(57)【要約】【課題】データ変換装置、データ変換方法及び前記データ変換装置を備えるシステムを提供する。【解決手段】プログラム可能なコントローラ、コントローラから出力される制御信号に応答してデータのフォーマット変換動作を行う少なくとも２つのエンディアン変換器、及びプロトコルを変換するプロトコル変換回路を備えるデータ変換装置。前記データ変換装置を備えるデータ処理装置は、コントローラをプログラムすることによって、データ処理装置が処理するデータのエンディアンフォーマットと相異なるエンディアンフォーマットを処理する外部システムに円滑にデータを送受信しうる。【選択図】図４
2005235213.tif 000002
【特許請求の範囲】
【請求項１】
第１エンディアン変換器と、
第２エンディアン変換器と、
複数個のポートを備え、前記複数個のポートのそれぞれは入力ポートと出力ポートとを備え、対応する入力ポートを介して入力される第１プロトコルによるエンディアンデータを第２プロトコルによるエンディアンデータに変換し、変換されたエンディアンデータを対応する出力ポートを介して出力するプロトコル変換回路と、を備え、
前記第１エンディアン変換器及び前記第２エンディアン変換器のそれぞれは、前記プロトコル変換器の対応する出力ポートを介して入力されるエンディアンデータを受信し、受信されたエンディアンデータのフォーマットを変換し、変換されたフォーマットを有するエンディアンデータを出力することを特徴とするデータ変換装置。
【請求項２】
前記第１エンディアン変換器は、制御信号に応答して、入力されるビッグエンディアンデータをリトルエンディアンデータに変換し、
前記第２エンディアン変換器は、前記制御信号に応答して、入力される前記リトルエンディアンデータを前記ビッグエンディアンデータに変換することを特徴とする請求項１に記載のデータ変換装置。
【請求項３】
前記データ変換装置は、前記第１エンディアン変換器及び前記第２エンディアン変換器のそれぞれのデータフォーマット変換動作を制御するための制御信号を出力するコントローラをさらに備えることを特徴とする請求項１に記載のデータ変換装置。
【請求項４】
制御信号に応答して、自身の入力端に入力されるビッグエンディアンデータをリトルエンディアンデータに変換する第１エンディアン変換器と、
前記制御信号に応答して、自身の入力端に入力されるリトルエンディアンデータをビッグエンディアンデータに変換する第２エンディアン変換器と、
第１プロトコルによるビッグエンディアンデータを第２プロトコルによるビッグエンディアンデータに変換し、変換されたビッグエンディアンデータを前記第１エンディアン変換器の入力端に出力し、
前記第２プロトコルによるリトルエンディアンデータを前記第１プロトコルによるリトルエンディアンデータに変換し、変換されたリトルエンディアンデータを前記第２エンディアン変換器の入力端に出力するプロトコル変換器と、を備えることを特徴とするデータ変換装置。
【請求項５】
前記第１エンディアン変換器は、前記制御信号に応答して、前記自身の入力端に入力される前記ビッグエンディアンデータを前記リトルエンディアンデータに変換するか、または前記自身の入力端に入力される前記ビッグエンディアンデータをそのまま通過させることを特徴とする請求項４に記載のデータ変換装置。
【請求項６】
前記第２エンディアン変換器は、前記制御信号に応答して、前記自身の入力端に入力される前記リトルエンディアンデータを前記ビッグエンディアンデータに変換するか、または前記自身の入力端に入力される前記リトルエンディアンデータをそのまま通過させることを特徴とする請求項４に記載のデータ変換装置。
【請求項７】
前記データ変換装置は、前記制御信号を出力するコントローラをさらに備えることを特徴とする請求項４に記載のデータ変換装置。
【請求項８】
制御信号を発生させるコントローラと、
前記制御信号に応答して、自身の入力端に入力されるビッグエンディアンデータをリトルエンディアンデータに変換するか、または前記ビッグエンディアンデータをそのまま出力する第１エンディアン変換器と、
前記制御信号に応答して、自身の入力端に入力されるリトルエンディアンデータをビッグエンディアンデータに変換するか、または前記リトルエンディアンデータをそのまま出力する第２エンディアン変換器と、
第１プロトコルによるビッグエンディアンデータを第２プロトコルによるビッグエンディアンデータに変換し、変換されたビッグエンディアンデータを前記第１エンディアン変換器の入力端に出力し、前記第２プロトコルによるリトルエンディアンデータを前記第１プロトコルによるリトルエンディアンデータに変換し、変換されたリトルエンディアンデータを前記第２エンディアン変換器の入力端に出力するプロトコル変換器と、を備えることを特徴とするデータ変換装置。
【請求項９】
データ変換装置を備え、第１データ伝送形式を使用する第１モジュール、及び前記第１モジュールとデータを送受信し、前記第１データ伝送形式を使用する第２モジュールを備えるデータ処理装置と、
前記第１データ伝送形式と前記第２データ伝送形式のうちのいずれか一つの伝送形式によるデータを前記第１モジュールと送受信しうる外部システムと、を備え、
前記データ変換装置は、
制御信号を発生させるコントローラと、
前記制御信号に応答して、自身の入力端に入力される前記第１データ伝送形式を有するデータを、前記第２データ伝送形式を有するデータに変換し、変換された伝送形式を有するデータと前記第１データ伝送形式を有するデータのうちのいずれか一つのデータを前記外部システムへ伝送する第１データ伝送形式変換回路と、
前記制御信号に応答して、自身の入力端に入力される前記第２データ伝送形式を有するデータを、前記第１データ伝送形式を有するデータに変換し、変換された伝送形式を有するデータと前記第１データ伝送形式を有するデータのうちのいずれか一つのデータを前記第２モジュールへ伝送するための第２データ伝送形式変換回路と、
前記第２モジュールから出力され、第１プロトコルによる前記第１データ伝送形式を有するデータを、第２プロトコルによる前記第１データ伝送形式を有するデータに変換し、変換された前記第１データ伝送形式を有するデータを前記第１データ伝送形式変換回路の入力端に出力し、
前記外部システムから出力され、前記第２プロトコルによるデータを前記第１プロトコルによるデータに変換し、変換されたデータを前記第２データ伝送形式変換回路の入力端に出力するプロトコル変換器と、を備えることを特徴とするデータ処理システム。
【請求項１０】
前記第１データ伝送形式はビッグエンディアンであり、前記第２データ伝送形式はリトルエンディアンであることを特徴とする請求項９に記載のデータ処理システム。
【請求項１１】
前記第１データ伝送形式はリトルエンディアンであり、前記第２データ伝送形式はビッグエンディアンであることを特徴とする請求項９に記載のデータ処理システム。
【請求項１２】
データ変換装置を備え、第１データ伝送形式を使用する第１モジュール、及び前記第１モジュールとデータを送受信し、前記第１データ伝送形式を使用する第２モジュールを備えるデータ処理装置、及び前記第１データ伝送形式と第２データ伝送形式のうちのいずれか一つの伝送形式によるデータを、前記第１モジュールと送受信しうる外部システム間でデータ伝送形式を変換する方法において、
前記外部システムで使われるデータ伝送形式に基づいて、制御信号が発生する段階と、
前記データ変換装置の第１データ伝送形式変換回路が、前記制御信号に基づいて自身の入力端に入力される前記第１データ伝送形式を有するデータを、前記第２データ伝送形式を有するデータに変換し、変換された伝送形式を有するデータ、または前記第１データ伝送形式を有するデータを自身の出力端に出力できるように設定し、
前記データ変換装置の第２データ伝送形式変換回路が、前記制御信号に基づいて自身の入力端に入力される前記第２データ伝送形式を有するデータを、前記第１データ伝送形式を有するデータに変換し、変換された伝送形式を有するデータまたは前記第１データ伝送形式を有するデータを、自身の出力端を介して出力できるように設定する段階と、を備えることを特徴とするデータ伝送形式の変換方法。
【請求項１３】
前記第１データ伝送形式はビッグエンディアンであり、前記第２データ伝送形式はリトルエンディアンであることを特徴とする請求項１２に記載のデータ伝送形式の変換方法。
【請求項１４】
前記第１データ伝送形式はリトルエンディアンであり、前記第２データ伝送形式はビッグエンディアンであることを特徴とする請求項１２に記載のデータ伝送形式の変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ処理装置に係り、特にビッグエンディアンシステムとリトルエンディアンシステムとの間のデータ形式を変換する装置及び方法に関する。
【背景技術】
【０００２】
図１は、ビッグ／リトルエンディアンデータ伝送方式によって３２ビットデータを８ビット単位で送受信するタイミング図を示す。
図１を参照すると、３２ビットデータＤＡＴＡを８ビット単位で伝送する場合、ビッグエンディアンシステムは、アドレスＡＤＤ［１：０］によって上位８ビットデータＤ［３１：２４］から下位８ビットデータＤ［７：０］の順にデータを伝送するか、または受信する一方、リトルエンディアンシステムは、アドレスＡＤＤ［１：０］によって下位８ビットデータＤ［７：０］から上位８ビットデータＤ［３１：２４］の順にデータを伝送して受信する。
【０００３】
図２は、ビッグ／リトルエンディアンデータ伝送方式によって、３２ビットデータを１６ビット単位で送受信するタイミング図を示す。
図２を参照すると、３２ビットデータを１６ビット単位で伝送する場合、ビッグエンディアンシステムは、アドレスＡＤＤ［１：０］によって上位１６ビットデータＤ［３１：１６］から下位１６ビットデータＤ［１５：０］の順にデータを伝送する一方、リトルエンディアンシステムでは、アドレスＡＤＤ［１：０］によって下位１６ビットデータＤ［１５：０］から上位１６ビットデータＤ［３１：１６］の順にデータを伝送する。１６ビット幅を有するメモリを使用する場合、各エンディアンシステムは、アドレスによって図２に示すような位置に対応する各データを保存する。
【０００４】
図３は、ビッグ／リトルエンディアンデータ伝送方式によって、１６ビットデータを８ビット単位で送受信するタイミング図を示す。
図３を参照すれば、１６ビットデータを８ビット単位で伝送する場合、アドレスＡＤＤ［１：０］によってビッグエンディアンシステムは、データＤＡＴＡのうち上位８ビットデータＤ［１５：８］から伝送する一方、リトルエンディアンシステムは、前記データＤＡＴＡのうち下位８ビットデータＤ［７：０］から伝送する。
【０００５】
ビッグエンディアンシステムで使われるデータ（または、ビッグエンディアンフォーマットによるデータ）をリトルエンディアンシステムで読み取る時や、逆にリトルエンディアンシステムで使われるデータ（または、リトルエンディアンフォーマットによるデータ）をビッグエンディアンシステムで読み取る時、一般的にソフトウェアを使用して、ビッグエンディアンフォーマットによるデータをリトルエンディアンフォーマットによるデータに変換するか、またはリトルエンディアンフォーマットによるデータをビッグエンディアンフォーマットによるデータに変換する。
【０００６】
しかし、データフォーマット変換のためのソフトウェアの負担が大きくなるので、プログラムのサイズも増加する。また、データフォーマット変換にかかる時間が増加するので、データフォーマット変換を必要とするデータ処理システムの処理速度は減少する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする課題は、データフォーマット変換ソフトウェアの負担を減らし、データフォーマット変換にかかる時間を短縮させて、データ処理速度を改善しつつ、自由にエンディアンデータのフォーマットを変換できる装置と方法とを提供することにある。
【課題を解決するための手段】
【０００８】
前記課題を解決するためのデータ変換装置は、第１エンディアン変換器、第２エンディアン変換器、及び複数個のポートを備え、前記複数個のポートのそれぞれは入力ポートと出力ポートとを備え、対応する入力ポートを介して入力される第１プロトコルによるエンディアンデータを第２プロトコルによるエンディアンデータに変換し、変換されたエンディアンデータを対応する出力ポートを介して出力するプロトコル変換回路と、を備え、前記第１エンディアン変換器及び前記第２エンディアン変換回路のそれぞれは、前記プロトコル変換器の対応する出力ポートを介して入力されるエンディアンデータを受信し、受信されたエンディアンデータのフォーマットを変換し、変換されたフォーマットを有するエンディアンデータを出力する。
【０００９】
前記第１エンディアン変換器は、制御信号に応答して、入力されるビッグエンディアンデータをリトルエンディアンデータに変換し、前記第２エンディアン変換回路は、前記制御信号に応答して、入力される前記リトルエンディアンデータを前記ビッグエンディアンデータに変換する。
【００１０】
前記課題を解決するためのデータ変換装置は、制御信号を発生させるコントローラ、前記制御信号に応答して、自身の入力端に入力されるビッグエンディアンデータをリトルエンディアンデータに変換するか、または前記ビッグエンディアンデータをそのまま出力する第１エンディアン変換器、前記制御信号に応答して、自身の入力端に入力されるリトルエンディアンデータをビッグエンディアンデータに変換するか、または前記リトルエンディアンデータをそのまま出力する第２エンディアン変換回路、及び第１プロトコルによるビッグエンディアンデータを第２プロトコルによるビッグエンディアンデータに変換し、変換されたビッグエンディアンデータを前記第１エンディアン変換器の入力端に出力し、前記第２プロトコルによるリトルエンディアンデータを前記第１プロトコルによるリトルエンディアンデータに変換し、変換されたリトルエンディアンデータを前記第２エンディアン変換回路の入力端に出力するプロトコル変換器を備える。
【００１１】
前記課題を解決するためのデータ処理システムは、データ変換装置を備え、第１データ伝送形式を使用する第１モジュール、及び前記第１モジュールとデータを送受信し、前記第１データ伝送形式を使用する第２モジュールを備えるデータ処理装置と、前記第１データ伝送形式と前記第２データ伝送形式のうちのいずれか一つの伝送形式によるデータを前記第１モジュールと送受信しうる外部システムと、を備え、前記データ変換装置は、制御信号を発生させるコントローラと、前記制御信号に応答して、自身の入力端に入力される前記第１データ伝送形式を有するデータを、前記第２データ伝送形式を有するデータに変換し、変換された伝送形式を有するデータと前記第１データ伝送形式を有するデータのうちいずれか一つのデータを前記外部システムへ伝送する第１データ伝送形式変換回路と、前記制御信号に応答して、自身の入力端に入力される前記第２データ伝送形式を有するデータを、前記第１データ伝送形式を有するデータに変換し、変換された伝送形式を有するデータと前記第１データ伝送形式を有するデータのうちのいずれか一つのデータを前記第２モジュールへ伝送するための第２データ伝送形式変換回路と、前記第２モジュールから出力され、第１プロトコルによる前記第１データ伝送形式を有するデータを、第２プロトコルによる前記第１データ伝送形式を有するデータに変換し、変換された前記第１データ伝送形式を有するデータを前記第１データ伝送形式変換回路の入力端に出力し、前記外部システムから出力され、前記第２プロトコルによるデータを前記第１プロトコルによるデータに変換し、変換されたデータを前記第２データ伝送形式変換回路の入力端に出力するプロトコル変換回路と、を備える。
【００１２】
前記課題を解決するための前記データ変換装置を備え、第１データ伝送形式を使用する第１モジュール、及び前記第１モジュールとデータを送受信し、前記第１データ伝送形式を使用する第２モジュールを備えるデータ処理装置、及び前記第１データ伝送形式と前記第２データ伝送形式のうちのいずれか一つの伝送形式によるデータを、前記第１モジュールと送受信しうる外部システム間でデータ伝送形式を変換する方法は、前記外部システムで使われるデータ伝送形式に基づいて、制御信号が発生する段階と、前記データ変換装置の第１データ伝送形式変換回路が、前記制御信号に基づいて自身の入力端に入力される前記第１データ伝送形式を有するデータを、前記第２データ伝送形式を有するデータに変換し、変換された伝送形式を有するデータ、または前記第１データ伝送形式を有するデータを自身の出力端に出力できるように設定し、前記データ変換装置の第２データ伝送形式変換回路が、前記制御信号に基づいて自身の入力端に入力される前記第２データ伝送形式を有するデータを、前記第１データ伝送形式を有するデータに変換し、変換された伝送形式を有するデータまたは前記第１データ伝送形式を有するデータを自身の出力端を通じて出力できるように設定する段階と、を備える。
【００１３】
前記第１データ伝送形式はビッグエンディアンであり、前記第２データ伝送形式はリトルエンディアンである。また、前記第１データ伝送形式はリトルエンディアンであり、前記第２データ伝送形式はビッグエンディアンである。
【発明の効果】
【００１４】
本発明によるデータ変換装置は、データフォーマット変換のためのソフトウェアを別途に備えてはいない。したがって、データフォーマット変換にかかる時間が短縮されるので、データフォーマット変換を必要とするデータ処理システムの処理速度は減少し、外部から接続されるシステムで使用するエンディアンのフォーマットが変わっても、ユーザはコントローラを一度セッティングするのみで自由にデータを処理できる。
【発明を実施するための最良の形態】
【００１５】
本発明と、本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施例を例示する添付図面及び添付図面に記載された内容を参照しなければならない。
以下、添付された図面を参照して本発明の望ましい実施例を説明することにより、本発明を詳細に説明する。各図面に付された同一参照符号は同一部材を示す。
【００１６】
図４は、本発明の実施例による相異なるエンディアンフォーマット間で、データを変換するためのデータ変換装置を備えるデータ処理システムのブロック図を示す。本発明によるデータ処理装置４００は、デジタルＴＶまたはセットトップボックス等で使用することができ、データ処理装置４００はシステム・オンチップで実現できる。
リトルエンディアンシステム２００とデータ処理装置４００内のあらゆる回路とは、リトルエンディアンフォーマットによるデータ（これを‘リトルエンディアンデータ’とする）を処理し、ビッグエンディアンシステム３００は、ビッグエンディアンフォーマットによるデータ（これを‘ビッグエンディアンデータ’とする）を処理する。
【００１７】
本発明によるデータ処理システムは、説明の便宜のために、リトルエンディアンシステム２００、データ処理装置４００、及びビッグエンディアンシステム３００を示す。しかし、少なくとも一つのビッグエンディアンシステム、または少なくとも一つのリトルエンディアンシステムが対応するモジュール４１０−２、４１０−６、または対応する各周辺装置に接続できる。
【００１８】
データ処理装置４００は、メモリ１１４、第１システムバス１２０、メモリコントローラ１２２、ブリッジ１２４、第２システムバス１２６、プロトコル変換回路１３０、複数個のモジュール４１０−１ないし４１０−６、複数個の周辺装置を備える。複数個のモジュール４１０−１ないし４１０−６のそれぞれは、マスタまたはスレーブで実現でき、図４にはモジュールがマスタで実現された場合が示されている。データ処理装置４００は、相異なるバスプロトコルを使用する。
【００１９】
メモリ１１４は、複数個のモジュール４１０−１ないし４１０−６のそれぞれがリトルエンディアンデータを保存するための共有メモリである。第１システムバス１２０は、オープンコアプロトコル（Ｏｐｅｎ Ｃｏｒｅ Ｐｒｏｔｏｃｏｌ：ＯＣＰ）を支援するバスを使うことができる。メモリコントローラ１２２は、複数個のマスタ４１０−１ないし４１０−６のそれぞれと複数個の周辺装置のそれぞれとが、メモリ１１４にリトルエンディアンデータを送受信する動作を制御する。
【００２０】
第１システムバス１２０と第２システムバス１２６とは、ブリッジ１２４を介して互いに接続される。第２システムバス１２６は、ＡＭＢＡ（Ａｄｖａｎｃｅｄ Ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ Ｂｕｓ Ａｒｃｈｉｔｅｃｔｕｒｅ）プロトコルを支援するバスを使用することができる。
【００２１】
プロトコル変換回路１３０は、第１システムバス１２０が支援するプロトコルによる信号を、第２システムバス１２６が支援するプロトコルによる信号に変換するか、または第２システムバス１２６が支援するプロトコルによる信号を、第１システムバス１２０が支援するプロトコルによる信号に変換する。例えば、各モジュール４１０−１ないし４１０−４、ブリッジ１２４及び各周辺装置は、ＡＭＢＡプロトコルを使用でき、各モジュール４１０−５、４１０−６はＯＣＰを使用できる。
【００２２】
複数個のモジュール４１０−１ないし４１０−６のうち、データ処理装置４００の外部に接続される所定のシステムと直接的にデータを送受信しうるモジュール４１０−１、４１０−２、４１０−６のそれぞれは、図示されていないコアと本発明によるデータ変換装置４２０とを備え、データ処理装置４００の外部に接続される所定のシステムと直接的にデータを送受信しうる複数個の周辺装置（周辺装置１ないし周辺装置４）のそれぞれも、データ変換装置４２０を備える。
残りのモジュール４１０−３、４４０−４、４１０−５のそれぞれとブリッジ１２４とは、図示されていないコアとプロトコル変換回路とをそれぞれ備える。前記プロトコル変換回路の一例として、ラッパを使用することができる。
【００２３】
図５は、本発明の実施例による相異なるエンディアンフォーマットの間で、データを変換するためのデータ変換装置のブロック図を示す。図５を参照すると、データ変換装置４２０は、プロトコル変換回路７１０、コントローラ７２０、第１エンディアン変換回路７３０及び第２エンディアン変換回路７４０を備える。
【００２４】
プロトコル変換回路７１０は、図示されていない２対のポートを備え、２対のポートのそれぞれは、入力ポートと出力ポートとを備える。プロトコル変換回路７１０は、対応する入力ポートを介して入力される第１プロトコルによるエンディアンデータを、第２プロトコルによるエンディアンデータに変換し、変換されたエンディアンデータを対応する出力ポートを介して出力する。
【００２５】
コントローラ７２０は、少なくとも一つのプログラム可能なレジスタを備え、外部からのプログラムによって制御信号を発生させる。即ち、第１エンディアン変換回路７３０と第２エンディアン変換回路７４０のそれぞれは、制御信号に応答してデータ伝送形式を変更（ビッグエンディアン⇔リトルエンディアン）する。
【００２６】
ユーザが各システム２００、３００、４００で使われるデータ伝送方式（ビッグエンディアン／リトルエンディアン）が分かる場合、ユーザは初期にシステムを構成する時、または外部システム２００、３００が変更される時、コントローラ７２０を構成するレジスタをプログラムすれば、各エンディアン変換回路７３０、７４０の動作を制御できる。
【００２７】
第１エンディアン変換回路７３０と第２エンディアン変換回路７４０とは、データ伝送形式変換回路の一例である。
第１エンディアン変換回路７３０は、プロトコル変換回路７１０の対応する出力ポートを介して入力されるビッグエンディアンデータを受信し、制御信号に応答してビッグエンディアンデータをリトルエンディアンデータに変換し、それを出力する。また、第１エンディアン変換回路７３０は、プロトコル変換回路７１０の出力ポートを介して入力されるリトルエンディアンデータを受信し、制御信号に応答してそれをそのまま出力できる。
【００２８】
第２エンディアン変換回路７４０は、プロトコル変換回路７１０の対応する出力ポートを介して入力されるリトルエンディアンデータを受信し、制御信号に応答してリトルエンディアンデータをビッグエンディアンデータに変換し、それを出力する。また、第２エンディアン変換回路７４０は、リトルエンディアンデータを受信し、制御信号に応答してそれをそのまま出力できる。
【００２９】
図４及び図５を参照して、周辺装置４ １４０と接続されたビッグエンディアンシステム３００が、ビッグエンディアンデータをメモリ１１４に保存するための動作、及びモジュール４１０−１と接続されたリトルエンディアンシステム２００が、リトルエンディアンデータをメモリ１１４に保存するための動作を説明する。
【００３０】
データ処理装置４００内の回路のそれぞれは、リトルエンディアンデータを処理するので、ユーザは、周辺装置４のデータ変換装置４２０がデータのエンディアンフォーマット変換動作を行えるように、コントローラ７２０をプログラムする。また、ユーザは、モジュール４１０−１のデータ変換装置４２０がデータのエンディアンフォーマット変換動作を行わないように、コントローラ７２０をプログラムする。
【００３１】
例えば、コントローラ７２０がレジスタで実現される場合、レジスタに保存されたデータ値が“１”である場合、各エンディアン変換回路７３０、７４０は、コントローラ７２０から出力される制御信号１に応答してデータのエンディアンフォーマット変換動作を行い、レジスタに保存されたデータ値が“０”である場合、各エンディアン変換回路７３０、７４０は、コントローラ７２０から出力される制御信号に応答して受信されたデータをそのまま通過させる動作を行う。
【００３２】
まず、ビッグエンディアンシステム３００がメモリ１１４にデータを送受信する動作を説明すれば、次の通りである。
ビッグエンディアンシステム３００から出力されたビッグエンディアンデータが、周辺装置４ １４０のデータ変換装置４２０のプロトコル変換回路７１０に入力されれば、プロトコル変換回路７１０は、前記ビッグエンディアンシステム３００で使用（または支援）されるプロトコルによるビッグエンディアンデータを、データ処理装置４００で使われるプロトコルによるビッグエンディアンデータに変換し、変換されたビッグエンディアンデータをエンディアン変換回路７３０に出力する。
【００３３】
エンディアン変換回路７３０は、プロトコル変換回路７１０から出力されるビッグエンディアンデータをリトルエンディアンデータに変換し、変換されたリトルエンディアンデータを内部のデータ経路、即ち第２システムバス１２６→ブリッジ１２４→プロトコル変換回路１３０→モジュール３ ４１０−３→プロトコル変換回路１３０→第１システムバス１２０、及びメモリコントローラ１２２を介してメモリ１１４に保存する。
【００３４】
また、メモリ１１４から出力されたリトルエンディアンデータは、内部のデータ経路を介して周辺装置４ １４０のデータ変換装置４２０へ伝送されれば、プロトコル変換回路７１０は、データ処理装置４００で使われるプロトコルによるリトルエンディアンデータを、ビッグエンディアンシステム３００で使われるプロトコルによるリトルエンディアンデータに変換し、変換されたリトルエンディアンデータをエンディアン変換回路７４０に出力する。
【００３５】
エンディアン変換回路７４０は、プロトコル変換回路７１０から出力されるリトルエンディアンデータをビッグエンディアンデータに変換し、変換されたビッグエンディアンデータをビッグエンディアンシステム３００へ伝送する。
次に、リトルエンディアンシステム２００がメモリ１１４にデータを送受信する動作を説明すれば、次の通りである。
【００３６】
リトルエンディアンシステム２００からモジュール４１０−１に出力されたリトルエンディアンデータは、プロトコル変換回路７１０の対応する入力ポートに入力される。
プロトコル変換回路７１０は、リトルエンディアンシステム２００で使われるプロトコルによるリトルエンディアンデータを、データ処理装置４００で使われるプロトコルによるリトルエンディアンデータに変換し、変換されたリトルエンディアンデータを対応する出力ポートを介してエンディアン変換回路７３０に出力する。
【００３７】
この時、エンディアン変換回路７３０は、コントローラ７２０から出力される制御信号（例えば“０”）に応答して非活性化されるので、プロトコル変換回路７１０から出力されたリトルエンディアンデータは、そのまま内部データ経路、即ちプロトコル変換回路１３０、第１システムバス１２０及びメモリコントローラ１２２を介してメモリ１１４に保存される。
【００３８】
リトルエンディアンシステム２００がメモリ１１４に保存されたリトルエンディアンデータを読み取る場合、メモリ１１４から読み取られたリトルエンディアンデータは、内部データ経路を介してモジュール４１０−１のデータ変換装置４２０のプロトコル変換回路７１０の対応する入力ポートに入力される。
【００３９】
プロトコル変換回路７１０は、データ処理装置４００で使われるプロトコルによるリトルエンディアンデータを、リトルエンディアンシステム２００で使われるプロトコルによるリトルエンディアンデータに変換し、変換されたリトルエンディアンデータを対応する出力ポートを介してエンディアン変換回路７４０に出力する。
【００４０】
この時、エンディアン変換回路７４０は、コントローラ７２０から出力される制御信号（例えば“０”）に応答して非活性化されるので、プロトコル変換回路７１０から出力されたリトルエンディアンデータは、そのままリトルエンディアンシステム２００へ伝送される。
【００４１】
若し、リトルエンディアンシステム２００がビッグエンディアンシステムに交替される場合、コントローラ７２０は“１”の値を有する制御信号を出力するようにプログラムされる。したがって、エンディアン変換回路７３０は、制御信号に応答してビッグエンディアンデータをリトルエンディアンデータに変換する動作を行い、エンディアン変換回路７４０は、制御信号に応答してリトルエンディアンデータをビッグエンディアンデータに変換する動作を行う。
【００４２】
したがって、本発明によるデータ変換装置４２０を備えるデータ処理装置４００が、ビッグエンディアンデータまたはリトルエンディアンデータを処理するシステムに所定のデータを送受信する場合、データ変換装置４２０のコントローラ７２０をプログラムすることによって、相異なるエンディアンデータを自由に送受信しうる。
【００４３】
図６は、本発明の実施例による相異なるエンディアンフォーマット間で、データを変換する方法を示すフローチャートである。
本発明によるデータ変換装置４２０のコントローラ７２０は、初期設定段階で、または使用途中に、データ処理装置４００に接続されるシステムが変更される場合にプログラムされる。
【００４４】
段階８１０において、データ変換装置４２０を備える第１システム、即ちデータ処理装置４００を使用するユーザは、第１システム４００で使われるデータのエンディアンフォーマットと、第１システム４００とデータを送受信する少なくとも一つの第２システムで使われるデータのエンディアンフォーマットとが同一であるかどうかを判断する。
【００４５】
第１システム４００で使われるデータのエンディアンフォーマットと、第２システムで使われるデータのエンディアンフォーマットとが同一である場合、段階８２０において、コントローラ７２０は、所定の値（例えば０）に設定される。したがって、各エンディアン変換回路７３０、７４０は、この所定の値に応答して非活性化される。
【００４６】
しかし、第１システム４００で使われるデータのエンディアンフォーマットと、第２システムで使われるデータのエンディアンフォーマットとが相異なる場合、段階８３０において、コントローラ７２０は、所定の値（例えば１）に設定される。したがって、各エンディアン変換回路は、入力されるビッグ／リトルエンディアンデータをリトル／ビッグエンディアンデータに変換する。
【００４７】
本発明によるデータ変換装置は、データフォーマット変換のためのソフトウェアを備えてはいないのでデータフォーマット変換にかかる時間が短縮される。したがって、データフォーマット変換を必要とするデータ処理システムの処理速度は減少する。
【００４８】
本発明は図面に示した一実施例を参照して説明されたが、これは例示的なものに過ぎず、当業者であれば、これから多様な変形及び均等な他の実施例が可能であるという点を理解できるであろう。従って、本発明の真の技術的な保護範囲は、特許請求の範囲の技術的思想により決まらなければならない。
【産業上の利用可能性】
【００４９】
本発明によるデータ変換装置は、高速データ処理装置に利用できる。
【図面の簡単な説明】
【００５０】
【図１】ビッグ／リトルエンディアンデータ伝送方式によって、３２ビットデータを８ビット単位で送受信するタイミング図を示す。
【図２】ビッグ／リトルエンディアンデータ伝送方式によって、３２ビットデータを１６ビット単位で送受信するタイミング図を示す。
【図３】ビッグ／リトルエンディアンデータ伝送方式によって、１６ビットデータを８ビット単位で送受信するタイミング図を示す。
【図４】本発明の実施例による相異なるエンディアンフォーマットの間で、データを変換するためのデータ変換装置を備えるデータ処理システムのブロック図を示す。
【図５】本発明の実施例による相異なるエンディアンフォーマットの間で、データを変換するためのデータ変換装置のブロック図を示す。
【図６】本発明の実施例による相異なるエンディアンフォーマットの間で、データを変換する方法を示すフローチャートである。
【符号の説明】
【００５１】
１１４  メモリ
１２０  第１システムバス
１２２  メモリコントローラ
１２４  ブリッジ
１２６  第２システムバス
１３０  プロトコル変換回路
２００  リトルエンディアンシステム
３００  ビッグエンディアンシステム
４００  データ処理装置
４２０  データ変換装置
【図１】
2005235213.tif 000003
【図２】
2005235213.tif 000004
【図３】
2005235213.tif 000005
【図４】
2005235213.tif 000006
【図５】
2005235213.tif 000007
【図６】
2005235213.tif 000008