(57)【要約】【課題】多層配線構造に用いる絶縁膜間の密着性を高めることで、絶縁膜間の膜剥がれを防止し、歩留りの向上、信頼性の向上を可能とする。【解決手段】基板１１上にビアを形成するビア層絶縁膜２１と、ビア層絶縁膜２１上に配線層を形成する配線層絶縁膜２２とを備えた半導体装置１であって、配線層絶縁膜２２のエッジはビア層絶縁膜２１のエッジより内側に形成されているものであり、例えば、配線層絶縁膜２２のエッジはビア層絶縁膜２１のエッジより０．５ｍｍ以上５ｍｍ以下の範囲で内側に形成されているものである。【選択図】図１
2005235979.tif 000002
【特許請求の範囲】
【請求項１】
基板上にビアを形成するビア層絶縁膜と、前記ビア層絶縁膜上に配線層を形成する配線層絶縁膜とを備えた半導体装置であって、
前記配線層絶縁膜のエッジは前記ビア層絶縁膜のエッジより内側に形成されている
ことを特徴とする半導体装置。
【請求項２】
前記配線層絶縁膜のエッジは前記ビア層絶縁膜のエッジより０．５ｍｍ以上５ｍｍ以下の範囲で内側に形成されている
ことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記配線層絶縁膜は第１絶縁膜と第２絶縁膜の積層膜からなり、
前記第１絶縁膜のエッジは前記第２絶縁膜のエッジより内側になるように形成されている
ことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第１絶縁膜のエッジは前記第２絶縁膜のエッジより０．３ｍｍ以上３ｍｍ以下の範囲で内側に形成されている
ことを特徴とする請求項３記載の半導体装置。
【請求項５】
前記第１絶縁膜は誘電率が３未満の低誘電率膜からなる
ことを特徴とする請求項３記載の半導体装置。
【請求項６】
基板上にビアを形成するビア層絶縁膜を形成する工程と、前記ビア層絶縁膜上に配線層を形成する配線層絶縁膜を形成する工程とを備えた半導体装置の製造方法であって、
前記配線層絶縁膜のエッジは前記ビア層絶縁膜のエッジより内側に形成する
ことを特徴とする半導体装置の製造方法。
【請求項７】
前記配線層絶縁膜のエッジは前記ビア層絶縁膜のエッジより０．５ｍｍ以上５ｍｍ以下の範囲で内側に形成する
ことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項８】
前記配線層絶縁膜は第１絶縁膜と第２絶縁膜の積層膜で形成され、
前記第１絶縁膜のエッジは前記第２絶縁膜のエッジより内側になるように形成される
ことを特徴とする請求項６記載の半導体装置の製造方法。
【請求項９】
前記第１絶縁膜のエッジは前記第２絶縁膜のエッジより０．３ｍｍ以上３ｍｍ以下の範囲で内側に形成される
ことを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
前記第１絶縁膜は誘電率が３未満の低誘電率膜で形成される
ことを特徴とする請求項８記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、配線材料の銅を配線溝やビアホール内に埋め込むように形成する化学的機械研磨（以下、ＣＭＰという）時に絶縁膜の剥がれを発生しないようにした半導体装置の製造方法およびその製造方法により製造された半導体装置に関するものである。
【背景技術】
【０００２】
多層配線構造の半導体装置の製造方法では、配線間を電気的に絶縁する絶縁膜を２種類以上の絶縁膜を積層した構造に形成している。特に、絶縁膜の誘電率（ｋ）の値を小さくするために、従来から使用されていた酸化シリコン膜や窒化シリコン膜に比べ、密着性の弱い種々の絶縁膜が使われている。
【０００３】
上記多層配線構造を製造する技術としては、絶縁層に形成した溝および穴に導電材料となる銅を埋め込んで形成する、いわゆるデュアルダマシン方法について開示されている（例えば、特許文献１参照。）。この特許文献に開示されている絶縁層は積層構造であり、特許文献１の図３および段落番号００３２に、「誘電絶縁層２、３および４を付着させて高導電率の相互接続を形成するプロセスを開始する。１対の絶縁層はＥＣＲ、スパッタリング、プラズマＣＶＤ、ＣＶＤ、スピンコーティング、またはこれらの方法の任意の組み合わせによって付着させることができる。たとえば、これらの絶縁層はポリイミド、窒化シリコン、アルミナ、二酸化シリコン、リンケイ酸ガラス、酸化イットリウム、酸化マグネシウム、エアロゲル、またはこれらの材料の任意の組み合わせで作ることができる。」ことが記載されている。
【０００４】
また、配線（ライン）層の絶縁膜とビア層の絶縁膜との積層構造を有し、ビア層の絶縁膜がＴＥＯＳ酸化膜／有機ポリマー系スピンオン材料膜の積層膜であり、配線層の絶縁膜がＴＥＯＳ酸化膜／有機ポリマー系スピンオン材料膜の積層膜である半導体装置が開示されている（例えば、非特許文献１参照。）。
【０００５】
また、配線（ライン）層の絶縁膜とビア層の絶縁膜との積層構造を有し、さらに配線層の絶縁膜が積層構造である半導体装置が開示されている（例えば、特許文献２参照。）。具体的には、ビア層の絶縁膜として、パッシベーション膜１１１を窒化シリコン膜で形成し、その上に第１の層間絶縁膜１１２を酸化シリコン膜で形成すること、および配線層の絶縁膜として、第２の層間絶縁膜１１４を有機ポリマーで形成することおよびマスク層１１５を酸化シリコン膜で形成することが開示されている。
【０００６】
また、特許文献２には、配線層とビア層とからなる配線構造を有し、配線層の絶縁膜は第１の絶縁膜上に第２の絶縁膜を形成した積層構造である半導体装置が開示されている。
【０００７】
しかしながら、上記絶縁膜に溝配線構造を形成する工程において、配線溝、ビアホール等に埋め込んだ銅の絶縁膜上に形成された余剰部分をＣＭＰによって除去する際に、絶縁膜のエッジ部分で膜剥がれが発生していた。この膜剥がれについては対策がなされていなかった。
【０００８】
また、「ウエハ上に、第１の低誘電率膜を、そのエッジが、ウエハ円周に沿った第１エッジ位置に一致するように形成するステップと、前記第１の低誘電率膜よりもガス透過率の低い第１保護膜を、そのエッジが、前記第１エッジ位置より外側の第２エッジ位置を一致するように、前記第１の低誘電率膜およびウエハ上に形成するステップと、前記第１保護膜上に、第２の低誘電率膜を、そのエッジが前記第１エッジ位置にほぼ一致するように形成するステップとを含む」半導体装置の製造方法が開示されている（例えば、特許文献３参照。）。この特許文献３によって開示された技術は、チップの有効面積を最大に維持したままＬｏｗ−ｋ膜の側壁が露出しないようにすることが目的であり、ＣＭＰ等の外圧が絶縁膜にかかった際に生じる膜剥がれについては、全く記載されておらず、考慮すらも全くなされていない。
【０００９】
上記特許文献３に開示された技術において、第１の低誘電率膜が例えばビア層の絶縁膜に相当するとし、第２の低誘電率膜が例えば配線層の絶縁膜に相当するとした場合、第１、第２の低誘電率膜の各エッジ位置がほぼ等しく形成される。このため、ＣＭＰ時にかかる圧力は、配線層または第１保護膜のエッジ部に集中するため、膜剥がれ発生の要因となる。
【００１０】
【特許文献１】特許第３０５７０５４号公報
【特許文献２】特開２００１−４４１８９号公報
【特許文献３】特開２００３−７８００５号公報
【非特許文献１】西岡康隆著  「ＣＤ制御に基づいた有機Ｌｏｗ−ｋ／Ｃｕインテグレーション技術」、グローバルネット株式会社主催“ｋ＜２．５に向けたＬｏｗ−ｋ膜ダマシンプロセスの基礎理論と配線応用技術”p．４-１-１〜４-１-８、２００２年２月２０日
【発明の開示】
【発明が解決しようとする課題】
【００１１】
解決しようとする問題点は、ＣＭＰ工程で絶縁膜が剥がれる点である。特に、ＣＭＰ時に圧力が集中するウエハのエッジ近傍または絶縁膜のエッジ近傍での絶縁膜の剥がれを防止することが難しい点である。
【課題を解決するための手段】
【００１２】
本発明の半導体装置は、基板上にビアを形成するビア層絶縁膜と、前記ビア層絶縁膜上に配線層を形成する配線層絶縁膜とを備えた半導体装置であって、前記配線層絶縁膜のエッジは前記ビア層絶縁膜のエッジより内側に形成されていることを最も主要な特徴とする。また、前記配線層絶縁膜は第１絶縁膜と第２絶縁膜の積層膜からなり、前記第１絶縁膜のエッジは前記第２絶縁膜のエッジより内側になるように形成されていてもよい。
【００１３】
本発明の半導体装置の製造方法は、基板上にビアを形成するビア層絶縁膜を形成する工程と、前記ビア層絶縁膜上に配線層を形成する配線層絶縁膜を形成する工程とを備えた半導体装置の製造方法であって、前記配線層絶縁膜のエッジは前記ビア層絶縁膜のエッジより内側に形成することを最も主要な特徴とする。また、前記配線層絶縁膜は第１絶縁膜と第２絶縁膜の積層膜で形成され、前記第１絶縁膜のエッジは前記第２絶縁膜のエッジより内側になるように形成されてもよい。
【発明の効果】
【００１４】
本発明の半導体装置は、配線層絶縁膜のエッジは配線層絶縁膜より下層に形成されたビア層絶縁膜のエッジより内側に形成されているため、外圧、例えばＣＭＰの加工圧が絶縁膜にかかった時、その絶縁膜のエッジにかかる圧力をビア層絶縁膜のエッジと配線層絶縁膜のエッジとに分散させることができるので、密着性の弱い絶縁膜のエッジ部分での膜剥がれを抑制することができるという利点がある。
【００１５】
本発明の半導体装置の製造方法は、基板上にビアを形成するビア層絶縁膜を形成する工程と、ビア層絶縁膜上に配線層を形成する配線層絶縁膜を形成する工程とを備え、配線層絶縁膜のエッジはビア層絶縁膜のエッジより内側に形成するため、外圧、例えばＣＭＰの加工圧が絶縁膜にかかった時、その絶縁膜のエッジにかかる圧力をビア層絶縁膜のエッジと配線層絶縁膜のエッジとに分散させることができるので、密着性の弱い絶縁膜のエッジ部分での膜剥がれを抑制できる絶縁膜を形成することができるという利点がある。
【発明を実施するための最良の形態】
【００１６】
ＣＭＰ時に圧力が集中するウエハのエッジ近傍または絶縁膜のエッジ近傍での絶縁膜の剥がれを防止するという目的を、絶縁膜のエッジ位置を特定することで、絶縁膜の密着性を改善して、ＣＭＰ工程での膜はがれの防止を実現した。
【実施例１】
【００１７】
本発明の半導体装置に係る第１実施例を、図１の概略構成断面図によって説明する。
【００１８】
図１に示すように、図示はしない例えばトランジスタ、配線等が形成された基板（ウエハ）１１上に絶縁膜１２が形成されている。上記基板１１には、例えばシリコン基板が用いられている。また上記絶縁膜１２は、酸化シリコン膜からなり、例えば５００ｎｍの厚さに形成されている。上記絶縁膜１２上にはビアが形成されるビア層絶縁膜２１が形成されている。ここではビア層絶縁膜２１は例えばＳｉＯＣ系の膜で形成する。例えば、ＳｉＯＣ膜、ＳｉＯＣ膜中に窒素もしくは水素が含まれた膜である。上記ビア層絶縁膜２１は、例えばプラズマＣＶＤ法により２００ｎｍの厚さに成膜されているものである。上記絶縁膜１２およびビア層絶縁膜２１の成膜の具体例としては、平行平板型プラズマＣＶＤ装置を用い、その際使用する原料ガスのうちシリコン源としてメチルシランを用いた。また成膜条件としては基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。
【００１９】
さらに、ビア層絶縁膜２１上には配線層絶縁膜２２が形成されている。この配線層絶縁膜２２は、例えば酸化シリコン（ＳｉＯ2）膜が用いられている。この酸化シリコン膜は、例えばプラズマＣＶＤ法により成膜される。上記配線層絶縁膜２２の膜厚は、例えば３００ｎｍとした。
【００２０】
上記絶縁膜１２のエッジ位置に対して上記ビア層絶縁膜２１のエッジ位置は内側に形成されている。また、上記ビア層絶縁膜２１のエッジ位置に対して上記配線層絶縁膜２２のエッジ位置は、例えば０．５ｍｍ以上５ｍｍ以下の範囲で内側に形成されている。好ましくは、１．５ｍｍ以上５ｍｍ以下の範囲で内側に形成されている。上記範囲に設定される理由については後に詳細に述べる。
【００２１】
上記半導体装置１は、配線層絶縁膜２２のエッジは配線層絶縁膜２２より下層に形成されたビア層絶縁膜２１のエッジより内側に形成されているため、外圧、例えばＣＭＰの加工圧が例えば配線層絶縁膜２２にかかった時、そのときの圧力をビア層絶縁膜２１のエッジと配線層絶縁膜２２のエッジとに分散させることができるので、密着性の弱い絶縁膜のエッジ部分での膜剥がれを抑制することができるという利点がある。特に、膜剥がれが発生しやすい膜周辺部の膜剥がれ耐性が高められているので、膜剥がれの防止には効果的である。したがって、歩留りの向上が図れるとともに、絶縁膜の信頼性の向上が図れる。よって、信頼性の高い多層配線構造を構成することができるようになる。
【実施例２】
【００２２】
次に、本発明の半導体装置の製造方法に係る第１実施例を、図２〜図５の概略構成斜視図および概略構成断面図によって説明する。各図２〜図５では、（１）に概略構成斜視図を示し、（２）に基板直径方向の概略構成断面図を示した。なお、概略構成断面図は分かり易くするため、厚さ方向に拡大されている。また、図中の基板上に描かれている矢印は基板の回転方向の一例を示すもので、この回転方向は逆方向であってもよい。
【００２３】
図２に示すように、基板１１上に絶縁膜１２を形成する。上記基板１１には、例えばシリコン基板が用いられ、図示しない半導体素子、配線等が形成されていてもよい。また上記絶縁膜１２は、酸化シリコン膜からなり、例えば５００ｎｍの厚さに形成されている。その成膜方法は、例えばプラズマＣＶＤ法による。次に、上記絶縁膜１２上にビア層絶縁膜２１を形成する。ここではビア層絶縁膜２１はＳｉＯＣ系の膜で形成する。例えば、ＳｉＯＣ膜、ＳｉＯＣ膜中に窒素もしくは水素が含まれた膜等である。上記ビア層絶縁膜２１は、例えば２００ｎｍの厚さに成膜する。この成膜方法は、一例として、平行平板型プラズマＣＶＤ装置を用い、原料ガスのシリコン源としてメチルシランを用いた。また成膜条件としては基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０Ｗ〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。以下、各種絶縁膜形成した基板１１をウエハという。
【００２４】
次に、上記ビア層絶縁膜２１上に配線層絶縁膜２２を成膜する。この配線層絶縁膜２２には、酸化シリコン（ＳｉＯ2）膜を用いた。この酸化シリコン膜は、例えばプラズマＣＶＤ法によって成膜することができ、例えば３００ｎｍの厚さに成膜した。
【００２５】
次に塗布法によって、上記配線層絶縁膜２２上にフォトレジスト膜５１を形成する。そして、フォトレジスト膜５１のエッジ部分を除去する。フォトレジスト膜５１のエッジ部分の除去方法は、上記フォトレジスト５１にポジ型レジストを用いた場合には、基板１１を図面矢印ア方向に回転させながら除去したいエッジ部分のみ光Ｌを照射してフォトレジスト膜５１を感光させる（斜視図の斜線領域が感光領域となる。）。その後現像処理、リンス処理、ベーキング工程を経て、エッジ部分を除去したフォトレジスト膜５１が得られる。上記フォトレジスト膜５１をネガレジストで形成した場合には、除去しない領域のみ感光処理を行い、その後、現像、リンス処理、ベーキング工程を経れば、エッジ部分が除去されたフォトレジスト膜５１が得られる。上記エッジカット幅ｗ１は、例えば１ｍｍ〜３ｍｍとすることが好ましい。
【００２６】
次に、図３に示すように、上記配線層絶縁膜２２、ビア層絶縁膜２１の順でエッチングを行い、配線層絶縁膜２２およびビア層絶縁膜２１のエッジ部分を除去した。その後、上記フォトレジスト膜５１〔前記図２参照〕をアッシング処理もしくは剥離処理等により除去した。図面では、フォトレジスト膜５１を除去した後の状態を示した。この結果、基板１１のエッジより内側にｗ１だけ入った位置に上記配線層絶縁膜２２およびビア層絶縁膜２１の各エッジが形成される。
【００２７】
次に、図４に示すように、塗布法によって、上記配線層絶縁膜２２上を被覆するようにフォトレジスト膜５３を形成する。そして、フォトレジスト膜５３のエッジ部分を除去する。フォトレジスト膜５３のエッジ部分の除去方法は、上記フォトレジスト５３にポジ型レジストを用いた場合には、基板１１を図面矢印イ方向に回転させながら除去したいエッジ部分のみ光Ｌを照射してフォトレジスト膜５１を感光させる（斜視図の斜線領域が感光領域となる。）。その後現像処理、リンス処理、ベーキング工程を経て、エッジ部分を除去したフォトレジスト膜５１が得られる。上記フォトレジスト膜５１をネガレジストで形成した場合には、除去しない領域のみ感光処理を行い、その後、現像、リンス処理、ベーキング工程を経れば、エッジ部分が除去されたフォトレジスト膜５１が得られる。上記エッジカット幅ｗ２は、ｗ２−ｗ１＝ｗ３が、例えば０．５ｍｍ以上５ｍｍ以下となるように設定する。好ましくは、ｗ３が、例えば１．５ｍｍ以上５ｍｍ以下となるように設定する。さらにチップの収率を良くするには、ｗ３を１．５ｍｍ以上２ｍｍ以下となるように設定するとより好ましい。
【００２８】
次に、図５に示すように、上記配線層絶縁膜２２のエッチングを行い、配線層絶縁膜２２のエッジ部分をさらに除去した。その後、上記フォトレジスト膜５３〔前記図４参照〕をアッシング処理もしくは剥離処理等により除去した。図面では、フォトレジスト膜５３を除去した後の状態を示した。
【００２９】
上記ビア層絶縁膜２１および配線層絶縁膜２２に溝配線およびビアを形成する場合には、上記ビア層絶縁膜２１および配線層絶縁膜２２のエッジ部分の除去を行ういずれかもしくは両方の露光工程を行った後でその露光工程に対する現像工程を行う前に、例えば配線溝、ビアホール等のパターニングを行えばよい。また、溝配線とビアとを同時形成する、いわゆるデュアルダマシン構造の絶縁膜についても、本発明の構成を用いることができる。例えば、ビア層絶縁膜２１に配線間の接続を行う接続部（ビア）を形成し、配線層絶縁膜２２に溝配線を形成する。溝配線とビアとを同時形成する技術については、多くの公知例があり、例えば特開２００１−４４１８９号公報などに詳細な記述がある。これらの公知技術の絶縁膜についても、本発明の如く、ビアが形成されるビア層絶縁膜２１と配線層絶縁膜２２との各エッジ位置を規定する構成を採用することができる。
【００３０】
次に、本発明の効果を確認した。確認方法は、前記図５に示したように、基板１１上に上記ビア層絶縁膜２１および配線層絶縁膜２２を形成したサンプルを用意し、サンプルの配線層絶縁膜２２に対してＣＭＰを行った。また、上記サンプルは、配線層絶縁膜２２のエッジカット幅ｗ２は４ｍｍとし、ビア層絶縁膜２１のエッジカット幅ｗ１は２ｍｍ以上４ｍｍ以下の範囲で０．１ｍｍ刻み作製した。したがって、上記サンプルは、配線層絶縁膜２２のエッジ位置とビア層絶縁膜２１のエッジ位置のとの差ｗ３の値が０ｍｍ以上２ｍｍ以下の範囲で０．１ｍｍ刻みで作製されたことになる。
【００３１】
次に、上記サンプルのそれぞれの配線層絶縁膜２２をＣＭＰした。このＣＭＰでは、研磨パッドに、例えば上層が発泡ポリウレタン製で下層がＰＥＴ（ポリエチレンテレフタレート）製のものを用いた。このような研磨パッドとしては、一例として、上層がロデール社製の厚さ１．２ｍｍのＩＣ１０００で下層が同社製の厚さ１．２ｍｍのＳＵＢＡ４００よりなる積層された研磨パッドがある。研磨液（研磨スラリー）には、アルカリ溶媒に分散したコロイダルシリカに酸化剤として過酸化水素水（Ｈ2Ｏ2）を添加したものを用いる。例えばＪＳＲ社製のＣＭＳ８３０１がある。上記研磨液の供給流量は例えば１５０ｍｌ／ｍｉｎとして、研磨パッドの回転数は例えば１００ｒｐｍ、ウエハ（基板）回転数は例えば：１１０ｒｐｍ、研磨圧力は例えば３００g／ｃｍ2,研磨時間は例えば６０ｓｅｃとした。これにより、配線層絶縁膜２２のＳｉＯ2膜の表層およそ７０ｎｍの厚さが除去された。
【００３２】
膜剥がれの検査は顕微鏡による目視検査により実施した。
【００３３】
上記検査における判定は以下のようにした。「剥がれ無し」、「２％以下の領域で剥がれあり」、「２％を超え２０％以下の領域で剥がれあり」、「２０％を超える領域で剥がれがあり」の４段階とした。上記評価において、２０％を境界にした理由は、経験的に２０％を超える領域での剥がれは、剥がれの再現性が良く、本質的なものであると考えられるためである。実際に剥がれ状態を観察すると、「剥がれ無し」、「ほぼ剥がれないが、１％程度の領域で剥がれる」、「５％〜１０％程度の領域で剥がれる」、「ほぼ全ての領域で剥がれる」の４段階にはっきりと分かれて観察され、それぞれの差は、はっきりした違いとして認められた。
【００３４】
また、配線層絶縁膜２２のエッジ位置およびビア層絶縁膜２１のエッジ位置は、ウエハの中心ずれ等により１枚のウエハでも設定より０．５ｍｍ程度ずれることがある。そこで、剥がれ位置におけるビア層絶縁膜２１と配線層絶縁膜２２のエッジ位置を実測することにより、配線層絶縁膜２２のエッジ位置とビア層絶縁膜２１のエッジ位置のとの差ｗ３の値を求めた。
【００３５】
上記検査結果は以下のようになった。上記ｗ３の実測値が０ｍｍ以上０．４ｍｍ未満となる位置では、剥がれの確率が２０％以上であることが分かった。また上記ｗ３の実測値が０．４ｍｍ以上０．５ｍｍ未満となる位置では、剥がれの確率が５％〜１０％であることが分かった。この結果から、ビア層絶縁膜２１のエッジが配線層絶縁膜２２のエッジより０．５ｍｍ以上外側になるように形成すると、剥がれが効果的に抑制されることがわかる。これは、ＣＭＰ時に圧力が配線層絶縁膜２２およびビア層絶縁膜２１に分散し、配線層絶縁膜２２のエッジに圧力が集中しないためと考えられる。
【００３６】
以上、説明したように、上記配線層絶縁膜２２のエッジは上記ビア層絶縁膜２１のエッジより０．５ｍｍ以上５ｍｍ以下の範囲で内側に形成されることが求められ、好ましくは上記配線層絶縁膜２２のエッジは上記ビア層絶縁膜２１のエッジより１．５ｍｍ以上５ｍｍ以下の範囲で内側に形成され、より好ましくは、上記配線層絶縁膜２２のエッジは上記ビア層絶縁膜２１のエッジより１．５ｍｍ以上２ｍｍ以下の範囲で内側に形成される。
【００３７】
本発明の半導体装置の製造方法は、基板１１上にビアを形成するビア層絶縁膜２１を形成する工程と、ビア層絶縁膜２１上に配線層を形成する配線層絶縁膜２２を形成する工程とを備え、配線層絶縁膜２２（第２絶縁膜２４）のエッジはビア層絶縁膜２１のエッジより内側に形成するため、外圧、例えばＣＭＰの加工圧が絶縁膜にかかった時、その絶縁膜のエッジにかかる圧力をビア層絶縁膜のエッジと配線層絶縁膜のエッジとに分散させることができるので、密着性の弱い絶縁膜のエッジ部分での膜剥がれを抑制できる絶縁膜を形成することができるという利点がある。
【実施例３】
【００３８】
次に、本発明の半導体装置に係る第２実施例を、図６の概略構成断面図によって説明する。
【００３９】
図６に示すように、図示はしない例えばトランジスタ、配線等が形成された基板（ウエハ）１１上に絶縁膜１２が形成されている。上記基板１１には、例えばシリコン基板が用いられる。また上記絶縁膜１２は、酸化シリコン膜からなり、例えば５００ｎｍの厚さに形成されている。上記絶縁膜１２上にはビアが形成されるビア層絶縁膜２１が形成されている。ここではビア層絶縁膜２１は例えばＳｉＯＣ系の膜で形成する。例えば、ＳｉＯＣ膜、ＳｉＯＣ膜中に窒素もしくは水素が含まれた膜である。上記ビア層絶縁膜２１は、例えばプラズマＣＶＤ法により２００ｎｍの厚さに成膜されているものである。上記絶縁膜１２およびビア層絶縁膜２１の成膜の具体例としては、平行平板型プラズマＣＶＤ装置を用い、その際使用する原料ガスのうちシリコン源としてメチルシランを用いた。また成膜条件としては基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。
【００４０】
さらに、ビア層絶縁膜２１上には配線層絶縁膜２２が形成されている。この配線層絶縁膜２２は、第１絶縁膜２３と第２絶縁膜２４との積層構造をなしている。上記第１絶縁膜２３には例えば有機膜が用いられ、例えば１００ｎｍの厚さに形成されている。この有機膜としては、ポリアリールエーテル膜があり、例えば、ダウケミカル社製のＳｉＬＫ−Ｊ、アライドシグナル社製のＦＬＡＲＥ等が知られている。また、上記第２絶縁膜２４は、例えば酸化シリコン（ＳｉＯ2）膜が用いられ、その膜厚は例えば２００ｎｍとした。
【００４１】
上記絶縁膜１２のエッジ位置に対して上記ビア層絶縁膜２１のエッジ位置は内側に形成されている。また、上記ビア層絶縁膜２１のエッジ位置に対して上記配線層絶縁膜２２の第２絶縁膜２４のエッジ位置は、例えば０．５ｍｍ以上５ｍｍ以下の範囲（図面ｗ８で示す）で内側に形成されている。好ましくは、１．５ｍｍ以上５ｍｍ以下の範囲で内側に形成され、より好ましくは、１．５ｍｍ以上２ｍｍ以下の範囲で内側に形成される。さらに、上記第２絶縁膜２４のエッジ位置に対して上記第１の絶縁膜２３のエッジ位置は、０．３ｍｍ以上３ｍｍ以下の範囲（図面ｗ７で示す）で、第１絶縁膜２３が第２絶縁膜２４の内側になるように形成されている。
【００４２】
上記半導体装置１は、基板１１上にビアを形成するビア層絶縁膜２１が形成され、ビア層絶縁膜２１上に配線層を形成する配線層絶縁膜２２が形成されており、配線層絶縁膜２２（第２絶縁膜２４）のエッジはビア層絶縁膜２１のエッジより内側に形成されているため、外圧、例えばＣＭＰの加工圧が絶縁膜にかかった時、その絶縁膜のエッジにかかる圧力をビア層絶縁膜２１のエッジと第２絶縁膜２４のエッジとに分散させることができるので、密着性の弱い絶縁膜のエッジ部分での膜剥がれを抑制できるという利点がある。また、第１絶縁膜２３のエッジは第２絶縁膜２４のエッジより０．３ｍｍ以上３ｍｍ以下の範囲で内側に形成されていることから、第２絶縁膜２４にかかる力を第１絶縁膜２３にも分散させることができるので、密着性の弱い絶縁膜のエッジ部分での膜剥がれをより効果的に抑制できるという利点がある。特に、膜剥がれが発生しやすい膜周辺部の膜剥がれ耐性が高められるので、膜剥がれの防止には効果的である。したがって、歩留りの向上が図れるとともに、絶縁膜の信頼性の向上が図れる。
【実施例４】
【００４３】
次に、本発明の半導体装置の製造方法に係る第２実施例を、図７〜図１１の概略構成斜視図および概略構成断面図によって説明する。各図７〜図１１では、（１）に概略構成斜視図を示し、（２）に基板直径方向の概略構成断面図を示した。なお、概略構成断面図は分かり易くするため、厚さ方向に拡大されている。また、図中の基板上に描かれている矢印は基板の回転方向の一例を示すもので、この回転方向は逆方向であってもよい。
【００４４】
図７に示すように、基板１１上に絶縁膜１２を形成する。上記基板１１には、例えばシリコン基板が用いられ、図示しない半導体素子、配線等が形成されていてもよい。また上記絶縁膜１２は、酸化シリコン膜からなり、例えば５００ｎｍの厚さに形成されている。その成膜方法は、例えばプラズマＣＶＤ法による。次に、上記絶縁膜１２上にビア層絶縁膜２１を形成する。ここではビア層絶縁膜２１はＳｉＯＣ系の膜で形成する。例えば、ＳｉＯＣ膜、ＳｉＯＣ膜中に窒素もしくは水素が含まれた膜等である。上記ビア層絶縁膜２１は、例えば２００ｎｍの厚さに成膜する。この成膜方法は、一例として、平行平板型プラズマＣＶＤ装置を用い、原料ガスのシリコン源としてメチルシランを用いた。また成膜条件としては基板温度を３００℃〜４００℃に設定し、プラズマパワーを１５０Ｗ〜３５０Ｗ、成膜雰囲気の圧力を１００Ｐａ〜１０００Ｐａ程度に設定する。以下、各種絶縁膜形成した基板１１をウエハという。
【００４５】
次に上記ビア層絶縁膜２１上に第１絶縁膜２３を成膜する。この第１絶縁膜２３には、有機膜を用いた。例えば有機膜として、ポリアリールエーテル膜を、例えば１００ｎｍの厚さに形成した。上記ポリアリールエーテル膜は、例えばＳｉＬＫ−Ｊ（ダウケミカル社）があり、その他には、例えばアライドシグナル社製のＦＬＡＲＥ、シューマッカー社製のＶＥ等が知られている。例えば、上記ポリアリールエーテル膜をＳｉＬＫで形成する場合には、前駆体をスピンコート法により堆積した後、４００℃〜４５０℃のキュア処理を行って形成することができる。
【００４６】
次に、上記第１絶縁膜２３のエッジ部分を除去する。このエッジ部分の除去方法は、基板１１を図面矢印カ方向に回転させながら、ノズル４１より第１絶縁膜２３の溶剤３１を第１絶縁膜２３の除去領域上に供給するとともに、上記ノズル４１をエッジカット範囲（例えば図面矢印キ方向）内でスキャニングンすることによる。この時、図示しない純水を基板１１中心部上方より第１絶縁膜２３上に供給することにより、第１絶縁膜２３の周辺部以外の第１絶縁膜２３表面に薬液３１がかからないように保護する。上記第１絶縁膜２３がポリアリールエーテル膜である場合には、上記溶剤にはシクロヘキサノンを使用することができる。上記第１絶縁膜２３の周辺部の除去幅ｗ４は、ノズル４１のスキャニング幅を変更することにより容易に変更できる。今回、第１絶縁膜２３のエッジカット幅ｗ４は５ｍｍに設定した。
【００４７】
次に、図８に示すように、上記ビア層絶縁膜２１上および上記第１絶縁膜２３上に第２絶縁膜２４を成膜する。上記第１絶縁膜２３およびこの第２絶縁膜２４で配線層絶縁膜２２が構成される。上記第２絶縁膜２４には、酸化シリコン（ＳｉＯ2）膜を用いた。この酸化シリコン膜は、例えばプラズマＣＶＤ法によって成膜することができ、例えば２００ｎｍの厚さに成膜した。
【００４８】
次に、塗布法によって、上記配線層絶縁膜２２（第２絶縁膜２４）上にフォトレジスト膜５５を形成する。そして、フォトレジスト膜５５のエッジ部分を除去する。フォトレジスト膜５５のエッジ部分の除去方法は、上記フォトレジスト５５にポジ型レジストを用いた場合には、基板１１を図面矢印ク方向に回転させながら除去したいエッジ部分のみ光Ｌを照射してフォトレジスト膜５５を感光させる（斜視図の斜線領域が感光領域となる。）。その後現像処理、リンス処理、ベーキング工程を経て、エッジ部分を除去したフォトレジスト膜５５が得られる。上記フォトレジスト膜５５をネガレジストで形成した場合には、除去しない領域のみ感光処理を行い、その後、現像、リンス処理、ベーキング工程を経れば、エッジ部分が除去されたフォトレジスト膜５５が得られる。上記エッジカット幅ｗ５は、例えば１ｍｍ以上３ｍｍ以下となるように設定することが好ましい。
【００４９】
次に、図９に示すように、上記第２絶縁膜２４、ビア層絶縁膜２１の順でエッチングを行い、第２絶縁膜２４およびビア層絶縁膜２１のエッジ部分を除去した。その後、上記フォトレジスト膜５５〔前記図８参照〕をアッシング処理もしくは剥離処理等により除去した。図面では、フォトレジスト膜５５を除去した後の状態を示した。この結果、基板１１のエッジより内側にｗ５だけ入った位置に上記配線層絶縁膜２２の第２絶縁膜２４およびビア層絶縁膜２１の各エッジが形成される。
【００５０】
次に、図１０に示すように、塗布法によって、上記配線層絶縁膜２２（第２絶縁膜２４）上を被覆するようにフォトレジスト膜５７を形成する。そして、フォトレジスト膜５７のエッジ部分を除去する。フォトレジスト膜５７のエッジ部分の除去方法は、上記フォトレジスト５７にポジ型レジストを用いた場合には、基板１１を図面矢印ケ方向に回転させながら除去したいエッジ部分のみ光Ｌを照射してフォトレジスト膜５７を感光させる（斜視図の斜線領域が感光領域となる。）。その後現像処理、リンス処理、ベーキング工程を経て、エッジ部分を除去したフォトレジスト膜５７が得られる。上記フォトレジスト膜５７をネガレジストで形成した場合には、除去しない領域のみ感光処理を行い、その後、現像、リンス処理、ベーキング工程を経れば、エッジ部分が除去されたフォトレジスト膜５７が得られる。上記エッジカット幅ｗ６は、ｗ４−ｗ６＝ｗ７が、例えば０．３ｍｍ以上３ｍｍ以下となるように、設定することが好ましい。ここでは一例として、エッジカット幅ｗ６は４ｍｍとした。
【００５１】
次に、図１１に示すように、上記第２絶縁膜２４のエッチングを行い、第２絶縁膜２４のエッジ部分をさらに除去した。その後、上記フォトレジスト膜５７〔前記図１０参照〕をアッシング処理もしくは剥離処理等により除去した。図面では、フォトレジスト膜５７を除去した後の状態を示した。これによって、上記第１絶縁膜２３のエッジは上記第２絶縁膜２４のエッジより０．３ｍｍ以上５ｍｍ以下の範囲で内側に形成されることになる。
【００５２】
上記ビア層絶縁膜２１および配線層絶縁膜２２に溝配線およびビアを形成する場合には、上記ビア層絶縁膜２１および配線層絶縁膜２２のエッジ部分の除去を行ういずれかもしくは両方の露光工程を行った後でその露光工程に対する現像工程を行う前に、例えば配線溝、ビアホール等のパターニングを行えばよい。この場合、前記図１１によって説明した第２絶縁膜２４のエッチング時には第１絶縁膜２３も同時にエッチングされる。また、溝配線とビアとを同時形成する、いわゆるデュアルダマシン構造の絶縁膜についても、本発明の構成を用いることができる。例えば、ビア層絶縁膜２１に配線間の接続を行う接続部（ビア）を形成し、配線層絶縁膜２２に溝配線を形成する。溝配線とビアとを同時形成する技術については、多くの公知例があり、例えば特開２００１−４４１８９号公報などに詳細な記述がある。これらの公知技術の絶縁膜についても、本発明の如く、ビアが形成されるビア層絶縁膜２１および配線層絶縁膜２２を構成する第１絶縁膜２３、第２絶縁膜２４の各エッジ位置を規定する構成を採用することができる。
【００５３】
次に、本発明の効果を確認した。確認方法は、前記図１１に示したように、基板１１上に上記ビア層絶縁膜２１および第１絶縁膜２３と第２絶縁膜２４からなる配線層絶縁膜２２を形成したサンプルを用意し、サンプルの配線層絶縁膜２２に対してＣＭＰを行った。また、上記サンプルは、第２絶縁膜２４のエッジカット幅ｗ６は４ｍｍとし、ビア層絶縁膜２１のエッジカット幅ｗ４は２ｍｍ以上４ｍｍ以下の範囲で０．１ｍｍ刻み作製し、第１絶縁膜２３のエッジカット幅ｗ４は４ｍｍ以上６ｍｍ以下の範囲で０．１ｍｍ刻み作製した。したがって、上記サンプルは、配線層絶縁膜２２（第２絶縁膜２４）のエッジ位置とビア層絶縁膜２１のエッジ位置のとの差ｗ８＝ｗ６−ｗ５の値が０ｍｍ以上２ｍｍ以下の範囲で０．１ｍｍ刻みで作製されたことになり、また、第１絶縁膜２３のエッジ位置と第２絶縁膜２４のエッジ位置のとの差ｗ７＝ｗ４−ｗ６の値が０ｍｍ以上２ｍｍ以下の範囲で０．１ｍｍ刻みで作製されたことになる。
【００５４】
次に、上記サンプルのそれぞれの配線層絶縁膜２２をＣＭＰした。このＣＭＰでは、研磨パッドに、例えば上層が発泡ポリウレタン製で下層がＰＥＴ（ポリエチレンテレフタレート）製のものを用いた。このような研磨パッドとしては、一例として、上層がロデール社製の厚さ１．２ｍｍのＩＣ１０００で下層が同社製の厚さ１．２ｍｍのＳＵＢＡ４００よりなる積層された研磨パッドがある。研磨液（研磨スラリー）には、アルカリ溶媒に分散したコロイダルシリカに酸化剤として過酸化水素水（Ｈ2Ｏ2）を添加したものを用いる。例えばＪＳＲ社製のＣＭＳ８３０１がある。上記研磨液の供給流量は例えば１５０ｍｌ／ｍｉｎとして、研磨パッドの回転数は例えば１００ｒｐｍ、ウエハ（基板）回転数は例えば：１１０ｒｐｍ、研磨圧力は例えば３００g／ｃｍ2,研磨時間は例えば６０ｓｅｃとした。これにより、配線層絶縁膜２２のＳｉＯ2膜の表層およそ７０ｎｍの厚さが除去された。
【００５５】
膜剥がれの検査は顕微鏡による目視検査により実施した。検査の結果を表１〜表４に示す。
【００５６】
【表１】
2005235979.tif 000003
【００５７】
【表２】
2005235979.tif 000004
【００５８】
【表３】
2005235979.tif 000005
【００５９】
【表４】
2005235979.tif 000006
【００６０】
表１〜表４中、◎印は剥がれ無し、○印は２％以下の領域で剥がれあり、△印は２％を超え２０％以下の領域で剥がれあり、×印は２０％を超える領域で剥がれがあることを示している。上記評価において、２０％を境界にした理由は、経験的に２０％を超える領域での剥がれは、剥がれの再現性が良く、本質的なものであると考えられるためである。実際に剥がれ状態を観察すると、「剥がれ無し」、「ほぼ剥がれないが、１％程度の領域で剥がれる」、「５％〜１０％程度の領域で剥がれる」、「ほぼ全ての領域で剥がれる」の４段階にはっきりと分かれて観察され、◎，○，△，×の差は、はっきりした違いとして認められた。また、配線層絶縁膜２２のエッジ位置およびビア層絶縁膜２１のエッジ位置は、ウエハの中心ずれ等により１枚のウエハでも設定より０．５ｍｍ程度ずれることがある。そこで、剥がれ位置におけるビア層絶縁膜２１と配線層絶縁膜２２のエッジ位置を実測することにより、配線層絶縁膜２２（第２絶縁膜２４）のエッジ位置とビア層絶縁膜２１のエッジ位置のとの差ｗ８および第１絶縁膜２３のエッジ位置と第２絶縁膜２４のエッジ位置のとの差ｗ７の値を求めた。
【００６１】
表１〜表４に示すように、上記ｗ８の実測値が０ｍｍ以上０．４ｍｍ未満となる位置では、剥がれの確率が２０％以上であることが分かった。また上記ｗ８の実測値が０．４ｍｍ以上０．５ｍｍ未満となる位置では、剥がれの確率が一部の場合で５％〜１０％であることが分かった。この結果から、ビア層絶縁膜２１のエッジが配線層絶縁膜２２のエッジより０．５ｍｍ以上外側になるように形成すると、剥がれが効果的に抑制されることがわかる。上記表では、ｗ８が２ｍｍまでしか調べていないが、それ以上であっても剥がれが効果的に抑制されることが容易に類推されることがわかる。しかしながら、ｗ８の値が大きすぎるとチップの収率が悪化して好ましく無い。よって、ｗ８は２ｍｍあれば十分ではあるが、最大でも５ｍｍ以下とすることが好ましい。
【００６２】
さらに、ｗ８の実測値が０．５ｍｍ以上の場合において、上記ｗ７の実測値が０ｍｍ以上０．３ｍｍ未満となる位置では、剥がれの確率が一部の場合で５％〜１０％であることが分かった。上記表では、ｗ７が２ｍｍまでしか調べていないが、それ以上であっても剥がれが効果的に抑制されることが容易に類推されることがわかる。しかしながら、ｗ８の値が大きすぎるとチップの収率が悪化して好ましく無い。よって、ｗ７は１ｍｍあれば十分ではあるが、最大でも３ｍｍ以下とすることが好ましい。
【００６３】
上記結果から、第１の絶縁膜２３のエッジが第２の絶縁膜２４のエッジより０．３ｍｍ以上３ｍｍ以下の範囲で内側に形成され、配線層絶縁膜２２の第２絶縁膜２４のエッジはビア層絶縁膜２１のエッジより０．５ｍｍ以上５ｍｍ以下の範囲で内側に形成されることにより、剥がれが効果的に抑制されることがわかった。これは、第２絶縁膜２４よりビア層絶縁膜２１のエッジが外側にあり、かつ第１絶縁膜２３のエッジから離れているため、ＣＭＰ時に圧力が分散し、第１絶縁膜２３のエッジに圧力が集中しないためと考えられる。
【００６４】
本発明の半導体装置の製造方法は、基板１１上にビアを形成するビア層絶縁膜２１を形成する工程と、ビア層絶縁膜２１上に配線層を形成する配線層絶縁膜２２を形成する工程とを備え、配線層絶縁膜２２（第２絶縁膜２４）のエッジはビア層絶縁膜２１のエッジより内側に形成するため、外圧、例えばＣＭＰの加工圧が絶縁膜にかかった時、その絶縁膜のエッジにかかる圧力をビア層絶縁膜２１のエッジと第２絶縁膜２４のエッジとに分散させることができるので、密着性の弱い絶縁膜のエッジ部分での膜剥がれを抑制できる絶縁膜を形成することができるという利点がある。また、第１絶縁膜２３のエッジは第２絶縁膜２４のエッジより０．３ｍｍ以上３ｍｍ以下の範囲で内側に形成されることから、第２絶縁膜２４にかかる力を第１絶縁膜２３にも分散させることができるので、密着性の弱い絶縁膜のエッジ部分での膜剥がれをより効果的に抑制できるという利点がある。
【００６５】
なお、上記各実施例等で説明におけるエッジカット幅の測定値は、ウエハ（基板１１）のエッジからの距離で示される。
【００６６】
また、本発明の半導体装置およびその製造方法は、実施例３、４の構成において、第１絶縁膜２３が誘電率ｋ＜３のいわゆる低誘電率膜である場合により好適である。低誘電率膜としては、ＳｉＯＣ膜、ポーラスシリカ膜、有機膜（例えば、ポリアリールエーテル膜、フッ化ポリアリールエーテル膜、ポリイミド膜等）を用いることができる。これらの低誘電率膜は一般的に酸化シリコン膜、窒化シリコン膜等の無機膜との密着性が無機膜同士の密着性よりは良くない。したがって、例えば絶縁膜にかかるＣＭＰ時の加工圧力を分散させることができる本発明は有用である。
【実施例５】
【００６７】
次に、本発明の構成および製造方法を適用して、多層配線構造を形成した一例を、図１２の概略構成断面図によって説明する。
【００６８】
図１２に示すように、ビア層絶縁膜２１としてＳｉＯＣ膜（厚さが例えば２００ｎｍ）／ＳｉＣＮ膜（厚さが例えば３５ｎｍ）を用い、配線層絶縁膜２２の第１絶縁膜２３として有機膜を用い、第２絶縁膜２４として酸化シリコン（ＳｉＯ2）膜（成膜時の厚さが例えば２００ｎｍ、ＣＭＰ後の厚さが約１５０ｎｍ）を用いる。上記有機膜としては、ポリアリールエーテル膜を用い、ポリアリールエーテル膜としてはここではＳｉＬＫ膜（厚さが例えば１００ｎｍ）を用いた。上記第１絶縁膜２３（ＳｉＬＫ膜）のエッジ部分のカット幅は５ｍｍに設定し、第２絶縁膜２４（ＳｉＯ2膜）のエッジ部分のカット幅は４ｍｍに設定し、ビア層絶縁膜２１のエッジ部分の除去幅は３ｍｍに設定した。そして上記実施例４によって説明した製造方法を用いて、図示したような５層の溝配線７１および接続部（ビア）７２を有する半導体装置の形成を行った。この結果、エッジ剥がれを起こすこと無く半導体装置を製造することができた。
【産業上の利用可能性】
【００６９】
本発明の半導体装置および半導体装置の製造方法は、各種半導体装置の多層配線に適用することが好適である。
【図面の簡単な説明】
【００７０】
【図１】本発明の半導体装置に係る第１実施例を示した概略構成断面図である。
【図２】本発明の半導体装置の製造方法に係る第１実施例を示した概略構成斜視図および概略構成断面図である。
【図３】本発明の半導体装置の製造方法に係る第１実施例を示した概略構成斜視図および概略構成断面図である。
【図４】本発明の半導体装置の製造方法に係る第１実施例を示した概略構成斜視図および概略構成断面図である。
【図５】本発明の半導体装置の製造方法に係る第１実施例を示した概略構成斜視図および概略構成断面図である。
【図６】本発明の半導体装置に係る第２実施例を示した概略構成断面図である。
【図７】本発明の半導体装置の製造方法に係る第２実施例を示した概略構成斜視図および概略構成断面図である。
【図８】本発明の半導体装置の製造方法に係る第２実施例を示した概略構成斜視図および概略構成断面図である。
【図９】本発明の半導体装置の製造方法に係る第２実施例を示した概略構成斜視図および概略構成断面図である。
【図１０】本発明の半導体装置の製造方法に係る第２実施例を示した概略構成斜視図および概略構成断面図である。
【図１１】本発明の半導体装置の製造方法に係る第２実施例を示した概略構成斜視図および概略構成断面図である。
【図１２】本発明の半導体装置に係る一実施例を示した概略構成断面図である。
【符号の説明】
【００７１】
１…半導体装置、１１…基板、２１…ビア層絶縁膜、２２…配線層絶縁膜
【図１】
2005235979.tif 000007
【図２】
2005235979.tif 000008
【図３】
2005235979.tif 000009
【図４】
2005235979.tif 000010
【図５】
2005235979.tif 000011
【図６】
2005235979.tif 000012
【図７】
2005235979.tif 000013
【図８】
2005235979.tif 000014
【図９】
2005235979.tif 000015
【図１０】
2005235979.tif 000016
【図１１】
2005235979.tif 000017
【図１２】
2005235979.tif 000018