(57)【要約】【課題】  システムバスにシリアル転送方式を採用しても、データそのものの正当性を確認するとともに、障害の生じたデータを修正すること。【解決手段】  各ユニット３、４、８、１０をそれぞれシリアルリンク７を介して接続し、送信回路３３からシリアルリンク７にデータを出力するときには、送信データに誤り訂正符号を付加してシリアルデータとして出力し、シリアルリンク７からシリアルデータを受信する受信回路３４では、受信データの誤り訂正符号を基にデータの正当性を判定し、異常が検出されたときには受信データを訂正し、訂正したデータを受信する。【選択図】        図２
2005218220.tif 000002
【特許請求の範囲】
【請求項１】
保護対象の電力系統から系統情報をアナログ信号で入力し、入力したアナログ信号をディジタルのパラレルデータに変換して処理し、この処理結果をシリアルリンクに出力する系統情報入力ユニットと、制御対象から状態情報をディジタルのパラレルデータで入力して処理し、この処理結果を前記シリアルリンクに出力するディジタル入力ユニットと、前記シリアルリンクからの情報を基に保護・制御演算を実行し、この演算結果を前記シリアルリンクに出力する保護・制御演算ユニットと、前記シリアルリンクから前記保護・制御演算ユニットの演算結果を入力して処理し、この処理を基に生成された操作指令を前記制御対象に出力するディジタル出力ユニットとを備え、
前記各ユニットのうち、前記シリアルリンクにシリアルデータを出力するユニットは、誤り訂正符号の付加されたパラレルデータをシリアルデータに変換して前記シリアルリンクに出力し、前記シリアルリンクからシリアルデータを入力するユニットは、前記シリアルリンクからシリアルデータを受信してパラレルデータに変換し、変換されたパラレルデータを誤り訂正符合と信号データとに分離し、分離された誤り訂正符号と信号データとから前記信号データそのものの正当性を判定し、正常時には前記信号データをパラレルデータとして処理し、異常ビットがあるときには異常ビットを訂正し、訂正された信号データをパラレルデータとして処理してなるディジタル保護・制御装置。
【請求項２】
保護対象の電力系統から系統情報をアナログ信号で入力し、入力したアナログ信号をディジタルのパラレルデータに変換して処理し、この処理結果をシリアルリンクに出力する系統情報入力ユニットと、制御対象から状態情報をディジタルのパラレルデータで入力して処理し、この処理結果を前記シリアルリンクに出力するディジタル入力ユニットと、前記シリアルリンクからの情報を基に保護・制御演算を実行し、この演算結果を前記シリアルリンクに出力する保護・制御演算ユニットと、前記シリアルリンクから前記保護・制御演算ユニットの演算結果を入力して処理し、この処理を基に生成された操作指令を前記制御対象に出力するディジタル出力ユニットとを備え、
前記系統情報入力ユニットと前記ディジタル入力ユニットおよび前記保護・制御演算ユニットは、誤り訂正符号の付加されたパラレルデータをシリアルデータに変換して前記シリアルリンクに出力し、前記ディジタル出力ユニットおよび前記保護・制御演算ユニットは、前記シリアルリンクからシリアルデータを受信してパラレルデータに変換し、変換されたパラレルデータを誤り訂正符合と信号データとに分離し、分離された誤り訂正符号と信号データとから前記信号データそのものの正当性を判定し、正常時には前記信号データをパラレルデータとして処理し、異常ビットがあるときには異常ビットを訂正し、訂正された信号データをパラレルデータとして処理してなるディジタル保護・制御装置。
【請求項３】
保護対象の電力系統から系統情報をアナログ信号で入力し、入力したアナログ信号をディジタル信号によるパラレルデータに変換するとともに、前記パラレルデータをシリアルデータに変換してシリアルリンクに出力する系統情報入力ユニットと、制御対象から状態情報をディジタル信号によるパラレルデータで入力し、入力したパラレルデータをシリアルデータに変換して前記シリアルリンクに出力するディジタル入力ユニットと、前記シリアルリンクからシリアルデータを入力してパラレルデータに変換し、変換されたパラレルデータに従って保護・制御演算を実行し、この演算結果によるパラレルデータをシリアルデータに変換して前記シリアルリンクに出力する保護・制御演算ユニットと、前記シリアルリンクからシリアルデータを入力し、入力したシリアルデータをパラレルデータに変換して操作指令を生成し、生成した操作指令を前記制御対象に出力するディジタル出力ユニットとを備え、
前記系統情報入力ユニットと前記ディジタル入力ユニットおよび前記保護・制御演算ユニットは、それぞれ前記パラレルデータを前記シリアルデータに変換して前記シリアルリンクに送信する送信手段を有し、
前記ディジタル出力ユニットおよび前記保護・制御演算ユニットは、それぞれ前記シリアルリンクからシリアルデータを受信してパラレルデータに変換する受信手段を有し、
前記各送信手段は、前記パラレルデータから誤り訂正符号を生成する誤り訂正符号生成手段と、前記パラレルデータと前記誤り訂正符号とを合成する信号合成手段と、前記信号合成手段の合成によるパラレルデータをシリアルデータに変換するシリアル変換手段と、前記シリアル変換手段により変換されたシリアルデータを前記シリアルリンクに送信する送信バッファ手段とから構成され、
前記各受信手段は、前記シリアルリンクからシリアルデータを受信する受信バッファ手段と、前記受信バッファ手段の受信によるシリアルデータをパラレルデータに変換するパラレル変換手段と、前記パラレル変換手段の変換によるパラレルデータを誤り訂正符合と信号データとに分離する信号分離手段と、前記信号分離手段により分離された誤り訂正符号と前記信号データとから前記信号データそのものの正当性を判定し、正常時には前記信号データをそのままパラレルデータとして出力し、異常ビットがあるときには異常ビットを訂正し、訂正された信号データをパラレルデータとして出力する訂正手段とから構成されてなるディジタル保護・制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル保護・制御装置に係り、特に、電力系統の系統情報と制御対象の状態情報をディジタルデータとして処理し、この処理結果を基に制御対象を制御するに好適なディジタル保護・制御装置に関する。
【背景技術】
【０００２】
従来、この種のディジタル保護・制御装置としては、例えば、ディジタル保護リレー（第２世代ディジタルリレー）が知られている（非特許文献１参照）。このディジタル保護リレーは、アナログ入力部、ディジタル入力部、演算処理部、ディジタル出力部を備え、演算処理部には、保護・制御・シーケンス演算処理を実行するマイクロコンピュータが設けられており、このマイクロコンピュータのシステムバスにアナログ入力部、ディジタル入力部、ディジタル出力部がそれぞれ接続されている。このシステムバスには、複数の信号線を用いて同時に複数のビット転送を行うパラレル転送方式が採用されている。
【０００３】
上記ディジタル保護リレーにおいては、まず、アナログ入力部で、電力系統から電圧・電流信号を取り込んでサンプリングし、サンプリングによって得られたディジタルデータにしたがってディジタルフィルタ演算を実行し、この演算結果を演算処理部に出力するようになっている。演算処理部では、アナログ入力部から選られたデータを基に保護・制御演算処理を実行し、この保護・制御演算結果によるデータと外部機器情報のディジタル入力データを用いて、シーケンス制御演算を実行する。次に、演算処理部においては、シーケンス制御演算結果から操作指令を生成し、この操作指令をディジタル出力部を介して外部機器に出力する。外部機器への操作指令は、ディジタル出力部よりシーケンス制御演算結果のディジタル出力データのビット情報に対応して出力される。操作指令が出力される過程では、各部に入出力されるデータは、演算処理部のマイクロコンピュータの制御によってパラレル転送されるようになっている。
【０００４】
演算処理部のマイクロコンピュータがデータをパラレル転送するに際しては、バスエラー方式によってデータの障害を検出することが行なわれている。しかし、この方式では、データが入出力する際の応答時間を監視しているため、入出力データそのものの正当性の確認が困難である。また、複数の信号線を使って同時に複数のビット転送を行っているため、部品点数が多くなるとともに、消費電力が比較的大きくなり、しかも、放射ノイズも大きくなる。
【０００５】
具体的には、各部間で、パラレル転送方式のシステムバスを介してデータの授受を行うときに、データの送信端でデータ受信端の応答時間を監視し、所定の時間内に応答が無い場合にはタイムアウトとしてバスエラーを検出している。しかし、システムバスのデータ線に障害があった場合、例えば、制御シーケンス出力結果のディジタル出力データが１ビット反転するようなケースでは、受信端の応答は正常でタイムアウトにはならないため、外部機器に対して誤った操作指令が出力されてしまう。
【０００６】
つまり、パラレル転送方式のシステムバスのバスエラーを検出するのみでは、一時的にデータそのものが変化する障害が発生した場合など、データそのものの正当性の確認ができず、誤った操作指令が外部機器に出力されてしまう。
【０００７】
そこで、各部間を接続するシステムバスとしてシリアル転送方式を採用したものが提案されている（特許文献１）。
【０００８】
【非特許文献１】電気協同研究第５０巻第１号
【特許文献１】特開昭６０-８４９１２号公報（第２頁〜第４頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
システムバスにシリアル転送方式を採用すると、パラレル転送方式のものよりも信号線が少なくなるので、故障率が低下することになる。しかし、単に、システムバスにシリアル転送方式を採用しても、データそのものが変化する障害が発生した場合には、データそのものの正当性を確認したり、データを修正したりすることはできない。
【００１０】
本発明の課題は、システムバスにシリアル転送方式を採用しても、データそのものの正当性を確認するとともに、障害の生じたデータを修正することにある。
【課題を解決するための手段】
【００１１】
前記課題を解決するために、本発明は、系統情報入力ユニット、ディジタル入力ユニット、保護・制御演算ユニット、ディジタル出力ユニットをそれぞれシステムバスとしてのシリアルリンクを介して接続し、各ユニット間でシリアル転送方式によるデータの授受を行い、各ユニットのうちシリアルリンクにシリアルデータを出力するユニットは、誤り訂正符号の付加されたパラレルデータをシリアルデータに変換してシリアルリンクに出力し、シリアルリンクからシリアルデータを入力するユニットは、シリアルリンクからシリアルデータを受信してパラレルデータに変換し、変換されたパラレルデータを誤り訂正符号と受信データとに分離し、分離された誤り訂正符号と信号データとから信号データそのものの正当性を判定し、正常時には信号データをパラレルデータとして処理し、異常ビットがあるときには異常ビットを訂正し、訂正された信号データをパラレルデータとして処理するようにしたものである。
【発明の効果】
【００１２】
本発明によれば、システムバスとしてのシリアルリンクに障害が生じても、誤ったデータを使用するのを防止することができ、結果として、制御対象に対して誤った操作指令を出力することがなくなり、信頼性の向上に寄与することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の一実施形態を図面に基づいて説明する。図１は、本発明の一実施例を示すディジタル保護・制御装置のブロック構成図である。図１において、ディジタル保護・制御装置１は、入力変成器２、アナログ入力ユニット３、保護・制御シーケンス演算ユニット４、表示器５、ヒューマンインターフェイスユニット６、シリアルリンク（システムバス）７、ディジタル入力ユニット８、ネットワークインターフェイスユニット９、ディジタル出力ユニット１０を備えて構成されており、入力変成器２は、保護対象の電力系統２０に接続され、ディジタル入力ユニット８、ディジタル出力ユニット１０は、制御対象の外部機器２３に接続され、ネットワークインターフェイスユニット９は、通信網２２を介して上位コンピュータ２１に接続されている。
【００１４】
入力変成器２は、保護対象の電力系統２０から系統情報として、電圧、電流によるアナログ信号を入力し、入力したアナログ信号を電子回路レベル、例えば±１０Ｖに変換し、変換されたアナログ信号をアナログ入力ユニット３に出力するようになっている。アナログ入力ユニット３は、入力変成器２から入力されたアナログ信号をディジタルのパラレルデータに変換して処理し、この処理結果をシステムバスとしてのシリアルリンク７に出力する系統情報入力ユニットとして構成されている。
【００１５】
具体的には、アナログ入力ユニット３は、図２に示すように、入力変成器２からアナログ入力信号を取り込み、取り込んだアナログ信号に対して、サンプリングの折返し誤差を除去するための処理を行うアナログ入力処理回路３０と、アナログ入力回路３０の出力によるアナログ信号をディジタル信号３６に変換するサンプリングＡ／Ｄ変換回路３１と、ディジタル信号３６をパラレルデータとしてバス３５を介して取り込み、取り込んだディジタルデータに対してディジタルフィルタ処理を実行し、この処理結果をバス３５を介して送信回路３３に出力するＣＰＵ（マイクロコンピュータ）３２と、バス３５からパラレルの送信データ３７を取り込み、パラレルの送信データ３７をシリアルの送信データ３９に変換し、シリアルの送信データ３９をシリアルリンク７に出力する送信回路３３とから構成されている。
【００１６】
ディジタル入力ユニット８は、制御対象としての外部機器２３から、例えば、その状態情報として、遮断器の開閉状態を示すディジタル信号をディジタルデータとして入力するディジタル入力回路４４と、ディジタル入力回路４４の入力によるディジタルデータをバス３５を介して入力し、入力したディジタル信号に対して演算処理を施し、この処理結果をパラレルの送信データ３７としてバス３５を介して送信回路３３に出力するＣＰＵ（マイクロコンピュータ）４３と、バス３５からパラレルの送信データ３７を取り込み、この送信データ３７をシリアルデータに変換し、シリアルの送信データ３９としてシリアルリンク７に出力する送信回路３３とを備えて構成されている。
【００１７】
保護・制御シーケンス演算ユニット４は、シリアルリンク７からシリアルのデータを受信データ４０として取り込み、取り込んだ受信データ４０をパラレルの受信データ３８に変換してバス３５に出力する受信回路３４と、バス３５からパラレルの受信データ３８を取り込み、取り込んだ受信データ３８、例えば、系統情報および外部機器２３の状態情報を含む情報に基づいて保護・制御演算プログラムやシーケンス制御演算プログラムを実行し、保護・制御演算結果やシーケンス制御演算結果をバス３５を介してパラレルの送信データ３７として送信回路３３に出力するとともに、保護・制御演算結果やシーケンス制御演算結果をランダムアクセスメモリ４２に格納するＣＰＵ４１と、バス３５からパラレルの送信データ３７を取り込み、この送信データ３７をシリアルデータに変換し、変換したシリアルの送信データ３９をシリアルリンク７に送信する送信回路３３とを備えて構成されている。
【００１８】
ディジタル出力ユニット１０は、シリアルリンク７からシリアルのデータを受信データ４０として取り込み、取り込んだ受信データ４０をパラレルのディジタル出力データ３８としてバス３５に出力する受信回路３４と、バス３５からディジタル出力データ３８を取り込んで外部機器２３を操作するための操作指令を生成し、生成した操作指令をパラレルデータとしてバス３５に出力するＣＰＵ４５と、バス３５からパラレルデータによる操作指令を入力し、入力した操作指令をディジタル信号として外部機器２３に出力するディジタル出力回路４６とから構成されている。
【００１９】
なお、ヒューマンインターフェイスユニット６は、人間（操作員）と会話形式で保護・制御演算の整定値や設定値を入力し、その結果を表示器５に表示するようになっている。またネットワークインターフェイスユニット９は、通信網２２との接続を可能とするモデムとのインターフェイスを行うように構成されている。
【００２０】
ディジタル保護・制御装置１は、各ユニット間でシリアルリンク７を介してデータの授受を行なうようになっており、各ユニットに設けられている送信回路３３、受信回路３４は同一のもので構成されている。
【００２１】
具体的には、図３に示すように、シリアル転送方式の送信回路３３は、誤り訂正符号（ＥＣＣ）生成回路５０、信号合成回路５１、シリアル変換回路５２、送信バッファ５３を備えて構成されており、シリアル転送方式の受信回路３４は、１ビットエラー訂正回路５４と、信号分離回路５５と、パラレル変換回路５６と、受信バッファ５７とを備えて構成されている。
【００２２】
誤り訂正符号生成回路５０は、バス３５からパラレルの送信データ３７を取り込んで書き込み、書き込まれた送信データ３７から誤り訂正符号（ＥＣＣ）を生成する誤り訂正符号生成手段として構成されている。信号合成回路５１は、書き込まれた送信データ３７と誤り訂正符号とを合成する信号合成手段として構成されている。シリアル変換回路５２は、信号合成回路５１の出力によるパラレルデータをシリアルデータに変換するシリアル変換手段として構成されている。送信バッファ５３は、シリアル変換回路５２の出力によるシリアルデータをシリアルの送信データ３９としてシリアルリンク７に送信する送信バッファ手段として構成されている。
【００２３】
一方、シリアル転送方式の受信回路３４のうち受信バッファ５７は、シリアルリンク７から他のユニット、例えば、ディジタル入力ユニット８の送信によるシリアルデータを受信データ４０として受信する受信バッファ手段として構成されている。パラレル変換回路５６は、受信バッファ５７の出力によるデータをパラレルデータに変換して信号分離回路５５に出力するパラレル変換手段として構成されている。信号分離回路５５は、パラレル変換回路５６の出力によるパラレルデータを誤り訂正符号と信号データとに分離する信号分離手段として構成されている。１ビットエラー訂正回路５４は、信号分離回路５５の出力による誤り訂正符号と信号データとを基に、信号データそのものの正当性をチェックし、正常時には信号データをそのままパラレルデータ３８としてバス３５に出力し、異常ビットがあるときには、異常ビットを訂正し、訂正された信号データをパラレルデータ３８としてバス３５に出力する訂正手段として構成されている。このため、ＣＰＵ４１は、誤り訂正が実施されたパラレルデータであって、正当性がチェックされたパラレルデータを取り込んで演算を行うことになる。
【００２４】
次に、バス３５に３２ビットデータを転送するに際して、保護・制御シーケンス演算ユニット４でデータを入出力するときの誤り訂正処理の具体例を図４にしたがって説明する。ＣＰＵ４１からバス３５にパラレルデータを出力する際、例えば、外部機器２３を操作するための操作指令に関するパラレルデータをバス３５に出力するときには、３２ビットのパラレルデータ３７をバス３５を介して誤り訂正符号生成回路５０に出力する。誤り訂正符号生成回路５０においては、入力された３２ビットのパラレルデータを基に誤り訂正符号生成部６０で７ビットの誤り訂正符号６１を生成し、７ビットの誤り訂正符号６１と３２ビットの信号データ６２を１セットとして信号合成回路５１に出力する。信号合成回路５１は、７ビットの誤り訂正符号６１と３２ビットの信号データ６２とを合成し、合成されたデータを規定の法則に従って出力する。例えば、３２ビットの信号データ６２とその７ビットの誤り訂正符号６１を必ず、信号データ６２、誤り訂正符号６１の順に渡すという法則にしたがって、シリアル変換回路５２に出力する。シリアル変換回路５２は、入力されたデータを順次シリアルデータに変換し、変換されたシリアルデータを送信バッファ５３に書き込むようになっている。そして送信バッファ５３に書き込まれたシリアルデータはシリアルの送信データ３９としてシリアルリンク７に送信される。
【００２５】
一方、他のユニットからの信号データがシリアルリンク７からシリアルの受信データ４０として受信バッファ５７に受信されたとき、例えば、外部機器２３を操作するための操作指令に関するシリアルデータを受信バッファ５７が受信し、外部機器２３に対して操作指令を出力するに際しては、シリアルリンク７を経由して他のユニットから出力されたシリアルデータは受信バッファ５７で受信されたあと、パラレル変換回路５６でパラレルデータに変換され、そのあと信号分離回路５５に取り込まれる。信号分離回路５５に入力されたデータは信号データと誤り訂正符号ＥＣＣを含んでいるため、信号分離回路５５では、入力されたデータを規定の法則にしたがって、信号データ６２と誤り訂正符号６１とに分離し、分離されたデータを１ビット訂正回路５４に出力する。１ビット訂正回路５４では、異常監視回路６３において、３２ビットの信号データと７ビットの誤り訂正符号６１とから、３２ビットの信号データのビット情報の正当性を検証し、正常時には、３２ビットの信号データをそのままパラレルデータ３８としてバス３５に出力し、信号データ６２そのものの異常が検出された場合、３２ビットの信号データ６２の異常部を１ビットエラー訂正回路６４で訂正し、異常の訂正されたデータを３２ビットのパラレルデータ３８としてバス３５に出力する。これにより、ＣＰＵ４１は、データの正当性が確認されたパラレルデータを使用して演算処理、例えば、外部機器２３に対する操作指令などを演算するための処理を実行することになる。
【００２６】
また、ＣＰＵ４１は、図５に示すように、電気角３０度ごとに、データ入力処理、障害監視処理、保護・制御演算処理、シーケンス制御処理、データ出力処理（機器制御指令）を行うようになっている。保護・制御演算処理において、外部機器２３をトリップするための演算結果が得られたときには、データ出力処理において、外部機器２３をトリップするための操作指令が出力されることになる。
【００２７】
本実施例によれば、各ユニット間でシリアルリンク７を介してデータの授受を行い、送信側のユニットでは送信データに誤り訂正符号を付加してシリアルデータとしてシリアルリンク７に出力し、受信側のユニットでは受信データの誤り訂正符号を基にデータそのものの正当性を判定し、異常が検出されたときには受信データを訂正し、訂正したデータを受信するようにしているため、シリアルリンク７に障害が生じても、誤ったデータを使用するのを防止することができ、結果として、外部機器２３に対して誤った操作指令を出力するのを防止することができ、信頼性の向上に寄与することができる。
【００２８】
また本実施例においては、パラレル転送方式のシステムバスの代わりに、シリアル転送方式のシリアルリンク７を用いているため、パラレル転送方式のシステムバスを用いたときよりも信号線や部品点数を低減することができ、消費電力の低減、放射ノイズの低減に寄与することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施形態を示すディジタル保護・制御装置のブロック構成図である。
【図２】アナログ入力ユニット、保護・制御シーケンス演算ユニット、ディジタル入力ユニットおよびディジタル出力ユニットのブロック構成図である。
【図３】シリアル転送方式の送信回路と受信回路のブロック構成図である。
【図４】３２ビットのデータ転送を行うときの送信回路と受信回路の具体的構成図である。
【図５】ＣＰＵにて時分割多重処理を行うときの処理方法を説明するためのタイムチャートである。
【符号の説明】
【００３０】
１  ディジタル保護・制御装置
２  入力変成器
３  アナログ入力ユニット
４  保護・制御シーケンス演算ユニット
５  表示器
６  ヒューマンインターフェイスユニット
７  シリアルリンク
８  ディジタル入力ユニット
９  ネットワークインターフェイスユニット
１０  ディジタル出力ユニット
２３  外部機器
３３  送信回路
３４  受信回路
５０  誤り訂正符号生成回路
５１  信号合成回路
５２  シリアル変換回路
５３  送信バッファ
５４  １ビットエラー訂正回路
５５  信号分離回路
５６  パラレル変換回路
５７  受信バッファ
【図１】
2005218220.tif 000003
【図２】
2005218220.tif 000004
【図３】
2005218220.tif 000005
【図４】
2005218220.tif 000006
【図５】
2005218220.tif 000007