(57)【要約】【課題】ＬＳＩ工程における追加工程を最小限におさえ、なおかつ、ばらつきの少ない高精度な可変容量ダイオードを形成するための半導体装置の製造方法を得る。【解決手段】まず、ｐ-半導体基板３上に可変容量ダイオード形成領域上が開口するようにマスク材料４を形成する。次に、ｐ領域６の濃度のピークが、最終的にｎ+領域１０とのＰＮ接合８部になるように、Ｂ+イオン注入層５をイオン注入法により形成する。次に、ｎ+領域１０の濃度のピークが、ｐ-半導体基板３表面付近になるように、Ａｓ+イオン注入層９をイオン注入法により形成する。最後に、マスク材料４の除去後、熱処理により、Ｂ+イオン注入層５及びＡｓ+イオン注入層９を活性化させ、それぞれアノード層７及びカソード層１０を形成する。【選択図】図１
2005175351.tif 000002
【特許請求の範囲】
【請求項１】
低不純物濃度を有する第１導電型の半導体基板上の可変容量ダイオード形成領域が開口するようにマスクを形成する工程と、前記マスクの開口部にイオン注入法により中不純物濃度を有する第１導電型の半導体領域を形成する工程と、前記マスクの開口部に高不純物濃度を有する第２導電型の半導体領域を形成する工程と、前記半導体基板を熱処理して前記中不純物濃度を有する第１導電型の半導体領域と前記高不純物濃度を有する第２導電型の半導体領域を活性化させることを特徴とする半導体装置の製造方法。
【請求項２】
低不純物濃度を有する第２導電型の半導体基板中に低不純物濃度を有する第１導電型の半導体領域を形成する工程と、前記半導体基板上の可変容量ダイオード形成領域が開口するようにマスクを形成する工程と、前記マスクの開口部にイオン注入法により中不純物濃度を有する第１導電型の半導体領域を形成する工程と、前記マスクの開口部に高不純物濃度を有する第２導電型の半導体領域を形成する工程と、前記半導体基板を熱処理して前記中不純物濃度を有する第１導電型の半導体領域と前記高不純物濃度を有する第２導電型の半導体領域を活性化させることを特徴とする半導体装置の製造方法。
【請求項３】
中不純物濃度を有する第１導電型の半導体領域と高不純物濃度を有する第２導電型の半導体領域を形成する工程を、高不純物濃度を有する第２導電型の半導体領域を形成した後に、中不純物濃度を有する第１導電型の半導体領域を形成する方法を備えた請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
中不純物濃度を有する第１導電型の半導体領域と高不純物濃度を有する第２導電型の半導体領域を形成する工程を、ＣＭＯＳトランジスタにおけるソースおよびドレイン領域と同一でかつ、同時に形成することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項５】
低不純物濃度を有する第１導電型の半導体領域を形成する工程を、ＣＭＯＳトランジスタにおけるウエル領域と同一でかつ、同時に形成することを特徴とする請求項２記載の半導体装置の製造方法。
【請求項６】
熱処理後の中不純物濃度を有する第１導電型の半導体領域のピーク濃度位置が、高不純物濃度を有する第２導電型の半導体領域とのＰＮ接合位置になることを備えた請求項１または請求項２に記載の半導体装置の製造方法。
【請求項７】
低不純物濃度を有する第１導電型の半導体基板の濃度が１×１０17ｃｍ-3以下を備えた請求項１記載の半導体装置の製造方法。
【請求項８】
低不純物濃度を有する第１導電型の半導体領域のピーク濃度が１×１０16ｃｍ-3以上、１×１０17ｃｍ-3以下であることを特徴とする請求項２記載の半導体装置の製造方法。
【請求項９】
中不純物濃度を有する第１導電型の半導体領域のピーク濃度が５×１０16ｃｍ-3以上、１×１０18ｃｍ-3以下であることを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
【請求項１０】
高不純物濃度を有する第２導電型の半導体領域のピーク濃度が１×１０20ｃｍ-3以上であることを特徴とする請求項１または請求項２記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に係り、特にＭＯＳトランジスタやバイポーラトランジスタ等のデバイスと共に可変容量ダイオードを集積化した半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年、携帯電話等の移動体通信機器の小型化が進む中で、周波数シンセサイザ（ＰＬＬ）と電圧制御発振器（ＶＣＯ）などの外付け部品を含めた回路の１チップ化が急速に進んでいる。ＶＣＯをＰＬＬ半導体チップに内蔵化するためには、ＶＣＯ回路を構成する可変容量ダイオードを、低い直列抵抗、与えられた電圧変化に対する大きな容量変化等の基本特性を損なわずに、集積化する必要がある。
【０００３】
従来、半導体基板上に形成される可変容量ダイオードとしては、ＰＮ接合の空乏層容量を利用して印加電圧によって容量値の制御を行う可変容量ダイオードが多用されている。印加電圧に対し大きな容量変化を得るためには、可変容量ダイオード構造を、ＰＮ接合面から離れるに従って不純物濃度が減少する超階段接合にして、ＰＮ接合を形成する領域の表面不純物濃度、不純物濃度プロファイル等を最適化することが重要となる。
【０００４】
以下、従来例として特許文献１および特許文献２に記載の可変容量ダイオードの構造について説明する。
【０００５】
図５は、特許文献１に記載の従来の可変容量ダイオードの構造図であり、図６は、図５におけるＣ−Ｃ断面の不純物濃度分布である。図５において、１はｎ半導体基板、１５はｎ-領域、１６はｎ領域、１７はｎ’領域、１８はカソード層、８はＰＮ接合、１９はアノード層（ｐ+領域）、１２は層間絶縁膜である。図７は、特許文献２に記載の従来の可変容量ダイオードの構造図であり、図８は、図７におけるＤ−Ｄ断面の不純物濃度分布である。図７において、１はｎ半導体基板、２はｐ-領域、６はｐ領域、７はアノード層、８はＰＮ接合、１０はカソード層（ｎ+領域）、１２は層間絶縁膜、１１はアノードコンタクト層、１４はアノード電極、１３はカソード電極である。
【０００６】
以上のように構成された、可変容量ダイオードの構造図について、以下その動作を説明する。
【０００７】
まず、図５においては、ＰＮ接合８に逆バイアスを印加することにより、主としてカソード層１８中に広がる空乏層を用いて、可変容量ダイオードを構成することとなる。次に、図７においては、ＰＮ接合８に逆バイアスを印加することにより、主としてアノード層７中に広がる空乏層を用いて、可変容量ダイオードを構成することとなる。
【特許文献１】特許第１１４３９０５号公報
【特許文献２】特開平１１−６８１２４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら上記従来の構成では、ＰＮ接合を利用した可変容量ダイオードにおいて、まず、素子の微細化に伴い、図５では構造上、カソード層（ｎ領域およびｎ’領域）に比べてアノード層を大きく形成する必要があり、図７ではアノード層（ｐ領域）とカソード層の合わせズレが生じるため、精度の向上が困難であるという問題があった。次に、可変容量比の大きい、すなわち空乏層容量の逆バイアス電圧依存性の大きい可変容量ダイオードを形成する場合、図６のＰＮ接合部におけるｎ’領域の濃度勾配、または、図８のＰＮ接合部におけるｐ領域の濃度勾配がいずれも急峻であるため、製造上のばらつきによるＰＮ接合部の濃度変動が大きくなり、その結果、可変容量比のばらつきが大きくなるという問題があった。
【０００９】
本発明は上記従来の問題点を解決するもので、ＬＳＩ工程における、可変容量ダイオード形成の追加工程を最小限におさえ、なおかつ、ばらつきの少ない高精度な可変容量ダイオードを形成することができる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
この目的を達成するために、本発明の半導体装置の製造方法は、低不純物濃度を有する第１導電型の半導体基板上の可変容量ダイオード形成領域が開口するようにマスクを形成する工程と、前記マスクの開口部にイオン注入法により中不純物濃度を有する第１導電型の半導体領域を形成する工程と、前記マスクの開口部に高不純物濃度を有する第２導電型の半導体領域を形成する工程と、前記半導体基板を熱処理して前記中不純物濃度を有する第１導電型の半導体領域と前記高不純物濃度を有する第２導電型の半導体領域を活性化させることを特徴とする。
【００１１】
この構成によって、まず、可変容量ダイオードのアノード層とカソード層を同じマスクを用いてイオン注入法により形成することにより、アノード層とカソード層を自己整合的に形成することが可能となる。その結果、アノード層とカソード層の合わせズレがなくなり、素子の微細化に伴う精度の低下を防止できる。また、マスク工程が１回になるため、ＬＳＩ工程における、可変容量ダイオード形成の追加工程を最小限におさえることが可能である。さらに、ＣＭＯＳトランジスタ搭載のＬＳＩ工程の場合、ソースおよびドレイン領域と同時に形成することにより、マスク工程を追加する必要がなくなり、アノード層またはカソード層のイオン注入工程の１工程追加のみで可変容量ダイオードを形成することが可能である。次に、最終的な中不純物濃度を有する第１導電型の半導体領域のピーク濃度位置が、高不純物濃度を有する第２導電型の半導体領域とのＰＮ接合位置にすることにより、ＰＮ接合部における中不純物濃度を有する第１導電型の半導体領域の濃度勾配が緩やかになるため、製造上のばらつきによるＰＮ接合部の濃度変動が小さくなり、その結果、可変容量比のばらつきをおさえることが可能である。
【発明の効果】
【００１２】
本発明の半導体装置の製造方法は、低不純物濃度を有する第１導電型の半導体基板上の可変容量ダイオード形成領域が開口するようにマスクを形成する工程と、前記マスクの開口部にイオン注入法により中不純物濃度を有する第１導電型の半導体領域を形成する工程と、前記マスクの開口部に高不純物濃度を有する第２導電型の半導体領域を形成する工程と、前記半導体基板を熱処理して前記中不純物濃度を有する第１導電型の半導体領域と前記高不純物濃度を有する第２導電型の半導体領域を活性化させる方法を備えている。さらに、前記中不純物濃度を有する第１導電型の半導体領域と高不純物濃度を有する第２導電型の半導体領域を形成する工程を、ＣＭＯＳトランジスタにおけるソースおよびドレイン領域と同一でかつ、同時に形成する方法を備えている。次に、前記熱処理後の中不純物濃度を有する第１導電型の半導体領域のピーク濃度位置が、高不純物濃度を有する第２導電型の半導体領域とのＰＮ接合位置になることを備えている。この構成によって、まず、可変容量ダイオードのアノード層とカソード層を同じマスクを用いてイオン注入法により形成することにより、アノード層とカソード層を自己整合的に形成することが可能となる。その結果、アノード層とカソード層の合わせズレがなくなり、素子の微細化に伴う精度の低下を防止できる。また、マスク工程が１回になるため、ＬＳＩ工程における、可変容量ダイオード形成の追加工程を最小限におさえることが可能である。さらに、ＣＭＯＳトランジスタ搭載のＬＳＩ工程の場合、ソースおよびドレイン領域と同時に形成することにより、マスク工程を追加する必要がなくなり、アノード層またはカソード層のイオン注入工程の１工程追加のみで可変容量ダイオードを形成することが可能である。次に、最終的な中不純物濃度を有する第１導電型の半導体領域のピーク濃度位置が、高不純物濃度を有する第２導電型の半導体領域とのＰＮ接合位置にすることにより、ＰＮ接合部における中不純物濃度を有する第１導電型の半導体領域の濃度勾配が緩やかになるため、製造上のばらつきによるＰＮ接合部の濃度変動が小さくなり、その結果、可変容量比のばらつきをおさえることが可能となる、優れた半導体装置の製造方法を実現するものである。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の第１の実施形態について、図面を参照しながら説明する。
【００１４】
図１は本発明の実施形態における可変容量ダイオードの製造方法を示す、主要工程の断面図であり、図２は、図１におけるＡ−Ａ断面の不純物濃度分布である。図１において、３はｐ-半導体基板、４はマスク材料、５はＢ+イオン注入層、６はｐ領域、７はアノード層、８はＰＮ接合、９はＡｓ+イオン注入層、１０はカソード層（ｎ+領域）、１１はアノードコンタクト層、１２は層間絶縁膜、１３はカソード電極、１４はアノード電極である。
【００１５】
以上のように構成された、第１の実施形態の可変容量ダイオードおよびその製造方法について、以下その動作を説明する。
【００１６】
まず、ｐ-半導体基板３上に可変容量ダイオード形成領域上が開口するようにマスク材料４を形成する（図１（ａ）を参照）。
【００１７】
次に、ｐ領域６の濃度のピークが、最終的にｎ+領域１０とのＰＮ接合８部になるように、Ｂ+イオン注入層５をイオン注入法により形成する（図１（ｂ）を参照）。
【００１８】
次に、ｎ+領域１０の濃度のピークが、ｐ-半導体基板３表面付近になるように、Ａｓ+イオン注入層９をイオン注入法により形成する（図１（ｃ）を参照）。
【００１９】
次に、マスク材料４を除去して、ｐ-半導体基板３内にＢ+イオン注入層５及びＡｓ+イオン注入層９を得る（図１（ｄ）を参照）。
【００２０】
次に、熱処理により、Ｂ+イオン注入層５及びＡｓ+イオン注入層９を活性化させ、それぞれアノード層７及びカソード層１０を形成する（図１（ｅ）を参照）。
【００２１】
最後に、アノードコンタクト層１１、層間絶縁膜１２、カソード電極１３、アノード電極１４を順次形成して、可変容量ダイオード素子を搭載したｐ-半導体基板３を得る（図１（ｆ）を参照）。
【００２２】
以上のように第１の実施形態によれば、まず、可変容量ダイオードのアノード層とカソード層とを同じマスクを用いてイオン注入法により形成することにより、アノード層とカソード層を自己整合的に形成することが可能となる。さらに、ＣＭＯＳトランジスタ搭載のＬＳＩ工程の場合、可変容量ダイオードのカソード層とＮｃｈＭＯＳトランジスタのソースおよびドレイン領域、可変容量ダイオードのアノードコンタクト層とＰｃｈＭＯＳトランジスタのソースおよびドレイン領域とをそれぞれ同時に形成することにより、マスク工程を追加する必要がなくなり、アノード層のｐ領域のイオン注入工程の１工程追加のみで可変容量ダイオードを形成することが可能となる。次に、ｐ領域の濃度のピークが、最終的にｎ+領域とのＰＮ接合部になるように、Ｂ+イオン注入層をイオン注入法により形成することにより、ＰＮ接合部におけるｐ領域の濃度勾配が緩やかになるため、製造上のばらつきによるＰＮ接合部の濃度変動が小さくなり、その結果、可変容量比のばらつきをおさえることが可能である。
【００２３】
次に、本発明の第２の実施形態について、図面を参照しながら説明する。
【００２４】
図３は本発明の第２の実施形態における可変容量ダイオードの製造方法を示す、主要工程の断面図であり、図４は、図３におけるＢ−Ｂ断面の不純物濃度分布である。図３において、１はｎ半導体基板、２はｐ-領域、４はマスク材料、５はＢ+イオン注入層、６はｐ領域、７はアノード層、８はＰＮ接合、９はＡｓ+イオン注入層、１０はカソード層（ｎ+領域）、１１はアノードコンタクト層、１２は層間絶縁膜、１３はカソード電極、１４はアノード電極である。
【００２５】
以上のように構成された、第２の実施形態の可変容量ダイオードおよびその製造方法について、以下その動作を説明する。
【００２６】
まず、ｎ半導体基板１上にｐ-領域２を形成した後、可変容量ダイオード形成領域上が開口するようにマスク材料４を形成する（図３（ａ）を参照）。
【００２７】
次に、ｐ領域６の濃度のピークが、最終的にｎ+領域１０とのＰＮ接合８部になるように、Ｂ+イオン注入層５をイオン注入法により形成する（図３（ｂ）を参照）。
【００２８】
次に、ｎ+領域１０の濃度のピークが、ｐ-半導体基板３表面付近になるように、Ａｓ+イオン注入層９をイオン注入法により形成する（図３（ｃ）を参照）。
【００２９】
次に、マスク材料４を除去して、ｐ-半導体基板３内にＢ+イオン注入層５及びＡｓ+イオン注入層９を得る（図３（ｄ）を参照）。
【００３０】
次に、熱処理により、Ｂ+イオン注入層５及びＡｓ+イオン注入層９を活性化させ、それぞれアノード層７及びカソード層１０を形成する（図３（ｅ）を参照）。
【００３１】
最後に、アノードコンタクト層１１、層間絶縁膜１２、カソード電極１３、アノード電極１４を順次形成して、可変容量ダイオード素子を搭載したｎ半導体基板１を得る（図３（ｆ）を参照）。
【００３２】
以上のように第２の実施形態によれば、第１の実施形態に加えて以下に示す効果がある。すなわち、まずｎ半導体基板上にｐ-領域を形成した後、ｐ-領域中に可変容量ダイオードを形成することにより、可変容量ダイオードのアノードおよびカソードが基板から電気的にフローティングな状態となる。つまり、可変容量ダイオードの使用方法として、第１の実施形態では、可変容量ダイオードの構造上、アノード電位が基板電位と常に同電位にして使用する必要があるのに対して、第２の実施形態では、可変容量ダイオードのアノードおよびカソードが基板から電気的にフローティングな状態となっているため、アノードおよびカソード電位を任意の電位にして使用することが可能となる。さらに、ＣＭＯＳトランジスタ搭載のＬＳＩ工程の場合、可変容量ダイオードのアノード層のｐ-領域とＮｃｈＭＯＳトランジスタのｐウエル領域とを同時に形成することにより、追加工程なしで可変容量ダイオードを形成することが可能となる。
【００３３】
なお、カソード層（ｎ+領域）１０の形成方法として、Ａｓ+イオンのイオン注入法を用いたが、蒸着拡散法等を用いてもよく、形成方法を限定するものではない。次に、Ｂ+イオン注入層５およびＡｓ+イオン注入層９は、形成の順序を逆、すなわち、Ａｓ+イオン注入層９を先に形成した後にＢ+イオン注入層５を形成しても、同等な効果が得られた。また、Ｂ+イオン注入層５およびＡｓ+イオン注入層９は、それぞれの導電型を満たしていれば、注入のイオン種を限定するものではない。
【００３４】
また、第１導電型としてＰ型、第２導電型としてＮ型を用いて説明したが、これは逆に、第１導電型としてＮ型、第２導電型としてＰ型を用いてもよく、その場合も同等な効果が得られた。さらに、イオン注入する際の表面保護膜の有無、マスク材料の膜種及び膜厚、層間絶縁膜の膜種及び膜厚と詳細条件、を限定するものではない。
【産業上の利用可能性】
【００３５】
本発明の半導体装置の製造方法は、低不純物濃度を有する第１導電型の半導体基板上の可変容量ダイオード形成領域が開口するようにマスクを形成する工程と、前記マスクの開口部にイオン注入法により中不純物濃度を有する第１導電型の半導体領域を形成する工程と、前記マスクの開口部に高不純物濃度を有する第２導電型の半導体領域を形成する工程と、前記半導体基板を熱処理して前記中不純物濃度を有する第１導電型の半導体領域と前記高不純物濃度を有する第２導電型の半導体領域を活性化させる方法を備えている。さらに、前記中不純物濃度を有する第１導電型の半導体領域と高不純物濃度を有する第２導電型の半導体領域を形成する工程を、ＣＭＯＳトランジスタにおけるソースおよびドレイン領域と同一でかつ、同時に形成する方法を備えている。次に、前記熱処理後の中不純物濃度を有する第１導電型の半導体領域のピーク濃度位置が、高不純物濃度を有する第２導電型の半導体領域とのＰＮ接合位置になることを備えている。この構成によって、まず、可変容量ダイオードのアノード層とカソード層を同じマスクを用いてイオン注入法により形成することにより、アノード層とカソード層を自己整合的に形成することが可能となる。その結果、アノード層とカソード層の合わせズレがなくなり、素子の微細化に伴う精度の低下を防止できる。また、マスク工程が１回になるため、ＬＳＩ工程における、可変容量ダイオード形成の追加工程を最小限におさえることが可能である。さらに、ＣＭＯＳトランジスタ搭載のＬＳＩ工程の場合、ソースおよびドレイン領域と同時に形成することにより、マスク工程を追加する必要がなくなり、アノード層またはカソード層のイオン注入工程の１工程追加のみで可変容量ダイオードを形成することが可能である。次に、最終的な中不純物濃度を有する第１導電型の半導体領域のピーク濃度位置が、高不純物濃度を有する第２導電型の半導体領域とのＰＮ接合位置にすることにより、ＰＮ接合部における中不純物濃度を有する第１導電型の半導体領域の濃度勾配が緩やかになるため、製造上のばらつきによるＰＮ接合部の濃度変動が小さくなり、その結果、可変容量比のばらつきをおさえることが可能となる、優れた半導体装置の製造方法を実現するものである。
【図面の簡単な説明】
【００３６】
【図１】本発明の一実施形態における半導体装置の製造方法を示す、主要工程の断面図
【図２】図１におけるＡ−Ａ断面の不純物濃度分布を示す図
【図３】本発明の第２の実施形態における可変容量ダイオードの製造方法を示す、主要工程の断面図
【図４】図３におけるＢ−Ｂ断面の不純物濃度分布を示す図
【図５】第１の従来例の可変容量ダイオードの構造図
【図６】図５におけるＣ−Ｃ断面の不純物濃度分布を示す図
【図７】第２の従来例の可変容量ダイオードの構造図
【図８】図７におけるＤ−Ｄ断面の不純物濃度分布を示す図
【符号の説明】
【００３７】
１  ｎ半導体基板
２  ｐ-領域
３  ｐ-半導体基板
４  マスク材料
５  Ｂ+イオン注入層
６  ｐ領域
７  アノード層
８  ＰＮ接合
９  Ａｓ+イオン注入層
１０  カソード層（ｎ+領域）
１１  アノードコンタクト層
１２  層間絶縁膜
１３  カソード電極
１４  アノード電極
１５  ｎ-領域
１６  ｎ領域
１７  ｎ’領域
１８  カソード層
１９  アノード層（ｐ+領域）
【図１】
2005175351.tif 000003
【図２】
2005175351.tif 000004
【図３】
2005175351.tif 000005
【図４】
2005175351.tif 000006
【図５】
2005175351.tif 000007
【図６】
2005175351.tif 000008
【図７】
2005175351.tif 000009
【図８】
2005175351.tif 000010