(57)【要約】【課題】消費電力を減少させる固体撮像装置を提供する。【解決手段】画素、垂直伝送部及び出力部を備える固体撮像素子である。複数の画素は、入力される光の量に比例する信号電荷を保存する。複数の垂直伝送部は、画素に保存された信号電荷を受信して伝送する。複数の出力部は、複数の垂直伝送部にそれぞれ対応し、対応する垂直伝送部から出力される信号電荷を信号電圧に変換して出力する。複数の出力部は、それぞれ浮遊拡散層及び増幅部を備える。浮遊拡散層は、垂直伝送部から伝送される信号電荷を信号電圧に転換する。増幅部は、浮遊拡散層から出力される信号電圧を増幅させて外部に出力する。本発明による固体撮像装置は、水平伝送部をなくし、垂直伝送部と出力部とを直接連結し、出力部の動作電圧を低下させることによって消費電力を減少させる。【選択図】図４
2005218116.tif 000002
【特許請求の範囲】
【請求項１】
入力される光の量に比例する信号電荷を保存する複数の画素と、
前記画素に保存された信号電荷を受信して伝送する複数の垂直伝送部と、
前記複数の垂直伝送部のそれぞれに対応し、対応する前記垂直伝送部から出力される前記信号電荷を信号電圧に変換して出力する複数の出力部と、を備えることを特徴とする固体撮像装置。
【請求項２】
前記複数の出力部は、それぞれ、
前記垂直伝送部から伝送される前記信号電荷を前記信号電圧に転換する浮遊拡散層と、
前記浮遊拡散層から出力される前記信号電圧を増幅して外部に出力する増幅部と、を備えることを特徴とする請求項１に記載の固体撮像装置。
【請求項３】
前記増幅部は、
前記浮遊拡散層から出力される前記信号電圧をゲートで受信して第１端が第１電圧に連結され、前記信号電圧を増幅して第２端に出力する増幅トランジスタと、
前記第１電圧に第１端が連結され、ゲートにリセット制御信号が印加され、第２端が前記浮遊拡散層に連結されて、前記浮遊拡散層に蓄積された信号電荷を出力するリセットトランジスタと、を備えることを特徴とする請求項２に記載の固体撮像装置。
【請求項４】
前記第１電圧の電圧レベルは、
３.３Ｖ以下であることを特徴とする請求項３に記載の固体撮像装置。
【請求項５】
前記第１電圧の電圧レベルは、
２.８Ｖまたは３.３Ｖであることを特徴とする請求項３に記載の固体撮像装置。
【請求項６】
前記増幅トランジスタ及び前記リセットトランジスタは、
ＮＭＯＳトランジスタであることを特徴とする請求項３に記載の固体撮像装置。
【請求項７】
前記増幅トランジスタは、
ＮＭＯＳトランジスタであり、
前記リセットトランジスタは、
ＰＭＯＳトランジスタであることを特徴とする請求項３に記載の固体撮像装置。
【請求項８】
前記複数の出力部のそれぞれに対応し、対応する前記出力部から出力される前記信号電圧を受信して、対応するイメージ信号を発生させる複数の相関二重サンプリング部と、
対応する前記相関二重サンプリング部から出力される前記イメージ信号をデジタル化する複数のコンバータと、
前記複数のコンバータの出力を受信して外部に伝送する水平シフトレジスタと、をさらに備えることを特徴とする請求項１に記載の固体撮像装置。
【請求項９】
入力される光を信号電荷に転換して信号電荷を出力する撮像部と、
前記信号電荷を受信して蓄積し、対応する信号電圧を発生させる第１ないし第ｎ浮遊拡散層と、
前記信号電圧を増幅して出力し、リセット制御信号に応答して前記第１ないし第ｎ浮遊拡散層に蓄積された信号電荷を除去する第１ないし第ｎ出力増幅回路と、を備え、
前記第１ないし第ｎ浮遊拡散層は、
前記撮像部の対応する垂直伝送部に直接連結されることを特徴とする固体撮像装置。
【請求項１０】
前記撮像部は、
入力される光の量に比例する信号電荷を保存する複数の画素と、
前記画素に保存された信号電荷を受信して出力する第１ないし第ｎ垂直伝送部と、を備えることを特徴とする請求項９に記載の固体撮像装置。
【請求項１１】
前記第１ないし第ｎ出力増幅回路それぞれは、
前記浮遊拡散層から出力される対応する前記信号電圧をゲートに受信し、第１端が電荷排出電圧に連結され、前記信号電圧を増幅して第２端に出力する増幅トランジスタと、
前記電荷排出電圧に第１端が連結され、ゲートにリセット制御信号が印加され、第２端が対応する前記浮遊拡散層に連結されて、前記浮遊拡散層に蓄積された信号電荷を排出するリセットトランジスタと、を備えることを特徴とする請求項９に記載の固体撮像装置。
【請求項１２】
前記増幅トランジスタ及び前記リセットトランジスタは、
ＮＭＯＳトランジスタであることを特徴とする請求項１１に記載の固体撮像装置。
【請求項１３】
前記増幅トランジスタは、
ＮＭＯＳトランジスタであり、
前記リセットトランジスタは、
ＰＭＯＳトランジスタであることを特徴とする請求項１１に記載の固体撮像装置。
【請求項１４】
前記電荷排出電圧の電圧レベルは、
３.３Ｖ以下であることを特徴とする請求項９に記載の固体撮像装置。
【請求項１５】
前記電荷排出電圧の電圧レベルは、
２.８Ｖまたは３.３Ｖであることを特徴とする請求項９に記載の固体撮像装置。
【請求項１６】
前記第１ないし第ｎ出力増幅回路にそれぞれ対応し、対応する前記出力増幅回路から出力される前記信号電圧を受信して、対応するイメージ信号を発生させる第１ないし第ｎ相関二重サンプリング部と、
対応する前記相関二重サンプリング部から出力される前記イメージ信号をデジタル化する第１ないし第ｎコンバータと、
前記第１ないし第ｎコンバータの出力を受信して、外部に伝送する水平シフトレジスタと、をさらに備えることを特徴とする請求項９に記載の固体撮像装置。
【請求項１７】
第１ポリゲートと第２ポリゲートとが交代に配置され、入力される光の量に比例する信号電荷を伝送する複数の垂直伝送部と、
前記複数の垂直伝送部から出力される前記信号電荷を信号電圧に変換して出力する複数の出力部と、を備えることを特徴とする固体撮像装置。
【請求項１８】
前記複数の出力部は、それぞれ、
前記垂直伝送部から伝送される前記信号電荷を前記信号電圧に転換する浮遊拡散層と、
前記浮遊拡散層から出力される前記信号電圧を増幅して外部に出力する増幅部と、を備えることを特徴とする請求項１７に記載の固体撮像装置。
【請求項１９】
前記増幅部は、
Ｐウェル上に形成され、前記浮遊拡散層とゲートとが連結され、第１端が第１電圧に連結され、前記信号電圧を増幅して第２端に出力する増幅トランジスタと、
前記Ｐウェル上に形成され、前記第１電圧に第１端が連結され、ゲートにリセット制御信号が印加され、第２端が前記浮遊拡散層に連結されて、前記浮遊拡散層に蓄積された信号電荷を出力するリセットトランジスタと、を備えることを特徴とする請求項１８に記載の固体撮像装置。
【請求項２０】
前記増幅部は、
前記Ｐウェル上に形成され、前記増幅トランジスタから出力される前記信号電圧を外部に出力または遮断するスイッチトランジスタをさらに備えることを特徴とする請求項１９に記載の固体撮像装置。
【請求項２１】
前記第１電圧の電圧レベルは、
３.３Ｖ以下であることを特徴とする請求項１９に記載の固体撮像装置。
【請求項２２】
前記第１電圧の電圧レベルは、
２.８Ｖまたは３.３Ｖであることを特徴とする請求項１９に記載の固体撮像装置。
【請求項２３】
前記リセットトランジスタは、
前記Ｐウェル上にＮウェルが形成され、
前記Ｎウェル上に前記リセットトランジスタのゲートと第１及び第２端が形成されることを特徴とする請求項１９に記載の固体撮像装置。
【請求項２４】
前記複数の出力部に対応し、対応する前記出力部から出力される前記信号電圧を受信して、対応するイメージ信号を発生させる複数の相関二重サンプリング部と、
対応する前記相関二重サンプリング部から出力される前記イメージ信号をデジタル化する複数のコンバータと、
前記複数のコンバータの出力を受信して外部に伝送する水平シフトレジスタと、をさらに備えることを特徴とする請求項１７に記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は固体撮像装置に係り、特に、消費電力を減少させることのできるＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型固体撮像装置に関する。
【背景技術】
【０００２】
固体撮像装置は、ビデオカメラ、監視カメラ、ＴＶ電話用カメラのようなカメラシステムに利用される。最近では、固体撮像装置の小型化、軽量化、低電圧化が要請されている。
図１は、一般的なＣＣＤ型固体撮像装置の構造を説明する図面である。
【０００３】
図１を参照すると、ＣＣＤ型固体撮像装置１００は、画素ＰＤ、複数の垂直伝送部ＶＣＣＤ１〜ＶＣＣＤｎ、水平伝送部ＨＣＣＤ及び出力部ＳＦを備える。
複数の画素ＰＤは、入力される光の量に比例する信号電荷ＳＣを発生させる。画素ＰＤは、光ダイオードを備える。画素ＰＤに蓄積された信号電荷ＳＣが対応する垂直伝送部ＶＣＣＤ１〜ＶＣＣＤｎに伝送される。垂直伝送部ＶＣＣＤ１〜ＶＣＣＤｎは、シフト動作を行って信号電荷ＳＣを水平伝送部ＨＣＣＤに伝送する。水平伝送部ＨＣＣＤは、シフト動作を行って信号電荷ＳＣを出力部ＳＦに伝送する。
信号電荷ＳＣを受信した出力部ＳＦは、信号電荷ＳＣを信号電圧ＳＶに転換し、増幅して出力する。出力部ＳＦから出力された信号電圧ＳＶは、信号処理されて映像として表示される。このような一般的なＣＣＤ型固体撮像装置については、特許文献１に開示されている。
【０００４】
図２は、図１の画素に蓄積された信号電荷が垂直伝送部に伝送される原理を説明する図である。
図２の（ａ）ないし（ｃ）は、画素ＰＤと垂直伝送部ＶＣＣＤの電圧レベルによるポテンシャルを表現する。
垂直伝送部ＶＣＣＤの中間に（ｉ）と表示された部分は、垂直伝送部ＶＣＣＤの埋め込みチャンネルであって、垂直伝送部ＶＣＣＤに伝送された信号電荷ＳＣを水平伝送部ＨＣＣＤに伝送するために垂直伝送部ＶＣＣＤ上で移動する部分である。
【０００５】
図２（ａ）は、画素ＰＤに信号電荷ＳＣが蓄積される原理を説明する。画素ＰＤに信号電荷ＳＣが蓄積される時間の間に画素ＰＤに隣接するポリゲート電極（図示せず）は、負の電圧レベルを有するようになっており、信号電荷ＳＣが垂直伝送部ＶＣＣＤに抜け出せないようにする。
【０００６】
図２（ａ）の画素ＰＤと垂直伝送部ＶＣＣＤの埋め込みチャンネル（ｉ）との間に負の電圧レベルを有するポリゲート電極（図示せず）を配置した状態を表わす。このような状態で画素ＰＤに信号電荷ＳＣが蓄積される。図２（ｂ）は、画素ＰＤに蓄積された信号電荷ＳＣが垂直伝送部ＶＣＣＤに伝送される原理を説明する。
【０００７】
信号電荷ＳＣの蓄積が終われば、画素ＰＤに隣接するポリゲート電極（図示せず）に約１５Ｖの正の電圧が印加される。それにより、信号電荷ＳＣが垂直伝送部ＶＣＣＤに抜け出せないように障壁の役割を行ったポリゲート電極（図示せず）の状態が図２（ｂ）に示すように低くなる。
画素ＰＤに蓄積された信号電荷ＳＣは、垂直伝送部ＶＣＣＤの埋め込みチャンネル（ｉ）に伝送される。
【０００８】
図２（ｃ）は、垂直伝送部ＶＣＣＤに伝送された信号電荷ＳＣが水平伝送部ＨＣＣＤに向かって移動する前の状態を説明する。
画素ＰＤから垂直伝送部ＶＣＣＤの埋め込みチャンネル（ｉ）に信号電荷ＳＣの伝送が終わると、ポリゲート電極（図示せず）に再び負の電圧が印加されて、ポリゲート電極（図示せず）は、画素ＰＤと垂直伝送部ＶＣＣＤとの間の障壁の役割を行う。
そして、信号電荷ＳＣは、垂直伝送部ＶＣＣＤの埋め込みチャンネル（ｉ）から水平伝送部ＨＣＣＤに向かって伝送されうる状態になる。
垂直伝送部ＶＣＣＤから水平伝送部ＨＣＣＤに信号電荷ＳＣが伝送される原理は、図３によって説明される。
【０００９】
図３は、垂直伝送部から水平伝送部に信号電荷が伝送される原理を説明する図である。
図３は、公知の４相駆動垂直伝送部ＶＣＣＤの動作を示す図である。図３に４個の相ＰＨ１，ＰＨ２，ＰＨ３，ＰＨ４が存在するので、４相駆動と称する。垂直伝送部ＶＣＣＤは、二つのポリゲート、すなわち、第１ポリゲートＰＯＬＹ１と第２ポリゲートＰＯＬＹ２とが交代に配置される構造を有する。第１及び第２ポリゲートＰＯＬＹ１，ＰＯＬＹ２のポテンシャルを制御して信号電荷ＳＣを水平伝送部ＨＣＣＤに向かって移動させる。
【００１０】
図３（ａ）は、画素ＰＤから信号電荷ＳＣが垂直伝送部ＶＣＣＤに伝送された直後の状態を示す。信号電荷ＳＣが蓄積された第２ポリゲートＰＯＬＹ２後の第１ポリゲートＰＯＬＹ１に正の電圧を印加すれば、正の電圧が印加された第１ポリゲートＰＯＬＹ１のポテンシャルが低くなって、図３（ｂ）のように信号電荷ＳＣが移動する。
【００１１】
図３（ｂ）で、正の電圧が印加された第１ポリゲートＰＯＬＹ１後の第２ポリゲートＰＯＬＹ２に正の電圧を印加すれば、正の電圧が印加された第２ポリゲートＰＯＬＹ２のポテンシャルが低くなって、図３（ｃ）のように信号電荷ＳＣが移動する。この時、はじめに信号電荷ＳＣが保存された第２ポリゲートＰＯＬＹ２には、負の電圧が印加されて第２ポリゲートＰＯＬＹ２のポテンシャルが高まる。
【００１２】
図３（ｃ）で、正の電圧が印加された第２ポリゲートＰＯＬＹ２後の第１ポリゲートＰＯＬＹ１に正の電圧を印加すれば、正の電圧が印加された第１ポリゲートＰＯＬＹ１のポテンシャルが低くなって、図３（ｄ）のように信号電荷ＳＣが移動する。このように、第１ポリゲートＰＯＬＹ１及び第２ポリゲートＰＯＬＹ２のポテンシャルが順次変動して電荷が垂直方向に移動して水平伝送部ＨＣＣＤに伝送される。
【００１３】
しかし、前述したように、画素ＰＤに蓄積された信号電荷ＳＣが垂直伝送部ＶＣＣＤ、水平伝送部ＨＣＣＤ及び出力部ＳＦを経て外部に出力されるまでに消費される電力は、Ｐｏｗｅｒ＝ｆ＊Ｃ＊Ｖ２（ｆ：動作周波数、Ｃ：キャパシタンス、Ｖ：動作電圧）で表現することができる。
垂直伝送部ＶＣＣＤの動作電圧は高いが（約１５Ｖ〜−７Ｖ）、動作周波数がＳＸＧＡ（Ｓｕｐｅｒ ＸＧＡ）級の場合、約１０００サイクル程度であるため、消費電力はさほど大きくない。
【００１４】
これに比べて、水平伝送部ＨＣＣＤは、低い動作電圧を使用するが、キャパシタのキャパシタンスが大きく、１フレームの信号電荷ＳＣを送る時に動作周波数が非常に高く、消費電力も大きい。
出力部ＳＦの動作電圧は、約１２Ｖ〜１５Ｖほどであり、約１３０万サイクルの動作周波数で動作するので、やはり消費電力が大きい。
【００１５】
すなわち、図１の固体撮像装置１００は、ほとんどの電力を水平伝送部ＨＣＣＤと出力部ＳＦとで消費する。したがって、固体撮像装置の小型化、軽量化、低電圧化の趨勢に照らして消費電力を低くすることが必要となる。
【特許文献１】特開２００３−６９９０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
本発明が解決しようとする技術的課題は、消費電力を減少させることのできる固体撮像装置を提供することである。
【課題を解決するための手段】
【００１７】
前記課題を解決するための本発明の実施例による固体撮像素子は、画素、垂直伝送部及び出力部を備える。
複数の画素は、入力される光の量に比例する信号電荷を保存する。複数の垂直伝送部は、画素に保存された信号電荷を受信して伝送する。
複数の出力部は、複数の垂直伝送部のそれぞれに対応し、対応する垂直伝送部から出力される信号電荷を信号電圧に変換して出力する。
複数の出力部は、それぞれ浮遊拡散層及び増幅部を備える。
【００１８】
浮遊拡散層は、垂直伝送部から伝送される信号電荷を信号電圧に転換する。増幅部は、浮遊拡散層から出力される信号電圧を増幅して外部に出力する。
増幅部は、増幅トランジスタ及びリセットトランジスタを備える。
増幅トランジスタは、浮遊拡散層から出力される信号電圧をゲートに受信し、第１端が第１電圧に連結され、信号電圧を増幅して第２端に出力する。
リセットトランジスタは、第１電圧に第１端が連結され、ゲートにリセット制御信号が印加され、第２端が浮遊拡散層に連結されて浮遊拡散層に蓄積された信号電荷を出力する。
【００１９】
第１電圧の電圧レベルは、３.３Ｖ以下である。第１電圧の電圧レベルは、２.８Ｖまたは３.３Ｖとしてもよい。
増幅トランジスタ及びリセットトランジスタは、ＮＭＯＳトランジスタとしてもよい。増幅トランジスタは、ＮＭＯＳトランジスタであり、前記リセットトランジスタは、ＰＭＯＳトランジスタとしてもよい。
固体撮像装置は、複数の相関二重サンプリング部、複数のコンバータ及び水平シフトレジスタをさらに備えてもよい。
【００２０】
複数の相関二重サンプリング部は、複数の出力部にそれぞれ対応し、対応する出力部から出力される信号電圧を受信して、対応するイメージ信号を発生させる。
複数のコンバータは、対応する相関二重サンプリング部から出力されるイメージ信号をデジタル化する。水平シフトレジスタは、複数のコンバータの出力を受信して外部に伝送する。
【００２１】
前記課題を解決するための本発明の他の実施例による固体撮像装置は、撮像部、第１ないし第ｎ浮遊拡散層及び第１ないし第ｎ出力増幅回路を備える。
撮像部は、入力される光を信号電荷に転換して信号電荷を出力する。第１ないし第ｎ浮遊拡散層は、信号電荷を受信して蓄積し、対応する信号電圧を発生させる。第１ないし第ｎ出力増幅回路は、信号電圧を増幅して出力し、電荷排出電圧に応答して第１ないし第ｎ浮遊拡散層に蓄積された信号電荷を除去する。
第１ないし第ｎ浮遊拡散層は、撮像部の対応する垂直伝送部に直接連結される。
撮像部は、複数の画素及び第１ないし第ｎ垂直伝送部を備える。
複数の画素は、入力される光の量に比例する信号電荷を保存する。第１ないし第ｎ垂直伝送部は、画素に保存された信号電荷を受信して出力する。
【発明の効果】
【００２２】
本発明による固体撮像装置は、水平伝送部を除去し、垂直伝送部と出力部とを直接連結し、出力部の動作電圧を低下させることによって消費電力を減少させることができる。
【発明を実施するための最良の形態】
【００２３】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施例を例示する添付図面及び図面に記載された内容を参照しなければならない。
以下、添付した図面を参照して本発明の望ましい実施例を説明することによって、本発明を詳細に説明する。各図面に付された同一参照符号は同一部材を表わす。
【００２４】
図４は、本発明の実施例による固体撮像装置の構造を説明する図である。
図４を参照すると、本発明の実施例による固体撮像素子４００は、画素ＰＤ、垂直伝送部ＶＣＣＤ１〜ＶＣＣＤｎ及び出力部ＳＦ１〜ＳＦｎを備える。
複数の画素ＰＤは、入力される光の量に比例する信号電荷を保存する。複数の垂直伝送部ＶＣＣＤ１〜ＶＣＣＤｎは、画素ＰＤに保存された信号電荷ＳＣ１〜ＳＣｎを受信して伝送する。複数の出力部ＳＦ１〜ＳＦｎは、複数の垂直伝送部ＶＣＣＤ１〜ＶＣＣＤｎにそれぞれ対応し、対応する垂直伝送部ＶＣＣＤ１〜ＶＣＣＤｎから出力される信号電荷ＳＣ１〜ＳＣｎを信号電圧ＳＶ１〜ＳＶｎに変換して出力する。
【００２５】
図５は、図４の垂直伝送部及び出力部の構造を説明する図である。
【００２６】
図６は、図４の垂直伝送部から出力部に信号電荷が伝送される原理を説明する図である。
【００２７】
以下、図４ないし図６を参照して、本発明の実施例による固体撮像素子４００の動作を説明する。
【００２８】
図５を参照すると、第１垂直伝送部ＶＣＣＤ１と第１出力部ＳＦ１の構造が示される。全ての垂直伝送部ＶＣＣＤ１〜ＶＣＣＤｎと出力部ＳＦ１〜ＳＦｎの構造及び動作は同一であるので、図５に示す第１垂直伝送部ＶＣＣＤ１と第１出力部ＳＦ１とを例として動作及び構造を説明する。
第１垂直伝送部ＶＣＣＤ１では、第１ポリゲートＰＯＬＹ１と第２ポリゲートＰＯＬＹ２とを交代に配置する。図５に示すダイオードは、画素ＰＤである。図１に示す従来の固体撮像装置１００では、垂直伝送部と出力部との間に水平伝送部が存在したが、本発明の実施例による固体撮像装置４００では、水平伝送部を備えず、垂直伝送部が出力部に直接連結する。
【００２９】
図５を参照すると、第１垂直伝送部ＶＣＣＤ１は、画素ＰＤから第１信号電荷ＳＣ１を受信して第１出力部ＳＦ１に伝送する。第１出力部ＳＦ１は、第１垂直伝送部ＶＣＣＤ１に対応し、対応する第１垂直伝送部ＶＣＣＤ１から出力される第１信号電荷ＳＣ１を第１信号電圧ＳＶ１に変換して出力する。
第１出力部ＳＦ１は、浮遊拡散層ＦＤ及び増幅部５１０を備える。浮遊拡散層ＦＤが第１垂直伝送部ＶＣＣＤ１に連結される。
【００３０】
浮遊拡散層ＦＤは、第１垂直伝送部ＶＣＣＤ１から伝送される第１信号電荷ＳＣ１を第１信号電圧ＳＶ１に転換する。第１信号電圧ＳＶ１の電圧レベルは、浮遊拡散層ＦＤに印加される第１信号電荷ＳＣ１の量に比例する。増幅部５１０は、浮遊拡散層ＦＤから出力される第１信号電圧ＳＶ１を増幅して外部に出力する。
【００３１】
増幅部５１０は、増幅トランジスタＳＦＴＲ及びリセット部５２０を備える。リセット部５２０は、リセットトランジスタＲＥＳＴＲを備える。増幅トランジスタＳＦＴＲは、浮遊拡散層ＦＤから出力される第１信号電圧ＳＶ１をゲートで受信し、第１端が第１電圧ＶＲＤに連結され、第１信号電圧ＳＶ１を増幅して第２端に出力する。増幅トランジスタＳＦＴＲは、ＮＭＯＳトランジスタである。
【００３２】
リセットトランジスタＲＥＳＴＲは、第１電圧ＶＲＤに第１端が連結され、ゲートにリセット制御信号ＲＳＴが印加され、第２端が浮遊拡散層ＦＤに連結され、浮遊拡散層ＦＤに蓄積された第１信号電荷ＳＣ１を出力する。
リセット制御信号ＲＳＴは、第１出力部ＳＦ１から第１信号電圧ＳＶ１が出力される度にリセットトランジスタＲＥＳＴＲをターンオンさせる信号である。
リセットトランジスタＲＥＳＴＲは、ＮＭＯＳトランジスタである。したがって、第１電圧ＶＲＤにドレインが連結され、浮遊拡散層ＦＤにソースが連結される。
リセット制御信号ＲＳＴに応答してリセットトランジスタＲＥＳＴＲがターンオンされれば、第１電圧ＶＲＤに連結されたドレインを介して浮遊拡散層ＦＤが第１信号電荷ＳＣ１を第１信号電圧ＳＶ１に変換させる場合に使われる不要電荷が排出される。
【００３３】
図６の（ａ）及び（ｂ）は、第１垂直伝送部ＶＣＣＤ１に保存された第１信号電荷ＳＣ１が第１出力部ＳＦ１の浮遊拡散層ＦＤに伝送される過程を示す図である。
第１垂直伝送部ＶＣＣＤ１を介して伝送される第１信号電荷ＳＣ１は、０Ｖと−７Ｖの電圧レベルによって移動するため、浮遊拡散層ＦＤに静電圧を印加すれば、第１垂直伝送部ＶＣＣＤ１を介して伝送される全ての第１信号電荷ＳＣ１が浮遊拡散層ＦＤに移動する。そして、リセット制御信号ＲＳＴによってリセットトランジスタＲＥＳＴＲのゲートＲＥＳＴＲ＿Ｇがターンオンされれば、第１電圧ＶＲＤに連結されたリセットトランジスタＲＥＳＴＲのドレインＲＥＳＴＲ＿Ｄを介して不要電荷が排出される（図６（ｃ）参照）。
【００３４】
この時、本発明の実施例による固体撮像素子４００で、第１電圧ＶＲＤの電圧レベルは、３.３Ｖ以下である。従来、リセットトラン図６（ｄ）は、リセットトランジスタＲＥＳＴＲを介して第１信号電圧ＳＶ１及び不要電荷が出力され、再び第１垂直伝送部ＶＣＣＤ１に保存された信号電荷が第１出力部ＳＦ１に印加される直前の状態を説明する。
【００３５】
図７は、図５の垂直伝送部と出力部の断面のレイアウトを示す図である。
図７を参照すると、第１垂直伝送部ＶＣＣＤ１には、第１ポリゲートＰＯＬＹ１と第２ポリゲートＰＯＬＹ２とが交代に配置されており、埋め込みチャンネル（ｉ）が形成される。埋め込みチャンネル（ｉ）を介して移動する第１信号電荷ＳＣ１が浮遊拡散層ＦＤに直接入力される。
【００３６】
Ｐウェルに第１出力部ＳＦ１のリセットトランジスタＲＥＳＴＲのゲートＲＥＳＴＲ＿Ｇと第１電圧ＶＲＤが印加されるドレインＲＥＳＴＲ＿Ｄとが配置され、浮遊拡散層ＦＤにリセットトランジスタＲＥＳＴＲのソースが連結される。このような配置を有する図７のリセットトランジスタＲＥＳＴＲは、ＮＭＯＳトランジスタである。浮遊拡散層ＦＤと増幅トランジスタＳＦＴＲのゲートＳＦＴＲ＿Ｇとが連結されている。Ｐウェルには、増幅トランジスタＳＦＴＲのソースを介して出力される信号電圧ＳＶ１を外部に出力または遮断するスイッチトランジスタをさらに形成してもよい。スイッチトランジスタがターンオンすれば、信号電圧ＳＶ１が外部に出力され、ターンオフすれば、信号電圧ＳＶ１が遮断される。
【００３７】
図８は、図７のリセットトランジスタをＰＭＯＳトランジスタにより構成した場合のレイアウトを示す図である。
本発明の実施例による固体撮像装置４００は、リセットトランジスタＲＥＳＴＲをＰＭＯＳトランジスタで実現することもできる。Ｐウェルの内部にＮウェルを形成し、ＮウェルにＰＭＯＳトランジスタタイプのリセットトランジスタＲＥＳＴＲを形成することができる。
リセットトランジスタＲＥＳＴＲをＰＭＯＳトランジスタで実現する場合、フィードスルーの影響を減少させることができる。
【００３８】
図４の固体撮像装置４００は、複数の相関二重サンプリング部ＣＤＳ１〜ＣＤＳｎ、複数のコンバータＡＤＣ１〜ＡＤＣｎ及び水平シフトレジスタ４２０をさらに備えてもよい。
複数の相関二重サンプリング部ＣＤＳ１〜ＣＤＳｎは、複数の出力部ＳＦ１〜ＳＦｎにそれぞれ対応し、対応する出力部ＳＦ１〜ＳＦｎから出力される信号電圧ＳＶ１〜ＳＶｎを受信して対応するイメージ信号ＩＳ１〜ＩＳｎを発生させる。相関二重サンプリング部ＣＤＳ１〜ＣＤＳｎは、リセットトランジスタＲＥＳＴＲがリセットされた場合の信号電圧のレベルと信号電荷によって発生する信号電圧のレベルとの差を利用してイメージ信号を発生させる。
【００３９】
複数のコンバータＡＤＣ１〜ＡＤＣｎは、対応する相関二重サンプリング部ＣＤＳ１〜ＣＤＳｎから出力されるイメージ信号ＩＳ１〜ＩＳｎをデジタル化する。そして、水平シフトレジスタ４２０は、複数のコンバータＡＤＣ１〜ＡＤＣｎから出力されるデジタル信号ＤＩＳ１〜ＤＩＳｎを受信して外部に伝送する。
【００４０】
本発明の実施例による固体撮像素子４００は、相関二重サンプリング部ＣＤＳ１〜ＣＤＳｎ及びコンバータＡＤＣ１〜ＡＤＣｎも垂直伝送部ＶＣＣＤ１〜ＶＣＣＤｎの数だけ備える。
【００４１】
上述したように、本発明の実施例による固体撮像装置４００では、ＣＣＤの長所とＣＩＳ（ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ）の長所とを同時に利用できる。まず、ＣＩＳの長所を参照すると、本発明の実施例による固体撮像装置４００は、水平伝送部と高い動作電圧を有する出力部とがないため、従来の固体撮像装置１００より消費電力を減少させることができる。
【００４２】
また、水平伝送部によって発生する発熱がない。そして、相関二重サンプリング部ＣＤＳ１〜ＣＤＳｎの後端にコンバータＡＤＣ１〜ＡＤＣｎを連結できるため、イメージ信号ＩＳ１〜ＩＳｎをデジタル信号ＤＩＳ１〜ＤＩＳｎで出力できる。
【００４３】
ＣＣＤの長所を参照すると、本発明の実施例による固体撮像装置４００は、撮像領域に金属配線がなく、出力部やリセットトランジスタを撮像領域の外に配置できるので、固体撮像装置４００の製造において、縦方向に制限がなく、フリッカノイズが少ない大きいサイズのトランジスタを利用できる。
【００４４】
撮像領域内にトランジスタが存在していないため、ホールドレインの問題を除去しうる。このように、水平伝送部をなくして、それぞれの垂直伝送部にリセットトランジスタと増幅トランジスタとを連結し、増幅トランジスタの出力をＣＩＳと全く同じように相関二重サンプリング部に連結した本発明の実施例による固体撮像装置４００では消費電力を減らすことができる。
【００４５】
以上、図面及び明細書によって最適の実施例を開示した。ここで、特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者ならば、これから多様な変形及び均等な他の実施例が可能であることが分かるであろう。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決定されなければならない。
【産業上の利用可能性】
【００４６】
本発明の固体撮像装置は、例えば、ビデオカメラ、監視カメラ、ＴＶ電話用カメラのようなＣＣＤを利用する全ての映像撮影装置に利用することができる。
【図面の簡単な説明】
【００４７】
【図１】一般的なＣＣＤ型固体撮像装置の構造を説明する図である。
【図２】図１の画素に蓄積された信号電荷が垂直伝送部に伝送される原理を説明する図である。
【図３】垂直伝送部から水平伝送部に信号電荷が伝送される原理を説明する図である。
【図４】本発明の実施例による固体撮像装置の構造を説明する図である。
【図５】図４の垂直伝送部と出力部との構造を説明する図である。
【図６】図４の垂直伝送部から出力部に信号電荷が伝送される原理を説明する図である。
【図７】図５の垂直伝送部と出力部との断面のレイアウトを示す図である。
【図８】図７のリセットトランジスタをＰＭＯＳトランジスタより構成した場合のレイアウトを示す図である。
【符号の説明】
【００４８】
４００    固体撮像素子
４２０    水平シフトレジスタ
ＰＤ    画素
ＶＣＣＤ１〜ＶＣＣＤｎ    垂直伝送部
ＳＣ１〜ＳＣｎ    信号電荷
ＳＶ１〜ＳＶｎ    信号電圧
ＩＳ１〜ＩＳｎ    イメージ信号
ＳＦ１〜ＳＦｎ    出力部
ＣＤＳ１〜ＣＤＳｎ    相関二重サンプリング部
ＡＤＣ１〜ＡＤＣｎ    コンバータ
ＤＩＳ１〜ＤＩＳｎ    デジタル信号
【図１】
2005218116.tif 000003
【図２】
2005218116.tif 000004
【図３】
2005218116.tif 000005
【図４】
2005218116.tif 000006
【図５】
2005218116.tif 000007
【図６】
2005218116.tif 000008
【図７】
2005218116.tif 000009
【図８】
2005218116.tif 000010