(57)【要約】【課題】  画質の向上を図ることができる画像形成装置を提供する。【解決手段】  １ドットをｎ分割したパルス幅変調により、１ドット単位で２＾ｎ（２のｎ乗を意味する）階調の波形を発生可能で、ドット位置を選択する位相データのビット数と、パルス幅を選択するデータのビット数をｎビットの中で分配する機能を有する書込信号処理回路６を備えた。【選択図】  図１
2005204182.tif 000002
【特許請求の範囲】
【請求項１】
スキャナ部から読み取ったデータを処理する画像処理部と電子写真プロセスによる作像を行うプロッタ部との間に介在され、１ドットをｎ分割したパルス幅変調により１ドット単位で２＾ｎ（２のｎ乗）階調の波形を発生可能であり、ドット位置を選択する位相データのビット数と、パルス幅を選択するデータのビット数をｎビットの中で分配する機能を有する書込信号処理回路を備えたことを特徴とする画像形成装置。
【請求項２】
請求項１の画像形成装置において、複数光源で構成された書込信号処理回路内のＦＩＦＯメモリへの入出力回路を、パルス幅データと位相データのビット幅に応じて切り替えることを特徴とする画像形成装置。
【請求項３】
請求項１の画像形成装置において、色版（ＣＭＹＫ）に応じて位相データを切り替えることを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザにより感光体に書き込みを行うデジタル方式の画像形成装置に関する。
【背景技術】
【０００２】
１ドットをｎ分割したパルス幅変調により、１ドット単位で２＾ｎ（２のｎ乗を意味する）階調の波形を発生可能な書込信号処理回路を有する画像形成装置に関連して、例えば、特許文献１、２に記された従来技術が知られている。
【特許文献１】特許第３２９４８６２号
【特許文献２】特開平１０−２７６３２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
１ドットをｎ分割したパルス幅変調により、１ドット単位で２＾ｎ階調の波形を発生可能な書込信号処理回路において、従来は位相に対応するビット数と、パルス幅に対応するビット数が固定であった。そのため、その書込信号処理回路を有する画像形成装置においては、画質の点で改良の余地があった。
本発明は、画質の向上を図ることができる画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記目的を達成するために、請求項１記載の発明は、スキャナ部から読み取ったデータを処理する画像処理部と電子写真プロセスによる作像を行うプロッタ部との間に介在され、１ドットをｎ分割したパルス幅変調により１ドット単位で２＾ｎ階調の波形を発生可能であり、ドット位置を選択する位相データのビット数と、パルス幅を選択するデータのビット数をｎビットの中で分配する機能を有する書込信号処理回路を備えた画像形成装置を最も主要な特徴とする。
請求項２記載の発明は、請求項１の画像形成装置において、複数光源で構成された書込信号処理回路内のＦＩＦＯメモリへの入出力回路を、パルス幅データと位相データのビット幅に応じて切り替える画像形成装置を主要な特徴とする。
請求項３記載の発明は、請求項１の画像形成装置において、色版（ＣＭＹＫ）に応じて位相データを切り替える画像形成装置を主要な特徴とする。
【発明の効果】
【０００５】
本発明によれば、画像の種類や、画像処理の方法に応じて、パルス幅と位相のビット数を任意に選択できるため、画質の向上を図ることが可能となる。また、カラー機において、色版の重ね合わせによる位置ズレの影響を低減して画質の向上を図ることが可能となる。
【発明を実施するための最良の形態】
【０００６】
以下、図面を参照して、本発明の実施形態を詳細に説明する。
図１は本発明の実施形態に係る画像形成装置の機能ブロック図である。本画像形成装置は、全体を制御するコントローラ１、操作・表示部２、スキャナ部３、スキャナ部３から読み取ったデータを処理する画像処理部４、電子写真プロセスによる作像を行うプロッタ部５、画像処理部４からのデータを受けて書込信号処理を行う書込信号処理部６から構成される。本実施形態では、書込信号処理部６に特徴がある。
【実施例１】
【０００７】
実施例１を説明する。プロッタ部５に搭載されたＬＤ駆動ＩＣの入力部は、パルス幅、位相のビット数が固定となっているため、画像処理部４から送られてくるパルス及び位相のビット数が可変の場合、ＬＤ駆動ＩＣの端子へ１対１で接続できない。
そこで実施例１では、書込信号処理部６内のγテーブル（図２、図３において符号１１で示す）により、任意のビット数の入力データにかかわらず常に８ビットのデータに変換して出力するものである。
図２の例では入力の８ビットが全てパルス幅のデータであるが、図３の例では７ビットがパルス幅のデータとして、１ビットが位相のデータとして扱われる。出力側は常に８ビット幅のデータと１ビットの位相データとなっているので、図２の場合は８ビット→８ビットの変換を行うために、８ビットのアドレス「０ｘ００〜０ｘＦＦ」が有効となり、図３の場合は７ビット→８ビットの変換を行うために、７ビットのアドレス「０ｘ００〜０ｘ７Ｆ」が有効となる。
ＲＡＭの各アドレスに格納されるデータは全て８ビットで構成されるため、例えばアドレス０ｘ７Ｆに０ｘＦＥのデータが格納されていた場合、７ビットデータの０ｘ７Ｆが、８ビットデータの０ｘＦＥに変換されて出力されることになる。
【実施例２】
【０００８】
次に実施例２を説明する。図４のように書込信号処理部の遅延ＦＩＦＯ１２に入出力されるデータがパルス幅８ビットに固定されていると、位相データを使用するモードにおいて、ＦＩＦＯ１２からの出力信号がＬＤ駆動ＩＣの端子へ１対１で接続できない。
そこで、図４の構成と図５（ａ）の構成を切替可能な回路とすることで、パルス幅と位相の各ビット数の振り分けを８ビットの中で任意に切り替え可能となる。
入力データの位相ビット数が２ビットの場合は図５（ｂ）の様な構成となる。各モード（図４⇔図５（ａ）⇔図５（ｂ））の切替はコントローラ１からレジスタの各ビットをセットすることで行われる。図６は８ビット入力データをパルス幅／位相＝８／０、７／１、６／２に分配する場合のイメージ図である。
【実施例３】
【０００９】
次に実施例３を説明する。電子写真方式によるフルカラーの画像形成は、シアン、マゼンタ、イエロー、ブラックの４色の重ね合わせで実現しているが、重ね合わせる位置がばらつくことにより僅かに異なった色として再現される。
そこで、本実施例では各色でドットの位相を変えることにより重ね合わせのばらつきによる色相の変化を低減させ、安定した色の再現を可能とする。例えば位相データが２ビットの場合、図７のようにシアン、マゼンタ、イエロー、ブラックの４色を１ドット幅の範囲内で左、左中央、右中央、右に配置することにより、同じ位置で重なる場合よりばらつきの影響を受けにくくするものである。
また、各色の記録順序と位相の組み合わせは機器の構成に応じて最適なものをソフトウェアで切替可能とする。さらに位相のビット数が多い場合には、各色トナーの重なる部分と重ならない部分の割合や、トナーが融解して混合する割合を計算し、ドットの位置を微細に制御することで、さらに安定した色再現を可能とする。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係る画像形成装置の機能ブロック図である。
【図２】実施例１における書込信号処理部の一般的構成を示す図である。
【図３】実施例１における書込信号処理部の具体的構成を示す図である。
【図４】実施例２における書込信号処理部の一般的構成を示す図である。
【図５】実施例２における書込信号処理部の具体的構成を示す図である。
【図６】８ビット入力データをパルス幅／位相＝８／０、７／１、６／２に分配する場合のイメージを示す図である。
【図７】色毎のドット位置の例を示す図である。
【符号の説明】
【００１１】
１  コントローラ
２  操作・表示部
３  スキャナ部
４  画像処理部
５  プロッタ部
６  書込信号処理部（書込信号処理回路）
【図１】
2005204182.tif 000003
【図２】
2005204182.tif 000004
【図３】
2005204182.tif 000005
【図４】
2005204182.tif 000006
【図５】
2005204182.tif 000007
【図６】
2005204182.tif 000008
【図７】
2005204182.tif 000009