(57)【要約】    【課題】  ホスト接続モード及び単体動作モードで充実した性能と機能を得る。    【解決手段】情報処理装置１０は、液晶ディスプレイ２０、ＭＯドライブ４４、メモリカードスロット２８を備え、メインプロセッサ３２はホスト１２の接続を判別した際にＵＳＢブリッジ用サブプロセッサ３４を動作状態に制御してホスト１２との入出力処理を実行させ、操作部２２の処理要求を判別した際にはＵＳＢブリッジ用サブプロセッサ３４を非動作状態に制御して装置単体で動作させる。メインプロセッサ３２は、ＵＳＢブリッジ用サブプロセッサ３４がホスト１２と接続している特定の信号線Ｄ＋をプルアップすることにより、ＵＳＢブリッジ用サブプロセッサ３４を動作状態に制御する。    【選択図】      図１
2005235043.tif 000002
【特許請求の範囲】
【請求項１】
上位装置との入出力処理を実行するサブプロセッサと、
前記上位装置の接続を判別した際に単体動作を禁止して前記サブプロセッサを動作状態に制御し、操作部の指示要求を判別した際に前記サブプロセッサを動作解除状態に制御して装置を単体動作させるメインプロセッサと、
を備えたことを特徴とする情報処理装置。
【請求項２】
請求項１記載の装置に於いて、
前記サブプロセッサは、上位装置との入出力処理として、上位装置からのコマンドに基づいて記憶部に対しデータ書込み又は読出しのためのデータ転送を実行し、
前記メインプロセッサは、装置の単独動作として、異なる記憶部間のデータ転送、記憶部から表示部へデータ転送、表示部に表示する圧縮画像データの伸展等を実行することを特徴とする情報処理装置。
【請求項３】
請求項１記載の装置に於いて、前記メインプロセッサは、前記サブプロセッサが上位装置と接続している特定の信号線をプルアップすることにより動作状態に制御し、前記特定の信号線をプルダウンすることにより動作状態を解除することを特徴とする情報処理装置。
【請求項４】
）
請求項１記載の装置に於いて、前記メインプロセッサは、前記サブプロセッサに対する電源供給をオンすることにより動作状態に制御し、前記電源供給をオフすることにより動作状態を解除することを特徴とする情報処理装置。
【請求項５】
請求項１記載の装置に於いて、前記メインプロセッサは、前記サブプロセッサに対するリセット信号をオフすることにより動作状態に制御し、前記リセット信号をオンすることとにより動作状態を解除することを特徴とする情報処理装置。
【請求項６】
請求項１記載の装置に於いて、前記メインプロセッサは、装置電源投入による立ち上げ時に上位装置との接続を認識した場合は前記サブプロセッサを動作状態に制御し、上位装置との非接続を認識した場合は上位装置の接続を認識するまで前記サブプロセッサの動作状態を解除して単独動作可能としたことを特徴とする情報処理装置。
【請求項７】
請求項１記載の装置に於いて、前記メインプロセッサは、装置電源投入による立ち上げ時に、ユーザ設定情報に基づいて前記サブプロセッサの動作状態に制御するか動作状態を解除して単独動作可能とするかを選択することを特徴とする情報処理装置。
【請求項８】
請求項１記載の装置に於いて、前記メインプロセッサは、装置電源投入による立ち上げ時に、前記操作部による単体動作指示を判別した場合は前記サブプロセッサの動作状態を解除して単独動作可能し、前記単体動作指示を判別しない場合は前記サブプロセッサを動作状態に制御することを特徴とする情報処理装置。
【請求項９】
請求項１記載の装置に於いて、前記メインプロセッサは、上位装置の処理要求と前記操作部の処理要求の両方を認識した場合、上位装置の処理要求と前記操作部の処理要求をタイムシェアリング又はコマンド単位のシェアリングにより交互に実行するように前記サブプロセッサを動作状態と動作解除状態に切替え制御することを特徴とする情報処理装置。
【請求項１０】
請求項９記載の装置に於いて、前記メインプロセッサは、上位装置の処理要求と前記操作部の処理要求を交互に実行する際に、一方の処理要求の実行中に休止している他方の処理要求についてはデータバッファへのデータ転送を行うことを特徴とする情報処理装置。
【請求項１１】
請求項１記載の装置に於いて、複数の上位装置を個別に接続する前記サブプロセッサを複数備え、前記メインプロセッサは、タイムシェアリング又はコマンド単位でのシェアリングによって前記複数のサブプロセッサに複数の上位装置の処理要求を実行させるように、各サブプロセッサを動作状態と動作解除状態に切替え制御することを特徴とする情報処理装置。
【請求項１２】
上位装置との入出力処理を実行するサブプロセッサを監視すると共に装置の単独動作を実行するメインプロセッサの情報処理方法に於いて、
前記上位装置との接続を判別した際に、単体動作を禁止して前記サブプロセッサを動作状態に制御して上位装置との間の入出力処理を実行させ、
操作部の処理要求を判別した際に、前記サブプロセッサを動作解除状態に制御して装置を単独動作させることを特徴とする情報処理方法。
【請求項１３】
請求項１２記載の情報処理方法に於いて、前記メインプロセッサは、前記上位装置との入出力処理として、前記サブプロセッサに上位装置からのコマンドに基づき記憶部に対しデータを書込み又は読み出すためのデータ転送を実行させ、前記装置の単独動作として、異なる記憶部間のデータ転送、記憶部から表示部へデータ転送、表示部に表示する圧縮画像データの伸展等を実行することを特徴とする情報処理方法。
【請求項１４】
請求項１２記載の情報処理方法に於いて、前記メインプロセッサは、前記サブプロセッサに対する電源供給をオンすることにより動作状態に制御し、前記電源供給をオフすることとにより動作状態を解除することを特徴とする情報処理方法。
【請求項１５】
請求項１２記載の情報処理方法に於いて、前記メインプロセッサは、前記サブプロセッサに対するリセット信号をオフすることにより動作状態に制御し、前記リセット信号をオンすることにより動作状態を解除することを特徴とする情報処理方法。
【請求項１６】
請求項１２記載の情報処理方法に於いて、前記メインプロセッサは、前記サブプロセッサが上位装置と接続している特定の信号線をプルアップすることにより動作状態に制御し、前記特定の信号線をプルダウンすることにより動作状態を解除することを特徴とする情報処理方法。
【請求項１７】
請求項１２記載の情報処理方法に於いて、前記メインプロセッサは、装置電源投入による立ち上げ時に、上位装置との接続を認識した場合は前記サブプロセッサを動作状態に制御し、上位装置との非接続を認識した場合は上位装置の接続を認識するまで前記サブプロセッサの動作状態を解除して単独動作可能とすることを特徴とする情報処理方法。
【請求項１８】
請求項１２記載の情報処理方法に於いて、前記メインプロセッサは、装置電源投入による立ち上げ時に、ユーザ設定情報に基づいて前記サブプロセッサの動作状態に制御するか動作状態を解除して単独動作可能とするかを選択することを特徴とする情報処理方法。
【請求項１９】
請求項１２記載の情報処理方法に於いて、前記メインプロセッサは、装置電源投入による立ち上げ時に、前記操作部による単体動作指示を判別した場合は前記サブプロセッサの動作状態を解除して単独動作可能し、前記単体動作指示を判別しない場合は前記サブプロセッサを動作状態に制御することを特徴とする情報処理方法。
【請求項２０】
請求項１２記載の情報処理方法に於いて、前記メインプロセッサは、上位装置の処理要求と操作部の処理要求を重複していた場合、上位装置の処理要求と前記操作部の処理要求をタイムシェアリング又はコマンド単位のシェアリングにより交互に実行するように前記サブプロセッサを動作状態と動作解除状態に切替え制御することを特徴とする情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パーソナルコンピュータ等のホストに対する周辺装置としての処理機能と装置単体でデータ処理や表示等を行う処理機能を備えた情報処理装置及び方法に関し、特に周辺装置機能と単体機能をマルチプロセッサ構成により実現する情報処理装置及び方法に関する。
【背景技術】
【０００２】
従来、パーソナルコンピュータ等のホストにプラグイン接続して使用されるＭＯやＨＤＤ等の周辺装置にあっては、ホスト接続用のインタフェース制御用ＬＳＩをプロセッサ（ＣＰＵ）として用いており、単一のプロセッサで外部記憶等の周辺装置としての機能を実現している。
【０００３】
また近年にあっては、外部記憶等の周辺装置としての機能に加え、ホストのアプリケーションに依存せずに、例えば電子スチルカメラのメモリカードに記憶した撮影画像をＭＯに書き込んだり、メモリカード又はＭＯの画像データを装置の表示部や外部のテレビ装置に表示させるといった装置単体としての動作機能を備えた複合装置が考えられている。
【特許文献１】特開平１０−０８３３６６号公報
【特許文献２】特開平０８−１６１１７８号公報
【特許文献３】実用新案登録第３０９４７３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、従来のプラグインタイプの周辺装置に単体機能を持たせた複合装置を実現しようとする場合、単体機能を実現するプロセッサとしては、ホストとのインタフェース制御用ＬＳＩに搭載されたプロセッサを使用することになる。
【０００５】
しかしながら、インタフェース制御用ＬＳＩに搭載されたプロセッサは、その処理能力が比較的低く、装置の単体機能に要求される画像データの圧縮解凍といった複雑な画像処理に十分対応することは困難である。このため、複合装置は、ホストの周辺装置としては要求を満足出来るが、単体装置としての動作時はユーザインタフェースが貧粗になってしまうことや、充分な動作要求を満足出来るものではなく、中途半端な位置づけの商品となってしまう問題があった。
【０００６】
更に、従来の複合装置では、ホスト接続時には単体機能は動作しないようにロック（閉塞）され、単なるホストに従属された周辺デバイスとして動作するのみであり、また、単体機能の動作時はホストの接続デバイスとして動作させることができず、外部記憶等の周辺装置としての動作モードと装置単独の動作モードを備えておりながら、何れか一方の動作モードでしか機能させることができず、複合装置としての利便性が十分に発揮されていない問題がある。
【０００７】
本発明は、ホスト接続モード及び単体動作モードで充実した性能と機能が得られる情報処理装置及び方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
図１は本発明の原理説明図である。本発明の情報処理装置は、上位装置との入出力処理を実行するサブプロセッサ（サブＣＰＵ）３４ａと、上位装置の接続を判別した際に単体動作を禁止してサブプロセッサ３４ａを動作状態に制御し、操作部の指示要求を判別した際にサブプロセッサ３４ａの動作解除状態に制御して装置単体で動作させるメインプロセッサ（メインＣＰＵ）３２とを備えたことを特徴とする。
【０００９】
ここでサブプロセッサ３４ａは、上位装置との入出力処理として、上位装置からのコマンドに基づいて記憶部に対しデータを書込み又は読み出すためのデータ転送を実行し、メインプロセッサ３２は、装置の単独動作として、異なる記憶部間のデータ転送、記憶部から表示部へデータ転送、表示部に表示する圧縮画像データの伸展等を実行する。
【００１０】
メインプロセッサ３２は、サブプロセッサ３４ａが上位装置と接続している特定の信号線をプルアップすることによりサブプロセッサ３４ａを動作状態に制御し、特定の信号線をプルダウンすることにより動作状態を解除する。これは例えばサブプロセッサ３４ａがＵＳＢインターフェース制御を行う場合である。
【００１１】
メインプロセッサ３２は、サブプロセッサ３４ａに対する電源供給をオンすることにより動作状態に制御し、電源供給をオフすることにより動作状態を解除するようにしても良い。
【００１２】
またメインプロセッサ３２は、サブプロセッサ３４ａに対するリセット信号をオフすることにより動作状態に制御し、リセット信号をオンすることにより動作状態を解除するようにしても良い。
【００１３】
メインプロセッサ３２は、装置電源投入による立ち上げ時に上位装置との接続を認識した場合はサブプロセッサ３４ａを動作状態に制御し、上位装置との非接続を認識した場合は上位装置の接続を認識するまでサブプロセッサ３４ａの動作状態を解除して単体動作可能とする。
【００１４】
メインプロセッサ３２は、装置電源投入による立ち上げ時に、ユーザ設定情報に基づいてサブプロセッサの動作状態に制御するか動作状態を解除して単体動作可能とするかを選択するようにしても良い。
【００１５】
メインプロセッサ３２は、装置電源投入による立ち上げ時に、操作部による単体動作指示を判別した場合はサブプロセッサ３４ａの動作状態を解除して単独動作可能し、単体動作指示を判別しない場合はサブプロセッサ３４ａを動作状態に制御するようにしても良い。
【００１６】
メインプロセッサ３２は、上位装置の処理要求と操作部の処理要求の両方を認識した場合、上位装置の処理要求と操作部の処理要求をタイムシェアリング又はコマンド単位のシェアリングにより交互に実行するようにサブプロセッサ３４ａを動作状態と動作解除状態に切替え制御する。
【００１７】
ここで、メインプロセッサ３２は、上位装置の処理要求と操作部の処理要求を交互に実行する際に、一方の処理要求の実行中に休止している他方の処理要求についてはデータバッファへのデータ転送を行う。
【００１８】
更に本発明の情報処理装置は、複数の上位装置を個別に接続するサブプロセッサを複数備えた場合、メインプロセッサ３２は、タイムシェアリング又はコマンド単位でのシェアリングによって複数のサブプロセッサに複数の上位装置の処理要求を実行させるように、各サブプロセッサを動作状態と動作解除状態に切替え制御する。
【００１９】
本発明は、上位装置との入出力処理を実行するサブプロセッサを監視すると共に、装置の単独動作を実行するメインプロセッサの情報処理方法を提供する。このメインプロセッサの情報処理方法は、
上位装置との接続を判別した際に、サブプロセッサを動作状態に制御して上位装置との入出力処理を実行させ、
操作部の処理要求を判別した際に、単体動作を禁止してサブプロセッサを非動作状態に制御して装置単独で動作させることを特徴とする。本発明の情報処理方法の詳細は、本発明の情報処理装置の場合と基本的に同じになる。
【発明の効果】
【００２０】
本発明は、上位接続モードとして上位装置との入出力処理を実行するサブプロセッサと、単体動作モードとして装置単体処理を実行するメインプロセッサとを設け、メインプロセッサにより必要に応じてサブプロセッサの動作状態を制御するより、特定の動作モードに固定することなく、上位接続モードと単体動作モードをダイナミックに切替えて必要な処理を行うことができる。
【００２１】
また単独動作モードの処理を専用のメインプロセッサが実行することで、ＭＯやメモリカード等の異なる記憶デバイス間でのデータ転送や記憶デバイスから読出した圧縮画像データの解凍表示といった複雑な処理ができ、上位接続モード及び単体動作モードの両方について充実した性能と機能を実現できる。
【００２２】
また上位装置の入出力処理の実行中に、装置のスイッチ操作でメモリカードの画像表示を指示したような場合、サブプロセッサによる上位接続モードの処理とメインプロセッサによる単体動作モードの処理を、タイムシェアリングやコマンド単位のシェアリングによって同時に実行させることができる。このため上位装置の周辺装置としての使用中に、装置単体としての動作ができることで複合装置としての利便性が大幅に向上する。
【００２３】
更に、サブプロセッサとしてはＵＳＢ、ＩＥＥＥ１３９４、無線といったインターフェース種別に応じて設けた複数のサブプロセッサの動作状態をメインプロセッサにより個別に制御できるため、複数の上位装置との間の入出力処理を、複数のサブプロセッサのタイムシェアリングやコマンド単位のシェアリングにより実行し、マルチホスト接続による周辺装置としての処理を実現できる。
【発明を実施するための最良の形態】
【００２４】
図２は、本発明による情報処理装置とその利用形態の説明図である。図２において、本発明の情報処理装置１０は、上位装置となるパーソナルコンピュータなどのホスト１２に接続されて外部記憶などの周辺装置として使用することができる。また本発明の情報処理装置１０は、ホスト１２に対する接続を切り離した単体装置として使用することができる。
【００２５】
この実施形態において情報処理装置１０はＭＯカートリッジ１４と携帯電話端末や電子スチルカメラなどの画像データを格納したメモリカード１６の処理機能を備えており、後の説明で明らかにするように、装置自体に液晶ディスプレイを持つと共に、外部にテレビ装置１８を接続することができる。
【００２６】
このため、ホスト１２に接続した状態での周辺装置として使用する場合には、ＭＯカートリッジ１４やメモリカード１６に対するホスト１２からのコマンドによる書込みまたは読出処理が実行できる。一方、装置単体動作としては、装置自身に設けている操作部のスイッチ操作により、ＭＯカートリッジ１４とメモリカード１６の間のデータの移し替え、ＭＯカートリッジ１４またはメモリカード１６に記憶している画像データの読出しによる装置の液晶ディスプレイまたは外部のテレビ装置１８に対する画像表示が可能である。
【００２７】
図３は、本発明による情報処理装置１０の平面及び正面図である。図３（Ａ）の平面図から明らかなように、情報処理装置１０の上部中央には液晶ディスプレイ２０が設けられ、その下側に操作部２２と表示用のＬＥＤ２７を設けている。操作部２２には決定ボタン２４、４方向に配置された方向キー２５ａ〜２５ｄ及びキャンセルボタン２５ｅが設けられている。
【００２８】
この操作部２２の方向キー２５ａ〜２５ｄ、決定ボタン２４及びキャンセルボタン２５ｅを使用し、液晶ディスプレイ２０に表示された初期画面のメニュー選択により装置単体動作を行わせることができる。図３（Ｂ）の正面図を見ると、そこにはコンパクトフラッシュ（Ｒ）カード用のスロット２６−１と、ＳＤカード、メモリースティック、スマートメディア用スロットとして用いるメモリカードスロット２６−２及びリモコン受光部３１が設けられている。
【００２９】
図４は、本発明による情報処理装置１０の左右の側面図であり、図４（Ａ）の左側面側に電源スイッチ２９、ＵＳＢコネクタ３０、テレビコネクタ３３及び電源コネクタ（ＤＣジャック）３８が設けられ、右側面側にＭＯスロット２８とリモコン受光部３１が設けられている。
【００３０】
図５は、本発明による情報処理装置１０の機能構成の実施形態を示したブロック図である。図５において、本発明の情報処理装置１０の回路ボード１１には、ホスト１２の入出力処理を実行するサブプロセッサとして、この実施形態にあってはＵＳＢブリッジ用サブプロセッサ３４を設けている。
【００３１】
ＵＳＢブリッジ用サブプロセッサ３４は、具体的にはＵＳＢブリッジ用ＬＳＩで実現される。また回路ボード１１には、装置単体動作におけるデータ転送と画像表示処理を実行するメインプロセッサ３２が設けられている。メインプロセッサ３２はＵＳＢブリッジ用サブプロセッサ３４を含む装置全体の管理を行い、各デバイスの処理状況、動作状況を監視し、ホスト１２との間の入出力制御及び装置単体処理を必要に応じて選択的に実行させる。
【００３２】
ＵＳＢブリッジ用サブプロセッサ３４は、ＵＳＢバス６２によってＵＳＢコネクタ３０に接続され、ＵＳＢコネクタ３０に対しケーブルによりホスト１２を接続する。ホスト１２のＵＳＢコネクタ３０に対する接続は、情報処理装置１０の使用前の接続でもよいし、情報処理装置１０の動作途中での接続であってもよい。
【００３３】
情報処理装置１０の記憶デバイスとしては、ＭＯドライブ４４とメモリカードスロット２８が設けられる。ＭＯドライブ４４に対しては、ＭＯカートリッジ１４を装着して、書込み、読出しができる。メモリカードスロット２８に対しては、メモリカード１６を挿入し、マルチカードコントローラ４６の制御の下にメモリカード１６に対するデータの書込みと読出しができる。
【００３４】
ＭＯドライブ４４及びマルチカードコントローラ４６は、バスバッファ４２を介してメインプロセッサ３２のバスに接続されている。メインプロセッサ３２のバスにはＲＯＭ３８及びＳＤＲＡＭ４０が設けられる。ＲＯＭ３８にはメインプロセッサ３２が実行するプログラムが予め記憶されている。
【００３５】
ＳＤＲＡＭ４０は、ＭＯカートリッジ１４あるいはメモリカード１６に記憶されている圧縮画像データの伸延処理（復号処理）を、メインプロセッサ３２で実行する際のメモリ領域として使用される。更に本発明にあっては、ＳＤＲＡＭ４０にデータバッファ４１としての領域が確保されており、データバッファ４１はメインプロセッサ３２による単体動作とＵＳＢブリッジ用サブプロセッサ３４によるホスト１２の入出力処理を例えばタイムシェアリングにより実行する際に、休止中の処理側におけるデータバッファとして使用される。
【００３６】
メインプロセッサ３２に対しては、操作部２２、ＬＥＤ２３、更にリアルタイムクロック３６が接続されている。また回路ボード１１には電源供給ユニット５８が設けられ、外部のＡＣアダプタ５６による交流入力を受けてＤＣ５Ｖ、ＤＣ３．３Ｖ及びＤＣ２．５Ｖの回路ボード１１の各部に必要な電源を供給している。
【００３７】
更に、メインプロセッサ３２のバスに対しては液晶コントローラ４８が設けられる。液晶コントローラ４８は、この実施形態にあっては、ＦＩＦＯフレームメモリ５８、ＲＧＢエンコード５２及びビデオエンコーダ５４を備え、ビデオエンコーダ５４の出力は、装置自身に設けた液晶ディスプレイ２０に接続されると同時に、外部のテレビ装置１８に接続できる。
【００３８】
メインプロセッサ３２とＵＳＢブリッジ用サブプロセッサ３４との間は制御ライン３５により接続されており、両者間で処理要求とその応答を行うことができる。またメインプロセッサ３２は、上位装置１２のＵＳＢコネクタ３０に対する接続を判別した際に、ホスト１２によるＵＳＢブリッジ用サブプロセッサ３４に対する入出力処理を実行可能とする動作状態に制御し、この状態で操作部２２のスイッチ操作で装置単独動作の処理要求を判別した際には、ＵＳＢブリッジ用サブプロセッサ３４によるホスト１２との入出力処理を動作解除状態に制御して装置を単独動作させる機能を有する。
【００３９】
メインプロセッサ３２によるＵＳＢブリッジ用サブプロセッサ３４側の動作状態の制御のため、この実施形態にあっては、ＵＳＢバス６２におけるデータ信号線Ｄ＋をプルアップ抵抗６４及びＦＥＴスイッチ６０を介して電源Ｖｃｃに接続しており、ＦＥＴスイッチ６０をメインプロセッサ３２でオン、オフ制御することにより、データ信号線Ｄ＋の電圧状態をプルアップとプルダウンに切替可能としている。
【００４０】
ここでＵＳＢインタフェースにあっては、ホスト１２にＵＳＢデバイスが接続されたことを検出可能とするため、データ信号線Ｄ＋をプルアップさせる必要がある。そこで、この実施形態にあっては、ホスト１２による入出力処理を有効とするため、メインプロセッサ３２はＦＥＴスイッチ６０をオンし、プルアップ抵抗６４を介して電源電圧Ｖｃｃをデータ信号線Ｄ＋に加えることでプルアップし、これによってＵＳＢコネクタ３０を介して、ケーブル接続しているホスト１２に対しＵＳＢデバイスとして本発明の情報処理装置１０が接続されたことを検出させ、ホスト１２からの入出力要求が情報処理装置１０、具体的にはＵＳＢブリッジ用サブプロセッサ３４に対するコマンド発行で行わせる。
【００４１】
ＦＥＴスイッチ６０をオンしてデータ信号線Ｄ＋をプルアップする際に、メインプロセッサ３２にあっては、操作部２２のスイッチ操作に基づく装置単体動作は禁止状態としている。
【００４２】
一方、ホスト１２が接続されていない状態にあっては、メインプロセッサ３２はＦＥＴスイッチ６０をオフし、ＵＳＢバス６２のデータ信号線Ｄ＋をプルダウンとしている。この場合には、メインプロセッサ３２は操作部２２によるスイッチ操作に基づく装置単体動作のみを実行することになる。
【００４３】
更に本発明にあっては、ＵＳＢブリッジ用サブプロセッサ３４に対するコマンド発行に基づくホスト１２からの入出力処理と、操作部２２からのスイッチ操作に基づくメインプロセッサ３２による装置単体動作を、コマンド単位または一定データサイズ例えばフレームデータ単位のシェアリングによって交互に行うことで、同時に実行することができる。
【００４４】
ホスト入出力処理と装置単体処理の動作は、どちらを優先するかにより次の３つのモードのいずれかとすることができる。
（１）ホスト接続モード優先
（２）単体動作モード優先
（３）ユーザ選択優先
例えばホスト接続モード優先にあっては、情報処理装置１０の電源を立ち上げた際に、ホスト１２のＵＳＢコネクタ３０に対する接続を判別すると、メインプロセッサ３２はＦＥＴスイッチ６０をオンしてＵＳＢバス６２のデータ信号線Ｄ＋をプルアップし、ホスト１２からのコマンドによる入出力処理を動作状態とする。
【００４５】
ホスト接続モード優先による立ち上げ後にホスト１２からの入出力要求がない状態で操作部２２のスイッチ操作による単独要求を判別すると、メインプロセッサ３２はＦＥＴスイッチ６０をオフしてデータ信号線６４をプルダウンし、ホスト１２に対しＵＳＢデバイスとしての情報処理装置１０が切り離された状態即ち動作解除状態として、単独処理を実行する。そして単独処理が終了すれば再びＦＥＴスイッチ６０をオンし、データ信号線Ｄ＋をプルアップして、ホスト接続モードに戻る。
【００４６】
一方、単体動作モード優先にあっては、情報処理装置１０の電源投入の際にＦＥＴスイッチ６０をオフとして、ホスト１２に対するＵＳＢデバイスとしての情報処理装置１０の接続を切り離した状態で、メインプロセッサ３２は操作部２２のスイッチ操作による処理要求の有無をチェックし、処理要求があれば、対応する単独動作を実行する。この単独動作が終了すると、ＦＥＴスイッチ６０をオンして、ホスト１２でＵＳＢデバイスとしての情報処理装置１０の接続を検出させ、ホスト１２からのコマンド発行による入出力処理を可能とする。
【００４７】
更にユーザ選択優先については、ユーザが予め電源立ち上げの際にホスト接続モード優先とするか単体動作モード優先とするかを選択し、このユーザ選択に従って電源投入時に処理動作を実行するようになる。
【００４８】
ここで、ホスト接続モード、単体動作モード、更にホスト接続と単体動作の同時動作モードにおけるデータの流れを説明すると次のようになる。
【００４９】
まずホスト接続モードにあっては、ホスト１２からのコマンドが書込コマンドであれば、書込データはＵＳＢコネクタ３０からＵＳＢブリッジ用サブプロセッサ３４で受信され、ＭＯドライブ４４またはマルチカードコントローラ４６を介してメモリカードスロット２８に書き込まれる。
【００５０】
またホスト１２からのコマンドが読出コマンドであれば、ＭＯドライブ４４またはマルチカードコントローラ４６とメモリカードスロット２８に対する読出動作で、ＭＯカートリッジ１４またはメモリカード１６のデータがＵＳＢブリッジ用サブプロセッサ３４、ＵＳＢコネクタ３０を介してホスト１２に転送される。
【００５１】
一方、装置単独動作にあっては、ＭＯカートリッジ１４とメモリカード１６の間のデータ転送、ＭＯカートリッジ１４またはメモリカード１６の画像データの読出しによる液晶ディスプレイ２０及びまたはテレビ装置１８への画像表示が行われる。
【００５２】
例えばＭＯカートリッジ１４の画像データの読出表示を例に取ると、ＭＯカートリッジ１４には画像データが例えば圧縮されて格納されており、メインプロセッサ３２は操作部２２のスイッチ操作によるＭＯドライブ４４の読出命令に基づき、ＭＯカートリッジ１４から画像データを読み出し、バスバッファ４２を介してＳＤＲＡＭ４０のデータバッファ４１に展開する。
【００５３】
データバッファ４１の展開データに対してはメインプロセッサ３２が圧縮画像データの伸延処理を行う。伸延が済んだ画像データは、液晶コントローラ４８で必要な処理が行われ、液晶ディスプレイ２０に表示され、更にテレビ装置１８が接続されていればテレビ装置１８に画像が表示される。またＭＯカートリッジ１４とメモリカード１６との間でのデータコピーは、メインプロセッサ３２による制御の下にバスバッファ４２を経由して行われる。
【００５４】
更に、ＵＳＢブリッジ用サブプロセッサ３４に対するホスト１２の入出力処理とメインプロセッサ３２による装置単体動作の例えばタイムシェアリングによる同時処理にあっては、コマンドまたはフレームデータ単位にＵＳＢブリッジ用サブプロセッサ３４による入出力処理とメインプロセッサ３２による単体処理が交互に実行され、一方が動作中のとき、他方の処理にあってはＳＤＲＡＭ４０のデータバッファ４１に対するデータ転送を行って一時的にデータをバッファリングさせ、タイムシェアリングによる休止期間があっても、この休止に伴うオーバータイムが目立たないように処理している。
【００５５】
図６は、装置の電源投入時にホスト接続モード優先で立ち上げる図５のメインプロセッサ３２による制御処理のフローチャートである。
【００５６】
図６において、メインプロセッサ３２は、ステップＳ１で情報処理装置１０に対するホスト１２の接続の有無をチェックしている。ホスト接続があればステップＳ２に進み、ＵＳＢブリッジ用サブプロセッサ３４を動作可能状態に制御する。
【００５７】
具体的には、ＦＥＴスイッチ６０のオンにより、プルアップ抵抗６４を介してＵＳＢバス６２のデータ信号線Ｄ＋をプルアップし、これによってホスト１２によりＵＳＢデバイスとしての情報処理装置１０の接続を検出させ、ホスト１２からのコマンド発行に基づく入出力処理を実行可能とする。ホスト１２からのコマンド発行に基づくＵＳＢブリッジ用サブプロセッサ３４による入出力処理は、図７のサブプロセッサ処理のフローチャートに示される。
【００５８】
ステップＳ２でサブプロセッサ３４側を動作状態としたメインプロセッサ３２は、ステップＳ３で所定時間のタイマカウントを開始し、ステップＳ４でカウント完了を判別すると、ステップＳ５に進み、操作部２３に設けている操作スイッチの状態をチェックする。このとき操作スイッチの操作に基づく単体動作指示がステップＳ６で判別されると、ステップＳ７に進み、ＵＳＢブリッジ用サブプロセッサ３４に単体動作を割込要求する。
【００５９】
メインプロセッサ３２からの単体動作割込要求を受けたＵＳＢブリッジ用サブプロセッサ３４側は、ホスト１２との間の入出力処理を中断可能とする中断準備が完了すると、その旨を応答する。そこで、ステップＳ８でＵＳＢブリッジ用サブプロセッサからの中断準備完了通知を判別すると、ステップＳ９に進み、ＵＳＢブリッジ用サブプロセッサの処理保留制御を行い、一時的に処理を停止する。これは上位のホスト１２とは切断せずに保留状態に待たせておくことで、入出力処理を停止する状態を作り出す。
【００６０】
次にステップＳ１０で、このとき操作スイッチにより受けている処理要求に基づく単体動作モードの処理、具体的にはＭＯカートリッジ１４とメモリカード１６間のコピーのためのデータ転送あるいはＭＯカートリッジ１４またはメモリカード１６の画像データを読み出して伸延することによる液晶ディスプレイ２０及びまたはテレビ装置１８に対する画像表示のためのデータ転送を実行する。
【００６１】
この単体動作モードのデータ転送の実行中にあっては、ステップＳ１１で１フレームデータの転送終了を判別するまでの間に、ステップＳ１２で単体動作終了の指示があれば、処理を終了してステップＳ１に戻る。単体動作終了がない状態でステップＳ１１で１フレームデータの転送終了が判別されると、ステップＳ１３に進み、単体動作を中断し、ステップＳ１４でＵＳＢブリッジ用サブプロセッサを動作状態に制御する。即ち、保留状態にて処理を停止していたものを再開させ、コマンド発行に伴う入出力処理を継続させる。
【００６２】
これにより、ＵＳＢブリッジ用サブプロセッサ３４は再び動作可能状態となり、ホスト１２からのコマンド発行に基づく入出力処理が実行できる。このＵＳＢブリッジ用サブプロセッサ３４を動作状態として単体動作を中断している間、ステップＳ１５で、ＳＤＲＡＭ４０のデータバッファ４１に対し、例えばＭＯカートリッジ１４からの画像データの表示であれば画像データをデータバッファ４１に転送書込みし、更に必要があれば圧縮データの伸延処理を行っている。
【００６３】
また、動作状態にあるＵＳＢブリッジ用サブプロセッサ３４にあっては、ホスト１２からのコマンドに基づくデータ転送で１フレームデータの転送が終了すると、メインプロセッサ３２側で単体動作処理が中断状態にあることを条件にホスト１２との入出力処理を終了させ、中断準備完了応答を返す。このため、ステップＳ１６でＵＳＢブリッジ用サブプロセッサ３４からの中断準備完了応答を判別すると、ステップＳ９に戻り、サブプロセッサ３４を処理保留制御した後、ステップＳ１０で再度、単体動作を再開する。
【００６４】
この結果、１フレームデータ単位のメインプロセッサ３２による単体動作がサブプロセッサ３４側のホスト１２による１フレームデータ単位の入出力処理と交互に繰り返され、いわゆるタイムシェアリングにより単体動作が終了し、ステップＳ１２で単体動作終了を判別すると、ステップＳ１に戻る。
【００６５】
一方、ステップＳ１でホスト接続がなかった場合には、ステップＳ１７に進み、操作スイッチの状態をチェックし、ステップＳ１８で単体動作指示があれば、ステップＳ１９に進み、単体動作を実行する。そしてステップＳ２０で単体動作を終了すると、ステップＳ１に戻り、ホスト接続を待つことになる。
【００６６】
図７は、図６のメインプロセッサ処理の管理制御を受けて実行されるＵＳＢブリッジ用サブプロセッサ３４の処理動作のフローチャートである。図７において、サブプロセッサ処理は、ステップＳ１で前回処理の継続か否かチェックし、継続でなければステップＳ２に進み、コマンド受信の有無をチェックする。
【００６７】
コマンド受信があればステップＳ３に進み、コマンドの解読結果に基づき書込みまたは読出しのためのデータ転送を実行する。続いてステップＳ４で１フレームデータの転送終了の有無をチェックしており、１フレームデータの転送終了を判別すると、ステップＳ５に進んでコマンド処理終了の有無をチェックした後、コマンド処理未終了であれば、ステップＳ６に進み、メインプロセッサ３２より単体動作要求（割込み要求）があるか否かチェックする。単体動作要求がなければステップＳ３に戻り、このとき受けているコマンド解読結果に基づくデータ転送を１フレームデータ分行う。
【００６８】
ステップＳ６でメインプロセッサ３２からの単体動作要求を判別した場合には、ステップＳ７に進み、ホスト１２との間の入出力処理の動作中断に必要な中断準備処理を実行した後、ステップＳ８でメインプロセッサ３２に対し中断準備完了通知を応答する。
【００６９】
このＵＳＢブリッジ用サブプロセッサ３４からの中断準備完了通知を受けたメインプロセッサ３２は、図６のメインプロセッサ処理におけるステップＳ９のように、ＵＳＢブリッジ用サブプロセッサ３４の処理保留制御を行い、一時的に処理を停止する。即ち、上位のホストとは切断せずに保留状態に待たせておくことで、入出力処理を停止する状態を作り出す。
【００７０】
また、ステップＳ２でホストからのコマンド受信がなかった場合には、ステップＳ９に進んでメインプロセッサからの単体動作要求の有無をチェックしており、単体動作要求があればステップＳ７に進み、同様にホストとの入出力処理の動作中断の準備を行った後、ステップＳ８で中断準備完了通知をメインプロセッサ３２に対し行うことになる。
【００７１】
また、最初の１フレームデータ転送終了によりＵＳＢブリッジ用サブプロセッサ３４の動作が停止した後にメインプロセッサ３２からの制御で再びＵＳＢブリッジ用サブプロセッサ３４が動作状態となった２回目以降のサブプロセッサ処理にあっては、ステップＳ１で前回処理の継続が判別され、この場合にはステップＳ３に進み、未終了となっている現在実行中のコマンドの解読結果に基づきデータ転送を再開し、ステップＳ４で１フレームデータ転送終了を判別すると、ステップＳ５でコマンド処理終了でないことを条件にステップＳ６で単体動作要求が判別されれば、ステップＳ７の動作停止の準備処理とステップＳ８のメインプロセッサ３２に対する停止準備完了通知を行って入出力処理を中断することになる。
【００７２】
このような図６のメインプロセッサ処理及び図７のサブプロセッサ処理により、本発明の情報処理装置１０にあっては、ホスト１２との間の入出力処理、装置単体動作、更にはホスト１２の入出力処理と装置単体動作の同時処理を実現することができる。
【００７３】
図８は、図５の情報装置１０の電源投入時にユーザ選択モードで立ち上がる図５のメインプロセッサの制御処理のフローチャートである。図８において、装置電源を立ち上げると、まずステップＳ１でモード選択メニューをチェックし、ユーザが単体動作モードを選択していれば、ステップＳ２でこれが判別され、ステップＳ３で操作スイッチの状態をチェックし、ステップＳ４で単体動作指示があれば、ステップＳ５で単体動作を実行する。そしてステップＳ６で単体動作を終了するとステップＳ１に戻る。このステップＳ２〜Ｓ６のユーザ選択による単体動作モードの処理にあっては装置単体として動作のみが行なわれることになる。
【００７４】
一方、ステップＳ１のモード選択メニューがホスト接続モードであった場合には、ステップＳ２からステップＳ７に進んでホスト接続の有無をチェックし、ホスト接続があればステップＳ８でＵＳＢブリッジ用サブプロセッサ３４を動作状態に制御、即ちＦＥＴスイッチ６０をオンしてデータ信号線デフラグをプルアップしてホスト１２にＵＳＢデバイスとしての情報処理装置１０の接続を検出させ、図７に示したと同じＵＳＢ用サブプロセッサ３４によるサブプロセッサ処理、即ちホスト１２からのコマンドに基づく入出力処理を実行させることになる。
【００７５】
このホスト１２からの入出力処理のＵＳＢブリッジ用用サブプロセッサ３４による実行中にあってはステップＳ９でタイムアカウントを開始してステップＳ１０でカウント完了を判別すると、ステップＳ１１で操作スイッチの状態をチェックし、ステップＳ１２で単体動作指示があれば、ステップＳ１３でＵＳＢブリッジ用サブプロセッサ３４に対し単体動作の割り込み要求を行い、これに対しＵＳＢブリッジ用サブプロセッサ３４からの中断準備完了通知をステップＳ１４で判別すると、ステップＳ１５でＵＳＢブリッジ用用サブプロセッサ３４を処理保留制御し、ステップＳ１６で単体動作を実行する。
【００７６】
この単体動作はステップＳ１７で１フレームデータ転送が終了するまで行なわれ、１フレームデータ転送が終了するとステップＳ１９で単体動作を中断し、ステップＳ２０でサブプロセッサを動作状態に制御した後、ステップＳ２１で単体動作中断中のデータバッファへの転送書込みを行い、更にステップＳ２２でＵＳＢ用サブプロセッサ３４側から中断準備完了通知があれば、ステップＳ１５に戻りサブプロセッサを停止状態とした後、ステップＳ１６で再び単体動作を実行し、ステップＳ１６で単体動作終了が確認されるまでこれを繰り返す。
【００７７】
このユーザがホスト接続モードを選択した場合のステップＳ７〜Ｓ２２の処理は図６のホスト優先モードで立ち上げた場合のステップＳ１〜Ｓ１６の処理と同じである。また図８のユーザ選択優先のメインプロセッサ処理に伴うサブプロセッサ処理については図７のステップＳ１〜Ｓ９の処理と同じになる。
【００７８】
図９は、図５の情報処理装置１０の電源投入時に単体動作モード優先で立ち上がる図５のメインプロセッサによる制御処理のフローチャートである。このメインプロセッサ制御処理にあっては、電源投入による立上げ時、まずステップＳ１で操作スイッチの状態をチェックし、ステップＳ２で単体動作指示があればステップＳ３に進み、単体動作を実行する。そしてステップＳ４で単体動作が終了するとステップＳ１に戻る。
【００７９】
一方、ステップＳ２で単体動作指示がなかった場合にはステップＳ５に進んでホスト接続の有無をチェックし、ホスト接続があればステップＳ６〜Ｓ２０の処理を実行する。このホスト接続があった場合のステップＳ５〜Ｓ２０の処理は図６のホスト接続モード優先の場合のステップＳ１〜Ｓ１６の処理と同じである。また図９の単体動作モード優先で立ち上げるメインプロセッサ処理に伴うサブプロセッサ処理は図７のフローチャートと同じになる。
【００８０】
図１０は、複数のインタフェース制御用サブプロセッサの動作状態を電源のオン、オフより制御する本発明の他の実施形態を示したブロック図である。図１０において、この実施形態にあってはインタフェース制御用のサブプロセッサ、即ちインタフェース制御用ＬＳＩとして、ＵＳＢブリッジ用サブプロセッサ３４に加えＩＥＥＥ１３９４ブリッジ用サブプロセッサ６６とワイヤレスブリッジ用サブプロセッサ６８の合計３つのサブプロセッサを設けており、それぞれＵＳＢコネクタ３０、１３９４コネクタ７０及びワイヤレスアンテナ７２を設けている。
【００８１】
メインプロセッサ３２はこれら３つサブプロセッサ３４，６６，６８を含む装置全体を監視制御しており、ホスト１２の入出力処理のためのサブプロセッサの動作状態の制御とメインプロセッサ３２による単体動作の際のサブプロセッサの動作状態の解除を、この実施形態にあっては、各サブプロセッサ３４，６６，６８に対する電源供給のオン、オフ制御で行うようにしている。
【００８２】
即ち、電源供給ユニット５８から各サブプロセッサ３４，６６，６８に対する電源供給ラインの途中に、ＦＥＴスイッチ７４，７６，７８を設け、メインプロセッサ３２からの制御信号Ｅ１１，Ｅ１２，Ｅ１３よりオン、オフ制御できるようにしている。また各サブプロセッサ３４，６６，６８とメインプロセッサ３２の間は制御ライン３５で接続され、相互に要求と応答をやり取りできるようにしている。
【００８３】
この実施形態にあってはホスト１２を１３９４コネクタ７０に接続している。メインプロセッサ３２は１３９４コネクタ７０に対するホスト１２の接続を認識し、ホスト接続モードで動作する際には制御信号Ｅ１１によりＦＥＴスイッチ７４をオンして、ＩＥＥＥ１３９４ブリッジ用サブプロセッサ６６に電源供給ユニット５８から電源を供給して動作状態とする。
【００８４】
これによってホスト１２からのコマンド発行による入出力処理をＩＥＥＥ１３９４ブリッジ用サブプロセッサ６６に実行させる。このようにメインプロセッサ３２がサブプロセッサに対する電源供給のオンオフで動作状態と動作状態の解除を行なう。この点以外は図５の実施形態と基本的に同じである。
【００８５】
従って、メインプロセッサ３２によるメインプロセッサ処理は図６、図８または図９のいずれかの制御処理となり、一方、各サブプロセッサ３４，６６，６８におけるサブプロセッサ処理もインタフェース制御の種別は相違するが、その処理内容は図７のサブプロセッサ処理と同じになる。
【００８６】
図１１は、複数のインタフェース制御用サブプロセッサの動作状態をリセット信号により制御する本発明の他の実施形態を示したブロック図である。図１１において、この実施形態にあっても図１０の実施形態と同様、ＩＥＥＥ１３９４ブリッジ用サブプロセッサ６６、ＵＳＢブリッジ用サブプロセッサ３４及びワイヤレスブリッジ用サブプロセッサ６８の３つのサブプロセッサがインタフェース制御用サブプロセッサとして設けられており、メインプロセッサ３２との間は制御ライン３５で接続されている。
【００８７】
各サブプロセッサ３４，６６，６８の動作状態の制御はメインプロセッサ３２からのリセット信号Ｅ２１，Ｅ２２，Ｅ２３により行なわれる。即ち、メインプロセッサ３２でリセット信号Ｅ２１，Ｅ２２，Ｅ２３をオンすることで、各サブプロセッサ３４，６６，６８の動作状態を解除できる。またリセット信号Ｅ２１，Ｅ２２，Ｅ２３をオフすることで、各サブプロセッサ３４，６６，６８を動作状態に制御できる。
【００８８】
リセット信号Ｅ２１，Ｅ２２，Ｅ２３による各サブプロセッサ３４，６６，６８の動作状態の制御は、図１０の電源供給のオン、オフ制御による場合と比べると、図１１では各サブプロセッサ３４，６６，６８は常時電源供給を受けて動作状態にあり、リセット信号のオン、オフにより動作停止と動作状態に切り替えることから、サブプロセッサの切替制御が図１０に比べより高速に行なうことができる。
【００８９】
この高速切替は電源を常時供給している図５の実施形態のＵＳＢブリッジ用サブプロセッサ３４の動作状態の制御についても同様である。また図１１のメインプロセッサ３２の制御処理は図６、図８または図９のいずれかである。各サブプロセッサ３４，６６、６８の制御は図７の制御処理と基本的に同じになる。
【００９０】
図１２は、複数のインタフェース用サブプロセッサごとにホストを接続したホストマルチ接続構成をとる本発明の他の実施形態を示したブロック図である。図１２において、この実施形態の情報処理装置１０にあっては、図１０の実施形態と同様、インタフェース制御用のサブプロセッサとして、ＩＥＥＥ１３９４ブリッジ用サブプロセッサ６６、ＵＳＢブリッジ用サブプロセッサ３４及びワイヤレスブリッジ用サブプロセッサ６８の３つを設けており、各サブプロセッサ３４，６６，６８の動作状態はメインプロセッサ３２からの制御信号Ｅ１１，Ｅ１２，Ｅ１３によるＦＥＴスイッチ７４，７６，７８のオン、オフによる電源供給ユニット５８からの電源供給のオンオフで行なわれている。
【００９１】
各サブプロセッサ３４，６６，６８については１３９４コネクタ７０によりホスト１２ａが接続され、ＵＳＢコネクタ３０によりホスト１２ｂが接続され、更にワイヤレスアンテナ７２による無線ラインにより同じくワイヤレス機能を備えたホスト１２ｃが接続されている。
【００９２】
このような３つのホスト１２ａ、１２ｂ，１２ｃをマルチ接続した本発明による情報処理装置１０にあっては、操作部２２のスイッチ操作に基づくメインプロセッサ３２の単体動作のサインは各サブプロセッサ３４，６６，６８はメインプロセッサ３２からの制御信号Ｅ１１，Ｅ１２，Ｅ１３によるＦＥＴスイッチ７４，７６，７８のオフで電源供給が停止されて動作状態を解除されている。
【００９３】
これに対しメインプロセッサ３２の単体動作が終了もしくは中断された場合には制御信号Ｅ１１，Ｅ１２，Ｅ１３によりＦＥＴスイッチ７４，７６，７８がオンし、電源供給ユニット５８からの電源供給で各サブプロセッサ３４，６６，６８が動作状態となる。この各サブプロセッサ３４，６６，６８の動作状態にあっては、ホスト１２ａ〜１２ｃより時間的に重複してコマンド発行による入出力処理が要求される場合があるが、複数のホストからの入出力要求が行なわれた場合にはコマンド単位またはフレームデータ単位のタイムシェアリングによりホスト１２ａ〜１２ｃの入出力処理を時分割で実行する。
【００９４】
タイムシェアリングによる複数のホストの入出力処理においては、常時、上位ホストとの接続を有効にしておき、入出力処理をタイムシェアリングする方法と、接続・切断を繰り返す方法がある。処理を中断しているホストについては、ＳＤＲＡＭ４０のデータバッファ４１に対し、データをバッファリングすることで処理中断に伴うオーバーラインを最小限に抑えることができる。
【００９５】
また３つのサブプロセッサ３４，６６，６８による入出力処理とメインプロセッサ３２による単体処理のタイムシェアリングについては、メインプロセッサ３２で単体処理を実行した後に３つのサブプロセッサ３４，６６，６８の入出力処理を順次行なうが、サブプロセッサ３４，６６，６８の入出力処理の間にメインプロセッサ３２の単体処理をいれて交互に行なうかのいずれかの切替によるタイムシェアリングとすることができる。
【００９６】
尚、上記の実施形態は情報処理装置１０の記憶デバイスとしてＭＯドライブとメモリカードスロットを設けたことを例にとるものであったが、これ以外にＨＤＤ（ハードディスクドライブ）や適宜の記憶ドライブを設けるようにしても良い。
【００９７】
またホストとの入出力処理を行なうインタフェース制御用のサブプロセッサとしてはＩＥＥＥ１３９４、ＵＳＢ、ワイヤレスを例にとるものであったが、必要に応じて適宜のインタフェース制御用プロセッサ（ＬＳＩ）を用いることができる。
【００９８】
また本発明はその目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
【００９９】
ここで本発明の特徴を列挙すると次の付記のようになる。
（付記）
（付記１）
上位装置との入出力処理を実行するサブプロセッサと、
前記上位装置の接続を判別した際に単体動作を禁止して前記サブプロセッサを動作状態に制御し、操作部の指示要求を判別した際に前記サブプロセッサを動作解除状態に制御して装置を単体動作させるメインプロセッサと、
を備えたことを特徴とする情報処理装置。（１）
【０１００】
（付記２）
付記１記載の装置に於いて、
前記サブプロセッサは、上位装置との入出力処理として、上位装置からのコマンドに基づいて記憶部に対しデータ書込み又は読出しのためのデータ転送を実行し、
前記メインプロセッサは、装置の単独動作として、異なる記憶部間のデータ転送、記憶部から表示部へデータ転送、表示部に表示する圧縮画像データの伸展等を実行することを特徴とする情報処理装置。（２）
【０１０１】
（付記３）
付記１記載の装置に於いて、前記メインプロセッサは、前記サブプロセッサが上位装置と接続している特定の信号線をプルアップすることにより動作状態に制御し、前記特定の信号線をプルダウンすることにより動作状態を解除することを特徴とする情報処理装置。（３）
【０１０２】
（付記４）
付記１記載の装置に於いて、前記メインプロセッサは、前記サブプロセッサに対する電源供給をオンすることにより動作状態に制御し、前記電源供給をオフすることにより動作状態を解除することを特徴とする情報処理装置。（４）
【０１０３】
（付記５）
付記１記載の装置に於いて、前記メインプロセッサは、前記サブプロセッサに対するリセット信号をオフすることにより動作状態に制御し、前記リセット信号をオンすることとにより動作状態を解除することを特徴とする情報処理装置。（５）
【０１０４】
（付記６）
付記１記載の装置に於いて、前記メインプロセッサは、装置電源投入による立ち上げ時に上位装置との接続を認識した場合は前記サブプロセッサを動作状態に制御し、上位装置との非接続を認識した場合は上位装置の接続を認識するまで前記サブプロセッサの動作状態を解除して単独動作可能としたことを特徴とする情報処理装。（６）
【０１０５】
（付記７）
付記１記載の装置に於いて、前記メインプロセッサは、装置電源投入による立ち上げ時に、ユーザ設定情報に基づいて前記サブプロセッサの動作状態に制御するか動作状態を解除して単独動作可能とするかを選択することを特徴とする情報処理装置。（７）
【０１０６】
（付記８）
付記１記載の装置に於いて、前記メインプロセッサは、装置電源投入による立ち上げ時に、前記操作部による単体動作指示を判別した場合は前記サブプロセッサの動作状態を解除して単独動作可能し、前記単体動作指示を判別しない場合は前記サブプロセッサを動作状態に制御することを特徴とする情報処理装置。（８）
【０１０７】
（付記９）
付記１記載の装置に於いて、前記メインプロセッサは、上位装置の処理要求と前記操作部の処理要求の両方を認識した場合、上位装置の処理要求と前記操作部の処理要求をタイムシェアリング又はコマンド単位のシェアリングにより交互に実行するように前記サブプロセッサを動作状態と動作解除状態に切替え制御することを特徴とする情報処理装置。（９）
【０１０８】
（付記１０）
付記９記載の装置に於いて、前記メインプロセッサは、上位装置の処理要求と前記操作部の処理要求を交互に実行する際に、一方の処理要求の実行中に休止している他方の処理要求についてはデータバッファへのデータ転送を行うことを特徴とする情報処理装置。（１０）
【０１０９】
（付記１１）
付記１記載の装置に於いて、複数の上位装置を個別に接続する前記サブプロセッサを複数備え、前記メインプロセッサは、タイムシェアリング又はコマンド単位でのシェアリングによって前記複数のサブプロセッサに複数の上位装置の処理要求を実行させるように、各サブプロセッサを動作状態と動作解除状態に切替え制御することを特徴とする情報処理装置。（１１）
【０１１０】
（付記１２）
上位装置との入出力処理を実行するサブプロセッサを監視すると共に装置の単独動作を実行するメインプロセッサの情報処理方法に於いて、
前記上位装置との接続を判別した際に、単体動作を禁止して前記サブプロセッサを動作状態に制御して上位装置との間の入出力処理を実行させ、
操作部の処理要求を判別した際に、前記サブプロセッサを動作解除状態に制御して装置を単独動作させることを特徴とする情報処理方法。（１２）
【０１１１】
（付記１３）
付記１２記載の情報処理方法に於いて、前記メインプロセッサは、前記上位装置との入出力処理として、前記サブプロセッサに上位装置からのコマンドに基づき記憶部に対しデータを書込み又は読み出すためのデータ転送を実行させ、前記装置の単独動作として、異なる記憶部間のデータ転送、記憶部から表示部へデータ転送、表示部に表示する圧縮画像データの伸展等を実行することを特徴とする情報処理方法。（１３）
【０１１２】
（付記１４）
付記１２記載の情報処理方法に於いて、前記メインプロセッサは、前記サブプロセッサに対する電源供給をオンすることにより動作状態に制御し、前記電源供給をオフすることにより動作状態を解除することを特徴とする情報処理方法。（１４）
【０１１３】
（付記１５）
付記１２記載の情報処理方法に於いて、前記メインプロセッサは、前記サブプロセッサに対するリセット信号をオフすることにより動作状態に制御し、前記リセット信号をオンすることにより動作状態を解除することを特徴とする情報処理方法。（１５）
【０１１４】
（付記１６）
付記１２記載の情報処理方法に於いて、前記メインプロセッサは、前記サブプロセッサが上位装置と接続している特定の信号線をプルアップすることにより動作状態に制御し、前記特定の信号線をプルダウンすることにより動作状態を解除することを特徴とする情報処理方法。（１６）
【０１１５】
（付記１７）
付記１２記載の情報処理方法に於いて、前記メインプロセッサは、装置電源投入による立ち上げ時に、上位装置との接続を認識した場合は前記サブプロセッサを動作状態に制御し、上位装置との非接続を認識した場合は上位装置の接続を認識するまで前記（１７）
【０１１６】
（付記１８）
付記１２記載の情報処理方法に於いて、前記メインプロセッサは、装置電源投入による立ち上げ時に、ユーザ設定情報に基づいて前記サブプロセッサの動作状態に制御するか動作状態を解除して単独動作可能とするかを選択することを特徴とする情報処理方法。（１８）
【０１１７】
（付記１９）
付記１２記載の情報処理方法に於いて、前記メインプロセッサは、装置電源投入による立ち上げ時に、前記操作部による単体動作指示を判別した場合は前記サブプロセッサの動作状態を解除して単独動作可能し、前記単体動作指示を判別しない場合は前記サブプロセッサを動作状態に制御することを特徴とする情報処理方法。（１９）
【０１１８】
（付記２０）
付記１２記載の情報処理方法に於いて、前記メインプロセッサは、上位装置の処理要求と操作部の処理要求を重複していた場合、上位装置の処理要求と前記操作部の処理要求をタイムシェアリング又はコマンド単位のシェアリングにより交互に実行するように前記サブプロセッサを動作状態と動作解除状態に切替え制御することを特徴とする情報処理方法。（２０）
【０１１９】
（付記２１）
付記２０記載の情報処理方法に於いて、前記メインプロセッサは、上位装置の処理要求と前記操作部の処理要求を交互に実行する際に、一方の処理要求の実行中に休止している他方の処理要求についてはデータバッファへのデータ転送を行うことを特徴とする情報処理方法。
【０１２０】
（付記２２）
付記１２記載の情報処理方法に於いて、複数の上位装置を個別に接続する前記サブプロセッサを複数備え、前記メインプロセッサは、タイムシェアリング又はコマンド単位でのシェアリングによって前記複数のサブプロセッサに複数の上位装置の処理要求を実行させるように、各サブプロセッサを動作状態と動作解除状態に切替え制御することを特徴とする情報処理方法。
【図面の簡単な説明】
【０１２１】
【図１】本発明の原理説明図
【図２】本発明の情報処理装置とその利用形態の説明図
【図３】本発明の情報処理装置の平面及び正面図
【図４】本発明の情報処理装置の左右の側面図
【図５】本発明による情報処理装置の機能構成の実施形態を示したブロック図
【図６】ホスト接続モード優先で立ち上がる図５のメインプロセッサによる制御処理のフローチャート
【図７】図５のサブプロセッサによる制御処理のフローチャート
【図８】ユーザ選択モードで立ち上がる図５のメインプロセッサによる制御処理のフローチャート
【図９】単体動作モード優先で立ち上がる図５のメインプロセッサによる制御処理のフローチャート
【図１０】複数のインターフェース制御用サブプロセッサの動作状態を電源オン、オフにより制御する本発明の他の実施形態を示したブロック図
【図１１】複数のインターフェース制御用サブプロセッサの動作状態をリセット信号により制御する本発明の他の実施形態を示したブロック図
【図１２】複数のインターフェース制御用サブプロセッサごとにホストを接続したホストマルチ接続構成をとる本発明の他の実施形態を示したブロック図
【符号の説明】
【０１２２】
１０：情報処理装置
１１：回路ボード
１２，１２ａ〜１２ｃ：ホスト（上位装置）
１４：ＭＯカートリッジ
１６：メモリカード
１８：テレビ装置
２０：液晶ディスプレイ
２２：操作部
２３：ＬＥＤ
２４：決定ボタン
２５ａ〜２５ｄ：方向キー
２５ｅ：キャンセルボタン
２６−１，２６−２：メモリカードスロット
２７：ＬＥＤ
２８：ＭＯスロット
２９：電源スイッチ
３０：ＵＳＢコネクタ
３１：リモコン受光部
３２：メインプロセッサ
３３：テレビコネクタ
３４：ＵＳＢブリッジ用サブプロセッサ
３５：制御ライン
３６：リアルタイムクロック
３８：電源コネクタ
４０：ＳＤＲＡＭ
４１：データバッファ
４２：バスバッファ
４４：ＭＯドライブ
４６：マルチカードコントローラ
４８：液晶コントローラ
５０：ＦＩＦＯフレームメモリ
５２：ＲＧＢエンコーダ
５４：ビデオエンコーダ
５６：ＡＣアダプタ
５８：電源供給ユニット
６０，７４，７６，７８：ＦＥＴスイッチ
６２：ＵＳＢバス
６４：プルアップ抵抗
６６：ＩＥＥＥ１３９４ブリッジ用サブプロセッサ
６８：ワイヤレスブリッジ用サブプロセッサ
７０：１３９４コネクタ
７２：ワイヤレスアンテナ
８０：電源供給ライン
【図１】
2005235043.tif 000003
【図２】
2005235043.tif 000004
【図３】
2005235043.tif 000005
【図４】
2005235043.tif 000006
【図５】
2005235043.tif 000007
【図６】
2005235043.tif 000008
【図７】
2005235043.tif 000009
【図８】
2005235043.tif 000010
【図９】
2005235043.tif 000011
【図１０】
2005235043.tif 000012
【図１１】
2005235043.tif 000013
【図１２】
2005235043.tif 000014