(57)【要約】【課題】  多結晶シリコン薄膜の製造方法およびそれを利用したトランジスタの製造方法を提供する。【解決手段】  多結晶シリコン（ｐｏｌｙ−Ｓｉ）薄膜形成時にＩＣＰ−ＣＶＤに次いでＥＬＡが行われる。ＥＬＡは段階的にエネルギーを増加させながら行われる。ｐｏｌｙ−Ｓｉ活性層とＳｉＯ2ゲート絶縁層は、例えば１５０℃の低温でＩＣＰ−ＣＶＤにより蒸着される。【選択図】      図９
2005175476.tif 000002
【特許請求の範囲】
【請求項１】
希釈ヘリウムを利用したＩＣＰ−ＣＶＤにより基板にシリコン薄膜を形成することを特徴とするシリコン薄膜の製造方法。
【請求項２】
前記希釈ヘリウムの組成はＨｅ／ＳｉＨ4であり、ＳｉＨ4に対するＨｅの比Ｈｅ／ＳｉＨ4が６以上１２以下であることを特徴とする請求項１に記載のシリコン薄膜の製造方法。
【請求項３】
前記ＩＣＰ−ＣＶＤによるシリコンの蒸着率はほぼ２.８Å／ｓｅｃであることを特徴とする請求項１に記載のシリコン薄膜の製造方法。
【請求項４】
前記ＩＣＰ−ＣＶＤにより蒸着されたシリコン薄膜を熱処理する段階をさらに含むことを特徴とする請求項１ないし請求項３のうち何れか１項に記載のシリコン薄膜の製造方法。
【請求項５】
前記熱処理は、ＥＬＡ（Excimer Laser Annealing）により行われることを特徴とする請求項４に記載のシリコン薄膜の製造方法。
【請求項６】
前記ＥＬＡは、段階的にエネルギーを増加させながら行われることを特徴とする請求項５に記載のシリコン薄膜の製造方法。
【請求項７】
基板と、前記基板に形成されるｐｏｌｙ−Ｓｉ活性層と、前記ｐｏｌｙ−Ｓｉ活性層の上に形成されるゲート絶縁層と、前記ゲート絶縁層上に形成されるゲートと、を具備する薄膜トランジスタを製造する方法において、
前記ｐｏｌｙ−Ｓｉ活性層を形成する段階は、希釈ヘリウムを利用したＩＣＰ−ＣＶＤにより前記基板にシリコン薄膜を蒸着する段階を含むことを特徴とする薄膜トランジスタの製造方法。
【請求項８】
前記ゲート絶縁層はＩＣＰ−ＣＶＤにより形成することを特徴とする請求項７に記載の薄膜トランジスタの製造方法。
【請求項９】
前記シリコン薄膜と前記ゲート絶縁層のうち少なくとも一方をＥＬＡにより熱処理する段階をさらに含むことを特徴とする請求項７または請求項８に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記ＥＬＡは段階的にエネルギーを増加させながら行われることを特徴とする請求項９に記載の薄膜トランジスタの製造方法。
【請求項１１】
前記希釈ヘリウムの組成はＨｅ／ＳｉＨ4であり、ＳｉＨ4に対するＨｅの比Ｈｅ／ＳｉＨ4が６以上１２以下であることを特徴とする請求項７ないし請求項１０のいずれか１項に記載の薄膜トランジスタの製造方法。
【請求項１２】
前記ＩＣＰ−ＣＶＤによるシリコンの蒸着率はほぼ２.８Å／ｓｅｃであることを特徴とする請求項７ないし請求項１１のいずれか１項に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多結晶シリコン薄膜の製造方法およびそれを利用した薄膜トランジスタの製造方法に係り、高い移動度を有する多結晶シリコン薄膜の製造方法およびそれを適用した多結晶シリコン薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
多結晶シリコン（poly crystalline Silicon：ｐｏｌｙ−Ｓｉ）は、非晶質シリコン（amorphous Silicon：ａ−Ｓｉ）に比べて高い電子移動度（mobility）を有するために、フラットパネルディスプレイ素子だけでなく太陽電池などの多様な電子素子に応用されている。一般に、ｐｏｌｙ−Ｓｉ電子素子はガラスなどの熱に強い材料の基板に形成される。しかし、最近、プラスチック基板にｐｏｌｙ−Ｓｉ電子素子を形成する方法が研究されている。ｐｏｌｙ−Ｓｉ電子素子の形成時に基板プラスチックの熱変形を防止するためには、低温でｐｏｌｙ−Ｓｉ電子素子を形成するための、いわゆる低温成膜工程の導入が不回避である。この低温工程は、基板に対する熱衝撃を防止するのに必要であるが、素子製造時に高温工程で発生しやすい工程欠陥を抑制するためにも必要である。プラスチック基板は、最近、軽くて柔軟でありながらも丈夫であるという特性が注目され、フラットパネルディスプレイ素子の基板として研究されている。
【０００３】
上述のように、ｐｏｌｙ−Ｓｉ薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）は、プラスチック基板に形成することができる素子として認識される。しかし、前記のようにプラスチックは熱に弱い性質を有するので、低温でのＴＦＴの製造が必要である。
【０００４】
例えば、２００℃で熱的に変形されるプラスチック基板に４００℃程度の処理温度で物質蒸着が行われるような方法は適用できない。したがって、非特許文献１および非特許文献２に開示された方法では、２００℃以下の処理温度で大粒径のｐｏｌｙ−Ｓｉ薄膜を得ることもできず、０Ｖに近いフラットバンド電圧を有するシリコンジオキシド（Silicon dioxide）を得ることもできない。
【０００５】
従来のｐｏｌｙ−Ｓｉの製造方法は、一般に、ＣＶＤ（Chemical Vapor Deposition）法またはＰＥＣＶＤ（Plasma Enhanced CVD）法を利用する。これらの蒸着方法では、まず、ａ−Ｓｉを形成し、それを熱処理することによって、ｐｏｌｙ−Ｓｉを得る。すなわち、従来の方法は、ｐｏｌｙ−Ｓｉを得るための熱処理を必須的に伴うものである。
【非特許文献１】イェ−ジウン・トゥン（Yeh-jiun Tung）、シァオファン・メン（Xiaofan Meng）ツゥ−ジェ・キン（Tsu-Jae King）、ポール・Ｇ．ケイリー（Paul G. Carey）、パトリック・Ｍ．スミス（Patrick M. Smith）、スティーヴン・Ｄ．タイス（Steven D. Theiss）、ロバート・ワイス（Robert Weiss）、ゲイリー・Ａ．デイヴィス（Gary A. Davis）、ヴェルレ・エ−ビ（Verle Aebi）共著、「アン・ウルトラ−ローテンペラチャー・ファブリケイテッド・ポリシリコン・ティーエフティー・ウィズ・スタックト・コンポジット・ＥＣＲ−ＰＥＣＶＤ・ゲート・オキシド（An Ultra Low-Temperature Fabricated Poly-Si TFT with Stacked Composite ECR-PECVD Gate Oxide）」、ＳＩＤ  シンポジウム・ダイジェスト・オブ・テクニカル・ペーパーズ−１９９８（Tech. Digest of SID 98）、（アメリカ合衆国）、ソサイエティ・フォー・インフォメーション・ディスプレイ（The Society for Information Display）、第２９巻、第１号、ｐ．８８７−８９０
【非特許文献２】Ｓ．Ｄ．タイス（S.D. Theiss）、Ｐ．Ｇ．ケイリー（P. G. Carey）、Ｐ．Ｍ．スミス（P. M. Smith）、Ｐ．ウィックボルト（P. Wickboldt）、Ｔ．Ｗ．シグモン（T. W. Sigmon）、Ｙ．Ｊ．トゥン（Y. J. Tung）、Ｔ．Ｊ．キン（T. J. King）共著、「ポリシリコン・シン・フィルム・トランジスター・ファブリケイテッド・アット・１００°Ｃ・オン・ア・フレキシブル・プラスチック・サブストレート（Polysilicon thin film transistors fabricated at 100oC on a flexible plastic substrate）」、インターナショナル・エレクトロン・デヴァイシーズ・ミーティング，１９９８．ＩＥＤＭ９８・テクニカル・ダイジェスト（International Electron Devices Meeting, 1998. IEDM 98 Technical Digest.）ｐ．２５７−２６０
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする技術的課題は、熱処理に依存しなくても大粒径を有するｐｏｌｙ−Ｓｉを形成できる多結晶シリコン薄膜の製造方法およびそれを利用した薄膜トランジスタの製造方法を提供することである。
【０００７】
本発明が解決しようとする他の技術的課題は、高い電子移動度を有する多結晶シリコン薄膜の製造方法およびそれを利用した薄膜トランジスタの製造方法を提供することである。
【０００８】
本発明が解決しようとするさらに他の技術的課題は、大粒径を有するｐｏｌｙ−Ｓｉを備え、フラットバンド電圧が低いゲート絶縁層を有するｐｏｌｙ−Ｓｉ薄膜トランジスタを、低温処理で製造する、薄膜トランジスタの製造方法を提供することである。
【課題を解決するための手段】
【０００９】
本発明によるｐｏｌｙ−Ｓｉ薄膜の製造方法は、希釈ヘリウムを利用したＩＣＰ−ＣＶＤ（Inductively Coupled Plasma Chemical Vapor Deposition）により基板にシリコン薄膜を形成することを特徴とする。
【００１０】
本発明による薄膜トランジスタの製造方法は、ｐｏｌｙ−Ｓｉ活性層と、そのｐｏｌｙ−Ｓｉ活性層上に形成されるゲート絶縁層と、前記ゲート絶縁層上に形成されるゲートとを具備する薄膜トランジスタを製造する方法において、前記ｐｏｌｙ−Ｓｉ活性層を形成する段階に、希釈ヘリウムを利用したＩＣＰ−ＣＶＤにより基板にシリコン薄膜を蒸着する段階を含むことを特徴とする。
【００１１】
前記希釈ヘリウムの組成はＨｅ／ＳｉＨ4であり、Ｈｅ／ＳｉＨ4の比は６以上１２以下であり、望ましくは、１０、すなわちＨｅ：ＳｉＨ4＝２０：２である。また、前記ＩＣＰ−ＣＶＤによるシリコンの蒸着率はほぼ２.８Å／ｓｅｃである。本発明の製造方法は蒸着により得られたｐｏｌｙ−Ｓｉを熱処理することによって、Ｓｉの結晶粒のサイズを増加させ、望ましくは、ＥＬＡ（Excimer Laser Annealing）によりｐｏｌｙ−Ｓｉを熱処理する。ＥＬＡは、好ましくは、（所定時間）段階的にエネルギーを増加させながら（数回）行われる。
【００１２】
前記ＴＦＴの製造方法において、望ましくは、前記ゲート絶縁層は、ＩＣＰ−ＶＣＤを利用して形成される。また、前記ＴＦＴの製造方法は、望ましくは、前記ゲート絶縁層および前記シリコン薄膜のうちの少なくとも一方を熱処理する段階を含む。前記ゲート絶縁層および／または前記シリコン薄膜の熱処理もＥＬＡを利用する。
【発明の効果】
【００１３】
本発明によれば、たとえば１５０℃の低温で、ＩＣＰ−ＣＶＤによりヘリウムで希釈されたシランガス（Ｈｅ／ＳｉＨ4）を用いてＳｉ薄膜を形成するので、非晶質でない多結晶状態のＳｉ薄膜を得ることができる。このように蒸着時点で既に多結晶化されたＳｉは、選択的かつ追加的におこなわれるＥＬＡにより粒径がさらに大きくなり、その結果、電気的特性がさらに改善されて、例えば１００ｃｍ2／Ｖｓ以上の移動度が達成される。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照しながら本発明に多結晶シリコン（ｐｏｌｙ−Ｓｉ）薄膜の製造方法およびそれを利用した薄膜トランジスタ（ＴＦＴ）の製造方法を詳細に説明する。
【００１５】
１．シリコン薄膜の蒸着
ＩＣＰ−ＣＶＤは、高密度プラズマを生成するため、高い蒸着率を保証する。このＩＣＰ−ＣＶＤが使用するプラズマは、フィルム成長領域に対するイオン損傷を減少させることができる遠隔プラズマの一種として知られている。
【００１６】
このようなＩＣＰ−ＣＶＤにより、ｐｏｌｙ−Ｓｉ ＴＦＴの活性層を形成した。このとき、ヘリウムで希釈されたシランガス（Ｈｅ／ＳｉＨ4）が利用され、基板温度（substrate temperature）は１５０℃、圧力は２５ｍＴｏｒｒを維持する。そして、Ｈｅ／ＳｉＨ4の比は１０、すなわちＨｅ：ＳｉＨ4＝２０：２［ｓｃｃｍ］であり、蒸着率は２.８Å／ｓｅｃである。
【００１７】
図１は、上述の条件でＩＣＰ−ＣＶＤにより蒸着されたシリコンフィルムのラマンスペクトルを示すグラフである。得られたシリコンフィルムの結晶構造は、図１の実測値（measured）が示すように、波数（Wave number）が５２０ｃｍ-1でラマン強度（Raman intensity）がドミナントピークを示す良好な特性を示すものに形成された。また、非晶質／中間相が、この蒸着されたシリコンフィルムで観測された。
【００１８】
約６０％の結晶容積分率（volume fraction）の結晶成分が得られることが計算された。ｐｏｌｙ−Ｓｉフィルムの良好な形成は、フィルム成長領域で、強いイオンが結晶成長を妨害するイオン衝撃と呼ばれる現象が減少したことに起因するものと考えられる。
【００１９】
シリコン薄膜を形成するために、上述のようなヘリウム希釈剤ではなく、水素希釈剤を使用すると、シリコン薄膜の水素成分濃度が１０〜１２％に達することがあるが、水素成分濃度が高いとＥＬＡによる熱処理工程で水素の爆発的噴散現象が生じるので、水素成分を下げるため何らかの対処が必要となる。ヘリウム希釈剤を使用して成膜したシリコンフィルムの水素成分を図２に示すフーリエ変換赤外分光法（Fourier transform infrared spectroscopy：ＦＴ−ＩＲ）により計算した。図２を参照すれば、ほとんどがジハイドライド、すなわちＳｉ−Ｈ2ボンディング（２０９０ｃｍ-1）であり、一部がモノハイドライド、すなわちＳｉ−Ｈボンディングであるが、水素成分は全体として４％を超えないことがわかった。このような水素成分の減少は表面反応を起こすために越えねばならないエネルギー障壁を減少させる不活性ガスであるヘリウム（Ｈｅ）の効果である。
【００２０】
２．ＥＬＡによる熱処理
本実施例では、熱処理工程に、加熱炉（ファーネス）を利用せずに、エキシマレーザを利用する。前記のようにＩＣＰ−ＣＶＤにより形成されたシリコン薄膜をＸｅＣｌ（λ＝３０８ｎｍ）エキシマレーザで熱処理（アニーリング）する。このとき、水素の急な噴散を防止するために、エキシマレーザの照射は、低いエネルギー密度（１００ｍＪ／ｃｍ2）から高いエネルギー密度（２１０ｍＪ／ｃｍ2）に段階的にそのエネルギー密度を増加させながら進める。エネルギー増加値は１０ｍＪ／ｃｍ2であり、したがって１００ｍＪ／ｃｍ2から１０ｍＪ／ｃｍ2ずつ１０段階増加する。
【００２１】
段階的に熱エネルギーを増加させる上述のような段階的エキシマレーザの照射により、シリコン薄膜の脱水素反応が進み、それと同時にシリコンの再結晶化が進む。図３は、前記のＥＬＡにより大きい粒子に形成された８００Åの厚さを有するｐｏｌｙ−Ｓｉ薄膜を示すＳＥＭ写真である。図３のＳＥＭ写真から、ＩＣＰ−ＣＶＤにより得られたｐｏｌｙ−ＳｉがＥＬＡによってより大粒径を有するように再結晶化されたことが分かる。図４は、ＥＬＡにより再結晶化されたｐｏｌｙ−Ｓｉ薄膜の断面を示すＳＥＭ写真である。図４のＳＥＭ写真から、前記ｐｏｌｙ−Ｓｉが十分に再結晶化され、そしてＥＬＡにより形成された結晶粒界が明確になっていることが観測される。
【００２２】
前記の２つの過程、すなわちＩＣＰ−ＣＶＤによるシリコン薄膜の蒸着およびＥＬＡによる熱処理過程は、本発明の一実施形態に係るｐｏｌｙ−Ｓｉ薄膜の製造方法に関連する。
【００２３】
後述する説明は、前記２つの過程に連続するものであって、電子素子の一種である動的スイッチング素子として広く利用されているＴＦＴの製造方法に関するものであり、本発明の一実施形態を説明するものである。
【００２４】
３．ゲート絶縁層の蒸着
前記過程を通じて得られたｐｏｌｙ−Ｓｉを活性層として利用するＴＦＴを製造するために、まず前記ｐｏｌｙ−Ｓｉ上にＨｅガスとＮ2Ｏガスとシラン（ＳｉＨ4）ガスとを利用したＩＣＰ−ＣＶＤによりゲート絶縁膜としてのＳｉＯ2薄膜を形成する。このとき、基板温度を１５０℃に維持するとともに、処理圧力は３０ｍＴｏｒｒに設定する。また、Ｈｅ：Ｎ2Ｏ：ＳｉＨ4の成分比は１００：２０：５［ｓｃｃｍ］とする。
【００２５】
図５は、製造されたゲート絶縁層のＲＦパワー（２００Ｗ、４００Ｗ、６００Ｗ）別の降伏電界の差を示す。図５に示すように、ＲＦパワーが４００Ｗである場合、降伏電界は６.２ＭＶ／ｃｍであり、特性上ＲＦパワーが高いほど降伏電界を増加させるのに有利であることが分かる。
【００２６】
図６は、ＩＣＰ−ＣＶＤにより形成されたＳｉＯ2薄膜のＣ−Ｖ特性（１ＭＨｚでＬＣＲメータで測定）を示すグラフである。図６は、２５ｍＴｏｒｒの処理圧力下で４００Ｗ、４５０Ｗ、５００ＷのＲＦパワーで蒸着されたゲート絶縁層に対する特性であって、ガス成分比はＨｅ：Ｎ2Ｏ：ＳｉＨ4＝１００：２０：５［ｓｃｃｍ］である。
【００２７】
図６に示すように、ＳｉＯ2薄膜とその界面に存在する電荷によりフラットバンド電圧は−５Ｖ以下となる。ＲＦパワーが増加すれば、フラットバンド電圧は負の方向にさらにシフトする。界面とＳｉＯ2薄膜に存在する電荷はＲＦパワーが減少するほど共に減少する。界面トラップの有効密度は１０11／ｃｍ2オーダーである。図７は、４００ＷのＲＦパワー、Ｈｅ：Ｎ2Ｏ：ＳｉＨ4＝１００：２０：５［ｓｃｃｍ］、２５ｍＴｏｒｒという処理条件のＩＣＰ−ＣＶＤにより蒸着された前記ＳｉＯ2薄膜とそれをホットプレート上で２００℃と４００℃で熱処理したＳｉＯ2薄膜のＣ−Ｖ特性（１ＭＨｚでＬＣＲメータで計測）とを比較して示したグラフである。図７に示されたように熱処理温度が高いほどフラットバンド電圧と同じＣ−Ｖ特性が改善され、そして界面トラップ密度が著しく改善される。すなわち、良質のｐｏｌｙ−Ｓ ＴＦＴを得るためにはゲート絶縁層として使われるＳｉＯ2薄膜の熱処理が必要であるということになる。しかし、ＴＦＴの基板がガラスではないプラスチック材料よりなる場合、ＳｉＯ2薄膜の熱処理時に加えられる熱によって基板が変形してしまうことにないよう、ＳｉＯ2薄膜の熱処理時の温度は適切に折衝されねばならない。
【００２８】
ＳｉＯ2薄膜を効果的に熱処理しながらもプラスチックのような基板の熱変形を防止するための多様な研究を行なう過程で、本願発明者は、ＥＬＡによりＳｉＯ2薄膜を熱処理することによって良い結果を得られることを見出した。便宜上、シリコンウェーハ上にＳｉＯ2薄膜を前記のような条件のＩＣＰ−ＣＶＤで蒸着した後、ＥＬＡを施す実験を行った結果、図８に示すような、Ｃ−Ｖ特性が良好なＳｉＯ2薄膜を得た。
【００２９】
図８は、ＥＬＡの処理前とその後とのＳｉＯ2薄膜のＣ−Ｖ特性を示す。ＥＬＡ時にレーザは４３０ｍＪ／ｃｍ2のエネルギー密度で総２０回照射された。その結果、フラットバンド電圧が＋１.４Ｖシフトし、それによって界面またはＳｉＯ2に存在する電荷の減少が起きた。
【００３０】
４．ＴＦＴ製造のための全工程の概略的説明
前記１〜３段階はＴＦＴを製造する工程のうち最も重要な工程であり、その他の工程は一般的に知られた方法に従い実施することができる。ここでは、その概要を簡単に説明する。
【００３１】
本発明によるＴＦＴ製造工程の特徴は、１５０℃の低温処理によってｐｏｌｙ−ＳｉおよびＳｉＯ2を製造することであり、それによって、プラスチックのような熱に弱い基板に良質のＴＦＴを得ることができる。すなわち、本発明によってプラスチックをＴＦＴの基板として使用できるようになる。
【００３２】
図９に示す工程フローチャートを参照すれば、まず、基板、例えばガラスまたはプラスチック基板にＳｉを蒸着する（Ｓ１０）。このときのＩＣＰ−ＣＶＤを利用しておこなわれる蒸着工程は、前記の「１．シリコン薄膜の蒸着」で説明した条件に従うものとする。これを通じて基板上にｐｏｌｙ−Ｓｉシリコンが形成される。このような、熱処理を伴わない蒸着によって直ちにｐｏｌｙ−Ｓｉを得ることができることは本発明の技術的特徴の１つである。
【００３３】
ｐｏｌｙ−Ｓｉが蒸着された後、それをＴＦＴで活性層として利用するために、ソースドレインなどに対する不純物注入を行ない（Ｓ１１）、それを段階的ＥＬＡにより熱処理する（Ｓ１２）。ＥＬＡも、前記の「２．ＥＬＡによる熱処理」で説明した条件に従っておこなわれるものとする。
【００３４】
熱処理の後に、前記ｐｏｌｙ−Ｓｉを活性層の形態でパターニングする（Ｓ１３）。パターニングは一般的に知られたＲＩＥ（Reactive Ion Etching）などのドライエッチング法を利用する。
【００３５】
活性層がパターニングされた後でゲート絶縁層として使われるＳｉＯ2薄膜を形成する（Ｓ１４）。ＳｉＯ2薄膜は前記の「３．ゲート絶縁層の蒸着」の条件に従い、この過程を通じてＳｉＯ2のＥＬＡ熱処理も行われる（Ｓ１５）。ＳｉＯ2ｄｍｌの熱処理時には１２０〜１４０ｍＪ／ｃｍ2のエネルギー密度のレーザを照射する。
【００３６】
ＳｉＯ2ゲート絶縁層が完成された後には、全面的に１２０℃でＡｌなどの金属膜を蒸着した後（Ｓ１６）、それをパターニングしてゲート（電極）を完成する（Ｓ１７）。
【００３７】
ゲートが完成された後、その上に、１５０℃でＩＣＰ−ＣＶＤによりＩＬＤ（intermetal dielectric）として、例えばＳｉＯ2を形成し（Ｓ１８）、次いで、いわゆるコンタクトホールの形成および金属化（metallization）を経ることによって目的とするｐｏｌｙ−Ｓｉ ＴＦＴを得る（Ｓ１９）。
【００３８】
表１は、異なるＥＬＡ条件下で熱処理されたものでドーピングされたＳｉ薄膜の面抵抗を示す。第１データは、１１０ｍＪ／ｃｍ2のエネルギー密度を有するエキシマレーザを１０回照射した結果であって、面抵抗が１１３８Ω／ｓｑを示すことが分かる。第２データは、エネルギー密度が１２０ｍＪ／ｃｍ2であり、照射回数は１０回であって、その結果は８３０Ω／ｓｑであることが分かる。一方、第３データは、段階的にエネルギー密度を増加させながらレーザを数回ずつ照射した結果を示すが、このときの結果は２２４Ω／ｓｑであることが分かる。第３データは１１０ｍＪ／ｃｍ2のエネルギー密度で１０回照射、１４０ｍＪ／ｃｍ2のエネルギー密度で５回照射、そして１６０ｍＪ／ｃｍ2のエネルギー密度で５回照射した結果である。
【００３９】
【表１】
2005175476.tif 000003
【００４０】
図１０および図１１は、一般的に知られた１００ｃｍ2／Ｖｓの移動度に比べて、顕著に改善された本発明によるｐｏｌｙ−Ｓｉ ＴＦＴの電気的特性を示す。このような本発明によって製造されたＴＦＴの電気的特性を表２に要約して示す。
【００４１】
【表２】
2005175476.tif 000004
【００４２】
前記表２に示すように、本発明によって製造されたＴＦＴは、その最大移動度（Maximum mobility）が１４０ｃｍ2／Ｖｓであって、従来の移動度である１００ｃｍ2／Ｖｓに比べて大幅に向上した。そして、閾値下の振れ（Subthreshold Swing）は、その最小値が０.５２Ｖ／ｄｅｃである。このＴＦＴは熱処理、またはポストアニーリングが行われていないことが作用している。ゲート絶縁層に対するレーザ素子の効果に対する分析によれば、図１０に示すように、エネルギー密度が１２０〜１４０ｍＪ／ｃｍ2、望ましくは、１３０ｍＪ／ｃｍ2の調節されたエキシマレーザがＴＦＴの電気的特性を改善するのに役に立つことが確認された。そして、エネルギー密度が２００ｍＪ／ｃｍ2に増加した場合、かえって、電気的特性が劣化して、ドレイン電流が大幅に減少したことが分かる。これはゲート絶縁層に対する過度なエネルギー密度のレーザ照射により追加的な欠陥が発生したことに起因すると考えられる。
【００４３】
図１１は、本発明によるＴＦＴのＶGSが１、３、５Ｖである場合の、ドレインバイアスの変化によるドレイン電流の変化を示す。図１１のグラフで、３個の変化曲線を下から１、３、５ＶのＶGSに対応する。また、このとき、ゲートの幅と長さはそれぞれ２０および１０μｍである。
【００４４】
以上、本発明の理解を助けるために、幾つかの典型的な実施形態を図示し説明したが、個々に記載された実施形態は、本発明を例示するものにほかならず、本発明の技術的範囲を制限するものではない。そして、本発明は図示して説明された構造と配列に限定されないことを理解されねばならず、多様な他の修正が当業者によってなされうるものであると理解される。
【産業上の利用可能性】
【００４５】
本発明の多結晶シリコン（ｐｏｌｙ−Ｓｉ）薄膜の製造方法は、フラットパネルディスプレイ素子、特にプラスチックを基板として使用するＡＭＬＣＤ（Active Matrix Liquid Crystal Display）、ＡＭＯＬＥＤ（Active Matrix Organic Light-Emitting Diode）、太陽電池、半導体メモリ素子などの製造方法として適している。このようなｐｏｌｙ−Ｓｉ薄膜は、特に、高い電子移動度と応答性とを要求し、特にプラスチックを基板として使用するＴＦＴに極めて適している。このようなＴＦＴは前記のようなＡＭＬＣＤ、ＡＭＯＬＥＤの他にＴＦＴをスイッチング素子、または増幅素子として利用する他のあらゆる電子装置に適用することができる。
【図面の簡単な説明】
【００４６】
【図１】本発明により製造されたシリコン薄膜のラマンスペクトルを示すグラフである。
【図２】ＩＣＰ−ＣＶＤにより１５０℃で低温成長されたシリコン薄膜のＦＴ−ＩＲスペクトルを示すグラフである。
【図３】ＥＬＡにより熱処理された本発明によるｐｏｌｙ−Ｓｉ薄膜を示すＳＥＭ写真である。
【図４】ＥＬＡにより再結晶化された本発明によるｐｏｌｙ−Ｓｉ薄膜の断面を示すＳＥＭ写真である。
【図５】本発明により製造されたゲート絶縁層のＲＦパワー（２００Ｗ、４００Ｗ、６００Ｗ）別降伏電界の差を示すグラフである。
【図６】ＩＣＰ−ＣＶＤにより形成された本発明によるＳｉＯ2薄膜のＣ−Ｖ特性（１ＭＨｚでＬＣＲメータで測定）を示すグラフである。
【図７】４００ＷのＲＦパワー、Ｈｅ：Ｎ2Ｏ：ＳｉＨ4＝１００：２０：５［ｓｃｃｍ］、２５ｍＴｏｒｒ処理条件のＩＣＰ−ＣＶＤにより蒸着された前記ＳｉＯ2薄膜とそれをホットプレート上で２００℃と４００℃で熱処理したＳｉＯ2薄膜のＣ−Ｖ特性（１ＭＨｚでＬＣＲミラーで計測）を比較して示したグラフである。
【図８】本発明によってＥＬＡ遂行前とその後のＳｉＯ2薄膜のＣ−Ｖ特性を示すグラフである。
【図９】本発明によるＴＦＴの製造方法の工程フローチャートである。
【図１０】本発明によるｐｏｌｙ−Ｓｉ ＴＦＴの電気的特性を示すグラフである。
【図１１】本発明によるＴＦＴのゲート−ソース電圧ＶGSが１、３、５Ｖである場合の、ドレインバイアスの変化によるドレイン電流の変化を示すグラフである。
【図１】
2005175476.tif 000005
【図２】
2005175476.tif 000006
【図５】
2005175476.tif 000007
【図６】
2005175476.tif 000008
【図７】
2005175476.tif 000009
【図８】
2005175476.tif 000010
【図９】
2005175476.tif 000011
【図１０】
2005175476.tif 000012
【図１１】
2005175476.tif 000013
【図３】
2005175476.tif 000014
【図４】
2005175476.tif 000015