(57)【要約】【課題】  ＰＷＭ駆動するインバータ装置で、精度よく安価に相電流を検出する電流検出装置を提供する。【解決手段】  多相インバータは、直列接続された２つのスイッチング素子（Ｑ１とＱ２、Ｑ３とＱ４、Ｑ５とＱ６）の３アームからなり、その３アームは直流電源１に並列に接続される。各スイッチング素子はスイッチング信号生成手段１３によりＰＷＭ駆動される。下側のスイッチング素子が全てオン状態のタイミングに同期してサンプリング手段６はサンプリング信号ＰＡを作成する。このＰＡ信号の入力を受けて、相電流検出手段は、多相インバータの出力端子から検出した電圧(オン抵抗に生じた電圧)から、相電流信号(ＰＩＵ，ＰＩＶ，ＰＩＷ)を算出する。【選択図】図１
2005102349.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された２つのスイッチング素子より成るアームを、直流電源に出力相数組並列に接続してなる多相インバータと、前記各スイッチング素子をＰＷＭ駆動するスイッチング信号生成手段と、前記多相インバータにおける下側のスイッチング素子が全てオン状態のタイミングに同期してサンプリング信号を出力するサンプリング手段と、前記多相インバータの出力端子から検出した電圧に基づき、前記サンプリング信号に同期して相電流信号を算出する相電流検出手段とを有することを特徴とする電流検出装置。
【請求項２】
直列接続された２つのスイッチング素子より成るアームを、直流電源に出力相数組並列に接続してなる多相インバータと、前記各スイッチング素子をＰＷＭ駆動するスイッチング信号生成手段と、前記多相インバータにおける上側のスイッチング素子が全てオン状態のタイミングに同期してサンプリング信号を出力するサンプリング手段と、前記多相インバータの出力端子から検出した電圧に基づき、前記サンプリング信号に同期して相電流信号を算出する相電流検出手段とを有することを特徴とする電流検出装置。
【請求項３】
前記多相インバータの入力側に流れる電流を検出する電流検出器と、前記電流検出器の電圧信号により補正情報を出力する補正情報出力手段と、前記補正情報出力手段の信号により前記相電流検出手段の出力を補正する相電流補正手段とを有することを特徴とする請求項１もしくは２に記載の電流検出装置。
【請求項４】
直列接続された２つのスイッチング素子より成るアームを、直流電源に出力相数組並列に接続してなる多相インバータと、前記各スイッチング素子をＰＷＭ駆動するスイッチング信号生成手段と、前記多相インバータにおける下側のスイッチング素子と直流電源の負側との間にそれぞれ挿入した電流検出器と、前記下側のスイッチング素子が全てオン状態のタイミングに同期してサンプリング信号を出力するサンプリング手段と、前記各電流検出器から検出した両端電圧に基づき、前記サンプリング信号に同期して相電流信号を算出する相電流検出手段とを有することを特徴とする電流検出装置。
【請求項５】
前記サンプリング手段は、遅延手段を備え、その遅延手段を介して前記サンプリング信号を出力する請求項１〜４のいずれかに記載の電流検出装置。
【請求項６】
前記スイッチング信号生成手段は、出力相数個の信号波を生成する信号波発生手段と、所定周波数の搬送波を生成する搬送波発生手段と、前記信号波と前記搬送波を比較して前記スイッチング素子にＰＷＭ信号を供給する駆動信号発生手段とより成ることを特徴とする請求項１〜５のいずれかに記載の電流検出装置。
【請求項７】
前記信号波の振幅と前記搬送波の振幅を比較する振幅判断手段を更に有し、前記信号波の振幅の方が小さい場合に前記相電流検出手段の出力を有効とすることを特徴とする請求項６に記載の電流検出装置。
【請求項８】
前記信号波の振幅と前記搬送波の振幅を比較する振幅判断手段を更に有し、前記信号波の振幅の方が大きい場合に前記スイッチング信号生成手段は所定周波数の電流強制検出信号を出力することを特徴とする請求項６に記載の電流検出装置。
【請求項９】
前記信号波発生手段は、更にＤ／Ａ変換回路を有し、前記Ｄ／Ａ変換回路の出力により信号波を生成することを特徴とする請求項６に記載の電流検出装置。
【請求項１０】
前記信号波発生手段は、電圧を印加することにより磁束を電圧に変換する磁電変換素子により信号波を生成することを特徴とする請求項６に記載の電流検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＷＭインバータの出力電流を検出する装置に関するもので、主としてモータ駆動装置に利用される。
【背景技術】
【０００２】
近年、モータを駆動するインバータにおいて、高効率化を図るためにＰＷＭインバータが主に利用されている。また、モータを安定に、さらに高効率に駆動するためには、過電流を防止したり、モータの逆起電圧と電流の位相を合わせる等の必要があり、そのためにモータの電流情報が必要不可欠となる。
【０００３】
この電流情報を得る従来技術としては、直流回路部にシャント抵抗器を挿入し、その電圧降下を電流情報とする方法がよく知られている。一例として、特許文献１において、シャント抵抗器間の電圧をインバータ部のスイッチングモードによりサンプルホールドし、その電圧値を相電流情報とする方法が開示されている。この方法はモータの相電流を特別な電流センサを必要とせず検出できるので、低コスト化が図れるが、反面、シャント抵抗器により損失が発生し、全体的な効率が低下する問題点がある。
【０００４】
また、電流情報を得るための別の従来技術としては、上記のようなシャント抵抗器を使用せず、インバータを構成する各アームに電界効果型トランジスタを用いて、それのオン抵抗を検出して用いる方法がある。一例として特許文献２にその技術が開示されており、その要部を示す図１８に従い、説明する。
【０００５】
図１８において、６個の電界効果型トランジスタ（以下、ＦＥＴと記す）Ｑ１１〜Ｑ１６がフルブリッジに接続されており、直流電源１０１に接続されている。ブラシレスモータ１０２の固定子巻線の各相は、ＦＥＴの上アームと下アームの接続点（Ｕ，Ｖ，Ｗ）に接続されている。駆動回路１０３は、ブラシレスモータ１０２のロータ位置を検出するロータ位置検出回路１０４の信号に基づき、各ＦＥＴ（Ｑ１１〜Ｑ１６）のゲートをオン、オフ制御して、ブラシレスモータ１０２を回転制御する。
【０００６】
ここで電流検出回路１０７は、接続点（Ｕ，Ｖ，Ｗ）の電圧を検出して、下側アームのＦＥＴ（Ｑ１２，Ｑ１４，Ｑ１６）のゲート端子を制御するように構成されている。電流検出回路１０７の内部には比較器（図示しない）を有しており、接続点（Ｕ，Ｖ，Ｗ）の電圧が一定値より高くなると、この比較器の出力が"Ｌ"になり、下側アームのＦＥＴ（Ｑ１２，Ｑ１４，Ｑ１６）を強制的にオフにする。
【０００７】
即ち、各ＦＥＴに流れる電流が一定値より大きくなると、そのＦＥＴのオン抵抗による電圧降下が大きくなり、それを検出して電流を遮断するように動作する。言い換えれば、ＦＥＴのオン抵抗を利用して、過電流保護機能を持たせたものであり、従って、電流検出回路１０７で検出される電流は、電流の大小関係しかわからない。また、この方法の場合は、前述のような効率低下の要因となるシャント抵抗を用いなくてもよいという利点はあるが、高い周波数でスイッチングを行わず、かつ、電気角１２０°未満の駆動に限定されるという問題点を有する。
【特許文献１】特開平２−１９７２９５
【特許文献２】特開昭６４−８８９７
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、上記従来の技術では次のような課題があった。先ずシャント抵抗器を用いる方法では、シャント抵抗器による損失が発生し、効率低下に繋がること、また、インバータの上下スイッチング素子の導通状態に応じて検出する電流を切りかえるために、検出電流波形に不連続部分が発生すること、などである。具体的には、例えば３相モータを駆動するインバータにおいて、Ｕ相の上側とＶ相の下側とＷ相の下側が導通状態にある場合のシャント抵抗器による検出可能な電流は、インバータからモータへ流入する電気角１２０°未満に限定される。他のスイッチング状態においても同様に、各相の電気角１２０°未満の電流が検出可能である。これらの各々の検出電流を合成すれば、理論的には全電気角の電流が検出可能になる。
【０００９】
しかしながら実際には、例えば光ディスク用モータに代表される情報機器駆動用モータにおいては、比較的高周波スイッチング（２０〜１００ｋＨｚ）を行ない、更にスイッチングノイズを除去する処理をして電流を検出するため、一つのスイッチング状態における検出可能区間は１２０°を大きく下回ることになる。そのために、各々の検出電流を合成しても、不連続部を含む電流波形しか得られないことになる。
【００１０】
次に上記ＦＥＴのオン抵抗を検出する方法では、１８０°通電のように常に３相全ての上下スイッチング素子のどちらかが導通している状態であると、スイッチング状態が短時間で切り替わるため、その影響を受け、安定した電流の検出ができない。即ちこの方法で安定した電流を検出するためには、実質的に電気角１２０°未満の通電駆動、もしくは高周波スイッチングしない駆動に限られることになる。
【００１１】
本発明の目的は、モータの相電流を、センサやシャント抵抗なしで、下側もしくは上側のＦＥＴのスイッチング状態のみで検出可能とした電流検出装置を提供することにある。
【課題を解決するための手段】
【００１２】
本発明の電流検出装置は、直列接続された２つのスイッチング素子より成るアームを、直流電源に出力相数組並列に接続してなる多相インバータと、前記各スイッチング素子をＰＷＭ駆動するスイッチング信号生成手段と、前記多相インバータにおける下側もしくは上側のスイッチング素子が全てオン状態のタイミングに同期してサンプリング信号を出力するサンプリング手段と、前記多相インバータの出力端子から検出した電圧に基づき、前記サンプリング信号に同期して相電流信号を算出する相電流検出手段とを有することを特徴とする。
【発明の効果】
【００１３】
以上のように、本発明の電流検出装置によれば、ＰＷＭ駆動するインバータにおいて、モータの相電流を、センサやシャント抵抗器なしで、下側または上側のスイッチング素子のスイッチング状態のみで検出できるので、損失が少なく、部品点数の増大を招くことなく低コスト化を実現できる。また電流検出に不連続部がなく、全区間の検出が可能であり、電気角１２０°を越える通電や高周波のスイッチングにも適応できる。更に補助的に電流検出器を付加することにより、スイッチング素子のオン抵抗のバラツキを除去し、より高精度の電流検出が実現できる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の電流検出装置を、好ましい実施の形態により、図面を参照して、詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１を示す回路図である。図１において、Ｑ１〜Ｑ６は、いずれも電界効果型トランジスタ（ＦＥＴ）であり、Ｑ１とＱ２、Ｑ３とＱ４、Ｑ５とＱ６は、それぞれ直列に接続され、それら３つの直列回路が、直流電源１に接続されている。ここでＱ１とＱ２の２つのＦＥＴの直列回路にてＵ相アームを構成し、Ｑ３とＱ４の２つのＦＥＴの直列回路にてＶ相アームを構成し、Ｑ５とＱ６の２つのＦＥＴの直列回路にてＷ相アームを構成している。また、Ｑ１、Ｑ３、Ｑ５の３つのＦＥＴにて上側アームを、またＱ２，Ｑ４，Ｑ６の３つのＦＥＴにて下側アームを構成している。
【００１５】
ブラシレスモータ２は、その固定子にＵ相巻線ＬＵ、Ｖ相巻線ＬＶ、Ｗ相巻線ＬＷを有し、その一端は共通接続されている。一方、各巻線の他端については、Ｑ１とＱ２の接続点ＵがＵ相巻線に、Ｑ３とＱ４の接続点ＶがＶ相巻線に、Ｑ５とＱ６の接続点ＷがＷ相巻線に接続されている。また、それぞれのＦＥＴ（Ｑ１〜Ｑ６）には、フライホイールダイオードＤ１〜Ｄ６が並列に接続されている。なお、このフライホイールダイオードＤ１〜Ｄ６は、各ＦＥＴの寄生ダイオードを使うことにより省略することが可能である。
【００１６】
信号波発生手段４、搬送波発生手段５、及び駆動信号発生手段３にてスイッチング信号生成手段１３を構成している。駆動信号発生手段３は、信号波発生手段４と搬送波発生手段５で作成した信号が入力され、所定のＰＷＭ信号を合成して、信号ＰＱ１〜ＰＱ６として、各ＦＥＴ（Ｑ１〜Ｑ６）のゲートに入力する。サンプリング手段６は、信号ＰＱ２，ＰＱ４，ＰＱ６が入力され、サンプリング信号ＰＡを相電流検出手段７に入力する。相電流検出手段７は、このサンプリング信号ＰＡとＵ，Ｖ，Ｗ点の電圧が入力され、相電流信号としてＰＩＵ，ＰＩＶ，ＰＩＷを出力する。
【００１７】
図２にこの駆動信号発生手段３の具体的な回路図を示している。信号波発生手段４からの３つの信号ＰＳＵ，ＰＳＶ，ＰＳＷが、比較器３０１，３０２，３０３のそれぞれ非反転端子に入力され、搬送波発生手段５からの信号ＰＨと比較される。この比較器の出力は、上側スイッチング素子の駆動信号ＰＱ１，ＰＱ３，ＰＱ５となる。同時にそれらの信号は、インバータ素子３０４，３０５，３０６にてそれぞれ反転され、下側スイッチング素子の駆動信号であるＰＱ２．ＰＱ４，ＰＱ６となる。
【００１８】
図３にサンプリング手段６の回路図を示している。図３において、下側ＦＥＴの駆動信号であるＰＱ２，ＰＱ４，ＰＱ６は、ＡＮＤ素子６０１に入力され、その論理積出力Ｐ６Ａは、ワンショットマルチバイブレータ６０３にて遅延要素を持たせた後、インバータ素子６０４にて反転され信号Ｐ６Ｃとなる。このＰ６Ｃと前記信号Ｐ６ＡとがＡＮＤ素子６０２に入力され、論理積であるサンプリング信号ＰＡが得られ、相電流検出手段７に入力される。なお、このワンショットマルチバイブレータ６０３は、例えば、ＲＣによる遅延回路等、他の手段による遅延要素に置き換えることができる。
【００１９】
図４に相電流検出手段７の回路図を示している。図４において、前述のサンプリング信号ＰＡが入力されると、各アナログスイッチＡＳ１，ＡＳ２，ＡＳ３がオンとなり、Ｕ点、Ｖ点、Ｗ点の電圧がそれぞれコンデンサーＣ１，Ｃ２，Ｃ３にサンプルホールドされ、相電流信号ＰＩＵ，ＰＩＶ，ＰＩＷとして出力される。
【００２０】
次に図１〜図８を参照して、この実施の形態１の動作を詳細に説明する。図５は、信号波発生手段４と搬送波発生手段５の信号を受けて、駆動信号発生手段３がＰＷＭ信号を生成する状態を模式的に示している。
【００２１】
信号波発生手段４は、その内部にＤ／Ａ変換回路を有し（図示しない）外部から入力されたデジタル信号より、１２０°位相差を持つ３つの正弦波状の信号波ＰＳＵ，ＰＳＶ，ＰＳＷを生成し、駆動信号発生手段３に入力する。なお、この信号波ＰＳＵ，ＰＳＶ，ＰＳＷは、正弦波状信号に限定されるものではない。同様に、搬送波発生手段５は、所定の周波数を有する三角波ＰＨを生成し、駆動信号発生手段３に入力する。
【００２２】
駆動信号発生手段３は、信号波ＰＳＵと搬送波ＰＨを比較して、信号ＰＱ１とその反転信号であるＰＱ２を出力する。同様に、信号波ＰＳＶと搬送波ＰＨを比較して、信号ＰＱ３とその反転信号であるＰＱ４を出力し、また、信号波ＰＳＷと搬送波ＰＨを比較して、信号ＰＱ５とその反転信号であるＰＱ６を出力する。この結果、この駆動信号発生手段３の出力信号ＰＱ１〜ＰＱ６は、図５に示すパルス列となり、各ＦＥＴ（ＰＱ１〜ＰＱ６）のゲートに供給され、Ｑ１〜Ｑ６のＦＥＴがスイッチング駆動されることにより、ブラシレスモータ２が所定のトルクで駆動される。
【００２３】
周知の様に前記信号波ＰＳＵ、ＰＳＵ、ＰＳＷの振幅を変えることにより、ＰＱ１〜ＰＱ６の各パルス列のデューティが変わり、モータ２の発生トルクを変えることができる。なお上側ＦＥＴと下側ＦＥＴとが切り替わる時点では、短絡防止のため、数１０〜数１００ｎｓ程度の上下ＦＥＴオフ期間を設ける必要があるが、説明を簡略にするため、この短絡防止時間は省略している。
【００２４】
図６に示すタイムチャートは、図５におけるＴａ部の時間軸を拡大したものである。図６において、ＰＱ２，ＰＱ４，ＰＱ６は、下側ＦＥＴの駆動信号であり、Ｐ６Ａ，Ｐ６Ｂ，Ｐ６Ｃは前述のサンプリング手段６の各部信号、ＰＡは、サンプリング手段６の出力信号、ＰＩＵ，ＰＩＶ，ＰＩＷは、相電流検出手段７の出力信号である。この図から明らかなように、サンプリング信号ＰＡは、入力信号ＰＱ２，ＰＱ４，ＰＱ６の論理積信号Ｐ６Ａより遅延時間Ｔｄ遅れて立ち上がるパルス信号となる。
【００２５】
従ってサンプリング手段６は、下側ＦＥＴ、Ｑ２，Ｑ４，Ｑ６が全てオンになった後、時間Ｔｄ遅れて立ち上がり、下側ＦＥＴ、Ｑ２，Ｑ４，Ｑ６のどれかがオフになると立ち下がるパルス信号ＰＡを出力し、相電流検出手段７に入力する。なおこの遅延時間Ｔｄを設けた目的は、上側ＦＥＴがオン状態から下側ＦＥＴがオンに切り替わった直後は、高周波スイッチングの影響等により下側ＦＥＴに流れる電流も不安定であり、この不安定領域を除外して電流検出を行なうためである。
【００２６】
ここで、図６に示すように、ＦＥＴ（Ｑ２，Ｑ６）がオン、ＦＥＴ(Ｑ４)がオフ(つまり、Ｑ３がオン)になっている時刻Ｔ１時点について考察する。この場合、図７に示されるように、直流電源１よりＦＥＴ（Ｑ３）及びＶ点を通り、Ｖ相電流ＩＶがモータ２に流入している。一方モータ２よりＵ点とＦＥＴ（Ｑ２）を通るＵ相電流ＩＵ、及びＷ点とＦＥＴ（Ｑ６）を通るＷ相電流ＩＷが流れ出している。これら各電流の関係は、周知の通りＩＶ＝ＩＵ＋ＩＷの関係が成立する。
【００２７】
一方、サンプリング信号ＰＡの出力期における任意の時刻Ｔ２について考察する。この時刻Ｔ２においては、図８に示されるように、ＦＥＴ（Ｑ２，Ｑ４，Ｑ６）がオンになっている。即ち下側ＦＥＴが全てオンの状態である。ＦＥＴ（Ｑ３）がオフになりＦＥＴ（Ｑ４）がオンになったことにより、Ｖ相電流ＩＶはＦＥＴ（Ｑ４）を逆方向に流れることになる。この時点においても前記と同様に、ＩＶ＝ＩＵ＋ＩＷの関係が成立するが、この場合、ＦＥＴ（Ｑ２）のオン抵抗をＲＱ２、ＦＥＴ（Ｑ４）のオン抵抗をＲＱ４，ＦＥＴ（Ｑ６）のオン抵抗をＲＱ６とすると、更に下記の関係が成立する。
【００２８】
Ｕ点電位＝ＩＵ×ＲＱ２
Ｖ点電位＝−ＩＶ×ＲＱ４
Ｗ点電位＝ＩＷ×ＲＱ６
【００２９】
即ち、Ｕ点、Ｖ点、Ｗ点の電位を観測すれば、Ｕ相、Ｖ相、Ｗ相の電流が計測できることになる。図６にて明らかなように、サンプリング信号ＰＡが出力された時点で、相電流検出手段７よりＵ相、Ｖ相、Ｗ相の各電流信号として、ＰＩＵ，ＰＩＶ，ＰＩＷが出力され、この相電流信号を使ってモータの各種制御を実行できる。
【００３０】
（実施の形態２）
次に図９は、本発明の実施の形態２を示す回路図である。実施の形態１との相違点は、サンプリング手段６への入力がＰＱ１，ＰＱ３，ＰＱ５となっている点である。従って、上側ＦＥＴが全てオンになったタイミングにてサンプリング信号ＰＡが出力される。ここで直流電源１の電圧をＥとし、ＦＥＴ（Ｑ１）のオン抵抗をＲＱ１、ＦＥＴ（Ｑ３）のオン抵抗をＲＱ３，ＦＥＴ（Ｑ５）のオン抵抗をＲＱ５とすると、Ｑ１がオンの時のＵ点電位は、
Ｕ点電位＝Ｅ−ＩＵ×ＲＱ１
となる。同様に、Ｑ２、Ｑ３がそれぞれオンの時のＶ点電位、Ｗ点電位は、
Ｖ点電位＝Ｅ−ＩＶ×ＲＱ３
Ｗ点電位＝Ｅ−ＩＷ×ＲＱ５
となる。
【００３１】
実施の形態１と同様に、サンプリング信号ＰＡが出力された時点で、相電流検出手段７よりＵ相、Ｖ相、Ｗ相の各電流信号として、ＰＩＵ，ＰＩＶ，ＰＩＷが出力される。
【００３２】
（実施の形態３）
次に図１０は、本発明の実施の形態３を示す回路図である。図１０において、インバータ部、スイッチング信号生成手段１３、サンプリング手段６、相電流検出手段７は、いずれも実施の形態１と同様であるので説明を省略する。実施の形態１と同様に、相電流検出手段７にはＵ点、Ｖ点、Ｗ点の電圧がそれぞれ相電流信号ＰＩＵ，ＰＩＶ，ＰＩＷとして出力される。この時、各ＦＥＴのオン抵抗ＲＱ２，ＲＱ４，ＲＱ６にバラツキがあると、相電流信号ＰＩＵ，ＰＩＶ，ＰＩＷにはこのバラツキがそのまま反映されてしまうことになる。実施の形態３では、このＦＥＴのオン抵抗のバラツキを直流電源に挿入した電流検出器（シャント抵抗器）Ｒ０で補正するものである。
【００３３】
直流電源１に直列にシャント抵抗器Ｒ０が挿入され、その両端電圧信号が、補正情報出力手段８に入力される。周知の通り、モータに流れ込む相電流とこのシャント抵抗器に流れる電流ＩＲ０との間には下記の関係が存在する。
【００３４】
Ｑ１，Ｑ４，Ｑ６がオンの時・・・ＩＲ０＝ＩＵ
Ｑ２，Ｑ３，Ｑ６がオンの時・・・ＩＲ０＝ＩＶ
Ｑ２，Ｑ４，Ｑ５がオンの時・・・ＩＲ０＝ＩＷ
【００３５】
補正情報出力手段８は、補正情報ＰＣとして上記ＩＲ０情報を相電流補正手段９に入力する。相電流補正手段９は、ＦＥＴのオン抵抗バラツキを含んだ相電流信号ＰＩＵ，ＰＩＶ，ＰＩＷを、上記関係式を使って検出電流の振幅を補正した相電流ＰＪＵ，ＰＪＶ，ＰＪＷに変換する。この補正した相電流信号を使うことによって、より精度の高いモータの各種制御が可能となる。なお、シャント抵抗器Ｒ０は、抵抗器に限定されるものではなく、例えばＣＴ等、他の電流検出器も適用可能である。
【００３６】
（実施の形態４）
次に図１１は、本発明の実施の形態４を示す回路図である。図１１において、駆動信号発生手段３、サンプリング手段６、相電流検出手段７は、いずれも実施の形態１と同様であるので、説明を省略する。実施の形態１との相違点は、直列接続されたスイッチング素子の各アームに直列にシャント抵抗器Ｒ１，Ｒ２，Ｒ３が挿入されている点である。これらのシャント抵抗器Ｒ１，Ｒ２，Ｒ３は正確でバラツキのない、また温度特性の良好なものを選定する。このシャント抵抗器Ｒ１，Ｒ２，Ｒ３の電圧信号を相電流検出手段７に入力する。実施の形態１におけるＦＥＴのオン抵抗に替えて正確なシャント抵抗器Ｒ１，Ｒ２，Ｒ３を使うため、より正確な相電流信号ＰＩＵ，ＰＩＶ，ＰＩＷを得ることができる。
【００３７】
（実施の形態５）
次に図１２は、本発明の実施の形態５を示す回路図である。図１２においてに、インバータ部、スイッチング信号生成手段１３、サンプリング手段６はいずれも実施の形態１と同様であるので説明を省略する。実施の形態１との相違点は、振幅判断手段１０を有する点にある。振幅判断手段１０は、信号波ＰＳＵ，ＰＳＶ，ＰＳＷの振幅と搬送波ＰＨの振幅とを比較する。信号波の振幅の方が小さい場合に振幅判断信号ＰＤＵ，ＰＤＶ，ＰＤＷは、"Ｈ"レベル信号を相電流検出器７Ａに入力する。相電流検出手段７Ａは、その具体的な回路を図１３に示している。
【００３８】
サンプリング信号ＰＡと振幅判断手段１０のＵ相判断信号ＰＤＵとがＡＮＤ素子７１に入力され、その論理積信号がアナログスイッチＡＳ１に入力され、信号波の振幅が搬送波の振幅より小さい時は、サンプリング信号に同期して相電流信号ＰＩＵが出力されることになる。同様に、サンプリング信号ＰＡと振幅判断手段１０のＶ相判断信号ＰＤＶとがＡＮＤ素子７２に入力され、その論理積信号がアナログスイッチＡＳ２に入力され、信号波の振幅が搬送波の振幅より小さい時は、サンプリング信号に同期して相電流信号ＰＩＶが出力される。同様に、サンプリング信号ＰＡと振幅判断手段１０のＷ相判断信号ＰＤＷとがＡＮＤ素子７３に入力され、その論理積信号がアナログスイッチＡＳ３に入力され、信号波の振幅が搬送波の振幅より小さい時は、サンプリング信号に同期して相電流信号ＰＩＷが出力される。
【００３９】
信号波ＰＳＵ、ＰＳＶ，ＰＳＷの振幅の方が搬送波ＰＨの振幅より大きいとき、図５で示したようなパルス列は出力されなくなり、そのパルス列を出力していない期間に対して、同じように相電流検出を行えば、正確な相電流検出が行えなくなる。しかし、ここで述べた機能によれば、信号波の振幅の方が搬送波の振幅より小さく、サンプリング信号ＰＡが出力されている時のみ、相電流検出を行って相電流信号ＰＩＵ，ＰＩＶ，ＰＩＷを出力するため、正確な相電流検出が行える。
【００４０】
（実施の形態６）
次に図１４は、本発明の実施の形態６を示す回路図である。図１４において、インバータ部、サンプリング手段６、相電流検出手段７は、いずれも実施の形態１と同様であるので、説明を省略する。実施の形態１との相違点は、振幅判断手段１０Ａを有する点にあり、実施の形態５との相違点は、振幅判断手段１０Ａの出力が駆動信号発生手段３Ａに入力される点にある。
【００４１】
図１５に駆動信号発生手段３Ａの回路図を示している。図１５において、信号波発生手段４からの３つの信号ＰＳＵ，ＰＳＶ，ＰＳＷが、比較器３０１，３０２，３０３のそれぞれ非反転端子に入力され、搬送波発生手段５からの信号ＰＨと比較され、ＡＮＤ素子３０７，３０８，３０９のそれぞれの一方の入力端子に入力される。更に振幅判断手段１０Ａの出力信号ＰＥＵ，ＰＥＶ，ＰＥＷが上記ＡＮＤ素子の他方の入力端子に入力される。
【００４２】
信号波ＰＳＵ、ＰＳＶ，ＰＳＷの振幅が、搬送波ＰＨの振幅より大きい場合は、図５に示したようなパルス列が生成されず、従って電流検出もできないことになるので、このような場合は、振幅判断手段１０Ａは、強制的な電流検出信号ＰＥＵ，ＰＥＶ，ＰＥＷを駆動信号発生手段３Ａに入力する。駆動信号発生手段３Ａは、ＡＮＤ素子３０７〜３０９を介して強制的な電流検出信号をＰＱ１〜ＰＱ６に出力するので電流検出が可能となる。
【００４３】
図１６にこの実施の形態６のタイムチャートを示す。図１６において、時刻Ｔ３にて信号波の振幅が搬送波の振幅より大きくなった状態を示している。時刻Ｔ３以前は、実施の形態１にて説明した通りであり、強制的な電流検出信号ＰＥＵ，ＰＥＶ，ＰＥＷは、出力されない。時刻Ｔ３に至り、信号波振幅が大きくなると、強制的な電流検出信号ＰＥＵ，ＰＥＶ，ＰＥＷが出力され、駆動信号発生手段３Ａに入力される。駆動信号発生手段３Ａは、下側ＦＥＴの駆動信号ＰＱ２，ＰＱ４，ＰＱ６を出力し、サンプリング手段６に入力されるので、サンプリング信号ＰＡが生成され、電流検出が可能となる。この機能により起動時や負荷が大きい時等の様に信号波の振幅の方が搬送波の振幅より大きい時にも相電流検出が可能となる。
【００４４】
（実施の形態７）
次に図１７は、本発明の実施の形態７を示す回路図である。図１７において、インバータ部、スイッチング信号生成手段１３、サンプリング手段６、相電流検出手段７は、いずれも実施の形態１と同様であるので説明を省略する。実施の形態１との相違点は、モータのロータ磁石の磁束を検出する磁電変換素子１１を有する点にある。信号波発生手段４Ａは、実施の形態１での信号波発生手段４の様にＤ／Ａ変換回路を必要とせず、この磁電変換素子１１より直接信号波を生成する。モータの磁極位置を検出するために、通常ホール素子等の磁電変換素子が設置されているので、この信号を使うことができる。１個の磁電変換素子の信号より、必要な１２０°位相差を持った３相正弦波を生成してもよいし、あるいは３個の磁電変換素子より３相正弦波を生成してもよい。
【産業上の利用可能性】
【００４５】
なお、本発明は、以上の実施の形態で述べた３相インバータに限定されるものではなく、２相インバータ等多相インバータ全てに適用される。またスイッチング素子は、電界効果型トランジスタに限定されるものでなく、その他のスイッチング素子にも適用される。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態１を示す電流検出装置の回路構成図
【図２】本発明の実施の形態１を示す電流検出装置の部分回路図（駆動信号発生手段）
【図３】本発明の実施の形態１を示す電流検出装置の部分回路図（サンプリング手段）
【図４】本発明の実施の形態１を示す電流検出装置の部分回路図（相電流検出手段）
【図５】本発明の実施の形態１を示す電流検出装置のタイミングチャート
【図６】本発明の実施の形態１を示す電流検出装置の詳細タイミングチャート
【図７】本発明の実施の形態１を示す電流検出装置の説明用部分回路図
【図８】本発明の実施の形態１を示す電流検出装置の説明用部分回路図
【図９】本発明の実施の形態２を示す電流検出装置の回路構成図
【図１０】本発明の実施の形態３を示す電流検出装置の回路構成図
【図１１】本発明の実施の形態４を示す電流検出装置の回路構成図
【図１２】本発明の実施の形態５を示す電流検出装置の回路構成図
【図１３】本発明の実施の形態５を示す電流検出装置の部分回路図（相電流検出手段）
【図１４】本発明の実施の形態６を示す電流検出装置の回路構成図
【図１５】本発明の実施の形態６を示す電流検出装置の部分回路図（駆動信号発生手段）
【図１６】本発明の実施の形態６を示す電流検出装置のタイミングチャート
【図１７】本発明の実施の形態７を示す電流検出装置の回路構成図
【図１８】従来の電流検出装置を示す回路構成図
【符号の説明】
【００４７】
１  直流電源
２  ブラシレスモ−タ
３  駆動信号発生手段
４  信号波発生手段
５  搬送波発生手段
６  サンプリング手段
７  相電流検出手段
８  補正情報出力手段
９  相電流補正手段
１０  振幅判断手段
１３  スイッチング信号生成手段
Ｑ１〜Ｑ６  スイッチング素子
Ｒ０，Ｒ１〜Ｒ３  電流検出器
ＰＡ  サンプリング信号 
【図１】
2005102349.tif 000003
【図２】
2005102349.tif 000004
【図３】
2005102349.tif 000005
【図４】
2005102349.tif 000006
【図５】
2005102349.tif 000007
【図６】
2005102349.tif 000008
【図７】
2005102349.tif 000009
【図８】
2005102349.tif 000010
【図９】
2005102349.tif 000011
【図１０】
2005102349.tif 000012
【図１１】
2005102349.tif 000013
【図１２】
2005102349.tif 000014
【図１３】
2005102349.tif 000015
【図１４】
2005102349.tif 000016
【図１５】
2005102349.tif 000017
【図１６】
2005102349.tif 000018
【図１７】
2005102349.tif 000019
【図１８】
2005102349.tif 000020