(57)【要約】【課題】ＭＯＳトランジスタのしきい値電圧のバラツキを低減させ、生産歩留まりを向上させた集積化受光素子の製造方法を提供する。【解決手段】半導体基板１に受光素子部９とゲート７を有するＭＯＳトランジスタ１２とを一体化した集積化受光素子の製造方法において、半導体基板１上に能動領域４Ａと受光領域４Ｂを形成する工程と、受光領域４Ｂ及び能動領域４Ａにゲート酸化膜６Ａ、６Ｂを形成する工程と、ゲート酸化膜６Ａ、６Ｂ上にＭＯＳトランジスタ１２のゲート７を形成する工程と、受光領域４Ｂにイオン注入を行い、受光部９Ａを形成して、受光素子部９を作製する工程と、ゲート７の両側に第１、第２端子拡散層１１Ａ、１１Ｂを形成して、ＭＯＳトランジスタ１２を作製する工程と、からなる。【選択図】      図１
2005235822.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に受光素子部とゲートを有するＭＯＳトランジスタとを一体化した集積化受光素子の製造方法において、
前記半導体基板上に受光領域と能動領域とを形成する工程と、
前記受光領域及び前記能動領域にゲート酸化膜を形成する工程と、
前記ゲート酸化膜上に前記ＭＯＳトランジスタのゲートを形成する工程と、
前記受光領域にイオン注入を行い、受光部を形成して、前記受光素子部を作製する工程と、
前記ゲートの両側に第１、第２端子拡散層を形成して、前記ＭＯＳトランジスタを作製する工程と、
からなることを特徴とする集積化受光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コンパクトディスク等の光ディスク装置に用いられる受光素子部とＭＯＳトランジスタとを１チップに集積化した集積化受光素子の製造方法に関するものである。
【背景技術】
【０００２】
受光素子部とこの受光素子部を駆動するＭＯＳトランジスタとを集積化した集積化受光素子は、高速動作が可能、Ｓ／Ｎ（情報信号／雑音信号）比が向上する等の利点があることから開発が行われている。
【０００３】
この集積化受光素子の製造方法については特許文献１に記載されている。
即ち、特許文献１には、半導体基板に受光素子部とＭＯＳトランジスタとを一体化した集積化素子の製造方法において、前記受光素子部のｐ拡散層を形成した後、ゲート酸化膜を形成して、この後、必要な拡散及び成膜を行って前記受光素子部及び前記ＭＯＳトランジスタを形成することが記載されている。
【特許文献１】特開２０００−４９３２０号公報（第３頁〜第５頁、図２〜図４）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、前記ゲート酸化膜は、９００℃程度といった高温の酸化炉で行われるので、前記受光素子部のｐ型拡散層中にドープされた不純物が前記半導体基板表面から蒸気となって飛散した後、再び前記半導体基板にドープされるため、ＭＯＳトランジスタの形成領域に拡散された場合には、この影響により、ＭＯＳトランジスタのしきい値電圧のバラツキを生じていた。この結果、集積化受光素子の生産歩留まりが低いといった問題を生じていた。
【０００５】
そこで、上記問題を解決すべく、ＭＯＳトランジスタのしきい値電圧のバラツキを低減させ、生産歩留まりを向上させた集積化受光素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、半導体基板に受光素子部とゲートを有するＭＯＳトランジスタとを一体化した集積化受光素子の製造方法において、前記半導体基板上に受光領域と能動領域とを形成する工程と、前記受光領域及び前記能動領域にゲート酸化膜を形成する工程と、前記ゲート酸化膜上に前記ＭＯＳトランジスタのゲートを形成する工程と、前記受光領域にイオン注入を行い、受光部を形成して、前記受光素子部を作製する工程と、前記ゲートの両側に第１、第２端子拡散層を形成して、前記ＭＯＳトランジスタを作製する工程と、からなることを特徴とする集積化受光素子の製造方法を提供する。
【発明の効果】
【０００７】
本発明によれば、半導体基板上に受光領域と能動領域とを形成する工程と、前記受光領域及び前記能動領域にゲート酸化膜を形成する工程と、前記ゲート酸化膜上に前記ＭＯＳトランジスタのゲートを形成する工程と、前記受光領域にイオン注入を行い、受光部を形成して、前記受光素子部を作製する工程と、前記ゲートの両側に第１、第２端子拡散層を形成して、前記ＭＯＳトランジスタを作製する工程と、からなるので、ＭＯＳトランジスタのしきい値電圧のバラツキを低減させ、生産歩留まりを向上させた集積化受光素子を得ることができる。
【発明を実施するための最良の形態】
【０００８】
本発明の実施の形態について図１を用いて説明する。
図１は、本発明の集積化受光素子の製造方法を示し、（Ａ）は、第１工程を示す断面図、（Ｂ）は、第２工程を示す断面図、（Ｃ）は、第３工程を示す断面図、（Ｄ）は、第４工程を示す断面図、（Ｅ）は、第５工程を示す断面図、（Ｆ）は、第６工程を示す断面図である。
（第１工程）
まず、図１（Ａ）に示すように、ｎ型Ｓｉ基板１に形成されたｎ型Ｓｉエピタキシャル層２上に所定の間隔を有した３つのフィールド酸化膜３Ａ、３Ｂ、３Ｃとこの３つのフィールド酸化膜３Ａ、３Ｂ、３Ｃ間の分離領域４Ａ、４Ｂに形成された犠牲酸化膜５Ａ、５Ｂとが予め作製されたものを用意する。通常は、この犠牲酸化膜５Ａ、５Ｂは、イオンドープを行う場合に形成されるものである。
【０００９】
（第２工程）
次に、図１（Ｂ）に示すように、犠牲酸化膜５Ａ、５Ｂを剥離後、９００℃でＳｉ基板１の熱酸化を行って、分離領域４Ａ、４Ｂにゲート酸化膜６Ａ、６Ｂを形成する。
次に、フィールド酸化膜３Ａ、３Ｂ、３Ｃ及びゲート酸化膜６Ａ、６Ｂ上にリンドープのポリＳｉ膜を形成した後、フォトリソグラフィ及びエッチングを行って、ゲート酸化膜６Ａ上にゲート７を形成する。
【００１０】
（第３工程）
次に、図１（Ｃ）に示すように、フォトリソグラフィ法によりゲート酸化膜６Ａ、６Ｂ及びフィールド酸化膜３Ａ、３Ｂ、３Ｃ上にフォトレジストパターンを形成した後、ゲート酸化膜６Ｂ上方からボロンのイオン注入を行って、ｎ型エピタキシャル層２表面にｐ型注入層８Ａ、８Ｂを形成する。こうして、ｎ型エピタキシャル層２とｐ型注入層８Ａ、８Ｂとの間でそれぞれｐｎ接合が形成されて受光素子部９が作製される。この場合、ゲート酸化膜６Ｂ面が受光素子部９の受光部９Ａとなる。
【００１１】
（第４工程）
次に、図１（Ｄ）に示すように、フィールド酸化膜３Ａ、３Ｂ、３Ｃ、ゲート酸化膜６Ａ、６Ｂ及びゲート７上にポリＳｉを形成した後、フォトリソグラフィ法によりフォトレジストパターンを形成した後、エッチングにより受光部９Ａ上にだけポリＳｉ層１０を形成する。更に、前記フォトレジストパターンを除去した後、再び、フォトリソグラフィ法によりフォトレジストパターンを形成した後、ｎ型エピタキシャル層２上のゲート７の両側にｐ型層１１Ａ、１１Ｂを形成する。こうして、ゲート７、ｐ型層１１Ａ、１１ＢでＰＭＯＳトランジスタ１２が形成される。
【００１２】
（第５工程）
次に、図１（Ｅ）に示すように、フィールド酸化膜３Ａ、３Ｂ、３Ｃ、ゲート酸化膜６Ａ、６Ｂ、ゲート７及びポリＳｉ層１０上に層間絶縁膜を形成し、絶縁膜１３を有する図示しない配線工程を終了した後、絶縁膜１３上にフォトレジストパターンを形成する。更に、前記フォトレジストパターンから開口した絶縁膜１３をエッチング除去して、受光部９Ａに対応するポリＳｉ層１０上に開口部１３Ａを形成する。
【００１３】
（第６工程）
次に、図１（Ｆ）に示すように、絶縁膜１３の開口部１３Ａから露出したポリＳｉ層１０をゲート酸化膜６Ｂに達するまでエッチングした後、絶縁膜１３の上方からプラズマＣＶＤを用いて、ゲート酸化膜６Ｂ及び絶縁膜１３上にＳｉＮ膜１４を形成する。
ゲート酸化膜６ＢとＳｉＮ膜１４とで反射防止膜１５が形成される。
こうして、集積化受光素子１６が得られる。
【００１４】
以上のように、高温でゲート酸化膜６Ａ、６Ｂを形成した後、受光素子部９のｐ型注入層８Ａ、８Ｂを形成するので、ｐ型注入層８Ａ、８Ｂに注入されたボロンがｎ型Ｓｉ基板１表面から飛散して、再びｎ型エピタキシャル層２にドープされることがなくなるので、ＭＯＳトランジスタ１２のしきい値電圧に影響を与えることを防止できる。
このため、歩留まりの良好な集積化受光素子１６が得られる。
なお、ＮＭＯＳトランジスタの場合も同様の効果が得られる。
【産業上の利用可能性】
【００１５】
受光素子部と駆動回路を集積化した集積化受光素子一般に広く適用できる。
【図面の簡単な説明】
【００１６】
【図１】本発明の集積化受光素子の製造方法を示し、（Ａ）は、第１工程を示す断面図、（Ｂ）は、第２工程を示す断面図、（Ｃ）は、第３工程を示す断面図、（Ｄ）は、第４工程を示す断面図、（Ｅ）は、第５工程を示す断面図、（Ｆ）は、第６工程を示す断面図である。
【符号の説明】
【００１７】
１…ｎ型Ｓｉ基板（半導体基板）、２…ｎ型Ｓｉエピタキシャル層、３Ａ、３Ｂ、３Ｃ…フィールド酸化膜、４Ａ、４Ｂ…分離領域、５Ａ、５Ｂ…犠牲酸化膜、６Ａ、６Ｂ…ゲート酸化膜、７…ゲート、８Ａ、８Ｂ…ｐ型注入層、９…受光素子部、９Ａ…受光部、１０…ポリＳｉ層、１１Ａ…ｐ型層（第１端子拡散層）、１１Ｂ…ｐ型層（第２端子拡散層）、１２…ＭＯＳトランジスタ（駆動回路）、１３…絶縁膜、１３Ａ…開口部、１４…ＳｉＮ膜、１５…反射防止膜、１６…集積化受光素子
【図１】
2005235822.tif 000003