(57)【要約】【課題】  画素間の表示特性のばらつきが小さな画像表示装置を提供する。【解決手段】この画素表示回路２は、直列接続されたＥＬ素子２６、Ｐ型トランジスタ２７および抵抗素子２８を含むＥＬ駆動回路１４と、制御ノードＮ２７の電位ＶＯがノードＮＡの電位ＶＩに一致するようにＰ型トランジスタ２７のゲートの電位ＶＣを設定する差動増幅回路１３と、差動増幅回路１３のオフセット電圧ＶＯＦをキャンセルするオフセット補償回路１２とを備える。したがって、ＥＬ素子２６に流れる電流値のばらつきの要因は、抵抗素子２８の抵抗値のみとなる。【選択図】        図３
2005195854.tif 000002
【特許請求の範囲】
【請求項１】
画像信号に従って画像を表示する画像表示装置であって、
複数行複数列に配置され、各々が電界発光素子を含む複数の画素表示回路、
それぞれ前記複数列に対応して設けられた複数のデータ線、
前記画像信号に同期して前記複数行の各々を所定時間ずつ順次選択する垂直走査回路、および
前記垂直走査回路によって１つの行が選択されている間に、前記複数のデータ線の各々に前記画像信号に応じた電位を与える水平走査回路を備え、
各画素表示回路は、
第１の電位のラインと制御ノードとの間に対応の電界発光素子と直列接続された第１のトランジスタと、前記制御ノードと第２の電位のラインとの間に接続された抵抗素子とを含み、前記制御ノードの電位に応じた値の電流を対応の電界発光素子に流す駆動回路、
前記垂直走査回路によって対応の行が選択されたことに応じて活性化され、前記制御ノードの電位が入力ノードの電位に一致するように前記第１のトランジスタの制御電極の電位を設定する差動増幅回路、および
前記差動増幅回路が活性化されている期間内に活性化されて前記差動増幅回路のオフセット電圧を検出し、検出したオフセット電圧を対応のデータ線の電位に加算した電位を前記差動増幅回路の入力ノードに与え、前記差動増幅回路のオフセット電圧をキャンセルするオフセット補償回路を備える、画像表示装置。
【請求項２】
前記差動増幅回路は、
その制御電極が前記入力ノードの電位を受ける第２のトランジスタ、
その制御電極が前記制御ノードの電位を受け、その第１の電極が前記第２のトランジスタの第１の電極に接続された第３のトランジスタ、
前記垂直走査回路によって対応の行が選択されている期間内に活性化され、前記第２および第３のトランジスタに電流を流す電流源、および
前記第２のトランジスタの第２の電極と前記第１のトランジスタの制御電極との間に接続され、前記電流源が活性化されている期間内に導通する第１のスイッチング素子を含む、請求項１に記載の画像表示装置。
【請求項３】
前記差動増幅回路は、
その制御電極が前記入力ノードの電位を受ける第２のトランジスタ、
その制御電極が前記制御ノードの電位を受け、その第１の電極が前記第２のトランジスタの第１の電極に接続された第３のトランジスタ、
前記垂直走査回路によって対応の行が選択されている期間内に活性化され、前記第２および第３のトランジスタに電流を流す電流源、および
前記第３のトランジスタの第２の電極と前記第１のトランジスタの制御電極との間に接続され、前記電流源が活性化されている期間内に導通する第１のスイッチング素子を含む、請求項１に記載の画像表示装置。
【請求項４】
前記電流源は、
所定の電流を流す定電流源、および
前記定電流源と直列接続され、前記垂直走査回路によって対応の行が選択されている期間内に導通し、前記第２および第３のトランジスタに前記定電流源の電流を流す第２のスイッチング素子を含む、請求項２または請求項３に記載の画像表示装置。
【請求項５】
前記電流源は、
その第１の電極が前記第２および第３のトランジスタの第１の電極に接続された第４のトランジスタ、および
前記垂直走査回路によって対応の行が選択されている期間内は前記第４のトランジスタに所定の電流が流れ、それ以外の期間は前記第４のトランジスタが非導通になるように、前記第４のトランジスタの制御電極および第２の電極間の電圧を切換える第１の切換回路を含む、請求項２または請求項３に記載の画像表示装置。
【請求項６】
前記各画素表示回路は、前記第１のスイッチング素子を非導通にしたときに前記制御ノードに発生する電位変動を補償して、前記制御ノードの電位を前記第１のスイッチング素子を非導通にする直前の電位に復帰させるフィードスルー補償回路をさらに含む、請求項２から請求項５までのいずれかに記載の画像表示装置。
【請求項７】
前記フィードスルー補償回路は、
その一方電極が前記第１のトランジスタの制御電極に接続された第１のキャパシタ、
前記第１のキャパシタの他方電極と前記制御ノードとの間に接続され、前記第１のス一チング素子と同じタイミングで導通および非導通になる第３のスイッチング素子、および
その一方電極が対応のデータ線の電位を受け、その他方電極が前記第１のキャパシタの他方電極に接続され、前記第３のスイッチング素子が非導通にされたことに応じて導通する第４のスイッチング素子を含む、請求項６に記載の画像表示装置。
【請求項８】
前記各画素表示回路は、
さらに、その一方電極が前記第４のスイッチング素子の一方電極に接続され、その他方電極が第３の電位を受ける第２のキャパシタ、および
対応のデータ線と前記第２のキャパシタの一方電極との間に接続され、前記垂直走査回路によって対応の行が選択されている期間に導通して前記第２のキャパシタの一方電極を対応のデータ線の電位に充電させる第５のスイッチング素子を備える、請求項７に記載の画像表示装置。
【請求項９】
前記各画素表示回路は、その一方電極が前記制御ノードの電位を受ける第３のキャパシタを有し、前記差動増幅回路の発振動作を防止するための位相補償回路をさらに含む、請求項１から請求項８までのいずれかに記載の画像表示装置。
【請求項１０】
前記オフセット補償回路は、
その一方電極が前記差動増幅回路の入力ノードに接続された第４のキャパシタ、
第１の期間において、前記入力ノードに所定の電位を与えるとともに前記第４のキャパシタの他方電極を前記制御ノードに接続し、前記第４のキャパシタを前記差動増幅回路のオフセット電圧に充電させる第２の切換回路、および
前記第１の期間の後の第２の期間において、前記第４のキャパシタの他方電極に対応のデータ線の電位を与え、対応のデータ線の電位に前記オフセット電圧を加算した電位を前記差動増幅回路の入力ノードに与える第３の切換回路を含む、請求項１から請求項９までのいずれかに記載の画像表示装置。
【請求項１１】
前記所定の電位は、対応のデータ線の電位である、請求項１０に記載の画像表示装置。
【請求項１２】
前記所定の電位は、一定の基準電位である、請求項１０に記載の画像表示装置。
【請求項１３】
前記駆動回路は、さらに、その一方電極が前記第１のトランジスタの制御電極に接続され、前記第１のトランジスタの制御電極の電位を保持する第５のキャパシタを含む、請求項１から請求項1２までのいずれかに記載の画像表示装置。
【請求項１４】
前記第１のトランジスタおよび前記抵抗素子は多結晶シリコン薄膜で形成されている、請求項１から請求項１３までのいずれかに記載の画像表示装置。
【請求項１５】
前記請求項１から請求項１４までのいずれかに記載の画像表示装置を検査する検査方法であって、
検査対象の画素表示回路に対応するデータ線にテスト電位を与え、
前記画素表示回路の差動増幅回路およびオフセット補償回路を活性化させ、
前記画素表示回路の前記制御ノードの電位を対応のデータ線を介して読出し、読出した電位に基づいて前記画素表示回路が正常か否かを判定する、画像表示装置の検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は画像表示装置およびその検査方法に関し、特に、エレクトロルミネッセンス（以下、ＥＬと称す）素子のような電界発光素子を備えた画像表示装置と、その検査方法に関する。
【背景技術】
【０００２】
従来のＥＬ表示装置では、各画素において、駆動トランジスタとＥＬ素子を電源電位のラインと接地電位のラインとの間に直列接続するとともに、データ線と駆動トランジスタのゲートとの間にアクセストランジスタを接続し、データ線およびアクセストランジスタを介して駆動トランジスタのゲートに表示データに応じた電位を与え、その電位に応じた値の電流を駆動トランジスタおよびＥＬ素子に流す。ＥＬ素子は、電流値に応じた光強度で発光する（たとえば特許文献１参照）。
【特許文献１】特開２００１−１００６５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
このようなＥＬ表示装置において駆動トランジスタを多結晶シリコン薄膜トランジスタで構成した場合、駆動トランジスタの特性（しきい値電圧、移動度）のばらつきが比較的大きくなり、これに応じてＥＬ素子に流れる電流もばらつく。このため、同一の電位を複数の画素に書き込んだ場合でも画素毎に異なった色が表示され、特に隣接画素間における色のばらつきが目立つという問題があった。
【０００４】
それゆえに、この発明の主たる目的は、画素間の表示特性のばらつきが小さな画像表示装置とその検査方法を提供することである。
【課題を解決するための手段】
【０００５】
この発明に係る画像表示装置は、画像信号に従って画像を表示する画像表示装置であって、複数行複数列に配置され、各々が電界発光素子を含む複数の画素表示回路と、それぞれ複数列に対応して設けられた複数のデータ線と、画像信号に同期して複数行の各々を所定時間ずつ順次選択する垂直走査回路と、垂直走査回路によって１つの行が選択されている間に、複数のデータ線の各々に画像信号に応じた電位を与える水平走査回路とを備えたものである。ここで、各画素表示回路は、第１の電位のラインと制御ノードとの間に対応の電界発光素子と直列接続された第１のトランジスタと、制御ノードと第２の電位のラインとの間に接続された抵抗素子とを含み、制御ノードの電位に応じた値の電流を対応の電界発光素子に流す駆動回路と、垂直走査回路によって対応の行が選択されたことに応じて活性化され、制御ノードの電位が入力ノードの電位に一致するように第１のトランジスタの制御電極の電位を設定する差動増幅回路と、差動増幅回路が活性化されている期間内に活性化されて差動増幅回路のオフセット電圧を検出し、検出したオフセット電圧を対応のデータ線の電位に加算した電位を差動増幅回路の入力ノードに与え、差動増幅回路のオフセット電圧をキャンセルするオフセット補償回路とを備えている。
【０００６】
また、この発明に係る画像表示装置の検査方法は、上記画像表示装置を検査する検査方法であって、検査対象の画素表示回路に対応するデータ線にテスト電位を与え、画素表示回路の差動増幅回路およびオフセット補償回路を活性化させ、画素表示回路の制御ノードの電位を対応のデータ線を介して読出し、読出した電位に基づいて画素表示回路が正常か否かを判定する。
【発明の効果】
【０００７】
この発明に係る画像表示装置では、電界発光素子に流れる電流は、制御ノードの電位と抵抗素子の抵抗値によって決定される。制御ノードの電位は、差動増幅回路およびオフセット補償回路によってデータ線の電位に等しい電位に設定される。したがって、電界発光素子に流れる電流値のばらつきの要因は、抵抗素子の抵抗値のみとなる。抵抗素子の抵抗値のばらつきは、トランジスタの特性（しきい値、移動度）のばらつきよりも小さいので、画素間の表示特性のばらつきは従来よりも小さくなる。また、垂直走査回路によって対応の行が選択されたときに差動増幅回路およびオフセット補償回路を活性化させるので、消費電流が小さくて済む。
【０００８】
また、この発明に係る画像表示装置の検査方法では、検査対象の画素表示回路に対応するデータ線にテスト電位を与え、その画素表示回路の差動増幅回路およびオフセット補償回路を活性化させて上記制御ノードの電位を対応のデータ線を介して読出し、読出した電位に基づいてその画素表示回路が正常か否かを判定する。したがって、電界発光素子の光学特性を検査することなく画素表示回路を電気的に検査することができ、検査コストの低減化を図ることができる。
【発明を実施するための最良の形態】
【０００９】
[実施の形態１]
図１は、この発明の実施の形態１によるＥＬ表示装置の構成を示すブロック図である。図１において、このＥＬ表示装置は、画素アレイ１、垂直走査回路３および水平走査回路４を備える。画素アレイ１、垂直走査回路３および水平走査回路４が１枚の基板上に設けられていてもよいし、垂直走査回路３および水平走査回路４の一部または全部が外部回路として設けられていてもよい。
【００１０】
画素アレイ１は、複数行複数列に配置された複数の画素表示回路２と、それぞれ複数列に対応して設けられた複数のデータ線ＤＬと、各行に対応して設けられた複数の信号線ＳＬとを含む。各画素表示回路２は、ＥＬ素子を有し、対応の複数の信号線ＳＬを介して与えられる複数の制御信号によって制御され、対応のデータ線ＤＬを介して与えられる電位に応じた光強度で発光する。画素表示回路２については、後に詳述する。
【００１１】
垂直走査回路３は、画像信号に同期して動作し、複数行を１水平期間ずつ順次選択し、選択した行の複数の信号線ＳＬを介して各画素表示回路２を制御し、各画素表示回路２に対応のデータ線ＤＬの電位を保持させる。
【００１２】
水平走査回路４は、垂直走査回路３によって１つの行が選択されている間に、画像信号に応じた電位を各データ線ＤＬに与える。画像信号は、複数ビットたとえば６ビットのデータ信号Ｄ０〜Ｄ５を含む。データ信号Ｄ０〜Ｄ５は、各画素表示回路２に対応してシリアルに生成される。６ビットのデータ信号Ｄ０〜Ｄ５により、各画素表示回路２において２６＝６４段階の階調表示が可能となる。さらに、Ｒ（Red)、Ｇ（Green)、Ｂ(Blue)の３つの画素表示回路２で１つのカラー表示単位を構成すれば、約２６万色のカラー表示が可能となる。
【００１３】
すなわち水平走査回路４は、シフトレジスタ５、データラッチ回路６，７、階調電位発生回路８、デコード回路９、および出力バッファ回路１０を含む。シフトレジスタ５は、データ信号Ｄ０〜Ｄ５の設定が切換えられる所定周期に同期したタイミングで、データラッチ回路６に対してデータ信号Ｄ０〜Ｄ５の取込みを指示する。データラッチ回路６は、シリアルに生成される１行分のデータ信号Ｄ０〜Ｄ５を順に取込んで保持する。
【００１４】
１行分のデータ信号Ｄ０〜Ｄ５がデータラッチ回路７に取込まれたタイミングで、ラッチ信号ＬＴの活性化に応答して、データラッチ回路６にラッチされたデータ信号Ｄ０〜Ｄ５群は、データラッチ回路７に伝達される。階調電位発生回路８は、６４段階の階調電位Ｖ１〜Ｖ６４をデコード回路９に与える。
【００１５】
デコード回路９は、各列毎に、データラッチ回路７にラッチされたデータ信号Ｄ０〜Ｄ５に従って、６４段階の階調電位Ｖ１〜Ｖ６４のうちのいずれかの電位を選択し、選択した電位を出力バッファ回路１０に与える。出力バッファ回路１０は、各列毎に、データ線ＤＬの電位がデコード回路９から与えられた階調電位と同じ電位になるようにデータ線ＤＬに電流を供給する。
【００１６】
垂直走査回路３および水平走査回路４によって画素アレイ１の各画素表示回路２に階調電位が書き込まれると、画素アレイ１には１つの画像が表示される。
【００１７】
図２は、画素表示回路２の構成を示すブロック図である。図２において、画素表示回路２は、サンプルホールド（Ｓ／Ｈ）回路１１、オフセット補償回路１２、差動増幅回路１３、およびＥＬ駆動回路１４を含む。サンプルホールド回路１１は、信号線ＳＬを介して与えられる制御信号によって制御され、垂直走査回路３によって対応の行が選択されている期間に対応のデータ線ＤＬの電位をサンプリングおよびホールドし、サンプリングおよびホールドした電位ＶＧをオフセット補償回路１２に与える。
【００１８】
オフセット補償回路１２は、複数の信号線ＳＬを介して与えられる複数の制御信号によって制御され、差動増幅回路１３が活性化されている期間内に、差動増幅回路１３のオフセット電圧ＶＯＦを検出し、検出したオフセット電圧ＶＯＦをサンプルホールド回路１１から与えられた電位ＶＧに加算した電位ＶＩ＝ＶＧ＋ＶＯＦを差動増幅回路１３に与え、差動増幅回路１３のオフセット電圧ＶＯＦをキャンセルする。
【００１９】
差動増幅回路１３の反転入力端子（−）はオフセット補償回路１２の出力電位ＶＩを受け、その非反転入力端子（＋）はＥＬ駆動回路１４の制御ノードＮ２７の電位ＶＯを受け、その出力端子はＥＬ駆動回路１４に接続される。差動増幅回路１３は、複数の信号線ＳＬを介して与えられる複数の制御信号に応答して活性化され、ＥＬ駆動回路１４の制御ノードＮ２７の電位ＶＯがオフセット補償回路１２から与えられた電位ＶＩに一致するようにＥＬ駆動回路１４に制御電位ＶＣを与える。ＥＬ駆動回路１４は、差動増幅回路１３から与えられた制御電位ＶＣに応じた値の電流ＩＥＬをＥＬ素子に流してＥＬ素子を発光させる。
【００２０】
図３は、画素表示回路２の構成を詳細に示す回路図である。図３において、サンプルホールド回路１１は、スイッチング素子ＳＧおよびキャパシタ１５を含む。スイッチング素子ＳＧは、データ線ＤＬとノードＮＧとの間に接続され、垂直走査回路３によって対応の行が選択されている期間にオンする。キャパシタ１５は、ノードＮＧと接地電位ＧＮＤのラインとの間に接続される。スイッチング素子ＳＧがオンすると、ノードＮＧがデータ線ＤＬと同じ電位ＶＧに充電される。スイッチング素子ＳＧがオフされると、ノードＮＧの電位ＶＧはキャパシタ１５によって保持される。
【００２１】
ＥＬ駆動回路１４は、高電位ＶＨ２のラインと制御ノードＮ２７との間に直列接続されたＥＬ素子２６およびＰ型電界効果トランジスタ（以下、Ｐ型トランジスタと称す）２７と、制御ノードＮ２７と低電位ＶＬ２のラインとの間に接続された抵抗素子２８と、高電位ＶＨ２のラインとＰ型トランジスタ２７のゲート（ノードＮ２９）の間に接続されたキャパシタ２９とを含む。抵抗素子２８の抵抗値をＲとすると、ＥＬ素子２６、Ｐ型トランジスタ２７および抵抗素子２８には制御ノードＮ２７の電位ＶＯと低電位ＶＬ２との間の電圧ＶＯ−ＶＬ２に応じた値の電流ＩＥＬ＝（ＶＯ−ＶＬ２）／Ｒが流れる。ＥＬ素子２６は、電流ＩＥＬに応じた光強度で発光する。
【００２２】
Ｐ型トランジスタ２７のゲートＮ２９の電位すなわち制御電位ＶＣは、キャパシタ２９によって保持される。キャパシタ２９の一方電極は高電位ＶＨ２のラインに接続されているが、他の一定電位のラインに接続されていてもよい。また、ノードＮ２９からのリーク電流が少ない場合は、キャパシタ２９を除いてもよい。
【００２３】
差動増幅回路１３は、Ｐ型トランジスタ２１，２２、Ｎ型電界効果トランジスタ（以下、Ｎ型トランジスタと称す）２３，２４、定電流源２５、およびスイッチング素子Ｓ１，Ｓ２を含む。Ｐ型トランジスタ２１，２２は、それぞれ高電位ＶＨ１のラインとノードＮ２１，Ｎ２２の間に接続され、それらのゲートはともにノードＮ２２に接続される。Ｐ型トランジスタ２１，２２は、カレントミラー回路を構成する。スイッチング素子Ｓ１は、ノードＮ２１とＥＬ駆動回路１４のノードＮ２９との間に接続され、垂直走査回路３によって対応の行が選択されている期間内にオンする。
【００２４】
Ｎ型トランジスタ２３，２４は、それぞれノードＮ２１，Ｎ２２とノードＮ２３との間に接続され、それらのゲートはそれぞれノードＮＡ，Ｎ２７に接続される。Ｎ型トランジスタ２３，２４のゲートは、それぞれ差動増幅回路１３の反転入力端子および非反転入力端子を構成する。定電流源２５およびスイッチング素子Ｓ２は、ノードＮ２３と低電位ＶＬ１のラインとの間に直列接続される。スイッチング素子Ｓ２は、垂直走査回路３によって対応の行が選択されている期間内にオンする。スイッチング素子Ｓ２がオンすると、定電流源２５は、ノードＮ２３から低電位ＶＬ２のラインに所定の定電流を流す。
【００２５】
スイッチング素子Ｓ２は、低消費電力化のために設けられており、電流を遮断することができれば、高電位ＶＨ１のラインと低電位ＶＬ１のラインとの間のいずれの位置に設けられていてもよい。たとえば、スイッチング素子Ｓ２をノードＮ２３と定電流源２５との間に設けてもよいし、高電位ＶＨ１のラインと、Ｐ型トランジスタ２１，２２のソースとの間に設けてもよい。また、ＶＨ１とＶＨ２、ＶＬ１とＶＬ２は、それぞれ同じ電位であってもよい。
【００２６】
次に、差動増幅回路１３およびＥＬ駆動回路１４の動作について説明する。スイッチング素子Ｓ１，Ｓ２がオンすると、差動増幅回路１３が活性化される。Ｎ型トランジスタ２４には、制御ノードＮ２７の電位ＶＯに応じた値の電流が流れる。Ｎ型トランジスタ2４とＰ型トランジスタ２２は直列接続され、Ｐ型トランジスタ２２と２１はカレントミラー回路を構成するので、Ｐ型トランジスタ２１にはＮ型トランジスタ２４の電流に応じた値の電流が流れる。Ｎ型トランジスタ２３には、ノードＮＡの電位ＶＩに応じた値の電流が流れる。
【００２７】
ＶＯがＶＩよりも高い場合は、Ｐ型トランジスタ２１に流れる電流がＮ型トランジスタ２３に流れる電流よりも大きくなって制御電位ＶＣが上昇し、Ｐ型トランジスタ２７に流れる電流が減少して制御ノードＮ２７の電位ＶＯが低下する。ＶＯがＶＩよりも低い場合は、Ｐ型トランジスタ２１に流れる電流がＮ型トランジスタ２３に流れる電流よりも小さくなって制御電位ＶＣが低下し、Ｐ型トランジスタ２７に流れる電流が増加してＶＯが上昇する。
【００２８】
したがって、Ｎ型トランジスタ２３のしきい値電圧ＶＴＮ２３とＮ型トランジスタ２４のしきい値電圧ＶＴＮ２４とが等しい場合は、ＶＯ＝ＶＩとなる。しかし、Ｎ型トランジスタ２３のしきい値電圧ＶＴＮ２３とＮ型トランジスタ２４のしきい値電圧ＶＴＮ２４とが一致しない場合は、オフセット電圧ＶＯＦ＝ＶＩ−ＶＯ＝ＶＴＮ２３−ＶＴＮ２４が発生する。たとえばＶＴＮ２３がＶＴＮ２４よりも高い場合、ＶＯがＶＩよりも低い状態で差動増幅回路１３が安定する。このオフセット電圧ＶＯＦは、オフセット補償回路１２によって補償される。
【００２９】
オフセット補償回路１２は、スイッチング素子ＳＡ〜ＳＣおよびキャパシタ１６を含む。スイッチング素子ＳＡはノードＮＧとＮＡの間に接続され、スイッチング素子ＳＣ，ＳＢはノードＮＧとＮ２７の間に直列接続される。キャパシタ１６は、ノードＮＡと、スイッチング素子ＳＢ，ＳＣ間のノードＮＢとの間に接続される。
【００３０】
図４は、図１〜図３で示した画素表示回路２の動作を示すタイムチャートである。スイッチング素子ＳＧ，ＳＡ〜ＳＣ，Ｓ１，Ｓ２は、垂直走査回路３によって対応の行が選択されたときに、垂直走査回路３から対応の行の複数の信号線ＳＬを介して与えられる複数の制御信号によってオン／オフ制御される。スイッチング素子ＳＧは、垂直走査回路３によって対応の行が選択されている期間にオンされる。図４では、説明の便宜上スイッチング素子Ｓ１，Ｓ２，ＳＡ，ＳＢが同時にオンされているが、以下に説明される動作が達成されれば同時にオンされる必要はない。また、データ線ＤＬの電位の入力時刻は、時刻ｔ０の前でも後でもよい。図４では、データ線ＤＬの電位は既に入力されているものとする。
【００３１】
時刻ｔ０においてスイッチング素子Ｓ１，Ｓ２，ＳＡ，ＳＢがオンすると、ノードＮＧの電位ＶＧがスイッチング素子ＳＡを介してノードＮＡに伝達され、ＶＩ＝ＶＧとなる。また、駆動電流Ｉが流れて差動増幅回路１３が活性化され、制御ノードＮ２７の電位ＶＯはＶＯ＝ＶＧ−ＶＯＦとなる。ＶＯは、スイッチング素子ＳＢを介してノードＮＢに伝達される。これにより、キャパシタ１６は、ＶＩ−ＶＯ＝ＶＯＦに充電される。
【００３２】
時刻ｔ１においてスイッチング素子ＳＡ，ＳＢがオフした後、時刻ｔ２においてスイッチング素子ＳＣがオンすると、ノードＮＢの電位がＶＧ−ＶＯＦからＶＧに変化する。この変化分ＶＯＦがキャパシタ１６を介してノードＮＡに伝達され、ノードＮＡの電位ＶＩがＶＩ＝ＶＧ＋ＶＯＦとなる。この結果、制御ノードＮ２７の電位ＶＯがＶＯ＝ＶＧとなり、オフセット電圧ＶＯＦがキャンセルされる。
【００３３】
このとき抵抗素子２８には、電流ＩＥＬ＝（ＶＧ−ＶＬ２）／Ｒ＝（ＶＧ／Ｒ）−（ＶＬ２／Ｒ）が流れる。Ｒ，ＶＬ２の各々を一定値にすると、ＩＥＬはＶＧに比例する。特に、ＶＬ２が接地電位ＧＮＤの場合は、ＩＥＬ＝ＶＧ／Ｒとなる。Ｒを所定値に設定すれば、ＶＧによりＩＥＬを決めることができる。つまり、ＶＧによりＥＬ素子２６の輝度を制御することができる。
【００３４】
ここで、ＩＥＬがばらつく要因となるのは、Ｒのばらつきである。従来技術では駆動トランジスタのしきい値電圧と移動度の２つの要因がＩＥＬのばらつきの原因となっていたが、本願発明では抵抗素子２８の抵抗値ＲのみがＩＥＬのばらつきの要因となる。したがって、従来技術よりもＩＥＬのばらつきの要因数が減少し、ＩＥＬのばらつきが減少する。なお、画素表示回路２は、多結晶シリコン薄膜の表面に形成される。抵抗素子２８の抵抗値Ｒは、多結晶シリコン薄膜へのイオン注入量によって調整される。
【００３５】
また、ＥＬ表示装置では、ＩＥＬが常時流れているので消費電流が大きくなる。ＥＬ表示装置の消費電流を小さくするためには、ＩＥＬを低減化する必要がある。このため従来技術では、駆動トランジスタのゲート・ソース間電圧を駆動トランジスタのしきい値電圧に近づけて駆動トランジスタの相互コンダクタンスを下げる必要がある。ところがゲート・ソース間電圧を駆動トランジスタのしきい値電圧に近づける程、ＩＥＬがしきい値電圧のばらつきの影響を受け易くなるので、従来は低消費電力化が困難であった。これに対して本願発明では、抵抗素子２８の抵抗値Ｒを単純に大きくすればＩＥＬが小さくなるので、低消費電力化が容易である。
【００３６】
図４に戻って、時刻ｔ３においてスイッチング素子Ｓ１がオフすると、制御電位ＶＣがキャパシタ２９によって保持される。時刻ｔ４において、スイッチング素子Ｓ２がオフすると、駆動電流Ｉが遮断されて差動増幅回路１３が非活性化される。差動増幅回路１３を非活性化させるのは、ＥＬ素子２６を発光させるための電圧はキャパシタ２９によって保持されているので、差動増幅回路１３の動作は不要になるからである。差動増幅回路１３の駆動電流Ｉは対応の行が選択されている期間内しか流れないので、差動増幅回路１３を設けたことによる消費電流の増加は小さい。
【００３７】
なお、スイッチング素子Ｓ１，Ｓ２を同時にオフさせることも可能であるが、スイッチング素子Ｓ２のオフにより制御電位ＶＣが変化し、変化後の電位がキャパシタ２９に保持される可能性があるので、スイッチング素子Ｓ１をオフさせた後にスイッチング素子Ｓ２をオフさせている。
【００３８】
また、スイッチング素子Ｓ１をオフさせた後は、ノードＮ２９から電荷がリークしてノードＮ２９の電位ＶＣが時間の経過とともに低下する。しかし、１フレーム時間（約１６ｍ秒）における電位ＶＣの低下は、実用上問題ない。
【００３９】
以下、この実施の形態１の種々の変更例について説明する。図５の変更例では、画素表示回路２のＥＬ駆動回路１４がＥＬ駆動回路３１で置換される。ＥＬ駆動回路３１では、キャパシタ２９は、Ｐ型トランジスタ２７のゲート・ソース間に接続される。この変更例でも、実施の形態１と同じ効果が得られる。
【００４０】
図６の変更例では、画素表示回路２のＥＬ駆動回路１４がＥＬ駆動回路３２で置換される。ＥＬ駆動回路３２では、Ｐ型トランジスタ２７およびＥＬ素子２６が高電位ＶＨ２のラインと制御ノードＮ２７との間に接続され、キャパシタ２９はＰ型トランジスタ２７のゲート・ソース間に接続される。この変更例でも、実施の形態１と同じ効果が得られる。
【００４１】
図７の変更例では、図３の定電流源２５およびスイッチング素子Ｓ２がＮ型トランジスタ３３およびスイッチ３４で置換される。Ｎ型トランジスタ３３はノードＮ２３と低電位ＶＬ１のラインとの間に接続され、そのゲートはスイッチ３４の共通端子３４ｃに接続される。スイッチ３４の一方端子３４ａはバイアス電位ＶＢＮを受け、その他方端子３４ｂは低電位ＶＬ１のラインに接続される。図３のスイッチング素子Ｓ２がオンする期間（図４の時刻０〜ｔ４）では、スイッチ３４の端子３４ａ，３４ｃ間が導通してＮ型トランジスタ３３のゲートにバイアス電位ＶＢＮが与えられ、Ｎ型トランジスタ３３は飽和領域で動作して定電流Ｉを流す。図３のスイッチング素子Ｓ２がオフする期間では、スイッチ３４の端子３４ｂ，３４ｃ間が導通してＮ型トランジスタ３３のゲートに低電位ＶＬ１が与えられ、Ｎ型トランジスタ３３はオフする。この変更例でも、実施の形態１と同じ効果が得られる。
【００４２】
図８の変更例では、画素表示回路２が画素表示回路３５で置換される。画素表示回路３５では、スイッチング素子ＳＡの一方電極がノードＮＧの代わりに基準電位ＶＲのノードに接続される。基準電位ＶＲは、電流供給能力が大きな外部電源あるいは内部電源から供給される。この場合は、キャパシタ１６の充電が基準電位ＶＲのノードを介して行なわれるので、図１の出力バッファ回路１０の負荷が軽減され、オフセットキャンセル動作の高速化が図られる。
【００４３】
図３の画素表示回路２では、負帰還回路が構成されているので、発振動作が生じる可能性がある。発振動作を防止するため、位相補償が行なわれる。図９の画素表示回路３６では、制御ノードＮ２７と低電位ＶＬ３のラインとの間にキャパシタ３７が接続される（支配極補償法）。図１０の画素表示回路３８では、キャパシタ３７の一方電極は低電位ＶＬ３のラインの代わりに差動増幅回路１３のノードＮ２１に接続される（ミラー補償法）。図１１の画素表示回路３９では、制御ノードＮ２７と低電位ＶＬ３のラインとの間に抵抗素子４０およびキャパシタ３７が接続される（ポール・ゼロ法）。これらの変更例では、発振動作が防止される。また、図３の画素表示回路２でも、動作条件によっては発振動作は生じない。
【００４４】
[実施の形態２]
図１２は、この発明の実施の形態２によるＥＬ表示装置に含まれる画素表示回路４０の構成を示す回路図であって、図３と対比される図である。図１２を参照して、この画素表示回路４０は、画素表示回路２のＥＬ駆動回路１４をＥＬ駆動回路４１で置換したものである。ＥＬ駆動回路４１は、高電位ＶＨ２のラインと制御ノードＮ２７との間に接続された抵抗素子４２と、制御ノードＮ２７と低電位ＶＬ２のラインとの間に直列接続されたＮ型トランジスタ４３およびＥＬ素子４４と、Ｎ型トランジスタ４３のゲートと低電位ＶＬ２のラインとの間に接続されたキャパシタ４５とを含む。
【００４５】
抵抗素子４２の抵抗値をＲとすると、抵抗素子４２、Ｎ型トランジスタ４３およびＥＬ素子４４には高電位ＶＨ２と制御ノードＮ２７の電位ＶＯとの間の電圧ＶＨ２-ＶＯに応じた値の電流ＩＥＬ＝（ＶＨ２−ＶＯ）／Ｒが流れる。ＥＬ素子４４は、電流ＩＥＬに応じた光強度で発光する。
【００４６】
Ｎ型トランジスタ４３のゲート（ノードＮ４５）の電位すなわち制御電位ＶＣは、キャパシタ４５によって保持される。キャパシタ４５の一方電極は低電位ＶＬ２のラインに接続されているが、他の一定電位のラインに接続されていてもよい。また、ノードＮ４５からのリーク電流が少ない場合は、キャパシタ４５を除いてもよい。
【００４７】
次に、差動増幅回路１３およびＥＬ駆動回路４１の動作について説明する。スイッチング素子Ｓ１，Ｓ２がオンすると、差動増幅回路１３が活性化される。Ｎ型トランジスタ２４には、制御ノードＮ２７の電位ＶＯに応じた値の電流が流れる。Ｎ型トランジスタ2４とＰ型トランジスタ２２は直列接続され、Ｐ型トランジスタ２２と２１はカレントミラー回路を構成するので、Ｐ型トランジスタ２１にはＮ型トランジスタ２４の電流に応じた値の電流が流れる。Ｎ型トランジスタ２３には、ノードＮＡの電位ＶＩに応じた値の電流が流れる。
【００４８】
ＶＯがＶＩよりも高い場合は、Ｐ型トランジスタ２１に流れる電流がＮ型トランジスタ２３に流れる電流よりも大きくなって制御電位ＶＣが上昇し、Ｎ型トランジスタ４３に流れる電流が増加して制御ノードＮ２７の電位ＶＯが低下する。ＶＯがＶＩよりも低い場合は、Ｐ型トランジスタ２１に流れる電流がＮ型トランジスタ２３に流れる電流よりも小さくなって制御電位ＶＣが低下し、Ｎ型トランジスタ４３に流れる電流が減少してＶＯが上昇する。
【００４９】
したがって、Ｎ型トランジスタ２３のしきい値電圧ＶＴＮ２３とＮ型トランジスタ２４のしきい値電圧ＶＴＮ２４とが等しい場合は、ＶＯ＝ＶＩとなる。しかし、Ｎ型トランジスタ２３のしきい値電圧ＶＴＮ２３とＮ型トランジスタ２４のしきい値電圧ＶＴＮ２４とが一致しない場合は、オフセット電圧ＶＯＦ＝ＶＩ−ＶＯ＝ＶＴＮ２３−ＶＴＮ２４が発生する。たとえばＶＴＮ２３がＶＴＮ２４よりも高い場合、ＶＯがＶＩよりも低い状態で差動増幅回路１３が安定する。このオフセット電圧ＶＯＦは、オフセット補償回路１２によって補償される。
【００５０】
この実施の形態２でも、実施の形態１と同じ効果が得られる。
【００５１】
以下、この実施の形態２の種々の変更例について説明する。図１３の変更例では、ＥＬ駆動回路４１がＥＬ駆動回路４６で置換される。ＥＬ駆動回路４６では、キャパシタ４５は、Ｎ型トランジスタ４３のゲート・ソース間に接続される。図１４の変更例では、ＥＬ駆動回路４１がＥＬ駆動回路４７で置換される。ＥＬ駆動回路４７では、ＥＬ素子４４およびＮ型トランジスタ４３が制御ノードＮ２７と低電位ＶＬ２のラインとの間に直列接続され、キャパシタ４５はＮ型トランジスタ４３のゲート・ソース間に接続される。これらの変更例でも、実施の形態２と同じ効果が得られる。
【００５２】
[実施の形態３]
図１５は、この発明の実施の形態３によるＥＬ表示装置に含まれる画素表示回路５０の構成を示す回路図であって、図３と対比される図である。図１５を参照して、この画素表示回路５０は、画素表示回路２の差動増幅回路１３を差動増幅回路５１で置換したものである。
【００５３】
差動増幅回路５１は、スイッチング素子Ｓ１，Ｓ２、定電流源５２、Ｐ型トランジスタ５３，５４およびＮ型トランジスタ５５，５６を含む。スイッチング素子Ｓ２および定電流源５２は、高電位ＶＨ１のラインとノードＮ５２の間に接続される。スイッチング素子Ｓ２がオンすると、定電流源５２は、高電位ＶＨ１のラインからノードＮ５２に所定の定電流を流す。Ｐ型トランジスタ５３，５４は、それぞれノードＮ５２とノードＮ５３，Ｎ５４の間に接続され、それらのゲートはそれぞれノードＮＡ，Ｎ２７に接続される。Ｐ型トランジスタ５３，５４のゲートは、それぞれ差動増幅回路５１の反転入力端子および非反転入力端子を構成する。スイッチング素子Ｓ１は、ノードＮ５３とＰ型トランジスタ２７のゲートとの間に接続される。Ｎ型トランジスタ５５，５６は、それぞれノードＮ５３，Ｎ５４と低電位ＶＬ１のラインとの間に接続され、それらのゲートはともにノードＮ５４に接続される。Ｎ型トランジスタ５５，５６は、カレントミラー回路を構成する。
【００５４】
次に、差動増幅回路５１およびＥＬ駆動回路１４の動作について説明する。Ｐ型トランジスタ５４には、制御ノードＮ２７の電位ＶＯに応じた値の電流が流れる。Ｐ型トランジスタ５４とＮ型トランジスタ５６は直列接続され、Ｎ型トランジスタ５６と５５はカレントミラー回路を構成するので、Ｎ型トランジスタ５５にはＰ型トランジスタ５４の電流に応じた値の電流が流れる。Ｐ型トランジスタ５３には、ノードＮＡの電位ＶＩに応じた値の電流が流れる。
【００５５】
ＶＯがＶＩよりも高い場合は、Ｎ型トランジスタ５５に流れる電流がＰ型トランジスタ５３に流れる電流よりも小さくなって制御電位ＶＣが上昇し、Ｐ型トランジスタ２７に流れる電流が減少してＶＯが低下する。ＶＯがＶＩよりも低い場合は、Ｎ型トランジスタ５５に流れる電流がＰ型トランジスタ５３に流れる電流よりも大きくなって制御電位ＶＣが低下し、Ｐ型トランジスタ２７に流れる電流が増加してＶＯが上昇する。
【００５６】
したがって、Ｐ型トランジスタ５３のしきい値電圧ＶＴＰ５３とＰ型トランジスタ５４のしきい値電圧ＶＴＰ５４とが等しい場合は、ＶＯはＶＩに等しくなる。しかし、Ｐ型トランジスタ５３のしきい値電圧ＶＴＰ５３とＰ型トランジスタ５４のしきい値電圧ＶＴＰ５４とが一致しない場合は、オフセット電圧ＶＯＦ＝ＶＩ−ＶＯ＝｜ＶＴＰ５４｜−｜ＶＴＰ５３｜が発生する。たとえば｜ＶＴＰ５３｜が｜ＶＴＰ５４｜よりも高い場合、ＶＯがＶＩよりも高い状態で差動増幅回路５１が安定する。このオフセット電圧ＶＯＦは、図４で示したオフセットキャンセル動作によって補償される。
【００５７】
この実施の形態３でも、実施の形態２と同じ効果が得られる。
【００５８】
次に、この実施の形態３の変更例について説明する。図１６の変更例では、図５のスイッチング素子Ｓ２および定電流源５２がＰ型トランジスタ５７およびスイッチ５８で置換される。Ｐ型トランジスタ５７は高電位ＶＨ１のラインとノードＮ５２との間に接続され、そのゲートはスイッチ５８の共通端子５８ｃに接続される。スイッチ５８の一方端子５８ａはバイアス電位ＶＢＰを受け、その他方端子５８ｂは高電位ＶＨ１のラインに接続される。図１５のスイッチング素子Ｓ２がオンする期間（図４の時刻０〜ｔ４）では、スイッチ５８の端子５８ａ，５８ｃ間が導通してＮ型トランジスタ５７のゲートにバイアス電位ＶＢＰが与えられ、Ｐ型トランジスタ５７は飽和領域で動作して定電流Ｉを流す。図１５のスイッチング素子Ｓ２がオフする期間では、スイッチ５８の端子５８ｂ，５８ｃ間が導通してＮ型トランジスタ５７のゲートに高電位ＶＨ１が与えられ、Ｐ型トランジスタ５７はオフする。この変更例でも、実施の形態３と同じ効果が得られる。
【００５９】
図１７の画素表示回路５９は、図１５の画素表示回路５０のＥＬ駆動回路１４を図１２のＥＬ駆動回路４１で置換したものである。この変更例でも、実施の形態３と同じ効果が得られる。
【００６０】
[実施の形態４]
図１８は、この発明の実施の形態４によるＥＬ表示装置に含まれる画素表示回路６０の構成を示すブロック図であって、図２と対比される図である。図２を参照して、この画素表示回路６０が図２の画素表示回路２と異なる点は、ＥＬ駆動回路１４がＥＬ駆動回路６１で置換され、ＥＬ駆動回路６１の制御ノードＮ２７が差動増幅回路１３の反転入力端子（−）に接続され、オフセット補償回路１２の出力電位ＶＩが差動増幅回路１３の非反転入力端子（＋）に入力されている点である。
【００６１】
図１９は、図１８に示した画素表示回路６０の構成を詳細に示す回路図である。ＥＬ駆動回路６１は、図３のＥＬ駆動回路１４のＰ型トランジスタ２７をＮ型トランジスタ６２で置換したものである。差動増幅回路１３のＮ型トランジスタ２３のゲート（反転入力端子）は制御ノードＮ２７に接続され、Ｎ型トランジスタ２４のゲート（非反転入力端子）はノードＮＡに接続され、ノードＮ２１はスイッチング素子Ｓ１を介してＮ型トランジスタ６２のゲートに接続される。
【００６２】
次に、差動増幅回路１３およびＥＬ駆動回路６１の動作について説明する。スイッチング素子Ｓ１，Ｓ２がオンすると、差動増幅回路１３が活性化される。Ｎ型トランジスタ２４には、ノードＮＡの電位ＶＩに応じた値の電流が流れる。Ｎ型トランジスタ２４とＰ型トランジスタ２２は直列接続され、Ｐ型トランジスタ２２と２１はカレントミラー回路を構成するので、Ｐ型トランジスタ２１にはＮ型トランジスタ２４の電流に応じた値の電流が流れる。Ｎ型トランジスタ２３には、制御ノードＮ２７の電位ＶＯに応じた値の電流が流れる。
【００６３】
ＶＯがＶＩよりも高い場合は、Ｐ型トランジスタ２１に流れる電流がＮ型トランジスタ２３に流れる電流よりも小さくなって制御電位ＶＣが低下し、Ｎ型トランジスタ６２に流れる電流が減少して制御ノードＮ２７の電位ＶＯが低下する。ＶＯがＶＩよりも低い場合は、Ｐ型トランジスタ２１に流れる電流がＮ型トランジスタ２３に流れる電流よりも大きくなって制御電位ＶＣが上昇し、Ｎ型トランジスタ６２に流れる電流が増加してＶＯが低下する。
【００６４】
したがって、Ｎ型トランジスタ２３のしきい値電圧ＶＴＮ２３とＮ型トランジスタ２４のしきい値電圧ＶＴＮ２４とが等しい場合は、ＶＯ＝ＶＩとなる。しかし、Ｎ型トランジスタ２３のしきい値電圧ＶＴＮ２３とＮ型トランジスタ２４のしきい値電圧ＶＴＮ２４とが一致しない場合は、オフセット電圧ＶＯＦ＝ＶＩ−ＶＯ＝ＶＴＮ２４−ＶＴＮ２３が発生する。たとえばＶＴＮ２４がＶＴＮ２３よりも高い場合、ＶＯがＶＩよりも低い状態で差動増幅回路１３が安定する。このオフセット電圧ＶＯＦは、オフセット補償回路１２によって補償される。
【００６５】
この実施の形態４では、ＥＬ駆動回路６１はＮ型トランジスタ６２を用いたソースフォロワ回路になっており、発振動作が生じ難い構成になっている。ただし、Ｎ型トランジスタ６２のしきい値電圧分だけ高電位ＶＨ１を図３の場合よりも高くする必要がある。本発明では、垂直走査回路３によって対応の行が選択されていない場合は、スイッチング素子Ｓ２をオフして高電位ＶＨ１のラインと低電位ＶＬ１のラインとの間に流れる電流を遮断するので、高電位ＶＨ１を高くしたことによる消費電流の増大は小さい。
【００６６】
以下、この実施の形態４の種々の変更例について説明する。図２０の画素表示回路６５は、図１９の画素表示回路６０のＥＬ駆動回路６１をＥＬ駆動回路６６で置換したものである。ＥＬ駆動回路６６は、図１２のＥＬ駆動回路４１のＮ型トランジスタ４３をＰ型トランジスタ６７で置換したものである。
【００６７】
ＶＯがＶＩよりも高い場合は、Ｐ型トランジスタ２１に流れる電流がＮ型トランジスタ２３に流れる電流よりも小さくなって制御電位ＶＣが低下し、Ｐ型トランジスタ６７に流れる電流が増加して制御ノードＮ２７の電位ＶＯが低下する。ＶＯがＶＩよりも低い場合は、Ｐ型トランジスタ２１に流れる電流がＮ型トランジスタ２３に流れる電流よりも大きくなって制御電位ＶＣが上昇し、Ｐ型トランジスタ６７に流れる電流が増加してＶＯが低下する。したがって、Ｎ型トランジスタ２３のしきい値電圧ＶＴＮ２３とＮ型トランジスタ２４のしきい値電圧ＶＴＮ２４とが等しい場合は、ＶＯ＝ＶＩとなる。
【００６８】
この変更例では、ＥＬ駆動回路６６はＰ型トランジスタ６７を用いたソースフォロワ回路になっており、発振動作が生じ難い構成になっている。ただし、Ｐ型トランジスタ６７のしきい値電圧分だけ低電位ＶＬ１を図３の場合よりも低くする必要がある。本発明では、垂直走査回路３によって対応の行が選択されていない場合は、スイッチング素子Ｓ２をオフして高電位ＶＨ１のラインと低電位ＶＬ１のラインとの間に流れる電流を遮断するので、低電位ＶＬ１を低くしたことによる消費電流の増大は小さい。
【００６９】
また、図２１の画素表示回路７０は、図１９の画素表示回路６０の差動増幅回路１３を図１５の差動増幅回路５１で置換したものである。また、図２２の画素表示回路７１は、図２０の画素表示回路６０の差動増幅回路１３を図１５の差動増幅回路５１で置換したものである。これらの変更例でも、発振動作が生じることを防止することができる。
【００７０】
[実施の形態５]
上記画素表示回路においてスイッチング素子Ｓ１は、実際には、Ｎ型トランジスタ、あるいはＰ型トランジスタ、あるいは並列接続されたＮ型トランジスタおよびＰ型トランジスタで構成される。スイッチング素子Ｓ１を構成するトランジスタがオフするとき、トランジスタのゲート・ドレイン間あるいはゲート・ソース間に存在する寄生容量により、制御電位ＶＣが変化して所定の値からずれるという問題がある。このとき変化する電圧は、フィードスルー電圧と呼ばれる。たとえば図３のキャパシタ２９は、フィードスルー電圧の低減化に一定の効果を発揮するが充分ではない。この実施の形態５では、この問題の解決が図られる。
【００７１】
図２３は、この発明の実施の形態５によるＥＬ表示装置に含まれる画素表示回路７５の構成を示す回路図であって、図１９と対比される図である。図２３を参照して、この画素表示回路７５が図１９の画素表示回路６０と異なる点は、フィードスルー補償回路７６が追加され、ＥＬ駆動回路６１がＥＬ駆動回路７８で置換されている点である。
【００７２】
フィードスルー補償回路７６は、スイッチング素子Ｓ３，Ｓ４およびキャパシタ７７を含む。スイッチング素子Ｓ３，Ｓ４は、制御ノードＮ２７とサンプルホールド回路１１のノードＮＧとの間に直列接続される。スイッチング素子Ｓ３は、垂直走査回路３から信号線ＳＬを介して与えられる制御信号によって制御され、スイッチング素子Ｓ１と同時にオン／オフする。スイッチング素子Ｓ４は、垂直走査回路３から信号線ＳＬを介して与えられる制御信号によって制御され、スイッチング素子Ｓ１，Ｓ３がオフしたことに応じてオンする。キャパシタ７７は、Ｎ型トランジスタ６２のゲートと、スイッチング素子Ｓ３，Ｓ４間のノードＮ７７との間に接続される。ＥＬ駆動回路７８は、図１９のＥＬ駆動回路６１からキャパシタ２９を除去したものである。
【００７３】
図２４は、フィードスルーキャンセル動作を示すタイムチャートである。図２４において、時刻ｔ０においてスイッチング素子Ｓ１，Ｓ３がともにオンし、図４で示したオフセットキャンセル動作が行なわれ、ノードＮ２９に制御電位ＶＣが与えられ、ノードＮ２７，Ｎ７７にＶＯ＝ＶＧが与えられる。
【００７４】
時刻ｔ１においてスイッチング素子Ｓ１，Ｓ３がオフすると、スイッチング素子Ｓ１，Ｓ３によってフィードスルー電圧が発生する。今、スイッチング素子Ｓ１のみについて考える。スイッチング素子Ｓ１がオフしたことによりノードＮ２９に−ΔＶ１のフィードスルー電圧が生じたとすると、ノードＮ２９の電位ＶＣがΔＶ１だけ低下する。キャパシタ７７の容量値はノードＮ７７の寄生容量値よりも充分に大きく設定されているので、この変化分はキャパシタ７７によりノードＮ７７にほぼ１００％伝達される。同様に、スイッチング素子Ｓ３がオフしたことによりノードＮ７７の電位ＶＯ＝ＶＧがΔＶ３だけ低下し、この変化分がノードＮ２９にほぼ１００％伝達される。最終的に、ノードＮ７７の電位はＶＯ＝ＶＧからΔＶ１＋ΔＶ３だけ低下し、同様にノードＮ２９の電位はＶＣからΔＶ１＋ΔＶ３だけ低下する。
【００７５】
次に時刻ｔ２においてスイッチング素子Ｓ４がオンすると、ノードＮ７７の電位が低インピーダンス状態にあるノードＮＧの電位ＶＧになる。つまり、ノードＮ７７の電位がΔＶ１＋ΔＶ３だけ上昇する。この変化分は、キャパシタ７７を介してノードＮ２９に伝達され、ノードＮ２９の電位がＶＣに戻る。このようにしてフィードスルー電圧がキャンセルされる。
【００７６】
なお、キャパシタ７７は、スイッチング素子Ｓ４がオンしている間は、その一方電極が一定電位ＶＧに接続されているので、ノードＮ２９の電位保持容量として機能する。
【００７７】
図２５は、実施の形態５の変更例を示す回路図である。この画素表示回路８０が図２３の画素表示回路７５と異なる点は、フィードスルー補償回路７６がフィードスルー補償回路８１で置換されている点である。フィードスルー補償回路８１は、スイッチング素子Ｓ３，Ｓ４およびキャパシタ７７を含む。スイッチング素子Ｓ３は、差動増幅回路１３のＮ型トランジスタ２３のゲートと制御ノードＮ２７との間に接続される。スイッチング素子Ｓ４は、サンプルホールド回路１１のノードＮＧとＮ型トランジスタ２３のゲートとの間に接続される。キャパシタ７７は、ノードＮ２９とスイッチング素子Ｓ３，Ｓ４間のノードＮ７７との間に接続される。この変更例では、ＥＬ駆動回路７８から差動増幅回路１３への帰還ルートの配線とスイッチング素子Ｓ３用の配線が共有されるので、図２３の画素表示回路７５に比べて回路の占有面積が低減される。ただし、Ｎ型トランジスタ２３のゲート容量がノードＮ７７の寄生容量として作用するというデメリットがある。
【００７８】
[実施の形態６]
本発明のＥＬ表示装置を生産する場合、ＥＬ表示装置として組み立てたときの歩留り（良品率）が重要になる。ＥＬ表示装置の歩留りは、占有面積が大きな画素アレイ２の欠陥率で大部分が決まる。ＥＬ表示装置の製造コストを低減するためには、できるだけ製造工程の前段階で不良品を除去することが好ましい。つまり、ＥＬ表示装置として組立ててＥＬ素子の表示特性を光学的に検査する段階で不良品を検出するよりも、画素表示回路が形成された段階で電気的な検査で不良品を検出した方が製造コストの低減化に有効である。この実施の形態６では、画素表示回路の電気的な検査方法について説明する。
【００７９】
図２６は、この発明の実施の形態６による画素表示回路２の検査方法を示す回路図である。図２６において、この検査方法では、スイッチ８５、ライトドライバ８６およびセンスアンプ８７が用いられる。スイッチ８５の共通端子はデータ線ＤＬに接続され、その一方端子８５ａはライトドライバ８６の出力ノードに接続され、その他方端子はセンスアンプ８７に接続される。
【００８０】
まず、スイッチング素子ＳＧ，ＳＡ，ＳＢ，Ｓ１，Ｓ２をオンさせ、スイッチング素子ＳＣをオフさせる。また、スイッチ８５の端子８５ａ，８５ｃ間を導通させ、ライトドライバ８６の入力ノードに所定の電位ＶＧを印加する。この結果、ＶＩ＝ＶＧ、ＶＯ＝ＶＩ−ＶＯＦとなる。
【００８１】
次に、スイッチング素子ＳＡ，ＳＢをオフにしてノードＮＡの電位ＶＩ＝ＶＧを保持する。次いでスイッチング素子ＳＣをオンすると、ノードＮＢの電位がＶＯＦだけ変化してノードＮＡの電位ＶＩがＶＩ＝ＶＧ＋ＶＯＦとなる。この結果、ＶＯ＝ＶＧとなる。次に、スイッチング素子Ｓ１，Ｓ２を順次オフする。以上は、図４で説明した動作と同じである。ただし、スイッチング素子Ｓ２は、オンのままでもよい。
【００８２】
次に、ライトドライバ８６の入力ノードにＶＧとは異なる電位（たとえば接地電位ＧＮＤ）を印加してデータ線ＤＬの電位をＶＧとは異なる電位に設定した後、スイッチ８５の端子８５ｂ，８５ｃ間を導通させ、データ線ＤＬをセンスアンプ８７の入力ノードに接続する。
【００８３】
次に、スイッチング素子ＳＢをオンさせる。この結果、データ線ＤＬには制御ノードＮ２７の電位ＶＯが伝達される。この電位ＶＯをセンスアンプ８７で読み取り、ＶＯ＝ＶＧの場合は画素表示回路２は正常であると判定し、ＶＯ≠ＶＧの場合は画素表示回路２は不良であると判定する。
【００８４】
なお、この実施の形態６では、制御ノードＮ２７の電位ＶＯを読み出したが、制御ノードＮ２７からデータ線ＤＬに流れる電流を検出し、その検出結果に基づいて画素表示回路２の良否を判定しても良い。また、スイッチング素子ＳＧ，ＳＡ，ＳＢ，ＳＣ，Ｓ１，Ｓ２のオン／オフの組合せで、その他種々の検査方法が考えられる。
【００８５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００８６】
【図１】図１は、この発明の実施の形態１によるＥＬ表示装置の構成を示すブロック図である。
【図２】図１に示した画素表示回路の構成を示すブロック図である。
【図３】図２に示した画素表示回路の構成を示す回路図である。
【図４】図３に示した画素表示回路の動作を示すタイムチャートである。
【図５】実施の形態１の変更例を示す回路図である。
【図６】実施の形態１の他の変更例を示す回路図である。
【図７】実施の形態１のさらに他の変更例を示す回路図である。
【図８】実施の形態１のさらに他の変更例を示す回路図である。
【図９】実施の形態１のさらに他の変更例を示す回路図である。
【図１０】実施の形態１のさらに他の変更例を示す回路図である。
【図１１】実施の形態１のさらに他の変更例を示す回路図である。
【図１２】図１２は、この発明の実施の形態２によるＥＬ表示装置に含まれる画素表示回路の構成を示す回路図である。
【図１３】実施の形態２の変更例を示す回路図である。
【図１４】実施の形態２の他の変更例を示す回路図である。
【図１５】図１５は、この発明の実施の形態３によるＥＬ表示装置に含まれる画素表示回路の構成を示す回路図である。
【図１６】実施の形態３の変更例を示す回路図である。
【図１７】実施の形態３の他の変更例を示す回路図である。
【図１８】図１８は、この発明の実施の形態４によるＥＬ表示装置に含まれる画素表示回路の構成を示すブロック図である。
【図１９】図１８に示した画素表示回路の構成を示す回路図である。
【図２０】実施の形態４の変更例を示す回路図である。
【図２１】実施の形態４の他の変更例を示す回路図である。
【図２２】実施の形態４のさらに他の変更例を示す回路図である。
【図２３】図２３は、この発明の実施の形態５によるＥＬ表示装置に含まれる画素表示回路の構成を示す回路図である。
【図２４】図２３に示した画素表示回路の動作を示すタイムチャートである。
【図２５】実施の形態５の変更例を示す回路図である。
【図２６】図２６は、この発明の実施の形態６による画素表示回路の検査方法を示す回路図である。
【符号の説明】
【００８７】
１  画素アレイ、２，３５，３６，３８，３９，４０，５０，５９，６０，６５，７０，７１，７５，８０  画素表示回路、ＤＬ  データ線、ＳＬ  信号線、３  垂直走査回路、４  水平走査回路、５  シフトレジスタ、６，７  データラッチ回路、８  階調電位発生回路、９  デコード回路、１０  出力バッファ回路、１１  サンプルホールド回路、１２  オフセット補償回路、１３，５１  差動増幅回路、１４，３１，３２，４１，４６，４７，６１，６６，７８  ＥＬ駆動回路、ＳＧ，ＳＡ，ＳＢ，ＳＣ，Ｓ１〜Ｓ４  スイッチング素子、１５，１６，２９，３７，４５，７７  キャパシタ、２１，２２，２７，５３，５４，５７，６７  Ｐ型トランジスタ、２３，２４，３３，４３，５５，５６，６２  Ｎ型トランジスタ、２５，５２  定電流源、２６，４４  ＥＬ素子、２８，４０，４２  抵抗素子、３４，５８，８５  スイッチ、７６，８１  フィードスルー補償回路、８６  ライトドライバ、８７  センスアンプ。
【図１】
2005195854.tif 000003
【図２】
2005195854.tif 000004
【図３】
2005195854.tif 000005
【図４】
2005195854.tif 000006
【図５】
2005195854.tif 000007
【図６】
2005195854.tif 000008
【図７】
2005195854.tif 000009
【図８】
2005195854.tif 000010
【図９】
2005195854.tif 000011
【図１０】
2005195854.tif 000012
【図１１】
2005195854.tif 000013
【図１２】
2005195854.tif 000014
【図１３】
2005195854.tif 000015
【図１４】
2005195854.tif 000016
【図１５】
2005195854.tif 000017
【図１６】
2005195854.tif 000018
【図１７】
2005195854.tif 000019
【図１８】
2005195854.tif 000020
【図１９】
2005195854.tif 000021
【図２０】
2005195854.tif 000022
【図２１】
2005195854.tif 000023
【図２２】
2005195854.tif 000024
【図２３】
2005195854.tif 000025
【図２４】
2005195854.tif 000026
【図２５】
2005195854.tif 000027
【図２６】
2005195854.tif 000028