(57)【要約】【課題】本発明は、バンドギャップ回路の制御回路に関し、出力すべき基準電圧をある程度一定に維持しつつ、バンドギャップ回路の消費電流の低減を図ることを目的とする。【解決手段】イグニション電源１４を用いて所定の電圧を生成し出力するバンドギャップ回路１０を設ける。そして、バンドギャップ回路１０による生成電圧に基づくバンドギャップ電圧ＶＢＧを間欠的に監視するコンパレータ２０と、コンパレータ２０の比較結果に基づいて、バンドギャップ回路１０とイグニション電源１４との導通・遮断を切り替えるスイッチＳＷ１と、スイッチＳＷ１によりバンドギャップ回路１０と電源１４とが遮断されている際にバンドギャップ電圧ＶＢＧとして放電電圧を出力するコンデンサＣ１と、を備える。【選択図】        図１
2005050021.tif 000002
【特許請求の範囲】
【請求項１】
所定の電源を用いて所定の電圧を生成し出力するバンドギャップ回路と、
前記バンドギャップ回路による所定の電圧に基づく基準電圧を間欠的に監視する監視手段と、
前記監視手段の監視結果に基づいて、前記バンドギャップ回路と前記所定の電源との導通・遮断を切り替える切替手段と、
前記切替手段により前記バンドギャップ回路と前記所定の電源とが遮断されている際に基準電圧としての電圧を出力する容量性素子と、
を備えることを特徴とするバンドギャップ回路の制御回路。
【請求項２】
前記監視手段は、所定周期ごとに所定期間だけ電源供給され、前記基準電圧を所定のしきい値と比較するコンパレータであることを特徴とする請求項１記載のバンドギャップ回路の制御回路。
【請求項３】
前記切替手段は、前記コンパレータの比較結果により前記基準電圧が前記所定のしきい値を下回る場合に、該バンドギャップ回路と前記所定の電源とを導通させることを特徴とする請求項２記載のバンドギャップ回路の制御回路。
【請求項４】
前記容量性素子は、前記切替手段により前記バンドギャップ回路と前記所定の電源とが導通されている際に電荷を蓄えるコンデンサであることを特徴とする請求項１記載のバンドギャップ回路の制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バンドギャップ回路の制御回路に係り、特に、所定の電源を用いて基準電圧を生成し出力するバンドギャップ回路の制御回路に関する。
【０００２】
【従来の技術】
従来より、各負荷に必要な定電圧を得るためのバンドギャップ回路が知られている（例えば、特許文献１参照）。このバンドギャップ回路は、所定の電源を用いて、シリコンのバンドギャップに等しい定電圧を生成し、基準電圧として出力する。
【０００３】
【特許文献１】
特開平８−１６１７０３号公報
【０００４】
【発明が解決しようとする課題】
ところで、上記の如く定電圧の基準電圧を生成するために、常時、電源からバンドギャップ回路へ電流を供給するものとすると、定常的に電流が消費される。このため、かかる構成では、消費電流が過大となる不都合が生ずる。
【０００５】
本発明は、上述の点に鑑みてなされたものであり、出力すべき基準電圧をある程度一定に維持しつつ、バンドギャップ回路の消費電流の低減を図ることが可能なバンドギャップ回路の制御回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記の目的は、請求項１に記載する如く、所定の電源を用いて所定の電圧を生成し出力するバンドギャップ回路と、
前記バンドギャップ回路による所定の電圧に基づく基準電圧を間欠的に監視する監視手段と、
前記監視手段の監視結果に基づいて、前記バンドギャップ回路と前記所定の電源との導通・遮断を切り替える切替手段と、
前記切替手段により前記バンドギャップ回路と前記所定の電源とが遮断されている際に基準電圧としての電圧を出力する容量性素子と、
を備えるバンドギャップ回路の制御回路により達成される。
【０００７】
本発明において、バンドギャップ回路による所定の電圧に基づく基準電圧は、間欠的に監視される。そして、バンドギャップ回路と所定の電源とは、その基準電圧の監視結果に基づいて導通・遮断される。バンドギャップ回路と所定の電源とが導通されている場合は、そのバンドギャップ回路による所定の電圧が基準電圧として出力される。一方、バンドギャップ回路と所定の電源とが遮断されている場合は、容量性素子による電圧が基準電圧として出力される。すなわち、バンドギャップ回路は、常に動作するものではなく、間欠動作する。このため、所定の電源からバンドギャップ回路へ常時電力を供給することは不要である。また、バンドギャップ回路の動作が停止した場合にも、容量性素子から基準電圧が出力されるため、出力すべき基準電圧がある程度一定に維持される。従って、本発明によれば、出力すべき基準電圧をある程度一定に維持しつつ、バンドギャップ回路の消費電流の低減を図ることができる。
【０００８】
この場合、請求項２に記載する如く、請求項１記載のバンドギャップ回路の制御回路において、前記監視手段は、所定周期ごとに所定期間だけ電源供給され、前記基準電圧を所定のしきい値と比較するコンパレータであることとすればよい。
【０００９】
また、請求項３に記載する如く、請求項２記載のバンドギャップ回路の制御回路において、前記切替手段は、前記コンパレータの比較結果により前記基準電圧が前記所定のしきい値を下回る場合に、該バンドギャップ回路と前記所定の電源とを導通させることとすれば、バンドギャップ回路が動作する期間が制限されるため、バンドギャップ回路の消費電流を確実に低減することができる。
【００１０】
更に、請求項４に記載する如く、請求項１記載のバンドギャップ回路の制御回路において、前記容量性素子は、前記切替手段により前記バンドギャップ回路と前記所定の電源とが導通されている際に電荷を蓄えるコンデンサであることとすれば、バンドギャップ回路の動作が停止した後に、それ以前とほぼ同一の電圧を基準電圧として容量性素子から出力することができる。
【００１１】
【発明の実施の形態】
図１は、本発明の一実施例であるバンドギャップ回路の制御回路のシステム構成図を示す。また、図２は、本実施例のバンドギャップ回路の制御回路の具体的な内部構成図を示す。本実施例のシステムは、例えば車両に搭載される車載電子制御ユニットに必要な定電圧を得るために用いられるシステムであり、バンドギャップ回路１０を備えている。バンドギャップ回路１０は、シリコンを材料として構成されている。
【００１２】
バンドギャップ回路１０には、定電流源１２を介してイグニション電源１４が接続されている。イグニション電源１４は、車両のイグニションスイッチがオンされた際に、車両の搭載する１２Ｖ程度のバッテリ電圧を有するバッテリ電源に接続し、バッテリ電圧を降圧して５Ｖ程度の一定のイグニション電圧ＶＩＧを生成する電源である。バンドギャップ回路１０は、イグニション電源１４で生成されたイグニション電圧ＶＩＧから、シリコンのバンドギャップと等しいバンドギャップ電圧を生成する回路である。
【００１３】
図２に示す如く、イグニション電源１４には、ｎｐｎ型のトランジスタＱ１のコレクタが接続されていると共に、上記した定電流源１２を介してそのトランジスタＱ１のベースが接続されている。トランジスタＱ１のエミッタは、バンドギャップ回路１０の出力に接続されている。トランジスタＱ１は、イグニション電圧ＶＩＧがある程度の電圧に達した場合に動作可能となり、バンドギャップ回路１０に向けて電流を供給することが可能となる。
【００１４】
トランジスタＱ１のエミッタには、抵抗Ｒ６を介してｎｐｎ型のトランジスタＱ８のコレクタ及びベースが接続されている。トランジスタＱ８のエミッタは接地されている。トランジスタＱ１のエミッタには、また、抵抗Ｒ６と同一抵抗値を有する抵抗Ｒ７を介してｎｐｎ型のトランジスタＱ９のコレクタが接続されている。トランジスタＱ９は、上記したトランジスタＱ８と同一形状を有しており、そのベースはトランジスタＱ８のベースに接続されていると共に、そのエミッタは抵抗Ｒ８を介して接地されている。
【００１５】
トランジスタＱ１のエミッタには、更に、抵抗Ｒ２を介してｐｎｐ型のトランジスタＱ２のエミッタが接続されていると共に、抵抗Ｒ３を介してｐｎｐ型のトランジスタＱ３のエミッタが接続されている。トランジスタＱ２のベースは、トランジスタＱ３のベースに接続されていると共に、自己のコレクタに接続している。トランジスタＱ２のコレクタには、ｎｐｎ型のトランジスタＱ４のコレクタが接続されている。トランジスタＱ４のベースは、上記したトランジスタＱ８及びＱ９のベースに接続されている。また、トランジスタＱ３のコレクタには、ｎｐｎ型のトランジスタＱ５のコレクタが接続されている。トランジスタＱ４のエミッタ及びトランジスタＱ５のエミッタは共に、抵抗Ｒ４を介して接地されている。
【００１６】
トランジスタＱ５のベースには、上記したトランジスタＱ９のコレクタが接続されている。トランジスタＱ３のコレクタ及びトランジスタＱ５のコレクタには、コンデンサＣ２を介してトランジスタＱ５のベース及びトランジスタＱ９のコレクタが接続されている。トランジスタＱ３のコレクタ及びトランジスタＱ５のコレクタには、また、ｐｎｐ型のトランジスタＱ７のベースが接続されている。トランジスタＱ７のコレクタは接地されている。また、そのエミッタは、抵抗Ｒ５を介してｎｐｎ型のトランジスタＱ６のエミッタに接続されている。トランジスタＱ６のコレクタは、そのベースに接続していると共に、上記したトランジスタＱ１のベースに接続されている。
【００１７】
かかるバンドギャップ回路１０においては、抵抗Ｒ６に流れる電流と抵抗Ｒ７に流れる電流が略等しくなると共に、トランジスタＱ８とＱ９とが同一形状を有しているので、それらのベース・エミッタ間の飽和電流は略等しくなる。従って、バンドギャップ回路１０においては、イグニション電源１４からイグニション電圧ＶＩＧが印加されると、トランジスタＱ１のエミッタに、次式（１）に示すバンドギャップ電圧Ｖが現れる。
【００１８】
Ｖ＝ＶＢＥ＋Ｒ７／Ｒ８・ｋＴ／ｑ・ｌｎ（Ｒ７／Ｒ６）  ・・（１）
但し、ＶＢＥはトランジスタＱ８のベース・エミッタ間電圧、Ｒ６は抵抗Ｒ６の抵抗値を、Ｒ７は抵抗Ｒ７の抵抗値を、Ｒ８は抵抗Ｒ８の抵抗値を、ｋはボルツマン定数を、Ｔは絶対温度を、また、ｑは電子の電荷を、それぞれ表している。
【００１９】
このバンドギャップ電圧Ｖは、温度特性がほぼゼロの基準電圧である。具体的には、トランジスタＱ８及びＱ９がシリコンを材料として構成されているので、約１．２５Ｖ程度の電圧である。
【００２０】
図１に示す如く、本実施例において、バンドギャップ回路１０と定電流源１２との間、具体的には、トランジスタＱ６のコレクタ及びトランジスタＱ１のベースと定電流源１２との間には、スイッチＳＷ１が介在されている。スイッチＳＷ１は、バンドギャップ回路１０とイグニション電源１４との導通・遮断を切り替えるためのスイッチである。また、バンドギャップ回路１０とＶＢＧ出力端子との間、具体的には、トランジスタＱ１のコレクタ及び抵抗Ｒ２，Ｒ３，Ｒ６，Ｒ７とＶＢＧ出力端子との間には、スイッチＳＷ２及び抵抗Ｒ１が介在されている。スイッチＳＷ２は、上記したスイッチＳＷ１と同期して、バンドギャップ回路１０とＶＢＧ出力端子との導通・遮断を切り替えるためのスイッチである。
【００２１】
ＶＢＧ出力端子には、また、コンデンサＣ１が接続されている。コンデンサＣ１は、バンドギャップ回路１０に対して並列に設けられており、ＶＢＧ出力端子と反対側の端子は接地されている。コンデンサＣ１は、スイッチＳＷ１及びＳＷ２のオンによりバンドギャップ回路１０がイグニション電源１４から電源供給される際に電荷を蓄え充電される。コンデンサＣ１は、少なくとも後述の如くコンパレータ２０が電源供給される周期の間欠オフ期間中に一定電圧を出力するだけの容量を有している。
【００２２】
本実施例のシステムは、ＶＢＧ出力端子に現れるバンドギャップ電圧ＶＢＧを間欠的に監視するコンパレータ２０を備えている。コンパレータ２０の反転入力端子には、上記したＶＢＧ出力端子が接続され、バンドギャップ電圧ＶＢＧが入力される。コンパレータ２０の非反転入力端子には、しきい値電圧Ｖｒｅｆが入力されている。また、コンパレータ２０には、後述のスイッチＳＷ３及び定電流源２２を介して３〜５Ｖ程度の出力電圧を有する電源２４が接続されている。
【００２３】
コンパレータ２０は、電源２４から電源電圧ＶＭが供給されている状況下において、バンドギャップ電圧ＶＢＧとしきい値電圧Ｖｒｅｆとを比較する。そして、バンドギャップ電圧ＶＢＧがしきい値電圧Ｖｒｅｆ以上である場合はＬｏ信号を出力し、一方、バンドギャップ電圧ＶＢＧがしきい値電圧Ｖｒｅｆを下回る場合はＨｉ信号を出力する。また、コンパレータ２０は、電源２４から電源電圧が供給されていない場合は動作せず、その出力はＬｏ信号となる。
【００２４】
コンパレータ２０の出力は、上記したスイッチＳＷ１及びＳＷ２に接続している。スイッチＳＷ１は、コンパレータ出力がＬｏ信号である場合にはオフし、バンドギャップ回路１０とイグニション電源１４とを遮断させる一方、コンパレータ出力がＨｉ信号である場合にはオンし、バンドギャップ回路１０とイグニション電源１４とを導通させる。また、スイッチＳＷ２は、コンパレータ出力がＬｏ信号である場合にはオフし、バンドギャップ回路１０とＶＢＧ出力端子とを遮断させる一方、コンパレータ出力がＨｉ信号である場合にはオンし、バンドギャップ回路１０とＶＢＧ出力端子とを導通させる。
【００２５】
コンパレータ２０と定電流源２２との間には、スイッチＳＷ３が介在されている。スイッチＳＷ３は、コンパレータ２０と電源２４との導通・遮断を切り替えるためのスイッチ、すなわち、コンパレータ２０へ電源を供給するか否かを切り替えるためのスイッチである。スイッチＳＷ３には、所定周期ごとに所定期間だけＨｉ状態となる、すなわち、Ｈｉ状態とＬｏ状態とを周期的に繰り返す制御信号ＶＣＯＭＰが供給される。尚、この制御信号ＶＣＯＭＰのＨｉ時間及びＬｏ時間は、コンデンサＣ１の容量と相関関係を有している。スイッチＳＷ３は、制御信号ＶＣＯＭＰがＬｏ状態にある場合にはオフし、コンパレータ２０と電源２４とを遮断させる一方、制御信号ＶＣＯＭＰがＨｉ状態にある場合にはオンし、コンパレータ２０と電源２４とを導通させる。
【００２６】
ここで、コンパレータ２０は、しきい値電圧Ｖｒｅｆが切り替わるヒステリシス付きのコンパレータである。すなわち、図２に示す如く、コンパレータ２０の非反転入力端子には、抵抗Ｒ９が接続されていると共に、抵抗Ｒ１０が接続されている。抵抗Ｒ９の他端は、スイッチＳＷ４を介して上記した電源２４に接続している。また、抵抗Ｒ１０の他端は接地されている。スイッチＳＷ４は、コンパレータ２０の非反転入力端子と電源２４との導通・遮断を切り替えるためのスイッチ、すなわち、しきい値電圧Ｖｒｅｆを変化させるためのスイッチである。スイッチＳＷ４には、上記した制御信号ＶＣＯＭＰが供給される。スイッチＳＷ４は、制御信号ＶＣＯＭＰがＬｏ状態にある場合にはオフし、コンパレータ２０の非反転入力端子と電源２４とを遮断させる一方、制御信号ＶＣＯＭＰがＨｉ状態にある場合にはオンし、コンパレータ２０の非反転入力端子と電源２４とを導通させる。
【００２７】
また、抵抗Ｒ９には、直列接続された抵抗Ｒ１１及びスイッチＳＷ５が並列接続されている。スイッチＳＷ５は、抵抗Ｒ９と抵抗Ｒ１１とを並列接続させるか否かを切り替えるためのスイッチである。スイッチＳＷ５には、上記したコンパレータ２０の出力が供給される。スイッチＳＷ５は、コンパレータ出力がＬｏ信号である場合にはオフし、抵抗Ｒ９と抵抗Ｒ１１とを並列接続させない一方、コンパレータ出力がＨｉ信号である場合にはオンし、抵抗Ｒ９と抵抗Ｒ１１とを並列接続させる。
【００２８】
図３は、本実施例のバンドギャップ回路の制御回路の動作タイムチャートを示す。尚、図３（Ａ）には制御信号ＶＣＯＭＰの時間変化が、（Ｂ）にはバンドギャップ電圧ＶＢＧの時間変化が、（Ｃ）にはしきい値電圧Ｖｒｅｆの時間変化が、（Ｄ）にはスイッチＳＷ１，２，５のオン・オフの時間変化が、（Ｅ）にはスイッチＳＷ３，４のオン・オフの時間変化が、（Ｆ）にはイグニション電源１４からバンドギャップ回路１０側へ流れる電流ＩＩＧの時間変化が、また、（Ｇ）には電源２４からコンパレータ２０側へ流れる電流ＩＶＭの時間変化が、それぞれ示されている。
【００２９】
本実施例のシステムにおいて、コンデンサＣ１に電荷が充分に蓄えられている状況下で制御信号ＶＣＯＭＰがＬｏ状態にあると、スイッチＳＷ３がオフし、電源２４からコンパレータ２０への電源供給が行われないので、そのコンパレータ２０の出力はＬｏ信号となる。この場合には、スイッチＳＷ１，２がオフするため、コンデンサＣ１が放電し、ＶＢＧ出力端子にそのコンデンサＣ１の放電電圧がバンドギャップ電圧ＶＢＧとして現れる。尚、このバンドギャップ電圧ＶＢＧはコンデンサＣ１の放電に伴って徐々に低下する。
【００３０】
制御信号ＶＣＯＭＰがＬｏ状態からＨｉ状態へ移行すると（図３において時刻ｔ１）、スイッチＳＷ３がオンするので、電源２４からコンパレータ２０への電源供給が行われると共に、スイッチＳＷ４もオンするので、コンパレータ２０の非反転入力端子にしきい値電圧Ｖｒｅｆとして電源２４の電源電圧ＶＭを抵抗Ｒ９と抵抗Ｒ１０とで分圧した電圧（例えば、１．２Ｖ）が供給される。
【００３１】
かかる状態でバンドギャップ電圧ＶＢＧがしきい値電圧Ｖｒｅｆを下回っている場合（図３において時刻ｔ２以後）は、コンパレータ２０の出力がＨｉ信号となる。この場合には、スイッチＳＷ１，２がオンするため、バンドギャップ回路１０に電源が供給されることによりバンドギャップ回路１０においてシリコンのバンドギャップに相当する電圧が生成され、その電圧がＶＢＧ出力端子へ向けて出力される。この際、ＶＢＧ出力端子に現れるバンドギャップ電圧ＶＢＧは、コンパレータ出力がＨｉとなる前の、しきい値電圧Ｖｒｅｆを下回ったものよりも大きくなると共に、コンデンサＣ１はその電圧ＶＢＧで充電される。
【００３２】
また、コンパレータ２０の出力がＨｉ信号になると、スイッチＳＷ５もオンする。この場合には、抵抗Ｒ９とＲ１１とによる並列回路が形成されるので、コンパレータ２０の非反転入力端子に入力されるしきい値電圧ｒｅｆが、かかる並列回路が形成されない抵抗Ｒ９だけの回路に比べて上昇する。このため、バンドギャップ電圧ＶＢＧが大きくなった際、直ちにコンパレータ２０の出力がＬｏ信号となるのは回避され、その後、コンパレータ出力はＨｉ信号を維持するので、バンドギャップ回路１０への電源供給が直ちに中止されるのは回避される。
【００３３】
そして、制御信号ＶＣＯＭＰがＨｉ状態からＬｏ状態へ移行すると（図３において時刻ｔ３）、スイッチＳＷ３，ＳＷ４のオフに起因してコンパレータ出力がＬｏ信号となり、スイッチＳＷ１，２がオフするので、上記の如くバンドギャップ電圧ＶＢＧがコンデンサＣ１の放電に伴って徐々に低下する。
【００３４】
一方、コンパレータ２０の非反転入力端子に電源２４の電源電圧ＶＭを抵抗Ｒ９と抵抗Ｒ１０とで分圧したしきい値電圧Ｖｒｅｆが供給されていても（図３において時刻ｔ４以後）、バンドギャップ電圧ＶＢＧがしきい値電圧Ｖｒｅｆを下回っていない場合は、コンパレータ２０の出力はＬｏ信号に維持される。この場合には、スイッチＳＷ１，２がオンしないため、バンドギャップ回路１０は動作せず、ＶＢＧ出力端子にはコンデンサＣ１の放電によりそのコンデンサＣ１の放電電圧がバンドギャップ電圧ＶＢＧとして現れる。そして、制御信号ＶＣＯＭＰがＨｉ状態からＬｏ状態へ移行した（図３において時刻ｔ５）後も、ＶＢＧ出力端子に、徐々に低下するコンデンサＣ１の放電電圧がバンドギャップ電圧ＶＢＧとして現れる。
【００３５】
以後、本実施例のシステムにおいては、制御信号ＶＣＯＭＰがＬｏ状態からＨｉ状態へ、また、Ｈｉ状態からＬｏ状態へ切り替わるごとに、上記と同様の処理が繰り返し行われる。
【００３６】
かかる構成においては、間欠的にＨｉ状態となる制御信号ＶＣＯＭＰのＬｏ状態によりコンパレータ２０に電源２４からの電源供給が行われていない場合、及び、制御信号ＶＣＯＭＰのＨｉ状態によりコンパレータ２０に電源２４からの電源供給が行われていてもＶＢＧ出力端子に現れるバンドギャップ電圧ＶＢＧがしきい値電圧Ｖｒｅｆ以上である場合には、バンドギャップ回路１０とイグニション電源１４とが遮断される。この場合には、コンデンサＣ１からＶＢＧ出力端子へ供給される放電電圧がバンドギャップ電圧ＶＢＧとして出力される。
【００３７】
一方、コンパレータ２０に電源２４からの電源供給が行われている状況下、ＶＢＧ出力端子に現れるバンドギャップ電圧ＶＢＧがしきい値電圧Ｖｒｅｆを下回っている場合には、バンドギャップ回路１０とイグニション電源１４とが導通される。この場合には、バンドギャップ回路１０で生成される電圧がＶＢＧ出力端子からバンドギャップ電圧ＶＢＧとして出力されると共に、コンデンサＣ１がそのバンドギャップ電圧ＶＢＧで充電される。
【００３８】
このようにコンデンサＣ１はバンドギャップ回路１０で生成される電圧を基に充電されるため、コンデンサＣ１の放電電圧は、バンドギャップ回路１０において生成される電圧を上限とした電圧となる。この点、イグニション電源１４からバンドギャップ回路１０への電源供給が行われない場合にも、ある程度の期間は、コンデンサＣ１の放電によりＶＢＧ出力端子にバンドギャップ回路１０により生成される電圧とほぼ同一の電圧が供給される。このため、ＶＢＧ出力端子に現れるバンドギャップ電圧ＶＢＧを、多少変動は生ずるがある程度一定に維持することができる。
【００３９】
また、本実施例においては、上記の如くＶＢＧ出力端子に現れるバンドギャップ電圧ＶＢＧをある程度一定に維持するうえで、バンドギャップ回路１０を常時動作させてバンドギャップ電圧を生成する必要はなく、バンドギャップ回路１０の動作期間は制限される。この点、イグニション電源１４からバンドギャップ回路１０への電源供給を常時行うことは不要である。この場合、イグニション電源１４からバンドギャップ回路１０への電源供給が常時行われる構成に比べて、バンドギャップ回路１０の消費電流は低減される。従って、本実施例の回路構成によれば、バンドギャップ電圧ＶＢＧをある程度一定に維持しつつ、バンドギャップ回路１０の消費電流の低減を図ることが可能となっている。
【００４０】
尚、上記の実施例においては、イグニション電源１４が特許請求の範囲に記載された「所定の電源」に、バンドギャップ電圧ＶＢＧが特許請求の範囲に記載した「基準電圧」に、コンパレータ２０が特許請求の範囲に記載された「監視手段」に、スイッチＳＷ１が特許請求の範囲に記載された「切替手段」に、コンデンサＣ１が特許請求の範囲に記載された「容量性素子」に、それぞれ相当している。
【００４１】
ところで、上記の実施例においては、バンドギャップ電圧ＶＢＧがしきい値電圧Ｖｒｅｆを下回った場合、その後、バンドギャップ電圧ＶＢＧの増大に起因して直ちにコンパレータ出力がＬｏ信号に切り替わりバンドギャップ回路１０への電源供給が中止されるのを回避するために、コンパレータ２０の非反転入力端子に入力されるしきい値電圧Ｖｒｅｆが切り替わるようにコンパレータ２０にヒステリシスを持たせることとしているが、コンパレータ２０にかかるヒステリシスを持たせることなく、コンパレータ出力がＬｏ信号になった場合にもある程度の期間だけ、イグニション電源１４とバンドギャップ回路１０との導通・遮断を切り替えるためのスイッチＳＷ１、及び、バンドギャップ回路１０とＶＢＧ出力端子との導通・遮断を切り替えるスイッチＳＷ２を共にオン状態に維持させる構成を実現することとすればよい。
【００４２】
また、上記の実施例においては、車両に搭載される車載電子制御ユニットへ定電圧を供給するために設けられたシステムに適用することとしているが、本発明はこれに限定されるものではなく、車両以外のシステムに適用することも可能である。
【発明の効果】
上述の如く、請求項１及び２記載の発明によれば、出力すべき基準電圧をある程度一定に維持しつつ、バンドギャップ回路の消費電流の低減を図ることができる。
【００４３】
請求項３記載の発明によれば、バンドギャップ回路が動作する期間を制限するため、バンドギャップ回路の消費電流を確実に低減することができる。
【００４４】
また、請求項４記載の発明によれば、バンドギャップ回路の動作が停止した後に、それ以前とほぼ同一の電圧を基準電圧として容量性素子から出力することができる。
【図面の簡単な説明】
【図１】本発明の一実施例のバンドギャップ回路の制御回路のシステム構成図である。
【図２】本実施例のバンドギャップ回路の制御回路の具体的な内部構成図である。
【図３】本実施例のバンドギャップ回路の制御回路の動作タイムチャートである。
【符号の説明】
１０  バンドギャップ回路
１４  イグニション電源
２０  コンパレータ
ＳＷ１，ＳＷ２，ＳＷ３  スイッチ
Ｃ１  コンデンサ
【図１】
2005050021.tif 000003
【図２】
2005050021.tif 000004
【図３】
2005050021.tif 000005