(57)【要約】【課題】  バイポーラトランジスタを使用しても、飽和電圧の影響を容易に避けることができる短絡用回路を提供する。【解決手段】  リセット信号によって、基準用トランジスタ１６がＯＮ状態になると、ベース・エミッタ間はＶBEだけ異なるので、基準用トランジスタ１６のエミッタの電圧は、５Ｖ＋ＶBEの電圧になる。この電圧は、リセット用トランジスタ１５のベース電圧になるので、リセット用トランジスタ１５のエミッタの電圧は、ベースの電圧よりもベース・エミッタ間順方向電圧だけ低い電圧となる。ＰＮＰ型である基準用トランジスタ１６とＮＰＮ型であるリセット用トランジスタ１５とは、同一の半導体集積回路上では、近い値のベース・エミッタ間順方向電圧ＶBEとなり、リセット用トランジスタ１５のエミッタ電圧、すなわちコンデンサ１２の他端の電圧は、一端側との電位差がほとんど０の電圧までリセットされる。【選択図】      図１
2005195546.tif 000002
【特許請求の範囲】
【請求項１】
一端側に対して一定の極性の電圧が印加される他端側との間を、電気的に短絡させるために用いる短絡用回路であって、
該一定の極性でベース・エミッタ間が順方向となるバイポーラトランジスタとしての導電形式を有し、該一端にベースが接続される基準用トランジスタと、
基準用トランジスタの導電形式とは相補的なバイポーラトランジスタとしての導電形式を有し、該他端側にエミッタが接続され、基準用トランジスタのエミッタ側にベースが接続される短絡用トランジスタと、
基準用トランジスタをスイッチング制御する制御手段とを含むことを特徴とする短絡用回路。
【請求項２】
前記短絡用トランジスタのエミッタと前記他端側との間には逆流防止用のダイオードが接続され、
前記基準用トランジスタのエミッタと該短絡用トランジスタのベースとの間には、逆流防止用のダイオードの順方向電圧を補償する電圧補償手段が設けられることを特徴とする請求項１記載の短絡用回路。
【請求項３】
前記電圧補償手段は、ダイオードであることを特徴とする請求項２記載の短絡用回路。
【請求項４】
前記逆流防止用ダイオードは、前記基準用トランジスタと同一の導電形式のトランジスタのダイオード接続によって形成され、
前記電圧補償手段のダイオードは、前記短絡用トランジスタと同一の導電形式のトランジスタのダイオード接続によって形成されることを特徴とする請求項３記載の短絡用回路。
【請求項５】
前記基準用トランジスタと前記短絡用トランジスタとは、異なる順方向電圧を有することを特徴とする請求項１〜４のいずれか１つに記載の短絡用回路。
【請求項６】
前記制御手段は、前記基準用トランジスタをＯＮ状態に制御するときの供給電流を調整する電流調整手段を備えることを特徴とする請求項１〜５のいずれか１つに記載の短絡用回路。
【請求項７】
前記一端が接地電圧を基準とする一定の直流電圧源に接続され、
前記他端に、該一端に印加される電圧と接地電圧との間の電圧が印加されることを特徴とする請求項１〜６のいずれか１つに記載の短絡用回路。
【請求項８】
前記一端が接地電圧に接続され、
前記他端に、接地電圧を基準とする一定の直流電圧と接地電圧との間の電圧が印加されることを特徴とする請求項１〜６のいずれか１つに記載の短絡用回路。
【請求項９】
前記一端と前記他端との間には、コンデンサが接続されることを特徴とする請求項１〜８のいずれか１つに記載の短絡用回路。
【請求項１０】
前記短絡用トランジスタのベースとエミッタとの間には、抵抗が接続されることを特徴とする請求項９記載の短絡用回路。
【請求項１１】
前記他端と前記短絡用トランジスタとの間には、流れる電流を制限する電流制限手段が設けられることを特徴とする請求項９または１０記載の短絡用回路。
【請求項１２】
前記制御手段は、前記基準用トランジスタのエミッタ側に供給する電流をカレントミラー回路を介してスイッチングすることを特徴とする請求項１〜１１のいずれか１つに記載の短絡用回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ピークホールド用のコンデンサなどが接続され、一端側に対して一定の極性の電圧が印加される他端側との間を、電気的に短絡させる短絡用回路に関する。
【背景技術】
【０００２】
従来から、図８に示すようなピークホールド値リセット回路が用いられている。信号処理回路１では、たとえば各種センサなどによって検出される信号に所定の処理を施し、処理結果を電圧で出力して、デジタル値に変換し、演算処理の対象としたり、デジタルデータとして転送したり、記憶したりする。デジタル値への変換の際には、コンデンサ２で電圧を保持させ、ＡＤＣ（Analog Digital Converter）３によるアナログ／デジタル変換の際の電圧変動を防ぐ。アナログ／デジタル変換は、一定の周期で行われる。コンデンサ２はピーク値で充電され、ＡＤＣ３によるアナログ／デジタル変換の終了後、リセット用トランジスタ５で電荷が放電される。リセット用トランジスタ５は、スイッチング動作を行い、ＯＦＦ状態ではコレクタ・エミッタ間が高インピーダンスとなって、コンデンサ２の充電状態にはほとんど影響を与えない。リセット用トランジスタ５がＯＮ状態になると、コレクタ・エミッタ間は低インピーダンスとなって、コンデンサ２に蓄積されている電荷を放電する。コンデンサ２の容量は比較的大きく、信号処理回路１が半導体集積回路（ＩＣ）として形成されるとき、外付けとなる。
【０００３】
図８の構成では、たとえば５Ｖ基準のセンサ信号の処理結果をピークホールド回路４から出力し、コンデンサ２で下限値をホールドする。ピークホールド回路４からの出力電圧がコンデンサ２の端子電圧よりも低ければ、コンデンサ２はその出力電圧まで充電される。ピークホールド回路４からの出力電圧がコンデンサ２の端子電圧よりも高ければ、コンデンサ２の充電電圧は変化しない。したがって、次のアナログ／デジタル変換の周期では、コンデンサ２をいったん放電状態にする必要があり、ＰＮＰ型のバイポーラトランジスタであるリセット用トランジスタ５を使用してピークホールド値をリセットする。
【０００４】
図９は、図８のリセット用トランジスタ５の動作を、説明の便宜のために過度的な部分を単純化して示す。図９（ａ）はコンデンサ２の端子電圧を示し、図９（ｂ）はリセット用トランジスタ５のベースへの入力電圧レベルを示す。Ｈｉｇｈはリセット用トランジスタ５をＯＦＦ状態にする電圧レベルであり、Ｌｏｗはリセット用トランジスタ５をＯＮ状態にする電圧レベルである。時刻ｔ０でリセット用トランジスタ５がＯＦＦからＯＮに遷移するものとし、コンデンサ２は１Ｖに充電されているものとする。リセット用トランジスタ５がＯＮになると、コンデンサ２の電圧は、リセット用トランジスタ５の飽和電圧Ｖｓａｔだけ、基準の５Ｖよりも低い電圧となる。実際のリセット用トランジスタ５の動作でも、時刻ｔ０以降の過度的な応答期間から充分な時間が経過すれば、５−Ｖｓａｔ（Ｖ）の電圧になる。
【０００５】
図８に示すように、基準の電位に対して負側に充電するピークホールド値のリセットでは、ＰＮＰ型のリセット用トランジスタ５を使用する。正側に充電するピークホールド回路では、ＮＰＮ型のバイポーラトランジスタが使用される（たとえば、特許文献１参照）。ＮＰＮ型のバイポーラトランジスタを使用するときでも、コンデンサの放電電圧は、飽和電圧までしか低下しない。
【０００６】
【特許文献１】特公平７−１０４３７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図８のようなバイポーラトランジスタを使用するピーク値リセット回路では、バイポーラトランジスタの飽和電圧Ｖｓａｔが０．２Ｖ程度存在するため、電源電圧まで完全にリセットすることができない。電源電圧を５Ｖ系で使用する場合、４．８Ｖまでしかリセットすることができない。この残り電圧のために、入力信号が０．２Ｖになると、反応することができなくなってしまう。
【０００８】
このような入力信号に対する不感帯は、電源電圧である５Ｖよりも高い電圧でピークホールド値をリセットするようにすれば、生じなくなる。自動車に搭載する制御装置では、バッテリの電圧として１４Ｖ等、１０Ｖ以上の電圧が得られるので、その電圧でリセットすればよい。しかしながら、通常、このピークホールド値はＡＤＣ３に入力される。ＡＤＣ３の電源電圧が５Ｖであり、入力電圧が電源電圧を過剰に超えると、誤動作や破損のおそれが生じる。バイポーラトランジスタのベース・エミッタの順方向電圧をＶBEとすると、電源電圧が５ＶであるＡＤＣ３の入力電圧は、５Ｖ＋ＶBEが限界とされている。そのため、従来は、このような問題を解決するために、リセット部に、飽和電圧の影響が出ないようにＭＯＳトランジスタを使用することが多い。
【０００９】
すなわち、図８のリセット用トランジスタ５に代えて、ＰチャネルＭＯＳトランジスタを使用すれば、不感帯が生じないようにすることができる。しかしながら、信号処理回路１をバイポーラプロセスの半導体集積回路として製造する際には、ＭＯＳトランジスタを内蔵することはできない。ＭＯＳトランジスタを外付けにすると、部品数が増え、配線基板の面積も大きくなって、製造コストを上昇させてしまう。
【００１０】
ピークホールド値リセット回路ばかりではなく、バイポーラトランジスタのスイッチング動作で、電気回路の一部を短絡する場合に、飽和電圧の影響を容易に避け得ることが要望される。
【００１１】
本発明の目的は、バイポーラトランジスタを使用しても、飽和電圧の影響を容易に避けることができる短絡用回路を提供することである。
【課題を解決するための手段】
【００１２】
本発明は、一端側に対して一定の極性の電圧が印加される他端側との間を、電気的に短絡させるために用いる短絡用回路であって、
該一定の極性でベース・エミッタ間が順方向となるバイポーラトランジスタとしての導電形式を有し、該一端にベースが接続される基準用トランジスタと、
基準用トランジスタの導電形式とは相補的なバイポーラトランジスタとしての導電形式を有し、該他端側にエミッタが接続され、基準用トランジスタのエミッタ側にベースが接続される短絡用トランジスタと、
基準用トランジスタをスイッチング制御する制御手段とを含むことを特徴とする短絡用回路である。
【００１３】
また本発明で、前記短絡用トランジスタのエミッタと前記他端側との間には逆流防止用のダイオードが接続され、
前記基準用トランジスタのエミッタと該短絡用トランジスタのベースとの間には、逆流防止用のダイオードの順方向電圧を補償する電圧補償手段が設けられることを特徴とする。
また本発明で、前記電圧補償手段は、ダイオードであることを特徴とする。
【００１４】
また本発明で、前記逆流防止用ダイオードは、前記基準用トランジスタと同一の導電形式のトランジスタのダイオード接続によって形成され、
前記電圧補償手段のダイオードは、前記短絡用トランジスタと同一の導電形式のトランジスタのダイオード接続によって形成されることを特徴とする。
【００１５】
また本発明で、前記基準用トランジスタと前記短絡用トランジスタとは、異なる順方向電圧を有することを特徴とする。
【００１６】
また本発明で、前記制御手段は、前記基準用トランジスタをＯＮ状態に制御するときの供給電流を調整する電流調整手段を備えることを特徴とする。
【００１７】
また本発明は、前記一端が接地電圧を基準とする一定の直流電圧源に接続され、
前記他端に、該一端に印加される電圧と接地電圧との間の電圧が印加されることを特徴とする。
【００１８】
また本発明は、前記一端が接地電圧に接続され、
前記他端に、接地電圧を基準とする一定の直流電圧と接地電圧との間の電圧が印加されることを特徴とする。
【００１９】
また本発明で、前記一端と前記他端との間には、コンデンサが接続されることを特徴とする。
【００２０】
また本発明で、前記短絡用トランジスタのベースとエミッタとの間には、抵抗が接続されることを特徴とする。
【００２１】
また本発明で、前記他端と前記短絡用トランジスタとの間には、流れる電流を制限する電流制限手段が設けられることを特徴とする。
【００２２】
また本発明で、前記制御手段は、前記基準用トランジスタのエミッタ側に供給する電流をカレントミラー回路を介してスイッチングすることを特徴とする。
【発明の効果】
【００２３】
また本発明によれば、スイッチング手段は、基準用トランジスタをＯＮ状態に制御するときの供給電流を調整する電流調整手段を備えるので、供給電流に応じて基準用トランジスタのベース・エミッタ間順方向電圧を調整し、一端と他端との間に残す電圧を調整することができる。
【００２４】
本発明によれば、制御手段が基準用トランジスタをスイッチング制御してＯＮ状態にすれば、基準用トランジスタのエミッタは他端に接続されるベースの電圧よりもベース・エミッタ間電圧だけ異なる電圧になる。短絡用トランジスタのエミッタは、ベースに対してベース・エミッタ間電圧だけ異なる電圧となる。基準用トランジスタと短絡用トランジスタとは、導電形式は異なるけれども、ベース・エミッタ間電圧の絶対値はほぼ同等であり、短絡用トランジスタのエミッタが接続される他端と基準用トランジスタのベースが接続される一端とは、ほとんど同一の電圧とすることができ、バイポーラトランジスタを使用しても、飽和電圧の影響を容易に避けることができる。
【００２５】
また本発明によれば、短絡用トランジスタのエミッタと他端側との間には逆流防止用のダイオードが接続されるので、短絡用トランジスタのベース・エミッタ間に高い電圧が印加されて、比較的低いブレークダウン電圧を超えて誤動作したり破損したりするのを防ぐことができる。基準用トランジスタのエミッタと短絡用トランジスタのベースとの間には、逆流防止用のダイオードの順方向電圧を補償する電圧補償手段が設けられるので、逆流防止用ダイオードの順方向電圧が端子間電圧に影響しないようにすることができる。
【００２６】
また本発明によれば、一端と基準用トランジスタのエミッタとの間には、短絡用トランジスタのエミッタと他端との間に挿入する逆流防止用のダイオードの順方向電圧を相殺するように、電圧補償手段としてのダイオードの順方向電圧を印加するので、一端と他端との間を短絡する際に、電圧が残らないようにすることができる。
【００２７】
また本発明によれば、短絡用トランジスタと組合わせる逆流防止用のダイオードを得るためのトランジスタを基準用トランジスタと、基準用トランジスタと組合わせる電圧補償手段としてのダイオードを得るためのトランジスタを短絡用トランジスタと、それぞれ同一の導電形式とするので、各導電形式のトランジスタを製造する際のばらつきの影響を相殺し、短絡後の一端と他端との間の電圧のばらつきを小さくすることができる。
【００２８】
また本発明によれば、基準用トランジスタと短絡用トランジスタとは、異なる順方向電圧を有するので、電圧差に応じて一端と他端との間に電圧を残すことができる。
【００２９】
また本発明によれば、一端が接地電圧を基準とする一定の直流電圧源に接続され、他端には、一端に印加される電圧と接地電圧との間の電圧が印加されるので、一端側の直流電圧源の電圧を基準に、他端側で接地電圧側に変化する電圧を、短絡時には強制的に一端側の電圧に変化させることができる。
【００３０】
また本発明によれば、一端が接地電圧に接続され、他端に、接地電圧を基準とする一定の直流電圧と接地電圧との間の電圧が印加されるので、一端側の接地電圧を基準に、他端側で一定の直流電圧側に変化する電圧を、短絡時には強制的に接地電圧に変化させることができる。
【００３１】
また本発明によれば、一端と他端との間には、コンデンサが接続されるので、短絡用トランジスタをＯＮにすれば、コンデンサを放電させて、両端間の電位差を０に近付けることができ、ピークホールド値のリセットなどに利用することができる。
【００３２】
また本発明によれば、短絡用トランジスタのベースとエミッタとの間には、抵抗が接続されるので、高温で制御手段から電流がリークするような場合に、リークカット用抵抗として動作させることができる。
【００３３】
また本発明によれば、他端と短絡用トランジスタとの間には、流れる電流を制限する電流制限手段が設けられるので、短絡用トランジスタに過大な電流が流れるのを防ぐことができる。
【００３４】
また本発明によれば、制御手段は、基準用トランジスタのエミッタ側に供給する電流をカレントミラー回路を介してスイッチングするので、制御用入力信号に応じて、基準用トランジスタをＯＮ／ＯＦＦ制御することができる。
【発明を実施するための最良の形態】
【００３５】
図１は、本発明の実施の一形態である短絡用回路１０を含む信号処理回路１１の概略的な電気的構成を示す。短絡用回路１０は、信号処理回路１１からの出力でコンデンサ１２にホールドされるピーク値をリセットするために使用される。コンデンサ１２は、ＡＤＣ１３がアナログ／デジタル変換する際に、入力電圧が変動しないようにホールドする。コンデンサ１２にホールドされる電圧は、信号処理回路１１に含まれるピークホールド回路１４から導出される。短絡用回路１０は、リセット用トランジスタ１５、基準用トランジスタ１６およびスイッチング回路１７を含む。信号処理回路１１は、短絡用回路１０およびピークホールド回路１４を含み、バイポーラプロセスで半導体集積回路として形成される。コンデンサ１２は、一端が５ＶのＶＣＣに接続され、他端にピークホールド回路１４から出力される５Ｖ〜０Ｖ（接地電圧）間の電圧が印加される。
【００３６】
すなわち、短絡用回路１０は、一端側に対して一定の極性の電圧が印加される他端側との間を、電気的に短絡させるために用いる。短絡用回路１０は、基準用トランジスタ１６と短絡用トランジスタ１５と、制御手段としてのスイッチング回路１７とを含む。基準用トランジスタ１６は、一定の極性でベース・エミッタ間が順方向となるバイポーラトランジスタとしての導電形式を有し、たとえばＰＮＰ型であり、短絡の対象となる一端にベースが接続される。短絡用トランジスタであるリセット用トランジスタ１５は、基準用トランジスタ１６の導電形式とは相補的なバイポーラトランジスタとしての導電形式、すなわち基準用トランジスタ１６がＰＮＰ型であればリセット用トランジスタ１５はＮＰＮ型の導電形式を有し、短絡の対象となる他端側にエミッタが接続され、基準用トランジスタ１６のエミッタ側にベースが接続される。
【００３７】
スイッチング回路１７は、基準用トランジスタ１６をスイッチング制御するので、基準用トランジスタ１６をＯＮ状態にすれば、基準用トランジスタ１５のエミッタはベースの電圧よりもベース・エミッタ間電圧だけ異なる電圧になる。リセット用トランジスタ１５のエミッタは、ベースに対してベース・エミッタ間電圧だけ異なる電圧となる。基準用トランジスタ１６とリセット用トランジスタ１５とは、導電形式は異なるけれども、ベース・エミッタ間電圧の絶対値はほぼ同等であり、リセット用トランジスタ１５のエミッタが接続される短絡対象の他端と、基準用トランジスタ１６のベースが接続される短絡対象の一端とは、ほとんど同一の電圧とすることができ、バイポーラトランジスタを使用しても、飽和電圧の影響を容易に避けることができる。短絡用回路１０による短絡対象の一端は、接地電圧を基準とする一定の直流電圧源に接続され、短絡対象の他端には、一端に印加される電圧と接地電圧との間の電圧が印加されるので、一端側の直流電圧源の電圧を基準に、他端側で接地電圧側に変化する電圧を、短絡時には強制的に一端側の電圧に変化させることができる。
【００３８】
制御手段であるスイッチング回路１７は、基準用トランジスタ１６のエミッタ側に供給する電流をカレントミラー回路２０を介してスイッチングする。カレントミラー２０は、一対のＰＮＰ型バイポーラトランジスタである入力側トランジスタ２１および出力側トランジスタ２２を含む。入力側トランジスタ２１および出力側トランジスタ２２のエミッタおよびベースはそれぞれ共通接続され、共通接続されているベースは入力側トランジスタ２１のコレクタに接続されている。共通接続されるエミッタは、コンデンサ１２の一端に供給される基準電圧である５ＶのＶＣＣよりも高い電圧、たとえば１４ＶのＶＢに接続される。このＶＢは、たとえば車載用の機器では、バッテリ電圧を直接利用する。
【００３９】
ＶＢには、リセット用トランジスタ１５のコレクタも接続される。出力用トランジスタ２２のコレクタは、基準用トランジスタ１６のエミッタに接続される。出力用トランジスタ２２のコレクタと基準用トランジスタ１６のエミッタとの接続部には、リセット用トランジスタ１５のベースも接続される。リセット用トランジスタ１５のエミッタは、コンデンサ１２の他端に接続される。基準用トランジスタ１６のコレクタは、接地される。
【００４０】
カレントミラー回路２０の入力用トランジスタ２１のコレクタは、駆動トランジスタ２５のコレクタに抵抗２６を介して接続される。駆動トランジスタ２５のエミッタは接地され、ベースにはリセット信号が入力される。リセット信号がＨｉｇｈレベルになれば駆動トランジスタ２５はＯＮ状態になり、コレクタ電流が抵抗２６を介して流れる。このコレクタ電流は、カレントミラー回路２０の入力用トランジスタ２１から供給される。入力用トランジスタ２１のエミッタ・コレクタ間に電流が流れると、対になっている出力用トランジスタ２２も入力用トランジスタ２１と同一のベース・エミッタ間電圧となり、入力用トランジスタ２１と同一の電流がエミッタ・コレクタ間に流れて、基準用トランジスタ１６をＯＮ状態にする。すなわち、スイッチング回路１７は、制御用入力信号であるリセット信号に応じて、基準用トランジスタ１６をＯＮ／ＯＦＦ制御する制御手段として機能する。
【００４１】
基準用トランジスタ１６がＯＮ状態になると、ベース・エミッタ間はシリコントランジスタでは約０．７Ｖ程度であるベース・エミッタ間順方向電圧ＶBEだけ異なるので、基準用トランジスタ１６のエミッタの電圧は、５Ｖ＋ＶBEの電圧になる。この電圧は、リセット用トランジスタ１５のベース電圧になるので、リセット用トランジスタ１５のエミッタの電圧は、ベースの電圧よりもベース・エミッタ間順方向電圧だけ低い電圧となる。ＰＮＰ型である基準用トランジスタ１６とＮＰＮ型であるリセット用トランジスタ１５とは、同一の半導体集積回路上では、近い値のベース・エミッタ間順方向電圧ＶBEとなり、リセット用トランジスタ１５のエミッタ電圧、すなわちコンデンサ１２の他端の電圧は、一端側との電位差がほとんど０の電圧までリセットされる。
【００４２】
図２は、図１の短絡用回路１０によるコンデンサ１２の他端のホールド電圧のリセット動作を示す。図２（ａ）はコンデンサ１２の他端のホールド電圧を示し、図２（ｂ）は駆動トランジスタ２５のベースに与えられるリセット信号を示す。なお、説明の便宜上、過度的な変化は単純化して示す。時刻ｔ０でリセット信号がＬｏｗレベルからＨｉｇｈレベルに遷移すると、ホールド電圧は、たとえば１Ｖをホールドしている状態から、ほとんど５Ｖまでリセットすることができる。注目すべきは、図９（ａ）に示すような飽和電圧Ｖsat の影響を全く受けないことである。
【００４３】
図１の短絡用回路１０では、最終段のＮＰＮ型トランジスタであるリセット用トランジスタ１５のベース電圧が、ＡＤＣ１３の電源がベースに与えられるＰＮＰ型トランジスタである基準用トランジスタ１６のエミッタから与えられる。基準用トランジスタ１６は、コレクタが接地され、エミッタが次段であるリセット用トランジスタ１５のベースに接続されて出力側として動作し、コレクタ接地、すなわちエミッタホロワとして動作している。リセット用トランジスタ１５のエミッタ電圧は、ベース電圧よりもＶBEだけ低い電圧になるので、コンデンサ１２の他端、すなわちＡＤＣの入力電圧は、電源電圧である５ＶからＶBE以上高くなることはなく、ＶＣＣ＋ＶBE（ＰＮＰ）−ＶBE（ＮＰＮ）≒ＶＣＣとなる。後述するように、リセット時、不感帯が発生しないように、ＰＮＰ型トランジスタである基準用トランジスタ１６とＮＰＮ型トランジスタであるリセット用トランジスタ１５との面積比で調整したり、もしくは抵抗を挿入して、リセット電圧がＶＣＣよりも数１００ｍＶ高めとなるように設定することが好ましい。
【００４４】
図３は、図１の信号処理回路１１を自動車のエンジンのアンチノック制御に使用する例を示す。ＡＤＣ１３が出力するデジタル値を表す信号は、マイコン２７に入力される。マイコン２８には、自動車のエンジンのクランク角などを検出する点火タイミングセンサ２８からの信号が与えられ、エンジンの点火制御などが行われる。ピークホールド回路１４は、エンジンの振動を検出する振動センサ２９からの検出信号が与えられ、ピーク値を検出して、コンデンサ１２にホールドする。マイコン２７は、点火タイミングセンサ２８の検出する点火タイミングに合わせて、駆動トランジスタ２５にリセット信号を与える。本実施形態の短絡用回路１０を用いることによって、小さい振動でも不感帯の影響を受けずに、適切に処理することができる。
【００４５】
図４は、本発明の実施の他の形態としての短絡用回路３０を含む信号処理回路３１の概略的な電気的構成を示す。本実施形態で、図１の実施形態に対応する部分には同一の参照符を付し、重複する説明を省略する。本実施形態の短絡用回路３０および信号処理回路３１も、図１の短絡用回路１０および信号処理回路１１とそれぞれ基本的に同等の動作を行わせることができる。注目すべきは、ＮＰＮ型トランジスタであるリセット用トランジスタ１５のエミッタ・ベース間のブレークダウンを防止するために、逆流防止用のダイオード３２を挿入し、そのダイオード３２によって発生するリセット時の不感帯を、基準側にもダイオード３３を追加することで相殺していることである。ＮＰＮ型トランジスタであるリセット用トランジスタ１５のエミッタ・ベース間のブレークダウン電圧は通常６Ｖ程度であって、比較的低い。リセット用トランジスタ１５のエミッタは、半導体集積回路としての信号処理回路１１の外部のコンデンサ１２に接続する必要があるので、静電気等のサージ耐量が低くなる。この対策のため、リセット経路にサージ防止用のダイオード３２を追加する。ただし、ダイオード３２の順方向電圧が発生するので、これをキャンセルするために、基準側にもダイオード３３を挿入する。すなわち、リセット用トランジスタ１５のエミッタと短絡対象の他端側との間には逆流防止用のダイオード３２が接続されるので、外部からリセット用トランジスタ１５のベース・エミッタ間に高い電圧が印加されて、比較的低いブレークダウン電圧を超えて誤動作したり破損したりするのを防ぐことができる。基準用トランジスタ１６のエミッタとリセット用トランジスタのベースとの間には、逆流防止用のダイオード３２の順方向電圧を補償する電圧補償手段としてのダイオード３３が設けられるので、逆流防止用ダイオード３２の順方向電圧が端子間電圧に影響しないようにすることができる。さらに、電圧補償手段は、ダイオード３３であるので、電圧補償を簡単な構成で、容易に実現することができる。
【００４６】
図５は、本発明の実施のさらに他の形態としての短絡用回路４０を含む信号処理回路４１の概略的な電気的構成を示す。本実施形態で、図１または図４の実施形態に対応する部分には同一の参照符を付し、重複する説明を省略する。本実施形態の短絡用回路４０および信号処理回路４１も、基本的に図４の短絡用回路３０および信号処理回路３１とそれぞれ同等である。注目すべきは、ＮＰＮ型トランジスタであるリセット用トランジスタ１５のエミッタ・ベース間のブレークダウンを防止するために用いる逆流防止用のダイオードとしてはＰＮＰトランジスタ４２をダイオード接続して用い、そのダイオードによって発生するリセット時の不感帯を、基準側にもＮＰＮトランジスタ４３をダイオード接続して用いることで相殺していることである。ダイオード接続は、ベースとコレクタとを接続することによって行っている。
【００４７】
すなわち、逆流防止用ダイオードは、基準用トランジスタ１６と同一の導電形式のＰＮＰトランジスタ４２のダイオード接続によって形成される。電圧補償手段のダイオードは、リセット用トランジスタ１５と同一の導電形式のＮＰＮトランジスタ４３のダイオード接続によって形成される。ダイオードをトランジスタのダイオード接続によって形成するので、半導体集積回路として形成するときに、同一のプロセスで製造し、最後の配線パターンでダイオード接続にしてダイオードを得ることができる。リセット用トランジスタ１５と組合わせる逆流防止用のダイオードを得るためのＰＮＰトランジスタ４２を基準用トランジスタ１６と、基準用トランジスタ１６と組合わせる電圧補償手段としてのダイオードを得るためのＮＰＮトランジスタ４３をリセット用トランジスタ１５と、それぞれ同一の導電形式とするので、各導電形式のトランジスタを製造する際のばらつきの影響を相殺し、短絡後の一端と他端との間の電圧のばらつきを小さくすることができる。
【００４８】
図６は、本発明の実施のさらに他の形態としての短絡用回路５０を含む信号処理回路５１の概略的な電気的構成を示す。本実施形態で、図１、図４または図５の実施形態に対応する部分には同一の参照符を付し、重複する説明を省略する。本実施形態の短絡用回路５０および信号処理回路５１も、基本的に図５の短絡用回路４０および信号処理回路４１とそれぞれ同等である。注目すべきは、リセット用トランジスタ１５のベース・エミッタ間にリークカット抵抗５２が接続され、エミッタとコンデンサ１２の他端との間に電流制限抵抗が挿入されることである。
【００４９】
すなわち、リセット用トランジスタ１５のベースとエミッタとの間には、リークカット用抵抗５２が接続されるので、例えば高温で、ＯＦＦ状態のカレントミラー回路からリーク電流が発生しても、その流路を形成させることができる。コンデンサ１２の他端とリセット用トランジスタ１５のエミッタとの間には、流れる電流を制限する電流制限手段としての電流制限抵抗５３が設けられるので、リセット用トランジスタ１５に過大な電流が流れるのを防ぐことができる。なお、電流制限用抵抗５３に代えて、定電流素子や、正温度特性のサーミスタなどを用いることもできる。
【００５０】
図７は、本発明の実施のさらに他の形態としての短絡用回路６０を含む信号処理回路６１の概略的な電気的構成を示す。本実施形態で、図１、図４、図５または図６の実施形態に対応する部分には同一の参照符を付し、重複する説明を省略する。本実施形態の短絡用回路６０および信号処理回路６１も、基本的に図１の短絡用回路１０および信号処理回路１１とそれぞれ同等である。注目すべきは、コンデンサ１２の一端を接続する接地電圧側を基準として、他端側に５Ｖ〜０Ｖのピーク値をホールドし、接地電位までリセットすることが可能となることである。
【００５１】
図１の構成に対して相補的な構成となり、ＮＰＮ型のリセット用トランジスタ６５、ＰＮＰ型の基準用トランジスタ６６、およびスイッチング回路６７を含んで短絡用回路６０が形成される。カレントミラー回路７０は、ＮＰＮ型の入力用トランジスタ７１と出力用トランジスタ７２とで構成する。共通接続されるカレントミラー回路７０のエミッタおよびリセット用トランジスタ６５のコレクタには、負の電圧ＶＢ−を印加する。
【００５２】
以上で説明した実施の各形態では、リセット用トランジスタ１５，６５と基準用トランジスタ１６，６６との面積比を意図的に異ならせ、リセット値を微調整することができる。たとえば、基準側のトランジスタ面積を基準とし、供給電流を５０μＡとし、リセット側の面積を基準の２倍とし、リセット完了電流を１μＡとすると、リセット完了電圧ΔＶは、
ΔＶ＝２×ＶＴ×ｌｎ（５０μＡ）−２×ＶＴ×ｌｎ（１μＡ／２）＝２３９ｍＶ
となる。基準用トランジスタ１６，６６とリセット用トランジスタ１５，６５とを、異なる順方向電圧を有するようにして、電圧差ΔＶに応じてコンデンサ１２の一端と他端との間に電圧を残すことができる。ここでＶＴは熱電圧であり、常温（２７℃）で２６ｍＶとなる。ＶＴは絶対温度Ｔを用いて次のように表わすことができる。ＶＴ＝ｋＴ／ｑここで、ｋはボルツマン定数であり、ｑは電子の電荷である。
【００５３】
また、各実施の形態では、一端と他端との間にコンデンサ１２が接続されるので、リセット用トランジスタ１５，６５をＯＮにすれば、コンデンサ１２を放電させて、両端間の電位差を０に近付けることができ、ピークホールド値のリセットなどに利用することができる。一端と他端との間は、抵抗など、他の素子を接続したり、単に開閉の接点として利用することもできる。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施の一形態である短絡用回路１０を含む信号処理回路１１の概略的な電気的構成を示すブロック図である。
【図２】図１の短絡用回路１０によるコンデンサ１２の他端のホールド電圧のリセット動作を示すグラフである。
【図３】図１の信号処理回路１１を自動車のエンジンのアンチノック制御に使用する例を示すブロック図である。
【図４】本発明の実施の他の形態としての短絡用回路３０を含む信号処理回路３１の概略的な電気的構成を示すブロック図である。
【図５】本発明の実施のさらに他の形態としての短絡用回路４０を含む信号処理回路４１の概略的な電気的構成を示すブロック図である。
【図６】本発明の実施のさらに他の形態としての短絡用回路５０を含む信号処理回路５１の概略的な電気的構成を示すブロック図である。
【図７】本発明の実施のさらに他の形態としての短絡用回路６０を含む信号処理回路６１の概略的な電気的構成を示すブロック図である。
【図８】従来からのピークホールド値リセット回路の概略的な電気的構成を示すブロック図である。
【図９】図８のピークホールド値リセット回路のリセット動作を示すグラフである。
【符号の説明】
【００５５】
１０，３０，４０，５０，６０  短絡用回路
１１，３１，４１，５１，６１  信号処理回路
１２  コンデンサ
１３  ＡＤＣ
１４  ピークホールド回路
１５，６５  リセット用トランジスタ
１６，６６  基準用トランジスタ
１７，６７  スイッチング回路
２０，７０  カレントミラー回路
２１，７１  入力用トランジスタ
２２，７２  出力用トランジスタ
２５  駆動用トランジスタ
【図１】
2005195546.tif 000003
【図２】
2005195546.tif 000004
【図３】
2005195546.tif 000005
【図４】
2005195546.tif 000006
【図５】
2005195546.tif 000007
【図６】
2005195546.tif 000008
【図７】
2005195546.tif 000009
【図８】
2005195546.tif 000010
【図９】
2005195546.tif 000011