(57)【要約】【課題】  発光素子に逆バイアス電圧の印加手段を具備した発光表示パネルの駆動装置において、発光素子に逆バイアス電圧を印加するためのトランジスタのオンおよびオフ動作が確実になし得る画素構成を提供すること。【解決手段】  点灯駆動用トランジスタＴr2と発光素子Ｅ1 とが直列接続されることにより発光表示画素が形成されており、スィッチＳＷ１，ＳＷ２の切り換えにより発光素子に対して順方向電圧を加える点灯モードと、発光素子に対して逆バイアス電圧を加える逆バイアス電圧印加モードとが選択されるように構成されている。逆バイアス印加用トランジスタＴr5のゲートが発光素子のカソードに、そのソースが発光素子のアノードに接続されると共に、そのドレインがトランジスタＴr2のソースに接続されている。逆バイアス印加用トランジスタＴr5のソースとゲート間に発光素子Ｅ1 が介装されているので、点灯モードにおいてはトランジスタＴr5は確実にオフされ、逆バイアス電圧印加モードにおいてはトランジスタＴr5は確実にオンされる。【選択図】  図５
2005140827.tif 000002
【特許請求の範囲】
【請求項１】
点灯駆動用トランジスタと発光素子とが直列接続されることにより構成された発光表示画素を多数備えたアクティブマトリクス型表示パネルの駆動装置であって、
前記発光素子に対して順方向電圧を加える点灯モードと、前記発光素子に対して逆バイアス電圧を加える逆バイアス電圧印加モードとが選択されるように構成され、前記逆バイアス電圧印加モードの選択によりオン動作されて前記発光素子に逆バイアス電圧を印加する逆バイアス印加用トランジスタが具備され、
前記逆バイアス印加用トランジスタのゲートが前記発光素子の前記点灯駆動用トランジスタが接続されていない側の端子に接続され、
前記逆バイアス印加用トランジスタのソースが前記発光素子の前記点灯駆動用トランジスタが接続されている側の端子に接続され、
前記逆バイアス印加用トランジスタのドレインが前記逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点に接続されていることを特徴とする発光表示パネルの駆動装置。
【請求項２】
前記逆バイアス印加用トランジスタのドレインは、前記点灯駆動用トランジスタの前記発光素子が接続されていない非制御端子に接続されていることを特徴とする請求項１に記載の発光表示パネルの駆動装置。
【請求項３】
点灯駆動用トランジスタと発光素子とが直列接続されることにより構成された発光表示画素を多数備えたアクティブマトリクス型表示パネルの駆動装置であって、
前記発光素子に対して順方向電圧を加える点灯モードと、前記発光素子に対して逆バイアス電圧を加える逆バイアス電圧印加モードとが選択されるように構成され、前記逆バイアス電圧印加モードの選択によりオン動作されて前記発光素子に逆バイアス電圧を印加する逆バイアス印加用トランジスタが具備され、
前記逆バイアス印加用トランジスタのゲートが走査選択用トランジスタのゲートに接続され、
前記逆バイアス印加用トランジスタのソースが前記発光素子の前記点灯駆動用トランジスタが接続されている側の端子に接続され、
前記逆バイアス印加用トランジスタのドレインが前記逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点に接続されていることを特徴とする発光表示パネルの駆動装置。
【請求項４】
前記逆バイアス印加用トランジスタのドレインは、前記点灯駆動用トランジスタの前記発光素子が接続されていない非制御端子に接続されていることを特徴とする請求項３に記載の発光表示パネルの駆動装置。
【請求項５】
点灯駆動用トランジスタと発光素子とが直列接続されることにより構成された発光表示画素を多数備えたアクティブマトリクス型表示パネルの駆動装置であって、
前記発光素子に対して順方向電圧を加える点灯モードと、前記発光素子に対して逆バイアス電圧を加える逆バイアス電圧印加モードとが選択されるように構成され、前記逆バイアス電圧印加モードの選択によりオン動作されて前記発光素子に逆バイアス電圧を印加する逆バイアス印加用トランジスタが具備され、
前記逆バイアス印加用トランジスタのゲートが書き込み用トランジスタのゲートに接続され、
前記逆バイアス印加用トランジスタのソースが前記発光素子の前記点灯駆動用トランジスタが接続されている側の端子に接続され、
前記逆バイアス印加用トランジスタのドレインが前記逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点に接続されていることを特徴とする発光表示パネルの駆動装置。
【請求項６】
前記逆バイアス印加用トランジスタのドレインは、前記点灯駆動用トランジスタの前記発光素子が接続されていない非制御端子に接続されていることを特徴とする請求項５に記載の発光表示パネルの駆動装置。
【請求項７】
前記発光素子は、有機化合物を発光層に用いた有機ＥＬ素子により構成したことを特徴とする請求項１ないし請求項６のいずれかに記載の発光表示パネルの駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、画素を構成する発光素子を例えばＴＦＴ（Thin Film Transistor）によってアクティブ駆動させる表示パネルの駆動装置に関し、特に前記発光素子に対して効果的に逆バイアス電圧を加えることができる表示パネルの駆動装置に関する。
【背景技術】
【０００２】
発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められている。このような表示パネルに用いられる発光素子として、例えば有機材料を発光層に用いた有機ＥＬ（エレクトロルミネッセンス）素子が注目されている。これはＥＬ素子の発光層に、良好な発光特性を期待することができる有機化合物を使用することによって、実用に耐えうる高効率化および長寿命化が進んだことも背景にある。
【０００３】
かかる有機ＥＬ素子を用いた表示パネルとして、ＥＬ素子を単にマトリクス状に配列した単純マトリクス型表示パネルと、マトリクス状に配列したＥＬ素子の各々に、前記したＴＦＴからなる能動素子を加えたアクティブマトリクス型表示パネルが提案されている。後者のアクティブマトリクス型表示パネルは、前者の単純マトリクス型表示パネルに比べて、低消費電力を実現することができ、また画素間のクロストークが少ない等の特質を備えており、特に大画面を構成する高精細度のディスプレイに適している。
【０００４】
図１は、従来のアクティブマトリクス型表示パネルにおける１つの画素１０に対応する基本的な回路構成の一例を示しており、この回路構成はコンダクタンスコントロール駆動方式と呼ばれている。図１においてＴＦＴにより構成されたＮチャンネル型走査選択用トランジスタＴr1のゲートは、走査選択線（走査ラインＡ1 ）に接続され、ソースＳはデータ線（データラインＢ1 ）に接続されている。また、この走査選択用トランジスタＴr1のドレインＤは、Ｐチャンネル型点灯駆動用トランジスタＴr2のゲートＧに接続されると共に、電荷保持用キャパシタＣ1 の一方の端子に接続されている。
【０００５】
前記点灯駆動用トランジスタＴr2のソースＳはキャパシタＣ1 の他方の端子に接続されると共に、パネル内に形成された共通陽極１１に接続されている。また点灯駆動用トランジスタＴr2のドレインＤは、有機ＥＬ素子Ｅ1 のアノード端子に接続され、この有機ＥＬ素子Ｅ1 のカソード端子は、パネル内に形成された例えば基準電位点（グランド）を構成する共通陰極１２に接続されている。
【０００６】
図２は、図１に示した各画素１０をマトリクス状に配列した表示パネル１５を模式的に示したものであり、各走査ラインＡ1 〜Ａn と、各データラインＢ1 〜Ｂm との交差位置の各々において、図１に示した回路構成の各画素１０がそれぞれ形成されている。そして、前記した構成においては、点灯駆動用トランジスタＴr2の各ソースＳが図２に示された共通陽極１１にそれぞれ接続され、各ＥＬ素子Ｅ1 のカソードが同じく図２に示された共通陰極１２にそれぞれ接続された構成とされている。そして、この回路において発光制御を実行する場合においては、スイッチ１６が図に示すようにグランドに接続される状態になされ、これにより共通陽極１１に対して電圧源＋ＶD が供給される。
【０００７】
この状態において、図１に示す走査選択用トランジスタＴr1のゲートＧに走査ラインを介してオン電圧Selectが供給されると、トランジスタＴr1はソースＳに供給されるデータラインからのデータ電圧Vdata に対応した電流を、ソースＳからドレインＤに流す。したがって、トランジスタＴr1のゲートＧがオン電圧の期間に、前記キャパシタＣ1 が充電され、その電圧がトランジスタＴr2のゲートＧに供給されて、トランジスタＴr2にはそのゲート電圧とソース電圧（Ｖgs）に基づいた電流を、ドレインＤからＥＬ素子Ｅ1 に流し、ＥＬ素子Ｅ1 を発光させる。
【０００８】
またトランジスタＴr1のゲートＧがオフ電圧になると、トランジスタＴr1はいわゆるカットオフとなり、トランジスタＴr1のドレインＤは開放状態となるものの、点灯駆動用トランジスタＴr2はキャパシタＣ1 に蓄積された電荷によりゲートＧの電圧が保持され、次の走査まで駆動電流を維持し、ＥＬ素子Ｅ1 の発光も維持される。
【０００９】
ところで有機ＥＬ素子は、電気的にはダイオード特性を有する発光エレメントと、これに並列に接続された静電容量（寄生容量）を有しており、このダイオード特性の順方向電流にほぼ比例した強度で発光することが知られている。また、前記したＥＬ素子においては、発光に関与しない逆方向の電圧（逆バイアス電圧）を逐次印加することで、ＥＬ素子の発光寿命を延ばすことができることが知られている（例えば特許文献１参照）。また、前記したＥＬ素子においては、素子に逆バイアス電圧を印加することで、当該素子のリーク現象を自己リペアさせることができることも知られている（例えば特許文献２参照）。
【特許文献１】特開２００２−１６９５１０号公報（段落００１２および図２）
【特許文献２】特開２００１−１１７５３４号公報（段落００２３〜００２５および図８）
【００１０】
特許文献２には、前記した共通陽極１１と、共通陰極１２との間に逆バイアス電圧を印加することが示されている。既に説明した図２は前記特許文献２に示されたものであり、この図２における電圧源＋ＶB は、前記した逆バイアス電圧を印加する時に利用される。すなわち、逆バイアス電圧を印加する場合には、スイッチ１６は電圧源＋ＶB 側に切り換えられる。ここで、前記した＋ＶD と＋ＶB との関係は、＋ＶD ＜＋ＶB になされており、したがって、前記スイッチ１６の切り換えにより、ＶB −ＶD の逆バイアス電圧が共通陰極１２と共通陰極１１との間に印加される。したがって、図１に示すＥＬ素子Ｅ1 には、点灯駆動用トランジスタＴr2のドレインとソース間を介して逆バイアス電圧が印加されることになる。
【００１１】
前記した特許文献１および特許文献２に開示された逆バイアス印加手段によると、いずれにおいてもＥＬ素子に直列に接続された点灯駆動用トランジスタのドレインとソース間を介して、ＥＬ素子に対して逆バイアス電圧が印加されるようになされる。この場合、逆バイアス電圧を印加した時の点灯駆動用トランジスタのドレインとソース間のインピダンスは非常に高く、したがってこの間において大きな電圧降下が生ずるために、ＥＬ素子に対して十分な逆バイアス電圧を印加することが不可能となる。
【００１２】
特に前記した特許文献２に開示されたように、ＥＬ素子に逆バイアス電圧を印加することで、当該素子のリーク現象を自己リペアさせようとした場合には、素子に対して逆バイアスによる比較的大きな電流を流す必要があり、前記した構成の逆バイアス印加手段においては、この効果を十分に享受することは不可能である。
【００１３】
そこで、必ずしも前記したようにＥＬ素子のリーク現象を自己リペアさせることを目的としたものではないが、逆バイアス電圧の印加時に、ＥＬ素子に直列に接続された点灯駆動用トランジスタのドレインとソース間をバイパスさせる素子を備えた逆バイアス印加手段が特許文献３に開示されている。
【特許文献３】特開２００２−３５８０４８号公報（段落００１７〜００２８および図１、図１７）
【００１４】
前記した特許文献３に示された逆バイアス印加手段の例を、図３（ａ）および（ｂ）に示している。また、図３（ｃ）および（ｄ）はＥＬ素子に対して効果的に逆バイアス電圧を印加させる他の例を示している。なお、図３においては、主に点灯駆動用トランジスタＴr2とＥＬ素子Ｅ1 、およびこれに対して付加された構成部分を示しており、既に説明した図１に示す走査選択用トランジスタＴr1の記載は省略している。
【００１５】
図３（ａ）に示す構成は、前記特許文献３において図１７として示されたものであり、点灯駆動用トランジスタＴr2のドレインとソース間に、逆バイアス電圧の印加時にバイパス素子として機能するダイオードＤ1 が接続されている。そして、点灯駆動用トランジスタＴr2のソース側と、ＥＬ素子Ｅ1 のカソード端子側との間には、順方向電圧もしくは逆方向電圧を印加させるために、選択スイッチＳＷ１およびＳＷ２が備えられている。
【００１６】
図３（ａ）に示す構成において、ＥＬ素子Ｅ1 を発光駆動させる場合においては、スイッチＳＷ１は低電位ＶＬca側に、スイッチＳＷ２は高電位ＶＨan側に選択され、これによりＥＬ素子Ｅ1 には点灯駆動用トランジスタＴr2を介して順方向電圧が印加される。それ故、既に説明したとおり、キャパシタＣ1 に蓄積された電荷に応じた発光駆動電流がＥＬ素子Ｅ1 に流され、ＥＬ素子Ｅ1 はこれにほぼ比例した輝度で発光動作がなされる。
【００１７】
一方、図３（ａ）に示す構成において、ＥＬ素子Ｅ1 に逆バイアス電圧を印加させる場合においては、スイッチＳＷ１およびＳＷ２は、それぞれ図に示す状態とは逆方向に切り換えられる。すなわち、スイッチＳＷ１は高電位ＶＨan側に、スイッチＳＷ２は低電位ＶＬca側に選択され、これによりＥＬ素子Ｅ1 には点灯駆動用トランジスタＴr2を介して逆バイアス電圧が印加される。
【００１８】
この時、点灯駆動用トランジスタＴr2のドレインとソース間のインピダンスは非常に高い状態になされるものの、前記ダイオードＤ1 がトランジスタＴr2のドレインおよびソース間に接続されているので、このダイオードＤ1 が前記逆バイアスによる順方向電圧を受けてオン状態となり、トランジスタＴr2をバイパスする素子として機能する。したがって、ＥＬ素子Ｅ1 に対して効果的に逆バイアス電圧を印加させることができる。
【００１９】
次に図３（ｂ）に示す構成は、前記特許文献３において図１として示されたものであり、Ｐチャンネルにより構成された点灯駆動用トランジスタＴr2のソースとドレイン間に、同じくＰチャンネルにより構成されたバイパス用トランジスタＴr3のソースとドレインが接続され、バイパス用トランジスタＴr3のゲートはソースに接続されている。この構成により、トランジスタＴr3は等価的には一方向性素子、すなわちダイオードとして機能する。このトランジスタＴr3により形成された等価的なダイオードは、図３（ａ）に基づいて説明したダイオードＤ1 と同様の作用効果を得ることができる。
【００２０】
次に図３（ｃ）に示す構成は、ＥＬ素子Ｅ1 のアノード側に逆バイアス印加用のダイオードＤ2 におけるアノードが接続されており、このダイオードＤ2 のカソード側は、選択スイッチＳＷ３を介してフローティングもしくは低電位ＶＬcaが印加されるように構成されている。この構成においては、ＥＬ素子Ｅ1 を発光駆動させる場合においては、スイッチＳＷ１およびＳＷ３は、図３（ｃ）に示す状態になされる。したがって、この状態においては前記ダイオードＤ2 のカソード側はフローティングの状態になされるため、ＥＬ素子Ｅ1 の発光駆動には影響を及ぼすことはない。
【００２１】
一方、図３（ｃ）に示す構成において、ＥＬ素子Ｅ1 に逆バイアス電圧を印加させる場合においては、スイッチＳＷ１およびＳＷ３は、図に示す状態とは逆方向に切り換えられる。すなわち、スイッチＳＷ１は高電位ＶＨan側に、スイッチＳＷ３は低電位ＶＬca側に選択される。これにより、前記ダイオードＤ2 は前記逆バイアスによる順方向電圧を受けてオン状態となり、ＥＬ素子Ｅ1 にはダイオードＤ2 を介して効果的に逆バイアス電圧を印加させることができる。
【００２２】
図３（ｄ）に示す構成は、ＥＬ素子Ｅ1 のアノード側に逆バイアス印加用のＰチャンネル型トランジスタＴr4のソースが接続されており、このトランジスタＴr4のドレインには、低電位ＶＬcaが印加されている。図３（ｄ）に示すスイッチＳＷ１の状態はＥＬ素子Ｅ1 を発光駆動させる場合を示しており、ＥＬ素子Ｅ1 に逆バイアス電圧を印加させる場合においては、スイッチＳＷ１は、図に示す状態とは逆方向に切り換えられる。またこの時、逆バイアス印加用トランジスタＴr4のゲートには、これをオン状態にさせるゲートオン電圧を印加するようになされる。これにより、ＥＬ素子Ｅ1 にはトランジスタＴr4を介して逆バイアス電圧が印加される。
【発明の開示】
【発明が解決しようとする課題】
【００２３】
ところで、図３（ａ）および（ｃ）に示した構成においては、ＥＬ素子に逆バイアス電圧を有効に印加させるために、逆バイアス電圧によってオン状態になされるダイオードが使用されている。しかしながら、この種の発光表示パネルにおいては、ＥＬ素子をアクティブ駆動させるＴＦＴと同じプロセスパラメータで前記したダイオードを形成させることは非常に難しく、ダイオードとしての特性を十分に保証することが困難である。
【００２４】
また、図３（ｂ）に示した構成においては、バイパス用トランジスタＴr3をＴＦＴにより構成することができるので、前記した走査選択用トランジスタＴr1および点灯駆動用トランジスタＴr2の形成時と同じプロセスパラメータで、これを同一画素内に形成させることが可能である。しかしながら、ＴＦＴのプロセスパラメータ等のばらつきによっては、ＴＦＴのリーク（漏れ）電流が発生し、このリーク電流はＥＬ素子を点灯駆動させる電流値に比較して無視できない状態に達する場合が生ずる。
【００２５】
図４はこのＴＦＴのＶｇｓ−Ｉｄ（ゲート・ソース間電圧対ドレイン電流）特性の一例を示すものであり、前記したようにＴＦＴのプロセスパラメータのばらつきによっては、図４に示すようにＶｇｓがほぼ０Ｖの状態であってもドレイン電流がリークするという問題が発生する。このために、図３（ｂ）に示した構成によると、ＥＬ素子を非点灯の状態に制御しているにもかかわらず、バイパス用トランジスタＴr4を介してＥＬ素子にリーク電流が流れ、結果としてＥＬ素子が薄く点灯するという問題を招来させる。このために、表示パネルの製造歩留まりが低下したり、ＴＦＴ製造時のプロセスパラメータの管理が難しくなるなどの問題点を有している。
【００２６】
さらに、図３（ｄ）に示した構成においても、逆バイアス印加用のトランジスタＴr4をＴＦＴにより構成することができるので、同様に前記した走査選択用トランジスタＴr1および点灯駆動用トランジスタＴr2の形成時と同じプロセスパラメータで、これを同一画素内に形成させることが可能である。しかしながら、図３（ｄ）に示す構成によると、逆バイアス印加用のトランジスタＴr4のドレインに低電位ＶＬcaを与える電源ラインと、逆バイアス電圧の印加時にトランジスタＴr4のゲートに、ゲートオン電圧を供給するための信号線が新たに必要となる。このために、表示パネルのエリアパフォーマンスを悪くし、結果として、表示パネルにおけるＥＬ素子の開口率を低下させるという技術的な課題が発生する。
【００２７】
この発明は、ＥＬ素子に逆バイアス電圧の印加手段を具備させた前記した各画素構成の問題点に着目してなされたものであり、ＥＬ素子に対して逆バイアス電圧を効果的に印加するための素子を、ＥＬ素子をアクティブ駆動させるＴＦＴと同じ製造プロセスで形成させることができるＴＦＴにより構成した表示パネルの駆動装置を提供することを課題とするものである。加えて、この発明はＥＬ素子に対して逆バイアス電圧を印加するためのトランジスタを駆動させるために、多数の電圧ラインをさらに設けることなく、逆バイアス電圧の印加時および非印加時において、前記トランジスタのオンおよびオフ動作が確実になし得る表示パネルの駆動装置を提供することを課題とするものである。
【課題を解決するための手段】
【００２８】
前記した課題を解決するためになされたこの発明にかかる駆動装置の好ましい形態は、請求項１に記載のように、点灯駆動用トランジスタと発光素子とが直列接続されることにより構成された発光表示画素を多数備えたアクティブマトリクス型表示パネルの駆動装置であって、前記発光素子に対して順方向電圧を加える点灯モードと、前記発光素子に対して逆バイアス電圧を加える逆バイアス電圧印加モードとが選択されるように構成され、前記逆バイアス電圧印加モードの選択によりオン動作されて前記発光素子に逆バイアス電圧を印加する逆バイアス印加用トランジスタが具備され、前記逆バイアス印加用トランジスタのゲートが前記発光素子の前記点灯駆動用トランジスタが接続されていない側の端子に接続され、前記逆バイアス印加用トランジスタのソースが前記発光素子の前記点灯駆動用トランジスタが接続されている側の端子に接続され、前記逆バイアス印加用トランジスタのドレインが前記逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点に接続された構成とされる。
【００２９】
また、この発明にかかる駆動装置の好ましい形態は、請求項３に記載のように、点灯駆動用トランジスタと発光素子とが直列接続されることにより構成された発光表示画素を多数備えたアクティブマトリクス型表示パネルの駆動装置であって、前記発光素子に対して順方向電圧を加える点灯モードと、前記発光素子に対して逆バイアス電圧を加える逆バイアス電圧印加モードとが選択されるように構成され、前記逆バイアス電圧印加モードの選択によりオン動作されて前記発光素子に逆バイアス電圧を印加する逆バイアス印加用トランジスタが具備され、前記逆バイアス印加用トランジスタのゲートが走査選択用トランジスタのゲートに接続され、前記逆バイアス印加用トランジスタのソースが前記発光素子の前記点灯駆動用トランジスタが接続されている側の端子に接続され、前記逆バイアス印加用トランジスタのドレインが前記逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点に接続された構成とされる。
【００３０】
さらに、この発明にかかる駆動装置の好ましい形態は、請求項５に記載のように、点灯駆動用トランジスタと発光素子とが直列接続されることにより構成された発光表示画素を多数備えたアクティブマトリクス型表示パネルの駆動装置であって、前記発光素子に対して順方向電圧を加える点灯モードと、前記発光素子に対して逆バイアス電圧を加える逆バイアス電圧印加モードとが選択されるように構成され、前記逆バイアス電圧印加モードの選択によりオン動作されて前記発光素子に逆バイアス電圧を印加する逆バイアス印加用トランジスタが具備され、前記逆バイアス印加用トランジスタのゲートが書き込み用トランジスタのゲートに接続され、前記逆バイアス印加用トランジスタのソースが前記発光素子の前記点灯駆動用トランジスタが接続されている側の端子に接続され、前記逆バイアス印加用トランジスタのドレインが前記逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点に接続された構成とされる。
【発明を実施するための最良の形態】
【００３１】
以下、この発明にかかる発光表示パネルの駆動装置について、図に示す実施の形態に基づいて説明する。なお、以下の説明に用いられる各図おいては、前記した図１〜図３に基づいて説明した各部に相当する同一機能部分を同一符号で示している。また、以下の説明に用いられる各図における選択スイッチＳＷ１およびＳＷ２の状態は、ＥＬ素子Ｅ1 に順方向電圧を印加させる状態、すなわち点灯モードの状態を示しており、ＥＬ素子Ｅ1 に逆バイアス電圧を印加する逆バイアス電圧印加モードとする場合には、選択スイッチＳＷ１およびＳＷ２は図示とは逆の状態に切り換えられる。
【００３２】
さらに、以下に説明する図５〜図１５に示す実施の形態においては、コンダクタンスコントロール駆動方式の画素構成において、主に点灯駆動用トランジスタＴr2とＥＬ素子Ｅ1 、およびこれに対して付加された構成部分を示しており、したがって既に説明した図１に示す走査選択用トランジスタＴr1の記載は省略した構成で説明する場合もある。
【００３３】
先ず図５に示す構成は、特許請求の範囲における請求項１および２に対応する実施の形態を示すものであり、逆バイアス電圧印加モードの選択によりオン動作されて、発光素子としてのＥＬ素子Ｅ1 に逆バイアス電圧を印加するＮチャンネル型の逆バイアス印加用トランジスタＴr5が具備されている。この逆バイアス印加用トランジスタＴr5のゲートは、ＥＬ素子Ｅ1 の点灯駆動用トランジスタＴr2が接続されていない側の端子、すなわちＥＬ素子Ｅ1 のカソード端子に接続されている。
【００３４】
また、前記逆バイアス印加用トランジスタＴr5のソースは、前記ＥＬ素子Ｅ1 の点灯駆動用トランジスタＴr2が接続されている側の端子、すなわち、ＥＬ素子Ｅ1 のアノード端子と点灯駆動用トランジスタＴr2のドレインとの接続点に接続されている。さらに、前記逆バイアス印加用トランジスタＴr5のドレインは、逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点、すなわち、図５に示す実施の形態においては、点灯駆動用トランジスタＴr2のＥＬ素子Ｅ1 が接続されていない非制御端子であるトランジスタＴr2のソースに接続されている。
【００３５】
この構成によると、逆バイアス電圧印加モードにおいて、逆バイアス印加用トランジスタＴr5のゲートとソース間にはＥＬ素子Ｅ1 が介在されるため、ソースに対するゲート電位は、このＮチャンネル型トランジスタＴr5を十分にオン動作させる閾値電圧以上となる。したがって、逆バイアス電圧印加モードにおいてはトランジスタＴr5はオン状態となり、ＥＬ素子Ｅ1 に対して十分な逆バイアス電圧を印加することができる。
【００３６】
また、図５に示す構成において点灯モードになされた場合には、逆バイアス印加用トランジスタＴr5のソースとゲート間にＥＬ素子Ｅ1 が順方向に介在されるため、ソースに対するゲート電位は低くなり、トランジスタＴr5は確実にカットオフ状態にされる。したがって、図５に示す構成によると、新たな信号線や電源ラインを付加させることなく、点灯モードの状態においては、逆バイアス印加用トランジスタＴr5を確実にオフ状態にし、逆バイアス電圧印加モードにおいては、同トランジスタＴr5を確実にオン状態にすることができる。
【００３７】
次に図６に示す構成は、特許請求の範囲における請求項１に対応する実施の形態を示すものであり、逆バイアス電圧印加モードの選択によりオン動作されて、発光素子としてのＥＬ素子Ｅ1 に逆バイアス電圧を印加する同じくＮチャンネル型の逆バイアス印加用トランジスタＴr6が具備されている。この逆バイアス印加用トランジスタＴr6のゲートおよびソースは、図５に示した実施の形態と同様になされている。一方、逆バイアス印加用トランジスタＴr6のドレインは、逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点、すなわち、図６に示す実施の形態においては、前記した低電位ＶＬcaのラインに接続されている。
【００３８】
図６に示す構成においても、逆バイアス電圧印加モードにおいては、逆バイアス印加用トランジスタＴr6のゲートとソース間にはＥＬ素子Ｅ1 が介在されるため、ソースに対するゲート電位は、このＮチャンネル型トランジスタＴr6を確実にオン動作させる閾値電圧以上となる。したがって、逆バイアス電圧印加モードにおいては、トランジスタＴr6は確実にオン状態となり、ＥＬ素子Ｅ1 に対して十分な逆バイアス電圧を印加することができる。
【００３９】
また、図６に示す構成において点灯モードになされた場合には、逆バイアス印加用トランジスタＴr6のソースとゲート間にＥＬ素子Ｅ1 が順方向に介在されるため、ソースに対するゲート電位は低くなり、トランジスタＴr6は確実にカットオフ状態にされる。したがって、図６に示す構成によると、前記した低電位ＶＬcaの電源ラインを付加させる必要はあるものの、図３（ｄ）に示したように逆バイアス印加用トランジスタのゲートオン電圧を供給するような信号線を新たに設ける必要はない。しかも、点灯モードの状態においては、トランジスタＴr6を確実にオフ状態にし、逆バイアス電圧印加モードにおいては、同トランジスタＴr6を確実にオン状態にすることができる。
【００４０】
次に図７に示す構成は、特許請求の範囲における請求項３および４に対応する実施の形態を示すものであり、逆バイアス電圧印加モードの選択によりオン動作されて、発光素子としてのＥＬ素子Ｅ1 に逆バイアス電圧を印加するＮチャンネル型の逆バイアス印加用トランジスタＴr7が具備されている。この逆バイアス印加用トランジスタＴr7のゲートは、走査選択用トランジスタＴr1のゲートに接続されている。
【００４１】
また、前記逆バイアス印加用トランジスタＴr7のソースは、前記ＥＬ素子Ｅ1 の点灯駆動用トランジスタＴr2が接続されている側の端子、すなわち、ＥＬ素子Ｅ1 のアノード端子と点灯駆動用トランジスタＴr2のドレインとの接続点に接続されている。さらに、前記逆バイアス印加用トランジスタＴr7のドレインは、逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点、すなわち、図７に示す実施の形態においては、点灯駆動用トランジスタＴr2のＥＬ素子Ｅ1 が接続されていない非制御端子であるトランジスタＴr2のソースに接続されている。
【００４２】
この図７に示す構成によると、逆バイアス電圧印加モードにおいては、逆バイアス印加用トランジスタＴr7のソースに対するゲート電位は、このＮチャンネル型トランジスタＴr7を確実にオン動作させる閾値電圧以上となる。したがって、逆バイアス電圧印加モードにおいてはトランジスタＴr7はオン状態となり、ＥＬ素子Ｅ1 に対して十分な逆バイアス電圧を印加することができる。
【００４３】
また、図７に示す構成において点灯モードになされた場合には、逆バイアス印加用トランジスタＴr7のソースに対するゲート電位は低くなり、トランジスタＴr7は確実にカットオフ状態にされる。したがって、図７に示す構成においても図５に示した構成と同様の作用効果を得ることができる。
【００４４】
次に図８に示す構成は、特許請求の範囲における請求項３に対応する実施の形態を示すものであり、逆バイアス電圧印加モードの選択によりオン動作されて、発光素子としてのＥＬ素子Ｅ1 に逆バイアス電圧を印加する同じくＮチャンネル型の逆バイアス印加用トランジスタＴr8が具備されている。この逆バイアス印加用トランジスタＴr8のゲートおよびソースは、図７に示した実施の形態と同様になされている。一方、逆バイアス印加用トランジスタＴr8のドレインは、逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点、すなわち、図８に示す実施の形態においては、前記した低電位ＶＬcaのラインに接続されている。
【００４５】
図８に示す構成においても、逆バイアス電圧印加モードにおいては、逆バイアス印加用トランジスタＴr8のソースに対するゲート電位は、このＮチャンネル型トランジスタＴr8を確実にオン動作させる閾値電圧以上となる。したがって、逆バイアス電圧印加モードにおいてはトランジスタＴr8はオン状態となり、ＥＬ素子Ｅ1 に対して十分な逆バイアス電圧を印加することができる。
【００４６】
また、図８に示す構成において点灯モードになされた場合には、逆バイアス印加用トランジスタＴr8のソースに対するゲート電位は低くなり、トランジスタＴr8は確実にカットオフ状態にされる。したがって、図８に示す構成においても図６に示した構成と同様の作用効果を得ることができる。
【００４７】
次に図９に示す構成は、特許請求の範囲における請求項３および４に対応する実施の形態を示すものであり、逆バイアス電圧印加モードの選択によりオン動作されて、発光素子としてのＥＬ素子Ｅ1 に逆バイアス電圧を印加するＰチャンネル型の逆バイアス印加用トランジスタＴr9が具備されている。このトランジスタＴr9のゲートは、点灯駆動用トランジスタＴr2に対してゲート電圧を供給するＰチャンネル型の走査選択用トランジスタＴr1におけるゲートに共通接続されている。
【００４８】
また、前記逆バイアス印加用トランジスタＴr9のソースは、前記ＥＬ素子Ｅ1 の点灯駆動用トランジスタＴr2が接続されている側の端子、すなわち、ＥＬ素子Ｅ1 のアノード端子と点灯駆動用トランジスタＴr2のドレインとの接続点に接続されている。さらに、前記逆バイアス印加用トランジスタＴr9のドレインは、逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点、すなわち、図９に示す実施の形態においては、点灯駆動用トランジスタＴr2のＥＬ素子Ｅ1 が接続されていない非制御端子であるトランジスタＴr2のソースに接続されている。
【００４９】
この図９に示す構成によると、逆バイアス電圧印加モードにおいては、逆バイアス印加用トランジスタＴr9のソースに対するゲート電位は、このＰチャンネル型トランジスタＴr9を確実にオン動作させる閾値電圧以下となる。したがって、逆バイアス電圧印加モードにおいてはトランジスタＴr9はオン状態となり、ＥＬ素子Ｅ1 に対して十分な逆バイアス電圧を印加することができる。
【００５０】
また、図９に示す構成において点灯モードになされた場合には、逆バイアス印加用トランジスタＴr9のソースに対するゲート電位は高くなり、トランジスタＴr9は確実にカットオフ状態にされる。したがって、図９に示す構成においても図５に示した構成と同様の作用効果を得ることができる。
【００５１】
次に図１０に示す構成は、特許請求の範囲における請求項１および２に対応する実施の形態を示すものであり、逆バイアス電圧印加モードの選択によりオン動作されて、発光素子としてのＥＬ素子Ｅ1 に逆バイアス電圧を印加するＰチャンネル型の逆バイアス印加用トランジスタＴr10 が具備されている。この逆バイアス印加用トランジスタＴr10 のゲートは、ＥＬ素子Ｅ1 の点灯駆動用トランジスタＴr2が接続されていない側の端子、すなわちＥＬ素子Ｅ1 のアノード端子に接続されている。
【００５２】
また、前記逆バイアス印加用トランジスタＴr10 のソースは、前記ＥＬ素子Ｅ1 の点灯駆動用トランジスタＴr2が接続されている側の端子、すなわち、ＥＬ素子Ｅ1 のカソード端子と点灯駆動用トランジスタＴr2のソースとの接続点に接続されている。さらに、前記逆バイアス印加用トランジスタＴr10 のドレインは、逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点、すなわち、図１０に示す実施の形態においては、点灯駆動用トランジスタＴr2のＥＬ素子Ｅ1 が接続されていない非制御端子であるトランジスタＴr2のドレインに接続されている。
【００５３】
この図１０に示した構成によると、すでに説明した図５に示した構成に比較するとＥＬ素子Ｅ1 の両端電位と、これに接続された逆バイアス印加用トランジスタＴr10 のチャンネルタイプが反転されている。したがって、図１０に示した構成は図５に示す回路構成に対してゲートオン・オフのバイアスロジックが反転した状態になされる。したがって、図１０に示す構成においても、結果として図５に示した回路構成と同様の作用効果を得ることができる。
【００５４】
図１１に示す構成は、特許請求の範囲における請求項１に対応する実施の形態を示すものであり、逆バイアス電圧印加モードの選択によりオン動作されて、発光素子としてのＥＬ素子Ｅ1 に逆バイアス電圧を印加するＰチャンネル型の逆バイアス印加用トランジスタＴr11 が具備されている。この逆バイアス印加用トランジスタＴr11 のゲートおよびソースは、図１０に示した実施の形態と同様になされている。一方、逆バイアス印加用トランジスタＴr11 のドレインは、逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点、すなわち、図１１に示す実施の形態においては、前記した高電位ＶＨanのラインに接続されている。
【００５５】
この図１１に示した構成によると、すでに説明した図６の回路構成に比較するとＥＬ素子Ｅ1 の両端電位と、これに接続された逆バイアス印加用トランジスタＴr11 におけるゲートオン・オフのバイアスロジックが反転した状態になされている。したがって、図１１に示す構成においても、結果として図６に示した構成と同様の作用効果を得ることができる。
【００５６】
次に図１２に示す構成は、特許請求の範囲における請求項１および２に対応する実施の形態を示すものであり、逆バイアス電圧印加モードの選択によりオン動作されて、発光素子としてのＥＬ素子Ｅ1 に逆バイアス電圧を印加するＰチャンネル型の逆バイアス印加用トランジスタＴr12 が具備されている。一方、この図１２に示す実施の形態においては、点灯駆動用トランジスタＴr2はＮチャンネル型のＴＦＴが用いられており、そのゲートとソース間にはキャパシタＣ1 が接続されている。
【００５７】
前記逆バイアス印加用トランジスタＴr12 のゲートは、ＥＬ素子Ｅ1 の点灯駆動用トランジスタＴr2が接続されていない側の端子、すなわちＥＬ素子Ｅ1 のアノード端子に接続されている。また、前記逆バイアス印加用トランジスタＴr12 のソースは、前記ＥＬ素子Ｅ1 の点灯駆動用トランジスタＴr2が接続されている側の端子、すなわち、ＥＬ素子Ｅ1 のカソード端子と点灯駆動用トランジスタＴr2のドレインとの接続点に接続されている。
【００５８】
さらに、前記逆バイアス印加用トランジスタＴr12 のドレインは、逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点、すなわち、図１２に示す実施の形態においては、点灯駆動用トランジスタＴr2のＥＬ素子Ｅ1 が接続されていない非制御端子であるトランジスタＴr2のソースに接続されている。
【００５９】
この図１２に示した構成によると、逆バイアス電圧印加モードにおいて、逆バイアス印加用トランジスタＴr12 のゲートとソース間にはＥＬ素子Ｅ1 が介在されるため、ソースに対するゲート電位は、このＰチャンネル型トランジスタＴr12 を十分にオン動作させる閾値電圧以下となる。したがって、逆バイアス電圧印加モードにおいてはトランジスタＴr12 はオン状態となり、ＥＬ素子Ｅ1 に対して十分な逆バイアス電圧を印加することができる。
【００６０】
また、図１２に示す構成において点灯モードになされた場合には、逆バイアス印加用トランジスタＴr12 のソースとゲート間にＥＬ素子Ｅ1 が順方向に介在されるため、ソースに対するゲート電位は高くなり、トランジスタＴr12 は確実にカットオフ状態にされる。したがって、図１２に示す構成においても、図５に示した構成と同様の作用効果を得ることができる。
【００６１】
次に図１３に示す構成は、特許請求の範囲における請求項３および４に対応する実施の形態を示すものであり、逆バイアス電圧印加モードの選択によりオン動作されて、発光素子としてのＥＬ素子Ｅ1 に逆バイアス電圧を印加するＰチャンネル型の逆バイアス印加用トランジスタＴr13 が具備されている。このトランジスタＴr13 のゲートは、点灯駆動用トランジスタＴr2に対してゲート電圧を供給するＰチャンネル型の走査選択用トランジスタＴr1におけるゲートに共通接続されている。
【００６２】
また、前記逆バイアス印加用トランジスタＴr12 のソースは、前記ＥＬ素子Ｅ1 の点灯駆動用トランジスタＴr2が接続されている側の端子、すなわち、ＥＬ素子Ｅ1 のカソード端子と点灯駆動用トランジスタＴr2のソースとの接続点に接続されている。さらに、前記逆バイアス印加用トランジスタＴr12 のドレインは、逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点、すなわち、図１３に示す実施の形態においては、点灯駆動用トランジスタＴr2のＥＬ素子Ｅ1 が接続されていない非制御端子であるトランジスタＴr2のドレインに接続されている。
【００６３】
この図１３に示す構成によると、逆バイアス電圧印加モードにおいては、逆バイアス印加用トランジスタＴr13 のソースに対するゲート電位は、このＰチャンネル型トランジスタＴr13 を確実にオン動作させる閾値電圧以下となる。したがって、逆バイアス電圧印加モードにおいてはトランジスタＴr13 はオン状態となり、ＥＬ素子Ｅ1 に対して十分な逆バイアス電圧を印加することができる。
【００６４】
また、図１３に示す構成において点灯モードになされた場合には、逆バイアス印加用トランジスタＴr13 のソースに対するゲート電位は高くなり、トランジスタＴr13 は確実にカットオフ状態にされる。したがって、図１３に示す構成においても図５に示した構成と同様の作用効果を得ることができる。
【００６５】
図１４に示す構成は、特許請求の範囲における請求項３に対応する実施の形態を示すものであり、逆バイアス印加用トランジスタＴr14 のゲートおよびソースは、図１３に示した実施の形態と同様になされている。一方、逆バイアス印加用トランジスタＴr14 のドレインは、逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点、すなわち、図１４に示す実施の形態においては、前記した高電位ＶＨanのラインに接続されている。
【００６６】
この図１４に示した構成によると、すでに説明した図８に示す回路構成に比較すると、ＥＬ素子Ｅ1 の両端電位とこれに接続された逆バイアス印加用トランジスタＴr14 、および走査選択用トランジスタＴr1のチャンネルタイプが反転されている。したがって、図１４に示した構成は図８に示す回路構成に対してゲートオン・オフのバイアスロジックが反転した状態になされる。したがって、図１４に示す構成においても、結果として図８に示した構成と同様の作用効果を得ることができる。
【００６７】
図１５に示す構成は、特許請求の範囲における請求項３および４に対応する実施の形態を示すものであり、逆バイアス電圧印加モードの選択によりオン動作されて、発光素子としてのＥＬ素子Ｅ1 に逆バイアス電圧を印加するＮチャンネル型の逆バイアス印加用トランジスタＴr15 が具備されている。このトランジスタＴr15 のゲートは、点灯駆動用トランジスタＴr2に対してゲート電圧を供給するＮチャンネル型の走査選択用トランジスタＴr1におけるゲートに共通接続されている。
【００６８】
また、前記逆バイアス印加用トランジスタＴr15 のソースは、前記ＥＬ素子Ｅ1 の点灯駆動用トランジスタＴr2が接続されている側の端子、すなわち、ＥＬ素子Ｅ1 のカソード端子と点灯駆動用トランジスタＴr2のソースとの接続点に接続されている。さらに、前記逆バイアス印加用トランジスタＴr15 のドレインは、逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点、すなわち、図１５に示す実施の形態においては、点灯駆動用トランジスタＴr2のＥＬ素子Ｅ1 が接続されていない非制御端子であるトランジスタＴr2のドレインに接続されている。
【００６９】
この図１５に示した構成によると、すでに説明した図９に示す回路構成に比較すると、ＥＬ素子Ｅ1 の両端電位とこれに接続された逆バイアス印加用トランジスタＴr15 、および走査選択用トランジスタＴr1のチャンネルタイプが反転されている。したがって、図１５に示した構成は図９に示す回路構成に対してゲートオン・オフのバイアスロジックが反転した状態になされる。したがって図１５に示す構成においても、結果として図９に示した構成と同様の作用効果を得ることができる。
【００７０】
以上説明した実施の形態は、いずれもコンダクタンスコントロール駆動方式の画素構成を対象としたものであるが、次に示す形態はカレントミラー動作により電荷保持用キャパシタへの書き込み処理、並びに点灯駆動動作がなされるカレントミラー駆動方式の画素構成を対象としたものである。なお、この構成は特許請求の範囲における請求項５および６に対応する実施の形態を示すものである。
【００７１】
すなわち図１６に示す構成においては、Ｐチャンネル型の点灯駆動用トランジスタＴr2にゲートが共通接続された同じくＰチャンネル型のミラー動作トランジスタＴr21 が対称的に備えられており、両トランジスタＴr2，Ｔr21 のソースが共通接続されて、そのソースとゲートと間に電荷保持用のキャパシタＣ1 が接続されている。
【００７２】
また、前記ミラー動作トランジスタＴr21 のゲートとドレイン間には同じくＰチャンネルで構成された走査選択用トランジスタＴr1が接続されており、この走査選択用トランジスタＴr1のオン動作により、トランジスタＴr2，Ｔr21 はカレントミラーとして機能する。また、走査選択用トランジスタＴr1のオン動作と共にＰチャンネルにより構成された書き込み用トランジスタＴr22 もオン動作されるように構成されており、これにより、書き込み用トランジスタＴr22 を介して書き込み用電流源Ｉd が接続されるように構成されている。
【００７３】
これにより、アドレス期間においては電源ＶＨanから、スイッチＳW2、トランジスタＴr21 ，Ｔr22 を介して書き込み用電流源Ｉd に至る電流経路が形成される。またカレントミラーの作用により、電流源Ｉd に流れる電流に対応した電流が、点灯駆動用トランジスタＴr2を介してＥＬ素子Ｅ1 に供給される。前記した動作によりキャパシタＣ1 には書き込み用電流源Ｉd に流れる電流値に対応したトランジスタＴr21 のゲート電圧が書き込まれる。そして、キャパシタＣ1 に前記ゲート電圧値が書き込まれた後には、走査選択用トランジスタＴr1はオフ状態になされ、点灯駆動用トランジスタＴr2は、キャパシタＣ1 に蓄積された電荷に基づいて所定の電流をＥＬ素子Ｅ1 に供給するように作用し、これにより、ＥＬ素子Ｅ1 は発光駆動される。
【００７４】
図１６に示す実施の形態においては、さらにＰチャンネルで構成された逆バイアス印加用トランジスタＴr16 具備され、当該トランジスタＴr16 のゲートが、Ｐチャンネルで構成された書き込み用トランジスタＴr22 のゲートに共通接続されている。また、逆バイアス印加用トランジスタＴr16 のソースは、前記ＥＬ素子Ｅ1 の点灯駆動用トランジスタＴr2が接続されている側の端子、すなわち、ＥＬ素子Ｅ1 のアノード端子と点灯駆動用トランジスタＴr2のドレインとの接続点に接続されている。
【００７５】
さらに、前記逆バイアス印加用トランジスタＴr16 のドレインは、逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点、すなわち、図１６に示す実施の形態においては、点灯駆動用トランジスタＴr2のＥＬ素子Ｅ1 が接続されていない非制御端子であるトランジスタＴr2のソースに接続されている。
【００７６】
前記した図１６に示す構成によると、逆バイアス電圧印加モードにおいては、逆バイアス印加用トランジスタＴr16 のソースに対するゲート電位は、このＰチャンネル型トランジスタＴr16 を確実にオン動作させる閾値電圧以下とすることができる。したがって、逆バイアス電圧印加モードにおいてはトランジスタＴr16 はオン状態となり、ＥＬ素子Ｅ1 に対して十分な逆バイアス電圧を印加することができる。
【００７７】
また、図１６に示す構成において点灯モードになされた場合には、逆バイアス印加用トランジスタＴr16 のソースに対するゲート電位は高くなり、トランジスタＴr16 は確実にカットオフ状態にされる。したがって、図１６に示すカレントミラー駆動方式の画素構成においても、新たな信号線や電源ラインを付加させることなく、点灯モードの状態においては、逆バイアス印加用トランジスタＴr16 を確実にオフにし、逆バイアス電圧印加モードにおいては、同トランジスタＴr16 を確実にオン状態にすることができる。
【００７８】
図１７に示す構成も、カレントミラー駆動方式の画素構成を対象とした他の例を示すものであり、この構成も特許請求の範囲における請求項５および６に対応する実施の形態を示すものである。この図１７に示す構成においては、すでに説明した図１６に示す実施の形態と比較すると、逆バイアス印加用トランジスタＴr17 および書き込み用トランジスタＴr23 が共にＮチャンネルのＴＦＴにより構成されている。この構成によると、逆バイアス電圧印加モードにおいては、逆バイアス印加用トランジスタＴr17 のソースに対するゲート電位は、このＮチャンネル型トランジスタＴr17 を確実にオン動作させる閾値電圧以上とすることができる。したがって、逆バイアス電圧印加モードにおいてはトランジスタＴr17 はオン状態となり、ＥＬ素子Ｅ1 に対して十分な逆バイアス電圧を印加することができる。
【００７９】
また、図１７に示す構成において点灯モードになされた場合には、逆バイアス印加用トランジスタＴr17 のソースに対するゲート電位は確実に低くなり、トランジスタＴr17 をカットオフ状態にすることができる。したがって、図１７に示した構成においても図１６に示した構成と同様の作用効果を得ることができる。
【００８０】
図１８は、この発明を電流プログラミング駆動方式の画素構成に採用した例を示しており、この構成は特許請求の範囲における請求項３に対応する実施の形態を示すものである。この図１８に示す構成においては、スイッチＳＷ２とＳＷ１との間に、電源供給用トランジスタＴr24 およびＰチャンネル型の点灯駆動用トランジスタＴr2とＥＬ素子Ｅ1 の直列回路が挿入された構成とされている。また、前記点灯駆動用トランジスタＴr2のソースとゲート間には電荷保持用のキャパシタＣ1 が接続され、同トランジスタＴr2のゲートとドレインとの間にはＰチャンネル型の走査選択用トランジスタＴr1が接続されている。また、点灯駆動用トランジスタＴr2のソースには書き込み用トランジスタＴr25 を介して書き込み用電流源Ｉd が接続されるように構成されている。
【００８１】
図１８に示した構成においては、アドレッシング時において走査選択用トランジスタＴr1および書き込み用トランジスタＴr25 の各ゲートに制御信号が供給され、これらはオン状態になされる。これに伴い点灯駆動用トランジスタＴr2もオンされ、点灯駆動用トランジスタＴr2を介して書き込み用電流源Ｉd からの電流が流れる。この時、書き込み用電流源Ｉd からの電流に対応した電圧がキャパシタＣ1 に保持される。
【００８２】
一方、ＥＬ素子の点灯動作時には走査選択用トランジスタＴr1および書き込み用トランジスタＴr25 は、共にオフ状態になされ、電源供給用トランジスタＴr24 がオンされる。これにより、点灯駆動用トランジスタＴr2のソース側に、スイッチＳＷ２を介して点灯駆動用電源ＶＨanが印加され、ＥＬ素子Ｅ1 のカソードにはスイッチＳＷ１を介してＶＬcaが印加される。点灯駆動用トランジスタＴr2のドレイン電流は、前記キャパシタＣ1 に保持された電荷によって決定され、ＥＬ素子Ｅ1 はこれにより点灯駆動される。
【００８３】
図１８に示す実施の形態においては、さらにＰチャンネルで構成された逆バイアス印加用トランジスタＴr18 が具備され、当該トランジスタＴr18 のゲートが、Ｐチャンネルで構成された走査選択用トランジスタＴr1のゲートに共通接続されている。また、前記逆バイアス印加用トランジスタＴr18 のソースは、前記ＥＬ素子Ｅ1 の点灯駆動用トランジスタＴr2が接続されている側の端子、すなわち、ＥＬ素子Ｅ1 のアノード端子と点灯駆動用トランジスタＴr2のドレインとの接続点に接続されている。さらに、前記逆バイアス印加用トランジスタＴr18 のドレインは、逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点、すなわち、図１８に示す実施の形態においては、前記した低電位ＶＬcaのラインに接続されている。
【００８４】
前記した図１８に示す構成によると、逆バイアス電圧印加モードにおいては、逆バイアス印加用トランジスタＴr18 のソースに対するゲート電位は、このＰチャンネル型トランジスタＴr18 を確実にオン動作させる閾値電圧以下とすることができる。したがって、逆バイアス電圧印加モードにおいてはトランジスタＴr18 はオン状態となり、ＥＬ素子Ｅ1 に対して十分な逆バイアス電圧を印加することができる。
【００８５】
また、図１８に示す構成において点灯モードになされた場合には、逆バイアス印加用トランジスタＴr18 のソースに対するゲート電位は高くなり、トランジスタＴr18 は確実にカットオフ状態にされる。したがって、図１８に示す電流プログラミング駆動方式の画素構成によると、前記した低電位ＶＬcaの電源ラインを付加させる必要はあるものの、図３（ｄ）に示したように逆バイアス印加用トランジスタのゲートオン電圧を供給するような信号線を新たに設ける必要はない。
【００８６】
図１９は、この発明を電圧プログラミング駆動方式の画素構成に採用した例を示しており、この構成は特許請求の範囲における請求項３および４に対応する実施の形態を示すものである。この図１９に示す構成においては、Ｐチャンネルで構成された点灯駆動用トランジスタＴr2に対して、同じくＰチャンネルで構成されたスイッチング用トランジスタＴr26 が直列接続され、さらに前記トランジスタＴr26 にＥＬ素子Ｅ1 が直列接続されている。また、電荷保持用のキャパシタＣ1 は点灯駆動用トランジスタＴr2のゲートとソース間に接続され、またＰチャンネルで構成された走査選択用トランジスタＴr1は、点灯駆動用トランジスタＴr2のゲートとドレイン間に接続されている。
【００８７】
加えてこの電圧プログラミング駆動方式の画素構成においては、点灯駆動用トランジスタＴr2のゲートに対して、図示せぬデータラインより書き込み用トランジスタＴr27 およびキャパシタＣ2 を介してデータ信号が供給されるように構成されている。
【００８８】
前記した電圧プログラミング駆動方式の画素構成においては、アドレッシング時において走査選択用トランジスタＴr1およびトランジスタＴr26 がオンされ、これに伴い点灯駆動用トランジスタＴr2のオン状態が確保される。次の瞬間にトランジスタＴr26 がオフされることにより、点灯駆動用トランジスタＴr2のドレイン電流は走査選択用トランジスタＴr1を介して点灯駆動用トランジスタＴr2のゲートに回り込む。これにより、点灯駆動用トランジスタＴr2のゲート・ソース間電圧が、トランジスタＴr2のスレッショルド電圧に等しくなるまで、ゲート・ソース間電圧が押し上げられ、この時点で点灯駆動用トランジスタＴr2はオフする。
【００８９】
そして、この時のゲート・ソース間のスレッショルド電圧がキャパシタＣ1 に保持され、このキャパシタ電圧によってＥＬ素子１４の駆動電流が制御される。すなわち、この電圧プログラミング駆動方式においては、点灯駆動用トランジスタＴr2におけるスレッショルド電圧のばらつきを補償するように作用する。
【００９０】
図１９に示す実施の形態においては、さらにＰチャンネルで構成された逆バイアス印加用トランジスタＴr19 が具備され、当該トランジスタＴr19 のゲートが、Ｐチャンネルで構成された走査選択用トランジスタＴr1のゲートに共通接続されている。また、前記逆バイアス印加用トランジスタＴr19 のソースは、前記ＥＬ素子Ｅ1 の点灯駆動用トランジスタＴr2が接続されている側の端子、すなわち、ＥＬ素子Ｅ1 のアノード端子側に接続される前記トランジスタＴr26 と、点灯駆動用トランジスタＴr2のドレインとの接続点に接続されている。
【００９１】
さらに、前記逆バイアス印加用トランジスタＴr19 のドレインは、逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点、すなわち、図１９に示す実施の形態においては、点灯駆動用トランジスタＴr2のＥＬ素子Ｅ1 が接続されていない非制御端子であるトランジスタＴr2のソースに接続されている。
【００９２】
前記した図１９に示す構成によると、逆バイアス電圧印加モードにおいては、逆バイアス印加用トランジスタＴr19 のソースに対するゲート電位は、このＰチャンネル型トランジスタＴr19 を確実にオン動作させる閾値電圧以下とすることができる。したがって、逆バイアス電圧印加モードにおいてはトランジスタＴr19 はオン状態となり、ＥＬ素子Ｅ1 に対して十分な逆バイアス電圧を印加することができる。
【００９３】
また、図１９に示す構成において点灯モードになされた場合には、逆バイアス印加用トランジスタＴr19 のソースに対するゲート電位は高くなり、トランジスタＴr19 は確実にカットオフ状態にされる。したがって、図１９に示す電圧プログラミング駆動方式の画素構成においても、新たな信号線や電源ラインを付加させることなく、点灯モードの状態においては、逆バイアス印加用トランジスタＴr19 を確実にオフ状態にし、逆バイアス電圧印加モードにおいては、同トランジスタＴr19 を確実にオン状態にすることができる。
【００９４】
図２０は、この発明をいわゆるスレッショルド電圧補正方式の画素構成に採用した例を示しており、この構成は特許請求の範囲における請求項３および４に対応する実施の形態を示すものである。この図２０に示す構成においては、Ｐチャンネルで構成された点灯駆動用トランジスタＴr2に対して、ＥＬ素子Ｅ1 が直列接続され、また点灯駆動用トランジスタＴr2のゲート・ソース間に電荷保持用のキャパシタＣ1 が接続されている。またＰチャンネルで構成された走査選択用トランジスタＴr1のドレインと点灯駆動用トランジスタＴr2のゲートとの間にはＰチャンネルで構成された２つのトランジスタＴr28 とＴr29 の並列接続体が挿入されている。
【００９５】
なお、２つのトランジスタＴr28 とＴr29 の並列接続体においては、それぞれのゲートとドレインが短絡状態になされており、実質的にトランジスタＴr28 とＴr29 のソース・ゲート間が逆並列に接続された構成にされている。したがって、トランジスタＴr28 とＴr29 は走査選択用トランジスタＴr1から点灯駆動用トランジスタＴr2のゲートに向かってスレッショルド特性を与える電圧生成素子として機能する。すなわち、トランジスタＴr28 とＴr29 からなる電圧生成素子は、点灯駆動用トランジスタＴr2のスレッショルド電圧に相当する電圧をレベルシフトして、点灯駆動用トランジスタのゲートに供給することになる。
【００９６】
この構成によると、１つの画素内に形成された互いのトランジスタにおけるスレッショルド特性は非常に近似した特性になされるので、点灯駆動用トランジスタＴr2のスレッショルド特性を効果的にキャンセルさせることができる。
【００９７】
図２０に示す実施の形態においては、さらにＰチャンネルで構成された逆バイアス印加用トランジスタＴr20 が具備され、当該トランジスタＴr20 のゲートが、Ｐチャンネルで構成された走査選択用トランジスタＴr1のゲートに共通接続されている。また、前記逆バイアス印加用トランジスタＴr20 のソースは、前記ＥＬ素子Ｅ1 の点灯駆動用トランジスタＴr2が接続されている側の端子、すなわち、ＥＬ素子Ｅ1 のアノード端子と点灯駆動用トランジスタＴr2のドレインとの接続点に接続されている。
【００９８】
さらに、前記逆バイアス印加用トランジスタＴr20 のドレインは、逆バイアス印加用トランジスタが飽和領域でオン状態となるような電位にある電位点、すなわち、図２０に示す実施の形態においては、点灯駆動用トランジスタＴr2のＥＬ素子Ｅ1 が接続されていない非制御端子であるトランジスタＴr2のソースに接続された構成とされている。
【００９９】
前記した図２０に示す構成によると、逆バイアス電圧印加モードにおいては、逆バイアス印加用トランジスタＴr20 のソースに対するゲート電位は、このＰチャンネル型トランジスタＴr20 を確実にオン動作させる閾値電圧以下とすることができる。したがって、逆バイアス電圧印加モードにおいてはトランジスタＴr20 はオン状態となり、ＥＬ素子Ｅ1 に対して十分な逆バイアス電圧を印加することができる。
【０１００】
また、図２０に示す構成において点灯モードになされた場合には、逆バイアス印加用トランジスタＴr20 のソースに対するゲート電位は高くなり、トランジスタＴr20 は確実にカットオフ状態にされる。したがって、図２０に示すスレッショルド電圧補正方式の画素構成においても、新たな信号線や電源ラインを付加させることなく、点灯モードの状態においては、逆バイアス印加用トランジスタＴr20 を確実にオフ状態にし、逆バイアス電圧印加モードにおいては、同トランジスタＴr20 を確実にオン状態にすることができる。
【図面の簡単な説明】
【０１０１】
【図１】従来のアクティブマトリクス型表示パネルにおける１つの画素に対応する回路構成の一例を示した結線図である。
【図２】図１に示した各画素の回路構成を、表示パネルに配列した状態を模式的に示した平面図である。
【図３】発光素子に対して逆バイアス電圧を印加する従来の各手段を説明する結線図である。
【図４】図３（ｂ）に示す従来の手段を採用した場合の問題点を説明するトランジスタのＶｇｓ−Ｉｄ特性図である。
【図５】この発明にかかる駆動装置をコンダクタンスコントロール駆動方式の画素構成に採用した場合の第１の形態を示した画素部の結線図である。
【図６】同じく第２の形態を示した画素部の結線図である。
【図７】同じく第３の形態を示した画素部の結線図である。
【図８】同じく第４の形態を示した画素部の結線図である。
【図９】同じく第５の形態を示した画素部の結線図である。
【図１０】同じく第６の形態を示した画素部の結線図である。
【図１１】同じく第７の形態を示した画素部の結線図である。
【図１２】同じく第８の形態を示した画素部の結線図である。
【図１３】同じく第９の形態を示した画素部の結線図である。
【図１４】同じく第１０の形態を示した画素部の結線図である。
【図１５】同じく第１１の形態を示した画素部の結線図である。
【図１６】この発明にかかる駆動装置をカレントミラー駆動方式の画素構成に採用した場合の第１の形態を示した画素部の結線図である。
【図１７】同じく第２の形態を示した画素部の結線図である。
【図１８】この発明にかかる駆動装置を電流プログラミング駆動方式の画素構成に採用した場合の画素部の結線図である。
【図１９】この発明にかかる駆動装置を電圧プログラミング駆動方式の画素構成に採用した場合の画素部の結線図である。
【図２０】この発明にかかる駆動装置をスレッショルド電圧補正方式の画素構成に採用した場合の画素部の結線図である。
【符号の説明】
【０１０２】
１０            画素
Ａ1 〜Ａn       走査ライン（走査線）
Ｂ1 〜Ｂm       データライン（データ線）
Ｃ1             キャパシタ
Ｅ1             発光素子（有機ＥＬ素子）
ＳＷ１，ＳＷ２  選択スイッチ
Ｔr1            走査選択用トランジスタ
Ｔr2            点灯駆動用トランジスタ
Ｔr5〜Ｔr20     逆バイアス印加用トランジスタ
ＶＨan          高電位点
ＶＬca          低電位点
【図１】
2005140827.tif 000003
【図２】
2005140827.tif 000004
【図３】
2005140827.tif 000005
【図４】
2005140827.tif 000006
【図５】
2005140827.tif 000007
【図６】
2005140827.tif 000008
【図７】
2005140827.tif 000009
【図８】
2005140827.tif 000010
【図９】
2005140827.tif 000011
【図１０】
2005140827.tif 000012
【図１１】
2005140827.tif 000013
【図１２】
2005140827.tif 000014
【図１３】
2005140827.tif 000015
【図１４】
2005140827.tif 000016
【図１５】
2005140827.tif 000017
【図１６】
2005140827.tif 000018
【図１７】
2005140827.tif 000019
【図１８】
2005140827.tif 000020
【図１９】
2005140827.tif 000021
【図２０】
2005140827.tif 000022