(57)【要約】【課題】配線の自由度を低下させずにパッケージの小型化を可能とする。【解決手段】パッケージ１０は表面並びに裏面に各々凹所１１，１２が設けられるとともに２つの凹所１１，１２の底面に矩形の貫通孔１３が形成されて中空構造となっている。集積回路チップ２は、パッケージ１０の裏面側の凹所１２の底面に貫通孔１３を塞ぐようにして実装される。加速度センサチップ１は、パッケージ１０の表面側の凹所１１から貫通孔１３に挿通され、貫通孔１３を塞いでいる集積回路チップ２の表面に接着して実装される。加速度センサチップ１と集積回路チップ２をパッケージ１０の表側と裏側から貫通孔１３を通して積み重ねるように実装しているため、パッケージ１０の片面に複数のチップを積み重ねるように実装する従来例に比較して、配線（導電パターン）の自由度を低下させずにパッケージ１０の小型化が可能となる。【選択図】        図１
2005274219.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板を加工して作成され作用する加速度の大きさ及び方向に応じた電気信号を出力する加速度センサチップと、加速度センサチップが出力する電気信号を処理して作用する加速度の大きさ及び方向を求めるための処理回路を有する集積回路チップと、加速度センサチップ並びに集積回路チップを実装するパッケージとを備えた半導体加速度センサ装置において、パッケージの表裏両面に各々凹所を設けるとともにこれら凹所の底面を貫通する貫通孔を形成し、裏面側の凹所底面に集積回路チップを実装し、加速度センサチップを表面側の凹所から貫通孔に挿通したことを特徴とする半導体加速度センサ装置。
【請求項２】
集積回路チップを凹所底面にフリップチップ実装したことを特徴とする請求項１記載の半導体加速度センサ装置。
【請求項３】
裏面側の凹所底面における貫通孔の周囲に、貫通孔の軸方向に突出する突部を全周に渡って設けたことを特徴とする請求項１又は２記載の半導体加速度センサ装置。
【請求項４】
表面側の凹所底面を、貫通孔に向かって裏面側へ傾斜するすり鉢状に形成したことを特徴とする請求項１又は２又は３記載の半導体加速度センサ装置。
【請求項５】
集積回路チップの実装面に対して隙間を空けた状態で加速度センサチップを集積回路チップにフリップチップ実装したことを特徴とする請求項１〜４の何れかに記載の半導体加速度センサ装置。
【請求項６】
裏面側の凹所底面における貫通孔の周囲に貫通孔の軸方向に突出する複数の突台部を設けるとともに各突台部の先端面に集積回路チップをフリップチップ実装したことを特徴とする請求項２記載の半導体加速度センサ装置。
【請求項７】
裏面側の凹所内に充填される封止樹脂で集積回路チップをパッケージに固定したことを特徴とする請求項１〜６の何れかに記載の半導体加速度センサ装置。
【請求項８】
請求項２記載の半導体加速度センサ装置を製造する方法であって、異方性導電膜を用いてパッケージ裏面の凹所底面に集積回路チップをフリップチップ実装する工程と、裏面側の凹所を封止樹脂で封止する工程と、非導電性膜を取着した加速度センサチップの実装面を貫通孔を通して異方性導電膜の表面側に固定する工程とを有することを特徴とする半導体加速度センサ装置の製造方法。
【請求項９】
請求項２又は３記載の半導体加速度センサ装置を製造する方法であって、スタッドバンプボンディングによりパッケージ裏面の凹所底面に集積回路チップをフリップチップ実装する工程と、裏面側の凹所を封止樹脂で封止する工程と、非導電性膜を取着した加速度センサチップの実装面を貫通孔を通して異方性導電膜の表面側に固定する工程とを有することを特徴とする半導体加速度センサ装置の製造方法。
【請求項１０】
請求項２記載の半導体加速度センサ装置を製造する方法であって、パッケージ裏面の凹所底面に異方性導電膜を貼り付ける工程と、異方性導電膜の表面側及び裏面側にそれぞれ加速度センサチップ並びに集積回路チップをフリップチップ実装する工程と、裏面側の凹所を封止樹脂で封止する工程とを有することを特徴とする半導体加速度センサ装置の製造方法。
【請求項１１】
請求項３記載の半導体加速度センサ装置を製造する方法であって、パッケージ裏面の凹所底面に異方性導電膜を貼り付ける工程と、異方性導電膜に貫通孔と連通する孔を貫設する工程と、異方性導電膜の表面側及び裏面側にそれぞれ加速度センサチップ並びに集積回路チップをフリップチップ実装する工程と、裏面側の凹所を封止樹脂で封止する工程とを有することを特徴とする半導体加速度センサ装置の製造方法。
【請求項１２】
請求項５記載の半導体加速度センサ装置を製造する方法であって、集積回路チップのパッドにスタッドバンプを形成するとともに、集積回路チップの実装面に加速度センサチップの可動部に対向する部位を除いて異方性導電膜を貼り付ける工程と、異方性導電膜を挟んでスタッドバンプボンディングにより加速度センサチップを集積回路チップの実装面に実装する工程と、加速度センサチップを実装した集積回路チップを異方性導電膜を用いて裏面側の凹所底面に実装する工程と、裏面側の凹所を封止樹脂で封止する工程とを有することを特徴とする半導体加速度センサ装置の製造方法。
【請求項１３】
請求項４記載の半導体加速度センサ装置を製造する方法であって、すり鉢状に形成された表面側の凹所底面に加速度センサチップを搭載するとともに封止樹脂により加速度センサチップをパッケージに固定する工程と、加速度センサチップのパッドとパッケージの導電パターンをワイヤボンディングにより接続する工程と、異方性導電膜を用いてパッケージ裏面の凹所底面に集積回路チップをフリップチップ実装する工程と、裏面側の凹所を封止樹脂で封止する工程とを有することを特徴とする半導体加速度センサ装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、加速度センサチップを集積回路チップとともにパッケージに実装してなる半導体加速度センサ装置並びにその製造方法に関するものである。
【背景技術】
【０００２】
従来、半導体加工技術を用いてシリコン基板等の半導体基板を加工して作成される加速度センサチップ（以下、センサチップと略す）４０として、図１８に示すように半導体基板を加工することで枠状の支持部４３の内側に薄肉の梁部４１によって揺動自在に支持された重り部４２を形成するとともに、梁部４１に複数個のピエゾ抵抗素子（図示せず）を形成した、いわゆる片持ち梁式のものがある（特許文献１参照）。ここでピエゾ抵抗素子は、例えば３軸方向の加速度を個別に検出し得る位置及び向きに形成されている。つまり、各軸方向に加速度が作用すると、重り部４２が揺動することにより加速度の作用方向に応じて梁部４１が変形して歪みが生じる。この梁部４１の歪みによってピエゾ抵抗素子の抵抗値が変化し、しかも、その抵抗値変化は加速度の作用方向によって異なることから、各軸方向のピエゾ抵抗素子でブリッジ回路を構成して歪みによる抵抗値変化を電気信号として取り出せば、各軸方向毎に梁部４１の歪み、すなわち作用する加速度の大きさに応じたレベルの電気信号（検出信号）が得られる。そして、各軸方向毎に得られる検出信号を演算処理（増幅や温度補償を含む）することによって加速度の作用方向並びにその大きさが検出できるものである。
【０００３】
ところで、上述のようにピエゾ抵抗素子のブリッジ回路から検出信号を得る回路や各軸方向毎に得られる検出信号を演算処理する処理回路等は集積回路（ＩＣ）チップ２として形成されている。そして、この集積回路チップ２が、図１８に示すようにセンサチップ４０とともにパッケージ１００に実装されて半導体加速度センサ装置が構成される。パッケージ１００は、例えばシリコン系あるいはエポキシ系の接着剤を用いてセンサチップ４０並びに集積回路チップ２が実装される矩形平板状のセラミック基板１０１と、一面が開口する箱形に形成されて各チップを覆うようにセラミック基板１０１の実装面に取着されるカバー（図示せず）とを有する。なお、パッケージ１００のセラミック基板１０１には図示しない導電パターンが形成されており、各チップに設けられている電極（図示せず）と導電パターンがワイヤボンディングによって電気的に接続される。
【０００４】
ところで上記従来例においては、複数のチップを平面的に実装配置する構造であるため、パッケージ１００の小型化が困難であった。
【０００５】
そこで本出願人は、パッケージに凹所を設け、寸法が最も大きい集積回路チップを除く他の加速度センサチップ等を凹所内に収納し、集積回路チップを凹所内に収納した加速度センサチップ等に対して積み重ねるように配置した半導体加速度センサ装置を既に提案している（特許文献２参照）。
【特許文献１】特開平８−１１０３５１号公報
【特許文献２】特開２００３−３４４４３９公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記後者の従来例ではパッケージの同一面側に複数のチップを積み重ねているため、導電パターンを形成するスペースが減少してしまい、配線の自由度が低下してしまうという課題があった。
【０００７】
本発明は上記事情に鑑みて為されたものであり、その目的は、配線の自由度を低下させずにパッケージの小型化が可能な半導体加速度センサ装置並びにその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
請求項１の発明は、上記目的を達成するために、半導体基板を加工して作成され作用する加速度の大きさ及び方向に応じた電気信号を出力する加速度センサチップと、加速度センサチップが出力する電気信号を処理して作用する加速度の大きさ及び方向を求めるための処理回路を有する集積回路チップと、加速度センサチップ並びに集積回路チップを実装するパッケージとを備えた半導体加速度センサ装置において、パッケージの表裏両面に各々凹所を設けるとともにこれら凹所の底面を貫通する貫通孔を形成し、裏面側の凹所底面に集積回路チップを実装し、加速度センサチップを表面側の凹所から貫通孔に挿通したことを特徴とする。
【０００９】
この発明によれば、加速度センサチップと集積回路チップをパッケージの表側と裏側から貫通孔を通して積み重ねるように実装しているため、パッケージの片面に複数のチップを積み重ねるように実装する従来例に比較して、配線の自由度を低下させずにパッケージの小型化が可能となる。
【００１０】
請求項２の発明は、請求項１の発明において、集積回路チップを凹所底面にフリップチップ実装したことを特徴とする。
【００１１】
この発明によれば、ワイヤボンディングする場合に比較してパッケージをさらに小型化できる。
【００１２】
請求項３の発明は、請求項１又は２の発明において、裏面側の凹所底面における貫通孔の周囲に、貫通孔の軸方向に突出する突部を全周に渡って設けたことを特徴とする。
【００１３】
この発明によれば、集積回路チップをパッケージに確実に固定するために裏面側の凹所に接着剤を流し込む場合、接着剤が貫通孔に流れ込むのを突部によって防ぐことができ、加速度センサチップと集積回路チップの実装に関わる信頼性が向上する。
【００１４】
請求項４の発明は、請求項１又は２又は３の発明において、表面側の凹所底面を、貫通孔に向かって裏面側へ傾斜するすり鉢状に形成したことを特徴とする。
【００１５】
この発明によれば、加速度センサチップの実装時のアライメント精度が向上する。
【００１６】
請求項５の発明は、請求項１〜４の何れかの発明において、集積回路チップの実装面に対して隙間を空けた状態で加速度センサチップを集積回路チップにフリップチップ実装したことを特徴とする。
【００１７】
この発明によれば、隙間を空けたことで加速度センサチップの駆動部分（重り部）が集積回路チップに当たることがなく、加速度センサチップの動作不良が回避できる。
【００１８】
請求項６の発明は、請求項２の発明において、裏面側の凹所底面における貫通孔の周囲に貫通孔の軸方向に突出する複数の突台部を設けるとともに各突台部の先端面に集積回路チップをフリップチップ実装したことを特徴とする。
【００１９】
この発明によれば、突台部によって凹所底面と集積回路チップとの間に隙間が確保され、封止樹脂を充填する際の作業性が向上する。
【００２０】
請求項７の発明は、請求項１〜６の何れかの発明において、裏面側の凹所内に充填される封止樹脂で集積回路チップをパッケージに固定したことを特徴とする。
【００２１】
この発明によれば、封止樹脂により集積回路チップの封止と同時にパッケージへの固定が行われるため、工程の簡略化とコスト低減が図れる。
【００２２】
請求項８の発明は、請求項２記載の半導体加速度センサ装置を製造する方法であって、異方性導電膜を用いてパッケージ裏面の凹所底面に集積回路チップをフリップチップ実装する工程と、裏面側の凹所を封止樹脂で封止する工程と、非導電性膜を取着した加速度センサチップの実装面を貫通孔を通して異方性導電膜の表面側に固定する工程とを有することを特徴とする。
【００２３】
請求項９の発明は、請求項２又は３記載の半導体加速度センサ装置を製造する方法であって、スタッドバンプボンディングによりパッケージ裏面の凹所底面に集積回路チップをフリップチップ実装する工程と、裏面側の凹所を封止樹脂で封止する工程と、非導電性膜を取着した加速度センサチップの実装面を貫通孔を通して異方性導電膜の表面側に固定する工程とを有することを特徴とする。
【００２４】
請求項１０の発明は、請求項２記載の半導体加速度センサ装置を製造する方法であって、パッケージ裏面の凹所底面に異方性導電膜を貼り付ける工程と、異方性導電膜の表面側及び裏面側にそれぞれ加速度センサチップ並びに集積回路チップをフリップチップ実装する工程と、裏面側の凹所を封止樹脂で封止する工程とを有することを特徴とする。
【００２５】
請求項１１の発明は、請求項３記載の半導体加速度センサ装置を製造する方法であって、パッケージ裏面の凹所底面に異方性導電膜を貼り付ける工程と、異方性導電膜に貫通孔と連通する孔を貫設する工程と、異方性導電膜の表面側及び裏面側にそれぞれ加速度センサチップ並びに集積回路チップをフリップチップ実装する工程と、裏面側の凹所を封止樹脂で封止する工程とを有することを特徴とする。
【００２６】
請求項１２の発明は、請求項５記載の半導体加速度センサ装置を製造する方法であって、集積回路チップのパッドにスタッドバンプを形成するとともに、集積回路チップの実装面に加速度センサチップの可動部に対向する部位を除いて異方性導電膜を貼り付ける工程と、異方性導電膜を挟んでスタッドバンプボンディングにより加速度センサチップを集積回路チップの実装面に実装する工程と、加速度センサチップを実装した集積回路チップを異方性導電膜を用いて裏面側の凹所底面に実装する工程と、裏面側の凹所を封止樹脂で封止する工程とを有することを特徴とする。
【００２７】
請求項１３の発明は、請求項４記載の半導体加速度センサ装置を製造する方法であって、すり鉢状に形成された表面側の凹所底面に加速度センサチップを搭載するとともに封止樹脂により加速度センサチップをパッケージに固定する工程と、加速度センサチップのパッドとパッケージの導電パターンをワイヤボンディングにより接続する工程と、異方性導電膜を用いてパッケージ裏面の凹所底面に集積回路チップをフリップチップ実装する工程と、裏面側の凹所を封止樹脂で封止する工程とを有することを特徴とする。
【発明の効果】
【００２８】
本発明によれば、加速度センサチップと集積回路チップをパッケージの表側と裏側から貫通孔を通して積み重ねるように実装しているため、パッケージの片面に複数のチップを積み重ねるように実装する従来例に比較して、配線の自由度を低下させずにパッケージの小型化が可能となるという効果がある。
【発明を実施するための最良の形態】
【００２９】
以下、図面を参照して本発明の各実施形態を詳細に説明する。
【００３０】
ここで、個々の実施形態を説明する前に、各実施形態におけるパッケージ１０の製造方法について簡単に説明する。なお、パッケージ１０は立体回路成型基板（ＭＩＤ基板）として構成されている。
【００３１】
まず、エンジニアリングプラスチック材料あるいはセラミック材料などを目的の形状に射出成型して絶縁基材（成型品）を得る。この成型品の表面に銅の薄膜を形成した後、レーザビームにより必要な導電パターンの輪郭部の薄膜を除去する。そして、残った薄膜部分（導電パターン部分）に電気銅メッキを施した後、ソフトエッチングにより余分な薄膜部分を除去する。最後に導電パターンにニッケル・金の順で電気メッキを行えば、必要な導電パターンが表面に形成された成型品、すなわち、パッケージ１０が完成する。なお、立体回路成型基板の製造方法には、ホットスタンピング法や２ショット法などの他の方法もあるが、上述の製造方法によれば、他の方法に比較して微細・複雑な導電パターンの形成が可能であり、導電パターン及び成型品の変更の自由度が高いという利点がある。
【００３２】
（実施形態１）
本実施形態は、図１及び図２に示すように、従来例とほぼ同じ構造を持つ加速度センサチップ１と、加速度センサチップ１が出力する電気信号を処理して作用する加速度の大きさ及び方向を求めるための処理回路（増幅器や温度補償回路を含む）を有する集積回路チップ２と、加速度センサチップ１並びに集積回路チップ２を実装するパッケージ１０とを備える。
【００３３】
パッケージ１０は、上述の製造方法によって扁平な板状に形成され、その表面並びに裏面には各々凹所１１，１２が設けられるとともに２つの凹所１１，１２の底面には矩形の貫通孔１３が形成されて中空構造となっている。
【００３４】
集積回路チップ２は、パッケージ１０の裏面側の凹所１２の底面に貫通孔１３を塞ぐようにして実装され、表面に設けられている端子（図示せず）と、凹所１２の内周面に形成されている導電パターン（図示せず）のパッドとがボンディングワイヤ３により電気的に接続されている。そして、凹所１２に充填された封止樹脂４によって集積回路チップ２が封止されている。
【００３５】
加速度センサチップ１は、パッケージ１０の表面側の凹所１１から貫通孔１３に挿通され、貫通孔１３を塞いでいる集積回路チップ２の表面に接着して実装され、凹所１１の内周面に形成されている導電パターン（図示せず）のパッドとボンディングワイヤ５により電気的に接続されている。また、パッケージ１０の表面にはパッケージ１０と同材料により平板状に形成された蓋体１４が接合され、この蓋体１４によってパッケージ１０の表面側の凹所１１が封止されている。
【００３６】
上述のようにパッケージ１０の表裏両面に凹所１１，１２を設けるとともにこれらの２つの凹所１１，１２の底面を貫通する貫通孔１３を設け、加速度センサチップ１と集積回路チップ２をパッケージ１０の表側と裏側から貫通孔１３を通して積み重ねるように実装しているため、パッケージ１０の片面に複数のチップを積み重ねるように実装する従来例に比較して、配線（導電パターン）の自由度を低下させずにパッケージ１０の小型化が可能となる。
【００３７】
（実施形態２）
本実施形態は、基本的な構成が実施形態１と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
【００３８】
図３に示すように、集積回路チップ２の端子に金等のバンプ６が設けられ、パッケージ１０の裏面側の凹所１２の底面に集積回路チップ２がフリップチップ実装されている。
【００３９】
而して、集積回路チップ２をフリップチップ実装したことにより、実施形態１のようにワイヤボンディングする場合に比較してパッケージ１０のさらなる小型化（低背化）と配線長の低減による耐ノイズ性の向上が図れるものである。
【００４０】
（実施形態３）
本実施形態は、基本的な構成が実施形態２と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
【００４１】
本実施形態は、図４及び図５に示すように、パッケージ１０の裏面側の凹所１２の底面における貫通孔１３の周囲に、貫通孔１３の軸方向（図４における下方向）に突出する突部１５が全周に渡って設けてある点に特徴がある。
【００４２】
集積回路チップ２をフリップチップ実装する場合、集積回路チップ２とパッケージ１０との接合強度を確保するために集積回路チップ２と凹所１２の底面の間に接着剤（アンダーフィル樹脂）７を充填する必要がある。そして、この接着剤７を凹所１２内に流し込む際、貫通孔１３の周りに突設されている突部１５によって接着剤７が貫通孔１３に流れ込むのを防止し、貫通孔１３に流れ込んだ接着剤７によって加速度センサチップ１と集積回路チップ２の接合強度の信頼性が損なわれることを防ぐことができる。
【００４３】
（実施形態４）
本実施形態の基本構成は実施形態２と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
【００４４】
本実施形態は、図６及び図７に示すようにパッケージ１０の表面側の凹所１１の底面が、貫通孔１３に向かって裏面側へ傾斜するすり鉢状に形成されている点に特徴がある。
【００４５】
而して、凹所１１の底面がすり鉢状に形成されているため、凹所１１の底面に加速度センサチップ１を実装する際の実装位置精度（アライメント精度）を向上することができる。
【００４６】
（実施形態５）
本実施形態の基本構成は実施形態２と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
【００４７】
本実施形態は、集積回路チップ２の実装面に対して隙間を空けた状態で加速度センサチップ１を集積回路チップ２にフリップチップ実装した点に特徴がある。
【００４８】
図８に示すように、集積回路チップ２の貫通孔１３に臨む面には加速度センサチップ１と電気的に接続されるべき端子（図示せず）が設けられている。そして、この端子に金等のバンプ１６が設けられ、貫通孔１３に挿通された加速度センサチップ１がバンプ１６を介して集積回路チップ２にフリップチップ実装されている。ここで、加速度センサチップ１と集積回路チップ２との間にはバンプ１６の厚み分に相当する隙間が生じることになる。
【００４９】
而して、加速度センサチップ１を集積回路チップ２にフリップチップ実装したことにより、実施形態２のようにワイヤボンディングする場合に比較してパッケージ１０のさらなる小型化（低背化）と配線長の低減による耐ノイズ性の向上が図れるものである。また、加速度センサチップ１と集積回路チップ２との間に隙間を空けているから、加速度センサチップ１の駆動部分（重り部）が集積回路チップ２に当たることがなく、加速度センサチップ１の動作不良が回避できるという利点がある。
【００５０】
なお、裏面側の凹所１２内に充填される封止樹脂４で集積回路チップ２をパッケージ１０に固定するようにすれば、封止樹脂４により集積回路チップ２の封止と同時にパッケージ１０への固定が行われるため、工程の簡略化とコスト低減が図れるという利点がある。
【００５１】
（実施形態６）
本実施形態の基本構成は実施形態５と共通であるから、共通の構成要素には同一の符号を付して説明を省略する。
【００５２】
本実施形態は、図９及び図１０に示すようにパッケージ１０の裏面側の凹所１２の底面における貫通孔１３の周囲に貫通孔１３の軸方向に突出する複数の突台部１７を設けるとともに各突台部１７の先端面に集積回路チップ２をフリップチップ実装した点に特徴がある。
【００５３】
図１０に示すように、凹所１２の底面には貫通孔１３を囲むように合計８個の突台部１７が設けられ、各突台部１７の側面、凹所１２の内周面並びにパッケージ１０の裏面には導電パターン１８が形成されている。そして、集積回路チップ２の端子（図示せず）に金等のバンプが設けられ、突台部１７の先端面に集積回路チップ２がフリップチップ実装されることで導電パターン１８と端子が電気的に接続されている。なお、加速度センサチップ１は、異方性導電膜（ＡnisotropicＣonductiveＦilm）１９を介して集積回路チップ２にフリップチップ実装されている。
【００５４】
而して、貫通孔１３の周囲に設けた複数の突台部１７の先端面に集積回路チップ２をフリップチップ実装することにより凹所１２の底面と集積回路チップ２との間に隙間が確保されるから、凹所１２内へ封止樹脂４を充填する際の作業性が向上するものである。
【００５５】
以下、実施形態７〜実施形態１２までは、本発明に係る半導体加速度センサ装置を製造する製造方法の発明の実施形態である。
【００５６】
（実施形態７）
本実施形態は、実施形態２の半導体加速度センサ装置を製造する製造方法である。以下、図１１の工程フロー図を参照しながら本実施形態の製造方法について説明する。但し、以下で示す数値は一例であって、例示した数値に限定する主旨ではない。
【００５７】
まず、パッケージ１０の裏面側凹所１２の底面に異方性導電膜（ＡＣＦ）２１を貼り付けるとともに、貼り付けた異方性導電膜２１を加熱して仮硬化させる（図１１（ａ）参照）。ここで、パッケージ１０の裏面は６ｍｍ×６ｍｍの正方形に形成され、凹所１１，１２の底面に設けられた貫通孔１３の開口寸法は１．８ｍｍ×１．８ｍｍとなっている。なお、パッケージ１０の表裏両面並びに凹所１１，１２の内周面には、導電パターン２０（銅の膜厚：１５μｍ、ニッケルの膜厚：１０μｍ、金の膜厚：０．３μｍ）が形成されている。ここで、異方性導電膜２１の膜厚は５０μｍ、貼り付け時の圧力は１００ｇ／ｍｍ2、加熱温度は１００℃である。
【００５８】
次に、パッド表面にスタッドバンプ２２（材料：金、直径１００μｍ、高さ１００μｍ）が形成された集積回路チップ２を裏面の凹所１２内にアライメントした状態で収納し、凹所１２底面の導電パターン２０にスタッドバンプ２２を接触導通させる。そして、図１１（ｂ）に示すように集積回路チップ２に図中矢印の向きに荷重（一つのスタッドバンプ２２につき１００ｇ／ｍｍ2）を印加しながら異方性導電膜２１を１０秒程度の間加熱（２１０℃）して本硬化させる。このように異方性導電膜２１を本硬化させることによって、スタッドバンプ２２と導電パターン２０の接触状態が保持されて集積回路チップ２と導電パターン２０の接合部が導通する。すなわち、異方性導電膜２１を用いてパッケージ１０の裏面の凹所１２底面に集積回路チップ２がフリップチップ実装（ＡＣＦ実装）されたことになる。そして、集積回路チップ２と異方性導電膜２１を覆うように凹所１２内に封止樹脂４を充填し、３０分間、１５０℃に加熱して封止樹脂４を硬化させる（図１１（ｃ）参照）。
【００５９】
それから、加速度センサチップ１の実装面（パッドが形成されていない面）に非導電性膜（ＮonＣonductiveＦilm）２３を貼り付け、パッケージ１０の表面の凹所１１から加速度センサチップ１を貫通孔１３に挿通し、非導電性膜２３を貫通孔１３に対向した異方性導電膜２１上に搭載し、３０分間、１５０℃に加熱して非導電性膜２３を硬化させることで加速度センサチップ１を固定する（図１１（ｄ）参照）。そして、最後に加速度センサチップ１のパッドと凹所１１内に設けられている導電パターン２０を金ワイヤ２４（直径：２５μｍ）で接続（ワイヤボンディング）すれば、半導体加速度センサ装置が完成する（図１１（ｅ）参照）。
【００６０】
（実施形態８）
本実施形態は、実施形態３の半導体加速度センサ装置を製造する製造方法である。以下、図１２の工程フロー図を参照しながら本実施形態の製造方法について説明する。但し、実施形態７における構成要素と共通のものには同一の符号を付して説明を省略する。また、以下で示す数値は一例であって、例示した数値に限定する主旨ではない。
【００６１】
まず、集積回路チップ２のパッド表面にスタッドバンプ２２（材料：金、直径１００μｍ、高さ１００μｍ）が形成され、さらにスタッドバンプ２２の先端に導電性接着剤２５を塗布した後、その集積回路チップ２を裏面の凹所１２内にアライメントした状態で収納し、凹所１２底面の導電パターン２０にスタッドバンプ２２を接触導通させる（図１２（ａ）参照）。そして、集積回路チップ２に一つのスタッドバンプ２２につき４５ｇ／ｍｍ2の荷重を印加しながら導電性接着剤２５を２時間の間加熱（１２０℃）して硬化させる。このように導電性接着剤２５を本硬化させることによって、スタッドバンプ２２と導電パターン２０の接触状態が保持されて集積回路チップ２と導電パターン２０の接合部が導通する。そして、集積回路チップ２を覆うようにアンダーフィル樹脂を兼ねる封止樹脂４を凹所１２内に充填し、表面の凹所１１側から紫外線を照射することで封止樹脂４を硬化させる（図１２（ｂ）参照）。ここで、封止樹脂４を凹所１２内に流し込む際、貫通孔１３の周りに突設されている突部１５（高さ：５０μｍ）によって封止樹脂４が貫通孔１３に流れ込むのを防止している。
【００６２】
それから、加速度センサチップ１の実装面に非導電性膜２３を貼り付け、パッケージ１０の表面の凹所１１から加速度センサチップ１を貫通孔１３に挿通し、非導電性膜２３を貫通孔１３に対向した集積回路チップ２上に搭載し、３０分間、１５０℃に加熱して非導電性膜２３を硬化させることで加速度センサチップ１を固定する（図１２（ｃ）参照）。そして、最後に加速度センサチップ１のパッドと凹所１１内に設けられている導電パターン２０を金ワイヤ２４（直径：２５μｍ）で接続（ワイヤボンディング）すれば、半導体加速度センサ装置が完成する（図１２（ｄ）参照）。
【００６３】
（実施形態９）
本実施形態は、実施形態２の半導体加速度センサ装置を製造する製造方法である。以下、図１３の工程フロー図を参照しながら本実施形態の製造方法について説明する。但し、実施形態７における構成要素と共通のものには同一の符号を付して説明を省略する。また、以下で示す数値は一例であって、例示した数値に限定する主旨ではない。
【００６４】
まず、パッケージ１０の裏面側凹所１２の底面に異方性導電膜２１を貼り付けるとともに、貼り付けた異方性導電膜２１を加熱して仮硬化させる（図１３（ａ）参照）。次に、パッド表面にスタッドバンプ２２が形成された集積回路チップ２を裏面の凹所１２内にアライメントした状態で収納し、凹所１２底面の導電パターン２０にスタッドバンプ２２を接触導通させる。また、パッケージ１０の表面の凹所１１から加速度センサチップ１を貫通孔１３に挿通し、貫通孔１３に対向した異方性導電膜２１上に押しつける（押しつけ加重：１００ｇ／ｍｍ2）。そして、図１３（ｂ）に示すように集積回路チップ２に荷重（一つのスタッドバンプ２２につき１００ｇ／ｍｍ2）を印加しながら異方性導電膜２１を１０秒程度の間加熱（２１０℃）して本硬化させ、加速度センサチップ１と集積回路チップ２を同時に固定する。そして、集積回路チップ２と異方性導電膜２１を覆うように凹所１２内に封止樹脂４を充填し、３０分間、１５０℃に加熱して封止樹脂４を硬化させる（図１３（ｃ）参照）。最後に加速度センサチップ１のパッドと凹所１１内に設けられている導電パターン２０を金ワイヤ２４で接続（ワイヤボンディング）すれば、半導体加速度センサ装置が完成する（図１３（ｄ）参照）。
【００６５】
（実施形態１０）
本実施形態は、実施形態３の半導体加速度センサ装置を製造する製造方法である。以下、図１４の工程フロー図を参照しながら本実施形態の製造方法について説明する。但し、実施形態７における構成要素と共通のものには同一の符号を付して説明を省略する。また、以下で示す数値は一例であって、例示した数値に限定する主旨ではない。
【００６６】
まず、集積回路チップ２のパッド表面にスタッドバンプ２２を形成するとともに、その同一面における中央部に非導電性膜２３を貼り付け、さらに非導電性膜２３の上に加速度センサチップ１を搭載し、非導電性膜２３を加熱して硬化することにより集積回路チップ２と加速度センサチップ１を結合する（図１４（ａ）参照）。
【００６７】
次に、パッケージ１０の裏面側凹所１２の底面に異方性導電膜２１を貼り付けるとともに、貼り付けた異方性導電膜２１を加熱して仮硬化させる（図１４（ｂ）参照）。さらに、貫通孔１３の内径とほぼ同サイズのピンで異方性導電膜２１の貫通孔１３を覆う部位を打ち抜いて貫通孔１３の開口を凹所１２側に露出させる（図１４（ｃ）参照）。このとき、貫通孔１３の周りに突設されている突部１５にピンがガイドされるために打ち抜きやすくなっている。
【００６８】
そして、裏面側の凹所１２から加速度センサチップ１を貫通孔１３に挿通するとともに、凹所１２底面の導電パターン２０に集積回路チップ２に設けたスタッドバンプ２２を接触導通させ、異方性導電膜２１を加熱して本硬化させる（図１４（ｄ）参照）。最後に加速度センサチップ１のパッドと凹所１１内に設けられている導電パターン２０を金ワイヤ２４で接続（ワイヤボンディング）すれば、半導体加速度センサ装置が完成する（図１４（ｅ）参照）。
【００６９】
（実施形態１１）
本実施形態は、実施形態５の半導体加速度センサ装置を製造する製造方法である。以下、図１５の工程フロー図を参照しながら本実施形態の製造方法について説明する。但し、実施形態７における構成要素と共通のものには同一の符号を付して説明を省略する。また、以下で示す数値は一例であって、例示した数値に限定する主旨ではない。
【００７０】
まず、導電パターン２０に接続される集積回路チップ２のパッド（図示せず）表面にスタッドバンプ２２を形成するとともに、加速度センサチップ１の集積回路チップ２のパッド２ａに接続されるパッド１ａの表面にもスタッドバンプ２６を形成する。そして、集積回路チップ２のパッド２ａが設けられている面の中央部に異方性導電膜２７を貼り付け、その上に加速度センサチップ１を搭載し、異方性導電膜２７を加熱して硬化することにより集積回路チップ２と加速度センサチップ１を結合する（図１５（ａ）参照）。このとき、図１６に示すように加速度センサチップ１のパッド１ａと集積回路チップ２のパッド２ａがバンプ２６を介して接合される。また、加速度センサチップ１のパッド１ａが設けられた面には駆動部分（重り部）１ｂが有るが、この駆動部分１ｂの周囲には異方性導電膜２７を配置しておらず、加速度センサチップ１と集積回路チップ２との間にはバンプ２６の厚み分に相当する隙間を設けている。この隙間により、加速度センサチップ１の駆動部分（重り部）１ｂが集積回路チップ２に当たらないようにして加速度センサチップ１の動作不良を回避している。
【００７１】
次に、パッケージ１０の裏面側凹所１２の底面に異方性導電膜２１を貼り付けるとともに、貼り付けた異方性導電膜２１を加熱して仮硬化させ、さらに、貫通孔１３の内径とほぼ同サイズのピンで異方性導電膜２１の貫通孔１３を覆う部位を打ち抜いて貫通孔１３の開口を凹所１２側に露出させる。そして、裏面側の凹所１２から加速度センサチップ１を貫通孔１３に挿通するとともに、凹所１２底面の導電パターン２０に集積回路チップ２に設けたスタッドバンプ２２を接触導通させ、異方性導電膜２１を加熱して本硬化させる（図１５（ｂ）参照）。最後に集積回路チップ２と異方性導電膜２１を覆うように凹所１２内に封止樹脂４を充填し、３０分間、１５０℃に加熱して封止樹脂４を硬化すれば、半導体加速度センサ装置が完成する（図１５（ｃ）参照）。
【００７２】
（実施形態１２）
本実施形態は、実施形態４の半導体加速度センサ装置を製造する製造方法である。以下、図１７の工程フロー図を参照しながら本実施形態の製造方法について説明する。但し、実施形態７における構成要素と共通のものには同一の符号を付して説明を省略する。また、以下で示す数値は一例であって、例示した数値に限定する主旨ではない。
【００７３】
まず、すり鉢状に形成されたパッケージ１０の凹所１１の底面に加速度センサチップ１を搭載し、裏面の凹所１２側から貫通孔１３を通して吸着することにより加速度センサチップ１を位置決め（アライメント）する（図１７（ａ）参照）。そして、この状態で凹所１１の底面に封止樹脂２８を塗布するとともに硬化させて加速度センサチップ１をパッケージ１０に固定する（図１７（ｂ）参照）。さらに、加速度センサチップ１のパッドと凹所１１内に設けられている導電パターン２０を金ワイヤ２４で接続する（図１７（ｃ）参照）。
【００７４】
次に、パッケージ１０の裏面側凹所１２の底面に異方性導電膜２１を貼り付け、貼り付けた異方性導電膜２１を加熱して仮硬化させた後、パッド表面にスタッドバンプ２２が形成された集積回路チップ２を裏面の凹所１２内にアライメントした状態で収納し、凹所１２底面の導電パターン２０にスタッドバンプ２２を接触導通させた状態で荷重を印加しながら異方性導電膜２１を１０秒程度の間加熱（２１０℃）して本硬化させる。そして、集積回路チップ２と異方性導電膜２１を覆うように凹所１２内に封止樹脂４を充填し、３０分間、１５０℃に加熱して封止樹脂４を硬化させれば、半導体加速度センサ装置が完成する（図１７（ｄ）参照）。
【図面の簡単な説明】
【００７５】
【図１】実施形態１を示し、（ａ）は表面の斜視図、（ｂ）は裏面の斜視図である。
【図２】同上の断面図である。
【図３】実施形態２の断面図である。
【図４】実施形態３の断面図である。
【図５】同上におけるパッケージの一部破断した斜視図である。
【図６】実施形態４の断面図である。
【図７】同上におけるパッケージの一部破断した斜視図である。
【図８】実施形態５の断面図である。
【図９】実施形態６の断面図である。
【図１０】同上におけるパッケージの裏面平面図である。
【図１１】実施形態７の製造方法を説明する工程フロー図である。
【図１２】実施形態８の製造方法を説明する工程フロー図である。
【図１３】実施形態９の製造方法を説明する工程フロー図である。
【図１４】実施形態１０の製造方法を説明する工程フロー図である。
【図１５】実施形態１１の製造方法を説明する工程フロー図である。
【図１６】同上における要部の平面図である。
【図１７】実施形態１２の製造方法を説明する工程フロー図である。
【図１８】従来例を示し、（ａ）は平面図、（ｂ）は断面図である。
【符号の説明】
【００７６】
１  加速度センサチップ
２  集積回路チップ
１０  パッケージ
１１  凹所
１２  凹所
１３  貫通孔
【図１】
2005274219.tif 000003
【図２】
2005274219.tif 000004
【図３】
2005274219.tif 000005
【図４】
2005274219.tif 000006
【図５】
2005274219.tif 000007
【図６】
2005274219.tif 000008
【図７】
2005274219.tif 000009
【図８】
2005274219.tif 000010
【図９】
2005274219.tif 000011
【図１０】
2005274219.tif 000012
【図１１】
2005274219.tif 000013
【図１２】
2005274219.tif 000014
【図１３】
2005274219.tif 000015
【図１４】
2005274219.tif 000016
【図１５】
2005274219.tif 000017
【図１６】
2005274219.tif 000018
【図１７】
2005274219.tif 000019
【図１８】
2005274219.tif 000020