(57)【要約】【課題】  任意の連続した信号を抽出する信号処理フィルタにおいて、回路内部で入出力の位相ずれを連続して高精度に自動補正する。【解決手段】  信号処理用フィルタ１１の前段にコンダクタンスフィルタを内蔵した位相シフタ１２を設け、信号処理用フィルタ回路１１の入出力で生じる遅延または位相ずれ分を誤差電圧に変換する位相比較器１３と誤差電圧を電圧電流変換する電圧電流変換回路１４とを設けて、電圧電流変換回路１４の出力電流を位相シフタ１２に供給することにより、位相シフタ１２の位相シフト量をフィードバック制御し、連続した信号の位相ずれを回路内部で自動補正して、任意の周波数の信号を抽出する。【選択図】        図１
2005050443.tif 000002
【特許請求の範囲】
【請求項１】
信号抽出対象原信号を入力とし、前記信号抽出対象原信号を位相シフトして出力し、位相シフト量を位相制御電流に応じて変化させる位相シフタと、
前記位相シフタの出力信号中の任意の帯域の信号を抽出する信号処理用フィルタと、
前記信号抽出対象原信号と前記信号処理用フィルタの出力信号との位相差を誤差電圧に変換して出力する位相比較器と、
前記位相比較器の出力電圧を電流に変換し前記位相制御電流として前記位相シフタにフィードバックする電圧電流変換回路とを備え、
前記位相制御電流に応じて前記位相シフタの位相シフト量を変化させることにより、前記信号抽出対象原信号と前記信号処理用フィルタの出力信号との位相差の補正処理を連続的に実行するようにしたことを特徴とする信号抽出回路。
【請求項２】
位相変調部分が含まれた信号抽出対象原信号を入力とし、前記信号抽出対象原信号を位相シフトして出力し、位相シフト量を位相制御電流に応じて変化させる位相シフタと、
前記位相シフタの出力信号中の任意の帯域の信号を抽出する信号処理用フィルタと、
前記信号抽出対象原信号と前記信号処理用フィルタの出力信号との位相差を誤差電圧に変換して出力する位相比較器と、
前記位相比較器の出力電圧を電流に変換し前記位相制御電流として前記位相シフタにフィードバックする電圧電流変換回路と、
入力信号に含まれている位相変調部分を検出して位相変調検出信号を出力する位相変調検出回路と、
前記位相変調検出回路から出力される位相変調検出信号に応答して前記位相比較器から前記電圧電流変換回路を通って前記位相シフタへ至るフィードバック経路を開放することにより前記位相シフタの位相シフト量を固定する切換手段とを備え、
前記位相制御電流に応じて前記位相シフタの位相シフト量を変化させることにより、前記信号抽出対象原信号と前記信号処理用フィルタの出力信号との位相差の補正処理を連続的に実行し、かつ位相変調検出時に位相差の補正のフィードバック制御を停止することを特徴とする信号抽出回路。
【請求項３】
信号抽出対象原信号を入力とし、前記信号抽出対象原信号を位相シフトして出力し、位相シフト量を位相制御電流に応じて変化させる第１の位相シフタと、
前記信号抽出対象原信号と同周期かつ同位相のクロックが入力され、前記第１の位相シフタに供給される位相制御電流と同じ量の位相制御電流が供給されると前記第１の位相シフタと同じ位相シフト量だけ位相をシフトさせる第２の位相シフタと、
前記第１の位相シフタの出力信号中の任意の帯域の信号を抽出する第１の信号処理用フィルタと、
前記第２の位相シフタの出力信号中の前記第１の信号処理用フィルタの抽出帯域と同じ帯域の信号を抽出する第２の信号処理用フィルタと、
前記信号抽出対象原信号と同周期かつ同位相のクロックと第２の信号処理用フィルタの出力信号との位相差を誤差電圧に変換して出力する位相比較器と、
前記位相比較器の出力電圧を電流に変換して前記第１および第２の位相シフタに同じだけの電流を位相制御電流としてフィードバックする電圧電流変換回路とを備え、
前記位相制御電流に応じて前記第１および第２の位相シフタの位相シフト量を変化させることにより、前記信号抽出対象原信号と前記第１の信号処理用フィルタの出力信号との位相差の補正処理および前記信号抽出対象原信号と同周期かつ同位相のクロックと第２の信号処理用フィルタの出力信号との位相差の補正処理を連続的に実行するようにしたことを特徴とする信号抽出回路。
【請求項４】
前記第１の信号処理用フィルタの出力信号を前記信号抽出対象原信号と同周期かつ同位相のクロックとして出力する位相同期ループ手段と、
位相補正開始時は基準クロック源から前記信号抽出対象原信号と同周期のクロックを前記第２の位相シフタおよび前記位相比較器に入力する状態を選択し、前記位相同期ループ手段で前記信号抽出対象原信号と同周期かつ同位相のクロックが生成された後は前記位相同期ループ手段から前記信号抽出対象原信号と同周期かつ同位相のクロックを前記第２の位相シフタに入力する状態を選択する切換手段とをさらに備えた請求項３記載の信号抽出回路。
【請求項５】
前記第１の信号処理用フィルタの出力信号を前記信号抽出対象原信号と同周期かつ同位相のクロックとして出力し、前記信号抽出対象原信号と同周期かつ同位相のクロックを前記第２の位相シフタに入力する位相同期ループ手段と、
前記第１および第２の位相シフタに同じだけ所定の位相制御電流を加える定電流源回路と、
位相補正開始時は前記第１および第２の位相シフタに前記定電流源回路から所定の位相制御電流を加える状態を選択し、前記位相同期ループ手段で前記信号抽出対象原信号と同周期かつ同位相のクロックが生成された後は前記第１および第２の位相シフタに前記電圧電流変換回路から位相制御電流を加える状態を選択する切換手段をさらに備えた請求項３記載の信号抽出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスクからの読み出し信号から任意の周波数の信号を抽出する信号抽出回路において、位相補正の制御をする、つまりアナログ信号処理をする位相補正機能を有した信号抽出回路に関するものである。
【背景技術】
【０００２】
従来の光ディスクのウォブル信号処理では、バンドパスフィルタを用いて任意の周波数のウォブル信号をきれいに抽出し、ノイズの除去された回転情報やアドレス情報として用いることができるようにしている。
【０００３】
図１０は、従来の光ディスクのウォブル信号処理に用いられる信号抽出回路の構成を示すブロック図である。図１０において、ＩＮは信号の入力端子、７は光ディスクからの読み出し信号から任意の周波数の信号を抽出する信号処理用フィルタ、ＯＵＴは信号出力端子である。
【０００４】
図１２は、ウォブル信号を供給したときの入力端子ＩＮ、および出力端子ＯＵＴにおける信号波形のタイムチャートである。図１２では、出力端子ＯＵＴの信号波形が入力端子ＩＮの信号波形に対して、Δｔだけの遅れを有していることが示されている。
【０００５】
また、従来のアナログ集積回路により構成される信号処理用フィルタにおいて任意の周波数の信号を抽出する場合、素子ばらつきなどによる周波数変動で信号処理フィルタのカットオフ周波数、遅延量、位相がずれるという問題が生じる。そのため、カットオフ周波数を自動調整する手段がとられている。
【０００６】
カットオフ周波数の変動を自動的に調整し補正する従来の周波数補正回路を図１１に示し、以下図１１に従ってその動作および問題点について説明する。この周波数補正および位相補正する回路は、信号処理用フィルタ１と位相比較器２とループフィルタ３とＳ／Ｈ（サンプル／ホールド）回路４と切換手段（スイッチ）５，６とからなる。ＩＮは入力端子、ＯＵＴは信号処理用フィルタ１で処理した信号を出力（処理）する端子、ＣＬＫは入力信号と同周期かつ同位相の基準クロックである。
【０００７】
この周波数補正および位相補正する回路は、切換手段５により、通常期間に入力信号を信号処理用フィルタ１に供給するとともに、信号処理用フィルタ１で処理すべき信号のない入力信号のブランキング期間に、一定周波数の第１の基準クロックを信号処理用フィルタ１に供給する。また、切換手段６により、通常期間に信号処理用フィルタ１の出力信号を出力端子ＯＵＴに供給し、ブランキング期間に信号処理用フィルタ１の出力信号を位相比較器２に供給する。
【０００８】
このような構成においては、切換手段５により第１の基準クロックが信号処理用フィルタ１に入力され、切換手段６により信号処理用フィルタ１の出力信号が位相比較器２に入力される状態で、信号処理用フィルタ１の出力信号と第１の基準クロックとが位相比較される。そして、それらの位相差成分が所定値となるように信号処理用フィルタ１のカットオフ周波数を制御するための第１の制御信号がループフィルタ３およびＳ／Ｈ回路４で生成される。
【０００９】
また、切換手段５が入力信号を信号処理用フィルタ１に供給されるように切り換えられ、かつ切換手段６信号処理用フィルタ１の出力信号が出力端子ＯＵＴへ供給されるように切り換えられた状態で、第１の制御信号はホールドされて信号処理用フィルタ１に供給される。
【特許文献１】特開平２−２８８６７３号公報（第１図）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図１０における信号抽出回路では、図１２に示すように、入力端子ＩＮに入力された入力信号から、信号処理用フィルタ７によってノイズが除去され、任意の周波数の出力信号が抽出され、出力端子ＯＵＴに出力される。しかしながら、信号処理用フィルタ７の入出力で遅延量Δｔが発生する。
【００１１】
さらに、信号処理用フィルタ７は、コンデンサ、抵抗、トランジスタによって構成されるため、素子ばらつきにより抽出する信号の特性を変動させる要因となっている。光ディスク  ＋ＲＷのウォブル信号処理にて、記録開始位置を読み込むときに、読み込み位置の許容誤差が小さく、記録開始エラーとならないようにするために、前後の回路も含めて、位相ばらつきが小さくなくてはならない。高倍速化に伴い、位相ばらつきの許容誤差は、さらに厳しくなってきて、無視できなくなっている。上記の光ディスク  ＋ＲＷというのは、ＤＶＤ規格をベースとした相変化記録方式の書き換え可能な光ディスクのことである。
【００１２】
また、図１１に示す回路の構成では、入力信号に信号処理用フィルタ１で処理すべき信号のないブランキング期間があるために、Ｓ／Ｈ回路４を設けて固定の基準クロックで位相補正を行っている。ところが、ホールド手段（Ｓ／Ｈ回路４）を具備しているため、光ディスクの信号処理を連続して、つまり回路内部で自動補正を連続的に実行することができないという問題があった。
【００１３】
本発明は上記従来の課題を解決するもので、信号処理用フィルタの素子ばらつきによる位相ばらつき、かつ入出力の位相ずれを、連続して回路内部で自動補正できる信号抽出回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明の信号抽出回路は、フィルタ回路などの入出力で生じる遅延または位相ずれ分を誤差電圧に変換する位相比較器と、前記誤差電圧を電圧電流変換する回路を設けて、コンダクタンスフィルタを内蔵した位相シフタの位相シフト量をフィードバック制御することにより、フィルタの素子ばらつきによる位相ばらつき、かつ入出力の位相ずれを、連続して回路内部で自動補正することを特徴とする。
【００１５】
第１の発明の信号抽出回路は、信号抽出対象原信号を入力とし、信号抽出対象原信号を位相シフトして出力し、位相シフト量を位相制御電流に応じて変化させる位相シフタと、位相シフタの出力信号中の任意の帯域の信号を抽出する信号処理用フィルタと、信号抽出対象原信号と信号処理用フィルタの出力信号との位相差を誤差電圧に変換して出力する位相比較器と、位相比較器の出力電圧を電流に変換し位相制御電流として位相シフタにフィードバックする電圧電流変換回路とを備えている。そして、位相制御電流に応じて位相シフタの位相シフト量を変化させることにより、信号抽出対象原信号と信号処理用フィルタの出力信号との位相差の補正処理を連続的に実行するようにしている。
【００１６】
この構成によれば、信号抽出対象原信号と信号処理用フィルタの出力信号との位相差の補正処理を連続的に実行することができ、信号処理用フィルタの素子ばらつきによる位相ばらつき、かつ入出力の位相ずれを、連続して回路内部で精度よく自動補正できる。
【００１７】
第２の発明の信号抽出回路は、位相変調部分が含まれた信号抽出対象原信号を入力とし、信号抽出対象原信号を位相シフトして出力し、位相シフト量を位相制御電流に応じて変化させる位相シフタと、位相シフタの出力信号中の任意の帯域の信号を抽出する信号処理用フィルタと、信号抽出対象原信号と信号処理用フィルタの出力信号との位相差を誤差電圧に変換して出力する位相比較器と、位相比較器の出力電圧を電流に変換し位相制御電流として位相シフタにフィードバックする電圧電流変換回路と、入力信号に含まれている位相変調部分を検出して位相変調検出信号を出力する位相変調検出回路と、位相変調検出回路から出力される位相変調検出信号に応答して位相比較器から電圧電流変換回路を通って位相シフタへ至るフィードバック経路を開放することにより位相シフタの位相シフト量を固定する切換手段とを備えている。そして、位相制御電流に応じて位相シフタの位相シフト量を変化させることにより、信号抽出対象原信号と信号処理用フィルタの出力信号との位相差の補正処理を連続的に実行し、かつ位相変調検出時に位相差の補正のフィードバック制御を停止するようにしている。
【００１８】
この構成によれば、信号抽出対象原信号から任意の周波数の信号を抽出する場合に、信号抽出対象原信号と信号処理用フィルタの出力信号の位相ずれは、信号抽出対象原信号にＡＤＩＰがある場合も含め、精度よく自動補正できる。
【００１９】
第３の発明の信号抽出回路は、信号抽出対象原信号を入力とし、信号抽出対象原信号を位相シフトして出力し、位相シフト量を位相制御電流に応じて変化させる第１の位相シフタと、信号抽出対象原信号と同周期かつ同位相のクロックが入力され、第１の位相シフタに供給される位相制御電流と同じ量の位相制御電流が供給されると第１の位相シフタと同じ位相シフト量だけ位相をシフトさせる第２の位相シフタと、第１の位相シフタの出力信号中の任意の帯域の信号を抽出する第１の信号処理用フィルタと、第２の位相シフタの出力信号中の第１の信号処理用フィルタの抽出帯域と同じ帯域の信号を抽出する第２の信号処理用フィルタと、信号抽出対象原信号と同周期かつ同位相のクロックと第２の信号処理用フィルタの出力信号との位相差を誤差電圧に変換して出力する位相比較器と、位相比較器の出力電圧を電流に変換して第１および第２の位相シフタに同じだけの電流を位相制御電流としてフィードバックする電圧電流変換回路とを備えている。そして、位相制御電流に応じて第１および第２の位相シフタの位相シフト量を変化させることにより、信号抽出対象原信号と第１の信号処理用フィルタの出力信号との位相差の補正処理および信号抽出対象原信号と同周期かつ同位相のクロックと第２の信号処理用フィルタの出力信号との位相差の補正処理を連続的に実行するようにしている。
【００２０】
この構成によれば、信号抽出対象原信号と同周期かつ同位相のクロックを用いて位相補正を行うため、信号抽出対象原信号中のノイズが位相補正誤差に影響することなく、かつ、ＡＤＩＰが含まれる場合も精度の高い位相補正の制御ができる。
【００２１】
上記第３の発明の構成においては、第１の信号処理用フィルタの出力信号を信号抽出対象原信号と同周期かつ同位相のクロックとして出力する位相同期ループ手段と、位相補正開始時は基準クロック源から信号抽出対象原信号と同周期のクロックを第２の位相シフタおよび位相比較器に入力する状態を選択し、位相同期ループ手段で信号抽出対象原信号と同周期かつ同位相のクロックが生成された後は位相同期ループ手段から信号抽出対象原信号と同周期かつ同位相のクロックを第２の位相シフタに入力する状態を選択する切換手段とをさらに備えることが好ましい。
【００２２】
この構成によれば、例えばＣＡＶ方式の光ディスクの読み取りの場合のように、信号抽出対象原信号が変調されている場合にも、精度の高い位相補正の制御ができる。
【００２３】
上記第３の発明の構成においては、第１の信号処理用フィルタの出力信号を信号抽出対象原信号と同周期かつ同位相のクロックとして出力し、信号抽出対象原信号と同周期かつ同位相のクロックを第２の位相シフタに入力する位相同期ループ手段と、第１および第２の位相シフタに同じだけ所定の位相制御電流を加える定電流源回路と、位相補正開始時は第１および第２の位相シフタに定電流源回路から所定の位相制御電流を加える状態を選択し、位相同期ループ手段で信号抽出対象原信号と同周期かつ同位相のクロックが生成された後は第１および第２の位相シフタに電圧電流変換回路から位相制御電流を加える状態を選択する切換手段をさらに備えることが好ましい。
【００２４】
この構成によれば、位相補正の制御開始時に位相シフト量を所定値に定めることにより、例えばＣＡＶ方式の光ディスクの読み取りの場合のように、信号抽出対象原信号が変調されている場合にも、精度の高い位相補正の制御ができる。
【発明の効果】
【００２５】
以上のように、本発明は、上記構成により、信号処理用フィルタの素子ばらつきによる位相ばらつき、かつ入出力の位相ずれを、周波数変調ある場合および位相変調部分がある場合も含め、連続して精度高く自動補正できる信号抽出回路を提供することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２７】
（実施の形態１）
図１は本発明の実施の形態１における信号抽出回路の構成を示すブロック図である。図１において、ＩＮは入力端子で、例えば光ディスク  ＋ＲＷのウォブル信号のような振幅が小さくＳ／Ｎの悪い信号が信号抽出対象原信号として供給されている。１１は信号抽出対象原信号から任意の帯域の連続した信号を抽出する信号処理用フィルタ、１２は内蔵の可変コンダクタンス回路に供給される電流によって位相シフト量が変化させることができる位相シフタであり、信号抽出対象原信号を位相シフトして信号処理用フィルタ１１に供給する。
【００２８】
上記における任意の帯域と表現しているのは、入力信号に対して、ある特定の帯域の信号を例えばバンドパスフィルタを用いて抽出するからであり、入力信号の周波数が変化するとき、それに比例して抽出する信号が変化するからである。
【００２９】
１３は入力信号と信号処理用フィルタ１１の出力信号との位相差を誤差電圧に変換して出力する位相比較器、１４は位相比較器１３の出力電圧を電流に変換して位相シフタ１２にフィードバックする電圧電流変換回路である。ＯＵＴは信号処理用フィルタ１１の出力端子である。入力端子ＩＮへの入力信号である信号抽出対象原信号を位相シフタ１２と信号処理用フィルタ１１に通すことにより、出力端子ＯＵＴから信号抽出対象原信号のうちの任意の帯域の信号が出力される。
【００３０】
この構成によると、入力端子ＩＮへ入力される信号抽出対象原信号、つまり位相シフタ１２への入力信号と信号処理用フィルタ１１で抽出された信号とが、位相比較器１３に供給されて位相比較される。位相差成分は、位相比較器１３で位相誤差信号として電圧で出力され、電圧電流変換回路１４により電流に変換され、位相シフタ１２に内蔵されているコンダクタンスフィルタに電流として供給される。
【００３１】
このとき、コンダクタンスフィルタに供給される電流によって、上記位相差成分がゼロになるように、位相シフタ１２の位相シフト量を制御するフィードバック動作が実行される。
【００３２】
図２は位相補正されている状態の入力端子ＩＮ、出力ＯＵＴにおける信号波形のタイムチャートであり、両波形の立ち上がりと立ち下がりのエッジが同じタイミングになるように補正された状態が示されている。
【００３３】
図２に示すように、入力端子ＩＮからノイズ成分の含まれる正弦波（信号抽出対象原信号）が位相シフタ１２を通して信号処理用フィルタ１１に供給されると、信号処理用フィルタ１１からは任意の周波数の信号が抽出されるが、この任意の周波数の信号は、位相シフタ１２の働きで信号抽出対象原信号と同位相で出力される。
【００３４】
したがって、上記実施の形態のような構成により、入力端子ＩＮへの入力信号と信号処理用フィルタの出力信号の位相ずれの補正が、連続的に自動実行される。
【００３５】
（実施の形態２）
例えば、＋ＲＷのウォブル信号においては、位相を１８０°反転させたウォブル信号（以下、ＡＤＩＰという）がアドレス情報を形成するために含まれている。この実施の形態は、ＡＤＩＰが含まれている信号に対しても、有効に位相補正を行うことができるものである。
【００３６】
図３は本発明の実施の形態２における信号抽出回路の構成を示すブロック図である。図３において、１５はＡＤＩＰ検出回路、１６は位相比較器１３の出力を切り離すことにより開ループに切り換えるスイッチである。その他の図１と同じものには同一符号を付している。
【００３７】
本実施の形態では、図１の構成にＡＤＩＰ検出回路１５およびＡＤＩＰ検出時にフィードバックを制御するスイッチ１６を追加している。
【００３８】
この構成によると、通常ＡＤＩＰが検出されない状態では、スイッチ１６がＯＮの状態で実施の形態１に示した動作と同じように位相比較器１３の信号が電圧電流変換回路１４に供給されてフィードバック制御がかかる。一方、ＡＤＩＰ検出時のみ、スイッチ１６がＯＦＦの状態となり、位相比較器１３の出力は電圧電流変換回路１４に供給されずに電位が固定される。その結果、そのときの位相シフタ１２の位相シフト量は、所定値で定まったままとなっている。すなわち、ＡＤＩＰが検出されたときのみフィードバック制御は停止して所定値の位相シフト量で制御されることになる。なお、上記における所定値の位相シフト量というのは、スイッチ１６がＯＦＦとなる直前の位相シフト量である。
【００３９】
図４は、図１の構成で、ＡＤＩＰを含む信号が入力された状態の入力端子ＩＮ、出力端子ＯＵＴにおける信号波形のタイムチャートである。同図では、ＡＤＩＰ入力時に位相シフタ１２が位相補正する制御ができず、位相補正の精度が劣化している状態を示す。
【００４０】
図５は、図３の構成で、ＡＤＩＰを含む信号が入力された状態の入力端子ＩＮ、出力端子ＯＵＴにおける信号波形とＡＤＩＰ検出回路１５より供給されるスイッチ１６の制御信号のタイムチャートである。同図では、位相シフタ１２がＡＤＩＰ入力時にＡＤＩＰが入力していない時の所定値の位相シフト量で制御されて、位相補正の精度が図１の構成に対して高くなることが示されている。
【００４１】
この実施の形態の信号抽出回路は、図５に示すように、入力端子ＩＮよりＡＤＩＰを含む正弦波（信号抽出対象原信号）が信号処理用フィルタ１１に供給されて任意の周波数の信号を抽出して信号抽出対象原信号と同位相で出力する制御になっている。したがって、上記実施の形態のような構成により、任意の周波数の信号を抽出する場合に、信号抽出対象原信号と信号処理用フィルタ１１の出力信号の位相ずれは、入力信号にＡＤＩＰがある場合も含め、自動補正できる。
【００４２】
（実施の形態３）
図６は本発明の実施の形態３における信号抽出回路の構成を示すブロック図である。図６において、ＩＮは信号抽出対象原信号が供給される入力端子、ＯＵＴは信号処理用フィルタ１１で抽出した信号の出力端子、ＣＬＫは入力端子ＩＮに供給される信号抽出対象原信号と同周期かつ同位相の例えば水晶発振器（基準クロック源）で生成した任意の基準クロックが供給される端子である。上記の説明で、任意の基準クロックと表現しているのは以下のような理由からである。すなわち、入力信号の周期の変化に伴い、抽出する信号の周期が変わるので、抽出する信号と同周期の基準クロックは、任意の周期の基準クロックとなるのである。
【００４３】
また、本実施の形態では、１１は信号抽出対象原信号から任意の帯域の信号を抽出する第１の信号処理用フィルタ、１２は内蔵の可変コンダクタンス回路に供給される電流によって位相シフト量を変化させることができる第１の位相シフタ、１７は第１の信号処理用フィルタ１１と同特性の第２信号処理用フィルタ、１８は第１の位相シフタ１２と同特性の第２の位相シフタ、１３は基準クロックと第２の信号処理用フィルタ１７の出力信号との位相差成分を誤差電圧に変換して出力する位相比較器、１４は位相比較器１３の出力電圧を電流に変換して第１および第２位相シフタ１２，１８に共通にフィードバックする電圧電流変換回路１４である。
【００４４】
この構成によると、端子ＣＬＫに供給された基準クロックと第２の位相シフタ１８を介して第２の信号処理用フィルタ１７で抽出された信号が、位相比較器１３に入力されて位相比較される。位相差成分は、位相比較器１３で位相誤差信号として電圧で出力され、電圧電流変換回路１４により電流に変換され、第１および第２の位相シフタ１２，１８に内蔵しているコンダクタンスフィルタに同量の電流として供給される。なお、位相シフタ１２，１８に同量の電流を流すためにカレントミラー回路を使うといった方法がある。
【００４５】
このとき、各コンダクタンスフィルタに供給される電流によって、上記位相差成分がゼロとなるように、位相シフタ１８の位相シフト量を制御するようにフィードバック動作が実行される。
【００４６】
基準クロックは入力信号である信号抽出対象原信号と同周期かつ同位相で供給されるため、第１および第２の位相シフタ１２，１８の位相シフト量が同等であり、入力端子ＩＮと出力端子ＯＵＴでの信号の位相差成分がゼロになるように制御される。
【００４７】
図７は、ＡＤＩＰを含むＳ／Ｎの悪い信号が供給され位相補正されている状態において、入力端子ＩＮ、出力端子ＯＵＴにおける信号波形のタイムチャートである。図７では、端子ＣＬＫに入力端子ＩＮの入力信号である信号抽出対象原信号と同周期かつ同位相の基準クロックが入力され、入力端子ＩＮと出力端子ＯＵＴの信号波形の立ち上がりと立ち下がりのエッジが同じタイミングになるように補正されている状態が示されている。
【００４８】
図７に示すように、入力端子ＩＮよりＡＤＩＰを含む正弦波が位相シフタ１２を介し信号処理用フィルタ１１に供給されると、信号処理用フィルタ１１からは任意の周波数の信号が抽出されるが、この任意の周波数の信号は、位相シフタ１２の働きで信号抽出対象原信号と同位相で出力される。この際、端子ＣＬＫより信号抽出対象原信号と同周期かつ同位相の基準クロックが供給され、上記基準クロックに対して位相シフタ１２，１８の位相シフト量が定められるため、ノイズによる影響のない位相補正が行われることになり、これが図１の構成に対して優れている点である。
【００４９】
以上のように、本実施の形態によれば、端子ＣＬＫより信号抽出対象原信号と同周期かつ同位相の基準クロックを供給するため、信号抽出対象原信号中のノイズが位相補正誤差に影響することなく、かつ、ＡＤＩＰが含まれる場合も精度の高い位相補正の制御ができる。
【００５０】
（実施の形態４）
図８は本発明の実施の形態４における信号抽出回路の構成を示すブロック図である。図８において、ＩＮは入力信号である信号抽出対象原信号が供給される入力端子、ＯＵＴは信号処理用フィルタ１１で抽出した信号の出力端子、１９は出力端子ＯＵＴより供給される信号に位相同期をかけた、信号抽出対象原信号と同周期かつ同位相の第１のクロックを生成する位相同期ループ（以下、ＰＬＬという）回路、２０は信号抽出対象原信号と同周期の第２のクロックを生成する基準クロック源である。２１はＰＬＬ回路１９より供給される第１のクロックと基準クロック源２０から生成する第２のクロックとを切り換えるスイッチ、ＣＬＫはスイッチ２１により選択されたクロックが供給される端子である。その他の図６と同じものには同一符号を付している。なお、基準クロック源２０の第２のクロックの位相は、信号抽出対象原信号と同位相である必要はない。
【００５１】
本実施の形態では、図６の構成にＰＬＬ回路１９とスイッチ２１を追加している。第３の実施の形態では、端子ＣＬＫに供給されるクロックが外部回路（基準クロック源）で生成される基準クロックであるのに対し、本実施の形態ではＰＬＬ回路１９により生成される第１のクロックと基準クロック源２０からの第２のクロックとをスイッチ２１で切り換えて、どちらかを選択的に使用する。
【００５２】
位相補正を開始した瞬間では出力端子ＯＵＴから信号が抽出されず、ＰＬＬ回路１９から第１のクロックを生成することができない。そのため、位相シフタ１２，１８の制御が正常に行われない。そのため、位相補正の開始時は、基準クロック源２０より生成される第２のクロックを用いて位相補正制御を行い、実施の形態３と同様の動作をする。ＰＬＬ回路１９で第１のクロックが生成された後、第２のクロックから第１のクロックに切り換える。
【００５３】
本実施の形態によれば、ＰＬＬ回路１９により連続して入力信号と同周期かつ同位相の第１のクロックを端子ＣＬＫに供給することにより、入力信号である信号抽出対象原信号に周波数変動がある場合も、実施の形態３と同様の効果が得られる。例えば光ディスクのメディアの回転方式において、ＣＬＶ（線速度一定）の場合は入力信号の周期が一定であり、ＣＡＶ（角速度一定）の場合では入力信号の周期がメディアの内周読み込み時と外周読み込み時で異なるため入力信号の周期が変調する。高速回転時では、ＣＡＶの制御はデータの転送速度、ドライブの振動、消費電流においてＣＬＶより有効である。実施の形態３において、ＣＬＶの場合は制御できるが、ＣＡＶの場合は対応できない。本実施の形態によれば、ＣＡＶ方式で回路が動作する場合も、精度の高い位相補正の制御ができる。
【００５４】
（実施の形態５）
図９は本発明の実施の形態５における信号抽出回路の構成を示すブロック図である。図９において、ＩＮは入力信号の供給される入力端子、ＯＵＴは信号処理用フィルタ１１で抽出した信号の出力端子、１９は出力端子ＯＵＴより供給される信号に位相同期をかけたクロックを生成するＰＬＬ回路、ＣＬＫはＰＬＬ回路１９より供給されるクロックの入力端子である。２２は定電流源回路である。２３は第１および第２の位相シフタ１２，１８に内蔵されているコンダクタンスフィルタへ供給する位相制御電流を、電圧電流変換回路１４の出力と定電流源回路２２の出力との何れか一方に切り換えるスイッチである。その他の図６と同じものには同一符号を付している。
【００５５】
本実施の形態では、図６の構成にＰＬＬ回路１９と定電流源回路２２とスイッチ２３とを追加しており、図６と同じ部分については実施の形態３でも説明したとおりであり、ここでは省略する。位相補正を開始した瞬間では、出力端子ＯＵＴから信号が抽出されず、ＰＬＬ回路１９からクロックを生成することができず、第１および第２の位相シフタ１２，１８の制御が正常に行われない。そのため、位相補正開始時は、位相シフタ１２，１８に供給する位相制御電流を、定電流源回路２２からの出力に切り換え第１および第２の位相シフタ１２，１８の位相シフト量を所定値に定め、ＰＬＬ回路１９でクロックが生成された後、電圧電流変換回路２２の出力に切り換える。
【００５６】
上記において、位相シフタ１２，１８の位相シフト量は、以下のように定められる（所定値）。定電流源回路２２は、電流値が位相シフタ１２，１８を位相補償開始時に動作させるために必要であり、０°〜１８０°の位相補償をする電流値の範囲に設定される。
【００５７】
本実施の形態によれば、位相補正の制御開始時に位相シフト量を所定値に定めることにより、実施の形態４と同様の効果が得られる。
【産業上の利用可能性】
【００５８】
本発明にかかる信号抽出回路は、信号処理用フィルタの素子ばらつきによる位相ばらつき、かつ入出力の位相ずれを、周波数変調ある場合および位相変調部分がある場合も含め、連続して精度高く自動補正できるという効果を有し、光ディスクからの読み出し信号から任意の周波数の信号を抽出する場合等に有用である。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態１における信号抽出回路の構成を示すブロック図である。
【図２】本発明の実施の形態１における信号抽出回路の信号波形のタイムチャートである。
【図３】本発明の実施の形態２における信号抽出回路の構成を示すブロック図である。
【図４】図１の構成における信号波形のタイムチャートである。
【図５】本発明の実施の形態２における信号抽出回路の信号波形のタイムチャートである。
【図６】本発明の実施の形態３における信号抽出回路の構成を示すブロック図である。
【図７】本発明の実施の形態３における信号抽出回路の信号波形のタイムチャートである。
【図８】本発明の実施の形態４における信号抽出回路の構成を示すブロック図である。
【図９】本発明の実施の形態５における信号抽出回路の構成を示すブロック図である。
【図１０】従来の周波数補正回路の構成を示すブロック図である。
【図１１】従来の光ディスクのウォブル信号抽出回路の構成を示すブロック図である。
【図１２】従来の光ディスクのウォブル信号抽出回路の信号波形のタイムチャートである。
【符号の説明】
【００６０】
１，７，１１，１７    信号処理用フィルタ
２，１３    位相比較器
３    ループフィルタ
４    Ｓ／Ｈ回路
５，６，１６，２１，２３    スイッチ
１２，１８    位相シフタ
１４    電圧電流変換回路
１５    ＡＤＩＰ検出回路
１９    ＰＬＬ回路
２０    基準クロック源
【図１】
2005050443.tif 000003
【図２】
2005050443.tif 000004
【図３】
2005050443.tif 000005
【図４】
2005050443.tif 000006
【図５】
2005050443.tif 000007
【図６】
2005050443.tif 000008
【図７】
2005050443.tif 000009
【図８】
2005050443.tif 000010
【図９】
2005050443.tif 000011
【図１０】
2005050443.tif 000012
【図１１】
2005050443.tif 000013
【図１２】
2005050443.tif 000014