(57)【要約】【課題】受信したタイムコード信号から時刻情報を取得する際、回路技術的に簡単に構成された受信機回路ならびにその作動方法を提供し、それによってマイクロコントローラの負担をできるかぎり軽減する。【解決手段】送信されたタイムコード信号Ｘを受信機３により受信する。ついで時刻情報を取得するため受信したタイムコード信号Ｘを受信機３により評価する。その際、個々のタイムフレームＹ１〜Ｙ３に割り当てられた個々のデータビット”０”，”１”を個々のタイムフレームＹ１〜Ｙ３の終了時または終了直後に送出する。【選択図】図３
2005221505.tif 000002
【特許請求の範囲】
【請求項１】
振幅変調された受信タイムコード信号（Ｘ）から時刻情報を取得する方法において、
該時刻情報は、一定の期間（Ｔ）をもつ複数のタイムフレーム（Ｙ１〜Ｙ３）から成り、前記時刻情報はビットごとに存在しており、それぞれ１つのタイムフレーム（Ｙ１〜Ｙ３）に少なくとも１つのデータビット（”０”，”１”）が割り当てられていて、
ａ）送信されたタイムコード信号（Ｘ）を受信機（３）により受信するステップと、
ｂ）時刻情報を取得するため受信したタイムコード信号（Ｘ）を受信機（３）により評価するステップと、
ｃ）個々のタイムフレーム（Ｙ１〜Ｙ３）に割り当てられた個々のデータビット（”０”，”１”）を個々のタイムフレーム（Ｙ１〜Ｙ３）の終了時に、または個々のタイムフレーム（Ｙ１〜Ｙ３）の終了直後に送出するステップ、
を有することを特徴とする、時刻情報を取得する方法。
【請求項２】
請求項１記載の方法において、
個々のタイムフレーム（Ｙ１〜Ｙ３）に割り当てられたデータビット（”０”，”１”）を、まだ同じタイムフレーム（Ｙ１〜Ｙ３）のうちに伝送することを特徴とする方法。
【請求項３】
請求項１記載の方法において、
個々のタイムフレーム（Ｙ１〜Ｙ３）に割り当てられたデータビット（”０”，”１”）を、該タイムフレーム（Ｙ１〜Ｙ３）に続くタイムフレーム（Ｙ１〜Ｙ３）において、たとえば直後に続くタイムフレーム（Ｙ１〜Ｙ３）において伝送することを特徴とする方法。
【請求項４】
請求項１から３のいずれか１項記載の方法において、
個々のタイムフレーム（Ｙ１〜Ｙ３）に割り当てられたデータビット（”０”，”１”）を、個々のタイムフレーム（Ｙ１〜Ｙ３）に関してまえもって固定的に定められている精確に既知である基準時点（Ｚ）に伝送することを特徴とする方法。
【請求項５】
前記固定的にまえもって定められている基準時点（Ｚ）は、個々のタイムフレーム（Ｙ１〜Ｙ３）の既知の秒開始時点（Ｚ）および／または前記タイムコード信号（Ｘ）の立ち上がり縁または立ち下がり縁（Ｚ）を表すことを特徴とする方法。
【請求項６】
請求項１から５のいずれか１項記載の方法において、
データビット（”０”，”１”）の伝送時点を、後続のタイムフレーム（Ｙ１〜Ｙ３）の個々の秒開始時点（Ｚ）を求めるために利用することを特徴とする方法。
【請求項７】
請求項１から６のいずれか１項記載の方法において、
個々のデータビット（”０”，”１”）の伝送後、受信機（３）の出力側を再び所定の論理レベルにセットすることを特徴とする方法。
【請求項８】
請求項１から７のいずれか１項記載の方法において、
個々のタイムフレーム（Ｙ１〜Ｙ３）に割り当てられたデータビット（”０”，”１”）を求めるために、
送られてきたタイムコード信号（Ｘ）における振幅変化（Ｘ１，Ｘ２）を検出するステップと、
該タイムコード信号（Ｘ）における振幅変化（Ｘ１，Ｘ２）の期間（Ｔ１，Ｔ２）を求めるステップと、
個々の変化（Ｘ１，Ｘ２）の期間（Ｔ１，Ｔ２）から個々のデータビット（”０”，”１”）を導出するステップ
を実行することを特徴とする方法。
【請求項９】
請求項１から８のいずれか１項記載の方法において、
少なくとも２つの相前後する側縁変化から振幅変化（Ｘ１，Ｘ２）を求め、該振幅変化（Ｘ１，Ｘ２）の期間（Ｔ１，Ｔ２）から対応するデータビット（”０”，”１”）の値を導出することを特徴とする方法。
【請求項１０】
請求項１から９のいずれか１項記載の方法において、
前記タイムコード信号（Ｘ）における個々の振幅変化（Ｘ１，Ｘ２）の期間（Ｔ１，Ｔ２）を、既知である一定の基準周波数をもつ基準クロック（ＣＬＫ）のクロックを計数することにより求めることを特徴とする方法。
【請求項１１】
請求項１から１０のいずれか１項記載の方法において、
前記時刻情報の評価前に、秒開始時点（Ｚ）に合わせて前記タイムコード信号（Ｘ）の同期合わせを行うことを特徴とする方法。
【請求項１２】
請求項１から１１のいずれか１項記載の方法において、
受け取ったタイムコード信号（Ｘ）を評価前にサンプリングすることを特徴とする方法。
【請求項１３】
請求項１から１２のいずれか１項記載の方法において、
個々のデータビット（”０”，”１”）のデコーディング後、
前記受信機（３）から送出されたデータビット（”０”，”１”）を、デコーディングされた順序で外部記憶装置（１３）にバッファリングするステップと、
送られてきたタイムコード信号（Ｘ）の１つの完全な分テレグラムに対応する個数のデータビット（”０”，”１”）が格納されていれば、該格納されたデータビット（”０”，”１”）を前記外部記憶装置（１３）から読み出すステップと、
該読み出されたデータビット（”０”，”１”）から時刻および日付に関する信号（１９）を計算するステップ
を実行することを特徴とする方法。
【請求項１４】
請求項１から１３のいずれか１項記載の方法において、
個々のデータビット（”０”，”１”）の値を、送られてきたタイムコード信号（Ｘ）における振幅変化（Ｘ１，Ｘ２）の期間（Ｔ１〜Ｔ３）により求め、
該タイムコード信号（Ｘ）における振幅変化（Ｘ１）の第１の期間（Ｔ１）を前記データビット（”０”，”１”）の第１の論理値に対応させ、該タイムコード信号（Ｘ）における振幅変化（Ｘ２）の第２の期間（Ｔ２）を前記データビット（”０”，”１”）の第２の論理値に対応させることを特徴とする方法。
【請求項１５】
請求項１４記載の方法において、
前記第１の論理値により論理値０を表し、前記第２の論理値により論理値１を表すことを特徴とする方法。
【請求項１６】
請求項１４または１５記載の方法において、
前記タイムコード信号（Ｘ）の振幅変化（Ｘ１，Ｘ２）により、前記タイムコード信号（Ｘ）の振幅のレベルダウン（Ｘ１，Ｘ２）を表すことを特徴とする方法。
【請求項１７】
時報局から送られてくるタイムコード信号（Ｘ）から時刻情報を受信して取得するための、たとえば請求項１から１６のいずれか１項記載の方法を実施するための、電波時計（１）用の受信機回路（３）において、
送られてきたタイムコード信号（Ｘ）を受け取るための受信アンテナ（２，１０，１１）と、
該タイムコード信号（Ｘ）中に含まれている時刻情報を取り出すための時刻情報取り出し装置（７）と、
個々のタイムフレーム（Ｙ１〜Ｙ３）の終了時点にまたは終了直後に、該タイムフレーム（Ｙ１〜Ｙ３）に割り当てられたデコーディングされたデータビット（”０”，”１”）を出力側から供給する送出装置（１３）が設けられていることを特徴とする、
電波時計（１）用の受信機回路。
【請求項１８】
請求項１７記載の受信機回路において、
前記時刻情報取り出し装置（７）は、受信したタイムコード信号（Ｘ）の振幅変化（Ｘ１，Ｘ２）を検出し、該振幅変化（Ｘ１，Ｘ２）の期間（Ｔ１，Ｔ２）を求め、該振幅変化（Ｘ１，Ｘ２）の期間（Ｔ１，Ｔ２）から個々のデータビット（”０”，”１”）を導出することを特徴とする受信機回路。
【請求項１９】
請求項１７または１８記載の受信機回路において、
前記時刻情報取り出し装置（７）はビット識別回路（１３）を有しており、該ビット識別回路（１３）は、タイムコードテレグラムのプロトコルおよび前記振幅変化（Ｘ１，Ｘ２）の期間（Ｔ１，Ｔ２）に応じて、１つのデータビット（”０”，”１”）に対し第１の論理値または第２の論理値を割り当てることを特徴とする受信機回路。
【請求項２０】
請求項１７から１９のいずれか１項記載の受信機回路において、
カウンタ（１４）たとえばアップカウンタ（１４）が設けられており、該カウンタ（１４）は基準クロック（ＣＬＫ）のクロックおよび／または前記タイムコード信号（Ｘ）から導出されたサンプリング値から、個々の振幅変化（Ｘ１，Ｘ２）の期間（Ｔ１，Ｔ２）に対する尺度として計数状態信号（ＺＳＳ）を供給することを特徴とする受信機回路。
【請求項２１】
請求項１７から２０のいずれか１項記載の受信機回路において、
基準クロック発生器（１５）が設けられており、該基準クロック発生器（１５）は、まえもって決められたクロック周波数をもつ基準クロック（ＣＬＫ）を供給することを特徴とする受信機回路。
【請求項２２】
請求項１７から２１のいずれか１項記載の受信機回路において、
同期回路（１７）が設けられており、該同期回路（１７）は、送られてきたタイムコード信号（Ｘ）のテレグラムに関して秒開始時点（Ｚ）に合わせて同期合わせを行うことを特徴とする受信機回路。
【請求項２３】
請求項１７から２２のいずれか１項記載の受信機回路において、
受け取ったタイムコード信号（Ｘ）をサンプリングしてサンプリング値を供給するサンプリング装置が設けられていることを特徴とする受信機回路。
【請求項２４】
請求項１７から２３のいずれか１項記載の受信機回路において、
前記時刻情報取り出し装置（７）はロジック回路の一部分であり、たとえばワイヤードロジック回路の一部分であることを特徴とする受信機回路。
【請求項２５】
電波時計（１）において、
タイムコード信号（Ｘ）を受信するための請求項１８から２５のいずれか１項記載の受信機回路（３）と、該受信機回路（３）から供給されるデータビット（”０”，”１”）を順次読み出し可能な記憶装置（２２）と、プログラム制御型装置（５）と、自律的な時計（２０）が設けられており、
前記プログラム制御型装置（５）は、受信したタイムコード信号（Ｘ）の１つの完全な分テレグラムに対応する個数のデータビット（”０”，”１”）が格納されたならば、該格納されたデータビット（”０”，”１”）を前記記憶装置（２２）から読み出し、該読み出されたデータビット（”０”，”１”）から時刻信号（１９）を計算し、
前記自律的な時計（２０）は、該計算された時刻信号（１９）に基づき精確な時刻および／または精確な日付を送出することを特徴とする電波時計。
【請求項２６】
請求項２５記載の電波時計において、
前記プログラム制御型装置（５）はマイクロプロセッサ（５）またはマイクロコントローラ（５）たとえば４ｂｉｔプロセッサ（５）として構成されていることを特徴とする電波時計。
【請求項２７】
請求項２５または２６記載の電波時計において、
前記記憶装置（２２）の記憶スペースは少なくとも、受信したタイムコード信号（Ｘ）の１つの完全な分テレグラムのために必要とされる時刻情報を該記憶スペースに格納できるように設計されていることを特徴とする電波時計。
【請求項２８】
請求項２５または２６記載の電波時計において、
基準クロック発生器（１５）が設けられており、該基準クロック発生器（１５）は自律的な時計（２０）ならびに受信機回路に対し、既知の基準周波数をもつ基準クロックを供給することを特徴とする電波時計。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、振幅変調された受信タイムコード信号から時刻情報を取得する方法および該方法を実施するための電波時計または該電波時計のための受信機回路に関する。この場合、時刻情報は、一定の期間をもつ複数のタイムフレームから成り、前記時刻情報はビットごとに存在しており、それぞれ１つのタイムフレームに少なくとも１つのデータビットが割り当てられていている。
【背景技術】
【０００２】
時刻情報の無線制御伝送はいわゆる時報信号ないしはタイムコード信号によって行われ、この信号は対応する送信局（以下では略して時報局と称する）から送信される。タイムコード信号とは、送信機により準備処理された時間標準を伝送する役割を担う短期間の送信機信号のことである。この信号はたいてい複数のタイムマスクをもつ変調振動であり、このような振動は復調されると、送信された時間標準を所定の不精確性を伴って再現する単なる１つのパルスを表すことになる。
【０００３】
ドイツの長波送信局ＤＣＦ−７７は連続稼働の原子時計により制御されて、振幅変調された長波時間信号を公式の原子時間スケールＭＥＺに従い周波数７７．５ＫＨｚ、出力５０ＫＷで送信する。たとえば英国、日本、中国、アメリカ合衆国などのような他の国々においてもこれと同様の送信局が存在しており、それらの送信局は４０〜１２０ＫＨｚの範囲の長波で時刻情報を送信している。ここで挙げたすべての国は時刻情報の伝送のために、ちょうど１分の長さである分テレグラムを利用している。
【０００４】
図１には、参照符号Ａの付されているコーディング情報のコーディングパターン（テレグラム）がドイツの時報局ＤＣＦ−７７の事例で示されている。このコーディングパターンは現在５９ｂｉｔから成り、それぞれ１ｂｉｔがタイムフレームの１秒に相当する。したがって１分が経過する間にいわゆるタイムコードテレグラムを伝送することができ、これにはバイナリでコーディングされたかたちで殊に時刻と日付に関する情報が含まれている。最初の１５ｂｉｔを成すＢには、たとえば動作情報などをもつ一般コードが含まれている。次の５ｂｉｔを成すＣには一般情報が含まれている。たとえばＲはアンテナビットを表し、Ａ１は中部ヨーロッパ時間（ＭＥＺ）から中部ヨーロッパ夏時間（ＭＥＳＺ）への移行および逆戻りに対する予告ビットを表し、Ｚ１，Ｚ２は経帯時ビット、Ａ２は閏秒に対する予告ビット、Ｓはコーディングされた時刻情報のスタートビットを表す。２１番目のビットから５９番目のビットまでは時刻と日付の情報がＢＣＤコードで伝送され、このデータはそれぞれそのあとに続く１分にわたり有効である。ここで領域Ｄにおけるビットは分に関する情報をもち、領域Ｅにおけるビットは秒に関する情報、領域Ｆにおけるビットは暦日に関する情報、領域Ｇにおけるビットは曜日に関する情報、領域Ｈにおけるビットは月に関する情報、領域Ｉにおけるビットは暦年に関する情報をもっている。これらの情報はビットごとにコーディングされた形式で存在する。それぞれ領域Ｄ，Ｅ，Ｉの終わりにはいわゆるチェックビットＰ１，Ｐ２，Ｐ３が設けられている。テレグラムの６０番目のビットは占有されておらず、次のフレームの開始を表す目的で用いられる。Ｍは分マーカを表し、したがってタイムコードテレグラムの開始を表す。
【０００５】
図１に示されているタイムコード信号伝送用のコードパターンの構造ならびにビット割り当ては一般的に知られており、たとえばPeter Hetzelの論文 "Zeitinformation und Normalfrequenz", Telekom Praxis, Band1, 1993に記載されている。
【０００６】
タイムコード情報の伝送は個々の秒マーカにより振幅変調されて行われる。この変調は、秒の開始ごとに搬送波信号ＸをレベルダウンＸ１，Ｘ２（またはレベルアップ）させることによって構成されており、その際、ＤＣＦ−７７送信局から送られてくるタイムコード信号の事例であれば、毎分５９番目の秒を例外として秒の開始ごとに搬送波振幅が０．１秒の期間Ｘ１にわたりまたは０．２秒の期間Ｘ２にわたり振幅全体のほぼ２５％までレベルダウンされる。それぞれ異なる期間にわたるこれらのレベルダウンＸ１，Ｘ２によってそれぞれ秒マーカが定義され、ないしはデコーディングされたかたちでデータビットが定義される。秒マーカのこのようなそれぞれ異なる期間は時刻と日付のバイナリコーディングに用いられ、ここで０．１秒の期間Ｘ１をもつ秒マーカは２進値「０」に対応し、０．２秒の期間Ｘ２をもつ秒マーカは２進値「１」に対応する。６０番目の秒マーカをなくすことにより後続の分マーカが予告される。個々の秒と組み合わせることにより、時報局から送られてくる時刻情報の評価が可能になる。図２には１つの例として、振幅変調されたタイムコード信号の１つの区間が示されている。ただし、精確な時間および正しい日付をこのように評価できるのは、１分における５９番目の秒ビットを一義的に識別できるときであり、つまりはこの秒マーカの各々に対してそれぞれ一義的に「０」または「１」を対応づけることができるときである。
【０００７】
電波時計ならびにタイムコード信号を受信するための受信機回路の一般的なバックグラウンドに関してはDE 198 08 431 A1, DE 43 19 946 A1, DE 43 04 321 C2, DE 42 37 112 A1, DE 42 33 126 A1を参照されたい。情報取得ならびにタイムコード信号からの時刻情報の情報処理に関してはDE 195 14 031 C2, DE 37 33 965 C2, EP 043 913 B1を参照されたい。
【０００８】
たとえばドイツ連邦共和国特許DE 35 810 C2で述べられているような慣用のタイムコード受信機は、時報局から送り出される振幅変調されたタイムコード信号を受信する。受信されたタイムコード信号は復調され、種々の長さのパルスの形式いわゆる秒パルスまたは秒マーカの形式で送出される。このことはリアルタイムで行われ、つまり秒ごとにひいてはタイムコードテレグラムのタイムフレームごとに、コーディングされた情報に依存してそれぞれ異なる長さの秒パルスが生成され（図２参照）、受信機の出力側から供給される。復調されたタイムコード信号はタイムコード受信機から後段に接続されたマイクロコントローラへと供給され、マイクロコントローラは秒パルスを評価することでタイムコード信号中に含まれている時刻情報をデコーディングする。この場合、各秒パルスに１つのデータビットが割り当てられる。ついでマイクロコントローラは１分におけるすべてのデータビットを受け取り、受け取られたデータビットはそのためにマイクロコントローラ内に専用に設けられた記憶装置にバッファリングされる。送られてきたタイムコード信号の分テレグラムのデータビット全体が得られたならば、マイクロコントローラはバッファリングされたデータビットを読み出し、それらから適正な時刻および適正な日付を計算する。
【０００９】
タイムコード信号をデコーディングするために、電波時計においてマイクロコントローラが用いられる。タイムコード受信機の後段に接続されたマイクロコントローラはコスト上の理由から一般的には４ｂｉｔマイクロコントローラとして構成されており、同様にコスト上の理由から一般には約２ｋｂｙｔｅというごく僅かなメモリしか有していない。このメモリの大半はデコーディングされたデータビットのバッファリングならびにマイクロコントローラのプログラムのために費やされ、さらにこのプログラムの大半は妨害と種々の秒パルスの処理に用いられる。したがって今日の電波時計の適用事例ではマイクロコントローラは、受信した秒パルスのデコーディングおよびその際に場合によってはタイムコード信号に重畳された妨害を処理することで、ほぼ完全に利用し尽くされている。そうでなくても限りのあるマイクロコントローラの計算リソースを他のタスクのために利用できないし、あるいは制約されたかたちでしか利用できない。
【００１０】
これらの理由から今後の電波時計においては、計算コストの対象となるマイクロコントローラの負担を軽減する傾向にある。このことは、タイムコード信号に含まれている時刻情報の評価ならびにデコーディングをもはやマイクロコントローラ自体が行うのではなく、タイムコード受信機によって行わせることにより実現できる。したがってそのようなタイムコード受信機は特別にそのために設けられている時刻情報取り出し装置を有しており、この装置は復調されたタイムコード信号中に含まれているビットごとの時刻情報を取り出すように構成されている。時刻情報取り出し装置は種々の秒パルスをデコーディングし、各秒パルスに対しデータビットが割り当てられる。個々のデータビットは受信機において特別にそのために設けられた記憶装置にバッファリングされる。１つの分テレグラムのすべてのデータビットが得られたならば、それらが記憶装置から読み出され、１つのプロセスステップでマイクロコントローラに伝送される。マイクロコントローラにそれらのデータビットが再びバッファリングされる。精確な時刻および精確な日付を計算するために、マイクロコントローラ内に格納されているこのデータビットが必要に応じて新たに読み出される。
【００１１】
この種のタイムコード受信機もしくはこの種のタイムコード受信機を装備した電波時計については、まだ公開されていないドイツ連邦共和国特許出願No. 103 34990.1に記載されている。
【００１２】
ただしこの種の受信機回路は、１つの分プロトコルにおける５９個もしくは６０個のすべてのデータビットを格納するためにかなり大きい記憶装置を有している。それゆえ集積回路として構成されたタイムコード受信機は回路技術的にかなりコストがかかる。
【００１３】
さらに問題となるのは、タイムコード受信機におけるスイッチオンから最初の反応までの反応時間がかなり長いことである。それというのも、早くても分プロトコル全体が終了してからでないと、対応するデータビットをマイクロコントローラに伝送できないからである。
【特許文献１】DE 198 08 431 A1
【特許文献２】DE 43 19 946 A1
【特許文献３】DE 43 04 321 C2
【特許文献４】DE 42 37 112 A1
【特許文献５】DE 42 33 126 A1
【特許文献６】DE 195 14 031 C2
【特許文献７】DE 37 33 965 C2
【特許文献８】EP 043 913 B1
【特許文献９】DE 35 810 C2
【非特許文献１】Peter Hetzel "Zeitinformation und Normalfrequenz", Telekom Praxis, Band1, 1993
【発明の開示】
【発明が解決しようとする課題】
【００１４】
したがって本発明の課題は、殊に回路技術的に簡単に構成された受信機回路ならびにこの受信機回路の作動方法を提供することにあり、さらにそれによってマイクロコントローラの負担をできるかぎり軽減することにある。
【課題を解決するための手段】
【００１５】
本発明によればこの課題は、請求項１記載の特徴を備えた方法、請求項１７記載の特徴を備えた受信機回路、請求項２６記載の特徴を備えた電波時計により解決される。
【００１６】
つまり本発明によれば、振幅変調された受信タイムコード信号から時刻情報を取得する方法において、該時刻情報は、一定の期間をもつ複数のタイムフレームから成り、前記時刻情報はビットごとに存在しており、それぞれ１つのタイムフレームに少なくとも１つのデータビットが割り当てられていて、
ａ）送信されたタイムコード信号を受信機により受信するステップと、
ｂ）時刻情報を取得するため受信したタイムコード信号を受信機により評価するステップと、
ｃ）個々のタイムフレームに割り当てられた個々のデータビットを個々のタイムフレームの終了時に、または個々のタイムフレームの終了直後に送出するステップ、
を有することを特徴とする（請求項１）。
【００１７】
また、本発明によれば、時報局から送られてくるタイムコード信号から時刻情報を受信して取得するための、たとえば請求項１から１６のいずれか１項記載の方法を実施するための、電波時計用の受信機回路において、
送られてきたタイムコード信号を受け取るための受信アンテナと、
該タイムコード信号中に含まれている時刻情報を取り出すための時刻情報取り出し装置と、
個々のタイムフレームの終了時点にまたは終了直後に、該タイムフレームに割り当てられたデコーディングされたデータビットを出力側から供給する送出装置が設けられていることを特徴とする（請求項１７）。
【００１８】
さらに本発明によれば、電波時計において、
請求項１８から２５のいずれか１項記載のタイムコード信号を受信するための受信機回路と、該受信機回路から供給されるデータビットを順次読み出し可能な記憶装置と、プログラム制御型装置と、自律的な時計が設けられており、
前記プログラム制御型装置は、受信したタイムコード信号の１つの完全な分テレグラムに対応する個数のデータビットが格納されたならば、該格納されたデータビットを前記記憶装置から読み出し、該読み出されたデータビットから時刻信号を計算し、
前記自律的な時計は、該計算された時刻信号に基づき精確な時刻および／または精確な日付を送出することを特徴とする（請求項２６）。
【発明を実施するための最良の形態】
【００１９】
従属請求項ならびに図面を参照した以下の説明には、本発明の有利な実施形態が示されている。
【００２０】
本発明の基礎を成す考えは、殊に受信タイムコード信号の評価（デコーディング）に用いられる受信機において、評価結果から得られたデータビットを必ずしも記憶する必要はなく、また、１つの完全な分テレグラムの個数に対応するデータビット数が得られてはじめて後段に接続されたマイクロプロセッサに必ずしも伝送する必要はない、ということである。本発明の着想によれば、受信機がタイムコード信号を評価し、それによって相応のデータビットを取得する。受信機側でタイムコード信号がデコーディングされて個々のタイムフレームに割り当てられたデータビットが得られるとただちに、それらがデコーディングのすぐ後で個々に読み出される。この場合、個々のデータビットを後段に接続されたマイクロプロセッサにそのまま供給することもできるし、あるいは代案としてバッファメモリに一時的に記憶させることもできる。
【００２１】
受信した秒パルスもしくはタイムフレーム各々の終了時点に、または終了時点直後に、この秒パルス中に含まれる時刻情報が、後段に接続されたマイクロプロセッサまたはこのマイクロプロセッサの記憶装置へ自動的に伝送される。マイクロプロセッサは１つの分テレグラムにおけるすべてのデータビットを格納するためにいずれにせよ記憶装置を必要とするので、プロセッサ側で余分な回路コストは不要であるけれども、ここで有利であるのは受信機側において記憶装置にかかる回路コストを大幅に省ける点である。
【００２２】
本発明の格別な利点は、受信機においてデコーディングにより得られた個々のデータビットを、受信機回路内の相応の記憶装置にもはや格納する必要がないことである。このようにすれば受信機側の回路コストが著しく抑えられる。また、受信機回路のチップ面積もこれによってそれ相応に削減することができ、その結果、受信機回路ひいては電波時計全体を低コストで製造することができる。電波時計の場合に該当するように実質的に機能の等しい回路部分や製品であれば、このことは競合製品に対し著しく大きい競争力上の利点となる。
【００２３】
さらに別の利点によれば、必要とされる外部端子（ＰＩＮ）の個数も削減することができる。その理由は、データ要求のための端子（data request）と、メモリに有効なデータが存在することをシグナリングするための端子（data ready）が、もはや不要となるからである。さらにマイクロプロセッサのシステムクロックを、得られたデータビットの読み出しクロックとして利用することができる。
【００２４】
殊に有利であるのはさらに、電波時計受信機の応答時間が低減されることであり、その理由は、適切にデコーディングされたデータビットが連続的に送信されるからであり、１つの完全な分プロトコルが受信機回路から供給されるまで待つ必要がないからである。
【００２５】
本発明による方法の第１の択一的な形態によれば、個々のデータビットの伝送は個々のデータビットに対応づけられているタイムフレームのうちに行われる。これが可能である理由は、１つのタイムフレーム内に存在する時刻情報つまり対応する秒情報は一般に、個々のタイムコード信号の最初における振幅変化によってまえもって与えられているからである。１つのタイムフレームの終了時点で一般的に（必ずしもそうとはかぎらないが）、タイムコード信号中に時刻情報は含まれていない。たとえばドイツ連邦共和国のＤＣＦ−７７のタイムコード信号には、１００ｍｓｅｃの期間にわたる振幅レベルダウンと２００ｍｓｅｃの期間にわたる振幅レベルダウン（秒パルス）が含まれており、これらは１０００ｍｓｅｃにわたる１つのタイムフレームの開始直後にそれぞれ存在している。したがって受信機の評価装置は、振幅変調によりこのタイムフレーム内に含まれている情報を評価してデコーディングし、データビットの形式でまだこのタイムフレームのうちに送出するために、１番目のケースでは９００ｍｓｅｃ、２番目のケースでは８００ｍｓｅｃの時間をもつことになる。
【００２６】
本発明による方法の第２の択一的な実施形態によれば、個々のタイムフレームに割り当てられているデータビットの伝送が、そのタイムフレームのあとに来るタイムフレーム中に行われる。ここで殊に有利であるのは、直後に続くタイムフレーム中に、殊に直後に続くタイムフレームの最初に、個々のデータビットを伝送することである。
【００２７】
さらに別の有利な実施形態によれば、個々のタイムフレームに割り当てられているデータビットが（タイムフレームに関連して）固定的にまえもって定められている基準時点に伝送される。固定的にまえもって定められているこのような基準時点によって、たとえば個々のタイムフレームの秒開始時点を表すことができる。付加的にまたは択一的に、まえもって定められた基準時点によりタイムコード信号の立ち上がり縁または立ち下がり縁を表すこともできる。ＤＣＦ−７７タイムコード信号の場合にはたとえばタイムコード信号の立ち下がり縁によって、１つのタイムフレームの終了とそのつどあとに続くタイムフレームの秒開始時点が同時に表される。
【００２８】
本発明の１つのきわめて有利な実施形態によれば個々のデータビットの伝送時点を、対応するタイムフレームに続く１つのタイムフレームの個々の秒開始時点を求めるために利用することができる。このことは殊に、秒開始時点を求めるために固有に設けられている方法が存在しないような場合に格別有利である。たいていのタイムコード信号の評価においては個々の秒開始時点に関する認識も必然的に得られるので、有利なことにタイムコード信号をさらに評価するために多大なコストをかけることなくこれを利用することができる。
【００２９】
本発明による方法の１つの別の実施形態によれば個々のデータビットの伝送後、復調されデコーディングされたデータビットを後続のマイクロプロセッサへと伝送するための受信機出力端子が、まえもって定められた論理レベルたとえば低論理レベルにセットされる。この出力端子は、次のタイムフレームの開始時点までこの論理レベルに保持される。
【００３０】
本発明による方法の１つの実施形態によればデータビットを求めるため、対応する時刻情報を含む送られてきたタイムコード信号における変化が最初に検出される。ついでこの変化の期間が求められ、これはたとえば既知である一定の基準周波数をもつ基準クロックのクロック計数により求められる。このようにして求められた個々の変化の期間から、１つのタイムフレームに割り当てられているデータビットを導出することができる。この場合、タイムコード信号において少なくとも２つの相前後する振幅変化から、１つのタイムインターバルを求めることができる。そしてこのタイムインターバルの期間から、対応するデータビットの値を導出することができる。
【００３１】
１つのきわめて有利な実施形態によればタイムコード信号の評価前に、送られてきたタイムコード信号のテレグラムに関して秒開始時点に合わせてこのタイムコード信号の同期合わせが行われる。このことは、変化つまりは対応する秒パルスの期間を精確に測定するために多くのタイムコード信号について必要とされる。この目的でさらに有利であるのは、受け取ったタイムコード信号を受信機において評価前にサンプリングすることである。サンプリング値を評価することにより、著しく簡単に秒開始時点を判定することができる。サンプリングによって値の離散したサンプリング値が供給され、これによりたとえばタイムコード信号の経過が再現される。このためにたとえば簡単な２ｂｉｔシフトレジスタを設けることができ、これによりタイムコード信号中の側縁変化が表される。なぜならばこの場合、２ｂｉｔシフトレジスタの入力側に供給される２つのサンプリング値がそれぞれ異なるからである。
【００３２】
本発明による方法の著しく有利な１つの実施形態によれば、受信機から供給されて送出されたデータビットが外部記憶装置に一時的に記憶される。その際に有利であるのは、個々のデータビットをそれらが受信機から送出された順序で外部記憶装置にバッファリングさせることである。この外部記憶装置をたとえばマイクロプロセッサの構成部分としてもよいし、あるいはそれとは別個に構成してもよい。その際、伝送されたデータビットをそのまま外部記憶装置に格納してもよいし、マイクロプロセッサを介して外部記憶装置に格納してもよい。送られてきたタイムコード信号の１つの完全な分テレグラムに対応する個数のデータビットが格納されると、一時記憶されていたそれらのデータビットが外部記憶装置から読み出される。これに続いてマイクロプロセッサは、そのようにして読み出されたデータビットから正確な時刻と正確な日付を計算し、対応する時刻と日付に関する信号を電子時計のために形成する。
【００３３】
時刻情報はタイムコード信号においてビットごとに存在しており、個々のデータビットの値は、時報局の対応するテレグラムに基づき、送られてきたタイムコード信号の振幅変化期間から得られる。その際、個々のデータビットには１つの（２進）値が割り当てられ、これはこの変化期間から導出される。この場合、タイムコード信号の第１の振幅変化期間はデータビットの第１の論理値を表し、第２の期間は相応にデータビットの第２の論理値を表す。これら第１および第２の期間は、時報局のテレグラムによりまえもって決められている。
【００３４】
一般に第１の論理値はロジック”０”（LOW 低電圧レベル）を表し、第２の論理値はロジック”１”（HIGH 高電圧レベル）を表す。当然ながらこの逆のロジックも考えられる。
【００３５】
時報局から送られてくるタイムコード信号のたいていのテレグラムの場合、変化とはタイムコード信号の振幅レベルダウンのことである。当然ながらここでも逆のロジックを考えることができ、つまりバイナリコーディングを振幅レベルアップによって行うことも考えられる。
【００３６】
タイムコード信号を評価するために、つまりはそこに含まれている時刻情報を取得するために、タイムコード受信機内に時刻情報取り出し装置が設けられている。この時刻情報取り出し装置は、タイムコード信号を評価し対応する時刻情報をデコーディングするために用いられる。時刻情報取り出し装置は、対応する時刻情報が含まれているタイムコード信号の振幅変化期間を求める。この期間に従い時刻情報取り出し装置は、その変化に対応づけられたデータビットを導出する。この目的で有利であるのは、時刻情報取り出し装置にビット識別回路を設けることであり、この回路はタイムコードテレグラムのプロトコルと変化期間に応じて、１つのデータビットに第１の論理値または第２の論理値を割り当てる。
【００３７】
期間を求めるため時刻情報取り出し装置はタイムジェネレータを有しており、このタイムジェネレータに基づき変化期間を一定のタイムベースに基づき求めることができる。タイムジェネレータをたとえばカウンタ殊にアップカウンタとして構成することができる。このカウンタは基準クロックのクロック計数により、個々の変化期間に対する尺度として計数状態信号を供給する。これに加えて、あるいはこれに対する代案として、タイムコード信号からサンプリングにより生成されたサンプリング値の形成により計数状態信号を導出することができる。
【００３８】
この目的で有利であるのは、まえもって決められたクロック周波数をもつ基準周波数を送出する基準クロック発生器を設けることである。
【００３９】
さらに有利であるのは同期装置を設け、この同期装置によって送られてきたタイムコード信号のテレグラムに関して秒開始時点に合わせてタイムコード信号を同期合わせすることである。
【００４０】
本発明による受信機回路の１つの実施形態によれば、受け取ったタイムコード信号をサンプリングして値の離散したサンプリング値を供給するサンプリング装置が設けられている。
【００４１】
１つのきわめて有利な実施形態によれば、時刻情報取り出し装置はロジック回路たとえば固定的に配線されたワイヤードロジック回路の構成部分である。これに加えて同期装置および／またはカウンタも、このロジック回路の構成部分とすることができる。このロジック回路にたとえばＦＰＧＡ回路またはＰＬＤ回路を含ませることができる。たしかにこれらの装置の機能は基本的には一般に電波時計にいずれにせよ設けられているマイクロコントローラによって果たすことができるけれども、本発明による解決手段の格別な利点によれば、マイクロプロセッサに負担をかける必要なく、本発明による方法をロジック回路によって簡単に、しかもそうでありながら著しく効果的に実現することができる。その結果、有利なことにマイクロコントローラを他の役割のために利用することができる。
【００４２】
電波時計のプログラム制御型装置は典型的にはマイクロプロセッサまたはマイクロコントローラとして構成されている。この目的で４ｂｉｔマイクロコントローラを設けることができる。このマイクロコントローラは、受信機回路から送出された個々のデータビットをそのために固有に設けられた記憶装置へ順々に格納する。この記憶装置をプログラム制御型装置の構成部分としてもよいし、あるいは外部記憶装置として構成することもでき、たとえばＲＯＭ，ＲＡＭ，ＳＲＡＭ，ＳＤＲＡＭ等として構成することもできる。
【００４３】
有利にはこの記憶装置の記憶スペースは、タイムコード信号の１つの完全な分テレグラムに必要とされる時刻情報を少なくともそこに格納できるように設計されている。
【００４４】
電波時計における電子時計は一般に時計用水晶発振器と接続されている。この時計用水晶発振器は、上述の電子時計をクロック制御するための基準クロックを供給する。１つのきわめて有利な実施形態によれば、時計用水晶発振器から供給された基準クロックが受信機回路殊にその時刻情報取り出し装置とカウンタのクロック制御にも使用される。これに加えてあるいはその代替として、時計用水晶発振器を電波時計のプログラム制御型装置のクロック制御に使用することもできる。
【００４５】
次に、図面を参照しながら実施例に基づき本発明について詳しく説明する。すべての図面において、特に断り書きがないかぎり同じ機能もしくは同じ機能をもつ素子および信号には同じ参照符号が付されている。
【実施例】
【００４６】
図３には、本発明による方法を実施するための電波時計の一部分がごく簡単に描かれている。ここで電波時計には参照符号１が付されている。電波時計１は、図示されていない時報局から送られてくるタイムコード信号Ｘを受け取るための受信アンテナ２を有している。受信アンテナ２の後段には受信機回路３が接続されている。受信機回路３の役割は、受信したタイムコード信号Ｘのフィルタリング、整流ならびに増幅である。この目的で受信機回路３は一般に、１つまたは複数のフィルタたとえばバンドパスフィルタと整流器回路と一段または複数段の増幅器回路を備えている。この種の受信機回路３の基本的な構造ならびに機能は多種多様なかたちで知られており、たとえば冒頭で挙げた文献から知られているので、これについてはここでこれ以上詳しく述べる必要はない。
【００４７】
受信機回路３はさらにデータ線４を介してプログラム制御型装置５たとえば４ｂｉｔマイクロプロセッサと接続されている。さらに受信機回路３はクロック線６を介してプログラム制御型装置５と接続されている。このクロック線６を介して受信機回路３に対し、プログラム制御型装置５における図３には示されていないクロック発生器から基準クロックＣＬＫが供給される。
【００４８】
公知の受信機回路とは異なり、本発明による受信機回路３には時刻情報取り出し装置７が設けられている。時刻情報取り出し装置７は、送信され受信機回路３により受け取られたタイムコード信号Ｘ中に含まれる時刻情報を評価してデコーディングするように構成されている。したがってその結果から時刻情報取り出し装置７はタイムコード信号の分テレグラムにおける種々のデータビットを捕捉し、これらのデータビットは無線制御された時刻および無線制御された日付を精確に求めるために必要とされる。受信したタイムコード信号Ｘ中の時刻情報は振幅変調されたかたちで存在しているので、その中に含まれているデータビットを相前後して評価してデコーディングするだけでよい。ただし本発明による方法の場合、時刻情報取り出し装置７により作り出されたデータビットは受信機回路３内に格納されるのではなく、デコーディングされた個々のデータビットＤＢＳ（”０”，”１”）はデータ線４を介して、後段に接続されたプログラム制御型装置５へと連続的に伝送される。この伝送は、個々のデータビット（”０”，”１”）がデコーディングされると、それらのデータビットが即座に（つまりさらにバッファリングなどされずに）データ線４を介してプログラム制御型装置５へ伝送される、というようにして行われる。
【００４９】
以下では、タイムコード信号Ｘ中に含まれている時刻情報を評価してデータビットを取得し、さらにそれらのデータビットをプログラム制御型装置５へ伝送するための本発明による方法について、図４に示した信号と時間のダイアグラムを参照しながら詳しく説明する。
【００５０】
図４には、ドイツの時報局ＤＣＦ−７７から送信されるタイムコード信号のある区間が示されている。なお、ここで触れておくと、図４のダイアグラムはある特定のコーディングをもとに描いたものではなく、単に一例として描いたものにすぎない。また、時間軸ｔのスケーリングも見やすくするため著しく拡大して描かれている。
【００５１】
図４の区間には、タイムコード信号Ｘの３つの完全なタイムフレームＹ１〜Ｙ３が示されている。各タイムフレームＹ１〜Ｙ３の期間は精確にＴ＝１０００ｍｓｅｃである。時報局ＤＣＦ−７７から送られてくるタイムコード信号Ｘには、バイナリコーディングのために２つの異なる秒パルスＸ１，Ｘ２（レベルダウン）が含まれており、つまり期間Ｔ１＝１００ｍｓｅｃの第１のレベルダウンＸ１と期間Ｔ２＝２００ｍｓｅｃの第２のレベルダウンＸ２が含まれている。第１のレベルダウンＸ１は２進値”０”に対応し、第２のレベルダウンＸ２は２進値”１”に対応し、ここで２進値”１”と２進値”０”はそれぞれ１つのデータビットに対応する。
【００５２】
最上段の信号と時間ダイアグラム（図４Ａ）には、たとえば受信機アンテナ２により受け取られるような振幅変調されたタイムコード信号Ｘが示されている。さらに信号Ｘ′（図４Ｂ）は、振幅変調されたタイムコード信号Ｘから導出され復調されたタイムコード信号を表す。
【００５３】
ついで受信機回路３は、復調されたタイムコード信号Ｘ′に含まれている時刻情報をデコーディングする。この目的で、復調されたタイムコード信号Ｘ′の各レベルダウンＸ１，Ｘ２に対し１つのデータビットまたは１つの制御ビットが割り当てられ、これは後段に接続されたマイクロプロセッサ５へデコーディングに続いて即座に送信される。個々のデータビットをデコーディングする目的で、最初に個々のレベルダウンＸ１，Ｘ２の期間Ｔ１，Ｔ２を求める必要がある。個々のレベルダウンＸ１，Ｘ２の期間Ｔ１，Ｔ２は、基準クロックＣＬＫのクロック計数により簡単に求めることができる。基準クロックＣＬＫとしてたとえば、時計用水晶発振器（たとえば３２．７６８ｋＨｚ）の周波数を分周した基準周波数（たとえば１０２４Ｈｚ）が適用される。ここで一般的に使用されるカウンタによれば、レベルダウンＸ１，Ｘ２の開始時点たとえば復調されたタイムコード信号Ｘ′の秒開始Ｚの時点に基準クロックＣＬＫのクロックが連続的にカウントアップされる。したがってカウンタの計数信号（図４のＣを参照）は、復調されたタイムコード信号Ｘ′のレベルダウンＸ１，Ｘ２の目下の期間に対する尺度となる。レベルダウンＸ１，Ｘ２の終了時、つまり復調されたタイムコード信号Ｘ′の立ち上がり縁で、個々のレベルダウンＸ１，Ｘ２の終わりに達する。この時点でカウンタは計数を中止する。そしてこのようにして求められた計数状態と基準クロックＣＬＫの精確な基準周波数に関する情報とから、個々のレベルダウンＸ１，Ｘ２の期間を精確に求めることができる。
【００５４】
コーディングされたデータビットＤＢ１，ＤＢ２の情報の転送はそのつど固定的にまえもって定められた基準時点でスタートし、たとえばそれぞれ後に続くタイムフレームＹ２，Ｙ３の秒開始時点ｔ２，ｔ３においてスタートする。固定的にまえもって定められた規定の個数のデータビット信号ＤＢＳのビット（ＤＢ１，ＤＢ２）によって特徴づけられている各データ伝送の終了時に、データビット信号ＤＢＳは再び低論理レベルにセットされる。データビット信号ＤＢＳのこの低論理レベルは、後続のタイムフレームが開始するまでそのレベルで維持される。
【００５５】
個々のデータビット（”０”，”１”）の伝送のためには、固定的にまえもって定められた規定の個数のビットＤＢ１，ＤＢ２が必要である。固定的にまえもって定められた個数のビットＤＢ１，ＤＢ２によって、たとえば個々のデータビットの値（”０”，”１”）の値が表される。さらに個々のレベルダウンＸ１，Ｘ２に割り当てられたデータビットの値のほかに、このレベルダウンＸ１，Ｘ２に関して精確に測定された期間Δｔ１，Δｔ２を伝送することもできる。プログラム制御型装置５へどのような情報をいっしょに伝送すべきであるのかに従い、個々のレベルダウンＸ１，Ｘ２に割り当てられたデータビット信号ＤＢＳはそれぞれ異なるコーディングとビット幅をもつ。
【００５６】
次に、データビットを伝送するための２つの異なる方法について説明する：
第１の方法
たいていのプロトコルの場合、受信したタイムコード信号Ｘ中に含まれている時刻情報が、一方ではレベルダウンＸ１，Ｘ２の存在から、他方ではレベルダウンＸ１，Ｘ２の期間から得られる。したがってドイツ連邦共和国のタイムコード信号（ＤＣＦ−７７）のプロトコルの場合、１００ｍｓｅｃの期間にわたるレベルダウンＸ１には論理値”０”に対応し、２００ｍｓｅｃの期間にわたるレベルダウンＸ２は論理値”１”に対応する。これらのデータビットのほかに１つの制御ビットＳ（これをスタートビットとも称する）も存在し、これは個々のタイムフレーム内にレベルダウンが存在しないことによって特徴づけられている。この制御ビットによって、タイムコード信号Ｘのテレグラムにおける分ビットの開始が表される。
【００５７】
レベルダウンＸ１，Ｘ２の測定された期間Ｔ１，Ｔ２は、テーブル（テーブルルックアップ）により１つのデータビットに割り当てられる。このようにして、全部で２つのビット＋スタートビットによって、受信した秒パルスを精確に規定することができる。可能な対応づけを以下のように選定できる：
制御ビット  Ｓ：１０
データビット０：００
データビット１：０１
理想的な事例では、第１の期間Ｔ１は期間Δｔ１に対応し、第２の期間Ｔ２は期間Δｔ２に対応する。一般的には、受信したタイムコード信号Ｘには程度の差こそあれ妨害信号が重畳されており、このことによってレベルダウンＸ１，Ｘ２の期間Ｔ１，Ｔ２が程度の差こそあれ変動する。たとえばここでは、第１のレベルダウンＸ１は期間Δｔ１＝７５ｍｓｅｃであるとし、第２のレベルダウンＸ２はΔｔ２＝１８０ｍｓｅｃであるものとする。理想的な期間Ｔ１，Ｔ２から偏差をもつこれらのレベルダウンＸ１，Ｘ２にも対応するデータビットが、たとえば格納されているテーブルを利用して割り当てられる。このようにして形成されたデータビット（”０”，”１”）はデータビット信号ＤＢＳに変換され（図４のＤ）、この信号は基準クロックによりクロック制御されてプログラム制御型装置５へ伝送される。この場合、伝送された個々のデータビットＤＢ１〜ＤＢ３の伝送はコーディングされた形態で行われる。
【００５８】
Δｔ２＝１８０ｍｓｅｃの期間にわたるレベルダウンＸ２であるこの実施例の場合、ＤＣＦ７７プロトコルにおいてこのレベルダウンＸ２に対し、受信された”１”が割り当てられる。したがって開始におけるスタートビット（”１”）と終了におけるビット”０”とが合わさって、プログラム制御型装置５に伝送されるデータビット信号ＤＢＳは”１  ０１  ０”というシーケンスをもつことになる。伝送終了時には常にビット（”０”）が存在し、これは次のタイムフレームの開始Ｚまでこの値に保持される。Δｔ１＝７０ｍｓｅｃの事例ではレベルダウンＸ１に対し、受信された”０”が割り当てられ、その結果、対応するデータビット信号ＤＢＳは”１  ００  ０”というシーケンスをもつことになる。
【００５９】
第２の方法
レベルダウンＸ１，Ｘ２の測定期間Δｔ１，Δｔ２はバイナリで基準クロックＣＬＫの周期期間の倍数として送出される。この実施例の場合、基準クロックＣＬＫはｆ＝１０２４Ｈｚの基準周波数を有しており、これは９７７μｓの周期に対応する。第２のレベルダウンＸ２の期間はここではΔｔ２＝１８０ｍｓｅｃであり、このことは１８４個の基準クロックに対応する。０〜１０２３個の基準クロックのすべての可能な期間を表現できるようにする目的で、コーディングのために全体で１０ｂｉｔが必要とされる。ＭＳＢ−ｂｉｔ（MSB = most significant bit）は５１２個のクロックに対応し、つまりΔｔ＝５００ｍｓｅｃに対応し、ＬＳＢ−ｂｉｔ（LSB = least significant bit）は単一のクロックつまりΔｔ＝１ｍｓｅｃに対応する。
【００６０】
したがってΔｔ２＝１８０ｍｓｅｃにわたるレベルダウンＸ２に関して、プログラム制御型装置に伝送されるデータビット信号ＤＢＳは、”１  ００１０１１１０００  ０”というシーケンスに対応する。この場合、第１のいわゆるＭＳＢ−ｂｉｔ（”１”）はスタートビットＳを表し、これに続いて２つのデータビットが低論理レベル（”０”）で生じる。高論理レベル（”１”）をもつ第１のデータビットは、基準クロックにおける１２８個のクロックに対応する。このビット”１”に続くシーケンス”０１１１０００”によって１８０という数値が表され、つまり期間Δｔ２＝１８０ｍｓｅｃが表される。最後のいわゆるＬＳＢ−ｂｔｉ（”０”）は常に伝送の終わりにおかれ、次のタイムフレームの開始時点Ｚまでそのまま保持される。
【００６１】
期間Δｔ１，Δｔ２つまりはレベルダウンＸ１，Ｘ２の値を表すために全体で９個のデータビットと１つのスタートビットＳを伝達する場合、１０２４ＨｚのクロックであればこのようにコーディングされたデータビットＤＢ１，ＤＢ２の伝送は、１０ｍｓｅｃよりも短い時間後には完了することになる。このため１０００ｍｓｅｃの期間にわたるタイムフレームＹ１〜Ｙ３のうち残りの９９０ｍｓｅｃの間、コーディングされたデータビットＤＢ１，ＤＢ２の伝送は行われない。したがって後段に接続されたマイクロコントローラは、自身のもつ時間の９０％以上にわたり他のタスクのために自由に使える状態である。なぜならば、次のタイムフレームＹ１〜Ｙ３の開始時点Ｚはきわめて正確に把握されているからである。よって、マイクロコントローラの計算リソースを他のタスクのために利用できるので有利である。
【００６２】
これまで説明してきた第２の方法によれば、レベルダウンＸ１，Ｘ２の期間Δｔ１，Δｔ２は１ｍｓｅｃに精確に合わせられている。様々なプロトコルで送られてくるタイムコード信号における種々のレベルダウンＸ１，Ｘ２の期間Δｔ１，Δｔ２は一般に１００ｍｓｅｃのステップで定義されているので、１つのレベルダウンの期間をこのようにして精確に求めることが一般的にいつも必要とされるわけではない。この理由から有利であるのは、終わりの方のビット（ＬＳＢ−ｂｉｔ）のいくつかたとえば３つから４つの終わりのＬＳＢ−ｂｉｔを省くことである。
【００６３】
第１の方法の場合には多かれ少なかれ１つのデータビットの値だけが伝送されていたのに対し、第２の方法の場合にはデータビットの値のほかにそのデータビットの基礎を成すレベルダウンＸ１，Ｘ２の期間Δｔ１，Δｔ２もいっしょに伝送され、したがってそれらから受信信号品質に対するある程度の推定を行うことができる。当然ながら、上述の両方の方法を組み合わせてもよい。さらに上述の方法のほかに、データビットを伝送するための他の方法を付加的にまたは代替として用いることもできる。
【００６４】
図５には、本発明による電波時計に関するブロック図が詳しく示されている。
【００６５】
この電波時計は、時報局から送られてくるタイムコード信号Ｘを受け取るために１つ（または複数）のアンテナ２を有している。この実施例によればアンテナ２はフェライトコアをもつコイル１０として構成されており、これに対し並列に容量素子１１たとえばコンデンサが接続されている。
【００６６】
受信機回路３は復調器回路１２を有しており、その入力側はアンテナ２と接続されている。復調器回路１２は復調されたタイムコード信号Ｘ′を生成する。
【００６７】
復調器回路１２の出力側は、タイムコード信号Ｘ′中に含まれている時刻情報を取り出すための時刻情報取り出し装置７と接続されている。時刻情報取り出し装置７はこの目的でビット識別回路１３を有しており、これによって１つのデータビット（”０”，”１”）に対しタイムコードテレグラムのプロトコルおよび振幅変化Ｘ１，Ｘ２の期間Ｔ１，Ｔ２に応じて第１の論理値または第２の論理値が割り当てられる。この目的で最初に、対応する変化Ｘ１，Ｘ２の期間Ｔ１，Ｔ２を求める必要がある。時刻情報取り出し装置７はさらにカウンタ１４を有している。この実施例によればカウンタ１４は、クロック線６を介して基準クロック発生器１５の基準クロックＣＬＫによりクロック制御される。基準クロック発生器１５として有利には時計用水晶発振器１５を使用することができる。
【００６８】
カウンタ１４をアップカウンタ１４として構成してもよいし、ダウンカウンタとして構成してもよい。カウンタ１４はゼロから始めて基準クロックＣＬＫのクロックを継続的にカウントアップまたはカウントダウンする。カウンタ１４の現在の計数状態を出力側から計数状態信号ＺＳＳとして取り出すことができる。計数状態信号ＺＳＳは変化Ｘ１，Ｘ２の現在の期間に対する尺度を成す。対応する計数状態信号ＺＳＳはビット識別回路１３へ供給され、ビット識別回路１３はそれぞれ現在の計数状態つまりは変化Ｘ１，Ｘ２の開始以降の期間を測定する。変化Ｘ１，Ｘ２の終了時点つまりはそれぞれ新たな秒の開始時点において、カウンタ１４はビット識別回路１３により形成された制御信号１６を介して再びゼロにリセットされる。
【００６９】
ついでビット識別回路１３は、個々の変化Ｘ１，Ｘ２の期間Ｔ１，Ｔ２に対応する基準クロックのクロックの個数から個々のデータビットを判定し、つまり”０”であるか”１”であるかを判定する。これによってビット識別回路１３はタイムコード信号Ｘ′中の時刻情報をデコーディングする。したがってこの実施例によれば、時刻情報取り出し装置７は、これまで電波時計１のマイクロコントローラ５に含まれていたデコーディング装置の機能を有している。
【００７０】
したがってビット識別回路１３は、それぞれデコーディングされたデータビット（”０”または”１”）に応じてデータビット信号ＤＢＳを形成し、これは後段に接続されたプログラム制御型装置５へただちに伝送される。個々のデータビットは、プログラム制御型装置５内部のメモリ２２にバッファリングされる。
【００７１】
有利なことに時刻情報取り出し装置７は同期装置１７も有しており、これによってタイムコード信号Ｘ′における振幅変化が識別され、そこから秒開始時点が判定される。秒開始時点が識別された場合、同期装置１７は制御信号１８を発生し、この信号を介してビット識別回路１３もしくは時間取り出し装置１７全体が、送られてきたタイムコード信号Ｘに関して秒開始時点に同期合わせされる。
【００７２】
プログラム制御型装置５として典型的にはマイクロコントローラ５が設けられており、これは電波時計１の場合にはたとえば４ｂｉｔコントローラとして構成されている。このマイクロコントローラ５は、受信機回路３もしくは同期装置１７から形成されたデータビット信号ＤＢＳを受け取って、そこから精確な時刻および精確な日付を計算するように構成されている。このようにして計算された時刻および日付から、時刻と日付に関する信号１９が形成される。
【００７３】
さらに電波時計１は電子時計２０を有しており、この電子時計の時刻は時計用素胃腸発振器１５に基づき制御される。電子時計２０は表示装置２１たとえばディスプレイと接続されており、これによって時刻が表示される。この場合、電子時計２０には信号１９も供給され、この信号に基づき電子時計２０が表示時刻を適切に補正する。
【００７４】
受信機回路３および／または復調器回路１２および／または時刻情報取り出し装置７をロジック回路の構成部分とすることができ、たとえばワイヤードロジック回路とすることができる。この種のロジック回路を用いることによりマイクロコントローラ５の負担を軽減することができ、したがってこれを他のタスクに利用することができる。
【００７５】
これまで本発明を有利な実施例に基づき説明してきたけれども本発明はそれらに限定されるものではなく、多種多様な変形実施形態が可能である。
【００７６】
たとえば本発明は当然ながら上述の数値に限られるものではなく、それらは単に例として挙げたものにすぎない。
【００７７】
さらに自明であるように、これまで挙げてきた具体的な回路構成も受信機回路に関する１つの可能な実施例にすぎず、この回路構成を単純な構成素子または機能ユニットの入れ替えによって著しく簡単に変更することができる。
【００７８】
また、本発明は上述の時報局に限定されるものでもない。この時報局は本発明の説明にあたり利用しただけであって、本発明がこれに限定されるものではない。
【００７９】
なお、電波時計という概念には、たとえば時計台や時計塔などでは一般的であるように、タイムコード信号の伝達が有線接続で行われるが既述の構造をもつ時計も含まれる。
【００８０】
既述の実施例によれば、コーディングはそれぞれタイムフレームの開始時点に搬送波信号をレベルダウンさせることによって実現されてきた。当然ながらこのようなコーディングをレベルアップによって実現させてもよく、あるいは一般的にいえば搬送波信号の振幅を変化させることによって実現させることができる。
【図面の簡単な説明】
【００８１】
【図１】たとえば時報局ＤＣＦ−７７から送られてくるコーディングされた時刻情報のコーディングパターン（タイムコードテレグラム）を示す図
【図２】時報局ＤＣＦ−７７から妨害なく送られてきた振幅変調されたタイムコード信号の１区間を５つの秒マーカとともに示す図
【図３】本発明による方法を実施するための簡単に示された電波時計の一部分を示すブロック図
【図４】ドイツ連邦共和国の時報局ＤＣＦ−７７から送信されサンプリングされ復調されてデコーディングされたタイムコード信号について種々の信号・時間ダイアグラムの１区間を示す図
【図５】本発明による電波時計を詳細に示すブロック回路図
【符号の説明】
【００８２】
Ａ  コーディングパターン
Ｂ  一般的なコーディングビット
Ｃ  一般的な日付情報および時刻情報
Ｄ  分ビット
Ｅ  時刻ビット
Ｆ  暦日ビット
Ｇ  曜日ビット
Ｈ  暦月ビット
Ｉ  暦年ビット
Ｍ  分マーカ
Ｒ  アンテナビット
Ａ１，Ａ２  予告ビット
Ｓ  スタートビット
Ｐ１〜Ｐ３  チェックビット
Ｚ１，Ｚ２  経帯時ビット
ＣＬＫ  基準クロック
ＤＢＳ  データビット信号
ＤＢ１，ＤＢ２  コーディングされたデータビット
Ｔ  １つのタイムフレームの期間
Ｔ１，Ｔ２  １つのレベルダウン／秒パルスの期間
Δｔ１，Δｔ２  測定されたレベルダウン／秒パルスの期間
Ｘ  タイムコード信号
Ｘ１〜Ｘ２  搬送波信号のレベルダウン、秒マーカ
Ｙ１〜Ｙ３  タイムフレーム
Ｚ  秒開始時点、１つのタイムフレームの開始時点
ＺＳＳ  計数状態信号
１  電波時計
２  受信アンテナ
３  受信機回路
４  データ線路
５  プログラム制御型装置、マイクロプロセッサ、マイクロコントローラ
６  クロック線路
７  時刻情報取り出し装置、デコーダ
１０  コイル
１１  容量素子、コンデンサ
１２  復調器回路
１３  ビット識別回路
１４  アップカウンタ
１５  基準クロック発生器、時計用水晶発振器
１６  制御信号
１７  同期装置
１８  制御信号
１９  時刻信号
２０  電子時計
２１  表示装置、ディスプレイ
２２  記憶装置
【図１】
2005221505.tif 000003
【図２】
2005221505.tif 000004
【図３】
2005221505.tif 000005
【図４】
2005221505.tif 000006
【図５】
2005221505.tif 000007