(57)【要約】【課題】  ミクロン級、あるいは、サブミクロン級の微細機能デバイス構造体をシステム基盤上に集積化してシステムを構築する集積化電子装置およびその製造方法を提供する。【解決手段】  第１のプロセスにより基板に作製された、複数の入出力電極を有する機能デバイスが、基板から切り離されて形成された機能構造体２１と、機能構造体２１を搭載する領域１３と、複数の入出力電極に接続される複数の入出力電極とを有し、第２のプロセスにより作製された基盤構造体１０と、基盤構造体１０の複数の入出力電極と機能構造体２１の対応する複数の入出力電極とを接続する、ビーム励起反応堆積により形成された配線とを備える。機能構造体２１は、配線の経路中の段差が抑制された形状を有する。【選択図】  図３
2005026609.tif 000002
【特許請求の範囲】
【請求項１】
第１のプロセスにより基板（２０）に作製された、複数の入出力電極（２１Ｂ）を有する機能デバイス（２１Ａ）が、前記基板（２０）から切り離されて形成された機能構造体（２１）と、
前記機能構造体（２１）を搭載する領域（１３）と、前記複数の入出力電極（２１Ｂ）に接続される複数の入出力電極（１３Ａ）とを有し、第２のプロセスにより作製された基盤構造体（１０）と、
前記基盤構造体（１０）の前記複数の入出力電極（１３Ａ）と前記機能構造体（２１）の対応する前記複数の入出力電極（２１Ｂ）とを接続する、ビーム励起反応堆積により形成された配線とを備え、
前記機能構造体（２１）は、前記配線の経路中の段差が抑制された形状を有することを特徴とする集積化電子装置。
【請求項２】
前記機能構造体は、側部が傾斜した形状であることを特徴とする請求項１に記載の集積化電子装置。
【請求項３】
前記機能構造体は、前記機能デバイスと前記入出力電極とが形成された基板表面が傾斜しており、断面形状が楔形であることを特徴とする請求項１に記載の集積化電子装置。
【請求項４】
前記ビーム励起反応堆積は、集束イオンビーム堆積と電子ビーム励起堆積とのいずれか一方であることを特徴とする請求項１に記載の集積化電子装置。
【請求項５】
前記基盤構造体が走査プローブ顕微鏡のプローブの一部であることを特徴とする請求項１〜４のいずれか１項に記載の集積化電子装置。
【請求項６】
第１のプロセスにより基板（２０）に作製された、複数の入出力電極（２１Ｂ）を有する機能デバイス（２１Ａ）を、前記基板（２０）から、機能構造体（２１）として顕微鏡下で切り出す第１の工程と、
第２のプロセスにより作製され、複数の入出力電極（１３Ａ）を有する基盤構造体上（１０）に、前記機能構造体（２１）を搭載する第２の工程と、
前記機能構造体（２１）を前記基盤構造体（１０）に顕微鏡下で固定し、前記基盤構造体（１０）の有する前記複数の入出力電極（１３Ａ）と前記機能構造体（２１）の有する前記複数の入出力電極（２１Ｂ）とを、ビーム励起反応堆積により形成した配線によって接続する第３の工程とを含み、
前記第１の工程において前記機能構造体（２１）を前記基板（２０）から切り離す際に、前記第３の工程において形成される前記配線の経路中の段差が抑制された形状を有するように前記機能構造体（２１）を前記基板（２０）から切り離すことを特徴とする集積化電子装置の製造方法。
【請求項７】
前記第１の工程では、側部が傾斜した形状で前記機能デバイスを前記基板から切り離すことを特徴とする請求項６に記載の集積化電子装置の製造方法。
【請求項８】
前記第１の工程では、前記機能デバイスの入出力電極が形成された基板表面が傾斜するように断面形状を楔形にして、前記基板から切り離すことを特徴とする請求項６に記載の集積化電子装置の製造方法。
【請求項９】
前記第１の工程での前記機能デバイスの切り出しおよび切り離しに、集束イオンビーム加工を用いることを特徴とする請求項６〜８のいずれか１項に記載の集積化電子装置の製造方法。
【請求項１０】
前記第３の工程において、集束イオンビーム堆積と電子ビーム励起堆積とのいずれか一方により形成された堆積膜を用いて、前記機能デバイスを前記基盤構造体に固定または電極接続することを特徴とする請求項６〜９のいずれか１項に記載の集積化電子装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、非常に微細なデバイス構造を集積化して用いる集積化電子装置およびその製造方法に関する。
【背景技術】
【０００２】
Ｓi−ＬＳＩに代表される電子デバイスの微細化は年々進み、１００ｎｍ以下の大きさの微細電子デバイスが実現されようとしている。また、マイクロマシンに代表される微小機械デバイスも、より微細なものが作製されようとしている。
【０００３】
現在、リソグラフィーを基盤とする微細加工技術により実現されるＬＳＩチップの大きさ、あるいは、マイクロマシンの大きさは、大はウエハレベル（数１０ｃｍ）から小は１００ミクロンメートル前後まで及ぶ。大きい方はウエハサイズによって決められ、小さい方はハンドリングの限界によって決められる。この限界を決める制約は、以前から変化がない。
【０００４】
一方、ＬＳＩチップ、あるいは、マイクロマシンの構成デバイスは、リソグラフィーの高度化に伴い、微細化が急速に進んでいる。このため、ある機能を実現するために必要なデバイスの集合体の大きさは、微細化に対応して小さくなっている。たとえば、１ミクロンメートル級の微細加工技術で１０ｍｍ角に集積化されていた機能デバイスは、例えば２０１０年以降に実現されると期待される、２０ｎｍ級の微細加工技術を用いれば、２０ミクロンメートル角の領域に集積化が可能である。また、現状の１００ｎｍ級の加工技術を用いれば、１００ミクロンメートル角に１００００個以上のトランジスタを集積化することが可能であり、十分に高い能力の機能デバイスを実現できる。
【０００５】
現状では、必要な機能デバイスが１００ミクロンメートル角に収まる場合でも、外部との接続用端子およびハンドリングの制約のため、１ｍｍ角程度以上のチップとする必要がある。これは、１ｍｍ以上の長さの不要な配線が必要になることを意味し、微細なデバイスにとっては大きな負担（寄生効果）となる。また、このような機能デバイスを複数個実装したシステムを構築する場合には、このような寄生効果は大きな性能低下の原因になる。
【０００６】
デバイスの機能の高度化は、従来は別プロセスによる別チップで作製されていた機能デバイスを複合化して、単一の機能デバイスを作製したいという要請を生む。たとえば、高電圧の発生とその伝達が必要なシステムと、低電圧で動作する機能デバイス群とを、同一のチップ内に集積化する必要がある場合がある。コスト的に有利という側面もあるが、高速化などの要請で、高密度に配置したい場合も多々ある。この場合、異なるプロセスで作製されたデバイスを１つのウエハ上で実現するため、プロセスの大幅な改良が必要であり、しばしば現実的な解決法が無い場合がある。
【０００７】
また、別の例として、マイクロマシン上に制御または計測用の回路を形成する必要がある場合がある。この場合にも、非常に大きく異なるプロセスを統合する必要があるため、それぞれのプロセスに大きな制約を課すことになり、性能的には不利なものとなる。
【０００８】
以上のように、原理的には微細化に伴い、非常に小さな面積で高度の機能デバイスが実現可能な状況にあるにもかかわらず、そのメリットを利用できていない現状がある。これは、チップとして扱える大きさに限界があること、また、異種デバイスの製造プロセスの統合が困難であることが原因である。
【０００９】
異種デバイスの製造プロセスの統合は、克服するのが困難な問題を多数抱えている。したがって、製造プロセスの統合とは異なる、別の手段が望まれる。この手段の１つに、チップとして扱える大きさの限界を引き下げ、チップ同士を結合し、複合的な機能デバイスシステム構築する手段がある。
【００１０】
まず、従来の技術の共通的な概要について考察する。従来の異種デバイスの複合化は、いわゆるボード（基盤）上にＬＳＩや抵抗等の部品を適宜配置し、これを相互に配線するという手法をとる。図１４に示すように、最新のベアチップ実装においても、Ｓi基板である機能デバイス基板１００から切り出した機能デバイス１０１を、プリント基板１１０の所望の位置に設置し、ボードのパターン１１１と、機能デバイス１０１の接続用端子とを、ボンディングワイヤー１２０で接続して配線を行う。この場合、機能デバイス基板１００の厚さおよびハンドリングの制限により、機能デバイス１０１としてＳi基板から切り出せる大きさは、数１００ミクロンメートル程度である。また、接続用の電極も小さくても１つ当り数１０ミクロンメートル角の大きさがあり、これによっても、切り出せる大きさが制限される。
【００１１】
技術の進歩により、かなりの高機能なデバイスを数ミクロンメートル角以下の領域に作製することが可能となっている。しかし、このような機能デバイスをシステムに組み上げる場合に、機能デバイスの領域の大きさよりも、システムへの接続用領域、あるいは、ハンドリングのための余裕領域の方が大きいことになる。この場合、機能デバイス以外の領域が機能デバイス特性に寄生的な効果として働き、機能デバイスの性能を低下させる。
【００１２】
同様のことが、微細な機能デバイスを検査するような場合にも起きる。プローブとして用いる構造体が、被測定対象である機能デバイスに対してあまりに大きいため、寄生的な効果が生じて、正確なデバイス性能の計測が困難になる。
【００１３】
これを解決するには、より微細な構造体の切り出し、ハンドリング、配線接続を行えればよい。最近、特に、ＴＥＭ（透過電子顕微鏡）用の試料作製法の発達によって、非常に微細な構造の切り出し、ハンドリングが容易に行える技術が公知となっている。たとえば、マイクロサンプリング技術として知られる技術（特許文献１、２）を用いれば、ミクロンメートルオーダーの構造体の切り出し、移送、所望位置への配置が可能である。
【００１４】
また、ワイヤーボンディング等の従来の配線接続方法に代わる接続手法としては、ＦＩＢ（収束イオンビーム）あるいはＳＥＭ（走査電子顕微鏡）を用いた、ビーム励起反応を利用したＣＶＤ（化学的気相膜形成法）が利用可能である（非特許文献１）。これらの技術を利用することにより、１００ミクロンメートル以下の微細構造体上の機能デバイスをハンドリングして、他の機能デバイスを含む基盤構造体に複合させることが可能となる。
【００１５】
しかし、マイクロサンプリングに代表されるＴＥＭ試料作製法は、破壊検査であり、デバイス性能を保持した状態でハンドリングすることは考慮されていない。また、ＦＩＢによる配線形成（欠陥修正）技術は、既に配線があるべき場所に形成する技術であり、これまで、異種機能デバイスを接続する例はない。機能デバイスの加工・ハンドリング（移送）・配線には、従来のマイクロサンプリング、あるいはＦＩＢ配線修正技術を大幅に改良し適用する必要がある。
【００１６】
まず、マイクロサンプリング技術に代表される試料作製技術は、原則的には破壊検査である。このため、その技術を機能デバイスの加工に適用する際には、幾つかの問題点がある。その中で最も深刻な問題は、ビームダメージである。試料作製時のＦＩＢ加工の際には、ビームダメージの軽減のために、観察対象上に保護膜を形成する。一般には、保護膜を通して観察することは無く、加工面に垂直な方向から観察を行うため、保護膜が観察の妨げになることはない。このため、十分に厚い保護膜を観察対象構造に対して形成した後、加工を行うことができる。
【００１７】
しかし、機能デバイス、特に、マイクロマシン系のデバイスを作製する場合には、このような保護膜を設けることが出来ない。また、電子デバイスで既にパッシベーション膜等の保護膜に覆われているものであっても、ビームの直接的な照射は、デバイス特性に対して影響を及ぼすため、極力避ける必要がある。このため、機能デバイス加工の際には、機能デバイス領域に直接ビームが照射されないような工夫が必要である。具体的には、ビームを良く絞った状態で加工する必要がある。特に、いわゆるフレアと呼ばれる、強度は弱いが無視できないビームの拡がり（主に引き出し電極系・レンズ系の収差によって生じる）を極力小さくしたビームで、加工を行う必要がある。ＴＥＭ用試料作製時には問題ないフレアの量であっても、微細加工体形成時には大いに問題になる。保護膜なしでも加工が可能な状況を現出できるＦＩＢ装置と条件とで、加工を行う必要がある。
【００１８】
また、配線形成については特別の配慮が必要である。従来、ウエハからのチップ切り出しでは、先の図１４に示すような、直方体形状のチップが切り出されていた。このような構造体上の接続用電極と、基盤構造体上の電極とを接続する場合には、大きな段差（構造体膜厚）を超える必要がある。従来技術のワイヤーボンディングの場合、これは問題とならない。
【００１９】
しかし、ＦＩＢによるビーム励起反応を利用した金属堆積法では、大きな段差を超えて配線形成を行うことは困難である。このため、配線接続部の段差を無視できる状況にする必要がある。具体的には、段差超えが問題にならないほど、段差を小さくする。つまり、加工体の厚さを薄くする必要がある。
【００２０】
さらに、配線により電極を接続する際には、接続部分のコンタクト抵抗を確保するために、コンタクト領域をクリーニングする必要がある。
【００２１】
【特許文献１】特許文献１：国際公開番号  ＷＯ９９／０５５０６
【特許文献２】特許文献２：特開平５−５２７２１号公報
【非特許文献１】非特許文献１：H. Langfischer, B. Basnar, H. Hutter and E. Bertagnolli, “Evolution of tungsten film deposition induced by focused ion beam,” J. Vac. Sci, Techonl. A 20 (4), Jul/Aug, pp. 1408-1415, 2002.
【発明の開示】
【発明が解決しようとする課題】
【００２２】
機能デバイスの微細化は今後も進み、将来的には１デバイス−１分子の時代も到来する可能性がある。このような時代になれば、１ミクロンメートル角程度でも、高機能を有するデバイスを実現することが可能である。また、デバイス性能の計測分野でも、たとえば、分子デバイスの特性を把握するためのプローブとしては、先端径が１０ｎｍ以下で、全体でも数１００ｎｍの大きさがあれば十分である。
【００２３】
しかし、このようなミクロン級、あるいは、サブミクロン級の微細機能デバイス構造体をシステム基盤上に集積化して、システムを構築するのは、既存の技術では不可能である。これを解決するためには、主に、以下の３つの課題を解決する手法が必要である。
（あ）微細機能デバイスの必要な部分のみを切り出す。
（い）切り出した機能デバイスを含む微細構造体（数ミクロン以下）をハンドリングして、システムを構築する基盤上に設置する。
（う）微細機能デバイス上の電極と、システム基盤上の電極とを接続する。
【００２４】
本発明は、前記の課題を解決し、ミクロン級、あるいは、サブミクロン級の微細機能デバイス構造体をシステム基盤上に集積化してシステムを構築する集積化電子装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００２５】
前記課題を解決するために、請求項１の発明は、第１のプロセスにより基板に作製された、複数の入出力電極を有する機能デバイスが、前記基板から切り離されて形成された機能構造体と、前記機能構造体を搭載する領域と、前記複数の入出力電極に接続される複数の入出力電極とを有し、第２のプロセスにより作製された基盤構造体と、前記基盤構造体の前記複数の入出力電極と前記機能構造体の対応する前記複数の入出力電極とを接続する、ビーム励起反応堆積により形成された配線とを備え、前記機能構造体は、前記配線の経路中の段差が抑制された形状を有することを特徴とする集積化電子装置である。
請求項２の発明は、請求項１に記載の集積化電子装置において、前記機能構造体は、側部が傾斜した形状であることを特徴とする。
請求項３の発明は、請求項１に記載の集積化電子装置において、前記機能構造体は、前記機能デバイスと前記入出力電極とが形成された基板表面が傾斜しており、断面形状が楔形であることを特徴とする。
請求項４の発明は、請求項１に記載の集積化電子装置において、前記ビーム励起反応堆積は、集束イオンビーム堆積と電子ビーム励起堆積とのいずれか一方であることを特徴とする。
請求項５の発明は、請求項１〜４のいずれか１項に記載の集積化電子装置において、前記基盤構造体が走査プローブ顕微鏡のプローブの一部であることを特徴とする。
請求項６の発明は、第１のプロセスにより基板に作製された、複数の入出力電極を有する機能デバイスを、前記基板から、機能構造体として顕微鏡下で切り出す第１の工程と、第２のプロセスにより作製され、複数の入出力電極を有する基盤構造体上に、前記機能構造体を搭載する第２の工程と、前記機能構造体を前記基盤構造体に顕微鏡下で固定し、前記基盤構造体の有する前記複数の入出力電極と前記機能構造体の有する前記複数の入出力電極とを、ビーム励起反応堆積により形成した配線によって接続する第３の工程とを含み、前記第１の工程において前記機能構造体を前記基板から切り離す際に、前記第３の工程において形成される前記配線の経路中の段差が抑制された形状を有するように前記機能構造体を前記基板から切り離すことを特徴とする集積化電子装置の製造方法である。
請求項７の発明は、請求項６に記載の集積化電子装置の製造方法において、前記第１の工程では、側部が傾斜した形状で前記機能デバイスを前記基板から切り離すことを特徴とする。
請求項８の発明は、請求項６に記載の集積化電子装置の製造方法において、前記第１の工程では、前記機能デバイスの入出力電極が形成された基板表面が傾斜するように断面形状を楔形にして、前記基板から切り離すことを特徴とする。
請求項９の発明は、請求項６〜８のいずれか１項に記載の集積化電子装置の製造方法において、前記第１の工程での前記機能デバイスの切り出しおよび切り離しに、集束イオンビーム加工を用いることを特徴とする。
請求項１０の発明は、請求項６〜９のいずれか１項に記載の集積化電子装置の製造方法において、前記第３の工程において、集束イオンビーム堆積と電子ビーム励起堆積とのいずれか一方により形成された堆積膜を用いて、前記機能デバイスを前記基盤構造体に固定または電極接続することを特徴とする。
【００２６】
本発明では、第１の工程〜第３の工程によって、基板に作製された機能デバイスを、別のプロセスで作製された基盤構造体に移して固定するので、ミクロン級、あるいは、サブミクロン級の機能デバイス構造体をシステム基盤上に集積化してシステムを構築することができる。また、本発明では、機能デバイスを基板から切り離す際に、機能構造体の側部を傾斜するか、機能構造体の配線接続部をくさび形に加工して基盤構造体との段差が無いようにするので、機能デバイスを基盤構造上に確実に設けることができる。
【発明の効果】
【００２７】
本発明によれば、集束イオンビーム装置の有する、任意形状加工（エッチング・膜堆積）機能を利用して、複数電極を有する極微細デバイスを含む微細構造体を切り出し、これを、対応する複数電極を有する基盤構造体上へ設置、配線をすることにより、従来には無かった、高機能な複合電子デバイスが実現できる。その応用範囲は広く、電子回路から、その計測、走査プローブ顕微鏡のような特殊な計測機器まで適用が可能である。基盤構造体と微細構造体を別々に作製するため、それぞれ、作製上の各種の制約が無く、高い機能の集積が可能となる。
【００２８】
さらに、本発明では、微細構造体の側部を傾斜し、また、基板表面が傾斜するように、微細構造体を楔形に加工して、配線接続部と基盤構造体との段差が無いようにしたので、微細構造体と基板構造体との接続を確実にすることができる。
【発明を実施するための最良の形態】
【００２９】
つぎに、本発明の実施形態について説明する。本実施形態では、微細機能デバイスを用いたシステム構築を可能にするための、前記の３つの課題（あ）〜（う）を解決する手法として、集束イオンビーム加工機を用いる。
【００３０】
集束イオンビーム（ＦＩＢ）装置は、従来、集積デバイスの配線修正、フォトマスタのパターン修正、断面ＴＥＭサンプルの加工等に用いられてきた。高速のイオンビームの照射により、エッチング、および、ガス導入による膜堆積が行える。また、ビームを走査することにより、任意形状の加工、構造形成が可能である。
【００３１】
近年、ＦＩＢ装置のイオン光学系、ガス導入手法の向上により、急速に最小加工寸法が改善されている。現在、エッチング、膜堆積共に１００ｎｍを切るまでになっており、ＦＩＢ装置は、ミクロンオーダーの構造体の直接的な加工、形成が可能な、ほぼ唯一の手法である。このＦＩＢ装置と本発明の製造方法とを用いれば、前記の３つの課題（あ）〜（う）を解決することが可能であり、目的の機能デバイスの集積化が実現可能である。
【００３２】
本実施形態では、まず、既存技術を用いて基板上に作製した微細機能デバイスの必要部分のみを、ＦＩＢを用いて切り出す。現時点で、最小で幅１００ｎｍ、長さ数ミクロン、高さ数ミクロン程度、最大で数十ミクロン立方の極微細構造体の切り出しが可能である。ＦＩＢの加工性能内の構造であれば、切り出しの形状には、かなりの自由度がある。
【００３３】
さらに、本実施形態では、切り出しの際には、微細機能デバイスを接続するための電極に対する配線を確実にするために、極微細構造体の側部を傾斜し、また、基板表面が傾斜するように極微細構造体を楔形に加工して、配線接続部と基盤構造体との段差が無いようにした。配線接続部は、極微細構造体の電極に対する配線経路である。こうした加工によって、極微細構造体と基板構造体との接続を確実にすることができる。
【００３４】
つぎに、ＦＩＢ加工により切り出した微細機能デバイスを含む極微細構造体を、適切なプローブによりピックアップして、システム構築用の基盤上の所定位置に移動し固定する。固定には、ＦＩＢによる堆積膜を用いることができる。システム構築用の基盤上には、あらかじめ接続用の電極を用意しておく。
【００３５】
最後に、ＦＩＢ堆積膜により、極微細構造体上の電極と、システム構築用基盤上の電極とを接続する。電極接続に際して、極微細構造体の配線接続部と、基盤構造体との段差が無いようにしたので、配線のための堆積膜を確実に形成することができる。
【００３６】
以上のような手順により、微細機能デバイスを含むシステムを構成することができる。この手法の従来技術との大きな違いは、加工・配線にＦＩＢ装置を用いる点だけではなく、対象となる微細機能デバイスが微細であるため、集積化の操作が顕微鏡下で行われる点である。さらに、極微細構造体の配線接続部と、基盤構造体との段差が無いようにしたので、配線のための堆積膜を確実に形成することができる。
【００３７】
このシステム構成の技術を用いれば、例えば従来のＣＭＯＳ−ＬＳＩの機能ブロックの一部を、例えば単電子デバイス、カーボンナノチューブデバイス等の従来のＣＭＯＳプロセスとは統合することが困難な、新しいタイプの極微細機能デバイスで置き換えることが可能となる。また、この技術は、デバイスの性能評価、あるいは、故障解析にも適用可能である。たとえば、微細機能デバイスの各種の性能測定が可能な回路を含む基盤を用意しておき、その上に被測定対象となる微細機能デバイスを集積化すれば、高精度にデバイスの性能評価が可能である。
【００３８】
さらに、この技術はＬＳＩと言った電子デバイス以外の分野にも適用が可能である。たとえば、走査プローブ顕微鏡のプローブ上に、微細な物性評価用のデバイスを搭載することも可能である。あるいは、石英基板上のマイクロ流路内に計測用のデバイスを設置することも可能である。
【００３９】
本発明の背景には、ＦＩＢ技術が取り扱う構造体を機能デバイスとして動作させることを可能にするナノ加工技術の急速な進歩がある。両技術の進歩により、今後、本発明の応用領域が拡大することが予想される。
【実施例１】
【００４０】
本実施例では、ＬＳＩ上のＳi単電子デバイス回路を例としている。まず、図１に示すように、基盤構造体となるＣＭＯＳ−ＬＳＩ１０を従来技術で作製する。ＣＭＯＳ−ＬＳＩ１０には、機能回路ブロック１１や電極１２が形成されている。設計段階で、極微細機能デバイスを搭載する１０ミクロンｍ角程度の搭載領域１３を設けておく。搭載領域１３の周囲には、ＣＭＯＳ−ＬＳＩと極微細機能デバイスとが入出力電気信号をやりとりするための複数の電極構造を形成しておく。この電極構造は接続電極１３Ａで構成される。
【００４１】
さらに、極微細機能デバイスを別途作製する。本実施例では、図２に示すように、極微細機能デバイス基板２０にＳi単電子デバイスである極微細機能デバイス２１Ａを形成している。このデバイスについては、次の参考文献１に記載されている。
参考文献１：Y. Takahashi, M. Nagase, H. Namatsu, K. Kurihara, K. Iwadate, Y. Nakajima, S. Horiguchi, K. Murase and M. Tabe : Electron. Lett. 31 (1995) 136.
【００４２】
Ｓi単電子デバイスは、通常のＣＭＯＳ−ＬＳＩと同様の設備で作製可能である。しかし、Ｓi単電子デバイスの構造パラメータはＣＭＯＳのそれと大きく異なるため、Ｓi単電子デバイスをＣＭＯＳデバイスと同一基板上に混載することは困難である。また、１つの単電子デバイスは、動作に必須の部分が１０ｎｍ角という極微細である上に、デバイスを流れる電流がゲート電圧によって周期的に変調されるという特異な特性のために、論理回路を構成する際に、従来と異なる回路構成が可能であり、少ない素子数でＣＭＯＳ回路と同じ論理を実現することが可能である。さらに、原理的に低消費電力デバイスであるため、高密度な配置が可能である。このため、１０ミクロンメートル角程度でも十分に高機能なデバイスが作製できる。
【００４３】
Ｓi単電子デバイスは前述のような長所を持つ一方、駆動能力が小さいという短所がある。駆動能力が小さいため、単電子デバイスを出力デバイスとして使用することは困難である。単電子デバイスで論理回路を構成した場合であっても、効率的な回路動作を行うためには、出力回路をＣＭＯＳ回路等によって構成し、単電子デバイスの出力を増幅する必要がある。
【００４４】
そこで、本実施例では、単電子デバイスのみで構成される論理回路である極微細機能デバイス２１Ａと入出力端子２１Ｂとを有する極微細デバイスを、ＣＭＯＳ−ＬＳＩ１０の一部として構成した例を示す。先に説明したように、従来技術で作製した基盤構造体であるＣＭＯＳ−ＬＳＩ１０の一部に搭載されているのが、別途作製した単電子デバイス論理回路である。接続用電極まで形成した単電子デバイス論理回路部分を、ＦＩＢを用いて基板から切り離して、極微細構造体２１とする。
【００４５】
このとき、入出力端子２１Ｂが設けられている基板面２１Ｃから底面に向かって、極微細構造体２１の側面２１Ｄが広がるように、極微細機能デバイス基板２０から単電子デバイス論理回路部分を切り離す。つまり、極微細構造体２１の側面２１Ｄが傾斜をしている。側面２１Ｄを傾斜するためには、切り離しの際に、極微細機能デバイス基板２０を傾ければよい。このとき用いられる、良く絞った集束イオンビームは、３０ｋＶ程度に加速したＧaイオンビームであり、ビーム径は５〜３０ｎｍである。また、傾斜した側面２１Ｄが、入出力端子２１Ｂに対する配線経路の一部となる。
【００４６】
この後、図３に示すように、極微細構造体２１を基盤構造体であるＣＭＯＳ−ＬＳＩ１０に移し、図４に示すように、ＣＭＯＳ−ＬＳＩ１１の所定の位置つまり搭載領域１３に搭載する。その後、単電子デバイス回路上の接続電極である入出力端子２１Ｂと、対応する基盤構造体上の接続電極１３Ａとを、ＦＩＢの機能の一部である、タングステン膜堆積機能を用いて配線を行う。
【００４７】
図５に示すように、入出力端子２１Ｂと接続電極１３Ａとを接続する場合、タングステン膜堆積機能による金属配線を形成するとき、極微細構造体２１の側面２１Ｄが傾斜している。つまり、傾斜した側面２１Ｄが配線接続部の一部となり、配線接続部とＣＭＯＳ−ＬＳＩ１０との段差が無くなるので、側面２１Ｄでの金属配線用の膜堆積を確実に行うことができる。
【００４８】
これにより、基盤構造体上の回路と、単電子デバイス回路とが電気的に接続され、１つの機能デバイスとして動作するようになる。ここで用いた基盤構造体と極微細デバイスとを相互接続する電極配線は、従来の手法で形成される実装用の電極に比べて、大幅に小さいものとなる。このため、適切な入出力回路を介してＣＭＯＳ−ＬＳＩ１０と接続することにより、単電子デバイスのような低消費電力デバイスの特徴を損なうことなく、集積化が可能である。
【００４９】
ここまでの実施例では、基盤構造体として比較的、簡単な回路構成のＬＳＩを例示したが、図６に示すような、より複雑で高機能なＬＳＩ系でも適用が可能である。図６では、ＣＭＯＳ−ＬＳＩ３０に機能回路ブロック３１〜３３、入出力回路３４などが形成されている。入出力回路を適切に設計することにより、前述のＳi単電子デバイス回路のみならず、カーボンナノチューブ（ＣＮＴ）デバイス、ＤＮＡデバイス、自己組織化デバイス等々の非Ｓi系デバイスが、ＣＭＯＳ−ＬＳＩ３０上へ、図１〜５と同様に、極微細構造体３５として搭載が可能となる。
【００５０】
また、基盤構造体としては、たとえば、生体情報計測用の石英基板上のマイクロ流路内への計測用の極微細デバイスの集積化に本発明が適用可能なことは明白である。要は、十分に高機能な微細構造体を、従来技術で形成可能な機能を有する基盤構造体上に集積化して、より有効な機能を得られる組み合わせであれば、その種類は問わない。もちろん、複数の極微細構造デバイスを１つの基盤構造体上へ集積化することも可能である。
【００５１】
電極接続用の金属として本実施例では最も広く用いられているタングステン（原料ガス  Ｗ（ＣＯ）６）を例として挙げているが、十分に低い抵抗値が得られれば、他の金属系（例えばＰt等）でも構わない。要は、ＦＩＢによるビーム誘起反応により任意形状での堆積が可能な導電性膜であれば構わない。また、本実施例では、金属配線のみに言及しているが、配線時に分離用の絶縁構造体が必要であれば、絶縁性薄膜が堆積できるガス種を用いることにより、ＦＩＢによるビーム誘起反応により、任意形状の絶縁構造体も形成可能である。また、装置構成上の制約が無ければ、観察用のＳＥＭ（走査電子顕微鏡）の電子ビームを用いた、電子ビーム励起の堆積膜を利用することも可能である。
【００５２】
加工（切断・配線）を行う位置を指定する場合、ＦＩＢに標準的に装備されているＳＩＭ（二次イオン顕微鏡）機能を用いてもよいが、他の、よりダメージの少ない顕微鏡手法、たとえば、ＳＥＭ（走査電子顕微鏡）を併用しても構わないことは言うまでもない。
【００５３】
基板から切断した極微細デバイスを含む構造体を基盤構造体上に移送する手段については、微細な構造体を顕微鏡下（ＳＩＭやＳＥＭ）でハンドリング出来る手法であれば、手段は問わない。一般的には、先鋭な先端を有する針状の可動棒を用いて移送する手法が知られている。微細構造体を基板から切断する際に、その一端を可動棒の先端部に固定した後、微細構造体を含んでいた基板と基盤構造体を入れ替えて、基盤構造体上の所望の位置に、切り出した微細構造体を設置できればよいわけで、微細構造体の移送用の棒は、上下動のみでも移送は可能である。勿論、三次元的に移動が可能であっても差し支えない。
【実施例２】
【００５４】
本実施例では、計測回路用基盤構造体上へのＳi単電子デバイスおよび回路の搭載を例としている。デバイスが微細になるにつれて、単体のテストデバイスの性能を計測することは困難となる。これは、単体デバイスに接続される計測用の電極の大きさが、対象デバイスに比べて巨大であるために、各種の寄生効果が生じるためである。
【００５５】
寄生効果を防ぐためには、デバイス単体を直接、計測用の回路に接続することが効果的である。計測用の回路を同一プロセス・同一基板上に形成できる場合は問題が無いが、たとえば、実施例１で挙げたような単電子デバイスあるいはＣＮＴデバイスのような最先端デバイスの場合、これは不可能である。このため、ＦＩＢを用いて単体デバイスを切り出し、計測用の回路をあらかじめ形成してある基盤構造体上へ設置・配線すれば、その特性の計測が可能となる。
【００５６】
この技術は、たとえば、特定の故障個所のデバイスをＦＩＢ加工により抜き出して計測し、その故障原因を解明すると言った応用も可能である。ＦＩＢ加工により扱える範囲の大きさであれば、単体デバイスのみでなく、ある程度の機能ブロック単位でも計測が可能である。要は、所望の場所の切り出しが可能であり、これをＦＩＢの配線機能により基板構造体上の電極に配線が可能であればよい。
【００５７】
図７と図８とは、前記の微細デバイスの特性解析に、本発明を適用した例を示している。本実施例では、計測回路用基盤構造体４０に計測回路ブロック４１、外部接続用電極４２があらかじめ形成されている。計測回路ブロック４１の所定の領域４３には、それぞれ４つの接続用電極が２組形成されている。つまり、４つの接続用電極４３Ａと４つの接続用電極４３Ｂとが形成されている。
【００５８】
本実施例では、極微細機能デバイス基板上に、Ｓi単電子デバイス５１Ａを１つ作製し、４つの接続用電極５１Ｂに配線したものと、複数の単電子デバイスより構成される単電子デバイス回路５２Ａに４つの接続用電極５２Ｂを配線したものとを、それぞれＦＩＢ加工により切り出す。
【００５９】
極微細構造体５１、５２の切り出しは、次の様にして行う。図９に示すように、極微細機能デバイス基板５０に作成されたデバイスを切り出す際に、ＦＩＢ傾斜加工（＋６０度）を行う。つまり、イオンビームの照射方向に対して極微細機能デバイス基板５０を傾斜させる。これによって、Ａ方向からの良く絞ったイオンビームによって、溝５０１が形成される。このとき用いられる、良く絞った集束イオンビームは、３０ｋＶ程度に加速したＧaイオンビームであり、ビーム径は５〜３０ｎｍである。つぎに、ＦＩＢ傾斜加工（−３０度）を行う。これによって、Ｂ方向からの良く絞ったイオンビームによって、溝５０２が形成される。さらに、構造体の両端部（図９の紙面の手前側と奥側）をＦＩＢ加工することにより、微細構造体が基盤から切り出される。加工により完全に基板から構造体が切り離される直前に、微細構造体の移送機構の一部を構造体の一部に接触、固定しておく。このＦＩＢ加工の際に用いる、Ｇaイオンビームは、極微細構造体上のデバイスに損傷を与えないように良く絞られている必要がある。一般的な、ＦＩＢ加工の場合には加工対象構造上に損傷防止の保護膜を堆積するため、多少のビームの拡がりは許容されるが、本実施例ではイオンビーム損傷はデバイス特性に影響を及ぼす可能性があるため、極力低減する必要がある。
【００６０】
この後、計測回路用基盤構造体４０の所定の位置つまり領域４３へ、極微細構造体５１を搭載する。そして、ＦＩＢのビーム励起反応を利用して堆積した複数の金属配線で、基盤構造体上の電極と、対応する極微細構造体５１上の単電子デバイスの電極とを接続する。
【００６１】
さらに、極微細構造体５１と同様に単電子デバイス回路を含む極微細構造体５２もＦＩＢ加工による切り出し、計測回路用基盤構造体４０の所定の位置つまり領域４３への移送、ＦＩＢ配線形成を行う。
【００６２】
このとき、図１０に示すように、極微細構造体５１の断面形状は楔形であり、極微細構造体５１の基板表面５１１に４つの接続用電極５１Ｂが作製されている。楔形に加工した極微細構造体５１を、基板表面５１１を傾斜させて計測回路用基盤構造体４０に搭載することにより、図１０に示すように、極微細構造体５１の配線接続部と計測回路用基盤構造体４０との段差が無くなるので、ＦＩＢ機能の一部であるタングステン膜堆積機能を用いて、ＦＩＢ配線５３Ａの形成を行ったときに、接続用電極５１Ｂと接続用電極４３Ａとの電気的接続を確実に行うことができる。接続用電極５２Ｂと接続用電極４３Ｂとの間のＦＩＢ配線５３Ｂも同様である。
【００６３】
本実施例では、基盤構造体上へ計測用回路が形成されている例を述べているが、単に、外部の計測器に接続可能な適当な電極群を形成した基盤構造体でも構わない。
【００６４】
計測対象のデバイスは、ＦＩＢにより堆積可能な金属で形成した電極により、電気的に接続が可能であれば、特にあらかじめ金属電極を形成していなくともよい。ＦＩＢ堆積膜により任意形状に形成した電極により、例えばソース・ドレイン・ゲートの機能を実現させることができれば、これをあらかじめ作製しておく必要はない。また、計測対象の配線電極が絶縁膜に覆われている状況でも、ＦＩＢ加工により絶縁膜を除去した後に、ＦＩＢ堆積膜により配線を施して、電気的な接続が確保できれば問題がない。
【実施例３】
【００６５】
本実施例では、極微細デバイスが走査プローブ顕微鏡（ＳＰＭ）用プローブ上の単電子デバイスセンサーである場合を例としている。走査プローブ顕微鏡用のプローブは、一般的に単一のプローブで観察対象の表面を走査することにより、各種の情報を得ている。この単一のプローブの換わりに、各種の計測機能を有する極微細デバイスを用いることができれば、その機能は飛躍的に向上する。
【００６６】
図１１は、ＳＰＭ用のプローブ６０のカンチレバー部６１の先端部に、別途作製した計測用の極微細デバイスを搭載した実施例を示す図である。プローブ６０は、四配線ＳＰＭ用プローブである。ここでは、高感度の電荷センサーとしてＳi単電子デバイスを搭載した例を示してある。プローブ６０の先端部には、極微細構造体７０が設けられている。
【００６７】
極微細構造体７０の構成を図１２および図１３に示す。図１２は、図１１の極微細構造体を示す平面図である。図１３は、図１２の部分断面を示す断面図であり、（ａ）が図１２の線Ｌ１に沿った断面を示し、（ｂ）が図１２の線Ｌ２に沿った断面を示す。センス用Ｓi単電子デバイス７１ＣがＳＯＩ基板上に既存の技術により形成されており、ＳＯＩ基板上のＭＯＳＦＥＴとして動作する適切にパターニングされたＳＯＩ−Ｓi層７１１（一部に単電子デバイスとして動作する極微細細線構造を含む）を、適当な条件で熱酸化することにより単電子デバイス化してある（前述の参考文献１参照）。極微細構造体７０では、単電子デバイス部にＳＯＩ−Ｓi層７１１をパターニングして、センス用サイドゲート７１Ｄと制御用サイドゲート７１Ｅとを取り付けた構造としてある。
【００６８】
センス用Ｓi単電子デバイス７１Ｃとセンス用サイドゲート７１Ｄと制御用のサイドゲート７１Ｅとは、Ｓiの基板７１Ａに、埋込酸化膜層７１Ｂを介して設けられている。また、センス用Ｓi単電子デバイス７１Ｃとセンス用サイドゲート７１Ｄと制御用のサイドゲート７１Ｅとは熱酸化膜７１Ｆで覆われている。
【００６９】
センス用単電子デバイス７１Ｃの特性の制御には、２種類のゲートを用いることが効果的であるため、基板コンタクト電極を利用して埋込酸化膜を介して、基板自体を裏面ゲートとして用いる。このため、このデバイスを動作させるためには、ソース電極と、ドレイン電極と、２つの制御ゲート電極（サイドゲートと基板コンタクト）とが必要であり、この電極領域をセンス用サイドゲートプローブ電極の反対側に形成してある。Ｓi単電子デバイスを含む基板を、実施例２と同様な手法で加工し、極微細構造体７０を形成する。この例では、ＦＩＢ傾斜加工（＋６０度）とＦＩＢ傾斜加工（−４５度）を行い、楔形形状を形成している。基板からの切り離し直前に、移動用のプローブに接合した後、単電子デバイスを含んでいた基板をどけて、換わりに走査プローブ顕微鏡用のプローブ６０をＦＩＢ装置内に導入する。
【００７０】
プローブ６０のカンチレバー部６１には、あらかじめ４本のＡｌ配線６１Ａ〜６１Ｄを形成しておく。走査プローブ顕微鏡用のプローブ６０、および、単電子デバイスの位置調整を行った後、カンチレバー部６１の先端部の所望の位置に、単電子デバイスが形成されている極微細構造体７０を設置する。その後、デバイスのソース・ドレイン・サイドゲート・基板コンタクト部のシリコン層を、ＦＩＢによるエッチングにより露出させ、コンタクト領域を形成する。これにより、ソース電極７１１１と、ドレイン電極７１１２と、基板コンタクト７１１３と、Ｓi層コンタクト７１１４とが形成される。
【００７１】
ソース・ドレイン・サイドゲート用のコンタクト形成のエッチングは、Ｓi層上の熱酸化膜７１Ｆを除去できればよい。基板コンタクト形成の場合は、埋込酸化膜７１Ｂを除去する必要がある。コンタクト領域形成後、つまり、ソース電極７１１１、ドレイン電極７１１２、基板コンタクト７１１３、およびＳi層コンタクト７１１４の形成後、各電極とカンチレバーのＡＩ配線６１Ａ〜６１ＤとをＦＩＢにより堆積したＷ電極６２Ａ〜６２Ｄにより接続する。
【００７２】
このようにして作製したプローブを走査プローブ顕微鏡に取り付けた後、４つの電極に適当な電圧を印加して、デバイスを動作させることにより、このプローブを超高感度の電荷計として用い、高分解能に各種の電荷分布を計測することが可能である。
【００７３】
本実施例では、プローブ先端に搭載する極微細デバイスの例として、高感度の電荷計の一種である単電子デバイスを挙げたが、他の有益な機能を有するデバイスでも構わない。たとえば、局所的な抵抗測定が可能な四探針プローブ、あるいは、極微細な複数の可動プローブ（ナノマニピュレター）等、各種のデバイスが搭載可能である。走査用のプローブと先端の構造体とを別々に作製することにより、利用できる先端の構造体の作製の自由度が大幅に増大し、各種の高感度な機能デバイスをセンサーとして利用することが可能となる。
【００７４】
また、基盤構造体であるプローブとして、単純な配線のみを有する構造を挙げたが、自己検知機能（ピエゾ抵抗体により撓みの検知が可能）のような、より複雑な機能を有するプローブのカンチレバー部を利用してもよい。
【００７５】
また、カンチレバー上に配置する配線は４本に限定されている訳ではなく、先端に搭載する機能デバイスの必要に応じて増減させればよい。要は、既存技術で実現可能なプローブのカンチレバー先端部に、通常の特別な機能を有さない１本の単純なプローブの換わりに、別途作製した複数の電極を有する機能デバイスを、ＦＩＢ加工技術を用いて搭載してあれば良い。
【産業上の利用可能性】
【００７６】
本発明は、非常に微細なデバイス構造を集積化して用いる分野、たとえば、微細半導体装置に利用可能である。また、非常に微細なデバイス構造を検査する分野、たとえば、微細半導体装置の検査工程に利用可能である。さらに、今後、極微細なデバイスを集積化することにより、より高機能な装置が実現できる分野、たとえば、走査プローブ顕微鏡やマイクロ流路応用技術といった、微小電子機械の分野に利用可能である。
【図面の簡単な説明】
【００７７】
【図１】本発明の実施例１に用いられるＣＭＯＳ−ＬＳＩを示す斜視図である。
【図２】実施例１で用いられる極微細機能デバイスを説明する斜視図である。
【図３】実施例１による極微細構造体の搭載を説明する斜視図である。
【図４】実施例１による極微細構造体の搭載を説明する斜視図である。
【図５】実施例１による配線形成を説明する斜視図である。
【図６】実施例１による他のＣＭＯＳ−ＬＳＩを示す斜視図である。
【図７】実施例２による特性解析を説明する平面図である。
【図８】図７の領域の部分を拡大した様子を示す斜視図である。
【図９】実施例２による極微細構造体の切り出しを説明する説明図である。
【図１０】実施例２による金属配線を説明する説明図である。
【図１１】実施例３による走査プローブ顕微鏡用のプローブを示す斜視図である。
【図１２】図１１の極微細構造体を示す平面図である。
【図１３】図１２の部分断面を示す断面図であり、（ａ）が図１２の線Ｌ１に沿った断面を示し、（ｂ）が図１２の線Ｌ２に沿った断面を示す。
【図１４】従来技術を説明するための説明図である。
【符号の説明】
【００７８】
１０、３０  ＣＭＯＳ−ＬＳＩ
１１、３１〜３３  機能回路ブロック
１２  電極
１３  搭載領域
１３Ａ  接続電極
２０  極微細機能デバイス基板
２１、３５  極微細構造体
２１Ａ  極微細機能デバイス
２１Ｂ  入出力端子
２１Ｃ  基板面
２１Ｄ  側部
３４  入出力回路
４０  計測回路用基盤構造体
４１  計測回路ブロック
４２  外部接続用電極
４３Ａ、４３Ｂ  接続用電極
５０  極微細機能デバイス基板
５０１  溝
５１、５２  極微細構造体
５１１  基板表面
５１Ａ  Ｓi単電子デバイス
５１Ｂ  接続用電極
６０  プローブ
６１  カンチレバー部
６１Ａ〜６１Ｄ  Ａｌ配線
６２Ａ〜６２Ｄ  Ｗ電極
７０  極微細構造体
７１１  ＳＯＩ−Ｓi層
７１１１  ソース電極
７１１２  ドレイン電極
７１１３  基板コンタクト
７１１４  Ｓi層コンタクト
７１Ａ  基板
７１Ｂ  埋込酸化膜層
７１Ｃ  センス用Ｓi単電子デバイス
７１Ｄ  センス用サイドゲート
７１Ｅ  制御用のサイドゲート
７１Ｆ  熱酸化膜
【図１】
2005026609.tif 000003
【図２】
2005026609.tif 000004
【図３】
2005026609.tif 000005
【図４】
2005026609.tif 000006
【図５】
2005026609.tif 000007
【図６】
2005026609.tif 000008
【図７】
2005026609.tif 000009
【図８】
2005026609.tif 000010
【図９】
2005026609.tif 000011
【図１０】
2005026609.tif 000012
【図１１】
2005026609.tif 000013
【図１２】
2005026609.tif 000014
【図１３】
2005026609.tif 000015
【図１４】
2005026609.tif 000016