(57)【要約】【課題】  オフセットキャンセル動作が速いオフセット補償機能付駆動回路を提供する。【解決手段】  このオフセット補償機能付駆動回路２５では、ノードＮ２２と低電位ＶＬ１のラインとの間にスイッチＳ４および定電流回路３０を直列接続し、スイッチＳ１，Ｓ２とともにスイッチＳ４をオンさせる。前回よりも高い電位ＶＩを入力ノードＮ２０に印加してスイッチＳ１，Ｓ２をオンさせると、キャパシタ２６を介してノードＮ２２の電位ＶＯが上昇するが、スイッチＳ４をオンさせることにより、上昇した電位Ｖ２２を迅速に所定値に低下させることができる。したがって、オフセットキャンセル動作を迅速に行なうことができる。【選択図】        図５
2005102108.tif 000002
【特許請求の範囲】
【請求項１】
オフセット補償機能付駆動回路であって、
出力ノードに第１の極性の電流を流す第１のトランジスタと、前記出力ノードに第２の極性の電流を流す第１の電流制限回路とを含み、入力ノードの電位に応じた電位を前記出力ノードに出力する駆動回路、
その一方電極が前記入力ノードに接続されたキャパシタ、
第１の期間において、前記入力ノードに所定の電位を与えるとともに前記キャパシタの他方電極を前記出力ノードに接続し、前記キャパシタを前記駆動回路のオフセット電圧に充電させる第１の切換回路、
前記第１の期間の後の第２の期間において、前記キャパシタの他方電極に入力電位を与え、該入力電位に応じた電位を前記出力ノードに出力させる第２の切換回路、および
前記第１の期間内の第３の期間に活性化され、前記出力ノードに前記第２の極性の電流を流す第２の電流制限回路を備える、オフセット補償機能付駆動回路。
【請求項２】
前記第２の電流制限回路の電流は、前記第１の電流制限回路の電流よりも大きい、請求項１に記載のオフセット補償機能付駆動回路。
【請求項３】
前記第１のトランジスタの第１の電極は第１の電位のラインに接続され、その第２の電極は前記出力ノードに接続され、その制御電極は前記入力ノードに接続され、
前記第１の電流制限回路は、前記出力ノードと第２の電位のラインに接続されている、請求項１または請求項２に記載のオフセット補償機能付駆動回路。
【請求項４】
前記第１のトランジスタは、第１の導電形式であって、その第１の電極は第１の電位のラインに接続され、その第２の電極は前記出力ノードに接続され、
前記第１の電流制限回路は、前記出力ノードと第２の電位のラインに接続され、
前記駆動回路は、
さらに、第３の電位のラインと前記第１のトランジスタの制御電極との間に接続され、前記第１のトランジスタの制御電極に前記第１の極性の電流を流す第３の電流制限回路、および
その第１の電極が前記第１のトランジスタの制御電極に接続され、その第２の電極が第４の電位を受け、その制御電極が前記入力ノードに接続され、前記第１のトランジスタの制御電極に前記第２の極性の電流を流す第２の導電形式の第２のトランジスタを含む、請求項１または請求項２に記載のオフセット補償機能付駆動回路。
【請求項５】
前記駆動回路は、
さらに、前記第１のトランジスタの第２の電極と前記出力ノードとの間に介挿され、その制御電極が前記出力ノードに接続された第２の導電形式の第３のトランジスタ、および
前記第１のトランジスタの制御電極と前記第２のトランジスタの第１の電極との間に介挿され、その制御電極が前記第１のトランジスタの制御電極に接続された第１の導電形式の第４のトランジスタを含む、請求項４に記載のオフセット補償機能付駆動回路。
【請求項６】
前記第１のトランジスタの第１の電極は第１の電位のラインに接続され、その第２の電極は前記出力ノードに接続され、
前記第１の電流制限回路は、前記出力ノードと第２の電位のラインに接続され、
前記駆動回路は、さらに、それらの制御電極がそれぞれ前記入力ノードおよび出力ノードに接続され、それらの第１の電極が互いに接続された第２および第３のトランジスタを有し、前記出力ノードの電位が前記入力ノードの電位に一致するように前記第１のトランジスタの制御電極の電位を制御する差動増幅器を含む、請求項１または請求項２に記載のオフセット補償機能付駆動回路。
【請求項７】
前記第１のトランジスタは第１の導電形式であり、
前記第２および第３のトランジスタはともに第２の導電形式である、請求項６に記載のオフセット補償機能付駆動回路。
【請求項８】
前記第１〜第３のトランジスタは同じ導電形式である、請求項６に記載のオフセット補償機能付駆動回路。
【請求項９】
前記所定の電位は、前記入力電位である、請求項１から請求項８のいずれかに記載のオフセット補償機能付駆動回路。
【請求項１０】
前記所定の電位は、一定の基準電位である、請求項１から請求項８のいずれかに記載のオフセット補償機能付駆動回路。
【請求項１１】
前記第１および第２の電流制限回路の各々は定電流回路である、請求項１から請求項１０のいずれかに記載のオフセット補償機能付駆動回路。
【請求項１２】
前記第１および第２の電流制限回路の各々は抵抗素子である、請求項１から請求項１０のいずれかに記載のオフセット補償機能付駆動回路。
【請求項１３】
請求項１から請求項１２のいずれかに記載のオフセット補償機能付駆動回路を２組備え、
一方のオフセット補償機能付駆動回路の前記第１および第２の極性はそれぞれ正および負極性であり、他方のオフセット補償機能付駆動回路の前記第１および第２の極性はそれぞれ負および正極性であり、
さらに、前記第２の期間の後の第４の期間において、２組のオフセット補償機能付駆動回路の出力ノードを接続する第３の切換回路を備える、オフセット補償機能付駆動回路。
【請求項１４】
請求項１から請求項１３のいずれかに記載のオフセット補償機能付駆動回路、および
前記オフセット補償機能付駆動回路の出力電位に応じてその光透過率が変化する液晶セルを備える、液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はオフセット補償機能付駆動回路およびそれを用いた液晶表示装置に関し、特に、駆動回路のオフセット電圧を補償するオフセット補償機能を有するオフセット補償機能付駆動回路およびそれを用いた液晶表示装置に関する。
【背景技術】
【０００２】
従来より、駆動回路とオフセット補償回路を有するオフセット補償機能付駆動回路が提案されている。駆動回路は、そのゲートが入力ノードに接続され、そのソースが出力ノードに接続されたＮ型トランジスタと、出力ノードから定電流を流出させる定電流回路とを含み、入力ノードの電位よりもＮ型トランジスタのしきい値電圧だけ低い電位を出力ノードに出力する。Ｎ型トランジスタのしきい値電圧は、この駆動回路のオフセット電圧となる。オフセット補償回路は、その一方電極がＮ型トランジスタのゲートに接続されたキャパシタを含み、Ｎ型トランジスタのゲートに入力電位を与えるとともにキャパシタの他方電極を出力ノードに接続してキャパシタをオフセット電圧に充電させた後、キャパシタの他方電極に入力電位を与える。これにより、駆動回路のオフセット電圧がキャンセルされ、入力電位に等しい電位が出力ノードに出力される（たとえば特許文献１参照）。
【特許文献１】特開平３−１３９９０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、従来のオフセット補償機能付駆動回路では、Ｎ型トランジスタのゲートに前回の入力電位よりも高い入力電位を与えるとともにキャパシタの他方電極を出力ノードに接続すると、容量結合によって出力ノードの電位が上昇し、出力電位が所定の電位に降下し安定するまでに時間がかかり、オフセットキャンセル動作を迅速に行なうことができないという問題があった。定電流回路の電流値を大きくすれば出力電位が降下し安定するまでの時間を短縮化することができるが、Ｎ型トランジスタおよび定電流回路に流れる貫通電流が大きくなり、消費電力が増大してしまう。
【０００４】
それゆえに、この発明の主たる目的は、オフセットキャンセル動作が速く、消費電力が小さなオフセット補償機能付駆動回路と、それを用いた液晶表示装置を提供することである。
【課題を解決するための手段】
【０００５】
この発明に係るオフセット補償機能付駆動回路は、出力ノードに第１の極性の電流を流す第１のトランジスタと、出力ノードに第２の極性の電流を流す第１の電流制限回路とを含み、入力ノードの電位に応じた電位を出力ノードに出力する駆動回路と、その一方電極が入力ノードに接続されたキャパシタと、第１の期間において、入力ノードに所定の電位を与えるとともにキャパシタの他方電極を出力ノードに接続し、キャパシタを駆動回路のオフセット電圧に充電させる第１の切換回路と、第１の期間の後の第２の期間において、キャパシタの他方電極に入力電位を与え、その入力電位に応じた電位を出力ノードに出力させる第２の切換回路と、第１の期間内の第３の期間に活性化され、出力ノードに第２の極性の電流を流す第２の電流制限回路とを備えたものである。
【０００６】
また、この発明に係る液晶表示装置は、上記オフセット補償機能付駆動回路と、オフセット補償機能付駆動回路の出力電位に応じてその光透過率が変化する液晶セルとを備えたものである。
【発明の効果】
【０００７】
この発明に係るオフセット補償機能付駆動回路では、入力ノードに所定の電位を与えるとともにキャパシタの他方電極を出力ノードに接続してキャパシタを駆動回路のオフセット電圧に充電させる第１の期間内の第３の期間内に、第２の電流制限回路を活性化させて出力ノードに第２の極性の電流を流す。したがって、出力ノードの電位を迅速に所定の電位に変化させすることができ、オフセットキャンセル動作を迅速に行なうことができる。また、第２の定電流回路を第３の期間のみ活性化させるので、消費電力が小さくて済む。
【０００８】
また、この発明に係る液晶表示装置では、上記オフセット補償機能付駆動回路によって液晶セルを駆動するので、駆動速度の高速化および消費電力の低減化を図ることができる。
【発明を実施するための最良の形態】
【０００９】
［実施の形態１］
図１は、この発明の実施の形態１によるカラー液晶表示装置の構成を示すブロック図である。図１において、このカラー液晶表示装置は、液晶パネル１、垂直走査回路７および水平走査回路８を備え、たとえば携帯電話機に設けられる。
【００１０】
液晶パネル１は、複数行複数列に配列された複数の液晶セル２と、各行に対応して設けられた走査線４および共通電位線５と、各列に対応して設けられたデータ線６とを含む。液晶セル２は、各行において３つずつ予めグループ化されている。各グループの３つの液晶セル２には、それぞれＲ，Ｇ，Ｂのカラーフィルタが設けられている。各グループの３つの液晶セル２は、１つの画素３を構成している。
【００１１】
各液晶セル２には、図２に示すように、液晶駆動回路１０が設けられている。液晶駆動回路１０は、Ｎ型トランジスタ１１およびキャパシタ１２を含む。Ｎ型トランジスタ１１は、データ線６と液晶セル２の一方電極２ａとの間に接続され、そのゲートは走査線４に接続される。キャパシタ１２は、液晶セル２の一方電極２ａと共通電位線５との間に接続される。液晶セル２の他方電極には共通電位ＶＣＯＭが与えられ、共通電位線５には共通電位ＶＣＯＭが与えられる。
【００１２】
図１に戻って、垂直走査回路７は、画像信号に従って、複数の走査線４を所定時間ずつ順次選択し、選択した走査線４を選択レベルの「Ｈ」レベルにする。走査線４が選択レベルの「Ｈ」レベルにされると、図２のＮ型トランジスタ１１が導通し、その走査線４に対応する各液晶セル２の一方電極２ａとその液晶セル２に対応するデータ線６とが結合される。
【００１３】
水平走査回路８は、画像信号に従って、垂直走査回路７によって１本の走査線４が選択されている間に各データ線６に階調電位ＶＧを与える。液晶セル２の光透過率は、階調電位ＶＧのレベルに応じて変化する。垂直走査回路７および水平走査回路８によって液晶パネル１の全液晶セル２が走査されると、液晶パネル１に１つの画像が表示される。
【００１４】
図３は、図１に示した水平走査回路８の要部を示す回路図である。図３において、この水平走査回路８は、各データ線６に階調電位ＶＧを与える前に各データ線６の電位をプリチャージ電位ＶＰＣにするためのイコライザ＋プリチャージ回路１５を含む。
【００１５】
イコライザ＋プリチャージ回路１５は、各データ線６に対応して設けられたスイッチ１６と、各隣接する２つのデータ線６に対応して設けられたスイッチ１７とを含む。スイッチ１６の一方端子はプリチャージ電位ＶＰＣを受け、その他方端子は対応のデータ線６に接続される。スイッチ１６は、プリチャージ信号φＰＣが活性化レベルの「Ｈ」レベルにされたことに応じてオンされる。スイッチ１６がオンされると、各データ線６はプリチャージ電位ＶＰＣにされる。スイッチ１７は、２つのデータ線６間に接続され、イコライズ信号φＥＱが活性化レベルの「Ｈ」レベルにされたことに応じてオンされる。スイッチ１７がオンされると、全データ線６の電位が平均化される。スイッチ１６，１７がオフにされた後、各データ線６に階調電位ＶＧが与えられる。ここでは、プリチャージ電位ＶＣＰを０Ｖとする。
【００１６】
図４は、データ線６に階調電位ＶＧを与えるための階調電位発生回路２０およびオフセット補償機能付駆動回路２５を含む。階調電位発生回路２０およびオフセット補償機能付駆動回路２５は、データ線６の数だけ設けられている。
【００１７】
階調電位発生回路２０は、高電位ＶＨ（たとえば５Ｖ）のラインと低電位ＶＬ（たとえば０Ｖ）のラインとの間に直列接続されたｎ＋１個（ただし、ｎは自然数である）の抵抗素子２１．１〜２１．ｎ＋１と、ｎ＋１個の抵抗素子２１．１〜２１．ｎ＋１の間のｎ個のノードと出力ノード２０ａとの間にそれぞれ接続されたｎ個のスイッチ２２．１〜２２．ｎとを含む。
【００１８】
ｎ＋１個の抵抗素子２１．１〜２１．ｎ＋１の間のｎ個のノードには、それぞれｎ段階の電位が現われる。スイッチ２２．１〜２２．ｎは、画像濃度信号φＰによって制御され、それらのうちのいずれか１つのみが導通状態にされる。出力ノード２０ａには、ｎ段階の電位のうちのいずれか１つの段階の電位が階調電位ＶＧとして出力される。オフセット補償機能付駆動回路２５は、選択されたデータ線６が階調電位ＶＧになるようにデータ線６に電流を供給する。
【００１９】
図５は、オフセット補償機能付駆動回路２５の構成を示す回路図である。図５において、このオフセット補償機能付駆動回路２５は、スイッチＳ１〜Ｓ５、キャパシタ２６、プッシュ型駆動回路２７および定電流回路３０を備え、駆動回路２７はＮ型トランジスタ２８および定電流回路２９を含む。プリチャージ電位ＶＣＰは０Ｖであり、階調電位は０Ｖ〜５Ｖであるので、データ線６の充電を行なえばよく、放電を行なう必要はない。そこで、このカラー液晶表示装置では、プッシュ型の駆動回路２７が使用される。
【００２０】
Ｎ型トランジスタ２８は、高電位ＶＨ１（たとえば１０Ｖ）のラインとノードＮ２２との間に接続され、そのゲートはノードＮ２１に接続される。定電流回路２９は、ノードＮ２２と低電位ＶＬ１（たとえば０Ｖ）のラインとの間に接続され、ノードＮ２２から低電位ＶＬ１のラインに所定値の定電流を流す。Ｎ型トランジスタ２８の駆動電流は定電流回路２９の電流値よりも十分大きく設定されているので、Ｎ型トランジスタ２８はソースフォロア動作を行ない、ノードＮ２２の電位Ｖ２２はノードＮ２１の電位Ｖ２１よりもＮ型トランジスタ２８のしきい値電圧ＶＴＮだけ低い電位Ｖ２２＝Ｖ２１−ＶＴＮとなる。したがって、駆動回路２７のオフセット電圧ＶＯＦはＶＯＦ＝−ＶＴＮとなる。
【００２１】
スイッチＳ１は入力ノードＮ２０とノードＮ２１との間に接続され、スイッチＳ３，Ｓ２は入力ノードＮ２０とノードＮ２２との間に直列接続される。キャパシタ２６は、ノードＮ２１とスイッチＳ２，Ｓ３間のノードＮ２４との間に接続される。スイッチＳ１〜Ｓ３およびキャパシタ２６は、駆動回路２７のオフセット電圧ＶＯＦをキャンセルするためのオフセット補償回路を構成する。スイッチＳ４および定電流回路３０は、ノードＮ２２と低電位ＶＬ１のラインとの間に直列接続される。定電流回路３０の電流は、定電流回路２９の電流よりも十分に大きな値（たとえば定電流回路２９の電流の１０倍の値）に設定されている。スイッチＳ５は、ノードＮ２２と出力ノードＮ２３との間に接続される。なお、スイッチＳ４および定電流回路３０をノードＮ２２と、ＶＬ１と異なる低電位のラインとの間に接続してもよいし、スイッチＳ４および定電流回路３０の接続順を逆にしてもよい。
【００２２】
図６は、図５に示したオフセット補償機能付駆動回路２５の動作を示すタイムチャートである。ここでは、時刻ｔ０において、スイッチＳ１〜Ｓ５がともにオフされ、ノードＮ２１の電位Ｖ２１がＶ２１＝ＶＯＬ＋ＶＴＮにされ、ノードＮ２２の電位Ｖ２２がＶ２２＝ＶＯＬにされ、入力ノードＮ２０の電位ＶＩはＶ２１よりも高い電位ＶＩＨにされているものとする。
【００２３】
時刻ｔ１において、スイッチＳ１，Ｓ２，Ｓ４がオンされ、入力電位ＶＩＨとノードＮ２１の電位Ｖ２１との差の電圧ΔＶがキャパシタ２６を介してノードＮ２２に伝達され、ノードＮ２２の電位Ｖ２２がＶＯＬからＶＯＬ＋ΔＶに上昇する。一方、スイッチＳ４および定電流回路３０を介して低電位ＶＬ１のラインに大きな電流が流出し、ノードＮ２２の電位Ｖ２２が低下してある電位Ｖ１になる。定電流回路３０の電流は定電流回路２９の電流よりも十分に大きな値に設定されているので、スイッチＳ４および定電流回路３０が設けられていなかった従来（図６中の点線参照）に比べ、ノードＮ２２の電位Ｖ２２は迅速に低下する。
【００２４】
時刻ｔ２において、スイッチＳ４がオフされると、ノードＮ２２から流出する電流が減少し、ノードＮ２２の電位Ｖ２２が若干上昇してＶ２＝ＶＩＨ−ＶＴＮとなり、キャパシタ２６はオフセット電圧ＶＯＦ＝−ＶＴＮに充電される。時刻ｔ４において、スイッチＳ１，Ｓ２がオフすると、オフセット電圧ＶＯＦ＝−ＶＴＮはキャパシタ２６によって保持される。
【００２５】
時刻ｔ５において、スイッチＳ３がオンされると、ノードＮ２１の電位Ｖ２１は入力電位ＶＩからキャパシタ２６の端子間電圧ＶＯＦ＝−ＶＴＮを減算した電位Ｖ２１＝ＶＩ＋ＶＴＮとなり、ノードＮ２２の電位Ｖ２２はＶ２２＝Ｖ２１−ＶＴＮ＝ＶＩ＋ＶＴＮ−ＶＴＮ＝ＶＩとなる。このようにして駆動回路２５のオフセット電圧ＶＯＦがキャンセルされる。この後、スイッチＳ５がオンされてデータ線６の電位はＶＯ＝ＶＩにされる。
【００２６】
この実施の形態１では、ノードＮ２２と低電位ＶＬ１のラインとの間にスイッチＳ４および定電流回路３０を直列接続し、スイッチＳ１，Ｓ２とともにスイッチＳ４をオンさせるので、容量結合によって上昇したノードＮ２２の電位Ｖ２２を迅速に低下させることができる。したがって、オフセットキャンセル動作を迅速に行なうことができ、データ線６の電位を迅速に駆動することができる。
【００２７】
また、オフセットキャンセル期間ｔ１〜Ｔ４のうちの初期期間ｔ１〜ｔ２のみスイッチＳ４をオンさせるので、消費電流の増大を抑制することができる。
【００２８】
図７は、この実施の形態１の変更例を示す回路図である。図７を参照して、この変更例では、図５のオフセット補償機能付駆動回路２５のプッシュ型駆動回路２７がプッシュ型駆動回路３５で置換される。プッシュ型駆動回路３５は、プッシュ型駆動回路２７に定電流回路３６およびＰ型トランジスタ３７を追加したものである。定電流回路３６は、高電位ＶＨ２（たとえば１０Ｖ）のラインとＮ型トランジスタ２８のゲート（ノードＮ３６）との間に接続され、高電位ＶＨ２のラインからノードＮ３６に所定値の定電流を流す。Ｐ型トランジスタ３７は、ノードＮ３６と低電位ＶＬ２（たとえば０Ｖ）のラインとの間に接続され、そのゲートはノードＮ２１に接続される。Ｐ型トランジスタ３７の駆動電流は定電流回路３６の電流値よりも十分大きく設定されているので、Ｐ型トランジスタ３７はソースフォロア動作を行ない、ノードＮ３６の電位Ｖ３６はノードＮ２１の電位Ｖ２１よりもＰ型トランジスタ３７のしきい値電圧ＶＴＰの絶対値｜ＶＴＰ｜だけ高い電位Ｖ３６＝Ｖ２１＋｜ＶＴＰ｜となる。したがって、ノードＮ２２の電位Ｖ２２はＶ２２＝Ｖ２１＋｜ＶＴＰ｜−ＶＴＮとなり、この駆動回路３５のオフセット電圧ＶＯＦはＶＯＦ＝｜ＶＴＰ｜−ＶＴＮとなる。この変更例でも、実施の形態１と同じ効果が得られる。
【００２９】
図８は、この実施の形態１の他の変更例を示す回路図である。図８を参照して、この変更例では、図５のオフセット補償機能付駆動回路２５のプッシュ型駆動回路２７がプッシュ型駆動回路４０で置換される。プッシュ型駆動回路４０は、図７のプッシュ型駆動回路３５にＮ型トランジスタ４１およびＰ型トランジスタ４２を追加したものである。Ｎ型トランジスタ４１は、ノードＮ３６とＰ型トランジスタ３７のソースとの間に介挿され、そのゲートはノードＮ３６に接続される。Ｐ型トランジスタ４２は、Ｎ型トランジスタ２８のソースとノードＮ２２との間に介挿され、そのゲートはノードＮ２２に接続される。トランジスタ４１，４２の各々は、ダイオード素子を構成する。ノードＮ３６の電位Ｖ３６はＶ３６＝Ｖ２１＋｜ＶＴＰ｜＋ＶＴＮとなる。したがって、ノードＮ２２の電位Ｖ２２はＶ２２＝Ｖ３６−｜ＶＴＰ｜−ＶＴＮ＝Ｖ２１となり、この駆動回路４０のオフセット電圧ＶＯＦは０Ｖとなる。ただし、トランジスタのしきい値電圧がばらついてＮ型トランジスタ４１と２８のしきい値電圧が一致しない場合や、Ｐ型トランジスタ３７と４２のしきい値電圧が一致しない場合は、オフセット電圧ＶＯＦは０Ｖにならない。この変更例でも、実施の形態１と同じ効果が得られる。
【００３０】
[実施の形態２]
図９は、この発明の実施の形態２によるカラー液晶表示装置のオフセット補償機能付駆動回路４５の構成を示す回路図である。図９において、このオフセット補償機能付駆動回路４５が図５のオフセット補償機能付駆動回路２５と異なる点は、プッシュ型駆動回路２７および定電流回路３０がそれぞれプル型駆動回路４６および定電流回路４９と置換されている点である。このカラー液晶表示装置では、プリチャージ電位ＶＣＰは５Ｖであり、階調電位は０Ｖ〜５Ｖであるので、データ線６の放電を行なえばよく、充電を行なう必要はない。そこで、このカラー液晶表示装置では、プル型の駆動回路４６が使用される。
【００３１】
プル型駆動回路４６は、定電流回路４７およびＰ型トランジスタ４８を含む。定電流回路４７は、高電位ＶＨ２（たとえば１０Ｖ）のラインとノードＮ２２との間に接続され、高電位ＶＨ２のラインからノードＮ２２に所定値の定電流を流す。Ｐ型トランジスタ４８は、ノードＮ２２と低電位ＶＬ２（たとえば０Ｖ）のラインとの間に接続され、そのゲートはノードＮ２１に接続される。Ｐ型トランジスタ４８の駆動電流は定電流回路４７の電流値よりも十分大きく設定されているので、Ｐ型トランジスタ４８はソースフォロア動作を行ない、ノードＮ２２の電位Ｖ２２はノードＮ２１の電位Ｖ２１よりもＰ型トランジスタ４８のしきい値電圧ＶＴＰの絶対値｜ＶＴＰ｜だけ高い電位Ｖ２２＝Ｖ２１＋｜ＶＴＰ｜となる。したがって、駆動回路４６のオフセット電圧ＶＯＦはＶＯＦ＝｜ＶＴＰ｜となる。定電流回路４９およびスイッチＳ４は、高電位ＶＨ２のラインとノードＮ２２との間に直列接続される。定電流回路４９の電流は、定電流回路４７の電流よりも十分に大きな値（たとえば定電流回路４７の電流の１０倍の値）に設定されている。なお、定電流回路４９およびスイッチＳ４をＶＨ２と異なる高電位のラインとノードＮ２２との間に接続してもよいし、定電流回路４９およびスイッチＳ４の接続順を逆にしてもよい。
【００３２】
図１０は、図９に示したオフセット補償機能付駆動回路４５の動作を示すタイムチャートである。ここでは、時刻ｔ０において、スイッチＳ１〜Ｓ４がともにオフされ、ノードＮ２１の電位Ｖ２１がＶ２１＝ＶＯＨ−│ＶＴＰ│にされ、ノードＮ２２の電位ＶＯがＶ２２＝ＶＯＨにされ、入力ノードＮ２０の電位ＶＩはＶ２１よりも低い電位ＶＩＬにされているものとする。
【００３３】
時刻ｔ１において、スイッチＳ１，Ｓ２，Ｓ４がオンされ、入力電位ＶＩＬとノードＮ２１の電位Ｖ２１との差の電圧ΔＶがキャパシタ２６を介してノードＮ２２に伝達され、ノードＮ２２の電位Ｖ２２がＶＯＨからＶＯＨ−ΔＶに低下する。一方、定電流回路４９およびスイッチＳ４を介してノードＮ２２に大きな電流が流入し、ノードＮ２２の電位Ｖ２２が上昇してある電位Ｖ３になる。定電流回路４９の電流は定電流回路４７の電流よりも十分に大きな値に設定されているので、定電流回路４９およびスイッチＳ４が設けられていなかった従来（図１０中の点線参照）に比べ、ノードＮ２２の電位Ｖ２２は迅速に上昇する。
【００３４】
時刻ｔ２において、スイッチＳ４がオフされると、ノードＮ２２に流入する電流が減少し、ノードＮ２２の電位Ｖ２２が若干低下してＶ４＝ＶＩＬ＋│ＶＴＰ│となり、キャパシタ２６はオフセット電圧ＶＯＦ＝│ＶＴＰ│に充電される。時刻ｔ４において、スイッチＳ１，Ｓ２がオフすると、オフセット電圧ＶＯＦ＝│ＶＴＰ│はキャパシタ２６によって保持される。
【００３５】
時刻ｔ５において、スイッチＳ３がオンされると、ノードＮ２１の電位Ｖ２１は入力電位ＶＩからキャパシタ２６の端子間電圧ＶＯＦ＝│ＶＴＰ│を減算した電位Ｖ２１＝ＶＩ−│ＶＴＰ│となり、ノードＮ２２の電位Ｖ２２はＶ２２＝Ｖ２１＋│ＶＴＰ│＝ＶＩ−│ＶＴＰ│＋│ＶＴＰ│＝ＶＩとなる。このようにして駆動回路４６のオフセット電圧ＶＯＦがキャンセルされる。この後、スイッチＳ５がオンされてデータ線６の電位はＶＯ＝ＶＩにされる。
【００３６】
この実施の形態２では、高電位ＶＨ２のラインとノードＮ２２との間に定電流回路４９およびスイッチＳ４を直列接続し、スイッチＳ１，Ｓ２とともにスイッチＳ４をオンさせるので、容量結合によって低下したノードＮ２２の電位Ｖ２２を迅速に上昇させることができる。したがって、オフセットキャンセル動作を迅速に行なうことができ、データ線６の電位を迅速に駆動することができる。
【００３７】
また、オフセットキャンセル期間ｔ１〜Ｔ４のうちの初期期間ｔ１〜ｔ２のみスイッチＳ４をオンさせるので、消費電流の増大を抑制することができる。
【００３８】
図１１は、この実施の形態２の変更例を示す回路図である。図１１を参照して、この変更例では、図９のオフセット補償機能付駆動回路４５のプル型駆動回路４６がプル型駆動回路５０で置換される。プル型駆動回路５０は、プル型駆動回路４６にＮ型トランジスタ５１および定電流回路５２を追加したものである。Ｎ型トランジスタ５１は、高電位ＶＨ１（たとえば１０Ｖ）のラインとＰ型トランジスタ４８のゲート（ノードＮ５０）との間に接続され、そのゲートはノードＮ２１に接続される。定電流回路５２は、ノードＮ５０と低電位ＶＬ２（たとえば０Ｖ）のラインとの間に接続され、ノードＮ５０から低電位ＶＬ２のラインに所定値の定電流を流す。Ｎ型トランジスタ５１の駆動電流は定電流回路５２の電流値よりも十分大きく設定されているので、Ｎ型トランジスタ５１はソースフォロア動作を行ない、ノードＮ５０の電位Ｖ５０はノードＮ２１の電位Ｖ２１よりもＮ型トランジスタ５１のしきい値電圧ＶＴＮだけ低い電位Ｖ５０＝Ｖ２１−ＶＴＮとなる。したがって、ノードＮ２２の電位Ｖ２２はＶ２２＝Ｖ２１−ＶＴＮ＋｜ＶＴＰ｜となり、この駆動回路５０のオフセット電圧ＶＯＦはＶＯＦ＝−ＶＴＮ＋｜ＶＴＰ｜となる。この変更例でも、実施の形態２と同じ効果が得られる。
【００３９】
図１２は、この実施の形態２の他の変更例を示す回路図である。図１２を参照して、この変更例では、図９のオフセット補償機能付駆動回路４５のプル型駆動回路４６がプル型駆動回路５５で置換される。プル型駆動回路５５は、図１１のプル型駆動回路５０にＰ型トランジスタ５６およびＮ型トランジスタ５７を追加したものである。Ｐ型トランジスタ５６は、Ｎ型トランジスタ５１のソースとノードＮ５０との間に介挿され、そのゲートはノードＮ５０に接続される。Ｎ型トランジスタ５７は、ノードＮ２２とＰ型トランジスタ４８のソースとの間に介挿され、そのゲートはノードＮ２２に接続される。トランジスタ５６，５７の各々は、ダイオード素子を構成する。ノードＮ５０の電位Ｖ５０はＶ５０＝Ｖ２１−ＶＴＮ−｜ＶＴＰ｜となる。したがって、ノードＮ２２の電位Ｖ２２はＶ２２＝Ｖ５０＋｜ＶＴＰ｜＋ＶＴＮ＝Ｖ２１となり、この駆動回路５５のオフセット電圧ＶＯＦは０Ｖとなる。ただし、トランジスタのしきい値電圧がばらついてＮ型トランジスタ５１と５７のしきい値電圧が一致しない場合や、Ｐ型トランジスタ５６と４８のしきい値電圧が一致しない場合は、オフセット電圧ＶＯＦは０Ｖにならない。この変更例でも、実施の形態２と同じ効果が得られる。
【００４０】
［実施の形態３］
図１３は、この発明の実施の形態３によるオフセット補償機能付駆動回路６０の構成を示す回路ブロック図である。図１３を参照して、このオフセット補償機能付駆動回路６０は、オフセット補償機能付プッシュ型駆動回路６１とオフセット補償機能付プル型駆動回路６２を並列接続したものである。オフセット補償機能付プッシュ型駆動回路６１は、実施の形態１で示した３つのオフセット補償機能付プッシュ型駆動回路２５，３５，４０のうちのいずれかと同じものである。オフセット補償機能付プル型駆動回路６２は、実施の形態２で示した３つのオフセット補償機能付プル型駆動回路４５，５０，５５のうちのいずれかと同じものである。スイッチＳ５．１，Ｓ５．２は、それぞれ駆動回路６１，６２にそれぞれ含まれているが、理解し易いように駆動回路６１，６２とは別に図示されている。出力ノードＮ２３には、負荷容量６３が接続されている。このカラー液晶表示装置では、プリチャージ電位ＶＣＰは０Ｖと５Ｖの間の電位（たとえば２．５Ｖ）であり、階調電位は０Ｖ〜５Ｖであるので、データ線６の充放電を行なう必要がある。そこで、このカラー液晶表示装置では、プッシュ型駆動回路６１とプル型駆動回路６２の両方が使用される。
【００４１】
データ線６すなわち出力ノードＮ２３がプリチャージ電位ＶＣＰにプリチャージされた後、入力ノードＮ２０に階調電位ＶＧが与えられると、駆動回路６１，６２の各々において図６および図１０で示したオフセットキャンセル動作が行われ、スイッチＳ５．１，Ｓ５．２がともにオンされて出力ノードＮ２３が階調電位ＶＧに駆動される。このとき２つの駆動回路６１，６２は同じ電位を出力するので、貫通電流は流れない。また、この状態でデータ線６にプラスのノイズが発生した場合はプル型駆動回路６２が動作し、データ線６にマイナスのノイズが発生した場合はプッシュ型駆動回路６１が動作し、データ線６に生じたノイズを低い出力インピーダンスで低レベルに抑制することができる。
【００４２】
この実施の形態３では、プリチャージ電位ＶＣＰを０〜５Ｖの間の電位たとえば２．５Ｖにしたので、プリチャージ電位ＶＣＰを０Ｖまたは５Ｖにした場合に比べ、データ線６の電位を高速に設定することができ、かつ消費電力の低減化を図ることができる。
【００４３】
［実施の形態４］
図１４は、この発明の実施の形態４によるオフセット補償機能付駆動回路６５の構成を示す回路図である。図１４を参照して、このオフセット補償機能付駆動回路６５は、図５のオフセット補償機能付駆動回路２５のスイッチＳ１の一方端子を入力ノードＮ２０の代わりに基準電位ＶＲのノードＮ６０に接続したものである。基準電位ＶＲは、液晶表示装置の外部から直接供給してもよいし、液晶表示装置内に設けられた低出力インピーダンスの電源回路から供給してもよい。入力ノードＮ２０は、スイッチＳ３の一方端子に接続されている。スイッチＳ１〜Ｓ４の制御方法は、実施の形態１で説明したとおりである。
【００４４】
図３で示した階調電位発生回路２０のうちの抵抗素子２１．１〜２１．ｎ＋１（ラダー抵抗）を複数の階調電位発生回路２０で共用する場合において、多数のオフセット補償機能付駆動回路２５に同一の階調電位ＶＧを与える場合は、抵抗素子２１．１〜２１．ｎ＋１の負荷容量値は多数のオフセット補償機能付駆動回路２５の入力容量値Ｃ０の総和になり、階調電位ＶＧの安定化に必要な時間が長くなる。しかし、オフセット補償機能付駆動回路２５を図１４のオフセット補償機能付駆動回路６５で置換すると、オフセット補償機能付駆動回路６５の入力容量は基準電位ＶＲで充電されるので、抵抗素子２１．１〜２１．ｎ＋１の負荷容量値が大幅に小さくなり、階調電位ＶＧが短時間で安定する。
【００４５】
[実施の形態５]
図１５は、この発明の実施の形態５によるカラー液晶表示装置のオフセット補償機能付駆動回路７０の構成を示す回路図である。図１５において、このオフセット補償機能付駆動回路７０が図５のオフセット補償機能付駆動回路２５と異なる点は、プッシュ型駆動回路２７がプッシュ型駆動回路７１で置換されている点である。プッシュ型駆動回路７１は、オペアンプ７２を含む。オペアンプ７２の非反転入力端子はノードＮ２１に接続され、オペアンプ７２の反転入力端子および出力端子はノードＮ２２に接続される。オペアンプ７２は、電圧フォロワを構成する。
【００４６】
図１６は、図１５に示したプッシュ型駆動回路７１を示す回路図である。図１６において、プッシュ型駆動回路７１は、Ｐ型トランジスタ７３〜７５、Ｎ型トランジスタ７６，７７および定電流回路７８，７９を含む。Ｐ型トランジスタ７３，７４は、それぞれ高電位ＶＨ２のラインとノードＮ７３，Ｎ７４の間に接続され、それらのゲートはともにノードＮ７４に接続される。Ｐ型トランジスタ７３，７４は、カレントミラー回路を構成する。Ｎ型トランジスタ７６，７７は、それぞれノードＮ７３，Ｎ７４とノードＮ７６との間に接続され、それらのゲートはそれぞれノードＮ２１，Ｎ２２に接続される。Ｎ型トランジスタ７６，７７のゲートは、それぞれオペアンプ７２の非反転入力端子および反転入力端子を構成する。定電流回路７８は、ノードＮ７６と低電位ＶＬ２のラインとの間に接続され、ノードＮ７６から低電位ＶＬ２のラインに所定の定電流を流す。Ｐ型トランジスタ７３，７４、Ｎ型トランジスタ７６，７７および定電流回路７８は、差動増幅器を構成する。Ｐ型トランジスタ７５は、高電位ＶＨ３のラインとノードＮ２２との間に接続され、そのゲートはノードＮ７３に接続される。定電流回路７９は、ノードＮ２２と低電位ＶＬ３のラインとの間に接続され、ノードＮ２２から低電位ＶＬ３のラインに所定の定電流を流す。定電流回路７９の電流は、定電流回路３０の電流の１０分の１程度に設定されている。Ｐ型トランジスタ７５と定電流回路７９の間のノードは、オペアンプ７２の出力端子を構成する。
【００４７】
次に、このプッシュ型駆動回路７１の動作について説明する。Ｎ型トランジスタ７７には、ノードＮ２２の電位Ｖ２２に応じた値の電流が流れる。Ｎ型トランジスタ７７とＰ型トランジスタ７４は直列接続され、Ｐ型トランジスタ７４と７３はカレントミラー回路を構成するので、Ｐ型トランジスタ７３にはＮ型トランジスタ７７の電流に応じた値の電流が流れる。Ｎ型トランジスタ７６には、ノードＮ２１の電位Ｖ２１に応じた値の電流が流れる。
【００４８】
ノードＮ２２の電位Ｖ２２がノードＮ２１の電位Ｖ２１よりも高い場合は、Ｐ型トランジスタ７３に流れる電流がＮ型トランジスタ７６に流れる電流よりも大きくなってノードＮ７３の電位が上昇し、Ｐ型トランジスタ７５に流れる電流が減少してノードＮ２２の電位Ｖ２２が低下する。ノードＮ２２の電位Ｖ２２がノードＮ２１の電位Ｖ２１よりも低い場合は、Ｐ型トランジスタ７３に流れる電流がＮ型トランジスタ７６に流れる電流よりも小さくなってノードＮ７３の電位が低下し、Ｐ型トランジスタ７５に流れる電流が増加してノードＮ２２の電位Ｖ２２が上昇する。
【００４９】
したがって、Ｎ型トランジスタ７６のしきい値電圧ＶＴＮ７６とＮ型トランジスタ７7のしきい値電圧ＶＴＮ７７とが等しい場合は、ノードＮ２２の電位Ｖ２２はノードＮ２１の電位Ｖ２１に等しくなる。しかし、Ｎ型トランジスタ７６のしきい値電圧ＶＴＮ７６とＮ型トランジスタ７７のしきい値電圧ＶＴＮ７７とが一致しない場合は、オフセット電圧ＶＯＦ＝Ｖ２２−Ｖ２１＝ＶＴＮ７７−ＶＴＮ７６が発生する。たとえばＶＴＮ７６がＶＴＮ７７よりも高い場合、Ｖ２２がＶ２１よりも低い状態で差動増幅器が安定する。このオフセット電圧ＶＯＦは、図６で示したオフセットキャンセル動作によって補償される。
【００５０】
この実施の形態５でも、実施の形態１と同じ効果が得られる。
【００５１】
なお、高電位ＶＨ２とＶＨ３は、同じレベルでも異なるレベルでもよい。また、低電位ＶＬ１とＶＬ２とＶＬ３は、同じレベルでも異なるレベルでもよい。
【００５２】
図１７は、この実施の形態５の変更例を示す回路図である。図１７を参照して、この変更例では、図１６のプッシュ型駆動回路７１がプッシュ型駆動回路８０で置換される。プッシュ型駆動回路８０は、プッシュ型駆動回路７１のＰ型トランジスタ７３，７４のゲートをノードＮ７４の代わりにノードＮ７３に接続し、Ｐ型トランジスタ７５をＮ型トランジスタ８１で置換し、Ｎ型トランジスタ８１のゲートをノードＮ７４に接続したものである。
【００５３】
次に、このプッシュ型駆動回路８０の動作について説明する。Ｎ型トランジスタ７６には、ノードＮ２１の電位Ｖ２１に応じた値の電流が流れる。Ｎ型トランジスタ７６とＰ型トランジスタ７３は直列接続され、Ｐ型トランジスタ７３と７４はカレントミラー回路を構成するので、Ｐ型トランジスタ７４にはＮ型トランジスタ７６の電流に応じた値の電流が流れる。Ｎ型トランジスタ７７には、ノードＮ２２の電位Ｖ２２に応じた値の電流が流れる。
【００５４】
ノードＮ２２の電位Ｖ２２がノードＮ２１の電位Ｖ２１よりも高い場合は、Ｐ型トランジスタ７４に流れる電流がＮ型トランジスタ７７に流れる電流よりも小さくなってノードＮ７４の電位が低下し、Ｎ型トランジスタ８１に流れる電流が減少してノードＮ２２の電位Ｖ２２が低下する。ノードＮ２２の電位Ｖ２２がノードＮ２１の電位Ｖ２１よりも低い場合は、Ｐ型トランジスタ７４に流れる電流がＮ型トランジスタ７７に流れる電流よりも大きくなってノードＮ７４の電位が上昇し、Ｎ型トランジスタ８１に流れる電流が増加してノードＮ２２の電位Ｖ２２が上昇する。
【００５５】
したがって、Ｎ型トランジスタ７６のしきい値電圧ＶＴＮ７６とＮ型トランジスタ７７のしきい値電圧ＶＴＮ７７とが等しい場合は、ノードＮ２２の電位Ｖ２２はノードＮ２１の電位Ｖ２１に等しくなる。しかし、Ｎ型トランジスタ７６のしきい値電圧ＶＴＮ７６とＮ型トランジスタ７７のしきい値電圧ＶＴＮ７７とが一致しない場合は、オフセット電圧ＶＯＦ＝Ｖ２２−Ｖ２１＝ＶＴＮ７７−ＶＴＮ７６が発生する。たとえばＶＴＮ７６がＶＴＮ７７よりも高い場合、Ｖ２２がＶ２１よりも低い状態で差動増幅器が安定する。このオフセット電圧ＶＯＦは、図６で示したオフセットキャンセル動作によって補償される。
【００５６】
この変更例では、実施の形態５と同じ効果が得られる他、Ｎ型トランジスタ８１がソースフォロワ動作をするので、駆動回路の発振が起こり難くなる。ただし、Ｎ型トランジスタ８１のしきい値電圧降下分を補償するため、高電位ＶＨ２のレベルを図１６の場合よりもＮ型トランジスタ８１のしきい値電圧分だけ高くする必要がある。
【００５７】
図１８は、この実施の形態５の他の変更例を示す回路図である。図１８を参照して、このオフセット補償機能付駆動回路８５は、図１５のオフセット補償機能付駆動回路７０の
スイッチＳ１の一方端子を入力ノードＮ２０の代わりに基準電位ＶＲのノードＮ６０に接続したものである。この変更例では、実施の形態４と同じ効果が得られる。
【００５８】
[実施の形態６]
図１９は、この発明の実施の形態６によるカラー液晶表示装置のオフセット補償機能付駆動回路９０の構成を示す回路図である。図１９において、このオフセット補償機能付駆動回路９０が図９のオフセット補償機能付駆動回路４５と異なる点は、プル型駆動回路４６がプル型駆動回路９１で置換されている点である。プル型駆動回路９１は、オペアンプ９２を含む。オペアンプ９２の非反転入力端子はノードＮ２１に接続され、オペアンプ９２の反転入力端子および出力端子はノードＮ２２に接続される。オペアンプ９２は、電圧フォロワを構成する。
【００５９】
図２０は、図１９に示したプル型駆動回路９１を示す回路図である。図２０において、プル型駆動回路９１は、定電流回路９３，９４、Ｐ型トランジスタ９５，９６およびＮ型トランジスタ９７〜９９を含む。定電流回路９３は、高電位ＶＨ１のラインとノードＮ９３の間に接続され、高電位ＶＨ１のラインからノードＮ９３に所定の定電流を流す。Ｐ型トランジスタ９５，９６は、それぞれノードＮ９３とノードＮ９５，Ｎ９６の間に接続され、それらのゲートはそれぞれノードＮ２１，Ｎ２２に接続される。Ｎ型トランジスタ９５，９６のゲートは、それぞれオペアンプ９２の非反転入力端子および反転入力端子を構成する。Ｎ型トランジスタ９７，９８は、それぞれノードＮ９５，Ｎ９６と低電位ＶＬ１のラインとの間に接続され、それらのゲートはともにノードＮ９６に接続される。Ｎ型トランジスタ９７，９８は、カレントミラー回路を構成する。定電流回路９３、Ｐ型トランジスタ９５，９６およびＮ型トランジスタ９７，９８は、差動増幅器を構成する。定電流回路９４は、高電位ＶＨ３のラインとノードＮ２２との間に接続され、高電位ＶＨ３のラインからノードＮ２２に所定の定電流を流す。定電流回路９４の電流は、定電流回路４９の電流の１０分の１程度に設定されている。Ｎ型トランジスタ９９は、ノードＮ２２と低電位ＶＬ３のラインとの間に接続され、そのゲートはノードＮ９５に接続される。定電流回路９４とＮ型トランジスタ９９の間のノードは、オペアンプ９２の出力端子を構成する。
【００６０】
次に、このプル型駆動回路９１の動作について説明する。Ｐ型トランジスタ９６には、ノードＮ２２の電位Ｖ２２に応じた値の電流が流れる。Ｐ型トランジスタ９６とＮ型トランジスタ９８は直列接続され、Ｎ型トランジスタ９８と９７はカレントミラー回路を構成するので、Ｎ型トランジスタ９７にはＰ型トランジスタ９６の電流に応じた値の電流が流れる。Ｐ型トランジスタ９５には、ノードＮ２１の電位Ｖ２１に応じた値の電流が流れる。
【００６１】
ノードＮ２２の電位Ｖ２２がノードＮ２１の電位よりも高い場合は、Ｎ型トランジスタ９７に流れる電流がＰ型トランジスタ９５に流れる電流よりも小さくなってノードＮ９５の電位が上昇し、Ｎ型トランジスタ９９に流れる電流が増加してノードＮ２２の電位Ｖ２２が低下する。ノードＮ２２の電位Ｖ２２がノードＮ２１の電位よりも低い場合は、Ｎ型トランジスタ９７に流れる電流がＰ型トランジスタ９５に流れる電流よりも大きくなってノードＮ９５の電位が低下し、Ｎ型トランジスタ９９に流れる電流が小さくなってノードＮ２２の電位Ｖ２２が上昇する。
【００６２】
したがって、Ｐ型トランジスタ９５のしきい値電圧ＶＴＰ９５とＰ型トランジスタ９６のしきい値電圧ＶＴＰ９６とが等しい場合は、ノードＮ２２の電位Ｖ２２はノードＮ２１の電位Ｖ２１に等しくなる。しかし、Ｐ型トランジスタ９５のしきい値電圧ＶＴＰ９５とＰ型トランジスタ９６のしきい値電圧ＶＴＰ９６とが一致しない場合は、オフセット電圧ＶＯＦ＝Ｖ２２−Ｖ２１＝｜ＶＴＰ９５｜−｜ＶＴＰ９６｜が発生する。たとえば｜ＶＴＰ９５｜が｜ＶＴＰ９６｜よりも高い場合、Ｖ２２がＶ２１よりも高い状態で差動増幅器が安定する。このオフセット電圧ＶＯＦは、図１０で示したオフセットキャンセル動作によって補償される。
【００６３】
この実施の形態６でも、実施の形態２と同じ効果が得られる。
【００６４】
なお、高電位ＶＨ１とＶＨ２とＶＨ３は、同じレベルでも異なるレベルでもよい。また、低電位ＶＬ１とＶＬ３は、同じレベルでも異なるレベルでもよい。
【００６５】
図２１は、この実施の形態６の変更例を示す回路図である。図２１を参照して、この変更例では、図２０のプル型駆動回路９１がプル型駆動回路１００で置換される。プル型駆動回路１００は、プル型駆動回路９１のＮ型トランジスタ９７，９８のゲートをノードＮ９６の代わりにノードＮ９５に接続し、Ｎ型トランジスタ９９をＰ型トランジスタ１０１
で置換し、Ｐ型トランジスタ１０１のゲートをノードＮ９６に接続したものである。
【００６６】
次に、このプル型駆動回路１００の動作について説明する。Ｐ型トランジスタ９５には、ノードＮ２１の電位Ｖ２１に応じた値の電流が流れる。Ｐ型トランジスタ９５とＮ型トランジスタ９７は直列接続され、Ｎ型トランジスタ９７と９８はカレントミラー回路を構成するので、Ｎ型トランジスタ９８にはＰ型トランジスタ９５の電流に応じた値の電流が流れる。Ｐ型トランジスタ９６には、ノードＮ２２の電位Ｖ２２に応じた値の電流が流れる。
【００６７】
ノードＮ２２の電位Ｖ２２がノードＮ２１の電位Ｖ２１よりも高い場合は、Ｎ型トランジスタ９８に流れる電流がＰ型トランジスタ９６に流れる電流よりも大きくなってノードＮ９６の電位が低下し、Ｐ型トランジスタ１０１に流れる電流が増加してノードＮ２２の電位Ｖ２２が低下する。ノードＮ２２の電位Ｖ２２がノードＮ２１の電位Ｖ２１よりも低い場合は、Ｎ型トランジスタ９８に流れる電流がＰ型トランジスタ９６に流れる電流よりも小さくなってノードＮ９６の電位が上昇し、Ｐ型トランジスタ１０１に流れる電流が小さくなってノードＮ２２の電位Ｖ２２が上昇する。
【００６８】
したがって、Ｐ型トランジスタ９５のしきい値電圧ＶＴＰ９５とＰ型トランジスタ９６のしきい値電圧ＶＴＰ９６とが等しい場合は、ノードＮ２２の電位Ｖ２２はノードＮ２１の電位Ｖ２１に等しくなる。しかし、Ｐ型トランジスタ９５のしきい値電圧ＶＴＰ９５とＰ型トランジスタ９６のしきい値電圧ＶＴＰ９６とが一致しない場合は、オフセット電圧ＶＯＦ＝Ｖ２２−Ｖ２１＝｜ＶＴＰ９５｜−｜ＶＴＰ９６｜が発生する。たとえば｜ＶＴＰ９５｜が｜ＶＴＰ９６｜よりも高い場合、Ｖ２２がＶ２１よりも高い状態で差動増幅器が安定する。このオフセット電圧ＶＯＦは、図１０で示したオフセットキャンセル動作によって補償される。
【００６９】
この変更例では、実施の形態６と同じ効果が得られる他、Ｐ型トランジスタ１０１がソースフォロワ動作をするので、駆動回路の発振が起こり難くなる。ただし、Ｐ型トランジスタ１０１のしきい値電圧上昇分を補償するため、低電位ＶＬ３のレベルを図２０の場合よりもＰ型トランジスタ１０１のしきい値電圧分だけ低くする必要がある。
【００７０】
図２２は、この実施の形態６の他の変更例を示す回路図である。図２２を参照して、このオフセット補償機能付駆動回路１０５は、図１９のオフセット補償機能付駆動回路９０のスイッチＳ１の一方端子を入力ノードＮ２０の代わりに基準電位ＶＲのノードＮ６０に接続したものである。この変更例では、実施の形態４と同じ効果が得られる。
【００７１】
なお、実施の形態５のオフセット補償機能付プッシュ型駆動回路と、実施の形態６のオフセット補償機能付プル型駆動回路とを組み合わせて、図１３で示したオフセット補償機能付プッシュプル型駆動回路を構成してもよい。
【００７２】
また、以上の実施の形態１〜６においては、定電流回路２９，３０，３６，４７，４９，５２，７８，７９，９３，９４を使用したが、一定の電流を流す定電流回路を必ずしも使用する必要はない。定電流回路の代わりに、電流値を所定値以下に制限する電流制限回路を使用してもよい。電流制限回路としては、たとえば抵抗素子がある。
【００７３】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００７４】
【図１】この発明の実施の形態１によるカラー液晶表示装置の全体構成を示すブロック図である。
【図２】図１に示した各液晶セルに対応して設けられる液晶駆動回路の構成を示す回路図である。
【図３】図１に示した水平走査回路に含まれるイコライザ＋プリチャージ回路の構成を示す回路図である。
【図４】図１に示した水平走査回路に含まれる階調電位発生回路およびオフセット補償機能付駆動回路の構成を示す回路ブロック図である。
【図５】図４に示したオフセット補償機能付駆動回路の構成を示す回路図である。
【図６】図５に示したオフセット補償機能付駆動回路の動作を示すタイムチャートである。
【図７】実施の形態１の変更例を示す回路図である。
【図８】実施の形態１の他の変更例を示す回路図である。
【図９】この発明の実施の形態２によるオフセット補償機能付駆動回路の構成を示す回路図である。
【図１０】図９に示したオフセット補償機能付駆動回路の動作を示すタイムチャートである。
【図１１】実施の形態２の変更例を示す回路図である。
【図１２】実施の形態２の他の変更例を示す回路図である。
【図１３】この発明の実施の形態３によるオフセット補償機能付駆動回路の構成を示す回路ブロック図である。
【図１４】この発明の実施の形態４によるオフセット補償機能付駆動回路の構成を示す回路図である。
【図１５】この発明の実施の形態５によるオフセット補償機能付駆動回路の構成を示す回路図である。
【図１６】図１５に示したオフセット補償機能付駆動回路をより詳細に示す回路図である。
【図１７】実施の形態５の変更例を示す回路図である。
【図１８】実施の形態５の他の変更例を示す回路図である。
【図１９】この発明の実施の形態６によるオフセット補償機能付駆動回路の構成を示す回路図である。
【図２０】図１９に示したプル型駆動回路をより詳細に示す回路図である。
【図２１】実施の形態６の変更例を示す回路図である。
【図２２】実施の形態６の他の変更例を示す回路図である。
【符号の説明】
【００７５】
１  液晶パネル、２  液晶セル、３  画素、４  走査線、５  共通電位線、６  データ線、７  垂直走査回路、８  水平走査回路、１０  液晶駆動回路、１１，２８，４１，５１，５７，７６，７７，８１，９７〜９９  Ｎ型トランジスタ、１２，２６  キャパシタ、１５  イコライザ＋プリチャージ回路、１６，１７，２２，Ｓ  スイッチ、２０  階調電位発生回路、２１  抵抗素子、２５，４５，６０，６５，７０，８５，９０，１０５  オフセット補償機能付駆動回路、２７，３５，４０，４６，５０，５５，７１，８０，９１，１００  駆動回路、３７，４２，４８，５６，７３〜７５，９５，９６，１０１  Ｐ型トランジスタ、２９，３０，３６，４７，４９，５２，７８，７９，９３，９４  定電流回路、７２，９２  オペアンプ。
【図１】
2005102108.tif 000003
【図２】
2005102108.tif 000004
【図３】
2005102108.tif 000005
【図４】
2005102108.tif 000006
【図５】
2005102108.tif 000007
【図６】
2005102108.tif 000008
【図７】
2005102108.tif 000009
【図８】
2005102108.tif 000010
【図９】
2005102108.tif 000011
【図１０】
2005102108.tif 000012
【図１１】
2005102108.tif 000013
【図１２】
2005102108.tif 000014
【図１３】
2005102108.tif 000015
【図１４】
2005102108.tif 000016
【図１５】
2005102108.tif 000017
【図１６】
2005102108.tif 000018
【図１７】
2005102108.tif 000019
【図１８】
2005102108.tif 000020
【図１９】
2005102108.tif 000021
【図２０】
2005102108.tif 000022
【図２１】
2005102108.tif 000023
【図２２】
2005102108.tif 000024