(57)【要約】【課題】メサ型半導体装置の分離用ガラス保護膜形成において、露光工程を削減し、低コストの製造方法を提供することを目的とする。【解決手段】本発明の製造方法は、ｎ-型半導体ウエハ１１の表面側にｎ++型半導体領域１２を形成する工程と、さらにｐ型不純物を選択的に拡散し、ｐ型半導体領域１３を形成する工程と、半導体ウエハ１１上に絶縁膜１４を形成する工程と、電極形成用開口部１５と、ｎ++型半導体領域１２とｐ型半導体領域１３の界面で形成されるＰＮ接合部のうちその接合界面が半導体ウエハ１１表面に到達した部分の上に分離形成用開口部１７を形成する工程と、ＰＮ接合部を分離するための分離溝１８を形成する工程と、分離溝１８に感光性を有するガラスペースト１９ａを選択的に描画注入した後、熱処理を行い、ＰＮ接合部が露出した分離溝表面を覆うようにガラス保護膜１９ｂを形成する工程を備えている。【選択図】図１
2005175353.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体ウエハの表面側に第１導電型の半導体領域を形成する工程と、
前記第１導電型の半導体領域に第２導電型の不純物を選択的に拡散し、第２導電型の半導体領域を形成する工程と、
前記半導体ウエハ上に絶縁膜を形成する工程と、
前記第２導電型の半導体領域に接続するための電極形成用開口部と、
前記第１導電型の半導体領域と前記第２導電型の半導体領域の界面で形成されるＰＮ接合部のうちその接合界面が前記半導体ウエハ表面に到達した部分の上に分離形成用開口部を形成する工程と、
前記分離形成用開口部を通して前記ＰＮ接合部を分離するための分離溝を形成する工程と、
前記分離溝に感光性を有するガラスペーストを選択的に描画注入した後、熱処理を行い、前記ＰＮ接合部が露出した前記分離溝表面を覆うようにガラス保護膜を形成する工程を備えたメサ型半導体装置の製造方法。
【請求項２】
前記分離溝の深さは１００μｍ以上であることを特徴とする請求項１記載のメサ型半導体装置の製造方法。
【請求項３】
前記ガラスペーストはガラス粉末と感光性物質とを含有していることを特徴とする請求項１または２記載のメサ型半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイポーラトランジスタ、ダイオード、ＭＯＳＦＥＴ等の高耐圧メサ型半導体装置の製造方法に関する。
【背景技術】
【０００２】
パワー用半導体素子としてメサ型の半導体装置が広く用いられている。従来、この種のメサ型高耐圧半導体装置は次のような方法で製造されてきた（例えば特許文献１参照）。
【０００３】
図２は従来の技術におけるメサ型半導体装置の製造工程説明図である。
【０００４】
まず、ｎ-型半導体ウエハ１の表面側に形成されたｎ++型半導体領域２にｐ型不純物を選択的に拡散し、各素子単位のｐ型半導体領域３を形成する。
【０００５】
その後、半導体ウエハ１の上にＣＶＤ法を用い、ＳｉＯ2膜４を形成する（図２（ａ））。
【０００６】
さらに、フォトリソグラフィー技術とドライエッチングまたはウエットエッチングとを用いて、ＳｉＯ2膜４にｐ型半導体領域３に接続するための電極形成用開口部５を形成する。
【０００７】
また、電極形成用開口部５と同時に、ｎ++型半導体領域２とｐ型半導体領域３とで形成されるＰＮ接合部のうち、その接合界面が半導体ウエハ１表面に到達した部分であるＰＮ接合部６ａ上に幅５００μｍの分離形成用開口部７を形成する（図２（ｂ））。
【０００８】
ついで、エッチング等の手段により、分離形成用開口部７の内側にＰＮ接合部６ｂを分離するための深さ１００μｍ以上の分離溝８を形成する（図２（ｃ））。このような深さにすることにより、１５００Ｖ以上の高耐圧特性を得ることができる。
【０００９】
その後、半導体ウエハ１の表面上にスピンコーティング法により、ガラス粉末（６４重量％）と感光性物質（３６重量％）とを含有したガラスペースト９ａを厚み３０μｍで塗布する（図２（ｄ））。その後、露光と現像により分離溝８にガラスペースト９ａを残すようにする。
【００１０】
しかるのち、減圧炉内で圧力２Ｔｏｒｒ、温度８９０℃で６０分間の熱処理を行ってガラス焼成し、分離溝部８に露出するＰＮ接合部を覆うようにガラス保護膜９ｂを形成する（図２（ｅ））。
【特許文献１】特開２００３−８６８１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記従来例においては次のような問題点があった。すなわち、上記した製法では、半導体ウエハの上にスピンコーティング法により、ガラスペーストを塗布するが、半導体ウエハには深い分離溝が形成されている。この分離溝の形状は上端部の傾斜面が急峻になっているため、塗布されたガラスペーストの厚みが薄くなりやすく、ガラスペーストの焼成の際、ガラスの収縮によりさらに薄くなり、基板が露出する原因となる。
【００１２】
また、凹凸の大きい半導体ウエハの上にガラスペーストを塗布するため、分離溝に空気を巻き込み、半導体領域の接合部に欠陥をつくり、不要な誘電物質を付着する原因となる。
【００１３】
さらに、スピンコーティング時の遠心力の影響により、分離溝の傾斜面の内側と外側で左右対照に均一に塗布することが困難であり、ガラス保護膜の形状不良を生じる原因となる。
【００１４】
その結果、形成された半導体装置に電圧を印加した際、局部的にリーク電流、放電が生じ、耐圧の劣化、信頼性の低下および歩留低下を発生する問題があった。
【００１５】
また、ガラスペーストを残す分離溝領域が半導体ウエハの表面積の５％以下であり、ペーストの利用効率が低くコスト高になる問題があった。
【００１６】
本発明は、ガラス塗布の安定化により高耐圧と高信頼性を得られ、ガラス塗布工程の工数低減、簡略化、焼成工程の削減に適性のある製造方法を低コストで提供することを課題とする。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、本発明のメサ型半導体装置の製造方法は、第１導電型の半導体ウエハの表面側に第１導電型の半導体領域を形成する工程と、前記第１導電型の半導体領域に第２導電型の不純物を選択的に拡散し、第２導電型の半導体領域を形成する工程と、前記半導体ウエハ上に絶縁膜を形成する工程と、前記第２導電型の半導体領域に接続するための電極形成用開口部と、前記第１導電型の半導体領域と前記第２導電型の半導体領域の界面で形成されるＰＮ接合部のうちその接合界面が前記半導体ウエハ表面に到達した部分の上に分離形成用開口部を形成する工程と、前記分離形成用開口部を通して前記ＰＮ接合部を分離するための分離溝を形成する工程と、前記分離溝に感光性を有するガラスペーストを選択的に描画注入した後、熱処理を行い、前記ＰＮ接合部が露出した前記分離溝表面を覆うようにガラス保護膜を形成する工程を備えている。
【００１８】
前記分離溝の深さは１００μｍ以上であることが好ましい。
【００１９】
前記ガラスペーストはガラス粉末と感光性物質とを含有していることが好ましい。
【発明の効果】
【００２０】
以上のように本発明のメサ型半導体装置の製造方法は、ガラスペースト描画注入のため、分離溝にバラツキなく均一に厚く塗布できるため、高耐圧、高信頼性および歩留が高くできる。また、半導体装置のリーク電流ばらつきを小さくできる。また、スピンコーティング法に比較して大幅なスループットが得られるとともに作業時間の短縮を行うことができる。さらにスピンコーティング法より安価で、総合的に大幅なコストダウンができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の半導体装置の製造方法について、図１を用いて具体的に説明する。
【００２２】
（実施の形態）
図１は本発明の実施の形態におけるメサ型半導体装置の製造工程説明図である。
【００２３】
比抵抗６０Ωｃｍ、厚さ３００μｍのｎ-型半導体ウエハ１１の片面側よりリン等の不純物を熱拡散して、拡散深さ１８０μｍ、表面濃度２×１０20×ｃｍ3のｎ++型半導体層からなるカソード領域１２を形成する。カソード領域１２は、半導体ウエハ１１の不純物濃度より高濃度である。
【００２４】
その後、カソード領域１２にボロン等の不純物を選択的に熱拡散させて、拡散深さ５０〜６０μｍ、表面濃度１×１０17ｃｍ3のｐ型半導体層からなるアノード領域１３を形成する。ウエハ１１上には同じ素子が規則的に複数形成されるが、アノード領域１３はそれらの素子毎に形成されるようにする。また、アノード領域１３と半導体ウエハ１１とでは不純物の導電型は異なるが、アノード領域１３の不純物濃度の絶対値は半導体ウエハ１１のそれよりも大きくなるよう調整している。
【００２５】
次にアノード領域１３を形成した面上に、ＣＶＤ法を用い、ＳｉＯ2膜１４を堆積させる（図１（ａ））。
【００２６】
しかるのち、アノード領域１３に接続するための電極形成用開口部１５の窓開けを行う。また、電極形成用開口部１５の窓開けと同時に各素子を分離するための分離溝形成領域にあたる部分のＳｉＯ2膜を選択的に除去して、分離形成用開口部１７を形成する（図１（ｂ））。
【００２７】
この分離形成用開口部１７は、ｎ型アノード領域とｐ型アノード領域の界面に形成されるＰＮ接合部のうち、その接合界面が半導体ウエハ１表面に到達した部分であるＰＮ接合部１６ａの上に形成される。
【００２８】
その後、各素子毎にウエハ１１の表面とＰＮ接合部１６ｂを分離するための深さ１００μｍ以上の分離溝１８を化学処理によって形成する（図１（ｃ））。
【００２９】
ＰＮ接合部１６ｂはｎ型アノード領域とｐ型アノード領域の界面に形成されており、ＰＮ接合部１６ａと連続的につながっている。また、ＰＮ接合部１６ｂの接合界面は半導体ウエハ１１の表面とほぼ平行になるように形成されている。
【００３０】
その後、ガラス粉末と感光性物質とを含有したガラスペースト１９ａを分離溝１８上にディスペンサーで描画塗布する。この際、分離溝の肩部から３０〜５０μｍ離れた領域に至るまでガラスペースト１９ａを塗布するようにする（図１（ｄ））。
【００３１】
次に、減圧炉内で圧力２Ｔｏｒｒ、温度８９０℃で６０分間の熱処理を行ってガラス焼成し、分離溝部１８に露出するＰＮ接合部１６ｂを覆うようにガラス保護膜１９ｂを形成する（図１（ｅ））。
【００３２】
本実施の形態によれば、スピンコーティング法を用いる場合と違って、分離溝８に均一に安定したガラス保護膜１９ｂを形成することが可能となり、高耐圧、高信頼性の半導体装置を得ることができる。
【００３３】
また、ガラスペースト１９ａを各分離溝に描画注入しているため、ＰＮ接合部１６に気泡による欠陥や、不要な誘電物質が付着する確率が大幅に減少する。このことにより、半導体装置のリーク電流の絶対値が小さくなり、かつそのバラツキが小さくなるという格段の効果を有する。
【００３４】
また、半導体ウエハ１１の上のアノード領域１３にガラスペーストを形成しないため、マスク合わせおよび現像が不要となり、工程を簡略化でき、かつスピンコーティング法に比較して１０倍程度とスループットを大幅に向上できる。
【００３５】
さらに、分離溝１８に限定してガラスペーストを塗布することができるため、材料の消費を抑えられ低コスト化が図れる。
【００３６】
なお、ガラス焼成時の熱処理は、安定したガラス保護膜が得られればよく、実施の形態に示した条件に限定されるものではない。
【００３７】
また、半導体ウエハ１１上に形成される膜は絶縁膜であればよく、例えばシリコン窒化膜であってもよいし、その製法も本実施の形態に限定されない。
【産業上の利用可能性】
【００３８】
本発明に係る半導体装置の製造方法は、低コストで高耐圧、高信頼性の半導体装置を製造するための方法として有用である。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態におけるメサ型半導体装置の製造工程説明図
【図２】従来の技術におけるメサ型半導体装置の製造工程説明図
【符号の説明】
【００４０】
１  ｎ-型半導体ウエハ
２  ｎ++型半導体領域
３  ｐ型半導体領域
４  ＳｉＯ2膜
５  電極形成用開口部
６ａ、６ｂ  ＰＮ接合部
７  分離形成用開口部
８  分離溝
９ａ  ガラスペースト
９ｂ  ガラス保護膜
１１  ｎ-型半導体ウエハ
１２  ｎ++型カソード領域
１３  ｐ型アノード領域
１４  ＳｉＯ2膜
１５  電極形成用開口部
１６ａ、１６ｂ  ＰＮ接合部
１７  分離形成用開口部
１８  分離溝
１９ａ  ガラスペースト
１９ｂ  ガラス保護膜
【図１】
2005175353.tif 000003
【図２】
2005175353.tif 000004