(57)【要約】【課題】  ゲート電極に繋がる配線のアンテナ比が高くても、半導体装置を製造しているときにゲート絶縁膜がダメージを受けにくくする。【解決手段】  半導体基板１上に、素子領域２ａ及び放電用開口部２ｂを有する素子分離膜２を形成し、素子領域２ａの一部にゲート絶縁膜３を形成する。そしてゲート絶縁膜３上にゲート電極４を形成するとともに、該ゲート電極４から素子分離膜２上を経由して放電用開口部２ｂまで延伸するゲート接地配線４ａを形成する。そしてゲート電極４上に層間絶縁膜６を形成し、層間絶縁膜６に、ゲート電極４上に位置する接続孔６ａを形成する。そして層間絶縁膜６上に、一部が接続孔６ａに埋め込まれることによりゲート電極４に接続する配線１０ａを形成する。そしてゲート接地配線４ａを素子分離膜２上において切断する。【選択図】      図１
2005175155.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に、放電用開口部及び放電用開口部を有する素子分離膜を形成する工程と、
前記放電用開口部内において前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成するとともに、該ゲート電極から前記素子分離膜上を経由して前記放電用開口部内まで延伸するゲート接地配線を形成する工程と、
前記ゲート電極上又は複数の膜を介した上方に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に前記ゲート電極に接続する配線を形成する工程と、
前記ゲート接地配線を前記素子分離膜上において切断する工程と
を具備する半導体装置の製造方法。
【請求項２】
前記配線のアンテナ比は１００以上である請求項１に記載の半導体装置の製造方法。
【請求項３】
前記配線を形成する工程は、前記層間絶縁膜上に導電膜を形成し、前記導電膜をプラズマエッチングでパターニングすることにより、前記層間絶縁膜上に前記ゲート電極に接続された配線を前記導電膜により形成する工程である請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記配線を形成する工程の後、かつ前記ゲート接地配線を切断する工程の前に、前記配線がプラズマにさらされる工程をさらに具備する請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記配線を形成する工程の後、かつ前記ゲート接地配線を切断する工程の前に、前記配線及び前記層間絶縁膜の上に第２の層間絶縁膜をプラズマＣＶＤ法により形成する工程をさらに具備する請求項１〜３のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記ゲート接地配線を切断する工程は、前記層間絶縁膜及び前記ゲート接地配線をエッチングすることにより前記ゲート接地配線を切断する工程を具備する請求項１〜５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記ゲート接地配線を切断する工程の後に、前記層間絶縁膜及び前記配線上にパッシベーション膜を形成しつつ、エッチングにより形成された孔又は溝を前記パッシベーション膜により埋める工程をさらに具備する請求項６に記載の半導体装置の製造方法。
【請求項８】
前記ゲート接地配線を切断する工程の後に、前記層間絶縁膜及び前記配線上に第２の層間絶縁膜を形成しつつ、エッチングにより形成された孔又は溝を前記第２の層間絶縁膜により埋める工程をさらに具備する請求項６に記載の半導体装置の製造方法。
【請求項９】
前記配線を形成する工程の後、かつ前記ゲート接地配線を切断する工程の前に、前記ゲート接地配線と前記素子分離膜が重なった部分の上に位置する溶断用凹部を前記層間絶縁膜に形成する工程を具備し、
前記ゲート接地配線を切断する工程において、前記溶断用凹部から前記ゲート接地配線にレーザーを照射することにより前記ゲート接地配線を溶断する請求項１〜５のいずれかに記載の半導体装置の製造方法。
【請求項１０】
前記ゲート電極及び前記ゲート接地配線を形成する工程は、
前記放電用開口部、前記素子分離膜及び前記放電用開口部を覆うように導電膜を形成する工程と、
前記導電膜をパターニングすることにより前記ゲート電極及び前記ゲート接地配線を同一工程で形成する工程と
を具備する請求項１〜９のいずれかに記載の半導体装置の製造方法。
【請求項１１】
前記ゲート電極及び前記ゲート接地配線を形成する工程の前に、前記放電用開口部内に位置する放電用の拡散層を前記半導体基板に形成する工程をさらに具備し、
前記ゲート接地配線を形成する工程において、前記ゲート接地配線を前記放電用の拡散層に接続する請求項１〜１０のいずれかに記載の半導体装置の製造方法。
【請求項１２】
半導体基板と、
前記半導体基板上に形成され、放電用開口部及び放電用開口部を有する素子分離膜と、
前記放電用開口部内において前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極から前記素子分離膜上を経由して前記放電用開口部まで延伸し、かつ前記素子分離膜上で切断されているゲート接地配線と
前記ゲート電極上又は複数の膜を介した上方に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記ゲート電極に接続する配線と、
を具備する半導体装置。
【請求項１３】
前記ゲート接地配線は、前記素子分離膜上でエッチング又はレーザーによって切断されている請求項１２に記載の半導体装置。
【請求項１４】
前記ゲート接地配線は、前記ゲート電極と同一材料で形成されている請求項１２又は１３に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法及び半導体装置に関する。特に本発明は、ゲート電極に繋がる配線のアンテナ比が高くても、半導体装置を製造しているときにゲート絶縁膜がダメージを受けにくい半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
半導体装置の製造工程においてプラズマを用いる場合、プラズマから製造中の半導体装置に電荷がチャージする。この場合、チャージアップしている電荷によってトランジスタのゲート絶縁膜が絶縁破壊することがある（例えば特許文献１参照）。
【特許文献１】特開平５−３４３６８４号公報（第８段落〜第９段落）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年、半導体装置の構造が微細化しているが、それにつれて、製造プロセスにおいてプラズマを用いる回数が増えている。そしてプラズマによってチャージした電荷が半導体装置に影響を与えることが問題になってきている。例えばプラズマエッチングによりアンテナ比が高い配線を形成する際、又はアンテナ比の高い配線の上に絶縁膜をプラズマＣＶＤ法により形成する際、配線に蓄積される電荷量が多くなる。この配線がゲート電極に繋がっていると蓄積された電荷がゲート電極に流れ込み、ゲート絶縁膜にダメージを与える可能性が高くなる。なおアンテナ比とは、各ゲート電極に対応したゲート絶縁膜の面積と、各ゲート電極に直接的または間接的に接続される配線の表面積の割合である。
本発明は上記のような事情を考慮してなされたものであり、その目的は、ゲート電極に繋がる配線のアンテナ比が高い場合でも、ゲート絶縁膜がダメージを受ける可能性を低くした半導体装置の製造方法及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００４】
上記課題を解決するため、本発明にかかる半導体装置の製造方法は、
半導体基板上に、放電用開口部及び放電用開口部を有する素子分離膜を形成する工程と、
前記放電用開口部内において前記半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成するとともに、該ゲート電極から前記素子分離膜上を経由して前記放電用開口部内まで延伸するゲート接地配線を形成する工程と、
前記ゲート電極上又は複数の膜を介した上方に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に前記ゲート電極に接続する配線を形成する工程と、
前記ゲート接地配線を前記素子分離膜上において切断する工程と
を具備する。
【０００５】
この半導体装置の製造方法によれば、配線を形成する工程又は層間絶縁膜を形成する工程においてゲート電極に電荷が蓄積しても、この電荷はゲート接地配線により半導体基板に放電される。このため半導体装置を製造しているときにゲート絶縁膜はダメージを受けにくい。
【０００６】
配線のアンテナ比は１００以上である場合、本発明は特に効果を発揮する。配線を形成する工程は、層間絶縁膜上に導電膜を形成し、導電膜をプラズマエッチングでパターニングすることにより、層間絶縁膜上にゲート電極に接続された配線を導電膜により形成する工程である場合も本発明は効果を発揮する。配線を形成する工程の後、かつゲート接地配線を切断する工程の前に、配線がプラズマにさらされる工程をさらに具備する場合も本発明は効果を発揮する。配線を形成する工程の後、かつゲート接地配線を切断する工程の前に、配線及び層間絶縁膜の上に第２の層間絶縁膜をプラズマＣＶＤ法により形成する工程をさらに具備する場合も本発明は効果を発揮する。
【０００７】
ゲート接地配線を切断する工程は、層間絶縁膜及びゲート接地配線をエッチングすることによりゲート接地配線を切断する工程を具備していてもよい。この場合、ゲート接地配線を切断する工程の後に、層間絶縁膜及び配線上にパッシベーション膜を形成しつつ、エッチングにより形成された孔又は溝をパッシベーション膜により埋める工程をさらに具備してもよい。またゲート接地配線を切断する工程の後に、層間絶縁膜及び配線上に第２の層間絶縁膜を形成しつつ、エッチングにより形成された孔又は溝を第２の層間絶縁膜により埋める工程をさらに具備してもよい。
【０００８】
配線を形成する工程の後、かつゲート接地配線を切断する工程の前に、ゲート接地配線と素子分離膜が重なった部分の上に位置する溶断用凹部を層間絶縁膜に形成する工程を具備し、ゲート接地配線を切断する工程において、溶断用凹部からゲート接地配線にレーザーを照射することによりゲート接地配線を溶断してもよい。
ゲート電極及びゲート接地配線を形成する工程は、放電用開口部、素子分離膜及び放電用開口部を覆うように導電膜を形成する工程と、導電膜をパターニングすることによりゲート電極及びゲート接地配線を同一工程で形成する工程とを具備してもよい。
【０００９】
ゲート電極及びゲート接地配線を形成する工程の前に、放電用開口部内に位置する放電用の拡散層を半導体基板に形成する工程をさらに具備し、ゲート接地配線を形成する工程において、ゲート接地配線を放電用の拡散層に接続してもよい。
【００１０】
本発明にかかる半導体装置は、
半導体基板と、
前記半導体基板上に形成され、放電用開口部及び放電用開口部を有する素子分離膜と、
前記放電用開口部内において前記半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極から前記素子分離膜上を経由して前記放電用開口部まで延伸し、かつ前記素子分離膜上で切断されているゲート接地配線と
前記ゲート電極上又は複数の膜を介した上方に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記ゲート電極に接続する配線と、
を具備する。
この半導体装置において、ゲート接地配線は、素子分離膜上でエッチング又はレーザーによって切断されていてもよい。またゲート接地配線は、ゲート電極と同一材料で形成されていてもよい。
【発明を実施するための形態】
【００１１】
以下、図面を参照して本発明の実施形態について説明する。図１は第１の実施形態にかかる半導体装置の平面図である。図１に示すように本実施形態にかかる半導体装置において、素子分離膜に設けられた素子領域開口部２ａには、ＭＯＳトランジスタのゲート絶縁膜（図示せず）、ゲート電極４及びソース／ドレイン領域である拡散層５が形成されている。ＭＯＳトランジスタより上の層には配線１０ａが形成されている。配線１０ａは、一部が接続孔６ａに埋め込まれることにより、ＭＯＳトランジスタのゲート電極４の一端に接続している。配線１０ａのアンテナ比、すなわちゲート絶縁膜の面積と配線１０ａの表面積の割合は、１００以上である。
【００１２】
素子分離膜には、素子領域開口部２ａとは異なる場所に放電用開口部２ｂが形成されている。本実施形態において放電用開口部２ｂはゲート電極４と配線１０ａの接点に隣接している。放電用開口部２ｂの内側には、放電用の拡散層１２が形成されている。またゲート電極４と配線１０ａの接点からは、ゲート接地配線４ａが素子分離膜上を経由して放電用開口部２ｂに延伸し、拡散層１２に接続している。ゲート接地配線４ａはゲート電極４に対して略直角に延伸している。なおゲート接地配線４ａは、プラズマから配線１０ａに入ってきた電荷を拡散層１２に逃がした後、素子分離膜上において絶縁壁１４ａによって切断されている。
【００１３】
図２（ａ）は図１のＡ−Ａ断面を示す断面図であり、図２（ｂ）は図１のＢ−Ｂ断面を示す断面図であり、図２（ｃ）は図１のＣ−Ｃ断面を示す断面図である。図２（ｃ）に示すように、半導体基板の一例であるシリコン基板１の表面には素子分離膜２が形成されており、この素子分離膜２には素子領域開口部２ａが形成されている。素子領域開口部２ａには、拡散層５が２つ互いに離間して形成されており、拡散層５の間にはゲート電極４が形成されている。ゲート電極４は、シリコン基板１上に形成されたゲート絶縁膜３の上に位置している。なお図２（ａ）に示すように、ゲート絶縁膜３は素子領域開口部２ａ内にのみ形成されているが、ゲート電極４は両端が素子領域開口部２ａからはみ出して素子分離膜２の上まで延伸している。また図２（ｂ）及び（ｃ）に示すように、素子分離膜２に形成された放電用開口部２ｂの内側には拡散層１２がシリコン基板１の表層に配置されている。
【００１４】
そして図２の各図に示すように素子分離膜２、ゲート電極４、ゲート接地配線４ａ、及び拡散層５，１２の上には層間絶縁膜６、配線１０ａ、絶縁膜１３及びパッシベーション膜１４がこの順に形成されている。図２（ａ）及び（ｂ）に示すように層間絶縁膜６には接続孔６ａが、ゲート電極４の端部の上に形成されている。配線１０ａは、一部が接続孔６ａに埋め込まれることによりゲート電極４に接続している。
【００１５】
また図２（ｂ）及び（ｃ）に示すように、素子分離膜２とゲート接地配線４ａが重なっている部分の上には、配線切断用溝６ｂが、絶縁膜１３及び層間絶縁膜６を貫いてゲート接地配線４ａに至るまで形成されており、ゲート接地配線４ａを切断している。配線切断用溝６ｂにはパッシベーション膜１４の一部が絶縁壁１４ａとして埋め込まれている。
【００１６】
次に図３〜図７の各図、及び図２の各図を用いて本実施形態にかかる半導体装置の製造方法について説明する。図３〜図７のそれぞれにおいて、（ａ）は図１のＡ−Ａ断面に相当する断面図、（ｂ）は図１のＢ−Ｂ断面に相当する断面図、（ｃ）は図１のＣ−Ｃ断面に相当する断面図である。
【００１７】
まず図３の各図に示すように、ＬＯＣＯＳ法によりシリコン基板１上に素子分離膜２を形成する。このとき素子分離膜２に素子領域開口部２ａ及び放電用開口部２ｂを形成しておく。次いで素子分離膜２、素子領域開口部２ａ及び放電用開口部２ｂを含む全面上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、放電用開口部２ｂ上が開口したレジストパターンを形成する。次いでこのレジストパターンをマスクとしてイオン注入を行う。そしてレジストパターンを除去した後、所定の熱処理を施すことにより、シリコン基板１の表層には、放電用開口部２ｂの内側に位置する拡散層１２が形成される。
【００１８】
次いで図４の各図に示すように、素子分離膜２の素子領域開口部２ａの内側にゲート絶縁膜３を例えば熱酸化法により形成する。このとき放電用開口部２ｂの内側にも酸化シリコン膜が形成される。次いで素子分離膜２の全面上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光、現像することにより、放電用開口部２ｂの上のみが開口したレジストパターンを形成する。次いでこのレジストパターンをマスクとして酸化シリコン膜をエッチングすることにより、放電用開口部２ｂの内側に形成された酸化シリコン膜を除去する。次いでレジストパターンを除去した後、このゲート絶縁膜３を含む領域の上に、導電膜の一例であるポリシリコン膜を例えばＣＶＤ法により形成する。そしてこのポリシリコン膜の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとしてポリシリコン膜をエッチングすることにより、ゲート絶縁膜３の上にポリシリコン膜からなるゲート電極４を形成するとともに、ポリシリコン膜からなるゲート接地配線４ａを形成する。このときゲート接地配線４ａは、ゲート電極４の一端から素子分離膜２上を経由して拡散層１２に接続するまで断線することなく繋がっている。そしてレジストパターンを除去する。
【００１９】
次いで素子分離膜２及びゲート電極４を含む全面上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、素子領域開口部２ａが開口したレジストパターンを形成する。そしてこのレジストパターン及びゲート電極４をマスクとしてシリコン基板１に不純物イオンをイオン注入する。次いでレジストパターンを除去した後、所定の熱処理を施す。これにより、シリコン基板１のソース/ドレイン領域には拡散層５が形成される。
【００２０】
次いで図５の各図に示すように、素子分離膜２、ゲート電極４、及び拡散層５を含む全面上に層間絶縁膜６を形成する。層間絶縁膜６は酸化シリコン膜であり、例えばプラズマＣＶＤ法により形成される。次いで層間絶縁膜６の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとして層間絶縁膜６をエッチングすることにより、接続孔６ａを形成する。
【００２１】
次いでレジストパターンを除去した後、層間絶縁膜６の上及び接続孔６ａの中に導電膜の一例であるＡｌ合金膜を例えばスパッタリング法により形成する。次いでＡｌ合金膜の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとしてＡｌ合金膜をドライエッチングすることにより、層間絶縁膜６の上にＡｌ合金膜からなる配線１０ａを形成する。配線１０ａのアンテナ比は１００以上であり、その一部は接続孔６ａの中に埋め込まれてゲート電極４に接続する。
【００２２】
Ａｌ合金膜をドライエッチングときにはプラズマが用いられる。ここでゲート電極４はゲート接地配線４ａにより、シリコン基板１に形成された放電用の拡散層１２に接続されているため、プラズマによってＡｌ合金膜に電荷が蓄積し、この電荷がゲート電極４に流れ込んでも、流れ込んだ電荷は拡散層１２で放電される。このためゲート絶縁膜３が受けるダメージを抑制することができる。
【００２３】
次いで図６の各図に示すように、層間絶縁膜６及び配線１０ａを含む全面上に絶縁膜１３を例えばプラズマＣＶＤ法により形成する。絶縁膜１３は例えば酸化シリコン膜である。このときプラズマによって配線１０ａに電荷が蓄積しても、この電荷は拡散層１２で放電される。このためゲート絶縁膜３が受けるダメージを抑制することができる。
【００２４】
次いで絶縁膜１３の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとして絶縁膜１３、層間絶縁膜６及びゲート接地配線４ａをエッチングすることにより配線切断用溝６ｂを形成し、ゲート接地配線４ａを素子分離膜２上で切断する。
【００２５】
次いで図７の各図に示すように、絶縁膜１３の上及び配線切断用溝６ｂの中に、窒化シリコン、酸化シリコン又はこれらの積層膜からなるパッシベーション膜１４を例えばプラズマＣＶＤ法により形成する。このとき配線切断用溝６ｂが完全に埋まるようにする。このため層間絶縁膜６及び配線１０ａの上において、パッシベーション膜１４はある程度厚くなる。
そして図２の各図に示すように、パッシベーション膜１４全体をＣＭＰ又はエッチバックにより薄くする。
【００２６】
上記したように本実施形態によれば、素子分離膜２の素子領域開口部２ａとは異なる場所に放電用開口部２ｂを形成し、この放電用開口部２ｂの内側に放電用の拡散層１２を形成している。そしてポリシリコン膜をパターニングしてゲート電極４を形成するときに、ゲート接地配線４ａを形成している。ゲート接地配線４ａは、ゲート電極４の一端から素子分離膜２を経由して放電用開口部２ｂまで延伸し、拡散層１２に接続している。このため、ドライエッチングやプラズマＣＶＤに用いられるプラズマにより、配線１０ａに電荷が蓄積しても、この電荷は拡散層１２で放電される。従ってゲート電極４の下に位置するゲート絶縁膜３は、半導体装置の製造中にダメージを受けにくくなる。
【００２７】
またゲート接地配線４ａは、配線１０ａを形成した後、配線切断用溝６ｂにより素子分離膜２上において切断される。このため半導体装置が完成した状態において、ゲート電極４は拡散層１２から断線している。従ってゲート接地配線４ａを形成しても、ＭＯＳトランジスタの動作には影響しない。なお配線切断用溝６ｂにはパッシベーション膜１４の一部が絶縁壁１４ａとして埋め込まれているため、配線切断用溝６ｂを形成しても半導体装置の耐久性には影響がない。
【００２８】
図８〜図１０の各図は、第２の実施形態にかかる半導体装置の製造方法を示す断面図である。各図において（ａ）は第１の実施形態における図１のＡ−Ａ断面に相当する断面図、（ｂ）は図１のＢ−Ｂ断面に相当する断面図、（ｃ）は図１のＣ−Ｃ断面に相当する断面図である。本実施形態において第１の実施形態と同一の構成には同一の符号を付し、説明を省略する。
【００２９】
まず図８の各図に示すようにシリコン基板１の上に素子分離膜２、素子領域開口部２ａ、放電用開口部２ｂ、拡散層１２、ゲート絶縁膜３、ゲート電極４、ゲート接地配線４ａ、拡散層５、層間絶縁膜６、接続孔６ａ及び配線１０ａを形成する。これらの形成工程は第１の実施形態と同じである。
次いで層間絶縁膜６及び配線１０ａを含む全面上に層間絶縁膜１６を、層間絶縁膜６と同一の工程で形成する。このとき配線１０ａはプラズマにさらされるが、ゲート電極４はゲート接地配線４ａにより拡散層１２に接続しているため、プラズマにより配線１０ａに電荷が蓄積しても、この電荷は拡散層１２で放電される。
【００３０】
次いで層間絶縁膜１６の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとして層間絶縁膜１６をエッチングすることにより、配線１０ａの端部上に位置する接続孔１６ａを形成する。
【００３１】
次いでレジストパターンを除去した後、層間絶縁膜１６の上及び接続孔１６ａの中にＡｌ合金膜を例えばスパッタリング法により形成する。次いでＡｌ合金膜の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとしてＡｌ合金膜をドライエッチングすることにより、層間絶縁膜１６上にＡｌ合金膜からなる配線２０ａを形成する。配線２０ａは一部が接続孔１６ａに埋め込まれることにより配線１０ａと接続している。ゲート絶縁膜３の面積と配線２０ａの表面積の割合すなわち配線２０ａのアンテナ比は１００以上である。
【００３２】
Ａｌ合金膜をドライエッチングするときにはプラズマが用いられるため、プラズマにより配線２０ａに電荷が蓄積する場合がある。このときゲート電極４はゲート接地配線４ａにより拡散層１２に接続しているため、配線２０ａに蓄積した電荷は、配線２０ａ,１０ａ及びゲート接地配線４ａを経由して拡散層１２で放電される。従って配線２０ａを形成するときにゲート絶縁膜３はダメージを受けにくい。
【００３３】
次いで図９の各図に示すように、層間絶縁膜１６及び配線２０ａの上に絶縁膜１３をプラズマＣＶＤ法により形成する。このときプラズマにより配線２０ａに電荷が蓄積しても、この電荷は拡散層１２で放電される。従って絶縁膜１３を形成するときにゲート酸化膜３はダメージを受けにくい。
次いで絶縁膜１３の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとして絶縁膜１３、層間絶縁膜１６,６及びゲート接地配線４ａをエッチングすることにより配線切断用溝１６ｂを形成し、ゲート接地配線４ａを素子分離膜２上で切断する。
【００３４】
次いで図１０の各図に示すように、絶縁膜１３の上及び配線切断用溝１６ｂの中に、窒化シリコン、酸化シリコン又はこれらの積層膜からなるパッシベーション膜１４を例えばＣＶＤ法により形成する。このとき配線切断用溝１６ｂが完全に埋まるようにする。このため層間絶縁膜１６及び配線２０ａの上において、パッシベーション膜１４はある程度厚くなる。そこでパッシベーション膜１４全体をＣＭＰ又はエッチバックにより薄くする。
【００３５】
上記した本実施形態においては、第１の実施形態と同一の効果を得ることができる。また層間絶縁膜６の上にさらに層間絶縁膜１６をプラズマＣＶＤによって形成しても、プラズマにより配線１０ａに蓄積した電荷は拡散層１２で放電される。従って層間絶縁膜１６を形成しているときにゲート絶縁膜３はダメージを受けにくい。
また層間絶縁膜１６の上に形成されたＡｌ合金膜をドライエッチングすることにより、配線１０ａに接続する配線２０ａを形成しても、プラズマにより配線２０ａに蓄積した電荷は拡散層１２で放電される。従って配線２０ａを形成しているときにゲート絶縁膜３はダメージを受けにくい。
【００３６】
なお本実施形態において、層間絶縁膜１６及び配線２０ａの上に、さらに層間絶縁膜をプラズマＣＶＤ法により形成し、この層間絶縁膜の上に配線２０ａに接続する配線を形成してもよい。この場合においてもゲート絶縁膜３はダメージを受けにくい。
【００３７】
図１１の各図は、第３の実施形態にかかる半導体装置の製造方法を示す図であり、（ａ）は第１の実施形態における図１のＡ−Ａ断面に相当する断面図、（ｂ）は図１のＢ−Ｂ断面に相当する断面図、（ｃ）は図１のＣ−Ｃ断面に相当する断面図である。本実施形態において第２の実施形態と同一の構成には同一の符号を付し、説明を省略する。
【００３８】
まずシリコン基板１の上に、素子分離膜２、素子領域開口部２ａ、放電用開口部２ｂ、拡散層１２、ゲート絶縁膜３、ゲート電極４、ゲート接地配線４ａ、拡散層５、層間絶縁膜６、接続孔６ａ、配線１０ａ、層間絶縁膜１６、接続孔１６ａ、配線２０ａ、及び配線切断用溝１６ｂを形成する。これらの形成工程は第２の実施形態と同じであるが、配線２０ａのアンテナ比は１００未満である。
【００３９】
次いで、層間絶縁膜１６の上、配線２０ａの上及び配線切断用溝１６ｂの中に層間絶縁膜２２を形成する。このとき層間絶縁膜２２の一部は絶縁壁２２ｂとして配線切断用溝１６ｂの中に埋め込まれる。
層間絶縁膜２２はプラズマＣＶＤ法によって形成されるが、配線２０ａのアンテナ比は１００未満である。このため、プラズマにより配線２０ａに電荷が蓄積し、ゲート接地配線４ａが既に切断された後に蓄積した電荷が配線１０ａを介してゲート電極４に流れ込んでも、ゲート絶縁膜３がダメージを受ける可能性は低い。
【００４０】
次いで、層間絶縁膜２２の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとして層間絶縁膜２２をエッチングすることにより、配線２０ａの端部上に位置する接続孔２２ａを形成する。
【００４１】
次いでレジストパターンを除去した後、層間絶縁膜２２の上及び接続孔２２ａの中にＡｌ合金膜を例えばスパッタリング法により形成する。次いでＡｌ合金膜の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとしてＡｌ合金膜をドライエッチングすることにより、層間絶縁膜２２上に配線２４ａを形成する。配線２４ａは一部が接続孔２２ａに埋め込まれることにより配線２０ａと接続している。
【００４２】
ゲート絶縁膜３の面積と配線２４ａの表面積の割合すなわち配線２４ａのアンテナ比は１００未満である。このためＡｌ合金膜をドライエッチングするときにおいて、プラズマにより配線２４ａに電荷が蓄積し、ゲート接地配線４ａが既に切断された後に蓄積した電荷が配線２０ａ,１０ａを介してゲート電極４に流れ込んでも、ゲート絶縁膜３はダメージを受けにくい。
次いで配線２４ａの上に絶縁膜１３及びパッシベーション膜１４をこの順に形成する。
【００４３】
この第３の実施形態によっても、第２の実施形態と同一の効果を得ることができる。またアンテナ比が１００以上となる配線１０ａを層間絶縁膜１６で覆った後に層間絶縁膜１６,６にわたる配線切断用溝１６ｂを形成してゲート接地配線４ａを切断している。このため、最上層の配線２４ａを形成した後に層間絶縁膜２２,１６,６にわたる配線切断用溝を形成してゲート接地配線４ａを切断する場合と比べて、配線切断用溝を浅くすることができる。
【００４４】
図１２の各図は、第４の実施形態にかかる半導体装置の製造方法を示す図であり、（ａ）は第１の実施形態における図１のＡ−Ａ断面に相当する断面図、（ｂ）は図１のＢ−Ｂ断面に相当する断面図、（ｃ）は図１のＣ−Ｃ断面に相当する断面図である。本実施形態において第２の実施形態と同一の構成には同一の符号を付し、説明を省略する。
【００４５】
まずシリコン基板１の上に、素子分離膜２、素子領域開口部２ａ、放電用開口部２ｂ、拡散層１２、ゲート絶縁膜３、ゲート電極４、ゲート接地配線４ａ、拡散層５、層間絶縁膜６、接続孔６ａ、配線１０ａ、層間絶縁膜１６、接続孔１６ａ及び配線２０ａを形成する。これらの形成工程は第２の実施形態と同じである。
【００４６】
次いで層間絶縁膜１６及び配線２０ａそれぞれの上に、絶縁膜１３及びパッシベーション膜１４をこの順に形成する。次いでパッシベーション膜１４の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとして層間絶縁膜１６,６をエッチングすることにより、素子分離膜２とゲート接地配線４ａが重なる部分の上に位置する溶断用凹部１６ｃを形成する。このとき層間絶縁膜６をゲート接地配線４ａの上に薄く残す。
【００４７】
次いで図示しないが、レジストパターンを除去した後、溶断用凹部１６ｃに例えばポリシリコンヒューズを切断するためのレーザー光を照射することにより、ゲート接地配線４ａを素子分離膜２上で切断する。
本実施形態においても第２の実施形態と同様の効果を得ることができる。
【００４８】
図１３は、第５の実施形態にかかる半導体装置を示す平面図である。本実施形態において第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
本実施形態は、素子分離膜２の放電用開口部２ｂ及び拡散層１２が、素子領域開口部２ａを介して配線１０ａとゲート電極４の接点とは反対側に形成されている点、及びそれにあわせてゲート接地配線４ａの位置及び形状が変更されている点を除いては、第１の実施形態と同一の構成である。
【００４９】
本実施形態にかかる半導体装置は、素子分離膜２を形成するときに放電用開口部２ｂを形成する位置を変更する点、拡散層１２を形成するときのレジストパターンの形状を変更する点、ポリシリコン膜をエッチングしてゲート電極４及びゲート接地配線４ａを形成するときのレジストパターンの形状を変更する点、及び層間絶縁膜６及びゲート接地配線４ａをエッチングして配線切断用溝６ｂを形成するときのレジストパターンの形状を変更する点を除き、第１の実施形態と同一の工程で製造することができる。
本実施形態においても第１の実施形態と同一の効果を得ることができる。
【００５０】
図１４は、第６の実施形態にかかる半導体装置を示す平面図である。本実施形態において第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
本実施形態にかかる半導体装置において、２つのＭＯＳトランジスタが、互いのゲート電極４が直列に並ぶように配置されている。各ＭＯＳトランジスタのゲート電極４は素子分離膜２上を延伸することにより互いに繋がっている。そしてこの繋がっている部分と重なる部分に、素子分離膜２の放電用開口部２ｂ及び拡散層１２が形成されている。
また各ＭＯＳトランジスタと放電用開口部２ｂの間には、それぞれ配線切断用溝６ｂ及び絶縁壁１４ａが形成されている。
【００５１】
本実施形態にかかる半導体装置は、素子分離膜２を形成するときの素子領域開口部２ａ及び放電用開口部２ｂの位置を変更する点、及び各レジストパターンの形状を変更する点を除いては、第１の実施形態と同一の工程で製造することができる。
本実施形態においても第１の実施形態と同一の効果を得ることができる。
【００５２】
なお、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば第５及び第６の実施形態において、配線切断用溝６ｂ及び絶縁壁１４ａの代わりに、第４の実施形態と同様の溶断用凹部を形成し、この溶断用凹部にレーザー光を照射することによりゲート接地配線４ａを切断してもよい。また配線切断用溝の代わりに配線切断用の孔を形成してもよい。また接続孔６ａ,１６ａ,２２ａの中に、配線１０ａ,２０ａ,２４ａの一部を埋め込む代わりに上下の配線を接続するタングステンプラグを形成してもよい。
【図面の簡単な説明】
【００５３】
【図１】第１の実施形態にかかる半導体装置の平面図。
【図２】（ａ）は図１のＡ−Ａ断面を示す断面図、（ｂ）は図１のＢ−Ｂ断面を示す断面図、（ｃ）は図１のＣ−Ｃ断面を示す断面図。
【図３】半導体装置の製造方法を示す断面図であり、（ａ）は図１のＡ−Ａ断面に相当する断面図、（ｂ）は図１のＢ−Ｂ断面に相当する断面図、（ｃ）は図１のＣ−Ｃ断面に相当する断面図。
【図４】図３の次工程を示す断面図であり、（ａ）は図１のＡ−Ａ断面に相当する断面図、（ｂ）は図１のＢ−Ｂ断面に相当する断面図、（ｃ）は図１のＣ−Ｃ断面に相当する断面図。
【図５】図４の次工程を示す断面図であり、（ａ）は図１のＡ−Ａ断面に相当する断面図、（ｂ）は図１のＢ−Ｂ断面に相当する断面図、（ｃ）は図１のＣ−Ｃ断面に相当する断面図。
【図６】図５の次工程を示す断面図であり、（ａ）は図１のＡ−Ａ断面に相当する断面図、（ｂ）は図１のＢ−Ｂ断面に相当する断面図、（ｃ）は図１のＣ−Ｃ断面に相当する断面図。
【図７】図６の次工程を示す断面図であり、（ａ）は図１のＡ−Ａ断面に相当する断面図、（ｂ）は図１のＢ−Ｂ断面に相当する断面図、（ｃ）は図１のＣ−Ｃ断面に相当する断面図。
【図８】第２の実施形態にかかる半導体装置の製造方法を示す断面図であり、（ａ）は図１のＡ−Ａ断面に相当する断面図、（ｂ）は図１のＢ−Ｂ断面に相当する断面図、（ｃ）は図１のＣ−Ｃ断面に相当する断面図。
【図９】図８の次工程を示す断面図であり、（ａ）は図１のＡ−Ａ断面に相当する断面図、（ｂ）は図１のＢ−Ｂ断面に相当する断面図、（ｃ）は図１のＣ−Ｃ断面に相当する断面図。
【図１０】図９の次工程を示す断面図であり、（ａ）は図１のＡ−Ａ断面に相当する断面図、（ｂ）は図１のＢ−Ｂ断面に相当する断面図、（ｃ）は図１のＣ−Ｃ断面に相当する断面図。
【図１１】第３の実施形態にかかる半導体装置の製造方法を示す断面図であり、（ａ）は図１のＡ−Ａ断面に相当する断面図、（ｂ）は図１のＢ−Ｂ断面に相当する断面図、（ｃ）は図１のＣ−Ｃ断面に相当する断面図。
【図１２】第４の実施形態にかかる半導体装置の製造方法を示す断面図であり、（ａ）は図１のＡ−Ａ断面に相当する断面図、（ｂ）は図１のＢ−Ｂ断面に相当する断面図、（ｃ）は図１のＣ−Ｃ断面に相当する断面図。
【図１３】第５の実施形態にかかる半導体装置を示す平面図。
【図１４】第６の実施形態にかかる半導体装置を示す平面図。
【符号の説明】
【００５４】
１…シリコン基板、２…素子分離膜、２ａ…素子領域開口部、２ｂ…放電用開口部、３…ゲート絶縁膜、４…ゲート電極、４ａ…ゲート接地配線、５,１２…拡散層、６,１６,２２…層間絶縁膜、６ａ,１６ａ,２２ａ…接続孔、６ｂ,１６ｂ…配線切断用溝、１０ａ,２０ａ,２４ａ…配線、１４…パッシベーション膜、１４ａ,２２ｂ…絶縁壁、１６ｃ…溶断用凹部
【図１】
2005175155.tif 000003
【図２】
2005175155.tif 000004
【図３】
2005175155.tif 000005
【図４】
2005175155.tif 000006
【図５】
2005175155.tif 000007
【図６】
2005175155.tif 000008
【図７】
2005175155.tif 000009
【図８】
2005175155.tif 000010
【図９】
2005175155.tif 000011
【図１０】
2005175155.tif 000012
【図１１】
2005175155.tif 000013
【図１２】
2005175155.tif 000014
【図１３】
2005175155.tif 000015
【図１４】
2005175155.tif 000016