(57)【要約】【課題】局所的なゲート絶縁膜の突き抜け、ゲート電極形状の悪化、およびゲート長のバラツキを防止することを可能にする。【解決手段】半導体基板２上に形成されたゲート絶縁膜４と、ゲート絶縁膜上に形成される第１電極層９ａ、１２ａ、第１電極層上に形成された５Å以上１００Å以下の絶縁膜８、および絶縁膜上に形成された第２電極層９ｂ、１２ｂを有するゲート電極１０、１３と、ゲート電極の両側の半導体基板に形成されるソース・ドレイン領域１６、１８と、を備えている。【選択図】  図１
2005050917.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成される第１電極層、前記第１電極層上に形成された５Å以上１００Å以下の絶縁膜、および前記絶縁膜上に形成された第２電極層を有するゲート電極と、前記ゲート電極の両側の前記半導体基板に形成されるソース・ドレイン領域と、を備えたことを特徴とする半導体装置。
【請求項２】
前記第１および第２電極層は、不純物が添加された多結晶シリコンまたはシリコンゲルマニウムからなることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記絶縁膜は、熱酸化膜または自然酸化膜からなることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記絶縁膜は、シリコン酸化膜、シリコン窒化膜、およびシリコンオキシナイトライド膜、並びにシリコン酸化膜、シリコン窒化膜、シリコンオキシナイトライド膜のうちの少なくとも２つの膜を積層した複合膜のいずれかからなることを特徴とする請求項２記載の半導体装置。
【請求項５】
前記絶縁膜の膜厚は、前記ゲート電極の膜厚に対して０．５％〜１０％の範囲にあることを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
【請求項６】
前記絶縁膜は、前記ゲート絶縁膜から５００Å以内の位置に設けられていることを特徴とする請求項１乃至５のいずれかに記載の半導体装置。
【請求項７】
前記絶縁膜は、前記ゲート絶縁膜から前記ゲート電極の膜厚の１／４以下の高さの位置に設けられていることを特徴とする請求項１乃至５のいずれかに記載の半導体装置。
【請求項８】
半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に第１電極材料層を形成する工程と、前記第１電極材料層上に絶縁層を５Å以上１００Å以下の厚さで形成する工程と、前記絶縁層上に第２電極材料層を形成する工程と、前記第２電極材料層上にマスク材料からなるパターンを形成する工程と、前記パターンをマスクとして前記第２電極材料層をエッチングし、前記絶縁層を露出させる工程と、前記絶縁層をエッチングする工程と、前記第１電極材料層をエッチングし、ゲート電極を形成する工程と、を備えたことを特徴とする半導体装置の製造方法。
【請求項９】
前記第２電極材料層は不純物が添加された多結晶シリコンまたはシリコンゲルマニウムからなることを特徴とする請求項８記載の半導体装置の製造方法。
【請求項１０】
前記第２電極材料層をエッチングし、前記絶縁層を露出させる工程は、エッチングガスとしてＨＢｒガス、またはＨＢｒガスとＯ２ガスの混合ガスを用いることを特徴とする請求項８または９記載の半導体装置の製造方法。
【請求項１１】
前記第２電極材料層をエッチングする工程は、第１のエッチングガスを用いて前記第２電極材料層をエッチングし、前記絶縁層が露出する前にエッチングを停止する工程と、第２のエッチングガスを用いて前記第２電極材料層を前記絶縁層が露出するまでエッチングする工程とを備えたことを特徴とする請求項８または９記載の半導体装置の製造方法。
【請求項１２】
前記第１のエッチングガスはＨＢｒガス、ＨＢｒガスとＣｌ２ガスの混合ガス、ＨＢｒガスとＮ２ガスとＣＦ４ガスの混合ガス、ＨＢｒガスとＮ２ガスとＮＦ３ガスの混合ガス、およびＨＢｒガスとＮ２ガスとＣＨＦ３ガスの混合ガスのいずれかであることを特徴とする請求項１１記載の半導体装置の製造方法。
【請求項１３】
前記第２のエッチングガスは、ＨＢｒガス、ＨＢｒガスとＯ２ガスの混合ガス、およびＨＢｒガスとＣｌ２ガスとＯ２ガスの混合ガスのいずれかであることを特徴とする請求項１１または１２記載の半導体装置の製造方法。
【請求項１４】
前記絶縁層は、シリコン酸化膜、シリコン窒化膜、およびシリコンオキシナイトライド膜、並びにシリコン酸化膜、シリコン窒化膜、シリコンオキシナイトライド膜のうちの少なくとも２つの膜を積層した複合膜のいずれかからなり、前記絶縁層のエッチングに用いられる第３のエッチングガスは、ＣＦ４ガス、ＳＦ６ガス、ＮＦ３ガス、およびＣＨＦ３ガスのいずれかであることを特徴とする請求項８乃至１３のいずれかに記載の半導体装置の製造方法。
【請求項１５】
前記第１電極材料層は不純物が添加された多結晶シリコンまたはシリコンゲルマニウムからなることを特徴とする請求項８乃至１４のいずれかに記載の半導体装置の製造方法。
【請求項１６】
前記第１電極材料層をエッチングする工程は、第４のエッチングガスを用いて前記ゲート絶縁膜が露出するまで前記第１電極材料層をエッチングする工程と、第５のエッチングガスを用いて前記第１電極材料層の残渣を除去する工程とを備えたことを特徴とする請求項８乃至１５のいずれかに記載の半導体装置。
【請求項１７】
前記第４のエッチングガスは、ＨＢｒガスとＣｌ２ガスとＯ２ガスの混合ガス、
ＨＢｒガスとＯ２ガスの混合ガス、およびＨＢｒガスのいずれかであることを特徴とする請求項１６記載の半導体装置の製造方法。
【請求項１８】
前記第５のエッチングガスは、ＨＢｒガスとＯ２ガスの混合ガス、ＨＢｒガスとＯ２ガスとＮ２ガスの混合ガス、およびＨＢｒガスとＣｌ２ガスとＯ２ガスの混合ガスのいずれかであることを特徴とする請求項１６または１７記載の半導体装置。
【請求項１９】
前記第２電極材料層をエッチングする前に、前記第２電極材料層の表面に形成された自然酸化膜を除去する工程を備えたことを特徴とする請求項８乃至１８のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＭＩＳＦＥＴを備えた半導体装置の従来の製造方法を図１３および図１４を参照して説明する。
【０００３】
まず、シリコン単結晶基板２上にシリコン酸化膜（ＳｉＯ２）からなるゲート絶縁膜４を形成する（図１３参照）。続いて、ゲート絶縁膜４上に、多結晶シリコン層を形成する。その後、ＮチャネルＭＯＳＦＥＴが形成される領域の上記多結晶シリコン層に燐もしくは砒素を添加し、Ｎ型の多結晶シリコン層９を形成する（図示せず）。このとき、ＮチャネルＭＯＳＦＥＴが形成される領域以外の領域は、例えばフォトレジストからなるフォトレジストパターン（図示せず）によって覆われている。
【０００４】
次に、上記フォトレジストパターンを除去した後、ＰチャネルＭＯＳＦＥＴが形成される領域に開口を有する、例えばフォトレジストからなるレジストパターン（図示せず）を形成する。その後、このフォトレジストパターンをマスクとしてＰチャネルＭＯＳＦＥＴが形成される領域の上記多結晶シリコン層にホウ素を添加することによりＰ型の多結晶シリコン層１２を形成する（図１３参照）。続いて、上記レジストパターンを除去する。
【０００５】
次に、ゲート電極が形成される領域以外の領域が開口部となるエッチングマスクとしてのレジストパターン１４を、多結晶シリコン層９、１２上に形成する（図１３参照）。レジストパターン１４にはフォトリソグラフィー技術により形成されたフォトレジスト層が使用されている。
【０００６】
次に、反応性イオンエッチング（ＲＩＥ）装置にシリコン単結晶基板２を搬送し、多結晶シリコン層９、１２をドライエッチングする。ドライエッチングにおいては、例えば臭化水素（ＨＢｒ）、塩素（Ｃｌ２）等のハロゲン系のエッチンガスが使用される（例えば、特許文献１参照）。レジストパターン１４の開口部分の多結晶シリコン層９、１２のエッチングが開始されると、多結晶シリコン層９、１２の表面からその膜厚方向に向かって、薄膜除去（エッチング）が行われる。そして、図１４に示すように、下地のゲート絶縁膜４の表面が露出され、エッチングされた多結晶シリコン層９、１２がそれぞれゲート電極１０、１３となる。
【０００７】
この時、理想的にはゲート絶縁膜４の表面の全域においてエッチングを停止しなければならない。しかしながら、ゲート絶縁膜４の膜厚は非常に薄く、かつハロゲン系のエッチングガスはゲート絶縁膜４に対するエッチング選択比を充分に確保できないので、ゲート絶縁膜４をオーバーエッチングし、ゲート絶縁膜４を突き破る恐れがある。
【０００８】
そこで、一般的には、多結晶シリコン層９、１２のエッチングを開始した後ゲート絶縁膜４に達する手前で、例えば干渉型の膜厚モニタを用いて、多結晶シリコン層９、１２の膜厚が残り２００Å〜３００Åになったところで、エッチングを一旦停止し、ゲート絶縁膜４に対して充分な選択比を有するたとえばＨＢｒガスにＯ２を添加したエッチングガスを使用し、二回目のエッチングを行う。二回目のエッチングでは、ゲート絶縁膜４が露出するまでエッチングを行い、二回目のエッチング工程の終点は、多結晶シリコン層９、１２のシリコン系反応生成物の発光強度をモニタし、発光強度が減少した時点において決定される。
【０００９】
二回目のドライエッチング工程が終了すると、ゲート絶縁膜４上のシリコン残渣の除去を目的とした、ゲート絶縁膜４にさらに充分な選択比を有する三回目のエッチングを行う。
【００１０】
三回のエッチングを終了すると、Ｎ型あるいはＰ型に不純物添加された、ＭＯＳＦＥＴのゲート電極１０、１３が形成される。
【００１１】
【特許文献１】
特開２００３−３７１６３号公報
【００１２】
【発明が解決しようとする課題】
一般に、Ｎ型多結晶シリコン層９とＰ型多結晶シリコン層１２のエッチングの速さが異なる。このため、一回目のエッチング工程および二回目のエッチング工程においては、多くの場合、Ｎ型多結晶シリコン層９が形成された領域のゲート絶縁膜４の方が、Ｐ型多結晶シリコン層１２が形成された領域のゲート絶縁膜４よりも早く露出してしまう。その結果、図１５に示すようにＮ型多結晶シリコンからなるゲート電極１０近傍ではゲート絶縁膜４の突き抜けが生じる。また、Ｐ型多結晶シリコンからなるゲート電極１３近傍は、ゲート電極１３のエッチングが不十分で、ゲート電極１３の下部が裾を引いた形状となり（図１５参照）、Ｎ型とＰ型でゲート電極層１０、１３のゲート絶縁膜４との界面におけるゲート長のバラツキが生ずる。
【００１３】
また、一般的に、反応性イオンエッチング装置内におけるプラズマ密度の密度分布が不均一であるため、または活性種の、ゲート電極となる多結晶シリコン層への入射が不均一であるために、多結晶シリコン層の面内でのエッチングレートに差が生じる。このため、例えば多結晶シリコン層の中央部に対して、端部ではエッチングが速く進み、多結晶シリコン層の端部に形成されるゲート電極ではゲート絶縁膜４の突き抜けが生じ、多結晶シリコン層の中央部に形成されるゲート電極は裾を引いた形状となる。
【００１４】
さらに、形成されるパターンの疎密の違いによってもエッチングの速さが異なる。このため、図１６に示すように、空間的に孤立しているゲート電極２０のエッチングレートは、密集しているゲート電極２１のエッチングレートに比べて速くなるので、局所的なゲート絶縁膜４の突き抜けやゲート形状の悪化が生ずる。
【００１５】
本発明は、上記事情を考慮してなされたものであって、局所的なゲート絶縁膜の突き抜け、ゲート電極形状の悪化、およびゲート長のバラツキを防止することのできる半導体装置及びその製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の第１の態様による半導体装置は、半導体基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成される第１電極層、前記第１電極層上に形成された５Å以上１００Å以下の絶縁膜、および前記絶縁膜上に形成された第２電極層を有するゲート電極と、前記ゲート電極の両側の前記半導体基板に形成されるソース・ドレイン領域と、を備えたことを特徴とする。
【００１７】
また、本発明の第２の態様による半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に第１電極材料層を形成する工程と、前記第１電極材料層上に絶縁層を５Å以上１００Å以下の厚さで形成する工程と、前記絶縁層上に第２電極材料層を形成する工程と、前記第２電極材料層上にマスク材料からなるパターンを形成する工程と、前記パターンをマスクとして前記第２電極材料層をエッチングし、前記絶縁層を露出させる工程と、前記絶縁層をエッチングする工程と、前記第１電極材料層をエッチングし、ゲート電極を形成する工程と、を備えたことを特徴とする。
【００１８】
【発明の実施の形態】
次に、図面を参照して、本発明の実施形態を説明する。
【００１９】
本発明の一実施形態による半導体装置の構成を図１に示す。図１は、本実施形態による半導体装置の構成を示す断面図である。この実施形態による半導体装置は、絶縁ゲート型電界効果トランジスタ（ＭＩＳＦＥＴ）を有する半導体装置である。
【００２０】
ＮチャネルＭＯＳＦＥＴが形成される領域には、半導体基板２上にゲート絶縁膜４を介してゲート電極１０が形成され、このゲート電極１０の両側の半導体基板２にはソース・ドレインとなるＮ型の不純物拡散領域１６が形成されている。ゲート電極１０は、ゲート絶縁膜４上に形成された多結晶シリコンからなる第１電極層９ａと、この第１電極層９ａ上に形成された薄い絶縁膜８と、この絶縁膜８上に形成された第２電極層９ｂとを備えた３層積層構造となっている。なお、第１および第２電極層９ａ、９ｂには、燐もしくは砒素が添加されている。
【００２１】
また、ＰチャネルＭＯＳＦＥＴが形成される領域には、半導体基板２上にゲート絶縁膜４を介してゲート電極１３が形成され、このゲート電極１３の両側の半導体基板２にはソース・ドレインとなるＰ型の不純物拡散領域１８が形成されている。ゲート電極１３は、ゲート絶縁膜４上に形成された多結晶シリコンからなる第１電極層１２ａと、この第１電極層１２ａ上に形成された薄い絶縁膜８と、この絶縁膜８上に形成された第２電極層１２ｂとを備えた３層積層構造となっている。なお、第１および第２電極層１２ａ、１２ｂには、ホウ素が添加されている。また、ゲート電極１０、１３の側部には絶縁膜からなるゲート側壁２２が形成されている。
【００２２】
なお、絶縁膜８の膜厚は絶対値で概ね５Å以上１００Å以下に設定され、さらに相対値でゲート電極１０、１３の膜厚に対して、０．５％〜１０％であることが望ましい。これは絶縁膜８の膜厚が薄すぎれば、本実施形態の半導体装置を製造する際に、絶縁膜８がエッチングストッパとしての役目をはたさないし、絶縁膜８の膜厚が厚すぎれば、不純物をイオン注入しても第１電極層９ａ、１２ａには不純物が添加されず、ゲート絶縁膜の実質的な厚さが増加することになるためである。また、絶縁膜８は、ゲート絶縁膜４から５００Å以内の位置にあることが望ましく、ゲート絶縁膜４からゲート電極１０、１３の膜厚の概ね１／４以下の高さの位置にあることが望ましい。これは、絶縁膜８の位置が高すぎれば、第１電極層１２ａの下部が従来の場合と同様に裾を引いた形状となるおそれがあるためである。
【００２３】
また、絶縁膜８の材料としては、シリコン酸化膜（ＳｉＯ２）、シリコン窒化膜（ＳｉＮ）、およびシリコンオキシナイトライド膜、並びにシリコン酸化膜、シリコン窒化膜、シリコンオキシナイトライド膜のうちの少なくとも２つの膜を積層した複合膜のいずれかを使用することができる。なお、絶縁膜８は後述するようにエッチングストッパとして用いられるので、エッチング選択比の高いシリコン酸化膜を用いることが好ましい。また、シリコン酸化膜は後述するように、熱酸化膜または自然酸化膜であっても良い。
【００２４】
また、ゲート電極１０、１３は、多結晶シリコンで絶縁膜８を挟む代わりにシリコンゲルマニウムで絶縁膜８を挟んでも良いし、多結晶シリコン層、絶縁膜８、シリコンゲルマニウム層からなる３層積層構造であっても良い。
【００２５】
次に、このように構成された本実施形態による半導体装置の製造方法を、図２乃至図９を参照して説明する。
【００２６】
まず、最初に、シリコン単結晶からなる半導体基板２を準備する。ここで半導体基板２はダイシング前の半導体ウエハの状態にある。半導体基板２の表面上の全域にゲート絶縁膜４を形成する（図２参照）。ゲート絶縁膜４としては例えば熱酸化法により成膜したシリコン酸化膜を使用することができる。また、ゲート絶縁膜４としてはシリコン窒化膜、シリコンオキシナイトライド膜等の単層膜、又はシリコン酸化膜、シリコン窒化膜、シリコンオキシナイトライド膜の少なくともいずれかを組み合わせた複合膜を使用しても良い。
【００２７】
ゲート絶縁膜４上に第１のゲート電極材料層６ａを成膜する（図２参照）。ゲート電極材料層６ａとしては、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により成膜した多結晶シリコンもしくはシリコンゲルマニウムを実用的に使用することができる。その後、例えば熱酸化法によりゲート電極材料層６ａ上にエッチングストッパとなる酸化シリコンからなる絶縁膜８を形成する。この酸化シリコンからなる絶縁膜８は熱酸化法により形成したが、第１の電極材料層６ａ形成後にシリコン多結晶もしくはシリコンゲルマニウム表面上に生ずる自然酸化膜をそのまま残し、この自然酸化膜を絶縁膜８として用いても良い。また、絶縁膜８としてはシリコン窒化膜、シリコンオキシナイトライド膜等の単層膜、又はシリコン酸化膜、シリコン窒化膜、シリコンオキシナイトライド膜の少なくとも２つを組み合わせた複合膜を使用しても良い。
【００２８】
さらに、絶縁膜８上に第２のゲート電極材料層６ｂを成膜する。第２ゲート電極材料層６ｂとして例えばＣＶＤ法により成膜したシリコン多結晶もしくはシリコンゲルマニウムを使用することができる。
【００２９】
次に、図３に示すように、ＮチャネルＭＯＳＦＥＴが形成される領域に開口を有する例えばフォトレジストからなるレジストパターン７をゲート電極材料層６ｂ上に形成し、このレジストパターン７をマスクとして燐若しくは砒素をイオン注入により第１および第２のゲート電極材料層６ａ、６ｂに添加し、Ｎ型の第１および第２のゲート電極材料層９ａ、９ｂを形成する。燐若しくは砒素を添加後、例えばＯ２ガスを用いたアッシング技術によりフォトレジストパターン７を除去する。
【００３０】
次に、図４に示すように、ＰチャネルＭＯＳＦＥＴが形成される領域に開口を有する例えばフォトレジストからなるレジストパターン１１をゲート電極材料層６ｂ上に形成し、このレジストパターン１１をマスクとしてホウ素をイオン注入により第１および第２のゲート電極材料層６ａ、６ｂに添加し、Ｐ型の第１および第２のゲート電極材料層１２ａ、１２ｂを形成する。ホウ素を添加後、例えばＯ２ガスを用いたアッシング技術によりフォトレジストパターン１１を除去する。
【００３１】
次に、図５に示すように、Ｎ型の第２のゲート電極材料層９ｂおよびＰ型の第２のゲート電極材料層１２ｂ上に、例えばフォトレジストからなるレジストパターン１４を形成する。
【００３２】
続いて、レジストパターン１４が形成された半導体基板２を反応性イオンエッチング装置の反応室内部に搬送する。この反応室内部において第１のエッチング工程を行う。すなわち第２のゲート電極材料９ｂ、１２ｂに一回目の反応性イオンエッチングを行う。この第１のエッチング工程は、図６に示すように、レジストパターン１４をマスクとして使用し、例えば、ＨＢｒガスとＣｌ２ガスの混合ガスによる反応性イオンエッチングを行う。このとき、ゲート電極材料の膜厚を干渉型終点検出装置にてリアルタイムにモニタし、エッチングストッパとなる絶縁膜８に達する手前でエッチングをストップする。なお、この一回目のエッチングは干渉型終点検出装置を用いなくても、絶縁膜８に達する手前でエッチングをストップすることができる。例えば、エッチング時間を計測し、絶縁膜８が露出する手前までのエッチング時間が、予め測定しておいたゲート電極材料のエッチングレートによって決定される時間となったときに、エッチング処理をストップさせれば良い。
【００３３】
なお、本実施形態においては、一回目のエッチングには、ＨＢｒガスとＣｌ２ガスの混合ガスを用いたが、ＨＢｒガスとＮ２ガスとＣＦ４ガスの混合ガス、ＨＢｒガスとＮ２ガスとＮＦ３ガスの混合ガス、ＨＢｒガスとＮ２ガスとＣＨＦ３ガスの混合ガスのいずれかの混合ガスか、またはＨＢｒガスのみを用いることができる。
【００３４】
また、レジストパターン１４が形成された後、反応室内に搬送されるまでに、第２のゲート電極材料９ｂ、１２ｂの表面には、自然酸化膜が形成される場合がある。この場合、第２のゲート電極材料９ｂ、１２ｂをエッチングする前に、自然酸化膜を除去する必要がある。この自然酸化膜の除去は、ＣＦ４ガス、ＳＦ６ガス、ＮＦ３ガス、ＣＨＦ３ガスのうちのいずれか一つを用いて行うことができる。
【００３５】
次に、第１のエッチング工程終了後、レジストパターン１４をマスクとして第２のエッチング工程を行う。この第２のエッチング工程は、残りのゲート電極材料層９ｂ、１２ｂをエッチングし、絶縁膜８を完全に露出させる（図７参照）。このときのエッチングガスとしては絶縁膜８に対して充分な選択比を有する、例えばＨＢｒガスとＣｌ２ガスとＯ２ガスの混合ガスを用いて行う。なお、Ｏ２ガスは、絶縁膜８との選択比を高くするために使用される。また、本実施形態においては、ＨＢｒガスとＣｌ２ガスとＯ２ガスの混合ガスを用いたが、ＨＢｒガス、またはＨＢｒガスとＯ２ガスの混合ガスを用いても良い。そして、この第２のエッチング工程の終点は、ゲート電極材料層９ｂ、１２ｂのシリコン系反応生成物の発光強度をモニタすることによりリアルタイムで検出することができる。
【００３６】
なお、本実施形態においては、第１および第２のエッチング工程を用いて第２のゲート電極材料層９ｂ、１２ｂをエッチングし、絶縁膜８を露出させたが、一回のエッチング工程によって、第２のゲート電極材料層９ｂ、１２ｂをエッチングし、絶縁膜８を露出させても良い。この場合は、エッチングガスとしては、ＨＢｒガスとＯ２ガスの混合ガス、またはＨＢｒガスを用いることができる。
【００３７】
次に、第３のエッチング工程を行う。すなわち、フッ素系ガス、例えばＣＦ４ガス、ＳＦ６ガス、ＮＦ３ガス、ＣＨＦ３ガスのうちのいずれかの一つを用いて絶縁膜８を除去する（図８参照）。この第３のエッチング工程は、絶縁膜８が極薄のため、例えば数秒程度の極短時間の処理である。
【００３８】
次に、第４のエッチング工程を行う。すなわち、第１のゲート電極材料層９ａ、１２ａをエッチングし、ゲート絶縁膜４を露出させる（図９参照）。このときのエッチングガスとしてはゲート絶縁膜４に対して充分な選択比を有する、例えばＨＢｒガスとＣｌ２ガスとＯ２ガスの混合ガスを用いて行う。なお、Ｏ２ガスは、ゲート絶縁膜４との選択比を高くするために使用される。また、本実施形態においては、ＨＢｒガスとＣｌ２ガスとＯ２ガスの混合ガスを用いたが、ＨＢｒガスとＯ２ガスの混合ガスまたはＨＢｒガスのみを用いても良い。なお、エッチングガスとしてＨＢｒガスのみを用いる場合は、ゲート絶縁膜４に対して充分な選択比を得るためにエッチングガスの圧力を高めて用いることが望ましい。
この第４のエッチング工程の終点は、ゲート電極材料層９ａ、１２ａのシリコン系反応生成物の発光強度をモニタすることによりリアルタイムで検出することができる。
【００３９】
そして、ゲート絶縁膜４の露出後、ＨＢｒガスとＯ２ガスとＮ２ガスの混合ガスを用いた第５のエッチング工程を行い、第１のゲート電極材料層９ａ、１２ａの残渣を除去する。これにより、図９に示すように、ＮチャネルＭＯＳＦＥＴが形成される領域には、Ｎ型の不純物が導入された電極材料層９ａ、９ｂと、これらの電極層９ａ、９ｂに挟まれた絶縁膜８からなるゲート電極１０が形成され、ＰチャネルＭＯＳＦＥＴが形成される領域には、Ｐ型の不純物が導入された電極材料層１２ａ、１２ｂと、これらの電極層１２ａ、１２ｂに挟まれた絶縁膜８からなるゲート電極１３が形成される。なお、第５のエッチング工程には、ＨＢｒガスとＯ２ガスとＮ２ガスの混合ガスが用いられたが、ＨＢｒガスとＯ２ガスの混合ガス、またはＨＢｒガスとＯ２ガスとＣｌ２ガスの混合ガスを用いても良い。この第５のエッチング工程が終了したら、レジストパターン１４を除去する。第４おおよび第５のエッチング工程は、ゲート電極１０、１３の形状を整える作用がある。
【００４０】
次に、図１０に示すように、ウェットエッチングを行い、ゲート電極１０、１３直下にのみゲート絶縁膜４を残置させる。その後、ＮＭＯＳＦＥＴが形成される領域に開口部を有するレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、Ｎ型の不純物、例えば燐または砒素をイオン注入することにより、ゲート電極１０の両側の半導体基板２にソース・ドレインとなる不純物拡散領域１６を形成する。続いて、上記レジストパターンを除去した後、ＰＭＯＳＦＥＴが形成される領域に開口部を有するレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、Ｐ型の不純物、例えば燐または砒素をイオン注入することにより、ゲート電極１３の両側の半導体基板２にソース・ドレインとなる不純物拡散領域１８を形成する。なお、本実施形態においては、ゲート絶縁膜４をエッチングした後に不純物拡散領域１６、１８を形成したが、不純物拡散領域１６、１８を形成した後にゲート絶縁膜４をエッチングしても良い。また、不純物拡散領域１６、１８の形成は不純物拡散領域１８を先に形成しても良い。
【００４１】
ゲート絶縁膜４のエッチングおよび不純物拡散領域１６、１８の形成後に、ゲート電極１０、１３を覆うようにＳｉＯ２膜、ＳｉＮ膜、またはこれらを積層した膜からなる絶縁膜を形成し、この絶縁膜をエッチバックすることにより、図１に示すように、ゲート電極１０、１３の側部にのみ、上記絶縁膜を残し、ゲート側壁２２を形成する。
【００４２】
以上説明したように、本実施形態によれば、絶縁膜８に対して充分な選択比を有するガスを用いて第２のエッチング工程を行うので、絶縁膜８で一旦エッチングをストップさせることが可能となる。これにより、Ｎ型とＰ型の不純物添加の差により生じるエッチング量の差を吸収し、半導体基板全域におけるゲート絶縁膜４の露出時におけるゲート電極９ａ、１２ａのエッチング量もしくは残渣量を略一定にすることが可能となり、局所的なゲート絶縁膜の突き抜け、ゲート電極形状の悪化、およびゲート長のバラツキを防止することができる。
【００４３】
上記実施形態においては、Ｎ型とＰ型の不純物添加の差により生じるエッチング量の差を吸収する場合であったが、半導体基板面内の位置、例えば半導体基板の中央部と端部に形成されるゲート電極に対しても上記実施形態で説明した製造工程を用いることにより、図１１に示すように、エッチング量の差を吸収することができる。このため、半導体基板全域におけるゲート絶縁膜４の露出時におけるゲート電極９ａのエッチング量もしくは残渣量を略一定にすることが可能となり、局所的なゲート絶縁膜の突き抜け、ゲート電極形状の悪化、およびゲート長のバラツキを防止することができる。
【００４４】
また、ゲート電極の孤立と密集といったパターンの疎密差に対しても、上記実施形態で説明した製造工程を用いることにより、図１２に示すように、エッチング量の差を吸収することができる。このため、半導体基板全域におけるゲート絶縁膜４の露出時におけるゲート電極９ａのエッチング量もしくは残渣量を略一定にすることが可能となり、局所的なゲート絶縁膜の突き抜け、ゲート電極形状の悪化、およびゲート長のバラツキを防止することができる。
【００４５】
【発明の効果】
以上述べたように、本発明によれば、局所的なゲート絶縁膜の突き抜け、ゲート電極形状の悪化、およびゲート長のバラツキを防止することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態による半導体装置の構成を示す断面図。
【図２】図１に示す半導体装置の製造工程を示す断面図。
【図３】図１に示す半導体装置の製造工程を示す断面図。
【図４】図１に示す半導体装置の製造工程を示す断面図。
【図５】図１に示す半導体装置の製造工程を示す断面図。
【図６】図１に示す半導体装置の製造工程を示す断面図。
【図７】図１に示す半導体装置の製造工程を示す断面図。
【図８】図１に示す半導体装置の製造工程を示す断面図。
【図９】図１に示す半導体装置の製造工程を示す断面図。
【図１０】図１に示す半導体装置の製造工程を示す断面図。
【図１１】第１実施形態の第１変形例によって製造された半導体装置の構成を示す断面図。
【図１２】第１実施形態の第２変形例によって製造された半導体装置の構成を示す断面図。
【図１３】半導体装置の従来の製造工程を示す断面図。
【図１４】半導体装置の従来の製造工程を示す断面図。
【図１５】従来の製造方法の問題点を説明する断面図。
【図１６】従来の製造方法の問題点を説明する断面図。
【符号の説明】
２  半導体基板
４  ゲート絶縁膜
６ａ  第１ゲート電極材料層
６ｂ  第２ゲート電極材料層
７  レジストパターン
８  絶縁膜
９ａ  Ｎ型の第１ゲート電極材料層
９ｂ  Ｎ型の第２ゲート電極材料層
１０  ゲート電極
１１  レジストパターン
１２ａ  Ｐ型の第１ゲート電極材料層
１２ｂ  Ｐ型の第２ゲート電極材料層
１３  ゲート電極
１４  レジストパターン
２２  ゲート側壁
【図１】
2005050917.tif 000003
【図２】
2005050917.tif 000004
【図３】
2005050917.tif 000005
【図４】
2005050917.tif 000006
【図５】
2005050917.tif 000007
【図６】
2005050917.tif 000008
【図７】
2005050917.tif 000009
【図８】
2005050917.tif 000010
【図９】
2005050917.tif 000011
【図１０】
2005050917.tif 000012
【図１１】
2005050917.tif 000013
【図１２】
2005050917.tif 000014
【図１３】
2005050917.tif 000015
【図１４】
2005050917.tif 000016
【図１５】
2005050917.tif 000017
【図１６】
2005050917.tif 000018