(57)【要約】      （修正有）【課題】回路素子，導電路及び絶縁性樹脂からなり、小型化、薄型化、軽量化を実現する電気回路装置の提供。【解決手段】導電箔に分離溝５４を形成した後、回路素子を実装し、この導電箔を支持基板として絶縁性樹脂５０を被着し、反転した後、絶縁性樹脂５０を支持基板として導電箔を裏面からエッチングして導電路として分離する。これにより支持基板を採用することなく、導電路５１、回路素子５２が絶縁性樹脂５０に支持された回路装置が実現できる。配線となる導電路５１は絶縁性樹脂５０に埋め込まれ、更には絶縁性樹脂５０にアンカー効果を有する湾曲構造を持って支持されているため、抜けを防止できる。【選択図】図２
2005175509.tif 000002
【特許請求の範囲】
【請求項１】
電気的に分離された複数の導電路と、前記導電路と電気的に接続された半導体素子と、前記半導体素子を被覆し且つ前記導電路を一体に支持する絶縁性樹脂とを備え、
前記半導体素子は金属細線を介して前記導電路と電気的に接続され、
前記導電路が前記金属細線の下方を延在することを特徴とする回路装置。
【請求項２】
離間した箇所に複数の電気的接続箇所を有する前記導電路から成る配線を有し、
前記配線が前記金属細線の下方を延在することを特徴とする請求項１記載の回路装置。
【請求項３】
前記半導体素子とは別体の回路素子を備え、
前記導電路により、離間した箇所に位置する前記半導体素子と前記回路素子とを電気的に接続することを特徴とする請求項１記載の回路装置。
【請求項４】
前記導電路により、離間した箇所に位置するボンディングパッド同士を電気的に接続することを特徴とする請求項１記載の回路装置。
【請求項５】
前記導電路により、離間した箇所に位置するボンディングパッドと前記半導体素子とを電気的に接続することを特徴とする請求項１記載の回路装置。
【請求項６】
前記導電路の裏面には外部電極が形成され、
前記導電路により、前記外部電極と離間した前記半導体素子とが電気的に接続されることを特徴とする請求項１記載の回路装置。
【請求項７】
前記導電路の裏面には外部電極が形成され、
前記導電路により、前記外部電極と離間したボンディングパッドとが電気的に接続されることを特徴とする請求項１記載の回路装置。
【請求項８】
前記導電路は銅、アルミニウム、鉄−ニッケルのいずれかの導電箔で構成されることを特徴とする請求項１に記載の回路装置。
【請求項９】
前記配線を除く前記導電路は、電極、ボンディングパッドまたはダイパッド領域として用いられることを特徴とする請求項２記載の回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路装置に関し、特に薄型の回路装置に関するものである。
【背景技術】
【０００２】
従来、電子機器にセットされる回路装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
【０００３】
例えば、回路装置として半導体装置を例にして述べると、一般的な半導体装置として、従来通常のトランスファーモールドで封止されたパッケージ型半導体装置がある。この半導体装置１は、図２４のように、プリント基板ＰＳに実装される。
【０００４】
またこのパッケージ型半導体装置１は、半導体チップ２の周囲を樹脂層３で被覆し、この樹脂層３の側部から外部接続用のリード端子４が導出されたものである。
【０００５】
しかしこのパッケージ型半導体装置１は、リード端子４が樹脂層３から外に出ており、全体のサイズが大きく、小型化、薄型化および軽量化を満足するものではなかった。
【０００６】
そのため、各社が競って小型化、薄型化および軽量化を実現すべく、色々な構造を開発し、最近ではＣＳＰ（チップサイズパッケージ）と呼ばれる、チップのサイズと同等のウェハスケールＣＳＰ、またはチップサイズよりも若干大きいサイズのＣＳＰが開発されている。
【０００７】
図２５は、支持基板としてガラスエポキシ基板５を採用した、チップサイズよりも若干大きいＣＳＰ６を示すものである。ここではガラスエポキシ基板５にトランジスタチップＴが実装されたものとして説明していく。
【０００８】
このガラスエポキシ基板５の表面には、第１の電極７、第２の電極８およびダイパッド９が形成され、裏面には第１の裏面電極１０と第２の裏面電極１１が形成されている。そしてスルーホールＴＨを介して、前記第１の電極７と第１の裏面電極１０が、第２の電極８と第２の裏面電極１１が電気的に接続されている。またダイパッド９には前記ベアのトランジスタチップＴが固着され、トランジスタのエミッタ電極と第１の電極７が金属細線１２を介して接続され、トランジスタのベース電極と第２の電極８が金属細線１２を介して接続されている。更にトランジスタチップＴを覆うようにガラスエポキシ基板５に樹脂層１３が設けられている。
【０００９】
前記ＣＳＰ６は、ガラスエポキシ基板５を採用するが、ウェハスケールＣＳＰと違い、チップＴから外部接続用の裏面電極１０、１１までの延在構造が簡単であり、安価に製造できるメリットを有する。
【００１０】
また前記ＣＳＰ６は、図２４のように、プリント基板ＰＳに実装される。プリント基板ＰＳには、電気回路を構成する電極、配線が設けられ、前記ＣＳＰ６、パッケージ型半導体装置１、チップ抵抗ＣＲまたはチップコンデンサＣＣ等が電気的に接続されて固着される。
【００１１】
そしてこのプリント基板で構成された回路は、色々なセットの中に取り付けられる。
【００１２】
つぎに、このＣＳＰの製造方法を図２６および図２７を参照しながら説明する。尚、図２７では、中央のガラエポ／フレキ基板と題するフロー図を参照する。
【００１３】
まず基材（支持基板）としてガラスエポキシ基板５を用意し、この両面に絶縁性接着剤を介してＣｕ箔２０、２１を圧着する。（以上図２６Ａを参照）
続いて、第１の電極７，第２の電極８、ダイパッド９、第１の裏面電極１０および第２の裏面電極１１対応するＣｕ箔２０、２１に耐エッチング性のレジスト２２を被覆し、Ｃｕ箔２０、２１をパターニングする。尚、パターニングは、表と裏で別々にしても良い（以上図２６Ｂを参照）
続いて、ドリルやレーザを利用してスルーホールＴＨのための孔を前記ガラスエポキシ基板に形成し、この孔にメッキを施し、スルーホールＴＨを形成する。このスルーホールＴＨにより第１の電極７と第１の裏面電極１０、第２の電極８と第２の裏面電極１０が電気的に接続される。（以上図２６Ｃを参照）
更に、図面では省略をしたが、ボンデイングポストと成る第１の電極７，第２の電極８にＮｉメッキを施すと共に、ダイボンディングポストとなるダイパッド９にＡｕメッキを施し、トランジスタチップＴをダイボンディングする。
【００１４】
最後に、トランジスタチップＴのエミッタ電極と第１の電極７、トランジスタチップＴのベース電極と第２の電極８を金属細線１２を介して接続し、樹脂層１３で被覆している。（以上図２６Ｄを参照）
そして必要により、ダイシングして個々の電気素子として分離している。図２６では、ガラスエポキシ基板５に、トランジスタチップＴが一つしか設けられていないが、実際は、トランジスタチップＴがマトリックス状に多数個設けられている。そのため、最後にダイシング装置により個別分離されている。
【００１５】
以上の製造方法により、支持基板５を採用したＣＳＰ型の電気素子が完成する。この製造方法は、支持基板としてフレキシブルシートを採用しても同様である。
【００１６】
一方、セラミック基板を採用した製造方法を図２７左側のフローに示す。支持基板であるセラミック基板を用意した後、スルーホールを形成し、その後、導電ペーストを使い、表と裏の電極を印刷し、焼結している。その後、前製造方法の樹脂層を被覆するまでは図２６の製造方法と同じであるが、セラミック基板は、非常にもろく、フレキシブルシートやガラスエポキシ基板と異なり、直ぐに欠けてしまうため金型を用いたモールドができない問題がある。そのため、封止樹脂をポッティングし、硬化した後、封止樹脂を平らにする研磨を施し、最後にダイシング装置を使って個別分離している（下記特許文献１を参照）。
【特許文献１】特開２００１−３３９１５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
図２５に於いて、トランジスタチップＴ、接続手段７〜１２および樹脂層１３は、外部との電気的接続、トランジスタの保護をする上で、必要な構成要素であるが、これだけの構成要素で小型化、薄型化、軽量化を実現する電気回路装置を提供するのは難しかった。
【００１８】
また、支持基板となるガラスエポキシ基板５は、前述したように本来不要なものである。しかし製造方法上、電極を貼り合わせるため、支持基板として採用しており、このガラスエポキシ基板５を無くすことができなかった。
【００１９】
そのため、このガラスエポキシ基板５を採用することによって、コストが上昇し、更にはガラスエポキシ基板５が厚いために、回路装置として厚くなり、小型化、薄型化、軽量化に限界があった。
【００２０】
更に、ガラスエポキシ基板やセラミック基板では必ず両面の電極を接続するスルーホール形成工程が不可欠であり、製造工程も長くなる問題もあった。
【００２１】
図２８は、ガラスエポキシ基板、セラミック基板または金属基板等に形成されたパターン図を示すものである。このパターンは、一般にＩＣ回路が形成されており、トランジスタチップ２１、ＩＣチップ２２、チップコンデンサ２３および／またはチップ抵抗２４が実装されている。このトランジスタチップ２１やＩＣチップ２２の周囲には、配線２５と一体となったボンディングパッド２６が形成され、金属細線２８を介してチップ２１、２２とボンディングパッドが電気的に接続されている。また配線２９は、外部リードパッド３０と一体となり形成されている。これらの配線２５、２９は、基板の中を曲折しながら延在され、必要によってはＩＣチップの中で一番細く形成されている。従って、この細い配線は、基板と接着面積が非常に少なく、配線が剥がれたり、反ったりする問題があった。またボンディングパッド２６は、パワー用のボンディングパッドと小信号用のボンディングパッドがあり、特に小信号用のボンディングパッドは、接着面積が小さく、膜剥がれの原因となっていた。
【００２２】
更には、外部リードパッドには、外部リードが固着されるが、外部リードに加えられる外力により、外部リードパッドが剥がれる問題もあった。
【課題を解決するための手段】
【００２３】
本発明は、前述した多くの課題に鑑みて成され、第１に、所定の形状にパターニングされ側面が湾曲した導電路を導電箔で支持し、
所望の回路素子を所望の前記導電路上に電気的に接続して固着し、
前記回路素子および前記導電路を絶縁性樹脂で被覆し、
少なくとも導電路に対応する部分を除いた前記導電箔を除去することで解決するものである。
【００２４】
本製造方法により、スルーホールを不要にできると同時に、導電箔を支持基板且つ導電路と成るように活用し、構成要素を最小限にし、且つ導電路が前記絶縁性樹脂から抜けない構造としている。
【００２５】
第２に、第１の導電箔の裏面に第２の導電箔が積層された積層導電箔を用意する工程と、
少なくとも導電路と成る領域を除いた前記第１の導電箔に分離溝を形成して側面が湾曲構造の第１の導電路を形成する工程と、
所望の回路素子を所望の前記第１の導電路上に電気的に接続して固着する工程と、
前記回路素子および前記第１の導電路を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドする工程と、
前記分離溝に対応する部分の前記第２の導電箔を除去し、前記第１の導電路の裏面に第２の導電路を形成する工程とを具備することで解決するものである。
【００２６】
第２の導電箔を第１の導電路を形成する際のエッチングストッパーとして活用すると共に第１の導電路がバラバラになることを防止している。しかも最終的には第２の導電路として使用している。また分離溝に充填された絶縁性樹脂により導電路を一体に支持し、導電路の抜けを防止している。もちろんスルーホールも不要にできる。
【００２７】
第３に、第１の導電箔の裏面に第２の導電箔が積層された積層導電箔を用意する工程と、
前記第１の導電箔表面の少なくとも導電路となる領域に耐食性の導電被膜を形成する工程と、
少なくとも導電路となる領域を除いた前記導電箔に分離溝を形成して側面が湾曲構造の第１の導電路を形成する工程と、
所望の前記第１の導電路上に回路素子を固着する工程と、
前記回路素子の電極と所望の前記第１の導電路とを電気的に接続する接続手段を形成する工程と
前記回路素子、前記接続手段および第１の導電路を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドし、前記導電路と前記絶縁性樹脂を嵌合させる工程と、
前記分離溝を設けていない前記第２の導電箔を除去し、前記第１の導電路の裏面に第２の導電路を形成する工程とを具備することで解決するものである。
【００２８】
第２の導電箔を第１の導電路を形成する際のエッチングストッパーとして活用すると共に第１の導電路がバラバラになることを防止している。しかも最終的には第２の導電路として使用している。また導電被膜を採用することで導電路の表面にひさしを形成し、このひさしを被覆し且つ分離溝に充填される絶縁性樹脂により、導電路の抜けを防止している。もちろんスルーホールも不要にできる。
【００２９】
第４に、第１の導電箔の裏面に第２の導電箔が積層された積層導電箔を用意する工程と、
少なくとも導電路と成る領域を除いた前記第１の導電箔に、分離溝を形成して側面が湾曲構造の導電路を形成する工程と、
所望の前記導電路上に回路素子を固着する工程と、
前記回路素子の電極と所望の前記第１の導電路とを電気的に接続する接続手段を形成する工程と
前記回路素子、前記接続手段および第１の導電路を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドし、前記第１の導電路と前記絶縁性樹脂を嵌合させる工程と、
前記分離溝を設けていない前記第１の導電箔を除去し、前記第１の導電路の裏面に第２の導電路を形成する工程と、
前記絶縁性樹脂を切断して個別の回路装置に分離する工程とを具備することで解決するものである。
【００３０】
第５に、導第１の導電箔の裏面に第２の導電箔が積層された積層導電箔を用意する工程と、
前記第１の導電箔表面の少なくとも導電路となる領域に耐食性の導電被膜を形成する工程と、
少なくとも第１の導電路となる領域を除いた前記第１の導電箔に、分離溝を形成して側面が湾曲構造の導電路を形成する工程と、
所望の前記第１の導電路上に回路素子を固着する工程と、
前記回路素子の電極と所望の前記第１の導電路とを電気的に接続する接続手段を形成する工程と
前記回路素子を被覆し、前記分離溝に充填されるように絶縁性樹脂でモールドし、前記第１の導電路と前記絶縁性樹脂を嵌合させる工程と、
前記分離溝を設けていない前記第２の導電箔を除去し前記第１の導電路の裏面に第２の導電路を形成する工程と、
前記絶縁性樹脂を切断して個別の回路装置に分離する工程とを具備することで解決するものである。
【発明の効果】
【００３１】
以上の説明から明らかなように、本発明では、回路装置、導電路および絶縁性樹脂の必要最小限で構成され、資源に無駄のない回路装置となる。よって完成するまで余分な構成要素が無く、コストを大幅に低減できる回路装置を実現できる。また絶縁性樹脂の被覆膜厚、導電箔の厚みを最適値にすることにより、非常に小型化、薄型化および軽量化された回路装置を実現できる。更には、反りや剥がれの現象が顕著である配線は、絶縁性樹脂に埋め込まれて支持されているために、これらの問題を解決することができる。
【００３２】
また導電路の裏面のみを絶縁性樹脂から露出しているため、導電路の裏面が直ちに外部との接続に供することができ、図２５の如き従来構造の裏面電極およびスルーホールを不要にできる利点を有する。
【００３３】
しかも回路素子がロウ材、Ａｕ、Ａｇ等の導電被膜を介して直接固着されている場合、導電路の裏面が露出されてため、回路素子から発生する熱を導電路を介して直接実装基板に熱を伝えることができる。特にこの放熱により、パワー素子の実装も可能となる。
【００３４】
また導電路の側面が湾曲構造をしている事、および／または導電路の表面に第２の材料から成る被膜を形成することにより、導電路に被着されたひさしが形成できる事によってアンカー効果を発生させることができ、導電路の反り、抜けを防止することができる。
【００３５】
また本発明の回路装置の製造方法では、導電路の材料となる導電箔自体を支持基板として機能させ、分離溝の形成時あるいは回路素子の実装、絶縁性樹脂の被着時までは導電箔で全体を支持し、また導電箔を各導電路として分離する時は、絶縁性樹脂を支持基板にして機能させている。従って、回路素子、導電箔、絶縁性樹脂の必要最小限で製造できる。従来例で説明した如く、本来回路装置を構成する上で支持基板が要らなくなり、コスト的にも安価にできる。また支持基板が不要であること、導電路が絶縁性樹脂に埋め込まれていること、更には絶縁性樹脂と導電箔の厚みの調整が可能であることにより、非常に薄い回路装置が形成できるメリットもある。また分離溝の形成工程に湾曲構造も形成でき、アンカー効果のある構造も同時に実現できる。
【００３６】
また図２７から明白なように、スルーホールの形成工程、導体の印刷工程（セラミック基板の場合）等を省略できるので、従来より製造工程を大幅に短縮でき、全行程を内作できる利点を有する。またフレーム金型も一切不要であり、極めて短納期となる製造方法である。
【００３７】
次に導電路を個々に分離せずに取り扱えるため、後の絶縁性樹脂の被覆工程に於いて、作業性が向上する特徴も有する。
【００３８】
最後に本回路装置を支持基板として活用し、露出している導電路に回路素子を実装できるため、高機能な基板モジュールが実現できる。特に本回路装置を支持基板とし、この上に素子として本回路装置９１を実装すれば、基板モジュールとして更に軽量で薄いものが実現できる。
【発明を実施するための最良の形態】
【００３９】
回路装置を説明する第１の実施の形態
まず本発明の回路装置について図１を参照しながらその構造について説明する。
【００４０】
図１には、絶縁性樹脂５０に埋め込まれた導電路５１を有し、前記導電路５１上には回路素子５２が固着され、前記絶縁性樹脂５０で導電路５１を支持して成る回路装置５３が示されている。しかも導電路５１の側面は湾曲構造５９を有している。
【００４１】
本構造は、回路素子５２Ａ、５２Ｂ、複数の第１の導電路５１Ａ〜５１Ｃと、この第１の導電路５１Ａ〜５１Ｃを埋め込む絶縁性樹脂５０の３つの材料で主に構成され、第１の導電路５１Ａ〜５０Ｃの間には、この絶縁性樹脂５０で充填された分離溝５４が設けられる。そして絶縁性樹脂５０により湾曲構造５９の前記導電路５１が支持されている。
【００４２】
更に詳しくは、前記導電路５１の実質殆どは、積層構造で成り、第１の導電路５１Ａと第２の導電路５１Ｓ、第１の導電路５１Ｂと第２の導電路５１Ｔおよび第１の導電路５１Ｃと第２の導電路５１Ｕが積層されている。
【００４３】
絶縁性樹脂としては、エポキシ樹脂等の熱硬化性樹脂、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂を用いることができる。また絶縁性樹脂は、金型を用いて固める樹脂、ディップ、塗布をして被覆できる樹脂であれば、全ての樹脂が採用できる。
【００４４】
また積層導電箔は、上層の第１の導電路がＣｕ（またはＡｌ）を主材料とし、下層の第２の導電路がＡｌ（またはＣｕ）を主材料とする構造が一例としてあげられる。
【００４５】
また回路素子５２の接続手段は、金属細線５５Ａ、ロウ材から成る導電ボール、扁平する導電ボール、半田等のロウ材５５Ｂ、Ａｇペースト等の導電ペースト５５Ｃ、導電被膜または異方性導電性樹脂等である。これら接続手段は、回路素子５２の種類、回路素子５２の実装形態で選択される。例えば、ベアの半導体素子であれば、表面の電極と導電路５１との接続は、金属細線が選択され、ＣＳＰ、フリップチップ等であれば半田ボールや半田バンプが選択される。またチップ抵抗、チップコンデンサは、半田５５Ｂが選択される。またパッケージされた回路素子、例えばＢＧＡやパッケージ型の半導体素子等を導電路５１に実装しても問題はなく、これを採用する場合、接続手段は半田が選択される。
【００４６】
また回路素子と導電路５１Ａとの固着は、電気的接続が不要であれば、絶縁性接着剤が選択され、また電気的接続が必要な場合は、導電被膜が採用される。ここでこの導電被膜は少なくとも一層あればよい。
【００４７】
この導電被膜として考えられる材料は、Ｎｉ、Ａｇ、Ａｕ、ＰｔまたはＰｄ等であり、蒸着、スパッタリング、ＣＶＤ等の低真空、または高真空下の被着、メッキまたは導電ペーストの焼結等により被覆される。
【００４８】
例えばＡｇは、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのままＡｇ被膜、Ａｕ被膜、半田被膜を導電路５１Ａに被覆することによってチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。ここで、前記導電被膜は複数層に積層された導電被膜の最上層に形成されても良い。例えば、Ｃｕの導電路５１Ａの上には、Ｎｉ被膜、Ａｕ被膜の二層が順に被着されたもの、Ｎｉ被膜、Ｃｕ被膜、半田被膜の三層が順に被着されたもの、Ａｇ被膜、Ｎｉ被膜の二層が順に被覆されたものが形成できる。尚、これら導電被膜の種類、積層構造は、これ以外にも多数あるが、ここでは省略をする。
【００４９】
本回路装置は、導電路５１を被覆し且つ前記第１の導電路５１Ａ〜５１Ｃの間の前記分離溝５４に充填されて一体に支持する絶縁性樹脂５０を有している。
【００５０】
この導電路５１間は、分離溝５４となり、ここに絶縁性樹脂５０が充填されることで、お互いの絶縁がはかれるメリットを有する。
【００５１】
この湾曲構造５９の導電路５１Ａ〜５１Ｃの間は、分離溝５４となり、ここに絶縁性樹脂５０が充填されることで、導電路５１Ａ〜５１Ｃの抜けが防止できると同時にお互いの絶縁がはかれるメリットを有する。
【００５２】
また、回路素子５２を被覆し且つ導電路５１Ａ〜５１Ｃの間の分離溝５４に充填され第２の導電路５１Ｓ〜５１Ｕを露出して一体に支持する絶縁性樹脂５０を有している。
【００５３】
第２の導電路５１Ｓ〜５１Ｕを露出することにより、第２の導電路の裏面が外部との接続を可能にし、図２５の如き従来構造のスルーホールＴＨを不要にできる特徴を有する。
【００５４】
しかも回路素子がロウ材、Ａｕ、Ａｇ等の導電被膜を介して直接固着されている場合、導電路５２Ａから発生する熱を導電路５１Ａを介して実装基板に伝えることができる。特に放熱により、駆動電流の上昇等の特性改善が可能となる半導体チップに有効である。
【００５５】
図１は、複数の回路素子でＩＣ回路を構成するものであり、特に回路素子と回路素子を接続する導電路は、配線として機能しているが、図１Ｂの如く、実質ランド状の形状となっている。しかし実際の形状は、図２や図２８の如く、更に複雑なものである。
回路装置を説明する第２の実施の形態
次に図２に示された回路装置５３を説明する。
【００５６】
本構造は、導電路５１として配線Ｌ１〜Ｌ３が形成されており、それ以外は、図１の構造と実質同一である。よってこの配線Ｌ１〜Ｌ３について説明する。
【００５７】
前述したように、ＩＣ回路には、小規模の回路から大規模の回路まである。しかしここでは、図面の都合もあり、小規模な回路を図２Ａに示す。この回路は、オーディオの増幅回路に多用され、差動増幅回路とカレントミラー回路が接続されたものである。前記差動増幅回路は、図２Ａの如く、ＴＲ１とＴＲ２で構成され、前記カレントミラー回路は、ＴＲ３とＴＲ４で主に構成されている。
【００５８】
図２Ｂは、図２Ａの回路を本回路装置に実現した時の平面図であり、図２Ｃは、図２ＢのＡ−Ａ線に於ける断面図、図２Ｄは、Ｂ−Ｂ線に於ける断面図である。図２Ｂの左側には、ＴＲ１とＴＲ３が実装されるダイパッド５１Ａが設けられ、右側にはＴＲ２とＴＲ４が実装されるダイパッド５１Ｄが設けられている。このダイパッド５１Ａ、５１Ｄの上側には、外部接続用の電極５１Ｂ、５１Ｅ〜５１Ｇが設けられ、下側には、５１Ｃ、５１Ｈ〜５１Ｊが設けられている。尚、Ｂ、Ｅは、ベース電極、エミッタ電極を示すものである。そしてＴＲ１のエミッタとＴＲ２のエミッタが共通接続されているため、配線Ｌ２が電極５１Ｅ、５１Ｇと一体となって形成されている。またＴＲ３のベースとＴＲ４のベース、ＴＲ３のエミッタとＴＲ４のエミッタが共通接続されているため、配線Ｌ１が電極５１Ｃ、５５Ｊと一体となって設けられ、配線Ｌ３が電極５５Ｈ、５５Ｉと一体となって設けられている。
【００５９】
この配線Ｌ１〜Ｌ３は、特徴を有し、図２８で説明すれば、配線２５、配線２９がこれに該当するものである。この配線は、本回路装置の集積度により異なるが、幅は、２５μｍ〜と非常に狭いものである。尚、この２５μｍの幅は、ウェットエッチングを採用した場合の数値であり、ドライエッチングを採用すれば、その幅は更に狭くできる。
【００６０】
図２Ｄからも明らかなように、配線Ｌ１を構成する第１の導電路５１Ｋは、絶縁性樹脂５０に埋め込まれ、側面は、湾曲構造を有すると共に絶縁性樹脂５０で支持されている。また別の表現をすれば、絶縁性樹脂５０に配線が埋め込まれている。よって、図２４〜図２８の様に、たんに支持基板に配線が貼り合わされているのとは異なり、配線の抜け、反りを防止することが可能となる。特に、後述する製造方法から明らかな様に、第１の導電路の側面が粗面、且つ湾曲構造で成る事、第１の導電路の表面にひさしが形成されている事等により、アンカー効果が発生し、絶縁性樹脂から前記導電路が抜けない構造となる。尚、ひさしを有する構造は、図８に於いて説明する。
【００６１】
また外部接続用の電極５１Ｂ、５１Ｃ、５５１Ｅ〜５１Ｊは、前述したとおり絶縁性樹脂で埋め込まれているため、固着された外部リードから外力が加わっても、剥がれずらい構造となる。ここで抵抗Ｒ１とコンデンサＣ１は、省略されているが、第１の導電路に実装しても良い。また後の実装構造の実施の形態に於いて説明するが、本回路装置の裏面に実装しても良いし、実装基板側に外付けとして実装しても良い。
回路装置を説明する第３の実施の形態
次に図８に示された回路装置５６を説明する。
【００６２】
本構造は、第１の導電路５１Ａ〜５１Ｃの表面に導電被膜５７が形成されており、それ以外は、図１や図２の構造と実質同一である。よってここでは、この導電被膜５７を中心に説明する。
【００６３】
第１の特徴は、第１の導電路５１Ａ〜５１Ｃを構成する材料（以下第１の材料と呼ぶ）と異なる第２の材料によりアンカー効果を持たせている点である。第２の材料によりひさし５８が形成され、しかも第１の導電路５１Ａ〜５１Ｃと被着したひさし５８が絶縁性樹脂５０に埋め込まれているため、アンカー効果を発生し、第１の導電路５１の抜けが防止できる構造となる。
【００６４】
本発明は、湾曲構造５９とひさし５８の両方で、二重のアンカー効果を発生させて第１の導電路５１Ａ〜５１Ｃの抜けを抑制している。
【００６５】
以上の３つの実施の形態は、複数の回路素子が実装され、配線も含めて回路を構成した回路装置で説明してきたが、本発明は、図２１、図２２の如く、一つの回路素子（半導体素子または受動素子）が封止されて構成された回路装置でも実施可能である。図２１では、一例としてＣＳＰ等のフェイスダウン型の素子８０が実装された回路装置を示し、または図２２では、チップ抵抗、チップコンデンサ等の受動素子８２が封止された回路装置を示した。更には、２つの導電路間に金属細線を接続し、これが封止されたものでも良い。これはフューズとして活用できる。
回路装置の製造方法を説明する第１の実施の形態
次に図３〜図７および図１を使って回路装置５３の製造方法について説明する。
【００６６】
まず図３の如く、シート状の導電箔６０を用意する。この導電箔６０は、第１の導電箔６０Ａと第２の導電箔６０Ｂが積層されているものである。
【００６７】
ここで重要なことは、両導電箔が選択的にエッチングできる事、および抵抗値が低いことである。また集積度を向上するためには、エッチングに於いてファィンパターンが形成できる事も重要である。例えば、第１の導電箔６０Ａをエッチングによりパターニングする際、第２の導電箔６０Ｂは、エッチングストッパーとして働くことが重要であり、また逆に第２の導電箔６０Ｂをエッチングして第２の導電路としてパターニングする際、第１の導電箔６０Ａがエッチングされないことも重要である。
【００６８】
例えば、抵抗値の低い材料として、Ｃｕ、Ａｌ、Ａｕ、Ａｇ、Ｐｔ等があげられるが、コスト、加工性を考慮するとＣｕとＡｌが適当である。Ｃｕは、抵抗値が低くコストも安いため、最も採用されている材料であり、ウェットエッチングが可能な材料である。従ってコストと低抵抗値を求める場合は、このＣｕを第１の導電箔６０Ａとして採用する事がよい。しかしドライエッチングしずらい材料である。一方、Ａｌは、半導体ＩＣの配線に多用され、異方性エッチングが可能な材料である。側壁をストレートでエッチングできるため、より高密度に配線を形成することができる。従ってよりファインパターンを求める場合は、第１の導電箔６０ＡとしてＡｌが採用されても良い。
【００６９】
例えばＣｕを第１の導電箔として採用する場合、Ａｌ箔を用意し、このＡｌ箔の表面にＣｕをメッキすれば、Ｃｕの厚みを調整できるため、よりファインパターンが可能となる。当然Ｃｕの厚みを薄くすれば横方向のエッチングが進まないためよりファインパターンが可能である。Ａｌを第１の導電箔６０Ａとして採用する場合、Ｃｕ箔を用意し、このＣｕ箔の上にＡｌを蒸着やスパッタリングにより形成すれば、Ａｌの膜厚が調整できる。更には、Ｃｌ２ガスやＣｌ２＋ＢＣｌ３ガスで異方性エッチングが可能であるため、よりファインパターンが可能となる。
【００７０】
以下、第２の導電箔６０Ｂとして１０μｍ〜３００μｍのＡｌ箔を採用し、この上に第１の導電箔６０Ａとして数μｍ〜２０μｍ程度にメッキされたＣｕを採用し、この積層導電箔６０を用いて説明していく。
【００７１】
尚、シート状の積層導電箔６０は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
【００７２】
続いて、少なくとも第１の導電路５１Ａ〜５１Ｃとなる領域を除いた第１の導電箔６０Ａを除去する工程、前記第１の導電路６０Ａに回路素子５２を実装する工程および前記除去工程により形成された分離溝６１および積層導電箔６０に絶縁性樹脂５０を被覆し、回路素子を封止する工程がある。
【００７３】
まず、図４の如く、Ｃｕ箔６０の第１の導電箔６０Ａ上に、ホトレジストＰＲ（耐エッチングマスク）を形成し、第１の導電路５１Ａ〜５１Ｃとなる領域を除いた第１の導電箔６０Ａが露出するようにホトレジストＰＲをパターニングする。そして、図５Ａの如く、前記ホトレジストＰＲを介してエッチングしている。
【００７４】
本製造方法ではウェットエッチングまたはドライエッチングで、非異方性的にエッチングされ、その側面は、粗面となり、しかも湾曲となる特徴を有する。
【００７５】
ウェットエッチングの場合、エッチャントは、塩化第二鉄または塩化第二銅が採用され、前記導電箔は、このエッチャントの中にディッピングされるか、このエッチャントがシャワーリングされる。ここでウェットエッチングは、一般に非異方性にエッチングされるため、側面は湾曲構造になる。また塩化第二鉄をエッチャントとして採用すると、ＣｕよりもＡｌの方がエッチングレートが速いため、Ａｌはエッチングストッパーとして働かない。そのため、第１の導電箔６０Ａが第１の導電路５１Ａ〜５１Ｃとしてパターニングされた際、Ａｌの第２の導電箔６０Ｂが、この第１の導電路５１Ａ〜５１Ｃを一体で支持できるように、その厚みを厚くする必要がある。
【００７６】
またドライエッチングの場合は、異方性、非異方性でエッチングが可能である。現在では、Ｃｕを反応性イオンエッチングで取り除くことは不可能と言われており、スパッタリングで取り除くことができる。またまたスパッタエッチングの条件によって異方性、非異方性でエッチングできる。非異方性にすることにより、分離溝６１の側面は湾曲構造に成る。
【００７７】
ここでは、Ｃｕをエッチングし、Ａｌをエッチングしないエッチャントを採用し、Ａｌがエッチングストッパーとなるエッチャントが好ましい。
【００７８】
特に図５Ｂの如く、エッチングマスクとなるホトレジストＰＲの直下は、横方向のエッチングが進みづらく、それより深い部分が横方向にエッチングされる。図のように分離溝６１の側面のある位置から上方に向かうにつれて、その位置に対応する開口部の開口径が小さくなれば、逆テーパー構造となり、アンカー構造を有する構造となる。またシャワーリングを採用することで、深さ方向に向かいエッチングが進み、横方向のエッチングは抑制されるため、このアンカー構造が顕著に現れる。
【００７９】
尚、図４に於いて、ホトレジストの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。この導電被膜として考えられる材料は、Ｎｉ、Ａｇ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれら耐食性の導電被膜は、ダイパッド、ボンディングパッドとしてそのまま活用できる特徴を有する。
【００８０】
例えばＡｇ被膜は、Ａｕと接着するし、ロウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆されていれば、そのまま導電路５１上のＡｇ被膜にチップを熱圧着でき、また半田等のロウ材を介してチップを固着できる。またＡｇの導電被膜にはＡｕ細線が接着できるため、ワイヤーボンディングも可能となる。従ってこれらの導電被膜をそのままダイパッド、ボンディングパッドとして活用できるメリットを有する。
【００８１】
続いて、図６の如く、分離溝６１が形成された第１の導電路５１Ａ〜５１Ｃに回路素子５２Ａ、５２Ｂを電気的に接続して実装する工程がある。
【００８２】
回路素子５２としては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子５２Ａ、チップコンデンサ、チップ抵抗等の受動素子５２Ｂである。またこれらの素子は、ベアチップでも封止されたチップでも良い。厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウン素子（フリップチップとも呼ぶ）も実装できる。
【００８３】
ここでは、ベアのトランジスタチップ５２Ａが第１の導電路５１Ａにダイボンディングされる。また、エミッタ電極と第１の導電路５１Ｂ、ベース電極と第１の導電路５１Ｂが、熱圧着によるボールボンディング法あるいは超音波によるウェッヂボンデイング法等で固着された金属細線５５Ａを介して接続される。またチップコンデンサまたは受動素子が、半田等のロウ材またはＡｇペースト等の導電ペースト５５Ｂを介して第１の導電路５１Ｂと５１Ｃの間に実装され固着される。
【００８４】
また図２８に示すパターンを本実施の形態で応用した場合、ボンディングパッド２６は、そのサイズが非常に小さいが、図５に示すように、第２の導電箔６０Ｂと一体である。よってボンディングツールのエネルギーを伝えることができ、ホンディング性も向上するメリットを有する。またボンディング後の金属細線のカットに於いて、金属細線をプルカットする場合がある。この時は、ボンディングパッドが第２の導電箔６０Ｂと一体で成るため、ボンディングパッドが浮いたりする現象を無くせ、プルカット性も向上する。
【００８５】
更に、図７に示すように、前記第１の導電路５１Ａ〜５１Ｃおよび湾曲した分離溝６１に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、ディッピングまたは塗布により実現できる。樹脂材料としては、エポキシ樹脂等の熱硬化性樹脂がトランスファーモールドで実現でき、ポリイミド樹脂、ポリフェニレンサルファイド等の熱可塑性樹脂はインジェクションモールドで実現できる。
【００８６】
本実施の形態では、導電箔６０表面に被覆された絶縁性樹脂５０の厚さは、回路素子の最頂部（ここでは金属細線５５Ａの頂部）から約１００μｍが被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【００８７】
また第２の導電箔６０Ｂは、シートの状態で維持しているため、第１の導電路５１Ａ〜５１Ｃとして個々に分離されていない。従ってシート状の積層導電箔６０として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【００８８】
更には、湾曲構造５９を持った分離溝６１に絶縁性樹脂５０が充填されるため、この部分でアンカー効果が発生し、絶縁性樹脂５０の剥がれが防止でき、逆に後の工程で分離される導電路５１の抜けが防止できる。
【００８９】
尚、ここの絶縁性樹脂５０を被覆する前に、例えば半導体チップや金属細線の接続部を保護するためにシリコーン樹脂等をポッティングしても良い。
【００９０】
続いて、第２の導電箔６０Ｂの裏面を化学的および／または物理的に除き、導電路５１として分離する工程がある。この除く工程は、研磨、研削、エッチング、レーザの金属蒸発等により可能となる。
【００９１】
ここでは、水酸化ナトリウム等のアルカリ液を採用してエッチングしている。前記水酸化ナトリウムは、ＡｌはエッチングするがＣｕはエッチングしないため、第１の導電路５１Ａ〜５１Ｃを腐蝕することがない。
【００９２】
この結果、絶縁性樹脂５０に第２の導電路５１Ｓ〜５１Ｕが露出する構造となる。そして分離溝６１の底部が露出し、図１の分離溝５４となる。またここで第２の導電箔６０Ｂを全て取り除いても良い。（以上図７参照）
最後に、必要によって露出した第２の導電路５１Ｓ〜５１Ｕに半田等の導電材を被着し、図１の如く回路装置として完成する。
【００９３】
尚、導電路５１Ｓ〜５１Ｕの裏面に導電被膜を被着する場合、図３の導電箔の裏面に、前もって導電被膜を形成しても良い。この場合、導電路に対応する部分を選択的に被着すれば良い。被着方法は、例えばメッキである。またこの導電被膜は、エッチングに対して耐性がある材料がよい。
【００９４】
尚、本製造方法では、導電路にトランジスタとチップ抵抗が実装されているだけであるが、これを１単位としてマトリックス状に配置しても良いし、図２や図２８の様な回路を１単位としてマトリックス状に配置しても良い。この場合は、後述するようにダイシング装置で個々に分離される。
【００９５】
以上の製造方法によって、絶縁性樹脂５０に第１の導電路５１Ａ〜５１Ｃが埋め込まれ、絶縁性樹脂５０の裏面には第２の導電路５１Ｓ〜５１Ｕが露出した回路装置５３が実現できる。
【００９６】
絶縁性樹脂５０は、導電路５１を埋め込む材料として必要な材料であり、図２６の従来の製造方法のように、不要な支持基板５を必要としない。従って、最小限の材料で製造でき、コストの低減が実現できる特徴を有する。（以上図１を参照）
回路装置の製造方法を説明する第２の実施の形態
再度図３〜図７および図１を使って回路装置５３の製造方法について説明する。本実施の形態は、第１の導電箔６０ＡとしてＡｌを採用し、第２の導電箔６０ＢとしてＣｕを採用している点が前実施の形態と異なり、各製造工程は、実質同一である。従って、異なる所を詳述し、それ以外は省略する。
【００９７】
この積層導電箔６０は、前実施の形態でも説明したように、Ａｌ箔の上にＣｕ薄膜を施しても良いし、Ｃｕ箔の上にＡｌ薄膜を形成しても良い。この薄膜は、メッキ、蒸着、スパッタリング等で形成しても良いし、箔の状態で用意し、積層して圧着しても良い。（以上図３を参照）
続いて、積層導電箔６０の上に、ホトレジストＰＲを形成し、導電路に対応する部分に前記ホトレジストＰＲが残存するように形成する。（以上図４参照）
続いて、ホトレジストＰＲを介して第１の導電箔６０Ａをパターニングする。この工程に於いて、エッチャントとして水酸化ナトリウム等のアルカリ液が採用される。この水酸化ナトリウムは、Ａｌをエッチングし、Ｃｕをエッチングしないため、前実施の形態のように第２の導電箔の厚みを考慮する必要がない。従ってＣｕから成る第２の導電箔６０Ｂは、薄くすることも厚くすることも可能である。またウェットエッチングであるため、その側面は、湾曲となる。またシャワーリングを行えば更に湾曲となる。尚、Ｃｌ２ガスまたはＢＣｌ３＋Ｃｌ２ガスを使って非異方的にもドライエッチングできる（以上図５参照）
続いて回路素子５２を実装する工程がある。ここでは、第１の導電路５１Ａ〜５１Ｃの表面にＡｇペーストを塗布して焼結すれば、半導体チップの裏面に形成されたＡｕとの接合が可能となり、またＡｌ、Ａｕの金属細線５５Ａのボンディングも可能となる。またＡｇは半田等のロウ材との接着性も優れ、ロウ材５５Ｂを介した固着も可能である。（以上図６参照）
続いて絶縁性樹脂５０を被覆する工程がある。詳細は、前実施の形態と同様なので説明は省略する。
【００９８】
続いて、第２の導電箔６０Ｂをパターニングする工程がある。ここでは、第２の導電路に対応する部分が残るようにホトレジストＰＲをパターニングし、塩化第二鉄、塩化第二銅または水酸化ナトリウム等のエッチャントでエッチングする。好ましくは、Ｃｕをエッチングするが、Ａｌをエッチングしない選択性のあるエッチャントが好ましい。
（以上図７参照）
最後に、必要によって露出した第２の導電路５１Ｓ〜５１Ｕに半田等の導電材を被着し、図１の如く回路装置として完成する。
【００９９】
ここでこの導電材としてＡｇを採用しても良い。この場合、図３の第２の導電箔６０Ｂの裏面にＡｇを全面にメッキしても良いし、部分メッキしても良い。最終的には、第２の導電路５１Ｓ〜５１Ｕの裏面に設けられたＡｇと実装基板のＣｕ配線がロウ材を介して固着できる。
【０１００】
本製造方法でもＡｌから成る第１の導電箔６０Ａを第１の導電路５１Ａ〜５１Ｃにエッチングする際、その側面が湾曲構造にできるため、アンカー効果が発生する。よって導電路の抜けを防止することができる。
回路装置の製造方法を説明する第３の実施の形態
次に図９〜図１３、図８を使ってひさし５８を有する回路装置５６の製造方法について説明する。尚、ひさしとなる導電被膜（以下第２の材料と呼ぶ）７０が被着される以外は、第１の実施の形態（図１、図２）と実質同一であるため、詳細な説明は省略する。
【０１０１】
まず図９の如く、第１の材料から成る第１の導電箔６０Ａの上にエッチングレートの小さい第２の材料７０が被覆された積層導電箔６０を用意する。
【０１０２】
例えばＣｕ箔の上にＮｉを被着すると、塩化第二鉄または塩化第二銅等でＣｕとＮｉが一度にエッチングでき、エッチングレートの差によりＮｉがひさし５８と成って形成されるため好適である。太い実線がＮｉから成る導電被膜７０であり、その膜厚は１〜１０μｍ程度が好ましい。またＮｉの膜厚が厚い程、ひさし５８が形成されやすい。
【０１０３】
また第２の材料は、第１の材料と選択エッチングできる材料を被覆しても良い。この場合、まず第２の材料から成る被膜を第１の導電路５１Ａ〜５１Ｃの形成領域に被覆するようにパターニングし、この被膜をマスクにして第１の材料から成る第１の導電箔６０Ａをエッチングすればひさし５８が形成できるからである。第２の材料としては、Ａｌ、Ａｇ、Ａｕ等が考えられる。（以上図９を参照）
続いて、少なくとも第１の導電路５１Ａ〜５１Ｃとなる領域を除いた第１の導電箔６０Ａを取り除く工程がある。
【０１０４】
図１０の如く、Ｎｉ７０の上に、ホトレジストＰＲを形成し、第１の導電路５１Ａ〜５１Ｃとなる領域を除いたＮｉ７０が露出するようにホトレジストＰＲをパターニングし、図１１の如く、前記ホトレジストを介してエッチングすればよい。
【０１０５】
前述したように塩化第二鉄、塩化第二銅のエッチャント等を採用しエッチングすると、Ｎｉ７０のエッチングレートがＣｕ６０のエッチングレートよりも遅いため、エッチングが進むにつれてひさし５８がでてくる。
【０１０６】
尚、前記分離溝６１が形成された第１の導電路５１Ａ〜５１Ｃに回路素子５２を実装する工程（図１２）、前記第１の導電路５１Ａ〜５１Ｃおよび分離溝６１に絶縁性樹脂５０を被覆し、第２の導電箔６０Ｂを化学的および／または物理的に除き、第２の導電路５１Ｓ〜５１Ｕとして分離する工程（図１３）、および導電路裏面に導電被膜を形成して完成までの工程（図８）は、前製造方法と同一であるためその説明は省略する。
【０１０７】
以上、ひさし５８と湾曲構造５９により二重のアンカー効果を発生させることにより、導電路の抜け、反り等を防止する事ができる。
回路装置の製造方法を説明する第４の実施の形態
続いて、複数種類の回路素子、配線、ダイパッド、ボンディングパッド等から成る導電路で構成されるＩＣ回路を一単位としてマトリックス状に配置し、封止後に個別分離して、ＩＣ回路を構成した回路装置とする製造方法を図１４〜図２０を参照して説明する。尚、ここでは図２の構造、特に図２Ｃの断面図を使って説明してゆく。また本製造方法は、第１の実施の形態、第２の実施の形態と殆どが同じであるため、同一の部分は簡単に述べる。
【０１０８】
まず図１４の如く、シート状の積層導電箔６０を用意する。
【０１０９】
尚、第２の導電箔６０Ｂは、図１６の工程の分離溝６１を形成する際、第１の導電路がバラバラにならないように支持できる膜厚である必要がある。ここでは、一方がＡｌ、他方がＣｕであり、どちらが上になっても良い。またシート状の積層導電箔６０は、所定の幅でロール状に巻かれて用意され、これが後述する各工程に搬送されても良いし、所定の大きさにカットされた導電箔が用意され、後述する各工程に搬送されても良い。
【０１１０】
続いて、少なくとも第１の導電路５１Ａ〜５１Ｃとなる領域を除いた第１の導電箔６０Ａを除去する工程がある。
【０１１１】
まず、図１５の如く、第１の導電箔６０Ａの上に、ホトレジストＰＲを形成し、第１の導電路５１Ａ〜５１Ｃとなる領域を除いた第１の導電箔６０Ａが露出するようにホトレジストＰＲをパターニングする。そして、図１６の如く、前記ホトレジストＰＲを介してエッチングすればよい。
【０１１２】
エッチングにより形成された分離溝６１の側面は、粗面となるため絶縁性樹脂５０との接着性が向上される。
【０１１３】
またここの分離溝６１の側壁は、非異方性的にエッチングされるため湾曲となる。この除去工程は、ウェットエッチング、ドライエッチングが採用できる。そしてこの湾曲構造によりアンカー効果が発生する構造となる。（詳細は、回路装置の製造方法を説明する第１の実施の形態を参照）
尚、図１５に於いて、ホトレジストＰＲの代わりにエッチング液に対して耐食性のある導電被膜を選択的に被覆しても良い。第１の導電路と成る部分に選択的に被着すれば、この導電被膜がエッチング保護膜となり、レジストを採用することなく分離溝をエッチングできる。
【０１１４】
続いて、図１７の如く、分離溝６１が形成された第１の導電箔６０Ａに回路素子５２Ａを電気的に接続して実装する工程がある。
【０１１５】
回路素子５２Ａとしては、トランジスタ、ダイオード、ＩＣチップ等の半導体素子、チップコンデンサ、チップ抵抗等の受動素子である。また厚みが厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半導体素子（フリップチップ）も実装できる。
【０１１６】
ここでは、ベアのトランジスタチップ５２Ａが導電路５１Ａにダイボンディングされ、エミッタ電極と第１の導電路５１Ｂ、ベース電極と第１の導電路５１Ｂが金属細線５５Ａを介して接続される。
【０１１７】
更に、図１８に示すように、前記積層導電箔６０および分離溝６１に絶縁性樹脂５０を付着する工程がある。これは、トランスファーモールド、インジェクションモールド、ディッピングまたは塗布により実現できる。
【０１１８】
本実施の形態では、積層導電箔６０表面に被覆された絶縁性樹脂の厚さは、回路素子の最頂部から約１００μｍ程度が被覆されるように調整されている。この厚みは、強度を考慮して厚くすることも、薄くすることも可能である。
【０１１９】
また分離溝６１は、第２の導電箔６０Ｂがシート状に残存しているため、第１の導電箔６０Ａが第１の導電路５１Ａ〜５１Ｃとして個々に分離されていない。従ってシート状の積層導電箔６０として一体で取り扱え、絶縁性樹脂をモールドする際、金型への搬送、金型への実装の作業が非常に楽になる特徴を有する。
【０１２０】
続いて、第２の導電箔６０Ｂの裏面を化学的および／または物理的に除き、導電路５１として分離する工程がある。ここで前記除く工程は、エッチングにより施される。この結果、絶縁性樹脂５０の裏面に第２の導電路５１Ｓ〜５１Ｕが露出する構造となる。
【０１２１】
更に、図１９の如く、露出した第２の導電路５１Ｓ〜５１Ｕに半田等の導電材を被着する。
【０１２２】
最後に、図２０の如く、回路素子毎に分離し、回路装置として完成する工程がある。
【０１２３】
分離ラインは、矢印の所であり、ダイシング、カット、プレス、チョコレートブレーク等で実現できる。尚、チョコレートブレークを採用する場合は、絶縁性樹脂を被覆する際に分離ラインに溝が入るように金型に突出部を形成しておけば良い。
【０１２４】
特にダイシングは、通常の半導体装置の製造方法に於いて多用されるものであり、非常にサイズの小さい物も分離可能であるため、好適である。
【０１２５】
以上の第１〜第３の実施の形態で説明した製造方法は、図２８で示すような複雑なパターンも実施可能である。特に曲折し、ボンディングパッド２６と一体で成り、他端は回路素子と電気的に接続される配線は、その幅も狭く、しかもその長さが長い。そのため、熱による反りは、非常に大きく、従来構造では剥がれが問題となる。しかし本発明では、配線が絶縁性樹脂に埋め込まれて支持されているので、配線自身の反り、剥がれ、抜けを防止することができる。またボンディングパッド自身は、その平面面積が小さく、従来の構造では、ボンディングパッドの剥がれが発生するが、本発明では、前述したように絶縁性樹脂に埋め込まれ、更には絶縁性樹脂にアンカー効果を有する湾曲構造を持って支持されているため、抜けを防止できるメリットを有する。
【０１２６】
更には、絶縁性樹脂５０の中に回路を埋め込んだ回路装置が実現できるメリットもある。従来構造で説明すれば、プリント基板、セラミック基板の中に回路を組み込んだようなものである。これは、後の実装方法にて説明する。
【０１２７】
図２７の右側には、本発明を簡単にまとめたフローが示されている。積層導電箔の用意、ＡｇまたはＮｉ等のメッキ、第１の導電箔のエッチング、ダイボンド、ワイヤーボンデイング、トランスファーモールド、第２の導電箔のエッチング、導電路の裏面処理およびダイシングの９工程で回路装置が実現できる。しかも支持基板をメーカーから供給することなく、全ての工程を内作する事ができる。
回路装置の種類およびこれらの実装方法を説明する実施の形態。
【０１２８】
図２１は、フェイスダウン型の回路素子８０を実装した回路装置８１を示すものである。回路素子８０としては、ベアの半導体チップ、表面が封止されたＣＳＰやＢＧＡ（フリップチップ）等が該当する。また図２２は、チップ抵抗やチップ抵抗等の受動素子８２が実装された回路装置８３を示すものである。これらは、薄型であり、しかも絶縁性樹脂で封止されてあるため、耐環境性にも優れたものである。
【０１２９】
図２３は、実層構造について説明するものである。まず図２３Ａは、プリント基板や金属基板、セラミック基板等の実装基板８４に形成された導電路８５に今まで説明してきた本発明の回路装置５３、５６、８１、８３が実装されたものである。
【０１３０】
特に、半導体チップ５２の裏面が固着された導電路５１Ａは、実装基板８４の導電路８５と熱的に結合されているため、前記導電路８５を介して回路装置の熱を放熱させることができる。また実装基板８４として金属基板を採用すると、金属基板の放熱性も手伝って更に半導体チップ５２の温度を低下させることができる。そのため、半導体チップの駆動能力を向上させることができる。
【０１３１】
例えばパワーＭＯＳ、ＩＧＢＴ、ＳＩＴ、大電流駆動用のトランジスタ、大電流駆動用のＩＣ（ＭＯＳ型、ＢＩＰ型、Ｂｉ−ＣＭＯＳ型）メモリ素子等は、好適である。
【０１３２】
また金属基板としては、Ａｌ基板、Ｃｕ基板、Ｆｅ基板が好ましく、また導電路８５との短絡が考慮されて、絶縁性樹脂および／または酸化膜等が形成されている。
【０１３３】
また図２３Ｂは、本回路装置９０を、図２３Ａの基板８４として活用したものである。これは、本発明の最大の特徴となるものである。つまり従来のプリント基板、セラミック基板では、たかだか基板の中にスルーホールＴＨが形成されている程度であるが、本発明では、ＩＣ回路を内蔵させた基板モジュールが実現できる特徴を有する。例えば、プリント基板の中に少なくとも１つの回路（システムとして内蔵させても良い）が内蔵されているものである。
【０１３４】
また、従来では、支持基板としてプリント基板、セラミック基板等が必要であったが、本発明では、この支持基板が不要となる基板モジュールが実現できる。これは、プリント基板、セラミック基板または金属基板で構成されたハイブリッド基板と比べ、その厚みを薄く、その重量を小さくできる。
【０１３５】
また本回路装置９０を支持基板として活用し、露出している導電路に回路素子を実装できるため、高機能な基板モジュールが実現できる。特に本回路装置を支持基板とし、この上に素子として本回路装置９１を実装すれば、基板モジュールとして更に軽量で薄いものが実現できる。
【０１３６】
従って、これらの実装形態により、このモジュールを実装した電子機器は、小型で軽量なものが実現できる。
【０１３７】
尚、符号９３で示したハッチング部分は、絶縁性の被膜である。例えば半田レジスト等の高分子膜が好ましい。これを形成することにより、基板９０の中に埋め込まれた導電路と回路素子９１等に形成された電極との短絡を防止できる。
【０１３８】
更に、図２９を使い本回路装置のメリットを述べる。従来の実装方法に於いて、半導体メーカーは、パッケージ型半導体装置、フリップチップを形成し、セットメーカーは、半導体メーカーから供給された半導体装置と部品メーカーから供給された受動素子等をプリント基板に実装し、これをモジュールとしてセットに組み込んで電子機器としていた。しかし本回路装置では、自身を実装基板として採用できるため、半導体メーカーは、後工程を利用して実装基板モジュールを完成でき、セットメーカーに供給できる。従って、セットメーカーは、この基板への素子実装を大幅に省くことができる。
【図面の簡単な説明】
【０１３９】
【図１】本発明の回路装置を説明する図である。
【図２】本発明の回路装置を説明する図である。
【図３】本発明の回路装置の製造方法を説明する図である。
【図４】本発明の回路装置の製造方法を説明する図である。
【図５】本発明の回路装置の製造方法を説明する図である。
【図６】本発明の回路装置の製造方法を説明する図である。
【図７】本発明の回路装置の製造方法を説明する図である。
【図８】本発明の回路装置を説明する図である。
【図９】本発明の回路装置の製造方法を説明する図である。
【図１０】本発明の回路装置の製造方法を説明する図である。
【図１１】本発明の回路装置の製造方法を説明する図である。
【図１２】本発明の回路装置の製造方法を説明する図である。
【図１３】本発明の回路装置の製造方法を説明する図である。
【図１４】本発明の回路装置の製造方法を説明する図である。
【図１５】本発明の回路装置の製造方法を説明する図である。
【図１６】本発明の回路装置の製造方法を説明する図である。
【図１７】本発明の回路装置の製造方法を説明する図である。
【図１８】本発明の回路装置の製造方法を説明する図である。
【図１９】本発明の回路装置の製造方法を説明する図である。
【図２０】本発明の回路装置の製造方法を説明する図である。
【図２１】本発明の回路装置を説明する図である。
【図２２】本発明の回路装置を説明する図である。
【図２３】本発明の回路装置の実装方法を説明する図である。
【図２４】従来の回路装置の実装構造を説明する図である。
【図２５】従来の回路装置を説明する図である。
【図２６】従来の回路装置の製造方法を説明する図である。
【図２７】従来と本発明の回路装置の製造方法を説明する図である。
【図２８】従来と本発明の回路装置に適用されるＩＣ回路のパターン図である。
【図２９】半導体メーカーとセットメーカーの位置づけを説明する図である。
【符号の説明】
【０１４０】
５０            絶縁性樹脂
５１            導電路
５２            回路素子
５３            回路装置
５４            分離溝
５８            ひさし
６０            積層導電箔
６０Ａ          第１の導電箔
６０Ｂ          第２の導電箔
【図１】
2005175509.tif 000003
【図２】
2005175509.tif 000004
【図３】
2005175509.tif 000005
【図４】
2005175509.tif 000006
【図５】
2005175509.tif 000007
【図６】
2005175509.tif 000008
【図７】
2005175509.tif 000009
【図８】
2005175509.tif 000010
【図９】
2005175509.tif 000011
【図１０】
2005175509.tif 000012
【図１１】
2005175509.tif 000013
【図１２】
2005175509.tif 000014
【図１３】
2005175509.tif 000015
【図１４】
2005175509.tif 000016
【図１５】
2005175509.tif 000017
【図１６】
2005175509.tif 000018
【図１７】
2005175509.tif 000019
【図１８】
2005175509.tif 000020
【図１９】
2005175509.tif 000021
【図２０】
2005175509.tif 000022
【図２１】
2005175509.tif 000023
【図２２】
2005175509.tif 000024
【図２３】
2005175509.tif 000025
【図２４】
2005175509.tif 000026
【図２５】
2005175509.tif 000027
【図２６】
2005175509.tif 000028
【図２７】
2005175509.tif 000029
【図２８】
2005175509.tif 000030
【図２９】
2005175509.tif 000031