(57)【要約】      （修正有）【課題】半導体素子から漏洩する高周波電流を、半導体の形状や接続状況に左右されず、正確に測定することを可能とする。【解決手段】三枚の基板を積層形成したテストボード１は、実装面（第１層）ＧＮＤベタ８層（第２層）、絶縁層（第３層）、ボールグリッド７が形成されたハンダ面（第４層）からなる。測定配線２はスルーホール５により第３層に接続され、第３層で測定配線２の長さ分だけ内側へ戻され第４層に接続される。第４層においては接続用配線３によってボールグリッド７と接続され、これを介して装置基板に実装される。また第１層の測定配線２と第２層をＧＮＤベタ８とすることにより、マイクロストリップライン構造とし、特性インピーダンスを５０Ωと設定する。第１層における接続用配線３はスルーホール５により第４層と接続され、第４層において接続用配線３によってボールグリッド７と接続され、ボールグリッド７を介して装置基板に実装される。【選択図】図１
2005201691.tif 000002
【特許請求の範囲】
【請求項１】
表面上に実装したＱＦＰ型半導体素子に電力または電気的信号を供給する端子を有し、前記半導体素子を実装したまま前記端子の近傍に磁界プローブを非接触状態で接近させ、前記半導体素子から発せられる高周波電流を測定する半導体評価用テストボードに関し、
少なくとも３枚の基板を積層させ、前記ＱＦＰ半導体が実装された第１基板と中段の第２基板との間隙にはＧＮＤベタ層が挟み込まれ、さらに該第２基板と下段の第３基板との間隙には絶縁層が挟み込まれてなるテストボードと、
前記第１基板表面側の前記ＱＦＰ型半導体素子実装領域周辺近傍に形成された第１接続端子と、
同様に前記第１基板表面側の前記ＱＦＰ型半導体素子実装領域周辺に、前記接続端子と比較して前記第１基板の外周方向に長く伸ばして形成された測定端子と、
前記第３基板の裏面側の、前記第１基板表面側の前記ＱＦＰ型半導体素子実装領域に対応する位置に、前記接続端子及び前記測定端子に１対１に対応して形成される第２接続端子と、
前記測定端子及び前記第１接続端子の最先端から穿設されるスルーホールとを有してなり、
前記第１接続端子の最先端から穿設されるスルーホールは前記３層の基板を直線状に連結するよう貫通して前記第２接続端子との電気的接続を確保し、前記測定端子との最先端から穿設されるスルーホールは、前記絶縁層に挿入された前記測定端子と前記第１接続端子の長さの差分を相殺する長さの接続配線を介して、前記第２接続端子の最先端から穿設されるスルーホールと電気的接続を確保することを特徴とする、半導体評価用テストボード。
【請求項２】
表面上に実装したＢＧＡ型半導体素子に電力または電気的信号を供給する端子を有し、前記半導体素子を実装したまま前記端子の近傍に磁界プローブを非接触状態で接近させ、前記半導体素子から発せられる高周波電流を測定する半導体評価用テストボードに関し、
少なくとも３枚の基板を積層させ、前記ＢＧＡ型半導体が実装された第１基板と中段の第２基板との間隙にはＧＮＤベタ層が挟み込まれ、さらに該第２基板と下段の第３基板との間隙には絶縁層が挟み込まれてなるテストボードと、
前記第１基板表面側の前記ＢＧＡ型半導体素子実装領域内側に形成された第１接続端子と、
同様に前記第１基板表面側の前記ＢＧＡ半導体素子実装領域外側に、前記接続端子と比較して前記第１基板の外周方向に長く伸ばして形成された測定端子と、
前記第３基板の裏面側の、前記第１基板表面側の前記ＢＧＡ型半導体素子実装領域に対応する位置に、前記接続端子及び前記測定端子に１対１に対応して形成される第２接続端子と、
前記測定端子及び前記第１接続端子の最先端から穿設されるスルーホールとを有してなり、
前記第１接続端子の最先端から穿設されるスルーホールは前記３層の基板を直線状に連結するよう貫通して前記第２接続端子との電気的接続を確保し、前記測定端子との最先端から穿設されるスルーホールは、前記絶縁層に挿入された前記測定端子と前記第１接続端子の長さの差分を相殺する長さの接続配線を介して、前記第２接続端子の最先端から穿設されるスルーホールと電気的接続を確保することを特徴とする、半導体評価用テストボード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体から漏洩する高周波電流を半導体の形状に関係なく、実際の動作状態で正確かつ再現性を有し、簡単に測定をするためのテストボード構造とその測定方法に関する。
【背景技術】
【０００２】
基板上に実装された半導体から漏洩する高周波電流に起因した電磁妨害（Electro Magnetic Interference：ＥＭＩ）は電磁放射（エミッション）とも呼ばれ、周囲に存在する電子機器に性能低下等の悪影響を及ぼす。これを抑制する効果的な対策設計を行うために、半導体より流れる高周波電流を正確に把握することが求められている。この種の従来技術としては例えば、特開２０００−１７１５０４公報「半導体評価装置」や、特許第３１３９４７８号公報「ＩＣソケット」に記載された測定方法を挙げることができる。以下両者の測定方法について図面を用いて簡単に説明する。
【０００３】
まず前者の従来技術について図５を参照して説明する。ＱＦＰ（Quad-Flat-Package＝クワド・フラット・パッケージ：表面実装型パッケージの一種。パッケージの四つの側面すべてからリードピンが出ている）形状のＩＣ１２がテストボード上に設置されるＩＣソケット１０に実装されている。このＩＣソケット１０の側面には、リードピンに対し１対１の関係でスリット１５が形成されている。このスリットにシールデッドループコイル型等の磁界プローブ１４を挿入し、測定対象とするリードピンと電気的に接続される測定端子１３の磁界を測定し、スペクトラムアナライザ１６で測定結果を表示することによって、ＩＣ１２のＥＭＩを測定していた。この測定方法によれば、被測定端子に非常に近い位置における測定が可能となり、測定値の信頼性が向上する。
【０００４】
続いて、後者の従来技術について図６を参照して説明する。半導体デバイス２２がテストボード２１に実装されており、テストボード２１表面には半導体デバイス２２の端子が接続されたプリント配線２３が形成され、図示しない裏面側には半導体デバイス２２を作動させる周辺回路及び電源回路が実装されている。プリント配線２３の上方には、プリント配線２３から発生する磁界を検出する磁界プローブ１６が設けられ、ここで検出された磁界の大きさに基づき、プリント配線２３を流れた高周波電流を検出する電流検出器（図示せず）が備えられている。この測定方法によれば、半導体デバイスのＥＭＩ評価をデバイスが通常使用されている状態と同一の環境下で行うことができ、実際の使用状況に極めて近い状態でのＥＭＩ評価を実現することが可能となる。
【０００５】
【特許文献１】特許第３１３９４７８号公報
【０００６】
【特許文献２】特開２０００−１７１５０４公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、この先行技術公報により開示された半導体評価用テストボードには、以下に掲げるような問題点が存在する。
【０００８】
第一に前者の測定方法においては、半導体が実装される環境の違いにより接続された端子のインピーダンス特性が変化する、あるいはシールデッドループコイル型等の磁界プローブの測定ポイントが、半導体の端子上部や端子から延びる配線上部に接触しかねない。全ての測定値を絶対値として比較するには、測定値の信頼性を向上させ、絶対値を正確に、かつ再現性を有するように測定する必要がある。現在ＥＭＣ（Electric-Magnetic-Compatibility：電磁環境技術）における主なノイズ源は半導体であり、この半導体から漏洩する高周波電流を計測し把握することで、発生するノイズ量を考慮した設計が可能であるとされている。しかし実際の装置基板やＩＣソケット等に実装された半導体から漏洩する高周波電流をシールデッドループ型等の磁界プローブにより測定する場合、半導体の実装される環境の違いにより測定値が異なってしまい、絶対値の測定が不能となるという課題を生ずる。
【０００９】
第二に、ＢＧＡ（Ball-Grid-Array＝ボール・グリッド・アレイ）が実際の装置基板に実装される場合には、ボールグリッドから基板内層へ直接接続されることがある。この際シールデッドループコイル型等の磁界プローブでの測定ポイントが存在しない場合がある。また、ＩＣソケット等に実装した場合にもＢＧＡの内側に存在するボールグリッドが測定可能なＩＣソケットは存在せず測定ができない。よって実際の装置基板やＩＣソケット等に実装される半導体の形状がＢＧＡの場合、漏洩する高周波電流をシールデッドループコイル等の磁界プローブで測定すると、一部測定不可能な端子が存在してしまうこととなる。
【００１０】
第三に、後者の測定方法で用いられるテストボードは、半導体単体から漏洩する高周波電流を測定することを目的としているため、半導体が最小動作可能な周辺回路と測定用配線を設けてボード化されている。そのため半導体単体から漏洩する高周波電流を測定することは可能だが、厳密には実際の動作状態で漏洩する高周波電流を測定していることにならず、半導体の実際の動作状態で漏洩する高周波電流の測定を正確に行うことはできない。
【００１１】
本発明の目的は、新規のテストボード構造により、実際の動作状態で半導体から漏洩する高周波電流を半導体の形状に関係なく正確かつ再現性を有する測定を可能とし、測定値の信頼性向上を図り、ノイズを考慮した設計や対策に利用することができる半導体評価テストボードを実現することにある。
【００１２】
また、本発明の半導体評価テストボードを使用することにより、測定を簡易化し、操作性向上を図ることも目的とする。
【課題を解決するための手段】
【００１３】
以上の課題を鑑み、本発明の半導体評価用テストボードは、表面上に実装したＱＦＰ型半導体素子に電力または電気的信号を供給する端子を有し、前記半導体素子を実装したまま前記端子の近傍に磁界プローブを非接触状態で接近させ、前記半導体素子から発せられる高周波電流を測定する半導体評価用テストボードに関し、３枚の基板を積層させ、前記ＱＦＰ半導体が実装された第１基板と中段の第２基板との間隙にはＧＮＤベタ層が挟み込まれ、さらに該第２基板と下段の第３基板との間隙には絶縁層が挟み込まれてなるテストボードと、前記第１基板表面側の前記ＱＦＰ型半導体素子実装領域周辺近傍に形成された第１接続端子と、同様に前記第１基板表面側の前記ＱＦＰ型半導体素子実装領域周辺に、前記接続端子と比較して前記第１基板の外周方向に長く伸ばして形成された測定端子と、前記第３基板の裏面側の、前記第１基板表面側の前記ＱＦＰ型半導体素子実装領域に対応する位置に、前記接続端子及び前記測定端子に１対１に対応して形成される第２接続端子と、前記測定端子及び前記第１接続端子の最先端から穿設されるスルーホールとを有してなり、前記第１接続端子の最先端から穿設されるスルーホールは前記３層の基板を直線状に連結するよう貫通して前記第２接続端子との電気的接続を確保し、前記測定端子との最先端から穿設されるスルーホールは、前記絶縁層に挿入された前記測定端子と前記第１接続端子の長さの差分を相殺する長さの接続配線を介して、前記第２接続端子の最先端から穿設されるスルーホールと電気的接続を確保することを特徴としている。
【００１４】
また、本発明の半導体評価用テストボードの別の構成例としては、表面上に実装したＢＧＡ型半導体素子に電力または電気的信号を供給する端子を有し、前記半導体素子を実装したまま前記端子の近傍に磁界プローブを非接触状態で接近させ、前記半導体素子から発せられる高周波電流を測定する半導体評価用テストボードに関し、３枚の基板を積層させ、前記ＢＧＡ型半導体が実装された第１基板と中段の第２基板との間隙にはＧＮＤベタ層が挟み込まれ、さらに該第２基板と下段の第３基板との間隙には絶縁層が挟み込まれてなるテストボードと、前記第１基板表面側の前記ＢＧＡ型半導体素子実装領域内側に形成された第１接続端子と、同様に前記第１基板表面側の前記ＢＧＡ半導体素子実装領域外側に、前記接続端子と比較して前記第１基板の外周方向に長く伸ばして形成された測定端子と、前記第３基板の裏面側の、前記第１基板表面側の前記ＢＧＡ型半導体素子実装領域に対応する位置に、前記接続端子及び前記測定端子に１対１に対応して形成される第２接続端子と、前記測定端子及び前記第１接続端子の最先端から穿設されるスルーホールとを有してなり、前記第１接続端子の最先端から穿設されるスルーホールは前記３層の基板を直線状に連結するよう貫通して前記第２接続端子との電気的接続を確保し、前記測定端子との最先端から穿設されるスルーホールは、前記絶縁層に挿入された前記測定端子と前記第１接続端子の長さの差分を相殺する長さの接続配線を介して、前記第２接続端子の最先端から穿設されるスルーホールと電気的接続を確保することを特徴としている。
【発明の効果】
【００１５】
本発明の半導体評価テストボードを用いることにより、以下に挙げるような効果を得ることが可能となる。
【００１６】
まず、半導体素子を半導体評価用テストボードに、半導体素子の形状に依らずに実装可能とし、さらに測定用配線の特性インピーダンスも統一（本発明の実施形態では５０Ω）させたことによって、測定が実装環境に左右されることなく可能となった。また絶対値での測定も可能となった。
【００１７】
次に、半導体評価用テストボードをＱＦＰ形状に対応するものとＢＧＡ形状に対応するタイプの２種類用意したことにより、全ての形状の半導体につき、全ての端子に対する測定が可能となった。
【００１８】
第三に、半導体評価用テストボードを、半導体形状に限りなく近くまで小型化し、実際の装置基板へ簡単に実装可能なボールグリッドを半田面に設けたことにより、通常の半導体単体の実装状態とほぼ同等にすることができ、かつ測定配線形状を統一させたことにより、実際の動作状態における絶対値の測定が可能となった。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の半導体評価テストボードの一実施形態につき、図面を参照して詳細に説明する。
【００２０】
図１（あるいは図２）に示すように、４層以上の基板を使用した半導体評価用テストボード１、並びに装置基板に実装するためのボールグリッド７により構成されている。両者の違いは実装される半導体の形状に基づき、図１は「ＱＦＰ形状タイプ」、図２は「ＢＧＡ（表面実装型パッケージの一種。プリント配線基板の裏面に球形のハンダをアレイ状に並べ、リードの代わりにする）形状タイプ」を呼ばれるテストボードをそれぞれ示している。
【００２１】
図１（ａ）は、ＱＦＰ形状タイプの半導体評価用テストボード１の部品実装面（第１層）を示しており、測定を行う端子に接続される測定配線（測定用の長さを有す）２、測定を行わない端子に接続される接続用配線３、半導体のリードピンを実装する際に用いられるパッド４、そして測定配線２及び接続用配線３を内層に落とすためのスルーホール５が穿設されている。
【００２２】
テストボード１の内層は、第１層から下方に行くに従い、テストボード間に挟まれたＧＮＤベタ８（第２層）、次のテストボード間に挟まれた絶縁層（第３層）、ボールグリッド７が形成されたハンダ面（第４層）とする。
【００２３】
図１（ｂ）は、図１（ａ）のＡ−Ａ‘断面図であり、測定配線２、接続用配線３、スルーホール５、ＧＮＤベタ８のそれぞれの層構成を示す。測定配線２は、スルーホール５により第２層に接続され、第３層で測定配線２の長さ分だけ内側へ戻され、再度スルーホール５を介して第４層に接続される。さらに第４層において、接続用配線３によってボールグリッド７と接続される。このボールグリッド７を介してテストボード１は図示しない装置基板に実装される。さらに、第１層の測定配線２と第２層をＧＮＤベタ８とすることによりマイクロストリップライン構造とし、この特性インピーダンスが５０Ωとなるよう予め設定する。
【００２４】
第１層における接続用配線３は、スルーホール５により第４層と接続され、続いて第４層における接続用配線３によってボールグリッド７と接続される。このボールグリッド７を介してテストボード１は装置基板に実装される。
【００２５】
図１（ｃ）は図１（ａ）のＢ−Ｂ‘断面図であり、接続用配線３（ＧＮＤ）の層構成を示している。ＧＮＤ接続用配線３は、スルーホール５により第２層のＧＮＤベタ８に接続され、第３層を貫通させたスルーホール５を介してそのまま第４層に接続される。また第４層においては接続用配線３によってボールグリッド７に接続される。このボールグリッド７を介してテストボード１が装置基板に実装される。
【００２６】
図１（ｄ）は、ＱＦＰ形状タイプの半導体評価テストボード１のハンダ面（第４層）側を示している。図１（ｂ）及び図１（ｃ）の層構成において、半導体の全端子数分のスルーホールが穿設されており、それぞれを接続用配線３でボールグリッド７に接続させる。このボールグリッド７を介してテストボード１が装置基板に実装される。
【００２７】
続いて、ＢＧＡ形状タイプの半導体評価テストボードの構成につき、図２を参照して詳細に説明する。図２（ａ）は半導体評価用テストボード１の部品面（第１層）を示しており、図１のＱＦＰ形状タイプと同様に、ＢＧＡ実装用のパッド４、測定したい端子に接続される測定配線（測定用の長さを有する）２、測定を行わない端子に接続される接続用配線３が設けられ、また測定配線２、接続用配線３を内層に落とし込むためのスルーホール５が穿設されている。また第２層〜第４層については、図１のＱＦＰ形状タイプと同様の構成が採られている。
【００２８】
図２（ｂ）は、図２（ａ）のＣ−Ｃ‘断面図であり、測定配線２、接続用配線３、スルーホール５、ＧＮＤベタ８のそれぞれの層構成を示す。ＢＧＡ形状タイプ用の構造であるため、ＢＧＡ内側の測定配線２は、第１層でパッド４間を通り抜けて基板外周縁付近に配線され、逆に接続用配線３は、第１層でパッド４間またはＢＧＡの中央部で配線され、それぞれスルーホール５に接続される。測定配線２は、スルーホール５により第３層に接続され、第３層で測定配線の長さ分だけ内側に戻され、再度スルーホール５で第４層に接続される。第４層で接続用配線３によりボールグリッド７に接続し、さらにボールグリッド７を介して装置基板への実装が行われる。さらに第１層の測定配線２と第２層をＧＮＤベタ８とすることでマイクロストリップライン構造とし、特性インピーダンスが５０Ωとなるよう調節している。接続用配線３はスルーホール５によって第４層に接続され、第４層では接続用配線３によりボールグリッド７に接続され、さらにボールグリッド７を介して装置基板への実装が行われる。
【００２９】
図２（ｃ）は、図２（ａ）のＤ−Ｄ‘断面におけるＧＮＤ配線の層構成を示す。ＢＧＡ形状のため、ＢＧＡ内側（図２（ａ）中の点線で囲まれた領域）の端子は、ＧＮＤ接続用配線３により第１層ではパッド４の間またはＢＧＡの中央部の位置でスルーホール５までの配線が行われる。ＧＮＤ接続用配線３は、スルーホール５を介して第４層にも接続される。第４層においては接続用配線３でボールグリッド７に接続され、さらにボールグリッド７を介して装置基板への実装が行われる。
【００３０】
図２（ｄ）は、ＢＧＡ形状タイプの半導体評価用テストボード１のハンダ面（第４層）を示している。上述した図２（ｂ）、図２（ｃ）の層構成により、半導体の全端子数分のスルーホール５が穿設され、それぞれが接続用配線３によりボールグリッド７に接続され、このボールグリッド７を介して装置基板への実装が行われる。
【００３１】
続いて本発明の動作について図面を参照して詳細に説明する。
【００３２】
図３に示すように、半導体形状がＱＦＰ形状タイプである場合、装置基板に半導体（ＱＦＰ）６を実装した本発明の半導体評価用テストボード２を、ボールグリッド５を介在させて実装用パッド４に半田付け実装する。そして、測定配線３のスルーホールに一番近い測定ポイントで、シールデッドループコイル型等の磁界プローブ１４の接触端子を当接させ、同軸ケーブル９でスペクトラムアナライザ１６に接続して測定を行う。
【００３３】
本発明の半導体評価用テストボードは、４層以上の基板を使用した形態を用いて説明しているように、測定対象となる半導体の形状に応じてその端子数や測定配線数が多くなっている場合や、６層、８層、とより多層化された基板を使用する場合でも適用が可能である。また、基板に限定されず、モールド素材を使用した構造でもよい。
【００３４】
また、本半導体評価用テストボードを使用した測定については、シールデッドループコイル型等の磁界プローブを半導体評価用テストボードに予め取り付けた構造を採ってもよい。
【００３５】
また、マイクロストリップライン構造で５０Ωのインピーダンス特性に調整する例につき説明してきたが、実際の装置基板の動作条件により伝送路特性は、７５Ω、１５０Ωというように適宜変更可能なことについては言うまでもない。
【図面の簡単な説明】
【００３６】
【図１】本発明の半導体評価用テストボード（４層基板、ＱＦＰ形状タイプ）の実施形態を示す図であり、（ａ）は第１層側から見た平面図、（ｂ）はＡ−Ａ‘断面図、（ｃ）はＢ−Ｂ’断面図、（ｄ）は第４層側から見た平面図である。
【図２】本発明の半導体評価用テストボード（４層基板、ＢＧＡ形状タイプ）の実施形態を示す図であり、（ａ）は第１層側から見た平面図、（ｂ）はＣ−Ｃ‘断面図、（ｃ）はＤ−Ｄ’断面図、（ｄ）は第４層側から見た平面図である。
【図３】本発明の半導体評価用テストボード（ＱＦＰ形状タイプ）を使用した高周波電流測定方法を示すイメージ図である。
【図４】本発明の半導体評価用テストボード（ＢＧＡ形状タイプ）を使用した高周波電流測定方法を示すイメージ図である。
【図５】ＩＣソケットを使用する従来の測定方法を示す図である。
【図６】テストボードを使用する従来の測定方法を示す図である。
【符号の説明】
【００３７】
１    テストボード
２    測定配線
３    接続用配線
４    パッド
５    スルーホール
６    半導体（ＱＦＰ形状タイプ）
７    ボールグリッド
８    ＧＮＤベタ
９    同軸ケーブル
１０  ＩＣソケット
１１  テストボード
１２  ＩＣ（ＱＦＰ形状タイプ）
１３  測定端子
１４  磁界プローブ
１５  スリット
１６  スペクトラムアナライザ
２１  テストボード
２２  半導体デバイス
２３  プリント配線
【図１】
2005201691.tif 000003
【図２】
2005201691.tif 000004
【図３】
2005201691.tif 000005
【図４】
2005201691.tif 000006
【図５】
2005201691.tif 000007
【図６】
2005201691.tif 000008