(57)【要約】【課題】高精度を有するだけでなく、上記従来のシステムよりも誤差の問題をより高い分解度で診断できる能力を有する、低コストの信頼性のあるセンサを提供すること【解決手段】高精度でロバストな障害カバー範囲を必要とするシステムに情報を提供するためのマルチ検出素子の信号条件調節が示されている。第１信号条件調節ＡＳＩＣ（１０）は検出素子データをあらかじめ条件調節し、第２システム制御ＡＳＩＣ（１４）はＡＳＩＣ（１０）の出力および記憶された補償データに基づき、所定の補償関係を数学的に解放し、センサの出力信号を完全に条件調節する。検出素子（１〜６）の各々は２つのハーフブリッジによって形成されており、ハーフブリッジの入力端は別個の同一の信号条件調節パスによりあらかじめ条件調節され、高度に正確な検出および診断信号を提供する。【選択図】図２
2005181337.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２出力端を有する少なくとも１つの可変条件検出素子を備え、前記可変条件が圧力、加速度、力およびトルクのうちの１つであり、
更に第１および第２信号条件調節パスを備え、前記少なくとも１つの検出素子の第１出力端が前記第１信号条件調節パスに接続されており、前記少なくとも１つの検出素子の第２出力端が第２信号条件調節パスに接続されており、
更に前記少なくとも１つの検出素子および前記信号条件調節パスのための較正および特性化データを記憶するためのメモリと、
前記メモリから、前記少なくとも１つの検出素子の信号を別々に条件調節するための信号条件調節部品へデータを送信すると共に、条件調節された信号の数学的補正を実行するための外部コントローラへデータを送信し、前記少なくとも１つの検出素子の条件調節された信号を比較するためのインターフェース回路とを備えた、可変条件に応答自在なセンサシステム。
【請求項２】
前記少なくとも１つの可変条件検出素子が第１および第２ハーフブリッジを備え、前記第１ハーフブリッジが第１出力信号を発生し、前記第２ハーフブリッジが第２出力信号を発生する、請求項１記載の、可変条件に応答自在なセンサシステム。
【請求項３】
複数の検出素子が設けられており、前記複数の検出素子の各ハーフブリッジの出力端に接続されたアドレス指定可能なポートを有する少なくとも１つのマルチプレクサを含み、前記少なくとも１つのマルチプレクサが複数の出力ポートを有し、各信号条件調節パスに１つの出力ポートが接続されている、請求項２記載の、可変条件に応答自在なセンサシステム。
【請求項４】
各ハーフブリッジがバイアスノードと、アースノードとを有し、更に本システムが電源と前記少なくとも１つのマルチプレクサの出力ポートとの間に直列に接続された独立した可変抵抗器を更に含む、請求項２記載の、可変条件に応答自在なセンサシステム。
【請求項５】
ＡＳＩＣ内に、前記信号条件調節パスおよび前記少なくとも１つのマルチプレクサが形成されている、請求項３記載の、可変条件に応答自在なセンサシステム。
【請求項６】
メモリが不揮発性である、請求項５記載の、可変条件に応答自在なセンサシステム。
【請求項７】
別個のＩＣ内に不揮発性メモリが形成されている、請求項６記載の、可変条件に応答自在なセンサシステム。
【請求項８】
前記可変条件が圧力である、請求項１記載の、可変条件に応答自在なセンサシステム。
【請求項９】
可変条件に依存した出力信号を発生する可変条件に応答自在な複数の検出素子を備え、前記可変条件が圧力、加速度、力およびトルクのうちの１つであり、前記検出素子の各々が第１および第２ハーフブリッジを有し、各ハーフブリッジがバイアスノードと、アースノードと、それぞれの正および負の出力ノードを有し、
更に電源と、
第１、第２、第３および第４マルチプレクサを有する電子回路を備え、各マルチプレクサが１つの出力端および複数のアドレス入力位置を有し、
更に前記電源と前記第１および第３マルチプレクサの各々の出力端との間に特別に接続された、独立したそれぞれの可変抵抗器とを備え、各検出素子の各ハーフブリッジの前記バイアスノードがそれぞれの第１および第３マルチプレクサのそれぞれのマルチプレクサのアドレス位置に接続されており、
更に別個の信号条件調節パスを備え、各検出素子の前記負の出力ノードが前記第２マルチプレクサのそれぞれのマルチプレクサアドレス位置に接続されており、各検出素子の正のノードが前記第４マルチプレクサのそれぞれのマルチプレクサアドレス位置に接続されており、
各マルチプレクサの出力端に接続されたそれぞれの別個の信号パスと、
複数の入力端および１つの出力端を有するアナログ−デジタルコンバータとを備え、該アナログ−デジタルコンバータの入力端に前記信号パスが接続されており、
入力端および出力端を有するデータレジスタを備え、前記アナログ−デジタルコンバータの出力端が前記でデータレジスタの入力端に接続されており、
前記データレジスタに接続され、外部コントローラのための接続部を有し、前記外部コントローラとの間でデータを転送できるデータ転送回路と、
前記データ転送回路に接続されたメモリとを備え、該メモリが、前記検出素子の信号パスのためのアナログトリム設定値および前記可変条件検出素子信号のための数学的補償を前記外部コントローラが実行できるようにする、前記外部コントローラのためのデータを提供するようになっている、可変条件に応答自在な検出素子システム。
【請求項１０】
前記データ転送回路がシリアル周辺インターフェースバスである、請求項９記載の、可変条件に応答自在なセンサシステム。
【請求項１１】
複数の可変条件検出素子を有する可変条件に応答自在なセンサシステムにおいて、
前記検出ブリッジ素子の各々を２つの部分に形成し、各部分が１つの出力ノードを有するようにする工程と、
選択された検出素子の各出力ノードから出力信号を別々に条件調節する工程と、
選択された検出素子の部分の別々に条件調節された信号を互いに比較し、前記条件調節された信号が、選択された公差バンド内に入るかどうかを判断する工程とを備えた方法。
【請求項１２】
前記可変条件検出素子の各々が２つのハーフブリッジを有するブリッジを備え、各ハーフブリッジが前記出力ノードのうちの１つを有する、請求項１１記載の方法。
【請求項１３】
別々に条件調節された信号を比較する前記工程が、１つの検出素子の１つのハーフブリッジの条件調節された信号を、検出素子の他方のハーフブリッジの条件調節された信号から減算すると共に、２つの条件調節された信号の差の平均をとることを含む、請求項１２記載の方法。
【請求項１４】
各ハーフブリッジ出力のための信号条件調節部品を有する、信号条件調節パスを備えた電子回路を形成する工程と、
前記センサシステムの製造中に、各検出素子のための電子較正データを入手し、該情報をメモリに記憶する工程と、
前記メモリからの基本較正データを使って、選択された検出素子のハーフブリッジのうちの出力端をそれぞれの信号条件調節回路パスに接続すると共に、前記選択された出力信号を別々に部分的に条件調節する工程と、
前記不揮発性メモリから転送されたデータを使って、数学的補正を実行することにより、部分的に条件調節された信号の別個の条件調節を完了し、前記別個に条件調節された信号の比較工程の前に完全に条件調節された信号を得る工程を更に含む、請求項１２記載の方法。
【請求項１５】
複数のマルチプレクサ、各ハーフブリッジの出力信号のための信号条件調節部品を有する信号条件調節パス、アナログ−デジタルコンバータ、メモリおよびデータを送受信するためのインターフェース回路を有する電子回路を形成する工程と、
前記センサシステムの製造中に各ハーフブリッジ検出素子のための電子較正データを得ると共に、前記情報をメモリに記憶する工程と、
前記電子回路を外部コントローラに接続する工程と、
条件調節されたデジタル信号に対する数学的補正を前記外部コントローラが実行できるようにメモリからのデータを送信する工程と、
選択された検出素子の選択されたハーフブリッジの出力を、それぞれの信号条件調節回路パスに接続し、基本較正データを前記信号条件調節パス内の信号条件調節部品に送信するよう、前記マルチプレクサのアドレスを選択する工程と、
前記メモリから送信された前記基本較正データを使って、部分的に条件調節された信号を提供するように、前記アドレス指定された検出素子のハーフブリッジを部分的に条件調節する工程と、
前記アナログ−デジタルコンバータにおいて、前記部分的に条件調節された信号をアナログフォーマットからデジタルフォーマットに変換し、デジタル信号を得る工程と、
前記デジタル信号を前記外部コントローラに送信する工程と、
前記メモリから転送されたデータを使って前記外部コントローラ内でデジタル信号に対する数学的補正を行うことにより、前記部分的に条件調節された信号の条件調節を完了し、前記別々に条件調節された信号の比較工程前に完全に別々に条件調節された信号を得る工程とを備えた、請求項１２記載の方法。
【請求項１６】
前記インターフェース回路がシリアル周辺インターフェースバスを含む、請求項１５記載の方法。
【請求項１７】
各ハーフブリッジが１つのバイアスノードを有し、本方法が更に前記バイアスノードを電源に直列に接続された独立した可変抵抗器との接続に多重化する工程を更に含む、請求項１５記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般的には複数の位置における可変条件、例えば圧力、温度、加速度、トルク、力などを検出するためのシステムに関し、より詳細には、多数の検出素子の信号を条件調節するための装置および方法に関する。
【背景技術】
【０００２】
多くの応用例では複数の位置における条件、例えば圧力、加速度、トルクおよび力を検出しなければならない。例えば自動車の環境内では電気−油圧ブレーキ、すなわちＥＨＢシステムでは一般に流体の圧力を検出しなければならない位置は６箇所である。閉ループのブレーキ力制御のために、各車輪においてドライバーの入力を検出するための位置で、更にシステムのリザーブ圧力を検出するために圧力アキュムレータにおいて圧力を検出しなければならない。油圧検出ポイントはすべてシステムコントローラ、すなわちマイクロプロセッサを有する油圧制御ユニット、すなわちＨＣＵを通過するようにルーティングされるので、異なるすべての油圧回路の圧力を検出する１つの部材が存在する。完全に条件調節する電子回路を有する６つの別個の圧力センサを設ける結果、作動が適当となるが、この結果、他のシステム部品のコストと比較して圧力センサの全体のコストは望ましいコストよりも高くなる。
【０００３】
本願出願人に譲渡され、継続中の米国特許出願第１０／０３６，７１９号（代理人整理番号第Ａ４１７４２号）（この出願の要旨は本明細書で参考例として援用する）では、複数のブリッジタイプの検出素子がＡＳＩＣ（用途指定集積回路）に接続されており、検出素子の出力端がアナログ信号の多重化により共通する信号条件調節回路パスに接続された低コストのシステムおよび方法が開示され、請求されている。検出素子の信号は基本較正データを含む部分的な条件調節を行うように、ＡＳＩＣの信号条件調節回路によって条件調節される。すべての検出素子に対して製造時に得られた完全な特性化データは、ＡＳＩＣの不揮発性のメモリに記憶され、ホストコントローラが適当な数値演算を行い、信号の条件調節を完了するのに必要な別の補償量を提供するための命令が与えられないときにこの特性データはホストコントローラ、例えばマイクロプロセッサへ転送される。
【０００４】
ＡＳＩＣはＡＳＩＣの障害を診断するための固定された診断テストブリッジと、検出素子および検出素子の接続の障害を診断するための信号診断パスも含む。
【０００５】
前記出願に開示されている特定の検出素子は当技術分野で公知の個々の応力ブリッジ、例えばシリコン抵抗器ブリッジから形成されており、このシリコン抵抗器は高温で焼成され、流体圧力ポートに設置するようになっているガラス材料を通してダイヤフラムに接合されている。ブリッジが圧力が印加されると、圧力ポート内の流体がダイヤフラムおよびブリッジに弾性歪を生じさせる。ブリッジ内の抵抗器はシリコンから製造されているので、これら抵抗器は歪を受けたときに抵抗値の変化を呈するピエゾ抵抗効果を生じる。ブリッジに電圧を加えることにより、ブリッジの出力端に小さい電圧変化を生じる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記システムは、ある用途に対して適した診断上の解決案を提供するが、他の用途、特に最も安全上重要ないくつかの用途では、より高い分解度が求められている。例えば、固定テストブリッジは信号パスの特定の個々のポイント、図示されている例では２つの個々のポイントに関する情報を提供する。これらブリッジは大部分の問題に対して有効であるが、信号パス内の一部の誤差が検出できないままになっているという可能性がある。
【０００７】
更に、検出素子および検出素子の接続の障害を診断することに関し、得ることができる分解度はセンサの固有の公差、検出される条件、例えば圧力および温度、および応力ゲージに関連するその他の挙動に対する信号の依存性に起因して、限られている。
【０００８】
本発明の目的は、高精度を有するだけでなく、上記従来のシステムよりも誤差の問題をより高い分解度で診断できる能力を有する、低コストの信頼性のあるセンサを提供することにある。本発明の別の目的は、より安全上重要な用途で使用するのに適した可変条件、圧力、力、加速度、トルク、温度などに応答できる複数のセンサのための低コストの検出信号条件調節システムを提供することにある。
【課題を解決するための手段】
【０００９】
簡単に説明すれば、本発明の好ましい実施例によれば、システムは複数の検出素子に接続された４つのアナログスイッチングマルチプレクサを備えたマルチセンサＡＳＩＣを含む。各検出素子は２つの別個のハーフブリッジから構成され、正の各ハーフブリッジのブリッジバイアスは一方のマルチセンサ内のそれぞれのアドレス指定可能なポートに接続されており、負のハーフブリッジのブリッジバイアスは第２マルチプレクサ内のそれぞれのアドレス指定可能なポートに接続されている。各正のハーフブリッジの出力は第３マルチプレクサ内のそれぞれのアドレス指定可能なポートに接続されており、負の各ハーフブリッジの出力は第４のマルチプレクサのそれぞれのアドレス指定可能なポートに接続されている。
【００１０】
各センサのハーフブリッジは独立した可変抵抗ブリッジドライブおよび信号パスを有するものとして互いに別々に取り扱われる。アナログ信号パスはいくつかのオフセットおよび利得トリムを含むように適度にトリム可能である。上記米国特許出願第１０／０３６，７１９号に記載されたシステムの場合のように、複雑さおよびコストを最小にするだけでなく、精度および診断を強化したシステムコントローラにより補償を行うように、圧力および温度信号の最小量の電子的な較正しか行わない。ブリッジバイアス電圧からの温度信号パスはトリミングしない。その理由は、かかるトリミングは上記好ましい実施例の特定の例では不要であるが、所望すれば、他の例に対してはトリミング可能な利得を含み得るからである。説明した特定の実施例における出力信号、すなわち各パスにおける圧力および温度は、同期した状態でサンプリングされ、データが保持され、単一のアナログ−デジタルコンバータ（ＡＤＣ）へ送られる。これら２つのパスは逆極性の圧力および温度アナログ信号を発生する。これら極性が逆となっていることに起因し、システム制御ＡＳＩＣによって診断されるシグネチャーを発生する。各パスからの圧力および温度情報は上記のように同期した状態でサンプリングされ、データレジスタへ送られる。このデータレジスタに対してシステム制御ＡＳＩＣはデジタルバス、本実施例ではシリアル周辺インターフェース、すなわちＳＰＩを通してインターフェースする。種々のバスを使用できるが、低コストであることおよび特定のアプリケーションに対して必要なデータ全体に対するレートが高いことに起因し、ＳＰＩが使用される。
【００１１】
システム制御ＡＳＩＣは、補償アルゴリズムを適用し、完全に補償された高度に正確な圧力信号および温度信号を発生する。システムはこれら信号を特定のアプリケーションで制御変数として使用し、上記実施例はこの特定のアプリケーションと共に使用される。
【００１２】
製造時にセンサモジュールを較正する間に決定される信号をトリムするための情報および補償アルゴリズムのための係数は、電子的に消去可能なプログラマブルリードオンリーメモリチップ（ＥＥＰＲＯＭ）に記憶される。このメモリチップは上記実施例ではコストを出費させるので、マルチセンサＡＳＩＣの外部部品となっている。パワーアップ時にシステム制御ＡＳＩＣはＳＰＩバスによりセンサＡＳＩＣを通してＥＥＰＲＯＭを選択し、選択された補償アルゴリズムを実行するのに必要なすべての係数を再コールし、情報をダウンロードする。ＥＥＰＲＯＭからはセンサＡＳＩＣトリム設定値も再コールされる。正確なプロセスはデータバスのアーキテクチャ、本例ではＳＰＩバスに依存しており、上記のようにシステム制御ＡＳＩＣはＥＥＰＲＯＭからトリム設定値をリコールし、次にこれら設定値をセンサＡＳＩＣにロードする。システム制御ＡＳＩＣはサンプリングシーケンスを定めることによりセンサＡＳＩＣをセットアップし、シーケンスがいつ完了したかをシステムコントローラに通知する。次にシステムコントローラは必要なセンサＡＳＩＣからではをリコールする。システムコントローラは正および負のハーフブリッジ情報の双方をリコールし、双方のハーフブリッジで別々に補償アルゴリズムを実行し、センサが補償されていないハーフブリッジまたはフルブリッジのデータを使用して、可能であった解像度よりも高い解像度となるように正しく作動していないときに、極めて正確な判断を行うことができるように２つの信号を比較する。システム制御は２つの補償された圧力および温度信号を取り込み、これらをそれぞれ減算し、フルブリッジデータと均等なデータを得る。
【００１３】
添付図面を参照し、次の説明を読めば本発明の目的、利点、新規な特徴および方法がより完全に明らかとなろう。
【発明を実施するための最良の形態】
【００１４】
システム全体は複数の検出素子１〜６と、マルチセンサ条件調節（ＭＳＣ）ＡＳＩＣ１０と、システム制御ＡＳＩＣ１４の形態のホストシステムコントローラとの間でインターフェースを行うＥＥＰＲＯＭチップ１２の形態をした不揮発性メモリとを有する圧力センサシステムを含む。
【００１５】
次にＭＳＣ  ＡＳＩＣ１０は検出素子とインターフェースできる多重化されたＡＳＩＣ入力と、検出素子およびＡＳＩＣのシステムレベルの障害検出を可能にする冗長ハーフブリッジ条件調節パスアーキテクチャ１０ｂ３、１０ｂ４と、熱補償されていない簡略化されたトリミング可能な信号条件調節パス１０ｂ１、１０ｂ２と、すべてのデータをデジタル伝送するＳＰＩバスとを含む。このセンサシステムはＭＳＣ  ＡＳＩＣ１０の信号パスのトリム設定値（各検出素子に対して１つの組の設定値）およびシステム補償方程式係数（各検出素子に対して１組の係数）を記憶するためのＭＳＣ  ＡＳＩＣ１０の外部のＥＥＰＲＯＭ  ＩＣ１２も含む。
【００１６】
システム制御ＡＳＩＣ１４の形態をしたシステムコントローラがＳＰＩバスを使ってＥＥＰＲＯＭ１２からＡＳＩＣトリム設定値およびシステム補償方程式の係数を読み出し、ＳＰＩバスを使って必要な作動情報をＭＳＣ  ＡＳＩＣ１２へ書き込み、ＳＰＩバスを使ってＭＳＣ  ＡＳＩＣ１０から圧力、温度および診断／テストデータを読み出すように、圧力センサシステムとインターフェースされる。システムコントローラＡＳＩＣ１４は選択されたアルゴリズム式に従って圧力、温度および診断情報の数学的補償も実行する。
【００１７】
図１を参照すると、参照番号１および６は複数の検出素子のうちの２つを示しており、各素子はハーフブリッジ構造体の一対の形態をしている。図示されている実施例では６つの検出素子が設けられているが、この検出素子の特定の数は選択的事項である。好ましい実施例では、検出素子は圧力に応答できるが、検出素子はかかるブリッジ構造体に適したその他の可変条件、例えば加速度、トルクおよび力を検出するのにも使用できる。
【００１８】
図２に最良に示されているように、センサＡＳＩＣ１０は４つのアナログマルチプレクサＢＲＭ、ＩＮＭ、ＢＲＰおよびＩＮＰ  ＭＵＸＥＳを含み、各マルチプレクサは６つのアドレス位置ＢＭ１〜ＢＭ６、ＩＭ１〜ＩＭ６、ＢＰ１〜ＢＰ６およびＩＰ１〜ＩＰ６を有する。各検出素子のハーフブリッジは１つのブリッジノードを有し、このノードはＭハーフブリッジのためのＢＭ１〜ＢＭ６にそれぞれ接続され、更にＰハーフブリッジのためのＢＰ１〜ＢＰ６に接続されている。各ハーフブリッジはアースに接続されたアースノードを有する。Ｍハーフブリッジの出力ノードは、アドレス位置ＩＭ１〜ＩＭ６にそれぞれ接続されており、Ｐハーフブリッジの出力ノードはそれぞれアドレス位置ＩＰ１〜ＩＰ６にそれぞれ接続されている。
【００１９】
検出素子の故障検出を強化するために、ハーフブリッジの条件調節が行われる。ＭＳＣ  ＡＳＩＣ１０は第１のバイアスおよび温度パスと、正のハーフブリッジのための第１圧力条件調節パスと、第２バイアスおよび温度パスと、負のハーフブリッジのための第２圧力条件調節パスとを備え、マルチプレクサのアドレスは所定の時間にどの検出素子がバイアスされ、ハーフブリッジ信号条件調節パスに接続されているかを判断するのに使用される。
【００２０】
負のハーフブリッジ温度信号パス１０ｂ３に対し、マルチプレクサＢＲＭによりそれぞれのハーフブリッジが選択され、マルチプレクサの設定値はＡＭＡＤＲ（アドレス−ＡＤＲ）によって決定される。ハーフブリッジはプログラマブル直列抵抗器１０ａ１によりバイアスされ、この抵抗器の値はＲＭ−ＲＥＧ（抵抗器−ＲＥＧ）値によって制御される。不要な高周波信号、例えばＥＭＩまたはその他のノイズを除去するのに、信号入力端でローパスフィルタＬＰＤＩが使用されている。信号の振幅を大きくし、アナログ−デジタル変換の分解度を改善するために、ハーフブリッジのバイアス電圧に対して固定された増幅が実施される。アナログ−デジタル変換に先立ち、サンプルアンドホールド回路１０ｃ１が信号を記憶し、ＡＤＣ１０ｄへ送るべきすべての信号はサンプリングされ、すべてのデータは時間的に同期化されるように同じ時間にホールドされる。
【００２１】
負のハーフブリッジの圧力信号パス１０ｂ１のために、マルチプレクサＩＮＭにより対応するハーフブリッジ出力が選択され、マルチプレクサＩＮＭの設定値はＡＭ−ＡＤＲ値によって決定される。温度信号パスの場合のように、不要な高周波信号を除去するのに信号入力端でローパスフィルタＬＰＦＩが使用される。次にハーフブリッジ出力と１／２Ｖｂｒｍ（負のハーフブリッジバイアス電圧基準）との間の差が固定された値だけ増幅される。（例えば検出素子またはＡＳＩＣ公差に起因し、１／２Ｖｂｒｍ基準とハーフブリッジ出力との間のミスマッチによって生じる）この信号パスの初期オフセット電圧は、信号パス内にＶｂｒｍの一部を総和することによって相殺される。総和すべきＶｂｒｍの部分の振幅および符号はＢＭ−ＲＥＧ（バイアス−ＲＥＧ）値によって決定される。信号の振幅を大きくし、アナログ−デジタル変換の分解度を改善するために、ハーフブリッジ出力信号に対して可変増幅が行われる。適用される利得の大きさはＧＭ−ＲＥＧ値によって決定される。アナログ−デジタル変換に先立ち、サンプル−ホールド回路１０ｃ２が信号を記憶する。上記のように、ＡＤＣ１０ｄへ送るべきすべての信号はすべてのデータが時間的に同期されるように、同じ時間にサンプリングされ、ホールドされる。
【００２２】
アナログ圧力条件調節パス１０ｂ１、１０ｂ２は検出素子のバラツキを補償するためにトリム可能なオフセットおよび利得設定値を含む。各ハーフブリッジはユニークに誘導されたオフセットおよびペイントリム設定値を有し、これら設定値は以下に説明すべきデータレジスタ１０ｅ内の特定のアドレスに記憶される。
【００２３】
アナログ温度および圧力信号条件調節パスの出力信号はサンプルホールド回路１０ｃ１〜１０ｃ４およびアナログ−デジタルコンバータＡＤＣ１０ｄに入力され、ＡＤＣの出力信号はデータレジスタ１０ｅ内の特定アドレスに記憶される。
【００２４】
電圧レギュレータ１０ｇはアナログおよびＡＤＣ回路のためのバイアス電源となっている。ＡＳＣおよびセンサの製造中にはＡＳＣテストおよびサンプルホールド回路１０ｃ５を含むＡＳＣおよび検出素子テスト回路が使用される。
【００２５】
シリアル周辺インターフェース（ＳＰＩ）バス１０ｈを通し、特定のデータレジスタコンテントを送ることにより、ＬＳＣ  ＡＳＩＣ１０の制御が行われる。所望すれば、他のバス構造も利用できるが、低コストであることおよびデータスループットのレートが大きいことに起因し、この実施例ではＳＰＩが特に有効であることに留意すべきである。
【００２６】
ＳＰＩバスはチップ選択ラインＣＳ＿Ｎ、クロックラインＣＬＫ、スレーブ入力またはマスター出力ピンＳＩＭＯ、およびスレーブ出力またはマスター入力ピンＳＯＭＩを有する。バスにおける各接続をするために、各スレーブにユニークなチップ選択ラインが設けられているが、その他のラインはすべてのスレーブに対して共通している。好ましい実施例では、システム制御ＡＳＩＣ１４はマスターであり、センサＭＳＣ  ＡＳＩＣ１０のチップ選択ピンをローに選択することにより、ＭＳＣ  ＡＳＩＣ１０との間でデータを引き出したり送ったりし、次にクロックラインはスレーブとして機能するＭＳＣ  ＡＳＩＣ１０の内外にデータをクロック制御する。ＳＰＩバス１０ｈにはＥＥＰＲＯＭチップ１２が接続されている。本実施例の特定の実現例ではシステムＡＳＩＣ１４がＥＥＰＲＯＭチップ１２からの情報を要求すると、このＡＳＩＣはＭＳＣ  ＡＳＩＣ１０のチップ選択ラインをローに設定し、次にＥＳ＿Ｎピンをセットするための命令を送り、更にこのピンはＥＥＰＲＯＭチップ１２をスレーブとして選択する。この特定のルーチンは圧力センサシステムのためのシステム制御ＡＳＩＣ１４から利用できるワンチップ選択ラインを設けるだけで必要とされる。
【００２７】
上記のように、トリム設定値を記憶し、ＳＰＩバスを通してシステム制御と通信するために、ＭＳＣ  ＡＳＩＣ１０にはライブから電気的に消去可能なプログラマブルリードオンリーメモリ（ＥＥＰＲＯＭ）チップ１２の形態をした不揮発性メモリが接続されている。しかしながら、システムコントローラとＥＰＲＯＭチップ選択との間には直接の接続はないので、ＥＥＰＲＯＭチップ選択を制御するのにＮＳＣ  ＡＳＩＣ１０が使用される。不揮発性メモリをＮＳＣ  ＡＳＩＣ１０の一部として形成できるが、図示されているような外部ＥＥＰＲＯＭを設けることはコスト的により効果的である。
【００２８】
一般に、本発明のマルチセンサシステムは検出情報を使用するいくつかの機能を制御するためのホストコントローラと共に使用される。本実施例では、システム制御ＡＳＩＣ１４は自動車のブレーキコントローラであって、このコントローラは未処理のセンサ信号を使用して完全に補償された高度に正確な圧力および温度信号を発生し、これら信号をシステムコントローラが制御変数として使用するようになっている。システム制御ＡＳＩＣ１４は大きな計算パワーを有し、本発明に従って製造された本センサシステムはブレーキ制御においてシステム制御ＡＳＩＣ１４が使用する高度に正確な圧力および温度値を得ながら、最適な効率を得るように、複雑な計算に関与するセンサ補償部分を割り当てることによって、この利点を活用している。このセンサ補償部分については補償アルゴリズムに関連して後述する。
【００２９】
システム制御ＡＳＩＣ１４は最小限条件調節されたセンサＭＳＣ  ＡＳＩＣ１０のデジタル出力信号を取り込み、所望する値を得るために数値的な補償アルゴリズム／式を適用する。多くのシステム補償アルゴリズムを使用できるが、次のアルゴリズムが好ましい。
【００３０】
【数１】
2005181337.tif 000003
【００３１】
ここで、
・ＴＰＸは正のハーフブリッジＸのためのシステム補償された温度信号であり、
・ＴＭＰＸは正のハーフブリッジＸからのＤＳＭ温度出力信号であり、
・ＴＲＦＰは正のハーフブリッジ計算のための温度オフセット基準であり、
・ＡＴＰ０Ｘは選択された正のハーフブリッジＸのためのゼロ次の補償係数であり、
・ＡＴＰ１Ｘは選択された正のハーフブリッジＸのための一次の補償係数であり、
・ＡＴＰ２Ｘは選択された正のハーフブリッジＸのための二次の補償係数であり、
・ＡＴＰ３Ｘは選択された正のハーフブリッジＸのための三次の補償係数である。
【００３２】
【数２】
2005181337.tif 000004
【００３３】
ここで、
・ＴＭＸは負のハーフブリッジＸのためのシステム補償された温度信号であり、
・ＴＭＭＸは負のハーフブリッジＸからのＤＳＭ温度出力信号であり、
・ＴＲＦＭは負のハーフブリッジ計算のための温度オフセット基準であり、
・ＡＴＭ０Ｘは選択された負のハーフブリッジＸのためのゼロ次の補償係数であり、
・ＡＴＭ１Ｘは選択された負のハーフブリッジＸのための一次の補償係数であり、
・ＡＴＭ２Ｘは選択された負のハーフブリッジＸのための二次の補償係数であり、
・ＡＴＭ３Ｘは選択された負のハーフブリッジＸのための三次の補償係数である。
【００３４】
【数３】
2005181337.tif 000005
【００３５】
ここで、
・ＰＰＸは正のハーフブリッジＸからのシステム補償された圧力信号であり、
・ＰＲＰＸは正のハーフブリッジＸからのＤＳＭ圧力出力信号であり、
・ＴＭＰＸは正のハーフブリッジＸからのＤＳＭ温度出力信号であり、
・ＴＲＦＰは正のハーフブリッジ計算のための温度オフセット基準であり、
・ＢＰ０Ｘは選択された正のハーフブリッジＸのためのゼロ次の温度オフセット補償係数であり、
・ＢＰ１Ｘは選択された正のハーフブリッジＸのための一次の温度オフセット補償係数であり、
・ＢＰ２Ｘは選択された正のハーフブリッジＸのための二次の温度オフセット補償係数であり、
・ＧＰ０Ｘは選択された正のハーフブリッジＸのためのゼロ次の熱利得補償係数であり、
・ＧＰ１Ｘは選択された正のハーフブリッジＸのための一次の熱利得補償係数であり、
・ＧＰ２Ｘは選択された正のハーフブリッジＸのための二次の熱利得補償係数であり、
・ＧＰ３Ｘは選択された正のハーフブリッジＸのための三次の熱利得補償係数であり、
・ＯＰは補償方程式のオフセット定数である。
【００３６】
【数４】
2005181337.tif 000006
【００３７】
ここで、
・ＰＭＸは選択された負のハーフブリッジＸのためのシステム補償された圧力信号であり、
・ＰＲＭＸは選択された負のハーフブリッジＸからのＤＳＭ圧力出力信号であり、
・ＴＭＭＸは選択された負のハーフブリッジＸからのＤＳＭ温度出力信号であり、
・ＴＲＦＭは負のハーフブリッジ計算のための温度オフセット基準であり、
・ＢＭ０Ｘは選択された負のハーフブリッジＸのためのゼロ次の温度オフセット補償係数であり、
・ＢＭ１Ｘは選択された負のハーフブリッジＸのための一次の温度オフセット補償係数であり、
・ＢＭ２Ｘは選択された負のハーフブリッジＸのための二次の温度オフセット補償係数であり、
・ＧＭ０Ｘは選択された負のハーフブリッジＸのためのゼロ次の熱利得補償係数であり、
・ＧＭ１Ｘは選択された負のハーフブリッジＸのための一次の熱利得補償係数であり、
・ＧＭ２Ｘは選択された負のハーフブリッジＸのための二次の熱利得補償係数であり、
・ＧＭ３Ｘは選択された負のハーフブリッジＸのための三次の熱利得補償係数であり、
・ＯＭは補償方程式のオフセット定数である。
次に、このシステムは次のように圧力、温度および診断情報を誘導するために補償アルゴリズムの出力を補償する。
【００３８】
【数５】
2005181337.tif 000007
【００３９】
注：  システムは所定のセンサおよびシステムの障害を検出するのに、ＰＤＸおよびＴＤＸとスレッショルドとを比較しなければならない。
【００４０】
図３を参照すると、初期化ルーチンはＥＥＰＲＯＭ１２に記憶されていたアルゴリズム補償係数をロードし、システムＡＳＩＣ１４がＭＳＣ  ＡＳＩＣ１０から送信された未処理データに対して補償方法を実行できるようにする。この初期化ルーチンは１００でスタートし、ここでシステムコントローラ１４およびＭＳＣ  ＡＳＩＣ１０に給電がされる。ステップ１０２にて、システムコントローラＡＳＩＣはＭＳＣ  ＡＳＩＣ１０のチップ選択ピンＣＳ＿Ｎをローにセットし、センサをＳＰＩバス１０ｈ上のスレーブとして選択する。ステップ１０４では、システムコントローラＡＳＩＣはＥＳ＿Ｎピンをローに設定するためのＳＰＩ命令を送り、これによってＥＥＰＲＯＭ１２はバス上のスレーブとして選択される。上記のように、使用される特定のアーキテクチャで利用できる出力ピンが限られていることに起因し、ＡＳＩＣ１４によりスレーブとして直接選択されるチップ１２の従来例の代わりに、ルーチンのこの特定部分が使用される。ステップ１０６において、システムコントローラ１４は選択されたＥＥＰＲＯＭ１２アドレスからの補償アルゴリズムデータを読み出すためのＳＰＩ命令を送る。ＥＥＰＲＯＭはそのアドレスにデータを出力し、判断ステップ１０８が決定するようにデータのローディングが完了するまでルーチンはループを通過する。データのローディングが完了すると、システムコントローラ１４はＥＥＰＲＯＭ証明データを記憶するアドレスを読み出すための命令をステップ１１０で送る。種々のバージョンを利用できるが、利用できるバージョンは周期的冗長チェック（ＣＲＣ）である。このチェックは記憶されたデータを数学的方程式に通すことに関与するチェック（ステップ１１２）であり、数式によりステップ１１４にてＥＰＲＯＭ１２に記憶されていた対応する結果と比較される結果が生じる。誤差が検出された場合、ルーチンはステップ１０６にループバックし、情報を再び収集する。誤差が検出されなければ、システムコントローラ１４はステップ１１６にてＣＳ＿Ｎピンを論理ハイに設定することにより、ＡＳＩＣ１０のスレーブとしての選択を解除する。
【００４１】
次に、検出素子（ＳＥ）のデータ収集シーケンスを示す図４〜６に移る。システムコントローラ１４はステップ１２０で再びＡＳＩＣ１０のピンＣＳ＿Ｎをローに設定し、センサをバス上のスレーブとして選択する。次にステップ１２２において、システムは６つのセンサに対するサンプルシーケンスコンフィギュレーションおよびサンプリングを開始するためのスタートビットを含む情報をＡＳＩＣ１０へ送る。この情報は順序だけでなくどのセンサをサンプリングすべきかも含む。このステップの後でルーチンは２つの並列なパスに従う。１つのパスにおいて、ステップ１２４で制御ロジック１０ｆはＳＰＩデータをデコードし、リクエストされた順序および番号でサンプリングを実行するように自己の内部回路を構成する。ステップ１２６において、ＭＳＣ  ＡＳＩＣ１０はサンプリングシーケンスが続行中であることを表示する１に「ビジー」ステータスビットをセットする。一方、パラレルなルーチン分岐ではステップ１２８にてステップコントローラはセンサの「ビジー」ステータスビットを読み出し、判断ステップ１３０はシーケンスが完了しているかどうかを見る。完了していなければ、サブルーチンをステップ１２８にループバックする。
【００４２】
第１分岐におけるステップ１２６の後で、ステップ１３２においてサンプリングシーケンス内の第１検出素子が選択され、選択された検出素子に関連する回路データがステップ１３４において、対応するハーフブリッジ信号条件調節パスへ転送される。ステップ１３６において、マルチプレクサのアドレスがセットされ、回路へデータを入力している特定のブリッジを選択する。ステップ１３８にて、指定された時間遅延が実現され、回路を安定化することができる。安定化後にサンプルおよびホールド回路はステップ１４０にてアナログハーフブリッジ信号条件調節パス出力を同時に受信する。次にアナログ−デジタルコンバータ１００ｄはステップ１４２にて、２つのハーフブリッジの４つの信号を順次通過させるだけでなく、サンプルホールド回路１０ｃ５からのＡＤＣテスト電圧も順次通過させる。
【００４３】
選択された検出素子の圧力、温度およびＡＤＣテスト電圧のアナログ−デジタル変換が完了した後に、ステップ１４４にて結果がデータレジスタ１０ｅへローディングされ、判断ステップ１４６の後でシーケンスが完了していなければ、ルーチンはステップ１４８におけるサンプリングシーケンスで次の検出素子に進む。判断ブロック１４６の後でシーケンスが完了した場合、ＭＳＣ  ＡＳＩＣ１０はステップ１５０で「ビジー」ステータスビットを０に設定し、サンプリングシーケンスが完了したことを表示する。
【００４４】
一方、システムコントローラは判断ブロック１３０で検討されたシーケンスのステータスをポールし続け、一旦「ビジー」ステータスビットがゼロに変更されると、ステップ１５２にて、選択されたＭＳＣ  ＡＳＩＣ１０のアドレスからデータを読み取るための命令が送られる。初期化ルーチンでＥＥＰＲＯＭ１２が選択されたのと同じように、システムコントローラ１４は読み出しビットおよびデータをリコールすべきアドレスを含む命令を送る。センサＡＳＩＣはデータアドレスにパリティチェックのような証明情報を加え、アドレスにおけるリクエストされたデータ＋これに添付される証明情報をステップ１５４で送信する。
【００４５】
システムコントローラはステップ１５６にてデータを受信し、適当な計算を行い、判断ステップ１５８で証明計算値が一致した場合、コントローラはデータを有効と見なす。計算値が一致しなければ、誤差が表示され、ルーチンはステップ１５２へループバックし、データを再読み取りする。誤差が検出されなければ、検出素子のハーフブリッジデータおよびＡＤＣテスト結果がステップ１６０にてシステムメモリへ転送され、判断ステップ１６２で決定されるように、リクエストされたすべての検出素子のためのすべての情報が完了するまで、データローディングサイクルが続く。
【００４６】
データのローディングが完了すると、ステップ１６４にてシステムコントローラは初期化シーケンス中に再コールした補償アルゴリズムのデータを使用し、上記補償アルゴリズムを使ってこのデータを検出素子のハーフブリッジの圧力および温度データに適用する。ステップ１６６にて、システムコントローラは正の検出素子ハーフブリッジ補償アルゴリズムの出力と負の検出素子のハーフブリッジ補償アルゴリズムの出力とを比較し、判断ステップ１６８にて障害が検出された場合、システムはこのデータを使用せず、ステップ１７０にて誤差をレポートする。誤差が検出されなければ、次にシステムコントローラはステップ１７２にてＡＤＣテスト結果と、あらかじめ定めた障害バンドとを比較し、判断ステップ１７４にて障害が検出された場合、システムコントローラはデータを使用せず、ステップ１７０にて誤差がレポートされる。誤差が検出されなければ、データは有効と見なされ、システムコントローラはその制御アルゴリズム（図示せず）内で、補償された検出素子の圧力および温度データを使用する。
【００４７】
障害が検出されたことを、図４〜６のシーケンスが表示した場合、判断ステップ１１４にて図３が示すように、データをコントローラが使用することはできない。データの一部を使用できるある状況が存在する。図７および８にはこれらの２つの例が示されている。
【００４８】
図７を参照すると、ここには誤差が検出されたときのオプションの初期化誤差処理ルーチン２００が示されており、このルーチンではシステムコントローラは２０２において正の信号パスデータに関する送信の証明を実行する。判断ステップ２０４で誤差が検出されなければ、負の信号パスデータ内にしか誤差が存在せず、システムはステップ２０６でリンプモードに入り、正のパスのデータしか使用しない。ステップ２０８にて、正の検出素子のハーフブリッジの圧力および温度データしか数学的に補正しないように、システムコントローラは補償アルゴリズムデータを使用し、ステップ２１０にて制御アルゴリズム内のリンプ作動モードに入る。
【００４９】
判断ステップ２０４に戻り、正の信号パス内で誤差が検出された場合、システムコントローラは負の信号パスデータに関する送信の証明を実行する。判断ステップ２１４にて誤差が検出されなければ、正の信号パス内にしか誤差は存在せず、信号はステップ２１６のみにおいて負の信号パスデータからのリンプ作動モードに入り、ステップ２１８にてシステムは制御アルゴリズム内の補償されたハーフブリッジの圧力および温度データしか使用しない。判断ステップ２１４で誤差が検出された場合、正および負の信号パスの双方で誤差が存在し、ステップ２２０にてシステムコントローラは誤差をレポートする。
【００５０】
図８には誤差が検出されたときの別のオプションの誤差処理ルーチン２５０が示されている。このルーチンでは、システムコントローラはステップ２５２にて正の信号パスの補償データに関するデータの証明を実行し、判断ステップ２５４にて誤差が検出されなければ、負の信号パスの補償データの組にしか誤差は存在しない。システムはステップ２５６にて、正の信号パスからしか作動しないリンプモードに入り、ステップ２５８にて、システムコントローラはＣＳ＿Ｎピンをハイにセットし、センサＳＭＣ  ＡＳＩＣおよびＥＥＰＲＯＭ  ＩＣのＳＰＩバス上のスレーブとしての選択を解除する。判断ステップ２５４で誤差が検出された場合、システムコントローラはステップ２６０で負の信号パスの補償データの組に対するデータの証明を実行する。判断ステップ２６２で誤差が検出されなければ、誤差は正の信号パスにしか存在せず、システムは負の信号パスデータからしか作動しないリンプモードに入り、次にステップ２５８に進み、ＣＳ＿Ｎピンをハイにセットする。ステップ２６２にて誤差が検出されれば、補償データの組の正および負のパスの双方に誤差が存在し、ステップ２６６にてシステムコントローラは誤差をレポートし、ステップ２５８に進み、ＣＳ＿Ｎピンをハイにセットする。
【００５１】
本発明によれば、センサＡＳＩＣとシステムコントローラとの間のデジタルデータの送信は、システムにおけるセンサの精度に有害な影響が及ぶことを防止する。例えばシステム内のＡＤＣ変換誤差はアナログ信号に対するローディング効果を出力する。熱補償された信号のシステムに基づく計算は、センサシステム自体内で熱補償を実行するセンサシステムのアーキテクチャによって達成できるよりも高い信号精度および厳密な診断スレッショルドを提供する。更に、システムコントローラ１４の現在の計算パワーを使用することにより、極めて少ないコストで計算動作を行うことができる。その理由は、追加プログラムスペースおよびデータ記憶のためにわずかな量のメモリしか必要でなく、これによってセンサＡＳＩＣ内の熱補償を実施することに関連する高コスト、例えばＡＳＩＣのダイの面積およびテストのコストを解消できる。本発明はマルチ検出素子のための低コストの信号条件調節を行うと共に、圧力検出機能当たりのコストを少なくし、センサ精度および診断能力の改善を可能にするよう、２つの集積回路１０と１４の信号の条件調節を戦略的に区分し、各ハーフブリッジのための同じ信号条件調節パスを有する２つのハーフブリッジを各々が有する検出素子を設けることにより、高精度かつロバストな障害もカバーしている。
【００５２】
以上で、本発明の好ましい実施例を詳細に開示したが、添付した請求の範囲または発明の要旨から逸脱することなく、圧力を除く条件、加速度、トルク、力および上記同等パラメータに応答自在な検出素子を使用するなどの種々の変形例を採用できると理解すべきである。更に、好ましい実施例では不揮発性メモリが使用されているが、本発明の範囲内では他の形態のデータ記憶装置、例えばバーコードラベルなども使用できる。
【図面の簡単な説明】
【００５３】
【図１】複数の条件に応答自在な検出素子を示す略図であって、各検出素子は２つの別個のハーフブリッジと、ＡＳＩＣの形態をしたマルチセンサ条件調節回路と、不揮発性メモリまたはＥＥＰＲＯＭとＡＳＩＣの形態をしたシステムコントローラとを備える。
【図２】図示されるような１つの検出素子と共に、図１に示されたマルチセンサＡＳＩＣのブロック回路略図である。
【図３】圧力センサからシステムコントローラへ補償データを転送するための初期化シーケンスを示す。
【図４】検出素子のデータ収集シーケンスを示す。
【図５】検出素子のデータ収集シーケンスを示す。
【図６】検出素子のデータ収集シーケンスを示す。
【図７】オプションの初期化誤差取り扱いルーチンを示す。
【図８】オプションの初期化誤差取り扱いルーチンを示す。
【符号の説明】
【００５４】
１〜６  検出素子
１０  マルチセンサ条件調節ＡＳＩＣ
１２  ＥＥＰＲＯＭチップ
１４  システム制御ＡＳＩＣ
【図１】
2005181337.tif 000008
【図２】
2005181337.tif 000009
【図３】
2005181337.tif 000010
【図４】
2005181337.tif 000011
【図５】
2005181337.tif 000012
【図６】
2005181337.tif 000013
【図７】
2005181337.tif 000014
【図８】
2005181337.tif 000015