(57)【要約】【課題】工業的に生産が容易で、電界印加時のき裂の発生を防止することが可能なセラミック積層型電気機械変換素子の提供。【解決手段】積層体４は、複数のセラミックス層２とこれと交互に積層された複数の内部電極層３と１対の外部電極９とからなる。１対の外部電極９の各々は、複数の内部電極層３と交互に電気的に接続されている。積層体４は、電界の印加に伴い積層方向に機械的変位を生じる変位発生領域と、機械的変位を生じない１対の変位不発生領域６１，６３，６２，６４とを有する。１対の変位不発生領域６１，６３，６２，６４の各々は、２つの変位不発生部分６１，６３，６２，６４をそれぞれ有する。２つの変位不発生部分６１，６３，６２，６４は、各々の境界において、一方の変位不発生部分６１，６２の境界端の断面が他方の変位不発生部分６３，６４の境界端の断面の積層方向の延長上から完全に外れて配置された不連続状態である。【選択図】      図２
2005026583.tif 000002
【特許請求の範囲】
【請求項１】
電界の印加により変位する材質よりなる複数のセラミックス層と、当該セラミックス層と交互に積層された複数の内部電極層と、１対の外部電極と、からなる積層体で構成され、前記１対の外部電極の各々は、前記複数の内部電極層と交互に電気的に接続されるセラミック積層型電気機械変換素子であって、
前記積層体は、前記電界が印加されても積層方向に機械的変位を生じない変位不発生部分を少なくとも４カ所備えていることを特徴とするセラミック積層型電気機械変換素子。
【請求項２】
電界の印加により変位する材質よりなる複数のセラミックス層と、当該セラミックス層と交互に積層された複数の内部電極層と、１対の外部電極と、からなる積層体で構成され、前記１対の外部電極の各々は、前記複数の内部電極層と交互に電気的に接続されるセラミック積層型電気機械変換素子であって、
前記積層体は、前記電界の印加に伴い積層方向に機械的変位を生じる変位発生領域と、上記１対の外部電極の形成部位に対応した１対の機械的変位を生じない変位不発生領域とを有し、
前記１対の変位不発生領域の各々は、少なくとも２つの変位不発生部分をそれぞれ有し、
前記２つの変位不発生部分は、各々の境界において、一方の変位不発生部分の境界端の断面が他方の変位不発生部分の境界端の断面の積層方向の延長上から完全に外れて配置され、又は部分的に重複して配置された不連続状態であることを特徴とするセラミック積層型電気機械変換素子。
【請求項３】
請求項２に記載のセラミック積層型電気機械変換素子であって、
各変位不発生部分の積層方向の長さが、前記セラミックス層に所定の電界が印加されたときに各領域においてき裂が発生する最小破壊長さよりも小さく設定されていることを特徴とするセラミック積層型電気機械変換素子。
【請求項４】
請求項２に記載のセラミック積層型電気機械変換素子であって、
前記変位不発生部分の各々が、積層方向に連続するセラミックス層２層から構成されていることを特徴とするセラミック積層型電気機械変換素子。
【請求項５】
請求項１〜請求項４のいずれかに記載のセラミック積層型電気機械変換素子であって、
前記１対の外部電極の各々は、積層方向に対して傾斜して連続的に形成されていることを特徴とするセラミック積層型電気機械変換素子。
【請求項６】
請求項１〜請求項５のいずれかに記載のセラミック積層型電気機械変換素子であって、
前記セラミックス層を形成するためのセラミックグリーンシートと前記内部電極層を形成するための金属ペーストからなる積層体を形成した後、これを一体焼成したことを特徴とするセラミック積層型電気機械変換素子。
【請求項７】
請求項１〜請求項５のいずれかに記載のセラミック積層型電気機械変換素子であって、
前記複数の変位不発生部分を有する各積層体領域を予め一体焼成し、その後、接着材によりこれらの領域を接合したことを特徴とするセラミック積層型電気機械変換素子。
【請求項８】
請求項１〜請求項４のいずれかに記載のセラミック積層型電気機械変換素子であって、
前記境界で積層方向に隣り合う積層体領域間において、各々の積層体領域における一方の外部電極を他方の積層体領域における内部電極層と電気的に接続することにより前記隣り合う領域間の電気的接続を行うことを特徴とするセラミック積層型電気機械変換素子。
【請求項９】
請求項８に記載のセラミック積層型電気機械変換素子であって、
前記隣り合う積層体領域の一方の領域の変位不発生部分は、前記境界を超えて積層方向へ延びて他方の領域の所定位置に達していることを特徴とするセラミック積層型電気機械変換素子。
【請求項１０】
請求項１〜請求項５、請求項８及び請求項９のいずれかに記載のセラミック積層型電気機械変換素子であって、
前記積層体は、略角柱状であり、その角部分に前記変位不発生部分及び前記外部電極が形成されていることを特徴とするセラミック積層型電気機械変換素子。
【請求項１１】
請求項１〜請求項５、請求項８及び請求項９のいずれかに記載のセラミック積層型電気機械変換素子であって、
前記変位不発生部分の積層体断面形状が、前記積層体の側面を２辺とする三角形状であることを特徴とするセラミック積層型電気機械変換素子。
【請求項１２】
請求項１〜請求項５、請求項８及び請求項９のいずれかに記載のセラミック積層型電気機械変換素子であって、
前記変位不発生部分の積層体断面形状が、前記積層体の側面を２辺とする略扇形形状であることを特徴とするセラミック積層型電気機械変換素子。
【請求項１３】
請求項１０〜請求項１２のいずれかに記載のセラミック積層型電気機械変換素子であって、
前記角部が面取りされており、当該面取り部分に前記外部電極が形成されていることを特徴とするセラミック積層型電気機械変換素子。
【請求項１４】
請求項１〜請求項１３のいずれかに記載のセラミック積層型電気機械変換素子であって、
前記積層体の積層方向と交叉する側面に、応力を緩和する溝が形成されている
ことを特徴とするセラミック積層型電気機械変換素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、セラミック積層型電気機械変換素子に関する。
【０００２】
【従来の技術】
セラミック積層型電気機械変換素子は、一般に、複数のセラミックス層と複数の内部電極層とが交互に重ねられて一体に焼結された積層体と、１対の外部電極と、を備え、各内部電極層は、内部電極としての部分電極を有する。外部電極は、積層体の２つの側面上にそれぞれ配置され、部分電極に一層おきに電気的に接続される。
【０００３】
各部分電極は、電極面積が素子（積層体）の断面積よりも小さく、その縁端面は、２つの外部電極が配置された積層体側面の少なくとも一方で露出している。各部分電極は、自身の縁端面が露出する積層体の側面においてこの側面上に配置された外部電極とは電気的に接続するが、縁端面が露出しない積層体の側面上に配置された外部電極とは電気的に接続していない。
【０００４】
セラミックス層は、圧電又は電歪セラミックスを主成分とし、外部電極間に電圧が印加されることにより機械的に変位する。各内部電極層の部分電極が設けられていない領域（以下、無電極部という）の存在により、１対の隣り合う内部電極層間のセラミックス層には、当該２つの内部電極層の部分電極に挟まれた部分と挟まれない部分とが存在する。外部電極間に電圧が印加されたとき、上記２つの部分のうち部分電極に挟まれた部分は変位するが、部分電極に挟まれない部分は変位せず、両者の境界付近に応力が発生する。そして、発生する最大応力がセラミックス層の破壊強度を超えてしまうと、き裂が発生して破損を生じる恐れがある。また、き裂は、耐湿特性を著しく劣化させる原因となる。このため、高湿度雰囲気中で素子に電界を印加して駆動すると、き裂を通して内部電極を形成する金属がマイグレーションを起こし、絶縁性が要求される部位において部分電極と外部電極とが電気的に導通してしまう恐れがある。
【０００５】
このような不都合を回避することを目的とした構造として、素子の積層方向と平行な側面上に、幅０．１ｍｍ、深さ０．１ｍｍの溝を、素子の周囲全体に２ｍｍの間隔で形成したものがある（例えば、特許文献１参照）。
【０００６】
【特許文献１】
特公平６−５７９４号公報
【０００７】
【発明が解決しようとする課題】
しかし、特許文献１の構造では、素子（積層体）の長さに対して形成する溝の数が多い。例えば、素子の長さが３０ｍｍの場合には、１４本の溝を形成しなければならず、製造上の負担となり、工数及びコストの増大を招く。また、溝を素子の周囲全体に形成することも、製造上の負担となり、工数及びコストの増大を招く。
【０００８】
そこで、本発明は、工業的に生産が容易で、電界印加時のき裂の発生を防止することが可能なセラミック積層型電気機械変換素子とその製造方法の提供を目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明に係るセラミック積層型電気機械変換素子は、電界の印加により変位する材質よりなる複数のセラミックス層と、当該セラミックス層と交互に積層された複数の内部電極層と、１対の外部電極と、からなる積層体で構成されている。１対の外部電極の各々は、複数の内部電極層と交互に電気的に接続される。積層体は、電界が印加されても積層方向に機械的変位を生じない変位不発生部分を少なくとも４カ所備えている。
【００１０】
上記構成では、外部電極に電圧が印加された際に、積層方向に機械的変位を生じない変位不発生部分が少なくとも４カ所設けられている。これに対し、従来の構造では２カ所のみに変位不発生部分が設けられている。すなわち、上記構成では、従来２カ所に設けられていた変位不発生部分が、それぞれ２つの部分以上に分割されている。従って、素子の積層方向の全長が同じ場合、本発明の構成の方が従来の構造に比べて各変位不発生部分の長さを短く抑えることができる。各セラミックス層において、発生する応力の大きさは、変位不発生部分の積層方向の長さが長くなるほど増大するので、上記構成によれば、従来に比して発生する応力を小さく抑えることができ、き裂の発生及び成長を防止することができる。
【００１１】
また、上記構成は、変位不発生部分の配置パターンを変更することにより得られるので、積層体に多数の溝を形成する場合に比して、その製造上の負担が軽減され、工業的に生産を容易に行うことができる。
【００１２】
また、本発明に係る他の態様のセラミック積層型電気機械変換素子は、電界の印加により変位する材質よりなる複数のセラミックス層と、当該セラミックス層と交互に積層された複数の内部電極層と、１対の外部電極と、からなる積層体で構成されている。１対の外部電極の各々は、複数の内部電極層と交互に電気的に接続される。積層体は、電界の印加に伴い積層方向に機械的変位を生じる変位発生領域と、上記１対の外部電極の形成部位に対応した１対の機械的変位を生じない変位不発生領域とを有する。１対の変位不発生領域の各々は、少なくとも２つの変位不発生部分をそれぞれ有する。２つの変位不発生部分は、各々の境界において、不連続状態である。本発明における不連続状態とは、一方の変位不発生部分の境界端の断面が他方の変位不発生部分の境界端の断面の積層方向の延長上から完全に外れて配置された状態、又は部分的に重複して配置された状態をいう。
【００１３】
上記構成では、外部電極に電圧が印加されたとき、積層体の変位発生領域は変位し、変位不発生領域（変位不発生部分）は変位しないので、各セラミックス層において、変位発生領域と変位不発生領域（変位不発生部分）との間に応力が発生する。発生する応力の大きさは、変位不発生部分の積層方向の長さが長くなるほど増大する。
【００１４】
この点に関し、本発明では、各変位不発生領域は、少なくとも２つの変位不発生部分をそれぞれ有し、２つの変位不発生部分は、両者の境界において不連続状態となっている。従って、積層体の積層方向の全長を長く形成しても、変位不発生部分の積層方向の長さを短く抑えて発生する応力を小さく抑えることができ、き裂の発生及び成長を防止することができる。
【００１５】
また、上記構成は、変位不発生部分の配置パターンを変更することにより得られるので、積層体に多数の溝を形成する場合に比して、その製造上の負担が軽減され、工業的に生産を容易に行うことができる。
【００１６】
上記構成を有するセラミック積層型電気機械変換素子は、例えば下記の第１態様によって得ることができる。
【００１７】
第１態様において、セラミックス層は、いわゆる圧電セラミックスや電歪セラミックスを主成分とし、内部電極層と共に一体に焼結されて積層体を形成する。
各内部電極層は部分電極と無電極部とからなり、部分電極は対の外部電極と一層おきに交互に電気的に接続される。内部電極層は、セラミックス層を挟んで交互に重ねられ、一方の外部電極と電気的に接続された第１内部電極層と他方の外部電極と電気的に接続された第２内部電極層とを有する。積層体は、その積層方向の所定位置を境界とする少なくとも２つの領域（第１領域及び第２領域）を有する。第１領域では、第１内部電極層の無電極部が第１積層軸上に配置され、且つ第２内部電極層の無電極部が第２積層軸上に配置されている。第２領域では、第１内部電極層の無電極部が第３積層軸上に配置され、且つ第２内部電極層の無電極部が第４積層軸上に配置されている。第１積層軸と第２積層軸と第３積層軸と第４積層軸とは、積層体の積層方向と略平行で互いに重複しない。第１領域では、第１積層軸と第２積層軸とに沿って変位不発生領域（変位不発生部分）が発生し、第２領域では、第３積層軸と第４積層軸とに沿って変位不発生領域（変位不発生部分）が発生する。すなわち、第１領域と第２領域との間で変位不発生部分が不連続となる。従って、積層体の積層方向の全長を長く形成しても、変位不発生領域（変位不発生部分）の積層方向の長さを短く抑えて発生する応力を小さく抑えることができ、き裂の発生及び成長を防止することができる。
【００１８】
上記態様において、外部電極を以下のような第１〜第４外部電極で構成しても良い。第１外部電極は、第１領域の対の外部電極の一方であり、第１内部電極層の無電極部が露出する積層体の側面に配置され、第２内部電極層の部分電極に電気的に接続される。第２外部電極は、第１領域の対の外部電極の他方であり、第２内部電極層の無電極部が露出する積層体の側面に配置され、第１内部電極層の部分電極に電気的に接続される。第３外部電極は、第２領域の対の外部電極の一方であり、第１内部電極層の無電極部が露出する積層体の側面に配置され、第２内部電極層の部分電極に電気的に接続される。第４外部電極は、第２領域の対の外部電極の他方であり、第２内部電極層の無電極部が露出する積層体の側面に配置され、第１内部電極層の部分電極に電気的に接続される。
【００１９】
また、セラミックス層に所定の電界が印加されたときに各変位不発生部分においてき裂が発生する積層方向の最小の長さ（以下、最小破壊長さと称する）を実験的に又は計算によって予め求め、各変位不発生部分の積層方向の長さを、この最小破壊長さよりも小さくなるように設定することが好ましい。この最小破壊長さは、印加する電界の強さ、セラミックス層の材質や寸法形状、部分電極の寸法形状等の諸条件によって決定される。このように、各変位不発生部分の積層方向の長さを最小破壊長さよりも小さく設定することによって、き裂の発生及び成長を確実に防止することができる。
【００２０】
また、上記素子は、セラミックス層を形成するためのセラミックグリーンシートと内部電極層を形成するための金属ペーストからなる積層体を形成した後、これを一体焼成することにより得ることができる。
【００２１】
また、上記素子は、複数の変位不発生部分を有する各積層体領域を予め一体焼成し、その後、接着材によりこれらの領域を接合することにより得ることもできる。
【００２２】
また、境界で積層方向に隣り合う積層体領域間において、各々の積層体領域における一方の外部電極を他方の積層体領域における内部電極層と電気的に接続することにより隣り合う領域間の電気的接続を行うこともできる。
【００２３】
係る構成は、例えば、上記第１態様において、第２外部電極を、第２領域の境界端の第１内部電極層まで伸ばして、この第１内部電極層の部分電極に電気的に接続し、第３外部電極を、第１領域の境界端の第２内部電極層まで伸ばして、この第２内部電極層の部分電極に電気的に接続することにより得ることができる。
【００２４】
このような構成により、隣り合う領域間の電気的接続を、別途接続線を要することなく、内部電極層を介して電気的に接続することができ、構造の簡素化を図ることができる。
【００２５】
また、隣り合う積層体領域の一方の領域の変位不発生部分を、境界を超えて積層方向へ延びて他方の領域の所定位置に達するように構成することもできる。
【００２６】
係る構成は、例えば、上記第１態様において、積層体の第１領域では、境界端に第２内部電極層を配置し、第２領域では、境界端に第１内部電極層を配置し、境界端の第２内部電極層に第４積層軸上に配置された無電極部を設け、境界端の第２内部電極に隣接する第１領域の第１内部電極層に第３積層軸上に配置された無電極部を設け、境界端の第１内部電極層に第１積層軸上に配置された無電極部を設け、境界端の第１内部電極に隣接する第２領域の第２内部電極層に第２積層軸上に配置された無電極部を設けることにより得ることができる。
【００２７】
上記構成では、外部電極が一方の領域から境界を超えて他方の領域の所定位置まで延びてしまった場合であっても、この外部電極と他方の領域の内部電極層との絶縁状態を維持することができる。
【００２８】
具体的には、上記態様において、第１外部電極が第１領域の境界端の第２内部電極層の部分電極から第１積層軸に沿ってさらに伸びて、隣接する境界端の第１内部電極層に達した場合であっても、この第１内部電極層には、第３積層軸上に配置された無電極部に加えて、第１積層軸上に配置された無電極部が設けられているので、第１外部電極と第１内部電極層の部分電極とは絶縁状態に保持される。同様に、第２外部電極が第２領域の境界端の第１内部電極層の部分電極から第２積層軸に沿ってさらに伸びて、境界端の第１内部電極層に隣接する第２領域の第２内部電極層に達した場合であっても、この第２内部電極層には、第４積層軸上に配置された無電極部に加えて、第２積層軸上に配置された無電極部が設けられているので、第２外部電極と第２内部電極層の部分電極とは絶縁状態に保持される。第３外部電極が第１領域の境界端の第２内部電極層の部分電極から第３積層軸に沿ってさらに伸びて、境界端の第２内部電極層に隣接する第１領域の第１内部電極層に達した場合であっても、この第１内部電極層には、第１積層軸上に配置された無電極部に加えて、第３積層軸上に配置された無電極部が設けられているので、第３外部電極と第１内部電極層の部分電極とは絶縁状態に保持される。第４外部電極が第２領域の境界端の第１内部電極層の部分電極から第４積層軸に沿ってさらに伸びて、隣接する境界端の第２内部電極層に達した場合であっても、この第２内部電極層には、第２積層軸上に配置された無電極部に加えて、第４積層軸上に配置された無電極部が設けられているので、第４外部電極と第２内部電極層の部分電極とは絶縁状態に保持される。
【００２９】
従って、積層体の側面上に外部電極を形成する作業を容易に行うことができ、生産性が向上する。
【００３０】
また、積層体を略角柱状とし、その角部分に変位不発生部分及び外部電極を形成しても良い。
【００３１】
また、変位不発生部分の積層体断面形状を、積層体の側面を２辺とする三角形状や、積層体の側面を２辺とする略扇形形状としても良い。
【００３２】
また、角部に面取りを施し、この面取り部分に外部電極を形成しても良い。
【００３３】
さらに、積層体の積層方向と交叉する側面に、応力を緩和する溝を形成しても良い。
【００３４】
上記構成では、溝の存在によって、発生する応力がさらに低減され、き裂の発生をより確実に防止することができる。
【００３５】
溝の先端を、湾曲面状としても良い。
【００３６】
例えば、溝の先端が角部を有する場合には、この角部をきっかけとしてき裂が発生し成長する可能性がある。これに対し、溝の先端を湾曲面状とすれば、き裂の発生のきっかけとなる角部が存在しないので、き裂の発生をより確実に防止することができる。
【００３７】
溝が形成されたセラミックス層の厚さを、他のセラミックス層の厚さよりも大きく形成しても良い。
【００３８】
上記構成では、溝を有さないセラミックス層の厚さを小さく設定して、印加する電圧の大きさを小さく抑えつつ素子の変位量を増大させることができると共に、溝を形成するセラミックス層の厚さを大きく設定して、溝の加工作業を容易に行うことができ、工業的生産が一段と容易となる。
また、変位不発生部分の各々を、積層方向に連続するセラミックス層２層から構成しても良い。
【００３９】
上記構成では、各変位不発生部分が最小単位、即ち、積層方向に連続するセラミックス層２層から構成されているので、変位不発生部分の積層方向の長さが最短に抑えられる。従って、積層方向に発生する応力が低減され、き裂の発生及び成長を確実に防止することができる。
【００４０】
また、１対の外部電極の各々を、積層方向に対して傾斜して連続的に形成しても良い。
【００４１】
上記構成によれば、外部電極を容易に形成することができる。
【００４２】
上記構成を有するセラミック積層型電気機械変換素子は、例えば下記の第２態様によって得ることができる。
【００４３】
第２態様において、セラミックス層は、いわゆる圧電セラミックスや電歪セラミックスを主成分とし、内部電極層と共に一体に焼結されて積層体を形成する。各内部電極層は部分電極と無電極部とからなり、部分電極は対の外部電極と一層おきに交互に電気的に接続される。内部電極層は、セラミックス層を挟んで交互に重ねられた一方の外部電極と電気的に接続された第１内部電極層と他方の外部電極と電気的に接続された第２内部電極層とを有する。第１内部電極層の無電極部は、積層方向に対して傾斜する第１積層軸上に配置され、第２内部電極層の無電極部は、積層方向に対して傾斜する第２積層軸上に配置されている。
【００４４】
このような第２態様においても、積層体の製造方法やその形状、及び部分電極の形状等に関しては、第１態様と同様の上記仕様とすることが出来ることは明らかである。
【００４５】
【発明の実施の形態】
本発明の第１実施形態を、図面に基づいて説明する。
【００４６】
図１は本発明に係るセラミック積層型電気機械変換素子の第１実施形態を示す斜視図、図２は図１の積層体のセラミックス層を透視した斜視図である。
【００４７】
図１及び図２に示すように、セラミック積層型電気機械変換素子１は、電界の印加により変位する複数のセラミックス層２と、複数の内部電極層３と、複数の外部電極９と、を備えている。セラミックス層２と内部電極層３とは、交互に重ねられて焼結により一体化され、積層体４を形成する。
【００４８】
内部電極層３は対となる２つの外部電極９に一層おきにそれぞれ接続され、外部電極９からの電圧印加によって各セラミックス層２に所定の電界が印加される。セラミックス層２及び内部電極層３は共に矩形板形状であり、積層体４は角柱状である。各セラミックス層２は、ほぼ同じ厚さを有している。なお、積層体４の形状は、角柱状に限定されず、例えば円柱状や中空円筒状等、様々な形状に設定することができる。
【００４９】
内部電極層３は、第１内部電極層５と第２内部電極層６とに分けられる。セラミックス層２と内部電極層３とは、セラミックス層２、第１内部電極層５、セラミックス層２、第２内部電極層６、セラミックス層２…の順に積層されている。
すなわち、第１内部電極層５と第２内部電極層６とは、セラミックス層２を挟んで交互に重ねられている。
【００５０】
各内部電極層３（５，６）は、部分電極７と無電極部８とを有し、無電極部８では、内部電極層３を挟んで隣接するセラミックス層２同士が一体化している。
各部分電極７は、矩形板形状のうち一つの角部が切除された形状であり、この切除された角部が無電極部８を構成する。
【００５１】
積層体４は、その積層方向の所定位置を境界とする少なくとも２つの領域（本実施形態では、４つの領域）を有する。本実施形態では、積層体４は、その積層方向の長さをほぼ３等分する位置を境界２５，２６，２７とする４つの領域（順に重ねられた第１領域２１，第２領域２２，第３領域２３，第４領域２４）を有する。以下、第１領域２１及び第２領域２２の構成について説明する。なお、第３領域２３は第１領域２１と、第４領域２４は第２領域２２と、基本構成がそれぞれ共通するため、その説明を省略する。
【００５２】
図２に示すように、第１領域２１では、第１内部電極層５の無電極部８と第２内部電極層６の無電極部８とは、積層体４の４つの側辺部４ａ，４ｂ，４ｃ，４ｄのうち相対向する１対の２つの側辺部４ａ，４ｂにそれぞれ配置されている。
すなわち、第１内部電極層５の無電極部８と第２内部電極層６の無電極部８とは、積層方向と略平行で互いに重複しない２つの積層軸（側辺部４ａ近傍の第１積層軸３１及び側辺部４ｂ近傍の第２積層軸３２）上にそれぞれ配置されている。
【００５３】
第１領域２１において、対となる２つの外部電極９の一方である第１外部電極３６は、第１内部電極層５の無電極部８が露出する積層体４の側辺部４ａに沿って配置され固定されている。これにより、第１外部電極３６は、第２内部電極層６の部分電極７に電気的に接続され、第１内部電極層５の部分電極７とは絶縁状態に維持される。対となる２つの外部電極９の他方である第２外部電極３７は、第２内部電極層６の無電極部８が露出する積層体４の側辺部４ｂに沿って配置され固定されている。これにより、第２外部電極３７は、第１内部電極層５の部分電極７に電気的に接続され、第２内部電極層６の部分電極７とは絶縁状態に維持される。
【００５４】
第２領域２２では、第１内部電極層５の無電極部８と第２内部電極層６の無電極部８とは、積層体４の４つの側辺部４ａ，４ｂ，４ｃ，４ｄのうち第１領域２１において無電極部８が配置されていない他の相対向する２つの側辺部４ｃ，４ｄにそれぞれ配置されている。すなわち、第１内部電極層５の無電極部８と第２内部電極層６の無電極部８とは、積層方向と略平行で互いに重複しない第１積層軸３１及び第２積層軸３２とは異なる２つの積層軸（側辺部４ｃ近傍の第３積層軸３３及び側辺部４ｄ近傍の第４積層軸３４）上にそれぞれ配置されている。
【００５５】
第２領域２２において、対となる２つの外部電極９の一方である第３外部電極３８は、第１内部電極層５の無電極部８が露出する積層体４の側辺部４ｃに沿って配置され固定されている。これにより、第３外部電極３８は、第２内部電極層６の部分電極７に電気的に接続され、第１内部電極層５の部分電極７とは絶縁状態に維持される。対となる２つの外部電極９の他方である第４外部電極３９は、第２内部電極層６の無電極部８が露出する積層体４の側辺部４ｄに沿って配置され固定されている。これにより、第４外部電極３９は、第１内部電極層５の部分電極７に電気的に接続され、第２内部電極層６の部分電極７とは絶縁状態に維持される。
【００５６】
このように、１対の外部電極９の一方は、第２内部電極層６の部分電極７に電気的に接続される第１外部電極３６及び第３外部電極３８によって構成され、その他方は、第１内部電極層５の部分電極７に電気的に接続される第２外部電極３７及び第４外部電極３９によって構成されている。
【００５７】
第１領域２１と第２領域２２の境界２５において、第１領域２１側の境界端には第２内部電極層６（４２）が配置され、第２領域２２側の境界端には第１内部電極層５（４１）が配置されている。
【００５８】
第１領域２１の第１外部電極３６は、第２領域２２側の境界端の第１内部電極層４１の部分電極７とは接触しないように、第１領域２１内に配置されている。
これに対し、第１領域２１の第２外部電極３７は、境界２５を超えて第２領域２２の境界端の第１内部電極層４１まで伸びて、この第１内部電極層４１の部分電極７に電気的に接続されている。
【００５９】
第２領域２２の第４外部電極３９は、第１領域２１側の境界端の第２内部電極層４２の部分電極７とは接触しないように、第２領域２１内に配置されている。
これに対し、第２領域２２の第３外部電極３８は、境界２５を超えて第１領域２１の境界端の第２内部電極層４２まで伸びて、この第２内部電極層４２の部分電極７に電気的に接続されている。
【００６０】
このように、第１外部電極３６と第３外部電極３８とは、第１領域２１の境界端の第２内部電極層４２の部分電極７を介して電気的に接続される。また、第２外部電極３７と第４外部電極３９とは、第２領域２２の境界端の第１内部電極層４１の部分電極７を介して電気的に接続される。従って、第１領域の外部電極と第２領域の外部電極との間を、別途接続線を要することなく、部分電極７を介して電気的に接続することができ、構造の簡素化を図ることができる。
【００６１】
セラミックス層２は、いわゆる圧電セラミックス又は電歪セラミックスからなる。圧電セラミックス及び電歪セラミックスは、共に電界（電圧）を印加すると歪む（変位する）という特性を有する。圧電セラミックスの代表的な材料としては、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３  やＢａＴｉＯ３  などがある。電歪セラミックスの代表的な材料としては、Ｐｂ（Ｍｇ１／３  Ｎｂ２／３  ）Ｏ３  −ＰｂＴｉＯ３  やＰｂ（Ｎｉ１／３  Ｎｂ２／３  ）Ｏ３  −ＰｂＴｉＯ３  や（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３  などがある。なお、圧電セラミックスの場合、分極の向きを一方向に揃えるためのいわゆる分極処理を施す必要がある。また、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３  はＰＺＴと、ＢａＴｉＯ３  はＢＴと、Ｐｂ（Ｍｇ１／３Ｎｂ２／３  ）Ｏ３  −ＰｂＴｉＯ３  はＰＭＮ−ＰＴと、Ｐｂ（Ｎｉ１／３Ｎｂ２／３  ）Ｏ３  −ＰｂＴｉＯ３  はＰＮＮ−ＰＴと、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ３  はＰＬＺＴと、それぞれ略称される。
【００６２】
各セラミックス層２では、隣り合った対の部分電極７に挟まれる部分は電界の印加によって積層方向へ変位（伸張）するが、部分電極７に挟まれない部分は変位せず、この両者の境界付近に応力が発生する。
【００６３】
電界の印加に起因して積層体４に発生する積層方向の応力の大きさは、積層体４の積層方向の両端から中央部に向かって増大し、所定位置で最大応力となる。
この最大応力は、積層方向と略平行な同一の積層軸３１，３２，３３，３４上において部分電極７と無電極部８とがセラミックス層２を挟んで交互に連続して重ねられた領域（以下、変位不発生領域という）の積層方向の長さが長くなるほど増大する。
【００６４】
積層体４には、電界の印加に伴い積層方向に機械的変位を生じない一対の変位不発生領域が生じる。その一方は、第１内部電極層５の無電極部８に起因する変位不発生領域（以下、第１変位不発生領域という）であり、他方は、第２内部電極層６の無電極部８に起因する変位不発生領域（以下、第２変位不発生領域という）である。換言すると、１対の外部電極９の一方である第１外部電極３６及び第３外部電極３８に対応した第１変位不発生領域と、その他方である第２外部電極３７及び第４外部電極３９に対応した第２変位不発生領域とが発生する。また、積層体４のうち、これらの変位不発生部分を除いた部分が、電界の印加に伴い積層方向に機械的変位を生じる変位発生領域となる。
【００６５】
本実施形態では、積層体４は、その積層方向の所定位置を境界２５，２６，２７とする４つの領域２１，２２，２３，２４を有する。第１領域２１及び第３領域２３では、第１内部電極層５の無電極部８が第１積層軸３１上に配置され、第２内部電極層６の無電極部８が第２積層軸３２上に配置されている。第２領域２１及び第４領域２４では、第１内部電極層５の無電極部８が第３積層軸３３上に配置され、第２内部電極層６の無電極部８が第４積層軸３４上に配置されている。
【００６６】
第１領域２１及び第３領域２３では、第１外部電極３６に対応した第１積層軸３１に沿って第１変位不発生領域６１（図２に示す）が発生し、第２外部電極３７に対応した第２積層軸３２に沿って第２変位不発生領域６２（図２に示す）が発生する。第２領域２２及び第４領域２４では、第３外部電極３８に対応した第３積層軸３３に沿って第１変位不発生領域６３（図２に示す）が発生し、第４外部電極３９に対応した第４積層軸３４に沿って第２変位不発生領域６４（図２に示す）が発生する。すなわち、各領域２１，２２，２３，２４にそれぞれ２カ所ずつ計８カ所の変位不発生部分６１，６２，６３，６４が発生し、第１領域２１と第２領域２２との間、第２領域２２と第３領域２３の間、及び第３領域２３と第４領域２４の間のそれぞれで、第１変位不発生領域（変位不発生部分）６１，６３及び第２変位不発生領域（変位不発生部分）６２，６４が不連続となる。ここで、不連続とは、２つの変位不発生部分が、各々の境界において、一方の変位不発生部分の境界端の断面が他方の変位不発生部分の境界端の断面の積層方向の延長上から完全に外れて配置された状態、又は部分的に重複して配置された状態をいう。
【００６７】
従って、積層体４の積層方向の全長を長く形成しても、変位不発生領域の積層方向の長さを短く抑えて発生する応力を小さく抑えることができ、き裂の発生及び成長を防止することができる。
【００６８】
また、同一の変位不発生領域において、セラミックス層２の形状及び配置方向が積層方向において一様であり、無電極部８が積層方向に沿って交互に配置され、各セラミックス層２がほぼ同じ厚さを有している場合、その変位不発生領域における最大応力は、変位不発生領域の積層方向のほぼ中央部分で生じ、その最大応力の大きさは、変位不発生領域の積層方向の長さの増減に応じて増減する。そして、電界を印加した際に、変位不発生領域の積層方向の長さが所定値（最小破壊長さ）Ｌｍ以上であるとき、最大応力発生部においてセラミックス層２にき裂が発生する。この最小破壊長さＬｍは、印加する電界の強さ（外部電極９間の電圧の大きさ）、セラミックス層２の材質や寸法形状、部分電極７の寸法形状等の諸条件によって一義的に決定される。
【００６９】
本実施形態では、変位不発生領域の積層方向の長さ（各領域の積層方向の長さ）は、最小破壊長さＬｍよりも小さく設定されている。
【００７０】
例えば、単一の領域（例えば、図１中の第１領域２１のみ）からなり、その変位不発生領域の積層方向の長さが３０ｍｍ、積層方向と直交する断面が７ｍｍ×７ｍｍの略正方形、セラミックス層と内部電極層とを合わせた１層の長さ（高さ）が８０μｍ、積層数が３７５層である積層体（素子）に対し、印加する電圧の強さを徐々に上昇させると、９６０Ｖ／ｍｍの電界を印加したときに、積層方向の略中央付近において、積層体の側面に、部分電極の端から無電極部へ向けて内部電極層に沿った小さなき裂が発生する。このような結果は、破壊実験を行ったり、有限要素法等を用いた計算などを行うことによって得ることができる。すなわち、上記積層体では、９６０Ｖ／ｍｍの電界印加時の最小破壊長さＬｍが３０ｍｍであり、変位不発生領域の積層方向の長さ（各領域の積層方向の長さ）が３０ｍｍ未満となるように、積層体を複数の領域に分割すれば良い。
【００７１】
このように、積層体４に設ける領域の数は、変位不発生領域の積層方向の長さが最小破壊長さＬｍよりも小さく設定されるように決定すれば良い。すなわち、積層体４の全長Ｌと最小破壊長さＬｍと領域の数ｎとの関係が、Ｌ／ｎ＜Ｌｍを満たす最小整数値のｎを求め、積層体４の全長をｎ等分するように領域を設定すれば良い。
【００７２】
本実施形態に係る素子１は、例えばセラミックコンデンサ等の製造に用いられるセラミックグリーンシートの積層体を焼結する方法によって得ることができる。具体的には、圧電あるいは電歪セラミックス粉末を作成する工程と、粉末に有機バインダ等を加えて混練しグリーンシート化する工程と、得られたグリーンシートの表面に部分電極７となる金属電極ペーストを印刷する工程と、印刷後のグリーンシートを積層する工程と、この積層体（生積層体）を焼結して一体化する工程と、部分電極７を並列接続するように外部電極９を形成する工程と、によって製造される。印刷後のグリーンシートを積層する際に、各領域毎にグリーンシートの配置パターンを変更させる。また、外部電極９は、各領域毎に形成する。
なお、圧電セラミックスの場合には、最後に、外部電極間に直流電圧を印加する分極処理工程が加えられる。また、各領域２１，２２，２３，２４をそれぞれ別々に積層して一体焼成し、その後、接着材によりこれらの領域２１，２２，２３，２４を接合しすることもできる。
【００７３】
このように本実施形態によれば、各領域２１，２２，２３，２４の間で変位不発生領域６１，６２，６３，６４が不連続となる。従って、積層体４の積層方向の全長を長く形成しても、変位不発生領域６１，６２，６３，６４の積層方向の長さを短く抑えて発生する応力を小さく抑えることができ、き裂の発生及び成長を防止することができる。
【００７４】
各領域２１，２２，２３，２４において、その変位不発生領域６１，６２，６３，６４の積層方向の長さ（各領域２１，２２，２３，２４の積層方向の長さ）を、最小破壊長さよりも小さくなるように設定しているので、き裂の発生及び成長をより確実に防止することができる。
【００７５】
第１外部電極３６と第３外部電極３８とは、第１領域２１の境界端の第２内部電極層４２の部分電極７を介して電気的に接続され、第２外部電極３７と第４外部電極３９とは、第２領域２２の境界端の第１内部電極層４１の部分電極７を介して電気的に接続される。従って、第１領域の外部電極と第２領域の外部電極との間を、別途接続線を要することなく、部分電極７を介して電気的に接続することができ、構造の簡素化を図ることができる。
【００７６】
本実施形態の素子１は、各領域２１，２２，２３，２４間で内部電極層３の配置パターンを変更して積層することにより得られるので、積層体に多数の溝を形成する場合に比して、その製造上の負担が軽減され、工業的に生産を容易に行うことができる。
【００７７】
次に、本発明の第２実施形態を、図３に基づいて説明する。
【００７８】
図３は第２実施形態に係る積層体をセラミックス層を透視して示した斜視図である。第２実施形態は、境界端の内部電極層の構造が第１実施形態と異なるものであり、第１実施形態と同様の構成については、同一の符号を付してその説明を省略する。また、第２実施形態は、第１実施形態の４つの領域のそれぞれの間の境界端の内部電極層の構造を変更したものであるが、代表して第１領域と第２領域の境界について説明する。
【００７９】
図３に示すように、積層体４の第１領域２１では、境界端の第２内部電極層４２は、第２積層軸３２上に配置された無電極部８に加えて、第４積層軸３４上に配置された無電極部８（４５）を有する。境界端の第２内部電極４２に隣接する第１領域２１の第１内部電極層４３は、第１積層軸３１上に配置された無電極部８に加えて、第３積層軸３３上に配置された無電極部８（４６）を有する。
【００８０】
第２領域２２では、境界端の第１内部電極層４１は、第３積層軸３３上に配置された無電極部８に加えて、第１積層軸３１上に配置された無電極部８（４７）を有する。境界端の第１内部電極層４１に隣接する第２領域２２の第２内部電極層４４は、第４積層軸３４上に配置された無電極部８に加えて、第２積層軸３２上に配置された無電極部８（４８）を有する。
【００８１】
上記構成では、第１外部電極３６が第１領域２１の境界端の第２内部電極層４２の部分電極７から第１積層軸３１に沿ってさらに伸びて、第２領域２２の境界端の第１内部電極層４１に達した場合であっても、この第１内部電極層４１には、第１積層軸３１上に配置された無電極部４７が設けられているので、第１外部電極３１と第１内部電極層４１の部分電極７とは絶縁状態に保持される。同様に、第２外部電極３７が第２領域２２の境界端の第１内部電極層４１の部分電極７から第２積層軸３２に沿ってさらに伸びて、境界端の第１内部電極層４１に隣接する第２領域２２の第２内部電極層４４に達した場合であっても、この第２内部電極層４４には、第２積層軸３２上に配置された無電極部４８が設けられているので、第２外部電極３７と第２内部電極層４４の部分電極７とは絶縁状態に保持される。第３外部電極３９が第１領域２１の境界端の第２内部電極層４２の部分電極７から第３積層軸３３に沿ってさらに伸びて、境界端の第２内部電極層４２に隣接する第１領域２１の第１内部電極層４３に達した場合であっても、この第１内部電極層４３には、第３積層軸３３上に配置された無電極部４６が設けられているので、第３外部電極３８と第１内部電極層４３の部分電極７とは絶縁状態に保持される。第４外部電極３９が第２領域２２の境界端の第１内部電極層４１の部分電極７から第４積層軸３４に沿ってさらに伸びて、第１領域２１の境界端の第２内部電極層４２に達した場合であっても、この第２内部電極層４２には、第４積層軸３４上に配置された無電極部４５が設けられているので、第４外部電極３９と第２内部電極層４２の部分電極７とは絶縁状態に保持される。
【００８２】
従って、積層体４の側面（側辺部４ａ，４ｂ，４ｃ，４ｄ）上に外部電極９（３６，３７，３８，３９）を形成する作業を容易に行うことができ、生産性が向上する。
【００８３】
次に、本発明の第３実施形態を、図４及び図５に基づいて説明する。
【００８４】
図４は第３実施形態に係る積層体をセラミックス層を透視して示した斜視図であり、図５は図４の外観斜視図である。第３実施形態は、第１実施形態の積層体に応力緩和のための溝を形成したものであり、第１実施形態と同様の構成については、同一の符号を付してその説明を省略する。
【００８５】
図４に示すように、積層体４の側辺部４ａ，４ｂ，４ｃ，４ｄには、応力を緩和するための溝５１，５２が形成されている。溝５１，５２の幅（積層方向の高さ）は、数１０μｍ程度である。
【００８６】
溝５１は、第１領域２１との境界端に位置する第２領域２２の第１内部電極層５とこれに隣接する第２領域２２の第２内部電極層６との間のセラミックス層２の側辺部４ａ，４ｂに形成されている。すなわち、溝５１は、第１領域２１の近傍で、且つ第１領域２１の変位不発生領域の積層方向の延長線上（第１積層軸３１上及び第２積層軸３２上）に配置されている。このため、溝５１は、主に第１領域２１に発生する応力の緩和に寄与する。なお、溝５１を第１領域２１ではなく第２領域２２に形成したのは、溝を第１領域２１に形成すると、外部電極９（第１外部電極３６と第２外部電極３７）を溝上に配置しなければならず、溝上における外部電極９の通電安定性についての配慮が必要となるためである。
【００８７】
溝５２は、第２領域２２との境界端に位置する第３領域２３の第２内部電極層６とこれに隣接する第３領域２３の第１内部電極層５との間のセラミックス層２の側辺部４ｃ，４ｄに形成されている。すなわち、溝５２は、第２領域２２の近傍で、且つ第２領域２２の変位不発生領域の積層方向の延長線上（第３積層軸３３上及び第４積層軸３４上）に配置されている。このため、溝５２は、主に第２領域２２に発生する応力の緩和に寄与する。なお、溝５２を第２領域２２ではなく第３領域２３に形成したのは、溝を第２領域２２に形成すると、外部電極９（第３外部電極３８と第４外部電極３９）を溝上に配置しなければならず、溝上における外部電極９の通電安定性についての配慮が必要となるためである。
【００８８】
溝５１，５２は、焼結後の積層体４に形成しても良く、焼結前の生積層体に形成しても良い。溝５１，５２の形成は、ダイシングソーやワイヤーソーやレーザ加工機などを用いて行う。焼結前の生積層体に対して溝５１，５２を形成する方法は、溝５１，５２を形成する作業を容易に行うことができる点と、溝５１，５２を形成する際に生じた残留歪みが焼結時に解消するという点で優れている。
【００８９】
本実施形態によれば、溝５１，５２の存在によって、発生する応力がさらに低減され、き裂の発生をより確実に防止することができる。なお、溝５１，５２による応力の緩和は補完的なものであるため、その数は少なくて済み、製造上の負担は小さい。
【００９０】
なお、特に図示していないが、溝５１，５２の先端を湾曲面状に形成することもできる。
【００９１】
例えば、溝の先端が角部を有する場合には、この角部をきっかけとしてき裂が発生し成長する可能性がある。これに対し、溝５１，５２の先端を湾曲面状とすれば、き裂の発生のきっかけとなる角部が存在しないので、き裂の発生をより確実に防止することができる。
【００９２】
また、溝５１，５２が形成されたセラミックス層２の厚さを、他のセラミックス層２の厚さよりも大きく形成することもできる。
【００９３】
これにより、溝５１，５２を有さないセラミックス層２の厚さを小さく設定して、印加する電圧の大きさを小さく抑えつつ素子の変位量を増大させることができると共に、溝５１，５２を形成するセラミックス層２の厚さを大きく設定して、溝５１，５２の加工作業を容易に行うことができ、工業的生産が一段と容易となる。
【００９４】
次に、図６に基づいて、内部電極層３の形状パターンの例について説明する。
【００９５】
図６（ａ）〜（ｄ）では、積層体４は略角柱状であり、その角部分に無電極部８及び外部電極９が形成されている。この無電極部８の形状は、変位不発生部分の積層体断面形状と一致する。
【００９６】
図６（ａ）の無電極部８の形状（変位不発生部分の積層体断面形状）は、積層体４の側面を２辺とする略正方形形状であり、図６（ｂ）の無電極部８の形状（変位不発生部分の積層体断面形状）は、積層体４の側面を２辺とする略三角形状であり、図６（ｃ）の無電極部８の形状（変位不発生部分の積層体断面形状）は、積層体４の側面を２辺とする略扇形形状である。また、図６（ｄ）では、図６（ｂ）の積層体４の角部が面取りされており、この面取り部分４ｅに外部電極９が形成されている。なお、図６（ａ）や図６（ｃ）の構造に、図６（ｄ）を適用することもできる。
【００９７】
次に、本発明の第４実施形態を、図７及び図８に基づいて説明する。
【００９８】
図７は第４実施形態に係る積層体をセラミックス層を透視して示した斜視図、図８は図６の外観側面図である。第４実施形態は、積層体を複数の領域に分けず、無電極部を積層方向に対して傾斜する積層軸上に配置したものであり、第１実施形態と同様の構成については、同一の符号を付してその説明を省略する。
【００９９】
図７及び図８に示すように、第１内部電極層５の無電極部８と第２内部電極層６の無電極部８とは、積層体４の積層方向と略直交する対向面でそれぞれ露出する。第１内部電極層５の無電極部８は、積層方向に対して傾斜する第１積層軸７１上に配置され、第２内部電極層６の無電極部８は、積層方向に対して傾斜する第２積層軸７２上に配置されている。外部電極９は、無電極部８が露出する積層体４の側面上に配置されている。
【０１００】
すなわち、変位不発生部分の各々が、無電極部８を挟んで隣接し、積層方向に連続するセラミックス層２層６５，６６から構成されている。
【０１０１】
上記構成では、第１実施形態と同様に、外部電極９に電圧が印加されたとき、セラミックス層２のうち隣り合う２つの部分電極７に挟まれる部分と挟まれない部分との境界に応力が発生する。発生する応力の大きさは、積層方向と略平行な同一の積層軸上において部分電極７と無電極部８とがセラミックス層２を挟んで交互に連続して重ねられた領域の積層方向の長さが長くなるほど増大する。
【０１０２】
この点に関し、本実施形態では、第１内部電極層５の無電極部８は、積層方向に対して傾斜する第１積層軸７１上に配置され、第２内部電極層６の無電極部８は、積層方向に対して傾斜する第２積層軸７２上に配置されている。すなわち、第１積層軸７１及び第２積層軸７２が積層体の積層方向に対して傾斜しており、各変位不発生部分が積層方向に連続するセラミックス層２層６５，６６から構成されているので、変位不発生部分の積層方向の長さが短く抑えられる。従って、積層方向に発生する応力が低減され、き裂の発生及び成長を防止することができる。
【０１０３】
なお、本実施形態に、第３実施形態の溝を形成しても良い。また、第１〜第４実施形態において、内部電極層の部分電極及び無電極部の形状は図示された形状に限定されない。
【０１０４】
本発明は、一例として説明した上述の実施形態、その変形例、及び実施例に限定されることはない。すなわち、上述の実施形態等以外であっても、本発明に係る技術的思想を逸脱しない範囲であれば、設計等に応じて種々の変更が可能であることは勿論である。
【０１０５】
【発明の効果】
以上説明したように、本発明によれば、工業的に生産が容易で、且つ電界印加時のき裂の発生を防止することが可能なセラミック積層型電気機械変換素子を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るセラミック積層型電気機械変換素子の第１実施形態を示す斜視図である。
【図２】図１の積層体のセラミックス層を透視した斜視図である。
【図３】第２実施形態に係る積層体をセラミックス層を透視して示した斜視図である。
【図４】第３実施形態に係る積層体をセラミックス層を透視して示した斜視図である。
【図５】図４の外観斜視図である。
【図６】内部電極層の形状パターンの例を示す断面図であり、（ａ）は略正方形形状の無電極部の例、（ｂ）は略三角形形状の無電極部の例、（ｃ）は略扇形形状の無電極部の例、（ｄ）は面取り部分に外部電極を形成した例をそれぞれ示している。
【図７】第４実施形態に係る積層体をセラミックス層を透視して示した斜視図である。
【図８】図７の外観側面図である。
【符号の説明】
１  セラミック積層型電気機械変換素子
２  セラミックス層
３  内部電極層
４  積層体
４ａ，４ｂ，４ｃ，４ｄ  積層体の側辺部
５  第１内部電極層
６  第２内部電極層
７  部分電極
８  無電極部
９  外部電極
２１  第１領域
２２  第２領域
２３  第３領域
２４  第４領域
２５，２６，２７  境界
３１  第１積層軸
３２  第２積層軸
３３  第３積層軸
３４  第４積層軸
３６  第１外部電極
３７  第２外部電極
３８  第３外部電極
３９  第４外部電極
５１，５２  溝
６１，６２，６３，６４  変位不発生領域（変位不発生部分）
７１  第１積層軸
７２  第２積層軸
【図１】
2005026583.tif 000003
【図２】
2005026583.tif 000004
【図３】
2005026583.tif 000005
【図４】
2005026583.tif 000006
【図５】
2005026583.tif 000007
【図６】
2005026583.tif 000008
【図７】
2005026583.tif 000009
【図８】
2005026583.tif 000010