(57)【要約】      （修正有）【課題】外側リングの温度が最適になる制御が行えるように外側リングと電極の間の熱伝導性を改善でき、ポリマーのパーティクルの影響を除くことができるウェハーステージを提供する。【解決手段】このウェハーステージ１０は、ウェハーが配置され、その直径がウェハーの直径よりも大きい電極１２と、電極の外周縁領域に相当する場所の上で径方向配置によって離れて配置され、チャンバの内部に向かうその磁極が交互の極性になるように配置されている複数のマグネット２４と、そしてウェハーの周囲に配置されかつその下側に磁気金属リング２５を有する外側リング１７から構成されている。【選択図】図１
2005235970.tif 000002
【特許請求の範囲】
【請求項１】
プラズマ処理装置におけるウェハーを保持するためのウェハーステージであって、
その上に前記ウェハーが配置され、電流が供給され、その直径がウェハーの直径よりも大きい電極と、
前記電極の外周縁領域に対応する場所で径方向配列によって離れて設けられ、チャンバの内部の方向に磁極がその極性が交互に交替させるように面して配置される複数のマグネットと、そして
前記ウェハーの周囲に配置され、その下側に磁気金属リングを有する外側リングと、
を備えるウェハーステージ。
【請求項２】
前記複数のマグネットは前記径方向配列の代わりに同心円的な位置配列において配置される請求項１記載のウェハーステージ。
【請求項３】
前記電極はその上面に取付けられた誘電体板を備え、前記複数のマグネットは前記誘電体板の外周縁領域に固定されている請求項１または２記載のウェハーステージ。
【請求項４】
前記複数のマグネットは前記電極の外周縁領域の上に直接に固定されている請求項１または２記載のウェハーステージ。
【請求項５】
前記誘電体板は静電チャック装置を含む請求項３記載のウェハーステージ。
【請求項６】
前記マグネットと前記磁気金属リングの位置は反対にされ、前記マグネットは前記外側リングの下面に配置され、および前記磁気金属リングは前記外周縁領域の上に配置される請求項１記載のウェハーステージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はウェハーステージに関し、特に、ウェハーステージに設けられた外側リングと電極との間の熱伝導性を改善するためのウェハーステージ上に外側リングを固定する技術に関する。
【背景技術】
【０００２】
プラズマ支援ウェハー処理技術は、Ｓｉ（シリコン）または他の材料のウェハーまたは基板の上に半導体デバイスを組み付けることにおいて、すでに良好なものとして確立されたプロセスである。大部分のウェハープロセスは、望ましい化学的なおよび／または物理的な反応が或る特定な温度または温度範囲においてのみ起きるので、制御された温度の下で行われる。ウェハーの温度は、通常的には、ウェハーステージに設けられた温度制御された電極の上にウェハーを配置することによって制御され、他方、ウェハーは機械的または静電的な固定技術によって当該電極の上に押さえつけられる。ウェハーステージは電極に熱を与える熱機構を備えている。加えて、熱伝導性を増加させるため、ウェハーと電極の間に作られた非常に薄いガスリザーバーに高い圧力のガスが供給される。この技術は一般的にウェハーの温度を所望温度の領域内に維持するために十分に良好な技術である。
【０００３】
いくつかのウェハープロセスは、ウェハー表面上の全体にわたるガスの化学的性質を変化させるので、ウェハー温度に対して非常に敏感に反応するものである。これらのプロセスのためには、ウェハーの温度が重要であるばかりではなく、同様にまた、ウェハーに非常に近い所にある他の表面の温度、特に外側リングの温度も重要である。仮にウェハーの周囲に存在する外側リングが異なる温度にあったとすると、外側リングの表面の上では異なるプロセスが発生し、そしてその表面上で異なるガスの反応が生じる。これは反対にウェハー表面の外周縁領域について特にウェハー表面上での化学反応に影響を与える。これらの問題は、誘電体エッチングプロセスに使用される従来のウェハーステージを考察することによって、詳細に説明される。２つの異なる従来の例が以下のごとく説明される。
【０００４】
図６は、１つの例として、誘電体エッチングで通常用いられる従来のウェハーステージ１００を示す。このウェハーステージ１００は電極１０１、電極１０１の上部表面に取り付けられた薄い誘電体板１０２、外側リング１０３、および誘電体シールド１０４，１０５，１０６とから構成されている。電極１０１の内部には、電極１０１の温度を制御するために温度制御用液体を流すことができるように複数の通路１０７が作られている。電極１０１は整合回路１０９を介してｒｆ電源１０８に接続されている。図６で図示されないウェハーは誘電体板１０２の上に配置される。電極１０１にはＤＣ電源からＤＣ電圧を供給することも可能であるということに留意すべきである。これは、誘電体板１０２上にウェハーを静電的にクランプするということである。しかしながら、たとえ付加的な電極１０１に印加される付加的ＤＣ電圧がないとしても、ウェハーは、ウェハー表面上で生成される自己バイアス電圧によって誘電体板１０２上に静電的にクランプされる。
【０００５】
誘電体エッチングプロセスにおけるウェハーステージ１００の動作の間、ウェハー表面上に自己バイアス電圧（Ｖｄｃ）を発生させるため、電極１０１に対してはｒｆ電力が与えられる。当該自己バイアス電圧Ｖｄｃによって生成される静電界は、ウェハー表面上に対してイオンを加速させる。イオンの衝突はウェハー表面のエッチングの原因となる。誘電体のエッチングプロセスにおいて、ウェハーの表面上では２つの異なる化学的性質が存在する。１つはイオン支援エッチングであり、他は中性ラジカル支援または分子支援の膜堆積である。例えばＣ4Ｆ8／Ａｒ／Ｏ2のごとき従来のガスを伴う場合、プラズマに面する表面の上にポリマーの堆積が発生する。
【０００６】
上記のポリマーの堆積の化学的性質は、ウェハー温度の減少に伴う堆積速度の増加のごとく、ウェハーの温度に対して非常に敏感である。ここで、当該表面は、プラズマに面するウェハーまたは他の表面のようにいかなる物質であってもよい。このことは、もし表面温度がより高ければ、当該表面に衝突したポリマー堆積ラジカルの大部分は反射によってプラズマに戻されるということを意味する。このことは、加熱された表面の近傍においてプラズマにおけるポリマー堆積ラジカルの増加の原因となる。反対に、冷たい表面の近傍では、ポリマー堆積ラジカルの集中は低くなる。プラズマにおけるポリマー堆積ラジカルの集中はウェハー表面でのエッチング速度およびエッチングプロファイルに非常に影響を与える。それ故に、ウェハー表面の全体に渡って、一定のポリマー堆積ラジカルの集中を有することは本質的なことである。
【０００７】
図６における電極１０１の温度は通路１０７を通して液体を流すことによって制御される。それ故にウェハーの温度はエッチングプロセスを通して制御される。しかしながら、外側リング１０３の温度はプラズマに晒されるにつれて次第に増大する。それ故に、外側リング１０３は絶縁材１０４の上に簡単に配置され、かつ取替えが可能な部分である。このことは外側リング１０３とウェハーとの間のより大きな温度の差を作る原因となる。結果として、外側リング１０３上のガスの化学的性質とウェハー上のガスの化学的性質は異なるものとなる。外側リング上のガスの化学的性質はウェハーの外周縁領域でのプロセスの化学的性質に影響を与える。それ故にウェハーの中央領域と外側領域でのプロセスの化学的性質は異なったものになり、ウェハー表面の全体にわたり均一なプロセスがないので装置製造において用いることはできない。
【０００８】
図７は第２の例として誘電体エッチングに用いられる他の従来のウェハーステージを示している。図７に示された構造において、図６に示された要素と実質的に同じ要素にはそれぞれ同じ参照符号が付されている。図７に示された第２の例において、電極１０１と薄い誘電体板１０２の変形はウェハーの直径よりもより延長されている。電極１０１にｒｆ電極が与えられるとき、ウェハーと外側リング１０３は誘電体板１０２の上に静電的にクランプされるようになる。このことは、外側リング１０３と電極１０１との間の熱伝導性を増大させる。それ故に外側リング１０３は同様にまたウェハーのそれと同じ温度になる。このことは、ウェハーと外側リングの上での異なるガスの化学的性質の発生をなくすことになる。
【０００９】
しかしながら、この構造では、同様にまた問題がある。この問題は、外側リング１０３と誘電体板１０２の部分の拡大図を示す図８を参照して説明される。上で説明したように、エッチングプロセスの間、ポリマーはプラズマに面する表面上に堆積させられる。エッチングの時間が増大するに伴って、ポリマー１１１は外側リング１０３と誘電体板１０２との間の小さな隙間空間１１２の内部に堆積させられる。ウェハーの処理が継続するとき、外側リング１０３は各ウェハーの変更に伴って外側リング１０３は繰り返しクランプ（固定）され、かつリクランプ（固定解除）されるようになる。連続的なクランプおよびリクランプは、外側リング１０３の微細な動きの原因となる。これはポリマーの小さいパーティクルを発生させ、これらのパーティクルのいくつかが外側リング１０３と誘電体板１０２との間に進む。ポリマーのパーティクルが外側リング１０３と誘電体板１０２との間にあるとき、静電的なクランプ動作は働かない。この場合において、外側リングの温度は上昇する。このことは先に述べた理由に基づき、外側リング１０３とウェハーの上側全体にわたり異なるガスの化学的性質という結果をもたらす。
【００１０】
従って、たとえ外側リング１０２の静電的クランプであったとしても、外側リングの温度を制御する将来有望な技術というわけではない。さらに、たとえ外側リングの温度を制御することの問題が誘電体エッチングシステムに関して説明されたとしても、同じ問題は多くの他のプラズマ処理システムにおいて見受けることができる。
【００１１】
以下の特許文献１，２，３はウェハーステージに関して前述した従来構造に類似したウェハーまたは基板の保持ステージを開示する。さらに関連する技術として、特許文献４はマグネットを用いたテーブルの上にウェハーを固定するための機構を開示する。当該マグネットはウェハーの周囲において下側に配置されたリング部材を固定するために用いられる。上記の固定機構は、プラズマ支援ウェハー処理装置とはかなり異なるダイシング機械に組み付けられている。
【特許文献１】特開平７−８６３８２号公報
【特許文献２】特開平６−６１３３６号公報
【特許文献３】特開平５−２９１１９４号公報
【特許文献４】特開平９−１３４８９２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明の課題は、上記の問題を解決することにあり、マグネットの力を用いることによってウェハーステージの電極に外側リングを確実に固定し、外側リングと電極との間の熱伝導性を改善することである。それにより外側リングの温度は所望の温度に制御されることになる。
【００１３】
本発明の目的は、外側リングの温度が最適になるよう制御が行えるように外側リングと電極の間の熱伝導性を改善することができ、そしてポリマーのパーティクルの影響を除くことができるウェハーステージを提供することにある。
【課題を解決するための手段】
【００１４】
本発明に係るウェハーステージは、上記の目的を達成するために、次のように構成される。
【００１５】
本発明のウェハーステージはプラズマ処理システムでウェハーを保持するために用いられる。ウェハーステージは、ウェハーが配置され、電流が供給され、その直径がウェハーの直径よりも大きい電極と、電極の外周縁領域に相当する場所の上で径方向配置によって離れて配置され、チャンバの内部に向かうその磁極が交互の極性になるように配置されている複数のマグネットと、そしてウェハーの周囲に配置されかつその下側に磁気金属リングを有する外側リングとから構成されている。
【００１６】
上記のウェハーステージによれば、電極はウェハーの直径よりも大きくなるように延長され、かつ外側リングは磁力を用いることによりウェハーステージの上面に取り付けられている。この磁力は、所定の外周縁領域に設けられた複数のマグネットと外側リングの下面の上に固定された磁気金属リングとの間で生成される。
【００１７】
前述したウェハーステージにおいて、好ましくは、複数のマグネットは、径方向配列の代わりに同心円位置配列で配置される。
【００１８】
前述したウェハーステージにおいて、電極は好ましくはその上面に取り付けられた誘電体板を備えており、そして複数のマグネットは当該誘電体板の外周縁領域の上に固定されている。
【００１９】
上記の構造によれば、電極と薄い誘電体板はウェハーの直径よりも大きく延長され、そして外側リングは磁力を用いることにより薄い誘電体板に取り付けられている。この磁力は誘電体板の外周縁領域に固定されたマグネットと磁気金属リングとの間に発生する。
【００２０】
前述したウェハーステージにおいて、好ましくは、複数のマグネットは直接的に電極の外周縁領域の上に固定されている。
【００２１】
前述したウェハーステージにおいて  誘電体板は静電チャック装置を含む。
【００２２】
前述したウェハーステージにおいて、好ましくは、マグネットと磁気金属リングの位置は反対にされ、マグネットは外側リングの下面の上に設けられ、磁気金属リングは外周縁領域に設けられる。
【発明の効果】
【００２３】
本発明に係るウェハーステージは外側リングと電極との間の熱伝導性を改善することができ、かつ外側リングの温度をプラズマの状態またはポリマーのパーティクルの汚染の量に拘らず所望の温度になるように制御することができる。
【発明を実施するための最良の形態】
【００２４】
以下に、添付された図面に従って好ましい実施形態が説明される。当該実施形態の説明を通して本発明の詳細が明らかにされる。
［実施形態１］
【００２５】
本発明の第１実施形態が図１および図２を参照して説明される。図１は第１実施形態によるウェハーステージの縦断面図を示す。このウェハーステージ１０は、処理されるべきウェハーを処理チャンバ（図示せず）に搬入するための機構として、プラズマ支援ウェハー処理装置に組み込まれる。説明を簡単にするために、図１ではウェハーステージ１０のみが示される。ウェハーステージ１０は、当該ウェハーステージ１０上に外側リングを固定するための構造に関して特徴を有する。
【００２６】
図１に示されたウェハーステージ１０は処理チャンバの下壁１１の上に設けられる。ウェハーステージ１０は、電極１２、電極１２の上面の上に固定された薄い誘電体板１３、絶縁部材１４，１５，１６、および外側リング１７から構成されている。
【００２７】
ウェハーステージ１０は、下壁１１に固定されたリング形状の側壁１８を有している。上記の絶縁部材１４は下壁１１に固定され、さらに電極１２は絶縁部材１４の上面の上に配置されている。リング形状を有した絶縁部材１５は、絶縁部材１４および電極１２の両方の周囲に配置されている。リング形状をした絶縁部材１５は側壁１８の内面に接触した状態にある。
【００２８】
外側リング１７は薄い誘電体板１３の場所の周囲に配置され、その上には処理されるべきウェハーが搭載されている。加えて、外側リング１７は１つの平面を作るようにリング形状をした絶縁部材１６の内側空間に配置されている。さらに絶縁部材１６は絶縁部材１５の上面の上に設けられている。
【００２９】
上記電極１２にはｒｆ発生器２１から整合回路２２を通してｒｆ電流が供給されている。電極１２は絶縁部材１４，１５によって下壁１１およびそれに類似したものから電気的に絶縁されている。加えて、電極１２は、同様にまたＤＣ電力供給源に接続することも可能である。この構造は図１において示されていない。
【００３０】
電極１２の中には温度制御用液体を流すための通路２３がいくつか存在する。通路２３を通して温度制御された液体が流れることによって、電極１２の温度は制御され、所望の値または範囲に維持される。図１において、温度制御用液体を供給するための供給機構の図解は省略されている。通常、当該供給機構はウェハーステージ１０の外側に設けられ、導入口および排出口を通して通路２３に接続されている。
【００３１】
電極の上面に設けられる薄い誘電体板１３の厚みは重要な事項ではない。それは通常５ｍｍよりも小さいものである。ウェハーは直接的に誘電体板１３の上に配置されている。誘電体板１３の直径は好ましくはウェハーの直径よりも少し大きいものである。例えば、もしウェハーの直径が２００ｍｍであるならば、誘電体板１３の直径は２００ｍｍよりも寸法的により大きな値から２５０ｍｍまでの範囲に存在する。誘電板１３の直径がウェハーの直径よりも大きい場合には、ウェハーの直径を越える外周縁領域１３ａは，図１および図２に示されるごとく，中央領域１３ｂよりもわずかばかり薄くなるようになっている。中央領域１３ｂは、処理されるべきウェハーが搭載される場所として用いられる。
【００３２】
上記のより薄い外周縁領域１３ａで、複数のマグネット２４が交互に極性（ＮおよびＳの磁極）を交替させた状態で配置されている。図２において示されるごとく、特に、各マグネット２４は小さな幅を有した薄いかつ長い板片であって、すべてのマグネット２４はそれぞれ径方向に配置されている。マグネット２４の長さは外周縁領域１３ａの幅と同じ長さである。実際に、マグネット２４は、好ましくは、誘電体板１３の外周縁領域１３ａの表面に、それらの磁極面を露出させた状態で埋め込まれる。
【００３３】
いかなる決定的なマグネット配列も存在しない。図２に示されたマグネットの配列は単なる一例にすぎない。マグネット２４は交互に交替する極性を備えて、半径ラインの上に配置されており、かつ磁極の極面はプラズマ処理容器の内部に面している。
【００３４】
マグネット２４の高さは重要な事項ではなく、例えばおよそ１ｍｍのごとく可能な限り薄くなるようにされる。マグネット２４に関しては、その大きさ、寸法、磁界の強さは同様にまた重要な事項ではない。通常、弱い磁界を有したマグネット２４、例えばマグネット２４の表面での磁界の強さが５００ガウスよりもより小さいものが選択される。
【００３５】
図１および図２に示される前述の外側リング１７は、通常、Ｓｉのごとき半導体の材料または部材、あるいは石英のごとき誘電体材料によって作られている。外側リング１７の厚みは重要なことではなく、通常はおよそ２ｍｍである。外側リング１７の下面では、よりよい熱伝導性を持つようにするため、例えば鉄で作られた磁気金属リング２５が固く取付けられている。磁気金属リング２５の外径と内径は、通常、外側リング１７のそれらと同じになるように採用されている。磁気金属リング２５の厚みは同様にまた重要な事項ではなく、１ｍｍよりも小さい値にある。この外側リング１７と磁気金属リング２５で形成される複合的なリングがウェハーステージ１０の上に配置されるとき、それは薄い誘電体板１３の外周縁領域１３ａでマグネット２４に基づく磁力によって強く固定されるようになる。何故ならば、マグネット２４の１つの磁極から出る磁束は磁気金属リング２５を通してその反対側の磁極まで到達する。このことは図３において概略的に図示されている。図３において、参照符号３１，３２はマグネット２４によって生成される磁界を表す磁束の線を示している。
【００３６】
マグネット２４によって作られる前述の磁界の強さ、マグネット２４の中のいずれの２つの間の距離または間隔、マグネット２４の寸法、および磁気金属リング２５の厚みは上記の磁束３１が外側リング１７の上側表面に到達しないように選択される。上記の磁束３１は磁気金属リング２５の限定された内部領域に分布する。すなわち、上側の磁束３１は磁気金属リング２５の内部のみを通過する。
【００３７】
誘電体板１３に関して、その直径は、実質的に第１実施形態の変形例としてウェハーの直径に等しくなるように選択される。この場合において、ウェハーの直径が２００ｍｍに至ると、誘電体板１３の直径はほとんど２００ｍｍである。もし薄い誘電体板１３の直径がほとんどウェハーの直径と同じになると、前述したマグネット２４は電極１２の上に直接的に固定され、マグネット２４の２つの間のスペースは絶縁材料で充填される。
【００３８】
ウェハーステージ１０の構造において、電極１２の上に外側リングを固定するための上記技術は、磁気金属リング２５と薄い誘電体板１３または電極１２との間の物理的な接触を改善する。それ故に、この構造は外側リング１７と電極１２との間の熱伝導性を改善することができる。さらに電極１２に対する外側リング１７の強固な取付けはプラズマのオン状態またはオフ状態に拘らず一定保持状態を維持する。この時間的に変化しない強固な取付けのために、磁気金属リング２５と薄い誘電体板１３との間にポリマーのパーティクルが入り込むという可能性がまったくなくなる。さらには、外側リング１７と薄い誘電体板１３との間の従来技術の箇所で説明されたごときポリマーの堆積は、磁力による取付けのため、いかなる問題も起さない。何故ならば、たとえポリマーのパーティクルが磁気金属リング２５と薄い誘電体板１３との間に入ったとしても、磁力が弱まるということの原因にはならないからである。それ故に隙間空間におけるポリマーの成長に伴う外側リング１７の温度の不確実さというものがなくなる。
【００３９】
次に、図４は変形例としてのマグネット配列のための他の可能な構成を示す。このマグネット配列において、２つのリング形状のマグネットがそれぞれ異なる直径を有し、それらは薄い誘電体板１３の外周縁領域１３ａの上に設けられる。２つのリング形状のマグネットは同心円的な位置関係で配置されている。このマグネット配列の構成はマグネットの構造と数を簡素化させる。
【００４０】
前述した第１の実施形態によれば、外側リングをウェハーステージの上に固定するための技術は外側リングと電極との間の熱伝導性を改善することができ、プラズマの状態またはポリマーパーティクルの汚染の量に拘らず外側リングの温度が所望の温度になりまたは所望の温度範囲に含まれるように制御することができる手段を与えるものである。
［実施形態２］
【００４１】
第２実施形態は、前述した第１実施形態の拡張であって、図５を参照して説明される。第２実施形態においては、唯一の相違は上記電極１２の上面の上に薄い誘電体板１３を有していないということである。その代わりにウェハーステージ１０は、その厚みが上記電極１２の厚みよりもより大きい電極４１を有し、処理されるべきウェハーは直接に電極４１の上面の中央部分の上に配置される。電極４１の上面の形状は実質的に前述した薄い誘電板１３の形状と同じである。それ故に、電極４１の上表面は中央領域と外周縁領域を有している。中央領域は処理されるべきウェハーが搭載される場所として使用され、外周縁領域は外側リング１７が設けられる場所として使用される。図５において、第１実施形態で説明された要素と実質的に同じ要素は同じ参照番号が付されている。
【００４２】
電極４１の直径はウェハーの直径よりも数センチメータより大きくなっている。電極４１は、図５に示されるごとく、２つの異なる高さを有している。ウェハーの直径よりもより大きい直径を有する電極４１の外周縁領域４１ａの高さは、中央領域４１ｂの高さよりも僅かに短くなるように選ばれている。外周縁領域４１ａの上において、第１実施形態において説明されたように複数のマグネット２４が取り付けられている。どの２つのマグネット２４の間の間隔も、絶縁材料、または電極４１を作る同じ物質で充填されている。ウェハーステージ１０における電極４１に関連する他のハードウェアの部分は第１実施形態に説明されたものと同じである。
【００４３】
外側リング１７と磁気金属リング２５の構成は第１実施形態で説明された構成と同じである。第２実施形態による動作の方法および構成の利点は同様にまた第１実施形態で説明された動作の方法および構成の利点と同じである。すなわち、外側リングの温度は所望の範囲内の温度を有するように制御することができる。しかしながら、電極の表面の上には薄い誘電体板がないので、ウェハーは静電的に電極４１の上にクランプすることができない。それ故にウェハーの温度は第１実施形態の場合に比較して正確に制御されるものではない。
【００４４】
前述した実施形態は、電極または薄い誘電体板の上に複数のマグネットを取り付けることによって、かつ外側リング１７の下面に磁気金属リング２５を取り付けることによって説明された。しかしながら、この配列は変えることができ、同じ結果を得る目的で、複数のマグネットを外側リングの下面に取り付け、かつ磁気金属リングは電極上に固定することができる。
【産業上の利用可能性】
【００４５】
本発明は、プラズマ処理装置に使用され、本発明のウェハーステージは外側リングと電極との間の熱的伝導性が磁力を用いることによって所望の状態に維持されるように構成されている。
【図面の簡単な説明】
【００４６】
【図１】この図は本発明の第１実施形態のウェハーステージを示す縦断面図である。
【図２】この図はマグネットと磁気金属リングの配列を示すウェハーステージの拡大された部分透視図である。
【図３】この図はマグネットに基づく磁束の方向および分布状態を示す部分断面図である。
【図４】この図はマグネットと磁気金属リングの配列の他の構成を示すウェハーステージの拡大された部分透視図である。
【図５】この図は本発明の第２実施形態のウェハーステージを示す縦断面図である。
【図６】この図はドライエッチングに用いられる第１の従来のウェハーステージを示す縦断面図である。
【図７】この図はドライエッチングのための第２の従来の例のウェハーステージを示す縦断面図である。
【図８】この図はポリマーが堆積した場所を示す拡大された縦断面図である。
【符号の説明】
【００４７】
１０      ウェハーステージ
１２      電極
１３      薄い誘電体板
１７      外側リング
２４      マグネット
２５      磁気金属リング
【図１】
2005235970.tif 000003
【図２】
2005235970.tif 000004
【図３】
2005235970.tif 000005
【図４】
2005235970.tif 000006
【図５】
2005235970.tif 000007
【図６】
2005235970.tif 000008
【図７】
2005235970.tif 000009
【図８】
2005235970.tif 000010
【外国語明細書】
[Title of Invention]   Wafer stage
[Technical Field]
[0001]
The present invention relates to a wafer stage, and more particularly, to a technique to fix an outer-ring on the wafer stage to improve the thermal conductance between the outer-ring and an electrode arranged in the wafer stage. 
[Background Arts]
[0002]
Plasma assisted wafer processing technique is well-established process in the fabrication of semiconductor devices on Si or other wafers or substrates. Most of the wafer processes are carried out at a controlled temperature because desired chemical and/or physical reactions are occurred only at a specific temperature or a temperature range. The wafer temperature is normally controlled by placing the wafer on a temperature-controlled electrode arranged in a wafer stage while the wafer is pressed to the electrode by mechanical or electrostatic fixing techniques. The wafer stage has a thermal mechanism that gives heat to the electrode. In addition, a high-pressure gas is fed into a very thin gas reservoir made between the wafer and the electrode in order to increase the thermal conductance between them. This technique is generally good enough to maintain the wafer temperature within a desired temperature range.
[0003]
Some of the wafer processes are very sensitive to wafer temperature as it changes the gas chemistry over the wafer surface. For these processes, not only the wafer temperature is important, but also the temperatures of other surfaces, which lies very close to the wafer, particularly an outer-ring, are also important. If the outer-ring that lies around the wafer is at a different temperature, a different process occurs on the outer-ring surface and generates different gas chemistry on its surface. This adversely affects the chemistry on the wafer surface specially for the outermost region of the wafer surface. These problems are explained in detail by considering a conventional wafer stage used in dielectric etching process. Two different conventional examples are explained as follows. 
[0004]
Fig. 6 shows a conventional wafer stage 100 normally used in dielectric etching as one example. The wafer stage 100 is comprised of an electrode 101, a thin dielectric plate 102 attached to the upper surface of the electrode 101, an outer-ring 103 and dielectric shields 104, 105 and 106. Within the electrode 101, a plurality of canals 107 are made to flow a temperature-controlled liquid in order to control the temperature of the electrode 101. The electrode 101 is connected to a rf power source 108 via a matching circuit 109. A wafer not shown in Fig. 6 is placed on the dielectric plate 102. It is noted that one may supply a DC voltage to the electrode 101 from a DC power source. This is to electrostatically clamp the wafer onto the dielectric plate 102. However, even in the absence of additional DC voltage applied to the electrode 101, wafer may electrostatically clamp onto the dielectric plate 102 by the self-bias voltage generated on the wafer surface.
[0005]
During the operation of the wafer stage 100 in the dielectric etching process, the rf power is applied to the electrode 101 in order to generate a self-bias voltage (Vdc) on the wafer surface. The electric field generated due to the self-bias voltage Vdc accelerates ions on to the wafer surface. The bombardment of the ions causes etching of the wafer surface. In the dielectric etching process, there are two different chemistries on the wafer surface; one is ion-assisted etching and the other is neutral radical- or molecule-assisted film deposition. For example, with the conventional gases such as C4F8/Ar/O2, polymer deposition occurs on the surfaces facing the plasma.
[0006]
The above polymer deposition chemistry is very sensitive to the wafer temperature, such as deposition rate increase with a decrease of the wafer temperature. Here the surface can be any material such as wafer or other surfaces facing the plasma. This means, if the surface temperature is higher, most of the polymer deposition radicals that bombard on the surface are reflected back to the plasma. This causes an increase of polymer depositing radicals in the plasma at the vicinity of heated surfaces. Conversely, at the vicinity of cold surfaces, the concentration of polymer depositing radicals is lower. The concentration of polymer depositing radicals in the plasma greatly affect the etching rate and etching profile on the wafer surface. Therefore, over the entire wafer surface it is essential to have a constant polymer depositing radical concentration. 
[0007]
The temperature of the electrode 101 in Fig. 6 is controlled by flowing a liquid through the canals 107. Therefore, wafer temperature is controlled throughout the etching process. However, the temperature of the outer-ring 103 gradually increases as it exposes to the plasma. Because, the outer-ring 103 is simply placed on the insulating material 104 and is a replacement part. This causes a bigger difference of temperatures between the outer-ring 103 and the wafer. As a result, the gas chemistries over the outer-ring 103 and the wafer become different. The gas chemistry over the outer-ring greatly affects the process chemistry on the outermost region of the wafer. Therefore, the process chemistry at the central region and at the outer region of the wafer becomes different and hence cannot be used in device fabrication, as there is no uniform process over the wafer surface. 
[0008]
Fig. 7 shows another conventional wafer stage used in dielectric etching as the second example. In the structure shown in Fig. 7, components substantially identical to the components shown in Fig. 6 are respectively designated by the same reference numerals. In the second example shown in Fig. 7, the electrode 101 and modification of the thin dielectric plate 102 are expanded more than the diameter of the wafer. When the rf power is applied to the electrode 101, both the wafer and the outer-ring 103 get electrostatically clamped on the dielectric plate 102. This increases the thermal conductance between the outer-ring 103 and the electrode 101. Therefore, the outer-ring 103 also gets the same temperature as that of the wafer. This eliminates the generation of different gas chemistries on the wafer and the outer-ring 103.
[0009]
However, there is a problem in this structure too. This problem is explained with reference to Fig. 8 showing an enlarged view of a part of the outer-ring 103 and the dielectric plate 102. As mentioned before, during the etching process, the polymer is deposited on the surfaces that face the plasma. With an increase of etching time, the polymer 111 is deposited within the small cavity 112 between the outer-ring 103 and the dielectric plate 102. When the wafers are running, the outer-ring 103 gets clamped and de-clamped repeatedly with the change of each wafer. Continuous clamping and de-clamping causes minute movements of the outer-ring 103. This generates small polymer particles and a few of these particles may go between the outer-ring 103 and the dielectric plate 102. When the polymer particles lie between the outer-ring 103 and the dielectric plate 102, electrostatic clamping does not work. In this case the temperature of the outer-ring rises. This results in different gas chemistries over the outer-ring 102 and the wafer due to the reasons mentioned before.
[0010]
Accordingly, even electrostatic clamping of the outer-ring 102 is not a promising technique to control the outer-ring temperature. Further, even though the problems in controlling the outer-ring temperature is explained with reference to a dielectric etching system, the same problem can be seen in numerous other plasma processing systems.
[0011]
The following Patent Documents 1, 2 and 3 disclose wafer or substrate holding stages similar to the above-mentioned conventional structures as to the wafer stage. Further, as a related art, the Patent Document 4 discloses the mechanism for fixing a wafer on a table using a magnet. The magnet is used for fixing a ring member disposed around the wafer at lower side. The above fixing mechanism is built in a dicing machine that is considerably different from the plasma-assisted wafer processing system. 
[Patent Document 1]    JP-A-7-86382
[Patent Document 2]    JP-A-6-61336
[Patent Document 3]    JP-A-5-291194
[Patent Document 4]    JP-A-9-134892
[Disclosure of the Invention]
[Subject to be solved by the Invention]
[0012]
The subject of the present invention is to solve the above problems and to surely fix the outer-ring to the electrode of the wafer stage by using the magnet force and to improve the thermal conductance between the outer-ring and the electrode. Thereby the temperature of the outer-ring is controlled to be a desired temperature.
[0013]
The object of the present invention is to provide a wafer stage capable of improving the thermal conductance between the outer-ring and the electrode so as to control the temperature of the outer-ring to be optimum, and removing the effect of the polymer particles.
[Means to solve the Problem]
[0014]
A wafer stage in accordance with present invention is configured as follows in order to attain the above-mentioned object.
[0015]
A wafer stage of the present invention is used for holding a wafer in a plasma processing system. The wafer stage is comprised of an electrode on which the wafer is placed, to which electrical current is supplied, whose diameter is larger than a diameter of the wafer, a plurality of magnets separately arranged on a place corresponding to an outermost region of the electrode by radial directions arrangement and the magnets are arranged with alternate polarity to face the magnetic poles towards the inside of chamber, and an outer-ring placed around the wafer, having a magnetic metal ring at a lower side.
[0016]
In the accordance with the above wafer stage, the electrode is expanded more than the wafer diameter, and the outer-ring is attached to the top surface of the wafer stage by using magnetic force. This magnetic force is generated between the plurality of magnets arranged on the predetermined outermost region and the magnetic metal ring fixed on the lower surface of the outer-ring.
[0017]
In the above-mentioned wafer stage, preferably, a plurality of magnets is placed in a concentric position arrangement instead of the radial directions arrangement.
[0018]
In the above-mentioned wafer stage, the electrode is preferably provided with a dielectric plate attached to its upper surface, and the plurality of magnets is fixed on the outermost region of the dielectric plate.
[0019]
In accordance with the above structure, the electrode and the thin dielectric plate are expanded more than wafer diameter, and the outer-ring is attached to the thin dielectric plate by using the magnetic force. This magnetic force is generated between the magnets fixed on the outermost region of the dielectric plate and the magnetic metal ring.
[0020]
In the above-mentioned wafer stage, preferably, the plurality of magnets is directly fixed on the outermost region of the electrode.
[0021]
In the above-mentioned wafer stage, the dielectric plate includes an electrostatic chuck device.
[0022]
In the above-mentioned wafer stage, preferably, the positions of the magnets and the magnet are reversed, and the magnets is arranged on the lower surface of the outer-ring and the magnetic metal ring is arranged on the outermost region.
[Effect of the Invention]
[0023]
The wafer stage of the present invention can improve the thermal conductance between the outer-ring and the electrode and control the temperature of the outer-ring to become a desired temperature regardless of the plasma state or the amount of polymer particles contamination. 
[Best Working Examples for carrying out the Invention]
[0024]
Hereinafter, preferred working examples will be explained according to the attached drawings. Through the explanation of the working examples, the details of the present invention will be clarified.
[Working Example 1]
[0025]
A first working example of the present invention is explained with reference to Figs 1 and 2. Fig. 1 shows a vertical cross sectional view of a wafer stage 10 in accordance with the first working example. This wafer stage 10 is built into for a plasma-assisted wafer processing system as a mechanism for loading a wafer to be processed in a processing chamber (not shown). For the convenience of the explanation, only the wafer stage 10 is shown in Fig. 1. The wafer stage 10 has a feature concerning as to a structure for fixing an outer ring on the wafer stage 10.
[0026]
The wafer stage 10 shown in Fig. 1 is arranged on a lower wall 11 of the processing chamber. The wafer stage 10 is comprised of an electrode 12, a thin dielectric plate 13 fixed on the upper surface of the electrode 12, an insulating materials 14, 15 and 16, and an outer-ring 17. 
[0027]
The wafer stage 10 has a ring-shaped side wall 18 fixed to the lower wall 11. The above insulating material 14 is fixed the lower wall 11 and further the electrode 12 is placed on the upper surface of the insulating material 14. The insulating material 15 having a ring-shape is placed around both the insulating material 14 and the electrode 12. The ring-shaped insulating material 15 is in a contact with the inner surface of the side-wall 18.
[0028]
The outer-ring 17 is placed around the place of the thin dielectric plate 13 on which a wafer to be processed is loaded. In addition the outer-ring 17 is placed in the inside space of the ring-shaped insulating material 16 so as to make one plane. Further, the insulating material 16 is arranged on the top surface of the insulating material 15.
[0029]
The above electrode 12 is supplied a rf current from a rf generator 21 through a matching circuit 22. The electrode 12 is insulated from the lower wall 11 and the like by the insulating materials 14 and 15. In addition, electrode 12 may also connect to a DC power supply. This structure is not shown in Fig. 1.
[0030]
There are some canals 23 within the electrode 12 to cause a temperature-controlled liquid to flow. By the flow of the temperature-controlled liquid through the canals 23, the temperature of the electrode 12 is controlled to maintain a desired value or range. In Fig. 1, the illustration of a supply mechanism for supplying the temperature-controlled liquid is omitted. Usually, the supply mechanism is arranged in the outside of the wafer stage 10 and connected with the canals 23 through an inlet and an outlet.
[0031]
The thickness of the thin dielectric plate 13, which is arranged on the top surface of the electrode 12, is not critical. It is usually smaller than 5 mm. The wafer is directly placed on the dielectric plate 13. The diameter of the dielectric plate 13 is preferably slightly larger than the diameter of the wafer. For example, if the wafer diameter is 200 mm, the diameter of the dielectric plate 13 may lie in the range from a dimension larger than 200 mm to 250 mm. When the diameter of the dielectric plate 13 is larger than the wafer diameter, the outermost region 13a that lies over the wafer diameter is taken slightly thinner than the central region 13b as shown in Figs. 1 and 2. The central region 13b is used as the place on which the wafer to be processed is loaded.
[0032]
On the above thinner outermost region 13a, a plurality of magnets 24 is arranged with alternate polarity (N and S magnetic poles). As shown in Fig. 2 especially, each magnet 24 is a thin and long plate piece with a small width, and all of the magnets 24 are respectively disposed in radial directions. The length of the magnet 24 is as same as the width of the outermost region 13a. In actual, the magnets 24 are preferably buried on the surface of the outermost region 13a of the dielectric plate 13 in a state of exposing their magnetic pole surface.
[0033]
There is no any critical magnet arrangement. The magnet arrangement shown in Fig. 2 is merely one example. The magnets 24 are arranged in radial lines with alternate polarity and the magnetic poles are facing the inside of the plasma-processing reactor.
[0034]
The height of the magnet 24 is not critical and taken as thinner as possible, for example, around 1 mm. As to the magnets 24, the dimensions and strength of the magnetic field are also not critical. Usually, the magnets 24 with weak magnetic fields, for example, a magnetic field strength on the surface of magnet 24 smaller than 500 Gauss, are selected.
[0035]
The above-mentioned outer-ring 17 shown in Figs. 1 and 2 is usually made of a semiconductor material or member such as Si, or a dielectric material such as Quartz. The thickness of the outer-ring 17 is not critical and usually lies around 2 mm. On the lower surface of the outer-ring 17, a magnetic metal ring 25, which is made of iron for example, is firmly attached to have better thermal conductance between them. Usually, the outer and inner diameters of the magnetic metal ring 25 are taken as the same as those of the outer-ring 17. The thickness of the magnetic metal ring 25 is also not critical and lies smaller than 1 mm. When this composite ring comprised of the outer-ring 17 and the magnetic metal ring 25 is placed on the wafer stage 10, it firmly get fixed on the outermost region 13a of the thin dielectric plate 13 by magnetic forces based on the magnets 24. Because, magnetic flux lines emitted from one magnetic pole of the magnets 24 passes to the opposite magnetic pole thereof through the magnetic metal ring 25. This is schematically shown in Fig. 3. In Fig. 3, reference numerals 31 and 32 designate magnetic fluxes showing the magnetic fields generated by the magnets 24.
[0036]
The strength of the above-mentioned magnetic fields generated by the magnets 24, distance or separation between any two of the magnets 24, dimensions of the magnets 24, and thickness of the magnetic metal ring 25 are selected so that the above magnetic fluxes 31 do not reach the upper surface of the outer-ring 17. The upper magnetic fluxes 31 are distributed in the limited inner region of the magnetic metal ring 25. That is, the upper magnetic fluxes 31 pass only within the magnetic metal ring 25. 
[0037]
As to the dielectric plate 13, the diameter thereof may be selected to be substantially equal to the wafer diameter as a modification of the first working example. In this case, when the wafer diameter comes to be 200 mm, the diameter of the dielectric plate 13 is almost 200 mm. If the diameter of the thin dielectric plate 13 is almost the same as the wafer diameter, the above-mentioned magnets 24 are directly fixed on the electrode 12 and the space between two of the magnets 24 is filled with an insulating material. 
[0038]
In the structure of the wafer stage 10, the above technique for fixing the outer-ring 17 on the electrode 12 improves the physical contact between the magnetic metal ring 25 and the thin dielectric plate 13 or the electrode 12. Therefore, this structure can improve the thermal conductance between the outer-ring 17 and the electrode 12. Further, this tight-attachment of the outer-ring 17 to the electrode 12 remains constant regardless of plasma on or off. Therefore, this technique can improve the thermal stability of the outer-ring 17. Owing to this time-invariant tight-attachment, there is no possibility that the polymer particles go between the magnetic metal ring 25 and the thin dielectric plate 13. Moreover, the polymer deposition between the outer-ring 17 and the thin dielectric plate 13 as explained in the prior art section, do not cause any problem for the magnetic force attachment. Because, even if the polymer particles go between the magnetic metal ring 25 and the thin dielectric plate 13, it does not cause weakening of the magnetic force. Therefore, there is no uncertainty of the temperature of the outer-ring 17 with the polymer growth in the cavity. 
[0039]
Next, Fig. 4 shows another possible configuration for the magnet arrangement as a modification. In this magnet arrangement, two ring-shaped magnets respectively having different diameters are arranged on the thin outermost region 13a of the thin dielectric palate 13. The two ring-shaped magnets are placed in a positional relationship of a cocentric circle. This magnet arrangement configuration makes the structure and the number of the magnets simple. 
[0040]
In accordance with the above-mentioned first working example, the technique to fix the outer-ring on the wafer stage can improve the thermal conductance between the outer-ring and the electrode, and give a means to control the outer-ring temperature to lie at a desired temperature or in a temperature range regardless of the state of plasma or the amount of polymer particles contamination.
[Working Example 2]
[0041]
A second working example is an extension of the above-mentioned first working example and is explained with reference to Fig. 5. In the second working example, the only difference is that there is no thin dielectric plate 13 on the upper surface of the above electrode 12. Instead, the wafer stage 10 has an electrode 41 whose thickness is larger than that of the electrode 12 and the wafer to be processed is placed directly on a central section of a top surface of the electrode 41. The shape of the top surface of the electrode 41 is substantially as same as that of the above-mentioned thin dielectric plate 13. Therefore, the top surface of the electrode 41 has a central region and an outermost region. The central region is used as the place on which the wafer to be processed is load and the outermost region is used the placed on which the outer ring 17 is arranged. In Fig. 5, components substantially identical to those explained in the first working example are designated by the same reference numerals.
[0042]
The diameter of the electrode 41 is taken few centimeters larger than the diameter of the wafer. The electrode 41 has two different heights as shown in Fig. 5. The height of the outermost region 41a of electrode 41, where the diameter is larger than the wafer diameter, is taken slightly shorter than the central region 41b. On the outermost region 41a, a plurality of magnets 24 is attached as explained in the first working example. The space between any tow magnets 24 may be filled with an insulating material or the same material that the electrode 41 is made of. Other hardware associated with the electrode 41 in the wafer stage 10 are the same as that explained in the first working example.
[0043]
The configuration of the outer-ring 17 and the magnetic metal ring 25 is the same as that explained in the first working example. The method of operation and the merits of the configuration of the second working example are also the same as those explained in the first working example. That is, the outer-ring temperature can be controlled to have a temperature within the desired range. However, since there is no thin dielectric plate on the electrode surface, the wafer cannot be electrostatically clamped on the electrode 41. Therefore, wafer temperature cannot be precisely controlled in a comparison with the first working example. 
[0044]
The above-mentioned working examples are explained by attaching a plurality of magnets 24 on the electrode or on the thin dielectric plate, and attaching the magnetic metal ring 25 on the lower surface of the outer-ring 17. However, one can change this arrangement, that a plurality of magnets can be fixed on the lower surface of the outer-ring, and the magnetic metal ring can be fixed on the electrode, in order to get the same result.
[Usability in Industry]
[0045]
The present invention is used for the plasma processing system and the wafer stage of the present invention is configured so that the thermal conductance between the outer-ring and the electrode is kept to be desirable state by using the magnetic force.
[Brief Explanation of Drawings]
[0046]
[Fig. 1]
This figure is a longitudinal cross sectional diagram showing the wafer stage of the first working example of the present invention.
[Fig. 2]
This figure is an enlarged partial perspective view of the wafer stage showing the magnet arrangement and the magnetic metal ring arrangement.
[Fig. 3]
This figure is a partial cross sectional view showing the direction and distribution-state of the magnetic fluxes based on the magnets.
[Fig. 4]
This figure is an enlarged partial perspective view of the wafer stage showing another configuration of the magnet arrangement and the magnetic metal ring arrangement.
[Fig. 5]
This figure is a longitudinal cross sectional diagram showing the wafer stage of the second working example of the present invention.
[Fig. 6]
This figure is a longitudinal cross sectional diagram showing the first conventional wafer stage used for dry etching.
[Fig. 7]
This figure is a longitudinal cross sectional diagram showing the wafer stage of the second conventional working example for dry etching.
[Fig. 8]
This figure is an enlarged cross sectional view showing the spot where polymer is deposited.
[Explanation of Reference numerals]
[0047]
10    Wafer stage
12    Electrode
13    Thin dielectric plate
17    Outer-ring
24    Magnet
25    Magnetic metal ring
[Claim 1]
A wafer stage for holding a wafer in a plasma processing system, comprised of;
an electrode on which a wafer is placed, to which electrical current is supplied, whose diameter is larger than a diameter of said wafer,
a plurality of magnets separately arranged on a place corresponding to an outermost region of said electrode by radial directions arrangement and said magnets are arranged with alternate polarity to face the magnetic poles towards the inside of chamber, and 
an outer-ring placed around said wafer, having a magnetic metal ring at a lower side.
[Claim 2]
A wafer stage as claimed in claim 1, wherein said plurality of magnets is placed in a concentric position arrangement instead of said radial directions arrangement.
[Claim 3]
A wafer stage as claimed in claim 1 or 2, wherein said electrode is provided with a dielectric plate attached to its upper surface, and said plurality of magnets is fixed on the outermost region of said dielectric plate.
[Claim 4]
A wafer stage as claimed in claim 1 or 2, wherein said plurality of magnets is directly fixed on the outermost region of said electrode.
[Claim 5]
A wafer stage as claimed in claim 3, wherein said dielectric plate includes an electrostatic chuck device.
[Claim 6]
A wafer stage as claimed in claim 1, wherein the positions of said magnets and said magnet are reversed, and said magnets is arranged on the lower surface of said outer-ring and said magnetic metal ring is arranged on said outermost region.
[Abstract]
[Subject of the Present Invention]
To provide a wafer stage capable of improving thermal conductance between a outer-ring and an electrode so as to control the temperature of the outer-ring to be optimum and removing the effect of the polymer particles.
[Means to solve the Problem]
This wafer stage 10 is comprised of an electrode 12 on which a wafer is placed, whose diameter is larger than a diameter of the wafer, a plurality of magnets separately arranged on an outermost region of the electrode by radial directions arrangement and the magnets are arranged with alternate polarity to face the magnetic poles towards the inside of chamber, and an outer-ring placed around the wafer, having a magnetic metal ring at a lower side.
[Representative Figure]    Fig. 1
【Fig. 1】
2005235970.tif 000011
【Fig. 2】
2005235970.tif 000012
【Fig. 3】
2005235970.tif 000013
【Fig. 4】
2005235970.tif 000014
【Fig. 5】
2005235970.tif 000015
【Fig. 6】
2005235970.tif 000016
【Fig. 7】
2005235970.tif 000017
【Fig. 8】
2005235970.tif 000018