(57)【要約】【課題】  方形波信号のデューティを変化させることにより高い精度で所望の基準電圧を生成できる方形波／電圧変換回路を提供する。【解決手段】  波形成型回路１０は、入力方形波信号を内部基準電圧を振幅とする方形波信号に変換する。積分回路２０は、波形成型回路１０の出力を積分することで電圧Ｖcnt1を生成する。分圧回路３０は、一定の電圧Ｖcnt2を出力する。電圧／電流変換回路４０は電圧Ｖcnt1に対応する電流Ｉcnt1を生成し、電圧／電流変換回路５０は電圧Ｖcnt2に対応する電流Ｉcnt2を生成する。出力回路６０は、電流Ｉcnt1と電流Ｉcnt2との差分電流Ｉcnt3に対応する電圧Ｖref を出力する。【選択図】    図２
2005274281.tif 000002
【特許請求の範囲】
【請求項１】
所定の振幅の方形波信号を積分する積分回路と、
上記積分回路により得られる電圧に比例する第１の電流を生成する第１の電流生成回路と、
予め決められた電圧に比例する第２の電流を生成する第２の電流生成回路と、
上記第１の電流と上記第２の電流との差分電流に対応する電圧を出力する出力回路、
を有する方形波／電圧変換回路。
【請求項２】
上記予め決められた電圧は、上記方形波信号の振幅電圧の２分の１であり、
上記第１および第２の電流生成回路は、上記方形波信号のデューティが５０パーセントであるときに上記第１の電流および第２の電流が互いに一致するように構成されている
ことを特徴とする請求項１に記載の方形波／電圧変換回路。
【請求項３】
上記出力回路は、予め決められた一定の電圧を生成する抵抗ネットワークに、上記抵抗ネットワークを構成する複数の抵抗の中の一部の抵抗を介して上記差分電流を流すことにより発生する電圧を出力する
ことを特徴とする請求項１に記載の方形波／電圧変換回路。
【請求項４】
負荷が要求する電圧を表す方形波信号に従って基準電圧を生成する電圧源を備え、その基準電圧を利用して上記負荷に供給すべき電圧を制御して出力するＤＣ／ＤＣ変換器であって、
上記電圧源が、
上記方形波信号を所定の振幅の方形波信号に変換する波形成型回路と、
上記波形成型回路の出力を積分する積分回路と、
上記積分回路により得られる電圧に比例する第１の電流を生成する第１の電流生成回路と、
予め決められた電圧に比例する第２の電流を生成する第２の電流生成回路と、
上記第１の電流と上記第２の電流との差分電流に対応する電圧を上記基準電圧として出力する出力回路、を有する
ことを特徴とするＤＣ／ＤＣ変換器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、与えられた方形波信号をその方形波信号のデューティに対応する電圧に変換する回路、或いは与えられた方形波信号のデューティに対応する電圧を生成する回路に係わる。
【背景技術】
【０００２】
従来より、基準電圧を生成する回路において、方形波（あるいは、パルス信号）を利用してその電圧を調整できるようにした構成が知られている。この場合、この回路により生成される電圧は、方形波のデューティに応じて調整される（たとえば、特許文献１〜４参照。）。
【０００３】
特許文献１に記載の回路は、入力方形波信号を積分する積分回路、積分回路の出力を増幅する前段アンプ、前段アンプと基準電圧との差分を増幅する後段アンプ、後段アンプの出力に設けられたツェナーダイオード等を備える。この構成により、入力方形波信号のデューティに対応する電圧が生成される。
【０００４】
特許文献２、３には、特許文献１と類似の回路において、その操作性を向上させた構成、或いは可変抵抗を用いて出力電圧を調整可能とした構成が記載されている。
特許文献４に記載の回路は、基準電圧を昇圧するレベルシフト回路、そのレベルシフト回路の出力に接続されてＰＷＭ信号によりオン／オフ制御されるトランジスタ、そのトランジスタにより制御されるレベルシフト回路の出力を積分する積分回路等を備える。この構成では、レベルシフト回路の出力電圧がＰＷＭ信号のデューティに対応する時間割合だけ積分回路に与えられるので、ＰＷＭ信号のデューティに対応する電圧が積分回路から出力される。
【特許文献１】特開平８−２０１４５６号公報（図１、段落０００８〜００１２）
【特許文献２】特開平８−３１３５７４号公報（図１、段落００１１〜００１５）
【特許文献３】特開平８−３１３５７５号公報（図１、段落０００９〜００１３）
【特許文献４】特開２００３−２８４３３４号公報（図１、００１７〜００２１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１〜３に記載の回路では、前段アンプの出力に接続されている抵抗を介してその前段アンプに電流が流れ込むおそれがある。すなわち、前段アンプの出力部には、一般に、例えば、図５（ａ）に示すような１組のトランジスタＱ１、Ｑ２が設けられている。ここで、トランジスタＱ２がオン状態のときは、前段アンプの出力側から抵抗（図５（ａ）では、抵抗Ｒ）を介してトランジスタＱ２に電流が流れ込むことがある。このとき、前段アンプの出力端子（Ａ点）には、出力飽和電圧（この例では、トランジスタＱ２のオン電圧）が発生してしまう。すなわち、前段アンプの出力は、この飽和電圧よりも小さくなることはない。このため、前段アンプの出力電圧の特性は、図５（ｂ）に示すように、入力方形波信号のデューティに対して線形性を得ることができなくなる領域が存在する。例えば、図５（ｂ）に示す例では、デューティが０パーセントに近い領域で線形性が崩れている。したがって、この場合、方形波／電圧変換回路の最終出力に誤差が生じてしまう。
【０００６】
特許文献４に記載の回路は、特許文献１〜３に記載の回路とは構成が異なるが、ＰＷＭ信号に従ってレベルシフト回路の出力をチョッパするトランジスタに流れ込む電流により誤差が生じ得る点では同じである。
このように、従来の技術では、入力方形波信号の全デューティ範囲（０〜１００パーセント）に渡ってそのデューティに比例する電圧を得ることは難しかった。すなわち、方形波信号のデューティを変化させることにより所望の基準電圧を生成する場合、高い精度を要求することは出来なかった。
【０００７】
本発明は、方形波信号のデューティを変化させることにより高い精度で所望の基準電圧を生成できる方形波／電圧変換回路を提供することである。
【課題を解決するための手段】
【０００８】
本発明の方形波／電圧変換回路は、積分回路、第１および第２の電流生成回路、出力回路を備える。積分回路は、所定の振幅の方形波信号を積分する。第１の電流生成回路は、上記積分回路により得られる電圧に比例する第１の電流を生成する。第２の電流生成回路は、予め決められた電圧に比例する第２の電流を生成する。出力回路は、上記第１の電流と上記第２の電流との差分電流に対応する電圧を出力する。
【０００９】
積分回路により得られる電圧は、方形波信号のデューティに比例する。よって、第１の電流生成回路により生成される第１の電流も方形波信号のデューティに比例する。一方、第２の電流生成回路により生成される第２の電流は、一定である。したがって、第１の電流と第２の電流との差分電流は方形波信号のデューティに一意的に対応し、さらに出力回路から出力される電圧も方形波信号のデューティに一意的に対応する。このように、本発明の方形波／電圧変換回路は、方形波信号のデューティに一意的に対応する電圧を生成する。そして、上記積分回路、第１および第２の電流生成回路、出力回路は、方形波信号のデューティを変化させたときに特性が飽和するような素子等を含むことなく実現できる。したがって、全デューティ範囲（０〜１００パーセント）に渡ってそのデューティと出力電圧の関係が線形になる。
【００１０】
上記方形波／電圧変換回路において、上記予め決められた電圧を上記方形波信号の振幅電圧の２分の１とし、さらに上記第１および第２の電流生成回路を、上記方形波信号のデューティが５０パーセントであるときに上記第１の電流および第２の電流が互いに一致するように構成してもよい。このような構成とすると、方形波信号のデューティが５０パーセントであるときに、第１の電流と上記第２の電流との差分電流がゼロになる。そして、そのときの出力電圧を中心として、その電圧を大きくする方向および小さくする方向の調整幅が同じになる。
【００１１】
また、上記方形波／電圧変換回路において、上記出力回路は、予め決められた一定の電圧を生成する抵抗ネットワークに、上記抵抗ネットワークを構成する複数の抵抗の中の一部の抵抗を介して上記差分電流を流すことにより発生する電圧を出力する。この構成においては、出力電圧は、抵抗ネットワークにより生成される一定の電圧を基準として方形波信号のデューティに従って調整される。
【００１２】
なお、本発明は、基準電圧を利用して負荷に供給すべき電圧を制御して出力するＤＣ／ＤＣ変換器に適用してもよい。この場合、ＤＣ／ＤＣ変換器は、上記負荷が要求する電圧を表す方形波信号に従って上記基準電圧を生成する電圧源を備える。そして、その電圧源は、上記方形波信号を所定の振幅の方形波信号に変換する波形成型回路と、上記波形成型回路の出力を積分する積分回路と、上記積分回路により得られる電圧に比例する第１の電流を生成する第１の電流生成回路と、予め決められた電圧に比例する第２の電流を生成する第２の電流生成回路と、上記第１の電流と上記第２の電流との差分電流に対応する電圧を上記基準電圧として出力する出力回路、を有する。ここで、この電圧源の作用は、上述した方形波／電圧変換回路の作用と基本的に同じである。
【発明の効果】
【００１３】
本発明によれば、全範囲に渡って入力方形波信号のデューティと出力電圧の関係が線形になるので、所望の電圧を精度よく生成することができる。
【発明を実施するための最良の形態】
【００１４】
図１は、本発明の一実施形態の方形波／電圧変換回路の構成を示す図である。ここで、本発明の一実施形態の方形波／電圧変換回路１は、入力方形波信号のデューティに対応する電圧を生成する。
波形成型回路１０は、コンパレータ１２及びＣＭＯＳインバータ１３を備え、入力端子１１に与えられる方形波信号を、内部基準電圧Ｖinref を振幅とする方形波信号に変換する。このとき、方形波信号のデューティＤは、変換の前後で変わることはない。なお、コンパレータ１２は、しきい値電圧Ｖthを用いて入力方形波信号を検出する。また、ＣＭＯＳインバータ１３は、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタを備えており、内部基準電圧Ｖinref が印加されている。
【００１５】
積分回路２０は、抵抗２１およびコンデンサ２２を備え、波形成型回路１０により振幅変換された方形波信号（所定の振幅の方形波信号）を積分することにより電圧Ｖcnt1を得る。ここで、電圧Ｖcnt1は、下記（１）式により表される。ただし、方形波信号の周期を「Ｔ」、方形波信号のパルス幅を「ｔ」、方形波信号のデューティＤを「ｔ／Ｔ」と表すものとする。
【００１６】
Ｖcnt1  ＝  Ｖinref ×Ｄ      ・・・（１）
分圧回路３０は、抵抗Ｒ１および抵抗Ｒ２から構成される抵抗ネットワークであり、内部基準電圧Ｖinref を分圧することによって電圧（予め決められた電圧）Ｖcnt2を生成する。この実施例では、抵抗Ｒ１、Ｒ２の抵抗値は互いに同じである。この場合、分圧回路３０により生成される電圧Ｖcnt2は「Ｖinref ／２」になる。ただし、本発明は、この構成に限定されるものではなく、抵抗Ｒ１、Ｒ２の抵抗値は互いに異なっていてもよい。
【００１７】
電圧／電流変換回路（第１の電流生成回路）４０は、積分回路２０により得られる電圧Ｖcnt1に比例する電流Ｉcnt1（第１の電流）を生成する。電流Ｉcnt1は、端子４１を介して電圧／電流変換回路４０から流れ出す。一方、電圧／電流変換回路（第２の電流生成回路）５０は、分圧回路３０により生成される電圧Ｖcnt2に比例する電流Ｉcnt2（第２の電流）を生成する。電流Ｉcnt2は、端子５１を介して電圧／電流変換回路５０に流れ込む。
【００１８】
図２（ａ）は、電圧／電流変換回路４０の実施例である。電圧／電流変換回路４０は、オペアンプ４２、トランジスタ４３、抵抗Ｒset1、カレントミラー回路４４を備える。ここで、積分回路２０により得られる電圧Ｖcnt1は、オペアンプ４２の非反転入力端子に与えられる。オペアンプ４２の出力はトランジスタ４３を介して流れる電流を制御する。抵抗Ｒset1は、トランジスタ４３とＧＮＤとの間に設けられており、その抵抗Ｒset1の両端電圧がオペアンプ４２の反転入力端子に与えられる。このとき、抵抗Ｒset1の両端電圧は電圧Ｖcnt1と一致するので、トランジスタ４３を介して流れる電流は、「Ｖcnt1／Ｒset1」となる。そして、カレントミラー回路４４は、トランジスタ４３を介して流れる電流と同じ電流（または、トランジスタ４３を介して流れる電流に比例する電流）を端子４１を介して出力する。
【００１９】
このように、電圧／電流変換回路４０は、下記（２）式に表すように、積分回路２０により得られる電圧Ｖcnt1に比例する電流Ｉcnt1を生成する。なお、比例定数（電圧／電流変換率）Ａは、抵抗Ｒset1（及び、カレントミラー回路４４の電流比）により決まる。
電流Ｉcnt1  ＝Ｖcnt1×Ａ      ・・・（２）
図２（ｂ）は、電圧／電流変換回路５０の実施例である。電圧／電流変換回路５０は、オペアンプ５２、トランジスタ５３、抵抗Ｒset2、カレントミラー回路５４、５５を備える。ここで、オペアンプ５２、トランジスタ５３、抵抗Ｒset2、カレントミラー回路５４は、基本的に、上述したオペアンプ４２、トランジスタ４３、抵抗Ｒset1、カレントミラー回路４４と同じである。また、カレントミラー回路５５は、カレントミラー回路５４の出力電流と同じ電流（または、カレントミラー回路５４の出力電流に比例する電流）を端子５１を介して引き込む。
【００２０】
このように、電圧／電流変換回路５０は、下記（３）式に表すように、分圧回路３０により生成される電圧Ｖcnt2に比例する電流Ｉcnt2を生成する。なお、この実施例では、電圧／電流変換回路５０においても電圧／電流変換回路４０と同じ比例定数Ａが使用されるように設計されているものとする。
【００２１】
電流Ｉcnt2  ＝Ｖcnt2×Ａ      ・・・（３）
図１に戻る。電圧／電流変換回路４０の端子４１および電圧／電流変換回路５０の端子５１は、互いに接続されるとともに、さらに出力回路６０に接続されている。よって、出力回路６０には、電圧／電流変換回路４０から流出する電流Ｉcnt1と電圧／電流変換回路５０へ流れ込む電流Ｉcnt2との差分電流Ｉcnt3が供給される。
【００２２】
出力回路６０は、抵抗Ｒ３および抵抗Ｒ４により構成される抵抗ネットワークであり、差分電流Ｉcnt3に対応する電圧Ｖref を出力する。ここで、この抵抗ネットワークには内部基準電圧Ｖinref が印加されており、抵抗Ｒ３、Ｒ４の分圧比に応じた一定の電圧を生成する。また、電圧／電流変換回路４０、５０から供給される差分電流Ｉcnt3は、抵抗Ｒ４を介して流れ、差分電流Ｉcnt3に起因する電圧が抵抗Ｒ４に発生する。すなわち、出力回路６０は、抵抗Ｒ３、Ｒ４の分圧比に応じた一定の電圧に、差分電流Ｉcnt3が抵抗Ｒ４を介して流れることにより発生する電圧を加えることにより得られる電圧Ｖref を出力する。
【００２３】
次に、方形波／電圧変換回路１の動作を説明する。ここでは、デューティＤの方形波信号が与えられるものとする。
積分回路２０は、上記（１）式により表される電圧Ｖcnt1を出力する。そして、電圧／電流変換回路４０は、上記（２）式により表される電流Ｉcnt1を生成する。一方、分圧回路３０は、電圧Ｖcnt2を出力し、電圧／電流変換回路５０は、上記（３）式により表される電流Ｉcnt2を生成する。
【００２４】
出力回路６０に供給される電流Ｉcnt3は、下記（４）式で表される。
Ｉcnt3  ＝  Ｉcnt1−Ｉcnt2
＝  （Ｖcnt1−Ｖcnt2）×Ａ
＝  ΔＶcnt ×Ａ              ・・・（４）
そうすると、出力回路６０から出力される電圧Ｖref は、下記（５）式で表される。
【００２５】
Ｖref   ＝  （Ｖinref ×Ｒ４）／（Ｒ３＋Ｒ４）＋Ｉcnt3×Ｒ４
＝  （Ｖinref ×Ｒ４）／（Ｒ３＋Ｒ４）＋ΔＶcnt ×Ａ×Ｒ４
・・・（５）
ここで、上記（５）式の第１項は、定数である。また、第２項中の「Ａ」及び「Ｒ４」も定数である。よって、電圧Ｖref は、積分回路２０から出力される電圧Ｖcnt1と分圧回路３０から出力される電圧Ｖcnt2との差分である電圧ΔＶcnt のみに依存して変化する。さらに、分圧回路３０から出力される電圧Ｖcnt2は一定であり、また、積分回路２０から出力される電圧Ｖcnt1は、上記（１）式で表されるように、方形波信号のデューティＤのみに依存して変化する。すなわち、出力回路６０から出力される電圧Ｖref は、方形波信号のデューティＤのみに依存して変化する。このように、方形波／電圧変換回路１は、入力方形波信号のデューティＤに一意的に対応する電圧Ｖref を生成する。
【００２６】
ところで、入力方形波信号のデューティＤが５０パーセントであったときは、積分回路２０から出力される電圧Ｖcnt1は「Ｖinref ／２」である。また、この実施例では、分圧回路３０の分圧比は１／２であり、その出力電圧Ｖcnt2も「Ｖinref ／２」である。すなわち、この場合、上記（５）式における電圧ΔＶcnt がゼロになり、出力回路６０から出力される電圧Ｖref は「（Ｖinref ×Ｒ４）／（Ｒ３＋Ｒ４）」になる。
【００２７】
そして、入力方形波信号のデューティＤが変化すると、図３に示すように、電圧Ｖref は、デューティＤに対してリニアに変化する。ここで、方形波／電圧変換回路１は、方形波信号のデューティを電流値に変換し、その電流値に応じた電圧Ｖref を生成する構成である。このため、方形波／電圧変換回路１においては、図５を参照しながら説明したようなアンプの飽和により線形性が崩れる現象が起こらず、全デューティ範囲（０〜１００パーセント）に渡って電圧Ｖref がデューティＤに対して線形に変化する。したがって、方形波信号のデューティに一意的に対応する電圧を精度良く生成できる。
【００２８】
なお、上述の実施例では、波形成型回路１０のＣＭＯＳインバータ１３および分圧回路３０に同一の電圧Ｖinref が印加されているが、本発明はこの構成に限定されるものではない。すなわち、本発明を実現するために分圧回路３０に要求される機能は、予め決められた一定の電圧を出力することである。ただし、ＣＭＯＳインバータ１３および分圧回路３０に同一の電圧が印加される構成を採用すると、その印加電圧が変動した場合であっても電圧Ｖcnt1および電圧Ｖcnt2の変動が相殺されるので、好適である。
【００２９】
また、上述の実施例では、分圧回路３０の分圧比が１／２であり、電圧／電流変換回路４０、５０は、方形波信号のデューティが５０パーセントのときに電流Ｉcnt1および電流Ｉcnt2が互いに一致するように構成されているが、本発明はこれに限定されるものではない。ただし、このような構成とすれば、方形波信号のデューティが５０パーセントの場合の出力電圧を中心として、その電圧を大きくする方向および小さくする方向の調整幅を同じにすることができる。
【００３０】
さらに、上述の実施例では、電圧／電流変換回路５０および出力回路６０がＧＮＤに接続されているが、たとえば、これらの一方または双方をマイナス電源に接続すれば、ゼロボルトを中心に電圧Ｖref を調整可能な回路、或いは、方形波信号のデューティが０パーセントのときに電圧Ｖref がゼロボルトになる回路を提供できる。
【００３１】
図４は、本発明に係る方形波／電圧変換回路の使用形態の一例を示す図である。ここでは、本発明に係る方形波／電圧変換回路は、ＤＣ／ＤＣ変換器１００における基準電圧を生成する電圧源１０６として使用されている。
図４において、ＰＷＭコンパレータ１０１は、発振器１０２により生成される周期波信号と誤差アンプ１０３により生成される誤差信号とを比較することにより対応するＰＷＭ信号を生成する。このＰＷＭ信号は、ドライブ回路１０４を介してスイッチ１０５に与えられる。スイッチ１０５には入力電圧Ｖinが印加されており、また、コイルＬおよび整流ダイオードＤが接続されている。ここで、スイッチ１０５がオン状態に制御されている期間は、入力電圧Ｖinに起因するエネルギーがコイルＬに蓄積される。コイルＬの出力側には、平滑用コンデンサＣout が設けられている。そして、誤差アンプ１０３は、電圧源１０６により生成される基準電圧が与えられており、その基準電圧とＤＣ／ＤＣ変換器１００の出力電圧Ｖout との誤差を表す誤差信号を出力する。
【００３２】
上記構成のＤＣ／ＤＣ変換器１００において、出力電圧Ｖout を制御するためのフィードバック系は、電圧源１０６により生成される基準電圧と出力電圧Ｖout との誤差がゼロになるように動作する。すなわち、出力電圧Ｖout は、基準電圧に一致するように制御される。このため、ＤＣ／ＤＣ変換器１００の出力電圧の精度を高めるためには、電圧源１０６により生成される基準電圧の精度を高くする必要がある。
【００３３】
ところで、ＤＣ／ＤＣ変換器１００に接続される負荷２００は、しばしば、その状態に応じて様々な電圧を要求する。例えば、コンピュータ等のプロセッサは、消費電力を抑えるために、待機時は、通常動作時に要求する電圧よりも低い電圧を要求する。この場合、このプロセッサは、方形波信号のデューティを利用してＤＣ／ＤＣ変換器１００の電圧源１０６に要求電圧を通知する。ここで、デジタル信号である方形波信号は、当業者によく知られているように、アナログ信号と比較してノイズ耐性に優れている。そして、電圧源１０６は、図１〜図３を参照しながら説明したように、負荷２００から与えられる方形波信号のデューティに対応する基準電圧Ｖref を生成し、ＤＣ／ＤＣ変換器１００は、その基準電圧Ｖref を利用して負荷２００に供給すべき電圧を制御して出力する。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施形態の方形波／電圧変換回路の構成を示す図である。
【図２】電圧／電流変換回路の実施例である。
【図３】実施形態の方形波／電圧変換回路の動作を説明する図である。
【図４】本発明に係る方形波／電圧変換回路の使用形態の一例を示す図である。
【図５】従来の技術における解決課題を説明する図である。
【符号の説明】
【００３５】
１          方形波／電圧変換回路
１０        波形成型回路
１１        入力端子
１２        コンパレータ
１３        ＣＭＯＳインバータ
２０        積分回路
３０        分圧回路
４０、５０  電圧／電流変換回路
４１、５１  端子
４２、５２  オペアンプ
４３、５３  トランジスタ
４４、５４、５５  カレントミラー回路
６０        出力回路
１００      ＤＣ／ＤＣ変換器
１０６      電圧源
２００      負荷
【図１】
2005274281.tif 000003
【図２】
2005274281.tif 000004
【図３】
2005274281.tif 000005
【図４】
2005274281.tif 000006
【図５】
2005274281.tif 000007