(57)【要約】【課題】インバータ等の電力変換装置の出力電圧を、絶縁を図りつゝできるだけ高速に検出できるようにする。【解決手段】例えば３相ブリッジ構成の電力変換装置（インバータ）Ｃｏｎｖを構成するＩＧＢＴ等の半導体スイッチ素子Ｑ１１〜Ｑ２３に対し、抵抗Ｒ１１〜Ｒ２３をそれぞれ並列に接続するとともに、各半導体スイッチ素子間と抵抗間とを接続する共通線に検出器ＣＴ１〜ＣＴ３を設けて電流を検出することにより、この電流値から間接的に出力電圧を求められるようにし、絶縁を容易に図りながら検出遅れ等のない高速な電圧検出を可能とする。【選択図】図１
2005102443.tif 000002
【特許請求の範囲】
【請求項１】
ブリッジ構成のアーム当たり１つ以上設けられ、オン，オフ信号により駆動される半導体素子からなる電力変換装置において、
前記各半導体素子と並列にそれぞれ抵抗を接続し、前記各抵抗間と各半導体素子間とを接続する共通線に流れる電流値とその方向を検出する検出手段を設け、この検出手段により電力変換装置の交流出力電圧を検出することを特徴とする電力変換装置の出力電圧検出方法。
【請求項２】
前記共通線に流れる電流値とその方向に、前記オン，オフ信号を組み合わせることにより、半導体素子の故障をその部位とともに検出することを特徴とする請求項１に記載の電力変換装置の出力電圧検出方法。
【請求項３】
前記共通線に流れる電流値が所定値よりも小さいときは、前記オン，オフ信号をすべてオフとして電力変換装置の運転を停止することを特徴とする請求項１または２に記載の電力変換装置の出力電圧検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体素子で構成された電力変換装置の出力電圧検出方法、特に素子故障をその部位とともに検出し得る出力電圧検出方法に関する。
【背景技術】
【０００２】
図１３にこの種の従来例を示す。これは、半導体素子を任意に直列または並列に構成して直流電源Ｅｄに接続することで、出力端子に接続された負荷Ｌに任意の交流電力を供給する電力変換装置、すなわちインバータを示すものである。
図１３において、電力変換装置の出力電圧を検出する手段として、図示のように各相ごとに電圧検出回路Ｖｓｅｎを設け、制御装置から出力されるオン，オフ信号より推定されるインバータの出力電圧指令値と、電圧検出回路Ｖｓｅｎにより検出される出力電圧実際値とを比較し、出力電圧量を制御装置で補正するのが一般的である。
このような電圧検出回路の例が特許文献１，２などに示されている。特許文献１に示すものは図１４のように、抵抗およびコンデンサなどのフィルタにより、インバータの出力電圧の高周波成分を除去し、絶縁アンプなどを介して入力するものである。
【０００３】
ところで、図１３に示す制御装置からの図１５（ａ）に示すようなオン，オフ信号により、インバータから例えばそのＵ相出力電圧が図１５（ｂ）のように出力されるのが理想の状態である。しかし、実際には図１６（ｄ）に示すように、オン，オフ信号が半導体素子としてのＩＧＢＴ（絶縁ゲート形バイポーラトランジスタ）を駆動するゲート駆動回路ＧＡに入力され、このＧＡからＩＧＢＴのゲートに信号が伝達された後、ＩＧＢＴが動作するまでにオンとオフでそれぞれ図１６（ｃ）に示すように、ｔｄ１，ｔｄ２の遅れが生じる。この遅れにより、制御装置からの出力電圧指令と、実際のインバータ出力電圧との間にずれが生じる。それゆえ、実際の出力電圧値を検出することが、負荷に高精度の電力を供給するために必要とされる。
【０００４】
また、特許文献２では、交流出力電圧ＶａｃをコンパレータＣＰに入力するが、このコンパレータＣＰを駆動するための検出電源Ｅ１，Ｅ２を必要とする。つまり、検出電源Ｅ１，Ｅ２を新たに設けなければならず、これらを主回路と絶縁する必要がある。さらには、コンパレータＣＰの出力をフォトカプラＰＣで絶縁し、制御装置に伝達する手段を要するだけでなく、高速に検出するためには、上記コンパレータおよびフォトカプラの高速応答が要求される。
【０００５】
【特許文献１】特開平０８−１０７７００号公報（第３頁、図１）
【特許文献２】特開平０６−１２１５４４号公報（第３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献１では、インバータの交流出力電圧から高周波成分除去のために、抵抗やコンデンサなどで構成されたフィルタが必要となり、フィルタの時定数を大きくすると、ノイズに強くなる反面検出遅れが生じ、フィルタの時定数を小さくすると、検出が高速になる反面ノイズに弱くなるというトレードオフの関係がある。
したがって、この発明の課題は、インバータの出力電圧を絶縁して高速に検出できるようにすることにある。
【課題を解決するための手段】
【０００７】
このような課題を解決するために、請求項１の発明では、ブリッジ構成のアーム当たり１つ以上設けられ、オン，オフ信号により駆動される半導体素子からなる電力変換装置において、前記各半導体素子と並列にそれぞれ抵抗を接続し、前記各抵抗間と各半導体素子間とを接続する共通線に流れる電流値とその方向を検出する検出手段を設け、この検出手段により電力変換装置の交流出力電圧を検出することを特徴とする。
【０００８】
請求項１の発明においては、前記共通線に流れる電流値とその方向に、前記オン，オフ信号を組み合わせることにより、半導体素子の故障をその部位とともに検出することができ（請求項２の発明）、請求項１または２の発明においては、前記共通線に流れる電流が所定値よりも小さいときは、前記オン，オフ信号をすべてオフとして電力変換装置の運転を停止することができる（請求項３の発明）。
【発明の効果】
【０００９】
この発明によれば、電流を検出して間接的に交流出力電圧を検出するようにしたので、検出遅れをなくすことができる。また、電流検出器として例えば変流器のように電線に挿入するタイプのものを用いることで、容易に絶縁を図ることができ、しかも電力変換装置の主電流と別部位に配置されるため、電流の測定可能範囲を微小電流範囲に抑えることができ、小型，低コスト化が可能となる。
【発明を実施するための最良の形態】
【００１０】
図１はこの発明の第１の実施の形態を示す回路図であり、その１相分を図２，図３に示す。図２は素子ＩＧＢＴＱ１ｎ，Ｑ２ｎにそれぞれ抵抗Ｒ１ｎ，Ｒ２ｎを並列接続する例を示し、これらの抵抗Ｒ１ｎ，Ｒ２ｎを素子ＩＧＢＴＱ１ｎ，Ｑ２ｎの接続点Ｖａｃに接続する場合、図３に示す共通の線（太線参照）で接続するとともに、この共通の太線に電流検出器ＣＴｎを挿入すると、図１のようになる。
【００１１】
図３に示す１相分の回路により、図１の動作について図４，５を参照して説明する。図４（ａ）〜（ｄ）は電力変換装置が動作中の回路状態を示しており、図４（ａ）はＩＧＢＴＱ１ｎに電流が通流、図４（ｂ）はＩＧＢＴＱ１ｎに逆並列に接続されているＦＷＤ（フライホイールダイオード）に通流、図４（ｃ）はＩＧＢＴＱ２ｎに電流が通流、図４（ｄ）はＩＧＢＴＱ２ｎに逆並列に接続されているＦＷＤに通流している状態を、それぞれ示す。
【００１２】
つまり、電力変換装置が運転中のときは、図４（ａ）〜（ｄ）のいずれかの状態をとり、交流出力端子はそれぞれＥｄ，Ｅｄ，０，０の電圧を出力する。すなわち、電流検出器ＣＴｎではそれぞれＥｄ／Ｒ２ｎ，Ｅｄ／Ｒ２ｎ，Ｅｄ／Ｒ１ｎ，Ｅｄ／Ｒ１ｎの電流が検出されることになる。これらの動作を示すのが図５で、図示のように電力変換装置の出力電圧と電流検出器ＣＴｎで検出される値とは比例し、このことから電流検出器ＣＴｎで電力変換装置の出力電圧を検出できることになる。
【００１３】
このとき、電流検出器ＣＴｎは電力変換装置の主電流ではなく、抵抗に流れる電流を検出すれば良いため、小型の電流検出器とすることができる。さらに、電流検出器ＣＴｎは電力変換装置とは絶縁されているため、電流検出器ＣＴｎの出力信号を、制御装置に直接取り込むことが可能である。
【００１４】
図６はこの発明の第２の実施の形態を説明するための説明図で、回路図としては図３と同じである。
いま、図６（ａ）において、ＩＧＢＴＱ２ｎが何らかの故障で破壊したとする。この状態において、ＩＧＢＴＱ１ｎにオン信号が入力されてオンすると、短絡が生じる。このとき、ＩＧＢＴＱ１ｎおよびＩＧＢＴＱ２ｎは、それぞれ直流電圧Ｅｄを分圧することとなる。そして、ＩＧＢＴＱ１ｎとＩＧＢＴＱ２ｎが均等に直流電圧Ｅｄを分圧した場合、出力端子にはＥｄ／２の電圧が発生する。抵抗Ｒ１ｎとＲ２ｎの接続点もＥｄ／２となるため、ＣＴｎには電流が流れなくなる。
【００１５】
また、ＩＧＢＴＱ１ｎとＩＧＢＴＱ２ｎで均等に電圧を分圧しない場合でも、抵抗Ｒ１ｎ，Ｒ２ｎの抵抗値を、
Ｒ１ｎ＝Ｒ２ｎ＝Ｒ
とすれば、電流検出器ＣＴｎに流れる電流Ｉｓは、
−Ｅｄ／Ｒ＜Ｉｓ＜Ｅｄ／Ｒ
の範囲にあるので、この範囲の電流値を故障と設定することで、素子故障を検出することが可能となる。また、素子故障を検出したときは、素子へのオン，オフ信号をすべてオフ状態とし、電力変換装置の運転を停止することが望ましい。
【００１６】
さらに、素子Ｑ１ｎが直流電圧Ｅｄを全電圧を持った場合においても、電流検出器ＣＴｎに流れる電流の方向（電流極性）とオン，オフ信号との関係から、素子故障を検出することができる。例えば、図７で素子Ｑ２ｎにオン信号ＯＮ２を与えたとき、ＣＴｎに流れる電流の方向が図８（ａ）ならば正常とし、図８（ｂ）の場合は異常と判定する。
また、図６（ｂ）に示すように、素子Ｑ１ｎが破壊したときも同様で、この場合に素子Ｑ２ｎがオン信号によりオンすると短絡が発生するが交流出力電圧により、ＣＴｎに流れる電流値（大きさ）Ｉｓを検出することで、素子Ｑ１ｎの破壊を同様にして検出することができる。
【００１７】
図９はこの発明の第２の実施の形態を説明するための説明図である。これは、スイッチング素子を複数個直列に接続する例として、２個の例を示している。つまり、各ＩＧＢＴＱ１１ｎ，Ｑ１２ｎ，Ｑ２１ｎ，Ｑ２２ｎには、それぞれ並列に抵抗Ｒ１１ｎ，Ｒ１２ｎ，Ｒ２１ｎ，Ｒ２２ｎが接続されている。各ＩＧＢＴと並列に接続されている抵抗のそれぞれに共通する線に、電流検出器ＣＴ１ｎ，ＣＴ２ｎ，ＣＴ１２ｎが挿入されている。図９の動作原理を図１０〜１２に示す。
【００１８】
図９，１０は先の図４，５にそれぞれ対応しており、したがって電流検出器ＣＴ１２ｎで検出される電流値Ｉｓは図４，５の場合と同様に、
Ｉｓ＝２Ｅｄ／（Ｒ２１ｎ＋Ｒ２２ｎ）…図９（ａ），（ｂ）の場合
＝２Ｅｄ／（Ｒ１１ｎ＋Ｒ１２ｎ）…図９（ｃ），（ｄ）の場合
となる。ここで、計算を簡単にするため、
Ｒ１１ｎ，Ｒ１２ｎ，Ｒ２１ｎ，Ｒ２２ｎ＝Ｒ
とすれば、Ｉｓ＝２Ｅｄ／（２Ｒ）＝Ｅｄ／Ｒ
となり、
図５の場合とまったく同様にして検出が可能なことは明らかである。
【００１９】
図１１に故障の場合の例を示す。
図９（ａ），（ｂ），（ｃ），（ｄ）の状態では、電流検出器ＣＴ１ｎ，ＣＴ２ｎで検出される電流は、いずれも「０」である。図１１で、例えばＱ２２ｎが破壊したとすると、ＣＴ２ｎに２Ｅｄ／Ｒの電流が検出される。これにより、素子故障をその部位とともに検出することが可能となる。各部位の故障時における電流検出器の電流（大きさ）と向き（極性）との関係を、図１２に示す。これは図９（ａ）の場合であるが、図９（ｂ），（ｃ），（ｄ）の各場合についても同様にして、電流検出器の電流と向きから、素子故障をその部位とともに検出することが可能となる。
【図面の簡単な説明】
【００２０】
【図１】この発明の実施の形態を示す回路図
【図２】図１の１相分の半導体素子に並列接続される抵抗の接続態様説明図
【図３】図２で電流検出器を接続した場合を示す回路図
【図４】図３の動作状態の遷移説明図
【図５】図１の動作説明図
【図６】図３の短絡電流経路説明図
【図７】図１の故障時の動作説明図
【図８】図３の素子故障時の動作説明図
【図９】各アームが複数素子からなる場合の動作状態の遷移説明図
【図１０】各アームが複数素子からなる場合の動作説明図
【図１１】１相分が故障した場合の動作説明図
【図１２】故障素子と検出値との関係説明図
【図１３】電力変換装置の従来例を示す構成図
【図１４】従来の電圧検出回路の具体例を示す回路図
【図１５】図１３の動作説明図
【図１６】従来例の課題を説明する説明図
【符号の説明】
【００２１】
Ｑ１１，Ｑ１２，Ｑ１３，Ｑ２１，Ｑ２２，Ｑ２３，Ｑ１ｎ，Ｑ２ｎ…ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）、ＣＴ１，ＣＴ２，ＣＴ３，ＣＴｎ，ＣＴ１ｎ，ＣＴ２ｎ，ＣＴ１２ｎ…電流検出器、Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２，Ｒ１３，Ｒ２３，Ｒ１ｎ，Ｒ２ｎ，Ｒ１１ｎ，Ｒ１２ｎ，Ｒ２１ｎ，Ｒ２２ｎ…抵抗、Ｅｄ…直流電源。
【図１】
2005102443.tif 000003
【図２】
2005102443.tif 000004
【図３】
2005102443.tif 000005
【図４】
2005102443.tif 000006
【図５】
2005102443.tif 000007
【図６】
2005102443.tif 000008
【図７】
2005102443.tif 000009
【図８】
2005102443.tif 000010
【図９】
2005102443.tif 000011
【図１０】
2005102443.tif 000012
【図１１】
2005102443.tif 000013
【図１２】
2005102443.tif 000014
【図１３】
2005102443.tif 000015
【図１４】
2005102443.tif 000016
【図１５】
2005102443.tif 000017
【図１６】
2005102443.tif 000018