(57)【要約】【課題】層間絶縁膜に設けられたトレンチ又はホールの側壁に、誘電率の低いＳｉＣｘＨｙまたはＳｉＯＣｘＨｙからなるスペーサーを形成することにより、トレンチ又はホールの臨界寸法損失を防止し且つ誘電率を減少させて寄生キャパシタンスを最小化し、ＲＣ遅延とクロストークを抑えて素子の動作速度を向上させることが可能な半導体素子の製造方法を提供する。【解決手段】半導体素子を形成するためのいろいろの要素が設けられた半導体基板と、基板上の層間絶縁膜と、層間絶縁膜に形成されたデュアルダマシンパターンと、デュアルダマシンパターンの側壁に形成されたＳｉＣｘＨｙ膜スペーサーとを含む。【選択図】図２
2005026654.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子を形成するための複数種類の要素が設けられた半導体基板と、
前記半導体基板上の層間絶縁膜と、
前記層間絶縁膜に形成されたデュアルダマシンパターンと、
前記デュアルダマシンパターンの側壁に形成されたＳｉＣｘＨｙ膜スペーサーとを含む半導体素子。
【請求項２】
半導体素子を形成するための複数種類の要素が設けられた半導体基板と、
前記半導体基板上の層間絶縁膜と、
前記層間絶縁膜に形成されたデュアルダマシンパターンと、
前記デュアルダマシンパターンの側壁に形成されたＳｉＯＣｘＨｙ膜スペーサーとを含む半導体素子。
【請求項３】
半導体素子を形成するための複数種類の要素が設けられた半導体基板上に層間絶縁膜を形成する段階と、
前記層間絶縁膜にコンタクトホールを形成する段階と、
前記コンタクトホールの側壁にＳｉＣｘＨｙ膜スペーサーを形成する段階とを含む半導体素子の製造方法。
【請求項４】
前記ＳｉＣｘＨｙ膜スペーサーは、全体上部にＳｉＣｘＨｙ膜を形成した後、スペーサーエッチング工程で前記デュアルダマシンパターンの側壁にのみ前記ＳｉＣｘＨｙ膜を残留させて形成することを特徴とする請求項３記載の半導体素子の製造方法。
【請求項５】
前記ＳｉＣｘＨｙ膜が３ＭＳ又は４ＭＳで形成されることを特徴とする請求項３記載の半導体素子の製造方法。
【請求項６】
前記ＳｉＣｘＨｙ膜はＰＥＣＶＤ装備で２００℃以上、且つ４００℃以下の温度と１Torr以上、且つ１０Torr以下の圧力を維持し、Ａｒ又はＨｅのような不活性ガスを供給しながら１００Ｗ以上、且つ１０００Ｗ以下のＲＦパワーを印加して形成する請求項３ないし５のいずれか１項に記載の半導体素子の製造方法。
【請求項７】
前記ＳｉＣｘＨｙ膜スペーサーをＳｉＯＣｘＨｙ膜に形成する段階をさらに含むことを特徴とする請求項３記載の半導体素子の製造方法。
【請求項８】
前記ＳｉＯＣｘＨｙ膜は１Torr以上、且つ１０Torr以下の圧力で酸化剤ガスを供給しながら、１００Ｗ以上、且つ１０００Ｗ以下のＲＦパワーで前記ＳｉＣｘＨｙ膜スペーサーをプラズマ処理して形成することを特徴とする請求項７記載の半導体素子の製造方法。
【請求項９】
前記酸化剤ガスがＮ２Ｏであることを特徴とする請求項８記載の半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及びその製造方法に係り、特に金属配線間の寄生キャパシタンスを減少させることが可能な半導体素子及びその製造方法に関する。  
【背景技術】
【０００２】
素子の集積度が高くなって金属配線間の間隔が狭くなるにつれて、金属配線間の絶縁膜が誘電体膜として作用して寄生キャパシタンス(Parasitic capacitance)が発生する。寄生キャパシタンスが発生すると、ＲＣ遅延とクロストーク(Crosstalk)が激しくなって素子の信号処理速度が低下するという問題点が生ずる。
【０００３】
一方、現在ダマシン方法で金属配線を形成する場合、エッチング工程を行った後、洗浄工程を行う間、洗浄液によって臨界寸法損失(Critical Dimension loss)が発生して寄生キャパシタンスがさらに増加する。臨界寸法損失の発生を防止するために、層間絶縁膜に設けられたトレンチ又はホールの側壁にシリコン窒化物スペーサー(silicon nitride spacer)を形成している。ところが、シリコン窒化膜は、誘電率が高くて洗浄液によって完全に除去されずに残留する場合、臨界寸法損失を減らしても金属配線間の全体平均誘電率が増加するという問題点がある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
したがって、本発明の目的は、層間絶縁膜に設けられたトレンチ又はホールの側壁に、誘電率の低いＳｉＣｘＨｙまたはＳｉＯＣｘＨｙからなるスペーサーを形成することにより、トレンチ又はホールの臨界寸法損失を防止し且つ誘電率を減少させて寄生キャパシタンスを最小化し、ＲＣ遅延とクロストーク(Crosstalk)を抑えて素子の動作速度を向上させることが可能な半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明の実施例に係る半導体素子は、半導体素子を形成するためのいろんな要素（複数種類の要素）が設けられた半導体基板と、該半導体基板上の層間絶縁膜と、層間絶縁膜に形成されたデュアルダマシンパターンと、デュアルダマシンパターンの側壁に形成されたＳｉＣｘＨｙ膜スペーサーとを含む。
【０００６】
本発明の他の実施例に係る半導体素子は、半導体素子を形成するためのいろいろの要素（複数種類の要素）が形成された半導体基板と、基板層の層間絶縁膜と、層間絶縁膜に形成されたデュアルダマシンパターンと、デュアルダマシンパターンの側壁に形成されたＳｉＯＣｘＨｙ膜スペーサーとを含む。
【０００７】
本発明の実施例に係る半導体素子の製造方法は、半導体素子を形成するためのいろいろの要素（複数種類の要素）が設けられた半導体基板上に層間絶縁膜を形成する段階と、層間絶縁膜にコンタクトホールを形成する段階と、コンタクトホールの側壁にＳｉＣｘＨｙ膜スペーサーを形成する段階とを含む。
【０００８】
前記において、ＳｉＣｘＨｙ膜スペーサーは、全体上部にＳｉＣｘＨｙ膜を形成した後、スペーサーエッチング工程でデュアルダマシンパターンの側壁にのみＳｉＣｘＨｙ膜を残留させて形成することができる。この際、ＳｉＣｘＨｙ膜は３ＭＳ又は４ＭＳで形成することができ、ＰＥＣＶＤ装備で２００℃以上、且つ４００℃以下温度と１Torr以上、且つ１０Torr以下の圧力を維持し、Ａｒ又はＨｅのような不活性ガスを供給しながら１００Ｗ以上、且つ１０００Ｗ以下のＲＦパワーを印加して形成することができる。
【０００９】
一方、ＳｉＣｘＨｙ膜スペーサーをＳｉＯＣｘＨｙ膜に形成する段階をさらに含むことができる。ＳｉＯＣｘＨｙ膜は１Torr以上、且つ１０Torr以下の圧力で酸化剤ガスを供給しながら、１００Ｗ以上、且つ１０００Ｗ以下のＲＦパワーでＳｉＣｘＨｙ膜スペーサーをプラズマ処理して形成することができる。この際、酸化剤ガスとしてＮ２Ｏガスを使用することができる。
【発明の効果】
【００１０】
本発明は、層間絶縁膜に設けられたトレンチ又はホールの側壁に誘電?の低いＳｉＣｘＨｙ又はＳｉＯＣｘＨｙからなるスペーサーを形成することにより、トレンチ又はホールの臨界寸法損失を防止し且つ誘電率を減少させて寄生キャパシタンスを最小化し、ＲＣ遅延とクロストークを抑制して素子の動作速度を向上させることができる。
【００１１】
また、既存のＰＥＣＶＤ装備にアルキルシラン(Alkyl Silane)ガスラインのみ設置すればＳｉＣｘＨｙ膜を形成することができるので、装備投資費用を大幅に節減することができる。
【発明を実施するための最良の形態】
【００１２】
以下、添付図面を参照して本発明に係る実施例を詳細に説明する。ところが、本発明は、下記の実施例に限定されるものではなく、様々な変形実現が可能である。これらの実施例は本発明の開示を完全にし、当技術分野で通常の知識を有する者に本発明の範疇を知らせるために提供されるものである。本発明の範囲は特許請求の範囲によって理解されるべきである。
【００１３】
一方、ある膜が他の膜又は半導体基板の「上」にあると記載される場合、前記ある膜は前記他の膜或いは半導体基板に直接接触して存在することができ、あるいはその間に第３の膜が介在されることもできる。また、図面において、各層の厚さ又は大きさは説明の便宜及び明確性のために誇張された。図面上において、同一の符号は同一の要素を指す。
【００１４】
図１及び図２は本発明の実施例に係る半導体素子の製造方法を説明するための素子の断面図である。
【００１５】
図１（ａ）を参照すると、半導体素子を形成するためのいろいろの要素（図示しない複数種類の要素）が設けられた半導体基板101上に層間絶縁膜102を形成した後、層間絶縁膜102にコンタクトホール、トレンチ又はこれらからなるデュアルダマシンパターン（図面ではコンタクトホールで表示されている）103を形成する。ここで、半導体素子を形成するためのいろいろの要素としてはトランジスター、フラッシュメモリ素子、接合部又は下部金属配線を含むことができる。
【００１６】
図１（ｂ）を参照すると、全体上部にＳｉＣｘＨｙ膜104を形成する。この際、ＳｉＣｘＨｙ膜104は３ＭＳ(Tri-Methyl Silane)又は４ＭＳ(Tetra-Methyl Silane)を用いて５０Å〜２００Åの厚さに形成することができる。一方、ＳｉＣｘＨｙ膜104はＰＥＣＶＤ（プラズマ化学気相蒸着）装備で２００℃以上、且つ４００℃以下の温度で１Torr以上、且つ１０Torr以下の圧力を維持し、Ａｒ又はＨｅのような不活性ガスを供給しながら、１００Ｗ以上、且つ１０００Ｗ以下のＲＦパワー（高周波出力）を印加して形成することができる。すると、下記化学式１のような反応によってＳｉＣｘＨｙ膜104が形成される。
【００１７】
〔化学式１〕
アルキルシラン(ＳｉＨ(ＣＨ３)３又はＳｉＨ(ＣＨ２)４)＋不活性ガス(Ｈｅ又はＡｒ)→ＳｉＣｘＨｙ＋排出ガス
【００１８】
図２（ａ）を参照すると、全面エッチング工程のようなスペーサーエッチングを行ってデュアルダマシンパターンとなるコンタクトホール103の側壁にのみＳｉＣｘＨｙ膜を残留させ、ＳｉＣｘＨｙ膜スペーサー104aを形成する。ＳｉＣｘＨｙ膜は層間絶縁膜102とはエッチング選択比が異なるため、コンタクトホール103の側壁エッチングを防止して臨界寸法損失を防止することができる。また、誘電率もシリコン酸化膜と同様の４.０〜４.５なので、誘電率の増加を防止して寄生キャパシタンスの増加を防止することができる。
【００１９】
図２（ｂ）を参照すると、誘電率をよりさらに低めるために、図２（ａ）のＳｉＣｘＨｙ膜スペーサー104aをＳｉＯＣｘＨｙ膜105に形成することもできる。ＳｉＯＣｘＨｙ膜105はＳｉＣｘＨｙ膜スペーサー104aをプラズマ処理して形成することができる。プラズマ処理は圧力１Torr以上、且つ１０Torr以下の範囲でＮ２Ｏのような酸化剤ガス(oxidant gas)を供給しながら１００Ｗ以上、且つ１０００Ｗ以下のＲＦパワーを印加して形成することができる。この際、酸化剤ガスの供給流量は５００sccm〜４０００sccmに設定することができる。すると、下記化学式２のような反応によってＳｉＣｘＨｙ膜スペーサー104aがＳｉＯＣｘＨｙ膜105に形成される。
【００２０】
〔化学式２〕
ＳｉＣｘＨｙ＋酸化剤ガス(Ｎ２Ｏ)→ＳｉＯＣｘＨｙ＋排出ガス
【００２１】
このようにＳｉＯＣｘＨｙ膜105を形成すると、ＳｉＯＣｘＨｙ膜105の誘電率は約２.７なので、誘電率をよりさらに減少させることができる。一方、ＳｉＣｘＨｙ膜をプラズマ処理する前に洗浄工程を行うこともできる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施例に係る半導体素子の製造方法を説明するための素子の断面図である。
【図２】本発明の実施例に係る半導体素子の製造方法を説明するための素子の断面図である。
【符号の説明】
【００２３】
１０１    半導体基板
１０２    層間絶縁膜
１０３    コンタクトホール
１０４    ＳｉＣｘＨｙ膜
１０４ａ    ＳｉＣｘＨｙ膜スペーサー
１０５    ＳｉＯＣｘＨｙ膜
【図１】
2005026654.tif 000003
【図２】
2005026654.tif 000004