(57)【要約】【課題】  トランジスタの提供。【解決手段】  以下の特徴の少なくとも一つを具えたトランジスタである：第１に、ゲート電極がゲート導線の外部に突出して全体のトランジスタが各トランジスタを接続するゲート導線の外側に位置する。第２に、半導体層の基板上の投影が完全にゲートの基板上の投影の内側に位置する。第３に、ドレインが横向きにゲートを跨ぎ、並びにドレインとゲートの重畳部分のベース上の投影が完全にゲートの基板上の投影の内側に位置する。第４に、ゲート導線、ゲート、ソース及びドレインの間の距離が、ゲート−ドレイン容量とゲート−ソース容量の変化が、アライメント偏差により明らかな影響を受けないように調整される。【選択図】        図９
2005175379.tif 000002
【特許請求の範囲】
【請求項１】
第１から第５導体構造を具え、
第１導体構造は、基板の上に位置し、
第２導体構造は該基板の上に位置し、並びに第２導体構造の基板上の投影が第１導体構造の基板上の投影と相互に交叉し、
第３導体構造は基板の上に位置し、並びに第１導体構造と接触し、第３導体構造の基板上の投影は第２導体構造の基板上の投影と相互に分離し、
第４導体構造は基板の上に位置し、並びに第２導体構造と接触し、第４導体構造の基板上の投影は第１導体構造の基板上の投影と相互に分離しているが、第４導体構造の基板上の投影と第３導体構造の基板上の投影は相互に交叉し、
第５導体構造は基板の上に位置し、第５導体構造の基板上の投影の一部は第４導体構造の基板上の投影と相互に重畳するが、第５導体構造の基板上の投影は、第１導体構造、第２導体構造及び第３導体構造の基板上の投影といずれも相互に分離していることを特徴とする、トランジスタ。
【請求項２】
請求項１記載のトランジスタにおいて、第５導体構造の基板上の投影が第４導体構造の第２導体構造と不接触の一端の基板上の投影と不接触であることを特徴とする、トランジスタ。
【請求項３】
請求項１記載のトランジスタにおいて、第５導体構造の基板上の投影が第４導体構造の基板上の投影の内部に完全に位置することを特徴とする、トランジスタ。
【請求項４】
請求項１記載のトランジスタにおいて、第５導体構造の基板上の投影及び第４導体構造の基板上の投影がいずれもほぼ平行四辺形であることを特徴とする、トランジスタ。
【請求項５】
表面を複数のダイ領域で組成したアレイに分けることができるウエハーを提供するステップ、
第１から第３マスクを提供し、第１マスクのパターンは第１線状パターンと第１線状パターンの一側に位置し並びに第１線状パターンと接触する第１ブロックパターンとし、第２マスクのパターンは第２線状パターンと第２線状パターンの側方に位置し並びに第２線状パターンと接触する第２ブロックパターンとし、第３マスクのパターンは環状パターンとするステップ、
第１から第３マスクを使用し、トランジスタパターンをダイ領域に形成し、任意のマスクの第１線状パターン方向に沿ったアライメント偏差量を第１移動量とし、任意のマスクの第２線状パターン方向に沿ったアライメント偏差量を第２移動量とし、且つトランジスタパターンを以下の要求、即ち、
第１マスクのパターンと第２マスクのパターンの一部が重畳し、これにより第１線状パターンと第２線状パターンの一部が重畳し、第１ブロックパターンと第２ブロックパターンの一部が重畳し、第１線状パターンと第２ブロックパターンが完全に分離し、第２線状パターンと第１ブロックパターンが完全に分離し、
該第１マスクのパターンと第３マスクのパターンが完全に分離し、
該第２マスクのパターンと第３マスクのパターンが一部重畳し、これにより環状パターンと第２ブロックパターンの一部が重畳するが、環状パターンと第２線状パターンは完全に分離し、並びに環状パターンと第２ブロックパターンの重畳部分及び第２線状パターンと第２ブロックパターンの接触部分がそれぞれ第１ブロックパターンと第２ブロックパターンの重畳部分の相互に反対の両側に位置する、
以上の要求に符合するようにするステップ、
該マスクを反復使用し、各ダイ領域にトランジスタパターンを形成するステップ、
以上のステップを具えたことを特徴とする、トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はトランジスタのレイアウトに係り、特に、薄膜トランジスタ（ＴＦＴ）のレイアウトとレイアウト方法に関する。
【背景技術】
【０００２】
現在の電子製品中、トランジスタの使用は往々にして単独使用ではなく、アレイを形成する。例えば、図１に示されるメモリアレイは、導線１１と導線１２が交錯して形成され、そのうち、各導線１１はいずれも複数のゲートとされ、各導線１２はいずれも複数のソースとドレインとされ、これにより隣り合うトランジスタのソース／ドレインが相互に関係する。また、図２に示されるアレイでは、導線１３、導線１４、導体１５が総合的に形成し、導線１３と導線１４は相互に交錯し、異なる導線１３／１４の交錯部分にあって、導線１３の突出部分、導線１４と交錯部分付近に位置する導体１５がトランジスタを形成し、異なるトランジスタを独立運転させるため、導線１３、導線１４及び導体１５は、通常相互に独立している（個別に形成される）。
【０００３】
電子装置の製造過程で、通常基板１６は複数のセル１７に分けられ、まずマスクを使用して必要な電子装置がセル１７に形成され、さらに重複して必要な電子装置が各セル１７に形成され、その後、基板１６が分割されて並びに各セル１７にそれぞれパッケージ等の工程が行なわれる。明らかに、マスクは必要なパターン（例えばゲートパターン、ソースパターンとドレインパターン）をセル１７に転写するのに用いられ、もしマスクのアライメントが不正確であると、同一のマスクの異なるセル１７にあってのアライメント偏差が不一致となったり、或いは同じセル１７中の異なるアスクのアライメント偏差が不一致となり、これらはいずれも異なるセルの形成する電子装置の性能の違いをもたらす。
【０００４】
必要なマスク数が多い場合はこのような欠点が発生しやすい。図２に示されるように、異なるセル１７中のゲートマスク、ドレインマスクとソースマスクのアライメント偏差が異なると、図３から図８に示されるように、異なるセル１７中のゲートとドレインの重畳面積が異なるものとなり、異なるゲート−ドレイン容量（Ｃｇｄ）及び又はゲート−ソース容量（Ｃｇｓ）を引き起し、これにより異なるセル１７のトランジスタ性能が異なるものとなる。例えば、もし図示されるトランジスタアレイがディスプレイの画素アレイを制御するのに応用されると、異なるトランジスタの容量の違いは同一グレースケール画面下での異なる領域の輝度の違い、即ちいわゆるスポットムラ（ｓｐｏｔ  ｍｕｒａ）をもたらす。
【０００５】
この問題に対しての、直接の解決方法は、毎回マスクを使用する時のアライメント偏差量を無視できるほどに小さくする方法であるが、それにかかるコストと技術の困難度は非常に高い。このため、周知の技術では、通常、別の角度から問題を解決している。即ち、ゲート、ソース及びドレインのパターンを改変し、アライメント偏差量の引き起こす変化を無視できるほどに小さくする。例えば、ゲートの面積を増してゲート容量（Ｃｓ）を増し、異なるゲート−ドレイン容量と異なるゲート−ソース容量の引き起こすトランジスタ作業電圧変化量を減らす。或いは、ドレインパターンを改変してゲート−ドレイン容量の変化量を改変する。
【０００６】
このような周知の技術は、トランジスタの面積を増して軽量化、薄型化、コンパクト化の傾向に違反するものではなく、マスクアライメント偏差変化量を減らすだけであるが、変化量の発生を有効に防止できるものではない。このため、なおも図２に示されるトランジスタアレイのレイアウトを改修してこのようなトランジスタの性能がマスクアライメント偏差量の影響を受けないようにする必要がある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の主要な目的は、露光工程を改変せず、また、トランジスタアレイの形成過程を制限しない前提下で、ゲートとドレインの重畳面積が、ゲートマスクとドレインマスク間のアライメント偏差量に伴い変化しないようにすることにより、トランジスタアレイの性能を確保することにある。
【０００８】
本発明のもう一つの主要な目的は、不良なトランジスタの影響を簡単に消去できるトランジスタアレイを提供することにある。
【課題を解決するための手段】
【０００９】
請求項１の発明は、第１から第５導体構造を具え、
第１導体構造は、基板の上に位置し、
第２導体構造は該基板の上に位置し、並びに第２導体構造の基板上の投影が第１導体構造の基板上の投影と相互に交叉し、
第３導体構造は基板の上に位置し、並びに第１導体構造と接触し、第３導体構造の基板上の投影は第２導体構造の基板上の投影と相互に分離し、
第４導体構造は基板の上に位置し、並びに第２導体構造と接触し、第４導体構造の基板上の投影は第１導体構造の基板上の投影と相互に分離しているが、第４導体構造の基板上の投影と第３導体構造の基板上の投影は相互に交叉し、
第５導体構造は基板の上に位置し、第５導体構造の基板上の投影の一部は第４導体構造の基板上の投影と相互に重畳するが、第５導体構造の基板上の投影は、第１導体構造、第２導体構造及び第３導体構造の基板上の投影といずれも相互に分離していることを特徴とする、トランジスタとしている。
請求項２の発明は、請求項１記載のトランジスタにおいて、第５導体構造の基板上の投影が第４導体構造の第２導体構造と不接触の一端の基板上の投影と不接触であることを特徴とする、トランジスタとしている。
請求項３の発明は、請求項１記載のトランジスタにおいて、第５導体構造の基板上の投影が第４導体構造の基板上の投影の内部に完全に位置することを特徴とする、トランジスタとしている。
請求項４の発明は、請求項１記載のトランジスタにおいて、第５導体構造の基板上の投影及び第４導体構造の基板上の投影がいずれもほぼ平行四辺形であることを特徴とする、トランジスタとしている。
請求項５の発明は、表面を複数のダイ領域で組成したアレイに分けることができるウエハーを提供するステップ、
第１から第３マスクを提供し、第１マスクのパターンは第１線状パターンと第１線状パターンの一側に位置し並びに第１線状パターンと接触する第１ブロックパターンとし、第２マスクのパターンは第２線状パターンと第２線状パターンの側方に位置し並びに第２線状パターンと接触する第２ブロックパターンとし、第３マスクのパターンは環状パターンとするステップ、
第１から第３マスクを使用し、トランジスタパターンをダイ領域に形成し、任意のマスクの第１線状パターン方向に沿ったアライメント偏差量を第１移動量とし、任意のマスクの第２線状パターン方向に沿ったアライメント偏差量を第２移動量とし、且つトランジスタパターンを以下の要求、即ち、
第１マスクのパターンと第２マスクのパターンの一部が重畳し、これにより第１線状パターンと第２線状パターンの一部が重畳し、第１ブロックパターンと第２ブロックパターンの一部が重畳し、第１線状パターンと第２ブロックパターンが完全に分離し、第２線状パターンと第１ブロックパターンが完全に分離し、
該第１マスクのパターンと第３マスクのパターンが完全に分離し、
該第２マスクのパターンと第３マスクのパターンが一部重畳し、これにより環状パターンと第２ブロックパターンの一部が重畳するが、環状パターンと第２線状パターンは完全に分離し、並びに環状パターンと第２ブロックパターンの重畳部分及び第２線状パターンと第２ブロックパターンの接触部分がそれぞれ第１ブロックパターンと第２ブロックパターンの重畳部分の相互に反対の両側に位置する、
以上の要求に符合するようにするステップ、
該マスクを反復使用し、各ダイ領域にトランジスタパターンを形成するステップ、
以上のステップを具えたことを特徴とする、トランジスタの製造方法としている。
【発明の効果】
【００１０】
本発明は、露光工程を改変せず、また、トランジスタアレイの形成過程を制限しない前提下で、ゲートとドレインの重畳面積が、ゲートマスクとドレインマスク間のアライメント偏差量に伴い変化しないようにすることにより、トランジスタアレイの性能を確保する。
【００１１】
本発明は、不良なトランジスタの影響を簡単に消去できるトランジスタアレイを提供している。
【発明を実施するための最良の形態】
【００１２】
本発明の提供するトランジスタ、或いは本発明の提供するトランジスタアレイ中の各一つのトランジスタは、以下の特徴の少なくとも一つを具えているものとする。
第１：  ゲートがゲート導線の外部に突出し、これにより全体のトランジスタが各トランジスタを接続するゲート導線の外側に位置する。これにより、あるトランジスタに問題がある時、このトランジスタのゲートを切断し並びにこのトランジスタのソースとドレインを短絡させることにより、不良なトランジスタがその他の正常なトランジスタとの間に明らかな異なる変化を発生するのを防止できる。
第２：  本発明がＴＦＴに応用される場合、半導体層の基板上上の投影を制御し、完全にゲートの基板上の投影の内側に位置するようにする。これにより、光線が半導体層に照射する時に引き起こされる光リーク電流を大幅に減らし、これによりトランジスタの性能を高めることができる。
第３：  ドレインが横向きにゲートを跨ぎ、並びにドレインとゲートの重畳部分の基板上の投影が、完全にゲートの基板上の投影の内側に位置する。これにより、ゲートマスクとドレインマスクにアライメント偏差量が出現するが、アライメント偏差量を、ドレインとゲート重複部分の面積を明らかに改変するほど大きくしないことで、ゲート−ドレイン容量が明らかに変化しないようにすることができる。
第４：  ゲート導線、ゲート、ソースとドレインの間の距離により、ゲート−ドレイン容量とゲート−ソース容量を、個別にゲート、ソース及びドレインを露光させるマスクのアライメント偏差により発生する変化量により明らかに変化しないようにする。簡単に言うと、ここでは重畳部分の面積がアライメント偏差量の発生により明らかに変化しないようにし、また、未重畳部分がアライメント偏差量により重畳しないようにする。
【００１３】
以下に具体的実施例を表示するが、これは本発明の請求範囲を制限するものではなく、図面も本発明の提出するトランジスタ（トランジスタアレイ）の各組成ユニットの形状、相対角度、相対距離、相対位置等の細部を制限するものではない。並びに以下の実施例の各種の可能な変化は、特に説明文中に一緒に成立する必要があると記載される場合以外は、このような可能な変化はいずれも相互に独立し、必要に応じて混合可能である。
【実施例１】
【００１４】
本発明の実施例１はトランジスタである。図９と図１０に示されるように、それは少なくとも第１導体構造２１、第２導体構造２２、第３導体構造２３、第４導体構造２４、第５導体構造２５を具えている。そのうち、第１導体構造２１と第３導体構造２３はソースに対応し、第２導体構造２２と第４導体構造２４はゲートに対応し、第５導体構造２５はドレインに対応する。
【００１５】
図９と図１０に示されるように、第１導体構造２１は基板２０上に位置する。第２導体構造２２は基板２０上に位置し、並びに第２導体構造２２の基板２０上の投影は第１導体構造２１の基板２０上の投影と相互に交叉する。第３導体構造２３は基板２０上に位置し、並びに第１導体構造２１と接触し、第３導体構造２３の基板２０上の投影は第２導体構造２２の基板２０上の投影と相互に分離している。第４導体構造２４は基板２０上に位置し、並びに第２導体構造２２と接触し、第４導体構造２４の基板２０上の投影は第１導体構造２１の基板２０上の投影と相互に分離しているが、第４導体構造２４の基板２０上の投影と第３導体構造２３の基板２０上の投影は相互に交叉する。第５導体構造２５は基板２０上に位置し、第５導体構造２５の基板２０上の投影の一部は第４導体構造２４の基板２０上の投影と相互に重畳するが、第１導体構造２１、第２導体構造２２及び第３導体構造２３の基板２０上の投影は、いずれも第５導体構造２５の基板２０上の投影と相互に分離している。
【００１６】
あきらかに、本実施例の主要な特徴の一つは、第５導体構造２５（ドレイン）が第４導体構造２４（ゲート）を跨ぎ、ゲートとドレイン間の重畳面積がドレインマスクとゲートマスクのアライメント偏差量の変化により減ることにある。これにより、本実施例では、厳格には第５導体構造２５と第４導体構造２４の相対位置を制限しない。一般に、ドレインに接続する導線（例えば金属コンタクト）の形成と短絡防止に便利なように、第５導体構造２５の基板２０上の投影と第２導体構造２２の基板２０上の投影を、第３導体構造２３の基板２０上の投影の両側に位置させる。
【００１７】
あきらかに、本発明のもう一つの主要な特徴は、第３導体構造２３（ソース）と第４導体構造２４（ゲート）がいずれも第１導体構造２１（ソース導線）と第２導体構造２２（ゲート導線）の外部に位置していることである。これにより、マスクアライメント偏差等の因子によりあるトランジスタの性能に問題が生じる時、本実施例は先にレーザー補修等の方式を利用し、ゲートを切断してこのトランジスタがゲート導線の影響を受けないようにし、さらにこのトランジスタのソースとドレインを短絡させてトランジスタがソース−ドレイン間の電流流動に対して明らかな影響を形成しないようにする。当然、本実施例はレーザー補修等の方式を利用し、ゲートとソースをいずれも切断し、この不良なトランジスタに完全に変化を発生させないようにすることも可能である。ここにあって、この導体構造の切断が必要かどうかは、全体のトランジスタアレイ（或いは全体の電子装置、例えば薄膜プラズマディスプレイの薄膜トランジスタアレイと画素アレイ）の実際のレイアウトにより定められ、本実施例では関係する細部を限定しない。
【００１８】
さらに、本実施例の目的は、ドレインとゲート間の相対移動（マスクアライメント偏差量により引き起こされる）のゲート−ドレイン容量に対する影響を減らすことにある。本実施例は図１１に示されるように、第５導体構造２５の基板２０上の投影が、直接第４導体構造２４の基板２０上の投影に接触可能で、ただし、該第５導体構造２５の基板２０上の投影と第２導体構造２２の基板２０上の投影は、第３導体構造２３の基板２０上の投影の両側に位置する。且つ、第５導体構造２５の基板２０上の投影は第４導体構造２４の基板２０上の投影と接触する位置にあり、第２導体構造２２の基板２０上の投影との間に相対距離Ｘは、実際の工程のマスクアライメント偏差量Ｚ（図示せず）により決定される。正常操作下で、ドレインマスクとゲートマスク間の最大マスクアライメント偏差量がＺであると、上述の相対距離ＸはＺ以上である。
【００１９】
当然、図１２に示されるように、本実施例の別の可能な変化によると、第５導体構造２５の基板２０上の投影が、完全に第４導体構造２４の基板２０上の投影の内側に位置し、マスクアライメント偏差量Ｚの引き起こす第５導体構造２５の移動が第５導体構造２５と第４導体構造２４の重畳面積を明らかに改変することがない。当然、重畳面積を完全に不変とする必要がある場合は、第５導体構造２５の基板２０上の投影と第４導体構造２４の各辺縁の基板２０上の投影の間の相対距離Ｙは、正常運転下の最大マスクアライメント偏差量Ｚ以上となりうる。
【００２０】
さらに、図１３に示されるように、第５導体構造２５の基板２０上の投影が完全には第４導体構造２４の基板２０上の投影に位置しない時、第５導体構造２５の基板２０上の投影のある部分は、第４導体構造２４の基板２０上の投影の第２導体構造２２の基板２０上の投影に未接触の一端に接触しない。
【００２１】
このほか、マスクアライメント偏差量が明らかな容量の変化を引き起こさないようにするため、図１４と図１５に示されるように、第４導体構造２４の基板２０上の投影を、第５導体構造２５のものと、ほぼ平行四辺形としてもよい。
【００２２】
このほか、もし本実施例が基板２０に更に半導体層を具えたトランジスタに応用される時、本実施例は、半導体層２６が基板２０の上方に位置し、並びに電気的に第３導体構造２３と第５導体構造２５に接続され、並びに図１６に示されるように、半導体層２６の基板２０上の投影の極めて大きな部分が、第４導体構造２４の基板２０上の投影の内部に位置する。これにより、大幅に半導体層２６の光線照射を受ける確率を減らし、これにより大幅に光リーク電流を減らし、トランジスタ性能が不必要な光リーク電流の出現により悪くなる可能性を減らす。
【実施例２】
【００２３】
本発明の別の実施例は、トランジスタである。図１７に示されるように、それは少なくとも、第１導体構造３１、第２導体構造３２、第３導体構造３３、第４導体構造３４を具えている。そのうち、第１導体構造３１と第３導体構造３３はソースに対応し、第２導体構造３２はゲートに対応し、第４導体構造３４はドレインに対応する。
【００２４】
図１７に示されるように、第１導体構造３１は基板３０上に位置する。第２導体構造３２は基板３０上に位置し、並びに第２導体構造３２の基板３０上の投影は第１導体構造３１の基板３０上の投影と相互に交叉する。第３導体構造３３は基板３０上に位置し、並びに第１導体構造３１と接触し、第３導体構造３３の基板３０上の投影は第２導体構造３２の基板３０上の投影の内部に完全に位置している。第４導体構造３４は基板３０上に位置し、第４導体構造３４の基板３０上の投影は第３導体構造３３の基板３０上の投影及び第１導体構造３１の基板３０上の投影といずれも相互に分離し、第４導体構造３４の基板３０上の投影は、完全に第２導体構造３２の基板３０上の投影の内部に位置し、並びに第４導体構造３４の基板３０上の投影は第３導体構造３３の基板３０上の投影とほぼ平行である。
【００２５】
本実施例の主要な特徴は、ドレインとされる第４導体構造３４が、ゲートとされる第２導体構造３２と完全に重畳し、並びに第４導体構造３４の基板３０上の投影が第２導体構造３２の基板３０上の投影の内部に完全に位置することにある。これにより、ドレインマスクとゲートマスクの間の正常な作業条件下でのアライメント偏差量が、もともと第２導体構造３２の基板３０上の投影の内部に完全に位置する予定の第４導体構造３４の基板３０上の投影を、完全に第２導体構造３２の基板３０上の投影の内部にあるようにし、ゲートとドレイン間の相対面積を一定に保持し、これによりゲート−ドレイン容量がマスクアライメント偏差により変化しないようにする。
【００２６】
明らかに、本実施例は先の実施例における、ゲートを使用して不良なトランジスタを分離する機能を提供しないが、本実施例はゲート−ドレイン容量を一定に確保でき、これにより本実施例はゲート−ドレイン容量変化により引き起こされる欠点、例えば薄膜トランジスタ液晶ディスプレイパネルのスポットムラ（ｓｐｏｔ  ｍｕｒａ）を改善、防止できる。
【００２７】
さらに、できるだけゲートとドレインの重畳面積がゲートとドレイン間の相対移動の影響を受けないようにするため、図１８に示されるように、本実施例は、第４導体構造３４の基板３０上の投影を第３導体構造３２の基板３０上の投影にほぼ平行な一側を、第４導体構造３４の基板３０上の投影の第１導体構造３１の基板３０上の投影に平行な一側より明らかに長くする。
【００２８】
さらに、図１９に示されるように、本実施例は更に第５導体構造３５を具えたものとなしうる。第５導体構造３５は基板３０上に位置し、並びに第４導体構造３４と接触し（両者がドレインを形成する）、第５導体構造３５の基板３０上の投影は、第３導体構造３３の基板３０上の投影及び第１導体構造３１の基板３０上の投影といずれも相互に分離している。第５導体構造３５の基板３０上の投影は、少なくとも一部が第２導体構造３２の基板３０上の投影の内部に位置する。第５導体構造３５の基板３０上の投影と、第３導体構造３３の基板３０上の投影は、第４導体構造３４の、相互に反対の二側に位置する。且つ第４導体構造３４の基板３０上の投影の、第５導体構造３５の基板３０上の投影に対向する一側は、一部が第５導体構造３５の基板３０上の投影と接触している。
【００２９】
明らかにこの実施例はドレインを接続する導線（導体プラグ）等を容易に形成できる。しかしゲート−ドレイン容量がマスクアライメント偏差量により変化を発生する可能性がある。このため、第４導体構造３４の基板３０上の投影面積を、最も好ましくは、第５導体構造３５の基板３０上の投影と第２導体構造３２の基板３０上の投影の重畳する面積よりも大きくする。これにより第５導体構造３５の基板３０上の投影と第２導体構造３２の基板３０上の投影の重畳部分の面積に、マスクアライメント偏差により引き起こされる変化の影響を減らすことができる。
【００３０】
このほか、本実施例が基板３０に半導体層３６が設けられたトランジスタに応用される時、本実施例は半導体層３６が基板３０の上方に位置させられ、並びに電気的に第３導体構造３３と第４導体構造３４に接続され、並びに図２０に示されるように、半導体層３６の基板３０上の投影は、完全に第２導体構造３２の基板３０上の投影の内部に位置する。こうして、大幅に半導体層が光線の照射を受ける確率を減らし、大幅に光リーク電流を減らし、トランジスタ性能が不必要な光リーク電流により低くなる可能性を減らすことができる。
【実施例３】
【００３１】
本発明のまた別の実施例はトランジスタの形成方法を提供する。図２１に示されるように、それは以下のステップを含む。
背景ブロック４１に示されるように、表面を複数のダイ領域で組成されたアレイに分けることができるウエハーを提供する。
準備ブロック４２に示されるように、ソースパターンに対応する第１マスク、ゲートパターンに対応する第２マスク及びドレインパターンに対応する第３マスクを提供する。そのうち、第１マスクのパターンは第１線状パターンと第１線状パターンの一側に位置し並びに第１線状パターンと接触する第１ブロックパターンとし、第２マスクのパターンは第２線状パターンと第２線状パターンの側方に位置し並びに第２線状パターンと接触する第２ブロックパターンとし、第３マスクのパターンは環状パターンとする。
パターン転写ブロック４３に示されるように、第１マスク、第２マスク及び第３マスクを使用し、トランジスタパターンをダイ領域に形成する。
パターン転写反復ブロック４４に示されるように、これらのマスクを反復使用し、各ダイ領域にトランジスタパターンを形成する。
【００３２】
強調しなければならないことは、トランジスタパターンは以下の要求に符合しなければならないということである。即ち、
（１）第１マスクパターンと第２マスクパターンの一部が重畳し、これにより第１線状パターンと第２線状パターンの一部が重畳し、第１ブロックパターンと第２ブロックパターンの一部が重畳し、第１線状パターンと第２ブロックパターンが完全に分離し、第２線状パターンと第１ブロックパターンが完全分離する。
（２）第１マスクのパターンと第３マスクのパターンが完全に分離する。
（３）第２マスクのパターンと第３マスクのパターンが一部重畳し、これにより環状パターンと第２ブロックパターンの一部が重畳するが、環状パターンと第２線状パターンは完全に分離し、並びに環状パターンと第２ブロックパターンの重畳部分及び第２線状パターンと第２ブロックパターンの接触部分がそれぞれ第１ブロックパターンと第２ブロックパターンの重畳部分の相互に反対の両側に位置する。
【００３３】
このほか、正常な製造過程中、任意のマスクの第１線状パターン方向に沿ったアライメント偏差量を第１移動量とし、任意のマスクの第２線状パターン方向に沿ったアライメント偏差量を第２移動量とすると、トランジスタパターンは以下の要求に符合しなければならない。即ち、
（１）環状パターンと第２ブロックパターンの重畳部分を第１部分パターンとすると、この第１部分パターンの第２ブロックパターンに対向する一側と第２ブロックパターンの間の距離が第１移動量より大きく、この第１部分パターンの第２ブロックパターンに対向し第２線状パターンと反対の一側の距離もまた第１移動量より大きく、並びに第１ブロックパターンの第２線状パターンに対向する一側と第２線状パターンの距離も第１移動量より大きい。
（２）第２ブロックパターンの第１線状パターンに対向する一側と第１線状パターンの間の距離が第２移動量より大きく、環状パターンの第１線状パターンに対向する一側と第１線状パターンの距離も第２移動量より大きい。
（３）環状パターンが第１線状パターンとほぼ平行な第２部分パターンと第３部分パターンを具えているならば、この第２部分パターンと第２ブロックパターンの距離が第２移動量より大きく、並びにこの第３部分パターンと第２ブロックパターンの距離もまた第２移動量より大きい。
【００３４】
当然、トランジスタが薄膜トランジスタである時、本実施例はさらに半導体層パターンを形成してトランジスタパターンの一部分とするステップを含む。この半導体層パターンは第１ブロックパターンと環状パターンに電気的に接続され、並びに半導体層パターンは完全に第２線状パターンの内部に位置する。
【００３５】
以上は本発明の好ましい実施例の説明であって、本発明の実施範囲を限定するものではなく、本発明に基づきなしうる細部の修飾或いは改変は、いずれも本発明の請求範囲に属するものとする。
【図面の簡単な説明】
【００３６】
【図１】周知の技術のトランジスタのレイアウトとよく見られる欠点の表示図である。
【図２】周知の技術のトランジスタのレイアウトとよく見られる欠点の表示図である。
【図３】周知の技術のトランジスタのレイアウトとよく見られる欠点の表示図である。
【図４】周知の技術のトランジスタのレイアウトとよく見られる欠点の表示図である。
【図５】周知の技術のトランジスタのレイアウトとよく見られる欠点の表示図である。
【図６】周知の技術のトランジスタのレイアウトとよく見られる欠点の表示図である。
【図７】周知の技術のトランジスタのレイアウトとよく見られる欠点の表示図である。
【図８】周知の技術のトランジスタのレイアウトとよく見られる欠点の表示図である。
【図９】本発明の実施例の可能な変化の表示図である。
【図１０】本発明の実施例の可能な変化の表示図である。
【図１１】本発明の実施例の可能な変化の表示図である。
【図１２】本発明の実施例の可能な変化の表示図である。
【図１３】本発明の実施例の可能な変化の表示図である。
【図１４】本発明の実施例の可能な変化の表示図である。
【図１５】本発明の実施例の可能な変化の表示図である。
【図１６】本発明の実施例の可能な変化の表示図である。
【図１７】本発明の別の実施例の可能な変化の表示図である。
【図１８】本発明の別の実施例の可能な変化の表示図である。
【図１９】本発明の別の実施例の可能な変化の表示図である。
【図２０】本発明の別の実施例の可能な変化の表示図である。
【図２１】本発明の実施例のフローチャートである。
【符号の説明】
【００３７】
１１、１２、１３、１４、１５  導線
１６  基板
１７  セル
２０  基板
２１  第１導体構造
２２  第２導体構造
２３  第３導体構造
２４  第４導体構造
２５  第５導体構造
２６  半導体層
３０  基板
３１  第１導体構造
３２  第２導体構造
３３  第３導体構造
３４  第４導体構造
３５  第５導体構造
３６  半導体層
４１  背景ブロック
４２  準備ブロック
４３  パターン転写ブロック
４４  パターン転写反復ブロック
【図１】
2005175379.tif 000003
【図２】
2005175379.tif 000004
【図３】
2005175379.tif 000005
【図４】
2005175379.tif 000006
【図５】
2005175379.tif 000007
【図６】
2005175379.tif 000008
【図７】
2005175379.tif 000009
【図８】
2005175379.tif 000010
【図９】
2005175379.tif 000011
【図１０】
2005175379.tif 000012
【図１１】
2005175379.tif 000013
【図１２】
2005175379.tif 000014
【図１３】
2005175379.tif 000015
【図１４】
2005175379.tif 000016
【図１５】
2005175379.tif 000017
【図１６】
2005175379.tif 000018
【図１７】
2005175379.tif 000019
【図１８】
2005175379.tif 000020
【図１９】
2005175379.tif 000021
【図２０】
2005175379.tif 000022
【図２１】
2005175379.tif 000023