(57)【要約】【課題】  通常の動作状態と低消費電力動作状態とでほぼ同じ特性が得られる演算増幅器を提供すること。【解決手段】  出力トランジスタＭ７に対して並列に出力トランジスタＭ８を接続すると共に、電流源トランジスタＭ９に対して並列に電流源トランジスタＭ１０を接続するようにしている。そして、出力トランジスタＭ７とＭ８のゲート間には切換回路３１を、電流源トランジスタＭ９とＭ１０のゲート間には切換回路３２をそれぞれ設けるようにしている。これにより、出力トランジスタＭ７，Ｍ８と電流源トランジスタＭ９，Ｍ１０を連動させて動作させたり、或いは出力トランジスタＭ８と電流源トランジスタＭ１０を非動作状態にできるようにした。【選択図】図４
2005204150.tif 000002
【特許請求の範囲】
【請求項１】
一対の差動手段により形成され、入力信号を増幅する差動増幅回路と、
第１の出力手段と、該第１の出力手段に対して並列に接続される第２の出力手段とにより形成され、上記差動増幅回路の出力を増幅する出力増幅回路と、
上記一対の差動手段と上記第１の出力手段にそれぞれ電流を供給する第１の電流供給手段と、該第１の電流供給手段に対して並列に接続され、上記第２の出力手段に電流を供給する第２の電流供給手段とにより形成される定電流回路と、
上記第２の出力手段と上記第２の電流供給手段を、上記第１の出力手段と上記第１の電流供給手段に連動させて動作させる動作状態、或いは非動作状態に切り替える切換回路と、
を備えたことを特徴とする演算増幅器。
【請求項２】
当該演算増幅器は、固体撮像素子に用いられることを特徴とする請求項１に記載の演算増幅器。
【請求項３】
一対の第１の差動手段により形成される第１の差動回路部と、上記第１の差動手段のそれぞれに対して並列に接続される第２の差動手段により形成される第２の差動回路部とから構成され、入力信号を増幅する差動増幅回路と、
第１の出力手段と、該第１の出力手段に対して並列に接続される第２の出力手段とにより形成され、上記差動増幅回路の出力を増幅する出力増幅回路と、
上記第１の差動回路部と上記第１の出力手段に対してそれぞれ電流を供給する第１の電流供給手段と、該第１の電流供給手段に対して並列に接続され、上記第２の差動回路部と上記第２の出力手段に対して電流を供給する第２の電流供給手段と、
上記第２の差動回路部、上記第２の出力手段、及び上記第２の電流供給手段を、上記第１の差動回路部、上記第１の出力手段、及び上記第１の電流供給手段に連動させて動作させる動作状態、或いは非動作状態に切り替える切換回路と、
を備えたことを特徴とする演算増幅器。
【請求項４】
当該演算増幅器は、固体撮像素子に用いられることを特徴とする請求項３に記載の演算増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算増幅器に関わり、特に固体撮像素子に用いて好適なものである。
【背景技術】
【０００２】
近年、ＣＣＤに代わるイメージセンサとして、ＣＭＯＳイメージセンサが注目を集めている。これは、ＣＣＤがその製造に専用プロセスを必要とし、また、その動作には複数の電源電圧が必要であり、さらに複数の周辺ＩＣを組み合わせて動作させる必要があるため、システムが非常に複雑化するといった種種の問題を、ＣＭＯＳイメージセンサが克服しているからである。
ＣＭＯＳイメージセンサは、その製造には世界中で生産されている一般的なＣＭＯＳ型集積回路と同様の製造プロセスを用いることが可能であり、また単一電源での駆動が可能である。さらにＣＭＯＳプロセスを用いたアナログ回路や論理回路を同一チップ内に混在させることができるため、周辺ＩＣの数を減らすことができるといった、非常に大きなメリットを複数持ち合わせている。
【０００３】
このようなＣＭＯＳイメージセンサでは、画素アレイで入射光に応じた画素信号を得る。その画素信号についてはフロントエンド処理として、増幅、サンプル／ホールド等を行って撮像信号として出力するようにしている。ここで、フロントエンド処理について着目すると、その増幅には、演算増幅器が用いられている。
【０００４】
従来の演算増幅器の基本的な回路構成を図８（ａ）に示す。
この図８（ａ）に示す演算増幅器は、差動増幅回路５１、出力増幅回路５２、定電流回路５３によって構成される。
差動増幅回路５１は、差動トランジスタＭ５４，Ｍ５５によって差動増幅器が構成される。これら差動トランジスタＭ５４，Ｍ５５のドレインは、負荷トランジスタＭ５２，Ｍ５３のドレインと接続される。また、そのソースは互いに接続されて、定電流回路５３の電流源トランジスタＭ５６のドレインと接続される。
差動トランジスタＭ５４，Ｍ５５のゲートには入力信号が印加される。例えば差動トランジスタＭ５４のゲートには反転入力電圧信号が印加され、差動トランジスタＭ５５のゲートには非反転入力電圧信号が印加される。負荷トランジスタＭ５２，Ｍ５３のソースは接地される。また、負荷トランジスタＭ５２，Ｍ５３のゲートは負荷トランジスタＭ５２のドレインに接続される。
【０００５】
このような差動増幅回路５１の出力点とされる差動トランジスタＭ５５と負荷トランジスタＭ５３の接続点は、出力増幅回路５２を構成している出力トランジスタＭ５７のゲートに直接接続される。
出力トランジスタＭ５７のドレインは、定電流回路５３の電流源トランジスタＭ５８のドレインと接続されている。また出力トランジスタＭ５７のソースは接地されている。
このような出力増幅回路５２の出力点と、上記差動増幅回路５１の出力点との間には、位相補償用のキャパシタＣｃが接続されている。
【０００６】
定電流回路５３は、定電流源２４と３個の電流源トランジスタＭ５１，Ｍ５６，Ｍ５８のカレントミラー回路によって構成される。この場合、これら電流源トランジスタＭ５１，Ｍ５６，Ｍ５８の電気的特性が同一であれば、そのソース−ドレイン間を流れる電流は、定電流源２４の電流値と同じになる。
【０００７】
ところで、上記したようなＣＭＯＳイメージセンサの動作モードとしては、通常に撮影を行う撮影モードと、撮影画像をモニターに表示するためのモニターモードがある。
撮影モードでは、画素アレイの画素信号全ての読み取りが行われる。これに対して、モニターモードでは、画素アレイの画素数よりもモニターの画素数のほうが少ないため画素アレイからの画素信号の間引きが行われている。
このため、ＣＭＯＳイメージセンサは、撮影モードよりモニターモードのほうが駆動能力を落とすことができるので、このようなモニターモード時は、ＣＭＯＳイメージセンサに用いられている演算増幅器の電力消費を減らすようにすれば、ＣＭＯＳイメージセンサの低消費電力化を図ることができるようになる。
【０００８】
演算増幅器において駆動能力が必要ないときに電力消費を低減する方法としては特許文献１に提案されている。
図８（ｂ）は、特許文献１の演算増幅器の回路構成を示した図である。
なお、図８（ａ）に示す演算増幅器と同一部位には同一符号を付して詳細な説明は省略する。
この図８（ｂ）に示す演算増幅器は、差動増幅回路５１と出力増幅回路５２にそれぞれ電流を供給する電流源トランジスタＭ５６，Ｍ５８の各ゲートには、切替スイッチＳＷ５１，ＳＷ５２が設けられており、これらの切替スイッチＳＷ５１，ＳＷ５２によって電流源トランジスタＭ５６，Ｍ５８の各ゲートに印加するゲート電圧を電圧Ｖ１，Ｖ２（Ｖ１＞Ｖ２）に切り替えることができるように構成されている。この場合、演算増幅器で駆動能力が必要ないときは、電流源トランジスタＭ５６，Ｍ５８の各ゲートにゲート電圧として電圧Ｖ２を印加して消費電力を低減するようにしている。
【０００９】
なお、特許文献２には、演算増幅器の差動増幅段と出力増幅段との間に接続される位相補償用のキャパシタをスイッチにより断続できるようにした技術が開示されている。
【００１０】
【特許文献１】特開２０００−１３１５５号公報
【特許文献２】特開平６−１６４２６３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記特許文献１の演算増幅器は、動作モードに応じて、切替スイッチＳＷ５１，ＳＷ５２を切り替えて、各電流源トランジスタＭ５６，Ｍ５８のゲートに印加するゲート電圧のレベルを変えることで、電流源トランジスタＭ５６，Ｍ５８に流す電流を変化させるようにしている。このため、通常の動作モード（電流源トランジスタＭ５６，Ｍ５８のゲートにゲート電圧Ｖ１を印加したとき）と、低消費電力動作モード（電流源トランジスタＭ５６，Ｍ５８のゲートにゲート電圧Ｖ２を印加したとき）では、差動増幅回路５１と出力増幅回路５２に設けられているトランジスタの動作点が変化することになる。
このため、上記特許文献１の演算増幅器では、低消費電力動作モード時の消費電流を大幅に減少させると、通常動作モード時と低消費電力動作モード時との間で演算増幅器のリニアリティ特性が大きく変化することになる。
この結果、上記特許文献１の演算増幅器を固体撮像素子に適用した場合は、撮影モードとモニターモードとの間でリニアリティ特性が大きく変化してしまい、撮影モード時の画像とモニターモード時の画像に違いが生じるという不具合が発生していた。
【００１２】
そこで、本発明は上記したような点を鑑みてなされたものであり、通常の動作状態と、低消費電力動作状態とで、ほぼ同じ特性が得られる演算増幅器を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本発明の演算増幅器は、一対の差動手段により形成され、入力信号を増幅する差動増幅回路と、第１の出力手段と、この第１の出力手段に対して並列に接続される第２の出力手段とにより形成され、差動増幅回路の出力を増幅する出力増幅回路と、一対の差動手段と第１の出力手段にそれぞれ電流を供給する第１の電流供給手段と、この第１の電流供給手段に対して並列に接続され、第２の出力手段に電流を供給する第２の電流供給手段とにより形成される定電流回路と、第２の出力手段と第２の電流供給手段を、第１の出力手段と第１の電流供給手段に連動させて動作させる動作状態、或いは非動作状態に切り替える切換回路とを備えるようにした。
【００１４】
このような本発明の演算増幅器によれば、切換回路によって、第２の出力手段と第２の電流供給手段を、第１の出力手段と第１の電流供給手段に連動させて動作させる動作状態、或いは第２の出力手段と第２の電流供給手段を非動作状態に切り替えられるように構成する。つまり、第１の出力手段と第１の電流供給手段、及び第２の出力手段と第２の電流供給手段を共に動作させる状態と、第１の出力手段と第１の電流供給手段だけを動作させる動作状態に切り替えられるように構成することで、演算増幅器の動作状態を切り替えた場合でも、出力増幅回路の第１及び第２の出力手段に流れる電流の電流密度をほぼ同じに保つことができるようになる。
【００１５】
また、本発明の演算増幅器は、一対の第１の差動手段により形成される第１の差動回路部と、第１の差動手段のそれぞれに対して並列に接続される第２の差動手段により形成される第２の差動回路部とから構成され、入力信号を増幅する差動増幅回路と、第１の出力手段と、この第１の出力手段に対して並列に接続される第２の出力手段とにより形成され、差動増幅回路の出力を増幅する出力増幅回路と、第１の差動回路部と第１の出力手段に対してそれぞれ電流を供給する第１の電流供給手段と、この第１の電流供給手段に対して並列に接続され、第２の差動回路部と第２の出力手段に対して電流を供給する第２の電流供給手段と、第２の差動回路部、第２の出力手段、及び第２の電流供給手段を、第１の差動回路部、第１の出力手段、及び第１の電流供給手段に連動させて動作させる動作状態、或いは非動作状態に切り替える切換回路とを備えるようにした。
【００１６】
このような本発明の演算増幅器によれば、切換回路によって、第２の差動回路部、第２の出力手段、及び第２の電流供給手段を、第１の差動回路部、第１の出力手段、及び第１の電流供給手段に連動させて動作させる動作状態、或いは非動作状態に切り替えるように構成する。つまり、第１の差動回路部、第１の出力手段、及び第１の電流供給手段と、第２の差動回路部、第２の出力手段、及び第２の電流供給手段を共に動作させる状態と、第１の出力手段と第１の電流供給手段だけを動作させる状態に切り替えられるように構成することで、演算増幅器の動作状態を切り替えた場合でも、出力増幅回路の第１及び第２の出力手段に流れる電流の電流密度をほぼ同じに保つことができるようになる。
【発明の効果】
【００１７】
本発明の演算増幅器のように、出力増幅回路の第１及び第２の出力手段に流れる電流の電流密度をほぼ同じに保つようにすれば、例えば、演算増幅器の通常動作時と低消費電力動作時で、出力増幅回路の出力手段の動作点をほぼ同じにすることができる。これにより、通常動作時と低消費電力動作時における出力手段のリニアリティ特性をほぼ同じにすることができる。
【００１８】
また、本発明の演算増幅器により、差動増幅回路の第１及び第２の差動手段と、出力増幅回路の第１及び第２の出力手段を流れる電流の電流密度をほぼ同じに保つようにすれば、例えば演算増幅器の通常動作時と低消費電力動作時で、差動増幅回路の差動手段と出力増幅回路の出力手段の動作点をほぼ同じにすることができる。これにより、通常動作時と低消費電力時における差動増幅回路の差動手段と出力増幅回路の出力手段のリニアリティ特性をほぼ同じにすることができる。
【００１９】
したがって、このような本発明の演算増幅器を固体撮像素子に用いるようにすれば、通常の撮影モード時の画像と、低消費電力動作時とされるモニターモード時の画像に違いが生じるといった不具合を防止することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の演算増幅器の実施の形態について説明する。
図１は、本実施の形態の演算増幅器を適用される固体撮像素子の内部構成を示したブロック図である。
この図１に示すように、固体撮像素子であるＣＭＯＳイメージセンサ１は、画素アレイ２、垂直デコーダ３、カラム部４、アナログフロントエンド５、センサコントロールユニット（ＳＣＵ）６、チャージポンプ回路（ＣＰ）７、直流電源（ＤＣ）８によって構成される。
【００２１】
画素アレイ２は、行方向及び列方向に撮像画素が多数配されて形成されている。
垂直デコーダ３は、画素アレイ２の中にある１行（ライン）を選択し、それらを同時にカラム部４に読み出すようにされる。このような選択されたある１行の画素信号の読み出しは、１水平期間内の水平ブランキング期間内に行われるものとされる。
【００２２】
カラム部４は、例えば撮影モード時においては、垂直デコーダ３により読み出された１ライン分の画素信号を順次、アナログフロントエンド５に出力するようにされる。またモニターモード時においては、例えば３画素分の画素データを１画素分の画素データにして、順次アナログフロントエンド５に出力するようにされる。
アナログフロントエンド５は、カラム部４から転送されてくる画素信号を増幅し、サンプル／ホールドした後、出力バッファを介して出力するようにされる。
【００２３】
直流電源８は、画素アレイ２、垂直デコーダ３、カラム部４などに駆動電圧（直流電圧）を供給する。チャージポンプ回路７は、定電圧電源であり、垂直デコーダ３に電圧を供給する。
【００２４】
センサコントロールユニット６は、当該ＣＭＯＳイメージセンサ１の制御を行っており、例えば垂直デコーダ３、カラム部４、アナログフロントエンド５、チャージポンプ回路７などの各部の制御を行うようにされる。
またセンサコントロールユニット６は、ＣＭＯＳイメージセンサ１の動作モードに応じて、後述する本実施の形態の演算増幅器内のスイッチなどの制御も行うようにされる。
【００２５】
図２及び図３は、上記図１に示したＣＭＯＳイメージセンサ１の一部の回路構成を具体的に示した図であり、図２には撮影モード時（通常動作状態）の回路が、図３にはモニターモード時（低消費電力動作状態）の回路がそれぞれ示されている。
先ず、図２を用いて各部の回路構成を簡単に説明しておくと、画素アレイ２に配されている撮像素子は、例えばフォトダイオードＰＤ、画素トランジスタＴｒ、キャパシタＣ１、スイッチＳ１が図示するように接続されて構成され、カラム部４はキャパシタＣ２とスイッチＳ２により構成されている。
アナログフロントエンド（ＡＦＥ）５は、増幅回路１０、スイッチＳ４、サンプル／ホールド（Ｓ／Ｈ）回路１２、出力バッファ回路１３により構成されている。
増幅回路１０は、演算増幅器（オペアンプ）１１、キャパシタＣｆとスイッチＳ３の並列接続より成るフィードバックループ回路とから構成される。この場合、フィードバックループ回路は、オペアンプ１１の出力端子と反転入力端子（−）との間に接続される。オペアンプ１１の非反転入力端子（＋）には定電圧源が接続される。
Ｓ／Ｈ回路１２はキャパシタＣshによって構成され、出力バッファ回路１３はＮチャンネルＭＯＳトランジスタＴｒ０などによって構成される。
【００２６】
このように構成されるＣＭＯＳイメージセンサ１の撮影モード時の動作としては、水平ブランキング期間中において、図２に示すように、スイッチＳ１、スイッチＳ３がオンになり、キャパシタＣ１に蓄積されている画素信号をキャパシタＣ２に転送すると共に、オペアンプ１１とキャパシタＣｆをリセット状態にする。この後、スイッチＳ１，Ｓ３がオフ、スイッチＳ２がオンになり、キャパシタＣ２に蓄積された画素信号がオペアンプ１１により非反転増幅される。そしてスイッチＳ４がオンになりオペアンプ１１の出力をＳ／Ｈ回路１２でサンプリングする。サンプリングが終了したら、オペアンプ１１とキャパシタＣｆをリセットするようにされる。オペアンプ１１とキャパシタＣｆがリセット状態のときは、Ｓ／Ｈ回路１２がホールド状態となり、Ｓ／Ｈ回路１２のキャパシタＣshにホールドされた画素信号が出力バッファ回路１３を介して出力される。
以降、このような動作を繰り返し行うことで、垂直デコーダ３によりカラム部４に読み出された１ライン分の画素信号が出力バッファ回路１３から出力される。
【００２７】
一方、ＣＭＯＳイメージセンサ１のモニターモード時の動作としては、基本的には上記撮影モード時の動作と同じとされるが、図３に示すように、画素信号をキャパシタＣ２に蓄積するときは、例えば３つのスイッチＳ１−１，Ｓ１−２，Ｓ１−３をオンするようにしている。つまり、１回に３画素分の画像信号を同時に読み出すようにしている。
このようにモニターモード時は、画素信号の読み出し回数を減らすことで、画素信号を読み出すための駆動周波数を低くして消費電力の低減を図るようにしている。
【００２８】
ところで、上記したようなＣＭＯＳイメージセンサ１に使用される演算増幅器で、駆動能力が必要ないときに低消費電力化を図ろうとした場合は、先においても説明したように、演算増幅器を形成するトランジスタの動作点が変動するため、通常動作時と低消費電力動作時との間でリニアリティ特性が大きく変化する。
この結果、ＣＭＯＳイメージセンサ１の通常動作時と低消費電力動作時では画像に違いが生じるという不具合があった。
【００２９】
そこで、本実施の形態では演算増幅器を以下のように構成するようにしている。
図４及び図５は本実施の形態の演算増幅器の回路構成を示した図である。
なお、図４は本実施の形態の演算増幅器を搭載したＣＭＯＳイメージセンサ１が撮影モードとされるときの回路状態が示されている。また図５は本実施の形態の演算増幅器を搭載したＣＭＯＳイメージセンサ１がモニターモードとされるときの回路状態が示されている。
先ず、図４を用いて本実施の形態の演算増幅器の回路構成について説明する。
この図４に示すように、本実施の形態の演算増幅器１１は差動増幅回路２１、出力増幅回路２２、定電流回路２３によって構成される。
差動増幅回路２１は、ＰチャンネルのＭＯＳトランジスタ（以下、「Ｐ−ＭＯＳトランジスタ」という）からなる差動トランジスタＭ４とＭ５によって差動増幅器が構成される。
【００３０】
差動トランジスタＭ４，Ｍ５のドレインは、ＮチャンネルのＭＯＳトランジスタ（以下、「Ｎ−ＭＯＳトランジスタ」という）からなる負荷トランジスタＭ２，Ｍ３のドレインと接続される。
差動トランジスタＭ４，Ｍ５のソースは互いに接続されて、定電流回路５３の電流源トランジスタＭ６のドレインと接続される。
差動トランジスタＭ４，Ｍ５のゲートには入力信号が印加される。例えば差動トランジスタＭ４のゲートには反転入力電圧信号が印加され、差動トランジスタＭ５のゲートには非反転入力電圧信号が印加される。
負荷トランジスタＭ２，Ｍ３のソースは接地される。また、負荷トランジスタＭ２，Ｍ３のゲートは負荷トランジスタＭ２のドレインに接続される。
【００３１】
差動増幅回路２１の出力点とされる差動トランジスタＭ５と負荷トランジスタＭ３の接続点は、出力増幅回路２２において第１の出力手段を構成している出力トランジスタＭ７のゲートに直接接続される。
出力トランジスタＭ７は、Ｎ−ＭＯＳトランジスタからなり、そのドレインは定電流回路５３の電流源トランジスタＭ９のドレインと接続されている。また出力トランジスタＭ７のソースは接地されている。
出力増幅回路２２の出力点と、上記差動増幅回路２１の出力点との間には、位相補償用のキャパシタＣｃが接続されている。
【００３２】
定電流回路２３は、定電流源２４と、第１の電流供給手段である３個の電流源トランジスタＭ１，Ｍ６，Ｍ９のカレントミラー回路によって構成される。この場合、これら電流源トランジスタＭ１，Ｍ６，Ｍ９の電気的特性が同一であれば、そのソース−ドレイン間を流れる電流は、定電流源２４の電流値と同じになる。なお、電流源トランジスタＭ１，Ｍ６，Ｍ９は、Ｐ−ＭＯＳトランジスタにより構成されている。
【００３３】
そのうえで、本実施の形態の演算増幅器１１は、出力トランジスタＭ７に対して並列に第２の出力手段である出力トランジスタＭ８を接続すると共に、電流源トランジスタＭ９に対して並列に、第２の電流供給手段である電流源トランジスタＭ１０を接続するようにしている。
そして、出力トランジスタＭ７とＭ８のゲート間には切換回路３１を設け、この切換回路３１により、出力トランジスタＭ７に対して並列に出力トランジスタＭ８を接続して、出力トランジスタＭ８を出力トランジスタＭ７と連動させて動作させたり、或いは出力トランジスタＭ８を非動作状態にできるようにしている。
さらに電流源トランジスタＭ９とＭ１０のゲート間には切換回路３２を設け、この切換回路３２により、電流源トランジスタＭ９に対して並列に電流源トランジスタＭ１０を接続して、電流源トランジスタＭ１０を電流源トランジスタＭ９と連動させて動作させたり、或いは電流源トランジスタＭ１０を非動作状態にできるようにしている。
【００３４】
つまり、本実施の形態の演算増幅器１１は、上記図８（ａ）に示した従来の演算増幅器の出力トランジスタＭ５７と電流源トランジスタＭ５８を、チップサイズ（Ｗ／Ｌ）が半分の出力トランジスタＭ７，Ｍ８と電流源トランジスタＭ９，Ｍ１０を用いて構成しているのと同じとされる。
【００３５】
そして撮影モード時は、図４に示すように、切換回路３１のスイッチＳＷ１をオン、スイッチＳＷ２をオフにすることで、出力トランジスタＭ７のゲートに出力トランジスタＭ８のゲートを接続して、出力トランジスタＭ７と並列に出力トランジスタＭ８を接続する。また切換回路３２のスイッチＳＷ３をオン、スイッチＳＷ４をオフにすることで、電流源トランジスタＭ９のゲートに電流源トランジスタＭ１０のゲートを接続して、電流源トランジスタＭ９と並列に電流源トランジスタＭ１０を接続するようにしている。
このようにすれば、撮影モード時は、定電流回路２３の電流源トランジスタＭ９，Ｍ１０と、出力増幅回路２２の出力トランジスタＭ７，Ｍ８とが連動して動作することになるので、出力増幅回路２２の駆動能力を最も高い状態にすることができる。
なお、これらの切換回路３１，３２のスイッチＳＷ１〜ＳＷ４は、図１に示したＣＭＯＳイメージセンサ１のセンサコントロールユニット６により切換制御される。
【００３６】
一方、モニターモード時は、図５に示すように、切換回路３１のスイッチＳＷ２をオン、スイッチＳＷ１をオフにすることで、出力トランジスタＭ８のゲートをソースと接続することで、出力トランジスタＭ８を非動作状態にしている。
また切換回路３２のスイッチＳＷ４をオン、スイッチＳＷ３をオフにすることで、電流源トランジスタＭ１０のゲートをソースと接続することで、電流源トランジスタＭ１０を非動作状態にしている。
このようにすれば、モニターモード時は、出力増幅回路２２の駆動能力を、撮影モード時の出力増幅回路２２のほぼ半分までに下げることができ、それだけ低消費電力化を図ることができる。
【００３７】
さらに、この場合は、出力増幅回路２２の出力トランジスタＭ７のドレイン−ソース間に流れる電流の電流密度を撮像モード時とほぼ同じにできるので、出力増幅回路２２の出力トランジスタＭ７の動作点が変動しないので、撮影モード時とモニターモード時における出力増幅回路２２の出力トランジスタのリニアリティ特性がほぼ同じにできる。
従って、このような演算増幅器１１をＣＭＯＳイメージセンサ１に用いるようにすれば、撮影モード時とモニターモード時の画像に違いが発生するのを防止することができる。
【００３８】
図６及び図７は本実施の形態の演算増幅器の他の回路構成を示した図である。
なお、図６は演算増幅器を搭載したＣＭＯＳイメージセンサ１が撮影モードとされるときの回路状態が示されている。また図７は演算増幅器を搭載したＣＭＯＳイメージセンサ１がモニターモードとされるときの回路状態が示されている。
なお、上記図４、図５と同一部位には同一符号を付して説明は省略する。
この図６及び図７に示す演算増幅器４０は、上記図４及び図５に示した演算増幅器の回路構成に加えて、一対の差動トランジスタＭ４，Ｍ５に対してそれぞれ並列に差動トランジスタＭ１３，Ｍ１４を接続すると共に、負荷トランジスタＭ２，Ｍ３に対してそれぞれ並列に負荷トランジスタＭ１１，Ｍ１２を接続するようにしている。
さらに、電流源トランジスタＭ６に対して並列に第２の電流供給手段である電流源トランジスタＭ１５を接続するようにしている。
【００３９】
つまり、この場合は、第１の差動回路部である差動トランジスタＭ４，Ｍ５と負荷トランジスタＭ２，Ｍ３に対して第２の差動回路部である差動トランジスタＭ１３，Ｍ１４と負荷トランジスタＭ１１，Ｍ１２をそれぞれ接続するようにしている。
【００４０】
そして、負荷トランジスタＭ２とＭ１１のゲート間には切換回路３３を設け、この切換回路３３により、負荷トランジスタＭ２に対して並列に負荷トランジスタＭ１１を接続して、負荷トランジスタＭ１１を負荷トランジスタＭ２と連動させて動作させたり、或いは負荷トランジスタＭ１１を非動作状態にできるようにしている。
【００４１】
以下同様に、負荷トランジスタＭ３とＭ１２のゲート間には切換回路３４を設けるようにしている。また差動トランジスタＭ４とＭ１３のゲート間には切換回路３５を、差動トランジスタＭ５とＭ１４のゲート間には切換回路３６を設けるようにしている。さらに電流源トランジスタＭ６とＭ１４のゲート間には切換回路３７を設けるようにしている。
【００４２】
つまり、演算増幅器４０においては、出力増幅回路２２に加えて、差動増幅回路４１の差動トランジスタＭ４，Ｍ５と負荷トランジスタＭ２，Ｍ３、及び定電流回路４３の電流源トランジスタＭ６に対してそれぞれ並列に差動トランジスタＭ１３，Ｍ１４と負荷トランジスタＭ１１，Ｍ１２、及び電流源トランジスタＭ１５に接続して形成するようにしている。このような回路構成は、図８（ａ）に示した従来の演算増幅器５０の出力トランジスタＭ５７と電流源トランジスタＭ５８に加えて、差動トランジスタＭ５４，Ｍ５５と負荷トランジスタＭ５２，Ｍ５３を、チップサイズ（Ｗ／Ｌ）が半分のトランジスタを用いて構成しているのと同じとされる。
【００４３】
そして撮影モード時は、図６に示すように、切換回路３１〜３７のスイッチＳＷ１，ＳＷ３，ＳＷ６，ＳＷ８，ＳＷ９，ＳＷ１０，ＳＷ１３をオンにし、スイッチＳＷ２，ＳＷ４，ＳＷ５，ＳＷ７，ＳＷ１１，ＳＷ１２，ＳＷ１４をオフにすることで、演算増幅器４０を最も駆動能力の高い状態で動作させることができる。
【００４４】
一方、モニターモード時は、図７に示すように、切換回路３１〜３７のスイッチＳＷ２，ＳＷ４，ＳＷ５，ＳＷ７，ＳＷ１１，ＳＷ１２，ＳＷ１４をオンにし、スイッチＳＷ１，ＳＷ３，ＳＷ６，ＳＷ８，ＳＷ９，ＳＷ１０，ＳＷ１３をオフにすることで、演算増幅器４０の駆動能力を撮影モード時の演算増幅器のほぼ半分程度に下げることができ、さらなる低消費電力化を図ることができる。
また、この場合も演算増幅器４０の各トランジスタのドレイン−ソース間に流れる電流の電流密度を撮像モード時とほぼ同じにできるので、各トランジスタの動作点が変動することなく、撮影モード時とモニターモード時における演算増幅器４０のトランジスタのリニアリティ特性がほぼ同じにできる。
従って、このような演算増幅器４０をＣＭＯＳイメージセンサ１に用いた場合も、撮影モード時とモニターモード時の画像に違いが発生するのを防止することができる。
【００４５】
なお、本実施の形態では、出力トランジスタＭ７と電流源トランジスタＭ９に対してそれぞれ並列に１個ずつトランジスタを接続する、或いは出力トランジスタＭ７と電流源トランジスタＭ９に加えて、負荷トランジスタＭ２，Ｍ３、差動トランジスタＭ４，Ｍ５、電流源トランジスタＭ６に対してそれぞれ並列に１個ずつトランジスタを接続する場合を例に挙げて説明したが、これはあくまでも一例であり、これらの各トランジスタに対して複数個のトランジスタを並列に接続することももちろん可能である。
また、本実施の形態のＣＭＯＳイメージセンサでは、アナログフロントエンド５に１の演算増幅器が設けられているものとして説明したが、例えば複数の演算増幅器をカラム部に設けるようにしてＣＭＯＳイメージセンサを構成することも可能である。
また、本実施の形態の演算増幅器は、ＣＭＯＳイメージセンサ以外の各種電子機器に適用できることはいうまでもない。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態とされる固体撮像素子の内部構成を示したブロック図である。
【図２】本実施の形態としての固体撮像素子の撮影モード時の動作説明図である。
【図３】本実施の形態としての固体撮像素子のモニターモード時の動作説明図である。
【図４】本実施の形態としての演算増幅器の回路構成を示した図である。
【図５】本実施の形態としての演算増幅器の回路構成を示した図である。
【図６】本実施の形態としての演算増幅器の他の回路構成を示した図である。
【図７】本実施の形態としての演算増幅器の他の回路構成を示した図である。
【図８】従来の演算増幅器の基本的な回路構成例を示した図である。
【符号の説明】
【００４７】
１  ＣＭＯＳイメージセンサ、２  画素アレイ、３  垂直デコーダ、４  カラム部、５  アナログフロントエンド、６  センサコントロールユニット、７  チャージポンプ回路、８  直流電源、１０  増幅回路、１１  ４０  演算増幅器、１２  Ｓ／Ｈ回路、１３  出力バッファ回路、２１  ４１  差動増幅回路、２２  出力増幅回路、２３  ４３  定電流回路、２４  定電流源、３１〜３７  切換回路、Ｍ１  Ｍ６  Ｍ９  Ｍ１０  Ｍ１５  電流源トランジスタ、Ｍ２  Ｍ３  Ｍ１１  Ｍ１２  負荷トランジスタ、Ｍ４  Ｍ５  Ｍ１３  １４  差動トランジスタ、Ｍ７  Ｍ８  出力トランジスタ
【図１】
2005204150.tif 000003
【図２】
2005204150.tif 000004
【図３】
2005204150.tif 000005
【図４】
2005204150.tif 000006
【図５】
2005204150.tif 000007
【図６】
2005204150.tif 000008
【図７】
2005204150.tif 000009
【図８】
2005204150.tif 000010