(57)【要約】【課題】  画素スイッチング素子の高速化、小型化を実現し、かつその組立が容易であって、さらに高開口率化、高画質化を実現できる液晶装置を提供する。【解決手段】  本発明の液晶装置は、互いに対向して配置されたＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が挟持され、前記両基板１０に光反射性の画素電極９が設けられた反射型の液晶装置であり、前記ＴＦＴアレイ基板１０が、基板本体１０Ａ上に下地絶縁膜１２を介して形成された単結晶半導体層１ａを有する複合基板を主体としてなるとともに、前記単結晶半導体層１ａに形成されたチャネル領域１ａ’を有するＴＦＴ３０を有し、該ＴＦＴ３０が前記画素電極９と接続されている。【選択図】        図４
2005275179.tif 000002
【特許請求の範囲】
【請求項１】
互いに対向して配置された第１基板と第２基板との間に液晶層が挟持され、前記両基板のいずれかに反射層が設けられた反射型の液晶装置であって、
前記第１基板が、支持基板上に絶縁層を介して形成された単結晶半導体層を有する複合基板を含んでおり、前記単結晶半導体層に形成されたチャネル領域を有する薄膜トランジスタと、該薄膜トランジスタに対応して形成された画素電極とを備えていることを特徴とする液晶装置。
【請求項２】
前記単結晶半導体層が、単結晶シリコン層であることを特徴とする請求項１に記載の液晶装置。
【請求項３】
前記画素電極が光反射性を有する導電膜とされ、前記反射層を兼ねていることを特徴とする請求項１又は２に記載の液晶装置。
【請求項４】
前記画素電極の支持基板側に、当該画素電極に対応して形成された薄膜トランジスタが配置されていることを特徴とする請求項３に記載の液晶装置。
【請求項５】
前記支持基板が、ガラス基板であることを特徴とする請求項１から４のいずれか１項に記載の液晶装置。
【請求項６】
前記支持基板が、石英基板であることを特徴とする請求項１から４のいずれか１項に記載の液晶装置。
【請求項７】
複数の画素からなる表示部と該表示部を駆動するための周辺駆動回路部とを有し、前記薄膜トランジスタが前記表示部と前記周辺駆動回路部の双方に用いられていることを特徴とする請求項１から６のいずれか１項に記載の液晶装置。
【請求項８】
請求項１から７のいずれか１項に記載の液晶装置を光変調手段として備えたことを特徴とする投射型表示装置。
【請求項９】
請求項１から７のいずれか１項に記載の液晶装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、反射型液晶装置及び投射型表示装置、並びに電子機器に関するものである。
【背景技術】
【０００２】
近年、液晶装置として、液晶層を挟持する２枚の基板の一方に単結晶シリコン基板を用いたもの（ＬＣＯＳ；LCD on Si）が提案されている。すなわち、トランジスタを形成した単結晶シリコン基板（素子基板）と、ガラス基板（対向基板）との間に液晶層が封入された液晶装置である。そして、下記特許文献１には、一方の基板を成す単結晶シリコン基板上に誘電体反射膜を設け、反射型の液晶装置を構成することが開示されている。
【特許文献１】特開２００１−１２５０５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記特許文献に記載の技術によれば、画素スイッチング素子としての薄膜トランジスタを単結晶シリコンを用いて形成することで、その高速化、小型化を実現できる。しかしながら、上記特許文献に記載のＬＣＯＳ技術には、熱膨張率の異なる単結晶シリコン基板とガラス基板とをシール材を介して貼り合わせるために組立が困難であるという問題がある。具体的には、貼り合わせる際の基板同士に位置ずれが生じると、画素開口率が低下したり、基板の変形（湾曲）により表示画質が低下するといった問題が生じることとなる。
【０００４】
本発明は、上記従来技術の問題点に鑑み成されたものであって、画素スイッチング素子の高速化、小型化を実現し、かつその組立が容易であって、さらに高開口率化、高画質化を実現できる液晶装置、及びそれを備える投射型表示装置、並びに電子機器を提供することを目的としている。
【課題を解決するための手段】
【０００５】
本発明は、上記課題を解決するために、互いに対向して配置された第１基板と第２基板との間に液晶層が挟持され、前記両基板のいずれかに反射層が設けられた反射型の液晶装置であって、前記第１基板が、支持基板上に絶縁層を介して形成された単結晶半導体層を有する複合基板を含んでおり、前記単結晶半導体層に形成されたチャネル領域を有する薄膜トランジスタと、該薄膜トランジスタに対応して形成された画素電極とを備えていることを特徴とする液晶装置を提供する。
【０００６】
このような構成とすることで、前記第１基板に含まれる複合基板の支持基板として、第２基板の支持基板の熱膨張率に近い熱膨張率を有する基板を用いることが可能になり、これによって、従来のＬＣＯＳ技術において問題となっていたシリコン基板とガラス基板との熱膨張率差に起因する基板の位置ずれを効果的に防止できる。従って本構成の液晶装置によれば、基板の位置ずれに起因する画素開口率や表示画質の低下が生じることが無い。
【０００７】
また、画素領域内に反射層を具備した反射型液晶装置であるため、透過型の液晶装置に比して液晶層厚が薄くなることによる応答速度の向上を実現でき、また画素の周辺領域に設けられた薄膜トランジスタ等による開口率の低下が生じ難く、さらには薄膜トランジスタが単結晶半導体層を用いて構成されていることにより、スイッチング素子自体の高速化及び小型化を実現できる。
このように、本発明に係る液晶装置は、画素領域内に反射層を設けた反射型の液晶装置とされ、かつ単結晶半導体層を有する複合基板を含んで構成されていることにより、製造時の基板の位置ずれを効果的に防止でき、また開口率、応答速度を高められるものとなっており、その結果、明るく、かつ高画質であって、組立の容易な液晶装置となっている。また組立を容易且つ高精度に行えることから製造歩留まりの向上にも寄与し得る構成となっている。
【０００８】
本発明の液晶装置において、前記単結晶半導体層には、単結晶シリコン層を用いることができ、前記支持基板としては、ガラス基板、又は石英基板を用いることができる。
【０００９】
本発明の液晶装置では、前記画素電極が光反射性を有する導電膜とされ、前記反射層を兼ねていることが好ましい。この構成によれば、工数の削減による低コスト化を図れる。また画素電極としては、反射層と透光性導電膜との積層膜であってもよい。
【００１０】
本発明の液晶装置では、前記画素電極の支持基板側に、当該画素電極に対応して形成された薄膜トランジスタが配置されている構成とすることもできる。この構成によれば、光反射性を具備した画素電極の背面側に薄膜トランジスタを設けるので、画素の開口率を向上させることができる。
【００１１】
本発明の液晶装置では、複数の画素からなる表示部と該表示部を駆動するための周辺駆動回路部とを有し、前記薄膜トランジスタが前記表示部と前記周辺駆動回路部の双方に用いられている構成とすることが好ましい。この構成によれば、単結晶半導体層を用いて構成した小型、高能力の半導体素子により駆動回路を形成でき、画素の高開口率化とともに狭額縁化も実現できる。
【００１２】
また本発明の液晶装置では、前記第１の基板に、前記薄膜トランジスタよりも前記液晶層側に配置された遮光膜と、前記薄膜トランジスタよりも前記液晶層側に配置されて前記薄膜トランジスタと電気的に接続され、遮光性を有し、前記遮光膜と交差するデータ線とが備えられた構成とすることもできる。この構成によれば、薄膜トランジスタに対して上記遮光膜とデータ線とが遮光手段として機能するので、薄膜トランジスタへの光の入射をより効果的に防止でき、もって画素を高精細化した場合に特に問題となり易い薄膜トランジスタの光リークを効果的防止できる。
しかも、データ線が遮光性を有するものとされることで、基板面に垂直に入射する光だけでなくデータ線に沿った方向に傾斜した斜めの光も遮断でき、さらにはデータ線と交差する方向に傾斜した斜めの光も遮光膜の存在により遮断できるので、液晶装置内での内面反射や多重反射を伴う光についても効果的に遮光でき、強力な光源を用いる投射型表示装置に用いて好適な構成とすることができる。
【００１３】
本発明の液晶装置では、前記遮光膜は、光吸収層と遮光層とを有し、前記薄膜トランジスタに面する側に光吸収層が積層されていることが好ましい。この構成によれば、当該遮光膜に薄膜トランジスタ側から入射する内面反射光や多重反射光を光吸収層によって吸収することができ、薄膜トランジスタの遮光をより完全なものとすることができる。
【００１４】
本発明の液晶装置では、前記遮光膜の前記薄膜トランジスタに面する側には、前記画素電極と前記薄膜トランジスタとを電気的に接続する中継導電膜が誘電体層を介して形成され、前記遮光膜及び前記中継導電膜は、容量電極として機能して保持容量を構成することが好ましい。この構成によれば、前記遮光膜が遮光機能のみならず、保持容量の容量電極としても機能するので、全体として遮光膜の膜厚増加を抑えることができ、さらに遮光膜及び蓄積容量を別々に作り込む場合に比して基板上の積層構造を簡素化でき、製造工程の複雑化を防止することができる。
【００１５】
本発明の投射型表示装置は、先に記載の本発明の液晶装置を光変調手段として備えたことを特徴とする。また本発明の電子機器は、先に記載の本発明の液晶装置を備えたことを特徴とする。本発明の投射型表示装置によれば、先の液晶装置によって、高精細表示においても明るく高画質の表示を得ることができ、また本発明の電子機器によれば、高精細表示においても明るく高画質の表示を得ることができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の一実施の形態を図１から図４を参照して説明する。本実施の形態は、投射型表示装置の光変調手段として好適に用いることができる液晶ライトバルブを本発明の液晶装置により構成した例である。本実施の形態の液晶ライトバルブはアクティブマトリクス方式の液晶パネルであって、素子基板側にＳＯＱ（Silicon on Quarz）基板を使用し、画素電極が光反射性の金属材料を用いて形成された反射型の液晶ライトバルブである。
【００１７】
図１は本発明に係る液晶ライトバルブの概略構成図、図２は液晶ライトバルブを構成するマトリクス状に形成された複数の画素の回路構成図、図３は複数の画素群の平面構成図、図４は図３のＡ−Ａ’線に沿う断面構成図である。なお、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００１８】
＜全体構成＞
図１（ａ）は液晶ライトバルブ１の平面構成図であり、図１（ｂ）は（ａ）図のＨ−Ｈ’線に沿う断面構成図である。本実施の形態の液晶ライトバルブ１は、図１（ａ）及び（ｂ）に示すように、ＴＦＴアレイ基板（第１基板）１０と、このＴＦＴアレイ基板１０に対向して平面視略矩形枠状のシール材５２を介して貼り合わされた対向基板（第２基板）２０との間に例えばＴＮ（Twisted Nematic）液晶からなる液晶層５０が封止された構成を備えている。シール材５２の内側に並行して額縁としての遮光膜５３（周辺見切り）が設けられており、シール材５２の外側の領域には、データ線駆動回路２０１及び外部回路接続端子２０２がＴＦＴアレイ基板１０の一辺に沿って設けられ、走査線駆動回路１０４，１０４がこの一辺に隣接する２辺に沿って設けられている。
【００１９】
さらに、ＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４，１０４間を接続するための複数の配線１０５が設けられている。対向基板２０の四隅には、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材１０６…が設けられている。そして図１（ｂ）に示すように、図１（ａ）に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０の内側（液晶層５０側）に共通電極２１が設けられており、ＴＦＴアレイ基板１０の内側には、複数の画素電極９が配列されている。また、図１（ａ）に示すシール材５２に設けられた開口部５２ａは液晶注入口であり、この液晶注入口５２ａに封止材２５を配することよって液晶を封止している。
【００２０】
図３において、本実施の形態における液晶ライトバルブ１の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ画素電極９と当該画素電極９をスイッチング制御するためのＴＦＴ３０とが形成されており、各ＴＦＴ３０には、画像表示領域内にて互いに交差して延びる複数のデータ線６ａと複数の走査線３ａとがそれぞれ接続されている。ＴＦＴ３０のソースには、画像信号が供給されるデータ線６ａが接続され、ＴＦＴ３０のゲートに走査線３ａが接続されている。
データ線６ａ…に書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。
【００２１】
また、ＴＦＴ３０のゲートに接続された走査線３ａには、所定のタイミングでパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍがこの順に線順次で印加されるようになっている。画素電極９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけオン状態とすることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎが所定のタイミングで画素電極９に書き込まれる。そして、画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板２０に形成された共通電極（後述する）２１との間で一定期間保持される。ここで、保持された画像信号がリークするのを防ぐために、画素電極９と共通電極との間に形成される液晶容量と並列に蓄積容量７０が設けられている。
【００２２】
＜平面構成＞
次に、画像表示領域の平面構成をみると、図３に示すように、ＴＦＴアレイ基板１０上に矩形状の複数の画素電極９（点線部９Ａにより輪郭が示されている）がマトリクス状に配列されており、各画素電極９の縦横の境界に各々沿ってデータ線６ａ、走査線３ａ、及び容量線３００が設けられている。本実施形態において、各画素電極９及び各画素電極９を囲むように配設されたデータ線６ａ、走査線３ａ、容量線３００等が形成された領域が画素であり、マトリクス状に配置された各画素毎に表示を行うことが可能な構造になっている。また、データ線６ａと走査線３ａとが交差する領域にＴＦＴ３０が形成されている。
【００２３】
データ線６ａは、ＴＦＴ３０を構成する単結晶半導体からなる半導体層１ａのうち、後述のソース領域にコンタクトホール８２を介して電気的に接続された中継層７１ｂにコンタクトホール８１を介して接続されている。一方、画素電極９は、半導体層１ａのうち、後述のドレイン領域にコンタクトホール８３を介して電気的に接続された平面視略Ｌ形の中継層７１ａに、コンタクトホール８を介して電気的に接続されている。すなわち、中継層７１ａ、７１ｂを介して、画素電極９が半導体層１ａのドレイン領域に電気的に接続され、データ線６ａが半導体層１ａのソース領域に電気的に接続されている。半導体層１ａのうち、後述のチャネル領域（図中左上がりの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはチャネル領域に対向する部分でゲート電極として機能する。この走査線３ａは、ポリシリコンやアモルファスシリコン、単結晶シリコン膜等のシリコン膜や、これらのポリサイドやシリサイドを用いてもよい。
【００２４】
容量線３００は、走査線３ａに沿って略直線状に伸びる本線部（すなわち、平面的に見て、走査線３ａに沿って形成された第１領域）と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中上向き）に突出した突出部（すなわち、平面的に見て、データ線６ａに沿って延設された第２領域）とを有する。
【００２５】
また第１遮光膜１１ａは、半導体層１ａのチャネル領域を含むＴＦＴ素子３０をＴＦＴアレイ基板側から見て覆う位置に設けられており、さらに、それぞれ走査線３ａ及びデータ線６ａに沿って、ＴＦＴアレイ基板側から見てこれらデータ線６ａ及び走査線３ａを覆うように格子状に形成されている。
【００２６】
＜断面構成＞
次に、図４に示す断面構造をみると、ＴＦＴアレイ基板１０と、これに対向配置された対向基板２０との間に液晶層５０が挟持されている。ＴＦＴアレイ基板１０は、石英基板である基板本体（支持基板）１０Ａとその液晶層５０側表面に形成された画素電極９、ＴＦＴ素子３０、配向膜１６を主体として構成されており、対向基板２０はガラスや石英等の透光性材料からなる基板本体２０Ａとその液晶層５０側表面に形成された共通電極２１と配向膜２２とを主体として構成されている。
【００２７】
より詳細には、ＴＦＴアレイ基板１０において、基板本体１０Ａの液晶層５０側表面には画素電極９が設けられ、各画素電極９に隣接する位置に、各画素電極９に駆動電圧を供給する画素スイッチング用のＴＦＴ３０が設けられている。ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ'、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。
【００２８】
本実施形態の場合、半導体層１ａは石英基板である基板本体１０Ａ上に下地絶縁膜１２を介して形成された単結晶シリコン層によって構成されており、従ってＴＦＴアレイ基板１０には、石英基板と単結晶シリコン基板とが絶縁層を介して貼り合わされたＳＯＱ基板（複合基板）が用いられている。このＳＯＱ基板における半導体層の形成は、例えば、単結晶シリコン基板上にシリコン酸化膜を形成した上で石英基板と貼り合わせる方法、あるいは石英基板と単結晶シリコン基板の双方にシリコン酸化膜を形成した上でシリコン酸化膜同士を接触させて貼り合わせる方法が採用できる。
【００２９】
また、上記走査線３ａ上、ゲート絶縁膜２上を含む基板本体１０Ａ上には、高濃度ソース領域１ｄへ通じるコンタクトホール８２、及び高濃度ドレイン領域１ｅへ通じるコンタクトホール８３が開孔した第１層間絶縁膜４１が形成されている。そして、この第１層間絶縁膜４１上には中継層７１ａ、７１ｂが形成されている。中継層７１ａは図３に示す平面図では走査線３ａとデータ線６ａとの交差する位置を基点として走査線３ａ及びデータ線６ａに沿って延出する略Ｌ字型に形成されており、中継層７１ｂは、データ線６ａの延在方向において隣接する中継層７１ａどうしの間にデータ線６ａに沿うように形成されている。また、これらの中継層７１ａ、７１ｂは互いに接触しない位置に離間されて画素毎に形成されている。
上記中継層７１ａは、コンタクトホール８３を介して半導体層１ａの高濃度ドレイン領域１ｅに電気的に接続され、中継層７１ｂは、コンタクトホール８２を介して高濃度ソース領域１ｄに電気的に接続されている。
【００３０】
ＴＦＴアレイ基板１０の基板本体１０Ａの液晶層５０側表面において、各ＴＦＴ３０が形成された領域に第１遮光膜１１ａが設けられており、この第１遮光膜１１ａはＴＦＴアレイ基板１０側から液晶層５０側に入射する光が、少なくとも半導体層１ａのチャネル領域１ａ'及び低濃度ソース、ドレイン領域（ＬＤＤ領域）１ｂ、１ｃに入射するのを防止する機能を奏する。第１遮光膜１１ａとＴＦＴ３０との間には、ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的に絶縁するための下地絶縁膜１２が形成されている。
【００３１】
前記第１層間絶縁膜４１上に形成された中継層７１ａ、７１ｂを覆うように、誘電体膜７５が形成されており、この誘電体膜７５を介して中継層７１ａと対向するように、容量線３００が形成されている。本実施形態では、蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ（及び画素電極９ａ）に接続された画素電位側容量電極としての中継層７１ａと、固定電位側容量電極としての容量線３００の一部とが、誘電体膜７５を介して対向配置されることにより形成されている。画素電位側容量電極としての中継層７１ａは導電性のポリシリコン膜等からなる。固定電位側容量電極としての容量線３００は、導電性のポリシリコン膜や非晶質、単結晶からなるシリコン膜等からなる第１膜７２と、高融点金属を含む金属シリサイド膜などからなる第２膜７３とが積層形成された多層膜からなる。
【００３２】
この蓄積容量７０は第２の遮光膜としても機能しており、ポリシリコン膜からなる中継層７１ａは第２膜７３と比較して光吸収性が強く、第２膜７３とＴＦＴ３０との間に配置された光吸収層としての機能を有する。また、容量線３００は、それ自体で遮光膜として機能し、ポリシリコン膜等からなる第１膜７２は第２膜７３とＴＦＴ３０との間に配置された光吸収層としての機能を持ち、高融点金属を含む金属シリサイド膜等からなる第２膜７３はＴＦＴ３０の図示上側から入射する光からＴＦＴ３０を遮光する遮光層として機能を持つ。すなわち、第２の基板２０Ａ側から入射する光は、第２膜７３で遮光され、第２膜７３とＴＦＴ３０との間に入った光は中継層７１ａと第１膜７２で吸収されるようになっている。
【００３３】
上記の積層構造を有する容量線３００は、その第１膜７２が導電性のポリシリコン膜から構成されているので、遮光膜として機能する第２膜７３については、導電性を有しない材料で構成することもできるが、この第２膜７３を導電性材料で構成するならば、容量線３００をより低抵抗化することができる。
【００３４】
これら遮光膜として機能する第１遮光膜１１ａ、第２膜７３（第２遮光膜）は、例えばＣｒ，Ｔｉ，Ｗ，Ｔａ，Ｍｏ，Ｐｂ等の高融点金属、あるいはこれらの金属を含む金属シリサイド、ポリシリサイドや、これらを積層したものにより構成することが好ましく、場合によってはＡｌ等からなる構成としてもよい。また、上記中継層７１ａ、容量線３００とともに蓄積容量７０を構成する誘電体膜７５は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ膜、ＬＴＯ膜などの酸化シリコン膜、窒化シリコン膜、窒化酸化膜や、それらの積層膜で構成される。蓄積容量を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて誘電体膜７５は薄い程良い。
【００３５】
光吸収層として機能するのみならず容量線３００の一部を構成する第１膜７２は、例えば膜厚５０〜１５０ｎｍのポリシリコン膜又は非晶質、単結晶からなるシリコン膜からなり、遮光膜として機能するのみならず容量線３００の一部を構成する第２膜７３は、例えば膜厚１５０ｎｍ程度のタングステンシリサイド膜からなる。また、中継層７１ａは、第１膜７２と同様のポリシリコン膜で構成されている。このように、誘電体膜７５と接する側に配置される第１膜７２及び中継層７１ａをポリシリコン膜から構成することで、誘電体膜７５の劣化を防止し、液晶装置の信頼性を向上させることができる。仮に、蓄積容量を構成する場合に、誘電体膜７５と金属シリサイド膜が当接するように構成すると、誘電体膜７５へ金属シリサイド膜に含まれる金属成分が拡散し、誘電体膜７５の特性を劣化させることとなる。
【００３６】
上記容量線３００は、誘電体膜７５を形成した後、その上に直接形成することができる。すなわち、誘電体膜７５上にレジストが塗布される工程がないので、レジスト工程による誘電体膜７５の性能の劣化がなく、誘電体膜７５を薄く形成しても十分な特性を備えた誘電体膜とすることができる。そして、誘電体膜７５を薄く形成することで、蓄積容量７０を増大させることができる。
【００３７】
上記容量線３００は、平面的には画素電極９が配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて固定電位とされる。係る定電位源としてはＴＦＴ素子３０を駆動するための走査信号を走査線３ａに供給するための走査線駆動回路（後述する）や画像信号をデータ線６ａに供給するためのサンプリング回路を制御するデータ線駆動回路（後述する）に供給される正電源や負電源の定電位源でもよいし、対向基板２０の電極２１に供給される定電位でも構わない。更に、第１遮光膜１１ａについてもその電位変動がＴＦＴ素子３０に対して悪影響を及ぼすのを避けるために、容量線３００と同様に画像表示領域からその周囲に延設して定電位源に接続しておくのが好ましい。
【００３８】
また、上記誘電体膜７５上、容量線３００を含む基板本体１０Ａ上には、中継層７１ａへ通じるコンタクトホール８、及び中継層７１ｂへ通じるコンタクトホール８１が開孔した第２層間絶縁膜４２が形成されている。この第２層間絶縁膜４２上には、走査線３ａと直行する方向に延在するデータ線６ａが形成されている。データ線６ａはコンタクトホール８１を介して中継層７１ｂに電気的に接続されており、この中継層７１ｂを介して半導体層１ａの高濃度ソース領域１ｄに電気的に接続されている。
【００３９】
上記第２層間絶縁膜４２上、データ線６ａを含む基板本体１０Ａ上には、中継層７１ａへ通じるコンタクトホール８が開孔した第３層間絶縁膜４３が形成されている。すなわち、コンタクトホール８は、第３層間絶縁膜４３及び第２層間絶縁膜４２を貫通して中継層７１ａに到るようにこれらの層間絶縁膜に設けられている。この第３層間絶縁膜４３上には、コンタクトホール８を介して中継層７１ａへ通じる画素電極９が形成されている。画素電極９は、コンタクトホール８を介して中継層７１ａに電気的に接続されており、この中継層７１ａを介して半導体層１ａの高濃度ドレイン領域１ｅに電気的に接続されている。また本実施形態では、画素電極９はアルミニウムや銀等の光反射性の金属材料を用いて形成されており、従って画素電極９が当該液晶ライトバルブの反射層を兼ねて構成されている。画素電極９は平面的には図３に示すように画像表示領域を含む領域に四角形状に形成されている。
【００４０】
上記中継層７１ａは蓄積容量７０の画素電位側容量電極としての機能、及び光吸収層としての機能のほかに、画素電極９と高濃度ドレイン領域１ｅとの電気的接続を中継する機能を有している。このような中継層７１ａを設けることで、層間距離が例えば１０００〜２０００ｎｍと長くなる場合にも、両者間を一つのコンタクトホールで接続する技術的困難性を回避しつつ、比較的小径の直列なコンタクトホールで両者間を良好に接続でき、コンタクトホールの小径化による画素開口率の向上を実現することができる。また、コンタクトホール開孔時にも、開孔深さが比較的小さくなるので、エッチング時の突抜けが起こりにくくなるという効果も得られる。
【００４１】
また、ＴＦＴアレイ基板１０の液晶層５０側最表面、すなわち、画素電極９を含む第３層間絶縁膜４３上には、電圧無印加時における液晶層５０内の液晶分子の配向を規制するための配向膜１６が形成されている。ＴＦＴアレイ基板１０の液晶層５０と反対側の面には、偏光子１７が設けられている。他方、対向基板２０においては、基板本体２０Ａの液晶層５０側表面に、そのほぼ全面に渡って、インジウム錫酸化物（ＩＴＯ）等からなる共通電極２１が形成され、その液晶層５０側には、電圧無印加時における液晶層５０内の液晶分子の配向を規制するための配向膜２２が形成されている。また対向基板２０の液晶層５０と反対側の面にも偏光子２４が設けられている。
【００４２】
以上説明したように、本実施形態の液晶ライトバルブ１は、画素スイッチング素子であるＴＦＴ３０に、単結晶シリコンからなる半導体層１ａが備えられている。係るＴＦＴ３０は、従来のアモルファスシリコンやポリシリコンの半導体層にチャネル領域を形成したＴＦＴに比して高速動作が可能であるため高精細表示にも容易に対応することができ、また半導体層１ａの電荷移動度が高いことから半導体層自体を小型化できるため、画素開口率の向上にも寄与する。そして、画素電極９が光反射性を有する反射電極とされたことで、画素電極９の基板本体１０Ａ側にＴＦＴ３０等を配することも可能になり、先のＴＦＴ３０の小型化と相まって画素開口率を大幅に向上させることができる。さらには、反射型の液晶ライトバルブとすることで、液晶層５０の層厚を薄くすることができ、応答速度を高めることができるという利点も得られる。
【００４３】
またさらに、ＴＦＴアレイ基板１０が、石英からなる基板本体１０Ａ上に下地絶縁膜１２を介して単結晶半導体層を形成したＳＯＱ基板となっているので、ガラス基板や石英基板を用いて構成される対向基板２０とのシール材５２を介しての貼り合わせに際して、基板本体１０Ａ，２０Ａの熱膨張率差に起因する基板同士の位置ずれが生じ難く、したがって、従来のＬＣＯＳ技術を用いた反射型の液晶装置で問題となる前記位置ずれに起因する開口率や表示品質の低下が生じ難く、明るく高画質の表示を行うことが可能な液晶装置となっている。
また、下地絶縁膜１２を介して石英基板上に形成された半導体層１ａを用いていることで、基板の容量がゼロになるため、ＴＦＴ３０を高速かつ安定に動作させることができ、さらには、画像表示領域の外側に配される駆動回路のスイッチング素子についても、半導体層１ａと同層の単結晶シリコンを用いて構成することができ、高速、高能力の駆動回路をＴＦＴアレイ基板１０上に形成することができる。
【００４４】
このように本実施形態の液晶ライトバルブ１は、ＴＦＴアレイ基板１０が、単結晶半導体層を有する複合基板を含んでなるとともに、光反射性の反射電極を画素電極として備えたものとされたことで、画素開口率の大幅な向上と、高速な応答を実現し、かつパネル組立に際しての基板の位置ずれが生じにくい、製造容易性にも優れたものとなっている。さらには、高速応答が可能であること、及びＴＦＴ３０の遮光性に優れていることから、例えば写真画質の表示用途に耐える４００ｐｐｉ以上の超高精細表示装置としても好適に用いることができる液晶ライトバルブとなっている。
【００４５】
＜ＳＯＱ基板の構成＞
ここで、上記実施形態の液晶装置に好適な遮光層を備えたＳＯＱ基板の３つの具体的な構成例について説明する。
【００４６】
［第１の構成例］
図５及び図６は第１の構成例におけるＳＯＱ基板の作成方法を示す図である。このＳＯＱ基板の製造プロセスを詳細に説明する。まず、図５（ａ）に示すように、透明な石英基板からなる支持基板９１に遮光層９４を形成する。次に、図５（ｂ）に示すように、遮光層９４の上にフォトレジストパターン１１３を形成する。次に、図５（ｃ）に示すように、フォトレジストパターン１１３をマスクとして遮光層９４のエッチングを行い、トランジスタ形成領域以外の遮光層９４をドライエッチングにて除去し、エッチング後のフォトレジストパターン１１３を剥離する。次に、図５（ｄ）に示すように、遮光層９４とその上に形成される単結晶シリコン層との間の絶縁を確保するために、絶縁層９５を堆積する。この絶縁層９５にはシリコン酸化膜を用いた。このシリコン酸化膜は、例えばスパッタ法、あるいはＴＥＯＳ（テトラエトキシシラン）を用いたプラズマＣＶＤ法により形成できる。
【００４７】
絶縁層９５は、遮光層９４の被覆段差を研磨によって平坦化しても遮光層９４上に単結晶シリコン層９２との十分な絶縁性を確保できる膜厚とする。具体的には絶縁層９５は、遮光層９４の膜厚に対して５００〜１０００ｎｍ程度多く堆積するのがよい。本構成例においては遮光層９４の膜厚４００ｎｍに対し、シリコン酸化膜をＴＥＯＳのプラズマＣＶＤにより１０００ｎｍ堆積させた。こうして得られた遮光層付きの支持基板は、基板表面が遮光層９４の有無に応じて凹凸になっているため、このまま単結晶シリコン基板と貼り合わせを行うと凹凸の段差部分にボイド（空隙）が形成され、貼り合わせた際に接合強度の不均一が生じてしまう。
【００４８】
このため、図６（ｅ）に示すように、遮光層９４を形成した支持基板の表面をグローバルに研磨して平坦化する。研磨による平坦化の手法としては、ＣＭＰ（化学的機械研磨）法を用いることができる。ＣＭＰにおいては、遮光層９４上での絶縁層９５の研磨量を遮光層９４の膜厚よりも２００〜７００ｎｍ程度多めに設定するのがよい。この条件でＣＭＰ処理を行うことにより遮光層パターン端部の段差を３ｎｍ以下まで小さくすることができるため、単結晶シリコン基板貼り合わせの際にも基板全面で均一な貼り合わせ強度が得られる。次に図６（ｆ）に示すように、遮光層を形成した支持基板と単結晶シリコン基板１２０の貼り合わせを行う。
【００４９】
貼り合わせに用いる単結晶シリコン基板１２０は、厚さ３００μｍであり、その表面をあらかじめ０．０５〜０．８μｍ程度酸化して酸化膜層９３を形成しておく。これは貼り合わせ後に形成される単結晶シリコン層９２と酸化膜層９３の界面を熱酸化で形成し、電気特性の良い界面を確保するためである。貼り合わせ工程は、例えば３００℃で２時間の熱処理によって２枚の基板を直接貼り合わせる方法が採用できる。貼り合わせ強度をさらに高めるためには、さらに熱処理温度を上げて４５０℃程度にする必要があるが、石英基板と単結晶シリコン基板の熱膨張係数には大きな違いがあるため、このまま加熱すると単結晶シリコン層にクラックなどの欠陥が発生し、基板品質が劣化してしまう。
【００５０】
このようなクラックなどの欠陥の発生を抑制するためには、一度３００℃にて貼り合わせのための熱処理を行った単結晶シリコン基板をウエットエッチングまたはＣＭＰによって１００〜１５０μｍ程度まで薄くした後に、さらに高温の熱処理を行うことが望ましい。本実施例においては８０℃のＫＯＨ水溶液を用い、単結晶シリコン基板の厚さが１５０μｍとなるようエッチングを行った。この後、貼り合わせた基板を４５０℃にて再び熱処理し、貼り合わせ強度を高めている。さらに図６（ｇ）に示すように、この貼り合わせ基板を研磨して、単結晶シリコン層９２の厚さを３〜５μｍとした。
【００５１】
このようにして薄膜化した貼り合わせ基板は、最後にＰＡＣＥ（Plasma Assisted Chemical Etching）法によって単結晶シリコン層９２の膜厚を０．０５〜０．８μｍ程度までエッチングして仕上げる。このＰＡＣＥ処理によって単結晶シリコン層９２は、例えば膜厚１００ｎｍに対しその均一性は１０％以内のものが得られた。以上の工程により、遮光層を有するＳＯＱ基板が作製できる。
【００５２】
［第２の構成例］
図７及び図８はＳＯＱ基板の第２の構成例を示す図である。これらの図で図５及び図６と同一の符号がついている箇所は、同様の工程により形成される層、あるいは部材を示す。この構成例においては、先の図５（ａ）〜（ｄ）、及び図６（ｅ）に示した、パターニングされた遮光層付きの支持基板表面を平坦化する工程までにより得られた支持基板を用いる。
そして、図７（ａ）は、貼り合わせに用いる単結晶シリコン基板である。この単結晶シリコン基板１２０は、厚さ６００μｍであり、その表面をあらかじめ０．０５〜０．８μｍ程度酸化することで酸化膜層９３を形成したものである。
次に、図７（ｂ）に示すように、単結晶シリコン基板１２０に水素イオン１１４を注入する。例えば本構成例においては、水素イオン（Ｈ＋）を加速電圧１００ｋｅＶ、ドーズ量１０×１０１６ｃｍ−２にて注入した。この処理によって単結晶シリコン基板１２０中に水素イオンの高濃度層１１５が形成される。
次に、図７（ｃ）に示すように、イオン注入した単結晶シリコン基板１２０を遮光層９４と絶縁層９５を形成した支持基板９１に貼り合わせる。貼り合わせ工程は、例えば３００℃で２時間の熱処理によって２枚の基板を直接貼り合わせる方法が採用できる。
【００５３】
さらに図８（ｄ）においては、貼り合わせた単結晶シリコン基板１２０の貼り合わせ面側の酸化膜９３（これがＳＯＱ基板完成時には埋め込み酸化膜となる）と単結晶シリコン層９２を支持基板上に残したまま、単結晶シリコン基板１２０を支持基板から剥離するための熱処理を行う。この基板の剥離現象は、単結晶シリコン基板中に導入された水素イオンによって、単結晶シリコン基板の表面近傍のある層でシリコンの結合が分断されるために生じるものである。本構成例においては、貼り合わせた２枚の基板を毎分２０℃の昇温速度にて６００℃まで加熱した。この熱処理によって、貼り合わせた単結晶シリコン基板１２０が支持基板と分離し、支持基板表面には約４００ｎｍのシリコン酸化膜９３とその上に約２００ｎｍの単結晶シリコン層９２が形成される。
【００５４】
図８（ｅ）は分離後のＳＯＱ基板を示す断面図である。このＳＯＱ基板表面は、単結晶シリコン層の表面に数ｎｍ程度の凹凸が残っているため、これを平坦化する必要がある。このため、本構成例においてはＣＭＰ法を用いて基板表面を微量（研磨量１０ｎｍ未満）に研磨するタッチポリッシュを用いた。この平坦化の手法としては他にも水素雰囲気中にて熱処理を行う水素アニール法を用いることもできる。以上により作製されたＳＯＱ基板は、良好な単結晶シリコン膜厚の均一性を有し、なおかつ作製するデバイスに対して光リークを抑える遮光層を有した構造をもつものである。
【００５５】
［第３の構成例］
図９及び図１０はＳＯＱ基板の第３の構成例を示す図である。これらの図において図５〜図８と同一の符号がついている箇所は、同様の工程で形成される層、あるいは部材を示す。この構成例において、図６（ｅ）に示したパターニングされた遮光層付きの支持基板表面を平坦化する工程までは、前述第１の構成例と全く同一である。
そして、図９（ａ）は、貼り合わせ用の単結晶シリコン層を形成するためのシリコン基板である。シリコン基板１１６は、厚さ６００μｍであり、ＨＦ／エタノール液中で陽極酸化することによりその表面に多孔質層１１７が形成されている。この処理によって表面を１２μｍ程度多孔質化した単結晶シリコン基板１１６に水素雰囲気中で１０５０℃の熱処理を行うことにより、多孔質層１１７の表面を平滑化する。これはこの後にシリコン基板１１６上に形成する単結晶シリコン層の欠陥密度を低減し、その品質を向上させるものである。
【００５６】
次に図９（ｂ）に示すように、多孔質シリコン層１１７の表面を平滑化したシリコン基板１１６にエピタキシャル成長により単結晶シリコン層９２を形成する。エピタキシャル成長による単結晶シリコン層９２の堆積膜厚は、本構成例においては５００ｎｍとしたが、単結晶シリコン層の膜厚は作製しようとするデバイスに応じて任意に選択することができる。さらに図９（ｃ）のように単結晶シリコン層９２の表面を５０〜４００ｎｍ程度酸化し、酸化膜層９３を形成して、これを貼り合わせ後のＳＯＱ基板の埋め込み酸化膜とする。
【００５７】
次に、図１０（ｄ）に示すように、単結晶シリコン層９２及び酸化膜層９３を形成した基板を、遮光層９４と絶縁層９５が形成された支持基板９１に貼り合わせる。貼り合わせ工程は、例えば３００℃で２時間の熱処理によって２枚の基板を直接貼り合わせる方法が採用できる。
次に、図１０（ｅ）に示すように、貼り合わせ面側の表面酸化膜９３、単結晶シリコン層９２、及び多孔質化したシリコン層１１７を残してシリコン基板を研削する。そして、図１０（ｆ）に示すように、多孔質シリコン層１１７をエッチングにより除去し、支持基板上に単結晶シリコン層９２を得る。この多孔質シリコン層１１７のエッチングは、ＨＦ／Ｈ２Ｏ２という組成のエッチング液を用いると、単結晶シリコン層９２に対して多孔質シリコン層１１７が高いエッチング選択性を示すため、非常に良好な単結晶シリコンの膜厚均一性を保ちつつ、多孔質シリコンのみを完全に除去することができる。
【００５８】
このように多孔質シリコン層１１７を除去したＳＯＱ基板は、単結晶シリコン層９２の表面に数ｎｍ程度の凹凸が残っているため、これを平坦化する必要がある。このために本構成例においては水素雰囲気中にて熱処理を行う水素アニール法を用いた。またこの平坦化の手法としてはＣＭＰ法を用いてＳＯＱ基板の単結晶シリコン層９２の表面を微量（研磨量１０ｎｍ未満）に研磨するタッチポリッシュを用いることもできる。以上により作製されたＳＯＱ基板は、良好な単結晶シリコン膜厚の均一性を有し、なおかつ作製するデバイスに対して光リークを抑える遮光層を有した構造をもつものである。
【００５９】
以上構成例１〜構成例３に説明した工程により得られるＳＯＱ基板は、いずれも先の実施形態に係る液晶ライトバルブ１に好適に用いることができ、係るＳＯＱ基板を用いることで、液晶ライトバルブ１は、その製造に際しての基板貼り合わせ工程を容易かつ高精度に行うことができるものとなっている。
【００６０】
（半透過反射型液晶装置）
上記実施の形態では、反射型の液晶ライトバルブに適用する場合の液晶装置の構成について図１から図４を参照して説明したが、本発明に係る液晶装置の適用範囲は液晶ライトバルブに限定されるものではなく、例えば図１１に構成を模式的に示す半透過反射型の液晶表示装置としても構成することができ、係る構成を適用すれば、携帯電話機等の表示部に用いて好適なものとなる。図１１（ａ）及び図１１（ｂ）は、本発明に係る液晶装置を半透過反射型の液晶表示装置として構成した場合の１画素領域の断面構造を示す図である。これらの図に示す液晶表示装置は、その画素領域内に部分的に反射層が設けられてなる反射表示領域が設けられるとともに、反射層ないし反射電極が形成されていない領域にてバックライトの光を透過して表示を行う透過表示領域が設けられている。また反射表示領域と透過表示領域とで液晶層の厚さが互いに異なっている、いわゆるマルチギャップ構造を具備している。
【００６１】
このように本発明に係る液晶装置は直視型の表示部に用いられる液晶表示装置としても構成することができる。本発明に係る反射型ないし半透過反射型の液晶装置は、その画素スイッチング素子であるＴＦＴが、単結晶シリコンを用いて構成された高速、高能力のものとされているので、例えば写真画質の表示が可能な４００ｐｐｉ以上の超高精細の液晶表示装置にも容易に適用できる。係る超高精細表示対応の液晶表示装置では、液晶容量が極めて小さくなることからＴＦＴのリーク電流を低減することが極めて重要になるが、本実施形態の液晶装置によれば、遮光膜１１ａ及び容量線３００により半導体層１ａを挟み込み、そのリーク電流を効果的に低減するようになっているため、画素の高精細化に有効な構成を具備したものとなっている。
【００６２】
（投射型表示装置）
次に、先の実施形態の液晶装置を光変調手段として備える投射型表示装置について説明する。図１２は、本実施の形態の投射型表示装置の斜視構成図である。図１２に示す投射型表示装置１０００は、光源装置１０１０と、光線分離プリズム１０１１と、色光分離プリズム１０１２と、３枚の液晶ライトバルブ１０１３…と、投射レンズ１０１４とを備えて構成されている。
【００６３】
光源装置１０１０は、ハロゲンランプ、メタルハライドランプ、キセノンランプのような光源ランプからの光束を、放物面リフレクタによってほぼ平行な光束として出力する。光放射に際して、赤外線や紫外線等の不要な波長成分をフィルタにより除去する。光線分離プリズム１０１１は、２つの三角柱プリズムの斜面同士を僅かな空隙を介して対向配置した構成であり、光源装置１０１０から出力される光束を一方（色光分離プリズム１０１２側）の三角柱プリズムの斜面で全反射し、色光分離プリズム１０１２に入射させるようになっている。
【００６４】
色光分離プリズム１０１２は、４つの三角柱プリズムを貼り合わせてなる四角柱状であり、これらの三角柱プリズムの間に、赤色光を反射する誘電体干渉膜と、青色光を反射する誘電体干渉膜とを平面視十字状に配置したものである。上記構成のもと、光線分離プリズム１０１１から入射した光は三原色光に分離され、色光分離プリズム１０１２の各側面に配置された液晶ライトバルブ１０１３にそれぞれ入射するようになっている。
【００６５】
色光分離プリズム１０１２内で生成された赤色光、青色光、緑色光は、それぞれ対応する液晶ライトバルブ１０１３に入射して変調されるとともに、液晶ライトバルブ１０１３に設けられた反射層（反射電極）によって反射され、再び色光分離プリズム１０１２に入射する。そして、先の色分離過程と逆の経路を辿って色合成されて色光分離プリズム１０１２から光線分離プリズム１０１１に入射する。この光線分離プリズム１０１１に入射した光は、三角柱プリズムの斜面に到達するが、光源装置１０１０から入射する場合と異なりその入射角が小さくなっているので、この斜面では反射されず、ほぼ全ての光束が透過する。次いで入射するもう一方の三角柱プリズムも同様に透過し、光線分離プリズム１０１１を透過した光束は、投射レンズ１０１４に入射し、スクリーン１１５に投射される。本実施形態の投射型表示装置１０００では、このようにしてスクリーン１１５上に、カラー画像が結像されるようになっている。
【００６６】
上記構成を具備した本実施形態の投射型表示装置は、その光変調手段である液晶ライトバルブ１０１３につき先の実施形態の液晶ライトバルブ１が用いられているので、高開口率かつ応答が高速な本発明に係る液晶ライトバルブにより、高輝度、高画質の投射表示を得られるようになっている。
【００６７】
（電子機器）
図１３は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話１３００は、本発明に係る液晶装置を小サイズの表示部１３０１として備え、複数の操作ボタン１３０２、受話口１３０３、及び送話口１３０４を備えて構成されている。
上記実施の形態の液晶装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々の画像表示手段として好適に用いることができ、いずれの電子機器においても、明るく、高画質の反射表示ないし半透過反射表示が可能になっている。
【図面の簡単な説明】
【００６８】
【図１】図１（ａ）は、実施形態の液晶装置の平面構成図、（ｂ）は断面構成図。
【図２】図２は、同、回路構成図。
【図３】図３は、同、画素の平面構成図。
【図４】図４は、同、断面構成図。
【図５】図５は、複合基板の第１構成例を示す断面工程図。
【図６】図６は、複合基板の第１構成例を示す断面工程図。
【図７】図７は、複合基板の第２構成例を示す断面工程図。
【図８】図８は、複合基板の第２構成例を示す断面工程図。
【図９】図９は、複合基板の第３構成例を示す断面工程図。
【図１０】図１０は、複合基板の第３構成例を示す断面工程図。
【図１１】図１１は、半透過反射型液晶表示装置の説明図。
【図１２】図１２は、実施形態に係る投射型表示装置の斜視構成図。
【図１３】図１３は、同、電子機器の一例を示す斜視構成図。
【符号の説明】
【００６９】
１  液晶ライトバルブ（液晶装置）、  １ａ  半導体層（単結晶半導体層）、  ９  画素電極（反射電極、反射層）、  １０  ＴＦＴアレイ基板（第１基板）、  ２０  対向基板（第２基板）、  １０Ａ  基板本体（支持基板）、  ３０  ＴＦＴ（薄膜トランジスタ）
【図１】
2005275179.tif 000003
【図２】
2005275179.tif 000004
【図３】
2005275179.tif 000005
【図４】
2005275179.tif 000006
【図５】
2005275179.tif 000007
【図６】
2005275179.tif 000008
【図７】
2005275179.tif 000009
【図８】
2005275179.tif 000010
【図９】
2005275179.tif 000011
【図１０】
2005275179.tif 000012
【図１１】
2005275179.tif 000013
【図１２】
2005275179.tif 000014
【図１３】
2005275179.tif 000015