(57)【要約】【課題】  ビットマップ展開された２値画像の多値画像への変換を解像度変更が可能な形で行う従来技術と同等の画質向上効果をメモリ容量の増大なく、処理の負担も大きくせずに、低コストな装置構成にて対応可能とする。【解決手段】  ２値→多値変換の過程でジャギー補正を行うようにし、解像度変更をしない画像はパターン認識部４１で処理し画素毎に出力されるコード情報によりパターンメモリ４２１を読み出して補正データを得る。解像度変更：倍密を伴う画像はハード回路構成の倍密モード用画素パターン生成部４２２により、ビットマップ展開された２値画像をパターン認識し得たコード情報に加え、主走査・副走査倍密コードを入力として論理演算で補正データを生成する。倍密モードで増加する画素の構成を黒・白画素構成とすると回路が簡素化できる。【選択図】          図１３
2005175673.tif 000002
【特許請求の範囲】
【請求項１】
ビットマップ状に展開された２値画像データを解像度変更が可能な方式で多値画像データに変換する手段を有する画像処理装置であって、前記２値画像データの対象とする画素を中心として所定領域の各画素のデータを抽出するウインドウ手段と、ウインドウ抽出された画像データにおける黒画素領域の境界部分の線分形状を認識して、前記画像データの対象画素に対して、認識した線分形状の特徴を表す複数ビットのパターンコード情報を生成するパターン認識手段と、該パターンコード情報をもとに対象画素が斜線もしくは円弧を構成する画素として補正が必要な画素か否かを判別する判別手段と、解像度を変更しない画像データにおいて補正が必要と判別された画素に対して、前記パターンコード情報をアドレスとして、記憶しておいた補正画像データを読み出して出力するメモリ手段と、解像度を変更する画像データにおいて補正が必要と判別された画素に対して、指定された解像度と前記パターンコード情報とを入力として、白画素と黒画素を意味する２種類の要素よりなる画素構成の所定ビットの多値データを演算によって生成する倍密モード用画素パターン生成手段を備えたことを特徴とする画像処理装置。
【請求項２】
請求項１に記載された画像処理装置において、前記倍密モード用画素パターン生成手段は、白画素と黒画素の画素構成を画素の増大倍数の素数別に異なる設定を可能とし、かつ増大倍数が複数の素数の乗算結果であることを条件として該素数中の最大値の設定による画素構成を変倍する手段を備えたことを特徴とする画像処理装置。
【請求項３】
請求項１又は２に記載された画像処理装置において、前記倍密モード用画素パターン手段によって生成する白画素と黒画素を意味する２種類のデータ各々の画素データ値を変更可能とする手段を備えたことを特徴とする画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビットマップ状に展開された２値画像データを処理する手段を有する画像処理装置（例えば、レーザプリンタ、デジタル複写機、普通紙ファックス装置等のデジタル画像形成装置、或いは画像表示装置）に関し、特に２値から多値への画像データの変換過程で画質を向上させる処理（例えば、輪郭線のジャギー補正）を行う画像処理装置に関する。
【背景技術】
【０００２】
従来からデジタル画像処理においては、画像イメージデータを量子化して、メモリ上のビデオメモリ領域に２値データでビットマップ状（ドットマトリクス状）に展開し、それをビデオデータとして出力機器としての画像形成部の印刷エンジン、或いはディスプレイへ送り、可視像化に用いる。この場合、ドットマトリクスの直交する方向に対して傾斜した直線や滑らかな曲線が階段状に形成されるジャギーが生じ、画質を低下させることが知られている。
こうしたジャギーによる画質の低下に対し、下記特許文献１に例示する画像データ処理装置が一つの解決策を提案している。特許文献１の装置は、ジャギーを補正して画質の向上を図るために、予めメモリに記憶させておくことが必要なデータを極力低減し、又画像データのうちの補正が必要な画素の判別と補正が必要な画素に対する補正データの決定をマイクロプロセッサ等による簡単な判定及び演算によって極めて短時間で行えるようにすることをねらいとするもので、このために以下に示す手段を要素としている。
即ち、ビットマップ状に展開された画像データの対象とする画素を中心として所定領域の各画素のデータを抽出するためのウインドウと、該ウインドウを通して抽出される画像データによって、該画像データの黒画素領域の白画素領域との境界部分の線分形状を認識して、上記対象とする画素に対して認識した線分形状の特徴を表す複数ビットのコード情報（対象画素が黒画素或いは白画素のいずれか、線分の傾斜方向、傾きの度合い、対象画素の水平或いは垂直方向に連続する線分の端部の画素からの位置の各コード）を生成するパターン認識手段と、少なくともそのコード情報の一部を利用して補正が必要な画素か否かを判別する判別手段と、該手段によって補正が必要と判別された画素に対して、上記パターン認識手段によって生成されたコード情報をアドレスとして予め記憶されている補正データを読み出して出力する補正データメモリを備えている。
特許文献１の装置によれば、ビットマップ状に展開された画像データの黒画素領域の白画素領域との境界部分（文字等の輪郭線）の線分形状を認識して、所要の各画素に対して複数ビットのコード情報に置き換え、少なくともそのコード情報の一部を利用して補正が必要な画素か否かを判別し、補正が必要な画素に対しては上記コード情報に応じた補正を行う。このようにするので、予め補正が必要な全ての特徴パターンをテンプレートとして作成して記憶させておく必要が無くなり、補正が必要な画素の判別と補正が必要な画素に対する補正データの決定を上記コード情報によって簡単に短時間で行うことが可能になる。
さらに、上記特許文献１をベースにした提案として、特許文献２を示すことができる。特許文献２の装置では、入力画像データの解像度に対応して、異なる画像補正データを用いることによってスムージング処理を実施するものである。画像補正データを求める手法は、基本的に特許文献１と同様にパターン認識によって各画素に対して複数ビットのコード情報を得、コード情報に基づいて画像補正データを格納したパターンメモリから読み出すという方法によっており、解像度への対応も解像度を示すコード情報を生成し、これをパターンメモリからの読み出しを行うためのアドレスデータに付加した形で用いている。
【特許文献１】特開平5-207282号公報
【特許文献２】特開平9-107475号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ビットマップ状に展開された画像データに対して２値から多値へデータを変換する過程で輪郭線のジャギーを補正して画質を向上させる処理を行う従来技術においては、上記特許文献１のように、予めメモリに記憶させておくことが必要なデータを低減させ、且つ、処理時間の短縮を可能にする方法によっており、更に、上記特許文献２では、上記方法を入力画像データの解像度に対応して適用することを可能にしている。
しかしながら、ジャギーの補正に必要な補正画像データは、基本的にパターンメモリに格納しておく方法によっているので、上記特許文献２に示される装置における解像度の変換を伴う場合への対応では、低解像度のデータほど高解像度のデータに変換する過程において用いる画像補正データが多くなるので、補正データを格納するためのメモリ容量が増大するとともに、処理の負担も大きくなり、コストアップの要因になるという問題が生じることを避けることができない。
本発明は、上記した従来技術の問題点に鑑み、これを解決するためになされたもので、その解決課題は、ビットマップ状に展開された２値画像データの多値画像データへの変換を解像度変更が可能な態様で行うために用いた従来技術により得られたと同等の画質向上効果をメモリ容量の増大をもたらすことなく、処理の負担も大きくならないようにし、低コストな装置構成にて対応可能とすることにある。
【課題を解決するための手段】
【０００４】
請求項１の発明は、ビットマップ状に展開された２値画像データを解像度変更が可能な方式で多値画像データに変換する手段を有する画像処理装置であって、前記２値画像データの対象とする画素を中心として所定領域の各画素のデータを抽出するウインドウ手段と、ウインドウ抽出された画像データにおける黒画素領域の境界部分の線分形状を認識して、前記画像データの対象画素に対して、認識した線分形状の特徴を表す複数ビットのパターンコード情報を生成するパターン認識手段と、該パターンコード情報をもとに対象画素が斜線もしくは円弧を構成する画素として補正が必要な画素か否かを判別する判別手段と、解像度を変更しない画像データにおいて補正が必要と判別された画素に対して、前記パターンコード情報をアドレスとして、記憶しておいた補正画像データを読み出して出力するメモリ手段と、解像度を変更する画像データにおいて補正が必要と判別された画素に対して、指定された解像度と前記パターンコード情報とを入力として、白画素と黒画素を意味する２種類の要素よりなる画素構成の所定ビットの多値データを演算によって生成する倍密モード用画素パターン生成手段を備えたことを特徴とする画像処理装置である。
【０００５】
請求項２の発明は、請求項１に記載された画像処理装置において、前記倍密モード用画素パターン生成手段は、白画素と黒画素の画素構成を画素の増大倍数の素数別に異なる設定を可能とし、かつ増大倍数が複数の素数の乗算結果であることを条件として該素数中の最大値の設定による画素構成を変倍する手段を備えたことを特徴とするものである。
請求項３の発明は、請求項１又は２に記載された画像処理装置において、前記倍密モード用画素パターン手段によって生成する白画素と黒画素を意味する２種類のデータ各々の画素データ値を変更可能とする手段を備えたことを特徴とするものである。
【発明の効果】
【０００６】
（１）請求項１の発明によると、解像度を変更する画像データにおいて補正が必要と判別された画素に対して、指定された解像度とパターンコード情報とを入力として、白画素と黒画素を意味する２種類の要素よりなる画素パターンを演算によって生成する手段を備えるようにしたことにより、メモリ方式による場合に起きるメモリ容量の増大をもたらすことなく、処理の負担も大きくせずに、低コストな装置構成により、かつメモリ方式と同等の画質で解像度変更を伴う場合に対応して行うことが可能となる。
（２）請求項２の発明によると、例えば６倍密の場合には、２倍密時もしくは３倍密時の画素構成での対応が可能であるが、変倍数の大きい３倍密のデータを基本に変倍処理出力を行なうようにしたので、その後の変倍処理に必要な変倍数が変倍数の小さい場合に比べ、少ない変倍数での対応が可能となることにより、より安価な回路構成による画質向上が可能となる。
（３）請求項３の発明によると、白画素と黒画素を意味する２種類のデータ各々の画素データ値を変更可能としたので、入力画像の白黒反転や黒画素のみ濃度を変換する等の処理により、画像の特性によっては必要な画質の調整、変更を行うことが可能になる。
【発明を実施するための最良の形態】
【０００７】
本発明を添付する図面とともに示す以下の実施形態に基づき説明する。なお、本実施形態では、本発明に係わる画像処理装置をデジタル複写機として実施した例を示す。
図１は、本実施形態に係るデジタル複写機の構成を示す概略図である。また、図２は、図１の印刷制御部１８をより詳しく示すブロック図である。
図１に示すデジタル複写機１は、１ビーム方式で感光体への光書き込みを行う装置であり、大別すると、原稿（図示せず）を読み取る画像読み取り部２と、画像読み取り部２により読み取られた画像データに対して各種の処理を行う信号処理部３と、信号処理部３により処理された画像データに基づいて画像を公知の電子写真方式で印刷用紙（図示せず）上に印刷する画像印刷部４よりなる。
画像読み取り部２では、コンタクトガラス５上に載置された原稿が主走査方向に細長い光源６により照明され、その反射光が第１ミラー７、第２ミラー９、第３ミラー１０により順次反射され、次いで結像光学系１２によりＣＣＤ（Charge Coupled Device）センサ１３の受光面に結像されて光電変換される。この場合、光源６と第１ミラー７が第１走査ユニット８を構成し、第２ミラー９と第３ミラー１０が第２走査ユニット１１を構成して、第１走査ユニット８と第２走査ユニット１１が２対１の速度比で移動することにより原稿が副主走査方向に走査される。
信号処理部３では、ＣＣＤセンサ１３により光電変換されたアナログ画像信号がアンプ１４により増幅され、次いでＡ／Ｄ変換器（ＡＤＣ）１５によりデジタル画像信号に変換される。次いでデジタル画像信号が画像処理部１６により明度補正処理や、変倍処理や編集処理等の画像処理を施され、次いでこの画像処理部１６により画像処理されたラスタ画像データが印刷制御部１８によりスムージング処理されると共に、１ビーム（１ライン）用の画像データに変換される。ＬＤ変調部１９は１ライン分の画像データに基づいて、ＬＤユニット２０における１つの半導体レーザのビームを変調する。なお、印刷制御部１８とＬＤ変調部１９の間に、画像範囲の制限を行う回路や、パターン合成などを行う回路が設けられることもある。
【０００８】
画像印刷部４では、ＬＤユニット２０から出射された１つのビームがシリンダレンズ２２により収束され、次いでポリゴンミラー２３により等角速度偏向された１つのビームは、ｆθレンズ２４により等速度偏向に補正されて感光体ドラム２６上に 照射されて１ライン分の潜像が形成されると共に、光検知器２７により検知される。光検知器２７は主走査方向の有効書き込み領域の前に配置され、ビームを受光して同期検知パルス信号ＸＤＥＴＰを印刷制御部１８にフィードバックする。なお、ここでは、１本のレーザビームを発生する半導体レーザを用いた場合について説明しているが、ビーム数は１本に限定されず、複数ビームの半導体レーザアレイを用いてもよい。
また、印刷制御部１８では、画像読み取り部２から入力する画像データの入力速度と、画像印刷部４に対して画像データを出力する出力速度の調停も合わせて行う。
即ち、画像読み取り部２では、コンタクトガラス５上の原稿を第１、第２走査ユニット８、１１により副走査方向に走査してＣＣＤセンサ１３により読み取るので、ＣＣＤセンサ１３は副走査方向に連続する複数の主走査ラインのドットマトリクスよりなる画像データを１ラインずつ信号制御部３に出力する。このときＣＣＤセンサ１３が１ライン分の画像データをライン同期信号ＬＳＹＮＣによりアドレスをリセットされた後、画素クロック毎に主走査方向に1画素ずつ出力するので、信号処理部３（印刷制御部１８）に対しては第１、第２走査ユニット８、１１の走査速度やＣＣＤセンサ１３の読み取り周期などに基づく所定のライン周期で１ラインずつ出力される。
他方、画像印刷部４では、ポリゴンミラー２３により走査されたレーザビームが感光体ドラム２６の直前に入射すると、光検知器２７が同期検知パルス信号ＸＤＥＴＰを出力し、印刷制御部１８がこの同期検知パルス信号ＸＤＥＴＰに基づいて画像読み取り部２から入力する画像データの印刷タイミングを制御する。このように、印刷制御部１８は入出力における異なるライン周期に対応し、調停動作を行う。
【０００９】
また、印刷制御部１８では、光書き込みのために出力する画像データにスムージング（ジャギーの補正）処理を行う。スムージング処理においては、パターン認識を行い、その処理結果を用いるので、このパターン認識処理に必要なマトリクスとして、注目画素の前後の４ラインずつを含む計９ラインのマトリクスを用意する。
このマトリクスは、図２に示すように、先ず、画像処理部１６からのドットマトリクス状の９ライン分の画像データが、第１の画素クロックに同期して1画素毎に順次第１の一時記憶手段３１に記憶される。なお、この補正処理は、前段からの画像データが１クロック当たり複数のデータを複数の信号線を介して入力するパラレルデータの場合にも適用することが可能であり、このためにはパラレルデータに対してパラレル→シリアル変換して、９ライン分の画像データを第１の一時記憶手段３１に記憶する。
第１の一時記憶手段３１に記憶された９ライン分の画像データは、１ライン分の画像データが入力する間に、第２の画素クロックに同期して９ライン分同時に読み出される。
ここで、第２の画素クロックが第１の一時記憶手段３１から９ラインについて各ライン毎に、１画素単位で画像データを読み出し動作をする場合について、図３乃至図７を参照して示す以下の実施例によって説明する。
【００１０】
この実施例では、画像印刷部４においてレーザビームによる感光体２６への光書込の行われる解像度が１２００ｄｐｉである場合を例に、画像処理部１６から印刷制御部１８への入力２値画像データが１２００ｄｐｉと等しい解像度である場合と、１２００ｄｐｉよりも低い解像度であり、２倍以上の整数倍の解像度に変換する必要がある場合をそれぞれ例示する。
図３は、第１の一時記憶手段３１からの第２の画素クロックによる１画素単位での画像データの読み出し動作を第２の画素クロック毎に実施する場合のタイミングチャートであり、図４は、第２の画素クロックの２クロック毎に実施する場合のタイミングチャート、図５は、第２の画素クロックの３クロック毎に実施する場合のタイミングチャート、図６は、第２の画素クロックの４クロック毎に実施する場合のタイミングチャート、図７は、第２の画素クロックの６クロック毎に実施する場合のタイミングチャートである。
図３の入力画像データの解像度が１２００ｄｐｉの例では、上述のように第１の一時記憶手段３１から第２の画素クロック（１２００ｄｐｉに対応）により、１画素単位での画像データの読み出し動作を第２の画素クロック毎に実施し、書込を行う第２の画素クロックの設定周波数のクロック周期にて順次１画素単位の画像データを出力する。従って、印刷制御部１８出力時は、画像データの画素数の変更は無く、１２００ｄｐｉの解像度のままでの出力となる。
図４の入力画像データの解像度が６００ｄｐｉの例では、図３と同様に第１の一時記憶手段３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作を第２の画素クロックの２周期毎に実施し、書込を行う場合の第２の画素クロックの設定周波数の２倍のクロック周期にて順次１画素単位の画像データを出力する。従って、印刷制御部１８出力時は、入力時の６００ｄｐｉに対し、画像データの画素数は２倍となり、１２００ｄｐｉの解像度へ変更された出力となる。
図５の入力画像データの解像度が４００ｄｐｉの例では、図３と同様に第１の一時記憶手段３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作を第２の画素クロックの３周期毎に実施し、書込を行う場合の第２の画素クロックの設定周波数の３倍のクロック周期にて順次１画素単位の画像データを出力する。従って、印刷印刷制御部１８出力時は、入力時の４００ｄｐｉに対し、画像データの画素数は３倍となり、１２００ｄｐｉの解像度へ変更された出力となる。
図６の入力画像データの解像度が３００ｄｐｉの例では、図３と同様に第１の一時記憶手段３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作を第２の画素クロックの４周期毎に実施し、書込を行う場合の第２の画素クロックの設定周波数の４倍のクロック周期にて順次１画素単位の画像データを出力する。従って、印刷制御部１８出力時は、入力時の３００ｄｐｉに対し、画像データの画素数は４倍となり、１２００ｄｐｉの解像度へ変更された出力となる。
図７の入力画像データの解像度が２００ｄｐｉの例では、図３と同様に第１の一時記憶手段３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作を第２の画素クロックの６周期毎に実施し、書込を行う場合の第２の画素クロックの設定周波数の６倍のクロック周期にて順次１画素単位の画像データを出力する。従って、印刷
印刷制御部１８出力時は、入力時の２００ｄｐｉに対し、画像データの画素数は６倍となり、１２００ｄｐｉの解像度へ変更された出力となる。
また、図３〜７のタイミングチャートによる画像データの読み出し動作を第２の画素クロックに対して実施することにより、第１の一時記憶手段３１から読み出された９ライン分の画像データは、詳細な構成を後述するウインドウ４０（図９参照）を用いる画像処理手段３２に９ラインが同時に出力される。
【００１１】
画像処理手段３２では、画像のエッジ部の斜め線や円弧のギザギザを軽減するために、主走査１３画素・副走査９ラインのデータによりマトリクスを生成して、注目画素と周辺画素の各値に基づいて、パターン認識処理により注目画素の特徴を抽出し、注目画素の特徴を表す値を決定する。
また、画像処理手段３２では抽出した特徴値に基づくスムージング処理（ジャギーの補正）を第２の画素クロック毎に行うことにより、全ての入力画素に対して、1画素当たり複数ビットの多値データへの変換を行う。
図８は、図２における画像処理手段３２の概略構成を示すブロック図である。また、図９は画像処理手段３２の要素であるウインドウ４０の構成を示す図である。
図８に示すように、画像処理手段３２の基本構成は、ウインドウ４０、パターン認識部４１、メモリブロック４２、ビデオデータ出力部４３及びこれらを同期制御するタイミング制御部４４よりなる。
タイミング制御部４４は、画像データにおける１ページ分の副走査方向の書き込み期間を規定するＦＧＡＴＥ信号、主走査１ライン分の書き込み期間を規定するＬＧＡＴＥ信号、各ラインの書き込み開始及び終了タイミングを示すＬＳＹＮＣ信号、１ドット毎の読み出し及び書き込み周期を取る画像クロックＷＣＬＫ及びＲＥＳＥＴ信号を入力し、画像処理手段３２のウインドウ４０、パターン認識部４１、メモリブロック４２に対してその動作の同期を取るために必要なクロック信号等を発生する。
なお、メモリブロック４２の補正データは、画像形成装置システム内のＭＰＵあるいはＣＰＵによりＲＯＭ等の記憶手段から選択的にロードされたり、ホストコンピュータからダウンロードすることも可能であり、こうすることにより画像データの被補正パターンに対する補正データを容易に変更することが可能となる。この補正データには、後述するパターンメモリ４２１に格納するデータ、或いは倍密モード用画素パターン生成部４２２への設定データが含まれる。
【００１２】
画像処理手段３２が処理に用いるウインドウ４０は、図２の第１の一時記憶手段３１から出力される９ライン分の画像データに対して、各々主走査方向に１３画素分のシフトレジスタ４０ａ〜４０ｉがシリアルに接続されており、図９に示すようにパターン検出用のマトリクスを構成する。
図９に示すウインドウ４０において、シフトレジスタ４０ｅの左端より７画素目の画素位置（同図中に（１）を付し、示している）がターゲットとなる注目画素の格納位置となる。
画像処理手段３２では、ウインドウ４０を構成するシフトレジスタ４０ａ〜４０ｉ内を画像データが順次１画素ずつシフトされることによって、注目画素が画像処理手段３２に対して順次変化し、その注目画素を中心とするウインドウ４０の画像データを連続的に切り出すことが可能となる。
図９に示すウインドウ４０のシフトレジスタ４０ａ〜４０ｉによるシフト動作を、図３〜図７の例で、説明を加えると、図３の場合は、第１の一時記憶手段３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作が、第２の画素クロック毎に実施され、画像処理手段３２のウインドウ４０を構成するシフトレジスタ４０ａ〜４０ｉ内における画像データも、第２の画素クロック毎に順次１画素ずつシフトされることによって、注目画素が画像処理手段３２に対して順次変化する。
また、図４の場合は、図３と同様に第１の一時記憶手段３１から第２の画素クロックにより、１画素単位での画像データの読み出し動作が実施されるが、読み出しの周期は、第２の画素クロックの２周期毎に実施され、画像処理手段３２のウインドウ４０を構成するシフトレジスタ４０ａ〜４０ｉ内における画像データも、第２の画素クロックの２周期毎に順次１画素ずつシフトされることによって、注目画素が画像処理手段３２に対して順次変化する。さらに、図５，図６，図７についても、それぞれ第２の画素クロックの３，４，６周期毎に順次１画素ずつシフトされることによって、注目画素が画像処理手段３２に対して変化する。
【００１３】
図１０は、上述の画像処理手段３２に対し配置されるウインドウ４０を構成するシフトレジスタ４０ａ〜４０ｉ内を画像データが順次１画素ずつシフトする様子を具体例で示したものである。
図１０の（Ａ）は、図２の画像処理部１６から入力される画像データに対する第２の画素クロックのある任意の立ち上がりエッジ時（図中（Ｃ）のタイムチャートにＴ１として示す時点）におけるウインドウ４０内の画像データを示す。なお中央の枠で囲まれた画素を注目画素として示す。
また、図１０の（Ｂ）は、前記第２の画素クロックのある任意の立ち上がりエッジの次にくる第２の画素クロックの立ち上がりエッジ時（図中（Ｃ）のタイムチャートにＴ２として示す時点）におけるウインドウ４０内の画像データを示す。
図１０に示すシフト動作、即ち、第２の画素クロック毎にウインドウ４０を構成するシフトレジスタ４０ａ〜４０ｉ内の画像データを順次１画素ずつシフトさせることによって、画像処理手段３２は各ラインの先頭より全ての画素を注目画素としてドット情報を抽出することを可能にする。
図１０の説明は、図３に示したタイミングチャートに示す動作の場合の説明であるが、図４では次の動作となる。すなわち、図４の場合は、画像処理手段３２のウインドウ４０を構成するシフトレジスタ４０ａ〜４０ｉ内における画像データが、第２の画素クロックの２周期毎に順次１画素ずつシフトされることになり、画像処理手段３２は各ラインの先頭より全ての画素を注目画素としてドット情報を抽出することになるが、ドット情報の抽出（変化）は、第２の画素クロックの２周期毎となる。言い換えると、この場合のドット情報は、第２の画素クロックの２周期単位に継続することになる。
さらに、図５，図６，図７についても、それぞれ第２の画素クロックの３，４，６周期毎に順次１画素ずつシフトされることによって、注目画素が画像処理手段３２に対して変化するので、ドット情報は、第２の画素クロックの上記それぞれの周期単位に継続することになる。
【００１４】
次に、ウインドウ４０に対するパターン認識部４１による処理について説明する。
図１１は、パターン認識部４１の内部構成及びウインドウ４０との関係を示すブロック図である。なお、図１１に示すパターン認識部４１は、特開平5-207282号公報により公知となった画像データ処理装置におけるパターン認識部を適用するものである。従って、ここでは概略説明に留め、詳しくは上記公報を参照することとする。
図１１に示すパターン認識部４１は、ウインドウ４０の注目画素に対して抽出したドット情報を元に、ターゲットとなっている注目画素及びその周囲の情報、特に画像データの黒画素と白画素の境界の線分形状の特徴を認識し、その認識結果を定められたフォーマットのコード情報にして出力するブロックである。また、パターン認識部４１から出力されるコード情報は、メモリブロック４２のリードアドレスとして用い、画像処理（スムージング）を行うための補正データをメモリから読み出すため、また倍密モード用画素パターン生成部４２２（後述）の処理に用いられる。
図１１は、パターン認識部４１の内部構成及びウインドウ４０との関係を示すブロック図である。サンプル窓であるウインドウ４０は、注目画素を含む中央の３×３ビットのコア領域（Core）４０Ｃと、その上領域（Lower）４０Ｄと、左領域（Left）４０Ｌ及び右領域（Right）４０Ｒに区分される。
パターン認識部４１は、コア領域認識部４１１、周辺領域認識部４１２、マルチプレクサ４１３，４１４、傾き（Gradient）計算部４１５、位置（Position）計算部４１６、判別部４１７及びゲート４１８によって構成されており、周辺領域認識部４１２は更に、上領域認識部４１２Ｕ，右領域認識部４１２Ｒ，下領域認識部４１２Ｄ及び左領域認識部４１２Ｌによって構成されている。
また、パターン認識部４１は、次に示す信号を認識結果として後段のメモリブロック４２等に出力する。コア領域認識部４１１からは、H／V：水平に近い線分か垂直に近い線分かを示す信号、B／W：注目画素が黒か白かを示す信号、U／L：注目画素が白の時、その画素位置は線分に対して上側（右側）なのか下側（左側）なのかを示す信号を出力する。判別部４１７からは、DIR［１：０］：線分の傾き方向を示す２ビットのコード化された信号、NO-MATCH：認識した線分において補正すべきパターンが無かったことを示す信号を出力する。傾き計算部４１５からは、G［３：０］：認識した線分の傾きの度合い（GRADIENT）を表わす４ビットのコード情報を出力する。位置計算部４１６からは、ゲート４１８を介してP［３：０］：注目ドットの位置（POSITION）を表わす４ビットのコード情報で、水平に近い線分の場合は連続ドット内の左端から注目ドットまでのドット数、垂直に近い線分の場合には連続ドツト内の下端から注目ドットまでのドット数を出力する。
なお、パターン認識部４１の内部構成及びウインドウ４０との関係に関しては、図示しないが、３×３ビットのコア領域（Core）４０Ｃを５×５のコア領域のみの構成として対応するなどの方式を採用することができる。
【００１５】
次に、メモリブロック４２に関する構成及びその動作について説明する。
図１２は、パターンメモリ４２１により構成するメモリブロック４２を示し、（Ａ）は解像度が変更されない入力に、又（Ｂ）は解像度の変更を伴う入力に対応するブロック構成を示す。
図１２（Ａ）に示すメモリブロック４２はパターンメモリ４２１のみで構成され、（Ａ）はパターン認識部４１から出力されるコード情報（１３ビット）をアドレスとして、予め記憶された補正画像データ（４ビットの多値データ）を読み出し、レーザ駆動用の画像データとして出力され、補正されたドットパターンによる印刷を可能にする。但し、解像度の変更を伴う動作に対応しない。
図１２（Ｂ）に示すメモリブロック４２はパターンメモリ４２１のみで解像度の変更に対応可能な構成をとる先行例を示し、パターン認識部４１から出力されるコード情報（１３ビット）に主走査・副走査倍密コードを加え、これらのコード情報をアドレスとして、予め記憶された補正画像データ（４ビットの多値データ）を読み出す方式である。図１２（Ｂ）に示す例は、本実施形態では採用しない方式であるが、後述する本実施形態と対比するために記述するものである。
図１２（Ａ）に示す構成は基本的に従来方式によっており（特開平5-207282号公報、参照）、図１１に示した判別部４１７により斜線もしくは円弧を構成する画素として補正が不必要な画素と判別された水平線分黒画素の１画素ラインもしくは２画素以上の垂直方向に幅を持つラインの上端黒画素或いは下端黒画素（即ち、ビットマップ状に展開された画像データのうち、黒画素領域と白画素領域との境界であるが、ジャギーを伴う斜線線分を構成する画素ではない黒画素）に対する線分形状の特徴を表す複数ビットのコード情報の一部のビットを固有の値に置き換える。また、画像処理手段３２のメモリブロック４２に予め記憶されるスムージング用の補正データは、画像処理（スムージング）を画像データに施す以前に、メモリブロック４２にパターン認識部４１からのコード情報に対応したデータが設定されている必要がある。なお、上記補正データ設定Ｉ／Ｆとしては、ＣＰＵによる本画像形成装置システム内に配置されている内蔵メモリに記憶されているデータの書き込みによる対応などが可能である。
【００１６】
本実施形態においては、図１２（Ａ）の構成に加え、倍密モード用画素パターン生成部４２２とセレクタ４２３を追加した構成により、解像度の変更に対応して倍密モードの動作を可能にする。
図１３は、倍密モード用画素パターン生成部４２２によって倍密モードの動作を可能とする本実施形態のメモリブロック４２のブロック構成を示す。
図１３のメモリブロック４２によると、図１２（Ａ）にて説明した動作モード（以下”単密モード”と称す）では、パターン認識部４１から出力されるコード情報（１３ビット）をアドレスとして、予め記憶された補正データ（４ビット）を読み出して、レーザ駆動用の画像データを出力し、これが補正されたドットパターンとなる。他方、図４〜図７にて説明した動作モード（以下”倍密モード”と称す；図４は２倍密、図５は３倍密、図６は４倍密、図７は６倍密の例）では、パターン認識部４１から出力されるコード情報（１３ビット）に加え、図示する主走査・副走査倍密コードを入力とし、設定された条件に従う演算処理を行う前記倍密モード用画素パターン生成部４２２によって補正データ（４ビット）を生成して、レーザ駆動用の画像データを出力し、これが補正されたドットパターンとなる。
ここに、上記主走査・副走査倍密コードとは、倍密モード時に主走査方向及び副走査方向に何回目の画素の変倍を行ったかを示すコードであり、図４の主走査２倍密モードでは、同図中の主走査倍密コードに図示するように、０→１→０→１→０・・・の２つのコード状態の繰り返し、図５の主走査３倍密モードでは、同図中の主走査倍密コードに図示するように、０→１→２→０→１→２→０・・・の３つのコード状態の繰り返し、図６の主走査４倍密モードでは、同図中の主走査倍密コードに図示するように、０→１→２→３→０→１→２→３→０・・・の４つのコード状態の繰り返し、図７の主走査６倍密モードでは、同図中の主走査倍密コードに図示するように、０→１→２→３→４→５→０→１→２→３→４→５→０・・・の６つのコード状態の繰り返しとなる。なお、副走査方向に関しては、図示しないが、図４と同様の倍密モードにおいて、副走査倍密コードが何回目のライン単位での変倍を行ったかを示すコード情報に対応する。更に、単密モードか倍密モードの動作モードかにより出力の選択を行うために画像パス選択信号を発生させ、この制御信号によって、図１３におけるセレクタ４２３の設定を切り換えることにより、補正データ出力をパターンメモリ４２１からか、倍密モード用画素パターン生成部４２２からかの選択をする。
【００１７】
図１３の実施形態に示したメモリブロック４２により生成される補正データは、第２の画素クロック毎にレーザ発光時間を第２の画素クロック幅に対して複数に分割した情報（この場合は２値PWM信号出力）もしくは多値情報として出力される。
第２の画素クロック毎に１画素分ずつ出力される補正データ出力は、最終的には、図８に図示するビデオデータ出力部４３に入力され、１画素分の画像データフォーマットに変換された出力として前述したようにＬＤ変調部１９に出力され、ＬＤ変調部１９のＬＤのON／OFF及びパワー制御により感光体ドラム２６上に画像データを書き込む。
ウインドウ４０のサイズが同一の場合、注目画素と周辺画素の各値に基づいて注目画素の特徴を抽出した結果であるパターンコード情報の数は同一となるが、ウインドウ４０によってパターン認識される入力画像データが如何なる解像度の画像データであり、如何なる解像度の出力画像データとして最終的にプリント用紙上に可視像としてプリントされるかによって、画質の差異を低減することが可能である。
例えば、解像度１２００ｄｐｉの２値画像データがウインドウ４０に入力され、同一の解像度１２００ｄｐｉの多値画像データとしてスムージング処理され、出力される場合（単密モード）には、画像データの２値⇒多値変換の効果により、ジャギーの低減効果による画質の向上が図れる。この場合のスムージング処理（２値⇒多値変換処理）には、上記ウインドウ４０による注目画素と周辺画素の各値に基づいて注目画素の特徴を抽出した結果であるパターンコード情報のみにより、画像データの変換が行われ、この変換は、図１２（Ａ）にて示すパターンメモリ４２１を利用して実施される。この場合の、図１２（Ａ）のパターンメモリ４２１のメモリ容量は、図１２（Ａ）に図示する１３ビットの上記パターンコード情報をアドレスとして、各４ビットの情報が格納可能である仕様となる為、３２ｋビット（アドレス＝８ｋビット・データ：４ビット）の容量が必要となる。
図１４は、単密モードにおける２値⇒多値変換（スムージング処理）の過程を具体例で説明する図である。同図に示すように、入力時は“０”もしくは“１”のデータのみで構成される１２００ｄｐｉの２値画像データが、ウインドウ４０によるパターン認識により、各画素がコード情報（この例では、［a,b,1,2,0］で表される）に変換され、出力時には１２００ｄｐｉの中間調を含む多値画像データ（この例では、［E,2,0］で表される）として出力される。なお、この例は単密モードの場合であるため、図１４中のコード情報に付記された主走査・副走査倍密コードは全て“０”と記載しているが、説明の便宜上付記したものであり、スムージング処理には不要な情報である。
【００１８】
他方、倍密モードの２値⇒多値変換については、例えば、解像度４００ｄｐｉの２値画像データがウインドウ４０に入力され、解像度１２００ｄｐｉの多値画像データとしてスムージング処理され、出力される場合（３倍密モード）にも、画像データの２値⇒多値変換の効果により、上記単密モードにおけるパターンメモリを利用する方式による２値⇒多値変換と同様の低減効果による画質の向上が図れる。但し、３倍密モードの場合にはスムージング処理には、上記ウインドウ４０による注目画素と周辺画素の各値に基づいて注目画素の特徴を抽出した結果であるパターンコード情報以外に、解像度を４００ｄｐｉ⇒１２００ｄｐｉへ変換する過程において生成される主走査・副走査倍密コードが加えられ、画像データの変換を行うことになる。
この３倍密の処理を単密モードと同様のパターンメモリを利用する方式によって行う場合、つまり図１２（Ｂ）にて示すパターンメモリ４２１を利用する方式で行う場合を仮定すると、パターンメモリ４２１のメモリ容量は、図１２（Ｂ）に図示するようにパターン認識結果のコード情報１３ビットと主走査・副走査倍密コードＮビットをアドレスとして、各４ビットの情報が格納可能である仕様となる為、主走査・副走査倍密コードが３倍密対応時には、Ｎ＝４ビットとして、５１２ｋビット（アドレス＝１２８ｋビット・データ：４ビット）の容量が必要となり、単密モード時に対し、１６倍のメモリ容量が必要となり、この方式では画質の向上に大きなコストＵＰを伴うことになる。
【００１９】
そこで、本実施形態では、倍密モードの２値⇒多値変換にパターンメモリを利用せずに、図１３に示した倍密モード用画素パターン生成部４２２による処理を行う方式により実施する。
この方式では、高解像度の画像データに比べ、ジャギーが視認容易であり、スムージング処理の効果がより期待される低解像度の画像データに対して、低ビット数の多値画像データへの変換でも、即ちスムージング処理に関連する各種コード情報の低減対応を行っても、画質向上を図ることができるので、そこをねらいとするものであり、図１２（Ｂ）の方式によるようなメモリ容量の増大によるコストＵＰと画質への効果を鑑みて、より安価な回路構成により画質向上の実現を図るものである。
まず、上記で例示した３倍密モードに対するスムージング処理（２値⇒多値変換処理）には、上記ウインドウ４０による注目画素と周辺画素の各値に基づいて注目画素の特徴を抽出した結果であるパターンコード情報（１３ビット）以外に、解像度を４００ｄｐｉ⇒１２００ｄｐｉへ変換する過程において生成される主走査・副走査倍密コード（Ｎビット）が変換処理の入力として加えられる。変換処理の入力としては同じコード情報を用いるが、本実施形態では、図１２（Ｂ）に示すパターンメモリ４２１を用いてデータを読み出す方式ではなく、図１３の倍密モード用画素パターン生成部４２２によって多値画像データを生成する。
【００２０】
倍密モード用画素パターン生成部４２２は、メモリによって構成せず、入力時の画像データ１画素に相当する出力画素の配列を１つの画素配列として出力する組み合わせ回路にて構成する。組み合わせ回路は、設定によりロジックが変更できる論理・演算回路を要素とするハード回路であり、上記コード情報の入力及び設定に従って論理・演算を行うことにより画素配列（多値画像データ）の出力を行う。
倍密モード用画素パターン生成部４２２によって、入力時の解像度が６００ｄｐｉの画像データは、出力時には、主走査２倍・副走査２倍の画素数変倍が行なわれ、解像度１２００ｄｐｉ４画素にて画素を構成し、入力時の解像度が４００ｄｐｉの画像データは、出力時には、主走査３倍・副走査３倍の画素数変倍が行なわれ、解像度１２００ｄｐｉ９画素にて画素の構成し、入力時の解像度が３００ｄｐｉの画像データは、出力時には、主走査４倍・副走査４倍の画素数変倍が行なわれ、解像度１２００ｄｐｉ１６画素にて画素を構成し、入力時の解像度が２００ｄｐｉの画像データは、出力時には、主走査６倍・副走査６倍の画素数変倍が行なわれ、解像度１２００ｄｐｉ３６画素にて画素の構成を行う。
図１５乃至図１８は、それぞれ２倍、３倍、４倍、６倍の各倍密モードにおける２値⇒多値変換（スムージング処理）の生成過程を具体例で説明する図である。図１５乃至図１８の各図において、（Ａ）は入力２値画像における画素配列を示し、（Ｂ）は各画素に対するパターン認識結果を示すとともに各画素の主走査・副走査倍密コードを付記し、（Ｃ）は解像度が変換された出力多値画像における画素配列を示し、(Ｄ)はパターン認識結果のコード情報に対応する画素配列を示している。倍密モード用画素パターン生成部４２２は、上記（Ｂ）を条件に（Ｃ）のデータを生成する。
【００２１】
ここに例示する倍密モード用画素パターン生成部４２２による変換では、出力時の解像度の１画素単位での画像データは、多値画像データであるが、図１４に示すような全白画素と全黒画素の間の濃度階調を示す中間調の画像データを含まず、多値画像データの全黒画素（図では“Ｆ”）と全白画素（図では“０”）に相当する多値画像データによってのみ構成されるものとする。
図１５〜図１８に示すように、入力時は“０”もしくは“１”のデータのみで構成される６００／４００／３００／２００ｄｐｉの２値画像データ（Ａ）が、ウインドウ４０によるパターン認識により、各画素が動作モードによらず同一のパターンであれば、同一のコード情報（Ｂ）に変換され、更にそれぞれの倍密モードにおけるコード情報（Ｂ）に付記した主走査・副走査倍密コードを利用して、入力時の画像データ１画素に相当する出力画素の配列を各倍密出力時の画素配列（Ｃ）として出力することが可能になる。
ここでは、解像度は異なるが同一の入力画素構成の画像データを処理しプリント出力する例であり、図１５の２倍密時と図１７の４倍密時、及び図１６の３倍密時と図１８の６倍密時、各々の組み合わせにおいて、図示するように、プリント時の１２００ｄｐｉ画素構成は異なるものの、結果的に入力時の２倍の解像度を有する画像としてプリントすることが可能となり、画質向上の効果が得られることになる。
また、ここでの図１５の２倍密時と図１７の４倍密時、及び図１６の３倍密時と図１８の６倍密時は、前者については２倍密、後者については３倍密という、各々２倍と３倍という素数を基本にした倍密時の対応を示した例であり、プリント時の出力画素構成を各素数倍毎に最適化し、画質向上を行うことを可能としている。図１８の６倍密時には、前記素数として２倍密と３倍密の複数の素数を基本倍密数として選択可能であるが、入力時の解像度に対する処理後の画素構成の細かさは、基本の素数の値が大きい程、画素構成が細かく補正データを設定可能となり、より画質向上効果がある。従って、上記の６倍密時の場合には、素数の大きい３倍密のデータを基本に変倍処理を行なうように倍密モード用画素パターン生成部４２２を設定することにより出力を行う。なお、このような設定による変倍処理を行うと、処理に必要な変倍数が設定する素数が小さい場合に比べ、少ない変倍数での対応が可能であり、より安価な回路構成による画質向上を可能とすることが可能になる。
【００２２】
上記実施形態をベースに一部を改変した実施形態を次に示す。
上記実施形態では、画像処理手段３２（図８）で入力２値データを多値データへ変換する際に、パターン認識処理を経てメモリブロック４２でスムージング処理をする例を述べた。スムージング処理を行った後、メモリブロック４２からは、４ビットの多値画像データを出力するようにし、解像度を変更しない単密モードにおいては、図１４に示すような全白画素と全黒画素の間の濃度階調を示す中間調の画像データを含むようにし、プリント時に画素単位で多値データに従い中間調を表現できるドットを形成可能としている。
このように、本例の画像処理手段３２は、処理後のプリント出力用画像データは、基本的に多値データとしてプリント時の解像度における画素単位を表しているが、解像度の変更を伴う倍密モードでは、図１５〜図１８に示すように、全白画素と全黒画素の間の濃度階調を示す中間調の画像データを含まない対応によっている。
そこで、ここでは、多値画像データの全黒画素と全白画素に相当する多値画像データを設定により変更可能として、各々個別の中間調を意味する多値画像データによって構成するようにして、画質の調整或いは変更を行うことを可能にするものである。
例えば、上述の図１５〜図１８の例では、全黒画素として“Ｆ”、全白画素として“０”のデータを例示していたが、各々、他の１〜Ｅの４ビット画像データへの変換設定を自在とする。変換設定は、例えば、操作部からの設定入力により指示された変換条件に従って倍密モード用画素パターン生成部４２２のロジックを変更することにより実施することが可能である
このようにして出力多値画像データのデータを変更することにより、入力画像の白黒反転や黒画素のみ濃度を変換する等の処理を実施することを可能にし、画像の特性によっては、必要な画質の調整、変更を行うことを可能にする。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施形態に係るデジタル複写機の構成を示す概略図である。
【図２】図１に示す印刷制御部をより詳しく示すブロック図である。
【図３】第１の一時記憶手段からの読み出し動作（第２の画素クロック毎）を説明するタイミングチャートである。
【図４】第１の一時記憶手段からの読み出し動作（第２の画素クロックの２クロック毎）を説明するタイミングチャートである。
【図５】第１の一時記憶手段からの読み出し動作（第２の画素クロックの３クロック毎）を説明するタイミングチャートである。
【図６】第１の一時記憶手段からの読み出し動作（第２の画素クロックの４クロック毎）を説明するタイミングチャートである。
【図７】第１の一時記憶手段からの読み出し動作（第２の画素クロックの６クロック毎）を説明するタイミングチャートである。
【図８】図２における画像処理手段の概略構成を示すブロック図である。
【図９】画像処理手段の要素であるウインドウの構成を示す図である。
【図１０】ウインドウを画像データが順次１画素ずつシフトする様子を示す図である。
【図１１】パターン認識部の内部構成及びウインドウとの関係を示すブロック図である。
【図１２】パターンメモリにより構成するメモリブロックを示し、（Ａ）は解像度が変更されない入力に、（Ｂ）は解像度の変更を伴う入力に対応する。
【図１３】本発明の実施形態に係る倍密モードの動作が可能なメモリブロックの構成を示す。
【図１４】単密モードにおける２値⇒多値変換（スムージング処理）の過程を具体例で説明する図である。
【図１５】２倍密モードにおける２値⇒多値変換（スムージング処理）の過程を具体例で説明する図である。
【図１６】３倍密モードにおける２値⇒多値変換（スムージング処理）の過程を具体例で説明する図である。
【図１７】４倍密モードにおける２値⇒多値変換（スムージング処理）の過程を具体例で説明する図である。
【図１８】６倍密モードにおける２値⇒多値変換（スムージング処理）の過程を具体例で説明する図である。
【符号の説明】
【００２４】
１・・・デジタル複写機、                ２・・・画像読み取り部、
３・・・信号処理部、                    ４・・・画像印刷部、
１６・・・画像処理部、                  １８・・・印刷制御部、
１９・・・ＬＤ変調部、                  ２０・・・ＬＤユニット、
３１・・・第１の一時記憶手段、          ３２・・・画像処理手段、
４０・・・ウインドウ、                  ４１・・・パターン認識部、
４２・・・メモリブロック、            ４２１・・・パターンメモリ、
４２２・・・倍密モード用画素パターン生成部、
４３・・・ビデオデータ出力部、          ４４・・・タイミング制御部。
【図１】
2005175673.tif 000003
【図２】
2005175673.tif 000004
【図３】
2005175673.tif 000005
【図４】
2005175673.tif 000006
【図５】
2005175673.tif 000007
【図６】
2005175673.tif 000008
【図７】
2005175673.tif 000009
【図８】
2005175673.tif 000010
【図９】
2005175673.tif 000011
【図１０】
2005175673.tif 000012
【図１１】
2005175673.tif 000013
【図１２】
2005175673.tif 000014
【図１３】
2005175673.tif 000015
【図１４】
2005175673.tif 000016
【図１５】
2005175673.tif 000017
【図１６】
2005175673.tif 000018
【図１７】
2005175673.tif 000019
【図１８】
2005175673.tif 000020