(57)【要約】【課題】  クロック基板から発生されるクロックが高速の場合やクロック基板間にジッタが発生している場合でも、運用系および待機系の切替えの際のグリッヂやパルス抜けの発生を防止するクロック基板冗長構成装置を得る。【解決手段】  冗長構成されるクロック基板５ａ，５ｂにおいて、自クロック基板から発生可能なクロックのハイレベル期間に応じて自系切替タイミング信号を生成し、他クロック基板に他系切替タイミング信号として供給すると共に、自系切替タイミング信号および他系切替タイミング信号に応じて切替実行タイミング信号を生成する切替タイミング生成回路６ａ，６ｂと、その切替実行タイミング信号に応じて自クロック基板からのクロックの出力および遮断を切替える切替制御回路７ａ，７ｂとを備えた。【選択図】        図２
2005204155.tif 000002
【特許請求の範囲】
【請求項１】
クロックを供給するクロック基板を少なくとも２つ以上備えて冗長構成し、それら複数のクロック基板のうちの１つのクロック基板をクロックを出力する運用系に、その他のクロック基板をクロックの出力を遮断する待機系に設定されるクロック基板冗長構成装置において、
上記各クロック基板は、
自クロック基板から発生可能なクロックのハイレベル期間に応じて自系切替可能期間信号を生成し、他クロック基板に他系切替可能期間信号として供給すると共に、その自系切替可能期間信号および他クロック基板から供給される他系切替可能期間信号に応じて切替実行信号を生成する切替実行信号生成回路と、
上記切替実行信号生成回路により生成される切替実行信号に応じて自クロック基板からのクロックの出力および遮断を切替える切替制御回路とを備えたことを特徴とするクロック基板冗長構成装置。
【請求項２】
切替実行信号生成回路は、
自系切替可能期間信号および他系切替可能期間信号の論理積に応じて切替実行信号を生成する論理積回路からなることを特徴とする請求項１記載のクロック基板冗長構成装置。
【請求項３】
切替実行信号生成回路は、
自系切替可能期間信号を生成する際に、その自系切替可能期間信号の期間の終わりを、自クロック基板から発生可能なクロックのハイレベル期間の終わりよりも、少なくとも自系切替可能期間信号が自クロック基板から生成されてから他クロック基板に供給されるまでの遅延時間前になるように生成することを特徴とする請求項１または請求項２記載のクロック基板冗長構成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、クロックを発生するクロック基板を２つ以上備えて冗長構成した装置において、運用系および待機系の切替えをグリッヂやパルス抜けを出さずに切替えるクロック基板冗長構成装置に関するものである。
【背景技術】
【０００２】
従来のクロック基板冗長構成装置では、運用状態にある運用系のクロック基板のクロックと、待機状態にある待機系のクロック基板のクロックとがクロック基板の出力部において突合わされており、待機系のクロック基板の出力をハイインピーダンス状態になるように制御することで、運用系のクロック出力に影響を与えないようにしている。
運用系に異常が発生した場合には、その運用系のクロック基板の出力をハイインピーダンス状態に制御することで待機系（旧運用系）へと切替えられ、新たな運用系（旧待機系）のクロック基板の出力をローインピーダンス状態になるように制御する。
この切替タイミングは、クロック源を分周し、運用系および待機系のクロック基板から発生されるクロックよりも１／４位相遅れのクロックを生成する分周回路と、運用系および待機系相互の切替情報をデータ入力とし、分周回路により生成された１／４位相遅れのクロックをクロック入力とするＤ型フリップフロップとを備えた切替制御部を設け、そのＤ型フリップフロップのデータ出力、すなわち、運用系および待機系のクロック基板から発生される両クロックが立ち上がってから１／４位相遅れ後と想定される時間を切替タイミングとして設定することにより、運用系および待機系の切替え時におけるグリッヂ（スパイク性のノイズ）の発生を防止している（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開平９−３２１７４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来のクロック基板冗長構成装置は以上のように構成されているので、運用系および待機系のクロック基板の他、運用系および待機系の切替え時の切替タイミングを生成する切替制御部を設けており、この切替制御部は、分周回路およびＤ型フリップフロップからなることから、全体の回路構成が複雑になってしまう課題があった。
また、この切替制御部は、運用系および待機系のクロック基板から発生されるクロックを利用することなく、分周回路により独自に生成したクロックに基づいて切替タイミングを生成するものなので、その切替制御部の分周回路およびＤ型フリップフロップの個体差による不確定な遅延により、運用系および待機系のクロック基板から発生されるクロックと、その切替制御部により生成される切替タイミングとに不確定な位相差が生じ、運用系および待機系のクロック基板から発生されるクロックが高速の場合や、運用系および待機系のクロック基板間にジッタ（パルスの位相変動）が発生している場合は、運用系および待機系の切替えの際にグリッヂやパルス抜けが発生してしまう課題があった。
【０００５】
この発明は上記のような課題を解決するためになされたもので、クロック基板から発生されるクロックが高速の場合やクロック基板間にジッタが発生している場合でも、運用系および待機系の切替えの際のグリッヂやパルス抜けの発生を防止するクロック基板冗長構成装置を得ることを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係るクロック基板冗長構成装置は、自クロック基板から発生可能なクロックのハイレベル期間に応じて自系切替可能期間信号を生成し、他クロック基板に他系切替可能期間信号として供給すると共に、自系切替可能期間信号および他系切替可能期間信号に応じて切替実行信号を生成する切替実行信号生成回路と、その切替実行信号に応じて自クロック基板からのクロックの出力および遮断を切替える切替制御回路とを備えたものである。
【発明の効果】
【０００７】
この発明によれば、切替実行信号生成回路は、運用系および待機系のクロック基板から発生可能なクロックのハイレベル期間に応じた自系切替可能期間信号および他系切替可能期間信号を利用するものなので、クロック基板から発生されるクロックが高速の場合やクロック基板間にジッタが発生している場合でも、運用系および待機系の切替えの際のグリッヂやパルス抜けの発生を防止することができる効果が得られる。
【発明を実施するための最良の形態】
【０００８】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるクロック基板冗長構成装置を含む通信機を示す斜視図であり、図において、通信機１内には、各種基板２が設けられ、各種基板２には、冗長構成されたクロック基板５ａ，５ｂからクロック３，４が供給されている。クロック基板５ａ，５ｂの出力はマザーボード上で突合わされており、クロック基板５ａ，５ｂのうちの一方は、クロックを出力する運用系に、他方はクロックの出力を遮断する待機系に設定される。
【０００９】
図２はこの発明の実施の形態１によるクロック基板冗長構成装置を示す回路図であり、図において、クロック基板５ａを運用系、クロック基板５ｂを待機系として示したものである。クロック基板５ａ，５ｂは、同一に構成されたものである。
各クロック基板５ａ，５ｂにおいて、切替タイミング生成回路（切替実行信号生成回路）６ａ，６ｂは、自クロック基板から発生可能なクロック３，４のハイレベル期間に応じて自系切替タイミング信号（自系切替可能期間信号）を生成し、他クロック基板に他系切替タイミング信号（他系切替可能期間信号）として供給すると共に、それら自系切替タイミング信号および他クロック基板から供給される他系切替タイミング信号に応じて切替実行タイミング信号（切替実行信号）を生成するものである。
また、切替制御回路７ａ，７ｂは、自クロック基板の切替タイミング生成回路６ａ，６ｂにより生成される切替実行タイミング信号に応じて切替実行信号を出力し、自クロック基板からのクロックの出力および遮断をトライステートバッファ８ａ，９ａ，８ｂ，９ｂにより切替えるものである。
さらに、運用依頼信号ライン１０ａ，１０ｂは、切替制御回路７ａ，７ｂ間相互に、運用系のクロック基板において故障あるいは保守整備の必要性が生じた時に、運用系の切替制御回路から待機系の切替制御回路に運用依頼信号を伝送するものであり、切替タイミング信号ライン１１ａ，１１ｂは、自クロック基板から他クロック基板に自系切替タイミング信号を伝送するものであり、切替実行タイミング信号ライン１２ａ，１２ｂは、切替タイミング生成回路６ａ，６ｂから切替制御回路７ａ，７ｂに切替実行タイミング信号を伝送するものであり、切替実行信号ライン１３ａ，１３ｂは、切替制御回路７ａ，７ｂからトライステートバッファ８ａ，９ａ，８ｂ，９ｂに切替実行信号を伝送するものである。
【００１０】
図３はこの発明の実施の形態１による切替タイミング生成回路の詳細を示す回路図であり、図において、ＰＬＬ１４〜１６は、クロック源を分周して、周波数の異なるクロック３，４，１７を生成するものである。Ｄ型フリップフロップ１８は、クロック源をデータ入力し、ＰＬＬ１４から発生されたクロック３をクロック入力し、ＱＢＡＲ出力するものである。アンド回路１９は、そのＱＢＡＲ出力、クロック源、クロック３，４，１７を入力して論理積を取り、自系切替タイミング信号を生成するものであり、アンド回路（論理積回路）２０は、その自系切替タイミング信号および他クロック基板からの他系切替タイミング信号を入力して論理積を取り、切替実行タイミング信号を生成するものである。
図４はこの発明の実施の形態１による切替タイミング生成回路の動作を示すタイミングチャートである。
【００１１】
次に動作について説明する。
図２に示したように、クロック基板５ａが運用系、クロック基板５ｂが待機系である場合、クロック基板５ａでは、切替制御回路７ａから切替実行信号ライン１３ａを通じてトライステートバッファ８ａ，９ａにローレベルの切替実行信号を出力し、クロック基板５ｂでは、切替制御回路７ｂから切替実行信号ライン１３ｂを通じてトライステートバッファ８ｂ，９ｂにハイレベルの切替実行信号を出力し、トライステートバッファ８ａ，９ａをオンすると共に、トライステートバッファ８ｂ，９ｂをオフして、クロック基板５ａから図１における各種基板２にクロック３ａ，４ａを供給する。
これらクロック基板５ａから発生されるクロック３ａ，４ａは、図３において、クロック源をＰＬＬ１４，１５により分周して生成されるクロック３，４に相当するものである。ここでは、一例として、クロック１７、クロック３、クロック４の周期を、１：２：３で示している。
【００１２】
ここで、運用系のクロック基板５ａにおいて、故障あるいは保守整備の必要性が生じ、クロック基板５ａを待機系にクロック基板５ｂを運用系に切替えたい場合には、切替制御回路７ａから運用依頼信号ライン１０ａを通じて切替制御回路７ｂに運用依頼信号を伝送する。
また、その運用系および待機系のクロック基板の切替えについては、クロックの突き合わせ部におけるグリッヂの発生を防止するために、クロック基板５ａ，５ｂから発生可能なクロック３ａ，４ａ，３ｂ，４ｂが全てハイレベル期間に行わなくてはならない。
そこで、切替タイミング生成回路６ａ，６ｂでは、自クロック基板から発生可能なクロック３，４のハイレベル期間に応じて自系切替タイミング信号を生成し、切替タイミング信号ライン１１ａ，１１ｂを通じて他クロック基板に他系切替タイミング信号として供給すると共に、それら自系切替タイミング信号および他クロック基板から供給される他系切替タイミング信号に応じて切替実行タイミング信号を生成し、切替実行タイミング信号ライン１２ａ，１２ｂを通じて切替制御回路７ａ，７ｂに伝送する。
なお、ここで、切替タイミング生成回路６ａ，６ｂにより生成される自系切替タイミング信号は、その自系切替タイミング信号の立下りを、自クロック基板から発生可能なクロックのハイレベル期間の終わりよりも、少なくとも自系切替タイミング信号が自クロック基板から生成されてから他クロック基板に供給されるまでの遅延時間前になるように生成する。例えば、図２では遅延時間マージン分の伝送路遅延が許容される。
【００１３】
図３、図４はその切替タイミング生成回路６ａ，６ｂの具体例を示したものである。
Ｄ型フリップフロップ１８は、クロック源の立上りからクロック３の１周期分遅れて立下るＱＢＡＲ出力を生成し、クロック源と共にアンド回路１９に入力することにより、自系切替タイミング信号が発生可能な周期をクロック源の立上りまたは立下り（図示せず）時のみに制限する。これは、他クロック基板の切替タイミング生成回路から発生される自系切替タイミング信号と同期を取るためである。
また、アンド回路１９からは、自クロック基板から発生可能なクロック３，４が共にハイレベル期間に自系切替タイミング信号が生成されるが、さらに、周期の短いクロック１７をアンド回路１９に入力することで、その自系切替タイミング信号の立下りを早めている。これは、自系切替タイミング信号が自クロック基板から生成されてから他クロック基板に供給されるまでの遅延時間を考慮したものであり、この遅延時間を考慮した自系切替タイミング信号を生成し、他クロック基板に供給することで、発生可能なクロック３，４が自クロック基板と他クロック基板とで多少位相差があっても、グリッヂやパルス抜けの発生を防止することができる。例えば、図４では遅延時間マージン分の伝送路遅延が許容される。
さらに、アンド回路２０からは、その自系切替タイミング信号および他クロック基板からの他系切替タイミング信号を入力して論理積を取り、切替実行タイミング信号を生成し、切替実行タイミング信号ライン１２ａ，１２ｂを通じて切替制御回路７ａ，７ｂに伝送する。
【００１４】
図２において、クロック基板５ａでは、切替制御回路７ａから切替制御回路７ｂに運用依頼信号を伝送していることから、切替実行タイミング信号ライン１２ａを通じて切替実行タイミング信号が入力されれば、そのタイミングで切替実行信号ライン１３ａを通じてトライステートバッファ８ａ，９ａにハイレベルの切替実行信号を出力し、クロック基板５ｂでは、切替実行タイミング信号ライン１２ｂを通じて切替実行タイミング信号が入力されれば、そのタイミングで切替実行信号ライン１３ｂを通じてトライステートバッファ８ｂ，９ｂにローレベルの切替実行信号を出力し、トライステートバッファ８ａ，９ａをオフすると共に、トライステートバッファ８ｂ，９ｂをオンして、クロック基板５ｂから図１における各種基板２にクロック３ｂ，４ｂを供給する。これによって、クロック基板５ａを待機系、クロック基板５ｂを運用系に切替える。
【００１５】
以上のように、この実施の形態１によれば、切替タイミング生成回路６ａ，６ｂは、運用系および待機系のクロック基板から発生可能なクロック３，４のハイレベル期間に応じた自系切替タイミング信号および他系切替タイミング信号を利用するものであり、従来技術のように、独自に生成したクロックに基づいて切替タイミングを生成するものではないので、運用系および待機系のクロック基板から発生されるクロックと、切替実行タイミング信号とに不確定な位相差が生じることなく、クロック基板から発生されるクロックが高速の場合やクロック基板間にジッタが発生している場合でも、運用系および待機系の切替えの際のグリッヂやパルス抜けの発生を防止することができる。
また、切替実行タイミング信号を生成する切替タイミング生成回路６ａ，６ｂは、各クロック基板に設けられるものの、最小限必要な構成としては、自系切替タイミング信号および他系切替タイミング信号の論理積に応じて切替実行タイミング信号を生成するアンド回路２０だけで済ますことができ、全体の回路構成を簡単にすることができる。
さらに、切替タイミング生成回路６ａ，６ｂにおいて、自系切替タイミング信号を生成する際に、その自系切替タイミング信号の立下りを、自クロック基板から発生可能なクロックのハイレベル期間の終わりよりも、少なくとも自系切替タイミング信号が自クロック基板から生成されてから他クロック基板に供給されるまでの遅延時間前になるように生成することで、自クロック基板および他クロック基板間での切替タイミング信号の伝送による遅延が生じても、その遅延によるグリッヂやパルス抜けの発生を防止することができる。
【００１６】
なお、上記実施の形態１では、２つのクロック基板５ａ，５ｂを設けて冗長構成した装置について説明したが、３つ以上のクロック基板を設けて冗長構成したものであっても適用することができる。
【図面の簡単な説明】
【００１７】
【図１】この発明の実施の形態１によるクロック基板冗長構成装置を含む通信機を示す斜視図である。
【図２】この発明の実施の形態１によるクロック基板冗長構成装置を示す回路図である。
【図３】この発明の実施の形態１による切替タイミング生成回路の詳細を示す回路図である。
【図４】この発明の実施の形態１による切替タイミング生成回路の動作を示すタイミングチャートである。
【符号の説明】
【００１８】
１  通信機、２  各種基板、３，４，１７  クロック、５ａ，５ｂ  クロック基板、６ａ，６ｂ  切替タイミング生成回路（切替実行信号生成回路）、７ａ，７ｂ  切替制御回路、８ａ，９ａ，８ｂ，９ｂ  トライステートバッファ、１０ａ，１０ｂ  運用依頼信号ライン、１１ａ，１１ｂ  切替タイミング信号ライン、１２ａ，１２ｂ  切替実行タイミング信号ライン、１４〜１６  ＰＬＬ、１８  Ｄ型フリップフロップ、１９  アンド回路、２０  アンド回路（論理積回路）。
【図１】
2005204155.tif 000003
【図２】
2005204155.tif 000004
【図３】
2005204155.tif 000005
【図４】
2005204155.tif 000006