(57)【要約】【課題】本発明の目的は画素ごとに形成された駆動薄膜トランジスタのしきい電圧が上昇することを防止して安定した輝度の映像を表示するようにしたエレクトロルミネセンス表示装置とその駆動方法を提供するものである。 【解決手段】本発明に係るエレクトロルミネセンス表示装置は多数のデータラインと多数の第１及び第２ゲートラインの間の交差部により定義される画素領域に多数の画素が形成されるエレクトロルミネセンスパネルを具備する。前記画素のそれぞれは供給電圧を印加受けるエレクトロルミネセンスセルと、前記エレクトロルミネセンスセルに流れる電流を制御する第１及び第２セル駆動部とを含む。 【選択図】図５ 
2005275370.tif 000002
【特許請求の範囲】
【請求項１】
多数のデータラインと多数の第１及び第２ゲートラインの間の交差部により定義される画素領域に多数の画素が形成されるエレクトロルミネセンスパネルを具備して、前記画素のそれぞれは供給電圧を印加受けるエレクトロルミネセンスセルと、前記エレクトロルミネセンスセルに流れる電流を制御する第１及び第２セル駆動部とを含むことを特徴とするエレクトロルミネセンス表示装置。 
【請求項２】
前記第１セル駆動部は第１駆動薄膜トランジスタ、第１バイアススイッチを具備して、前記第１バイアススイッチは前記第１駆動薄膜トランジスタのゲート端子に接続されて前記第１駆動薄膜トランジスタに逆電圧を選択的に供給することを特徴とする請求項１記載のエレクトロルミネセンス表示装置。 
【請求項３】
前記第２セル駆動部は第２駆動薄膜トランジスタ、第２バイアススイッチを具備して、前記第２バイアススイッチは前記第２駆動薄膜トランジスタのゲート端子に接続されて前記第２駆動薄膜トランジスタに前記逆電圧を選択的に供給することを特徴とする請求項２記載のエレクトロルミネセンス表示装置。 
【請求項４】
前記第１駆動薄膜トランジスタは前記エレクトロルミネセンスセルに接続されたドレイン端子と第１基準電圧源に接続されたソース端子を具備して、前記第２駆動薄膜トランジスタは前記エレクトロルミネセンスセルに接続されたドレイン端子と前記第１基準電圧源に接続されたソース端子を具備することを特徴とする請求項３記載のエレクトロルミネセンス表示装置。 
【請求項５】
前記第１セル駆動部は、前記第１駆動薄膜トランジスタと前記データラインの中で対応するデータライン及び前記第１ゲートラインの中で対応する第１ゲートラインに接続される第１スイッチング薄膜トランジスタと、前記第１駆動薄膜トランジスタのゲート端子と第２基準電圧源の間に接続された第１ストレージキャパシタを具備して、前記第１スイッチング薄膜トランジスタはスキャンパルスが前記対応する第１ゲートラインに供給される時、同一画素領域の前記第１駆動薄膜トランジスタに前記対応するデータラインからのデータ信号を供給することを特徴とする請求項４記載のエレクトロルミネセンス表示装置。
【請求項６】
前記第２セル駆動部は、前記第２駆動薄膜トランジスタと前記データラインの中で対応するデータライン及び前記第２ゲートラインの中で対応する第２ゲートラインに接続される第２スイッチング薄膜トランジスタと、前記第２駆動薄膜トランジスタのゲート端子と前記第２基準電圧源の間に接続された第２ストレージキャパシタを具備して、前記第１スイッチング薄膜トランジスタはスキャンパルスが前記対応する第２ゲートラインに供給される時、同一画素領域の前記第２駆動薄膜トランジスタに前記対応するデータラインからのデータ信号を供給することを特徴とする請求項５記載のエレクトロルミネセンス表示装置。 
【請求項７】
前記第１基準電圧源と前記第２基準電圧源は前記供給電圧の電圧値より低い電圧値を持つ基準電圧を供給することを特徴とする請求項６記載のエレクトロルミネセンス表示装置。 
【請求項８】
前記逆電圧は第１及び第２基準電圧源により供給される基準電圧の電圧値より低い電圧を持つことを特徴とする請求項６記載のエレクトロルミネセンス表示装置。 
【請求項９】
前記第１及び第２基準電圧源は同一な電圧値を持つ基準電圧を供給することを特徴とする請求項６記載のエレクトロルミネセンス表示装置。 
【請求項１０】
前記逆電圧を供給するための逆電圧源を更に具備することを特徴とする請求項２記載のエレクトロルミネセンス表示装置。 
【請求項１１】
j(jは整数)番目の第１及び第２ゲートラインに接続された画素の前記第１バイアススイッチは前記画素の前記第１駆動薄膜トランジスタのゲート端子に接続されたドレイン端子と、前記逆電圧を供給する逆電圧源に接続されたソース端子と、前記 j 番目の第２ゲートラインに接続されたゲート端子とを具備することを特徴とする請求項２記載のエレクトロルミネセンス表示装置。 
【請求項１２】
前記 j 番目の第１及び第２ゲートラインに接続された画素の前記第１バイアススイッチはスキャンパルスが前記 j 番目の第２ゲートラインに供給される時、前記逆電圧源からの前記逆電圧を前記第１駆動薄膜トランジスタのゲート端子に供給することを特徴とする請求項１１記載のエレクトロルミネセンス表示装置。 
【請求項１３】
前記 j 番目の第１及び第２ゲートラインに接続された画素の前記第２バイアススイッチは前記画素の前記第２駆動薄膜トランジスタのゲート端子に接続されたドレイン端子と、前記逆電圧源に接続されたソース端子と、前記 j 番目の第１ゲートラインに接続されたゲート端子とを具備することを特徴とする請求項１２記載のエレクトロルミネセンス表示装置。 
【請求項１４】
前記 j 番目の第１及び第２ゲートラインに接続された画素の前記第２バイアススイッチはスキャンパルスが前記 j 番目の第１ゲートラインに供給される時、前記逆電圧源からの前記逆電圧を前記第２駆動薄膜トランジスタのゲート端子に供給することを特徴とする請求項１３記載のエレクトロルミネセンス表示装置。 
【請求項１５】
前記 j 番目の第１及び第２ゲートラインに接続された画素の前記第１バイアススイッチは前記画素の前記第１駆動薄膜トランジスタのゲート端子に接続されたドレイン端子と、j-１番目の第１ゲートラインまたはj-１番目の第２ゲートラインに接続されたソース端子と、前記 j 番目の第２ゲートラインに接続されたゲート端子とを具備することを特徴とする請求項２記載のエレクトロルミネセンス表示装置。 
【請求項１６】
前記 j 番目の第１及び第２ゲートラインに接続された画素の前記第１バイアススイッチはスキャンパルスが前記 j 番目の第２ゲートラインに供給される時、前記画素の第１駆動薄膜トランジスタのゲート端子に前記逆電圧でターン-オフ電圧を供給することを特徴とする請求項１５記載のエレクトロルミネセンス表示装置。 
【請求項１７】
前記ターン-オフ電圧は前記第１駆動薄膜トランジスタのソース端子に供給された基準電圧の電圧値より低い電圧値を持つことを特徴とする請求項１６記載のエレクトロルミネセンス表示装置。 
【請求項１８】
前記 j 番目の第１及び第２ゲートラインに接続された画素の前記第２バイアススイッチは前記画素の前記第２駆動薄膜トランジスタのゲート端子に接続されたドレイン端子と、j-１番目の第１ゲートラインまたはj-１番目の第２ゲートラインに接続されたソース端子と、前記 j 番目の第１ゲートラインに接続されたゲート端子とを具備することを特徴とする請求項１７記載のエレクトロルミネセンス表示装置。 
【請求項１９】
前記 j 番目の第１及び第２ゲートラインに接続された画素の前記第２バイアススイッチはスキャンパルスが前記 j 番目の第１ゲートラインに供給される時、前記画素の第２駆動薄膜トランジスタのゲート端子に前記逆電圧で前記ターン-オフ電圧を供給することを特徴とする請求項１８記載のエレクトロルミネセンス表示装置。 
【請求項２０】
前記ターン-オフ電圧は前記第２駆動薄膜トランジスタのソース端子に供給された基準電圧の電圧値より低い電圧値を持つことを特徴とする請求項１９記載のエレクトロルミネセンス表示装置。 
【請求項２１】
i(iは奇数または偶数)番目のフレームの間に前記第１ゲートラインにスキャンパルスを順次供給して i+１番目のフレームの間に前記第２ゲートラインに前記スキャンパルスを順次供給するゲート駆動部を更に具備することを特徴とする請求項１記載のエレクトロルミネセンス表示装置。 
【請求項２２】
それぞれの水平ラインに形成される第１及び第２ゲートラインと、マトリックス形態に配列された画素に形成された多数のエレクトロルミネセンスセルと、前記画素ごとに形成されてスキャンパルスが前記第１ゲートラインに供給される時、前記エレクトロルミネセンスセルに流れる電流を制御する第１駆動薄膜トランジスタを持つ第１セル駆動部と、前記画素ごとに形成されて前記スキャンパルスが前記第２ゲートラインに供給される時、前記エレクトロルミネセンスセルに流れる電流を制御する第２駆動薄膜トランジスタを持つ第２セル駆動部とを具備することを特徴とするエレクトロルミネセンス表示装置。 
【請求項２３】
j(jは整数)番目の水平ラインに配置された前記第１セル駆動部は前記スキャンパルスが前記第２ゲートラインに供給される時、前記第１駆動薄膜トランジスタに逆バイアス電圧を供給することを特徴とする請求項２２記載のエレクトロルミネセンス表示装置。 
【請求項２４】
前記逆バイアス電圧は前記第１駆動薄膜トランジスタのソース端子に供給される基準電圧の電圧値より低い電圧値を持つことを特徴とする請求項２３記載のエレクトロルミネセンス表示装置。 
【請求項２５】
前記 j 番目の水平ラインに配置された前記第２セル駆動部は前記スキャンパルスが前記第１ゲートラインに供給される時、前記第２駆動薄膜トランジスタに逆バイアス電圧を印加することを特徴とする請求項２３記載のエレクトロルミネセンス表示装置。 
【請求項２６】
前記逆バイアス電圧は前記第２駆動薄膜トランジスタのソース端子に供給される基準電圧の電圧値より低い電圧値を持つことを特徴とする請求項２５記載のエレクトロルミネセンス表示装置。 
【請求項２７】
前記逆バイアス電圧を供給するための電源部を更に具備することを特徴とする請求項２３記載のエレクトロルミネセンス表示装置。 
【請求項２８】
前記逆バイアス電圧は j-１番目の水平ラインの前記第１及び第２ゲートラインの中からいずれか一つに供給されるターン-オフ電圧であることを特徴とする請求項２３記載のエレクトロルミネセンス表示装置。 
【請求項２９】
マトリックス形態に配置された画素のそれぞれに形成された第１及び第２セル駆動部を持つエレクトロルミネセンス表示装置の駆動方法において、第１及び第２ゲートラインにスキャンパルスを供給する段階と、前記スキャンパルスが j(jは整数)番目のゲートラインまたは j 番目の第２ゲートラインに供給される時、j 番目の水平ラインの画素に形成された前記第１及び第２セル駆動部の中からいずれか一つの駆動部にデータ信号を供給と異なる駆動部に逆バイアス電圧を供給する段階と、前記データ信号に基礎して供給電圧源から前記画素に形成されたエレクトロルミネセンスセルを経由して基準電圧源へ流れる電流を制御する段階とを含むことを特徴とするエレクトロルミネセンス表示装置の駆動方法。 
【請求項３０】
前記スキャンパルスは i(iは奇数または偶数)番目のフレーム間に前記第１ゲートラインに順次供給されてi+１番目のフレーム間に前記第２ゲートラインに順次供給されることを特徴とする請求項２９記載のエレクトロルミネセンス表示装置の駆動方法。
【請求項３１】
前記第１セル駆動部は前記スキャンパルスが前記 j 番目の第１ゲートラインに供給される時、前記画素に形成されたエレクトロルミネセンスセルに流れる電流を制御することを特徴とする請求項３０記載のエレクトロルミネセンス表示装置の駆動方法。
【請求項３２】
前記逆バイアス電圧は前記スキャンパルスが前記j番目の第１ゲートラインに供給される時、前記画素に形成された前記第２セル駆動部に供給されることを特徴とする請求項３０記載のエレクトロルミネセンス表示装置の駆動方法。 
【請求項３３】
前記逆バイアス電圧の電圧値を前記基準電圧の電圧値より低く設定する段階を更に含んで、前記逆バイアス電圧は前記第２セル駆動部に含まれた駆動薄膜トランジスタのゲート端子に供給されて前記基準電圧は前記第２セル駆動部の前記駆動薄膜トランジスタのソース端子に供給されることを特徴とする請求項３２記載のエレクトロルミネセンス表示装置の駆動方法。 
【請求項３４】
前記第２セル駆動部は前記スキャンパルスが前記 j 番目の第２ゲートラインに供給される時、前記画素に形成されたエレクトロルミネセンスセルに流れる電流を制御することを特徴とする請求項３３記載のエレクトロルミネセンス表示装置の駆動方法。 
【請求項３５】
前記逆バイアス電圧は前記スキャンパルスが前記 j 番目の第２ゲートラインに供給される時、前記画素に形成された前記第１セル駆動部に供給されることを特徴とする請求項３４記載のエレクトロルミネセンス表示装置の駆動方法。 
【請求項３６】
前記逆バイアス電圧は前記第１セル駆動部に含まれた駆動薄膜トランジスタのゲート端子に供給されて前記基準電圧は前記第１セル駆動部に含まれた前記駆動薄膜トランジスタのソース端子に供給されることを特徴とする請求項３５記載のエレクトロルミネセンス表示装置の駆動方法。 
【請求項３７】
前記逆バイアス電圧は逆バイアス電圧源により供給されることを特徴とする請求項２９記載のエレクトロルミネセンス表示装置の駆動方法。 
【請求項３８】
前記スキャンパルスが供給されない時、前記第１及び第２ゲートラインにターン-オフ信号を供給する段階を更に含むことを特徴とする請求項２９記載のエレクトロルミネセンス表示装置の駆動方法。 
【請求項３９】
前記ターン-オフ信号は前記逆バイアス電圧に供給されることを特徴とする請求項３８記載のエレクトロルミネセンス表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はエレクトロルミネセンス表示装置とその駆動方法に関し、特に、画素ごとに形成された駆動薄膜トランジスタのしきい電圧が上昇することを防止して安定した輝度の映像を表示するようにしたエレクトロルミネセンス表示装置とその駆動方法に関するものである。 
【背景技術】
【０００２】
最近陰極線管(CRT)の短所である重さと嵩を減らすことができる各種平板表示装置が頭をもたげている。このような平板表示装置では液晶表示装置(LCD)、電界放出表示装置(FED)、プラズマ表示パネル(PDP)及びエレクトロルミネセンス(EL)表示装置などがある。 
【０００３】
これの中でEL表示装置は電子と正孔の再結合で螢光体を発光させる自発光素子で、その螢光体で無機化合物を使う無機ELと有機化合物を使う有機 ELに対別される。このようなEL表示装置は低電圧駆動、自分発光、薄膜型、広い視野角、早い応答速度及び高いコントラストなどの多くの長所を持っていて次世代表示装置で期待されている。 
【０００４】
有機EL素子は通常陰極と陽極の間に積層された電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層から構成される。このような有機EL素子では陽極と陰極の間に所定の電圧を印加する場合、陰極から発生された電子が電子注入層及び電子輸送層を通じて発光層の方に移動して、陽極から発生された正孔が正孔注入層及び正孔輸送層を通じて発光層の方に移動する。これによって、発光層では電子輸送層と正孔輸送層から供給された電子と正孔が再結合することによって光を放出するようになる。 
【０００５】
このような有機EL素子を利用するアクティブマトリックスEL表示装置は図１に図示したようにゲートライン(GL)とデータライン(DL)の交差で定義された領域にそれぞれ配列された画素２８を具備するELパネル２０と、ELパネル２０のゲートライン(GL)を駆動するゲートドライバ２２と、EL パネル２０のデータライン(DL)を駆動するデータドライバ２４とを具備する。 
【０００６】
ゲートドライバ２２はゲートライン(GL)にスキャンパルスを供給してゲートライン(GL)を順次駆動する。 
【０００７】
データドライバ２４は外部から入力されたデジタルデータ信号をアナログデータ信号に変換する。及び、データドライバ２４はアナログデータ信号をスキャンパルスが供給される度にデータライン(DL)に供給するようになる。
【０００８】
画素２８のそれぞれはゲートライン(GL)にスキャンパルスが供給される時、データライン(DL)からのデータ信号を供給受けてそのデータ信号に相応する光を発生するようになる。 
【０００９】
このために、画素２８のそれぞれは図２に図示したように供給電圧源(VDD)に陽極が接続されたELセル(OEL)と、ELセル(OEL)に陰極が接続されることと同時にゲートライン(GL)、データライン(DL)及び基底電圧源(GND)に接続されてELセル(OEL)を駆動するためのセル駆動部３０とを具備する。 
【００１０】
セル駆動部３０はゲートライン(GL)にゲート端子が、データライン(DL)にソース端子が、及び第１ノード(N１)にドレイン端子が接続されたスイッチング薄膜トランジスタ(T１)と、第１ノード(N１)にゲート端子が、基底電圧源(GND)にソース端子が、及びELセル(OEL)にドレイン端子が接続された駆動薄膜トランジスタ(T２)と、基底電圧源(GND)と第１ノード(N１)の間に接続されたストレージキャパシタ(Cst)とを具備する。 
【００１１】
スイッチング薄膜トランジスタ(T１)はゲートライン(GL)にスキャンパルスが供給されると、ターン-オンされてデータライン(DL)に供給されたデータ信号を第１ノード(N１)に供給する。第１ノード(N１)に供給されたデータ信号はストレージキャパシタ(Cst)に充電されることと同時に駆動薄膜トランジスタ(T２)のゲート端子に供給される。駆動薄膜トランジスタ(T２)はゲート端子に供給されるデータ信号に応答してELセル(OEL)を経由して供給電圧源(VDD)から供給される電流量(I)を制御することによってELセル(OEL)の発光量を調節するようになる。及び、スイッチング薄膜トランジスタ(T１)がターン-オフされても駆動薄膜トランジスタ(T２)はストレージキャパシタ(Cst)に充電されたデータ信号によりオン状態を維持して次のフレームのデータ信号が供給されるまでELセル(OEL)を経由して供給電圧源(VDD)から供給される電流量(I)を制御することができる。 
【００１２】
ここで、ELセル(OEL)に流れる電流量(I)は式（１）のように表示されることができる。
【数１】
2005275370.tif 000003
ここで、Wは駆動薄膜トランジスタ(T２)の幅を示して、Lは駆動薄膜トランジスタ(T２)の長さを示す。そして、Coxは駆動薄膜トランジスタ(T２)を製造する時、一つの階を形成する絶縁膜により形成されるキャパシタ値を示す。またVg２は駆動薄膜トランジスタ(T２)のゲート端子に入力されるデータ信号の電圧値を示して、Vthは駆動薄膜トランジスタ(T２)のしきい電圧値を示す。 
【００１３】
式(１)で W、L、Cox、Vg２は時間の経過にかかわらず一定に維持される。しかし、駆動薄膜トランジスタ(T２)のしきい電圧(Vth)は時間の経過に従ってその電圧値が変化されるようになる。 
【００１４】
これを詳しく説明すると、駆動薄膜トランジスタ(T２)のゲート端子には持続的に正極性(＋)の電圧(すなわち、データ信号の電圧)が供給される。このように駆動薄膜トランジスタ(T２)のゲート端子に持続的に正極性(＋)の電圧が供給されると駆動薄膜トランジスタ(T２)が劣化される問題点が発生される。駆動薄膜トランジスタ(T２)が劣化されると駆動薄膜トランジスタ(T２)のしきい電圧(Vth)が時間の経過のともなって増加される。ここで、駆動薄膜トランジスタ(T２)のしきい電圧(Vth)が増加されるとELセル(OEL)に流れる電流量が減少されて輝度が低下される問題点が発生される。 
【００１５】
実質的に、駆動薄膜トランジスタ(T２)は水素化された非晶質シリコンを利用して生成される。このような水素化された非晶質シリコンは対面的に製作が容易くて３５０℃以下の低い基板温度で蒸着が可能であるという利点がある。したがって、大部分の薄膜トランジスタ(TFT)は水素化された非晶質シリコンを利用して形成される。 
【００１６】
しかし、このような水素化された非晶質シリコンは原子配列が無秩序であるから図３Aのように弱いSi-Si結合３２及びダングリングボンドが存在する。ここで弱い結合３２力に結束されたSiは時間の経過にしたがって図３Bのように原子を離脱するようになって、この席に電子または正孔が再結合されるようになる。(または離脱状態維持)すなわち、水素化された非晶質シリコンの原子配列が変化によりエネルギー准尉が変化されることによって図４に図示したように駆動薄膜トランジスタ(T2)のしきい電圧(Vth)が時間が経過することによって増加(Vth', Vth'', Vth''')される。 
【００１７】
従来には駆動薄膜トランジスタ(T２)のしきい電圧(Vth)が時間が経つことによって増加(Vth', Vth'', Vth''')するからELパネル２０に望みの輝度の映像を表示することに困難な問題点が発生される。またELパネル２０で部分的な輝度の減少は残像で現われるから画質に深刻な影響を及ぼすようになる。 
【発明の開示】
【発明が解決しようとする課題】
【００１８】
したがって、本発明の目的は画素ごとに形成された駆動薄膜トランジスタのしきい電圧が上昇することを防止して安定した輝度の映像を表示するようにしたエレクトロルミネセンス表示装置とその駆動方法を提供するものである。 
【課題を解決するための手段】
【００１９】
上記目的を達成するために、本発明に係るエレクトロルミネセンス表示装置は多数のデータラインと多数の第１及び第２ゲートラインの間の交差部により定義される画素領域に多数の画素が形成されるエレクトロルミネセンスパネルを具備する。 
前記画素のそれぞれは供給電圧を印加受けるエレクトロルミネセンスセルと、前記エレクトロルミネセンスセルに流れる電流を制御する第１及び第２セル駆動部とを含む。 
【００２０】
前記第１セル駆動部は第１駆動薄膜トランジスタ、第１バイアススイッチを具備して、前記第１バイアススイッチは前記第１駆動薄膜トランジスタのゲート端子に接続されて前記第１駆動薄膜トランジスタに逆電圧を選択的に供給する。 
【００２１】
前記第２セル駆動部は第２駆動薄膜トランジスタ、第２バイアススイッチを具備して、前記第２バイアススイッチは前記第２駆動薄膜トランジスタのゲート端子に接続されて前記第２駆動薄膜トランジスタに前記逆電圧を選択的に供給する。 
【００２２】
前記第１駆動薄膜トランジスタは前記エレクトロルミネセンスセルに接続されたドレイン端子と第１基準電圧源に接続されたソース端子を具備して、前記第２駆動薄膜トランジスタは前記エレクトロルミネセンスセルに接続されたドレイン端子と前記第１基準電圧源に接続されたソース端子を具備する。 
【００２３】
前記第１セル駆動部は、前記第１駆動薄膜トランジスタと前記データラインの中で対応するデータライン及び前記第１ゲートラインの中で対応する第１ゲートラインに接続される第１スイッチング薄膜トランジスタと、前記第１駆動薄膜トランジスタのゲート端子と第２基準電圧源の間に接続された第１ストレージキャパシタを具備して、前記第１スイッチング薄膜トランジスタはスキャンパルスが前記対応する第１ゲートラインに供給される時、同一画素領域の前記第１駆動薄膜トランジスタに前記対応するデータラインからのデータ信号を供給する。 
【００２４】
前記第２セル駆動部は、前記第２駆動薄膜トランジスタと前記データラインの中で対応するデータライン及び前記第２ゲートラインの中で対応する第２ゲートラインに接続される第２スイッチング薄膜トランジスタと、前記第２駆動薄膜トランジスタのゲート端子と前記第２基準電圧源の間に接続された第２ストレージキャパシタを具備して、前記第１スイッチング薄膜トランジスタはスキャンパルスが前記対応する第２ゲートラインに供給される時、同一画素領域の前記第２駆動薄膜トランジスタに前記対応するデータラインからのデータ信号を供給する。 
【００２５】
前記第１基準電圧源と前記第２基準電圧源は前記供給電圧の電圧値より低い電圧値を持つ基準電圧を供給する。 
前記逆電圧は第１及び第２基準電圧源により供給される基準電圧の電圧値より低い電圧を持つ。 
前記第１及び第２基準電圧源は同一な電圧値を持つ基準電圧を供給する。 
前記エレクトロルミネセンス表示装置は前記逆電圧を供給するための逆電圧源を更に具備する。 
【００２６】
j(jは整数)番目の第１及び第２ゲートラインに接続された画素の前記第１バイアススイッチは前記画素の前記第１駆動薄膜トランジスタのゲート端子に接続されたドレイン端子と、前記逆電圧を供給する逆電圧源に接続されたソース端子と、前記 j 番目の第２ゲートラインに接続されたゲート端子とを具備する。 
【００２７】
前記 j 番目の第１及び第２ゲートラインに接続された画素の前記第１バイアススイッチはスキャンパルスが前記 j 番目の第２ゲートラインに供給される時、前記逆電圧源からの前記逆電圧を前記第１駆動薄膜トランジスタのゲート端子に供給する。 
【００２８】
前記 j 番目の第１及び第２ゲートラインに接続された画素の前記第２バイアススイッチは前記画素の前記第２駆動薄膜トランジスタのゲート端子に接続されたドレイン端子と、前記逆電圧源に接続されたソース端子と、前記 j 番目の第１ゲートラインに接続されたゲート端子とを具備する。 
【００２９】
前記 j 番目の第１及び第２ゲートラインに接続された画素の前記第２バイアススイッチはスキャンパルスが前記 j 番目の第１ゲートラインに供給される時、前記逆電圧源からの前記逆電圧を前記第２駆動薄膜トランジスタのゲート端子に供給する。 
【００３０】
前記 j 番目の第１及び第２ゲートラインに接続された画素の前記第１バイアススイッチは前記画素の前記第１駆動薄膜トランジスタのゲート端子に接続されたドレイン端子と、j-１番目の第１ゲートラインまたはj-１番目の第２ゲートラインに接続されたソース端子と、前記 j 番目の第２ゲートラインに接続されたゲート端子とを具備する。 
【００３１】
前記 j 番目の第１及び第２ゲートラインに接続された画素の前記第１バイアススイッチはスキャンパルスが前記 j 番目の第２ゲートラインに供給される時、前記画素の第１駆動薄膜トランジスタのゲート端子に前記逆電圧でターン-オフ電圧を供給する。 
【００３２】
前記ターン-オフ電圧は前記第１駆動薄膜トランジスタのソース端子に供給された基準電圧の電圧値より低い電圧値を持つ。 
【００３３】
前記 j 番目の第１及び第２ゲートラインに接続された画素の前記第２バイアススイッチは前記画素の前記第２駆動薄膜トランジスタのゲート端子に接続されたドレイン端子と、j-１番目の第１ゲートラインまたはj-１番目の第２ゲートラインに接続されたソース端子と、前記 j 番目の第１ゲートラインに接続されたゲート端子とを具備する。 
【００３４】
前記 j 番目の第１及び第２ゲートラインに接続された画素の前記第２バイアススイッチはスキャンパルスが前記 j 番目の第１ゲートラインに供給される時、前記画素の第２駆動薄膜トランジスタのゲート端子に前記逆電圧で前記ターン-オフ電圧を供給する。 
【００３５】
前記ターン-オフ電圧は前記第２駆動薄膜トランジスタのソース端子に供給された基準電圧の電圧値より低い電圧値を持つ。 
【００３６】
前記エレクトロルミネセンス表示装置はi(iは奇数または偶数)番目のフレームの間に前記第１ゲートラインにスキャンパルスを順次供給して i+１番目のフレームの間に前記第２ゲートラインに前記スキャンパルスを順次供給するゲート駆動部を更に具備する。 
【００３７】
本発明に係るエレクトロルミネセンス表示装置はそれぞれの水平ラインに形成される第１及び第２ゲートラインと、マトリックス形態に配列された画素に形成された多数のエレクトロルミネセンスセルと、前記画素ごとに形成されてスキャンパルスが前記第１ゲートラインに供給される時、前記エレクトロルミネセンスセルに流れる電流を制御する第１駆動薄膜トランジスタを持つ第１セル駆動部と、前記画素ごとに形成されて前記スキャンパルスが前記第２ゲートラインに供給される時、前記エレクトロルミネセンスセルに流れる電流を制御する第２駆動薄膜トランジスタを持つ第２セル駆動部とを具備する。 
【００３８】
j(jは整数)番目の水平ラインに配置された前記第１セル駆動部は前記スキャンパルスが前記第２ゲートラインに供給される時、前記第１駆動薄膜トランジスタに逆バイアス電圧を供給する。 
【００３９】
前記逆バイアス電圧は前記第１駆動薄膜トランジスタのソース端子に供給される基準電圧の電圧値より低い電圧値を持つ。 
【００４０】
前記 j 番目の水平ラインに配置された前記第２セル駆動部は前記スキャンパルスが前記第１ゲートラインに供給される時、前記第２駆動薄膜トランジスタに逆バイアス電圧を印加する。 
【００４１】
前記逆バイアス電圧は前記第２駆動薄膜トランジスタのソース端子に供給される基準電圧の電圧値より低い電圧値を持つ。 
【００４２】
前記エレクトロルミネセンス表示装置は前記逆バイアス電圧を供給するための電源部を更に具備する。 
【００４３】
前記逆バイアス電圧は j-１番目の水平ラインの前記第１及び第２ゲートラインの中からいずれか一つに供給されるターン-オフ電圧である。 
【００４４】
本発明に係るエレクトロルミネセンス表示装置の駆動方法はマトリックス形態に配置された画素のそれぞれに形成された第１及び第２セル駆動部を持つエレクトロルミネセンス表示装置の駆動方法において、第１及び第２ゲートラインにスキャンパルスを供給する段階と、前記スキャンパルスが j(jは整数)番目のゲートラインまたは j 番目の第２ゲートラインに供給される時、j 番目の水平ラインの画素に形成された前記第１及び第２セル駆動部の中からいずれか一つの駆動部にデータ信号を供給と異なる駆動部に逆バイアス電圧を供給する段階と、前記データ信号に基礎して供給電圧源から前記画素に形成されたエレクトロルミネセンスセルを経由して基準電圧源へ流れる電流を制御する段階とを含む。 
【００４５】
前記スキャンパルスは i(iは奇数または偶数)番目のフレーム間に前記第１ゲートラインに順次供給されてi+１番目のフレーム間に前記第２ゲートラインに順次供給される。 
【００４６】
前記第１セル駆動部は前記スキャンパルスが前記 j 番目の第１ゲートラインに供給される時、前記画素に形成されたエレクトロルミネセンスセルに流れる電流を制御する。 
【００４７】
前記逆バイアス電圧は前記スキャンパルスが前記j番目の第１ゲートラインに供給される時、前記画素に形成された前記第２セル駆動部に供給される。 
【００４８】
前記エレクトロルミネセンス表示装置の駆動方法は前記逆バイアス電圧の電圧値を前記基準電圧の電圧値より低く設定する段階を更に含んで、前記逆バイアス電圧は前記第２セル駆動部に含まれた駆動薄膜トランジスタのゲート端子に供給されて前記基準電圧は前記第２セル駆動部の前記駆動薄膜トランジスタのソース端子に供給される。 
【００４９】
前記第２セル駆動部は前記スキャンパルスが前記 j 番目の第２ゲートラインに供給される時、前記画素に形成されたエレクトロルミネセンスセルに流れる電流を制御する。 
【００５０】
前記逆バイアス電圧は前記スキャンパルスが前記 j 番目の第２ゲートラインに供給される時、前記画素に形成された前記第１セル駆動部に供給される。 
【００５１】
前記逆バイアス電圧は前記第１セル駆動部に含まれた駆動薄膜トランジスタのゲート端子に供給されて前記基準電圧は前記第１セル駆動部に含まれた前記駆動薄膜トランジスタのソース端子に供給される。 
前記逆バイアス電圧は逆バイアス電圧源により供給される。 
【００５２】
前記エレクトロルミネセンス表示装置の駆動方法は前記スキャンパルスが供給されない時、前記第１及び第２ゲートラインにターン-オフ信号を供給する段階を更に含む。 
前記ターン-オフ信号は前記逆バイアス電圧に供給される。 
【発明の効果】
【００５３】
本発明に係るエレクトロルミネセンス表示装置とその駆動方法は駆動薄膜トランジスタの劣化を最小化して安定した輝度で映像を表示することができる。 
【発明を実施するための最良の形態】
【００５４】
［実施例］
以下、図５乃至図１０Bを参照して本発明の望ましい実施例について説明する。 
【００５５】
図５は本発明の実施例によるエレクトロルミネセンス表示装置を示す図面である。 
図５を参照すると、本発明の実施例によるEL表示装置は水平ラインごとに形成される多数の第１ゲートライン(GL１)及び第２ゲートライン(GL２)と、第１及び第２ゲートライン(GL１,GL２)と交差されるように形成されるデータライン(DL)と、第１ゲートライン(GL１)、第２ゲートライン(GL２)とデータライン(DL)の交差で定義された領域に配置される画素５０を具備する ELパネル４０と、第１ゲートライン(GL１)及び第２ゲートライン(GL２)を駆動するためのゲートドライバ４２と、データライン(DL)を駆動するためのデータドライバ４４と、画素５０で供給電圧(VDD)、逆電圧(VI)、基準電圧(VSS１, VSS２)を供給するための図示されない電圧部とを具備する。 
【００５６】
電圧部はELパネル４０が駆動されることができるように供給電圧(VDD)、逆電圧(VI)及び基準電圧(VSS１, VSS２)を画素５０で供給する。ここで、逆電圧(VI)の電圧値は基準電圧(VSS１, VSS２)の電圧値より低く設定される。 
【００５７】
ゲートドライバ４２は第１ゲートライン(GL１)及び第２ゲートライン(GL２)でスキャンパルスを順次供給する。ここで、ゲートドライバ４２は図７のように i(iは奇数または偶数)番目のフレームの間に第１ゲートライン(GL１)に順次スキャンパルスを供給して、i+１番目のフレームの間に第２ゲートライン(GL２)に順次スキャンパルスを供給する。 
【００５８】
データドライバ４４は外部(タイミングコントローラ)から入力されたデジタルデータをアナログデータ信号に変換する。及び、データドライバ４４はアナログデータ信号をスキャンパルスが供給される時の度にデータライン(DL)で供給する。 
【００５９】
画素５０のそれぞれは自分が接続された第１ゲートライン(GL１)または第２ゲートライン(GL２)でスキャンパルスが供給される時、データライン(DL)からデータ信号を供給受けて、ELセル(OEL)から供給受けたデータ信号に対応される光が発生されるように制御する。このような画素５０のそれぞれは第１セル駆動部４６及び第２セル駆動部４８を具備する。 
【００６０】
第１セル駆動部４６は第１ゲートライン(GL１)でスキャンパルスが供給される時、データライン(DL)からデータ信号を供給受けて、供給受けたデータ信号に対応される光がELセル(OEL)から発生されるように制御する。及び、第１セル駆動部４６は第２ゲートライン(GL２)でスキャンパルスが供給される時、逆電圧(VI)を供給受けて自分に含まれた駆動薄膜トランジスタに逆バイアス電圧を印加する。 
【００６１】
第２セル駆動部４８は第２ゲートライン(GL２)でスキャンパルスが供給される時、データライン(DL)からデータ信号を供給受けて、供給受けたデータ信号に対応される光がELセル(OEL)から発生されるように制御する。及び、第２セル駆動部４８は第１ゲートライン(GL１)でスキャンパルスが供給される時、逆電圧(VI)を供給受けて自分に含まれた駆動薄膜トランジスタに逆バイアス電圧を印加する。すなわち、本発明で第１セル駆動部４６及び第２セル駆動部４８はフレームごとに交互にELセル(OEL)を駆動する。及び、第１セル駆動部４６及び第２セル駆動部４８はフレームごとに交互に自分に含まれた駆動薄膜トランジスタに逆バイアス電圧を印加する。 
【００６２】
図６は第１セル駆動部及び第２セル駆動部の詳細な構成を含んだ画素を示す図面である。ここで、第１セル駆動部４６及び第２セル駆動部４８の構成は一つの実施例として実際では多様に構成されることができる。 
図６を参照すると、本発明の画素５０は供給電圧源(VDD)に陽極が接続されたELセル(OEL)と、ELセル(OEL)の陰極に接続されることと同時に第１ゲートライン(GL１)、第２ゲートライン(GL２)、データライン(DL)、逆電圧(VI)及び基準電圧(VSS１, VSS２)に接続された第１セル駆動部４６及び第２セル駆動部４８を具備する。 
【００６３】
第１セル駆動部４６は第１ゲートライン(GL１)にゲート端子が、データライン(DL)にソース端子が、及び第１ノード(N１)にドレイン端子が接続された第１スイッチング薄膜トランジスタ(T１)と、第１ノード(N１)にゲート端子が、第１基準電圧(VSS１)にソース端子が、そしてELセル(OEL)にドレイン端子が接続された第１駆動薄膜トランジスタ(T２)と、第１ノード(N１)と第２基準電圧(VSS２)の間に接続されたストレージキャパシタ(Cst)と、逆電圧(VI)にソース端子が、第２ゲートライン(GL２)にゲート端子が、そして第１ノード(N１)にドレイン端子が接続された第１バイアス用スイッチ(SW１)とを具備する。 
【００６４】
第１基準電圧(VSS１)及び第２基準電圧(VSS２)の電圧値は供給電圧(VDD)からELセル(OEL)及び第１駆動薄膜トランジスタ(T２)を経由して電流(I)が流れるように供給電圧(VDD)の電圧値より低く設定される。例えば、第１基準電圧(VSS１)及び第２基準電圧(VSS２)の電圧値はおおよそ基底電圧源(GND)以下の電圧値に設定される。(VDDの電圧値は正極性で設定)そして、第１基準電圧(VSS)及び第２基準電圧(VSS２)の電圧値は一般的に同一に設定される。(例えば、第１基準電圧(VSS１)及び第２基準電圧(VSS２)は基底電圧(GND)に設定されることができる)しかし、ELパネル１２０の解像度及びEL パネル１２０の工程條件などの多様な要因により第１基準電圧(VSS１)及び第２基準電圧(VSS２)の電圧値は相異するように設定されることができる。 
【００６５】
第１スイッチング薄膜トランジスタ(T１)は第１ゲートライン(GL１)にスキャンパルスが供給される時、ターン-オンされてデータライン(DL)に供給されるデータ信号を第１ノード(N１)で供給する。第１ノード(N１)に供給されたデータ信号はストレージキャパシタ(Cst)に充電されることと同時に第１駆動薄膜トランジスタ(T２)のゲート端子に供給される。第１駆動薄膜トランジスタ(T２)はゲート端子に供給されるデータ信号に応答してELセル(OEL)を経由して供給電圧源(VDD)から第１基準電圧(VSS１)に流れる電流量(I)を制御する。この時、ELセル(OEL)は電流量(I)に対応される光を生成する。及び、第１スイッチング薄膜トランジスタ(T１)がターン-オフされてもストレージキャパシタ(Cst)に充電されたデータ信号により第１駆動薄膜トランジスタ(T２)はオン状態を維持する。 
【００６６】
第１バイアス用スイッチ(SW１)は第２ゲートライン(GL２)にスキャンパルスが供給される時、ターン-オンされる。第１バイアス用スイッチ(SW１)がターン-オンされると逆電圧(VI)の電圧が第１ノード(N１)に印加される。逆電圧(VI)の電圧は第１基準電圧(VSS１)の電圧値より低く設定されるから第１駆動薄膜トランジスタ(T２)に逆バイアス電圧が印加される。換言すると、逆電圧(VI)の電圧が印加された第１駆動薄膜トランジスタ(T２)のゲート端子の電圧より第１基準電圧(VSS１)の電圧を供給受ける第１駆動薄膜トランジスタ(T２)のソース端子の電圧が高く設定される。このように、第１駆動薄膜トランジスタ(T２)のゲート端子で逆電圧(VI)が印加されると第１駆動薄膜トランジスタ(T２)に逆バイアス電圧が印加されて第１駆動薄膜トランジスタ(T２)が劣化されることを防止することができる。したがって、本発明では第１駆動薄膜トランジスタ(T２)のしきい電圧(Vth)が時間の経過に従って増加されることを防止することができるし、これによって安定した輝度の映像を表示することができる。 
【００６７】
第２セル駆動部４８は第２ゲートライン(GL２)にゲート端子が、データライン(DL)にソース端子が、及び第２ノード(N２)にドレイン端子が接続された第２スイッチング薄膜トランジスタ(T３)と、第２ノード(N２)にゲート端子が、第１基準電圧(VSS１)にソース端子が、及びELセル(OEL)にドレイン端子が接続された第２駆動薄膜トランジスタ(T４)と、第２ノード(N２)と第２基準電圧(VSS２)の間に接続されたストレージキャパシタ(Cst)と、逆電圧(VI)にソース端子が、第１ゲートライン(GL１)にゲート端子が、そして第２ノード(N２)にドレイン端子が接続された第２バイアス用スイッチ(SW２)とを具備する。 
【００６８】
第１基準電圧(VSS１)及び第２基準電圧(VSS２)の電圧値は供給電圧(VDD)の電圧値より低く、一般的に基底電圧(GND)以下に設定される。及び、第１基準電圧(VSS１)及び第２基準電圧(VSS２)の電圧値は同一または相異するように設定される。 
【００６９】
第２スイッチング薄膜トランジスタ(T３)は第２ゲートライン(GL２)にスキャンパルスが供給される時、ターン-オンされてデータライン(DL)に供給されるデータ信号を第２ノード(N２)で供給する。第２ノード(N２)に供給されたデータ信号はストレージキャパシタ(Cst)に充電されることと同時に第２駆動薄膜トランジスタ(T４)のゲート端子に供給される。第２駆動薄膜トランジスタ(T４)はゲート端子に供給されるデータ信号に応答してELセル(OEL)を経由して供給電圧源(VDD)から第１基準電圧(VSS１)に流れる電流量(I)を制御する。この時、ELセル(OEL)は電流量(I)に対応される光を生成する。及び、第２スイッチング薄膜トランジスタ(T３)がターン-オフされてもストレージキャパシタ(Cst)に充電されたデータ信号により第２駆動薄膜トランジスタ(T４)はオン状態を維持する。 
【００７０】
第２バイアス用スイッチ(SW２)は第１ゲートライン(GL１)にスキャンパルスが供給される時、ターン-オンされる。第２バイアス用スイッチ(SW２)がターン-オンされると逆電圧(VI)の電圧が第２ノード(N２)に印加される。ここで、逆電圧(VI)の電圧は第１基準電圧(VSS１)の電圧値より低く設定されるから第２駆動薄膜トランジスタ(T４)に逆バイアス電圧が印加される。言い換えて、逆電圧(VI)の電圧が印加された第２駆動薄膜トランジスタ(T４)のゲート端子の電圧より第１基準電圧(VSS)の電圧を供給受ける第２駆動薄膜トランジスタ(T４)のソース端子の電圧が高く設定される。このように、第２駆動薄膜トランジスタ(T２)のゲート端子で逆電圧(VI)が印加されると第２駆動薄膜トランジスタ(T４)に逆バイアス電圧が印加されて第２駆動薄膜トランジスタ(T４)が劣化されることを防止することができる。したがって、本発明では第２駆動薄膜トランジスタ(T４)のしきい電圧(Vth)が時間の経過に従って増加されることを防止することができるし、これによって安定した輝度の映像を表示することができる。 
【００７１】
図７はゲートドライバから第１及び第２ゲートラインに供給されるスキャンパルスを示す図面である。図７を図６を参照して本発明の実施例による EL表示装置の動作過程を詳しく説明する事にする。 
【００７２】
先に、i番目のフレームの間に一番目乃至n(nは自然数)番目の第１ゲートライン(GL１)で順次スキャンパルスが供給される。第１ゲートライン(GL１)で順次スキャンパルスが供給されると画素５０ごとに含まれた第１セル駆動部４６の第１スイッチング薄膜トランジスタ(T１)がターン-オンされる。第１スイッチング薄膜トランジスタ(T１)がターン-オンされるとデータライン(DL)に供給されるデータ信号が第１ノード(N１)に印加される。この時、第１駆動薄膜トランジスタ(T２)はデータ信号に対応される光が生成されることができるようにELセル(OEL)に流れる電流(I)を制御する。 
【００７３】
及び、第１ゲートライン(GL１)で順次スキャンパルスが供給されると画素５０ごとに含まれた第２セル駆動部４８の第２バイアス用スイッチ(SW２)がターン-オンされる。第２バイアス用スイッチ(SW２)がターン-オンされると逆電圧(VI)の電圧が第２駆動薄膜トランジスタ(T４)のゲート端子に供給される。ここで、第２駆動薄膜トランジスタ(T４)のソース端子には逆電圧(VI)より高い第１基準電圧(VSS１)が供給される。したがって、逆電圧(VI)が第２駆動薄膜トランジスタ(T４)のゲート端子に供給されると第２駆動薄膜トランジスタ(T４)に逆バイアス電圧が印加される。このような逆バイアス電圧は第２駆動薄膜トランジスタ(T４)が劣化されることを防止する。 
【００７４】
i番目のフレームにつながる i+１番目のフレームの間に一番目乃至 n(nは自然数)番目の第２ゲートライン(GL２)で順次スキャンパルスが供給される。第２ゲートライン(GL２)で順次スキャンパルスが供給されると画素５０ ごとに含まれた第２セル駆動部４８の第２スイッチング薄膜トランジスタ(T３)がターン-オンされる。第２スイッチング薄膜トランジスタ(T３)がターン-オンされるとデータライン(DL)に供給されるデータ信号が第２ノード(N２)に供給される。この時、第２駆動薄膜トランジスタ(T４)はデータ信号に対応される光が生成されることができるようにELセル(OEL)に流れる電流(I)を制御する。 
【００７５】
及び、第２ゲートライン(GL２)で順次スキャンパルスが供給されると画素５０ごとに含まれた第１セル駆動部４６の第１バイアス用スイッチ(SW１)がターン-オンされる。第１バイアス用スイッチ(SW１)がターン-オンされると逆電圧(VI)の電圧が第１駆動薄膜トランジスタ(T２)のゲート端子に供給される。この時、第１駆動薄膜トランジスタ(T２)のソース端子の電位(VSS１)が第１駆動薄膜トランジスタ(T２)のゲート端子の電位(VI)より高く設定される。すなわち、第２ゲートライン(GL２)でスキャンパルスが供給される時、第１駆動薄膜トランジスタ(T２)に逆バイアス電圧が印加されて第１駆動薄膜トランジスタ(T４)が劣化されることを防止する。 
【００７６】
図８は本発明の他の実施例例によるエレクトロルミネセンス表示装置を示す図面である。図８を説明する時、図５と同一な機能をするブロックは同一な図面符号を割当することと同時に簡略に説明する事にする。 
【００７７】
図８を参照すると、本発明の他の実施例例によるEL表示装置は水平ラインごとに形成される多数の第１ゲートライン(GL１)及び第２ゲートライン(GL２)と、第１及び第２ゲートライン(GL１,GL２)と交差されるように形成されるデータライン(DL)と、第１ゲートライン(GL１)、第２ゲートライン(GL２)とデータライン(DL)の交差で定義された領域に配置される画素６０を具備する ELパネル４０と、第１ゲートライン(GL１)及び第２ゲートライン(GL２)を駆動するためのゲートドライバ４２と、データライン(DL)を駆動するためのデータドライバ４４と、画素６０で供給電圧(VDD)及び基準電圧(VSS１, VSS２)を供給するための図示されない電圧部とを具備する。 
【００７８】
電圧部は供給電圧(VDD)及び基準電圧(VSS１, VSS２)を画素６０で供給する。 
【００７９】
ゲートドライバ４２はフレーム別に交番されるようにスキャンパルスを第１ゲートライン(GL１)及び第２ゲートライン(GL２)で供給する。例えば、ゲートドライバ４２は図７のように i(iは奇数または偶数)番目のフレームの間に第１ゲートライン(GL１)に順次スキャンパルスを供給して、i+１番目のフレームの間に第２ゲートライン(GL２)に順次スキャンパルスを供給する。 
【００８０】
データドライバ４４は外部(タイミングコントローラ)から入力されたデジタルデータをアナログデータ信号に変換する。及び、データドライバ４４はアナログデータ信号をスキャンパルスが供給される時の度にデータライン(DL)で供給する。 
【００８１】
画素６０のそれぞれは第１ゲートライン(GL１)または第２ゲートライン(GL２)でスキャンパルスが供給される時、データライン(DL)からデータ信号を供給受けて、ELセル(OEL)から供給受けたデータ信号に対応される光が発生されるように制御する。及び、画素６０のそれぞれは j(jは自然数)番目の第１ゲートライン(GL１j)または第２ゲートライン(GL２j)でスキャンパルスが供給される時、 j-1番目の第１及び第２ゲートライン(GL１j-１, GL２j-１)中からいずれか一つからターン-オフ電圧を供給受ける。このような画素６０のそれぞれは第１セル駆動部６２及び第２セル駆動部６４を具備する。 
【００８２】
j番目の水平ラインに位置された第１セル駆動部６２は j番目の第１ゲートライン(GL１j)でスキャンパルスが供給される時、データライン(DL)からデータ信号を供給受けて、供給受けたデータ信号に対応される光がELセル(OEL)から発生されるように制御する。及び、第１セル駆動部６２は j番目の第２ゲートライン(GL２j)でスキャンパルスが供給される時、 j-１番目の第１ゲートライン(GL１j-１)及び j-１番目の第２ゲートライン(GL２j-１)中からいずれか一つからターン-オフ電圧を供給受けて自分に含まれた駆動薄膜トランジスタに逆バイアス電圧を印加する。 
【００８３】
j番目の水平ラインに位置された第２セル駆動部６４は j番目の第２ゲートライン(GL２j)でスキャンパルスが供給される時、データライン(DL)からデータ信号を供給受けて、供給受けたデータ信号に対応される光がELセル(OEL)から発生されるように制御する。及び、第２セル駆動部６４は j番目の第１ゲートライン(GL１j)でスキャンパルスが供給される時、j-1番目の第１ゲートライン(GL１j-１)及び j-１番目の第２ゲートライン(GL２j-１)中からいずれか一つからターン-オフ電圧を供給受けて自分に含まれた駆動薄膜トランジスタに逆バイアス電圧を印加する。 
【００８４】
図９は第１セル駆動部及び第２セル駆動部の詳細な構成を含んだ画素を示す図面である。ここで、第１セル駆動部６２及び第２セル駆動部６４の構成は一つの実施例として実際では多様に構成されることができる。以後、第１セル駆動部６２及び第２セル駆動部６４がj番目の水平ラインに位置されると仮定して説明する事にする。 
【００８５】
図９を参照すると、本発明の画素６０は供給電圧源(VDD)に陽極が接続されたELセル(OEL)と、ELセル(OEL)の陰極に接続されることと同時に j番目の第１ゲートライン(GL１j)、j番目の第２ゲートライン(GL２j)、データライン(DL)、基準電圧(VSS１, VSS２)、及び j-１番目の第１ゲートライン(GL１j-１)または j-１番目の第２ゲートライン(GL２j-１)に接続された第１セル駆動部６２及び第２セル駆動部６４を具備する。(図９では j-１番目の第１ゲートライン(GL１j-１)に接続されたことで図示した) 
【００８６】
第１セル駆動部６２は j番目の第１ゲートライン(GL１)にゲート端子が、データライン(DL)にソース端子が、及び第１ノード(N１)にドレイン端子が接続された第１スイッチング薄膜トランジスタ(T１)と、第１ノード(N１)にゲート端子が、第１基準電圧(VSS１)にソース端子が、及びELセル(OEL)にドレイン端子が接続された第１駆動薄膜トランジスタ(T２)と、第１ノード(N１)と第２基準電圧(VSS２)の間に接続されたストレージキャパシタ(Cst)と、j-１番目の第１ゲートライン(GL１j-１)(またはj-１番目の第２ゲートライン(GL２j-１)にソース端子が、j番目の第２ゲートライン(GL２j)にゲート端子が、及び第１ノード(N１)にドレイン端子が接続された第１バイアス用スイッチ(SW１)とを具備する。 
【００８７】
第１スイッチング薄膜トランジスタ(T１)はj番目の第１ゲートライン(GL１j)にスキャンパルスが供給される時、ターン-オンされてデータライン(DL)に供給されるデータ信号を第１ノード(N１)で供給する。第１ノード(N１)に供給されたデータ信号はストレージキャパシタ(Cst)に充電されることと同時に第１駆動薄膜トランジスタ(T２)のゲート端子に供給される。第１駆動薄膜トランジスタ(T２)はゲート端子に供給されるデータ信号に応答してELセル(OEL)を経由して供給電圧源(VDD)から第１基準電圧(VSS１)に流れる電流量(I)を制御する。この時、ELセル(OEL)は電流量(I)に対応される光を生成する。そして、第１スイッチング薄膜トランジスタ(T１)がターン-オフされてもストレージキャパシタ(Cst)に充電されたデータ信号により第１駆動薄膜トランジスタ(T２)はオン状態を維持する。
【００８８】
第１バイアス用スイッチ(SW１)は j番目の第２ゲートライン(GL２j)にスキャンパルスが供給される時、ターン-オンされる。第１バイアス用スイッチ(SW１)がターン-オンされると j-１番目の第１ゲートライン(GL１j-１)(または j-１番目の第２ゲートライン(GL２j-１)に供給されるターン-オフ電圧が第１ノード(N１)に印加される。ここで、ターン-オフ電圧は図７に図示したように負極性の電圧(例えば、-５V)に設定される。そして、第１及び第２基準電圧(VSS１, VSS２)の電圧はターン-オフ電圧より高く設定される。 
【００８９】
したがって、ターン-オフ電圧が第１駆動薄膜トランジスタ(T２)のゲート端子に供給されると第１駆動薄膜トランジスタ(T２)に逆バイアス電圧が印加される。言い換えて、第１駆動薄膜トランジスタ(T２)のゲート端子の電位(ターン-オフ電圧)が第１駆動薄膜トランジスタ(T２)のソース端子の電位より低く設定される。このように第１駆動薄膜トランジスタ(T２)に逆バイアス電圧が印加されると第１駆動薄膜トランジスタ(T２)が劣化されることを防止することができる。従って、本発明の他の実施例では第１駆動薄膜トランジスタ(T２)のしきい電圧(Vth)が時間の経過に従って増加されることを防止することができるし、これによって安定した輝度の映像を表示することができる。 
【００９０】
第２セル駆動部６４は j番目の第２ゲートライン(GL２j)にゲート端子が、データライン(DL)にソース端子が、及び第２ノード(N２)にドレイン端子が接続された第２スイッチング薄膜トランジスタ(T３)と、第２ノード(N２)にゲート端子が、第１基準電圧(VSS１)にソース端子が、及びELセル(OEL)にドレイン端子が接続された第２駆動薄膜トランジスタ(T４)と、第２ノード(N２)と第２基準電圧(VSS２)の間に接続されたストレージキャパシタ(Cst)と、j-１番目の第１ゲートライン(GL１j-１)(または j-１番目の第２ゲートライン(GL２j-１)にソース端子が、j番目の第１ゲートライン(GL１j)にゲート端子が、及び第２ノード(N２)にドレイン端子が接続された第２バイアス用スイッチ(SW２)とを具備する。 
【００９１】
第２スイッチング薄膜トランジスタ(T３)は j番目の第２ゲートライン(GL２j)にスキャンパルスが供給される時、ターン-オンされてデータライン(DL)に供給されるデータ信号を第２ノード(N２)で供給する。第２ノード(N２)に供給されたデータ信号はストレージキャパシタ(Cst)に充電されることと同時に第２駆動薄膜トランジスタ(T４)のゲート端子に供給される。第２駆動薄膜トランジスタ(T４)はゲート端子に供給されるデータ信号に応答してELセル(OEL)を経由して供給電圧源(VDD)から第１基準電圧(VSS１)に流れる電流量(I)を制御する。この時、ELセル(OEL)は電流量(I)に対応される光を生成する。及び、第２スイッチング薄膜トランジスタ(T３)がターン-オフされてもストレージキャパシタ(Cst)に充電されたデータ信号により第２駆動薄膜トランジスタ(T４)はオン状態を維持する。 
【００９２】
第２バイアス用スイッチ(SW２)はj番目の第１ゲートライン(GL１j)にスキャンパルスが供給される時、ターン-オンされる。第２バイアス用スイッチ(SW２)がターン-オンされると j-１番目の第１ゲートライン(GL１j-１)(または j-１番目の第２ゲートライン(GL２j-１)に供給されるターン-オフ電圧が第２ノード(N２)に印加される。ここで、ターン-オフ電圧は図７に図示したように負極性の電圧(例えば, -５V)に設定される。及び、第１及び第２基準電圧(VSS１, VSS２)の電圧はターン-オフ電圧より高く設定される。 
【００９３】
したがって、ターン-オフ電圧が第２駆動薄膜トランジスタ(T４)のゲート端子に供給されると第２駆動薄膜トランジスタ(T４)に逆バイアス電圧が印加される。言い換えて、第２駆動薄膜トランジスタ(T４)のゲート端子の電位(ターン-オフ電圧)が第２駆動薄膜トランジスタ(T４)のソース端子の電位より低く設定される。このように第２駆動薄膜トランジスタ(T４)に逆バイアス電圧が印加されると第２駆動薄膜トランジスタ(T４)が劣化されることを防止することができる。したがって、本発明の他の実施例では第２駆動薄膜トランジスタ(T４)のしきい電圧(Vth)が時間の経過に従って増加されることを防止することができるし、これによって安定した輝度の映像を表示することができる。 
【００９４】
一方、本発明の図５及び図８に図示された本発明の実施例ではELセル(OEL)を駆動するために画素ごとに２個のセル駆動部を具備するから開口率の低くなる問題点が発生されることができる。 
【００９５】
これを詳しく説明すると、一般的なEL表示装置は図１０Aのように光を発生するELが形成される第１基板８０と、ELを駆動するためのセル駆動部が形成された第２基板８２とを具備する。ここで、一般的に第１基板８０から生成された光は第２基板８２を経由して観察者に供給される。したがって、第２基板８２に形成されたスイッチング素子の数が増加するほど第２基板８２で遮られる光の量が増加されて、これによって開口率の低くなる問題点が発生される。 
【００９６】
このような問題点を克服するために現在には図１０Bのように第１基板８０方へ光を放出する発明が提案されて利用されている。これを詳しく説明すると、第２基板８２に形成されたスイッチング素子は第１基板８０に形成されたELを制御して所定の光が放出されるように制御する。それでは、第１基板８０で生成された光は第２基板８２と反対方向に放出される。(すなわち、第２基板８２を経由しない) 
【００９７】
実際に、第１基板８０に光を放出されると第２基板８２に形成されたスイッチング素子の数とかかわらず高い開口率を確保することができる。したがって、図５及び図８に図示された本発明の実施例を図１０Bのような発明に適用すると開口率の問題なしに安定した輝度を確保することができる。及び、本発明の実施例で薄膜トランジスタ(T１乃至T４)及びバイアス用スイッチ(SW１,SW２)はパネルの条件等に対応して多様な材料に形成されることができる。例えば、薄膜トランジスタ(T１乃至T４)及びバイアス用スイッチ(SW１,SW２)は非晶質シリコン(a-Si)及びポーリシリコン(p-Si)などに形成されることができる。 
【００９８】
上述したところのように、本発明に係るエレクトロルミネセンス表示装置とその駆動方法によると画素ごとにELセルを駆動するための第１及び第２セル駆動部を設置する。及び、第１及び第２セル駆動部は互いに交互に駆動されながらELセルに流れる電流を制御する。ここで、特定セル駆動部が駆動される時、他の一つのセル駆動部の駆動薄膜トランジスタには逆バイアス電圧が供給されて駆動薄膜トランジスタが劣化されることを防止する。すなわち、本発明では駆動薄膜トランジスタが劣化されることを防止して安定した輝度の映像を表示することができる。 
【００９９】
以上説明した内容を通じて当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正ができる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲により決められなければならない。 
【図面の簡単な説明】
【０１００】
【図１】従来のエレクトロルミネセンス表示装置を示す図面。
【図２】図１に図示されたエレクトロルミネセンス表示装置の画素を示す図面。
【図３Ａ】非晶質シリコンの原子配列を示す図面。
【図３Ｂ】非晶質シリコンの原子配列を示す図面。
【図４】図２に図示された駆動薄膜トランジスタの劣化に係るしきい電圧の移動を示す図面。
【図５】本発明の実施例によるエレクトロルミネセンス表示装置を示す図面。
【図６】図５に図示されたエレクトロルミネセンス表示装置の画素を示す図面。
【図７】図５に図示されたゲートドライバから供給されるスキャンパルスを示す波形図。
【図８】本発明の他の実施例によるエレクトロルミネセンス表示装置を示す図面。
【図９】図８に図示されたエレクトロルミネセンス表示装置の画素を示す図面。
【図１０Ａ】基板で光が放出される過程を示す図面。
【図１０Ｂ】基板で光が放出される過程を示す図面。
【符号の説明】
【０１０１】
２０、４０:ELパネル
２２、４２:ゲートドライバ 
２４、４４:データドライバ
２８、５０、６０:画素 
３０、４６、４８、６２、６４:セル駆動部
８０、８２:基板 
【図１】
2005275370.tif 000004
【図２】
2005275370.tif 000005
【図３Ａ】
2005275370.tif 000006
【図３Ｂ】
2005275370.tif 000007
【図４】
2005275370.tif 000008
【図５】
2005275370.tif 000009
【図６】
2005275370.tif 000010
【図７】
2005275370.tif 000011
【図８】
2005275370.tif 000012
【図９】
2005275370.tif 000013
【図１０Ａ】
2005275370.tif 000014
【図１０Ｂ】
2005275370.tif 000015