(57)【要約】【課題】  外乱ノイズの影響を低下、S／N比を向上させて、列配線と行配線との交差部の容量値Csを高感度で検出する容量検出回路及び検出方法を提供する。【解決手段】  本発明の容量検出回路は、複数の列配線に対して行配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出回路であり、列配線を駆動させる列配線駆動手段と、複数の行配線から所定の行配線を選択する行配線選択手段と、基準容量に対応して流れる基準電流と、所定の行配線及び駆動された列配線の交差部の容量に対応して流れる電流とに基づいて、この交差部の容量を求める容量演算部とを有する。【選択図】    図１
2005140612.tif 000002
【特許請求の範囲】
【請求項１】
複数の列配線に対して行配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出回路であり、
前記列配線を駆動させる列配線駆動手段と、
複数の行配線から所定の行配線を選択する行配線選択手段と、
基準容量に対応して流れる基準電流と、前記所定の行配線及び駆動された列配線の交差部の容量に対応して流れる電流とに基づいて、この交差部の容量を求める容量演算部と
を有することを特徴とする容量検出回路。
【請求項２】
前記行配線選択手段が隣接する第１及び第２の行配線を選択し、
前記容量演算部が、
前記第１及び第２の行配線に対応する各交差部の容量に対応する電流値を差動増幅し、差電圧信号として出力する差動電圧出力手段と、
時系列に入力される前記差電圧信号により、前記各交差部の容量に対応する電圧値を求める演算手段と
を有することを特徴とする請求項１記載の容量検出回路。
【請求項３】
前記行配線選択手段が、
第１の検出期間において、第１の行配線として基準容量が接続された配線と、第２の行配線として前記第１の行配線と隣接する行配線とを選択し、
第２の検出期間以降において、前記複数の行配線から隣接する行配線を、第１及び第２の行配線として選択し、
前記演算手段が時系列に入力される差電圧信号を累積的に加算演算して、交差部の容量に対応する電圧値を求めることを特徴とする請求項２記載の容量検出回路。
【請求項４】
前記行配線選択手段が、
第２の検出期間以降において、前記第１の検出期間内で選択された第１及び第２の行配線に連続して、順次、隣接する行配線を、それぞれ第１及び第２の行配線として選択することを特徴とする請求項３記載の容量検出回路。
【請求項５】
前記複数の行配線が行配線群に分割されており、この行配線群毎に前記行配線選択手段及び差動電圧出力手段とを有し、前記演算手段が前記行配線群毎に前記交差部の容量に対応する電圧値を求めることを特徴とする請求項２から請求項４のいずれかに記載の容量検出回路。
【請求項６】
前記列配線駆動手段が、前記列配線へ、第１の電圧に立ち上がり次いで第２の電圧に立ち下がる信号を出力する列配線駆動手段と、前記列配線が前記第１の電圧によって駆動された時、前記交差部の容量を充電する電流に対応する第３の電圧を出力し、前記列配線が前記第２の電圧によって駆動された時、前記交差部の容量を放電する電流に対応する第４の電圧を出力することを特徴とする請求項１から請求項５のいずれかに記載の容量検出回路。
【請求項７】
前記行配線選択手段が測定対象の交差部が接続された行配線を、所定の行配線として選択し、
前記容量演算手段が、
前記交差部の容量に対応して流れる電流値を測定電圧値に変換して出力する行電圧出力手段と、
前記所定の行配線以外の他の行配線を選択する基準行配線選択手段と、
これらの他の行配線と、駆動された列配線との複数の交差部の合計容量を基準容量とし、この基準容量に対応して流れる電流値を基準電圧値に変換して出力する基準電圧生成手段と、
前記測定電圧値と前記基準電圧値との差動増幅を行い、前記交差部の容量に対応する電圧値を求める演算手段と
を有することを特徴とする請求項１記載の容量検出回路。
【請求項８】
前記基準電圧生成手段の増幅率が、前記他の行配線をｎ本とした場合、前記行電圧出力手段の増幅率に対し、概略１／（ｎ−１）の増幅率に制御されていることを特徴とする請求項７に記載の容量検出回路。
【請求項９】
請求項１から請求項８のいずれかに記載の容量検出回路を有することを特徴とする指紋センサ。
【請求項１０】
複数の列配線に対して行配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出方法であり、
前記列配線を駆動させる列配線駆動過程と、
複数の行配線から所定の行配線を選択する行配線選択過程と、
基準容量に対応して流れる基準電流と、前記所定の行配線及び駆動された列配線の交差部の容量に対応して流れる電流とに基づいて、この交差部の容量を求める容量演算過程と
を有することを特徴とする容量検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微小容量を検出する容量検出回路および検出方法並びにそれを用いた指紋センサに関する。
【背景技術】
【０００２】
従来、バイオメトリクス（生体認証技術）の中で最も有望とされる指紋センサとして、所定の間隔で列配線と行配線を２枚のフィルムの表面にそれぞれ形成し、このフィルムを絶縁膜等を介して所定の間隔をおいて対向して配置した感圧式容量センサが開発されている。この感圧式容量センサは、指を置いたときに指紋の凹凸に対応してフィルム形状が変形し、列配線と行配線との間隔がこの変形により変化することを利用し、指紋の形状を、列配線および行配線の交差部の微少な容量変化として検出する。このような感圧式容量センサにおいては、数百ｆＦ（フェムトファラッド）に満たない微少な容量変化を、列配線と行配線とのマトリクス形状における各交差部にて検出する必要がある。このため、容量センサの容量検出回路は、容量変化が微小であるために高感度であるだけでなく、人体から伝達されるノイズや、回路系にて発生するノイズに対する耐性を有し、列配線間や行配線間などにおけるクロストークの影響を受け難いことが求められている。
【０００３】
上述した容量検出回路としては、隣接する容量（センサ素子）の検出線を、各々差動増幅回路の非反転入力端子及び反転入力端子に接続し、両検出線各々の検出信号間の電圧値の差動増幅を行うことにより、上記各検出信号に重畳しているノイズをある程度キャンセルし、このノイズの影響を低減させる回路がある（例えば、特許文献１参照）。
上記容量検出回路は、行単位に配設された複数の微少容量（センサ素子）において、各微少容量に対してチャージアンプ回路により充電／放電を行い、１行内で隣接する微少容量の差動検出を行っている。
【０００４】
また、このとき、微少容量の各行において、差動検出を行う容量の組み合わせを順次変更し、２次元的な容量検出を可能としている。
そして、この差動検出処理を行う測定技術は、列配線と行配線とが交差し、マトリクス状にセンサ素子が配設されたセンサにおける容量検出回路に応用することが可能であり、隣接する行配線各々の測定信号を、差動増幅回路の非反転入力端子及び反転入力端子に各々入力させ、列配線の駆動パルスに対応した電荷の充電／放電の差動成分を検出することにより、行配線間のクロストークによるノイズを低減させることが期待できる。
【特許文献１】特開平１１−１１８４５１５号公報（段落番号「００１１」〜段落番号「００６４」、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来の容量検出回路にあっては、隣接するセンサ素子の容量に基づく電圧もしくは電流の差分を検出する構成となっている。
このため、従来の容量検出回路は、測定対象に対する基準がないため、隣接する検出線の容量によって、検出信号のレベルが決定され、行単位においてさえも均一な検出処理が行えないため、完全に検出線相互の影響をなくすことができず、センサ素子の容量検出の分解能を低下させてしまうという問題を有している。
また、従来の容量検出回路は、差動増幅回路においてセンサ部や検出信号を導入する各行毎に設けられたスイッチのフィールドスルーの影響をある程度低減することが可能であるが、配線の引き回しや、入力のセレクタ部の寄生抵抗及び寄生容量のばらつきの影響などを完全に除去することが困難である。
したがって、従来の容量検出回路は、エリアセンサなどの２次元的なセンサの全面に渡って、均一に高精度な測定結果を得ることができないという欠点がある。
【０００６】
本発明は、上記事情を考慮してなされたもので、その目的は、外乱ノイズの影響を低下させることで、Ｓ／Ｎ比を向上させて、列配線と行配線とが交差する交差部（センサ素子）の微少な容量値Ｃs及びこの容量値Ｃsの容量変化値ΔＣsを十分な感度で検出することができる容量検出回路および検出方法並びに指紋センサを提供することにある。
【課題を解決するための手段】
【０００７】
本発明の容量検出回路は、複数の列配線に対して行配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出回路であり、前記列配線を駆動させる列配線駆動手段と、複数の行配線から所定の行配線を選択する行配線選択手段と、基準容量に対応して流れる基準電流と、前記所定の行配線及び駆動された列配線の交差部の容量に対応して流れる電流とに基づいて、この交差部の容量を求める容量演算部とを有する。
この構成により、本発明の容量検出回路は、基準容量を用い、駆動された列配線と行配線とが交差した交差部（センサ素子）の容量変化を、基準容量を用い、所定の演算により、行配線（検出線）毎の測定データとして算出されるので、検出線毎の容量の違い、配線の引き回しや、入力のセレクタ部の寄生抵抗及び寄生容量のばらつきの影響を除去することができ、かつ検出線の検出信号に重畳するノイズを除去することが可能となる。
【０００８】
本発明の容量検出回路は、前記行配線選択手段が隣接する第１及び第２の行配線を選択し、前記容量演算部が、前記第１及び第２の行配線に対応する各交差部の容量に対応する電流値を差動増幅し、差電圧信号として出力する差動電圧出力手段と、時系列に入力される前記差電圧信号により、前記各交差部の容量に対応する電圧値を求める演算手段とを有する。
この構成により、本発明の容量検出回路は、基準容量を用い、駆動された列配線と行配線とが交差した交差部（センサ素子）の容量変化を、基準容量、または基準容量との比較により容量値が検出された交差部とを用い、所定の演算により、順次、行配線（検出線）毎の測定データに分離するので、人体などから伝搬する外来ノイズの影響を効果的に削減でき、かつ、検出線毎の容量の違い、配線の引き回しや、入力のセレクタ部の寄生抵抗及び寄生容量のばらつきの影響を除去することができ、かつ検出線の検出信号に重畳するノイズを除去することが可能となる。
【０００９】
本発明の容量検出回路は、前記行配線選択手段が、第１の検出期間において、第１の行配線として基準容量が接続された配線と、第２の行配線として前記第１の行配線と隣接する行配線とを選択し、第２の検出期間以降において、前記複数の行配線から隣接する行配線を、第１及び第２の行配線として選択し、前記演算手段が時系列に入力される差電圧信号を累積的に加算演算して、交差部の容量に対応する電圧値を求める。
本発明の容量検出回路は、前記行配線選択手段が、第２の検出期間以降において、前記第１の検出期間内で選択された第１及び第２の行配線に連続して、順次、隣接する行配線を、それぞれ第１及び第２の行配線として選択する。
この構成により、本発明の容量検出回路は、本発明の容量検出回路は、基準容量を用い、駆動された列配線と行配線とが交差した交差部（センサ素子）の容量変化の測定において、基準容量と、この基準容量に隣接する行配線との測定電圧の差分値を差動増幅器により求め、以降、第１の行配線と、この第１の行配線に隣接する第２の行配線との測定電圧の差分値を求め、…と隣接する行配線間の測定電圧の差分値を時系列に求め、これらを順次累積加算していくことにより、基準容量に対応する電圧値と、累積加算毎の加算電圧値とから、簡単な演算処理により各行配線に対応する測定電圧を容易に得ることができ、加えて、検出線の検出信号に重畳するノイズを除去することが可能となる。
【００１０】
本発明の容量検出回路は、前記複数の行配線が行配線グループに分割されており、この行配線グループ毎に前記行配線選択手段及び差動電圧出力手段とを有し、前記演算手段が前記行配線グループ毎に前記交差部の容量に対応する電圧値を求める。
この構成により、本発明の容量検出回路は、隣接する行配線間における測定データの差分値の累積加算が、列配線グループの範囲内に抑えられるため、差分値に含まれる検出誤差などの累積値が削減され、より高い精度で交差部の容量の測定が行うことができる。
【００１１】
本発明の容量検出回路は、前記列配線駆動手段が、前記列配線へ、第１の電圧に立ち上がり次いで第２の電圧に立ち下がる信号を出力する列配線駆動手段と、前記列配線が前記第１の電圧によって駆動された時、前記交差部の容量を充電する電流に対応する第３の電圧を出力し、前記列配線が前記第２の電圧によって駆動された時、前記交差部の容量を放電する電流に対応する第４の電圧を出力する。
この構成により、本発明の容量検出回路は、列配線を駆動する駆動パルスの立ち上がり及び立ち下がりにおける測定電圧の差動演算により、差動増幅回路のみでは除去できない種々のオフセットやばらつき要因を排除することが可能となり、高い精度の容量の検出が行える。
【００１２】
本発明の容量検出回路は、前記行配線選択手段が測定対象の交差部が接続された行配線を、所定の行配線として選択し、前記容量演算手段が、前記交差部の容量に対応して流れる電流値を測定電圧値に変換して出力する行電圧出力手段と、前記所定の行配線以外の他の行配線を選択する基準行配線選択手段と、これらの他の行配線と、駆動された列配線との複数の交差部の合計容量を基準容量とし、この基準容量に対応して流れる電流値を基準電圧値に変換して出力する基準電圧生成手段と、前記測定電圧値と前記基準電圧値との差動増幅を行い、前記交差部の容量に対応する電圧値を求める演算手段とを有する。
この構成により、本発明の容量検出回路は、上述したように、列配線と行配線とが交差した微少な容量変化に対して、駆動された列配線と、マトリクス内の他の行配線との交差部の合計を基準容量として用いるため、この基準容量をノイズ検出手段として利用し、行配線の検出信号を補正することにより、人体などから伝搬する外来ノイズの影響を効果的に削減することができる。
【００１３】
本発明の容量検出回路は、前記基準電圧生成手段の増幅率が、前記他の行配線をｎ本とした場合、前記行電圧出力手段の増幅率に対し、概略１／（ｎ−１）の増幅率に制御されている。
この構成により、本発明の容量検出回路は、マトリクス内の他の行配線との交差部の合計を基準容量として用いるため、この基準容量の大きさやノイズ成分のレベルを、検出対象の交差部の容量値に対応する値にあわせるとにより、クロストーク等による各行配線の信号に重畳するノイズの除去の精度を向上させることができる。
【００１４】
本発明の指紋センサは、上記容量検出回路を用いて、交差部（センサ素子）の容量変化を検出することが可能なため、高い精度で指紋を採取することができる。
【００１５】
本発明の容量検出方法は、複数の列配線に対して行配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出方法であり、前記列配線を駆動させる列配線駆動過程と、複数の行配線から所定の行配線を選択する行配線選択過程と、基準容量に対応して流れる基準電流と、前記所定の行配線及び駆動された列配線の交差部の容量に対応して流れる電流とに基づいて、この交差部の容量を求める容量演算過程とを有する。
【発明の効果】
【００１６】
以上説明したように、本発明の容量検出装置によれば、差動検出回路の同相ノイズ除去する構成と、隣接する行配線間の差分値の累積値から、駆動された列配線と各行配列とにおける交差部の容量の分離を行う構成と、を兼ね備えることにより、高い分解能を有しており、さらに、列配線の立ち上がり及び立ち下がりに伴う時間的な差動増幅演算処理を組み合わせたため、行配線と列配線と行配線とが交差する交差部の微少な容量値や、交差部の容量の変化量を高い精度にて検出することができるという効果が得られる。
【００１７】
また、本発明の容量検出装置によれば、指紋検出時等に、人体などから入力されるノイズ成分を除去するため、隣接する差動検出の代わりに、各行配線（検出線）の出力との差分値をとる基準を、行配線とは別に設けることにより、分解能を低下させることなく、高い精度で容量を測定することができるという効果が得られる。
【発明を実施するための最良の形態】
【００１８】
本発明の容量検出回路は、複数の列配線に対して行配線が交差され、列配線と行配線との交差部の容量変化を電圧値として検出する容量検出回路であり、列配線を駆動させる列配線駆動手段と、複数の行配線から所定の行配線を選択する行配線選択手段と、基準容量に対応して流れる基準電流と、所定の行配線及び駆動された列配線の交差部の容量に対応して流れる電流とに基づいて、この交差部の容量を求める容量演算部とを有するものである。
【実施例１】
【００１９】
本発明の第１の実施形態による容量検出回路を図１を参照して説明する。図１は、第１の実施形態による容量検出回路の一構成例を示すブロック図である。
センサ部１は、列配線群２の複数の列配線と、行配線群３の複数の行配線とがマトリクス状に交差し、各々の交差部がセンサ素子（図４のセンサ素子５５）を形成している。
図２（ａ）は、センサ部１の平面図、図２（ｂ）は断面図である。図２（ａ）に示すように、例えば、５０μｍピッチで配列された列配線群２の各列配線と、行配線群３の各行配線とが、交差している。図２（ｂ）に示すように、基板５０の上に複数の行配線よりなる行配線群３が配置され、その表面上に絶縁膜５１が積層され、絶縁膜５１の表面上に空隙５２だけ間隔がおかれてフィルム５４が配置され、フィルム５４の下面に複数の列配線からなる列配線群２が取付けられている。この行配線群３の行配線と列配線群２の列配線との交差部において、空隙５２と絶縁膜５１を介在して所定の容量を有する容量素子としてセンサ素子が形成される。
【００２０】
上述したセンサ部１の上に指５６を当てると、図３に示すように、指５６の凹凸によって、フィルム５４と列配線群２の列配線が変形し、空隙５２が変化し、それにより、列配線群２と行配線群３との交差部に形成されるセンサ素子５５の容量が変化する。
また、図４は、センサ部１の列配線および行配線間の容量素子（センサ素子）のマトリクスを示す概念図である。
センサ部１は、マトリクス状のセンサ素子５５，５５・・・から構成され、列配線駆動部４と容量検出回路１００とが、各々列配線，行配線を介して接続されている。すなわち、列配線駆動部４に制御される列配線群２と、行配線セレクタ５に入力される行配線群３とが交差し、交差部がセンサ素子５５を形成している。
【００２１】
列配線駆動部４は、列配線に印加する駆動パルスを生成し、列配線群２の列配線に供給する。
容量検出回路１００は、差動検出回路６，サンプルホールド回路７，行配線セレクタ回路５，Ａ／Ｄ変換器８，復号演算回路１０及びタイミング制御回路９を有している。
以下、容量検出回路１００の説明を行う。
行配線セレクタ回路５は、行配線群３から２本の行配線を選択し、選択した行配線各々を、差動検出回路６の非反転入力端子と反転入力端子とに接続する。
【００２２】
差動検出回路６は、測定対象の交差部の容量に対して充電または放電される電荷に基づく電流を、電圧信号に変換して、非反転入力端子と反転入力端子との差分値を検出して、差動信号として出力する。
サンプルホールド回路７は、サンプルホールド（Ｓ／Ｈ）信号が入力されることにより、このサンプルホールド信号に同期して、差動検出回路６からの差動信号の電圧レベルを電圧情報として一時的に保持する。
Ａ／Ｄ変換器８は、演算制御回路１０から入力されるＡ／Ｄクロックに同期して、サンプルホールド回路７が保持して出力している電圧レベルを、デジタル値に変換し、上記演算制御回路１０へ出力する。
【００２３】
ここで、行配線セレクタ回路５は、例えば、図５に示す構成をしている。
また、図５における基準容量Ｒ0は、正確な容量値Ｃrefが判明しており、交差部の容量の測定の基準となる容量負荷であり、例えば、行配線に近い値（同様な値）に設定されている。
行配線セレクタ回路５は、基準容量Ｒ0に接続されたスイッチＳＷ0と、行配線群３における行配線Ｒ1，Ｒ2，Ｒ3，Ｒ4，…各々に対応したスイッチＳＷ1，ＳＷ2，ＳＷ3，ＳＷ4，…を有している。出力端子Ｓ1は差動検出回路６の負入力端子ＩＮ(−)に接続され、出力端子Ｓ2は差動検出回路６の正入力端子ＩＮ(＋)に接続されている。
【００２４】
この行配線セレクタ回路５において、スイッチＳＷ0は、基準容量Ｒ0を出力端子Ｓ1に対して接続する（接続状態）か、フローティング状態（非接続状態）とするかの切り替え（スイッチング）を行う。
また、スイッチＳＷ1，ＳＷ2，ＳＷ3，ＳＷ4，…各々は、それぞれ行配線Ｒ1，Ｒ2，Ｒ3，Ｒ4，…を、フローティング状態とするか、または出力端子Ｓ1と接続するか、あるいは出力単位Ｓ2と接続するかの切り替え（スイッチング）を行う。
タイミング制御回路９は、行配線群３の行配線から隣接する２つの行配線を順次選択（測定する行配線の対として選択）し、スイッチＳＷ0，ＳＷ1，ＳＷ2，ＳＷ3，ＳＷ4，…各々を、出力端子Ｓ1または出力端子Ｓ2のいずれかに、時系列に接続する切り替え信号を、行配線セレクタ回路５へ出力する。
【００２５】
次に、図６を参照し、図１における差動検出回路６の説明を行う。図６は、差動増幅回路６の一構成例を示すブロック図である。
差動増幅回路６は差動増幅器１２１，１２２，１２３が設けられており、入力端子ＩＮ(−)及びＩＮ(＋)から入力される、交差部の容量に対応して流れる各々電流を電圧に変換して、この電圧の差分値を出力する。
ここで、差動増幅器１２１の反転入力端子は入力端子ＩＮ(−)に接続され、差動増幅器１２２の反転入力端子は入力端子ＩＮ(＋)に接続され、差動増幅器１２１及び１２２の非反転入力端子には所定の基準電位が供給されている。
【００２６】
差動増幅器１２１は、入力端子ＩＮ(−)から入力される電流を電圧に変換するものであり、反転入力端子と出力端子との間に、帰還容量１２５と、この帰還容量１２５の電荷を放電させるためのアナログスイッチ１２４とが並列に接続されている。
同様に、差動増幅器１２２は、入力端子ＩＮ(＋)から入力される電流を電圧に変換するものであり、反転入力端子と出力端子の間に接続された帰還容量１２７と、この帰還容量１２７の電荷を放電させるためのアナログスイッチ１２６とが並列に接続されている。ここで、容量１２５と容量１２７とは、同様の容量値Ｃfを有している。
【００２７】
差動増幅器１２１の出力端子は抵抗１２８を介して差動増幅器１２３の反転入力端子に接続され、差動増幅器１２２の出力端子は抵抗１２９を介して差動増幅器１２３の非反転入力端子に接続されている。
また、差動増幅器１２３は、非反転入力端子が抵抗１３０を介して基準電位に接続されており、反転入力端子が抵抗１３１を介して出力端子に接続されている。これにより、差動増幅器１２３は、抵抗１２８，１２９，１３０，１３１により設定された増幅度により、差動増幅器１２１と差動増幅器１２２との出力電圧の差分値の増幅を行う。
【００２８】
次に、上記構成からなる、本発明の第１の実施形態に係る容量検出回路１００の動作例を、図１を参照して説明する。
復号演算回路１０が外部から容量検出の開始、すなわち指紋センサ（センサ部１）での指紋の採取を行う信号が入力されたとする。
これにより、復号演算回路１０は、タイミング制御回路９に対して、検出開始を指示する開始信号を出力する。次に、タイミング制御回路９は、行配線セレクタ回路５に、順次、切り替え信号を出力する。
そして、行配線セレクタ回路５は、時系列に入力される上記切り替え信号により、順次、内部各スイッチの切り替えを行う（各時刻から開始される測定に対応させる）。
【００２９】
図５（ａ）に示すように、時刻ｔ1において（時刻ｔ1から開始される測定において）、基準となる電圧レベルを設定するため、タイミング制御回路９は、スイッチＳＷ0により、既知である容量値Ｃrefの基準容量Ｒ0を出力端子Ｓ1に接続し、スイッチＳＷ1により、行配線Ｒ1を出力端子Ｓ2へ接続し、他のスイッチＳＷ3，ＳＷ4，…をフローティング状態とする切り替え信号を行配線セレクタ回路５へ出力する。
これにより、行配線セレクタ回路５は、スイッチＳＷ0により基準容量Ｒ0を出力端子Ｓ1に接続し、スイッチＳＷ1により行配線Ｒ1を出力端子Ｓ2へ接続し、他のスイッチＳＷ3，ＳＷ4，…をフローティング状態とする。
そして、タイミング制御回路９は、差動検出回路６及び列配線駆動部４に対してリセットを供給し、この差動増幅回路６と列配線駆動部４とを初期化し、基準容量Ｒ0及び行配線Ｒ1の電位を等しくし、列配線駆動部４がクロックの入力に同期して、列配線群２における列配線Ｃ1に駆動パルスを出力するよう初期設定を行う。ここで、図示しないが、列配線群２は、列配線Ｃ1，Ｃ2，…の複数の列配線から構成され、測定において順次選択されて駆動パルスが出力される。
【００３０】
次に、タイミング制御回路９は、列配線駆動部４に対してクロックを出力し、列配線を駆動する駆動パルスを出力させる（Ｈレベルに立ち上げる）。
これにより、列配線駆動部４は、列配線群２における列配線Ｃ1に対して、上記クロックに同期して、駆動パルスを出力する。
そして、差動増幅回路６は、印加された上記駆動パルスの電圧レベルにより、基準容量Ｒ0と、列配線Ｃ1及び行配線Ｒ1との交差部との各々の容量に対応して、入力端子ＩＮ(−)及びＩＮ(＋)に流れる電流を電圧に変換して、これらの差分値をとり、測定電圧として出力する。
【００３１】
次に、タイミング制御回路９は、駆動パルスの印加から所定の時間が経過した後、サンプルホールド回路７にサンプルホールド（Ｓ／Ｈ）信号を出力する。
これにより、サンプルホールド回路７は、入力される上記サンプルホールド信号に同期して、差動増幅回路６の出力している電圧レベルを一時的に保持し（電圧情報として記憶し）、この電圧レベルと同一の電圧レベルの信号を、Ａ／Ｄ変換器８に対して出力する。
そして、列配線駆動部４は、サンプルホールド信号に同期して、駆動パルスの出力を停止する（Ｌレベルに立ち下げ）。
次に、タイミング制御回路９は、サンプルホールド信号を出力し、所定の時間が過した後、演算制御回路１０に変換信号を出力する。
【００３２】
そして、演算制御回路１０は、上記変換信号に同期して、Ａ／Ｄ変換器８に対してＡ／Ｄクロックを出力する。
これにより、Ａ／Ｄ変換器８は、上記Ａ／Ｄクロックに同期して、サンプルホールド回路７から入力されている電圧レベルを、デジタルデータの測定データに変換し、この測定データを演算制御回路１０へ出力する。
このときの測定データは、
ｄ1＝Ｖ1−Ｖref＋Ｖofs
である。ここで、Ｖ1は入力端子ＩＮ(＋)に入力される行配線Ｒ1に流れる電流を電圧に変換した値であり、Ｖrefは基準容量に流れる電流を電圧に変換した値であり、Ｖofs出力データを符号ビットなしの８ビット値（ビット数は任意）で表すためのオフセット値である。
【００３３】
次に、図５（ｂ）に示すように、時刻ｔ2において（時刻ｔ2から開始される測定において）、次の行配線対（隣接する２本の行配線の組）の測定を行うために、タイミング制御回路９は、スイッチＳＷ1により、行配線Ｒ1を出力端子Ｓ1に接続し、スイッチＳＷ2により、行配線Ｒ2を出力端子Ｓ2へ接続し、その他のスイッチＳＷ0，ＳＷ3，ＳＷ4，…をフローティング状態とする切り替え信号を行配線セレクタ回路５へ出力する。
これにより、行配線セレクタ回路５は、スイッチＳＷ1により、行配線Ｒ1を出力端子Ｓ1に接続し、スイッチＳＷ2により、行配線Ｒ2を出力端子Ｓ2へ接続し、その他のスイッチＳＷ0，ＳＷ3，ＳＷ4，…をフローティング状態とする。
そして、タイミング制御回路９は、差動検出回路６に対してリセットを供給し、この差動増幅回路６を初期化し、行配線Ｒ1，Ｒ2の電位を等しくする。
【００３４】
次に、タイミング制御回路９は、列配線駆動部４に対してクロックを出力し、列配線を駆動する駆動パルスを出力させる。
これにより、列配線駆動部４は、列配線群２における列配線Ｃ1に対して、上記クロックに同期して、駆動パルスを出力する。
そして、差動増幅回路６は、印加された上記駆動パルスの電圧レベルにより、列配線Ｃ1及び行配線Ｒ1との交差部と、列配線Ｃ1及び行配線Ｒ2との交差部との各々の容量に対応して、入力端子ＩＮ(−)及びＩＮ(＋)に流れる電流を電圧に変換して、これらの差分値をとり、測定電圧として出力する。
【００３５】
次に、タイミング制御回路９は、駆動パルスの印加から所定の時間が経過した後、サンプルホールド回路７にサンプルホールド信号を出力する。
これにより、サンプルホールド回路７は、入力される上記サンプルホールド信号に同期して、差動増幅回路６の出力している電圧レベルを一時的に保持し、この電圧レベルと同一の電圧レベルの信号を、Ａ／Ｄ変換器８に対して出力する。
そして、列配線駆動部４は、サンプルホールド信号に同期して、駆動パルスの出力を停止する。
次に、タイミング制御回路９は、サンプルホールド信号を出力し、所定の時間が経過した後、演算制御回路１０に変換信号を出力する。
【００３６】
そして、演算制御回路１０は、上記変換信号に同期して、Ａ／Ｄ変換器８に対してＡ／Ｄクロックを出力する。
これにより、Ａ／Ｄ変換器８は、上記Ａ／Ｄクロックに同期して、サンプルホールド回路７から入力されている電圧レベルを、デジタルデータの測定データに変換し、この測定データを演算制御回路１０へ出力する。
このときの測定データは、
ｄ2＝Ｖ2−Ｖ1＋Ｖofs
である。ここで、Ｖ2は入力端子ＩＮ(＋)に入力される行配線Ｒ2に流れる電流を電圧に変換した値である。
【００３７】
同様に、図５（ｃ）に示すように、時刻ｔ3において（時刻ｔ3から開始される測定において）、次の行配線対の測定を行うために、タイミング制御回路９は、スイッチＳＷ2により、行配線Ｒ2を出力端子Ｓ1に接続し、スイッチＳＷ3により、行配線Ｒ3を出力端子Ｓ2へ接続し、その他のスイッチＳＷ0，ＳＷ1，ＳＷ4，…をフローティング状態とする切り替え信号を行配線セレクタ回路５へ出力する。
これにより、行配線セレクタ回路５は、スイッチＳＷ2により、行配線Ｒ2を出力端子Ｓ1に接続し、スイッチＳＷ3により、行配線Ｒ3を出力端子Ｓ2へ接続し、その他のスイッチＳＷ0，ＳＷ1，ＳＷ4，…をフローティング状態とする。
そして、タイミング制御回路９は、差動検出回路６に対してリセットを供給し、この差動増幅回路６を初期化し、行配線Ｒ2，Ｒ3の電位を等しくする。
【００３８】
後の処理は、測定対象として選択される隣接する行配線対が行配線Ｒ2，Ｒ3になっただけで、時刻ｔ2と同様の測定処理が行われる。
そして、Ａ／Ｄ変換器８は、上記Ａ／Ｄクロックに同期して、サンプルホールド回路７から入力されている電圧レベルを、デジタルデータの測定データに変換し、この測定データを演算制御回路１０へ出力する。
このときの測定データは、
ｄ3＝Ｖ3−Ｖ2＋Ｖofs
である。ここで、Ｖ3は入力端子ＩＮ(＋)に入力される行配線Ｒ3に流れる電流を電圧に変換した値である。
【００３９】
そして、上述した処理を行配線群３の行配線が全て行配線対として測定されるまで、すなわち行配線群３が行配線Ｒ1〜Ｒnのｎ本で構成されているとすると、基準容量Ｒ0と行配線Ｒ1の行配線対から測定が開始され、行配線Ｒn-1と行配線Ｒnの行配線対の測定まで、各行配線対の測定において列配線Ｃ1が駆動パルスにより活性化されて測定が行われる。
これにより、演算制御回路１０には、列配線Ｃ1と、行配線Ｒ1〜Ｒnとにおける各交差部の容量に対応した測定データｄ1〜ｄnが、列配線Ｃ１に対応して記憶されている。
【００４０】
列配線群２が１５本の列配線から構成されているとすると、上記処理を列配線群２における他の列配線Ｃ2〜Ｃ15においても、基準容量Ｒ0，行配線Ｒ1〜Ｒnにおける隣接する行配線対の測定を行い、各列配線に対応する測定データを得、演算制御回路１０に各列配線に対応して記憶される。
ここで、行配線セレクタ回路５は、基準容量Ｒ0，行配線Ｒ1〜Ｒnにおける隣接する行配線対の形成が全て終了すると、すなわち、行配線Ｒn-1と行配線Ｒnとの行配線対の形成時にタイミング制御回路９に対して、行配線対終了を示す信号を出力する。
【００４１】
そして、タイミング制御回路９は、行配線対終了を示す上記信号が入力されると、次の列配線駆動部４に対するクロックの前に、列配線駆動部４が、次から列配線Ｃ2に対して駆動パルスを出力するように設定を変更する制御信号を出力する。
これにより、タイミング制御回路９は、次にクロックが入力されると、このクロックに同期して、行配線群３における行配線対の組み合わせを変更しつつ、列配線Ｃ1を駆動したときと同様に、列配線Ｃ2に対して駆動パルスを出力し、列配線Ｃ1と各行配線との交差部の容量測定を行う。
このように、演算制御回路１０は、列配線群２における全ての列配線に渡り、順次、列配線を駆動することで、基準容量及び行配線群３における行配線対での容量測定が終了すると、得られた測定データから、各交差部の容量に対応した電圧データを求める演算を行う。
【００４２】
ここで、演算制御回路１０は、得られた測定データを、列配線毎に累積的に加算していくことにより、各列配線と行配線との各交差部の容量に対応した電圧データを求めることが出来る。
例えば、列配線Ｃ1における各行配線との交差部の容量に対応する演算を行う。
演算制御回路１０は、基準容量Ｃrefに対応した電圧データをｄr（すなわちＶref）とし、列配線Ｃ1と行配線Ｒ1との交差部の容量に対応する測定データをｄ1（時刻ｔ1における測定データ、すなわち時刻ｔ1から開始される測定での測定データ）とし、求めるこの交差部の電圧データをｄs1とすると、電圧データｄs1は
ｄs1＝ｄ1＋ｄr＝Ｖ1−Ｖref＋Ｖofs＋Ｖref＝Ｖ1＋Ｖofs
【００４３】
また、同様に、列配線Ｃ1と行配線Ｒ2，Ｒ3との交差部の容量に対応する測定データを各々ｄ2，ｄ3とするとし、求める各々の交差部の電圧データをｄs2，ｄs3とすると、
ｄs2＝ｄ2＋ｄs1＝Ｖ2−Ｖ1＋Ｖ1＋Ｖofs＝Ｖ2＋Ｖofs
ｄs3＝ｄ3＋ｄs2＝Ｖ3−Ｖ2＋Ｖ2＋Ｖofs＝Ｖ3＋Ｖofs
と、順次、測定データを累積加算することにより、各交差部の容量に対応した電圧値を得ることができる。
【００４４】
次に、上述した測定においては、駆動パルスの立ち上がり（第２の電圧から第１の電圧への遷移；第１の電圧＞第２の電圧）における容量測定のみを行っているが、駆動パルスの立ち上がり及び立ち下がり（第１の電圧から第２の電圧への遷移における測定を行うことにより、時間的差動演算により不要なオフセットが除去することができ、計算制度を向上させることができる。
すなわち、上述した駆動パルスの立ち上がりのみ用いた測定においては、図７に示すように、出力ＯＵＴが基準電位から下降する場合も、上昇する場合も、アナログスイッチ１２４（または１２６）のフィードスルー電流によるオフセットＶｋが＋方向に発生する。図７は、差動増幅器１２１（または１２２）の動作を示す波形図である。この実施形態のように、検出対象の交差部の容量値が数十から数百フェムトファラッドの場合はこのフィードスルーによるオフセットを無視できない。
【００４５】
上記の基準容量Ｒ0の測定において、（差動増幅器１２１における測定）
−Ｖuref0＝−Ｖuref＋Ｖka
が検出対象の交差部の容量値に比例する電圧となるが、測定される電圧はＶurefであり、この電圧Ｖurefにはオフセットによる誤差Ｖｋが含まれてしまう。
Ｖuref＝Ｖuref0＋Ｖka
そこで、この実施形態においては、検出対象容量Ｃｓの放電時の電圧Ｖd1も測定する。ここで、電圧Ｖd10が以下に示すように、
Ｖｄref0＝Ｖdref−Ｖｋa
が容量Ｃｓに比例する電圧であり、測定される電圧は
Ｖdref＝Ｖdref0＋Ｖｋa
となる。
【００４６】
同様に、行配線Ｒ1の測定において、（差動増幅器１２２における測定）
−Ｖu10＝−Ｖu1＋Ｖｋb
が検出対象の交差部の容量値に比例する電圧となるが、測定される電圧はＶu1であり、この電圧Ｖu1にはオフセットによる誤差Ｖｋが含まれてしまう。
Ｖu1＝Ｖu10＋Ｖｋb
そこで、この実施形態においては、検出対象容量Ｃｓの放電時の電圧Ｖd1も測定する。ここで、電圧Ｖd10が以下に示すように、
Ｖd10＝Ｖd1−Ｖｋb
が容量Ｃｓに比例する電圧であり、測定される電圧は
Ｖd1＝Ｖd10＋Ｖｋb
となる。
【００４７】
そして、差動検出回路６は、駆動パルスの立ち上がり時には、増幅度を「１」とすると
Ｖsu1＝Ｖu1−Ｖuref＋Ｖof
＝Ｖu10＋Ｖｋb−（Ｖuref0＋Ｖｋa）＋Ｖof
＝Ｖu10−Ｖuref0＋Ｖｋb−Ｖｋa＋Ｖof
となる。ＶofはＡ／Ｄ変換器８におけるオフセット成分である。
同様に、差動検出回路６は、駆動パルスの立ち下がり時には、
Ｖsd1＝Ｖd1−Ｖdref＋Ｖof
＝Ｖd10＋Ｖｋb−（Ｖdref0＋Ｖｋa）＋Ｖof
＝Ｖd10−Ｖdref0＋Ｖｋb−Ｖｋa＋Ｖof
と求められる。
【００４８】
これらの測定電圧Ｖsu1及びＶsd1が順次サンプルホールド回路７において保持され、次いでホールドされた電圧を、Ａ／Ｄ変換器８により各々測定電圧毎に、測定データｄsu1及びｄsd1にＡ／Ｄ（アナログ／デジタル）変換し、復号演算回路１０内のメモリに記憶させる。
そして、復号演算回路１０において、
ｄ1＝ｄsd1−ｄsu1＋Ｖofs
＝(Ｖd10−Ｖdref0＋Ｖkb−Ｖka＋Ｖof)
−(Ｖu10−Ｖuref0＋Ｖkb−Ｖka＋Ｖof)＋Ｖofs
＝Ｖd10−Ｖu10−（Ｖdref0−Ｖuref0）＋Ｖofs
となる演算を行い、これにより、フィードスルー電流によるオフセット誤差及びＡ／Ｄ変換器８における変換時のオフセットＶofを含まない測定値測定データｄを得ることができる(ここで、Ｖofsは、出力データを符号ビットなしの８ビット値（ビット数は任意）で満たすためのオフセット値)。
以降の各交差部の容量に対応した電圧データｄsを求める処理は、すでに述べた累積加算を行う方法と同様である。
上述の説明において、容量検出回路１００が、検出処理により得られた測定データを一時的に保持し、全ての列配線に渡り容量測定が終了した後に、センサ部１における各交差部の容量に対応させて電圧データを求める演算を行うように記述した。しかしながら、容量検出回路１００が、得られた測定データを随時累積加算して、容量検出の動作と並行して（ほぼ同時に）電圧データを求める演算を行うようにしてもよい。
【実施例２】
【００４９】
本発明の第２の実施形態による容量検出回路を図８を参照して説明する。図８は、第２の実施形態による容量検出回路の一構成例を示すブロック図である。この図において、図１に示す第１の実施形態の容量検出器回路１００と同一の部分には同一の符号を付し、その説明を省略する。この図８に示す容量検出器回路２００が、図１に示す第１の実施形態と異なる点は、行配列セレクタ５がＭ個の行配列セレクタ（５1〜５M）に分割されている点である。
【００５０】
すなわち、行配線群３の行配線Ｒ1〜ＲnがＭ分割され、行配列セレクタ５1〜５M各々は、それぞれ「ｎ／Ｍ」本の列配線が行配線ブロックとして制御対象として対応づけられている。
このため、行配列セレクタ５1〜５M各々に、差動検出回路６1，６2，…，６M、及びサンプルホールド回路７1〜７Mがそれぞれ対応している。
また、後段セレクタ回路１１は、サンプルホールド回路７1〜７Mのいずれの保持している電圧レベルをデジタルデータに変換（Ａ／Ｄ変換）するかの切り替えを行う。
【００５１】
そして、タイミング制御回路９は、行配線セレクタ回路５1〜５Mの切り替えに対応して、後段セレクタ回路１１に対して、切り替え信号を出力する。
ここで、第２の実施形態においては、行配線セレクタ５1〜５M毎に、第１の実施形態と同様な測定、すなわち、基準容量Ｒ0との行配線対間の電圧の差分値の測定、及び各行配線セレクタ内の隣接する行配線対間の差分値の測定が行われる。
タイミング制御回路９は、行配線セレクタ５1〜５M各々の行配線対を設定するための切り替え信号だけでなく、各行配線セレクタに対応する行配線ブロックの全ての行配線における容量測定が終了した後、順次、次の行配線セレクタの行配線ブロックに切り替える切り替え信号を出力する。
ここで、第１の実施形態と同様に、容量検出回路１００が、上述した処理により得られた測定データを一時的に保持し、全ての列配線に渡り容量測定が終了した後に、センサ部１における各交差部の容量に対応させて電圧データを求める演算を行っても良いし、また、容量検出回路１００が、得られた測定データを随時累積加算して、容量検出の動作と並行して（ほぼ同時に）電圧データを求める演算を行うようにしてもよい。
【００５２】
そして、行配線対の測定の終了後に、第１の実施形態と同様に、演算制御回路１０が累積加算による各交差部の容量に対応する電圧データを求めるが、この第２の実施形態においては各行配線セレクタ単位に累積加算を行うため、累積加算の繰り返し回数（各列配線ブロック毎における累積数が行配線群３全体の場合に比較して）を、第１の実施形態の１／Ｍに減少させることができ、誤差の累積を削減することができる。
また、上記構成により、差動検出回路６1〜６Mの入力端子ＩＮ(＋)，ＩＮ(−)に入力される行配線数を、行配線ブロックとして再構成して削減したため、差動検出回路６の応答速度及び検出感度の向上が期待できる。
【実施例３】
【００５３】
本発明の第３の実施形態による容量検出回路を図９を参照して説明する。図９は、第３の実施形態による容量検出回路の一構成例を示すブロック図である。この図において、図１に示す第１の実施形態の容量検出器回路１００と同一の部分には同一の符号を付し、その説明を省略する。この図９に示す容量検出器回路３００が、図１に示す第１の実施形態と異なる点は、第１の実施形態において、基準容量Ｒ0を設けて基準の測定電圧として、以降の測定データの累積加算の基準のデータに用いていたが、第３の実施形態においては、特に基準容量を設けずに、行配線群３における測定対象の行配線以外の行配線を接続して参照容量として、各行配線の容量の加算値、すなわち各行配線に流れる電流の加算値（混合値）を、参照容量（基準とする容量）に流れる電流値として各行配線の容量の算出に使用することにある。これは、複数の行配線に流れる電流値を平均すると、ほぼ同様の電流値になることを利用している。
【００５４】
ここで、行配線セレクタ回路５Ａは、図１０に示すように、タイミング制御回路９により制御される、スイッチＳＳＷ1〜ＳＳＷ5，…を有しており、行配線群３の各行配線各々を、出力端子Ｓ1，Ｓ2のいずれかに接続する。
すなわち、スイッチＳＳＷ1〜ＳＳＷ5，…各々は、タイミング制御回路１の制御により、それぞれ行配線Ｒ1〜Ｒ５，…に対応して設けられており、各行配線を出力端子Ｓ1またはＳ2のいずれかに接続する。
また、図６の差動検出回路６（第１の実施形態）と、図１１の差動検出回路６Ａ，初段Ｃ-Ｖ変換回路６Ｂ，６Ｃとは構成が同様であるが、差動増幅器１２１の帰還容量である容量１５０と差動増幅器１２２の帰還容量である容量１２７との容量値の関係が異なる。図１１において、図６と同様の構成には同一の符号を付し、説明を省略する。
初段Ｃ-Ｖ変換回路６Ｂは図６の差動検出回路６の入力端子ＩＮ(−)に接続された変換回路に対応し、初段Ｃ-Ｖ変換回路６Ｃは図６の差動検出回路６の入力端子ＩＮ(＋)に接続された変換回路に対応している。
【００５５】
容量１５０の容量値Ｃfrと容量１２７の容量値Ｃfとの関係は、参照容量として測定対象の行配線以外を全て接続して用いるため、測定対象の容量に流れる電流と、参照容量に流れる電流との測定のバランスを取るため、行配線群３がｎ本の行配線から構成されているとすると、
Ｃfr≒（ｎ−１）・Ｃf
と設定し、（ｎ−１）本の電流の総和を取ることによる容量１５０の電圧の増加を、容量１２７の電圧レベルと同等の値に調整して、測定電圧の参照に用いる電圧に制御することができる。
【００５６】
次に、上記構成からなる、本発明の第３の実施形態に係る容量検出回路の動作例を、図９を参照して説明する。
復号演算回路１０が外部から容量検出の開始、すなわち指紋センサ（センサ部１）での指紋の採取を行う信号が入力されたとする。
これにより、演算制御回路１０は、タイミング制御回路９に対して、検出開始を指示する開始信号を出力する。次に、タイミング制御回路９は、行配線セレクタ回路５Ａに、順次、切り替え信号を出力する。
そして、行配線セレクタ回路５Ａは、時系列に入力される上記切り替え信号により、順次、内部各スイッチの切り替えを行う。
【００５７】
図１０（ａ）に示すように、時刻ｔ1において、測定対象の行配線として行配線Ｒ1を設定すると、タイミング制御回路９は、スイッチＳＳＷ1により、行配線Ｒ1を出力端子Ｓ2へ接続し、スイッチＳＳＷ2〜ＳＳＷ5，…各々により、行配線群３の行配線Ｒ2〜Ｒ5を含む他の行配線を出力端子Ｓ1へ接続する切り替え信号を行配線セレクタ回路５Ａへ出力する。
これにより、行配線セレクタ回路５Ａは、測定対象の列配線Ｒ1をスイッチＳＳＷ1により出力端子Ｓ2へ接続し、参照容量として電流を加算する列配線Ｒ2〜Ｒ5を含む他の行配線を出力端子Ｓ1接続する。
そして、タイミング制御回路９は、初段Ｃ-Ｖ変換回路６Ｂ，６Ｃ及び列配線駆動部４に対してリセットを供給し、この初段Ｃ-Ｖ変換回路６Ｂ，６Ｃと列配線駆動部４とを初期化し、行配線Ｒ1〜Ｒ5，…の電位を等しくし、列配線駆動部４がクロックの入力に同期して、列配線Ｃ1に駆動パルスを出力するよう初期設定をを行う。
【００５８】
次に、タイミング制御回路９は、列配線駆動部４に対してクロックを出力し、列配線を駆動する駆動パルスを出力させる（Ｈレベルに立ち上げる）。
これにより、列配線駆動部４は、列配線群２における列配線Ｃ1に対して、上記クロックに同期して、駆動パルスを出力する。
そして、初段Ｃ-Ｖ変換回路６Ｂ，６Ｃ各々は、印加された上記駆動パルスの電圧レベルにより、列配線Ｃ1と行配線Ｒ1と、列配線Ｃ1及び行配線分３の行配線Ｒ1以外の行配線との交差部との各々の容量に対応して、入力端子ＩＮ(−)及びＩＮ(＋)に流れる電流を電圧に変換して、差動増幅回路６Ａは、これらの差分値をとり、測定電圧として出力する。
【００５９】
次に、タイミング制御回路９は、駆動パルスの印加から所定の時間が経過した後、サンプルホールド回路７にサンプルホールド（Ｓ／Ｈ）信号を出力する。
これにより、サンプルホールド回路７は、入力される上記サンプルホールド信号に同期して、差動増幅回路６Ａの出力している電圧レベルを一時的に保持し（電圧情報として記憶し）、この電圧レベルと同一の電圧レベルの信号を、Ａ／Ｄ変換器８に対して出力する。
そして、列配線駆動部４は、サンプルホールド信号に同期して、駆動パルスの出力を停止する（Ｌレベルに立ち下げ）。
次に、タイミング制御回路９は、サンプルホールド信号を出力し、所定の時間が過した後、演算制御回路１０に変換信号を出力する。
【００６０】
そして、演算制御回路１０は、上記変換信号に同期して、Ａ／Ｄ変換器８に対してＡ／Ｄクロックを出力する。
これにより、Ａ／Ｄ変換器８は、上記Ａ／Ｄクロックに同期して、サンプルホールド回路７から入力されている電圧レベルを、デジタルデータの測定データに変換し、この測定データを演算制御回路１０へ出力する。
このときの測定データは、
ｄ1＝Ｖ1−Ｖr1＋Ｖofs
である。ここで、Ｖ1は入力端子ＩＮ(＋)に入力される行配線Ｒ1に流れる電流を電圧に変換した値であり、Ｖr1は行配線群３における行配線Ｒ1以外の行配線に流れる電流を電圧に変換した参照値であり、Ｖofsは出力データを符号ビットなしの８ビット値（ビット数は任意）で表すためのオフセット値である。
【００６１】
次に、図１０（ｂ）に示すように、時刻ｔ2において、次の行配線Ｒ2における交差部の測定を行うため、タイミング制御回路９は、スイッチＳＳＷ2により、行配線Ｒ2を出力端子Ｓ2に接続し、スイッチＳＳＷ1，ＳＳＷ3〜ＳＳＷ5，…各々により、列配線群３における行配線Ｒ2以外の行配線全てを出力端子Ｓ1へ接続する切り替え信号を行配線セレクタ回路５Ａへ出力する。
これにより、行配線セレクタ回路５Ａは、スイッチＳＳＷ2により、行配線Ｒ2を出力端子Ｓ2に接続し、スイッチＳＳＷ1，ＳＳＷ3〜ＳＳＷ5，…各々により、列配線群３における行配線Ｒ2以外の行配線全てをを出力端子Ｓ1へ接続する。
そして、タイミング制御回路９は、初段Ｃ-Ｖ変換回路６Ｂ，６Ｃに対してリセットを供給し、この初段Ｃ-Ｖ変換回路６Ｂ，６Ｃを初期化し、行配線Ｒ1〜Ｒ5，…の電位を等しくする。
【００６２】
次に、タイミング制御回路９は、列配線駆動部４に対してクロックを出力し、列配線を駆動する駆動パルスを出力させる。
これにより、列配線駆動部４は、列配線群２における列配線Ｃ1に対して、上記クロックに同期して、駆動パルスを出力する。
そして、初段Ｃ-Ｖ変換回路６Ｂ，６Ｃ各々は、印加された上記駆動パルスの電圧レベルにより、列配線Ｃ1及び行配線Ｒ1との交差部と、列配線Ｃ1及び行配線Ｒ2との交差部との各々の容量に対応して、入力端子ＩＮ(−)及びＩＮ(＋)に流れる電流を電圧に変換して、差動検出回路６Ａはこれらの差分値をとり、測定電圧として出力する。
【００６３】
次に、タイミング制御回路９は、駆動パルスの印加から所定の時間が経過した後、サンプルホールド回路７にサンプルホールド信号を出力する。
これにより、サンプルホールド回路７は、入力される上記サンプルホールド信号に同期して、差動増幅回路６Ａの出力している電圧レベルを一時的に保持し、この電圧レベルと同一の電圧レベルの信号を、Ａ／Ｄ変換器８に対して出力する。
そして、列配線駆動部４は、サンプルホールド信号に同期して、駆動パルスの出力を停止する。
次に、タイミング制御回路９は、サンプルホールド信号を出力し、所定の時間が過した後、演算制御回路１０に変換信号を出力する。
【００６４】
そして、演算制御回路１０は、上記変換信号に同期して、Ａ／Ｄ変換器８に対してＡ／Ｄクロックを出力する。
これにより、Ａ／Ｄ変換器８は、上記Ａ／Ｄクロックに同期して、サンプルホールド回路７から入力されている電圧レベルを、デジタルデータの測定データに変換し、この測定データを演算制御回路１０へ出力する。
このときの測定データは、
ｄ2＝Ｖ2−Ｖr2＋Ｖofs
である。ここで、Ｖ2は入力端子ＩＮ(＋)に入力される行配線Ｒ2に流れる電流を電圧に変換した値であり、Ｖr2は行配線群３における行配線Ｒ2以外の行配線に流れる電流を電圧に交換した参照値である。
【００６５】
同様に、図１０（ｃ）に示すように、時刻ｔ3において、次の行配線Ｒ3の測定を行うために、タイミング制御回路９は、スイッチＳＳＷ3により、行配線Ｒ3を出力端子Ｓ2に接続し、スイッチＳＳＷ1，ＳＳＷ2，ＳＳＷ4，ＳＳＷ5，…各々により、行配線Ｒ1，Ｒ2，Ｒ4，Ｒ5，…それぞれを出力端子Ｓ1へ接続する切り替え信号を行配線セレクタ回路５Ａへ出力する。
これにより、行配線セレクタ回路５Ａは、スイッチＳＳＷ3により、行配線Ｒ3を出力端子Ｓ1に接続し、スイッチＳＳＷ1，ＳＳＷ2，ＳＳＷ4，ＳＳＷ5，…各々により、行配線Ｒ1，Ｒ2，Ｒ4，Ｒ5，…それぞれを出力端子Ｓ2へ接続する。
そして、タイミング制御回路９は、初段Ｃ-Ｖ変換回路６Ｂ，６Ｃに対してリセットを供給し、初段Ｃ-Ｖ変換回路６Ｂ，６Ｃを初期化し、行配線Ｒ1〜Ｒ5，…の電位を等しくする。
【００６６】
後の処理は、測定対象が行配線Ｒ3になっただけで、時刻ｔ2と同様の測定処理が行われる。
そして、Ａ／Ｄ変換器８は、上記Ａ／Ｄクロックに同期して、サンプルホールド回路７から入力されている電圧レベルを、デジタルデータの測定データに変換し、この測定データを演算制御回路１０へ出力する。
このときの測定データは、
ｄ3＝Ｖ3−Ｖr3＋Ｖofs
である。ここで、Ｖ3は入力端子ＩＮ(＋)に入力される行配線Ｒ3に流れる電流を電圧に変換した値であり、Ｖr3は、行配線群３における行配線Ｒ３以外の行配線に流れる電流を電圧に変換した参照値である。
【００６７】
そして、上述した処理を行配線群３の行配線が全て測定対象として測定されるまで、すなわち行配線群３が行配線Ｒ1〜Ｒnのｎ本で構成されているとすると、行配線Ｒ1から行配線Ｒnまでの各行配線の測定において列配線Ｃ1が駆動パルスにより活性化されて測定が行われる。
これにより、演算制御回路１０には、列配線Ｃ1と、行配線Ｒ1〜Ｒnとにおける各交差部の容量に対応した測定データｄ1〜ｄnが、列配線Ｃ１に対応して記憶される。
【００６８】
また、上述した各行配線の測定において、初段Ｃ-Ｖ変換回路６Ｂは、参照電圧Ｖ（j）として
Ｖr(j)＝ｋ・（Ｃr(j)／Ｃfr）
を出力する。ここで、Ｃrは行配線群３における行配線Ｒ(j)を除いた（ｎ−１）本の行配線の交差部の容量の総和であり、ｋは増幅度である。Ｃr(j)は、数多くの交差部の容量が平均化されたものであり、概略一定値となることが期待される。したがって、上述の式により求められる参照電圧Ｖr(j)も概略一定値となる。
また、初段Ｃ-Ｖ変換回路６Ｃは、測定電圧Ｖsとして
Ｖs＝ｋ・（Ｃs／Ｃf）
を出力する。ここで、Ｃsは測定対象の行配線の交差部の容量であり、ｋは増幅度である。
そして、差動検出回路６Ａは、測定電圧Ｖsから参照電圧Vr(j)を減算して得られる差分電圧Ｖoutを新たな測定電圧としてサンプルホールド回路７へ出力する。
【００６９】
この結果、演算制御回路１０には、第１の実施形態と同様に、列配線毎に、各行配線における時系列の測定データｄiが格納されていくことになる。
しかしながら、第３の実施形態においては、測定データｄiが行配線毎に独立しているため、第１及び第２の実施形態と異なり、累積加算による各行配線の交差部の容量の算出が必要ない。
例えば、各交差部の測定データｄiから電圧データｄsを求める場合、測定データが
ｄi＝Ｖi−Ｖr1＋Ｖofs
であるため、電圧データは
ｄs＝ｄi＋ｄr＝Ｖi−Ｖr1＋Ｖref＋Ｖofs≒Ｖi＋Ｖofs
として求められる。ここで、基準データｄrは、予め測定され、設定されているＶref電圧であり、参照電圧Ｖr1に概略同じ値になるように設定される（すなわち、Ｖr1≒Ｖref）。
【００７０】
また、第３の実施形態において、この図９に示す行配線セレクタ回路５Ａを、図８に示すように、行配列セレクタ回路（５Ａ1〜５ＡM）に分割して構成しても良い。
すなわち、行配線群３の行配線Ｒ1〜ＲnがＭ分割され、行配列セレクタ回路５Ａ1〜５ＡM各々は、それぞれ「ｎ／Ｍ」本の列配線が行配線ブロックとして制御対象として対応づけられている。
このため、行配列セレクタ回路５Ａ1〜５ＡM各々に、初段Ｃ-Ｖ変換回路６Ｂ1〜６ＢM，６Ｃ1〜６ＣM及び差動検出回路６Ａ1〜６ＡMと、サンプルホールド回路７1〜７Mとがそれぞれ対応するよう構成する。
また、後段セレクタ回路１１は、サンプルホールド回路７1〜７Mのいずれの保持している電圧レベルをデジタルデータに変換（Ａ／Ｄ変換）するかの切り替えを行う。
以下の測定データを得る処理は第２の実施形態と同様であり、得られた測定データから各交差部の容量に対応する電圧データｄsの算出方法はすでに述べた通りである。
【００７１】
なお、図１，８，９における処理部の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより容量検出の処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、ホームページ提供環境（あるいは表示環境）を備えたＷＷＷシステムも含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。
【００７２】
また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。
【図面の簡単な説明】
【００７３】
【図１】本発明の第１の実施形態による容量検出回路を用いた指紋センサの一構成例を示すブロック図である。
【図２】図１におけるセンサ部１の構成例を示す概念図である。
【図３】図１におけるセンサ部１を用いた指紋データの測定を説明する概念図である。
【図４】エリアセンサ型であるセンサ部１において、列配線群２の列配線と、行配線群３の行配線との各々の交差部で形成されるセンサ素子５５の構成例を説明する概念図である。
【図５】図１における行配線セレクタ回路５の一構成例及び動作例を説明する概念図である。
【図６】図１の差動検出回路６の一構成例を示す概念図である。
【図７】図６の差動増幅器１２１，１２２の動作を説明する波形図である。
【図８】本発明の第２の実施形態による容量検出回路を用いた指紋センサの一構成例を示すブロック図である。
【図９】本発明の第３の実施形態による容量検出回路を用いた指紋センサの一構成例を示すブロック図である。
【図１０】図９における行配線セレクタ回路５Ａの一構成例を示すブロック部である。
【図１１】図９における差動検出回路６Ａ，初段Ｃ-Ｖ変換回路６Ｂ，６Ｃの一構成例を示すブロック図である。
【符号の説明】
【００７４】
１…センサ部
２…列配線群
３…行配線群
４…列配線駆動部
５，５Ａ…行配線セレクタ回路
６，６Ａ…差動検出回路
６Ｂ，６Ｃ…初段I-V変換回路
７…サンプルホールド回路
８…Ａ／Ｄ変換器
９…タイミング制御回路
１０…演算制御回路
５０…基板
５１…絶縁膜
５２…空隙
５４…フィルム
１００，２００，３００…容量検出回路
１２１，１２２，１２３…差動増幅器
【図１】
2005140612.tif 000003
【図２】
2005140612.tif 000004
【図３】
2005140612.tif 000005
【図４】
2005140612.tif 000006
【図５】
2005140612.tif 000007
【図６】
2005140612.tif 000008
【図７】
2005140612.tif 000009
【図８】
2005140612.tif 000010
【図９】
2005140612.tif 000011
【図１０】
2005140612.tif 000012
【図１１】
2005140612.tif 000013