(57)【要約】【課題】  単一色の中間調表示又は２色中間調表示において、画質を低下させる要因を無くし高画質な表示を可能とする。【解決手段】  ゲート線５２、データ線５１、第１セレクタ３、第２セレクタ５５、画素４０及び駆動部１とを備える表示パネル駆動回路を用いる。ゲート線５２／データ線５１はＸ／Ｙ方向に夫々延伸する。第１セレクタ３／第２セレクタ５５は選択ゲート線５２／選択データ線５１を夫々選択する。画素４０は、ゲート線５２とデータ線５１との交差位置にある。駆動部１は、画素４０用の駆動信号を出力する。画素４０は、トランジスタ４１及び容量性素子４２を含む。第２セレクタ５５は、直列接続の複数のスイッチ素子１１／２１〜１６／２６を含むメインスイッチ部１１＋２１〜１６＋２６と、それらをオン／オフするスイッチ制御部５とを含む。データ線５１に一方の端子を、駆動部１の出力端子に他方の端子を接続される。【選択図】      図４
2005195810.tif 000002
【特許請求の範囲】
【請求項１】
第１方向に延伸する複数のゲート線と、
前記第１方向に実質的に垂直な第２方向に延伸する複数のデータ線と、
前記複数のゲート線から選択ゲート線を選択する第１セレクタと、
前記複数のデータ線から選択データ線を選択する第２セレクタと、
前記複数のゲート線と前記複数のデータ線とが交差する位置のそれぞれに対応して設けられた複数の液晶表示セルと、
画像信号の入力に基づいて、前記複数の液晶表示セルを駆動する駆動信号を前記第２セレクタを介して出力する駆動部と
を具備し、
前記複数の液晶表示セルの各々は、
前記ゲート線に接続されたゲートと、前記データ線に接続された前記ゲート以外の一方の端子と、他方の端子とを含むトランジスタと、
前記他方の端子に接続された容量性素子と
を備え、
前記第２セレクタは、
複数のメインスイッチ部と、
前記複数のメインスイッチ部の各々のオン及びオフを制御するスイッチ制御部と
を備え、
前記複数のメインスイッチ部の各々は、直列に接続された複数のスイッチ素子を含み、前記複数のデータ線の各々に対応して設けられ、一方の端子が前記複数のデータ線のうちの対応するものに接続され、他方の端子が前記駆動部の出力端子に、他の前記複数のメインスイッチ部の他方の端子と共通に接続されている
表示パネル駆動回路。
【請求項２】
請求項１に記載の表示パネル駆動回路において、
前記複数のメインスイッチ部の各々は、前記複数のスイッチ素子としての直列に接続された第１スイッチ素子及び第２スイッチ素子を含み、
前記第２スイッチ素子は、一方の端子としての第４端子を前記複数のデータ線の対応するものに接続され、他方の端子としての第３端子を前記第１スイッチ素子の一方の端子としての第２端子に接続され、
前記第１スイッチ素子は、他方の端子としての第１端子を、駆動部の出力端子に接続されている
表示パネル駆動回路。
【請求項３】
請求項１又は２に記載の表示パネル駆動回路において、
前記第１セレクタは、前記選択ゲート線を選択し、
前記スイッチ制御部は、前記複数のメインスイッチ部のうちの選択メインスイッチ部をオンにして前記選択データ線を選択し、
前記駆動部は、前記選択ゲート線と前記選択データ線とで選択される選択液晶表示セルへ、前記選択メインスイッチ部と前記選択データ線とを介して、前記駆動信号を出力する
表示パネル駆動回路。
【請求項４】
請求項１又は２に記載の表示パネル駆動回路において、
前記複数のメインスイッチ部の各々は、
前記複数のスイッチ素子うちの隣接するもの同士をつなぐ複数の配線の少なくとも一つに接続された容量素子を更に含む
表示パネル駆動回路。
【請求項５】
請求項４に記載の表示パネル駆動回路において、
前記第１セレクタは、前記選択ゲート線を選択し、
前記スイッチ制御部は、前記複数のメインスイッチ部のうちの選択メインスイッチ部をオンにして前記選択データ線を選択し、
前記駆動部は、前記選択ゲート線と前記選択データ線とで選択される選択液晶表示セルへ、前記選択メインスイッチ部と前記選択データ線とを介して、前記駆動信号を出力し、
前記スイッチ制御部は、前記選択メインスイッチ部における複数のスイッチ素子のうちの前記容量素子を接続された位置よりも前記駆動部側にある前記スイッチ素子をオフにした後、残りの前記スイッチ素子をオフにする
表示パネル駆動回路。
【請求項６】
請求項１又は２に記載の表示パネル駆動回路において、
前記第２セレクタは、スイッチ素子を含む複数のサブスイッチ部を更に備え、
前記複数のサブスイッチ部の各々は、前記複数のメインスイッチ部の各々に対応して設けられ、前記複数のスイッチ素子うちの隣接するもの同士をつなぐ複数の配線の少なくとも一つに一方の端子を、所定の電圧源に他方の端子を接続されている
表示パネル駆動回路。
【請求項７】
請求項６に記載の表示パネル駆動回路において、
前記スイッチ制御部は、前記複数のメインスイッチ部のうちのオンになっている以外のものに対応する前記複数のサブスイッチ部をオンにして、前記複数の配線の対応するものに前記所定の電圧源で電圧を印加する
表示パネル駆動回路。
【請求項８】
請求項７に記載の表示パネル駆動回路において、
前記第１セレクタは、前記選択ゲート線を選択し、
前記スイッチ制御部は、前記複数のメインスイッチ部のうちの選択メインスイッチ部をオンにして前記選択データ線を選択し、前記複数のサブスイッチ部のうちの前記選択メインスイッチ部に対応するものをオフにし、
前記駆動部は、前記選択ゲート線と前記選択データ線とで選択される選択液晶表示セルへ、前記選択メインスイッチ部と前記選択データ線とを介して、前記駆動信号を出力する
表示パネル駆動回路。
【請求項９】
請求項６乃至８のいずれか一項に記載の表示パネル駆動回路において、
前記所定の電圧源が前記複数の配線に印加する電圧の大きさは、前記駆動信号の電圧振幅の概ね中間の電圧である
表示パネル駆動回路。
【請求項１０】
請求項６乃至８のいずれか一項に記載の表示パネル駆動回路において、
前記所定の電圧源が前記複数の配線に印加する電圧の大きさは、前記液晶表示セルの印加電圧の変化に対する光の透過率の変化の割合が最も大きくなるような印加電圧付近の電圧である
表示パネル駆動回路。
【請求項１１】
請求項１乃至１０のいずれか一項に記載の表示パネル駆動回路において、
前記スイッチ素子は、薄膜トランジスタを含み、前記液晶表示セルと同一基板上に形成される
表示パネル駆動回路。
【請求項１２】
複数の容量性負荷と、
複数のメインスイッチ部と、
前記複数の容量性負荷を制御する信号の入力に基づいて、前記複数の容量性負荷を駆動する駆動信号を出力する駆動部と、
前記複数のメインスイッチ部の各々のオン及びオフを制御するスイッチ制御部と
を具備し、
前記複数のメインスイッチ部の各々は、直列に接続された複数のスイッチ素子を含み、前記複数の容量性負荷の各々に対応して設けられ、一方の端子が前記複数の容量性負荷のうちの対応するものに接続され、他方の端子が前記駆動部の出力端子に、他の前記複数のメインスイッチ部の他方の端子と共通に接続され、
前記スイッチ制御部は、前記複数のメインスイッチ部のうちの選択メインスイッチ部をオンにし、
前記駆動部は、前記複数の容量性負荷のうちの前記選択メインスイッチ部に対応するものへ、前記選択メインスイッチ部を介して前記駆動信号を出力する
容量性負荷駆動回路。
【請求項１３】
請求項１２に記載の容量性負荷駆動回路において、
前記複数のメインスイッチ部の各々は、直列に接続された第１スイッチ素子及び第２スイッチ素子を含み、
前記第２スイッチ素子は、一方の端子としての第４端子を前記複数の容量性負荷の対応するものに接続され、他方の端子としての第３端子を前記第１スイッチ素子の一方の端子としての第２端子に接続され、
前記第１スイッチ素子は、他方の端子としての第１端子を、駆動部の出力端子に接続されている
容量性負荷駆動回路。
【請求項１４】
請求項１３に記載の容量性負荷駆動回路において、
複数のサブスイッチ部を更に具備し、
前記複数のサブスイッチ部の各々は、前記複数のメインスイッチ部の各々に対応して設けられ、前記複数のメインスイッチ部のうちの対応するものの前記第２端子又は前記第３端子に一方の端子を、所定の電圧源に他方の端子を接続され、
前記スイッチ制御部は、前記複数のサブスイッチ部をオンにし、前記複数のメインスイッチ部のうちの選択メインスイッチ部をオンにするとき、前記複数のサブスイッチ部のうちの前記選択メインスイッチ部に対応するものをオフにする
容量性負荷駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は容量性負荷駆動回路、及び表示パネル駆動回路に関し、特に、表示性能を改善する容量性負荷駆動回路、及び表示パネル駆動回路に関する。
【背景技術】
【０００２】
フラットパネルディスプレイが知られている。フラットパネルディスプレイは、薄型、軽量化が可能であり、現代の表示機器として必須である。とりわけ液晶表示装置（ＬＣＤ）は、企業間競争努力の結果、画質向上、高精細化、低コスト化のような大幅な改良が進められてきた。液晶表示装置は通常、大きく分けて液晶表示パネルとドライバＩＣの二つの要素により構成される。近年では表示画素数の増加傾向が著しく、これに伴ってドライバＩＣに必要な出力数が多くなる。これに対応する場合、チップサイズの縮小化は、ドライバＩＣの設計ルールの微細化により可能である。しかし、単純に縮小化すると、表示パネルとの間で狭ピッチ接続が必要となり、実装歩留まりが低下する場合がある。加えて、駆動出力電圧は表示パネルの液晶特性に依存しているので、現状では大幅な低電圧化はできない。従って、ドライバＩＣの中でも面積規模の大きい出力回路部分は、低圧回路のように微細化設計ルールを採用するのは困難である。以上のことから、このままではドライバＩＣのチップサイズ縮小化ができず、液晶表示装置全体の中でドライバＩＣの占めるコストの割合を下げられない。以上の理由から、チップサイズ縮小化には別のアプローチが必要である。
【０００３】
ドライバＩＣのチップサイズ縮小化の手法例として、特開平４−５２６８４号公報に液晶表示パネルの駆動方法の技術が記載されている。この従来技術は、アクティブマトリックス方式の液晶パネルのＹ方向に延びて、Ｘ方向に多数本配列したソースラインをドライバＩＣで駆動する方法である。複数のデータラインを有するドライバＩＣの各データラインに第１のスイッチング素子を設ける。それとともに、上記液晶表示パネルの各ソースラインに第２のスイッチング素子を設ける。また、上記ドライバＩＣの１出力をデータラインと対応する液晶表示パネルの複数のソースラインに接続する。そして、ドライバＩＣの第１の各スイッチング素子に液晶表示パネルの第２の各スイッチング素子を同期させて順次ＯＮ・ＯＦＦさせることにより、データラインからのソースデータを時分割してドライバＩＣの１出力から上記データラインと対応するソースラインに供給するようにしている。このような液晶表示パネル側の回路の構成を工夫することによりドライバＩＣの回路規模を削減している。
【０００４】
図１は、特開平４−５２６８４号公報を応用した従来の表示パネルの駆動回路の構成例を示す回路図である。この表示パネルの駆動回路は、液晶表示パネル１０４とドライバＩＣ１０１を備える。液晶表示パネル１０４上には複数のデータ線１２１と複数のゲート線１２２とが形成され、これらの各々の交点には画素スイッチ１１２と液晶セル１１１とを含む画素１１０が接続されている。６本のデータ線Ｄ１〜Ｄ６はデータ線アレイを構成し、それらの駆動側端部にはそれぞれスイッチ素子１９１〜１９６の一端が接続されており、該スイッチの他端は共通接続され、それがドライバＩＣ１０１の出力回路１０２に接続されている。
【０００５】
ドライバＩＣ１０１は、少なくともデータレジスタ１０７、ラッチ１０６、及び出力回路１０２で構成される。データレジスタ１０７は、外部から入力されたｎビットのディジタル映像信号を順次格納する。そして、１ゲートライン分のディジタル映像信号を格納すると、それらの信号をラッチ１０６に転送する。ラッチ１０６は、格納されたディジタル映像信号を順次出力回路１０２に出力する。例えば、外部よりｎビットのディジタル映像信号Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２が順次データレジスタ１０７に格納され、それらの映像信号をラッチ１０６へ同時に転送する。そして、ラッチ１０６に格納されていた映像信号Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２を、Ｒ１→Ｇ１→Ｂ１→Ｒ２→Ｇ２→Ｂ２の順に出力する。出力回路１０２は、入力されたディジタル映像信号をアナログ映像信号に変換すると共に、データ線Ｄ１〜Ｄ６を駆動する。この時、ラッチ１０６の出力タイミングと同期してスイッチ素子９１→１９２→１９３→１９４→１９５→１９６の順に選択してオンさせることにより、データ線Ｄ１〜Ｄ６にはそれぞれ映像信号Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２が書き込まれる。隣接するデータ線アレイについても同様のタイミングで並行して駆動を行う。
【０００６】
液晶表示パネル１０４や画素１１０は、ドライバＩＣ１０１側から見ると容量性負荷とみることができる。そのため、上記の一連の動作により、各データ線には映像信号電荷が蓄積された状態となっている。ゲート線１２１を走査選択することで、画素トランジスタ１１２をオン状態にして映像信号電荷を液晶セル１１１に各々転送し、全てのデータ線への書き込みが完了した後に画素トランジスタ１１２をオフ状態とする。これにより１ゲートライン分の液晶セル１１１への映像信号書き込みが完了する。
【０００７】
上記の構成により、出力回路１０２を６本のデータ線で共有することができるので、本例の場合には出力回路の規模を通常の構成と比べて６分の１にすることができる。これにより、ドライバＩＣのチップサイズ小型化が可能となる。また、共有するデータ線数を増やすことにより、さらに回路規模の縮小化が可能である。
【０００８】
このような従来技術の場合、単一色の中間調表示及び２色中間調表示において、縦筋ムラが目立ち易い場合がある。ここで、単一色の中間調表示とは、画素を構成するＲＧＢ３原色のうち、１種類の色（単一色）のみが中間調表示輝度であるような場合である。２色中間調表示とは、２種類の色（２色）が中間調表示輝度であるような場合である。縦筋ムラとは、ゲート線の長さ方向に現れる、表示輝度の濃淡ムラのことを指す。
【０００９】
縦筋ムラのような表示ムラの発生は、液晶セル１１１に映像信号を書き込む際に、データ線１２１に保持されていた映像信号電圧が変動することにより引き起こされる。この電圧変動の原因として、スイッチ素子１９１〜１９６のリーク電流によりデータ線１２１の書き込み電荷がドライバＩＣ１０１側に抜けることがあげられる。なお、スイッチ素子１９１〜１９６は一般にトランジスタで実現するが、トランジスタのリーク電流はドレイン〜ソース間電圧が高いほど大きくなる傾向がある。
【００１０】
図２は、液晶表示セルの表示輝度と印加電圧との一般的な関係を示したグラフである（ノーマリホワイトモード）。縦軸は表示輝度Lであり、表示輝度Ｌ＝１は白色、Ｌ＝０は黒色である。横軸は液晶セル１１１に印加される電圧Ｖである。データ線１２１に書き込んだ映像信号の電圧変動量が一定であるとした場合、中間レベルの表示階調における表示輝度の変化率（ΔＬ２／ΔＶ２）は、他の表示階調における表示輝度の変化率（ΔＬ１／ΔＶ１、ΔＬ３／ΔＶ３）に比較して大きい。したがって、中間レベルの表示階調の映像信号電圧が印加されているとき、その映像信号電圧が変動すると、表示輝度Ｌの変動が最も大きくなり、表示ムラが目立つことになる。
【００１１】
図３は、従来の表示パネルの駆動回路における表示輝度の変動の様子を表すグラフである。図３左下は、６時分割駆動により各時間においてデータ線Ｄ１〜Ｄ６にそれぞれ印加される駆動電圧（映像信号電圧）と、駆動後に非選択状態となったデータ線が、書き込まれた映像信号電圧を保持しているときの電圧変動を表すグラフである。縦軸は経過時間、横軸は映像信号電圧（印加電圧）である。データ線Ｄ１〜Ｄ６毎に折れ線グラフが記載されている。図３左上は、液晶セルの表示輝度と印加電圧との関係を示すグラフである。縦軸は表示輝度Ｌ、横軸は映像信号電圧（印加電圧）である。図３右上は、各データ線に保持された映像信号電圧（印加電圧）の電圧変動に伴う液晶セルの表示輝度の変動を表すグラフである。縦軸は表示輝度Ｌ、横軸は映像信号電圧（印加電圧）である。縦軸は表示輝度Ｌ、横軸は映像信号電圧（印加電圧）である。本例はノーマリホワイトモードの液晶セルである。
【００１２】
例えば、図３左下のように、ｔ＝ｔ０でデータ線Ｄ１に最高階調の印加電圧Ｖ２である映像信号Ｒ１を書き込み後、ｔ＝ｔ１でデータ線Ｄ２に中間調の印加電圧Ｖ１である映像信号Ｇ１を書き込み、ｔ＝ｔ３でデータ線Ｄ３に最高階調の印加電圧Ｖ２である映像信号Ｂ１を書き込む。そして、ｔ＝ｔ４〜ｔ６でデータ線Ｄ４〜Ｄ６にデータ線Ｄ１〜Ｄ３と同じ信号パターンを繰り返して書き込む場合を想定する。
【００１３】
データ線Ｄ２選択期間（“Ｄ２”：ｔ＝ｔ１〜ｔ２）において、データ線Ｄ１へ書き込みまれた電圧Ｖ２（印加電圧）は保持状態となる。しかし、スイッチ素子１９１のリーク電流により、次第にデータ線Ｄ２への書き込み電圧（印加電圧）であるＶ１に引かれて変動する。データ線Ｄ３選択期間（“Ｄ３”：ｔ＝ｔ２〜ｔ３）では、データ線Ｄ２に書き込まれた電圧Ｖ１が、スイッチ素子１９２のリーク電流により、次第にデータ線Ｄ３への書き込み電圧（印加電圧）であるＶ２に引かれて変動する。このとき、データ線Ｄ１に書き込まれた電圧は当初の書き込み電圧であるＶ２に戻ろうとするが、スイッチ素子１９１のドレイン〜ソース間電圧がデータ線Ｄ２選択期間における電圧よりも小さいために、完全には戻らない。
このように、次のデータ線の選択期間における書き込み電圧（印加電圧）と、既に書き込まれている保持電圧との差が大きいほど、データ線の電圧変動が大きくなる。また、リークによる電圧変動量はデータ線に書き込んだ後、画素トランジスタ１１２をオフするまでの保持時間が長くなるほど大きくなるので、それに伴って表示輝度の変動も大きくなる。
【００１４】
従って、本従来例の６分割駆動では、例えば、データ線Ｄ２とＤ５に同じ電圧レベルＶ１の中間調映像信号を書き込んだ場合、データ線Ｄ２に書き込まれた映像信号は、Ｄ５のそれよりもリークによる電圧変動量が大きくなる。そのために、データ線Ｄ２による液晶セルの表示輝度と、データ線Ｄ５によるそれとは異なってくる。特に、中間調表示レベルの場合、図３左上及び図３左下のグラフように、わずかの電圧変動で表示輝度が大きく異なる。そうなると、図３左上及び図３右のグラフのように、本来の表示輝度から、データ線Ｄ２による液晶セルの場合はΔＬＤ２だけ大きくなり、データ線Ｄ５による液晶セルの場合はΔＬＤ５だけ大きく（ΔＬＤ２＞ΔＬＤ５）くなる。
【００１５】
カラー液晶表示パネルの場合、ＲＧＢ画素はストライプ状に配列されているのが一般的である。この場合、データ線Ｄ２とＤ５はＧ色の表示を行う。このとき、図３の例のように、白表示レベルと中間調表示レベル組み合わせで表示している場合には、隣接するＲＧＢ画素間で色味も変わって見えてしまう。なお、ＲＧＢ３色とも同じ映像信号電圧で表示させる場合にはこのような変動は発生しないことは、本説明の原理より明らかである。以上の保持電圧変動は、ドライバＩＣのチップサイズを小さくしようとするために、駆動分割数を本例よりも多くすればするほど、同一データ線アレイ内での書き込み後の保持時間の差が大きくなるので、より顕著に現れてくる。このように、データ線間で輝度ムラが見えると、表示全体としては縦筋ムラとなって見え、大きな画質低下の要因となっていた。
【００１６】
画質を低下させる要因を無くし、高画質な表示を可能とする技術が求められる。縦筋ムラのような表示ムラを低減することができる技術が望まれる。データ線間の輝度ムラを低減することができる技術が求められる。データ線における映像信号電圧を安定的に保持することが可能な技術が望まれる。データ線におけるリーク電流を抑制することが可能な技術が望まれる。
【００１７】
関連する技術として特開２００２−１４９１２５に、パネル表示装置のデータ線駆動回路が開示されている。この技術は、液晶表示装置のようなパネル表示装置のデータ線駆動回路における出力バッファの静消費電力を削減することを目的としている。
このパネル表示装置のデータ線駆動回路は、選択手段と、アナログバッファと、分配手段と、プリチャージ手段と、制御手段とを具備する。選択手段は、パネル表示装置の多数のデータ線の内の各複数のデータ線にそれぞれ対応した複数の電圧を受ける。アナログバッファは、前記選択手段により択一的に選択された電圧を受けて出力する、複数のデータ線に共通して設けられている。分配手段は、前記アナログバッファの出力を受けて前記複数のデータ線の１つに択一的に分配する。プリチャージ手段は、前記多数のデータ線の各々毎に設けられ、対応するデータ線に対応するデジタルデータの少なくとも最上位ビット信号に従って、対応するデータ線を高駆動電圧と低駆動電圧の何れか一方にプリチャージする。制御手段は、前記選択手段と前記分配手段と前記プリチャージ手段とを制御する。そして、プリチャージ期間とそれに続く複数の書き込み期間とからなる各走査線選択期間において、前記制御手段は、前記プリチャージ期間において、前記アナログバッファの出力を前記複数のデータ線の全てから切り離すように前記分配手段を制御する。前記プリチャージ手段の全てを動作させて前記複数のデータ線の全てをプリチャージし、前記複数の書き込み期間において、前記プリチャージ手段の全てを不動作状態にする。一方、前記選択手段と前記分配手段を制御して、前記複数の書き込み期間の内の第１の書き込み期間において、前記複数のデータ線の内の第１のデータ線に対応する電圧を前記アナログバッファに供給し、前記アナログバッファの出力を前記第１のデータ線に供給する。前記複数の書き込み期間の内の第２の書き込み期間において、前記複数のデータ線の内の第２のデータ線に対応する電圧を前記アナログバッファに供給し、前記アナログバッファの出力を前記第２のデータ線に供給する。
【００１８】
また、特開平１１−１３３４６２号公報には、液晶装置及び電子機器が開示されている。この技術は、ＴＦＴ駆動によるアクティブマトリクス駆動方式の液晶パネルにおいて、プリチャージ回路、サンプリング回路、検査回路等の周辺回路を空間効率良く配置し、有効表示面積を大きくすることを目的としている。
この液晶装置は、一対の基板間に液晶が挟持されてなる。前記一対の基板の一方の基板は、画素電極と、シール部材と、遮光性見切りとを備えている。画素電極は、マトリクス状に形成されている。シール部材は、前記一方の基板上で前記複数の画素電極により規定される画面領域の周囲において前記一対の基板を貼り合わせて前記液晶を包囲する。遮光性見切りは、前記シール部材と前記画面表示領域との間において前記画面表示領域の輪郭に沿って前記他方の基板に形成されている。そして、前記一方の基板上には前記他方の基板に形成された前記周辺見切りに対向する位置において、薄膜トランジスタからなる周辺回路が配置されている。
【００１９】
【特許文献１】特開平４−５２６８４号公報
【特許文献２】特開２００２−１４９１２５号公報
【特許文献３】特開平１１−１３３４６２号公報
【発明の開示】
【発明が解決しようとする課題】
【００２０】
従って、本発明の目的は、単一色の中間調表示、あるいは２色中間調表示において、画質を低下させる要因を無くし、高画質な表示を可能とする容量性負荷駆動回路、及び表示パネル駆動回路を提供することである。
【００２１】
また、本発明の他の目的は、単一色の中間調表示、あるいは２色中間調表示において、縦筋ムラのような表示ムラを低減することができる容量性負荷駆動回路、及び表示パネル駆動回路を提供することである。
【００２２】
本発明の更に他の目的は、単一色の中間調表示、あるいは２色中間調表示において、データ線間の輝度ムラを低減することができる容量性負荷駆動回路、及び表示パネル駆動回路を提供することである。
【００２３】
本発明の別の目的は、単一色の中間調表示、あるいは２色中間調表示において、データ線における映像信号電圧を安定的に保持することが可能な容量性負荷駆動回路、及び表示パネル駆動回路を提供することである。
【００２４】
本発明の更に別の目的は、単一色の中間調表示、あるいは２色中間調表示において、データ線におけるリーク電流を抑制することが可能な容量性負荷駆動回路、及び表示パネル駆動回路を提供することである。
【課題を解決するための手段】
【００２５】
以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００２６】
従って、上記課題を解決するために、本発明の表示パネル駆動回路は、複数のゲート線（５２）と、複数のデータ線（５１）と、第１セレクタ（３）と、第２セレクタ（５５）と、複数の画素（４０）と、駆動部（１）とを具備する。複数のゲート線（５２）は、第１方向（Ｘ）に延伸する。複数のデータ線（５１）は、第１方向（Ｘ）に実質的に垂直な第２方向（Ｙ）に延伸する。第１セレクタ（３）は、複数のゲート線（５２）から選択ゲート線（５２のいずれか）を選択する。第２セレクタ（５５）は、複数のデータ線（５１）から選択データ線（５１のいずれか）を選択する。複数の画素（４０）は、複数のゲート線（５２）と複数のデータ線（５１）とが交差する位置のそれぞれに対応して設けられている。駆動部（１）は、画像信号の入力に基づいて、複数の画素（４０）を駆動する駆動信号を第２セレクタ（５５）を介して出力する。
複数の画素（４０）の各々は、ゲート線（５２）に接続されたゲートと、データ線（５１）に接続されたそのゲート以外の一方の端子と、他方の端子とを含むトランジスタ（４１）、及び、その他方の端子に接続された容量性素子（４２）を備える。第２セレクタ（５５）は、複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）と、複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）の各々のオン及びオフを制御するスイッチ制御部（５）とを備える。複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）の各々は、直列に接続された複数のスイッチ素子（１１／２１、１２／２２、１３／２３、１４／２４、１５／２５、１６／２６、６１／７１、６２／７２、６３／７３、６４／７４、６５／７５、６６／７６）を含む。複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）の各々は、複数のデータ線（５１）の各々に対応して設けられており、一方の端子が複数のデータ線（５１）のうちの対応するものに接続されている。また、他方の端子が駆動部（１）の出力端子に、他の複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）の他方の端子と共通に接続されている。
本発明では、各データ線において、データ線と駆動部との接続を、直列に接続された複数のスイッチ素子で行っているので、一つのスイッチ素子で行う場合に比較して、スイッチ素子をオフした後のデータ線からのリーク電流をより抑制することができる。それにより、単一色の中間調表示、あるいは２色中間調表示において、データ線における駆動信号による印加電圧（映像信号電圧）を安定的に保持することができる。複数のスイッチ素子が直列に接続されていれば、その数の制限はない。容量性素子（４２）は、表示用の液晶セルに例示される。
【００２７】
上記の表示パネル駆動回路において、複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）の各々は、複数のスイッチ素子としての直列に接続された第１スイッチ素子（１１、１２、１３、１４、１５、１６、６１、６２、６３、６４、６５、６６）及び第２スイッチ素子（２１、２２、２３、２４、２５、２６、７１、７２、７３、７４、７５、７６）を含む。第２スイッチ素子（２１、２２、２３、２４、２５、２６、７１、７２、７３、７４、７５、７６）は、一方の端子としての第４端子を複数のデータ線（５１）の対応するものに接続され、他方の端子としての第３端子を第１スイッチ素子（１１、１２、１３、１４、１５、１６、６１、６２、６３、６４、６５、６６）の一方の端子としての第２端子に接続されている。第１スイッチ素子（１１、１２、１３、１４、１５、１６、６１、６２、６３、６４、６５、６６）は、他方の端子としての第１端子を、駆動部（１）の出力端子に接続されている。
複数のスイッチ素子としては、２つの場合、回路面積の増加やコストの増加が少なく、より好ましい。
【００２８】
上記の表示パネル駆動回路において、第１セレクタ（３）は、選択ゲート線（５２）を選択する。スイッチ制御部（５）は、複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）のうちの選択メインスイッチ部（１１＋２１〜１６＋２６のいずれか、６１＋７１〜６６＋７６のいずれか）をオンにして選択データ線（５１のいずれか）を選択する。駆動部（１）は、選択ゲート線（５２のいずれか）と選択データ線（５１のいずれか）とで選択される選択画素（４０のいずれか）へ、選択メインスイッチ部（１１＋２１〜１６＋２６のいずれか、６１＋７１〜６６＋７６のいずれか）と選択データ線（５１のいずれか）とを介して、その駆動信号を出力する。
このような手順により、単一色の中間調表示、あるいは２色中間調表示において、データ線における駆動信号による印加電圧（映像信号電圧）を安定的に保持することができる。
【００２９】
上記の表示パネル駆動回路において、複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）の各々は、複数のスイッチ素子（１１／２１、１２／２２、１３／２３、１４／２４、１５／２５、１６／２６、６１／７１、６２／７２、６３／７３、６４／７４、６５／７５、６６／７６）の各々同士をつなぐ複数の配線うちの少なくとも一つに接続された容量素子（４７）を更に含む。
容量素子は駆動信号（印加電圧）で充電されるので、スイッチ素子をオフした後、データ線の印加電圧（映像信号電圧）の低下をより抑制し、より安定的に保持することができる。
【００３０】
上記の表示パネル駆動回路において、第１セレクタ（３）は、選択ゲート線（５２のいずれか）を選択する。スイッチ制御部（５）は、複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）のうちの選択メインスイッチ部（１１＋２１〜１６＋２６のいずれか、６１＋７１〜６６＋７６のいずれか）をオンにして選択データ線（５１のいずれか）を選択する。駆動部（１）は、選択ゲート線（５２のいずれか）と選択データ線（５１のいずれか）とで選択される選択画素（４０のいずれか）へ、選択メインスイッチ部（１１＋２１〜１６＋２６のいずれか、６１＋７１〜６６＋７６のいずれか）と選択データ線（５１のいずれか）とを介して、その駆動信号を出力する。スイッチ制御部（５）は、選択メインスイッチ部（１１＋２１〜１６＋２６のいずれか、６１＋７１〜６６＋７６のいずれか）における複数のスイッチ素子（１１／２１、１２／２２、１３／２３、１４／２４、１５／２５、１６／２６のいずれか、６１／７１、６２／７２、６３／７３、６４／７４、６５／７５、６６／７６のいずれか）のうちの容量素子（４７）を接続された位置よりも駆動部（１）側にあるスイッチ素子（１１、１２、１３、１４、１５、１６のいずれか、６１、６２、６３、６４、６５、６６のいずれか）をオフにした後、残りのスイッチ素子（２１、２２、２３、２４、２５、２６のいずれか、７１、７２、７３、７４、７５、７６のいずれか）をオフにする。
このような手順により、直列に接続した複数のスイッチ素子と容量素子とを用いた構成で、単一色の中間調表示、あるいは２色中間調表示において、データ線における駆動信号による印加電圧（映像信号電圧）をより安定的に保持することができる。
【００３１】
上記の表示パネル駆動回路において、第２セレクタ（５５）は、スイッチ素子（３１、３２、３３、３４、３５、３６、８１、８２、８３、８４、８５、８６）を含む複数のサブスイッチ部（３１、３２、３３、３４、３５、３６、８１、８２、８３、８４、８５、８６）を更に備える。複数のサブスイッチ部（３１、３２、３３、３４、３５、３６、８１、８２、８３、８４、８５、８６）の各々は、複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）の各々に対応して設けられ、複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）のうちの対応するものにおける複数のスイッチ素子（１１／２１、１２／２２、１３／２３、１４／２４、１５／２５、１６／２６、６１／７１、６２／７２、６３／７３、６４／７４、６５／７５、６６／７６）の各々同士をつなぐ複数の配線のうち少なくとも一つに一方の端子を、所定の電圧源に他方の端子を接続されている。
複数のスイッチ素子の各々同士をつなぐ複数の配線とは、例えば、２つのスイッチ素子が直列に接続している場合、両スイッチ素子同士をつなぐ配線である。所定の電圧源の電圧は、配線をプリチャージするために用いる。プリチャージにより、配線間の相互作用や、駆動信号印加時の過渡現象等を減少できる。
【００３２】
上記の表示パネル駆動回路において、スイッチ制御部（５）は、複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）のうちのオンになっている以外のものに対応する複数のサブスイッチ部（３１、３２、３３、３４、３５、３６、８１、８２、８３、８４、８５、８６）をオンにして、その複数の配線の対応するものにその所定の電圧源で電圧（Ｖｃ）を印加する。
このようにすることで、節点Ｎ１〜Ｎ６にバイアス電圧Ｖｃを印加し、複数のスイッチ素子（２１〜２６、７１〜７６）に印加される電圧を緩和し、リーク電流を抑制できる。
【００３３】
上記の表示パネル駆動回路において、第１セレクタ（３）は、選択ゲート線（５２いずれか）を選択する。スイッチ制御部（５）は、複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）のうちの選択メインスイッチ部（１１＋２１〜１６＋２６のいずれか、６１＋７１〜６６＋７６のいずれか）をオンにして選択データ線（５１のいずれか）を選択する。複数のサブスイッチ部（３１、３２、３３、３４、３５、３６、８１、８２、８３、８４、８５、８６）のうちの選択メインスイッチ部（１１＋２１〜１６＋２６のいずれか、６１＋７１〜６６＋７６のいずれか）に対応するものをオフにする。駆動部（１）は、選択ゲート線（５２のいずれか）と選択データ線（５１のいずれか）とで選択される選択画素（４０のいずれか）へ、選択メインスイッチ部（１１＋２１〜１６＋２６のいずれか、６１＋７１〜６６＋７６のいずれか）と選択データ線（５１のいずれか）とを介して、その駆動信号を出力する。
このような手順により、プリチャージを有効に機能させることが出来、直列に接続した複数のスイッチ素子からのリーク電流を抑制し、単一色の中間調表示、あるいは２色中間調表示において、データ線における駆動信号による印加電圧（映像信号電圧）をより安定的に保持することができる。
【００３４】
上記の表示パネル駆動回路において、その所定の電圧源がその複数の配線に印加する電圧（Ｖｃ）の大きさは、その駆動信号の電圧振幅の概ね中間の電圧である。
このような電圧を用いることで、駆動信号印加時の過渡現象等を減少でき、応答速度を高めることができる。
【００３５】
上記の表示パネル駆動回路において、その所定の電圧源がその複数の配線に印加する電圧（Ｖｃ）の大きさは、画素（４０）の印加電圧の変化に対する光の透過率の変化の割合が最も大きくなるような印加電圧付近の電圧である。
このような電圧を用いることで、単一色の中間調表示、あるいは２色中間調表示において、データ線における駆動信号による印加電圧（映像信号電圧）をより安定的に保持することができる。
【００３６】
上記の表示パネル駆動回路において、スイッチ素子（１１／２１、１２／２２、１３／２３、１４／２４、１５／２５、１６／２６、６１／７１、６２／７２、６３／７３、６４／７４、６５／７５、６６／７６、３１、３２、３３、３４、３５、３６、８１、８２、８３、８４、８５、８６）は、薄膜トランジスタを含み、画素（４０）と同一基板上に形成される。
このようにすることで、スイッチ素子を液晶表示セルと同一製造工程で形成でき、製造における工程数を増加させることなく、上記の効果を得ることができる。
【００３７】
従って、上記課題を解決するために、本発明の容量性負荷駆動回路は、複数の容量性負荷（４０）と、複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）と、複数の容量性負荷（４０）を制御する信号の入力に基づいて、複数の容量性負荷（４０）を駆動する駆動信号を出力する駆動部（１）と、複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）の各々のオン及びオフを制御するスイッチ制御部（５）とを具備する。
複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）の各々は、直列に接続された複数のスイッチ素子（１１／２１、１２／２２、１３／２３、１４／２４、１５／２５、１６／２６、６１／７１、６２／７２、６３／７３、６４／７４、６５／７５、６６／７６）を含んでいる。複数の容量性負荷（４０）の各々に対応して設けられている。一方の端子が複数の容量性負荷（４０）のうちの対応するものに接続されている。他方の端子が駆動部（１）の出力端子に、他の複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）の他方の端子と共通に接続されている。スイッチ制御部（５）は、複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）のうちの選択メインスイッチ部（１１＋２１〜１６＋２６のいずれか、６１＋７１〜６６＋７６のいずれか）をオンにする。駆動部（１）は、複数の容量性負荷（４０）のうちの選択メインスイッチ部（１１＋２１〜１６＋２６のいずれか、６１＋７１〜６６＋７６のいずれか）に対応するものへ、選択メインスイッチ部（１１＋２１〜１６＋２６のいずれか、６１＋７１〜６６＋７６のいずれか）を介してその駆動信号を出力する。
容量性負荷としては、液晶表示セルが例示される。
【００３８】
上記の容量性負荷駆動回路において、複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）の各々は、直列に接続された第１スイッチ素子（１１、１２、１３、１４、１５、１６、６１、６２、６３、６４、６５、６６）及び第２スイッチ素子（２１、２２、２３、２４、２５、２６、７１、７２、７３、７４、７５、７６）を含む。第２スイッチ素子（２１、２２、２３、２４、２５、２６、７１、７２、７３、７４、７５、７６）は、一方の端子としての第４端子を複数の容量性負荷（４０）の対応するものに接続される。他方の端子としての第３端子を第１スイッチ素子（１１、１２、１３、１４、１５、１６、６１、６２、６３、６４、６５、６６）の一方の端子としての第２端子に接続される。第１スイッチ素子（１１、１２、１３、１４、１５、１６、６１、６２、６３、６４、６５、６６）は、他方の端子としての第１端子を、駆動部（１）の出力端子に接続されている。
【００３９】
上記の容量性負荷駆動回路において、複数のサブスイッチ部（３１、３２、３３、３４、３５、３６、８１、８２、８３、８４、８５、８６）を更に具備する。複数のサブスイッチ部（３１、３２、３３、３４、３５、３６、８１、８２、８３、８４、８５、８６）の各々は、複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）の各々に対応して設けられている。複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）のうちの対応するもののその第２端子又はその第３端子に一方の端子を、所定の電圧源に他方の端子を接続されている。スイッチ制御部（５）は、複数のサブスイッチ部（３１、３２、３３、３４、３５、３６、８１、８２、８３、８４、８５、８６）をオンにし、複数のメインスイッチ部（１１＋２１〜１６＋２６、６１＋７１〜６６＋７６）のうちの選択メインスイッチ部（１１＋２１〜１６＋２６のいずれか、６１＋７１〜６６＋７６のいずれか）をオンにするとき、複数のサブスイッチ部（３１、３２、３３、３４、３５、３６、８１、８２、８３、８４、８５、８６）のうちの選択メインスイッチ部（１１＋２１〜１６＋２６のいずれか、６１＋７１〜６６＋７６のいずれか）に対応するものをオフにする。
【発明の効果】
【００４０】
本発明により、各データ線において、直列に接続されたスイッチ素子でデータ線におけるリーク電流を抑制することができる。それにより、単一色の中間調表示、あるいは２色中間調表示において、データ線における映像信号電圧を安定的に保持することができる。すなわち、単一色の中間調表示、あるいは２色中間調表示において、データ線間の輝度ムラを低減し、縦筋ムラのような表示ムラを低減することが可能となる。従来の分割駆動方式よりも表示画質を向上させることが可能となる。そして、データドライバＩＣのチップサイズ小型化によるメリットを享受することが可能となる。
【発明を実施するための最良の形態】
【００４１】
以下、本発明の容量性負荷駆動回路、表示パネル駆動回路、表示装置及び表示パネル駆動方法に関して、添付図面を参照して説明する。
【００４２】
（第１の実施の形態）
まず、本発明の表示パネル駆動回路（容量性負荷駆動回路）の第１の実施の形態について、添付図面を参照して説明する。
【００４３】
図４は、本発明の表示パネル駆動回路（容量性負荷駆動回路）の第１の実施の形態における構成を示す回路図である。
本発明の表示パネルの駆動回路５０はデータドライバＩＣ１と液晶表示パネル４とを具備する。液晶表示パネル４は、複数のデータ線５１、複数のゲート線５２、複数の画素４０、データ線制御部５５、ゲートドライバ３を備える。
【００４４】
複数のゲート線５２は、互いに平行に所定の間隔で図におけるＸ方向（第１方向）に延伸する。それらは、一端をゲートドライバ３に接続されている。
複数のデータ線５１は、互いに平行に所定の間隔で図におけるＹ方向（第1方向に実質的に垂直な第２方向）に延伸する。それらは、一端をデータ線制御部５５に接続されている。データ線５１は、６本１組のデータ線Ｄ１〜Ｄ６毎にデータ線アレイを構成している。
【００４５】
複数の画素４０は、複数のゲート線５２と複数のデータ線５１とが交差する位置のそれぞれに対応して設けられている。画素スイッチ４１と液晶セル４２とを含む。
画素スイッチ４１は、液晶セル４２への電気的接続をオン又はオフにする。ゲート線５２に接続されたゲートと、データ線５１に接続されたゲート以外の一方の端子（例示：ソース）と、他方の端子（例示：ドレイン）とを含むトランジスタに例示される。ただし、他の種類のトランジスタのようなスイッチング素子でも良い。液晶セル４２は、液晶を含む容量性素子であり、液晶表示パネル４の画素を構成する。一方の電極を上記他方の端子に接続されている。他方の電極は、対向基板上に設けられている。
【００４６】
ゲートドライバ３は、複数のゲート線５２から選択ゲート線５２としての一つのゲート線５２を選択する。この選択により、選択ゲート線５２上の画素スイッチ４１はオンになる。
【００４７】
データ線制御部５５は、複数のデータ線５１から選択データ線５１としての一つのデータ線５１を選択する。第１スイッチ部８−１、第２スイッチ部８−２、第３スイッチ部８−３、スイッチ制御部５を備える。
各データ線アレイ内のデータ線Ｄ１〜Ｄ６は、それらのデータ線制御部５５側の端部に、第２スイッチ部８−２のスイッチ２１〜２６の一方の端部がそれぞれ接続されている。スイッチ２１〜２６の他方の端部には、第１スイッチ部８−１のスイッチ１１〜１６の一方の端部がそれぞれ直列に接続されている。スイッチ１１〜１６の他方の端部は共通接続され、それがデータドライバＩＣ１の出力回路２に接続されている。直列接続されたスイッチ１１〜１６及び対応するスイッチ２１〜２６のオン／オフにより、選択データ線５１が選択される。第１スイッチ部８−１のスイッチ１１〜１６からなるスイッチ列、及び、第２スイッチ部８−２のスイッチ２１〜２６からなるスイッチ列のオン／オフは、それぞれスイッチ制御部５の制御信号Ｓ１１〜Ｓ１６、及び、Ｓ２１〜２６に基づいて制御される。
【００４８】
スイッチ１１〜１６とスイッチ２１〜２６とを接続する配線上の中間点Ｎ１〜Ｎ６には、スイッチ３１〜３６の一方の端部がそれぞれ接続されている。スイッチ３１〜３６の他方の端部は共通接続されて、それがＤＣバイアス電圧源Ｖｃに接続されている。第３スイッチ部８−３のスイッチ３１〜３６からなるスイッチ列のオン／オフについても、スイッチ制御部５の制御信号Ｓ３１〜Ｓ３６により制御される。
【００４９】
ドライバＩＣ１は、データレジスタ７、ラッチ６、及び出力回路２を備える。データレジスタ７は外部から時系列的に入力されたｎビットのディジタル映像信号を順次格納する。ラッチ６はデータレジスタ７から出力されたディジタル映像信号を保持する。そして、これらの信号を出力回路２に対して時系列的に出力する。出力回路２は、入力されたディジタル映像信号に応答して、これをアナログ映像信号に変換する。そして、これらの信号を液晶表示パネル４へ所定のタイミングで出力する。これらのアナログ映像信号は、データ線５１を駆動するための駆動信号である。
【００５０】
次に、本発明の表示パネル駆動回路（容量性負荷駆動回路）の第１の実施の形態における動作について説明する。
【００５１】
まず、図４を参照して、外部からドライバＩＣ１への表示データの入力について説明する。データレジスタ７は、外部よりｎビットのディジタル映像信号を時系列的に順次取り込む。データレジスタ７は、１ゲートライン分のディジタル映像信号の取り込みが完了すると、それらをラッチ６に転送する。今、ゲート線ｇｍとデータ線Ｄ１〜Ｄ６との交点にある６つの画素４０を駆動するためのディジタル映像信号Ｒ（ｍ，１）、Ｇ（ｍ，１）、Ｂ（ｍ，１）、Ｒ（ｍ，２）、Ｇ（ｍ，２）、Ｂ（ｍ，２）が、ラッチ６に格納されていると仮定する。
【００５２】
図５は、本発明の表示パネル駆動回路（容量性負荷駆動回路）の第１の実施の形態における動作を示すタイミングチャートである。
ラッチ６は出力回路２に対して、格納されているディジタル映像信号をＲ（ｍ，１）→Ｇ（ｍ，１）→Ｂ（ｍ，１）→Ｒ（ｍ，２）→Ｇ（ｍ，２）→Ｂ（ｍ，２）の順に時分割して出力する。以下、主にデータ線Ｄ１に着目して詳細動作を説明する。
【００５３】
（期間Ｔ１）
初期状態では、スイッチ制御部５の制御により、スイッチ１１〜１６、及びスイッチ２１〜２６がオフ状態、スイッチ３１〜３６がオン状態である。これにより節点Ｎ１〜Ｎ６にはＤＣバイアス電圧Ｖｃが印加されていることになる。
【００５４】
（期間Ｔ２）
スイッチ制御部５は、スイッチ２１をオンする。これにより、データ線Ｄ１にはＤＣバイアス電圧Ｖｃが印加される。バイアス電圧Ｖｃの電圧レベルは、一般的に映像信号電圧振幅の中心付近のレベルとする。好ましくは液晶セル４２の印加電圧の変化に対して表示輝度が最も大きく変化するような電圧付近とする。なお、この期間で、ゲートドライバ３は、ゲート線ｇｍを選択して、これに接続された画素トランジスタ４１をオンさせても良い。
【００５５】
（期間Ｔ３）
ラッチ６の動作に応答して、出力回路２は、データ線Ｄ１に対応したアナログ映像信号Ｒ（ｍ，１）を出力する。スイッチ制御部５は、これに同期して、スイッチ３１をオフ状態にし、スイッチ１１をオン状態にする。これにより、データ線Ｄ１に、映像信号Ｒ（ｍ，１）が書き込まれる。また、期間Ｔ２で既にゲート線ｇｍを選択している場合には、画素トランジスタ４１を介して、液晶セル４２にも映像信号Ｒ（ｍ，１）が書き込まれる。なお、スイッチ１１とスイッチ３１とは同時にオン状態にならないようにタイミング制御する。
【００５６】
（期間Ｔ４）
スイッチ制御部５は、出力回路２の出力映像信号がＲ（ｍ，１）からＧ（ｍ，１）に遷移する前に、スイッチ２１をオフする。データ線Ｄ１は出力回路２側からみれば容量性負荷であるので、これによりデータ線Ｄ１に書き込まれた映像信号Ｒ（ｍ，１）は保持される。スイッチ制御部５は、スイッチ２１をオフした後に、続いてスイッチ２２をオンする。
【００５７】
（期間Ｔ５）
スイッチ制御部５は、スイッチ１１をオフ、スイッチ３１をオンすることで、節点Ｎ１に再びＤＣバイアス電圧Ｖｃを印加する。このときスイッチ２１の両端子間には（Ｒ（ｍ，１）の信号電圧）−バイアス電圧Ｖｃに相当する電圧が印加されていることになる。これに続いて、スイッチ３２をオフ、スイッチ１２をオンすることで、データ線Ｄ２に対して、期間Ｔ３と同様の書き込み動作が行われる。ここで、節点Ｎ１にＤＣバイアス電圧Ｖｃを印加する際、動作に支障のない程度の抵抗値を持つ抵抗素子を介して印加しても良い。これにより、スイッチ３１をオンによりバイアス電圧が印加されることに伴う過大電流を抑制することができる。
以下同様にして、データ線Ｄ３〜Ｄ６に対して同様に映像信号の書き込みを行う。そして、スイッチＳ２６がオフする前に、ゲート線ｇｍを非選択状態とすることで、液晶セル４２への映像信号の書き込みが完了する。
【００５８】
以上の動作を、データ線Ｄ１〜Ｄ６からなるデータ線アレイに隣接する別のデータ線アレイについても同時に並行して行う。
【００５９】
なお、ゲート線ｇｍを選択状態にするタイミングは期間Ｔ２に限定されず、スイッチ２１をオンしてからスイッチ１６をオフするまでの間の任意のタイミングでも良く、また、ゲート線gmを非選択状態にするタイミングは、選択状態にするタイミング以降で、且つ次のゲート線ｇｍ＋１の選択状態に移ってスイッチ２１が再びオンするまでの間の任意のタイミングでも良い。
【００６０】
液晶セル４２は容量性負荷と見なすことができる。従って、データ線Ｄ１に着目すると、期間Ｔ４、及び期間Ｔ５においてスイッチ２１はオフであるから、データ線Ｄ１は書き込まれた映像信号Ｒ（ｍ，１）に対応する印加電圧を保持している。このうち、期間Ｔ４において、スイッチ２１の両端子間には電位差は発生しない。期間Ｔ５においては、節点Ｎ１にＤＣバイアス電圧Ｖｃが印加されている。前述したように、バイアス電圧Ｖｃの電圧は、好ましくは液晶セル印加電圧の変化に対して表示輝度が最も大きく変化するような電圧付近であり、これは図２でΔＬ／ΔＶが最大（＝ΔＬ２／ΔＶ２）となる印加電圧のことである。従って、このような印加電圧となる映像信号（例示：中間調表示の表示階調）で書き込みを行うときに、スイッチ２１の両端子間電圧を最小にすることができる。すなわち、スイッチ２１のリーク電流をこのとき最も小さくできる。
【００６１】
図６は、本発明の表示パネルの駆動回路の第１の実施の形態における表示輝度の変動を表すグラフである。図６左下は、６時分割駆動にてデータ線Ｄ１〜Ｄ６にそれぞれ印加される駆動電圧（映像信号電圧）と、駆動後に非選択状態となったデータ線が、書き込まれた映像信号電圧を保持しているときの電圧変動を表すグラフである。縦軸は経過時間、横軸は映像信号電圧（印加電圧）である。データ線Ｄ１〜Ｄ６毎に折れ線グラフが記載されている。図６左上は、液晶セルの表示輝度と印加電圧との関係を示すグラフである。縦軸は表示輝度Ｌ、横軸は映像信号電圧（印加電圧）である。図６右上は、各データ線に保持された映像信号電圧（印加電圧）の電圧変動に伴う液晶セルの表示輝度の変動を表すグラフである。縦軸は表示輝度Ｌ、横軸は映像信号電圧（印加電圧）である。本例はノーマリホワイトモードの液晶セルである。
【００６２】
例えば、図６左下のように、ｔ＝ｔ０でデータ線Ｄ１に最高階調の印加電圧Ｖ２である映像信号Ｒ１を書き込み後、ｔ＝ｔ１でデータ線Ｄ２に中間調の印加電圧Ｖ１である映像信号Ｇ１を書き込み、ｔ＝ｔ２でデータ線Ｄ３に最高階調の印加電圧Ｖ２である映像信号Ｂ１を書き込む。そして、ｔ＝ｔ３〜ｔ５でデータ線Ｄ４〜Ｄ６にデータ線Ｄ１〜Ｄ３と同じ信号パターンを繰り返して書き込む場合を想定する。
【００６３】
データ線Ｄ２選択期間（“Ｄ２”：ｔ＝ｔ１〜ｔ２）において、データ線Ｄ１へ書き込まれた電圧Ｖ２（映像信号電圧）は保持状態となる。スイッチ素子２１のリーク電流により、電圧Ｖ２はノードＮ１の印加電圧であるバイアス電圧Ｖｃに引かれて変動する。データ線Ｄ３選択期間（“Ｄ３”：ｔ＝ｔ２〜ｔ３）では、データ線Ｄ１に書き込まれた電圧Ｖ１（映像信号電圧）がバイアス電圧Ｖｃに引かれてさらに変動する。このとき、データ線Ｄ２に書き込まれた電圧Ｖ１（映像信号電圧）はバイアス電圧Ｖｃとほぼ同じであるために、スイッチ２２のリーク電流が非常に小さくなり、電圧Ｖ１（映像信号電圧）はほとんど変動しない。このように、バイアス電圧Ｖｃから離れた電圧の映像信号（例示：Ｖ２）が書き込まれたデータ線（例示：Ｄ１）の保持電圧は時間と共にバイアス電圧Ｖｃに向かって変動して行くが、書き込み電圧（例示：Ｖ１）がバイアス電圧Ｖｃ近傍であるデータ線（例示：Ｄ２）の保持電圧の変動は非常に小さくなる。
【００６４】
以上の電圧変動を図６左上の液晶セルの表示輝度と印加電圧の関係に対応させて、表示輝度の変動を求めると、図６右上のようになる。すなわち、バイアス電圧Ｖｃ近傍の映像信号電圧（例示：Ｖ１）に対応したグレー階調表示では、保持時間によらずに電圧変動が小さいために、輝度変動を非常に小さくすることができる。一方、白、または黒階調表示に相当する映像信号電圧（例示：Ｖ２）近傍では、時間の経過と共に保持電圧変動が比較的大きくなるが、図６左上のような液晶セルの持つ特性から、印加電圧変動に対する表示輝度の変動幅が小さいために、輝度変動を小さくすることができる。
【００６５】
また、図５に示すタイミングチャートより、データ線Ｄ１〜Ｄ６は映像信号の書き込み開始直前にはＤＣバイアス電圧Ｖｃレベルに書き込まれる。それにより、各液晶セル及びデータ線における映像信号電圧よる電圧変動を低減することもできる。すなわち、プリチャージ回路としての効果も併せ持つ。これにより、表示フレーム毎に大幅に電圧が変化するような映像信号を書き込む場合でも、データ線への書き込み性を向上させることができる。
【００６６】
本発明により、各データ線において、直列に接続されたスイッチ素子でデータ線におけるリーク電流を抑制することができる。それにより、単一色の中間調表示、あるいは２色中間調表示において、データ線における映像信号電圧を安定的に保持することができる。すなわち、単一色の中間調表示、あるいは２色中間調表示において、データ線間の輝度ムラを低減し、縦筋ムラのような表示ムラを低減することが可能となる。従来の分割駆動方式よりも表示画質を向上させることが可能となる。そして、データドライバＩＣのチップサイズ小型化によるメリットを享受することが可能となる。
【００６７】
（第２の実施の形態）
次に、本発明の表示パネル駆動回路（容量性負荷駆動回路）の２の実施の形態について、添付図面を参照して説明する。
【００６８】
図７は、本発明の表示パネル駆動回路（容量性負荷駆動回路）の第２の実施の形態における構成を示す回路図である。
【００６９】
第１の実施の形態との相違は、スイッチ１１〜１６、スイッチ２１〜２６、及びスイッチ３１〜３６を薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下「ＴＦＴ」と略す）で構成したことである。ＴＦＴで構成することにより、これらのスイッチと画素スイッチ４１とを、液晶表示パネル４と同一の基板上に、同一製造工程で形成することができる。スイッチ制御部５についても、ＴＦＴを用いて上記と同様の工程で回路形成することも可能である。
【００７０】
本実施形態の場合、第１スイッチ部８−１のスイッチ１１〜１６に対応して第１スイッチ部９−１のＴＦＴ６１〜６６、第２スイッチ部８−２のスイッチ２１〜２６に対応して第２スイッチ部９−２のＴＦＴ７１〜７６、第３スイッチ部８−３のスイッチ３１〜３６に対応して第１スイッチ部９−１のＴＦＴ８１〜８６が配置されている。このとき、スイッチ制御部５の制御信号Ｓ１１〜Ｓ１６に対応するのがＳ１’〜Ｓ６’であり、制御信号Ｓ２１〜Ｓ２６に対応するのがＳ１〜Ｓ６であり、制御信号Ｓ３１〜Ｓ３６に対応するのがＳ１’〜Ｓ６’である。
【００７１】
なお、本例ではＴＦＴ６１〜６６、ＴＦＴ７１〜７６をＮ−ｃｈＴＦＴ、ＴＦＴ８１〜８６をＰ−ｃｈＴＦＴで構成してあるが、これに限定するものではなく、反対導電型のＴＦＴを用いても、あるいはＮ−ｃｈＴＦＴとＰ−ｃｈＴＦＴを組み合わせて相補型することも可能である。
【００７２】
本実施の形態における上記以外の構成、及び動作は第1の実施の形態と同じであるのでその説明を省略する。
【００７３】
この場合にも、第1の実施の形態と同様の効果を得ることができる。
加えて、本実施の形態によれば、特にＴＦＴ６１〜６６、ＴＦＴ７１〜７６、及びＴＦＴ８１〜８６を、液晶表示パネル４と同一製造工程で形成できるので、液晶表示パネル４の製造における工程数を増加させることなく、上記の効果を得ることができる。また、第１の実施の形態を含めて、データ線を分割駆動とするために必要なスイッチ数が従来例に比べて３倍となるが、直視型表示装置の場合には液晶表示パネル４のデータ線の配列ピッチは１５０〜３００μｍ程度と大きいため、本発明の実施に必要なスイッチを配置しても、パネル全体の面積増大分はごくわずかである。従って、パネルの面積をほとんど増加させず、パネルコストをほとんど増加させること無く、上記の効果を得ることが可能となる。そして、データドライバＩＣのチップサイズ小型化によるメリットを享受することが可能となる。
【００７４】
（第３の実施の形態）
次に、本発明の表示パネル駆動回路（容量性負荷駆動回路）の３の実施の形態について、添付図面を参照して説明する。
【００７５】
図８は、本発明の表示パネル駆動回路（容量性負荷駆動回路）の第３の実施の形態における構成を示す回路図である。
【００７６】
第１の実施の形態との相違いは、スイッチ３１〜３６、ＤＣバイアス電圧源Ｖｃを削除したことである。
本実施の形態における上記以外の構成は第1の実施の形態と同じであるのでその説明を省略する。
【００７７】
次に、本発明の表示パネル駆動回路（容量性負荷駆動回路）の第３の実施の形態における動作について説明する。
【００７８】
まず、図８を参照して、外部からドライバＩＣ１への表示データの入力について説明する。データレジスタ７は、外部よりｎビットのディジタル映像信号を時系列的に順次取り込む。データレジスタ７は、１ゲートライン分のディジタル映像信号の取り込みが完了すると、それらをラッチ６に転送する。今、ゲート線ｇｍとデータ線Ｄ１〜Ｄ６との交点にある６つの画素４０を駆動するためのディジタル映像信号Ｒ（ｍ，１）、Ｇ（ｍ，１）、Ｂ（ｍ，１）、Ｒ（ｍ，２）、Ｇ（ｍ，２）、Ｂ（ｍ，２）が、ラッチ６に格納されていると仮定する。
【００７９】
図９は、本発明の表示パネル駆動回路（容量性負荷駆動回路）の第３の実施の形態における動作を示すタイミングチャートである。
ラッチ６は出力回路２に対して、格納されているディジタル映像信号をＲ（ｍ，１）→Ｇ（ｍ，１）→Ｂ（ｍ，１）→Ｒ（ｍ，２）→Ｇ（ｍ，２）→Ｂ（ｍ，２）の順に時分割して出力する。以下、主にデータ線Ｄ１に着目して詳細動作を説明する。
【００８０】
（期間Ｔ１）
初期状態では、スイッチ制御部５の制御により、スイッチ１１〜１６、及びスイッチ２１〜２６が全てオフ状態である。
【００８１】
（期間Ｔ２）
スイッチ制御部５は、スイッチ１１をオンする。この期間でゲート線ｇｍを選択して、これに接続された画素トランジスタ４１をオンさせても良い。
【００８２】
（期間Ｔ３）
ラッチ６の動作に応答して、出力回路２はデータ線Ｄ１に対応したアナログ映像信号Ｒ（ｍ，１）を出力する。スイッチ制御部５は、これに同期して、スイッチ２１をオン状態にする。これにより、データ線Ｄ１に、映像信号Ｒ（ｍ，１）が書き込まれる。また、期間Ｔ２で既にゲート線ｇｍを選択している場合には、画素トランジスタ４１を介して、液晶セル４２にも映像信号Ｒ（ｍ，１）が書き込まれる。
【００８３】
（期間Ｔ４）
スイッチ制御部５は、出力回路２の出力映像信号がＲ（ｍ，１）からＧ（ｍ，１）に遷移する前に、スイッチ１１をオフする。データ線Ｄ１は出力回路２側からみれば容量性負荷であるので、これによりデータ線Ｄ１、及び節点Ｎ１に書き込まれた映像信号Ｒ（ｍ，１）は保持される。これに続いてスイッチ１２をオンする。
【００８４】
（期間Ｔ５）
スイッチ制御部５は、スイッチ２１をオフする。このとき、節点Ｎ１の寄生容量Ｃｎ４７には書き込まれた映像信号Ｒ（ｍ，１）の電荷が保持される。なお、節点Ｎ１には寄生容量の他に容量素子を別途接続しておいても良い。これに続いて、スイッチ２２をオンすることで、データ線Ｄ２に対して、期間Ｔ３と同様の書き込み動作が行われる。
以下同様にして、データ線Ｄ３〜Ｄ６に対して同様に映像信号の書き込みを行う。そして、スイッチ２６がオフする前に、ゲート線ｇｍを非選択状態とすることで、液晶セル４２への映像信号の書き込みが完了する。
【００８５】
以上の動作を、データ線Ｄ１〜Ｄ６からなるデータ線アレイに隣接する別のデータ線アレイについても同時に並行して行う。
【００８６】
なお、ゲート線ｇｍを選択状態にするタイミングは期間Ｔ２に限定されず、スイッチ１１をオンしてからスイッチ２６をオフするまでの間の任意のタイミングでも良く、また、ゲート線ｇｍを非選択状態にするタイミングは、選択状態にするタイミング以降で、且つ次のゲート線ｇｍ＋１の選択状態に移ってスイッチ１１が再びオンするまでの間の任意のタイミングでも良い。
【００８７】
本実施形態では、スイッチ１１をオフしてからスイッチ２１をオフすることにより、ゲート線５２の選択期間がｇｍ＋１に移ってスイッチ２１が再びオンするまでの間、節点Ｎ１の浮遊容量Ｃｎ（又は、積極的に設けておいた所定の容量素子４７）に書き込んだ任意の映像信号電圧を保持させることができる。これにより、この期間においてスイッチ２１の両端子間には電位差が発生しないので、スイッチ２１のリーク電流を映像信号電圧レベルによらずに常に最小にすることができる。
【００８８】
なお、スイッチ１１について、期間Ｔ５に移ることに伴い、その両端子間に電位差が発生するので、厳密には節点Ｎ１の保持電荷が出力回路２側にリークする可能性がある。しかしながら、節点Ｎ１に適当な容量値を持つ容量素子４７を接続しておくことにより、節点Ｎ１からのリーク時定数を長くすることができる。しかも節点Ｎ１の電圧は書き込まれた映像信号電圧を基準にして徐々に変化するため、すべての駆動信号電圧に対して、スイッチ２１の両端子間に発生する電位差を従来よりも小さくすることができ、リークを小さくすることができる。
【００８９】
図１０は、本発明の表示パネルの駆動回路の第３の実施の形態における表示輝度の変動を表すグラフである。図１０左下は、６時分割駆動にてデータ線Ｄ１〜Ｄ６にそれぞれ印加される駆動電圧（映像信号電圧）と、駆動後に非選択状態となったデータ線が、書き込まれた映像信号電圧を保持しているときの電圧変動を表すグラフである。縦軸は経過時間、横軸は映像信号電圧（印加電圧）である。データ線Ｄ１〜Ｄ６毎に折れ線グラフが記載されている。図１０左上は、液晶セルの表示輝度と印加電圧との関係を示すグラフである。縦軸は表示輝度Ｌ、横軸は映像信号電圧（印加電圧）である。図１０右上は、各データ線に保持された映像信号電圧（印加電圧）の電圧変動に伴う液晶セルの表示輝度の変動を表すグラフである。縦軸は表示輝度Ｌ、横軸は映像信号電圧（印加電圧）である。本例はノーマリホワイトモードの液晶セルである。
【００９０】
この場合にも図３や図６のように、例えば、図１０左下のように、ｔ＝ｔ０でデータ線Ｄ１に最高階調の印加電圧Ｖ２である映像信号Ｒ１を書き込み後、ｔ＝ｔ１でデータ線Ｄ２に中間調の印加電圧Ｖ１である映像信号Ｇ１を書き込み、ｔ＝ｔ２でデータ線Ｄ３に最高階調の印加電圧Ｖ２である映像信号Ｂ１を書き込む。そして、ｔ＝ｔ３〜ｔ５でデータ線Ｄ４〜Ｄ６にデータ線Ｄ１〜Ｄ３と同じ信号パターンを繰り返して書き込む場合を想定する。
【００９１】
図に示すように、本実施の形態の場合にはスイッチ２１〜２６のリーク電流を非常に小さくすることができるため、液晶セルの印加電圧の振幅内での任意の書き込み電圧における電圧変動を非常に小さく抑えることができる。その結果、全ての表示階調において表示輝度の変動をさらに小さくすることができる。
【００９２】
本発明により、各データ線において、直列に接続されたスイッチ素子でデータ線におけるリーク電流を大幅に抑制することができる。それにより、単一色の中間調表示、あるいは２色中間調表示において、データ線における映像信号電圧を非常に安定的に保持することができる。すなわち、単一色の中間調表示、あるいは２色中間調表示において、データ線間の輝度ムラを著しく低減し、縦筋ムラのような表示ムラを大幅に低減することが可能となる。従来の分割駆動方式よりも表示画質を大幅に向上させることが可能となる。そして、データドライバＩＣのチップサイズ小型化によるメリットを享受することが可能となる。
れにより、第１の実施の形態１に比較して、表示画質がさらに向上する。
【００９３】
（第４の実施の形態）
次に、本発明の表示パネル駆動回路（容量性負荷駆動回路）の４の実施の形態について、添付図面を参照して説明する。
【００９４】
図１１は、本発明の表示パネル駆動回路（容量性負荷駆動回路）の第４の実施の形態における構成を示す回路図である。
【００９５】
第３の実施の形態との違いは、スイッチ１１〜１６、及びスイッチ２１〜２６をＴＦＴで構成したことである。、ＴＦＴで構成することにより、これらのスイッチと画素スイッチ４１とを、液晶表示パネル４と同一のガラス基板上に、同一製造工程で形成することができる。スイッチ制御部５についても、ＴＦＴを用いて上記と同様の工程で回路形成することも可能である。
【００９６】
本実施形態の場合、第１スイッチ部８−１のスイッチ１１〜１６に対応して第１スイッチ部１０−１のＴＦＴ６１〜６６、第２スイッチ部８−２のスイッチ２１〜２６に対応して第２スイッチ部１０−２のＴＦＴ７１〜７６が配置されている。このとき、スイッチ制御部５の制御信号Ｓ１１〜Ｓ１６に対応するのがＳ１’〜Ｓ６’であり、制御信号Ｓ２１〜Ｓ２６に対応するのがＳ１〜Ｓ６である。
【００９７】
なお、本例ではＴＦＴ６１〜６６、ＴＦＴ７１〜７６をＮ−ｃｈＴＦＴで構成してあるが、これに限定するものではなく、反対導電型のＴＦＴを用いても、あるいはＮ−ｃｈＴＦＴとＰ−ｃｈＴＦＴを組み合わせて相補型することも可能である。
【００９８】
本実施の形態における上記以外の構成、及び動作は第３の実施の形態と同じであるのでその説明を省略する。
【００９９】
この場合にも、第３の実施の形態と同様の効果を得ることができる。
加えて、本実施の形態によれば、特にＴＦＴ６１〜６６、及びＴＦＴ７１〜７６を、液晶表示パネル４と同一製造工程で形成できるので、液晶表示パネル４の製造における工程数を増加させることなく、上記の効果を得ることができる。また、第３の実施の形態を含めて、データ線を分割駆動とするために必要なスイッチ数が従来例に比べて２倍となるが、直視型液晶表示装置の場合には、本発明の実施に必要なスイッチを配置しても、パネル全体の面積増大分はごくわずかである。従って、パネルの面積をほとんど増加させず、パネルコストをほとんど増加させること無く、上記の効果を得ることが可能となる。そして、データドライバＩＣのチップサイズ小型化によるメリットを享受することが可能となる。
【０１００】
このような表示パネル駆動回路は、液晶表示セルを動作させるものだけでなく、他の複数の容量性素子を動作させる機器に対しても適用することができる。その場合にも同様の効果を得ることができる。
【０１０１】
以上説明したように、本発明によれば、単一色の中間調表示、あるいは２色中間調表示において、データ線における保持電圧変動を小さくすることができるので、従来から使用していた分割駆動よりも表示画質が向上する。液晶セル印加電圧振幅内で任意の書き込み電圧における電圧変動を小さく抑えることができ、その結果、全ての表示階調において表示輝度変動をさらに小さくすることができる。新たな製造工程数の増加や製造コスト上昇を伴わずに、各スイッチ部を製造することができる。そして、パネルコスト増加を抑えつつ、従来の分割駆動法よりも表示画質が向上する。
【図面の簡単な説明】
【０１０２】
【図１】図１は、従来の表示パネルの駆動回路の構成例を示す回路図である。
【図２】図２は、液晶表示セルの表示輝度と印加電圧との一般的な関係を示したグラフである。
【図３】図３は、従来の表示パネルの駆動回路における表示輝度の変動の様子を表すグラフである。
【図４】図４は、本発明の表示パネル駆動回路の第１の実施の形態における構成を示す回路図である。
【図５】図５は、本発明の表示パネル駆動回路の第１の実施の形態における動作を示すタイミングチャートである。
【図６】図６は、本発明の表示パネルの駆動回路の第１の実施の形態における表示輝度の変動を表すグラフである。
【図７】図７は、本発明の表示パネル駆動回路の第２の実施の形態における構成を示す回路図である。
【図８】図８は、本発明の表示パネル駆動回路の第３の実施の形態における構成を示す回路図である。
【図９】図９は、本発明の表示パネル駆動回路の第３の実施の形態における動作を示すタイミングチャートである。
【図１０】図１０は、本発明の表示パネルの駆動回路の第３の実施の形態における表示輝度の変動を表すグラフである。
【図１１】図１１は、本発明の表示パネル駆動回路の第４の実施の形態における構成を示す回路図である。
【符号の説明】
【０１０３】
１、１０１  データドライバＩＣ
２、１０２  出力回路
３、１０３  ゲートドライバ
４、１０４  液晶表示パネル
５、１０５  スイッチ制御部
６、１０６  ラッチ
７、１０７  データレジスタ
８、９、１０、１５１  スイッチ部
８−１、９−１、１０−１  第１スイッチ部
８−２、９−２、１０−２  第２スイッチ部
８−３  第３スイッチ部
１１〜１６、２１〜２６、３１〜３６  スイッチ
４０、１１０  画素
４１、１０２  画素スイッチ（画素トランジスタ）
４２、１１１  液晶セル
４５、４７  寄生容量
５０  表示パネル駆動回路
５１、１２１  データ線
５２、１２２  ゲート線
５５  データ線制御部
６１〜６６、７１〜７６、８１〜８６  ＴＦＴ
１１２  画素トランジスタ
１９１〜１９６  スイッチ素子
【図１】
2005195810.tif 000003
【図２】
2005195810.tif 000004
【図３】
2005195810.tif 000005
【図４】
2005195810.tif 000006
【図５】
2005195810.tif 000007
【図６】
2005195810.tif 000008
【図７】
2005195810.tif 000009
【図８】
2005195810.tif 000010
【図９】
2005195810.tif 000011
【図１０】
2005195810.tif 000012
【図１１】
2005195810.tif 000013