(57)【要約】  【課題】  従来、微小電圧条件で抵抗の測定を行う場合、装置の測定限界により、測定波形はノイズに埋もれ、正確なデータを得ることができなかった。  【解決手段】  同一の抵抗素子をＮ個直列に接続した直列抵抗体の両端で、四端子法にて抵抗値測定を実施し、得られた結果をＮで割り単体抵抗値とし、また、測定時の電圧もＮで割り単体抵抗印加電圧とし、直列接続を構成している抵抗１つと同じ抵抗に対して単体抵抗印加電圧で測定した結果として単体抵抗値を出力する。【選択図】  図１
2005164524.tif 000002
【特許請求の範囲】
【請求項１】
測定対象の抵抗素子をそれと同一の１以上の抵抗素子に直列接続して直列抵抗体を形成し、前記直列抵抗体に対して四端子法で抵抗値測定を行い、前記直列抵抗体における測定抵抗値から換算して前記測定対象の抵抗素子の単体抵抗値を求めることを特徴とする抵抗測定方法。
【請求項２】
前記直列抵抗体に対する印加電圧を前記抵抗素子の接続数で割った値を単体抵抗印加電圧とするとともに、前記直列抵抗体における測定抵抗値を前記接続数で割った値を単体抵抗値とし、前記単体抵抗値を、前記抵抗素子の１つに対して前記単体抵抗印加電圧で測定した結果とする請求項１に記載の抵抗測定方法。
【請求項３】
前記直列抵抗体は、前記測定対象の抵抗素子の複数をレイアウトレベルで直列接続したものである請求項１または請求項２に記載の抵抗測定方法。
【請求項４】
前記直列抵抗体は、前記測定対象の抵抗素子の複数をパッドと外部の配線を介して直列接続したものである請求項１または請求項２に記載の抵抗測定方法。
【請求項５】
前記直列抵抗体に対する印加電圧の設定について、前記抵抗素子１つにおける特性で適正な電圧範囲または電圧ステップ幅となるように電圧印加条件を初期設定し、その初期設定値に基づいて前記直列抵抗体に対する印加電圧を算出する請求項１から請求項４までのいずれかに記載の抵抗測定方法。
【請求項６】
所定の境界電圧を超える条件では、前記抵抗素子１つに対して四端子法で抵抗値測定を実施し、そのとき得られた電圧抵抗の特性を大電圧部データとする一方、前記境界電圧以下の条件では、請求項１から請求項５までのいずれかに記載の抵抗測定方法を用いて測定し、そのとき得られた電圧抵抗の特性を小電圧部データとし、さらに、前記大電圧部データと前記小電圧部データを結合して小電圧部から大電圧部までの連続した結合特性を求め、前記結合特性に基づいて前記抵抗素子の単体抵抗値を求めることを特徴とする請求項１から請求項５までのいずれかに記載の抵抗測定方法。
【請求項７】
前記大電圧部データに基づいてその印加電圧下限側のノイズの影響を受けない下限電圧を求め、前記下限電圧から前記小電圧部データ測定時の上限電圧を求め、その結果で前記大電圧部データと前記小電圧部データの境界電圧を自動的に決定することを特徴とする請求項６に記載の抵抗測定方法。
【請求項８】
測定対象の抵抗素子をそれと同一の１以上の抵抗素子に直列接続して形成された直列抵抗体と、前記直列抵抗体に対して四端子法で抵抗値測定を実施して前記直列抵抗体における測定抵抗値を取得する手段と、前記取得した測定抵抗値を前記測定対象の抵抗素子の単体抵抗値に変換する手段とを備えた抵抗測定装置。
【請求項９】
前記単体抵抗値に変換する手段は、前記直列抵抗体に対する印加電圧を前記抵抗素子の接続数で割った値を単体抵抗印加電圧とするとともに、前記直列抵抗体における測定抵抗値を前記接続数で割った値を単体抵抗値とし、前記単体抵抗値を、前記抵抗素子の１つに対して前記単体抵抗印加電圧で測定した結果とする請求項８に記載の抵抗測定装置。
【請求項１０】
前記直列抵抗体は、前記測定対象の抵抗素子の複数をレイアウトレベルで直列接続したものである請求項８または請求項９に記載の抵抗測定装置。
【請求項１１】
前記直列抵抗体は、前記測定対象の抵抗素子の複数をパッドと外部の配線を介して直列接続したものである請求項８または請求項９に記載の抵抗測定装置。
【請求項１２】
前記測定抵抗値を取得する手段は、前記直列抵抗体に対する印加電圧の設定について、前記抵抗素子１つにおける特性で適正な電圧範囲または電圧ステップ幅となるように電圧印加条件を初期設定し、その初期設定値に基づいて前記直列抵抗体に対する印加電圧を算出する請求項８から請求項１１までのいずれかに記載の抵抗測定装置。
【請求項１３】
前記測定抵抗値を取得する手段は、所定の境界電圧を超える条件では、前記抵抗素子１つに対して四端子法で抵抗値測定を実施し、そのとき得られた電圧抵抗の特性を大電圧部データとする一方、前記境界電圧以下の条件では、請求項１から請求項５までのいずれかに記載の抵抗測定方法を用いて測定し、そのとき得られた電圧抵抗の特性を小電圧部データとするように構成され、
さらに、前記大電圧部データと前記小電圧部データを結合して小電圧部から大電圧部までの連続した結合特性を求める手段を備え、
前記単体抵抗値に変換する手段は、前記結合特性に基づいて前記抵抗素子の単体抵抗値を求めるように構成されている請求項８から請求項１２までのいずれかに記載の抵抗測定装置。
【請求項１４】
前記測定抵抗値を取得する手段は、前記大電圧部データに基づいてその印加電圧下限側のノイズの影響を受けない下限電圧を求め、前記下限電圧から前記小電圧部データ測定時の上限電圧を求め、その結果で前記大電圧部データと前記小電圧部データの境界電圧を自動的に決定するように構成されている請求項１３に記載の抵抗測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体等による抵抗素子を微小電圧条件で測定する抵抗測定方法および抵抗測定装置に関する。
【背景技術】
【０００２】
従来、抵抗測定を精度良く行うためには、図１２に示すように抵抗素子に電流を流す端子と電圧を測定する端子を分離することで、測定対象以外での電圧降下分をキャンセルさせる四端子法が用いられている（例えば、特許文献１参照。）。
【０００３】
抵抗Ｒに４つのパッドＡ，Ｂ，Ｃ，Ｄが接続されている。パッドＡ，Ｄ間に電流源８と電流計７をプローブの接触を介して接続し、パッドＢ，Ｃ間に電圧計９をプローブの接触を介して接続する。電流源８により抵抗Ｒに電流を流し、電圧計９で電圧を測定する。測定した電圧を測定した電流で割り算することにより、抵抗Ｒの抵抗値を算出する。この四端子法によれば、電圧計９を接続したパッドＢ，Ｃの外側のパッドＡ，Ｄに電流計８の電流プローブを接続しているので、電流プローブが有する抵抗の影響を排除した状態で、抵抗値を正しく測定することができる。
【０００４】
電圧プローブとパッドとの異種金属の接触による熱起電力（Ｐ１点、Ｐ２点、Ｐ３点、Ｐ４点での熱起電力Ｖ１，Ｖ２，Ｖ３，Ｖ４）の影響を排除する場合には、電流を流す方向を逆にして２回測定する。
【０００５】
すなわち、１回目の測定電圧は、Ｖａ＝Ｉ・Ｒ＋（Ｖ１＋Ｖ２＋Ｖ３＋Ｖ４）であり、２回目の測定電圧は、Ｖｂ＝Ｉ・Ｒ−（Ｖ１＋Ｖ２＋Ｖ３＋Ｖ４）となることから、平均電圧Ｖｃ＝（Ｖａ＋Ｖｂ）／２を求めて、熱起電力の影響を排除する。
【特許文献１】特開２００１−１５３９０３号公報（第３−４頁、第１図）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
アナログ回路には多くの抵抗素子が使用されている。半導体のＣＭＯＳプロセスで製造される抵抗素子には、ＳＴＩ（Sharow Trench Isolation）上に形成したポリシリコンの部分を抵抗素子として利用するポリシリコン抵抗と、拡散層の部分を抵抗素子として利用する拡散抵抗が一般的である。
【０００７】
ポリシリコン抵抗や拡散抵抗は、抵抗両端の印加電圧によって抵抗値が変化することは広く知られており、回路の高精度設計を実現するためには抵抗のバイアス依存性を調べることが重要である。
【０００８】
従来の四端子法により抵抗のバイアス依存性を測定した結果の例を図１３に示す。通常、ある電圧Ｖlow1以下の条件では信号がノイズに埋もれてしまう。これは、四端子法にも測定限界があるためである。測定器の性能にもよるが、０．１Ｖ程度以上の電圧条件であれば精度良く測定できるが、非常に微小な電圧条件（例えば１０ｍＶ）では、ノイズに埋もれてしまい、正しい測定結果を得ることができない。
【０００９】
一方、アナログ回路内における抵抗の動作電圧条件を調べると、非常に微小な電圧印加条件で動作しているものが多数ある。
【００１０】
そのため、従来の四端子法では微小電圧条件での特性を得ることができないという課題があった。
【００１１】
本発明は、このような事情に鑑みて創作したものであり、従来の四端子法では得ることができない微小電圧条件での特性を得ることを目的としている。
【課題を解決するための手段】
【００１２】
本発明は、上記の課題を解決するために次のような手段を講じる。
【００１３】
本発明による抵抗測定方法は、測定対象の抵抗素子をそれと同一の１以上の抵抗素子に直列接続して直列抵抗体を形成し、前記直列抵抗体に対して四端子法で抵抗値測定を行い、前記直列抵抗体における測定抵抗値から換算して前記測定対象の抵抗素子の単体抵抗値を求めるものである。１つの抵抗素子単独で測定するのではなく、抵抗素子を複数直列接続した直列抵抗体において測定し、抵抗素子１つ分に換算するところが特徴である。
【００１４】
測定対象の抵抗素子に印加する電圧が微小なものであっても、その抵抗素子を複数直列接続してなる直列抵抗体に対しては、印加電圧を高くすることができる。測定対象の抵抗素子１つへの微小印加電圧をＶ1とし、抵抗素子の接続数をＮとすると、直列抵抗体に対しては、ＶN＝Ｖ1×Ｎの電圧を印加してもよいことになる。電圧ＶNを印加して四端子法で直列抵抗体の抵抗値測定を行ったときの測定抵抗値をＲNとする。印加電圧ＶNは微小印加電圧Ｖ1に比べて高いので、ノイズに埋もれることなく測定できる印加電圧範囲は大きい。その範囲で得られる電圧‐抵抗の特性は歪みの少ない滑らかなものとなる。
【００１５】
このことを図１で説明する。図１（ａ）において、Ｔ１は測定対象の抵抗素子１つの場合の特性である。Ｖthがノイズに埋もれることなく測定できる下限電圧である。Ｖu1は抵抗素子１つの場合の測定範囲の上限電圧である。Ｔ２は直列抵抗体の場合の特性である。Ｖu2は直列抵抗体の場合の測定範囲の上限電圧である。直列抵抗体の場合のノイズに埋もれることなく測定できる下限電圧Ｖd2もＶthとほぼ同じである。抵抗素子１つの場合の特性の滑らかな範囲はＶth〜Ｖu1であり、狭いものである。直列抵抗体の場合の特性の滑らかな範囲はＶth〜Ｖu2であり、かなり広いものとなっている（接続数Ｎが大きいほど広くなる）。すなわち、直列抵抗体に対する印加電圧ＶNは、Ｖth〜Ｖu2の範囲にあればよい。
【００１６】
ここで、図１（ｂ）に示すように、特性Ｔ２の上限電圧Ｖu2を特性Ｔ１の上限電圧Ｖu1まで横方向で圧縮する。つまり、横方向圧縮後の上限電圧Ｖu3＝Ｖu2／Ｎ≒Ｖu1となるように特性Ｔ２を横方向圧縮する。特性Ｔ２の滑らかな範囲の下限電圧をＶd2とすると、前記の横方向圧縮に伴って、この下限電圧Ｖd3は特性Ｔ１の場合の下限電圧Ｖd1に近いものとなる。特性Ｔ１の場合の下限電圧Ｖd1は、その近傍でノイズの影響による特性乱れを伴っている。これに対して、特性Ｔ２の場合の横方向圧縮後の下限電圧Ｖd3は、そのような特性乱れを伴うものではない。
【００１７】
特性Ｔ２の場合の印加電圧ＶNの範囲は、横方向圧縮の特性Ｔ３では印加電圧ＶN′＝ＶN／Ｎに相当する。特性Ｔ３は特性Ｔ２を横方向にＮ分の１に圧縮したものである。Ｎ個の抵抗素子の直列抵抗体に電圧ＶNが印加されているとき、１つの抵抗素子の両端電圧は、ＶN／Ｎになる。このことは、特性Ｔ３に対応する。
【００１８】
ところで、横方向圧縮後の特性Ｔ３は、測定対象の抵抗素子をＮ個直列接続してなる直列抵抗体についてのものである。これを、抵抗素子１つでとらえるには、特性Ｔ３を縦方向にＮ分の１に圧縮すればよい。Ｎ個の抵抗素子の合成抵抗は、直列接続であるので、抵抗素子１つの抵抗値のＮ倍である。抵抗素子１つの抵抗値Ｒ1は、直列抵抗体の抵抗値ＲNをＮ等分したものに相当する。すなわち、Ｒ1＝ＲN／Ｎである。
【００１９】
そこで、図１（ｃ）に示すように、直列抵抗体についての特性Ｔ３を縦方向にＮ分の１に圧縮して、特性Ｔ４を得る。これは、抵抗素子１つについての換算された電圧抵抗の特性であり、Ｖd3（≒Ｖd1）〜Ｖu3（≒Ｖu1）の範囲で滑らかな特性となっている。
【００２０】
このように、本発明による抵抗測定方法は、測定対象の抵抗素子をそれと同一の１以上の抵抗素子に直列接続して直列抵抗体を形成し、前記直列抵抗体に対して四端子法で抵抗値測定を行い、前記直列抵抗体における測定抵抗値から換算して前記測定対象の抵抗素子の単体抵抗値を求めるものである。この場合、前記直列抵抗体に対する印加電圧を前記抵抗素子の接続数で割った値を単体抵抗印加電圧とするとともに、前記直列抵抗体における測定抵抗値を前記接続数で割った値を単体抵抗値とし、前記単体抵抗値を、前記抵抗素子の１つに対して前記単体抵抗印加電圧で測定した結果とする。
【００２１】
上記の抵抗測定方法に対応する本発明の抵抗測定装置は、測定対象の抵抗素子をそれと同一の１以上の抵抗素子に直列接続して形成された直列抵抗体と、前記直列抵抗体に対して四端子法で抵抗値測定を実施して前記直列抵抗体における測定抵抗値を取得する手段と、前記取得した測定抵抗値を前記測定対象の抵抗素子の単体抵抗値に変換する手段とを備えたものである。この場合、前記単体抵抗値に変換する手段は、前記直列抵抗体に対する印加電圧を前記抵抗素子の接続数で割った値を単体抵抗印加電圧とするとともに、前記直列抵抗体における測定抵抗値を前記接続数で割った値を単体抵抗値とし、前記単体抵抗値を、前記抵抗素子の１つに対して前記単体抵抗印加電圧で測定した結果とする。
【００２２】
このように構成することにより、次の効果が発揮される。すなわち、抵抗素子１つに対する四端子法の適用ではではノイズに埋もれて測定不可能なレベルの微小電圧条件でも、滑らかな電圧抵抗の特性のもとで抵抗素子１つ分の抵抗値を高精度に測定することができる。
【００２３】
上記の抵抗測定方法および抵抗測定装置において、前記直列抵抗体については、前記測定対象の抵抗素子の複数をレイアウトレベルで直列接続したものであってもよいし、あるいは、前記測定対象の抵抗素子の複数をパッドと外部の配線を介して直列接続したものであってもよい。
【００２４】
また、上記の抵抗測定方法においては、前記直列抵抗体に対する印加電圧の設定について、前記抵抗素子１つにおける特性で適正な電圧範囲または電圧ステップ幅となるように電圧印加条件を初期設定し、その初期設定値に基づいて前記直列抵抗体に対する印加電圧を算出するのでもよい。
【００２５】
この抵抗測定方法に対応する抵抗測定装置としては、前記測定抵抗値を取得する手段は、前記直列抵抗体に対する印加電圧の設定について、前記抵抗素子１つにおける特性で適正な電圧範囲または電圧ステップ幅となるように電圧印加条件を初期設定し、その初期設定値に基づいて前記直列抵抗体に対する印加電圧を算出するものである。
【００２６】
このように構成することにより、次の効果が発揮される。すなわち、直列抵抗体に対する印加電圧の設定につき、直接に設定した場合には次のような課題が残る。それは、単体抵抗値は直列抵抗体の測定抵抗値を変換する状態で求めるものであるので、直列抵抗体の測定抵抗値から求めた単体抵抗値においては、必ずしも求めたい電圧範囲でなくなっていたり、求めたい電圧ステップ幅でなくなっている可能性がある。そこで、直列抵抗体に対する印加電圧を直接に設定することに代えて、抵抗素子１つにおける特性で適正な電圧範囲または電圧ステップ幅となるように電圧印加条件を初期設定し、その初期設定値に基づいて直列抵抗体に対する印加電圧を算出するようにすれば、直列抵抗体の測定抵抗値から求めた単体抵抗値においては、その電圧範囲や電圧ステップ幅は求めたいものと一致することになる。
【００２７】
また、上記の抵抗測定方法を従来技術と同様の抵抗測定方法と組み合わせて、さらに測定範囲を拡大することができる。抵抗素子１つの印加電圧範囲の上限として希望する上限がＶmax1とすると、直列抵抗体の印加電圧範囲の上限ＶmaxNは接続数をＮとして、単純計算では、ＶmaxN＝Ｖmax1×Ｎとなる。しかし、現実には測定装置の耐圧の制限からその上限ＶmaxNまでの電圧印加が不可能な場合がある。直列抵抗体に対する印加電圧範囲の許容の上限をＶrとすると、Ｖr〜ＶmaxNの範囲で特性が得られなくなる。そこで、電圧Ｖrまでは、上記の抵抗測定方法を適用する。すなわち、直列抵抗体に対して印加電圧の上限をＶrとする。この場合の抵抗素子１つに対する印加電圧の上限は、Ｖr／Ｎとなる。これで得られる特性が小電圧部データである。そして、抵抗素子１つに対してＶr／Ｎ〜ＶmaxNの範囲で四端子法で抵抗値測定を行う。これで得られる特性が大電圧部データである。
【００２８】
すなわち、所定の境界電圧を超える条件では、前記抵抗素子１つに対して四端子法で抵抗値測定を実施し、そのとき得られた電圧抵抗の特性を大電圧部データとする。一方、前記境界電圧以下の条件では、すでに詳しく説明した抵抗測定方法を用いて測定し、そのとき得られた電圧抵抗の特性を小電圧部データとする。さらに、前記大電圧部データと前記小電圧部データを結合して小電圧部から大電圧部までの連続した結合特性を求め、前記結合特性に基づいて前記抵抗素子の単体抵抗値を求める。
【００２９】
この抵抗測定方法に対応する抵抗測定装置としては、次のように構成されている。すなわち、前記測定抵抗値を取得する手段は、所定の境界電圧を超える条件では、前記抵抗素子１つに対して四端子法で抵抗値測定を実施し、そのとき得られた電圧抵抗の特性を大電圧部データとする一方、前記境界電圧以下の条件では、すでに詳しく説明した抵抗測定方法を用いて測定し、そのとき得られた電圧抵抗の特性を小電圧部データとするように構成されている。さらに、前記大電圧部データと前記小電圧部データを結合して小電圧部から大電圧部までの連続した結合特性を求める手段を備える。そして、前記単体抵抗値に変換する手段は、前記結合特性に基づいて前記抵抗素子の単体抵抗値を求めるように構成されている。
【００３０】
上記の構成によれば、現実問題として測定装置の耐圧の制限から、抵抗素子１つの印加電圧範囲の上限Ｖmax1のＮ倍に相当する上限ＶmaxNまでの電圧を直列抵抗体に印加不可能な場合においても、抵抗素子１つの印加電圧範囲の上限として希望する上限Ｖmax1までの測定が可能となる。
【００３１】
また、上記の抵抗測定方法において、前記大電圧部データに基づいてその印加電圧下限側のノイズの影響を受けない下限電圧を求め、前記下限電圧から前記小電圧部データ測定時の上限電圧を求め、その結果で前記大電圧部データと前記小電圧部データの境界電圧を自動的に決定するのでもよい。
【００３２】
この抵抗測定方法に対応する抵抗測定装置は、前記測定抵抗値を取得する手段は、前記大電圧部データに基づいてその印加電圧下限側のノイズの影響を受けない下限電圧を求め、前記下限電圧から前記小電圧部データ測定時の上限電圧を求め、その結果で前記大電圧部データと前記小電圧部データの境界電圧を自動的に決定するように構成されているものである。
【００３３】
このように構成することにより、次の効果が発揮される。すなわち、直列抵抗体に対する印加電圧範囲の設定が不適切な場合には、大電圧部データの特性において下限側に、ノイズに埋もれてしまう領域が生じる可能性がある。大電圧部データの場合の印加電圧範囲が相対的に広いことも一因である。そこで、一旦、大電圧部データの特性を求めた上で、大電圧部データに基づいてその印加電圧下限側のノイズの影響を受けない下限電圧を求める。ノイズの影響がある領域を避けるためである。その下限電圧から小電圧部データ測定時の上限電圧を求め、その結果で大電圧部データと小電圧部データの境界電圧を自動的に決定する。これにより、ノイズの影響がある領域を避ける状態で、大電圧部データと小電圧部データの結合よりなる結合特性を滑らかなものとして得ることができる。
【発明の効果】
【００３４】
本発明によれば、従来の抵抗測定ではノイズに埋もれて測定不可能なような微小電圧条件でも測定が可能となる。
【００３５】
また、小電圧部データ測定条件を直列抵抗体に対してのものではなく、単体の抵抗用に変換後に実際に得たい値で指定するようにすることでミスを少なくすることができる。
【００３６】
また、デバイス耐圧の問題で、直列抵抗の測定からは得ることができない大電圧条件での測定結果を得ることができるようになる。
【００３７】
また、大電圧部データと小電圧部データの境界電圧の決定を自動化することで設定ミスを少なくすることができる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明にかかわる抵抗測定方法および抵抗測定装置の実施の形態を図面に基づいて詳細に説明する。
【００３９】
最初に、図２に示すような複数抵抗素子の直列抵抗体１を用意する。この直列抵抗体１は、微小なバイアス条件の特性を知りたい単体抵抗Ｒ1をＮ個（２個以上の複数個）直列に接続したものであり、このＮ個直列接続した抵抗全体を直列抵抗体Ｒnと呼ぶこととする。
【００４０】
ここで、同一抵抗とは、同一のレイアウトの抵抗であるのを原則とする。図３の非シリサイドポリシリコン抵抗のレイアウトを用いて説明する。
【００４１】
非シリサイドポリシリコン抵抗でもコンタクトの周辺はシリサイドを形成する。図３中の４はシリサイドポリシリコン部、５は非シリサイドポリシリコン部、６はコンタクトである。
【００４２】
非シリサイドポリシリコン抵抗の場合、非シリサイド部の大きさで抵抗サイズを定義するのが一般的であり、図３（ａ）のＷで示した部分が抵抗線幅、Ｌで示した部分が抵抗線長である。
【００４３】
図３（ｂ）は、シリサイドポリシリコン部４の幅Ｗｓが、図３（ａ）とは異なる。
【００４４】
図３（ｃ）は、シリサイドポリシリコン部４の長さＬｓと、コンタクト端〜非シリサイドポリシリコン部までの距離Ｄｓが、図３（ａ）とは異なる。
【００４５】
図３（ｄ）は、コンタクト数が、図３（ａ）とは異なる。
【００４６】
非シリサイド抵抗の場合、抵抗線長が長ければ（例えば５０μｍ以上）、ＷとＬのサイズさえ等しければ、両端のシリサイド領域の部分が異なるような場合でも、同一抵抗として扱っても差し支えない。これは、両端の影響が相対的に小さいためである。
【００４７】
一方、抵抗線長が短ければ（例えば１０μｍは短い）、図３（ａ）のレイアウトに対して、図３（ｂ），（ｃ），（ｄ）は同一抵抗として扱えない。これは、両端の影響が相対的に大きくなるためである。
【００４８】
ただし、精度がある程度低下するのを覚悟の上であれば、Ｗ、Ｌサイズが等しければ、同一抵抗として扱っても差し支えない。
【００４９】
次に、直列抵抗体Ｒnに対して、四端子法を使って、所定の電圧Ｖn1における抵抗値測定を実施し、測定結果Ｒn(Ｖn1)を得る。ＲnはＶn1を変数とする関数となっている。
【００５０】
ここで、直列抵抗体Ｒnを構成している１つの抵抗すなわち単体抵抗Ｒ1に着目する。すると、単体抵抗Ｒ1にはＶn1をＮで割った電圧Ｖn1／Ｎが印加されていることになる。
【００５１】
そして、Ｒn(Ｖn1)をＮで割った値Ｒn(Ｖn1)／Ｎは、Ｒ1をＶn1／Ｎの電圧条件で測定した抵抗値Ｒ1(Ｖn1/Ｎ)に相当することになる。そこで、Ｒn(Ｖn1)／Ｎを、Ｒ1(Ｖn1/Ｎ)として出力する。
【００５２】
直列抵抗体Ｒnを測定する場合でも微小電圧ではノイズに埋もれてしまう。直列抵抗体Ｒnをノイズに埋もれることなく測定できる下限電圧をＶlownとする。すでに述べたが、単体抵抗Ｒ1をノイズに埋もれることなく測定できる下限電圧はＶlow1である。
【００５３】
本発明は、Ｖlow1とＶlownには大差がないことを利用する。Ｖlow1≒Ｖlownであるなら、直列抵抗体Ｒnに対する測定電圧Ｖn1はＶlownまでが正常な測定が可能である。したがって、単体抵抗Ｒ1用の値に換算すると、従来の測定下限電圧の約１／Ｎでの電圧での測定が可能となる。
【００５４】
（第一の実施形態）
本発明の第一の実施形態について以下に説明する。抵抗測定は図４に示すフローで行う。
【００５５】
はじめに、被測定抵抗セット１０において、図２に示したような同一抵抗をＮ個直列に接続した直列抵抗体Ｒnを測定装置にセットし、測定プローブを当てられるようにする。なお、測定時にプローブを自動的に上下させて測定パッドに当てられない場合は、この時点で手動にてプローブをパッドに当てる。
【００５６】
次に、測定条件入力１１において、直列抵抗体Ｒnを測定する電圧範囲と電圧のステップ幅を入力設定する。ここでは、Ｖn1からＶn2までのdＶnステップで測定するとして設定したものとする。
【００５７】
次に、測定１２において、パッドＡとパッドＤの間に電流を流し、パッドＢとパッドＣの間で電圧を測定する四端子法を用いる。指定する電圧条件になったときの電流量を測定し、電圧を電流で割ることで抵抗値を求める。得られた抵抗値データを一次測定データ格納部１３に格納する。格納されたデータをグラフ化すると図５（ａ）のようになる。
【００５８】
両端のデータを例にあげて説明すると、電圧条件Ｖn1での抵抗値はＲn(Ｖn1)、電圧条件Ｖn2での抵抗値はＲn(Ｖn2)のような形で、各測定電圧条件とそのときの抵抗値をペアにして格納する。
【００５９】
次に、データ変換部１４で、一次測定データ格納部１３に格納された全データに対して、測定電圧をＮで割り、そのときの抵抗値もＮで割る処理を行い、小電圧部データ格納部１５に格納する。格納されたデータをグラフ化すると図５（ｂ）のようになる。
【００６０】
両端のデータを例にあげて説明すると、電圧条件Ｖn1／Ｎでの抵抗値はＲn(Ｖn1)／Ｎ、電圧条件Ｖn2／Ｎでの抵抗値はＲn(Ｖn2)／Ｎのような形で、各測定電圧条件とそのときの抵抗値をペアにし、単体抵抗Ｒ1に対しての測定データとして格納する。
【００６１】
次に、データ出力１６において、小電圧部データ格納部１５に格納されたデータを、ディスプレイ装置に出力する。これは、測定電圧条件と抵抗値をペアにした数値の形式でもよいし、図５（ｂ）のようなグラフの形式でもよい。あるいは、ディスプレイ装置に対してではなく、ハードディスクやプロッピーディスクのような記録メディアにファイルの形式で出力保存してもよいし、紙にプリントアウトするような方法でも差し支えない。
【００６２】
なお、半導体素子の抵抗の場合、第三の端子として基板端子を備えることがある。基板端子は基板電位を印加するためのものであり、所定の電圧を印加しても差し支えない。また、基板電位依存がほとんどない抵抗の場合は、オープンにしておいても差し支えない。
【００６３】
なお、測定条件入力１１では、電圧Ｖn1から電圧Ｖn2までのdＶnステップのような均等ステップでなく、非均等ステップの全測定電圧を入力する形式、すなわち、第一条件Ｖn1、第二条件Ｖn2、第三条件Ｖn3のようにしても差し支えない。
【００６４】
なお、直列抵抗体Ｒnは、レイアウトのレベルで接続されているのが望ましいが、図６に示すように、個々の抵抗がレイアウトでつながっていないような場合でも、プローブカード等を介して外部で接続する形で構成しても差し支えない。
【００６５】
また、直列抵抗体Ｒnの両端にはパッドを２個ずつ配置しなくても、図６に示すように、１つのパッドに２つのプローブを当てるような方法でも差し支えない。
【００６６】
なお、指定した電圧値になったときの電流を測定して抵抗値を求め、電圧と抵抗値の関係を出力するのではなく、指定した電流値のときの電圧を測定し、抵抗を求める形式にしても差し支えない。
【００６７】
（第二の実施形態）
本発明の第二の実施形態について以下に説明する。
【００６８】
第一の実施の形態では、測定条件入力１１での電圧範囲設定が、直列抵抗体Ｒnに対しての電圧であり、最終的に単体抵抗Ｒ1に対するデータに変換される後の値ではない。そのため、計算ミス等があると、単体抵抗Ｒ1用に換算したときに所望の電圧範囲あるいは電圧ステップのデータとならないような課題がある。
【００６９】
そこで、第二の実施形態では、図４の測定条件入力１１の機能に変更を加える。すなわち、単体抵抗Ｒ1に対して得たい電圧範囲と電圧ステップ幅を入力するようにする。そして、処理プログラム内部において、入力された電圧範囲の下限、上限、ステップ幅をそれぞれＮ倍した値を、Ｖn1，Ｖn2，dＶnに代入する形式とする。
【００７０】
このように最終的にほしい電圧範囲と電圧ステップを入力する方式にすれば、ミスによるやり直しを排除できる。
【００７１】
（第三の実施形態）
本発明の第三の実施形態について以下に説明する。
【００７２】
第一および第二の実施の形態では、単体抵抗Ｒ1の測定電圧範囲として、上限がＶhigh1までの結果を得たい場合、直列抵抗体Ｒnに対しては、そのＮ倍の電圧を印加させる必要がある。しかし、デバイスの耐圧の問題で直列抵抗体Ｒnに対してＶhigh1のＮ倍もの大きな電圧を印加できない場合があるという課題がある。
【００７３】
この課題を解決するためには、単体抵抗Ｒ1の測定では得られない小電圧部データは、第一の実施形態で述べた直列抵抗体Ｒnに対する方法を用いることとし、図７（ａ）のデータを得る。
【００７４】
次に、直列抵抗体Ｒnでは測定不能な大電圧部のデータは、単体抵抗Ｒ1に対して抵抗測定を実施し、図７（ｂ）のデータを得る。
【００７５】
次に、図７（ａ），（ｂ）両データを結合し、図７（ｃ）のようなデータを作ればよい。
【００７６】
この測定を一度に実現するために、図８（ａ），（ｂ）に示すような構造のＴＥＧ（Test Element Group）を用いる。図２との違いは、測定用パッドが直列抵抗体Ｒnの両端だけでなく、中間の抵抗の横にも配置されている点である。
【００７７】
図８（ａ）の場合は、左端の抵抗の右側にパッドが２つあり、大電圧部のデータを測定するときは、パッドのＡとパッドＦの間に電流を流し、パッドＢとパッドＥの間で電圧を測定する。小電圧部のデータを測定するときは、第一の実施形態で述べた方法で測定する。
【００７８】
図８（ｂ）の場合は、各抵抗の間にパッドが１つあり、どの抵抗でも単体で測定が可能である。例えば、左から２番目の抵抗で大電圧部のデータを測定するときは、パッドＡとパッドＧの間に電流を流し、パッドＥとパッドＦの間で電圧を測定する。小電圧部のデータを測定するときは、第一の実施形態で述べた方法で測定する。
【００７９】
図９を用いて具体的なフローを説明する。
【００８０】
はじめに、被測定抵抗セット１０において、図８に示したような直列抵抗体Ｒnを測定装置にセットし、測定プローブを当てられるようにする。なお、測定時にプローブを自動的に上下させて測定パッドに当てられない場合は、この時点で手動にてプローブをパッドに当てる。
【００８１】
次に、測定条件入力２０において、単体抵抗Ｒ1に対して大電圧部データを測定するための電圧範囲と電圧のステップ幅を入力設定する。続いて、直列抵抗体Ｒnに対して小電圧部データを測定する電圧範囲と電圧のステップ幅を入力設定する。大電圧部データの測定での下限電圧と小電圧部データの測定での上限電圧（単体抵抗Ｒ1あたりに換算した値）とは、離れていると意味がない。0.1Ｖ以内になるように設定することが望ましい。
【００８２】
次に、大電圧部データ測定部２１で、単体抵抗Ｒ1に対する測定を行い、得られた抵抗値データを大電圧部データ格納部２２に格納する。格納されたデータをグラフ化すると、図７（ｂ）のようになる。
【００８３】
次に、小電圧部データ測定部１７で、直列抵抗体Ｒnに対する測定を行い。得られた抵抗値データを小電圧部データ格納部１５に格納する。格納されたデータをグラフ化すると、図７（ａ）のようになる。小電圧部データ測定部１７では、第一の実施形態で説明した、図４のフローの中の測定１２からデータ変換部１４までを行う。
【００８４】
次に、データ結合２３で、大電圧部データと小電圧部データを１つにまとめた図７（ｃ）のデータを作成し、最終データ格納部２４に格納する。
【００８５】
最後にデータ出力２５で、第一の実施形態で述べたさまざまな方法で、抵抗と電圧の関係のデータを出力し終了する。
【００８６】
このようにすれば、大電圧部から小電圧部までの連続したデータを得ることができる。
【００８７】
なお、図８（ｂ）のように、単体抵抗Ｒ1として、どの位置の抵抗でも選択できるような場合は、測定条件入力２０で単体抵抗Ｒ1としてどれを選ぶかの指定、さらには必要に応じて、使用するパッドの設定を行うようにしても差し支えない。
【００８８】
（第四の実施形態）
本発明の第四の実施形態について以下に説明する。
【００８９】
第三の実施形態で説明した大電圧部のデータと小電圧部のデータを結合させる方式の場合、両者の境界電圧の設定を手動で行えば、次のような不都合が生じる可能性がある。大電圧部データの測定下限電圧が低すぎる場合、ノイズに埋もれる領域まで測定するようにしてしまうと、最終的に図１０のような波形になる。このようになった場合は、再測定が必要で二度手間になるという課題がある。
【００９０】
この課題を解決するためには、境界電圧を自動決定する処理を追加すればよい。
【００９１】
図１１を用いて具体的なフローを説明する。このフローは第三の実施形態で説明した図９のフローの改善版である。
【００９２】
測定条件入力２０を機能の異なる測定条件入力３０に変更し、そして、大電圧部データ格納部２２と小電圧部データ測定部１７の間に小電圧部測定条件決定部３１を挿入している。この２ヶ所についてのみ説明する。
【００９３】
測定条件入力３０では、大電圧部測定の上限電圧と、電圧ステップ、そして、小電圧部測定の下限電圧と電圧ステップを入力する。
【００９４】
大電圧部測定の下限電圧については、ここでは０Ｖに固定設定しておく。ただし、ノイズに埋もれるような測定条件であればよく、０Ｖである必要はない。
【００９５】
小電圧部測定条件決定部３１では、大電圧部データ格納部２２に格納されたデータに対してノイズに埋もれることなく測定できている下限電圧を見つける。そして、この下限電圧を境界電圧として設定する。境界電圧のＮ倍の値を次に行う小電圧部データ測定部１７の上限電圧とする。
【００９６】
ノイズに埋もれることなく測定できている下限電圧を見つけるアルゴリズムを次に説明する。
【００９７】
抵抗測定でノイズに埋もれる領域に入ると、測定波形は大きく上下に振動する。一方、正常に測定できている範囲では、多少のノイズは含むものの、滑らかな変化をする。したがって、まず、周辺複数点（例えば３点）の移動平均を求める。
【００９８】
次に、電圧が高い方から順に移動平均と測定値の差を求め、差が所定の量以内であれば正常とし、差が所定の量を超えれば異常とする。
【００９９】
所定のデータポイント数にわたり連続で異常となった場合は、すでにノイズに埋もれているので、２点あるいはそれ以上連続で正常であった最後の点をノイズに埋もれることなく測定できている下限電圧とする。
【０１００】
このようにすれば、大電圧部と小電圧部の境界電圧を自動的に決定でき、不適切な条件設定による再測定を未然に防止できる。
【産業上の利用可能性】
【０１０１】
本発明の抵抗測定方法・装置は、微小な電圧条件における抵抗測定方法・装置等として有用である。専用抵抗ＴＥＧとデータ処理装置を有しているとなおよい。
【図面の簡単な説明】
【０１０２】
【図１】本発明の抵抗測定方法の概要説明図
【図２】本発明の実施の形態で用いる抵抗素子の直列抵抗体
【図３】非シリサイドポリシリコン抵抗を用いた同一抵抗の説明図（(ａ)典型例。(ｂ)シリサイド部が異なるレイアウト例。(ｃ)コンタクト位置およびシリサイド部が異なるレイアウト例。(ｄ)コンタクト数が異なるレイアウト例。）
【図４】本発明の第一の実施形態における微小な電圧条件での抵抗測定フロー
【図５】本発明の第一の実施形態における直列抵抗体の抵抗データから単体抵抗の抵抗データへの変換方法の説明図（（ａ）直列抵抗体の抵抗実測データのイメージグラフ。（ｂ）単体抵抗の抵抗実測データへの変換後のイメージグラフ。）
【図６】本発明の第一の実施形態における外部配線を用いて直列接続した図
【図７】本発明の第三の実施形態における大電圧部と小電圧部のデータのデータ結合の説明図（（ａ）小電圧部データのイメージグラフ。（ｂ）大電圧部データのイメージグラフ。（ｃ）大電圧部と小電圧部のデータのデータ結合のイメージグラフ。）
【図８】本発明の第三の実施形態における単体抵抗測定を可能とするＴＥＧの説明図（（ａ）左端を単体抵抗測定用にしたＴＥＧ。（ｂ）各抵抗間にパッドを配置したＴＥＧ。）
【図９】本発明の第三の実施形態における大電圧部と小電圧部のデータのデータ結合する抵抗測定フロー
【図１０】本発明の第四の実施形態の背景にある不適切な境界電圧設定での測定例
【図１１】本発明の第四の実施形態における境界電圧設定を自動化した抵抗測定フロー
【図１２】従来技術における四端子測定法の説明図
【図１３】従来方法での抵抗測定結果
【符号の説明】
【０１０３】
１  Ｒn（単体抵抗Ｒ1のＮ個の直列抵抗体）
２  配線
３  パッド
４  ポリシリコン抵抗のシリサイド部
５  ポリシリコン抵抗の非シリサイド部
６  コンタクト
７  電流計
８  電流源
９  電圧計
１０  被測定抵抗セット
１１  測定条件入力
１２  測定
１３  一次測定データ格納部
１４  データ変換部
１５  小電圧部データ格納部
１６  データ出力
１７  小電圧部データ測定部
２０  測定条件入力
２１  大電圧部データ測定部
２２  大電圧部データ格納部
２３  データ結合
２４  最終データ格納部
２５  データ出力
３０  測定条件入力
３１  小電圧部測定条件決定部
【図１】
2005164524.tif 000003
【図２】
2005164524.tif 000004
【図３】
2005164524.tif 000005
【図４】
2005164524.tif 000006
【図５】
2005164524.tif 000007
【図６】
2005164524.tif 000008
【図７】
2005164524.tif 000009
【図８】
2005164524.tif 000010
【図９】
2005164524.tif 000011
【図１０】
2005164524.tif 000012
【図１１】
2005164524.tif 000013
【図１２】
2005164524.tif 000014
【図１３】
2005164524.tif 000015