(57)【要約】    【課題】並列の画像処理回路に異常が生じた場合に、スループットを低下させることなく画像処理を行える画像処理装置の提供。    【解決手段】ウエハ表面の画像データの分配を行う画像分配回路100と、並列に画像データの処理を行う複数の画像処理回路103を備えた画像処理装置において、画像処理回路103に冗長性を持たせる（回路103eを予備）。また、画像分配回路100に画像分割先レジスタ200と、画像分配回路の画像データの分割先を任意に制御する制御回路102を設けている。画像処理回路103に入力される画像データは、転送画像ブロックにおけるデータ語数はブロック毎に均一で、かつ予め入力データ語数は分かっている。【選択図】図１
2005274384.tif 000002
【特許請求の範囲】
【請求項１】
ウエハ表面等の画像データの分配を行う画像分配回路と、並列に画像データを処理する複数の画像処理回路を備えた画像処理装置において、
前記画像処理回路に冗長性を持たせると共に、前記画像分配回路に画像データの分割先を指示する画像分割先レジスタと、前記画像分配回路の画像データの分割先を任意に制御する制御回路とを設けたことを特徴とする画像処理装置。
【請求項２】
請求項１において、前記画像処理回路の動作情報を前記画像分配回路に記憶し、前記動作情報に異常があるとき前記制御回路が前記分割先レジスタの分割先を他の冗長の画像処理回路に動的に変更することを特徴とする画像処理装置。
【請求項３】
請求項1において、前記画像分配回路に画像データを一時記憶する画像記憶メモリが接続されていることを特徴とする画像処理装置。
【請求項４】
請求項１において、前記画像処理回路に分割される前記画像データはブロック毎のデータ語数が均一で、かつ予め入力データ語数が分かっていることを特徴とする画像処理装置。
【請求項５】
ウエハ表面を検査する画像処理装置を備えるウエハ外観検査装置であって、
前記画像処理装置が、ブロック毎にデータ語数が均一の画像データを入力して分配を行うと共に画像分割先レジスタを有する画像分配回路と、前記分配される画像データを並列に処理すると共に処理回路に冗長性を持たせた画像処理回路と、前記画像処理回路の動作情報に応じて前記画像分割先レジスタの画像データの分割先を任意に制御する制御回路とを設けたことを特徴とするウエハ外観検査装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウエハ等の外観検査装置における画像処理装置に関する。
【背景技術】
【０００２】
従来、画像データを複数の処理回路によって並列処理させる方式として、特許文献１や２がある。特許文献１は、センサから取り込んだ画像を複数に順次分割し、比較回路によって画像処理をさせる。しかし、装置全体の安定動作についての考慮がなく、画像処理回路や比較回路の一部が異常動作をした場合に、装置全体を再起動しなければならなかった。
【０００３】
これに対し、特許文献２は、複数の処理回路の動作状態に応じて、画像データの分割先を変更し、複数の処理回路のどれか一つが停止したとしても、装置を停止することなく並列データ処理を続けることができる。ただし、入力される画像データの語数は任意（不均一）である。
【０００４】
【特許文献１】特開平6−325162号公報
【０００５】
【特許文献２】特開平10−162130号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記特許文献２の技術は、プロセッサユニットに異常がある場合も装置を停止することなく並列画像処理はできるが、画像処理のスループットが低下する問題がある。また、入力される画像データの語数が均一の場合についての考慮がない。
【０００７】
本発明の目的は、従来技術の問題点に鑑み、ウエハ表面などの画像を検査するために並列の画像処理回路に異常がある場合に、スループットを低下させることなく、連続した画像処理を行える画像処理装置及びウエハ外観検査装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成する本発明は、ウエハ表面の画像データの分配を行う画像分配回路と、並列に画像データの処理を行う複数の画像処理回路を備えた画像処理装置において、前記画像処理回路に冗長性を持たせ、前記画像分配回路に画像分割先レジスタと、前記画像分配回路の画像データの分割先を任意に制御する制御回路とを設けたことを特徴とする画像処理装置である。
【０００９】
前記画像処理回路に入力される転送画像データは、データサイズαとデータサイズβのように、予め分っているデータサイズと転送画像ブロック数によって分割され、同一データサイズの画像データが連続して入力される。そして、データサイズαによる複数の処理回路による処理が終了すると、データサイズβによる処理が行われ、データサイズβが終了すると再びデータサイズαが始まる。このような画像データとしては、たとえばウエハ表面の外観検査がある。
【００１０】
また、予備の画像処理回路を有し、予め指定された均一の画像データを前記予備以外の複数の画像処理回路に分担して処理する。画像処理回路に異常が発生した場合は、前記制御回路は前記画像分割先レジスタを介して分割先を前記予備の画像処理回路に変更する。
【発明の効果】
【００１１】
本発明によれば、所定の範囲毎に各ブロックのデータ語数が均一で、画像データの分配先を任意の画像処理回路に機械的に変更できる。従って、複数の画像処理回路の一部が異常停止した場合は予備の画像処理回路に分配先を変更することで、画像処理装置を停止することなく、かつスループットを低下させることなく検査を続行できる。これによって、検査装置の効率を向上させる効果がある。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について図面を参照しながら説明する。図１は一実施例による画像処理装置の機能ブロックを示す。本実施例の画像処理装置はシリコンウエハの表面を検査するための外観検査装置用であって、１枚の画像処理基板１０によって構成されている。
【００１３】
本発明の画像処理回路に入力される画像データは、転送画像ブロック単位に各ブロックのデータ語数が均一で、かつ予め入力データ語数が分かっている。このような画像データについて、ウエハ表面の外観検査を例に説明する。
【００１４】
図２はウエハ表面の分割画像を示す説明図で、データサイズαとデータサイズβの２つの画像データサイズによりウエハ表面を分割している。ウエハの大小により、データサイズが均一な範囲の現れ方が異なる。出来るだけ広いウエハをスキャンするために、データサイズの変更に伴い、データを均一にする領域も変更されるためである。
【００１５】
本実施例では、なるべく多くの面積を走査対象とするために、適宜画像データサイズを変更しながらウエハ表面を分割する。この例では、まずデータサイズαでウエハの走査エリア１〜７９まで（α＝７９ブロック）ウエハ表面を等分割し、データサイズβで走査エリア８０〜９４まで（β＝１５ブロック）ウエハ表面を等分割する。さらに、データサイズαで走査エリア９５〜１０４まで（α＝１０ブロック）ウエハ表面を等分割し、最後にデータサイズβで走査エリア１０５〜１１５まで（β＝１１ブロック）ウエハ表面を等分割している。図２の下部に転送データのデータサイズと転送画像ブロック数を示している。
【００１６】
転送されるデータは、所定の範囲では画像データの語数がブロック毎に均一で、同一データサイズの画像データが連続して入力されるようになっている。後述するように、この分割処理は画像処理回路が画像処理を開始する前に装置の起動シーケンスによって設定される。従って、本発明で画像処理回路に入力される画像データの画像データサイズα・βと転送画像ブロック数は、事前に画像処理回路側に設定される。
【００１７】
画像処理基板１０は、入力画像データ線ｇと出力画像データ線ｆにて上位のシステムと接続されており、データ線ｇで入力された画像データを取り込む画像分配回路１００と、入力された画像を一時保存する画像記憶メモリ１０１を備える。
【００１８】
画像分配回路１００は入力画像データを複数の画像処理回路１０３a〜１０３eに分割して転送する。画像処理回路１０３a〜１０３eは、画像の欠陥検出や位置補正などの画像処理を行った後、出力画像データ線fにより並列に出力する。なお、本実施例における並列画像処理回路１０３は、入力されるブロック毎の画像データサイズと転送画像ブロック数が予め分かっているケースに適用される。
【００１９】
画像処理回路１０３a〜１０３eは予備の画像処理回路（たとえば１０３e）を持たせ、画像処理回路１０３のいずれか一つに異常を来たした場合に、画像分配回路１００は予備の画像処理回路１０３eに画像データの分配先を切り替えることで処理を続行する。
【００２０】
制御回路１０２は、画像分配回路１００と制御線eにて接続されており、画像処理回路１０３a〜１０３eの動作状態に応じて画像分配回路１００を制御し、異常のある画像処理回路への分配を停止する。また、画像分配回路１００と制御回路１０２とは互いに独立して動作しており、異常停止時のレジスタ設定及び動作情報ｄのリードは画像分配回路が動作している間も、任意に行うことが出来る。
【００２１】
画像分配回路１００と画像記憶メモリ１０１とは、それぞれ書き込みデータ線ａと読み込みデータ線ｂが並列に接続されている。画像分配回路１００と画像処理回路１０３a〜１０３eは、それぞれ並列に画像データ線ｃにて接続されており、画像処理回路１０３a〜１０３eはそれぞれ独立して動作する。
【００２２】
図３Ａ，Bは画像処理装置の動作タイミングを示す。画像処理基板１０内にある画像記憶メモリ１０１は画像データの書き込みと同時に読み込みが行える。図３Ａでは、画像データD1の画像記憶メモリ１０１へのデータの書き込みは、画像分配回路１００が画像データD1を読み込む前に書き込まれる。次に、画像データD2も同様のタイミングで画像記憶メモリ１０１に書き込まれる。これによって、画像記憶メモリ１０１は画像データを一時記憶するバッファとして機能する。従って、図３Bに示すように、処理すべき画像データD１の書き込みタイミングが一時的に遅れても、再び画像データD1の書き込みをリトライすることで、連続して画像処理を行うことが出来る。
【００２３】
画像処理回路１０３ａから１０３ｅには、画像処理プログラムをロードするためのプログラムロード線ｈを有する。画像処理回路１０３ａから１０３ｅは、画像処理装置が起動するときに、必要な画像処理プログラムをロードする。これによって、画像処理基板１０を複数の画像処理方法に対応させることが出来る。
【００２４】
これとは別に、画像分配回路１００と画像処理回路１０３a〜１０３eは動作情報線ｄにて接続されており、画像処理回路１０３からは動作情報線ｄによって動作情報ｄが画像分配回路１００に対して送信される。
【００２５】
入力される画像データは、転送画像ブロック毎にデータサイズがα、βといった均一データで、サイズα、βのデータが、転送画像ブロックα、βだけまとまって連続して入力される。同一ブロック内の画像データＤ１−D４は、サイズは同じで内容が異なる。画像処理装置の動作の詳細は後述する。
【００２６】
図４は画像分配回路の構成を示す。画像分配回路１００は画像処理回路１０３a〜１０３eと情報線ｃで並列に接続されている。画像分配回路１００はその内部に画像処理回路操作状態レジスタ２０４を有し、画像処理回路１０３a〜１０３e毎にその動作状態情報ｄを逐次記憶する。また、禁止画像分配先レジスタ２００を設け、これを画像分配回路１００に接続されている制御回路１０２が任意の禁止画像分配先に転送を禁止したい画像処理回路の番号を指定する。これによって、複数ある画像処理回路のどれか一つが故障した場合でも、任意に禁止画像転送先を変更できるようにしている。
【００２７】
画像分配回路１００と接続する制御回路１０２は、画像処理回路操作状態レジスタ２０４から個々の画像処理回路１０３a〜１０３eの動作情報ｄから動作状態を逐次モニタし、画像処理回路３０３の何れかの動作に異常がある場合は、禁止画像分配先レジスタ２００に当該画像処理回路の番号を指定する。
【００２８】
これによって、複数ある画像処理回路のどれか一つが故障した場合に、任意に禁止画像転送先を変更できるので、異常のある画像処理回路３００に画像データの分配を禁止し、装置全体を再起動することなく連続して画像処理を行える。画像処理回路１０３a〜１０３eにて処理された出力画像は、並列の出力画像データ線ｆを経由して出力される。
【００２９】
さらに画像分配回路１００には、アクセスイネーブルレジスタ２０１、転送画像データサイズレジスタ２０２、転送画像ブロック数レジスタをそれぞれ有している。
【００３０】
図５にアクセスイネーブルレジスタのビット割り付けを示す。アクセスイネーブルレジスタ２０１の初期値は０で、レジスタの変更禁止を意味する。禁止画像分配先レジスタ２００を変更したい場合は、予めアクセスイネーブルレジスタ２０１のビット０に1をセットする。なお、ビット１は転送画像データサイズのイネーブルビット、ビット２は転送画像ブロック数のイネーブルビットである。
【００３１】
図6に禁止画像分配先レジスタのビット割り付けを示す。禁止画像分配先レジスタ２００は、転送を禁止したい画像処理回路の回路番号（001）B〜（101）Bをセットすることによって、セットされた画像処理回路への画像分配動作を禁止する。たとえば、初期値を（101）Bとセットすることで、画像処理回路１０３eに転送を禁止する。また、画像処理回路の１０３aが異常停止した場合、このレジスタに（001）Bをセットすることで、画像処理回路１０３aへの画像分配動作を禁止する。
【００３２】
図７に転送画像データサイズレジスタのビット割り付けを示す。転送画像データサイズレジスタ２０２の初期値は不定なので、画像転送の前に設定を行う必要がある。このレジスタは、転送画像データサイズ（画像処理するデータサイズ）をバイト単位で指定する。例えば処理する画像データの転送画像データサイズが１MBの場合は、（100000）Hをセットする。
【００３３】
図８に転送画像ブロック数レジスタのビット割り付けを示す。転送画像ブロック数レジスタ２０３の初期値は不定なので、画像転送の前に設定を行う必要がある。このレジスタは、転送画像ブロック数を指定するもので、転送画像データサイズを１ブロックとして、そのブロック数を示し、同一データサイズの画像データを連続して処理する画像データの個数である。例えば１ｋブロックの連続画像処理を行う場合は、（400）Hをセットする。転送画像データサイズレジスタ２０２、転送画像ブロック数レジスタ２０３のセットは、画像処理基板１０中にある制御線ｅを介して設定される。他のレジスタの設定も同様である。
【００３４】
次に画像処理装置の動作を詳細に説明する。本実施例では、入力される画像データがデータサイズα又はβのように、予め定められた均一のサイズで、それを一つの転送画像ブロックとしてα個またはβ個を連続して、画像処理回路に入力される。例えば、最初にデータサイズ１MB（データサイズα＝（100000H））のデータが1024個連続して画像処理（転送画像ブロックα＝(400)H）される。その処理が終了したら、次にデータサイズ２MB（データサイズβ＝(200000)H）のデータが2048個連続して画像処理（転送画像ブロックβ＝(800)H）される。
【００３５】
図９は画像処理回路動作状態レジスタのレジスタ構造を示す。画像処理回路動作状態レジスタ２０４は画像処理回路１０３の個数分だけ設けている。個々のレジスタ１００１ａ〜１００１ｅは画像処理回路１０３ａ〜１０３ｅにそれぞれ対応する。各レジスタには各画像処理回路１０３からの動作情報ｄ（ｄ＝１、２）が逐次記憶される。
【００３６】
図３Ａに示すように、並列画像処理装置は均一データ（データサイズα／β）を連続したブロック数（転送画像ブロックα／β）だけ纏まってデータ処理を行う。その際に、各画像処理回路１０３a〜１０３eは、画像データ入力時や画像データ処理開始時など、予め定めたタイミングで、動作情報ｄを画像処理回路動作状態レジスタ２０４に対して順に書き込んでおく。たとえば、画像処理回路１０３a〜１０３eが画像データを受け取る際には、画像データが転送画像ブロックαの時は動作情報ｄ＝１を、転送画像ブロックβの時はｄ＝２を順番に、画像処理回路動作状態レジスタ２０４に１・２・のように書き込む。
【００３７】
制御回路１０２は、画像分配回路１００の画像処理回路動作状態レジスタ２０４を逐次読み込み、その動作状態情報ｄの並びが１・２・と規則的に並んでいるかどうかを確認し、画像処理回路１０３a〜１０３eが正常に動作しているかどうかを検査する。制御回路１０２は画像処理回路１０３a〜１０３eが一回処理を行う間に数回（この場合は４回）、画像処理動作状態レジスタ２０４をリードする。従って画像処理回路１０３a〜１０３ｄのうちのいずれかが停止した場合でも、異常停止を見落とすことなく異常停止処理を行うことができる。
【００３８】
図１０は画像処理装置の動作を示すフローチャートである。まず、装置の起動シーケンスにより、上述したように装置のプログラムがロードされる（ｓ１０１）。次に、ウエハ表面をデータサイズが同じブロックに分割し、ウエハ表面走査エリアを設定する（ｓ１０２）。次に画像分配シーケンス（ｓ１０３−ｓ１０４）に移る。この例は画像処理回路３０３a〜３０３ｄが動作している場合の画像分配シーケンスで、画像データサイズα＝256B、β＝512Bとし、転送画像ブロックα＝1024、β＝2048として説明する。
【００３９】
図３Ａに示すように、レジスタ設定のタイミングは、レジスタ設定中にデータ処理が中断しないようにするために、予めデータ処理を行う前に設定を行う。例えば、転送画像ブロックαの第一データＤ１の処理を行う前にレジスタ設定Ｓ１（画像データサイズ＝256B、転送画像ブロック＝1024）を行う。また、データサイズαの最終画像データＤ４の処理中に、再びレジスタを設定Ｓ２（画像データサイズ＝512B、転送画像ブロック＝2048B）を行う。画像分配回路１００は、データサイズα、データサイズβのデータ処理を行う前に、設定されたレジスタを読み込み、データ分配を行う。これによって、レジスタ設定を行ったとしても、レジスタ設定自体は、データ処理中に行われるので、データ処理を中断することが無い。
【００４０】
以下、画像分配シーケンスをより詳細に説明する。まず、データサイズαの画像処理を開始する際に、各レジスタの設定を行う（ｓ１０３）。レジスタ設定タイミングは、前述した通り、予め必要なレジスタ設定を事前に行う。
【００４１】
図１１は各レジスタの設定処理の手順を示す。まず、アクセスイネーブルレジスタ２０１に７Hをセットし（s1301）、禁止画像分配先レジスタ２００、転送画像データサイズレジスタ２０２、転送画像ブロック数レジスタ２０３が変更可能となるようにする。その後、禁止画像分配先レジスタ２００に５Hをセットし（s1302）、転送画像データサイズレジスタ２０２にデータサイズ256Bを設定し（s1303）、転送画像ブロック数レジスタ２０３にデータの転送個数128ブロックを設定する（s1304）。
【００４２】
一連の設定が終了すると、画像分配回路１００は画像処理回路１０３aから１０３dまで順次画像データの分配を行い、データ処理を開始する（ｓ１０４）。制御回路１０２は画像処理回路１０３a〜１０３dが画像処理をしている最中に、画像処理回路動作状態レジスタ２０４を逐次監視し、動作状態情報ｄの並びをチェックする（s1041）。もし、この時に動作状態情報ｄの並びに不規則性が見られたら、後述する異常処理（s1042）を行う。
【００４３】
画像分配回路１００は、画像をブロック単位で転送するが、画像転送ブロックαの最終データＤ４の処理になると(s1043)、各レジスタをデータサイズβの処理シーケンスに向けて設定し（s1044）、データサイズβの処理シーケンスを上記と同様に行う。
【００４４】
図１２は画像処理回路に異常が発生した時のタイムチャートを示す。動作状態情報ｄ＝１を出力する時で、かつ転送画像ブロックαの処理をしている最中に、画像処理回路１０３dが異常停止をした場合である。
【００４５】
画像処理回路１０３dが異常停止した場合、転送画像ブロックＤ４の処理が開始されないので、対応する画像処理回路動作状態レジスタ1001dの動作情報ｄにはｄ＝１が書き込まれない。そのため、制御回路１０２で画像処理動作状態レジスタ２０４の並びを検査すると、レジスタ1001dの並びの異常を検出する。そこで、制御回路１０２は画像処理回路の分配先を異常停止した画像処理回路１０３dから予備の画像処理回路１０３eへ変更する。この異常処理のために画像データ分配先変更処理が入るために、転送画像ブロック一つ分の処理時間だけ、処理サイクルが遅延する。但し、転送画像ブロックβ以降の処理では、予備の画像処理回路１０３eによる画像処理を行うために、画像データ分配先変更処理の必要はなく、処理サイクルの遅延が発生することは無い。
【００４６】
次に、画像処理回路が異常停止した時の詳細な動作を説明する。例として、画像処理回路３０３dが転送画像ブロックαの処理中に異常停止した場合の動作について説明する。
【００４７】
図１３Ａは画像処理回路のエラー監視処理のフローを示す。この処理は、図１０の処理ステップs1041に相当する。制御回路１０２は画像分配回路１００内の画像処理回路動作状態レジスタ２０４を読み出し、レジスタ1001a〜1001eの並びの監視を行う。そのとき、制御回路１０２は、図１４に示す画像処理回路動作状態レジスタ２０４のレジスタ1001dの並びの整合性を検証し、目的の動作情報ｄの１が書き込まれていないことから、画像処理回路１０３dの異常停止を検出する。
【００４８】
レジスタ1001dの並びに異常が見つかると、処理フローは図１３B（図１０の処理ステップs1042）の（４）へと遷移し、制御回路１０２はアクセスイネーブルレジスタ２０１に１Hをセットし、禁止画像分配先レジスタ２００に４Hをセットする。これにより、画像処理回路１０３dの画像分配動作が禁止され、分配先は予備の画像処理回路１０３eへ切り替えられる。この時、画像分配先の切り替え作業に画像データ１ブロック分の時間を要する。画像処理回路１０３dが処理できなかったデータD4は画像処理回路１０３eにて処理を行う。
【００４９】
以降の転送画像ブロックβの処理では、画像処理回路の分配先変更処理は入らず、画像処理回路１０３a〜１０３c及び１０３eにて画像処理を継続する。並列画像処理回路としては、画像処理回路１０３dが異常停止しても、処理する画像処理回路の数は変わらないため、スループットを落とさない。かつ、画像処理装置全体を停止することなく、画像処理の継続が可能である。
【００５０】
また、本画像処理回路は、データサイズ最適化アルゴリズムが不要で、且つ、データサイズが一定なためデータの転送時間（図３の画像データの画像メモリライトタイミング参照）が一定なため、画像処理プログラムを組む際の並列化のスケジューリングが容易である。また、画像分配回路には、分配動作に関係する回路のみ搭載すればよいので、論理が容易で且つ回路規模も縮小できる。
【図面の簡単な説明】
【００５１】
【図１】本発明の一実施例による画像処理装置の概略構成を示すブロック図。
【図２】ウエハ表面の分割画像を示す説明図。
【図３Ａ】一例による画像処理装置の動作を示すタイミングチャート。
【図３Ｂ】他の例による画像処理装置の動作を示すタイミングチャート。
【図４】画像分配回路のレジスタを示す構成図。
【図５】アクセスイネーブルレジスタの内部ビット割付けを示した説明図。
【図６】禁止画像分配先レジスタの内部ビット割付けを示した説明図。
【図７】転送画像データサイズレジスタを示した説明図。
【図８】転送画像転送画像ブロック数レジスタ示した説明図。
【図９】画像処理回路動作状態レジスタの蓄積状態を示した説明図。
【図１０】画像処理回路の処理シーケンスを示したフローチャート。
【図１１】画像処理回路の処理シーケンスのデータ設定処理のフローチャート。
【図１２】画像処理回路が異常の場合のタイミングチャート。
【図１３Ａ】画像処理回路の処理シーケンスのエラー監視処理のフローチャート。
【図１３Ｂ】画像処理回路の処理シーケンスのエラー処理を示すフローチャート。
【図１４】画像処理回路が異常の場合の画像処理回路動作状態レジスタの説明図。
【符号の説明】
【００５２】
10…画像処理基板、100…画像分配回路、101…画像記憶メモリ、102…制御回路、103，103a−103e…画像処理回路、200…禁止画像分配先レジスタ、201…アクセスイネーブルレジスタ、202…転送画像データサイズレジスタ、203…転送画像ブロック数レジスタ、204…画像処理回路動作状態レジスタ、1001a−1001e…画像処理回路動作状態メモリ。
【図１】
2005274384.tif 000003
【図２】
2005274384.tif 000004
【図３Ａ】
2005274384.tif 000005
【図３Ｂ】
2005274384.tif 000006
【図４】
2005274384.tif 000007
【図５】
2005274384.tif 000008
【図６】
2005274384.tif 000009
【図７】
2005274384.tif 000010
【図８】
2005274384.tif 000011
【図９】
2005274384.tif 000012
【図１０】
2005274384.tif 000013
【図１１】
2005274384.tif 000014
【図１２】
2005274384.tif 000015
【図１３Ａ】
2005274384.tif 000016
【図１３Ｂ】
2005274384.tif 000017
【図１４】
2005274384.tif 000018