(57)【要約】【課題】  積層型セラミック電子部品の積層体を構成する複数のセラミック層の厚みが互いに異なるとき、セラミック層を貫通するビアホール導体の高さ方向寸法が異なってくるが、ビアホール導体の高さ方向寸法が大きくなるほど、これを形成するための導電性ペーストの充填が困難となり、他方、ビアホール導体の断面寸法が大きくなるほど、導電性ペーストの充填後の欠落が生じやすい。【解決手段】  厚みのより厚いセラミック層３２、３５を貫通するビアホール導体３８，３９，４４，４５の断面寸法を、厚みのより薄いセラミック層３３，３４を貫通するビアホール導体４０〜４３の断面寸法より大きくする。厚みのより薄いセラミック層３３，３４には、コンデンサを設け、これらセラミック層３３，３４は、積層体３７の内部に配置する。【選択図】  図１
2005175504.tif 000002
【特許請求の範囲】
【請求項１】
第１のセラミック層および前記第１のセラミック層より厚みの薄い第２のセラミック層を含む複数の積層されたセラミック層をもって構成される積層体を備え、前記セラミック層の特定のものに関連して配線導体が設けられ、前記配線導体は、特定の前記セラミック層を貫通する貫通孔への導電性ペーストの充填によって形成されるビアホール導体と前記セラミック層の主面に沿って延びる導体膜とを備える、積層型セラミック電子部品であって、
前記ビアホール導体は、断面寸法が互いに異なる第１および第２のビアホール導体を含み、前記第１のビアホール導体の断面寸法は、前記第２のビアホール導体の断面寸法より大きく、
前記第１のビアホール導体は、前記第１のセラミック層を貫通するように延び、前記第２のビアホール導体は、前記第２のセラミック層を貫通するように延び、
前記第２のセラミック層にはコンデンサが設けられており、かつ、前記第２のセラミック層は、前記積層体の内部に配置されている、
積層型セラミック電子部品。
【請求項２】
すべての前記ビアホール導体について、厚みのより厚い前記セラミック層を貫通するように延びる前記ビアホール導体の断面寸法は、厚みのより薄い前記セラミック層を貫通するように延びる前記ビアホール導体の断面寸法より大きい、請求項１に記載の積層型セラミック電子部品。
【請求項３】
同じ前記セラミック層を貫通するように延びる複数の前記ビアホール導体は、互いに同じ断面寸法を有する、請求項１または２に記載の積層型セラミック電子部品。
【請求項４】
前記ビアホール導体の高さ方向寸法をＨ、同じく径方向寸法をＤとしたとき、Ｈ／Ｄで表わされるアスペクト比が、０．１〜３．０となるように選ばれる、請求項１ないし３のいずれかに記載の積層型セラミック電子部品。
【請求項５】
複数の前記セラミック層は、互いに同じ誘電率を有する、請求項１ないし４のいずれかに記載の積層型セラミック電子部品。
【請求項６】
第１のセラミックグリーンシートおよび前記第１のセラミックグリーンシートより厚みの薄い第２のセラミックグリーンシートを含む複数のセラミックグリーンシートを用意する工程と、
少なくとも前記第１および第２のセラミックグリーンシートの各々を貫通するように貫通孔を設ける工程と、
前記貫通孔内にビアホール導体を形成するため、導電性ペーストを前記貫通孔に充填する工程と、
前記第１および第２のセラミックグリーンシートを含む複数のセラミックグリーンシートを積層することによって生の積層体を得る工程と、
前記生の積層体を焼成する工程と
を備え、
前記貫通孔を設ける工程において、前記第１のセラミックグリーンシートに設けられる第１の貫通孔の断面寸法は、前記第２のセラミックグリーンシートに設けられる第２の貫通孔の断面寸法より大きくされ、
前記複数のセラミックグリーンシートを積層することによって生の積層体を得る工程において、前記第２のセラミック層が前記生の積層体の内部に配置され、かつ、前記第２のセラミック層にコンデンサが設けられるように、複数の前記セラミックグリーンシートが積層される、
積層型セラミック電子部品の製造方法。
【請求項７】
請求項１ないし５のいずれかに記載の積層型セラミック電子部品と、前記積層型セラミック電子部品を実装する配線基板とを備える、電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、積層型セラミック電子部品およびその製造方法、ならびにこのような積層型セラミック電子部品を備える電子装置に関するもので、特に、積層型セラミック電子部品に備えるビアホール導体の寸法面での改良に関するものである。
【背景技術】
【０００２】
この発明にとって興味ある積層型セラミック電子部品は、多層セラミック基板とも呼ばれるもので、複数のセラミック層をもって構成される積層構造を有する積層体を備えている。
【０００３】
この積層体に備えるセラミック層の特定のものに関連して配線導体が設けられ、これをもって所望の回路を構成するようにされている。配線導体としては、特定のセラミック層を貫通するように延びるビアホール導体やセラミック層の主面に沿って延びる導体膜等があり、導体膜としては、積層体の内部に形成される内部導体膜および積層体の外表面上に形成される外部導体膜がある。
【０００４】
また、積層体の内部には、コンデンサ、インダクタ、トリプレート構造、および／またはマイクロストリップラインのような受動素子が内蔵されることがある。上述したビアホール導体の一部や内部導体膜の一部は、このような内蔵素子を構成するために用いられる。また、積層体の外部には、半導体ＩＣチップのような能動素子や、必要に応じて受動素子の一部が搭載されることがある。上述した外部導体膜の一部は、このような搭載素子を電気的に接続するための端子として機能する。
【０００５】
また、上述のように複合化された積層型セラミック電子部品は、適宜の配線基板上に実装され、所望の電子装置を構成するように用いられる。上述した外部導体膜の一部は、このように積層型セラミック電子部品を配線基板上に実装するにあたって、配線基板への電気的接続のための端子として機能する。
【０００６】
このような積層型セラミック電子部品は、たとえば、移動体通信端末機器の分野において、ＬＣＲ複合化高周波部品として用いられたり、コンピュータの分野において、半導体ＩＣチップのような能動素子とコンデンサやインダクタや抵抗のような受動素子とを複合化した部品として、あるいは単なる半導体ＩＣパッケージとして用いられたりしている。
【０００７】
より具体的には、積層型セラミック電子部品は、ＰＡモジュール基板、ＲＦダイオードスイッチ、フィルタ、チップアンテナ、各種パッケージ部品、複合デバイス等の種々の電子部品を構成するために広く用いられている。
【０００８】
このような積層型セラミック電子部品において、高周波化の要求に応えるため、積層体に備えるセラミック層の材料として、低誘電率の誘電体を使用することが多い。また、複数のセラミック層は、互いに同じ誘電率を有する、すなわち互いに同じ組成のセラミックから構成することが、積層体を得るための一体焼成を容易にする点で好ましい。
【０００９】
このような背景の下、前述したように、受動素子を積層体の内部に内蔵しようとするとき、受動素子の種類に応じて、セラミック層の厚みを異ならせることが行なわれている。このことを、図４ないし図６を参照して説明する。
【００１０】
図４には、内蔵素子としてのコンデンサ１が図解的に断面図で示されている。コンデンサ１は、内部導体膜をもって構成されかつセラミック層２を介してそれぞれ対向する複数のコンデンサ電極３を備えている。このようなコンデンサ１を小型でありながら大容量のものとするため、セラミック層２の厚みＴ１およびＴ２は薄くされる。
【００１１】
図５には、内蔵素子としてのトリプレート構造４が図解的に断面図で示されている。トリプレート構造４は、内部導体膜をもって構成される中心導体５と、同じく内部導体膜をもって構成されかつセラミック層６を介して中心導体５を挟むように配置される１対の接地導体７および８とを備えている。このようなトリプレート構造４において、接地導体７および８の間の距離Ｓを長くするため、セラミック層６の厚みを厚くすることが行なわれる。
【００１２】
図６には、内蔵素子としての２つのコンデンサ９および１０が図解的に断面図で示されている。このような２つのコンデンサ９および１０の各静電容量のカップリングを防止するため、コンデンサ９および１０の間に位置するセラミック層１１の厚みＴを厚くすることが行なわれる。
【００１３】
このように、積層体に内蔵素子を内蔵する場合、内蔵素子の種類に応じて、内蔵素子に関連して配置されるセラミック層にとって最適な厚みが異なってくる。そのため、積層体には、厚みの互いに異なる複数種類のセラミック層を混在させなければならない。
【００１４】
他方、積層体に備える特定のセラミック層を貫通するように延びる複数のビアホール導体にあっては、各々の断面寸法が互いに同じとされるのが一般的である。断面寸法が互いに異なる複数のビアホール導体を形成しようとする場合、ビアホール導体の形成のための加工の能率が低下するためである。
【００１５】
ビアホール導体を形成するため、たとえば、図７に示すような方法が適用されている。
【００１６】
図７を参照して、積層型セラミック電子部品の積層体に備えるセラミック層となるべきセラミックグリーンシート１２には、これを貫通するように貫通孔１３が設けられる。そして、セラミックグリーンシート１２は、吸引装置１４上に配置される。
【００１７】
吸引装置１４は、真空チャンバ１５を備え、この真空チャンバ１５内には、矢印１６で示すように、負圧が与えられる。真空チャンバ１５の開口部は、多数の微細な空気通路（図示せず。）を形成している吸引プレート１７によって閉じられる。
【００１８】
吸引プレート１７の上面には、紙または他のフィルタ材料によって構成される多孔質シート１８が配置される。この多孔質シート１８に接するように、セラミックグリーンシート１２が配置される。
【００１９】
このような状態において、真空チャンバ１５内に、矢印１６で示すように、負圧が与えられたとき、この負圧は、吸引プレート１７および多孔質シート１８を介して、貫通孔１３内に及ぼされる。
【００２０】
また、この状態において、スクリーン印刷を適用して、貫通孔１３に導電性ペースト１９を充填することが行なわれる。すなわち、スクリーン２０上に導電性ペースト１９が付与され、この導電性ペースト１９は、スクリーン２０に沿うスキージ２１の移動に伴って、スクリーン２０上で移動され、この移動の過程において、前述した負圧の作用に基づいて貫通孔１３内に埋め込まれる。この貫通孔１３内の導電性ペースト１９は、ビアホール導体２２を形成する。
【００２１】
次に、セラミックグリーンシート１２が多孔質シート１８から剥離される。なお、この剥離の前または後に、ビアホール導体２２のための導電性ペースト１９が乾燥される。
【００２２】
しかしながら、上述した剥離工程において、ビアホール導体２２を形成するために貫通孔１３に充填された導電性ペースト１９の一部が、図８に示すように、多孔質シート１８側に付着し、そのため、貫通孔１３内の導電性ペースト１９が不足することになる。そして、このような導電性ペースト１９の充填後の欠落による充填不足は、ビアホール導体２２と他のビアホール導体または導体膜といった他の配線導体との間での導通不良を引き起こす原因となる。
【００２３】
ビアホール導体２２を形成するため、図９に示すような方法が採用されることもある（たとえば、特許文献１参照）。図９において、図７に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００２４】
図９を参照して、セラミックグリーンシート１２は、キャリアフィルム２３によって裏打ちされた状態で取り扱われる。そして、貫通孔１３は、これらセラミックグリーンシート１２およびキャリアフィルム２３を貫通するように設けられる。
【００２５】
また、吸引装置１４の吸引プレート１７の上面には、図７に示した場合と同様、多孔質シート１８が配置される。上述したキャリアフィルム２３によって裏打ちされたセラミックグリーンシート１２は、多孔質シート１８に接するように配置され、キャリアフィルム２３は、このセラミックグリーンシート１２の上面側に位置される。
【００２６】
このような状態において、真空チャンバ１５内に、矢印１６で示すように、負圧が与えられ、この負圧が、吸引プレート１７および多孔質シート１８を介して、貫通孔１３内に及ぼされるとともに、キャリアフィルム２３の上面側には、導電性ペースト１９が付与される。この導電性ペースト１９は、キャリアフィルム２３の上面に沿うスキージ２４の移動に伴って、キャリアフィルム２３上で移動され、この移動の過程において、前述した負圧の作用に基づいて貫通孔１３内に埋め込まれる。
【００２７】
このようにして、図７に示したスクリーン２０を用いずに、キャリアフィルム２３をマスクとしながらキャリアフィルム２３側から導電性ペースト１９を貫通孔１３内に充填することによって、貫通孔１３内にビアホール導体２２が形成される。
【００２８】
上述の図９に示した方法が適用される場合には、キャリアフィルム２３によって裏打ちされた状態を維持したまま、セラミックグリーンシート１２の外側に向く主面上に導電性ペーストを印刷することによって、導体膜となる導電性ペースト膜が形成される。
【００２９】
このように、セラミックグリーンシート１２がキャリアフィルム２３によって裏打ちされた状態で取り扱われるのは、セラミックグリーンシート１２は、軟弱であり、これを単独で取り扱うことが極めて困難であるためであり、キャリアフィルム２３によって裏打ちされた状態で取り扱うことによって、セラミックグリーンシート１２の取り扱いを容易にするとともに、各工程でのセラミックグリーンシート１２の位置合わせを容易にし、また、ビアホール導体２２および導電性ペースト膜を形成するための導電性ペーストの乾燥時に、セラミックグリーンシート１２の収縮におけるばらつきを生じにくくすることができる。
【００３０】
しかしながら、目的とする積層型セラミック電子部品のための積層体を得るにあたっては、セラミックグリーンシート１２を含む複数のセラミックグリーンシートを積層することが行なわれるが、この積層前には、キャリアフィルム２３をセラミックグリーンシート１２から剥離しなければならない。このとき、図１０に示すように、貫通孔１３に充填された導電性ペースト１９の一部が、キャリアフィルム２３に伴われて奪われ、そのため、貫通孔１３内の導電性ペースト１９が不足してしまうことがある。
【００３１】
もちろん、図９に示した方法を採用した場合であっても、図８に示すように、セラミックグリーンシート１２を多孔質シート１８から剥離する際、貫通孔１３内の導電性ペースト１９の一部が多孔質シート１８側に付着して奪われることがある。
【００３２】
なお、貫通孔１３内での導電性ペースト１９の充填不足は、図８または図１０を参照して説明した原因によるだけでなく、以下のような場合にも生じることがある。
【００３３】
たとえば、セラミックグリーンシート１２の厚みが比較的薄い場合、貫通孔１３に充填される導電性ペースト１９の形状保持強度が比較的低くなり、そのため、セラミックグリーンシート１２の取り扱い時において、導電性ペースト１９の少なくとも一部が抜け落ちることがある。
【００３４】
また、前述したビアホール導体２２の形成の後に、導体膜となる導電性ペースト膜が、スクリーン印刷によってセラミックグリーンシート１２上に形成されることがある。この場合、スクリーン印刷において用いられるスクリーンの、セラミックグリーンシート１２側に向く面には、エマルジョン膜が形成されており、スクリーンがスキージによって押し込まれたとき、このエマルジョン膜がスキージの先端の形状に沿ってセラミックグリーンシート１２に接触し、次いで離れるように挙動する。このようなエマルジョン膜の挙動の結果、貫通孔１３に充填された導電性ペースト１９の一部は、エマルジョン膜に付着し、スクリーン側に奪われてしまうことがある。
【００３５】
なお、ビアホール導体２２の形成のために用いられる導電性ペースト１９は、電気的導通性が良好で緻密なビアホール導体２２を形成することができるように、金属成分の含有率を、導体膜の形成のために用いる導電性ペーストの場合より高くすることが行なわれている。そのため、導電性ペースト１９に含まれる樹脂成分が比較的少なくなり、その結果、導電性ペースト１９の形状保持強度が低くなり、このことが、上述したような貫通孔１３での導電性ペースト１９の充填後の欠落による充填不足をより引き起こしやすくする原因となっている。
【００３６】
上述のように、一旦、貫通孔１３に充填された導電性ペースト１９の一部が奪われてもたらされる充填不足は、貫通孔１３の断面寸法がより大きくかつ高さ方向寸法がより小さくなるほど生じやすい。したがって、貫通孔１３に充填された導電性ペースト１９が奪われにくくするため、貫通孔１３の断面寸法をより小さくかつ高さ方向寸法をより大きくすることが考えられる。しかしながら、貫通孔１３の断面寸法をより小さくしたり、高さ方向寸法をより大きくしたりする対策は、単純に採用し得るものではない。
【００３７】
すなわち、貫通孔１３の断面寸法をたとえば小さくしたとき、図７に示すようなスクリーン印刷による導電性ペースト１９を適用する場合には、スクリーン２０とセラミックグリーンシート１２との位置合わせに高い精度が要求されるばかりでなく、導電性ペースト１９が貫通孔１３内に入り込みにくくなり、このことが原因となって導電性ペースト１９の充填不足が生じたり、導電性ペースト１９の充填に長時間要したりするといった問題に遭遇することになる。特に、セラミックグリーンシート１２の厚みが厚いとき、すなわち貫通孔１３の高さ方向寸法が大きいとき、この問題はより顕著に現れる。
【特許文献１】特開平６−３２６４６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００３８】
そこで、この発明の目的は、互いに厚みが異なる第１および第２のセラミック層を含む複数の積層されたセラミック層をもって構成される積層体を備える、積層型セラミック電子部品において、上述のようなビアホール導体のための導電性ペーストの充填不足が生じにくくするための対策が講じられた、積層型セラミック電子部品およびその製造方法を提供しようとすること、ならびに、この積層型セラミック電子部品を用いて構成される電子装置を提供しようとすることである。
【課題を解決するための手段】
【００３９】
この発明は、第１のセラミック層およびこの第１のセラミック層より厚みの薄い第２のセラミック層を含む複数の積層されたセラミック層をもって構成される積層体を備え、セラミック層の特定のものに関連して配線導体が設けられ、配線導体は、特定のセラミック層を貫通する貫通孔への導電性ペーストの充填によって形成されるビアホール導体とセラミック層の主面に沿って延びる導体膜とを備える、積層型セラミック電子部品にまず向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００４０】
すなわち、ビアホール導体は、断面寸法が互いに異なる第１および第２のビアホール導体を含み、第１のビアホール導体の断面寸法は、第２のビアホール導体の断面寸法より大きくされる。そして、第１のビアホール導体は、第１のセラミック層を貫通するように延び、第２のビアホール導体は、第２のセラミック層を貫通するように延びるようにされる。
【００４１】
また、第２のセラミック層にはコンデンサが設けられており、かつ、第２のセラミック層は、積層体の内部に配置されている。
【００４２】
この発明に係る積層型セラミック電子部品において、好ましくは、すべてのビアホール導体について、厚みのより厚いセラミック層を貫通するように延びるビアホール導体の断面寸法は、厚みのより薄いセラミック層を貫通するように延びるビアホール導体の断面寸法より大きくなるように設定される。
【００４３】
また、この発明に係る積層型セラミック電子部品において、同じセラミック層を貫通するように延びる複数のビアホール導体については、互いに同じ断面寸法を有するようにされることが好ましい。
【００４４】
また、この発明に係る積層型セラミック電子部品において、ビアホール導体の高さ方向寸法をＨ、同じく径方向寸法をＤとしたとき、Ｈ／Ｄで表わされるアスペクト比は、０．１〜３．０となるように選ばれることが好ましい。なお、ビアホール導体の径方向寸法とは、ビアホール導体の断面形状が円形であるとき、円の直径の長さを言い、断面形状が正方形であるとき、正方形の辺の長さを言い、断面形状が長方形であるとき、長辺の長さを言う。
【００４５】
また、この発明は、複数のセラミック層が、互いに同じ誘電率を有するとき、すなわち互いに同じ組成を有するとき、特に有利に適用される。
【００４６】
この発明は、また、上述したような積層型セラミック電子部品を製造する方法にも向けられる。
【００４７】
この発明に係る積層型セラミック電子部品の製造方法は、第１のセラミックグリーンシートおよびこの第１のセラミックグリーンシートより厚みの薄い第２のセラミックグリーンシートを含む複数のセラミックグリーンシートを用意する工程と、少なくとも第１および第２のセラミックグリーンシートの各々を貫通するように貫通孔を設ける工程と、貫通孔内にビアホール導体を形成するため、導電性ペーストを貫通孔に充填する工程と、第１および第２のセラミックグリーンシートを含む複数のセラミックグリーンシートを積層することによって生の積層体を得る工程と、この生の積層体を焼成する工程とを備え、貫通孔を設ける工程において、第１のセラミックグリーンシートに設けられる第１の貫通孔の断面寸法は、第２のセラミックグリーンシートに設けられる第２の貫通孔の断面寸法より大きくされ、また、複数のセラミックグリーンシートを積層することによって生の積層体を得る工程において、第２のセラミック層が生の積層体の内部に配置され、かつ、第２のセラミック層にコンデンサが設けられるように、複数のセラミックグリーンシートが積層されることを特徴としている。
【００４８】
この発明は、さらに、上述したような積層型セラミック電子部品をもって構成される電子装置にも向けられる。この発明に係る電子装置は、積層型セラミック電子部品と、この積層型セラミック電子部品を実装する配線基板とを備えることを特徴としている。
【発明の効果】
【００４９】
以上のように、この発明によれば、より厚い第１のセラミック層を貫通するように延びる第１のビアホール導体の断面寸法が、より薄い第２のセラミック層を貫通するように延びる第２のビアホール導体の断面寸法より大きくされるので、ビアホール導体を形成するための貫通孔への導電性ペーストの充填を能率的にしかつ充填後の欠落を防止するといった観点から最適なビアホール導体の断面寸法とすることができ、そのため、導電性ペーストの充填不足を生じにくくすることができ、その結果、電気的導通に対する信頼性を向上させることができる。
【００５０】
また、上述したような導電性ペーストの充填後の欠落が生じた場合には、この欠落を引き起こした導電性ペーストが不所望な部分に付着して、電気的短絡の問題を引き起こしたり、搭載部品の接続不良を引き起こしたりする可能性があるが、この発明によれば、導電性ペーストの充填後の欠落を生じにくくすることができるので、これらの不都合に遭遇しにくくすることができる。
【００５１】
また、ビアホール導体のための導電性ペーストの充填不足が生じやすい場合には、このような充填不足の有無の検査を綿密に行なわなければならないが、この発明によれば、このような充填不足が生じにくいので、充填不足の有無の検査を省略または簡略化することができる。
【００５２】
また、この発明によれば、第１のセラミック層より薄い第２のセラミック層を積層体の内部に配置しながら、そこにコンデンサを設けているので、複数のセラミック層を、互いに同じ誘電率を有する誘電体から構成しても、このコンデンサを小型で高い静電容量のものとすることが容易である。
【００５３】
この発明において、すべてのビアホール導体について、厚みのより厚いセラミック層を貫通するように延びるビアホール導体の断面寸法が、厚みのより薄いセラミック層を貫通するように延びるビアホール導体の断面寸法より大きくなるようにされると、ビアホール導体の高さ方向寸法と径方向寸法との関係を決定するにあたって、前述した導電性ペーストの充填不足をより生じにくくするといった観点から、この関係を決定することが容易になり、したがって、導電性ペーストの充填不足をより確実に防止できるようになる。
【００５４】
また、ビアホール導体の高さ方向寸法をＨ、同じく径方向寸法をＤとしたとき、Ｈ／Ｄで表わされるアスペクト比が、０．１〜３．０となるように選ばれると、上述した導電性ペーストの充填不足の防止をより確実なものとすることができる。
【００５５】
また、この発明において、複数のセラミック層が、互いに同じ誘電率を有していると、すなわち互いに同じ組成を有していると、誘電率が互いに異なる複数のセラミック層を混在させる必要がないため、セラミック層を構成する材料の選択が容易になるとともに、積層型セラミック電子部品に備える積層体を得るための焼成工程での条件管理を簡易なものとすることができる。
【００５６】
この発明に係る積層型セラミック電子部品が電子装置を構成するために用いられたときには、積層型セラミック電子部品が有する高信頼性が、電子装置に対しても反映され、電子装置の信頼性を高めることができる。
【発明を実施するための最良の形態】
【００５７】
図１は、この発明の一実施形態による積層型セラミック電子部品３１を図解的に示す断面図である。
【００５８】
積層型セラミック電子部品３１は、積層された複数のセラミック層３２、３３、３４、３５および３６をもって構成される積層体３７を備えている。この積層体３７において、セラミック層３２〜３６の各厚みは互いに同じではなく、セラミック層３２および３５の各厚みが最も厚く、セラミック層３６は中間的な厚みを有し、セラミック層３３および３４の各厚みは最も薄い。最も薄いセラミック層３３および３４は、積層体３７の内部に配置されている。
【００５９】
また、セラミック層３２〜３６の特定のものに関連して種々の配線導体が設けられている。図１において図示した断面上に現れる配線導体としては、セラミック層３２を貫通するように延びるビアホール導体３８および３９と、セラミック層３３を貫通するように延びるビアホール導体４０および４１と、セラミック層３４を貫通するように延びるビアホール導体４２および４３と、セラミック層３５を貫通するように延びるビアホール導体４４および４５と、セラミック層３６を貫通するように延びるビアホール導体４６および４７とがある。
【００６０】
また、配線導体として、セラミック層３２〜３６の主面に沿って延びる導体膜があり、導体膜としては、積層体３７の内部に形成されるいくつかの内部導体膜４８と、積層体３７の外表面上に形成されるいくつかの外部導体膜４９とがある。
【００６１】
また、明確には図示しないが、最も薄いセラミック層３３および３４には、コンデンサが設けられる。
【００６２】
また、積層体３７上には、たとえばチップコンデンサのようなチップ状電子部品５０が搭載される。チップ状電子部品５０は、端子電極５１を備え、端子電極５１をたとえば半田５２によって外部導体膜４９に接合することによって、チップ状電子部品５０が積層体３７上に表面実装される。なお、バンプ電極を介しての接続、あるいはワイヤボンディングを介しての接続による電子部品が、積層体３７上に搭載されてもよい。
【００６３】
また、積層型セラミック電子部品３１は、想像線で示す配線基板５３上に実装され、所望の電子装置を構成するように用いられる。この配線基板５３への実装のため、外部導体膜４９を介しての電気的接続が適用される。
【００６４】
この実施形態に係る積層型セラミック電子部品３１は、ビアホール導体３８〜４７の各々の断面寸法が互いに同じでないことを特徴としている。すなわち、最も厚いセラミック層３２および３５において設けられるビアホール導体３８、３９、４４および４５の各断面寸法が最も大きく、中間的な厚みを有するセラミック層３６に設けられるビアホール導体４６および４７の各断面寸法は中間的な大きさを有し、最も薄いセラミック層３３および３４に設けられるビアホール導体４０、４１、４２および４３の各断面寸法は最も小さい。
【００６５】
このような断面寸法の大きさの関係は、前述の図８または図１０を参照して説明したように、貫通孔１３の断面寸法がより大きくかつ高さ方向寸法がより小さくなるほど、導電性ペースト１９の充填不足が生じやすく、この充填不足を生じにくくするためには、貫通孔１３の断面寸法をより小さくかつ高さ方向寸法をより大きくすることが有利である、との知見に基づいて決定されたものである。
【００６６】
図２には、１つのセラミック層５４を貫通するように設けられたビアホール導体５５が断面図で示されている。
【００６７】
図２を参照して、ビアホール導体５５の高さ方向寸法をＨ、径方向寸法をＤとしたとき、Ｈ／Ｄで表わされるアスペクト比が大きいほど、上述した導電性ペーストの充填後の欠落をより効果的に防止できる。しかし、ビアホール導体５５の高さ方向寸法Ｈを大きくすることによって、アスペクト比Ｈ／Ｄを大きくすると、ビアホール導体５５の形成のための貫通孔内への導電性ペーストの充填が困難になる。そのため、ビアホール導体５５の高さ方向寸法Ｈが小さいものについて、径方向寸法Ｄを小さくすることによって、アスペクト比Ｈ／Ｄを大きくしようとすることが好ましい。図１に示したビアホール導体３８〜４７の各々の寸法は、このような思想の下で設計されたものである。
【００６８】
上述したビアホール導体５５の径方向寸法Ｄは、ビアホール導体５５の断面形状が円形である場合には、この円の直径の長さを指すものであるが、ビアホール導体５５の断面形状が正方形である場合には、この正方形の辺の長さを指し、ビアホール導体５５の断面形状が長方形である場合には、この長方形の長辺の長さを指すものである。
【００６９】
また、図１において、ビアホール導体３８〜４７の各々の断面寸法は、導電性ペーストの充填後の欠落を防止するとともに、導電性ペーストの充填を困難にしないようにする観点から選ばれたものであるので、同じセラミック層を貫通するように延びる複数のビアホール導体は、互いに同じ断面寸法を有するように設計される。たとえば、セラミック層３２に設けられるビアホール導体３８とビアホール導体３９とは互いに同じ断面寸法を有し、以下同様に、ビアホール導体４０とビアホール導体４１、ビアホール導体４２とビアホール導体４３、ビアホール導体４４とビアホール導体４５、ならびにビアホール導体４６とビアホール導体４７は、それぞれ、互いに同じ断面寸法を有している。
【００７０】
前述したアスペクト比Ｈ／Ｄの適正範囲に関して、導電性ペーストの充填後の欠落の防止および導電性ペーストの充填の容易性を考慮しながら調査した結果、このアスペクト比Ｈ／Ｄは、０．１〜３．０の範囲内に選ばれることが好ましい。
【００７１】
たとえば、セラミック層（あるいはセラミックグリーンシート）の厚みが１５μｍとすると、ビアホール導体の高さ方向寸法Ｈは同じく１５μｍとなるが、ビアホール導体の径方向寸法Ｄは１５０μｍ以下に選ぶことが好ましく、セラミック層（あるいはセラミックグリーンシート）の厚みが１０μｍとすると、ビアホール導体の径方向寸法Ｄは１００μｍ以下にすることが好ましい。
【００７２】
逆に言うと、ビアホール導体の径方向寸法Ｄを２００μｍとすると、ビアホール導体の高さ方向寸法Ｈすなわちセラミック層（あるいはセラミックグリーンシート）の厚みは２０〜６００μｍにすることが好ましい。
【００７３】
なお、アスペクト比Ｈ／Ｄは、その適正値に関して、上述したように、ある幅を有しているので、すべてのセラミック層に関して、各厚み毎にビアホール導体の径方向寸法Ｄを変える必要はなく、ビアホール導体の変更は必要最小限に留める方が実用的である。
【００７４】
図１に示した積層型セラミック電子部品３１は、たとえば、次のようにして製造することができる。
【００７５】
まず、キャリアフィルム上で、セラミック層３２〜３６の各々となるべきセラミックグリーンシートが成形される。これらセラミックグリーンシートは、それぞれ、セラミック層３２〜３６の各厚みに対応する厚みを有している。次に、各セラミックグリーンシートに、貫通孔が、ドリル、パンチまたはレーザ等を適用して設けられる。貫通孔は、それぞれ、ビアホール導体３８〜４７を形成するためのものであり、その断面寸法は、ビアホール導体３８〜４７の各々の断面寸法に対応している。
【００７６】
なお、次に実施される導電性ペーストを貫通孔に充填する工程において、図７に示した方法が適用される場合には、上述の貫通孔を設ける工程の前または後にキャリアフィルムをセラミックグリーンシートから剥離する工程が実施され、図９に示した方法が適用される場合には、セラミックグリーンシートは、キャリアフィルムによって裏打ちされたままの状態で取り扱われる。
【００７７】
次に、図７に示した方法または図９に示した方法を適用して、貫通孔に導電性ペーストが充填され乾燥される。これによって、各貫通孔内にビアホール導体３８〜４７がそれぞれ形成される。
【００７８】
次に、セラミックグリーンシートの主面上に、導電性ペーストを所望のパターンで付与し乾燥することによって、導電性ペースト膜が形成される。導電性ペースト膜は、内部導体膜４８または外部導体膜４９となるものである。
【００７９】
次に、上述した複数のセラミックグリーンシートを積層することによって、生の積層体が作製される。この生の積層体は、積層型セラミック電子部品３１における積層体３７となるものである。したがって、この積層工程において、前述したように、最も薄いセラミック層３３および３４となるべきセラミックグリーンシートが生の積層体の内部に配置され、かつ、これら最も薄いセラミック層３３および３４にコンデンサが設けられるように、複数のセラミックグリーンシートが積層される。
【００８０】
なお、上述した貫通孔への導電性ペーストの充填工程において図９に示した方法が適用される場合には、このセラミックグリーンシートを積層する前の段階で、キャリアフィルムをセラミックグリーンシートから剥離することが行なわれる。
【００８１】
次に、生の積層体が焼成され、それによって、積層型セラミック電子部品３１のための積層体３７が得られる。
【００８２】
なお、図１に示した積層体３７の上面上に位置する外部導体膜４９および下面上に位置する外部導体膜４９のいずれか一方は、生の積層体を作製した後、または焼結後の積層体３７を得た後に形成されてもよい。
【００８３】
また、積層体３７を得た後、必要に応じて、積層体３７の外表面上に、印刷抵抗、電気絶縁膜およびレジスト膜等が形成され、また、外部導体膜４９上に、めっきが施される。
【００８４】
次に、積層体３７の上面上に、チップ状電子部品５０が実装される。そして、このようにして得られた積層型セラミック電子部品３１は、配線基板５３上に実装され、所望の電子装置を構成するように用いられる。
【００８５】
図３は、この発明の他の実施形態による積層型セラミック電子部品３１ａを図解的に示す断面図である。図３において、図１に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
【００８６】
図３に示した積層型セラミック電子部品３１ａは、以下の点を除いて、図１に示した積層体３７と実質的に同様の構造を有する積層体３７ａを備えている。すなわち、積層体３７ａにおいては、その上面に外部導体膜が形成されておらず、ビアホール導体３８および３９の各々の露出する端面が、そのまま、搭載部品としてのチップ状電子部品５６との接続のための端子として用いられる。
【００８７】
チップ状電子部品５６は、バンプ電極５７を備え、これらバンプ電極５７がビアホール導体３８および３９にそれぞれ接触した状態で電気的接続が達成される。
【００８８】
上述のように、ビアホール導体３８および３９の各々の露出する端面を、それぞれ、接続用端子として用いるにあたっては、ビアホール導体３８および３９の各断面寸法が大きい方が、バンプ電極５７との間での位置合わせが容易になるという点で好ましい。この実施形態では、最も厚いセラミック層３２に設けられるビアホール導体３８および３９が最も大きい断面寸法を有していることになるので、ビアホール導体３８および３９の各端面を接続用端子として用いるのに適していると言うことができる。
【００８９】
なお、図３に示したチップ状電子部品５６に代えて、あるいは、これに加えて、図１に示したチップ状電子部品５０のように半田付けによって表面実装される電子部品が、ビアホール導体３８および３９の露出する各端面を接続用端子としながら、積層体３７ａ上に搭載されても、あるいはワイヤボンディングを介して接続される電子部品が、ビアホール導体３８および３９の露出する各端面を接続用端子すなわちワイヤボンディング用パッドとしながら、積層体３７上に搭載されてもよい。
【図面の簡単な説明】
【００９０】
【図１】この発明の一実施形態による積層型セラミック電子部品３１を図解的に示す断面図である。
【図２】ビアホール導体５５のアスペクト比Ｈ／Ｄを説明するための図である。
【図３】この発明の他の実施形態による積層型セラミック電子部品３１ａを図解的に示す断面図である。
【図４】この発明の背景を説明するためのもので、積層型セラミック電子部品の内部に形成されるコンデンサ１を図解的に示す断面図である。
【図５】この発明の背景を説明するためのもので、積層型セラミック電子部品の内部に設けられるトリプレート構造４を図解的に示す断面図である。
【図６】この発明の背景を説明するためのもので、積層型セラミック電子部品の内部に設けられる２つのコンデンサ９および１０を図解的に示す断面図である。
【図７】この発明にとって興味ある、貫通孔１３への導電性ペースト１９の充填工程を図解的に示す断面図である。
【図８】この発明が解決しようとする課題を説明するためのもので、貫通孔１３内の導電性ペースト１９の一部が多孔質シート１８側に付着した状態を示す断面図である。
【図９】この発明にとって興味ある、貫通孔１３への導電性ペースト１９の充填工程の他の例を図解的に示す断面図である。
【図１０】この発明が解決しようとする課題を説明するためのもので、貫通孔１３内の導電性ペースト１９の一部がキャリアフィルム２３側に付着した状態を示す断面図である。
【符号の説明】
【００９１】
３１，３１ａ  積層型セラミック電子部品
３２〜３６，５４  セラミック層
３７，３７ａ  積層体
３８〜４７，５５  ビアホール導体
【図１】
2005175504.tif 000003
【図２】
2005175504.tif 000004
【図３】
2005175504.tif 000005
【図４】
2005175504.tif 000006
【図５】
2005175504.tif 000007
【図６】
2005175504.tif 000008
【図７】
2005175504.tif 000009
【図８】
2005175504.tif 000010
【図９】
2005175504.tif 000011
【図１０】
2005175504.tif 000012