(57)【要約】【課題】  Ｖ結線インバータ回路における主スイッチのターンオン時、ターンオフ時のスイッチング損失の低減、ノイズの低減、及び異常時の保護が要求されている。【解決手段】  第１及び第２の直流端子１，２間に第１及び第２の電圧分割用コンデンサＣａ，Ｃｂの直列回路を接続する。第１の直流端子１と中継端子４との間にソフトスイッチングのための第１の補助スイッチＱ１を接続する。第２の補助スイッチＱ２と共振リアクトルＬｒとの直列回路の一端を中継端子４に接続し、この他端を第１及び第２の電圧分割用コンデンサＣａ，Ｃｂの相互接続点に接続する。中継端子４及び第2の直流端子２と3相交流端子３ｕ、３ｖ、３ｗとの間にＶ結線のインバ−タ回路を接続する。第１の補助スイッチＱ１を異常時にオフに制御する。第１の補助スイッチＱ１に並列に第１及び第２のクランプ用コンデンサＣ１１，Ｃ１２を接続する。【選択図】図３
2005218270.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の直流端子（１、２）と、
第１、第２及び第３相交流端子（３ｕ、３ｖ、３ｗ）と、
中継端子（４）と、
前記第１の直流端子（１）と前記第２相交流端子（３ｖ）との間に接続された第１の電圧分割用コンデンサ（Ｃa ）と、
前記第２の直流端子（２）と前記第２相交流端子（３ｖ）との間に接続された第２の電圧分割用コンデンサ（Ｃb ）と、
前記中継端子（４）と前記第１相交流端子（３ｕ）との間に接続された第１の主スイッチ（Ｓ1 ）と、
前記第１相交流端子（３ｕ）と前記第２の直流端子（２）との間に接続された第２の主スイッチ（Ｓ2 ）と、
前記中継端子（４）と前記第３相交流端子（３ｗ）との間に接続された第３の主スイッチ（Ｓ3 ）と、
前記第３相交流端子（３ｗ）と前記第２の直流端子（２）との間に接続された第４の主スイッチ（Ｓ4 ）と、
前記第１、第２、第３及び第４の主スイッチ（Ｓ1 、Ｓ2 、Ｓ3 、Ｓ4 ）にそれぞれ並列に接続された第１、第２、第３及び第４の共振用コンデンサ又は寄生容量（Ｃ1 、Ｃ2 、Ｃ3 、Ｃ4 ）と、
前記第１の直流端子（１）と前記中継端子（４）との間に接続された第１の補助スイッチ（Ｑ1 ）と、
前記第１の補助スイッチ（Ｑ1 ）に逆方向並列に接続された第１の補助ダイオード又は寄生ダイオード（Ｄa ）と、
前記中継端子（４）と前記第２相交流端子（３ｖ）との間に接続された第２の補助スイッチ（Ｑ2 ）と共振リアクトル（Ｌｒ ）との直列回路と、
前記第２の補助スイッチ（Ｑ2 ）に逆方向並列に接続された第２の補助ダイオード又は寄生ダイオード（Ｄb ）と、
前記第１、第２及び第３相交流端子（３ｕ、３ｖ、３ｗ）に３相交流電圧（Ｖuv、Ｖvw、Ｖwu）を得ることができるように前記第１、第２、第３及び第４の主スイッチ（Ｓ1 、Ｓ2 、Ｓ3 、Ｓ4 ）を前記３相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する主スイッチ制御回路（５）と、
前記第１、第２、第３及び第４の共振用コンデンサ又は寄生容量（Ｃ1 、Ｃ2 、Ｃ3 、Ｃ4 ）の電圧を前記第１、第２、第３及び第４の主スイッチ（Ｓ1 、Ｓ2 、Ｓ3 、Ｓ4 ）のターンオン時点までに零又はほぼ零に低減することができるように前記第１及び第２の補助スイッチ（Ｑ1 、Ｑ2 ）をオン・オフ制御する補助スイッチ制御回路（６）と、
前記第１の補助スイッチ（Q1）及びこれよりも出力側の回路の異常を検出する異常検出手段（７０又は７０a及び７２、又は７２a）と、
前記異常検出手段の異常を示す出力に応答して前記第１の補助スイッチ（Q1）をオフに制御するオフ制御手段（７３又は７３ａ）と
を有していることを特徴とする直流―交流変換装置。
【請求項２】
更に、前記第１の補助スイッチ（Q1）に対して並列接続された電圧クランプ回路を有することを特徴とする請求項１記載の直流―交流変換装置。
【請求項３】
前記電圧クランプ回路は、極性を有する第１及び第２のクランプ用コンデンサ（C11、C12）と逆流阻止用ダイオード（D11）との直列回路から成ることを特徴とする請求項２記載の直流―交流変換装置。
【請求項４】
更に、前記第１のクランプ用コンデンサ（C11）に並列接続され且つその一端が前記第１の直流端子（１）に接続された第１の過渡サージ吸収用コンデンサ（C13）と、
前記第２のクランプ用コンデンサ（C12）に並列接続され且つその一端が前記第１の過渡サージ吸収用コンデンサ（C13）の他端に接続された第２の過渡サージ吸収用コンデンサ（C14）と、
前記第１及び第２の過渡サージ吸収用コンデンサ（C13、C14）の相互接続点と前記第１及び第２の電圧分割用コンデンサ（Ca、Cb）の相互接続点との間に接続された第１の抵抗（R1）と、
前記第２の過渡サージ吸収用コンデンサ（C14）の他端と前記第２の直流端子（２）との間に接続された第２の抵抗（R2）と
を有していることを特徴とする請求項３記載の直流―交流変換装置。
【請求項５】
前記異常検出手段は、前記第１の補助スイッチ（Q1）の端子間電圧、又は前記第１の補助スイッチ（Q1）を通って流れる電流、又は前記第１、第２、第３及び第４の主スイッチ(S1、S2、S3、S4)の制御信号の異常を検出するものであることを特徴とする請求項１乃至４のいずれかに記載の直流―交流変換装置。  
【請求項６】
更に、前記第１及び第２の主スイッチ（Ｓ1 、Ｓ2 ）と前記第１相交流端子（３ｕ）との間に接続された第１のフィルタ用リアクトル（Ｌu ）と、前記第３及び第４の主スイッチ（Ｓ3 、Ｓ4 ）と前記第３相交流端子（３ｗ）との間に接続された第２のフィルタ用リアクトル（Ｌw ）とを有していることを特徴とする請求項１乃至５のいずれかに記載の直流―交流変換装置。
【請求項７】
更に、前記第１、第２、第３及び第４の主スイッチ（Ｓ1 、Ｓ2 、Ｓ3 、Ｓ4 ）に対して逆方向並列に接続された第１、第２、第３及び第４の主ダイオード又は寄生ダイオード（Ｄ1 、Ｄ2 、Ｄ3 、Ｄ4 ）を有していることを特徴とする請求項１乃至６のいずれかに記載の直流―交流変換装置。
【請求項８】
前記補助スイッチ制御回路（６）は、前記第１〜第４の主スイッチ（Ｓ1 〜Ｓ4 ）の内の少なくとも１つのターンオン時点（ｔ3 ）よりも少し前の第１の時点（ｔ1 ）から前記ターンオン時点（ｔ3 ）よりも少し後の第２の時点（ｔ6 ）まで前記第１の補助スイッチ（Ｑ1 ）をオフ状態に制御し且つ前記第２の補助スイッチ（Ｑ2 ）をオン状態に制御する機能を有し、前記第１の時点（ｔ1 ）から前記ターンオン時点（ｔ3 ）までの第１の時間長（Ｔa ）が前記共振リアクトル（Ｌｒ）の働きによって前記ターンオン時点（ｔ3）までに前記中継端子（４）と前記第２の直流端子（２）との間の電圧を零又はほぼ零にすることができる時間長とされ、前記ターンオン時点（ｔ3 ）から前記第２の時点（ｔ6 ）までの第２の時間長（Ｔb ）が前記共振リアクトル（Ｌｒ）の働きによって前記第２の時点（ｔ6 ）までに前記第１の補助スイッチ（Ｑ1 ）の電圧を零又はほぼ零にすることができる時間長とされていることを特徴とする請求項１乃至７のいずれかに記載の直流―交流変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ソフトスイッチング回路を有する直流―交流変換装置に関する。
【背景技術】
【０００２】
パワーコンディショナ、無停電電源装置、モータ駆動用インバータ、バッテリの充電器等に用いられるスイッチング方式の直流―交流変換装置において２相交流出力を得る場合には、３相スイッチング回路を有する３相インバータ又はＶ結線構成のインバータを使用する。図１は従来のＶ結線構成の３相電圧型インバータを示す。この図１のインバータは、太陽電池、昇圧チョッパ、整流器、電解コンデンサもしくはバッテリ等で構成される直流電源５０が接続された第１及び第２の直流端子１、２と、第１及び第２の電圧分割用コンデンサＣa 、Ｃb と、第１相（Ｕ相）スイッチング回路を構成する第１及び第２の主スイッチＳ1 、Ｓ2 と、第３相（Ｗ相）スイッチング回路を構成する第３及び第４の主スイッチＳ3 、Ｓ4 と、第１〜第４の主スイッチＳ1 〜Ｓ4 に並列に接続された個別又は寄生（内蔵）の第１〜第４の主ダイオードＤ1 〜Ｄ4 と、第１及び第２のリアクトルＬu 、Ｌw と、第１及び第２のフィルタ用コンデンサＣf1、Ｃf2と、第１、第２及び第３相交流端子３ｕ、３ｖ、３ｗと、電圧基準値発生器５１と、鋸波発生器５２と、第１及び第２の比較器５３、５４と、スイッチ制御信号形成回路５５とから成る。
第１及び第２の電圧分割用コンデンサＣa 、Ｃb は第１及び第２の直流端子１、２間に接続され且つ互いに直列に接続されている。第２相交流端子３ｖは第１及び第２の電圧分割用コンデンサＣa 、Ｃb の相互接続点に接続されている。
【０００３】
電圧基準値発生器５１は、図２（Ａ）に示す正弦波から成る第１相電圧基準値Ｖruと第３相電圧基準値Ｖrwを発生する。第１相電圧基準値Ｖruと第３相電圧基準値Ｖrwは６０度の位相差を有する。図２には交流電圧の１周期Ｔac分が示されているのみであるが、電圧基準値発生器５１は図２の第１及び第３相電圧基準値Ｖru、Ｖrwを繰返して発生する。
鋸波発生器５２は、正弦波の第１及び第３相電圧基準値Ｖru、Ｖrwの繰返し周波数よりも十分に高い周波数で図２（Ａ）の鋸波電圧Ｖt を発生する。
第１及び第２の比較器５３、５４は、第１及び第３相電圧基準値Ｖru、Ｖrwと鋸波電圧Ｖt とを比較して図２（Ｂ）（Ｃ）に示す第１及び第３の主スイッチＳ1 、Ｓ3 のための第１及び第３の制御信号Ｖg1、Ｖg3を発生する。スイッチ制御信号形成回路５５は、図２（Ｂ）（Ｃ）の第１及び第３のスイッチ制御信号Ｖg1、ｖg3を第１及び第３の主スイッチＳ1 、Ｓ3 の制御端子（ゲート）に送ると共に、第１及び第３のスイッチ制御信号Ｖg1、Ｖg3の位相反転信号から成る第２及び第４のスイッチ制御信号Ｖg2、Ｖg4を形成して第２及び第４の主スイッチＳ2 、Ｓ4 の制御端子に送る。
【０００４】
ところで、図１の第１〜第４の主スイッチＳ1 〜Ｓ4 で電流が直接に遮断されると、ターンオフ時に主スイッチＳ1 〜Ｓ4 に電気的ストレスがかかり、スイッチングサージ、スイッチングノイズ、及びスイッチング損失が生じる。また、主スイッチＳ1 〜Ｓ4 のターンオン時においてもスイッチングサージ及びスイッチング損失が問題になる。
【０００５】
３相フルブリッジ型インバータにおいて変換用スイッチをソフトスイッチングさせてスイッチングサージ、スイッチングノイズ、スイッチング損失を低減することは前記特許文献１に開示されている。しかし、前記特許文献１のソフトスイッチング回路を図１のＶ結線構成のインバータにそのまま使用することはできない。また、３相フルブリッジ型インバータはＶ結線構成のインバータに比べて主スイッチの数が多くなり、必然的にコスト高及び大型になるという欠点を有する。
本件出願人は特願２００３−４６２１９号において、図１のＶ結線構成のインバータのためのソフトスイッチング回路を提案した。しかし、ここにはインバータの対のスイッチからなるアームの短絡等の異常からインバータを保護する手段が開示されていない。
【特許文献１】特開２０００−２６２０６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、本発明が解決しようとする課題は、小型化、低コスト化が可能であると共に、主スイッチの電気的ストレスを容易且つ良好に低減することができ且つ異常時の保護を容易に達成することができる直流―交流変換装置を提供することである。
【課題を解決するための手段】
【０００７】
次に、本発明を図面の符号を参照して説明する。但し、特許請求の範囲及びここでの参照符号は本願発明の理解を助けるためのものであって、本願発明を限定するものではない。
本願発明は、第１及び第２の直流端子（１、２）と、
第１、第２及び第３相交流端子（３ｕ、３ｖ、３ｗ）と、
中継端子（４）と、
前記第１の直流端子（１）と前記第２相交流端子（３ｖ）との間に接続された第１の電圧分割用コンデンサ（Ｃa ）と、
前記第２の直流端子（２）と前記第２相交流端子（３ｖ）との間に接続された第２の電圧分割用コンデンサ（Ｃb ）と、
前記中継端子（４）と前記第１相交流端子（３ｕ）との間に接続された第１の主スイッチ（Ｓ1 ）と、
前記第１相交流端子（３ｕ）と前記第２の直流端子（２）との間に接続された第２の主スイッチ（Ｓ2 ）と、
前記中継端子（４）と前記第３相交流端子（３ｗ）との間に接続された第３の主スイッチ（Ｓ3 ）と、
前記第３相交流端子（３ｗ）と前記第２の直流端子（２）との間に接続された第４の主スイッチ（Ｓ4 ）と、
前記第１、第２、第３及び第４の主スイッチ（Ｓ1 、Ｓ2 、Ｓ3 、Ｓ4 ）にそれぞれ並列に接続された第１、第２、第３及び第４の共振用コンデンサ又は寄生容量（Ｃ1 、Ｃ2 、Ｃ3 、Ｃ4 ）と、
前記第１の直流端子（１）と前記中継端子（４）との間に接続された第１の補助スイッチ（Ｑ1 ）と、
前記第１の補助スイッチ（Ｑ1 ）に逆方向並列に接続された第１の補助ダイオード又は寄生ダイオード（Ｄa ）と、
前記中継端子（４）と前記第２相交流端子（３ｖ）との間に接続された第２の補助スイッチ（Ｑ2 ）と共振リアクトル（Ｌｒ ）との直列回路と、
前記第２の補助スイッチ（Ｑ2 ）に逆方向並列に接続された第２の補助ダイオード又は寄生ダイオード（Ｄb ）と、
前記第１、第２及び第３相交流端子（３ｕ、３ｖ、３ｗ）に３相交流電圧（Ｖuv、Ｖvw、Ｖwu）を得ることができるように前記第１、第２、第３及び第４の主スイッチ（Ｓ1 、Ｓ2 、Ｓ3 、Ｓ4 ）を前記３相交流電圧の周波数よりも高い繰返し周波数でオン・オフ制御する主スイッチ制御回路（５）と、
前記第１、第２、第３及び第４の共振用コンデンサ又は寄生容量（Ｃ1 、Ｃ2 、Ｃ3 、Ｃ4 ）の電圧を前記第１、第２、第３及び第４の主スイッチ（Ｓ1 、Ｓ2 、Ｓ3 、Ｓ4 ）のターンオン時点までに零又はほぼ零に低減することができるように前記第１及び第２の補助スイッチ（Ｑ1 、Ｑ2 ）をオン・オフ制御する補助スイッチ制御回路（６）と、
前記第１の補助スイッチ（Q1）及びこれよりも出力側の回路の異常を検出する異常検出手段（７０又は７０a及び７２、又は７２a）と、
前記異常検出手段の異常を示す出力に応答して前記第１の補助スイッチ（Q1）をオフに制御するオフ制御手段（７３又は７３ａ）と
を有していることを特徴とする直流―交流変換装置に係わるものである。
【０００８】
なお、請求項２に示すように、更に、前記第１の補助スイッチ（Q1）に対して並列接続された電圧クランプ回路を有することが望ましい。
また、前記電圧クランプ回路は、極性を有する第１及び第２のクランプ用コンデンサ（C11、C12）と逆流阻止用ダイオード（D11）との直列回路から成ることが望ましい。
また、直流―交流変換装置は、更に、前記第１のクランプ用コンデンサ（C11）に並列接続され且つその一端が前記第１の直流端子（１）に接続された第１の過渡サージ吸収用コンデンサ（C13）と、前記第２のクランプ用コンデンサ（C12）に並列接続され且つその一端が前記第１の過渡サージ吸収用コンデンサ（C13）の他端に接続された第２の過渡サージ吸収用コンデンサ（C14）と、前記第１及び第２の過渡サージ吸収用コンデンサ（C13、C14）の相互接続点と前記第１及び第２の電圧分割用コンデンサ（Ca、Cb）の相互接続点との間に接続された第１の抵抗（R1）と、前記第２の過渡サージ吸収用コンデンサ（C14）の他端と前記第２の直流端子（２）との間に接続された第２の抵抗（R2）とを有していることが望ましい。
また、前記異常検出手段は、前記第１の補助スイッチ（Q1）の端子間電圧、又は前記第１の補助スイッチ（Q1）を通って流れる電流、又は前記第１、第２、第３及び第４の主スイッチ(S1、S2、S3、S4)の制御信号の異常を検出するものであることが望ましい。
また、直流―交流変換装置は、更に、前記第１及び第２の主スイッチ（Ｓ1 、Ｓ2 ）と前記第１相交流端子（３ｕ）との間に接続された第１のフィルタ用リアクトル（Ｌu ）と、前記第３及び第４の主スイッチ（Ｓ3 、Ｓ4 ）と前記第３相交流端子（３ｗ）との間に接続された第２のフィルタ用リアクトル（Ｌw ）とを有していることが望ましい。
また、直流―交流変換装置は、更に、前記第１、第２、第３及び第４の主スイッチ（Ｓ1 、Ｓ2 、Ｓ3 、Ｓ4 ）に対して逆方向並列に接続された第１、第２、第３及び第４の主ダイオード又は寄生ダイオード（Ｄ1 、Ｄ2 、Ｄ3 、Ｄ4 ）を有していることが望ましい。
また、前記補助スイッチ制御回路（６）は、前記第１〜第４の主スイッチ（Ｓ1 〜Ｓ4 ）の内の少なくとも１つのターンオン時点（ｔ3 ）よりも少し前の第１の時点（ｔ1 ）から前記ターンオン時点（ｔ3 ）よりも少し後の第２の時点（ｔ6 ）まで前記第１の補助スイッチ（Ｑ1 ）をオフ状態に制御し且つ前記第２の補助スイッチ（Ｑ2 ）をオン状態に制御する機能を有し、前記第１の時点（ｔ1 ）から前記ターンオン時点（ｔ3 ）までの第１の時間長（Ｔa ）が前記共振リアクトル（Ｌｒ）の働きによって前記ターンオン時点までに前記中継端子（４）と前記第２の直流端子（２）との間の電圧を零又はほぼ零にすることができる時間長とされ、前記ターンオン時点（ｔ3 ）から前記第２の時点（ｔ6 ）までの第２の時間長（Ｔb ）が前記共振リアクトル（Ｌｒ）の働きによって前記第２の時点（ｔ6 ）までに前記第１の補助スイッチ（Ｑ1 ）の電圧を零又はほぼ零にすることができる時間長とされていることが望ましい。
【発明の効果】
【０００９】
各請求項の発明によれば、第１及び第２の補助スイッチ（Ｑ1 、Ｑ2） 及び第１及び第２の補助ダイオード（Ｄa 、Ｄb） 及び共振リアクトル（Ｌｒ） を本願発明で特定された状態に接続することによってＶ結線構成の第１〜第４の主スイッチ（Ｓ1 〜Ｓ4） の電気的ストレスを低減し、スイッチングサージ、スイッチングノイズ、及びスイッチング損失を低減することができる。
また、異常検出手段で異常を検出して第１の補助スイッチ（Q1）をオフに制御することにより、異常電流が遮断される。従って、第１の補助スイッチ（Q1）がソフトスイッチング用として機能すると共にヒューズ等の保護素子としても機能する。このため、ソフトスイッチング機能と保護機能とを有する直流―交流変換装置の小型化、低コスト化を図ることができ、且つ個別な保護素子が主電流通路に接続されないので、ここでの電力損失の低減が可能になり、更に、配線インピーダンスの増大を抑えてこれに基づく第１〜第４の主スイッチ（Q1〜Q4）のオン・オフに基づくサージ電圧の増大を抑制することができる。
また、請求項２及び３によれば、電圧クランプ回路を設けることによって、第１の補助スイッチ（Q1）をオフにした時に生じるサージ電圧を吸収することができる。
また、請求項４の発明によれば、第１及び第２の過渡サージ吸収用コンデンサ（C13、C14）と第１及び第２の抵抗（R１、R2）とによって、過渡サージを低減することができると共に第１及び第２のクランプ用コンデンサ（C11、C12）の耐圧を第１及び第２の電圧分割用コンデンサ（Ca、Cb）の耐圧と同程度に低くすることができる。
【発明を実施するための最良の形態】
【００１０】
次に、図３〜図１１を参照して本発明の実施形態を説明する。
【実施例１】
【００１１】
図３に示す実施例１の直流―交流変換装置即ちインバータ装置は、図１のインバータと同様に、太陽電池、昇圧チョッパ、整流器、電解コンデンサもしくはバッテリ等で構成される直流電源が接続される第１及び第２の直流端子１、２と、第１及び第２の電圧分割用コンデンサＣa 、Ｃb と、第１相（Ｕ相）スイッチング回路を構成する第１及び第２の主スイッチＳ1 、Ｓ2 と、第３相（Ｗ相）スイッチング回路を構成する第３及び第４の主スイッチＳ3 、Ｓ4 と、第１〜第４の主スイッチＳ1 〜Ｓ4 に並列に接続された個別又は寄生（内蔵）ダイオードから成る第１〜第４の主ダイオードＤ1 〜Ｄ4 と、第１及び第２のリアクトルＬu 、Ｌw と、第１及び第２のフィルタ用コンデンサＣf1、Ｃf2と、第１、第２及び第３相交流端子３ｕ、３ｖ、３ｗとを有する他に、第１〜第４の主スイッチＳ1 〜Ｓ4 に並列接続された第１、第２、第３及び第４の共振用コンデンサＣ1 、Ｃ2 、Ｃ3 、Ｃ4 と、第１及び第２の補助スイッチＱ1 、Ｑ2と、第１及び第２の補助ダイオードＤa 、Ｄb と、共振リアクトルＬｒと、主スイッチ制御回路５と、補助スイッチ制御回路６と、第１及び第２の電流検出器CTu、CTｗと、第１及び第２のクランプ用コンデンサC11、C12と、第１及び第２の過渡サージ吸収用コンデンサC13、C14と、第１及び第２の抵抗R1、R2と、電圧検出回路７０とを有する。次に各部の構成を詳しく説明する。
【００１２】
図３では第１〜第４の主スイッチＳ1 〜Ｓ4 と第１及び第２の補助スイッチＱ1 、Ｑ2 はＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）で示されているが、これ等をＮＰＮ型又はＰＮＰ型トランジスタ、電界効果トランジスタ等の別の制御可能な半導体スイッチ等とすることができる。
【００１３】
第１〜第４の主スイッチＳ1 〜Ｓ4 に逆方向並列に接続された第１〜第４の主ダイオードＤ1 〜Ｄ4 は個別ダイオードであってもよいし、第１〜第４の主スイッチＳ1 〜Ｓ4 の半導体基体中に形成される周知の寄生即ち内蔵ダイオードであってもよい。また、第１及び第２の補助スイッチＱ1 、Ｑ2 に逆方向並列に接続された第１及び第２の補助ダイオードＤa 、Ｄb は個別ダイオードであってもよいし、第１及び第２の補助スイッチＱ1 、Ｑ2 の半導体基体中に形成される周知の寄生即ち内蔵ダイオードであってもよい。第１〜第４の主ダイオードＤ1 〜Ｄ4 は第１、第２及び第３相交流端子３ｕ、３ｖ、３ｗに接続された負荷の電力を直流側に回生する方向性を有する。第１及び第２の補助ダイオードＤa 、Ｄbは第１及び第２の直流端子１，２間の電圧で逆バイアスされる方向性を有する。
【００１４】
スナバコンデンサとも呼ぶことができる第１〜第４の共振用コンデンサＣ1 〜Ｃ4 は個別コンデンサであってもよいし、第１〜第４の主スイッチＳ1 〜Ｓ4 の主端子間（コレクタ・エミッタ間）の寄生容量であってもよい。図３では個別コンデンサの容量と寄生容量との和が第１〜第４の共振用コンデンサＣ1 〜Ｃ4 として示されている。
【００１５】
電解コンデンサから成る第１及び第２の電圧分割用コンデンサＣa 、Ｃb は第１及び第２の直流端子１、２間に接続され且つ互いに直列に接続されている。第２相交流端子３ｖは第１及び第２の電圧分割用コンデンサＣa 、Ｃb の相互接続点に接続されている。
【００１６】
図３のインバータ装置は中継端子４を有する。ここでの中継端子４は接続導体、又は電気回路の一部、又はソフトスイッチング回路とインバータ回路との境界点を意味する。
【００１７】
第１の補助スイッチＱ1 は、第１の直流端子１から中継端子４に向って電流を流す方向性を有して第１の直流端子１と中継端子４との間に接続されている。
【００１８】
第２の補助スイッチＱ2 と共振リアクトルＬｒとの直列回路は、中継端子４と第２相交流端子３ｖ及び第１及び第２の電圧分割用コンデンサＣa 、Ｃb の相互接続点に接続されている。第２の補助スイッチＱ2 は中継端子４から第２の電圧分割用コンデンサＣb に向って電流を流す方向性を有する。
インダクタとしての共振リアクトルＬｒは、第１〜第４の共振用コンデンサＣ1 〜Ｃ4 と共振するものであり、転流リアクトルと呼ぶこともできるものである。
【００１９】
第１、第２及び第３相交流端子３ｕ、３ｖ、３ｗは、互いに１２０度の位相差を有する第１、第２及び第３の線間電圧Ｖuv、Ｖvw、Ｖwuを出力するものであり、第１〜第４の主スイッチＳ1 〜Ｓ4 がインバータ動作している時には、第１、第２及び第３相出力交流端子として機能する。
【００２０】
インバータ回路の第１の主スイッチＳ1 は、中継端子４と第１相交流端子３ｕとの間に第１のリアクトルＬu を介して接続されている。第２の主スイッチＳ2 は、第１相交流端子３ｕと第２の直流端子２との間に第１のリアクトルＬu を介して接続されている。第３の主スイッチＳ3 は中継端子４と第３相交流端子３ｗとの間に第２のリアクトルＬw を介して接続されている。第４の主スイッチＳ4 は第３相交流端子３ｗと第２の直流端子２との間に第２のリアクトルＬw を介して接続されている。従って、第１及び第２の主スイッチＳ1 、Ｓ2 は第１相（Ｕ相）ハーフブリッジ変換回路を構成し、第３及び第４の主スイッチＳ3 、Ｓ4 は第３相（Ｗ相）ハーフブリッジ変換回路を構成している。
【００２１】
第１のリアクトルＬu は第１及び第２の主スイッチＳ1 、Ｓ2 の相互接続点と第１相交流端子３ｕとの間に直列に接続されている。第２のリアクトルＬw は第３及び第４の主スイッチＳ3 、Ｓ4 の相互接続点と第３相交流端子３ｗとの間に直列に接続されている。第１及び第２のリアクトルＬｕ、Ｌｗは第１〜第４の主スイッチＳ1 〜Ｓ4 のオン・オフによる高周波成分を除去するフィルタとして機能する。
第１のフィルタ用コンデンサＣf1は第１及び第２相交流端子３ｕ、３ｖ間に接続されている。第２のフィルタ用コンデンサＣf2は第２及び第３相交流端子３ｖ、３ｗ間に接続されている。第１及び第２のフィルタ用コンデンサＣf1、Ｃf2は第１〜第４の主スイッチＳ1 〜Ｓ4 のオン・オフによる高周波成分を除去するものである。
第１〜第４の共振用コンデンサＣ1 〜Ｃ4 の容量、及び第１及び第２のフィルタ用コンデンサＣf1、Ｃf2の容量は、第１及び第２の電圧分割用コンデンサＣa 、Ｃb の容量よりも大幅に小さい。
【００２２】
電圧クランプ回路を構成するための第１及び第２のクランプ用コンデンサC11、C12は逆流阻止用ダイオードD11を介して第１の補助スイッチQ1に並列に接続されている。即ち、第１のクランプ用コンデンサC11の一端が第１の補助スイッチQ1と第１の電圧分割用コンデンサCaとの相互接続点に接続されている。第２のクランプ用コンデンサC12の一端は第１のクランプ用コンデンサC11の他端に接続されている。逆流阻止用ダイオードD11は第２のクランプ用コンデンサC12の他端と第１の補助スイッチQ１のエミッタとの間に接続されている。第１及び第２のクランプ用コンデンサC11、C12は例えば電解コンデンサ等の有極コンデンサであり、第１の補助スイッチQ1のターンオフ時点の直前に流れていた電流を吸収することが可能な比較的大きな容量を有し、第１の補助スイッチQ1のオフ期間にそれぞれの一端側が正電位になるように充電される。電解コンデンサは比較的小型であるにも拘らず比較的大きい容量を有するので、第１及び第２のクランプ用コンデンサC11、C12として適している。
【００２３】
第１及び第２の過渡サージ吸収用コンデンサC１３、C１４は、第１及び第２のクランプ用コンデンサC11、C12よりも容量の小さい例えばフイルムコンデンサ等の無極コンデンサであって、第１及び第２のクランプ用コンデンサC11、C12に対してそれぞれ並列接続されている。即ち、第１及び第２の過渡サージ吸収用コンデンサC13、Ｃ14の一端は第１及び第２のクランプ用コンデンサC11、C12の一端にそれぞれ接続され、第１及び第２の過渡サージ吸収用コンデンサC13、C14の他端は第１及び第２のクランプ用コンデンサC11、C12の他端にそれぞれ接続されている。第１及び第２のクランプ用コンデンサC11、C12の耐圧を低減するために、第１のクランプ用コンデンサC11が第１の抵抗R1を介して第１の電圧分割用コンデンサCaに並列に接続され、また、第２のクランプ用コンデンサC1２が第２の抵抗R２を介して第２の電圧分割用コンデンサCｂに並列に接続されている。即ち、第１及び第２の過渡サージ吸収用コンデンサC13、C14の相互接続点が第１の抵抗R1を介して第１及び第２の電圧分割用コンデンサCa、Cｂの相互接続点に接続され、また、第２の過渡サージ吸収用コンデンサC14の他端が第２の抵抗R2を介して第２の直流端子２に接続されている。
【００２４】
第１〜第４の主スイッチＳ1 〜Ｓ4 のための第１〜第４の主スイッチ制御信号Ｖg1、Ｖg2、Ｖg3、Ｖg4を形成するために、第１及び第２の電流検出器ＣＴu 、ＣＴw と主スイッチ制御回路５とが設けられている。また、第１及び第２の補助スイッチＱ1 、Ｑ2 の制御信号Ｖq1、Ｖq2を形成するために補助スイッチ制御回路６が設けられている。第１及び第２の電流検出器ＣＴu 、ＣＴw は、第１及び第２のリアクトルＬu 、Ｌw を流れる電流Ｉu 、Ｉw を検出し、ライン７、８によって主スイッチ制御回路５及び補助スイッチ制御回路６に送る。主スイッチ制御回路５は第１、第２、第３及び第４の出力ライン９、１０、１１、１２は第１、第２、第３及び第４の主スイッチＳ1 、Ｓ2 、Ｓ3 、Ｓ4 の制御端子（ゲート）に駆動回路（図示せず）を介して接続される。主スイッチ制御回路５は第１、第２及び第３相交流端子３ｕ、３ｖ、３ｗに３相交流電圧を得ることができるように周知の方法で第１〜第４の主スイッチ制御信号Ｖg1〜Ｖg4を形成する。
【００２５】
補助スイッチ制御回路６は、電流Ｉu 、Ｉw を検出するライン７、８に接続されていると共にライン１５によって主スイッチ制御回路５に接続され、第１〜第４の主スイッチＳ1 〜Ｓ4 のターンオン時点以前に第１〜第４の共振用コンデンサＣ1 〜Ｃ4 の電圧及び中継端子４と第２の直流端子２との間の電圧を電源電圧よりも低い零又はほぼ零にするための第１及び第２の補助スイッチ制御信号Ｖq1、Ｖq2を形成してライン１３、１４に送出する。ライン１３、１４は第１及び第２の補助スイッチＱ1 、Ｑ2 の制御端子（ゲート）に駆動回路（図示せず）を介して接続される。
また、補助スイッチ制御回路６は、ライン７１によって異常検出手段の一部としての電圧検出回路７０に接続され、異常時に第１の補助スイッチＱ１をオフにする機能を有する。電圧検出回路７０は、第１の補助スイッチＱ１の主端子間電圧即ちコレクタ・エミッタ間電圧Ｖｃｅを検出し、この検出値をライン７１によって補助スイッチ制御回路６に送る。なお、電圧検出回路７０の代わりに図３において点線で示すように第１の補助スイッチQ1を通る電流が流れるラインにCT(カレントトランス)等の電流検出器７０ａを設け、これによって第１の補助スイッチQ1を通る電流を検出し、この検出値をライン７１によって補助スイッチ制御回路６に送ることができる。また、個別の電流検出器７０aを設ける代わりに、IGBT等から成る第１の補助スイッチQ1に一体的に電流検出手段を設けることができる。また、異常検出のために、IGBTから成る第１の補助スイッチQ1に内蔵された一般にRTC回路と呼ばれているものによってゲート電圧低下を検出し、これを異常検出に使用することができる。
【００２６】
図４は図３の主スイッチ制御回路５及び補助スイッチ制御回路６を詳しく示す回路図である。主スイッチ制御回路５は、図１の従来のインバータの制御回路と同様に形成された電圧基準値発生器５１、鋸波発生器５２、第１及び第２の比較器５３、５４、主スイッチ制御信号形成回路５５の他に、第１の補正回路としてのＵ相補正回路５６及び第２の補正回路としてのＷ相補正回路５７を有する。
【００２７】
電圧基準値発生器５１は、図５（Ｂ）（Ｃ）に示す第１及び第２の電圧基準値Ｖru、Ｖrwを周期Ｔacを有して繰返して発生する。第１の電圧基準値Ｖruは３相正弦波交流電圧の第１相即ちＵ相と第２相即ちＶ相との間の線間電圧Ｖuｖと同一の正弦波であり、第２の電圧基準値Ｖrwは第２相即ちＶ相と第３相即ちＷ相との間の線間電圧Ｖｖｗに対して180度の位相差を有する逆相線間電圧Ｖｗｖと同一の正弦波である。従って、図５（Ｂ）及び図５（Ｃ）に示すように第１及び第２の電圧基準値Ｖru、Ｖrwは６０度の位相差を有し、第２の電圧基準値Ｖrwは第１の電圧基準値Ｖruよりも６０度進んでいる。なお、図５（Ｂ）及び図５（Ｃ）の第１及び第２の電圧基準値Ｖru、Ｖrwは図２（Ａ）示す第１及び第２の電圧基準値Ｖru、Ｖrwと同一であり、第１の電圧基準値Ｖruを基準にすると第２の電圧基準値Ｖrwは第１の電圧基準値Ｖruよりも３００度遅れている。
【００２８】
鋸波発生器５２は第１及び第２の電圧基準値Ｖru、Ｖrwの周波数（例えば５０Hz）よりも十分に高い周波数（例えば２０kHz ）で図５（Ａ）に示す鋸波電圧Ｖt を発生する。この鋸波電圧Ｖt は傾斜して立上った後に垂直に立下っている。勿論、図５（Ａ）の鋸波電圧Ｖt と傾きが逆の鋸波電圧とすることもできる。Ｕ相及びＷ相補正回路５６、５７は鋸波発生器５２と第１及び第２の比較器５３、５４との間に接続され、第１及び第２の電流検出器ＣＴu 、ＣＴw の出力ライン７、８の信号に応答して鋸波電圧Ｖt の位相を制御する。即ち、Ｕ相補正回路５６は、図５（Ｂ）に示すように、図５（Ｅ）に示すＵ相負荷電流Ｉu が正の半波の期間ｔ0 〜ｔ3 には図５（Ａ）の鋸波電圧Ｖt と同一の正相鋸波電圧を出力し、Ｕ相負荷電流Ｉu が負の半波の期間ｔ3 〜ｔ6 には図５（Ａ）の鋸波電圧Ｖt と逆相の鋸波電圧を出力する。図５（Ｂ）の正相鋸波電圧と逆相鋸波電圧との合成から成る第１の補正鋸波電圧Ｖtuは第１の比較器５３に入力する。
【００２９】
Ｗ相補正回路５７は、図５（Ｃ）に示すように、図５（Ｅ）に示すＷ相負荷電流Ｉw が正の半波の期間ｔo 〜ｔ1 及びｔ4 〜ｔ6 で図５（Ａ）の鋸波電圧Ｖt と同一の正相鋸波電圧を出力し、Ｗ相負荷電流Ｉw が負の半波の期間ｔ1 〜ｔ4 で逆相鋸波電圧を出力する。図５（Ｃ）に示す正相鋸波電圧と逆相鋸波電圧との合成から成る第２の鋸波電圧Ｖtwは第２の比較器５４に入力する。なお、図５（Ｂ）（Ｃ）から明らかなように第１及び第２の電圧基準値Ｖrｕ、Ｖrｗの正ピークと負ピークとの中間位置と第１及び第２の補正鋸波電圧Ｖtu、Ｖtwの正ピークと負ピークとの中間位置とが互いに一致するようにそれぞれのレベルが設定されている。
【００３０】
電圧基準値発生器５１とＵ相及びＷ相補正回路５６、５７と主スイッチ制御信号形成回路５５とに接続された第１及び第２の比較器５３、５４は、図５（Ｂ）（Ｃ）に示すように第１及び第２の電圧基準値Ｖru、Ｖrwと第１及び第２の補正鋸波電圧Ｖtu、Ｖtwとを比較し、図５（Ｆ）（Ｇ）に示す第１及び第３の主スイッチ制御信号Ｖg1、Ｖg3を形成し、主スイッチ制御信号形成回路５５に送る。なお、第１及び第２の比較器５３、５４は、第１及び第２の電圧基準値Ｖru、Ｖrwが第１及び第２の補正鋸波電圧Ｖtu、Ｖtwよりも大きい時に高レベル即ち論理の１を出力し、これ以外で低レベル即ち論理の０を出力する。
【００３１】
主スイッチ制御信号形成回路５５は、第１及び第２の比較器５３、５４で形成された第１及び第３の主スイッチ制御信号Ｖg1、Ｖg3をライン９、１１を介して図３の第１及び第３の主スイッチＳ1 、Ｓ3 の制御端子に送ると共に、第１及び第３の主スイッチ制御信号Ｖg1、Ｖg3の逆相信号から成る第２及び第４の主スイッチ制御信号Ｖg2、Ｖg4を形成し、ライン１０、１２を介して図３の第２及び第４の主スイッチＳ2 、Ｓ4 の制御端子に送る。なお、主スイッチ制御信号形成回路５５は、周知のデッドタイム付与手段を含む。このデッドタイム付与手段によって、第１及び第２の主スイッチＳ1 、Ｓ2 が同時にオンになることを阻止する期間、及び第３及び第４の主スイッチＳ3 、Ｓ4 が同時にオンになることを阻止する期間が設けられる。
【００３２】
図４の補助スイッチ制御回路６は、第１〜第４の主スイッチＳ1 〜Ｓ4 をソフトスイッチングできるように第１及び第２の補助スイッチＱ1 、Ｑ2 をオン・オフ制御する機能と、第１の補助スイッチＱ1及びこれよりも出力側の回路の異常時に第１の補助スイッチＱ1をオフにして回路を保護する機能とを得るために、第１の電圧レベルＶtaを設定するためのＶta設定回路５８、第２の電圧レベルＶtbを設定するためのＶtb設定回路５９、第３及び第４の比較器６０、６１、排他的ＯＲ回路６２、ＮＯＴ回路６３、異常検出回路７２、及びオフ制御スイッチ７３を有する。  なお、鋸波発生器５２を補助スイッチ制御回路６に含めることができる。
【００３３】
Ｖta設定回路５８は、図６（Ａ）の上側に示す第１の電圧レベルＶtaを設定し、これを第３の比較器６０に供給するものである。Ｖtb設定回路５９は、図６（Ａ）の下側に示す第２の電圧レベルＶtbを設定し、これを第４の比較器６１に供給するものである。なお、Ｖta設定回路５８及びＶtb設定回路５９は演算手段を含み、ライン７、８のＵ相及びＷ相負荷電流Ｉu 、Ｉw と図３の各部の定数とに基づいて図６及び図７のｔ1 〜ｔ3 期間Ｔa 及びｔ3 〜ｔ6 期間Ｔb が最適時間長になるように第１及び第２の電圧レベルＶta、Ｖtbを決定する。この際、鋸波電圧Ｖt の振幅を考慮して第１及び第２の電圧レベルＶta、Ｖtbを決定する。
第１及び第２の電圧レベルＶta、Ｖtbは第１及び第２の補助スイッチＱ1 、Ｑ2 のオン・オフのタイミングを決定するので、第１及び第２のタイミング信号指令値と呼ぶこともできる。この第１及び第２の電圧レベルＶta、Ｖtbを、鋸波電圧Ｖt を横切る一定値とすることも可能であるが、この実施形態では、Ｕ相負荷電流Ｉu 及びＷ相負荷電流Ｉw の変化に応じて切り換えている。このために、Ｖta設定回路５８及びＶtb設定回路５９はＵ相及びＷ相負荷電流Ｉu 、Ｉw の検出ライン７、８に接続されている。
【００３４】
Ｖta設定回路５８及びＶtb設定回路５９による第１及び第２の電圧レベルＶta、Ｖtbを設定するための演算式の１例を次に示す。
Ｉu ＜０、Ｉw ＜０の時、
Ｖta＝Ｖt ×［１−｛（２ｘＬr ｘ（Ｉu ′＋Ｉw ′））／Ｖdc＋π√（Ｌr ｘＣ）｝／Ｔ］
Ｖtb＝Ｖt ×［２ｘＬr ｘ｛（Ｉu ′＋Ｉw ′）｝／Ｖdc＋π√（Ｌr ｘＣ）］／Ｔ
Ｉu ＜０、Ｉw ＞０の時、
Ｖta＝Ｖt ×［１−｛（２ｘＬr ｘ（Ｉu ′））／Ｖdc＋π√（Ｌr ｘＣ）｝／Ｔ］
Ｖtb＝Ｖt ×［２ｘＬr ｘ｛（Ｉu ′＋Ｉw ′）｝／Ｖdc＋π√（Ｌr ｘＣ）］／Ｔ
Ｉu ＞０、Ｉw ＜０の時、
Ｖta＝Ｖt ×［１−｛（２ｘＬr ｘ（Ｉw ′））／Ｖdc＋π√（Ｌr ｘＣ）｝／Ｔ］
Ｖtb＝Ｖt ×［２ｘＬr ｘ｛（Ｉw ′＋Ｉu ′）｝／Ｖdc＋π√（Ｌr ｘＣ）］／Ｔ
Ｉu ＞０、Ｉw ＞０の時、
Ｖta＝Ｖt ×［１−｛π√（Ｌr ｘＣ）｝／Ｔ］
Ｖtb＝Ｖt ×［２ｘＬr ｘ｛（Ｉw ′＋Ｉu ′）｝／Ｖdc＋π√（Ｌr ｘＣ）］／Ｔ
ここで、Ｖt は図６の鋸波電圧、
Ｖdcは鋸波電圧Ｖt の最大振幅、
Ｔは鋸波電圧Ｖt の周期、
Ｌr は図３の共振リアクトルＬr のインダクタ値、
Ｃは中継端子４と第２の直流端子２との間の容量即ち、Ｃ1 ＋Ｃ4 又はＣ2 ＋Ｃ3又はＣ1＋Ｃ3又はＣ2＋Ｃ4 、
Ｉu ′、Ｉw ′はＵ相及びＷ相負荷電流Ｉu 、Ｉw の絶対値である。
【００３５】
第３の比較器６０はＶta設定回路５８とライン１５とに接続されており、鋸波発生器５２に接続されているライン１５の鋸波電圧Ｖt と第１の電圧レベルＶtaとを比較し、鋸波電圧Ｖt が第１の電圧レベルＶtaよりも高い時に高レベル即ち論理の１となる図６（Ｂ）の信号Ｐtaを出力する。なお、第１の電圧レベルＶtaは鋸波電圧Ｖt の最大値よりも少し低い値に設定されている。
【００３６】
第４の比較器６１はＶtb設定回路５９とライン１５に接続されており、ライン１５の鋸波電圧Ｖt と第２の電圧レベルＶtbとを比較し、第２の電圧レベルＶtbが鋸波電圧Ｖt よりも高い時に低レベル即ち論理の０となる図６（Ｃ）の信号Ｐtbを出力する。
【００３７】
排他的ＯＲ回路６２は第３及び第４の比較器６０、６１に接続されており、第３及び第４の比較器６０、６１から出力された信号Ｐta、Ｐtbが互いに異なる電圧レベルの時に高レベルとなる信号を図６（Ｅ）に示すように発生する。この排他的ＯＲ回路６２の出力は第１の補助スイッチＱ1 を制御するための第１の補助スイッチ制御信号Ｖq1となる。排他的ＯＲ回路６２に接続されたＮＯＴ回路６３は排他的ＯＲ回路６２の出力を位相反転し、図６（Ｄ）に示す第２の補助スイッチＱ2 の制御のための第２の補助スイッチ制御信号Ｖq2を出力する。第１及び第２の補助スイッチ制御信号Ｖq1、Ｖq2はライン１３、１４によって図３の第１及び第２の補助スイッチＱ1 、Ｑ2 の制御端子に送られる。
なお、第３の比較器６０の出力が鋸波電圧Ｖt が第１の電圧レベルＶtaよりも高い時に低レベル即ち論理の０となるように第３の比較器６０を変形し、且つ排他的ＯＲ回路６２をＡＮＤゲートに変形することができる。また、排他的ＯＲ回路６２と等価な別な論理回路を設けることができる。
【００３８】
オフ制御手段としてのオフ制御スイッチ７３は、第１の補助スイッチQ1のゲートに至るライン１３に直列に接続されている。このオフ制御スイッチ７３は正常時に常にオン状態に保たれ、異常時にオフ状態に制御される。
【００３９】
電圧検出回路７０又は電流検出器７０aを伴って異常検出手段を構成するための異常検出回路７２は、比較器７４と基準電圧源７５と保持回路７６とから成る。比較器７４の一方の入力端子はライン７１に接続され、他方の入力端子は基準電圧源７５に接続されている。比較器７４の出力端子は例えばRSフリップフロップ又はタイマ等から成る保持回路７６に接続されている。保持回路７６はオフ制御スイッチ７３の制御端子に接続されている。従って、図３の電圧検出回路７０又は電流検出器７０aから得られた信号のレベルが基準電圧源７５の異常を示す基準値よりも高くなると、比較器７４の出力が例えば低レベルから高レベルに転換し、異常が検出され、比較器７４の異常を示す出力が保持回路７６で保持され、保持回路７６の出力でオフ制御スイッチ７３がオフ制御される。
【００４０】
次に、図３のインバータ回路及びソフトスイッチング回路の動作を図７の波形図と図８及び図９の電流経路図を参照して説明する。なお、以下の説明において電流経路を回路要素の参照符号のみで示すこともある。
図７、図８及び図９は、Ｕ相負荷電流Ｉu が零よりも大きく、Ｖ相負荷電流Ｉv が零であり、Ｗ相負荷電流Ｉw が零よりも小さいタイミングにおける各部の状態を示す。また、図７のｔ1 、ｔ3 、ｔ6 時点は図６のｔ1 、ｔ3 、ｔ6 時点と同一時点を示す。図７のｔ1 〜ｔ7 は鋸波電圧Ｖt の周期Ｔよりも十分に短い時間（例えばＴ／２０〜Ｔ／１０）である。また、図７（Ｅ）の電流ＩLrは共振リアクトルＬr の電流を示す。また、図７（Ｆ）の直流リンク電圧Ｖlinkは図８（Ａ）に示すように第１及び第２の主スイッチＳ1 、Ｓ2 の直列回路又は第３及び第４の主スイッチＳ3 、Ｓ4 の直列回路の両端間の電圧を示す。また、図７（Ｇ）のＶs1は第１の主スイッチＳ1 の両端子間の電圧を示し、Ｉs1は第１の主スイッチＳ1 と第１の主ダイオードＤ1 とを流れる電流を示す。なお、Ｖs1を第１の主スイッチ電圧、Ｉs1を第１の主スイッチ電流と呼ぶことにする。
図８及び図９において、電流が流れる電流経路が太い線で示され、電流が実質的に流れない部分は細い線で示されている。また、第１及び第２の直流端子１、２は図８及び図９において省略されている。また、Ｕ相、Ｖ相及びＷ相交流端子３ｕ、３ｖ、３ｗに電流方向を示す矢印及び電流値の相対レベルを示す値が付されている。
【００４１】
（ｔ1 以前）
図７のｔ1 時点以前においては第１及び第４の主スイッチＳ1 、Ｓ4 がオフ制御され、第２及び第３の主スイッチＳ2 、Ｓ3 がオン制御され、第１の補助スイッチＱ1 がオン制御、第２の補助スイッチＱ2 がオフ制御されている。図６のｔ0 時点よりも前の期間に第１及び第４の主スイッチＳ1 、Ｓ4 がオンであるために第１のリアクトルＬu に正方向のＵ相負荷電流Ｉu が流れ、第２のリアクトルＬw に負方向のＷ相負荷電流Ｉw が流れ、第１及び第２のリアクトルＬu 、Ｌw にエネルギが蓄積され、第１及び第４の主スイッチＳ1 、Ｓ4 のオフ期間に第１及び第２のリアクトルＬu 、Ｌw の蓄積エネルギの放出が生じ、Ｌu −３ｕ−３ｗ−Ｌｗ−Ｄ3 −Ｄa −Ｃa −Ｃb −Ｄ2 の経路に電流が流れる。この時、第１の主スイッチＳ1 の両端子間電圧Ｖs1は図７（Ｇ）に示すようにほぼ電源電圧Ｖdcに保たれている。電源電圧Ｖdcは第１及び第２の直流端子１、２間の電圧及び第１及び第２の電圧分割用コンデンサＣa 、Ｃb の電圧の和に相当する。この時、図７（Ｆ）の直流リンク電圧Ｖlinkは電源電圧Ｖdcにほぼ同一になる。
【００４２】
（ｔ1 〜ｔ2 ）
図７のｔ1 時点で第１の補助スイッチＱ1 がオフ、第２の補助スイッチＱ2 がオンに制御されると、図８（Ａ）の電流経路に追加して、Ｌu −３ｕ−３ｗ−Ｌw −Ｄ3 −Ｑ2 −Ｌr −Ｃb −Ｄ2 の経路に図７（Ｅ）に示す共振リアクトルＬr の電流ＩLrが流れ始める。この電流ＩLrは時間と共に増大する。即ち、図８（Ａ）で第１の補助ダイオードＤa を流れていた電流の一部が共振リアクトルＬr に転流し、第１の補助ダイオードＤa の電流が徐々に減少、逆に共振リアクトルＬr の電流ＩLrが徐々に増大する。従って、第１の補助スイッチＱ1のタ−ンオフは零電圧スイッチング(ＺＶＳ)となり、第２の補助スイッチＱ2 のターンオンは零電流スイッチング（ＺＣＳ）となる。
【００４３】
（ｔ2 〜ｔ3 ）
図７のｔ2 時点で第１の補助ダイオードＤa を通る電流が零になると、図８（Ｂ）と同様なＬu −３ｕ−３ｗ−Ｌw −Ｄ3 −Ｑ2 −Ｌr −Ｃb −Ｄ2 の経路の電流の他に、Ｃ1 −Ｑ2 −Ｌr −Ｃb −Ｄ2 の経路の共振電流及びＣ4 −Ｄ3 −Ｑ2 −Ｌr −Ｃb の経路の共振電流が流れ、第１及び第４の共振用コンデンサＣ1 、Ｃ4 の電圧が徐々に低下し、図７（Ｆ）に示す直流リンク電圧Ｖlink及び図７（Ｇ）に示す第１の主スイッチＳ1 の両端子間電圧Ｖs1及び図示されていない第４の主スイッチＳ4 の両端子間の電圧も徐々に低下し、ｔ3 時点以前にほぼ零になる。なお、共振リアクトルＬr を流れる電流ＩLrは図７のｔ2 時点で少しオーバシュートした後に徐々に低下する。
【００４４】
（ｔ3 〜ｔ4 ）
ｔ3 時点で第１及び第４の主スイッチＳ1 、Ｓ4 が同時にオン制御される。第１及び第４の主スイッチＳ1 、Ｓ4 の同時のオン制御及び第２及び第３の主スイッチＳ2 、Ｓ3 の同時のオン制御は、図５（Ｂ）（Ｃ）に示すように第１及び第２の補正鋸波電圧Ｖtu、Ｖtwを形成することによって達成されている。図７のｔ3 時点での第１及び第４の主スイッチＳ1 、Ｓ4 のターンオンは零電圧スイッチング（ＺＶＳ）になる。また、第１及び第４の主スイッチＳ1 、Ｓ4 の電流はｔ3 時点から傾斜を有して増大するので、これ等のターンオンは零電流スイッチング（ＺＣＳ）にもなる。ｔ3 時点で第１及び第４の主スイッチＳ1 、Ｓ4 がオンになると、Ｌu −３ｕ−３ｗ−Ｌw −Ｄ3 −Ｓ1 の経路の電流、Ｌu −３ｕ−３ｗ−Ｌw −Ｓ4 −Ｄ2 の経路の電流が流れ、Ｌu −３ｕ−３ｗ−Ｌw −Ｄ3 −Ｑ2 −Ｌr −Ｃb −Ｄ2 の経路の電流ＩLrは図７（Ｅ）に示すように零に向って低下する。
【００４５】
（ｔ4 〜ｔ5 ）
図７（Ｅ）のｔ4 時点で共振リアクトルＬr の電流ＩLrが零になった後には、この電流ＩLrは逆方向に流れる。即ち、ｔ4 〜ｔ5 期間には、図８（Ｅ）に示すように、Ｌu −３ｕ−３ｗ−Ｌw −Ｓ4 −Ｃb −Ｌr −Ｄb −Ｓ1 の経路の電流ＩLrと、Ｌu −３ｕ−３ｗ−Ｌw −Ｄ3 −Ｓ1 の経路の電流と、Ｌu −３ｕ−３ｗ−Ｌw −Ｓ4 −Ｄ2 の経路の電流が流れる。共振リアクトルＬr を逆方向に流れる電流ＩLrが第３の主ダイオードＤ3 を流れる電流よりも小さい間は、第２及び第３の共振用コンデンサＣ2 、Ｃ3 の充電が開始せず、図７（Ｆ）の直流リンク電圧Ｖlinkは零又はほぼ零に保たれる。
【００４６】
（ｔ5 〜ｔ6 ）
図７のｔ5 時点で共振リアクトルＬr の電流ＩLrが第２及び第３の主ダイオードＤ2 、Ｄ3 の電流よりも大きくなると、第２及び第３の主ダイオードＤ2 、Ｄ3 がオフになり、図９（Ａ）に示すＬr −Ｄb −Ｓ1 −Ｃ2 −Ｃb の経路で第２の共振用コンデンサＣ2 が充電され、同時にＬr −Ｄb −Ｃ3 −Ｓ4 −Ｃb の経路で第３の共振用コンデンサＣ3 が充電され、図７（Ｆ）の直流リンク電圧Ｖlinkは徐々に増大し、ｔ6 時点以前に電源電圧Ｖdcになる。
【００４７】
（ｔ6 〜ｔ7 ）
図７のｔ6 時点では直流リンク電圧Ｖlinkが電源電圧Ｖdcと同一又はほぼ同一であるので、第１の補助スイッチＱ1 の両端子間電圧は零又はほぼ零である。従って、このｔ6 時点で第１の補助スイッチＱ1 を図７（Ｃ）に示すようにターンオン制御すると、零電圧スイッチング（ＺＶＳ）が達成される。この実施例では第１及び第２の補助スイッチＱ1 、Ｑ2 の制御信号Ｖq1、Ｖq2を容易に形成するために、第２の補助スイッチＱ2 がｔ6 時点でターンオフ制御されている。しかし、ｔ4 時点から第２の補助スイッチＱ2 に電流が流れていないので、ｔ4 時点又はこれよりも後にターンオフ制御することができる。なお、第２の補助スイッチＱ2 のターンオフ制御は、零電圧スイッチング（ＺＶＳ）のために第２の補助ダイオードＤb が流れているｔ4 〜ｔ7 期間に行うのが望ましい。
ｔ6 〜ｔ7 期間には、Ｃb −Ｃa −Ｑ1 −Ｓ1 −Ｌu −３ｕ−３ｗ−Ｌw −Ｓ4 の経路に電流が流れると共に、Ｌr −Ｄb −Ｓ1 −Ｌu −３ｕ−３ｗ−Ｌw −Ｓ4 −Ｃb の経路で電流が流れ、共振リアクトルＬr の残ったエネルギが負荷側に回生される。
【００４８】
（ｔ7 以後）
ｔ7 時点で共振リアクトルＬr の蓄積エネルギの放出が終了すると、第２の補助ダイオードＤb が逆バイアス状態となり、図９（Ｃ）に示すＣb −Ｃa −Ｑ1 −Ｓ1 −Ｌu −３ｕ−３ｗ−Ｌw −Ｓ4 の経路で電流が流れる。
【００４９】
図７のｔ7 以後において、第３の主スイッチＳ3 をターンオン制御し、第４の主スイッチＳ4 をターンオフ制御する時の前後においても、電流経路の相違を除いて図７〜図９と同様な動作が生じる。
また、Ｕ相、Ｖ相及びＷ相負荷電流Ｉu 、Ｉv 、Ｉw の大小関係が図７〜図９の状態と異なる場合においても、図７〜図９と実質的に同一の動作が生じる。
【００５０】
次に、第１の補助スイッチQ1及びこれよりも出力側の回路の異常時の時の動作を図１０を参照して説明する。
例えば、何らかの理由でインバータのアームの両端間、即ち中継端子４と第２の直流端子２との間が短絡状態となり、図１０（B）に示すようにｔ０時点から第１の補助スイッチQ1を通る電流が増大し、この電流がｔ1時点で所定レベル（例えば2000A）に至ると、IGBTから成る第１の補助スイッチQ1のコレクタ・エミッタ間の電圧Vceも増大し、電圧検出回路７０の出力が図４の基準電圧源７５の基準電圧よりも高くなり、比較器７４から異常を示す高レベル出力が発生し、これが保持回路７６で保持される。従って、オフ制御スイッチ７３は保持回路７６の出力でオフ制御され、第１の補助スイッチQ1の制御信号Vｑ1の供給が遮断され、第１の補助スイッチQ1がオフ状態に転換する。第１の補助スイッチQ1に流れていた電流は、第１及び第２のクランプ用コンデンサC11、C12に転流し、ここで吸収される。なお、第１及び第２のクランプ用コンデンサC11、C12の電流は、Ca−C11−C12 −D11−S1又はS3−S2又はS4−Cbの経路に流れる。
第１及び第２のクランプ用コンデンサC11、C12の容量は大きいので、図１０（A）に示すように、第１及び第２のクランプ用コンデンサ C11、C12の端子電圧Vxは第１の補助スイッチQ1のターンオフ時点t1以後に僅かに上昇するのみであり、例えば４００V以下に抑えられる。第１及び第２の過渡サージ吸収用コンデンサC13、C14は、第１及び第２のクランプ用コンデンサC11、C12よりも高い周波数に応答可能であり、第１の補助スイッチQ1のターンオフ時に発生する過渡サージを吸収する。第１及び第２の過渡サージ吸収用コンデンサC13、C14の端子電圧Vy の最大値は例えば４８０Ｖ程度であり、この端子電圧Vyは図１０（A）に示すように例えば２μsec程度の周期で振動する。第１のクランプ用コンデンサC11及第１の過渡サージ吸収用コンデンサC13は第１の抵抗R1を介して第１のクランプ用コンデンサCaに並列に接続され、第２のクランプ用コンデンサC12及び第２の過渡サージ吸収用コンデンサC14は第２の抵抗Ｒ２を介して第２の電圧分割用コンデンサCbに並列に接続されている。従って、第１及び第２のクランプ用コンデンサC11、C12の端子電圧Vx 及び第１及び第２の過渡サージ吸収用コンデンサC13、C14の電圧Vy が過大になることが制限される。
【００５１】
本実施例１によれば次の効果が得られる。
（１）  第１〜第４の主スイッチＳ1 〜Ｓ4 のソフトスイッチングを比較的簡単な回路で達成することができ、サージ、ノイズ、及びスイッチング損失の低減を図ることができる。
（２）  第１及び第２の補助スイッチＱ1 、Ｑ2 のソフトスイッチングも達成される。
（３）  インバータ回路がＶ結線構成であるので、前記特許文献１の電力変換装置に比べて主スイッチの数を低減することができ、電力変換装置の小型化、低コスト化を図ることができる。
（４）異常検出回路７２で異常を検出して第１の補助スイッチQ1をオフに制御することにより、異常電流が遮断される。従って、第１の補助スイッチQ1がソフトスイッチング用として機能すると共にヒューズ等の保護素子としても機能する。このため、ソフトスイッチング機能と保護機能とを有する直流―交流変換装置の小型化、低コスト化を図ることができる。
（５）個別な保護素子が主電流通路に接続されないので、ここでの電力損失の低減が可能になり、更に、配線インピーダンスの増大を抑えてこれに基づく第１〜第４の主スイッチQ1〜Q4のオン・オフに基づくサージ電圧の増大を抑制することができる。
（６）  第１及び第２のクランプ用コンデンサC11、C12を設けることによって、第１の補助スイッチQ1をオフにした時に生じるサージ電圧を吸収することができる。
（７）  第１及び第２の過渡サージ吸収用コンデンサ（C13、C14）と第１及び第２の抵抗（R１、R2）とを設けることによって、過渡サージを低減することができると共に第１及び第２のクランプ用コンデンサ（C11、C12）の耐圧を第１及び第２の電圧分割用コンデンサ（Ca、Cb）の耐圧と同程度に低くすることができる。
【００５２】
本発明は上記の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１）図４の異常検出回路７２を図１１の異常検出回路７２aに変形できる。図１１の異常検出回路７２aは、第１及び第２のAND回路７７、７８とOR回路７９と図４と同一の保持回路７６とから成る。第１のAND回路７７の入力ライン９a、１０ａは図３のライン９、１０に接続され、第２のAND回路７８の入力ライン１１a、１２aは、図３のライン１１、１２に接続される。従って、主スイッチ制御回路５の異常又は何らかの原因で第１及び第２の主スイッチS1、S2の制御信号Vg1、Vg2が同時に高レベルになった時には第１のAND回路７７の出力が異常を示す高レベルになり、これがOR回路７９及び保持回路７６を介してオフ制御スイッチ７３の制御端子に送られ、オフ制御スイッチ７３がオフ制御される。同様に、第３及び第４の主スイッチS3、S4の制御信号Vg3、Vg4が同時に高レベルになった時にも第２のAND回路７８の出力が高レベルになり、これがOR回路７６を介してオフ制御スイッチ７３の制御端子に送られ、オフ制御スイッチ７３がオフ制御される。図１１の異常検出回路７２aによれば、図３の電圧検出回路７０又は電流検出器７０aが不要になる。
（２）同一容量の第１及び第２の電圧分割用コンデンサＣａ，Ｃｂの代りに同
一電圧の第１及び第２の蓄電池を接続することができる。
（３）  第１相、第２相及び第３相交流端子３ｕ，３ｖ，３ｗに接続する負荷がフィルタ作用を有する場合には、第１及び第２のリアクトルＬｕ，Ｌｗと第１及び第２のフィルタ用コンデンサＣｆ１，Ｃｆ２とのいずれか一方又は両方を省くことができる。
（４）  第１〜第４の主スイッチＳ１〜Ｓ４のための第１〜第４の主スイッチ制御信号Ｖｇ１〜Ｖｇ４を図１及び図２に示すように形成することもできる。
（５）オフ制御スイッチ７３を図１２に示す論理回路から成るオフ制御手段７３ａに変形できる。図１２のオフ制御手段７３ａは、ＮＯＴ回路８１とＡＮＤ回路８２とから成る。ＮＯＴ回路８１は図４又は図１１の保持回路７６の出力端子に接続される。ＡＮＤ回路８２の一方の入力端子はＮＯＴ回路８１に接続され、他方の入力端子は例えば図４の排他的ＯＲ回路６２に接続される。ＡＮＤ回路８２の出力端子はライン１３によって第１の補助スイッチＱ1の制御端子に接続される。異常検出時にＡＮＤ回路８２の出力は第１の補助スイッチＱ1をオフ制御する。
【産業上の利用可能性】
【００５３】
本発明は、直流―交流変換装置即ちインバータ装置に利用可能である。
【図面の簡単な説明】
【００５４】
【図１】従来の直流―交流変換装置を示す回路図である。
【図２】図１の各部の状態を示す波形図である。
【図３】本発明の実施例１の直流―交流変換装置を示す回路図である。
【図４】図３の主スイッチ制御回路及び補助スイッチ制御回路を示すブロック図である。
【図５】図３及び図４の各部の状態を概略的に示す波形図である。
【図６】図４の各部の状態を詳しく示す波形図である。
【図７】第１の主スイッチのターンオン時点及びその近傍における図３の各部の状態を示す波形図である。
【図８】図７の分割された複数の区間における電流経路を示す回路図である。
【図９】図７の分割された別の区間における電流経路を示す回路図である。
【図１０】第１の補助スイッチをオフにした時の図３の各部の状態を示す波形図である。
【図１１】変形された異常検出回路を示す回路図である。
【図１２】変形例のオフ制御手段を示す回路図である。
【符号の説明】
【００５５】
１，２  第１及び第２の直流端子
３ｕ，３ｖ，３ｗ  第１、第２及び第３相交流端子
４  中継端子
５  主スイッチ制御回路
６  補助スイッチ制御回路
７２，７２ａ  異常検出回路
Ｓ１〜Ｓ４  第１〜第４の主スイッチ
Ｑ１，Ｑ２  第１及び第２の補助スイッチ
Ｃ１〜Ｃ４  第１〜第４の共振用コンデンサ
Ｌｒ  共振リアクトル
Ｃ１１，Ｃ１２  第１及び第２のクランプ用コンデンサ
Ｃ13、Ｃ14  第１及び第２の過渡サージ吸収用コンデンサ
Ｄ11  逆流阻止用ダイオード
Ｒ1、Ｒ2  第１及び第２の抵抗
【図１】
2005218270.tif 000003
【図２】
2005218270.tif 000004
【図３】
2005218270.tif 000005
【図４】
2005218270.tif 000006
【図５】
2005218270.tif 000007
【図６】
2005218270.tif 000008
【図７】
2005218270.tif 000009
【図８】
2005218270.tif 000010
【図９】
2005218270.tif 000011
【図１０】
2005218270.tif 000012
【図１１】
2005218270.tif 000013
【図１２】
2005218270.tif 000014