(57)【要約】【課題】  表示パネルに対する映像信号セレクタ方式の電流供給能力を改善する。【解決手段】  画素アレイ部１は、走査線ＶＧにより一行分の画素ＰＸＬが選択された時、各信号線ＨＬから供給された映像信号が選択された行の画素ＰＸＬに書き込まれて表示を行なう。ドライバ部２は所定本数からなる信号線ＨＬの組につき一つの割合で配された出力端子を備え、対応する組の所定本数の信号線ＨＬに供給すべき映像信号を時分割で出力する。ドライバ部２と画素アレイ部１との間にセレクタ部３及びラインバッファ部４がある。セレクタ部３は、ドライバ部２の各出力端子から時分割で出力される映像信号を逐次分離して対応する組に含まれる各信号線別に保持する。ラインバッファ部４は、セレクタ部３に保持された映像信号を一斉に取り込み、信号線ＨＬに供給する。【選択図】図１
2005181777.tif 000002
【特許請求の範囲】
【請求項１】
画素アレイ部とこれを駆動するドライバ部とからなり、
前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に行列状に配された画素とからなり、
走査線により一行分の画素が選択された時、各信号線から供給された映像信号が該選択された行の画素に書き込まれて表示を行ない、
前記ドライバ部は所定本数からなる信号線の組につき一つの割合で配された出力端子を備え、該出力端子は対応する組の所定本数の信号線に供給すべき映像信号を時分割で出力する表示装置であって、
該ドライバ部と該画素アレイ部との間にセレクタ部とラインバッファ部とを備え、
前記セレクタ部は、該ドライバ部の各出力端子から時分割で出力される映像信号を逐次分離して対応する組に含まれる各信号線別に保持し、
前記ラインバッファ部は、該セレクタ部に保持された映像信号を一斉に取り込み、該信号線に供給することを特徴とする表示装置。
【請求項２】
前記セレクタ部は、該ドライバ部から出力された映像信号を順次分離するスイッチと、該分離された映像信号の各々を保持する容量と、各容量に保持された映像信号を出力する出力バッファとを含み、
前記ラインバッファ部は、該セレクタ部に保持された映像信号を一斉に取り込むスイッチと、該取り込んだ映像信号を各信号線別に保持する容量と、該保持した映像信号を各信号線に供給する出力バッファとからなることを特徴とする請求項１記載の表示装置。
【請求項３】
前記画素アレイ部は一枚のパネルに形成されており、前記ドライバ部は該パネルに対して外付けされるドライバＩＣからなり、前記セレクタ部及びラインバッファ部は該画素アレイ部とともに該パネル上に形成されていることを特徴とする請求項１記載の表示装置。
【請求項４】
画素アレイ部とこれを駆動するドライバ部とこれらの間に配されたセレクタ部及びラインバッファ部とからなり、前記画素アレイ部は行状の走査線と列状の信号線と両者が交差する部分に行列状に配された画素とからなり、走査線により一行分の画素が選択された時各信号線から供給された映像信号が該選択された行の画素に書き込まれて表示を行ない、前記ドライバ部は所定本数からなる信号線の組につき一つの割合で配された出力端子を備え、該出力端子は対応する組の所定本数の信号線に供給すべき映像信号を時分割で出力する表示装置の駆動方法において、
前記セレクタ部により、該ドライバ部の各出力端子から時分割で出力される映像信号を逐次分離して対応する組に含まれる各信号線別に保持する手順と、
前記ラインバッファ部により、該セレクタ部に保持された映像信号を一斉に取り込み、該信号線に供給する手順を行なうことを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素アレイ部の形成されたパネルとこれを駆動する外付けのドライバＩＣとからなる表示装置及びその駆動方法に関する。より詳しくは、ドライバＩＣとパネル間の接続端子数削減を目的としたセレクタ回路方式の改良技術に関する。
【背景技術】
【０００２】
図５は従来の表示装置の一例を示す模式図である。この表示装置はパネル０に形成された画素アレイ部１と、これを駆動する外付けのドライバＩＣ２とからなる。図示しないが、画素アレイ部１は行状の走査線と列状の信号線と両者が交差する部分に行列状に配された画素とで構成されている。通常画素は液晶素子や有機ＥＬ素子などの電気光学素子とこれを駆動する薄膜トランジスタなどの能動素子とで構成されており、いわゆるアクティブマトリクス方式が主流となっている。走査線により一行分の画素が選択された時、各信号線から供給される映像信号が選択された行の画素に書き込まれて表示を行なう方式である。
【０００３】
外付けのドライバＩＣ２は配線５を介して画素アレイ部１に接続しており、各信号線に映像信号を供給して画素アレイ部１に表示を行なわせる。ドライバＩＣ２とパネル０の結線構造は、ＴＡＢ方式やＣＯＧ方式がよく使われている。図示の従来方式では、ドライバＩＣ２から全信号線に一本一本ＴＡＢ方式又はＣＯＧ方式で接続する必要がある。この為、ドライバＩＣ２の接続用ピン数が増えコストが上がるだけでなく、ドライバＩＣ２とパネル０との接続箇所で不良が発生し、歩留りにも影響している。
【０００４】
図６は、図５に示した従来構造の具体例を示す模式的な部分平面図である。図示する様に、画素アレイ部１は行状の走査線ＶＧと列状の信号線ＨＬと両者が交差する部分に行列状に配された画素ＰＸＬとで構成されている。画素ＰＸＬは例えば液晶素子ＣＬとこれを駆動する薄膜トランジスタＴＲとで構成されている。走査線ＶＧにより一行分の画素ＰＸＬが選択された時、各トランジスタＴＲが導通する。ドライバＩＣ２から各信号線ＨＬに供給された映像信号が、導通したトランジスタＴＲを介して対応する液晶素子ＣＬに書き込まれ、所望の表示を行なう。ドライバＩＣ２の出力端子（接続ピン）は、配線５を介して信号線ＨＬと１対１で接続されている。出力端子から配線５を介して信号線ＨＬに供給された映像信号は、信号線容量Ｃｓｉｇに充電される。この信号線容量Ｃｓｉｇは画素容量や配線容量の総計であり、大型パネルになると数百ｐＦ程度に達する。大型高精細パネルでは信号線の本数が１０００本を超える。この為ドライバＩＣ２の接続ピン数も大きくなり、コスト増を招いている。
【０００５】
上述した従来の問題に対処する為、接続ピン数の削減を目的としたいわゆるセレクタ方式が提案されており、例えば特許文献１に開示されている。
【特許文献１】特開平１１−３２７５１８号公報
【０００６】
図７に示す様に、セレクタ方式の表示装置は、接続ピン数の削減を目的として、ドライバＩＣ２と画素アレイ部１との間にセレクタ部３を介在させている。ドライバＩＣ２は所定本数（図示の例では三本）からなる信号線ＨＬの組につき一つの割合で配された出力端子（接続ピン）を備えている。図示の例では信号線ＨＬ三本につき一個の接続ピンの割合となるので、図６の従来構造に比べ、ピン数を１／３に削減できる。ドライバＩＣ２の各出力端子は、対応する組の所定本数の信号線ＨＬに供給すべき映像信号を時分割で出力する。これに対し、セレクタ部３はドライバＩＣ２の各出力端子から配線５を介して時分割で出力される映像信号を逐次分離して対応する組に含まれる各信号線ＨＬに印加する。この目的でセレクタ部３はドライバＩＣ２の出力端子一個につき三個一組のスイッチＨ１，Ｈ２，Ｈ３を備えている。
【０００７】
図８は、図７に示した従来のセレクタ方式の表示装置の動作説明に供するタイミングチャートである。Ｈ１，Ｈ２，Ｈ３は対応するスイッチＨ１，Ｈ２，Ｈ３をオンする為に印加されるパルスを表わしている。又ＶＧ１，ＶＧ２は、一本目のゲート線ＶＧ１，二本目のゲート線ＶＧ２・・・に一水平期間（１Ｈ）毎順次印加されるゲートパルスを表わしている。以下表記を容易にし且つ統一するため、本明細書ではパルスとこれを印加する要素とを同一の符号で表すことにする。前述した様にセレクタ方式では全信号線ＨＬにスイッチＨ１，Ｈ２，Ｈ３を持たせている。そして１Ｈ期間に三回のサンプリングを全信号線に対して時分割で行なう。最初にスイッチＨ１をオンさせ全信号線の１／３に映像信号をサンプリングする。次にＨ２をオンして次の１／３の信号線に映像信号をサンプリングする。最後にＨ３をオンして残りの１／３の信号線に映像信号をサンプリングする。つまり全信号線の三本に一本が時間的に同時にドライバＩＣから出力される映像信号をサンプリングする。これを三回行なうことで、全信号線ＨＬが１Ｈ期間で全て映像信号をサンプリングすることになる。１Ｈ期間で全信号線にサンプリングされた映像信号は、ゲートパルスＶＧ１によって選択された一行目の画素に書き込まれることになる。次の１Ｈ期間に移ると再び時分割で三回に分けて映像信号が全信号線にサンプリングされるとともに、ゲートパルスＶＧ２によって選択された二行目の画素にこれらサンプリングされた映像信号が書き込まれることになる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
図７に示したセレクタ方式は、従来から比較的小型のパネルで且つ能動素子にポリシリコン薄膜トランジスタを用いた表示装置に適用されていた。しかしながら、パネルが大型化し信号線容量Ｃｓｉｇが大きくなると、セレクタ用のスイッチＨ１，Ｈ２，Ｈ３だけでは、オン抵抗もそれ程小さくできないので、所定の時間内（１Ｈ期間内）に信号線容量Ｃｓｉｇを映像信号で充電しきれなくなる。必要な電流供給能力を確保する為、スイッチＨ１，Ｈ２，Ｈ３のオン抵抗を下げようとすると、サイズが大きくなり過ぎてレイアウト面積が許容範囲を超えてしまう。又、ポリシリコン薄膜トランジスタに代えてアモルファスシリコン薄膜トランジスタをセレクタ用のスイッチに用いると、それだけで必要な電流供給能力は確保することができない。すなわち図７のセレクタ方式は現在のところアモルファスシリコンＴＦＴの表示パネルには実装困難である。セレクタ用のスイッチＨ１，Ｈ２，Ｈ３をアモルファスシリコンＴＦＴで構成すると１Ｈ内にＣｓｉｇを映像信号で充電しきれず、この為コントラスト劣化などの問題を生じてしまう。
【課題を解決するための手段】
【０００９】
上述した従来の技術の課題に鑑み、本発明はセレクタ方式を改善して駆動能力を高め、その適用範囲をアモルファスシリコンＴＦＴの表示パネルやポリシリコンＴＦＴの場合でも特に大型の表示パネルへ拡大することである。係る目的を達成する為に以下の手段を講じた。即ち本発明は、画素アレイ部とこれを駆動するドライバ部とからなり、前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に行列状に配された画素とからなり、走査線により一行分の画素が選択された時、各信号線から供給された映像信号が該選択された行の画素に書き込まれて表示を行ない、前記ドライバ部は所定本数からなる信号線の組につき一つの割合で配された出力端子を備え、該出力端子は対応する組の所定本数の信号線に供給すべき映像信号を時分割で出力する表示装置であって、該ドライバ部と該画素アレイ部との間にセレクタ部とラインバッファ部とを備え、前記セレクタ部は、該ドライバ部の各出力端子から時分割で出力される映像信号を逐次分離して対応する組に含まれる各信号線別に保持し、前記ラインバッファ部は、該セレクタ部に保持された映像信号を一斉に取り込み、該信号線に供給することを特徴とする。
【００１０】
具体的には、前記セレクタ部は、該ドライバ部から出力された映像信号を順次分離するスイッチと、該分離された映像信号の各々を保持する容量と、各容量に保持された映像信号を出力する出力バッファとを含み、前記ラインバッファ部は、該セレクタ部に保持された映像信号を一斉に取り込むスイッチと、該取り込んだ映像信号を各信号線別に保持する容量と、該保持した映像信号を各信号線に供給する出力バッファとから。好ましくは、前記画素アレイ部は一枚のパネルに形成されており、前記ドライバ部は該パネルに対して外付けされるドライバＩＣからなり、前記セレクタ部及びラインバッファ部は該画素アレイ部とともに該パネル上に形成されている。
【００１１】
又本発明は、画素アレイ部とこれを駆動するドライバ部とこれらの間に配されたセレクタ部及びラインバッファ部とからなり、前記画素アレイ部は行状の走査線と列状の信号線と両者が交差する部分に行列状に配された画素とからなり、走査線により一行分の画素が選択された時各信号線から供給された映像信号が該選択された行の画素に書き込まれて表示を行ない、前記ドライバ部は所定本数からなる信号線の組につき一つの割合で配された出力端子を備え、該出力端子は対応する組の所定本数の信号線に供給すべき映像信号を時分割で出力する表示装置の駆動方法において、前記セレクタ部により、該ドライバ部の各出力端子から時分割で出力される映像信号を逐次分離して対応する組に含まれる各信号線別に保持する手順と、前記ラインバッファ部により、該セレクタ部に保持された映像信号を一斉に取り込み、該信号線に供給する手順を行なうことを特徴とする。
【発明の効果】
【００１２】
本発明によれば、セレクタ部と画素アレイ部との間にラインバッファ部を介在させている。従来のセレクタ方式と異なり、本発明ではセレクタ部は直接画素アレイ部に映像信号をサンプリングするのではなく、ラインバッファ部に一旦サンプリングする様にしている。画素アレイ部の信号線容量に比べるとラインバッファ部の容量は小さくて済む為、セレクタ部は短時間でも十分にラインバッファ部に映像信号を充電できる。一方、ラインバッファ部はセレクタ部から時分割で出力される映像信号を一旦保持した後、共通のスイッチを介して一斉に全信号線に供給する。セレクタ部に比べてラインバッファ部の電流駆動能力は大きくすることができるので、画素アレイ部の信号線容量に対する充電も、セレクタ部のスイッチに比べて速く行なうことができる。加えて、ラインバッファ部は次の行の映像信号をバッファリングするまでの間、各信号線容量に対する充電を行なうことができるので、充電不足による画品位の劣化も生じない。この様に本発明によれば、大きな出力負荷があっても速い時間で充電でき且つレイアウトの省面積化が可能になる。そして、ＴＡＢドライバＩＣの出力ピン数を削減することができ、コストダウンが図れるだけでなく歩留りも向上する。
【発明を実施するための最良の形態】
【００１３】
以下図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明に係る表示装置の構成を示す模式図である。図示する様に、本表示装置は基本的に画素アレイ部１とこれを駆動するドライバ部とからなる。本実施形態では、このドライバ部はＴＡＢ方式又はＣＯＧ方式のドライバＩＣ２からなる。画素アレイ部１は、行状の走査線ＶＧと、列状の信号線ＨＬと、両者が交差する部分に行列状に配された画素ＰＸＬとからなる。本実施形態では、各画素ＰＸＬは液晶素子ＣＬとこれを駆動するトランジスタＴＲとからなる。このトランジスタＴＲはアモルファスシリコンＴＦＴ又はポリシリコンＴＦＴである。走査線ＶＧにより一行分の画素ＰＸＬが選択された時、この走査線ＶＧにゲートが接続されたトランジスタＴＲは全て導通する。各信号線ＨＬから供給された映像信号が導通したトランジスタＴＲを介して選択された行の液晶素子ＣＬに書き込まれ、所望の表示が行なわれる。尚本実施形態では電気光学素子として液晶素子ＣＬを用いているが、本発明はこれに限られるものではなく、例えば有機ＥＬ素子などの発光素子を用いることもできる。
【００１４】
一方ドライバＩＣ２は、所定本数（本実施形態では三本）からなる信号線ＨＬの組につき一つの割合で配された出力端子を備えている。本実施形態は信号線ＨＬの本数に比べて出力端子（接続ピン）の数を１／３まで削減できる。尚、一組に属する信号線の本数は三本に限られるものではなく、二本、四本又は五本以上であってもよい。各出力端子は対応する組の三本の信号線ＨＬに供給すべき映像信号を時分割で出力する。
【００１５】
本発明の特徴事項として、ドライバＩＣ２と画素アレイ部１との間にセレクタ部３とラインバッファ部４とが介在している。セレクタ部３は、ドライバＩＣ２の各出力端子から配線５を介して時分割で出力される映像信号を逐次分離して対応する組に含まれる各信号線ＨＬ別に保持する。ラインバッファ部４は、セレクタ部３に保持された映像信号を一斉に取り込んで信号線ＨＬに供給し、これにより信号線容量Ｃｓｉｇを充電する。
【００１６】
具体的な構成を見ると、セレクタ部３は、ドライバＩＣ２から出力された映像信号を逐次分離するスイッチＨ１，Ｈ２，Ｈ３と、分離された映像信号の各々を保持する容量ＣＨと、各容量ＣＨに保持された映像信号を出力する出力バッファＢＦとを含んでいる。信号線容量Ｃｓｉｇが例えば２００ｐＦ程度であるのに対し、セレクタ部３の保持容量ＣＨは例えば２ｐＦ程度でよい。又出力バッファＢＦは周知のアナログソースフォロワ回路を用いることができる。又スイッチＨ１，Ｈ２，Ｈ３は画素アレイ部１のトランジスタＴＲと同じ様に、アモルファスシリコンＴＦＴ又はポリシリコンＴＦＴで構成することができる。
【００１７】
ラインバッファ部４は、セレクタ部３に一旦保持された映像信号を一斉に取り込むスイッチＳと、取り込んだ映像信号を各信号線別に保持する容量ＣＳと、保持された映像信号を各信号線ＨＬに供給する出力バッファＢＦとから構成されている。セレクタ部３と同様に、ラインバッファ部４の保持容量ＣＳは例えば２ｐＦ程度であり、出力バッファＢＦは例えばアナログソースフォロワで構成でき、スイッチＳはアモルファスシリコンＴＦＴ又はポリシリコンＴＦＴで構成される。
【００１８】
従来のセレクタ方式は、ドライバＩＣ２から出力された映像信号をセレクタ部３が各信号線ＨＬに分配して直接供給する構成となっていた。その為スイッチＨ１，Ｈ２，Ｈ３の電流供給能力が低い場合、信号線容量Ｃｓｉｇを十分に充電することができなかった。これに対し、本発明ではセレクタ部３は画素アレイ部１を充電するのではなく、ラインバッファ部４を充電する方式としている。ラインバッファ部４の保持容量ＣＳは画素アレイ部１の信号線容量Ｃｓｉｇに比べ遥かに小さいので、セレクタ部３は極短時間で保持容量ＣＳを充電可能である。この為、セレクタ用のスイッチＨ１，Ｈ２，Ｈ３は大きなサイズを必要とせず、レイアウトの拡大化を招かない。又、アモルファスシリコンＴＦＴであっても十分に対応可能である。
【００１９】
図２は、図１に示した表示装置の動作説明に供するタイミングチャートである。最初の１Ｈ期間でまずＨ１がオンし、一行分の画素の１／３に相当する映像信号が各保持容量ＣＨに保持される。続いてＨ２がオンし、一行分の画素の別の１／３に相当する映像信号が容量ＣＨに保持される。更にＨ３がオンし、残りの１／３に相当する映像信号が容量ＣＨにサンプリングされる。以上で一行分の画素に相当する映像信号が全てセレクタ部３の保持容量ＣＨにサンプリング保持される。続いて最初の１Ｈ期間の最後でラインバッファ部４のスイッチＳがオンし、各容量ＣＨに保持されていた映像信号が一斉にラインバッファ部４の容量ＣＳに取り込まれる。この取り込まれた映像信号は出力バッファＢＦを介して各信号線ＨＬに供給される。このタイミングに合わせてゲートパルスが最初の走査線ＶＧ１に印加され、選択された最初の一行分の画素に、各信号線ＨＬから供給された映像信号が書き込まれる。次の水平期間に移ると、上述したシーケンスが繰り返され、Ｈ１，Ｈ２，Ｈ３，Ｓが順にオンするとともに、二番目の走査線ＶＧ２にゲートパルスが印加される。尚、スイッチＳのオンタイミングと走査線ＶＧに対するゲートパルスの印加タイミングを調整することで、スイッチＳがオンした後ほぼ１Ｈ期間の全部を信号線ＨＬに対する映像信号の充電時間に使うことも可能である。
【００２０】
図３は、図１に示した表示装置の全体構成を示すブロック図である。図示する様に画素アレイ部１は一枚のパネル０に形成されている。尚、このパネル０には走査線ＶＧを線順次駆動する為の垂直駆動回路７が搭載されている。場合によっては、この垂直駆動回路７はパネル０に対して外付けとすることも可能である。一方ドライバ部はパネル０に対して外付けされるドライバＩＣ２からなる。ここで、セレクタ部３及びラインバッファ部４は画素アレイ部１とともにパネル０上に集積形成されている。従って、ドライバＩＣ２の接続ピンは配線５を介してパネル０側のセレクタ部３に接続することになる。尚セレクタ部３のスイッチＨ１，Ｈ２，Ｈ３、ラインバッファ部４のスイッチＳ、垂直駆動回路７などのタイミング制御を行なうパルスは、外部のタイミングジェネレータ６から供給される。
【００２１】
本実施形態では、各画素ＰＸＬはＲＧＢの三原色に着色されており、いわゆるカラーパネルとなっている。個々の画素ＰＸＬに着目すると、例えばＲ（赤）に着色された画素電極と対向電極ＣＯＭとの間に液晶素子ＣＬが配されている。この画素電極はトランジスタＴＲによりスイッチング駆動される。他のＧ（緑）及びＢ（青）に着色された画素ＰＸＬについても同様である。本実施形態ではＲＧＢの三色に対応させて、三本の信号線ＨＬＲ，ＨＬＧ，ＨＬＢを一組とし、これにドライバＩＣ２の一個の出力端子を割り当てている。
【００２２】
引き続き、図３を参照してドライバＩＣ２の構成を具体的に説明する。ドライバＩＣ２は、カラー液晶表示パネル０の各垂直画素列の３本の信号ラインＨＬＲ，ＨＬＧ，ＨＬＢに対応して一組ずつ設けられた回路構成となっている。すなわち、例えばｎ列目の回路構成について見ると、入力される画像データをサンプリングするサンプリング回路２１ｎ、このサンプリング回路２１ｎでサンプリングされた画像データを保持するメモリ２２ｎ、このメモリ２２ｎに保持されたデータをデジタル化するＤＡコンバータ２３ｎおよび出力回路２４ｎから構成されている。
【００２３】
アナログスイッチＨ１，Ｈ２．Ｈ３による３時分割駆動セレクタ方式を用いることにより、ドライバＩＣ２としては、３本の信号ラインＨＬＲ，ＨＬＧ，ＨＬＢに対して一組のサンプリング回路２１、メモリ２２、ＤＡコンバータ２３および出力回路２４が必要なだけなので、ドライバＩＣ２の小面積化、低コスト化および低消費電力化が可能になる。
【００２４】
そして、このドライバＩＣ２は、入力される画像データを１Ｈ（一水平走査期間）ごとに順次サンプリングし、垂直駆動回路７によって垂直選択された行の画素に対して画像データを書き込む。なお、ドライバＩＣ２に入力される画像データは、コモン電圧ＶＣＯＭに対して１Ｈごとに極性が反転している。これにより、１Ｈ反転駆動が実現される。
【００２５】
次に、ドライブＩＣの動作について、図４のタイミングチャートを用いて説明する。ドライバＩＣ２に入力される画像データとしては、１Ｈの間にＲ，Ｇ，Ｂの各データをシリアルに並べられたものである。この画像データは、サンプリング回路２１で１Ｈの間に３回、Ｒ，Ｇ，Ｂの３データに対してサンプリングされ（Ｏ（ｎ））、かつメモリ２２に保持され（Ｐ（ｎ））、ＤＡコンバータ２３および出力回路２４を経由して出力されることになる（Ｑ（ｎ））。これらの信号は、１Ｈ期間内ではコモン電圧ＶＣＯＭに対して同じ極性のものである。
【００２６】
ドライバＩＣ２の出力（Ｑ（ｎ））は、１Ｈごとに極性が反転するデータであり、タイミングジェネラータ６からのスイッチ制御パルスＨ１，Ｈ２，Ｈ３によるアナログスイッチＨ１，Ｈ２，Ｈ３のオン（閉）／オフ（開）制御によって、３本の信号ラインＨＬＲ，ＨＬＧ，ＨＬＢに振り分けられる（３時分割）。その結果、信号ラインへの表示データの書き込みが行われる。信号ラインに書き込まれた表示データは、垂直駆動回路７によって垂直走査され、選択パルスによって垂直選択された行の画素に書き込まれる。
【図面の簡単な説明】
【００２７】
【図１】本発明に係る表示装置の回路構成を示すブロック図である。
【図２】図１に示した表示装置の動作説明に供するタイミングチャートである。
【図３】図１に示した表示装置の全体構成を示すブロック図である。
【図４】図３に示した表示装置に含まれるドライバＩＣの動作説明に供するタイミングチャートである。
【図５】従来の表示装置の一例を示す模式図である。
【図６】従来の表示装置の一例を示す詳細回路図である。
【図７】従来のセレクタ方式を示す回路図である。
【図８】図７に示したセレクタ方式の動作説明に供するタイミングチャートである。
【符号の説明】
【００２８】
０・・・パネル、１・・・画素アレイ部、２・・・ドライバＩＣ、３・・・セレクタ部、４・・・ラインバッファ部、５・・・配線
【図１】
2005181777.tif 000003
【図２】
2005181777.tif 000004
【図３】
2005181777.tif 000005
【図４】
2005181777.tif 000006
【図５】
2005181777.tif 000007
【図６】
2005181777.tif 000008
【図７】
2005181777.tif 000009
【図８】
2005181777.tif 000010