(57)【要約】【課題】  出力制御電圧に対する出力電力の変化率の変動を小さくして高周波電力増幅回路の出力電力立ち上げ時における制御性を向上させることができる高周波電力増幅回路およびパワーモジュールを提供する。【解決手段】  複数の電力増幅用トランジスタ（Ｑ１〜Ｑ３）が多段に接続されてなる高周波電力増幅回路において、少なくとも初段の電力増幅用トランジスタ（Ｑ１）はそのゲートもしくはベースのバイアス電圧を固定して動作電圧（Ｖｄｄ）を電力制御電圧（Ｖapc）に応じて変化させ、最終段の電力増幅用トランジスタ（Ｑ３）はその動作電圧（Ｖｄｄ）を固定してゲートもしくはベースのバイアス電圧（Ｖｇ）を電力制御電圧（Ｖapc）に応じて変化させようにした。【選択図】図１
2005175560.tif 000002
【特許請求の範囲】
【請求項１】
複数の電力増幅用トランジスタが多段に接続されてなり、電力制御電圧に応じてレベル制御された電圧を生成する可変動作電圧生成回路を備え、少なくとも初段の電力増幅用トランジスタはそのゲートもしくはベースのバイアス電圧が固定された状態で前記可変動作電圧生成回路により生成された電圧が動作電圧として供給されて増幅動作し、最終段の電力増幅用トランジスタはその動作電圧が固定された状態で前記可変動作電圧生成回路により生成された電圧がゲートもしくはベースのバイアス電圧として供給されて増幅動作することを特徴とする高周波電力増幅回路。
【請求項２】
３個の電力増幅用トランジスタが多段に接続されてなり、２段目の電力増幅用トランジスタはそのゲートもしくはベースのバイアス電圧が固定された状態で前記可変動作電圧生成回路により生成された電圧が動作電圧として供給されて増幅動作することを特徴とする請求項１に記載の高周波電力増幅回路。
【請求項３】
３個の電力増幅用トランジスタが多段に接続されてなり、２段目の電力増幅用トランジスタはその動作電圧が固定された状態で前記可変動作電圧生成回路により生成された電圧がゲートもしくはベースのバイアス電圧として供給されて増幅動作することを特徴とする請求項１に記載の高周波電力増幅回路。
【請求項４】
前記初段の電力増幅用トランジスタはバイポーラ・トランジスタであることを特徴とする請求項１ないし３のいずれかに記載の高周波電力増幅回路。
【請求項５】
前記最終段の電力増幅用トランジスタは絶縁ゲート型電界効果トランジスタであることを特徴とする請求項１ないし４のいずれかに記載の高周波電力増幅回路。
【請求項６】
前記初段の電力増幅用トランジスタはヘテロ接合バイポーラ・トランジスタであることを特徴とする請求項４に記載の高周波電力増幅回路。
【請求項７】
増幅すべき高周波信号が入力される入力端子と前記初段の電力増幅用トランジスタのゲート端子またはベース端子との間に、直流成分を遮断する容量素子とインピーダンス整合回路とが設けられ、前記初段の電力増幅用トランジスタと前記容量素子およびインピーダンス整合回路は同一の化合物半導体チップ上に形成されていることを特徴とする請求項６に記載の高周波電力増幅回路。
【請求項８】
前記可変動作電圧生成回路および前記最終段の電力増幅用トランジスタは、前記初段の電力増幅用トランジスタと前記容量素子およびインピーダンス整合回路が形成された半導体チップとは別個の半導体チップ上にそれぞれ形成されていることを特徴とする請求項７に記載の高周波電力増幅回路。
【請求項９】
前記可変動作電圧生成回路および前記最終段の電力増幅用トランジスタは、前記初段の電力増幅用トランジスタと前記容量素子およびインピーダンス整合回路が形成された半導体チップとは別個の同一半導体チップ上に形成されていることを特徴とする請求項７に記載の高周波電力増幅回路。
【請求項１０】
増幅すべき高周波信号が入力される入力端子と前記初段の電力増幅用トランジスタのゲート端子またはベース端子との間に、直流成分を遮断する容量素子とインピーダンス整合回路とが設けられ、前記初段の電力増幅用トランジスタおよび前記最終段の電力増幅用トランジスタは半導体チップ上に形成され、該半導体チップと前記容量素子およびインピーダンス整合回路を構成する素子とが同一の絶縁基板上に実装されていることを特徴とする請求項６に記載の高周波電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話機等の無線通信システムに使用され高周波信号を増幅して出力する高周波電力増幅回路および該高周波電力増幅回路を組み込んだ電子部品に適用して有効な技術に関し、特に高周波電力増幅回路の出力電力立ち上げ時における制御性を向上させる技術に関する。
【背景技術】
【０００２】
一般に、携帯電話機等の無線通信装置（移動体通信装置）における送信部には、送信信号を変調する変調回路と変調後の信号を増幅する高周波電力増幅回路とが組み込まれている。携帯電話機の高周波電力増幅回路は、送信時にベースバンド回路もしくはマイクロプロセッサ等の制御回路からの制御電圧（Ｖramp）によってパワーの立ち上げ、立ち下げが行なわれる。具体的には、ＧＳＭの規格では、送信開始時には出力電力を−２５ｄＢｍ以下のレベルから＋３３ｄＢｍまで、また送信スロットの切替えの際には出力電力を＋３３ｄＢｍから０ｄＢｍ近くまで一旦落とした後に＋３３ｄＢｍへ立ち上げる必要がある。しかも、ＧＳＭの規格では、このスロットの切替えを数１０μｓ（マイクロ秒）のような短い時間内に完了することが規定されている。
【０００３】
従来の携帯電話機におけるパワーの制御方式には、入力信号の振幅を一定にして高周波電力増幅回路のゲインを制御する方式と、高周波電力増幅回路のゲインを一定にして入力信号の振幅を変化させる方式とがある。このうち、入力信号の振幅を一定にして高周波電力増幅回路のゲインを制御する方式には、動作電圧を変化させる方式とゲートバイアス電圧を変化させる方式とがある。
【０００４】
また、従来の携帯電話機における高周波電力増幅回路は、複数の電力増幅用トランジスタが多段（一般には３段が多い）に接続された構成にされることが多い。ゲートバイアス方式による高周波電力増幅回路の増幅率の制御は、図８に示すように、出力制御電圧Ｖapcを抵抗Ｒ１１〜Ｒ１９で分割した電圧Ｖg1，Ｖg2，Ｖg3を高周波電力増幅回路の各増幅段のトランジスタＱ１〜Ｑ３のゲート端子（バイポーラ・トランジスタではベース端子）に印加することで行なわれている（例えば、特許文献１参照）。また、動作電圧制御方式による高周波電力増幅回路の増幅率の制御も、各増幅段の動作電圧（Ｖdd）を出力制御電圧Ｖapcに応じて同時に変化させることで行なわれていた。
【特許文献１】特開２００１−７６５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来、上記のようなベースバンド回路からの制御電圧（Ｖramp）によって短時間に所望のレベルまでパワーを変化させるパワーの立ち上げ立ち下げ制御においては、ベースバンド回路から出力する制御電圧（Ｖramp）の設定が非常に難しく、制御電圧を単純に増加させたのでは所望のタイムマスクから外れてしまうという課題があった。本発明者らは、その原因について検討を行なった結果、３段すべての増幅段のゲートバイアス電圧Ｖｇまたは動作電圧Ｖｄｄを変化させてパワーを制御する方式にあっては、図４に破線で示すように出力制御電圧に対する出力電力の変化率（ΔＰout／ΔＶapc）の変動が大きいためであることを見出した。
【０００６】
この発明の目的は、出力制御電圧に対する出力電力の変化率の変動を小さくして出力電力立ち上げ時における制御性を向上させることができる高周波電力増幅回路を提供することにある。
この発明の他の目的は、電力増幅用トランジスタの素子サイズを小さくし、高周波電力増幅回路の占有面積の低減、モジュールの小型化を図ることができる技術を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、複数の電力増幅用トランジスタが多段に接続されてなる高周波電力増幅回路（パワーアンプおよびパワーモジュール）において、少なくとも初段の電力増幅用トランジスタはそのゲートもしくはベースのバイアス電圧を固定して動作電圧（Ｖｄｄ）を電力制御電圧（Ｖapc）に応じて変化させ、最終段の電力増幅用トランジスタはその動作電圧（Ｖｄｄ）を固定してゲートもしくはベースのバイアス電圧（Ｖｇ）を電力制御電圧（Ｖapc）に応じて変化させようにしたものである。
【０００８】
上記した手段によれば、初段の電力増幅用トランジスタの出力電力の変化率を抑制することができるため、全制御範囲にわたって出力制御電圧に対する出力電力の変化率の変動を小さくして制御回路から出力する制御電圧の設定を容易に行なうことができるようになる。
【０００９】
また、望ましくは、少なくとも最終段よりも前段の電力増幅用トランジスタは化合物半導体チップを基板とするバイポーラ・トランジスタにより構成する。これにより、素子サイズの縮小さらには高周波電力増幅回路の占有面積の低減、モジュールの小型化が可能になる。
【発明の効果】
【００１０】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、全制御範囲にわたって出力制御電圧に対する出力電力の変化率の変動を小さくして高周波電力増幅回路の出力電力立ち上げ時における制御性を向上させ、制御回路から出力する制御電圧の設定を容易に行なうことができる高周波電力増幅回路を実現することができるという効果がある。
【００１１】
また、本発明に従うと、電力増幅用トランジスタの素子サイズを小さくし、高周波電力増幅回路の占有面積の低減、モジュールの小型化が可能になるという効果がある。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の好適な実施例を図面に基づいて説明する。
【実施例１】
【００１３】
図１は、本発明を適用した高周波電力増幅回路（以下、パワーアンプと称する）とそのバイアス生成回路の第１の実施例を示す。
図１において、Ｑ１は入力高周波信号Ｐｉｎを増幅する１段目の増幅段を構成する電力増幅用トランジスタ、Ｑ２はＱ１のドレイン電圧がゲート端子に入力されるように接続された２段目の増幅段を構成する電力増幅用トランジスタ、Ｑ３はＱ２のドレイン電圧がゲート端子に入力されるように接続された最終増幅段の電力増幅用トランジスタ、Ｌ１〜Ｌ３は電源電圧端子と各増幅段の電力増幅用トランジスタＱ１〜Ｑ３のドレイン端子との間に接続されたインダクタンス素子、ＭＮ０〜ＭＮ３は電力増幅用トランジスタの前後に接続されたインピーダンス整合回路、ＣDC1〜ＣDC4は直流成分を遮断する容量素子である。
【００１４】
本実施例においては、電力増幅用トランジスタＱ１〜Ｑ３がＭＯＳＦＥＴ（絶縁ゲート型電界効果トランジスタ）で構成されている。そして、１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２のゲート端子には抵抗Ｒ１，Ｒ２を介して固定のバイアス電圧Ｖbiasが印加されているとともに、１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２のドレイン端子にはインダクタＬ１，Ｌ２を介して、オペアンプＡＭＰ１の出力によって制御される電源用トランジスタＱ４のドレイン電圧Ｖdd1が印加されている。電源用トランジスタＱ４は、ＰチャネルＭＯＳＦＥＴを用いるのが良い。
【００１５】
また、３段目の電力増幅用トランジスタＱ３のゲート端子にはオペアンプＡＭＰ１の出力によって制御される電源用トランジスタＱ４のドレイン電圧Ｖdd1を抵抗Ｒ３，Ｒ４で抵抗分割した電圧がゲートバイアス電圧Ｖｇ３として印加されているとともに、３段目の電力増幅用トランジスタＱ３のドレイン端子にはインダクタＬ３を介して、電源用トランジスタＱ４によって変換される前の電源電圧Ｖｄｄが印加されている。
【００１６】
この実施例においては、オペアンプＡＭＰ１の非反転入力端子に出力制御電圧Ｖapcが入力され、オペアンプＡＭＰ１の反転入力端子には電源用トランジスタＱ４のドレイン電圧がフィードバックされている。これにより、電源用トランジスタＱ４はオペアンプＡＭＰ１の出力よってドレイン電圧が出力制御電圧Ｖapcと一致するように制御され、１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２のドレイン端子には出力制御電圧Ｖapcに応じた電圧Ｖdd1が印加される。
【００１７】
つまり、１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２は、ゲート電圧が固定された状態でドレイン電圧が出力制御電圧Ｖapcに応じて変化されることでそのゲインが制御される。なお、出力制御電圧Ｖapcは、例えば出力Ｐoutの検出信号Ｖsnsとベースバンド回路等の制御回路から供給される出力レベルを指示する信号Ｖrampとを比較して電位差に応じた電圧を出力する誤差アンプのような回路から出力される電圧とされる。
【００１８】
１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２のゲート電圧Ｖｇ１，Ｖｇ２が出力制御電圧Ｖapcに応じて変化されることでそのゲインが制御される図８のような回路にあっては、電力増幅用トランジスタＱ２の出力電圧Ｖout2は図２に破線で示すように変化するものが、１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２のドレイン電圧が出力制御電圧Ｖapcに応じて変化されることでそのゲインが制御される本実施例のような回路においては、電力増幅用トランジスタＱ２の出力電圧Ｖout2を図２に実線で示すように出力制御電圧Ｖapcに対して緩やかに変化させることができるようになる。
【００１９】
一方、この実施例では、３段目の電力増幅用トランジスタＱ３は動作電圧（ドレイン電圧）が固定された状態でゲートバイアス電圧Ｖｇ３が出力制御電圧Ｖapcに応じて変化される。これによって、３段目の電力増幅用トランジスタＱ３の出力電力Ｐoutは、図３のように出力制御電圧Ｖapcが低い領域でリニアに変化するようになる。その結果、本実施例のパワーアンプは、図４に実線で示すように、出力制御電圧Ｖapcに対する出力電力の変化率（ΔＰout／ΔＶapc）の変動量を、図８の従来方式の回路の出力電力の変化率（図４の破線）の変動量よりも小さくすることができる。
【００２０】
また、３段目の電力増幅用トランジスタＱ３に関しても１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２と同様に、ゲート電圧を固定して動作電圧（ドレイン電圧）を可変制御するように構成すると、Ｑ３に流れる電流はＱ１，Ｑ２に比べてかなり大きいため、電源用トランジスタＱ４の素子サイズ（ゲート幅）が大きくなってしまうが、本実施例のように、３段目の電力増幅用トランジスタＱ３は動作電圧（ドレイン電圧）が固定された状態でゲートバイアス電圧Ｖｇ３が出力制御電圧Ｖapcに応じて変化されるように構成するによって、回路面積の増大を抑えることができるという利点もある。
【００２１】
なお、本実施例のパワーアンプは、１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２が形成された半導体チップと、３段目の電力増幅用トランジスタＱ３が形成された半導体チップと、オペアンプＡＭＰ１および電源用トランジスタＱ４が形成された半導体チップとを、インダクタＬ１〜Ｌ３や直流遮断用の容量ＣDC1〜ＣＤＣ４などのディスクリート部品とともに、配線パターンが形成されたセラミックのような絶縁基板上に実装することによりモジュールとして構成される。モジュールを構成する絶縁基板は表面や内部にプリント配線が施され、基板に実装された複数の半導体チップや部品間が上記プリント配線やボンディングワイヤで電気的に結合されることであたかも一つの電子部品として扱えるように構成される。
【００２２】
かかるモジュールにおいては、インピーダンス整合回路ＭＮ０〜ＭＮ３は、伝送線路（プリント配線）と該伝送線路の所定の箇所と接地点との間に接続された容量素子とから構成することができる。また、容量素子は、基板が複数の誘電体板を積層したなる多層構造をなす場合、いずれかの誘電体板の表裏に形成された導電層を電極とする容量を用いて構成することができる。インダクタＬ１〜Ｌ３は、基本波の１／４波長の電気長を有するλ／４伝送線路を用いることができる。従って、インダクタＬ１〜Ｌ３も基板に内蔵の素子とすることができる。さらに、インダクタＬ１〜Ｌ３のうちＬ１は、１段目の電力増幅用トランジスタＱ１または電源用トランジスタＱ４と同一のシリコンチップ上に形成することが可能である。また、１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２と、３段目の電力増幅用トランジスタＱ３と、オペアンプＡＭＰ１および電源用トランジスタＱ４を、すべて１つのシリコンチップ上に形成することも可能である。
【実施例２】
【００２３】
図５は、本発明を適用したパワーアンプとそのバイアス生成回路の第２の実施例を示す。
この実施例は、図１の実施例のような、電源用トランジスタＱ４により生成された電圧Ｖdd1を抵抗Ｒ３とＲ４の抵抗比で分割した電圧を、３段目の電力増幅用トランジスタＱ３のゲート端子に与える代わりに、３段目の電力増幅用トランジスタＱ３とゲートが共通に接続されたダイオード接続のトランジスタＱ５と、出力制御電圧Ｖapcに応じた電流を流す可変電流源ＶＣ１と、該可変電流源ＶＣ１により生成された電流を折り返すカレントミラーＣＭ１とを設け、該カレントミラーＣＭ１の電流をトランジスタＱ５に流すことで、Ｑ５とＱ３のゲート幅の比に応じたアイドル電流をＱ３に流してバイアスを与えるようにしたものである。カレントミラーＣＭ１を構成するトランジスタには、ＰチャネルＭＯＳＦＥＴが使用され、該カレントミラーＣＭ１からの電流が流されるトランジスタＱ５にはＮチャネルＭＯＳＦＥＴが使用される。
【００２４】
３段目の電力増幅用トランジスタＱ３のドレイン電圧は、第１の実施例と同様に、電源用トランジスタＱ４によって変換される前の電源電圧Ｖｄｄとされている。よって、３段目の電力増幅用トランジスタＱ３は動作電圧（ドレイン電圧）が固定された状態でゲートバイアス電圧Ｖｇ３が出力制御電圧Ｖapcに応じて変化される。１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２は、第１の実施例と同様に、ゲート電圧が固定された状態でドレイン電圧が出力制御電圧Ｖapcに応じて変化されることでそのゲインが制御されるように構成されている。上記のように、カレントミラー方式で３段目の電力増幅用トランジスタＱ３にバイアスを与えるようにしたパワーアンプにおいても、第１の実施例と同様な作用効果が得られる。つまり、出力制御電圧Ｖapcに対する出力電力の変化率（ΔＰout／ΔＶapc）の変動量を、図８の従来方式の回路の出力電力の変化率の変動量よりも小さくすることができる。
【実施例３】
【００２５】
図６は、本発明を適用パワーアンプとそのバイアス生成回路の第３の実施例を示す。
この実施例は、図１に示す第１の実施例における１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２として、ＭＯＳＦＥＴの代わりにＨＢＴ（ヘテロ接合バイポーラ・トランジスタ）を用いたものである。本実施例は、回路的には第１の実施例と同様な作用効果が得られる上、ＨＢＴはＭＯＳＦＥＴよりも電流密度が高く素子サイズを小さくすることができるため第１の実施例のパワーアンプに比べて回路の占有面積が小さくなるという利点がある。
【００２６】
また、本実施例は、ＧａＡｓのようなシリコンに比べて抵抗率の高い半絶縁性化合物半導体チップ上に形成されたＨＢＴを１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２としており、ＧａＡｓチップ上に形成される導電層からなる配線はシリコンチップ上に形成される配線に比べて伝送損失を小さくすることができる。そのため、本実施例では、１段目の電力増幅用トランジスタＱ１と、インピーダンス整合回路ＭＮ０と、直流カット用の容量ＣDC1および抵抗Ｒ１を１つの半導体チップＣＨＰ１上に、また２段目の電力増幅用トランジスタＱ２と、インピーダンス整合回路ＭＮ１と、直流カット用の容量ＣDC2および抵抗Ｒ２を他１つの半導体チップＣＨＰ２上に形成することができ、第１の実施例に比べてモジュールを小型化することができるという利点がある。
【００２７】
なお、３段目の電力増幅用トランジスタＱ３と、オペアンプＡＭＰ１および電源用トランジスタＱ４に関しては、図６に破線ＣＨＰ３，ＣＨＰ４で示すように、１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２が形成されたチップＣＨＰ１およびＣＨＰ２とは別個のチップ上に形成してもよいし、図７に破線ＣＨＰ０で示すように１つのチップ上に形成してもよい。また、１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２と、インピーダンス整合回路ＭＮ０，ＭＮ１と、直流カット用の容量ＣDC1，ＣDC2および抵抗Ｒ１，Ｒ２を１つの半導体チップＣＨＰ１上に形成することも可能である。
【００２８】
さらに、本実施例では、１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２をＨＢＴで、また３段目の電力増幅用トランジスタＱ３をＭＯＳＦＥＴで構成しているが、１段目〜３段目の電力増幅用トランジスタＱ１〜Ｑ３をすべてＨＢＴで構成したり、図６とは逆に、１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２をＭＯＳＦＥＴで構成し、３段目の電力増幅用トランジスタＱ３をＨＢＴで構成したりするようにしても良い。さらに、上記ＨＢＴの代わりにＳｉＧｅを基板とするバイポーラ・トランジスタを用いることも可能である。１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２としてＳｉＧｅを基板とするバイポーラ・トランジスタを用いた場合には、これらのトランジスタＱ１，Ｑ２とＭＯＳＦＥＴからなる３段目の電力増幅用トランジスタＱ３を１つのチップ上に形成することが容易となる。
【００２９】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、本発明を３段構成のパワーアンプに適用したものを示したが、本発明は２段構成のパワーアンプに適用することも可能である。その場合においても、初段の電力増幅用トランジスタはゲート電圧が固定された状態でドレイン電圧が出力制御電圧Ｖapcに応じて変化されることでそのゲインが制御されるように構成し、最終段の電力増幅用トランジスタはドレイン電圧が固定された状態でゲート電圧が出力制御電圧Ｖapcに応じて変化されることでそのゲインが制御されるように構成すれば良い。
【００３０】
また、前記実施例では、２段目の電力増幅用トランジスタＱ２は、１段目の電力増幅用トランジスタＱ１と同様に、ゲートバイアス固定でドレイン電圧Ｖｄｄ１が出力制御電圧Ｖapcに応じて変化されるように構成されているが、２段目の電力増幅用トランジスタＱ２は、３段目の電力増幅用トランジスタＱ３と同様に、ドレイン電圧固定でゲートバイアス電圧が出力制御電圧Ｖapcに応じて変化されるように構成されていても良い。
【００３１】
さらに、前記実施例では、１段目と２段目の電力増幅用トランジスタＱ１，Ｑ２の動作電圧Ｖdd1を共通の電源用トランジスタＱ３から与えるようにしているが、オペアンプと電源用トランジスタをもう１組設けて、別々に動作電圧を与えるようにしても良い。
【産業上の利用可能性】
【００３２】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＧＳＭ方式による送受信が可能な携帯電話機を構成するパワーアンプおよびパワーモジュールに適用した場合を説明したが、本発明はそれに限定されるものでなく、ＣＤＭＡ（Code Division Multiple Access）など他の通信方式や、ＧＭＳとＤＣＳ（Digital Cellular System）とＰＣＳ（Personal Communications System）など複数の通信方式による送受信が可能な携帯電話機や移動電話機などの無線通信システムを構成するパワーアンプおよびパワーモジュールに利用することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明を適用した高周波電力増幅回路（パワーアンプ）とそのバイアス生成回路の第１の実施例を示すブロック図である。
【図２】実施例の高周波電力増幅回路と従来（図８）の高周波電力増幅回路における２段目の電力増幅用トランジスタの出力電圧Ｖout2と出力制御電圧Ｖapcとの関係を示す特性図である。
【図３】実施例の高周波電力増幅回路と従来（図８）の高周波電力増幅回路における３段目の電力増幅用トランジスタの出力電力Ｐoutと出力制御電圧Ｖapcとの関係を示す特性図である。
【図４】実施例の高周波電力増幅回路と従来（図８）の高周波電力増幅回路における３段目の電力増幅用トランジスタの出力電力Ｐoutと出力電力の変化率（slope）との関係を示す特性図である。
【図５】本発明を適用した高周波電力増幅回路とそのバイアス生成回路の第２の実施例を示すブロック図である。
【図６】本発明を適用した高周波電力増幅回路とそのバイアス生成回路の第３の実施例を示すブロック図である。
【図７】本発明を適用した高周波電力増幅回路の実施例の変形例を示すブロック図である。
【図８】従来の高周波電力増幅回路とそのバイアス生成回路の構成例を示すブロック図である。
【符号の説明】
【００３４】
Ｑ１  １段目の電力増幅用トランジスタ
Ｑ２  ２段目の電力増幅用トランジスタ
Ｑ３  ３段目の電力増幅用トランジスタ
Ｑ４  電源用トランジスタ
Ｖapc  出力電力制御電圧
【図１】
2005175560.tif 000003
【図２】
2005175560.tif 000004
【図３】
2005175560.tif 000005
【図４】
2005175560.tif 000006
【図５】
2005175560.tif 000007
【図６】
2005175560.tif 000008
【図７】
2005175560.tif 000009
【図８】
2005175560.tif 000010