(57)【要約】【課題】  駆動回路の実装歩留りが高く、低コストで高性能なディスプレイを実現する。【解決手段】  複数の画素部及び該複数の画素部に電気的に接続された複数のデータ線を備える素子基板と、該素子基板上に取り付けられており、複数のデータ線に接続されると共に複数の薄膜トランジスタにより構成された第１回路を内蔵する回路基板片と、該回路基板片上に実装されており、第１回路に接続されると共に第１回路及び複数のデータ線を介して複数の画素部を夫々駆動するための第２回路を含む集積回路とを備える。【選択図】  図３
2005181830.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素部及び該複数の画素部に電気的に接続された複数のデータ線を備える素子基板と、
該素子基板上に取り付けられており、前記複数のデータ線に接続されると共に複数の薄膜トランジスタにより構成された第１回路を内蔵する回路基板片と、
該回路基板片上に実装されており、前記第１回路に接続されると共に前記第１回路及び前記複数のデータ線を介して前記複数の画素部を夫々駆動するための第２回路を含む集積回路と
を備えたことを特徴とする電気光学装置。
【請求項２】
前記複数の薄膜トランジスタは、低温ポリシリコンにより形成されていること
を特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記第１回路及び前記集積回路を含むデータ線駆動回路を備えたこと
を特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記第１回路は、前記複数の薄膜トランジスタのうち一部の薄膜トランジスタにより構成されるセレクタ回路を含み、
前記一部の薄膜トランジスタは出力側が前記複数のデータ線に接続されていること
を特徴とする請求項１から３のいずれか一項に記載の電気光学装置。
【請求項５】
前記第１回路は、前記各データ線を所定電位にプリチャージするプリチャージ回路を含むことを特徴とする請求項１から４のいずれか一項に記載の電気光学装置。
【請求項６】
前記第１回路は、静電保護回路を含むことを特徴とする請求項１から５のいずれか一項に記載の電気光学装置。
【請求項７】
前記集積回路は、前記回路基板片上に、ＣＯＧ実装されていることを特徴とする請求項１から６のいずれか一項に記載の電気光学装置。
【請求項８】
前記集積回路は、ＦＰＣを含む配線基材上に一旦実装されてから前記回路基板片に接続されることを特徴とする請求項１から６のいずれか一項に記載の電気光学装置。
【請求項９】
前記画素部は、アモルファスシリコンまたは低温ポリシリコンを用いて形成された画素スイッチング用の薄膜トランジスタを有することを特徴とする請求項１から８のいずれか一項に記載の電気光学装置。
【請求項１０】
前記第１回路は、導電ビーズを含む導電性接着剤を介して前記複数のデータ線に接続されていることを特徴とする請求項１から９のいずれか一項に記載の電気光学装置。
【請求項１１】
請求項１から１０のいずれか一項に記載の電気光学装置を具備することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えてなる例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置は、素子基板上に複数の画素部及び該複数の画素部を駆動するための駆動回路を備えており、更にアクティブマトリクス駆動型の電気光学装置であれば、各画素部毎にアクティブ素子である画素スイッチング素子を備えている。このような電気光学装置として例えば液晶装置を用いて構成される液晶ディスプレイは、そのサイズ或いは性能によって複数の画素部及び駆動回路の構成が異なる。より具体的には、液晶ディスプレイのサイズ或いは性能によって、複数の画素部の各々における画素スイッチング素子は、アモルファスシリコン及び低温ポリシリコンのいずれか一方を用いて形成される。更には、駆動回路をＩＣ（Integrated Circuit）又はＬＳＩ（Large Scale Integration）として素子基板上に実装して設けたり、或いは低温ポリシリコンを用いて回路素子を素子基板上に形成して、駆動回路を設けたりする。即ち、ＩＣ又はＬＳＩ、低温ポリシリコン技術、及びアモルファスシリコン技術の各々の技術的な特性に応じて、これらの各技術を選択することで、多様な液晶ディスプレイを製造することが可能となる。
【０００３】
ここで、液晶装置用の駆動回路において、アモルファスシリコンを用いて回路素子を構成すると、電流駆動能力が低いため駆動回路が正常に動作しない恐れがある。そのため、アモルファスシリコンより電流駆動能力が高い低温ポリシリコンを用いて回路素子を構成し、素子基板上に複数の画素部と共に駆動回路を作り込む場合もある。
【０００４】
他方、特許文献１には、素子基板とは別の基板上に回路素子として低温ポリシリコンを用いて形成されたトランジスタを含む駆動回路を形成しておいて、該駆動回路を別の基板から素子基板上に接着させる技術が開示されている。更には、特許文献２には、低温ポリシリコンを用いて形成された回路素子を含む駆動回路が形成された別の基板を素子基板上に実装して、駆動時におけるノイズを低減する技術が開示されている。
【０００５】
【特許文献１】特開平８−２５０７４５号公報
【特許文献２】特開２０００−２１４４７７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、低温ポリシリコン技術で製造された駆動回路は構成及び製造工程が複雑である他、静電気耐性に劣る。従って、上述の如く複数の画素部と駆動回路とを低温ポリシリコン技術で同一の素子基板上に作り込む場合、製造コストが大幅に増加したり、静電破壊によって画素部の欠陥の発生率も高くなったりする。
【０００７】
他方、特許文献１又は特許文献２に開示の技術によれば、別の基板上に低温ポリシリコン技術により形成された駆動回路のレイアウト面積は大きくなり、該駆動回路をＩＣ又はＬＳＩを用いて構成して実装する場合とレイアウト面積はあまり変わらない。加えて、別の基板上に形成された駆動回路は上述したように静電気耐性に劣るため、静電気に対する保護がされていなければ取り扱いが困難で静電気によるダメージを受けやすくなり、該ダメージにより駆動回路が誤動作する恐れがある。
【０００８】
本発明は、上記問題点に鑑み成されたものであり、ＩＣ又はＬＳＩ、低温ポリシリコン技術、及びアモルファス技術の各々の技術的な特性を活かした高性能なディスプレイを実現することが可能な電気光学装置、及び該電気光学装置を備えてなる電子機器を提供することを解決課題とする。
【課題を解決するための手段】
【０００９】
本発明の電気光学装置は上記課題を解決するために、複数の画素部及び該複数の画素部に電気的に接続された複数のデータ線を備える素子基板と、該素子基板上に取り付けられており、前記複数のデータ線に接続されると共に複数の薄膜トランジスタにより構成された第１回路を内蔵する回路基板片と、該回路基板片上に実装されており、前記第１回路に接続されると共に前記第１回路及び前記複数のデータ線を介して前記複数の画素部を夫々駆動するための第２回路を含む集積回路とを備える。
【００１０】
本発明の電気光学装置において、素子基板上には、駆動方式に応じて適宜、データ線以外の走査線、共通配線、電源線、容量線等が配線され、画素部も、駆動方式に応じて、一又は複数の薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ；以下適宜、”ＴＦＴ”と称する）、薄膜ダイオード（Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ；以下適宜、”ＴＦＤ”と称する）、容量、電極等の各種電子素子、各種電極、各種配線等が作り込まれる。尚、画素部における各種電子素子は、低温ポリシリコンを用いて形成してもよいし、アモルファスシリコンを用いて形成してもよい。
【００１１】
また、素子基板上には、例えばその周辺領域に、回路基板片が取り付けられる。ここで、本発明において「取り付けられ」とは、例えば、熱圧着、溶着、接着剤等により接着或いは貼り付けられるなど、何らかの形で物理的に固定される意味である。この際主に、回路基板片における取り付け面と素子基板における取り付け面とが面接合或いは面接着されている場合を指すが、これに限られない。
【００１２】
回路基板片上には、低温ポリシリコン技術を用いて複数のデータ線に接続される第１回路が形成される。ここで、本発明において「前記複数のデータ線に接続され」とは、電気的に直接接続されている場合の他、例えば、バッファ回路、レベルシフタ回路、サンプリング回路等の他の電気回路を介して間接的に電気的に或いは回路的に接続されている場合も含む、広い趣旨である。
【００１３】
また、回路基板片上には、集積回路がＩＣ又はＬＳＩとしてパッケージ化され、チップとして、例えばＣＯＧ（Chip On Glass）方式によって実装される。好ましくは、回路基板片上には、第１回路と集積回路とを接続するための配線が低温ポリシリコン技術により形成される。このようにすれば、回路基板片上に配線を自在に引き回すことが可能となる。
【００１４】
本発明の電気光学装置における広義の駆動回路は、集積回路及び第１回路を含む。集積回路において第２回路は、素子基板上の複数の画素部又は複数のデータ線を駆動するための所定種類の信号を生成する。該所定種類の信号は、第１回路を介して複数のデータ線に供給され、更に該複数のデータ線より複数の画素部に供給される。
【００１５】
より具体的には、第２回路は、所定種類の信号として、例えばプリチャージ信号又はマルチプレクス信号を生成する。回路基板片上には、第１回路として、低温ポリシリコン技術により、夫々薄膜トランジスタを用いて構成される複数のスイッチング素子を含むセレクタ回路及びプリチャージ回路等のいずれかの回路、或いは全ての回路が作り込まれている。
【００１６】
このように、本発明の電気光学装置によれば、広義の駆動回路における、所定種類の信号を生成する主要な部分が集積回路として回路基板片上に実装されて設けられ、回路基板片上には広義の駆動回路の一部分が低温ポリシリコン技術により形成される。
【００１７】
従って、広義の駆動回路の全てをＩＣ又はＬＳＩとして、該ＩＣ又はＬＳＩを素子基板上に実装する場合と比較して、広義の駆動回路を構成するために必要とするＩＣ又はＬＳＩの数を少なくすることができる。
【００１８】
また、回路基板片を素子基板上に取り付けることにより、広義の駆動回路は複数のデータ線に接続される。広義の駆動回路の主要部であるＩＣ又はＬＳＩは、広義の駆動回路の一部として形成された第１回路を介して複数のデータ線に接続される。従って、広義の駆動回路の全てをＩＣ又はＬＳＩとする場合と比較して、広義の駆動回路と電気光学パネルとの電気的な接続を簡易な構成で容易に行うことが可能となる。
【００１９】
更に、広義の駆動回路の主要な部分を、ＩＣ又はＬＳＩにより構成することにより、該広義の駆動回路を高性能な回路として実現することが可能となる。また、低温ポリシリコン技術の技術的な特性を活かして、薄膜トランジスタを大面積に形成することにより、回路基板片上に広義の駆動回路の一部分である第１回路を作り込むことが可能となる。加えて、複数の画素部は、低温ポリシリコン技術又はアモルファスシリコン技術のいずれかを用いて形成することが可能である。従って、ＩＣ又はＬＳＩ、低温ポリシリコン技術、及びアモルファスシリコン技術の技術的な特性を活かした、高性能な電気光学装置を実現することが可能となる。
【００２０】
また、広義の駆動回路の全ての部分を回路基板片上に低温ポリシリコン技術により形成する場合と比較して、広義の駆動回路における低温ポリシリコン技術により形成される一部分の静電気耐性を向上させることが可能となる。よって、広義の駆動回路を、製造の際、不良が発生しにくい回路として実現することが可能となり、その取り扱いが容易となるため、電気光学装置の製造における歩留まりを向上させることができる。
【００２１】
以上説明したような、本発明の電気光学装置によれば、今後も高密度化、小型化されるＩＣやＬＳＩの特徴を活かしつつ、所定種類の信号を大画面のスクリーンへ効率よく伝搬させることが可能な手段を低温ポリシリコン技術を用いることにより実現している。この技術によれば煩雑な実装工程を必要とせず、シンプルで低コストなディスプレイを提供できる。また、中、小型画面のディスプレイにおいても、高精細で配線ピッチが小さいような場合にも本発明は効果を発揮する。
【００２２】
本発明の電気光学装置の一態様では、前記複数の薄膜トランジスタは、低温ポリシリコンにより形成されている。
【００２３】
この態様によれば、低温ポリシリコン技術の技術的な特性を活かして、薄膜トランジスタを大面積に形成することが可能となる。
【００２４】
本発明の電気光学装置の他の態様では、前記第１回路及び前記集積回路を含むデータ線駆動回路を備える。
【００２５】
この態様によれば、広義の駆動回路としてデータ線駆動回路を高性能な回路として実現しつつ、該データ線駆動回路を構成するために必要とするＩＣ又はＬＳＩの数を少なくすることができる。また、データ線駆動回路と電気光学パネルとの電気的な接続を簡易な構成で容易に行うことが可能となる。更に、データ線駆動回路の全ての部分を回路基板片上に低温ポリシリコン技術により形成する場合と比較して、低温ポリシリコン技術により形成される一部分の静電気耐性を向上させることが可能となる。
【００２６】
本発明の電気光学装置の他の態様では、前記第１回路は、前記複数の薄膜トランジスタのうち一部の薄膜トランジスタにより構成されるセレクタ回路を含み、前記一部の薄膜トランジスタは出力側が前記複数のデータ線に接続されている。
【００２７】
この態様によれば、集積回路における第２回路によって生成された所定種類の信号は、セレクタ回路を介して複数のデータ線に供給される。この際、セレクタ回路における各薄膜トランジスタによって、各データ線に対する所定種類の信号の供給タイミングを制御することが可能となる。よって、例えばセレクタ回路を、第２回路によって所定種類の信号として生成されたマルチプレクス信号をデマルチプレクスして各データ線に供給するデマルチプレクス回路として形成することが可能となる。また、セレクタ回路を構成する薄膜トランジスタは比較的性能の低い素子であってもよいため、低温ポリシリコン技術により広義の駆動回路の全ての部分を回路基板片上に形成する場合と比較して、広義の駆動回路を低コストで製造することも可能である。尚、薄膜トランジスタに加えて、他の回路素子例えば保持容量等を設けることによって、セレクタ回路からの出力信号を一定期間ホールドするホールド回路が形成されてもよい。
【００２８】
本発明の電気光学装置の他の態様では、前記第１回路は、前記各データ線を所定電位にプリチャージするプリチャージ回路を含む。
【００２９】
この態様によれば、予め各データ線にプリチャージ信号を供給して、寄生容量を充電することで、該データ線における電位を画像信号の供給に先んじて所定電位にリセットすることが可能となる。従って、セレクタ回路より画像信号が各データ線に供給される場合、各データ線に対する画像信号の書き込みを十分に行うことが可能となる。
【００３０】
本発明の電気光学装置の他の態様では、前記第１回路は、静電保護回路を含む。
【００３１】
この態様によれば、低温ポリシリコン技術により形成された広義の駆動回路の一部分における静電気耐性を向上させることが可能となる。
【００３２】
本発明の電気光学装置の他の態様では、前記集積回路は、前記回路基板片上に、ＣＯＧ実装されている。
【００３３】
この態様によれば、回路基板片上に、集積回路を、例えばＩＣ又はＬＳＩとしてパッケージ化した後、チップとしてフェースダウン方式或いはフェースアップ方式によって実装することが可能となる。
【００３４】
本発明の電気光学装置の他の態様では、前記集積回路は、ＦＰＣ（Flexible Printed Circuit）を含む配線基材上に一旦実装されてから前記回路基板片に接続される。
【００３５】
この態様によれば、フレキシブル基板或いはリジット基板を含む配線基材に例えばチップとして構成された集積回路を実装する。そして、該配線基材を回路基板片上に実装することで、集積回路を回路基板片上に実装することが可能となる。
【００３６】
本発明の電気光学装置の他の態様では、前記画素部は、アモルファスシリコンまたは低温ポリシリコンを用いて形成された画素スイッチング用の薄膜トランジスタを有する。
【００３７】
この態様によれば、当該電気光学装置をアクティブマトリクス駆動することが可能となる。また、セレクタ回路に対してホールド回路が設けられる場合や、プリチャージ回路が設けられる場合には、各データ線に対して画像信号の書込を十分に行うことが可能となるため、アモルファスシリコン技術を用いれば、より大面積に画素スイッチング用の薄膜トランジスタを形成することが可能となる。特に、回路基板片については低温ポリシリコン、画素部についてはアモルファスシリコンとすることで、より効率的に低コストで電気光学装置を製造することが可能となる。
【００３８】
他方、画素スイッチング用の薄膜トランジスタを低温ポリシリコン技術を用いて形成し、且つセレクタ回路においてマルチプレクス信号をデマルチプレクスして、各データ線に供給する場合も、各画素部において画像信号の書込を十分に行うことが可能となる。また、複数のデータ線にも静電保護回路を設けることにより、各画素部における静電気耐性を向上させることが可能となる。
【００３９】
本発明の電気光学装置の他の態様では、前記第１回路は、導電ビーズを含む導電性接着剤を介して前記複数のデータ線に接続されている。
【００４０】
この態様によれば、導電ビーズを樹脂中に分散させた接着剤或いは導電ビーズをフィルム中に分散させた接着フィルムを用いて、第１回路と複数のデータ線の各々とを導電ビーズによって電気的に接続させて、回路基板片を素子基板上に接着させることが可能となる。
【００４１】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様も含む）を具備する。
【００４２】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、ＩＣ又はＬＳＩ、低温ポリシリコン技術、及びアモルファスシリコン技術の技術的な特性を活かしたスマートで高性能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置、電子放出装置（Field Emission Display及びConduction Electron-Emitter Display）等を実現することも可能である。
【００４３】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【発明を実施するための最良の形態】
【００４４】
以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００４５】
＜１：第１実施形態＞
本発明の電気光学装置に係る第１実施形態について、図１から図９を参照して説明する。ここでは、ＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００４６】
＜１−１；電気光学パネルの全体構成＞
本発明の電気光学装置たる液晶装置における、電気光学パネルの一例としての液晶パネルの全体構成について、図１及び図２を参照して説明する。ここに、図１は、素子基板をその上に形成された各構成要素と共に対向基板の側から見た液晶パネルの概略的な平面図であり、図２は、概略的な図１のＨ−Ｈ’断面図である。
【００４７】
図１及び図２において、本実施形態に係る液晶パネル１００では、素子基板１０と対向基板２０とが対向配置されている。素子基板１０と対向基板２０との間に液晶層５０が封入されており、素子基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００４８】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいて素子基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材５２中には、素子基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。
【００４９】
本実施形態においては、前記の画像表示領域１０ａの周辺に位置する周辺領域が存在する。素子基板１０上の周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、複数の第１接続端子１０２ａが素子基板１０の一辺に沿って設けられている。また、この一辺に隣接する２辺のうちいずれかの辺又は両辺に沿って、複数の第２接続端子１０２ｂが設けられている。図１には、複数の第１接続端子１０２ａが設けられた素子基板１０の一辺に隣接する２辺のうち、一辺にのみ複数の第２接続端子１０２ｂが設けられた構成を示してある。ここで、後述するように、複数の第１接続端子１０２ａに対して回路基板片が取り付けられることによりデータ線駆動回路が設けられる。また、複数の第２接続端子１０２ｂに対しては、走査線駆動回路が例えばＴＡＢ（Tape Automated Bonding）方式により実装されて設けられる。
【００５０】
また、対向基板２０の全面に形成された対向電極２１の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、素子基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、素子基板１０と対向基板２０との間で電気的な導通をとることができる。
【００５１】
図２において、素子基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタ、並びに、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクス２３、更には最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００５２】
＜１−２；電気光学装置の構成＞
次に、本発明の液晶装置の各部の構成について図３から図８を参照して説明する。
【００５３】
本実施形態において、液晶装置の主要部には、液晶パネル１００、並びにデータ線駆動回路１０１及び走査線駆動回路１０４が含まれる。ここで、図３から図５を参照して、データ線駆動回路１０１及び走査線駆動回路１０４と液晶パネル１００との接続に係る構成について説明する。図３は、液晶装置における素子基板１０の構成を概略的に示す平面図である。また、図４は、図３のＡ−Ａ’断面図であり、図５は、回路基板片における素子基板１０との接続に係る要部の構成を示す断面図である。
【００５４】
図３において、素子基板１０上には複数の第１接続端子１０２ａに対して回路基板片３１０が取り付けられる。該回路基板片３１０は低温ポリシリコン技術により形成された第１回路を内蔵しており、該回路基板片３１０上には、本発明に係る「集積回路」として夫々ＩＣ又はＬＳＩがパッケージ化されて形成された複数のチップ６００が例えばＣＯＧ実装されている。データ線駆動回路１０１は、複数のチップ６００及び第１回路を含む。
【００５５】
また、走査線駆動回路１０４は、例えば夫々ＩＣ又はＬＳＩが実装された複数のフレキシブル基板３４０を複数の第２接続端子１０２ｂに対して実装することにより形成される。フレキシブル基板３４０上には、図３に図示しない複数の配線が形成されており、該複数の配線の各々の一端側はＩＣ又はＬＳＩに接続され、他端側は第２接続端子１０２ｂに接続される。尚、ＩＣ又はＬＳＩを複数の第２接続端子１０２ｂに対してＣＯＧ実装することにより、走査線駆動回路１０４は形成されてもよい。
【００５６】
図４及び図５を参照して、回路基板片３１０の概略的な構成と、回路基板片３１０と素子基板１０との接続に係る構成について説明する。
【００５７】
図４において、回路基板片３１０上には第１回路に電気的に接続された複数の第３接続端子７４０及び複数の第４接続端子７７０が設けられている。複数の第４接続端子７７０に対して、複数のチップ６００より引き出されたリード線６１０を電気的に接続させることによって、複数のチップ６００はフェースアップ方式で実装される。また、複数の第３接続端子７４０と複数の第１接続端子１０２ａとを、導電ビーズ５０２を樹脂中に分散させた接着剤５０４によって接着させることによって、回路基板片３１０が素子基板１０上に取り付けられる。尚、複数のチップ６００より引き出されたリード線６１０と複数の第４接続端子７７０との接続も、接着剤５０４によって行ってもよい。また、複数のチップ６００は、複数の第４接続端子７７０に対してフェースダウン方式により実装されてもよい。
【００５８】
図５において、回路基板片３１０上には、下地絶縁層５４０が形成されており、該下地絶縁層５４０上に、各種回路素子及び配線等が形成され、第１回路が形成されている。図５中、下地絶縁層５４０上に、低温ポリシリコンを用いて形成された半導体層５３４、該半導体層５３４を埋め込んで形成されたゲート絶縁層５３２、及び該ゲート絶縁層５３２上に半導体層５３４に対応して形成されたゲート電極５３０により、ｎチャネルＭＯＳ（Metal-Oxide-Semiconductor）ＴＦＴ４２ａ及びｐチャネルＭＯＳＴＦＴ４２ｂが夫々形成されている。該ｎチャネルＭＯＳＴＦＴ４２ａ及びｐチャネルＭＯＳＴＦＴ４２ｂ含むＣＭＯＳにより、回路素子としてスイッチング素子７２２が形成される。
【００５９】
ゲート絶縁層５３２上には層間絶縁層５２８が形成されており、該層間絶縁層５２８を貫通して、ｎチャネルＭＯＳＴＦＴ４２ａ及びｐチャネルＭＯＳＴＦＴ４２ｂの各々に対してソース電極５２４及びドレイン電極５２６が形成されている。そして、層間絶縁層５２８上にはソース電極５２４及びドレイン電極５２６に電気的に接続する配線５２０が導電膜により形成されている。ここで、層間絶縁層５２８上に露出させた配線５２０の一部が、図４に示す第４接続端子７７０となる。
【００６０】
また、配線５２０を形成する導電膜上には層間絶縁層５１４が形成され、該層間絶縁層５１４を貫通して導電膜５２０の表面に達するコンタクトホール５１６が開孔されている。そして、コンタクトホール５１６内に露出した導電膜５２０の表面からコンタクトホール５１６の側壁部及び層間絶縁層５１４上に連続して金属膜５１２、及び該金属膜５１２を保護するＩＴＯ（Indium Tin Oxide）膜５１０が形成されている。第３接続端子７４０は、金属膜５１２及びＩＴＯ膜５１０を含む構成となる。
【００６１】
ここで、複数の第３接続端子７４０と複数の第１接続端子１０２ａとを接着させると、複数の第３接続端子７４０は夫々導電ビーズ５０２により第１接続端子１０２ａに電気的に接続されることとなる。
【００６２】
また、上述したような回路基板片３１０の構成によれば、該回路基板片３１０上において、低温ポリシリコン技術により形成された配線５２０や、リード線６１０を自在に引き回すことが可能となる。
【００６３】
次に、液晶パネル１００の画像表示領域１０ａにおける、複数の画素部の回路構成について図６を参照して説明する。図６は、複数の画素部における各種素子、配線等の回路図である。
【００６４】
液晶パネル１００は、画像表示領域１０ａに、縦横に配線されたデータ線６ａ及び走査線１１ａを備え、それらの交点に対応する各画素部に、マトリクス状に配列された画素電極９ａ及び画素電極９ａをスイッチング制御するための画素スイッチング用ＴＦＴ３０を備えている。
【００６５】
本実施形態では特に、走査線１１ａの総本数をｍ本（但し、ｍは２以上の自然数）とし、データ線６ａの総本数を３×ｎ本（但し、ｎは１以上の自然数）として説明する。また、画像表示領域１０ａには、Ｒ用、Ｇ用、及びＢ用の３種類のデータ線６ａが設けられると共に、Ｒ用、Ｇ用、及びＢ用の３本のデータ線６ａを１つのデータ線群とし、１走査選択期間内に該１つのデータ線群に対して、後述するように画像信号の書き込みが行われるものとする。
【００６６】
図６において、画素スイッチング用ＴＦＴ３０のソース電極には、画像信号が供給されるデータ線６ａが電気的に接続されている一方、画素スイッチング用ＴＦＴ３０のゲート電極には、走査線１１ａが電気的に接続されるとともに、画素スイッチング用ＴＦＴ３０のドレイン電極には、画素電極９ａが接続されている。そして、各画素部は、画素電極９ａと、対向基板２０に形成された対向電極２１と、これら両電極間に挟持された液晶とによって構成される結果、走査線１１ａとデータ線６ａとの各交点に対応して、マトリクス状に配列されることになる。
【００６７】
尚、保持された画像信号がリークするのを防ぐために、蓄積容量７０が、画素電極９ａと対向電極２１との間に形成される液晶容量と並列に付加されている。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量９ａにより保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【００６８】
また、図６において、各データ線６ａは静電保護回路８１０を介して第１接続端子１０２ａと接続されている。
【００６９】
ここで、画素スイッチング用ＴＦＴ３０は、低温ポリシリコンを用いて形成してもよいし、アモルファスシリコンを用いて形成してもよい。画素スイッチング用ＴＦＴ３０を低温ポリシリコンを用いて構成した場合、各データ線６ａに設けられた静電保護回路８１０により、各画素部における静電気耐性を向上させることが可能となる。
【００７０】
次に、回路基板片３１０上の回路構成について図７及び図８を参照して説明する。図７は、回路基板片３１０上の全体的な回路構成を説明するためのブロック図であって、図８は、第１回路の構成を示す回路図である。
【００７１】
複数のチップ６００におけるＩＣ又はＬＳＩには、図７に示す第２回路６０が形成されている。第２回路６０は、選択信号生成回路６２、本発明に係る画像信号生成回路６４、プリチャージ信号生成回路６５、及びプリチャージ選択信号生成回路６６を備えている。
【００７２】
選択信号生成回路６２は、１走査選択期間内において、３種の選択信号ＳＥＬ１、ＳＥＬ２、及びＳＥＬ３を生成して出力する。
【００７３】
ここで、液晶パネル１００の画像表示領域１０ａにおいて、３×ｎ本のデータ線６ａは、３本のデータ線６ａを夫々含むｎ群のデータ線群に分割される。画像信号生成回路６４はｎ群のデータ線群を夫々駆動するために、当該液晶装置に供給される入力画像データに基づいて、ｎ種のマルチプレクス信号ＳＥＧを生成して出力する。本実施形態によれば、マルチプレクス信号ＳＥＧは時分割多重されている。
【００７４】
プリチャージ信号生成回路６５は、液晶パネル１００の駆動時に予め各データ線６ａを所定電位にプリチャージするためのプリチャージ信号Ｐを生成して出力する。また、プリチャージ選択信号生成回路はプリチャージ選択信号ＰＳＥＬを生成して出力する。
【００７５】
第２回路６０において生成された各種信号は、図４に示す複数の第４接続端子７７０及び配線５２０を介して、回路基板片３１０上に形成された第１回路７００に供給される。図７において、第１回路７００には、セレクタ回路７０２及びプリチャージ回路７０３、並びにセレクタ回路７０２へ３種の選択信号ＳＥＬ１、ＳＥＬ２、及びＳＥＬ３が入力される部分である信号入力部７０１及び液晶パネル１００へ各種出力信号が出力される部分である信号出力部７０４が含まれている。セレクタ回路７０２には、３×ｎ本のデータ線６ａに対応する３×ｎ個のスイッチング素子７２２が含まれている。
【００７６】
図８には、１群のデータ線群に対応する、セレクタ回路７０２及びプリチャージ回路７０３、並びに信号入力部７０１及び信号出力部７０４の構成を示してある。
【００７７】
セレクタ回路７０２には、１群のデータ線群に対応する３種のスイッチング素子７２２ａ、７２２ｂ、及び７２２ｃ、より具体的には、Ｒ用のデータ線６ａに対応するＲ用スイッチング素子７２２ａ、Ｇ用のデータ線６ａに対応するＧ用スイッチング素子７２２ｂ、Ｂ用のデータ線６ａに対応するＢ用スイッチング素子７２２ｃが設けられている。
【００７８】
信号入力部７０１には、３種のスイッチング素子７２２ａ、７２２ｂ、及び７２２ｃに対応する３種の選択信号ＳＥＬ１、ＳＥＬ２、及びＳＥＬ３が供給される。また、信号入力部７０１には、３種のスイッチング素子７２２ａ、７２２ｂ、及び７２２ｃに対して夫々、２つのバッファ回路７１０及び７２１並びにインバータ回路７２０が設けられている。３種の選択信号ＳＥＬ１、ＳＥＬ２、及びＳＥＬ３は夫々、２つのうち一方のバッファ回路７１０に入力される。該一方のバッファ回路７１０の出力信号は、他方のバッファ回路７２１及びインバータ回路７２０に入力される。
【００７９】
そして、３種のスイッチング素子７２２ａ、７２２ｂ、及び７２２ｃには夫々、他方のバッファ回路７２１及びインバータ回路７２０の出力信号が入力される。また、３種のスイッチング素子７２２ａ、７２２ｂ、及び７２２ｃには、第２回路６０よりマルチプレクス信号ＳＥＧが供給される。
【００８０】
ここで、Ｇ用スイッチング素子７２２ｂ及びＢ用スイッチング素子７２２ｃは、Ｒ用スイッチング素子７２２ａと同様の構成となっている。Ｒ用スイッチング素子７２２ａに着目して説明すれば、Ｒ用スイッチング素子７２２ａを構成するＣＭＯＳにおいて、２種のＴＦＴのゲート電極には、バッファ回路７２１及びインバータ回路７２０の出力信号が入力され、該２種のＴＦＴのソース電極にはマルチプレクス信号ＳＥＧが入力される。また、該２種のＴＦＴのドレイン電極は、静電保護回路８１０を介して第３接続端子７４０に電気的に接続されている。
【００８１】
プリチャージ回路７０３は、３×ｎ本のデータ線６ａに対応する３×ｎ個のスイッチング素子７３０が含まれている。図８には、該３×ｎ個のスイッチング素子７３０が夫々、片チャネル型のＴＦＴで構成されている例について示してある。
【００８２】
プリチャージ回路７０３において、各スイッチング素子７３０のソース電極には第２回路６０よりプリチャージ信号Ｐが供給され、各スイッチング素子７３０のゲート電極には第２回路６０よりプリチャージ選択信号ＰＳＥＬが供給される。各スイッチング素子７３０のドレイン電極は、静電保護回路８１０を介して第３接続端子７４０に電気的に接続されている。
【００８３】
信号出力部７０４には、複数の第１接続端子１０２ａに対応する複数の第３接続端子７４０及び該複数の第３接続端子７４０に電気的に接続される静電保護回路８１０が含まれている。また、静電保護回路８１０は、第１回路７００において、第２回路６０からの出力信号が供給される各信号線に電気的に接続されて設けられてもよい。このように静電保護回路８１０が設けられることにより、第１回路７００における静電気耐性を向上させることが可能となる。
【００８４】
以上説明したように、本実施形態によれば、データ線駆動回路１０１において、マルチプレクス信号ＳＥＧやプリチャージ信号Ｐを生成する第２回路６０を有する複数のチップ６００が回路基板片３１０上に実装されて設けられ、第１回路７００が低温ポリシリコン技術により回路基板片３１０上に形成される。
【００８５】
従って、データ線駆動回路１０１の全てをＩＣ又はＬＳＩとして、該ＩＣ又はＬＳＩを素子基板１０上に実装する場合と比較して、データ線駆動回路１０１を構成するために必要とするＩＣ又はＬＳＩの数を少なくすることができる。
【００８６】
また、回路基板片３１０を素子基板１０上に取り付けることにより、データ線駆動回路１０１は３×ｎ本のデータ線６ａに接続される。データ線駆動回路１０１の主要部である複数のチップ６００は、第１回路７００を介して３×ｎ本のデータ線６ａに接続される。従って、データ線駆動回路１０１の全てをＩＣ又はＬＳＩとする場合と比較して、データ線駆動回路１０１と液晶パネル１００との電気的な接続を簡易な構成で容易に行うことが可能となる。
【００８７】
更に、データ線駆動回路１０１の主要部は複数のチップ６００により構成されるため、データ線駆動回路１０１を高性能な回路として実現することが可能となる。また、低温ポリシリコン技術の技術的な特性を活かして、薄膜トランジスタを大面積に形成することにより、回路基板片３１０上に第１回路７００を作り込むことが可能となる。加えて、液晶パネル１００における複数の画素部は、低温ポリシリコン技術又はアモルファスシリコン技術のいずれかを用いて形成することが可能である。従って、ＩＣ又はＬＳＩ、低温ポリシリコン技術、及びアモルファスシリコン技術の技術的な特性を活かしたスマートで高性能な液晶装置を実現することが可能となる。
【００８８】
また、データ線駆動回路１０１の全ての部分を回路基板片３１０上に低温ポリシリコン技術により形成する場合と比較して、データ線駆動回路１０１の一部分、即ち第１回路７００のみを低温ポリシリコン技術により形成する場合の方が静電気耐性を向上させることが可能となる。よって、データ線駆動回路１０１を、製造の際、不良が発生しにくい回路として実現することが可能となり、その取り扱いが容易となるため、液晶装置の製造における歩留まりを向上させることができる。
【００８９】
以上説明したような、本発明の電気光学装置によれば、今後も高密度化、小型化されるＩＣやＬＳＩの特徴を活かしつつ、所定種類の信号を大画面のスクリーンへ効率よく伝搬させることが可能な手段を低温ポリシリコン技術を用いることにより実現している。この技術によれば煩雑な実装工程を必要とせず、シンプルで低コストなディスプレイを提供できる。また、中、小型画面のディスプレイにおいても、高精細で配線ピッチが小さいような場合にも本発明は効果を発揮する。
【００９０】
＜１−３；電気光学装置の動作＞
液晶装置の動作について図１から図３及び図６から図８の他、図９を参照して説明する。図９には、液晶装置の動作について説明するためのタイミングチャートを示してある。
【００９１】
図６に示すｍ本の走査線１１ａは、図１に示す複数の第２接続端子１０２ｂを介して、図３に示す走査線駆動回路１０４に電気的に接続されている。ここで、液晶装置の駆動時、走査線駆動回路１０４から、所定のタイミングで、ｍ本の走査線１１ａにパルス的に、走査信号Ｇ１、Ｇ２、…、Ｇｍ−２、Ｇｍ−１、Ｇｍがこの順に線順次で印加される。そして、各走査線１１ａに対応する画素部において、画素スイッチング用ＴＦＴ３０のゲート電極には走査信号Ｇ１、Ｇ２、…、Ｇｍ−２、Ｇｍ−１、Ｇｍが供給される。該走査信号Ｇ１、Ｇ２、…、Ｇｍ−２、Ｇｍ−１、Ｇｍによって、各画素部における１走査選択期間が規定される。
【００９２】
ここで、図９において、時刻ｔ０において、プリチャージ信号生成回路６５からプリチャージ信号Ｐがハイレベルとなっており、プリチャージ信号生成回路６５からプリチャージ選択信号ＰＳＥＬが出力される、即ちハイレベルとなる。すると、プリチャージ回路７０３において、オン状態となったスイッチング素子７３０を介して第３接続端子７４０よりプリチャージ信号Ｐが出力される。従って、図９に示す第３接続端子７４０からの出力信号１、２及び３はハイレベルとなる。第３接続端子７４０から出力されたプリチャージ信号Ｐは、第１接続端子１０２ａを介してデータ線６ａに供給される。図６に示すように各データ線６ａには寄生容量８２０が存在する。１走査選択期間開始前に、各データ線６ａにプリチャージ信号Ｐを供給することにより、該プリチャージ信号Ｐにより寄生容量８２０を充電して各データ線６ａをリセットすることが可能となる。
【００９３】
続いて、セレクタ回路７０２の動作について説明する。時刻ｔ１において、図６に示す一の走査線１１ａに走査信号Ｇｊ（但し、ｊ＝１、２、・・・、ｍ−２、ｍ−１、ｍ）が印加され、該走査線１１ａに対応する画素部において画素スイッチング用ＴＦＴ３０がオン状態となり、１走査選択期間が選択される。
【００９４】
１走査選択期間は、Ｒ期間、Ｇ期間、及びＢ期間の３つの期間に分割される。尚、図９において、Ｒ期間に該当する期間を「Ｒ」とし、Ｇ期間に該当する期間を「Ｇ」とし、及びＢ期間に該当する期間を「Ｂ」として示してある。
【００９５】
また、時刻ｔ１において画像信号生成回路６４からマルチプレクス信号ＳＥＧが出力され、該マルチプレクス信号ＳＥＧはハイレベルとなる。マルチプレクス信号ＳＥＧは時分割多重された信号であって、１走査選択期間に一のデータ線群における３本のデータ線６ａに供給すべき第１から第３画像信号を含んでいる。
【００９６】
時刻ｔ１はＲ期間の開始時であって、マルチプレクス信号ＳＥＧの電位は、Ｒ用の画像信号である第１画像信号に相当するレベルとなる。また、時刻ｔ１には、選択信号生成回路６２より、３種の選択信号ＳＥＬ１、ＳＥＬ２、及びＳＥＬ３のうち、Ｒ用の選択信号ＳＥＬ１が出力され、Ｒ用スイッチング素子７２２ａに供給される。Ｒ用の選択信号ＳＥＬ１が入力されるとＲ用スイッチング素子７２２ａはオン状態となり、該Ｒ用スイッチング素子７２２ａ素子によってマルチプレクス信号ＳＥＧがデマルチプレクスされて、第１画像信号が第３接続端子７４０より出力される。従って、時刻ｔ１において、Ｒ用スイッチング素子７２２ａに対応する第３接続端子７４０より出力される出力信号１のレベルは、第１画像信号に相当するレベルとなる。
【００９７】
第１画像信号は第３接続端子７４０より、第１接続端子１０２ａを介してＲ用のデータ線６ａに書き込まれる。そして、該Ｒ用のデータ線６ａに対応すると共に、走査信号Ｇｊの供給により既に選択された画素部へ、第１画像信号が書き込まれる。
【００９８】
続いて、時刻ｔ２においてＧ期間が開始されると、マルチプレクス信号ＳＥＧの電位は、Ｇ用の画像信号である第２画像信号に相当するレベルとなる。また、時刻ｔ２には、選択信号生成回路６２より、Ｇ用の選択信号ＳＥＬ２が出力され、Ｇ用スイッチング素子７２２ｂに供給される。そして、第１画像信号と同様に、第２画像信号はＧ用スイッチング素子７２２ｂを介して第３接続端子７４０より出力される。従って、時刻ｔ２において、Ｇ用スイッチング素子７２２ｂに対応する第３接続端子７４０より出力される出力信号２のレベルは、第２画像信号に相当するレベルとなる。また、第１画像信号と同様に、第２画像信号は、Ｇ用のデータ線６ａに対応すると共に、走査信号Ｇｊの供給により既に選択された画素部へ書き込まれる。
【００９９】
時刻ｔ３においてＢ期間が開始され、マルチプレクス信号ＳＥＧの電位は、Ｂ用の画像信号である第３画像信号に相当するレベルとなる。Ｂ用スイッチング素子７２２ｃは、Ｒ用又はＧ用スイッチング素子７２２ａ又は７２２ｂと同様に、選択信号生成回路６２より供給されるＢ用の選択信号ＳＥＬ３に応じて、第３画像信号を出力する。従って、時刻ｔ３において、Ｂ用スイッチング素子７２２ｃに対応する第３接続端子７４０より出力される出力信号３のレベルは、第３画像信号に相当するレベルとなる。また、第３画像信号は、Ｂ用のデータ線６ａに対応すると共に、走査信号Ｇｊの供給により既に選択された画素部へ書き込まれる。
【０１００】
従って、液晶装置では、複数の画素部によってカラー表示を行うことが可能となる。また、上述したようなセレクタ回路７０２によれば、３種のスイッチング素子７２２ａ、７２２ｂ、及び７２２ｃによって、各データ線６ａに対する第１から第３画像信号の供給タイミングを制御することが可能となる。また、回路基板片３１０上において、複数のチップ６００からの出力信号が供給されるリード線６１０や配線５２０の数を減らすことが可能となる。その結果、回路基板片３１０上において、より自在に配線を引き回すことが可能となる。
【０１０１】
尚、以上において、セレクタ回路７０２を１対３のセレクタとし、画像信号生成回路６４において３種の画像信号をマルチプレクスしてマルチプレクス信号ＳＥＧを生成して、３種のデータ線６ａを駆動する場合について説明した。しかし、１つのマルチプレクス信号ＳＥＧにより駆動されるデータ線６ａは３本に限られない。データ線６ａの種類、即ちマルチプレクスされる画像信号の数は、データ線６ａ等の配線の容量や、データ線駆動回路１０１から複数のデータ線６ａへの出力信号のインピーダンス等によって決定されるのが好ましい。
【０１０２】
例えば、液晶装置を用いて構成された３０インチのディスプレイにおいて、データ線駆動回路１０１の全てをＩＣ又はＬＳＩによって構成すると１０個のチップ６００が必要となる。しかしながら、６つの画像信号がマルチプレクスされることによりマルチプレクス信号ＳＥＧが生成され、該一のマルチプレクス信号ＳＥＧにより６本のデータ線６ａを駆動する場合、３個のチップ６００を用いればデータ線駆動回路１０１を構成することが可能となる。
【０１０３】
また、セレクタ回路７０２及びプリチャージ回路７０３を構成するスイッチング素子７２２及び７３０は比較的性能の低い素子であってもよいため、低温ポリシリコン技術によりデータ線駆動回路１０１の全ての部分を回路基板片３１０上に形成する場合と比較して、データ線駆動回路１０１を低コストで製造することも可能である。
【０１０４】
尚、第１回路７００には、セレクタ回路７０２及びプリチャージ回路７０３のいずれか一方が設けられるようにしてもよい。セレクタ回路７０２のみを設ける場合には、液晶パネル１００の各画素部において、画素スイッチング用ＴＦＴ３０は、低温ポリシリコンを用いて構成するのが好ましい。このように構成すれば、各画素部において画像信号の書き込みを十分に行うことが可能となる。
【０１０５】
また、プリチャージ回路７０３が設けられる場合は、各データ線６ａに対して画像信号の書き込みを十分に行うことが可能となるため、アモルファスシリコン技術を用いれば、より大面積に画素スイッチング用ＴＦＴ３０を形成することが可能となると共により低コストで液晶装置を製造することが可能となる。
【０１０６】
＜２：第２実施形態＞
本発明の電気光学装置に係る第２実施形態について説明する。第２実施形態における電気光学装置は第１実施形態と比較して、回路基板片３１０に形成された第１回路７００における、セレクタ回路７０２に係る構成及び動作が異なる。よって、セレクタ回路７０２に係る構成及び動作について図１０及び図１１を参照して、第１実施形態と異なる点についてのみ説明する。尚、図１０及び図１１において、第１実施形態との共通個所には同一の符号を付し、重複する説明は省略する。
【０１０７】
図１０は、第２実施形態におけるセレクタ回路７０２ａに係る構成を示す、概略的な回路図である。第２実施形態では、セレクタ回路７０２ａに対してホールド回路７６０が設けられる。
【０１０８】
セレクタ回路７０２ａには、３種のスイッチング素子７２２ａ、７２２ｂ、及び７２２ｃに加えて、該３種のスイッチング素子７２２ａ、７２２ｂ、及び７２２ｃに対応する、３種のホールド側選択用のスイッチング素子７２３ａ、７２３ｂ、及び７２３ｃが設けられている。
【０１０９】
また、ホールド回路７６０には、３種のホールド側選択用のスイッチング素子７２３ａ、７２３ｂ、及び７２３ｃに対して夫々、２つの保持容量７２４が設けられると共に、３種のホールド側選択用のスイッチング素子７２３ａ、７２３ｂ、及び７２３ｃと対応する３種の出力側選択用のスイッチング素子７２５ａ、７２５ｂ、及び７２５ｃが設けられている。
【０１１０】
第２実施形態では、第２回路６０において選択信号生成回路６２は、３種の選択信号ＳＥＬ１、ＳＥＬ２、及びＳＥＬ３に加えて、ホールド側選択信号ＨＳＥＬ１及び出力側選択信号ＨＳＥＬ２を出力する。尚、選択信号生成回路６２とは別に、ホールド側選択信号ＨＳＥＬ１及び出力側選択信号ＨＳＥＬ２を出力するホールド回路駆動回路を第２回路６０内に、若しくは第１回路７００内に作り込んでもよい。
【０１１１】
セレクタ回路７０２ａにおいて、３種のホールド側選択用のスイッチング素子７２３ａ、７２３ｂ、及び７２３ｃの入力側は、３種のスイッチング素子７２２ａ、７２２ｂ、及び７２２ｃの出力側に電気的に接続される。また、３種のホールド側選択用のスイッチング素子７２３ａ、７２３ｂ、及び７２３ｃの出力側には夫々、２つの保持容量７２４が電気的に接続されている。
【０１１２】
３種のホールド側選択用のスイッチング素子７２３ａ、７２３ｂ、及び７２３ｃは夫々、第２回路６０より供給されるホールド側選択信号ＨＳＥＬ１に基づいて、対応する２つの保持容量７２４のうちいずれか一方を選択する。
【０１１３】
また、ホールド回路７６０において、３種の出力側選択用のスイッチング素子７２５ａ、７２５ｂ、及び７２５３ｃは夫々、第２回路６０より供給される出力側選択信号ＨＳＥＬ２に基づいて２つの保持容量７２４のうちいずれか一方を選択する。３種の出力側選択用のスイッチング素子７２５ａ、７２５ｂ、及び７２５ｃの出力信号は夫々第３接続端子７４０に出力される。
【０１１４】
図１１には、図１０に示すセレクタ回路７０２ａ及びホールド回路７６０の動作について説明するためのタイミングチャートを示してある。
【０１１５】
図１１において、時刻ｔ１１において１走査選択期間が開始され、選択信号生成回路６２よりホールド側選択信号ＨＳＥＬ１が出力され、ホールド側選択信号ＨＳＥＬ１がハイレベルとなる。セレクタ回路７０２ａにおいて、３種のホールド側選択用のスイッチング素子７２３ａ、７２３ｂ、及び７２３ｃには夫々ホールド側選択信号ＨＳＥＬ１が供給される。３種のホールド側選択用のスイッチング素子７２３ａ、７２３ｂ、及び７２３ｃは夫々、ホールド側選択信号ＨＳＥＬ１に応じて、対応する２つの保持容量７２４のうちいずれか一方を選択する。
【０１１６】
時刻ｔ１１にＲ期間が開始されると、Ｒ用スイッチング素子７２２ａより第１画像信号が出力され、時刻ｔ１２にＧ期間が開始されるとＧ用スイッチング素子７２２ｂより第２画像信号が出力され、時刻ｔ１３にＢ期間が開始されるとＢ用スイッチング素子７２２ｃより第３画像信号が出力される。
【０１１７】
第１から第３画像信号は夫々、ホールド側選択用のスイッチング素子７２３ａ、７２３ｂ、及び７２３ｃによって選択された保持容量７２４に入力され、該保持容量７２４において保持、即ちホールドされる。
【０１１８】
尚、図１１において、時刻ｔ１１から時刻ｔ１４の期間に、出力側選択信号ＨＳＥＬ２はローレベル、即ちホールド回路７６０において、３種の出力側選択用のスイッチング素子７２５ａ、７２５ｂ、及び７２５３ｃには出力側選択信号ＨＳＥＬ２が供給されていない状態にある。出力側選択信号ＨＳＥＬ２が供給されない状態では、３種の出力側選択用のスイッチング素子７２５ａ、７２５ｂ、及び７２５３ｃによって、ホールド側選択用のスイッチング素子７２３ａ、７２３ｂ、及び７２３ｃによって選択された保持容量７２４とは別の保持容量７２４が選択される。
【０１１９】
続いて、時刻ｔ１４において、次の１走査選択期間が開始されると、ホールド側選択信号ＨＳＥＬ１はローレベルとなり、出力側選択信号ＨＳＥＬ２はハイレベルとなり、選択信号生成回路６２より出力側選択信号ＨＳＥＬ２が出力される。
【０１２０】
ホールド回路７６０において、３種の出力側選択用のスイッチング素子７２５ａ、７２５ｂ、及び７２５ｃには出力側選択信号ＨＳＥＬ２が供給され、３種の出力側選択用のスイッチング素子７２５ａ、７２５ｂ、及び７２５３ｃによって、時刻ｔ１１から時刻ｔ１４の期間に第１から第３画像信号がホールドされた保持容量７２４が選択される。そして、該選択された保持容量７２４から保持された第１から第３画像信号が、出力側選択用のスイッチング素子７２５ａ、７２５ｂ、及び７２５ｃから出力される。
【０１２１】
従って、時刻ｔ１４において、出力信号１のレベルは第１画像信号に対応するレベルとなり、出力信号２のレベルは第２画像信号に対応するレベルとなり、出力信号３のレベルは第３画像信号に対応するレベルとなる。
【０１２２】
尚、時刻ｔ１４から時刻ｔ１５の期間、セレクタ回路７０２ａにおいて、３種のホールド側選択用のスイッチング素子７２３ａ、７２３ｂ、及び７２３ｃにはホールド側選択信号ＨＳＥＬ１が供給されていない状態にある。この状態では、３種のホールド側選択用のスイッチング素子７２３ａ、７２３ｂ、及び７２３ｃによって、出力側選択用のスイッチング素子７２５ａ、７２５ｂ、及び７２５ｃによって選択された保持容量７２４とは別の保持容量７２４が選択される。そして、該保持容量７２４において時刻ｔ１４から時刻ｔ１５の期間に、第１から第３画像信号がホールドされる。
【０１２３】
よって、第２実施形態では、１走査選択期間に各データ線６ａに画像信号を書き込むことが可能となり、複数のデータ線６ａにおいて完全線順次駆動が実現される。その結果、各データ線６ａに画像信号を十分に書き込むことが可能となるため、各画素部において画素スイッチング用ＴＦＴ３０を、アモルファスシリコンを用いて形成するのが好ましい。
【０１２４】
＜３：変形例＞
以上説明した第１又は第２実施形態の変形例について説明する。図１２は、本変形例の液晶装置における素子基板１０の構成を概略的に示す平面図である。データ線駆動回路１０１において、複数の配線基材６５０に夫々チップ６００を実装して、該複数の配線基材６５０を回路基板片３１０上に実装するようにしてもよい。これによりチップ６００を回路基板片３１０上に実装することが可能となる。
【０１２５】
配線基材６５０は、フレキシブル基板或いはリジット基板を用いて構成されるのが好ましい。配線基材６５０には図１２には図示しない複数の配線が形成されており、回路基板片３１０に実装された状態で、該複数の配線の各々一端側はチップ６００に接続され、他端側は第３接続端子７４０に接続される。
【０１２６】
＜４；電子機器＞
次に、上述した液晶装置を各種の電子機器に適用される場合について説明する。
【０１２７】
＜４−１：プロジェクタ＞
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。この場合、ＩＣ又はＬＳＩ、低温ポリシリコン技術、及びアモルファスシリコン技術の技術的な特性を活かしたスマートで高性能なプロジェクタを実現することが可能となる。
【０１２８】
図１３は、プロジェクタの構成例を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶装置１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【０１２９】
液晶装置１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶装置と同等であり、画像信号生成回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１３０】
ここで、各液晶装置１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶装置１１１０Ｇによる表示像は、液晶装置１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【０１３１】
なお、液晶装置１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【０１３２】
＜４−２：モバイル型コンピュータ＞
次に、この液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。
【０１３３】
この場合、ＩＣ又はＬＳＩ、低温ポリシリコン技術、及びアモルファスシリコン技術の技術的な特性を活かしたスマートで高性能なパーソナルコンピュータを実現することが可能となる。
【０１３４】
図１４は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネル１００５の背面にバックライトを付加することにより構成されている。
【０１３５】
＜４−３；携帯電話＞
さらに、この液晶装置を、携帯電話に適用した例について説明する。この場合、ＩＣ又はＬＳＩ、低温ポリシリコン技術、及びアモルファスシリコン技術の技術的な特性を活かしたスマートで高性能な携帯電話を実現することが可能となる。また、画像表示領域１０ａにおける配線ピッチを小さくして、高精細な画像表示を行うことが可能な携帯電話を実現することができる。
【０１３６】
図１５は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶パネル１００５を備えるものである。この反射型の液晶パネル１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１３７】
尚、図１３〜図１５を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１３８】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置並びに該電気光学装置を備えてなる電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１３９】
【図１】本発明の第１実施形態に係る液晶パネルの概略的な平面図である。
【図２】図１のＨ−Ｈ’断面図である。
【図３】第１実施形態の液晶装置における素子基板の構成を概略的に示す平面図である。
【図４】図３のＡ−Ａ’断面図である。
【図５】回路基板片における素子基板との接続に係る要部の構成を示す断面図である。
【図６】複数の画素部における各種素子、配線等の回路図である。
【図７】回路基板片上の全体的な回路構成を説明するためのブロック図である。
【図８】第１回路の構成を示す回路図である。
【図９】液晶装置の動作について説明するためのタイミングチャートを示す図である。
【図１０】第２実施形態におけるセレクタ回路に係る構成を示す回路図である。
【図１１】第２実施形態におけるセレクタ回路及びホールド回路の動作について説明するためのタイミングチャートを示す図である。
【図１２】本変形例の液晶装置における素子基板の構成を概略的に示す平面図である。
【図１３】液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。
【図１４】液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１５】液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
【０１４０】
１０…素子基板
１０ａ…画像表示領域
１０１…データ線駆動回路
３１０…回路基板片
６００…チップ
【図１】
2005181830.tif 000003
【図２】
2005181830.tif 000004
【図３】
2005181830.tif 000005
【図４】
2005181830.tif 000006
【図５】
2005181830.tif 000007
【図６】
2005181830.tif 000008
【図７】
2005181830.tif 000009
【図８】
2005181830.tif 000010
【図９】
2005181830.tif 000011
【図１０】
2005181830.tif 000012
【図１１】
2005181830.tif 000013
【図１２】
2005181830.tif 000014
【図１３】
2005181830.tif 000015
【図１４】
2005181830.tif 000016
【図１５】
2005181830.tif 000017