(57)【要約】【課題】  ビットラインマスクパターン形成の前にビットラインハードマスクパターンを形成してビットラインパターン間の層間絶縁膜の損失を減らすことができ、金属膜形成前の洗浄工程条件を調節してビットライン間の間隔が減少することを防止することが可能なフラッシュ素子のビットライン形成方法を提供する。【解決手段】  ビットラインコンタクトプラグが設けられた半導体基板上にバリア膜、層間絶縁膜及び金属ハードマスク膜を順次形成する段階と、前記金属ハードマスク膜をパターニングし、前記ビットラインコンタクトプラグと対応するビットライン領域を開放する金属ハードマスク膜パターンを形成する段階と、前記金属ハードマスク膜パターンをエッチングマスクとするエッチング工程によって層間絶縁膜及びバリア膜をエッチングしてビットライン用トレンチを形成する段階と、前記ビットライン用トレンチが埋め込まれるようにビットライン用金属膜を形成する段階と、平坦化工程を行い、前記層間絶縁膜上の前記ビットライン用金属膜及び前記金属ハードマスク膜パターンを除去する段階とを含む。【選択図】  図５
2005026659.tif 000002
【特許請求の範囲】
【請求項１】
ビットライン用コンタクトプラグが設けられた半導体基板上にバリア膜、層間絶縁膜及び金属ハードマスク膜を順次形成する段階と、
前記金属ハードマスク膜をパターニングして、前記ビットライン用コンタクトプラグと対応するビットライン領域を開放する金属ハードマスク膜パターンを形成する段階と、
前記金属ハードマスク膜パターンをエッチングマスクとするエッチング工程によって層間絶縁膜及びバリア膜をエッチングしてビットライン用トレンチを形成する段階と、
前記ビットライン用トレンチが埋め込まれるようにビットライン用金属膜を形成する段階と、
平坦化工程を行い、前記層間絶縁膜上の前記ビットライン用金属膜及び前記金属ハードマスク膜パターンを除去する段階とを含むフラッシュ素子のビットライン形成方法。
【請求項２】
前記ビットライン用トレンチを形成する段階の後、前記ビットライン用金属膜を形成する段階の前に、
プラズマを用いたドライ洗浄工程又は高周波スパッタリングによる洗浄工程を行い、前記ビットライン用トレンチの内部を洗浄する段階をさらに含む請求項１記載のフラッシュ素子のビットライン形成方法。
【請求項３】
前記ドライ洗浄工程はＣＦ４とＯ２との混合ガス及びＮＦ３ガスを用いて行い、前記高周波スパッタリングによる洗浄工程はＡｒガスを用いて行う請求項２記載のフラッシュ素子のビットライン形成方法。
【請求項４】
前記金属ハードマスク膜と前記ビットライン用金属膜は同一の金属物質を用いて形成する請求項１記載のフラッシュ素子のビットライン形成方法。
【請求項５】
前記金属ハードマスク膜はタングステンを用いて形成するが、後続の前記層間絶縁膜のエッチング時にエッチングバリアとして耐えられるように５００〜１０００Åの厚さに形成する請求項１記載のフラッシュ素子のビットライン形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラッシュ素子のビットライン形成方法に係り、特に、ビットライン間の間隔を充分維持してクロストーク(Crosstalk)現象を減らすことが可能なフラッシュ素子のビットライン形成方法に関する。
【背景技術】
【０００２】
１００ナノ級以下のフラッシュ素子では、下部素子のパターンサイズが減少し、これによりビットラインのパターン間のスペースも段々減ってカップリングキャパシターによるＲＣディレイ (Delay)問題が深刻に台頭している。
【０００３】
図１は従来のフラッシュ素子のビットライン間のパターンサイズ減少による問題を説明するための断面図である。
【０００４】
図１を参照すると、Ａビットラインと隣接したカップリングキャップを生じさせうる金属膜には、まず、下部のワードラインＷ／Ｌと、隣接したビットラインＢ及びＣと、上部の金属配線Ｍ２などがある。ワードラインＷ／ＬとＡビットラインは第１層間絶縁膜によって分離されているが、これらの間で第１インターキャパシタンスＣ０１が存在する。また、Ａビットラインと隣接したビットラインＢ及びＣとの間も第２層間絶縁膜によって電気的に分離されているが、これらの間にも第２インターキャパシタンスＣ１１が存在する。また、Ａビットラインと上部の金属配線間Ｍ２も第３層間絶縁膜によって電気的に分離されているが、これらの間にも第３インターキャパシタンスＣ１２が存在する。
【０００５】
このようなサクライモデル (SAKURAI Model1)によってＡビットラインに連係されたカップリングキャップを計算すると、次の通りである。まず、ワードラインＷ／ＬとビットラインＢ／Ｌ間の間隔を「Ｄ」、ビットラインの高さを「Ｔ」、ビットラインの厚さを「Ｗ」、隣接したビットライン間の間隔を「Ｓ」、ビットラインと上部金属配線間の間隔を「Ｈ」、第１インターキャパシタンスを「Ｃ０１」、第２インターキャパシタンスを「Ｃ１１」、第３インターキャパシタンスを「Ｃ１２」として説明する。
【０００６】
サクライモデルによって第１〜第３インターキャパシタンスは数式１の通りである。
【数１】
2005026659.tif 000003
【０００７】
第１〜第３インターキャパシタンスによるビットラインに発生しうる全体キャパシタンスＣはＣ０１＋２Ｃ１１＋Ｃ１２になる。
【０００８】
数式１に示すように、カップリングキャップはビットラインパターンの厚さＷと隣接したビットライン間の間隔Ｓが重要な要素であることが分かる。すなわち、ビットラインキャップを減らすためには、ビットラインの厚さＷは減少させ、隣接したビットライン間の間隔Ｓは増加させることが有利である。ところが、ビットラインの厚さＷとビットライン間の間隔Ｓをあまり狭くすると、ビットラインの抵抗が増加するという問題が生ずるため、２つの要素を考慮して最適の条件を見出すべきである。ところが、前記数式１とシミュレーションを行って最適の条件を見出してもビットライン形成工程上で問題が発生してこれを適用し難いという問題点がある。
【０００９】
図２は従来のフラッシュ素子のビットライン形成方法上の問題点を説明するためのレイアウト図である。
【００１０】
図２を参照すると、ビットラインＢ／Ｌは下部のワードラインＷ／Ｌと垂直な方向に形成される。この際、破線は目標とするビットラインパターンであり、実線は従来の工程によって形成されたビットラインパターンである。図２に示すように、目標とするビットライン間の間隔はＳ１０であるが、従来の工程によって形成されるビットライン間の間隔はＳ２０になる。すなわち、目標とするビットライン間の間隔Ｓ１０に比べて形成されるビットライン間の間隔Ｓ２０が小さくなる。したがって、前記数式１によってＣ１１が大きくなり、これによりビットラインＢ／Ｌの全体キャパシターが増加してＲＣ遅延による問題が激しくなる。
【００１１】
図３ａないし図３ｃは図２のII−II’線に沿った断面図である。図３ａないし図３ｃを参照すると、下部にワードライン（図示せず）及びビットライン用コンタクトプラグ12が設けられた基板10上にバリア膜14、層間絶縁膜16を順次形成する。感光膜パターン18を用いて層間絶縁膜16とバリア膜14をエッチングしてビットライン用トレンチ20を形成する。ビットライン用トレンチ20を金属で埋め込んだ後、化学機械的研磨工程を用いた平坦化工程を行ってビットライン30を形成する。ビットライン用トレンチ20形成のためのエッチング工程の際に感光膜パターン18の一部も共にエッチングされ、目標とするビットライン30間の間隔Ｓ１０を維持し難いという問題が生ずる。また、金属埋込み前の前処理洗浄工程の際にも層間絶縁膜16の一部が共にエッチングされ、ビットライン用トレンチ20間の間隔Ｓ１０をさらに減少させるという問題が発生する。図３ｂの破線は目標とするビットライン用トレンチの形状であり、実線は実際のエッチング工程後に形成されるビットライン用トレンチの形状である。これにより、ビットライン間の間隔（Ｓ１０とＳ２０との差）を目標の臨界寸法に合わせて設定するにおいて多くの問題が発生する。一般に、ビットライン用トレンチ20の形成のためのエッチング工程の際に層間絶縁膜16の損失は約２５ｎｍ程度が発生し、金属埋込み前の前処理洗浄工程の際に層間絶縁膜16の損失は約３０ｎｍ程度が発生する。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
したがって、本発明は、かかる問題点を解決するためのもので、その目的は、ビットラインマスクパターン形成の前にビットラインハードマスクパターンを形成してビットラインパターン間の層間絶縁膜の損失を減らすことができ、金属膜形成前の洗浄工程条件を調節してビットライン間の間隔が減少することを防止することが可能なフラッシュ素子のビットライン形成方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記目的を達成するための本発明は、ビットライン用コンタクトプラグが設けられた半導体基板上にバリア膜、層間絶縁膜及び金属ハードマスク膜を順次形成する段階と、前記金属ハードマスク膜をパターニングし、前記ビットライン用コンタクトプラグと対応するビットライン領域を開放する金属ハードマスク膜パターンを形成する段階と、前記金属ハードマスク膜パターンをエッチングマスクとするエッチング工程によって層間絶縁膜及びバリア膜をエッチングしてビットライン用トレンチを形成する段階と、前記ビットライン用トレンチが埋め込まれるようにビットライン用金属膜を形成する段階と、平坦化工程を行い、前記層間絶縁膜上の前記ビットライン用金属膜及び前記金属ハードマスク膜パターンを除去する段階とを含むフラッシュ素子のビットライン形成方法を提供する。
【発明の効果】
【００１４】
本発明は、ビットラインマスクパターンの形成前にビットライン形成用金属ハードマスクパターンを形成してビットラインパターン間の層間絶縁膜の損失を減らすことができる。
【００１５】
また、本発明は、金属膜形成前の洗浄工程条件を調節して、ビットライン間の間隔減少を防止することができる。
【００１６】
また、ビットライン形成のための平坦化工程の際に金属ハードマスク膜を共に除去することにより、別途の追加除去工程を不要とする。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面を参照して本発明に係る実施例を詳細に説明する。ここで、本発明は、下記の実施例に限定されるものではなく、様々な変形実現が可能である。これらの実施例は本発明の開示を完全にし、当技術分野で通常の知識を有する者に本発明の範疇を知らせるために提供されるものである。一方、図面上において、同一の符号は同一の要素を示す。
【００１８】
図４は本発明に係るフラッシュ素子のビットラインのレイアウト図である。図４を参照すると、下部のワードラインＷ／Ｌ、ＤＳＬ、ＳＳＬ及びビットライン用コンタクトプラグ112が形成された半導体基板上にビットラインパターニング工程を行い、ビットラインＢ／Ｌパターンを形成する。本発明のビットラインＢ／Ｌはハードマスク膜と洗浄工程の工程条件を調節して目標のビットライン間の間隔を維持することができる。次に、１００ナノ級以下のＮＡＮＤフラッシュ素子の製造工程を一例として説明する。ビットラインＢ／Ｌの厚さは約２５００Åとし、ビットラインＢ／Ｌのピッチは約２７０ｎｍとすることが好ましい。
【００１９】
図５ａないし図５ｄは本発明に係るフラッシュ素子のビットライン形成方法を説明するための図４のＶ−Ｖ’線に沿った断面図である。
【００２０】
図５ａを参照すると、トランジスターやキャパシターなどの半導体素子を含んでいろいろの要素が設けられた半導体基板110上に第１層間絶縁膜114をパターニングしてビットライン用コンタクトプラグ112を形成する。ビットライン用コンタクトプラグ112が設けられた半導体基板110上にバリア膜116、第２層間絶縁膜118及び金属ハードマスク膜120を形成する。
【００２１】
ＤＳＬ、ＳＳＬ及びセルストリング（ワードライン：Ｗ／Ｌ）間の孤立のために全体構造上に第１層間絶縁膜114を形成した後、第１層間絶縁膜114をパターニングし、ＤＳＬトランジスターの接合部を開放するコンタクトホール（図示せず）を形成する。前記コンタクトホールを金属物質で埋め込んでビットライン用コンタクトプラグ112を形成することが好ましい。
【００２２】
第１層間絶縁膜114上に下部構造物を保護し、後続のビットライン用トレンチ形成のためのエッチング工程の際にエッチング防止の役割を果たすためのバリア膜116を形成する。バリア膜116は第１及び第２層間絶縁膜114及び118とのエッチング選択比差の大きい物質膜で形成することが好ましい。第２層間絶縁膜118はビットラインパターンが形成される物質膜であって、低誘電率の物質膜を用いて形成することが好ましい。第１及び第２層間絶縁膜114及び118ではＢＰＳＧ(Boron Phosphorus Silicate Glass)系列の酸化膜、ＰＳＧ(Phosphorus Silicate Glass)系列の酸化膜、ＦＳＧ(Fluorinated Silicate Glass)系列の酸化膜、ＰＥ−ＴＥＯＳ(Tetra Ethyl Ortho Silicate)系列の酸化膜、ＰＥ−ＳｉＨ４(Plasma Enhanced SiH4)、ＨＤＰ(High Density Plasma)、ＵＳＧ(Undoped Silicate Glass)系列の酸化膜、ＨＤＰ ＰＳＧ系列の酸化膜及びＡＰＬ(Advanced Planarization Layer)系列の酸化膜の少なくとも一つの物質膜で形成することが好ましい。第１及び第２層間絶縁膜114及び118として前記物質膜を使用する場合、バリア膜116はプラズマエンハンスト系列の窒化膜 (PE Nitride)及び／又はオキシナイトライド (Oxynitride)膜を使用することが好ましい。前述したエッチング選択比は互いに異なる第１及び第２物質膜が一定のエッチング条件下でエッチングを行う場合、そのエッチングされる比率が異なることを示す。例えば、酸化膜と窒化膜が所定のエッチングガスに露出された場合、酸化膜は秒当たり１０Åがエッチングされ、窒化膜は１Åがエッチングされることをエッチング選択比（エッチング時に除去される比率）の差という。これは一定の条件下で酸化膜はよくエッチングされ、窒化膜はエッチングされないことを示す。
【００２３】
金属ハードマスク膜120は、後続のビットライン用トレンチを埋め込んだ後、化学機械的研磨工程を用いた平坦化工程の際に第２層間絶縁膜118上の金属ハードマスク膜120の除去を容易にするため、ビットラインを構成する金属膜と同一の物質膜を使用することが好ましい。金属ハードマスク膜120は第２層間絶縁膜118に対するエッチング選択比差の大きい金属物質膜を使用することが好ましい。これにより、後続のビットライン用トレンチ形成のためのエッチング工程と、その後の洗浄工程時にビットラインラインの臨界寸法が大きくなる現象を防止することができる。本実施例では金属ハードマスク膜120としてタングステンＷ膜を使用することが好ましい。タングステン薄膜の厚さは後続の酸化膜エッチング時に十分なエッチングバリアとして耐えられるように５００〜１０００Å程度にすることが好ましい。
【００２４】
図５ｂ及び図５ｃを参照すると、金属ハードマスク膜120、第２層間絶縁膜118及びバリア膜116をパターニングしてビットライン用トレンチ124を形成する。この際、下部の第１層間絶縁膜114の一部もエッチングして下部のビットライン用コンタクトプラグ112との電気的接触を強化することができる。
【００２５】
全体構造上に感光膜を塗布した後、ビットラインマスクを用いたフォトエッチング工程を行い、ビットラインが形成されるべき領域を開放する感光膜パターン122を形成する。感光膜パターン122をエッチングマスクとするエッチング工程を行い、金属ハードマスク膜120をエッチングして金属ハードマスク膜パターンを形成することが好ましい。その後、感光膜パターンを除去して後続の工程を行うことができる。金属ハードマスク膜120は目標のビットラインパターンと同一の形状となるように形成する。金属ハードマスク膜120パターンはビットライン領域の第２層間絶縁膜118のみを開放し、ビットライン間の領域には金属ハードマスク膜120を残留させる。金属ハードマスク膜120パターンの残留する幅は、図４におけるＳ１１０となるようにすることが好ましい。タングステンを用いた金属ハードマスク膜120のエッチングはＳＦ６ガスを含むエッチングを行うことが好ましい。
【００２６】
金属ハードマスク膜120をエッチングマスクとするエッチング工程を行い、第２層間絶縁膜118をエッチングする。露出したバリア膜116をエッチングし、第１層間絶縁膜114の一部をエッチングしてビットライン用トレンチ124を形成することが好ましい。その上、酸化膜と窒化膜間のエッチング選択比の差がないエッチング条件と、金属ハードマスク膜120をエッチングマスクとするエッチング工程を行い、第２層間絶縁膜118及びバリア膜116をエッチングし、オーバーエッチングによって第１層間絶縁膜114の一部をエッチングしてビットライン用トレンチ124を形成することができる。
【００２７】
図５ｄを参照すると、洗浄工程を行い、ビットライン用トレンチ124の内部を洗浄した後、ビットライン用トレンチ124が埋め込まれるようにビットライン用金属膜（図示せず）を蒸着する。化学機械的研磨工程を行い、第２層間絶縁膜118上のビットライン用金属膜と金属ハードマスク膜120を除去してビットライン130を形成する。この際、ビットライン間を電気的に孤立させるために過度平坦化を行うこともある。
【００２８】
洗浄工程はプラズマを用いたドライ洗浄工程又は高周波スパッタリングによる洗浄工程を行うことが好ましい。これは、ウェット洗浄工程を行う場合、洗浄工程の洗浄溶液によって金属ハードマスク膜120の下部の第２層間絶縁膜118の損失が発生するおそれがあるためである。従って、プラズマを用いたドライ洗浄工程又は高周波スパッタリングによる洗浄工程を行うと、金属ハードマスク膜120はエッチング防止膜の役割をして下部の第２層間絶縁膜118がエッチングされる現象を防止してビットライン130パターンの臨界寸法が大きくなると現象（ビットライン間の臨界寸法は小さくなる）を防止することができる。ドライ洗浄はマイクロウェーハを用いてプラズマをターンオンする装置を使用し、ＣＦ４とＯ２との混合ガス及びＮＦ３ガスを用いて高圧力と低電圧の下で行うことが好ましい。高周波スパッタリングは金属膜の蒸着前に高周波を用いたエッチングを行うことをいい、Ａｒガスを用いて高い高周波バイアスを用いてスパッタリングすることが好ましい。
【００２９】
ビットライン用金属膜は、タングステン、アルミニウム及び銅の少なくとも一つの膜を用いて形成することができる。本実施例ではタングステンを用いて形成することが好ましい。
【００３０】
平坦化工程は、第２層間絶縁膜118上に形成された金属膜を除去することをターゲットとして行うことが好ましい。本実施例の化学機械的研磨工程のみを行ってビットライン130パターンの形成時に第２層間絶縁膜118上の金属ハードマスク膜120も共に除去することができる。これはビットライン用金属膜と金属ハードマスク膜120として同一の物質膜を用いるため、金属ハードマスク膜120を除去するための別途の追加工程が不要になる。
【００３１】
このように従来のビットライン形成工程の際に発生したビットライン間の臨界寸法が小さくなる現象を十分防止することができる。したがって、本発明の形成工程によって形成されたビットラインは図１において目標としたビットラインの厚さＷ及び隣接したビットライン間の間隔Ｓを保つことができる。
【図面の簡単な説明】
【００３２】
【図１】従来のフラッシュ素子のビットライン間のパターンサイズ減少による問題を説明するための断面図である。
【図２】従来のフラッシュ素子のビットライン形成方法上の問題点を説明するためのレイアウト図である。
【図３】図２のII−II’線に沿った断面図である。
【図４】本発明に係るフラッシュ素子のビットラインのレイアウト図である。
【図５】本発明に係るフラッシュ素子のビットライン形成方法を説明するための図４のＶ−Ｖ’線に沿った断面図である。
【符号の説明】
【００３３】
Ａ、Ｂ、Ｃ、Ｂ／Ｌ    …ビットライン
Ｃ０１、Ｃ１１、Ｃ１２ …インターキャパシタンス
Ｗ／Ｌ、ＤＳＬ、ＳＳＬ …ワードライン
Ｍ２  …金属配線
10    …基板
12    …ビットラインコンタクトプラグ
14    …バリア膜
16    …層間絶縁膜
18    …感光膜パターン
20    …ビットライン用トレンチ
30    …ビットライン
110   …半導体基板
112   …ビットライン用コンタクトプラグ
114   …第１層間絶縁膜
116   …バリア膜
118   …第２層間絶縁膜
120   …金属ハードマスク膜
122   …感光膜パターン
124   …ビットライン用トレンチ
130   …ビットライン
【図１】
2005026659.tif 000004
【図２】
2005026659.tif 000005
【図３】
2005026659.tif 000006
【図４】
2005026659.tif 000007
【図５】
2005026659.tif 000008