(57)【要約】【課題】従来のバッファアンプ部と発振部の電流が共通な発振回路では温度変動による周波数変動を抑圧するために、電流値が一定となるように電流経路に定電流用トランジスタを挿入していた。そのため、Ｃ／Ｎが劣化するという課題を有していた。【解決手段】バッファアンプ部２におけるバッファアンプトランジスタ２３，２４のエミッタを接続し、このエミッタにバッファアンプエミッタ抵抗５０を介して発振回路コア部１に電流を流す構成とし、さらにこのエミッタに電流補償用抵抗５２と電流補償用ＭＯＳトランジスタ５３とを直列に接続して対グランドに接続する。そして温度変動によりバッファアンプの電流値が変動した場合、前記エミッタの電位が上昇するため、電流補償用抵抗５２及び電流補償用ＭＯＳトランジスタ５３により電位が上昇した分の電流がグランドに流れ、発振トランジスタ３，４のコレクタの電位が一定となるように補償される。【選択図】図１
2005204139.tif 000002
【特許請求の範囲】
【請求項１】
第１，第２のトランジスタより構成される差動アンプと、
電流を共通にする第１，第２のインダクタンスと、発振用の第３，第４のトランジスタと、第１，第２のＭＯＳバラクタにより構成され、前記差動アンプから電流を入力して発振する発振回路と、
この発振回路の印加電圧を保つために前記差動アンプの電流の一部をグランドに流す可変抵抗とから構成されることを特徴とする発振回路。
【請求項２】
第１，第２のトランジスタより構成される差動アンプと、
電流を共通にする第１，第２のインダクタンスと、発振用の第３，第４のトランジスタと、第１，第２のＭＯＳバラクタにより構成され、前記差動アンプから電流を入力して発振する発振回路と、
前記差動アンプの電流の一部をグランドに流す可変抵抗と、
前記発振回路の印加電圧を保つために前記可変抵抗をコントロールする可変抵抗制御回路から構成されることを特徴とする発振回路。
【請求項３】
前記可変抵抗が前記差動アンプのエミッタに接続されていることを特徴とする請求項１または２記載の発振回路。
【請求項４】
前記可変抵抗が前記差動アンプのベースに接続されていることを特徴とする請求項１または２記載の発振回路。
【請求項５】
第１，第２のトランジスタより構成される差動アンプと、
電流を共通にする第１，第２のインダクタンスと、発振用の第３，第４のトランジスタと、第１，第２のＭＯＳバラクタにより構成され、前記差動アンプから電流を入力して発振する発振回路と、
前記差動アンプの電流の一部をグランドに流す可変抵抗と、
温度補正係数がメモリされたメモリ回路と、
前記発振回路の印加電圧を保つために前記メモリ回路のデータをリファレンスとして前記可変抵抗をコントロールする可変抵抗制御回路と、
から構成されることを特徴とする発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波部品の発振回路に関するものである。
【背景技術】
【０００２】
従来の技術について図を用いて説明する。
【０００３】
図６は従来の高周波用バッファアンプの回路図、図７は発振周波数対バリキャップ電圧制御図であり、図６において、１は発振回路コア部、２はバッファアンプ部、３，４は発振トランジスタ、５，６は発振帰還容量、７，８，１４，１５，２５，２６，２７，２８はバイアス抵抗、９は発振回路エミッタ抵抗、１０，１１はバリキャップ結合容量、１２，１３はバリキャップ、１６，１７はＭＯＳトランジスタ容量、１８，１９は共振インダクタ、２０はバッファ定電流トランジスタ、２１，２２は発振回路-バッファアンプ結合容量、２３，２４はバッファアンプトランジスタ、２９，３０は出力端子、３１，３２，３３，３４は電圧印加端子である。また、図７において、１０１，１０２はＭＯＳトランジスタ容量切り替え周波数である。
【０００４】
発振回路コア部１には、発振トランジスタ３，４、発振帰還容量５，６、バリキャップ結合容量１０，１１、バリキャップ１２，１３、ＭＯＳトランジスタ容量１６，１７、共振インダクタ１８，１９より構成される共振回路が含まれている。バッファアンプ部２と共振回路コア部１とはバッファ定電流トランジスタ２０により接続されている。
【０００５】
そして、発振回路コア部１により発振信号が生成され、発振回路-バッファアンプ結合容量２１，２２と介してバッファアンプトランジスタ２３，２４に信号が入力され、出力端子２９，３０より高周波発振信号が得られる。
【０００６】
また、発振周波数は、図７のライン１０１，１０２に示すように、バリキャップ１２，１３の制御電圧印加端子３２の制御電圧を連続に変化させることにより発振周波数は連続的に変化する。
【０００７】
更に、ＭＯＳトランジスタ容量１６，１７を電圧印加端子３３の電圧をＨＩＧＨまたは、ＬＯＷに切り替えることにより、発振周波数はライン１０１とライン１０２のどちらかの周波数バンドに切り替えることができる。
【特許文献１】特開２００２−１９０７０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記のような構成では、バッファアンプ部と発振回路コア部の間にバッファ定電流トランジスタを挿入することにより、バッファアンプ部と発振回路コア部に流れる電流値を一定とし、温度変動によるバッファアンプ部、及び発振回路コア部を流れる電流値が変化し、発振トランジスタのコレクタ電位が変動することによりＭＯＳトランジスタ容量の両端における差電圧が変動し周波数変動が発生することを抑圧することはできる。しかし、Ｃ／Ｎが極端に劣化するという課題を有していた。
【０００９】
本発明は、バッファアンプ部と発振回路部の電流を共通にした発振回路において、Ｃ／Ｎの劣化を抑え、かつ温度変動による周波数変動を抑えることを実現した発振回路を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記目的を達成するため、本発明は、バッファアンプ部と発振回路コア部間の接続を抵抗接続とし、これと並列に対グランドに温度変動制御回路により制御された可変抵抗を接続したものであり、このように構成することにより、Ｃ／Ｎが劣化しない、温度変動による周波数変動を抑えた発振回路を得ることができる。
【発明の効果】
【００１１】
本発明によれば、バッファアンプのエミッタ抵抗に並列に対グランドに可変抵抗を接続し、温度変動により電流値が変化した場合においてもバッファアンプの電流を制御することにより、発振トランジスタのコレクタ電位を一定に保ち、Ｃ／Ｎの劣化が無く、かつ温度変動による周波数変動の無い、高周波発振回路を得ることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００１３】
（実施の形態１）
図１は本発明の第１の実施形態における高周波用発振回路の回路図であり、１は発振回路コア部、２はバッファアンプ部、３，４は発振トランジスタ、５，６は発振帰還容量、７，８，１４，１５，２５，２６，２７，２８はバイアス抵抗、９は発振回路エミッタ抵抗、１０，１１はバリキャップ結合容量、１２，１３はバリキャップ、１６，１７はＭＯＳトランジスタ容量、１８，１９は共振インダクタ、２１，２２は発振回路-バッファアンプ結合容量、２３，２４はバッファアンプトランジスタ、２９，３０は出力端子、３１，３２，３３，３４は電圧印加端子、５０はバッファアンプエミッタ抵抗、５２は電流補償用抵抗、５３は電流補償用ＭＯＳトランジスタである。
【００１４】
発振トランジスタ３，４のエミッタは互いに接続されており、エミッタ抵抗９を介してグランドに接続される。発振トランジスタ３，４のベースはバイアス抵抗７，８を介して電圧印加端子３１に接続される。発振信号は発振トランジスタ３，４のコレクタから発振帰還容量５，６を介して対の発振トランジスタ３，４のベースに帰還される。
【００１５】
共振回路は、発振トランジスタ３，４のコレクタ間に構成されており、容量性素子としてのバリキャップ結合容量１０，１１、バリキャップ１２，１３、ＭＯＳトランジスタ容量１６，１７、及びインダクタンス性素子としての共振インダクタ１８，１９によって構成されており、発振周波数はこの容量性素子とインダクタンス性素子の共振周波数で決定される。
【００１６】
周波数を連続的に変化させるバリキャップ１２，１３は発振トランジスタ３，４のコレクタよりバリキャップ結合容量１０，１１を介してバリキャップ１２，１３に接続されている。バリキャップ１２，１３のバイアスはバイアス抵抗１４，１５を介して電圧印加端子３２より印加される。電圧印加端子３２より電圧を連続的に制御することにより発振周波数を連続的に変化させることが可能である。
【００１７】
ＭＯＳトランジスタ容量１６，１７は、一端が発振トランジスタ３，４のコレクタに他端が電圧印加端子３３に接続されており、電圧印加端子３３より電圧をＨＩＧＨまたはＬＯＷとすることにより周波数をディスクリートに切り替えることが可能である。
【００１８】
発振回路コア部１より発振した信号は、発振回路-バッファアンプ結合容量２１，２２を介してバッファアンプトランジスタ２３，２４に入力され、出力端子２９，３０より出力される。
【００１９】
バッファアンプ部２からの電流は、バッファアンプエミッタ抵抗５０を介して発振回路コア部１に注入される。また、バッファアンプ部２のエミッタ電流の一部は電流補償用抵抗５２及び電流補償用ＭＯＳトランジスタ５３を介してグランドに流される。温度変動によりバッファアンプの電流値が変動した場合、バッファアンプトランジスタ２３，２４のエミッタ電位が上昇するため、電流補償用抵抗５２及び電流補償用ＭＯＳトランジスタ５３により電位が上昇した分の電流がグランドに流れ、発振トランジスタ３，４のコレクタの電位が一定となるように補償される。
【００２０】
上記の構成によれば、バッファアンプと発振回路コアの電流が共通な回路構成の場合においてもＣ／Ｎの劣化が無く、温度変動しても発振周波数変動が無い高周波発振回路を得ることが可能である。
【００２１】
尚、素子１０，１１，１２，１３はトータルとして容量性であれば良い。
【００２２】
（実施の形態２）
図２は本発明の第２の実施形態における高周波用発振回路の回路図であり、１は発振回路コア部、２はバッファアンプ部、３，４は発振トランジスタ、５，６は発振帰還容量、７，８，１４，１５，２５，２６，２７，２８はバイアス抵抗、９は発振回路エミッタ抵抗、１０，１１はバリキャップ結合容量、１２，１３はバリキャップ、１６，１７はＭＯＳトランジスタ容量、１８，１９は共振インダクタ、２１，２２は発振回路-バッファアンプ結合容量、２３，２４はバッファアンプトランジスタ、２９，３０は出力端子、３１，３２，３３，３４は電圧印加端子、５０はバッファアンプエミッタ抵抗、５２，５４は電流補償用抵抗、５３，５５は電流補償用ＭＯＳトランジスタである。
【００２３】
発振トランジスタ３，４のエミッタは互いに接続されており、エミッタ抵抗９を介してグランドに接続される、発振トランジスタ３，４のベースはバイアス抵抗７，８を介して電圧印加端子３１に接続される。発振信号は発振トランジスタ３，４のコレクタから発振帰還容量５，６を介して対の発振トランジスタ３，４のベースに帰還される。
【００２４】
共振回路は、発振トランジスタ３，４のコレクタ間に構成されており、容量性素子としてのバリキャップ結合容量１０，１１、バリキャップ１２，１３、ＭＯＳトランジスタ容量１６，１７、及びインダクタンス性素子としての共振インダクタ１８，１９によって構成されており、発振周波数はこの容量性素子とインダクタンス性素子の共振周波数で決定される。
【００２５】
周波数を連続的に変化させるバリキャップ１２，１３は発振トランジスタ３，４のコレクタよりバリキャップ結合容量１０，１１を介してバリキャップ１２，１３に接続されている。バリキャップ１２，１３のバイアスはバイアス抵抗１４，１５を介して電圧印加端子３２より印加される。電圧印加端子３２より電圧を連続的に制御することにより発振周波数を連続的に変化させることが可能である。
【００２６】
ＭＯＳトランジスタ容量１６，１７は、一端が発振トランジスタ３，４のコレクタに他端を電圧印加端子３３に接続されており、電圧印加端子３３より電圧をＨＩＧＨまたはＬＯＷとすることにより周波数をディスクリートに切り替えることが可能である。
【００２７】
発振回路コア部１より発振した信号は発振回路-バッファアンプ結合容量２１，２２を介してバッファアンプトランジスタ２３，２４に入力され、出力端子２９，３０より出力される。
【００２８】
バッファアンプ部２からの電流は、バッファアンプエミッタ抵抗５０を介して発振回路コア部１に注入される。また、バッファアンプトランジスタ２３，２４のベース電流の一部は電流補償用抵抗５２，５４、及び電流補償用ＭＯＳトランジスタ５３，５５を介してグランドに流される。温度変動によりバッファアンプトランジスタ２３，２４のベース電位が上昇し、電流値が変動した場合、電流補償用抵抗５２，５４、及び電流補償用ＭＯＳトランジスタ５３，５５により電位が上昇した分のベース電流がグランドに流れ、バッファアンプトランジスタ２３，２４のエミッタ電流が制御され、発振トランジスタ３，４のコレクタの電位が一定となるように補償される。
【００２９】
上記の構成によれば、バッファアンプと発振回路コアの電流が共通な回路構成の場合においてもＣ／Ｎの劣化が無く、温度変動しても発振周波数変動が無い高周波発振回路を得ることが可能である。
【００３０】
尚、素子１０，１１，１２，１３はトータルとして容量性であれば良い。
【００３１】
（実施の形態３）
図１は本発明の第３の実施形態における高周波用発振回路の回路図であり、１は発振回路コア部、２はバッファアンプ部、３，４は発振トランジスタ、５，６は発振帰還容量、７，８，１４，１５，２５，２６，２７，２８はバイアス抵抗、９は発振回路エミッタ抵抗、１０，１１はバリキャップ結合容量、１２，１３はバリキャップ、１６，１７はＭＯＳトランジスタ容量、１８，１９は共振インダクタ、２１，２２は発振回路-バッファアンプ結合容量、２３，２４はバッファアンプトランジスタ、２９，３０は出力端子、３１，３２，３３，３４は電圧印加端子、５０はバッファアンプエミッタ抵抗、５１は電流補償用可変抵抗、６０は可変抵抗制御回路、７０は温度補償用データメモリである。
【００３２】
発振トランジスタ３，４のエミッタは互いに接続されており、エミッタ抵抗９を介してグランドに接続される、発振トランジスタ３，４のベースはバイアス抵抗７，８を介して電圧印加端子３１に接続される。発振信号は発振トランジスタ３，４のコレクタから発振帰還容量５，６を介して対の発振トランジスタ３，４のベースに帰還される。
【００３３】
共振回路は、発振トランジスタ３，４のコレクタ間に構成されており、容量性素子としてのバリキャップ結合容量１０，１１、バリキャップ１２，１３、ＭＯＳトランジスタ容量１６，１７、及びインダクタンス性素子としての共振インダクタ１８，１９によって構成されており、発振周波数はこの容量性素子とインダクタンス性素子の共振周波数で決定される。
【００３４】
周波数を連続的に変化させるバリキャップ１２，１３は発振トランジスタ３，４のコレクタよりバリキャップ結合容量１０，１１を介してバリキャップ１２，１３に接続されている。バリキャップ１２，１３のバイアスはバイアス抵抗１４，１５を介して電圧印加端子３２より印加される。電圧印加端子３２より電圧を連続的に制御することにより発振周波数を連続的に変化させることが可能である。
【００３５】
ＭＯＳトランジスタ容量１６，１７は、一端を発振トランジスタ３，４のコレクタに他端を電圧印加端子３３に接続されており、電圧印加端子３３より電圧をＨＩＧＨまたはＬＯＷとすることにより周波数をディスクリートに切り替えることが可能である。
【００３６】
発振回路コア部１より発振した信号は、発振回路-バッファアンプ結合容量２１，２２を介してバッファアンプトランジスタ２３，２４に入力され、出力端子２９，３０より出力される。
【００３７】
バッファアンプ部２からの電流は、バッファアンプエミッタ抵抗５０を介して発振回路コア部１に注入される。また、バッファアンプトランジスタ２３，２４のエミッタ電流の一部は電流補償用可変抵抗５１を介してグランドに流される。温度変動によりバッファアンプトランジスタ２３，２４の電流値が変動した場合、温度補償用データメモリ７０を参照し、可変抵抗制御回路６０により電流補償用可変抵抗５１が変化し、バッファアンプトランジスタ２３，２４のエミッタ電位が上昇した分の電流がグランドに流れ、発振トランジスタ３，４のコレクタの電位が一定となるように補償される。
【００３８】
上記の構成によれば、バッファアンプと発振回路コアの電流が共通な回路構成の場合においてもＣ／Ｎの劣化が無く、温度変動しても発振周波数変動が無い高周波発振回路を得ることが可能である。
【００３９】
（実施の形態４）
図４は本発明の第４の実施形態における高周波用発振回路の回路図であり、１は発振回路コア部、２はバッファアンプ部、３，４は発振トランジスタ、５，６は発振帰還容量、７，８，１４，１５，２５，２６，２７，２８はバイアス抵抗、９は発振回路エミッタ抵抗、１０，１１はバリキャップ結合容量、１２，１３はバリキャップ、１６，１７はＭＯＳトランジスタ容量、１８，１９は共振インダクタ、２１，２２は発振回路-バッファアンプ結合容量、２３，２４はバッファアンプトランジスタ、２９，３０は出力端子、３１，３２，３３，３４，６４は電圧印加端子、５０はバッファアンプエミッタ抵抗、５２は電流補償用抵抗、５３は電流補償用ＭＯＳトランジスタ、６１はオペアンプ回路、６２はオペアンプ帰還抵抗、６３はオペアンプ帰還容量である。
【００４０】
発振トランジスタ３，４のエミッタは互いに接続されており、エミッタ抵抗９を介してグランドに接続される、発振トランジスタ３，４のベースはバイアス抵抗７，８を介して電圧印加端子３１に接続される。発振信号は発振トランジスタ３，４のコレクタから発振帰還容量５，６を介して対の発振トランジスタ３，４のベースに帰還される。
【００４１】
共振回路は、発振トランジスタ３，４のコレクタ間に構成されており、容量性素子としてのバリキャップ結合容量１０，１１、バリキャップ１２，１３、ＭＯＳトランジスタ容量１６，１７、及びインダクタンス性素子としての共振インダクタ１８，１９によって構成されており、発振周波数はこの容量性素子とインダクタンス性素子の共振周波数で決定される。
【００４２】
周波数を連続的に変化させるバリキャップ１２，１３は発振トランジスタ３，４のコレクタよりバリキャップ結合容量１０，１１を介してバリキャップ１２，１３に接続されている。バリキャップ１２，１３のバイアスはバイアス抵抗１４，１５を介して電圧印加端子３２より印加される。電圧印加端子３２より電圧を連続的に制御することにより発振周波数を連続的に変化させることが可能である。
【００４３】
ＭＯＳトランジスタ容量１６，１７は、一端を発振トランジスタ３，４のコレクタに他端を電圧印加端子３３に接続されており、電圧印加端子３３より電圧をＨＩＧＨまたはＬＯＷとすることにより周波数をディスクリートに切り替えることが可能である。
【００４４】
発振回路コア部１より発振した信号は、発振回路-バッファアンプ結合容量２１，２２を介してバッファアンプトランジスタ２３，２４に入力され、出力端子２９，３０より出力される。
【００４５】
バッファアンプ部２からの電流は、バッファアンプエミッタ抵抗５０を介して発振回路コア部１に注入される。また、バッファアンプトランジスタ２３，２４のエミッタ電流の一部は電流補償用抵抗５２及び電流補償用ＭＯＳトランジスタ５３を介してグランドに流される。温度変動により発振回路エミッタ抵抗９の電流値が変動した場合、発振トランジスタ３，４のエミッタ電位が上昇する。エミッタ電位はオペアンプ回路６１に入力され、オペアンプ帰還抵抗６２、オペアンプ帰還容量６３により電流補償用ＭＯＳトランジスタ５３が制御されバッファアンプトランジスタ２３，２４のエミッタ電流の一部がグランドに流れ、発振トランジスタ３，４のコレクタの電位が一定となるように補償される。
【００４６】
上記の構成によれば、バッファアンプと発振回路コアの電流が共通な回路構成の場合においてもＣ／Ｎの劣化が無く、温度変動しても発振周波数変動が無い高周波発振回路を得ることが可能である。
【００４７】
尚、素子１０，１１，１２，１３はトータルとして容量性であれば良い。
【００４８】
尚、温度変動のみならず電圧変動等による周波数変動も補償できる。
【００４９】
（実施の形態５）
図５は本発明の第５の実施形態における高周波用発振回路の回路図であり、１は発振回路コア部、２はバッファアンプ部、３，４は発振トランジスタ、５，６は発振帰還容量、７，８，１４，１５，２５，２６，２７，２８はバイアス抵抗、９は発振回路エミッタ抵抗、１０，１１はバリキャップ結合容量、１２，１３はバリキャップ、１６，１７はＭＯＳトランジスタ容量、１８，１９は共振インダクタ、２１，２２は発振回路-バッファアンプ結合容量、２３，２４はバッファアンプトランジスタ、２９，３０は出力端子、３１，３２，３３，３４，６４は電圧印加端子、５０はバッファアンプエミッタ抵抗、５２，５４は電流補償用抵抗、５３，５５は電流補償用ＭＯＳトランジスタ、６１はオペアンプ回路、６２はオペアンプ帰還抵抗、６３はオペアンプ帰還容量である。
【００５０】
発振トランジスタ３，４のエミッタは互いに接続されており、エミッタ抵抗９を介してグランドに接続される、発振トランジスタ３，４のベースはバイアス抵抗７，８を介して電圧印加端子３１に接続される。発振信号は発振トランジスタ３，４のコレクタから発振帰還容量５，６を介して対の発振トランジスタ３，４のベースに帰還される。
【００５１】
共振回路は、発振トランジスタ３，４のコレクタ間に構成されており、容量性素子としてのバリキャップ結合容量１０，１１、バリキャップ１２，１３、ＭＯＳトランジスタ容量１６，１７、及びインダクタンス性素子としての共振インダクタ１８，１９によって構成されており、発振周波数はこの容量性素子とインダクタンス性素子の共振周波数で決定される。
【００５２】
周波数を連続的に変化させるバリキャップ１２，１３は発振トランジスタ３，４のコレクタよりバリキャップ結合容量１０，１１を介してバリキャップ１２，１３に接続されている。バリキャップ１２，１３のバイアスはバイアス抵抗１４，１５を介して電圧印加端子３２より印加される。電圧印加端子３２より電圧を連続的に制御することにより発振周波数を連続的に変化させることが可能である。
【００５３】
ＭＯＳトランジスタ容量１６，１７は、一端を発振トランジスタ３，４のコレクタに他端を電圧印加端子３３に接続されており、電圧印加端子３３より電圧をＨＩＧＨまたはＬＯＷとすることにより周波数をディスクリートに切り替えることが可能である。
【００５４】
発振回路コア部１より発振した信号は、発振回路-バッファアンプ結合容量２１，２２を介してバッファアンプトランジスタ２３，２４に入力され、出力端子２９，３０より出力される。
【００５５】
バッファアンプ部２からの電流はバッファアンプエミッタ抵抗５０を介して発振回路コア部１に注入される。また、バッファアンプトランジスタ２３，２４のベース電流の一部は電流補償用抵抗５２，５４及び電流補償用ＭＯＳトランジスタ５３，５５を介してグランドに流される。温度変動により発振回路エミッタ抵抗９の電流値が変動した場合、発振トランジスタ３，４のエミッタ電位が上昇する。エミッタ電位はオペアンプ回路６１に入力され、オペアンプ帰還抵抗６２、オペアンプ帰還容量６３により電流補償用ＭＯＳトランジスタ５３，５５が制御されバッファアンプトランジスタ２３，２４のベース電流の一部がグランドに流れ、バッファアンプトランジスタ２３，２４のエミッタ電流が制御され、発振トランジスタ３，４のコレクタの電位が一定となるように補償される。
【００５６】
上記の構成によれば、バッファアンプと発振回路コアの電流が共通な回路構成の場合においてもＣ／Ｎの劣化が無く、温度変動しても発振周波数変動が無い高周波発振回路を得ることが可能である。
【００５７】
尚、素子１０，１１，１２，１３はトータルとして容量性であれば良い。
【００５８】
尚、温度変動のみならず電圧変動等による周波数変動も補償できる。
【産業上の利用可能性】
【００５９】
以上説明したように本発明は温度変動に対する周波数ドリフトが小さく、Ｃ／Ｎの劣化の無い温度補償発振回路を構成するのに有効である。
【図面の簡単な説明】
【００６０】
【図１】本発明の第１の実施形態における高周波用発振回路の回路図
【図２】本発明の第２の実施形態における高周波用発振回路の回路図
【図３】本発明の第３の実施形態における高周波用発振回路の回路図
【図４】本発明の第４の実施形態における高周波用発振回路の回路図
【図５】本発明の第５の実施形態における高周波用発振回路の回路図
【図６】従来の高周波用バッファアンプの回路図
【図７】発振周波数対バリキャップ電圧制御図
【符号の説明】
【００６１】
１  発振回路コア部
２  バッファアンプ部
３，４  発振トランジスタ
５，６  発振帰還容量
７，８，１４，１５，２５，２６，２７，２８  バイアス抵抗
９  発振回路エミッタ抵抗
１０，１１  バリキャップ結合容量
１２，１３  バリキャップ
１６，１７  ＭＯＳトランジスタ容量
１８，１９  共振インダクタ
２１，２２  発振回路-バッファアンプ結合容量
２３，２４  バッファアンプトランジスタ
２９，３０  出力端子
３１，３２，３３，３４，６４  電圧印加端子
５０  バッファアンプエミッタ抵抗
５２  電流補償用抵抗
５３  電流補償用ＭＯＳトランジスタ
６１  オペアンプ回路
６２  オペアンプ帰還抵抗
６３  オペアンプ帰還容量
【図１】
2005204139.tif 000003
【図２】
2005204139.tif 000004
【図３】
2005204139.tif 000005
【図４】
2005204139.tif 000006
【図５】
2005204139.tif 000007
【図６】
2005204139.tif 000008
【図７】
2005204139.tif 000009