(57)【要約】【課題】容量素子の面積を抑え、なおかつ既存のプロセスで作製されたトランジスタを用いつつ、ゲート電圧の変動によって引き起こされる発光素子の輝度のばらつきを抑えることができ、なおかつ電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる発光装置の提案を課題とする。【解決手段】第１のトランジスタによって画素へのビデオ信号の入力が制御され、第２及び第３のトランジスタは、ビデオ信号の電位に従って、一方がオンのとき他方がオフとなるようにスイッチングが制御され、第２及び第３のトランジスタはドレインが互いに接続されており、第３及び第４のトランジスタは同じ極性を有しており、第３及び第４のトランジスタはソースが互いに接続されており、第４のトランジスタは第２及び第３のトランジスタのドレインの電位に従って発光素子に供給する電流を制御することを特徴とする発光装置。【選択図】  図１
2005003868.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、第１乃至第４のトランジスタと、を各画素に有する発光装置であって、
前記第１のトランジスタによって前記画素へのビデオ信号の入力が制御され、前記第２のトランジスタ及び前記第３のトランジスタは、前記ビデオ信号の電位に従って、一方がオンのとき他方がオフとなるようにスイッチングが制御され、
前記第２のトランジスタと前記第３のトランジスタはドレインが互いに接続されており、
前記第３のトランジスタ及び前記第４のトランジスタは、同じ極性を有しており、
前記第３のトランジスタと前記第４のトランジスタはソースが互いに接続されており、
前記第４のトランジスタは、前記第２及び前記第３のトランジスタのドレインの電位に従って、前記発光素子に供給する電流を制御することを特徴とする発光装置。
【請求項２】
発光素子と、第１乃至第４のトランジスタと、を各画素に有する発光装置であって、
前記第２のトランジスタ及び前記第３のトランジスタは、互いに極性が異なっており、
前記第３のトランジスタ及び前記第４のトランジスタは、同じ極性を有しており、
前記第１のトランジスタによって、前記第２のトランジスタのゲート及び前記第３のトランジスタのゲートへの、ビデオ信号の入力が制御され、
前記第２のトランジスタと前記第３のトランジスタはドレインが互いに接続されており、
前記第２のトランジスタのソースには、第１または第２の電位が与えられ、
前記第３のトランジスタのソース及び前記第４のトランジスタのソースには、第３の電位を与えられ、
前記第４のトランジスタは、前記第２及び前記第３のトランジスタのドレインの電位に従って、前記発光素子に供給する電流を制御することを特徴とする発光装置。
【請求項３】
発光素子と、第１乃至第４のトランジスタと、信号線と、第１の走査線と、第２の走査線と、電源線と、を各画素に有する発光装置であって、
前記第２のトランジスタ及び前記第３のトランジスタは、互いに極性が異なっており、
前記第３のトランジスタ及び前記第４のトランジスタは、同じ極性を有しており、
前記第１のトランジスタのゲートは前記第１の走査線に接続されており、
前記第１のトランジスタによって、前記信号線と、前記第２のトランジスタのゲート及び前記第３のトランジスタのゲートとの接続が制御され、
前記第２のトランジスタと前記第３のトランジスタはドレインが互いに接続されており、
前記第２のトランジスタのソースは、前記第２の走査線に接続されており、
前記第３のトランジスタのソース及び前記第４のトランジスタのソースは、前記電源線に接続されており、
前記第２及び前記第３のトランジスタのドレインの電位に従って、前記発光素子への前記第４のトランジスタのドレイン電流の供給を制御することを特徴とする発光装置。
【請求項４】
発光素子と、第１乃至第４のトランジスタと、信号線と、第１の走査線と、第２の走査線と、第１の電源線と、第２の電源線とを各画素に有する発光装置であって、
前記第２のトランジスタ及び前記第３のトランジスタは、互いに極性が異なっており、
前記第３のトランジスタ及び前記第４のトランジスタは、同じ極性を有しており、
前記第１のトランジスタのゲートは前記第１の走査線に接続されており、
前記第１のトランジスタによって、前記信号線と、前記第２のトランジスタのゲート及び前記第３のトランジスタのゲートとの接続が制御され、
前記第２のトランジスタと前記第３のトランジスタはドレインが互いに接続されており、
前記第２のトランジスタのソースは、前記第２の走査線に接続されており、
前記第３のトランジスタのソースは、前記第１の電源線に接続されており、
前記第４のトランジスタのソースは、前記第２の電源線に接続されており、
前記第２及び前記第３のトランジスタのドレインの電位に従って、前記発光素子への前記第４のトランジスタのドレイン電流の供給を制御することを特徴とする発光装置。
【請求項５】
請求項１乃至請求項４のいずれか１項において、前記第４のトランジスタは飽和領域で動作することを特徴とする発光装置。
【請求項６】
請求項１乃至請求項５のいずれか１項において、前記発光素子が有する陽極と陰極は、前記陽極と前記陰極の間に挟まれている電界発光層において発生した光を透過することを特徴とする発光装置。
【請求項７】
請求項１乃至請求項６のいずれか１項において、
前記第４のトランジスタは、そのチャネル幅に対するチャネル長の比が５以上であることを特徴とする発光装置。
【請求項８】
導電膜と、第１乃至第４のトランジスタと、を各画素に有する素子基板であって、
前記第１のトランジスタによって前記画素へのビデオ信号の入力が制御され、前記第２のトランジスタ及び前記第３のトランジスタは、前記ビデオ信号の電位に従って、一方がオンのとき他方がオフとなるようにスイッチングが制御され、
前記第２のトランジスタと前記第３のトランジスタはドレインが互いに接続されており、
前記第３のトランジスタ及び前記第４のトランジスタは、同じ極性を有しており、
前記第３のトランジスタと前記第４のトランジスタはソースが互いに接続されており、
前記第４のトランジスタは、前記第２及び前記第３のトランジスタのドレインの電位に従って、前記導電膜に供給する電流を制御することを特徴とする素子基板。
【請求項９】
導電膜と、第１乃至第４のトランジスタと、を各画素に有する素子基板であって、
前記第２のトランジスタ及び前記第３のトランジスタは、互いに極性が異なっており、
前記第３のトランジスタ及び前記第４のトランジスタは、同じ極性を有しており、
前記第１のトランジスタによって、前記第２のトランジスタのゲート及び前記第３のトランジスタのゲートへの、ビデオ信号の入力が制御され、
前記第２のトランジスタと前記第３のトランジスタはドレインが互いに接続されており、
前記第２のトランジスタのソースには、第１または第２の電位が与えられ、
前記第３のトランジスタのソース及び前記第４のトランジスタのソースには、第３の電位を与えられ、
前記第４のトランジスタは、前記第２及び前記第３のトランジスタのドレインの電位に従って、前記導電膜に供給する電流を制御することを特徴とする素子基板。
【請求項１０】
導電膜と、第１乃至第４のトランジスタと、信号線と、第１の走査線と、第２の走査線と、電源線と、を各画素に有する素子基板であって、
前記第２のトランジスタ及び前記第３のトランジスタは、互いに極性が異なっており、
前記第３のトランジスタ及び前記第４のトランジスタは、同じ極性を有しており、
前記第１のトランジスタのゲートは前記第１の走査線に接続されており、
前記第１のトランジスタによって、前記信号線と、前記第２のトランジスタのゲート及び前記第３のトランジスタのゲートとの接続が制御され、
前記第２のトランジスタと前記第３のトランジスタはドレインが互いに接続されており、
前記第２のトランジスタのソースは、前記第２の走査線に接続されており、
前記第３のトランジスタのソース及び前記第４のトランジスタのソースは、前記電源線に接続されており、
前記第２及び前記第３のトランジスタのドレインの電位に従って、前記導電膜への前記第４のトランジスタのドレイン電流の供給を制御することを特徴とする素子基板。
【請求項１１】
導電膜と、第１乃至第４のトランジスタと、信号線と、第１の走査線と、第２の走査線と、第１の電源線と、第２の電源線とを各画素に有する素子基板であって、
前記第２のトランジスタ及び前記第３のトランジスタは、互いに極性が異なっており、
前記第３のトランジスタ及び前記第４のトランジスタは、同じ極性を有しており、
前記第１のトランジスタのゲートは前記第１の走査線に接続されており、
前記第１のトランジスタによって、前記信号線と、前記第２のトランジスタのゲート及び前記第３のトランジスタのゲートとの接続が制御され、
前記第２のトランジスタと前記第３のトランジスタはドレインが互いに接続されており、
前記第２のトランジスタのソースは、前記第２の走査線に接続されており、
前記第３のトランジスタのソースは、前記第１の電源線に接続されており、
前記第４のトランジスタのソースは、前記第２の電源線に接続されており、
前記第２及び前記第３のトランジスタのドレインの電位に従って、前記導電膜への前記第４のトランジスタのドレイン電流の供給を制御することを特徴とする素子基板。
【請求項１２】
請求項８乃至請求項１１のいずれか１項において、前記第４のトランジスタは飽和領域で動作することを特徴とする素子基板。
【請求項１３】
請求項８乃至請求項１２のいずれか１項において、
前記第４のトランジスタは、そのチャネル幅に対するチャネル長の比が５以上であることを特徴とする素子基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電流を発光素子に供給するための手段と発光素子とが、複数の各画素に備えられた発光装置に関する。
【０００２】
【従来の技術】
発光素子は自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため発光素子を用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されており、近年では携帯電話やデジタルスチルカメラ等の電子機器に搭載されるなど、実用化が行なわれている。
【０００３】
発光装置は、パッシブマトリクス型とアクティブマトリクス型とに分類できる。アクティブマトリクス型はビデオ信号の入力後も発光素子への電流の供給をある程度維持することができるので、パネルの大型化、高精細化に柔軟に対応することができ、今後の主流となりつつある。具体的に提案されている、アクティブマトリクス型発光装置における画素の構成は、発光装置のメーカーによって異なっており、それぞれに特色のある技術的工夫が凝らされているが、通常少なくとも、発光素子と、画素へのビデオ信号の入力を制御するトランジスタと、該発光素子に電流を供給するためのトランジスタとが各画素に設けられている。
【０００４】
ところで、発光装置の実用化にあたって問題となっているのは、電界発光材料の劣化に伴う発光素子の輝度の低下である。電界発光材料の劣化の度合いは、発光している時間や流れる電流の量に依存するため、表示する画像によって画素毎の階調が異なると、各画素の発光素子の劣化に差が生じ、輝度にばらつきが生じてしまう。そこで下記特許文献１には、発光素子に供給する電流を制御するトランジスタを飽和領域で動作させることで、電界発光層の劣化に関わらず、該トランジスタがオンのときのドレイン電流を一定に保つことで、輝度の低下を抑えることについて記載されている。
【０００５】
【特許文献１】
特開２００２−１０８２８５号公報
【０００６】
しかし、飽和領域で動作しているトランジスタのドレイン電流は、ゲート・ソース間の電圧（ゲート電圧）Ｖｇｓの僅かな変動に対して、流れる電流が大きく影響し、輝度が変動する。そのため飽和領域を用いる場合、発光素子が発光している期間に、該トランジスタのゲート電圧Ｖｇｓが変動しないように注意する必要がある。
【０００７】
ところが、画素へのビデオ信号の入力を制御するトランジスタのオフ電流が大きいと、他の画素に入力されるビデオ信号の電位の変化に伴い、該ゲート電圧Ｖｇｓが変動しやすい。このゲート電圧の変動を防ぐためには、該トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えたりする必要がある。しかし、容量素子の占有面積を大きくすることは、塵埃などに起因する電極間のリークの発生確率を高め、よって歩留まりの低下に繋がるので望ましくない。また、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えること、且つ、大きな容量を充電するためにオン電流を高くすることの両方を満たすように、トランジスタのプロセスを最適化するには、コストと時間を要し、困難な課題である。さらに発光素子に供給する電流を制御するトランジスタのゲート電圧Ｖｇｓは、ゲートにつく寄生容量に起因して、他のトランジスタのスイッチングや信号線、走査線の電位の変動等に伴って、変動し易いという問題もある。
【０００８】
【発明が解決しようとする課題】
本発明は上述した問題に鑑み、容量素子の面積を抑え、なおかつ既存のプロセスで作製されたトランジスタを用いつつ、発光素子に供給する電流を制御するトランジスタのゲート電圧Ｖｇｓの変動によって引き起こされる発光素子の輝度のばらつきを抑えることができ、なおかつ電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる発光装置の提案を課題とする。
【０００９】
【課題を解決するための手段】
上述した問題に鑑み、本発明の発光装置が有する画素は、画素へのビデオ信号の入力を制御する第１のトランジスタ（スイッチング用トランジスタ）と、該ビデオ信号の電位に従ってスイッチングが制御され、なおかつドレインが互いに接続された第２及び第３のトランジスタ（第１の電流制御用トランジスタ、第２の電流制御用トランジスタ）と、該第２及び第３のトランジスタのドレインの電位に従って発光素子に供給する電流を制御する第４のトランジスタ（駆動用トランジスタ）と、発光素子とを少なくとも有する。
【００１０】
第２及び第３のトランジスタは、一方がオンのときに他方がオフとなるように動作する。具体的には、第２のトランジスタと第３のトランジスタは互いに極性が異なる。また第３のトランジスタと第４のトランジスタとは、互いにその極性が一致している。
【００１１】
第２のトランジスタのソースには駆動回路によって少なくとも２値の電位（第１の電位、第２の電位）が与えられており、第３のトランジスタのソースには固定の電位（第３の電位）が与えられており、第４のトランジスタのソースには固定の電位（第４の電位）が与えられている。そして、なお、第３のトランジスタのソースに与えられている固定の電位（第３の電位）と、第４のトランジスタのソースに与えられている固定の電位（第４の電位）は、同じ高さであっても良いし、異なる高さであっても良い。いずれの場合においても、第３のトランジスタによって第３の電位が第４のトランジスタのゲートに与えられたときに、第４のトランジスタがオフするように、第３の電位と第４の電位の高さを定める。また第１の電位は、第２のトランジスタによって第４のトランジスタのゲートに与えられたときに、第４のトランジスタがオンするような高さに定める。逆に第２の電位は、第２のトランジスタによって第４のトランジスタのゲートに与えられたときに、第４のトランジスタがオフするような高さに定める。
【００１２】
なお本発明では、第１乃至第３のトランジスタは線形領域で動作させ、第４のトランジスタは飽和領域で動作させる。線形領域で動作させるか飽和領域で動作させるかは、各トランジスタのソース、ドレイン、ゲートの３端子に与える電位で制御することができる。
【００１３】
本発明は上述したように、ビデオ信号の電位が駆動用トランジスタのゲートに与えられるのではなく、該ビデオ信号の電位に従ってスイッチングが制御される第１及び第２の電流制御用トランジスタのドレインの電位が、駆動用トランジスタのゲートに与えられる。上記構成によって、他の画素に入力されるビデオ信号の電位の変化に伴い、当該画素の駆動用トランジスタのゲート電圧Ｖｇｓが変動するのを防ぐことができる。また、駆動用トランジスタを飽和領域で動作させることで、ドレイン電流がソース・ドレイン間電圧（ドレイン電圧）Ｖｄｓによって変化せず、Ｖｇｓのみによって定まるようになる。つまり、第１及び第２の電流制御用トランジスタは発光素子への電流の供給の有無を選択するのみであって、発光素子に流れる電流の値は、飽和領域で動作する駆動用トランジスタにより決定される。
【００１４】
よって、第１及び第２の電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えるためにプロセスを最適化したりせずとも、発光素子に流れる電流を変動しにくくすることができる。また発光素子に流れる電流は、第１及び第２の電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。このため、ばらつき要因が減り、画質を大いに高めることができる。
【００１５】
また駆動用トランジスタを飽和領域で動作させることで、発光素子の劣化に伴って発光素子の電極間にかかる電圧Ｖｅｌが大きくなる代わりにＶｄｓが小さくなっても、ドレイン電流の値は比較的一定に保たれる。よって発光素子が劣化しても輝度の低下を抑えることができる。また、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えるためにプロセスを最適化しなくとも良いので、トランジスタ作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。
【００１６】
なお、駆動用トランジスタのＬをＷより長く、電流制御用トランジスタのＬをＷと同じか、それより短くしてもよい。より望ましくは、駆動用トランジスタのＷに対するＬの比が５以上にするとよい。上記構成によって、駆動用トランジスタの特性の違いに起因する、画素間における発光素子の輝度のばらつきをさらに抑えることができる。また、駆動用トランジスタのチャネル長をＬ１、チャネル幅をＷ１、電流制御用トランジスタのチャネル長をＬ２、チャネル幅をＷ２とすると、Ｌ１／Ｗ１：Ｌ２／Ｗ２＝Ｘ：１のとき、Ｘは５以上６０００以下とするのが望ましい。例えばＸ＝６０００の場合、Ｌ１／Ｗ１＝５００μｍ／３μｍ、Ｌ２／Ｗ２＝３μｍ／１００μｍとするのが望ましい。
【００１７】
また本明細書において発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的にはＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）や、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）に用いられているＭＩＭ型の電子源素子（電子放出素子）等が含まれる。
【００１８】
また発光装置は、発光素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明は、該発光装置を作製する過程における、発光素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を発光素子に供給するための手段を複数の各画素に備える。
【００１９】
なお素子基板は、本発明の発光装置を作製する過程における、発光素子が完成する前の一形態に相当する。具体的には、発光素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、パターニングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
【００２０】
発光素子の１つであるＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）は、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）が得られる電界発光材料を含む層（以下、電界発光層と記す）と、陽極層と、陰極層とを有している。電界発光層は陽極と陰極の間に設けられており、単層または複数の層で構成されている。これらの層の中に無機化合物を含んでいる場合もある。電界発光層におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とが含まれる。
【００２１】
なお本発明の発光装置において用いられるトランジスタとして、多結晶シリコンやアモルファスシリコンを用いた薄膜トランジスタを用いることができるが、本発明の発光装置に用いられるトランジスタは薄膜トランジスタに限定されない。単結晶シリコンを用いて形成されたトランジスタであっても良いし、ＳＯＩを用いたトランジスタであっても良い。また、有機半導体を用いたトランジスタであっても良いし、カーボンナノチューブを用いたトランジスタであってもよい。また本発明の発光装置の画素に設けられたトランジスタは、シングルゲート構造を有していても良いし、ダブルゲート構造やそれ以上のゲート電極を有するマルチゲート構造であっても良い。
【００２２】
【発明の実施の形態】
（実施の形態１）
本実施の形態では、本発明の発光装置が有する画素の一実施形態について説明する。
【００２３】
図１に、本実施の形態における画素の回路図を示す。１０１はスイッチング用トランジスタ、１０２ａは第１の電流制御用トランジスタ、１０２ｂは第２の電流制御用トランジスタ、１０３は駆動用トランジスタ、１０４は発光素子、１０５は容量素子に相当する。なお本発明の発光装置は、必ずしも画素に容量素子１０５を設ける必要はない。
【００２４】
スイッチング用トランジスタ１０１は、ゲートが第１の走査線Ｇａｊ（ｊ＝１〜ｙ）、ソースとドレインの一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、他方が第１及び第２の電流制御用トランジスタ１０２ａ、１０２ｂのゲートに接続されている。スイッチング用トランジスタ１０１はｎ型であってもｐ型であってもどちらでも良い。
【００２５】
第１の電流制御用トランジスタ１０２ａと第２の電流制御用トランジスタ１０２ｂは、一方がｐ型、他方がｎ型である。図１では第１の電流制御用トランジスタ１０２ａがｎ型、第２の電流制御用トランジスタ１０２ｂがｐ型の場合を例示している。第１の電流制御用トランジスタ１０２ａのソースは第２の走査線Ｇｂｊ（ｊ＝１〜ｙ）に、第２の電流制御用トランジスタ１０２ｂのソースは電源線Ｖｉ（ｉ＝１〜ｘ）にそれぞれ接続されている。そして第１及び第２の電流制御用トランジスタ１０２ａ、１０２ｂは、そのドレインが互いに接続されており、該ドレインは駆動用トランジスタ１０３のゲートに接続されている。
【００２６】
容量素子１０５が有する２つの電極は、一方は第１及び第２の電流制御用トランジスタ１０２ａ、１０２ｂのゲートに接続されており、他方が電源線Ｖｉに接続されている。容量素子１０５はスイッチング用トランジスタ１０１が非選択状態（オフ状態）にある時、第１及び第２の電流制御用トランジスタ１０２ａ、１０２ｂのゲート電圧を保持するために設けられている。
【００２７】
駆動用トランジスタ１０３は、そのドレイン電流が発光素子１０４に供給されるように、電源線Ｖｉ、発光素子１０４と接続されている。本実施の形態では、駆動用トランジスタ１０３は、ソースが電源線Ｖｉに、ドレインが発光素子１０４が有する２つの電極のうち一方の電極に接続されている。駆動用トランジスタ１０３は、第２の電流制御用トランジスタ１０２ｂと同じ極性とする。よって図１では、第２の電流制御用トランジスタ１０２ｂがｐ型の場合を示しているので、駆動用トランジスタ１０３も同じくｐ型とする。
【００２８】
なお本発明では、駆動用トランジスタ１０３を飽和領域で、スイッチング用トランジスタ１０１、第１及び第２の電流制御用トランジスタ１０２ａ、１０２ｂを線形領域で動作させる。また、駆動用トランジスタ１０３のチャネル長Ｌをチャネル幅Ｗより長くし、より望ましくは、駆動用トランジスタ１０３のＷに対するＬの比が５以上にするとよい。上記構成によって、駆動用トランジスタ１０４の特性の違いに起因する、画素間における発光素子１０１の輝度のばらつきを抑えることができる。また第２の電流制御用トランジスタ１０２ａ、１０２ｂは、Ｌを、Ｗと同じかＷより短くするのが望ましい。
【００２９】
発光素子１０４は、陽極と、陰極と、陽極と陰極の間に設けられた電界発光層とからなる。駆動用トランジスタ１０３がｐ型の場合、発光素子１０４が有する２つの電極のうち、陽極と駆動用トランジスタ１０３のドレインとを接続することが望ましい。また逆に、駆動用トランジスタ１０３がｎ型の場合、発光素子１０４が有する２つの電極のうち、陰極と駆動用トランジスタ１０３のドレインとを接続することが望ましい。いずれの場合においても、駆動用トランジスタ１０３のドレインと接続されている一方の電極が画素電極に相当し、他方の電極が対向電極に相当する。
【００３０】
電源線Ｖｉと発光素子１０４の対向電極には、それぞれ高さの異なる固定の電位が与えられている。該２つの電位は、駆動用トランジスタ１０３がオンのときに、発光素子１０４に順方向バイアスの電流が供給される程度の高さに設定する。
【００３１】
次に、図１に示した画素の駆動方法について説明する。図１に示す画素は、その動作を書き込み期間、保持期間、消去期間とに分けて説明することができる。
【００３２】
まず図２（Ａ）に、書き込み期間において、発光素子１０４が発光する場合の画素の動作を模式的に示す。図２（Ａ）に示すように、書き込み期間において第１の走査線Ｇａｊ（ｊ＝１〜ｙ）が選択されると、第１の走査線Ｇａｊ（ｊ＝１〜ｙ）にゲートが接続されているスイッチング用トランジスタ１０１がオンになる。そして信号線Ｓｉ（ｉ＝１〜ｘ）に入力されたビデオ信号が、スイッチング用トランジスタ１０１を介して、第１及び第２の電流制御用トランジスタ１０２ａ、１０２ｂのゲートに入力される。
【００３３】
そして図２（Ａ）の場合、ビデオ信号によって第１の電流制御用トランジスタ１０２ａがオン、第２の電流制御用トランジスタ１０２ｂがオフになり、オンになった第１の電流制御用トランジスタ１０２ａを介して、第２の走査線Ｇｂｊ（ｊ＝１〜ｙ）の電位が駆動用トランジスタ１０３のゲートに与えられる。書き込み期間において、第２の走査線Ｇｂｊには、駆動用トランジスタ１０３がオンになるような高さの電位（第１の電位）が与えられている。具体的に本実施の形態の場合、駆動用トランジスタ１０３はｐ型であるので、ゲート電圧Ｖｇｓが閾値電圧よりも低くなるように、電源線Ｖｉの電位（第３の電位）に閾値電圧を加えた値よりも低い第１の電位（Ｌｏで示す）が与えられている。駆動用トランジスタ１０３がオンになると、駆動用トランジスタ１０３のドレイン電流が発光素子１０４に供給され、発光素子１０４が発光する。
【００３４】
一方、図２（Ｂ）に、書き込み期間において、発光素子１０４が発光しない場合の画素の動作を模式的に示す。図２（Ａ）と同様に、図２（Ｂ）の場合も、書き込み期間において第１の走査線Ｇａｊ（ｊ＝１〜ｙ）が選択されると、第１の走査線Ｇａｊ（ｊ＝１〜ｙ）にゲートが接続されているスイッチング用トランジスタ１０１がオンになる。そして信号線Ｓｉ（ｉ＝１〜ｘ）に入力されたビデオ信号が、スイッチング用トランジスタ１０１を介して、第１及び第２の電流制御用トランジスタ１０２ａ、１０２ｂのゲートに入力される。
【００３５】
そして図２（Ｂ）の場合、ビデオ信号によって第１の電流制御用トランジスタ１０２ａがオフ、第２の電流制御用トランジスタ１０２ｂがオンになり、オンになった第２の電流制御用トランジスタ１０２ｂを介して、電源線Ｖｉ（ｉ＝１〜ｘ）の電位（第３の電位）が駆動用トランジスタ１０３のゲートに与えられる。駆動用トランジスタ１０３は、ソースとゲートが電気的に接続された状態になるので、オフとなり、発光素子１０４のドレイン電流の供給は行なわれず、よって発光素子１０４は発光しない。
【００３６】
次に、保持期間における画素の動作について説明する。保持期間では、第１の走査線Ｇａｊが非選択の状態となり、スイッチング用トランジスタ１０１はオフとなる。また書き込み期間において第２の走査線Ｇｂｊに与えられていた電位が、引き続き与えられる。そして、書き込み期間において入力されたビデオ信号に従って、第１及び第２の電流制御用トランジスタ１０２ａ、１０２ｂのスイッチングは維持されたままとなる。
【００３７】
図３（Ａ）に、書き込み期間において図２（Ａ）に示した動作を行う場合の、保持期間における画素の動作を模式的に示す。具体的には、図２（Ａ）に示すように第１の電流制御用トランジスタ１０２ａがオン、第２の電流制御用トランジスタ１０２ｂがオフの場合は、その動作が保持期間においてもそのまま維持され、発光素子１０４は発光したままの状態を維持する。なお、図示してはいないが、図２（Ｂ）に示すように第１の電流制御用トランジスタ１０２ａがオフ、第２の電流制御用トランジスタ１０２ｂがオンの場合は、その動作が保持期間においてもそのまま維持され、発光素子１０４は発光しない状態を維持する。
【００３８】
次に消去期間における画素の動作について説明する。消去期間では、保持期間において発光素子１０４が発光しているか否かに関わらず、すべての発光素子１０４を強制的に発光しない状態にする。図３（Ａ）に示すように、保持期間において発光素子１０４が発光している状態のあとに、消去期間を設けて強制的に発光しない状態にする場合の画素の動作を、図３（Ｂ）に模式的に示す。
【００３９】
消去期間では、スイッチング用トランジスタ１０１はオフの状態のままにする。そして第２の走査線Ｇｂｊに与える電位を、第１の電位から駆動用トランジスタ１０３がオフとなるような高さの第２の電位に切り替える。具体的に本実施形態の場合、駆動用トランジスタはｐ型であるので、ゲート電圧Ｖｇｓが閾値電圧よりも高くなるように、電源線Ｖｉの電位（第３の電位）に閾値電圧を加えた値よりも高い第２の電位（Ｈｉで示す）に切り替える。このときスイッチング用トランジスタ１０１はオフの状態なので、第１及び第２の電流制御用トランジスタ１０２ａ、１０２ｂのゲートはフローティングの状態にある。第１の電流制御用トランジスタ１０２ａのソースに与えられる電位が第１の電位から第２の電位に切り替わると、電流制御用トランジスタ１０２ａにはゲート・ソース間容量が存在するので、そのゲート電位は理想的には第１の電位と第２の電位の差分だけ高くなる。よって第１及び第２の電流制御用トランジスタ１０２ａ、１０２ｂは、第１の電流制御用トランジスタ１０２ａのソースに与えられる電位が第１の電位から第２の電位に切り替わっても、ｎ型である第１の電流制御用トランジスタ１０２ａはオン、第２の電流制御用トランジスタ１０２ｂはオフする。従って、第１の電流制御用トランジスタ１０２ａを介して第２の走査線Ｇｂｊの第２の電位が駆動用トランジスタ１０３のゲートに与えられる。
【００４０】
また図２（Ｂ）に示すように、書き込み期間において、第１の電流制御用トランジスタ１０２ａがオフ、第２の電流制御用トランジスタ１０２ｂをオンさせた後、保持期間を経て、消去期間を設ける場合、第１の電流制御用トランジスタ１０２ａのソースの電位は第２の電位、、第２の電流制御用トランジスタ１０２ｂのソースの電位は電源線Ｖｉの電位（第３の電位）である。よって第１及び第２の電流制御用トランジスタ１０２ａ、１０２ｂのいずれがオンしても、駆動用トランジスタ１０３のゲートはオフのままなので、消去期間においても発光素子１０４は発光しない状態を維持する。
【００４１】
このように発光素子は、消去期間において、ビデオ信号に関わらず発光しない状態が維持されるが、書き込み期間と保持期間を合わせた期間（以下、表示期間と呼ぶ）において、ビデオ信号に従って発光と非発光の状態が選択される。１フレーム期間内に出現する全ての表示期間のうち、発光する期間をビデオ信号で選択し、発光素子が発光するトータルの期間を制御することで、階調を表現することができる。
【００４２】
本発明は上記構成によって、第１及び第２の電流制御用トランジスタ１０２ａ、１０２ｂのゲート・ソース間に設けられた容量素子１０５の容量を大きくしたり、スイッチング用トランジスタ１０１のオフ電流を低く抑えるためにプロセスを最適化したりせずとも、発光素子１０４に流れる電流を変動しにくくすることができる。また発光素子１０４に流れる電流は、第１及び第２の電流制御用トランジスタ１０２ａ、１０２ｂのゲートにつく寄生容量による影響も受けない。このため、ばらつき要因が減り、画質を大いに高めることができる。
【００４３】
また駆動用トランジスタ１０３を飽和領域で動作させることで、発光素子１０４の劣化に伴って発光素子１０４の電極間にかかる電圧Ｖｅｌが大きくなる代わりにＶｄｓが小さくなっても、ドレイン電流の値は比較的一定に保たれる。よって発光素子１０４が劣化しても輝度の低下を抑えることができる。また、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えるためにプロセスを最適化しなくとも良いので、トランジスタ作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。
【００４４】
図４に、本発明の発光装置のブロック図を、図５に、図４で示した発光装置の画素部に設けられた第１の走査線と第２の走査線のタイミングチャートと、表示期間及び消去期間の出現するタイミングを示す。
【００４５】
図４に示すように本発明の発光装置は、画素２０２がマトリクス状に設けられた画素部２０１と、信号線Ｓ１〜Ｓｘへのビデオ信号の入力を制御する信号線駆動回路２０３と、第１の走査線Ｇａ１〜Ｇａｙに与えられる電位の高さを制御する第１の走査線駆動回路２０４と、第２の走査線Ｇｂ１〜Ｇｂｙに与えられる電位の高さを制御する第２の走査線駆動回路２０５とを有している。また画素部２０１には電源線Ｖ１〜Ｖｘが設けられている。画素２０２は、図１に示したような構成を有するものとする。
【００４６】
図５に示すように、書き込み期間と保持期間を合わせた表示期間と、消去期間は、共通の第１の走査線及び第２の走査線を有する画素ごとに出現するタイミングが異なっている。なお図５では、第２の走査線Ｇｂ１〜Ｇｂｙに与えられる第１の電位と第２の電位を、それぞれ０Ｖ、５Ｖとしているが、これらの値に限定されない。
【００４７】
なお、表示期間の次に必ずしも消去期間が出現するとは限らず、表示期間が連続して出現するようにしても良い。この場合、保持期間終了後、再び書き込み期間が出現することになる。消去期間を設けることで、全てのラインの画素において書き込み期間が出現する前に、最初に書き込み期間が出現したラインの画素において保持期間を終了させることができ、信号線駆動回路の動作周波数を抑えつつ、高い階調の表現を行なうことができる。
【００４８】
（実施の形態２）
本実施の形態では、図１に示した画素において、第１の電流制御用トランジスタ、第２の電流制御用トランジスタ、駆動用トランジスタの極性がそれぞれ逆の場合の、画素の構成及びその動作について説明する。
【００４９】
図６に、本実施の形態における画素の回路図を示す。６０１はスイッチング用トランジスタ、６０２ａは第１の電流制御用トランジスタ、６０２ｂは第２の電流制御用トランジスタ、６０３は駆動用トランジスタ、６０４は発光素子、６０５は容量素子に相当する。なお本発明の発光装置は、必ずしも画素に容量素子６０５を設ける必要はない。各素子の接続関係は、図１に示した画素と同じであるが、図６に示す画素では、第１の電流制御用トランジスタ６０２ａ、第２の電流制御用トランジスタ６０２ｂ、駆動用トランジスタ６０３の極性が図１の場合とは逆になっている。すなわち、第１の電流制御用トランジスタ６０２ａがｐ型、第２の電流制御用トランジスタ６０２ｂがｎ型、駆動用トランジスタ６０３がｎ型となっている。また本実施の形態では、発光素子６０４が有する２つの電極のうち、陰極と駆動用トランジスタ６０３のドレインとを接続する。
【００５０】
また電源線Ｖｉと発光素子６０４の対向電極には、それぞれ高さの異なる固定の電位が与えられている。該２つの電位は、駆動用トランジスタ６０３がオンのときに、発光素子６０４に順方向バイアスの電流が供給される程度の高さに設定する。
【００５１】
また図６に示す画素は、図１に示すが画素と同様に、その動作を書き込み期間、保持期間、消去期間とに分けて説明することができる。
【００５２】
ただし駆動用トランジスタ６０３はｎ型であるので、書き込み期間においては、駆動用トランジスタ６０３のゲート電圧Ｖｇｓが閾値電圧よりも高くなるように、第２の走査線Ｇｂｊ（ｊ＝１〜ｙ）に与えられる第１の電位を、電源線Ｖｉ（ｉ＝１〜ｘ）の電位（第３の電位）に閾値電圧を加えた値よりも高く設定する。
【００５３】
また消去期間では、第２の走査線Ｇｂｊに与える第２の電位を、駆動用トランジスタ６０３のゲート電圧Ｖｇｓが閾値電圧よりも低くなるように、電源線Ｖｉの電位（第３の電位）に閾値電圧を加えた値よりも低く設定する。一方、ｎ型である第２の電流制御用トランジスタ６０２ｂは、書き込み期間において元々オフであったのなら、ゲートの電位が低くなってもオフのままである。逆に第２の電流制御用トランジスタ６０２ｂが書き込み期間においてオンであったのなら、ゲートの電位が低くなることでオフとなるか、或いは閾値電圧によってはオンのままである。しかし第２の電流制御用トランジスタ６０２ｂがオフであれオンであれ、駆動用トランジスタ６０３はオフのままなので、消去期間においても発光素子６０４は発光しない状態を維持する。
【００５４】
【実施例】
以下、本発明の実施例について説明する。
【００５５】
（実施例１）
本発明で用いることができるトランジスタは、アモルファスシリコンで形成されていても良い。アモルファスシリコンでトランジスタを形成すると、結晶化のプロセスを設けずに済むので、作製方法を簡略化することができ、低コスト化が図れる。ただしアモルファスシリコンで形成されたトランジスタはｐ型よりもｎ型の方が移動度は高く、発光装置の画素に用いるのにより適している。本実施例では、駆動用トランジスタがｎ型の場合における、画素の断面構造について説明する。
【００５６】
図７（Ａ）に、駆動用トランジスタ６００１がｎ型で、発光素子６００２から発せられる光が陽極６００５側に抜ける場合の、画素の断面図を示す。図７（Ａ）では、発光素子６００２の陰極６００３と駆動用トランジスタ６００１のドレインが電気的に接続されており、陰極６００３上に電界発光層６００４、陽極６００５が順に積層されている。陰極６００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして電界発光層６００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極６００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極６００５は光を透過する透明導電膜を用いて形成し、例えばＩＴＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。
【００５７】
陰極６００３と、電界発光層６００４と、陽極６００５とが重なっている部分が発光素子６００２に相当する。図７（Ａ）に示した画素の場合、発光素子６００２から発せられる光は、白抜きの矢印で示すように陽極６００５側に抜ける。
【００５８】
図７（Ｂ）に、駆動用トランジスタ６０１１がｎ型で、発光素子６０１２から発せられる光が陰極６０１３側に抜ける場合の、画素の断面図を示す。図７（Ｂ）では、駆動用トランジスタ６０１１のドレインと電気的に接続された透明導電膜６０１７上に、発光素子６０１２の陰極６０１３が成膜されており、陰極６０１３上に電界発光層６０１４、陽極６０１５が順に積層されている。そして陽極６０１５を覆うように、光を反射または遮蔽するための遮蔽膜６０１６が成膜されている。陰極６０１３は、図７（Ａ）の場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極６０１３として用いることができる。そして電界発光層６０１４は、図７（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極６０１５は光を透過する必要はないが、図７（Ａ）と同様に、透明導電膜を用いて形成することができる。そして遮蔽膜６０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
【００５９】
陰極６０１３と、電界発光層６０１４と、陽極６０１５とが重なっている部分が発光素子６０１２に相当する。図７（Ｂ）に示した画素の場合、発光素子６０１２から発せられる光は、白抜きの矢印で示すように陰極６０１３側に抜ける。
【００６０】
（実施例２）
本実施例では、駆動用トランジスタがｐ型の場合における、画素の断面構造について説明する。
【００６１】
図８（Ａ）に、駆動用トランジスタ６０２１がｐ型で、発光素子６０２２から発せられる光が陽極６０２３側に抜ける場合の、画素の断面図を示す。図８（Ａ）では、発光素子６０２２の陽極６０２３と駆動用トランジスタ６０２１のドレインが電気的に接続されており、陽極６０２３上に電界発光層６０２４、陰極６０２５が順に積層されている。陰極６０２５は仕事関数が小さく、なおかつ光を反射する導電膜であれば公知の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして電界発光層６０２４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陽極６０２３上にホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極６０２３は光を透過する透明導電膜を用いて形成し、例えばＩＴＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。
【００６２】
陽極６０２３と、電界発光層６０２４と、陰極６０２５とが重なっている部分が発光素子６０２２に相当する。図８（Ａ）に示した画素の場合、発光素子６０２２から発せられる光は、白抜きの矢印で示すように陽極６０２３側に抜ける。
【００６３】
図８（Ｂ）に、駆動用トランジスタ６０３１がｐ型で、発光素子６０３２から発せられる光が陰極６０３５側に抜ける場合の、画素の断面図を示す。図８（Ｂ）では、駆動用トランジスタ６０３１のドレインと電気的に接続された配線６０３７上に、発光素子６０３２の陽極６０３３が成膜されており、陽極６０３３上に電界発光層６０３４、陰極６０３５が順に積層されている。上記構成によって、陽極６０３３において光が透過しても、該光は配線６０３７において反射される。陰極６０３５は、図８（Ａ）の場合と同様に、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極６０３５として用いることができる。そして電界発光層６０３４は、図８（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極６０３３は光を透過する必要はないが、図８（Ａ）と同様に、透明導電膜を用いて形成することができる。
【００６４】
陽極６０３３と、電界発光層６０３４と、陰極６０３５とが重なっている部分が発光素子６０３２に相当する。図８（Ｂ）に示した画素の場合、発光素子６０３２から発せられる光は、白抜きの矢印で示すように陰極６０３５側に抜ける。
【００６５】
（実施例３）
図９を用いて、本発明の発光装置の、画素の断面構造について説明する。図９に、基板９０００上に形成されている駆動用トランジスタ９００１を示す。駆動用トランジスタ９００１は第１の層間絶縁膜９００２で覆われており、第１の層間絶縁膜９００２上には樹脂等で形成されたカラーフィルタ９００３と、コンタクトホールを介して駆動用トランジスタ９００１のドレインと電気的に接続されている配線９００４が形成されている。
【００６６】
そしてカラーフィルタ９００３及び配線９００４を覆うように、第１の層間絶縁膜９００２上に、第２の層間絶縁膜９００５が形成されている。なお、第１の層間絶縁膜９００２または第２の層間絶縁膜９００５は、プラズマＣＶＤ法またはスパッタ法を用い、酸化珪素、窒化珪素または酸化窒化珪素膜を単層でまたは積層して用いることができる。また酸素よりも窒素のモル比率が高い酸化窒化珪素膜上に、窒素よりも酸素のモル比率が高い酸化窒化珪素膜を積層した膜を第１の層間絶縁膜９００２または第２の層間絶縁膜９００５として用いても良い。或いは第１の層間絶縁膜９００２または第２の層間絶縁膜９００５として、有機樹脂膜を用いても良い。
【００６７】
第２の層間絶縁膜９００５上には、コンタクトホールを介して配線９００４に電気的に接続されている配線９００６が形成されている。配線９００６の一部は発光素子の陽極として機能している。配線９００６は、第２の層間絶縁膜９００５を間に挟んで、カラーフィルタ９００３と重なる位置に形成する。
【００６８】
また第２の層間絶縁膜９００５上には隔壁として用いる有機樹脂膜９００８が形成されている。有機樹脂膜９００８は開口部を有しており、該開口部において陽極として機能する配線９００６と電界発光層９００９と陰極９０１０が重なり合うことで発光素子９０１１が形成されている。電界発光層９００９は、発光層単独かもしくは発光層を含む複数の層が積層された構成を有している。なお、有機樹脂膜９００８及び陰極９０１０上に、保護膜を成膜しても良い。この場合、保護膜は水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばＤＬＣ膜、窒化炭素膜、ＲＦスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、保護膜として用いることも可能である。
【００６９】
また有機樹脂膜９００８は、電界発光層９００９が成膜される前に、吸着した水分や酸素等を除去するために真空雰囲気下で加熱しておく。具体的には、１００℃〜２００℃、０．５〜１時間程度、真空雰囲気下で加熱処理を行なう。望ましくは３×１０−７Ｔｏｒｒ以下とし、可能であるならば３×１０−８Ｔｏｒｒ以下とするのが最も望ましい。そして、有機樹脂膜に真空雰囲気下で加熱処理を施した後に電界発光層を成膜する場合、成膜直前まで真空雰囲気下に保つことで、信頼性をより高めることができる。
【００７０】
また有機樹脂膜９００８の開口部における端部は、有機樹脂膜９００８上に一部重なって形成されている電界発光層９００９に、該端部において穴があかないように、丸みを帯びさせることが望ましい。具体的には、開口部における有機樹脂膜の断面が描いている曲線の曲率半径が、０．２〜２μｍ程度であることが望ましい。
【００７１】
上記構成により、後に形成される電界発光層や陰極のカバレッジを良好とすることができ、配線９００６と陰極９０１０が電界発光層９００９に形成された穴においてショートするのを防ぐことができる。また電界発光層９００９の応力を緩和させることで、発光領域が減少するシュリンクとよばれる不良を低減させることができ、信頼性を高めることができる。
【００７２】
なお図９では、有機樹脂膜９００８として、ポジ型の感光性のアクリル樹脂を用いた例を示している。感光性の有機樹脂には、光、電子、イオンなどのエネルギー線が露光された箇所が除去されるポジ型と、露光された箇所が残るネガ型とがある。本発明ではネガ型の有機樹脂膜を用いても良い。また感光性のポリイミドを用いて有機樹脂膜９００８を形成しても良い。ネガ型のアクリルを用いて有機樹脂膜９００８を形成した場合、開口部における端部が、Ｓ字状の断面形状となる。このとき開口部の上端部及び下端部における曲率半径は、０．２〜２μｍとすることが望ましい。
【００７３】
配線９００６は透明導電膜を用いることができる。ＩＴＯの他、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した透明導電膜を用いても良い。図９では配線９００６としＩＴＯを用いている。配線９００６は、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体で拭浄で研磨しても良い。またＣＭＰ法を用いた研磨後に、配線９００６の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
【００７４】
また陰極９０１０は、光が透過する程度の膜厚とし、仕事関数の小さい導電膜であれば公知の他の材料を用いる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。なお陰極側から光を得るためには、膜厚を薄くする方法の他に、Ｌｉを添加することで仕事関数が小さくなったＩＴＯを用いる方法もある。本発明で用いる発光素子は、陽極側と陰極側の両方から光が発せられる構成であれば良い。
【００７５】
なお、実際には図９まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）や透光性のカバー材９０１２でパッケージング（封入）することが好ましい。その際、カバー材の内部を不活性雰囲気にしたり、内部に吸湿性材料（例えば酸化バリウム）を配置したりするとＯＬＥＤの信頼性が向上する。そして本発明では、カバー材９０１２にカラーフィルタ９０１３を設けても良い。
【００７６】
なお、本発明は上述した作製方法に限定されず、公知の方法を用いて作製することが可能である。
【００７７】
（実施例４）
図１０（Ａ）に、本発明の発光装置を用いた電子機器の１つである、携帯電話の内部の構成を示す。図１０（Ａ）に示す携帯電話のモジュールは、プリント配線基板９４６に、コントローラ９０１、ＣＰＵ９０２、メモリ９１１、電源回路９０３、音声処理回路９２９及び送受信回路９０４や、その他、抵抗、バッファ、容量素子等の素子が実装されている。また、パネル９００がＦＰＣ９０８を介してプリント配線基板９４６に接続されている。パネル９００には、発光素子が各画素に設けられた画素部９０５と、前記画素部９０５が有する画素を選択する第１の走査線駆動回路９０６ａ、第２の走査線駆動回路９０６ｂと、選択された画素にビデオ信号を供給する信号線駆動回路９０７とが設けられている。
【００７８】
プリント配線基板９４６への電源電圧及びキーボードなどから入力された各種信号は、複数の入力端子が配置されたプリント配線基板用のインターフェース（Ｉ／Ｆ）部９０９を介して供給される。また、アンテナとの間の信号の送受信を行なうためのアンテナ用ポート９１０が、プリント配線基板９４６に設けられている。
【００７９】
なお、本実施例ではパネル９００にプリント配線基板９４６がＦＰＣ９０８を介して接続されているが、必ずしもこの構成に限定されない。ＣＯＧ（Ｃｈｉｐ  ｏｎ  Ｇｌａｓｓ）方式を用い、コントローラ９０１、音声処理回路９２９、メモリ９１１、ＣＰＵ９０２または電源回路９０３をパネル９００に直接実装させるようにしても良い。
【００８０】
また、プリント配線基板９４６において、引きまわしの配線間に形成される容量や配線自体が有する抵抗等によって、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりすることがある。そこで、プリント配線基板９４６に容量素子、バッファ等の各種素子を設けることで、電源電圧や信号にノイズがのったり、信号の立ち上がりが鈍ったりするのを防ぐことができる。
【００８１】
図１０（Ｂ）に、図１０（Ａ）に示したモジュールのブロック図を示す。
【００８２】
本実施例では、メモリ９１１としてＶＲＡＭ９３２、ＤＲＡＭ９２５、フラッシュメモリ９２６などが含まれている。ＶＲＡＭ９３２にはパネルに表示する画像のデータが、ＤＲＡＭ９２５には画像データまたは音声データが、フラッシュメモリには各種プログラムが記憶されている。
【００８３】
電源回路９０３では、パネル９００、コントローラ９０１、ＣＰＵ９０２、音声処理回路９２９、メモリ９１１、送受信回路９３１に与える電源電圧が生成される。またパネルの仕様によっては、電源回路９０３に電流源が備えられている場合もある。
【００８４】
ＣＰＵ９０２は、制御信号生成回路９２０、デコーダ９２１、レジスタ９２２、演算回路９２３、ＲＡＭ９２４、ＣＰＵ用のインターフェース９３５などを有している。インターフェース９３５を介してＣＰＵ９０２に入力された各種信号は、一旦レジスタ９２２に保持された後、演算回路９２３、デコーダ９２１などに入力される。演算回路９２３では、入力された信号に基づき演算を行ない、各種命令を送る場所を指定する。一方デコーダ９２１に入力された信号はデコードされ、制御信号生成回路９２０に入力される。制御信号生成回路９２０は入力された信号に基づき、各種命令を含む信号を生成し、演算回路９２３において指定された場所、具体的にはメモリ９１１、送受信回路９３１、音声処理回路９２９、コントローラ９０１などに送る。
【００８５】
メモリ９１１、送受信回路９３１、音声処理回路９２９、コントローラ９０１は、それぞれ受けた命令に従って動作する。以下その動作について簡単に説明する。
【００８６】
キーボード９３１から入力された信号は、インターフェース９０９を介してプリント配線基板９４６に実装されたＣＰＵ９０２に送られる。制御信号生成回路９２０は、キーボード９３１から送られてきた信号に従い、ＶＲＡＭ９３２に格納してある画像データを所定のフォーマットに変換し、コントローラ９０１に送付する。
【００８７】
コントローラ９０１は、パネルの仕様に合わせてＣＰＵ９０２から送られてきた画像データを含む信号にデータ処理を施し、パネル９００に供給する。またコントローラ９０１は、電源電圧９０３から入力された電源電圧やＣＰＵから入力された各種信号をもとに、Ｈｓｙｎｃ信号、Ｖｓｙｎｃ信号、クロック信号ＣＬＫ、交流電圧（ＡＣ  Ｃｏｎｔ）、切り替え信号Ｌ／Ｒを生成し、パネル９００に供給する。
【００８８】
送受信回路９０４では、アンテナ９３３において電波として送受信される信号が処理されており、具体的にはアイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路を含んでいる。送受信回路９０４において送受信される信号のうち音声情報を含む信号が、ＣＰＵ９０２からの命令に従って、音声処理回路９２９に送られる。
【００８９】
ＣＰＵ９０２の命令に従って送られてきた音声情報を含む信号は、音声処理回路９２９において音声信号に復調され、スピーカー９２８に送られる。またマイク９２７から送られてきた音声信号は、音声処理回路９２９において変調され、ＣＰＵ９０２からの命令に従って、送受信回路９０４に送られる。
【００９０】
コントローラ９０１、ＣＰＵ９０２、電源回路９０３、音声処理回路９２９、メモリ９１１を、本発明のパッケージとして実装することができる。本発明は、アイソレータ、バンドパスフィルタ、ＶＣＯ（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）、ＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）、カプラ、バランなどの高周波回路以外であれば、どのような回路にも応用することができる。
【００９１】
本実施例は、実施例１乃至実施例３と組み合わせて実施することが可能である。
【００９２】
（実施例５）
本実施例では、図１に示した画素の、上面図の一実施例について説明する。
【００９３】
図１２に本実施例の画素の上面図を示す。Ｓｉは信号線、Ｖｉは電源線に相当し、Ｇａｊは第１の走査線、Ｇｂｊは第２の走査線に相当する。本実施例では、信号線Ｓｉと、電源線Ｖｉは同じ導電膜で形成する。また、第１の走査線Ｇａｊと第２の走査線Ｇｂｊは同じ導電膜で形成する。第１の走査線Ｇａｊの一部は、スイッチング用トランジスタ１０１のゲート電極として機能する。駆動用トランジスタ１０３は、そのＬ／Ｗが第１及び第２の電流制御用トランジスタ１０２ａ、１０２ｂよりも大きくなるように、活性層が曲がりくねっている。１０７は画素電極に相当し、電界発光層や陰極（共に図示せず）と重なる領域（発光エリア）において発光する。
【００９４】
なお本発明の上面図は本の一実施例であり、本発明はこれに限定されないことは言うまでもない。
【００９５】
本実施例は、実施例１乃至実施例４と組み合わせて実施することが可能である。
【００９６】
（実施例６）
本実施例では、図１に示した画素において、第２の電流制御用トランジスタのソースと、駆動用トランジスタのソースに、それぞれ異なる配線から電位が与えられている場合の、画素の構成及びその動作について説明する。
【００９７】
図１３に、本実施例における画素の回路図を示す。７０１はスイッチング用トランジスタ、７０２ａは第１の電流制御用トランジスタ、７０２ｂは第２の電流制御用トランジスタ、７０３は駆動用トランジスタ、７０４は発光素子、７０５は容量素子に相当する。なお本発明の発光装置は、必ずしも画素に容量素子７０５を設ける必要はない。各素子の接続関係は、図１に示した画素とほぼ同じであるが、図１３に示す画素では、第２の電流制御用トランジスタ７０２ｂのソースが第１の電源線Ｖｉに、駆動用トランジスタ７０３のソースが第２の電源線Ｗｉ（ｉ＝１〜ｘ）に接続されている。第１の電源線Ｖｉには第３の電位が、第２の電源線Ｗｉには第４の電位が与えられているものとする。
【００９８】
なお図１３では、スイッチング用トランジスタ７０１がｎ型の場合を例示しているが、ｐ型であっても良い。また図１３では、第１の電流制御用トランジスタ７０２ａがｎ型、第２の電流制御用トランジスタがｐ型、駆動用トランジスタ７０３がｐ型の場合を例示しているが、第１の電流制御用トランジスタ７０２ａがｐ型、第２の電流制御用トランジスタがｎ型、駆動用トランジスタ７０３がｎ型であっても良い。
【００９９】
第１の電源線Ｖｉに与えられる第３の電位と、第２の電源線Ｗｉに与えられる第４の電位は、第２の電流制御用トランジスタ７０２ａがオンになったときに、駆動用トランジスタ７０３がオフになるような高さを有している。また電源線Ｖｉに与えられる第３の電位と発光素子７０４の対向電極に与えられる電位は、駆動用トランジスタ７０３がオンのときに、発光素子７０４に順方向バイアスの電流が供給される程度の高さに設定する。
【０１００】
また図１３に示す画素は、図１に示すが画素と同様に、その動作を書き込み期間、保持期間、消去期間とに分けて説明することができる。
【０１０１】
ただし図１３に示すように駆動用トランジスタ７０３がｐ型の場合、書き込み期間においては、駆動用トランジスタ７０３のゲート電圧Ｖｇｓが閾値電圧よりも低くなるように、第２の走査線Ｇｂｊ（ｊ＝１〜ｙ）に与えられる第１の電位を、第２の電源線Ｗｉ（ｉ＝１〜ｘ）の電位（第４の電位）に閾値電圧を加えた値よりも低く設定する。また消去期間では、第２の走査線Ｇｂｊに与える第２の電位を、駆動用トランジスタ７０３のゲート電圧Ｖｇｓが閾値電圧よりも高くなるように、第２の電源線Ｗｉの電位（第４の電位）に閾値電圧を加えた値よりも高く設定する。一方、ｐ型である第２の電流制御用トランジスタ７０２ｂは、書き込み期間において元々オフであったのなら、ゲートの電位が高くなってもオフのままである。逆に第２の電流制御用トランジスタ７０２ｂが書き込み期間においてオンであったのなら、ゲートの電位が高くなることでオフとなるか、或いは閾値電圧によってはオンのままである。しかし第２の電流制御用トランジスタ７０２ｂがオフであれオンであれ、駆動用トランジスタ７０３はオフのままなので、消去期間においても発光素子７０４は発光しない状態を維持する。
【０１０２】
逆に駆動用トランジスタ７０３がｎ型の場合、書き込み期間においては、駆動用トランジスタ７０３のゲート電圧Ｖｇｓが閾値電圧よりも高くなるように、第２の走査線Ｇｂｊ（ｊ＝１〜ｙ）に与えられる第１の電位を、第２の電源線Ｗｉ（ｉ＝１〜ｘ）の電位（第４の電位）に閾値電圧を加えた値よりも高く設定する。また消去期間では、第２の走査線Ｇｂｊに与える第２の電位を、駆動用トランジスタ７０３のゲート電圧Ｖｇｓが閾値電圧よりも低くなるように、第２の電源線Ｗｉの電位（第４の電位）に閾値電圧を加えた値よりも低く設定する。一方、ｎ型である第２の電流制御用トランジスタ７０２ｂは、書き込み期間において元々オフであったのなら、ゲートの電位が低くなってもオフのままである。逆に第２の電流制御用トランジスタ７０２ｂが書き込み期間においてオンであったのなら、ゲートの電位が低くなることでオフとなるか、或いは閾値電圧によってはオンのままである。しかし第２の電流制御用トランジスタ７０２ｂがオフであれオンであれ、駆動用トランジスタ７０３はオフのままなので、消去期間においても発光素子７０４は発光しない状態を維持する。
【０１０３】
本実施例のように、第２の電流制御用トランジスタのソースと、駆動用トランジスタのソースに、それぞれ異なる配線から電位を与えることで、第２の電流制御用トランジスタ７０２ｂがオンのときに、駆動用トランジスタ７０３を、その閾値電圧に関わらず確実にオフにするように、駆動用トランジスタ７０３のゲート電圧Ｖｇｓを調整することができる。
【０１０４】
本実施例は、実施例１乃至実施例５と組み合わせて実施することが可能である。
【０１０５】
（実施例７）
発光素子を用いた発光装置は自発光型であるため、液晶ディスプレイに比べ、明るい場所での視認性に優れ、視野角が広い。従って、様々な電子機器の表示部に用いることができる。
【０１０６】
本発明の発光装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、斜め方向から画面を見る機会が多い携帯情報端末は、視野角の広さが重要視されるため、発光装置を用いることが望ましい。それら電子機器の具体例を図１１に示す。
【０１０７】
図１１（Ａ）は携帯情報端末であり、本体２００１、表示部２００２、操作キー２００３、モデム２００４等を含む。図１１（Ａ）ではモデム２００４が取り外し可能な形態の携帯情報端末を示しているが、モデムが本体２００１に内蔵されていても良い。本発明の発光装置は、表示部２００２に用いることができる。
【０１０８】
図１１（Ｂ）は携帯電話であり、本体２１０１、表示部２１０２、音声入力部２１０３、音声出力部２１０４、操作キー２１０５、外部接続ポート２１０６、アンテナ２１０７等を含む。なお、表示部２１０２は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。本発明の発光装置は、表示部２１０２に用いることができる。
【０１０９】
図１１（Ｃ）は電子カードであり、本体２２０１、表示部２２０２、接続端子２２０３等を含む。本発明の発光装置は、表示部２２０２に用いることができる。なお図１１（Ｃ）では接触型の電子カードを示しているが、非接触型の電子カードや、接触型と非接触型の機能を持ち合わせた電子カードにも、本発明の発光装置を用いることができる。
【０１１０】
図１１（Ｄ）は電子ブックであり、本体２３０１、表示部２３０２、操作キー２３０３等を含む。またモデムが本体２３０１に内蔵されていても良い。表示部２３０２には本発明の発光装置が用いられている。
【０１１１】
図１１（Ｅ）はシート型のパーソナルコンピュータであり、本体２４０１、表示部２４０２、キーボード２４０３、タッチパッド２４０４、外部接続ポート２４０５、電源プラグ２４０６等を含む。表示部２４０２には、本発明の発光装置が用いられている。
【０１１２】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜６に示したいずれの構成の発光装置を用いても良い。
【０１１３】
【発明の効果】
本発明は上記構成によって、第１及び第２の電流制御用トランジスタのゲート・ソース間に設けられた容量素子の容量を大きくしたり、スイッチング用トランジスタのオフ電流を低く抑えるためにプロセスを最適化したりせずとも、発光素子に流れる電流を変動しにくくすることができる。また発光素子に流れる電流は、第１及び第２の電流制御用トランジスタのゲートにつく寄生容量による影響も受けない。このため、ばらつき要因が減り、画質を大いに高めることができる。
【０１１４】
また駆動用トランジスタを飽和領域で動作させることで、発光素子の劣化に伴って発光素子の電極間にかかる電圧Ｖｅｌが大きくなる代わりにＶｄｓが小さくなっても、ドレイン電流の値は比較的一定に保たれる。よって発光素子が劣化しても輝度の低下を抑えることができる。また、画素へのビデオ信号の入力を制御するトランジスタのオフ電流を低く抑えるためにプロセスを最適化しなくとも良いので、トランジスタ作製プロセスを簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。
【図面の簡単な説明】
【図１】本発明の発光装置が有する画素の一実施形態を示す図。
【図２】図１の画素の動作を模式的に示す図。
【図３】図１の画素の動作を模式的に示す図。
【図４】本発明の発光装置のブロック図。
【図５】第１及び第２の走査線に与えられる電位のタイミングチャートと、表示期間及び消去期間の出現するタイミングを示す図。
【図６】本発明の発光装置が有する画素の一実施形態を示す図。
【図７】本発明の画素の断面図。
【図８】本発明の画素の断面図。
【図９】本発明の画素の断面図。
【図１０】携帯電話に備えられた発光装置のモジュールの構成を示す図。
【図１１】本発明の発光装置を用いた電子機器の一例を示す図。
【図１２】本発明の発光装置が有する、画素の上面図。
【図１３】本発明の発光装置が有する画素の一実施形態を示す図。
【図１】
2005003868.tif 000003
【図２】
2005003868.tif 000004
【図３】
2005003868.tif 000005
【図４】
2005003868.tif 000006
【図５】
2005003868.tif 000007
【図６】
2005003868.tif 000008
【図７】
2005003868.tif 000009
【図８】
2005003868.tif 000010
【図９】
2005003868.tif 000011
【図１０】
2005003868.tif 000012
【図１１】
2005003868.tif 000013
【図１２】
2005003868.tif 000014
【図１３】
2005003868.tif 000015