(57)【要約】【課題】本発明の目的は画素ごとに形成された駆動薄膜トランジスタのしきい電圧が上昇することを防止して画質を向上するようにしたエレクトロルミネセンス表示装置とその駆動方法を提供するものである。 【解決手段】本発明に係るエレクトロルミネセンス表示装置はデータラインとゲートラインの交差部により定義された画素領域に形成された多数の画素を具備するエレクトロルミネセンスパネルと、前記供給電圧が供給されるエレクトロルミネセンスセルと、前記エレクトロルミネセンスセルを経由する電流量の流れを制御する駆動薄膜トランジスタと、前記駆動薄膜トランジスタのゲート端子に接続されて前記駆動薄膜トランジスタに選択的に逆電圧を供給するバイアス用スイッチとを具備する。 【選択図】図６ 
2005275369.tif 000002
【特許請求の範囲】
【請求項１】
データラインとゲートラインの交差部により定義された画素領域に形成された多数の画素を具備するエレクトロルミネセンスパネルと、前記供給電圧が供給されるエレクトロルミネセンスセルと、前記エレクトロルミネセンスセルを経由する電流量の流れを制御する駆動薄膜トランジスタと、前記駆動薄膜トランジスタのゲート端子に接続されて前記駆動薄膜トランジスタに選択的に逆電圧を供給するバイアス用スイッチとを具備することを特徴とするエレクトロルミネセンス表示装置。
【請求項２】
前記駆動薄膜トランジスタは前記エレクトロルミネセンスセルに接続されたドレイン端子と、第１基準電圧源に接続されたソース端子とを具備することを特徴とする請求項１記載のエレクトロルミネセンス表示装置。
【請求項３】
前記画素のそれぞれは、前記駆動薄膜トランジスタ、データライン及びゲートラインに接続されて前記ゲートラインでスキャンパルスが供給される時、前記データラインに供給されるデータ信号を前記駆動薄膜トランジスタで供給するためのスイッチング薄膜トランジスタと、前記駆動薄膜トランジスタのゲート端子と第２基準電圧源の間に接続されるストレージキャパシタとをもっと具備することを特徴とする請求項２記載のエレクトロルミネセンス表示装置。
【請求項４】
前記第１基準電圧源及び第２基準電圧源の電圧は前記供給電圧より低いことを特徴とする請求項３記載のエレクトロルミネセンス表示装置。
【請求項５】
前記逆電圧を発生する逆電圧源を更に具備して、前記逆電圧は前記第１基準電圧源及び第２基準電圧源の基準電圧より低いことを特徴とする請求項３記載のエレクトロルミネセンス表示装置。
【請求項６】
n(nは自然数)番目のゲートラインと接続された前記画素の前記バイアススイッチは、前記 n番目のゲートラインに接続された前記駆動薄膜トランジスタのゲート端子に接続されるドレイン端子と、前記逆電圧源に接続されるソース端子と、n-１番目のゲートラインに接続されるゲート端子とを具備することを特徴とする請求項５記載のエレクトロルミネセンス表示装置。
【請求項７】
前記 n番目のゲートラインに接続された画素の前記バイアススイッチはスキャンパルスが n-１番目のゲートラインに供給される時、前記逆電圧源からの逆電圧を前記 n番目のゲートラインに接続された画素の駆動薄膜トランジスタのゲート端子に供給することを特徴とする請求項６記載のエレクトロルミネセンス表示装置。
【請求項８】
前記 n番目のゲートラインに接続された画素を制御する前記バイアススイッチは n-１番目のゲートラインに接続された画素と同一な画素領域に形成されることを特徴とする請求項６記載のエレクトロルミネセンス表示装置。
【請求項９】
前記ゲートラインと同一な数で形成される多数の制御ゲートラインを更に具備することを特徴とする請求項３記載のエレクトロルミネセンス表示装置。
【請求項１０】
n(nは整数)番目のゲートラインと接続された前記画素の前記バイアススイッチは、前記 n番目のゲートラインに接続された画素の前記駆動薄膜トランジスタのゲート端子に接続されるドレイン端子と、前記逆電圧を供給するための逆電圧源に接続されるソース端子と、n番目の制御ゲートラインに接続されるゲート端子とを具備することを特徴とする請求項９記載のエレクトロルミネセンス表示装置。
【請求項１１】
前記ゲートラインに順次スキャンパルスを供給するための第１ゲートドライバと、前記制御ゲートラインに順次ターン-オンパルスを供給するための第２ゲートドライバとを更に具備することを特徴とする請求項１０記載のエレクトロルミネセンス表示装置。
【請求項１２】
前記 n番目の制御ゲートラインに前記ターン-オンパルスが供給される時、前記 n番目の制御ゲートラインと接続された画素の前記バイアススイッチは前記 n番目のゲートラインに接続された画素の前記駆動薄膜トランジスタのゲート端子に前記逆電圧源からの前記逆電圧を供給することを特徴とする請求項１１記載のエレクトロルミネセンス表示装置。
【請求項１３】
前記 n番目のゲートラインに供給されるスキャンパルスと前記 n番目の制御ゲートラインに供給されるターン-オンパルスは重畳されないことを特徴とする請求項１２記載のエレクトロルミネセンス表示装置。
【請求項１４】
前記 n番目の制御ゲートラインに供給されるターン-オンパルスは n-１番目のゲートラインに供給されるスキャンパルスと重畳されることを特徴とする請求項１３記載のエレクトロルミネセンス表示装置。
【請求項１５】
前記ターン-オンパルスのパルス幅は前記スキャンパルスのパルス幅より広いことを特徴とする請求項１１記載のエレクトロルミネセンス表示装置。
【請求項１６】
スキャンパルス及びターン-オフ電圧の中からいずれか一つを供給受けるゲートラインと、前記ゲートラインとデータラインの交差部に定義された画素領域に形成された多数の画素を持つエレクトロルミネセンスパネルと、前記画素のそれぞれに形成されたエレクトロルミネセンスセル、駆動薄膜トランジスタ、及びバイアススイッチとを具備して、n(nは整数)番目のゲートラインに接続された画素に対して前記エレクトロルミネセンスセルは供給電圧に接続されて、前記駆動薄膜トランジスタは前記エレクトロルミネセンスセルを通じて流れる電流量を制御して、前記バイアススイッチは対応する前記駆動薄膜トランジスタにターン-オフ信号を選択的に供給することを特徴とするエレクトロルミネセンス表示装置。
【請求項１７】
前記駆動薄膜トランジスタは、前記エレクトロルミネセンスセルに接続されるドレイン端子と、第１基準電圧源に接続されるソース端子、及び前記ターン-オフ信号が供給されるゲート端子とを具備することを特徴とする請求項１６記載のエレクトロルミネセンス表示装置。
【請求項１８】
前記画素のそれぞれに形成されたスイッチングトランジスタ、及びストレージキャパシタをもっと具備して、前記 n番目のゲートラインに接続された画素で対応する前記駆動薄膜トランジスタに接続された前記スイッチング薄膜トランジスタは前記スキャンパルスが前記 n番目のゲートラインに供給される時、前記データラインに供給されるデータ信号を前記対応する駆動薄膜トランジスタに供給して、前記ストレージキャパシタは前記対応する駆動薄膜トランジスタのゲート端子と第２基準電圧源の間に接続されることを特徴とする請求項１７記載のエレクトロルミネセンス表示装置。
【請求項１９】
前記第１基準電圧源及び第２基準電圧源の電圧は前記供給電圧源の電圧より低いことを特徴とする請求項１８記載のエレクトロルミネセンス表示装置。 
【請求項２０】
前記ターン-オフ電圧の電圧は前記第１基準電圧源及び第２基準電圧源の電圧より低いことを特徴とする請求項１８記載のエレクトロルミネセンス表示装置。
【請求項２１】
前記 n番目のゲートラインと接続された前記画素のための前記バイアススイッチは前記 n番目のゲートラインに接続された画素の駆動薄膜トランジスタのゲート端子に接続されたドレイン端子と、n-１番目のゲートラインに接続されるソース端子と、n-２番目のゲートラインに接続されるゲート端子とを具備することを特徴とする請求項１６記載のエレクトロルミネセンス表示装置。
【請求項２２】
前記スキャンパルスは前記 n-２番目のゲートラインに供給されて、n番目のゲートラインに接続された画素の前記バイアススイッチは n-１番目のゲートラインに供給されたターン-オフ信号を n番目のゲートラインに接続された画素の前記駆動薄膜トランジスタのゲート端子に供給することを特徴とする請求項２１記載のエレクトロルミネセンス表示装置。
【請求項２３】
前記 n番目のゲートラインに接続された画素の前記バイアススイッチは前記 n番目のゲートラインに接続された画素の駆動薄膜トランジスタのゲート端子に接続されるドレイン端子と、n-２番目のゲートラインに接続されるソース端子と、n-１番目のゲートラインに接続されるゲート端子とを具備することを特徴とする請求項１６記載のエレクトロルミネセンス表示装置。
【請求項２４】
前記スキャンパルスは前記 n-１番目のゲートラインに供給されて、n 番目のゲートラインに接続された画素の前記バイアススイッチは n-２番目のゲートラインに供給されたターン-オフ信号を n番目のゲートラインに接続された画素の駆動薄膜トランジスタのゲート端子に供給することを特徴とする請求項２３記載のエレクトロルミネセンス表示装置。
【請求項２５】
多数の制御ゲートラインを更に具備して、前記制御ゲートラインの数は前記ゲートラインの数と同一なことを特徴とする請求項１６記載のエレクトロルミネセンス表示装置。
【請求項２６】
前記 n番目のゲートラインに接続された前記画素の前記バイアススイッチは前記 n番目のゲートラインに接続された前記画素の前記駆動薄膜トランジスタのゲート端子に接続されるドレイン端子と、n番目の制御ゲートラインに接続されるゲート端子と、前記 n-１番目のゲートラインに接続されるソース端子とを具備することを特徴とする請求項２５記載のエレクトロルミネセンス表示装置。
【請求項２７】
前記ゲートラインに前記スキャンパルスと前記ターン-オフ信号を順次供給する第１ゲートドライバと、前記制御ゲートラインにターン-オンパルスを順次供給する第２ゲートドライバとを更に具備することを特徴とする請求項２６記載のエレクトロルミネセンス表示装置。 
【請求項２８】
前記 n番目の制御ゲートラインに前記ターン-オンパルスが供給される時、前記 n番目の制御ゲートラインに接続された前記画素の前記バイアススイッチは前記 n-１番目のゲートラインに供給された前記ターン-オフ信号を前記 n番目のゲートラインに接続された前記画素の前記駆動薄膜トランジスタのゲート端子に供給することを特徴とする請求項２７記載のエレクトロルミネセンス表示装置。
【請求項２９】
前記 n番目の制御ゲートラインに供給される前記ターン-オンパルスは前記 n-１番目のゲートラインに供給されるスキャンパルスと前記 n番目のゲートラインに供給されるスキャンパルスと重畳されないことを特徴とする請求項２８記載のエレクトロルミネセンス表示装置。
【請求項３０】
前記 n番目の制御ゲートラインに前記ターン-オンパルスは n-２番目のゲートラインに供給されるスキャンパルスと重畳されることを特徴とする請求項２９記載のエレクトロルミネセンス表示装置。
【請求項３１】
前記ターン-オンパルスのパルス幅は前記スキャンパルスのパルス幅より広いことを特徴とする請求項２７記載のエレクトロルミネセンス表示装置。
【請求項３２】
マトリックス形態に配置されたエレクトロルミネセンスセルのそれぞれに駆動薄膜トランジスタを持つエレクトロルミネセンス表示装置の駆動方法において、ゲートラインで順次スキャンパルスを供給する段階と、n(nは整数)番目のゲートラインに前記スキャンパルスが供給される時、前記 n番目のゲートラインに接続された前記画素の前記駆動薄膜トランジスタのゲート端子にデータ信号を供給する段階と、前記 n番目のゲートラインに接続された前記画素の前記エレクトロルミネセンスセルを経由して供給電圧源から基準電圧源に流れる電流の流れを前記データ信号に基礎して制御する段階と、前記 n番目のゲートラインに接続された前記画素の前記駆動薄膜トランジスタのゲート端子に逆電圧を選択的に供給する段階とを含むことを特徴とするエレクトロルミネセンス表示装置の駆動方法。
【請求項３３】
前記スキャンパルスは前記 n番目のゲートラインに供給されて、前記逆電圧は前記 n番目のゲートラインに接続された前記画素の前記駆動薄膜トランジスタのゲート端子に供給されることを特徴とする請求項３２記載のエレクトロルミネセンス表示装置の駆動方法。
【請求項３４】
前記逆電圧は前記基準電圧源により供給される基準電圧より低く設定されることを特徴とする請求項３２記載のエレクトロルミネセンス表示装置の駆動方法。
【請求項３５】
多数の第１ゲートライン、多数の第２ゲートライン、多数のデータライン、前記第１ゲートラインと前記データラインの間の交差部により定義された画素領域に形成されてエレクトロルミネセンスセルと駆動薄膜トランジスタをそれぞれ持つ多数の画素を具備するエレクトロルミネセンス表示装置の駆動方法において、前記第１ゲートラインにスキャンパルスを順次供給する段階と、前記第２ゲートラインにターン-オンパルスを順次供給する段階と、n(nは整数)番目の第１ゲートラインに前記スキャンパルスが供給される時、前記 n番目の第１ゲートラインに接続された前記画素の前記駆動薄膜トランジスタのゲート端子にデータ信号を供給する段階と、前記データ信号に基礎して前記エレクトロルミネセンスセルを経由して供給電圧源から基準電圧源に流れる電流の流れを制御する段階と、n番目の第２ゲートラインに前記ターン-オンパルスが供給される時、前記 n番目の第１ゲートラインに接続された前記駆動薄膜トランジスタのゲート端子に逆電圧を供給する段階とを含むことを特徴とするエレクトロルミネセンス表示装置の駆動方法。
【請求項３６】
前記逆電圧は前記基準電圧源により供給された基準電圧より低く設定されることを特徴とする請求項３５記載のエレクトロルミネセンス表示装置の駆動方法。
【請求項３７】
前記 n番目の第１ゲートラインに供給されるスキャンパルスと前記 n番目の第２ゲートラインに供給されるターン-オンパルスは重畳されないことを特徴とする請求項３５記載のエレクトロルミネセンス表示装置の駆動方法。
【請求項３８】
前記 n番目の第２ゲートラインに供給される前記ターン-オンパルスは n-１番目の前記第１ゲートラインに供給されるスキャンパルスと重畳されることを特徴とする請求項３７記載のエレクトロルミネセンス表示装置の駆動方法。
【請求項３９】
前記ターン-オンパルスのパルス幅は前記スキャンパルスのパルス幅より広く設定されることを特徴とする請求項３５記載のエレクトロルミネセンス表示装置の駆動方法。
【請求項４０】
前記スキャンパルスが供給されない時、前記第１ゲートラインにターン-オフ信号を供給する段階をもっと含むことを特徴とする請求項３５記載のエレクトロルミネセンス表示装置の駆動方法。
【請求項４１】
前記 n番目の第２ゲートラインに前記ターン-オンパルスが供給される時、前記 n番目のゲートラインに接続された前記画素の前記駆動薄膜トランジスタは前記逆電圧として前記 n-１番目の第１ゲートラインに供給される前記ターン-オフ信号を供給受けることを特徴とする請求項４０記載のエレクトロルミネセンス表示装置の駆動方法。
【請求項４２】
前記ターン-オフ信号の電圧は前記基準電圧源により供給される基準電圧より低いことを特徴とする請求項４１記載のエレクトロルミネセンス表示装置の駆動方法。
【請求項４３】
前記 n番目の第２ゲートラインに供給される前記ターン-オンパルスは前記 n番目の第１ゲートライン及び前記 n-１番目の第１ゲートラインに供給されるスキャンパルスと重畳されないことを特徴とする請求項４１記載のエレクトロルミネセンス表示装置の駆動方法。
【請求項４４】
前記 n番目の第２ゲートラインに供給される前記ターン-オンパルスは前記 n-２番目のゲートラインに供給される前記スキャンパルスと重畳されることを特徴とする請求項４３記載のエレクトロルミネセンス表示装置の駆動方法。
【請求項４５】
マトリックス形態に配置されたエレクトロルミネセンスセルのそれぞれに駆動薄膜トランジスタが形成されたエレクトロルミネセンス表示装置の駆動方法において、ゲートラインにスキャンパルスとターン-オフ信号の中からいずれか一つを供給する段階と、n(nは整数)番目のゲートラインに前記スキャンパルスが供給される時、前記 n番目のゲートラインに接続された前記画素の前記駆動薄膜トランジスタのゲート端子にデータ信号を供給する段階と、前記データ信号に基礎して前記 n番目のゲートラインに接続された画素の前記エレクトロルミネセンスセルを経由して供給電圧源から基準電圧源に流れる電流を制御する段階と、前記 n番目のゲートラインに接続された前記画素の駆動薄膜トランジスタのゲート端子に前記ターン-オフ信号を選択的に供給する段階とを含むことを特徴とするエレクトロルミネセンス表示装置の駆動方法。
【請求項４６】
前記ターン-オフ信号の電圧は前記基準電圧源により供給される電圧より低く設定されることを特徴とする請求項４５記載のエレクトロルミネセンス表示装置の駆動方法。
【請求項４７】
n-１番目の前記ゲートラインに前記スキャンパルスが供給される時、n-２番目の前記ゲートラインに供給される前記ターン-オフ信号の電圧が前記 n番目のゲートラインに接続された画素の前記駆動薄膜トランジスタのゲート端子に供給されることを特徴とする請求項４５記載のエレクトロルミネセンス表示装置の駆動方法。
【請求項４８】
n-２番目の前記ゲートラインに前記スキャンパルスが供給される時、n-１番目の前記ゲートラインに供給される前記ターン-オフ信号の電圧が前記 n番目のゲートラインに接続された画素の前記駆動薄膜トランジスタのゲート端子に供給されることを特徴とする請求項４５記載のエレクトロルミネセンス表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はエレクトロルミネセンス表示装置とその駆動方法に関し、特に画素ごとに形成された駆動薄膜トランジスタの信頼性を確保することができるようにしたエレクトロルミネセンス表示装置とその駆動方法に関するものである。 
【背景技術】
【０００２】
最近陰極線管(CRT)の短所である重さと嵩を減らすことができる各種平板表示装置が頭をもたげている。このような平板表示装置としては液晶表示装置(LCD)、電界放出表示装置(FED)、プラズマ表示パネル(PDP)及びエレクトロルミネセンス(EL)表示装置などがある。 
【０００３】
この中でEL表示装置は電子と正孔の再結合で螢光体を発光させる自発光素子で、その螢光体で無機化合物を使う無機ELと有機化合物を使う有機ELに大別される。このようなEL表示装置は低電圧駆動、自己発光、薄膜型、広い視野角、早い応答速度及び高いコントラストなどの多くの長所を持っていて次世代表示装置で期待されている。 
【０００４】
有機EL素子は通常陰極と陽極の間に積層された電子注入層、電子輸送層、発光層、正孔輸送層、正孔注入層から構成される。このような有機EL素子では陽極と陰極の間に所定の電圧を印加する場合、陰極から発生された電子が電子注入層及び電子輸送層を通じて発光層の方に移動して、陽極から発生された正孔が正孔注入層及び正孔輸送層を通じて発光層の方に移動する。これによって、発光層では電子輸送層と正孔輸送層から供給された電子と正孔が再結合することによって光を放出するようになる。 
【０００５】
このような有機EL素子を利用するアクティブマトリックスEL表示装置は図１に図示したようにゲートライン(GL)とデータライン(DL)の交差で定義された領域にそれぞれ配列された画素２８を具備するELパネル２０と、ELパネル２０のゲートライン(GL)を駆動するゲートドライバ２２と、ELパネル２０のデータライン(DL)を駆動するデータドライバ２４とを具備する。 
ゲートドライバ２２はゲートライン(GL)にスキャンパルスを供給してゲートライン(GL)を順次駆動する。 
データドライバ２４は外部から入力されたデジタルデータ信号をアナログデータ信号に変換する。及び、データドライバ２４はアナログデータ信号をスキャンパルスが供給される度にデータライン(DL)に供給するようになる。
【０００６】
画素２８のそれぞれはゲートライン(GL)にスキャンパルスが供給される時、データライン(DL)からのデータ信号を供給受けてそのデータ信号に相応する光を発生するようになる。 
このために、画素２８のそれぞれは図２に図示したように供給電圧源(VDD)に陽極が接続されたELセル(OEL)と、ELセル(OEL)の陰極が接続されることと同時にゲートライン(GL)、データライン(DL)及び基底電圧源(GND)に接続されてELセル(OEL)を駆動するためのセル駆動部３０とを具備する。 
【０００７】
セル駆動部３０はゲートライン(GL)にゲート端子が、データライン(DL)にソース端子が、及び第１ノード(N１)にドレイン端子が接続されたスイッチング薄膜トランジスタ(T１)と、第１ノード(N１)にゲート端子が、基底電圧源(GND)にソース端子が、及びELセル(OEL)にドレイン端子が接続された駆動薄膜トランジスタ(T２)と、基底電圧源(GND)と第１ノード(N１)の間に接続されたストレージキャパシタ(Cst)とを具備する。 
【０００８】
スイッチング薄膜トランジスタ(T１)はゲートライン(GL)にスキャンパルスが供給されるとターン-オンされてデータライン(DL)に供給されたデータ信号を第１ノード(N１)に供給する。第１ノード(N１)に供給されたデータ信号はストレージキャパシタ(Cst)に充電されることと同時に駆動薄膜トランジスタ(T２)のゲート端子に供給される。駆動薄膜トランジスタ(T２)はゲート端子に供給されるデータ信号に応答してELセル(OEL)を経由して供給電圧源(VDD)から供給される電流量(I)を制御することによってELセル(OEL)の発光量を調節するようになる。及び、スイッチング薄膜トランジスタ(T１)がターン-オフされても駆動薄膜トランジスタ(T２)はストレージキャパシタ(Cst)に充電されたデータ信号によりオン状態を維持して次のフレームのデータ信号が供給されるまでELセル(OEL)を経由して供給電圧源(VDD)から供給される電流量(I)を制御することができる。 
【０００９】
ここで、ELセル(OEL)に流れる電流量(I)は式（１）のように表示されることができる。
【数１】
2005275369.tif 000003
ここで、Wは駆動薄膜トランジスタ(T２)の幅を示して、Lは駆動薄膜トランジスタ(T２)の長さを示す。及び、Coxは駆動薄膜トランジスタ(T２)を製造する時、一つの階を形成する絶縁膜により形成されるキャパシタ値を示す。一緒にして、Vg２は駆動薄膜トランジスタ(T２)のゲート端子に入力されるデータ信号の電圧値を示して、Vthは駆動薄膜トランジスタ(T２)のしきい電圧値を示す。 
【００１０】
数学式１でW、L、Cox、Vg２は時間の経過にかかわらず一定に維持される。しかし、駆動薄膜トランジスタ(T２)のしきい電圧(Vth)は時間の経過に従ってその電圧値が変化されるようになる。 
これを詳しく説明すると、駆動薄膜トランジスタ(T２)のゲート端子には持続的に正極性(+)の電圧が供給される。このように駆動薄膜トランジスタ(T２)のゲート端子に持続的に正極性(+)の電圧が供給されると駆動薄膜トランジスタ(T２)が劣化される問題点が発生される。駆動薄膜トランジスタ(T２)が劣化されると駆動薄膜トランジスタ(T２)のしきい電圧(Vth)が時間の経過することに従って増加されるようになる。ここで、駆動薄膜トランジスタ(T２)のしきい電圧(Vth)が増加されるとELセル(OEL)に流れる電流量が減少されて輝度が低下される問題点が発生される。 
【００１１】
実質的に、駆動薄膜トランジスタ(T２)は水素化された非晶質シリコンを利用して生成される。このような水素化された非晶質シリコンは対面的に製作が容易くて３５０℃以下の低い基板温度で蒸着が可能であるという利点がある。したがって、大部分の薄膜トランジスタ(TFT)は水素化された非晶質シリコンを利用して形成される。 
【００１２】
しかし、このような水素化された非晶質シリコンは原子配列が無秩序であるから図３Aのように弱いSi-Si結合３２及びダングリングボンドが存在する。ここで弱い結合３２力に結束されたSiは時間の経過に従って図３Bのように原子を離脱するようになって、この席に電子または正孔が再結合されるようになる。(または離脱状態維持)すなわち、水素化された非晶質シリコンの原子配列が変化によりエネルギー准尉が変化されることによって図４に図示したように駆動薄膜トランジスタ(T２)のしきい電圧(Vth)が時間が経過することに従って増加(Vth', Vth'', Vth''')される。 
【００１３】
すなわち、従来には駆動薄膜トランジスタ(T２)のしきい電圧(Vth)が時間が経つことによって増加(Vth', Vth'', Vth''')するからELパネル２０に望みの輝度の映像を表示することにおいて、困難な問題点が発生される。なおかつ ELパネル２０で部分的な輝度の減少は残像で現われるから画質に深刻な影響を及ぼすようになる。 
【発明の開示】
【発明が解決しようとする課題】
【００１４】
したがって、本発明の目的は画素ごとに形成された駆動薄膜トランジスタのしきい電圧が上昇することを防止して画質を向上するようにしたエレクトロルミネセンス表示装置とその駆動方法を提供するものである。 
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明に係るエレクトロルミネセンス表示装置はデータラインとゲートラインの交差部により定義された画素領域に形成された多数の画素を具備するエレクトロルミネセンスパネルと、前記供給電圧が供給されるエレクトロルミネセンスセルと、前記エレクトロルミネセンスセルを経由する電流量の流れを制御する駆動薄膜トランジスタと、前記駆動薄膜トランジスタのゲート端子に接続されて前記駆動薄膜トランジスタに選択的に逆電圧を供給するバイアス用スイッチとを具備する。 
【００１６】
前記駆動薄膜トランジスタは前記エレクトロルミネセンスセルに接続されたドレイン端子と、第１基準電圧源に接続されたソース端子とを具備する。 
【００１７】
前記画素のそれぞれは、前記駆動薄膜トランジスタ、データライン及びゲートラインに接続されて前記ゲートラインでスキャンパルスが供給される時、前記データラインに供給されるデータ信号を前記駆動薄膜トランジスタで供給するためのスイッチング薄膜トランジスタと、前記駆動薄膜トランジスタのゲート端子と第２基準電圧源の間に接続されるストレージキャパシタとをもっと具備する。 
【００１８】
前記第１基準電圧源及び第２基準電圧源の電圧は前記供給電圧より低い。 
【００１９】
前記エレクトロルミネセンス表示装置は前記逆電圧を発生する逆電圧源を更に具備する。 
【００２０】
前記逆電圧は前記第１基準電圧源及び第２基準電圧源の基準電圧より低い。 
【００２１】
n(nは自然数)番目のゲートラインと接続された前記画素の前記バイアススイッチは、前記 n番目のゲートラインに接続された前記駆動薄膜トランジスタのゲート端子に接続されるドレイン端子と、前記逆電圧源に接続されるソース端子と、n-１番目のゲートラインに接続されるゲート端子とを具備する。
【００２２】
前記 n番目のゲートラインに接続された画素の前記バイアススイッチはスキャンパルスが n-１番目のゲートラインに供給される時、前記逆電圧源からの逆電圧を前記 n番目のゲートラインに接続された画素の駆動薄膜トランジスタのゲート端子に供給する。 
【００２３】
前記 n番目のゲートラインに接続された画素を制御する前記バイアススイッチはn-１番目のゲートラインに接続された画素と同一な画素領域に形成される。 
【００２４】
前記エレクトロルミネセンス表示装置は前記ゲートラインと同一な数で形成される多数の制御ゲートラインをもっと具備する。 
【００２５】
n(nは整数)番目のゲートラインと接続された前記画素の前記バイアススイッチは、前記 n番目のゲートラインに接続された画素の前記駆動薄膜トランジスタのゲート端子に接続されるドレイン端子と、前記逆電圧を供給するための逆電圧源に接続されるソース端子と、n番目の制御ゲートラインに接続されるゲート端子とを具備する。
【００２６】
前記エレクトロルミネセンス表示装置は前記ゲートラインに順次スキャンパルスを供給するための第１ゲートドライバと、前記制御ゲートラインに順次ターン-オンパルスを供給するための第２ゲートドライバとをもっと具備する。 
【００２７】
前記 n番目の制御ゲートラインに前記ターン-オンパルスが供給される時、前記 n番目の制御ゲートラインと接続された画素の前記バイアススイッチは前記 n番目のゲートラインに接続された画素の前記駆動薄膜トランジスタのゲート端子に前記逆電圧源からの前記逆電圧を供給する。 
【００２８】
前記 n番目のゲートラインに供給されるスキャンパルスと前記 n番目の制御ゲートラインに供給されるターン-オンパルスは重畳されない。 
【００２９】
前記 n番目の制御ゲートラインに供給されるターン-オンパルスは n-１番目のゲートラインに供給されるスキャンパルスと重畳される。 
【００３０】
前記ターン-オンパルスのパルス幅は前記スキャンパルスのパルス幅より広い。
【００３１】
本発明のエレクトロルミネセンス表示装置はスキャンパルス及びターン-オフ電圧の中からいずれか一つを供給受けるゲートラインと、前記ゲートラインとデータラインの交差部に定義された画素領域に形成された多数の画素を持つエレクトロルミネセンスパネルと、前記画素のそれぞれに形成されたエレクトロルミネセンスセル、駆動薄膜トランジスタ、及びバイアススイッチとを具備する。 
【００３２】
n(nは整数)番目のゲートラインに接続された画素に対して前記エレクトロルミネセンスセルは供給電圧に接続されて、前記駆動薄膜トランジスタは前記エレクトロルミネセンスセルを通じて流れる電流量を制御して、前記バイアススイッチは対応する前記駆動薄膜トランジスタにターン-オフ信号を選択的に供給する。 
【００３３】
前記駆動薄膜トランジスタは、前記エレクトロルミネセンスセルに接続されるドレイン端子と、第１基準電圧源に接続されるソース端子、及び前記ターン-オフ信号が供給されるゲート端子とを具備する。 
【００３４】
前記エレクトロルミネセンス表示装置は前記画素のそれぞれに形成されたスイッチングトランジスタ、及びストレージキャパシタをもっと具備して、前記 n番目のゲートラインに接続された画素で対応する前記駆動薄膜トランジスタに接続された前記スイッチング薄膜トランジスタは前記スキャンパルスが前記 n番目のゲートラインに供給される時、前記データラインに供給されるデータ信号を前記対応する駆動薄膜トランジスタに供給して、前記ストレージキャパシタは前記対応する駆動薄膜トランジスタのゲート端子と第２基準電圧源の間に接続される。 
【００３５】
前記第１基準電圧源及び第２基準電圧源の電圧は前記供給電圧源の電圧より低い。
前記ターン-オフ電圧の電圧は前記第１基準電圧源及び第２基準電圧源の電圧より低い。 
【００３６】
前記 n番目のゲートラインと接続された前記画素のための前記バイアススイッチは前記 n番目のゲートラインに接続された画素の駆動薄膜トランジスタのゲート端子に接続されたドレイン端子と、n-１番目のゲートラインに接続されるソース端子と、n-２番目のゲートラインに接続されるゲート端子とを具備する。 
【００３７】
前記スキャンパルスは前記 n-２番目のゲートラインに供給されて、n番目のゲートラインに接続された画素の前記バイアススイッチは n-１番目のゲートラインに供給されたターン-オフ信号を n番目のゲートラインに接続された画素の前記駆動薄膜トランジスタのゲート端子に供給する。 
【００３８】
前記 n番目のゲートラインに接続された画素の前記バイアススイッチは前記 n番目のゲートラインに接続された画素の駆動薄膜トランジスタのゲート端子に接続されるドレイン端子と、n-２番目のゲートラインに接続されるソース端子と、n-１番目のゲートラインに接続されるゲート端子とを具備する。
【００３９】
前記スキャンパルスは前記 n-１番目のゲートラインに供給されて、n 番目のゲートラインに接続された画素の前記バイアススイッチは n-２番目のゲートラインに供給されたターン-オフ信号を n番目のゲートラインに接続された画素の駆動薄膜トランジスタのゲート端子に供給する。 
【００４０】
前記エレクトロルミネセンス表示装置は多数の制御ゲートラインをもっと具備する。
【００４１】
前記制御ゲートラインの数は前記ゲートラインの数と同一である。 
前記 n番目のゲートラインに接続された前記画素の前記バイアススイッチは前記n番目のゲートラインに接続された前記画素の前記駆動薄膜トランジスタのゲート端子に接続されるドレイン端子と、n番目の制御ゲートラインに接続されるゲート端子と、前記 n-１番目のゲートラインに接続されるソース端子とを具備する。 
【００４２】
前記エレクトロルミネセンス表示装置は前記ゲートラインに前記スキャンパルスと前記ターン-オフ信号を順次供給する第１ゲートドライバと、前記制御ゲートラインにターン-オンパルスを順次供給する第２ゲートドライバとを具備する。 
【００４３】
前記 n番目の制御ゲートラインに前記ターン-オンパルスが供給される時、前記 n番目の制御ゲートラインに接続された前記画素の前記バイアススイッチは前記 n-１番目のゲートラインに供給された前記ターン-オフ信号を前記 n番目のゲートラインに接続された前記画素の前記駆動薄膜トランジスタのゲート端子に供給する。 
【００４４】
前記 n番目の制御ゲートラインに供給される前記ターン-オンパルスは前記 n-１番目のゲートラインに供給されるスキャンパルスと前記 n番目のゲートラインに供給されるスキャンパルスと重畳されない。 
前記 n番目の制御ゲートラインに前記ターン-オンパルスは n-２番目のゲートラインに供給されるスキャンパルスと重畳される。 
前記ターン-オンパルスのパルス幅は前記スキャンパルスのパルス幅より広い。
【００４５】
本発明に係るエレクトロルミネセンス表示装置の駆動方法はゲートラインで順次スキャンパルスを供給する段階と、n(nは整数)番目のゲートラインに前記スキャンパルスが供給される時、前記 n番目のゲートラインに接続された前記画素の前記駆動薄膜トランジスタのゲート端子にデータ信号を供給する段階と、前記 n番目のゲートラインに接続された前記画素の前記エレクトロルミネセンスセルを経由して供給電圧源から基準電圧源に流れる電流の流れを前記データ信号に基礎して制御する段階と、前記n番目のゲートラインに接続された前記画素の前記駆動薄膜トランジスタのゲート端子に逆電圧を選択的に供給する段階とを含む。 
【００４６】
本発明に係るエレクトロルミネセンス表示装置の駆動方法は前記第１ゲートラインにスキャンパルスを順次供給する段階と、前記第２ゲートラインにターン-オンパルスを順次供給する段階と、n(nは整数)番目の第１ゲートラインに前記スキャンパルスが供給される時、前記 n番目の第１ゲートラインに接続された前記画素の前記駆動薄膜トランジスタのゲート端子にデータ信号を供給する段階と、前記データ信号に基礎して前記エレクトロルミネセンスセルを経由して供給電圧源から基準電圧源に流れる電流の流れを制御する段階と、n番目の第２ゲートラインに前記ターン-オンパルスが供給される時、前記 n番目の第１ゲートラインに接続された前記駆動薄膜トランジスタのゲート端子に逆電圧を供給する段階とを含む。 
【００４７】
本発明に係るエレクトロルミネセンス表示装置の駆動方法はゲートラインにスキャンパルスとターン-オフ信号の中からいずれか一つを供給する段階と、n(nは整数)番目のゲートラインに前記スキャンパルスが供給される時、前記 n番目のゲートラインに接続された前記画素の前記駆動薄膜トランジスタのゲート端子にデータ信号を供給する段階と、前記データ信号に基礎して前記 n番目のゲートラインに接続された画素の前記エレクトロルミネセンスセルを経由して供給電圧源から基準電圧源に流れる電流を制御する段階と、前記 n番目のゲートラインに接続された前記画素の駆動薄膜トランジスタのゲート端子に前記ターン-オフ信号を選択的に供給する段階とを含む。 
【発明の効果】
【００４８】
本発明に係るエレクトロルミネセンス表示装置とその駆動方法は駆動薄膜トランジスタが劣化されることを防止して画質低下を最小化することができる。
【発明を実施するための最良の形態】
【００４９】
［実施例］
上記目的の以外に本発明の他の目的及び特徴は添付図面を参照した実施例に対する説明を通じて明白に説明される。
【００５０】
以下、図５乃至図１５を参照して本発明の望ましい実施例に対して説明する事にする。
【００５１】
図５は本発明の第１実施例によるエレクトロルミネセンス表示装置を示す図面である。
図５を参照すると、本発明の第１実施例によるEL表示装置はゲートライン(GL)とデータライン(DL)の交差で定義された領域に配置される画素１２８を具備するELパネル１２０と、ELパネル１２０のゲートライン(GL)を駆動するためのゲートドライバ１２２と、ELパネル１２０のデータライン(DL)を駆動するためのデータドライバ１２４と、n-１(nは整数)番目のゲートライン(GLn)に制御されてn番目のゲートライン(GLn)に接続された画素１２８で逆電圧を供給するための多数のバイアススイッチ(SW)と、画素１２８で供給電圧(VDD)、逆電圧(VI)、基準電圧(VSS１, VSS２)を供給するための図示されない電圧部とを具備する。 
【００５２】
ゲートドライバ１２２はゲートライン(GL)でスキャンパルスを順次供給する。 
データドライバ１２４は外部から入力されたデジタルデータをアナログデータ信号に変換する。及び、データドライバ１２４はアナログデータ信号をスキャンパルスが供給される時の度にデータライン(DL)で供給する。
【００５３】
バイアススイッチ(SW)は n-１番目のゲートライン(GLn-１)からスキャンパルスが供給される時、ターン-オンされて逆電圧(VI)を n番目のゲートライン(GL)と接続された画素１２８で供給する。このようなバイアススイッチ(SW)はそれぞれの画素１２８を制御するように画素１２８の数と同一にELパネル１２０に設置される。実際に、図５でバイアススイッチ(SW)は自分が逆電圧(VI)を供給する画素１２８より一水平ライン上に配置されたことに図示されたが、実際にバイアススイッチ(SW)の設置位置は工程条件などを考慮して多様に設定されることができる。例えば、バイアススイッチ(SW)は自分が逆電圧(VI)を供給する画素１２８と同一な水平ラインに配置されることができる。 
【００５４】
画素１２８のそれぞれはゲートライン(GL)にスキャンパルスが供給される時、データライン(DL)からデータ信号を供給受けて、供給受けたデータ信号に対応される光を発生する。 
このために、画素１２８のそれぞれは図６に図示したように供給電圧源(VDD)に陽極が接続されたELセル(OEL)と、ELセル(OEL)の陰極に接続されることと同時にゲートライン(GL)、データライン(DL)及び基準電圧(VSS１, VSS２)に接続されてELセル(OEL)を駆動させるためのセル駆動部１３０とを具備する。 
【００５５】
セル駆動部１３０はゲートライン(GL)にゲート端子が、データライン(DL)にソース端子が、及び第１ノード(N１)にドレイン端子が接続されたスイッチング薄膜トランジスタ(T１)と、第１ノード(N１)にゲート端子が、第１基準電圧(VSS１)にソース端子が、及びELセル(OEL)にドレイン端子が接続された駆動薄膜トランジスタ(T２)と、第１ノード(N１)と第２基準電圧(VSS２)の間に接続されたストレージキャパシタ(Cst)とを具備する。 
【００５６】
第１基準電圧(VSS１)及び第２基準電圧(VSS２)の電圧値は供給電圧(VDD)の電圧値より低く設定される。言い換えると、駆動薄膜トランジスタ(T２)を経由して電流(I)が流れるように第１基準電圧(VSS１)及び第２基準電圧(VSS２)の電圧値はおおよそ基底電圧源(GND)の以下の電圧値に設定される。(VDDの電圧値は正極性で設定)そして、第１基準電圧(VSS１)及び第２基準電圧(VSS２)の電圧値は一般的に同一に設定される。(例えば、第１基準電圧(VSS１)及び第２基準電圧(VSS２)は基底電圧(GND)に設定されることができる。)しかし、ELパネル１２０の解像度及びELパネル１２０の工程条件などの多様な要因により第１基準電圧(VSS１)及び第２基準電圧(VSS２)の電圧値は相異なっているように設定されることができる。 
【００５７】
スイッチング薄膜トランジスタ(T１)はゲートライン(GL)にスキャンパルスが供給される時、ターン-オンされてデータライン(DL)に供給されるデータ信号を第１ノード(N１)で供給する。第１ノード(N１)に供給されたデータ信号はストレージキャパシタ(Cst)に充電されることと同時に駆動薄膜トランジスタ(T２)のゲート端子に供給される。駆動薄膜トランジスタ(T２)はゲート端子に供給されるデータ信号に応答してELセル(OEL)を経由して供給電圧源(VDD)から第１基準電圧(VSS１)に流れる電流量(I)を制御する。この時、ELセル(OEL)は電流量(I)に対応される光を生成する。及び、スイッチング薄膜トランジスタ(T１)がターン-オフされてもストレージキャパシタ(Cst)に充電されたデータ信号により駆動薄膜トランジスタ(T２)はオン状態を維持する。
【００５８】
バイアススイッチ(SW)は図６に図示したようにn-１番目のゲートライン(GLn-１)にゲート端子が、逆電圧(VI)にソース端子が、次段画素１２８のセル駆動部１３２の第１ノード(N１)にドレイン端子が接続される。このような、バイアススイッチ(SW)はn-１番目のゲートライン(GLn-１)にスキャンパルスが供給される時、ターン-オンされて逆電圧(VI)の電圧をn番目のゲートライン(GLn)と接続されたセル駆動部１３２の第１ノード(N１)で供給する。一方、逆電圧(VI)の電圧値は第１基準電圧(VSS１)の電圧値より低く設定される。 
【００５９】
したがって、第１ノード(N１)で逆電圧(VI)が供給されると、すなわちセル駆動部１３２の駆動薄膜トランジスタ(T２)のゲート端子で逆電圧(VI)が供給されると駆動薄膜トランジスタ(T２)のソース端子の電圧(VSS１)がゲート端子の電圧(VI)より高く設定される。すなわち、第１ノード(N１)で逆電圧(VI)が供給されると駆動薄膜トランジスタ(T２)に逆バイアス電圧が印加されるから駆動薄膜トランジスタ(T２)のしきい電圧(Vth)が時間に従って増加されることを防止することができる。すなわち、本発明ではn-１番目のゲートライン(GLn-１)にスキャンパルスが供給される時、n番目のゲートライン(GLn)に接続された画素の駆動薄膜トランジスタ(T２)に逆バイアス電圧が印加されるから駆動薄膜トランジスタ(T２)の劣化が防止されて、これによって駆動薄膜トランジスタ(T２)のしきい電圧(Vth)をいつも一定に維持することができる。
【００６０】
図７はゲートドライバから順次供給されるスキャンパルスを示す図面である。 
図７を図６と結付して本発明の第１実施例によるEL表示装置の動作過程を詳しく説明する事にする。 
【００６１】
先に、ゲートドライバ１２２から順次スキャンパルスが供給される。n-１番目のゲートライン(GLn-１)でスキャンパルスが供給されるとn-１番目のゲートライン(GL-１)と接続されたセル駆動部１３０のスイッチング薄膜トランジスタ(T１)がターン-オンされる。スイッチング薄膜トランジスタ(T１)がターン-オンされるとデータライン(DL)に供給されるデータ信号がセル駆動部１３０の第１ノード点(N１)に供給される。この時、第１ノード点(N１)に印加されるデータ信号によりセル駆動部１３０の駆動薄膜トランジスタ(T２)がターン-オンされてデータ信号に対応される電流(I)が供給電圧源(VDD)から第 １基準電圧(VSS１)に供給されて、これによって電流(I)に対応される光がELセル(OEL)から生成される。 
【００６２】
一方、n-１番目のゲートライン(GLn-１)に供給されるスキャンパルスによりn番目のゲートライン(GLn)のセル駆動部１３２とそれぞれ接続されたバイアススイッチ(SW)がターン-オンされる。バイアススイッチ(SW)がターン-オンされると逆電圧(VI)の電圧がn番目のゲートライン(GLn)と接続されたセル駆動部１３２の第１ノード点(N１)に印加される。ここで、逆電圧(VI)の電圧が第１基準電圧(VSS１)の電圧値より低いからセル駆動部１３２の駆動薄膜トランジスタ(T２)のソース端子及びゲート端子に逆バイアス電圧が印加される。このように、セル駆動部１３２の駆動薄膜トランジスタ(T２)に逆バイアス電圧が印加されると駆動薄膜トランジスタ(T２)のしきい電圧(Vth)が時間の経過に対応して上昇されないで一定に維持される。 
【００６３】
図８は本発明の第２実施例によるエレクトロルミネセンス表示装置を示す図面である。
図８を参照すると、本発明の第２実施例によるEL表示装置は第１ゲートライン(GL１)とデータライン(DL)の交差で定義された領域に配置される画素１４８を具備するELパネル１４０と、ELパネル１４０の第１ゲートライン(GL１)を駆動するための第１ゲートドライバ１４２と、ELパネル１４０のデータライン(DL)を駆動するためのデータドライバ１４４と、画素１４８ごとに形成されて第２ゲートライン(GL２)により制御されながら画素１４８で逆電圧を供給するためのバイアススイッチ(SW)と、第２ゲートライン(GL２)を駆動するための第２ゲートドライバ１４３と、画素１４８で供給電圧(VDD)、逆電圧(VI)、基準電圧(VSS１, VSS２)を供給するための図示されない電圧部とを具備する。 
【００６４】
第１ゲートドライバ１４２は第１ゲートライン(GL１)でスキャンパルスを順次供給する。 
【００６５】
第２ゲートドライバ１４３は第２ゲートライン(GL２)でバイアススイッチ(SW)をターン-オンさせるためのターン-オンパルスを順次供給する。第２ゲートライン(GL２)は第１ゲートライン(GL１)が設置された水平ラインごとに設置される。(すなわち、第１及び第２ゲートライン(GL１, GL２)は同一な数で設定される)第２ゲートドライバ１４４はn番目の第１ゲートライン(GL１n)でスキャンパルスが供給される時を除いた時点にn番目の第２ゲートライン(GL２n)でターン-オンパルスを供給する。このようなターン-オンパルスの供給時点を含んだバイアススイッチ(SW)の詳細な動作過程は後述する事にする。 
【００６６】
データドライバ１４４は外部から入力されたデジタルデータをアナログデータ信号に変換する。及び、データドライバ１４４はアナログデータ信号をスキャンパルスが供給される時の度にデータライン(DL)で供給する。 
【００６７】
バイアススイッチ(SW)はn番目の第２ゲートライン(GL２n)からターン-オンパルスが供給される時、ターン-オンされて逆電圧(VI)を n番目の第１ゲートライン(GL１n)と接続された画素１４８で供給する。このようなバイアススイッチ(SW)はそれぞれの画素１４８を制御するように画素１４８の数と同一にELパネル１４０に設置される。 
【００６８】
画素１４８のそれぞれは第１ゲートライン(GL１)にスキャンパルスが供給される時、データライン(DL)からデータ信号を供給受けて、供給受けたデータ信号に対応される光を発生する。 
このために、画素１４８のそれぞれは図９に図示したように供給電圧源(VDD)に陽極が接続されたELセル(OEL)と、ELセル(OEL)の陰極に接続されることと同時に第１ゲートライン(GL１)、データライン(DL)及び基準電圧(VSS１, VSS２)に接続されてELセル(OEL)を駆動させるためのセル駆動部１５０とを具備する。 
【００６９】
セル駆動部１５０は第１ゲートライン(GL１)にゲート端子が、データライン(DL)にソース端子が、及び第１ノード(N１)にドレイン端子が接続されたスイッチング薄膜トランジスタ(T１)と、第１ノード(N１)にゲート端子が、第１基準電圧(VSS１)にソース端子が、及びELセル(OEL)にドレイン端子が接続された駆動薄膜トランジスタ(T２)と、第１ノード(N１)と第２基準電圧(VSS２)の間に接続されたストレージキャパシタ(Cst)とを具備する。 
【００７０】
第１基準電圧(VSS１)及び第２基準電圧(VSS２)の電圧値は供給電圧(VDD)の電圧値より低く設定される。言い換えて、駆動薄膜トランジスタ(T２)を経由して電流(I)が流れるように第１基準電圧(VSS１)及び第２基準電圧(VSS２)の電圧値はおおよそ基底電圧源(GND)の以下の電圧値に設定される。(VDDの電圧は正極性で設定)そして、第１基準電圧(VSS１)及び第２基準電圧(VSS２)の電圧値は一般的に同一に設定される。(例えば、第１基準電圧(VSS１)及び第２基準電圧(VSS２)は基底電圧(GND)に設定されることができる。)しかし、ELパネル１４０の解像度及びELパネル１４０の工程條件などの多様な要因により第１基準電圧(VSS１)及び第２基準電圧(VSS２)の電圧値は相異なっているように設定されることができる。 
【００７１】
スイッチング薄膜トランジスタ(T１)は第１ゲートライン(GL１)にスキャンパルスが供給される時、ターン-オンされてデータライン(DL)に供給されるデータ信号を第１ノード(N１)で供給する。第１ノード(N１)に供給されたデータ信号はストレージキャパシタ(Cst)に充電されることと同時に駆動薄膜トランジスタ(T２)のゲート端子に供給される。駆動薄膜トランジスタ(T２)はゲート端子に供給されるデータ信号に応答してELセル(OEL)を経由して供給電圧源(VDD)から第１基準電圧(VSS１)に流れる電流量(I)を制御する。この時、ELセル(OEL)は電流量(I)に対応される光を生成する。及び、スイッチング薄膜トランジスタ(T１)がターン-オフされてもストレージキャパシタ(Cst)に充電されたデータ信号により駆動薄膜トランジスタ(T２)はオン状態を維持する。
【００７２】
バイアススイッチ(SW)は画素１４８の形成位置ごとに形成される。ここで、バイアススイッチ(SW)は第２ゲートライン(GL２)にゲート端子が、逆電圧(VI)にソース端子が、第１ノード(N１)にドレイン端子が接続される。このような、バイアススイッチ(SW)は n番目の第２ゲートライン(GL２n)にターン-オンパルスが供給される時、ターン-オンされて逆電圧(VI)が電圧をn番目の第１ゲートライン(GL１n)と接続されたセル駆動部１５０の第１ノード(N１)で供給する。この時、逆電圧(VI)の電圧値は第１基準電圧(VSS１)の電圧値より低く設定される。 
【００７３】
したがって、第１ノード(N１)で逆電圧(VI)が供給されると、すなわちセル駆動部１５０の駆動薄膜トランジスタ(T２)のゲート端子で逆電圧(VI)が供給されると駆動薄膜トランジスタ(T２)のソース端子の電圧(VSS１)がゲート端子の電圧(VI)より高く設定される。すなわち、第１ノード(N１)で逆電圧(VI)が供給されると駆動薄膜トランジスタ(T２)に逆バイアス電圧が印加されて、これによって駆動薄膜トランジスタ(T２)のしきい電圧(Vth)が時間に従って増加されることを防止することができる。すなわち、本発明ではn番目の第２ゲートライン(GL２n)でスキャンパルスが供給される時、n番目の第１ゲートライン(GL１n)に接続された画素１４８の駆動薄膜トランジスタ(T２)に逆バイアス電圧が印加されて、これによって駆動薄膜トランジスタ(T２)のしきい電圧(Vth)をいつも一定に維持することができる。
【００７４】
図１０は第１及び第２ゲートドライバから供給されるスキャンパルス及びターン-オンパルスを示す図面である。 
図１０を図９と結付して本発明の第２実施例によるEL表示装置の動作過程を詳しく説明する事にする。
【００７５】
先に、第１ゲートドライバ１４２から順次スキャンパルスが供給される。n番目の第１ゲートライン(GL１n)でスキャンパルスが供給されるとn番目の第１ゲートライン(GL１n)と接続されたセル駆動部１５０のスイッチング薄膜トランジスタ(T１)がターン-オンされる。スイッチング薄膜トランジスタ(T１)がターン-オンされるとデータライン(DL)に供給されるデータ信号がセル駆動部１５０の第１ノード点(N１)に供給される。この時、第１ノード点(N１)に印加されるデータ信号によりセル駆動部１５０の駆動薄膜トランジスタ(T２)がターン-オンされてデータ信号に対応される電流(I)が供給電圧源(VDD)から第１基準電圧(VSS１)に供給されて、これによって電流(I)に対応される光が ELセル(OEL)から生成される。 
【００７６】
一方、n番目の第１ゲートライン(GL１n)に供給されたスキャンパルスと同期されるようにないように(すなわち、重畳されないように)n番目の第２ゲートライン(GL２n)でターン-オンパルスが供給される。n番目の第２ゲートライン(GL２n)でターン-オンパルスが供給されるとn番目の第１ゲートライン(GL１n)のセル駆動部１５０とそれぞれ接続されたバイアススイッチ(SW)がターン-オンされる。バイアススイッチ(SW)がターン-オンされると逆電圧(VI)の電圧がn番目の第１ゲートライン(GL１n)と接続されたセル駆動部１５０の第１ノード(N１)に印加される。ここで、逆電圧(VI)の電圧が第１基準電圧(VSS１)の電圧値より低く設定されるからセル駆動部１５０の駆動薄膜トランジスタ(T２)のソース端子及びゲート端子に逆バイアス電圧が印加される。このようにセル駆動部１５０の駆動薄膜トランジスタ(T２)に逆バイアス電圧が印加されると駆動薄膜トランジスタ(T２)のしきい電圧(Vth)が時間の経過に対応して上昇されないで一定に維持される。 
【００７７】
すなわち、本発明ではn番目の第２ゲートライン(GL２n)でターン-オンパルスが供給される時、n番目の第１ゲートライン(GL１n)と接続されたセル駆動部１５０の駆動薄膜トランジスタ(T２)のソース端子及びゲート端子に逆バイアス電圧(-Vgs)を印加することによって駆動薄膜トランジスタ(T２)のしきい電圧(Vth)が時間に従って増加されることを防止することができる。したがって、本発明では時間にかかわらずELパネル１４０に望みの輝度を持つ映像を表示することができる。 
【００７８】
一方、本発明ではELセル(OEL)で安定的に画像が表示されることができるように同一な水平ラインを成すように配置されたn番目の第１及び第２ゲートライン(GLn１, GLn２)に供給されるスキャンパルス及びターン-オンパルスは互いに重畳されないように設定される。実質的に、本発明では安定した画像の表現のためにn番目の第２ゲートライン(GL２n)に供給されるターン-オンパルスはn番目の第１ゲートライン(GL１n)にスキャンパルスが供給される直前に供給されるように設定される。(すなわち、n-１番目の第１ゲートライン(GL１n-１)に供給されたスキャンパルスと重畳されるように)このようにn番目の第２ゲートライン(GL２n)に供給されるターン-オンパルスがn番目の第１ゲートライン(GL１n)にスキャンパルスが供給される直前に供給されるとデータ信号に対応される画像を十分な時間の間に表示することができる。 
【００７９】
これを詳しく説明すると、画素１４８は図１１のようにスキャンパルスが供給される時、供給されたデータ信号に対応される画像を次のデータ信号が供給される時まで表示するようになる。したがって、ターン-オンパルスがスキャンパルスが供給された直後に供給されたらデータ信号に対応される画像の表示時間が短縮される問題点が発生される。したがって、本発明ではn-１番目の第１ゲートライン(GL１n-１)でスキャンパルスが供給される時、n番目の第２ゲートライン(GL２n)でターン-オンパルスを供給することによって画像の表示時間の短縮を最小化することができる。一方、本発明でターン-オンパルスのパルス幅(T２)はスキャンパルスのパルス幅(T１)より広く設定される。このようにターン-オンパルスのパルス幅(T２)がスキャンパルスのパルス幅(T１)より広く設定されると駆動薄膜トランジスタ(T２)に十分な時間の間に逆バイアス電圧を印加することができる。 
【００８０】
一方、図６及び図９に図示された本発明の第１及び第２実施例による EL表示装置は多様な形態に応用されることができる。例えば、図６及び図９に図示された本発明の第１実施例及び第２実施例によるEL表示装置は図１２のように応用されることができる。 
【００８１】
図１２は本発明の第３実施例によるEL表示装置の画素を示す図面である。 
図１２を参照すると、本発明の第３実施例によるEL表示装置の画素１５９のそれぞれはセル駆動部１６０とバイアススイッチ(SW)を具備する。実質的に本発明の第３実施例によるEL表示装置でセル駆動部１６０の構成及び動作方法は図６に図示された本発明の第１実施例によるセル駆動部(１３０,１３２)と同一である。したがって、セル駆動部１６０の詳細な構成の説明は略する事にする。 
【００８２】
n番目の第１ゲートライン(GL１n)と接続されたセル駆動部１６０に逆電圧を供給するためのバイアススイッチ(SW)はn-１番目の第１ゲートライン(GL１n-１)にソース端子が、次段画素１５９のセル駆動部１６０(すなわち、n番目の第１ゲートライン(GL１n)と接続された)の第１ノード(N１)にドレイン端子が、及びn番目の第２ゲートライン(GL２n)にゲート端子が接続される。これを本発明の第１実施例と比べて見ると、本発明の第３実施例ではバイアススイッチ(SW)にターン-オンパルスを供給するための第２ゲートライン(GL２)が毎水平ラインごとに追加的に形成される。及び、バイアススイッチ(SW)は逆電圧を供給受けない。
【００８３】
n番目の第１ゲートライン(GL１n)と接続されたセル駆動部１６０に逆電圧を供給するためのバイアススイッチ(SW)はn番目の第２ゲートライン(GL２n)にターン-オンパルスが供給される時にターン-オンされる。n番目の第２ゲートライン(GL２n)にターン-オンパルスが供給されるとn-１番目の第１ゲートライン(GL１n-１)に供給されるターン-オフ電圧がn番目の第１ゲートライン(GL１n)と接続されたセル駆動部１６０の第１ノード(N１)に供給される。ここで、ターン-オフ電圧は図１３に図示したように負極性の電圧(例えば -５V)を持つ。及び、本発明の第３実施例で第１及び第２基準電圧(VSS１, VSS２)の電圧値はターン-オフ電圧値より高く設定される。 
【００８４】
したがって、ターン-オフ電圧が第１ノード(N１)に供給されると駆動薄膜トランジスタ(T２)のソース端子の電圧(VSS１)がゲート端子の電圧(ターン-オフ電圧)より高く設定される。すなわち、第１ノード(N１)でターン-オフ電圧が供給されると駆動薄膜トランジスタ(T２)に逆バイアス電圧が印加されて、これによって駆動薄膜トランジスタ(T２)のしきい電圧(Vth)が時間に従って増加されることを防止することができる。すなわち、本発明ではn番目の第２ゲートライン(GL２)でターン-オンパルスが供給される時、n-１番目の第１ゲートライン(GL１n-１)に供給されるターン-オフ電圧によりn番目の第１ゲートライン(GL１n)と接続されたセル駆動部１６０に含まれた駆動薄膜トランジスタ(T２)に逆バイアス電圧が印加されて、これによって駆動薄膜トランジスタ(T２)のしきい電圧(Vth)をいつも一定に維持することができる。
【００８５】
図１３は第１及び第２ゲートラインに供給されるスキャンパルス及びターン-オンパルスを示す図面である。ここで、第１ゲートライン(GL１)のスキャンパルスは図示されない第１ゲートドライバから供給されて、第２ゲートライン(GL２)のターン-オンパルスは図示されない第２ゲートドライバから供給される。 
【００８６】
図１３を図１２と結付して本発明の第３実施例によるEL表示装置の動作過程を詳しく説明する事にする。 
【００８７】
先に、第１ゲートドライバから順次スキャンパルスが供給される。n-１番目の第１ゲートライン(GL１n-１)でスキャンパルスが供給されると n-１番目の第１ゲートライン(GL１n-１)と接続されたセル駆動部１６０のスイッチング薄膜トランジスタ(T１)がターン-オンされる。スイッチング薄膜トレンジスタ(T１)がターン-オンされるとデータライン(DL)に供給されるデータ信号がセル駆動部１６０の第１ノード(N１)に供給される。この時、第１ノード(N１)に印加されるデータ信号によりセル駆動部１６０の駆動薄膜トランジスタ(T２)がターン-オンされてデータ信号に対応する電流(I)が供給電圧源(VDD)から第１基準電圧(VSS１)に供給されて、これによって電流(I)に対応される光が ELセル(OEL)から生成される。このように、第１ゲートドライバから順次供給されるスキャンパルスにより水平ライン単位で画素１５９が順次駆動される。 
【００８８】
一方、第２ゲートドライバは第２ゲートライン(GL２)で順次ターン-オンパルスを供給する。ここで、n番目の第２ゲートライン(GL２n)に供給されるターン-オンパルスはn-１番目の第１ゲートライン(GL１n-１)及びn番目の第１ゲートライン(GL１n)に供給されるスキャンパルスと重畳されないように(すなわち、互いに異なる時間に)供給される。 
【００８９】
n番目の第２ゲートライン(GL２n)でターン-オンパルスが供給されると n-１番目の第１ゲートライン(GL１n-１)及びn番目の第１ゲートライン(GL１n)と接続されたバイアススイッチ(SW)がターン-オンされる。バイアススイッチ(SW)がターン-オンされるとn-１番目の第１ゲートライン(GL１n-１)に供給されるターン-オフ電圧がバイアススイッチ(SW)を経由してn番目の第１ゲートライン(GL１n)と接続されたセル駆動部１６０の第１ノード(N１)に印加される。ここで、ターン-オフ電圧は第１基準電圧(VSS１)より低い電圧値に設定されるからセル駆動部１６０の駆動薄膜トランジスタ(T２)のソース端子及びゲート端子に逆バイアス電圧が印加される。このようにセル駆動部１６０の駆動薄膜トランジスタ(T２)に逆バイアス電圧が印加されると駆動薄膜トランジスタ(T２)のしきい電圧(Vth)が時間の経過に対応して上昇されないで一定に維持される。 
【００９０】
すなわち、本発明ではn番目の第２ゲートライン(GL２n)でターン-オンパルスが供給される時、n番目の第１ゲートライン(GL１n)と接続されたセル駆動部１６０の駆動薄膜トランジスタ(T２)のソース端子及びゲート端子で逆バイアス電圧(-Vgs)を印加することによって駆動薄膜トランジスタ(T２)のしきい電圧(Vth)が時間により増加されることを防止することができる。したがって、本発明の第３実施例によるEL表示装置は時間にかかわらず望みの輝度の映像を表示することができる。 
【００９１】
一方、本発明でn番目の第２ゲートライン(GL２n)に供給されるターン-オンパルスは安定的に画像が表示されることができるようにn-１番目及びn番目の第１ゲートライン(GL１n-１, GL１n)に供給されるスキャンパルスと重畳されないように設定される。実質的に本発明の第３実施例では安定した画像を表現のためにn番目の第２ゲートライン(GL２n)に供給されるターン-オンパルスはn-１番目の第１ゲートライン(GL１n-１)にスキャンパルスが供給される直前に供給される。(すなわち、n-２番目のゲートライン(GL１n-２)に供給されるスキャンパルスと重畳されるように)このようにn番目の第２ゲートライン(GL２n)に供給されるターン-オンパルスがn-２番目の第１ゲートライン(GL１n-２)に供給されるスキャンパルスと重畳されるように供給されるとそれぞれの画素はデータ信号に対応される画像を十分な時間の間に表示することができる。同時に、本発明の第３実施例でターン-オンパルスのパルス幅(T２)はスキャンパルスのパルス幅(T１)より広く設定される。このようにターン-オンパルスのパルス幅(T２)がスキャンパルスのパルス幅(T１)より広く設定されると駆動薄膜トランジスタ(T２)に十分な時間の間に逆バイアス電圧を印加することができる。 
【００９２】
図１４は本発明の第４実施例によるEL表示装置の画素を示す図面である。 
図１４を参照すると、本発明の第４実施例によるEL表示装置の画素１６４のそれぞれはセル駆動部１６２とバイアススイッチ(SW)を具備する。実質的に、本発明の第４実施例によるEL表示装置でセル駆動部１６２の構成及び動作方法は図６に図示された本発明の第１実施例によるセル駆動部(１３０,１３２)と同一である。したがって、セル駆動部１６２の詳細な構成の説明は略する事にする。 
【００９３】
n+１番目のゲートライン(GLn+１)と接続されたセル駆動部１６２に逆電圧を供給するためのバイアススイッチ(SW)はn-１番目のゲートライン(GLn-１)にゲート端子が、n番目のゲートライン(GLn)にソース端子が、及びn+１番目のゲートライン(GLn+１)と接続されたセル駆動部１６２の第１ノード(N１)にドレイン端子が接続される。これを本発明の第１実施例と比べて見ると本発明の第４実施例ではバイアススイッチ(SW)が逆電圧(VI)と接続されないで以前段ゲートライン(GL)に接続される。(すなわち、逆電圧(VI)はEL表示装置に供給されない) 
【００９４】
n+１番目のゲートライン(GLn+１)と接続されたセル駆動部１６２に逆電圧を供給するためのバイアススイッチ(SW)はn-１番目のゲートライン(GLn-１)にスキャンパルスが供給される時にターン-オンされる。バイアススイッチ(SW)がターン-オンされるとn番目のゲートライン(GLn)に供給されるターン-オフ電圧がn+１番目のゲートライン(GLn+１)と接続されたセル駆動部１６２の第１ノード(N１)に供給される。ここで、ターン-オフ電圧は負極性の電位(例えば - 5V)を持つ。及び、本発明の第４実施例で第１及び第２基準電圧(VSS１, VSS２)の電圧値はターン-オフ電圧値より高く設定される。 
【００９５】
したがって、ターン-オフ電圧が第１ノード(N１)に供給されると駆動薄膜トランジスタ(T２)に逆バイアス電圧が印加されて、これによって駆動薄膜トランジスタ(T２)のしきい電圧(Vth)が時間に従って増加されることを防止することができる。すなわち、本発明ではn-１番目のゲートライン(GLn-１)でターン-オンパルスが供給される時、n番目のゲートライン(GLn)に供給されるターン-オフ電圧によりn+１番目のゲートライン(GLn+１)と接続されたセル駆動部１６２の駆動薄膜トランジスタ(T２)に逆バイアス電圧が印加されて、これによって駆動薄膜トランジスタ(T２)のしきい電圧(Vth)をいつも一定に維持することができる。 
【００９６】
このような本発明でゲートライン(GL)に供給されるスキャンパルスは図７に図示したように順次供給される。n-１番目のゲートライン(GLn-１)でスキャンパルスが供給されるとn-１番目のゲートライン(GLn-１)と接続されたセル駆動部１６２のスイッチング薄膜トランジスタ(T１)がターン-オンされる。スイッチング薄膜トランジスタ(T１)がターン-オンされるとデータライン(DL)に供給されるデータ信号がセル駆動部１６２の第１ノード(N１)に供給される。この時、第１ノード(N１)に印加されるデータ信号によりセル駆動部１６２の駆動薄膜トランジスタ(T２)がターン-オンされてデータ信号に対応する電流(I)が供給電圧源(VDD)から第１基準電圧(VSS１)に供給されて、これによって電流(I)に対応する光がELセル(OEL)から生成される。
【００９７】
図１５は本発明の第５実施例によるEL表示装置の画素を示す図面である。 
図１５を参照すると、本発明の第５実施例によるEL表示装置の画素１６８のそれぞれはセル駆動部１６６とバイアススイッチ(SW)を具備する。実質的に、本発明の第５実施例によるEL表示装置でセル駆動部１６６の構成及び動作方法は図６に図示された本発明の第１実施例によるセル駆動部(１３０,１３２)と同一である。したがって、セル駆動部１６６の詳細な説明は略する事にする。 
【００９８】
n+１番目のゲートライン(GLn+１)と接続されたセル駆動部１６６に逆電圧を供給するためのバイアススイッチ(SW)はn-１番目のゲートライン(GLn-１)にソース端子が、n番目のゲートライン(GLn)にゲート端子が、及びn+１番目のゲートライン(GLn+１)と接続されたセル駆動部１６６の第１ノード(N１)にドレイン端子が接続される。これを本発明の第４実施例と比べて見ると本発明の第５実施例ではバイアススイッチ(SW)のソース端子及びゲート端子と接続されるゲートライン(GL)だけ変更されるだけ、その以外の構成は同一である。 
【００９９】
n+１番目のゲートライン(GLn+１)と接続されたセル駆動部１６６に逆電圧を供給するためのバイアススイッチ(SW)はn番目のゲートライン(GLn)にスキャンパルスが供給される時にターン-オンされる。バイアススイッチ(SW)がターン-オンされるとn-１番目のゲートライン(GLn-１)に供給されるターン-オフ電圧がn+１番目のゲートライン(GLn+１)と接続されたセル駆動部１６６の第１ノード(N１)に供給される。ここで、ターン-オフ電圧は負極性の電位(例えば -５V)を持つ。及び、本発明の第５実施例で第１及び第２基準電圧(VSS１, VSS２)の電圧値はターン-オフ電圧値より高く設定される。 
【０１００】
したがって、ターン-オフ電圧が第１ノード(N１)に供給されると駆動薄膜トランジスタ(T２)に逆バイアス電圧が印加されて、これによって駆動薄膜トランジスタ(T２)のしきい電圧(Vth)が時間に従って増加されることを防止することができる。すなわち、本発明ではn番目のゲートライン(GLn)でターン-オンパルスが供給される時、n-１番目のゲートライン(GLn-１)に供給されるターン-オフ電圧によりn+１番目のゲートライン(GLn+１)と接続されたセル駆動部１６２内に含まれた駆動薄膜トランジスタ(T２)のゲート端子にソース端子より低い電圧が印加されて、これによって駆動薄膜トランジスタ(T２)のしきい電圧(Vth)をいつも一定に維持することができる。一方、ゲートライン(GL)に供給されるスキャンパルスは図７に図示したように順次供給される。
【０１０１】
上述したところのように、本発明に係るエレクトロルミネセンス表示装置とその駆動方法によると画素ごとに含まれる駆動薄膜トランジスタのゲート端子にソース端子より低い電圧を周期的に供給する。このように駆動薄膜トランジスタのゲート端子にソース端子より低い電圧が周期的に供給されると駆動薄膜トランジスタが劣化されることを防止することができる。すなわち、本発明では駆動薄膜トランジスタの劣化を防止することによって駆動薄膜トランジスタのしきい電圧をいつも一定に維持することができるし、これによって画質が低下されることを防止することができる。 
【０１０２】
上述したところのように、本発明に係る液晶表示装置の駆動装置及び方法によると以前ラインのデータと現在ラインのデータを比べて、以前ラインのデータと現在ラインのデータが同一な時、データ及びソースシフトクロックをタイミングコントローラからデータドライバに供給しないからEMIを最小化することができる。 
【０１０３】
以上説明した内容を通じて当業者であれば本発明の技術思想を逸脱しない範囲で多様な変更及び修正ができる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲により決められなければならない。 
【図面の簡単な説明】
【０１０４】
【図１】従来のエレクトロルミネセンス表示装置を示す図面。
【図２】図１に図示されたエレクトロルミネセンス表示装置の画素を示す図面。
【図３Ａ】非晶質シリコンの原子配列を示す図面。
【図３Ｂ】非晶質シリコンの他の原子配列を示す図面。
【図４】図２に図示された駆動薄膜トランジスタの劣化に係るしきい電圧の移動を示す図面。
【図５】本発明の第１実施例によるエレクトロルミネセンス表示装置を示す図面。
【図６】本発明の第１実施例によるエレクトロルミネセンス表示装置の画素を示す図面。
【図７】図５に図示されたゲートラインに供給されるスキャンパルスを示す図面。
【図８】本発明の第２実施例によるエレクトロルミネセンス表示装置を示す図面。
【図９】本発明の第２実施例によるエレクトロルミネセンス表示装置の画素を示す図面。
【図１０】図８に図示された第１及び第２ゲートラインに供給されるスキャンパルス及びターン-オンパルスを示す図面。
【図１１】逆バイアスの印加時点を示す図面。
【図１２】本発明の第３実施例によるエレクトロルミネセンス表示装置の画素を示す図面。
【図１３】図１２に図示された第１及び第２ゲートラインに供給されるスキャンパルス及びターン-オンパルスを示す図面。
【図１４】本発明の第４実施例によるエレクトロルミネセンス表示装置の画素を示す図面。
【図１５】本発明の第５実施例によるエレクトロルミネセンス表示装置の画素を示す図面。
【符号の説明】
【０１０５】
２０、１２０、１４０:ELパネル
２２、１２２、１４２、１４３:ゲートドライバ 
２４、１２４、１４４:データドライバ
２８、１２８、１４８、１５０、１５９、１６４、１６８:画素 
３０、１３０、１３２、１６０、１６２、１６６:セル駆動部 
【図１】
2005275369.tif 000004
【図２】
2005275369.tif 000005
【図３Ａ】
2005275369.tif 000006
【図３Ｂ】
2005275369.tif 000007
【図４】
2005275369.tif 000008
【図５】
2005275369.tif 000009
【図６】
2005275369.tif 000010
【図７】
2005275369.tif 000011
【図８】
2005275369.tif 000012
【図９】
2005275369.tif 000013
【図１０】
2005275369.tif 000014
【図１１】
2005275369.tif 000015
【図１２】
2005275369.tif 000016
【図１３】
2005275369.tif 000017
【図１４】
2005275369.tif 000018
【図１５】
2005275369.tif 000019