(57)【要約】 【課題】  同期情報を含む伝送データを伝送するときの伝送クロック周波数を引き上げることなく、伝送レートを向上させることができる情報処理装置を提供する。【解決手段】  シフトレジスタ４が伝送データを受信すると、この伝送データはエラー検出回路５、同期情報検出回路６、およびデータ処理回路８に与えられる。エラー検出回路５によって伝送データのエラーが検出された後、同期情報検出回路６によって伝送データに含まれるＶＦコードを検出したとき、リセット発生回路７によってデータ処理回路８が始動状態に戻される。伝送データに欠落が生じた場合などの伝送データにエラーが発生した場合にのみ、データ処理回路８を始動状態に戻すので、連続する伝送データのフレームの間隔を小さくしてデータ処理回路８に伝送データを与えることができ、伝送レートを向上させることができる。【選択図】      図１
2005204083.tif 000002
【特許請求の範囲】
【請求項１】
フレームの先頭に通信の同期情報を有する複数の伝送データを受信する受信部と、
受信部によって受信された各伝送データが与えられ、各伝送データに予め定める処理を実行して処理データを生成し、生成した処理データを出力するデータ処理部と、
受信部によって受信された各伝送データのエラーを検出するエラー検出部と、
受信部によって受信された各伝送データに含まれる同期情報を検出する同期情報検出部と、
エラー検出部によって伝送データのエラーが検出された後、同期情報検出部によって同期情報が検出されたときに、データ処理部を始動状態に戻すリセット部とを含むことを特徴とする情報処理装置。
【請求項２】
前記リセット部は、エラーが検出された伝送データの次に受信部によって受信された伝送データに含まれる同期情報を検出したとき、データ処理部を始動状態に戻すことを特徴とする請求項１記載の情報処理装置。
【請求項３】
受信部は、同期情報検出部が同期情報を検出した後、前記同期情報検出部が検出した同期情報を含む伝送データをデータ処理部に与えることを特徴とする請求項１または２記載の情報処理装置。
【請求項４】
前記伝送データは、パリティビットを含み、
前記エラー検出手段は、パリティチェックによってエラーを検出することを特徴とする請求項１〜３のいずれか１つに記載の情報処理装置。
【請求項５】
前記伝送データは、チェックサム情報を含み、
前記エラー検出手段は、受信した伝送データのデータ量とチェックサム情報とに基づいて、エラーを検出することを特徴とする請求項１〜４のいずれか１つに記載の情報処理装置。
【請求項６】
各伝送データは、１フレームの画像データを含み、
データ処理部は、出力する処理データを所定の記憶部に更新して記憶させることを特徴とする請求項１〜５のいずれか１つに記載の情報処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フレームの先頭を表す同期情報を含む伝送データを受信して処理する情報処理装置に関する。
【背景技術】
【０００２】
フレームの先頭を表す同期情報を含む伝送データを受信する情報処理装置の第１の従来の技術として、予め定めるフレーム同期信号のデータパターンと、受信したフレーム同期信号のデータパターンとを比較器によって比較し、ビットエラーの数が許容範囲にある場合には、受信を成立させることによって、受信した伝送データのフレーム同期を取りやすくして、受信を成立させやすくする受信制御装置がある（たとえば特許文献１参照）。
【０００３】
またフレームの先頭を表す同期情報を含む伝送データを受信する情報処理装置の第２の従来の技術として、受信した伝送データのフレーム同期符号に誤りがあったとしても、フレーム同期信号が欠落することが防止されたフレーム同期検出回路がある（たとえば特許文献２参照）。
【０００４】
シリアル伝送においては、送信部と受信部とにおいて通信の同期を取る必要があり、この同期を取るために同期情報が伝送データのフレームの先頭に付加されている。前述した第１の従来の技術の受信制御装置では、伝送データの受信を成立させやすくしているが、フレーム同期信号に続く伝送データ本体の一部が不所望に欠落した場合では、伝送データがどのように処理されるのかについて、開示されていない。また第２の従来の技術のフレーム同期検出回路では、フレーム同期信号の欠落を防止することはできるが、第１の従来の技術の受信制御装置と同様に、フレーム同期信号に続く伝送データ本体の一部が不所望に欠落した場合では、伝送データがどのように処理されるのかについて、開示されていない。
【０００５】
【特許文献１】特開平１０−２７１１０３号公報
【特許文献２】特開平８−３３５９３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
フレームの先頭を表す同期情報を含む伝送データを受信した後に、処理部によって受信した伝送データに予め定める処理を実行する情報処理装置では、同期情報を検出する毎に前記処理部をリセットして初期状態に戻すことによって、同期情報に続く伝送データ本体の一部が不所望に欠落した場合であっても、連続するフレームの伝送データを含んで処理部が予め定める処理を実行することを防止される。
【０００７】
このような情報処理装置では、同期情報を含む伝送データを受信する毎に、処理部をリセットして始動状態に戻す必要がある。このため処理部が伝送データの処理中に始動状態に戻されてしまうことを防止するために、処理部によって１フレーム分の伝送データの処理が終えるまでは、後続の伝送データを処理部に入力することができない。これによって各伝送データのフレームの間隔に制約が生じ、送信側では、たとえばソフトウェア処理によって各伝送データを送信する間隔を広げる必要がある。
【０００８】
特に、各伝送データのデータ量が多くなるほど、伝送データのフレームの間隔を大きくする、つまり送信部が各伝送データを送信する時間の間隔を大きくする必要がある。前記情報処理装置では、各伝送データのフレームの間隔に制約が生じるので、データの伝送レートが低下するという問題がある。伝送レートの低下をカバーするために伝送クロック周波数を引き上げる、つまり伝送クロック周波数を高くすることが考えられるが、情報処理装置を備える機器において、伝送クロック周波数を引き上げると消費電力が上昇したり、また回路設計や実装面で難易度が上がってしまったりと言う問題が発生してしまう。
【０００９】
本発明の目的は、同期情報を含む伝送データを伝送するときの伝送クロック周波数を引き上げることなく、伝送レートを向上させることができる情報処理装置を提供することである。
【課題を解決するための手段】
【００１０】
本発明は、フレームの先頭に通信の同期情報を有する複数の伝送データを受信する受信部と、
受信部によって受信された各伝送データが与えられ、各伝送データに予め定める処理を実行して処理データを生成し、生成した処理データを出力するデータ処理部と、
受信部によって受信された各伝送データのエラーを検出するエラー検出部と、
受信部によって受信された各伝送データに含まれる同期情報を検出する同期情報検出部と、
エラー検出部によって伝送データのエラーが検出された後、同期情報検出部によって同期情報が検出されたときに、データ処理部を始動状態に戻すリセット部とを含むことを特徴とする情報処理装置である。
【００１１】
本発明に従えば、受信部が伝送データを受信すると、この伝送データはデータ処理部に与えられる。データ処理部は、受信部から与えられる受信された伝送データに予め定める処理を実行することによって、処理データを生成して出力するので、伝送データに予め定める処理が実行された処理データを得ることができる。エラー検出部は、前記受信された伝送データのエラーを検出する。前記伝送データのエラーは、たとえば伝送データのビットの欠落を含む。伝送データのフレームの先頭には、通信の同期情報、言い換えればフレームの先頭を示す情報が含まれている。同期情報検出部は、前記受信された伝送データに含まれる同期情報を検出する。
【００１２】
エラー検出部によって伝送データのエラーが検出された後、同期情報検出部によって同期情報を検出したとき、リセット部はデータ処理部を始動状態に戻す。データ処理部は、始動状態に戻された後、再び受信部から与えられる伝送データに予め定める処理を実行する。このように本発明では、伝送データに欠落が生じた場合などの伝送データにエラーが発生した場合にのみ、データ処理部を始動状態に戻す。たとえば伝送データにエラーが発生すると、同期情報を検出したときにデータ処理部を始動状態に戻すので、伝送データの一部が欠落するなどの伝送データが発生した場合であっても、連続する伝送データを含んでデータ処理部が予め定める処理を実行してしまうことが防止される。またフレームの先頭に含まれる同期情報を、データ処理部を初期状態に戻すきっかけとして利用することによって、伝送データに特別な情報を付加しなくてもよいので、伝送データのデータ量が増加することが防止される。また伝送データにエラーが発生していない状態では、データ処理部が始動状態に戻されないので、従来の技術と比較して、連続する伝送データのフレームの間隔を小さくすることができる。
【００１３】
また本発明は、前記リセット部は、エラーが検出された伝送データの次に受信部によって受信された伝送データに含まれる同期情報を検出したとき、データ処理部を始動状態に戻すことを特徴とする。
【００１４】
本発明に従えば、エラーが検出された伝送データの次の伝送データに含まれる同期情報に基づいて、データ処理部が始動状態に戻されるので、たとえば伝送データの一部が欠落している場合に、連続する伝送データの一部が含まれてデータ処理部が予め定める処理を実行してしまうことが防止され、可及的に早くデータ処理部による処理を正常な状態に戻すことができる。
【００１５】
また本発明は、受信部は、同期情報検出部が同期情報を検出した後、前記同期情報検出部が検出した同期情報を含む伝送データをデータ処理部に与えることを特徴とする。
【００１６】
本発明に従えば、受信部は、同期情報検出部が同期情報を検出した後に、前記同期情報検出部が検出した同期情報を含む伝送データをデータ処理部に与える。したがって、リセット部によってデータ処理部が始動状態に戻される前に、データ処理部を初期状態に戻すきっかけとなった前記同期情報を含む伝送データが、データ処理部に与えられることが防止される。これによってデータ処理部は、リセット部によってデータ処理部が始動状態に戻されると、データ処理部を始動状態に戻すきっかけとなった前記同期情報を含む伝送データから再び予め定める処理を実行することができる。
【００１７】
また本発明は、前記伝送データは、パリティビットを含み、
前記エラー検出手段は、パリティチェックによってエラーを検出することを特徴とする。
【００１８】
本発明に従えば、エラー検出部は、伝送データに含まれるパリティビットを用いたパリティチェックによってエラーを検出する。パリティチェックでは、伝送データの一部の欠落、および伝送データの一部の変化などを検出することができ、伝送データのエラーを検出することができる。
【００１９】
また本発明は、前記伝送データは、チェックサム情報を含み、
前記エラー検出手段は、受信した伝送データのデータ量とチェックサム情報とに基づいて、エラーを検出することを特徴とする。
【００２０】
本発明に従えば、エラー検出部は、伝送データに含まれるチェックサム情報と、受信した伝送データのデータ量とを比較する。チェックサム情報と、受信した伝送データのエラー情報とを比較して、両者が一致しない場合には、伝送データの一部が欠落していること、および伝送データの一部の変化などを検出することができ、伝送データのエラーを検出することができる。
【００２１】
また本発明は、各伝送データは、１フレームの画像データを含み、
データ処理部は、出力する処理データを所定の記憶部に更新して記憶させることを特徴とする。
【００２２】
本発明に従えば、データ処理部は１フレームの画像データに予め定める処理を実行して得られる処理データを記憶部に更新して記憶させる。たとえば動画像を表示装置によって表示させるためには、記憶部に記憶する画像データを定期的に更新する、たとえば１秒間に２４回上書きしながら画像データを記憶部に記憶させる必要がある。したがって動画像を表示装置によって表示させるためには、伝送データの伝送レートをできるだけ大きくする必要がある。本発明では、伝送データの伝送レートを向上させることができるので、動画像を表示部に表示させる場合に、好適に用いることができる。
【発明の効果】
【００２３】
本発明によれば、データ処理部に与えられる、連続する伝送データのフレームの間隔を小さくすることができるので、伝送路を介して伝送データを伝送するクロック周波数を引き上げることがなく、伝送データの伝送レートを向上させることができる。これによって、前記クロック周波数を引き上げることがないので、本発明の情報処理装置を備える機器において、消費電力をできるだけ抑制して、伝送データの伝送レートを向上させることができる。
【００２４】
本発明によれば、伝送データの一部が欠落している場合に、連続する伝送データの一部が含まれてデータ処理部が予め定める処理を実行してしまうことが防止され、可及的に早くデータ処理部による処理を正常な状態に戻すことができる。
【００２５】
本発明によれば、データ処理部は、リセット部によってデータ処理部が始動状態に戻されると、データ処理部を始動状態に戻すきっかけとなった前記同期情報を含む伝送データから再び予め定める処理を実行することができる。
【００２６】
本発明によれば、伝送データの一部の欠落、および伝送データの一部の変化などを検出することができ、伝送データのエラーを検出することができる。
【００２７】
本発明によれば、記憶部に更新して記憶された画像データを表示装置に表示させることによって、動画像を表示させることができる。伝送データのエラーが検出され、同期情報が検出されると、データ処理部が始動状態に戻るので、画像の水平方向および水平方向の画素のずれて表示部に表示されることが防止され、利用者にとって違和感のない動画像を表示させることができる。
【発明を実施するための最良の形態】
【００２８】
図１は、本発明の実施の一形態の情報処理装置１を示すブロック図である。図１では、情報処理装置１とともに、情報処理装置１から出力される処理データを記憶する記憶部２を示している。図２は、情報処理装置１が受信する伝送データ３のデータ構造を示す図である。
【００２９】
情報処理装置１は、シフトレジスタ４と、エラー検出回路５と、同期情報検出回路６と、リセット発生回路７と、データ処理回路８とを含む。シフトレジスタ４は、受信部である。シフトレジスタ４は、レジスタ入力端子１１と、第１および第２レジスタ出力端子１２，１３とを有する。レジスタ入力端子１１は、予め定める伝送路に電気的に接続され、前記予め定める伝送路を介して、予め定める送信部からシリアル伝送される複数の伝送データ３を受信する。
【００３０】
各伝送データ３は、図２に示すようにＶＦ（Vertical Front）コード１４と、ＶＥ
（Vertical End）コード１５と、伝送データ本体１６とを含む。ＶＦコード１４は、フレームの先頭に設けられる通信の同期情報であって、フレームの先頭を表す。ＶＥコード１５は、フレームの末尾を表す。伝送データ本体１６は、本実施の形態では、１フレームの画像データを含む。伝送データ本体１６は、複数のラインデータ１７と、ＨＦ（Horizon Front）コード１８と、ＨＥ（Horizon End）コード１９とを有する。ラインデータ１７は、画像データをたとえば画像表示装置に表示させたときの水平方向の１ライン分の画像データである。前記水平方向は、水平走査方向である。ＶＦコード１４とＶＥコード１５に向かって、画像の上から下に向かうようにラインデータ１７が順番に並ぶ。
【００３１】
ＨＦコード１８は、ラインデータ１７の先頭を表し、伝送データの先頭となるラインデータ１７の先頭を除く各ラインデータ１７の先頭に配置される。またＨＥコード１９は、ラインデータ１７の末尾を表し、伝送データ３の末尾となるラインデータ１７の末尾を除く各ラインデータ１７の末尾に配置される。図２に示す伝送データ３は、５ライン分のラインデータ１７を含んでいる。各ラインデータ１７は、複数の画素データを含み、ＶＦコード１４およびＨＦコード１８からＶＥコード１５およびＨＥコード１９に向かって、画像の左から右に向かうように画素データが順番に並ぶ。
【００３２】
シフトレジスタ４は、予め定める伝送路を介してシリアル伝送される伝送データ３を、レジスタ入力端子１１から１ビットずつ順番に受信し、受信した伝送データ３をエラー検出回路５、同期情報検出回路６およびデータ処理回路８に与える。具体的にはシフトレジスタ４は、エラー検出回路５、同期情報検出回路６およびデータ処理回路８に、伝送データ３のビット列を、受信した順番で与える。シフトレジスタ４は、前述した伝送データ３をＶＦコード１４からＶＥコード１５に向かって順番に受信する。シフトレジスタ４は、伝送データ３のうち予め定めるビット数のデータを保持、つまり記憶することができる。
【００３３】
シフトレジスタ４は、伝送データ３が与えられると常に３２ビット分のデータを保持し、必要なタイミングで必要なデータ量だけエラー検出回路５、同期情報検出回路６、およびデータ処理回路８に伝送する。具体的には、たとえばＶＦコード１４のデータ量を３２ビットとすると、シフトレジスタ４は、伝送データ３に含まれる初めのＶＦコード１４を表す３２ビット分のデータを検出するまでは、エラー検出回路５、データ処理回路８に保持しているデータを伝送しないで、ＶＦコード１４を表す３２ビット分のデータ検出した後に、エラー検出回路５、およびデータ処理回路８に１６ビット分ずつデータを伝送する。
【００３４】
シフトレジスタ４は、第１および第２レジスタ出力端子１２，１３から、受信した伝送データ３を出力する。さらに詳細にはシフトレジスタ４は、第１レジスタ出力端子１２から予め定めるデータ量の伝送データ３のビット列（具体的には１６ビット）を出力し、予め定める時間Ｔ１遅れて、第２レジスタ出力端子１３から伝送データ３を出力する。
【００３５】
エラー検出回路５は、エラー検出部である。エラー検出回路５は、シフトレジスタ４の第１レジスタ出力端子１２と電気的に接続される。エラー検出回路５には、シフトレジスタ４から伝送データ３が与えられる。エラー検出回路５は、シフトレジスタ４から与えられる伝送データ３を入力し、伝送データ３のエラーを検出する。伝送データ３のエラーを検出する第１の方法として、エラー検出回路５は、伝送データ３のパリティチェックを行なう。たとえば前述した伝送データ３の各ラインデータ１７の末尾には、パリティビットが付加されている。予め定める送信部において、たとえばラインデータ１７のビット列に含まれるデータ「１」の数を計数し、このデータ「１」の個数が奇数個であればデータ「１」を識別情報のビット列に付加し、偶数個であれば識別情報のビット列にデータ「０」をパリティビットとして付加する。エラー検出回路５は、シフトレジスタ４から与えられる各ラインデータ１７のビット列に含まれるデータ「１」の数が、偶数であるのか奇数を判断して、前記パリティビットと比較することによって、両者が一致すれば伝送データ３にエラーは発生しておらず、両者が異なれば伝送データにエラーが発生していると判断することによって、伝送データ３のエラーを検出する。
【００３６】
伝送データ３のエラーを検出する第２の方法として、エラー検出回路５は、受信した伝送データ３に含まれるチェックサム情報と、受信した伝送データ３のデータ量とに基づいて、エラーを検出する。予め定める送信部において、たとえば伝送データ３のビット数を表すチェックサム情報を伝送データ３に付加し、エラー検出回路５は、入力された伝送データ３のビット数を計数し、予め定める送信部が伝送データ３に付加されたチェックサム情報とを比較することによって、両者が一致すれば伝送データ３にエラーは発生しておらず、両者が異なれば伝送データ３にエラーが発生していると判断することによって、伝送データ３のエラーを検出する。
【００３７】
伝送データ３のエラーを検出する第３の方法として、エラー検出回路５は、受信した伝送データ３に含まれるＶＦコード１４、ＨＦコード１８、ＨＥコード１９、およびＶＥコード１５の順番をチェックする。たとえば、エラー検出回路５にＨＦコード１８の次にＨＥコード１９またはＶＥコード１５が入力されない場合、ＨＥコード１９の次にＨＦコード１８が入力されない場合、またはＶＦコード１４の次にＨＥコード１９が入力されない場合には、伝送データ３にエラーが発生していると判断することによって、伝送データ３のエラーを検出する。エラー検出回路５では、前記３つの方法で、伝送データ３のエラーを検出し、いずれかの方法でエラーを検出すると、伝送データにエラーが発生していると判断する。これによって、伝送データ３のエラーを確実に検出することができる。
【００３８】
エラー検出回路５は、エラー情報出力端子２１を有し、このエラー情報出力端子２１からエラー信号を出力する。エラー検出回路５は、エラーが検出されないときには、エラー信号の信号レベルを低（Ｌ）レベルに維持し、エラーを検出するとエラー信号の信号レベルを高（Ｈ）レベルに維持する。またエラー検出回路５は、エラーを検出して、エラー信号を高（Ｈ）レベルに維持した状態で、後述する同期情報検出回路６から同期情報を検出したことを表す信号が与えられると、エラー信号を低（Ｌ）レベルに切り換えて保持する。
【００３９】
同期情報検出回路６は、同期情報検出部である。同期情報検回路６は、シフトレジスタ４の第１レジスタ出力端子１２と電気的に接続される。同期情報検出回路６には、シフトレジスタ４から伝送データ３が与えられる。同期情報検出回路６は、シフトレジスタ４から与えられる伝送データ３を入力し、伝送データ３に含まれる同期情報であるＶＦコード１４を検出する。同期情報検出回路６は、ＶＦコード１４と同じビット列のサンプルデータを保持しており、シフトレジスタ４から与えられるビット列と、前記保持しているサンプルデータのビット列とを比較することによってＶＦコード１４を検出する。ＶＦコード１４は、予め定めるデータ量を有する。前記予め定めるデータ量は、たとえば１６ビット以上、６４ビット未満に選ばれ、たとえば３２ビットに選ばれる。ＶＦコード１４のデータ量を前記１６ビット以上とし、ＶＦコード１４の前段に同期情報を除く伝送データには使用されないユニークコードを配置することによって、伝送データ３本体のビット列と、サンプルデータのビット列とが一致してしまうことが防止され、同期情報の検出の信頼性が向上される。たとえば、伝送データ３に「０ｘＦＦ」と「０ｘ００」のコードを設定することを禁止し、予め定めるデータ量を３２ビットとすると、ＶＦコード１４を「０ｘＦＦ０００００１」とすることで、いずれのタイミングによっても伝送データ３本体と同期情報は一致しない。またたとえば予め定めるデータ量を１６ビットとすると、ＶＦコード１４を「０ｘＦ００１」とし、予め定めるデータ量を６４ビットとすると、ＶＦコード１４を「０ｘＦＦＦＦ０００００００００００１」としてもよい。
【００４０】
またＶＦコード１４のデータ量を６４ビット未満とすることによって、同期情報のデータ量が多くなることが防止され、これによって伝送データ３のデータ量が多くなることが防止される。
【００４１】
また同期情報検出回路６は、伝送データ３に含まれるＨＦコード１８を検出する。同期情報検出回路６は、ＨＦコード１８と同じビット列のサンプルデータを保持しており、シフトレジスタ４から与えられるビット列と、前記保持しているサンプルデータのビット列とを比較することによってＨＦコード１８を検出する。ＨＦコード１８のビット列は、ＶＦコード１４のビット列と異なる。ＨＦコード１８は、予め定めるデータ量を有する。前記予め定めるデータ量は、たとえば１６ビット以上、６４ビット未満に選ばれ、たとえば３２ビットに選ばれる。ＨＦコード１８のデータ量を前記１６ビット以上とし、ＨＦコード１８の前段に同期情報を除く伝送データには使用されないユニークコードを配置することによって、伝送データ３本体のビット列と、サンプルデータのビット列とが一致してしまうことが防止され、同期情報の検出の信頼性が向上される。またＨＦコード１８のデータ量を６４ビット未満とすることによって、同期情報のデータ量が多くなることが防止され、伝送データ３のデータ量が多くなることが防止される。
【００４２】
同期情報検出回路６は、同期情報出力端子２２を有し、この同期情報出力端子２２から同期情報検出信号を出力する。同期情報検出回路６は、ＶＦコード１４が検出されないときは、同期情報検出信号を低（Ｌ）レベルに維持し、ＶＦコード１４を検出すると予め定める時間だけ同期情報検出信号を高（Ｈ）レベルに維持する。
【００４３】
水平カウンタは、ラインデータ１７に含まれるビットの数をカウントする。また垂直カウンタは、ラインデータ１７の数をカウントする。水平カウンタおよび垂直カウンタは、シフトレジスタ４内に設けられる。同期情報検出回路６が、ＶＦコード１４またはＨＦコード１８を検出すると、シフトレジスタ４が、水平イネーブル信号の信号レベルを低（Ｌ）レベルから高（Ｈ）レベルに切り換える。水平イネーブル信号の信号レベルが低（Ｌ）レベルから高（Ｈ）レベルに切り換わると、水平カウンタによるビットのカウントがスタートする。水平カウンタが予め定めるカウント数までカウントすると、シフトレジスタ４が、水平イネーブル信号の信号レベルを高（Ｈ）レベルから低（Ｌ）レベルに切り換える。
【００４４】
また同期情報検出回路６がＶＦコード１４を検出すると、シフトレジスタ４が、垂直イネーブル信号を低（Ｌ）レベルから高（Ｈ）レベルに切り換える。垂直イネーブル信号が低（Ｌ）レベルから高（Ｈ）レベルに切り換わると、垂直カウンタによるラインデータ１７のカウントがスタートする。垂直カウンタは、水平イネーブル信号が高（Ｈ）レベルから低（Ｌ）レベルに切り換わったときにカウントアップする。垂直カウンタが予め定めるカウント数までカウントすると、シフトレジスタ４が、垂直イネーブル信号の信号レベルを高（Ｈ）レベルから低（Ｌ）レベルに切り換える。
【００４５】
リセット発生回路７は、リセット部である。リセット発生回路７は、エラー検出回路５のエラー情報出力端子２１と、同期情報検出回路６の同期情報出力端子２２とに電気的に接続される。リセット発生回路７には、エラー検出回路５からエラー信号が与えられ、同期情報検出回路６から同期情報検出信号が与えられる。またリセット発生回路７は、リセット出力端子２３を有し、リセット出力端子２３からリセット信号を出力する。
【００４６】
リセット発生回路７は、エラー検出回路５によって伝送データ３のエラーが検出されているか否か、および同期情報検出回路６によって同期情報が検出されたか否かを判断する。リセット発生回路７は、前記エラー検出回路５によってエラーが検出されているか否を、エラー検出回路５から与えられるエラー信号の信号レベルに基づいて判断する。具体的にはリセット発生回路７は、エラー信号が低（Ｌ）レベルであれば、伝送データ３にエラーが発生していないと判断し、エラー信号が高（Ｈ）レベルであれば、伝送データ３にエラーが発生していると判断する。またリセット発生回路７は、前記同期情報検出回路６によって同期情報が検出されたか否かを、同期情報検出回路６から与えられる同期情報検出信号に基づいて判断する。具体的にはリセット発生回路７は、同期情報検出信号が低（Ｌ）レベルであれば、同期情報が検出されたと判断し、同期情報検出信号が高（Ｈ）レベルであれば同期情報が検出されていないと判断する。
【００４７】
リセット発生回路７は、エラー検出回路５によってエラーが検出されていないと判断した場合、リセット信号を低（Ｌ）レベルに維持し、エラー検出回路５によって伝送データ３のエラーが検出されていると判断し、かつ同期情報検出回路６によって同期情報が検出されたとき、予め定める時間、リセット信号を低（Ｌ）レベルから高（Ｈ）レベルに切り換える。前記リセット発生回路７が出力するリセット信号は、データ処理回路８に与えられる。
【００４８】
データ処理回路８は、データ処理部である。データ処理回路８は、たとえばマイクロコンピュータおよびデジタルシグナルプロセッサ（Digital Signal Processor：略称ＤＳＰ）などの処理回路によって実現される。データ処理回路８は、第１および第２データ入力端子２４，２５を有する。第１データ入力端子２４は、シフトレジスタ４の第２レジスタ出力端子１３と電気的に接続される。第２データ入力端子２５は、リセット発生回路７のリセット出力端子２３と電気的に続される。
【００４９】
データ処理回路８は、シフトレジスタ４から与えられる伝送データ３を第１データ入力端子２４から入力して、この伝送データ３に予め定める処理を実行する。データ処理回路８は、伝送データに予め定める処理を実行することによって、処理データを生成する。データ処理回路８は、処理データを生成すると、この処理データを出力して、記憶部２に記憶させる。前記予め定める処理は、伝送データ３に含まれる画像データを記憶部２に記憶させるための予め定めるデータ形式に変換する処理、画像を拡大して表示させるための拡大処理および画像を縮小して表示させるための縮小処理などを含む。前記拡大処理および縮小処理は、後述する制御部５１から制御指令が与えられることによって実行される。
【００５０】
またデータ処理回路８は、第２データ入力端子２５にリセット発生回路７から与えられるリセット信号が低（Ｌ）レベルから高（Ｈ）レベルに切り換わり、高（Ｈ）レベルのリセット信号が予め定める時間Ｔ２以上与えられると、伝送データ３に予め定める処理を実行している最中であっても、この予め定める処理を停止して、リセットされて始動状態に戻る。データ処理回路８は、初期状態に戻ると、再びシフトレジスタ４から与えられる伝送データに予め定める処理を実行する。前記予め定める時間Ｔ２は、たとえば情報処理装置１の内部クロックの１サイクル〜２サイクルに選ばれる。予め定める時間Ｔ２を前記範囲に選ぶことによって、ノイズの影響によって信号レベルが変化しても、不所望にデータ処理回路８がリセットされてしまうことが防止される。
【００５１】
前述した予め定める時間Ｔ１は、シフトレジスタ４から出力された伝送データ３に含まれるＶＦコード１４を同期情報検出回路６が検出し、この検出に基づいて、リセット発生回路７がリセット信号を高（Ｈ）レベルにして、データ処理回路８がリセットされるまでの時間よりも長く選ばれる。したがって、データ処理回路８が始動状態に戻される前に、データ処理回路８を初期状態に戻すきっかけとなった前記ＶＦコード１４を含む伝送データ３が、データ処理回路８に与えられることが防止される。これによってデータ処理回路８は、始動状態に戻されると、データ処理回路８を始動状態に戻すきっかけとなった前記ＶＦコード１４を含む伝送データ３から再び予め定める処理を実行することができる。
【００５２】
図３は、エラー検出回路５の動作処理を示すフローチャートである。シフトレジスタ４から伝送データ３の一部が与えられると、ステップａ０からステップａ１に移る。ステップａ１では、前述したエラー検出処理を開始し、エラー情報出力端子２１から出力するエラー信号の信号レベルを低（Ｌ）レベルにして、ステップａ２に移る。
【００５３】
次にステップａ２では、伝送データ３のエラーを検出したか否かを判断する。ステップａ２において伝送データ３のエラーを検出したと判断すると、ステップａ３に移る。ステップａ２において伝送データ３のエラーを検出したと判断すると、ステップａ２を繰り返す。
【００５４】
次にステップａ３では、エラー情報出力端子２１から出力するエラー信号の信号レベルを低（Ｌ）レベルから高（Ｈ）レベルに切り換えて、ステップａ４に移る。
【００５５】
次にステップａ４では、ＶＦコード１４が検出されたか否かを判断する。ステップａ４では、具体的には、同期情報検出回路６から与えられる同期情報検出信号の信号レベルが高（Ｈ）レベルであるか否かを判断し、前記同期情報検出信号の信号レベルが高（Ｈ）レベルであればＶＦコード１４が検出されたと判断する。ステップａ４においてＶＦコード１４が検出されたと判断すると、ステップａ５に移る。またステップａ４においてＶＦコード１４が検出されていないと判断すると、ステップａ４を繰り返す。
【００５６】
次にステップａ５では、エラー情報出力端子２１から出力するエラー信号の信号レベルを高（Ｈ）レベルから低（Ｌ）レベルに切り換えて、ステップａ２に移り、前述した処理を繰り返す。図３に示すフローチャートは、エラー検出回路５への電力の供給を停止することによって、終了させることができる。
【００５７】
図４は、同期情報検出回路６の動作処理を示すフローチャートである。シフトレジスタ４から伝送データ３が一部与えられると、ステップｂ０からステップｂ１に移る。ステップｂ１では、予め定めるサンプルデータと、シフトレジスタ４から与えられる伝送データ３のビット列とを比較することによる同期情報の検出を開始し、同期情報出力端子２２から出力する同期情報検出信号の信号レベルを低（Ｌ）レベルにして、ステップｂ２に移る。
【００５８】
次にステップｂ２では、同期情報であるＶＦコード１４を検出したか否かを判断する。ステップｂ２において、ＶＦコード１４を検出したと判断すると、ステップｂ３に移る。またステップｂ２において、ＶＦコード１４を検出していないと判断すると、ステップｂ２を繰り返す。
【００５９】
次にステップｂ３に移り、同期情報検出信号の信号レベルを予め定める時間低（Ｌ）レベルから高（Ｈ）レベルに切り換えて、ステップｂ２に移り、前述した処理を繰り返す。図４に示すフローチャートは、同期情報検出回路６への電力の供給を停止することによって、終了させることができる。
【００６０】
図５は、リセット発生回路７の動作処理を示すフローチャートである。リセット発生回路７に電力が供給されると、ステップｃ０からステップｃ１に移る。ステップｃ１では、リセット出力端子２３から出力するリセット信号の信号レベルを低（Ｌ）レベルにして、ステップｃ２に移る。
【００６１】
次にステップｃ２では、同期情報検出信号の信号レベルが高（Ｈ）レベルであるのか否かを判断する。言い換えれば、ステップｃ２では、同期情報を検出したか否かを判断する。ステップｃ２において、同期情報検出信号の信号レベルが高（Ｈ）レベルであると判断すると、ステップｃ３に移る。またステップｃ２において同期情報検出信号の信号レベルが高（Ｈ）レベルではないと判断すると、ステップｃ２を繰り返す。
【００６２】
次にステップｃ３では、エラー検出回路５から与えられるエラー検出信号の信号レベルが高（Ｈ）レベルであるのか否かを判断する。言い換えればステップｃ３では、伝送データ３にエラーが発生したか否かを判断する。ステップｃ３において、エラー検出信号の信号レベルが高（Ｈ）レベルであると判断すると、ステップｃ４に移る。またステップｃ３において、エラー検出信号の信号レベルが高（Ｈ）レベルではないと判断すると、ステップｃ３を繰り返す。
【００６３】
次にステップｃ４では、リセット出力端子２３から出力されるリセット信号を予め定める時間だけ低（Ｌ）レベルから高（Ｈ）レベルに切り換えて、ステップｃ２に移り、前述した処理を繰り返す。図５に示すフローチャートは、リセット発生回路７への電力の供給を停止することによって、終了させることができる。
【００６４】
前述した同期情報検出信号の信号レベルが高（Ｈ）レベルであるということは、すなわち、フレームの区切り（フレームとフレームの間）であることを意味し、この時点でリセット信号が低（Ｌ）レベルから高（Ｈ）レベルに切り換わることによって、リセット解除後に、シフトレジスタ４からデータ処理回路５に渡される伝送データを、フレームの最初の伝送データとすることができる。これによってエラーが発生した場合に、データ処理回路８は、次のフレームから正常に伝送データを処理することが可能となる。
【００６５】
図６は、データ処理回路８の動作処理を示すフローチャートである。ここでデータ処理回路８は、始動状態であるとする。シフトレジスタ４から伝送データ３の一部が与えられると、ステップｄ０からステップｄ１に移る。ステップｄ１では、第１データ入力端子２４から伝送データ３の入力を開始して、ステップｄ２に移る。
【００６６】
次にステップｄ２では、入力した伝送データ３に対して予め定める処理を開始して、ステップｄ３に移る。
【００６７】
次にステップｄ３では、リセット発生回路７から与えられるリセット信号の信号レベルが高（Ｈ）レベルであるのか否かを判断する。ステップｄ３において、リセット発生回路７から与えられるリセット信号の信号レベルが高（Ｈ）レベルであると判断すると、ステップｄ４に移る。
【００６８】
ステップｄ４では、データ処理回路８をリセットして、始動状態に戻して、ステップｄ３に移り、前述した処理を繰り返す。図６に示すフローチャートは、データ処理回路８への電力の供給を停止することによって、終了させることができる。
【００６９】
前述のステップｄ３において、リセット発生回路７から与えられるリセット信号の信号レベルが高（Ｈ）レベルではないと判断すると、ステップｄ５に移る。ステップｄ５では、伝送データ３に予め定める処理を実行して得られる処理データを出力し、この処理データを記憶部２に記憶させて、ステップｄ３に移る。図６に示すフローチャートは、データ処理回路６への電力の供給を停止することによって、終了させることができる。
【００７０】
図７および図８は、伝送データ３と情報処理装置１の内部信号との関係を表すタイミングチャートである。図７は、伝送データ３にエラーが発生していない場合について示し、図８は伝送データにエラーが発生している場合について示している。図７（１）および図８（１）は、シフトレジスタ４に入力される伝送データ３を表す。図７（２）および図８（２）は、水平イネーブル信号を表す。図７（３）および図８（３）は、水平カウンタのカウント状態を表す。図７（４）および図８（４）は、垂直イネーブル信号を表す。図７（５）および図８（５）は、垂直カウンタのカウント状態を表す。図７（６）および図８（６）は、エラー信号を表す。図７（７）および図８（７）は、リセット信号を表す。図７（７）および図８（７）は、データ処理回路８での処理の状態を表す。図７および図８において、横軸は時刻を表し、図７（２），図７（４），図７（６），図７（７），図８（２），図８（４），図８（６），図８（７）において縦軸は信号レベルを表す。
【００７１】
まず図７を参照して、伝送データ３にエラーが発生していない場合の、伝送データ３と情報処理装置１の内部信号との関係について説明する。始動状態において、水平イネーブル信号の信号レベルは低（Ｌ）レベルであり、水平カウンタのカウント数は「０」であり、垂直イネーブル信号の信号レベルは低（Ｌ）レベルであり、垂直カウンタのカウント数は「０」である。またエラー信号の信号レベルは低（Ｌ）レベルであり、リセット信号の信号レベルは低（Ｌ）レベルである。
【００７２】
時刻ｔ１で伝送データ３が情報処理装置１に与えられ、同期情報検出回路６によってＶＦコード１４が検出されると、時刻ｔ２において、水平イネーブル信号および垂直イネーブル信号の信号レベルが低（Ｌ）レベルから高（Ｈ）レベルに切り換わり、水平カウンタおよび垂直カウンタによるカウントが開始される。また時刻ｔ２でデータ処理回路８に伝送データ３が入力され、予め定める処理が開始される。
【００７３】
水平カウンタは、時刻ｔ２からカウントを開始して、たとえば伝送データ３を１ビットずつカウントする。水平カウンタは、ラインデータ１７のビット数をカウントし、予め定める数だけカウントすると、カウント数を「０」に戻す。水平カウンタのカウント数が「０」に戻る時刻ｔ３で、水平イネーブル信号の信号レベルが高（Ｈ）レベルから低（Ｌ）レベルに切り換わり、垂直カウンタがカウントアップされてカウント数が「１」となる。
【００７４】
同期情報検出回路６によってＨＦコード１８が検出されると、時刻ｔ４において、水平イネーブル信号が低（Ｌ）レベルから高（Ｈ）レベルに切り換わり、水平カウンタによるカウントが開始される。以後、同様な処理を繰り返す。垂直カウンタは、ラインデータ１７の数をカウントし、予め定める数だけカウントすると、時刻ｔ５で、カウント数を「０」に戻す。
【００７５】
１フレームの伝送データ３が入力され、この伝送データ３に続く伝送データ３が入力されるまでの予め定める時間Ｔ３は、たとえば０ミリ秒（ｍｓ）〜５０ミリ秒（ｍｓ）に選ばれる。
【００７６】
時刻ｔ６で再び伝送データ３が情報処理装置１に与えられ、同期情報検出回路６によってＶＦコード１４が検出されると、時刻ｔ７において、水平イネーブル信号および垂直イネーブル信号の信号レベルが低（Ｌ）レベルから高（Ｈ）レベルに切り換わり、水平カウンタおよび垂直カウンタによるカウントが開始される。時刻ｔ７では、データ処理回路８によって前に入力された伝送データ３に予め定める処理が実行されているが、伝送データのエラーが発生していないので、データ処理回路８が始動状態に戻されることがない。これによって次の伝送データ３を前の伝送データ３の処理が終了する前に、データ処理回路８に入力することができる。図７に示すタイミングチャートでは、伝送データ３にエラーが発生していないので、エラー信号およびリセット信号は、低（Ｌ）レベルに維持されている。
【００７７】
次に図８を参照して、伝送データ３にエラーが発生している場合の、伝送データ３と情報処理装置１の内部信号との関係について説明する。始動状態において、水平イネーブル信号の信号レベルは低（Ｌ）レベルであり、水平カウンタのカウント数は「０」であり、垂直イネーブル信号の信号レベルは低（Ｌ）レベルであり、垂直カウンタのカウント数は「０」である。またエラー信号の信号レベルは低（Ｌ）レベルであり、リセット信号の信号レベルは低（Ｌ）レベルである。伝送データ３にエラーが発生するまでの処理は、前述したエラーが発生していない場合の処理と同様であるので、その説明を省略する。
【００７８】
たとえば図８に示すように、ＶＦコード１４側から数えて４番目のラインデータ１７ａにデータの欠落であるドット欠けが発生し、このエラーが検出されると時刻ｔ１で、エラー検出信号の信号レベルが低（Ｌ）レベルから高（Ｈ）レベルに切り換わる。
【００７９】
エラーが検出された伝送データ３の次に情報処理装置１に与えられる伝送データ３に含まれるＶＦコード１４が検出されると、時刻ｔ２でエラー検出信号の信号レベルが高（Ｈ）レベルから低（Ｌ）レベルに切り換わり、時刻ｔ２でリセット信号の信号レベルが低（Ｌ）レベルから高（Ｈ）レベルに切り換わり、時刻ｔ３まで高（Ｈ）レベルが維持される。時刻ｔ３において、時刻ｔ３で処理中のエラーが検出された伝送データ３のデータ処理回路８での処理を停止して、データ処理回路８が始動状態に戻される。これによって、データ処理回路８に入力されている伝送データ３は、全て削除される。
【００８０】
以上のように情報処理装置１では、エラー検出回路５によって伝送データ３のエラーが検出された後、同期情報検出回路６によってＶＦコード１４を検出したとき、リセット発生回路７によってデータ処理回路８が始動状態に戻される。情報処理装置１は、伝送データ３にデータの欠落が生じた場合などの伝送データにエラーが発生した場合にのみ、データ処理回路８を始動状態に戻す。これによって、伝送データ３の一部が欠落するなどの伝送データ３のエラーが発生した場合であっても、連続する伝送データ３を含んでデータ処理回路８が予め定める処理を実行してしまうことが防止される。また通信の同期情報を、データ処理回路８を初期状態に戻すきっかけとして利用することによって、伝送データ３に特別な情報を付加しなくてもよいので、伝送データ３のデータ量が増加することが防止される。また伝送データにエラーが発生していない状態では、データ処理回路８が始動状態に戻されないので、従来の技術と比較して、連続する伝送データ３のフレームの間隔を小さくすることができる。これによって予め定める伝送路を介して伝送データ３を伝送するクロック周波数を引き上げることがなく、伝送データ３の伝送レートを向上させることができる。これによって、前記クロック周波数を引き上げることがないので、本発明の情報処理装置１を備える機器において、消費電力をできるだけ抑制して、かつ回路設計、実装面でより難易度を低減させた上で、伝送データ３の伝送レートを向上させることができる。また情報処理装置１では、エラーが検出された伝送データ３の次の伝送データ３に含まれるＶＦコード１４に基づいて、データ処理回路８が始動状態に戻されるので、可及的に早くデータ処理回路８による処理を正常な状態に戻すことができる。
【００８１】
図９は、情報処理装置１を有する携帯型無線通信装置５０の構成を示すブロック図である。携帯型無線通信装置５０は、たとえば携帯電話装置である。携帯型無線通信装置５０は、前述した情報処理装置１を含み、これに加えて制御部５１、撮像部５２、表示部５３、操作部５４、通信部５５、音声入力部５６、音声出力部５７およびメモリ５８を含む。情報処理装置１は、表示部５３に設けられる。情報処理装置１は、撮像部５２から制御部５１を介して伝送される画像データを含む伝送データ３を受信し、この伝送データ３に予め定める処理を実行して、処理データを生成して、表示部５３が有する記憶部２、具体的にはＶＲＡＭ（Video Random Access Memory）に生成した処理データを記憶させる。
【００８２】
制御部５１は、前述した中央演算処理装置（Central Processing Unit：略称ＣＰＵ）と、この中央演算処理装置によって実行される制御プログラムが記憶される記憶部とを含む。中央演算処理装置は、記憶部に記憶される制御プログラムを実行することによって、装置の各部、具体的には撮像部５２、表示部５３、操作部５４および通信部５５を制御する。前記制御プログラムには、たとえば電子メールを送受信するためのプログラムが含まれ、制御部５１は、通信部５５および無線基地局を介して電子メールを所定の通知先に送信し、また電子メールを受信することができる。制御部５１は、予め定める送信部である。
【００８３】
撮像部５２は、撮像装置であり、カメラ部と、画像処理部とを含む。カメラ部は、撮像レンズと、固体撮像素子である電荷結合素子（Charge Coupled Device：略称ＣＣＤ）イメージセンサ、および相補型モス（Contemporary Metal Oxide Semiconductor：略称ＣＭＯＳ）イメージセンサなどの固体撮像素子とを含む。またカメラ部は、たとえば赤色（Ｒ），緑色（Ｇ）および青色（Ｂ）の３色のカラーフィルタをさらに含む。カメラ部は、被写体で反射されて撮像レンズに入射した光を、前記カラーフィルタを通してＲ，Ｇ，Ｂの３色光にし、Ｒ，Ｇ，Ｂの３色光をそれぞれ前記固体撮像素子によって電気信号に変換する。
【００８４】
画像処理部は、画像増幅部、アナログ／デジタル（Analog／Digital：略称Ａ／Ｄ）変換部および信号処理部を含む。増幅部は、カメラ部から与えられるＲ，Ｇ，Ｂの３色光のそれぞれに対応したアナログで表される電気信号（以後、アナログ信号と記載する）を増幅し、Ａ／Ｄ変換部に与える。Ａ／Ｄ変換部は、増幅部で増幅されたＲ，Ｇ，Ｂに対応したアナログ信号をデジタル信号に変換し、画像データを生成して信号処理部に与える。信号処理部は、Ａ／Ｄ変換部から与えられる画像データに対して、画素の補間処理などの信号処理を行う。また信号処理部は、制御部５１から与えられる指令に基づいて、信号処理を施した画像データを制御部５１に与える。
【００８５】
表示部５３は、表示装置であり、記憶部２と、表示パネルと、表示制御部とを含む。表示パネルは、たとえば所定の表示内容をカラー表示可能であって、たとえば液晶表示パネルおよび有機エレクトロルミネッセンス(ElectroLuminecence：略称ＥＬ)パネルなどによって実現される。表示制御部は、たとえばマイクロコンピュータなどの処理回路によって実現され、記憶部２に記憶された画像データに基づいて、表示パネルに画像を表示させる。表示部５３は、制御部５１からの制御指令に基づいて、与えられた画像データを表示する。表示部５３に制御部５１から与えられる伝送データ３は、たとえば差動信号（Low
voltage Differential Signal：略称ＬＶＤＳ）を用いてシリアル伝送される。
【００８６】
操作部５４は、複数の操作キーを有する。操作者は、操作キーを操作することによって、情報および処理要求を入力することができる。前記情報は、たとえば電話番号情報および電子メールの文字情報およびなどを含む。また前記処理要求は、たとえば撮像部５２に撮像させる要求、所定の電話番号の相手先に発呼する要求、および電子メールを送信する要求などを含む。
【００８７】
通信部５５は、無線通信部５５Ａとアンテナ部５５Ｂとを含む。無線通信部５５Ａは、無線部と、通信制御部とを含む。無線部は、無線基地局からアンテナ部５５Ｂを介して取得した電波を受信して復調し、文字データ、画像データおよび音声データなどを取得する。無線部は、取得した文字データ、画像データおよび音声データなどを通信制御部に与える。また無線部は、通信制御部から送られてくる文字データ、画像データおよび音声データなどを変調して、電波としてアンテナ部５５Ｂを介して基地局に送信する。
【００８８】
通信制御部は、無線部が復調した文字データおよび画像データなどの受信データを制御部５１に送り、無線部が復調した音声データを音声出力部５７に送る。無線部および通信制御部を介して受信した相手先からの文字データおよび画像データなどの受信データは、制御部５１によってメモリ５８に保存される。また通信制御部は、制御部５１から与えられるメモリ５８に保存される文字データ、画像データなどの伝送データ、および音声入力部５６から入力される音声データを所定の通信プロトコルに基づいて無線部に送る。
【００８９】
アンテナ部５５Ｂは、基地局と無線通信を行うときに、音声データ、文字データおよび画像データなどを変調した電波を放出または取得する。音声入力部５６は、たとえばマイクロフォンによって実現され、音声データを入力する。音声出力部５７は、たとえばスピーカによって実現され、無線通信部５５から与えられる音声データに基づいて発音する。
【００９０】
利用者が操作部５４を操作してカメラ撮像モードを設定すると、制御部５１は撮像部５２を制御して画像データを受け取り、この画像データを含む伝送データ３を伝送して、情報処理装置１に与える。情報処理装置１が、伝送データ３を受信して、この伝送データ３に予め定める処理を実行して、処理データを生成し、この処理データを記憶部２に記憶させる。表示部５３の表示制御部が記憶部２に記憶された処理データ、具体的には画像データを表示パネルに表示させることによって、動画像を表示することができる。前述の情報処理装置１によって、伝送データ３のエラーが検出され、ＶＦコード１４が検出されると、データ処理回路８が始動状態に戻るので、画像の水平方向および垂直方向の画素がずれて表示部に表示されることが防止され、利用者にとって違和感のない動画像を表示させることができる。
【００９１】
たとえば操作部５４から、撮像部５２によって撮像された画像の一部を保存するためのシャッタ信号が与えられると、制御部５１はデータ処理回路８を制御して、データ処理回路８の処理を停止させる。これによって記憶部２に処理データが更新して記憶されることが防止され、表示パネルには、記憶部２に記憶された画像データを静止画として表示することができる。
【００９２】
本発明の実施の他の形態において、エラー検出回路５では、伝送データ３のエラーを検出することができる構成であればよく、特に伝送データ３の欠落および増加を検出する構成であれば、前述した構成に限らない。
【００９３】
前述した情報処理装置１は、制御部５１に設けられ、撮像部５２から伝送される伝送データを受信して、予め定める処理を実行して、処理データを生成し、この処理データを制御部５１に与える構成としてもよい。
【図面の簡単な説明】
【００９４】
【図１】本発明の実施の一形態の情報処理装置１を示すブロック図である。
【図２】情報処理装置１が受信する伝送データ３のデータ構造を示す図である。
【図３】エラー検出回路５の動作処理を示すフローチャートである。
【図４】同期情報検出回路６の動作処理を示すフローチャートである。
【図５】リセット発生回路７の動作処理を示すフローチャートである。
【図６】データ処理回路８の動作処理を示すフローチャートである。
【図７】伝送データ３と情報処理装置１の内部信号との関係を表すタイミングチャートである。
【図８】伝送データ３と情報処理装置１の内部信号との関係を表すタイミングチャートである。
【図９】情報処理装置１を有する携帯型無線通信装置５０の構成を示すブロック図である。
【符号の説明】
【００９５】
１  情報処理装置
３  伝送データ
４  シフトレジスタ
５  エラー検出回路
６  同期情報検出回路
７  リセット発生回路
８  データ処理回路
１４  ＶＦコード
【図１】
2005204083.tif 000003
【図２】
2005204083.tif 000004
【図３】
2005204083.tif 000005
【図４】
2005204083.tif 000006
【図５】
2005204083.tif 000007
【図６】
2005204083.tif 000008
【図７】
2005204083.tif 000009
【図８】
2005204083.tif 000010
【図９】
2005204083.tif 000011