(57)【要約】【課題】データレート比が１：１／１．００１とされるデータレートを互いに異にする二種のビット列データのいずれについての伝送にも共通に適用でき、その伝送を固定データレートを有したビット列データの送受によって行えるものとする。【解決手段】データレートをＸ／１．０００b/s （Ｘは正数）及びＸ／１．００１b/s とする二つのビット列データに基づく第１，第２のワード列データのいずれかが、そのワードレートに対応する書込クロックをもって書き込まれるとともに、第１，第２のワード列データに共通の読出クロックをもって読み出され、第１のＮビットワード列データ（Ｎは正整数）もしくは、所定のワード間隔をおいて識別データが挿入された第２のＮビットワード列データが得られるメモリ部２０を備え、第１もしくは第２のＮビットワード列データに基づくビット列データを送信する。【選択図】図１
2005204047.tif 000002
【特許請求の範囲】
【請求項１】
データレートをＸ／１．０００b/s （Ｘは正数）とする第１のビット列データに基づく第１のワード列データ及びデータレートをＸ／１．００１b/s とする第２のビット列データに基づく第２のワード列データのいずれかが、該いずれかについてのワードレートに対応する書込クロック信号をもって書き込まれるとともに、上記第１及び第２のワード列データの夫々に共通の読出クロック信号をもって読み出され、上記第１のワード列データに基づく第１のＮビットワード列データ（Ｎは正整数）、もしくは、上記第２のワード列データに基づき、所定のワード間隔をおいて識別データが挿入された第２のＮビットワード列データを送出するメモリ手段と、
該メモリ手段から得られる上記第１もしくは第２のＮビットワード列データ、あるいは、該第１もしくは第２のＮビットワード列データに基づいて得られる第３もしくは第４のワード列データに、パラレル／シリアル変換を施して、上記第１もしくは第２のＮビットワード列データあるいは上記第３もしくは第４のワード列データに基づく固定データレートを有した第３のビット列データを形成するパラレル／シリアル変換手段と、
該パラレル／シリアル変換手段から得られる上記第３のビット列データを伝送すべく送信する送信手段と、
を備えて構成されるデータ送信装置。
【請求項２】
上記メモリ手段が上記識別データを固定データとして格納しており、該識別データが、上記メモリ手段から上記第１のワード列データが読み出されて上記第１のＮビットワード列データが送出されるときには読み出されず、上記メモリ手段から上記第２のワード列データが読み出されて上記第２のＮビットワード列データが送出されるとき周期的に読み出されることを特徴とする請求項１記載のデータ送信装置。
【請求項３】
上記メモリ手段に上記第１及び第２のワード列データのいずれかが書き込まれるとき、上記書込クロック信号のＰ周期毎（Ｐは正整数）に上記メモリ手段における書込アドレスをリセットするための書込リセット信号を発生する書込リセット信号発生手段と、上記メモリ手段から上記第１のワード列データが読み出されるときには上記読出クロック信号のＰ周期毎に、また、上記メモリ手段から上記第２のワード列データが読み出されるときには上記読出クロック信号の（Ｐ＋１）×Ｑ周期毎（Ｑは正整数）に、上記メモリ手段における読出アドレスをリセットするための読出リセット信号を発生する読出リセット信号発生手段と、を備えることを特徴とする請求項２記載のデータ送信装置。
【請求項４】
Ｐが１０００に選定されるとともにＱが５に選定されることを特徴とする請求項３記載のデータ送信装置。
【請求項５】
上記メモリ手段から得られる上記第１もしくは第２のＮビットワード列データに、８ビット／１０ビット変換処理を施して、上記第３もしくは第４のワード列データを形成する８ビット／１０ビット変換手段を備えることを特徴とする請求項２記載のデータ送信装置。
【請求項６】
上記メモリ手段に上記第１及び第２のワード列データのいずれかが書き込まれるとき、上記書込クロック信号のＰ×４／５周期毎に上記メモリ手段における書込アドレスをリセットするための書込リセット信号を発生する書込リセット信号発生手段と、上記メモリ手段から上記第１のワード列データが読み出されるときには上記読出クロック信号の周波数の５／４倍の周波数を有したクロック信号のＰ周期毎に、また、上記メモリ手段から上記第２のワード列データが読み出されるときには上記読出クロック信号の周波数の５／４倍の周波数を有したクロック信号の（Ｐ＋１）×Ｑ周期毎に、上記メモリ手段における読出アドレスをリセットするための読出リセット信号を発生する読出リセット信号発生手段とを備えることを特徴とする請求項５記載のデータ送信装置。
【請求項７】
Ｐが１０００に選定されるとともにＱが５に選定されることを特徴とする請求項６記載のデータ送信装置。
【請求項８】
データレートをＸ／１．０００b/s （Ｘは正数）とする第１のビット列データに基づく第１のワード列データ及びデータレートをＸ／１．００１b/s とする第２のビット列データに基づく第２のワード列データのいずれかのｎ個（ｎは２以上の整数）が、上記いずれかについてのワードレートに対応する書込クロック信号をもって書き込まれるとともに、上記第１及び第２のワード列データの夫々に共通の読出クロック信号をもって読み出され、上記ｎ個の第１のワード列データに基づく第１のｎ×Ｎビットワード列データ（Ｎは正整数）、もしくは、上記ｎ個の第２のワード列データに基づき、所定のワード間隔をおいて識別データが挿入された第２のｎ×Ｎビットワード列データを送出するメモリ手段と、
該メモリ手段から得られる上記第１もしくは第２のｎ×Ｎビットワード列データ、あるいは、該第１もしくは第２のｎ×Ｎビットワード列データに基づいて得られる第３もしくは第４のワード列データに、パラレル／シリアル変換を施して、上記第１もしくは第２のＮビットワード列データあるいは上記第３もしくは第４のワード列データに基づく固定データレートを有した第３のビット列データを形成するパラレル／シリアル変換手段と、
該パラレル／シリアル変換手段から得られる上記第３のビット列データを伝送すべく送信する送信手段と、
を備えて構成されるデータ送信装置。
【請求項９】
上記メモリ手段が上記識別データを固定データとして格納しており、該識別データが、上記メモリ手段から上記第１のワード列データが読み出されて上記第１のｎ×Ｎビットワード列データが送出されるときには読み出されず、上記メモリ手段から上記第２のワード列データが読み出されて上記第２のｎ×Ｎビットワード列データが送出されるとき周期的に読み出されることを特徴とする請求項８記載のデータ送信装置。
【請求項１０】
上記メモリ手段に上記第１及び第２のワード列データのいずれかが書き込まれるとき、上記書込クロック信号のＰ周期毎（Ｐは正整数）に上記メモリ手段における書込アドレスをリセットするための書込リセット信号を発生する書込リセット信号発生手段と、上記メモリ手段から上記第１のワード列データが読み出されるときには上記読出クロック信号のＰ周期毎に、また、上記メモリ手段から上記第２のワード列データが読み出されるときには上記読出クロック信号の（Ｐ＋１）×Ｑ周期毎（Ｑは正整数）に、上記メモリ手段における読出アドレスをリセットするための読出リセット信号を発生する読出リセット信号発生手段と、を備えることを特徴とする請求項９記載のデータ送信装置。
【請求項１１】
Ｐが１０００に選定されるとともにＱが５に選定されることを特徴とする請求項１０記載のデータ送信装置。
【請求項１２】
上記メモリ手段から得られる上記第１もしくは第２のｎ×Ｎビットワード列データに、８ビット／１０ビット変換処理を施して、上記第３もしくは第４のワード列データを形成する８ビット／１０ビット変換手段を備えることを特徴とする請求項９記載のデータ送信装置。
【請求項１３】
上記メモリ手段に上記第１及び第２のワード列データのいずれかが書き込まれるとき、上記書込クロック信号のＰ×４／５周期毎に上記メモリ手段における書込アドレスをリセットするための書込リセット信号を発生する書込リセット信号発生手段と、上記メモリ手段から上記第１のワード列データが読み出されるときには上記読出クロック信号の周波数の５／４倍の周波数を有したクロック信号のＰ周期毎に、また、上記メモリ手段から上記第２のワード列データが読み出されるときには上記読出クロック信号の周波数の５／４倍の周波数を有したクロック信号の（Ｐ＋１）×Ｑ周期毎に、上記メモリ手段における読出アドレスをリセットするための読出リセット信号を発生する読出リセット信号発生手段とを備えることを特徴とする請求項１２記載のデータ送信装置。
【請求項１４】
Ｐが１０００に選定されるとともにＱが５に選定されることを特徴とする請求項１３記載のデータ送信装置。
【請求項１５】
固定データレートを有した第１のビット列データを受信する受信手段と、
該受信手段から得られる上記第１のビット列データにシリアル／パラレル変換を施して、第１のＮビットワード列データ（Ｎは正整数）あるいは第１のワード列データを形成するシリアル／パラレル変換手段と、
上記第１のＮビットワード列データ、あるいは、上記第１のワード列データに基づいて得られる第２のＮビットワード列データに含まれる識別データを検出する識別データ検出部と、
上記第１及び第２のＮビットワード列データのいずれかが、該いずれかのワードレートに対応する書込クロック信号をもって書き込まれるとともに、上記識別データ検出部により上記識別データが検出されないとき第１の読出クロック信号をもって、もしくは、上記識別データ検出部により上記識別データが検出されるとき上記第１の読出クロック信号の周波数の１／１．００１の周波数を有する第２の読出クロック信号をもって読み出されて、第２のワード列データもしくは第３のワード列データを送出するメモリ手段と、
該メモリ手段から得られる上記第２もしくは第３のワード列データにパラレル／シリアル変換を施して、データレートをＸ／１．０００b/s （Ｘは正数）もしくはＸ／１．００１b/s とする第２もしくは第３のビット列データを得るパラレル／シリアル変換手段と、
を備えて構成されるデータ受信装置。
【請求項１６】
上記メモリ手段に上記第１のＮビットワード列データが書き込まれる際に、上記識別データ検出部により上記識別データが検出されないときには、上記書込クロック信号のＰ周期毎（Ｐは正整数）に、また、上記識別データ検出部により上記識別データが検出されるときには、上記書込クロック信号の（Ｐ＋１）×Ｑ周期毎（Ｑは正整数）に、上記メモリ手段における書込アドレスをリセットするための書込リセット信号を発生する書込リセット信号発生手段と、上記メモリ手段から上記第２のワード列データが読み出されるときには上記第１の読出クロック信号のＰ周期毎に、また、上記メモリ手段から上記第３のワード列データが読み出されるときには上記第２の読出クロック信号のＰ周期毎に、上記メモリ手段における読出アドレスをリセットするための読出リセット信号を発生する読出リセット信号発生手段と、を備えることを特徴とする請求項１５記載のデータ受信装置。
【請求項１７】
Ｐが１０００に選定されるとともにＱが５に選定されることを特徴とする請求項１６記載のデータ受信装置。
【請求項１８】
上記シリアル／パラレル変換手段から得られる上記第１のワード列データに、１０ビット／８ビット変換処理を施して、上記第２のＮビットワード列データを形成する１０ビット／８ビット変換手段を備えることを特徴とする請求項１５記載のデータ受信装置。
【請求項１９】
上記メモリ手段に上記第２のＮビットワード列データが書き込まれる際に、上記識別データ検出部により上記識別データが検出されないときには、上記書込クロック信号の周波数の５／４倍の周波数を有するクロック信号のＰ周期毎に、また、上記識別データ検出部により上記識別データが検出されるときには、上記書込クロック信号の周波数の５／４倍の周波数を有するクロック信号の（Ｐ＋１）×Ｑ周期毎に、上記メモリ手段における書込アドレスをリセットするための書込リセット信号を発生する書込リセット信号発生手段と、上記メモリ手段から上記第２のワード列データが読み出されるときには上記１の読出クロック信号のＰ×４／５周期毎に、また、上記メモリ手段から上記第３のワード列データが読み出されるときには上記第２の読出クロック信号のＰ×４／５周期毎に、上記メモリ手段における読出アドレスをリセットするための読出リセット信号を発生する読出リセット信号発生手段と、を備えることを特徴とする請求項１８記載のデータ受信装置。
【請求項２０】
Ｐが１０００に選定されるとともにＱが５に選定されることを特徴とする請求項１９記載のデータ受信装置。
【請求項２１】
固定データレートを有する第１のビット列データを受信する受信手段と、
該受信手段から得られる上記ビット列データにシリアル／パラレル変換を施して、第１のｎ×Ｎビットワード列データ（ｎは２以上の整数、Ｎは正整数）あるいは第１のワード列データを形成するシリアル／パラレル変換手段と、
上記第１のｎ×Ｎビットワード列データ、あるいは、上記第１のワード列データに基づいて得られる第２のｎ×Ｎビットワード列データに含まれる識別データを検出する識別データ検出部と、
上記第１及び第２のｎ×Ｎビットワード列データのいずれかが、該いずれかのワードレートに対応する書込クロック信号をもって書き込まれるとともに、上記識別データ検出部により上記識別データが検出されないとき第１の読出クロック信号をもって、もしくは、上記識別データ検出部により上記識別データが検出されるとき上記第１の読出クロック信号の周波数の１／１．００１の周波数を有する第２の読出クロック信号をもって読み出されて、ｎ個の第２のワード列データもしくはｎ個の第３のワード列データを送出するメモリ手段と、
該メモリ手段から得られる上記ｎ個の第２もしくは第３のワード列データの夫々にパラレル／シリアル変換を施して、各々がデータレートをＸ／１．０００b/s （Ｘは正数）もしくはＸ／１．００１b/s とするｎ個の第２もしくは第３のビット列データを得るパラレル／シリアル変換手段と、
を備えて構成されるデータ受信装置。
【請求項２２】
上記メモリ手段に上記第１のｎ×Ｎビットワード列データが書き込まれる際に、上記識別データ検出部により上記識別データが検出されないときには、上記書込クロック信号のＰ周期毎（Ｐは正整数）に、また、上記識別データ検出部により上記識別データが検出されるときには、上記書込クロック信号の（Ｐ＋１）×Ｑ周期毎（Ｑは正整数）に、上記メモリ手段における書込アドレスをリセットするための書込リセット信号を発生する書込リセット信号発生手段と、上記メモリ手段から上記第２のワード列データが読み出されるときには上記第１の読出クロック信号のＰ周期毎に、また、上記メモリ手段から上記第３のワード列データが読み出されるときには上記第２の読出クロック信号のＰ周期毎に、上記メモリ手段における読出アドレスをリセットするための読出リセット信号を発生する読出リセット信号発生手段と、を備えることを特徴とする請求項２１記載のデータ受信装置。
【請求項２３】
Ｐが１０００に選定されるとともにＱが５に選定されることを特徴とする請求項２２記載のデータ受信装置。
【請求項２４】
上記シリアル／パラレル変換手段から得られる上記第１のワード列データに、１０ビット／８ビット変換処理を施して、上記第２のｎ×Ｎビットワード列データを形成する１０ビット／８ビット変換手段を備えることを特徴とする請求項２１記載のデータ受信装置。
【請求項２５】
上記メモリ手段に上記第２のｎ×Ｎビットワード列データが書き込まれる際に、上記識別データ検出部により上記識別データが検出されないときには、上記書込クロック信号の周波数の５／４倍の周波数を有するクロック信号のＰ周期毎に、また、上記識別データ検出部により上記識別データが検出されるときには、上記書込クロック信号の周波数の５／４倍の周波数を有するクロック信号の（Ｐ＋１）×Ｑ周期毎に、上記メモリ手段における書込アドレスをリセットするための書込リセット信号を発生する書込リセット信号発生手段と、上記メモリ手段から上記第２のワード列データが読み出されるときには上記１の読出クロック信号のＰ×４／５周期毎に、また、上記メモリ手段から上記第３のワード列データが読み出されるときには上記第２の読出クロック信号のＰ×４／５周期毎に、上記メモリ手段における読出アドレスをリセットするための読出リセット信号を発生する読出リセット信号発生手段と、を備えることを特徴とする請求項２４記載のデータ受信装置。
【請求項２６】
Ｐが１０００に選定されるとともにＱが５に選定されることを特徴とする請求項２５記載のデータ受信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願の特許請求の範囲に記載された発明は、映像信号情報をあらわすビット列データについての規格に準拠した伝送を行うに際して用いられる、ビット列データを送信するデータ送信装置及びそのデータ送信装置により送信されたビット列データを受信するデータ受信装置に関する。
【背景技術】
【０００２】
映像信号の分野においては、伝達情報の多様化及び再生画像の高品質化等を実現する観点から、ディジタル化が図られており、例えば、映像信号情報をあらわすディジタルデータにより形成されるディジタル映像信号を扱う高精細度テレビジョン（High Definition Television : HDTV)システム等が提案されている。ＨＤＴＶシステムのもとにおけるディジタル映像信号（以下、ＨＤ信号という）は、所定のデータフォーマットに従ったワード列データとして形成され、Ｙ，ＰB ／ＰR 形式のものと、Ｇ，Ｂ，Ｒ形式のものとがある。Ｙ，ＰB ／ＰR 形式の場合、Ｙは輝度信号成分を意味し、ＰB ／ＰR は色差信号成分を意味する。また、Ｇ，Ｂ，Ｒ形式の場合、Ｇ，Ｂ及びＲは、夫々、緑色原色信号成分、青色原色信号成分及び赤色原色信号成分を意味する。
【０００３】
このようなＨＤ信号が、例えば、同軸ケーブル，オプティカル・フィバー等で形成されるデータ伝送路を通じて伝送されるに際しては、データ伝送路の構造が簡略されることからして、ＨＤ信号がワード列データからビット列データ（シリアルディジタル映像信号）に変換されて伝送されるシリアル伝送が望まれることになる。そして、ＨＤ信号のシリアル伝送に関しては、米国のＳＭＰＴＥ (Society of Motion Picture and Television Engineers：動画及びテレビジョン技術者協会）による規格化がなされており、ＳＭＰＴＥによって制定された規格である SMPTE 292M による HD SDI (High Definition Serial Dig-ital Interface) に準拠した伝送が行われる（非特許文献１参照。）。
【０００４】
HD SDI に準拠した伝送にあっては、同軸ケーブル，オプティカル・フィバー等で形成されるデータ伝送を通じて伝送されるビット列データであるシリアルディジタル映像信号が、そのデータレートを１．４８５／１．０００Ｇb/s 及び１．４８５／１．００１Ｇb/s とするものとされることが定められている。即ち、 HD SDI に準拠したシリアルディジタル映像信号の伝送にあたっては、シリアルディジタル映像信号は、データレートを１．４８５／１．０００Ｇb/s とするもの及びデータレートを１．４８５／１．００１Ｇb/s とするもののいずれかとされるのである。データレートを１．４８５／１．０００Ｇb/s とするシリアルディジタル映像信号と、データレートを１．４８５／１．００１Ｇb/s とするシリアルディジタル映像信号とは、当然のことながら、データレート比を１：１／１．００１とするものであり、両者間には１．４８５／１．００１Ｍb/s だけのデータレートの差がある。
【非特許文献１】SMPTE STANDARD  SMPTE 292M-1998, for Televisio− Bit-Serial Digital Interface for High-Definition Television Systems
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述のように、 HD SDI に準拠した伝送に供されるシリアルディジタル映像信号は、データレートを１．４８５／１．０００Ｇb/s とするもの及びデータレートを１．４８５／１．００１Ｇb/s とするもののいずれかとされるが、両者はデータレート比を１：１／１．００１とするものであり、両者間には１．４８５／１．００１Ｍb/s だけのデータレートの差があるので、夫々の伝送にあたり共通のデータ伝送路をもって対処しようとすると、技術面での難度が極めて高いことになってしまう。
【０００６】
特に、 HD SDI に準拠したシリアルディジタル映像信号の伝送に、オプティカル・ファイバーによって形成されるデータ伝送路を用いることとして、シリアルディジタル映像信号を光信号に変換して伝送する場合，HD SDIに準拠したシリアルディジタル映像信号の伝送にあたり、複数のシリアルディジタル映像信号を多重し、さらに高いデータレートを有するものとして伝送する場合等においては、データレートを１．４８５／１．０００Ｇb/s とするシリアルディジタル映像信号及びデータレートを１．４８５／１．００１Ｇb/s とするシリアルディジタル映像信号の両者に対応できる伝送システムを構築することは、技術的な困難を伴うことになる。さらに、技術的な困難が克服され、斯かる伝送システムを得ることができるとしても、それに要されるコストの面、さらには、伝送動作の安定度の面において問題を生じることになる虞が大である。
【０００７】
斯かる点に鑑み、本願の特許請求の範囲に記載された発明は、例えば、 HD SDI に準拠した伝送に供されるデータレートを１．４８５／１．０００Ｇb/s とするシリアルディジタル映像信号と、データレートを１．４８５／１．００１Ｇb/s とするシリアルディジタル映像信号とのような、データレート比が１：１／１．００１とされるデータレートを互いに異にする二種のビット列データ、あるいは、それらに基づく二種のワード列データのいずれについての伝送にも共通に適用することができる、固定データレートを有したビット列データの送信を行うデータ送信装置、及び、そのデータ送信装置により送信される固定データレートを有したビット列データの受信を行うデータ受信装置を提供する。
【課題を解決するための手段】
【０００８】
本願の特許請求の範囲における請求項１から請求項７までのいずれかに記載された発明に係るデータ送信装置は、データレートをＸ／１．０００ｂ/s（Ｘは正数。以下において同様。）とする第１のビット列データに基づく第１のワード列データ及びデータレートをＸ／１．００１b/s とする第２のビット列データに基づく第２のワード列データのいずれかが、それについてのワードレートに対応する書込クロック信号をもって書き込まれるとともに、第１及び第２のワード列データの夫々に共通の読出クロック信号をもって読み出され、第１のワード列データに基づく第１のＮビットワード列データ（Ｎは正整数。以下において同様。）、もしくは、第２のワード列データに基づき、所定のワード間隔をおいて識別データが挿入された第２のＮビットワード列データを送出するメモリ手段と、メモリ手段から得られる第１もしくは第２のＮビットワード列データ、あるいは、第１もしくは第２のＮビットワード列データに基づいて得られる第３もしくは第４のワード列データに、パラレル／シリアル変換（以下、Ｐ／Ｓ変換という。）を施して、第１もしくは第２のＮビットワード列データあるいは第３もしくは第４のワード列データに基づく固定データレートを有した第３のビット列データを形成するＰ／Ｓ変換手段と、Ｐ／Ｓ変換手段から得られる第３のビット列データを伝送すべく送信する送信手段と、を備えて構成される。
【０００９】
このような本願の特許請求の範囲における請求項１から請求項７までのいずれかに記載された発明に係るデータ送信装置にあっては、データレート比を１：１／１．００１とする第１及び第２のビット列データに夫々基づく第１及び第２のワード列データのいずれかが、メモリ手段を通じて、第１のワード列データに基づく第１のＮビットワード列データもしくは第２のワード列データに基づく第２のＮビットワード列データに変換される。その際、第２のＮビットワード列データは、所定のワード間隔をおいて識別データが挿入されたものとされる。そして、さらに、第１もしくは第２のＮビットワード列データ、あるいは、第１もしくは第２のＮビットワード列データに基づく、例えば、それに８ビット／１０ビット（以下、８Ｂ／１０Ｂという。）変換処理が施されて得られる第１もしくは第２のワード列データが、固定データレートを有した第３のビット列データに変換されて送信される。
【００１０】
本願の特許請求の範囲における請求項８から請求項１４までのいずれかに記載された発明に係るデータ送信装置は、データレートをＸ／１．０００b/s とする第１のビット列データに基づく第１のワード列データ及びデータレートをＸ／１．００１b/s とする第２のビット列データに基づく第２のワード列データのいずれかのｎ個（ｎは２以上の整数。以下において同様。）が、そのいずれかについてのワードレートに対応する書込クロック信号をもって書き込まれるとともに、第１及び第２のワード列データの夫々に共通の読出クロック信号をもって読み出され、ｎ個の第１のワード列データに基づく第１のｎ×Ｎビットワード列データ、もしくは、ｎ個の第２のワード列データに基づき、所定のワード間隔をおいて識別データが挿入された第２のｎ×Ｎビットワード列データを送出するメモリ手段と、メモリ手段から得られる第１もしくは第２のｎ×Ｎビットワード列データ、あるいは、第１もしくは第２のｎ×Ｎビットワード列データに基づいて得られる第３もしくは第４のワード列データに、Ｐ／Ｓ変換を施して、第１もしくは第２のＮビットワード列データあるいは第３もしくは第４のワード列データに基づく固定データレートを有した第３のビット列データを形成するＰ／Ｓ変換手段と、Ｐ／Ｓ変換手段から得られる第３のビット列データを伝送すべく送信する送信手段と、を備えて構成される。
【００１１】
このような本願の特許請求の範囲における請求項８から請求項１４までのいずれかに記載された発明に係るデータ送信装置にあっては、データレート比を１：１／１．００１とする第１及び第２のビット列データに夫々基づく第１及び第２のワード列データのいずれかのｎ個、即ち、複数個が、メモリ手段を通じて、ｎ個の第１のワード列データに基づく１個の第１のｎ×Ｎビットワード列データもしくはｎ個の第２のワード列データに基づく１個の第２のｎ×Ｎビットワード列データに変換される。その際、第２のｎ×Ｎビットワード列データは、所定のワード間隔をおいて識別データが挿入されたものとされる。そして、さらに、第１もしくは第２のｎ×Ｎビットワード列データ、あるいは、第１もしくは第２のｎ×Ｎビットワード列データに基づく、例えば、それに８ビット／１０ビット（以下、８Ｂ／１０Ｂという。）変換処理が施されて得られる第１もしくは第２のワード列データが、固定データレートを有した第３のビット列データに変換されて送信される。
【００１２】
また、本願の特許請求の範囲における請求項１５から請求項２０までのいずれかに記載された発明に係るデータ受信装置は、固定データレートを有した第１のビット列データを受信する受信手段と、受信手段から得られる第１のビット列データにシリアル／パラレル変換（以下、Ｓ／Ｐ変換という。）を施して、第１のＮビットワード列データあるいは第１のワード列データを形成するＳ／Ｐ変換手段と、第１のＮビットワード列データ、あるいは、第１のワード列データに基づいて得られる第２のＮビットワード列データに含まれる識別データを検出する識別データ検出部と、第１及び第２のＮビットワード列データのいずれかが、そのワードレートに対応する書込クロック信号をもって書き込まれるとともに、識別データ検出部により識別データが検出されないとき第１の読出クロック信号をもって、もしくは、識別データ検出部により識別データが検出されるとき第１の読出クロック信号の周波数の１／１．００１の周波数を有する第２の読出クロック信号をもって読み出されて、第２のワード列データもしくは第３のワード列データを送出するメモリ手段と、メモリ手段から得られる第２もしくは第３のワード列データにＰ／Ｓ変換を施して、データレートをＸ／１．０００b/s もしくはＸ／１．００１b/s とする第２もしくは第３のビット列データを得るＰ／Ｓ変換手段と、を備えて構成される。
【００１３】
このような本願の特許請求の範囲における請求項１５から請求項２０までのいずれかに記載された発明に係るデータ受信装置にあっては、受信された固定データレートを有する第１のビット列データが、その内容に応じて、第１のＮビットワード列データ、あるいは、例えば、第１のワード列データへの変換及び１０ビット／８ビット（１０Ｂ／８Ｂという。）変換処理が施されて得られる第２のＮビットワード列データに変換され、識別データ検出部において、第１あるいは第２のＮビットワード列データが識別データを含むものである場合に、その識別データが検出される。さらに、第１あるいは第２のＮビットワード列データが、識別データの検出状態に応じた制御が行われるメモリ手段を通じて、いずれも識別データを含まない第２もしくは第３のワード列データに変換される。そして、メモリ手段から得られる第２もしくは第３のワード列データに基づき、データレート比を１：１／１．００１とする第２及び第３のビット列データのいずれかが再生される。
【００１４】
本願の特許請求の範囲における請求項２１から請求項２６までのいずれかに記載された発明に係るデータ受信装置は、固定データレートを有した第１のビット列データを受信する受信手段と、受信手段から得られる第１のビット列データにＳ／Ｐ変換を施して、第１のｎ×Ｎビットワード列データあるいは第１のワード列データを形成するＳ／Ｐ変換手段と、第１のｎ×Ｎビットワード列データ、あるいは、第１のワード列データに基づいて得られる第２のｎ×Ｎビットワード列データに含まれる識別データを検出する識別データ検出部と、第１及び第２のｎ×Ｎビットワード列データのいずれかが、そのワードレートに対応する書込クロック信号をもって書き込まれるとともに、識別データ検出部により識別データが検出されないとき第１の読出クロック信号をもって、もしくは、識別データ検出部により識別データが検出されるとき第１の読出クロック信号の周波数の１／１．００１の周波数を有する第２の読出クロック信号をもって読み出されて、ｎ個の第２のワード列データもしくはｎ個の第３のワード列データを送出するメモリ手段と、メモリ手段から得られるｎ個の第２もしくは第３のワード列データの夫々にＰ／Ｓ変換を施して、各々がデータレートをＸ／１．０００b/s もしくはＸ／１．００１b/s とするｎ個の第２もしくは第３のビット列データを得るＰ／Ｓ変換手段と、を備えて構成される。
【００１５】
このような本願の特許請求の範囲における請求項２１から請求項２６までのいずれかに記載された発明に係るデータ受信装置にあっては、受信された固定データレートを有する第１のビット列データが、その内容に応じて、第１のｎ×Ｎビットワード列データ、あるいは、例えば、第１のワード列データへの変換及び１０ビット／８ビット変換処理が施されて得られる第２のｎ×Ｎビットワード列データに変換され、識別データ検出部において、第１あるいは第２のｎ×Ｎビットワード列データが識別データを含むものである場合に、その識別データが検出される。さらに、第１あるいは第２のｎ×Ｎビットワード列データが、識別データの検出状態に応じた制御が行われるメモリ手段を通じて、いずれも識別データを含まないｎ個の第２もしくは第３のワード列データに変換される。そして、メモリ手段から得られるｎ個の第２もしくは第３のワード列データに基づき、データレート比を１：１／１．００１とする第２及び第３のビット列データのいずれかのｎ個が再生される。
【発明の効果】
【００１６】
上述の本願の特許請求の範囲における請求項１から請求項７までのいずれかに記載された発明に係るデータ送信装置によれば、データレートをＸ／１．０００b/s とする第１のビット列データに基づく第１のワード列データ及びデータレートをＸ／１．００１b/s とする第２のビット列データに基づく第２のワード列データのいずれについても、それを固定データレートを有した第３のビット列データに変換して送信することができる。従って、本願の特許請求の範囲における請求項１から請求項７までのいずれかに記載された発明に係るデータ送信装置は、例えば、 HD SDI に準拠した伝送に供されるデータレートを１．４８５／１．０００Ｇb/s とするシリアルディジタル映像信号と、データレートを１．４８５／１．００１Ｇb/s とするシリアルディジタル映像信号とのような、データレート比が１：１／１．００１とされるデータレートを互いに異にする二種のビット列データ、あるいは、それらに基づく二種のワード列データのいずれについての伝送にも、共通に適用することができるものとなる。
【００１７】
上述の本願の特許請求の範囲における請求項８から請求項１４までのいずれかに記載された発明に係るデータ送信装置によれば、データレートをＸ／１．０００b/s とする第１のビット列データに基づく第１のワード列データのｎ個、及び、データレートをＸ／１．００１b/s とする第２のビット列データに基づく第２のワード列データのｎ個のいずれについても、それらを固定データレートを有した１個の第３のビット列データに変換して送信することができる。従って、本願の特許請求の範囲における請求項８から請求項１４までのいずれかに記載された発明に係るデータ送信装置は、例えば、 HD SDI に準拠した伝送に供されるデータレートを１．４８５／１．０００Ｇb/s とするシリアルディジタル映像信号と、データレートを１．４８５／１．００１Ｇb/s とするシリアルディジタル映像信号とのような、データレート比が１：１／１．００１とされるデータレートを互いに異にする二種のビット列データ、あるいは、それらに基づく二種のワード列データのいずれかのｎ個についての多重伝送にあたり、いずれの場合にも共通に適用することができるものとなる。
【００１８】
また、上述の本願の特許請求の範囲における請求項１５から請求項２０までのいずれかに記載された発明に係るデータ受信装置によれば、例えば、固定データレートを有した第１のビット列データを受信し、受信されたビット列データの内容に応じて、データレートをＸ／１．０００b/s もしくはＸ／１．００１b/s とする第２もしくは第３のビット列データのｎ個、即ち、複数個を再生することができる。従って、本願の特許請求の範囲における請求項１５から請求項２０までのいずれかに記載された発明に係るデータ受信装置は、例えば、本願の特許請求の範囲における請求項１から請求項８までのいずれかに記載された発明に係るデータ送信装置により送信された、データレートをＸ／１．０００b/s とする第１のビット列データに基づく第１のワード列データ、及び、データレートをＸ／１．００１b/s とする第２のビット列データに基づく第２のワード列データのいずれかに基づく固定データレートを有した第３のビット列データを受信して、データレートをＸ／１．０００b/s とする第１のビット列データもしくはデータレートをＸ／１．００１b/s とする第２のビット列データを得る動作を、確実に行うものとされる。
【００１９】
さらに、上述の本願の特許請求の範囲における請求項２１から請求項２６までのいずれかに記載された発明に係るデータ受信装置によれば、例えば、固定データレートを有した第１のビット列データを受信し、受信されたビット列データの内容に応じて、データレートをＸ／１．０００b/s もしくはＸ／１．００１b/s とする第２もしくは第３のビット列データの複数個を再生することができる。従って、本願の特許請求の範囲における請求項２１から請求項２６までのいずれかに記載された発明に係るデータ受信装置は、例えば、本願の特許請求の範囲における請求項８から請求項１４までのいずれかに記載された発明に係るデータ送信装置により送信された、データレートをＸ／１．０００b/s とする第１のビット列データに基づく第１のワード列データ、及び、データレートをＸ／１．００１b/s とする第２のビット列データに基づく第２のワード列データのいずれかのｎ個に基づく固定データレートを有した第３のビット列データを受信して、データレートをＸ／１．０００b/s とする第１のビット列データのｎ個もしくはデータレートをＸ／１．００１b/s とする第２のビット列データのｎ個を得る動作を、確実に行うものとされる。
【発明を実施するための最良の形態】
【００２０】
本願の特許請求の範囲に記載された発明を実施するための最良の形態は、以下に述べられる実施例をもって説明される。
【実施例１】
【００２１】
図１は、本願の特許請求の範囲における請求項１から請求項７までのいずれかに記載された発明に係るデータ送信装置の一例を示す。
【００２２】
図１に示される例にあっては、一方がデータレートをＸ／１．０００b/s として他方がデータレートをＸ／１．００１b/s とし、従って、データレート比を１：１／１．００１とする二つのビット列データである、データレートを１．４８５／１．０００Ｇb/s とする HD SDI に準拠した伝送に供されるシリアルディジタル映像信号ＤＳＡ、及び、データレートを１．４８５／１．００１Ｇb/s とする HD SDI に準拠した伝送に供されるシリアルディジタル映像信号ＤＳＢのいずれかが、入力端子１１を通じてＳ／Ｐ変換部１２に供給される。これらのシリアルディジタル映像信号ＤＳＡ及びＤＳＢは、データレートを夫々Ｘ／１．０００b/s 及びＸ／１．００１b/s とするものであって、そのうちのＸが１．４８５×１０9 に選定された場合のものである。
【００２３】
Ｓ／Ｐ変換部１２においては、シリアルディジタル映像信号ＤＳＡもしくはＤＳＢが、それにＳ／Ｐ変換処理が施されて２０ビットワード列データＤＰに変換される。Ｓ／Ｐ変換部１２は、２０ビットワード列データＤＰのみならず、一般的にはＮビットワード列データとしてあらわされるワード列データを形成するものとされ、２０ビットワード列データＤＰは、Ｎビットワード列データのうちのＮが２０に選定されて得られる一例である。そして、２０ビットワード列データＤＰのワードレートは、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＡが供給されるとき、１．４８５／（１．０００×２０）＝７４．２５／１．０００ＭB/s とされ、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＢが供給されるとき、１．４８５／（１．００１×２０）＝７４．２５／１．００１ＭB/s とされる。また、Ｓ／Ｐ変換部１２においては、シリアルディジタル映像信号ＤＳＡもしくはＤＳＢについてのデータレート（ビットレート）に対応したビットクロック信号ＣＫＳが再生されるとともに、２０ビットワード列データＤＰのワードレートに対応したワードクロック信号ＣＫＰも得られる。
【００２４】
Ｓ／Ｐ変換部１２において再生されるビットクロック信号ＣＫＳは、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＡが供給されるとき、周波数を１．４８５／１．０００ＧHzとし、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＢが供給されるとき、周波数を１．４８５／１．００１ＧHzとする。そして、Ｓ／Ｐ変換部１２から得られるビットクロック信号ＣＫＳは、選択制御信号形成部１３に供給される。
【００２５】
選択制御信号形成部１３には、必要に応じて外部制御信号ＳＸも供給される。そして、選択制御信号形成部１３は、ビットクロック信号ＣＫＳもしくは外部制御信号ＳＸに応じて、ビットクロック信号ＣＫＳの周波数が１．４８５／１．０００ＧHzとされるＳ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＡが供給される状態、及び、ビットクロック信号ＣＫＳの周波数が１．４８５／１．００１ＧHzとされるＳ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＢが供給される状態の夫々に、個別に応じたものとされる選択制御信号ＳＣを送出する。
【００２６】
一方、Ｓ／Ｐ変換部１２において得られるワードクロック信号ＣＫＰは、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＡが供給される状態のとき、周波数を７４．２５／１．０００ＭHzとし、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＢが供給される状態のとき、周波数を７４．２５／１．００１ＭHzとする。そして、Ｓ／Ｐ変換部１２から得られるワードクロック信号ＣＫＰは、カウンタ部１４に供給される。カウンタ部１４は、ワードクロック信号ＣＫＰを順次カウントし、８００カウント毎にカウント出力信号ＣＣＷを発生する。従って、カウント出力信号ＣＣＷは、その周波数を、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＡが供給される状態のもとで７４．２５／（１．０００×８００）ＭHz＝９２．８１２５／１．０００ＫHzとし、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＢが供給される状態のもとで７４．２５／（１．００１×８００）ＭHz＝９２．８１２５／１．００１ＫHzとするものとされる。
【００２７】
また、図１に示される例にあっては、位相比較部１５から得られる比較出力信号ＣＰＨによる制御を受ける電圧制御発信器（以下、ＶＣＯという。）１６が備えられており、ＶＣＯ１６は、周波数を９２．８１２５ＭHzとする発振出力信号ＣＯを発生する。このＶＣＯ１６からの発振出力信号ＣＯは、カウンタ部１７及び分周部１８に供給される。
【００２８】
カウンタ部１７は、選択制御信号形成部１３からの選択制御信号ＳＣによる制御を受けるもとで発振出力信号ＣＯを順次カウントし、選択制御信号ＳＣが、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＡが供給される状態に応じたものであるとき、１０００カウント毎に、また、選択制御信号ＳＣが、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＢが供給される状態に応じたものであるとき、１００１カウント毎に、カウント出力信号ＣＣＲを発生する。従って、カウント出力信号ＣＣＲは、その周波数を、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＡが供給される状態のもとで９２．８１２５／１０００ＭHz＝９２．８１２５／１．０００ＫHzとし、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＢが供給される状態のもとで９２．８１２５／１００１ＭHz＝９２．８１２５／１．００１ＫHzとするものとされる。
【００２９】
カウンタ部１７からのカウント出力信号ＣＣＲは、分周部１９及び位相比較部１５に供給される。位相比較部１５には、カウンタ部１４からのカウント出力信号ＣＣＷも供給される。カウント出力信号ＣＣＷとカウント出力信号ＣＣＲとは、いずれも、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＡが供給される第１の状態のもとで、周波数を９２．８１２５／１．０００ＫHzとし、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＢが供給される第２の状態のもとで、周波数を９２．８１２５／１．００１ＫHzとする。
【００３０】
位相比較部１５は、カウント出力信号ＣＣＷとカウント出力信号ＣＣＲとについての位相比較を行い、両者間の位相差に応じた比較出力信号ＣＰＨを発生して、それをＶＣＯ１６に電圧制御信号として供給する。それにより、ＶＣＯ１６は、周波数を９２．８１２５ＭHzとする発振出力信号ＣＯを発生する状態を安定に維持する。
【００３１】
分周部１９は、選択制御信号形成部１３からの選択制御信号ＳＣによる制御を受けるもとでのカウント出力信号ＣＣＲについての分周動作を行い、選択制御信号ＳＣが、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＡが供給される状態に応じたものであるときには、カウント出力信号ＣＣＲをそのまま（実質的に分周することなく）分周出力信号ＣＤＲとして導出し、選択制御信号ＳＣが、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＢが供給される状態に応じたものであるときには、カウント出力信号ＣＣＲを１／５分周して得られる分周出力信号ＣＤＲを導出する。従って、分周部１９から得られる分周出力信号ＣＤＲは、その周波数を、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＡが供給される第１の状態のもとで９２．８１２５／１．０００ＫHzとし、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＢが供給される第２の状態にもとで９２．８１２５／（１．００１×５）ＫHzとするものとされる。
【００３２】
さらに、ＶＣＯ１６からの発振出力信号ＣＯが供給される分周部１８は、発振出力信号ＣＯについての４／５分周を行い、周波数を（９２．８１２５×４）／５＝７４．２５ＭHzとする分周出力信号ＣＤＱを送出する。
【００３３】
このようなもとで、Ｓ／Ｐ変換部１２から得られる２０ビットワード列データＤＰは、メモリ部２０に供給される。メモリ部２０は、少なくとも２０ビットワードデータについて８０１ワード分の格納容量を有し、例えば、１〜８０１のワードアドレスが設けられたメモリ手段を構成するものとされる。そして、ワードアドレス８０１には、予め選定された２０ビットワードデータである識別データが固定ワードデータとして格納されている。斯かる識別データは、２０ビットワード列データＤＰ中には現れない禁止コード、例えば、「００３ｈ，００３ｈ」から成るものとされる。
【００３４】
また、メモリ部２０には、Ｓ／Ｐ変換部１２から得られるワードクロック信号ＣＫＰが書込クロック信号ＷＣＫとして、カウンタ部１４から得られるカウント出力信号ＣＣＷが書込アドレスをリセットするための書込リセット信号ＷＲとして、分周部１８から得られる分周出力信号ＣＤＱが読出クロック信号ＲＣＫとして、さらに、分周部１９から得られる分周出力信号ＣＤＲが読出アドレスをリセットするための読出リセット信号ＲＲとして供給される。
【００３５】
それにより、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＡが供給される第１の状態のもとにあっては、メモリ部２０に、Ｓ／Ｐ変換部１２から得られる、ワードレートを７４．２５／１．０００ＭB/s とする２０ビットワード列データＤＰが、周波数を７４．２５／１．０００ＭHzとする書込クロックＷＣＫによって書き込まれ、その際、周波数を９２．８１２５／１．０００ＫHzとする書込リセット信号ＷＲによって、書込アドレスのリセットが行われる。従って、２０ビットワード列データＤＰのメモリ部２０への書込みは、７４．２５×１０3 ／９２．８１２５＝８００ワードずつ、ワードアドレス１〜８００になされる状態が繰り返されるものとされる。
【００３６】
そして、メモリ部２０のワードアドレス１〜８００に書き込まれた２０ビットワード列データＤＰは、周波数を７４．２５ＭHzとする読出クロック信号ＲＣＫによって読み出され、その際、周波数を９２．８１２５／１．０００ＫHzとする読出リセット信号ＲＲによって、読出アドレスのリセットが行われる。従って、２０ビットワード列データＤＰのメモリ部２０よりの読出しは、７４．２５×１０3 ／９２．８１２５＝８００ワードずつ、ワードアドレス１〜８００からなされる状態が繰り返される。その結果、メモリ部２０から、ワードレートを７４．２５ＭB/s とする２０ビットワード列データＤＯが得られる。
【００３７】
また、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＢが供給される状態のもとにあっては、メモリ部２０に、Ｓ／Ｐ変換部１２から得られる、ワードレートを７４．２５／１．００１ＭB/s とする２０ビットワード列データＤＰが、周波数を７４．２５／１．００１ＭHzとする書込クロックＷＣＫによって書き込まれ、その際、周波数を９２．８１２５／１．００１ＫHzとする書込リセット信号ＷＲによって、書込アドレスのリセットが行われる。従って、２０ビットワード列データＤＰのメモリ部２０への書込みは、７４．２５×１０3 ／９２．８１２５＝８００ワードずつ、ワードアドレス１〜８００になされる状態が繰り返されるものとされる。
【００３８】
そして、メモリ部２０のワードアドレス１〜８００に書き込まれた２０ビットワード列データＤＰは、周波数を７４．２５ＭHzとする読出クロック信号ＲＣＫによって読み出され、その際、周波数を９２．８１２５／（１．００１×５）ＫHzとする読出リセット信号ＲＲによって、読出アドレスのリセットが行われる。従って、２０ビットワード列データＤＰのメモリ部２０よりの読出しは、７４．２５×１０3 ×１．００１×５／９２．８１２５＝４００４ワードずつ、ワードアドレス１〜８０１から４回繰り返して行われ、それに加えて、ワードアドレス１〜８００から１回行われる状態が繰り返され、２０ビットワード列データＤＰの４０００ワード毎にワードアドレス８０１から読み出された識別データ「００３ｈ，００３ｈ」が４個付加される。即ち、ワードアドレス１〜８０１から４回繰り返して行われる読出しの際に、読み出される２０ビットワード列データＤＰの８００ワード毎に識別データ「００３ｈ，００３ｈ」の１ワードが付加され、その後に１回行われるワードアドレス１〜８００からの読出しの際には、読み出される２０ビットワード列データＤＰの８００ワードに識別データが付加されない。その結果、メモリ部２０から、所定の間隔（８００ワードもしくは１６００ワード）をおいて識別データ「００３ｈ，００３ｈ」が挿入された、ワードレートを７４．２５ＭB/s とする２０ビットワード列データＤＯが得られる。
【００３９】
上述のようにしてメモリ部２０から得られる、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＡが供給される状態のもとにあっては、識別データ「００３ｈ，００３ｈ」を含まないものとされ、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＢが供給される状態のもとにあっては、所定の間隔を（８００ワードもしくは１６００ワード）おいて識別データ「００３ｈ，００３ｈ」が挿入されたものとされる、ワードレートを７４．２５ＭB/s とする２０ビットワード列データＤＯは、８Ｂ／１０Ｂ変換部２１及びＫコードタイミング設定部２２に供給される。Ｋコードタイミング設定部２２は、２０ビットワード列データＤＯの８Ｂ／１０Ｂ変換処理にあたって必要とされる２０ビットワード列データＤＯの一部のＫコードへの置換えのタイミングを検出し、検出されたタイミングをあらわすタイミング検出出力信号ＤＫを８Ｂ／１０Ｂ変換部２１に供給する。
【００４０】
８Ｂ／１０Ｂ変換部２１は、ＶＣＯ１６から得られる発振出力信号ＣＯが、周波数を９２．８１２５ＭHzとするクロック信号として供給されるもとで、タイミング検出出力信号ＤＫがあらわすタイミングをもって、２０ビットワード列データＤＯの一部をＫコードに置き換えるとともに、一部がＫコードに置き換えられた２０ビットワード列データＤＯに８Ｂ／１０Ｂ変換処理を施し、２０ビットワード列データＤＯに基づく、ワードレートを７４．２５×１０／８ＭB/s ＝９２．８１２５ＭB/s とする２０ビットワード列データＤＯＰを形成する。この２０ビットワード列データＤＯＰも、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＡが供給される状態のもとにあっては、識別データ「００３ｈ，００３ｈ」を含まないものとされ、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＢが供給される状態のもとにあっては、所定の間隔（８００ワードもしくは１６００ワード）をおいて識別データ「００３ｈ，００３ｈ」が挿入されたものとされる。
【００４１】
８Ｂ／１０Ｂ変換部２１から得られるワードレートを９２．８１２５ＭB/s とする２０ビットワード列データＤＯＰは、Ｐ／Ｓ変換部２３に供給される。Ｐ／Ｓ変換部２３は、２０ビットワード列データＤＯＰにＰ／Ｓ変換を施し、２０ビットワード列データＤＯＰに基づく、ビットレートを２０×９２．８１２５Ｍb/s ＝１．８５６２５Ｇb/s とするビット列データＤＯＳを形成する。そして、Ｐ／Ｓ変換部２３かえ得られるビットレートを１．８５６２５Ｇb/s とするビット列データＤＯＳが、送信部２４に供給され、送信部２４は、ビット列データＤＯＳを、例えば、同軸ケーブルあるいはオプティカル・ファイバーによって形成されたものとされるデータ伝送路２５を通じて伝送すべく送出する。
【００４２】
上述のようにして、図１に示される例によれば、一方がデータレートをＸ／１．０００b/s として他方がデータレートをＸ／１．００１b/s とし、従って、データレート比を１：１／１．００１とする二つのビット列データである、データレートを１．４８５／１．０００Ｇb/s とする HD SDI に準拠した伝送に供されるシリアルディジタル映像信号ＤＳＡ、及び、データレートを１．４８５／１．００１Ｇb/s とする HD SDI に準拠した伝送に供されるシリアルディジタル映像信号ＤＳＢのいずれもが、ビットレートを固定ビットレートである１．８５６２５Ｇb/s とするビット列データＤＯＳとされて、共通のデータ伝送路２５を通じて伝送されることになる。
【００４３】
なお、図１に示される例において、８Ｂ／１０Ｂ変換部２１及びＫコードタイミング設定部２２を設けて、メモリ部２０から得られる２０ビットワード列データＤＯに８Ｂ／１０Ｂ変換を施すことは、必ずしも必要ではない。従って、メモリ部２０から得られる２０ビットワード列データＤＯに８Ｂ／１０Ｂ変換を施さないものとされる、図１に示される例についての変形例が考えられる。斯かる変形例にあっては、８Ｂ／１０Ｂ変換部２１及びＫコードタイミング設定部２２が設けられないことに加えて、カウンタ部１４が、ワードクロック信号ＣＫＰを順次カウントし、１０００カウント毎にカウント出力信号ＣＣＷを発生するものとされ、さらに、分周部１８は設けられず、ＶＣＯ１６から得られる周波数を９２．８１２５ＭHzとする発振出力信号ＣＯが直接に読出クロック信号ＲＣＫとしてメモリ部２０に供給される。それにより、メモリ部２０から得られる２０ビットワード列データＤＯが、ワードレートを９２．８１２５ＭB/s とするものとされ、それがＰ／Ｓ変換部２３に供給される。
【００４４】
上述のような図１に示される例及びそれについての変形例におけるカウンタ部１４，カウンタ部１７，分周部１８及び分周部１９について整理すると、以下のようになる。
【００４５】
先ず、２０ビットワード列データＤＯに８Ｂ／１０Ｂ変換が施されず、８Ｂ／１０Ｂ変換部２１及びＫコードタイミング設定部２２、さらには、分周部１８が設けられない、図１に示される例についての変形例においては、ワードクロック信号ＣＫＰが書込クロック信号ＷＣＫとしてメモリ部２０に供給され、さらに、カウンタ部１４がワードクロック信号ＣＫＰについての１０００カウント毎にカウント出力信号ＣＣＷを発生し、そのカウント出力信号ＣＣＷが書込リセット信号ＷＲとしてメモリ部２０に供給される。従って、カウンタ部１４は、ワードクロック信号ＣＫＰである書込クロック信号ＷＣＫのＰ周期毎に書込リセット信号ＷＲを発生する書込リセット信号発生手段を構成するものであって、Ｐが１０００に選定されたものにあたる。
【００４６】
また、ＶＣＯ１６から得られる発振出力信号ＣＯが読出クロック信号ＲＣＫとしてメモリ部２０に供給されるもとで、カウンタ部１７が、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＡが供給されるとき、発振出力信号ＣＯの１０００カウント毎に、また、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＢが供給されるとき、発振出力信号ＣＯの１００１カウント毎に、カウント出力信号ＣＣＲを発生し、分周部１９が，Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＡが供給されるとき、カウント出力信号ＣＣＲをそのまま分周出力信号ＣＤＲとして導出し、また、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＢが供給されるとき、カウント出力信号ＣＣＲを１／５分周して分周出力信号ＣＤＲを導出して、その分周出力信号ＣＤＲが読出リセット信号ＲＲとしてメモリ部２０に供給される。従って、カウンタ部１７及び分周部１９は、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＡが供給されるとき、発振出力信号ＣＯである読出クロック信号ＲＣＫのＰ周期毎に、また、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＢが供給されるとき、発振出力信号ＣＯである読出クロック信号ＲＣＫの（Ｐ＋１）×Ｑ周期毎に、読出リセット信号ＲＲを発生する読出リセット信号発生手段を構成するものであって、Ｐが１０００に選定されるとともにＱが５に選定されたものにあたる。
【００４７】
次に、図１に示されるとおりに、２０ビットワード列データＤＯに８Ｂ／１０Ｂ変換が施され、８Ｂ／１０Ｂ変換部２１及びＫコードタイミング設定部２２、さらには、分周部１８が設けられる例においては、ワードクロック信号ＣＫＰが書込クロック信号ＷＣＫとしてメモリ部２０に供給され、さらに、カウンタ部１４がワードクロック信号ＣＫＰについての８００カウント毎にカウント出力信号ＣＣＷを発生し、そのカウント出力信号ＣＣＷが書込リセット信号ＷＲとしてメモリ部２０に供給される。従って、カウンタ部１４は、ワードクロック信号ＣＫＰである書込クロック信号ＷＣＫのＰ×４／５周期毎に書込リセット信号ＷＲを発生する書込リセット信号発生手段を構成するものであって、Ｐが１０００に選定されたものにあたる。
【００４８】
また、分周部１８がＶＣＯ１６から得られる発振出力信号ＣＯを４／５分周して分周出力信号ＣＤＱを導出し、その分周出力信号ＣＤＱが読出クロック信号ＲＣＫとしてメモリ部２０に供給されるもとで、カウンタ部１７が、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＡが供給されるとき、発振出力信号ＣＯの１０００カウント毎に、また、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＢが供給されるとき、発振出力信号ＣＯの１００１カウント毎に、カウント出力信号ＣＣＲを発生し，分周部１９が、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＡが供給されるとき、カウント出力信号ＣＣＲをそのまま分周出力信号ＣＤＲとして導出し、また、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＢが供給されるとき、カウント出力信号ＣＣＲを１／５分周して分周出力信号ＣＤＲを導出して、その分周出力信号ＣＤＲが読出リセット信号ＲＲとしてメモリ部２０に供給される。従って、カウンタ部１７及び分周部１９は、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＡが供給されるとき、発振出力信号ＣＯである読出クロック信号ＲＣＫのＰ周期毎に、また、Ｓ／Ｐ変換部１２にシリアルディジタル映像信号ＤＳＢが供給されるとき、発振出力信号ＣＯである読出クロック信号ＲＣＫの（Ｐ＋１）×Ｑ周期毎に、読出リセット信号ＲＲを発生する読出リセット信号発生手段を構成するものであって、Ｐが１０００に選定されるとともにＱが５に選定されたものにあたる。
【実施例２】
【００４９】
図２は、本願の特許請求の範囲における請求項１５から請求項２０までのいずれかに記載された発明に係るデータ受信装置の一例を示す。この図２に示されるデータ受信装置の例は、例えば、図１に示されるデータ送信装置の例によって送信されたビットレートを１．８５６２５Ｇb/s とするビット列データＤＯＳについての受信を行うものとされる。
【００５０】
図２に示される例にあっては、例えば、図１に示されるデータ送信装置の例（８Ｂ／１０Ｂ変換部２１及びＫコードタイミング設定部２２、さらには、分周部１８が設けられたもの）によって送信されたビットレートを固定ビットレートである１．８５６２５Ｇb/s とするビット列データＤＯＳが、入力端子３１を通じて受信部３２に供給される。受信部３２は、入力端子３１を通じたビット列データＤＯＳを受信して、それをＳ／Ｐ変換部３３に供給する。
【００５１】
Ｓ／Ｐ変換部３３は、ビット列データＤＯＳにＳ／Ｐ変換を施し、ワードレートを１．８５６２５／２０Ｇb/s ＝９２．８１２５ＭB/s とする２０ビットワード列データＤＯＰを形成する。このＳ／Ｐ変換部３３は、２０ビットワード列データＤＯＰのみならず、一般的にはＮビットワード列データとしてあらわされるワード列データを形成するものとされ、２０ビットワード列データＤＯＰは、Ｎビットワード列データのうちのＮが２０に選定されて得られる一例である。この２０ビットワード列データＤＯＰは、例えば、「００３ｈ，００３ｈ」とされる識別データを含まないもの、もしくは、所定の間隔をおいて識別データ「００３ｈ，００３ｈ」が挿入されたものとされる。
【００５２】
また、Ｓ／Ｐ変換部３３においては、ビット列データＤＯＳのビットレートに対応した周波数を１．８５６２５ＧHzとするビットクロック信号ＣＫＯが再生される。Ｓ／Ｐ変換部３３において再生されるビットクロック信号ＣＫＯは、分周部３４に供給される。分周部３４は、ビットクロック信号ＣＫＯを１／２０分周して、周波数を１．８５６２５／２０ＧHz＝９２．８１２５ＭHzとする分周出力信号ＣＤＯを導出する。
【００５３】
分周部３４から得られる分周出力信号ＣＤＯは、分周部３５及びカウンタ部３６に供給される。分周部３５は、分周出力信号ＣＤＯを４／５分周して、周波数を９２．８１２５×４／５＝７４．２５ＭHzとする分周出力信号ＣＤＳを導出する。
【００５４】
また、Ｓ／Ｐ変換部３３から得られるワードレートを９２．８１２５ＭB/s とする２０ビットワード列データＤＯＰは、１０Ｂ／８Ｂ変換部３７に供給される。１０Ｂ／８Ｂ変換部３７は、２０ビットワード列データＤＯＰに１０Ｂ／８Ｂ変換処理を施し、２０ビットワード列データＤＯＰに基づく、ワードレートを９２．８１２５×８／１０ＭB/s ＝７４．２５ＭB/s とする２０ビットワード列データＤＯを形成する。この２０ビットワード列データＤＯも、例えば、「００３ｈ，００３ｈ」とされる識別データを含まないもの、もしくは、所定の間隔をおいて識別データ「００３ｈ，００３ｈ」が挿入されたものとされる。
【００５５】
１０Ｂ／８Ｂ変換部３７から得られる２０ビットワード列データＤＯは、識別データ検出部３８に供給される。識別データ検出部３８は、２０ビットワード列データＤＯについてのそれに挿入された識別データ「００３ｈ，００３ｈ」の検出を行い、識別データ「００３ｈ，００３ｈ」が検出されると、検出出力信号ＤＩを導出する。識別データ検出部３８から検出出力信号ＤＩが得られるときには、その検出出力信号ＤＩが選択制御信号形成部３９に供給され、選択制御信号形成部３９は、識別データ検出部３８から検出出力信号ＤＩが得られない状態及び識別データ検出部３８から検出出力信号ＤＩが得られる状態の夫々に、個別に応じたものとされる選択制御信号ＳＳを送出する。
【００５６】
分周部３４から導出される分周出力信号ＣＤＯが供給されるカウンタ部３６は、選択制御信号形成部３９からの選択制御信号ＳＳによる制御を受けるもとで分周出力信号ＣＤＯを順次カウントし、選択制御信号ＳＳが、識別データ検出部３８から検出出力信号ＤＩが得られない状態に応じたものであるとき、１０００カウント毎に、また、選択制御信号ＳＳが、識別データ検出部３８から検出出力信号ＤＩが得られる状態に応じたものであるとき、１００１カウント毎に、カウント出力信号ＣＣＥを発生する。従って、カウント出力信号ＣＣＥは、その周波数を、識別データ検出部３８から検出出力信号ＤＩが得られない状態のもとで９２．８１２５／１０００ＭHz＝９２．８１２５／１．０００ＫHzとし、識別データ検出部３８から検出出力信号ＤＩが得られる状態のもとで９２．８１２５／１００１ＭHz＝９２．８１２５／１．００１ＫHzとするものとされる。
【００５７】
カウンタ部３６からのカウント出力信号ＣＣＥは、分周部４０及び位相比較部４１に供給される。分周部４０は、選択制御信号形成部３９からの選択制御信号ＳＳによる制御を受けるもとでのカウント出力信号ＣＣＥについての分周動作を行い、選択制御信号ＳＳが、識別データ検出部３８から検出出力信号ＤＩが得られない状態に応じたものであるときには、カウント出力信号ＣＣＥをそのまま（実質的に分周することなく）分周出力信号ＣＤＥとして導出し、選択制御信号ＳＳが、識別データ検出部３８から検出出力信号ＤＩが得られる状態に応じたものであるときには、カウント出力信号ＣＣＥを１／５分周して得られる分周出力信号ＣＤＥを導出する。従って、分周部４０から得られる分周出力信号ＣＤＥは、その周波数を、識別データ検出部３８から検出出力信号ＤＩが得られない状態のもとで９２．８１２５／１．０００ＫHzとし、識別データ検出部３８から検出出力信号ＤＩが得られる状態のもとで９２．８１２５／（１．００１×５）ＫHzとするものとされる。
【００５８】
また、図２に示される例にあっては、位相比較部４１から得られる比較出力信号ＣＳＥによる制御を受けるＶＣＯ４２及びＶＣＯ４３が備えられており、ＶＣＯ４２は、周波数を７４．２５／１．０００ＭHzとする発振出力信号ＣＯＡを発生し、ＶＣＯ４３は、周波数を７４．２５／１．００１ＭHzとする発振出力信号ＣＯＢを発生する。これらのＶＣＯ４２及び４３からの発振出力信号ＣＯＡ及びＣＯＢは、スイッチ４４に供給される。
【００５９】
スイッチ４４は、選択制御信号形成部３９からの選択制御信号ＳＳによる制御を受けるもとで作動し、選択制御信号ＳＳが、識別データ検出部３８から検出出力信号ＤＩが得られない状態に応じたものであるとき、ＶＣＯ４２からの発振出力信号ＣＯＡを取り出し、また、選択制御信号ＳＳが、識別データ検出部３８から検出出力信号ＤＩが得られる状態に応じたものであるとき、ＶＣＯ４３からの発振出力信号ＣＯＢを取り出す。そして、スイッチ４４により取り出されたＶＣＯ４２からの発振出力信号ＣＯＡもしくはＶＣＯ４３からの発振出力信号ＣＯＢは、カウンタ部４５に供給される。
【００６０】
カウンタ部４５は、識別データ検出部３８から検出出力信号ＤＩが得られない状態のもとでは、周波数を７４．２５／１．０００ＭHzとする発振出力信号ＣＯＡをカウントし、また、識別データ検出部３８から検出出力信号ＤＩが得られる状態のもとでは、周波数を７４．２５／１．００１ＭHzとする発振出力信号ＣＯＢをカウントして、いずれの場合にも、８００カウント毎にカウント出力信号ＣＣＤを発生する。従って、カウント出力信号ＣＣＤは、その周波数を、識別データ検出部３８から検出出力信号ＤＩが得られない状態のもとで、７４．２５／（１．０００×８００）ＭHz＝９２．８１２５／１．０００ＫHzとし、識別データ検出部３８から検出出力信号ＤＩが得られる状態のもとで、７４．２５／（１．００１×８００）ＭHz＝９２．８１２５／１．００１ＫHzとするものとされる。
【００６１】
カウンタ部４５から得られるカウント出力信号ＣＣＤは、位相比較部４１に供給される。位相比較部４１には、カウンタ部３６からのカウント出力信号ＣＣＥも供給される。カウント出力信号ＣＣＥとカウント出力信号ＣＣＤとは、いずれも、識別データ検出部３８から検出出力信号ＤＩが得られない状態のもとで、周波数を９２．８１２５／１．０００ＫHzとし、識別データ検出部３８から検出出力信号ＤＩが得られる状態のもとで、周波数を９２．８１２５／１．００１ＫHzとする。
【００６２】
位相比較部４１は、カウント出力信号ＣＣＥとカウント出力信号ＣＣＤとについての位相比較を行い、両者間の位相差に応じた比較出力信号ＣＳＥを発生して、それをＶＣＯ４２及び４３の両者に電圧制御信号として供給する。それにより、ＶＣＯ４２が、周波数を７４．２５／１．０００ＭHzとする発振出力信号ＣＯＡを発生する状態を安定に維持するとともに、ＶＣＯ４３が、周波数を７４．２５／１．００１ＭHzとする発振出力信号ＣＯＢを発生する状態を安定に維持する。
【００６３】
このようなもとで、１０Ｂ／８Ｂ変換部３７から得られる２０ビットワード列データＤＯは、メモリ部４６に供給される。メモリ部４６は、少なくとも２０ビットワードデータについて８００ワード分の格納容量を有し、例えば、１〜８００のワードアドレスが設けられたものとされる。
【００６４】
また、メモリ部４６には、分周部３５から得られる分周出力信号ＣＤＳが書込クロック信号ＥＣＫとして，分周部４０から得られる分周出力信号ＣＤＥが書込アドレスをリセットするための書込リセット信号ＥＲとして，スイッチ４４により取り出される発振出力信号ＣＯＡもしくはＣＯＢが読出クロック信号ＤＣＫとして、さらに、カウンタ部４５から得られるカウント出力信号ＣＣＤが読出アドレスをリセットするための読出リセット信号ＤＲとして供給される。
【００６５】
それにより、識別データ検出部３８から検出出力信号ＤＩが得られない状態のもとにあっては、メモリ部４６に、１０Ｂ／８Ｂ変換部３７から得られる、ワードレートを７４．２５ＭB/s とする２０ビットワード列データＤＯが、周波数を７４．２５ＭHzとする書込クロック信号ＥＣＫによって書き込まれ、その際、周波数を９２．８１２５／１．０００ＫHzとする書込リセット信号ＥＲによって、書込アドレスのリセットが行われる。従って、２０ビットワード列データＤＯのメモリ部４６への書込みは、７４．２５×１０3 ／９２．８１２５＝８００ワードずつ、ワードアドレス１〜８００になされる状態が繰り返されるものとされる。
【００６６】
そして、メモリ部４６のワードアドレス１〜８００に書き込まれた２０ビットワード列データＤＯは、周波数を７４．２５／１．０００ＭHzとする読出クロック信号ＤＣＫによって読み出され、その際、周波数を９２．８１２５／１．０００ＫHzとする読出リセット信号ＤＲによって、読出アドレスのリセットが行われる。従って、２０ビットワード列データＤＯのメモリ部４６よりの読出しは、７４．２５×１０3 ／９２．８１２５＝８００ワードずつ、ワードアドレス１〜８００からなされる状態が繰り返される。その結果、メモリ部４６から、ワードレートを７４．２５／１．０００ＭB/s とする２０ビットワード列データＤＰが得られる。
【００６７】
また、識別データ検出部３８から検出出力信号ＤＩが得られる状態のもとにあっては、メモリ部４６に、１０Ｂ／８Ｂ変換部３７から得られる、ワードレートを７４．２５ＭB/s とする２０ビットワード列データＤＯが、周波数を７４．２５ＭHzとする書込クロック信号ＥＣＫによって書き込まれ、その際、周波数を９２．８１２５／（１．００１×５）ＫHzとする読出リセット信号ＥＲによって、読出アドレスのリセットが行われる。従って、２０ビットワード列データＤＯのメモリ部４６への書込みは、７４．２５×１０3 ×１．００１×５／９２．８１２５＝４００４ワードずつ、ワードアドレス１〜８００まで５回繰り返して行われる状態が繰り返される。このとき、２０ビットワード列データＤＯに８００ワードもしくは１６００ワードの間隔をおいて挿入された１ワードの識別データ「００３ｈ，００３ｈ」は、メモリ部４６がワードアドレス８０１を有していないことにより、メモリ部４６への書込みは行われない。その結果、メモリ部４６には、識別データ「００３ｈ，００３ｈ」が取り除かれた２０ビットワード列データＤＯが、８００ワードずつ繰り返して書き込まれる。
【００６８】
そして、このようにしてメモリ部４６に書き込まれた２０ビットワード列データＤＯは、周波数を７４．２５／１．００１ＭHzとする読出クロック信号ＤＣＫによって読み出され、その際、周波数を９２．８１２５／１．００１ＫHzとする読出リセット信号ＤＲによって、読出アドレスのリセットが行われる。従って、２０ビットワード列データＤＯのメモリ部４６よりの読出しは、７４．２５×１０3 ／９２．８１２５＝８００ワードずつ、ワードアドレス１〜８００から行われる状態が繰り返される。その結果、メモリ部４６から、ワードレートを７４．２５／１．００１ＭB/s とする２０ビットワード列データＤＰが得られる。
【００６９】
メモリ部４６から得られる、ワードレートを７４．２５／１．０００ＭB/s もしくは７４．２５／１．００１ＭB/s とする２０ビットワード列データＤＰは、Ｐ／Ｓ変換部４７に供給される。Ｐ／Ｓ変換部４７は、スイッチ４４によって取り出される、周波数を７４．２５／１．０００ＭHzとする発振出力信号ＣＯＡもしくは周波数を７４．２５／１．００１ＭHzとする発振出力信号ＣＯＢが、ビットクロック信号として供給されるもとで、ワードレートを７４．２５／１．０００ＭB/s とする２０ビットワード列データＤＰにＰ／Ｓ変換処理を施して、データレート（ビットレート）を２０×７４．２５／１．０００Ｍb/s ＝１．４８５／１．０００Ｇb/s とするビット列データであるシリアルディジタル映像信号ＤＳＡを形成する動作、もしくは、ワードレートを７４．２５／１．００１ＭB/s とする２０ビットワード列データＤＰにＰ／Ｓ変換処理を施して、データレート（ビットレート）を２０×７４．２５／１．００１Ｍb/s ＝１．４８５／１．００１Ｇb/s とするビット列データであるシリアルディジタル映像信号ＤＳＢを形成する動作を行う。
【００７０】
Ｐ／Ｓ変換部４７から得られるシリアルディジタル映像信号ＤＳＡもしくはＤＳＢは、図１に示されるデータ送信装置の例によって送信されたビットレートを１．８５６２５Ｇb/s とするビット列データＤＯＳに基づいて再生されたものとして、出力端子４８に導出される。
【００７１】
上述のようにして、図２に示される例によれば、図１に示されるデータ送信装置の例によって送信されたビットレートを１．８５６２５Ｇb/s とするビット列データＤＯＳが受信されて、一方がデータレートをＸ／１．０００b/s として他方がデータレートをＸ／１．００１b/s とし、従って、データレート比を１：１／１．００１とする二つのビット列データである、データレートを１．４８５／１．０００Ｇb/s とする HD SDI に準拠した伝送に供されるシリアルディジタル映像信号ＤＳＡ及びデータレートを１．４８５／１．００１Ｇb/s とする HD SDI に準拠した伝送に供されるシリアルディジタル映像信号ＤＳＢのいずれかが、再生されることになる。
【００７２】
なお、図２に示される例については、図１に示されるメモリ部２０から得られる２０ビットワード列データＤＯに８Ｂ／１０Ｂ変換を施さないものとされる、図１に示される例についての変形例によって送信されたビットレートを１．８５６２５Ｇb/s とするビット列データＤＯＳを受信するものとされる変形例が考えられる。斯かる図２に示される例についての変形例にあっては、１０Ｂ／８Ｂ変換部３７及び分周部３５は設けられず、Ｓ／Ｐ変換部３３から得られる、ワードレートを９２．８１２５ＭB/s とする２０ビットワード列データＤＯＰが、メモリ部４６に供給されるとともに、分周部３４から得られる周波数を９２．８１２５ＭHzとする分周出力信号ＣＤＯが、直接に書込クロック信号としてメモリ部４６に供給され、さらに、カウンタ部４５が、スイッチ４４によって取り出される発振出力信号ＣＯＡもしくはＣＯＢについての１０００カウント毎にカウント出力信号ＣＣＤを発生するものとされる。
【００７３】
上述のような図２に示される例及びそれについての変形例における分周部３４，分周部３５，カウンタ部３６，分周部４０及びカウンタ部４５について整理すると、以下のようになる。
【００７４】
先ず、図２に示される１０Ｂ／８Ｂ変換部３７及び分周部３５が設けられない、図２に示される例についての変形例においては、分周部３４から得られる分周出力信号ＣＤＯが書込クロック信号ＥＣＫとしてメモリ部４６に供給されるもとで、カウンタ部３６が、識別データ検出部３８から検出出力信号ＤＩが得られないとき、分周部３４から得られる分周出力信号ＣＤＯの１０００カウント毎に、また、識別データ検出部３８から検出出力信号ＤＩが得られるとき、分周部３４から得られる分周出力信号ＣＤＯの１００１カウント毎に、カウント出力信号ＣＣＥを発生し，分周部４０が、識別データ検出部３８から検出出力信号ＤＩが得られないとき、カウント出力信号ＣＣＥをそのまま分周出力信号ＣＤＥとして導出し、また、識別データ検出部３８から検出出力信号ＤＩが得られるとき、カウント出力信号ＣＣＥを１／５分周して分周出力信号ＣＤＥを導出して、その分周出力信号ＣＤＥが書込リセット信号ＥＲとしてメモリ部４６に供給される。従って、カウンタ部３６及び分周部４０は、識別データ検出部３８から検出出力信号ＤＩが得られないとき、分周部３４から得られる分周出力信号ＣＤＯである書込クロック信号ＥＣＫのＰ周期毎に、また、識別データ検出部３８から検出出力信号ＤＩが得られるとき、分周部３４から得られる分周出力信号ＣＤＯである書込クロック信号ＥＣＫの（Ｐ＋１）×Ｑ周期毎に、書込リセット信号ＥＲを発生する書込リセット信号発生手段を構成するものであって、Ｐが１０００に選定されるとともにＱが５に選定されたものにあたる。
【００７５】
また、識別データ検出部３８から検出出力信号ＤＩが得られないとき、スイッチ４４により取り出される発振出力信号ＣＯＡが読出クロック信号ＤＣＫとしてメモリ部４６に供給されるもとで、カウンタ部４５が、スイッチ４４により取り出される発振出力信号ＣＯＡの１０００カウント毎にカウント出力信号ＣＣＤを発生して、そのカウント出力信号ＣＣＤが読出リセット信号ＤＲとしてメモリ部４６に供給され、さらに、識別データ検出部３８から検出出力信号ＤＩが得られるとき、スイッチ４４により取り出される発振出力信号ＣＯＢが読出クロック信号ＤＣＫとしてメモリ部４６に供給されるもとで、カウンタ部４５が、スイッチ４４により取り出される発振出力信号ＣＯＢの１０００カウント毎にカウント出力信号ＣＣＤを発生して、そのカウント出力信号ＣＣＤが読出リセット信号ＤＲとしてメモリ部４６に供給される。従って、カウンタ部４５は、識別データ検出部３８から検出出力信号ＤＩが得られないとき、発振出力信号ＣＯＡである読出クロック信号ＤＣＫのＰ周期毎に、また、識別データ検出部３８から検出出力信号ＤＩが得られるとき、発振出力信号ＣＯＢである読出クロック信号ＤＣＫのＰ周期毎に、読出リセット信号ＤＲを発生する読出リセット信号発生手段を構成するものであって、Ｐが１０００に選定されたものにあたる。
【００７６】
次に、図２に示されるとおりに、１０Ｂ／８Ｂ変換部３７及び分周部３５が設けられる例においては、分周部３５が分周部３４から得られる分周出力信号ＣＤＯを４／５分周して分周出力信号ＣＤＳを形成し、その分周出力信号ＣＤＳが書込クロック信号ＥＣＫとしてメモリ部４６に供給されるもとで、カウンタ部３６が、識別データ検出部３８から検出出力信号ＤＩが得られないとき、分周部３４から得られる分周出力信号ＣＤＯの１０００カウント毎に、また、識別データ検出部３８から検出出力信号ＤＩが得られるとき、分周部３４から得られる分周出力信号ＣＤＯの１００１カウント毎に、カウント出力信号ＣＣＥを発生し，分周部４０が、識別データ検出部３８から検出出力信号ＤＩが得られないとき、カウント出力信号ＣＣＥをそのまま分周出力信号ＣＤＥとして導出し、また、識別データ検出部３８から検出出力信号ＤＩが得られるとき、カウント出力信号ＣＣＥを１／５分周して分周出力信号ＣＤＥを導出して、その分周出力信号ＣＤＥが書込リセット信号ＥＲとしてメモリ部４６に供給される。従って、カウンタ部３６及び分周部４０は、識別データ検出部３８から検出出力信号ＤＩが得られないとき、分周部３４から得られる分周出力信号ＣＤＯである書込クロック信号ＥＣＫのＰ周期毎に、また、識別データ検出部３８から検出出力信号ＤＩが得られるとき、分周部３４から得られる分周出力信号ＣＤＯである書込クロック信号ＥＣＫの（Ｐ＋１）×Ｑ周期毎に、書込リセット信号ＥＲを発生する書込リセット信号発生手段を構成するものであって、Ｐが１０００に選定されるとともにＱが５に選定されたものにあたる。
【００７７】
また、識別データ検出部３８から検出出力信号ＤＩが得られないとき、スイッチ４４により取り出される発振出力信号ＣＯＡが読出クロック信号ＤＣＫとしてメモリ部４６に供給されるもとで、カウンタ部４５が、スイッチ４４により取り出される発振出力信号ＣＯＡの８００カウント毎にカウント出力信号ＣＣＤを発生して、そのカウント出力信号ＣＣＤが読出リセット信号ＤＲとしてメモリ部４６に供給され，さらに、識別データ検出部３８から検出出力信号ＤＩが得られるとき、スイッチ４４により取り出される発振出力信号ＣＯＢが読出クロック信号ＤＣＫとしてメモリ部４６に供給されるもとで、カウンタ部４５が、スイッチ４４により取り出される発振出力信号ＣＯＢの８００カウント毎にカウント出力信号ＣＣＤを発生して、そのカウント出力信号ＣＣＤが読出リセット信号ＤＲとしてメモリ部４６に供給される。従って、カウンタ部４５は、識別データ検出部３８から検出出力信号ＤＩが得られないとき、発振出力信号ＣＯＡである読出クロック信号ＤＣＫのＰ×４／５周期毎に、また、識別データ検出部３８から検出出力信号ＤＩが得られるとき、発振出力信号ＣＯＢである読出クロック信号ＤＣＫのＰ×４／５周期毎に、読出リセット信号ＤＲを発生する読出リセット信号発生手段を構成するものであって、Ｐが１０００に選定されたものにあたる。
【実施例３】
【００７８】
図３は、本願の特許請求の範囲における請求項８から請求項１４までのいずれかに記載された発明に係るデータ送信装置の一例を示す。
【００７９】
図３に示される例は、図１に示される例と同様に構成された部分を多々有しており、図３においては、図１に示される各回路ブロック，信号及びデータ等に対応する回路ブロック，信号及びデータ等が、図１と共通の符号が付されて示されており、それらについての重複説明は省略される。
【００８０】
図３に示される例にあっては、一方がデータレートをＸ／１．０００b/s として他方がデータレートをＸ／１．００１b/s とし、従って、データレート比を１：１／１．００１とする二つのビット列データである、データレートを１．４８５／１．０００Ｇb/s とする HD SDI に準拠した伝送に供されるシリアルディジタル映像信号ＤＳＡＡ、及び、データレートを１．４８５／１．００１Ｇb/s とする HD SDI に準拠した伝送に供されるシリアルディジタル映像信号ＤＳＡＢのいずれかが、入力端子５１Ａを通じてを通じてＳ／Ｐ変換部５２Ａに供給される。また、それとともに、一方がデータレートをＸ／１．０００b/s として他方がデータレートをＸ／１．００１b/s とし、従って、データレート比を１：１／１．００１とする二つのビット列データである、データレートを１．４８５／１．０００Ｇb/s とする HD SDI に準拠した伝送に供されるシリアルディジタル映像信号ＤＳＢＡ、及び、データレートを１．４８５／１．００１Ｇb/s とする HD SDI に準拠した伝送に供されるシリアルディジタル映像信号ＤＳＢＢのいずれかが、入力端子５１Ｂを通じてＳ／Ｐ変換部５２Ｂに供給される。
【００８１】
但し、シリアルディジタル映像信号ＤＳＡＡが入力端子５１Ａを通じてＳ／Ｐ変換部５２Ａに供給されるときには、シリアルディジタル映像信号ＤＳＢＡが入力端子５１Ｂを通じてを通じてＳ／Ｐ変換部５２Ｂに供給され、また、シリアルディジタル映像信号ＤＳＡＢが入力端子５１Ａを通じてを通じてＳ／Ｐ変換部５２Ａに供給されるときには、シリアルディジタル映像信号ＤＳＢＢが入力端子５１Ｂを通じてを通じてＳ／Ｐ変換部５２Ｂに供給される、という対応関係がとられる。
【００８２】
シリアルディジタル映像信号ＤＳＡＡ及びＤＳＡＢは、データレートを夫々Ｘ／１．０００b/s 及びＸ／１．００１b/s とするものであって、そのうちのＸが１．４８５×１０9 に選定された場合のものであり、また、シリアルディジタル映像信号ＤＳＢＡ及びＤＳＢＢも、データレートを夫々Ｘ／１．０００b/s 及びＸ／１．００１b/s とするものであって、そのうちのＸが１．４８５×１０9 に選定された場合のものである。
【００８３】
従って、シリアルディジタル映像信号ＤＳＡＡが入力端子５１Ａを通じてＳ／Ｐ変換部５２Ａに供給されるとともに、シリアルディジタル映像信号ＤＳＢＡが入力端子５１Ｂを通じてＳ／Ｐ変換部５２Ｂに供給される状態、もしくは、シリアルディジタル映像信号ＤＳＡＢが入力端子５１Ａを通じてＳ／Ｐ変換部５２Ａに供給されるとともに、シリアルディジタル映像信号ＤＳＢＢが入力端子５１Ｂを通じてＳ／Ｐ変換部５２Ｂに供給される状態は、データレートをＸ／１．０００b/s とするビット列データとデータレートをＸ／１．００１b/s とするビット列データのいずれかのｎ個が、ｎが、例えば、２に選定された例として、Ｓ／Ｐ変換部５２Ａ及び５２Ｂに供給される状態に他ならない。
【００８４】
Ｓ／Ｐ変換部５２Ａにおいては、シリアルディジタル映像信号ＤＳＡＡもしくはＤＳＡＢが、それにＳ／Ｐ変換処理が施されて２０ビットワード列データＤＰＡに変換される。Ｓ／Ｐ変換部５２Ａは、２０ビットワード列データＤＰＡのみならず、一般的にはＮビットワード列データとしてあらわされるワード列データを形成するものとされ、２０ビットワード列データＤＰＡは、Ｎビットワード列データのうちのＮが２０に選定されて得られる一例である。そして、２０ビットワード列データＤＰＡのワードレートは、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＡが供給されるとき、１．４８５／（１．０００×２０）＝７４．２５／１．０００ＭB/s とされ、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＢが供給されるとき、１．４８５／（１．００１×２０）＝７４．２５／１．００１ＭB/s とされる。
【００８５】
同様に、Ｓ／Ｐ変換部５２Ｂにおいては、シリアルディジタル映像信号ＤＳＢＡもしくはＤＳＢＢが、それにＳ／Ｐ変換処理が施されて２０ビットワード列データＤＰＢに変換される。Ｓ／Ｐ変換部５２Ｂも、２０ビットワード列データＤＰＢのみならず、一般的にはＮビットワード列データとしてあらわされるワード列データを形成するものとされ、２０ビットワード列データＤＰＢは、Ｎビットワード列データのうちのＮが２０に選定されて得られる一例である。そして、２０ビットワード列データＤＰＢのワードレートは、Ｓ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＡが供給されるとき、１．４８５／（１．０００×２０）＝７４．２５／１．０００ＭB/s とされ、Ｓ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＢが供給されるとき、１．４８５／（１．００１×２０）＝７４．２５／１．００１ＭB/s とされる。
【００８６】
また、Ｓ／Ｐ変換部５２Ａにおいては、シリアルディジタル映像信号ＤＳＡＡもしくはＤＳＡＢについてのデータレート（ビットレート）に対応したビットクロック信号ＣＫＳが再生されるとともに、２０ビットワード列データＤＰＡのワードレートに対応したワードクロック信号ＣＫＰも得られる。
【００８７】
Ｓ／Ｐ変換部５２Ａにおいて再生されるビットクロック信号ＣＫＳは、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＡが供給されるとき、周波数を１．４８５／１．０００ＧHzとし、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＢが供給されるとき、周波数を１．４８５／１．００１ＧHzとする。そして、Ｓ／Ｐ変換部５２Ａから得られるビットクロック信号ＣＫＳは、選択制御信号形成部１３に供給される。選択制御信号形成部１３は、図１に示される選択制御信号形成部１３と同様に動作する。
【００８８】
一方、Ｓ／Ｐ変換部５２Ａにおいて得られるワードクロック信号ＣＫＰは、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＡが供給される状態のとき、周波数を７４．２５／１．０００ＭHzとし、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＢが供給される状態のとき、周波数を７４．２５／１．００１ＭHzとする。そして、Ｓ／Ｐ変換部５２Ａから得られるワードクロック信号ＣＫＰは、カウンタ部１４に供給される。カウンタ部１４も、図１に示されるカウンタ部１４と同様に動作する。
【００８９】
また、図３に示される例にあっては、図１に示される位相比較部１５から得られる比較出力信号ＣＰＨによる制御を受けるＶＣＯ１６に代えて、図１に示される位相比較部１５から得られる比較出力信号ＣＰＨによる制御を受けるＶＣＯ５３が設けられている。ＶＣＯ５３は、周波数を９２．８１２５×２＝１８５．６２５ＭHzとする発振出力信号ＣＯＭを発生する。このＶＣＯ５３から得られる発振出力信号ＣＯＭは、分周部５４及び８Ｂ／１０Ｂ変換部５８に供給される。分周部５４は、ＶＣＯ５３から得られる発振出力信号ＣＯＭを１／２分周して、周波数を１８５．６２５×１／２＝９２．８１２５ＭHzとする分周出力信号ＣＤＭを発生し、それをカウンタ部１７及び分周部１８に供給する。カウンタ部１７及び分周部１８は、夫々、図１に示されるカウンタ部１７及び分周部１８と同様に動作する。
【００９０】
Ｓ／Ｐ変換部５２Ｂから得られる２０ビットワード列データＤＰＢは、クロック載換部５５に供給される。クロック載換部５５は、２０ビットワード列データＤＰＢを、Ｓ／Ｐ変換部５２Ａから得られる２０ビットワード列データＤＰＡについてのワードクロックに同期するワードクロックに載換える。また、Ｓ／Ｐ変換部５２Ａから得られる２０ビットワード列データＤＰＡは、遅延部５６に供給される。遅延部５６は、２０ビットワード列データＤＰＡを、Ｓ／Ｐ変換部５２Ｂから得られる２０ビットワード列データＤＰＢについてのクロック載換部５５におけるワードクロック載換えに要される時間だけ遅延させる。その結果、Ｓ／Ｐ変換部５２Ａから得られて遅延部５６を通じた２０ビットワード列データＤＰＡとＳ／Ｐ変換部５２Ｂから得られてクロック載換部５５を通じた２０ビットワード列データＤＰＢとは、互いにワード同期がとれたものとされる。
【００９１】
このようにして互いにワード同期がとれたものとされた２０ビットワード列データＤＰＡ及びＤＰＢは、そのワードレートを、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＡが供給されるとともにＳ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＡが供給されるとき７４．２５／１．０００ＭB/s とし、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＢが供給されるとともにＳ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＢが供給されるとき７４．２５／１．００１ＭB/s とする４０ビットワード列データを形成するものとしてメモリ部５７に供給される。
【００９２】
メモリ部５７は、少なくとも４０ビットワードデータについて８０１ワード分の格納容量を有し、例えば、１〜８０１のワードアドレスが設けられたメモリ手段を構成するものとされる。そして、ワードアドレス８０１には、予め選定された４０ビットワードデータである識別データが固定ワードデータとして格納されている。斯かる識別データは、２０ビットワード列データＤＰＡ及びＤＰＢ中には現れない禁止コード、例えば、００３ｈ，００３ｈを用いた、「００３ｈ，００３ｈ，００３ｈ，００３ｈ」から成るものとされる。
【００９３】
メモリ部５７には、Ｓ／Ｐ変換部５２Ａから得られるワードクロック信号ＣＫＰが書込クロック信号ＷＣＫとして，カウンタ部１４から得られるカウント出力信号ＣＣＷが書込アドレスをリセットするための書込リセット信号ＷＲとして，分周部１８から得られる分周出力信号ＣＤＱが読出クロック信号ＲＣＫとして、さらに、分周部１９から得られる分周出力信号ＣＤＲが読出アドレスをリセットするための読出リセット信号ＲＲとして供給される。
【００９４】
それにより、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＡが供給されるとともにＳ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＡが供給される状態のもとにあっては、メモリ部５７に、ワードレートを７４．２５／１．０００ＭB/s とする４０ビットワード列データを形成する２０ビットワード列データＤＰＡ及びＤＰＢが、周波数を７４．２５／１．０００ＭHzとする書込クロック信号ＷＣＫによって書き込まれ、その際、周波数を９２．８１２５／１．０００ＫHzとする書込リセット信号ＷＲによって、書込アドレスのリセットが行われる。従って、２０ビットワード列データＤＰＡ及びＤＰＢが形成する４０ビットワード列データのメモリ部５７への書込みは、７４．２５×１０3 ／９２．８１２５＝８００ワードずつ、ワードアドレス１〜８００になされる状態が繰り返されるものとされる。
【００９５】
そして、メモリ部５７のワードアドレス１〜８００に書き込まれた４０ビットワード列データは、周波数を７４．２５ＭHzとする読出クロック信号ＲＣＫによって読み出され、その際、周波数を９２．８１２５／１．０００ＫHzとする読出リセット信号ＲＲによって、読出アドレスのリセットが行われる。従って、４０ビットワード列データのメモリ部５７よりの読出しは、７４．２５×１０3 ／９２．８１２５＝８００ワードずつ、ワードアドレス１〜８００からなされる状態が繰り返される。その結果、メモリ部５７から、ワードレートを７４．２５ＭB/s とする４０ビットワード列データＤＭが得られる。
【００９６】
また、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＢが供給されるとともにＳ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＢが供給される状態のもとにあっては、メモリ部５７に、ワードレートを７４．２５／１．００１ＭB/s とする４０ビットワード列データを形成する２０ビットワード列データＤＰＡ及びＤＰＢが、周波数を７４．２５／１．００１ＭHzとする書込クロックＷＣＫによって書き込まれ、その際、周波数を９２．８１２５／１．００１ＫHzとする書込リセット信号ＷＲによって、書込アドレスのリセットが行われる。従って、２０ビットワード列データＤＰＡ及びＤＰＢが形成する４０ビットワード列データのメモリ部５７への書込みは、７４．２５×１０3 ／９２．８１２５＝８００ワードずつ、ワードアドレス１〜８００になされる状態が繰り返されるものとされる。
【００９７】
そして、メモリ部５７のワードアドレス１〜８００に書き込まれた４０ビットワード列データは、周波数を７４．２５ＭHzとする読出クロック信号ＲＣＫによって読み出され、その際、周波数を９２．８１２５／（１．００１×５）ＫHzとする読出リセット信号ＲＲによって、読出アドレスのリセットが行われる。従って、４０ビットワード列データのメモリ部５７よりの読出しは、７４．２５×１０3 ×１．００１×５／９２．８１２５＝４００４ワードずつ、ワードアドレス１〜８０１から４回繰り返して行われ、それに加えて、ワードアドレス１〜８００から１回行われる状態が繰り返され、４０ビットワード列データの４０００ワード毎にワードアドレス８０１から読み出された識別データ「００３ｈ，００３ｈ，００３ｈ，００３ｈ」が４個付加される。即ち、ワードアドレス１〜８０１から４回繰り返して行われる読出しの際に、読み出される４０ビットワード列データの８００ワード毎に識別データ「００３ｈ，００３ｈ，００３ｈ，００３ｈ」の１ワードが付加され、その後に１回行われるワードアドレス１〜８００からの読出しの際には、読み出される４０ビットワード列データの８００ワードに識別データが付加されない。その結果、メモリ部５７から、所定の間隔（８００ワードもしくは１６００ワード）をおいて識別データ「００３ｈ，００３ｈ，００３ｈ，００３ｈ」が挿入された、ワードレートを７４．２５ＭB/s とする４０ビットワード列データＤＭが得られる。
【００９８】
上述のようにしてメモリ部５７から得られる、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＡが供給されるとともにＳ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＡが供給される状態のもとにあっては、識別データ「００３ｈ，００３ｈ，００３ｈ，００３ｈ」を含まないものとされ、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＢが供給されるとともにＳ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＢが供給される状態のもとにあっては、所定の間隔（８００ワードもしくは１６００ワード）をおいて識別データ「００３ｈ，００３ｈ，００３ｈ，００３ｈ」が挿入されたものとされる、ワードレートを７４．２５ＭB/s とする４０ビットワード列データＤＭは、８Ｂ／１０Ｂ変換部５８及びＫコードタイミング設定部５９に供給される。Ｋコードタイミング設定部５９は、４０ビットワード列データＤＭの８Ｂ／１０Ｂ変換処理にあたって必要とされる４０ビットワード列データＤＭの一部のＫコードへの置換えのタイミングを検出し、検出されたタイミングをあらわすタイミング検出出力信号ＤＫを８Ｂ／１０Ｂ変換部５８に供給する。
【００９９】
８Ｂ／１０Ｂ変換部５８は、ＶＣＯ５３から得られる発振出力信号ＣＯＭが、周波数を１８５．６２５ＭHzとするクロック信号として供給されるもとで、タイミング検出出力信号ＤＫがあらわすタイミングをもって、４０ビットワード列データＤＭの一部をＫコードに置き換えるとともに、一部がＫコードに置き換えられた４０ビットワード列データＤＭに８Ｂ／１０Ｂ変換処理を施し、４０ビットワード列データＤＭに基づく、ワードレートを（２×７４．２５×１０）／８ＭB/s ＝１８５．６２５ＭB/s とする２０ビットワード列データＤＭＰを形成する。この２０ビットワード列データＤＭＰは、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＡが供給されるとともにＳ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＡが供給される状態のもとにあっては、禁止コード００３ｈ，００３ｈから成る識別データ「００３ｈ，００３ｈ」を含まないものとされ、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＢが供給されるとともにＳ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＢが供給される状態のもとにあっては、所定の間隔（８００ワードもしくは１６００ワード）をおいて識別データ「００３ｈ，００３ｈ」が挿入されたものとされる。
【０１００】
８Ｂ／１０Ｂ変換部５８から得られるワードレートを１８５．６２５ＭB/s とする２０ビットワード列データＤＭＰは、Ｐ／Ｓ変換部６０に供給される。Ｐ／Ｓ変換部６０は、２０ビットワード列データＤＭＰにＳ／Ｐ変換を施し、２０ビットワード列データＤＭＰに基づく、ビットレートを２０×１８５．６２５Ｍb/s ＝３．７１２５Ｇb/s とするビット列データＤＭＳを形成する。そして、Ｐ／Ｓ変換部６０から得られるビットレートを３．７１２５Ｇb/s とするビット列データＤＭＳが、送信部６１に供給され、送信部６１は、ビット列データＤＭＳを、例えば、同軸ケーブルあるいはオプティカル・ファイバーによって形成されたものとされるデータ伝送路２５を通じて伝送すべく送出する。
【０１０１】
上述のようにして、図３に示される例によれば、一方がデータレートをＸ／１．０００b/s として他方がデータレートをＸ／１．００１b/s とし、従って、データレート比を１：１／１．００１とする二つのビット列データである、データレートを１．４８５／１．０００Ｇb/s とする HD SDI に準拠した伝送に供されるシリアルディジタル映像信号ＤＳＡＡ及びデータレートを１．４８５／１．００１Ｇb/s とする HD SDI に準拠した伝送に供されるシリアルディジタル映像信号ＤＳＡＢのうちのシリアルディジタル映像信号ＤＳＡＡと、一方がデータレートをＸ／１．０００b/s として他方がデータレートをＸ／１．００１b/s とし、従って、データレート比を１：１／１．００１とする二つのビット列データである、データレートを１．４８５／１．０００Ｇb/s とする HD SDI に準拠した伝送に供されるシリアルディジタル映像信号ＤＳＢＡ及びデータレートを１．４８５／１．００１Ｇb/s とする HD SDI に準拠した伝送に供されるシリアルディジタル映像信号ＤＳＢＢのうちのシリアルディジタル映像信号ＤＳＢＡとの組、及び、シリアルディジタル映像信号ＤＳＡＡ及びシリアルディジタル映像信号ＤＳＡＢのうちのシリアルディジタル映像信号ＤＳＡＢと、シリアルディジタル映像信号ＤＳＢＡ及びシリアルディジタル映像信号ＤＳＢＢのうちのシリアルディジタル映像信号ＤＳＢＢとの組のいずれもが、ビットレートを固定ビットレートである３．７１２５Ｇb/s とするビット列データＤＭＳとされて、共通のデータ伝送路２５を通じて伝送されることになる。
【０１０２】
なお、図３に示される例においても、８Ｂ／１０Ｂ変換部５８及びＫコードタイミング設定部５９を設けて、メモリ部５７から得られる４０ビットワード列データＤＭに８Ｂ／１０Ｂ変換を施すことは、必ずしも必要ではない。従って、メモリ部５７から得られる４０ビットワード列データＤＭに８Ｂ／１０Ｂ変換を施さないものとされる、図３に示される例についての変形例が考えられる。斯かる変形例にあっては、８Ｂ／１０Ｂ変換部５８及びＫコードタイミング設定部５９が設けられないことに加えて、カウンタ部１４が、ワードクロック信号ＣＫＰを順次カウントし、１０００カウント毎にカウント出力信号ＣＣＷを発生するものとされ、さらに、分周部１８は設けられず、分周部５４から得られる周波数を９２．８１２５ＭHzとする分周出力信号ＣＤＭが直接に読出クロック信号ＲＣＫとしてメモリ部５７に供給される。それにより、メモリ部５７から得られる４０ビットワード列データＤＭが、ワードレートを９２．８１２５ＭB/s とするものとされ、それがＰ／Ｓ変換部６０に供給されて、Ｐ／Ｓ変換部６０から、ビットレートを４０×９２．８１２５ＭB/s ＝３．７１２５Ｇb/s （固定ビットレート）とするビット列データＤＭＳが得られる。
【０１０３】
上述のような図３に示される例及びそれについての変形例におけるカウンタ部１４，カウンタ部１７，分周部１８及び分周部１９について、前述の図１に示される例及びそれについての変形例におけるカウンタ部１４，カウンタ部１７，分周部１８及び分周部１９の場合と同様に、以下のように整理することができる。
【０１０４】
先ず、４０ビットワード列データＤＭに８Ｂ／１０Ｂ変換が施されず、８Ｂ／１０Ｂ変換部５８及びＫコードタイミング設定部５９、さらには、分周部１８が設けられない、図３に示される例についての変形例においては、ワードクロック信号ＣＫＰが書込クロック信号ＷＣＫとしてメモリ部５７に供給され、さらに、カウンタ部１４がワードクロック信号ＣＫＰについての１０００カウント毎にカウント出力信号ＣＣＷを発生し、そのカウント出力信号ＣＣＷが書込リセット信号ＷＲとしてメモリ部５７に供給される。従って、カウンタ部１４は、ワードクロック信号ＣＫＰである書込クロック信号ＷＣＫのＰ周期毎に書込リセット信号ＷＲを発生する書込リセット信号発生手段を構成するものであって、Ｐが１０００に選定されたものにあたる。
【０１０５】
また、分周部５４から得られる分周出力信号ＣＤＭが読出クロック信号ＲＣＫとしてメモリ部５７に供給されるもとで、カウンタ部１７が、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＡが供給されるとともにＳ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＡが供給されるとき、分周出力信号ＣＤＭの１０００カウント毎に、また、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＢが供給されるとともにＳ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＢが供給されるとき、分周出力信号ＣＤＭの１００１カウント毎に、カウント出力信号ＣＣＲを発生し，分周部１９が，Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＡが供給されるとともにＳ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＡが供給されるとき、カウント出力信号ＣＣＲをそのまま分周出力信号ＣＤＲとして導出し、また、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＢが供給されるとともにＳ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＢが供給されるとき、カウント出力信号ＣＣＲを１／５分周して分周出力信号ＣＤＲを導出して、その分周出力信号ＣＤＲが読出リセット信号ＲＲとしてメモリ部５７に供給される。従って、カウンタ部１７及び分周部１９は、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＡが供給されるとともにＳ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＡが供給されるとき、分周出力信号ＣＤＭである読出クロック信号ＲＣＫのＰ周期毎に、また、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＢが供給されるとともにＳ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＢが供給されるとき、分周出力信号ＣＤＭである読出クロック信号ＲＣＫの（Ｐ＋１）×Ｑ周期毎に、読出リセット信号ＲＲを発生する読出リセット信号発生手段を構成するものであって、Ｐが１０００に選定されるとともにＱが５に選定されたものにあたる。
【０１０６】
次に、図３に示されるとおりに、４０ビットワード列データＤＭに８Ｂ／１０Ｂ変換が施され、８Ｂ／１０Ｂ変換部５８及びＫコードタイミング設定部５９、さらには、分周部１８が設けられる例においては、ワードクロック信号ＣＫＰが書込クロック信号ＷＣＫとしてメモリ部５７に供給され、さらに、カウンタ部１４がワードクロック信号ＣＫＰについての８００カウント毎にカウント出力信号ＣＣＷを発生し、そのカウント出力信号ＣＣＷが書込リセット信号ＷＲとしてメモリ部５７に供給される。従って、カウンタ部１４は、ワードクロック信号ＣＫＰである書込クロック信号ＷＣＫのＰ×４／５周期毎に書込リセット信号ＷＲを発生する書込リセット信号発生手段を構成するものであって、Ｐが１０００に選定されたものにあたる。
【０１０７】
また、分周部１８が分周部５４から得られる分周出力信号ＣＤＭを４／５分周して分周出力信号ＣＤＱを導出し、その分周出力信号ＣＤＱが読出クロック信号ＲＣＫとしてメモリ部５７に供給されるもとで、カウンタ部１７が、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＡが供給されるとともにＳ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＡが供給されるとき、分周出力信号ＣＤＭの１０００カウント毎に、また、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＢが供給されるとともにＳ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＢが供給されるとき、分周出力信号ＣＤＭの１００１カウント毎に、カウント出力信号ＣＣＲを発生し，分周部１９が，Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＡが供給されるとともにＳ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＡが供給されるとき、カウント出力信号ＣＣＲをそのまま分周出力信号ＣＤＲとして導出し、また、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＢが供給されるとともにＳ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＢが供給されるとき、カウント出力信号ＣＣＲを１／５分周して分周出力信号ＣＤＲを導出して、その分周出力信号ＣＤＲが読出リセット信号ＲＲとしてメモリ部５７に供給される。従って、カウンタ部１７及び分周部１９は、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＡが供給されるとともにＳ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＡが供給されるとき、分周出力信号ＣＤＭである読出クロック信号ＲＣＫのＰ周期毎に、また、Ｓ／Ｐ変換部５２Ａにシリアルディジタル映像信号ＤＳＡＢが供給されるとともにＳ／Ｐ変換部５２Ｂにシリアルディジタル映像信号ＤＳＢＢが供給されるとき、分周出力信号ＣＤＭである読出クロック信号ＲＣＫの（Ｐ＋１）×Ｑ周期毎に、読出リセット信号ＲＲを発生する読出リセット信号発生手段を構成するものであって、Ｐが１０００に選定されるとともにＱが５に選定されたものにあたる。
【実施例４】
【０１０８】
図４は、本願の特許請求の範囲における請求項２１から請求項２６までのいずれかに記載された発明に係るデータ受信装置の一例を示す。この図４に示されるデータ受信装置の例は、例えば、図３に示されるデータ送信装置の例によって送信されたビットレートを３．７１２５Ｇb/s とするビット列データＤＭＳについての受信を行うものとされる。
【０１０９】
図４に示される例は、図２に示される例と同様に構成された部分を多々有しており、図４においては、図２に示される各回路ブロック，信号及びデータ等に対応する回路ブロック，信号及びデータ等が、図２と共通の符号が付されて示されており、それらについての重複説明は省略される。
【０１１０】
図４に示される例にあっては、例えば、図３に示されるデータ送信装置の例（８Ｂ／１０Ｂ変換部５８及びＫコードタイミング設定部５９、さらには、分周部１８が設けられたもの）によって送信されたビットレートを固定ビットレートである３．７１２５Ｇb/s とするビット列データＤＭＳが、入力端子６２を通じて受信部６３に供給される。受信部６３は、入力端子６２を通じたビット列データＤＭＳを受信して、それをＳ／Ｐ変換部６４に供給する。
【０１１１】
Ｓ／Ｐ変換部６４は、ビット列データＤＭＳにＳ／Ｐ変換を施し、ワードレートを３．７１２５／２０Ｇb/s ＝１８５．６２５ＭB/s とする２０ビットワード列データＤＭＰを形成する。このＳ／Ｐ変換部６４は、２０ビットワード列データＤＭＰのみならず、一般的にはＮビットワード列データとしてあらわされるワード列データを形成するものとされ、２０ビットワード列データＤＭＰは、Ｎビットワード列データのうちのＮが２０に選定されて得られる一例である。この２０ビットワード列データＤＭＰは、例えば、「００３ｈ，００３ｈ」とされる識別データを含まないもの、もしくは、所定の間隔をおいて識別データ「００３ｈ，００３ｈ」が挿入されたものとされる。
【０１１２】
また、Ｓ／Ｐ変換部６４においては、ビット列データＤＭＳのビットレートに対応した周波数を３．７１２５ＧHzとするビットクロック信号ＣＫＭが再生される。Ｓ／Ｐ変換部６４において再生されるビットクロック信号ＣＫＭは、分周部６５に供給される。分周部６５は、ビットクロック信号ＣＫＭを１／２０分周して、周波数を３．７１２５／２０ＧHz＝１８５．６２５ＭHzとする分周出力信号ＣＤＮを導出する。さらに、分周部６５から得られる分周出力信号ＣＤＮは、分周部６６に供給される。そして、分周部６６は、分周出力信号ＣＤＮを１／２分周して、周波数を１８５．６２５／２ＭHz＝９２．８１２５ＭHzとする分周出力信号ＣＤＯを導出する。
【０１１３】
分周部６６から得られる分周出力信号ＣＤＯは、分周部３５及びカウンタ部３６に供給される。分周部３５及びカウンタ部３６は、図２に示される例における分周部３５及びカウンタ部３６と同様に動作する。
【０１１４】
また、Ｓ／Ｐ変換部６４から得られるワードレートを１８５．６２５ＭB/s とする２０ビットワード列データＤＭＰは、１０Ｂ／８Ｂ変換部６７に供給される。１０Ｂ／８Ｂ変換部６７は、２０ビットワード列データＤＭＰに１０Ｂ／８Ｂ変換処理を施し、２０ビットワード列データＤＭＰに基づく、ワードレートを（１８５．６２５×８）／（２×１０）ＭB/s ＝７４．２５ＭB/s とする４０ビットワード列データＤＭを形成する。この４０ビットワード列データＤＭも、例えば、「００３ｈ，００３ｈ，００３ｈ，００３ｈ，」とされる識別データを含まないもの、もしくは、所定の間隔をおいて識別データ「００３ｈ，００３ｈ，００３ｈ，００３ｈ，」が挿入されたものとされる。
【０１１５】
１０Ｂ／８Ｂ変換部６７から得られる４０ビットワード列データＤＭは、識別データ検出部６８に供給される。識別データ検出部６８は、４０ビットワード列データＤＭについてのそれに挿入された識別データ「００３ｈ，００３ｈ，００３ｈ，００３ｈ」の検出を行い、識別データ「００３ｈ，００３ｈ，００３ｈ，００３ｈ」が検出されると、検出出力信号ＤＩを導出する。識別データ検出部６８から検出出力信号ＤＩが得られるときには、その検出出力信号ＤＩが選択制御信号形成部３９に供給され、選択制御信号形成部３９は、識別データ検出部６８から検出出力信号ＤＩが得られない状態及び識別データ検出部６８から検出出力信号ＤＩが得られる状態の夫々に、個別に応じたものとされる選択制御信号ＳＳを送出する。
【０１１６】
このようなもとで、１０Ｂ／８Ｂ変換部６７から得られる４０ビットワード列データＤＭは、メモリ部７０に供給される。メモリ部７０は、少なくとも４０ビットワードデータについて８００ワード分の格納容量を有し、例えば、１〜８００のワードアドレスが設けられたものとされる。
【０１１７】
また、メモリ部７０には、分周部３５から得られる分周出力信号ＣＤＳが書込クロック信号ＥＣＫとして，分周部４０から得られる分周出力信号ＣＤＥが書込アドレスをリセットするための書込リセット信号ＥＲとして，スイッチ４４により取り出される発振出力信号ＣＯＡもしくはＣＯＢが読出クロック信号ＤＣＫとして、さらに、カウンタ部４５から得られるカウント出力信号ＣＤＤが読出アドレスをリセットするための読出リセット信号ＤＲとして供給される。
【０１１８】
それにより、識別データ検出部６８から検出出力信号ＤＩが得られない状態のもとにあっては、メモリ部７０に、１０Ｂ／８Ｂ変換部６７から得られる、ワードレートを７４．２５ＭB/s とする４０ビットワード列データＤＭが、周波数を７４．２５ＭHzとする書込クロック信号ＥＣＫによって書き込まれ、その際、周波数を９２．８１２５／１．０００ＫHzとする書込リセット信号ＥＲによって、書込アドレスのリセットが行われる。従って、４０ビットワード列データＤＭのメモリ部７０への書込みは、７４．２５×１０3 ／９２．８１２５＝８００ワードずつ、ワードアドレス１〜８００になされる状態が繰り返されるものとされる。
【０１１９】
そして、メモリ部７０のワードアドレス１〜８００に書き込まれた４０ビットワード列データＤＭは、周波数を７４．２５／１．０００ＭHzとする読出クロック信号ＤＣＫによって読み出され、その際、周波数を９２．８１２５／１．０００ＫHzとする読出リセット信号ＤＲによって、読出アドレスのリセットが行われる。従って、４０ビットワード列データＤＭのメモリ部７０よりの読出しは、７４．２５×１０3 ／９２．８１２５＝８００ワードずつ、ワードアドレス１〜８００からなされる状態が繰り返される。その結果、メモリ部７０から、ワードレートを７４．２５／１．０００ＭB/s とする４０ビットワード列データが読み出されることになるが、この４０ビットワード列データは、その各ワードが２０ビットずつに分けられて、各々がワードレートを７４．２５／１．０００ＭB/s とする、二つの２０ビットワード列データＤＰＡ及びＤＰＢとして取り出される。
【０１２０】
また、識別データ検出部６８から検出出力信号ＤＩが得られる状態のもとにあっては、メモリ部７０に、１０Ｂ／８Ｂ変換部６７から得られる、ワードレートを７４．２５ＭB/s とする４０ビットワード列データＤＭが、周波数を７４．２５ＭHzとする書込クロック信号ＥＣＫによって書き込まれ、その際、周波数を９２．８１２５／（１．００１×５）ＫHzとする読出リセット信号ＥＲによって、読出アドレスのリセットが行われる。従って、４０ビットワード列データＤＭのメモリ部７０への書込みは、７４．２５×１０3 ×１．００１×５／９２．８１２５＝４００４ワードずつ、ワードアドレス１〜８００まで５回繰り返して行われる状態が繰り返される。このとき、２０ビットワード列データＤＭに８００ワードもしくは１６００ワードの間隔をおいて挿入された１ワードの識別データ「００３ｈ，００３ｈ，００３ｈ，００３ｈ」は、メモリ部７０がワードアドレス８０１を有していないことにより、メモリ部７０への書込みは行われない。その結果、メモリ部７０には、識別データ「００３ｈ，００３ｈ，００３ｈ，００３ｈ」が取り除かれた４０ビットワード列データＤＭが、８００ワードずつ繰り返して書き込まれる。
【０１２１】
そして、このようにしてメモリ部７０に書き込まれた４０ビットワード列データＤＭは、周波数を７４．２５／１．００１ＭHzとする読出クロック信号ＤＣＫによって読み出され、その際、周波数を９２．８１２５／１．００１ＫHzとする読出リセット信号ＤＲによって、読出アドレスのリセットが行われる。従って、４０ビットワード列データＤＭのメモリ部７０よりの読出しは、７４．２５×１０3 ／９２．８１２５＝８００ワードずつ、ワードアドレス１〜８００から行われる状態が繰り返される。その結果、メモリ部７０から、ワードレートを７４．２５／１．００１ＭB/s とする４０ビットワード列データが読み出されることになるが、この４０ビットワード列データは、その各ワードが２０ビットずつに分けられて、各々がワードレートを７４．２５／１．００１ＭB/s とする、二つの２０ビットワード列データＤＰＡ及びＤＰＢとして取り出される。
【０１２２】
メモリ部７０から得られる、ワードレートを７４．２５／１．０００ＭB/s もしくは７４．２５／１．００１ＭB/s とする２０ビットワード列データＤＰＡ、及び、ワードレートを７４．２５／１．０００ＭB/s もしくは７４．２５／１．００１ＭB/s とする２０ビットワード列データＤＰＢは、Ｐ／Ｓ変換部７１Ａ及び７１Ｂに夫々供給される。
【０１２３】
Ｐ／Ｓ変換部７１Ａは、スイッチ４４によって取り出される、周波数を７４．２５／１．０００ＭHzとする発振出力信号ＣＯＡもしくは周波数を７４．２５／１．００１ＭHzとする発振出力信号ＣＯＢが、ビットクロック信号として供給されるもとで、ワードレートを７４．２５／１．０００ＭB/s とする２０ビットワード列データＤＰＡにＰ／Ｓ変換処理を施して、データレート（ビットレート）を２０×７４．２５／１．０００Ｍb/s ＝１．４８５／１．０００Ｇb/s とするビット列データであるシリアルディジタル映像信号ＤＳＡＡを形成する動作、もしくは、ワードレートを７４．２５／１．００１ＭB/s とする２０ビットワード列データＤＰＡにＰ／Ｓ変換処理を施して、データレート（ビットレート）を２０×７４．２５／１．００１Ｍb/s ＝１．４８５／１．００１Ｇb/s とするビット列データであるシリアルディジタル映像信号ＤＳＡＢを形成する動作を行う。
【０１２４】
また、Ｐ／Ｓ変換部７１Ｂは、スイッチ４４によって取り出される、周波数を７４．２５／１．０００ＭHzとする発振出力信号ＣＯＡもしくは周波数を７４．２５／１．００１ＭHzとする発振出力信号ＣＯＢが、ビットクロック信号として供給されるもとで、ワードレートを７４．２５／１．０００ＭB/s とする２０ビットワード列データＤＰＢにＰ／Ｓ変換処理を施して、データレート（ビットレート）を２０×７４．２５／１．０００Ｍb/s ＝１．４８５／１．０００Ｇb/s とするビット列データであるシリアルディジタル映像信号ＤＳＢＡを形成する動作、もしくは、ワードレートを７４．２５／１．００１ＭB/s とする２０ビットワード列データＤＰＢにＰ／Ｓ変換処理を施して、データレート（ビットレート）を２０×７４．２５／１．００１Ｍb/s ＝１．４８５／１．００１Ｇb/s とするビット列データであるシリアルディジタル映像信号ＤＳＢＢを形成する動作を行う。
【０１２５】
Ｐ／Ｓ変換部７１Ａから得られるシリアルディジタル映像信号ＤＳＡＡもしくはＤＳＡＢは、図３に示されるデータ送信装置の例によって送信されたビットレートを３．７１２５Ｇb/s とするビット列データＤＭＳに基づいて再生されたものとして、出力端子７２Ａに導出され，また、Ｐ／Ｓ変換部７１Ｂから得られるシリアルディジタル映像信号ＤＳＢＡもしくはＳＡＢＢも、図３に示されるデータ送信装置の例によって送信されたビットレートを３．７１２５Ｇb/s とするビット列データＤＭＳに基づいて再生されたものとして、出力端子７２Ｂに導出される。
【０１２６】
上述のようにして、図４に示される例によれば、図３に示されるデータ送信装置の例によって送信されたビットレートを３．７１２５Ｇb/s とするビット列データＤＭＳが受信されて、一方がデータレートをＸ／１．０００b/s として他方がデータレートをＸ／１．００１b/s とし、従って、データレート比を１：１／１．００１とする二つのビット列データである、データレートを１．４８５／１．０００Ｇb/s とする HD SDI に準拠した伝送に供されるシリアルディジタル映像信号ＤＳＡＡ及びデータレートを１．４８５／１．００１Ｇb/s とする HD SDI に準拠した伝送に供されるシリアルディジタル映像信号ＤＳＡＢのうちのシリアルディジタル映像信号ＤＳＡＡと、一方がデータレートをＸ／１．０００b/s として他方がデータレートをＸ／１．００１b/s とし、従って、データレート比を１：１／１．００１とする二つのビット列データである、データレートを１．４８５／１．０００Ｇb/s とする HD SDI に準拠した伝送に供されるシリアルディジタル映像信号ＤＳＢＡ及びデータレートを１．４８５／１．００１Ｇb/s とする HD SDI に準拠した伝送に供されるシリアルディジタル映像信号ＤＳＢＢのうちのシリアルディジタル映像信号ＤＳＢＡとの組、もしくは、シリアルディジタル映像信号ＤＳＡＡ及びシリアルディジタル映像信号ＤＳＡＢのうちのシリアルディジタル映像信号ＤＳＡＢと、シリアルディジタル映像信号ＤＳＢＡ及びシリアルディジタル映像信号ＤＳＢＢのうちのシリアルディジタル映像信号ＤＳＢＢとの組が、再生されることになる。
【０１２７】
なお、図４に示される例については、図３に示されるメモリ部５７から得られる４０ビットワード列データＤＭに８Ｂ／１０Ｂ変換を施さないものとされる、図３に示される例についての変形例によって送信されたビットレートを３．７１２５Ｇb/s とするビット列データＤＭＳを受信するものとされる変形例が考えられる。斯かる図４に示される例についての変形例にあっては、１０Ｂ／８Ｂ変換部６７及び分周部３５は設けられず、Ｓ／Ｐ変換部６４からワードレートを９２．８１２５ＭB/s とする４０ビットワード列データＤＭＰが得られて、それがメモリ部７０に供給されるとともに、分周部６６から得られる周波数を９２．８１２５ＭHzとする分周出力信号ＣＤＯが、直接に書込クロック信号ＥＣＫとしてメモリ部７０に供給され、さらに、カウンタ部４５が、スイッチ４４によって取り出される発振出力信号ＣＯＡもしくはＣＯＢについての１０００カウント毎にカウント出力信号ＣＣＤを発生するものとされる。
【０１２８】
上述のような図４に示される例及びそれについての変形例における分周部６６，分周部３５，カウンタ部３６，分周部４０及びカウンタ部４５について、前述の図２に示される例及びそれについての変形例における分周部３４，分周部３５，カウンタ部３６，分周部４０及びカウンタ部４５の場合と同様に、以下のように整理することができる。
【０１２９】
先ず、図４に示される１０Ｂ／８Ｂ変換部６７及び分周部３５が設けられない、図４に示される例についての変形例においては、分周部６６から得られる分周出力信号ＣＤＯが書込クロック信号ＥＣＫとしてメモリ部７０に供給されるもとで、カウンタ部３６が、識別データ検出部６８から検出出力信号ＤＩが得られないとき、分周部６６から得られる分周出力信号ＣＤＯの１０００カウント毎に、また、識別データ検出部６８から検出出力信号ＤＩが得られるとき、分周部６６から得られる分周出力信号ＣＤＯの１００１カウント毎に、カウント出力信号ＣＣＥを発生し，分周部４０が、識別データ検出部６８から検出出力信号ＤＩが得られないとき、カウント出力信号ＣＣＥをそのまま分周出力信号ＣＤＥとして導出し、また、識別データ検出部６８から検出出力信号ＤＩが得られるとき、カウント出力信号ＣＣＥを１／５分周して分周出力信号ＣＤＥを導出して、その分周出力信号ＣＤＥが書込リセット信号ＥＲとしてメモリ部７０に供給される。従って、カウンタ部３６及び分周部４０は、識別データ検出部６８から検出出力信号ＤＩが得られないとき、分周部６６から得られる分周出力信号ＣＤＯである書込クロック信号ＥＣＫのＰ周期毎に、また、識別データ検出部６８から検出出力信号ＤＩが得られるとき、分周部６６から得られる分周出力信号ＣＤＯである書込クロック信号ＥＣＫの（Ｐ＋１）×Ｑ周期毎に、書込リセット信号ＥＲを発生する書込リセット信号発生手段を構成するものであって、Ｐが１０００に選定されるとともにＱが５に選定されたものにあたる。
【０１３０】
また、識別データ検出部６８から検出出力信号ＤＩが得られないとき、スイッチ４４により取り出される発振出力信号ＣＯＡが読出クロック信号ＤＣＫとしてメモリ部７０に供給されるもとで、カウンタ部４５が、スイッチ４４により取り出される発振出力信号ＣＯＡの１０００カウント毎にカウント出力信号ＣＣＤを発生して、そのカウント出力信号ＣＣＤが読出リセット信号ＤＲとしてメモリ部７０に供給され、さらに、識別データ検出部６８から検出出力信号ＤＩが得られるとき、スイッチ４４により取り出される発振出力信号ＣＯＢが読出クロック信号ＤＣＫとしてメモリ部７０に供給されるもとで、カウンタ部４５が、スイッチ４４により取り出される発振出力信号ＣＯＢの１０００カウント毎にカウント出力信号ＣＣＤを発生して、そのカウント出力信号ＣＣＤが読出リセット信号ＤＲとしてメモリ部７０に供給される。従って、カウンタ部４５は、識別データ検出部６８から検出出力信号ＤＩが得られないとき、発振出力信号ＣＯＡである読出クロック信号ＤＣＫのＰ周期毎に、また、識別データ検出部６８から検出出力信号ＤＩが得られるとき、発振出力信号ＣＯＢである読出クロック信号ＤＣＫのＰ周期毎に、読出リセット信号ＤＲを発生する読出リセット信号発生手段を構成するものであって、Ｐが１０００に選定されたものにあたる。
【０１３１】
次に、図４に示されるとおりに、１０Ｂ／８Ｂ変換部６７及び分周部３５が設けられる例においては、分周部３５が分周部６６から得られる分周出力信号ＣＤＯを４／５分周して分周出力信号ＣＤＳを形成し、その分周出力信号ＣＤＳが書込クロック信号ＥＣＫとしてメモリ部７０に供給されるもとで、カウンタ部３６が、識別データ検出部６８から検出出力信号ＤＩが得られないとき、分周部６６から得られる分周出力信号ＣＤＯの１０００カウント毎に、また、識別データ検出部６８から検出出力信号ＤＩが得られるとき、分周部６６から得られる分周出力信号ＣＤＯの１００１カウント毎に、カウント出力信号ＣＣＥを発生し，分周部４０が、識別データ検出部６８から検出出力信号ＤＩが得られないとき、カウント出力信号ＣＣＥをそのまま分周出力信号ＣＤＥとして導出し、また、識別データ検出部６８から検出出力信号ＤＩが得られるとき、カウント出力信号ＣＣＥを１／５分周して分周出力信号ＣＤＥを導出して、その分周出力信号ＣＤＥが書込リセット信号ＥＲとしてメモリ部７０に供給される。従って、カウンタ部３６及び分周部４０は、識別データ検出部６８から検出出力信号ＤＩが得られないとき、分周部６６から得られる分周出力信号ＣＤＯである書込クロック信号ＥＣＫのＰ周期毎に、また、識別データ検出部６８から検出出力信号ＤＩが得られるとき、分周部６６から得られる分周出力信号ＣＤＯである書込クロック信号ＥＣＫの（Ｐ＋１）×Ｑ周期毎に、書込リセット信号ＥＲを発生する書込リセット信号発生手段を構成するものであって、Ｐが１０００に選定されるとともにＱが５に選定されたものにあたる。
【０１３２】
また、識別データ検出部６８から検出出力信号ＤＩが得られないとき、スイッチ４４により取り出される発振出力信号ＣＯＡが読出クロック信号ＤＣＫとしてメモリ部７０に供給されるもとで、カウンタ部４５が、スイッチ４４により取り出される発振出力信号ＣＯＡの８００カウント毎にカウント出力信号ＣＣＤを発生して、そのカウント出力信号ＣＣＤが読出リセット信号ＤＲとしてメモリ部７０に供給され、さらに、識別データ検出部６８から検出出力信号ＤＩが得られるとき、スイッチ４４により取り出される発振出力信号ＣＯＢが読出クロック信号ＤＣＫとしてメモリ部７０に供給されるもとで、カウンタ部４５が、スイッチ４４により取り出される発振出力信号ＣＯＢの８００カウント毎にカウント出力信号ＣＣＤを発生して、そのカウント出力信号ＣＣＤが読出リセット信号ＤＲとしてメモリ部７０に供給される。従って、カウンタ部４５は、識別データ検出部６８から検出出力信号ＤＩが得られないとき、発振出力信号ＣＯＡである読出クロック信号ＤＣＫのＰ×４／５周期毎に、また、識別データ検出部６８から検出出力信号ＤＩが得られるとき、発振出力信号ＣＯＢである読出クロック信号ＤＣＫのＰ×４／５周期毎に、読出リセット信号ＤＲを発生する読出リセット信号発生手段を構成するものであって、Ｐが１０００に選定されたものにあたる。
【実施例５】
【０１３３】
図５は、上述の図１に示されるデータ送信装置の例及び図２に示されるデータ受信装置の例、あるいは、上述の図３に示されるデータ送信装置の例及び図４に示されるデータ受信装置の例が適用されて構成されるデータ伝送システムの一例を示す。
【０１３４】
図５に示されるデータ伝送システムの例は、データ送受信部８０とデータ送受信部８１とが、二個のデータ伝送路８２及び８３を介して相互連結されることにより構成される。
【０１３５】
データ送受信部８０は、データ送信部８５とデータ受信部８６とを備えている。そして、データ送信部８５が、例えば、図１に示されるデータ送信装置の例あるいは図３に示されるデータ送信装置の例が適用されて形成され、データ受信部８６は、データ送信部８５が、例えば、図１に示されるデータ送信装置の例が適用されて形成されるとき、図２に示されるデータ受信装置の例が適用されて形成され、また、データ送信部８５が、例えば、図３に示されるデータ送信装置の例が適用されて形成されるとき、図４に示されるデータ受信装置の例が適用されて形成される。
【０１３６】
データ送受信部８１は、データ受信部８７とデータ送信部８８とを備えている。そして、データ受信部８７は、データ送受信部８０におけるデータ送信部８５が、例えば、図１に示されるデータ送信装置の例が適用されて形成されるとき、図２に示されるデータ受信装置の例が適用されて形成され、また、データ送受信部８０におけるデータ送信部８５が、例えば、図３に示されるデータ送信装置の例が適用されて形成されるとき、図４に示されるデータ受信装置の例が適用されて形成される。一方、データ送信部８８は、データ送受信部８０におけるデータ受信部８６が、例えば、図２に示されるデータ受信装置の例が適用されて形成されるとき、図１に示されるデータ受信装置の例が適用されて形成され、また、データ送受信部８０におけるデータ受信部８６が、例えば、図４に示されるデータ受信装置の例が適用されて形成されるとき、図３に示されるデータ送信装置の例が適用されて形成される。
【０１３７】
このようなもとで、データ送受信部８０におけるデータ送信部８５を形成する、図１に示されるデータ送信装置の例あるいは図３に示されるデータ送信装置の例により送信されるデータが、データ伝送路８２を通じて伝送され、データ送受信部８１におけるデータ受信部８７を形成する、図２に示されるデータ受信装置の例あるいは図４に示されるデータ受信装置の例によって受信される。また、データ送受信部８１におけるデータ送信部８８を形成する、図１に示されるデータ送信装置の例あるいは図３に示されるデータ送信装置の例により送信されるデータが、データ伝送路８３を通じて伝送され、データ送受信部８０におけるデータ受信部８６を形成する、図２に示されるデータ受信装置の例あるいは図４に示されるデータ受信装置の例によって受信される。
【産業上の利用可能性】
【０１３８】
上述のような本願の特許請求の範囲における請求項１から請求項１４までのいずれかに記載された発明に係るデータ送信装置、及び、本願の特許請求の範囲における請求項１５から請求項２６までのいずれかに記載された発明に係るデータ受信装置は、例えば、データレートを１．４８５／１．０００Ｇb/s とする HD SDI に準拠した伝送に供されるシリアルディジタル映像信号、及び、データレートを１．４８５／１．００１Ｇb/s とする HD SDI に準拠した伝送に供されるシリアルディジタル映像信号のような、データレート比が１：１／１．００１とされるデータレートを互いに異にする二種のビット列データ、あるいは、それらに基づく二種のワード列データのいずれについての伝送も、固定データレートを有したビット列データの伝送をもって行うことができるデータ伝送システムを構築できるものとして、広範に適用され得るものである。
【図面の簡単な説明】
【０１３９】
【図１】本願の特許請求の範囲における請求項１から請求項７までのいずれかに記載された発明に係るデータ送信装置の一例を示すブロック構成図である。
【図２】本願の特許請求の範囲における請求項１５から請求項２０までのいずれかに記載された発明に係るデータ受信装置の一例を示すブロック構成図である。
【図３】本願の特許請求の範囲における請求項８から請求項１４までのいずれかに記載された発明に係るデータ送信装置の一例を示すブロック構成図である。
【図４】本願の特許請求の範囲における請求項２１から請求項２６までのいずれかに記載された発明に係るデータ受信装置の一例を示すブロック構成図である。
【図５】図１に示されるデータ送信装置の例及び図２に示されるデータ受信装置の例、あるいは、図３に示されるデータ送信装置の例及び図４に示されるデータ受信装置の例が適用されて構成されるデータ伝送システムの一例を示すブロック構成図である。
【符号の説明】
【０１４０】
１２，３３，５２Ａ，５２Ｂ，６４・・・Ｓ／Ｐ変換部，  １３，３９・・選択制御信号形成部，  １４，１７，３６，４５・・・カウンタ部，  １５，４１・・・位相比較部，  １６，４２，４３，５３・・・ＶＣＯ，  １８，１９，３４，３５，４０，５４，６５，６６・・・分周部，  ２０，４６，５７，７０・・・メモリ部，  ２１，５８・・・８Ｂ／１０Ｂ変換部，  ２３，４７，６０，７１Ａ，７１Ｂ・・・Ｐ／Ｓ変換部，  ２４，６１・・・送信部，  ３２，６３・・・受信部，  ３７，６７・・・１０Ｂ／８Ｂ変換部，  ３８，６８・・・識別データ検出部，  ４４・・・スイッチ，  ８０，８１・・・データ送受信部，  ８２，８３・・・データ伝送路
【図１】
2005204047.tif 000003
【図２】
2005204047.tif 000004
【図３】
2005204047.tif 000005
【図４】
2005204047.tif 000006
【図５】
2005204047.tif 000007