(57)【要約】【課題】インピーダンス変換手段の信号出力を出力端子から切り離すことが可能であり、かつ上記信号出力を出力端子に高速かつ高精度に出力できる出力回路を提供して、低消費電力で高速かつ高精度な液晶駆動を実現する。【解決手段】プリチャージ期間では、アナログスイッチＡｉ（ｉは１からｍまでのいずれかの整数）およびＢｉをＯＦＦし、アナログスイッチＣｉおよびＤｉをＯＮして、ソースラインＳｉを駆動する出力端子を、ソースドライバＳＤｉの信号出力から切り離して隣接する出力端子に接続し、プリチャージするとともに、上記出力端子をＳＤｉの反転入力から切り離して上記信号出力を上記反転入力に帰還させ、駆動期間では、ＡｉおよびＢｉをＯＮし、ＣｉおよびＤｉをＯＦＦして、上記出力端子を上記隣接する出力端子から切り離して上記信号出力に接続するとともに、上記信号出力を上記反転入力から切り離して上記出力端子の信号を上記反転入力に帰還させる。【選択図】        図１ 
2005201974.tif 000002
【特許請求の範囲】
【請求項１】
インピーダンス変換手段の信号出力を出力端子から出力する出力経路に設けられ、出力期間には、上記信号出力を上記出力端子に接続し、非出力期間には、上記信号出力を上記出力端子から切り離す第１のスイッチと、
上記出力端子の信号を上記インピーダンス変換手段の帰還入力に帰還させる第１の帰還経路に設けられ、上記出力期間には、上記出力端子を上記帰還入力に接続し、上記非出力期間には、上記出力端子を上記帰還入力から切り離す第２のスイッチと、
上記信号出力を上記帰還入力に帰還させる第２の帰還経路に設けられ、上記非出力期間には、上記信号出力を上記帰還入力に接続し、上記出力期間には、上記信号出力を上記帰還入力から切り離す第３のスイッチと
を備えた
ことを特徴とする出力回路。
【請求項２】
上記出力経路において上記第１のスイッチと上記出力端子の間に設けられた保護抵抗と、
上記第１の帰還経路において上記第２のスイッチと上記出力端子の間に設けられた帰還抵抗と
をさらに備えた
ことを特徴とする請求項１に記載の出力回路。
【請求項３】
上記非出力期間には、上記出力端子を所定の電源に接続し、上記出力期間には、上記出力端子を上記電源から切り離す第４のスイッチをさらに備えたことを特徴とする請求項１または２に記載の出力回路。
【請求項４】
上記インピーダンス変換手段は、オペアンプであり、
上記帰還入力は、上記オペアンプの反転入力である
ことを特徴とする請求項１に記載の出力回路。
【請求項５】
上記第１および第２のスイッチは、スイッチ制御信号が第１の論理値のときにＯＮし、上記スイッチ制御信号が第２の論理値のときにＯＦＦするアナログスイッチであり、
上記第３のスイッチは、上記スイッチ制御信号が第１の論理値のときにＯＦＦし、上記スイッチ制御信号が第２の論理値のときにＯＮするアナログスイッチである
ことを特徴とする請求項１に記載の出力回路。
【請求項６】
液晶パネルを駆動する液晶駆動回路において、
請求項１から５までのいずれか１つに記載の出力回路を複数備え、
上記インピーダンス変換手段は、入力された駆動信号に従って、上記出力端子に接続される上記液晶パネルのマトリクスラインを駆動するドライバである
ことを特徴とする液晶駆動回路。
【請求項７】
液晶パネルを駆動する液晶駆動方法において、
上記液晶パネルのマトリクスライン群に接続された出力端子群をドライバ群の信号出力から切り離して所定の電源に接続するとともに、上記出力端子群を上記ドライバ群の帰還入力から切り離して上記信号出力を上記帰還入力に帰還させるプリチャージ工程と、
上記出力端子群を上記電源から切り離して上記信号出力に接続するとともに、上記信号出力を上記帰還入力から切り離して上記出力端子群の信号を上記帰還入力に帰還させる駆動工程と
を含む
ことを特徴とする液晶駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インピーダンス変換手段の信号出力を出力端子から出力する出力回路、ならびに上記出力回路によって液晶パネルを駆動する液晶駆動回路、および上記出力回路の出力方法によって液晶パネルを駆動する液晶駆動方法に関する。
【背景技術】
【０００２】
液晶パネルのソースライン群を駆動する従来のソース駆動回路には、液晶を高速駆動するために、液晶駆動前に、あらかじめ出力端子（ソースライン）を所定の電源（例えばコモン電源や同じくドライバから切り離された他の出力端子）に短絡させて所定の電位にプリチャージするとともに、プリチャージ中においての消費電力を低減するために、上記プリチャージ期間に、上記出力端子（ソースライン）をソースドライバ（オペアンプ）の出力から切り離すものがった（例えば、特許文献１参照）。
【０００３】
図８はこのような従来の液晶ディスプレイの構成図である。この従来の液晶ディスプレイは、液晶パネル１と、ゲート駆動回路２と、ソース駆動回路３と、ソースライン群（ｍ本のソースラインＳ１〜Ｓｍ）と、ゲートライン群（ｎ本のゲートラインＧ１〜Ｇｎ）とを備えている。
【０００４】
図９は従来のソース駆動回路３の回路構成図である。図８および図９に示すように、従来のソース駆動回路３は、ソースドライバ群（ｍ（ｍは２以上の任意の整数）個のソースドライバＳＤ１〜ＳＤｍ）と、アナログスイッチ群Ａ（ｍ個のアナログスイッチＡ１〜Ａｍ）と、アナログスイッチ群Ｄ（ｍ−１個のアナログスイッチＤ１〜Ｄｍ−１）と、出力端子群（ｍ個の出力端子ＯＵＴ１〜ＯＵＴｍ）と、インバータＩとを備えている。
【０００５】
この従来のソース駆動回路３において、ソースドライバＳＤｉ（ｉは１からｍまでのいずれかの整数）と、アナログスイッチＡｉ，Ｄｉと、出力端子ＯＵＴｉとは、１つの出力回路を構成している。ソースドライバＳＤｉは、その非反転入力にソース駆動信号ＳＳｉが入力され、その反転入力にはその出力が帰還されるオペアンプであって、入力されたソース駆動信号ＳＳｉに従ってソースラインＳｉを駆動するための信号を出力する。なお、ソースドライバＳＤｉとしては、バッファまたは増幅器を含めたインピーダンス変換手段を用いることが可能である。
【０００６】
この従来のソース駆動回路３では、スイッチ制御信号（インバータＩの入力信号）ＰＣが“０”で、スイッチ制御信号（インバータＩの出力信号）ＰＣＢが“１”であるときには、アナログスイッチＡ１〜Ａｍは全てＯＦＦし、アナログスイッチＤ１〜Ｄｍ−１は全てＯＮしており、ソース駆動回路３の出力端子ＯＵＴ１〜ＯＵＴｍ（ソースラインＳ１〜Ｓｍ）はソースドライバＳＤ１〜ＳＤｍの出力にそれぞれ接続され、ソースドライバＳＤ１〜ＳＤｍの出力信号がソースラインＳ１〜Ｓｍにそれぞれ出力される。
【０００７】
そして、スイッチ信号ＰＣが“１”になり、スイッチ制御信号ＰＣＢが“０”になると、アナログスイッチ群Ａ１〜Ａｍは全てＯＮし、アナログスイッチＤ１〜Ｄｍ−１は全てＯＦＦして、ソース駆動回路３の出力端子ＯＵＴ１〜ＯＵＴｍ（ソースラインＳ１〜Ｓｍ）は、ソースドライバＳＤ１〜ＳＤｍの出力からそれぞれ切り離されて、隣接する出力端子に接続され、プリチャージがなされる。
【０００８】
また、スイッチ制御信号ＰＣが“０”に戻り、スイッチ信号ＰＣＢが“１”に戻ると、アナログスイッチＡ１〜Ａｍは全てＯＦＦし、アナログスイッチＤ１〜Ｄｍ−１は全てＯＮして、ソース駆動回路３の出力端子ＯＵＴ１〜ＯＵＴｍ（ソースラインＳ１〜Ｓｍ）は、隣接する出力端子から切り離され、再びソースドライバＳＤ１〜ＳＤｍの出力にそれぞれ接続される。
【０００９】
【特許文献１】特開平１１−３０９７５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら上記従来の技術では、プリチャージ中においての消費電力を低減するために、ソースドライバの信号出力と出力端子の間の出力経路を制御する（プリチャージのときに上記信号出力を上記出力端子から切り離し、液晶駆動時に上記信号出力を上記出力端子に接続する）アナログスイッチを上記出力経路に設けており、ソースドライバは出力の電位が入力されたソース駆動信号の電位と同じになるように動作するため、ソースドライバが液晶容量とともに上記アナログスイッチのオン抵抗を駆動する構成となっている。このため、ソースドライバの出力電位よりも上記オン抵抗での電圧降下分低い電位で液晶容量を駆動することとなるので、液晶の駆動時間が長くなり、高速な液晶駆動ができないという課題があった。また、上記オン抵抗のばらつきや上記出力経路の配線長が異なることによる配線抵抗のばらつきがあると、出力端子間（ソースライン間）で液晶容量の駆動電位にばらつきを生じるために、高精度な液晶駆動ができなくなり、画質が劣化するという課題があった。液晶パネルの高画素化が進み、書き込み周波数が高くなると、これら消費電力の低減および高速で高精度な駆動は、さらに重要な課題となる。
【００１１】
本発明は、このような従来の課題を解決するためになされたものであり、インピーダンス変換手段の信号出力を出力端子から切り離すことが可能であり、かつ上記信号出力を出力端子に高速かつ高精度に出力できる出力回路を提供し、このような出力回路またはその出力方法によって液晶パネルを駆動することにより、低消費電力で高速かつ高精度な液晶駆動ができる液晶駆動回路および液晶駆動方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の出力回路は、
インピーダンス変換手段の信号出力を出力端子から出力する出力経路に設けられ、出力期間には、上記信号出力を上記出力端子に接続し、非出力期間には、上記信号出力を上記出力端子から切り離す第１のスイッチと、
上記出力端子の信号を上記インピーダンス変換手段の帰還入力に帰還させる第１の帰還経路に設けられ、上記出力期間には、上記出力端子を上記帰還入力に接続し、上記非出力期間には、上記出力端子を上記帰還入力から切り離す第２のスイッチと、
上記信号出力を上記帰還入力に帰還させる第２の帰還経路に設けられ、上記非出力期間には、上記信号出力を上記帰還入力に接続し、上記出力期間には、上記信号出力を上記帰還入力から切り離す第３のスイッチと
を備えた
ことを特徴とする。
【発明の効果】
【００１３】
本発明によれば、出力期間では第１の帰還経路によって出力端子の信号をインピーダンス変換手段に帰還させ、非出力期間では第２の帰還経路によってインピーダンス変換手段の信号出力をインピーダンス変換手段に帰還させることにより、上記信号出力を出力端子から切り離すことが可能であり、かつ上記信号出力を出力端子に高速かつ高精度に出力することができるという効果がある。
【発明を実施するための最良の形態】
【００１４】
実施の形態１
図１は本発明の実施の形態１の液晶ディスプレイの構成図である。図１において、実施の形態１の液晶ディスプレイは、液晶パネル１と、ゲート駆動回路２と、ソース駆動回路１０と、ソースライン群と、ゲートライン群とを備えている。また、図２はソース駆動回路１０の回路構成図である。
【００１５】
［マトリクスライン群（ソースライン群，ゲートライン群］
上記ソースライン群は、ｍ（ｍは２以上の任意の整数）本のソースラインＳ１，Ｓ２，…，Ｓｍによって構成されており、上記ゲートライン群は、ｎ（ｎは２以上の任意の整数）本のゲートラインＧ１，Ｇ２，…，Ｇｎによって構成されている。これらソースライン群およびゲートライン群は、マトリクス配置されたｍ×ｎ個の液晶セルのスイッチトランジスタを駆動するためのマトリクスライン群を構成している。
【００１６】
［液晶パネル１］
液晶パネル１は、ｍ×ｎ個のスイッチトランジスタＴＲ１１，ＴＲ２１，…，ＴＲｍ１，ＴＲ１２，ＴＲ２２，…，ＴＲｍ２，…，ＴＲ１ｎ，ＴＲ２ｎ，…，ＴＲｍｎと、ｍ×ｎ個の液晶セル容量ＣＸ１１，ＣＸ２１，…，ＣＸｍ１，ＣＸ１２，ＣＸ２２，…，ＣＸｍ２，…，ＣＸ１ｎ，ＣＸ２ｎ，…，ＣＸｍｎとを備えて構成されている。スイッチトランジスタＴＲｉｊ（ｉは１からｍまでのいずれかの整数、ｊは１からｎまでのいずれかの整数）と液晶セル容量ＣＸｉｊとは、１つの液晶セルを構成している。そして、液晶パネル１には、これらｍ×ｎ個の液晶セルがマトリクス配置されている。
【００１７】
スイッチトランジスタＴＲｉｊのソースおよびドレインは、ソースラインＳｉと液晶セル容量ＣＸｉｊのセル電極の間に接続されており、スイッチトランジスタＴＲｉｊのゲートは、ゲートラインＧｊに接続されている。また、液晶セル容量ＣＸｉｊのコモン電極は、コモン電源Ｖｃｏｍに接続されている。
【００１８】
［ゲート駆動回路２］
ゲート駆動回路２は、ｎ個のゲートドライバＧＤ１，ＧＤ２，…，ＧＤｎを備えている。このゲート駆動回路２は、ゲートドライバＧＤｊによって上記ゲートライン群のゲートラインＧｊを駆動する。
【００１９】
［ソース駆動回路１０］
図１および図２に示すように、実施の形態１のソース駆動回路１０は、ｍ個のソースドライバＳＤ１，ＳＤ２，…，ＳＤｍによって構成されたソースドライバ群と、出力経路を制御するアナログスイッチ群Ａと、第１の帰還経路を制御するアナログスイッチ群Ｂと、第２の帰還経路を制御するアナログスイッチ群Ｃと、プリチャージを制御するアナログスイッチ群Ｄと、ｍ個の出力端子ＯＵＴ１，ＯＵＴ２，…，ＯＵＴｍによって構成された出力端子群と、インバータＩとを備えている。
【００２０】
［ソースドライバ群］
上記ソースドライバ群のソースドライバＳＤｉは、その非反転入力にソース駆動信号ＳＳｉが入力され、その反転入力にはその出力が帰還されるバッファとしてのオペアンプであって、入力されたソース駆動信号ＳＳｉに従って上記ソースライン群のソースラインＳｉを駆動するための信号を出力する。なお、ソースドライバＳＤｉとしては、バッファまたは増幅器を含めたインピーダンス変換手段を用いることが可能である。
【００２１】
［アナログスイッチ群Ａ］
アナログスイッチ群Ａは、ｍ個のアナログスイッチ（ＭＯＳスイッチ）Ａ１，Ａ２，…，Ａｍによって構成されている。アナログスイッチＡｉは、ソースドライバＳＤｉの出力とソース駆動回路１０の出力端子ＯＵＴｉ（ソースラインＳｉ）の間に設けられている。アナログスイッチＡｉのＰＭＯＳトランジスタのゲート電極には、スイッチ制御信号（インバータＩの入力信号）ＰＣが入力され、アナログスイッチＡｉのＮＭＯＳトランジスタのゲート電極には、スイッチ制御信号（インバータＩの出力信号）ＰＣＢが入力される。このアナログスイッチＡｉは、スイッチ制御信号ＰＣ＝“１”（ＰＣＢ＝“０”）のときには、ＯＦＦして、ソースドライバＳＤｉの出力を出力端子ＯＵＴｉ（ソースラインＳｉ）から切り離し、スイッチ制御信号ＰＣ＝“０”（ＰＣＢ＝“１”）のときには、ＯＮして、ソースドライバＳＤｉの出力を出力端子ＯＵＴｉ（ソースラインＳｉ）に接続する。なお、ここでは、論理“０”をＬレベル、論理“１”をＨレベルとしている。
【００２２】
［アナログスイッチ群Ｂ］
アナログスイッチ群Ｂは、ｍ個のアナログスイッチ（ＭＯＳスイッチ）Ｂ１，Ｂ２，…，Ｂｍによって構成されている。アナログスイッチＢｉは、ソース駆動回路１０の出力端子ＯＵＴｉ（ソースラインＳｉ）とソースドライバＳＤｉの反転入力の間に設けられている。アナログスイッチＢｉのＰＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣが入力され、アナログスイッチＢｉのＮＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣＢが入力される。このアナログスイッチＢｉは、スイッチ制御信号ＰＣ＝“１”（ＰＣＢ＝“０”）のときには、ＯＦＦして、ソースドライバＳＤｉの反転入力を出力端子ＯＵＴｉ（ソースラインＳｉ）から切り離し、スイッチ制御信号ＰＣ＝“０”（ＰＣＢ＝“１”）のときには、ＯＮして、ソースドライバＳＤｉの反転入力を出力端子ＯＵＴｉ（ソースラインＳｉ）に接続する。
【００２３】
［アナログスイッチ群Ｃ］
アナログスイッチ群Ｃは、ｍ個のアナログスイッチ（ＭＯＳスイッチ）Ｃ１，Ｃ２，…，Ｃｍによって構成されている。アナログスイッチＣｉは、ソースドライバＳＤｉの出力とソースドライバＳＤｉの反転入力の間に設けられている。アナログスイッチＣｉのＰＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣＢが入力され、アナログスイッチＢｉのＮＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣが入力される。このアナログスイッチＣｉは、スイッチ制御信号ＰＣ＝“１”（ＰＣＢ＝“０”）のときに、ＯＮして、ソースドライバＳＤｉの出力をソースドライバＳＤｉの反転入力に接続し、スイッチ制御信号ＰＣ＝“０”（ＰＣＢ＝“１”）になると、ＯＦＦして、ソースドライバＳＤｉの出力をソースドライバＳＤｉの反転入力から切り離す。
【００２４】
［アナログスイッチ群Ｄ］
アナログスイッチ群Ｄは、ｍ−１個のアナログスイッチ（ＭＯＳスイッチ）Ｄ１，Ｄ２，…，Ｄｍ−１によって構成されている。アナログスイッチＤｉ（ただし、アナログスイッチＤｍはなし）は、ソース駆動回路２０の出力端子ＯＵＴｉ（ソースラインＳｉ）とソース駆動回路２０の出力端子ＯＵＴｉ＋１（ソースラインＳｉ＋１）の間に設けられている。アナログスイッチＤｉのＰＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣＢが入力され、アナログスイッチＤｉのＮＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣが入力される。このアナログスイッチＤｉは、スイッチ制御信号ＰＣ＝“１”（ＰＣＢ＝“０”）のときには、ＯＮして、ソースラインＳｉ（ソース駆動回路の出力端子ＯＵＴｉ）とソースラインＳｉ＋１（ソース駆動回路の出力端子ＯＵＴｉ＋１）の間を短絡し、スイッチ制御信号ＰＣ＝“０”（ＰＣＢ＝“１”）のときには、ＯＦＦして、上記ソースライン間（ソース駆動回路の出力端子間）の短絡を切り離す。なお、この実施の形態１では、ソースライン（ソース駆動回路の出力端子）を接続してプリチャージする電源を、他のソースライン（ソース駆動回路の他の出力端子）としている。
【００２５】
この実施の形態１のソース駆動回路１０において、ソースドライバＳＤｉと、アナログスイッチＡｉ，Ｂｉ，Ｃｉ，Ｄｉと、出力端子ＯＵＴｉとは、１つの出力回路を構成している。
【００２６】
［実施の形態１の動作］
図３は本発明の実施の形態１のソース駆動回路２０の１ドット反転駆動においてのタイミングチャートである。図３において、（１）はソース駆動回路１０の出力信号ＯＵＴ（出力端子ＯＵＴｉからソースラインＳｉに出力される信号）、（２）はスイッチ制御信号ＰＣ、（３）はスイッチ制御信号ＰＣＢである。また、Ｔｄは液晶ディスプレイの１ドット期間、Ｔｐはプリチャージ期間である。この図３を参照して、実施の形態１のソース駆動回路１０の動作について以下に説明する。
【００２７】
［プリチャージ期間］
プリチャージ期間においては、スイッチ制御信号（インバータＩの入力信号）ＰＣは“１”、スイッチ制御信号（インバータＩの出力信号）ＰＣＢは“０”になっており、アナログスイッチ群Ａ，Ｂのアナログスイッチは全てＯＦＦしており、アナログスイッチ群Ｃ，Ｄのアナログスイッチは全てＯＮしている。
【００２８】
アナログスイッチＡｉおよびＢｉがＯＦＦしており、アナログスイッチＤｉ−１およびＤｉがＯＮしているので、出力端子ＯＵＴｉ（ソースラインＳｉ）は、ソースドライバＳＤｉの出力および反転入力から切り離され、アナログスイッチＤｉ−１を介して隣接する出力端子ＯＵＴｉ−１（ソースラインＳｉ−１）に接続されるとともに、アナログスイッチＤｉを介して隣接する出力端子ＯＵＴｉ＋１（ソースラインＳｉ＋１）に接続されており、プリチャージされている。
【００２９】
また、アナログスイッチＢｉがＯＦＦしており、アナログスイッチＣｉがＯＮしているので、第１の帰還経路によって、ソースドライバＳＤｉの出力電位が、アナログスイッチＣｉを介してソースドライバＳＤｉの反転入力に帰還されている。ソースドライバＳＤｉの反転入力の入力インピーダンスは極めて大きいので、アナログスイッチＣｉにオン抵抗があっても、ソースドライバＳＤｉの反転入力に帰還される電位は、ソースドライバＳＤｉの出力電位と同じになっている。ソースドライバＳＤｉは、反転入力の電位（＝ソースドライバＳＤｉの出力電位）を、非反転入力（ソース駆動信号ＳＳｉ）の電位と同じにするように動作するため、ソースドライバＳＤｉの出力電位は、ソース駆動信号ＳＳｉと同じ電位になっている。
【００３０】
［プリチャージ期間から駆動期間に切り換える動作］
次に、スイッチ制御信号ＰＣが“０”になると、スイッチ制御信号ＰＣＢは“１”になり、アナログスイッチ群Ｃ，Ｄのアナログスイッチが全てＯＦＦするとともに、アナログスイッチ群Ａ，Ｂのアナログスイッチが全てＯＮする。
【００３１】
アナログスイッチＤｉ−１およびＤｉ＋１がＯＦＦするとともに、アナログスイッチ群ＡｉがＯＮすることにより、出力端子ＯＵＴｉ（ソースラインＳｉ）は、隣接する出力端子ＯＵＴｉ−１（ソースラインＳｉ−１）およびＯＵＴｉ＋１（ソースラインＳｉ＋１）から切り離され、アナログスイッチＡｉを介してソースドライバＳＤｉの出力に接続されるようになる。
【００３２】
また、アナログスイッチＣｉがＯＦＦするとともに、アナログスイッチＢｉがＯＮすることにより、帰還経路が第２の帰還経路から第１の帰還経路に変更され、アナログスイッチＡｉのオン抵抗による電圧降下分を含んだ出力端子ＯＵＴｉ（ソースラインＳｉ）の電位が、アナログスイッチＢｉを介してソースドライバＳＤｉの反転入力に帰還されるようになる。ソースドライバＳＤｉの反転入力の入力インピーダンスは極めて大きいので、アナログスイッチＢｉにオン抵抗があっても、ソースドライバＳＤｉの反転入力に帰還される電位は、極めて速やかに出力端子ＯＵＴｉ（ソースラインＳｉ）の電位と同じになる。ソースドライバＳＤｉは、反転入力の電位（＝出力端子ＯＵＴｉ（ソースラインＳｉ）の電位）を、非反転入力（ソース駆動信号ＳＳｉ）の電位と同じにするように動作するため、出力端子ＯＵＴｉ（ソースラインＳｉ）の電位は、速やかにソース駆動信号ＳＳｉと同じ電位となる。
【００３３】
このように、実施の形態１のソース駆動回路１０では、プリチャージ期間から駆動期間になると、帰還経路を第２の帰還経路（アナログスイッチＡｉの前段から帰還する経路）から第１の帰還経路（アナログスイッチＡｉの後段から帰還する経路）に変更するので、アナログスイッチＡｉのオン抵抗による電圧降下を補償して、出力端子ＯＵＴｉ（ソースラインＳｉ）の電位を、速やかにソース駆動信号ＳＳｉと同じ電位（ソースドライバＳＤｉの出力と同じ電位）にすることができる。これにより、上記オン抵抗のばらつきによる電圧降下のばらつきも併せて補償できるので、ソースラインＳｉを高速かつ高精度に駆動することができる。
【００３４】
さらに、ソースドライバＳＤｉの出力から出力端子ＯＵＴｉまでの出力経路の配線抵抗の内、ソースドライバＳＤｉの出力からアナログスイッチＡｉとＢｉの接続点までの配線抵抗による電圧降下も補償できる。このため、上記出力経路の配線抵抗（配線長）にばらつきがある場合には、アナログスイッチＡｉとＢｉの接続点を、出力端子ＯＵＴｉに設けるか、またはできるだけ出力端子ＯＵＴｉに近い位置に設けることにより、上記配線抵抗（配線長）のばらつきを補償できる。
【００３５】
［駆動期間］
駆動期間においては、スイッチ制御信号ＰＣは“０”、スイッチ制御信号ＰＣＢは“１”になっており、アナログスイッチ群Ａ，Ｂのアナログスイッチは全てＯＮしており、アナログスイッチ群Ｃ，Ｄのアナログスイッチは全てＯＦＦしている。
【００３６】
アナログスイッチＤｉ−１およびＤｉ＋１がＯＦＦしており、アナログスイッチＡｉがＯＮしているので、出力端子ＯＵＴｉ（ソースラインＳｉ）は、隣接する出力端子ＯＵＴｉ−１（ソースラインＳｉ−１）およびＯＵＴｉ＋１（ソースラインＳｉ＋１）から切り離されており、アナログスイッチＡｉを介してソースドライバＳＤｉの出力に接続されている。
【００３７】
また、アナログスイッチＣｉがＯＦＦしており、アナログスイッチＢｉがＯＮしているので、第２の帰還経路によって、出力端子ＯＵＴｉ（ソースラインＳｉ）の電位が、アナログスイッチＢｉを介してソースドライバＳＤｉの反転入力に帰還されており、出力端子ＯＵＴｉ（ソースラインＳｉ）は、ソースドライバＳＤｉの非反転入力（ソース駆動信号ＳＳｉ）と同じ電位に保持されている。
【００３８】
［駆動期間からプリチャージ期間に切り換える動作］
次に、スイッチ制御信号ＰＣが“１”になると、スイッチ制御信号ＰＣＢは“０”になり、アナログスイッチ群Ａ，Ｂのアナログスイッチが全てＯＦＦするとともに、アナログスイッチ群Ｃ，Ｄのアナログスイッチが全てＯＮする。
【００３９】
アナログスイッチＡｉおよびＢｉがＯＦＦするとともに、アナログスイッチＤｉ−１およびＤｉ＋１がＯＮすることにより、出力端子ＯＵＴｉ（ソースラインＳｉ）は、ソースドライバＳＤｉの出力および反転入力から切り離され、アナログスイッチＤｉ−１を介して隣接する出力端子ＯＵＴｉ−１（ソースラインＳｉ−１）に接続されるとともに、アナログスイッチＤｉを介して隣接する出力端子ＯＵＴｉ＋１（ソースラインＳｉ＋１）に接続され、プリチャージされる。
【００４０】
また、アナログスイッチＢｉがＯＦＦするとともに、アナログスイッチＣｉがＯＮすることにより、帰還経路が第１の帰還経路から第２の帰還経路に変更され、ソースドライバＳＤｉの出力電位が、アナログスイッチＣｉを介してソースドライバＳＤｉの反転入力に帰還されるようになる。
【００４１】
図４は本発明の実施の形態１のソース駆動回路１０の１ドット反転駆動においての出力シュミレーション波形および従来のソース駆動回路３（図９参照）の１ドット反転駆動においての出力シュミレーション波形を比較して示す図である。図４において、ＯＵＴＡは実施の形態１のソース駆動回路１０の出力シュミレーション波形、ＯＵＴＢは従来のソース駆動回路３の出力シュミレーション波形、ＰＣはスイッチ制御信号、Ｔｄは液晶ディスプレイの１ドット期間、Ｔｐはプリチャージ期間である。なお、この図４に示すシュミレーションでは、プリチャージ動作をしない設定（アナログスイッチ群Ｄの全てのアナログスイッチをＯＦＦに固定する設定）とした。
【００４２】
図４から判るように、実施の形態１の出力シュミレーション波形ＯＵＴＡでは、従来の出力シュミレーション波形ＯＵＴＢと比較して、波形の立上がりを１０％近く高速化することができる。特に、中間電位（コモン電源Ｖｃｏｍの電位付近）において、立上がりの改善が顕著である。
【００４３】
以上のように実施の形態１によれば、駆動期間では出力経路に設けたアナログスイッチの後段から帰還させる第１の帰還経路を形成し、プリチャージ期間では上記アナログスイッチの前段から帰還させる第２の帰還経路を形成して、駆動期間とプリチャージ期間でソースドライバの帰還経路を変更することにより、駆動期間において上記アナログスイッチのオン抵抗による電圧降下を補償し、さらには上記オン抵抗のばらつきおよび出力経路の配線抵抗のばらつきを補償して、低消費電力で高速かつ高精度な液晶駆動を実現できる。また、ソースラインを隣接するソースラインに接続してプリチャージするので、プリチャージのための電源を新たに設ける必要がない。
【００４４】
実施の形態２
図５は本発明の実施の形態２のソース駆動回路の回路図であり、図２と同様のものには同じ符号を付してある。図５に示すように、実施の形態２のソース駆動回路２０は、ｍ個のソースドライバＳＤ１，ＳＤ２，…，ＳＤｍによって構成されたソースドライバ群と、出力を制御するアナログスイッチ群Ａと、第１の帰還経路を制御するアナログスイッチ群Ｂと、第２の帰還経路を制御するアナログスイッチ群Ｃと、プリチャージを制御するアナログスイッチ群Ｅと、保護抵抗群ａと、帰還抵抗群ｂと、ｍ個の出力端子ＯＵＴ１，ＯＵＴ２，…，ＯＵＴｍによって構成された出力端子群と、インバータＩとを備えている。
【００４５】
このように、実施の形態２のソース駆動回路２０は、上記実施の形態１のソース駆動回路１０（図２参照）において、保護抵抗群ａおよび帰還抵抗群ｂを設け、アナログスイッチ群Ｄをアナログスイッチ群Ｅとしたものである。この実施の形態２のソース駆動回路２０では、駆動期間においての帰還経路を保護抵抗の後段に変更する。
【００４６】
［アナログスイッチ群Ｅ］
アナログスイッチ群Ｅは、ｍ／２（ただし、この実施の形態２ではｍは偶数とする）個のアナログスイッチ（ＭＯＳスイッチ）Ｅ１，Ｅ３，…，Ｅｍ−３，Ｅｍ−１によって構成されている。アナログスイッチＥｉ（ただし、この実施の形態２ではｉは奇数とする）は、ソースラインＳｉ（ソース駆動回路の出力端子ＯＵＴｉ）とソースラインＳｉ＋１（ソース駆動回路の出力端子ＯＵＴｉ＋１）の間（アナログスイッチＡｉとＡｉ＋１の間）にのみ設けられており、ソースラインＳｉ＋１とＳｉ＋２の間（アナログスイッチＡｉ＋１とＡｉ＋２の間）には設けられていない。つまり、アナログスイッチ群Ｅは、ソースラインの本数（ｍ本）の１／２の個数（ｍ／２個）のアナログスイッチを２本のソースラインに１つの割合で設けたものである。
【００４７】
アナログスイッチＥｉのＰＭＯＳトランジスタのゲート電極には、スイッチ制御信号（インバータＩの出力信号）ＰＣＢが入力され、アナログスイッチＥｉのＮＭＯＳトランジスタのゲート電極には、スイッチ制御信号（インバータＩの入力信号）ＰＣが入力される。このアナログスイッチＥｉは、スイッチ制御信号ＰＣ＝“１”（ＰＣＢ＝“０”）のときには、ＯＮして、ソースラインＳｉ（ソース駆動回路の出力端子ＯＵＴｉ）とソースラインＳｉ＋１（ソース駆動回路の出力端子ＯＵＴｉ＋１）の間を短絡し、ＰＣ＝“０”（ＰＣＢ＝“１”）のときには、ＯＦＦして、上記ソースライン間（ソース駆動回路の出力端子間）の短絡を切り離す。
【００４８】
［保護抵抗群ａ］
保護抵抗群ａは、ｍ個の保護抵抗ａ１，ａ２，…，ａｍによって構成されている。保護抵抗ａｉは、アナログスイッチＡｉとソース駆動回路３０の出力端子ＯＵＴｉ（ソースラインＳｉ）の間に設けられている。この保護抵抗ａｉは、アナログスイッチＡｉ、およびアナログスイッチＥｉまたはＥｉ−１、ならびにソースドライバＳＤｉ等を保護するために設けられた抵抗である。
【００４９】
［帰還抵抗群ｂ］
帰還抵抗群ｂは、ｍ個の帰還抵抗ｂ１，ｂ２，…，ｂｍによって構成されている。帰還抵抗ｂｉは、アナログスイッチＢｉとソース駆動回路３０の出力端子ＯＵＴｉ（ソースラインＳｉ）の間に設けられている。この帰還抵抗ｂｉは、アナログスイッチＢｉおよびソースドライバＳＤｉ等を保護するために設けられた抵抗である。
【００５０】
この実施の形態２のソース駆動回路２０において、ソースドライバＳＤｉと、アナログスイッチＡｉ，Ｂｉ，Ｃｉ，Ｅｉと、保護抵抗ａｉと、帰還抵抗ｂｉと、出力端子ＯＵＴｉとは、１つの出力回路を構成している。
【００５１】
［実施の形態２の動作］
本発明の実施の形態２のソース駆動回路２０の１ドット反転駆動においてのタイミングチャートは、上記実施の形態１のソース駆動回路１０の１ドット反転駆動においてのタイミングチャート（図３参照）と同様である。上記図３を参照して、実施の形態２のソース駆動回路２０の動作について以下に説明する。
【００５２】
［プリチャージ期間］
プリチャージ期間においては、スイッチ制御信号（インバータＩの入力信号）ＰＣは“１”、スイッチ制御信号（インバータＩの出力信号）ＰＣＢは“０”になっており、アナログスイッチ群Ａ，Ｂのアナログスイッチは全てＯＦＦしており、アナログスイッチ群Ｃ，Ｅのアナログスイッチは全てＯＮしている。
【００５３】
アナログスイッチＡｉおよびＢｉがＯＦＦしており、アナログスイッチＥｉ（またはＥｉ＋１）がＯＮしているので、出力端子ＯＵＴｉ（ソースラインＳｉ）は、ソースドライバＳＤｉの出力および反転入力から切り離され、アナログスイッチＥｉ（またはＥｉ＋１）を介して隣接する出力端子ＯＵＴｉ＋１（ソースラインＳｉ＋１）（または出力端子ＯＵＴｉ−１（ソースラインＳｉ−１））に接続されており、プリチャージされている。
【００５４】
また、アナログスイッチＢｉがＯＦＦしており、アナログスイッチＣｉがＯＮしているので、第１の帰還経路によって、ソースドライバＳＤｉの出力電位が、アナログスイッチＣｉを介してソースドライバＳＤｉの反転入力に帰還されている。ソースドライバＳＤｉの反転入力の入力インピーダンスは極めて大きいので、アナログスイッチＣｉにオン抵抗があっても、ソースドライバＳＤｉの反転入力に帰還される電位は、ソースドライバＳＤｉの出力電位と同じになっている。ソースドライバＳＤｉは、反転入力の電位（＝ソースドライバＳＤｉの出力電位）を、非反転入力（ソース駆動信号ＳＳｉ）の電位と同じにするように動作するため、ソースドライバＳＤｉの出力電位は、ソース駆動信号ＳＳｉと同じ電位になっている。
【００５５】
［プリチャージ期間から駆動期間に切り換える動作］
次に、スイッチ制御信号ＰＣが“０”になると、スイッチ制御信号ＰＣＢは“１”になり、アナログスイッチ群Ｃ，Ｅのアナログスイッチが全てＯＦＦするとともに、アナログスイッチ群Ａ，Ｂのアナログスイッチが全てＯＮする。
【００５６】
アナログスイッチＥｉ（またはＥｉ−１）がＯＦＦするとともに、アナログスイッチ群ＡｉがＯＮすることにより、出力端子ＯＵＴｉ（ソースラインＳｉ）は、隣接する出力端子ＯＵＴｉ＋１（ソースラインＳｉ＋１）（またはＯＵＴｉ−１（ソースラインＳｉ−１））から切り離され、アナログスイッチＡｉおよび保護抵抗ａｉを介してソースドライバＳＤｉの出力に接続されるようになる。
【００５７】
また、アナログスイッチＣｉがＯＦＦするとともに、アナログスイッチＢｉがＯＮすることにより、帰還経路が第２の帰還経路から第１の帰還経路に変更され、保護抵抗ａｉおよびアナログスイッチＡｉのオン抵抗による電圧降下分を含んだ出力端子ＯＵＴｉ（ソースラインＳｉ）の電位が、帰還抵抗ｂｉおよびアナログスイッチＢｉを介してソースドライバＳＤｉの反転入力に帰還されるようになる。ソースドライバＳＤｉの反転入力の入力インピーダンスは極めて大きいので、アナログスイッチＢｉにオン抵抗があり、帰還抵抗ｂｉが設けられていても、ソースドライバＳＤｉの反転入力に帰還される電位は、極めて速やかに出力端子ＯＵＴｉ（ソースラインＳｉ）の電位と同じになる。ソースドライバＳＤｉは、反転入力の電位（＝出力端子ＯＵＴｉ（ソースラインＳｉ）の電位）を、非反転入力（ソース駆動信号ＳＳｉ）の電位と同じにするように動作するため、出力端子ＯＵＴｉ（ソースラインＳｉ）の電位は、速やかにソース駆動信号ＳＳｉと同じ電位となる。
【００５８】
このように、実施の形態２のソース駆動回路２０では、プリチャージ期間から駆動期間になると、帰還経路を第２の帰還経路（アナログスイッチＡｉの前段から帰還する経路）から第１の帰還経路（保護抵抗ａｉの後段から帰還する経路）に変更するので、保護抵抗ａｉおよびアナログスイッチＡｉのオン抵抗による電圧降下を補償して、出力端子ＯＵＴｉ（ソースラインＳｉ）の電位を、速やかにソース駆動信号ＳＳｉと同じ電位（ソースドライバＳＤｉの出力と同じ電位）にすることができる。これにより、上記保護抵抗のばらつきによる電圧降下のばらつきおよび上記オン抵抗のばらつきによる電圧降下のばらつきも併せて補償できるので、ソースラインＳｉを高速かつ高精度に駆動することができる。
【００５９】
さらに、ソースドライバＳＤｉの出力から出力端子ＯＵＴｉまでの出力経路の配線抵抗の内、ソースドライバＳＤｉの出力からアナログスイッチＡｉとＢｉの接続点までの配線抵抗による電圧降下も補償できる。このため、上記出力経路の配線抵抗（配線長）にばらつきがある場合には、アナログスイッチＡｉとＢｉの接続点を、出力端子ＯＵＴｉに設けるか、またはできるだけ出力端子ＯＵＴｉに近い位置に設けることにより、上記配線抵抗（配線長）のばらつきを補償できる。
【００６０】
［駆動期間］
駆動期間においては、スイッチ制御信号ＰＣは“０”、スイッチ制御信号ＰＣＢは“１”になっており、アナログスイッチ群Ａ，Ｂのアナログスイッチは全てＯＮしており、アナログスイッチ群Ｃ，Ｅのアナログスイッチは全てＯＦＦしている。
【００６１】
アナログスイッチＥｉ（またはＥｉ＋１）がＯＦＦしており、アナログスイッチＡｉがＯＮしているので、出力端子ＯＵＴｉ（ソースラインＳｉ）は、隣接する出力端子ＯＵＴｉ−１（ソースラインＳｉ−１）（またはＯＵＴｉ＋１（ソースラインＳｉ＋１））から切り離されており、保護抵抗ａｉおよびアナログスイッチＡｉを介してソースドライバＳＤｉの出力に接続されている。
【００６２】
また、アナログスイッチＣｉがＯＦＦしており、アナログスイッチＢｉがＯＮしているので、第２の帰還経路によって、出力端子ＯＵＴｉ（ソースラインＳｉ）の電位が、帰還抵抗ｂｉおよびアナログスイッチＢｉを介してソースドライバＳＤｉの反転入力に帰還されており、出力端子ＯＵＴｉ（ソースラインＳｉ）は、ソースドライバＳＤｉの非反転入力（ソース駆動信号ＳＳｉ）と同じ電位に保持されている。
【００６３】
［駆動期間からプリチャージ期間に切り換える動作］
次に、スイッチ制御信号ＰＣが“１”になると、スイッチ制御信号ＰＣＢは“０”になり、アナログスイッチ群Ａ，Ｂのアナログスイッチが全てＯＦＦするとともに、アナログスイッチ群Ｃ，Ｅのアナログスイッチが全てＯＮする。
【００６４】
アナログスイッチＡｉおよびＢｉがＯＦＦするとともに、アナログスイッチＥｉ（またはＥｉ−１）がＯＮすることにより、出力端子ＯＵＴｉ（ソースラインＳｉ）は、ソースドライバＳＤｉの出力および反転入力から切り離され、アナログスイッチＥｉ（またはＥｉ＋１）を介して隣接する出力端子ＯＵＴｉ＋１（ソースラインＳｉ＋１）（またはＯＵＴｉ−１（ソースラインＳｉ−１））に接続され、プリチャージされる。
【００６５】
また、アナログスイッチＢｉがＯＦＦするとともに、アナログスイッチＣｉがＯＮすることにより、帰還経路が第１の帰還経路から第２の帰還経路に変更され、ソースドライバＳＤｉの出力電位が、アナログスイッチＣｉを介してソースドライバＳＤｉの反転入力に帰還されるようになる。
【００６６】
以上のように実施の形態２によれば、駆動期間では出力経路に設けた保護抵抗の後段から帰還させる第１の帰還経路を形成し、プリチャージ期間では出力経路に設けたアナログスイッチの前段から帰還させる第２の帰還経路を形成して、駆動期間とプリチャージ期間でソースドライバの帰還経路を変更することにより、駆動期間において上記保護抵抗およびアナログスイッチのオン抵抗による電圧降下を補償し、さらには上記保護抵抗のばらつきおよびオン抵抗のばらつきならびに出力経路の配線抵抗のばらつきを補償して、低消費電力で高速かつ高精度な液晶駆動を実現できる。また、プリチャージを制御するアナログスイッチを２本のソースラインに１つの割合で設けているので、上記実施の形態１よりも、プリチャージを制御するアナログスイッチの数を削減できる。
【００６７】
実施の形態３
図６は本発明の実施の形態３のソース駆動回路の回路図であり、図２と同様のものには同じ符号を付してある。図６に示すように、実施の形態３のソース駆動回路３０は、ｍ個のソースドライバＳＤ１，ＳＤ２，…，ＳＤｍによって構成されたソースドライバ群と、出力経路を制御するアナログスイッチ群Ａと、第１の帰還経路を制御するアナログスイッチ群Ｂと、第２の帰還経路を制御するアナログスイッチ群Ｃと、プリチャージを制御するアナログスイッチ群Ｆと、ｍ個の出力端子ＯＵＴ１，ＯＵＴ２，…，ＯＵＴｍによって構成された出力端子群と、インバータＩとを備えている。
【００６８】
このように、実施の形態３のソース駆動回路３０は、上記実施の形態１のソース駆動回路１０（図１および図２参照）において、プリチャージを制御するアナログスイッチ群Ｄをアナログスイッチ群Ｆとしたものである。
【００６９】
［アナログスイッチ群Ｆ］
アナログスイッチ群Ｆは、ｍ個のアナログスイッチ（ＭＯＳスイッチ）Ｆ１，Ｆ２，…，Ｆｍによって構成されている。アナログスイッチＦｉは、ソース駆動回路４０の出力端子ＯＵＴｉ（ソースラインＳｉ）とコモン電源Ｖｃｏｍ（液晶セル容量のコモン電極の電位）の間に設けられている。アナログスイッチＦｉのＰＭＯＳトランジスタのゲート電極には、インバータＩの出力信号ＰＣＢが入力され、アナログスイッチＦｉのＮＭＯＳトランジスタのゲート電極には、スイッチ制御信号ＰＣが入力される。このアナログスイッチＦｉは、スイッチ制御信号ＰＣ＝“１”（ＰＣＢ＝“０”）のときには、ＯＮして、出力端子ＯＵＴｉ（ソースラインＳｉ）をコモン電源Ｖｃｏｍに短絡し、ＰＣ＝“０”（ＰＣＢ＝“１”）のときには、ＯＦＦして、出力端子ＯＵＴｉ（ソースラインＳｉ）をコモン電源Ｖｃｏｍから切り離す。なお、この実施の形態３では、ソースライン（ソース駆動回路の出力端子）を接続してプリチャージする電源を、コモン電源Ｖｃｏｍとしている。また、コモン電源Ｖｃｏｍの電位は、例えばソースドライバＳＤ１〜ＳＤｍに供給される電源ＶＤＳの１／２の電位であって、ソースドライバＳＤ１〜ＳＤｍの出力の中間電位である。
【００７０】
この実施の形態３のソース駆動回路３０において、ソースドライバＳＤｉと、アナログスイッチＡｉ，Ｂｉ，Ｃｉ，Ｆｉと、出力端子ＯＵＴｉとは、１つの出力回路を構成している。
【００７１】
［実施の形態３の動作］
図７は本発明の実施の形態３のソース駆動回路３０の１ドット反転駆動においてのタイミングチャートである。図７において、（１）はソース駆動回路３０の出力信号ＯＵＴ（出力端子ＯＵＴｉからソースラインＳｉに出力される信号）、（２）はスイッチ制御信号ＰＣ、（３）はスイッチ制御信号ＰＣＢである。また、Ｔｄは液晶ディスプレイの１ドット期間、Ｔｐはプリチャージ期間である。この図７を参照して、実施の形態３のソース駆動回路３０の動作について以下に説明する。
【００７２】
［プリチャージ期間］
プリチャージ期間においては、スイッチ制御信号（インバータＩの入力信号）ＰＣは“１”、スイッチ制御信号（インバータＩの出力信号）ＰＣＢは“０”になっており、アナログスイッチ群Ａ，Ｂのアナログスイッチは全てＯＦＦしており、アナログスイッチ群Ｃ，Ｆのアナログスイッチは全てＯＮしている。
【００７３】
アナログスイッチＡｉおよびＢｉがＯＦＦしており、アナログスイッチＦｉがＯＮしているので、出力端子ＯＵＴｉ（ソースラインＳｉ）は、ソースドライバＳＤｉの出力および反転入力から切り離され、アナログスイッチＦｉを介してコモン電源Ｖｃｏｍに短絡されており、コモン電源Ｖｃｏｍの電位にプリチャージされている。
【００７４】
また、アナログスイッチＢｉがＯＦＦしており、アナログスイッチＣｉがＯＮしているので、第１の帰還経路によって、ソースドライバＳＤｉの出力電位が、アナログスイッチＣｉを介してソースドライバＳＤｉの反転入力に帰還されている。ソースドライバＳＤｉの反転入力の入力インピーダンスは極めて大きいので、アナログスイッチＣｉにオン抵抗があっても、ソースドライバＳＤｉの反転入力に帰還される電位は、ソースドライバＳＤｉの出力電位と同じになっている。ソースドライバＳＤｉは、反転入力の電位（＝ソースドライバＳＤｉの出力電位）を、非反転入力（ソース駆動信号ＳＳｉ）の電位と同じにするように動作するため、ソースドライバＳＤｉの出力電位は、ソース駆動信号ＳＳｉと同じ電位になっている。
【００７５】
［プリチャージ期間から駆動期間に切り換える動作］
次に、スイッチ制御信号ＰＣが“０”になると、スイッチ制御信号ＰＣＢは“１”になり、アナログスイッチ群Ｃ，Ｆのアナログスイッチが全てＯＦＦするとともに、アナログスイッチ群Ａ，Ｂのアナログスイッチが全てＯＮする。
【００７６】
アナログスイッチＦｉがＯＦＦするとともに、アナログスイッチ群ＡｉがＯＮすることにより、出力端子ＯＵＴｉ（ソースラインＳｉ）は、コモン電源Ｖｃｏｍから切り離され、アナログスイッチＡｉを介してソースドライバＳＤｉの出力に接続されるようになる。
【００７７】
また、アナログスイッチＣｉがＯＦＦするとともに、アナログスイッチＢｉがＯＮすることにより、帰還経路が第２の帰還経路から第１の帰還経路に変更され、アナログスイッチＡｉのオン抵抗による電圧降下分を含んだ出力端子ＯＵＴｉ（ソースラインＳｉ）の電位が、アナログスイッチＢｉを介してソースドライバＳＤｉの反転入力に帰還されるようになる。ソースドライバＳＤｉの反転入力の入力インピーダンスは極めて大きいので、アナログスイッチＢｉにオン抵抗があっても、ソースドライバＳＤｉの反転入力に帰還される電位は、極めて速やかに出力端子ＯＵＴｉ（ソースラインＳｉ）の電位と同じになる。ソースドライバＳＤｉは、反転入力の電位（＝出力端子ＯＵＴｉ（ソースラインＳｉ）の電位）を、非反転入力（ソース駆動信号ＳＳｉ）の電位と同じにするように動作するため、出力端子ＯＵＴｉ（ソースラインＳｉ）の電位は、速やかにソース駆動信号ＳＳｉと同じ電位となる。
【００７８】
このように、実施の形態３のソース駆動回路３０では、プリチャージ期間から駆動期間になると、帰還経路を第２の帰還経路（アナログスイッチＡｉの前段から帰還する経路）から第１の帰還経路（アナログスイッチＡｉの後段から帰還する経路）に変更するので、アナログスイッチＡｉのオン抵抗による電圧降下を補償して、出力端子ＯＵＴｉ（ソースラインＳｉ）の電位を、速やかにソース駆動信号ＳＳｉと同じ電位（ソースドライバＳＤｉの出力と同じ電位）にすることができる。これにより、上記オン抵抗のばらつきによる電圧降下のばらつきも併せて補償できるので、ソースラインＳｉを高速かつ高精度に駆動することができる。
【００７９】
さらに、ソースドライバＳＤｉの出力から出力端子ＯＵＴｉまでの出力経路の配線抵抗の内、ソースドライバＳＤｉの出力からアナログスイッチＡｉとＢｉの接続点までの配線抵抗による電圧降下も補償できる。このため、上記出力経路の配線抵抗（配線長）にばらつきがある場合には、アナログスイッチＡｉとＢｉの接続点を、出力端子ＯＵＴｉに設けるか、またはできるだけ出力端子ＯＵＴｉに近い位置に設けることにより、上記配線抵抗（配線長）のばらつきを補償できる。
【００８０】
［駆動期間］
駆動期間においては、スイッチ制御信号ＰＣは“０”、スイッチ制御信号ＰＣＢは“１”になっており、アナログスイッチ群Ａ，Ｂのアナログスイッチは全てＯＮしており、アナログスイッチ群Ｃ，Ｆのアナログスイッチは全てＯＦＦしている。
【００８１】
アナログスイッチＦｉがＯＦＦしており、アナログスイッチＡｉがＯＮしているので、出力端子ＯＵＴｉ（ソースラインＳｉ）は、コモン電源Ｖｃｏｍから切り離されており、アナログスイッチＡｉを介してソースドライバＳＤｉの出力に接続されている。
【００８２】
また、アナログスイッチＣｉがＯＦＦしており、アナログスイッチＢｉがＯＮしているので、出力端子ＯＵＴｉ（ソースラインＳｉ）の電位（＝ソースドライバＳＤｉの出力電位からアナログスイッチＡｉのオン抵抗の分だけ降下した電位）が、アナログスイッチＢｉを介して、ソースドライバＳＤｉの反転入力に帰還されており、出力端子ＯＵＴｉ（ソースラインＳｉ）は、ソースドライバＳＤｉの非反転入力（ソース駆動信号）と同じ電位に保持されている。
【００８３】
［駆動期間からプリチャージ期間に切り換える動作］
次に、スイッチ制御信号ＰＣが“１”になると、スイッチ制御信号ＰＣＢは“０”になり、アナログスイッチ群Ａ，Ｂのアナログスイッチが全てＯＦＦするとともに、アナログスイッチ群Ｃ，Ｆのアナログスイッチが全てＯＮする。
【００８４】
アナログスイッチＡｉおよびＢｉがＯＦＦするとともに、アナログスイッチＦｉがＯＮすることにより、出力端子ＯＵＴｉ（ソースラインＳｉ）は、ソースドライバＳＤｉの出力および反転入力から切り離され、アナログスイッチＦｉを介してソコモン電源Ｖｃｏｍに短絡され、コモン電源Ｖｃｏｍの電位にプリチャージされる。
【００８５】
また、アナログスイッチＢｉがＯＦＦするとともに、アナログスイッチＣｉがＯＮすることにより、帰還経路が第１の帰還経路から第２の帰還経路に変更され、ソースドライバＳＤｉの出力電位が、アナログスイッチＣｉを介してソースドライバＳＤｉの反転入力に帰還されるようになる。
【００８６】
以上のように実施の形態３によれば、上記実施の形態１と同様に、駆動期間では出力経路に設けたアナログスイッチの後段から帰還させる第１の帰還経路を形成し、プリチャージ期間では上記アナログスイッチの前段から帰還させる第２の帰還経路を形成して、駆動期間とプリチャージ期間でソースドライバの帰還経路を変更することにより、駆動期間において上記アナログスイッチのオン抵抗による電圧降下を補償し、さらには上記オン抵抗のばらつきおよび出力経路の配線抵抗のばらつきを補償して、低消費電力で高速かつ高精度な液晶駆動を実現できる。
【図面の簡単な説明】
【００８７】
【図１】本発明の実施の形態１の液晶ディスプレイの構成図である。
【図２】本発明の実施の形態１のソース駆動回路の回路構成図である。
【図３】本発明の実施の形態１のソース駆動回路の１ドット反転駆動においてのタイミングチャートである。
【図４】本発明の実施の形態１のソース駆動回路の１ドット反転駆動においての出力シュミレーション波形および従来のソース駆動回路の１ドット反転駆動においての出力シュミレーション波形を比較して示す図である。
【図５】本発明の実施の形態２のソース駆動回路の回路構成図である。
【図６】本発明の実施の形態３のソース駆動回路の回路構成図である。
【図７】本発明の実施の形態３のソース駆動回路の１ドット反転駆動においてのタイミングチャートである。
【図８】従来の液晶ディスプレイの構成図である。
【図９】従来のソース駆動回路の回路構成図である。
【符号の説明】
【００８８】
１  液晶パネル
２  ゲート駆動回路
１０，２０，３０  ソース駆動回路
１１  出力回路
Ｉ  インバータ
Ａ，Ｂ，Ｃ，Ｄ，Ｅ  アナログスイッチ群
ａ  保護抵抗群
ｂ  帰還抵抗群
Ｇ  ゲートライン
Ｓ  ソースライン
ＧＤ  ゲートドライバ
ＳＤ  ソースドライバ
ＴＲ  スイッチトランジスタ
【図２】
2005201974.tif 000003
【図３】
2005201974.tif 000004
【図４】
2005201974.tif 000005
【図５】
2005201974.tif 000006
【図６】
2005201974.tif 000007
【図７】
2005201974.tif 000008
【図８】
2005201974.tif 000009
【図９】
2005201974.tif 000010
【図１】
2005201974.tif 000011