(57)【要約】【課題】  起動時に直流駆動期間を含んで同期モータ３を駆動するインバータ２３の半導体スイッチ及び周辺回路の電力損失及び放射ノイズや伝導ノイズを減らすこと。【解決手段】  直流駆動期間に、第１相の負極側の半導体スイッチ２３２と第２相の正極側の半導体スイッチ２３３を同時にオンさせる第１のスイッチパターンと、第１相の負極側の半導体スイッチ２３２と第３相の正極側の半導体スイッチ２３５を同時にオンさせる第２のスイッチパターンとを交互に繰り返すように半導体スイッチをオン，オフ制御する。これにより、インバータ２３内の半導体スイッチ２３１〜２３６のスイッチング回数を低減し、半導体スイッチ及び周辺回路の電力損失を小さくし、三相負荷３の中性点Ｎｐの電位の変動幅を１／３まで低減し、放射ノイズや伝導ノイズを低減できる。【選択図】  図１
2005218247.tif 000002
【特許請求の範囲】
【請求項１】
正負の直流入力端子間に各相毎に２個の半導体スイッチを直列接続し、これら各相の半導体スイッチの直列接続点を三相交流出力端子としたインバータと、このインバータ内の６個の半導体スイッチをオン，オフ制御する制御装置とを備え、前記三相交流出力端子に接続した三相負荷に流れる電流の経路を固定する直流駆動期間を含み、直流入力電圧を三相交流電圧に変換するインバータの駆動方法において、前記直流駆動期間に、１相又は２相の半導体スイッチのオン，オフ状態を固定し、前記１相又は２相以外の相の前記半導体スイッチをオン，オフ制御することを特徴とするインバータの駆動方法。
【請求項２】
正負の直流入力端子間に各相毎に２個の半導体スイッチを直列接続し、これら各相の半導体スイッチの直列接続点を三相交流出力端子としたインバータと、このインバータ内の６個の半導体スイッチをオン，オフ制御する制御装置とを備え、前記三相交流出力端子に接続した三相負荷に流れる電流の経路を固定する直流駆動期間を含み、直流入力電圧を三相交流電圧に変換するインバータの駆動方法において、前記直流駆動期間に、第１相の負（又は正）極側の半導体スイッチをオンに固定した状態で、第２又は第３相の負（又は正）極側の半導体スイッチを同時にオンに固定する期間を含むように半導体スイッチをオン，オフ制御することを特徴とするインバータの駆動方法。
【請求項３】
正負の直流入力端子間に各相毎に２個の半導体スイッチを直列接続し、これら各相の半導体スイッチの直列接続点を三相交流出力端子としたインバータと、このインバータ内の６個の半導体スイッチをオン，オフ制御する制御装置とを備え、前記三相交流出力端子に接続した三相負荷に流れる電流の経路を固定する直流駆動期間を含み、直流入力電圧を三相交流電圧に変換するインバータの駆動方法において、前記直流駆動期間に、第１相及び第２相の負（又は正）極側の半導体スイッチをオン固定とする第１のスイッチパターンと、第１相及び第３相の負（又は正）極側の半導体スイッチをオン固定とする第２のスイッチパターンとの組み合わせで前記半導体スイッチをオン，オフ制御することを特徴とするインバータの駆動方法。
【請求項４】
請求項３において、前記第１，第２のスイッチパターンを任意の周期で切り替えることを特徴とするインバータの駆動方法。
【請求項５】
正負の直流入力端子間に各相毎に２個の半導体スイッチを直列接続し、これら各相の半導体スイッチの直列接続点を三相交流出力端子としたインバータと、このインバータ内の同相のそれぞれ２個の半導体スイッチを互いに逆位相でオン，オフ制御する制御装置とを備え、前記三相交流出力端子に接続した三相負荷に流れる電流の経路を固定する直流駆動期間を含み、直流入力電圧を三相交流電圧に変換するインバータの駆動方法において、前記直流駆動期間に、１相の前記半導体スイッチのオン，オフ状態を固定した状態で、他の２相の前記半導体スイッチをそれぞれオン，オフ制御することを特徴とするインバータの駆動方法。
【請求項６】
請求項５において、前記他の２相の正極側半導体スイッチ２個と、前記他の２相の負極側半導体スイッチ２個をそれぞれ対として同時にオン，オフ制御することを特徴とするインバータの駆動方法。
【請求項７】
正負の直流入力端子間に各相毎に２個の半導体スイッチを直列接続し、これら各相の半導体スイッチの直列接続点を三相交流出力端子としたインバータと、前記三相交流出力端子に接続した三相負荷に流れる電流の経路を固定する直流駆動期間を含み、直流入力電圧を三相交流電圧に変換するように前記インバータ内の６個の半導体スイッチをオン，オフ制御する制御装置とを備えたインバータ装置において、前記制御装置は、前記直流駆動期間に、１相又は２相の前記半導体スイッチのオン，オフ状態を固定し、前記１相又は２相以外の相の前記半導体スイッチをオン，オフ制御する直流駆動制御手段を備えたことを特徴とするインバータ装置。
【請求項８】
正負の直流入力端子間に各相毎に２個の半導体スイッチを直列接続し、これら各相の半導体スイッチの直列接続点を三相交流出力端子としたインバータと、前記三相交流出力端子に接続した三相負荷に流れる電流の経路を固定する直流駆動期間を含み、直流入力電圧を三相交流電圧に変換するように前記インバータ内の６個の半導体スイッチをオン，オフ制御する制御装置とを備えたインバータ装置において、前記制御装置は、前記直流駆動期間に、第１相の負（又は正）極側の半導体スイッチをオンに固定した状態で、第２又は第３相の負（又は正）極側の半導体スイッチを同時にオンに固定する期間を含むように半導体スイッチをオン，オフ制御する手段を備えたことを特徴とするインバータ装置。
【請求項９】
正負の直流入力端子間に各相毎に２個の半導体スイッチを直列接続し、これら各相の半導体スイッチの直列接続点を三相交流出力端子としたインバータと、前記三相交流出力端子に接続した三相負荷に流れる電流の経路を固定する直流駆動期間を含み、直流入力電圧を三相交流電圧に変換するように前記インバータ内の６個の半導体スイッチをオン，オフ制御する制御装置とを備えたインバータ装置において、前記制御装置は、前記直流駆動期間に、第１相及び第２相の負（又は正）極側の半導体スイッチをオン固定とする第１のスイッチパターンと、第１相及び第３相の負（又は正）極側の半導体スイッチをオン固定とする第２のスイッチパターンとの組み合わせで前記半導体スイッチをオン，オフ制御する直流駆動手段を備えたことを特徴とするインバータ装置。
【請求項１０】
直流電圧源と、この直流電圧源の電圧を三相交流電圧に変換するインバータと、このインバータの出力三相交流を供給される同期モータと、この同期モータによって駆動されるコンプレッサと、前記インバータの三相出力端子に接続された前記同期モータに流れる電流の経路を固定する直流駆動期間を含んで前記インバータを制御する制御装置と、前記インバータと前記制御装置として、請求項７〜９のいずれかのインバータ装置を備えたことを特徴とする電動コンプレッサ駆動用のインバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インバータの駆動方法及びインバータ装置に係り、特に同期モータを運転するに好適なインバータの駆動方法及びインバータ装置の改良に関する。
【背景技術】
【０００２】
特許文献１には、同期機のインバータ制御において、その起動時に、同期機への電流の通流径路を固定する直流駆動期間を設けることが開示されている。この直流駆動期間をＰＷＭ制御で実現する場合には、通常、インバータ回路を構成する６個の半導体スイッチすべてをオン，オフ動作させ直流駆動するように制御している。
【０００３】
【特許文献１】特許第２５３３４７２号公報（全体）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の直流駆動制御では、ＰＷＭ周期で６個の半導体スイッチがスイッチング動作するため、インバータのスイッチング回数が多く、また、インバータの直流入力端子の電位を基準とした三相出力中性点の電位変動幅が大きいという課題がある。半導体スイッチのスイッチングは、半導体スイッチ及び周辺回路の電力損失を増大させ効率を低下させ、三相出力中性点の急峻な電圧変化は、伝導ノイズ及び放射ノイズの発信源となり、周辺回路の誤動作、上位との通信不通の発生、ラジオノイズの原因となる。
【０００５】
本発明の目的は、直流駆動期間において、半導体スイッチ及び周辺回路の電力損失を低減できるインバータの駆動方法及びインバータ装置を提供することである。
【０００６】
本発明の他の目的は、伝導ノイズや放射ノイズを減らすことができるインバータの駆動方法及びインバータ装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明の望ましい実施態様においては、インバータの三相交流出力端子に接続した三相負荷に流れる電流の経路を固定する直流駆動期間を含み、直流入力電圧を三相交流電圧に変換するインバータにおいて、直流駆動期間において、１相又は２相の半導体スイッチのオン，オフ状態を固定した状態で、前記１相又は２相以外の相の半導体スイッチをオン，オフ制御する。
【０００８】
また、本発明の望ましい実施態様においては、直流駆動期間において、第１相の負（又は正）極側の半導体スイッチをオンに固定した状態で、第２又は第３相の負（又は正）極側の半導体スイッチを同時にオンに固定する期間を含むように半導体スイッチをオン，オフ制御する。
【０００９】
さらに、本発明の望ましい実施態様においては、直流駆動期間において、第１相の負（又は正）極側の半導体スイッチと第２相の負（又は正）極側の半導体スイッチを同時にオンさせる第１のスイッチパターンと、第１相の負（又は正）極側の半導体スイッチと第３相の負（又は正）極側の半導体スイッチを同時にオンさせる第２のスイッチパターンとの組み合わせで前記半導体スイッチをオン，オフ制御する。
【発明の効果】
【００１０】
本発明の望ましい実施態様によれば、半導体スイッチのスイッチング回数を低減し、半導体スイッチ及び周辺回路の電力損失を減らすことができる。
【００１１】
また、本発明の望ましい実施態様によれば、インバータの直流入力端子を基準とした三相出力中性点の電位変動幅を低減し、伝導ノイズや放射ノイズを減らすことができる。
【発明を実施するための最良の形態】
【００１２】
以下、図面を用いて本発明の実施形態を詳細に説明する。
【００１３】
第１の実施形態：
図１は、本発明の第１の実施形態によるインバータ装置の回路構成ブロック図である。図１において、インバータ装置は、直流電圧源１、主回路２、同期モータ３、コンプレッサ４、中間パワー部５、演算処理部６から構成されている。
【００１４】
主回路２は、直流電圧源１から供給される電圧を、直流リアクトル２１、平滑コンデンサ２２を介し、インバータ回路２３によって可変電圧、可変周波数の三相交流電圧を作り、同期モータ３に供給し、コンプレッサ４を駆動する。インバータ回路２３は、Ｕ相上下アームの半導体スイッチ２３１，２３２と、Ｖ相上下アームの半導体スイッチ２３３，２３４と、Ｗ相上下アームの半導体スイッチ２３５，２３６を備えている。
【００１５】
中間パワー部５は、ドライブ電源５１と、後述する演算処理部６のための制御電源５２、並びにインバータ回路２３内の半導体スイッチを駆動するドライブ回路５３から構成されている。
【００１６】
演算処理部６は、電流検出処理６１と、モータ制御処理６２と、スイッチング回数低減処理６３と、デッドタイム歪み補償処理64と、ゲートパルス設定処理６５と、スイッチング回数低減処理の有効／無効選択６６と、オン・オフ固定相選択６７とから構成されている。
【００１７】
本実施形態のインバータ駆動方法は、上記演算処理部６のうち、スイッチング回数低減処理６３、ゲートパルス設定処理６５、スイッチング回数低減処理の有効／無効選択６６、並びにオン・オフ固定相選択６７に特徴がある。
【００１８】
電流検出処理６１は、インバータ回路２３のＵ相下アームの半導体スイッチ２３２とＶ相下アームの半導体スイッチ２３４に流れる電流を検出する電流検出器２４の出力を入力し、アナログ／ディジタル変換処理を行った後、各相の検出電流値を出力する。モータ制御処理６２は、電流検出処理６１で得られた検出電流値を入力し、各相の電圧指令値を算出した後、時間データに変換し、Ｕ相電圧指令時間データＶｕ＊６２１、Ｖ相電圧指令時間データＶｖ＊６２２、Ｗ相電圧指令時間データＶｗ＊６２３を出力する。
【００１９】
スイッチング回数低減処理６３は、スイッチング回数低減処理の有効／無効選択６６からの指示信号と、モータ制御処理６２で算出した各相電圧指令時間データとを入力する。そして、有効／無効選択６６が無効を選択している場合は、モータ制御処理６２で算出した各相電圧指令時間データをそのまま出力する。一方、有効／無効選択６６が有効を選択していれば、モータ制御処理６２で算出した各相電圧指令時間データを用いて、後述する図６の処理フローによる演算を行い、スイッチング回数低減後の各相電圧指令時間データＶｕ＊’６３１〜Ｖｗ＊’６３３を出力する。
【００２０】
デッドタイム歪み補償処理６４は、スイッチング回数低減後の各相電圧指令時間データを入力し、デッドタイム歪み補償を付加した後、デッドタイム歪み補償後の各相電圧指令時間データを出力する。ゲートパルス設定処理６５は、スイッチング回数低減処理の有効／無効選択６６からの指示信号と、オン・オフ固定相選択６７からの指示信号と、デッドタイム歪み補償処理６４の出力であるデッドタイム歪み補償後の各相電圧指令時間データとを入力する。そして、有効／無効選択６６が無効を選択している場合は、デッドタイム歪み補償後の各相電圧指令時間データにキャリア振幅を加算した時間データを各相ゲートパルスに設定する。他方、有効／無効選択６６が有効を選択している場合で、かつオン・オフ固定相選択６７が、Ｕ相下アームの半導体スイッチ２３２とＶ相下アームの半導体スイッチ２３４をオン固定に指示する場合は、次のように異なる設定を行う。すなわち、デッドタイム歪み補償後の各相電圧指令時間データにキャリア振幅を加算した時間データのうち、Ｕ相とＶ相のゲートパルス設定値を０に設定する。これにより、Ｕ相下アームの半導体スイッチ２３２に加え、Ｖ相下アームの半導体スイッチ２３４はオンのままで、Ｗ相の上下アームの半導体スイッチ２３５，２３６のみがスイッチングされる。また、有効／無効選択６６が有効を指示する場合で、かつオン・オフ固定相選択６７がＵ相下アームの半導体スイッチ２３２とＷ相下アームの半導体スイッチ２３６をオン固定に指示する場合は、次のように設定する。すなわち、デッドタイム歪み補償後の各相電圧指令時間データにキャリア振幅を加算した時間データのうち、Ｕ相とＷ相のゲートパルス設定値を０に設定する。これにより、Ｕ相下アームの半導体スイッチ２３２に加え、Ｗ相下アームの半導体スイッチ２３６もオンのままとなり、Ｖ相の上下アームの半導体スイッチ２３３，２３４のみがスイッチングされる。
【００２１】
スイッチング回数低減処理の有効／無効選択６６は、直流駆動期間に有効を選択し、スイッチング回数低減処理６３とゲートパルス設定処理６５に動作を指示し、三相出力端子に接続した同期モータに流れる電流の経路を固定して電流を通流させる。直流駆動期間以外の期間には、無効を選択する。
【００２２】
オン・オフ固定相選択６７は、ゲートパルス設定処理６５に指示を出し、任意の周期でオン又はオフに固定する相を選択する。なお、本実施形態では、ＰＷＭのキャリアの谷周期でオン，オフ固定相を切り替えている。
【００２３】
次に、本第１実施形態におけるインバータ駆動方法について、図２から図９を用いて詳細に説明する。
【００２４】
図２は、同期モータ３のＵ相電流波形を示す。図２において、インバータ２３からモータ３に三相電圧を出力しないモータ停止期間Ｐｓの後、直流駆動期間Ｐｄを経て交流駆動期間Ｐａがある。前述した通り、スイッチング回数低減処理が有効になる期間は、直流駆動期間Ｐｄであり、本発明はこの期間で有効となる。
【００２５】
従来のインバータ駆動方法では、この直流駆動期間ＰｄのＰＷＭパルス波形ならびに直流入力端子の負極側端子Ｔｎを基準としたときの三相負荷の中性点電位波形は、図３に示す波形となる。この結果、インバータを構成する６個の半導体スイッチは、図４に示すように６個ともスイッチング動作する。図３に示した中性点電位波形は、図５に示す負極側の直流入力端子Ｔｎを基準とした三相負荷の中性点Ｎｐの電位波形を表している。
【００２６】
ここで、直流入力端子Ｔｐ，Ｔｎと三相負荷の中性点Ｎｐは、大地との間で浮遊容量にて接続されているため、三相負荷３の中性点Ｎｐの電位が変動することは、放射ノイズや伝導ノイズの発信源となる。この放射ノイズや伝導ノイズを抑えるためには、両直流入力端子Ｔｐ，Ｔｎを基準とした三相負荷３の中性点Ｎｐの電位変動幅を抑制すればよい。
【００２７】
本実施形態のインバータ駆動方法では、この直流駆動期間において、後述する図６のスイッチング回数低減処理６３と、図７に示すゲートパルス設定処理６５を実施する。この結果、図８に示すＰＷＭパルス波形ならびに三相負荷の中性点電位Ｎｐ波形となり、その時の半導体スイッチ状態は、図９に示す状態となる。
【００２８】
この場合、Ｕ相モータ電流波形は、従来と本実施形態とで違いは無く、ＰＷＭパルス波形、スイッチング状態及び三相負荷３の中性点Ｎｐの電位波形に違いがある。
【００２９】
比較のために従来技術から説明すると、図３に示す従来のインバータ駆動方法での直流駆動期間中のＰＷＭパルス波形ならびに三相負荷の中性点電位波形においては、次のように定義している。キャリア周波数の１／４の大きさに符号を考慮した値を［−（Ａ）］、Ｕ相，Ｖ相，Ｗ相電圧指令時間データをそれぞれ（Ｂ），（Ｃ），（Ｄ）としている。次に、キャリア周波数の１／４の大きさに符号を考慮した値とＵ相電圧指令時間データとの差を（Ｅ）とする。さらに、Ｕ相電圧指令時間データの大きさとＶ相電圧指令時間データの大きさとの和を（Ｆ）、Ｕ相電圧指令時間データの大きさとＷ相電圧指令時間データの大きさとの和を（Ｇ）とする。
【００３０】
ここで注目すべき点は、全ての半導体スイッチが、ＰＷＭキャリアの周期に沿ってオン，オフ制御されていることと、正負の直流入力端子Ｔｐ，Ｔｎを基準とした同期モータ３の中性点Ｎｐの電位変動幅が直流電圧源電圧Ｅｄに等しく大きいことである。スイッチング波形から明らかなように、三相全部の正側及び負側の半導体スイッチが同時にオンあるいは同時にオフする期間が存在する。したがって、負極側端子Ｔｎを基準とした中性点Ｎｐの電位のみを図示したが、正極側端子Ｔｐを基準とした同期モータ３の中性点Ｎｐの電位もまた、ゼロ〜Ｅｄに変動し、やはり変動幅は直流電圧源電圧Ｅｄに等しい。このため、半導体スイッチ及び周辺回路の電力損失を増大させ効率を低下させるだけでなく、三相出力中性点Ｎｐの急峻な電位変化により、伝導ノイズ及び放射ノイズの発信源となり、周辺回路の誤動作、上位との通信不通の発生、ラジオノイズを招くのである。
【００３１】
図６は、本発明の第１の実施形態によるスイッチング回数低減処理６３の処理フロー図である。図６において、直流駆動期間中は、有効／無効選択６６からの指示信号は、スイッチング回数低減処理が有効であることを示している。直流駆動期間中は、まず、前述したキャリア周波数の１／４値［−（Ａ）］と、各相電圧指令時間データ（Ｂ），（Ｃ），（Ｄ）をレジスタに呼出し、次の演算を行う。Ｕ相下アームのスイッチ２３２をオン固定とするための時間データ差分である（Ｅ）と、Ｕ相電圧指令時間データの大きさとＶ相電圧指令時間データの大きさの和（Ｆ）と、Ｕ相電圧指令時間データ及びＷ相電圧指令時間データの大きさの和（Ｇ）を求める。前記（Ｅ），（Ｆ）及び（Ｇ）を用いて、スイッチング回数低減処理後の各相電圧指令時間データを求める。
【００３２】
スイッチング回数低減後のＵ相電圧指令時間データ６３１は、Ｕ相電圧指令時間データ６２１に前記（Ｅ）を足し、スイッチング動作しないようにする。スイッチング回数低減後のＶ相電圧指令時間データ６３２は、Ｖ相電圧指令時間データ６２２に前記（Ｅ）と（Ｇ）を足し、Ｖ相電圧指令時間データを求める。スイッチング回数低減後のＷ相電圧指令時間データ６３３は、Ｗ相電圧指令時間データ６２３に前記（Ｅ）と（Ｆ）を足し、Ｗ相電圧指令時間データを求める。
【００３３】
ここで、前記（Ｅ）は、Ｕ相下アーム半導体スイッチ２３２をオン固定とするための時間差分で、同期モータに与える三相電圧を従来と同等とするために、三相とも同じ値を足している。また、前記（Ｆ）及び（Ｇ）は、後述する図７の処理で、Ｖ相又はＷ相のいずれか１相の下アーム半導体スイッチをＰＷＭ谷周期でオン固定とするため、オン固定とした相の不足電圧分をスイッチング回数低減処理内で補うために加算している。
【００３４】
図７は、本発明の第１の実施形態によるゲートパルス設定処理６５の処理フロー図である。図７において、直流駆動期間中は、有効／無効選択６６からの指示信号はスイッチング回数低減処理有効となっている。直流駆動期間中は、キャリア振幅加算後のゲートパルス設定値に対して、オン・オフ固定相選択６７からの指示に従い、Ｕ相とＶ相又はＵ相とＷ相の組み合せのうちいずれか１組のゲートパルス設定値を０に設定する。ゲートパルス設定値を０にすることにより、指定した半導体スイッチがオン固定となり、スイッチング動作しない。ここでは、Ｕ相下アームの半導体スイッチ２３２とＶ相下アームの半導体スイッチ２３４、又はＵ相下アームの半導体スイッチ２３２とＷ相下アームの半導体スイッチ２３６のいずれかの組み合せの半導体スイッチが、オン固定となりスイッチング動作しない。
【００３５】
図８は、本発明の第１の実施形態により、前述の図６と図７に示す処理を実施した場合のＰＷＭパルス波形ならびに三相負荷の中性点電位波形図である。図８において、ＰＷＭ谷周期で、半導体スイッチパターン（１）と（２）とを交互に繰り返し、そのパターンにより、スイッチング回数が低減する。ここでは、Ｕ相の半導体スイッチのスイッチングがゼロとなるのに加え、Ｖ相及びＷ相の半導体スイッチのスイッチング回数も半減している。また、三相負荷３の中性点Ｎｐの直流負極側端子Ｔｎを基準とした電位変動幅は、直流電圧源電圧Ｅｄの１／３で、図示しない正極側端子Ｔｐを基準とした電位変動幅も同じであり、従来に比べ１／３まで大幅に低減することが分る。
【００３６】
図９は、本発明の第１の実施形態により、前述の図６と図７に示す処理を実施した場合の半導体スイッチパターンを示す回路説明図である。図９において、Ｕ相とＷ相の下アーム半導体スイッチがオン固定となるパターン（１）と、Ｕ相とＶ相の下アーム半導体スイッチがオン固定となるパターン（２）があり、パターン（１）及び（２）は、ＰＷＭ谷周期で切り替わる。
【００３７】
この実施形態では、１相の半導体スイッチのオン，オフ状態を固定した状態で、他の２相の半導体スイッチをオン，オフ制御するものとしたが、２相の半導体スイッチのオン，オフ状態を固定し、他の１相の半導体スイッチをオン，オフ制御することもできる。
【００３８】
以上の本発明の第１の実施形態では、インバータ２３の直流駆動期間Ｐｄに、１相（又は２相）の半導体スイッチ２３１，２３２のオン，オフ状態を固定し、前記１相（又は２相）以外の相の半導体スイッチ２３３〜２３６をオン，オフ制御している。
【００３９】
言い換えれば、第１相の負（又は正）極側の半導体スイッチ２３２をオンに固定した状態で、第２又は第３相の負（又は正）極側の半導体スイッチ２３４又は２３６を同時にオンに固定する期間を含むように半導体スイッチをオン，オフ制御している。
【００４０】
更に言い換えれば、まず、第１相の負（又は正）極側の半導体スイッチ２３２と第２相の負（又は正）極側の半導体スイッチ２３４を同時にオン固定とする第１のスイッチパターンを備えている。また、第１相の負（又は正）極側の半導体スイッチ２３２と第３相の負（又は正）極側の半導体スイッチ２３６を同時にオン固定とする第２のスイッチパターンを備えている。そして、これら第１及び第２のスイッチパターンを組み合わせて、半導体スイッチをオン，オフ制御している。
【００４１】
これにより、インバータのスイッチング回数及び三相負荷の中性点電位変動幅を従来の１／３まで大幅に低減できる。この結果、半導体スイッチ及び周辺回路の電力損失ならびに放射ノイズ、伝導ノイズを大幅に軽減できる。また、２個の異なるスイッチパターンを切り替えることにより、特定の半導体スイッチへの負担を軽くし、半導体スイッチの温度上昇を抑え、その長寿命化と信頼性の向上を図ることができる。
【００４２】
第２の実施形態：
図１０は、本発明の第２の実施形態によるインバータ装置の回路構成を示すブロック図である。この第２の実施形態が、第１の実施形態と異なる点は、オン固定スイッチを１つに固定し、演算処理部６にオン・オフ固定相選択が無いことである。したがって、第１の実施形態と同じ機能や同じ構成を有するものには同じ符号を付してその説明は省略する。
【００４３】
有効／無効選択６６が有効を選択している場合は、モータ制御処理６２で算出した各相電圧指令時間データを用いて、図１１の処理フローにより、スイッチング回数低減後の各相電圧指令時間データを出力する。ゲートパルス設定処理６９は、デッドタイム歪み補償後の各相電圧指令時間データにキャリア振幅を加算した時間データのうち、Ｕ相のゲートパルス設定値のみを０に設定する。これにより、Ｕ相下アームの半導体スイッチ２３２は、オン固定となりスイッチング動作せず、Ｖ相とＷ相の半導体スイッチのスイッチングでモータを駆動する。具体的には、直流駆動期間において、図１１のスイッチング回数低減処理６８と、図１２のゲートパルス設定処理６９を実施し、図１３のＰＷＭパルス波形及び三相負荷の中性点電位波形を得、各半導体スイッチは、図１４のように動作する。
【００４４】
図１１は、本発明の第２の実施形態によるスイッチング回数低減処理６８の処理フロー図である。図１１において、直流駆動期間中は、有効／無効選択６６からの指示信号はスイッチング回数低減処理が有効であることを示している。直流駆動期間中は、まず、前述したキャリア周波数の１／４値［−（Ａ）］と、各相電圧指令時間データ（Ｂ），（Ｃ），（Ｄ）をレジスタに呼出す。呼出した値を用いて、Ｕ相下アームの半導体スイッチ２３２をオン固定とするための時間データ差分である（Ｅ）を求める。求めた（Ｅ）を用いて、スイッチング回数低減処理後の各相電圧指令時間データを求める。スイッチング回数低減後のＵ相電圧指令時間データ６８１は、Ｕ相電圧指令時間データ６２１に前記（Ｅ）を足し、スイッチング動作しないようにする。スイッチング回数低減後のＶ相電圧指令時間データ６８２は、Ｖ相電圧指令時間データ６２２に前記（Ｅ）を足し、Ｖ相電圧指令時間データを求める。スイッチング回数低減後のＷ相電圧指令時間データ６８３は、Ｗ相電圧指令時間データ６２３に前記（Ｅ）を足し、Ｗ相電圧指令時間データを求める。
【００４５】
ここで、前記（Ｅ）は、Ｕ相下アームの半導体スイッチ２３２をオン固定するための時間差分で、同期モータに与える電圧を従来と同等とするために、三相とも同じ値を足している。
【００４６】
図１２は、本発明の第２の実施形態によるゲートパルス設定処理６９の処理フロー図である。図１２において、直流駆動期間中は、有効／無効選択６６からの指示信号はスイッチング回数低減処理有効となっている。直流駆動期間中は、キャリア振幅加算後のゲートパルス設定値に対して、Ｕ相のゲートパルス設定値を０に設定する。ゲートパルス設定値を０にすることにより、Ｕ相下アームの半導体スイッチ２３２は、オン固定となりスイッチング動作はせず、Ｖ相とＷ相のスイッチングでモータを駆動する。
【００４７】
図１３は、本発明の第２の実施形態により、前述の図１１と図１２に示す処理を実施した場合のＰＷＭパルス波形ならびに三相負荷の中性点電位波形図である。
【００４８】
図１４は、本発明の第２の実施形態により、前述の図１１と図１２に示す処理を実施した場合の半導体スイッチの状態を示す回路説明図である。
【００４９】
図１３及び図１４において、Ｕ相下アームの半導体スイッチ２３２はオン固定となり、スイッチング回数が低減するとともに、三相負荷３の中性点Ｎｐの電位変動幅が、従来に比べ２／３まで低減することが明らかである。
【００５０】
このように、本発明の第２の実施形態のインバータ駆動方法では、直流駆動期間に、１相の半導体スイッチ２３１，２３２のオン，オフ状態を固定し、他の２相の半導体スイッチ２３３〜２３６をそれぞれオン，オフ制御する。特に、他の２相の２個の正極側半導体スイッチ２３３，２３５と、２個の負極側半導体スイッチ２３４，２３６をそれぞれ対として同時にオン，オフ制御している。
【００５１】
これにより、インバータのスイッチング回数及び三相負荷の中性点電位変動幅を従来の２／３まで低減できる。その結果、半導体スイッチ及び周辺回路の電力損失ならびに放射ノイズ・伝導ノイズを軽減できる。
【００５２】
第３の実施形態：
図１５は、本発明の第３の実施形態によるインバータ装置の回路構成を示すブロック図である。この第３の実施形態が、第１の実施形態と異なる点は、交流電圧源７及び主回路８の構成のみである。したがって、第１の実施形態と同じ機能や同じ構成を有するものには同じ符号を付してその説明は省略する。
【００５３】
主回路８は、交流電圧源７、整流回路２５、直流リアクトル２１、平滑コンデンサ２２とにより、先の実施形態における直流電圧源１を構成している。平滑コンデンサ２２の両端電圧Ｅｄをインバータ回路２３によって可変電圧、可変周波数の三相交流電圧に変換し、同期モータ３に供給し、コンプレッサ４を駆動する。
【００５４】
直流電圧Ｅｄを出力する直流電圧源以降の構成は、第１の実施形態と同じである。したがって、第３の実施形態においても、第１の実施形態と同様に、直流駆動期間において、三相出力端子のうち２相と負極側端子Ｔｎの間の半導体スイッチをオン固定とし、かつオン固定とする２相の組み合せをＰＷＭ谷周期で切り替えることが可能である。
【００５５】
以上より、第３の実施形態においても、第１の実施形態と同様の効果を発揮することは明らかである。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１の実施形態によるインバータ装置の回路構成ブロック図。
【図２】同期モータのＵ相電流波形図。
【図３】従来のインバータ駆動方法での直流駆動期間中のＰＷＭパルス波形と、直流電圧源の負極側端子を基準とした三相負荷の中性点電位波形図。
【図４】従来のインバータ駆動方法での直流駆動期間中の半導体スイッチ状態図。
【図５】図３に示した直流入力端子の負極側端子と三相負荷の中性点補足図。
【図６】本発明の第１の実施形態によるインバータ駆動方法のスイッチング回数低減処理６３の処理フロー図。
【図７】本発明の第１の実施形態によるインバータ駆動方法のゲートパルス設定処理６５の処理フロー図。
【図８】本発明の第１の実施形態によるインバータ駆動方法を実施した時のＰＷＭパルス波形と直流電圧源の負極側端子を基準とした三相負荷の中性点電位波形図。
【図９】本発明の第１の実施形態によるインバータ駆動方法を実施した時の半導体スイッチ状態図。
【図１０】本発明の第２の実施形態によるインバータ装置の回路構成ブロック図。
【図１１】本発明の第２の実施形態によるインバータ駆動方法のスイッチング回数低減処理６８の処理フロー図。
【図１２】本発明の第２の実施形態によるインバータ駆動方法のゲートパルス設定処理６９の処理フロー図。
【図１３】本発明の第２の実施形態によるインバータ駆動方法を実施した時のＰＷＭパルス波形と直流電圧源の負極側端子を基準とした三相負荷の中性点電位波形図。
【図１４】本発明の第２の実施形態によるインバータ駆動方法を実施した時の半導体スイッチ状態図。
【図１５】本発明の第３の実施形態によるインバータ装置の回路構成ブロック図。
【符号の説明】
【００５７】
１…直流電圧源、２…主回路、３…同期モータ、４…コンプレッサ、５…中間パワー部、６…演算処理部、７…交流電圧源、８…主回路、９…演算処理部、２１…直流リアクトル、２２…平滑コンデンサ、２３…インバータ回路、２５…整流回路、５１…ドライブ電圧源、５２…制御電圧源、５３…ドライブ回路、６１…電流検出処理、６２…モータ制御処理、６３…スイッチング回数低減処理、６４…デッドタイム歪み補償処理、６５…ゲートパルス設定処理、６６…スイッチング回数低減処理の有効／無効選択、６７…オン・オフ固定相選択、６８…スイッチング回数低減処理、６９…ゲートパルス設定処理、２３１〜２３６…インバータ内の半導体スイッチ。
【図１】
2005218247.tif 000003
【図２】
2005218247.tif 000004
【図３】
2005218247.tif 000005
【図４】
2005218247.tif 000006
【図５】
2005218247.tif 000007
【図６】
2005218247.tif 000008
【図７】
2005218247.tif 000009
【図８】
2005218247.tif 000010
【図９】
2005218247.tif 000011
【図１０】
2005218247.tif 000012
【図１１】
2005218247.tif 000013
【図１２】
2005218247.tif 000014
【図１３】
2005218247.tif 000015
【図１４】
2005218247.tif 000016
【図１５】
2005218247.tif 000017