(57)【要約】【課題】  バーンイン時に必要なＩ／Ｏ端子数を削減することができ、かつバーンイン時のストレスが低下することなくモニタ時の期待値比較を容易に行なうことのできる半導体試験回路を提供する。【解決手段】  スキャン設計された半導体回路に、スキャン動作を制御するためのスキャン動作制御信号、テスト用のスキャンデータ、及び基準クロックを供給し、スキャンチェーンの最終段の出力をモニタするバーンインテストを行なう半導体試験回路において、モニタするか否かを示すモニタ制御信号を当該半導体試験回路外から入力するモニタ制御信号入力端子と、モニタ制御信号に基づいて、バーンイン時にはスキャンシフト動作とスキャンキャプチャ動作とが交互に行なわれ、モニタ時にはスキャンシフト動作が行なわれるようスキャン動作制御信号を出力するスキャン動作制御信号選択出力回路とを備える。【選択図】  図１
2005140770.tif 000002
【特許請求の範囲】
【請求項１】
スキャン設計された半導体回路に、スキャン動作を制御するためのスキャン動作制御信号、テスト用のスキャンデータ、及び基準クロックを供給し、スキャンチェーンの最終段の出力をモニタするバーンインテストを行なう半導体試験回路において、
モニタするか否かを示すモニタ制御信号を当該半導体試験回路の外部より入力するモニタ制御信号入力端子と、
前記モニタ制御信号に基づいて、バーンイン時にはスキャンシフト動作とスキャンキャプチャ動作とが交互に行なわれ、モニタ時にはスキャンシフト動作が行なわれるよう前記スキャン動作制御信号を出力するスキャン動作制御信号選択出力回路とを備えた、
ことを特徴とする半導体試験回路。
【請求項２】
請求項１に記載の半導体試験回路において、
前記基準クロックを当該半導体試験回路の外部より入力する基準クロック入力端子と、
前記基準クロックを分周し、前記スキャンデータとして出力する分周器とを備えた、
ことを特徴とする半導体試験回路。
【請求項３】
請求項１に記載の半導体試験回路において、
前記基準クロックを当該半導体試験回路の外部より入力する基準クロック入力端子と、
前記基準クロックを入力とし、前記スキャンデータとして、互いに異なる分周を交互に出力するスキャンデータ発生器とを備えた、
ことを特徴とする半導体試験回路。
【請求項４】
スキャン設計された半導体回路に、スキャン動作を制御するためのスキャン動作制御信号、テスト用のスキャンデータ、及び基準クロックを供給し、スキャンチェーンの最終段の出力をモニタするバーンインテストを行なう半導体試験回路において、
前記基準クロックを当該半導体試験回路の外部より入力する基準クロック入力端子と、
前記基準クロックに基づいて、スキャンシフト動作を行なう期間を判定し、スキャンシフト動作を行なうかスキャンキャプチャ動作を行なうかを選択するための選択信号を出力するスキャンシフト期間判定回路と、
前記選択信号に基づいて、前記スキャン動作制御信号を出力するスキャン動作制御信号選択出力回路とを備えた、
ことを特徴とする半導体試験回路。
【請求項５】
スキャン設計された半導体回路に、スキャン動作を制御するためのスキャン動作制御信号、テスト用のスキャンデータ、及び基準クロックを供給し、スキャンチェーンの最終段の出力をモニタするバーンインテストを行なう半導体試験回路において、
モニタするか否かを示すモニタ制御信号を当該半導体試験回路の外部より入力するモニタ制御信号入力端子と、
前記モニタ制御信号をリセットとして用い、前記スキャン動作制御信号を出力するスキャン動作制御信号出力回路とを備えた、
ことを特徴とする半導体試験回路。
【請求項６】
請求項１に記載の半導体試験回路において、
前記モニタ制御信号を入力し、スキャン不定期間をマスクして出力するスキャン不定期間マスク回路と、
前記スキャン不定期間マスク回路の出力に基づいて、前記スキャン設計された半導体回路からのモニタ信号を出力するモニタ信号出力部とを備えた、
ことを特徴とする半導体試験回路。
【請求項７】
請求項１に記載の半導体試験回路において、
前記基準クロックを発振する発振器を備えた、
ことを特徴とする半導体試験回路。
【請求項８】
請求項７に記載の半導体試験回路において、
前記発振器が発振した基準クロックを分周し、前記スキャンデータとして出力する分周器を備えた、
ことを特徴とする半導体試験回路。
【請求項９】
請求項７に記載の半導体試験回路において、
前記発振器の発振周波数を制御する発振制御回路を備えた、
ことを特徴とする半導体試験回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体試験回路に関し、特にバーンインテストを行なうものに関するものである。
【背景技術】
【０００２】
従来のスキャン設計された半導体回路は、バーンインテストの際に、周期性のあるスキャンデータを入力し、スキャンチェーン最終段の出力を期待値比較することでバーンインテストのストレス印加の判定を行なっている（例えば、特許文献１参照）。
【０００３】
また、スキャンデータを各スキャンチェーンで共用入力し、限られたI／Ｏ端子を有効に活用しているものもある（例えば、特許文献２参照）。
【０００４】
図９は従来の半導体試験回路を示す図である。
図９において、９００は従来の半導体試験回路、９１０はバーンインテストされるスキャン設計された半導体回路であり、９０１はスキャン動作を制御するスキャン動作制御信号を入力するスキャン動作制御信号入力端子、９０２は基準クロックを入力する基準クロック入力端子、９０３はスキャンデータを入力するスキャンデータ入力端子、９０４はモニタするか否かを示すモニタ制御信号を入力するモニタ制御信号入力端子、９０７はモニタ制御信号に基づいてモニタ信号を出力するモニタ信号出力部、９０５はモニタ信号出力部９０７の出力を当該半導体試験回路９００から外部に出力するためのモニタ信号出力端子である。
【０００５】
以下に、その動作について説明する。
まず、当該半導体試験回路９００外の図示しないバーンイン装置から、スキャン動作制御信号入力端子９０１、基準クロック入力端子９０２、スキャンデータ入力端子９０３、及びモニタ制御信号入力端子９０４をそれぞれ介して、スキャン動作制御信号、基準クロック、スキャンデータ、及びモニタ制御信号が入力され、スキャン設計された半導体回路９１０にストレスが印加される。
【０００６】
そして、モニタ信号出力部９０７からモニタ信号出力端子９０５を介して出力されたモニタ信号が、図示しないバーンイン装置にて、所定の期待値と比較され、スキャン設計された半導体回路９１０の良否が判定される。
【特許文献１】特開２００１−１８３４２５号公報
【特許文献２】特開２００１−４２０１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の半導体試験回路は、バーンインテスト時にはＩ／Ｏ端子数が５端子以上必要となるが、半導体回路の合理化やバーンイン装置の制限に伴い、Ｉ／Ｏ端子数を削減する必要がある。そして、Ｉ／Ｏ端子数を削減した場合には、バーンイン装置との同期信号が削減されることになるため、モニタ時のモニタ信号がバーンイン装置とは非同期となり、半導体回路の良否判定に必要な期待値比較が困難になるという問題があった。
【０００８】
本発明は、上記のような従来の問題点を解決するためになされたものであり、バーンイン時に必要なＩ／Ｏ端子数を削減することができ、かつバーンイン時のストレスが低下することなくモニタ時の期待値比較を容易に行なうことのできる半導体試験回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の請求項１に係る半導体試験回路は、スキャン設計された半導体回路に、スキャン動作を制御するためのスキャン動作制御信号、テスト用のスキャンデータ、及び基準クロックを供給し、スキャンチェーンの最終段の出力をモニタするバーンインテストを行なう半導体試験回路において、モニタするか否かを示すモニタ制御信号を当該半導体試験回路の外部より入力するモニタ制御信号入力端子と、前記モニタ制御信号に基づいて、バーンイン時にはスキャンシフト動作とスキャンキャプチャ動作とが交互に行なわれ、モニタ時にはスキャンシフト動作が行なわれるよう前記スキャン動作制御信号を出力するスキャン動作制御信号選択出力回路とを備えたものである。
【００１０】
本発明の請求項２に係る半導体試験回路は、請求項１に記載の半導体試験回路において、前記基準クロックを当該半導体試験回路の外部より入力する基準クロック入力端子と、前記基準クロックを分周し、前記スキャンデータとして出力する分周器とを備えたものである。
【００１１】
本発明の請求項３に係る半導体試験回路は、請求項１に記載の半導体試験回路において、前記基準クロックを当該半導体試験回路の外部より入力する基準クロック入力端子と、前記基準クロックを入力とし、前記スキャンデータとして、互いに異なる分周を交互に出力するスキャンデータ発生器とを備えたものである。
【００１２】
本発明の請求項４に係る半導体試験回路は、スキャン設計された半導体回路に、スキャン動作を制御するためのスキャン動作制御信号、テスト用のスキャンデータ、及び基準クロックを供給し、スキャンチェーンの最終段の出力をモニタするバーンインテストを行なう半導体試験回路において、前記基準クロックを当該半導体試験回路の外部より入力する基準クロック入力端子と、前記基準クロックに基づいて、スキャンシフト動作を行なう期間を判定し、スキャンシフト動作を行なうかスキャンキャプチャ動作を行なうかを選択するための選択信号を出力するスキャンシフト期間判定回路と、前記選択信号に基づいて、前記スキャン動作制御信号を出力するスキャン動作制御信号選択出力回路とを備えたものである。
【００１３】
本発明の請求項５に係る半導体試験回路は、スキャン設計された半導体回路に、スキャン動作を制御するためのスキャン動作制御信号、テスト用のスキャンデータ、及び基準クロックを供給し、スキャンチェーンの最終段の出力をモニタするバーンインテストを行なう半導体試験回路において、モニタするか否かを示すモニタ制御信号を当該半導体試験回路の外部より入力するモニタ制御信号入力端子と、前記モニタ制御信号をリセットとして用い、前記スキャン動作制御信号を出力するスキャン動作制御信号出力回路とを備えたものである。
【００１４】
本発明の請求項６に係る半導体試験回路は、請求項１に記載の半導体試験回路において、前記モニタ制御信号を入力し、スキャン不定期間をマスクして出力するスキャン不定期間マスク回路と、前記スキャン不定期間マスク回路の出力に基づいて、前記スキャン設計された半導体回路からのモニタ信号を出力するモニタ信号出力部とを備えたものである。
【００１５】
本発明の請求項７に係る半導体試験回路は、請求項１に記載の半導体試験回路において、前記基準クロックを発振する発振器を備えたものである。
【００１６】
本発明の請求項８に係る半導体試験回路は、請求項７に記載の半導体試験回路において、前記発振器が発振した基準クロックを分周し、前記スキャンデータとして出力する分周器を備えたものである。
【００１７】
本発明の請求項９に係る半導体試験回路は、請求項７に記載の半導体試験回路において、前記発振器の発振周波数を制御する発振制御回路を備えたものである。
【発明の効果】
【００１８】
本発明に係る半導体試験回路は、スキャン設計された半導体回路に、スキャン動作を制御するためのスキャン動作制御信号、テスト用のスキャンデータ、及び基準クロックを供給し、スキャンチェーンの最終段の出力をモニタするバーンインテストを行なう半導体試験回路において、スキャン動作制御信号を当該半導体試験回路で内部供給するようにし、バーンイン時にはスキャンシフト動作とスキャンキャプチャ動作とを交互に実施して半導体回路にストレスを印加し、モニタ時にはバーンイン装置と同期するスキャンシフト動作のスキャン出力をモニタ信号として出力するようにしたので、バーンイン時に必要なＩ／Ｏ端子数を削減することができ、かつバーンイン時のストレスが低下することなくモニタ時の期待値比較を容易に行なうことができるという効果がある。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施の形態を、図面を参照しながら説明する。
（実施の形態１）
図１は、本実施の形態１による半導体試験回路を示す図である。
図１において、１００は本実施の形態１による半導体試験回路、１１０はバーンインテストされるスキャン設計された半導体回路である。
【００２０】
また、２は基準クロックを入力する基準クロック入力端子、３はスキャンデータを入力するスキャンデータ入力端子、４はモニタするか否かを示すモニタ制御信号を入力するモニタ制御信号入力端子、６はモニタ制御信号に基づいて、バーンイン時にはスキャンシフト動作とスキャンキャプチャ動作とを交互に切り替えて行ない、モニタ時にはスキャンシフト動作を行なうようスキャン動作を選択してスキャン動作制御信号を出力するスキャン動作制御信号選択出力回路、７はモニタ制御信号に基づいてモニタ信号を出力するモニタ信号出力部、５はモニタ信号出力部７の出力を当該半導体試験回路１００から外部に出力するためのモニタ信号出力端子である。
【００２１】
以下に、その動作を説明する。
まず、バーンイン時には、当該半導体試験回路１００外の図示しないバーンイン装置から、基準クロック入力端子２には基準クロックが、スキャンデータ入力端子３にはスキャンデータが、モニタ制御信号入力端子４にはモニタしないことを示すモニタ制御信号が、それぞれ供給される。このとき、スキャン動作制御信号選択出力回路６は、スキャンシフト動作とスキャンキャプチャ動作とが交互に切り替えて行なわれるようスキャン動作制御信号を選択出力する。ここで、このスキャン動作制御信号選択出力回路６は、例えば基準クロックを入力とした分周器であり、スキャンフリップフロップ数以上の周期となる分周出力を用いる。なお、分周器の初期状態が一様に決まらない場合には、その分周出力はバーンイン装置とは非同期の信号となるが、バーンイン時には特に問題はない。
【００２２】
次に、スキャン設計された半導体回路１１０の良否判定を行なうモニタ時には、モニタ制御信号入力端子４から供給されるモニタ制御信号がモニタすることを示すものとなる。このとき、スキャン動作制御信号選択出力回路６は、スキャンシフト動作が行なわれるようスキャン動作制御信号を選択出力する。スキャン動作がスキャンシフトに固定されることで、モニタ信号出力部７が出力するモニタ信号は、図示しないバーンイン装置に同期した信号となり、このモニタ信号がモニタ信号出力端子５を介して出力され、図示しないバーンイン装置にて、所定の期待値と比較され、スキャン設計された半導体回路１１０の良否が判定される。
【００２３】
このように、本実施の形態１による半導体試験回路は、スキャン動作制御信号を当該半導体試験回路で内部供給するようにし、バーンイン時にはスキャンシフト動作とスキャンキャプチャ動作とを交互に実施して半導体回路にストレスを印加し、モニタ時にはバーンイン装置と同期するスキャンシフト動作のスキャン出力をモニタ信号として出力するようにしたので、バーンイン時に必要なＩ／Ｏ端子数を削減することができ、かつバーンイン時のストレスが低下することなくモニタ時の期待値比較を容易に行なうことができる。
【００２４】
（実施の形態２）
図２は、本実施の形態２による半導体試験回路を示す図である。なお、図１と同様のものには同一符号を付し、その説明を省略する。
【００２５】
図２において、２００は本実施の形態２による半導体試験回路であり、８は基準クロック入力端子２に供給された基準クロックを分周し出力する分周器である。
【００２６】
以下に、その動作を説明する。
バーンイン時には、当該半導体試験回路２００外の図示しないバーンイン装置から、基準クロック入力端子２には基準クロックが、モニタ制御信号入力端子４にはモニタしないことを示すモニタ制御信号が、それぞれ供給される。このとき、スキャンデータは分周器８が供給する。この分周器８は、基準クロックを入力とし、初期状態が一様に決まるものであり、例えば基準クロックを４分周するものである。
その他の動作は上記実施の形態１と同様である。
【００２７】
このように、本実施の形態２による半導体試験回路は、スキャン動作制御信号及びスキャンデータを当該半導体試験回路で内部供給するようにしたので、当該半導体試験回路外からスキャン動作制御信号及びスキャンデータの供給を受けずに半導体回路にストレスを印加するようになり、バーンイン時に必要なＩ／Ｏ端子数を削減することができる。
【００２８】
（実施の形態３）
図３は、本実施の形態３による半導体試験回路を示す図である。なお、図１と同様のものには同一符号を付し、その説明を省略する。
【００２９】
図３において、３００は本実施の形態３による半導体試験回路であり、９は基準クロック入力端子２に供給された基準クロックを入力とし、互いに異なる分周を交互に出力するスキャンデータ発生器である。
【００３０】
以下に、その動作を説明する。
バーンイン時には、当該半導体試験回路３００外の図示しないバーンイン装置から、基準クロック入力端子２には基準クロックが、モニタ制御信号入力端子４にはモニタしないことを示すモニタ制御信号が、それぞれ供給される。このとき、スキャンデータはスキャンデータ発生器９が供給する。このスキャンデータ発生器９は、基準クロックを入力とし、初期状態が一様に決まる分周器を内臓しており、例えば基準クロックの２分周と基準クロックの４分周とを基準クロックの８分周信号で切り替えて出力するものである。
その他の動作は上記実施の形態１と同様である。
【００３１】
このように、本実施の形態３による半導体試験回路は、スキャンデータを２種類の周波数で供給するようにしたので、バーンイン時のストレスをより高めることができる。
【００３２】
なお、上記実施の形態３では、スキャンデータ発生器が２種類のスキャンデータを供給するものとして説明したが、当然３種類以上でも構わない。
【００３３】
（実施の形態４）
図４は、本実施の形態４による半導体試験回路を示す図である。なお、図１と同様のものには同一符号を付し、その説明を省略する。
【００３４】
図４において、４００は本実施の形態４による半導体試験回路であり、１０は基準クロック入力端子２に供給された基準クロックを入力とし、スキャンシフト動作を行なう期間を判定し、スキャンシフト動作を行なうかスキャンキャプチャ動作を行なうかを選択するための選択信号を出力するスキャンシフト期間判定回路、１１はスキャンシフト期間判定回路１０が出力する選択信号に基づいて、スキャンシフト動作とスキャンキャプチャ動作とのうち、いずれのスキャン動作を行なうかを選択してスキャン動作制御信号を出力するスキャン動作制御信号選択出力回路である。
【００３５】
以下に、その動作を説明する。
バーンイン時には、当該半導体試験回路４００外の図示しないバーンイン装置から、基準クロック入力端子２には基準クロックが、スキャンデータ入力端子３にはスキャンデータが、モニタ制御信号入力端子４にはモニタしないことを示すモニタ制御信号が、それぞれ供給される。このとき、スキャン動作制御信号選択出力回路１１は、スキャンシフト期間判定回路１０が出力する選択信号に基づいて、スキャンシフト動作とスキャンキャプチャ動作とのうち、いずれのスキャン動作を行なうかを選択し出力する。このスキャンシフト期間判定回路１０は、例えば基準クロックを入力とし、初期状態が一様に決まる分周器であり、スキャンフリップフロップ数以上の周期となる分周信号を出力する。
その他の動作は上記実施の形態１と同様である。
【００３６】
このように、本実施の形態４による半導体試験回路は、スキャン動作制御信号を当該半導体試験回路で内部供給するようにしたので、バーンイン時に必要なＩ／Ｏ端子数を削減することができ、かつバーンイン時のストレスが低下することなくモニタ時の期待値比較を容易に行なうことができる。
【００３７】
（実施の形態５）
図５は、本実施の形態５による半導体試験回路を示す図である。なお、図１と同様のものには同一符号を付し、その説明を省略する。
【００３８】
図５において、５００は本実施の形態５による半導体試験回路であり、１２は、スキャンシフト動作とスキャンキャプチャ動作とが交互に切り替わるスキャン動作制御信号が、スキャンデータ入力端子３に供給されたスキャンデータと基準クロック入力端子２に供給された基準クロックとに同期するよう、モニタ制御信号をそのリセットとして用いるスキャン動作制御信号出力回路である。
【００３９】
以下に、その動作を説明する。
バーンイン時には、当該半導体試験回路５００外の図示しないバーンイン装置から、基準クロック入力端子２には基準クロックが、スキャンデータ入力端子３にはスキャンデータが、モニタ制御信号入力端子４にはモニタしないことを示すモニタ制御信号が、それぞれ供給される。このとき、スキャン動作制御信号出力回路１２は、モニタ制御信号に基づいて、スキャンシフト動作とスキャンキャプチャ動作とが交互に行なわれるようスキャン動作制御信号を出力する。ここで、このスキャン動作制御信号出力回路１２は、例えば初期状態が一様に決められるリセットを有する分周器であり、スキャンフリップフロップ数以上の周期となる分周出力を用いる。
【００４０】
モニタ時には、モニタ制御信号入力端子４から供給されるモニタ制御信号がモニタすることを示すものとなる。このとき、スキャン動作制御信号出力回路１２にリセットがかかり、モニタ信号出力部７からは図示しないバーンイン装置に同期したモニタ信号が出力される。
その他の動作は上記実施の形態１と同様である。
【００４１】
このように、本実施の形態５による半導体試験回路は、モニタ制御信号をそのリセットとして用いるスキャン動作制御信号出力回路を備えたので、リセット端子を増設することなくモニタ時の期待値比較を容易に行なうことができる。
【００４２】
（実施の形態６）
図６は、本実施の形態６による半導体試験回路を示す図である。なお、図１と同様のものには同一符号を付し、その説明を省略する。
【００４３】
図６において、６００は本実施の形態６による半導体試験回路であり、１３はモニタ制御信号入力端子４に供給されたモニタ制御信号を入力とし、スキャン不定期間をマスクして出力するスキャン不定期間マスク回路である。
【００４４】
以下に、その動作を説明する。
バーンイン時には、当該半導体試験回路６００外の図示しないバーンイン装置から、基準クロック入力端子２には基準クロックが、モニタ制御信号入力端子４にはモニタしないことを示すモニタ制御信号が、それぞれ供給される。
【００４５】
モニタ時には、モニタ制御信号入力端子４から供給されるモニタ制御信号がモニタすることを示すものとなる。このとき、スキャン動作制御信号選択出力回路６は、スキャンシフト動作が行なわれるようスキャン動作制御信号を選択出力する。スキャン動作がスキャンシフトに固定され、これに伴うスキャン出力がモニタ信号として出力されるが、初めて入力されたスキャンデータがスキャン出力されるまでのスキャンフリップフロップ数の長さ分のスキャン出力は不定となる。スキャン不定期間マスク回路１３は、例えばモニタ制御信号をリセットとした分周器であり、スキャン不定期間中にモニタ信号出力部７がモニタ信号を出力しないよう、スキャンフリップフロップ数以上の分周周期出力でモニタ制御信号をマスクする。
その他の動作は上記実施の形態１と同様である。
【００４６】
このように、本実施の形態６による半導体試験回路は、スキャン不定期間中にはモニタ信号を出力しないようにしたので、モニタ時の期待値比較をより容易に行なうことができる。
【００４７】
（実施の形態７）
図７は、本実施の形態７による半導体試験回路を示す図である。なお、図１と同様のものには同一符号を付し、その説明を省略する。
【００４８】
図７において、７００は本実施の形態７による半導体試験回路であり、１４は基準クロックを発振する発振器、１５は発振器１４が発振した基準クロックを分周し、スキャンデータとして出力する分周器である。
【００４９】
以下に、その動作を説明する。
当該半導体試験回路７００外の図示しないバーンイン回路からは、モニタ制御信号入力端子４にモニタ制御信号のみが供給される。スキャン設計された半導体回路１１０には、発振器１４が発振する基準クロックと、分周器１５が出力するスキャンデータとが供給される。
その他の動作は上記実施の形態２と同様である。
【００５０】
このように、本実施の形態７による半導体試験回路は、発振器を備え、基準クロックを当該半導体試験回路で内部供給するようにしたので、バーンイン時に必要なＩ／Ｏ端子数を削減することができる。
【００５１】
なお、分周器１５を、初期状態が一様に決まり、発振器１４の２分周以上の分周比を有するものとすれば、発振器１４の発振初期値が一様に決まらない場合でも、モニタ信号は特定の区間でＨまたはＬレベルが出力されるので、モニタ時の期待値比較をより容易に行なうことができる。
【００５２】
（実施の形態８）
図８は、本実施の形態８による半導体試験回路を示す図である。なお、図７と同様のものには同一符号を付し、その説明を省略する。
【００５３】
図８において、８００は本実施の形態８による半導体試験回路であり、１８は、モニタ信号出力時以外に当該半導体試験回路８００外から入力可能な発振周波数設定データに基づいて、発振器１４の発振周波数を制御する発振制御回路、１６はモニタ信号の出力、及び発振周波数設定データの入力のためのモニタ信号出力端子、１７はモニタ制御信号に基づいて、モニタ信号の出力時にはモニタ信号出力端子１６にモニタ信号を出力し、発振周波数設定データの入力時には発振制御回路１８に発振周波数設定データを出力するモニタ信号出力部である。
【００５４】
以下に、その動作を説明する。
バーンイン時には、モニタ制御信号入力端子４からモニタしないことを示すモニタ制御信号が供給される。このとき発振制御回路１８には、モニタ信号出力端子１６及びモニタ信号出力部１７を介して、当該半導体試験回路８００外の図示しないバーンイン装置から、所定の発振周波数設定データが入力され、発振制御回路１８は、この発振周波数設定データに基づいて発振器１４の発振周波数を設定する。
その他の動作は上記実施の形態７と同様である。
【００５５】
このように、本実施の形態８による半導体試験回路は、モニタ信号を出力しないときにモニタ信号出力端子を介して入力される発振周波数設定データに基づいて発振器の発振周波数を設定するようにしたので、バーンイン時の動作クロックの周波数を、端子を増加することなく任意に変更することができ、動作電流の調整が可能となる。
【産業上の利用可能性】
【００５６】
本発明に係る半導体試験回路は、バーンイン時に必要なＩ／Ｏ端子数を削減することができ、かつバーンイン時のストレスが低下することなくモニタ時の期待値比較を容易に行なうことができるため、スキャン設計された半導体回路のバーンインテスト等に用いるのに適している。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施の形態１による半導体試験回路を示す図である。
【図２】本発明の実施の形態２による半導体試験回路を示す図である。
【図３】本発明の実施の形態３による半導体試験回路を示す図である。
【図４】本発明の実施の形態４による半導体試験回路を示す図である。
【図５】本発明の実施の形態５による半導体試験回路を示す図である。
【図６】本発明の実施の形態６による半導体試験回路を示す図である。
【図７】本発明の実施の形態７による半導体試験回路を示す図である。
【図８】本発明の実施の形態８による半導体試験回路を示す図である。
【図９】従来の半導体試験回路を示す図である。
【符号の説明】
【００５８】
２，９０２  基準クロック入力端子
３，９０３  スキャンデータ入力端子
４，９０４  モニタ制御信号入力端子
５，１６，９０５  モニタ信号出力端子
６，１１  スキャン動作制御信号選択出力回路
７，１７，９０７  モニタ信号出力部
８，１５  分周器
９  スキャンデータ発生器
１０  スキャンシフト期間判定回路
１２  スキャン動作制御信号出力回路
１３  スキャン不定期間マスク回路
１４  発振器
１８  発振制御回路
１００，２００，３００，４００，５００，６００，７００，８００，９００  半導体試験回路
１１０，９１０  スキャン設計された半導体回路
９０１    スキャン動作制御信号入力端子
【図１】
2005140770.tif 000003
【図２】
2005140770.tif 000004
【図３】
2005140770.tif 000005
【図４】
2005140770.tif 000006
【図５】
2005140770.tif 000007
【図６】
2005140770.tif 000008
【図７】
2005140770.tif 000009
【図８】
2005140770.tif 000010
【図９】
2005140770.tif 000011