(57)【要約】  【課題】本発明は、従来よりも低電圧を出力することが可能であり、かつ出力発振が生じにくい直流安定化電源装置を提供することを目的とする。  【解決手段】本発明に係る直流安定化電源装置において、誤差増幅器ＡＭＰは、入力された基準電圧Ｖｒｅｆ２及び参照電圧Ｖａｄｊの電圧レベルを各々高電位側にシフトさせるレベルシフト回路ＬＳを有して成り、該レベルシフト回路ＬＳを経た基準電圧Ｖｒｅｆ２と参照電圧Ｖａｄｊの差分を増幅して誤差電圧Ｖｅｒｒを生成する構成としている。【選択図】      図１
2005107609.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧から所望の出力電圧を得るための出力制御素子と、所定の基準電圧を生成する基準電圧生成部と、出力電圧に応じて変動する参照電圧を生成する参照電圧生成部と、前記基準電圧と前記参照電圧の差分を増幅して誤差電圧を生成する誤差増幅器と、前記誤差電圧が小さくなるように前記出力制御素子を駆動する出力ドライブ回路と、を有して成る直流安定化電源装置において、
前記誤差増幅器は、入力された前記基準電圧及び前記参照電圧の電圧レベルを各々高電位側にシフトさせるレベルシフト回路と、該レベルシフト回路を経た前記基準電圧と前記参照電圧の差分を増幅して誤差電圧を生成する増幅回路と、を有して成ることを特徴とする直流安定化電源装置。
【請求項２】
前記レベルシフト回路は、前記増幅回路の入力端毎に、ベースが入力端に相当し、エミッタが出力端に相当し、コレクタが接地されたｐｎｐ型トランジスタと、該ｐｎｐ型トランジスタのエミッタと電源ラインとの間に接続された定電流源と、を１組ずつ有して成ることを特徴とする請求項１に記載の直流安定化電源装置。
【請求項３】
前記基準電圧生成部は、バンドギャップ電圧を分圧して前記基準電圧を生成することを特徴とする請求項１または請求項２に記載の直流安定化電源装置。
【請求項４】
前記基準電圧生成部は、装置外部から入力された制御信号に応じて前記バンドギャップ電圧の分圧比を可変制御する手段を有して成ることを特徴とする請求項３に記載の直流安定化電源装置。
【請求項５】
前記基準電圧生成部は、前記バンドギャップ電圧を分圧するための抵抗を外付けとしたことを特徴とする請求項３に記載の直流安定化電源装置。
【請求項６】
前記参照電圧生成部は、前記出力電圧を分圧して前記参照電圧を生成することを特徴とする請求項１〜請求項５のいずれかに記載の直流安定化電源装置。
【請求項７】
前記参照電圧生成部は、装置外部から入力された制御信号に応じて前記出力電圧の分圧比を可変制御する手段を有して成ることを特徴とする請求項６に記載の直流安定化電源装置。
【請求項８】
前記参照電圧生成部は、前記出力電圧を分圧するための抵抗を外付けとしたことを特徴とする請求項６に記載の直流安定化電源装置。
【請求項９】
半導体装置を具備する電子機器であって、前記半導体装置への電源供給手段として、請求項１〜請求項８のいずれかに記載の直流安定化電源装置を有して成ることを特徴とする電子機器。
【請求項１０】
第１、第２入力電圧の電圧レベルを各々高電位側にシフトさせるレベルシフト回路と、該レベルシフト回路を経た第１、第２入力電圧の差分を増幅して誤差電圧を生成する増幅回路と、を有して成ることを特徴とする誤差増幅器。
【請求項１１】
前記レベルシフト回路は、前記増幅回路の入力端毎に、ベースが入力端に相当し、エミッタが出力端に相当し、コレクタが接地されたｐｎｐ型トランジスタと、該ｐｎｐ型トランジスタのエミッタと電源ラインとの間に接続された定電流源と、を１組ずつ有して成ることを特徴とする請求項１０に記載の誤差増幅器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流安定化電源装置の低電圧出力化及び出力発振抑制に関するものである。
【背景技術】
【０００２】
図４は低電圧出力が可能な直流安定化電源装置の一従来例を示す等価回路ブロック図である。本図に示す直流安定化電源装置は、入出力端子Ｔ１、Ｔ２間に直列接続されたｐｎｐ型出力トランジスタＱ１と、出力端子Ｔ２で得た出力電圧Ｖｏから参照電圧Ｖａｄｊを生成する出力電圧分圧用抵抗ＲＡ、ＲＢと、第１基準電圧Ｖｒｅｆ１を生成する直流電圧源Ｅ１と、第１基準電圧Ｖｒｅｆ１から第２基準電圧Ｖｒｅｆ２を生成する基準電圧分圧用抵抗ＲＣ、ＲＤと、参照電圧Ｖａｄｊと第２基準電圧Ｖｒｅｆとの差分を増幅して誤差電圧Ｖｅｒｒを生成する誤差増幅器ａｍｐと、誤差電圧Ｖｅｒｒが小さくなるように出力トランジスタＱ１のベース電流を生成する出力ドライブ回路ＤＲＶと、を有して成り、入力端子Ｔ１に印加される入力電圧Ｖｉから所望の出力電圧Ｖｏを生成するＤＣ／ＤＣコンバータである。なお、出力端子Ｔ２とＧＮＤとの間には負荷抵抗ＲＬが接続されており、負荷抵抗ＲＬには出力電流Ｉｏが流される。また、出力端子Ｔ２とＧＮＤとの間には出力発振防止用の出力コンデンサＣｏ（等価直列抵抗ＥＳＲを含む）が外部接続されている。
【０００３】
上記の直流電圧源Ｅ１はバンドギャップ回路から成り、第１基準電圧Ｖｒｅｆ１としては約１．２［Ｖ］が出力される。この第１基準電圧Ｖｒｅｆ１を誤差増幅器ａｍｐの非反転入力端（＋）に直接印加すると、参照電圧Ｖａｄｊが１．２［Ｖ］となるように制御されるので、出力電圧Ｖｏの最低設定値も約１．２［Ｖ］（抵抗ＲＡをショートさせ、出力電圧Ｖｏをそのまま参照電圧Ｖａｄｊとして用いる場合）となり、これより低い出力電圧Ｖｏを得ることができなくなる。そこで、上記構成から成る直流安定化電源装置では、より低い出力電圧Ｖｏを得るために、第１基準電圧Ｖｒｅｆ１を分圧して第２基準電圧Ｖｒｅｆ２を生成し、該第２基準電圧Ｖｒｅｆ２を誤差増幅器ａｍｐの非反転入力端（＋）に与える構成としている。
【特許文献１】特開２０００−００３２２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
確かに、上記構成から成る直流安定化電源装置であれば、原理上、出力電圧Ｖｏの設定値を０［Ｖ］近くまで下げることが可能なはずである。
【０００５】
しかしながら、上記構成から成る直流安定化電源装置では、誤差増幅器ａｍｐの回路構成上、第２基準電圧Ｖｒｅｆ２及び参照電圧Ｖａｄｊとして入力可能な下限値が存在し、これを下回る出力電圧Ｖｏを得ることができない、という課題があった。以下では、誤差増幅器ａｍｐの入力下限値について、図５を参照しながら具体的に説明する。
【０００６】
図５は誤差増幅器ａｍｐの一構成例を示す等価回路図である。本図に示す通り、従来の誤差増幅器ａｍｐは、ｐｎｐ型トランジスタＱａ〜Ｑｄと、ｎｐｎ型トランジスタＱｅ〜Ｑｈと、コンデンサＣａと、抵抗Ｒａと、定電流源Ｉａと、を有して成る。
【０００７】
上記構成から成る誤差増幅器ａｍｐの位相補償は、コンデンサＣａと抵抗Ｒａの時定数で決められている。また、誤差増幅器ａｍｐの入力段は、ｎｐｎ型バイポーラトランジスタＱｅ、Ｑｆで構成されており、誤差増幅器ａｍｐを正常に動作させるためには、前記入力段とＧＮＤとの間に、トランジスタＱｅ、Ｑｆのベース・エミッタ間電圧と、定電流源Ｉａの動作電圧（一般的にはバイポーラトランジスタのコレクタ・エミッタ間電圧）との合計電圧を印加しなければならず、第２基準電圧Ｖｒｅｆ２及び参照電圧Ｖａｄｊとしては、最低限１．０［Ｖ］の電圧値が必要であった。そのため、上記構成から成る直流安定化電源装置では、１．０［Ｖ］を下回る出力電圧Ｖｏを得ることができなかった。
【０００８】
一方、最近のＤＶＤプレーヤやＤＶＤ−ＲＯＭ／ＲＡＭドライブ等に使用される画像処理用ＬＳＩ、或いは高速信号処理を行うＤＳＰ［Digital Signal Processor］等では、高速動作化に伴う消費電力増大を抑制するために動作電圧の低減が進められており、当該ＬＳＩに電源を供給する直流安定化電源装置にも低電圧出力化が要望されている。しかしながら、上記したＬＳＩの動作電圧は、すでに従来の１．８［Ｖ］から１．２［Ｖ］にまで低下されており、今後も１．０［Ｖ］、さらには０．８［Ｖ］へと低下されていくことが予想される。そのため、上記のように１．０［Ｖ］を下回る出力電圧Ｖｏを得ることができない直流安定化電源装置では、今後のＬＳＩ動作電圧低減に対応することができなくなる、という課題があった。
【０００９】
また、上記構成から成る直流安定化電源装置において、出力電圧Ｖｏをできるだけ低く設定するには、抵抗ＲＡ、ＲＢによる分圧比を下げて出力電圧Ｖｏと参照電圧Ｖａｄｊとの差を小さくせざるを得ず、直流安定化電源装置内の負帰還ゲインが高くなって出力発振が生じ易くなる、という課題があった。
【００１０】
また、直流安定化電源装置には、上記した低電圧出力化のほかにも、ここ数年来のトレンドとして、出力コンデンサを小型で比較的大容量のもの（例えば、セラミックコンデンサ）とすることが要望されている。このような要望は、主に携帯機器に用いられる小電流出力（１５０［ｍＡ］程度の出力電流）の直流安定化電源装置ではかなり前から存在していたが、据え置き型ＣＤ−ＲＯＭドライブやＤＶＤ−ＲＯＭ／ＲＡＭドライブの小型化・軽薄化が本格化してきたことを受けて、中電流出力（５００［ｍＡ］程度〜１［Ａ］程度の出力電流）の直流安定化電源装置においても、機器への実装面積低減や高さ低減を図るべく、出力コンデンサとして小型で比較的大容量のものが使用され始めている。例えば、上記したＤＶＤ−ＲＯＭ／ＲＡＭドライブでは、出力コンデンサとしてチップ積層セラミックコンデンサが使用されている。
【００１１】
図６はチップ積層セラミックコンデンサの等価回路図である。誘電体を積層して成るチップ積層セラミックコンデンサは、電気的に見ると複数のコンデンサＣ１〜Ｃｎを並列接続した構造であり、その合成容量Ｃ＿ＴＴＬは、コンデンサの容量Ｃに並列数ｎを乗じた値となる。一方、コンデンサＣ１〜Ｃｎの等価直列抵抗ＥＳＲ１〜ＥＳＲｎも各々並列接続されるため、その合成抵抗ＥＳＲ＿ＴＴＬは、等価直列抵抗の抵抗値ＥＳＲを並列数ｎで除した値となる。このように、チップ積層セラミックコンデンサは、タンタルコンデンサやアルミ電解コンデンサに比べて、容量値が大きく、等価直列抵抗値が小さいため、出力コンデンサとしては優れていると言える。しかし、直流安定化電源装置から見た場合、出力コンデンサとしてチップ積層セラミックコンデンサを用いると、出力位相が進み易くなって出力発振が生じ易くなる、という課題があった。
【００１２】
また、小電流出力の直流安定化電源装置と比べて、中電流出力の直流安定化電源装置では、出力電流増加に伴って出力トランジスタの出力インピーダンスが低下しているため、上記と同様、出力発振が生じ易くなっていた。例えば、小電流出力（１５０［ｍＡ］程度の出力電流）の直流安定化電源装置では、出力コンデンサの容量が２．２［μＦ］であっても出力発振を生じることはないが、中電流出力（５００［ｍＡ］程度〜１［Ａ］程度の出力電流）の直流安定化電源装置では、出力コンデンサの容量が２２〜４７［μＦ］程度なければ、出力発振を生じてしまう（図７を参照）。しかし、大容量のセラミックコンデンサは価格が高く、出力コンデンサの大容量化によって出力発振を回避しようとすると、機器のコストアップが招かれる、という課題があった。
【００１３】
このように、上記構成から成る直流安定化電源装置では、抵抗ＲＡ、ＲＢによる分圧比を下げて出力電圧Ｖｏを低く設定しようとする場合の他、出力コンデンサをセラミックコンデンサとした場合や、出力電流Ｉｏを大きく設定した場合にも、出力電圧Ｖｏが発振し易くなる、という課題があった。
【００１４】
上記の出力発振を抑制するためには、直流安定化電源装置内の負帰還ゲインを下げることが必要である。そのためには、出力電圧Ｖｏに対してできるだけ低い参照電圧Ｖａｄｊを生成するように、直流安定化電源装置を構成することが重要となる。下記の（１）式は出力電圧Ｖｏと参照電圧Ｖａｄｊとの関係を示す数式である。
【００１５】
Ｖｏ＝Ａ×Ｖａｄｊ＝｛（ｒａ＋ｒｂ）／ｒｂ｝×Ｖａｄｊ  …  （１）
なお、上記の（１）式において、Ａは出力部の抵抗比であり、ｒａ、ｒｂは抵抗ＲＡ、ＲＢの各抵抗値である。
【００１６】
例えば、出力電圧Ｖｏを１．０［Ｖ］とする場合、参照電圧Ｖａｄｊが１．０［Ｖ］であればＡ＝１となるが、０．５［Ｖ］であればＡ＝２となる。すなわち、出力電圧Ｖｏを同じ１．０［Ｖ］とする場合であれば、参照電圧Ｖａｄｊを１．０［Ｖ］とするよりも、０．５［Ｖ］とする方が負帰還ゲインが半分になり、出力発振を生じにくくなる。
【００１７】
しかしながら、前述したように、上記構成から成る直流安定化電源装置では、誤差増幅器ａｍｐの回路構成上、第２基準電圧Ｖｒｅｆ２及び参照電圧Ｖａｄｊとして最低１．０［Ｖ］程度の電圧値を必要とするため、出力電圧Ｖｏに対して参照電圧Ｖａｄｊを十分に下げることができず、上記した出力発振を回避することができなかった。
【００１８】
なお、低出力電圧時でも安定した出力を得ることが可能な定電圧回路については、従来より種々開示・提案されているが（例えば、特許文献１を参照）、いずれの従来技術でも上記課題については何ら考慮・言及されていなかった。
【００１９】
本発明は、上記の課題に鑑み、従来よりも低電圧を出力することが可能であり、かつ出力発振が生じにくい直流安定化電源装置、及びこれを用いた電子機器を提供することを目的とする。また、本発明は、従来よりも低い入力電圧で動作することが可能な誤差増幅器を提供することを目的とする。
【課題を解決するための手段】
【００２０】
上記目的を達成するために、本発明に係る直流安定化電源装置は、入力電圧から所望の出力電圧を得るための出力制御素子と、所定の基準電圧を生成する基準電圧生成部と、出力電圧に応じて変動する参照電圧を生成する参照電圧生成部と、前記基準電圧と前記参照電圧の差分を増幅して誤差電圧を生成する誤差増幅器と、前記誤差電圧が小さくなるように前記出力制御素子を駆動する出力ドライブ回路と、を有して成る直流安定化電源装置において、前記誤差増幅器は、入力された前記基準電圧及び前記参照電圧の電圧レベルを各々高電位側にシフトさせるレベルシフト回路と、該レベルシフト回路を経た前記基準電圧と前記参照電圧の差分を増幅して誤差電圧を生成する増幅回路と、を有して成る構成としている。このような構成とすることにより、従来よりも低電圧を出力することが可能であり、かつ出力発振が生じにくい直流安定化電源装置を実現することができる。
【００２１】
なお、上記構成から成る直流安定化電源装置において、前記レベルシフト回路は、前記増幅回路の入力端毎に、ベースが入力端に相当し、エミッタが出力端に相当し、コレクタが接地されたｐｎｐ型トランジスタと、該ｐｎｐ型トランジスタのエミッタと電源ラインとの間に接続された定電流源と、を１組ずつ有して成る構成にするとよい。このような構成とすることにより、ｐｎｐ型トランジスタのベース・エミッタ間電圧の分だけ、前記基準電圧及び前記参照電圧の電圧レベルを各々高電位側にシフトさせることができる。
【００２２】
また、上記構成から成る直流安定化電源装置において、前記基準電圧生成部は、バンドギャップ電圧を分圧して前記基準電圧を生成する構成にするとよい。このような構成とすることにより、バンドギャップ電圧を直接基準電圧とするよりも、低い出力電圧を得ることが可能となる。
【００２３】
また、上記構成から成る直流安定化電源装置において、前記基準電圧生成部は、装置外部から入力された制御信号に応じて前記バンドギャップ電圧の分圧比を可変制御する手段を有して成る構成にするとよい。このような構成とすることにより、例えば、電源供給先であるＣＰＵ等の動作状態に応じて基準電圧生成部の分圧比を可変制御し、出力電圧の設定値を適宜変更することが可能となる。
【００２４】
また、上記構成から成る直流安定化電源装置において、前記基準電圧生成部は、前記バンドギャップ電圧を分圧するための抵抗を外付けとしてもよい。このような構成とすることにより、ユーザが出力電圧の設定値を任意に変更することが可能となる。
【００２５】
また、上記構成から成る直流安定化電源装置において、前記参照電圧生成部は、前記出力電圧を分圧して前記参照電圧を生成する構成にするとよい。このような構成とすることにより、直流安定化電源装置内の負帰還ゲインを下げて出力発振を抑えることができる。
【００２６】
また、上記構成から成る直流安定化電源装置において、前記参照電圧生成部は、装置外部から入力された制御信号に応じて前記出力電圧の分圧比を可変制御する手段を有して成る構成にするとよい。このような構成とすることにより、前述と同様、例えば、電源供給先であるＣＰＵ等の動作状態に応じて基準電圧生成部の分圧比を可変制御し、出力電圧の設定値を適宜変更することが可能となる。
【００２７】
また、上記構成から成る直流安定化電源装置において、前記参照電圧生成部は、前記出力電圧を分圧するための抵抗を外付けとしてもよい。このような構成とすることにより、前述と同様、ユーザが出力電圧の設定値を任意に変更することが可能となる。
【００２８】
また、本発明に係る電子機器は、半導体装置を具備する電子機器であって、前記半導体装置への電源供給手段として、上記構成から成る直流安定化電源装置を有して成る構成としている。このような構成とすることにより、電源供給先となる半導体装置のパワーマネジメントを行い、機器の省電力化を図ることが可能となる。
【００２９】
また、本発明に係る誤差増幅器は、第１、第２入力電圧の電圧レベルを各々高電位側にシフトさせるレベルシフト回路と、該レベルシフト回路を経た第１、第２入力電圧の差分を増幅して誤差電圧を生成する増幅回路と、を有して成る構成としている。このような構成とすることにより、従来よりも低い入力電圧で動作することが可能な誤差増幅器を実現することが可能となる。
【００３０】
なお、上記構成から成る誤差増幅器において、前記レベルシフト回路は、前記増幅回路の入力端毎に、ベースが入力端に相当し、エミッタが出力端に相当し、コレクタが接地されたｐｎｐ型トランジスタと、該ｐｎｐ型トランジスタのエミッタと電源ラインとの間に接続された定電流源と、を１組ずつ有して成る構成にするとよい。このような構成とすることにより、ｐｎｐ型トランジスタのベース・エミッタ間電圧の分だけ、第１、第２入力の電圧レベルを各々高電位側にシフトさせることができる。
【発明の効果】
【００３１】
上記したように、本発明によれば、従来よりも低電圧を出力することが可能であり、かつ出力発振が生じにくい直流安定化電源装置、及びこれを用いた電子機器を提供することが可能となる。また、本発明によれば、従来よりも低い入力電圧で動作することが可能な誤差増幅器を提供することが可能となる。
【発明を実施するための最良の形態】
【００３２】
まず、本発明に係る直流安定化電源装置の第１実施形態について、図１を参照しながら詳細な説明を行う。本図に示すように、本実施形態の直流安定化電源装置は、従来とほぼ同様の構成（図４を参照）から成り、レベルシフト回路が搭載された誤差増幅器ＡＭＰを用いた点に特徴を有している。そこで、従来と同様の構成部分については、図４と同一の符号を付すことで説明を省略し、以下では、本実施形態の特徴部分である誤差増幅器ＡＭＰについて、重点を置いた説明を行うことにする。
【００３３】
図２は誤差増幅器ＡＭＰの一構成例を示す等価回路図である。本図に示す通り、本実施形態の誤差増幅器ＡＭＰは、従来の誤差増幅器ａｍｐ（図５を参照）と同様、ｐｎｐ型トランジスタＱａ〜Ｑｄと、ｎｐｎ型トランジスタＱｅ〜Ｑｈと、コンデンサＣａと、抵抗Ｒａと、定電流源Ｉａと、を有して成るほか、レベルシフト回路ＬＳの構成要素として、ｐｎｐ型トランジスタＱｉ、Ｑｊと、定電流源Ｉｂ、Ｉｃと、を有して成る。
【００３４】
トランジスタＱａ〜Ｑｄのエミッタは、いずれも電源電圧Ｖｃｃが印加される電源端子Ｔａに接続されている。トランジスタＱａ、Ｑｂのベースは互いに接続されており、その接続ノードはトランジスタＱｂ、Ｑｅのコレクタに各々接続されている。トランジスタＱｃ、Ｑｄのベースは互いに接続されており、その接続ノードはトランジスタＱｃ、Ｑｆのコレクタに各々接続されている。トランジスタＱｅ、Ｑｆのエミッタは互いに接続されており、その接続ノードは定電流源Ｉａを介して接地端子Ｔｅに接続されている。
【００３５】
トランジスタＱａのコレクタは、トランジスタＱｇのコレクタと、コンデンサＣａの一端と、誤差電圧Ｖｅｒｒを出力するための出力端子Ｔｃと、に各々接続されている。トランジスタＱｇのベースは、コンデンサＣａの他端と、抵抗Ｒａの一端と、に各々接続されている。トランジスタＱｄのコレクタは、トランジスタＱｈのコレクタ及びベースと、抵抗Ｒａの他端と、に各々接続されている。トランジスタＱｇ、Ｑｈのエミッタは、いずれも接地端子Ｔｅに接続されている。
【００３６】
定電流源Ｉｂ、Ｉｃの入力端は、いずれも電源端子Ｔａに接続されている。定電流源Ｉｂの出力端は、トランジスタＱｉのエミッタとトランジスタＱｅのベースに各々接続されている。定電流源Ｉｃの出力端は、トランジスタＱｊのエミッタとトランジスタＱｆのベースに各々接続されている。トランジスタＱｉのベースは非反転入力端子Ｔｂに相当し、トランジスタＱｊのベースは反転入力端子Ｔｄに相当する。トランジスタＱｉ、Ｑｊのコレクタは、いずれも接地端子Ｔｅに接続されている。
【００３７】
上記構成から成るレベルシフト回路ＬＳは、入力された第２基準電圧Ｖｒｅｆ２及び参照電圧Ｖａｄｊの電圧レベルを各々トランジスタＱｉ、Ｑｊのベース・エミッタ間電圧ＶＢＥ（Ｑｉ、Ｑｊ）分だけ高電位側にシフトしてトランジスタＱｅ、Ｑｆのベースに送出する。従って、誤差増幅器ＡＭＰの入力下限値は約０．３［Ｖ］（下記（２）式を参照）となり、出力電圧Ｖｏの最低設定値も約０．３［Ｖ］（抵抗ＲＡをショートさせ、出力電圧Ｖｏをそのまま参照電圧Ｖａｄｊとして用いる場合）まで下げることが可能となる。
【００３８】
ＡＭＰの入力下限値＝ＶＢＥ（Ｑｅ、Ｑｆ）＋ＶＣＥ−ＶＢＥ（Ｑｉ、Ｑｊ）…（２）
＝０．７＋０．３−０．７
＝０．３［Ｖ］
なお、上記（２）式において、ＶＢＥ（Ｑｅ、Ｑｆ）はトランジスタＱｅ、Ｑｆのベース・エミッタ間電圧であり、ＶＣＥは定電流源Ｉａの動作電圧（一般的にはバイポーラトランジスタのコレクタ・エミッタ間電圧）である。
【００３９】
また、本実施形態の誤差増幅器ＡＭＰにおいて、出力発振を抑制するためには、第２基準電圧Ｖｒｅｆ２を下げるとともに抵抗ＲＡ、ＲＢの出力分圧比を大きくし、直流安定化電源装置内の負帰還ゲインを下げてやればよい。例えば、出力電圧Ｖｏを０．６［Ｖ］とする場合であれば、参照電圧Ｖａｄｊを０．６［Ｖ］とするよりも、０．３［Ｖ］とする方が負帰還ゲインが半分になり、出力発振を生じにくくなる。逆に、出力発振の抑制より出力部の直流的な安定度を重視するのであれば、第２基準電圧Ｖｒｅｆ２を上げるとともに抵抗ＲＡ、ＲＢの分圧比を小さくし、上記した負帰還ゲインを上げてやればよい。
【００４０】
次に、本発明に係る直流安定化電源装置の第２実施形態について、図３を参照しながら詳細な説明を行う。本図に示すように、本実施形態の直流安定化電源装置は、前出の第１実施形態とほぼ同様の構成（図１を参照）から成り、第１基準電圧Ｖｒｅｆ１の分圧比及び／または出力電圧Ｖｏの分圧比を可変制御する手段を設けた点に特徴を有している。そこで、第１実施形態と同様の構成部分については、図１と同一の符号を付すことで説明を省略し、以下では、本実施形態の特徴部分である基準電圧生成部（Ｅ１、ＲＣ、ＲＤ１〜ＲＤ３、ＳＷ１〜ＳＷ２）及び参照電圧生成部（ＲＡ、ＲＢ）について、重点を置いた説明を行うことにする。
【００４１】
本図に示すように、本実施形態の直流安定化電源装置は、誤差増幅器ＡＭＰの非反転入力端子（＋）への印加電圧を生成する手段として、第１基準電圧Ｖｒｅｆ１を生成する直流電圧源Ｅ１と、第１基準電圧Ｖｒｅｆ１から第２基準電圧Ｖｒｅｆ２を生成する基準電圧分圧用抵抗ＲＣ、ＲＤ１〜ＲＤ３と、スイッチング信号に応じて開閉されるスイッチＳＷ１、ＳＷ２と、装置外部から入力されるｎビットのディジタル制御信号Ｘ１〜Ｘｎをアナログ変換して前記スイッチング信号を生成するディジタル／アナログコンバータＤＡＣ（以下、Ｄ／Ａ［Digital/Analog］コンバータＤＡＣと呼ぶ）と、を有して成る。
【００４２】
直流電圧源Ｅ１の正極端子は抵抗ＲＣの一端に接続されている。抵抗ＲＣの他端は、誤差増幅器ＡＭＰの非反転入力端子（＋）に接続される一方、抵抗ＲＤ１の一端と、スイッチＳＷ１、ＳＷ２の各一端に接続されている。スイッチＳＷ１の他端は抵抗ＲＤ２の一端に接続されており、スイッチＳＷ２の他端は抵抗ＲＤ３の一端に接続されている。抵抗ＲＤ１〜ＲＤ３の各他端は、直流電圧源Ｅ１の負極端子に接続されている。
【００４３】
上記構成から成る直流安定化電源装置であれば、ディジタル制御信号Ｘ１〜Ｘｎに応じて第１基準電圧Ｖｒｅｆ１の分圧比を調整し、第２基準電圧Ｖｒｅｆ２を可変制御することができる。従って、例えば、電源供給先であるＣＰＵ等の動作状態に応じて、出力部の抵抗ＲＡ、ＲＢを変更することなく、出力電圧Ｖｏの設定を変更することが可能となる。
【００４４】
また、本実施形態の直流安定化電源装置は、出力電圧Ｖｏを分圧するための抵抗ＲＡ、ＲＢを外付けとしている。このような構成とすることにより、外部信号による第２基準電圧Ｖｒｅｆ２の可変制御に加えて、ユーザによる出力電圧Ｖｏの分圧比制御が可能となるので、出力電圧Ｖｏの設定範囲を拡大することができる。
【００４５】
なお、本実施形態とは逆に、装置外部から入力された制御信号に応じて出力電圧Ｖｏの分圧比を可変制御する手段を設けたり、第１基準電圧Ｖｒｅｆ１を分圧するための抵抗ＲＣ、ＲＤを外付けとした場合でも、上記と同様の効果を得ることが可能である。
【産業上の利用可能性】
【００４６】
本発明に係る直流安定化電源装置は、従来よりも低電圧を出力することが可能であり、かつ出力発振が生じにくいので、ＤＶＤプレーヤやＤＶＤ−ＲＯＭ／ＲＡＭドライブ等に使用される画像処理用ＬＳＩ、或いは高速信号処理を行うＤＳＰ等への電源供給手段として非常に有用である。また、本発明に係る誤差増幅器は、従来よりも低い入力電圧で動作することができるので、微少な光や温度等を検出する高精度センサなどに好適である。
【図面の簡単な説明】
【００４７】
【図１】は、本発明に係る直流安定化電源装置の第１実施形態を示す等価回路ブロック図である。
【図２】は、誤差増幅器ＡＭＰの一構成例を示す等価回路図である。
【図３】は、本発明に係る直流安定化電源装置の第２実施形態を示す等価回路ブロック図である。
【図４】は、低電圧出力が可能な直流安定化電源装置の一従来例を示す等価回路ブロック図である。
【図５】は、誤差増幅器ａｍｐの一構成例を示す等価回路図である。
【図６】は、チップ積層セラミックコンデンサの等価回路図である。
【図７】は、出力電流Ｉｏと出力発振との相関関係を示す図である。
【符号の説明】
【００４８】
Ｔ１    入力端子
Ｔ２    出力端子
Ｑ１    ｐｎｐ型出力トランジスタ
ＲＡ、ＲＢ    出力電圧分圧用抵抗
Ｅ１    直流電圧源
ＲＣ、ＲＤ    基準電圧分圧用抵抗
ＡＭＰ    誤差増幅器（レベルシフト回路搭載）
ＬＳ    レベルシフト回路
ＤＲＶ    ドライブ回路
ＲＬ    負荷抵抗
Ｃｏ    出力コンデンサ
ＥＳＲ    等価直列抵抗
ＲＤ１〜ＲＤ３    基準電圧分圧用抵抗
ＳＷ１、ＳＷ２    スイッチ
ＤＡＣ    ディジタル／アナログコンバータ
Ｑａ〜Ｑｄ、Ｑｉ、Ｑｊ    ｐｎｐ型トランジスタ
Ｑｅ〜Ｑｈ    ｎｐｎ型トランジスタ
Ｃａ    コンデンサ
Ｒａ    抵抗
Ｉａ、Ｉｂ、Ｉｃ    定電流源
Ｔａ〜Ｔｅ    端子
【図１】
2005107609.tif 000003
【図２】
2005107609.tif 000004
【図３】
2005107609.tif 000005
【図４】
2005107609.tif 000006
【図５】
2005107609.tif 000007
【図６】
2005107609.tif 000008
【図７】
2005107609.tif 000009