(57)【要約】【課題】  データバスの動作速度を向上させ、データバス幅の拡張による広帯域化に適したメモリシステムに用いるメモリモジュールを提供する。【解決手段】  メモリシステムでは、第１チャンネルのデータバスと第２チャンネルのデータバスが共通制御及びアドレスバスを中心として左右側に配置される。メモリモジュールの第１群は第１チャンネルのデータバスに装着され、メモリモジュールの第２群は第２チャンネルのデータバスに装着される。全てのメモリモジュールは中央の共通制御及びアドレスバスを共有する。各メモリモジュールは、複数のメモリ装置、信号入出力部、バッファ、制御及びアドレスバスを具備し、制御及びアドレスバスを通した信号がバッファを経て各メモリ装置に時間差をおいて入力されるようにメモリ装置がバッファの出力ラインに順次に連結される。【選択図】      図１
2005235239.tif 000002
【特許請求の範囲】
【請求項１】
メモリモジュールにおいて、
前記メモリモジュール上にマウントされる複数のメモリ装置と、
前記メモリモジュールの一辺に位置しシステムボード上のコネクタと連結するための信号入出力部と、
前記メモリモジュール上にマウントされるバッファと、
前記信号入出力部と前記バッファとの間に連結される制御及びアドレスバスとを具備し、
前記制御及びアドレスバスを通した信号が前記バッファを経て前記各メモリ装置に時間差をおいて入力されるように前記メモリ装置が前記バッファの出力ラインに順次に連結されることを特徴とするメモリモジュール。
【請求項２】
前記制御及びアドレスバスは、
前記信号入出力部の一つの入力ピンを通じて入力されて前記バッファを経た後、前記信号入出力部の一つの出力ピンを通じて出る短いループスルー形態であることを特徴とする請求項１に記載のメモリモジュール。
【請求項３】
前記制御及びアドレスバスは、
前記システムボード上の制御及びアドレスバスから分岐されるスタブ形態であることを特徴とする請求項１に記載のメモリモジュール。
【請求項４】
前記各メモリモジュールは、
各々前記信号入出力部の入力ピンと出力ピンとの間に短いループスルー形態で形成され、少なくとも一つのメモリ装置に連結される複数のデータバスをさらに具備することを特徴とする請求項１に記載のメモリモジュール。
【請求項５】
前記制御及びアドレスバスと前記バッファは、前記信号入出力部が位置する前記メモリモジュールの一辺と垂直方向の一辺近くに配置されることを特徴とする請求項１に記載のメモリモジュール。
【請求項６】
前記メモリモジュール上に前記バッファの代りにレジスタがマウントされることを特徴とする請求項１に記載のメモリモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はメモリモジュールに係り、特に制御及びアドレスバスを共有する２チャンネルメモリシステムに採用されるメモリモジュールに関する。
【背景技術】
【０００２】
いままでメモリ装置は主に高集積化及びこれに基づいた大容量化に重点をおいて発展してきており、一方、コンピュータシステムの中心となる中央処理装置は主に高速化に重点をおいて発展してきた。その結果、コンピュータシステムで中央処理装置とメモリ装置との動作速度の差が益々大きくなり、最近はメモリ装置の動作速度がコンピュータシステム全体の性能を制限する主要因になっている。
【０００３】
これによりコンピュータシステムの動作速度を向上させるために高速メモリ装置についての研究だけでなく高性能メモリシステムに対する研究が続いている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
高性能メモリシステムとは、単位時間当り多くのデータを入出力できるメモリ構成方法を意味する。メモリシステムの高速化のためには何よりもまず高速メモリ装置が開発されねばならないが、これと共にメモリ装置と外部とを連結する入出力インタフェースを高速化できるメモリモジュール及びバスの構造も非常に重要である。いいかえれば、バスの配置技術及びバス上にメモリ装置を装着するために使われるメモリモジュールの構成技術が非常に重要である。
【０００５】
一方、単位時間当りメモリ装置から入出力されるデータ量を示す帯域幅はデータバスの幅とメモリ装置及びデータバスの動作速度に依存する。データバス幅はシステムメモリ領域の物理的な面積やバス線路の空間的な配置に制限され、データバスの動作速度はデータバスの電気的な高周波特性により左右される。したがって帯域幅を向上させるためには、すなわち、メモリシステムの高速化のためにはコンピュータシステム内でメモリ領域に割当てられた限定された空間を最大限用いて高周波で問題視されるいろいろな電気的な特性を満足できる方法が研究されねばならない。
【０００６】
従って本発明は、データバスの動作速度を向上させ、データバス幅を容易に拡張させるメモリモジュールを提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るメモリモジュールは、前記メモリモジュール上にマウントされる複数のメモリ装置と、前記メモリモジュールの一辺に位置し前記システムボード上のコネクタと連結するための信号入出力部と、前記メモリモジュール上にマウントされるバッファと、前記信号入出力部と前記バッファとの間に連結される制御及びアドレスバスとを具備し、前記制御及びアドレスバスを通した信号が前記バッファを経て前記各メモリ装置に時間差をおいて入力されるように前記メモリ装置が前記バッファの出力ラインに順次に連結されることを特徴とする。
【０００８】
前記制御及びアドレスバスは、前記信号入出力部の一つの入力ピンを通じて入力されて前記バッファを経た後、前記信号入出力部の一つの出力ピンを通じて出る短いループスルー形態で形成されたり、または前記システムボード上の制御及びアドレスバスから分岐されるスタブ形態で形成される。
【０００９】
また、前記各メモリモジュールは、各々前記信号入出力部の入力ピンと出力ピンとの間に短いループスルー形態で形成され、少なくとも一つのメモリ装置に連結される複数のデータバスをさらに具備する。
【００１０】
前記制御及びアドレスバスと前記バッファは、前記信号入出力部が位置する前記メモリモジュールの一辺と垂直方向の一辺近くに配置される。また、前記メモリモジュール上に前記バッファの代りにレジスタがマウントされうる。
【発明の効果】
【００１１】
本発明に係るメモリモジュールは、データバスの動作速度を向上させられ、データバス幅の拡張による広帯域化に適した長所がある。
【発明を実施するための最良の形態】
【００１２】
以下、添付した図面を参照して本発明の望ましい実施の形態を説明することによって、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
【００１３】
図１は、本発明の第１実施形態に係るメモリシステムを示す図面である。
図１を参照すれば、本発明の第１実施形態に係るメモリシステムでは、システムボード１０上の所定の位置にメモリコントローラ１１が装着され、このメモリコントローラ１１から共通制御及びアドレスバスCABが延出される。いいかえれば、第１チャンネルのデータバスDB１ないしDB４がメモリコントローラ１１から延出されて共通制御及びアドレスバスCABを中心として左側に配置される。第２チャンネルのデータバスDB５ないしDB８がメモリコントローラ１１から延出され、共通制御及びアドレスバスCABを中心として右側に配置される。メモリモジュールの第１群１２a、１２bは第１チャンネルのデータバスDB１ないしDB４に装着され、メモリモジュールの第２群１２c、１２dは第２チャンネルのデータバスDB５ないしDB８に装着される。
【００１４】
これにより本発明の第１実施形態に係るメモリシステムでは、システムボード１０上でのデータバス幅がメモリモジュール上でのデータバス幅の２倍となる。したがって比較的小型のメモリモジュールを使用して広域メモリシステムの構成が可能である。
【００１５】
また本発明の第１実施形態に係るメモリシステムでは、すべてのメモリモジュール１２a、１２b、１２c、１２dが中央に位置する共通制御及びアドレスバスCABを共有する。このように第１チャンネル及び第２チャンネルに装着されるすべてのメモリモジュールが共通制御及びアドレスバスCABを共有する場合は、各チャンネルが独立的な制御及びアドレスバスを有する場合に比べてメモリコントローラ１１のピン数とシステムボード１０上のバス線路数を減少させ、これによりシステムボード１０上の線路配置も簡便になる長所がある。
【００１６】
システム動作時にメモリモジュール１２a、１２b、１２c、１２d上のメモリ装置をアドレッシングするためのアドレス信号とメモリ装置を制御するための制御信号、例えば命令が制御及びアドレスバスCABを通じてメモリコントローラ１１からメモリモジュール１２a、１２b、１２c、１２dに伝送される。データ信号は第１チャンネルのデータバスDB１ないしDB４及び第２チャンネルのデータバスDB５ないしDB８を通じてメモリコントローラ１１からメモリモジュール１２a、１２b、１２c、１２dに、またはメモリモジュール１２a、１２b、１２c、１２dからメモリコントローラ１１に伝送される。
【００１７】
一方、本発明の第１実施形態に係るメモリシステムで、メモリモジュール１２a、１２b、１２c、１２dは制御及びアドレスバスCABと連結される部分が互いに重なるように配置され、第１群に属するメモリモジュール１２a、１２bと第２群に属するメモリモジュール１２c、１２dが互いに交差するように配置される。これによりメモリシステムが占めるX軸方向の大きさが減少してシステム内の制限された領域内にメモリシステムが適切に配置されうる長所がある。また高速で動作する時に多くの熱が発生するデータバス領域ではメモリモジュール間に充分の間隔が確保されることによって、熱放出がより容易な長所がある。
【００１８】
図２は、図１に示したメモリモジュールの詳細図面であって本発明に係るメモリモジュールを示す図面である。
図２を参照すれば、本発明に係るメモリモジュール１２は、複数のメモリ装置２０aないし２０d、タブ２１、複数のデータバスMDB１ないしMDB４、制御及びアドレスバスMCAB、及びバッファ２２を具備する。
【００１９】
メモリ装置２０aないし２０dはメモリモジュール１２上の所定の位置にマウントされ、データバスMDB１ないしMDB４は短いループスルー形態で形成されタブ２１とメモリ装置２０aないし２０dとの間に連結される。タブ２１は信号入出力部であってメモリモジュール１２の一辺に位置し、システムボード上のコネクタと連結するためのものである。
【００２０】
メモリモジュール１２が図１に示したメモリシステムに装着される場合に、メモリモジュール１２上のデータバスMDB１ないしMDB４は、システムボード１０上の第１チャンネルのデータバスDB１ないしDB４または第２チャンネルのデータバスDB５ないしDB８に連結される。またメモリモジュール１２上の制御及びアドレスバスMCABはシステムボード１０上の共通制御及びアドレスバスCABに連結される。
【００２１】
制御及びアドレスバスMCABとバッファ２２はタブ２１が位置する一辺と垂直方向の一辺(図２では右側辺)近くに配置され、制御及びアドレスバスMCABは短いループスルー形態で形成されタブ２１とバッファ２２との間に連結される。バッファ２２の出力端にはバスラインまたはスタブMCABBが連結される。メモリ装置２０aないし２０dは、制御及びアドレスバスMCABを通した信号がバッファ２２を経て各メモリ装置２０aないし２０dに一定の時間差をおいて入力されるように、バスラインまたはスタブMCABBに順次に連結される。バッファ２２は、制御及びアドレスバスMCABを通した信号の忠実度を向上させるためのものであってバッファ２２の代わりにレジスタが使われうる。
【００２２】
これにより本発明に係るメモリモジュールでは、システム動作時にメモリ装置２０aないし２０dが一定の時間差をおいて順次に動作することによって、メモリ装置２０aないし２０dが同時にデータを出力する時に示される高周波共通スイッチング雑音が緩和されて高速動作特性が改善される。
【００２３】
一方、図２に示したメモリモジュールでは制御及びアドレスバスMCABが短いループスルー形態で形成された場合が示されたが、制御及びアドレスバスMCABはスタブ形態で形成されうる。短いループスルー形態の制御及びアドレスバスMCABでは、図２で分かるように、バス線路がタブ２１の一つの入力ピンを通じてメモリモジュール１２に入力されてバッファ２２を経た後、タブ２１の一つの出力ピンを通じて再び出る形態を有する。一方スタブ形態の制御及びアドレスバスでは、制御及びアドレスバスの役割をするスタブがタブ２１とバッファ２２との間に連結され、メモリモジュールが図１に示したメモリシステムに装着される場合にメモリモジュール上の制御及びアドレススタブは、システムボード１０上の共通制御及びアドレスバスCABから分岐された形態を有する。
【００２４】
また図１に示した本発明の第１実施形態に係るメモリシステム及び図２に示したメモリモジュールでは短いループスルー形態のデータバス構造が採用される。短いループスルー形態のデータバス構造では、図１のデータバスDB１ないしDB８の矢印で示したように各メモリモジュール１２a、１２b、１２c、１２dを横切る方向にデータの流れがなされる。この時に各メモリモジュールでは図２で分かるようにバス線路が一応メモリモジュール１２に入力されてメモリ装置２０aないし２０dを経た後また出て、この過程でタブ２１の一つの入力ピンと一つの出力ピンを経る。
【００２５】
一方、前述したように本発明の第１実施形態に係るメモリシステムでは、第１チャンネルに連結される第１群のメモリモジュール１２a、１２bと第２チャンネルに連結される第２群のメモリモジュール１２c、１２dが一つの共通制御及びアドレスバスCABを共有し、また共通制御及びアドレスバスCABを中心として左右側で互いに対称になるように配置される。これにより図２に示したタブ２１のピン順序が第１群のメモリモジュール１２a、１２bと第２群のメモリモジュール１２c、１２dで互いに反対方向に配列される。これによってメモリモジュール１２a、１２b、１２c、１２dの制御及びアドレスバスMCABのための入出力ピンがバス方向に並べて配置されなくなってバス配線に問題が発生する。
【００２６】
このような問題を解決するためにモジュールの左右が入れ替わった形態のミラーイメージ型モジュールを別途に設計して使用できる。しかし２つの形態のモジュールを設計し生産することはコストが上昇する等の短所がある。従って一形態のメモリモジュールだけが使用できるように本発明では図３に示したようなボード配線方法が用いられる。
【００２７】
図３は、図１に示した本発明の第１実施形態に係るメモリシステムのボード配線方法を示す図面である。ここで参照番号１０はシステムボードを示し、参照番号２２aないし２２dはモジュールソケットが装着される領域を示す。
【００２８】
図３を参照すれば、データバスDB１ないしDB８は直線形態で配線され、これに対して共通制御及びアドレスバスCABは左右に交代に往復して進行する形態で配線される。このような配線を可能にするために図２に示したメモリモジュールで制御及びアドレスバスMCABの入力ピンと出力ピンがバッファ２２を中心として互いに反対側に位置するように配置される。
【００２９】
これにより一メモリモジュール、例えば領域２２dに装着されるメモリモジュールでの制御及びアドレスバスMCABの出力ピンが反対方向のピン配列を有する次のメモリモジュール、例えば領域２２aに装着されるメモリモジュールでの制御及びアドレスバスMCABの入力ピンと同じ地点に位置する。またシステムボード１０上では、図３に示したように二つのモジュールでの制御及びアドレスバスMCABの出力ピンと制御及びアドレスバスMCABの入力ピンとが互いに直線線路で連結される。
【００３０】
したがって、前述したような配線方法によって図１に示した本発明の第１実施形態に係るメモリシステムに一形態のメモリモジュールが使われうる。
【００３１】
図４は、本発明の第２実施形態に係るメモリシステムを示す図面である。
図４を参照すれば、本発明の第２実施形態に係るメモリシステムでは、システムボード４０上の所定の位置にメモリコントローラ４１が装着され、メモリコントローラ４１から共通制御及びアドレスバスCABが延出される。また第１チャンネルのデータバスDB１ないしDB４及び第２チャンネルのデータバスDB５ないしDB８がメモリコントローラ４１から延出され、共通制御及びアドレスバスCABの方向と同じ方向に左右交代に一つずつ配置される。メモリモジュールの第１群４２a、４２cは第１チャンネルのデータバスDB１ないしDB４に装着され、メモリモジュールの第２群４２b、４２dは第２チャンネルのデータバスDB５ないしDB８に装着される。
【００３２】
これにより本発明の第２実施形態に係るメモリシステムでは、第１実施形態に係るメモリシステムと同じくシステムボード４０上でのデータバス幅がメモリモジュール上でのデータバス幅の２倍となる。したがって比較的小型のメモリモジュールを使用して広帯域メモリシステムの構成が可能である。
【００３３】
また本発明の第２実施形態に係るメモリシステムでは、すべてのメモリモジュール４２a、４２b、４２c、４２dが中央に位置する共通制御及びアドレスバスCABを共有する。また第１群に属するメモリモジュール、すなわち、第１チャンネルのデータバスDB１ないしDB４に装着されるメモリモジュール４２a、４２cと第２群に属するメモリモジュール、すなわち、第２チャンネルのデータバスDB５ないしDB８に装着されるメモリモジュール４２b、４２dが前後交代に一つずつ一列で配置される。
【００３４】
これにより本発明の第２実施形態に係るメモリシステムでは、第１実施形態に係るメモリシステムと同じくメモリコントローラ４１のピン数とシステムボード４０上のバス線路数が減少する。またすべてのメモリモジュール４２a、４２b、４２c、４２dが一列で配置されるので、メモリシステムが占めるX軸方向の大きさが減少してシステムが占める面積が非常に小さく、システムボード４０上の線路配置も簡単になる長所がある。
【００３５】
一方、図４に示した第２実施形態に係るメモリシステムでは、すべてのメモリモジュール４２a、４２b、４２c、４２dが一列に配置されるので、図１に示した第１実施形態に係るメモリシステムに比べてメモリモジュール上の制御及びアドレスバスがその構造に対する制限をあまり受けない。図４に示した第２実施形態に係るメモリシステムでは、第１実施形態と同じくデータバスと制御及びアドレスバスが短いループスルー形態で形成されるメモリモジュールと、データバスが短いループスルー形態で形成され、制御及びアドレスバスがスタブ形態で形成されるメモリモジュールが選択的に使われうる。しかし、図４に示した第２実施形態に係るメモリシステムに使われるメモリモジュールでは、制御及びアドレスバスとバッファが図２に示したメモリモジュールと違ってモジュールの中央近くに配置される。
【００３６】
図５は、図４に示した本発明の第２実施形態に係るメモリシステムのボード配線方法を示す図面であって、SoDIMM(Small Out-Line Dual In-Line Memory Module)で使われるSMD(Surface Mounting Device)型のソケットを使用した場合である。図６は、図４に示した本発明の第２実施形態に係るメモリシステムの他のボード配線方法を示す図面であって、一般的に使われるDIMM(Dual In-Line Memory Module)のスルーホールソケットを使用した場合である。ここで参照番号５２aないし５２d、６２aないし６２dは、システムボード上でモジュールソケットが装着される領域を示す。
【００３７】
SoDIMM型はSMD構造により高周波での電気的な特性に優れ、サイズが小さな長所がある。スルーホール型はサイズが大きい短所がある一方でサイズが大きいためにSoDIMM型ソケットを使用する場合に比べてシステムボード上での配線をよりゆっくり行える長所がある。
【００３８】
以上の図面と明細書で最適実施形態が開示された。ここで特定の用語が使われたが、これは単に本発明を説明するための目的で使われたものであって、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって本技術分野の通常の知識を有する者であればこれより多様な変形及び均等な他の実施形態が可能であることを理解するはずである。したがって、本発明の技術的保護範囲は特許請求の範囲の技術的思想により決まるべきである。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１実施形態に係るメモリシステムを示す図。
【図２】図１に示したメモリモジュールの詳細図面であって、本発明に係るメモリモジュールを示す図。
【図３】図１に示した本発明に係るメモリシステムのボード配線方法を示す図。
【図４】本発明の第２実施形態に係るメモリシステムを示す図。
【図５】図４に示した本発明の第２実施形態に係るメモリシステムのボード配線方法を示す図。
【図６】図４に示した本発明の第２実施形態に係るメモリシステムの他のボード配線方法を示す図。
【符号の説明】
【００４０】
１０  システムボード
１１  メモリコントローラ
１２a、１２b  メモリモジュールの第１群
１２c、１２d  メモリモジュールの第２群
【図１】
2005235239.tif 000003
【図２】
2005235239.tif 000004
【図３】
2005235239.tif 000005
【図４】
2005235239.tif 000006
【図５】
2005235239.tif 000007
【図６】
2005235239.tif 000008