(57)【要約】【課題】  ＰＤＰのような容量性負荷の駆動装置として、電力回収に要する時間を短く維持したまま電力回収に伴うスイッチング損失を低減する駆動装置、を提供する。【解決手段】  パルス生成部(1X、1Y)は直流電圧(Vs)をパルス電圧(Vp)に変換し、ＰＤＰ(20)の維持電極(X)と走査電極(Y)とに対して印加する。パルス電圧(Vp)の立ち上がりと立ち下がりとに合わせ、電力回収部(2X、2Y)の回収スイッチ素子(Q3X、Q4X、Q3Y、Q4Y)がオンオフし、回収インダクタ(LpX、LpY)を回収コンデンサ(CX、CY)に接続する。そのとき、回収インダクタ(LpX、LpY)がパネル容量(Cp)と共振する。共振電流(ILX、ILY)が小さい期間では回収インダクタ(LpX、LpY)のインダクタンスが高い。共振電流(ILX、ILY)が閾値電流を超えるとき、回収インダクタ(LpX、LpY)のインダクタンスが低下する。【選択図】        図3
2005275377.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧をパルス電圧へ変換し、前記パルス電圧を容量性負荷に対して印加するためのパルス生成部；
並びに、
前記容量性負荷の容量より大きい容量を持ち、実質的に一定の両端電圧を維持する回収コンデンサ；
前記容量性負荷と共振するインダクタであり、電流値が零と実質的に等しいときのインダクタンスが、電流値が所定の閾値と実質的に等しいときのインダクタンスの低くとも二倍である、回収インダクタ；
及び、
前記回収コンデンサを前記容量性負荷と前記回収インダクタとに接続し、又はそれらから分離し、それにより前記容量性負荷と前記回収インダクタとの間の共振に伴う電流を通し、又は遮断する回収スイッチ素子；
を有する電力回収部；
を具備する容量性負荷駆動装置。
【請求項２】
前記回収スイッチ素子が、前記パルス電圧の立ち上がり期間又は立ち下がり期間にオン状態を維持する、請求項１記載の容量性負荷駆動装置。
【請求項３】
直列に接続される二つのスイッチ素子であり、それらの間の接続点に前記容量性負荷と前記回収インダクタとが接続される、二つの主スイッチ素子、
を前記パルス生成部が含む、請求項１記載の容量性負荷駆動装置。
【請求項４】
部分飽和可能な磁心を持つ部分飽和インダクタ、を前記回収インダクタが含む、請求項１記載の容量性負荷駆動装置。
【請求項５】
不飽和インダクタと可飽和インダクタとを前記回収インダクタが含む、請求項１記載の容量性負荷駆動装置。
【請求項６】
前記回収インダクタと磁気的に結合する補助インダクタ；及び、
前記補助インダクタに流れる電流を制御する電流制御部；
を前記電力回収部が更に有する、
請求項１記載の容量性負荷駆動装置。
【請求項７】
前記補助インダクタに接続される可変電流源、
を前記電流制御部が含む、請求項６記載の容量性負荷駆動装置。
【請求項８】
前記回収インダクタと前記回収スイッチ素子との間の接続点を電源端子又は接地端子に接続する保護ダイオード、を前記電流制御部が含み；
前記補助インダクタが前記保護ダイオードに直列に接続される；
請求項６記載の容量性負荷駆動装置。
【請求項９】
前記パルス生成部の出力端子を前記回収コンデンサに接続するインピーダンス素子、を前記電流制御部が含み；
前記補助インダクタが前記インピーダンス素子に直列に接続される；
請求項６記載の容量性負荷駆動装置。
【請求項１０】
内部に封入されたガスの放電により発光する放電セルと、パルス電圧を前記放電セルに対して印加するための複数の電極と、を有するプラズマディスプレイパネル（ＰＤＰ）；
外部電源からの交流電圧を直流電圧へ変換するための電源部；
並びに、
前記直流電圧を前記パルス電圧へ変換し、前記パルス電圧を前記ＰＤＰの前記電極に対して印加するパルス生成部；
及び、
前記ＰＤＰの前記電極間の容量より大きい容量を持ち、実質的に一定の両端電圧を維持する回収コンデンサ；
前記ＰＤＰの前記電極間の容量と共振するインダクタであり、電流値が零と実質的に等しいときのインダクタンスが、電流値が所定の閾値と実質的に等しいときのインダクタンスの低くとも二倍である、回収インダクタ；及び、
前記回収コンデンサを前記ＰＤＰの前記電極と前記回収インダクタとに接続し、又はそれらから分離し、それにより前記電極間の容量と前記回収インダクタとの間の共振に伴う電流を通し、又は遮断する回収スイッチ素子；
を含む電力回収部；
を有するＰＤＰ駆動装置；
を具備するプラズマディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、容量性負荷（例えばプラズマディスプレイパネル（ＰＤＰ））に対してパルス電圧を印加するための駆動装置に関し、特に、そのパルス電圧の印加時に容量性負荷の充放電に要する電力を回収するための電力回収部に関する。
【背景技術】
【０００２】
プラズマディスプレイは、気体放電に伴う発光現象を利用した表示装置であり、大画面化、薄型化、及び広視野角の点で他の表示装置より有利である。
プラズマディスプレイの表示部分、すなわち、プラズマディスプレイパネル（ＰＤＰ）は、直流パルスで動作するＤＣ型と、交流パルスで動作するＡＣ型とに大別される。ＡＣ型ＰＤＰは特に、輝度が高く、かつ構造が簡素である。従って、ＡＣ型ＰＤＰは量産化と画素の精細化とに適し、広範に使用される。
【０００３】
ＡＣ型ＰＤＰは例えば三電極面放電型構造を有する。その構造では、ＰＤＰの背面基板上にアドレス電極がパネルの縦方向に配置され、ＰＤＰの前面基板上に維持電極と走査電極とが交互に、かつパネルの横方向に配置される。アドレス電極と走査電極とは一般に、一本ずつ個別に電位を変化させ得る。
互いに隣り合う維持電極と走査電極との対及びアドレス電極の交差点には放電セルが設置される。放電セルの表面には、誘電体から成る層（誘電体層）、電極と誘電体層とを保護するための層（保護層）、蛍光体を含む層（蛍光層）が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極間に対してパルス電圧が印加されるとき、放電セル中では放電が生じる。その放電により、ガス分子が電離し、紫外線を発する。その紫外線が放電セル表面の蛍光体を励起し、蛍光を生成させる。こうして、放電セルが発光する。
【０００４】
プラズマディスプレイによるテレビ画像の表示方式としては一般に、サブフィールド方式が採用される。サブフィールド方式では、一フィールドが複数のサブフィールドに分けられる。サブフィールドはアドレス期間と放電維持期間とを含む。
アドレス期間では、走査パルス電圧が走査電極に対して順次印加される。走査パルス電圧の印加と同時に、信号パルス電圧がアドレス電極に対して印加される。ここで、信号パルス電圧が印加されるべきアドレス電極は、外部から入力される映像信号に基づき選択される。走査パルス電圧が走査電極の一つに印加され、かつ信号パルス電圧がアドレス電極の一つに印加されるとき、その走査電極とアドレス電極との交差点に位置する放電セルで放電が生じる。その放電によりその放電セル表面には壁電荷が蓄積される。
放電維持期間では、放電維持パルス電圧が維持電極と走査電極とに対して交互に、かつ周期的に印加される。維持電極と走査電極との間の電圧が極性を反転させるごとに、アドレス期間中に壁電荷が蓄積された放電セルでは、ガス放電と壁電荷の蓄積とが繰り返される。従って、その放電セルでは蛍光体の発光が持続する。放電維持期間の長さは一般にサブフィールドごとに異なるので、放電セルの一フィールド当たりの発光時間、すなわち放電セルの輝度は、発光すべきサブフィールドの選択により調整される。
【０００５】
走査パルス電圧、信号パルス電圧、及び放電維持パルス電圧はそれぞれ、個別のパルス生成部により生成される。特に信号パルス電圧については映像信号に基づき、例えば印加先のアドレス電極及びサブフィールドが決定される。その結果、映像信号に対応する映像がＰＤＰ上に再現される。
【０００６】
ＡＣ型ＰＤＰでは放電セルの発光が壁電荷の蓄積を要する。このようにＰＤＰは一般に容量性負荷である。ＰＤＰでは更に、例えば三電極面放電型構造のように、多数の電極がパネル上を縦横に走り、かつ互いに近接する。従って、ＰＤＰは浮遊容量が大きい。特に維持電極と走査電極との間の浮遊容量（以下、パネル容量という）が大きい。ＰＤＰの維持電極と走査電極とに対してパルス電圧が印加されるとき、パネル容量が充放電される。その充電電流及び放電電流により、ＰＤＰ駆動装置の回路素子、ＰＤＰの維持電極と走査電極、及びリード線のそれぞれの抵抗で電力が消費される。その消費電力はＰＤＰの発光には寄与せず、すなわち無効電力である。ＰＤＰのサイズが大きいほど、維持電極及び走査電極が長く、かつ多いので、パネル容量が大きい。それ故、ＰＤＰの大画面化と省電力化との両立には上記の無効電力の低減が不可欠である。
【０００７】
上記の無効電力の削減を目的とするＰＤＰ駆動装置としては、従来、例えば以下のような電力回収回路を含むものが知られる（特許文献１参照）。電力回収回路は、以下に説明する通り、ＰＤＰに対してパルス電圧が印加されるとき、パネル容量の充放電に要する電力を回収する。更に、その回収された電力を別のパルス電圧の印加時、パネル容量の充放電に再利用する。それにより、ＰＤＰの駆動時の損失が低減する。
【０００８】
図14は、上記のＰＤＰ駆動装置110とＰＤＰ20との等価回路図である。そのＰＤＰ駆動装置110は、二つの相似なパルス生成部1X、1Yと、二つの相似な電力回収部102X、102Yとを有する。
パルス生成部1X、1Yは例えばフルブリッジ型インバータを構成する。すなわち、四つの主スイッチ素子Q1X、Q2X、Q1Y、Q2Yを含む。主スイッチ素子Q1X、Q2X、Q1Y、Q2Yは例えばｎチャネル型ＭＯＳＦＥＴである。パルス生成部1X、1Yの共通の入力端子Iに対しては直流電圧Vsが印加される。以下、入力端子Iを電源端子という。パルス生成部1X、1Yの各出力端子J1X、J1Yはそれぞれ、ＰＤＰ20の維持電極Xと走査電極Yとに接続される。
ＰＤＰ20の等価回路はパネル容量Cpでのみ表され、放電セルでの放電時にＰＤＰ20を流れる電流の経路は省略される。
【０００９】
第一の電力回収部102Xは、第一の回収コンデンサCX、第一のハイサイド回収スイッチ素子Q3X、第一のローサイド回収スイッチ素子Q4X、第一のハイサイドダイオードD1X、第一のローサイドダイオードD2X、及び第一の回収インダクタLXを含む。二つの回収スイッチ素子Q3X、Q4Xは例えばｎチャネル型ＭＯＳＦＥＴである。第一のハイサイド回収スイッチ素子Q3Xのソースは第一のハイサイドダイオードD1Xのアノードへ接続される。第一のハイサイドダイオードD1Xのカソードは第一のローサイドダイオードD2Xのアノードへ接続される。第一のローサイドダイオードD2Xのカソードは第一のローサイド回収スイッチ素子Q4Xのドレインへ接続される。第一の回収コンデンサCXの一端は接地され、他端は第一のハイサイド回収スイッチ素子Q3Xのドレインと第一のローサイド回収スイッチ素子Q4Xのソースとに接続される。第一の回収インダクタLXの一端は第一のパルス生成部1Xの出力端子J1Xに接続され、他端は第一のハイサイドダイオードD1Xと第一のローサイドダイオードD2Xとの間の接続点J2Xに接続される。
第二の電力回収部102Yの回路構成は、第二の回収インダクタLYの一端が第二のパルス生成部1Yの出力端子J1Yへ接続される点を除き、第一の電力回収部102Xの回路構成と全く同様である。
【００１０】
回収コンデンサCX、CYそれぞれの容量はＰＤＰ20のパネル容量Cpより十分に大きい。回収コンデンサCX、CYそれぞれの両端電圧は直流電圧Vsの半値Vs／2と実質的に等しく維持される。
図15は、回収インダクタLX、LYそれぞれの直流電流重畳特性を示すグラフである。一般に、インダクタを流れる脈流に直流電流が重畳されるとき、そのインダクタのインダクタンスはその直流重畳電流の大きさに依存して変化する。しかし、回収インダクタLX、LYとして利用されるインダクタでは、磁心が飽和するまでは、そのインダクタンスLが直流重畳電流Ibにほとんど依存しない（図15参照）。ここで、磁心が飽和するときの直流重畳電流Ib（以下、飽和電流という）の大きさをIsとする。直流重畳電流Ibが零と等しいときのインダクタンスL0は、直流重畳電流Ibが飽和電流Isの半分（以下、平均電流Imという）と実質的に等しいときのインダクタンスLmと実質的に等しい（L0≒Lm）。一方、直流重畳電流Ibが飽和電流Isまで増大するとき、回収インダクタLXとLYとのインダクタンスは急峻に落下する。
【００１１】
パルス生成部1X、1Y（図14参照）では、第一のハイサイド主スイッチ素子Q1Xと第二のローサイド主スイッチ素子Q2Yとの対、及び第一のローサイド主スイッチ素子Q2Xと第二のハイサイド主スイッチ素子Q1Yとの対が交互にオンオフする。それにより、パネル容量Cpに対する印加電圧Vpの極性が周期的に反転する。すなわち、一定周期の交流パルス電圧Vpがパネル容量Cpに対して印加される。
パルス電圧Vpの立ち上がりと立ち下がりとではパネル容量Cpが充放電される。電力回収部102X、102Yの回収スイッチ素子Q3X、Q4X、Q3Y、Q4Yは、パルス電圧Vpの立ち上がりと立ち下がりとに合わせてオンオフする。それにより、回収インダクタLX、LYのいずれかが同じ電力回収部の回収コンデンサCX又はCYに接続される。そのとき、その回収インダクタ（LX又はLY）がパネル容量Cpと共振する。ここで、共振電流ILX、ILYのピークは回収インダクタLX、LYの飽和電流Isより十分に小さい。その共振により、互いに接続される回収コンデンサ（CX又はCY）とパネル容量Cpとの間で電力が効率良く交換される。従って、その共振期間中、ＰＤＰ駆動装置110の回路素子、ＰＤＰ20の維持電極Xと走査電極Y、及びリード線のそれぞれの抵抗（図示せず）により消費される電力が抑えられる。こうして、ＰＤＰ20のパネル容量Cpの充放電に起因する無効電力が低減する。
【００１２】
図16は、二つのパルス生成部1X、1Yと二つの電力回収部102X、102Yとの各部分での電圧／電流変化を示す波形図である。
四つの主スイッチ素子Q1X、Q2X、Q1Y、Q2Y、及び、四つの回収スイッチ素子Q3X、Q4X、Q3Y、Q4Yのそれぞれのゲートに対し、八つの制御信号CTRL1X、CTRL2X、CTRL1Y、CTRL2Y、CTRL3X、CTRL4X、CTRL3Y、CTRL4Yが送出される。それぞれのスイッチ素子は受信される制御信号に従ってオンオフする。図16では、制御信号が高電位に遷移する（アサートされる）とき、対応するスイッチ素子がオンし、制御信号が低電位に遷移する（ネゲートされる）とき、対応するスイッチ素子がオフする。
【００１３】
パルス生成部1X、1Yと電力回収部102X、102Yとのスイッチング動作は、パルス電圧Vpの一周期当たり次の四つのモードI〜IV（図16参照）に分けられる。
＜モードI＞
モードIの開始時、ＰＤＰ20の維持電極Xの電位VXは零と実質的に等しく、走査電極Yの電位VYは電源端子Iの電位Vsと実質的に等しい。
第一のハイサイド回収スイッチ素子Q3Xと第二のローサイド回収スイッチ素子Q4Yとがオンし、他のスイッチ素子がオフ状態に維持される。そのスイッチングにより、接地端子→第一の回収コンデンサCX→第一のハイサイド回収スイッチ素子Q3X→第一のハイサイドダイオードD1X→第一の回収インダクタLX→パネル容量Cp→第二の回収インダクタLY→第二のローサイドダイオードD2Y→第二のローサイド回収スイッチ素子Q4Y→第二の回収コンデンサCY→接地端子のループが導通する（矢印は電流の向きを示す。図14参照）。そのとき、二つの回収インダクタLX、LY、及びパネル容量Cpの直列回路が二つの回収コンデンサCX、CYからそれぞれ電圧Vs／2を印加され、共振する。共振電流ILX＝−ILYが上記のループを矢印の向きに流れる。更に、維持電極Xの電位VXが上昇し、走査電極Yの電位VYが降下する。従って、パネル容量Cpの両端電圧Vp＝VX−VYの極性が反転する。共振電流ILX＝−ILYが実質的に零まで減衰するとき、第一のハイサイドダイオードD1Xと第二のローサイドダイオードD2Yとがオフする。それと同時に、パネル容量Cpの両端電圧Vpが実質的に正のピークVsまで達する。
【００１４】
＜モードII＞
第一のハイサイド主スイッチ素子Q1Xと第二のローサイド主スイッチ素子Q2Yとがオンし、他のスイッチ素子のオン／オフ状態が維持される。そのとき、維持電極Xの電位VXが電源端子Iの電位Vsと実質的に等しく維持され、走査電極Yの電位VYが接地電位（≒0）と実質的に等しく維持される。従って、パネル容量Cpの両端電圧Vpが正のピークVsと実質的に等しく固定される。ここで、第一のハイサイド主スイッチ素子Q1Xと第二のローサイド主スイッチ素子Q2Yとでは、両端電圧が零と実質的に等しいのでスイッチング損失が生じない。
モードIIの開始時、しばらくはＰＤＰ20で放電が維持される。その放電期間では、放電電流Ipを維持するための電力が外部から電源端子Iを通して供給される（図14、16に示される、第一のハイサイド主スイッチ素子Q1Xを流れる電流I1X参照）。
モードIIの開始時点から所定時間が経過するとき、第一のハイサイド回収スイッチ素子Q3Xと第二のローサイド回収スイッチ素子Q4Yとがまず、オフする。続いて、第一のハイサイド主スイッチ素子Q1Xと第二のローサイド主スイッチ素子Q2Yとがオフする。ここで、それらのスイッチ素子では両端電圧が零と実質的に等しいので、スイッチング損失が生じない。
【００１５】
＜モードIII＞
モードIIIの開始時、維持電極Xの電位VXは電源端子Iの電位Vsと実質的に等しく、走査電極Yの電位VYは零と実質的に等しい。
第一のローサイド回収スイッチ素子Q4Xと第二のハイサイド回収スイッチ素子Q3Yとがオンし、他のスイッチ素子がオフ状態に維持される。そのスイッチングにより、接地端子←第一の回収コンデンサCX←第一のローサイド回収スイッチ素子Q4X←第一のローサイドダイオードD2X←第一の回収インダクタLX←パネル容量Cp←第二の回収インダクタLY←第二のハイサイドダイオードD1Y←第二のハイサイド回収スイッチ素子Q3Y←第二の回収コンデンサCY←接地端子のループが導通する（矢印は電流の向きを示す。図14参照）。そのとき、二つの回収インダクタLX、LY、及びパネル容量Cpの直列回路が二つの回収コンデンサCX、CYからそれぞれ電圧Vs／2を印加され、共振する。共振電流−ILX＝ILYが上記のループを矢印の向きに流れる。更に、維持電極Xの電位VXが降下し、走査電極Yの電位VYが上昇する。従って、パネル容量Cpの両端電圧Vp＝VX−VYの極性が反転する。共振電流−ILX＝ILYが実質的に零まで減衰するとき、第一のローサイドダイオードD2Xと第二のハイサイドダイオードD1Yとがオフする。それと同時に、パネル容量Cpの両端電圧Vpが実質的に負のピーク−Vsまで達する。
【００１６】
＜モードIV＞
第一のローサイド主スイッチ素子Q2Xと第二のハイサイド主スイッチ素子Q1Yとがオンし、他のスイッチ素子のオン／オフ状態が維持される。そのとき、維持電極Xの電位VXが接地電位と実質的に等しく維持され、走査電極Yの電位VYが電源端子Iの電位Vsと実質的に等しく維持される。従って、パネル容量Cpの両端電圧Vpが負のピーク−Vsと実質的に等しく固定される。ここで、第一のローサイド主スイッチ素子Q2Xと第二のハイサイド主スイッチ素子Q1Yとでは、両端電圧が零と実質的に等しいのでスイッチング損失が生じない。
モードIVの開始時、しばらくはＰＤＰ20で放電が維持される。その放電期間では、放電電流Ipを維持するための電力が外部から電源端子Iを通して供給される（図14、16に示される、第二のハイサイド主スイッチ素子Q1Yを流れる電流I1Y参照）。
モードIVの開始時点から所定時間が経過するとき、第一のローサイド回収スイッチ素子Q4Xと第二のハイサイド回収スイッチ素子Q3Yとがまず、オフする。続いて、第一のローサイド主スイッチ素子Q2Xと第二のハイサイド主スイッチ素子Q1Yとがオフする。ここで、それらのスイッチ素子では両端電圧が零と実質的に等しいので、スイッチング損失が生じない。
こうして、モードI開始時の状態が再現される。
【００１７】
モードIで第一の回収コンデンサCXからパネル容量Cpへ供給される電力は、モードIIIでパネル容量Cpから第一の回収コンデンサCXへ回収される。逆に、モードIでパネル容量Cpから第二の回収コンデンサCYへ回収される電力は、モードIIIで第二の回収コンデンサCYからパネル容量Cpへ供給される。こうして、パルス電圧の立ち上がり及び立ち下がりでは回収インダクタがＰＤＰのパネル容量と共振し、回収コンデンサとパネル容量との間で電力が効率良く交換される。すなわち、パルス電圧の印加時、パネル容量の充放電に起因する無効電力が低減する。
【００１８】
【特許文献１】特開昭６３−１０１８９７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
上記のＰＤＰ駆動装置のような従来の容量性負荷駆動装置では、回収スイッチ素子のターンオン（オフ状態からオン状態への遷移）時、次のようなスイッチング損失が生じた。図17は、モードIVからモードIへの過渡期間（図16参照）での第一のハイサイド回収スイッチ素子Q3Xの両端電圧V3Xと共振電流ILXとの変化を示す拡大波形図である。図17では、実線が共振電流ILXを示し、破線が両端電圧V3Xを示す。モードIVからモードIへの過渡期間では、両端電圧V3Xが十分に高い状態で第一のハイサイド回収スイッチ素子Q3Xがターンオン動作を行う。その結果、両端電圧V3Xの波形が共振電流ILXの波形と重なる（図17に示される斜線部参照）。その重なりが生じる期間では、第一のハイサイド回収スイッチ素子Q3Xに電力損失（例えば熱の放散）が生じる。こうして、スイッチング損失が生じた。
同様なスイッチング損失が、モードIVからモードIへの過渡期間では第二のローサイド回収スイッチ素子Q4Yで、モードIIからモードIIIへの過渡期間では第一のローサイド回収スイッチ素子Q4Xと第二のハイサイド回収スイッチ素子Q3Yとで、それぞれ生じた。
【００２０】
回収スイッチ素子Q3X、Q4X、Q3Y、Q4Yのターンオン時のスイッチング損失は電力回収部102X、102Yの回収効率（回収電力が再利用される割合）を低下させるので好ましくない。そのスイッチング損失を低減させるには、例えば回収インダクタLX、LYのインダクタンスを高く設定し、共振電流ILX、ILYの立ち上がりを遅くすれば良い。しかしその反面、共振時間、すなわち電力回収に要する時間が延長されるので、パルス電圧の立ち上がり及び立ち下がりが遅くなる。その結果、一定期間に容量性負荷（例えばＰＤＰ20）に対して印加され得る最大パルス数は（個々のパルス電圧のピークが高く維持されたままでは）減少する。
【００２１】
上記の最大パルス数の減少は特にＰＤＰ駆動装置では次のように問題であった。
ＰＤＰでは更なる高画質化が望まれる。高画質化はＰＤＰの高輝度化と階調の精細化とを要する。サブフィールド方式によるＰＤＰでは、一フィールド当たりのサブフィールドの種類が多いほど、放電セルの発光時間（特に放電維持パルス電圧のパルス数）が精密に調整される。すなわち、一フィールド当たりのサブフィールドの数が大きいほど、ＰＤＰの階調が精細化される。しかし、パルス電圧の立ち上がり及び立ち下がりが遅いとき、パルス電圧のピークを高く維持することでＰＤＰの高輝度を維持するにはパルス電圧の立ち上がり期間及び立ち下がり期間を十分に長く維持しなければならない。その結果、アドレス期間及び放電維持期間の更なる短縮が困難であった。従って、ＰＤＰの高輝度を維持したまま、一フィールド当たりのサブフィールドの数を更に増やすことが困難であった。
【００２２】
電力回収に要する時間（回収インダクタと容量性負荷との共振時間）を短く維持したまま、回収インダクタのインダクタンスを上昇させるには、容量性負荷の容量を低減させ、共振電流のピークを低下させれば良い。しかし、特にＰＤＰではパネル容量がパネルの構造及び材料で決定されるので、パネル容量の更なる低減は困難であった。
【００２３】
本発明は、ＰＤＰのような容量性負荷の駆動装置として、電力回収に要する時間を短く維持したまま電力回収に伴うスイッチング損失を低減し、それにより回収効率を向上させる駆動装置、の提供を目的とする。
【課題を解決するための手段】
【００２４】
本発明による容量性負荷駆動装置は、
直流電圧をパルス電圧へ変換し、そのパルス電圧を容量性負荷に対して印加するためのパルス生成部；並びに、
上記の容量性負荷の容量より大きい容量を持ち、実質的に一定の両端電圧を維持する回収コンデンサ；
上記の容量性負荷と共振するためのインダクタであり、電流値が零と実質的に等しいときのインダクタンスが、電流値が所定の閾値と実質的に等しいときのインダクタンスの低くとも二倍である、回収インダクタ；及び、
上記の回収コンデンサを容量性負荷と回収インダクタとに接続し、又はそれらから分離し、それにより容量性負荷と回収インダクタとの間の共振に伴う電流を通し、又は遮断する回収スイッチ素子；
を有する電力回収部；を具備する。
【００２５】
上記の容量性負荷は好ましくはプラズマディスプレイパネル（ＰＤＰ）である。その場合、本発明による上記の容量性負荷駆動装置は次のようなプラズマディスプレイに搭載される。そのプラズマディスプレイは、
内部に封入されたガスの放電により発光する放電セルと、パルス電圧を放電セルに対して印加するための複数の電極と、を含むＰＤＰ；
外部電源からの交流電圧を直流電圧へ変換するための電源部；並びに、
その直流電圧をパルス電圧へ変換するためのＰＤＰ駆動装置；を有する。本発明による上記の容量性負荷駆動装置はそのＰＤＰ駆動装置として利用される。
【００２６】
本発明による上記の容量性負荷駆動装置では特に、電流値が零と実質的に等しいときの回収インダクタのインダクタンスが、電流値が所定の閾値と実質的に等しいときのインダクタンスの低くとも二倍である。その回収インダクタは例えば、部分飽和可能な磁心を持つ部分飽和インダクタ、を含む。その回収インダクタを流れる電流量が上記の閾値に達するとき、磁心が部分的に飽和するので、インダクタンスが低減する。その他に、その回収インダクタが不飽和インダクタと可飽和インダクタとの組合せであっても良い。その回収インダクタを流れる電流量が上記の閾値に達するとき、可飽和インダクタの磁心が飽和するので、回収インダクタ全体のインダクタンスが低減する。
【００２７】
上記の回収インダクタにより、回収スイッチ素子のターンオン時のスイッチング損失が次のように低減する：回収スイッチ素子がターンオン動作を開始してその両端電圧が降下し始めると同時に、回収インダクタに共振電流が流れ始める。その電流量が上記の閾値に達するまでは回収インダクタのインダクタンスが十分に高いので、その電流量の増大は十分に緩やかである。特に、その電流量が緩やかに増大する期間の長さは回収スイッチ素子のターンオン時間より長く設定される。それにより、上記の電流量が十分に小さいうちに回収スイッチ素子の両端電圧が実質的に零まで降下する。こうして、回収スイッチ素子の両端電圧と共振電流との波形が重なる期間では回収インダクタのインダクタンスが高く維持され、共振電流が小さく抑えられる。従って、両端電圧と共振電流との積、すなわちスイッチング損失が十分に抑制される。
回収スイッチ素子の両端電圧が実質的に零まで降下した後、共振電流が上記の閾値を超える。そのとき、回収インダクタのインダクタンスが十分に大きく低下するので、それ以降、共振電流の変化が加速され、共振が速やかに進行する。その結果、共振時間全体、すなわち電力回収に要する時間が短く維持される。
【００２８】
本発明による上記の容量性負荷駆動装置では好ましくは、回収スイッチ素子が上記のパルス電圧の立ち上がり期間又は立ち下がり期間にオン状態を維持する。それにより、それらの期間では回収インダクタが容量性負荷と共振する。その共振により、容量性負荷の充放電に要する電力が回収コンデンサと容量性負荷との間で効率良く交換される。すなわち容量性負荷の充放電に起因する無効電力が小さい。
【００２９】
本発明による上記の容量性負荷駆動装置では、好ましくは、
直列に接続される二つの主スイッチ素子、をパルス生成部が含み；
容量性負荷と回収インダクタとが二つの主スイッチ素子間の接続点に接続されても良い。すなわち、パルス生成部はスイッチングインバータを含む。
【００３０】
本発明による上記の容量性負荷駆動装置では、好ましくは、
回収インダクタと磁気的に結合する補助インダクタと、その補助インダクタに流れる電流を制御する電流制御部と、を電力回収部が更に有する。
補助インダクタに電流が流れるとき、回収インダクタの磁心が磁化される。その磁化により上記の閾値が変化する。従って、補助インダクタの電流量により、回収スイッチ素子がターンオン動作を開始する時点から、回収インダクタを流れる共振電流の量が上記の閾値に達するまでの時間、すなわち、回収インダクタのインダクタンスが高く維持される時間が調節される。その調節により、共振電流が上記の閾値に達して回収インダクタのインダクタンスが低減する時点を、回収スイッチ素子の両端電圧が実質的に零まで降下する時点に一致させ得る。その結果、回収スイッチ素子のターンオン時のスイッチング損失を十分に低く抑えたまま、回収インダクタが容量性負荷と共振する時間全体、すなわち電力回収に要する時間を更に短縮できる。
【００３１】
上記の電流制御部は好ましくは、補助インダクタに接続される可変電流源、を含む。その可変電流源は好ましくは、回収スイッチ素子のターンオンに先駆けて、補助インダクタにパルス電流を流す。可変電流源はその他に、パルス生成部又は回収スイッチ素子の動作期間中、補助インダクタに電流を流し続けても良い。
【００３２】
回収インダクタと回収スイッチ素子との間の接続点を電源端子又は接地端子に接続する保護ダイオード、を上記の電流制御部が含み、補助インダクタがその保護ダイオードに直列に接続されても良い。回収インダクタと回収スイッチ素子との間の接続点でサージ電圧が生じるとき、保護ダイオードが導通するので、補助インダクタにサージ電流が流れる。
【００３３】
パルス生成部の出力端子を回収コンデンサに接続するインピーダンス素子、を上記の電流制御部が含み、補助インダクタがそのインピーダンス素子に直列に接続されても良い。その場合、インピーダンス素子と補助インダクタとの直列回路に対し、容量性負荷と回収コンデンサとの間の電圧が印加される。従って、パルス生成部又は回収スイッチ素子の動作期間中、補助インダクタには電流が流れ続ける。
【発明の効果】
【００３４】
本発明による上記の容量性負荷駆動装置では、回収インダクタのインダクタンスが電流の増大に応じて低下する。それにより、従来の駆動装置とは異なり、電力回収に要する時間を短く維持したまま、回収スイッチ素子のターンオン時のスイッチング損失を効果的に低減し、回収効率を向上させる。すなわち、本発明による上記の容量性負荷駆動装置は従来の駆動装置とは異なり、一定期間に容量性負荷に対して印加され得る最大パルス数を大きく維持したまま、容量性負荷の充放電に起因する無効電力を十分に低減させ得る。
特に、本発明による上記の容量性負荷駆動装置がＰＤＰ駆動装置としてプラズマディスプレイに搭載されるとき、ＰＤＰの更なる大画面化と消費電力の更なる削減との両方が、ＰＤＰの高画質を維持したまま、達成され得る。
【発明を実施するための最良の形態】
【００３５】
以下、本発明の最良の実施形態について、図面を参照しつつ説明する。
《実施形態１》
図1は、本発明の実施形態１によるプラズマディスプレイの構成を示すブロック図である。そのプラズマディスプレイは、電源部40、ＰＤＰ20、ＰＤＰ駆動装置10、及び制御部30を有する。
電源部40は外部の商用交流電源ACからの交流電力を直流電力へ変換し、その直流電力をＰＤＰ駆動装置10に供給する。電源部40は特に、ＰＤＰ駆動装置10への出力電圧を所定の直流電圧Vsに維持する。
【００３６】
ＰＤＰ20は好ましくはＡＣ型であり、三電極面放電型構造を有する。ＰＤＰ20の背面基板上にはアドレス電極A1、A2、A3、…がパネルの縦方向に配置される。ＰＤＰ20の前面基板上には維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが交互に、かつパネルの横方向に配置される。維持電極X1、X2、X3、…は互いに接続され、電位が実質的に等しい。アドレス電極A1、A2、A3、…と走査電極Y1、Y2、Y3、…とは一本ずつ個別に電位を変化させ得る。
【００３７】
図2は、ＡＣ型ＰＤＰ20の三電極面放電型構造を示す斜視図である。前面基板21はガラス製である。維持電極X2と走査電極Y2とは透明電極である。それらの電極X2、Y2の内側は誘電体層と保護層22で覆われる。背面基板23はガラス製である。アドレス電極A1、A2、A3、…は背面基板23の表層部に埋め込まれる。アドレス電極A1、A2、A3、…の上には隔壁（リブ）24がストライプ状に形成される。隔壁24の表面は蛍光層25で覆われる。隔壁24で仕切られる前面基板21と背面基板23との間の空間（放電セル）にはガスが封入される。
例えば、維持電極X2と走査電極Y2との対、及びアドレス電極A2のそれぞれに対し、所定のパルス電圧を印加する。そのとき、それらの電極の交差点に位置する放電セルP（図1に示される斜線部及び図2参照）では放電が生じ、それによりガス分子が電離し、紫外線を発する。その紫外線が放電セルPの蛍光層25中の蛍光体を励起し、蛍光を生成させる。こうして、放電セルPが発光する。
【００３８】
ＰＤＰ駆動装置10は、維持電極駆動部11、走査電極駆動部12、及びアドレス電極駆動部13を含む（図1参照）。
維持電極駆動部11の入力端子Iは、電源部40に接続される。維持電極駆動部11の出力端子の一方はＰＤＰ20の維持電極X1、X2、X3、…に接続され、他方は接地される。維持電極駆動部11は、電源部40から印加される直流電圧Vsをパルス電圧に変換し、維持電極X1、X2、X3、…に対して同時に印加する。
走査電極駆動部12の入力端子は維持電極駆動部11を通して電源部40に接続される。走査電極駆動部12の出力端子はそれぞれ、ＰＤＰ20の走査電極Y1、Y2、Y3、…に接続される。走査電極駆動部12は、電源部40から印加される直流電圧Vsをパルス電圧に変換し、走査電極Y1、Y2、Y3、…に対して個別に印加する。
アドレス電極駆動部13はＰＤＰ20のアドレス電極A1、A2、A3、…に接続される。アドレス電極駆動部13は信号パルス電圧を生成し、アドレス電極A1、A2、A3、…の中から選択された電極に対して印加する。
【００３９】
例えば日本のテレビ放送では、画像が一フィールドずつ、1／60秒（＝約16.7msec）間隔で送られる。それにより、一フィールド当たりの表示時間は一定である。一方、プラズマディスプレイではテレビ画像の表示方式として一般に、サブフィールド方式が採用される。その方式では、フィールドがそれぞれ、複数のサブフィールドに分けられる。サブフィールドは次の三つの期間、初期化期間、アドレス期間、及び放電維持期間を順に含む。ＰＤＰ20にはそれら三つの期間ごとに異なるパルス電圧が、次のように印加される。
初期化期間では、初期化パルス電圧が維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とに対して印加される。それにより、全ての放電セルの表面から壁電荷が除去される。
アドレス期間では、走査電極駆動部12が走査パルス電圧を、走査電極Y1、Y2、Y3、…に対して順次印加する。走査パルス電圧の印加と同時に、アドレス電極駆動部13が信号パルス電圧を、アドレス電極A1、A2、A3、…に対して印加する。ここで、信号パルス電圧が印加されるべきアドレス電極は、外部から入力される映像信号に基づいて選択される。走査パルス電圧が走査電極の一つに対して印加され、かつ信号パルス電圧がアドレス電極の一つに対して印加されるとき、その走査電極とアドレス電極との交差点に位置する放電セルで放電が生じる。その放電により、その放電セル表面には壁電荷が蓄積される。
放電維持期間では、維持電極駆動部11が放電維持パルス電圧を維持電極X1、X2、X3、…に対して印加し、走査電極駆動部12が放電維持パルス電圧を走査電極Y1、Y2、Y3、…に対して印加する。維持電極駆動部11と走査電極駆動部12とは逆位相で周期的に動作する。それにより、放電維持パルス電圧が維持電極と走査電極とに対して交互に、かつ周期的に印加される。維持電極と走査電極との間の電圧が極性を反転させるごとに、アドレス期間中に壁電荷が蓄積された放電セルではガス放電と壁電荷の蓄積とが繰り返される。従って、放電維持期間中、その放電セルでは蛍光体の発光が持続する。
【００４０】
維持電極駆動部11、走査電極駆動部12、及びアドレス電極駆動部13はそれぞれ、パルス生成部として、好ましくはスイッチングインバータを含む。制御部30はそれらのパルス生成部に対してスイッチング制御を行う。それにより、放電維持パルス電圧、走査パルス電圧、及び信号パルス電圧がそれぞれ、所定の波形及びタイミングで生成される。好ましくは制御部30が、外部から入力される映像信号に基づき、信号パルス電圧が印加されるべきアドレス電極とサブフィールドとを決定する。その結果、ＰＤＰ20には映像信号に対応する映像が再現される。
【００４１】
図3は、放電維持期間での、維持電極駆動部11、走査電極駆動部12、及びＰＤＰ20の等価回路図である。維持電極駆動部11は、第一のパルス生成部1Xと第一の電力回収部2Xとを有する。走査電極駆動部12は、第二のパルス生成部1Yと第二の電力回収部2Yとを有する。
第一のパルス生成部1Xは好ましくはスイッチングインバータであり、二つの主スイッチ素子Q1X、Q2Xの直列回路を含む。同様に、第二のパルス生成部1Yは好ましくはスイッチングインバータであり、二つの主スイッチ素子Q1Y、Q2Yの直列回路を含む。それらの主スイッチ素子Q1X、Q2X、Q1Y、Q2Yは好ましくはｎチャネル型ＭＯＳＦＥＴである。パルス生成部1X、1Yの共通の入力端子Iに対しては電源部40から直流電圧Vsが印加される。以下、入力端子Iを電源端子という。パルス生成部1X、1Yの各出力端子J1X、J1Yはそれぞれ、ＰＤＰ20の維持電極Xと走査電極Yとに接続される。ここで、ＰＤＰ20の等価回路はパネル容量Cpでのみ表され、放電セルでの放電時にＰＤＰ20を流れる電流の経路は省略される。
【００４２】
第一の電力回収部2Xは、第一の回収コンデンサCX、第一のハイサイド回収スイッチ素子Q3X、第一のローサイド回収スイッチ素子Q4X、第一のハイサイドダイオードD1X、第一のローサイドダイオードD2X、及び第一の回収インダクタLpXを含む。二つの回収スイッチ素子Q3X、Q4Xは、例えばｎチャネル型ＭＯＳＦＥＴである。第一のハイサイド回収スイッチ素子Q3Xのソースは第一のハイサイドダイオードD1Xのアノードへ接続される。第一のハイサイドダイオードD1Xのカソードは第一のローサイドダイオードD2Xのアノードへ接続される。第一のローサイドダイオードD2Xのカソードは第一のローサイド回収スイッチ素子Q4Xのドレインへ接続される。第一の回収コンデンサCXの一端は接地され、他端は第一のハイサイド回収スイッチ素子Q3Xのドレインと第一のローサイド回収スイッチ素子Q4Xのソースとに接続される。第一の回収コンデンサCXの容量（1〜100μF程度）はＰＤＰ20のパネル容量Cp（0.01〜1μF程度）より十分に大きい。第一の回収コンデンサCXの両端電圧は直流電圧Vsの半値Vs／2と実質的に等しく維持される。第一の回収インダクタLpXの一端は第一のパルス生成部1Xの出力端子J1Xに接続され、他端は第一のハイサイドダイオードD1Xと第一のローサイドダイオードD2Xとの間の接続点J2Xに接続される。
第二の電力回収部2Yの回路構成は、第二の回収インダクタLpYの一端が第二のパルス生成部1Yの出力端子J1Yへ接続される点を除き、第一の電力回収部2Xの回路構成と全く同様である。
【００４３】
図4は、回収インダクタLpX、LpYそれぞれの直流電流重畳特性を示すグラフである。図4の縦軸は回収インダクタLpX、LpYのインダクタンスLを示し、図4の横軸は直流重畳電流Ibを示す。
回収インダクタLpX、LpYのインダクタンスLは直流重畳電流Ibに依存し、次のように変化する（図4参照）：直流重畳電流Ibが所定の閾値It（以下、閾値電流という）より小さいとき（0＜Ib＜It）、インダクタンスLは、直流重畳電流Ibが零と等しいときのインダクタンスL0（以下、初期インダクタンスという）と実質的に等しい（L≒L0）。直流重畳電流Ibが閾値電流Itより大きく、かつ飽和電流Isより小さいとき（It＜Ib＜Is）、インダクタンスLは、直流重畳電流Ibが飽和電流Isの半分（以下、平均電流Im＝Ib／2という）と実質的に等しいときのインダクタンスLm（以下、平均インダクタンスという）と実質的に等しい（L≒Lm）。ここで、初期インダクタンスL0は低くとも平均インダクタンスLmの二倍である（L0≧2Lm）。直流重畳電流Ibが飽和電流Isまで増大するとき、インダクタンスLは平均インダクタンスLm付近から零付近まで、急峻に落下する。
【００４４】
本発明の実施形態１では、回収インダクタLpX、LpYがそれぞれ、次のような部分飽和可能な磁心を持つ。それにより、図4に示されるような直流電流重畳特性が実現される。
図5は、回収インダクタLpX、LpYの構造を示す斜視図である。磁心50はI型磁心部材51と「コ」の字型磁心部材52との組合せであり、閉磁路を形成する。I型磁心部材51と「コ」の字型磁心52の一方の腕との接合面には切り欠き部53が設けられる。切り欠き部53の近傍では、二つの磁心部材51、52間のギャップが十分に狭く、かつ磁心部分54の断面積が小さい。「コ」の字型磁心52の片腕にはコイル55が巻かれる。コイル55の一端55aはパルス生成部1X（又は1Y）の出力端子J1X（又はJ1Y）に接続され、他端55bは二つのダイオードD1X、D2X（又はD1Y、D2Y）間の接続点J2X（又はJ2Y）に接続される（図3参照）。
コイル55を流れる電流Ibが小さいとき、磁心50中の磁束は小さい。そのとき、回収インダクタLpX、LpYのインダクタンスLは初期インダクタンスL0と実質的に等しい。電流Ibの増大と共に磁心50中の磁束が増大する。電流Ibが閾値電流Itに達するとき、切り欠き部53近傍の磁心部分54が飽和する。それにより、インダクタンスLが平均インダクタンスLm付近まで一旦、急落下する（図4参照）。以下、その磁化状態を部分飽和状態という。電流Ibが閾値電流Itを超え、更に増大するとき、磁束の増分は切り欠き部53のギャップを通過する。電流Ibが飽和電流Isに達するとき、磁心50の部材全体が飽和する。それにより、インダクタンスLが平均インダクタンスLm付近から零付近まで急峻に落下する（図4参照）。
【００４５】
回収インダクタLpX、LpYの磁心は上記の他に、例えば、二つの輪状磁心部材を同軸に貼り合わせたものでも良い。ここで、輪状磁心部材の一方は完全に閉じていて、他方はギャップを持つ。それにより、図5に示される磁心50と同様に、閉磁路の一部で断面積が小さい。従って、図4に示されるような直流電流重畳特性が実現される。
【００４６】
制御部30（図1参照）は、主スイッチ素子Q1X、Q2X、Q1Y、Q2Y、及び、回収スイッチ素子Q3X、Q4X、Q3Y、Q4Yのそれぞれのゲートに対し、所定の制御信号を送出する。それにより、それぞれのスイッチ素子のオンオフを次のように制御する。
制御部30は、第一のハイサイド主スイッチ素子Q1Xと第二のローサイド主スイッチ素子Q2Yとの対、及び、第一のローサイド主スイッチ素子Q2Xと第二のハイサイド主スイッチ素子Q1Yとの対を所定の周期（例えば数百kHz）で交互にオンオフさせる。それにより、パネル容量Cpに対する印加電圧Vpの極性が周期的に反転する。すなわち、一定周期の交流パルス電圧Vpがパネル容量Cpに対して印加される。
制御部30は更に、パルス電圧Vpの立ち上がりでは第一のハイサイド回収スイッチ素子Q3Xと第二のローサイド回収スイッチ素子Q4Yとをオンさせ、パルス電圧Vpの立ち下がりでは第一のローサイド回収スイッチ素子Q4Xと第二のハイサイド回収スイッチ素子Q3Yとをオンさせる。それにより、回収インダクタLpX、LpYが回収コンデンサCX、CYに接続され、回収コンデンサCX、CYそれぞれの電圧Vs／2によりパネル容量Cpと共振する。
【００４７】
図6は、パルス生成部1X、1Yと電力回収部2X、2Yとの各部分での電圧／電流変化を示す波形図である。
制御部30により主スイッチ素子Q1X、Q2X、Q1Y、Q2Yと回収スイッチ素子Q3X、Q4X、Q3Y、Q4Yとのそれぞれのゲートに対して送出される八つの制御信号をそれぞれ、CTRL1X、CTRL2X、CTRL1Y、CTRL2Y、CTRL3X、CTRL4X、CTRL3Y、CTRL4Yとする。それぞれのスイッチ素子は受信される制御信号に従ってオンオフする。図6では、制御信号がアサートされるとき、対応するスイッチ素子がオンし、制御信号がネゲートされるとき、対応するスイッチ素子がオフする。
【００４８】
パルス生成部1X、1Yと電力回収部2X、2Yとのスイッチング動作は、パルス電圧Vpの一周期当たり次の四つのモードI〜IV（図6参照）に分けられる。
＜モードI＞
モードIの開始時、ＰＤＰ20の維持電極Xの電位VXは零と実質的に等しく、走査電極Yの電位VYは電源端子Iの電位Vsと実質的に等しい。
制御部30は、制御信号CTRL3X、CTRL4Yをアサートする。それにより、第一のハイサイド回収スイッチ素子Q3Xと第二のローサイド回収スイッチ素子Q4Yとがオンする。一方、他のスイッチ素子はオフ状態に維持される。そのスイッチングにより、接地端子→第一の回収コンデンサCX→第一のハイサイド回収スイッチ素子Q3X→第一のハイサイドダイオードD1X→第一の回収インダクタLpX→パネル容量Cp→第二の回収インダクタLpY→第二のローサイドダイオードD2Y→第二のローサイド回収スイッチ素子Q4Y→第二の回収コンデンサCY→接地端子のループが導通する（矢印は電流の向きを示す。図3参照）。そのとき、二つの回収インダクタLpX、LpY、及びパネル容量Cpの直列回路が二つの回収コンデンサCX、CYからそれぞれ電圧Vs／2を印加され、共振する。その共振電流ILX＝−ILYが上記のループを矢印の向きに流れる。
【００４９】
図7は、一連のモードIV、I、II（図6参照）での第一のハイサイド回収スイッチ素子Q3Xの両端電圧V3Xと共振電流ILXとの変化を示す拡大波形図である。図7では、実線が共振電流ILXを示し、破線が両端電圧V3Xを示す。
モードIの開始時刻T0から、第一のハイサイド回収スイッチ素子Q3Xと第二のローサイド回収スイッチ素子Q4Yとがターンオン動作を開始する。それにより、各両端電圧V3X、V4Yがピーク値Vs／2から降下し始める。それと同時に、共振電流ILX＝−ILYが回収インダクタLpX、LpYを流れ始める。時刻T1では、回収スイッチ素子Q3X、Q4Yがターンオン動作を終え、各両端電圧V3X、V4Yがピーク値Vs／2から実質的に零まで降下する。時刻T2では、共振電流ILX＝−ILYが閾値電流Itに達するので、回収インダクタLpX、LpYの磁心が部分飽和状態に遷移する。
【００５０】
期間T0〜T2では、回収インダクタLpX、LpYのインダクタンスLが初期インダクタンスL0と実質的に等しく、十分に高い（図4参照）ので、共振電流ILX＝−ILYの増大が十分に緩やかである。特に、その期間の長さT2−T0は、回収スイッチ素子Q3X、Q4Yのターンオン時間T1−T0より長く設定される。それにより、共振電流ILX＝−ILYが十分に小さいうちに、回収スイッチ素子Q3X、Q4Yの各両端電圧V3X、V4Yが実質的に零まで降下する。従って、回収スイッチ素子Q3X、Q4Yの両端電圧V3X、V4Yの波形が共振電流ILX＝−ILYの波形と重なる期間T0〜T1では、両端電圧と共振電流との積、すなわちスイッチング損失が十分に小さい（図7に示される斜線部参照）。
【００５１】
時刻T2以降、回収インダクタLpX、LpYの磁心が部分飽和状態を維持するので、回収インダクタLpX、LpYのインダクタンスLが平均インダクタンスLmまで低下する（図4参照）。従って、共振電流ILX＝−ILYの変化が加速され、共振が速やかに進行する。共振電流ILX＝−ILYは時刻T3に実質的に零まで減衰する。
こうして、モードI全体の時間T3−T0、すなわち、電力回収に要する時間が短く維持されたまま、回収スイッチ素子Q3X、Q4Yのターンオン時のスイッチング損失が低減する。
【００５２】
モードIでは更に、維持電極Xの電位VXが上昇し、走査電極Yの電位VYが降下する（図6参照）。従って、パネル容量Cpの両端電圧Vp＝VX−VYの極性が反転する。時刻T3では共振電流ILX＝−ILYが実質的に零まで減衰するので、第一のハイサイドダイオードD1Xと第二のローサイドダイオードD2Yとがオフする（図3参照）。それと同時に、パネル容量Cpの両端電圧Vpが実質的に正のピークVsまで達する。
【００５３】
＜モードII＞
モードIIの開始時、ダイオードD1X、D2X間の接続点J2XとダイオードD1Y、D2Y間の接続点2Yとにはサージ電圧Svが生じ（図6参照）、回収インダクタLpX、LpYにはサージ電流Siが流れる（図7参照）。
制御部30は制御信号CTRL1X、CTRL2Yをアサートする（図6参照）。それにより、第一のハイサイド主スイッチ素子Q1Xと第二のローサイド主スイッチ素子Q2Yとがオンする（図3参照）。一方、制御部30は他のスイッチ素子のオンオフ状態を維持する。そのとき、維持電極Xの電位VXが電源端子Iの電位Vsにクランプされ、走査電極Yの電位VYが接地電位にクランプされる。従って、パネル容量Cpの両端電圧Vpが正のピークVsと実質的に等しく固定される。ここで、第一のハイサイド主スイッチ素子Q1Xと第二のローサイド主スイッチ素子Q2Yとでは両端電圧が零と実質的に等しいのでスイッチング損失が生じない。
【００５４】
モードIIの開始からしばらくは、ＰＤＰ20で放電が維持される。その放電期間では、放電電流Ipを維持するための電力が外部から電源端子Iを通してＰＤＰ20に供給される（図3と図6とに示される第一のハイサイド主スイッチ素子Q1Xを流れる電流I1X参照）。
モードIIの開始時点から所定時間が経過するとき、制御部30はまず、制御信号CTRL3X、CTRL4Yをネゲートする。それにより、第一のハイサイド回収スイッチ素子Q3Xと第二のローサイド回収スイッチ素子Q4Yとがオフする。制御部30は続いて、制御信号CTRL1X、CTRL2Yをネゲートする。それにより、第一のハイサイド主スイッチ素子Q1Xと第二のローサイド主スイッチ素子Q2Yとがオフする。ここで、それらのスイッチ素子では両端電圧が零と実質的に等しいので、スイッチング損失が生じない。
【００５５】
＜モードIII＞
モードIIIの開始時、維持電極Xの電位VXは電源端子Iの電位Vsと実質的に等しく、走査電極Yの電位VYは零と実質的に等しい。
制御部30は、制御信号CTRL4X、CTRL3Yをアサートする。それにより、第一のローサイド回収スイッチ素子Q4Xと第二のハイサイド回収スイッチ素子Q3Yとがオンする。一方、他のスイッチ素子はオフ状態に維持される。そのスイッチングにより、接地端子←第一の回収コンデンサCX←第一のローサイド回収スイッチ素子Q4X←第一のローサイドダイオードD2X←第一の回収インダクタLpX←パネル容量Cp←第二の回収インダクタLpY←第二のハイサイドダイオードD1Y←第二のハイサイド回収スイッチ素子Q3Y←第二の回収コンデンサCY←接地端子のループが導通する（矢印は電流の向きを示す。図3参照）。そのとき、二つの回収インダクタLpX、LpY、及びパネル容量Cpの直列回路が二つの回収コンデンサCX、CYからそれぞれ電圧Vs／2を印加され、共振する。その共振電流−ILX＝ILYが上記のループを矢印の向きに流れる。
【００５６】
第一のローサイド回収スイッチ素子Q4Xと第二のハイサイド回収スイッチ素子Q3Yとがターンオン動作を開始することにより、各両端電圧V4X、V3Yがピーク値Vs／2から降下し始める。それと同時に、共振電流−ILX＝ILYが回収インダクタLpX、LpYを、モードIとは逆向きに流れ始める。それにより、回収インダクタLpX、LpYの磁心は部分飽和状態から速やかに脱する。従って、モードIIIの開始後、共振電流−ILX＝ILYが再び閾値電流Itに達するまでは、回収インダクタLpX、LpYのインダクタンスLは初期インダクタンスL0と実質的に等しく、十分に高い（図4参照）。それ故、その期間では共振電流−ILX＝ILYの増大が十分に緩やかである。ここで、その期間の長さは二つの回収スイッチ素子Q4X、Q3Yのターンオン時間より長く設定される。それにより、共振電流−ILX＝ILYが十分に小さいうちに、回収スイッチ素子Q4X、Q3Yの各両端電圧V4X、V3Yが実質的に零まで降下する。従って、回収スイッチ素子Q4X、Q3Yの両端電圧V4X、V3Yの波形が共振電流−ILX＝ILYの波形と重なる期間では、両端電圧と共振電流との積、すなわちスイッチング損失が十分に小さい。
【００５７】
その後、共振電流−ILX＝ILYが閾値電流Itまで増大するとき、回収インダクタLpX、LpYの磁心が再び、部分飽和状態に遷移する。それにより、回収インダクタLpX、LpYのインダクタンスLが平均インダクタンスLmまで低下する（図4参照）。従って、それ以降、共振電流−ILX＝ILYの変化が加速され、共振が速やかに進行する。
こうして、モードIII全体の時間、すなわち電力回収に要する時間が短く維持されたまま、回収スイッチ素子Q4X、Q3Yのターンオン時のスイッチング損失が低減する。
【００５８】
モードIIIでは更に、維持電極Xの電位VXが降下し、走査電極Yの電位VYが上昇する。従って、パネル容量Cpの両端電圧Vp＝VX−VYの極性が反転する。共振電流−ILX＝ILYが実質的に零まで減衰するとき、第一のローサイドダイオードD2Xと第二のハイサイドダイオードD1Yとがオフする（図3参照）。それと同時に、パネル容量Cpの両端電圧Vpが実質的に負のピーク−Vsまで達する。
【００５９】
＜モードIV＞
モードIVの開始時、ダイオードD1X、D2X間の接続点J2XとダイオードD1Y、D2Y間の接続点2Yとにはサージ電圧Svが生じ（図6参照）、回収インダクタLpX、LpYにはサージ電流Siが流れる（図7参照）。
制御部30は制御信号CTRL2X、CTRL1Yをアサートする（図6参照）。それにより、第一のローサイド主スイッチ素子Q2Xと第二のハイサイド主スイッチ素子Q1Yとがオンする（図3参照）。一方、制御部30は他のスイッチ素子のオンオフ状態を維持する。そのとき、維持電極Xの電位VXが接地電位にクランプされ、走査電極Yの電位VYが電源端子Iの電位Vsにクランプされる。従って、パネル容量Cpの両端電圧Vpが負のピーク−Vsと実質的に等しく固定される。ここで、第一のローサイド主スイッチ素子Q2Xと第二のハイサイド主スイッチ素子Q1Yとでは、両端電圧が零と実質的に等しいのでスイッチング損失が生じない。
【００６０】
モードIVの開始からしばらくは、ＰＤＰ20で放電が維持される。その放電期間では、放電電流Ipを維持するための電力が外部から電源端子Iを通してＰＤＰ20に供給される（図3と図6とに示される第二のハイサイド主スイッチ素子Q1Yを流れる電流I1Y参照）。
モードIVの開始時点から所定時間が経過するとき、制御部30はまず、制御信号CTRL4X、CTRL3Yをネゲートする。それにより、第一のローサイド回収スイッチ素子Q4Xと第二のハイサイド回収スイッチ素子Q3Yとがオフする。制御部30は続いて、制御信号CTRL2X、CTRL1Yをネゲートする。それにより、第一のローサイド主スイッチ素子Q2Xと第二のハイサイド主スイッチ素子Q1Yとがオフする。ここで、それらのスイッチ素子では両端電圧が零と実質的に等しいので、スイッチング損失が生じない。
こうして、モードI開始時の状態が再現される。
【００６１】
モードIで第一の回収コンデンサCXからパネル容量Cpへ供給される電力は、モードIIIでパネル容量Cpから第一の回収コンデンサCXへ回収される。逆に、モードIでパネル容量Cpから第二の回収コンデンサCYへ回収される電力は、モードIIIで第二の回収コンデンサCYからパネル容量Cpへ供給される。こうして、パルス電圧の立ち上がり及び立ち下がりでは回収インダクタがＰＤＰのパネル容量と共振し、回収コンデンサとパネル容量との間で電力が効率良く交換される。すなわち、パルス電圧の印加時、パネル容量の充放電に起因する無効電力が低減する。
【００６２】
モードI、IIIの各開始時、回収スイッチ素子Q3X、Q4X、Q3Y、Q4Yの両端電圧V3X、V4X、V3Y、V4Yの波形が共振電流ILX、ILYの波形と重なる期間では回収インダクタLpX、LpYのインダクタンスLが高く維持されるので、共振電流ILX、ILYが小さい。従って、両端電圧と共振電流との積、すなわちスイッチング損失が十分に抑制される。
更に、回収スイッチ素子Q3X、Q4X、Q3Y、Q4Yの両端電圧V3X、V4X、V3Y、V4Yが実質的に零まで降下した後、共振電流ILX、ILYが閾値電流Itを超える。そのとき、回収インダクタLpX、LpYの磁心が部分飽和状態に遷移する。従って、それ以降、回収インダクタILX、ILYのインダクタンスLが低減するので、共振が速やかに進行する。
こうして、電力回収に要する時間が短く維持されたまま、回収スイッチ素子Q3X、Q4X、Q3Y、Q4Yのターンオン時のスイッチング損失が低減する。
【００６３】
《実施形態２》
本発明の実施形態２によるプラズマディスプレイ及びＰＤＰ駆動装置は、それぞれ、上記の実施形態１によるプラズマディスプレイ及びＰＤＰ駆動装置と全く同様な構成を有する。その同様な構成の詳細については、実施形態１の説明、及び図1、図2を援用する。
【００６４】
図8は、本発明の実施形態２による維持電極駆動部11、走査電極駆動部12、及びＰＤＰ20の等価回路図である。それらの駆動部11、12では本発明の実施形態１による駆動部11、12（図3参照）とは異なり、回収インダクタがそれぞれ、不飽和インダクタLX、LYと可飽和インダクタLsX、LsYとを含む。
その他の構成要素は実施形態１による構成要素と同様である。図8では、それら同様な構成要素に対して図3と同じ符号を付す。更に、それら同様な構成要素の詳細については実施形態１の説明を援用する。
【００６５】
第一の回収インダクタは第一の不飽和インダクタLXと第一の可飽和インダクタLsXとの直列接続LX＋LsXである。第一の回収インダクタLX＋LsXの一端は第一のパルス生成部1Xの出力端子J1Xに接続され、他端は第一のハイサイドダイオードD1Xと第一のローサイドダイオードD2Xとの間の接続点J2Xに接続される。
第二の回収インダクタは第二の不飽和インダクタLYと第二の可飽和インダクタLsYとの直列接続LY＋LsYである。第二の回収インダクタLY＋LsYの一端は第二のパルス生成部1Yの出力端子J1Yに接続され、他端は第二のハイサイドダイオードD1Yと第二のローサイドダイオードD2Yとの間の接続点J2Yに接続される。
【００６６】
図9は、回収インダクタLX＋LsX、LY＋LsYそれぞれの直流電流重畳特性を示すグラフである。図9の縦軸はインダクタンスを示し、図9の横軸は直流重畳電流Ibを示す。図9では、破線が不飽和インダクタLX、LYのインダクタンスLを示し、一点鎖線が可飽和インダクタLsX、LsYのインダクタンスLsを示し、実線が両方のインダクタンスの和L＋Lsを示す。
【００６７】
不飽和インダクタLX、LYでは、磁心が飽和するまでは、そのインダクタンスLが直流重畳電流Ibにほとんど依存しない（図9の破線参照）。インダクタンスLは特に、平均インダクタンス（直流重畳電流Ibが飽和電流Isの半分（すなわち平均電流Im＝Ib／2）と実質的に等しいときのインダクタンス）Lmと実質的に等しい（L≒Lm）。直流重畳電流Ibが飽和電流Isまで増大するとき、インダクタンスLは実質的に零まで、急峻に落下する。
【００６８】
可飽和インダクタLsX、LsYの磁心は不飽和インダクタLX、LYの磁心より飽和が早い。それにより、可飽和インダクタLsX、LsYのインダクタンスLsは直流重畳電流Ibに依存して次のように変化する（図9の一点鎖線参照）：直流重畳電流Ibが閾値電流Itより小さいとき（0＜Ib＜It）、インダクタンスLsは初期インダクタンスLs0と実質的に等しい（Ls≒Ls0）。ここで、初期インダクタンスLs0は低くとも、不飽和インダクタLX、LYの平均インダクタンスLmと等しい（Ls0≧Lm）。直流重畳電流Ibが閾値電流Itに達するとき（Ib≒It）磁心が飽和状態に遷移するので、インダクタンスLsは初期インダクタンスLs0付近から零付近まで、急峻に落下する。ここで、閾値電流Itは平均電流Imより小さい（It＜Im）。
【００６９】
以上の結果、回収インダクタLX+LsX、LY＋LsYのインダクタンスL＋Lsは直流重畳電流Ibに依存して次のように変化する（図9の実線参照）：直流重畳電流Ibが閾値電流Itより小さいとき（0＜Ib＜It）、インダクタンスL＋Lsは初期インダクタンスL0≒Lm＋Ls0と実質的に等しい。ここで、初期インダクタンスL0は低くとも、平均インダクタンスLmの2倍である（L0≧2Lm）。直流重畳電流Ibが閾値電流Itより大きく、かつ飽和電流Isより小さいとき（It＜Ib＜Is）、インダクタンスL＋Lsは平均インダクタンスLmと実質的に等しい（L＋Ls≒Lm）。直流重畳電流Ibが飽和電流Isまで増大するとき、インダクタンスL＋Lsは平均インダクタンスLm付近から零付近まで、急峻に落下する。
【００７０】
本発明の実施形態２による回収インダクタLX＋LsX、LY＋LsYの直流電流重畳特性は図9の実線に示される通り、図4に示される直流電流重畳特性と一致する。従って、本発明の実施形態１によるＰＤＰ駆動装置と同様、電力回収に要する時間が短く維持されたまま、回収スイッチ素子Q3X、Q4X、Q3Y、Q4Yのターンオン時のスイッチング損失が低減する。
【００７１】
可飽和インダクタLsX、LsYは好ましくは、アモルファスコアを有する。そのとき、図9の一点鎖線で示される直流電流重畳特性（特に、「直流重畳電流Ibが閾値電流Itに達するときインダクタンスLsが急峻に落下する」という性質、及び、「直流重畳電流Ibが閾値電流Itを超えるときインダクタンスLsが十分に低く維持される」という性質）が容易に実現される。
【００７２】
《実施形態３》
本発明の実施形態３によるプラズマディスプレイ及びＰＤＰ駆動装置は、それぞれ、上記の実施形態２によるプラズマディスプレイ及びＰＤＰ駆動装置と全く同様な構成を有する。その同様な構成の詳細については、実施形態１、２の説明、及び図1〜9を援用する。
【００７３】
図10は、本発明の実施形態３による維持電極駆動部11とＰＤＰ20との等価回路図である。ここで、走査電極駆動部12の回路構成は維持電極駆動部11の回路構成と全く同様であるので、走査電極駆動部12の等価回路は省略される。
本発明の実施形態３による維持電極駆動部11と走査電極駆動部12とは、本発明の実施形態２による駆動部11、12（図8参照）の構成要素に加え、補助インダクタLaと電流制御部4Aとを含む。
その他の構成要素は実施形態２による構成要素と同様である。図10では、それら同様な構成要素に対して図8と同じ符号を付す。更に、それら同様な構成要素の詳細については実施形態１、２の説明を援用する。
【００７４】
補助インダクタLaは可飽和インダクタLsXと磁気的に結合する。可飽和インダクタLsXが磁心と巻線とを含むとき、補助インダクタLaは好ましくは、可飽和インダクタLsXと共通の磁心に巻かれた別の巻線を含む。
電流制御部4Aは可変電流源Ivを含む。可変電流源Ivは補助インダクタLaに接続され、補助インダクタLaに流れる電流を制御する。可変電流源Ivは好ましくは、回収スイッチ素子Q3X、Q4Xの各ターンオンに先駆けて、すなわちモードI、IIIの各開始前（図6参照）に、補助インダクタLaにパルス電流を流す。可変電流源Ivはその他に、第一のパルス生成部1X又は回収スイッチ素子Q3X、Q4Xのスイッチング動作期間中、すなわち、モードI〜IVの全体（図6参照）にわたり、補助インダクタLaに電流を流し続けても良い。
ここで、補助インダクタLaに流すべき電流のレベルとタイミングとは、好ましくは制御部30（図1参照）からの制御信号に従って制御される。
【００７５】
電流が補助インダクタLaを上記のタイミングで流れることにより、モードI、IIIに先駆けて可飽和インダクタLsXの磁心が磁化される。その磁化により可飽和インダクタLsXの閾値電流Itが変化するので、モードI、IIIでは共振電流ILXが次のように変化する。図11では、可飽和インダクタLsXの磁心が磁化されていない場合の共振電流ILXが一点鎖線で示され、可飽和インダクタLsXの磁心が予め磁化されている場合の共振電流ILXが実線で示される。
【００７６】
可飽和インダクタLsXの磁心が予め磁化されているとき、その磁化の向きに磁界が生じるように巻線を流れる電流に関しては、閾値電流Itが低減する（図11参照）。そのとき低減される量は、可飽和インダクタLsXの磁心の磁化、すなわち補助インダクタLaに予め流すべき電流量で調節される。特に、共振電流ILXが閾値電流Itに達する時刻T2が、回収スイッチ素子Q3X（又はQ4X）の両端電圧V3X（又はV4X）が実質的に零に達する時刻T1と一致し得る（図11に示される実線参照）。すなわち、回収スイッチ素子Q3X（又はQ4X）の両端電圧V3X（又はV4X）の波形と共振電流ILXの波形との重なりが解消された直後に回収インダクタLX＋LsXのインダクタンスが低下し、共振電流ILXの変化が加速される。その結果、回収スイッチ素子Q3X（又はQ4X）のターンオン時のスイッチング損失を十分に低く抑えたまま、モードI（又はIII）全体の時間T3−T0が短縮される（図11に示されるΔT参照）。
【００７７】
可変電流源の電流量は好ましくは、実際のＰＤＰ駆動装置ごとに、更に維持電極駆動部と走査電極駆動部とで別々に調節される。それにより、可飽和インダクタの実際の磁化特性に応じて閾値電流が最適化され得るので、本発明の実施形態３によるＰＤＰ駆動装置は高い信頼性を維持できる。
【００７８】
《実施形態４》
本発明の実施形態４によるプラズマディスプレイ及びＰＤＰ駆動装置は、それぞれ、上記の実施形態２によるプラズマディスプレイ及びＰＤＰ駆動装置と全く同様な構成を有する。その同様な構成の詳細については、実施形態１、２の説明、及び図1〜9を援用する。
【００７９】
図12は、本発明の実施形態４による維持電極駆動部11とＰＤＰ20との等価回路図である。ここで、走査電極駆動部12の回路構成は維持電極駆動部11の回路構成と全く同様であるので、走査電極駆動部12の等価回路は省略される。
本発明の実施形態４による維持電極駆動部11と走査電極駆動部12とは、本発明の実施形態２による駆動部11、12（図8参照）の構成要素に加え、二つの補助インダクタLa1、La2と電流制御部4Bとを含む。
その他の構成要素は実施形態２による構成要素と同様である。図12では、それら同様な構成要素に対して図8と同じ符号を付す。更に、それら同様な構成要素の詳細については実施形態１、２の説明を援用する。
【００８０】
補助インダクタLa1、La2はいずれも、可飽和インダクタLsXと磁気的に結合する。その磁気結合の極性は、二つの補助インダクタLa1、La2間で互いに逆である。可飽和インダクタLsXが磁心と巻線とを含むとき、補助インダクタLa1、La2は好ましくは、可飽和インダクタLsXと共通の磁心に巻かれた別の巻線を含む。そのとき、補助インダクタLa1、La2の巻線の極性は互いに逆である。
電流制御部4Bは好ましくは、二つの保護ダイオードDp1、Dp2を含む。ハイサイド保護ダイオードDp1はハイサイド補助インダクタLa1と直列に接続され、ローサイド保護ダイオードDp2はローサイド補助インダクタLa2と直列に接続される。保護ダイオードと補助インダクタとの直列接続Dp1＋La1、Dp2＋La2はそれぞれ、電源端子Iと二つのダイオードD1X、D2X間の接続点J2Xとの間、及び、その接続点J2Xと接地端子との間に挿入される。ハイサイド保護ダイオードDp1は電源端子Iから接続点J2Xへ向かう電流−Is1を遮断し、ローサイド保護ダイオードDp2は接続点J2Xから電源端子Iへ向かう電流−Is2を遮断する。
【００８１】
放電維持期間中、可飽和インダクタLsXとダイオードD1X、D2Xとの間の接続点J2Xでは、実際には、モードI直後に正のサージ電圧Svが生じ、モードIII直後に負のサージ電圧Svが生じる（図6参照）。
モードI直後、接続点J2Xの電位が電源端子Iの電位Vsを超える瞬間、ハイサイド保護ダイオードDp1が導通するので、接続点J2Xの電位が電源端子Iの電位Vsにクランプされる。更に、サージ電流Is1が接続点J2Xからハイサイド保護ダイオードDp1とハイサイド補助インダクタLa1との直列接続を通って電源端子Iへ流れる。それにより、可飽和インダクタLsXの磁心が飽和状態を脱し、更に逆方向に磁化される。
モードIII直後、接続点J2Xの電位が接地電位を下回る瞬間、ローサイド保護ダイオードDp2が導通するので、接続点J2Xの電位が接地電位にクランプされる。更に、サージ電流Is2が接地端子からローサイド保護ダイオードDp2とローサイド補助インダクタLa2との直列接続を通って接続点J2Xへ流れる。それにより、可飽和インダクタLsXの磁心が飽和状態を脱し、更に逆方向に磁化される。
【００８２】
保護ダイオードDp1、Dp2のクランプ作用により、接続点J2Xの電位が接地電位から電源端子Iの電位Vsまでの範囲内に収まる。従って、特に回収スイッチ素子Q3X、Q4Xが過電圧から保護される。
更に、モードI直後に電流Is1がハイサイド補助インダクタLa1を流れるので、次のモードIIIに先駆けて可飽和インダクタLsXの磁心が磁化される。同様に、モードIII直後に電流Is2がローサイド補助インダクタLa2を流れるので、次のモードIに先駆けて可飽和インダクタLsXの磁心が磁化される。
それらの磁化により可飽和インダクタLsXの閾値電流Itが低減するので、実施形態３と同様に、共振電流ILXが閾値電流Itに達すると同時に、回収スイッチ素子Q3X（又はQ4X）の両端電圧V3X（又はV4X）が実質的に零に達し得る（図11参照）。その結果、回収スイッチ素子Q3X（又はQ4X）のターンオン時のスイッチング損失を十分に低く抑えたまま、モードI（又はIII）全体の時間が短縮される（図11に示されるΔT参照）。
【００８３】
《実施形態５》
本発明の実施形態５によるプラズマディスプレイ及びＰＤＰ駆動装置は、それぞれ、上記の実施形態２によるプラズマディスプレイ及びＰＤＰ駆動装置と全く同様な構成を有する。その同様な構成の詳細については、実施形態１、２の説明、及び図1〜9を援用する。
【００８４】
図13は、本発明の実施形態５による維持電極駆動部11とＰＤＰ20との等価回路図である。ここで、走査電極駆動部12の回路構成は維持電極駆動部11の回路構成と全く同様であるので、走査電極駆動部12の等価回路は省略される。
本発明の実施形態５による維持電極駆動部11と走査電極駆動部12とは、本発明の実施形態２による駆動部11、12（図8参照）の構成要素に加え、補助インダクタLaと電流制御部4Cとを含む。
その他の構成要素は実施形態２による構成要素と同様である。図13では、それら同様な構成要素に対して図8と同じ符号を付す。更に、それら同様な構成要素の詳細については実施形態１、２の説明を援用する。
【００８５】
補助インダクタLaは可飽和インダクタLsXと磁気的に結合する。可飽和インダクタLsXが磁心と巻線とを含むとき、補助インダクタLaは好ましくは、可飽和インダクタLsXと共通の磁心に巻かれた別の巻線を含む。
電流制御部4Cはインピーダンス素子Rを含む。インピーダンス素子Rは好ましくは抵抗器である。その他にコンデンサであっても良い。インピーダンス素子Rは補助インダクタLaと直列に接続され、第一の回収コンデンサCXと第一のパルス生成部1Xの出力端子J1Xとの間に挿入される。
【００８６】
放電維持期間中、第一のパルス生成部1Xの出力端子J1Xの電位、すなわちＰＤＰ20の維持電極Xの電位VXは、第一の回収コンデンサCXの両端電圧Vs／2の上下で推移する（図6参照）。
モードIIでは、維持電極Xの電位VX＝Vsが第一の回収コンデンサCXの両端電圧Vs／2より高く維持されるので、電流−Iaが維持電極Xから補助インダクタLaとインピーダンス素子Rとの直列接続を通って第一の回収コンデンサCXへ流れる。それにより、可飽和インダクタLsXの磁心が飽和状態を脱し、更に逆方向に磁化される。
モードIVでは、維持電極Xの電位VX＝0が第一の回収コンデンサCXの両端電圧Vs／2より低く維持されるので、電流Iaが回収コンデンサCXからインピーダンス素子Rと補助インダクタLaとの直列接続を通って維持電極Xへ流れる。それにより、可飽和インダクタLsXの磁心が飽和状態を脱し、更に逆方向に磁化される。
【００８７】
こうして、モードI、IIIに先駆けて可飽和インダクタLsXの磁心が磁化されるので、可飽和インダクタLsXの閾値電流Itが低減する。従って、実施形態３と同様に、共振電流ILXが閾値電流Itに達すると同時に、回収スイッチ素子Q3X（又はQ4X）の両端電圧V3X（又はV4X）が実質的に零に達し得る（図11参照）。その結果、回収スイッチ素子Q3X（又はQ4X）のターンオン時のスイッチング損失を十分に低く抑えたまま、モードI（又はIII）全体の時間が短縮される（図11に示されるΔT参照）。
【００８８】
本発明の実施形態３〜５では、不飽和インダクタLX、LYと可飽和インダクタLsX、LsYとの組み合わせが回収インダクタとして用いられる。補助インダクタLaは可飽和インダクタLsX、LsYと共通の磁心を含む。
その他に、本発明の実施形態１による回収インダクタLpX、LpYと同様な、部分飽和可能な磁心を持つインダクタが回収インダクタとして利用されても良い。その場合、その磁心が補助インダクタの磁心として兼用される。
【産業上の利用可能性】
【００８９】
本発明は例えばＰＤＰのような容量性負荷の駆動装置に関し、上記の通り、回収インダクタのインダクタンスを電流に応じて低下させる。このことから明らかなように、本発明は産業上利用可能である。
【図面の簡単な説明】
【００９０】
【図１】本発明の実施形態１によるプラズマディスプレイの構成を示すブロック図である。
【図２】本発明の実施形態１によるＡＣ型ＰＤＰ20の三電極面放電型構造を示す斜視図である。
【図３】本発明の実施形態１による維持電極駆動部11、走査電極駆動部12、及びＰＤＰ20の等価回路図である。
【図４】本発明の実施形態１による回収インダクタLpX、LpYそれぞれの直流電流重畳特性を示すグラフである。
【図５】本発明の実施形態１による回収インダクタLpX、LpYの構造を示す斜視図である。
【図６】本発明の実施形態１による維持電極駆動部11と走査電極駆動部12との各部分での電圧／電流変化を示す波形図である。
【図７】図6に示されるモードIでの第一のハイサイド回収スイッチ素子Q3Xの両端電圧V3Xと共振電流ILXとの変化を示す拡大波形図である。
【図８】本発明の実施形態２による維持電極駆動部11、走査電極駆動部12、及びＰＤＰ20の等価回路図である。
【図９】本発明の実施形態２による回収インダクタLX＋LsX、LY＋LsYそれぞれの直流電流重畳特性を示すグラフである。
【図１０】本発明の実施形態３による維持電極駆動部11とＰＤＰ20との等価回路図である。
【図１１】本発明の実施形態３によるＰＤＰ駆動装置について、モードIでの第一のハイサイド回収スイッチ素子Q3Xの両端電圧V3Xと共振電流ILXとの変化を示す拡大波形図である。
【図１２】本発明の実施形態４による維持電極駆動部11とＰＤＰ20との等価回路図である。
【図１３】本発明の実施形態５による維持電極駆動部11とＰＤＰ20との等価回路図である。
【図１４】従来のＰＤＰ駆動装置110とＰＤＰ20との等価回路図である。
【図１５】従来の回収インダクタLX、LYそれぞれの直流電流重畳特性を示すグラフである。
【図１６】従来のＰＤＰ駆動装置110の各部分での電圧／電流変化を示す波形図である。
【図１７】図16に示されるモードIVからモードIへの過渡期間での第一のハイサイド回収スイッチ素子Q3Xの両端電圧V3Xと共振電流ILXとの変化を示す拡大波形図である。
【符号の説明】
【００９１】
11          維持電極駆動部
1X          第一のパルス生成部
Q1X         第一のハイサイド主スイッチ素子
Q2X         第一のローサイド主スイッチ素子
2X          第一の電力回収部
Q3X         第一のハイサイド回収スイッチ素子
Q4X         第一のローサイド回収スイッチ素子
D1X         第一のハイサイドダイオード
D2X         第一のローサイドダイオード
CX          第一の回収コンデンサ
LpX         第一の回収インダクタ
12          走査電極駆動部
1Y          第二のパルス生成部
Q1Y         第二のハイサイド主スイッチ素子
Q2Y         第二のローサイド主スイッチ素子
2Y          第二の電力回収部
Q3Y         第二のハイサイド回収スイッチ素子
Q4Y         第二のローサイド回収スイッチ素子
D1Y         第二のハイサイドダイオード
D2Y         第二のローサイドダイオード
CY          第二の回収コンデンサ
LpY         第二の回収インダクタ
I           電源端子
Vs          電源部からの印加電圧
20          ＰＤＰ
X           ＰＤＰ20の維持電極
Y           ＰＤＰ20の走査電極
Cp          ＰＤＰ20のパネル容量
【図１】
2005275377.tif 000003
【図２】
2005275377.tif 000004
【図３】
2005275377.tif 000005
【図４】
2005275377.tif 000006
【図５】
2005275377.tif 000007
【図６】
2005275377.tif 000008
【図７】
2005275377.tif 000009
【図８】
2005275377.tif 000010
【図９】
2005275377.tif 000011
【図１０】
2005275377.tif 000012
【図１１】
2005275377.tif 000013
【図１２】
2005275377.tif 000014
【図１３】
2005275377.tif 000015
【図１４】
2005275377.tif 000016
【図１５】
2005275377.tif 000017
【図１６】
2005275377.tif 000018
【図１７】
2005275377.tif 000019