(57)【要約】【課題】酸化膜分離した半導体装置において、素子分離膜と配線とで形成される寄生ＭＯＳトランジスタの動作による性能低下が発生するという課題があった。【解決手段】素子分離酸化膜５とＰ型分離層６及びＰ型埋め込み分離層３とによる第一の素子分離領域を備える事によって、素子分離酸化膜と配線によって形成される寄生ＭＯＳトランジスタの動作を効果的に抑制することができる優れた半導体装置およびその製造方法を提供することができるものである。【選択図】図１
2005175352.tif 000002
【特許請求の範囲】
【請求項１】
バイポーラトランジスタが形成されている半導体装置において、トランジスタに接する位置に設けた素子分離酸化膜と、前記素子分離酸化膜の下方に配置した第一の一導電型半導体層と、前記素子分離酸化膜の横に配置した第二の一導電型半導体層とによって形成される第一の素子分離領域を備えたことを特徴とする半導体装置。
【請求項２】
前記トランジスタに接する位置に設けた素子分離酸化膜と、前記素子分離酸化膜の下方に配置した第一の一導電型半導体層とによって形成される第二の素子分離領域を備えたことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第一の素子分離領域と前記第二の素子分離領域を同じ素子分離領域幅にしたことを特徴とする請求項２に記載の半導体装置。
【請求項４】
バイポーラトランジスタが形成される半導体装置の製造方法において、一導電型半導体基板に一導電型半導体層と逆導電型半導体層を形成する工程と、前記一導電型半導体基板上に逆導電型半導体膜を形成する工程と、前記一導電型半導体層上部の前記逆導電型半導体膜に選択酸化法によって素子分離酸化膜と逆導電型半導体領域を形成する工程と、前記逆導電型半導体領域に一導電型半導体不純物を拡散して前記一導電型半導体層に繋がる一導電型半導体領域を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化膜によって素子分離されたバイポーラトランジスタを備えた半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
酸化膜によって素子分離されたバイポーラトランジスタでは、素子分離酸化膜とその上部を通過する配線によって形成される寄生ＭＯＳトランジスタの動作を抑制するため、素子分離酸化膜の下部は基板より濃度を高めたチャネルストッパ層を備えている。
【０００３】
以下に、従来の半導体装置及びその製造方法について説明する。図５は、従来の半導体装置を説明する断面図であり、１はＰ型シリコン基板、２はＮ型埋め込みコレクタ層、３はＰ型埋め込み分離層、４はＮ型エピタキシャルコレクタ層、５は素子分離酸化膜、７はＰ型ベース層、８はエミッタ層、９は絶縁膜、１０は電極、１１は配線である。まず、Ｐ型シリコン基板１にＮ型埋め込みコレクタ層２およびＰ型埋め込み分離層３を形成後、Ｎ型エピタキシャルコレクタ層４を成長させる。そして、選択酸化法によって素子分離酸化膜５をＰ型埋め込み分離層３と接する位置に形成する。その後、Ｎ型埋め込みコレクタ層２の上部にあるＮ型エピタキシャルコレクタ層４の所定の領域にＰ型ベース層７を形成し、そしてそのＰ型ベース層７の内部にＮ型エミッタ層８を形成する。その後、絶縁膜９を形成し、所定の位置に開口部を設けて電極１０及び配線１１を形成する。この構造では、Ｎ型埋め込みコレクタ層２とＮ型エピタキシャルコレクタ層４で構成されるコレクタは、素子分離酸化膜５とＰ型埋め込み分離層３によって、他のコレクタと電気的に分離される。また、素子間を繋ぐ配線１１は素子分離酸化膜５の上部に設置される。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、素子分離膜の下部に形成するＰ型埋め込み分離層は、Ｎ型埋め込みコレクタ層との間に形成されるＰＮ接合の接合耐圧の確保や寄生容量の低減を図るために不純物濃度を約５×１０１７ioms/cm2程度に設定するが、この不純物濃度では素子分離膜と配線で形成される寄生ＭＯＳトランジスタの動作を十分抑制できないという課題があった。
【０００５】
本発明は上記従来の課題を解決するもので、素子分離膜と配線で形成される寄生ＭＯＳトランジスタの動作を十分抑制できる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この目的を達成するために、本発明の半導体装置は、素子分離酸化膜と、素子分離酸化膜の下方に配置した第一の一導電型半導体層と、素子分離酸化膜の横に配置した第二の一導電型半導体層とによって形成される第一の素子分離領域を備えている。
【０００７】
この目的を達成するために、本発明の半導体装置の製造方法は、一導電型半導体層上部の逆導電型半導体膜に選択酸化法によって素子分離酸化膜と逆導電型半導体領域を形成する工程と、逆導電型半導体領域に一導電型半導体不純物を拡散して一導電型半導体層に繋がる一導電型半導体領域を形成する工程と、を含んでいる。
【発明の効果】
【０００８】
以上のように本発明は、素子分離酸化膜とＰ型分離層及びＰ型埋め込み分離層とによる第一の素子分離領域を備えているため、素子分離酸化膜と配線によって形成される寄生ＭＯＳトランジスタの動作を効果的に抑制することができる優れた半導体装置およびその製造方法を提供することを目的とする。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００１０】
図１は本発明の第１の実施形態における半導体装置を説明する断面図であり、図２乃至図４は本発明の実施形態における半導体装置の製造方法を説明する断面図であり、１はＰ型シリコン基板、２はＮ型埋め込みコレクタ層、３はＰ型埋め込み分離層、４はＮ型エピタキシャルコレクタ層、５は素子分離酸化膜、６はＰ型分離層、７はＰ型ベース層、８はエミッタ層、９は絶縁膜、１０は電極、１１は配線である。まず、Ｐ型シリコン基板１にＮ型埋め込みコレクタ層２およびＰ型埋め込み分離層３を形成後、Ｎ型エピタキシャルコレクタ層４を成長させる。そして、選択酸化法によって素子分離酸化膜５をＰ型埋め込み分離層３と接する位置に形成するとともに、Ｐ型埋め込み分離層３の上部の所定の領域に素子分離酸化膜５とＮ型エピタキシャルコレクタ層４を形成し、そのＮ型エピタキシャルコレクタ層４にＰ型不純物を拡散することによってＰ型分離層６を形成する。その後、Ｎ型埋め込みコレクタ層２の上部にあるＮ型エピタキシャルコレクタ層４の所定の領域にＰ型ベース層７を形成し、そしてそのＰ型ベース層７の内部にＮ型エミッタ層８を形成する。その後、絶縁膜９を形成し、所定の位置に開口部を設けて電極１０及び配線１１を形成する。この構造では、素子分離酸化膜５とＰ型分離層６及びＰ型埋め込み分離層３とによる第一の素子分離領域を備えているので、配線１１は素子分離酸化膜５とＰ型分離層６の上部に配置される。
【００１１】
以上のように実施形態によれば、第一の素子分離領域は分離酸化膜と配線によって形成される寄生ＭＯＳトランジスタの動作を効果的に抑制することができる。
【産業上の利用可能性】
【００１２】
以上のように本発明は、素子分離酸化膜とＰ型分離層及びＰ型埋め込み分離層とによる第一の素子分離領域を備えているため、素子分離酸化膜と配線によって形成される寄生ＭＯＳトランジスタの動作を効果的に抑制することができる優れた半導体装置およびその製造方法を提供することを目的とする。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態における半導体装置の断面図
【図２】本発明の実施形態における半導体装置の製造方法を説明する断面図
【図３】本発明の実施形態における半導体装置の製造方法を説明する断面図
【図４】本発明の実施形態における半導体装置の製造方法を説明する断面図
【図５】従来の半導体装置の断面図
【符号の説明】
【００１４】
１  Ｐ型シリコン基板
２  Ｎ型埋め込みコレクタ層
３  Ｐ型埋め込み分離層
４  Ｎ型エピタキシャルコレクタ層
５  素子分離酸化膜
６  Ｐ型分離層
７  Ｐ型ベース層
８  Ｎ型エミッタ層
９  絶縁膜
１０  電極
１１  配線
【図１】
2005175352.tif 000003
【図２】
2005175352.tif 000004
【図３】
2005175352.tif 000005
【図４】
2005175352.tif 000006
【図５】
2005175352.tif 000007