(57)【要約】【課題】キャパシタの位置、大きさ等を仕様変更に応じて柔軟に変更し、キャパシタの誘電体層の材料選択の幅を広げることができ、キャパシタを内蔵した回路基板の製造工程を短くし、製造歩留りを向上させたキャパシタ内蔵多層配線基板およびその製造方法を提供する。【解決手段】コア基板と、該コア基板の一方の面に配線層と絶縁層とを積層してなる多層配線基板において、前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍであり、コア基板用のコア材がシリコン、セラミックス、ガラス、ガラスーエポキシ複合材料、メタルから選ばれ、前記コア基板は導電材料により表裏の導通がなされた複数のスル−ホ−ルを備えるとともに、前記スル−ホ−ルを上部電極とし、誘電体層を介して形成された下部電極とにより構成されるキャパシタが形成されていることを特徴とする。【選択図】  図１
2005026670.tif 000002
【特許請求の範囲】
【請求項１】
コア基板と、該コア基板上に配線層と絶縁層とを積層してなる多層配線基板において、
前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲であり、コア基板用のコア材がシリコン、セラミックス、ガラス、ガラス・エポキシ複合材料、メタルから選ばれたコア材であり、
前記コア基板は導電材料により表裏の導通がなされた複数のスル−ホ−ルを備え、
前記コア基板の一方の面にキャパシタを備えることを特徴とする多層配線基板。
【請求項２】
前記キャパシタは、前記スルーホール内の導電材料を上部電極とし、誘電体層を介して前記上部電極と対向するように配設された下部電極とにより構成されていることを特徴とする請求項１に記載の多層配線基板。
【請求項３】
前記キャパシタは、前記スルーホール内の導電材料に接続されて前記コア基板上に設けられた上部電極と、誘電体層を介して前記上部電極と対向するように配設された下部電極とにより構成されていることを特徴とする請求項１に記載の多層配線基板。
【請求項４】
前記キャパシタは、前記スルーホール内の導電材料に接続されるように絶縁層を介して前記コア基板上に設けられた上部電極と、該上部電極の少なくとも一部を覆うように設けられた誘電体層と、該誘電体層の少なくとも一部を覆うように設けられた下部電極とにより構成されていることを特徴とする請求項１に記載の多層配線基板。
【請求項５】
前記キャパシタは、前記スルーホール内の導電材料に接続されて前記コア基板上に設けられた陽極酸化可能な金属からなる上部電極と、前記金属の酸化物からなる誘電体層を介して前記上部電極と対向するように配設された下部電極とにより構成されていることを特徴とする請求項１に記載の多層配線基板。
【請求項６】
前記キャパシタを構成する誘電体層の材料は、酸化シリコン、窒化シリコン、チタン酸バリウム・ストロンチウム、五酸化タンタル、チタン酸ジルコン酸鉛、チタン酸ストロンチウム、酸化アルミニウム、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂のいずれかから選ばれたものであることを特徴とする請求項１乃至請求項５に記載の多層配線基板。
【請求項７】
前記配線層および前記下部電極の材料は、Ａｌ、Ｃｒ、Ｃｕ、Ｔｉ、Ｐｔ、Ｒｕ、Ｔａ、Ｗのいずれか１種の金属と、これらの金属の酸化物、窒化物、合金と、前記金属、酸化物、窒化物、合金およびポリシリコンの任意の組み合わせからなる多層膜と、からなる群から選ばれるものであることを特徴とする請求項１乃至請求項６に記載の多層配線基板。
【請求項８】
前記コア基板の厚みは５０〜３００μｍの範囲内であり、前記スルーホールの開口径が１０〜３００μｍの範囲内であることを特徴とする請求項１乃至請求項７に記載の多層配線基板。
【請求項９】
前記スル−ホ−ルの内壁面に導電性物質拡散防止層を備えていることを特徴とする請求項１乃至請求項８に記載の多層配線基板。
【請求項１０】
前記導電性物質拡散防止層は窒化チタン薄膜であることを特徴とする請求項９に記載の多層配線基板。
【請求項１１】
前記コア材のスル−ホ−ルの開口径が１０〜３０μｍの範囲内であることを特徴とする請求項９または請求項１０に記載の多層配線基板。
【請求項１２】
コア基板と、該コア基板上に配線層と絶縁層とを積層してなる多層配線基板の製造方法において、
前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲であり、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料、メタルのいずれかから選ばれたコア材に、複数の微細孔を形成する工程と、
前記微細孔を導電材料により導電性とする工程と、
前記微細孔の穿孔側のコア基板上に、配線層と絶縁層とを積層して多層配線層を形成する工程と、
前記微細孔を設けたコア基板の他方の面を研磨し、前記導電材料により導電性とした前記微細孔を露出させてコア基板の表裏を導通する複数のスル−ホ−ルを形成する工程と、
前記研磨したコア基板面にキャパシタを形成する工程と、
を有することを特徴とする多層配線基板の製造方法。
【請求項１３】
キャパシタを形成する工程では、コア基板面に誘電体層を形成し、所定の前記スルーホール上の誘電体層を開口して配線層を設けるとともに、誘電体層が開口していないスルーホール内の導電材料を上部電極とし、該スルーホール上の前記誘電体層を介して下部電極を設けてキャパシタとすることを特徴とする請求項１２に記載の多層配線基板の製造方法。
【請求項１４】
キャパシタを形成する工程は、キャパシタを形成する位置にあるスルーホール内の導電材料と接続するように上部電極を前記コア基板面に形成する工程と、
前記上部電極を覆うようにコア基板面に誘電体層を形成する工程と、
キャパシタを形成しない位置にあるスルーホール上の誘電体層を開口して配線層を設けるとともに、誘電体層を介して前記上部電極と対向するように下部電極を設ける工程と、を有することを特徴とする請求項１２に記載の多層配線基板の製造方法。
【請求項１５】
キャパシタを形成する工程は、コア基板面に絶縁層を形成し、キャパシタを形成する位置にあるスルーホール内の導電材料と接続するように上部電極を前記絶縁層上に形成するとともに、キャパシタを形成しない位置にあるスルーホール内の導電性材料と接続するように配線層を形成する工程と、
前記上部電極の少なくとも一部を覆うように前記絶縁層上に誘電体層を形成し、該誘電体層の少なくとも一部を覆うように下部電極を形成する工程と、を有することを特徴とする請求項１２に記載の多層配線基板の製造方法。
【請求項１６】
キャパシタを形成する工程は、陽極酸化可能な金属からなる上部電極を、前記コア基板面に形成する工程と、
該上部電極の表面を陽極酸化して金属酸化物とすることにより誘電体層を形成する工程と、
該誘電体層上に下部電極を形成する工程と、
キャパシタを形成する位置にあるスルーホール内の導電材料と前記上部電極とを接続するように配線層を形成するとともに、キャパシタを形成しない位置にあるスルーホール上に配線層を形成する工程と、を有することを特徴とする請求項１２に記載の多層配線基板の製造方法。
【請求項１７】
開口径が１０〜３００μｍの範囲となる微細孔形成後、前記微細孔の内壁面に導電性物質拡散防止層を形成することを特徴とする請求項１２乃至請求項１６に記載の多層配線基板の製造方法。
【請求項１８】
前記導電性物質拡散防止層の形成方法がＭＯ−ＣＶＤ法であることを特徴とする請求項１７に記載の多層配線基板の製造方法。
【請求項１９】
前記微細孔を開口径が１０〜３０μｍの範囲内となるように形成することを特徴とする請求項１７または請求項１８に記載の多層配線基板の製造方法。
【請求項２０】
前記微細孔の形成方法がＩＣＰ−ＲＩＥ法もしくはサンドブラスト法であることを特徴とする請求項１２乃至請求項１９に記載の多層配線基板の製造方法。
【請求項２１】
微細孔を導電材料により導電性とする工程は、微細孔に導電ペーストを充填する方法、あるいは、微細孔にめっきにより導電材料を充填する方法のいずれかであることを特徴とする請求項１２乃至請求項２０に記載の多層配線基板の製造方法。
【請求項２２】
めっきにより導電材料を充填する方法は、微細孔が形成されたコア材面側から真空成膜法により下地導電性薄膜を成膜して、微細孔の内壁面の一部に前記下地導電性薄膜からなるシード層を形成し、該シード層を用いて電解めっきにより微細孔内に金属を析出させて充填するものであることを特徴とする請求項２１に記載の多層配線基板の製造方法。
【請求項２３】
コア基板と、該コア基板上に配線層と絶縁層とを積層してなる多層配線基板の製造方法において、
前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲であり、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料、メタルのいずれかから選ばれたコア材に、複数のスルーホールを形成する工程と、
前記スルーホールを導電材料により導電性としてコア基板の表裏を導通する工程と、
前記コア基板の一方の面に、配線層と絶縁層とを積層して多層配線層を形成する工程と、
前記コア基板の他方の面にキャパシタを形成する工程と、
を有することを特徴とする多層配線基板の製造方法。
【請求項２４】
キャパシタを形成する工程では、コア基板面に誘電体層を形成し、所定の前記スルーホール上の誘電体層を開口して配線層を設けるとともに、誘電体層が開口していないスルーホール内の導電材料を上部電極とし、該スルーホール上の前記誘電体層を介して下部電極を設けてキャパシタとすることを特徴とする請求項２３に記載の多層配線基板の製造方法。
【請求項２５】
キャパシタを形成する工程は、キャパシタを形成する位置にあるスルーホール内の導電材料と接続するように上部電極を前記コア基板面に形成する工程と、
前記上部電極を覆うようにコア基板面に誘電体層を形成する工程と、
キャパシタを形成しない位置にあるスルーホール上の誘電体層を開口して配線層を設けるとともに、誘電体層を介して前記上部電極と対向するように下部電極を設ける工程と、を有することを特徴とする請求項２３に記載の多層配線基板の製造方法。
【請求項２６】
キャパシタを形成する工程は、コア基板面に絶縁層を形成し、キャパシタを形成する位置にあるスルーホール内の導電材料と接続するように上部電極を前記絶縁層上に形成するとともに、キャパシタを形成しない位置にあるスルーホール内の導電性材料と接続するように配線層を形成する工程と、
前記上部電極の少なくとも一部を覆うように前記絶縁層上に誘電体層を形成し、該誘電体層の少なくとも一部を覆うように下部電極を形成する工程と、を有することを特徴とする請求項２３に記載の多層配線基板の製造方法。
【請求項２７】
キャパシタを形成する工程は、陽極酸化可能な金属からなる上部電極を、前記コア基板面に形成する工程と、
該上部電極の表面を陽極酸化して金属酸化物とすることにより誘電体層を形成する工程と、
該誘電体層上に下部電極を形成する工程と、
キャパシタを形成する位置にあるスルーホール内の導電材料と前記上部電極とを接続するように配線層を形成するとともに、キャパシタを形成しない位置にあるスルーホール上に配線層を形成する工程と、を有することを特徴とする請求項２３に記載の多層配線基板の製造方法。
【請求項２８】
スルーホールを導電材料により導電性としてコア基板の表裏を導通する工程は、コア基板の片面から真空成膜法により下地導電性薄膜を成膜して、スルーホールの内壁面の一部に前記下地導電性薄膜からなるシード層を形成する工程と、
前記シード層を給電層とした電解めっきにより、前記シード層からスルーホール内に金属を析出成長させる工程と、を有することを特徴とする請求項２３乃至請求項２７に記載の多層配線基板の製造方法。
【請求項２９】
スルーホール形成後、前記スルーホールの内壁面に導電性物質拡散防止層を形成することを特徴とする請求項２３乃至請求項２８に記載の多層配線基板の製造方法。
【請求項３０】
前記導電性物質拡散防止層の形成方法がＭＯ−ＣＶＤ法であることを特徴とする請求項２９に記載の多層配線基板の製造方法。
【請求項３１】
前記スルーホールを開口径が１０〜３０μｍの範囲内となるように形成することを特徴とする請求項２９または請求項３０に記載の多層配線基板の製造方法。
【請求項３２】
前記スルーホールの形成方法がＩＣＰ−ＲＩＥ法もしくはサンドブラスト法であることを特徴とする請求項２３乃至請求項３１に記載の多層配線基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタを内蔵した回路基板に関わり、さらに詳しくは、キャパシタの位置や大きさを回路基板に任意に設けることが可能なキャパシタを内蔵した多層配線基板に関するものである。
【背景技術】
【０００２】
近年、半導体チップでは、ＩＣ、ＬＳＩ等の集積回路素子(以下、まとめてＬＳＩと記す)の高密度化が進むとともに、動作速度は年々上昇している。ＬＳＩの動作速度が上昇すると、半導体チップ内部で発生するスイッチングノイズがＬＳＩを誤動作させる要因となるという問題がある。スイッチングノイズを低減させるためには、電源バスラインと接地バスラインとの間にキャパシタを配置することが有効である。
【０００３】
キャパシタを外付け部品として配線基板上に配置させると、これらの部品と半導体チップの間の接続距離が長くなり、配線インダクタンスが大きくなるため、キャパシタの効果が不十分となってしまう。そのため、キャパシタはできるだけＬＳＩに近いことが求められており、半導体チップに直接形成することが望ましい。しかし、この場合、半導体チップの面積が増大してコスト高となり、また、製造工程が複雑で長くなるため、キャパシタの不良によって半導体チップ自身の歩留りが低下してしまうという問題があった。
【０００４】
これらの問題に対応するため、半導体チップを配線基板に実装する場合に用いられる中間基板(インターポーザ、あるいは、半導体チップキャリア)に、キャパシタを内蔵させることが提案されている（例えば、特許文献１、特許文献２参照。）。
あるいは、コア基板上に積層した多層配線層にキャパシタを内蔵する方法が提案されている（例えば、特許文献３参照。）。
【特許文献１】特開平８−１４８５９５号公報
【特許文献２】特開２００１−３２６２９８号公報
【特許文献３】特開平７−３０２５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、特許文献１に示される半導体装置は、ベース基板上に厚膜キャパシタを有するガラスセラミックからなるチップキャリアが接続される構成を示しているが、誘電体層を薄くすることが困難であるため、キャパシタの特性に限界があった。特許文献２には、キャパシタをもつセラミックからなるインターポーザを備えた構成が示されているが、インターポーザを用いる方法は、キャパシタの誘電体層の材料、厚さ、キャパシタの位置、大きさ等をあらかじめ決めておかなければならないという問題があった。
また、特許文献３に記載されるキャパシタを内蔵した回路基板は、多層配線層に内蔵されたキャパシタが埋め込みになるため、電極の大きさも固定され、キャパシタの位置、大きさ等をあらかじめ決めておかなければならず、仕様変更に柔軟に対応できないという問題があり、さらに、従来のキャパシタを内蔵した多層配線を有する回路基板の製造工程は長く、製造歩留りを低下させるという問題があった。
【０００６】
そこで本発明はこのような点を考慮してなされたものであり、キャパシタの位置、大きさ等を仕様変更に応じて、柔軟に変更することができ、キャパシタの誘電体層の材料選択の幅を広げることができ、キャパシタを内蔵した回路基板の製造工程を短くし、製造歩留りを向上させたキャパシタ内蔵多層配線基板およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために、本発明に係わる多層配線基板は、コア基板と、該コア基板上に配線層と絶縁層とを積層してなる多層配線基板において、前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲であり、コア基板用のコア材がシリコン、セラミックス、ガラス、ガラス・エポキシ複合材料、メタルから選ばれたコア材であり、前記コア基板は導電材料により表裏の導通がなされた複数のスル−ホ−ルを備え、前記コア基板の一方の面にキャパシタを備えるような構成とした。
【０００８】
また、本発明は、前記キャパシタが、前記スルーホール内の導電材料を上部電極とし、誘電体層を介して前記上部電極と対向するように配設された下部電極とにより構成されている。
また、本発明は、前記キャパシタが、前記スルーホール内の導電材料に接続されて前記コア基板上に設けられた上部電極と、誘電体層を介して前記上部電極と対向するように配設された下部電極とにより構成されている。
【０００９】
また、本発明は、前記キャパシタが、前記スルーホール内の導電材料に接続されるように絶縁層を介して前記コア基板上に設けられた上部電極と、該上部電極の少なくとも一部を覆うように設けられた誘電体層と、該誘電体層の少なくとも一部を覆うように設けられた下部電極とにより構成されている。
また、本発明は、前記キャパシタが、前記スルーホール内の導電材料に接続されて前記コア基板上に設けられた陽極酸化可能な金属からなる上部電極と、前記金属の酸化物からなる誘電体層を介して前記上部電極と対向するように配設された下部電極とにより構成されている
【００１０】
また、本発明は、前記キャパシタを構成する誘電体層の材料が、酸化シリコン、窒化シリコン、チタン酸バリウム・ストロンチウム、五酸化タンタル、チタン酸ジルコン酸鉛、チタン酸ストロンチウム、酸化アルミニウム、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂のいずれかから選ばれたものであるような構成とした。
【００１１】
また、本発明は、前記配線層および前記下部電極の材料が、Ａｌ、Ｃｒ、Ｃｕ、Ｔｉ、Ｐｔ、Ｒｕ、Ｔａ、Ｗのいずれか１種の金属と、これらの金属の酸化物、窒化物、合金と、前記金属、酸化物、窒化物、合金およびポリシリコンの任意の組み合わせからなる多層膜と、からなる群から選ばれるものであるような構成とした。
【００１２】
また、本発明は、前記コア基板の厚みは５０〜３００μｍの範囲内であり、前記スルーホールの開口径が１０〜３００μｍの範囲内であるような構成とした。
また、本発明は、前記スル−ホ−ルの内壁面に導電性物質拡散防止層を備えているような構成とし、前記導電性物質拡散防止層は窒化チタン薄膜であるような構成とした。
また、本発明は、前記コア材のスル−ホ−ルの開口径が１０〜３０μｍの範囲内であるような構成とした。
【００１３】
本発明の多層配線基板の製造方法は、コア基板と、該コア基板上に配線層と絶縁層とを積層してなる多層配線基板の製造方法において、前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲であり、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料、メタルのいずれかから選ばれたコア材に、複数の微細孔を形成する工程と、前記微細孔を導電材料により導電性とする工程と、前記微細孔の穿孔側のコア基板上に、配線層と絶縁層とを積層して多層配線層を形成する工程と、前記微細孔を設けたコア基板の他方の面を研磨し、前記導電材料により導電性とした前記微細孔を露出させてコア基板の表裏を導通する複数のスル−ホ−ルを形成する工程と、前記研磨したコア基板面にキャパシタを形成する工程と、を有するような構成とした。
【００１４】
また、本発明は、前記のキャパシタを形成する工程において、コア基板面に誘電体層を形成し、所定の前記スルーホール上の誘電体層を開口して配線層を設けるとともに、誘電体層が開口していないスルーホール内の導電材料を上部電極とし、該スルーホール上の前記誘電体層を介して下部電極を設けてキャパシタとするような構成とした。
【００１５】
また、本発明は、前記のキャパシタを形成する工程は、キャパシタを形成する位置にあるスルーホール内の導電材料と接続するように上部電極を前記コア基板面に形成する工程と、前記上部電極を覆うようにコア基板面に誘電体層を形成する工程と、キャパシタを形成しない位置にあるスルーホール上の誘電体層を開口して配線層を設けるとともに、誘電体層を介して前記上部電極と対向するように下部電極を設ける工程と、を有するような構成とした。
【００１６】
また、本発明は、前記のキャパシタを形成する工程は、コア基板面に絶縁層を形成し、キャパシタを形成する位置にあるスルーホール内の導電材料と接続するように上部電極を前記絶縁層上に形成するとともに、キャパシタを形成しない位置にあるスルーホール内の導電性材料と接続するように配線層を形成する工程と、前記上部電極の少なくとも一部を覆うように前記絶縁層上に誘電体層を形成し、該誘電体層の少なくとも一部を覆うように下部電極を形成する工程と、を有するような構成とした。
【００１７】
また、本発明は、前記のキャパシタを形成する工程は、陽極酸化可能な金属からなる上部電極を、前記コア基板面に形成する工程と、該上部電極の表面を陽極酸化して金属酸化物とすることにより誘電体層を形成する工程と、該誘電体層上に下部電極を形成する工程と、キャパシタを形成する位置にあるスルーホール内の導電材料と前記上部電極とを接続するように配線層を形成するとともに、キャパシタを形成しない位置にあるスルーホール上に配線層を形成する工程と、を有するような構成とした。
【００１８】
また、本発明は、開口径が１０〜３００μｍの範囲となる微細孔形成後、前記微細孔の内壁面に導電性物質拡散防止層を形成するような構成とし、前記導電性物質拡散防止層の形成方法がＭＯ−ＣＶＤ法であるような構成とした。
また、本発明は、前記微細孔を開口径が１０〜３０μｍの範囲内となるように形成するような構成とした。
【００１９】
また、本発明は、前記微細孔の形成方法がＩＣＰ−ＲＩＥ法もしくはサンドブラスト法であるような構成とした。
また、本発明は、微細孔を導電材料により導電性とする工程が、微細孔に導電ペーストを充填する方法、あるいは、微細孔にめっきにより導電材料を充填する方法のいずれかであるような構成とした。
また、本発明は、めっきにより導電材料を充填する方法が、微細孔が形成されたコア材面側から真空成膜法により下地導電性薄膜を成膜して、微細孔の内壁面の一部に前記下地導電性薄膜からなるシード層を形成し、該シード層を用いて電解めっきにより微細孔内に金属を析出させて充填するものであるような構成とした。
【００２０】
本発明の多層配線基板の製造方法は、コア基板と、該コア基板上に配線層と絶縁層とを積層してなる多層配線基板の製造方法において、前記コア基板のＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲であり、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料、メタルのいずれかから選ばれたコア材に、複数のスルーホールを形成する工程と、前記スルーホールを導電材料により導電性としてコア基板の表裏を導通する工程と、前記コア基板の一方の面に、配線層と絶縁層とを積層して多層配線層を形成する工程と、前記コア基板の他方の面にキャパシタを形成する工程と、を有するような構成とした。
【００２１】
また、本発明は、前記のキャパシタを形成する工程において、コア基板面に誘電体層を形成し、所定の前記スルーホール上の誘電体層を開口して配線層を設けるとともに、誘電体層が開口していないスルーホール内の導電材料を上部電極とし、該スルーホール上の前記誘電体層を介して下部電極を設けてキャパシタとするような構成とした。
【００２２】
また、本発明は、前記のキャパシタを形成する工程が、キャパシタを形成する位置にあるスルーホール内の導電材料と接続するように上部電極を前記コア基板面に形成する工程と、前記上部電極を覆うようにコア基板面に誘電体層を形成する工程と、キャパシタを形成しない位置にあるスルーホール上の誘電体層を開口して配線層を設けるとともに、誘電体層を介して前記上部電極と対向するように下部電極を設ける工程と、を有するような構成とした。
【００２３】
また、本発明は、前記のキャパシタを形成する工程が、コア基板面に絶縁層を形成し、キャパシタを形成する位置にあるスルーホール内の導電材料と接続するように上部電極を前記絶縁層上に形成するとともに、キャパシタを形成しない位置にあるスルーホール内の導電性材料と接続するように配線層を形成する工程と、前記上部電極の少なくとも一部を覆うように前記絶縁層上に誘電体層を形成し、該誘電体層の少なくとも一部を覆うように下部電極を形成する工程と、を有するような構成とした。
【００２４】
また、本発明は、前記のキャパシタを形成する工程が、陽極酸化可能な金属からなる上部電極を、前記コア基板面に形成する工程と、該上部電極の表面を陽極酸化して金属酸化物とすることにより誘電体層を形成する工程と、該誘電体層上に下部電極を形成する工程と、キャパシタを形成する位置にあるスルーホール内の導電材料と前記上部電極とを接続するように配線層を形成するとともに、キャパシタを形成しない位置にあるスルーホール上に配線層を形成する工程と、を有するような構成とした。
【００２５】
また、本発明は、スルーホールを導電材料により導電性としてコア基板の表裏を導通する工程が、コア基板の片面から真空成膜法により下地導電性薄膜を成膜して、スルーホールの内壁面の一部に前記下地導電性薄膜からなるシード層を形成する工程と、前記シード層を給電層とした電解めっきにより、前記シード層からスルーホール内に金属を析出成長させる工程と、を有するような構成とした。
【００２６】
また、本発明は、スルーホール形成後、前記スルーホールの内壁面に導電性物質拡散防止層を形成するような構成とし、前記導電性物質拡散防止層の形成方法がＭＯ−ＣＶＤ法であるような構成とした。
また、本発明は、前記スルーホールを開口径が１０〜３０μｍの範囲内となるように形成するような構成とした。
また、本発明は、前記スルーホールの形成方法がＩＣＰ−ＲＩＥ法もしくはサンドブラスト法であるような構成とした。
【発明の効果】
【００２７】
本発明では、コア基板の一方の面に、内部回路としてキャパシタを形成することにより、半導体チップとの距離が近くなり、電源配線の延長に伴うインピ−ダンスの増加を生じることがなく、ＬＳＩのスイッチングノイズを低減し、内部回路を安定して高速動作させることができ、さらにチップサイズの増大も抑えることが可能となる。
また、本発明のキャパシタ内蔵多層配線基板によれば、導電材料で充填したスルーホールをキャパシタ用の上部電極として用いるので、キャパシタの位置、大きさ等の仕様変更に応じて、柔軟にキャパシタを変更することができ、さらに、キャパシタを埋め込みにせずにコア基板の一方の面に形成するので、キャパシタ用誘電体層の材料選択の幅を広げることができる。
【００２８】
また、本発明のキャパシタ内蔵多層配線基板を構成するコア基板は熱膨張係数の小さい材料により構成され、コア基板は導電材料により表裏の導通がなされた複数のスル−ホ−ルを有し、コア基板の一方の面に多層配線層が形成されており、配線層はフォトリソグラフィ法とめっき法によりビア形成されているので、微細線幅、狭ピッチの配線が可能である。また、多層配線層のビアをスタック構造とすることができるため、高密度配線が可能となる。
本発明の多層配線基板は、微細化、高密度化により高性能の電気特性を有しながらも、小型化、軽量化できるので、多方面の用途に使用可能である。
【００２９】
本発明のキャパシタ内蔵多層配線基板の製造方法によれば、導電材料で充填した導電性スルーホールをキャパシタ用の上部電極とするので、上部電極形成工程が不要となり、また、キャパシタ用の誘電体層が絶縁層を兼ねるため、コア基板の表面に絶縁層を設ける工程が不要となり、キャパシタを内蔵した回路基板の製造工程を短くし、製造歩留りを向上させたキャパシタ内蔵多層配線基板の製造方法が得られる。
また、スルーホール内に充填された導電材料に接続するように上部電極をコア基板上に設けることにより、キャパシタの位置、大きさを仕様変更に応じて柔軟に変更することができ、キャパシタを内蔵した回路基板の製造工程を短くし、製造歩留りを向上させたキャパシタ内蔵多層配線基板の製造方法が得られる。陽極酸化可能な金属を上部電極に使用し、この表面を陽極酸化して誘電体層とする場合には、工程の更なる簡略化が可能で、製造歩留りを向上させたキャパシタ内蔵多層配線基板の製造方法が得られる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態について図面を用いて説明する。
（多層配線基板の第１の実施形態）
図１は、本発明の多層配線基板の他の実施形態を模式的に示す部分縦断面図である。図１において、多層配線基板１０１はコア基板１０２を備え、このコア基板１０２の一方の面には、配線１０４（１０４ａ、１０４ｂ、１０４ｃ、１０４ｄ）と絶縁層１０５（１０５ａ、１０５ｂ、１０５ｃ）が積層された多層配線層１０３が形成されている。また、コア基板１０２の他方の面には、誘電体層１１２が設けられ、キャパシタ１１１が形成されている。本発明において、キャパシタ１１１が設けられている面は、キャパシタのみならず他の受動部品回路であるインダクタが共に設けられていてもよい。
【００３１】
多層配線基板１０１を構成するコア基板１０２は、導電材料１０９により表裏の導通がなされた複数の導電性のスル−ホ−ル１０７が形成されている。また、コア基板１０２の多層配線層１０３形成側と、スルーホール１０７内壁面には絶縁層１０８を備えている。コア基板１０２上の一方の面に設けられた多層配線層１０３は、各配線１０４が絶縁層１０５を介し、導電性のビア１０６（１０６ａ、１０６ｂ、１０６ｃ）で接続され、さらに、コア基板１０２の所定のスル−ホ−ル１０７内の導電材料１０９と接続されている。尚、多層配線層１０３における配線層とは、配線１０４とビア１０６とを含む概念である。
【００３２】
本発明では、多層配線基板１０１上に設ける微細な多層配線層１０３の位置精度を保つために、コア基板１０２はＸＹ方向（コア基板１０２の表面に平行な平面）の熱膨張係数が２〜２０ｐｐｍの範囲にある材料が用いられる。このようなコア材１０２′としては、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料、メタルから選ぶことができる。コア基板１０２の上記のコア材において、シリコンは微細加工に好適で精密なスル−ホ−ル加工に適している。また、セラミックス、ガラス、ガラス・エポキシ複合材料は比較的安価で寸法安定性に優れ製造工程中で変形が少ないという長所を有しており、所望の特性に応じて上記の材料を選択することが可能である。メタルとしては、４２合金、タングステン等が挙げられる。メタルは基板の導電性に優れているが、加工後、表面の絶縁処理を十分に行なう必要がある。
【００３３】
本発明において、コア基板１０２の厚さは、５０〜３００μｍの範囲で用いるのが好ましい。コア基板１０２の厚さが５０μｍ未満だと機械的強度に不十分となり、３００μｍを超えるとキャパシタ１１１の特性が低下してくるからである。
上記の絶縁層１０８は、例えば、コア材１０２′がシリコンの場合には、コア材１０２′に熱酸化を施して酸化シリコン等を形成することにより設けることができる。また、プラズマＣＶＤ法等の真空成膜法を用いて、スル−ホ−ル１０７を含めたコア基板１０２の表面に酸化シリコン、窒化シリコン等の絶縁層１０８を設けてもよい。さらに、塗布方法により、珪素酸化物の懸濁液、あるいはベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁性樹脂を、スル−ホ−ル１０７を含めたコア基板１０２の表面に塗布し熱硬化させて、絶縁層１０８を形成することができる。
【００３４】
本発明のコア基板１０２のスルーホール１０７の形状は、表裏の開口径がほぼ同一であるストレート形状、一端の開口径が他端の開口径よりも大きいテーパー形状等、いずれであってもよい。
スル−ホ−ル１０７は、開口径を１０〜３００μｍの範囲とすることが好ましい。スル−ホ−ル１０７の開口径が１０μｍ未満であると深い微細孔を穿孔し導電材料を充填するのが困難となり、３００μｍを超えるとスルーホールの占有面積が大きくなり高密度化に好ましくないからである。
【００３５】
また、本発明では、スルーホール１０７の開口径を１０〜１００μｍ、好ましくは１０〜３０μｍの範囲とすることができ、この場合、図２に示されるように、スルーホール１０７の内壁面を含めて絶縁層１０８上に導電性物質拡散防止層１１０を備えることが好ましい。この導電性物質拡散防止層１１０により、導電材料１０９がコア基板１０２中に拡散することが阻止され、開口径を小さくしてスルーホール１０７の狭ピッチ化を進めても、隣接するスルーホール１０７間の短絡が防止される。上記の導電性物質拡散防止層１１０は、緻密であり、コア基板１０２中への導電性物質の拡散を防止し得る薄膜であれば特に制限はなく、例えば、窒化チタン、チタン、クロム等の薄膜とすることができる。この導電性物質拡散防止層１１０の厚みは、例えば、１０〜５０ｎｍの範囲で設定することができる。
【００３６】
コア基板１０２の導電性スル−ホ−ル１０７に用いられる導電材料１０９としては、銅ペ−ストや銀ペ−スト等の公知の導電性ペ−ストを充填したもの、あるいは、電解めっきにより充填された銅、銀、金、ニッケル等の金属、いずれであってもよい。特に、導電材料１０９として金属を用いた場合、スルーホール内の導電材料の熱膨張が小さく、コア基板に設けられた配線等への応力集中を防止することができ好ましい。導電材料１０９として金属を使用する場合、スル−ホ−ルの内壁に下地導電性薄膜をＣＶＤ等の真空成膜法、あるいは無電解めっき法で形成してから、電解めっきにより銅、銀、金、ニッケル等の導電材料で埋め込みめっきを行ない導電性とする方法を用いることができる。
【００３７】
なお、本発明におけるキャパシタ１１１は、スルーホール１０７に充填された導電材料１０９を上部電極１１３として用い、誘電体層１１２を介して下部電極１１４を設けているので、少なくともキャパシタ１１１側のスルーホール１０７は導電材料１０９で埋まっている状態が好ましく、スル−ホ−ル１０７内が導電材料１０９ですべて充填されている状態がより好ましい。
本発明においては、上部電極１１３と下部電極１１４間の電流を通す方向は限定されず、後述の実施形態においても同様である。
【００３８】
本発明において、キャパシタ１１１を構成する誘電体層１１２の材料は、酸化シリコン、窒化シリコン、五酸化タンタル、チタン酸バリウム・ストロンチウム（ＳｒＢａＴｉＯ３  ）、チタン酸ジルコン酸鉛（Ｐｂ、（Ｚｒ、Ｔｉ）Ｏ３  ）、チタン酸ストロンチウム（ＳｒＴｉＯ３  ）、酸化アルミニウム、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂のいずれかから選ばれたものである。
誘電体層１１２の厚さとしては、０．０５〜数μｍ程度の膜厚が用いられる。
【００３９】
誘電体層１１２上に設けるキャパシタ１１１の下部電極１１４、およびスルーホール１０７と導通する配線層１１８の材質は、下記の群から選ばれるものが好ましく、数μｍの厚さで形成されている。
・Ａｌ、Ｃｒ、Ｃｕ、Ｔｉ、Ｐｔ、Ｒｕ、Ｔａ、Ｗのいずれか１種の金属
・上記の金属の酸化物（ＲｕＯ等）、窒化物（ＴｉＮ等）、合金
・上記の金属、酸化物、窒化物、合金およびポリシリコンの任意の組み合わせからな
る多層膜（Ｃｒ／ＣｕやＴｉ／Ｐｔの２層膜、Ｃｒ／Ｃｕ／Ｃｒの３層膜等）
金属の合金の例としては、数％のＳｉあるいはＣｕを含むＡｌが例示される。
【００４０】
また、コア基板１０２上に設けた多層配線層１０３の配線１０４、ビア１０６の材質は、下記の群から選ばれるものが好ましい。
・Ａｌ、Ｃｒ、Ｃｕ、Ｔｉのいずれか１種の金属
・上記の金属の窒化物（ＴｉＮ等）、合金
・上記の金属、窒化物および合金の任意の組み合わせからなる多層膜（Ｃｒ／Ｃｕの
２層膜、Ｃｒ／Ｃｕ／Ｃｒの３層膜等）
金属の合金の例としては、数％のＳｉあるいはＣｕを含むＡｌが例示される。
【００４１】
また、多層配線層１０３のそれぞれの絶縁層１０５の材質は、はんだリフロ−温度である２５０℃以下で熱硬化可能な感光性絶縁材料が用いられ、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として挙げられる。
また、本発明の多層配線基板は、図３に示される多層配線基板１０１′のように、スル−ホ−ル１０７内に充填された導電材料１０９がコア材１０２′の少なくとも一方の面において表面よりも突出して、ランド１０９ａ，１０９ｂを構成しているものであってもよい。このランド１０９ａ，１０９ｂは、コア基板表面から５〜１５μｍの範囲内で突出していることが好ましい。突出部が５μｍ以下であると、スル−ホ−ルの導体部分の領域を十分に確保できず、一方、１５μｍを越えると配線基板の薄型化の障害となってくるからである。尚、図示例では、平坦面を得るために絶縁層１０５′を両面に備えている。この絶縁層１０５′の材料としては、上述の絶縁層１０５と同様とすることができる。
【００４２】
（多層配線基板の第２の実施形態）
図４は、本発明の多層配線基板の他の実施形態を模式的に示す部分縦断面図である。図４において、多層配線基板１２１はコア基板１２２を備え、このコア基板１２２の一方の面には、配線１２４（１２４ａ、１２４ｂ、１２４ｃ、１２４ｄ）と絶縁層１２５（１２５ａ、１２５ｂ、１２５ｃ）が積層された多層配線層１２３が形成されている。また、コア基板１２２の他方の面には、誘電体層１３２が設けられ、キャパシタ１３１が形成されている。
【００４３】
この多層配線基板１２１を構成するコア基板１２２上の一方の面に設けられた多層配線層１２３は、各配線１２４が絶縁層１２５を介し、導電性のビア１２６（１２６ａ、１２６ｂ、１２６ｃ）で接続され、さらに、コア基板１２２の所定のスル−ホ−ル１２７内の導電材料１２９と接続されている。尚、多層配線層１２３における配線層とは、配線１２４とビア１２６とを含む概念である。
また、スルーホール１２７の内壁面とコア材１２２′の多層配線層１２３形成側には絶縁層１２８が形成されている。このようなコア基板１２２、多層配線層１２３は、上述の多層配線基板１０１を構成するコア基板１０２、多層配線層１０３と同様であり、詳細な説明は省略する。
【００４４】
多層配線基板１２１のキャパシタ１３１は、スル−ホ−ル１２７内の導電材料１２９に接続されるようにコア基板１２２上に設けられた上部電極１３３と、誘電体層１３２を介して上部電極１３３に対向するように配設された下部電極１３４により構成されている。上記の上部電極１３３は、スルーホール１２７よりも小さいが、コア材1２２′の絶縁層１２８が形成されていない部位に絶縁層を配設することにより、上部電極１３３の面積をスルーホール１２７よりも大きくして、静電容量の大きなキャパシタを構成することができる。また、多層配線基板１２１は、他のスルーホール１２７と導通する配線層１３８を備えている。
【００４５】
上記の上部電極１３３、下部電極１３４、配線層１３８の材質は、上述の多層配線基板１０１を構成する下部電極１１４、配線層１１８と同様とすることができる。
また、多層配線基板１２１においても、図２に示した多層配線基板１０１と同様に、スルーホール１２７の内壁面に導電性物質拡散防止層を備えたものとすることができる。
【００４６】
また、本発明の多層配線基板は、図５に示される多層配線基板１２１′のように、スル−ホ−ル１２７内に充填された導電材料１２９がコア材１２２′の表面よりも突出して、ランド１２９ａ，１２９ｂを構成しているものであってもよい。
このランド１２９ａ，１２９ｂは、コア基板表面から５〜１５μｍの範囲内で突出していることが好ましい。突出部が５μｍ以下であると、スル−ホ−ルの導体部分の領域を十分に確保できず、一方、１５μｍを越えると配線基板の薄型化の障害となってくるからである。尚、図示例では、コア基板１２２は平坦面を得るために絶縁層１２５′を両面に備えている。
【００４７】
（多層配線基板の第３の実施形態）
図６は、本発明の多層配線基板の他の実施形態を模式的に示す部分縦断面図である。図６において、多層配線基板１４１はコア基板１４２を備え、このコア基板１４２の一方の面には、配線１４４（１４４ａ、１４４ｂ、１４４ｃ、１４４ｄ）と絶縁層１４５（１４５ａ、１４５ｂ、１４５ｃ）が積層された多層配線層１４３が形成されている。また、コア基板１４２の他方の面には、絶縁層１５５が設けられ、この絶縁層１５５上にはキャパシタ１５１が形成されている。
【００４８】
この多層配線基板１４１を構成するコア基板１４２上の一方の面に設けられた多層配線層１４３は、各配線１４４が絶縁層１４５を介し、導電性のビア１４６（１４６ａ、１４６ｂ、１４６ｃ）で接続され、さらに、コア基板１４２の所定のスル−ホ−ル１４７内の導電材料１４９に接続されている。尚、多層配線層１４３における配線層とは、配線１４４とビア１４６とを含む概念である。
【００４９】
また、スルーホール１４７の内壁面とコア材１４２′の多層配線層１４３形成側には絶縁層１４８が形成されている。このようなコア基板１４２、多層配線層１４３は、上述の多層配線基板１０１を構成するコア基板１０２、多層配線層１０３と同様であり、詳細な説明は省略する。
多層配線基板１４１のキャパシタ１５１は、スル−ホ−ル１４７内の導電材料１４９に接続されるように絶縁層１５５を介してコア基板１４２上に設けられた上部電極１５３と、この上部電極の少なくとも一部を覆うように設けられた誘電体層１５２と、この誘電体層１５２の少なくとも一部を覆うように配設された下部電極１５４により構成されている。また、多層配線基板１４１には、他のスルーホール１４７と導通する配線層１５８を備えている。
【００５０】
上記の上部電極１５３、下部電極１５４、配線層１５８の材質は、上述の多層配線基板１０１を構成する下部電極１１４、配線層１１８と同様とすることができる。
また、多層配線基板１４１においても、図２に示した多層配線基板１０１と同様に、スルーホール１４７の内壁面に導電性物質拡散防止層を備えたものとすることができる。
【００５１】
また、本発明の多層配線基板は、図７に示される多層配線基板１４１′のように、スル−ホ−ル１４７内に充填された導電材料１４９がコア材１４２′の表面よりも突出して、ランド１４９ａ，１４９ｂを構成しているものであってもよい。
このランド１４９ａ，１４９ｂは、コア基板表面から５〜１５μｍの範囲内で突出していることが好ましい。突出部が５μｍ以下であると、スル−ホ−ルの導体部分の領域を十分に確保できず、一方、１５μｍを越えると配線基板の薄型化の障害となってくるからである。尚、図示例では、コア基板１４２は平坦面を得るために絶縁層１４５′を両面に備えている。
【００５２】
（多層配線基板の第４の実施形態）
図８は、本発明の多層配線基板の他の実施形態を模式的に示す部分縦断面図である。図８において、多層配線基板１６１はコア基板１６２を備え、このコア基板１６２の一方の面には、配線１６４（１６４ａ、１６４ｂ、１６４ｃ、１６４ｄ）と絶縁層１６５（１６５ａ、１６５ｂ、１６５ｃ）が積層された多層配線層１６３が形成されている。また、コア基板１６２の他方の面には、キャパシタ１７１が形成されている。
【００５３】
この多層配線基板１６１を構成するコア基板１６２上の一方の面に設けられた多層配線層１６３は、各配線１６４が絶縁層１６５を介し、導電性のビア１６６（１６６ａ、１６６ｂ、１６６ｃ）で接続され、さらに、コア基板１６２の所定のスル−ホ−ル１６７内の導電材料１６９に接続されている。尚、多層配線層１６３における配線層とは、配線１６４とビア１６６とを含む概念である。
また、スルーホール１６７の内壁面とコア材１６２′の多層配線層１６３形成側には絶縁層１６８が形成されている。このようなコア基板１６２、多層配線層１６３は、上述の多層配線基板１０１を構成するコア基板１０２、多層配線層１０３と同様であり、詳細な説明は省略する。
【００５４】
多層配線基板１６１のキャパシタ１７１は、配線層１７６を介してスル−ホ−ル１６７内の導電材料１６９に接続された上部電極１７３と、誘電体層１７２を介して上部電極１７３と対向する下部電極１７４と、隣接するスルーホール１６７の導電材料に上記下部電極１７４を接続する配線層１７７により構成されている。上記の上部電極１７３は、絶縁層１７９を介してコア材１６２′上に配設されている。また、多層配線基板１６１は、他のスルーホール１６７と導通する配線層１７８を備えている。
【００５５】
上記の上部電極１７３は、陽極酸化可能な金属からなるものであり、また、上記の誘電体層１７２は、陽極酸化可能な金属を酸化した金属酸化物からなる。このような陽極酸化可能な金属としては、Ｔａ、Ａｌ、Ｔｉ、Ｗ等を挙げることができる。
上記の下部電極１７４、配線層１７６、１７７、１７８の材質は、上述の多層配線基板１０１を構成する下部電極１１４、配線層１１８と同様とすることができる。
また、多層配線基板１６１においても、図２に示した多層配線基板１０１と同様に、スルーホール１６７の内壁面に導電性物質拡散防止層を備えたものとすることができる。
【００５６】
また、本発明の多層配線基板は、図９に示される多層配線基板１６１′のように、スル−ホ−ル１６７内に充填された導電材料１６９がコア材１６２′の表面よりも突出して、ランド１６９ａ，１６９ｂを構成しているものであってもよい。このランド１６９ａ，１６９ｂは、コア基板表面から５〜１５μｍの範囲内で突出していることが好ましい。突出部が５μｍ以下であると、スル−ホ−ルの導体部分の領域を十分に確保できず、一方、１５μｍを越えると配線基板の薄型化の障害となってくるからである。尚、図示例では、コア基板１６２は平坦面を得るために絶縁層１６５′を両面に備えている。
【００５７】
［多層配線基板の製造方法］
次に、図１〜図９に示されるキャパシタ内蔵の多層配線基板を例とした本発明の多層配線基板の製造方法を以下、製造方法の第１〜第６の実施形態として説明する。
本発明の多層配線基板の製造方法では、コア材としては、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内にある材料で、シリコン、セラミックス、ガラス、ガラス・エポキシ複合材料、メタルが用いられる。コア基板の厚さは、５０〜３００μｍの範囲で用いるのが好ましく、スル−ホ−ルは開口径を１０〜３００μｍの範囲とするのが好ましい。本発明において、微細孔はコア材を貫通していない状態の孔を意味し、スルーホールは通常の使われ方通りにコア基板を貫通している状態の孔を意味する。
【００５８】
これらのコア材に微細孔を形成する方法としては、コア材の材質特性に応じて、ドリル加工、炭酸ガスレ−ザやＹＡＧレ−ザによるレ−ザ加工、ドライエッチング加工、サンドブラスト加工が用いられるが、微細孔を形成できる点ではＩＣＰ−ＲＩＥ（Ｉｎｄｕｃｔｉｖｅｌｙ  Ｃｏｕｐｌｅｄ  Ｐｌａｓｍａ−Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ：誘導結合プラズマ−反応性イオンエッチング）法によるドライエッチング加工が好ましく、生産性の点ではサンドブラスト加工が好ましい。
前記の各加工方法で微細孔を形成する場合、ドライエッチング加工、サンドブラスト加工では、コア材の加工面側にマスクパタ−ンを形成し、このマスクパタ−ンをマスクとして孔開け加工を行なう方法が用いられる。
【００５９】
（製造方法の第１の実施形態）
図１０Ａから図１０Ｄ、および、図１１Ａから図１１Ｄは、図１に示した本発明の実施形態の一例に関わる多層配線基板の製造方法を示す工程図であり、コア基板にシリコンを用いた場合に好適な製造方法である。
【００６０】
コア基板となるコア材１８２′の一方の面にマスク材で所定のマスクパタ−ン１８０を形成する(図１０Ａ)。次に、このマスクパタ−ン１８０をマスクとしてＩＣＰ−ＲＩＥ法により、コア材１８２′に所定の深さまで微細孔１８７′を穿孔する(図１０Ｂ)。エッチング時のマスク材料としては、ドライエッチング耐性のある通常のノボラック系樹脂を用いたポジ型フォトレジストを用いてもよいし、シリコンとエッチング選択比がとれる酸化シリコン、窒化シリコン等のシリコン薄膜や、チタン、タングステン等の金属薄膜を予め成膜し、フォトエッチング法でパタ−ン化してマスク材として用いてもよい。
エッチングに際しては、通常市販されているＩＣＰ−ＲＩＥ装置を用いることができる。エッチングガスとしては、ＳＦ６  、ＣＦ４  、Ｃ２  Ｆ６  、Ｃ３  Ｆ８  等のフッ素系ガス等を用いることができる。また、エッチング速度を速めるために、マスク材に影響しない範囲内で酸素や窒素を微量に混合することも可能である。
【００６１】
コア材１８２′に所定の深さまで孔開け加工し微細孔１８７′を設けたら、次に、コア材１８２′からマスクパタ−ン１８０を除去する。
上記のように微細孔１８７′を形成後、コア材１８２′がシリコンあるいは導体であるメタルの場合には、微細孔１８７′の内壁面とコア材１８２′の表裏全面に絶縁層１８８を形成する（図１０Ｃ）。
例えば、コア材１８２′がシリコンの場合、熱酸化により微細孔１８７′を含むコア材１８２′表面に酸化シリコンの絶縁層を形成できる。また、プラズマＣＶＤ法等の真空成膜法を用いて、コア材１８２′表面に酸化シリコン、窒化シリコン等の絶縁層を形成することができる。さらに、塗布方法により、珪素酸化物の懸濁液、あるいはベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁性樹脂をコア材表面に塗布し熱硬化させて、絶縁層を形成することができる。
【００６２】
尚、図２に示されるように、導電性物質拡散防止層を備えた多層配線基板の製造では、例えば、プラズマを利用したＭＯ−ＣＶＤ(Metal Organic - Chemical Vapor Deposition)やスパッタリング法により導電性物質拡散防止層を形成することができる。導電性物質拡散防止層は窒化チタン、チタン、クロム等の薄膜とすることができ、厚みは１０〜５０ｎｍ程度が好ましい。
【００６３】
次に、図１０Ｄに示すように、微細孔１８７′内に導電材料１８９を充填する。微細孔１８７′内に充填する導電材料１８９としては、銅ペ−スト、銀ペ−スト等の導電性ペ−ストを用いることができ、微細孔１８７′内への充填方法は、スクリ−ン印刷等により行い、次いで熱処理することにより導電性を付与することができる。また、微細孔１８７′の内壁に下地導電性薄膜をスパッタリングや蒸着等の真空成膜法、あるいは無電解めっき法で形成してシード層とし、このシード層を給電層として電解めっきにより銅、銀、金、ニッケル等の導電材料で埋め込みめっきを行ない、導電性の微細孔とすることもできる。
【００６４】
次に、コア基板１８２の一方の面に多層配線層１８３を形成する（図１１Ａ）。多層配線層１８３の形成プロセスとしては、エッチングによるサブトラクティブ法、あるいは選択めっきによるアディティブ法のいずれの方法も用いることができる。
例えば、先ず、コア材１８２′上に第１の配線層１８４ａを形成し、次に、絶縁層となる感光性樹脂をスピンナ−塗布法等により塗布し、ビア１８６ａ形成のためのフォトマスクを用いて露光し、現像してパタ−ン形成後、熱キュアにより樹脂を硬化させて第１の絶縁層１８５ａを形成する。これらの感光性樹脂としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として挙げられる。
【００６５】
次に、セミ・アディティブ法により配線を形成する。すなわち、スパッタリング法等の真空成膜法により、パタ−ニングされた絶縁層の全面に、めっき下地用の導電性薄膜層を形成する。導電性薄膜層はＡｌ、Ｃｕ、Ｃｒ等の金属を、例えば、０．１〜０．５μｍ程度の厚さに設けられる。
【００６６】
続いて、めっき用の感光性レジストをスピンナ−塗布し、配線パタ−ンを有するフォトマスクを用いて、露光し、現像してレジストパタ−ンを形成する。レジストパタ−ンの厚さは、所望するめっき金属厚と線幅、ピッチ、めっき金属により異なるが、１〜１０μｍ程度が用いられる。続いて、電解めっきによりレジスト開口部にＣｕ等の導電体を数μｍの厚さにめっきし、めっき金属層を形成する。
【００６７】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をソフトエッチングして除去し、所望するビア１８６ａおよび配線１８４ｂを有する第２の配線層を得る。
【００６８】
さらに多層配線とする場合には、上記の工程を繰り返すことにより形成される。すなわち、次の絶縁層１８５ｂを形成し、続いて、次のビア１８６ｂおよび第３の配線層１８４ｃを形成する（図１１Ａ）。図１１Ａは、３層の絶縁層よりなるビルドアップ多層配線層１８３を示すものである。
【００６９】
次に、コア材１８２′の他方の面を研磨して微細孔１８７′を露出させて導電材料１８９を有するスル−ホ−ル１８７とし、所望する厚さとしたコア基板１８２とする（図１１Ｂ）。コア材の研磨は、研磨装置等でバックグラインドや研磨等により行なうことができる。サンドブラスト加工の場合には、スル−ホ−ルがテ−パ−状なので、孔径が小さい側を研磨面とし、一定厚さまで研磨することにより、微細孔を所定の開口径で露出させて充填された導電材料による導電層を有するスル−ホ−ルを形成することができる。
【００７０】
次に、研磨したコア基板１８２上にキャパシタ材料となる誘電体層１９２を形成する（図１１Ｃ）。誘電体層１９２としては、酸化シリコン、窒化シリコンをＣＶＤ成膜したり、五酸化タンタル、チタン酸バリウム・ストロンチウム（ＳｒＢａＴｉＯ３  ）、チタン酸ジルコン酸鉛（Ｐｂ、（Ｚｒ、Ｔｉ）Ｏ３  ）、チタン酸ストロンチウム（ＳｒＴｉＯ３  ）、酸化アルミニウムをマスキングして真空蒸着あるいはスパッタリング成膜したり、または、ゾルゲル法で成膜したり、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂を成膜することにより得られる。次の工程で配線層と接続するスルーホール１８７上の誘電体層１９２は、フォトリソグラフィ法やマスキング蒸着法等の方法によりあらかじめ開口部を設けておく。
【００７１】
次に、誘電体層１９２に開口部を設けた所定のスルーホールに配線層１９８を設けるとともに、開口部を設けていないスルーホールの誘電体層１９２上に下部電極１９４を設ける。これにより、スルーホール1８７内に充填された導電材料１８９を上部電極１９３とし、誘電体層１９２を介して下部電極１９４を備えたキャパシタ１９１を形成され、コア基板１８２上に多層配線層１８３と内蔵キャパシタ１９１を有する多層配線基板１８１が得られる（図１１Ｄ）。
尚、上記の下部電極１９４、配線層１９８の材質は、上述の多層配線基板で説明した下部電極１１４、配線層１１８と同様とすることができる。
【００７２】
（製造方法の第２の実施形態）
図１２Ａから図１２Ｃは、図４に示した本発明の実施形態の一例に関わる多層配線基板の製造方法を示す工程図であり、コア基板にシリコンを用いた場合に好適な製造方法である。
この実施形態では、一方の面に多層配線層１８３を形成したコア基板１８２を作製する工程までを、上記の第１の実施形態と同様（図１０Ａ〜図１１Ｂ）に行う。
【００７３】
次いで、研磨したコア基板１８２上に、キャパシタを形成する位置にあるスルーホール１８７内の導電材料１８９と接続するように上部電極１９３を形成する（図１２Ａ）。この上部電極１９３はスルーホール１８７よりも小さくする。但し、図１１Ｂに示される研磨されたコア材１８２′面（絶縁層１８８が形成されていない面）に、新たに絶縁層を形成することにより、上部電極１９３をスルーホール１８７よりも大きくすることができる。次に、上記の上部電極１９３を覆うようにコア基板１８２上にキャパシタ材料となる誘電体層１９２を形成する（図１２Ｂ）。誘電体層１９２としては、酸化シリコン、窒化シリコンをＣＶＤ成膜したり、五酸化タンタル、チタン酸バリウム・ストロンチウム（ＳｒＢａＴｉＯ３  ）、チタン酸ジルコン酸鉛（Ｐｂ、（Ｚｒ、Ｔｉ）Ｏ３  ）、チタン酸ストロンチウム（ＳｒＴｉＯ３  ）、酸化アルミニウムをマスキングして真空蒸着あるいはスパッタリング成膜したり、または、ゾルゲル法で成膜したり、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂を成膜することにより得られる。次の工程で配線層と接続するスルーホール１８７上の誘電体層１９２は、フォトリソグラフィ法やマスキング蒸着法等の方法によりあらかじめ開口部を設けておく。
【００７４】
次に、誘電体層１９２に開口部を設けた所定のスルーホールに配線層１９８を設けるとともに、開口部を設けていないスルーホールの誘電体層１９２上に下部電極１９４を設け、キャパシタ１９１を形成する。これにより、コア基板１８２上に多層配線層１８３と内蔵キャパシタ１９１を有する多層配線基板１８１が得られる（図１２Ｃ）。
尚、上記の上部電極１９３、下部電極１９４、配線層１９８の材質は、上述の多層配線基板で説明した下部電極１１４、配線層１１８と同様とすることができる。
【００７５】
（製造方法の第３の実施形態）
図１３Ａから図１３Ｃは、図６に示した本発明の実施形態の一例に関わる多層配線基板の製造方法を示す工程図であり、コア基板にシリコンを用いた場合に好適な製造方法である。
この実施形態でも、一方の面に多層配線層１８３を形成したコア基板１８２を作製する工程までを、上記の第１の実施形態と同様（図１０Ａ〜図１１Ｂ）に行う。
【００７６】
次いで、研磨したコア基板１８２上に、キャパシタを形成する位置にあるスルーホール１８７内の導電材料１８９と接続するように上部電極１９３を絶縁層１９５を介して形成するとともに、キャパシタを形成しない位置にあるスルーホール１８７上に配線層１９８を形成する（図１３Ａ）。絶縁層１９５は、絶縁層となる感光性樹脂をスピンナ−塗布法等により塗布し、上部電極１９３と配線層１９８を形成するたのフォトマスクを用いて露光し、現像してパタ−ン形成後、熱キュアにより樹脂を硬化させて形成することができる。これらの感光性樹脂としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として挙げられる。
【００７７】
次に、上記の上部電極１９３とコア基板１８２の所望の位置が露出するようにレジストパターン１９９を形成し、露出部位にキャパシタ材料となる誘電体層１９２を形成する（図１３Ｂ）。誘電体層１９２としては、酸化シリコン、窒化シリコンをＣＶＤ成膜したり、五酸化タンタル、チタン酸バリウム・ストロンチウム（ＳｒＢａＴｉＯ３  ）、チタン酸ジルコン酸鉛（Ｐｂ、（Ｚｒ、Ｔｉ）Ｏ３  ）、チタン酸ストロンチウム（ＳｒＴｉＯ３  ）、酸化アルミニウムをマスキングして真空蒸着あるいはスパッタリング成膜したり、または、ゾルゲル法で成膜したり、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂を成膜することにより得られる。
【００７８】
次に、レジストパターン１９９を除去し、下部電極用のレジストパターンを設け、誘電体層１９２上に下部電極１９４を設け、キャパシタ１９１を形成する。これにより、コア基板１８２上に多層配線層１８３と内蔵キャパシタ１９１を有する多層配線基板１８１が得られる（図１３Ｃ）。
尚、上記の上部電極１９３、下部電極１９４、配線層１９８の材質は、上述の多層配線基板で説明した下部電極１１４、配線層１１８と同様とすることができる。
【００７９】
（製造方法の第４の実施形態）
図１４Ａから図１４Ｃ、および図１５Ａから図１５Ｃは、図８に示した本発明の実施形態の一例に関わる多層配線基板の製造方法を示す工程図であり、コア基板にシリコンを用いた場合に好適な製造方法である。
この実施形態でも、一方の面に多層配線層１８３を形成したコア基板１８２を作製する工程までを、上記の第１の実施形態と同様（図１０Ａ〜図１１Ｂ）に行う。
【００８０】
次いで、研磨したコア基板１８２上に絶縁層１９９を形成する。この絶縁層１９９には、スルーホール１８７内の導電材料１８９が露出するように所望の開口を設ける。次に、絶縁層1９９上に陽極酸化可能な金属層を形成して上部電極１９３を形成する（図１４Ａ）。陽極酸化可能な金属としては、Ｔａ、Ａｌ、Ｔｉ、Ｗ等を挙げることができる。また、上部電極１９３の厚みは、例えば、０．１〜１０μｍの範囲で設定することができる。次に、上部電極１９３の所望の部位（誘電体層を形成する部位）が露出するようにレジストパターン１９９′を絶縁層１９９上に形成する（図１４Ｂ）。その後、上部電極１９３に対して陽極酸化を施す。これにより、金属酸化物からなる誘電体層１９２を上部電極１９３上に形成する（図１４Ｃ）。誘電体層１９２の厚みは０．０５〜１μｍの範囲で設定することができる。また、陽極酸化の条件は、形成する誘電体層１９２の厚み、上部電極１９３の材質等を考慮して適宜設定することができる。次いで、誘電体層１９２上に下部電極１９４を形成する（図１５Ａ）。
【００８１】
次に、レジストパターン１９９′を除去し、所望のスルーホール内の導電材料１８９と上部電極１９３とを接続する配線形成用の開口部１９５ａ、隣接するスルーホール内の導電材料１８９と下部電極１９４とを接続する配線形成用の開口部１９５ｂ、キャパシタを形成しない位置にあるスルーホール１８７上に配線層を形別するための開口部１９５ｃを備えた絶縁層１９５を形成する（図１５Ｂ）。
絶縁層１９５は、絶縁層となる感光性樹脂をスピンナ−塗布法等により塗布し、上部電極１９３と配線層１９８を形成するたのフォトマスクを用いて露光し、現像してパタ−ン形成後、熱キュアにより樹脂を硬化させて形成することができる。これらの感光性樹脂としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として挙げられる。
【００８２】
そして、配線層１９６，１９７，１９８を配設してキャパシタ１９１を形成する。これにより、コア基板１８２上に多層配線層１８３と内蔵キャパシタ１９１を有する多層配線基板１８１が得られる（図１５Ｃ）。
尚、上記の下部電極１９４、配線層１９６，１９７、１９８の材質は、上述の多層配線基板で説明した下部電極１１４、配線層１１８と同様とすることができる。
【００８３】
図１６Ａから図１６Ｃ、および図１７Ａから図１７Ｂは、図８に示した本発明の実施形態の一例に関わる多層配線基板の他の製造方法を示す工程図であり、コア基板にシリコンを用いた場合に好適な製造方法である。
この実施形態でも、一方の面に多層配線層１８３を形成したコア基板１８２を作製する工程までを、上記の第１の実施形態と同様（図１０Ａ〜図１１Ｂ）に行う。
次いで、研磨したコア基板１８２上に絶縁層１９９を形成する。この絶縁層１９９には、スルーホール１８７内の導電材料１８９が露出するように所望の開口を設ける。次に、絶縁層1９９上に上部電極形成用の開口部を備えたレジストパターン２０１を形成し、このレジストパターン２０１上に真空成膜法により陽極酸化可能な金属層１９３′を成膜して、上記開口部に露出している絶縁層１９９上に上部電極１９３を形成する（図１６Ａ）。陽極酸化可能な金属としては、Ｔａ、Ａｌ、Ｔｉ、Ｗ等を挙げることができる。また、上部電極１９３の厚みは、例えば、０．１〜１０μｍの範囲で設定することができる。
【００８４】
次に、上部電極１９３の所望の部位（誘電体層を形成する部位）が露出するようにレジストパターン２０２を金属層１９３′上に形成する（図１６Ｂ）。その後、上部電極１９３に対して陽極酸化を施す。これにより、金属酸化物からなる誘電体層１９２を上部電極１９３上に形成する（図１６Ｃ）。誘電体層１９２の厚みは０．０５〜１μｍの範囲で設定することができる。また、陽極酸化の条件は、形成する誘電体層１９２の厚み、上部電極１９３の材質等を考慮して適宜設定することができる。
次いで、レジストパターン２０２上に真空成膜法により金属層１９４′を成膜して、誘電体層１９２上に下部電極１９４を形成する（図１７Ａ）。次に、レジストパターン２０１を剥離することにより、不要な金属層１９３′、レジストパターン２０２、金属層１９４′を同時に除去（リフトオフ）する。これにより、上部電極１９３、誘電体層１９２、下部電極１９４からなる積層体が、絶縁層１９９の所望に位置に配設される（図１７Ｂ）。その後、上述の図２６Ｂと同様の工程により、コア基板１８２上に多層配線層１８３と内蔵キャパシタ１９１を有する多層配線基板１８１（図１７Ｃ）が得られる。
尚、上記の下部電極１９４（金属層１９４′）の材質は、上述の多層配線基板で説明した下部電極１１４、配線層１１８と同様とすることができる。
【００８５】
（製造方法の第５の実施形態）
図１８Ａから図１８Ｄ、および、図１９Ａから図１９Ｄは、サンドブラスト法でスル−ホ−ルを形成する場合を例示しており、コア基板用のコア材２１２′の一方の面に所定のマスクパタ−ン２１０を形成し（図１８Ａ）、このマスクパタ−ン２１０をマスクとしてサンドブラストによりコア材２１２′に所定の深さまで微細孔２１７′を穿孔する（図１８Ｂ）。
【００８６】
次に、コア材２１２′からマスクパタ−ン２１０を除去する（図１８Ｃ）。本実施形態では絶縁体であるガラスをコア材２１２′に用いた場合を例にして説明する。
次いで、微細孔２１７′内に導電材料２１９を充填する（図１８Ｄ）。微細孔内に充填する導電材料２１９としては、銅ペ−スト、銀ペ−スト等の導電性ペ−ストを用いることができ、微細孔内への充填は、スクリ−ン印刷等により行ない、熱処理して導電性を付与することができる。また、微細孔の内壁に下地導電性薄膜をスパッタリングや蒸着等の真空成膜法、あるいは無電解めっき法で形成し、この下地導電層をシード層として、電解めっきにより銅、銀、金、ニッケル等の導電材料を析出させることにより導通部とすることもできる。
【００８７】
サンドブラスト法で微細孔を形成する場合には、微細孔がテ−パ−を有するので、開口径の大きい面からの微細孔内壁面への導電材料の付着が容易になり、微細孔、すなわちスル−ホ−ルを導電性とする工程の歩留りが向上し、時間が短縮され、安定した製造と製造コスト低減が可能となる。
【００８８】
なお、導電材料２１９を微細孔内に充填する前に、微細孔の内壁面やコア材の片面もしくは両面に絶縁層を形成してもよい。例えば、コア材が半導体材料であるシリコンの場合には、熱酸化法、ＣＶＤ法、あるいはスパッタリング法等の真空成膜法を用いて、コア材の表面にシリコン酸化膜やシリコン窒化膜を形成することができる。また、メタルのような導体の場合には、塗布方法により、珪素酸化物の懸濁液、あるいはベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁性樹脂をコア材表面に塗布し熱硬化させて、必要とする部分に絶縁層を形成することができる。
【００８９】
次に、図１９Ａに示すように、コア材２１２′の導電材料２１９を微細孔２１７′内に充填した側の面に、多層配線層２１３を形成する。多層配線層２１３の形成プロセスとしては、エッチングによるサブトラクティブ法、あるいは選択めっきによるアディティブ法のいずれの方法も用いることができる。
例えば、先ず、コア材２１２′上に第１の配線層２１４ａを形成し、次に、絶縁層となる感光性樹脂をスピンナ−塗布法等により塗布し、ビア２１６ａ形成のためのフォトマスクを用いて露光し、現像してパタ−ン形成後、熱キュアにより樹脂を硬化させて第１の絶縁層２１５ａを形成する。これらの感光性樹脂としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂が好ましい材料として挙げられる。
【００９０】
次に、セミ・アディティブ法により配線を形成する。すなわち、スパッタリング法等の真空成膜法により、パタ−ニングされた絶縁層の全面に、めっき下地用の導電性薄膜層を形成する。導電性薄膜層はＡｌ、Ｃｕ、Ｃｒ等の金属を、例えば、０．１〜０．５μｍ程度の厚さに設けられる。
【００９１】
続いて、めっき用の感光性レジストをスピンナ−塗布し、配線パタ−ンを有するフォトマスクを用いて、露光し、現像してレジストパタ−ンを形成する。レジストパタ−ンの厚さは、所望するめっき金属厚と線幅、ピッチ、めっき金属により異なるが、１〜１０μｍ程度が用いられる。続いて、電解めっきによりレジスト開口部にＣｕ等の導電体を数μｍの厚さにめっきし、めっき金属層を形成する。
【００９２】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をソフトエッチングして除去し、所望するビア２１６ａおよび配線２１４ｂを有する第２の配線層を得る。
【００９３】
さらに多層配線とする場合には、上記の工程を繰り返すことにより形成される。すなわち、次の絶縁層２１５ｂを形成し、続いて、次のビア２１６ｂおよび第３の配線２１４を形成する（図１９Ａ）。図１９Ａは、２層の絶縁層よりなるビルドアップ多層配線層２１３を示すものである。
【００９４】
次に、コア材２１２′の他方の面を研磨して微細孔２１７′を露出させて導電材料２１９を有するスル−ホ−ル２１７とし、所望する厚さとしたコア基板２１２とする（図１９Ｂ）。コア材の研磨は、研磨装置等でバックグラインドや研磨等により行なうことができる。サンドブラスト加工の場合には、微細孔、すなわちスル−ホ−ルがテ−パ−状となるので、所定の開口径で露出させて導電材料を有するスル−ホ−ルを形成することができる。
【００９５】
次に、研磨したコア基板２１２上にキャパシタ材料となる誘電体層２２２を形成する（図１９Ｃ）。誘電体層２２２としては、酸化シリコン、窒化シリコンをＣＶＤ成膜したり、五酸化タンタル、チタン酸バリウム・ストロンチウム（ＳｒＢａＴｉＯ３  ）、チタン酸ジルコン酸鉛（Ｐｂ、（Ｚｒ、Ｔｉ）Ｏ３  ）、チタン酸ストロンチウム（ＳｒＴｉＯ３  ）、酸化アルミニウムをマスキングして真空蒸着あるいはスパッタリング成膜したり、または、ゾルゲル法で成膜したり、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂を成膜することにより得られる。次の工程で配線層と接続するスルーホール２１７上の誘電体層２２２は、フォトリソグラフィ法やマスキング蒸着法等の方法によりあらかじめ開口部を設けておく。
【００９６】
次に、誘電体層２２２に開口部を設けた所定のスルーホールに配線層２２８を設けるとともに、開口部を設けていないスルーホールの誘電体層２２２上に下部電極２２４を設け、キャパシタ２２１を形成する。これにより、コア基板２１２上に多層配線層２１３と内蔵キャパシタ２２１を有する多層配線基板２１１が得られる（図１９Ｄ）。
尚、一方の面に多層配線層２１３を形成したコア基板２１２を作製するまでの工程を上述の第５の実施形態と同様に行い、その後、上述の第２〜第４の実施形態と同様の方法でキャパシタを形成してもよい。これにより、図４、図６、図８に示される態様の多層配線基板を製造することができる。
【００９７】
（製造方法の第６の実施形態）
図２０Ａから図２０Ｅ、および、図２１Ａから図２１Ｅに基づいて、本発明の製造方法の他の実施形態について説明する。
図２０Ａから図２０Ｅと図２１Ａから図２１Ｅは、図３に示した本発明の実施形態の一例に関わる多層配線基板の製造方法を示す工程図であり、コア基板にシリコンを用いた場合に好適な製造方法である。
【００９８】
まず、図２０Ａに示すように、コア材２３２′の一方の面にマスク材で所定のマスクパタ−ン２５１を形成する。
次に、このマスクパタ−ン２５１をマスクとしてＩＣＰ−ＲＩＥ法により、コア材２３２′に所定の深さまで微細孔２３７′を穿孔する(図２０Ｂ)。エッチング時のマスク材料としては、ドライエッチング耐性のある通常のノボラック系樹脂を用いたポジ型フォトレジストを用いてもよいし、シリコンとエッチング選択比がとれる酸化シリコン、窒化シリコン等のシリコン薄膜や、チタン、タングステン等の金属薄膜を予め成膜し、フォトエッチング法でパタ−ン化してマスク材として用いてもよい。
【００９９】
エッチングに際しては、通常市販されているＩＣＰ−ＲＩＥ装置を用いることができる。エッチングガスとしては、ＳＦ６  、ＣＦ４  、Ｃ２  Ｆ６  、Ｃ３  Ｆ８  等のフッ素系ガス等を用いることができる。また、エッチング速度を速めるために、マスク材に影響しない範囲内で酸素や窒素を微量に混合することも可能である。
【０１００】
上記のようにコア材２３２′に所定の深さまで微細孔２３７′を孔開け加工した後、コア材２３２′からマスクパタ−ン２５１を除去し、コア材２３２′の他方の面を研磨して、微細孔２３７′を所定の開口径でコア材２３２′の表面に露出させてスル−ホ−ル２３７を形成する（図２０Ｃ）。コア材２３２′の研磨は、バックグラインドや研磨等により行うことができる。本実施形態では、シリコンをコア材として用い、トレンチエッチング後の研磨により、表裏の開口径がほぼ等しいスル−ホ−ル２３７を得る。
【０１０１】
スル−ホ−ル２３７を形成したコア材２３２′の両面、およびスル−ホ−ル内壁面に絶縁層２３８を形成する（図２０Ｄ）。絶縁層２３８の形成は、例えば、コア材２３２′がシリコンの場合には、熱酸化によりスル−ホ−ル２３７を含むコア材２３２′表面に酸化シリコンの絶縁層２３８を形成できる。また、プラズマＣＶＤ法等の真空成膜法を用いて、コア材表面に酸化シリコン、窒化シリコン等の絶縁層を形成することができる。さらに、塗布方法により、珪素酸化物の懸濁液、あるいはベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の絶縁性樹脂をコア材表面に塗布し熱硬化させて、絶縁層を形成することができる。
【０１０２】
また、図２に示されるように、導電性物質拡散防止層を備えた多層配線基板の製造では、例えば、プラズマを利用したＭＯ−ＣＶＤ(Metal Organic - Chemical Vapor Deposition)やスパッタリング法により導電性物質拡散防止層を形成することができる。導電性物質拡散防止層は窒化チタン、チタン、クロム等の薄膜とすることができ、厚みは１０〜５０ｎｍ程度が好ましい。
【０１０３】
絶縁層２３８形成後、あるいは、絶縁層２３８と導電性物質拡散防止層を形成した後、コア材２３２′の表裏に感光性レジストとしてドライフィルムをラミネ−トし、所望するスル−ホ−ルのランド径を有するフォトマスクにより露光し、現像して、スル−ホ−ル２３７とその開口部の周囲を露出したレジストパタ−ン２５２をコア材２３２′の表裏に形成する（図２０Ｅ）。
次に、スル−ホ−ルおよびレジストパタ−ン開口部に、導電材料２３９として、スクリ−ン印刷等の塗布方法により導電性ペ−ストを充填する（図２１Ａ）。導電性ペ−ストとしては、銅ペ−スト、銀ペ−スト等の導電性ペ−ストを用いることができる。
【０１０４】
続いて、導電性ペ−ストを乾燥硬化させた後、表裏両面のレジストパタ−ン２５２の表面より出ている導電材料２３９を研磨して除去し、導電材料２３９の表面とレジストパタ−ン２５２の表面が同一面となるようにする（図２１Ｂ）。
スル−ホ−ルおよびレジストパタ−ン開口部に導電材料２３９を充填する方法として、上記の導電性ペーストを充填する方法の他に、電解めっきを用いた方法を使用してもよい。例えば、コア材２３２′の一方から真空成膜法により下地導電性薄膜を成膜して、スル−ホ−ル２３７内の一部とレジストパタ−ン開口部にシード層を形成する。その後、このシード層を用いて電解めっきによりスルーホール２３７内とレジストパターン開口部に金属を析出させて充填することができる。シード層としては、厚さ０．１〜０．４μｍの銅等の導電膜が好ましい。
【０１０５】
次に、レジスト２５２を剥離し、導電材料２３９で形成した所望する径のランド２３９ａ、２３９ｂをコア材２３２′の表裏に有し、導電材料２３９で充填したスル−ホ−ル２３７を有するコア基板２３２を形成する（図２１Ｃ）。スル−ホ−ルから突出した導電材料で形成されたランド２３９ａ、２３９ｂの高さはドライフィルムレジストのレジスト厚で規定され、ランド径はマスクパタ−ンの寸法で規定される。
【０１０６】
本発明の製造方法において、ドライフィルムレジストは導電性ペ−ストの乾燥硬化時に、前の工程でコア材２３２′表面上に設けた銅、アルミニウム等で形成した配線層が酸化するという問題を防ぐ効果も果たしている。
次に、コア基板２３２の片面もしくは両面に平坦化層を兼ねて絶縁層２３５′を形成する（図２１Ｄ）。絶縁層２３５′としては、例えば、ベンゾシクロブテン樹脂、カルド樹脂、ポリイミド樹脂等の感光性樹脂をフォトリソグラフィ法でパタ−ニングして形成する。
【０１０７】
次に、コア基板２３２の一方の面に多層配線層を形成する。このような多層配線層は、上述の製造方法の第１の実施形態において説明した方法にしたがって形成することができる。
そして、多層配線層を形成したコア基板２３２の他方の面に、上述の図１１Ｃ、図１１Ｄに示す方法でキャパシタを形成することにより、図３に示される本発明の多層配線基板１０１′を製造することができる。
また、上述のように多層配線層を形成したコア基板２３２の他方の面に、上述の図１２Ａ〜図１２Ｃに示す方法でキャパシタを形成することにより、図５に示される本発明の多層配線基板１２１′を製造することができる。
【０１０８】
また、上述のように多層配線層を形成したコア基板２３２の他方の面に、上述の図１３Ａ〜図１３Ｃに示す方法でキャパシタを形成することにより、図７に示される本発明の多層配線基板１４１′を製造することができる。
さらに、上述のように多層配線層を形成したコア基板２３２の他方の面に、上述の図１４Ａ〜図１４Ｃ、図１５Ａ〜図１５Ｃに示す方法でキャパシタを形成することにより、図９に示される本発明の多層配線基板１６１′を製造することができる。
【実施例】
【０１０９】
次に、より具体的な実施例を示して本発明を更に詳細に説明する。
（実施例１）
コア材として、厚さ３００μｍのシリコン基板を準備し、このコア材の一方の面にプラズマＣＶＤ法で窒化シリコンを５μｍの厚さに成膜した。次に、窒化シリコン膜上に、ポジ型フォトレジスト（東京応化工業（株）ＯＦＰＲ−８００）を塗布し、スル−ホ−ル形成用のフォトマスクを介して、露光、現像することによりレジストパタ−ンを形成した。次に、ＣＦ４  をエッチングガスとして、レジストパタ−ンから露出している窒化シリコンをドライッチングし、その後、レジストを専用剥離液で剥膜し、窒化シリコンによるマスクパタ−ンを形成した。マスクパタ−ンは直径が１００μｍである円形開口を１５０〜５００μｍピッチで形成したものであった。
【０１１０】
次に、ＩＣＰ−ＲＩＥ装置により窒化シリコン膜のマスクパタ−ンから露出しているシリコンを、エッチングガスにＳＦ６  を用いて、２５０μｍの深さにトレンチエッチングし微細孔を形成した。
【０１１１】
次いで、微細孔が形成されたシリコン基板を熱酸化処理し、微細孔内壁面を含むコア材表面に酸化シリコン膜および窒化シリコン膜からなる絶縁層を形成した。
次に、この絶縁層上に、プラズマを利用したＭＯ−ＣＶＤ(Metal Organic - Chemical Vapor Deposition)により、窒化チタンからなる厚み１０ｎｍの導電性物質拡散防止層を形成した。
次に、スクリーン印刷法により銅ペ−ストを微細孔内に塗布し充填させ、硬化処理（１７０℃、２０分間）した。その後、コア材の表面から突出している銅ペ−ストを研磨して除去し、コア材の表面と微細孔内に充填したペ−ストとが同一面となるようにしたコア材を得た。このコア材は、微細孔の口径が１００μｍで、導電材料により微細孔内部が充填されていた。
【０１１２】
次に、コア基板の一方の面に、セミ・アディティブ法によりビルドアップ多層配線層を形成した。すなわち、スパッタリングにより、基板全面に、めっき下地用の導電性薄膜層としてＣｒ／Ｃｕの２層膜を０．５μｍ程度の厚さに設けた後、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナ−塗布し、第１層の配線パタ−ン用のフォトマスクを用いて、露光し、現像して５μｍ厚さのレジストパタ−ンを形成した。続いて、電解めっきによりレジスト開口部にＣｕを４μｍの厚さにめっきした後、ソフトエッチングにより不要なＣｒ／Ｃｕ層を除去し、第１層目の配線層を形成した。
【０１１３】
次に、絶縁層として感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をパタ−ニングして形成し、次いで、スパッタリングにより、基板全面に、めっき下地用の導電性薄膜層を形成した。導電性薄膜層はＣｕを、０．５μｍ程度の厚さに設けた。
【０１１４】
続いて、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）を塗布し、第２層の配線パタ−ン用のフォトマスクを用いて、露光し、現像して５μｍ厚さのレジストパタ−ンを形成した。続いて、電解めっきによりレジスト開口部にＣｕを４μｍの厚さにめっきした。
【０１１５】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をソフトエッチングして除去し、所望するビアおよび配線パタ−ンを有する２層目の配線層を得た。
【０１１６】
同じようにして３層目の配線を形成し、その上にパタ−ン化した絶縁層を設けてビルドアップ多層配線層とした。
【０１１７】
次いで、多層配線層を形成した側に粘着テ−プを貼り、ダイヤモンドグラインダ−によりシリコン基板を２００μｍの厚さにまで研削し、微細孔を露出させて、貫通したスル−ホ−ルとした。本実施例では、導電材料が充填されたほぼ垂直のスル−ホ−ルが得られた。
【０１１８】
次に、研磨した側のコア基板上の所望位置（配線層と接続するスルーホール開口部）をマスキングし、ＲＦマグネトロンスパッタリング装置を用いてＳｒＢａＴｉＯ３  をスパッタリングで成膜し、アニールした。これにより、配線層と接続するスルーホール開口部を除いて誘電体層を形成した。続いて、スパッタリングにより誘電体層上に、Ｃｕの薄膜（０．２μｍ厚）を形成し、さらにＣｕを電解めっきして３μｍの厚さとした。このＣｕ膜をフォトリソグラフィ法によりパターニングした。これにより、スルーホールと接続する配線層と、下部電極を形成した。これにより、開口してないスルーホール内の導電材料を上部電極とし、誘電体層を介して下部電極からなるキャパシタを備えた多層配線基板を得た。
【０１１９】
次に、本発明の製造方法による多層配線基板の電気特性を調べたところ、内蔵させたキャパシタをデカップリングキャパシタとして用いることにより、実装密度を低下させることなく、キャパシタを電子部品として外付けするよりも、スイッチングノイズを大幅に低減できることが確認された。
【０１２０】
（実施例２）
コア材として、厚さ３００μｍのガラス基板を準備し、このコア材の一方の面に感光性ドライフィルムレジスト（東京応化工業（株）製オーディールＢＦ４０５）をラミネ−トし、スル−ホ−ル形成用のフォトマスクを介して、露光、現像することによりマスクパタ−ンを形成した。また、マスクパタ−ンは直径が１５０μｍである円形開口が３００〜５００μｍピッチで形成したものであった。
【０１２１】
次に、このマスクパタ−ンをマスクとして、サンドブラスト法によりコア材に微細孔を穿孔した。この微細孔は、開口径が１５０μｍ、深さが２５０μｍ、底部の内径が８０μｍであり、テ−パ−形状を有するものであった。続いて、マスクパタ−ンをアセトンでコア材から除去した。
【０１２２】
次に、コア材の微細孔にスクリ−ン印刷法により銅ペ−ストを充填し、１７０℃、２０分間熱処理し、その後、コア材の表面に硬化突出した銅ペ−ストを研磨により除去し、銅ペ−スト表面とコア材表面とが同一表面となるようにした。
【０１２３】
次に、実施例１と同様にして、コア基板の一方の面に、セミ・アディティブ法によりビルドアップ多層配線層を形成した。
【０１２４】
次いで、多層配線層を形成した側に粘着テ−プを貼り、ダイヤモンドグラインダ−によりガラス基板を２００μｍの厚さにまで研削し、微細孔を露出させて、貫通したスル−ホ−ルとした。本実施例では、導電材料が充填したテーパー形状のスル−ホ−ルが得られた。
【０１２５】
次に、研磨した側のコア材上に、誘電体層として感光性のベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をスピンナ−塗布法により塗布した。次いで、所望のフォトマスクを用いて露光し、現像してパタ−ン形成後、熱キュアにより樹脂を硬化させた。これにより、スルーホール内の導電材料と接続するような配線層を形成するための開口を有する絶縁層を形成した。
次いで、スパッタリングにより、基板全面に、めっき下地用の導電性薄膜層を形成した。導電性薄膜層はＣｕを、０．２μｍ程度の厚さに設けた。
【０１２６】
続いて、めっき用の液状レジスト（東京応化工業（株）製ＬＡ９００）をスピンナ−塗布し、配線パタ−ンを有するフォトマスクを用いて、露光し、現像して５μｍ厚さのレジストパタ−ンを形成した。続いて、電解めっきによりレジスト開口部にＣｕを３μｍの厚さにめっきした。
【０１２７】
次に、レジストを剥離し、電解めっきされた部分以外の露出している不要なめっき下地用の導電性薄膜層をソフトエッチングして除去した。これにより、スルーホール内の導電材料に接続された配線層を有し、また、開口していないスルーホール内の導電材料を上部電極とし、誘電体層を介して下部電極とからなるキャパシタを備えた多層配線基板を得た。
【０１２８】
本発明の製造方法による多層配線基板の電気特性を調べたところ、実施例１と同じく、内蔵させたキャパシタをデカップリングキャパシタとして用いることにより、スイッチングノイズを大幅に低減できることが確認された。
【０１２９】
（実施例３）
コア材として、厚さ６２５μｍのシリコン基板を準備し、このコア材の一方の面にプラズマＣＶＤ法で窒化シリコンを５μｍの厚さに成膜した。次に、窒化シリコン膜上に、ポジ型フォトレジスト（東京応化工業（株）ＯＦＰＲ−８００）を塗布し、スル−ホ−ル形成用のフォトマスクを介して、露光、現像することによりレジストパタ−ンを形成した。次に、ＣＦ４  をエッチングガスとして、レジストパタ−ンから露出している窒化シリコンをドライッチングし、レジストを専用剥離液で剥膜し、窒化シリコンによるマスクパタ−ンを形成した。マスクパタ−ンは直径が１００μｍである円形開口を１５０〜５００μｍピッチで形成したものであった。
【０１３０】
次に、ＩＣＰ−ＲＩＥ装置により窒化シリコン膜のマスクパタ−ンから露出しているシリコンを、エッチングガスにＳＦ６  を用いて、３５０μｍの深さにトレンチエッチングした。
次いで、微細孔側に粘着テ−プを貼り、ダイヤモンドグラインダ−によりシリコン基板を３００μｍの厚さにまで研削し、微細孔を貫通したスル−ホ−ルとした。本実施例では、ほぼ垂直のスル−ホ−ルが得られた。
【０１３１】
次いで、スル−ホ−ルが形成されたシリコン基板を熱酸化処理し、スル−ホ−ル内壁面を含むコア材表面に酸化シリコン膜および窒化シリコン膜からなる絶縁層を形成した。
次に、この絶縁層上に、プラズマを利用したＭＯ−ＣＶＤ(Metal Organic - Chemical Vapor Deposition)により、窒化チタンからなる厚み１０ｎｍの導電性物質拡散防止層を形成した。
【０１３２】
次に、コア材の両面にスパッタリングにより銅の導電性薄膜を形成し、次いで電解めっきを行って所定のめっき厚にした後、フォトリソグラフィ法によりパタ−ンエッチングし、所望の配線を形成した。
次に、コア材の表裏に感光性レジストとしてドライフィルムをラミネ−トし、所望するスル−ホ−ルのランド径として１５０μｍを有するフォトマスクにより露光し、現像して、スル−ホ−ルとその開口部の周囲を露出したレジストパタ−ンをコア材の表裏に形成した。
【０１３３】
次に、スル−ホ−ルおよびレジストパタ−ン開口部にスクリ−ン印刷により銅の導電性ペ−ストを充填した。
続いて、導電性ペ−ストを乾燥硬化（１７０℃、２０分間）させた後、表裏のレジスト表面より出ている導電性ペ−ストを両面研磨して除去し、導電性ペ−ストの表面とレジストの表面が同一面となるようにした。
【０１３４】
次に、レジストを剥離した。これにより、導電性ペ−ストで形成された所望の径のランドを表裏に有し、導電性ペ−ストが充填されたスル−ホ−ルを有するコア基板を得た。このコア基板は、表裏ともにスル−ホ−ル径はほぼ１００μｍであり、導電性ペ−ストにより表裏の導通がされ、導電性ペ−ストで充填したスル−ホ−ルのランドは、各ランド径が１５０μｍで、表裏ともにコア材表面から１０μｍの高さを有していた。
【０１３５】
次に、コア基板を研磨した面を平坦面とするための絶縁層を形成した。絶縁層としては、感光性樹脂としてベンゾシクロブテン樹脂組成物（ダウ・ケミカル社製サイクロテン４０２４）をパタ−ニングして形成した。
上記のように絶縁層により平坦化されたコア基板の一方の面に、実施例３と同様にしてビルドアップ多層配線層を形成した。
【０１３６】
次いで、コア基板の他方の面の所望位置（配線層と接続するスルーホール開口部）をマスキングし、ＲＦマグネトロンスパッタリング装置を用いてＳｒＢａＴｉＯ３  をスパッタリングで成膜し、アニールした。これにより、配線層と接続するスルーホール開口部を除いて誘電体層を形成した。続いて、スパッタリングにより誘電体層上に、Ｃｕの薄膜（０．２μｍ厚）を形成し、さらにＣｕを電解めっきして３μｍの厚さとした。このＣｕ膜をフォトリソグラフィ法によりパターニングした。これにより、スルーホールと接続する配線層と、下部電極を形成した。これにより、開口してないスルーホール内の導電材料を上部電極とし、誘電体層を介して下部電極からなるキャパシタを備えた多層配線基板を得た。
【０１３７】
次に、本発明の製造方法による多層配線基板の電気特性を調べたところ、内蔵させたキャパシタをデカップリングキャパシタとして用いることにより、実装密度を低下させることなく、キャパシタを電子部品として外付けするよりも、スイッチングノイズを大幅に低減できることが確認された。
【産業上の利用可能性】
【０１３８】
小型で高信頼性が要求される半導体装置や各種電子機器等への用途に適用できる。
【図面の簡単な説明】
【０１３９】
【図１】本発明の多層配線基板の一実施形態を模式的に示す部分縦断面図である。
【図２】本発明の多層配線基板の他の実施形態を模式的に示す部分縦断面図である。
【図３】本発明の多層配線基板の他の実施形態を模式的に示す部分縦断面図である。
【図４】本発明の多層配線基板の他の実施形態を模式的に示す部分縦断面図である。
【図５】本発明の多層配線基板の他の実施形態を模式的に示す部分縦断面図である。
【図６】本発明の多層配線基板の他の実施形態を模式的に示す部分縦断面図である。
【図７】本発明の多層配線基板の他の実施形態を模式的に示す部分縦断面図である。
【図８】本発明の多層配線基板の他の実施形態を模式的に示す部分縦断面図である。
【図９】本発明の多層配線基板の他の実施形態を模式的に示す部分縦断面図である。
【図１０】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図１１】本発明の多層配線基板の製造方法の一実施形態を示す工程図である。
【図１２】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【図１３】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【図１４】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【図１５】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【図１６】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【図１７】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【図１８】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【図１９】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【図２０】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【図２１】本発明の多層配線基板の製造方法の他の実施形態を示す工程図である。
【符号の説明】
【０１４０】
１０１，１０１′，１２１，１２１′，１４１，１４１′，１６１，１６１′，１８１，２１１…多層配線基板
１０２，１２２，１４２，１６２，１８２，２１２，２３２…コア基板
１０２′，１２２′，１４２′，１６２′，１８２′，２１２′，２３２′…コア材
１０３，１２３，１４３，１６３，１８３，２１３…多層配線層
１０４，１２４，１４４，１６４，１８４ａ，１８４ｂ，１８４ｃ，１８４ｄ，２１４ａ，２１４ｂ，２１４ｃ…配線層
１０５，１２５，１４５，１６５，１８５ａ，１８５ｂ，１８５ｃ，２１５ａ，２１５ｂ…絶縁層
１０６，１２６，１４６，１６６，１８６ａ，１８６ｂ，１８６ｃ，２１６ａ，２１６ｂ…ビア
１０７，１２７，１４７，１６７，１８７，２１７，２３７…スルーホール
１８７′，２１７′，２３７′…微細孔
１０９，１２９，１４９，１６９，１８９，２１９，２３９…導電材料
１１１，１３１，１５１，１７１，１９１，２２１…キャパシタ
１１２，１３２，１５２，１７２，１９２，２２２…誘電体層
１１３，１３３，１５３，１７３，１９３，２２３…上部電極
１１４，１３４，１５４，１７４，１９４，２２４…下部電極
【図１】
2005026670.tif 000003
【図２】
2005026670.tif 000004
【図３】
2005026670.tif 000005
【図４】
2005026670.tif 000006
【図５】
2005026670.tif 000007
【図６】
2005026670.tif 000008
【図７】
2005026670.tif 000009
【図８】
2005026670.tif 000010
【図９】
2005026670.tif 000011
【図１０】
2005026670.tif 000012
【図１１】
2005026670.tif 000013
【図１２】
2005026670.tif 000014
【図１３】
2005026670.tif 000015
【図１４】
2005026670.tif 000016
【図１５】
2005026670.tif 000017
【図１６】
2005026670.tif 000018
【図１７】
2005026670.tif 000019
【図１８】
2005026670.tif 000020
【図１９】
2005026670.tif 000021
【図２０】
2005026670.tif 000022
【図２１】
2005026670.tif 000023