(57)【要約】【課題】  ウェハレベルＣＳＰのシリコン基板の露出部からの光照射による電気的特性の変動を防ぐことができる半導体装置を提供することを目的とする。【解決手段】  シリコン基板１１の第２絶縁層２１が形成されていない裏面及び側面に遮光性の被膜２６を形成して、シリコン基板１１に形成された半導体素子に光が入らないよう遮光する。【選択図】  図１
2005175327.tif 000002
【特許請求の範囲】
【請求項１】
基板の半導体素子が形成された一表面に外部と電気的接続を行うための素子電極を有し、前記素子電極に開口部を形成し全面に第１絶縁層が形成され、前記第１絶縁層の上に選択的に前記素子電極に一端が接続された金属配線が形成され、前記金属配線の他端を除いた前記金属配線と前記第１絶縁層とを第２絶縁層で覆って、前記金属配線の他端に外部金属端子を形成した半導体装置において、
前記基板の非素子形成表面および側面に遮光性の被膜を備えた半導体装置。
【請求項２】
請求項１記載の半導体装置において、遮光性の被膜を、有機系、無機系、金属系のいずれかにより構成した半導体装置。
【請求項３】
複数の半導体素子が形成された基板をスクライブラインで切断して複数の半導体素子に分割して半導体装置を製造するに際し、
スクライブラインで切断前の基板の前記複数の半導体素子が形成された一表面に外部と電気的接続を行うための素子電極を前記半導体素子ごとに形成し、
前記素子電極に開口部を形成し全面に第１絶縁層を形成し、
前記第１絶縁層の上に選択的に前記素子電極に一端が接続された金属配線を形成し、
前記金属配線の他端を除いた前記金属配線と前記第１絶縁層とを第２絶縁層で覆って、前記金属配線の他端に外部金属端子を形成し、
前記基板のもう一方の一表面から前記スクライブラインに沿って少なくとも前記第２絶縁層に達するダイシングを実施し、
その上からダイシング溝にわたって遮光性被膜を形成し、
前記基板の側面に前記遮光性被膜が残るように前記ダイシング溝の内で前記遮光性被膜と第２絶縁層を切断して複数の半導体素子に分割する
半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体の集積回路部を保護すると共に、外部との電気的接続を可能にし、高密度な実装を可能にした半導体装置に関するものである。
特に、情報通信機器、事務用電子機器の小型化、薄型化を容易にすると同時に、光による集積回路部の電気的特性の変動を防止できる半導体装置及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、情報通信機器および事務用電子機器の小型化が進み、また性能の面でも高速化、高性能化が求められている。それに伴い、半導体装置にも小型化、薄型化が求められると共に、多ピン化、高密度実装化が要求されるようになってきた。これらの要望をかなえるものとして最近注目されているのが、ＣＳＰ(Chip Size Package)である。ＣＳＰは多端子の超小型パッケージである。
【０００３】
様々なＣＳＰのうち、ウェハ状態で集積回路部の素子電極上に再配線を施し、外部電極端子部まで形成する製造方法で作られたＣＳＰを、ウェハレベルＣＳＰという。
ウェハレベルＣＳＰは、全ての工程が終了した後に個片化するため、ベアチップと同サイズの究極の小型パッケージを生み出す技術として、近年、注目されている。
【０００４】
このウェハレベルＣＳＰは、その構造的特徴から「ポスト型ウェハレベルＣＳＰ」と「再配線型ウェハレベルＣＳＰ」の2種類に分けられる。ここでは、「ポスト型ウェハレベルＣＳＰ」と呼ばれる半導体装置の構造について図を参照しながら述べる。
【０００５】
図８はウェハレベルＣＳＰの構造を示したものである。
集積回路部を含み素子電極１０３が形成されたシリコン基板１０１に、素子電極部を開口したパッシベーション膜１０２が形成されている。その上にフォトリソグラフィ法により前記素子電極１０３を露出させた開口部を有する第１絶縁層１０４を形成する。第１絶縁層１０４の上の全面には、スッパタリング法による薄膜金属層と、フォトリソグラフィ法によって形成されたメッキレジストをマスクとし、電気めっき法で選択的に形成された厚膜金属層からなる金属配線層を形成する。この工程のメッキレジストは、厚膜金属層が形成された後に除去する。
【０００６】
次に、フォトリソグラフィ法により厚膜金属層の上にメッキレジストを形成し、厚膜金属層の上に第２金属配線１０６を選択的に形成する。第２金属配線１０６の形成後はメッキレジストを除去する。
【０００７】
次に、厚膜金属層をマスクとして薄膜金属層をエッチングし、薄膜金属層と厚膜金属層からなる第１金属配線１０５を形成する。その後、トランスファーモールド法により第２絶縁層１０７を形成し、第２金属配線１０６上に外部金属端子１０８を形成する。
【０００８】
最後に、所定のスクライブライン１０９に沿ってダイシングし、個片の半導体装置１００としている。
これにより、ベアチップと同一サイズの半導体装置１００が製造され、究極の小型化が実現できる。
【特許文献１】特開平１１−２９７９０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
このような従来の製造方法では、図８に示すように、ウェハレベルＣＳＰの裏面及び側面はシリコン基板１０１が露出されている（シリコン露出部と称す）構造になっており、加工が全くされていない。そのため、以下のような課題がある。
【００１０】
前記シリコン露出部に光が照射されると、シリコンの吸収限界波長より短い波長の光はシリコン中で強く吸収される。そのとき吸収された光子エネルギーによって、シリコン原子の最外殻電子が価電子帯から伝導帯に励起されて自由電子となる。この自由電子の発生により、電子正孔対が形成され、Ｐ型基板中では少数キャリアである電子が拡散する。この電子が電界によって加速され、Ｎ型領域に引き寄せられる。その結果、N型領域中に電子が増加し、電源電圧の上昇を引き起こすなどの、電気的特性の変動を発生させる。
【００１１】
ここで、ウェハレベルＣＳＰにおける光照射の影響について、図を参照して述べる。
図５は、ウェハレベルＣＳＰに光を照射したときのリーク電流を測定した結果である。図より従来のウェハレベルＣＳＰは、光の強度が上がるにつれてリーク電流も増加する。ウェハレベルＣＳＰではシリコン厚が薄い状態でシリコン基板が露出しているので、光が減衰しきれず電気的特性の変動を引き起こすこととなる。
【００１２】
本発明は、シリコン基板の露出部からの光照射による電気的特性の変動を防ぐことができる半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明の請求項１記載の半導体装置は、基板の半導体素子が形成された一表面に外部と電気的接続を行うための素子電極を有し、前記素子電極に開口部を形成し全面に第１絶縁層が形成され、前記第１絶縁層の上に選択的に前記素子電極に一端が接続された金属配線が形成され、前記金属配線の他端を除いた前記金属配線と前記第１絶縁層とを第２絶縁層で覆って、前記金属配線の他端に外部金属端子を形成した半導体装置において、前記基板の非素子形成表面および側面に遮光性の被膜を備えたことを特徴とする。
【００１４】
本発明の請求項２記載の半導体装置は、請求項１記載において、遮光性の被膜を、有機系、無機系、金属系のいずれかにより構成したことを特徴とする。
本発明の請求項３記載の半導体装置の製造方法は、複数の半導体素子が形成された基板をスクライブラインで切断して複数の半導体素子に分割して半導体装置を製造するに際し、スクライブラインで切断前の基板の前記複数の半導体素子が形成された一表面に外部と電気的接続を行うための素子電極を前記半導体素子ごとに形成し、前記素子電極に開口部を形成し全面に第１絶縁層を形成し、前記第１絶縁層の上に選択的に前記素子電極に一端が接続された金属配線を形成し、前記金属配線の他端を除いた前記金属配線と前記第１絶縁層とを第２絶縁層で覆って、前記金属配線の他端に外部金属端子を形成し、前記基板のもう一方の一表面から前記スクライブラインに沿って少なくとも前記第２絶縁層に達するダイシングを実施し、その上からダイシング溝にわたって遮光性被膜を形成し、前記基板の側面に前記遮光性被膜が残るように前記ダイシング溝の内で前記遮光性被膜と第２絶縁層を切断して複数の半導体素子に分割することを特徴とする。
【発明の効果】
【００１５】
被膜の有する遮光性により、基板への光子エネルギーの注入が遮断され、キャリアの発生が無くなり、半導体デバイスの電気的特性の変動を防止することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施形態について図面を参照しながら説明する。
（第１の実施形態）
図１は本発明の（第１の実施形態）における半導体装置１０である。
【００１７】
図１において、１１は半導体素子が形成されたシリコン基板で、トランジスタ等を含む半導体集積回路を内部に備えており、このシリコン基板１１の一表面上には外部との電気的接続を行う複数の素子電極１３が配列されている。ここではシリコン基板１１として４００〜６００μｍの厚さのものを使用した。
【００１８】
１２はパッシベーション膜で、半導体集積回路を保護するために、シリコン基板１１の一表面上に前記素子電極１３を露出するような開口部を設けるよう形成されている。
１４は第１絶縁層、１９は第１金属配線、２０は第２金属配線、２１は第２絶縁層、２２は外部金属端子である。
【００１９】
２６は遮光性の樹脂被膜で、シリコン基板１１の露出部を覆うように形成されている。さらに詳しくは、シリコン基板１１の非素子形成表面および側面に、遮光性の樹脂被膜２６が形成されている。
【００２０】
この半導体装置１０によると、図５に示すように、従来例の特性に比べて、光の強度が上がってもリーク電流はほとんど発生しないので、光照射による電気的特性の変動を防ぐことができる。
【００２１】
次に、この半導体装置の具体的な製造方法について図２〜図４を参照しながら説明する。
図２（ａ）に示すように、集積回路部を含むシリコン基板１1の一表面には、外部との電気的接続を行う素子電極１３が配列されており、複数の素子電極１３を露出させた開口部を有するパッシベーション膜1２があらかじめ形成されている。
【００２２】
次に、前記パッシベーション膜１２の上に、スピンコートで感光性を有する絶縁材料を塗布、乾燥させ、フォトリソグラフィ法によって素子電極１３における領域を選択的に除去し、図２（ｂ）に示すように、複数の素子電極１３を露出させた開口部を有する厚さ４μｍ程度の第１絶縁層１４を形成する。なお、感光性を有する第１絶縁層１４としては、感光性であればよい。
【００２３】
その後、図２（ｃ）に示すように、第１絶縁層１４の上の全面にはスパッタリング法により厚さ１μｍ以下の薄膜金属層１５を形成する。この薄膜金属層１５は例えば、厚みが０．２μｍ程度のＴｉW膜とその上に形成された厚みが０．５μｍ程度のＣｕ膜の二層構造の薄膜金属層などが挙げられる。
【００２４】
次に、スピンコートでポジ型感光性レジスト膜またはネガ型感光性レジスト膜を覆い、フォトリソグラフィ法により薄膜金属層１５上にメッキレジスト（第１金属配線形成）１６を形成する。メッキレジスト（第１金属配線形成）１６のパターン部以外において、薄膜金属層１５上に素子電極１３から第１絶縁層１４上に亘って厚さ５〜１０μｍ程度の厚膜金属層１７を、電気めっき法により図２（ｄ）に示すように選択的に形成する。厚膜金属層１７の形成後はメッキレジスト（第１金属配線形成）１６を除去する。
【００２５】
次に、ポジ型感光性レジスト膜またはネガ型感光性レジスト膜を覆い、フォトリソグラフィ法よりメッキレジスト（第２金属配線形成）１８を形成する。ここで感光性を有するメッキレジスト（第２金属配線形成）１８はフィルム状にあらかじめ形成された材料を用いても構わない。メッキレジスト（第２金属配線形成）１８のパターン形成部以外において、図２（ｅ）に示すように厚膜金属層１７の上に第２金属配線（ポスト）２０を電気めっき法などにより選択的に形成する。この場合、例えば、材料はＣｕ、高さは１００μｍ程度の第２金属配線２０が挙げられる。
【００２６】
第２金属配線２０を形成後、メッキレジスト（第２金属配線形成）１８を除去し、薄膜金属層１５を溶融除去できるエッチング液を施す。
例えば、Ｃｕ膜に対しては塩化鉄第二銅溶液で、ＴｉW膜に対しては過酸化水素水で全面エッチングすると、厚膜金属層１７よりも層厚が薄い薄膜金属層１５が先行して除去される。この工程により、図３（ａ）に示すようにシリコン基板１１において所定の第１金属配線１９が形成される。例えば、Ｃｕメッキにて形成された第１金属配線１９は厚み５μmに対して、Ｌｉｎｅ／Ｓｐａｃｅ＝２０／２０μmの配線形成が可能である。
【００２７】
第１絶縁層１４の上、第１金属配線１９の上、第２金属配線２０の側面上に、１つの封止型２３を用いて、複数の半導体装置の集合体を一度に加圧、加温を施し、第２金属配線２０の表面が露出するように図３（ｂ）に示す第２絶縁層２１を形成する。
【００２８】
例えば、第２絶縁層２１はエポキシ系の封止樹脂を用いて、厚みは５０〜１００μmとして形成する。その際、第２絶縁層２１によって、第１金属配線１９および第２金属配線２０は外部から保護される。
【００２９】
その後、図３（ｃ）に示すように、第２金属配線２０の表面上に外部金属端子２２を形成する。外部金属端子２２は、半田ボールおよび半田印刷バンプもしくは電気めっき法によるバンプのどちらであっても構わない。
【００３０】
次に、外部金属端子２２が形成されたウェハの表裏面を反転させ、図４（ａ）に示すようにダイシングテープ２５の上に外部金属端子２２を下方にして接着剤を用い、貼り付ける。その後、所定のスクライブライン２４の上をシリコン基板１１の厚さと同じ深さの４００〜６００μｍまで、部分的に溝状にダイシングする。例えば、このときの溝幅は３０μｍ、ダイシングブレードの刃先の形状は、どのようなものでも構わない。
【００３１】
その後、スピンコートで絶縁材料を膜厚一定（例えば１０μｍ程度）に塗布し、プリベークにより焼き締めて硬化させる。この絶縁材料は主に遮光性の樹脂であり、成膜時には低粘度状態で使用する。このとき絶縁材料を低粘度状態で塗布するため、前記ダイシング溝２４Ａの部分に、図４（ｂ）に示すように樹脂が流れ込む。その結果、シリコン基板の露出部は全て樹脂膜に覆われる。このようにして形成された樹脂膜を、遮光性の前記樹脂被膜２６とする。
【００３２】
最後に、図４（ｃ）に示すように前記スクライブライン２４の上を再びダイシング２８を行う。つまり、所定のスクライブライン２４に沿って、先ほど形成した遮光性の樹脂被膜２６の部分と、先程のシリコン基板１１のみのダイシング時にはダイシングされなかった第２絶縁層２１の部分とを同時にダイシングすることができる。このときの溝幅は１０μｍであったとすると、シリコン基板１１の露出部の側面に１０μｍの厚さで前記樹脂被膜２６が残る。
【００３３】
このようにして、図４（ｃ）ではシリコン基板１１の側面に前記遮光性被膜２６が残るように前記ダイシング溝２４Ａの内で前記遮光性被膜２６と第２絶縁層２１を切断して複数の半導体素子に分割している。
【００３４】
以上の工程によって、遮光性の樹脂被膜２６がシリコン基板１１の露出部の全面に有して個片化された半導体装置１０を得る。
ここで、第１絶縁層１４および第２絶縁層２１は、シリコン基板１１の保護および電気的絶縁を行う。実装基板等の外部装置と半導体装置との固定、および外部装置と素子電極１３との電気的接続は外部金属端子２２にて行われる。素子電極１３と接続された第１金属配線１９および第２金属配線２０を介して、素子電極１３と外部金属端子２２との電気的接続を行う。また、第１絶縁層１４および第２金属配線２０は、半導体装置を実装した後に半導体装置と実装基板との熱膨張率の差等により生じた応力が半導体装置にかかった際、この応力を緩和する機能を有するものである。
【００３５】
なお、上記の実施の形態の図４（ａ）の工程では、シリコン基板１１の厚さと同じ深さまで溝状にダイシングするとしたが、これは前記シリコン基板のもう一方の一表面から前記スクライブラインに沿って少なくとも第２絶縁層２１に達するダイシングを実施すればよい。
【００３６】
（第２の実施形態）
図６は本発明の（第２の実施形態）における半導体装置を示す。
（第１の実施形態）では、シリコン基板１１の裏面及び側面に遮光性の樹脂被膜２６が形成されていたが、この（第２の実施形態）では、シリコン基板１１に遮光性の金属薄膜２７を形成した点だけが異なっている。
【００３７】
この金属薄膜２７の形成方法としては、図３（ｃ）の状態から、複数の半導体装置の集合体において所定のスクライブライン２４をダイシングし、複数の半導体装置１０を個片化し、半導体装置１０を得る。この個片化された半導体装置１０に対して、スパッタリング法、真空蒸着法、ＣＶＤ法または無電解メッキ法の薄膜形成技術により金属薄膜２７を形成する。この遮光性の金属薄膜２７の材質は、金属であればどのようなものでもかまわず、厚さは１μｍ以下で良好な結果が得られた。
【００３８】
（第３の実施形態）
図７は本発明の（第３の実施形態）における半導体装置を示す。
（第１の実施形態）では、シリコン基板１１の裏面及び側面に遮光性の樹脂被膜２６、（第２の実施形態）では、シリコン基板１１の裏面及び側面に遮光性の金属薄膜が形成したが、この（第３の実施形態）ではシリコン基板１１に遮光性の無機被膜２８を形成している。
【００３９】
この無機被膜２８の形成方法としては、（第２の実施形態）と同様に個片化された半導体装置１０に対して、シリコン基板裏面及び側面に、例えば黒色の炭化物を付着させる。黒色の炭化物には、カーボンペーストなどが挙げられる。
この無機被膜２８の材質は（第２の実施形態）で示した金属以外の遮光性を持つものであれば、どのようなものでもかまわず、厚さは１０μｍ程度で良好な結果が得られた。
【産業上の利用可能性】
【００４０】
本発明にかかる半導体装置は、シリコン基板の露出部からの光照射による電気的特性の変動を防ぐことができ、半導体装置の更なる小型化によるシリコン基板の薄型化によっても、電気的特性の変動を防ぐことができる。
【図面の簡単な説明】
【００４１】
【図１】本発明における（第１の実施形態）の半導体装置の断面図
【図２】同実施の形態の具体的な半導体装置の製造方法の工程図
【図３】同実施の形態の具体的な半導体装置の製造方法の工程図
【図４】同実施の形態の具体的な半導体装置の製造方法の工程図
【図５】ウェハレベルＣＳＰのシリコン基板における照射光量とリーク電流の関係を示す図
【図６】本発明における（第２の実施形態）の半導体装置の断面図
【図７】本発明における（第３の実施形態）の半導体装置の断面図
【図８】従来のウェハレベルＣＳＰ（ポスト型）の断面図
【符号の説明】
【００４２】
１０  半導体装置
１１  シリコン基板
１２  パッシベーション膜
１３  素子電極
１４  第１絶縁層
１５  薄膜金属層
１６  メッキレジスト（第１金属配線形成）
１７  厚膜金属層
１８  メッキレジスト（第２金属配線形成）
１９  第１金属配線
２０  第２金属配線
２１  第２絶縁層
２２  外部金属端子
２３  封止型
２４  スクライブライン
２５  ダイシングテープ
２６  遮光性の樹脂被膜
２７  遮光性の金属薄膜
２８  遮光性の無機被膜
【図１】
2005175327.tif 000003
【図２】
2005175327.tif 000004
【図３】
2005175327.tif 000005
【図４】
2005175327.tif 000006
【図５】
2005175327.tif 000007
【図６】
2005175327.tif 000008
【図７】
2005175327.tif 000009
【図８】
2005175327.tif 000010