(57)【要約】【課題】  従来の電圧制御発振器では、一定の所要時間に亘って初期電圧が印加され続けることから、消費電力を低減することが困難であった。【解決手段】  本発明に係るＰＬＬ回路の初期動作制御回路は、ＰＬＬ回路の初期時に前記電圧制御発振器に印加すべき制御電圧として、前記周波数に略対応する初期電圧を生成する初期電圧生成回路と、前記初期電圧生成回路が前記電圧制御発振器に前記初期電圧を印加するための経路を開閉するスイッチ回路と、前記スイッチ回路が閉状態になることにより前記初期電圧が当該電圧制御発振器に印加されてから前記電圧制御発振器による前記周波数の信号の発振が安定するまでの第１の期間より短い第２の期間であって始期が前記第１の期間の始期と同一である前記第２の期間の終期に前記スイッチ回路を開状態にすべく、前記第２の期間を計測するタイマー回路とを含む。【選択図】  図３
2005204044.tif 000002
【特許請求の範囲】
【請求項１】
印加される制御電圧による制御下で当該制御電圧に対応する周波数の信号を発振する電圧制御発振器を有するＰＬＬ回路の初期時の動作を制御すべく、前記初期時に前記電圧制御発振器に印加すべき前記制御電圧として、前記周波数に略対応する初期電圧を生成する初期電圧生成回路と、
前記初期電圧生成回路が前記電圧制御発振器に前記初期電圧を印加するための経路を開閉するスイッチ回路と、
前記電圧制御発振器が本来的に必要とする、前記スイッチ回路が閉状態になることにより前記初期電圧が当該電圧制御発振器に印加される時点から前記電圧制御発振器による前記周波数の信号の発振が安定する時点までの第１の期間より短い第２の期間であって始期が前記第１の期間の始期と同一である前記第２の期間の終期に前記スイッチ回路を開状態にすべく、前記第２の期間を計測するタイマー回路とを含むことを特徴とするＰＬＬ回路の初期動作制御回路。
【請求項２】
前記第２の期間は、前記第１の期間と、前記電圧制御発振器への前記初期電圧の印加が終了した時点から前記電圧制御発振器による前記周波数の信号の発振が安定する時点までの第３の期間との差より短いことを特徴とする請求項１記載のＰＬＬ回路の初期動作制御回路。
【請求項３】
前記制御電圧は、漸増して印加され、
前記第２の期間は、前記スイッチ回路が閉状態になった時点から前記制御電圧が前記初期電圧に達する時点までの期間であることを特徴とする請求項１記載のＰＬＬ回路の初期動作制御回路。
【請求項４】
前記電圧制御発振器は、前記初期電圧の温度変動を補償可能なリングオシレータであり、
前記リングオシレータ内に流れる電流の大きさに応じて、前記初期電圧を印加することを特徴とする請求項１記載のＰＬＬ回路の初期動作制御回路。
【請求項５】
前記電圧制御発振器による前記周波数の信号の発振が安定した時点での前記制御電圧を記憶する記憶部を更に含み、
前記電圧制御発振器は、前記周波数の信号の発振を別途行なうときに、前記記憶部に記憶されている前記制御電圧に基き発振を開始することを特徴とする請求項１記載のＰＬＬ回路の初期動作制御回路。
【請求項６】
前記初期電圧生成回路は、
相互に並列接続された複数の抵抗器と、
各々が前記複数の抵抗器の一つに直列接続された複数のスイッチと、
前記抵抗器のうち前記初期電圧を生成するために必要な抵抗器を選択すべく、当該抵抗器に対応するスイッチを閉状態にするための情報を記憶する記憶部とを有することを特徴とする請求項１記載のＰＬＬ回路の初期動作制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＰＬＬ（Phase Locked Loop）回路の初期動作を制御するＰＬＬ回路の初期動作制御回路に関する。
【背景技術】
【０００２】
ＰＬＬ回路は、従来知られたように、印加される制御電圧による制御下で当該制御電圧に対応する周波数の信号を発振する電圧制御発振器を有する。前記電圧制御発振器は、ＰＬＬ回路の起動時、即ち初期動作時に、初期電圧を印加された後所定周波数の信号の発振が安定するまでに一定の時間を要する。当該一定の所要時間を短縮することを企図する技術が、例えば、下記の特許文献１に記載されている。
【０００３】
【特許文献１】特開平６−５３８２４号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記した従来の電圧制御発振器には、前記一定の所要時間に亘り、電源電圧が印加され続けることから、消費電力を低減することが困難であるという問題があった。加えて、前記従来の電圧制御発振器では、前記一定の所要時間を確保せざるを得ないことから、前記ＰＬＬ回路が出力する前記信号に基いて動作する回路の処理時間、例えば、コンピュータ回路の処理時間が実際には短いにも拘らず、前記した一定の所要時間が存在することを理由に見かけ上長くなるという問題があった。
【課題を解決するための手段】
【０００５】
本発明に係るＰＬＬ回路の初期動作制御回路は、印加される制御電圧による制御下で当該制御電圧に対応する周波数の信号を発振する電圧制御発振器を有するＰＬＬ回路の初期時の動作を制御すべく、前記初期時に前記電圧制御発振器に印加すべき前記制御電圧として、前記周波数に略対応する初期電圧を生成する初期電圧生成回路と、前記初期電圧生成回路が前記電圧制御発振器に前記初期電圧を印加するための経路を開閉するスイッチ回路と、前記電圧制御発振器が本来的に必要とする、前記スイッチ回路が閉状態になることにより前記初期電圧が当該電圧制御発振器に印加される時点から前記電圧制御発振器による前記周波数の信号の発振が安定する時点までの第１の期間より短い第２の期間であって始期が前記第１の期間の始期と同一である前記第２の期間の終期に前記スイッチ回路を開状態にすべく、前記第２の期間を計測するタイマー回路とを含む。
【０００６】
本発明に係るＰＬＬ回路の初期動作制御回路によれば、前記電圧制御発振器は、前記電圧制御発振器が本来的に必要とする前記周波数の信号の発振が安定するまでの前記第１の期間より短い、前記タイマー回路により規定される前記第２の期間に亘り前記スイッチ回路の閉状態により前記電圧制御発振器に前記初期電圧が印加されることから、前記第１の期間に亘り前記電圧制御発振器に電源電圧が印加される従来技術に比して消費電力を低減することが可能になる。
【０００７】
上記の本発明に係るＰＬＬ回路の初期動作制御回路では、前記第２の期間は、前記第１の期間と、前記電圧制御発振器への前記初期電圧の印加が終了した時点から前記電圧制御発振器による前記周波数の信号の発振が安定する時点までの第３の期間との差より短い。
【０００８】
上記の本発明に係るＰＬＬ回路の初期動作制御回路では、前記制御電圧は、漸増して印加され、
前記第２の期間は、前記スイッチ回路が閉状態になった時点から前記制御電圧が前記初期電圧に達する時点までの期間である。
【０００９】
上記の本発明に係るＰＬＬ回路の初期動作制御回路では、前記電圧制御発振器は、前記初期電圧の温度変動を補償可能なリングオシレータであり、
前記リングオシレータ内に流れる電流の大きさに応じて、前記初期電圧を印加する。
【００１０】
上記の本発明に係るＰＬＬ回路の初期動作制御回路では、前記電圧制御発振器による前記周波数の信号の発振が安定した時点での前記制御電圧を記憶する記憶部を更に含み、前記電圧制御発振器は、前記周波数の信号の発振を別途行なうときに、前記記憶部に記憶されている前記制御電圧に基き発振を開始する。
【００１１】
上記の本発明に係るＰＬＬ回路の初期動作制御回路では、前記初期電圧生成回路は、相互に並列接続された複数の抵抗器と、各々が前記複数の抵抗器の一つに直列接続された複数のスイッチと、前記抵抗器のうち前記初期電圧を生成するために必要な抵抗器を選択すべく、当該抵抗器に対応するスイッチを閉状態にするための情報を記憶する記憶部とを有する。
【発明を実施するための最良の形態】
【００１２】
本発明に係るＰＬＬ回路の初期動作制御回路を含む発振装置の具体例について図面を参照して説明する。
【００１３】
（具体例）
《発振装置》
図１は、具体例の発振装置の構成を示すブロック図である。具体例の発振装置１は、基準クロックＳrefに基き所望の周波数を有する信号Ｓvcoを生成すべく、図１に示されるように、ＰＬＬ回路２と、ＰＬＬ回路２の初期動作を制御すべくＰＬＬ回路２に、後述の電圧制御発振器２３（図２）による前記所望の周波数の信号の発振が安定したとき、即ち、ロックしたときの制御電圧であるロック電圧ＶLに近似した初期電圧Ｖearを印加する初期動作制御回路３とを有する。以下、前記所望の周波数を「ロック周波数ｆL」といい、当該ロック周波数を有する信号を「ロック信号ＳL」という。
【００１４】
《ＰＬＬ回路》
図２は、具体例のＰＬＬ回路の構成を示す回路図である。具体例のＰＬＬ回路２は、従来知られた構成を有し、具体的には、図２に示されるように、位相比較器２０と、チャージポンプ２１と、ループフィルタ２２と、電圧制御発振器２３と、１／Ｎ分周器２４とを有する。
【００１５】
位相比較器２０は、水晶発振器のような基準クロック生成器（図示せず）から供給される基準クロックＳrefの位相と、１／Ｎ分周器２４から出力される帰還クロックＳfbの位相とを比較し、詳しくは、両クロックの立上りエッジ同士又は立下りエッジ同士を比較し、両クロック間の時間差を表すパルス信号である時間差信号Ｓup又はＳdnをチャージポンプ２１へ出力する。位相比較器２０は、より正確には、帰還クロックＳfbが基準クロックＳrefより遅れているときには、当該遅れ量を表す時間差信号Ｓupを出力し、帰還クロックＳfbが基準クロックＳrefより進んでいるときには、当該進み量を表す時間差信号Ｓdnを出力する。
【００１６】
チャージポンプ２１は、図２に示されるように、２つのスイッチＳＷ１、ＳＷ２からなる。当該２つのスイッチＳＷ１、ＳＷ２は、電源電圧及び接地電圧間に直列接続されており、また、時間差信号Ｓup又はＳdnによる開閉動作の制御を受ける。チャージポンプ２１では、位相比較器２０から時間差信号Ｓupが入力されると、当該時間差信号Ｓupが印加されている間、予め定められた値を有する、ループフィルタ２２を充電するための充電電流Ｉcpをループフィルタ２２へ吐き出し、他方で、位相比較器２０から時間差信号Ｓdnが入力されると、当該時間差信号Ｓdnが印加されている間、上記と同様な値を有する、ループフィルタ２２を放電するための放電電流Ｉcpをループフィルタ２２から吸い込む。
【００１７】
ループフィルタ２２は、相互に直列接続された抵抗器Ｒ及びコンデンサＣからなり、チャージポンプ２１が吐き出し又は吸い込む電流を積分することにより、当該電流の積分値に対応しかつ平滑化された、電圧制御発振器２３の動作を制御するための制御電圧Ｖcntを生成する。
【００１８】
電圧制御発振器２３は、定常動作には、ループフィルタ２２から出力される制御電圧Ｖcntに大きさに対応した周波数ｆvcoを有する信号Ｓvcoを生成し、換言すれば、ロック電圧ＶLの大きさに対応したロック周波数ｆLを有するロック信号ＳLを生成し、他方で、初期動作には、初期動作制御回路３から出力される初期電圧Ｖearの大きさに対応した初期周波数ｆearを有する初期信号Ｓearを生成し、発振装置１の外部へ出力すると共に１／Ｎ分周器２４へも出力する。
【００１９】
１／Ｎ分周器２４は、電圧制御発振器２３から出力される信号Ｓvcoを１／Ｎの周波数に分周することにより帰還周波数ｆfbの帰還クロックＳfbを生成し、当該帰還クロックＳfbを位相比較器２０へ出力する。
【００２０】
上述したように、具体例のＰＬＬ回路２内の電圧制御発振器２３は、ＰＬＬ回路２の定常動作時には、ロック電圧ＶLに対応するロック周波数ｆLを有するロック信号ＳLを生成し、対照的に、ＰＬＬ回路２の初期動作時には、初期電圧Ｖearに対応する初期周波数ｆearを有する初期信号Ｓearを生成する。
【００２１】
《初期動作制御回路》
図３は、具体例の初期動作制御回路の構成を示すブロック図である。具体例の初期動作制御回路３は、ＰＬＬ回路２の初期動作を初期電圧Ｖearにより制御すべく、図３に示されるように、初期電圧生成部３０と、スイッチ部３１と、タイマー部３２とから構成される。初期電圧生成部３０は、例えば、ＤＣ−ＤＣコンバータからなり、直流電源（図示せず）から与えられる直流電圧に基き初期電圧Ｖearを生成する。スイッチ部３１は、初期電圧生成部３０とＰＬＬ回路２内の電圧制御発振器２３との間、即ち、初期電圧生成部３０が電圧制御発振器２３に初期電圧Ｖearを印加するための経路上に設けられており、ＰＬＬ回路２の定常動作時には前記経路を開状態にし、ＰＬＬ回路２の初期動作時には、より正確には、タイマー部３２が規定する、後述のロックアップ時間ＴLU（図４）と発振整定時間Ｔstb（図４）との差である初期電圧印加時間Ｔear（図４）の間に限り、前記経路を閉状態にする。タイマー部３２は、例えば、カウンタであり、スイッチ部３１が閉状態になった時点を起点として初期電圧印加時間Ｔearの計測を開始し、初期電圧印加時間Ｔearの終期の時点でスイッチ部３１を開状態にする。
【００２２】
図４は、具体例の初期動作制御回路の動作を示すタイムチャートである。図４に示されるように、ＰＬＬ回路２が待機状態（オフ）から動作状態（オン）に切り換わる時刻ｔ１に、スイッチ部３１は、開状態（オフ）から閉状態（オン）に切り換わる。スイッチ部３１の閉状態への切り換えと同時に、電圧制御発振器２３に、初期電圧生成部３０が生成する初期電圧Ｖearが印加される。これにより、電圧制御発振器２３は、初期電圧Ｖearを元に発振を開始すると共に、タイマー部３２は、初期電圧印加時間Ｔearの計数を開始する。以後、初期電圧印加時間Ｔearの間、電圧制御発振器２３は、初期電圧Ｖearを印加され続ける。ここで、初期電圧印加時間Ｔearは、ＰＬＬ回路２が起動される時刻ｔ１からロック電圧ＶLに対応するロック周波数ｆLのロック信号ＳLの発振を安定的に行なうことが可能となる時刻ｔ３までの時間であるロックアップ時間ＴLUより短く、その始期がロックアップ時間ＴLUと同一である。
【００２３】
タイマー部３２は、初期電圧印加時間Ｔearの計数を完了する時刻ｔ２になると、スイッチ部３１を閉状態に切り換え、これにより、電圧制御発振器２３は、初期電圧Ｖearを印加されなくなり、図示の発振整定時間Ｔsbに亘り、ロック電圧ＶLに対応するロック周波数ｆLのロック信号ＳLを発振するように発振動作を収束させていく。ここで、「発振整定時間Ｔstb」は、電圧制御発振器２３への初期電圧Ｖearの印加が終了した時刻ｔ２から電圧制御発振器２３がロック電圧ＶLに対応するロック周波数ｆLのロック信号ＳLを安定的に発振可能となる時刻ｔ３までの時間をいう。
【００２４】
ロックアップ時間ＴLUの終期である時刻ｔ３になると、電圧制御発振器２３は、ロック電圧ＶLに対応するロック周波数ｆLのロック信号ＳLを安定的に生成する。時刻ｔ３を経過した後、ＰＬＬ回路２、即ち、発振装置１から出力される信号ＳLに基き動作するコンピュータ回路（図示せず）は、その処理動作を開始する。
【００２５】
上述したように、具体例の初期電圧制御回路３では、電圧制御発振器２３への初期電圧Ｖearの印加を、ロックアップ時間ＴLUより短い初期電圧印加時間Ｔearの間だけ行なうことから、電圧制御発振器２３への初期電圧Ｖearの印加をロックアップ時間ＴLUの間行なっていた従来技術に比して、消費電力を低減することができる。
【００２６】
（変形例１）
図５は、変形例１の初期動作制御回路の構成を示すブロック図である。変形例１の初期動作制御回路３は、図３に図示の初期動作制御回路３を構成するタイマー部３２に代えて、図２に図示の電圧制御発振器２３に印加される、漸増する制御電圧Ｖcntが初期電圧Ｖearに達したことを検出する初期電圧印加検出部３３を有する。
【００２７】
図６は、変形例１の初期動作制御回路の動作を示すタイムチャートである。変形例１の初期動作制御回路３は、図６に示されるように、図１に図示のＰＬＬ回路２が待機状態（オフ）から動作状態（オン）状態に切り換わる時刻ｔ２に、スイッチ部３１は、開状態（オフ）から閉状態（オン）に切り換わり、これにより、電圧制御発振器２３に、初期電圧生成部３０が生成する制御電圧Ｖcntが、初期電圧到達時間Ｔreaに亘り０Ｖから初期電圧Ｖearまで漸増しながら印加される。制御電圧Ｖcntが初期電圧Ｖearに達する時刻ｔ２になると、即ち、初期電圧到達時間Ｔreaの終期になると、初期電圧印加検出部３３は、制御電圧Ｖcntが初期電圧Ｖearに達したことを検出する。当該検出の結果、初期電圧印加検出部３３は、スイッチ部３１を開状態に切り換え、これにより、電圧制御発振器２３は、初期電圧Ｖearを元に、ロック電圧ＶLに対応するロック周波数ｆLのロック信号ＳLを安定的に発振するように、発振整定時間Ｔstbに亘り発振動作を収束させていく。
【００２８】
上述したように、変形例１の初期動作制御回路３では、初期電圧印加検出部３３は、漸増する制御電圧Ｖcntが初期電圧Ｖearに到達したことを検出すると、即ち、図４に図示の具体例の初期電圧印加時間Ｔearより短い初期電圧到達時間Ｔreaの終期になると、スイッチ部３１を開状態にする。これにより、図６と図４との比較から明らかなように、変形例１の電圧制御発振器２３のロックアップ時間ＴLUを具体例の電圧制御発振器２３のロックアップ時間ＴLUより短縮することが可能となり、例えば、ＰＬＬ回路２からのロック信号ＳLに基き動作するコンピュータ回路（図示せず）の見かけ上の処理時間を短縮することが可能となる。
【００２９】
（変形例２）
図７は、変形例２の初期動作制御回路の構成を示すブロック図である。変形例２の初期動作制御回路３は、温度補償を行なうべく、図３に図示の初期動作制御回路３を構成するタイマー部３２に代えて、図７に示されるように、電圧比較部３４を有する。
【００３０】
図８は、変形例２の初期動作制御回路内のスイッチ部、電圧比較部及びＰＬＬ回路内の電圧制御発振器の構成を示す回路図である。電圧比較部３４は、図８に示されるように、初期電圧Ｖear及びロック電圧ＶLを含む制御電圧Ｖcntの温度変動を補償可能なリングオシレータである電圧制御発振器２３を流れる制御電流Ｉcntを換算電圧Ｖc_cntに換算した後、換算電圧Ｖc_cntと、ロック電圧ＶLに対応して予め定められた基準電圧Ｖrと比較した結果である、スイッチ部３１の開閉を制御するためのスイッチ制御信号Ｓsw_cntをスイッチ部３１に帰還する。
【００３１】
より具体的には、電圧比較部３４内の比較器ＣＯＭＰは、換算電圧Ｖc_cntと基準電圧Ｖrとの比較により、電圧制御発振器２３が生成する信号Ｓvcoの周波数ｆvcoがロック周波数ｆLより低いと判断するときには、スイッチ部３１内のスイッチＳＷを閉状態にすることにより、初期電圧生成部３０から出力される初期電圧Ｖearを電圧制御発振器２３に印加し、他方で、信号Ｓvcoがロック周波数ｆLより高いと判断するときには、スイッチＳＷを開状態にすることにより、初期電圧Ｖearを電圧制御発振器２３に印加しないようにする。特に、比較器ＣＯＭＰは、Ｄフリップフロップ回路Ｄ−ＦＦ、及び排他的論理和回路Ｅ−ＯＲにより、電圧制御発振器２３が生成する信号Ｓvcoの周波数ｆvcoが一度でもロック周波数ｆLより高くなった後には、スイッチ部３１内のスイッチＳＷを閉状態にしないようにする。
【００３２】
図９は、変形例２の初期動作制御回路による温度補償の動作を示す図である。図９における”Ｖcnt（無）”は、変形例２の初期動作制御回路３を有しない発振装置１におけるＰＬＬ回路２の動作を示し、”Ｖcnt（有）”は、前記の初期動作制御回路３を有する発振装置１におけるＰＬＬ回路２の動作を示す。説明及び理解を容易にすべく、発振装置１が３つの異なる温度Ｔ１、Ｔ２、Ｔ３に置かれること、及び、初期電圧Ｖearが、温度Ｔ２に置かれる発振装置１内のＰＬＬ回路２の温度補償に好適な補償電圧Ｖear（Ｔ２）に設定されていることを想定する。
【００３３】
発振装置１が温度Ｔ２に置かれる場合、図９（Ａ）に示されるように、制御電圧Ｖcnt（無）は、スイッチＳＷが閉状態から開状態に切り換わる時刻ｔ２以前に補償電圧Ｖear（Ｔ２）に安定しており、時刻ｔ２以後も補償電圧Ｖear（Ｔ２）を維持し、また、制御電圧Ｖcnt（有）も、同様にして、時刻ｔ２以前に補償電圧Ｖear（Ｔ２）に安定しており、時刻ｔ２以後も補償電圧Ｖear（Ｔ２）を維持する。
【００３４】
発振装置１が温度Ｔ１に置かれる場合、図９（Ｂ）に示されるように、制御電圧Ｖcnt（無）は、上記の時刻ｔ２以前に補償電圧Ｖear（Ｔ２）に達しており、時刻ｔ２以後に上下変動しながら、温度Ｔ１に置かれたＰＬＬ回路２の温度補償に好適な補償電圧Ｖear（Ｔ１）に収束していく。対照的に、制御電圧Ｖcnt（有）は、上記の時刻ｔ２以前に補償電圧Ｖear（Ｔ１）に安定しており、時刻ｔ２以後も補償電圧Ｖear（Ｔ１）を維持する。
【００３５】
発振装置１が温度Ｔ３に置かれる場合、図９（Ｃ）に示されるように、制御電圧Ｖcnt（無）は、上記の時刻ｔ２以前に補償電圧Ｖear（Ｔ２）に達しており、時刻ｔ２以後に上下振動しながら、温度Ｔ３に置かれたＰＬＬ回路２の温度補償に好適な補償電圧Ｖear（Ｔ３）に収束していく。対照的に、制御電圧Ｖcnt（有）は、時刻ｔ２以前に補償電圧Ｖear（Ｔ３）に安定しており、時刻ｔ２以後も補償電圧Ｖear（Ｔ３）を維持する。
【００３６】
上述したように、変形例２の初期動作制御回路３では、電圧比較部３４により、制御電圧Ｖcntの温度変動を補償可能なリングオシレータである電圧制御発振器２３内を流れる制御電流Ｉcntの大きさに応じてスイッチＳＷの開閉を制御し、これにより、電圧制御発振器２３の動作初期時の発振を制御することから、ＰＬＬ回路２、即ち、電圧制御発振器２３が温度Ｔ１、Ｔ２、Ｔ３のいずれに置かれても、制御電圧Ｖcntとして、温度Ｔ１、Ｔ２、Ｔ３に対応する補償電圧Ｖear（Ｔ１）、Ｖear（Ｔ２）、Ｖear（Ｔ３）を早期に印加することができ、この結果、ロックアップ時間ＴLUを短縮することが可能となる。
【００３７】
（変形例３）
図１０は、変形例３の初期動作制御回路の構成を示すブロック図である。変形例３の初期動作制御回路３は、図１０に示されるように、ＡＤコンバータ３５と、記憶部３６（例えば、不揮発性メモリ）と、ＤＡコンバータ３７と、スイッチ部３８とを有する。変形例３の初期動作制御回路３では、ＡＤコンバータ３５は、図２に図示の電圧制御発振器２３による上記ロック信号ＳLの発振が安定したときのロック電圧ＶLにＡＤ変換を施すことによりデジタル値に変換し、記憶部３６は、当該デジタル値を記憶し、ＤＡコンバータ３７は、記憶部３６に記憶されているデジタル値にＤＡ変換を施すことによりアナログ値に変換し、スイッチ部３８は、電圧制御発振器２３が前記ロック信号ＳLの発振を新たに行なうとするときに、閉状態への切り換えにより、前記アナログ値であるロック電圧ＶLを電圧制御発振器２３に印加する。
【００３８】
上述したように、変形例３の初期動作制御回路３では、前回のロック電圧ＶLを記憶し、電圧制御発振器２３が今回新たにロック信号ＳLの発振を開始しようとするときに電圧制御発振器に前記ロック電圧ＶLを印加することから、電圧制御発振器２３にロック電圧ＶLの近傍である初期電圧Ｖearを印加する具体例の初期動作制御回路３に比して、図４に図示の発振整定時間Ｔstbを短縮することが可能になる。
【００３９】
（変形例４）
図１１、１２は、変形例４の初期電圧生成部の構成を示す図である。変形例４の初期電圧生成部３０は、図１１に示されるように、相互に直列接続された２つの抵抗器Ｒ３０、Ｒ３１、及び当該抵抗器Ｒ３０、Ｒ３１の各々に直列接続されたスイッチＳＷ３０、ＳＷ３１を備えており、初期電圧Ｖearは、スイッチＳＷ３０、ＳＷ３１の閉状態の下、電源電位Ｖcc及び接地電位間の電圧を抵抗器Ｒ３０、Ｒ３１により抵抗分割して規定される。
【００４０】
変形例４の他の初期電圧生成部３０は、図１２に示されるように、相互に並列接続された複数の抵抗器Ｒ４０、Ｒ４１、．．．と、及び複数の抵抗器Ｒ４０、Ｒ４１、．．．の各々に直列接続されたスイッチＳＷ４０、ＳＷ４１、．．．と、当該複数のスイッチＳＷ４０、ＳＷ４１、．．．に直列接続された抵抗器Ｒ５０と、前記複数のスイッチＳＷ４０、ＳＷ４１、．．．のいずれを開状態又は閉状態にすべきの情報を記憶する記憶部ＳＴ４０（例えば、Ｅ２ＰＲＯＭ）を有する。
【００４１】
テスト段階（例えば、出荷テストの段階）でロック信号ＳLを発振させるためのロック電圧ＶLを測定し、当該ロック電圧ＶLから初期電圧Ｖearを定め、当該初期電圧Ｖearを規定すべく抵抗器Ｒ４０、Ｒ４１、．．．のうちのいずれを用いるか、換言すれば、ＳＷ４０、ＳＷ４１、．．．のうちのいずれを閉状態にし又開状態にすべきかを示す情報を記憶部ＳＴ４０に書き込んでおく。発振装置１を起動するときに、記憶部ＳＴ４０に記憶された前記情報に基き、スイッチＳＷ４０、ＳＷ４１、．．．を開閉することにより、電源電位Ｖcc及び接地電位間を、スイッチＳＷ４０、ＳＷ４１、．．．のうち閉状態になっているものに対応する抵抗器により抵抗分割することにより、初期電圧Ｖearを規定する。
【００４２】
上述したように、図１１、１２に図示された変形例４の初期電圧生成部３０では、抵抗分割により初期電圧Ｖearを生成する。特に、図１２に図示の変形例４の初期電圧生成部３０では、複数の抵抗器Ｒ４０、Ｒ４１、．．．を、スイッチＳＷ４０、ＳＷ４１、．．．の開閉切り換えにより取捨選択することから、所望の初期電圧Ｖearを任意かつ正確に規定することが可能になる。
【図面の簡単な説明】
【００４３】
【図１】具体例の発振装置の構成を示すブロック図。
【図２】具体例のＰＬＬ回路の構成を示す回路図。
【図３】具体例の初期動作制御回路の構成を示すブロック図。
【図４】具体例の初期動作制御回路の動作を示すタイムチャート。
【図５】変形例１の初期動作制御回路の構成を示すブロック図。
【図６】変形例１の初期動作制御回路の動作を示すタイムチャート。
【図７】変形例２の初期動作制御回路の構成を示すブロック図。
【図８】変形例２の初期動作制御回路の構成を示す回路図。
【図９】変形例２の初期動作制御回路による温度補償の動作を示す図。
【図１０】変形例３の初期動作制御回路の構成を示すブロック図。
【図１１】変形例４の初期電圧生成部の構成を示す図（その１）。
【図１２】変形例４の初期電圧生成部の構成を示す図（その２）。
【符号の説明】
【００４４】
３  初期動作制御回路    ３０  初期電圧生成部    ３１  スイッチ部    ３２  タイマー部。
【図１】
2005204044.tif 000003
【図２】
2005204044.tif 000004
【図３】
2005204044.tif 000005
【図４】
2005204044.tif 000006
【図５】
2005204044.tif 000007
【図６】
2005204044.tif 000008
【図７】
2005204044.tif 000009
【図８】
2005204044.tif 000010
【図９】
2005204044.tif 000011
【図１０】
2005204044.tif 000012
【図１１】
2005204044.tif 000013
【図１２】
2005204044.tif 000014