(57)【要約】【課題】  フィールドスルー電圧ΔＶに起因する表示パネルの開口率の低下や画素電極電圧の変動を抑制することができ、かつ、動作特性が安定した表示装置を安価に提供するとともに、該表示装置の良好な駆動制御方法を提供する。【解決手段】  液晶表示パネル１１０に２次元配列された複数の液晶表示画素Ｐｘは、各々、画素電極とデータラインＤＬ間に電流路が接続され、走査ラインＳＬａに制御端子が接続された画素トランジスタＴＦＴ１１と、画素電極と開放端間に電流路（が接続され、走査ラインＳＬｂに制御端子が接続された補助トランジスタＴＦＴ１２と、画素電極及び共通電極並びに画素電極と共通電極の間に充填された液晶分子からなる画素容量Ｃlcと、を備えている。【選択図】  図２
2005274859.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも、行方向に配設された複数の走査ライン、及び、列方向に配設された複数の信号ラインの各交点近傍に表示画素が２次元配列された表示パネルと、前記走査ラインに接続され、行ごとの前記表示画素を選択状態に設定する走査信号を印加する走査駆動手段と、前記信号ラインに接続され、選択状態に設定された前記表示画素に対して、表示データに応じた表示信号電圧を印加する信号駆動手段と、を備えた表示装置において、
前記走査ラインは、各行ごとに一対配設され、第１の走査信号が印加される第１の走査ラインと、前記第１の走査ラインとは逆位相の信号レベルを有する第２の走査信号が印加される第２の走査ラインと、からなり、
前記表示画素は、各々、少なくとも、画素電極と共通電極間に液晶分子が充填された画素容量と、前記第１の走査信号に基づいて、前記信号ラインに印加された前記表示信号電圧を前記画素電極に印加するとともに、前記表示信号電圧に基づく画素電極電圧と前記第１の走査信号との電位差に応じた第１の極性の電荷を蓄積する第１のスイッチ手段と、前記第１の極性とは逆極性の第２の極性の電荷を蓄積する第２のスイッチ手段と、を備えたこと特徴とする表示装置。
【請求項２】
前記第１のスイッチ手段は、制御端子が前記第１の走査ラインに接続され、電流路が前記信号ライン及び前記画素電極間に接続された第１の電界効果型トランジスタからなることを特徴とする請求項１記載の表示装置。
【請求項３】
前記第２のスイッチ手段は、制御端子が前記第２の走査ラインに接続され、電流路の一端側が前記画素電極に接続された第２の電界効果型トランジスタからなることを特徴とする請求項１又は２記載の表示装置。
【請求項４】
前記第２のスイッチ手段は、前記表示信号電圧に基づく前記画素電極電圧と前記第２の走査信号との電位差に応じた前記第２の極性の電荷を蓄積することを特徴とする請求項３記載の表示装置。
【請求項５】
前記第２の電界効果型トランジスタの電流路の他端側は、開放端に設定されていることを特徴とする請求項３又は４記載の表示装置。
【請求項６】
前記第２の電界効果型トランジスタの電流路の他端側は、前記一端側と共通に前記画素電極に接続されていることを特徴とする請求項３又は４記載の表示装置。
【請求項７】
前記第２の電界効果型トランジスタの電流路の他端側は、高抵抗素子を介して前記信号ラインに接続されていることを特徴とする請求項３又は４記載の表示装置。
【請求項８】
前記第１の電界効果型トランジスタ及び前記第２の電界効果型トランジスタは、同一のチャネル極性を有する電界効果型トランジスタであることを特徴とする請求項２乃至７のいずれかに記載の表示装置。
【請求項９】
前記第１の電界効果型トランジスタ及び前記第２の電界効果型トランジスタは、ｎチャネル型のアモルファスシリコン半導体層を用いた電界効果型トランジスタであることを特徴とする請求項８記載の表示装置。
【請求項１０】
前記走査駆動手段は、前記第１の走査信号を生成して前記第１の走査ラインに印加する走査駆動回路部と、前記第１の走査信号を反転処理して前記第２の走査信号を生成して前記第２の走査ラインに印加するインバータ回路部と、を備え、
前記走査駆動回路部は、ドライバチップの形態を有し、前記インバータ回路部は、前記表示パネル上に前記表示画素とともに設けられていることを特徴とする請求項１乃至９のいずれかに記載の表示装置。
【請求項１１】
前記走査駆動手段は、ドライバチップの形態を有し、前記第１の走査信号を生成して第１の出力端子を介して前記第１の走査ラインに印加する走査駆動回路部と、前記第１の走査信号を反転処理して前記第２の走査信号を生成して第２の出力端子を介して前記第２の走査ラインに印加するインバータ回路部と、を備えていることを特徴とする請求項１乃至９のいずれかに記載の表示装置。
【請求項１２】
少なくとも、行方向に配設された複数の走査ライン、及び、列方向に配設された複数の信号ラインの各交点近傍に表示画素が２次元配列された表示パネルを備え、行ごとに選択状態に設定された前記表示画素に対して、表示データに応じた表示信号電圧を印加することにより、所望の画像情報を表示する表示装置の駆動制御方法において、
前記各行の表示画素に、相互に逆位相の信号レベルを有する第１の走査信号及び第２の走査信号を同時に印加して、前記表示画素の各々に設けられた画素電極に前記表示信号電圧を印加する動作と、
前記表示信号電圧に基づく画素電極電圧と前記第１の走査信号との電位差に応じた第１の極性の電荷を蓄積するとともに、前記第１の極性とは逆極性の第２の極性の電荷を蓄積する動作と、
を含むことを特徴とする表示装置の駆動制御方法。
【請求項１３】
前記第２の極性の電荷を蓄積する動作は、前記表示信号電圧に基づく前記画素電極電圧と前記第２の走査信号との電位差に応じた電荷を蓄積することを特徴とする請求項１２記載の表示装置の駆動制御方法。
【請求項１４】
前記第２の極性の電荷は、前記画素電極に付加される前記第１の極性の電荷を実質的に相殺する電荷量であることを特徴とする請求項１２又は１３記載の表示装置の駆動制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置及びその駆動制御方法に関し、特に、アクティブマトリクス型の駆動方式を採用した液晶表示装置に適用可能な表示装置及びその駆動制御方法に関する。
【背景技術】
【０００２】
近年、普及が著しいデジタルビデオカメラやデジタルスチルカメラ等の撮像機器や、携帯電話、携帯情報端末（ＰＤＡ）には、画像や文字情報等を表示するための表示装置として、また、コンピュータ等の情報端末やテレビジョン等の映像機器のモニタやディスプレイとしても、薄型軽量で、低消費電力化が可能であり、表示画質にも優れた液晶表示装置（ＬＣＤ）が多用されている。
【０００３】
以下、従来技術における液晶表示装置について、簡単に説明する。
図６は、従来技術における液晶表示装置の要部（表示パネル周辺）を示す回路構成図である。
図６に示すように、従来技術に係る液晶表示装置の要部構成は、周知のように、液晶表示パネル１１０Ｐと走査ドライバ１２０Ｐとデータドライバ１３０Ｐとを備え、特に、液晶表示パネル１１０Ｐは、対向する透明基板間に、行列方向に互いに直交するように配設された複数の走査ラインＳＬ及び複数のデータラインＤＬと、該走査ラインＳＬ及びデータラインＤＬの各交点近傍に配置された複数の液晶表示画素Ｐxpと、を備えて構成されている。
【０００４】
各液晶表示画素Ｐxpは、画素電極とデータラインＤＬ間にソース−ドレイン（電流路）が接続され、走査ラインＳＬにゲート（制御端子）が接続された画素トランジスタＴＦＴと、画素電極と共通電極（コモン信号電圧Ｖcomが印加される）の間に液晶分子が充填、保持された液晶容量Ｃlcと、一端側の電極が画素電極に共通に接続されるとともに、液晶容量Ｃlcに並列に接続され、液晶容量Ｃlcに印加された表示信号電圧を保持するための補助容量（蓄積容量）Ｃｓと、を備えた構成を有している。なお、補助容量Ｃｓの他端側の電極（補助電極）は、共通の接続ラインＣＬを介して所定の電圧Ｖcs（例えば、コモン信号電圧Ｖcom）が印加されるように構成されている。
【０００５】
このような構成を有する液晶表示装置において、データドライバ１３０Ｐにより液晶表示パネル１１０Ｐの１行分の表示データが順次取り込み保持される。一方、走査ドライバ１２０Ｐにより液晶表示パネル１１０Ｐに配設された各走査ラインＳＬに走査信号を順次印加することにより各行の液晶表示画素Ｐxp群が選択状態に設定される。そして、データドライバ１３０Ｐは、各行の液晶表示画素Ｐxp群の選択タイミングに同期して、上記保持した表示データに対応する表示信号電圧を、各データラインＤＬを介して各液晶表示画素Ｐxpに一斉に供給する。このような一連の動作を、１画面分の各行に対して繰り返し実行することにより、映像信号に基づく所望の画像情報が液晶表示パネル１１０Ｐに表示される。
【０００６】
ここで、上述した液晶表示パネルの各液晶表示画素の構成とその影響について詳しく検証する。
図７は、液晶表示パネルにおける液晶表示画素の一構成例を示す要部平面図であり、図８は、各液晶表示画素に形成される容量成分を示す等価回路である。
【０００７】
図７に示すように、液晶表示パネル１１０Ｐに形成される各液晶表示画素Ｐxpは、例えば、図面上下方向に配設された複数のデータラインＤＬ及び図面左右方向に配設された複数の走査ラインＳＬにより囲まれた領域に、ゲート電極ＥＧが特定の走査ラインＳＬに接続され、ドレイン電極ＥＤが特定のデータラインＤＬに接続された画素トランジスタＴＦＴと、該画素トランジスタＴＦＴのソース電極ＥＳに接続された画素電極ＥＰと、該画素電極ＥＰの一部領域上に誘電体層を介して平面的に重なるように設けられた補助電極ＥＡと、が設けられた構成を有している。ここで、図示の都合上省略したが、各液晶表示画素Ｐxpの画素電極ＥＰに対向するように、液晶分子を介して単一の共通電極が設けられ、図７に示したように、上記画素電極ＥＰと共通電極（液晶分子を含む）により液晶容量Ｃlcが構成され、また、上記画素電極ＥＰと補助電極ＥＡ（誘電体層を含む）により補助容量Ｃｓが形成されている。
【０００８】
このように、液晶表示パネル１１０Ｐ（液晶表示画素Ｐxp周辺）の構成は、各画素電極ＥＰが、２本のゲートラインＳＬと２本のデータラインＤＬにより囲まれた領域に配設されているため、図８に示すように、これらのラインＳＬ、ＤＬと画素電極ＥＰ間に発生する寄生容量、具体的には、画素トランジスタＴＦＴのゲート−ソース間（走査ラインＳＬと画素電極ＥＰ間）に寄生する容量Ｃgs、及び、データラインＤＬと画素電極ＥＰ間に寄生する容量Ｃd-pixにより、画素電極ＥＰの電位（画素電極電圧）に影響が及び、画素トランジスタＴＦＴを介して画素電極ＥＰに書き込まれた表示信号電圧が不安定になり、以下に示すような問題を生じることが知られている。
【０００９】
図９は、フィールド反転駆動方式を適用した液晶表示パネルの所定の行（液晶表示画素群）に、表示データに応じた表示信号電圧を書き込む場合の駆動電圧波形を示す図である。
上述した液晶表示画素Ｐxpに形成される寄生容量のうち、特に、画素トランジスタＴＦＴのゲート−ソース間に発生する寄生容量Ｃgsは、周知のフィールドスルー電圧（飛び込み電圧）△Ｖに密接に関係して、表示画像におけるフリッカー（ちらつき）や液晶の焼き付きの発生原因となることが知られている。
【００１０】
すなわち、上述した構成を有する液晶表示装置において、例えば、フィールド反転駆動方式により各表示画素群に表示データに応じた表示信号電圧を書き込む場合、図９に示すように、表示信号電圧Ｖsigを各データラインＤＬに印加し、その印加期間中の所定の書込期間Ｔｗに、走査信号Ｖｇを走査ラインＳＬに印加することにより、画素トランジスタＴＦＴがオン駆動してドレイン電極（データラインＤＬ）に印加されていた表示信号電圧Ｖsigが、画素電極ＥＰに印加される。
【００１１】
ここで、フィールド反転駆動方式においては、表示信号電圧Ｖsigは、１フィールド期間ごとに、所定のセンターレベルＶsigcに対して信号極性が反転するように設定され、また、各液晶表示画素Ｐxpの共通電極に印加されるコモン信号電圧Ｖcomも、１フィールド期間ごとに、コモン信号中心電圧Ｖcomcに対して信号極性が反転するとともに、上記表示信号電圧Ｖsigの信号極性とは反転関係となるように設定される。これにより、液晶分子が交流駆動されることになる。
【００１２】
上述したような液晶表示装置の駆動制御方法においては、図９に示すように、走査信号Ｖｇに応じて画素トランジスタＴＦＴがオン状態からオフ状態に切り替わる際に、主に液晶容量Ｃlc、補助容量Ｃｓ及び寄生容量Ｃgsに蓄積された電荷が再分配されることにより、画素電極電圧Ｖｐが変動（低下）するフィールドスルー現象が発生する。ここで、フィールドスルー現象による画素電極電圧Ｖｐの変動（フィールドスルー電圧）ΔＶは、一般に次の（１１）式のように表され、寄生容量Ｃgsに対して密接な関係を有している。
ΔＶ＝Ｃgs×Ｖｇ／（Ｃgs＋Ｃlc＋Ｃｓ）            ・・・（１１）
【００１３】
そして、このようなフィールドスルー現象により、画素電極電圧ＶｐがセンターレベルＶsigcに対して非対称となるため、該センターレベルＶsigcに対する画素電極電圧Ｖｐの差分（オフセット電位）に相当する直流電圧（ＤＣ）成分が液晶容量Ｃlcに印加されることにより、フリッカーが発生して表示画質の劣化を招いたり、液晶の焼き付きが生じて液晶表示パネルの特性劣化を招いたりする、という問題を有していた。
【００１４】
そこで、従来においては、例えば、補助容量Ｃｓを大きく形成することにより、上述した寄生容量Ｃgsに起因するフィールドスルー電圧ΔＶを抑制する構成が採用されていた。しかしながら、図７に示したような補助電極ＥＡは、遮光性の導電性材料を用いて形成されるため、補助容量Ｃｓの面積を大きくすることは、液晶表示パネル１１０Ｐのサイズや表示画素数等の仕様に基づいて各液晶表示画素Ｐxpの形成領域（画素面積）が予め規定されている場合には、液晶表示パネル１１０Ｐの開口率の低下を招くという新たな問題を有していた。
【００１５】
また、上述した補助容量Ｃｓを大きく形成する手法とは別に、例えば、図９に示したように、共通電極に印加されるコモン信号電圧Ｖcomの中心電圧（コモン信号中心電圧）Ｖcomcを、表示信号電圧ＶsigのセンターレベルＶsigcに対して、上記オフセット電位分だけ補正（ΔＶ補正）することにより、コモン信号電圧Ｖcomに対する画素電極電圧Ｖｐの正負極性のアンバランスを抑制又は解消する手法が一般的に採用されている。
【００１６】
ここで、液晶分子への印加電圧とフィールドスルー電圧ΔＶとの関係は、液晶容量Ｃlcが、液晶誘電率ε、画素電極の面積Ｓ及びセルギャップｄに対して、次の（１２）式の関係を有しているため、液晶分子への印加電圧に応じて液晶誘電率εが変化すると、液晶容量Ｃlcも印加電圧に対して液晶誘電率εと同等の変化傾向（相関関係）を示す。
Ｃlc＝ε×Ｓ／ｄ            ・・・（１２）
ここで、上記（１１）式に示したように、フィールドスルー電圧ΔＶは、液晶容量Ｃlcの変化に依存する関係を有しているので、印加電圧（すなわち、図９に示した表示信号電圧Ｖsig）に依存してフィールドスルー電圧ΔＶも複雑に変化する（ΔΔＶ特性）。
【００１７】
したがって、図９に示したような、コモン信号中心電圧Ｖcomcを予め設定した一定のオフセット電位分だけ補正する手法（ΔＶ補正）では、表示信号電圧Ｖsigの全変動範囲にわたって、フィールドスルー電圧ΔＶによる画素電極電圧Ｖｐの変動を良好にキャンセルして、フィールドスルー電圧ΔＶの影響（フリッカーの発生や液晶の焼き付き）を十分に抑制することができなかった。そこで、このようなフィールドスルー電圧ΔＶの影響を抑制する手法として、以下に示すような構成も提案されている。
【００１８】
図１０は、従来技術におけるフィールドスルー電圧ΔＶを低減するための液晶表示画素の一例を示す等価回路図であり、図１１は、図１０に示した回路構成を適用した液晶表示パネルにおける表示信号電圧を書き込む場合の駆動電圧の変化を示す波形図である。
上述したようなフィールドスルー電圧ΔＶよる液晶表示パネル１１０Ｐの開口率の低下や画素電極電圧Ｖｐの変動の問題を解決する構成として、従来においては、例えば、図１０に示すように、液晶表示パネルに配列された液晶表示画素Ｐxqの各々に、ｐチャネル型の電界効果型トランジスタ（ｐ−ｃｈＴＦＴ）ＴＦＴｐとｎチャネル型の電界効果型トランジスタ（ｎ−ｃｈＴＦＴ）ＴＦＴｎを並列接続し、個別の走査ラインＳＬｙ、ＳＬｚを介して、図１１に示すように、信号極性及び印加タイミングが異なる走査信号Ｖgy、Ｖgzを各電界効果型トランジスタＴＦＴｐ及びＴＦＴｎに印加して、交互にスイッチングさせる回路構成が知られている。
【００１９】
これによれば、図１１に示すように、各電界効果型トランジスタＴＦＴｐ及びＴＦＴｎにより発生するフィールドスルー電圧ΔＶが、各フィールドごとに液晶分子に印加される駆動波形（画素電極電圧Ｖｐ）を各々極性が異なる方向（すなわち、正方向及び負方向；図中矢印参照）にシフトさせることができるので、画素電極電圧Ｖｐの変動（フィールドスルー電圧ΔＶ）成分同士を相殺して、液晶分子への直流成分の印加をなくす（キャンセル）ことができる。
なお、このような液晶表示画素の回路構成を有する表示パネルについては、例えば、特許文献１等に詳しく記載されている。
【００２０】
【特許文献１】特開平８−２９７５１号公報  （第４頁〜第５頁、図１、図３）
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかしながら、特許文献１等に記載された回路構成（図１０）を有する液晶表示パネル（液晶表示画素）においては、液晶容量Ｃlcとデータライン間に接続される電界効果型トランジスタとして、ｐチャネル型の電界効果型トランジスタＴＦＴｐとｎチャネル型の電界効果型トランジスタＴＦＴｎを適用した回路構成を有しているため、アモルファスシリコン半導体層を用いた電界効果型トランジスタ（アモルファスシリコン電界効果型トランジスタ）を適用することができず、ポリシリコン半導体層を用いた電界効果型トランジスタ（ポリシリコン電界効果型トランジスタ）等を適用しなければならないという制約があった。
【００２２】
ここで、アモルファスシリコン電界効果型トランジスタの製造プロセスは、すでに技術的に確立され、比較的低温のプロセスで安価に良好な動作特性を有するトランジスタ素子を形成することができるのに対して、ポリシリコン電界効果型トランジスタの製造プロセスは、比較的高温のプロセスが必要なうえ、プロセス自体が複雑で製造コストが高く、動作特性も不安定であるという問題を有していた。
【００２３】
そこで、本発明は、上記問題点に鑑み、フィールドスルー電圧ΔＶに起因する表示パネルの開口率の低下や画素電極電圧の変動を抑制することができ、かつ、動作特性が安定した表示装置を安価に提供するとともに、該表示装置の良好な駆動制御方法を提供することを目的とする。
【課題を解決するための手段】
【００２４】
請求項１記載の発明は、少なくとも、行方向に配設された複数の走査ライン、及び、列方向に配設された複数の信号ラインの各交点近傍に表示画素が２次元配列された表示パネルと、前記走査ラインに接続され、行ごとの前記表示画素を選択状態に設定する走査信号を印加する走査駆動手段と、前記信号ラインに接続され、選択状態に設定された前記表示画素に対して、表示データに応じた表示信号電圧を印加する信号駆動手段と、を備えた表示装置において、前記走査ラインは、各行ごとに一対配設され、第１の走査信号が印加される第１の走査ラインと、前記第１の走査ラインとは逆位相の信号レベルを有する第２の走査信号が印加される第２の走査ラインと、からなり、前記表示画素は、各々、少なくとも、画素電極と共通電極間に液晶分子が充填された画素容量と、前記第１の走査信号に基づいて、前記信号ラインに印加された前記表示信号電圧を前記画素電極に印加するとともに、前記表示信号電圧に基づく画素電極電圧と前記第１の走査信号との電位差に応じた第１の極性の電荷を蓄積する第１のスイッチ手段と、前記第１の極性とは逆極性の第２の極性の電荷を蓄積する第２のスイッチ手段と、を備えたこと特徴とする。
【００２５】
請求項２記載の発明は、請求項１記載の表示装置において、前記第１のスイッチ手段は、制御端子が前記第１の走査ラインに接続され、電流路が前記信号ライン及び前記画素電極間に接続された第１の電界効果型トランジスタからなることを特徴とする。
請求項３記載の発明は、請求項１又は２記載の表示装置において、前記第２のスイッチ手段は、制御端子が前記第２の走査ラインに接続され、電流路の一端側が前記画素電極に接続された第２の電界効果型トランジスタからなることを特徴とする。
【００２６】
請求項４記載の発明は、請求項３記載の表示装置において、前記第２のスイッチ手段は、前記表示信号電圧に基づく前記画素電極電圧と前記第２の走査信号との電位差に応じた前記第２の極性の電荷を蓄積することを特徴とする。
請求項５記載の発明は、請求項３又は４記載の表示装置において、前記第２の電界効果型トランジスタの電流路の他端側は、開放端に設定されていることを特徴とする。
【００２７】
請求項６記載の発明は、請求項３又は４記載の表示装置において、前記第２の電界効果型トランジスタの電流路の他端側は、前記一端側と共通に前記画素電極に接続されていることを特徴とする。
請求項７記載の発明は、請求項３又は４記載の表示装置において、前記第２の電界効果型トランジスタの電流路の他端側は、高抵抗素子を介して前記信号ラインに接続されていることを特徴とする。
【００２８】
請求項８記載の発明は、請求項２乃至７のいずれかに記載の表示装置において、前記第１の電界効果型トランジスタ及び前記第２の電界効果型トランジスタは、同一のチャネル極性を有する電界効果型トランジスタであることを特徴とする。
請求項９記載の発明は、請求項８記載の表示装置において、前記第１の電界効果型トランジスタ及び前記第２の電界効果型トランジスタは、ｎチャネル型のアモルファスシリコン半導体層を用いた電界効果型トランジスタであることを特徴とする。
【００２９】
請求項１０記載の発明は、請求項１乃至９のいずれかに記載の表示装置において、前記走査駆動手段は、前記第１の走査信号を生成して前記第１の走査ラインに印加する走査駆動回路部と、前記第１の走査信号を反転処理して前記第２の走査信号を生成して前記第２の走査ラインに印加するインバータ回路部と、を備え、前記走査駆動回路部は、ドライバチップの形態を有し、前記インバータ回路部は、前記表示パネル上に前記表示画素とともに設けられていることを特徴とする。
【００３０】
請求項１１記載の発明は、請求項１乃至９のいずれかに記載の表示装置において、前記走査駆動手段は、ドライバチップの形態を有し、前記第１の走査信号を生成して第１の出力端子を介して前記第１の走査ラインに印加する走査駆動回路部と、前記第１の走査信号を反転処理して前記第２の走査信号を生成して第２の出力端子を介して前記第２の走査ラインに印加するインバータ回路部と、を備えていることを特徴とする。
【００３１】
請求項１２記載の発明は、少なくとも、行方向に配設された複数の走査ライン、及び、列方向に配設された複数の信号ラインの各交点近傍に表示画素が２次元配列された表示パネルを備え、行ごとに選択状態に設定された前記表示画素に対して、表示データに応じた表示信号電圧を印加することにより、所望の画像情報を表示する表示装置の駆動制御方法において、前記各行の表示画素に、相互に逆位相の信号レベルを有する第１の走査信号及び第２の走査信号を同時に印加して、前記表示画素の各々に設けられた画素電極に前記表示信号電圧を印加する動作と、前記表示信号電圧に基づく画素電極電圧と前記第１の走査信号との電位差に応じた第１の極性の電荷を蓄積するとともに、前記第１の極性とは逆極性の第２の極性の電荷を蓄積する動作と、を含むことを特徴とする。
【００３２】
請求項１３記載の発明は、請求項１２記載の表示装置の駆動制御方法において、前記第２の極性の電荷を蓄積する動作は、前記表示信号電圧に基づく前記画素電極電圧と前記第２の走査信号との電位差に応じた電荷を蓄積することを特徴とする。
請求項１４記載の発明は、請求項１２又は１３記載の表示装置の駆動制御方法において、前記第２の極性の電荷は、前記画素電極に付加される前記第１の極性の電荷を実質的に相殺する電荷量であることを特徴とする。
【発明の効果】
【００３３】
本発明に係る表示装置及びその駆動制御方法は、行列方向に各々配設された複数の走査ライン及び複数の信号ラインの各交点近傍に表示画素が２次元配列された表示パネルを備えた表示装置（液晶表示装置）において、上記表示パネルが、各行ごとに並行に配設された一対の走査ライン（第１の走査ライン、第２の走査ライン）を備え、また、各表示画素が、画素容量を構成する画素電極に一端側（ソース電極）が共通に接続され、相互に並列に接続された一対のスイッチ手段（第１のスイッチ手段、第２のスイッチ手段）を備えた構成を有している。
【００３４】
ここで、一対のスイッチ手段は、一方のスイッチ手段（第１のスイッチ手段）の他端側（ドレイン電極）が信号ラインに接続され、また、他方のスイッチ手段（第２のスイッチ手段）の他端側（ドレイン電極）が該スイッチ手段を介しての電荷の移動（放電）が遮断又は抑制されるように構成されている。また、一対のスイッチ手段の各制御端子（ゲート電極）には、各々、上記一対の走査ラインを介して、互いに逆位相となる一対の走査信号（第１の走査信号、第２の走査信号）が個別に印加されるように構成され、常に一方のスイッチ手段がオン動作するとともに、他方のスイッチ手段がオフ動作するように制御される。
【００３５】
このような表示装置及びその駆動制御方法によれば、各スイッチ手段を構成する電界効果型トランジスタの寄生容量（ゲート−ソース間容量）に、表示信号電圧と各走査信号との電位差に基づいて、互いに逆極性の電荷（第１の極性の電荷、第２の極性の電荷）を蓄積することにより、各電界効果型トランジスタにおける寄生容量に起因する画素電極電圧のシフト方向を互いに逆方向に設定することができるので、フィールドスルー電圧ΔＶの成分同士を相殺又は低減し、さらには、フィールドスルー電圧ΔＶの変化（ΔΔＶ）をも低減して、フリッカーの発生や液晶の焼き付きを防止することができ、表示品質や寿命の向上を図ることができる。
【００３６】
また、一対のスイッチ手段として、同一の素子構造を有するとともに、同一のトランジスタサイズ、同一のチャネル極性（特に、ｎチャネル型）を有するアモルファスシリコン電界効果型トランジスタ（第１の電界効果型トランジスタ、第２の電界効果型トランジスタ）を適用することができるので、表示パネルを、すでに製造技術が確立し、製造コストが比較的安価であって、良好な素子特性が得られるアモルファスシリコン製造プロセスを用いて製造することができ、表示特性に優れた表示装置を安価に提供することができる。
【００３７】
さらに、各表示画素におけるスイッチ手段（電界効果型トランジスタ）の寄生容量に起因するフィールドスルー電圧を相殺又は低減することができるので、画素容量と並列に設けられていた補助容量（蓄積容量）を大幅に小さく、もしくは、省略することができる。これにより、補助容量を構成する電極や、該電極に接続される信号ラインの画素領域に占める面積を削減することができるので、光の透過率を改善して、表示パネルの開口率を向上させることができる。
【００３８】
なお、一対のスイッチ手段（電界効果型トランジスタ）のうち、電荷の移動（放電）が遮断又は抑制されるように構成された他方のスイッチ手段（第２のスイッチ手段）は、例えば、該他端側（ドレイン電極）が開放端に設定されているものであってもよいし、他端側（ドレイン電極）が一端側（ソース電極）とともに画素電極に接続されているものであってもよいし、他端側（ドレイン電極）が高抵抗素子を介して信号ラインに接続されているものであってもよい。これにより、スイッチ手段を構成する電界効果型トランジスタの寄生容量成分を、フィールドスルー電圧の相殺又は低減のために良好に適用することができる。
【００３９】
また、本発明に係る表示装置においては、上記一対の走査ラインに印加する、互いに逆位相となる一対の走査信号（第１の走査信号、第２の走査信号）を生成する手法として、周知の走査ドライバ（走査駆動回路部）の出力部（出力端子）ごとに、インバータ（インバータ回路部）を一体的に設けて反転信号（第２の走査信号）を生成し、個別の出力端子（第１の出力端子、第２の出力端子）を介して、互いに逆相となる一対の走査信号を各走査ラインに同期して印加するものであってもよい。これによれば、走査ドライバ側の構成を１チップ化することができるとともに、表示パネル上に形成する素子数を抑制することができるので、製造歩留まりを向上させて安価に本発明に係る表示装置を実現することができる。
【００４０】
また、別の手法としては、走査ドライバ（走査駆動回路部）とは別に、表示パネル上に走査信号反転用のインバータ（インバータ回路部）を形成して、走査ドライバから各行ごとに唯一出力される走査信号を表示パネル上で反転信号（第２の走査信号）を生成し、互いに逆相となる一対の走査信号を各走査ラインに同期して印加するものであってもよい。これによれば、走査ドライバとして既存の構成をそのまま適用できるとともに、走査ドライバと液晶表示パネル間の接続端子数を増加させることがないので、簡易な製造プロセスで安価に本発明に係る表示装置を実現することができる。
【発明を実施するための最良の形態】
【００４１】
以下、本発明に係る表示装置について、実施の形態を示して詳しく説明する。
＜第１の実施形態＞
図１は、本発明に係る表示装置の全体構成を示す概略ブロック図である。ここで、上述した従来技術と同等の構成については、同等又は同一の符号を付して、その説明を簡略化又は省略する。また、図２は、本発明に係る表示装置に適用可能な表示パネル（表示画素）の第１の実施形態を示す等価回路図である。
【００４２】
図１に示すように、本発明に係る表示装置（液晶表示装置）は、複数の表示画素Ｐｘが２次元配列された液晶表示パネル（表示パネル）１１０と、該液晶表示パネル１１０の各行の表示画素Ｐｘ群を順次走査して選択状態に設定する走査ドライバ（ゲートドライバ）１２０と、選択状態に設定された行の表示画素Ｐｘ群に、映像信号に基づく表示信号電圧を出力するデータドライバ（ソースドライバ）１３０と、走査ドライバ１２０及びデータドライバ１３０における動作タイミングを制御するための制御信号（水平制御信号、垂直制御信号等）を生成して出力するシステムコントローラ１４０と、映像信号から各種タイミング信号（水平同期信号、垂直同期信号、コンポジット同期信号等）を抽出してシステムコントローラ１４０に出力するとともに、輝度信号からなる表示データを生成してデータドライバ１３０に出力する表示信号生成回路１５０と、を有して構成されている。
【００４３】
ここで、液晶表示パネル１１０は、具体的には、対向する透明基板間に、例えば、図２に示すように、行方向に各行ごとに並行して配設された一対の走査ライン（第１の走査ライン）ＳＬａ及び走査ライン（第２の走査ライン）ＳＬｂと、該走査ラインＳＬａ、ＳＬｂに直交するように列方向に配設された複数のデータライン（信号ライン）ＤＬと、該走査ラインＳＬａ、ＳＬｂとデータラインＤＬとの各交点近傍に配置された複数の液晶表示画素（表示画素）Ｐxaと、を備え、特に、各液晶表示画素Ｐxaが、画素電極とデータラインＤＬ間に電流路（ソース−ドレイン）が接続され、走査ラインＳＬａに制御端子（ゲート）が接続された画素トランジスタ（第１のスイッチ手段、第１の電界効果型トランジスタ）ＴＦＴ１１と、画素電極と開放端間に電流路（ソース−ドレイン）が接続され、走査ラインＳＬｂに制御端子（ゲート）が接続された補助トランジスタ（第２のスイッチ手段、第２の電界効果型トランジスタ）ＴＦＴ１２と、画素電極及び各液晶表示画素Ｐxaに共通に設けられた単一の共通電極（コモン電極：コモン信号電圧Ｖcomが印加される）並びに画素電極と共通電極の間に充填された液晶分子からなる液晶容量（画素容量）Ｃlcと、を備えた構成を有している。
【００４４】
すなわち、本実施形態においては、液晶容量Ｃlcを構成する画素電極に、各電流路の一端側（ソース端子）が共通に接続され、並列に接続された一対の電界効果型トランジスタ（画素トランジスタＴＦＴ１１、補助トランジスタＴＦＴ１２）を有し、画素トランジスタＴＦＴ１１の電流路の他端側（ドレイン端子）がデータラインＤＬに接続され、補助トランジスタＴＦＴ１２の電流路の他端側（ドレイン端子）が開放端（オープン状態）になるように構成されている。また、上記画素トランジスタＴＦＴ１１及び補助トランジスタＴＦＴ１２は、同一の素子構造を有するとともに、同一のトランジスタサイズを有する、ｎチャネル型の電界効果型トランジスタにより構成されている。
なお、図２において、Ｃgsaは、画素トランジスタＴＦＴ１１のゲート−ソース間に形成される寄生容量であり、Ｃgsbは、補助トランジスタＴＦＴ１２のゲート−ソース間に形成される寄生容量である。
【００４５】
次いで、上述した回路構成を有する表示画素を配列した表示パネルにおける画像表示動作（表示駆動方法）について、図面を参照して説明する。
図３は、本実施形態に係る表示装置における画像表示動作に適用される走査信号を示すタイミングチャートである。
【００４６】
図３に示すように、各行ごとの一対の走査ラインＳＬａ、ＳＬｂに個別に印加される走査信号（第１の走査信号）Ｖga、走査信号（第２の走査信号）Ｖgbは、互いに信号レベルが反転関係（逆位相の信号レベル）を有するように設定され、かつ、１フィールドが１周期となるように信号タイミングが設定されている。これにより、各表示画素ごとに設けられた画素トランジスタＴＦＴ１１及び補助トランジスタＴＦＴ１２は、常に一方がオン動作する間、他方がオフ動作する（すなわち、相補的にオン動作する）ように制御される。また、液晶容量Ｃlcを構成する共通電極に印加されるコモン信号電圧Ｖcomは、一定の信号レベルに設定されている。
【００４７】
ここで、各行の走査ラインＳＬａ、ＳＬｂに印加される走査信号Ｖga、Ｖgbは、周知の走査ドライバ（走査駆動回路部）により順次生成される走査信号を反転するように、該走査ドライバの出力部（出力端子）ごとに、インバータ（インバータ回路部）を一体的に設けて反転信号を生成し、個別の出力端子（第１の出力端子、第２の出力端子）を介して、非反転信号を走査信号Ｖgaとして走査ラインＳＬａに、また、反転信号を走査信号Ｖgbとして走査ラインＳＬｂに、同期して印加するものであってもよい。この場合、インバータが一体的に設けられた走査ドライバ（走査駆動手段）は、ドライバチップの形態で提供することができる。
【００４８】
これによれば、走査ドライバ内の出力部にインバータを一体的に形成して、走査信号Ｖga、Ｖgbを個別かつ同期して出力することができるので、走査ドライバ側の構成を１チップ化することができるとともに、液晶表示パネル上に形成する素子数（すなわち、インバータ分のトランジスタ素子数）を抑制して製造歩留まりを向上させることができる。
【００４９】
また、別の手法として、走査ドライバ（走査駆動回路部）とは別に、表示パネル上に走査信号反転用のインバータ（インバータ回路部）を形成して、走査ドライバから出力される走査信号Ｖgaを表示パネル上で反転処理して、走査信号ＧＳｂを生成し、走査ラインＳＬｂに印加するものであってもよい。この場合、走査ドライバのみをドライバチップの形態で提供することができる。
これによれば、走査ドライバとして既存の構成をそのまま適用できるとともに、走査ドライバと液晶表示パネル間の接続端子数を増加させることがないので、簡易な製造プロセスで安価に本実施形態に係る表示装置を実現することができる。
【００５０】
本実施形態に係る液晶表示装置においては、図３に示すように、特定のフィールド（例えば、第ｎフィールド）において、走査ドライバ１２０から走査ラインＳＬａに対してハイレベル（ＶＨ）の走査信号Ｖgaが印加され、これに同期して、走査ラインＳＬｂに対してローレベル（ＶＬ）の走査信号Ｖgbが印加されることにより、例えば、奇数行の各液晶表示画素Ｐxaを構成する画素トランジスタＴＦＴ１１がオン動作し、同時に、当該各液晶表示画素Ｐxaの補助トランジスタＴＦＴ１２がオフ動作する。
【００５１】
この液晶表示画素Ｐxa群の選択状態（書込動作期間）においては、データラインＤＬと液晶容量Ｃlcの画素電極が、上記画素トランジスタＴＦＴ１１を介して接続された状態にあるので、データドライバ１３０から各データラインＤＬを介して負極性の表示信号電圧Ｖsigを印加することにより、各液晶表示画素Ｐxaの画素電極電圧Ｖｐが下降する（第ｎ＋１フィールドのように、正極性の表示信号電圧Ｖsigを印加する場合には上昇する）。
【００５２】
これにより、各液晶表示画素Ｐxaの液晶容量Ｃlcに充填された液晶分子が、当該表示信号電圧Ｖsigとコモン信号電圧Ｖcom間の電位差に応じて、所定の配向状態（傾斜角度）に移行する。ここで、各液晶表示画素Ｐxaの液晶容量Ｃlcが十分大きい場合には、当該配向状態が液晶表示パネル１１０の１画面分の表示データ（表示信号電圧）の書き込みを行う１フレーム期間中保持される。
【００５３】
そして、この選択状態（書込動作期間）においては、画素トランジスタＴＦＴ１１のゲート−ソース間に形成される寄生容量（ゲート−ソース間容量）Ｃgsaに、液晶容量Ｃlcの画素電極電圧Ｖｐ（書き込まれた表示信号電圧Ｖsigに相当する）と走査信号Ｖgaのハイレベル（ＶＨ）との間の電位差（｜ＶＨ−Ｖｐ｜）に相当する電荷（例えば、正極性の電荷；第１の極性の電荷）が蓄積される。一方、画素トランジスタＴＦＴ１２のゲートソース間に形成される寄生容量（ゲート−ソース間容量）Ｃgsbには、上記液晶容量Ｃlcの画素電極電圧Ｖｐ（表示信号電圧Ｖsig）と走査信号Ｖgbのローレベル（ＶＬ）との間の電位差（−｜ＶＬ−Ｖｐ｜）に相当する電荷（例えば、負極性の電荷；第２の極性の電荷）が蓄積される。
【００５４】
ここで、本実施形態においては、画素トランジスタＴＦＴ１１と補助トランジスタＴＦＴ１２が同一の素子構造を有し、同一のトランジスタサイズを有するように構成されているので、互いに逆位相となる信号レベルを有する走査信号ＶgaとＶgaが、各々、画素トランジスタＴＦＴ１１及び補助トランジスタＴＦＴ１２のゲート電圧として印加されることにより、上記寄生容量Ｃgsa、Ｃgsbには、互いに逆極性の電荷が蓄積されることになる。
【００５５】
また、フィールドスルー電圧ΔＶは、従来技術において（１１）式に示したように、画素トランジスタの寄生容量Ｃgsと走査信号Ｖｇに依存するので、本実施形態においては、画素トランジスタＴＦＴ１１の寄生容量Ｃgsa及び補助トランジスタＴＦＴ１２の寄生容量Ｃgsbと、走査信号Ｖga及びＶgbに依存することになるが、上述したように、各液晶表示画素Ｐxaの画素電極に付加される寄生容量Ｃgsa及びＣgsbが互いに並列に接続され、かつ、これらの寄生容量Ｃgsa、Ｃgsbに蓄積される電荷が相互に逆極性であるので、画素電極に付加される寄生容量Ｃgsa、Ｃgsb間で電荷の充放電が行われて、画素電極電圧Ｖｐ（液晶容量Ｃlc）への影響が実質的にキャンセル（又は、大幅に抑制）されることになる。
【００５６】
次いで、図３に示すように、走査ドライバ１２０から走査ラインＳＬａに対してローレベル（ＶＬ）の走査信号Ｖgaが印加され、これに同期して、走査ラインＳＬｂに対してハイレベル（ＶＨ）の走査信号Ｖgbが印加されることにより、当該行の各液晶表示画素Ｐxaを構成する画素トランジスタＴＦＴ１１がオフ動作し、同時に、当該各液晶表示画素Ｐxaの補助トランジスタＴＦＴ１２がオン動作して、第ｎ行目の液晶表示画素Ｐxa群が非選択状態に設定される。
【００５７】
この非選択状態においては、データラインＤＬと液晶容量Ｃlcの画素電極が、上記画素トランジスタＴＦＴ１１により遮断された状態にあるので、上記選択状態において各液晶表示画素Ｐxaに書き込まれた画素電極電圧Ｖｐ（表示信号電圧Ｖsig）が、液晶容量Ｃlcに保持され、液晶分子の配向状態が維持される。ここで、非選択状態においては、補助トランジスタＴＦＴ１２がオン動作するが、電流路の他端側（ドレイン端子）が開放状態（開放端）に設置されているので、液晶容量Ｃlcに保持された電荷が該補助トランジスタＴＦＴ１２を介して放電されることはない。
【００５８】
なお、この非選択状態においても、各液晶表示画素Ｐxaの画素電極に付加される寄生容量Ｃgsa及びＣgsbが互いに並列に接続されているので、画素電極に付加される寄生容量Ｃgsa、Ｃgsb間で電荷の充放電が行われるだけで、画素電極電圧Ｖｐ（すなわち、液晶分子の配向状態）への影響は実質的にキャンセル（又は、大幅に抑制）されることになる。
【００５９】
したがって、本実施形態に係る液晶表示装置及びその駆動制御方法においては、各液晶表示画素の画素電極に、同一の素子構造及びトランジスタサイズを有する一対の電界効果型トランジスタを並列に接続し、該電界効果型トランジスタを逆位相になるように駆動制御することにより、各電界効果型トランジスタの寄生容量（ゲート−ソース間容量）に互いに逆極性の電荷を蓄積することができるので、各電界効果型トランジスタにおける寄生容量に起因する画素電極電圧Ｖｐのシフト方向を互いに逆方向に設定することができ、画素電極電圧Ｖｐの変動（フィールドスルー電圧ΔＶ）成分同士を相殺して、フリッカーの発生や液晶の焼き付きを防止して、液晶表示パネルの表示特性や寿命を向上させることができる。
この場合、従来技術（図９参照）に示したように、コモン信号電圧Ｖcomを反転駆動したり、フィールドスルー電圧ΔＶの変化（ΔΔＶ特性）に対応した補正処理（ΔΔＶ補正）を行う必要がないので、システムコントローラの処理負担を軽減することができる。
【００６０】
また、本実施形態に係る液晶表示パネルにおいては、各液晶表示画素に設けられる一対の電界効果型トランジスタとして、単一のチャネル極性（ｎチャネル型）を有する電界効果型トランジスタを適用することができるので、液晶表示パネルを、すでに製造技術が確立し、製造コストが比較的安価であって、良好な素子特性が得られるアモルファスシリコン製造プロセスを用いた電界効果型トランジスタを適用して良好に実現することができる。
【００６１】
さらに、各液晶表示画素の液晶容量が十分大きい場合には、液晶容量に並列に接続される、周知の補助容量（図６乃至図８に示したＣｓ）を、書込動作に伴う液晶分子の配向状態を１フレーム期間中保持するために必要な最小限の大きさに形成した構成、もしくは、当該補助容量を省略した（なくした）構成を適用することができるので、補助容量を構成する電極（補助電極）や所定電圧に接続するための信号ラインにより遮断される透過光の量を低減して、液晶表示パネルの開口率を改善して、明るく鮮明な表示装置を実現することができる。
【００６２】
＜第２の実施形態＞
図４は、本発明に係る表示装置に適用可能な液晶表示パネル（液晶表示画素）の第２の実施形態を示す等価回路図である。ここで、上述した第１の実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。
【００６３】
本実施形態に係る液晶表示パネル１１０に適用される液晶表示画素Ｐxbは、液晶容量Ｃlcを構成する画素電極とデータラインＤＬ間に電流路（ソース−ドレイン）が接続され、走査ラインＳＬａに制御端子（ゲート）が接続された画素トランジスタＴＦＴ２１と、画素電極に電流路（ソース−ドレイン）の両端が共通に接続され、走査ラインＳＬｂに制御端子（ゲート）が接続された補助トランジスタＴＦＴ２２と、を備えた構成を有している。
【００６４】
すなわち、第１の実施形態において、電流路の他端側（ドレイン端子）が開放端に設定されたトランジスタＴＦＴ１２に替えて、他端側（ドレイン端子）が一端側（ソース端子）とともに画素電極に接続された補助トランジスタＴＦＴ２２を備えた回路構成を有している。なお、図４において、Ｃgdは、補助トランジスタＴＦＴ２２のゲート−ドレイン間に形成される寄生容量である。
【００６５】
このような回路構成を有する液晶表示画素Ｐxbにおいては、画素トランジスタＴＦＴ２１を介して液晶容量Ｃlc（画素電極）に表示信号電圧Ｖsigを書き込む選択状態（書込動作期間）で、補助トランジスタＴＦＴ２２のゲート−ソース間に形成された寄生容量Ｃgsb及びゲート−ドレイン間に形成された寄生容量Ｃgdに、画素トランジスタＴＦＴ２１のゲート−ソース間の寄生容量Ｃgsaに蓄積される電荷とは逆極性であって、ローレベル（ＶＬ）の走査信号Ｖgbと画素電極電圧Ｖｐ間の電位差に応じた電荷を蓄積することができるので、上述した第１の実施形態と同様に、画素トランジスタＴＦＴ２１の寄生容量Ｃgsaに起因するフィールドスルー電圧ΔＶを、補助トランジスタＴＦＴ２２の寄生容量Ｃgsb及びＣgdaにより相殺して、表示画質や表示特性の劣化を抑制することができる。
【００６６】
また、液晶容量Ｃlcに書き込まれた表示信号電圧Ｖsig（画素電極電圧Ｖｐ）を保持する非選択状態で、補助トランジスタＴＦＴ２２がオン動作した場合であっても、液晶容量Ｃlcに保持された電荷が補助トランジスタＴＦＴ２２を介して放電されることなく、また、画素トランジスタＴＦＴ２１の寄生容量Ｃgsaと補助トランジスタＴＦＴ２２の寄生容量Ｃgsb間で、電荷の充放電が行われ、画素電極電圧Ｖｐが変動することがないので、液晶容量Ｃlcの配向状態が良好に保持されて、表示画質の向上を図ることができる。
【００６７】
特に、本実施形態においては、上述した第１の実施形態における補助トランジスタＴＦＴ１２の電流路の他端側（ドレイン端子）に設定した開放状態を、画素電極に接続することにより、開放端を介して侵入するノイズの影響を抑制することができるので、画素電極電圧（液晶容量における配向状態）を適切に保持することができ、良好な画像表示を実現することができる。
【００６８】
＜第３の実施形態＞
図５は、本発明に係る表示装置に適用可能な表示パネル（表示画素）の第３の実施形態を示す等価回路図である。ここで、上述した第１及び第２の実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。
【００６９】
本実施形態に係る液晶表示パネル１１０に適用される液晶表示画素Ｐxcは、液晶容量Ｃlcを構成する画素電極とデータラインＤＬ間に電流路（ソース−ドレイン）が接続され、走査ラインＳＬａに制御端子（ゲート）が接続された画素トランジスタＴＦＴ３１と、画素電極とデータラインＤＬ間に、電流路（ソース−ドレイン）が高抵抗素子（高抵抗成分）Ｒｄを介して直列に接続され、走査ラインＳＬｂに制御端子（ゲート）が接続された補助トランジスタＴＦＴ３２と、を備えた構成を有している。
【００７０】
すなわち、第１の実施形態において、電流路の他端側（ドレイン端子）が開放状態に設定された補助トランジスタＴＦＴ１２に替えて、他端側（ドレイン端子）が高抵抗成分を介してデータラインＤＬに接続された補助トランジスタＴＦＴ３２を備えた回路構成を有している。これにより、第２の実施形態と同様に、液晶容量Ｃlc（画素電極電圧）に保持された電荷の放電を抑制しつつ、ノイズの侵入を抑制することができる。
【００７１】
このような回路構成を有する液晶表示画素Ｐxcにおいては、画素トランジスタＴＦＴ３１を介して液晶容量Ｃlc（画素電極）に表示信号電圧Ｖsigを書き込む選択状態（書込動作期間）で、補助トランジスタＴＦＴ３２のゲート−ソース間に形成された寄生容量Ｃgsbに、画素トランジスタＴＦＴ３１のゲート−ソース間の寄生容量Ｃgsaに蓄積される電荷とは逆極性であって、ローレベル（ＶＬ）の走査信号Ｖgbと画素電極電圧Ｖｐ間の電位差に応じた電荷を蓄積することができるので、上述した第１の実施形態と同様に、画素トランジスタＴＦＴ３１の寄生容量Ｃgsaに起因するフィールドスルー電圧ΔＶを、補助トランジスタＴＦＴ３２の寄生容量Ｃgsbにより相殺して、表示画質や表示特性の劣化を抑制することができる。
【００７２】
また、上述した第１の実施形態における補助トランジスタＴＦＴ１２の電流路の他端側（ドレイン端子）に設定した開放状態を、高抵抗素子Ｒｄを介してデータラインＤＬに接続することにより、開放端を介して侵入するノイズの影響を抑制することができ、また、非選択状態で、画素トランジスタＴＦＴ３１の寄生容量Ｃgsaと補助トランジスタＴＦＴ３２の寄生容量Ｃgsb間で、電荷の充放電が行われるので、画素電極電圧Ｖｐが変動することがなく、液晶容量Ｃlcの配向状態が適切に保持されて、良好な画像表示を実現することができる。
【００７３】
なお、本実施形態において、補助トランジスタＴＦＴ３２の電流路の他端側に接続される高抵抗素子Ｒｄの構成は、特に限定するものではないが、例えば、補助トランジスタＴＦＴ３２のトレイン端子とデータラインＤＬ間に設けられる配線層に高濃度の不純物をドープすることにより高抵抗成分を形成するもの等を良好に適用することができる。
【図面の簡単な説明】
【００７４】
【図１】本発明に係る表示装置の全体構成を示す概略ブロック図である。
【図２】本発明に係る表示装置に適用可能な表示パネル（表示画素）の第１の実施形態を示す等価回路図である。
【図３】本実施形態に係る表示装置における画像表示動作に適用される走査信号を示すタイミングチャートである。
【図４】本発明に係る表示装置に適用可能な液晶表示パネル（液晶表示画素）の第２の実施形態を示す等価回路図である。
【図５】本発明に係る表示装置に適用可能な表示パネル（表示画素）の第３の実施形態を示す等価回路図である。
【図６】従来技術における液晶表示装置の要部（表示パネル周辺）を示す回路構成図である。
【図７】液晶表示パネルにおける液晶表示画素の一構成例を示す要部平面図である。
【図８】各液晶表示画素に形成される容量成分を示す等価回路である。
【図９】フィールド反転駆動方式を適用した液晶表示パネルの所定の行（液晶表示画素群）に、表示データに応じた表示信号電圧を書き込む場合の駆動電圧波形を示す図である。
【図１０】従来技術におけるフィールドスルー電圧ΔＶを低減するための液晶表示画素の一例を示す等価回路図である。
【図１１】図１０に示した回路構成を適用した液晶表示パネルにおける表示信号電圧を書き込む場合の駆動電圧の変化を示す波形図である。
【符号の説明】
【００７５】
１１０      液晶表示パネル
Ｐxa、Ｐxb、Ｐxc          液晶表示画素
ＴＦＴ１１、ＴＦＴ２１、ＴＦＴ３１      画素トランジスタ
ＴＦＴ１２、ＴＦＴ２２、ＴＦＴ３２      補助トランジスタ
Ｃlc        液晶容量
Ｃgsa、Ｃgsb、Ｃgsc      寄生容量
ＳＬａ、ＳＬｂ            走査ライン
ＤＬ        データライン
【図１】
2005274859.tif 000003
【図２】
2005274859.tif 000004
【図３】
2005274859.tif 000005
【図４】
2005274859.tif 000006
【図５】
2005274859.tif 000007
【図６】
2005274859.tif 000008
【図７】
2005274859.tif 000009
【図８】
2005274859.tif 000010
【図９】
2005274859.tif 000011
【図１０】
2005274859.tif 000012
【図１１】
2005274859.tif 000013