(57)【要約】【課題】Ｎチャネルの駆動トランジスタを有機ＥＬ素子のカソード側に接続する構成を採るとすると、新規にアノード・カソードの電極の開発が必要となる。【解決手段】カソードが接地電位ＧＮＤに接続された有機ＥＬ素子２１と、この有機ＥＬ素子２１のアノードと正電源電位Ｖｃｃとの間に接続されたＴＦＴ２２と、このＴＦＴ２２のゲートとソースの間に接続されたキャパシタ２３と、データ線１６から輝度情報に応じた信号を選択的に取り込むＴＦＴ２４とを少なくとも有する画素回路１１において、ＴＦＴ２２のゲートとソースの間にＴＦＴ２５を接続し、当該ＴＦＴ２５によって有機ＥＬ素子２１の発光／非発光を制御するようにする。【選択図】図２
2005181920.tif 000002
【特許請求の範囲】
【請求項１】
一端が第１の電源電位に接続された電気光学素子と、
前記電気光学素子の他端と第２の電源電位との間に接続された駆動トランジスタと、
前記駆動トランジスタのゲートとソースの間に接続されたキャパシタと、
前記駆動トランジスタのゲートに対して輝度情報に応じた信号を選択的に取り込む第１のスイッチングトランジスタと、
前記駆動トランジスタのゲートとソースの間に接続され、前記電気光学素子の発光／非発光を制御する第２のスイッチングトランジスタと
を有することを特徴とする画素回路。
【請求項２】
前記駆動トランジスタは、Ｎチャネル電界効果トランジスタである
ことを特徴とする請求項１記載の画素回路。
【請求項３】
前記駆動トランジスタのソースと前記第１の電源電位との間に接続された第３のスイッチングトランジスタをさらに有する
ことを特徴とする請求項１記載の画素回路。
【請求項４】
前記駆動トランジスタおよび前記第１乃至第３のスイッチングトランジスタは、Ｎチャネル電界効果トランジスタである
ことを特徴とする請求項３記載の画素回路。
【請求項５】
一端が第１の電源電位に接続された電気光学素子と、前記電気光学素子の他端と第２の電源電位との間に接続された駆動トランジスタと、前記駆動トランジスタのゲートとソースの間に接続されたキャパシタと、前記駆動トランジスタのゲートとデータ線との間に接続された第１のスイッチングトランジスタと、前記駆動トランジスタのゲートとソースの間に接続され、前記電気光学素子の発光／非発光を制御する第２のスイッチングトランジスタとを有する画素回路が行列状に配置されてなる画素アレイ部と、
前記データ線に輝度情報に応じた信号を供給するデータ線駆動回路と、
前記第１のスイッチングトランジスタを駆動する書き込み走査回路と、
前記第２のスイッチングトランジスタを駆動する第一駆動走査回路と
を備えたことを特徴とする表示装置。
【請求項６】
前記駆動トランジスタは、Ｎチャネル電界効果トランジスタである
ことを特徴とする請求項５記載の表示装置。
【請求項７】
前記画素回路は、前記駆動トランジスタのソースと前記第１の電源電位との間に接続された第３のスイッチングトランジスタをさらに有する
ことを特徴とする請求項５記載の表示装置。
【請求項８】
前記駆動トランジスタおよび前記第１乃至第３のスイッチングトランジスタは、Ｎチャネル電界効果トランジスタである
ことを特徴とする請求項７記載の表示装置。
【請求項９】
前記第３のスイッチングトランジスタを駆動する第二駆動走査回路をさらに備えた
ことを特徴とする請求項７記載の表示装置。
【請求項１０】
前記書き込み走査回路は、前記第３のスイッチングトランジスタの駆動を兼ねる
ことを特徴とする請求項７記載の表示装置。
【請求項１１】
一端が第１の電源電位に接続された電気光学素子と、前記電気光学素子の他端と第２の電源電位との間に接続された駆動トランジスタと、前記駆動トランジスタのゲートとソースの間に接続されたキャパシタと、前記駆動トランジスタのゲートとデータ線との間に接続された第１のスイッチングトランジスタと、前記駆動トランジスタのゲートとソースの間に接続された第２のスイッチングトランジスタとを有する画素回路が行列状に配置されてなる表示装置の駆動方法であって、
前記第２のスイッチングトランジスタのスイッチングによって前記電気光学素子の発光／非発光期間を決定する
ことを特徴とする表示装置の駆動方法。
【請求項１２】
前記駆動トランジスタは、Ｎチャネル電界効果トランジスタである
ことを特徴とする請求項１１記載の表示装置の駆動方法。
【請求項１３】
前記画素回路は、前記駆動トランジスタのソースと前記第１の電源電位との間に接続された第３のスイッチングトランジスタをさらに有する
ことを特徴とする請求項１１記載の表示装置の駆動方法。
【請求項１４】
前記駆動トランジスタおよび前記第１乃至第３のスイッチングトランジスタは、Ｎチャネル電界効果トランジスタである
ことを特徴とする請求項１３記載の表示装置の駆動方法。
【請求項１５】
前記第３のスイッチングトランジスタをオン状態にし、しかる後前記第１のスイッチングトランジスタをオン状態にし、当該第１のスイッチングトランジスタによって前記データ線から輝度情報に応じた信号を取り込んで前記キャパシタに書き込む
ことを特徴とする請求項１３記載の表示装置の駆動方法。
【請求項１６】
前記第１，第３のスイッチングトランジスタを同じタイミングでオン状態にし、当該第１のスイッチングトランジスタによって前記データ線から輝度情報に応じた信号を取り込んで前記キャパシタに書き込む
ことを特徴とする請求項１３記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素回路、表示装置およびその駆動方法に関し、特に流れる電流によって輝度が変化する電気光学素子を表示素子として有する画素回路、当該画素回路が行列状に配置されてなり、画素回路（画素）毎に能動素子を有して当該能動素子によって画素単位で表示駆動が行われる表示装置およびその駆動方法に関する。
【背景技術】
【０００２】
表示装置、例えば画素の表示素子として液晶セルを用いた液晶表示装置においては、液晶セルを含む画素を多数マトリクス状に配列し、表示すべき画像情報に応じて画素毎に光強度を制御することによって画像の表示駆動が行われるようになっている。この表示駆動は、画素の表示素子として、流れる電流によって輝度が変化する電気光学素子、例えば有機ＥＬ(electroluminescence) 素子を用いた有機ＥＬ表示装置でも同様である。
【０００３】
ただし、有機ＥＬ表示装置の場合は、画素の表示素子として、自発光素子である有機ＥＬ素子を用いたいわゆる自発光型の表示装置であるため、光源（バックライト）からの光強度を制御する液晶表示装置に比べて画像の視認性が高い、バックライトが不要、応答速度が速い等の利点を持っている。また、有機ＥＬ素子の発光輝度がそれに流れる電流値によって制御される、即ち有機ＥＬ素子が電流制御型であるという点で、液晶セルが電圧制御型である液晶表示装置とは大きく異なっている。
【０００４】
有機ＥＬ表示装置においては、液晶表示装置と同様、その駆動方式として単純（パッシブ）マトリクス方式とアクティブマトリクス方式とを採ることができる。ただし、単純マトリクス方式の表示装置は、構造が単純であるものの、大型でかつ高精細の表示装置の実現が難しいなどの問題がある。このため、近年、画素内部の発光素子に流れる電流を、同様に画素内部に設けた能動素子、例えば絶縁ゲート型電界効果トランジスタ（一般には、薄膜トランジスタ(Thin Film Transistor;ＴＦＴ)によって制御する、アクティブマトリクス方式の開発が盛んに行われている。
【０００５】
図２１は、アクティブマトリクス型有機ＥＬ表示装置における画素回路（単位画素の回路）の従来例を示す回路図である。
【０００６】
この従来例に係る画素回路は、図２１から明らかなように、例えばカソード（陰極）が接地電位ＧＮＤに接続された有機ＥＬ素子１０１と、ドレインが有機ＥＬ素子１０１のアノード（陽極）に接続され、ソースが正電源電位Ｖｃｃに接続されたＰチャネルＴＦＴ１０２と、このＴＦＴ１０２のゲートと正電源電位Ｖｃｃとの間に接続されたキャパシタ１０３と、ソースがＴＦＴ１０２のゲートに、ゲートが走査線１０５に、ドレインがデータ線１０６にそれぞれ接続されたＰチャネルＴＦＴ１０４とを有する構成となっている（例えば、特許文献１，２参照）。
【０００７】
ここで、有機ＥＬ素子は多くの場合整流性があるため、ＯＬＥＤ(Organic Light Emitting Diode)と呼ばれることがある。したがって、図２１およびその他の図では、ＯＬＥＤとしてダイオードの記号を用いて示している。ただし、以下の説明において、ＯＬＥＤには必ずしも整流性が要求されるものではない。
【０００８】
続いて、上記構成の画素回路の動作について説明する。先ず、走査線１０５の電位を選択状態（ここでは、低レベル状態）とし、データ線１０６に書き込み電位Ｖｄａｔａを印加すると、ＴＦＴ１０４が導通してキャパシタ１０３が充電または放電される。これにより、ＴＦＴｌ０２のゲート電位は書き込み電位Ｖｄａｔａとなる。次に、走査線１０５の電位を非選択状態（ここでは、高レベル状態）とすると、走査線１０５とＴＦＴｌ０２とは電気的に切り離されるが、ＴＦＴｌ０２のゲート電位はキャパシタ１０３によって安定に保持される。
【０００９】
そして、ＴＦＴｌ０２および有機ＥＬ素子１０１に流れる電流は、ＴＦＴｌ０２のゲート・ソース間電圧Ｖｇｓに応じた値となる。すると、有機ＥＬ素子１０１は、その電流値に応じた輝度で発光し続ける。ここで、データ線１０６を通して供給される輝度情報を、走査線１０５を選択し、ＴＦＴ１０４を通して画素内部に伝える動作を、以下、「書き込み」と呼ぶこととする。
【００１０】
上述したように、図２１の画素回路では、一度電位Ｖｄａｔａの書き込みを行えば、次に電位Ｖｄａｔａの書き込みが行われるまでの間、有機ＥＬ素子１０１は一定の輝度で発光を継続する。また、駆動トランジスタであるＴＦＴ１０２のゲート電圧を変化させることで、有機ＥＬ素子１０１に流れる電流値を制御している。このとき、ＴＦＴ１０２は、ソースが正電源電位Ｖｃｃに接続されており、常に飽和領域で動作しているため、下記の式（１）に示した電流値Ｉｄｓを持つ定電流源となっている。
【００１１】
Ｉｄｓ＝１／２・μ（Ｗ／Ｌ）Ｃｏｘ（Ｖｇｓ−｜Ｖｔｈ｜）2   ……（１）
ここで、ＶｔｈはＴＦＴ１０２のしきい値、μはキャリアの移動度、Ｗはチャネル幅、Ｌはチャネル長、Ｃｏｘは単位面積当たりのゲート容量、Ｖｇｓはゲート・ソース間電圧である。
【００１２】
単純マトリクス型表示装置では、各発光素子は、選択された瞬間にのみ発光する。これに対して、アクティブマトリクス型表示装置では、書き込み終了後も発光素子が発光を継続する。したがって、アクティブマトリクス型表示装置は、単純マトリクス型表示装置に比べて発光素子のピーク輝度、ピーク電流を下げることができるなどの点で、とりわけ大型・高精細の表示装置では有利となる。
【００１３】
図２２は、有機ＥＬ素子の電流−電圧特性（Ｉ−Ｖ特性）の経時変化を示す特性図である。図２２において、実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。
【００１４】
一般的に、有機ＥＬ素子のＩ−Ｖ特性は、図２２に示すように、時間が経過するにつれて劣化してしまう。ところが、図２１の画素回路では、先述したように、駆動トランジスタであるＴＦＴ１０２による定電流駆動のために有機ＥＬ素子１０１には定電流が流れ続け、有機ＥＬ素子のＩ−Ｖ特性が劣化してもその発光輝度が低下することはない。
【００１５】
ところで、図２１の画素回路は、ＰチャネルのＴＦＴによって構成されている。ＰチャネルのＴＦＴに代えて、ＮチャネルのＴＦＴによって画素回路を構成することができれば、ＴＦＴ作成において、従来のアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができるようになるため、ＴＦＴ基板の低コスト化を図ることができる。
【００１６】
ここで、ＰチャネルのＴＦＴをＮチャネルのＴＦＴに置き換えた画素回路について考察する。
【００１７】
図２３は、図２１のＰチャネルＴＦＴをＮチャネルＴＦＴに置き換えた画素回路の構成を示す回路図である。
【００１８】
この画素回路は、図２３から明らかなように、例えばカソードが接地電位ＧＮＤに接続された有機ＥＬ素子２０１と、ソースが有機ＥＬ素子２０１のアノードに接続され、ドレインが正電源電位Ｖｃｃに接続されたＮチャネルＴＦＴ２０２と、このＴＦＴ２０２のゲートと正電源電位Ｖｃｃとの間に接続されたキャパシタ２０３と、ドレインがＴＦＴ２０２のゲートに、ゲートが走査線２０５に、ソースがデータ線２０６にそれぞれ接続されたＮチャネルＴＦＴ２０４とを有するソースフォロア回路構成となっている。
【００１９】
図２４は、初期状態における駆動トランジスタとしてのＴＦＴ２０２と有機ＥＬ素子２０１の動作点を示す図である。図２４において、横軸はＴＦＴ２０２のドレイン・ソース間電圧Ｖｄｓを、横軸はドレイン・ソース間電流Ｉｄｓをそれぞれ示している。図２４に示すように、ソース電圧はＴＦＴ２０２と有機ＥＬ素子２０１との動作点で決まり、ゲート電圧によって異なる値を持つ。このＴＦＴ２０２は飽和領域で駆動されるため、動作点のソース電圧に対したゲート・ソース間電圧Ｖｇｓに関して式（１）で与えられる電流値の電流Ｉｄｓを流す。
【００２０】
【特許文献１】米国特許第５６８４３６５号明細書
【特許文献２】特開平８−２３４６８３号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかしながら、ＰチャネルのＴＦＴをＮチャネルのＴＦＴに置き換えた画素回路においても、有機ＥＬ素子のＩ−Ｖ特性の経時変化に伴う劣化は避けられず、これにより、図２５に示すように、動作点が変動してしまうため、駆動トランジスタであるＴＦＴ２０２に同じゲート電圧を印加したとしてもそのソース電圧は変動する。これにより、ＴＦＴ２０２のゲート・ソース間電圧Ｖｇｓが変化してしまい、当該ＴＦＴ２０２に流れる電流値が変動する。同時に、有機ＥＬ素子２０１に流れる電流値も変化するため、有機ＥＬ素子２０１のＩ−Ｖ特性が変化すると、それに伴って有機ＥＬ素子２０１の発光輝度も経時変化してしまう。
【００２２】
また、図２４の画素回路の変形例として、図２６に示すように、有機ＥＬ素子２０１のアノードを正電源電位Ｖｃｃに接続し、駆動トランジスタとしてのＮチャネルＴＦＴ２０２のドレインを有機ＥＬ素子２０１のカソードに、ソースを接地電位ＧＮＤにそれぞれ接続する回路構成を採ることも考えられる。
【００２３】
この変形例に係る画素回路においては、図２１のＰチャネルＴＦＴ１０２による駆動の場合と同様に、ＮチャネルＴＦＴ２０２はソース電位が接地電位ＧＮＤに固定され、定電流源として動作する。したがって、有機ＥＬ素子２０１のＩ−Ｖ特性の劣化による輝度変化を防止できる。
【００２４】
しかしながら、この変形例に係る画素回路では、駆動トランジスタであるＮチャネルＴＦＴ２０２を有機ＥＬ素子２０１のカソード側に接続する構成を採らざるを得ない。このカソード接続の構成を採るためには、有機ＥＬ素子に関して新規にアノード・カソードの電極の開発が必要である。このアノード・カソードの電極の開発は、現状の技術では非常に困難であるとされている。このような観点から、従来は、有機ＥＬ素子のＩ−Ｖ特性の経時変化に伴う輝度の変化を抑えたＮチャネルトランジスタによる画素回路の開発は為されていなかった。
【００２５】
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、発光素子の電流−電圧特性が経時変化しても、それに伴う輝度変化のないＮチャネルトランジスタによって実現可能な画素回路、当該画素回路が行列状に配置されてなる表示装置およびその駆動方法を提供することにある。
【課題を解決するための手段】
【００２６】
上記目的を達成するために、本発明では、一端が第１の電源電位に接続された電気光学素子と、前記電気光学素子の他端と第２の電源電位との間に接続された駆動トランジスタと、前記駆動トランジスタのゲートとソースの間に接続されたキャパシタと、前記駆動トランジスタのゲートに対して輝度情報に応じた信号を選択的に取り込む第１のスイッチングトランジスタとを有する画素回路において、前記駆動トランジスタのゲートとソースの間に第２のスイッチングトランジスタを接続し、当該第２のスイッチングトランジスタによって前記電気光学素子の発光／非発光を制御するようにする。
【００２７】
上記構成の画素回路において、第２のスイッチングトランジスタをオン状態することにより、駆動トランジスタのゲート・ソース間の電位差が０［Ｖ］となり、当該駆動トランジスタがオフ状態となるため、電気光学素子は非発光状態となる。この動作により、電気光学素子の非発光状態における駆動トランジスタのオン状態の時間を短縮でき、また電気光学素子の非発光期間に駆動トランジスタに流れる電流によって当該駆動トランジスタの閾値電圧Ｖｔｈの変動量を抑えることができる。
【発明の効果】
【００２８】
本発明によれば、電気光学素子の非発光状態における駆動トランジスタのオン状態の時間を短くできるとともに、電気光学素子の非発光期間に駆動トランジスタに流れる電流によって当該駆動トランジスタの閾値電圧Ｖｔｈの変動量を抑えることができるため、電気光学素子の電流−電圧特性が経時変化しても、それに伴って輝度が変化しないようにすることができる。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００３０】
図１は、本発明に係るアクティブマトリクス型表示装置の構成の概略を示すブロック図である。本例に係る尼マトリクス型表示装置は、流れる電流によって輝度が変化する電気光学素子を表示素子として含む画素（画素回路）１１がマトリクス状にｍ列ｎ行配列されてなる画素アレイ部１２を有している。ここでは、図面の簡略化のために、画素アレイ部１２が３列２行の画素配列を例に挙げて示している。
【００３１】
この画素アレイ部１２において、画素１２の各々に対して各行毎に走査線１３および２本の駆動線１４，１５が配線され、また各列毎にデータ線１６が配線されている。この画素アレイ部１２の周囲には、走査線１３を駆動する書き込み走査回路１７と、２本の駆動線１４，１５をそれぞれ駆動する第一，第二駆動走査回路１８，１９と、輝度情報に応じたデータ信号をデータ線１６に供給するデータ線駆動回路２０とが配置されている。
【００３２】
［第１実施形態］
図２は、表示素子として有機ＥＬ素子を用いた第１実施形態に係る画素回路の構成例を示す回路図である。本実施形態に係る画素回路１１は、有機ＥＬ素子２１、駆動トランジスタ２２、キャパシタ（画素容量）２３および第１〜第３のスイッチングトランジスタ２４〜２６を有する構成となっている。駆動トランジスタ２２およびスイッチングトランジスタ２４〜２６は、Ｎチャネル電界効果トランジスタ、例えばＮチャネルＴＦＴ（薄膜トランジスタ）である。以下、駆動トランジスタ２２およびスイッチングトランジスタ２４〜２６を、ＴＦＴ２２およびＴＦＴ２４〜２６と記す。
【００３３】
図２において、有機ＥＬ素子２１はカソードが第１の電源電位（本例では、接地電位ＧＮＤ）に接続されて設けられている。ＴＦＴ２２は、有機ＥＬ素子２１を発光駆動する駆動トランジスタであり、ドレインが第２の電源電位（本例では、正電源電位Ｖｃｃ）に、ソースが有機ＥＬ素子２１のアノードにそれぞれ接続されてソースフォロア回路を形成している。キャパシタ２３は、一端がＴＦＴ２２のゲートに、他端がＴＦＴ２２のソースと有機ＥＬ素子２１のアノードの接続ノードＮ１１にそれぞれ接続されている。
【００３４】
ＴＦＴ２４は、ソースがデータ線１６に、ゲートが走査線１３に、ドレインがＴＦＴ２２のゲートとキャパシタ２３の一端の接続ノードＮ１２にそれぞれ接続されている。ＴＦＴ２５は、ドレインが接続ノードＮ１２に、ソースが接続ノードＮ１１にそれぞれ接続されている。ＴＦＴ２６は、ドレインが接続ノードＮ１１に、ソースが接地電位ＧＮＤにそれぞれ接続されている。
【００３５】
続いて、上記構成の第１実施形態に係る画素回路１１を備えた有機ＥＬ表示装置の回路動作について、図３のタイミングチャートおよび図４〜図７の動作説明図を用いて説明する。
【００３６】
図３は、ある行の画素回路１１を駆動する際に、書き込み走査回路１７から走査線１３を介して画素回路１１に与えられる書き込み信号ｗｓ、第一，第二駆動走査回路１８，１９から駆動線１４，１５を介して画素回路１１に与えられる駆動信号ｄｓ１，ｄｓ２ならびにＴＦＴ２２のゲート電位Ｖｇおよびソース電位Ｖｓ（図２を参照）の１フィールド期間におけるタイミング関係を示すタイミングチャートである。
【００３７】
通常の発光状態では、書き込み走査回路１７および第一，第二駆動走査回路１８，１９からそれぞれ出力される書き込み信号ｗｓおよび駆動信号ｄｓ１，ｄｓ２がほぼ接地電位ＧＮＤ（以下、「“Ｌ”レベル」と記す）にあるため、図４に示すように、ＴＦＴ２４〜２６はオフした状態にある。このとき、駆動トランジスタであるＴＦＴ２２は、飽和領域で動作するように設計されている。すなわち、ＴＦＴ２２は定電流源として動作する。したがって、有機ＥＬ素子２１に流れる電流Ｉｄｓは、先述した式（１）で示される値をとる。
【００３８】
次に、第二駆動走査回路１９からほぼ正電源電位Ｖｃｃ（以下、「“Ｈ”レベル」と記す）の駆動信号ｄｓ２が出力されると、図５に示すように、当該駆動信号ｄｓ２に応答してＴＦＴ２５はオン状態となる。ＴＦＴ２５がオン状態になることにより、ＴＦＴ２２のゲート・ソース間の電位差が０［Ｖ］となるため、ＴＦＴ２２がオフ状態となる。したがって、有機ＥＬ素子２１には電流Ｉｄｓが流れず、当該有機ＥＬ素子２１は非発光状態となる。すなわち、ＴＦＴ２５がオン状態となることで、有機ＥＬ素子２１の発光期間が終了し、非発光期間に入る。有機ＥＬ素子２１が非発光状態となることで、ＴＦＴ２２のソース電位Ｖｓ（接続ノードＮ１１の電位）およびゲート電位Ｖｇ（接続ノードＮ１２の電位）は、有機ＥＬ素子２１の閾値電圧ＶｔｈＥＬという値をとる。
【００３９】
続いて、駆動信号ｄｓ２が“Ｌ”レベルになることで、図６に示すように、ＴＦＴ２５がオフ状態となり、次いで第一駆動走査回路１８から出力される駆動信号ｄｓ１が“Ｈ”レベルになることで、ＴＦＴ２６がオン状態となってＴＦＴ２２のソース電位Ｖｓを接地電位ＧＮＤとする。しかる後、書き込み走査回路１７から出力される書き込み信号ｗｓが１水平走査期間（１Ｈ）に亘って“Ｈ”レベルになることで、ＴＦＴ２４がオン状態となって入力信号レベルＶｉｎをキャパシタ２３に書き込む。このとき、ＴＦＴ２２のソース電位Ｖｓは接地電位ＧＮＤにあるため、キャパシタ２３には入力信号レベルＶｉｎという値が書き込まれる。その後、書き込み信号ｗｓが“Ｌ”レベルとなり、ＴＦＴ２４がオフ状態になることで、キャパシタ２３への入力信号レベルＶｉｎの書き込みが終了する。
【００４０】
その後、第一駆動走査回路１８から出力される駆動信号ｄｓ１が“Ｌ”レベルになることにより、図７に示すように、ＴＦＴ２５がオフ状態となって再び発光期間に入る。ＴＦＴ２６がオフ状態となることにより、ＴＦＴ２２ソース電位Ｖｓが上昇し、有機ＥＬ素子２１に電流が流れる。ＴＦＴ２２のゲート・ソース間にはキャパシタ２３が接続されているため、ＴＦＴ２２のソース電位Ｖｓが変動するにも拘わらず、ＴＦＴ２２のゲート・ソース間電圧Ｖｇｓは常に入力信号レベルＶｉｎに保たれている。このとき、ＴＦＴ２２が飽和領域で動作しているため、ＴＦＴ２２に流れる電流値Ｉｄｓ′は、先述した式（１）で示された値となり、ゲート・ソース間電圧Ｖｇｓである入力信号レベルＶｉｎによって決められる。この電流値Ｉｄｓ′は有機ＥＬ素子２１にも同様に流れるため、当該有機ＥＬ素子２１は発光する。
【００４１】
上述したように、第１実施形態に係る画素回路１１では、ＮチャネルＴＦＴを用いたソースフォロア回路構成において、駆動トランジスタであるＴＦＴ２２のゲート・ソース間にキャパシタ２３を接続するとともに、ＴＦＴ２２のソースをスイッチングトランジスタであるＴＦＴ２６を介して固定電位（本例では、接地電位ＧＮＤ）に接続するようにしたことを特徴としている。本実施形態に係る画素回路ではさらに、ＴＦＴ２２のゲートとソース間にスイッチングトランジスタであるＴＦＴ２５を接続し、当該ＴＦＴ２５のスイッチングによって有機ＥＬ素子２１の発光／非発光期間を決定するようにしたことを特徴としている。
【００４２】
ここで、ＴＦＴ２２のゲート・ソース間にキャパシタ２３を接続するとともに、ＴＦＴ２２のソースをＴＦＴ２６を介して固定電位（本例では、接地電位ＧＮＤ）に選択的に接続する構成を採ることによる作用効果について説明する。
【００４３】
入力電圧Ｖｉｎをキャパシタ２３に書き込む時間に、ＴＦＴ２６をオン状態にしてＴＦＴ２２のソース電位Ｖｓを接地電位ＧＮＤに設定し、キャパシタ２３に充電される電圧を入力電圧Ｖｉｎに確定させる。キャパシタ２３への書き込み終了後、有機ＥＬ素子２１の発光期間において、ＴＦＴ２６をオフ状態にすることで、有機ＥＬ素子２１に電流が流れ始める。このとき、ＴＦＴ２２のゲート・ソース間にはキャパシタ２３が存在するため、ＴＦＴ２２のソース電位Ｖｓの変動に拘わらず、ＴＦＴ２２のゲート・ソース間の電位差は常に入力電圧Ｖｉｎである。
【００４４】
また、ＴＦＴ２２は定電流源として動作するため、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化し、これに伴ってＴＦＴ２２のソース電位Ｖｓが変化したとしても、キャパシタ２３によってＴＦＴ２２のゲート・ソース間電位Ｖｇｓが一定に保たれているので、有機ＥＬ素子２１に流れる電流は変わらず、その発光輝度も一定に保たれる。したがって、有機ＥＬ素子２１のＩ−Ｖ特性が経時変化しても、それに伴う輝度劣化のない画像表示が可能になる。
【００４５】
また、Ｎチャネルトランジスタを用いたソースフォロア回路によって画素回路を構成することができるために、現状のアノード・カソード電極の有機ＥＬ素子をそのまま用いても、当該有機ＥＬ素子の駆動が可能になる。しかも、Ｎチャネルのみのトランジスタを用いて画素回路を構成することができ、ＴＦＴ作成においてもアモルファスシリコン（ａ−Ｓｉ）プロセスを用いることができるようになるため、ＴＦＴ基板の低コスト化が図れることになる。
【００４６】
次に、ＴＦＴ２２のゲートとソース間にＴＦＴ２５を接続し、当該ＴＦＴ２５のスイッチングによって有機ＥＬ素子２１の発光／非発光期間を決定する構成を採ることによる作用効果について説明する。
【００４７】
先ず、ＴＦＴ２５を設けない場合について考えると、有機ＥＬ素子２１の非発光期間中でも、ＴＦＴ２２，２６はオン状態であり、これらＴＦＴ２２，２６には電流が流れるため、有機ＥＬ素子２１が発光していなくても、時間が経過するにつれてＴＦＴ２２，２６それぞれの閾値電圧Ｖｔｈが変動してゆく。ここで、駆動トランジスタであるＴＦＴ２２の閾値電圧Ｖｔｈが画素ごとに変動してしまうと、画素ごとに電流値が大きくばらついてしまい、均一な画質を得ることができない。また、ＴＦＴ２６の閾値電圧Ｖｔｈが変動すると、ＴＦＴ２４をオン状態にして輝度情報に応じた信号電圧をキャパシタ２３に書き込むときに、ＴＦＴ２２のソース電位Ｖｓがばらついてしまい、これが画にざらつきとなって現れることになる。
【００４８】
これに対して、ＴＦＴ２２のゲートとソース間にＴＦＴ２５を接続し、当該ＴＦＴ２５をオン状態することにより、ＴＦＴ２２のゲート・ソース間の電位差が０［Ｖ］となり、ＴＦＴ２２がオフ状態となるため、有機ＥＬ素子２１には電流Ｉｄｓが流れず、当該有機ＥＬ素子２１は非発光状態となる。この動作により、１フィールド期間内においてＴＦＴ２２，２６がオンしている時間を短くできるとともに、有機ＥＬ素子２１の非発光期間にＴＦＴ２２，２６に流れる電流によってこれらＴＦＴ２２，２６の各閾値電圧Ｖｔｈの変動量を抑えることができる。
【００４９】
因みに、ポリシリコンやアモルファスシリコンＴＦＴを用いた回路においては、トランジスタに流れた電流量や、電流が流れた時間によってその閾値電圧Ｖｔｈが変動し、特にアモルファスシリコンＴＦＴにおいては顕著である。したがって、ＴＦＴ２５のスイッチングによって有機ＥＬ素子２１の発光／非発光期間を決定することによる閾値電圧Ｖｔｈの変動量の低減効果は大である。また、有機ＥＬ素子２１を非発光状態にするＴＦＴ２５の動作により、非発光期間に画素回路内に貫通電流が流れないため、消費電力も少なく抑えることができる。
【００５０】
［第２実施形態］
図８は、表示素子として有機ＥＬ素子を用いた第２実施形態に係る画素回路の構成例を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。
【００５１】
本実施形態に係る画素回路３１は、第１実施形態に係る画素回路１１と同様に、有機ＥＬ素子２１、駆動トランジスタであるＴＦＴ２２、キャパシタ２３および第１〜第３のスイッチングトランジスタであるＴＦＴ２４〜２６を有する構成となっている。第１実施形態に係る画素回路１１と異なるのは、ＴＦＴ２４とＴＦＴ２６を同じ書き込み信号ｗｓによって同じタイミング（位相）で駆動するようにした点である。
【００５２】
この構成を採ることにより、第１実施形態に係る画素回路１１では書き込み走査回路１７の他に、２つの駆動走査回路１８，１９が必要であったのに対して、ＴＦＴ２６の駆動に用いていた一方の駆動走査回路１８を省略することができる。すなわち、その分だけ、有機ＥＬ表示装置全体の回路構成を簡略化できることになる。
【００５３】
続いて、上記構成の第２実施形態に係る画素回路３１を備えた有機ＥＬ表示装置の回路動作について、図９のタイミングチャートおよび図１０〜図１３の動作説明図を用いて説明する。
【００５４】
図９は、ある行の画素回路３１を駆動する際に、書き込み走査回路１７から走査線１３を介して画素回路３１に与えられる書き込み信号ｗｓ、駆動走査回路１９から駆動線１５を介して画素回路３１に与えられる駆動信号ｄｓならびにＴＦＴ２２のゲート電位Ｖｇおよびソース電位Ｖｓの１フィールド期間におけるタイミング関係を示すタイミングチャートである。
【００５５】
通常の発光状態では、書き込み走査回路１７および駆動走査回路１９からそれぞれ出力される書き込み信号ｗｓおよび駆動信号ｄｓが“Ｌ”レベルにあるため、図１０に示すように、ＴＦＴ２４〜２６はオフした状態にある。次に、駆動走査回路１９から出力される駆動信号ｄｓが“Ｈ”レベルになることで、図１１に示すように、ＴＦＴ２５はオン状態となる。ＴＦＴ２５がオン状態になることにより、ＴＦＴ２２のゲート・ソース間電圧Ｖｇｓが０［Ｖ］となるため、ＴＦＴ２２がオフ状態となる。したがって、有機ＥＬ素子２１には電流Ｉｄｓが流れず、当該有機ＥＬ素子２１は非発光状態となる。有機ＥＬ素子２１が非発光状態となることで、ＴＦＴ２２のソース電位Ｖｓが有機ＥＬ素子２１の閾値電圧ＶｔｈＥＬという値となる。
【００５６】
次に、駆動信号ｄｓが“Ｌ”レベルになることで、図１２に示すように、ＴＦＴ２４，２６が共にオン状態となってＴＦＴ２２のソース電位Ｖｓを接地電位ＧＮＤに、ゲート電位Ｖｇを入力信号レベルＶｉｎとし、キャパシタ２３にその値を書き込む。その後、書き込み信号ｗｓが“Ｌ”レベルとなり、図１３に示すように、ＴＦＴ２４，２６が共にオフ状態になることで、キャパシタ２３への入力信号レベルＶｉｎの書き込みが終了すると同時に発光期間に入る。これにより、ＴＦＴ２２のソース電位Ｖｓが上昇し、ＴＦＴ２２のゲート・ソース間電圧Ｖｇｓ、即ち入力信号レベルＶｉｎによって決まる値Ｉｄｓ′の電流が有機ＥＬ素子２１に流れることとなり、その結果、有機ＥＬ素子２１は発光する。
【００５７】
上述したように、第２実施形態に係る画素回路３１においては、ＴＦＴ２４とＴＦＴ２６を同じ書き込み信号ｗｓによって同じタイミング（位相）で駆動する構成を採ることにより、１フィールド期間内においてＴＦＴ２２，２６がオンしている時間を短くすることができるため、第１実施形態に係る画素回路３１と同様の作用効果、即ち有機ＥＬ素子２１のＩ−Ｖ特性の経時変化に伴う輝度劣化のない画像表示が可能であるとともに、ＴＦＴの閾値電圧Ｖｔｈの変動に対応でき、かつ低消費電力化が可能であることに加えて、ＴＦＴ２６の駆動に用いていた一方の駆動走査回路１８を省略することができる分だけ、有機ＥＬ表示装置全体の回路構成を簡略化できる。
【００５８】
［第３実施形態］
図１４は、表示素子として有機ＥＬ素子を用いた第３実施形態に係る画素回路の構成例を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。
【００５９】
本実施形態に係る画素回路４１は、有機ＥＬ素子２１、駆動トランジスタであるＴＦＴ２２、キャパシタ２３および第１，第２のスイッチングトランジスタであるＴＦＴ２４，２５を有する構成となっており、第１，第２実施形態に係る画素回路１１，３１とは、第３のスイッチングトランジスタであるＴＦＴ２６を持っていない点で相違している。
【００６０】
このように、ＴＦＴ２６を省略することで、その分だけ画素回路４１を構成する素子数を削減できるとともに、第２実施形態に係る画素回路３１と同様に、ＴＦＴ２６の駆動に用いていた一方の駆動走査回路１８を省略することができる分だけ、有機ＥＬ表示装置全体の回路構成を簡略化できる。
【００６１】
続いて、上記構成の第３実施形態に係る画素回路４１を備えた有機ＥＬ表示装置の回路動作について、図１５のタイミングチャートおよび図１６〜図１９の動作説明図を用いて説明する。
【００６２】
図１４は、ある行の画素回路４１を駆動する際に、書き込み走査回路１７から走査線１３を介して画素回路４１に与えられる書き込み信号ｗｓ、駆動走査回路１９から駆動線１５を介して画素回路４１に与えられる駆動信号ｄｓならびにＴＦＴ２２のゲート電位Ｖｇおよびソース電位Ｖｓの１フィールド期間におけるタイミング関係を示すタイミングチャートである。
【００６３】
通常の発光状態では、書き込み走査回路１７および駆動走査回路１９からそれぞれ出力される書き込み信号ｗｓおよび駆動信号ｄｓが“Ｌ”レベルにあるため、図１６に示すように、ＴＦＴ２４，２５はオフした状態にある。次に、駆動走査回路１９から出力される駆動信号ｄｓが“Ｈ”レベルになることで、図１７に示すように、ＴＦＴ２６はオン状態となる。ＴＦＴ２５がオン状態になることで、ＴＦＴ２２のゲート・ソース間電圧Ｖｇｓが０［Ｖ］となるため、ＴＦＴ２２がオフ状態となる。したがって、有機ＥＬ素子２１には電流Ｉｄｓが流れず、当該有機ＥＬ素子２１は非発光状態となる。有機ＥＬ素子２１が非発光状態となることで、ＴＦＴ２２のソース電位Ｖｓが有機ＥＬ素子２１の閾値電圧ＶｔｈＥＬという値となる。
【００６４】
次に、駆動信号ｄｓが“Ｌ”レベルになることで、図１８に示すように、ＴＦＴ２４がオン状態となってＴＦＴ２２のゲート電位Ｖｇを入力信号レベルＶｉｎとし、キャパシタ２３にその値を書き込む。一般的に、有機ＥＬ素子２１は、図２０に示すように、ダイオード接続のトランジスタＱと容量Ｃで表される。したがって、ＴＦＴ２２のゲート電位Ｖｇの変動量に対してソース電位Ｖｓは、式（２）で表される量ΔＶだけ変動する。
ΔＶ＝Ｃｐｉｘ×Ｖｉｎ／（Ｃｐｉｘ＋Ｃｅｌ）      …（２）
【００６５】
ここで、Ｃｐｉｘは画素容量であるキャパシタ２３の容量値、Ｃｅｌは有機ＥＬ素子２１の容量値をそれぞれ示している。そして、その変動量ΔＶの係数は、キャパシタ２３の容量値Ｃｐｉｘと有機ＥＬ素子２１の容量値Ｃｅｌによって決定される。この係数をαとすると、Ｖｉｎ入力時にキャパシタ２３にはＶｉｎ−α{（Ｖｉｎ−ＶｔｈＥＬ）＋ＶｔｈＥＬ}＝（１−α）（Ｖｉｎ−ＶｔｈＥＬ）という値が充電される。
【００６６】
その後、書き込み信号ｗｓが“Ｌ”レベルとなり、図１９に示すように、ＴＦＴ２４がオフ状態になることで、キャパシタ２３への入力信号レベルＶｉｎの書き込みが終了すると同時に発光期間に入る。これにより、ＴＦＴ２２のソース電位Ｖｓが上昇し、キャパシタ２３に充電された値に応じた電流Ｉｄｓ*の電流が有機ＥＬ素子２１に流れることとなり、その結果、有機ＥＬ素子２１は発光する。
【００６７】
上述したように、第３実施形態に係る画素回路４１においては、ＴＦＴ２２のゲートとソース間に第２のスイッチングトランジスタであるＴＦＴ２５を接続し、当該ＴＦＴ２５のスイッチングによって有機ＥＬ素子２１の発光／非発光を決定するようにしたことにより、１フィールド期間内においてＴＦＴ２２がオンしている時間を短くすることができるため、有機ＥＬ素子２１のＩ−Ｖ特性の経時変化に伴う輝度劣化のない画像表示が可能であるとともに、ＴＦＴの閾値電圧Ｖｔｈの変動に対応でき、かつ低消費電力化が可能であり、さらには、画素回路４１を３つのトランジスタで構成できることによって素子数を削減できるとともに、第２実施形態に係る画素回路３１と同様に、ＴＦＴ２６の駆動に用いていた一方の駆動走査回路１８を省略することができる分だけ、有機ＥＬ表示装置全体の回路構成を簡略化できる。
【００６８】
なお、上記各実施形態では、画素の表示素子として、有機ＥＬ素子を用いた有機ＥＬ表示装置に適用した場合を例に挙げて説明したが、これに限られるものではなく、流れる電流によって輝度が変化する電気光学素子を画素の表示素子として用いた表示装置全般に適用可能である。
【図面の簡単な説明】
【００６９】
【図１】本発明に係るアクティブマトリクス型表示装置の構成の概略を示すブロック図である。
【図２】第１実施形態に係る画素回路の構成例を示す回路図である。
【図３】第１実施形態に係る画素回路の動作を説明するためのタイミングチャートである。
【図４】第１実施形態に係る画素回路の動作説明図（その１）である。
【図５】第１実施形態に係る画素回路の動作説明図（その２）である。
【図６】第１実施形態に係る画素回路の動作説明図（その３）である。
【図７】第１実施形態に係る画素回路の動作説明図（その４）である。
【図８】第２実施形態に係る画素回路の構成例を示す回路図である。
【図９】第２実施形態に係る画素回路の動作を説明するためのタイミングチャートである。
【図１０】第２実施形態に係る画素回路の動作説明図（その１）である。
【図１１】第２実施形態に係る画素回路の動作説明図（その２）である。
【図１２】第２実施形態に係る画素回路の動作説明図（その３）である。
【図１３】第２実施形態に係る画素回路の動作説明図（その４）である。
【図１４】第３実施形態に係る画素回路の構成例を示す回路図である。
【図１５】第３実施形態に係る画素回路の動作を説明するためのタイミングチャートである。
【図１６】第３実施形態に係る画素回路の動作説明図（その１）である。
【図１７】第３実施形態に係る画素回路の動作説明図（その２）である。
【図１８】第３実施形態に係る画素回路の動作説明図（その３）である。
【図１９】第３実施形態に係る画素回路の動作説明図（その４）である。
【図２０】第３実施形態に係る画素回路の等価回路図である。
【図２１】従来例に係る画素回路を示す回路図である。
【図２２】有機ＥＬ素子のＩ−Ｖ特性の経時変化を示す特性図である
【図２３】ＮチャネルＴＦＴで構成した従来例に係る画素回路を示す回路図である。
【図２４】初期状態における駆動トランジスタであるＴＦＴと有機ＥＬ素子の動作点を示す図である。
【図２５】経時変化後の駆動トランジスタであるＴＦＴと有機ＥＬ素子の動作点を示す図である。
【図２６】ＮチャネルＴＦＴのソースを接地電位に接続した構成の画素回路を示す回路図である。
【符号の説明】
【００７０】
１１，３１，４１…画素（画素回路）、１２…画素アレイ部、１３…走査線、１４，１５…駆動線、１６…データ線、１７…書き込み走査回路、１８…第一駆動走査回路、１９…第二駆動走査回路、２０…データ線駆動回路、２１…有機ＥＬ素子、２２…駆動トランジスタ（ＴＦＴ）、２３…キャパシタ（画素容量）、２４〜２６…スイッチングトランジスタ（ＴＦＴ）
【図１】
2005181920.tif 000003
【図２】
2005181920.tif 000004
【図３】
2005181920.tif 000005
【図４】
2005181920.tif 000006
【図５】
2005181920.tif 000007
【図６】
2005181920.tif 000008
【図７】
2005181920.tif 000009
【図８】
2005181920.tif 000010
【図９】
2005181920.tif 000011
【図１０】
2005181920.tif 000012
【図１１】
2005181920.tif 000013
【図１２】
2005181920.tif 000014
【図１３】
2005181920.tif 000015
【図１４】
2005181920.tif 000016
【図１５】
2005181920.tif 000017
【図１６】
2005181920.tif 000018
【図１７】
2005181920.tif 000019
【図１８】
2005181920.tif 000020
【図１９】
2005181920.tif 000021
【図２０】
2005181920.tif 000022
【図２１】
2005181920.tif 000023
【図２２】
2005181920.tif 000024
【図２３】
2005181920.tif 000025
【図２４】
2005181920.tif 000026
【図２５】
2005181920.tif 000027
【図２６】
2005181920.tif 000028