(57)【要約】【課題】  点灯時間率を低下させることなく、ＥＬ素子に対して効果的に逆バイアス電圧を印加することのできる自発光表示パネルの駆動装置および駆動方法を提供すること。【解決手段】  ＥＬ素子１４のカソードに電位を印加する電極が、走査線に沿って複数のブロックに電気的に分割されると共に、ＥＬ素子１４に対して点灯駆動用トランジスタ１２を介して順方向電圧を加える点灯モードと、前記発光素子に対して逆バイアス電圧を加える逆バイアス電圧印加モードとが選択されるようになされ、且つ、前記逆バイアス電圧印加モードにおいては、前記ブロック単位で前記ＥＬ素子１４に対し逆バイアス電圧を印加する。【選択図】  図５
2005107063.tif 000002
【特許請求の範囲】
【請求項１】
複数のデータ線および複数の走査線の交差位置に配され、少なくとも夫々に点灯駆動用トランジスタを介して発光制御される複数の発光素子を備えたアクティブマトリクス型表示パネルの駆動装置であって、
前記発光素子のカソードに電位を印加する電極が、走査線に沿って複数のブロックに電気的に分割され、配置されると共に、
前記発光素子に対して点灯駆動用トランジスタを介して順方向電圧を加える点灯モードと、前記発光素子に対して逆バイアス電圧を加える逆バイアス電圧印加モードとが選択されるようになされ、且つ、前記逆バイアス電圧印加モードにおいては、前記ブロック単位で前記発光素子に対し逆バイアス電圧を印加する逆バイアス電圧印加手段が働くことを特徴とする自発光表示パネルの駆動装置。
【請求項２】
単位フレーム期間を複数のサブフレーム期間に時分割して、点灯制御を実行すると共に、一つまたは複数のサブフレーム期間内において、前記発光素子を消灯制御する消去用トランジスタを有する階調表示手段をさらに具備し、
少なくとも一つのサブフレーム期間内における前記発光素子の消灯期間は、前記分割された電極のブロック数がＮのとき、サブフレーム期間の１／Ｎ以上の長さであることを特徴とする請求項１に記載された自発光表示パネルの駆動装置。
【請求項３】
前記分割された電極のいずれかのブロックに接続されたすべての発光素子が前記消灯期間にある状態で、前記逆バイアス電圧印加手段は、該ブロックに接続されたすべての発光素子に対して逆バイアス電圧を印加することを特徴とする請求項１または請求項２に記載された自発光表示パネルの駆動装置。
【請求項４】
前記点灯駆動用トランジスタに対して並列接続されて、逆バイアス電圧により導通状態となるダイオードまたはＴＦＴをさらに具備することを特徴とする請求項１乃至請求項３のいずれかに記載された自発光表示パネルの駆動装置。
【請求項５】
前記逆バイアス電圧印加手段は、前記分割された電極のいずれかのブロックに接続され、逆バイアス電圧を印加しているすべての発光素子に対し、
該ブロックにおける次のサブフレームの走査が開始される前に、順方向電圧を同時に印加することを特徴とする請求項１乃至請求項４のいずれかに記載された自発光表示パネルの駆動装置。
【請求項６】
前記発光素子は、有機化合物を発光層に用いた有機ＥＬ素子により構成したことを特徴とする請求項１乃至請求項５のいずれかに記載された自発光表示パネルの駆動装置。
【請求項７】
複数のデータ線および複数の走査線の交差位置に配され、少なくとも夫々に点灯駆動用トランジスタを介して発光制御される複数の発光素子を備えたアクティブマトリクス型表示パネルの駆動方法であって、
前記発光素子のカソードに電位を印加する電極が、走査線に沿って複数のブロックに電気的に分割され、配置されると共に、
前記発光素子に対して点灯駆動用トランジスタを介して順方向電圧を加える点灯モードと、前記発光素子に対して逆バイアス電圧を加える逆バイアス電圧印加モードとが選択されるようになされ、且つ、前記逆バイアス電圧印加モードにおいては、前記ブロック単位で前記発光素子に対し逆バイアス電圧を印加することを特徴とする自発光表示パネルの駆動方法。
【請求項８】
単位フレーム期間を複数のサブフレーム期間に時分割して、一つまたは複数のサブフレーム期間内に前記発光素子の消灯期間を設け、且つ各サブフレーム期間を点灯制御することにより階調表現を行うと共に、
少なくとも一つのサブフレーム期間内における前記発光素子の消灯期間を、前記分割されたブロック数がＮのとき、サブフレーム期間の１／Ｎ以上の長さとすることを特徴とする請求項７に記載された自発光表示パネルの駆動方法。
【請求項９】
前記分割された電極のいずれかのブロックに接続されたすべての発光素子が前記消灯期間にある状態で、該ブロックに接続されたすべての発光素子に対して逆バイアス電圧を印加することを特徴とする請求項７または請求項８に記載された自発光表示パネルの駆動方法。
【請求項１０】
前記分割された電極のいずれかのブロックに接続され、逆バイアス電圧を印加しているすべての発光素子に対し、
該ブロックにおける次のサブフレームの走査が開始される前に、順方向電圧を同時に印加することを特徴とする請求項７乃至請求項９のいずれかに記載された自発光表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画素を構成する発光素子を例えばＴＦＴによってアクティブ駆動させる表示パネルの駆動装置に関し、特に前記発光素子に対して効果的に逆バイアス電圧を印加することのできる自発光表示パネルの駆動装置および駆動方法に関する。
【背景技術】
【０００２】
発光素子をマトリクス状に配列して構成される表示パネルを用いたディスプレイの開発が広く進められている。このような表示パネルに用いられる発光素子として、例えば有機材料を発光層に用いた有機ＥＬ（エレクトロルミネッセンス）素子が注目されている。
【０００３】
かかる有機ＥＬ素子を用いた表示パネルとして、マトリクス状に配列したＥＬ素子の各々に、例えばＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）からなる能動素子を加えたアクティブマトリクス型ディスプレイパネルがある。このアクティブマトリクス型ディスプレイパネルは、低消費電力を実現でき、また画素間のクロストークが少ない等の特質を備えており、特に大画面を構成する高精細度のディスプレイに適している。
【０００４】
図１は、従来のアクティブマトリクス型表示パネルにおける１つの画素１０に対応する回路構成の一例を示している。図１において、制御用トランジスタであるＴＦＴ１１のゲートＧは走査線（走査ラインＡ１）に接続され、ソースＳはデータ線（データラインＢ１）に接続されている。また、この制御用ＴＦＴ１１のドレインＤは、駆動用トランジスタであるＴＦＴ１２のゲートＧに接続されると共に、電荷保持用キャパシタ１３の一方の端子に接続されている。
【０００５】
また、駆動用ＴＦＴ１２のドレインＤは前記キャパシタ１３の他方の端子に接続されると共に、パネル内に形成された共通陽極１６に接続されている。また、駆動用ＴＦＴ１２のソースＳは、有機ＥＬ素子１４の陽極に接続され、この有機ＥＬ素子１４の陰極は、パネル内に形成された例えば基準電位点（アース）を構成する共通陰極１７に接続されている。
【０００６】
図２は、図１に示した各画素１０を担う回路構成を、表示パネル２０に配列した状態を模式的に示したものであり、各走査ラインＡ１〜Ａｎと、各データラインＢ１〜Ｂｍとの交差位置の各々において、図１に示した回路構成の各画素１０が夫々形成されている。そして、前記した構成においては、駆動用ＴＦＴ１２の各ドレインＤが図２に示された共通陽極１６に夫々接続され、各ＥＬ素子１４の陰極が同じく図２に示された共通陰極１７に夫々接続された構成とされている。そして、この回路において、発光制御を実行する場合においては、電圧源Ｅ１の正電源端子がスイッチ１８を介して、表示パネル２０に形成された共通陽極１６に接続され、また電圧源Ｅ１の負電源端子が共通陰極１７に接続される。
【０００７】
この状態において、図１における制御用ＴＦＴ１１のゲートＧに走査ラインを介してオン電圧が供給されると、ＴＦＴ１１はソースＳに供給されるデータラインからの電圧に対応した電流をソースＳからドレインＤに流す。従って、ＴＦＴ１１のゲートＧがオン電圧の期間に、前記キャパシタ１３が充電され、その電圧が駆動用ＴＦＴ１２のゲートＧに供給されて、ＴＦＴ１２にはそのゲート電圧とドレイン電圧に基づいた電流を、ソースＳからＥＬ素子１４を通じて共通陰極１７に流し、ＥＬ素子１４を発光させる。
【０００８】
また、ＴＦＴ１１のゲートＧがオフ電圧になると、ＴＦＴ１１はいわゆるカットオフとなり、ＴＦＴ１１のドレインＤが開放状態となるものの、駆動用ＴＦＴ１２はキャパシタ１３に蓄積された電荷によりゲートＧの電圧が保持され、次の走査まで駆動電流を維持し、ＥＬ素子１４の発光も維持される。なお、前記した駆動用ＴＦＴ１２には、ゲート入力容量が存在するので、前記したキャパシタ１３を格別に設けなくても、前記と同様な動作を行わせることが可能である。
【０００９】
ところで有機ＥＬ素子は、電気的にはダイオード特性を有する発光エレメントと、これに並列に接続された静電容量（寄生容量）を有しており、このダイオード特性の順方向電流にほぼ比例した強度で発光することが知られている。また、前記したＥＬ素子においては、発光に関与しない逆方向の電圧（逆バイアス電圧）を逐次印加することで、ＥＬ素子の寿命を延ばすことができることが経験的に知られている。
【００１０】
そこで、例えば特許文献１には、前記した共通陽極１６と共通陰極１７との間に逆バイアス電圧を印加することが示されている。すなわち、図２に示す電圧源Ｅ２は、前記した逆バイアス電圧を印加するときに利用されるものであり、逆バイアス電圧の印加時には、スイッチ１８は電圧源Ｅ２側に切り替えられる。これにより、共通陰極１７に対して電圧源Ｅ２の正電源端子が、また共通陽極１６に電圧源Ｅ２の負電源端子が接続される。したがって、図１に示すＥＬ素子１４には、駆動用ＴＦＴ１２のドレインＤとソースＳを介して逆バイアス電圧が印加されることになる。
【特許文献１】特開２００１―１１７５３４号公報（第３頁右欄第１０行乃至第５頁右欄第３９行、第８図、第１１図）
【００１１】
前記特許文献１に開示された駆動装置においては、時分割階調表現法を利用すると共に、ＥＬ素子に逆バイアス電圧を印加する例が示されている。この特許文献１に開示された時分割階調表現法は、例えば１フレーム期間を複数のサブフレーム期間（特許文献１においてはサブフィールド期間とされる）に分割し、１フレーム期間あたりに有機ＥＬ素子が発光したサブフレーム期間の累計によって中間調表示を行うようにしている。一方、特許文献１に開示された駆動装置によると、共通陽極１６と共通陰極１７との間に、駆動用ＴＦＴ１２を介してＥＬ素子１４が接続された構成とされているので、前記した逆バイアス電圧をＥＬ素子に印加するには、表示パネルに配列された全てのＥＬ素子１４を同時に非点灯となる期間を設定しなければならない。そこで、この例においては、全ての走査ラインに走査信号を送出し終えたアドレス期間の終了時点に、ＥＬ素子の前記非点灯時間を設定し、このときに、すべてのＥＬ素子に対して同時に逆電圧を印加するように制御されている。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
前記した特許文献１に開示された駆動装置においては、階調表現を行うためのＥＬ素子の点灯時間および非点灯時間の設定とは別に、ＥＬ素子に対する逆バイアス電圧の印加のための非点灯時間を設定するために、ＥＬ素子の発光デューティ（Ｄｕｔｙ）比、すなわち点灯時間率を低下させることは避けられない。その結果、ＥＬ素子の実質的な発光輝度が低下するので、これをカバーするためにはＥＬ素子の発光時の駆動電流を上昇させる必要が発生し、電源回路の負荷が増大するという問題があった。
【００１３】
しかも、前記特許文献１に開示された例によると、逆バイアス電圧の印加時においては、駆動用ＴＦＴのドレインＤとソースＳ間のインピーダンスを介して、ＥＬ素子に対して逆バイアス電圧を加えざるを得ないという問題が残される。この場合、駆動用ＴＦＴはＥＬ素子の安定した駆動動作を保証するために定電流駆動がなされるように設定されており、したがって、ドレインＤとソースＳ間のインピーダンスは、高いインピーダンスを呈している。そのために、たとえ共通陽極と共通陰極間に逆バイアス電圧が印加されても、高いインピーダンスを呈する駆動用ＴＦＴの存在により、ＥＬ素子の寄生容量において正バイアス時に蓄積された電荷を即座に逃がすことができず、結果としてＥＬ素子に対して効果的に逆バイアス電圧を印加することができないという問題が残される。
【００１４】
この発明は、前記した技術的な問題点に着目してなされたものであり、点灯時間率を低下させることなく、ＥＬ素子に対して効果的に逆バイアス電圧を印加することのできる自発光表示パネルの駆動装置および駆動方法を提供することを課題とするものである。
【課題を解決するための手段】
【００１５】
前記課題を解決するためになされた本発明にかかる自発光表示パネルの駆動装置は、請求項１に記載のとおり、複数のデータ線および複数の走査線の交差位置に配され、少なくとも夫々に点灯駆動用トランジスタを介して発光制御される複数の発光素子を備えたアクティブマトリクス型表示パネルの駆動装置であって、前記発光素子のカソードに電位を印加する電極が、走査線に沿って複数のブロックに電気的に分割され、配置されると共に、前記発光素子に対して点灯駆動用トランジスタを介して順方向電圧を加える点灯モードと、前記発光素子に対して逆バイアス電圧を加える逆バイアス電圧印加モードとが選択されるようになされ、且つ、前記逆バイアス電圧印加モードにおいては、前記ブロック単位で前記発光素子に対し逆バイアス電圧を印加する逆バイアス電圧印加手段が働くことに特徴を有する。
【００１６】
また、前記課題を解決するためになされた本発明にかかる自発光表示パネルの駆動方法は、請求項７に記載のとおり、複数のデータ線および複数の走査線の交差位置に配され、少なくとも夫々に点灯駆動用トランジスタを介して発光制御される複数の発光素子を備えたアクティブマトリクス型表示パネルの駆動方法であって、前記発光素子のカソードに電位を印加する電極が、走査線に沿って複数のブロックに電気的に分割され、配置されると共に、前記発光素子に対して点灯駆動用トランジスタを介して順方向電圧を加える点灯モードと、前記発光素子に対して逆バイアス電圧を加える逆バイアス電圧印加モードとが選択されるようになされ、且つ、前記逆バイアス電圧印加モードにおいては、前記ブロック単位で前記発光素子に対し逆バイアス電圧を印加することに特徴を有する。
【発明を実施するための最良の形態】
【００１７】
以下、この発明にかかる自発光表示パネルの駆動装置および駆動方法について、図に示す実施の形態に基づいて説明する。尚、以下の説明においてはすでに説明した図１および図２に示された各部に相当する部分を同一符号で示しており、したがって個々の機能および動作については適宜説明を省略する。
【００１８】
また、図１および図２に示した従来例においては、画素を構成する駆動用ＴＦＴ１２とＥＬ素子１４との直列回路が、すべて共通陽極１６と共通陰極１７との間に接続されたいわゆる単色発光の表示パネルの例を示している。しかしながら、以下に説明するこの発明にかかる自発光表示パネルの駆動方法および駆動装置においては、単色発光の表示パネルは勿論のこと、むしろＲ（赤）、Ｇ（緑）、Ｂ（青）の各発光画素（サブピクセル）を備えたカラー表示パネルに好適に採用されるものである。
【００１９】
図３はこの発明にかかる駆動装置および駆動方法における一実施形態をブロック図によって示したものである。図３において、駆動制御回路２１がデータドライバ２４と、書き込み用ゲートドライバ２５と、消去用ゲートドライバ２６と、マトリクス状に夫々配列された画素３０の動作を制御するようになされている。
【００２０】
先ず、入力されたアナログ映像信号は、駆動制御回路２１およびアナログ／デジタル（Ａ／Ｄ）変換器２２に供給される。前記駆動制御回路２１はアナログ映像信号中における水平同期信号および垂直同期信号に基づいて、前記Ａ／Ｄ変換器２２に対するクロック信号ＣＬ、およびフレームメモリ２３に対する書き込み信号Ｗ、および読み出し信号Ｒを生成する。
【００２１】
前記Ａ／Ｄ変換器２２は、駆動制御回路２１から供給されるクロック信号ＣＫに基づいて、入力されたアナログ映像信号をサンプリングし、これを１画素毎に対応した画素データに変換して、フレームメモリ２３に供給するように作用する。前記フレームメモリ２３は、駆動制御回路２１からの書き込み信号Ｗによって、Ａ／Ｄ変換器２２から供給される各画素データをフレームメモリ２３に順次書き込むように動作する。
【００２２】
かかる書き込み動作により自発光表示パネル４０における一画面（ｎ行、ｍ列）分のデータの書き込みが終了すると、メモリ２３は駆動制御回路２１から供給される読み出し信号Ｒによって、第１行から第ｎ行へと１行分毎に読み出した駆動画素データを、順次データドライバ２４に供給するようになされる。
【００２３】
一方、これと同時に駆動制御回路２１より書き込み用ゲートドライバ２５に対してタイミング信号が送出され、これに基づいてゲートドライバ２５は、後述するように各走査ラインに対して順次ゲートオン電圧を送出する。したがって、前記のようにしてメモリ２３から読み出された１行分毎の駆動画素データは、ゲートドライバ２５の走査によって、１行毎にアドレッシングされる。また、この実施の形態においては、前記駆動制御回路２１より消去用ゲートドライバ２６に対して制御信号が送出されるように構成されている。
【００２４】
前記消去用ゲートドライバ２６は、駆動制御回路２１から制御信号を受けて、後述するように走査ライン毎に電気的に分離して配列された電極ライン（この実施の形態においては制御ラインＣ1 〜Ｃn と称する）に対して、選択的に所定の電圧レベルを印加し、後述の消去用ＴＦＴ１５のオン・オフ動作を制御する。
【００２５】
また、図３に示すように、陰極３２は、表示パネル４０上において、画像走査方向に４つのブロック（それぞれ陰極ブロック３２ａ、３２ｂ、３２ｃ、３２ｄとする）に等分割されると共に電気的に分離して配列した構成とされている。そして、それら陰極ブロックは、夫々逆バイアス電圧印加手段２７に接続され、この逆バイアス電圧印加手段２７には、前記駆動制御回路２１からの制御信号が供給されるように構成されている。この逆バイアス電圧印加手段２７は、前記制御信号を受けて、陰極ブロック毎に供給する電圧レベルを制御するようになされている。これにより、各陰極ブロックに接続されたＥＬ素子に順方向の電圧を印加するか、逆バイアス電圧を印加するかが制御される。
【００２６】
図４は、自発光表示パネル４０にマトリクス状に夫々配列された画素３０のうち、１つの画素の回路構成例を示した図である。この図４に示す１つの画素３０に対応する回路構成は、アクティブマトリクス型ディスプレイパネルに適用されるものである。そして、この回路は図１に示した画素１０の回路構成に、キャパシタ１３に蓄積された電荷を消去する消去用トランジスタであるＴＦＴ１５を加え、さらに前記点灯駆動用ＴＦＴ１２のソースＳとドレインＤとの間に、これをバイパスするようにして接続されたダイオード１９を加えたものとして構成される。
【００２７】
前記消去用ＴＦＴ１５はキャパシタ１３に並列に接続されており、有機ＥＬ素子１４が点灯動作中に、前記駆動制御回路２１からの制御信号に従ってオン動作することにより、キャパシタ１３の電荷を瞬時に放電させることができる。これにより、次のアドレッシング時まで、画素を消灯させることができる。
【００２８】
一方、前記ダイオード１９は、その陽極（アノード）が前記下ＥＬ素子１４の陽極に接続されており、ダイオード１９の陰極（カソード）は、陽極３１に接続されている。したがって、前記ダイオード１９は、ダイオード特性を有するＥＬ素子１４の順方向に対して、逆方向となるように駆動用ＴＦＴ１２のソースＳとドレインＤとの間に並列接続されている。
【００２９】
また、図４に示した回路構成においては、ＥＬ素子１４の陰極（カソード）は、走査ラインＡ１〜Ａｎを４つのグループに等分した走査ブロックに対応して形成された前記陰極ブロック３２ａ〜３２ｄのいずれかに接続されている。したがって、各陰極ブロック３２ａ〜３２ｄには、逆バイアス電圧印加手段２７によって、当該陰極に所定のレベルの電圧が印加されるようになされる。すなわち、ここでは共通陽極３１に加わる電圧レベルを“Ｖａ”とした場合、図５に示すように各陰極ブロック３２ａ〜３２ｄには、“Ｖｈ”または“Ｖｌ”が選択的に印加されるようになされる。前記“Ｖａ”に対する“Ｖｌ”のレベル差、すなわちＶａ−Ｖｌは、ＥＬ素子１４において順方向（例えば１０Ｖ程度）となるように設定されており、したがって、各陰極ブロック３２ａ〜３２ｄに選択的に“Ｖｌ”が設定された場合には、各画素３０を構成するＥＬ素子１４は、発光可能な状態となる（点灯モード）。
【００３０】
また、前記“Ｖａ”に対する“Ｖｈ”のレベル差、すなわちＶａ−Ｖｈは、ＥＬ素子１４において逆バイアス電圧（例えば−８Ｖ程度）となるように設定されており、したがって、各陰極ブロック３２ａ〜３２ｄに選択的に“Ｖｈ”が印加された場合には、各画素３０を構成するＥＬ素子１４は非発光状態になされ、このとき、図４に示したダイオード１９は、前記逆バイアス電圧によって導通状態になされる（逆バイアス電圧印加モード）。
【００３１】
各電極ブロック３２ａ〜３２ｄに対する“Ｖｈ”または“Ｖｌ”の印加動作は、図５に示すように逆バイアス電圧印加手段２７に配置されたシフトレジスタ２８によって制御される。すなわち、シフトレジスタ２８には図３に示した駆動制御回路２１からシフトタイミング信号が供給されると共に、１サブフレーム分のデータ信号が供給される。シフトレジスタ２８は、シフトタイミング信号によって前記データ信号を順にシフトアップして記憶させる。このときの各レジスタに記憶されたデータ信号によってＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）またはＴＦＴ２９ａ、２９ｂが択一的にオン状態になされ、前記陰極ブロック３２ａ〜３２ｄに対して“Ｖｈ”または“Ｖｌ”のいずれかの電圧レベルが印加される。
【００３２】
一方、前記した回路構成は、発光素子であるＥＬ素子に加える駆動電流の供給時間（点灯時間）を変更することができるので、有機ＥＬ素子１４の実質的な発光輝度を制御することができる。この回路構成においては、階調表現方法として前記した時分割階調表現法が用いられ、特にＥＬ素子の消灯期間を有するサブフレーム期間を設けて、１つまたは複数のサブフレーム期間を組として重み付けがなされる。そして、それらの組を点灯制御単位として階調表現が行われる（以下、便宜的に重み付けサブフレーム法と呼ぶ）。
【００３３】
例えば、図６は重み付けサブフレーム法として、単位フレーム期間である１フレーム期間を１つまたは複数のサブフレーム期間からなる組に分け、夫々の組に重み付けすることにより６４階調表現を行った場合を示したものである。すなわち、図６に示す一例においては、組（組１〜組６で示す）を単位として点灯制御され、階調表現がなされる。各組は、素子点灯時間の時間比として４：２：１：１／２：１／４：１／８の長さに重み付けされ、６ｂｉｔ（組１〜組６）表現により６４階調の表現がなされる。
【００３４】
前記の時間比が分数で表される組においては、サブフレーム期間中にＥＬ素子の消灯期間Ｅｒが設けられることにより、サブフレーム期間内の点灯時間が制御される。すなわち、この有機ＥＬ素子１４の点灯時間制御は、各サブフレーム期間においてＥＬ素子１４が発光中に、前記駆動制御回路２１からの制御信号に従って前記消去用ＴＦＴ１５がオン動作し、消灯期間Ｅｒにおいてキャパシタ１３の電荷を放電させることにより実現される。このように本実施の形態の回路構成における階調表現は、前記駆動制御回路２１と、前記データドライバ２４と、前記書込み用ゲートドライバ２５と、各画素３０とからなる階調表示手段により実現される。
【００３５】
また、この回路構成においては、前記陰極３２が４つのブロックに等分割されていることに対応して、少なくとも１つのサブフレーム期間内において、サブフレーム期間の１／４以上の消灯期間Ｅｒを含むようになされる。すなわち、陰極ブロック毎に、それぞれの陰極ブロックに接続されたすべてのＥＬ素子が消灯期間Ｅｒによって消灯する期間（以下、便宜的に全素子消灯期間と呼ぶ）が必ず生じるようになされる。本発明に係る駆動装置および駆動方法にあっては、前記陰極ブロック毎に前記全素子消灯期間を設け、この期間にＥＬ素子に対して逆バイアス電圧を印加することに特徴を有している。
【００３６】
続いて、この回路構成において、１フレーム期間中に有機ＥＬ素子１４に対し逆バイアス電圧を印加する動作について図７および図８に基づき説明する。図７は、図６に示した１フレーム期間の画像データを表示するために、ゲートドライバ２５によって走査する形態を走査タイミングＴ１〜Ｔ８に対応し模式的に示した図である。また、図８は、表示画面上の走査イメージを、走査タイミングＴ１〜Ｔ８に夫々対応して模式的に示した図である。尚、前記走査タイミングＴ１〜Ｔ８は、重み１／２（サブフレーム期間の半分が消灯期間）である第８サブフレームのデータを走査する間のタイミングを示すものである。また図においては、各陰極ブロック３２ａ〜３２ｄに接続されたＥＬ素子１４を走査するブロックを夫々走査ブロックＡ〜Ｄとして示す。
【００３７】
サブフレーム期間の１／２が消灯期間である第８サブフレームのデータを走査する際、前記消灯期間を形成するＥＬ素子１４の消灯動作は走査方向に沿ってタイミングをずらしながら順次行われる。このため、図８の走査タイミングＴ３〜Ｔ８に亘って示される消灯期間Ｅｒ１にあるＥＬ素子のエリアＡｒは、走査ブロックＡから走査ブロックＤに向かって移動する。
【００３８】
前記消灯期間Ｅｒ１は、サブフレーム期間の１／２期間、すなわち２つの走査ブロックを走査する分の期間であるため、各走査ブロックＡ〜Ｄにおいて順次、前記全素子消灯期間を設けることができる。したがって、図８の走査タイミングＴ４〜Ｔ８における走査イメージに示すように、走査ブロックＡ〜Ｄにそれぞれ全素子消灯期間が生じ、各走査ブロック内のすべてのＥＬ素子１４が消灯期間にある状態（破線で示す走査ブロック）で、逆バイアス電圧が印加される。すなわち、前記逆バイアス電圧印加手段２７が、全素子消灯期間にある走査ブロックに対応する陰極ブロックに対し、“Ｖｈ”の電圧レベルを印加することにより、そのブロックにおけるすべてのＥＬ素子１４に逆バイアス電圧が印加される。このようにして、１フレーム期間内に、１画面を構成するすべてのＥＬ素子１４に対し、逆バイアス電圧が印加される。
【００３９】
なお、前記逆バイアス電圧印加手段２７は、逆バイアス電圧を印加している走査ブロックのＥＬ素子に対し、次サブフレームの画像データの走査が開始される前に、順方向電圧を印加するよう動作する。このように動作することによって、前記全素子消灯期間にあるときのみ、その走査ブロックにおけるすべてのＥＬ素子に逆バイアス電圧を印加し、次のサブフレームのデータ表示を問題なく確実に行うことができる。また、逆バイアス電圧印加時においては、点灯駆動用トランジスタをバイパスしてＥＬ素子に対して逆バイアス電圧を印加するようダイオード１５が具備されているので、ＥＬ素子に対して効果的に逆バイアス電圧を印加することができる。
【００４０】
このように本発明に係る実施の形態にあっては、走査ラインに対応して配列されたＥＬ素子の陰極側を共通接続する陰極を、表示パネル４０上において、走査方向に４つのブロックに分割すると共に電気的に分離して配列した構成とし、前記したような時間階調制御を併用することで、時間階調制御による消去動作と同時に、ＥＬ素子に対して逆バイアス電圧を印加することができる。これにより、ＥＬ素子の発光デューティ比、すなわち点灯時間率を犠牲にすることなく、ＥＬ素子に対して逆バイアス電圧を印加することができる。
【００４１】
なお、以上説明した一実施の形態においては、陰極３２を４つのブロックに等分割して配列した構成としたが、これに限らず、陰極３２の分割数と、１フレーム期間内におけるＥＬ素子の消灯期間の長さとを対応付けて構成すればよい。すなわち、陰極ブロックの分割数をＮとすれば、ＥＬ素子の消灯期間を有するサブフレーム期間において、その消灯期間を少なくともサブフレーム期間の１／Ｎ以上とする構成とすればよい。
【００４２】
また、前記形態においては、１フレーム期間で１つのフレーム画像データを表示する構成としたが、複数のフレーム期間を用いて１つのフレーム画像データを表示する構成としてもよい。また、階調数として６４階調を例としたが、これに限らず他の階調数表現において本発明にかかる駆動装置および駆動方法を用いてもよい。さらに、前記形態に示した１フレーム期間を分割するサブフレーム数は一例であって、それらの数に限らずとも本発明の駆動装置および駆動方法を適用することができる。
【００４３】
また、前記した図４に示す回路構成においては、前記点灯駆動用ＴＦＴ１２のソースＳとドレインＤとの間に、これをバイパスするようにしてダイオード１９を接続した構成としたが、このダイオード１９に代えてスイッチング用のＴＦＴを用いるようにしてもよい。このようにスイッチング用のＴＦＴを用いた場合には、逆バイアス電圧の印加期間において、ＴＦＴがオン動作される信号が供給されるように制御される。
【図面の簡単な説明】
【００４４】
【図１】従来のアクティブマトリクス型表示パネルにおける１つの画素に対応する回路構成の一例を示す図である。
【図２】図１に示した各画素を担う回路構成を、表示パネルに配列した状態を模式的に示す図である。
【図３】本発明の駆動方法にかかる一実施の形態を示すブロック図である。
【図４】図３の表示パネルにマトリクス状に夫々配列された画素のうち、１つの画素の回路構成の一例を示した図である。
【図５】各画素を発光駆動させる場合の具体的な構成を示した図である。
【図６】１フレーム期間におけるサブフレーム期間と発光素子の点灯および消灯期間との関係を示す図である。
【図７】１フレーム期間の画像データを走査する形態を走査タイミングに対応し模式的に示した図である。
【図８】表示画面上の走査イメージを、走査タイミングに夫々対応して模式的に示した図である。
【符号の説明】
【００４５】
１１      制御用ＴＦＴ
１２      駆動用ＴＦＴ
１３      キャパシタ
１４      有機ＥＬ素子
１５      消去用ＴＦＴ
１９      ダイオード
２０      表示パネル
２１      駆動制御回路
２２      Ａ／Ｄ変換器
２３      フレームメモリ
２４      データドライバ
２５      書き込み用ゲートドライバ
２６      消去用ゲートドライバ
２７      逆バイアス電圧印加回路
３０      画素
３１      陽極
３２      陰極
Ａ        走査線
Ｂ        データ線
Ｃ        制御線
【図１】
2005107063.tif 000003
【図２】
2005107063.tif 000004
【図３】
2005107063.tif 000005
【図４】
2005107063.tif 000006
【図５】
2005107063.tif 000007
【図６】
2005107063.tif 000008
【図７】
2005107063.tif 000009
【図８】
2005107063.tif 000010