(57)【要約】【課題】ゲート絶縁型半導体装置と、該ゲート絶縁型半導体装置のゲート・エミッタ間をクランプするクランプ素子とが同一チップ上に形成された半導体装置において、製造途中で、クランプ電圧より大きな所定の電圧をゲート絶縁膜に印加して試験をし、不良チップを除去することでゲート絶縁膜の品質を維持できるようにする。【解決手段】ＩＧＢＴ１１のゲートをゲート端子Ｇに接続する。そして、クランプ素子１２の一端をアノード端子Ａに接続する。ゲート・エミッタ間にクランプ電圧より大きな電圧を印加することで、ＩＧＢＴ１１のゲート絶縁膜の絶縁破壊電圧を試験する。そして、本来あるべき絶縁破壊電圧分布を外れるゲート絶縁膜のＩＧＢＴ１１を除去した後、正常なＩＧＢＴ１１について、ゲート端子Ｇとアノード端子Ａをワイヤボンディングにより接続する。【選択図】図１
2005175054.tif 000002
【特許請求の範囲】
【請求項１】
ゲート絶縁型半導体装置と、該ゲート絶縁型半導体装置の制御電極・第１電流電極間をクランプするためのクランプ素子とが同一チップ上に形成された半導体装置であって、
前記チップ上に形成され、前記ゲート絶縁型半導体装置の前記制御電極に接続された第１端子と、
前記チップ上に形成され、前記クランプ素子の一端に接続された第２端子とを備え、
前記第１端子と前記第２端子とがワイヤボンディングによって接続されていることを特徴とする半導体装置。
【請求項２】
前記クランプ素子は、直列接続された第１の複数のダイオードを備えることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記クランプ素子は、前記第１の複数のダイオードに対して逆並列に接続された第２の複数のダイオードの直列接続をさらに備えることを特徴とする請求項２に記載の半導体装置。
【請求項４】
請求項１から３の何れかに記載の半導体装置の製造方法であって、
前記制御電極・前記第１電流電極間に所定の電圧を印加する工程と、
前記工程の後に、前記第１端子と前記第２端子とをワイヤボンディングにより接続する工程と
を備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にゲート絶縁型半導体装置と、該ゲート絶縁型半導体装置のゲート・エミッタ間をクランプするためのクランプ素子とを備えた半導体装置に関するものである。
【背景技術】
【０００２】
ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）やパワーＭＯＳＦＥＴ等のゲート絶縁型半導体装置は、電力変換装置に広く用いられている。特にＩＧＢＴは、ＭＯＳＦＥＴの高速動作とバイポーラトランジスタ素子の低オン電圧の両方の性質を兼ね備えているため、インバータを始めとする電力変換装置に幅広く利用されている。
【０００３】
ＩＧＢＴはＭＯＳＦＥＴ部とバイポーラトランジスタ部との組合せにより等価的に表せる。そしてＩＧＢＴの低損失化のため、ＭＯＳＦＥＴ部の微細化等により通電能力の向上が図られている。しかし、アーム短絡等の負荷短絡が生じた場合に、通電能力が高いと短絡電流が増大する。そして、ゲートに存在する寄生インダクタンスにより印加電圧以上の電圧がゲートに印加された場合、この短絡電流はさらに増大するのでＩＧＢＴが破壊される可能性が高くなる。また、ゲート・エミッタ間に過剰な電圧が印加された場合、ゲート絶縁膜が破壊される可能性もある。そこで、ゲート・エミッタ間電圧への過電圧を防止するため、クランプ素子の開発が行われている（特許文献１，２参照）。
【０００４】
【特許文献１】特開２００３−００８０２０号公報
【特許文献２】特開２０００−３４９２３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、ＩＧＢＴの品質管理の観点から、ゲート絶縁膜の絶縁破壊電圧が本来あるべき絶縁破壊電圧分布から外れるＩＧＢＴを除去することが望ましい。そして、ゲート絶縁膜の絶縁破壊電圧の試験は、ゲート・エミッタ間にある程度の大きさの電圧を印加することで行われる。しかしながら、ゲート・エミッタ間にクランプ素子を接続すると、クランプ電圧より大きなゲート・エミッタ間電圧を印加できなくなる。
【０００６】
そこで、本発明の課題は、製造途中でクランプ電圧より大きな電圧をゲート絶縁膜に印加できる構成にすることで、不良素子を排除し、ＩＧＢＴの信頼性を高める発明を提供することにある。
【課題を解決するための手段】
【０００７】
この発明の半導体装置は、ゲート絶縁型半導体装置と、該ゲート絶縁型半導体装置の制御電極・第１電流電極間をクランプするためのクランプ素子とが同一チップ上に形成された半導体装置であって、前記チップ上に形成され、前記ゲート絶縁型半導体装置の前記制御電極に接続された第１端子と、前記チップ上に形成され、前記クランプ素子の一端に接続された第２端子とを備え、前記第１端子と前記第２端子とがワイヤボンディングによって接続されていることを特徴とする。
【発明の効果】
【０００８】
この発明の半導体装置では、第１端子と第２端子とがワイヤボンディングによって接続されている。従って、ワイヤボンディング前には、クランプ素子が制御電極・第１電流電極間に接続されていないので、クランプ電圧より大きな電圧を制御電極・第１電流電極間に印加することができる。ゲート絶縁膜にクランプ電圧より大きな電圧を印加して、本来あるべき絶縁破壊電圧分布から外れるような不良チップを除去できるので、ゲート絶縁膜の信頼性を向上することができる。そしてワイヤボンディング後は、制御電極・第１電流電極間に過剰なゲート電圧が印加されないようにできる。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
図１は本実施の形態に係る半導体装置を示す図である。ゲート絶縁型半導体装置として、ＩＧＢＴ１１を用いた例を示している。そしてＩＧＢＴ１１とクランプ素子１２とが同一半導体チップ（以下単にチップと称する）上に形成されている。
【００１０】
外部電極ＧＲ，ＣＲ，ＥＲは、チップ上に形成されたゲート端子（第１端子）Ｇ，コレクタ端子Ｃ，エミッタ端子Ｅとワイヤボンディングによって接続されている。外部電極ＧＲはゲート端子ＧとワイヤボンディングＷＧによって接続されている。外部電極ＣＲはコレクタ端子ＣとワイヤボンディングＷＣによって接続されている。そして外部電極ＥＲはエミッタ端子ＥとワイヤボンディングＷＥによって接続されている。ＩＧＢＴ１１のゲート（制御電極）は、チップ上に形成されたゲート端子Ｇに接続されている。エミッタ（第１電流電極）はチップ上に形成されたエミッタ端子Ｅに接続されている。そして、コレクタ（第２電流電極）はチップ上に形成されたコレクタ端子Ｃに接続されている。
【００１１】
また、ＩＧＢＴ１１のゲート・エミッタ（制御電極・第１電流電極）間をクランプするためのクランプ素子１２がＩＧＢＴ１１と同一チップ上に形成されている。クランプ素子１２の一端は、チップ上に形成されたアノード端子（第２端子）Ａに接続されている。そしてエミッタには、クランプ素子１２の他端が接続されている。そしてアノード端子Ａとゲート端子ＧはワイヤボンディングＷＡによって接続されている。
【００１２】
クランプ素子１２はダイオードＤから構成されている。そしてダイオードＤは複数（図１の例では４個）のダイオードＤ１〜Ｄ４を備えている。夫々のダイオードは直列接続されている。つまり、夫々のダイオードの接続はアノードとカソードとが接続されている。そして、ダイオードＤ１のカソードはエミッタに接続されている。ダイオードＤ４のアノードはアノード端子Ａに接続されている。
【００１３】
前述したように、ＩＧＢＴ１１とダイオードＤ１〜Ｄ４とは同一チップ上に形成されている。一般に、ＩＧＢＴ等のゲート絶縁型半導体装置では、ゲート電極としてポリシリコン膜が用いられている。ＩＧＢＴ１１のゲート電極形成工程で成膜したポリシリコン膜にＰＮ接合を選択的に形成することで、ダイオードＤ１〜Ｄ４を同一チップ上に形成することができる。
【００１４】
図２は、本実施の形態に係る半導体装置の製造途中での構成を示している。外部電極とチップ上の端子とが、ワイヤボンディングによって接続される前の状態を示している。この状態でゲート端子Ｇ・エミッタ端子Ｅ間に電圧を印加することで、ゲート絶縁膜に電圧を印加する。所定の大きさの電圧を印加し、ゲート絶縁膜の絶縁破壊電圧の低いチップを除去する。
【００１５】
その後、ゲート端子Ｇとゲート外部電極ＧＲをワイヤボンディングＷＧによって接続する。そして、エミッタ端子Ｅとエミッタ外部電極ＥＲをワイヤボンディングＷＥによって接続する。さらに、コレクタ端子Ｃとコレクタ外部電極ＣＲをワイヤボンディングＷＣによって接続する。また、ダイオードＤ４のアノード端子Ａとゲート端子ＧをワイヤボンディングＷＡによって接続する（図１参照）。その後、通常の工程にしたがって半導体装置を完成させる。
【００１６】
ＩＧＢＴのゲート・エミッタ間にクランプ素子を接続した場合、ゲート・エミッタ間電圧はクランプ電圧より大きな電圧を印加することができない。ＩＧＢＴ１１のゲート絶縁膜の試験を行う場合、クランプ電圧より大きな電圧を印加して、本来あるべき絶縁破壊電圧の分布から外れるような不良チップを除去することが望ましい。
【００１７】
本実施の形態に係る発明では、ゲート端子Ｇとアノード端子ＡがワイヤボンディングＷＡによって接続されている。従ってワイヤボンディング前には、ゲート端子Ａとエミッタ端子Ｅの間にクランプ電圧より大きな電圧を印加することができる。
【００１８】
従って、ゲート絶縁膜にクランプ電圧より大きな電圧を印加して、絶縁破壊電圧の分布から外れるような不良素子を除去できるので、ゲート絶縁膜の信頼性を向上することができる。そして、ワイヤボンディングによりゲート端子Ｇとアノード端子Ａを接続した後は、ダイオードＤはクランプ素子として動作し、過剰なゲート電圧がゲート・エミッタ間に印加されないようにすることができる。
【００１９】
また、クランプ素子としてツェナーダイオードを用い、ツェナーダイオードの降伏電圧をクランプ電圧として利用することが一般的に行われている。しかし、降伏電圧のばらつきが大きい場合、クランプ電圧を精度良く制御することは難しい。本実施の形態では、ダイオードの順方向電圧（一般に約０．５Ｖ〜０．６Ｖ）をクランプ電圧として用いている。従って、降伏電圧を用いる場合に比べて精度良くクランプ電圧を設定できる。そしてクランプ電圧の値は、接続するダイオードの数を変えることで容易に制御できる。
【００２０】
さらに、本実施の形態に係る構成では、同一チップ上にダイオードＤ及びＩＧＢＴ１１を作成している。単体のダイオード素子をゲート・エミッタ間にリード線等によって接続する場合に比べて寄生インダクタンスを低減することができる。
【００２１】
なお、上記説明では、ｎチャネルＩＧＢＴを例に説明をしたが、異なる極性であるｐチャネルＩＧＢＴであってもよい。また、ＩＧＢＴに限定されるものでは無く、ＣＳＴＢＴ（Ｃａｒｒｉｅｒ  Ｓｔｏｒｅｄ  Ｔｒｅｎｃｈ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、パワーＭＯＳＦＥＴあるいはＩＥＧＴ（Ｉｎｊｅｃｔｉｏｎ  Ｅｎｈａｎｃｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔａｒ）などの他の絶縁ゲート型半導体装置へも適用することができる。そして、これらの絶縁ゲート型半導体装置においても、ｎチャネル、ｐチャネルの極性は問わない。
【００２２】
実施の形態２．
図３は、本実施の形態に係る半導体装置を示す図である。実施の形態１と同一の構成には同一の符号を付し、重複する説明は省略する。本実施の形態においては、実施の形態１に対して、クランプ素子３１はダイオードＤＲをさらに備えている。
【００２３】
ダイオードＤＲの一端はアノード端子Ａに接続され、他端はエミッタに接続されている。即ち、ダイオードＤＲは、ダイオードＤに対して逆並列にアノード端子Ａとエミッタ間に接続されている。ダイオードＤＲは複数個（図３の例では４個）のダイオードＤＲ１〜ＤＲ４を備えている。夫々のダイオードは直列接続されている。つまり、夫々のダイオードの接続は、アノードとカソードとが接続されている。そして、ダイオードＤＲ１のカソードがアノード端子Ａに接続されている。ダイオードＤＲ４のアノードは、ＩＧＢＴ１１のエミッタに接続されている。ここで、実施の形態１と同様にダイオードＤＲはＩＧＢＴ１１と同一チップ上に形成されている。
【００２４】
ゲート端子Ｇとゲート外部電極ＧＲはワイヤボンディングＷＧ、エミッタ端子Ｅとエミッタ外部電極ＥＲはワイヤボンディングＷＥ、及びコレクタ端子Ｃとコレクタ外部電極ＣＲはワイヤボンディングＷＣにより夫々接続されている。そしてアノード端子Ａは、ゲート端子ＧとワイヤボンディングＷＡにより接続されている。
【００２５】
図４は、本実施の形態に係る半導体装置の製造工程の途中段階を示している。夫々の外部電極とチップ上の端子とがワイヤボンディングにより接続される前の状態を示している。この状態で、ゲート端子Ｇ・エミッタ端子Ｅ間に電圧を印加することで、ゲート絶縁膜に電圧を印加する。所定の大きさの電圧を印加し、ゲート絶縁膜の絶縁破壊電圧の低いＩＧＢＴ１１を除去する。その後、ゲート端子Ｇとゲート外部電極ＧＲをワイヤボンディングＷＧ、エミッタ端子Ｅとエミッタ外部電極ＥＲをワイヤボンディングＷＥ、及びコレクタ端子Ｃとコレクタ外部電極ＣＲをワイヤボンディングＷＣによりそれぞれ接続する。そして、ダイオードＤ４のアノード端子Ａとゲート端子ＧもまたワイヤボンディングＷＡにより接続する（図３参照）。その後、通常の工程により半導体装置を完成させる。
【００２６】
本実施の形態においても、ゲート端子Ｇとアノード端子ＡがワイヤボンディングＷＡによって接続されている。ワイヤボンディング前にゲート端子Ｇとエミッタ端子Ｅに電圧を印加することで、クランプ電圧以上の電圧を印加することができる。クランプ電圧以上の電圧を印加して、ゲート絶縁膜が絶縁破壊電圧の分布から外れるような不良チップを除去できるので、ゲート絶縁膜の信頼性を向上することができる。
【００２７】
また、ゲート・エミッタ間には静電気等により、エミッタ側に高電圧が印加される可能性がある。つまり、逆方向に過電圧が印加される可能性がある。実施の形態１の発明では、このような逆方向の過電圧に対しては、ダイオードの降伏電圧を用いることになる。従って、クランプ特性の精度が劣る可能性がある。
【００２８】
本実施の形態では、クランプ素子３１にダイオードＤＲをさらに備えている。ここで、ダイオードＤＲの順方向電圧ＶＦ２は、ダイオードＤの降伏電圧ＢＶＲ１より小さく設定されているものとする。このように設定することで、逆方向の過電圧に対してもダイオードＤＲの順方向電圧によってクランプできるので、精度良くクランプすることができる。なお、ゲートに過電圧が印加された場合に、ダイオードＤの順方向電圧ＶＦ１によってクランプできるように、ダイオードＤの順方向電圧ＶＦ１は、ダイオードＤＲの降伏電圧ＢＶＲ２より小さく設定されている。
【００２９】
なお、上記説明では、ｎチャネルＩＧＢＴを例に説明をしたが、異なる極性であるｐチャネルＩＧＢＴであってもよい。また、ＩＧＢＴに限定されるものでは無く、ＣＳＴＢＴ（Ｃａｒｒｉｅｒ  Ｓｔｏｒｅｄ  Ｔｒｅｎｃｈ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、パワーＭＯＳＦＥＴあるいはＩＥＧＴ（Ｉｎｊｅｃｔｉｏｎ  Ｅｎｈａｎｃｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔａｒ）などの他の絶縁ゲート型半導体装置へも適用することができる。そして、これらの絶縁ゲート型半導体装置においても、ｎチャネル、ｐチャネルの極性は問わない。
【００３０】
実施の形態３．
図５は本実施の形態に係る半導体装置の構成を示す図である。実施の形態１と同一の構成には同一の符号を付し、重複する説明は省略する。クランプ素子６１の一端がゲートに接続され、抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は、エミッタに接続されている。クランプ素子６１はセンス端子Ｓをさらに備えている。また、ゲート端子Ｇには、図示しないゲート外部電極を介してゲート駆動回路５２が接続されている。ゲート駆動回路５２は、ＩＧＢＴ１１を駆動するためのゲート電圧をゲートに印加する。そして、センス端子Ｓは図示しないセンス外部端子を介してゲート駆動回路５２に接続されている。
【００３１】
クランプ素子６１は、ダイオードＤ、ダイオードＤＲから構成されている。ダイオードＤは複数個（図５の例では４個）のダイオードＤ１〜Ｄ４を備えている。ダイオードＤ４のアノードがゲートに接続され、ダイオードＤ１のカソードは抵抗Ｒ２の一端及びセンス端子Ｓに接続されている。ダイオードＤ１〜Ｄ４は直列接続されている。つまり、夫々のダイオード同士はアノードとカソードとが接続されている。
【００３２】
また、ダイオードＤＲは複数個（図５の例では４個）のダイオードＤＲ１〜ＤＲ４を備えている。ダイオードＤＲ１のカソードはゲートに接続されている。そしてダイオードＤＲ４のアノードはセンス端子Ｓ、抵抗Ｒ２の一端に接続されている。ダイオードＤＲ１〜ＤＲ４間は直列接続されている。つまり、夫々のダイオード同士はアノードとカソードとが接続されている。ここで、ＩＧＢＴ１１、抵抗Ｒ２、ダイオードＤ１〜Ｄ４及びダイオードＤＲ１〜ＤＲ４はＩＧＢＴ１１と同一チップ上に形成されている。
【００３３】
ゲート端子Ｇに印加されるゲート電圧は、ダイオードＤと抵抗Ｒ２によって分圧される。そして、抵抗Ｒ２の分圧値はセンス端子Ｓを介してゲート駆動回路５２に入力されている。ゲート駆動回路５２はこの分圧値を監視している。ゲート電圧に過電圧が印加された場合、センス端子Ｓから出力される分圧値が大きくなる。このような過電圧が発生するとゲート駆動回路５２は、ゲートの駆動を即座にオフにする。あるいは、ゲートに印加する電圧を下げてゲートに印加される電圧を許容電圧以下に抑える。
【００３４】
本実施の形態では、ゲートに印加された電圧を抵抗の分圧値を介して監視している。そして、過電圧が生じた場合は即座にゲート駆動回路５２にフィードバックし、ゲート電圧を下げるもしくは遮断する。以上のように構成されているので、本実施の形態に係るＩＧＢＴ素子は、安定した動作をすることができる。
【００３５】
なお、上記説明では、ｎチャネルＩＧＢＴを例に説明をしたが、異なる極性であるｐチャネルＩＧＢＴであってもよい。また、ＩＧＢＴに限定されるものでは無く、ＣＳＴＢＴ（Ｃａｒｒｉｅｒ  Ｓｔｏｒｅｄ  Ｔｒｅｎｃｈ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）、パワーＭＯＳＦＥＴあるいはＩＥＧＴ（Ｉｎｊｅｃｔｉｏｎ  Ｅｎｈａｎｃｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔａｒ）などの他の絶縁ゲート型半導体装置へも適用することができる。そして、これらの絶縁ゲート型半導体装置においても、ｎチャネル、ｐチャネルの極性は問わない。
【図面の簡単な説明】
【００３６】
【図１】実施の形態１に係る半導体装置の構成を示す図である。
【図２】実施の形態１に係る半導体装置の製造途中での構成を示す図である。
【図３】実施の形態２に係る半導体装置の構成を示す図である。
【図４】実施の形態２に係る半導体装置の製造途中での構成を示す図である。
【図５】実施の形態３に係る半導体装置の構成を示す図である。
【符号の説明】
【００３７】
１１  ＩＧＢＴ、１２，３１，６１  クランプ素子、ＷＧ，ＷＣ，ＷＥ，ＷＡ  ワイヤボンディング、５２  ゲート駆動回路。
【図１】
2005175054.tif 000003
【図２】
2005175054.tif 000004
【図３】
2005175054.tif 000005
【図４】
2005175054.tif 000006
【図５】
2005175054.tif 000007