(57)【要約】【課題】  半導体ウェーハの各領域別に不純物の濃度が異なる集積回路半導体素子およびその製造方法を提供する。【解決手段】  各領域別に異なる濃度の不純物を持つ半導体ウェーハと、前記半導体ウェーハ上に形成されて前記各領域別に長さの異なるゲートパターンと、を含んでなることを特徴とする集積回路半導体素子。前記半導体ウェーハは、中央領域、中間領域およびエッジ領域の各領域別に異なる濃度の不純物を持つ。さらに前記ゲートパターンの長さは前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に異なる。これにより、本発明は半導体ウェーハ上でしきい電圧を均一に持つことができる。【選択図】  図１
2005026692.tif 000002
【特許請求の範囲】
【請求項１】
各領域別に異なる濃度の不純物を持つ半導体ウェーハと、
前記半導体ウェーハ上に形成されて前記各領域別に長さの異なるゲートパターンと、を含んでなることを特徴とする集積回路半導体素子。
【請求項２】
前記半導体ウェーハは、中央領域、中間領域およびエッジ領域の各領域別に異なる濃度の不純物を持つことを特徴とする請求項１に記載の集積回路半導体素子。
【請求項３】
前記半導体ウェーハの中央領域は前記中間領域より不純物の濃度が高く、前記半導体ウェーハの中間領域は前記エッジ領域より不純物の濃度が高いことを特徴とする請求項２に記載の集積回路半導体素子。
【請求項４】
前記ゲートパターンの長さは、前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に異なることを特徴とする請求項１に記載の集積回路半導体素子。
【請求項５】
前記半導体ウェーハの中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く、前記半導体ウェーハの中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短いことを特徴とする請求項４に記載の集積回路半導体素子。
【請求項６】
中央領域、中間領域およびエッジ領域の各領域別に異なる濃度の不純物を持つ半導体ウェーハと、
前記半導体ウェーハ上に形成されて前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に長さの異なるゲートパターンと、を含んでなることを特徴とする集積回路半導体素子。
【請求項７】
前記半導体ウェーハの中央領域は前記中間領域より不純物の濃度が高く、前記半導体ウェーハの中間領域は前記エッジ領域より不純物の濃度が高いことを特徴とする請求項６に記載の集積回路半導体素子。
【請求項８】
前記半導体ウェーハの中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く、前記半導体ウェーハの中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短いことを特徴とする請求項６に記載の集積回路半導体素子。
【請求項９】
中央領域、中間領域およびエッジ領域の各領域別に異なる濃度の不純物を持つ半導体ウェーハを含むが、前記中央領域は前記中間領域より不純物の濃度が高く、前記中間領域は前記エッジ領域より不純物の濃度が高い半導体ウェーハと、
前記半導体ウェーハ上に形成されて前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に長さの異なるゲートパターンを含むが、前記中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く、前記中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短いことを特徴とする集積回路半導体素子。
【請求項１０】
半導体ウェーハ内に各領域別に異なる濃度でしきい電圧調節用不純物を注入する段階と、
前記半導体ウェーハ上にゲートパターン用導電膜を形成する段階と、
前記導電膜をパターニングして各領域別に長さの異なるゲートパターンを形成する段階と、を含んでなることを特徴とする集積回路半導体素子の製造方法。
【請求項１１】
前記しきい電圧調節用不純物は、前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に濃度を異にして注入されることを特徴とする請求項１０に記載の集積回路半導体素子の製造方法。
【請求項１２】
前記半導体ウェーハの中央領域は前記中間領域より不純物の濃度を高めて注入し、前記半導体ウェーハの中間領域は前記エッジ領域より不純物の濃度を高めて注入することを特徴とする請求項１１に記載の集積回路半導体素子の製造方法。
【請求項１３】
前記ゲートパターンの長さは、前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に異にして形成されることを特徴とする請求項１０に記載の集積回路半導体素子の製造方法。
【請求項１４】
前記半導体ウェーハの中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く形成し、前記半導体ウェーハの中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短く形成することを特徴とする請求項１３に記載の集積回路半導体素子の製造方法。
【請求項１５】
半導体ウェーハ内に前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に不純物の濃度を異にしてしきい電圧調節用不純物を注入する段階と、
前記半導体ウェーハ上にゲートパターン用導電膜を形成する段階と、
前記導電膜をパターニングして前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に長さの異なるゲートパターンを形成する段階と、を含んでなることを特徴とする集積回路半導体素子の製造方法。
【請求項１６】
前記半導体ウェーハの中央領域は前記中間領域より不純物の濃度を高めて注入し、前記半導体ウェーハの中間領域は前記エッジ領域より不純物の濃度を高めて注入することを特徴とする請求項１５に記載の集積回路半導体素子の製造方法。
【請求項１７】
前記半導体ウェーハの中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く形成し、前記半導体ウェーハの中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短く形成することを特徴とする請求項１５に記載の集積回路半導体素子の製造方法。
【請求項１８】
半導体ウェーハ内に前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に不純物の濃度を異にしてしきい電圧調節用不純物を注入するが、前記半導体ウェーハの中央領域は前記中間領域より不純物の濃度を高めて注入し、前記半導体ウェーハの中間領域は前記エッジ領域より不純物の濃度を高めて注入する段階と、
前記半導体ウェーハ上にゲートパターン用導電膜を形成する段階と、
前記導電膜をパターニングして前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に長さの異なるゲートパターンを形成するが、前記半導体ウェーハの中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く形成し、前記半導体ウェーハの中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短く形成する段階と、を含んでなることを特徴とする集積回路半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路半導体素子およびその製造方法に係り、より詳細には半導体ウェーハの各領域別に不純物の濃度が異なる集積回路半導体素子およびその製造方法に関する。
【背景技術】
【０００２】
一般的に、半導体ウェーハ（半導体基板）上に形成される集積回路半導体素子は微細化されつつ応用分野によって多様な機能を必要とする。例えば、外部電源を利用して速いクロックスピードを要求する集積回路半導体素子は駆動電流が大きく、モバイルデバイスに利用される集積回路半導体素子は、クロックスピードは多少落ちるとしても電力消耗は少ない。前記速いクロックスピードを持つ集積回路半導体素子と低い電力消耗を持つ集積回路半導体素子とは、しきい電圧を異にして製造する。これは、前記しきい電圧はトランジスタの駆動電流に影響を与えるためである。
【０００３】
ところで、従来の集積回路半導体素子は製造ばらつきによって半導体ウェーハの各領域別にしきい電圧が異なる。特に、速いスピードを持つ集積回路半導体素子はしきい電圧調節用不純物の濃度が低くて半導体ウェーハの各領域別にしきい電圧が敏感に変動する。このようにしきい電圧が半導体ウェーハの各領域別に異なれば製造歩留まりおよび集積回路半導体素子の信頼性が落ちる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
したがって、本発明が解決しようとする技術的課題は、前述した問題点を解決して半導体ウェーハの各領域別に不純物の濃度を異にすることにより半導体ウェーハの各領域別にしきい電圧が均一な集積回路半導体素子を提供するところにある。
また、本発明が解決しようとする他の技術的課題は、前記集積回路半導体素子を製造するのに適した製造方法を提供するところにある。
【課題を解決するための手段】
【０００５】
前記技術的課題を達成するために、本発明の一例による集積回路半導体素子は、各領域別に異なる濃度の不純物を持つ半導体ウェーハと、前記半導体ウェーハ上に形成されて前記各領域別に長さの異なるゲートパターンと、を含んでなることを特徴とする。
【０００６】
前記半導体ウェーハは、中央領域、中間領域およびエッジ領域の各領域別に異なる濃度の不純物を持つ。前記半導体ウェーハの中央領域は前記中間領域より不純物の濃度が高く、前記半導体ウェーハの中間領域は前記エッジ領域より不純物の濃度が高い。
【０００７】
前記ゲートパターンの長さは、前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に異なる。前記半導体ウェーハの中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く、前記半導体ウェーハの中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短い。
【０００８】
また、本発明の他の例による集積回路半導体素子は、中央領域、中間領域およびエッジ領域の各領域別に異なる濃度の不純物を持つ半導体ウェーハと、前記半導体ウェーハ上に形成されて前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に長さの異なるゲートパターンと、を含んでなることを特徴とする。
【０００９】
前記半導体ウェーハの中央領域は前記中間領域より不純物の濃度が高く、前記半導体ウェーハの中間領域は前記エッジ領域より不純物の濃度が高い。
前記半導体ウェーハの中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く、前記半導体ウェーハの中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短い。
【００１０】
また、本発明のさらに他の例による集積回路半導体素子は、中央領域、中間領域およびエッジ領域の各領域別に異なる濃度の不純物を持つ半導体ウェーハを含むが、前記中央領域は前記中間領域より不純物の濃度が高く、前記中間領域は前記エッジ領域より不純物の濃度が高い半導体ウェーハと、前記半導体ウェーハ上に形成されて前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に長さの異なるゲートパターンを含むが、前記中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く、前記中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短いことを特徴とする。
【００１１】
前記他の技術的課題を達成するために、本発明の一例による集積回路半導体素子の製造方法は、半導体ウェーハ内に各領域別に異なる濃度でしきい電圧調節用不純物を注入する段階と、前記半導体ウェーハ上にゲートパターン用導電膜を形成する段階と、前記導電膜をパターニングして各領域別に長さの異なるゲートパターンを形成する段階と、を含む。
【００１２】
前記しきい電圧調節用不純物は、前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に濃度を異にして注入される。前記半導体ウェーハの中央領域は前記中間領域より不純物の濃度を高めて注入し、前記半導体ウェーハの中間領域は前記エッジ領域より不純物の濃度を高めて注入する。
【００１３】
前記ゲートパターンの長さは、前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に異にして形成される。前記半導体ウェーハの中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く形成し、前記半導体ウェーハの中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短く形成する。
【００１４】
また、本発明の他の例による集積回路半導体素子の製造方法は、半導体ウェーハ内に前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に不純物の濃度を異にしてしきい電圧調節用不純物を注入する段階と、前記半導体ウェーハ上にゲートパターン用導電膜を形成する段階と、前記導電膜をパターニングして前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に長さの異なるゲートパターンを形成する段階と、を含む。
【００１５】
前記半導体ウェーハの中央領域は、前記中間領域より不純物の濃度を高めて注入し、前記半導体ウェーハの中間領域は前記エッジ領域より不純物の濃度を高めて注入する。
前記半導体ウェーハの中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く形成し、前記半導体ウェーハの中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短く形成する。
【００１６】
また、本発明のさらに他の例による集積回路半導体素子の製造方法は、半導体ウェーハ内に前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に不純物の濃度を異にしてしきい電圧調節用不純物を注入するが、前記半導体ウェーハの中央領域は前記中間領域より不純物の濃度を高めて注入し、前記半導体ウェーハの中間領域は前記エッジ領域より不純物の濃度を高めて注入する段階と、前記半導体ウェーハ上にゲートパターン用導電膜を形成する段階と、前記導電膜をパターニングして前記半導体ウェーハの中央領域、中間領域およびエッジ領域の各領域別に長さの異なるゲートパターンを形成するが、前記半導体ウェーハの中央領域に形成されたゲートパターンの長さは前記中間領域に形成されたゲートパターンの長さより短く形成し、前記半導体ウェーハの中間領域に形成されたゲートパターンの長さは前記エッジ領域に形成されたゲートパターンの長さより短く形成する段階と、を含む。
【発明の効果】
【００１７】
本発明の集積回路半導体素子は、各領域別に異なる濃度の不純物を持つ半導体ウェーハと、前記半導体ウェーハ上に形成されて前記各領域別に長さの異なるゲートパターンとを含む。これにより、本発明の集積回路半導体素子は半導体ウェーハ上でしきい電圧を均一に持つことができる。
【発明を実施するための最良の形態】
【００１８】
以下、添付図面を参照して本発明の実施例を詳細に説明する。しかし、次に例示する本発明の実施例は色々な他の形態に変形でき、本発明の範囲は後述する実施例に限定されるものではない。本発明の実施例は当業者に本発明をさらに完全に説明するために提供されるものである。
【００１９】
具体的に、本発明による集積回路半導体素子は各領域別に異なる濃度の不純物を持つ半導体ウェーハ１００を含む。例えば、図１および図２に図示したように本発明の集積回路半導体素子は、半導体ウェーハ１００の中央領域Ａ、中間領域Ｂおよびエッジ領域Ｃの各領域別に不純物の濃度を異にして形成されている。前記半導体ウェーハ１００の中央領域Ａは前記中間領域Ｂより不純物の濃度が高く、前記半導体ウェーハ１００の中間領域Ｂは前記エッジ領域Ｃより不純物の濃度が高い。
【００２０】
以下では、前記中央領域Ａは半導体ウェーハ１００の直径を１００と仮定した時に半導体ウェーハ１００の中心点を中心に直径が２０である２０％の領域を意味し、前記中間領域Ｂは半導体ウェーハ１００の中心点を中心に直径が８０である領域のうち中央領域Ａを除外した６０％の領域を意味し、前記エッジ領域Ｃは前記半導体ウェーハ１００の中心点を中心に直径が１００である領域のうち中央領域Ａおよび中間領域Ｂを除外した２０％の領域を意味する。
【００２１】
本実施例では、前記集積回路半導体素子がＮＭＯＳであり、かつゲートパターンの長さが０．２５μｍである場合、前記中央領域Ａ、中間領域Ｂおよびエッジ領域Ｃは、ホウ素Ｂをそれぞれ５．０Ｅ１２／ｃｍ２、４．９Ｅ１２／ｃｍ２および４．８Ｅ１２／ｃｍ２のドーズ量で注入して形成される。
【００２２】
さらに、図３および図４に図示したように本発明の集積回路半導体素子は前記半導体ウェーハ１００上に形成され、前記各領域別に長さの異なるゲートパターン１４０を含む。例えば、図３および図４で分かるように前記ゲートパターン１４０の長さは、前記半導体ウェーハ１００の中央領域Ａ、中間領域Ｂおよびエッジ領域Ｃの各領域別に異にして形成されている。
特に、前記半導体ウェーハ１００の中央領域Ａに形成されたゲートパターン１４０の長さａは前記中間領域Ｂに形成されたゲートパターン１４０の長さｂより短く、前記半導体ウェーハ１００の中間領域Ｂに形成されたゲートパターン１４０の長さｂは、前記エッジ領域Ｃに形成されたゲートパターン１４０の長さｃより短い。図面において、参照番号１２０はゲート絶縁膜を示す。
【００２３】
本実施例で、集積回路半導体素子の中間領域Ｂのゲートパターン１４０の長さが０．２５μｍである場合、前記中央領域Ａおよびエッジ領域Ｃのゲートパターン１４０の長さはそれぞれ０．２３μｍおよび０．２７μｍとなる。
【００２４】
図５および図６は、それぞれ従来技術および本発明による集積回路半導体素子の半導体ウェーハの位置別にしきい電圧を示したグラフである。図５および図６で、図１ないし図４と同じ参照番号は同じ部材を示す。
【００２５】
具体的に、図５は従来技術を適用して半導体ウェーハの領域別に不純物の濃度を異ならせず（即ち不純物濃度を一様とし）、ゲートパターン１４０の長さが異なる場合の半導体ウェーハの位置によるしきい電圧を示したグラフである。図５で分かるように、半導体ウェーハ１００の位置によるしきい電圧は均一でない。すなわち、図５の一例では中央領域Ａのしきい電圧は低く、中間領域Ｂおよびエッジ領域Ｃのしきい電圧は順次に高い。例えば、従来の集積回路半導体素子では、ＮＭＯＳで中間領域Ｂのしきい電圧が０．５５Ｖである時、前記中央領域Ａのしきい電圧は０．５３Ｖ、エッジ領域Ｃのしきい電圧は０．５７Ｖ程度となる。
【００２６】
これに対し、図６は本発明を適用して半導体ウェーハ１００の領域別に不純物の濃度を異ならせ、ゲートパターン１４０の長さも異なる場合の半導体ウェーハ１００の位置によるしきい電圧を示したグラフである。図６で分かるように、本発明による集積回路半導体素子の半導体ウェーハ１００の位置によるしきい電圧は均一である。すなわち、図６の例では中央領域Ａ、中間領域Ｂおよびエッジ領域Ｃの各領域別にしきい電圧が均一である。例えば、本発明の集積回路半導体素子では、中間領域Ｂのしきい電圧が０．５５Ｖである時、前記中央領域Ａおよびエッジ領域Ｃのしきい電圧も０．５５Ｖ程度となる。
【００２７】
図７は、本発明による集積回路半導体素子の製造方法を示したフローチャートである。図７で、図１ないし図６と同じ参照番号は同じ部材を示す。
まず、半導体ウェーハ１００内に各領域別に異なる濃度でしきい電圧調節用不純物を注入する（段階３００）。例えば、図１および図２に図示したように、前記半導体ウェーハ１００の中央領域Ａ、中間領域Ｂおよびエッジ領域Ｃの各領域別にしきい電圧調節用不純物を異なる濃度で注入して各領域での不純物の濃度を異にする。
【００２８】
言い換えれば、図２に図示したように前記半導体ウェーハ１００の中央領域Ａは前記中間領域Ｂより不純物の濃度を高めて注入し、前記半導体ウェーハ１００の中間領域Ｂは前記エッジ領域Ｃより不純物の濃度を高めて注入する。
【００２９】
本実施例では、ＮＭＯＳを例とし、ゲートパターン１４０の長さが０．２５μｍである場合、前記中央領域Ａ、中間領域Ｂおよびエッジ領域Ｃに注入されるしきい電圧調節用不純物はＢ（ホウ素）を利用してそれぞれ５．０Ｅ１２／ｃｍ２、４．９Ｅ１２／ｃｍ２、および４．８Ｅ１２／ｃｍ２のドーズ量で注入する。
【００３０】
次に、前記半導体ウェーハ１００上にゲートパターン用導電膜を形成する（段階３２０）。前記ゲートパターン用導電膜は不純物がドーピングされたポリシリコン膜を利用して形成する。
【００３１】
次に、写真エッチング工程を利用して前記導電膜をパターニングすることによって各領域別に長さの異なるゲートパターン１４０を形成する（段階３４０）。例えば、図１および図３に図示したように、前記ゲートパターン１４０の長さは、前記半導体ウェーハ１００の中央領域Ａ、中間領域Ｂおよびエッジ領域Ｃの各領域別に異にして形成する。
【００３２】
すなわち、前記半導体ウェーハ１００の中央領域Ａに形成されたゲートパターン１４０の長さａは前記中間領域Ｂに形成されたゲートパターンの長さｂより短く形成し、前記半導体ウェーハ１００の中間領域Ｂに形成されたゲートパターンの長さｂは前記エッジ領域Ｃに形成されたゲートパターン１４０の長さｃより短く形成する。
【００３３】
本実施例で、集積回路半導体素子の中間領域Ｂのゲートパターン１４０の長さが０．２５μｍである場合、前記中央領域Ｂおよびエッジ領域Ｃのゲートパターン１４０の長さはそれぞれ０．２３μｍおよび０．２７μｍとなる。
【００３４】
これと関連して一般的にゲートパターン１４０を形成する写真エッチング工程でローディング効果と呼ばれる効果により、半導体ウェーハ１００の領域によってゲートパターン１４０の長さが自然的に異なる。このようなローディング効果により半導体ウェーハ１００のエッジ領域Ｃから中央領域Ａに移動するほどゲートパターン１４０の長さが益々短くなる。したがって、ゲートパターン１４０の長さがエッジ領域Ｃでより中央領域Ａで小さくなるので、前記のようにそれに対応して不純物の濃度を調節する。
【産業上の利用可能性】
【００３５】
本発明は集積回路半導体素子およびその製造方法に利用される。特に、本発明は集積回路半導体素子の製造過程中に発生するしきい電圧の不均一性を解消するのに利用される。
【図面の簡単な説明】
【００３６】
【図１】本発明による集積回路半導体素子を説明するために示した図面である。
【図２】図１の半導体ウェーハの不純物の濃度の分布の一例を示したグラフである。
【図３】図１の半導体ウェーハのゲートパターンの長さの一例を説明するために示した図である。
【図４】図１の半導体ウェーハのゲートパターンの長さの一例を説明するために示したグラフである。
【図５】従来技術による集積回路半導体素子の半導体ウェーハの位置別にしきい電圧を示したグラフである。
【図６】本発明による集積回路半導体素子の半導体ウェーハの位置別にしきい電圧を示したグラフである。
【図７】本発明による集積回路半導体素子の製造方法を示したフローチャートである。
【符号の説明】
【００３７】
１００  半導体ウェーハ
【図１】
2005026692.tif 000003
【図２】
2005026692.tif 000004
【図３】
2005026692.tif 000005
【図４】
2005026692.tif 000006
【図５】
2005026692.tif 000007
【図６】
2005026692.tif 000008
【図７】
2005026692.tif 000009