(57)【要約】  【課題】  半導体装置（ＬＳＩ）のＩ／Ｏパッドの増加を抑えつつ、外部から半導体装置（ＬＳＩ）内部の解析を不可能にし、高セキュリティを維持する。  【解決手段】  パッド部１２に全テスト用Ｉ／Ｏパッド共通の入力イネーブル用パッド２１と、ウェハ上の隣接するＬＳＩ１１に比較信号用パッド２２を設け、信号比較部１９にて入力イネーブル用パッド２１とウェハ上の隣接するＬＳＩの比較信号用パッド２２の信号を比較し、結果が一致すれば、Ｉ／Ｏパッド１４は使用可能とする。また、製品時にはスクライブライン２３でＬＳＩ１１を切断分離することにより、比較信号用パッドから比較器２０への配線層２６は電気的に切断されるので、スクライブライン２３でＬＳＩ１１を切断分離後は、Ｉ／Ｏパッドは使用不可能となり、外部からの解析を不可能とする。【選択図】    図１
2005195478.tif 000002
【特許請求の範囲】
【請求項１】
ウェハに複数形成される半導体装置であって、
回路素子を形成する回路素子部と、
通常信号を入出力する複数のＩ／Ｏパッドと、
試験時に試験用信号の入出力を行う１または２以上の試験用Ｉ／Ｏパッドと、
試験時に外部から前記試験用信号の入出力を許可するイネーブル信号を入力する入力イネーブル用パッドと、
前記イネーブル信号と対を成す比較信号を出力する比較信号用パッドと、
前記イネーブル信号と前記比較信号が一致した場合に全ての前記試験用Ｉ／Ｏパッド使用可能とする信号比較部と
を有することを特徴とする半導体装置。
【請求項２】
前記比較信号として同一ウェハ上の異なる半導体装置の比較信号用パッドから前記信号比較部に直接入力し、ウェハ試験時には前記比較信号と前記イネーブル信号を一致させることにより全ての前記試験用Ｉ／Ｏパッド使用可能とし、ダイシング後には同一ウェハ上の異なる半導体装置の比較信号用パッドからの入力ができないため、前記試験用信号の入出力が不可能となることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記信号比較部が前記入力イネーブル用パッドから入力される前記イネーブル信号の配線と前記比較信号用パッドから入力される前記比較信号の配線間をインバータと抵抗を介して接続することにより、ダイシング後に全ての前記試験用Ｉ／Ｏパッド使用不可能とすることを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。
【請求項４】
前記信号比較部が前記入力イネーブル用パッドから入力される前記イネーブル信号の配線と前記比較信号用パッドから入力される前記比較信号の配線間をインバータとバッファを介して接続することにより、ダイシング後に全ての前記試験用Ｉ／Ｏパッド使用不可能とすることを特徴とする請求項１または請求項２のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ウェハ上の隣接する半導体装置（ＬＳＩ）のパッドを利用して、半導体装置（ＬＳＩ）への外部からのアクセスを制限し、安全性を高めた半導体装置（ＬＳＩ）に関するものである。
【背景技術】
【０００２】
多数の回路素子が集積化された半導体装置（ＬＳＩ）は、通常図５に示すように、回路素子部１３と、その周囲に回路素子部１３と外部との間で、データのやり取りをするための入出力インターフェイスであるパッド部１２があり、ＬＳＩ１１を構成している。
【０００３】
図６は従来のＩ／Ｏパッドの構成図であるが、パッド部１２は多数のＩ／Ｏパッド２８で構成され、Ｉ／Ｏパッド２８は外部とのコンタクトをとる接触部１５と静電破壊防止用のアンプ１６からなる。
【０００４】
このＩ／Ｏパッド２８を使用して、内部と外部との間でデータのやり取りを行うが、Ｉ／Ｏパッド２８の中には、通常動作時に使用する通常のＩ／Ｏパッドと半導体装置（ＬＳＩ）の検査時に使用するテスト用のＩ／Ｏパッドが存在する。半導体装置（ＬＳＩ）の検査時には、直接このテスト用Ｉ／Ｏパッドから回路素子部１３へデータを入力し、回路素子部１３からの出力信号をテスト用Ｉ／Ｏパッドから外部へ出力することになる（例えば、特許文献１参照）。
【０００５】
図７は、従来のパッドの構成を変えたものであり、従来のイネーブル用パッド付きＩ／Ｏパッドの構成図である。テスト用Ｉ／Ｏパッド１４のイネーブル用として、内部からの出力信号を出力するイネーブル用出力パッド１７とイネーブル用入力パッド１８を設けた構成となっている。そして、ある１つのテスト用Ｉ／Ｏパッド１４に対して、それに対応させたイネーブル用入力パッド１８を１つ設けている。この構成では、テスト用Ｉ／Ｏパッド１４を使用可能とするためには、イネーブル用出力パッド１７の信号とイネーブル用入力パッド１８の信号を一致させる必要がある。そのため、イネーブル用出力パッド１７とイネーブル用入力パッド１８を制御せずにテスト用Ｉ／Ｏパッド１４を使用することは不可能であるため、図５で示したパッドの構成に比べてパッド部のパッドの総数は増加しているが、イネーブル用出力パッド１７とイネーブル用入力パッド１８によりセキュリティを高めた構成となっている（例えば、特許文献２参照）。
【特許文献１】特開２００１−２９１７５１号公報
【特許文献２】特開２００２−３３２９７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
非接触ＩＣカードには、定期券や免許証等、様々な用途があるが、ＩＣカードに用いられる半導体装置（ＬＳＩ）の内部には、個人のプライバシーに関わる情報や、金銭等の情報が記憶されており、セキュリティが大きな問題となってくる。
【０００７】
その一方で、半導体装置（ＬＳＩ）には外部と内部との間でデータのやり取りをするためにＩ／Ｏパッドが存在し、そのＩ／Ｏパッドは外部とのコンタクトをとる接触部と、静電破壊防止用のアンプでのみ構成され、内部素子に直接接続されているので、Ｉ／Ｏパッドを使用して内部データを改竄したり、個人情報を読み出したりすることが可能なため、従来の半導体装置（ＬＳＩ）では高セキュリティを維持できているとはいえない。
【０００８】
また、特許文献２に示されるように、パッドの構成を変えセキュリティを高めた構成にしても、パッドのイネーブル信号が一致した場合は、Ｉ／Ｏパッドは使用可能となり、外部からのデータ解析は容易に行うことができるため、高セキュリティが維持できているとは言い難い。また、各Ｉ／Ｏパッドに対して、イネーブル用パッドが必要となるため、Ｉ／Ｏパッドの数が増えることになり、半導体装置（ＬＳＩ）全体の面積の増加にも繋がるという問題点がある。
【０００９】
本発明の半導体装置は、上記問題点を解決するものであり、Ｉ／Ｏパッドの増加を抑えつつ、ウェハ上では確実に半導体装置（ＬＳＩ）の検査を行うことができ、また製品時にはテスト用Ｉ／Ｏパッドを使用不可能とすることで、外部から内部データの解析を不可能にし、高セキュリティを維持することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明の請求項１記載の半導体装置は、ウェハに複数形成される半導体装置であって、回路素子を形成する回路素子部と、通常信号を入出力する複数のＩ／Ｏパッドと、試験時に試験用信号の入出力を行う１または２以上の試験用Ｉ／Ｏパッドと、試験時に外部から前記試験用信号の入出力を許可するイネーブル信号を入力する入力イネーブル用パッドと、前記イネーブル信号と対を成す比較信号を出力する比較信号用パッドと、前記イネーブル信号と前記比較信号が一致した場合に全ての前記試験用Ｉ／Ｏパッド使用可能とする信号比較部とを有することを特徴とする。
【００１１】
請求項２記載の半導体装置は、請求項１記載の半導体装置において、前記比較信号として同一ウェハ上の異なる半導体装置の比較信号用パッドから前記信号比較部に直接入力し、ウェハ試験時には前記比較信号と前記イネーブル信号を一致させることにより全ての前記試験用Ｉ／Ｏパッド使用可能とし、ダイシング後には同一ウェハ上の異なる半導体装置の比較信号用パッドからの入力ができないため、前記試験用信号の入出力が不可能となることを特徴とする。
【００１２】
請求項３記載の半導体装置は、請求項１または請求項２のいずれかに記載の半導体装置において、前記信号比較部が前記入力イネーブル用パッドから入力される前記イネーブル信号の配線と前記比較信号用パッドから入力される前記比較信号の配線間をインバータと抵抗を介して接続することにより、ダイシング後に全ての前記試験用Ｉ／Ｏパッド使用不可能とすることを特徴とする。
【００１３】
請求項４記載の半導体装置は、請求項１または請求項２のいずれかに記載の半導体装置において、前記信号比較部が前記入力イネーブル用パッドから入力される前記イネーブル信号の配線と前記比較信号用パッドから入力される前記比較信号の配線間をインバータとバッファを介して接続することにより、ダイシング後に全ての前記試験用Ｉ／Ｏパッド使用不可能とすることを特徴とする。
【００１４】
以上により、Ｉ／Ｏパッドの増加を抑えつつ、ウェハ上では確実に半導体装置（ＬＳＩ）の検査を行うことができ、また製品時にはテスト用Ｉ／Ｏパッドを使用不可能とすることで、外部から内部データの解析を不可能にし、高セキュリティを維持することができる。
【発明の効果】
【００１５】
外部から入力イネーブル信号、同一ウェハ上の他の半導体装置から比較信号を入力し、信号比較部にて入力イネーブル信号と比較信号が一致した場合のみ全てのテスト用入力信号を入力可能な状態にすることにより、Ｉ／Ｏパッドの増加を抑えつつ、ウェハ上では確実に半導体装置（ＬＳＩ）の検査を行うことができ、また製品時にはテスト用Ｉ／Ｏパッドを使用不可能とすることで、外部から内部データの解析を不可能にし、高セキュリティを維持することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について、図面を参照しながら説明する。
図１は本発明の実施の形態１におけるＩ／Ｏパッド部の構成を説明する図である。
図１において、１１はＬＳＩ、１２はパッド部、１３は回路素子部、１４はテスト用Ｉ／Ｏパッドであり試験時に外部から直接内部状態を特定する信号を入力する。１５は外部とのコンタクトをとる接触部、１６は静電破壊防止用のアンプ、１９は比較部、２０は比較器、２１は入力イネーブル用パッド、２２は比較信号用パッド、２３はスクライブライン、２４はインバータ、２５は抵抗、２６は配線層である。
【００１７】
パッド部１２は、テスト用Ｉ／Ｏパッド１４と入力イネーブル用パッド２１とウェハ上の隣接するＬＳＩに信号を出力する比較信号用パッド２２で構成される。
各ＬＳＩ１１は入力イネーブル用パッド２１を１つ備え、入力イネーブル用パッド２１を全テスト用Ｉ／Ｏパッド１４共通のイネーブル用パッドとすることによって、パッドの増加を抑えている。入力イネーブル用パッド２１からの信号は、ウェハ上の隣接するＬＳＩ１１に存在する比較信号用パッド２２からの信号と信号比較部１９の比較器２０で比較され、信号が一致していれば、テスト用Ｉ／Ｏパッド１４は使用可能となり、信号が一致しなければ、テスト用Ｉ／Ｏパッド１４は使用できない。また、ウェハ上の隣接するＬＳＩ１１に存在する比較信号用パッド２２からの信号は、パッドを介さず直接比較器２０に入力されているため、ウェハをダイシングすることにより、比較器２０への入力は不可能となり比較器２０の入力はオープンとなる構成である。
【００１８】
ＬＳＩ１１のウェハ検査時には入力イネーブル用パッド２１からの信号と、ウェハ上の隣接するＬＳＩのパッド部１２に存在する比較信号用パッド２２からの信号を一致させることにより、テスト用Ｉ／Ｏパッド１４を使用可能とし、テスト用Ｉ／Ｏパッド１４から信号の入出力を行い、回路素子部１３の検査を行うことが可能である。ＬＳＩ１１の製品化時には、スクライブライン２３でＬＳＩ１１を切断分離することにより、配線層２６は電気的に切断されるので、隣接するＬＳＩ１１の比較信号用パッド２２からの信号は無効となる。
【００１９】
このように、比較信号用パッド２２をウェハ上の隣接するＬＳＩ１１のパッド部１２に設けることで、セキュリティを高め、なおかつ、比較信号用パッド２２を１つ追加するのみで構成することを可能としている。
【００２０】
図２は、スクライブライン２３でＬＳＩ１１を切断分離させ、比較信号用パッド２２からの信号が無効になるときの図である。配線層２６が切断されるため、比較器２０への入力がフローティングになるのを防ぐため、抵抗２５を接続している。また、入力イネーブル用パッド２１から比較器２０の間に、インバータ２４を２個接続しているので、比較器２０での信号比較は一致することがない。そのため、スクライブライン２３でＬＳＩ１１を切断分離後は、テスト用Ｉ／Ｏパッド１４は使用不可能となる。また、スクライブライン２３でＬＳＩ１１を切断分離する前は、隣接するＬＳＩ１１の比較信号用パッド２２からの信号が有効となるので、入力用イネーブルパッド２１の信号と隣接するＬＳＩ１１の比較信号用パッド２２の信号を一致させることで、テスト用Ｉ／Ｏパッド１４を使用可能とし、確実に検査を行うことができる。
【００２１】
図３は、実施の形態２を示しており、図１の抵抗２５の代わりにバッファ２７を接続している。この場合も同様に、スクライブライン２３でＬＳＩ１１を切断分離する前は、ウェハ上の隣接するＬＳＩ１１の比較信号用パッド２２が有効であり、切断分離することにより、隣接するＬＳＩ１１の比較信号用パッド２２からの信号は無効となるためにテスト用Ｉ／Ｏパッド１４は使用不可能となり、外部から内部データの解析を不可能にし、高セキュリティを維持することができる。
【００２２】
また、図４に示したように、スクライブラインでＬＳＩ１１を切断分離後は、比較信号用パッド２２からの信号は無効となり、比較器２０への入力信号がフローティングになることを防ぐために、バッファ２７を接続している。図２との違いは抵抗２５の代わりにバッファ２７を用いる点のみである。
【００２３】
以上の説明では、比較信号を隣接するＬＳＩから入力しているが、同一ウェハ上の他のＬＳＩから入力することも可能である。
【産業上の利用可能性】
【００２４】
本発明の半導体装置（ＬＳＩ）は、高セキュリティを維持することが可能な構造となっており、内部に個人情報や金銭等の情報を持つ定期券や運転免許証等の用途のＩＣカード等に用いられる半導体装置（ＬＳＩ）等として有効である。
【図面の簡単な説明】
【００２５】
【図１】本発明の実施の形態１におけるＩ／Ｏパッド部の構成を説明する図
【図２】本発明の実施の形態１におけるＬＳＩを切断分離した後のＩ／Ｏパッド部の構成を説明する図
【図３】本発明の実施の形態２におけるＩ／Ｏパッド部の構成を説明する図
【図４】本発明の実施の形態２におけるＬＳＩを切断分離した後のＩ／Ｏパッド部の構成を説明する図
【図５】ＬＳＩの構成を説明する図
【図６】従来のＩ／Ｏパッドの構成図
【図７】従来のイネーブル用パッド付きＩ／Ｏパッドの構成図
【符号の説明】
【００２６】
１１    ＬＳＩ
１２    パッド部
１３    回路素子部
１４    テスト用Ｉ／Ｏパッド
１５    接触部
１６    静電破壊防止用アンプ
１７    イネーブル用出力パッド
１８    イネーブル用入力パッド
１９    信号比較部
２０    比較器
２１    入力イネーブル用パッド
２２    比較信号用パッド
２３    スクライブライン
２４    インバータ
２５    抵抗
２６    配線層
２７    バッファ
２８    Ｉ／Ｏパッド
【図１】
2005195478.tif 000003
【図２】
2005195478.tif 000004
【図３】
2005195478.tif 000005
【図４】
2005195478.tif 000006
【図５】
2005195478.tif 000007
【図６】
2005195478.tif 000008
【図７】
2005195478.tif 000009