(57)【要約】【課題】  電源投入時又は電源復旧時の制御装置の立上げ処理を正常に行う。【解決手段】  この遊技機は、ＣＰＵと、データを一時的に記憶するメモリを備える。外部電源から遊技機に電力が供給されているときは、電源回路からＣＰＵとメモリに電力が供給される。一方、外部電源から遊技機への電力供給が遮断されると、バックアップ電源からメモリに電力供給が行われる。  電源投入時又は電源復旧時にＣＰＵは、メモリの所定のアドレスにデータを書き込み（Ｓ４）、メモリの前記所定のアドレスからデータを読取り（Ｓ６）、ステップＳ４で書き込んだデータとステップＳ６で読取ったデータとが一致するか否かを判定する（Ｓ８）。そして、ステップＳ８でデータが一致すると判定するまでステップＳ４，Ｓ６を繰り返し、ステップＳ８でデータが一致すると判定すると通常の立上げ処理（Ｓ１０以降）を開始する。【選択図】  図３
2005110818.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵと、
ＣＰＵとアクセス可能に接続され、データを一時的に記憶するメモリと、
外部電源と接続され、ＣＰＵ及びメモリに電力を供給する電源回路と、
電源回路とメモリとの間に配されたバックアップ電源と、を有し、
電源回路からメモリへ電力供給が行われている間にバックアップ電源に蓄えた電力を、電源回路からメモリへの電力供給が遮断されたときにメモリに供給することでメモリに記憶されたデータを所定時間だけ保持する遊技機であって、
電源投入時又は電源復旧時に前記ＣＰＵは、（１）メモリの所定のアドレスにデータを書き込むステップと、（２）メモリの前記所定のアドレスからデータを読取るステップと、（３）前記（１）で書き込んだデータと前記（２）で読取ったデータとが一致するか否かを判定するステップとを有し、前記（３）のステップでデータが一致すると判定されるまで前記（１）と（２）のステップを繰り返し、前記（３）のステップでデータが一致すると判定されると通常の立上げ処理を開始するようプログラムされていることを特徴とする遊技機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、停電等の電源遮断時にメモリに記憶されているデータをバックアップするバックアップ電源を備えた遊技機に関し、詳しくは、バックアップ電源の残容量の多少に関わらず電源投入時又は電源復旧時に制御装置を正しく立上げるための技術に関する。
【背景技術】
【０００２】
停電等の電源遮断時にメモリに記憶されているデータをバックアップする機能を有する遊技機としては、特許文献１に開示の遊技機が知られている。
特許文献１に開示の遊技機は、遊技の進行を司るメイン制御基板（ＣＰＵ，ＲＯＭ，ＲＡＭを有する）と、賞球の払出し制御を行う払出制御基板（ＣＰＵ，ＲＯＭ，ＲＡＭを有する）を備える。これらメイン制御基板と払出制御基板は電源回路に接続される。電源回路は、外部電源から供給される電源を所定の電圧に変換して各制御基板に供給する。
メイン制御基板のＲＡＭ及び払出制御基板のＲＡＭには、コンデンサによって構成されたバックアップ電源が接続される。バックアップ電源用のコンデンサは、電源回路から各制御基板へ電源が供給されている間（すなわち、外部電源から遊技機へ電源が供給されている間）に電力を蓄え、外部電源から遊技機への電源供給が遮断されるとその蓄えた電力をメイン制御基板のＲＡＭ及び払出制御基板のＲＡＭに供給する。これによって、各制御基板のＲＡＭに記憶されているデータが、遊技機への電源供給が遮断されている間も保持される。
【０００３】
ところで、メイン制御基板のＲＡＭや払出制御基板のＲＡＭに記憶されるデータには、遊技者に払出される賞球に関するデータが含まれ、遊技者の利益と密接に関連する。このため、遊技者の利益を確実に保護するためには、電源が遮断されてから電源が復旧するまでの間、バックアップ電源からＲＡＭに対し確実に電力を供給し続ける必要がある。
一方、電源が遮断されてから電源が復旧するまでの復旧期間は、停電の原因等に応じてまちまちである。このため、バックアップ電源を設計する際は、復旧期間を長めに想定する必要がある。また、バックアップ電源を構成するコンデンサは、部品毎のバラツキが大きく、さらに、日々充放電が繰り返されるため劣化によって充電容量が漸減してゆく。
これらの理由から、バックアップ電源用のコンデンサには、容量が大きなものが使用されている（特許文献１の遊技機では、電源遮断時から約３日間データを記憶保持可能なコンデンサが用いられている。）。
【０００４】
しかしながら、バックアップ電源用のコンデンサの容量が大きくなると、電源投入時のコンデンサ電圧（すなわち、ＲＡＭに印加される電圧）の立ち上がり速度がゆっくりとなる。このため、遊技機に対し長期間電源投入が行われず、コンデンサの残容量が少なくなってしまった状態で電源投入が行われると、ＲＡＭに印加される電圧がＲＡＭの動作可能電圧となるまでに長時間を要してしまう。
したがって、ＲＡＭに印加される電圧がＲＡＭの動作可能電圧となる前に、各制御基板のＣＰＵに供給される制御用電源の電圧がＣＰＵの動作可能電圧以上となる場合が生じ得ることとなる。仮に、ＲＡＭに印加される電圧がＲＡＭの動作可能電圧となる前にＣＰＵが処理を開始すると、ＲＡＭにデータを記憶することができないため、ＣＰＵの処理が正常に開始されないこととなる。
そこで、特許文献１の遊技機では、バックアップ電源の電圧を監視する監視回路を設け、電源投入時又は電源復旧時においては監視回路によってバックアップ電源の電圧を監視し、バックアップ電源の電圧が所定の閾値を超えたときに各制御基板のＣＰＵが処理を開始するようにしていた。
【特許文献１】特許第３２０１７５４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述した特許文献１の遊技機では、バックアップ電源を監視する監視回路を設けることで、電源投入時又は電源復旧時に各制御基板のＣＰＵが正常に処理を開始できるようになっていた。
しかしながら、上記遊技機ではバックアップ電源を監視する監視回路を設けるため、その分だけコストアップになるという問題があった。特に、ＲＡＭに供給されるバックアップ電源の立ち上がり時間が、ＣＰＵに供給される制御用電源の立ち上がり時間より長くなるのは、遊技機に長期間電源投入が行われなかった場合である。したがって、遊技店がほぼ毎日開店している状態（すなわち、営業終了後の夜に電源ＯＦＦが行われ、翌朝の営業開始前に電源投入が行われる状態）であれば、電源時のバックアップ電源用のコンデンサの残容量が充分であり、上述した現象は殆ど生じることはない。このため、稀にしか起こり得ない事態に対し監視回路を設けてコストアップを招くことは、費用対効果の面で許容できない。
【０００６】
本発明は上述した実情に鑑みなされたものであり、その目的は、バックアップ電源を監視するための監視回路を設けることなく、バックアップ電源の残容量に応じて電源投入時又は電源復旧時の制御装置の立上げ処理を正常に行うことを可能とする遊技機を提供することである。
【課題を解決するための手段】
【０００７】
上記課題を解決するために創作された本願に係る遊技機は、ＣＰＵと、ＣＰＵとアクセス可能に接続され、データを一時的に記憶するメモリと、外部電源と接続され、ＣＰＵ及びメモリに電力を供給する電源回路と、電源回路とメモリとの間に配されたバックアップ電源と、を有する。そして、電源回路からメモリへ電力供給が行われている間にバックアップ電源に蓄えた電力を、電源回路からメモリへの電力供給が遮断されたときにメモリに供給することでメモリに記憶されたデータを蓄えた電力が消費される間だけ保持する。
この遊技機においては、電源投入時又は電源復旧時に前記ＣＰＵは、（１）メモリの所定のアドレスにデータを書き込むステップと、（２）メモリの前記所定のアドレスからデータを読取るステップと、（３）前記（１）で書き込んだデータと前記（２）で読取ったデータとが一致するか否かを判定するステップとを有し、前記（３）のステップでデータが一致すると判定されるまで前記（１）と（２）のステップを繰り返し、前記（３）のステップでデータが一致すると判定されると通常の立上げ処理を開始するようプログラムされている（手段１）。
【０００８】
（手段１に記載の遊技機の作用と効果）  この遊技機では、電源投入時又は電源復旧時にＣＰＵは、まず、ＲＡＭの所定のアドレスにデータを書き込み、次いで、そのアドレスからデータを読み出し、書き込んだデータと読み出したデータが一致する否かを判定する。すなわち、ＲＡＭに供給される電源がＲＡＭの動作可能電圧になることでＲＡＭが正常に動作可能であると間接的に判定する代わりに、ＲＡＭが正常に記憶動作可能か否かを直接判定する。そして、ＲＡＭが正常に記憶動作可能であると通常の立上げ処理を開始する。したがって、ＲＡＭが正常に記憶動作可能となったことを確認してから通常の立上げ処理を開始するため、ＲＡＭに供給される電源を監視する監視回路を設けなくても、正常に処理を立ち上げることができる。
【０００９】
手段１に記載の遊技機において、前記ＣＰＵは、前記（１）〜（３）のステップをメモリの複数のアドレスに対して行い、各アドレスに対して行った前記（３）の判定の全てにおいてデータが一致すると判定されたときに通常の立上げ処理を開始するようプログラムされていることが好ましい（手段２）。
【００１０】
（手段２に記載の遊技機の作用と効果）  この遊技機では、前記（１）〜（３）のステップをメモリの複数のアドレスに対し行うため、ＲＡＭが正常に記憶動作可能であることをより確実に確認することができる。
【００１１】
手段１に記載の遊技機においては、前記ＣＰＵは、前記（３）のステップの判定でデータが一致するとの結果が複数回連続して得られたときに、通常の立上げ処理を開始するようにしてもよい（手段３）。
【００１２】
（手段３に記載の遊技機の作用と効果）  この遊技機では、前記（３）のステップの判定でＲＡＭが正常に記憶動作可能であるとの結果が複数回連続して得られた後に、通常の立上げ処理を開始する。したがって、より確実にＣＰＵの処理を立ち上げることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明をパチンコ機に装備される制御基板（例えば、メイン制御基板，払出制御基板）に適用した一実施形態について図面を参照して説明する。図１は制御基板に実装されるワンチップマイコンと、このワンチップマイコンへの電源供給ラインを示す図である。図１に示すように制御基板に実装されるワンチップマイコン１０（以下、単にマイコン１０という）には、ＣＰＵ２０、ＲＯＭ（図示省略）、ＲＡＭ２２が装備される。ＣＰＵ２０は、ＲＯＭ及びＲＡＭ２２とアクセス可能に接続される。ＣＰＵ２０は、ＲＯＭに格納されたプログラムに従って種々の遊技処理を行い、その際、ＲＡＭ２２に対しデータの書き込み動作及びデータの読み出し動作を行う。
【００１４】
上述したマイコン１０のＣＰＵ２０には、図示省略した電源回路から制御用電源Ｖｃ（＋５Ｖ）が供給される。制御用電源Ｖｃは、パチンコ機の裏面に配設された電源回路によって作られる。すなわち、電源回路は、外部交流電源と接続され、外部交流電源からパチンコ機に供給される交流電源を＋５Ｖの直流電源に変換する。
【００１５】
一方、マイコン１０のＲＡＭ２２には、バックアップ電源用のコンデンサ１８と制御用電源Ｖｃが接続される。具体的には、制御用電源Ｖｃは抵抗１２（ツェナーダイオードへの電流制限用抵抗）及びツェナーダイオード１４を介してグランドに接続される。そして、抵抗１２とツェナーダイオード１４の中間点が、逆流防止用のダイオード１６を介してＲＡＭ２２に接続される。ダイオード１６とＲＡＭ２２との中間点にはコンデンサ１８の一端が接続され、コンデンサ１８の他端はグランドに接続されている。
したがって、制御用電源Ｖｃ（＋５Ｖ）は、ツェナーダイオード１４によって所定の電圧（＋３．３Ｖ）まで降圧される。コンデンサ１８は、降圧された制御用電源Ｖｃによって充電され、コンデンサ１８の両端の電圧（以下、コンデンサ電圧ＶＢという）がＲＡＭ２２に印加される。制御用電源Ｖｃが正常の間は、ＲＡＭ２２で消費された電力分、制御用電源ＶｃからＲＡＭ２２に電力が供給される。一方、停電等によって制御用電源Ｖｃからの電力供給が停止すると、コンデンサ１８に蓄えた電力がＲＡＭ２２に供給される。このため、停電等によって電源遮断が発生しても、コンデンサ１８に蓄えた電力分だけＲＡＭ２２のデータが記憶保持されるようになっている。本実施形態では、コンデンサ１８に蓄えた電力によって、ＲＡＭ２２のデータを電源遮断時から約３日間、記憶保持できるようになっている。
【００１６】
ここで、電源投入時（又は電源復旧時）における制御用電源Ｖｃの経時変化と、コンデンサ電圧ＶＢ（ＲＡＭ２２に印加される電圧）の経時変化について説明する。図２は制御用電源Ｖｃの経時変化（下側のグラフ）と、コンデンサ電圧ＶＢの経時変化（上側のグラフ）とを併せて示す図である。
図２に示すように、制御用電源Ｖｃは、パチンコ機に電源投入が行われると、０Ｖから徐々に立ち上がる。一方、コンデンサ電圧ＶＢは、電源投入時にコンデンサ１８の残容量に応じた電圧を持ち、その電圧から徐々に立ち上がる。上述した説明から明らかなように、コンデンサ電圧ＶＢは、コンデンサ１８への充電量の増加に応じて上昇する。コンデンサ１８の容量は大きく、抵抗１２を介して充電されるため、その充電に時間を要する。このため、コンデンサ電圧ＶＢの電圧変化率（単位時間当たりの電圧上昇率）は、制御用電源Ｖｃの電圧変化率（単位時間当たりの電圧上昇率）と比較して小さくなる。したがって、コンデンサ１８の残容量が比較的残っている状態で電源投入が行われたときは、コンデンサ電圧ＶＢが立ち上がってから制御用電源Ｖｃが立ち上がるが（図中の電源投入（１）の場合）、コンデンサ１８が完全放電された状態で電源投入が行われると、コンデンサ電圧ＶＢが立ち上がる前に制御用電源Ｖｃが立ち上がる（図中の電源投入（２）の場合）。このため、制御用電源Ｖｃが立ち上がることをもってＣＰＵ２０をパワーオンリセットすると、ＣＰＵ２０が処理を開始するときにＲＡＭ２２が動作可能となっていない場合が生じ得ることとなる。
【００１７】
そこで、本実施形態のＣＰＵ２０は、パワーオンリセットされるとまず、ＲＡＭ２２が動作可能となっているか否かを確認し、その確認後に通常の立上げ処理を行うようになっている。図３に、ＣＰＵ２０のパワーオンリセット時（すなわち、パチンコ機への電源投入時）の処理のフローチャートを示す。
図３に示すように、パワーオンリセットされるとＣＰＵ２０は、まず、内蔵ＲＡＭのアクセス許可等の初期化処理を行う（Ｓ２）。次いで、ＲＡＭ２２のワーク領域内に判定用に設けた所定のアドレスにデータを書き込み（Ｓ４）、次いで、その書き込んだアドレスからデータを読み出す（Ｓ６）。そして、ステップＳ４で書き込んだデータと、ステップＳ６で読み出したデータが一致するか否かを判定する（Ｓ８）。
ステップＳ４で書き込んだデータとステップＳ６で読み出したデータとが一致しない場合〔ステップＳ８でＮＯ〕は、ＲＡＭ２２が不安定な状態（すなわち、コンデンサ電圧ＶＢがＲＡＭ２２の動作可能電圧未満の状態）であるため、ステップＳ４に戻ってステップＳ４からの処理を行う。
逆に、ステップＳ４で書き込んだデータとステップＳ６で読み出したデータとが一致する場合〔ステップＳ８でＹＥＳ〕は、ＲＡＭ２２が安定な状態になっているため、ＲＡＭ２２の判定用領域をクリアし、ステップＳ１０に進む。ステップＳ１０に進むと、ＲＡＭクリアスイッチがＯＮされたか否かを判定する（Ｓ１０）。遊技機ごとに設けられたＲＡＭクリアスイッチは、電源投入時に遊技店の店員等によって操作されるスイッチであり、ＲＡＭ２２に記憶保持されたデータをクリアするときにＯＮされる。
【００１８】
ＲＡＭクリアスイッチがＯＮされている場合〔ステップＳ１０でＹＥＳ〕は、ＲＡＭ２２をクリアし（Ｓ１４）、しかる後、メイン処理に移行する（Ｓ１６）。したがって、ＲＡＭクリアスイッチが操作されるとＲＡＭ２２がクリアされ、パチンコ機は初期状態から処理を開始する。なお、ステップＳ１６のメイン処理は、パチンコ機において遊技が行われる際に周期的に行われる処理であり、従来公知のパチンコ機で行われている処理と同様の処理である。
一方、ＲＡＭクリアスイッチがＯＮされていない場合〔ステップＳ１０でＮＯ〕は、まずＲＡＭ２２のワーク領域が正常か否かをチェックサムにて確認する（Ｓ１４）。次いで、ＲＡＭ２２が正常でない場合〔ステップＳ１２でＮＯ〕はＲＡＭ２２をクリアし（Ｓ１４）、ステップＳ１６のメイン処理に進む。逆に、ＲＡＭ２２が正常な場合〔ステップＳ１２でＹＥＳ〕は、そのままステップＳ１６のメイン処理に進む。したがって、電源遮断されている間にＲＡＭ２２に記憶保持されたデータを用いて処理を再開する。
【００１９】
上述した説明から明らかなように、本実施形態においては、電源投入によりパワーオンリセットされたＣＰＵ２０は、まず、ＲＡＭ２２に対する書き込み動作及び読み出し動作が可能か否かの確認を行い、ＲＡＭ２２が動作可能となっているときに限り、通常の立上げ処理（図３においては、本発明に係るステップＳ２〜Ｓ８以外の処理、例えば、Ｓ１０〜Ｓ１４及び図示しない遊技制御におけるデフォルト値の所定のアドレスへの設定、ＣＰＵＩ／Ｆや周辺ＩＣ等電子部品のデフォルト状態の設定等）を開始する。このため、コンデンサ１８が完全放電の状態で電源投入が行われた場合（すなわち、コンデンサ電圧ＶＢの立ち上がりが制御用電源Ｖｃの立ち上がりより遅くなる場合）でも、ＣＰＵ２０の立上げ処理を正常に行うことができる。
また、本実施形態においてＣＰＵ２０は、ＲＡＭ２２が動作可能か否かを直接確認し、ＲＡＭ２２が動作可能であると速やかに立上げ処理を行う。このため、コンデンサ１８の劣化等のハードの経年変化に影響されることなく、コンデンサ１８の残容量に応じて最適なタイミングで立上げ処理を開始することができる。
さらに、ＣＰＵ２０はＲＡＭ２２が動作可能となると速やかに立上げ処理を開始するため、従来の技術（コンデンサ電圧ＶＢの値を監視する技術）と比較しても短時間で立上げ処理を完了することができる。すなわち、コンデンサ電圧ＶＢが所定の閾値を越えたときにＣＰＵ２０をパワーオンリセットする場合は、安全のためコンデンサ電圧ＶＢの閾値（ＣＰＵ２０をパワーオンリセットするか否かを決める閾値）をＲＡＭ２２の動作可能電圧より高めに設定する必要がある。このため、ＲＡＭ２２が動作可能となっても、直ちにＣＰＵ２０がパワーオンリセットされない場合が生じ得る。しかしながら、本実施形態ではＲＡＭ２２に直接アクセスして動作可能か否かを判定するため、ＲＡＭ２２が動作可能となると直ちに立上げ処理が開始される。このため、従来の技術と比較しても速やかにパチンコ機を立ち上げることができる。
また、本実施形態では、コンデンサ電圧ＶＢを監視する監視回路を設ける必要はなく、ＣＰＵ２０による診断プログラムの実行によってＲＡＭ２２が動作可能となっているか否かを確認する。したがって、監視回路を設けない分だけコストアップを抑制することができる。また、監視回路を設ける必要がないため、マイコン１０に監視回路からの信号を受信する特別なポート等を割り振る必要もない。
【００２０】
以上、本発明の一実施形態について詳細に説明したが、これは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
【００２１】
（１）上述した実施形態は、１の制御基板に本発明を適用した例であったが、本発明は、遊技機に装備される複数の制御基板のそれぞれに適用することもできる。例えば、パチンコ機に装備されるメイン制御基板と、払出制御基板のそれぞれに適用することができる。
ここで、払出制御基板がメイン制御基板から送信される払出コマンド等の遊技コマンドを確実に受信するためには、メイン制御基板は、払出制御基板が立上げ処理を完了してから、払出コマンド等の遊技コマンドを送信する必要がある。一方、電源投入時において各制御基板のＣＰＵはＲＡＭの動作が可能か否かの確認を繰り返し行い、各制御基板のＣＰＵが立上げ処理を完了するタイミングはバックアップ電源の残容量によって変化する。
したがって、メイン制御基板は、払出制御基板が立上げ処理を完了したか否かを判断する必要がある。また、いずれかの制御基板がＲＡＭの確認処理を終われないときに、そのことを遊技店の店員等に報知する必要もある。かかる要求を満足するため、図４に示す構成を採用することができる。
【００２２】
図４は、本発明をメイン制御基板と払出制御基板に適用したときに、電源投入時における両制御基板間の処理を説明するための図である。図４に示すようにメイン制御基板２２は、電源投入時のＲＡＭの動作確認が完了し立上げ処理が終わると、払出基制御基板２４にチェッグコマンドを送信する。次いで、払出制御基板２４から出力される確認信号（ＡＣＫ信号）を受信するまで待機する。チェックコマンドを送信してから所定時間が経過してもＡＣＫ信号を受信しないときは、メイン制御基板２２は再び払出制御基板２４に向かってチェックコマンドを出力する。以下、メイン制御基板２２はＡＣＫ信号を受信するまで、所定時間毎にチェックコマンドを払出制御基板２４に出力する。そして、払出制御基板２４からのＡＣＫ信号を受信すると、パチンコ遊技のための遊技処理を開始する。したがって、メイン制御基板２２から送信される遊技コマンドは、確実に払出制御基板２４で受信されることとなる。
一方、払出制御基板２４には、パチンコ機の状態を表示する状態表示ＬＥＤ２６が接続されている。払出制御基板２４は、電源投入時のＲＡＭの動作確認が完了し立上げ処理が終わると待機する。メイン制御基板２２からのチェックコマンドを受信すると、払出制御基板２４は状態表示ＬＥＤ２６を点灯すると共にメイン制御基板２２にＡＣＫ信号を出力する。
上述の説明から明らかなように、メイン制御基板２２がＲＡＭの動作確認を完了できない場合は、メイン制御基板２２からチェックコマンドが出力されない。このため、状態表示ＬＥＤ２６は点灯されない。一方、払出制御基板２４がＲＡＭの動作確認を完了できない場合は、払出制御基板２４はメイン制御基板２２からのチェックコマンドを受信することはできず、状態表示ＬＥＤ２６も点灯されない。したがって、両制御基板２２，２４が共に正常に立ち上がらないと、状態表示ＬＥＤ２６が点灯されないこととなる。このため、状態表示ＬＥＤ２６の点灯の有無でパチンコ機の状態を判断することができる。
【００２３】
（２）上述した実施形態は、ＲＡＭの１つのアドレスにデータを書き込み、次いで、そのアドレスからデータを読取り、両データが一致するか否かを確認することで、ＲＡＭが動作可能となっているか否かを判断した。しかしながら、ＲＡＭの動作確認はＲＡＭの複数のアドレスに対して行うようにしてもよい。すなわち、ＣＰＵは、データの書き込み、データの読取り、及び両者が一致するか否かの判定を、ＲＡＭの複数のアドレスのそれぞれに行い、各アドレスに対し行った判定の全てが一致する場合に、その後の立上げ処理を開始するようにしてもよい。
例えば、ＣＰＵは、まず、ＲＡＭのアドレスＡに対しデータの書き込み、データの読み取り、及び両データが一致するか否かの判定を行う。次いで、ＲＡＭのアドレスＢに対してデータの書き込み、データの読み取り、及び両データが一致するか否かの判定を行う。そして、ＲＡＭのアドレスＣに対しても同様の処理を行う。そして、ＲＡＭのアドレスＡ，Ｂ，Ｃのそれぞれについて行った判定が正しい場合に、その後の処理を開始する。このように構成すると、ＲＡＭが動作可能となったか否かの判定を確実に行うことができるため、より確実にＣＰＵの処理を立ち上げることができる。
また、上述した各構成において、ＲＡＭが動作可能と判定されてからさらにタイマにより所定時間だけ待機し、その後に通常の立上げ処理を開始するようにしてもよい。このように構成することによって、より確実にＣＰＵの動作を立ち上げることができる。
さらには、書き込んだデータと読み込んだデータが一致するか否かの判定処理を繰り返し行い、書き込んだデータと読み込んだデータが一致するという結果が複数回連続したときに、通常の立上げ処理を開始するようにしてもよい。このような構成によっても、ＣＰＵの正常な立上げを担保することができる。
【００２４】
（３）図１に示す実施形態では、ＣＰＵの制御電圧とＲＡＭの制御電圧とが異なる場合について本発明を適用した例であったが、図５に示すようにＣＰＵの制御電圧とＲＡＭの制御電圧とが同じとなる場合に対しても本発明を適用することができる。
パチンコ機では、バックアップされたＲＡＭの内容を不正に書き換えられることをできるだけ困難にするため、図５に示すように、バックアップコンデンサ１８を他の基板３０に設ける場合がある。そのため、バックアップコンデンサ１８を接続するハーネスからノイズが進入し、ＲＡＭ２２の内容に影響を与えるおそれが生じる。そこで、ＲＡＭ２２の電源供給端子から進入するおそれのあるノイズを除去するため、図５に示すように、抵抗２３およびコンデンサ２９により構成されるフィルタを設ける。
このような場合、除去するノイズの大きさ等によってフィルタを構成する抵抗２３及びコンデンサ２９の特性を変えると、これによってＣＰＵ２０とＲＡＭ２２に供給する電源の立ち上がりの関係が図２に示すようになる場合がある。そこで、本発明を適用することで、ＣＰＵ２０が、ＲＡＭ２２が動作可能か否かを直接確認し、ＲＡＭが動作可能であるときに限り次の処理に移行するようにしておけば、ＣＰＵ２０とＲＡＭ２２に供給する電源の立ち上がりの関係を気にすることなく、抵抗２３及びコンデンサ２９の特性値を決定することができる。
【００２５】
（４）図１に示す実施形態では、図３に示すように電源投入時にＲＡＭクリアスイッチが押されていたか否かをＣＰＵが判定し、ＲＡＭクリアスイッチが押されていた場合はソフト的にＲＡＭの記憶情報をクリアする構成であった。しかしながら、ＲＡＭの記憶情報をクリアする方法としては、バックアップコンデンサと並列にスイッチを設け、このスイッチをオンすることでバックアップコンデンサの電荷を強制的に消費し、ＲＡＭに記憶した情報をクリアする方法を採ることもできる。
かかる方法を採用する場合、次に電源投入を行うときのＣＰＵに供給する電源とＲＡＭに供給する電源の立ち上がりの関係は図２に示すようになる。しかしながら、このような場合にも、本発明を適用することで、ＣＰＵはＲＡＭの動作確認を直接行ってから次の処理に移行するため、ＣＰＵを正常に立ち上げることができる。
【００２６】
（５）上述した各実施形態は本発明をパチンコ機に適用した例であったが、本発明はバックアップ機能を有する制御装置を備えた遊技機に対し適用することができ、例えば、スロットマシン等の遊技機にも適用することができる。
【００２７】
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００２８】
【図１】本実施形態の制御基板に実装されるワンチップマイコンと、このワンチップマイコンへの電源供給ラインを示す図。
【図２】制御用電源Ｖｃの経時変化と、コンデンサ電圧ＶＢの経時変化とを併せて示す図。
【図３】ＣＰＵのパワーオンリセット時の処理手順を示すフローチャート。
【図４】本願の技術をメイン制御基板と払出制御基板に適用した場合に、電源投入時の各制御基板の処理を説明するための図。
【図５】本願の技術が適用される他の形態の全体構成を示す図。
【符号の説明】
【００２９】
１０・・ワンチップマイコン
１２・・抵抗
１４・・ツェナーダイオード
１６・・ダイオード
１８・・コンデンサ
２０・・ＣＰＵ
２２・・ＲＡＭ
【図１】
2005110818.tif 000003
【図２】
2005110818.tif 000004
【図３】
2005110818.tif 000005
【図４】
2005110818.tif 000006
【図５】
2005110818.tif 000007