(57)【要約】【課題】  静電サージによる誤動作を防止することができる液晶駆動用半導体チップを提供する。【解決手段】  電源用の接地電極１６とは別に、外部の電源回路の接地電位ＧＮＤを監視するためのモニタ電極１９を設け、このモニタ電極１９の論理レベルをレベル監視部９０内のＮＭＯＳ９３で検出し、検出した信号Ｓ９３でＮＡＮＤ９６を制御する。例えば負の静電サージでＩＣチップ１０Ａ内の接地電位ＧＮＤ−Ｃが低下すると、モニタ電極１９のレベルが相対的に上昇し、ＮＭＯＳ９３がオンとなって信号Ｓ９３が“Ｌ”となる。これにより、ＮＡＮＤ９６のゲートが閉じられ、制御電極１５のイネーブル信号ＥＮは、制御部３０に出力されなくなり、誤ったイネーブル信号ＥＮによる誤動作が防止される。【選択図】      図１
2005140974.tif 000002
【特許請求の範囲】
【請求項１】
表示データを動作制御信号に従って記憶部に格納する制御部と、
前記記憶部に格納された表示データに従って液晶表示器を駆動する駆動部と、
外部の電源回路から電源が供給される電源電極と、
前記電源回路から供給される電源の経路とは別の経路で該電源回路の電源電位が与えられるモニタ電極と、
前記制御部の動作を許可する制御信号が与えられる制御電極と、
前記制御電極に与えられる制御信号の論理レベルを検出するＣＭＯＳインバータと、
前記モニタ電極に与えられる電源電位の論理レベルを検出するＭＯＳトランジスタを有し、該ＭＯＳトランジスタで正しい論理レベルが検出されたときは、前記ＣＭＯＳインバータの検出信号を前記動作制御信号として前記制御部に出力し、該ＭＯＳトランジスタで正しい論理レベルが検出されないときは、該動作制御信号の出力を停止するレベル監視部とを、
備えたことを特徴とする液晶駆動用半導体チップ。
【請求項２】
前記モニタ電極に与えられる電源電位はプラス側の電位であり、前記ＭＯＳトランジスタはＮチャネル型のトランジスタであることを特徴とする請求項１記載の液晶駆動用半導体チップ。
【請求項３】
前記モニタ電極に与えられる電源電位はマイナス側の電位であり、前記ＭＯＳトランジスタはＰチャネル型のトランジスタであることを特徴とする請求項１記載の液晶駆動用半導体チップ。
【請求項４】
表示データを動作制御信号に従って記憶部に格納する制御部と、
前記記憶部に格納された表示データに従って液晶表示器を駆動する駆動部と、
前記制御部の動作を許可する第１の制御信号が与えられる第１の制御電極と、
前記第１の制御信号の論理レベルを反転した第２の制御信号が与えられる第２の制御電極と、
前記第１の制御電極に与えられる第１の制御信号の論理レベルを検出する第１のＣＭＯＳインバータと、
前記第２の制御電極に与えられる第２の制御信号の論理レベルを検出する第２のＣＭＯＳインバータを有し、前記第１のＣＭＯＳインバータの検出信号を反転した信号と該第２のＣＭＯＳインバータの検出信号の論理レベルが一致したときに、該第１のＣＭＯＳインバータの検出信号を前記動作制御信号として前記制御部に出力し、一致しないときには該動作制御信号の出力を停止するレベル監視部とを、
備えたことを特徴とする液晶駆動用半導体チップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示パネル（Liquid Crystal Display、以下「ＬＣＤ」という）のガラス板に実装する液晶駆動用半導体チップの静電サージによる誤動作防止技術に関するものである。
【背景技術】
【０００２】
【特許文献１】特開平８−２２２６７号公報
【特許文献２】特開平８−２２２６８号公報
【０００３】
ＬＣＤは、例えば縦方向に複数のセグメント電極が平行に形成されたセグメント側ガラス板と、横方向に複数のコモン電極が平行に形成されたコモン側ガラス板を対向して配置し、その間に液晶を充填したものである。ＬＣＤでは、セグメント電極とコモン電極の間に電界をかけることにより、その間にある液晶の方向が整列されて光の透過率が変化するという性質を利用し、表示を行うようになっている。セグメント電極やコモン電極は光を通す必要があるので、透光性と導電性を併せ持つ材料を用いてガラス板の表面に薄膜状に形成されている。ＣＯＧ（Chip on Glass)型ＬＣＤは、時計や電卓等に用いられる小型のＬＣＤのガラス板上に、液晶駆動用のＩＣ（Integrated Circuit）チップを搭載したものである。
【０００４】
図２は、ＣＯＧ型ＬＣＤの概念図である。
このＣＯＧ型ＬＣＤは、液晶を挟んで対向配置されたセグメント側ガラス板とコモン側ガラス板からなる液晶表示部を有するＬＣＤにおいて、セグメント側ガラス板を延長して、その上にＩＣチップを搭載したものである。セグメント電極は、同じ薄膜材料でガラス板上に形成されたセグメント配線パターンによって、ＩＣチップの電極まで延長されている。更に、セグメント側ガラス板の一辺には、外部のコンピュータ等にコネクタを介して接続するためのコネクタ電極が形成され、このコネクタ電極とＩＣチップの電極を接続する配線も、セグメント電極と同じ薄膜材料によるリード配線パターンで、ガラス板上に形成されている。
【０００５】
図３（１），（２）は、ＣＯＧ型ＬＣＤに用いられる従来の液晶駆動用ＩＣチップの構成図である。
【０００６】
この液晶駆動用ＩＣチップ１０は、例えばＬＣＤのセグメント側ガラス板の上にＣＯＧ実装されるもので、図３（１）に全体構成を示すように、セグメント側ガラス板上に形成されたコネクタ電極１に接続するための電源電極１１、複数のアドレス電極１２、制御電極１３、複数のデータ電極１４、イネーブル電極１５及び接地電極１６を有している。
【０００７】
電源電極１１は、外部のコンピュータ等から電源電圧ＶＤＤの供給を受けるものである。アドレス電極１２は、コンピュータ側から表示用のデータを一旦蓄積するためのアドレス信号ＡＤＲが与えられるものである。制御電極１３は、コンピュータ側から読み書きの制御信号Ｒ／Ｗが与えられるものである。データ電極１４は、コンピュータとの間で並列にデータ信号ＤＴの入出力を行うものである。イネーブル電極１５は、コンピュータ側から動作の許可を示すイネーブル信号ＥＮが与えられるものある。接地電極１６は、コンピュータ側の基準となる電位、即ち接地電位ＧＮＤに接続するものである。
【０００８】
また、この液晶駆動用ＩＣチップ１０は、液晶表示部２の各セグメント電極に表示駆動電圧を出力するための複数の駆動電極１７と、この液晶表示部２のコモン電極を順番に走査する走査駆動電圧を出力するための複数の駆動電極１８を有している。
【０００９】
アドレス電極１２、制御電極１３、データ電極１４及びイネーブル電極１５は、それぞれバッファ２１、バッファ用のインバータ２２、双方向バッファ２３及びバッファ用のインバータ２４を介して、この液晶駆動用ＩＣチップ全体の動作を制御する制御部３０に接続されている。制御部３０には、表示用のデータを記憶するＲＡＭ（Random Access Memory）４０が接続され、このＲＡＭ４０のデータ出力側に、液晶表示部２の各セグメント電極に対応する表示信号を生成する表示信号生成部５０が接続されている。また、制御部３０には、液晶表示部２のコモン電極を順番に走査するコモン信号を生成するためのコモン信号生成部６０が接続されている。
【００１０】
表示信号生成部５０の出力側は、表示信号に基づいて各セグメント電極を交流駆動するための表示駆動電圧を生成する複数の駆動部７０Ｓを介して、駆動電極１７に接続されている。また、コモン信号生成部６０の出力側は、コモン信号に基づいて各コモン電極を交流駆動するための走査駆動電圧を生成する複数の駆動部７０Ｃを介して、駆動電極１８に接続されている。
【００１１】
更に、この液晶駆動用ＩＣチップ１０は、コネクタ電極１から供給されたこのチップの電源電圧ＶＤＤ−Ｃから、液晶表示部２を交流駆動するための駆動電圧Ｖ１，Ｖ２を発生させる駆動電圧発生部８０を有しており、この駆動電圧Ｖ１，Ｖ２は、各駆動部７０Ｓ，７０Ｃに共通に与えられるようになっている。
【００１２】
なお、液晶駆動用ＩＣチップ１０の各電極１１〜１６とコネクタ電極１との間は、図２に示すように、セグメント側ガラス板上に形成されたリード配線パターンを介して接続されている。また、液晶駆動用ＩＣチップ１０の各電極１７，１８と液晶表示部２との間も、図２に示すように、セグメント側ガラス板上に形成されたセグメント配線パターンとコモン配線パターンを介して接続されている。
【００１３】
駆動部７０Ｓは、例えば図３（２）にその一例を示すように、プリドライバ７１と、４つのスイッチ７２〜７５と、保護ダイオード７６，７７とで構成されている。プリドライバ７１は、表示信号生成部５０から与えられる表示信号と交流駆動のためのフレーム信号に基づいて、４つの駆動用の電圧ＶＤＤ−Ｃ，Ｖ１，Ｖ２，ＧＮＤ−Ｃの中から１つを選択するための選択信号ＳＬ１〜ＳＬ４を出力するものである。スイッチ７２〜７５は、選択信号ＳＬ１〜ＳＬ４に従って、駆動電圧を出力するものであり、その出力側が対応する駆動用の電極１７に接続されている。また、保護ダイオード７６，７７は、液晶表示部２のセグメント電極やコモン電極を介して侵入する静電サージから、液晶駆動用ＩＣチップ１０の破壊を防止するためのもので、電極１７と電源電圧ＶＤＤ−Ｃ及び接地電位ＧＮＤ−Ｃとの間に、通常の動作電圧では逆方向となるように接続されている。なお、駆動部７０Ｃの構成も、駆動部７０Ｓと同様である。
【００１４】
次に動作を説明する。
まず、コネクタ電極１を通して液晶駆動用ＩＣチップ１０の電源電極１１と接地電極１６に電源電圧が供給されることにより、この液晶駆動用ＩＣチップ１０の各部に、電源電圧ＶＤＤ−Ｃと接地電位ＧＮＤ−Ｃが与えられる。そして、駆動電圧発生部８０によって駆動電圧Ｖ１，Ｖ２が発生され、各駆動部７０Ｓ，７０Ｃに供給される。
【００１５】
液晶表示部２に表示するためのデータは、外部のコンピュータからコネクタ電極１を介して与えられる。即ち、制御電極１３に与えられる読み書きの制御信号Ｒ／Ｗが、書込みを指示するレベル“Ｌ”に設定される。そして、アドレス電極１２に、ＲＡＭ４０の記憶位置を指定するアドレス信号ＡＤＲが与えられ、データ電極１４には、その記憶位置に書込むデータ信号ＤＴが与えられる。この状態で、イネーブル電極１５に与えられるイネーブル信号ＥＮがレベル“Ｈ”にされると、ＲＡＭ４０の指定されたアドレスに表示用のデータが書込まれる。なお、イネーブル信号ＥＮが“Ｌ”のときは、ＲＡＭ４０に対する読み書きの動作が禁止される。
【００１６】
ＲＡＭ４０に書込まれた表示用のデータは、制御部３０の制御に従って順番に周期的に読出され、表示信号生成部５０に与えられる。表示信号生成部５０では、ＲＡＭ４０から読出された表示用のデータに基づいて表示信号が生成され、駆動部７０Ｓに与えられる。一方、ＲＡＭ４０のデータ読出しに同期して、コモン信号生成部６０ではコモン電極を順番に走査するためのコモン信号が生成され、駆動部７０Ｃに与えられる。
【００１７】
これにより、駆動部７０Ｃによって液晶表示部２のコモン電極が順番に周期的に駆動され、駆動されたコモン電極に対応する表示情報が表示信号生成部５０で生成され、駆動部７０Ｓによって各セグメント電極が駆動される。これにより、液晶表示部２には、ＲＡＭ４０に記憶された表示用のデータに従ったマトリクス表示が行われる。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、前記液晶駆動用ＩＣチップ１０は、次のような課題を有していた。
例えば、静電気を帯びた指先等が液晶表示部２のガラス板に触れると、このガラス板を介してセグメント電極等に静電サージが印加される。印加された静電サージは、セグメント側ガラス板表面のセグメント配線パターンを通して、液晶駆動用ＩＣチップ１０の電極１７に伝えられ、駆動部７０Ｓに侵入する。
【００１９】
静電サージの極性がマイナスの場合、駆動部７０Ｓ内の保護ダイオード７７が順方向となるので、液晶駆動用ＩＣチップ１０の接地電位ＧＮＤ−Ｃがマイナス側に引かれる。接地電位ＧＮＤ−Ｃは、接地電極１６からリード配線パターンを介してコネクタ電極１に接続され、更にコネクタを介して外部のコンピュータの接地電位ＧＮＤに接続されている。従って、ガラス板に印加されたマイナスの静電サージにより、外部のコンピュータの接地電位ＧＮＤから、コネクタ電極１、セグメント側ガラス板上のリード配線パターン、接地電極１６、保護ダイオード７７、及びセグメント配線パターンを通して指先等にサージ電流が流れる。
【００２０】
ここで、セグメント側ガラス板上のリード配線パターンは、液晶表示部２のセグメント電極と同様に、透光性と導電性を併せ持つ材料を用いて薄膜状に細く形成されているので、数１００Ω程度の比較的大きな抵抗値を有している。このため、リード配線パターンに流れるサージ電流による電圧降下によって、液晶駆動用ＩＣチップ１０の接地電位ＧＮＤ−Ｃは、外部のコンピュータの接地電位ＧＮＤよりも低くなる。
【００２１】
一方、イネーブル電極１５とコネクタ１の間を接続するリード配線パターンにはサージ電流が流れないので、このイネーブル電極１５のイネーブル信号ＥＮの信号レベルは、外部のコンピュータから出力されるイネーブル信号のレベルとほぼ同じである。これにより、液晶駆動用ＩＣチップ１０内では、イネーブル信号ＥＮのレベルが接地電位ＧＮＤ−Ｃに比べて相対的に高くなり、“Ｌ”であるにも拘らず、“Ｈ”と判定されることがある。このため、外部のコンピュータ側からは動作が禁止されているが、液晶駆動用ＩＣチップ１０が誤動作し、ＲＡＭ４０のデータが書替えられて正常な画面表示ができなくなるという問題があった。
【００２２】
本発明は、静電サージによる誤動作を防止することができる液晶駆動用ＩＣチップを提供することを目的としている。
【課題を解決するための手段】
【００２３】
本発明の内の請求項１の発明は、表示データを動作制御信号に従って記憶部に格納する制御部と、前記記憶部に格納された表示データに従って液晶表示器を駆動する駆動部と、外部の電源回路から電源が供給される電源電極と、前記電源回路から供給される電源の経路とは別の経路で該電源回路の電源電位が与えられるモニタ電極と、前記制御部の動作を許可する制御信号が与えられる制御電極と、前記制御電極に与えられる制御信号の論理レベルを検出するＣＭＯＳインバータと、前記モニタ電極に与えられる電源電位の論理レベルを検出するＭＯＳトランジスタを有し、該ＭＯＳトランジスタで正しい論理レベルが検出されたときは、前記ＣＭＯＳインバータの検出信号を前記動作制御信号として前記制御部に出力し、該ＭＯＳトランジスタで正しい論理レベルが検出されないときは、該動作制御信号の出力を停止するレベル監視部とを備えたことを特徴としている。
【００２４】
請求項４の発明は、表示データを動作制御信号に従って記憶部に格納する制御部と、前記記憶部に格納された表示データに従って液晶表示器を駆動する駆動部と、前記制御部の動作を許可する第１の制御信号が与えられる第１の制御電極と、前記第１の制御信号の論理レベルを反転した第２の制御信号が与えられる第２の制御電極と、前記第１の制御電極に与えられる第１の制御信号の論理レベルを検出する第１のＣＭＯＳインバータと、前記第２の制御電極に与えられる第２の制御信号の論理レベルを検出する第２のＣＭＯＳインバータを有し、前記第１のＣＭＯＳインバータの検出信号を反転した信号と該第２のＣＭＯＳインバータの検出信号の論理レベルが一致したときに、該第１のＣＭＯＳインバータの検出信号を前記動作制御信号として前記制御部に出力し、一致しないときには該動作制御信号の出力を停止するレベル監視部とを備えたことを特徴としている。
【発明の効果】
【００２５】
請求項１の発明では、レベル監視部のＭＯＳトランジスタによって、モニタ電極に与えられる電源電位の論理レベルを検出して、正しい論理レベルが検出されたときに、ＣＭＯＳインバータの検出信号を動作制御信号として制御部に出力し、正しい論理レベルが検出されないときは、この動作制御信号の出力を停止するようにしている。これにより、静電サージ等によって電源電位が変動したときに、モニタ電極の論理レベルが誤ることによって動作制御信号が停止されるので、制御部による誤動作を防止することができるという効果がある。
【００２６】
請求項４の発明では、レベル監視部の第２のＣＭＯＳインバータによって第２の制御信号の論理レベルを検出し、第１のＣＭＯＳインバータの検出信号を反転した信号の論理レベルと一致したときに、この第１のＣＭＯＳインバータの検出信号を動作制御信号として制御部に出力し、一致しないときには、この動作制御信号の出力を停止するようにしている。これにより、静電サージ等によって電源電位が変動したときに、検出信号の不一致が生じて動作制御信号が停止されるので、制御部による誤動作を防止することができるという効果がある。
【発明を実施するための最良の形態】
【００２７】
この発明の前記並びにその他の目的と新規な特徴は、次の、好ましい実施例の説明を添付図面と照らし合わせて読むと、より完全に明らかになるであろう。但し、図面は、もっぱら解説のためのものであって、この発明の範囲を限定するものではない。
【実施例１】
【００２８】
図１は、本発明の実施例１を示す液晶駆動用ＩＣチップの構成図であり、図３中の要素と共通の要素には共通の符号が付されている。
【００２９】
この液晶駆動用ＩＣチップ１０Ａは、図３の液晶駆動用ＩＣチップ１０と同様に、ＬＣＤのセグメント側ガラス板の上にＣＯＧ実装されるもので、セグメント側ガラス板上に形成されたコネクタ電極１に接続するための電源電極１１、複数のアドレス電極１２、制御電極１３、複数のデータ電極１４、イネーブル電極１５、及び接地電極１６に加えて、モニタ電極１９を有している。
【００３０】
電源電極１１は、外部のコンピュータ等の電源回路から電源電圧ＶＤＤの供給を受けるものである。アドレス電極１２は、コンピュータ側から表示用のデータを一旦蓄積するためのアドレス信号ＡＤＲが与えられるものである。制御電極１３は、コンピュータ側から読み書きの制御信号Ｒ／Ｗが与えられるものである。データ電極１４は、コンピュータとの間で並列にデータ信号ＤＴの入出力を行うものである。イネーブル電極１５は、コンピュータ側から動作の許可のときに“Ｈ”、動作禁止のときに“Ｌ”となるイネーブル信号ＥＮが与えられるものある。接地電極１６は、コンピュータ側の基準となる電位、即ち接地電位ＧＮＤに接続するものである。
【００３１】
更に，モニタ電極１９は、この液晶駆動用ＩＣチップ１０Ａの接地電位ＧＮＤ−Ｃを監視するために、接地電極１６とは別に電源電流が流れない経路でコンピュータ側の接地電位ＧＮＤを、モニタ信号ＭＯＮとして入力するものである。
【００３２】
また、この液晶駆動用ＩＣチップ１０Ａは、液晶表示部２の各セグメント電極に表示駆動電圧を出力するための複数の駆動電極１７と、この液晶表示部２のコモン電極を順番に走査する走査駆動電圧を出力するための複数の駆動電極１８を有している。
【００３３】
アドレス電極１２、制御電極１３及びデータ電極１４は、それぞれバッファ２１、バッファ用のインバータ２２及び双方向バッファ２３を介して、この液晶駆動用ＩＣチップ全体の動作を制御する制御部３０に接続されている。また、モニタ電極１９はレベル監視部９０に接続され、イネーブル電極１５はＣＭＯＳインバータ２４を介して、このレベル監視部９０に接続されている。
【００３４】
レベル監視部９０は、保護ダイオード９１，９２、ＮチャネルＭＯＳトランジスタ（以下、「ＮＭＯＳ」という）９３、抵抗９４、インバータ９５及び否定的論理積ゲート（以下、「ＮＡＮＤ」という）９６で構成されている。モニタ電極１９は、保護ダイオード９１，９２によって、それぞれ接地電位ＧＮＤ−Ｃと電源電圧ＶＤＤ−Ｃに逆方向に接続されると共に、ＮＭＯＳ９３のゲートに接続されている。
【００３５】
ＮＭＯＳ９３のソースは接地電位ＧＮＤ−Ｃに接続され、ドレインは抵抗９４を介して電源電圧ＶＤＤ−Ｃに接続されると共に、ＮＡＮＤ９６の第１の入力側に接続されている。ＮＡＮＤ９６の第２の入力側には、ＣＭＯＳインバータ２４の出力信号Ｓ２４がインバータ９５で反転されて与えられるようになっている。そして、ＮＡＮＤ９６の出力側から制御部３０に、イネーブル信号／ＥＮが出力されるようになっている。
【００３６】
その他の構成は、図３と同様である。
即ち、制御部３０には、表示用のデータを記憶するＲＡＭ４０が接続され、このＲＡＭ４０のデータ出力側に、液晶表示部２の各セグメント電極に対応する表示信号を生成する表示信号生成部５０が接続されている。また、制御部３０には、液晶表示部２のコモン電極を順番に走査するコモン信号を生成するためのコモン信号生成部６０が接続されている。表示信号生成部５０の出力側は、表示信号に基づいて各セグメント電極を交流駆動するための表示駆動電圧を生成する複数の駆動部７０Ｓを介して、駆動電極１７に接続されている。また、コモン信号生成部６０の出力側は、コモン信号に基づいて各コモン電極を交流駆動するための走査駆動電圧を生成する複数の駆動部７０Ｃを介して、駆動電極１８に接続されている。更に、この液晶駆動用ＩＣチップ１０Ａは、電源電圧ＶＤＤ−Ｃから、液晶表示部２を交流駆動するための駆動電圧Ｖ１，Ｖ２を発生させる駆動電圧発生部８０を有しており、この駆動電圧Ｖ１，Ｖ２が、各駆動部７０Ｓ，７０Ｃに共通に与えられるようになっている。
【００３７】
液晶駆動用ＩＣチップ１０Ａの各電極１１〜１６，１９とコネクタ電極１との間は、図２に示すように、セグメント側ガラス板上に形成されたリード配線パターンを介して接続されている。また、液晶駆動用ＩＣチップ１０Ａの各電極１７，１８と液晶表示部２との間も、図２に示すように、セグメント側ガラス板上に形成されたセグメント配線パターンとコモン配線パターンを介して接続されている。
【００３８】
次に、この液晶駆動用ＩＣチップ１０Ａの動作を、静電サージのない正常状態での動作と、静電サージが印加されたときの動作に分けて説明する。
【００３９】
（１）  正常状態での動作
まず、コネクタ電極１を通して液晶駆動用ＩＣチップ１０Ａの電源電極１１に電源電圧ＶＤＤが供給され、接地電極１６が接地電位ＧＮＤに接続されることにより、この液晶駆動用ＩＣチップ１０Ａの各部に、電源電圧ＶＤＤ−Ｃと接地電位ＧＮＤ−Ｃが与えられる。そして、駆動電圧発生部８０によって駆動電圧Ｖ１，Ｖ２が発生され、各駆動部７０Ｓ，７０Ｃに供給される。
【００４０】
このとき、電源電極１１及び接地電極１６とコネクタ電極１との間をそれぞれ接続するリード配線パターンに電源電流が流れ、これらのリード配線パターンによる電圧降下が発生するが、電源電流の値が小さいため、その電圧降下の値は僅かである。更に、この電圧降下によって、電源電圧ＶＤＤ−Ｃは外部の電源回路の電源電圧ＶＤＤよりも低下するが、接地電位ＧＮＤ−Ｃは外部の接地電位ＧＮＤよりも上昇するので、ＣＭＯＳ等の閾値電圧はほとんど変化せず、動作上の問題は発生しない。
【００４１】
モニタ電極１９には、外部のコンピュータから接地電位ＧＮＤが与えられるので、レベル監視部９０のＮＭＯＳ９３はオフ状態となり、このＮＭＯＳ９３のドレインの信号Ｓ９３は、“Ｈ”となる。このため、ＣＭＯＳインバータ２４から出力される信号Ｓ２４は、インバータ９５とＮＡＮＤ９６で２回反転され、このＮＡＮＤ９６からイネーブル信号／ＥＮとして制御部３０に出力されることになる。従って、この後の正常状態での動作は、背景技術として説明した通りである。
【００４２】
（２）  静電サージが印加されたときの動作
図４は、図１の静電サージ侵入時の動作を示す信号波形図である。
例えば、静電気を帯びた指先等が液晶表示部２のガラス板に触れると、このガラス板を介してセグメント電極等に静電サージＳＲＧが印加される。印加された静電サージＳＲＧは、セグメント側ガラス板表面のセグメント配線パターンを通して、液晶駆動用ＩＣチップ１０Ａの電極１７に伝えられ、駆動部７０Ｓに侵入する。
【００４３】
静電サージＳＲＧの極性がマイナスの場合、外部のコンピュータの接地電位ＧＮＤから、コネクタ電極１、セグメント側ガラス板上のリード配線パターン、接地電極１６、駆動部７０内の保護ダイオード７７、及びセグメント配線パターンを通して指先等にサージ電流が流れる。
【００４４】
このサージ電流により、リード配線パターンで電圧降下が生じ、液晶駆動用ＩＣチップ１０Ａの接地電位ＧＮＤ−Ｃが、外部のコンピュータの接地電位ＧＮＤよりも低くなる。一方、イネーブル電極１５及びモニタ電極１９とコネクタ１との間を接続するリード配線パターンには、どちらにもサージ電流が流れない。従って、イネーブル電極１５の信号レベルは、外部のコンピュータから出力されるイネーブル信号ＥＮのレベルとほぼ同じである。また、モニタ電極１９の信号レベルは、外部のコンピュータの接地電位ＧＮＤと同じである。従って、内部の接地電位ＧＮＤ−Ｃを基準にしたイネーブル電極１５の電圧Ｖｅｎと、モニタ電極１９の電圧Ｖｍｏｎは、サージ電流による接地電位ＧＮＤ−Ｃの低下に従って上昇する。但し、ＣＭＯＳインバータ２４とレベル監視部９０の入力側には、保護ダイオードが設けられているので、内部の電源電圧ＶＤＤ−Ｃに保護ダイオードの順方向電圧を加えた電圧以上の上昇は抑制される。
【００４５】
マイナスの静電サージＳＲＧにより、電圧Ｖｅｎ，Ｖｍｏｎは共に上昇するが、レベル監視部９０におけるＮＭＯＳ９３の閾値電圧ＶＴ９３の方が、ＣＭＯＳインバータ２４の閾値電圧ＶＴ２４よりも低い。このため、ＮＭＯＳ９３が先にオン状態となってその出力信号Ｓ９３が“Ｌ”となり、その後、ＣＭＯＳ２４の出力信号Ｓ２４が“Ｌ”となる。
【００４６】
その後、サージ電流が減少して電圧Ｖｅｎ，Ｖｍｏｎが徐々に低下すると、まず閾値電圧の高いＣＭＯＳ２４の出力信号Ｓ２４が“Ｈ”に戻り、その後、閾値電圧の低いＮＭＯＳ９３がオフ状態となってその出力信号Ｓ９３が“Ｈ”に戻る。このため、レベル監視部９０から制御部３０に出力されるイネーブル信号／ＥＮは、マイナスの静電サージに影響されることがない。
【００４７】
静電サージＳＲＧの極性がプラスの場合は、指先等からセグメント配線パターン、駆動部７０内の保護ダイオード７６、電源電極１１、セグメント側ガラス板上のリード配線パターン、及びコネクタ電極１を介して、外部のコンピュータの電源電圧ＶＤＤにサージ電流が流れる。これにより、内部の電源電圧ＶＤＤ−Ｃが上昇し、これに伴って接地電位ＧＮＤ−Ｃも上昇する。一方、イネーブル電極１５及びモニタ電極１９とコネクタ１との間を接続するリード配線パターンには、どちらにもサージ電流が流れないので、内部の接地電位ＧＮＤ−Ｃを基準にしたイネーブル電極１５の電圧Ｖｅｎと、モニタ電極１９の電圧Ｖｍｏｎは、サージ電流による接地電位ＧＮＤ−Ｃの上昇に従って低下する。但し、ＣＭＯＳインバータ２４とレベル監視部９０の入力側には、保護ダイオードが設けられているので、この保護ダイオードの順方向電圧以下への低下は抑制される。従って、レベル監視部９０から制御部３０に出力されるイネーブル信号／ＥＮは、プラスの静電サージに影響されることはない。
【００４８】
以上のように、この実施例１の液晶駆動用ＩＣチップ１０Ａは、イネーブル信号ＥＮを検出するＣＭＯＳインバータ２４よりも低い閾値電圧を有するＮＭＯＳ９３を設け、このＮＭＯＳ９３で外部の電源回路の接地電位ＧＮＤの変動を検出し、その検出信号でＣＭＯＳインバータ２４の検出信号をマスクするようにしている。これにより、静電サージによって液晶駆動用ＩＣチップ１０Ａの接地電位ＧＮＤ−Ｃが変動しても、誤ってイネーブル信号ＥＮを検出することがなくなり、静電サージによる誤動作を防止することができるという利点がある。
【実施例２】
【００４９】
図５は、本発明の実施例２を示すレベル監視部の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
【００５０】
このレベル監視部９０Ａは、図１の液晶駆動用ＩＣチップ１０Ａのイネーブル電極１５に与えられる信号として、論理レベルが反転したイネーブル信号／ＥＮ（動作を指示するときに“Ｌ”となり、動作禁止のときに“Ｈ”となる信号）が使用されるときに、レベル監視部９０に代えて設けられるものである。
【００５１】
ＣＭＯＳインバータ２４には、イネーブル電極１５からイネーブル信号／ＥＮが与えられるようになっている。一方、モニタ電極１９には、ＩＣチップ内の電源電圧ＶＤＤ−Ｃを監視するために、電源電流の流れない経路でコンピュータ等の電源回路の電源電圧ＶＤＤが与えられるようになっている。
【００５２】
レベル監視部９０Ａは、保護ダイオード９１，９２、ＰチャネルＭＯＳトランジスタ（以下、「ＰＭＯＳ」という）９７、抵抗９８、インバータ９９及びＮＡＮＤ９６で構成されている。モニタ電極１９は、保護ダイオード９１，９２によって、それぞれ接地電位ＧＮＤ−Ｃと電源電圧ＶＤＤ−Ｃに逆方向に接続されると共に、ＰＭＯＳ９７のゲートに接続されている。
【００５３】
ＰＭＯＳ９７のソースは電源電圧ＶＤＤ−Ｃに接続され、ドレインは抵抗９８を介して接地電位ＧＮＤ−Ｃに接続されると共に、インバータ９９を介してＮＡＮＤ９６の第１の入力側に接続されている。ＮＡＮＤ９６の第２の入力側には、ＣＭＯＳインバータ２４の出力信号Ｓ２４が与えられるようになっている。そして、ＮＡＮＤ９６の出力側から制御部３０に、イネーブル信号／ＥＮが出力されるようになっている。
【００５４】
このレベル監視部９０Ａでは、静電サージのない正常状態には、ＰＭＯＳ９７はオフ状態となり、このＰＭＯＳ９７のドレインから出力される信号Ｓ９７は“Ｌ”となる。信号Ｓ９７はインバータ９９で反転されて“Ｈ”となり、ＮＡＮＤ９６の第１の入力側に与えられる。従って、ＮＡＮＤ９６の出力側から、イネーブル電極１５に与えられたものと同じ論理レベルのイネーブル信号／ＥＮが出力される。
【００５５】
一方、プラスの静電サージＳＲＧが印加されたときには、ＩＣチップ内の電源電圧ＶＤＤ−Ｃが上昇することにより、イネーブル電極１５のイネーブル信号／ＥＮとモニタ電極１９のモニタ信号ＭＯＮの信号レベルが、この電源電圧ＶＤＤ−Ｃよりも低下する。この場合、閾値電圧の高いＰＭＯＳ９７が先にオン状態となって信号Ｓ９７が“Ｈ”となるので、インバータ２４の出力信号Ｓ２４はＮＡＮＤ９６でマスクされ、このＮＡＮＤ９６から出力されるイネーブル信号／ＥＮは“Ｈ”のまま保持される。
【００５６】
なお、マイナスの静電サージＳＲＧに対しては、誤ったイネーブル信号／ＥＮが出力されることはなく、静電サージＳＲＧによる誤動作の問題は発生しない。
【００５７】
以上のように、この実施例２のレベル監視部９０Ａは、イネーブル信号／ＥＮを検出するＣＭＯＳインバータ２４よりも高い閾値電圧を有するＰＭＯＳ９７を設け、このＰＭＯＳ９７で外部の電源回路の電源電圧ＶＤＤの変動を検出し、その検出信号でＣＭＯＳインバータ２４の検出信号をマスクするようにしている。これにより、静電サージによって液晶駆動用ＩＣチップの電源電圧ＶＤＤ−Ｃが変動しても、誤ってイネーブル信号／ＥＮを検出することがなくなり、静電サージによる誤動作を防止することができるという利点がある。
【実施例３】
【００５８】
図６は、本発明の実施例３を示すレベル監視部の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
【００５９】
このレベル監視部９０Ｂは、図１の液晶駆動用ＩＣチップ１０Ａのモニタ電極１９に代えて、外部のコンピュータ等から論理レベルが反転したイネーブル信号／ＥＮが与えられるモニタ電極１５Ｂを設けたもので、インバータ９５、ＮＡＮＤ９６及びＣＭＯＳインバータ１００で構成されている。モニタ電極１５Ｂは、ＣＭＯＳインバータ２４と同様のＣＭＯＳインバータ１００の入力側に接続され、このＣＭＯＳインバータ１００の出力側が、ＮＡＮＤ９６の第１の入力側に接続されている。また、ＮＡＮＤ９６の第２の入力側には、図１と同じように、ＣＭＯＳインバータ２４の出力信号Ｓ２４が、インバータ９５で反転されて与えられるようになっている。
【００６０】
このレベル監視部９０Ｂでは、静電サージのない正常状態には、イネーブル電極１５，１５Ｂに、それぞれ相補的なイネーブル信号ＥＮ，／ＥＮが与えられる。イネーブル信号／ＥＮはインバータ１００で反転されてＮＡＮＤ９６の第１の入力側に与えられ、イネーブル信号ＥＮはインバータ２４，９５で２回反転されてＮＡＮＤ９６の第２の入力側に与えられる。従って、ＮＡＮＤ９６からイネーブル信号／ＥＮが出力される。
【００６１】
また、プラスの静電サージＳＲＧが印加されたときには、ＩＣチップ内の電源電圧ＶＤＤ−Ｃが上昇するため、イネーブル電極１５Ｂのイネーブル信号／ＥＮが“Ｈ”であっても、ＣＭＯＳインバータ１００から“Ｈ”の出力信号Ｓ１００が出力されることがある。しかし、イネーブル電極１５からＣＭＯＳインバータ２４に与えられる“Ｌ”のイネーブル信号ＥＮは、電源電圧ＶＤＤ−Ｃの上昇による影響を受けないので、このＣＭＯＳインバータ２４の出力信号Ｓ２４は“Ｈ”である。従って、ＮＡＮＤ９６から出力されるイネーブル信号／ＥＮは、“Ｈ”のまま保持される。
【００６２】
これとは逆に、マイナスの静電サージＳＲＧが印加されたときには、ＩＣチップ内の接地電位ＧＮＤ−Ｃが低下するため、イネーブル電極１５のイネーブル信号ＥＮが“Ｌ”であっても、ＣＭＯＳインバータ２４から“Ｌ”の出力信号Ｓ２４が出力されることがある。しかし、イネーブル電極１５ＢからＣＭＯＳインバータ１００に与えられる“Ｈ”のイネーブル信号／ＥＮは、接地電位ＧＮＤ−Ｃの低下による影響を受けないので、このＣＭＯＳインバータ１００の出力信号Ｓ１００は“Ｌ”である。従って、ＮＡＮＤ９６から出力されるイネーブル信号／ＥＮは、“Ｈ”のまま保持される。
【００６３】
以上のように、この実施例３のレベル監視部９０Ｂは、イネーブル信号ＥＮを検出するＣＭＯＳインバータ２４の他に、これに相補的なイネーブル信号／ＥＮを検出するＣＭＯＳインバータ１００を設け、これらのＣＭＯＳインバータ２４，１００で検出されたイネーブル信号の論理積に従って、実際の制御に使用するイネーブル信号を生成するようにしている。これにより、プラス及びマイナスの静電サージで液晶駆動用ＩＣチップの電源電圧ＶＤＤ−Ｃ及び接地電位ＧＮＤ−Ｃが変動しても、誤ったイネーブル信号を出力することがなくなり、静電サージによる誤動作を防止することができるという利点がある。
【００６４】
なお、以上説明した実施例は、あくまでも、この発明の技術内容を明らかにするためのものである。この発明は、上記実施例にのみ限定して狭義に解釈されるものではなく、この発明の特許請求の範囲に述べる範囲内で、種々変更して実施することができる。その変形例としては、例えば、次のようなものがある。
【００６５】
（ａ）  図１に示した液晶駆動用ＩＣチップ１０Ａの全体構成は一例であり、その他の構成のＩＣチップ、例えばＲＡＭのデータを読み出して外部に出力するための機能を持たないものにも同様に適用できる。
【００６６】
（ｂ）  レベル監視部９０，９０Ａ，９０ＢのインバータやＮＡＮＤによる論理ゲートの構成は一例であり、同様の機能を有するその他の回路で構成することができる。
【産業上の利用可能性】
【００６７】
本発明の活用例として、ＬＣＤを使用するすべてのエレクトロニクス産業に利用することができる。
【図面の簡単な説明】
【００６８】
【図１】本発明の実施例１を示す液晶駆動用ＩＣチップの構成図である。
【図２】ＣＯＧ型ＬＣＤの概念図である。
【図３】従来の液晶駆動用ＩＣチップの構成図である。
【図４】図１の静電サージ侵入時の動作を示す信号波形図である。
【図５】本発明の実施例２を示すレベル監視部の構成図である。
【図６】本発明の実施例３を示すレベル監視部の構成図である。
【符号の説明】
【００６９】
１    コネクタ電極
１０Ａ    液晶駆動用ＩＣチップ
１１    電源電極
１５，１５Ｂ    イネーブル電極
１６    接地電極
１９    モニタ電極
２４，１００    ＣＭＯＳインバータ
３０    制御部
４０    ＲＡＭ
５０    表示信号生成部
６０    コモン信号生成部
７０Ｓ，７０Ｃ    駆動部
９０，９０Ａ，９０Ｂ    レベル監視部
９３    ＮＭＯＳ
９６    ＮＡＮＤ
９７    ＰＭＯＳ
【図１】
2005140974.tif 000003
【図２】
2005140974.tif 000004
【図３】
2005140974.tif 000005
【図４】
2005140974.tif 000006
【図５】
2005140974.tif 000007
【図６】
2005140974.tif 000008