(57)【要約】【課題】  レーザアニールにより均一な多結晶半導体薄膜を作成する。【解決手段】  熱伝導率が比較的低く且つ２０nm以上の厚みの絶縁層を有する基板５を用意する。次に、熱伝導率が比較的高い非晶質シリコン薄膜６を３５nm以下の厚みで絶縁層の上に形成する。この後、非晶質シリコン薄膜６にレーザ光２を移動走査しながら順次ショット照射して熱エネルギーを加え、先のショットのレーザ光と次のショットのレーザ光とはお互いに一部重なった部分を有するようにして、多結晶シリコン薄膜に転換する。非晶質シリコン薄膜６の厚みを３５nm以下とする事により、均一な粒径を有する多結晶シリコンの成長を可能とする。【選択図】図１
2005026705.tif 000002
【特許請求の範囲】
【請求項１】
熱伝導率が比較的低く且つ２０nm以上の厚みの絶縁層を有する基板を用意する準備工程と、
熱伝導率が比較的高い非晶質半導体薄膜を３５nm以下の厚みで該絶縁層の上に形成する成膜工程と、
非晶質半導体薄膜にレーザ光を移動走査しながら順次ショット照射して熱エネルギーを加え、先のショットのレーザ光と次のショットのレーザ光とはお互いに一部重なった部分を有するようにして、多結晶半導体薄膜に転換するアニール工程とを行なう
多結晶半導体薄膜の作成方法。
【請求項２】
低熱伝導性で且つ２０nm以上の厚みを有する絶縁層の上に高熱伝導性の非晶質半導体薄膜を３５nm以下の厚みで形成する成膜工程と、
該非晶質半導体薄膜にレーザ光を移動走査しながら順次ショット照射して熱エネルギーを加え、先のショットのレーザ光と次のショットのレーザ光とはお互いに一部重なった部分を有するようにして、多結晶半導体薄膜に転換するアニール工程と、
該多結晶半導体薄膜を素子領域として薄膜トランジスタを集積形成する加工工程とを行なう
薄膜半導体装置の製造方法。
【請求項３】
低熱伝導性で且つ２０nm以上の厚みの絶縁層を有する一方の基板に高熱伝導性の非晶質半導体薄膜を３５nm以下の厚みで形成する成膜工程と、
該非晶質半導体薄膜にレーザ光を移動走査しながら順次ショット照射して熱エネルギーを加え、先のショットのレーザ光と次のショットのレーザ光とはお互いに一部重なった部分を有するようにして、多結晶半導体薄膜に転換するアニール工程と、
該多結晶半導体薄膜を素子領域として薄膜トランジスタを集積形成する第１加工工程と、
個々の薄膜トランジスタに接続して画素電極を集積形成する第２加工工程と、
予め対向電極が形成された他方の基板を所定の間隙を介して該一方の基板に接合した後該間隙に液晶を封入する組立工程とを行なう
液晶表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は多結晶半導体薄膜の作成方法に関する。より詳しくは、レーザ光の照射により非晶質半導体薄膜を多結晶半導体薄膜に転換する技術に関する。又、本発明は多結晶半導体薄膜を素子領域として薄膜トランジスタが集積形成された薄膜半導体装置の製造方法に関する。さらには、薄膜半導体装置を駆動基板として組み込んだアクティブマトリクス型液晶表示装置の製造方法に関する。
【背景技術】
【０００２】
従来の薄膜半導体装置は石英等高耐熱性の絶縁基板を使用し、１０００℃以上に及ぶ高温プロセスを経て薄膜トランジスタを集積形成していた。この様な薄膜半導体装置は、例えばアクティブマトリクス型液晶表示装置の駆動基板として盛んに開発されている。液晶表示装置の応用を図る上で、薄膜半導体装置の製造コスト低減化が望まれており、安価なガラス基板を採用できる低温プロセスへのアプローチがなされている。特に、大型且つ高精細な液晶表示装置を製造する上で、安価なガラス基板が利用できる低温プロセスの開発が精力的に進められている。その一環として、比較的低融点のガラス基板上に非晶質シリコンを成膜し、これにレーザ光を照射して高品質の多結晶シリコンに転換する技術が研究されている。非晶質シリコンに比べ多結晶シリコンはキャリアの移動度が大きい為、高性能な薄膜トランジスタを集積形成可能である。この背景技術に関して、以下の特許文献１ないし３が挙げられる。
【特許文献１】特開平４−２８６３１８号公報
【特許文献２】特開平６−２８３４２２号公報
【特許文献３】特開平６−０９７０６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
レーザ光照射により非晶質シリコンは一旦溶融した後多結晶化する。従来、この様なレーザアニールによって非晶質シリコンを多結晶化する際、元の非晶質シリコン薄膜は４０〜５０nmもしくは１００nm程度の厚みで成膜されていた。この程度の厚みでレーザアニールを行なうと、結晶は薄膜の厚み方向にエピタキシャル成長する為に、膜の厚い分だけ結晶粒径は大きく成長していた。しかしながら、非晶質シリコン薄膜が４０〜５０nmもしくはそれ以上の厚みを有する場合、主として個々の結晶粒が厚み方向（垂直方向）に成長し、且つレーザアニールによってできたシリコン結晶の粒径は照射するレーザエネルギーの強度に大きく依存していた。この為、レーザ光の断面エネルギー分布の均一性が悪い場合、シリコンの結晶粒径にむらやばらつきが発生していた。又、レーザ光の照射領域と非照射領域の境界部分と、レーザ光の照射領域中心部分では、シリコンの結晶粒径に差が生じていた。又、比較的小さなエネルギーで行なったレーザアニールによって一度出来上がった小粒径のシリコン結晶は、以後比較的大きなエネルギーを有するレーザ光を照射しても、最初から比較的大きなエネルギーのレーザ光を照射して大きく成長したシリコン結晶ほどまで結晶粒径が拡大する事は非常に困難である。従って、一度成長した結晶粒は再度レーザアニールを行なっても拡大成長する事はなく修正は困難である。非晶質シリコンを多結晶シリコンに転換する場合所定の断面積を有するレーザ光を部分的に重なった状態で順次走査しながらレーザ光の照射を行なう場合がある。これにより、大面積の非晶質シリコン薄膜を多結晶シリコン薄膜に転換できる。この様な場合、非晶質シリコン薄膜の厚みが４０nm以上の時、結晶粒径が均一に成長する様なレーザアニールを行なう事は困難であった。例えば、部分的に重なった照射領域で結晶粒径の連続性が乱れてしまう。
【課題を解決するための手段】
【０００４】
上述した従来の技術の課題に鑑み、本発明は結晶粒径の均一な多結晶半導体薄膜を作成する事を目的とする。かかる目的を達成する為以下の手段を講じた。即ち、本発明によれば多結晶半導体薄膜は以下の工程により作成される。先ず熱伝導率が比較的低く且つ２０nm以上の厚みの絶縁層を有する基板を用意する準備工程を行なう。次に、熱伝導率が比較的高い非晶質半導体薄膜を３５nm以下の厚みで該絶縁層の上に形成する成膜工程を行なう。最後に、非晶質半導体薄膜にレーザ光を移動走査しながら順次ショット照射して熱エネルギーを加え、先のショットのレーザ光と次のショットのレーザ光とはお互いに一部重なった部分を有するようにして、多結晶半導体薄膜に転換するアニール工程を行なう。
【０００５】
本発明にかかる多結晶半導体薄膜の作成方法は、薄膜半導体装置の製造方法に適用できる。この製造方法では先ず成膜工程を行ない、低熱伝導性で且つ２０nm以上の厚みを有する絶縁層の上に高熱伝導性の非晶質半導体薄膜を３５nm以下の厚みで形成する。次にアニール工程を行ない、該非晶質半導体薄膜にレーザ光を移動走査しながら順次ショット照射して熱エネルギーを加え、先のショットのレーザ光と次のショットのレーザ光とはお互いに一部重なった部分を有するようにして、多結晶半導体薄膜に転換する。最後に加工工程を行ない、該多結晶半導体薄膜を素子領域として薄膜トランジスタを集積形成する。
【０００６】
上述した薄膜半導体装置の製造方法は、特にアクティブマトリクス型の液晶表示装置の製造に適用できる。この製造方法では先ず成膜工程を行ない、低熱伝導性で且つ２０nm以上の厚みの絶縁層を有する一方の基板に高熱伝導性の非晶質半導体薄膜を３５nm以下の厚みで形成する。次いでアニール工程を行ない、該非晶質半導体薄膜にレーザ光を移動走査しながら順次ショット照射して熱エネルギーを加え、先のショットのレーザ光と次のショットのレーザ光とはお互いに一部重なった部分を有するようにして、多結晶半導体薄膜に転換する。この後、第１加工工程を行ない、該多結晶半導体薄膜を素子領域として薄膜トランジスタを集積形成する。さらに第２加工工程を行ない、個々の薄膜トランジスタに接続して画素電極を集積形成する。最後に組立工程を行ない、予め対向電極が形成された他方の基板を所定の間隙を介して該一方の基板に接合した後該間隙に液晶を封入する。
【発明の効果】
【０００７】
非晶質半導体薄膜の厚みを３５nm以下としてレーザアニールを行なう事により、膜厚方向（縦方向）のエピタキシャル成長が制限され、結果として粒径の一様な多結晶半導体薄膜を得る事が可能になる。この際、比較的高熱伝導性の非晶質半導体薄膜の下部に比較的低熱伝導性で且つ２０nm以上の厚みを有する絶縁層を配置する事により、熱的分離が可能となりレーザ光照射によって加えられた熱エネルギーを効率的に利用できる。レーザアニールによる結晶のエピタキシャル成長は縦方向に沿って優先的に発生する。次いで横方向にも結晶の成長が拡大する。本発明では非晶質半導体薄膜の厚みを３５nm以下に抑えている為、縦方向の結晶成長が規制される一方、横方向の結晶成長がある程度進行し、結果として粒径均一化が達成できる。この様にして得られた多結晶半導体薄膜を素子領域（活性層）として薄膜トランジスタを形成すると、優れた電気特性が得られる。例えば、十分に低いオフ電流と十分に高いオン電流が得られる。この点については、特公平６−６９０９４号公報に記載があり、１０〜４０nmの厚みを有する多結晶シリコン薄膜を活性層として形成された薄膜トランジスタは優れた電気特性を有する事が記載されている。
以上説明した様に、本発明によれば、非晶質半導体薄膜の厚みを３５nm以下としてレーザアニールを行なっている。これにより、縦方向の結晶成長が制限され、結果として粒径の揃った多結晶を容易に得る事ができる。非晶質半導体薄膜の厚みを３５nm以下とする事により、レーザアニールにおける光エネルギーの最適分布幅が広がる。この為、レーザアニールにおいて光エネルギーの断面内均一性のばらつきに対する、結晶粒径のばらつきの度合が減少する。又、非晶質半導体薄膜に対しレーザ光を少しずつシフトしながら重ね合わせ照射を行なうレーザアニール方法において、均一な結晶化を達成する事が可能になる。さらに、非晶質半導体薄膜の厚みが３５nm以上の場合に比べ、結晶化に必要とするエネルギーが少ない為、より効率的なレーザアニール処理が行なわれる事になる。
【発明を実施するための最良の形態】
【０００８】
以下図面を参照して本発明の好適な実施例を詳細に説明する。図１は本発明にかかる多結晶半導体薄膜作成方法の概要を説明する為の模式図である。（Ａ）は本作成方法に用いる装置の一例を表わしている。この装置はレーザ光源１を備えておりレーザ光２をビーム状に放射する。レーザ光源１としては例えばＸｅＣｌエキシマレーザを用いる事ができる。本装置はさらにチャンバ３を備えておりレーザ光２が導入される。チャンバ３の内部にはＸＹステージ４が収納されており、その上に照射対象となる基板５が搭載されている。基板５の上に非晶質半導体薄膜（例えば非晶質シリコン薄膜）を３５nmの厚み以下で成膜し、その上からレーザ光２を照射する。このレーザ光の熱エネルギーが非晶質シリコン薄膜に吸収され、その加熱を行ない多結晶化を図るものである。又、レーザ光２を照射しながら基板５を載置しているＸＹステージ４を移動する事により、大面積の非晶質シリコン薄膜でも均一に多結晶化できる。本例では、レーザ光源１としてＸｅＣｌエキシマレーザを使用したが、非晶質シリコンの光吸収が良く融点まで加熱できるレーザ光源であればこの限りではない。
【０００９】
（Ｂ）は基板５の構成例を表わす模式的な断面図である。本例ではガラス等透明絶縁材料からなる基板５の上に非晶質シリコン薄膜６を直接成膜している。例えば、プラズマＣＶＤ法により３００℃の成膜温度で非晶質シリコン薄膜６を３５nm以下の厚みで成膜する。但しこれは一例であり、成膜温度はガラスの耐熱性を考慮し２００℃〜６００℃の範囲で適切に選べる。又、プラズマＣＶＤ法に代え低圧ＣＶＤ法で非晶質シリコン薄膜６を成膜しても構わない。加えて、基板５はガラスを使用しているがこれに限らず高耐熱性の石英を使用しても良い。ガラス基板５は非晶質シリコン薄膜６に比べ熱伝導率が比較的低い。又、基板５自体が２０nm以上の厚みを有する絶縁層を構成している。
【００１０】
（Ｃ）は他の基板構成例を表わしている。本例では基板５はシリコンからなり、その表面は絶縁膜７で被覆されている。この絶縁膜７は比較的熱伝導率が低い酸化シリコン等からなり、その膜厚は２０nm以上に設定されている。従って、この絶縁膜７が低熱伝導性で且つ２０nm以上の厚みを有する絶縁層を構成している。この絶縁膜７の上に非晶質シリコン薄膜６が３５nmの厚み以下で成膜されている。（Ｂ）及び（Ｃ）の何れの場合でも、成膜した非晶質シリコン薄膜６の下に熱伝導率の低い絶縁層が介在している。又、基板自体はレーザアニール温度で物質的な変化を生じない組成の材料からなる。非晶質シリコン薄膜６の下に低熱伝導性の絶縁層を配置する事により、レーザ光により与えられた熱エネルギーを外部に放散しない様にしている。又、非晶質シリコン薄膜６と基板５との熱的分離を図る様にしている。
【００１１】
（Ｄ）に示す様にアニール工程が行なわれ、非晶質半導体薄膜６にレーザ光２を照射して熱エネルギーを加え多結晶半導体薄膜に転換する。照射領域８に包含される非晶質シリコンは一旦溶融した後結晶化する。非照射領域９にある非晶質シリコンはそのままの状態で残される。
【００１２】
次に図２を参照して結晶化のメカニズムを詳細に説明する。図示する様に、基板（図示せず）の上に成膜された非晶質シリコン薄膜６に対しレーザ光２を照射する。なお、本例では説明の都合上レーザ光２は強度分布が一様でない状態を表わしており、比較的エネルギー強度の高い部分２ａと比較的エネルギー強度の低い部分２ｂとに分かれている。レーザ光２が非晶質シリコン薄膜６により吸収され、その融点まで加熱される。その後冷却過程で非晶質シリコンは結晶化を起す。本発明の様に非晶質シリコン薄膜６が３５nm以下の厚みである場合、縦方向の結晶成長は物理的に制限される。しかしながら、エネルギー強度の低い部分２ｂにおいても、縦方向への結晶成長が速やかに進行する上、レーザ光の熱エネルギーが３５nmより厚い場合に比べると相対的に十分加えられる為、矢印１０で示す様に横方向にも結晶化が進む。その為、レーザ光２のエネルギー分布に多少の不均一性があっても、結果的に得られるシリコン結晶粒１１の粒径は数十nm程度の均一なものとなる。又、シリコン結晶粒１１の粒径が比較的小さい場合でも、薄膜６には十分なエネルギーが加えられている為、結晶と結晶の間の粒界（グレインバウンダリー）１２は電気的な欠陥が非常に小さく、薄膜トランジスタ等デバイスとしてこのシリコンを応用した場合においても、電気的な特性は非常に良好なものとなる。十分に大きなオン電流と十分に小さなオフ電流が得られる。この様に、非晶質シリコン薄膜６の厚みを３５nm以下とした場合、均一且つ電気的特性の良好な多結晶シリコン薄膜がレーザアニールによって得られる。
【００１３】
図３は、非晶質シリコン薄膜６の厚みが３５nm以上の場合における結晶化のメカニズムを参考に示したものである。理解を容易にする為、図２と対応する部分には対応する参照番号を付してある。非晶質シリコン薄膜６が３５nmを超えて厚くなると、個々の結晶粒１１が矢印１０に示す様に縦方向に沿って自由に成長し特に厚みによる物理的な制限を受けない。従って、レーザアニールによってできた結晶粒１１の粒径はエネルギー強度に大きく依存している。図示の様にレーザ光２の断面エネルギー分布に不均一性がある場合、結晶粒１１のサイズにむらや差が発生する。例えば、エネルギー強度の強い部分２ａでは結晶粒１１が比較的大型化し、エネルギー強度の弱い部分２ｂでは結晶粒１１が比較的小さいままに止まる傾向にある。即ち、非晶質シリコン薄膜６が比較的厚いと、縦方向の結晶成長が何等物理的な規制を受けず比較的自由に進行し、横方向の結晶成長まで進まない。この結果、エネルギー強度に依存して結晶粒のばらつきが発生する。
【００１４】
図４は、レーザ光２の断面周辺部２ｃにエネルギー勾配が発生している場合における、結晶化メカニズムを模式的に表わしたものである。本発明の様に、非晶質シリコン薄膜６の厚みを３５nm以下とした場合、エネルギー分布の不均一性に対して結晶成長の度合の許容範囲が広くなるので、周辺部分２ｃにおいても結晶粒１１の成長が比較的大きくなる。
【００１５】
これに対し図５は非晶質シリコン薄膜６の厚みが３５nm以上の場合における結晶化メカニズムを模式的に表わしている。レーザ光２の断面エネルギー分布が小さくなる周辺部２ｃでは、結晶粒１１のサイズが断面中心部に比べ極端に小さくなっている。
【００１６】
図６は、レーザ光を移動走査しながら順次照射した場合における結晶化のメカニズムを模式的に表わしたものである。前述した様に、レーザ光の断面強度分布は周辺部に勾配を有している。図示する様に、最初の１ショット目のレーザ光２１と次の２ショット目のレーザ光２２とは互いに一部重なった部分２ｄを有している。この場合でも、非晶質シリコン薄膜６の厚みを３５nm以下とする事により、重なった部分２ｄと重なっていない部分との間で、結晶粒１１のサイズの差は小さくなる。最初のレーザ光２１の境界線上に沿った領域Ａを部分的に拡大して表わしてある。１ショット目のレーザ光２１の端部照射領域８で生じた結晶化は、中央部で生じたものよりやや小さいが、２ショット目のレーザ光２２の照射エネルギーにより横方向に結晶化が進むので、他の部分の結晶粒のサイズと同じ様な大きさとなる。
【００１７】
図７はレーザ光２を移動走査しながら透明絶縁基板５の上に成膜された非晶質シリコン薄膜６の多結晶化を行なう状態を模式的に表わしたものである。上述した様に、レーザ光２が部分的に重なった部分２ｄでも、他の部分と同程度のサイズの結晶粒が得られる。そして、その様な繰り返しにより大面積領域Ｂの非晶質シリコンも均一な多結晶化が可能になる。即ち、レーザ光を部分的に重なった状態で照射しても、境界部での結晶粒の連続性が保たれる為、大面積に渡って均一な粒径を有するシリコン多結晶薄膜が作成可能になる。
【００１８】
次に、図８及び図９を参照して表示用薄膜半導体装置（駆動基板）の製造方法を説明する。先ず最初に、図８の工程（Ａ）で透明絶縁基板６１を用意する。この透明絶縁基板６１は例えばガラス材料からなり耐熱温度は６００℃程度である。この透明絶縁基板６１の上に薄膜トランジスタの活性層となる半導体薄膜６２を成膜する。例えばプラズマＣＶＤ法で非晶質シリコンを３５nm以下の厚みで成膜する。次に工程（Ｂ）で半導体薄膜６２を所定の形状にパタニングし薄膜トランジスタの素子領域とする。素子領域に対してイオン注入等により不純物をドーピングしソース領域Ｓ及びドレイン領域Ｄを形成する。次に工程（Ｃ）でレーザ光の照射効率を上げる為反射防止膜６３を予め成膜する。この反射防止膜は例えばＳｉＯ2 からなり３０nm〜１００nmの厚みで堆積する。続いて工程（Ｄ）で、反射防止膜６３を介しレーザ光を照射する。そのエネルギーは１５０mJ／cm2 〜５００mJ／cm2 程度である。このレーザ光照射により半導体薄膜６２のチャネル領域Ｃｈとなる部分が多結晶化すると共に、ソース領域Ｓ及びドレイン領域Ｄに注入された不純物の活性化を同時に行なう事ができる。レーザ光のワンショット照射により透明絶縁基板６１の耐熱温度以下で非晶質シリコンの結晶化と不純物の活性化を行なう事が可能になる。
【００１９】
次に図９の工程（Ｅ）に移り、レーザ光の照射後不要となった反射防止膜６３を剥離する。その後チャネル領域Ｃｈの上にゲート絶縁膜６６を形成する。このゲート絶縁膜６６はＳｉＯ2 やＰ−ＳｉＮ等からなり、例えば１５０nmの厚みを有している。ゲート絶縁膜６６の上にゲート電極６７を形成する。その材料としてここではアルミニウムを使用しており、６００℃以下での加工を可能としている。さらにＰＳＧからなる第１層間絶縁膜６８を５００nmの厚みで成膜した。この第１層間絶縁膜６８をエッチングしソース領域Ｓに連通するコンタクトホール６９を開口する。次に工程（Ｆ）でソース領域Ｓに接続する配線７０をパタニング形成する。その上にＰＳＧを５００nmの厚みで成膜し第２層間絶縁膜７１を形成する。第２層間絶縁膜７１及び第１層間絶縁膜６８を介してドレイン領域Ｄに連通するコンタクトホール７２を開口する。最後に工程（Ｇ）で第２層間絶縁膜７１の上にＩＴＯを成膜し所定の形状にパタニングして画素電極７３とする。この様にして表示用薄膜半導体装置が完成する。
【００２０】
最後に図１０は、表示用薄膜半導体装置を駆動基板として組み立てられたアクティブマトリクス型液晶表示装置の一例を示す。図示する様に、本液晶表示装置は駆動基板１０１と対向基板１０２と両者の間に保持された液晶１０３とを備えたパネル構造を有する。駆動基板１０１には画素アレイ１０４と駆動回路部とが集積形成されている。駆動回路部は垂直走査回路１０５と水平走査回路１０６とに分かれている。又、駆動基板１０１の周辺部上端には外部接続用の端子部１０７が形成されている。端子部１０７は配線１０８を介して垂直走査回路１０５及び水平走査回路１０６に接続している。画素アレイ１０４は互いに直交配置したゲートライン１０９及び信号ライン１１０を含んでいる。両ライン１０９，１１０の交差部には画素電極１１１とこれを駆動する薄膜トランジスタ１１２が設けられている。個々の薄膜トランジスタ１１２のソース電極は対応する信号ライン１１０に接続され、ゲート電極は対応するゲートライン１０９に接続され、ドレイン電極は対応する画素電極１１１に接続している。各ゲートライン１０９は垂直走査回路１０５に接続され、各信号ライン１１０は水平走査回路１０６に接続されている。
【図面の簡単な説明】
【００２１】
【図１】本発明にかかる多結晶半導体薄膜の作成方法の模式的な説明図である。
【図２】本発明による結晶化メカニズムを示す模式図である。
【図３】結晶化メカニズムの参考例を示す模式図である。
【図４】本発明による結晶化メカニズムの他の例を示す模式図である。
【図５】結晶化メカニズムの他の参考例を示す模式図である。
【図６】本発明にかかる結晶化メカニズムの別の例を示す模式図である。
【図７】本発明におけるレーザ光の照射方法の一例を示す斜視図である。
【図８】本発明にかかる薄膜半導体装置の製造方法の一例を示す工程図である。
【図９】同じく薄膜半導体装置の製造方法の一例を示す工程図である。
【図１０】本発明に従って製造された薄膜半導体装置を駆動基板として用いたアクティブマトリクス型液晶表示装置の一例を示す斜視図である。
【符号の説明】
【００２２】
１    レーザ光源
２    レーザ光
３    チャンバ
４    ＸＹステージ
５    基板
６    非晶質シリコン薄膜
７    絶縁膜
８    照射領域
９    非照射領域
１１  結晶粒
１２  粒界
【図１】
2005026705.tif 000003
【図２】
2005026705.tif 000004
【図３】
2005026705.tif 000005
【図４】
2005026705.tif 000006
【図５】
2005026705.tif 000007
【図６】
2005026705.tif 000008
【図７】
2005026705.tif 000009
【図８】
2005026705.tif 000010
【図９】
2005026705.tif 000011
【図１０】
2005026705.tif 000012