(57)【要約】【課題】Ｎ型のＦＥＴを遅延することなくオフする。【解決手段】ＦＥＴ２のドレインは二次電池１の正極側と接続され、そのソースはＦＥＴ４のソースと接続される。トランジスタ３のコレクタはＦＥＴ２のゲートと接続され、そのエミッタは二次電池１の負極側と接続され、そのベースはドライブ回路７と接続される。トランジスタ５のコレクタはＦＥＴ４のゲートと接続され、その二次電池１の負極側と接続され、そのベースはドライブ回路７と接続される。ドライブ回路７は二次電池１の負極側と接続される。ダイオード６のカソードはＦＥＴ２のソースと接続され、そのアノードは二次電池１の負極側と接続される。ＦＥＴ２のゲートとＦＥＴ４のゲートとの間に抵抗１２、１３が直列に接続される。電圧源１１の正極側は抵抗１２、１３の接続点と接続され、その負極側はＦＥＴ２のソースとＦＥＴ４のソースとの接続点と接続される。【選択図】    図２
2005026732.tif 000002
【特許請求の範囲】
【請求項１】
二次電池の正極側に第１のＮ型電界効果トランジスタのドレインが接続され、上記第１のＮ型電界効果トランジスタのソースと第２のＮ型電界効果トランジスタのソースが接続され、上記第２のＮ型電界効果トランジスタのドレインが出力端子の一方として導出され、
上記第１および第２のＮ型電界効果トランジスタのそれぞれのゲートと上記二次電池の負極側との間に、上記第１および第２のＮ型電界効果トランジスタをオン／オフする第１および第２のスイッチング素子が接続され、
上記第１および第２のスイッチング素子を制御するドライブ手段が接続され、
上記第１および第２のＮ型電界効果トランジスタの互いのソース接続点と、上記第１および第２のＮ型電界効果トランジスタのそれぞれのゲートとの間に、上記第１および第２のＮ型電界効果トランジスタのソース電位より高いゲート電位を与える電圧源が接続され、
上記電圧源の負極側にダイオードのカソードが接続され、上記ダイオードのアノードが上記二次電池の負極側に接続され、
上記二次電池の負極側が出力端子の他方として導出されるようにしたことを特徴とする電界効果トランジスタのドライブ回路。
【請求項２】
上記電圧源は、チャージポンプとしたことを特徴とする請求項１に記載の電界効果トランジスタのドライブ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、Ｎ型のＦＥＴ（Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）を電源回路の正極側に接続したときに用いて好適な電界効果トランジスタのドライブ回路に関する。
【０００２】
【従来の技術】
近年、ノートパソコンや携帯型電話機などの電子機器の電源として、二次電池が広く使用されている。充電状態においては過充電や過電流による二次電池の劣化や発熱を防止したり、放電状態においては過電流による電流経路の焼損や過放電による二次電池の劣化を防止したりするための保護回路が設けられている。
【０００３】
この保護回路には、Ｎ型のＦＥＴと比べると特性は悪いが、電源の正極側に配置したときの制御のし易さからＰ型のＦＥＴが使用されていた。
【０００４】
図１９に示すように、二次電池１４１の正極側に、放電制御用のＰ型のＦＥＴ１４２と、充電制御用のＰ型のＦＥＴ１４４とが設けられる。そして、ＦＥＴ１４２のゲートと二次電池１４１の負極側にＮＰＮ型のトランジスタ１４３が設けられ、ＦＥＴ１４４のゲートと二次電池１４１の負極側にＮＰＮ型のトランジスタ１４５が設けられる。トランジスタ１４３および１４５のベースは、ドライブ回路１４６と接続される。このようにして、Ｐ型のＦＥＴが二次電池の保護回路として使用されていた。
【０００５】
このＰ型のＦＥＴはソースにかかる電圧より低い電圧をゲートに与えることによってその制御が行われるが、Ｎ型のＦＥＴはソースにかかる電圧より高い電圧をゲートに与えることによってその制御が行われる。そのため、Ｐ型のＦＥＴの特性と比して特性の良いＮ型のＦＥＴを二次電池の正極側に配置した場合、Ｎ型のＦＥＴの制御に必要なゲート電圧をチャージポンプによって生成し、電池電圧より高くするようにしているものもある（例えば、特許文献１参照。）。
【０００６】
【特許文献１】特開２００３−０７９０５８号公報
【０００７】
図２０に示すように、二次電池１４１の正極側に、放電制御用のＮ型のＦＥＴ１５２と、充電制御用のＮ型のＦＥＴ１５４とが設けられる。そして、ＦＥＴ１５２のゲートは抵抗１５３を介して電圧源１５６の正極側と接続され、ＦＥＴ１５４のゲートは抵抗１５５を介して電圧源１５６の正極側と接続される。電圧源１５６の負極側は、ＦＥＴ１５２および１５４の接続点と接続される。この電圧源１５６は、制御回路１５８によって制御されるチャージポンプ制御回路１５７によって制御される。このようにして、Ｎ型のＦＥＴが二次電池の保護回路として使用されていた。
【０００８】
【発明が解決しようとする課題】
しかしながら、チャージポンプ回路を動作させてＦＥＴ１５２および１５４を制御する場合、ＦＥＴ１５２および１５４は、それぞれのゲート・ソース間に大きな容量となる、いわゆる仮想コンデンサができるため、ＦＥＴ１５２および１５４をスイッチ回路として使用したときに切り替え速度が遅くなるという問題があった。
【０００９】
これは、ＦＥＴ１５２および１５４をオフさせるときに、それぞれの仮想コンデンサに蓄積された電荷が抵抗１５３および１５５を通過して放電されるため、図２１に示すように、ＦＥＴ１５２および１５４のゲート電圧に能動期間が発生する、すなわちＦＥＴ１５２および１５４に一時的に電力が発生することが起因している。
【００１０】
なお、図２２に示すように、チャージポンプ回路１７１は、スイッチ回路１７２、１７４、１７５、１７６、およびコンデンサ１７３から構成され、制御回路１６８によって制御される。
【００１１】
このとき、ＦＥＴ１５２および１５４をオフにさせる場合、コンデンサ１７３に蓄積された電荷を抵抗１７７へ放電させた後、オフへ切り替えるため、ゲートにかかる電圧が図２１に示すように能動期間が発生する。上述のように、コンデンサ１７３に蓄積された電荷を抵抗１７７で放電するためである。これによって、ＦＥＴ１５２および１５４のゲートに一時的に電力がかかる。そのため、ＦＥＴ１５２および１５４のオンからオフへ切り替える動作が遅くなる。
【００１２】
従って、この発明の目的は、二次電池の正極側に設けられる保護回路に、Ｐ型のＦＥＴより特性の良いＮ型のＦＥＴを用いて、遅延することなくオフすることができる電界効果トランジスタのドライブ回路を提供することにある。
【００１３】
【課題を解決するための手段】
上述した課題を達成するために請求項１の発明は、二次電池の正極側に第１のＮ型電界効果トランジスタのドレインが接続され、第１のＮ型電界効果トランジスタのソースと第２のＮ型電界効果トランジスタのソースが接続され、第２のＮ型電界効果トランジスタのドレインが出力端子の一方として導出され、第１および第２のＮ型電界効果トランジスタのそれぞれのゲートと二次電池の負極側との間に、第１および第２のＮ型電界効果トランジスタをオン／オフする第１および第２のスイッチング素子が接続され、第１および第２のスイッチング素子を制御するドライブ手段が接続され、第１および第２のＮ型電界効果トランジスタの互いのソース接続点と、第１および第２のＮ型電界効果トランジスタのそれぞれのゲートとの間に、第１および第２のＮ型電界効果トランジスタのソース電位より高いゲート電位を与える電圧源が接続され、電圧源の負極側にダイオードのカソードが接続され、ダイオードのアノードが二次電池の負極側に接続され、二次電池の負極側が出力端子の他方として導出されるようにしたことを特徴とする電界効果トランジスタのドライブ回路である。
【００１４】
このように、二次電池の正極側に設けられた２つのＮ型のＦＥＴの間に、ＦＥＴのドライブ電源としてダイオードを設けることによって、容易にＮ型のＦＥＴをドライブすることができる。
【００１５】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照して説明する。図１を参照して、この発明が適用された第１の実施形態について説明する。Ｎ型のＦＥＴ２（第１の電界効果トランジスタ）のドレインは、二次電池１の正極側と接続され、そのソースは、Ｎ型のＦＥＴ４（第２の電界効果トランジスタ）のソースと接続され、そのドレインは、出力端子の一方として導出される。また、二次電池１の負極側は出力端子の他方として導出される。このように、二次電池１の正極側にＦＥＴ２および４が設けられる。
【００１６】
ＦＥＴ２は、放電制御用のＦＥＴであり、ＦＥＴ４は、充電制御用のＦＥＴである。また、このＦＥＴ２および４には、寄生ダイオードが設けられている。ＮＰＮ型のトランジスタ３（第１のスイッチング素子）のコレクタは、ＦＥＴ２のゲートと接続され、そのエミッタは、二次電池１の負極側と接続され、そのベースは、ドライブ回路７と接続される。
【００１７】
ＮＰＮ型のトランジスタ５（第２のスイッチング素子）のコレクタは、ＦＥＴ４のゲートと接続され、その二次電池１の負極側と接続され、そのベースは、ドライブ回路７と接続される。また、ドライブ回路７は、二次電池１の負極側と接続される。ダイオード６のカソードは、ＦＥＴ２のソースと、ＦＥＴ４のソースとの接続点と接続され、そのアノードは、二次電池１の負極側と接続される。このダイオード６は、ＦＥＴ２および４の動作に必要なゲート電圧（ドライブ電源）を生成するために使用される。チャージポンプ回路８は、ＦＥＴ２および４のそれぞれのゲートと接続される。
【００１８】
このように、電源回路の正極側にＦＥＴ２および４を接続し、電源回路の負極側にドライブ回路７を接続したものであり、ＦＥＴ２および４の間にダイオード６を設けることによって、ＦＥＴが電池電圧になってもＦＥＴ２および４をオフすることができる。このＦＥＴ２および４は、トランジスタ３および５によって、オン／オフが制御され、トランジスタ３および５は、ドライブ回路７によって、オン／オフが制御される。
【００１９】
また、この第１の実施形態では、Ｎ型のＦＥＴ２および４の制御に必要なゲート電圧を、チャージポンプ回路８を用いて二次電池１より高くしている。
【００２０】
なお、二次電池１には、非水系二次電池の一例としてリチウムイオン二次電池およびニッケル水素二次電池などが使用される。
【００２１】
図２を参照して、この発明が適用された第２の実施形態について説明する。ＦＥＴ２のゲートとＦＥＴ４のゲートとの間に抵抗１２および１３が直列に接続される。電圧源１１の正極側は、抵抗１２および１３の接続点と接続され、その負極側は、ＦＥＴ２のソースとＦＥＴ４のソースとの接続点と接続される。
【００２２】
トランジスタ３をオンすると、ダイオード６を通じてＦＥＴ２のゲートとソースとがショートされるので、ＦＥＴ２がオフとなる。このとき、抵抗１２を通過することなく、ＦＥＴ２のゲート・ソース間の仮想コンデンサに蓄積された電荷は放電するので、ＦＥＴ２は直ちにオフとなる。
【００２３】
同様に、トランジスタ５をオンすると、ダイオード６を通じてＦＥＴ４のゲートとソースとがショートされるので、ＦＥＴ４がオフとなる。このとき、抵抗１３を通過することなく、ＦＥＴ４のゲート・ソース間の仮想コンデンサに蓄積された電荷は放電するので、ＦＥＴ４は直ちにオフとなる。
【００２４】
一例として、電圧源１１には、コンデンサから構成されるチャージポンプ回路が用いられる。しかしながら、チャージポンプ回路に限定するものではなく、チャージポンプ回路の代わりに電圧源となりうるものであればどのようなものでも良い。
【００２５】
このように、ダイオード６を用いることによって、Ｐ型のＦＥＴのように簡単なドライブ回路で構成することができる。
【００２６】
ここで、ダイオード６を使用しないときの一例を図３に示す。ＰＮＰ型のトランジスタ２１のコレクタは、抵抗１２を介してＦＥＴ２のゲートと接続され、そのエミッタは、電圧源１１の正極側と接続され、そのベースは、ドライブ回路２３と接続される。ＰＮＰ型のトランジスタ２２のコレクタは、抵抗１３を介してＦＥＴ４のゲートと接続され、そのエミッタは、電圧源１１の正極側と接続され、そのベースは、ドライブ回路２３と接続される。ＰＮＰ型のトランジスタ２４のエミッタは、ＦＥＴ２のゲートと接続され、そのコレクタは、電圧源１１の負極側と接続される。ＰＮＰ型のトランジスタ２５のエミッタは、ＦＥＴ４のゲートと接続され、そのコレクタは、電圧源１１の負極側と接続される。
【００２７】
この図３の回路では、ダイオード６を使用していないために、トランジスタ２１、２２、２４、および２５を制御することができない。これは、電圧源１１の電源が分離しているので、制御する経路がないことによるものである。このように、チャージポンプを制御する方式は、各ＦＥＴの電源を制御する回路が必要になる。この実施形態では、１つのダイオードを使用することによって、１個のチャージポンプを使用するのみでＮ型のＦＥＴを制御することができるものである。
【００２８】
図４を参照して、この第２の実施形態において、放電制御用のＦＥＴ２を制御する一例を説明する。トランジスタ３をオンすることによって、ＦＥＴ２のゲートとソースとがショートされ、ＦＥＴ２をオフすることができる。このとき、ＦＥＴ２が電池電圧になっても、ダイオード６が設けられているので、ＦＥＴ２をオフすることができる。
【００２９】
上述のように、抵抗１２を通過することなく、ＦＥＴ２の仮想コンデンサに蓄積された電荷を放電することができるので、ＦＥＴ２のゲートには、図６に示すようなゲート電圧がかかる。時点ｔ１において、トランジスタ３がオフとなると同時にＦＥＴ２はオンとなり、時点ｔ２において、トランジスタ３がオンとなると同時にＦＥＴ２はオフとなる。
【００３０】
図５を参照して、この第２の実施形態において、充電制御用のＦＥＴ４を制御する一例を説明する。トランジスタ５をオンすることによって、ＦＥＴ４のゲートとソースとがショートされ、ＦＥＴ４をオフすることができる。このとき、ＦＥＴ４が電池電圧になっても、ダイオード６が設けられているので、ＦＥＴ４をオフすることができる。
【００３１】
上述のように、抵抗１３を通過することなく、ＦＥＴ４の仮想コンデンサに蓄積された電荷を放電することができるので、ＦＥＴ４のゲートには、図６に示すようなゲート電圧がかかる。時点ｔ１において、トランジスタ５がオフとなると同時にＦＥＴ４はオンとなり、時点ｔ２において、トランジスタ５がオンとなると同時にＦＥＴ４はオフとなる。
【００３２】
次に、この発明が適用された第３の実施形態を説明する。まず、図７Ａには、ＦＥＴ２および４のそれぞれのゲートにかかるゲート電圧の特性を示し、図７Ｂには、トランジスタ３および５のそれぞれのベースにかかるベース電圧の特性を示す。
【００３３】
この第３の実施形態では、時点ｔ１１において、トランジスタ３および５がオンとなると、ＦＥＴ２および４がオフとなる。このとき、チャージポンプの動作も停止される。そして、時間ΔＴ経過後の時点ｔ１２において、トランジスタ３および５がオフとなる。そして、時点ｔ１３において、ＦＥＴ２および４がオンとなり、同時にチャージポンプの動作が開始される。このように、動作させることによって、ＦＥＴをオフさせたときに、ゲートに耐圧以上の電圧がかかるのを防止する。
【００３４】
図８を参照して、この発明が適用された第３の実施形態について説明する。抵抗３１は、ＦＥＴ２のゲートとトランジスタ３のコレクタとの間に設けられる。定電圧ダイオード３２のアノードは、ＦＥＴ２のゲートと接続され、そのカソードは、定電圧ダイオード３３のカソードと接続される。定電圧ダイオード３３のアノードは、ダイオード６のカソードと接続される。
【００３５】
抵抗３４は、ＦＥＴ４のゲートとトランジスタ５のコレクタとの間に設けられる。定電圧ダイオード３５のアノードは、ＦＥＴ４のゲートと接続され、そのカソードは、定電圧ダイオード３６のカソードと接続される。定電圧ダイオード３６のアノードは、ダイオード６のカソードと接続される。
【００３６】
このように構成することによって、上述したように、トランジスタ３がオンとなると、ＦＥＴ２がオフとなり、トランジスタ３がオフとなると、定電圧ダイオード３２のツェナー電圧を超えるまでＦＥＴ２はオフのままとなる。そして、定電圧ダイオード３２のツェナー電圧を超えるとＦＥＴ２がオンとなる。同様に、トランジスタ５がオンとなると、ＦＥＴ４がオフとなり、トランジスタ５がオフとなると、定電圧ダイオード３５のツェナー電圧を超えるまでＦＥＴ４はオフのままとなる。そして、定電圧ダイオード３５のツェナー電圧を超えるとＦＥＴ４がオンとなる。
【００３７】
図９を参照して、この発明が適用された第３の実施形態の第１の変形例について説明する。定電圧ダイオード４１のアノードは、ＦＥＴ４のゲートと接続され、そのカソードは、ダイオード４２のカソードと接続される。ダイオード４２のアノードは、ダイオード６のカソードと接続される。
【００３８】
ダイオード４３のアノードは、ＦＥＴ４のゲートと接続され、そのカソードは、定電圧ダイオード４４のカソードと接続される。定電圧ダイオード４４のアノードは、ダイオード６のカソードと接続される。ＦＥＴ４のゲートは、トランジスタ５のコレクタと接続される。
【００３９】
この第３の実施形態の第１の変形例は、トランジスタ５がオンとなると、ＦＥＴ４がオフとなり、トランジスタ５がオフとなると、定電圧ダイオード４１のツェナー電圧を超えるまでＦＥＴ４はオフのままとなる。そして、定電圧ダイオード４１のツェナー電圧を超えるとＦＥＴ２がオンとなる。
【００４０】
図１０を参照して、この発明が適用された第３の実施形態の第２の変形例について説明する。定電圧ダイオード５１のアノードは、ＦＥＴ４のゲートと接続され、そのカソードは、ダイオード５２のカソードと接続される。ダイオード５２のアノードは、ダイオード６のカソードと接続される。ＦＥＴ４のゲートは、トランジスタ５のコレクタと接続される。
【００４１】
このように、第３の実施形態、第３の実施形態の第１および第２の変形例に示す回路構成にすれば、ＦＥＴ２および４のそれぞれのゲート・ソースの間の耐圧安全回路を用いないで良い。
【００４２】
この第３の実施形態の第２の変形例は、トランジスタ５がオンとなると、ＦＥＴ４がオフとなり、トランジスタ５がオフとなると、定電圧ダイオード５１のツェナー電圧を超えるまでＦＥＴ４はオフのままとなる。そして、定電圧ダイオード５１のツェナー電圧を超えるとＦＥＴ４がオンとなる。
【００４３】
図１１を参照して、この発明が適用された第３の実施形態の第３の変形例について説明する。抵抗５６は、ＦＥＴ４のゲートとダイオード６のカソードとの間に設けられる。
【００４４】
この第３の実施形態の第３の変形例は、二次電池１の端子電圧が高くなると、抵抗３４および５６の選定と、トランジスタ５のオンする期間、いわゆるパルス幅を変えることによって対応することができる。
【００４５】
図１２を参照して、この発明の第４の実施形態について説明する。チャージポンプ回路６１は、スイッチ回路６２、６４、６５、６６、６７、およびコンデンサ６３から構成され、制御回路７０によって制御される。
【００４６】
直列に接続されるスイッチ回路６２、６４、およびコンデンサ６３は、二次電池１と並列に設けられる。スイッチ回路６２およびコンデンサ６３の接続点と、ＦＥＴ２のゲートとの間に、スイッチ回路６５が設けられる。スイッチ回路６２およびコンデンサ６３の接続点と、ＦＥＴ４のゲートとの間に、スイッチ回路６６が設けられる。コンデンサ６３およびスイッチ回路６４の接続点と、ＦＥＴ２のソースとの間に、スイッチ回路６７が設けられる。
【００４７】
抵抗６８は、ＦＥＴ２のソース・ゲートの間に設けられる。ＦＥＴ２のゲート・ソースの間には、容量が大きい仮想コンデンサ７１ができる。抵抗６９は、ＦＥＴ４のソース・ゲートの間に設けられる。ＦＥＴ４のゲート・ソースの間には、容量が大きい仮想コンデンサ７２ができる。
【００４８】
まず、仮想コンデンサ７１を充電する場合、スイッチ回路６２および６４をオンとし、コンデンサ６３に充電する。そして、スイッチ回路６２および６４をオフとし、スイッチ回路６５および６７をオンとする。従って、コンデンサ６３に蓄えられた電気エネルギーによって、仮想コンデンサ７１が充電される。
【００４９】
同様に、仮想コンデンサ７２を充電する場合、スイッチ回路６２および６４をオンとし、コンデンサ６３に充電する。そして、スイッチ回路６２および６４をオフとし、スイッチ回路６６および６７をオンとする。従って、コンデンサ６３に蓄えられた電気エネルギーによって、仮想コンデンサ７２が充電される。
【００５０】
このように、仮想コンデンサ７１および７２を、チャージポンプ回路６１で個別に充電するようにしたものである。このとき、抵抗６８および６９の抵抗値は、高く設定しても図６に示すように、ＦＥＴ２および４をオフすることができる。
【００５１】
図１３を参照して、この発明の第５の実施形態について説明する。ＰＮＰ型のトランジスタ８１のエミッタは、ＦＥＴ２のゲートと接続され、そのコレクタは、ＦＥＴ２のソースと接続され、そのベースは、抵抗８２を介してトランジスタ３のコレクタと接続される。ＰＮＰ型のトランジスタ８３のエミッタは、ＦＥＴ４のゲートと接続され、そのコレクタは、ＦＥＴ４のソースと接続され、そのベースは、抵抗８４を介してトランジスタ５のコレクタと接続される。トランジスタ３および５は、制御回路８５によって制御される。
【００５２】
この制御回路８５によって、トランジスタ３がオンすると、トランジスタ８１のベース電流が、仮想コンデンサ７１、トランジスタ８１、抵抗８２、トランジスタ３、およびダイオード６の順序で流れて、トランジスタ８１をオンさせる。トランジスタ８１がオンすると、仮想コンデンサ７１に蓄えられた電気エネルギーは放電し、ＦＥＴ２がオフとなる。
【００５３】
同様に、制御回路８５によって、トランジスタ５がオンすると、トランジスタ８３のベース電流が、仮想コンデンサ７２、トランジスタ８３、抵抗８４、トランジスタ５、およびダイオード６の順序で流れて、トランジスタ８３をオンさせる。トランジスタ８３がオンすると、仮想コンデンサ７２に蓄えられた電気エネルギーは放電し、ＦＥＴ４がオフとなる。
【００５４】
この第５の実施形態は、トランジスタ８１および８３の駆動にダイオード６を使用するものである。
【００５５】
図１４を参照して、この発明の第６の実施形態について説明する。Ｎ型のＦＥＴ９１のドレインは、二次電池１の正極側と接続され、そのソースは、Ｎ型のＦＥＴ９６のソースと接続される。Ｎ型のＦＥＴ１０１のドレインは、ＦＥＴ９６のドレインと接続され、そのソースは、Ｎ型のＦＥＴ１０６のソースと接続される。このように、二次電池１の正極側にＦＥＴ９１、９６、１０１、および１０６が設けられる。
【００５６】
ＰＮＰ型のトランジスタ９２のエミッタは、ＦＥＴ９１のゲートと接続され、そのコレクタは、ＦＥＴ９１のソースと接続され、そのベースは、抵抗９３を介してＮＰＮ型のトランジスタ１１１のコレクタと接続される。ＦＥＴ９１のゲート・ソースの間には、仮想コンデンサ９４ができる。ダイオード９５のカソードは、ＦＥＴ９１のソースと接続され、そのアノードは、二次電池１の負極側と接続される。
【００５７】
ＰＮＰ型のトランジスタ９７のエミッタは、ＦＥＴ９６のゲートと接続され、そのコレクタは、ＦＥＴ９６のソースと接続され、そのベースは、抵抗９８を介してトランジスタ１１１のコレクタと接続される。ＦＥＴ９６のゲート・ソースの間には、仮想コンデンサ９９ができる。
【００５８】
ＰＮＰ型のトランジスタ１０２のエミッタは、ＦＥＴ１０１のゲートと接続され、そのコレクタは、ＦＥＴ１０１のソースと接続され、そのベースは、抵抗１０３を介してトランジスタ１１１のコレクタと接続される。ＦＥＴ１０１のゲート・ソースの間には、仮想コンデンサ１０４ができる。ダイオード１０５のカソードは、ＦＥＴ１０１のソースと接続され、そのアノードは、二次電池１の負極側と接続される。
【００５９】
ＰＮＰ型のトランジスタ１０７のエミッタは、ＦＥＴ１０６のゲートと接続され、そのコレクタは、ＦＥＴ１０６のソースと接続され、そのベースは、抵抗１０８を介してトランジスタ１１１のコレクタと接続される。ＦＥＴ１０６のゲート・ソースの間には、仮想コンデンサ１０９ができる。
【００６０】
トランジスタ１１１のエミッタは、二次電池１の負極側と接続され、そのベースは、制御回路１１２と接続される。また、制御回路１１２は、二次電池１の負極側とも接続される。
【００６１】
この第６の実施形態では、制御回路１１２によって、トランジスタ１１１がオンすると、トランジスタ９２のベース電流が、仮想コンデンサ９４、トランジスタ９２、抵抗９３、トランジスタ１１１、およびダイオード９５の順序で流れて、トランジスタ９２をオンさせる。トランジスタ９２がオンすると、仮想コンデンサ９４に蓄えられた電気エネルギーは放電し、ＦＥＴ９１がオフとなる。
【００６２】
また、制御回路１１２によって、トランジスタ１１１がオンすると、トランジスタ９７のベース電流が、仮想コンデンサ９９、トランジスタ９７、抵抗９８、トランジスタ１１１、およびダイオード９５の順序で流れて、トランジスタ９７をオンさせる。トランジスタ９７がオンすると、仮想コンデンサ９９に蓄えられた電気エネルギーは放電し、ＦＥＴ９６がオフとなる。
【００６３】
同様に、制御回路１１２によって、トランジスタ１１１がオンすると、トランジスタ１０２のベース電流が、仮想コンデンサ１０４、トランジスタ１０２、抵抗１０３、トランジスタ１１１、およびダイオード１０５の順序で流れて、トランジスタ１０２をオンさせる。トランジスタ１０２がオンすると、仮想コンデンサ１０４に蓄えられた電気エネルギーは放電し、ＦＥＴ１０１がオフとなる。
【００６４】
また、制御回路１１２によって、トランジスタ１１１がオンすると、トランジスタ１０７のベース電流が、仮想コンデンサ１０９、トランジスタ１０７、抵抗１０８、トランジスタ１１１、およびダイオード１０５の順序で流れて、トランジスタ１０７をオンさせる。トランジスタ１０７がオンすると、仮想コンデンサ１０９に蓄えられた電気エネルギーは放電し、ＦＥＴ１０６がオフとなる。このように、トランジスタ１１１をオンすることによって、ＦＥＴ９１、９６、１０１、および１０６がオフとなる。
【００６５】
図１５を参照して、この発明の第６の実施形態の変形例について説明する。この変形例は、第６の実施形態に示す回路からトランジスタ９２、９７、１０２、および１０７を取り除いて、ダイオード１１６および１１７を設けるようにした一例である。ダイオード１１６のアノードは、抵抗９３を介してＦＥＴ９１のゲートと、抵抗９８を介してＦＥＴ９６のゲートと接続され、そのカソードは、トランジスタ１１１のコレクタと接続される。ダイオード１１７のアノードは、抵抗１０３を介してＦＥＴ１０１のゲートと、抵抗１０８を介してＦＥＴ１０６のゲートと接続され、そのカソードは、トランジスタ１１１のコレクタと接続される。
【００６６】
ダイオード１１６および１１７は、ＦＥＴ９１および９６と、ＦＥＴ１０１および１０６とを分離するために用いられている。なお、この第６の実施形態の変形例も、上述した第６の実施形態と同様の動作となり、トランジスタ１１１をオンすることによって、ＦＥＴ９１、９６、１０１、および１０６がオフとなる。
【００６７】
図１６を参照して、この発明の第７の実施形態について説明する。この第７の実施形態では、上述した実施形態と同様に充電制御用のＰ型のＦＥＴと、放電制御用のＰ型のＦＥＴとの間にダイオードを設けた一例である。Ｐ型のＦＥＴ１２１のドレインは、二次電池１の負極側と接続され、そのソースは、Ｐ型のＦＥＴ１２６のソースと接続され、そのゲートは、抵抗１２２を介してＰＮＰ型のトランジスタ１２３のコレクタと接続される。ＦＥＴ１２４のゲート・ソースの間には、仮想コンデンサ１２４ができる。
【００６８】
ＦＥＴ１２６のゲートは、抵抗１２７を介してＰＮＰ型のトランジスタ１２８のコレクタと接続される。ＦＥＴ１２６のゲート・ソースの間には、仮想コンデンサ１２９ができる。このように、二次電池１の負極側にＦＥＴ１２１および１２６が設けられる。
【００６９】
トランジスタ１２３のエミッタは、二次電池１の正極側と接続され、そのベースは、制御回路１３０と接続される。トランジスタ１２８のエミッタは、二次電池１の正極側と接続され、そのベースは、制御回路１３０と接続される。ダイオード１２５のアノードは、ＦＥＴ１２１のソースと接続され、そのカソードは、二次電池１の正極側と接続される。
【００７０】
この第７の実施形態では、同じようにダイオードを設けてもＮ型のＦＥＴと同じようにＰ型のＦＥＴを制御することができる。
【００７１】
また、従来図１７に示すように、放電制御用のＰ型のＦＥＴ１３１と、充電制御用のＰ型のＦＥＴ１３２とが二次電池１の正極側に設けられるが、上述した実施形態のように、ダイオードを使用することによって、Ｎ型のＦＥＴを使用しても同様の配列にすることができる。
【００７２】
図１８に示すように、Ｎ型のＦＥＴ１３６のドレインは二次電池１の正極側と接続され、そのソースは、Ｎ型のＦＥＴ１３７のソースと接続される。ダイオード１３８のカソードは、ＦＥＴ１３６のソースと接続され、そのアノードは、二次電池１の負極側と接続される。このように、ダイオード１３８を使用することによって、上述した実施形態では、放電制御用のＰ型のＦＥＴ１３１と、充電制御用のＰ型のＦＥＴ１３２と同様の配列にすることができる。
【００７３】
この発明は、上述したこの発明の一実施形態等に限定されるものではなく、この発明の要旨を逸脱しない範囲内で様々な変形や応用が可能である。
【００７４】
【発明の効果】
この発明に依れば、ダイオードを使用することによって、Ｐ型のＦＥＴと比べて特性の良いＮ型のＦＥＴを使用して保護回路を構成することができる。また、ダイオードを使用することによって、抵抗を通過させず、ＦＥＴのゲート・ソース間にできる仮想コンデンサに蓄積された電荷を放電することができる。
【図面の簡単な説明】
【図１】この発明が適用された第１の実施形態について説明するための回路図である。
【図２】この発明が適用された第２の実施形態について説明するための回路図である。
【図３】この発明が適用された第２の実施形態について説明するための回路図である。
【図４】この発明が適用された第２の実施形態の充電制御の一例について説明するための回路図である。
【図５】この発明が適用された第２の実施形態の放電制御の一例について説明するための回路図である。
【図６】この発明が適用された実施形態について説明するための特性図である。
【図７】この発明が適用された第３の実施形態について説明するための特性図である。
【図８】この発明が適用された第３の実施形態について説明するための回路図である。
【図９】この発明が適用された第３の実施形態の第１の変形例について説明するための回路図である。
【図１０】この発明が適用された第３の実施形態の第２の変形例について説明するための回路図である。
【図１１】この発明が適用された第３の実施形態の第３の変形例について説明するための回路図である。
【図１２】この発明が適用された第４の実施形態について説明するための回路図である。
【図１３】この発明が適用された第５の実施形態について説明するための回路図である。
【図１４】この発明が適用された第６の実施形態について説明するための回路図である。
【図１５】この発明が適用された第６の実施形態の変形例について説明するための回路図である。
【図１６】この発明が適用された第７の実施形態について説明するための回路図である。
【図１７】従来のＰ型を使用した保護回路について説明するための回路図である。
【図１８】この発明が適用された実施形態について説明するための回路図である。
【図１９】従来のＰ型を使用した保護回路について説明するための回路図である。
【図２０】従来のＮ型を使用した保護回路について説明するための回路図である。
【図２１】従来のＮ型を使用した保護回路について説明するための特性図である。
【図２２】従来のＮ型を使用した保護回路について説明するための回路図である。
【符号の説明】
１・・・二次電池、２、４・・・Ｎ型のＦＥＴ、３、５・・・ＮＰＮ型のトランジスタ、６・・・ダイオード、７・・・ドライブ回路、８・・・チャージポンプ回路８、１１・・・電圧源、１２、１３・・・抵抗
【図１】
2005026732.tif 000003
【図２】
2005026732.tif 000004
【図３】
2005026732.tif 000005
【図４】
2005026732.tif 000006
【図５】
2005026732.tif 000007
【図６】
2005026732.tif 000008
【図７】
2005026732.tif 000009
【図８】
2005026732.tif 000010
【図９】
2005026732.tif 000011
【図１０】
2005026732.tif 000012
【図１１】
2005026732.tif 000013
【図１２】
2005026732.tif 000014
【図１３】
2005026732.tif 000015
【図１４】
2005026732.tif 000016
【図１５】
2005026732.tif 000017
【図１６】
2005026732.tif 000018
【図１７】
2005026732.tif 000019
【図１８】
2005026732.tif 000020
【図１９】
2005026732.tif 000021
【図２０】
2005026732.tif 000022
【図２１】
2005026732.tif 000023
【図２２】
2005026732.tif 000024