(57)【要約】【課題】  表示パネルと周辺回路との接続工程における工数の増加や高い接続精度を必要とすることなく、比較的安価な製造コストで実装面積（装置規模）を縮小することができるとともに、動作特性（表示特性）の向上を図ることができる表示装置を提供する。【解決手段】  スイッチ駆動部ＳＷＤにより生成、出力されたスイッチ切換信号ＳＤは、２つの信号経路に分岐された接続配線、及び、トランスファスイッチ回路１４０の両端部に設けられた信号入力接点ＮＬ、ＮＲを介して、内部に配設された各切換制御信号ラインＴＬの両端側に供給される。これにより、ソースドライバ１３０から出力されるシリアルデータからなる表示信号電圧が、スイッチ切換信号ＳＤに応じて液晶表示パネル１１０に配設された各データラインＤＬに分配して印加される。【選択図】  図２
2005107382.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査ライン及び複数の信号ラインが相互に直交するように配設され、該信号ライン及び走査ラインの交点近傍に複数の表示画素が２次元配列された表示パネルを有し、前記複数の表示画素に対して、表示データに基づく表示信号電圧を供給することにより、前記複数の表示画素の各々を階調表示させ、所望の画像情報を表示する表示装置において、
少なくとも、
各行の前記走査ラインに所定のタイミングで走査信号を順次印加して、該行の前記表示画素を選択状態に設定する走査駆動手段と、
外部から供給される前記表示データを取り込み、並列的に保持するデータ保持部、及び、該記データ保持部に並列的に保持された前記表示データを、所定の数の前記表示データごとに時分割的に配列された画素データに変換するデータ変換部を有する信号駆動手段と、
前記表示パネルと前記信号駆動手段との間に介在し、前記複数の信号ラインに直接接続され、前記所定の数の前記信号ラインごとに共通に設けられた接続端子を介して、前記信号駆動手段から供給される前記画素データに基づく前記表示信号電圧を、時分割的に分配して前記所定の数の前記信号ラインに印加する複数のスイッチを有し、前記選択状態に設定された行の前記複数の表示画素に、前記所定の数の前記信号ラインを介して前記分配された前記表示信号電圧を個別に印加するデータ分配手段と、
所定のタイミング信号に基づいて、前記データ分配手段における前記複数のスイッチの導通状態を制御するためのスイッチ切換信号を生成するスイッチ駆動制御手段と、
前記スイッチ駆動制御手段における前記スイッチ切換信号の出力接点と、前記データ分配手段における前記複数のスイッチに前記スイッチ切換信号を供給する切換制御ラインの両端に設けられた一対の信号入力接点との間に、２つの信号経路に分岐して配設された接続配線と、
を具備することを特徴とする表示装置。
【請求項２】
前記複数のスイッチは、前記複数の信号ラインの各々に対応して設けられ、前記スイッチ切換信号に基づいて、前記データ変換部における前記表示データの変換に用いる時分割タイミングに同期して、選択的に導通状態に設定されることを特徴とする請求項１記載の表示装置。
【請求項３】
前記スイッチ駆動制御手段は、前記走査駆動手段と一体的に構成されていることを特徴とする請求項１又は２記載の表示装置。
【請求項４】
少なくとも、前記表示パネル、前記走査駆動手段及び前記データ分配手段は、単一の絶縁性基板上に一体的に構成されていることを特徴とする請求項１乃至３のいずれかに記載の表示装置。
【請求項５】
前記走査駆動手段は、前記信号駆動手段と一体的に構成されていることを特徴とする請求項１乃至４のいずれかに記載の表示装置。
【請求項６】
前記走査駆動手段は、前記表示パネルの一方向側に、前記信号駆動手段に隣接するように唯一配置されていることを特徴とする請求項１乃至４のいずれかに記載の表示装置。
【請求項７】
前記接続配線は、前記２つの信号経路のうち、一方の信号経路となる接続配線が、前記スイッチ駆動制御手段の前記出力接点と前記データ分配手段の前記信号入力接点との間の、略最短経路となるように配設され、他方の信号経路となる接続配線が、前記絶縁性基板の縁辺部側を迂回する経路を有するように配設されていることを特徴とする請求項１乃至６のいずれか記載の表示装置。
【請求項８】
前記接続配線は、前記２つの信号経路のうち、一方の信号経路となる接続配線が、前記スイッチ駆動制御手段の前記出力接点と前記データ分配手段の前記信号入力接点との間の、略最短経路となるように配設され、他方の信号経路となる接続配線が、前記信号駆動手段と前記データ分配手段との間の領域を通過するように配設されていることを特徴とする請求項１乃至６のいずれか記載の表示装置。
【請求項９】
前記信号駆動手段から前記データ分配手段に出力される前記画素データに基づく前記表示信号電圧を伝達する信号配線は、少なくとも、前記他方の信号経路となる接続配線との交差領域において、相互に直交するように配線パターンが形成されていることを特徴とする請求項８記載の表示装置。
【請求項１０】
前記走査駆動手段は、前記表示パネルの一方向側に、前記信号駆動手段の両側方に隣接するように一対配置されていることを特徴とする請求項１乃至４のいずれかに記載の表示装置。
【請求項１１】
前記接続配線は、前記２つの信号経路のいずれもが、前記スイッチ駆動制御手段の前記出力接点と前記データ分配手段の前記信号入力接点との間の、略最短経路を有し、かつ、均一な配線長を有するように配設されていることを特徴とする請求項１０記載の表示装置。
【請求項１２】
前記一対の走査駆動手段の各々に、一体的に構成された前記スイッチ駆動制御手段により生成される一対の前記スイッチ切換信号は、相互に同期し、かつ、同一の信号レベルを有するように設定されていることを特徴とする請求項１０又は１１記載の表示装置。
【請求項１３】
前記一対の走査駆動手段のうち、一方の前記走査駆動手段は、前記表示パネルの上半分の表示領域に配設された前記複数の走査ラインに接続され、他方の前記走査駆動手段は、前記表示パネルの下半分の表示領域に配設された前記複数の走査ラインに接続されていることを特徴とする請求項１０乃至１２のいずれかに記載の表示装置。
【請求項１４】
前記一対の走査駆動手段のうち、一方の前記走査駆動手段は、前記表示パネルの奇数番目の前記走査ラインに接続され、他方の前記走査駆動手段は、前記表示パネルの偶数番目の前記走査ラインに接続されていることを特徴とする請求項１０乃至１２のいずれかに記載の表示装置。
【請求項１５】
前記複数の表示画素は、各々、前記走査ラインにゲート電極が接続され、前記信号ラインにドレイン電極が接続され、ソース電極が画素電極に接続された画素トランジスタと、前記画素電極及び該画素電極に対向して共通に設けられた共通電極間に液晶分子を充填してなる画素容量と、前記画素容量に並列に接続された補助容量と、を備えて構成され、
前記画素データに基づく前記表示信号電圧を印加することにより、前記表示画素に充填された前記液晶分子の配向状態が制御されて階調表示されることを特徴とする請求項１乃至１４のいずれかに記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、アクティブマトリクス型の駆動方式に対応した表示パネルを備えた表示装置に関する。
【背景技術】
【０００２】
近年、普及が著しいデジタルビデオカメラやデジタルスチルカメラ等の撮像機器や、携帯電話や携帯情報端末（ＰＤＡ）等の携帯機器において、画像や文字情報等を表示するための表示装置（ディスプレイ）として、また、コンピュータ等の情報端末やテレビジョン等の映像機器のモニタやディスプレイとしても、薄型軽量で、低消費電力化が可能であり、表示画質にも優れた液晶表示装置（Liquid Crystal Display；ＬＣＤ）が多用されている。
【０００３】
以下、従来技術における液晶表示装置について、簡単に説明する。
図１７は、従来技術における薄膜トランジスタ（ＴＦＴ）型の表示画素を備えた液晶表示装置の概略構成を示すブロック図であり、図１８は、従来技術における液晶表示パネルの要部構成の一例を示す等価回路図である。
図１７、図１８に示すように、従来技術における液晶表示装置１００Ｐは、概略、表示画素Ｐｘが、２次元配列（例えば、ｎ行×ｍ列に配列）された液晶表示パネル（表示パネル）１１０Ｐと、該液晶表示パネル１１０Ｐの各行の表示画素Ｐｘ群を順次走査して選択状態に設定するゲートドライバ（走査ドライバ）１２０Ｐと、選択状態に設定された行の表示画素Ｐｘ群に、映像信号に基づく表示信号電圧を一括して出力するソースドライバ（データドライバ）１３０Ｐと、ゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐにおける動作タイミングを制御するための制御信号（水平制御信号、垂直制御信号等）を生成、出力するＬＣＤコントローラ１５０Ｐと、映像信号から各種タイミング信号（水平同期信号、垂直同期信号、コンポジット同期信号等）を抽出してＬＣＤコントローラ１５０Ｐに出力するとともに、輝度信号からなる表示データを生成してデータドライバ１３０Ｐに出力する表示信号生成回路１６０Ｐと、ＬＣＤコントローラ１５０Ｐにより生成される極性反転信号ＦＲＰに基づいて、液晶表示パネル１１０Ｐの各表示画素Ｐｘに共通に設けられた共通電極（対向電極）に対して、所定の電圧極性を有するコモン信号電圧Ｖcomを印加するコモン信号駆動アンプ（駆動アンプ）１７０Ｐと、を備えた構成を有している。
【０００４】
ここで、液晶表示パネル１１０Ｐは、対向する透明基板間に、例えば、図１８に示すように、行列方向に互いに直交するように配設された複数の走査ラインＳＬ及び複数のデータラインＤＬと、該走査ラインＳＬ及びデータラインＤＬの各交点近傍に配置された複数の表示画素（液晶表示画素）Ｐｘと、を備えて構成されている。また、各表示画素Ｐｘは、画素電極とデータラインＤＬ間にソース−ドレイン（電流路）が接続され、走査ラインＳＬにゲート（制御端子）が接続された薄膜トランジスタからなる画素トランジスタＴＦＴと、画素電極に対向し、全表示画素Ｐｘに共通に設けられた共通電極と上記画素電極との間に充填、保持された液晶分子からなる画素容量（液晶容量）Ｃlcと、画素容量Ｃlcに並列に構成され、該画素容量Ｃlcに印加された信号電圧を保持するための補助容量（蓄積容量）Ｃｓと、を備えた構成を有している。
【０００５】
なお、液晶表示パネル１１０Ｐに配設された走査ラインＳＬ及びデータラインＤＬは、各々、接続端子ＴＭｇ、ＴＭｓを介して、液晶表示パネル１１０Ｐとは別個に設けられたゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐに接続されるように構成されている。また、補助容量Ｃｓの他端側の電極（補助電極）は、共通の接続ラインＣＬを介して所定の電圧Ｖcs（例えば、コモン信号電圧Ｖcom）が印加されるように構成されている。
【０００６】
このような構成を有する液晶表示装置１００Ｐにおいて、表示信号生成回路１６０Ｐから供給される、液晶表示パネル１１０Ｐの１行分の表示画素に対応した表示データが、ＬＣＤコントローラ１５０Ｐから供給される水平制御信号に基づいて、ソースドライバ１３０Ｐにより順次取り込み保持される。一方、ＬＣＤコントローラ１５０Ｐから供給される垂直制御信号に基づいて、ゲートドライバ１２０Ｐにより液晶表示パネル１１０Ｐに配設された各走査ラインＳＬに走査信号が順次印加され、各行の表示画素Ｐｘ群の画素トランジスタＴＦＴがオン動作して、表示信号電圧を取り込み可能な選択状態に設定される。そして、この各行の表示画素Ｐｘ群の選択タイミングに同期して、ソースドライバ１３０Ｐにより、上記取り込み保持した表示データに基づく表示信号電圧を、各データラインＤＬを介して各表示画素Ｐｘに一斉に供給する。
【０００７】
これにより、選択状態に設定された各表示画素Ｐｘの画素トランジスタＴＦＴを介して、画素容量Ｃlcに充填された液晶分子が、該表示信号電圧に応じて配向状態を変化させて所定の階調表示動作が行われるとともに、該画素容量Ｃlcに並列に接続された補助容量Ｃｓに、該画素容量Ｃlcに印加された電圧が充電される。このような一連の動作を、１画面分の各行に対して繰り返し実行することにより、映像信号に基づく所望の画像情報が液晶表示パネル１１０Ｐに表示される。
【０００８】
なお、液晶表示装置の実装構造としては、図１７、図１８に示したように、液晶表示パネル１１０Ｐを構成する（画素アレイが形成される）ガラス基板等の絶縁性基板とは別個に、周辺回路であるゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐを設け、接続端子ＴＭｇ、ＴＭｓを介して、液晶表示パネル１１０Ｐと周辺回路とを電気的に接続する構成のほか、上記絶縁性基板上に、例えば、ゲートドライバ１２０Ｐやソースドライバ１３０Ｐを、ポリシリコントランジスタを適用して、画素アレイ（表示画素Ｐｘ）と一体的に形成した構成も知られている。このような液晶表示装置の概略構成や実装構造等については、例えば、特許文献１等に記載されている。
【０００９】
【特許文献１】特開２０００−２６７５９０号公報  （第３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、上述したような液晶表示装置においては、以下に示すような問題を有していた。
すなわち、図１７、図１８に示したように、液晶表示パネル１１０Ｐに対して、ゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐを周辺回路として別個に設けた構成においては、表示画質の向上のために液晶表示パネル１１０Ｐを高精細化した場合、データライン数の増加を招き、これにより、液晶表示パネル１１０Ｐとゲートドライバ１２０Ｐ又はソースドライバ１３０Ｐを接続するための接続端子数が増加するとともに、当該接続端子間のピッチが狭くなるため、液晶表示パネル１１０Ｐと周辺回路（ゲートドライバ１２０Ｐ及びソースドライバ１３０Ｐ）とを接続するための接続工程における工数が増加するとともに、高い接続精度を必要とすることになり、製造コストの上昇や、周辺回路を外付けするための実装面積の増大を招くという問題を有していた。
【００１１】
このような液晶表示パネルと周辺回路との接続に係る工数や接続精度の問題、さらには、実装面積の問題を解決する技術としては、上述した特許文献１等にも示されているように、単一の絶縁性基板上に液晶表示パネルと、ゲートドライバやソースドライバを、ポリシリコントランジスタを適用して一体的に形成した構成が知られている。ここで、周知のように、ポリシリコントランジスタは、アモルファスシリコントランジスタのように、既に製造技術が確立され、良好な素子特性（動作特性）が得られているトランジスタ素子とは異なり、製造プロセスが煩雑で製造コストも高価であり、また、動作特性も不十分であるため、液晶表示装置の製品コストの上昇を招くとともに、安定した表示特性を得ることが難しいという問題を有していた。
【００１２】
そこで、本発明は、上述した課題に鑑み、表示パネルと周辺回路との接続工程における工数の増加や高い接続精度を必要とすることなく、比較的安価な製造コストで実装面積（装置規模）を縮小することができるとともに、動作特性（表示特性）の向上を図ることができる表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
請求項１記載の発明は、複数の走査ライン及び複数の信号ラインが相互に直交するように配設され、該信号ライン及び走査ラインの交点近傍に複数の表示画素が２次元配列された表示パネルを有し、前記複数の表示画素に対して、表示データに基づく表示信号電圧を供給することにより、前記複数の表示画素の各々を階調表示させ、所望の画像情報を表示する表示装置において、少なくとも、各行の前記走査ラインに所定のタイミングで走査信号を順次印加して、該行の前記表示画素を選択状態に設定する走査駆動手段と、外部から供給される前記表示データを取り込み、並列的に保持するデータ保持部、及び、該記データ保持部に並列的に保持された前記表示データを、所定の数の前記表示データごとに時分割的に配列された画素データに変換するデータ変換部を有する信号駆動手段と、前記表示パネルと前記信号駆動手段との間に介在し、前記複数の信号ラインに直接接続され、前記所定の数の前記信号ラインごとに共通に設けられた接続端子を介して、前記信号駆動手段から供給される前記画素データに基づく前記表示信号電圧を、時分割的に分配して前記所定の数の前記信号ラインに印加する複数のスイッチを有し、前記選択状態に設定された行の前記複数の表示画素に、前記所定の数の前記信号ラインを介して前記分配された前記表示信号電圧を個別に印加するデータ分配手段と、所定のタイミング信号に基づいて、前記データ分配手段における前記複数のスイッチの導通状態を制御するためのスイッチ切換信号を生成するスイッチ駆動制御手段と、前記スイッチ駆動制御手段における前記スイッチ切換信号の出力接点と、前記データ分配手段における前記複数のスイッチに前記スイッチ切換信号を供給する切換制御ラインの両端に設けられた一対の信号入力接点との間に、２つの信号経路に分岐して配設された接続配線と、を具備することを特徴とする。
【００１４】
請求項２記載の発明は、請求項１記載の表示装置において、前記複数のスイッチは、前記複数の信号ラインの各々に対応して設けられ、前記スイッチ切換信号に基づいて、前記データ変換部における前記表示データの変換に用いる時分割タイミングに同期して、選択的に導通状態に設定されることを特徴とする。
請求項３記載の発明は、請求項１又は２記載の表示装置において、前記スイッチ駆動制御手段は、前記走査駆動手段と一体的に構成されていることを特徴とする。
【００１５】
請求項４記載の発明は、請求項１乃至３のいずれかに記載の表示装置において、少なくとも、前記表示パネル、前記走査駆動手段及び前記データ分配手段は、単一の絶縁性基板上に一体的に構成されていることを特徴とする。
請求項５記載の発明は、請求項１乃至４のいずれかに記載の表示装置において、前記走査駆動手段は、前記信号駆動手段と一体的に構成されていることを特徴とする。
【００１６】
請求項６記載の発明は、請求項１乃至４のいずれかに記載の表示装置において、前記走査駆動手段は、前記表示パネルの一方向側に、前記信号駆動手段に隣接するように唯一配置されていることを特徴とする。
請求項７記載の発明は、請求項１乃至６のいずれか記載の表示装置において、前記接続配線は、前記２つの信号経路のうち、一方の信号経路となる接続配線が、前記スイッチ駆動制御手段の前記出力接点と前記データ分配手段の前記信号入力接点との間の、略最短経路となるように配設され、他方の信号経路となる接続配線が、前記絶縁性基板の縁辺部側を迂回する経路を有するように配設されていることを特徴とする。
【００１７】
請求項８記載の発明は、請求項１乃至６のいずれか記載の表示装置において、前記接続配線は、前記２つの信号経路のうち、一方の信号経路となる接続配線が、前記スイッチ駆動制御手段の前記出力接点と前記データ分配手段の前記信号入力接点との間の、略最短経路となるように配設され、他方の信号経路となる接続配線が、前記信号駆動手段と前記データ分配手段との間の領域を通過するように配設されていることを特徴とする。
【００１８】
請求項９記載の発明は、請求項８記載の表示装置において、前記信号駆動手段から前記データ分配手段に出力される前記画素データに基づく前記表示信号電圧を伝達する信号配線は、少なくとも、前記他方の信号経路となる接続配線との交差領域において、相互に直交するように配線パターンが形成されていることを特徴とする。
請求項１０記載の発明は、請求項１乃至４のいずれかに記載の表示装置において、前記走査駆動手段は、前記表示パネルの一方向側に、前記信号駆動手段の両側方に隣接するように一対配置されていることを特徴とする。
【００１９】
請求項１１記載の発明は、請求項１０記載の表示装置において、前記接続配線は、前記２つの信号経路のいずれもが、前記スイッチ駆動制御手段の前記出力接点と前記データ分配手段の前記信号入力接点との間の、略最短経路を有し、かつ、均一な配線長を有するように配設されていることを特徴とする。
請求項１２記載の発明は、請求項１０又は１１記載の表示装置において、前記一対の走査駆動手段の各々に、一体的に構成された前記スイッチ駆動制御手段により生成される一対の前記スイッチ切換信号は、相互に同期し、かつ、同一の信号レベルを有するように設定されていることを特徴とする。
【００２０】
請求項１３記載の発明は、請求項１０乃至１２のいずれかに記載の表示装置において、前記一対の走査駆動手段のうち、一方の前記走査駆動手段は、前記表示パネルの上半分の表示領域に配設された前記複数の走査ラインに接続され、他方の前記走査駆動手段は、前記表示パネルの下半分の表示領域に配設された前記複数の走査ラインに接続されていることを特徴とする。
請求項１４記載の発明は、請求項１０乃至１２のいずれかに記載の表示装置において、前記一対の走査駆動手段のうち、一方の前記走査駆動手段は、前記表示パネルの奇数番目の前記走査ラインに接続され、他方の前記走査駆動手段は、前記表示パネルの偶数番目の前記走査ラインに接続されていることを特徴とする。
【００２１】
請求項１５記載の発明は、請求項１乃至１４のいずれかに記載の表示装置において、前記複数の表示画素は、各々、前記走査ラインにゲート電極が接続され、前記信号ラインにドレイン電極が接続され、ソース電極が画素電極に接続された画素トランジスタと、前記画素電極及び該画素電極に対向して共通に設けられた共通電極間に液晶分子を充填してなる画素容量と、前記画素容量に並列に接続された補助容量と、を備えて構成され、前記画素データに基づく前記表示信号電圧を印加することにより、前記表示画素に充填された前記液晶分子の配向状態が制御されて階調表示されることを特徴とする。
【発明の効果】
【００２２】
すなわち、本発明に係る表示装置は、相互に直交する複数の走査ライン及び複数の信号ライン（データライン）の各交点近傍に、表示画素をマトリクス状に配列してなる表示パネルを備えた表示装置において、各行の表示画素に所定のタイミングで走査信号を順次印加して、当該行の表示画素を選択状態に設定する走査駆動手段（ゲートドライバ）と、表示データを所定の数の表示データごとに時分割的に配列された画素データに変換する手段を備える信号駆動手段（ソースドライバ）と、表示パネルと信号駆動手段との間に介在し、複数の信号ラインの各々に接続された複数のスイッチを有し、選択状態に設定された表示画素に、該スイッチを介して画素データに基づく表示信号電圧を、時分割的に分配して印加するデータ分配手段（トランスファスイッチ回路）と、上記データ分配手段における複数のスイッチの導通状態を制御するスイッチ切換信号を生成するスイッチ駆動制御手段（スイッチ駆動部）と、を備え、上記スイッチ駆動制御手段におけるスイッチ切換信号の出力接点と、データ分配手段において複数のスイッチにスイッチ切換信号を供給する切換制御ラインの両端に設けられた一対の信号入力接点との間に接続された接続配線（配線群）が、２つの信号経路に分岐して配設された構成を有している。
【００２３】
ここで、少なくとも、上記表示パネル、走査駆動手段及びデータ分配手段は、同一の絶縁性基板上に一体的に構成されている。また、スイッチ駆動制御手段は、走査駆動手段と一体的に構成されているものであってもよく、さらに、該走査駆動手段は、信号駆動手段と一体的に構成、あるいは、信号駆動手段に隣接する領域に配置されているものであってもよい。
【００２４】
このように、本発明に係る表示装置によれば、表示パネルを構成する各信号ラインに接続された表示画素に供給する表示信号電圧を、信号駆動手段の内部で複数本の信号ラインを一組として所定の時分割タイミングでシリアルデータ（画素データ）に変換して、上記組数分の接続端子を介してデータ分配手段に出力し、該データ分配手段により各組のシリアルデータを、上記時分割タイミングに応じて各組の信号ラインに順次分配しつつ供給することができるので、絶縁性基板に設けられたデータ分配手段と、絶縁性基板に後付けされる信号駆動手段とを、上記信号ラインの本数よりも少ない接続端子により接続することができる。
【００２５】
したがって、表示パネル（画素エリア）と信号駆動手段間の接続端子の数を大幅に削減して、当該接続端子間のピッチを比較的広く設計することができるので、当該接続工程における工数を削減することができるとともに、比較的低い接続精度であっても良好に接続することができ、製造コストの削減及び周辺回路（ドライバＩＣ）の実装面積の縮小を図ることができる。
【００２６】
また、スイッチ駆動制御手段により生成されたスイッチ切換信号は、２つの信号経路に分岐して配設された接続配線を介して、データ分配手段内に配設された切換制御ラインの両端から並行して略同時に印加されることにより、該切換制御ラインに接続された、いずれのスイッチにスイッチ切換信号を印加する場合であっても、該信号の伝達距離が切換制御ラインの配線長の１／２以下になるので、該切換制御ラインに付加される抵抗成分や容量成分を低減して両者の積で規定される時定数を低減し、スイッチ切換信号の伝達遅延を大幅に抑制することができる。したがって、表示画素への表示データの書き込み不良に起因する表示ムラ等の画質の劣化を抑制することができる。
【００２７】
ここで、接続配線の配設構造としては、例えば、２つの信号経路のうち、一方の信号経路となる接続配線が、スイッチ駆動制御手段と記データ分配手段の間（具体的には、出力接点と信号入力接点間）の、略最短経路となるように配設され、他方の信号経路となる接続配線が、絶縁性基板の縁辺部側を迂回する経路を有するように配設されているものであってもよいし、他方の信号経路となる接続配線が、信号駆動手段とデータ分配手段との間の領域を通過するように配設されているものであってもよい。
【００２８】
前者の配設構造においては、信号駆動手段への入力信号線や電源線等と上記接続配線との間で交差構造を有することになり、相互の信号レベルへの変動が生じるが、信号駆動手段とデータ分配手段との間の領域において、接続配線と表示信号電圧が伝達される信号配線とが交差する構造に比較すると、表示動作（すなわち、表示信号電圧）への直接的な影響を抑制することができる。
【００２９】
一方、後者の配設構造においては、上述したように接続配線と信号配線が交差することにより、表示信号電圧の信号レベルに直接影響を及ぼすことが考えられるため、このような影響を抑制する構成として、信号駆動手段から出力される表示信号電圧を伝達する信号配線（トランスファ接続ライン群）と、上記他方の信号経路となる接続配線との交差構造が、相互に直交するように配線パターンが形成された構成を適用することができる。
【００３０】
これによれば、上記交差部において各配線に付加される寄生容量を均一化することができるので、信号配線により伝達される表示信号電圧に及ぼす影響（伝達遅延）を抑制することができるとともに、電気的な接続状態や配線パターンの異常等を改善することができる。また、接続配線を、信号駆動手段とデータ分配手段との間の領域に配設することができるので、絶縁性基板の縁辺部側に配設する場合に比較して、回路形成領域を縮小して、表示パネルが搭載された絶縁性基板の基板サイズの小型化を図ることができる。
【００３１】
さらに、接続配線の他の配設構造としては、例えば、表示パネルの一方向側に、信号駆動手段及び走査駆動手段を備え、かつ、信号駆動手段の両側方に隣接するように一対の走査駆動手段を配置した構成を適用することもできる。この場合、各走査駆動手段とデータ分配手段との間に配設される接続配線は、いずれも、スイッチ駆動制御手段とデータ分配手段との間の略最短経路を有し、かつ、均一な配線長を有するように構成され、さらには、各接続配線を伝達するスイッチ切換信号は、相互に同期し、かつ、同一の信号レベルを有するように設定されている。
【００３２】
これにより、接続配線の配線長を均一化することができるとともに、短くすることができるので、該接続配線に付加される抵抗成分及び容量成分に起因する信号遅延や信号レベルの劣化を抑制して、スイッチ切換信号を良好に供給することができ、一層の表示画質の向上を図ることができる。また、表示装置の配線経路を簡略化することができ、表示装置の小型化や製品コストの削減を図ることができる。
【００３３】
加えて、本発明に係る表示装置においては、少なくとも、表示パネル（複数の表示画素）と、走査駆動手段及びデータ分配手段が、同一の絶縁性基板上に一体的に形成された構成を有しているので、表示画素を構成する画素トランジスタや、走査駆動手段及びデータ分配手段を構成する各機能素子を、例えば、アモルファスシリコンを適用して同一の製造プロセスで形成することができる。これにより、すでに技術的に確立されたアモルファスシリコン製造プロセスを適用して、安価に表示装置を製造することができるとともに、動作特性の安定した機能素子を実現することができるので、表示装置の表示特性を向上させることができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明に係る表示装置について、図面を参照しながら説明する。なお、以下に示す実施形態においては、本発明に係る表示装置を、アクティブマトリクス型の駆動方式を採用した液晶表示装置に適用した場合について説明する。
（表示装置）
まず、本発明に係る表示装置を適用可能な液晶表示装置の全体構成について説明する。
図１は、本発明に係る表示装置を適用した液晶表示装置の全体構成を示す概略ブロック図であり、図２は、本発明に係る表示装置を適用した液晶表示装置の要部構成例を示す概略構成図である。ここで、上述した従来技術（図１７及び図１８）と同等の構成については、同等又は同一の符号を付して説明を簡略化する。
【００３５】
図１、図２に示すように、本構成例に係る液晶表示装置１００は、概略、上述した従来技術（図１７参照）と同様に、複数の走査ラインＳＬ及び複数のデータラインＤＬの交点近傍に複数の表示画素Ｐｘが２次元（ｎ行×ｍ列）配列された液晶表示パネル１１０（表示パネル：又は、図２に示すような絶縁性基板ＳＵＢ上の所定の領域に設けられた画素アレイＰＸＡ）と、各走査ラインＳＬに所定のタイミングで走査信号を順次印加するゲートドライバ（走査信号手段）１２０と、各データラインＤＬに表示データに基づく表示信号電圧を印加するためのソースドライバ（信号駆動手段）１３０と、少なくとも、ゲートドライバ１２０及びソースドライバ１３０、後述するトランスファスイッチ回路１４０の動作状態を制御するための各種制御信号（後述する垂直制御信号、水平制御信号、トランスファスイッチ制御信号）を生成して出力するＬＣＤコントローラ１５０と、映像信号に基づいてソースドライバ１３０に供給する表示データを生成するとともに、ＬＣＤコントローラ１５０に供給するタイミング信号を生成する表示信号生成回路１６０と、全表示画素Ｐｘに共通に設けられた共通電極に対して、所定の電圧極性を有するコモン信号電圧Ｖcomを印加するコモン電圧駆動アンプ１７０と、を備え、さらに、本発明特有の構成として、液晶表示パネル１１０とソースドライバ１３０との間に、ソースドライバ１３０から出力されるシリアルデータからなる表示信号電圧を、液晶表示パネル１１０に配設された各データラインＤＬに分配して印加するトランスファスイッチ回路（データ分配手段）１４０を設けた構成を有している。
【００３６】
ここで、本構成例においては、図２に示すように、少なくとも、液晶表示パネル１１０を構成する複数の表示画素Ｐｘが２次元配列される画素アレイＰＸＡと、ゲートドライバ１２０及びトランスファスイッチ回路１４０が、ガラス基板等の絶縁性基板ＳＵＢ上に一体的に形成された構成を有している。また、ソースドライバ１３０は、該絶縁性基板ＳＵＢとは別個のドライバチップとして形成され、絶縁性基板ＳＵＢ上に形成された配線電極（接続接点；後述する接続端子ＴＭｓに相当する）を介して電気的に接続されるとともに、絶縁性基板ＳＵＢ上に外付け（後付け）部品として搭載される構成を有している。
【００３７】
この場合、表示画素Ｐｘを構成する画素トランジスタ（図１８に示した画素トランジスタＴＦＴに相当する）、及び、後述するゲートドライバ１２０及びトランスファスイッチ回路１４０を構成する各機能素子（薄膜トランジスタ等）を、例えば、アモルファスシリコンを適用して同一の製造プロセスで形成することができる。これにより、すでに技術的に確立されたアモルファスシリコン製造プロセスを適用して、安価に液晶表示装置を製造することができるとともに、動作特性の安定した機能素子を実現することができるので、液晶表示装置の表示特性を向上させることができる。
なお、上述した液晶表示パネル１１０（画素アレイＰＸＡ）は、従来技術に示した構成（図１８に示した液晶表示パネル１１０Ｐ）と同等の構成を有しているので、その詳細な説明を省略する。
【００３８】
次いで、上述した液晶表示装置の各構成について具体的に説明する。
図３は、本構成例に係る液晶表示装置に適用されるゲートドライバ及びスイッチ駆動部の一具体例を示す概略構成図であり、図４は、本構成例に係る液晶表示装置に適用されるソースドライバ及びトランスファスイッチ回路の一具体例を示す概略構成図である。ここでは、上述した図１、図２に示した構成を適宜参照しながら説明する。
【００３９】
ゲートドライバ１２０は、図３に示すように、ＬＣＤコントローラ１５０から垂直制御信号として供給されるゲートスタート信号ＧＳＲＴ及びゲートクロック信号ＧＰＣＫに基づいて、所定のタイミングでシフト信号を順次出力するシフトレジスタ１２１と、該シフトレジスタ１２１から出力されるシフト信号を一方の入力とし、ＬＣＤコントローラ１５０から垂直制御信号として供給されるゲートリセット信号ＧＲＥＳを他方の入力とする２入力論理積演算回路（以下、「ＡＮＤ回路」と略記する）１２２と、該ＡＮＤ回路１２２からの出力信号を所定の信号レベルに設定（昇圧）する複数段（２段）のレベルシフタ１２３、１２４及び出力アンプ（アンプ）１２５と、を備えた構成を有している。ここで、レベルシフタ１２３、１２４及び出力アンプ１２５は、主にシフトレジスタ１２１を低電圧で駆動させるためのものであり、走査ラインＳＬ（表示画素Ｐｘ）に印加する走査信号の信号レベルに応じて、ゲートドライバ１２０の出力段に適宜設けられる。
【００４０】
このような構成を有するゲートドライバ１２０においては、ＬＣＤコントローラ１５０から垂直制御信号としてゲートスタート信号ＧＳＲＴ、ゲートクロック信号ＧＰＣＫが供給されると、シフトレジスタ１２１によりゲートクロック信号ＧＰＣＫに基づいて、ゲートスタート信号ＧＳＲＴを順次シフトしつつ、各走査ラインに対応して設けられた複数のＡＮＤ回路１２２の一方の入力接点に該シフト信号が入力される。
【００４１】
ここで、ゲートリセット信号ＧＲＥＳをハイレベル（“１”）に設定した状態（ゲートドライバの駆動状態）では、ＡＮＤ回路１２２の他方の入力接点に常時“１”レベルが入力されるので、上記ゲートスタート信号ＧＳＲＴ、ゲートクロック信号ＧＰＣＫに基づいて、シフトレジスタ１２１からシフト信号が出力されるタイミングで、ＡＮＤ回路１２２からハイレベル（“１”）の信号が出力され、レベルシフタ１２３、１２４及び出力アンプ１２５を介して、所定のハイレベルを有する走査信号Ｇ１、Ｇ２、Ｇ３、・・・が生成され、各走査ラインＳＬ１、ＳＬ２、ＳＬ３、・・・に順次印加される。これにより、走査信号Ｇ１、Ｇ２、Ｇ３、・・・が印加された各行の走査ラインＳＬ１、ＳＬ２、ＳＬ３、・・・に接続された表示画素Ｐｘが一括して選択状態に設定される。
【００４２】
一方、ゲートリセット信号ＧＲＥＳをローレベル（“０”）に設定した状態（ゲートドライバ１２０のリセット状態）では、ＡＮＤ回路１２２の他方の入力接点に常時“０”レベルが入力されるので、シフトレジスタ１２１からのシフト信号の出力の有無にかかわらず、ＡＮＤ１２２からローレベル（“０”）の信号が常時出力されることにより、所定のローレベルを有する走査信号Ｇ１、Ｇ２、Ｇ３、・・・が生成され、各行の走査ラインＳＬ１、ＳＬ２、ＳＬ３、・・・に接続された表示画素Ｐｘが非選択状態に設定される。
【００４３】
また、本構成例においては、図２、図３に示すように、ゲートドライバ１２０内に、後述するトランスファスイッチ回路１４０を駆動制御するためのスイッチ駆動部（スイッチ駆動制御手段）ＳＷＤが一体的に形成された構成を有している。ここで、スイッチ駆動部ＳＷＤは、図３に示すように、ＬＣＤコントローラ１５０から供給されるトランスファスイッチ制御信号（タイミング信号：マルチプレクサコントロール信号ＣＮmx0、ＣＮmx1及びスイッチリセット信号ＳＤＲＥＳ）に基づいて、所定のタイミングでデコード信号を順次出力するデコーダ１２６と、上述したＡＮＤ回路１２２と同様に、デコーダ１２６から出力されるデコード信号を一方の入力とし、ＬＣＤコントローラ１５０から供給されるゲートリセット信号ＧＲＥＳを他方の入力とするＡＮＤ回路１２７と、該ＡＮＤ回路１２７からの出力信号を所定の信号レベルに設定する複数段のレベルシフタ（上述したゲートドライバ１２０に示したレベルシフタ１２３、１２４と同一の構成）及び出力アンプ１２８と、を備えた構成を有している。
【００４４】
このような構成を有するスイッチ駆動部ＳＷＤにおいては、ＬＣＤコントローラ１５０からトランスファスイッチ制御信号として供給されるマルチプレクサ制御信号ＣＮmx0、ＣＮmx1及びスイッチリセット信号ＳＤＲＥＳに基づいて、デコーダ１２６により生成されるデコード信号が、後述するトランスファスイッチ回路１４０の各トランスファゲート（スイッチ）に対応して設けられた複数（例えば、３個）のＡＮＤ回路１２７の一方の入力接点に入力される。
【００４５】
ここで、スイッチ駆動部ＳＷＤにおいては、上述したゲートリセット信号ＧＲＥＳをハイレベル（“１”）に設定した状態（ゲートドライバの駆動状態）において、表１に示す信号論理のように、ＬＣＤコントローラ１５０からローレベル（“０”）のスイッチリセット信号ＳＤＲＥＳを供給した場合には、マルチプレクサ制御信号ＣＮmx0、ＣＮmx1の信号レベルに関わらず、デコーダ１２６からローレベル（“０”）のデコード信号がＡＮＤ回路１２７の一方の入力接点に常時入力されることにより、トランスファスイッチ回路１４０にはローレベル（“０”）のスイッチ切換信号ＳＤ１〜ＳＤ３が供給されて、後述するソースドライバ１３０により生成された表示信号電圧の各列のデータラインＤＬへの供給が遮断される。
【００４６】
また、ＬＣＤコントローラ１５０からハイレベル（“１”）のスイッチリセット信号ＳＤＲＥＳを供給した場合には、表１に示すように、マルチプレクサ制御信号ＣＮmx0、ＣＮmx1の信号レベルに基づいて、マルチプレクサ制御信号ＣＮmx0、ＣＮmx1が共にローレベルのとき、スイッチ切換信号ＳＤ１のみがハイレベルとなり、マルチプレクサ制御信号ＣＮmx1がハイレベルのとき、スイッチ切換信号ＳＤ２のみがハイレベルとなり、マルチプレクサ制御信号ＣＮmx0がハイレベルのとき、スイッチ切換信号ＳＤ３のみがハイレベルとなり、マルチプレクサ制御信号ＣＮmx0、ＣＮmx1が共にハイレベルのとき、スイッチ切換信号ＳＤ１〜ＳＤ３がいずれもローレベルとなるように設定されるとともに、上記ゲートドライバ１２０と共通に設けられたレベルシフタ１２３、１２４及び出力アンプ１２８を介して、該スイッチ切換信号ＳＤ１〜ＳＤ３の信号レベルが昇圧されて、個別の信号線を介して、相互に時間的に重ならないように順次トランスファスイッチ回路１４０に印加される。これにより、ハイレベルのスイッチ切換信号ＳＤ１〜ＳＤ３が印加されたトランスファゲートが順次（時系列的に）オン動作して、後述するソースドライバ１３０により生成された表示信号電圧が各列のデータラインＤＬに供給される（信号供給状態）。
【００４７】
一方、ゲートリセット信号ＧＲＥＳをローレベル（“０”）に設定した状態（ゲートドライバ１２０のリセット状態）においては、ＡＮＤ回路１２７の他方の入力接点に常時“０”レベルが入力されるため、デコーダ１２６から出力されるデコード信号の信号レベルに関わらず、ＡＮＤ回路１２７からローレベル（“０”）の信号が常時出力され、トランスファスイッチ回路１４０にはローレベル（“０”）のスイッチ切換信号ＳＤ１〜ＳＤ３が供給されて、各トランスファゲートはオフ動作して、各列のデータラインへの表示信号電圧の供給が遮断される（信号遮断状態）。
【００４８】
【表１】
2005107382.tif 000003
【００４９】
ソースドライバ１３０は、例えば、図４に示すように、水平シフトクロック信号ＳＣＫ、水平期間スタート信号ＳＴＨに基づいて、所定のタイミングでシフト信号を順次出力するシフトレジスタ１３１と、該シフトレジスタ１３１から出力されるシフト信号に応じて、表示信号生成回路１６０から並列的に供給される複数系統の表示データ、例えば、画像情報を構成する赤色成分（Ｒ）、緑色成分（Ｇ）、青色成分（Ｂ）からなる３系統の表示データＲdata、Ｇdata、Ｂdataを順次取り込むとともに、前の水平期間に取り込まれた表示データを制御信号ＳＴＢに応じて一斉に出力するラッチ回路（データ保持部）１３２と、マルチプレクサコントロール信号ＣＮmx0、ＣＮmx1に基づいて、ラッチ回路１３２から一斉に出力された各表示データＲdata、Ｇdata、Ｂdata（すなわち、パラレルデータ）を、時分割的に配列された１系統の画素データ（Ｒ、Ｇ、Ｂ）（すなわち、シリアルデータ）に変換する３入力マルチプレクサ（データ変換部）１３３と、該３入力マルチプレクサ１３３から出力される画素データ（Ｒ、Ｇ、Ｂ）をデジタル−アナログ変換し、極性制御信号ＰＯＬに基づいて所定の信号極性を有するアナログ信号を生成するデジタル−アナログ変換器（以下、「Ｄ／Ａコンバータ」と略記する）１３４と、出力イネーブル信号ＯＥに基づいて、アナログ変換された画素データ（Ｒ、Ｇ、Ｂ）を所定の信号レベルに増幅して、接続端子ＴＭｓを介して、トランスファスイッチ回路１４０に表示信号電圧Ｖrgbとして出力する出力アンプ１３５と、を備えた構成を有している。ここで、上述した各構成に供給される水平シフトクロック信号ＳＣＫ、水平期間スタート信号ＳＴＨ、制御信号ＳＴＢ、マルチプレクサコントロール信号ＣＮmx0、ＣＮmx1、極性制御信号ＰＯＬ、出力イネーブル信号ＯＥは、いずれもＬＣＤコントローラ１５０から供給される水平制御信号である。
【００５０】
また、トランスファスイッチ回路１４０は、概略、図４に示すように、上述したソースドライバ１３０から、時分割的に構成された表示信号電圧Ｖrgbが出力される接続端子ＴＭｓに対して並列的に接続され、ＲＧＢの各色に対応した表示画素Ｐｘに接続された（３本単位の）各データラインＤＬ１〜ＤＬ３、ＤＬ４〜ＤＬ６、・・・に対して、各々トランスファゲート（スイッチ）ＴＧ１〜ＴＧ３を備えた構成を有している。また、トランスファスイッチ回路１４０の内部には、３本の切換制御信号ラインＴＬ１〜ＴＬ３が配設され、各切換制御信号ラインＴＬ１〜ＴＬ３に上記各トランスファゲートＴＧ１〜ＴＧ３の制御端子が個別に接続されるように構成されている。
【００５１】
ここで、各切換制御信号ラインＴＬ１〜ＴＬ３は、両端に信号入力接点を備え、各信号入力接点がトランスファスイッチ回路１４０の両端部に配置されている。上述したスイッチ駆動部ＳＷＤにより個別に生成、出力されたスイッチ切換信号ＳＤ１〜ＳＤ３は、各々２つの信号経路に分岐され、対応する切換制御信号ラインＴＬ１〜ＴＬ３の両端に設けられた一対の信号入力接点を介して、該切換制御信号ラインＴＬ１〜ＴＬ３の両端側から供給される。これにより、該スイッチ切換信号ＳＤ１〜ＳＤ３の信号レベルに応じて各トランスファゲートＴＧ１〜ＴＧ３のオン、オフ状態が設定される。
【００５２】
すなわち、このような構成を有するソースドライバ１３０及びトランスファスイッチ回路１４０においては、表示信号生成回路１６０から１行分のＲＧＢの各色の表示画素Ｐｘに対応した表示データＲdata、Ｇdata、Ｂdataが並列的かつ順次供給され、ラッチ回路により１組のＲＧＢ各色の表示画素に対応した表示データＲdata、Ｇdata、Ｂdataが順次取り込み保持された後、３入力マルチプレクサ１３３により時分割シリアルデータに変換されて、Ｄ／Ａコンバータ１３４、出力アンプ１３５及び接続端子ＴＭｓを介してトランスファスイッチ回路１４０に出力される。
【００５３】
このとき、データドライバ１２０内に設けられたスイッチ駆動部ＳＷＤから、上記３入力マルチプレクサ１３３におけるシリアル変換処理を制御するマルチプレクサ制御信号ＣＮmx0、ＣＮmx1に基づいて生成されるスイッチ切換信号ＳＤ１〜ＳＤ３をトランスファスイッチ回路１４０に供給することにより、上記時分割シリアルデータからなる表示信号電圧Ｖrgbの時分割タイミングに同期して、各データラインＤＬ１〜ＤＬ３、ＤＬ４〜ＤＬ６、・・・に設けられたトランスファゲートＴＧ１〜ＴＧ３を、時間的に重ならないように選択的にオン動作させる。
【００５４】
これにより、時分割シリアルデータのうち、表示データの赤色成分Ｒdataに基づく表示信号電圧ＶｒがデータラインＤＬ１、ＤＬ４、ＤＬ７、・・・ＤＬ(k+1)に供給され、緑色成分Ｇdataに基づく表示信号電圧ＶｇがデータラインＤＬ２、ＤＬ５、ＤＬ８、・・・ＤＬ(k+2)に供給され、青色成分Ｂdataに基づく表示信号電圧ＶｂがデータラインＤＬ３、ＤＬ６、ＤＬ９、・・・ＤＬ(k+3)に供給される。ここで、データラインＤＬの列番号を表すｋは、ｋ＝０、１、２、３、・・・である。
【００５５】
表示信号生成回路１６０は、例えば、液晶表示装置１００の外部から供給される映像信号（コンポジットビデオ信号等）から水平同期信号、垂直同期信号及びコンポジット同期信号を抽出し、タイミング信号としてＬＣＤコントローラ１５０に供給するとともに、所定の表示信号生成処理（ペデスタルクランプ、クロマ処理等）を実行して、映像信号に含まれるＲ、Ｇ、Ｂ各色の輝度信号（表示データ）を抽出し、アナログ信号又はデジタル信号としてソースドライバ１３０に出力する。
【００５６】
ＬＣＤコントローラ１５０は、上記表示信号生成回路１６０から供給される水平同期信号、垂直同期信号及びシステムクロック等の各種タイミング信号に基づいて、水平制御信号及び垂直制御信号を生成して、各々、ゲートドライバ１２０及びソースドライバ１３０に供給するとともに、本発明特有の機能として、上記トランスファスイッチ回路１４０の動作状態を制御するトランスファスイッチ制御信号を生成して、ゲートドライバ１２０のスイッチ駆動部ＳＷＤ及びソースドライバ１３０に供給し、ソースドライバ１３０からの時分割シリアルデータからなる表示信号電圧Ｖrgbの供給タイミングに同期して、トランスファスイッチ回路１４０に設けられた各トランスファゲートＴＧ１〜ＴＧ３を選択的にオン動作させて、上記表示信号電圧Ｖrgbを各データライン（表示画素）に分配するように制御する。
なお、本構成例において、上述したゲートドライバ１２０と一体的に設けられたスイッチ駆動部ＳＷＤやソースドライバ１３０、トランスファスイッチ回路１４０は、本発明に係る表示装置に適用可能な回路構成のごく一例を示したものにすぎず、本発明はこの構成に限定されるものではない。
【００５７】
（液晶表示装置の駆動制御方法）
次いで、本構成例に係る液晶表示装置における駆動制御動作について、図面を参照して簡単に説明する。
図５は、本構成例に係る液晶表示装置の駆動制御動作を示すタイミングチャートである。
【００５８】
上述したような構成を有する液晶表示装置における駆動制御動作は、図５のタイミングチャートに示すように、１水平期間（１Ｈ）を１サイクルとして、ゲートドライバ１２０からｉ行目の走査ラインＳＬｉ（１≦ｉ≦ｎ）に走査信号Ｇｉを印加して、当該行の表示画素Ｐｘ群を選択状態に設定し、該選択期間にソースドライバ１３０及びトランスファスイッチ回路１４０を介して、各々３本のデータラインＤＬ１〜ＤＬ３、ＤＬ４〜ＤＬ６、・・・を１組として、スイッチ切換信号ＳＤ１〜ＳＤ３の印加タイミング（トランスファゲートＴＧ１〜ＴＧ３のオン動作タイミング）で、各データラインＤＬ１〜ＤＬ３、ＤＬ４〜ＤＬ６、・・・に接続された表示画素Ｐｘに対応する表示データに応じた表示信号電圧Ｖrgbを分配して、個別の表示信号電圧Ｖｒ、Ｖｇ、Ｖｂとして順次印加することにより、当該行の各表示画素Ｐｘに表示データを書き込む動作を実行する。
【００５９】
そして、このような書き込み動作を、１垂直期間（１Ｖ＝（ｎ＋１）×Ｈ）に、液晶表示パネル１１０を構成する各走査ラインＳＬ１、ＳＬ２、・・・ＳＬｎ（本構成例では、液晶表示パネル１１０が３２０本の走査ラインＳＬを備えるものとする。ｎ＝３２０）に対して、順次走査信号Ｇ１、Ｇ２、Ｇ３、・・・Ｇｎを印加することにより、液晶表示パネル１画面分の表示データを各表示画素Ｐｘに書き込む。これにより、各表示画素Ｐｘが表示データに応じた階調状態に設定されるので、液晶表示パネル１１０に所望の画像情報が表示される。
【００６０】
したがって、本構成例に係る液晶表示装置によれば、液晶表示パネル１１０（画素エリアＰＸＡ）を構成する各データラインＤＬに接続された表示画素Ｐｘに供給する表示信号電圧を、ソースドライバ１３０内部で複数本のデータラインＤＬを一組として時分割シリアルデータに変換して、絶縁性基板ＳＵＢ上に画素エリアＰＸＡとともに一体的に形成されたトランスファスイッチ回路１４０に出力し、該トランスファスイッチ回路１４０により各組の時分割シリアルデータを、時分割タイミングに応じて分配して各組のデータラインＤＬに順次供給することにより、絶縁性基板ＳＵＢに設けられたトランスファスイッチ回路１４０と、該絶縁性基板１４０とは別個に設けられ、後付けされたソースドライバ１３０との間を、上記データラインＤＬの組数分の接続端子ＴＭｓにより接続することができる。
【００６１】
これにより、液晶表示パネル１１０とソースドライバ１３０間の接続端子の数を数分の１（各組に含まれるデータラインの本数分の１；本構成例では、データライン数の１／３）に削減して、当該接続端子間のピッチを比較的広く設計することができるので、当該接続工程における工数を削減することができるとともに、比較的低い接続精度であっても良好に接続することができ、製造コストの削減及びソースドライバの実装面積の縮小を図ることができる。
【００６２】
また、従来技術に示したような液晶表示パネルに配設された各データラインに対応して、表示信号電圧を並列的に供給する構成においては、デジタル信号として供給される表示データ（画素データ）をアナログ化するためのＤ／Ａコンバータや、アナログ化された画素データを所定の信号レベルまで増幅する出力アンプ等を、各データラインごとに設ける必要があるが、本構成例においては、これらの構成を数分の１（各組に含まれるデータラインの本数分の１）に削減することができるので、ソースドライバの回路規模を縮小することができるとともに、上記出力段（Ｄ／Ａコンバータ、出力アンプ等）で消費する電力を削減することができる。
【００６３】
なお、本構成例においては、トランスファスイッチ回路１４０に設けられた各トランスファゲートＴＧ１〜ＴＧ３の導通状態を制御するスイッチ切換信号ＳＤ１〜ＳＤ３を生成するスイッチ駆動部ＳＷＤを、ゲートドライバ１２０の内部に設けた回路構成を示したが、本発明はこれに限定されるものではなく、ゲートドライバ１２０の外部に設けた構成を適用するものであってもよい。但し、スイッチ駆動部は、上述したように、ゲートドライバに設けられたＡＮＤ回路やレベルシフタ、出力アンプと同等の構成を備え、また、ゲートドライバの動作状態を制御するゲートリセット信号ＧＲＥＳに基づいて制御されるので、本構成例（図３）に示したように、ゲートドライバと一体的に形成した構成を適用した方が、回路規模の縮小や接続端子数の削減を図ることができる利点を有している。
【００６４】
また、本構成例においては、複数系統（ｊは任意の正の整数；上述したようにＲＧＢの各色成分に対応させた場合には、３系統（ｊ＝３））のパラレルデータとして供給された表示データを、マルチプレクサ（３入力マルチプレクサ１３３Ａ）によりシリアルデータに変換処理してソースドライバ１３０から出力し、液晶表示パネル１１０（画素エリアＰＸＡ）に付設されたトランスファスイッチ回路１４０において、各トランスファゲート（３個一組のトランスファゲートＴＧ１〜ＴＧ３）を時分割タイミングに基づいてオン動作することにより、複数（ｊ本）のデータラインＤＬに分配する構成を有しているので、単に、表示データを取り込み保持して、表示信号電圧に変換して出力する従来のソースドライバに比較して、ソースドライバ１３０及びトランスファスイッチ回路１４０は、ｊ倍の動作速度（ｊ倍のクロック周波数）で信号処理を行うように設定される。ここで、ソースドライバ及びトランスファスイッチ回路により処理される表示データは、上述した３系統に限定されないことはいうまでもない。
【００６５】
次に、本発明に係る表示装置に特徴的な構成について、図面を参照しながら具体的に説明する。
＜第１の実施形態＞
図６は、第１の実施形態に係る液晶表示装置に適用される周辺回路（ゲートドライバ、ソースドライバ及びトランスファスイッチ回路）の配置と接続配線の配設構造を示す概略構成図である。ここで、上述した液晶表示装置と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。
【００６６】
本実施形態においては、図６に示すように、上述したような構成を有する液晶表示装置（図２参照）において、特に、スイッチ駆動部ＳＷＤにより生成されるスイッチ切換信号ＳＤ（ＳＤ１〜ＳＤ３）をトランスファスイッチ回路１４０に伝達するために、ゲートドライバ１２０（スイッチ駆動部ＳＷＤ）とトランスファスイッチ回路１４０との間に配設される接続配線（配線群ＬＡ１、ＬＡ２）が、図示を省略したスイッチ駆動部ＳＷＤの出力接点から２つの信号経路を有するように分岐し、一方の配線群ＬＡ１が、トランスファスイッチ回路１４０の内部に配設された切換制御ラインＴＬ（ＴＬ１〜ＴＬ３）の一端側（図中、トランスファスイッチ回路１４０の左端側）に設けられた信号入力接点ＮＬ（ＮＬ１〜ＮＬ３）に個別に接続され、他方の配線群ＬＡ２が、上記切換制御ラインＴＬの他端側（図中、トランスファスイッチ回路１４０の右端側）に設けられた信号入力接点ＮＲ（ＮＲ１〜ＮＲ３）に個別に接続された構成を有している。
【００６７】
ここで、本実施形態においては、例えば、図６に示すように、配線群ＬＡ１は、ゲートドライバ１２０（スイッチ駆動部ＳＷＤ）とトランスファスイッチ回路１４０間の最短経路となる配線経路を有するように配設され、配線群ＬＡ２は、ソースドライバ１３０の搭載領域の外方（絶縁性基板ＳＵＢの縁辺部側）を迂回する配線経路を有するように配設される。
すなわち、スイッチ駆動部ＳＷＤにより生成、出力されたスイッチ切換信号ＳＤは、同一の信号レベルが分岐した２つの信号経路を介して、各切換制御ラインＴＬの両端側から並行して印加されるように構成されている。例えば、スイッチ切換信号ＳＤ１は、配線群ＬＡ１及びＬＡ２を介して並行して伝達され、個別の信号入力接点ＮＬ１及びＮＲ１を介して切換制御ラインＴＬ１の両端側から印加される。
【００６８】
ここで、このような接続配線（配線群）の配設構造を適用する効果について、詳しく説明する。
まず、スイッチ切換信号ＳＤを２つの信号経路に分岐して切換制御ラインＴＬの両端側から並行して印加する接続構造の効果について説明する。
図４に示したように、トランスファスイッチ回路１４０は、各データラインＤＬに対応してトランスファゲートＴＧを備えた構成を有し、かつ、複数本（上述した構成例では３本）のデータラインＤＬを一組として、時分割シリアルデータからなる表示信号電圧が供給されるように構成されているため、該一組のデータラインＤＬ群（トランスファゲートＴＧ群）に対応する本数の切換制御ラインＴＬ（ＴＬ１〜ＴＬ３）を備えている。
【００６９】
したがって、上述したようなソースドライバ１３０からトランスファスイッチ回路１４０を介して表示パネル１１０に配設された各データラインＤＬに、所定の表示信号電圧を印加する動作においては、上述したように、各切換制御ラインＴＬに接続された複数のトランスファゲートＴＧに、所定のタイミングで単一のスイッチ切換信号ＳＤを印加するように制御される（図５参照）。ここで、各切換制御ラインＴＬは、各トランスファゲートＴＧを構成する薄膜トランジスタ（電界効果型トランジスタ）のゲート容量や切換制御ラインの配線容量等の容量成分（負荷容量）、また、切換制御ラインが本来有する配線抵抗等の抵抗成分が接続された構成と等価の状態を有している。
【００７０】
そのため、例えば、トランスファスイッチ回路１４０内に配設された切換制御ラインＴＬに対して、一端側にのみ信号入力接点を設け（例えば、トランスファスイッチ回路１４０の左端のみ）、該信号入力接点を介して上記スイッチ切換信号ＳＤを印加した場合では、該切換制御信号ラインＴＬの信号入力接点からの距離が長くなるほど（信号入力接点から離れるほど）、当該切換制御ラインに付加される抵抗成分及び容量成分が増加して、これらの抵抗成分及び容量成分により規定される時定数（＝抵抗×容量）が次第に増加することになり、スイッチ切換信号ＳＤの信号波形（信号レベル）のなまりが顕著になるという問題を有している。
【００７１】
そのため、信号入力接点から離れた位置に配置されたトランスファゲートＴＧほど、動作タイミングが徐々に遅延して、表示データの各表示画素Ｐｘへの書き込み動作に割り当てられる時間（書込時間）が不足して書き込み状態が不十分となり（書き込み不良が発生し）、上記トランスファスイッチ回路１４０（切換制御ラインＴＬ）の信号入力接点側となる液晶表示パネル１１０の領域（表示領域）と、該信号入力接点から遠方側となる表示領域との間（すなわち、液晶表示パネル１１０の左右の表示領域）で、発光輝度に差が生じて表示ムラ等の画質の劣化を招く可能性がある。
【００７２】
そこで、第１の実施形態に係る液晶表示装置においては、図６に示したように、トランスファスイッチ回路１４０に対してスイッチ切換信号ＳＤを印加する接続配線（配線群ＬＡ１、ＬＡ２）を、例えば、スイッチ駆動部ＳＷＤの出力端から２つの信号経路を有するように分岐し、各々をトランスファスイッチ回路１４０の両端に設けられた各信号入力接点ＮＬ（ＮＬ１〜ＮＬ３）、ＮＲ（ＮＲ１〜ＮＲ３）に接続するとともに、該接続配線のうち、一方の配線群ＬＡ１をトランスファスイッチ回路１４０の一端側の信号入力接点ＮＬに対して、例えば、略最短距離となるように接続し、他方の配線群ＬＡ２をトランスファスイッチ回路１４０の他端側の信号入力接点ＮＲに対して、ソースドライバ１３０の外方（絶縁性基板の縁辺部側）を迂回させて接続するように配設した構成を有している。
【００７３】
これにより、トランスファスイッチ回路１４０内に配設された切換制御ラインＴＬ（ＴＬ１〜ＴＬ３）の各々に対して、両端側から、同一のスイッチ切換信号ＳＤ（ＳＤ１〜ＳＤ３）が略同時に印加される。このとき、トランスファスイッチ回路１４０において、切換制御ラインＴＬの信号入力接点ＮＬ又はＮＲから、いずれのトランスファゲートＴＧまでの距離も、切換制御ラインＴＬの配線長Ｌtlの１／２以下になり、上述したような切換制御ラインの一端側からのみスイッチ切換信号を印加する場合（最長で切換制御ラインＴＬの配線長Ｌtl相当となる）に比較して、半減することになるので、切換制御ラインＴＬに付加される抵抗成分や容量成分（すなわち、両者の積で規定される時定数）を実質的に低減して、スイッチ切換信号ＳＤの伝達遅延を大幅に抑制することができる。したがって、表示画素Ｐｘへの表示データの書き込み不良の発生を抑制することができ、液晶表示パネル１１０の左右領域における発光輝度の差を抑制して表示ムラ等の画質の劣化を抑制することができる。
【００７４】
また、本実施形態においては、スイッチ切換信号ＳＤを印加する２つの信号経路のうち、他方の配線群ＬＡ２をソースドライバ１３０の外方（絶縁性基板ＳＵＢの縁辺部側）を迂回するように配設されているので、液晶表示パネル１１０−トランスファスイッチ回路１４０−ソースドライバ１３０間の配線と、上記接続配線（配線群ＬＡ２）とが電気的あるいは物理的に干渉する構造を回避することができ、適切な信号レベルを有する表示信号電圧を表示画素Ｐｘに印加して、良好な表示動作を実現することができる。
【００７５】
なお、配線群ＬＡ２が配設されるソースドライバ１３０の外方の領域においては、ソースドライバ１３０への入力信号線（図２に示した水平制御信号や表示データ等が伝達される）や電源線、陽極酸化のための配線等が配設されているため、これらの配線と上記配線群ＬＡ２との間で交差構造（図６中、Ａ部）を有することになり、相互の信号レベルへの変動が生じることが考えられるが、ソースドライバ１３０の内方の領域（すなわち、ソースドライバ１３０の液晶表示パネル１１０側の領域）において、ソースドライバ１３０から出力される表示信号電圧が伝達されるトランスファ信号ライン群ＶＬと上記配線群ＬＡ２とが交差する構造に比較すると、表示動作への直接的な影響を大幅に抑制することができる。
【００７６】
また、本実施形態においては、一方の配線群ＬＡ１がスイッチ駆動部ＳＷＤとトランスファスイッチ回路１４０間の略最短となる配線経路を有するように配設されているのに対して、他方の配線群ＬＡ２がソースドライバ１３０の外方を迂回するように配設されているため、その配線長が必然的に異なり、スイッチ駆動部ＳＷＤから出力されるスイッチ切換信号ＳＤの伝達時間が配線経路（配線群ＬＡ１、ＬＡ２）によって差が生じることが考えられる。
【００７７】
そこで、本実施形態においては、接続配線の配線材料としてアルミニウムやアルミニウム合金（例えば、アルミ−チタン合金）等の、低抵抗の金属材料を適用するとともに、配線長が長くなる側の接続配線（配線群ＬＡ２）の配線幅や配線厚の増加や、配線構造を積層化等を行うことにより、配線抵抗を低減して、スイッチ駆動部ＳＷＤとトランスファスイッチ回路１４０間の２つの信号経路で、スイッチ切換信号ＳＤの伝達遅延の偏りが顕著にならないように設定する。
【００７８】
なお、本実施形態に係る表示装置を、携帯電話や携帯情報端末等の比較的小型の電子機器に適用する場合には、上記接続配線の配線長が極端に長くなることはなく、２つの信号経路間でのスイッチ切換信号の伝達遅延の偏りは比較的小さく抑えられるので、上述したような低抵抗の金属材料に限らず、例えば、ポリシリコン等の非金属性の配線材料やＩＴＯ（Indium Tin Oxide；インジウムスズ酸化物）等の透明電極材料を適用することもできる。
【００７９】
＜第２の実施形態＞
次に、本発明に係る表示装置の第２の実施形態について、図面を参照しながら説明する。
図７は、第２の実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造を示す概略構成図であり、図８は、本実施形態に係る液晶表示装置に適用される接続配線の交差構造を示す概略図である。ここで、上述した液晶表示装置、及び、第１の実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。
【００８０】
上述した第１の実施形態においては、ゲートドライバ１２０に一体的に設けられたスイッチ駆動部ＳＷＤと、トランスファスイッチ回路１４０との間の接続配線の配設構造として、スイッチ駆動部ＳＷＤから分岐して配設された２つの信号経路のうち、他方の接続配線（配線群ＬＡ２）をソースドライバ１３０の外方（絶縁性基板ＳＵＢの縁辺部側）を迂回させるように配設した場合について説明したが、本実施形態においては、当該接続配線をソースドライバ１３０の内方の領域（具体的に、ソースドライバ１３０とトランスファスイッチ回路１４０間の領域）に配設するようにした構成を有している。
【００８１】
具体的には、図７に示すように、上述した第１の実施形態の構成（図６参照）において、スイッチ駆動部ＳＷＤとトランスファスイッチ回路１４０間に配設される２つの信号経路を有する接続配線のうち、他方の配線群ＬＡ２がソースドライバ１３０とトランスファスイッチ回路１４０間の領域を通過するように配設され、当該配線群ＬＡ２と、ソースドライバ１３０とトランスファスイッチ回路１４０間に配設されるトランスファ接続ライン群ＶＬとが、相互に直交する配線パターンを有する交差構造（図７中、Ｂ部）を有するように構成されている。
【００８２】
すなわち、本実施形態に適用される交差構造（Ｂ部）においては、図８（ａ）に示すように、ソースドライバ１３０とトランスファスイッチ回路１４０間の領域を、ソースドライバ１３０の延在方向（図面左右方向）に並行して配設される配線群ＬＡ２に対して、上記トランスファ接続ライン群ＶＬを構成する各信号ラインＶＬａが、少なくとも該交差部及びその近傍の領域（交差配線領域ＡＲｃ）では、配線群ＬＡ２に対して直交するように配設され、該交差配線領域ＡＲｃよりもトランスファスイッチ回路１４０側の領域（傾斜配線領域ＡＲｓ）では、トランスファスイッチ回路１４０の延在方向（図面左右方向）に複数配列された入力端子（図示を省略）の端子間ピッチに対応するように、各信号ラインＶＬａが上記交差配線領域ＡＲｃの配線方向に対して、所定の角度α（αは０°以上）を有して、斜め方向に伸延するように配設された配線パターンを有している。
【００８３】
このような接続配線の配設構造においては、表示信号電圧が伝達されるトランスファ接続ライン群ＶＬと配線群ＬＡ２とを、図８（ａ）に示すように、積層構造を適用して交差するように配設することになるが、交差配線領域ＡＲｃにおいて、トランスファ接続ライン群ＶＬを構成する全ての信号ラインＶＬａと配線群ＬＡ２が、相互に直交するように構成されているので、配線相互間に生じる寄生容量を略均一に設定することができる。
【００８４】
これに対して、トランスファ接続ライン群ＶＬと配線群ＬＡ２が、図８（ｂ）に示すように、各々異なる所定の傾斜角度を有して交差する場合においては、各交差部における配線相互の交差面積が配線ごとに異なるため、当該交差部に生じる寄生容量にばらつきが生じるうえ、直交方向に対して傾斜角度を有する配線では、製造プロセス上、エッチング不良による電気的な接続異常や配線パターン異常等が発生しやすいという問題を有している。
【００８５】
そこで、このような配設構造の問題点に対処するため、本実施形態においては、上述したように配線群ＬＡ２とトランスファ接続ライン群ＶＬとの交差構造を、常に直交状態となるように配設することにより、交差部に生じる寄生容量を均一化してトランスファ接続ライン群ＶＬあるいは配線群ＬＡ２に付加される配線容量のばらつきを抑制することができるので、各信号ラインＶＬａに付加される容量成分を略均一化して、トランスファ接続ライン群ＶＬにより伝達される表示信号電圧に及ぼす影響（伝達遅延）を抑制することができるとともに、トランスファ接続ライン群ＶＬの電気的な接続状態や配線パターンの異常等を改善することができる。
【００８６】
これにより、上述した第１の実施形態と同様に、トランスファスイッチ回路１４０内に配設された切換制御ラインＴＬ（ＴＬ１〜ＴＬ３）に対して、該ラインＴＬの両端側から、同一のスイッチ切換信号ＳＤ（ＳＤ１〜ＳＤ３）が略並行して印加されるので、各トランスファゲートＴＧ（ＴＧ１〜ＴＧ３）へのスイッチ切換信号ＳＤの伝達遅延を大幅に抑制して、表示画素Ｐｘへの表示データの書き込み不良の発生を抑制することができ、液晶表示パネル１１０の左右領域における発光輝度の差を抑制して表示画質の劣化を抑制することができる。
【００８７】
また、本実施形態に係る接続配線の配設構造によれば、スイッチ駆動部ＳＷＤとトランスファスイッチ回路１４０間に配設される接続配線（配線群ＬＡ２）を、ソースドライバ１３０の内方、すなわち、ソースドライバ１３０とトランスファスイッチ回路１４０間の領域に配設することができるので、当該接続配線をソースドライバ１３０の外方（絶縁性基板ＳＵＢの縁辺部側）に配設する場合に比較して、回路形成領域を縮小して、液晶表示パネル１１０が搭載された絶縁性基板ＳＵＢの基板サイズの小型化を図ることができる。
【００８８】
＜第３の実施形態＞
次に、本発明に係る表示装置の第３の実施形態について、図面を参照しながら説明する。
図９は、第３の実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造の一例を示す概略構成図である。また、図１０は、本実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造の他の例を示す概略構成図である。ここで、上述した液晶表示装置、及び、各実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。
【００８９】
上述した第１及び第２の実施形態においては、スイッチ駆動部ＳＷＤを備えたゲートドライバ１２０と、トランスファスイッチ回路１４０及びソースドライバ１３０とを、液晶表示パネル１１０に対して異なる方向に配置した構成（すなわち、ゲートドライバ１２０をＸ方向（図面左側）に配置し、トランスファスイッチ回路１４０及びソースドライバ１３０をＹ方向（図面下側）に配置した構成）を示したが、本実施形態においては、上記ゲートドライバ１２０（スイッチ駆動部ＳＷＤを含む）がソースドライバ１３０とともに一体的に形成され、１チップ化された構成を有している。
【００９０】
具体的には、図９に示すように、本実施形態に係る液晶表示装置は、液晶表示パネル１１０の一方向側（図面下方側）に、上述した各実施形態と同様に、各データラインＤＬごとに接続された複数のトランスファゲートＴＧを備えたトランスファスイッチ回路１４０と、並列的に供給される表示データに基づいて時分割シリアルデータからなる表示信号電圧を生成して上記トランスファスイッチ回路１４０に出力するとともに、各走査ラインＳＬに対して、引き出し線群ＰＬＡを介して走査信号を印加し、さらに、上記トランスファスイッチ回路１４０にスイッチ切換信号ＳＤを出力するゲート・ソースドライバ１８０と、該ゲート・ソースドライバ１８０により生成されるスイッチ切換信号ＳＤを、トランスファスイッチ回路１４０内に配設された切換制御ラインＴＬの両端に設けられた信号入力接点に出力するための、２つの信号経路からなる接続配線（配線群ＬＢ１、ＬＢ２）と、を備えている。
【００９１】
ここで、ゲート・ソースドライバ１８０のスイッチ切換信号ＳＤの出力接点（図示を省略）とトランスファスイッチ回路１４０間に配設される接続配線のうち、一方の配線群ＬＢ１が、トランスファスイッチ回路１４０の一端側（図中、トランスファスイッチ回路１４０の左端側）に設けられた信号入力接点ＮＬ（ＮＬ１〜ＮＬ３）に対して、最短経路となる配線経路で接続されるように配設され、他方の配線群ＬＢ２が、トランスファスイッチ回路１４０の他端側（図中、トランスファスイッチ回路１４０の右端側）に設けられた信号入力接点ＮＲ（ＮＲ１〜ＮＲ３）に対して、ゲート・ソースドライバ１８０の外方（絶縁性基板ＳＵＢの縁辺部側）を迂回する配線経路で接続されるように配設された構成を有している。
【００９２】
また、本実施形態に適用されるゲート・ソースドライバ１８０は、上述した第１の実施形態（図６参照）に示した、スイッチ駆動部ＳＷＤを含むゲートトランジスタ１２０とソースドライバ１３０と、を併存させつつ一体的に形成した構成を有し、例えば、ゲート・ソースドライバ１８０の一方側（図面左方側）に、上記スイッチ駆動部及びゲートドライバと同等の機能を有する回路構成部（図中、点線部で示す）ＣＴＧが設けられている。そのため、図９に示すように、ゲート・ソースドライバ１８０の左方に設けられた、スイッチ切換信号ＳＤの出力接点から分岐して２つの信号経路を有して配設された接続配線（配線群ＬＢ１、ＬＢ２）が、各々個別にトランスファスイッチ回路１４０（切換制御ラインＴＬ）の両端に設けられた各信号入力接点ＮＬ、ＮＲに接続されている。
【００９３】
このような構成を有する液晶表示装置によれば、液晶表示パネル１１０（画素アレイＰＸＡ）の側方領域（図中、液晶表示パネル１１０の左右領域）にゲートドライバ１２０が配置されていないので、当該領域の幅を狭く設計することができ、本実施形態に係る液晶表示装置を、例えば、携帯電話や携帯情報端末（ＰＤＡ）等に適用した場合、表示装置の狭額縁化を図ることができる。また、ゲートドライバ（スイッチ駆動部を含む）とソースドライバとを一体的に形成して、１チップ化することができるので、周辺回路の部品点数を削減して製造プロセスを簡略化することができ、液晶表示装置の製品コストの削減を図ることができる。
【００９４】
なお、図９に示した構成例においては、ゲート・ソースドライバ１８０（具体的には、スイッチ切換信号ＳＤの出力接点）とトランスファスイッチ回路１４０とを接続する２つの信号経路のうちの他方側の配線群ＬＢ２を、ゲート・ソースドライバ１８０の外方を迂回するように配設した構成を示したが、図１０に示すように、ゲート・ソースドライバ１８０の内方の領域（具体的には、ゲート・ソースドライバ１８０とトランスファスイッチ回路１４０間の領域）に配線群ＬＢ２を配設するようにしてもよい。
【００９５】
この場合においても、図８に示した構成と同様に、ゲート・ソースドライバ１８０とトランスファスイッチ回路１４０との間を接続するトランスファ接続ライン群ＶＬは、少なくとも上記配線群ＬＢ２との交差領域において、相互に直交するように配線パターンが形成されている。
このような回路構成によれば、配線群ＬＢ２との交差構造に起因してトランスファ接続ライン群ＶＬの各信号ラインＶＬａに付加される容量成分を略均一化して、各表示画素Ｐｘ（各データラインＤＬ）に印加される表示信号電圧への影響を抑制することができるとともに、液晶表示パネル１１０の側方領域及び上下領域を狭額縁化して、製品サイズの小型化を図ることができる。
【００９６】
＜第４の実施形態＞
次に、本発明に係る表示装置の第４の実施形態について、図面を参照しながら説明する。
図１１は、第４の実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造を示す概略構成図である。ここで、上述した液晶表示装置、及び、各実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。
【００９７】
上述した第３の実施形態においては、ゲートドライバ（スイッチ駆動部を含む）がソースドライバとともに一体的に形成され、ゲート・ソースドライバ１８０として１チップ化された構成を有しているものの、スイッチ切換信号ＳＤの出力接点が、該ゲート・ソースドライバ１８０の一方側（左方側）に偏って配置されている場合について説明したが、本実施形態においては、ゲート・ソースドライバ１８０の内部構造をさらにカスタム化（専用化）して、スイッチ切換信号ＳＤの出力接点が、トランスファスイッチ回路１４０の両端に設けられた信号入力接点ＮＬ、ＮＲに対応するように配置された構成を有している。
【００９８】
具体的には、図１１に示すように、本実施形態に係る液晶表示装置は、ゲートドライバとソースドライバが一体的に形成され、１チップ化されたゲート・ソースドライバ１８０において、スイッチ切換信号ＳＤの出力接点が、トランスファスイッチ回路１４０の両端に設けられた信号入力接点の配置位置に対応するように、該ゲート・ソースドライバ１８０の両端部分に設けられた構成されている。この場合、例えば、ゲート・ソースドライバ１８０内に設けられた、スイッチ切換信号ＳＤを生成する回路構成部（図中、点線部で示す）ＣＴＧとゲート・ソースドライバ１８０の両端部分に設けられた出力接点（図示を省略）とを、内部配線群ＬＣ３により接続することにより、スイッチ切換信号ＳＤを、トランスファスイッチ回路１４０の両端に設けられた信号入力接点ＮＬ、ＮＲの近傍に配置された出力接点から出力できるように構成する。
【００９９】
これにより、ゲート・ソースドライバ１８０のスイッチ切換信号ＳＤの出力接点とトランスファスイッチ回路１４０間に配設される２つの信号経路を有する接続配線（配線群ＬＣ１、ＬＣ２）のいずれもが、トランスファスイッチ回路１４０に設けられた各信号入力接点ＮＬ、ＮＲに対して、略最短経路となる配線経路で接続された構成を有しているので、ゲート・ソースドライバ１８０とトランスファスイッチ回路１４０間の配線長の違いに起因する、スイッチ切換信号ＳＤの信号遅延のばらつきを抑制して表示データの書き込み不良を抑制し、表示画質の向上を図ることができるとともに、接続配線の配線経路の短縮、簡略化に伴う製品サイズの小型化を図ることができる。
【０１００】
＜第５の実施形態＞
次に、本発明に係る表示装置の第５の実施形態について、図面を参照しながら説明する。
図１２は、第５の実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造の一例を示す概略構成図である。また、図１３は、本実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造の他の例を示す概略構成図である。ここで、上述した液晶表示装置、及び、各実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。
【０１０１】
上述した第３及び第４の実施形態においては、ゲートドライバ（スイッチ駆動部を含む）がソースドライバとともに一体的に形成され、ゲート・ソースドライバ１８０として１チップ化された構成を有する場合について説明したが、本実施形態においては、液晶表示パネル１１０に対して、ソースドライバ１３０と同一の配置方向（液晶表示パネル１１０の下方領域）であって、かつ、該ソースドライバ１３０に隣接するように、ゲートドライバ１２０を個別に配置した構成を有している。
【０１０２】
具体的には、図１２に示すように、本実施形態に係る液晶表示装置は、液晶表示パネル１１０の一方向側（図面下方側）に、トランスファスイッチ回路１４０及びソースドライバ１３０が配置されるとともに、該ソースドライバ１３０に隣接する領域（例えば、図面左隣）に、液晶表示パネル１１０に配設された各走査ラインＳＬに対して、引き出し線群ＰＬＡを介して走査信号を印加するとともに、トランスファスイッチ回路１４０にスイッチ切換信号ＳＤを出力するスイッチ駆動部（図示を省略）を備えたゲートドライバ１２０が配置された構成を有し、スイッチ駆動部において生成されたスイッチ切換信号ＳＤが、ゲートドライバ１２０に設けられた出力接点（図示を省略）から、並行する２つの信号経路からなる接続配線（配線群ＬＤ１、ＬＤ２）を介して、トランスファスイッチ回路１４０の両端に設けられた信号入力接点ＮＬ、ＮＲに入力されるように構成されている。
【０１０３】
ここで、ゲートドライバ１２０のスイッチ切換信号ＳＤの出力接点（図示を省略）とトランスファスイッチ回路１４０間に配設される接続配線のうち、一方の配線群ＬＤ１が、トランスファスイッチ回路１４０の一端側（図中、トランスファスイッチ回路１４０の左端側）に設けられた信号入力接点ＮＬ（ＮＬ１〜ＮＬ３）に対して、略最短経路となる配線経路で接続されるように配設され、他方の配線群ＬＤ２が、トランスファスイッチ回路１４０の他端側（図中、トランスファスイッチ回路１４０の右端側）に設けられた信号入力接点ＮＲ（ＮＲ１〜ＮＲ３）に対して、ソースドライバ１３０の外方（絶縁性基板ＳＵＢの縁辺部側）を迂回する配線経路で接続されるように配設された構成を有している。
このような構成を有する表示装置によれば、上述した第３及び第４の実施形態に示した場合と同様に、液晶表示パネル１１０（画素アレイＰＸＡ）の側方領域（液晶表示パネル１１０の左右領域）にゲートドライバ１２０が配置されていないので、当該領域を狭く設計して、表示装置の狭額縁化を図ることができる。
【０１０４】
なお、図１２に示した構成例においては、ゲートドライバ１２０とトランスファスイッチ回路１４０とを接続する２つの信号経路のうちの他方側の配線群ＬＤ２を、ソースドライバ１３０の外方を迂回するように配設した構成を示したが、図１３に示すように、ソースドライバ１３０の内方の領域（すなわち、ソースドライバ１３０とトランスファスイッチ回路１４０間の領域）に配線群ＬＤ２を配設するようにしてもよい。
【０１０５】
この場合においても、図８に示したように、ソースドライバ１３０とトランスファスイッチ回路１４０との間を接続するトランスファ接続ライン群ＶＬは、少なくとも上記配線群ＬＤ２との交差領域において、相互に直交するように配線パターンが形成されている。
このような回路構成によれば、配線群ＬＢ２との交差構造に起因して生じる容量成分を均一化して表示信号電圧への影響を抑制することができるとともに、液晶表示パネル１１０の側方領域及び上下領域を狭額縁化して、製品サイズの小型化を図ることができる。
【０１０６】
＜第６の実施形態＞
次に、本発明に係る表示装置の第６の実施形態について、図面を参照しながら説明する。
図１４は、第６の実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造の一例を示す概略構成図である。また、図１５は、本実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造の他の例を示す概略構成図である。ここで、上述した液晶表示装置、及び、各実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。
【０１０７】
上述した第５の実施形態においては、液晶表示パネル１１０に対して、ソースドライバ１３０と同一の配置方向（液晶表示パネル１１０の下方領域）であって、かつ、ソースドライバ１３０に隣接するように、唯一のゲートドライバ１２０を配置した構成を有する場合について説明したが、本実施形態においては、ゲートドライバ（スイッチ駆動部を含む）を液晶表示パネル１１０に配設された走査ラインＳＬに対応して２分割化し、上記ソースドライバ１３０の両側方の領域に個別に配置した構成を有している。
【０１０８】
具体的には、図１４に示すように、本実施形態に係る液晶表示装は、液晶表示パネル１１０の一方向側（図面下方側）に、トランスファスイッチ回路１４０及びソースドライバ１３０が配置されるとともに、該ソースドライバ１３０の両側方の隣接する領域（図面左隣及び右隣）に、液晶表示パネル１１０の所定の領域に配設された走査ライン群に対して、各々引き出し線群ＰＬＬ、ＰＬＲを介して走査信号を印加するとともに、トランスファスイッチ回路１４０の両端に設けられた信号入力接点ＮＬ、ＮＲにスイッチ切換信号ＳＤを個別に出力するスイッチ駆動部（図示を省略）を備えた、２分割化された（一対の）ゲートドライバ１２０Ｌ、１２０Ｒが各々配置された構成を有している。
【０１０９】
ここで、ソースドライバ１３０の右側方の領域に設けられたゲートドライバ１２０Ｒは、引き出し線群ＰＬＲを介して、例えば、液晶表示パネル１１０の上半分（前半）の表示領域に配設された走査ラインＳＬに接続され、一方、ソースドライバ１３０の左側方の領域に設けられたゲートドライバ１２０Ｌは、引き出し線群ＰＬＬを介して、液晶表示パネル１１０の下半分（後半）の表示領域に配設された走査ラインＳＬに接続されている。
【０１１０】
したがって、液晶表示パネル１１０の駆動制御動作において、表示期間の前半においては、ゲートドライバ１２０Ｒから出力される走査信号が、液晶表示パネル１１０の最上部の走査ラインから略中央部の走査ライン（液晶表示パネル１１０の上半分の表示領域の最下部となる走査ライン）まで、下方に向かって順次印加されて各行の表示画素Ｐｘに表示信号電圧（表示データ）が書き込まれ、次いで、表示期間の後半においては、ゲートドライバ１２０Ｌから出力される走査信号が、液晶表示パネル１１０の略中央部の走査ライン（液晶表示パネル１１０の下半分の表示領域の最上部となる走査ライン）から最下部の走査ラインまで、下方に向かって順次印加されて各行の表示画素Ｐｘに表示信号電圧（表示データ）が書き込まれる動作が、連続的に実行されることにより、所望の画像情報が表示される。
【０１１１】
また、ゲートドライバ１２０Ｌのスイッチ切換信号ＳＤの出力接点（図示を省略）と、トランスファスイッチ回路１４０の一端側（図中、トランスファスイッチ回路１４０の左端側）に設けられた信号入力接点ＮＬ（ＮＬ１〜ＮＬ３）との間には、例えば、略最短経路となる配線経路を有するように接続された配線群ＬＥ１が接続され、ゲートドライバ１２０Ｒのスイッチ切換信号ＳＤの出力接点（図示を省略）と、トランスファスイッチ回路１４０の他端側（図中、トランスファスイッチ回路１４０の右端側）に設けられた信号入力接点ＮＲ（ＮＲ１〜ＮＲ３）との間にも、例えば、略最短経路となる配線経路を有するように接続された配線群ＬＥ２が接続されている。
【０１１２】
ここで、配線群ＬＥ１及びＬＥ２は、同一又は同等の配線長を有するように構成されていることが望ましい。また、ゲートドライバ１２０Ｌ及び１２０Ｒにおいて生成されるスイッチ切換信号ＳＤ（ＳＤ１〜ＳＤ３）は、対応する個別の信号相互（例えば、ゲートドライバ１２０Ｌ及び１２０Ｒにおいて個別に生成されるスイッチ切換信号ＳＤ１相互）が同期し、かつ、同一の信号レベルを有するように設定されている。
【０１１３】
このような構成を有する表示装置によれば、各ゲートドライバ１２０Ｌ、１２０Ｒとトランスファスイッチ回路１４０間に配設される接続配線（配線群ＬＥ１、ＬＥ２）の配線長を均一化することができるとともに、短くすることができるので、該接続配線に付加される抵抗成分及び容量成分に起因する信号遅延や信号レベルの劣化を抑制して、トランスファスイッチ回路１４０内に配設された切換制御ラインＴＬ（ＴＬ１〜ＴＬ３）の両端からスイッチ切換信号ＳＤを供給することができ、一層の表示画質の向上を図ることができる。また、表示装置の配線経路を簡略化することができるとともに、表示装置の狭額縁化を図ることができ、表示装置の小型化や製品コストの削減を図ることができる。
【０１１４】
なお、図１４に示した構成例においては、ソースドライバ１３０の両側方に配置された各ゲートドライバ１２０Ｒ、１２０Ｌにより、液晶表示パネル１１０の上方又は下方の表示領域ごとに配列された表示画素Ｐｘに、順次表示信号電圧を書き込むように、走査ラインＳＬの引き出し配線群ＰＬＲ、ＰＬＬが接続された構成を示したが、図１５に示すように、ソースドライバ１３０の両側方に配置された各ゲートドライバ１２０Ｒ、１２０Ｌにより、液晶表示パネル１１０の奇数番目の走査ライン（奇数ライン）又は偶数番目の走査ライン（偶数ライン）に接続された表示画素Ｐｘに、順次表示信号電圧を書き込むように、引き出し配線群ＰＬＲがゲートドライバ１２０Ｒと奇数ライン間に接続され、引き出し配線群ＰＬＬがゲートドライバ１２０Ｌと偶数ライン間に接続された構成を適用するものであってもよい。
【０１１５】
＜第７の実施形態＞
次に、本発明に係る表示装置の第７の実施形態について、図面を参照しながら説明する。
図１６は、第７の実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造を示す概略構成図である。ここで、上述した液晶表示装置、及び、各実施形態と同等の構成については、同一又は同等の符号を付してその説明を簡略化又は省略する。
【０１１６】
上述した第６の実施形態においては、液晶表示パネル１１０に対して、ソースドライバ１３０と同一の配置方向（液晶表示パネル１１０の下方領域）であって、かつ、ソースドライバ１３０の両側方に隣接するように、２分割されたゲートドライバ（スイッチ駆動部を含む）１２０Ｒ、１２０Ｌを個別に配置した構成を示したが、本実施形態においては、上記２つのゲートドライバがソースドライバとともに一体的に形成され、１チップ化された構成を有している。
【０１１７】
具体的には、図１６に示すように、本実施形態に係る液晶表示装置は、液晶表示パネル１１０の一方向側（図面下方側）に、トランスファスイッチ回路１４０が配置されるとともに、時分割シリアルデータからなる表示信号電圧を生成して上記トランスファスイッチ回路１４０に出力するとともに、液晶表示パネル１１０の所定の領域に配設された走査ラインＳＬ群に対して、各々引き出し線群ＰＬＬ、ＰＬＲを介して走査信号を印加するとともに、トランスファスイッチ回路１４０の両端に設けられた信号入力接点ＮＬ、ＮＲにスイッチ切換信号ＳＤを個別に出力するゲート・ソースドライバ１９０が配置された構成を有している。
【０１１８】
ここで、ゲート・ソースドライバ１９０は、上述した第６の実施形態（図１４参照）に示した、ゲートトランジスタ１２０Ｌ、１２０Ｒとソースドライバ１３０と、を併存させつつ一体的に形成した構成を有し、例えば、トランスファスイッチ回路１４０（切換制御ラインＴＬ）の両端に設けられた各信号入力接点ＮＬ、ＮＲに対応するように、ゲート・ソースドライバ１９０の一方側（図面左方側）には、上記ゲートドライバ１２０Ｌと同等の機能を有する回路構成部（図中、点線部で示す）ＣＴＬが設けられ、他方側（図面右方側）には、上記ゲートドライバ１２０Ｒと同等の機能を有する回路構成部（図中、点線部で示す）ＣＴＲが設けられている。
【０１１９】
そのため、図１６に示すように、ゲート・ソースドライバ１９０の一方側に設けられたスイッチ切換信号ＳＤの出力接点とトランスファスイッチ回路１４０（切換制御ラインＴＬ）の一端側に設けられた信号入力接点ＮＬとの間には、例えば、略最短経路となる配線経路を有するように接続された配線群ＬＦ１が接続され、ゲート・ソースドライバ１９０の他方側に設けられたスイッチ切換信号ＳＤの出力接点とトランスファスイッチ回路１４０の他端側に設けられた信号入力接点ＮＲとの間にも、例えば、略最短経路となる配線経路を有するように接続された配線群ＬＦ１が接続されている。
【０１２０】
ここで、配線群ＬＦ１及びＬＦ２は、同一又は同等の配線長を有するように構成されていることが望ましい。また、ゲート・ソースドライバ１９０の左方及び右方から出力されるスイッチ切換信号ＳＤ（ＳＤ１〜ＳＤ３）は、対応する個別の信号相互が同期し、かつ、同一の信号レベルを有するように設定されている。
なお、液晶表示パネル１１０の上半分（前半）の表示領域に配設された走査ラインＳＬは、引き出し線群ＰＬＲを介して、例えば、ゲート・ソースドライバ１９０の右方の回路構成部ＣＴＲに接続され、一方、液晶表示パネル１１０の下半分（後半）の表示領域に配設された走査ラインは、引き出し線群ＰＬＬを介して、ゲート・ソースドライバ１９０の左方の回路構成部ＣＴＬに接続されている。
【０１２１】
このような構成を有する表示装置によれば、ゲート・ソースドライバ１９０とトランスファスイッチ回路１４０間に配設される接続配線（配線群ＬＦ１、ＬＦ２）の配線長を均一化することができるとともに、短くすることができるので、該接続配線に付加される抵抗成分及び容量成分に起因する信号遅延や信号レベルの劣化を抑制して、一層の表示画質の向上を図ることができる。また、表示装置の配線経路を簡略化することができるとともに、液晶表示パネル１１０の側方領域を狭く設計して、表示装置の狭額縁化を図ることができ、さらに、ゲートドライバ（スイッチ駆動部を含む）とソースドライバとを一体的に形成して、１チップ化することができるので、周辺回路の部品点数を削減して表示装置の小型化や製品コストの削減を図ることができる。
【０１２２】
なお、上述した各実施形態においては、本発明に係る表示装置を液晶表示装置に適用した場合について説明したが、本発明はこれに限定されるものではなく、表示画質の高精細化に伴って表示パネルのデータライン数が増加し、端子間ピッチが狭くなることにより、製造プロセス上、支障が生じる場合等に、本発明の技術思想を良好に適用することができる。したがって、例えば、液晶表示パネルに限らず、有機ＥＬパネル等の他の表示パネルに適用することができることはいうまでもない。さらに、アクティブマトリクス型の駆動方式に対応した表示パネルに適用する場合にあっては、ゲートドライバとスイッチ駆動部とを一体的に構成することができるので、回路構成及び駆動制御方法（制御信号の処理等）の両面において共通化を図ることができる。
【図面の簡単な説明】
【０１２３】
【図１】本発明に係る表示装置を適用した液晶表示装置の全体構成を示す概略ブロック図である。
【図２】本発明に係る表示装置を適用した液晶表示装置の要部構成例を示す概略構成図である。
【図３】本構成例に係る液晶表示装置に適用されるゲートドライバ及びスイッチ駆動部の一具体例を示す概略構成図である。
【図４】本構成例に係る液晶表示装置に適用されるソースドライバ及びトランスファスイッチ回路の一具体例を示す概略構成図である。
【図５】本構成例に係る液晶表示装置の駆動制御動作を示すタイミングチャートである。
【図６】第１の実施形態に係る液晶表示装置に適用される周辺回路（ゲートドライバ、ソースドライバ及びトランスファスイッチ回路）の配置と接続配線の配設構造を示す概略構成図である。
【図７】第２の実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造を示す概略構成図である。
【図８】本実施形態に係る液晶表示装置に適用される接続配線の交差構造を示す概略図である。
【図９】第３の実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造の一例を示す概略構成図である。
【図１０】本実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造の他の例を示す概略構成図である。
【図１１】第４の実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造を示す概略構成図である。
【図１２】第５の実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造の一例を示す概略構成図である。
【図１３】本実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造の他の例を示す概略構成図である。
【図１４】第６の実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造の一例を示す概略構成図である。
【図１５】本実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造の他の例を示す概略構成図である。
【図１６】第７の実施形態に係る液晶表示装置に適用される周辺回路の配置と接続配線の配設構造を示す概略構成図である。
【図１７】従来技術における薄膜トランジスタ（ＴＦＴ）型の表示画素を備えた液晶表示装置の概略構成を示すブロック図である。
【図１８】従来技術における液晶表示パネルの要部構成の一例を示す等価回路図である。
【符号の説明】
【０１２４】
１００          液晶表示装置
１１０          液晶表示パネル
１２０          ゲートドライバ
１３０          ソースドライバ
１４０          トランスファスイッチ回路
１５０          ＬＣＤコントローラ
１８０、１９０    ゲート・ソースドライバ
ＳＷＤ          スイッチ駆動部
【図１】
2005107382.tif 000004
【図２】
2005107382.tif 000005
【図３】
2005107382.tif 000006
【図４】
2005107382.tif 000007
【図５】
2005107382.tif 000008
【図６】
2005107382.tif 000009
【図７】
2005107382.tif 000010
【図８】
2005107382.tif 000011
【図９】
2005107382.tif 000012
【図１０】
2005107382.tif 000013
【図１１】
2005107382.tif 000014
【図１２】
2005107382.tif 000015
【図１３】
2005107382.tif 000016
【図１４】
2005107382.tif 000017
【図１５】
2005107382.tif 000018
【図１６】
2005107382.tif 000019
【図１７】
2005107382.tif 000020
【図１８】
2005107382.tif 000021