(57)【要約】【課題】  ３つ以上の半導体チップを並列配置した半導体装置において、各半導体チップ同士の温度差を小さくすることができる半導体装置の提供。【解決手段】  ５つのＩＧＢＴチップを並列配置で実装した半導体装置において、並列配置の内側に配置されたＩＧＢＴチップ１２Ｂ〜１２Ｄの面積を、並列配置の両端に配置されたＩＧＢＴチップ１２Ａ，１２Ｅの面積よりも小さくする。その結果、ＩＧＢＴチップ１２Ａ〜１２Ｅの面積が等しい場合に比べて、内側に配置されたＩＧＢＴチップ１２Ｂ〜１２Ｄに流れる電流が小さくなり、ＩＧＢＴチップ１２Ａ〜１２Ｅ間の温度差を小さくすることができるとともに、最も高温となるＩＧＢＴチップの温度上昇を従来よりも低減させることができる。【選択図】        図６
2005175074.tif 000002
【特許請求の範囲】
【請求項１】
並列接続された３つ以上のパワー半導体チップを並列配置で実装した半導体装置において、
前記並列配置の両端位置よりも内側に配置された第１の半導体チップに流れる電流が、前記両端位置に配置された第２の半導体チップに流れる電流よりも小さくなるように、前記第１および第２の半導体チップの特性を前記並列配置における実装位置に応じて設定したことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
前記半導体チップはＩＧＢＴ（insulated gate bipolar transistor）チップであって、
前記第１のＩＧＢＴチップの面積を前記第２のＩＧＢＴチップの面積よりも小さく設定することにより、前記第１のＩＧＢＴチップに流れる電流を前記第２のＩＧＢＴチップに流れる電流よりも小さくしたことを特徴とする半導体装置。
【請求項３】
請求項２に記載の半導体装置において、
前記第１のＩＧＢＴチップの面積を前記第２のＩＧＢＴチップの面積で除算して得られる面積比を、前記第２のＩＧＢＴチップの温度上昇と前記面積比が１のときの前記第１のＩＧＢＴチップの温度上昇とが等しくなる面積比よりも大きく、かつ、１よりも小さく設定したことを特徴とする半導体装置。
【請求項４】
請求項３に記載の半導体装置において、
前記第１のＩＧＢＴチップの面積を前記第２のＩＧＢＴチップの面積で除算して得られる面積比を、前記第２のＩＧＢＴチップの温度上昇と前記第１のＩＧＢＴチップの温度上昇とが等しくなる面積比に設定したことを特徴とする半導体装置。
【請求項５】
請求項１に記載の半導体装置において、
前記第１のＩＧＢＴチップのコレクタ−エミッタ間飽和電圧を前記第２のＩＧＢＴチップのコレクタ−エミッタ間飽和電圧よりも大きく設定することにより、前記第１のＩＧＢＴチップに流れる電流を前記第２のＩＧＢＴチップに流れる電流よりも小さくしたことを特徴とする半導体装置。
【請求項６】
請求項５に記載の半導体装置において、
前記第２のＩＧＢＴチップのコレクタ−エミッタ間飽和電圧をＶ２、前記第１のＩＧＢＴチップのコレクタ−エミッタ間飽和電圧をＶ２とした場合の前記第１のＩＧＢＴチップの温度上昇をＴ、前記第２のＩＧＢＴチップの温度上昇が、前記温度上昇Ｔと等しくなるときの前記第１のＩＧＢＴチップのコレクタ−エミッタ間飽和電圧をＶとしたときに、前記第１のＩＧＢＴチップのコレクタ−エミッタ間飽和電圧をＶより大きく、かつ、Ｖ２より小さく設定したことを特徴とする半導体装置。
【請求項７】
請求項５に記載の半導体装置において、
前記第１のＩＧＢＴチップのコレクタ−エミッタ間飽和電圧を、前記第２のＩＧＢＴチップの温度上昇と前記第１のＩＧＢＴチップの温度上昇とが等しくなるコレクタ−エミッタ間飽和電圧に設定したことを特徴とする半導体装置。
【請求項８】
請求項５に記載の半導体装置において、
前記第１のＩＧＢＴチップのコレクタ−エミッタ間飽和電圧を、前記各ＩＧＢＴチップの損失を加え合わせた全損失が最小となるコレクタ−エミッタ間飽和電圧に設定したことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＧＢＴ（insulated gate bipolar transistor）チップ等の複数のパワー半導体チップを並列配置して用いる半導体装置に関する。
【背景技術】
【０００２】
従来から、インバータ装置には、トランジスタ、ＩＧＢＴ、サイリスタなどのパワー半導体素子を用いた半導体モジュールが用いられている。これらの半導体モジュールでは、大容量化を図るために、半導体素子が形成された半導体チップを複数並列接続し、それらを並列配置で実装することが行われている（例えば、特許文献１参照）。このような半導体モジュールを用いてモータ等を駆動制御する場合、半導体素子の熱破壊を防止するために、半導体チップの温度が熱破壊が発生しない所定の上限温度に達すると、モータ出力を制限するように制御するのが一般的である。
【０００３】
【特許文献１】特開平６−３０２６３９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、半導体チップに電流を通電すると、半導体素子の損失に起因する発熱により半導体チップの温度が上昇する。そして、上述したように複数の半導体チップを並列配置した場合、隣接した半導体チップの発熱の熱干渉により、並列配置の中央に近い半導体チップほど温度が高くなりやすい。特に、使用する半導体素子がＩＧＢＴの場合には、半導体チップの温度が高くなると素子での電圧降下が小さくなるため、温度の高い半導体チップに電流が集中することになる。その結果、電流が集中した半導体チップでは損失が大きくなり、半導体チップ間の温度差がさらに大きくなるという問題があった。
【０００５】
そのため、上述したようなモータ駆動制御に用いられる半導体モジュールにおいて半導体チップ間に温度差が生じた場合、配列中央付近の半導体チップの温度が上限温度に達すると、その他の半導体チップの温度が上限温度に達していないにも関わらずモータ出力制限をしなければならず、各半導体チップの性能を十分に生かすことができないという問題があった。
【課題を解決するための手段】
【０００６】
本発明は、並列接続された３つ以上のパワー半導体チップを並列配置で実装した半導体装置に適用される。そして、並列配置の両端位置よりも内側に配置された第１の半導体チップに流れる電流が、両端位置に配置された第２の半導体チップに流れる電流よりも小さくなるように、第１および第２の半導体チップの特性を並列配置における実装位置に応じて設定したことを特徴とする。
例えば、半導体チップとしてＩＧＢＴチップを用いた場合、第１のＩＧＢＴチップの面積を第２のＩＧＢＴチップの面積よりも小さく設定する。また、第１のＩＧＢＴチップのコレクタ−エミッタ間飽和電圧を第２のＩＧＢＴチップのコレクタ−エミッタ間飽和電圧よりも大きく設定することにより、第１のＩＧＢＴチップに流れる電流を第２のＩＧＢＴチップに流れる電流よりも小さくするようにしても良い。
【発明の効果】
【０００７】
本発明によれば、内側に配置された半導体チップの温度上昇を従来より小さく抑えることができ、並列配置された各半導体チップ間の温度差を小さくすることができる。その結果、各半導体チップを効率的に動作させることができ、それらの性能を十分に発揮させることが可能となる。
【発明を実施するための最良の形態】
【０００８】
以下、図を参照して本発明を実施するための最良の形態について説明する。
−第１の実施の形態−
図１は本発明による半導体装置の第１の実施の形態を説明する図であり、半導体モジュールを示す図である。図１において、（ａ）は半導体モジュール１の平面図であり、（ｂ）は半導体モジュール１の断面図である。図２は半導体モジュール１の回路図である。
【０００９】
図１において、２Ａ、２Ｂ、２ＣはＩＧＢＴ素子が形成されたチップ（ＩＧＢＴチップ）であり、３Ａ、３Ｂ、３Ｃはダイオードが形成されたチップである。図２に示すようにＩＧＢＴチップ２Ａ〜２Ｃは並列接続されており、各ＩＧＢＴチップ２Ａ〜２Ｃのコレクタ同士、ゲート同士、エミッタ同士がそれぞれ接続されている。
【００１０】
ＩＧＢＴチップ２Ａ〜２Ｃは、チップの裏面はコレクタ用電極になっており、表面側にはエミッタ用電極およびゲート用電極が形成されている。また、ダイオード３Ａ〜３Ｃのチップ裏面側にはカソード用電極が形成され、表面側にはアノード用電極が形成されている。図１に示すように、ＩＧＢＴチップ２Ａ〜２Ｃおよびダイオード３Ａ〜３Ｃは、基板４上のコレクタ共通電極を構成する金属パターン（以下、バスバーと称する）５上に平面実装されている。
【００１１】
各ＩＧＢＴチップ２Ａ〜２Ｃは、コレクタ用電極が形成されている裏面とバスバー５とが導電性の接合材（不図示）により面接合されている。接合材にはハンダや導電性接着剤等が用いられる。基板４は金属パターン（以下、放熱シートと称する）７を介してヒートシンク６上に設けられている。なお、図１では、エミッタ用およびゲート用の共通電極や、チップ２Ａ〜２Ｃ、３Ａ〜３Ｃを覆うパッケージなどについては図示を省略した。
【００１２】
本実施の形態では、図１のように３つ並列配置されたＩＧＢＴチップ２Ａ〜２Ｃのうちで、中央のＩＧＢＴチップ２Ｂには他のＩＧＢＴチップ２Ａ、２Ｂよりも面積の小さなものを使用している。ＩＧＢＴチップでは、チップの大きさ（面積）とＩＧＢＴ素子の大きさとがほぼ比例しており、チップ面積の大きなものほど大きな電流を流すことができる。そして、並列接続されたＩＧＢＴチップ２Ａ〜２Ｃに流れる電流は、チップ面積に比例して配分される。そのため、同じ面積のＩＧＢＴチップを３つ並べて配置した場合に比べて、中央のＩＧＢＴチップ２Ｂに流れる電流は減少し、他のＩＧＢＴチップ２Ａ，２Ｃを流れる電流は増加することになる。
【００１３】
図３は、中央のＩＧＢＴチップ２Ｂの面積比と各ＩＧＢＴチップ２Ａ〜２Ｃに流れる電流との関係を示したものである。図３の縦軸は各チップの電流値を表しており、ＩＧＢＴチップ２Ａ〜２Ｃの面積が等しいときの電流値を基準とした相対値（電流比）で示した。また、横軸はＩＧＢＴチップ２Ａ，２Ｃの面積を１としたときのＩＧＢＴチップ２Ｂの面積を示したものであり、ＩＧＢＴチップ２Ｂの面積比を表している。曲線Ｌ１はＩＧＢＴチップ２Ｂに流れる電流を示しており、曲線Ｌ２はＩＧＢＴチップ２Ａ，２Ｃに流れる電流を示している。
【００１４】
図３は各ＩＧＢＴチップ２Ａ〜２Ｃ間に温度差が発生する前のデータを示したものであり、ＩＧＢＴチップ２Ａ，２ＣとＩＧＢＴチップ２Ａの面積が等しい場合には、各電流値は等しくなっている。そして、中央のＩＧＢＴチップ２Ｂの面積を小さくすると電流の配分が変化し、ＩＧＢＴチップ２Ｂに流れる電流の大きさは減少し、逆に、両側のＩＧＢＴチップ２Ａ，２Ｃに流れる電流の大きさは増加する。
【００１５】
図４は、ＩＧＢＴ２Ｂの面積と各ＩＧＢＴチップ２Ａ〜２Ｃで発生する損失との関係を示したものである。縦軸は各ＩＧＢＴチップ２Ａ〜２Ｃの損失を表し、各ＩＧＢＴチップ２Ａ〜２Ｃの面積が等しいときの損失を基準とした比で示した。横軸は図３の場合と同様に中央のＩＧＢＴチップ２Ｂの面積比を表している。曲線Ｌ３はＩＧＢＴ２Ｂに関するもので、曲線Ｌ４はＩＧＢＴチップ２Ａ，２Ｃに関するものである。
【００１６】
ＩＧＢＴにおける損失は、後述するようにＩＧＢＴチップを流れるコレクタ電流Ｉcにほぼ比例する。図３に示したようにＩＧＢＴチップ２Ｂの面積比を１よりも小さくすると電流Ｉcも１より小さくなるので、ＩＧＢＴチップ２Ｂの損失は曲線Ｌ３のように小さくなる。一方、ＩＧＢＴチップ２Ｂの面積比を１よりも小さくするとＩＧＢＴチップ２Ａ，２Ｃに流れる電流は増加して１よりも大きくなるので、それらの損失は増加することになる。
【００１７】
上述したＩＧＢＴチップ２Ｂの面積比の変化による各ＩＧＢＴチップ２Ａ〜２Ｃの電流Ｉcの変化によって、各ＩＧＢＴチップ２Ａ〜２Ｃの温度上昇は図５の曲線Ｌ５，Ｌ６のように変化する。図５において、縦軸は温度上昇を表しており、ＩＧＢＴチップ２Ａ〜２Ｃの面積が等しい場合のＩＧＢＴチップ２Ｂの温度上昇を基準とする比で表したものである。横軸は、図３，４の横軸と同様である。曲線Ｌ５は中央のＩＧＢＴチップ２Ｂに関するものであり、曲線Ｌ６は両端のＩＧＢＴチップ２Ａ，２Ｃに関するものである。
【００１８】
中央のＩＧＢＴチップ２Ｂの面積が両端のＩＧＢＴチップ２Ａ，２Ｃの面積と等しい場合、すなわち横軸の面積比が１の場合には、熱干渉によって中央のＩＧＢＴチップ２Ｂの温度上昇は両端のＩＧＢＴチップ２Ａ，２Ｃの温度上昇よりも大きくなる。そして、ＩＧＢＴチップ２Ｂの面積を小さくして面積比を１よりも小さくすると、図３に示したようにＩＧＢＴチップ２Ｂに流れる電流Ｉcが小さくなる。その結果、図４のように損失が小さくなり、ＩＧＢＴチップ２Ｂ自体の発熱量が減少して温度上昇も小さくなる（曲線Ｌ５参照）。
【００１９】
一方、ＩＧＢＴチップ２Ｂの電流Ｉcが小さくなると、その分だけ両端のＩＧＢＴチップ２Ａ，２Ｃは電流Ｉcが増加し、発熱量が増加して曲線Ｌ６のようにチップ温度が上昇する。そして、ＩＧＢＴチップ２Ｂの面積を小さくして面積比を図５のＳＲ１まで減少させると、各ＩＧＢＴチップ２Ａ〜２Ｃの温度上昇が等しくなる。さらに面積比を減少させると、ＩＧＢＴチップ２Ａ，２Ｃの温度上昇の方が中央のＩＧＢＴチップ２Ｂの温度上昇よりも大きくなり、面積比＝ＳＲ２においてＩＧＢＴチップ２Ａ，２Ｃの温度上昇は１となる。すなわち、ＩＧＢＴチップ２Ａ，２Ｃの温度上昇は、各ＩＧＢＴチップ２Ａ〜２Ｃの面積を等しくした場合（面積比＝１）におけるＩＧＢＴチップ２Ｂの温度上昇と等しくなる。
【００２０】
このように、ＩＧＢＴチップ２Ａ〜２Ｃの面積を等しく設定したときの中央のＩＧＢＴチップ２Ｂの温度上昇を１とした場合、両端のＩＧＢＴチップ２Ａ，２Ｃの面積に対するＩＧＢＴチップ２Ｂの面積比を「ＳＲ２＜（面積比）＜１」と設定することにより、各ＩＧＢＴチップ２Ａ〜２Ｃの温度上昇を１よりも小さく抑えることができ、各ＩＧＢＴチップ２Ａ〜２Ｃ間の温度差を従来よりも小さくすることができる。
【００２１】
さらに、（面積比）＝ＳＲ１と設定した場合には、各ＩＧＢＴチップ２Ａ〜２Ｃの温度上昇は等しくなり、かつ、１よりも小さくなる。その結果、各ＩＧＢＴチップ２Ａ〜２Ｃの性能を等しく発揮することができる。例えば、ＩＧＢＴチップ２Ａ〜２Ｃの面積が等しい場合にＩＧＢＴチップ２Ｂの温度が１３０℃でＩＧＢＴチップ２Ａ，２Ｃの温度が１００℃になったとし、ＩＧＢＴチップ２Ｂの電流を小さくした場合に各ＩＧＢＴチップ２Ａ〜２Ｃの温度が１１０℃になったとする。このような場合、両端のＩＧＢＴチップ２Ａ，２Ｃの温度が上昇しても、ＩＧＢＴチップの最高温度を１３０℃から１１０℃に下げて用いた方が好ましい。また、従来は中央のＩＧＢＴチップ２Ｂが熱干渉により最高温度となるが、本実施の形態ではＩＧＢＴチップ２Ｂの温度上昇を小さくすることができるため、熱破壊に対する耐量を向上させることができる。
【００２２】
なお、上述した実施の形態では、ＩＧＢＴチップを３つ並列配置させる場合について説明したが、本発明は４つ以上のＩＧＢＴチップを並列配置させる場合にも同様に適用することができる。図６は５つのＩＧＢＴチップ２Ａ〜２Ｅを設けた場合の並列配置の一例を示す図であり、（ａ）は第１の配置を、（ｂ）は第２の配置を、（ｃ）は第３の配置をそれぞれ示す。図６（ａ）の第１の配置では、並列配置の内側に並んだ３つのＩＧＢＴチップ１２Ｂ，１２Ｃ，１２Ｄの面積は等しく、かつ、両端のＩＧＢＴチップ１２Ａ，１２Ｅの面積よりも小さく設定した。
【００２３】
一方、図６（ｂ）に示す第２の配置は、内側のＩＧＢＴチップほど面積が小さくなるようにしたものである。ＩＧＢＴチップ１２Ｂ，１２Ｄの面積は互いに等しくてＩＧＢＴチップ１２Ａ，１２Ｅの面積よりも小さく設定し、さらに、ＩＧＢＴチップ１２Ｃの面積はＩＧＢＴチップ１２Ｂ，１２Ｄの面積よりも小さく設定した。また、図６（ａ），（ｂ）ではＩＧＢＴチップ１２Ａ〜１２Ｅを図示左右方向に並列配置させているが、図示上下方向に並列配置させた場合にも、図６（ｃ）のように斜めに並列配置させた場合にも本発明は適用できる。
【００２４】
−第２の実施の形態−
上述した第１の実施の形態では、並列配置された複数のＩＧＢＴチップに関して、内側のＩＧＢＴチップの面積を両端のＩＧＢＴの面積より小さくすることによって、各ＩＧＢＴチップの性能を等しく発揮させるようにした。一方、以下に述べる第２の実施の形態では、両端のＩＧＢＴチップと内側に配置したＩＧＢＴチップとの間のＶcd(sat)−Ｉc特性を変えることにより、ＩＧＢＴチップに流れる電流を異ならせるようにした。
【００２５】
ここでも、図１のように３つのＩＧＢＴチップ２Ａ〜２Ｃを並列配置した場合について考える。ＩＧＢＴチップ２Ａ〜２Ｃは図２に示すように並列接続されているため、各ＩＧＢＴチップ２Ａ〜２Ｃのコレクタ−エミッタ間の電圧Ｖceはいずれも等しくなる。そのため、各ＩＧＢＴチップ２Ａ〜２Ｃの特性が同一であれば、それぞれに等しい電流Ｉcが流れることになり、トータルの電流は３Ｉcになる。
【００２６】
ところで、ＩＧＢＴは、その飽和電圧Ｖce(sat)が異なると図７に示すようにＶce−Ｉc特性も異なる。曲線Ｌ１１は飽和電圧Ｖce(sat)が小さなものの特性を示しており、曲線Ｌ１２は飽和電圧Ｖce(sat)が大きなものの特性を示している。並列接続されたＩＧＢＴチップの電圧Ｖceは同一になるので、電流Ｉcの値は飽和電圧Ｖce(sat)が大きい方が小さくなり、Ｉc1＞Ｉc2となる。電流Ｉcが小さくなると、ＩＧＢＴチップの定常損失も小さくなる。
【００２７】
図８は、ＩＧＢＴチップ２Ｂの飽和電圧Ｖce(sat)と、ＩＧＢＴチップ２Ａ〜２Ｃに流れる電流Ｉcとの関係を示す図である。両端のＩＧＢＴチップ２Ａ，２Ｃには同一飽和電圧Ｖce(sat)を有するＩＧＢＴチップを用い、中央のＩＧＢＴチップ２ＢとしてＩＧＢＴチップ２Ａ，２Ｃと異なる飽和電圧Ｖce(sat)を有するＩＧＢＴチップを用いた。曲線Ｌ１３は中央のＩＧＢＴチップ２Ｂに流れる電流Ｉcを示したものであり、曲線Ｌ１４は両端のＩＧＢＴチップ２Ａ，２Ｃに流れる電流Ｉcを示したものである。
【００２８】
図８において、横軸はＩＧＢＴチップ２Ｂの飽和電圧Ｖce(sat)を表し、縦軸は電流Ｉcを表している。なお、縦軸の電流Ｉcは、３つのＩＧＢＴチップ２Ａ〜２Ｃの飽和電圧Ｖce(sat)が等しい場合に一つのＩＧＢＴチップに流れる電流Ｉcを１としたときの相対値である。そのときの飽和電圧Ｖce(sat)をＶとすると、図８のＶce(sat)＝Ｖにおいては、ＩＧＢＴチップ２Ｂに流れる電流ＩcとＩＧＢＴチップ２Ａ，２Ｃに流れる電流Ｉcとは等しく、その値（相対値）は１となる。
【００２９】
また、図１の半導体モジュール１のトータルの電流Ｉc(total)は各ＩＧＢＴチップ２Ａ〜２Ｃを流れる各電流Ｉcの和であるから、Ｖce(sat)＝ＶにおいてはＩc(total)＝３となる。ＩＧＢＴチップ２Ｂとして飽和電圧Ｖce(sat)がＶよりも大きなものを用いると、図７に示したように電流Ｉcは１より小さくなり、逆にＶよりも小さなものを用いると電流Ｉcは１より大きくなる。
【００３０】
ＩＧＢＴチップ２Ｂの飽和電圧Ｖce(sat)の値を変えた場合には、ゲート電圧を調整することによりトータルの電流Ｉc(total)がＩc(total)＝３に保たれるように制御する。そのため、ＩＧＢＴチップ２Ｂに流れる電流Ｉcが１よりも小さくなると、その減少分はＩＧＢＴチップ２Ａ，２Ｃに流れる電流の増加分となり、ＩＧＢＴチップ２Ａ，２Ｃの電流Ｉcは１よりも大きくなる。逆に、Ｖce(sat)＜Ｖの場合にはＩＧＢＴチップ２Ｂに流れる電流Ｉcが１よりも大きくなるので、ＩＧＢＴチップ２Ａ，２Ｃの電流Ｉcは１よりも小さくなる。
【００３１】
図３と図８を比較すると分かるように、中央のＩＧＢＴチップ２Ｂの飽和電圧Ｖce(sat)を大きくすると、ＩＧＢＴチップ２Ｂの面積を小さくした場合と同様にＩＧＢＴチップ２Ｂに流れる電流Ｉcを小さくすることができ、第１の実施の形態と同様の効果を得ることができる。
【００３２】
さらに、ＩＧＢＴにおいては、図９に示すように飽和電圧Ｖce(sat)を大きくするとターンオフ時の損失Ｅoffが小さくなる傾向がある。半導体モジュール１はＰＷＭ制御装置等に用いられるが、ＰＷＭ制御では短い周期でスイッチングを繰り返すことからスイッチング損失が全損失の大部分を占めることになり、スイッチング損失を小さくすることが求められる。
【００３３】
スイッチング損失を含めたトータルの損失Ｐは次式（１）のように表され、第１項が定常損失で、第２項がスイッチング損失である。スイッチング損失の係数Ｋは、図９からも分かるように飽和電圧Ｖce(sat)が大きいものほど小さな値をとる。また、トータルの電流Ｉc(total)が一定な場合には、第１項の定常損失は変化せず一定となる。
Ｐ＝Ｖce×Ｉc＋Ｋ×Ｉc    …（１）
【００３４】
本実施の形態では、ＩＧＢＴチップ２Ｂに飽和電圧Ｖce(sat)の大きなチップを用いることにより、ＩＧＢＴチップ２Ｂに流れる電流Ｉcを小さくしているので、第１の実施の形態と同様の効果に加えて、スイッチング損失の低減という効果も得ることができる。
【００３５】
図１０は、中央のＩＧＢＴチップ２Ｂの飽和電圧Ｖce(sat)を変えたときの損失の変化を示したものである。曲線Ｌ１５はＩＧＢＴチップ２Ｂの損失Ｐを、曲線Ｌ１６は各ＩＧＢＴチップ２Ａ，２Ｃの損失Ｐをそれぞれ示したものである。また、曲線Ｌ１７は３つのＩＧＢＴチップ２Ａ〜２Ｃの損失を合わせた全体の損失（全損失）を表したものである。曲線Ｌ１５，Ｌ１６に関しては左側の縦軸を用い、曲線Ｌ１７に関しては右側の縦軸を使用する。
【００３６】
ＩＧＢＴチップ２Ｂの飽和電圧Ｖce(sat)が両端のＩＧＢＴチップ２Ａ，２Ｃと等しい場合（Ｖce(sat)＝Ｖ）、各ＩＧＢＴチップ２Ａ〜２Ｃの損失Ｐは等しくなる。図１０の縦軸の値は、そのときの損失を１とした相対値で示した。すなわち、Ｖce(sat)＝Ｖでは各ＩＧＢＴチップ２Ａ〜２Ｃの損失Ｐは１となり、３つのＩＧＢＴチップ２Ａ〜２Ｃの全損失は３となる。
【００３７】
Ｖce(sat)＞Ｖの場合、ＩＧＢＴチップ２Ｂでは、式（１）の係数Ｋが小さくなるとともに電流Ｉcも小さくなり、損失Ｐは１よりも小さくなる。一方、両端のＩＧＢＴチップ２Ａ，２Ｃに関しては、Ｋは変化しないがＩＧＢＴチップ２Ｂの電流Ｉcが減少した分だけＩＧＢＴチップ２Ａ，２Ｃに流れる電流Ｉcが増加するので、損失Ｐは１よりも大きくなる。そして、３つのＩＧＢＴチップ２Ａ〜２Ｃの全損失は曲線Ｌ１７のように変化し、Ｖce(sat)＝Ｖ１において最小値Ｌminをとる。すなわち、中央に配置されたＩＧＢＴチップ２Ｂとして飽和電圧Ｖce(sat)＝Ｖ１のチップを用いることにより、３つのＩＧＢＴチップ２Ａ〜２Ｃの全体の全損失を最小とすることができ、半導体モジュール１として効率上において最適組み合わせとなる。
【００３８】
図１１は、中央のＩＧＢＴチップ２Ｂの飽和電圧Ｖce(sat)を変えたときのＩＧＢＴチップの温度上昇を示したものである。曲線Ｌ１８はＩＧＢＴチップ２Ｂの温度上昇を示し、曲線Ｌ１９は各ＩＧＢＴチップ２Ａ，２Ｃの温度上昇を示している。なお、縦軸の温度上昇は、各ＩＧＢＴチップ２Ａ〜２Ｃの飽和電圧Ｖce(sat)を等しい値Ｖに設定したときのＩＧＢＴチップ２Ｂの温度上昇を１とした相対値で表した。
【００３９】
ＩＧＢＴチップ２Ｂの温度上昇はＶce(sat)＝Ｖで１であり、飽和電圧Ｖce(sat)の増加とともに温度上昇は小さくなる。一方、ＩＧＢＴチップ２Ａ，２Ｃの場合には、図８に示すようにＩＧＢＴチップ２Ｂの飽和電圧Ｖce(sat)の増加とともに電流Ｉcが増加するため、損失が大きくなって温度上昇も大きくなる。そして、Ｖce(sat)＝Ｖ２においてＩＧＢＴチップ２Ａ，２Ｃの温度上昇は１となる。
【００４０】
すなわち、中央に配置するＩＧＢＴチップ２Ｂとして、飽和電圧Ｖce(sat)が条件「Ｖ＜Ｖce(sat)＜Ｖ２」を満たすものを用いることにより、各ＩＧＢＴチップ２Ａ〜２Ｃの温度上昇を１よりも小さく抑えることができ、各ＩＧＢＴチップ２Ａ〜２Ｃ間の温度差を従来よりも小さくすることができる。さらに、ＩＧＢＴチップ２ＢとしてＶce(sat)＝Ｖ３のものを用いた場合には、各ＩＧＢＴチップ２Ａ〜２Ｃの温度上昇は等しくなり、かつ、１よりも小さくなる。その結果、各ＩＧＢＴチップ２Ａ〜２Ｃの性能を等しく発揮することができるとともに、熱破壊に対する耐量を向上させることができる。
【００４１】
なお、第２の実施の形態に関しても、ＩＧＢＴチップを４つ以上並列配置した場合に適用することができる。また、飽和電圧Ｖce(sat)の設定方法についても、両端の内側に配置されたＩＧＢＴチップのＶce(sat)を同じ割合で大きくする方法や、中央よりのＩＧＢＴチップほどＶce(sat)を大きくする方法など、種々の方法が考えられる。上述した飽和電圧Ｖce(sat)の高いＩＧＢＴチップを得る方法としては、製造条件を振って飽和電圧Ｖce(sat)が高くなるように製造したり、チップ検査において飽和電圧Ｖce(sat)の高いものを選別するなど、種々の方法が考えられる。
【００４２】
また、上述した説明ではパワー半導体チップとしてＩＧＢＴチップを例に説明したが、本発明はＩＧＢＴチップに限らずサイリスタ等のチップを用いた半導体装置にも適用することができる。なお、本発明の特徴を損なわない限り、本発明は上記実施の形態に何ら限定されるものではない。
【００４３】
以上説明した実施の形態と特許請求の範囲の要素との対応において、半導体モジュール１は半導体装置を、ＩＧＢＴチップ２Ｂ，１２Ｂ〜１２Ｄは第１の半導体チップおよび第１のＩＧＢＴチップを、ＩＧＢＴチップ２Ａ，２Ｃ，１２Ａおよび１２Ｅは第２の半導体チップおよび第２のＩＧＢＴチップをそれぞれ構成する。
【図面の簡単な説明】
【００４４】
【図１】本発明による半導体装置の第１の実施の形態を説明する図であり、（ａ）は半導体モジュールの平面図であり、（ｂ）は半導体モジュールの断面図である。
【図２】半導体モジュール１の回路図である。
【図３】中央のＩＧＢＴチップ２Ｂの面積比と各ＩＧＢＴチップ２Ａ〜２Ｃに流れる電流との関係を示す図である。
【図４】ＩＧＢＴチップ２Ｂの面積比と各ＩＧＢＴチップ２Ａ〜２Ｃで発生する損失との関係を示す図である。
【図５】ＩＧＢＴチップ２Ｂの面積比と各ＩＧＢＴチップ２Ａ〜２Ｃの温度上昇との関係を示す図である。
【図６】ＩＧＢＴチップが５つの場合の並列配置を示す図であり、（ａ）は第１の配置を、（ｂ）は第２の配置を、（ｃ）は第３の配置をそれぞれ示す。
【図７】ＩＧＢＴのＶce−Ｉc特性の一例を示す図である。
【図８】ＩＧＢＴチップ２Ｂの飽和電圧Ｖce(sat)と、ＩＧＢＴチップ２Ａ〜２Ｃに流れる電流Ｉcとの関係を示す図である。
【図９】飽和電圧Ｖce(sat)とカットオフ損失Eoffとの関係を示す図である。
【図１０】ＩＧＢＴチップ２Ｂの飽和電圧Ｖce(sat)と、ＩＧＢＴチップ２Ａ〜２Ｃの損失との関係を示す図である。
【図１１】ＩＧＢＴチップ２Ｂの飽和電圧Ｖce(sat)と、ＩＧＢＴチップ２Ａ〜２Ｃの温度上昇との関係を示す図である。
【符号の説明】
【００４５】
１  半導体モジュール
２Ａ〜２Ｃ，１２Ａ〜１２Ｅ  ＩＧＢＴチップ
３Ａ〜３Ｃ  ダイオード
４  基板
５，７  金属パターン
６  ヒートシンク
【図１】
2005175074.tif 000003
【図２】
2005175074.tif 000004
【図３】
2005175074.tif 000005
【図４】
2005175074.tif 000006
【図５】
2005175074.tif 000007
【図６】
2005175074.tif 000008
【図７】
2005175074.tif 000009
【図８】
2005175074.tif 000010
【図９】
2005175074.tif 000011
【図１０】
2005175074.tif 000012
【図１１】
2005175074.tif 000013