(57)【要約】    【課題】スイッチ素子の温度を精度よく検知する確実性と、誤検知が起きない安定性とをより高いレベルで両立可能な半導体装置とその製造方法を提供すること。    【解決手段】シリコンよりも禁制帯幅が広い半導体である４ＨタイプのＮ＋型炭化珪素の第一の基板領域１とＮ−型炭化珪素の第一のドレイン領域２とを部分として有する半導体基体上に形成された、Ｎ＋型の第一のソース領域４、第一のドレイン領域２、Ｎ−型の第一のチャネル領域５、第一のゲート絶縁膜６、Ｐ型の多結晶炭化珪素からなる第一のゲート電極７とを構成要素とするＭＯＳＦＥＴ１００をスイッチ素子として有し、ＳｉＯ２からなる層間絶縁膜１０上に形成されたＰ型の多結晶炭化珪素からなるアノード領域１１とＮ型の多結晶炭化珪素からなるカソード領域１２とを構成要素とするＰＮダイオード２００を保護素子として有する半導体装置を構成する。【選択図】    図１
2005175357.tif 000002
【特許請求の範囲】
【請求項１】
シリコンよりも禁制帯幅が広い半導体基体の一部を構成要素とし３つ以上の端子を有するスイッチ素子と、前記スイッチ素子を保護するための保護素子とを同一基板上に有する半導体装置において、前記保護素子は絶縁膜上に形成されており、シリコンよりも禁制帯幅が広い半導体材料を構成要素とすることを特徴とする半導体装置。
【請求項２】
前記絶縁膜が少なくとも酸化物もしくは窒化物を構成要素としていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記半導体材料が多結晶炭化珪素であることを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記保護素子が１つもしくは複数のＰＮダイオードを含むように構成されていることを特徴とする請求項１、２または３記載の半導体装置。
【請求項５】
前記保護素子が１つもしくは複数のショットキーバリアダイオードを含むように構成されていることを特徴とする請求項１、２または３記載の半導体装置。
【請求項６】
前記保護素子が１つもしくは複数のヘテロ接合ダイオードを含むように構成されていることを特徴とする請求項１、２または３記載の半導体装置。
【請求項７】
ＰＮダイオードと、ショットキーバリアダイオード、ヘテロ接合ダイオードのうちの少なくとも１つとの並列接続回路を含むように構成され、電流−電圧特性における勾配変化最大点の位置が周囲の温度の変化に応じて変化することを特徴とする半導体装置。
【請求項８】
前記保護素子が、ＰＮダイオードと、ショットキーバリアダイオード、ヘテロ接合ダイオードのうちの少なくとも１つとの並列接続回路を含むように構成されていることを特徴とする請求項１、２、３、４、５または６に記載の半導体装置。
【請求項９】
前記スイッチ素子の駆動電極が前記保護素子の構成要素である半導体材料と同種の半導体材料からなることを特徴とする請求項１、２、３、４、５、６または８記載の半導体装置。
【請求項１０】
前記スイッチ素子が、前記半導体基体に形成された第一導電型の第一のドレイン領域と、前記第一のドレイン領域の一主面に接する第二導電型のウェル領域と、前記ウェル領域に接する第一導電型の第一のソース領域と、前記第一のソース領域、前記ウェル領域及び前記第一のドレイン領域に第一のゲート絶縁膜を介して接するように前記駆動電極として形成された第二導電型の第一のゲート電極とを構成要素とすることを特徴とする請求項９記載の半導体装置。
【請求項１１】
前記スイッチ素子が、前記半導体基体に形成された第一導電型の第二のドレイン領域と、前記第二のドレイン領域の一主面に接する前記第二のドレイン領域とは禁制帯幅が異なった第二のソース領域と、前記第二のソース領域と前記第二のドレイン領域との接合部に第二のゲート絶縁膜を介して接するように前記駆動電極として形成された第二導電型の第二のゲート電極とを構成要素とすることを特徴とする請求項９記載の半導体装置。
【請求項１２】
前記保護素子が前記スイッチ素子の導通経路の近傍に形成されていることを特徴とする請求項９、１０、１１または１２記載の半導体装置。
【請求項１３】
前記半導体基体が炭化珪素からなることを特徴とする、請求項７を除く請求項１ないし１２のいずれかに記載の半導体装置。
【請求項１４】
請求項７を除く請求項１ないし１３のいずれかに記載の半導体装置を製造する半導体装置の製造方法において、前記半導体材料が前記絶縁膜を形成した後に、前記絶縁膜上に堆積して製造されることを特徴とする半導体装置の製造方法。
【請求項１５】
前記半導体材料の上に所定のマスク材料を形成し、前記保護素子と前記駆動電極とを同時にパターニングすることを特徴とする請求項１４記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置とその製造方法に関する。
【背景技術】
【０００２】
本発明の背景となる従来技術として、例えば特許文献１に記載された半導体装置とその製造方法に関する技術がある。この従来技術においては、炭化珪素基板に形成した接合型電界効果トランジスタからなるスイッチ素子と、そのスイッチ素子を保護するための炭化珪素からなる保護用ＰＮダイオード（ｐｎ接合の整流特性を利用したダイオード）とが同一基板上に形成されている。この保護用ＰＮダイオードを、例えば温度検知用として使用することで、スイッチ素子が高い温度で動作している場合においても、保護機能を失わずに動作するという効果が現われる。
【０００３】
【特許文献１】特開２００３−６８７５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、温度検知用の保護素子には、スイッチ素子が所定の温度以上になった場合のみに、それを確実に検知する機能が求められ、このことから、スイッチ素子の温度を精度よく検知する確実性と、誤検知が起きない安定性とを高いレベルで両立させる必要がある。
【０００５】
本発明は上記のような課題を解決するためになされたものであり、スイッチ素子の温度を精度よく検知する確実性と、誤検知が起きない安定性とをより高いレベルで両立可能な半導体装置とその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するために、本発明においては、保護素子は絶縁膜上に形成されており、シリコンよりも禁制帯幅が広い半導体材料を構成要素とすることを特徴とする半導体装置を構成する。
【発明の効果】
【０００７】
本発明の実施により、スイッチ素子の温度を精度よく検知する確実性と、誤検知が起きない安定性とをより高いレベルで両立可能な半導体装置とその製造方法を提供することが可能となる。
【発明を実施するための最良の形態】
【０００８】
以下に、本発明の実施の形態について、図面を用いて説明する。
【０００９】
［実施の形態１］
図１は本発明による半導体素子の第１の実施の形態を示している。本実施の形態においては、シリコンよりも禁制帯幅が広い半導体である炭化珪素を半導体基体として用いる半導体装置を一例として説明する。
【００１０】
図１において、例えば、ポリタイプが４Ｈタイプの炭化珪素で構成された半導体基体が、Ｎ＋型である第一の基板領域１とＮ−型の第一のドレイン領域２とを有し、その半導基体上に、例えばＭＯＳＦＥＴ１００で構成されたスイッチ素子と、例えば多結晶炭化珪素からなるＰＮダイオード２００で構成された保護素子とがそれぞれ形成されている。つまり、本実施の形態においては、スイッチ素子と保護素子とが同一基板上に形成されている。
【００１１】
まず、ＭＯＳＦＥＴ１００においては、第一のドレイン領域２の表面の所定位置に、第一のドレイン領域２の一主面に接して、Ｐ−型のウェル領域３が形成され、ウェル領域３の表面の所定位置にはＮ＋型の第一のソース領域４が形成されている。また、ウェル領域３の表面には第一のソース領域４と第一のドレイン領域２を繋ぐように、Ｎ−型の第一のチャネル領域５が形成されている。さらに、第一のチャネル領域５の表面には、例えばＳｉＯ２からなる第一のゲート絶縁膜６を介して、例えばＰ型の多結晶炭化珪素からなる、スイッチ素子の駆動電極である第一のゲート電極７が形成されている。なお、第一のゲート絶縁膜６の構成材料としてＳｉ３Ｎ４を用いてもよい。また、第一のソース領域４並びにウェル領域３に接するように第一のソース電極８が形成され、半導体基体の裏面に、第一の基板領域１に接して第一のドレイン電極９が形成されている。この場合に、スイッチ素子であるＭＯＳＦＥＴ１００は３つの端子、すなわちソース端子とドレイン端子とゲート端子とを有する。図中、ソース端子をＳ、ドレイン端子をＤ、ゲート端子をＧで示す。
【００１２】
次に、ＰＮダイオード２００は、ＭＯＳＦＥＴ１００と絶縁されるように、例えばＳｉＯ２からなる層間絶縁膜１０上に形成され、Ｐ型の多結晶炭化珪素からなるアノード領域１１とＮ型の多結晶炭化珪素からなるカソード領域１２を構成要素としている。なお、層間絶縁膜１０の構成材料としてＳｉ３Ｎ４を用いてもよい。この場合に、保護素子であるＰＮダイオード２００は、シリコンよりも禁制帯幅が広い半導体材料である炭化珪素を構成要素としている。なお、図１においては、アノード領域１１とカソード領域１２が２個ずつ形成され直列に接続された場合を例示している。ＰＮダイオード２００は、単体でも複数直列に接続されていても良い。また、図示はしていないものの、アノード領域１１はアノード電極と接続され、カソード領域１２はカソード電極と接続され、外部に出力している。図中、アノード端子をＡ、カソード端子をＣで示す。
【００１３】
本実施の形態においては、一例としてＰＮダイオード２００を温度検知用の保護素子として使用する場合の動作について説明する。この場合、ＰＮダイオード２００のアノード電極とカソード電極はともに、所定の過温度保護回路に接続されることとなる。
【００１４】
次に、本実施の形態における半導体装置の製造方法の一例を示す。
【００１５】
まず、Ｎ＋型の第一の基板領域１の上にＮ−型の第一のドレイン領域２を形成した半導体基体を用意する。第一のドレイン領域２の濃度及び厚さは、例えば１×１０１６ｃｍ−３及び１０μｍである。次に、第一のドレイン領域２の表面に、例えばＣＶＤ法によりＬＴＯ（Ｌｏｗ−Ｔｅｍｐｅｒａｔｕｒｅ−Ｏｘｉｄｅ）膜を堆積し、フォトリソグラフィとエッチングによりＬＴＯ膜をパターニングすることで所定形状のマスク材をそれぞれ形成し、ウェル領域３、第一のソース領域４、第一のチャネル領域５をイオン注入で形成する。例えば、ウェル領域３のイオン注入にはアルミニウムイオンを用い、第一のソース領域４のイオン注入にはリンイオンを用い、第一のチャネル領域５のイオン注入には窒素イオンを用いることで、それぞれの導電型領域が形成される。そして、マスク材を除去した状態で１０００℃以上の活性化熱処理を行い、注入したそれぞれのイオンを活性化させる。なお、ウェル領域３、第一のソース領域４、第一のチャネル領域５はイオン注入でなく、エピタキシャル成長によって形成することも可能である。
【００１６】
次に、半導体基体上に第一のゲート絶縁膜６と層間絶縁膜１０の材料となる、例えば所定厚みの熱酸化によるＳｉＯ２膜を形成する。なお、本実施の形態における図１においては、一例として、第一のゲート絶縁膜６と層間絶縁膜１０を同時に形成し、厚みが同程度となる場合を示している。層間絶縁膜１０の膜厚を、第一のゲート絶縁膜６と同程度とすると、層間絶縁膜１０の熱抵抗を必要最小限に抑えることができるため、スイッチ素子であるＭＯＳＦＥＴ１００の温度をより高い精度で観測することができる。ただし、層間絶縁膜１０の膜厚を、第一のゲート絶縁膜６より厚く形成しておいてもよい。つまり、層間絶縁膜１０を、例えば所定厚みのＬＴＯ膜層と熱酸化膜層の積層膜とするなどの方法がある。また、第一のゲート絶縁膜６並びに層間絶縁膜１０はＳｉ３Ｎ４等の窒化物からなる膜を含むように形成されていても良い。
【００１７】
次に、第一のゲート絶縁膜６並びに層間絶縁膜１０を形成した後、例えばＰＬＤ（Ｐｕｌｓｅ−Ｌａｓｅｒ−Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて、例えば基板温度９５０℃に加熱しながら第一のゲート絶縁膜６並びに層間絶縁膜１０上に第一のゲート電極７並びにＰＮダイオード２００の基材及びアノード領域１１となるＰ型の多結晶炭化珪素を、シリコンよりも禁制帯幅が広い半導体材料として堆積させ形成する。そして、ＰＮダイオード２００の所定位置にマスク材を形成し、Ｎ型のカソード領域１２を例えばリンイオンを用いてイオン注入で形成する。
【００１８】
次に、多結晶炭化珪素層の所定位置にマスク材をパターニングした後、例えば反応性イオンエッチングにより、駆動電極である第一のゲート電極７及び保護素子であるＰＮダイオード２００を同時にパターニングし形成する。
【００１９】
最後に、第一のソース電極８、アノード電極（図示無し）、カソード電極（図示無し）、ドレイン電極９をそれぞれ形成することで、図１に示した本実施の形態における半導体装置を得ることができる。
【００２０】
次に、本実施の形態における半導体装置の動作について説明する。
【００２１】
まず、温度検知用の保護素子であるＰＮダイオード２００の動作について説明する。
【００２２】
ＰＮダイオード２００のアノード電極とカソード電極は上述したように、例えば所定の過温度保護回路に接続される。過温度保護回路は、ＰＮダイオード２００所定電流を供給して端子間の電位差を観測する場合と、端子間に所定電圧を印加して電流値を観測する場合とがある。本実施の形態においては、例えばアノード電極とカソード電極間に所定の一定電流を流しつつ、ＰＮダイオード２００のアノード電極とカソード電極との間の電位差を検出している。ＰＮダイオード２００は周囲温度によって内蔵電位差が変化する特性を有していることから、過温度保護ではその特性を利用し、ＰＮダイオード２００の端子間電位差から周囲温度を推定している。
【００２３】
つまり、同一基板上に形成されているスイッチ素子（ここではＭＯＳＦＥＴ１００）の発熱により加熱された基板の温度がＰＮダイオード２００の電位差に反映されるため、アノード電極並びにカソード電極に接続される過温度保護回路でＭＯＳＦＥＴ１００の動作温度を監視することができる。そして、例えばＭＯＳＦＥＴ１００が予め設定しておいた温度より高い温度に達した場合、ＰＮダイオード２００の端子間電位差から過温度を検知し、過温度保護回路でＭＯＳＦＥＴ１００の動作を抑制するように信号を発信し、過温度によるＭＯＳＦＥＴ１００の破壊を防止することができる。
【００２４】
このように温度検知用の保護素子には、スイッチ素子の破壊を防止するために、所定の温度以上になったときに温度を精度良く確実に検知する機能が求められる。本実施の形態においては、スイッチ素子であるＭＯＳＦＥＴ１００と保護素子であるＰＮダイオード２００とを同一基板上に形成し、スイッチ素子の温度を精度良く検知する性能を実現させている。また、ＰＮダイオード２００はＭＯＳＦＥＴ１００と同様にワイドギャップ半導体材料で形成されているため、ＭＯＳＦＥＴ１００の使用温度範囲全域で確実に温度検知機能を発揮することができる。
【００２５】
さらに、保護素子には、上記のスイッチ素子の過温度を精度よく検知する確実性だけでなく、スイッチ素子が過温度になる場合以外には決して働かない、すなわち誤検知が起きない安定性が要求される。誤検知を発生させる原因の一例としては、スイッチ素子であるＭＯＳＦＥＴ１００が導通状態から遮断状態へと移行する際の電流値の変化によって発生する電磁ノイズによる影響や、ＰＮダイオード２００直下のウェル領域３の電位変動などの影響が考えられる。
【００２６】
従来技術においては、スイッチ素子と保護用ＰＮダイオードとの分離層の絶縁性を高めるのが構造的に難しかった。これは、従来技術の炭化珪素からなる保護用ＰＮダイオードは、スイッチ素子である接合型電界効果トランジスタのチャネルエピタキシャル成長層として形成した層の一部にバナジウムをイオン注入して、スイッチ素子と保護素子とを分離する手法を用いて形成されているためである。バナジウムイオンは炭化珪素半導体に対して深い準位を形成する性質を有するため、スイッチ素子のチャネル領域に比べると高抵抗な半絶縁領域を形成することは可能であるが、一般に半導体装置の絶縁膜として用いられるＳｉＯ２やＳｉ３Ｎ４などからなる絶縁膜に比べて絶縁性に劣るからである。それに加えて、ＳｉＯ２やＳｉ３Ｎ４などの絶縁膜を熱酸化や堆積によって形成する場合に比べ、イオン注入によってバナジウムの注入層を均質に制御することが難しいため、製造バラツキによる絶縁性低下も避けられないからである。
【００２７】
これに対して、本実施の形態では、熱酸化によって形成したＳｉＯ２からなる層間絶縁膜１０上にＰＮダイオード２００を堆積して形成していることから、スイッチ素子であるＭＯＳＦＥＴ１００とＰＮダイオード２００との間で高い絶縁性を確保することができ、スイッチ素子の電圧・電流変動の影響が保護素子に及びにくい。つまり、ＭＯＳＦＥＴ１００の動作状況にかかわらず、保護素子の誤検知を抑えることができるため、従来に比べて保護機能としての安定性を向上させることができる。この結果、ＭＯＳＦＥＴ１００は動作範囲を限定されることなく、より高い周波数、より高い電流密度、より高い電圧で動作することも可能となる。
【００２８】
次に、保護素子と同一基板上に形成されたスイッチ素子であるＭＯＳＦＥＴ１００の動作について説明する。
【００２９】
ＭＯＳＦＥＴ１００は、例えば第一のソース電極８を接地とし、第一のドレイン電極９に正電位を印加して使用する。そして、第一のゲート電極７に例えば接地電位を印加した場合、ＭＯＳＦＥＴ１００は遮断状態となる。つまり、第一のゲート電極７と第一のチャネル領域５における仕事関数差と、ウェル領域３と第一のチャネル領域５における仕事関数差の２つのビルトイン・ポテンシャルによって、第一のチャネル領域５は上下両方から完全に空乏化するためである。このとき、本実施の形態においては、第一のゲート電極７がＰＮダイオード２００と同じ材料であるＰ型の多結晶炭化珪素からなり、多結晶シリコンを用いた場合に比べて、第一のチャネル領域５との仕事関数差が大きいことから、より高い遮断性能を発揮する。つまり、スイッチ素子であるＭＯＳＦＥＴ１００に関しても、より高い温度で動作可能となる。
【００３０】
また、第一のゲート電極７に正電位を印加した場合、第一のチャネル領域５の空乏層は後退し、第一のソース領域４から第一のドレイン領域２に伝導電子が流れ、導通状態となる。このとき、本実施の形態においては、第一のチャネル領域５がゲート電界により電子を蓄積する所謂蓄積型チャネルで導通するため、第一のソース領域４と第一のドレイン領域２との間での損失が小さく、より高い温度での動作が可能となる。
【００３１】
このように、多結晶炭化珪素材料を保護素子（ＰＮダイオード２００）だけでなく同時にスイッチ素子（ＭＯＳＦＥＴ１００）の駆動電極であるゲート電極（第一のゲート電極７）にも用いることにより、スイッチ素子も、その遮断性と導通特性が向上し、さらに高温での動作が可能となるため、使用温度範囲がより高く、かつ過温度による破壊が起きにくい半導体装置を提供することができる。
【００３２】
さらに、多結晶炭化珪素材料を用いて、保護素子とスイッチ素子の駆動電極であるゲート電極を同時に形成することで、図１３に示すような、スイッチ素子（ＭＯＳＦＥＴ１００）の導通部分の真上、すなわちスイッチ素子（ＭＯＳＦＥＴ１００）の導通経路の近傍に保護素子（ＰＮダイオード２００）を形成することも可能となる。スイッチ素子の発熱する部分は導通時に電流の経路となる部分であり、特に発熱による素子破壊の原因となりやすい部分は、ＰＮ接合や第一のゲート絶縁膜が形成されているスイッチ素子の表層部である。このことから、図１３に示すように、保護素子（ＰＮダイオード２００）をスイッチ素子（ＭＯＳＦＥＴ１００）の表層部に形成することによって、さらに精度の高い温度モニタが可能となる。また、所定の箇所に保護素子を形成することによって、単位領域ごとのスイッチ素子の導通状況などがモニタできるようになる。
【００３３】
以下に本実施の形態において実現する効果について述べる。
【００３４】
本実施の形態においては、ＰＮダイオード２００が、層間絶縁膜１０上に堆積した、シリコンよりもワイドギャップの半導体材料（多結晶炭化珪素）で形成されているため、従来に比べてＭＯＳＦＥＴ１００との絶縁性を容易に確保できる。つまり、従来に比べて、ＭＯＳＦＥＴ１００の動作状態によって発生する電磁ノイズや基準電位の変動などの影響を受けにくいため、ＭＯＳＦＥＴ１００の温度を精度よく検知できる上、誤検知が起きにくいという効果が実現する。さらに、従来に比べ製造方法が容易であるという効果も実現する。
【００３５】
また、層間絶縁膜１０の材料として、絶縁性が高いＳｉＯ２を用いることで、上記の効果を、製造工程が簡便でかつ低コストで実現することができる。
【００３６】
また、半導体材料として多結晶炭化珪素を用いることで、上記の効果を、製造工程が簡便でかつ低コストで実現することができる。
【００３７】
また、保護素子をＰＮダイオード２００とすることで、上記の効果を、容易に具体化することができる。
【００３８】
また、ＰＮダイオード２００とＭＯＳＦＥＴ１００の第一のゲート電極７を同種の半導体材料（多結晶炭化珪素）とすることで、製造工程の増加無しに、より性能の高いＰＮダイオード２００とＭＯＳＦＥＴ１００とを形成することが可能である。しかも、容易に、この効果を具現化することができる。
【００３９】
また、図１３に示した実施の形態においては、ＰＮダイオード２００をＭＯＳＦＥＴ１００の導通部分の近傍に形成するため、さらに精度の高い温度検知が可能となるとともに、単位領域ごとの動作モニタが可能となる。また、このように、保護素子（ここではＰＮダイオード２００）をスイッチ素子（ここではＭＯＳＦＥＴ１００）の導通部分の近傍に形成することは、以下の実施の形態２ないし４においても可能である。
【００４０】
また、半導体基体が炭化珪素からなるため、より高い周波数、より高い電流密度、より高い電位差で動作するＭＯＳＦＥＴ１００を容易に実現することが可能であり、ＰＮダイオード２００の性能を十分に発揮することができる。
【００４１】
また、本実施の形態においては、半導体材料が、層間絶縁膜１０を形成した後に、層間絶縁膜１０上に堆積して製造されるので、本実施の形態の半導体装置を、容易に製造することができる。
【００４２】
また、前記半導体材料の上に所定のマスク材料を形成し、ＰＮダイオード２００と第一のゲート電極７とを同時にパターニングするので、製造工程を簡略化することができる。
【００４３】
［実施の形態２］
図２は本発明による半導体素子の第２の実施の形態の一例を示している。図２は実施の形態１の図１に対応した断面図である。本実施の形態においては、図１と同様の動作をする部分の説明は省略し、異なる構成の部分とその特徴について詳しく説明する。
【００４４】
図２に示すように、本実施の形態の特徴は、保護素子をショットキーバリアダイオード２１０で構成している点である。つまり、図１では、保護素子がＰＮダイオード２００で構成されていたのに対し、本実施の形態では、保護素子が、例えばＰ＋型の、シリコンよりも禁制帯幅が広い半導体材料である多結晶炭化珪素からなるアノード領域１１と、アノード領域１１とショットキー接続する材料、例えばＴｉからなるショットキー電極１３とで構成されている。
【００４５】
図３は第２の実施の形態の他の例を示している。図３に示すように、保護素子をヘテロ接合ダイオード２２０で構成しても良い。図３においては、図２におけるショットキー電極１３の代わりに、多結晶炭化珪素とは異なる材料、例えばＮ型の多結晶シリコンからなるヘテロ電極１４をアノード領域１１と接続している。
【００４６】
このような図２並びに図３の構成とした場合においても、もちろん保護素子はダイオードとして機能するため、実施の形態１で説明したのと同様にスイッチ素子であるＭＯＳＦＥＴ１００の温度を検知することができる。
【００４７】
さらに加えて、本実施の形態に示すように、保護素子をショットキーバリアダイオード２１０もしくはヘテロ接合ダイオード２２０とした場合、保護素子の半導体領域がアノード領域１１のみとなるため、半導体領域に導入する不純物材料は１種類で済むことから、例えば、Ｐ型の不純物を含有した多結晶炭化珪素を堆積させるだけで良く、容易な製造プロセスで保護素子を形成することができる。
【００４８】
なお、本実施の形態においては、アノード領域１１がＰ型の場合で説明してきたが、Ｎ型であってもかまわない。
【００４９】
以下に本実施の形態において実現する効果について述べる。
【００５０】
図２に示した本実施の形態においては、保護素子の具体的な構造をショットキーバリアダイオード２１０とすることで、実施の形態１と共通する製造工程とショットキーバリアダイオード２１０を製造する工程とを組み合わせて、半導体装置を容易に具体化することができる。なお、この場合の半導体材料は、不純物材料が１種類で済むという利点もある。
【００５１】
図３に示した本実施の形態においては、保護素子の具体的な構造をヘテロ接合ダイオード２２０とすることで、実施の形態１と共通する製造工程とヘテロ接合ダイオード２２０を製造する工程とを組み合わせて、半導体装置を容易に具体化することができる。なお、この場合の半導体材料も、不純物材料が１種類で済むという利点もある。
【００５２】
［実施の形態３］
図４は本発明による半導体素子の第３の実施の形態を示している。図４は実施の形態１の図１に対応した断面図である。本実施の形態においては、図１と同様の動作をする部分の説明は省略し、異なる構成の部分とその特徴について詳しく説明する。
【００５３】
図４に示すように、本実施の形態の特徴は、保護素子をＰＮダイオードとヘテロ接合ダイオードとを並列接続したＰＮ接合／ヘテロ接合並列ダイオード２３０で構成している点である。つまり、本実施の形態では、例えばＰ＋型の多結晶炭化珪素からなるアノード領域１１とＮ＋型の多結晶炭化珪素からなるカソード領域１２で構成されたＰＮダイオードと、Ｐ＋型アノード領域１１とヘテロ接続する材料、例えばＮ＋型の多結晶シリコンからなるヘテロ電極１４とで構成されたヘテロ接合ダイオードとが並列で接続されている。なお、本実施の形態においては、カソード領域１２とヘテロ電極１４が共にＮ＋型であり、その接続部はオーミック特性を示すため、接するように描いているが、接していなくても何ら問題は無い。
【００５４】
図５にＰＮ接合／ヘテロ接合並列ダイオード２３０のアノード電極とカソード電極間の電流−電圧特性の一例を示す。図５に示すように、アノード／カソード間電圧を印加していくと、ＰＮ接合／ヘテロ接合並列ダイオード２３０は、まずヘテロ接合ダイオードが動作し、電流が流れ始める。そして、さらにアノード／カソード間電圧を印加していくと、ＰＮダイオードも動作し、急激に電流が増加する。これは、ヘテロ接合ダイオードがモノポーラ動作するのに対して、ＰＮダイオードはバイポーラ動作するためである。この電流−電圧特性の勾配変化最大点（電流曲線の勾配が大きく変わる点、すなわち、電流をＩ、電圧をＶとしたときの２次微係数ｄ２Ｉ/(ｄＶ)２が最大となる点）は図５に示すように、周囲温度によって変化する。このアノード電極とカソード電極間電流−電圧特性の勾配変化最大点の温度特性を利用することで、定常動作時の温度モニタと異常動作時の過温度モニタをともに観測することができる。例えば、アノード電極並びにカソード電極に接続された過温度保護回路は、所定電圧を印加して端子間の電流を観測するように動作した場合、図５においては、アノード電極とカソード電極間の電流値は温度の上昇にともなってＡ→Ｂ→Ｃと推移する。
【００５５】
図６に周囲温度に対するアノード電極とカソード電極間の電流値の推移を示す。図６に示すように、周囲温度が３００Ｋから４５０Ｋ周辺ではアノード電極とカソード電極間の電流値は温度の上昇に伴い所定の割合で減少しているため、定常動作時の温度が推定できる。そして、例えば周囲温度が６００Ｋまで上昇した場合、アノード電極とカソード電極間の電流値は急激に上昇に転じる。このとき過温度保護回路において、所定電流を観測した場合を異常温度と設定して、例えば図６においては２０ｍＡ以上を異常温度とすることで、過温度状態を検知することが可能となる。
【００５６】
このように、スイッチ素子が定常動作時の温度検知領域と、スイッチ素子が破壊する危険のある所定温度以上の温度検知領域が異なるため、仮に定常動作時にスイッチ素子の動作による電磁ノイズや基準電位の変動などが加わった場合に検知した信号の前後の挙動などから正誤を判定しやすいため、より誤動作を抑えることができる。
【００５７】
なお、本実施の形態においては、ＰＮ接合とヘテロ接合が並列したダイオードで説明したが、ＰＮ接合とショットキー接合が並列接続したダイオード、すなわち並列接続したＰＮダイオードとショットキーバリアダイオードとで保護素子を構成しても同様の効果が得られる。
【００５８】
本実施の形態によって、ＭＯＳＦＥＴ１００が定常動作時の温度検知特性と、ＭＯＳＦＥＴ１００が破壊する危険のある所定温度以上の温度検知特性が異なる温度検知用の半導体装置を提供でき、また、その温度検知用の半導体装置を保護素子として用いて、より精度よく温度検知ができ、かつＭＯＳＦＥＴ１００の動作による電磁ノイズや基準電位の変動などが加わった場合の検知した信号の正誤を判定しやすい半導体装置を提供することが可能となる。
【００５９】
［実施の形態４］
図７は本発明による半導体素子の第４の実施の形態を示している。図７は実施の形態１の図１に対応した断面図である。本実施の形態においては、図１と同様の動作をする部分の説明は省略し、異なる構成の部分とその特徴について詳しく説明する。
【００６０】
図７に示すように、本実施の形態の特徴は、スイッチ素子としてＭＯＳＦＥＴ１００とは異なる構成を用いている点である。
【００６１】
スイッチ素子であるヘテロ接合スイッチ１１０は、第二の基板領域１５と第二のドレイン領域１６からなる基板上に、第二のドレイン領域１６の一主面に接して、第二のドレイン領域１６とは禁制帯幅が異なる材料例えばＮ−型の多結晶シリコンからなる第二のソース領域１７が形成されている。つまり、第二のドレイン領域１６と第二のソース領域１７の接合部は、炭化珪素と多結晶シリコンのバンドギャップが異なる材料によるヘテロ接合からなっており、その接合界面にはエネルギー障壁が存在している。なお、本実施の形態においては第二のソース領域１７をＮ−型の多結晶シリコンで説明しているが、Ｎ＋型、Ｐ−型としてもかまわない。第二のソース領域１７と第二のドレイン領域１６との接合面に共に接するように、例えばシリコン酸化膜から成る第二のゲート絶縁膜１８が形成されている。また、第二のゲート絶縁膜１８上にはＰ＋型多結晶炭化珪素からなる第二のゲート電極１９が形成されている。なお、本実施の形態においては、第二のソース領域１７と接する第二のドレイン領域１６のうち、第二のゲート絶縁膜１８が接する領域にはＮ＋型の低抵抗領域２０が、第二のゲート絶縁膜１８から所定距離はなれた領域にはＰ＋型の電界緩和領域２１がそれぞれ形成されている。なお、低抵抗領域２０及び電界緩和領域２１は有ってもなくてもかまわない。また、第二のソース領域１７には第二のソース電極２２が、第二の基板領域１５には第二のドレイン電極２３がそれぞれ接続するように形成されている。
【００６２】
なお、本実施の形態においては、図７に示すように、ドレイン領域１６の表層部に溝を形成して、その溝中に第二のゲート絶縁膜１８を介して第二のゲート電極１９が形成されている、いわゆるトレンチ型の構成で説明しているが、第二のドレイン領域１６に溝を形成しない、いわゆるプレーナ型の構成であってもかまわない。
【００６３】
次に、スイッチ素子であるヘテロ接合スイッチ１１０の動作を説明する。本実施の形態においては、例えば第二のソース電極２２を接地し、第二のドレイン電極２３に正電位を印加して使用する。
【００６４】
まず、第二のゲート電極１８を例えば接地電位とした場合、遮断状態を保持する。すなわち、第二のソース領域１７と第二のドレイン領域１６とのヘテロ接合界面には、伝導電子に対するエネルギー障壁が形成されているためである。
【００６５】
以下に、図８から図１２を用いて、多結晶シリコンと炭化珪素とのヘテロ接合の特性を詳細に説明する。
【００６６】
図８から図１２は半導体のエネルギーバンド構造を示す図である。各図中、左側には第二のソース領域１７に対応するＮ−型シリコンのエネルギーバンド構造を、右側には第二のドレイン領域１６に対応する４ＨタイプのＮ−型炭化珪素のエネルギーバンド構造を示している。なお、本実施の形態においては第二のソース領域１７が多結晶シリコンから成る場合を説明しているが、図８から図１２ではシリコンのエネルギーバンド構造を用いて説明する。また、本説明ではヘテロ接合の特性を理解し易くするため、ヘテロ接合界面に界面準位が存在しない場合の理想的な半導体へテロ接合のエネルギー準位について例示している。
【００６７】
図８はシリコン及び炭化珪素の両者が接触していない状態を示している。図８中シリコンの電子親和力をχ１、仕事関数（真空準位からフェルミ準位までのエネルギー）をφ１、フェルミエネルギー（伝導帯からフェルミ準位までのエネルギー）をδ１、バンドギャップをＥＧ１としている。同様に、炭化珪素の電子親和力をχ２、仕事関数をφ２、フェルミエネルギーをδ２、バンドギャップをＥＧ２とする。図８に示すように、シリコンと炭化珪素との接合面には、両者の電子親和力χの違いからエネルギー障壁ΔＥｃが存在し、その関係は式（１）のように示すことができる。
ΔＥｃ＝χ１−χ２  …（１）
また、図９はシリコン及び炭化珪素の両者を接触させ、シリコンと炭化珪素のヘテロ接合を形成したエネルギーバンド構造である。シリコン及び炭化珪素の両者を接触後も、エネルギー障壁ΔＥｃは接触前と同様に存在するため、シリコン側の接合界面には幅Ｗ１の電子の蓄積層が形成され、一方で炭化珪素側の接合界面には幅Ｗ２の空乏層が形成されると考えられる。ここで、両接合界面に生じる拡散電位をＶＤ、シリコン側の拡散電位成分をＶ１、炭化珪素側の拡散電位成分をＶ２とすると、ｑＶＤ（ここに、ｑは素電荷である）は両者のフェルミ準位のエネルギー差であるから、その関係は式（２）から式（４）のように示される。
ＶＤ＝（δ１＋ΔＥｃ−δ２）／ｑ  …（２）
ＶＤ＝Ｖ１＋Ｖ２  …（３）
Ｗ２＝√（（２×ε０×ε２×Ｖ２）／（ｑ×Ｎ２））  …（４）
ここでε０は真空の誘電率、ε２は炭化珪素の比誘電率、Ｎ２は炭化珪素のイオン化不純物濃度を表し、√（  ）は（  ）中の値の平方根を表す。なおこれらの式は、バンド不連続のモデルとしてＡｎｄｅｒｓｏｎの電子親和力に基づいており、理想的状態でさらに歪みの効果は考慮していない。
【００６８】
上記に基づき、図７に示す本実施の形態について、第二のゲート絶縁膜１８を介して第二のゲート電極１９に接している第二のソース領域１７と第二のドレイン領域１６の接合界面におけるエネルギーバンド構造を図１０から図１２に例示してみると、第二のゲート電極１９、第二のソース電極２２、第二のドレイン電極２３のどの電極にも電圧を印加しない所謂熱平衡状態においては図１０に、第二のゲート電極１９並びに第二のソース電極２２を共に接地電位とし、かつ第二のドレイン電極２３にしかるべき正電位を印加した場合は図１１になると考えられる。図１１に示すように、ヘテロ接合界面の第二のドレイン領域１６側には印加したドレイン電位に応じて空乏層が拡がる。それに対し、第二のソース領域１７側に存在する伝導電子はエネルギー障壁ΔＥｃを越えることができず、その接合界面には伝導電子が蓄積するため、炭化珪素側に拡がる空乏層に見合う電気力線が終端し、第二のソース領域１７側ではドレイン電界がシールドされることになる。このため、第二のソース領域１７を形成する多結晶シリコンの厚みが例えば２０ｎｍ程度と非常に薄い構造でも、遮断状態を維持する（耐圧を保持する）ことが可能である。そして、第二のソース領域１７の電子密度が小さい導電型もしくは不純物濃度とすることで、より高い遮断性能を実現することが可能となる。
【００６９】
また、図７に示す本実施の形態においては、第二のゲート電極１９から離れた第二のソース領域１７と第二のドレイン領域１６との接合部には電界緩和領域２１が形成されているため、その周辺のヘテロ接合界面にはドレイン電界がさらされず、より高い遮断性能を有している。
【００７０】
さらに、本実施の形態においては、第二のゲート電極１９がＰ型の多結晶炭化珪素からなっているため、多結晶シリコンからなる場合に比べて、第二のゲート電極１９近傍の第二のソース領域１７と第二のドレイン領域１６の接合界面においては、第二のゲート電極１９からのビルトイン電界により高い遮断性能を発揮する。つまり、スイッチ素子であるヘテロ接合スイッチ１１０に関しても、より高い温度で動作可能となる。
【００７１】
次に、遮断状態から導通状態へと転じるべく第二のゲート電極１９に正電位を印加した場合、第二のゲート絶縁膜１８を介して第二のソース領域１７と第二のドレイン領域１６が接するのヘテロ接合界面までゲート電界が及ぶため、第二のゲート電極１９近傍の第二のソース領域１７並びに第二のドレイン領域１６には伝導電子の蓄積層が形成される。すなわち、第二のゲート電極１９近傍の第二のソース領域１７と第二のドレイン領域１６の接合界面におけるエネルギーバンド構造は図１２の実線で示すように変化し、破線で示したオフ時のエネルギーバンド構造に比べ、第二のソース領域１７側のポテンシャルが押し下げられ、かつ、第二のドレイン領域１６側のエネルギー障壁が急峻になることからエネルギー障壁中を伝導電子が導通することが可能となる。このことから、それまでエネルギー障壁によって遮断されていた伝導電子は、第二のソース電極２２から第二のゲート絶縁膜１８に接した第二のソース領域１７を通って第二のドレイン領域１６へと流れ、つまり導通状態となる。
【００７２】
このとき、本実施の形態においては、第二のゲート電極１９近傍の第二のソース領域１７と第二のドレイン領域１６の接合部には低抵抗領域２０が形成されているため、第二のドレイン領域１６に広がるエネルギー障壁が低下するため、さらに低抵抗で電流が流れる。
【００７３】
本実施の形態によって示したように、実施の形態１ないし３におけるものとは異なる構成のヘテロ接合スイッチ１１０を用いることによっても、実施の形態１ないし３と同様の効果を具現化することができる。
【００７４】
このように、多結晶炭化珪素材料をＰＮダイオード２００と同時にヘテロ接合スイッチ１１０の第二のゲート電極１９にも用いることにより、ヘテロ接合スイッチ１１０も遮断性と導通特性が向上し、さらに高温での動作が可能となる。すなわち、使用温度範囲がより高く、かつ過温度による破壊が起きにくい半導体装置を提供することができる。
【００７５】
以上、実施の形態１ないし４においては、炭化珪素を基板材料とした半導体装置を一例として説明したが、基板材料はシリコン、シリコンゲルマン、窒化ガリウム、ダイヤモンドなどその他の半導体材料であってもかまわない。また、全ての実施の形態において、炭化珪素のポリタイプとして４Ｈタイプを用いて説明したが、６Ｈ、３Ｃ等その他のポリタイプであっても構わない。また、全ての実施の形態において、ドレイン電極とソース電極とをドレイン領域を挟んで対向するように配置し、ドレイン電流を縦方向に流す所謂縦型構造のトランジスタで説明してきたが、例えばドレイン電極とソース電極とを同一主面上に配置し、ドレイン電流を横方向に流す所謂横型構造のトランジスタであってもかまわない。
【００７６】
また、実施の形態１ないし３においては、スイッチ素子としてＭＯＳＦＥＴを一例として説明したが、本発明の効果はスイッチ素子の構造に限定されないため、例えばＪＦＥＴ、バイポーラトランジスタ、サイリスタ、ＩＧＢＴ、ＳＩＴなど様々なスイッチ素子に適用することができる。
【００７７】
また、実施の形態１ないし４においては、多結晶炭化珪素を半導体材料とした保護素子を一例として説明したが、半導体材料はシリコンよりワイドギャップであれば、窒化ガリウム、ダイヤモンドなどその他のワイドギャップ半導体材料でもかまわない。
【００７８】
また、実施の形態１ないし４においては、スイッチ素子と同一基板上の保護素子の一例として、温度検知用保護素子として機能するようにアノード電極並びにカソード電極をそれぞれ独立して使用する場合を説明してきたが、スイッチ素子のゲート電極とソース電極間に接続し過電圧が印加されるのを保護するゲート／ソース間過電圧保護素子として使用する場合や、ドレイン電極とソース電極間に接続し過電圧が印加されるのを保護するドレイン／ソース間過電圧保護素子として使用する場合でも同様の効果を示すことができる
さらに本発明の主旨を逸脱しない範囲での変形を含むことは言うまでもない。
【００７９】
また、また、実施の形態１ないし４においては、一例として、ドレイン領域２としてＮ型の炭化珪素を材料としたＮ型チャネルの場合で説明しているが、ドレイン領域２としてＰ型の炭化珪素を材料としたＰ型チャネルとしてもよい。
【００８０】
さらに本発明の主旨を逸脱しない範囲での変形を含むことは言うまでもない。
【図面の簡単な説明】
【００８１】
【図１】実施の形態１の断面図である。
【図２】実施の形態２の一例の断面図である。
【図３】実施の形態２の他の例の断面図である。
【図４】実施の形態３の断面図である。
【図５】実施の形態３の保護素子の電流−電圧特性のモニタ法を示す図である。
【図６】実施の形態３の保護素子の電流−電圧特性の温度特性を示す図である。
【図７】実施の形態４の断面図である。
【図８】実施の形態４の動作原理を説明するエネルギーバンド図（接触前）である。
【図９】実施の形態４の動作原理を説明するエネルギーバンド図（接触後）である。
【図１０】実施の形態４の動作原理を説明するエネルギーバンド図（熱平衡状態）である。
【図１１】実施の形態４の動作原理を説明するエネルギーバンド図（遮断状態）である。
【図１２】実施の形態４の動作原理を説明するエネルギーバンド図（導通状態）である。
【図１３】実施の形態１の他の例の断面図である。
【符号の説明】
【００８２】
１…第一の基板領域、２…第一のドレイン領域、３…ウェル領域、４…第一のソース領域、５…第一のチャネル領域、６…第一のゲート絶縁膜、７…第一のゲート電極、８…第一のソース電極、９…第一のドレイン電極、１０…層間絶縁膜、１１…アノード領域、１２…カソード領域、１３…ショットキー電極、１４…ヘテロ電極、１５…第二の基板領域、１６…第二のドレイン領域、１７…第二のソース領域、１８…第二のゲート絶縁膜、１９…第二のゲート電極、２０…低抵抗領域、２１…電界緩和領域、２２…第二のソース電極、２３…第二のドレイン電極、１００…ＭＯＳＦＥＴ、１１０…ヘテロ接合スイッチ、２００…ＰＮダイオード、２１０…ショットキーバリアダイオード、２２０…ヘテロ接合ダイオード、２３０…ＰＮ接合／ヘテロ接合並列ダイオード。
【図１】
2005175357.tif 000003
【図２】
2005175357.tif 000004
【図３】
2005175357.tif 000005
【図４】
2005175357.tif 000006
【図５】
2005175357.tif 000007
【図６】
2005175357.tif 000008
【図７】
2005175357.tif 000009
【図８】
2005175357.tif 000010
【図９】
2005175357.tif 000011
【図１０】
2005175357.tif 000012
【図１１】
2005175357.tif 000013
【図１２】
2005175357.tif 000014
【図１３】
2005175357.tif 000015