(57)【要約】【課題】  バイフェーズ符号化されたシリアルデータを２ビット毎に所定の信号レベルに割り当てて伝送するときに、信号レベルが最大レベルと最小レベルを交互に繰り返してしまうようなノイズ的に最悪の状態を回避する。【解決手段】  Ｓ／Ｐ変換部１２０は、入力データを異なるタイミングで２ビット毎にシリアル−パラレル変換することによって２系列のパラレルデータを出力し、タイミング検出部１３０は、入力データに基づいて、バイフェーズ符号化される前のデータ部の各ビットの境界に対応するタイミングを検出し、選択部１４０は、タイミング検出部１３０の検出結果に基づいて、Ｓ／Ｐ変換部１２０によって出力される２系列のパラレルデータのうちの１つを選択する。【選択図】  図１
2005175827.tif 000002
【特許請求の範囲】
【請求項１】
少なくともバイフェーズ符号化されたデータ部を含む入力データを伝送するための通信装置であって、
前記入力データに基づいて、バイフェーズ符号化される前の前記データ部の各ビットの境界に対応するタイミングを検出するタイミング検出部と、
前記タイミング検出部の検出結果に基づいて、２ビット毎にシリアル−パラレル変換出力するＳ／Ｐ変換部と、
前記Ｓ／Ｐ変換部から出力されたパラレルデータの各２ビットを複数の信号レベルのいずれかに順次マッピングするマッピング部と、
前記マッピング部のマッピング結果に基づいてアナログ信号を出力するＤ／Ａ変換部とを備えた通信装置。
【請求項２】
少なくともバイフェーズ符号化されたデータ部を含む入力データを伝送するための通信装置であって、
前記入力データを異なるタイミングで２ビット毎にシリアル−パラレル変換することによって２系列のパラレルデータを出力するＳ／Ｐ変換部と、
前記入力データに基づいて、バイフェーズ符号化される前の前記データ部の各ビットの境界に対応するタイミングを検出するタイミング検出部と、
前記タイミング検出部の検出結果に基づいて、前記Ｓ／Ｐ変換部によって出力される２系列のパラレルデータのうちの１つを選択する選択部と、
前記選択部によって選択されたパラレルデータの各２ビットを複数の信号レベルのいずれかに順次マッピングするマッピング部と、
前記マッピング部のマッピング結果に基づいてアナログ信号を出力するＤ／Ａ変換部とを備えた通信装置。
【請求項３】
前記選択部は、前記Ｓ／Ｐ変換部によって出力される２系列のパラレルデータのうち、バイフェーズ符号化される前の前記データ部の各ビットの境界に対応するタイミングでシリアル−パラレル変換されている方を選択することを特徴とする、請求項２に記載の通信装置。
【請求項４】
前記入力データにはヘッダ部が挿入されており、
前記タイミング検出部は、前記入力データから前記ヘッダ部を検出することによって前記タイミングを検出することを特徴とする、請求項１〜３のいずれかに記載の通信装置。
【請求項５】
前記ヘッダ部のビット数が偶数であることを特徴とする、請求項４に記載の通信装置。
【請求項６】
前記タイミング検出部は、前記入力データから同一符号が２連続する部分を検出することによって前記タイミングを検出することを特徴とする、請求項１〜３のいずれかに記載の通信装置。
【請求項７】
前記入力データがＭＯＳＴフレームにより構成されていることを特徴とする、請求項１〜６のいずれかに記載の通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、通信装置に関し、より特定的には、少なくともバイフェーズ符号化されたデータ部を含む入力データをアナログ信号によって伝送するための通信装置に関する。
【背景技術】
【０００２】
従来、２台の機器間でディジタルオーディオデータを転送する際には、例えばＳ／ＰＤＩＦ（Ｓｏｎｙ／Ｐｈｉｌｉｐｓ  Ｄｉｇｉｔａｌ  Ｉｎｔｅｒｆａｃｅ）のフォーマットに規定されているように、一般にバイフェーズ符号化が用いられる。バイフェーズ符号化では、図６に示すように、元データの各ビットが２つの論理値でそれぞれ表される。バイフェーズ符号化後において、元データの論理「１」については１ビット期間の中央で状態遷移が生じ（例えば０→１または１→０）、元データの論理「０」については１ビット期間の中央でも状態遷移が生じない（例えば０→０または１→１）。さらに、元データの各ビットの境界では論理値が必ず反転する（つまりバイフェーズ符号化後において、直前の論理値が０なら１に、１なら０に反転する）。
【０００３】
このように、バイフェーズ符号化を用いれば、元データの各ビットの境界において論理値が必ず変化するため、元データにおいて０や１が連続するような場合でも、別途クロック信号を送信することなく、受信側の機器は転送データからクロック信号を容易に再生することができる。
【０００４】
なお、機器間で転送されるデータには、一般に、上述のようにバイフェーズ符号化されたオーディオデータに加えて、このオーディオデータの同期を取るための８ビットのプリアンブル（バイフェーズ符号化前の元データで４ビット分のサイズに相当）が付加される。プリアンブルについてはバイフェーズ符号化が適用されず、プリアンブルのビット列には０または１が３つ以上連続して含まれる。ところで、バイフェーズ符号化されたデータには、前述のように元データの各ビットの境界において必ず論理値が反転するため、０または１が３つ連続して含まれることはあり得ない。したがって、受信側の機器では、０または１を３つ連続して受信したか否かを判別することにより、オーディオデータ部分とプリアンブル部分とを容易に判別することができる。なお、プリアンブルには予め複数のパターンが用意されており、例えばブロックの先頭を示すもの（Ｂプリアンブル）や、Ｒチャネルのサブフレームの先頭を示すもの（Ｍプリアンブル）や、Ｌチャネルのサブフレームの先頭を示すもの（Ｗプリアンブル）がある。図７に、Ｓ／ＰＤＩＦで利用される各ヘッダ（Ｂヘッダ、Ｍヘッダ、Ｗヘッダ）のパターンを示す。なお、Ｓ／ＰＤＩＦフレームのヘッダ部とデータ部の境界では符号が必ず反転するため、各ヘッダのパターンとしては、直前の符号に応じた２通りのパターンが用意されている。
【０００５】
ところで、近年、車内ＬＡＮを利用して車載機器間のデータ転送を実現するための通信プロトコルとして、ＭＯＳＴ（Ｍｅｄｉａ  Ｏｒｉｅｎｔｅｄ  Ｓｙｓｔｅｍｓ  Ｔｒａｎｓｐｏｒｔ）と呼ばれる通信プロトコルがある。ＭＯＳＴでは、図８に示すように、フレーム（ＭＯＳＴフレーム）単位でデータ転送が行われ、データ部には前述のバイフェーズ符号化が適用される。
【０００６】
なお、Ｓ／ＰＤＩＦやＭＯＳＴはＰＯＦ（プラスチック光ファイバ）を用いたデータ転送に最適化された通信プロトコルではあるが、伝送媒体としてツイストペアケーブルや同軸ケーブルなどの導線を利用することもできる。導線を利用することのメリットとしては、扱いが容易であることが挙げられる。
【０００７】
ところが、バイフェーズ符号化を用いたデータ転送は、クロック信号の転送が不要となる反面、所定のデータ転送速度を実現するのに必要となる伝送帯域が増大してしまうという欠点がある。例えば、ＭＯＳＴにおいては、２５Ｍｂｐｓの実効転送速度を実現するために、５０Ｍｂｐｓのデータ転送速度が必要となる。よって、車載機器などから出力されるバイフェーズ符号化された送信データをそのまま導線に送出すると、伝送媒体として外部に影響を与える可能性の少ないツイストペアケーブルを用いたとしてもそこから放出される電磁放射の影響は無視できなくなる。
【０００８】
そこで、上記の問題を解決するために、バイフェーズ符号化されたデータによって構成される送信データの各２ビットを１シンボルとして所定の信号レベルにマッピングして伝送することが考えられる（例えば特許文献１参照。）。
【０００９】
図１０に、この場合の通信システムの構成例を示す。図１０において、まずフレームで構成された入力データ（バイフェーズ符号化されたシリアルデータ）１０２が送信装置１０に入力される。この入力データ１０２は、Ｓ／Ｐ変換部１０４においてシリアル−パラレル変換され、２ビット毎のパラレルデータに変換される。符号化部１０６は、Ｓ／Ｐ変換部１０４から順次出力される２ビットのデータを１シンボルとして所定の信号レベルにマッピングする。
【００１０】
図１１〜図１３を参照して、符号化部１０６の動作を説明する。
【００１１】
装置の送信部１０の符号化部１０６は、図１１に示すように、Ｓ／Ｐ変換部１０４から順次出力される２ビットのデータを、８つの信号レベルのいずれかにマッピングする。そして、１シンボル毎に極性が変化するようにマッピングする。２ビットのデータをどの信号レベルにマッピングするかは、直前のマッピング結果に左右される。具体的な例として、図１２に示すテーブルを参照して、前シンボルの信号レベルとマッピングしようとする送信データに基づいて、送信データをマッピングすべき信号レベルが決定される。その結果、符号化部１０６の処理結果は例えば図１３に示すようになる。
【００１２】
符号化部１０６の処理結果は、ディジタルフィルタ１０８を通じてＤ／Ａ変換部１１０に供給され、このＤ／Ａ変換部１１０においてアナログ信号に変換される。このアナログ信号はローパスフィルタ１１２および差動ドライバ１１４を通じてツイストペアケーブル２０に出力される。
【００１３】
ツイストペアケーブル２０を通じて伝送されたアナログ信号は、別の装置の受信部３０の差動レシーバ３０４を通じてＡ／Ｄ変換部３０６に供給される。同期処理部３０８はＡ／Ｄ変換部３０６の出力に基づいてクロックを再生する。Ａ／Ｄ変換部３０６の出力はディジタルフィルタ３１０を通じて判定処理部３１２に供給される。判定処理部３１２は、Ａ／Ｄ変換部３０６の出力が所定の信号レベルのうちのどの信号レベルに割り当てられていたものかを判定し、符号化部３１４は、その判定結果に基づいてシリアルデータを出力する。このシリアルデータは入力データ１０２と同じデータとなる。
【００１４】
このように、入力データ１０２の各２ビットを１シンボルとして所定の信号レベルにマッピングして伝送することにより、１ビットを１シンボルとして伝送する場合に比べて、シンボルレートを半分に抑えることができ、電磁放射を低減することができる。なお、図１１に示すようにシンボル毎に信号レベルの極性が常に反転するようにマッピングすることによって、送信信号には常にシンボル周波数の半分の周波数成分が含まれることになるので、受信側の機器において、より確実なクロック再生が可能となる。
【特許文献１】国際公開第０２／３００７５号パンフレット
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、本発明の発明者らによる研究の結果、上記の従来の通信システムにおいて、シリアル−パラレル変換のタイミングによって放射ノイズの程度に差が出ることが判明した。以下、その原理を説明する。
【００１６】
バイフェーズ符号化されたデータをシリアル−パラレル変換するタイミングとしては、図１４に示す２通りのタイミングがある。つまり、バイフェーズ符号化前のデータの各ビットの境界に対応する第１のタイミングと、それとは異なる第２のタイミングがある。なお、図１０の通信システムでは、Ｓ／Ｐ変換部１０４がいずれのタイミングでシリアル−パラレル変換をするかは確定していないため、第１のタイミングで変換する確率と第２のタイミングで変換する確率はいずれも２分の１である。
【００１７】
ここで、図１４において、第１のタイミングでシリアル−パラレル変換されたときのパラレルデータの各２ビットを参照すると、「００」「０１」「１０」「１１」の４通りのペアが存在することが分かる。このようなパラレルデータを図１２に示す規則に従ってマッピングすると、伝送波形は図１５に示すように８つの信号レベルを取り得ることになる。
【００１８】
一方、図１４において、第２のタイミングでシリアル−パラレル変換されたときのパラレルデータの各２ビットを参照すると、「０１」もしくは「１０」の２通りのペアしか存在しないことが分かる。これは、前述したバイフェーズ符号化の性質によるものである。このようなパラレルデータを図１２に示す規則に従ってマッピングすると、伝送波形は図１６（ａ）もしくは図１６（ｂ）のいずれかとなる。なお、図１６（ａ）の伝送波形となるか図１６（ｂ）の伝送波形となるかは状況によって変化する。
【００１９】
ここで、図１６（ｂ）の伝送波形に着目すると、図１５や図１６（ａ）の伝送波形と比較して、信号レベルが＋７から−７（もしくは−７から＋７）に変化する可能性が高いことが分かる。信号レベルが＋７と−７を交互に繰り返す場合には、ツイストペアケーブルからの放射ノイズが最大になるため、図１６（ｂ）のような伝送波形は、放射ノイズの点で、図１５や図１６（ａ）の伝送波形と比較して好ましくない。しかも、バイフェーズ符号化前のデータにおいて０が連続しているような場合には第２のタイミングでシリアル−パラレル変換されたパラレルデータにおいて「０１」と「１０」が交互に繰り返されるため、図１２に示す規則に従ってマッピングした結果、信号レベルが＋７と−７を交互に繰り返すことになる。
【００２０】
それゆえに本発明は、信号レベルが最大レベルと最小レベルを交互に繰り返してしまう可能性を低減することのできる通信装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明は、上記課題を解決するために以下の構成を採用した。
【００２２】
本発明の通信装置は、入力データを異なるタイミングで２ビット毎にシリアル−パラレル変換することによって２系列のパラレルデータを出力するＳ／Ｐ変換部と、入力データに基づいて、バイフェーズ符号化される前のデータ部の各ビットの境界に対応するタイミングを検出するタイミング検出部と、タイミング検出部の検出結果に基づいて、Ｓ／Ｐ変換部によって出力される２系列のパラレルデータのうちの１つを選択する選択部と、選択部によって選択されたパラレルデータの各２ビットを複数の信号レベルのいずれかに順次マッピングするマッピング部と、マッピング部のマッピング結果に基づいてアナログ信号を出力するＤ／Ａ変換部とを備える。
【００２３】
なお、タイミング検出部によって検出された検出結果によって、Ｓ／Ｐ変換部が入力データをパラレルデータに変換してもよい。
【００２４】
なお、入力データにはヘッダ部が挿入されており、タイミング検出部は、入力データからヘッダ部を検出することによってタイミングを検出するようにしてもよい。
【００２５】
また、タイミング検出部は、入力データから同一符号が２連続する部分を検出することによってタイミングを検出するようにしてもよい。
【００２６】
また、選択部は、Ｓ／Ｐ変換部によって出力される２系列のパラレルデータのうち、バイフェーズ符号化される前のデータ部の各ビットの境界に対応するタイミングでシリアル−パラレル変換されている方を選択するようにしてもよい。
【００２７】
また、入力データがＭＯＳＴフレームにより構成されていてもよい。
【発明の効果】
【００２８】
本発明によれば、タイミング検出部の検出結果に基づいて選択部がシリアル−パラレル変換のタイミングを選択することによって、放射ノイズの発生量を制御することができる。
【００２９】
特に、２通りのタイミングのうち、バイフェーズ符号化される前のデータ部の各ビットの境界に対応するタイミングを選択するようにした場合には、信号レベルの取り得る値が増えるため、信号レベルが最大レベルと最小レベルを繰り返してしまう可能性を低減することができるという付加的な効果が得られる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の一実施形態に係る通信装置について説明する。図１において、本実施形態の通信装置１２は、Ｓ／Ｐ変換部１２０と、タイミング検出部１３０と、選択部１４０と、符号化部１０６と、ディジタルフィルタ１０８と、Ｄ／Ａ変換部１１０と、ローパスフィルタ１１２と、差動ドライバ１１４とを備える。なお、図１において、図１０に示した通信システムと同様の構成については同一の参照符号を付し、説明を省略する。
【００３１】
通信装置１２には、図１０と同様に、Ｓ／ＰＤＩＦのフレームで構成された入力データ（バイフェーズ符号化されたシリアルデータ）１０２が入力される。Ｓ／Ｐ変換部１２０は、このシリアルデータを異なるタイミングで２ビット毎にシリアル−パラレル変換することによって２系列のパラレルデータを出力する。
【００３２】
図２に、Ｓ／Ｐ変換部１２０の構成を示す。Ｓ／Ｐ変換部１２０は、２つのフリップフロップ回路とラッチ回路によって、異なるタイミングで２ビット毎にシリアル−パラレル変換された２系統のパラレルデータ（第１のパラレルデータおよび第２のパラレルデータ）を出力する。なお、Ｓ／Ｐ変換部１２０の構成は図２のものに限らず、同様の機能を有する他の任意の構成を採用してもよい。
【００３３】
タイミング検出部１３０は、バイフェーズ符号化される前のデータ部の各ビットの境界に対応するタイミングを検出する。「バイフェーズ符号化される前のデータ部の各ビットの境界に対応するタイミング」とは、具体的には図３に黒矢印で示したタイミングである。タイミング検出部１３０がこのタイミングを検出する方法として、いくつかのバリエーションが考えられる。例えば、ヘッダ部を検出したり、同一符号が２連続する部分を検出することが考えられる。以下、これら２つの方法についてより具体的に説明する。
【００３４】
図４に示すように、Ｓ／ＰＤＩＦのフレームにはヘッダ部が一定の間隔で挿入されている。よって、入力データ１０２からヘッダ部を検出することによって、例えばヘッダ部とデータ部の境界を検出することができる。この境界は、バイフェーズ符号化される前の各ビットの境界に対応している。よって、タイミング検出部１３０は、入力データ１０２からヘッダ部を検出することによって、バイフェーズ符号化される前のデータ部の各ビットの境界に対応するタイミングを簡単に検出することができる。
【００３５】
また、図４に示したように、バイフェーズ符号化されたデータは、バイフェーズ符号化される前のデータ部の各ビットの境界に対応するタイミングで必ず符号が反転する。したがって、タイミング検出部１３０は、図５に示すように同一符号が２連続している部分を検出することによって、この２ビット間の境界はバイフェーズ符号化される前のデータ部の各ビットの境界に該当しないことが判明するため、バイフェーズ符号化される前のデータ部の各ビットの境界に対応するタイミングを検出することができる。この方法は、ヘッダ部を有していないようなデータ（バイフェーズ符号化されたデータ）を送信する場合に特に有効である。  
【００３６】
選択部１４０は、タイミング検出部１３０の検出結果に基づいて、Ｓ／Ｐ変換部１２０から出力される第１のパラレルデータおよび第２のパラレルデータのうちのいずれか一方を選択する。より具体的には、第１のパラレルデータおよび第２のパラレルデータのうち、バイフェーズ符号化される前のデータ部の各ビットの境界に対応するタイミングでシリアル−パラレル変換されている方を選択する。
【００３７】
この結果、符号化部１０６において図１２に示す規則に基づいてマッピングされて最終的に通信装置１２から送出されるアナログ信号の伝送波形は、図１５に示したような伝送波形となる。したがって、図１６（ｂ）のように信号レベルが＋７と−７を交互に繰り返し易い状況を回避することができる。
【００３８】
特に、バイフェーズ符号化前のデータにおいて０が連続しているような場合には選択部１４０から「００」と「１１」が交互に出力されるため、図１２に示す規則に従ってマッピングしても信号レベルが＋７と−７を交互に繰り返してしまうことがない。
【００３９】
以上のように、本実施形態によれば、図１６（ｂ）のように信号レベルが＋７と−７を交互に繰り返し易い状況を回避することができるため、放射ノイズの発生量を安定化することができる。
【００４０】
なお、本実施形態では、タイミング検出部１３０の検出結果に基づいて、Ｓ／Ｐ変換部１２０から出力される第１のパラレルデータおよび第２のパラレルデータのうちのいずれか一方を選択部１４０が選択するとしたが、本発明はこれに限らない。つまり、選択部１４０を設けることなく、タイミング検出部１３０によって検出された検出結果に基づいてＳ／Ｐ変換部１２０が入力データ１０２をパラレルデータに変換を行う場合にも同様に本発明を適用することができる。
【００４１】
また、本実施形態では、符号化部１０６において図１２に示すような規則に従ってマッピングするとしたが、本発明はこれに限らず、例えば送信シンボルのビットパターンを信号レベルに１対１に対応させるようなマッピングを行う場合にも同様に本発明を適用することができる。
【００４２】
また、本実施形態では、Ｓ／ＰＤＩＦのフレームで構成される入力データ１０２を伝送する場合について説明したが、本発明はこれに限らず、一般的に、少なくともバイフェーズ符号化されたデータ部を有するシリアルデータを伝送する場合に適用可能である。
【００４３】
また、本発明は、伝送すべきシリアルデータがヘッダ部を有するか否かに関係なく適用可能である。なお、ヘッダ部を有するシリアルデータを本発明を利用して伝送する場合には、このヘッダ部のビット数が偶数であることが望ましい。本発明では、シリアルデータを２ビット毎にシリアル−パラレル変換するため、ヘッダ部のビット数が奇数である場合には、適切なシリアル−パラレル変換のタイミングがフレーム毎に変化してしまう。例えば、あるフレームのデータ部に対して適切なタイミングでシリアル−パラレル変換を行ったとして、仮にそのままのタイミングでシリアル−パラレル変換を続けた場合、次のフレームのデータ部は不適切なタイミングでシリアル−パラレル変換されることになってしまう。一方、ヘッダ部のビット数が偶数であれば、一旦適切なタイミングでシリアル−パラレル変換を行うことができれば、その後は特にタイミングを変更しなくとも常に適切なタイミングでシリアル−パラレル変換することができる。
【００４４】
なお、伝送すべきシリアルデータがバイフェーズ符号化されたデータ部のみから構成される場合は、一旦適切なタイミングでシリアル−パラレル変換を行うことができれば、その後は特にタイミングを変更しなくとも常に適切なタイミングでシリアル−パラレル変換することができることは言うまでもない。
【００４５】
また、本実施の形態では、図１のＤ／Ａ変換部１１０の前後にディジタルフィルタ１０８およびローパスフィルタ１１２を設けているが、これらのフィルタは、もし不要であれば適宜省略しても構わない。この場合、差動ドライバ１１４に入力される信号の波形は、図１５に示すような滑らかな波形ではなく、図９に示すような階段状の波形となる。
【産業上の利用可能性】
【００４６】
本発明の通信装置は、例えば、車内ＬＡＮにおいて、Ｓ／ＰＤＩＦやＭＯＳＴフレームによって構成されるバイフェーズ符号化された送信データの各２ビットを１シンボルとして所定の信号レベルにマッピングして伝送する際の放射ノイズを安定化させたい場合に好適である。
【図面の簡単な説明】
【００４７】
【図１】本発明の一実施形態に係る通信装置の構成を示すブロック図
【図２】Ｓ／Ｐ変換部の構成を示すブロック図
【図３】バイフェーズ符号化される前の各ビットの境界に対応するタイミングを示す図
【図４】ヘッダ部を検出することによってバイフェーズ符号化される前の各ビットの境界に対応するタイミングを検出できることを説明するための図
【図５】同一符号が２連続する部分を検出することによってバイフェーズ符号化される前の各ビットの境界に対応するタイミングを検出できることを説明するための図
【図６】バイフェーズ符号化を説明するための図
【図７】Ｓ／ＰＤＩＦフレームのヘッダ部について説明するための図
【図８】ＭＯＳＴフレームの構成を示す図
【図９】差動ドライバ１１４に入力される信号の波形例
【図１０】従来の通信システムの構成を示すブロック図
【図１１】従来の通信システムにおける符号化部のマッピング動作を説明するための図
【図１２】従来の通信システムにおける符号化部のマッピング動作を説明するための別の図
【図１３】従来の通信システムにおける符号化部の出力の一例を示す図
【図１４】従来の通信システムにおけるシリアル−パラレル変換のタイミングを示す図
【図１５】図１４に示す第１のタイミングでシリアル−パラレル変換した場合の伝送波形を示す図
【図１６】図１４に示す第２のタイミングでシリアル−パラレル変換した場合の伝送波形を示す図
【符号の説明】
【００４８】
１２  通信装置
１０２  入力データ
１０６  符号化部
１０８  ディジタルフィルタ
１１０  Ｄ／Ａ変換部
１１２  ローパスフィルタ
１１４  差動ドライバ
１２０  Ｓ／Ｐ変換部
１３０  タイミング検出部
１４０  選択部
【図１】
2005175827.tif 000003
【図２】
2005175827.tif 000004
【図３】
2005175827.tif 000005
【図４】
2005175827.tif 000006
【図５】
2005175827.tif 000007
【図６】
2005175827.tif 000008
【図７】
2005175827.tif 000009
【図８】
2005175827.tif 000010
【図９】
2005175827.tif 000011
【図１０】
2005175827.tif 000012
【図１１】
2005175827.tif 000013
【図１２】
2005175827.tif 000014
【図１３】
2005175827.tif 000015
【図１４】
2005175827.tif 000016
【図１５】
2005175827.tif 000017
【図１６】
2005175827.tif 000018