(57)【要約】【課題】より確実な起動特性を得ることができるとともに、出力電力と起動特性を独立に選択することが可能になり、より広範囲な負荷変動に対応した設計が可能であるスイッチング電源装置を提供すること。【解決手段】１次巻線、補助巻線、２次巻線を有したトランスと、トランスの１次巻線と商用電源より生成した直流電源との間に接続されてスイッチングを行うスイッチング素子と、トランスの２次巻線に発生した交流電圧をそれぞれ整流及び平滑する整流平滑部と、整流平滑部から出力される直流出力に応じて前記スイッチング素子を制御する制御部が補助巻線との間に設けられ、補助巻線と直流出力からの帰還信号により制御部を構成する時定数回路を充放電させ、時定数回路の状態によりスイッチング素子の制御を行うスイッチング電源装置において、前記時定数回路は複数の時定数を有する。【選択図】図１
2005110386.tif 000002
【特許請求の範囲】
【請求項１】
１次巻線、補助巻線、２次巻線を有したトランスと、前記トランスの１次巻線と商用電源より生成した直流電源との間に接続されてスイッチングを行うスイッチング素子と、前記トランスの２次巻線に発生した交流電圧をそれぞれ整流及び平滑する整流平滑部と、前記整流平滑部から出力される直流出力に応じて前記スイッチング素子を制御する制御部が前記補助巻線との間に設けられ、前記補助巻線と直流出力からの帰還信号により前記制御部を構成する時定数回路を充放電させ、前記時定数回路の状態により前記スイッチング素子の制御を行うスイッチング電源装置において、
前記時定数回路は複数の時定数を有することを特徴とするスイッチング電源装置。
【請求項２】
商用電源より生成する直流電源電圧を検知する手段を有し、商用電源から生成した直流電源電圧が一定電圧より低いときには前記時定数が短くなるように切り替え、直流電源電圧が一定電圧よりも高いときには前記時定数が長くなるように切り替えることを特徴とする請求項１記載のスイッチング電源装置。
【請求項３】
前記補助巻線に発生する直流出力電圧に比例した電圧を検出する検知手段を有し、前記検知手段により検知した電圧が一定電圧よりも低いときには前記時定数が短くなるように切り替え、前記検知手段により検知した電圧が一定電圧よりも高いときには前記時定数が長くなるように切り替えることを特徴とする請求項１記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置、特にディスクリート部品で構成したＲＣＣ（リンギングチョークコンバータ）方式を用いたスイッチング電源装置に関し、特に起動時の動作における素子破壊等の防止手段に関する。
【背景技術】
【０００２】
（スイッチング電源装置の基本動作）
例えば特許文献１等には、自励型フライバックコンバータを用いたスイッチング電源装置が開示されている。従来のスイッチング電源装置の定常時の動作を図４に示した自励型フライバックコンバータ（ＲＣＣ：リンギングチョークコンバータ）を基本回路を用いて説明する。
【０００３】
絶縁トランス１は、入力側の１次巻線Ｎｐと出力側の２次巻線Ｎｓ及び１次側の補助巻線Ｎｂにて構成されている。補助巻線Ｎｂは、スイッチング素子であるＭＯＳ−ＦＥＴ２のゲート電圧制御トランジスタ３の駆動用巻線である。入力電圧ＥはＡＣ入力電圧をブリッジダイオードで整流し、アルミ電界コンデンサにて平滑された直流電圧であり、アルミ電解コンデンサの両端の電圧である。尚、図４ではブリッジダイオード、アルミ電解コンデンサは図示していない。
【０００４】
入力電圧Ｅは１次巻線Ｎｐの一端と前記ＭＯＳ−ＦＥＴ２のソース端子の間に印加され、入力電圧の（＋）側は１次巻線Ｎｐの巻きはじめ、入力電圧の（−）側はＭＯＳ−ＦＥＴ２のソース端子に接続されている。又、補助巻き線Ｎｂは、１次巻き線Ｎｐと同極に、２次巻線Ｎｓは異極に接続されている。入力電圧の（＋）側とＭＯＳ−ＦＥＴ２のゲート間には起動抵抗４，５が接続されている。又、ＭＯＳ−ＦＥＴ２のゲートと補助巻線Ｎｂの巻きはじめとの間にはコンデンサ６とゲート抵抗７，８が接続されている。
【０００５】
ゲート抵抗８の両端には、補助巻線Ｎｂ側をカソードの向きにしたダイオード９が接続されており、ＭＯＳ−ＦＥＴ２のターンオン、ターンオフのスピードを調整している。トランジスタ３のベースには入力電圧の（−）側との間にコンデンサ１０が接続されている。補助巻線Ｎｂとトランジスタ３のベースとの間には抵抗１１が接続され、コンデンサ１０との間で時定数回路を構成している。
【０００６】
フォトカプラ１２のコレクタとＭＯＳ−ＦＥＴ２のゲートとの間には抵抗１３が接続され、フォトカプラ１２に流れる電流を制限している。フォトカプラ１２のエミッタはトランジスタ３のベースに接続されている。絶縁トランス１の２次巻線Ｎｓの巻き終わりには整流用のダイオード１４のアノード側が接続されている。ダイオード１４のカソード側と２次巻線Ｎｓの巻きはじめとの間には電界コンデンサ１５が接続され、平滑を行っている。
【０００７】
出力電圧Ｖｏは抵抗１６，１７によって分圧され、分圧された電圧はＯＰアンプ１８の反転入力端子に接続され、ツェナーダイオード１９と抵抗２０とで生成された基準電圧は、ＯＰアンプ１８の非反転入力端子に入力され、ＯＰアンプ１８は、反転入力端子の入力電圧を基準電圧と比較することで出力端子の電圧を調整し、抵抗２１を介してフォトカプラ１２のダイオードに流れる電流を制御している。ＯＰアンプ１８の反転入力端子と出力端子との間に接続された抵抗２２とコンデンサ２３は、閉ループの利得、位相を調整するためのものである。
【０００８】
ＭＯＳ−ＦＥＴ２は、起動抵抗４，５によりゲートにバイアスが印加され導通状態となる。ＭＯＳ−ＦＥＴ２が導通状態になると１次巻線Ｎｐに入力電圧Ｅが印加され、補助巻線Ｎｂに巻きはじめ側を（＋）とする電圧が誘起される。このとき、２次巻線Ｎｓにも電圧が誘起されるが、整流ダイオード１４のアノード側を（−）とする電圧であるため、２次側には電圧は伝達されない。従って、１次巻線Ｎｐを流れる電流は、絶縁トランス１の励磁電流だけで絶縁トランス１には励磁電流の２乗に比例したエネルギーが蓄積される。この励磁電流は時間に比例して増大する。
【０００９】
補助巻線Ｎｂに誘起された電圧によりコンデンサ６、抵抗７，８を介してＭＯＳ−ＦＥＴ２のゲートが充電され、更に導通状態が継続される。時定数回路を構成している抵抗１１、コンデンサ１０には補助巻線Ｎｂから電荷が充電され、コンデンサ１０の両端の電圧がトランジスタ３のＶｂｅより高くなるとトランジスタ３が導通状態となり、ＭＯＳ−ＦＥＴ２のゲート電圧が低下することでＭＯＳ−ＦＥＴ２は非導通状態となる。このとき、絶縁トランスの各巻線には起動時と逆向きの電圧が発生し、２次巻線には整流ダイオード１４のアノード側を（＋）とする電圧が発生するため、絶縁トランス１に蓄積されたエネルギーが整流、平滑され、２次側に伝達される。
【００１０】
絶縁トランス１に蓄えられているエネルギーが２次側に全て伝達されると、ＭＯＳ−ＦＥＴ２は再び導通状態となる。これはＭＯＳ−ＦＥＴ２のドレイン−ソース間の電圧に比例した電圧が補助巻線ＮＢに発生しているが、ＭＯＳ−ＦＥＴ２が非導通状態になった直後はゲートが（−）にバイアスされているが、２次側にエネルギーの伝達が終わると（−）のバイアスが徐徐に低下するため、Ｃカップリングしているコンデンサ６から再びＭＯＳ−ＦＥＴ２のゲートが（＋）方向にバイアスされるためである。
【００１１】
フォトカプラ１２からの電流は出力電圧Ｖｏが高いときに電流を多く流すので、それによってコンデンサ１０に電流が供給され、充電時間が短くなる。これはＭＯＳ−ＦＥＴ２の導通時間が短くなることを示しており、これによって絶縁トランス１に蓄積されるエネルギーが減少することで出力電圧Ｖｏが下がり、定電圧動作を行っている。出力電圧が低い場合は逆の動作である。
【００１２】
図５はＲＣＣ方式における各部の波形を示している。
【００１３】
ＶＧはＭＯＳ−ＦＥＴ２のゲート電圧を、ＶＤＳはＭＯＳ−ＦＥＴ２のドレイン−ソース電圧を、ＩＤはドレイン電流を、ＶＮｓは２次巻線Ｎｓに発生する電圧を、ＩＳは２次側の整流ダイオード１４に流れる電流を、ＶＮｂは補助巻線Ｎｂに発生する電圧を示している。
【００１４】
先ず、ＭＯＳ−ＦＥＴ２のオン期間について説明する。
【００１５】
起動抵抗４，５によりゲートにバイアスが印加され、ＶＧの電位が上昇することによってＭＯＳ−ＦＥＴ２は導通状態となり、ＩＤは時間と共に正の傾きで直線的に増加し、絶縁トランス１にエネルギーが蓄積される。このとき、ＶＤＳはＭＯＳ−ＦＥＴ２が導通状態であるため、電位はほぼ零になっており、２次側の整流ダイオード１４はＶＮｓが印加され、逆バイアスされているため、ＩＳは流れない。このとき、補助巻線Ｎｂの電圧を示したのがＶＮｂである。コンデンサ１０が充電され、トランジスタ３が導通状態になるとＭＯＳ−ＦＥＴ２のゲート電圧ＶＧは零になり、ＭＯＳ−ＦＥＴ２は非導通状態となるため、ＩＤは零になり、ＶＤＳは入力電圧Ｅと２次側の出力電圧の巻線比倍の電圧及びサージ電圧を重畳したものとなる。このとき、２次側の整流ダイオード１４は導通状態となり、絶縁トランス１に蓄積されたエネルギーが２次側に伝達される。ＩＳは負の傾きで直線的に減少する。このとき、補助巻線には負電圧が発生する。
【００１６】
【特許文献１】特開２００１−３７２１９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
（スイッチング電源の起動時の動作）
図６にはスイッチング電源の起動時の動作を示した。
【００１８】
Ｅは図示しないが商用電源を整流、平滑することにより生成される直流入力電圧を、ＶｄはＭＯＳ−ＦＥＴ２のドレイン、ソース間の電圧を、ＩｄはＭＯＳ−ＦＥＴ２を流れるドレイン電流を、ＶＮｂは補助巻線に発生する電圧を示している。商用電源より生成される直流入力電圧がＭＯＳ−ＦＥＴ２の動作電圧まで上昇するとＭＯＳ−ＦＥＴ２は導通し、絶縁トランス１の１次巻線に励磁電流としてＩｄが流れる。ＭＯＳ−ＦＥＴ２が導通状態となることで補助巻線には、ＭＯＳ−ＦＥＴ２のゲート側を正とする電圧が発生する。この電圧により抵抗１１を介してコンデンサ１０が充電され、トランジスタ３のＶｂｅに達するとトランジスタ３が導通し、ＭＯＳ−ＦＥＴ２が非導通状態になる。
【００１９】
しかしながら、補助巻線に発生するゲート側を正とする電圧は直流入力電圧に比例するため、商用電源を接続してすぐは直流入力電圧が低く、トランジスタ３が導通状態になるまでの時間は抵抗１１、コンデンサ１０の時定数が一定であるため、直流入力電圧が低い間は長くなってしまう。トランジスタ３が導通状態になるまでの時間が長いと、絶縁トランス１の励磁電流が流れ続け、遂には飽和状態に至ってしまう。絶縁トランス１が飽和するとインダクタンスとして機能がなくなるため、ＭＯＳ−ＦＥＴ２に過大な電流が流れ、素子破壊を招いてしまうという問題があった。
【００２０】
本発明は上記問題に鑑みてなされたもので、その目的とする処は、より確実な起動特性を得ることができるとともに、出力電力と起動特性を独立に選択することが可能になり、より広範囲な負荷変動に対応した設計が可能であるスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【００２１】
上記目的を達成するため、請求項１記載の発明は、１次巻線、補助巻線、２次巻線を有したトランスと、前記トランスの１次巻線と商用電源より生成した直流電源との間に接続されてスイッチングを行うスイッチング素子と、前記トランスの２次巻線に発生した交流電圧をそれぞれ整流及び平滑する整流平滑部と、前記整流平滑部から出力される直流出力に応じて前記スイッチング素子を制御する制御部が前記補助巻線との間に設けられ、前記補助巻線と直流出力からの帰還信号により前記制御部を構成する時定数回路を充放電させ、前記時定数回路の状態により前記スイッチング素子の制御を行うスイッチング電源装置において、前記時定数回路は複数の時定数を有することを特徴とする。
【００２２】
請求項２記載の発明は、請求項１記載の発明において、商用電源より生成する直流電源電圧を検知する手段を有し、商用電源から生成した直流電源電圧が一定電圧より低いときには前記時定数が短くなるように切り替え、直流電源電圧が一定電圧よりも高いときには前記時定数が長くなるように切り替えることを特徴とする。
【００２３】
請求項３記載の発明は、請求項１記載の発明において、前記補助巻線に発生する直流出力電圧に比例した電圧を検出する検知手段を有し、前記検知手段により検知した電圧が一定電圧よりも低いときには前記時定数が短くなるように切り替え、前記検知手段により検知した電圧が一定電圧よりも高いときには前記時定数が長くなるように切り替えることを特徴とする。
【発明の効果】
【００２４】
本発明によれば、従来例で発生していた起動時のトランス飽和は発生しなくなるため、より確実な起動特性を得ることができる。又、時定数回路は出力電力に関係しているため、出力電力と起動特性を独立に選択することが可能になり、より広範囲な負荷変動に対応したスイッチング電源装置の設計が可能になる。
【００２５】
更に、安定した起動特性、広範囲な負荷変動への対応に加え、負荷に拘らず、安定した起動特性を得ることができる。
【発明を実施するための最良の形態】
【００２６】
以下に本発明の実施の形態を添付図面に基づいて説明する。
【００２７】
＜実施の形態１＞
図１は本発明の実施の形態１に係るスイッチング電源装置の回路図であり、以下、従来例と同じ機能を有する箇所に関しては符号、説明は省略する。
【００２８】
従来例との違いは直流入力電圧のプラス側に抵抗２５を介してカソード端子を接続し、アノード端子はトランジスタ３のベースに接続したシャントレギュレータ２４と、シャントレギュレータ２４のリファレンス端子に直流入力電圧を抵抗２６，２７にて分圧した電圧を印加したところに違いがある。
【００２９】
シャントレギュレータ２４は、基準電圧を内蔵しており、抵抗２６，２７にて分圧された電圧と基準電圧を比較することにより、カソード端子からアノード端子に向けて流れる電流を制御することができる。例えば、抵抗２６，２７にて分圧された電圧が基準電圧よりも低いと、カソード端子からアノード端子に電流を流し、逆に抵抗２６，２７にて分圧された電圧が基準電圧よりも高いとカソード端子からアノード端子に電流を流さないように動作する。
【００３０】
図２は本実施例における起動時の各部波形を示したものであり、以下、本図を用いて本発明の効果を説明する。
【００３１】
シャントレギュレータ２４のリファレンス電圧には、直流入力電圧を抵抗２６，２７で分圧された電圧が入力されており、スイッチング電源の起動時にはこの分圧された電圧が基準電圧よりも低いため、カソードからアノードに直流入力電圧側からトランジスタ３のベースに電流（図２のＩｋ）が流れる。このシャントレギュレータ２４からトランジスタ３のベースに流れる電流によりコンデンサ１０が充電されるため、抵抗１１とコンデンサ１０とで構成された時定数が短くなる方向に働く。図２はこの様子を表しており、直流入力電圧の上昇に伴いＩｋが増加し、ＭＯＳ−ＦＥＴ２の導通時間が短くなっているのが分かる。
【００３２】
シャントレギュレータ２４の基準電圧より直流入力電圧を抵抗２６，２７で分圧された電圧が高くなるとＩｋは流れなくなり、抵抗１１とコンデンサ１０と、補助巻線電圧とでＭＯＳ−ＦＥＴ２の導通時間が決定される。そのため、再びＭＯＳ−ＦＥＴ２の導通時間が長くなり、その後の補助巻線の電圧上昇に伴い、ＭＯＳ−ＦＥＴ２の導通時間が短くなっていくのが分かる。
【００３３】
しかしながら、Ｉｋが流れなくなった状態でほぼ直流入力電圧が立ち上がるように抵抗２６，２７を選定しておくことも可能で、スイッチング電源の起動時間を更に遅らせることでより安全な起動特性を得ることも可能になる。
【００３４】
＜実施の形態２＞
次に、本発明の実施の形態２について説明する。
【００３５】
本実施の形態の前記実施の形態１との違いは、直流入力電圧を検出するのではなく、補助巻線に発生するスイッチング電源の直流出力電圧に比例した電圧を検出して時定数を変化させるところにある。
【００３６】
以下、図３に従い、本実施の形態について説明する。
【００３７】
ＭＯＳ−ＦＥＴ２９は、Ｐチャネルのエンハンスメント型であり、ソースに対してゲート電圧が低いときにソース、ドレイン間が導通し、ソースとゲートが同電位のときにはソース、ドレイン間は非導通になる特性を持っている。
【００３８】
先ず、ＭＯＳ−ＦＥＴ２９のドレインを１次のＧＮＤにソースはコンデンサ２８の一端に、コンデンサ２８の他端はトランジスタ３のベースに接続する。又、補助巻線の一次巻線と同極側にはダイオード３１のカソードが、ダイオード３１のアノードには電解コンデンサ３０の陰極が接続され、電解コンデンサ３０の陽極は１次のＧＮＤに接続されている。
【００３９】
ＭＯＳ−ＦＥＴ２９のゲートは、電解コンデンサ３０の陰極に接続されている。ＭＯＳ−ＦＥＴ２９のソース、ゲート間には抵抗３２が接続されている。電解コンデンサ３０の陰極には、ダイオード３１の整流作用により補助巻線に発生する−Ｖｏ×Ｎｂ／Ｎｓの電圧が発生する。そのため、直流出力（Ｖｏ）が低いときには殆ど電解コンデンサ３０には負電圧が発生せず、ＭＯＳ−ＦＥＴ２９は非導通となる。スイッチング電源が立ち上がり直流出力（Ｖｏ）が高くなると、電解コンデンサ３０に負電圧が現れ、負電圧がＭＯＳ−ＦＥＴ２９の動作電圧に達するとＭＯＳ−ＦＥＴ２９が導通状態となる。
【００４０】
以上の一連の動作により直流出力電圧が低いときはＭＯＳ−ＦＥＴ２９は非導通のままであるため、コンデンサ２８がコンデンサ１０に対して並列に接続され、抵抗１１とコンデンサ１０で決まる時定数は小さいままであるが、直流出力電圧が高くなるとＭＯＳ−ＦＥＴ２９が導通状態となり、コンデンサ２８がコンデンサ１０に対して並列接続されることになる。
【００４１】
そのため、電源起動時には抵抗１１とコンデンサ１０とで時定数回路を構成し、直流出力電圧が高くなると抵抗１１、コンデンサ１０とコンデンサ２８とで時定数回路を構成することで時定数を増加させることが可能になる。コンデンサ１０は起動時にトランスが飽和しない程度の時定数になるように定数を選択しておき、コンデンサ２８はコンデンサ１０と加算したときに最大出力電力を供給できるような定数に選択しておくことにより、安定した起動特性を得ることができるばかりでなく、広範囲な負荷変動に対応できるスイッチング電源を作製することができる。
【産業上の利用可能性】
【００４２】
本発明は、スイッチング電源装置、特にディスクリート部品で構成したＲＣＣ（リンギングチョークコンバータ）方式を用いたスイッチング電源装置に対して適用可能である。
【図面の簡単な説明】
【００４３】
【図１】本発明の実施の形態１に係るスイッチング電源装置の回路図である。
【図２】本発明の実施の形態１に係るスイッチング電源装置の各部の動作波形を示す図である。
【図３】本発明の実施の形態２に係るスイッチング電源装置の回路図である。
【図４】従来のスイッチング電源装置の回路図である。
【図５】従来のスイッチング電源装置の各部の動作波形を示す図である。
【図６】従来の問題点を説明するためのスイッチング電源装置の各部の動作波形を示す図である。
【符号の説明】
【００４４】
２４    シャントレギュレータ
２６，２７  直流入力電圧を検出する分圧抵抗
２９    Ｐチャネルエンハンスメント型ＭＯＳ−ＦＥＴ
３０    負電圧回路を構成する電解コンデンサ
３３    負電圧回路を構成するダイオード
【図１】
2005110386.tif 000003
【図２】
2005110386.tif 000004
【図３】
2005110386.tif 000005
【図４】
2005110386.tif 000006
【図５】
2005110386.tif 000007
【図６】
2005110386.tif 000008