(57)【要約】【課題】  ＳＥＵ等の要因によって引き起こされるモードレジスタ値の変化によるＳＤＲＡＭの不正動作を抑止する有効な手段がなかった。【解決手段】ＳＤＲＡＭ制御システムは、制御／データバス等に接続されるメモリ装置に内蔵され、ＳＤＲＡＭ１０３と、ＳＤＲＡＭ１０３に対してＳＤＲＡＭアクセス制御を行うＳＤＲＡＭ制御装置１０２と、制御／データバス等を介してＣＰＵ等（図示しない）からの命令を受けて前記ＳＤＲＡＭ制御装置１０２にＳＤＲＡＭアクセス指令を行うメモリアクセス装置１０１とから構成され、ＳＤＲＡＭ制御装置１０２は、ＳＤＲＡＭアクセス制御を行う直前にＳＤＲＡＭ１０３に対してモードレジスタの設定を行うように設定する。【選択図】      図１
2005107733.tif 000002
【特許請求の範囲】
【請求項１】
メモリアクセス装置からのレジスタを内蔵しているメモリに対するメモリアクセス指令を受けて前記メモリに対してメモリ制御を行うメモリ制御装置において、
前記メモリアクセス装置からメモリアクセス指令を受けると、メモリ制御に先立って前記メモリにモードレジスタ設定を行うことを特徴とするメモリ制御装置。
【請求項２】
前記モードレジスタ設定は、前記メモリアクセス装置からメモリアクセス指令がある度に行うことを特徴とする請求項１に記載のメモリ制御装置。
【請求項３】
レジスタを内蔵しているメモリと、前記メモリに対してメモリ制御を行うメモリ制御装置と、前記メモリ制御装置にメモリアクセス指令を行うメモリアクセス装置とを有するメモリ制御システムにおいて、
前記メモリ制御装置は、前記メモリアクセス装置からメモリアクセス指令を受けると、メモリ制御に先立って前記メモリにモードレジスタ設定を行うことを特徴とするメモリ制御システム。
【請求項４】
前記モードレジスタ設定は、前記メモリアクセス装置からメモリアクセス指令がある度に行うことを特徴とする請求項３に記載のメモリ制御装置。
【請求項５】
メモリアクセス装置からのメモリアクセス指令を受けてメモリに対してメモリ制御を行うメモリ制御装置において、
前記メモリアクセス装置からメモリアクセス指令を受けると、メモリ制御に先立って前記メモリにモードレジスタ設定を行うことを特徴とするメモリ制御方法。
【請求項６】
前記モードレジスタ設定は、前記メモリアクセス装置からメモリアクセス指令がある度に行うことを特徴とする請求項５に記載のメモリ制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レジスタを内蔵するメモリの制御に関し、特にＳＥＵの発生に対処するメモリの制御に関する。
【背景技術】
【０００２】
ＳＤＲＡＭは、レーテンシモード、ラップタイプ、バースト長などの、ＳＤＲＡＭの動作モードを決定するモードレジスタを有している。また、モードレジスタの値はユーザーにより設定可能であるが、一度設定を行うと、モードレジスタ値を再設定するか、ＳＤＲＡＭの電源を切断するまで、ＳＤＲＡＭはモードレジスタの値を保持する。
【０００３】
そのため従来では、ＳＤＲＡＭに電源を投入すると、一度だけモードレジスタの設定が行われ、ユーザーがＳＤＲＡＭに要求する動作モードを変更しないか、ＳＤＲＡＭの電源を切断して再度電源を投入しない限り、モードレジスタが再設定されることはなかった。
【０００４】
ここで、従来のＳＤＲＡＭ制御システムについて図面を参照して説明する。
【０００５】
図５に示すように、従来のＳＤＲＡＭ制御システムは、ユーザーやＣＰＵ等がＳＤＲＡＭアクセス（メモリリード、メモリライト等）を指示すると、メモリアクセス装置はＳＤＲＡＭ制御装置に対してＳＤＲＡＭアクセス指令３０１を出力する。ＳＤＲＡＭアクセス指令３０１を受けたＳＤＲＡＭ制御装置は、ＳＤＲＡＭに対してＳＤＲＡＭ制御３０４を行う。ＳＤＲＡＭ制御３０４は、ＳＤＲＡＭアクセス制御３０３を行う。
【０００６】
メモリアクセス装置からのＳＤＲＡＭアクセス指令（「メモリリード」）があると、図６に示すように、ＳＤＲＡＭアクセス指令（メモリリード指令）に対するＳＤＲＡＭ制御３０４は、クロックに同期して、アクティブ化（ＡＣＴ）、リードコマンド（ＲＤ）、プリチャージコマンド（ＰＲＥ）を順次発行することで、ＳＤＲＡＭからデータをリードする。
【０００７】
【特許文献１】特開平１１−２１３６６０号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、宇宙用機器にてＳＤＲＡＭを使用すると、ＳＥＵ（Single Event Upset）の発生によりＳＤＲＡＭの動作モードを決定するＳＤＲＡＭ内のモードレジスタ値がある確立で変化してしまう。
【０００９】
ＳＤＲＡＭはＳＤＲＡＭ制御プロトコルがＳＤＲＡＭ動作モードに従って行われるため、ＳＤＲＡＭはモードレジスタ値の変化により不正動作（不正動作とは、ユーザーが期待した動作モードにてＳＤＲＡＭが動作しないことを言う）を行い、ユーザーの期待する動作をしなくなってしまう問題があった。
【００１０】
また、ＳＤＲＡＭ内のモードレジスタの値は、一般に外部からモニタすることができないため、ＳＥＵ等の要因によって引き起こされるモードレジスタ値の変化によるＳＤＲＡＭの不正動作を事前に発見することができず、上記問題を有効に解決する手段がなかった。
【課題を解決するための手段】
【００１１】
そこでかかる課題を解決するために、本発明にかかるメモリ制御装置は、メモリアクセス装置からのレジスタを内蔵しているメモリに対するメモリアクセス指令を受けて前記メモリに対してメモリ制御を行うメモリ制御装置において、前記メモリアクセス装置からメモリアクセス指令を受けると、メモリ制御に先立って前記メモリにモードレジスタ設定を行うこととし、前記モードレジスタ設定は、前記メモリアクセス装置からメモリアクセス指令がある度に行うことが望ましい。
【００１２】
また、本発明にかかるメモリ制御システムは、レジスタを内蔵しているメモリと、前記メモリに対してメモリ制御を行うメモリ制御装置と、前記メモリ制御装置にメモリアクセス指令を行うメモリアクセス装置とを有するメモリ制御システムにおいて、前記メモリ制御装置は、前記メモリアクセス装置からメモリアクセス指令を受けると、メモリ制御に先立って前記メモリにモードレジスタ設定を行うこととし、前記モードレジスタ設定は、前記メモリアクセス装置からメモリアクセス指令がある度に行うことが望ましい。
【００１３】
また、本発明にかかるメモリ制御方法は、メモリアクセス装置からのメモリアクセス指令を受けてメモリに対してメモリ制御を行うメモリ制御装置において、
前記メモリアクセス装置からメモリアクセス指令を受けると、メモリ制御に先立って前記メモリにモードレジスタ設定を行うこととし、前記モードレジスタ設定は、前記メモリアクセス装置からメモリアクセス指令がある度に行うことが望ましい。
【発明の効果】
【００１４】
以上説明したように本発明によれば、アクセス制御を行う直前にてモードレジスタの設定を行うことにより、ＳＤＲＡＭ内のモードレジスタの値を外部からモニタすること無く、ＳＥＵ等の要因によって引き起こされるモードレジスタ値の変化によるＳＤＲＡＭの不正動作を最小限に抑えることができる。
【発明を実施するための最良の形態】
【００１５】
次に本発明にかかる実施の形態について図面を参照して説明する。図１は本発明にかかるＳＤＲＡＭ制御システムのブロック図を示している。
【００１６】
ＳＤＲＡＭ制御システムは、制御／データバス等に接続されるメモリ装置に内蔵され、ＳＤＲＡＭ１０３と、ＳＤＲＡＭ１０３に対してＳＤＲＡＭアクセス制御を行うＳＤＲＡＭ制御装置１０２と、制御／データバス等を介してＣＰＵ等（図示しない）からの命令を受けて前記ＳＤＲＡＭ制御装置１０２にＳＤＲＡＭアクセス指令を行うメモリアクセス装置１０１とから構成される。
【００１７】
ＳＤＲＡＭ１０３及びメモリアクセス装置１０１は周知のもので通常の動作を行うが、ＳＤＲＡＭ制御装置１０２は、ＳＤＲＡＭアクセス制御を行う直前にＳＤＲＡＭ１０３に対してモードレジスタの設定を行うように設定されている。
【００１８】
次に本発明にかかるＳＤＲＡＭ制御システムの動作について図面を参照して説明する。図２は本発明の動作フローを示しており、図３は第１態様のタイムチャートを、図４は第２態様のタイムチャートを示している。
【００１９】
ユーザーやＣＰＵ等がＳＤＲＡＭアクセス（メモリリード、メモリライト等）を指示すると、メモリアクセス装置１０１はＳＤＲＡＭ制御装置１０２に対してＳＤＲＡＭアクセス指令２０１を出力する。ＳＤＲＡＭアクセス指令２０１とは、メモリリード指令やメモリライト指令等を指す。
【００２０】
ＳＤＲＡＭアクセス指令２０１を受けたＳＤＲＡＭ制御装置１０２は、ＳＤＲＡＭ１０３に対してＳＤＲＡＭ制御２０４を行う。ＳＤＲＡＭ制御２０４は、まずＳＤＲＡＭ１０３に対してモードレジスタ設定２０２を行い、その後、従来と同様にＳＤＲＡＭアクセス制御２０３を行う。実際は、ＳＤＲＡＭアクセス制御２０３の先頭にモードレジスタ設定コマンド２０２を付加させ、ＳＤＲＡＭ制御２０４を行うことになる。
【００２１】
つまり、ＳＤＲＡＭアクセス制御２０３はＳＤＲＡＭの動作モードに従って行われるため、ＳＤＲＡＭアクセス制御２０３の直前にてモードレジスタ設定２０２を行うことで、ＳＥＵによるモードレジスタ値の変化の起こる確率が最も低いタイミングにてＳＤＲＡＭアクセス制御２０３を行えるようにしたものである。
【００２２】
このＳＤＲＡＭ制御２０４の詳細を図３及び図４に示す。
【００２３】
図３はメモリアクセス装置１０１からのＳＤＲＡＭアクセス指令２０１が１回（「メモリリード」）あった場合を示し、図４はメモリアクセス装置１０１からのＳＤＲＡＭアクセス指令２０１が複数回（本例では「メモリリード」と「メモリライト」）あった場合を示している。
【００２４】
まず、ＳＤＲＡＭアクセス指令２０１が１回（「メモリリード」）あった場合の動作について説明する。
【００２５】
図に示すように、ＳＤＲＡＭアクセス指令（メモリリード指令）に対するＳＤＲＡＭ制御２０４は、クロックに同期して、まずモードレジスタ設定コマンドを発行してＳＤＲＡＭ１０３のモードレジスタの設定を行い、その後、アクティブ化（ＡＣＴ）、リードコマンド（ＲＤ）、プリチャージコマンド（ＰＲＥ）を順次発行することで、ＳＤＲＡＭのアクセスが行われる。
【００２６】
次に、ＳＤＲＡＭアクセス指令２０１が複数回（本例では「メモリリード」と「メモリライト」の２回）あった場合の動作について説明する。
【００２７】
一番目のＳＤＲＡＭアクセス指令２０１がメモリアクセス装置１０１からＳＤＲＡＭ制御装置１０２に出力されると、ＳＤＲＡＭ制御装置１０２はＳＤＲＡＭ１０３に対してＳＤＲＡＭアクセス制御２０３の先頭にモードレジスタ設定２０２を付加したＳＤＲＡＭ制御２０４を行う。ＳＤＲＡＭ制御２０４は、クロックに同期して、まずモードレジスタ設定コマンドを発行してＳＤＲＡＭのモードレジスタの設定を行い、その後、アクティブ化（ＡＣＴ）、リードコマンド（ＲＤ）、プリチャージコマンド（ＰＲＥ）を順次発行することで、ＳＤＲＡＭからデータをリードする。
【００２８】
１番目のＳＤＲＡＭ制御２０４が完了し、二番目のＳＤＲＡＭアクセス指令２０１がＳＤＲＡＭ制御装置１０２に出力されると、ＳＤＲＡＭ制御装置１０２は２番目のＳＤＲＡＭ制御２０４を行う。
【００２９】
このときの２番目のＳＤＲＡＭ制御２０４においても、１番目のＳＤＲＡＭ制御２０４と同様に、ＳＤＲＡＭアクセス制御（ライト・プロトコル）２０３の直前にてモードレジスタ設定２０３を行い、その後、アクティブ化（ＡＣＴ）、ライトコマンド（ＷＲ）、プリチャージコマンド（ＰＲＥ）を順次発行することで、ＳＤＲＡＭにデータをライトする。
【００３０】
なお、上記各実施例ではメモリとしてＳＤＲＡＭを用いて説明したが、本発明はＳＥＵの発生によるモードレジスタ値の変化に対処するものであるため、本発明はＳＤＲＡＭに限定されるものではなく、ＤＤＲやフラッシュメモリ等のようにレジスタを内蔵しているメモリの全てを含むものである。
【図面の簡単な説明】
【００３１】
【図１】本発明にかかるＳＤＲＡＭ制御システムのブロック図を示している。
【図２】本発明の動作フローを示している。
【図３】第１態様のタイムチャートを示している。
【図４】第２態様のタイムチャートを示している。
【図５】従来のＳＤＲＡＭ制御システムの動作フローを示している。
【図６】従来のタイムチャートを示している。；
【符号の説明】
【００３２】
１０１：メモリアクセス装置
１０２：ＳＤＲＡＭ制御装置
１０３：ＳＤＲＡＭ
２０１、３０１：ＳＤＲＡＭアクセス指令
２０２：モードレジスタ設定
２０３、３０３：ＳＤＲＡＭアクセス制御
２０４、３０４：ＳＤＲＡＭ制御
【図１】
2005107733.tif 000003
【図２】
2005107733.tif 000004
【図３】
2005107733.tif 000005
【図４】
2005107733.tif 000006
【図５】
2005107733.tif 000007
【図６】
2005107733.tif 000008