(57)【要約】【課題】      距離に関係なくＣＰＵ同士を光信号により直接接続してデータ処理をさせて、高速処理及び安定動作を可能としたＣＰＵ光接続システムを提供する。【解決手段】        ＣＰＵから伝送されたデータ信号およびクロック信号を同期させる同期信号処理部と、データ信号をクロック信号を利用して光信号に生成し送信するデータ光信号変調送信部と、クロック信号から光信号を生成し送信するクロック光信号変調送信部と、クロック光信号変調送信部から伝送された光信号をデジタル信号に復調するクロック信号受信復調部と、デジタル信号を増幅する信号増幅部と、データ光信号をクロック信号受信復調部で復調されたクロック信号によりデジタルのデータ信号に復調するデータ信号復調部と、データ信号とクロック信号をＣＰＵに出力する信号出力部と、からなる構成である。【選択図】  図１
2005204234.tif 000002
【特許請求の範囲】
【請求項１】
２つ以上の中央演算処理装置（ＣＰＵ＝Central Processing Unit）を直接光信号で接続する装置であって、中央演算処理装置から伝送されたデジタル形式のデータ信号およびクロック信号を同期させる同期信号処理部と、前記データ信号をクロック信号を利用してデータ光信号に生成し送信するデータ光信号変調送信部と、前記クロック信号からクロック光信号を生成し送信するクロック光信号変調送信部と、前記クロック光信号変調送信部から伝送されたクロック光信号を受光し、光信号からデジタル信号に復調するクロック信号受信復調部と、前記デジタル信号を増幅する信号増幅部と、伝送されたデータ光信号を前記クロック信号受信復調部で復調されたクロック信号によりデジタルのデータ信号に復調するデータ信号復調部と、データ信号とクロック信号をＣＰＵに出力する信号出力部と、からなることを特徴とするＣＰＵ光接続システム
【請求項２】
請求項１記載のＣＰＵ光接続システムにおいて、ＣＰＵから伝送されるデータ信号はＬＶＤＳ信号であることを特徴とするＣＰＵ光接続システム
【請求項３】
請求項１記載のＣＰＵ光接続システムにおいて、複数のＣＰＵ間を接続する光伝送方式はＰｈｏｔｏｎＬｉｎｋ方式（米国特許第６，３９８，４２４号）であることを特徴とする請求項１記載のＣＰＵ光接続システム
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、異なるＣＰＵ（ＣＰＵ＝Central Processing Unit）間を直接接続するシステム関し、特に、ＣＰＵ間を光信号で接続するＣＰＵ光接続システムに関する。
【背景技術】
【０００２】
コンピュータの分野では日進月歩の如く技術の進歩が続いている。特に、ＣＰＵ（Central Processing Unit＝中央演算処理装置）等のチップの技術も日々進歩しており、様々な技術が開発されている。また、近年、新たなるインターコネクト技術として、ＡＭＤ社（米国）がハイパートランスポート（ＨｙｐｅｒＴｒａｎｓｐｏｒｔ（登録商標））技術を開発している。
ハイパートランスポートとは、マザーボード等の基板の上に実装されているＩＣやＬＳＩ等のチップ間のインターフェイス技術であり、向きの異なる片方向のリンクを２本束ねることでチップ間のポイント・トゥー・ポイントの接続を行うインターフェイスである。一方向のリンクのデータ幅は、２ｂｉｔ幅から３２ｂｉｔ幅まで設定できる。また、データ転送速度は最大で６．４ＧＢ／ｓが実現可能となっている。
【０００３】
使用用途として例えば、ＡＭＤ社はＣＰＵの開発及び製造を行っているが、２００２年に発表したＨａｍｍｅｒコアのＣＰＵから６４ｂｉｔ動作を可能とし、ハイパートランスポート対応としている。ここでの使用方法は、ＣＰＵとノースブリッジとサウスブリッジ間をハイパートランスポートで接続できるようにしている。この接続方法により、データ転送速度が以前より飛躍的に上がり、処理速度も上昇している。
しかし、従来からも問題視されているが、近年ではマザーボード等のプリント基板の配線が問題視されている。チップが搭載されている近年の配線基板は、配線経路が複雑化しておりデザインに時間がかかってコスト高となってしまう傾向がある。これは、例えばマザーボードでは、ＣＰＵとメモリ・ソケット間の配線は、直線的ではなくある程度経路を経由させて接続されている。なぜならば、ＣＰＵの動作が高クロックになっているため、クロックのタイミングをとり安定動作をさせるために検証を重ねて最適な長さになるようにしている。従って、マザーボード等の基板の配線は複雑になる傾向があり、早急に問題を解決できる発明が待たれていた。
【０００４】
また、近年では高速演算処理が可能であるがコストが高いスーパーコンピュータを使用せずに、複数のコンピュータを利用して並列処理を行い高速演算処理を可能にするグリッドコンピューティングを利用する企業及び研究が増えている。これは、コストの安いコンピュータを、ネットワークを介して複数台接続して演算処理を分散して計算させる方式で、スーパーコンピュータに匹敵する高速演算処理を安価に得ることができる。しかし、このグリッドコンピューティングは、大抵は通信回線や、ＬＡＮ等の回線でコンピュータ自体を複数台接続するためデータの送受信に時間がかかってしまうという問題があった。また、１台でも動作可能なコンピュータを複数台接続して分散処理を行うため、特定の場所でＬＡＮ等のネットワークによりグリッドコンピューティングを構築するには、広い場所を確保する必要があり、場所の確保だけでも問題となっていた。
そこで、ＣＰＵを直結でき、さらに配線の問題を解消することができるＣＰＵ光接続システムの開発が待たれていた。
【特許文献１】特開２００３−１３１０８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は距離に関係なくＣＰＵ同士を光信号により直接接続してデータ処理をさせて、高速処理及び安定動作を可能としたＣＰＵ光接続システムを提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記の目的を達成するために本発明に係るＣＰＵ光接続システムは、２つ以上の中央演算処理装置（ＣＰＵ＝Central Processing Unit）を直接光信号で接続する装置であって、中央演算処理装置から伝送されたデジタル形式のデータ信号およびクロック信号を同期させる同期信号処理部と、前記データ信号をクロック信号を利用してデータ光信号に生成し送信するデータ光信号変調送信部と、前記クロック信号からクロック光信号を生成し送信するクロック光信号変調送信部と、前記クロック光信号変調送信部から伝送されたクロック光信号を受光し、光信号からデジタル信号に復調するクロック信号受信復調部と、前記デジタル信号を増幅する信号増幅部と、データ光信号を前記クロック信号受信復調部で復調されたクロック信号によりデジタルのデータ信号に復調するデータ信号復調部と、データ信号とクロック信号をＣＰＵに出力する信号出力部と、からなる構成である。
【０００７】
また、請求項１記載のＣＰＵ光接続システムにおいて、ＣＰＵから伝送されるデータ信号はＬＶＤＳ信号である。さらに、請求項１記載のＣＰＵ光接続システムにおいて、複数のＣＰＵ間を接続する光伝送方式はＰｈｏｔｏｎＬｉｎｋ方式（米国特許第６，３９８，４２４号）である。
【発明の効果】
【０００８】
以上に説明したように本発明にかかるＣＰＵ光接続システムによれば、
１．従来はＣＰＵ同士の直接接続処理はＲＳ−４４２やＲＳ−２３２等の通信規格で行われていたが、本発明によれば光信号による光接続とすることによりデータの伝送速度が飛躍的に上がり、ＣＰＵ同士の処理速度も上昇する。
２．データ信号がＬＶＤＳ信号のため簡単に伝送することができる。
３．また、ＰｈｏｔｏｎＬｉｎｋ方式で伝送することにより、信号増幅器等の装置がいらないため、簡素化した光結合システムを提供する事ができる。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明に係るＣＰＵ光接続システムを図面に示す実施例により詳細に説明する。図１はＣＰＵ光接続システムの構成図であり、図２はＣＰＵ光接続システムの利用図であり、図３はＣＰＵ光接続システムの別の構成図である。
【００１０】
本発明のＣＰＵ光接続システムは、この実施例ではＰｈｏｔｏｎＬｉｎｋ方式により光信号を送受信可能としている。ＰｏｔｏｎＬｉｎｋ方式とは、ＷＤＭ（Ｗａｖｅｌｅｎｇｔｈ  Ｄｉｖｉｓｉｏｎ  Ｍｕｌｔｉｐｌｅｘ＝波長分割多重）方式（１本の光ファイバに異なる波長の光を通してチャンネルを多重化することで、大容量のデータを双方向で伝送する技術）とは異なり、１つのデータ伝送を１本のファイバ線で伝送する方式であるため、減衰、劣化の心配がない。またＷＤＭ方式で用いられる光ファイバ伝送装置で使用されるレンズを必要としないため安価な装置を構築することができる。
例えばビデオ信号でこのシステムを用いると、Ｒ，Ｇ，Ｂそれぞれの信号とコントロール、クロックの５つの信号を５本に分けて伝送するためダイレクトにデータを伝送することが可能になる。そのため、減衰、劣化がなくダイレクトに大容量の信号を送信することが可能となる。
また、ＰｈｏｔｏｎＬｉｎｋは、米国では第６，３９８，４２４号として特許登録されている。
【実施例１】
【００１１】
本発明の光結合システム１０は、２つ以上の同一の中央演算処理装置（ＣＰＵ＝Central Processing Unit）を直接光信号で接続する装置であって、同期信号処理部２０と、データ光信号変調送信部３０と、クロック光信号変調送信部４０と、クロック信号復調部５０と、信号増幅部６０と、データ信号復調部７０と、信号出力部８０とからなる。
本発明のＣＰＵ光接続システムは、ＣＰＵ同士を直接光接続することに特徴がある。現存する技術としては、ＣＰＵをデュアルにして高速に分散処理を行う方式が一般的であるが、これはＣＰＵがノースブリッジを介して接続されており、直接には接続されていない。また、プリント基板により配線されているため、配線経路が複雑になるという問題がある。本発明ではこれを解消し、さらに伝送速度の向上を実現している。
【００１２】
同期信号処理部２０は、ＣＰＵから出力されたデータ信号はクロックと非同期信号であるため、同期させるための処理部である。この実施例では、ＣＰＵから出力されるデータは３２ｂｉｔデータ信号であり、クロックは８００ＭＨｚとしている。この同期信号処理部２０では、ＰＬＬ回路と分周器とメモリが組み込まれており、８００ＭＨｚのクロックは分周器により１００ＭＨｚのクロックを生成し、データ信号と同期させている。さらにデータ信号をＰＬＬ回路を介してメモリにＦＩＦＯ方式により書き込みと読み出しを行う事により信号を安定させることができる。この実施例では８００ＭＨｚのクロックを１００ＭＨｚとしたが別に１００ＭＨｚとしなくても良い。但し、信号処理を早くした場合は、ＬＳＩは熱などの問題が出てくるのでこの実施例ではあえて低いクロックで信号の処理を行った。今回は、１００ＭＨｚを例としたが、さらに低いクロックで行っても構わない。ＬＳＩの熱やＬＳＩ内部の信号の処理が早い場合は８００ＭＨｚの処理で行っても問題は無くダイレクトで伝送することが可能である。
【００１３】
データ光信号変調送信部３０は、アンプが装備され、１００ＭＨｚに同期したデータ信号をアンプで増幅し、さらにクロック信号によりＶＣＳＥＬで光信号に変調し送信する。詳細には、入力されたデータ信号はＬＶＤＳ信号であるのでアンプでＬＶＤＳ信号を増幅し、分周して１００ＭＨｚに変調したクロックによりＶＣＳＥＬ（垂直共振器型面発光半導体レーザ）で光信号に変換し送信する。
なお、この実施例ではＣＰＵから出力される信号をＬＶＤＳ信号であると仮定しているが、ＬＶＤＳ信号ではないときには、このデータ光信号変調部３０にＬＶＤＳ変換器を装備してクロック信号によりＬＶＤＳ信号に変換することが可能である。
【００１４】
クロック光信号変調送信部４０は、同期信号部２０で１００ＭＨｚに変調したクロック信号をＶＣＳＥＬにより光信号に変換し送信している。
上述したようにこの実施例ではＰｈｏｔｏｎＬｉｎｋ方式と呼ばれる光信号をパラレルで伝送する方式を採用している。光ファイバを並列に構築しているため、データを並列に送信できる利点がある。例えば、全部で５本の光ファイバで構築されているとすると、クロック信号を１本の光ファイバで送信し、他の４本でデータ信号を４つに分散して、１つの信号を１本の光ファイバで同時に送信する事が可能であるため伝送速度が速く、長距離伝送を行ったとしても信号の劣化及び損失がないという利点がある。
【００１５】
この実施例のＣＰＵ光接続システムでは、送信部である上記同期信号処理部２０とデータ光信号変調送信部３０とクロック光信号変調送信部４０は１チップのＩＣ及びＶＣＳＥＬで構成されており、場所を取らずにマザーボード等の基板に装着することができる。また、ＣＰＵを直接接続する構成であるため、従来のマザーボードのような複雑な回路基板は必要がなく、ＣＰＵが動作する最小限の回路を構築した基板上で動作が可能であるため、場所を取らずに複数のＣＰＵを直接接続させることができる。
【００１６】
クロック信号復調部５０は、クロック光信号変調送信部４０から光ファイバを介して伝送された光信号をＰＤ（Ｐｈｏｔｏｄｉｏｄｅ＝受光素子）で受光し電気信号に変換している。変換された信号はアナログ信号となっているためアナログ信号からデジタル信号に変換する必要がある。
【００１７】
信号増幅部６０は、微弱電流の増幅装置で、伝送され電気信号は微弱な信号となっているため、増幅することが必要になる。微弱な信号のままだと、外部からノイズ等の影響を受けやすいため、増幅器で一定の強さまで信号を増幅することにより、ノイズ等の干渉を受けにくくする。さらに信号を増幅したあとにデジタル信号に変換もする構成としてもよい。
【００１８】
データ信号復調部７０は、データ光信号変調送信部３０から伝送された光信号を電気信号に変換し、さらに変換された電気信号をアナログ信号からデジタル信号に変換し、信号増幅部６０で増幅したクロック信号により、デジタル信号をＬＶＤＳ信号に変調している。
【００１９】
信号出力部８０は、受信信号の出力部であり、ＰＬＬ回路とメモリが組み込まれている。まず伝送された１００ＭＨｚのクロック信号により、ＬＶＤＳ信号をメモリにＦＩＦＯ方式で書き込む。次に、クロック信号はＰＬＬ回路に入力され、８００ＭＨｚのクロック信号に変調される。次に８００ＭＨｚのクロック信号により、メモリからＦＩＦＯ方式で書き込まれたデータを再度ＦＩＦＯ方式により読み出し、データ信号とクロック信号を他のＣＰＵに伝送する。
【００２０】
本発明の使用状態を図２を用いて詳細に説明すると、本発明のＣＰＵ光接続システム１０は、ＣＰＵ同士を直接接続することを可能にしているが、更に複数のＣＰＵ同士を直接接続することも可能である。例えば図２に示すように、１つのマザーボード上に２つのＣＰＵを配置し、マザーボードをＮ個接続する際に全てのＣＰＵ同士を光ファイバで接続する事が可能となる。分散処理を行う際には、制御系チップを搭載するか、アプリケーション側でマルチスレッドシステムにより、ＣＰＵの分散処理を制御している。また、ＣＰＵ自体がＡＰＩＣ（Advanced Programmable Interrupt Controller＝拡張された割込制御回路）を搭載し、制御する構成でもある。
【００２１】
複数のＣＰＵ同士を光接続することにより、従来は問題であった基板の配線及び基板間の配線を考慮する必要がなくなった。また、マザーボードのような複雑な基板を用いなくてもＣＰＵが動作する最小限の基板を用いる事により、複数のＣＰＵにより分散処理をすることが可能となり、光信号によりデータの伝送速度も飛躍的に上昇するので高速分散処理が可能となる。
【００２２】
実施例１では同一のＣＰＵを２つ以上接続する構成を説明したが、本発明に係るＣＰＵ光接続システムはクロックを変調することが可能であるため、互いに異なるクロックのＣＰＵ同士も直接接続をすることができる。また、データ信号の変換装置を介在させることにより、例えばＡＭＤ社のＣＰＵとＩｎｔｅｌ社のＣＰＵといった全く異なるＣＰＵ同士を接続することができる。さらに、今回の実施例ではＣＰＵを接続する構成であったが、様々なＭＰＵ（Micro Processing Unit）同士も接続が可能であり、様々なＬＳＩ等のチップに対応させることも可能である。
【００２３】
また、図３では一方のＣＰＵから伝送されたデータを分割して光信号として複数の光ファイバにより伝送し、他方のＣＰＵに伝送するシステムである。この分割伝送方式では、ＣＰＵのデータを分割して送信するため、データの伝送量が飛躍的に上がる。また、ＷＤＭ伝送方式のように波長を多重して１本の光ファイバで複数のデータ光信号を伝送する方式で通常は減衰劣化が心配されるものではなく、１本の光ファイバに１つのデータ光信号を伝送する方式なので、分割してデータを伝送しても減衰・劣化の心配がなく、高速演算処理を可能としている。
【図面の簡単な説明】
【００２４】
【図１】本発明のＣＰＵ光接続システムの構成図
【図２】本発明のＣＰＵ光接続システムの利用図
【図３】本発明のＣＰＵ光接続システムの別の構成図
【符号の説明】
【００２５】
１０    ＣＰＵ光接続システム
２０    同期信号処理部
３０    データ光信号変調送信部
４０    クロック光信号変調送信部
５０    クロック信号復調部
６０    信号増幅部
７０    データ信号復調部
８０    信号出力部
【図１】
2005204234.tif 000003
【図２】
2005204234.tif 000004
【図３】
2005204234.tif 000005