(57)【要約】【課題】複数の電源装置の並列動作中に新たな電源装置を追加接続した場合に、既に動作中の電源装置に出力電圧異常が発生することを防止する。【解決手段】電源装置Ａ，Ｂは、定電圧出力回路１０と、自己の電源装置の起動時に他の電源装置との間で同期信号を入出力する同期信号入出力端Ｐ２を具備する出力電圧同期起動回路２０と、自己の電源装置の起動時に同期信号入出力端Ｐ２に入出力される同期信号を必要に応じて用いて定電圧回路１０の出力電圧を所定値に設定する制御を行う出力電圧制御部３０とを有している。さらに、出力電圧同期起動回路２０は、自己の電源装置の起動時に定電圧回路１０の出力電圧を検出し、出力電圧が所定値に達したと判断した場合に、出力電圧同期起動回路２０から同期信号入出力端Ｐ２を切断した状態とする同期信号接続回路４０を有している。【選択図】図１
2005218216.tif 000002
【特許請求の範囲】
【請求項１】
並列動作を行う複数の電源装置を有し、前記複数の電源装置を同時に起動する場合に、前記複数の電源装置間で互いに同期信号を入出力し、当該同期信号を元に出力電圧を所定値に設定する処理を同期して行う電源システムにおいて、
前記複数の電源装置の各々は、
定電圧回路と、
自己の電源装置の起動時に他の電源装置との間で前記同期信号を互いに入出力する同期信号入出力端を具備する出力電圧同期起動回路と、
自己の電源装置の起動時に前記同期信号入出力端に入出力される前記同期信号を必要に応じて用いて前記定電圧回路の出力電圧を所定値に設定する制御を行う出力電圧制御部とを有し、
前記出力電圧同期起動回路は、自己の電源装置の起動時に前記定電圧回路の出力電圧を検出し、前記出力電圧が所定値に達したと判断した場合に、前記出力電圧同期起動回路から前記同期信号入出力端を切断した状態とする同期信号接続回路を有する電源システム。
【請求項２】
前記同期信号接続回路は、
マイナス入力側に前記定電圧出力回路の出力電圧の検出端となる出力電圧検出端が接続され、プラス入力側に基準電圧が入力されていて、前記出力電圧と前記基準電圧との比較結果を元に前記出力電圧が所定値になったことを検出するコンパレータと、
ゲートに前記コンパレータの出力端が接続され、ドレインに前記同期信号入出力端が接続され、ソースに前記出力電圧制御部への前記同期信号の出力端となる出力電圧制御部端が接続されていて、前記コンパレータの出力値に応じて出力電圧が所定値に達したと判断した場合に、前記同期信号入出力端を前記出力電圧同期起動回路から切断した状態とするＦＥＴと、
前記ＦＥＴのゲインを制御電源にプルアップ接続する抵抗とを有する、請求項１に記載の電源システム。
【請求項３】
前記同期信号接続回路は、
マイナス入力側に前記定電圧出力回路の出力電圧の検出端となる出力電圧検出端が接続され、プラス入力側に基準電圧が入力されていて、前記出力電圧と前記基準電圧との比較結果を元に前記出力電圧が所定値になったことを検出するコンパレータと、
一端が前記コンパレータの出力端に接続される第１の抵抗と、
ゲートに前記コンパレータの出力端が前記第１の抵抗を介して接続され、ドレインに前記同期信号入出力端が接続され、ソースに前記出力電圧制御部への前記同期信号の出力端となる出力電圧制御部端が接続されていて、前記第１の抵抗を介した前記コンパレータの出力値に応じて出力電圧が所定値に達したと判断した場合に、前記同期信号入出力端を前記出力電圧同期起動回路から切断した状態とするＦＥＴと、
前記ＦＥＴのゲインを制御電源にプルアップ接続する第２の抵抗と、
一端が前記ＦＥＴのゲインに接続され、他端が接地されているコンデンサとを有する、請求項１に記載の電源システム。
【請求項４】
前記同期信号接続回路は、
プラス入力側に前記定電圧出力回路の出力電圧の検出端となる出力電圧検出端が接続され、マイナス入力側に基準電圧が入力されていて、前記出力電圧と前記基準電圧との比較結果を元に前記出力電圧が所定値になったことを検出するコンパレータと、
ゲートに前記コンパレータの出力端が接続され、ソースが接地されている第１のＦＥＴと、
ゲートに前記第１のＦＥＴのドレインが接続され、ドレインに前記同期信号入出力端が接続され、ソースに前記出力電圧制御部への前記同期信号の出力端となる出力電圧制御部端が接続されていて、前記第１のＦＥＴを介した前記コンパレータの出力値に応じて出力電圧が所定値に達したと判断した場合に、前記同期信号入出力端を前記出力電圧同期起動回路から切断した状態とする第２のＦＥＴと、
前記第１のＦＥＴのゲインを制御電源にプルアップ接続する第１の抵抗と、
前記第２のＦＥＴのゲインを制御電源にプルアップ接続する第２の抵抗と、
一端が前記第１のＦＥＴのゲインに接続され、他端が接地されており、互いに並列接続されているコンデンサおよび第３の抵抗とを有する、請求項１に記載の電源システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、並列動作を行う複数の電源装置からなる電源システムに関するものである。
【背景技術】
【０００２】
従来、複数の電源装置が並列動作を行う電源システムが多数開示されている（例えば、特許文献１，２参照）。その中には、複数の電源装置を同時に起動する場合に、複数の電源装置間で互いに同期信号を入出力し、その同期信号を元に出力電圧を所定値に設定する処理を同期して行う電源システムがある。
【特許文献１】特開平０１−２０９９２５号公報
【特許文献２】特開平０４−０６９０１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、従来の電源システムでは、複数の電源装置の並列動作中に新たな電源装置を追加接続すると、追加した電源装置から既に動作中の電源装置に対して同期信号が出力されてしまうため、追加した電源装置に同期して動作中の電源装置まで出力電圧の設定処理を再度行ってしまい、それにより、動作中の電源装置に出力電圧異常が発生してしまうという問題点があった。
【０００４】
そこで、本発明の目的は、複数の電源装置の並列動作中に新たな電源装置を追加接続した場合に、既に動作中の電源装置に出力電圧異常が発生することを防止することができる電源システムを提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するために本発明の電源システムは、並列動作を行う複数の電源装置の各々が、自己の電源装置の起動時に定電圧回路の出力電圧を検出し、出力電圧が所定値に達したと判断した場合には、他の電源装置との間で同期信号を入出力している同期信号入出力端を出力電圧同期起動回路から切断した状態とする同期信号接続回路を有することに特徴がある。
【０００６】
したがって、並列動作中の複数の電源装置に新たな電源装置を追加接続しても、追加した電源装置から出力される同期信号が動作中の電源装置に入力されることがないため、動作中の電源装置では、出力電圧が一定に保たれることとなり、それにより、出力電圧異常の発生を防止することが可能となる。
【発明の効果】
【０００７】
以上説明したように本発明によれば、並列動作中の複数の電源装置に別の電源装置を追加接続しても、動作中の電源装置では、出力電圧が一定に保たれるために出力電圧異常の発生を防止することが可能となり、また、追加した電源装置でも、出力電圧の設定処理を正常に行うことが可能となり、それにより、安定した並列動作が可能となる。
【発明を実施するための最良の形態】
【０００８】
以下に、本発明を実施するための最良の形態について図面を参照して説明する。
【０００９】
（第１の実施形態）
本発明の電源システムの構成について、図１を用いて説明する。
【００１０】
図１を参照すると、本発明の電源システムは、並列動作を行う２台の電源装置Ａ，Ｂを有している。電源装置Ａ，Ｂは、同時起動する場合に出力電圧を所定値に設定する処理を同期して行うために互いに同期信号を入出力する。なお、図１においては、２台の電源装置Ａ，Ｂのみを示しているが、電源装置の数は２台以上であれば特に限定はない。
【００１１】
電源装置Ａ，Ｂは、定電圧出力回路１０と、自己の電源装置の起動時に他の電源装置との間で同期信号を入出力する同期信号入出力端Ｐ２を具備する出力電圧同期起動回路２０と、自己の電源装置の起動時に同期信号入出力端Ｐ２に入出力される同期信号を必要に応じて用いて定電圧回路１０の出力電圧を所定値に設定する制御を行う出力電圧制御部３０とを有している。さらに、出力電圧同期起動回路２０は、自己の電源装置の起動時に定電圧回路１０の出力電圧を検出し、出力電圧が所定値に達したと判断した場合に、出力電圧同期起動回路２０から同期信号入出力端Ｐ２を切断した状態とする同期信号接続回路４０を有している。
【００１２】
電源装置Ａ，Ｂは、機能が同一であり、内部の回路も全く同一であるため、図１においては、電源装置Ａの構成のみを詳細に図示し、電源装置Ｂの構成は一部省略して図示している。そのため、以下では、電源装置Ａの各構成要素の接続状態についてのみ詳細に説明し、電源装置Ｂの各構成要素の接続状態については省略する。
【００１３】
電源装置Ａは、出力電圧同期起動回路２０内のトランジスタＱ１のベースに外部からのＯＮ信号１００Ａが入力され、トランジスタＱ１のエミッタに制御電源Ｖｃｃが接続され、トランジスタＱ１のコレクタに直列に抵抗Ｒ１の一端が接続され、さらに、抵抗Ｒ１の他端には並列接続している抵抗Ｒ２とコンデンサＣ１とが直列に接続されている。抵抗Ｒ１、Ｒ２、並びにコンデンサＣ１の接点にはダイオードＤ１のアノードが接続され、ダイオードＤ１のカソード側には、ダイオードＤ２のアノードが接続され、ダイオードＤ２のカソード側には、出力電圧制御部３０内のコンパレータＺ１の一方の入力端が接続されている。ダイオードＤ１のカソード側には同期信号接続回路４０も接続され、同期信号接続回路４０には、他電源装置Ｂへと出力される同期信号２００Ａの出力端で、かつ他電源装置Ｂから入力される同期信号２００Ｂの入力端でもある同期信号入出力端Ｐ２がある。また、電源装置Ａの出力電圧の出力端となる定電圧出力回路１０の後段（プラス出力側）にはダイオードＤ３が挿入されていて、ダイオードＤ３のアノード側には、同期信号接続回路４０と、出力電圧制御部３０内のコンパレータＺ１の一方の入力端とが接続されている。コンパレータＺ１の入力端の他方には基準電圧Ｖｒｅｆ１が入力されており、図示していないがコンパレータＺ１の出力端は定電圧出力回路１０に接続されている。
【００１４】
次に、本発明の第１の実施形態に係る同期信号接続回路４０の構成について、図２を用いて説明する。
【００１５】
図２を参照すると、同期信号接続回路４０は、外部回路との信号入出力端として、定電圧出力回路１０の出力電圧の検出端となる出力電圧検出端Ｐ１と、電源装置Ａ，Ｂの各同期信号２００Ａ，２００Ｂの入出力端となる同期信号入出力端Ｐ２と、出力電圧制御部３０への各同期信号２００Ａ，２００Ｂの出力端となる出力電圧制御部端Ｐ３とを有している。
【００１６】
さらに、同期信号接続回路４０は、マイナス入力側に出力電圧検出端Ｐ１が接続され、プラス入力側に基準電圧Ｖｒｅｆ２が入力されていて、出力電圧と基準電圧Ｖｒｅｆ２との比較結果を元に出力電圧が所定値になったことを検出するコンパレータＺ１と、ゲートにコンパレータＺ１の出力端が接続され、ドレインに同期信号入出力端Ｐ２が接続され、ソースに出力電圧制御部端Ｐ３が接続されていて、コンパレータＺ１の出力値に応じて出力電圧が所定値に達したと判断した場合に、出力電圧同期起動回路２０から同期信号入出力端Ｐ２を切断した状態とするＦＥＴＱ２と、ＦＥＴＱ２のゲインを制御電源Ｖｃｃにプルアップ接続する抵抗Ｒ３とを有している。
【００１７】
なお、図１において、電源装置Ａ，Ｂが並列動作を行う場合における、電源装置Ａ，Ｂの出力端（プラス出力側）のダイオードＤ３のカソード間の接続、電源装置Ａ，Ｂのマイナス出力側の接続、電源装置Ａ，Ｂの同期信号接続回路４０の各同期信号２００Ａ，２００Ｂの出力端の接続は、各々コネクタＰ＋、Ｐ−、Ｐｓによってなされる。
【００１８】
以下、本実施形態による電源システムにおいて、電源装置Ａ，Ｂを起動する場合の動作について図１および図２を用いて説明する。
【００１９】
最初に、電源装置Ａを単独で起動する場合の動作について説明する。
【００２０】
まず、電源装置Ａの出力電圧同期起動回路２０において、ＯＮ信号１００Ａのレベルがロウレベルからハイに変化し、ハイレベルのＯＮ信号１００ＡがトランジスタＱ１のベースに印加される。すると、トランジスタＱ１はＯＦＦ状態となり、制御電源Ｖｃｃから抵抗Ｒ１、ダイオードＤ１，Ｄ２を介して出力電圧制御部３０に印加されていた電圧がＯＦＦになる。その代わりに、トランジスタＱ１がＯＮ状態である時に制御電源Ｖｃｃにより充電されていたコンデンサＣ１の電圧Ｖｃ１が、出力電圧制御部３０へと放電していく。
【００２１】
このとき、電源装置Ａの同期信号接続回路４０においては、コンパレータＺ２のマイナス側入力である出力電圧検出端Ｐ１の電圧レベルが、コンパレータＺ２のプラス側入力である基準電圧値Ｖｒｅｆ２以下である期間中、コンパレータＺ２の出力は抵抗Ｒ３を介した制御電源Ｖｃｃの制御電圧レベルとなり、ＦＥＴＱ２がＯＮ状態となる。ＦＥＴＱ２がＯＮ状態であると、出力電圧制御部端Ｐ３の電圧レベルであるコンデンサ電圧Ｖｃ１が同期信号２００Ａとして電源装置Ｂに出力される。一方、電源装置Ｂは起動していないため、電源装置Ｂの同期信号２００Ｂが電源装置Ａの同期信号接続回路４０に入力されることはなく、したがって、同期信号２００Ａ，２００Ｂが出力電圧制御部３０に入力されない。
【００２２】
次に、電源装置Ａの出力電圧制御部３０において、出力電圧同期起動回路２０からのコンデンサ電圧Ｖｃ１と定電圧出力回路１０の出力電圧との合計値がコンパレータＺ１により基準電圧Ｖｒｅｆ１と比較され、合計値が基準電圧Ｖｒｅｆ１と等しくなるように定電圧出力回路１０の出力電圧を所定値に設定する制御が行われる。それにより、定電圧出力回路１０からは、出力電圧制御部３０により設定された所定値の電圧が出力される。
【００２３】
その後、電源装置Ａの同期信号接続回路４０において、定電圧出力回路１０の出力電圧が出力電圧制御部３０により設定された所定値となると、図２のコンパレータＺ２の出力端がロウレベルとなり、ＦＥＴＱ２はＯＦＦ状態となる。それにより、同期信号入出力端Ｐ２は、出力電圧同期起動回路２０から切断された状態となる。
【００２４】
次に、電源装置Ａ，Ｂを同時に起動する場合の動作について説明する。
【００２５】
まず、電源装置Ａ，Ｂの各々の出力電圧同期起動回路２０において、ハイレベルのＯＮ信号１００Ａ，１００Ｂが各々印加されると、上記と同様に、各々のコンデンサ電圧Ｖｃ１が出力電圧制御部３０へと放電していく。
【００２６】
このとき、電源装置Ａ，Ｂの各々の同期信号接続回路４０においては、上記と同様に、各々の出力電圧検出端Ｐ１の電圧レベルが基準電圧値Ｖｒｅｆ２以下である期間中、各々のコンパレータＺ１の出力は抵抗Ｒ３を介した制御電源Ｖｃｃの制御電圧レベルとなり、各々のＦＥＴＱ２がＯＮ状態となる。
【００２７】
電源装置Ａ，Ｂの各々の同期信号接続回路４０においては、各々のＦＥＴＱ２がＯＮ状態で同期信号２００Ａ，２００Ｂが出力されている場合、同期信号２００Ａ，２００Ｂのうち、各々のダイオードＤ１のカソード側電位が高い方の電源装置の同期信号が、各々のダイオードＤ２を介して各々の出力電圧制御部３０に印加される。
【００２８】
つまり、電源装置Ａ，Ｂの各々の出力電圧制御部３０においては、印加される電圧が同電位レベルとなるため、同電位レベルの電圧により上述の出力電圧の設定処理が行われ、それにより、電源装置Ａ，Ｂ間で出力電圧の設定処理が同期することとなる。
【００２９】
その後、電源装置Ａ，Ｂの各々の同期信号接続回路４０において、各々の定電圧出力回路１０の出力電圧が出力電圧制御部３０により設定された所定値となると、各々のコンパレータＺ２の出力端がロウレベルとなり、各々のＦＥＴＱ２はＯＦＦ状態となって、各々の同期信号入出力端Ｐ２が出力電圧同期起動回路２０から切断された状態となる。しかし、既に電源装置Ａ，Ｂが起動した後であるため、何ら問題は生じない。
【００３０】
次に、電源装置Ａの動作中に、電源装置Ａに電源装置Ｂが追加接続される場合の動作について説明する。
【００３１】
この場合、電源装置Ａの同期信号接続回路４０においては、電源装置Ａが既に起動し、ＦＥＴＱ２がＯＦＦ状態となっているため、図２の同期信号入出力端Ｐ２が出力電圧同期起動回路２０から切断された状態となっている。
【００３２】
このため、電源装置Ｂが追加接続された際に電源装置Ｂの同期信号接続回路４０から出力される同期信号２００Ｂが電源装置Ａに影響を及ぼすことはない。したがって、電源装置Ｂ側で、上記と同様に出力電圧の設定処理が行われる際にも、これに同期して電源装置Ａ側で出力電圧の設定処理が再度行われることはない。
【００３３】
その後、電源装置Ｂの定電圧出力回路１０の出力電圧も所定値となると、電源装置Ｂの同期信号接続回路４０において、ＦＥＴＱ２がＯＦＦ状態となり、同期信号入出力端Ｐ２が出力電圧同期起動回路２０から切断された状態となる。そのため、さらに別の電源装置が追加接続されても、追加された電源装置から出力される同期信号が既に動作中の電源装置Ａ，Ｂに対して何ら影響を及ぼすことはない。
【００３４】
（第２の実施形態）
本発明の第２の実施形態に係る同期信号接続回路４０の構成について、図３を用いて説明する。本実施形態は、コンパレータＺ２の比較結果に応じてＦＥＴＱ２がＯＦＦ状態になるまでの時間を遅延させるものである。なお、本実施形態は、同期信号接続回路４０の構成以外は、図１と同様の構成となっている。
【００３５】
図３を参照すると、本実施形態に係る同期信号接続回路４０は、マイナス入力側に出力電圧検出端Ｐ１が接続され、プラス入力側に基準電圧Ｖｒｅｆ２が入力されていて、出力電圧と基準電圧Ｖｒｅｆ２との比較結果を元に、出力電圧が所定値になったことを検出するコンパレータＺ２と、一端がコンパレータＺ２の出力端に接続される抵抗Ｒ４と、ゲートにコンパレータＺ２の出力端が抵抗Ｒ４を介して接続され、ドレインに同期信号入出力端Ｐ２が接続され、ソースに出力電圧制御部端Ｐ３が接続されていて、抵抗Ｒ４を介したコンパレータＺ２の出力値に応じて出力電圧が所定値に達したと判断した場合に、出力電圧同期起動回路４０から同期信号入出力端Ｐ２を切断した状態とするＦＥＴＱ２と、ＦＥＴＱ２のゲインを制御電源Ｖｃｃにプルアップ接続する抵抗Ｒ３と、一端がＦＥＴＱ２のゲインに接続され、他端が接地されているコンデンサＣ２とを有している。なお、図３において、出力電圧検出端Ｐ１、同期信号入出力端Ｐ２、および出力電圧制御部端Ｐ３は、図２と同様の接続となっている。
【００３６】
コンパレータＺ２は、定電圧出力回路１０の出力電圧が所定値になったことを検出した時に、出力をロウレベルとするが、コンパレータＺ２の出力レベルがハイレベルの時に制御電源Ｖｃｃより抵抗Ｒ３を介してコンデンサＣ２に充電電圧Ｖｃ２が充電されているため、コンデンサＣ２、抵抗Ｒ３並びに抵抗Ｒ４による放電時定数に応じてＦＥＴＱ２のゲート電圧が低下するまでの時間が遅延し、それにより、ＦＥＴＱ２がＯＦＦ状態となるまでの時間が遅延する。この遅延の目的は、電源装置の起動が不十分である時に同期信号入出力端Ｐ２が切断状態となることを避けるためである。
【００３７】
（第３の実施形態）
本発明の第３の実施形態に係る同期信号接続回路４０の構成について、図４を用いて説明する。本実施形態は、コンパレータＺ２の比較結果に応じてＦＥＴＱ２がＯＦＦ状態になるまでの時間を遅延させるもので、その目的も同様である。なお、本実施形態は、同期信号接続回路４０の構成以外は、図１と同様の構成となっている。
【００３８】
図４を参照すると、本実施形態に係る同期信号接続回路４０は、プラス入力側に出力電圧検出端Ｐ１が接続され、マイナス入力側に基準電圧Ｖｒｅｆ２が入力されていて、出力電圧と基準電圧Ｖｒｅｆ２との比較結果を元に、出力電圧が所定値になったことを検出するコンパレータＺ２と、ゲートにコンパレータＺ２の出力端が接続され、ソースが接地されているＦＥＴＱ３と、ゲートにＦＥＴＱ３のドレインが接続され、ドレインに同期信号入出力端Ｐ２が接続され、ソースに出力電圧制御部端Ｐ３が接続されていて、ＦＥＴＱ３を介したコンパレータＺ２の出力値に応じて出力電圧が所定値に達したと判断した場合に、出力電圧同期起動回路４０から同期信号入出力端Ｐ２を切断した状態とするＦＥＴＱ２と、ＦＥＴＱ３のゲインを制御電源Ｖｃｃにプルアップ接続する抵抗Ｒ５と、ＦＥＴＱ２のゲインを制御電源Ｖｃｃにプルアップ接続する抵抗Ｒ３と、一端がＦＥＴＱ３のゲインに接続され、他端が接地されており、互いに並列接続されている抵抗Ｒ４およびコンデンサＣ２とを有している。なお、図４において、出力電圧検出端Ｐ１、同期信号入出力端Ｐ２、および出力電圧制御部端Ｐ３は、図２と同様の接続となっている。
【００３９】
コンパレータＺ２は、定電圧出力回路１０の出力電圧が所定値になった時に、出力をハイレベルとする。コンパレータＺ２の出力をハイレベルとすると、抵抗Ｒ３、抵抗Ｒ４、並びにコンデンサＣ２による充電時定数に応じて、ＦＥＴＱ３のゲート電圧となるコンデンサＣ２の電圧Ｖｃ２が充電されていき、ＦＥＴＱ３がＯＮ状態になる。すると、ＦＥＴＱ３がＯＮ状態であるため、ＦＥＴＱ２のゲート電圧レベルはロウとなり、それまで、抵抗Ｒ５により制御電源Ｖｃｃがゲートに印加されていてＯＮ状態であったＦＥＴＱ２は、ＯＦＦ状態となる。
【図面の簡単な説明】
【００４０】
【図１】本発明の電源システムの構成を示す図である。
【図２】本発明の第１の実施形態に係る同期信号接続回路の構成を示す図である。
【図３】本発明の第２の実施形態に係る同期信号接続回路の構成を示す図である。
【図４】本発明の第３の実施形態に係る同期信号接続回路の構成を示す図である。
【符号の説明】
【００４１】
１０    定電圧出力回路
２０    出力電圧同期起動回路
３０    出力電圧制御部
４０    同期信号接続回路
Ａ，Ｂ    電源装置
Ｃ１，Ｃ２    コンデンサ
Ｄ１〜Ｄ３    ダイオード
Ｐ１    出力電圧検出端
Ｐ２    同期信号入出力端
Ｐ３    出力電圧制御部端
Ｑ１    トランジスタ
Ｑ２，Ｑ３    ＦＥＴ
Ｒ１〜Ｒ５    抵抗
Ｖｃｃ    制御電源
Ｖｒｅｆ１，Ｖｒｅｆ２    基準電圧
Ｚ１，Ｚ２    コンパレータ
【図１】
2005218216.tif 000003
【図２】
2005218216.tif 000004
【図３】
2005218216.tif 000005
【図４】
2005218216.tif 000006