(57)【要約】【課題】  流体を分析するための高感度小型バイオセンサー・チップを提供する。【解決手段】  流体分析用オンチップ集積化検出器を、被分析物を収容する空洞（１８）を部分的に囲む絶縁物質（４、２６）であってこの空洞（１８）は底部及び少なくとも一部の側面が絶縁物質によって画定される絶縁物質（４、２６）と、空洞（１８）の底部からある距離に形成されその検出面が被分析物に向いているゲートレス電界効果トランジスタ（４３、４５、４７）と、を備えて構成する。【選択図】      図２
2005274574.tif 000002
【特許請求の範囲】
【請求項１】
被分析物を収容する空洞を部分的に囲む絶縁物質であって、前記空洞は底部及び少なくとも一部の側面が前記絶縁物質によって画定される絶縁物質と、
前記空洞の底部からある距離に形成され、その検出面が前記被分析物に向いているゲートレス電界効果トランジスタ（FET）と、
を備える流体分析用オンチップ集積化検出器。
【請求項２】
前記空洞がチャンネルとして形成されることを特徴とする請求項１に記載の流体分析用オンチップ集積化検出器。
【請求項３】
前記空洞の底部を画定する物質が不動態化層を上に有するシリコン（Si）であることを特徴とする請求項１又は２に記載の流体分析用オンチップ集積化検出器。
【請求項４】
１つ又は複数のFETが前記空洞の開口上に部分的に延伸することを特徴とする請求項１〜３のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【請求項５】
１つ又は複数のFETが前記開口を架橋していることを特徴とする請求項１〜４のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【請求項６】
前記FETのチャンネルの感知区域が前記開口を架橋していることを特徴とする請求項１〜５のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【請求項７】
前記チャンネル状空洞が蛇行するような形を有することを特徴とする請求項６に記載の流体分析用オンチップ集積化検出器。
【請求項８】
被分析物を前記主貯蔵部から前記廃棄貯蔵部へ運ぶポンプ手段が設けられていることを特徴とする請求項２〜６のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【請求項９】
被分析物を前記チャンネル状空洞を通って運ぶ界面動電手段が設けられていることを特徴とする請求項２〜７のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【請求項１０】
第二のチャンネル状空洞が前記主チャンネル状空洞と実質的に直角に向き、交差点でそれと連通していることを特徴とする請求項２〜９のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、流体分析用オンチップ集積化検出器に関する。
【背景技術】
【０００２】
国際公開第WO 00/51180号パンフレット（下記特許文献１）は、酸化シリコンの検出面を有するシリコン・オン・インシュレーター・センサーを開示している。基板を形成する酸化シリコン層の片側にFETのドレーンとソースが形成され、酸化シリコン層の他方の側が被分析物と接触するようになる。
【０００３】
独国出願公開第DE10221799A1号明細書（下記特許文献２）は、吸着による感知に使用する平坦表面を有する局所シリコン・オン・インシュレーター・バイオセンサーを開示している。生体機能化された表面の構造が局所的なバイオ・センシングに用いられる。
【０００４】
【特許文献１】国際公開第WO 00/51180号パンフレット
【特許文献２】独国出願公開第DE10221799A1号明細書
【発明の開示】
【０００５】
本発明の目的は、流体を分析するための高感度小型バイオセンサー・チップを提供することである。
この目的は、被分析物を入れる空洞を部分的に囲む絶縁物質であって、上記空洞は底面及び少なくとも一部の側面が上記絶縁物質によって画定される絶縁物質と、さらに該空洞の底面からある距離に形成されたゲートレス電界効果トランジスタ（FET）と、を備え、その検出面が被分析物に面している、流体分析用のバイオセンサー・チップによって達成される。
【０００６】
被分析物である流体が上記空洞に導入されると、FETの検出面チャンネルが流体に影響される。流体がFETのチャンネルに影響する前、及び流体がFETのチャンネルに影響したときの、FETを流れる電流又はFETの抵抗の変化を評価して流体を分析する。
このバイオセンサー・チップは、FETが被分析物を入れるハウジング又は空洞の壁の一部をなしているので、サイズがきわめて小さい。
【０００７】
本発明のある好ましい実施形態では、空洞はチャンネルとして形成される。
ある実施形態では、空洞は底面と実質的に対向する開口を有する。
空洞の底部を画定する物質はシリコン(Si)であってよく、その上に不動態化層を有してもよい。空洞の底面を画定する物質及び空洞の別の部分を画定する埋め込み層物質はSiO2であってよい。FETは、好ましくはトップのシリコン平坦層に形成される。
【０００８】
空洞の開口上に１つ又は複数のFETが部分的に延伸することができる。この１つ又は複数のFETが開口を架橋してもよい。この実施形態は、空洞がチャンネルの形を有するときに特に有利である。１つ又は複数のFETは、FEのチャンネルの検出領域が開口を架橋するように配置することができる。
別の実施形態では、FETのゲートにバイアスをかけるためのゲート電極を設けることができる。この場合も、被分析物はFETのゲートである。付加的なゲート電極はFETのチャンネルを一定量だけバイアスしてFETの動作範囲を調整する役目をする。
【０００９】
薄いポジティブな不動態化層をFETの検出領域上にスパッタリング又は成長させることができる。この不動態化層はまた、検出領域の腐食に対する保護として用いられる。
本発明のある好ましい実施形態では、チャンネル状の空洞は入口開口と出口開口を有する。チャンネル状の空洞のための入口貯蔵部（reservoir）と廃棄貯蔵部を設けることができる。
【００１０】
この好ましい実施形態は、ミクロ流体構造と一体化された新しい設計のFETである。これは、ミクロ流体システムと検出器システムの新しい組み合わせの全体を１つのプラットホームに（モノリシックに）、すなわち、１つのチップに集積したものである。
この実施形態では、着脱可能なカバープレートを設けて、チャンネル状空洞の他の開放部分を被うことができる。着脱可能なカバープレートは、主貯蔵部と廃棄貯蔵部にアクセスするための開口を有することができる。
【００１１】
本発明の別の展開した実施形態では、チャンネル状空洞は蛇行状の形を有する。この実施形態は小さなチップ上に比較的長いチャンネルを実現できるという利点がある。これは、走行長さを利用して被分析物に含まれる成分を分離するときに有利になる。
本発明によれば、主貯蔵部から廃棄貯蔵部へ被分析物を輸送するためのポンプ手段が設けられる。
【００１２】
本発明の別の展開した実施形態では、チャンネル状空洞を通して被分析物を輸送するための界面動電（electrokinetic）手段が設けられる。このような界面動電手段はチャンネル状空洞の一部又は全部にわたって電圧を印加する電気的手段を含むことができる。
動作時には、ドープされ好適には不動態化されたトップ・シリコン層の側方又は下を通過した、荷電した被分析物と媒質、具体的には緩衝液（特定電位に保たれた電解媒質）と荷電物質種（charged species）がゲート電極として働く。
【００１３】
本発明の別の実施形態では、バイオセンサーのチャンネル及び／又はチャンネルの入口開口は意図的に乱流を強めるように構成され、被分析物自身又は被分析物と緩衝液の混合を助ける。
別の好ましい実施形態では、主チャンネル状空洞に対して実質的に直角に向き、それと交差する点で連通している第二のチャンネル状空洞がある。各チャンネル状空洞は主又は入口貯蔵部及び廃棄貯蔵部と連通する。
【００１４】
この別の展開した実施形態はラボ・オン・チップ（lab-on -chip）を実現する。
１つのチャンネル状空洞の入口貯蔵部は被分析物を入れることができ、他の入口貯蔵部は緩衝液を入れることができる。両方の液は交差点で混合され、交差点の下流の主チャンネル状空洞で電気泳動による移動を制御し検出できる。
やはり、付加的なゲート電極を設けてFETのチャンネルにバイアスをかけることができる。
【００１５】
本発明のさらに別の実施形態では、主チャンネル状空洞からいくつかの枝チャンネルが枝分かれし、主チャンネル状空洞からある距離で各枝チャンネルの領域における流体の電荷を測定する少なくとも１つの手段が設けられる。
これは別のラボ・オン・チップであり、タンパク質を分析するのに特に適している。
枝チャンネルの長さ又は長さの一部にわたってバイアス電圧を可変的に印加する電気的手段を設けることが好ましい。
【００１６】
この電気的手段は枝チャンネルにバイアスをかけて、主チャンネル状空洞から枝チャンネルへの流体の移動を阻止できる。
この電気的手段は枝チャンネルにバイアスをかけて、主チャンネル状空洞から枝チャンネルの先端への流体の移動を促進できる。
測定手段は枝チャンネルを横断するFETであってよい。好ましくは、FETのチャンネルが枝チャンネルを架橋する。
各枝チャンネルに複数の測定手段を設けてもよい。
【発明を実施するための最良の形態】
【００１７】
以下、本発明を例について添付図面を参照して説明する。なお図面において、同様の構成要素には同じ参照番号を付して示す。
図１は多層シリコン・オン・インシュレーター基板を示す。参照番号２はバルクのシリコン層を表し、寸法は４００乃至８００ミクロン（μｍ）である。４は埋め込み酸化物、すなわち、box酸化物を表し、厚さは５０ｎｍ乃至２０ミクロン（μｍ）である。６はトップ・シリコン層を表し、厚さは５０ｎｍ乃至４００ｎｍである。８は自然の酸化物層を表す。
【００１８】
図２は、局所センサーのカバープレートとセンサー・チップを示す概略図である。チップにおいて、参照番号１はチップ全体を表し。３はサンプル貯蔵部を表し、５は廃棄貯蔵部を表し、７は金属接点を表し、９はマイクロチャンネルを表し、１０は荷電担体がドープされたトップ・シリコン層を表す。カバープレートにおいて、１１は廃棄貯蔵部へのアクセス・ホールを表し、１３はサンプル廃棄貯蔵部へのアクセス・ホールを表し、１５は金属接点のための溝を表し、１７はねじのための孔を表す。
【００１９】
図３は、トランジスタ領域でのセンシング・チップの断面図を示す。断面図において、参照番号２はバルクのシリコン層を表し、４はbox酸化物層を表し、１８はマイクロチャンネルを表し、２０は荷電担体がドープされたトップ・シリコン層を表し、２２は不動態化層を表し、２４は堆積した金属接点を表し、２６はバルクのシリコン層上の不動態化層を表す。
【００２０】
図４の（Ａ）と図４の（Ｂ）は、ラボ・オン・チップに適用するためのセンサー・チップの上面図を示す。参照番号５は廃棄貯蔵部を表し、７は金属接点を表し、１０は荷電担体をドープされたトップ・シリコン層を表し、９はマイクロチャンネルを表し、２３はサンプル廃棄貯蔵部を表し、３はサンプル貯蔵部を表し、２１は緩衝液貯蔵部を表し、２２は不動態化層を表す。
【００２１】
本発明は、記載される個々の実施形態に限定されるものではなく、それらの特徴の組み合わせも含むことは言うまでもない。
図５の（Ａ）は、図４の（Ａ）の注入領域における線Ｂ-Ｂに沿った断面図を示し、図５の（Ｂ）は、図４の（Ａ）の検出領域における線Ｃ-Ｃに沿った断面図を示す。参照番号２はバルクのシリコン層を表し、４はbox酸化物層を表し、６はトップ・シリコン層を表し、１８はマイクロチャンネルを表し、２０は荷電担体をドープされたトップ・シリコン層を表し、２２は不動態化層を表し、２４は堆積された金属接点を表し、２６はバルク・シリコン層上の不動態化層を表す。
【００２２】
図６は、チューニング可能なラテラルトランジスタを含む集積化検出器の略図を示し、参照番号２はバルク・シリコン層を表し、２５は被分析物を表し、４はbox酸化物層を表し、２０は荷電担体をドープさせたトップ・シリコン層を表し、４３はソースを表し、４５は補助ゲートを表し、４７はドレーンを表す。本発明では、被分析物はFETのゲートとして用いられる。補助ゲート電極４５によってトランジスタ・チャンネルにバイアスをかけて必要に応じてトランジスタの作業領域をずらすことができる。
【００２３】
図７は、同様なラテラルトランジスタを示しているが、トランジスタはマイクロチャンネルの両側に集積されている。参照番号の用法は図６と同じである。
図８は、センサー・チップによるDNAのエントロピートラップに基づく（entropic based）分離を示す。参照番号４３はソースを表し、４５はゲートを表し、４７はドレーンを表し、４８はDNA分子を表す。
【００２４】
図９は、センサーに基づくプロテイン・チップの上面図を示す。参照番号４１は廃棄トレンチを表し、３９はFET検出領域を表し、３７はふるい分けマトリックスを含むマイクロチャンネルを表し、３５は等電点（pI）勾配マトリックスを含むマイクロチャンネルを表し、２３はサンプル廃棄貯蔵部を表し、３３はマイクロチャンネルを表し、２７はプロテイン・チップにおけるサンプル貯蔵部を表し、２９は１次元分離のためのマトリックス貯蔵部を表し、３１は平衡化溶液（equilibration）貯蔵部を表す。
【００２５】
図１０の（Ａ）と１０の（Ｂ）は、プロテイン・チップの動作（working）と多重検出を示す。図はチャンネルの機能を示している。符号は上の図８で用いたものと同様である。
図１１は、プロテイン・チップ用のカバープレートを示す。参照番号１３はサンプル貯蔵部へのアクセス・ホールを表し、３６はpI勾配媒質を導入するためのカバープレートのアクセス・ホールを表し、３８は平衡化媒質を導入するためのカバープレートのアクセス・ホールを表し、１１は廃棄貯蔵部のアクセス・ホールを表し、１５は金属接点のためのアクセス・スリットを表し、１７はねじ位置を表す。
【００２６】
図１２は、プロテイン・チップの断面図を示すが、最初の３つのチャンネルしか見えない。参照番号２はバルク・シリコン層を表し、４はbox酸化物層を表し、２０は荷電担体をドープされたトップ・シリコン層を表し、２４は金属接点を表し、３７はふるいマトリックスを含むマイクロチャンネルを表す。
【００２７】
図１３の（Ａ）は、ふるい分け又はサイズによる分離を行うためのマトリックスとして柱状の物理構造を有するプロテイン・チップを示す。参照番号３７はマイクロチャンネルを表し、５１はサイズによる分離のための柱状構造を表し、その他の符号は図６及び１０と１で述べたものと同じである。図１３の（Ｂ）は、プロテイン・チップの側面図で、柱状構造を有する最初の３つだけを示す。符号は上の図で述べたと同じである。
【００２８】
図１４の（Ａ）と１４の（Ｂ）は、製造されたマイクロ・デバイスの走査電子顕微鏡（SEM）写真を示す。マイクロチャンネルは幅３０μmで深さは３μmである。貯蔵部は直径１ｍｍで深さは３μmである。参照番号５０はマイクロチャンネルの交差部分を表し、９はマイクロチャンネルを表し、２１は緩衝液貯蔵部を表す。
図１５は、ロダミン染料の電気-浸透圧ポンピングを示す。
【００２９】
図１６は、分離チャンネルへのロダミンの塊の導入で見られるピンチング（pinching）注入モードを示す。
図１７は、下を通る電荷を変換するトランジスタとして実現されたブリッジ状構造のSEM写真を示す。参照番号５７はマイクロチャンネル上のブリッジ状構造を表し、９はマイクロチャンネルを表し、２１は貯蔵部を表す。
【００３０】
〔デバイスの製造〕
〔局所センサー〕
本発明は、本質的にはマウント（好ましくは、テフロン製）に載せられ、カバープレート（ポリマー物質、例えばPDMS、PMMA、又はポリイミド、などで作られたもの）で被われたセンサー・マイクロチップである。このセンサー・チップは２つの主貯蔵部、サンプル貯蔵部と廃棄貯蔵部がマイクロチャンネルで結合されて構成される。問題の被分析物はポンプ手段又は界面動電手段で操作されて廃棄貯蔵部の方へ進み、組み込まれたFETが通過する荷電被分析物を感知する。
【００３１】
〔構造の製造〕
貯蔵部とマイクロチャンネルはフォトリソグラフィー及び湿式又は乾式エッチング法によって作られる。フォトリソグラフィー工程はクロム・マスクから構造をセンサー・チップに転写するために用いられる。湿式エッチング法では、最初の工程でトップ・シリコン層がHNO3(69%)とHF(1.5%)の７０：３０という比の混合物によって除去され、次の工程でフォトレジストが除去され、二酸化シリコン層（box 酸化物層）が二酸化シリコンに対して非常に選択的であることが知られる5% HFを用いてエッチングされる。被分析物サンプルを操作する様態に応じて、チップは不動態化されることも不動態化されないこともある。
【００３２】
ポンプを用いる場合、不動態化は必要ない。界面動電モードをサンプル操作に用いる場合、シリコンの絶縁破壊電圧は低いので不動態化が望ましい。乾いた酸化シリコンの２００nmの厚さの不動態化層は十分に良い不動態化になり、すでに我々が認めたように、この構造は４４０V/m又はそれ以上の電界強度に耐えることができる。
問題としている被分析物の検出は、同じプラットホームに（モノリシックに）一体的に集積された電界効果トランジスタによって行われる。FETはマイクロチャンネル上の自由に懸かっているブリッジに載せても（図３）、アンダー・エッチングされたチャンネルにかぶさっているトップ・シリコン層の一方（図６）又は両方（図７）に作ることもできる。
【００３３】
〔検出器（イン・プレーン・ゲート電界効果トランジスタ）の製造〕
それまでドープされていないトップ・シリコン層に荷電担体を導入することは、拡散ドーピング（スピン・オン・ドーパントとアニーリング）、又はサンプル処理前の基板（ウエハ全体）へのイオン注入、又はバック・ゲート電圧でデバイスを動作させて担体を逆MOSFET（金属-酸化物-半導体）モードで蓄積させる、などによって行うことができる。最後のモードによる動作は、アンダーエッチングが施されていないFET構造でしか役立たない。あるいはまた、例えば分子線エピタキシー（MBE）などによって、トップSi層をドープされたSi層によってエピタキシアルで過成長させてもよい。
【００３４】
FET構造はこの層から、上述のような標準的なフォトリソグラフィー法によって１μm以下までの横方向の寸法に作られる。イン・プレーン・ゲート（IPG）FET動作の場合、すなわち、３０-１００ｎｍまでの典型的な構造サイズで、高い空間分解能及び高い感度を達成するためには、高分解能のリソグラフィー法を選択的ドーピング又は乾式エッチングと組み合わせて用いなければならない。これには、レジスト・エッチ・マスクのパターニングのための電子線リソグラフィー、マスクされたドーピングのためのイオン注入又は拡散、及び反応性イオン・エッチング（RIE）などのプラズマ・エッチング、などがある。
【００３５】
あるいはまた、かぶさっているSi構造に、収束イオン・ビーム（FIB）によって、又は収束レーザービーム酸化法（R. A. Deutschmann, M. Huber et al., Microelectronic Engineering 48 (1999) 367-370）によってIPG-FET構造を直接書き込むこともできる。ミクロ−及びサブミクロン製造の後、２００ｎｍの乾燥酸化物を成長させて構造を不動態化する。ソース及びドレーン領域を作るためには、もう一度フォトリソグラフィーを用いて酸化物層（不動態化層）を除去した後、金属（TiAu）を堆積させてソースとドレーンを画定する。IPG-FET検出器のブリッジ状サポートでは、ソースとドレーンがブリッジの両端に形成される。ブリッジは上と下が二酸化シリコンで不動態化され、この領域がゲート領域になる。
【００３６】
〔センサーに基づく（sensor based）ラボ・オン・チップ・デバイス〕
〔製造〕
このデバイスの製造は、センサーの節で述べたと同様の工程で行われ、クロム・マスクの設計が必要に応じて変更される。
【００３７】
〔センサーに基づくプロテイン・チップ・デバイス〕
〔製造〕
このデバイスの製造は、センサーの節で述べたと同様の工程で行われ、クロム・マスクの設計が必要に応じて変更される。
【００３８】
〔デバイスの動作〕
〔１．局所センサー〕
〔動作〕
被分析物は、貯蔵部に導入された後、サンプル貯蔵部から廃棄貯蔵部の方へ操作される。荷電した被分析物がブリッジの下を通って表面に接触すると、表面電位の変化が観測され、バンド構造に変化が生じ、シリコン物質の電荷分布がその導電性を変化させ、それが電気信号として測定される。IPG FETは、面内（in-plane）電界によってトランジスタ・チャンネルの電気的幅（すなわち、その動作点）を調整することによって、表面電位の変化に対する感度の細かいチューニングが可能である。LabViewやその他のインターフェース・プログラムを用いて、手順を自動的に実行できる。
【００３９】
〔２．センサーに基づくラボ・オン・チップ・デバイス〕
〔動作〕
いくつかの被分析物を含むサンプルがサンプル貯蔵部に導入され、サンプルは界面動電的にサンプル廃棄貯蔵部の方へ動かされる。緩衝液貯蔵部からの緩衝液が直角方向に駆動され、その結果、サンプルの小さな塊（plug）がより長いミクロチャンネル区間に導入され、それが電気泳動移動度の差による個々の被分析物の分離を容易にする。通過する被分析物のバンドが同じプラットホームに載っている電界効果トランジスタによって感知され、前にセクション１で述べたと同様の仕方で検出される。
【００４０】
この様なセンサーに基づくチップ上の微細構造は、図４の（Ａ）に示されたような貯蔵部で終端する交差（intersection）チャンネルであることも、又は図４の（Ｂ）に示されたような、与えられた面積でより長い分離長さが容易に得られる、らせんに巻かれたいくつかのチャンネルであることもある。同様に、検出器は、ブリッジ状の構造に載せられる又は局在することも（図４と５）、又は図６と７に示されたようにいくつかのブリッジ状構造又はマイクロチャンネルに突き出したシリコン構造であることもある。
【００４１】
さらに、他の検出方法、例えば光学的検出、質量分析、などをセンサー・チップに結合することができ、この場合、センサーに基づくチップは、単に、誘導体化（derivatization）などの予備反応、注入と分離、及びその他の関連した手技のためのプラットホームとして用いられる。
【００４２】
注入に関連するいろいろなパラメーター（ポテンシャル・パラメーターなど）、分離に関連するいろいろなパラメーター（分離ポテンシャルや緩衝条件など）、及び検出に関連するいろいろなパラメーターは、特定被分析物のマトリックスに対して最適化され、適合させられる。さらに、デバイスは、プログラミングとインターフェース・ソフトウエアを用いて、用途に応じて自動化される。
【００４３】
〔３．センサーに基づくプロテイン・チップ・デバイス〕
〔動作〕
タンパク質の混合物が緩衝液中に調製され、サンプル貯蔵部（図８の参照番号２７）に導入される。等電点に基づく第一次元的な分離のためのマトリックス（キャリア両性電解質又は、PH勾配作成試薬（例えば、immobiline））が別の貯蔵部に導入される（図８の参照番号２９）。最初のステップでは、第一次元分離チャンネル（図８の参照番号３５）に等電フォーカシング・マトリックスが充填され、ｐＨ勾配の形成を助ける。次にタンパク質をこのチャンネルに界面動電手段によって導入し、それらの等電点（pI値）に基づいて集中（focus）させる。これによってタンパク質が等電点に基づいて分離される。第二次元のチャンネルに対抗ポテンシャルを第一次元のチャンネルに対抗する方向に印加して、第一次元分離の際にタンパク質サンプルが第二次元チャンネルに溢れ出さないようにする。第一次元で分離されたタンパク質に対して、次に、第二次元のサイズに基づく分離が行われる（図９の（Ａ））。
【００４４】
第一次元で等電点に基づいて分離されたタンパク質は、界面動電的にドデシル硫酸ナトリウム（SDS）溶液などの界面活性剤で洗浄して、すべてのタンパク質に等しい電荷が取り込まれてサイズ因子が重要な分離因子として残されるようにする。SDS処理されたタンパク質は次に界面動電的に直角方向に動かされる。移動するタンパク質は第二次元チャンネルで（図８の参照番号３７）ふるい分けマトリックスによって分けられる。これはゲル又は物理的柱状構造である（図１２及び図１３）。負の電荷をもつタンパク質は、ブリッジ状(図８、図９及び図１１)又は他の形態（図１２及び図１３）の同じプラットホームに（モノリシックに）配置された電界効果トランジタによって検出される。いったん最適化された手順は、その後LabViewなどの特別なインターフェース・プログラムを用いて自動的な形で実行される。
【００４５】
ある与えられたマトリックスでのタンパク質の電気泳動的な移動についてのシミュレーションによって、移動速度と分子量を相関させることが可能になり、タンパク質を同定できるようになる。
本発明によるチップは、多様なサンプル、例えば生化学サンプル、環境的サンプル、臨床サンプル、又は法医学サンプル、を分析するのに用いることができる。
【００４６】
以上、本発明を特にその好ましい実施の形態を参照して詳細に説明したが、本発明の容易な理解のために、本発明の具体的な形態を以下に付記する。
【００４７】
（付記１）
被分析物を収容する空洞を部分的に囲む絶縁物質であって、前記空洞は底部及び少なくとも一部の側面が前記絶縁物質によって画定される絶縁物質と、
前記空洞の底部からある距離に形成され、その検出面が前記被分析物に向いているゲートレス電界効果トランジスタ（FET）と、
を備える流体分析用オンチップ集積化検出器。
【００４８】
（付記２）
前記空洞がチャンネルとして形成されることを特徴とする付記１に記載の流体分析用オンチップ集積化検出器。
【００４９】
（付記３）
前記空洞の開口が実質的に前記底面と対向していることを特徴とする付記１に記載の流体分析用オンチップ集積化検出器。
【００５０】
（付記４）
前記空洞の底部を画定する物質が不動態化層を上に有するシリコン（Si）であることを特徴とする付記１〜３のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００５１】
（付記５）
前記空洞の底面を画定する物質及び前記空洞の別の部分を画定する埋め込み層物質がSiO2から成ることを特徴とする付記１〜４のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００５２】
（付記６）
前記FETが平坦な層に形成されていることを特徴とする付記１〜５のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００５３】
（付記７）
前記FETの領域が絶縁境界によって基板の残りの部分から隔離されていることを特徴とする付記１〜６のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００５４】
（付記８）
１つ又は複数のFETが前記空洞の開口上に部分的に延伸することを特徴とする付記１〜７のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００５５】
（付記９）
１つ又は複数のFETが前記開口を架橋していることを特徴とする付記１〜８のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００５６】
（付記１０）
前記FETのチャンネルの感知区域が前記開口を架橋していることを特徴とする付記１〜９のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００５７】
（付記１１）
前記FETのゲートにバイアスをかけるゲート電極が設けられ、FETのゲートが前記開口を架橋していることを特徴とする付記１〜１０のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００５８】
（付記１２）
前記FETの感知区域に薄い不動態化層がスパッタリングされていることを特徴とする付記１〜１０のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００５９】
（付記１３）
前記チャンネル状空洞が入口開口と出口開口を有することを特徴とする付記２〜１１のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００６０】
（付記１４）
バイオセンサーのチャンネル及び／又はチャンネルの入口開口が意図的に乱流を強めるように構成されていることを特徴とする付記２〜１１のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００６１】
（付記１５）
前記チャンネル状空洞が、主の又は入口貯蔵部と廃棄貯蔵部を有することを特徴とする付記２〜１３のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００６２】
（付記１６）
前記チャンネル状空洞の開放部分を被うために着脱可能なカバープレートが設けられていることを特徴とする付記２〜１４のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００６３】
（付記１７）
前記着脱可能なカバープレートが前記主貯蔵部と前記廃棄貯蔵部にアクセスするための開口を有することを特徴とする付記１６に記載の流体分析用オンチップ集積化検出器。
【００６４】
（付記１８）
前記カバープレートがポリマー物質で作られることを特徴とする付記１５又は１６のいずれかに記載の流体分析用オンチップ集積化検出器。
【００６５】
（付記１９）
前記チャンネル状空洞が蛇行するような形を有することを特徴とする付記１０〜１７のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００６６】
（付記２０）
被分析物を前記主貯蔵部から前記廃棄貯蔵部へ運ぶポンプ手段が設けられていることを特徴とする付記２〜１８のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００６７】
（付記２１）
被分析物を前記チャンネル状空洞を通って運ぶ界面動電手段が設けられていることを特徴とする付記２〜１９のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００６８】
（付記２２）
前記界面動電手段が前記チャンネル状空洞の長さの一部又は全部にわたって電圧を印加する電気的手段を含むことを特徴とする付記２１に記載の流体分析用オンチップ集積化検出器。
【００６９】
（付記２３）
第二のチャンネル状空洞が前記主チャンネル状空洞と実質的に直角に向き、交差点でそれと連通していることを特徴とする付記２〜２２のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００７０】
（付記２４）
各チャンネル状空洞が主又は入口貯蔵部及び廃棄貯蔵部と連通していることを特徴とする付記２３に記載の流体分析用オンチップ集積化検出器。
【００７１】
（付記２５）
チャンネル状空洞の１つの主貯蔵部が被分析物を導入するために設けられ、他の主貯蔵部が緩衝液を導入するために設けられていることを特徴とする付記２４に記載の流体分析用オンチップ集積化検出器。
【００７２】
（付記２６）
さらに、前記FETのチャンネルにバイアスをかけるためのゲート電極が設けられていることを特徴とする付記２３〜２５のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００７３】
（付記２７）
１つの主チャンネル状空洞からいくつかの枝チャンネルが枝分かれし、前記主チャンネル状空洞からある距離で各枝チャンネル領域における流体の電荷を測定する少なくとも１つの手段があることを特徴とする付記２〜２６のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００７４】
（付記２８）
前記枝チャンネルの長さ又は長さの一部にわたってバイアス電圧を可変的に印加するための電気的手段があることを特徴とする付記２７に記載の流体分析用オンチップ集積化検出器。
【００７５】
（付記２９）
前記電気的手段は、前記枝チャンネルにバイアスをかけて前記主チャンネル状空洞から前記枝チャンネルへの流体の移動を阻止することができることを特徴とする付記２８に記載の流体分析用オンチップ集積化検出器。
【００７６】
（付記３０）
前記電気的手段は、前記枝チャンネルにバイアスをかけて前記主チャンネル状空洞から前記枝チャンネルの先端への流体の移動を促進することができることを特徴とする付記２８に記載の流体分析用オンチップ集積化検出器。
【００７７】
（付記３１）
前記測定手段がFETであることを特徴とする付記２７〜３０のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００７８】
（付記３２）
前記FETが前記枝チャンネルと交差していることを特徴とする付記３１に記載の流体分析用オンチップ集積化検出器。
【００７９】
（付記３３）
前記FETのチャンネルが前記枝チャンネルを架橋していることを特徴とする付記３２に記載の流体分析用オンチップ集積化検出器。
【００８０】
（付記３４）
各枝チャンネルに複数の測定手段があることを特徴とする付記２７〜３３のいずれか一項に記載の流体分析用オンチップ集積化検出器。
【００８１】
（付記３５）
柱状構造が物理的ふるいとして作用してサイズに基づく分離を行うことを特徴とする巨大分子状タンパク質分析のための付記１〜３４のいずれかに一項に記載のオンチップ集積化検出器。（１７）
【００８２】
（付記３６）
前記チップがエントロピートラップに基づく分離のために薄い領域と厚い領域を有することを特徴とする巨大分子状DNA分析のための付記１〜３４のいずれかに一項にオンチップ集積化検出器。
【００８３】
（付記３７）
ミクロ流体コンポーネントと検出器がモノリシックに一体化され、検出原理が電界効果現象に基づくことを特徴とするオンチップ集積化検出器。
【００８４】
（付記３８）
第一の次元における等電点フォーカシングに基づく分離と、第二の次元におけるサイズに基づく分離と、からなる２次元でのタンパク質分離を容易にするレイアウトを有し、
その後に検出を行う検出器をモノリシックに一体化することを特徴とするオンチップ集積化検出器。
【図面の簡単な説明】
【００８５】
【図１】は、多層SOI基板を示す図である。
【図２】は、センサー・チップをカバープレートとともに示す図である。
【図３】は、センサーの断面図である。
【図４】は、ラボ・オン・チップ用途のためのセンサー・チップの上面図である。
【図５】は、分離及び検出領域におけるチップの断面図である。
【図６】は、チューニングできるラテラルトランジスタを有する集積化検出器を示す図である。
【図７】は、マイクロチャンネルの両側にチューニングできるラテラルトランジスタを有する集積化検出器を示す図である。
【図８】は、DANのエントロピートラップに基づく（entropic based）の分離を示す図である。
【図９】は、センサーに基づくプロテイン・チップの上面図である。
【図１０】は、プロテイン・チップの働き（working）及び多重検出を示す図である。
【図１１】は、プロテイン・チップのカバープレートを示す図である。
【図１２】は、３つの枝チャンネルが見えるプロテイン・チップの断面図である。
【図１３】は、サイズ・ベースでの分離のための柱状物理構造を示す図である。
【図１４】は、製造された微細構造のSEM写真を示す図である。
【図１５】は、電気-浸透圧ポンピングを説明するために用いる写真を示す図である。
【図１６】は、ピンチング注入モードを説明するために用いる写真を示す図である。
【図１７】は、実現された検出用架橋構造のSEM写真を示す図である。
【符号の説明】
【００８６】
１    チップ全体
３    サンプル貯蔵部
５    廃棄貯蔵部
７    金属接点
９    マイクロチャンネル
１０    荷電担体がドープされたトップ・シリコン層
１１    廃棄貯蔵部へのアクセス・ホール
１３    サンプル廃棄貯蔵部へのアクセス・ホール
１５    金属接点のための溝
【図３】
2005274574.tif 000003
【図４】
2005274574.tif 000004
【図５】
2005274574.tif 000005
【図９】
2005274574.tif 000006
【図１０】
2005274574.tif 000007
【図１１】
2005274574.tif 000008
【図１２】
2005274574.tif 000009
【図１３】
2005274574.tif 000010
【図１】
2005274574.tif 000011
【図２】
2005274574.tif 000012
【図６】
2005274574.tif 000013
【図７】
2005274574.tif 000014
【図８】
2005274574.tif 000015
【図１４】
2005274574.tif 000016
【図１５】
2005274574.tif 000017
【図１６】
2005274574.tif 000018
【図１７】
2005274574.tif 000019