(57)【要約】【課題】フラットパネルディスプレイには、プログレッシブ方式のものとインターレース方式のものの２種類が存在する。多種のフラットパネルディスプレイに対応する映像信号スケーリング装置には、この両方式に対応できることが要望されていた。【解決手段】複数の補間ライン信号を発生する垂直スケーリング回路２と、この回路２からの前記複数の補間ライン信号をフレームメモリ４に書き込み、且つこのメモリ４から垂直ライン数が変換された垂直スケーリング映像信号を読み出す制御回路３と、メモリ４から読み出された垂直スケーリング映像信号の水平画素数を所定の画素数に変換して出力する水平スケーリング回路５、制御回路６、ラインメモリ７とを具備し、インターレース出力を行う場合とプログレッシブ出力を行う場合とで、フレームメモリ４への書き込み及び読み出し動作を切り換えるようにした。【選択図】  図１
2005020531.tif 000002
【特許請求の範囲】
【請求項１】
入力映像信号のライン数を所定のライン数に変換するべく複数の補間ライン信号を発生する垂直スケーリング手段と、この垂直スケーリング手段からの前記複数の補間ライン信号をフレームメモリに書き込むフレームメモリ書き込み手段と、前記フレームメモリから垂直ライン数が変換された垂直スケーリング映像信号を読み出すフレームメモリ読み出し手段と、前記フレームメモリから読み出された前記垂直スケーリング映像信号の水平画素数を所定の画素数に変換して出力する水平スケーリング手段とを具備した映像信号スケーリング装置であって、前記フレームメモリ書き込み手段は、プログレッシブ出力を行う場合は前記複数の補間ライン信号を前記フレームメモリに全て書き込み、インターレース出力を行う場合は前記フレームメモリに書き込むラインを１フィールドごとに奇数ラインのみ、偶数ラインのみと交互にラインを変えて書き込むよう構成され、前記フレームメモリ読み出し手段は、プログレッシブ出力を行う場合は前記複数の補間ライン信号を前記フレームメモリから全て読み出し、インターレース出力を行う場合は前記フレームメモリから読み出すラインを１フィールドごとに奇数ラインのみ、偶数ラインのみと交互にラインを変えて読み出すよう構成されたことを特徴とする映像信号スケーリング装置。
【請求項２】
入力映像信号の水平画素数を所定の画素数に変換して出力する水平スケーリング手段と、この水平スケーリング手段からの出力映像信号のライン数を所定のライン数に変換するべく複数の補間ライン信号を発生する垂直スケーリング手段と、この垂直スケーリング手段からの前記複数の補間ライン信号をフレームメモリに書き込むフレームメモリ書き込み手段と、前記フレームメモリから垂直ライン数が変換された垂直スケーリング映像信号を読み出すフレームメモリ読み出し手段とを具備した映像信号スケーリング装置であって、前記フレームメモリ書き込み手段は、プログレッシブ出力を行う場合は前記複数の補間ライン信号を前記フレームメモリに全て書き込み、インターレース出力を行う場合は前記フレームメモリに書き込むラインを１フィールドごとに奇数ラインのみ、偶数ラインのみと交互にラインを変えて書き込むよう構成され、前記フレームメモリ読み出し手段は、プログレッシブ出力を行う場合は前記複数の補間ライン信号を前記フレームメモリから全て読み出し、インターレース出力を行う場合は前記フレームメモリから読み出すラインを１フィールドごとに奇数ラインのみ、偶数ラインのみと交互にラインを変えて読み出すよう構成されたことを特徴とする映像信号スケーリング装置。
【請求項３】
入力映像信号のライン数を所定のライン数に変換するべく複数の補間ライン信号を発生する垂直スケーリング手段と、この垂直スケーリング手段からの前記複数の補間ライン信号をフレームメモリに書き込むと共に、このフレームメモリから垂直ライン数が変換された垂直スケーリング映像信号を読み出すフレームメモリ制御手段と、前記フレームメモリから読み出された前記垂直スケーリング映像信号の水平画素数を所定の画素数に変換して出力する水平スケーリング手段とを具備した映像信号スケーリング装置であって、前記フレームメモリ制御手段は、プログレッシブ出力を行う場合は前記複数の補間ライン信号を前記フレームメモリに全て書き込むと共に、前記複数の補間ライン信号を前記フレームメモリから全て読み出し、インターレース出力を行う場合は前記フレームメモリに書き込むラインを１フィールドごとに奇数ラインのみ、偶数ラインのみと交互にラインを変えて書き込むと共に、前記フレームメモリから読み出すラインを１フィールドごとに奇数ラインのみ、偶数ラインのみと交互にラインを変えて読み出すよう構成されたことを特徴とする映像信号スケーリング装置。
【請求項４】
入力映像信号の水平画素数を所定の画素数に変換して出力する水平スケーリング手段と、この水平スケーリング手段からの出力映像信号のライン数を所定のライン数に変換するべく複数の補間ライン信号を発生する垂直スケーリング手段と、この垂直スケーリング手段からの前記複数の補間ライン信号をフレームメモリに書き込むと共に、このフレームメモリから垂直ライン数が変換された垂直スケーリング映像信号を読み出すフレームメモリ制御手段とを具備した映像信号スケーリング装置であって、前記フレームメモリ制御手段は、プログレッシブ出力を行う場合は前記複数の補間ライン信号を前記フレームメモリに全て書き込むと共に、前記複数の補間ライン信号を前記フレームメモリから全て読み出し、インターレース出力を行う場合は前記フレームメモリに書き込むラインを１フィールドごとに奇数ラインのみ、偶数ラインのみと交互にラインを変えて書き込むと共に、前記フレームメモリから読み出すラインを１フィールドごとに奇数ラインのみ、偶数ラインのみと交互にラインを変えて読み出すよう構成されたことを特徴とする映像信号スケーリング装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、映像信号スケーリング装置に関する。
【０００２】
【従来の技術】
映像信号にはＮＴＳＣ、ＰＡＬ、ハイビジョン、パソコン信号など多種のフォーマットが存在する。上記多様なフォーマットの映像信号を固定された画素数のディスプレイである液晶ディスプレイ、プラズマディスプレイ等のフラットパネルディスプレイに表示しようとする場合、映像信号を水平・垂直に画素数の圧縮・伸張を行いパネルの表示画素に合わせた信号フォーマットに変換するために、映像信号スケーリング装置が必要である。特許文献１には、このような映像信号スケーリング装置が開示されている。
【０００３】
ところで、フラットパネルディスプレイには、１フィールドで全てのラインを表示するいわゆるプログレッシブ方式のものと、あるフィールドでは１ラインおきの偶数ラインを表示し、次のフィールドでの残りの奇数ラインを表示するいわゆるインターレース方式のものの２種類が存在する。多種のフラットパネルディスプレイに対応する汎用的な映像信号スケーリング装置には、この両方式に対応できるものが必要となる。
【０００４】
【特許文献１】
特開平１０−１９１２０８号公報
【０００５】
【発明が解決しようとする課題】
上述したように、フラットパネルディスプレイには、１フィールドで全てのラインを表示するいわゆるプログレッシブ方式のものと、あるフィールドでは１ラインおきの偶数ラインを表示し、次のフィールドでの残りの奇数ラインを表示するいわゆるインターレース方式のものの２種類が存在する。多種のフラットパネルディスプレイに対応する汎用的な映像信号スケーリング装置には、この両方式に対応できるものが要望されていた。
【０００６】
本発明は上記課題を解決するためになされたもので、簡単な回路構成でプログレッシブ表示とインターレース表示の切り替えを行うことが可能な映像信号スケーリング装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１にかかる映像信号スケーリング装置は、入力映像信号のライン数を所定のライン数に変換するべく複数の補間ライン信号を発生する垂直スケーリング手段と、この垂直スケーリング手段からの前記複数の補間ライン信号をフレームメモリに書き込むフレームメモリ書き込み手段と、前記フレームメモリから垂直ライン数が変換された垂直スケーリング映像信号を読み出すフレームメモリ読み出し手段と、前記フレームメモリから読み出された前記垂直スケーリング映像信号の水平画素数を所定の画素数に変換して出力する水平スケーリング手段とを具備した映像信号スケーリング装置であって、前記フレームメモリ書き込み手段は、プログレッシブ出力を行う場合は前記複数の補間ライン信号を前記フレームメモリに全て書き込み、インターレース出力を行う場合は前記フレームメモリに書き込むラインを１フィールドごとに奇数ラインのみ、偶数ラインのみと交互にラインを変えて書き込むよう構成され、前記フレームメモリ読み出し手段は、プログレッシブ出力を行う場合は前記複数の補間ライン信号を前記フレームメモリから全て読み出し、インターレース出力を行う場合は前記フレームメモリから読み出すラインを１フィールドごとに奇数ラインのみ、偶数ラインのみと交互にラインを変えて読み出すよう構成されたことを特徴とするものである。
【０００８】
請求項２にかかる映像信号スケーリング装置は、入力映像信号の水平画素数を所定の画素数に変換して出力する水平スケーリング手段と、この水平スケーリング手段からの出力映像信号のライン数を所定のライン数に変換するべく複数の補間ライン信号を発生する垂直スケーリング手段と、この垂直スケーリング手段からの前記複数の補間ライン信号をフレームメモリに書き込むフレームメモリ書き込み手段と、前記フレームメモリから垂直ライン数が変換された垂直スケーリング映像信号を読み出すフレームメモリ読み出し手段とを具備した映像信号スケーリング装置であって、前記フレームメモリ書き込み手段は、プログレッシブ出力を行う場合は前記複数の補間ライン信号を前記フレームメモリに全て書き込み、インターレース出力を行う場合は前記フレームメモリに書き込むラインを１フィールドごとに奇数ラインのみ、偶数ラインのみと交互にラインを変えて書き込むよう構成され、前記フレームメモリ読み出し手段は、プログレッシブ出力を行う場合は前記複数の補間ライン信号を前記フレームメモリから全て読み出し、インターレース出力を行う場合は前記フレームメモリから読み出すラインを１フィールドごとに奇数ラインのみ、偶数ラインのみと交互にラインを変えて読み出すよう構成されたことを特徴とするものである。
【０００９】
請求項３にかかる映像信号スケーリング装置は、入力映像信号のライン数を所定のライン数に変換するべく複数の補間ライン信号を発生する垂直スケーリング手段と、この垂直スケーリング手段からの前記複数の補間ライン信号をフレームメモリに書き込むと共に、このフレームメモリから垂直ライン数が変換された垂直スケーリング映像信号を読み出すフレームメモリ制御手段と、前記フレームメモリから読み出された前記垂直スケーリング映像信号の水平画素数を所定の画素数に変換して出力する水平スケーリング手段とを具備した映像信号スケーリング装置であって、前記フレームメモリ制御手段は、プログレッシブ出力を行う場合は前記複数の補間ライン信号を前記フレームメモリに全て書き込むと共に、前記複数の補間ライン信号を前記フレームメモリから全て読み出し、インターレース出力を行う場合は前記フレームメモリに書き込むラインを１フィールドごとに奇数ラインのみ、偶数ラインのみと交互にラインを変えて書き込むと共に、前記フレームメモリから読み出すラインを１フィールドごとに奇数ラインのみ、偶数ラインのみと交互にラインを変えて読み出すよう構成されたことを特徴とするものである。
【００１０】
請求項４にかかる映像信号スケーリング装置は、入力映像信号の水平画素数を所定の画素数に変換して出力する水平スケーリング手段と、この水平スケーリング手段からの出力映像信号のライン数を所定のライン数に変換するべく複数の補間ライン信号を発生する垂直スケーリング手段と、この垂直スケーリング手段からの前記複数の補間ライン信号をフレームメモリに書き込むと共に、このフレームメモリから垂直ライン数が変換された垂直スケーリング映像信号を読み出すフレームメモリ制御手段とを具備した映像信号スケーリング装置であって、前記フレームメモリ制御手段は、プログレッシブ出力を行う場合は前記複数の補間ライン信号を前記フレームメモリに全て書き込むと共に、前記複数の補間ライン信号を前記フレームメモリから全て読み出し、インターレース出力を行う場合は前記フレームメモリに書き込むラインを１フィールドごとに奇数ラインのみ、偶数ラインのみと交互にラインを変えて書き込むと共に、前記フレームメモリから読み出すラインを１フィールドごとに奇数ラインのみ、偶数ラインのみと交互にラインを変えて読み出すよう構成されたことを特徴とするものである。
【００１１】
【発明の実施の形態】
以下、本発明になる映像信号スケーリング装置の実施の形態について図面を用いて説明する。
【００１２】
図１は、本発明になる映像信号スケーリング装置の一実施の形態を示すブロック図である。図１において、１は映像信号入力端子であり、２は端子１からの入力映像信号のライン数を表示装置の表示パネルに合わせたライン数に変換するための補間ライン信号を生成する垂直スケーリング回路、３はフレームメモリ４に対する書き込み及びフレームメモリ４からの読み出しを制御するフレームメモリ制御回路である。なお、２０１乃至２０３はそれぞれ、第１のフレームメモリ書き込み信号、第２のフレームメモリ書き込み信号、書き込み数信号の出力線である。
【００１３】
５は入力映像信号の水平画素数を映像を表示しようとする表示装置（表示パネル）の水平画素数に変換するための補間画素信号を生成する水平スケーリング回路、６はラインメモリ７に対する書き込み及びラインメモリ７からの読み出しを制御するラインメモリ制御回路である。なお、５０１乃至５０３はそれぞれ、第１のラインメモリ書き込み信号、第２のラインメモリ書き込み信号、書き込み画素数信号の出力線である。８は、ラインメモリ制御回路６の出力端に接続された出力端子であり、図示しないが、この端子の後段には表示装置の表示パネルが接続されている。
【００１４】
次に図１の装置の動作について説明する。図１において、映像信号入力端子１から入力された映像信号は、垂直スケーリング回路２に導かれる。垂直スケーリング回路２は入力映像信号のライン数を表示装置の表示パネルに合わせたライン数に変換するための補間ライン信号を生成し、第１のフレームメモリ書き込み信号、第２のフレームメモリ書き込み信号、書き込み数信号をそれぞれ出力線２０１乃至２０３に出力する。本実施の形態においては、スケーリングの伸長率を最大２倍としており、入力信号の１ラインに対して出力２ライン分の信号が必要となるため、２系統のフレームメモリ書き込み信号を必要としている。これら２系統の信号の書き込む数を示すものが、出力線２０３から出力される上述の書き込みライン数信号である。
【００１５】
フレームメモリ制御回路３は、垂直スケーリング回路２からの第１のフレームメモリ書き込み信号、第２のフレームメモリ書き込み信号、書き込みライン数信号入力に基づきフレームメモリ４への信号書き込みを行う。フレームメモリ制御回路３は、さらにフレームメモリ４から信号の読み出しを行い、入力ライン数から表示パネルのライン数に変換された垂直スケーリング信号を出力する。この垂直スケーリング信号は水平スケーリング回路５に導かれ、この水平スケーリング回路５にて入力映像信号の水平画素数から表示パネルに合わせた水平画素数に変換するための補間画素信号が生成される。水平スケーリング回路５からは最終的に、第１のラインメモリ書き込み信号、第２のラインメモリ書き込み信号、書き込み画素数信号がそれぞれ出力線５０１乃至５０３に出力される。
【００１６】
本実施の形態においては、垂直スケーリングと同様に水平もスケーリングの伸長率を最大２倍としており、入力信号の１画素に対して出力２画素分が必要となるため、２系統のラインメモリ書き込み信号を必要としている。これら２系統の信号の書き込む数を示すものが、信号線５０３から出力される上述の書き込み画素数信号である。
【００１７】
ラインメモリ制御回路６は、水平スケーリング回路５からの第１のラインメモリ書き込み信号、第２のラインメモリ書き込み信号、書き込み画素数信号入力に基づき、ラインメモリ７への信号書き込みを行う。ラインメモリ制御回路６は、さらにラインメモリ７から信号の読み出しを行い、入力映像信号の画素数から表示パネルの画素数に変換された映像出力信号を出力端子８から出力する。
【００１８】
以上のようにして、入力映像信号の垂直ライン数及び水平画素数は、ディスプレイパネルのそれに合うように変換される。
【００１９】
次に、図１のフレームメモリ制御回路３の具体的な回路構成を図２に示す。この図で、３１はフレームメモリ書き込み制御回路であって、その入力端子３１１は、垂直スケーリング回路２の出力線２０３（図１参照）に接続されている。３１２乃至３１５はそれぞれ、第１のフレームメモリ書き込み信号をフレームメモリ４に書き込むかどうかを示す第１の書き込み要求信号、第１のフレームメモリ書き込み信号をフレームメモリ４に書き込むメモリアドレスを示す第１の書き込みアドレス信号、第２のフレームメモリ書き込み信号をフレームメモリ４に書き込むかどうかを示す第２の書き込み要求信号、第２のフレームメモリ書き込み信号を書き込むメモリアドレスを示す第２の書き込みアドレス信号の出力線である。さらに３１６、３１７は、それぞれ、フレームメモリ４内に２フレーム持っている書き込みプレーンの内、どちらの領域に書き込んでいるかを示す書き込みプレーン信号及び表示パネルがインターレース表示パネルの場合に奇数／偶数のどちらのフィールドを書き込んでいるかを示す書き込みフィールド信号の出力線である。
【００２０】
また、３２はフレームメモリ入出力制御回路であって、その入力端子３２１及び３２２は、垂直スケーリング回路２の出力線２０１及び２０２（図１参照）にそれぞれ接続されている。一方、フレームメモリバス３２３を介した入出力端子３２４は、フレームメモリ４（図１参照）に接続されており、出力端子３２５は、水平スケーリング回路５（図１参照）に接続されている。
【００２１】
さらに、３３はフレームメモリ読み出し制御回路であり、３３１及び３３２はそれぞれフレームメモリ読み出し要求信号及び読み出しアドレス信号の出力線である。
【００２２】
次に図２の回路の動作について説明する。フレームメモリ書き込み制御回路３１は、端子３１１から入力される書き込みライン数信号に基づき、端子３２１に入力される第１のフレームメモリ書き込み信号をフレームメモリ４に書き込むかどうかを示す第１の書き込み要求信号、及び第１のフレームメモリ書き込み信号を書き込むメモリアドレスを示す第１の書き込みアドレス信号、端子３２２に入力される第２のフレームメモリ書き込み信号をフレームメモリ４に書き込むかどうかを示す第２の書き込み要求信号、第２のフレームメモリ書き込み信号を書き込むメモリアドレスを示す第２の書き込みアドレス信号をそれぞれ出力線３１２乃至３１５を介してフレームメモリ入出力制御回路３２へ出力する。
【００２３】
フレームメモリ書き込み制御回路３１はまた、フレームメモリ４内に２フレーム持っている書き込みプレーンの内、どちらの領域に書き込んでいるかを示す書き込みプレーン信号及びインターレース表示の場合に奇数／偶数のどちらのフィールドを書き込んでいるかを示す書き込みフィールド信号をそれぞれ出力線３１６及び３１７を介してフレームメモリ読み出し制御回路３３に出力する。
【００２４】
フレームメモリ読み出し制御回路３３は、フレームメモリ読み出し要求信号及びフレームメモリから読み出すメモリアドレスを示す読み出しアドレス信号をそれぞれ出力線３３１及び３３２を介してフレームメモリ入出力制御回路３２に出力する。
【００２５】
フレームメモリ入出力制御回路３２は、出力線３１２を介して第１の書き込み要求信号があった場合、出力線３１３を介して入力される第１の書き込みアドレス信号で示されるフレームメモリ領域に端子３２１から入力される垂直スケーリング回路２（図１参照）からの第１のフレームメモリ書き込み信号を書き込み、また出力線３１４を介して第２の書き込み要求信号があった場合、出力線３１５を介して入力される第２の書き込みアドレス信号で示されるフレームメモリ領域に端子３２２から入力される垂直スケーリング回路２（図１参照）からの第２のフレームメモリ書き込み信号を書き込むように、フレームメモリバス３２３を制御する。またフレームメモリ読み出し制御回路３３の出力線３３１を介して入力されるフレームメモリ読み出し要求信号に従って、同じくフレームメモリ読み出し制御回路３３の出力線３３２を介して入力される読み出しアドレス信号で示されるアドレスから映像信号の読み出しを行うようフレームメモリバス３２３を制御し、垂直スケーラ出力信号を端子３２５から出力する。
【００２６】
さらに、図１及び図２の装置における垂直スケーリング動作のより具体的な動作について、入力映像信号の水平走査線４８０ラインを７６８ラインを有する表示パネルに表示するために８／５倍の伸長を行う場合を例に取り、図３乃至図６を用いて説明する。
【００２７】
図３は、垂直スケーリング処理におけるライン数の変換について図示したものである。入力映像信号は図３（Ａ）に示すように最初のラインをＩ１Ｌ、２ライン目をＩ２Ｌとして、以下Ｉ３Ｌ、Ｉ４Ｌ、……と続いている。８／５倍伸長を行うために、入力ラインの５ラインに対して出力は８ラインとなる。図３（Ｂ）はプログレッシブ表示パネルに対する出力例を示している。最初のラインをＰ１Ｌ、２ライン目をＰ２Ｌとして、以下Ｐ３Ｌ、Ｐ４Ｌと続くが、これらは実際にパネルに表示される垂直スケーラでその垂直位置に補間された信号を示している。
【００２８】
一方、インターレース表示パネルに対しては、図３（Ｃ）に示す入力映像信号に対して奇数フィールドでは図３（Ｄ）に示すようにＰ１Ｌ、Ｐ３Ｌ、Ｐ５Ｌと続く奇数のラインが表示され、偶数フィールドでは図３（Ｅ）に示す入力映像信号に対して図３（Ｆ）に示すようにようにＰ２Ｌ、Ｐ４Ｌ、Ｐ６Ｌと続く偶数のラインが表示されるようにする。
【００２９】
図４に、表示パネルがプログレッシブ表示パネルである場合の動作タイミング図を示す。この図において（Ａ）乃至（Ｆ）はそれぞれ、端子１からの入力映像信号、出力線２０１における第１のフレームメモリ書き込み信号、出力線２０２における第２のフレームメモリ書き込み信号、出力線２０３における書き込みライン数信号、出力線３１２における第１の書き込み要求信号、出力線３１４における第２の書き込み要求信号を示している。
【００３０】
図４の最初の書き込みラインでは書き込みライン数信号が“２”であり（同図（Ｄ）参照）、第１の書き込み要求信号（同図（Ｅ）参照）と第２の書き込み要求信号（同図（Ｆ）参照）の２つが発生され、図３（Ｂ）のＰ１ＬとＰ２Ｌの位置における信号であるところの第１のフレームメモリ書き込み信号（同図（Ｂ）参照）と第２のフレームメモリ書き込み信号（同図（Ｃ）参照）が共にフレームメモリ４に書き込まれる。同様に、次の書き込みラインでも書き込みライン数信号が“２”であり（同図（Ｄ）参照）、図３（Ｂ）におけるＰ３ＬとＰ４Ｌの位置の信号がフレームメモリ４に書き込まれる。さらにその次の書き込みラインでは、書き込みライン数信号が“１”である（同図（Ｄ）参照）ため、第２の書き込み要求信号は発生されず、図３（Ｂ）のＰ５Ｌの位置の１ラインの信号だけがフレームメモリ４に書き込まれる。以上の様なシーケンスによって、順次垂直スケーリングされたライン信号がフレームメモリ４に書き込まれて行くことになる。
【００３１】
図５及び図６は、表示パネルがインターレース表示パネルである場合の奇数フィールドにおける動作タイミング図、及び偶数フィールドにおける動作タイミング図をそれぞれ示す。図５は、Ｐ２Ｌ、Ｐ４Ｌ、Ｐ６Ｌ、Ｐ８Ｌと続く偶数ラインの信号に対して、書き込み要求信号が発生されないように制御をしている。図６は、逆にＰ１Ｌ、Ｐ３Ｌ、Ｐ５Ｌ、Ｐ７Ｌと続く奇数ラインの信号に対して、書き込み要求信号２０２、２０４が発生されないように制御をしている。このように制御することで、書き込み要求の制御のみで容易にプログレッシブ表示パネル及びインターレース表示パネルにおけるフレームメモリ書き込み制御の切り替えができる。
【００３２】
なお、フレームメモリの読み出し制御では、１ライン毎に読み出しアドレスを１ライン飛ばしながら読み出すことで、容易にインターレース表示の出力を得ることができる。
【００３３】
以上説明したように、本実施の形態によれば垂直スケーリングの動作に影響をあたえることなく、容易にプログレッシブ表示パネルとインターレース表示パネルに対応した映像信号スケーリング装置を実現することが出来る。なお、本実施の形態では、垂直スケーリングを行った後に水平スケーリングを行っているが、これは逆にすることも可能である。すなわち、水平スケーリングを行った後に垂直スケーリングを行うようにしても良い。
【００３４】
【発明の効果】
以上説明したように、この発明によれば、簡単な回路構成でプログレッシブ表示とインターレース表示の切り替えを行うことが可能な映像信号スケーリング装置を提供することが出来る。
【図面の簡単な説明】
【図１】本発明になる映像信号スケーリング装置の実施の形態の一例を示すブロック図。
【図２】図１記載のフレームメモリ制御回路の具体的な回路構成を示す図。
【図３】スケーリング処理におけるライン数の変換について説明するための走査線を示す図。
【図４】表示パネルがプログレッシブ表示パネルである場合の動作タイミングを示す図。
【図５】表示パネルがインターレース表示パネルである場合の奇数フィールドにおける動作タイミングを示す図。
【図６】表示パネルがインターレース表示パネルである場合の偶数フィールドにおける動作タイミングを示す図。
【符号の説明】
１：  映像信号入力端子
２：  垂直スケーリング回路
３：  フレームメモリ制御回路
４：  フレームメモリ
５：  水平スケーリング回路
６：  ラインメモリ制御回路
７：  ラインメモリ
３１：  フレームメモリ書き込み制御回路
３２：  フレームメモリ入出力制御回路
３３：  フレームメモリ読み出し制御回路
【図１】
2005020531.tif 000003
【図２】
2005020531.tif 000004
【図３】
2005020531.tif 000005
【図４】
2005020531.tif 000006
【図５】
2005020531.tif 000007
【図６】
2005020531.tif 000008