(57)【要約】【課題】  熱アシスト磁気記憶装置において、セルに対する書込み電流を適当な基準値に調節すること。【解決手段】  本発明は、温度制御式熱アシスト磁気記憶装置（２００）を提供する。温度制御式熱アシスト磁気記憶装置（２００）は一実施形態において、各セルの磁化の向きが変更可能であって、各セルが温度の上昇にしたがって保磁力が低下する物質を含むことを特徴とするＳＶＭセルのアレイ（２０２）を含む。さらに、アレイ（２０２）のＳＶＭセルと実質的に同様の少なくとも１つの基準ＳＶＭ（ＲＳＶＭ）セル２０４）がアレイ（２０２）のＳＶＭセルのすぐ近くに設けられる。フィードバック制御式温度制御装置（２０６）は、基準ＳＶＭセル（２０４）から温度に対応するフィードバック電圧を受け取り、ＲＶＭセル（２０４）およびＳＶＭセルに供給する電力を調節する。【選択図】図２
2005235372.tif 000002
【特許請求の範囲】
【請求項１】
磁化の向きが変更可能であることと、および温度の上昇にしたがって保磁力が低下する物質を含むことを特徴とするＳＶＭセル（３０２、３０２’、３０２’’）のアレイ（２０２）と、
前記アレイ（２０２）のＳＶＭセル（３０２、３０２’、３０２’’）と実質的に同様の少なくとも１つの基準ＳＶＭセル（２０４）であって、前記アレイ（２０２）のすぐ近くに配置された少なくとも１つの基準ＳＶＭセル（２０４）と、
基準電圧を受け取るとともに、前記基準ＳＶＭセル（２０４）および前記アレイ（３０２）の選択されたＳＶＭセル（３０２）に電力が供給されたときに、前記基準ＳＶＭセル（２０４）からフィードバック電圧を受け取って、前記基準ＳＶＭセル（２０４）および前記アレイ（２０２）の選択されたＳＶＭセル（３０２）を加熱するフィードバック制御式温度制御装置（２０６）であって、供給電力を調節して前記フィードバック電圧と前記基準電圧との差が最小になるようにする、フィードバック制御式温度制御装置（２０６）と
からなる、温度制御式熱アシスト磁気記憶装置（２００）。
【請求項２】
前記少なくとも１つの基準ＳＶＭセル（２０４）が、前記アレイ（２０２）のＳＶＭセル（３０２、３０２’、３０２’’）と実質的に同じものである、請求項１に記載の温度制御式熱アシスト磁気記憶装置（２００）。
【請求項３】
前記基準ＳＶＭセル（２０４）の周囲温度が、前記ＳＶＭセル（３０２、３０２’、３０２’’）のアレイ（２０２）の周囲温度と実質的にほぼ同じである、請求項１に記載の温度制御式熱アシスト磁気記憶装置（２００）。
【請求項４】
前記基準ＳＶＭセル（２０４）が、前記アレイ（２０２）内に配置される、請求項１に記載の温度制御式熱アシスト磁気記憶装置（２００）。
【請求項５】
前記基準電圧が、特定の温度を表す、請求項１に記載の温度制御式熱アシスト磁気記憶装置（２００）。
【請求項６】
前記基準電圧が、基準ＳＶＭセル（２０４）の保磁力を低下させるための温度を表す、請求項１に記載の温度制御式熱アシスト磁気記憶装置（２００）。
【請求項７】
前記フィードバック制御式温度制御装置（２０６）は、前記基準電圧および前記フィードバック電圧を受け取る負帰還差動増幅器（４２６）をさらに含む、請求項１に記載の温度制御式熱アシスト磁気記憶装置（２００）。
【請求項８】
前記供給電力が、加熱電力である、請求項１に記載の温度制御式熱アシスト磁気記憶装置（２００）。
【請求項９】
前記基準ＳＶＭセル（２０４）および前記アレイ（２０２）の選択されたＳＶＭセル（３０２）は、前記基準ＳＶＭセル（２０４）および前記アレイ（２００）の選択されたＳＶＭセル（３０２）を流れる電力によって自己加熱する、請求項１に記載の温度制御式熱アシスト磁気記憶装置（２００）。
【請求項１０】
前記基準ＳＶＭセル（２０４）および前記アレイ（２０２）の選択されたＳＶＭセル（３０２）が熱結合によって加熱され、前記基準ＳＶＭセル（２０４）および前記アレイ（２０２）の選択されたＳＶＭセル（３０２）に熱結合された別個の加熱デバイスに加熱電力が流れる、請求項１に記載の温度制御式熱アシスト磁気記憶装置（２００）。
【請求項１１】
前記アレイ（２０２）は、複数の平行な導電性の行（３１８、３１８’、３１８’’）と、
前記行（３１８、３１８’、３１８’’）と交差して複数の交差点を有するクロスポイントアレイを形成する複数の平行な導電性の列（３１６、３１６’、３１６’’）とを含むクロスポイントアレイ（３００）であり、
前記クロスポイントアレイ（３００）の各ＳＶＭセル（３０２、３０２’、３０２’’）は、行（３１８）と列（３１６）の間に配置され、それらに接触する、請求項１に記載の温度制御式熱アシスト磁気記憶装置（２００）。
【請求項１２】
前記基準ＳＶＭセル（２０４）が、温度センサ（２１２）に熱結合される、請求項１に記載の温度制御式熱アシスト磁気記憶装置（２００）。
【請求項１３】
前記アレイ（２０２）の選択されたＳＶＭセル（３０２）に対する書込み動作のときに前記アレイ（２０２）の選択されたＳＶＭセル（３０２）を加熱するための回路（４０２）をさらに含み、該回路（４０２）は、
前記基準ＳＶＭセル（２０４）と前記アレイ（２０２）の選択されたＳＶＭセル（３０２）とに、実質的に同じ電力を供給し、
前記基準ＳＶＭセル（２０４）に結合された温度センサ（４０４）からフィードバック電圧を検出し、
前記基準ＳＶＭセル（２０４）および前記アレイ（２０２）の選択されたＳＶＭセル（３０２）に供給される電力を調節して、前記フィードバック電圧と前記基準電圧との差が最小になるようにし、
前記アレイ（２０２）の選択されたＳＶＭセル（３０２）に磁界をかけ、
前記アレイ（２０２）の選択されたＳＶＭセル（３０２）の磁化の向きを変更する動作をし、前記磁界は、加熱後の前記アレイ（２０２）の選択されたＳＶＭセルの保磁力よりも大きい、請求項１２に記載の温度制御式熱アシスト磁気記憶装置（２００）。
【請求項１４】
温度の上昇にしたがって保磁力が低下するＳＶＭセル（３０２、３０２’３０２’’）のアレイ（２０２）と、該アレイ（２０２）のすぐ近くに配置された、前記アレイ（２０２）と実質的に同様の基準ＳＶＭセル（２０４）と、前記基準ＳＶＭセル（２０４）に熱結合された温度センサ（４０４）を有するフィードバック制御式温度制御装置（２０６）とからなる温度制御式熱アシスト磁気記憶装置（２００）において、選択されたＳＶＭセル（３０２）に対する書込み動作を実施する方法であって、
前記アレイ（２０２）の中から特定のＳＶＭセル（３０２）を選択するステップと、
前記基準ＳＶＭセル（２０４）に第１の電力を供給し、該第１の電力によって前記基準ＳＶＭセル（２０４）を加熱するステップと、
前記第１の電力と実質的に同じ第２の電力を前記選択されたＳＶＭセル（３０２）に供給し、該第２の電力によって前記選択されたＳＶＭセル（３０２）を加熱するステップと、
前記基準ＳＶＭセル（２０４）に結合された温度センサ（４０４）からフィードバック電圧を検出するステップと、
前記フィードバック電圧を基準電圧と比較するステップと、
前記基準ＳＶＭセル（２０４）に供給される前記第１の電力を調節して、前記フィードバック電圧と前記基準電圧との差が最小になるようにするステップと、
前記選択されたＳＶＭセル（３０２）に供給される前記第２の電力を調節して、調節後の前記第１の電圧と実質的に同じになるようにするステップと、
前記選択されたＳＶＭセル（３０２）に磁界をかけるステップと
からなり、前記アレイ（２０２）の選択されたＳＶＭセル（３０２）の磁化の向きが変更され、前記磁界は、加熱後の前記アレイ（２０２）の選択されたＳＶＭセル（３０２）の保磁力よりも大きい、方法。
【請求項１５】
前記アレイ（２０２）は、クロスポイントアレイ（３００）である、請求項１４に記載の方法。
【請求項１６】
前記基準電圧は特定の温度を表す、請求項１４に記載の方法。
【請求項１７】
前記基準電圧は、前記選択されたＳＶＭセル（３０２）および前記基準ＳＶＭセル（２０４）の保磁力を低下させるための温度を表す、請求項１４に記載の方法。
【請求項１８】
前記基準ＳＶＭセル（２０４）および前記選択されたＳＶＭセル（３０２）は、前記基準ＳＶＭセル（２０４）を流れる第１の印加電力と、前記選択されたＳＶＭセル（３０２）を流れる第２の印加電力とによって、自己加熱する、請求項１４に記載の方法。
【請求項１９】
前記基準ＳＶＭセル（２０４）および前記選択されたＳＶＭセル（３０２）が熱結合によって加熱され、前記基準ＳＶＭセル（２０４）に熱結合された別個の加熱デバイスを通って第１の電力が流れ、前期選択されたＳＶＭセル（３０２）に熱結合された別個の加熱デバイスを通って第２の電力が流れる、請求項１４に記載の方法。
【請求項２０】
前記基準ＳＶＭセル（２０４）の周囲温度は、ＳＶＭセル（３０２、３０２’、３０２’’）のアレイの周囲温度と実質的に同じである、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して磁気記憶装置に関し、詳しくは、超高密度の熱アシスト磁気ランダムアクセスメモリアレイ（一般に「ＭＲＡＭ」と呼ばれる）に関する。
【背景技術】
【０００２】
今日のコンピュータシステムは益々高性能化が進んでおり、ユーザは非常に様々な計算業務を高速に実行することができるようになった。メモリのサイズや、メモリにアクセスできる速度は、コンピュータシステムの全体的速度に大きな影響を与える。
【０００３】
コンピュータシステムのメモリは、電気的記憶装置、磁気的記憶装置、光記憶装置などのように、技術的にはいかなる形態もとりうる。しかしながら、コンピュータメモリは一般に、その速度と機能によって様々なカテゴリに分類される。コンピュータメモリの２つの一般的カテゴリは、メインメモリと大容量記憶装置である。メインメモリは、高速で高価な揮発性ランダムアクセスメモリで構成され、メモリバスを介してプロセッサに直接接続されるのが一般的である。メインメモリの速度が高速である理由の１つは、構成要素を物理的に動かすことなく特定のメモリセルにアクセスする能力にある。
【０００４】
一般に、データを磁気媒体（メインメモリや大容量記憶装置など）に記憶する原理は、記憶媒体のデータビットの磁化の相対的向き（すなわち「０」あるいは「１」の論理状態）を変更および／または反転させる作用に基づいている。物質の保磁力は、磁性粒子の磁化を減少させたり、磁化の向きを反転させたりするために、その磁気粒子に加えなければならない減磁力の大きさに等しい。
【０００５】
従来技術の磁気メモリセルには、トンネル磁気抵抗メモリセル（ＴＭＲ）、巨大磁気抵抗メモリセル（ＧＭＲ）、超巨大磁気抵抗メモリセル（ＣＭＲ）などがある。これらのタイプの磁気メモリは一般に、スピンバルブメモリセル（ＳＶＭ）と呼ばれる。図１Ａおよび図１Ｂは、２つの導体を備えた従来技術による一般的な磁気メモリセルを示す斜視図である。
【０００６】
図１Ａおよび図１Ｂに従来技術として示すように、磁気スピンバルブメモリセル１００は一般に、データ層１０１（記憶層またはビット層とも呼ばれる）と、基準層１０３と、データ層１０１と基準層１０３の間に配置された中間層１０５とを有する。データ層１０１、基準層１０３および中間層１０５は、１層の材料から形成される場合もあるし、複数層の材料から形成される場合もある。行導体１０７および列導体１０９を用いて、ＳＶＭセル１００に電流および磁界を加えることができる。
【０００７】
一般的なＭＲＡＭデバイスでは、ＳＶＭセルがクロスポイントアレイに配置される。ワード線と呼ばれる平行な導電性の列（列１、２、３．．．）が、ビット線と呼ばれる平行な導電性の行（行Ａ、Ｂ、Ｃ．．．）と交差する。従来の行列アレイの原理は、任意の所与の行が任意の所与の列と一度だけ交差することを定めている。
【０００８】
ＳＶＭセルは、行と列とが交差する各交差点の位置に、行と列の間に配置される。特定の行（Ｂ）と特定の列（３）を選択することにより、それらが交差する位置（Ｂ，３）に配置されている１つのメモリセルを、アレイ内の他の全てのメモリセルから分離することができる。個々のＳＶＭセルにそのように索引を付けることは、複雑でないこともない。一般的なＭＲＡＭクロスポイントアレイは、１，０００行×１，０００列を優に超える行列から構成されることがあり、１，０００，０００個ものＳＶＭセルが一意にアドレス指定される場合がある。
【０００９】
データ層１０１は一般に、１ビットのデータを磁化Ｍ２の向きとして記憶する磁性材料の層である。磁化Ｍ２の向きは、外部から印加された磁界に応じて変更される。具体的には、論理状態を表すデータ層１０１の磁化Ｍ２の向きは、論理状態「０」を表す第１の向きから論理状態「１」を表す第２の向きへと、あるいはそれとは逆の方向に反転させる（切替える）ことができる。
【００１０】
基準層１０３は一般に、その磁化Ｍ１の向きが所定方向に「ピン止め」（固定）された磁性材料の層である。基準層の磁化の向きは予め決まっていて、磁気メモリセルの製造時に用いられる電子部品処理工程によって決まる。
【００１１】
一般に、磁気メモリセルの論理状態（「０」または「１」）は、データ層１０１および基準層１０３の磁化の相対的向きによって決まる。たとえば、ＳＶＭセル１００のデータ層１０１と基準層１０３の間にバイアス電圧を加えると、中間層１０５を通過して、データ層１０１と基準層１０３の間を電子が移動する。中間層１０５は通常、薄い誘電体層であり、一般にトンネル障壁層と呼ばれる。障壁層を通過して電子が移動する現象は、量子力学的トンネル現象またはスピントンネル現象と呼ばれることもある。
【００１２】
磁気メモリセルの論理状態は、メモリセルの抵抗値を測定することによって判定することができる。たとえば、データ層１０１の磁化の全体的向きが基準層１０３の磁化のピン止めされた向きに対して平行である場合、その磁気メモリセルは低抵抗（Ｒ）の状態にある。
【００１３】
データ層１０１の磁化の全体的向きが基準層１０３の磁化のピン止めされた向きに対して反平行（逆）である場合、その磁気メモリセルは高抵抗（Ｒ＋ΔＲ）の状態にある。したがって、磁化Ｍ２の向き（すなわち、ＳＶＭセル１００の論理状態）は、ＳＶＭセル１００の抵抗値を検出することによって読み出すことができる。
【００１４】
一般に、磁性粒子はその大きさが小さいほど、保磁力は大きくなる。保磁力が大きいことは一般に望ましくない。なぜなら、保磁力が大きいと、論理状態の切り替えを容易にするために大きな磁界が必要となり、より大きな電源が必要となり、場合によっては大きな導体も必要になるからである。電源や導体が大きくなることは一般に、部品の必要サイズを縮小しようという目的に反する。すなわち、狭い空間に大きなメモリを配置しようという目的に反する。
【００１５】
さらに、磁気粒子の保磁力は、温度の影響を受けることもある。一般に、温度が上昇すると、保磁力は低下する。ＭＲＡＭおよびＳＶＭセルに関しては、ＳＶＭセルの温度を上昇させると、その保磁力は実際に低下する。ＭＲＡＭアレイの場合、選択されたＳＶＭセルを加熱して保磁力を低下させると、他のセルに実質的に影響を与えることなくその特定のＳＶＭセルの磁化の向きだけを切り替えるのが容易になる。このようにＳＶＭセルを加熱すると、加熱されたＳＶＭセルは、選択されてない近傍のＳＶＭセルに影響を及ぼさない程度の磁界で切り替えることが可能になる。
【００１６】
ただし、環境要因も、ＳＶＭセルに大きな影響を与える場合がある。ある条件下でＳＶＭセルの保磁力を低下させるために加えられる熱は、他の条件下（例えば、ＳＶＭセルが非常に冷たい場合など）では、有効に作用しない場合がある。
【００１７】
同様に、周囲の温度が非常に高い場合、加えた熱（および切替え磁界そのもの）が、目標としていないＳＶＭセルにも誤って影響を与えてしまうことがある。したがって、周囲温度の変化や、ＭＲＡＭの動作に対する影響は、ＳＶＭセルの本来の動作を劣化させる可能性がある。
【００１８】
通常のＭＲＡＭアレイは、全空間のうちのかなりの量をセル間の緩衝空間として使用している。この緩衝空間をなくすか、その割合を小さくすることができれば、同じ物理空間内にさらに多くの記憶容量を得ることができる。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
したがって、上で述べたような欠点のうちの１以上を克服する超高密度の熱アシストメモリアレイが必要とされている。本発明はこのニーズを満たす。
【課題を解決するための手段】
【００２０】
本発明は、超高密度メモリアレイとして使用される温度制御式熱アシスト磁気記憶装置を提供する。
【００２１】
具体的には、一例に過ぎないが、本発明は、一実施形態として温度制御式熱アシスト磁気記憶装置を提供する。この温度制御式熱アシスト磁気記憶装置は、
磁化の向きが変更可能であること、および温度の上昇にしたがって保磁力が低下する物質を含むことを特徴とするＳＶＭセルのアレイと、
少なくとも１つの基準ＳＶＭセルと、
基準電圧を受け取るとともに、基準ＳＶＭセルおよびアレイ内の選択されたＳＶＭセルに電力が供給されたときに、前記基準ＳＶＭセルからフィードバック電圧を受け取って、前記基準ＳＶＭセルおよび前記アレイ内の選択されたＳＶＭセル（３０２）を加熱するフィードバック制御式温度制御装置であって、供給電力を調節して前記フィードバック電圧と前記基準電圧との差が最小になるようにする、フィードバック制御式温度制御装置と
を含む。
【００２２】
本発明は、さらに他の実施形態として、温度の上昇にしたがって保磁力が減少するＳＶＭセルのアレイと、該アレイのすぐ近くに配置された、前記アレイと実質的に同様の基準ＳＶＭセルと、前記ＳＶＭセルに熱結合された温度センサを有するフィードバック制御式温度制御装置とからなる温度制御式熱アシスト磁気記憶装置において、選択されたＳＶＭセルに対する書込み動作を実施する方法を提供する。この方法は、
アレイの中から特定のＳＶＭセルを選択するステップと、
基準ＳＶＭセルに第１の電力を供給し、該第１の電力によって基準ＳＶＭセルを加熱するステップと、
前記第１の電力と実質的に同じ第２の電力を供給し、該第２の電力によって前記選択されたＳＶＭセルを過熱するステップと、
前記基準ＳＶＭセルに結合された温度センサからフィードバック電圧を検出するステップと、
前記フィードバック電圧を基準電圧と比較するステップと、
前記基準ＳＶＭセルに供給される前記第１の電力を調節して、前記フィードバック電圧と前記基準電圧との差が最小になるようにするステップと、
前記選択されたＳＶＭセルに供給される前記第２の電力を調節して、調節後の前記第１の電圧と実質的に同じになるようにするステップと、
前記選択されたＳＶＭセルに磁界をかけるステップと
からなり、前記選択されたアレイＳＶＭセルの磁化の向きが変更され、前記磁界は、加熱された前記選択されたアレイＳＶＭセルの保磁力よりも大きい。
【００２３】
好ましい方法および装置に関する上記のような目的、特徴および利点、並びにその他の目的、特徴および利点は、本発明の原理を例として示す添付の図面とともに、下記の記載説明から明らかになるであろう。
【発明を実施するための最良の形態】
【００２４】
詳細な説明に移る前に、本発明が特定のタイプの磁気メモリでの使用すなわち用途に限定されるものでないことは了解しておいて欲しい。すなわち、本発明は説明の都合上、典型的な実施例について図示説明されているが、本発明が他のタイプの磁気メモリにも適用できるものであることは了解しておいて欲しい。
【００２５】
ここで図面を参照する。図２は、スピンバルブメモリ（ＳＶＭ）セルのアレイ２０２と、少なくとも１つの基準ＳＶＭ（ＲＳＶＭ）セル２０４と、フィードバック制御式温度制御装置２０６とを有する温度制御式熱アシスト磁気記憶装置２００の一部を示す。熱アシスト磁気記憶装置２００は、電源２０８と、アレイ２０２内の選択された抵抗性デバイスの状態を表すデジタル出力を生成する自己参照トリプルサンプルセンス回路のような、サンプリング回路２１０とをさらに含む。さらに、書込み電流発生器２１８も設けられる。
【００２６】
温度センサ２１２はＲＳＶＭセル２０４に結合される。温度センサ２１２はＲＳＶＭセル２０４に熱結合され、少なくとも１つの実施形態においてＲＳＶＭセル２０４に物理的に結合される。フィードバック制御式温度制御装置２０６は、温度センサ２１２からフィードバック電圧の形でフィードバックを受けとる。電源経路２１４を介してＲＳＶＭセル２０４およびアレイ２０２内の選択されたＳＶＭセルに電力が供給され、ＲＳＶＭセル２０４および選択されたアレイＳＶＭセルが加熱されると、そのフィードバックが生成される。
【００２７】
ＲＳＶＭセル２０４およびアレイ２０２に加熱電力を供給する電源経路２１４は実質的に同じものである。この電源経路は、経路２１４’と経路２１４’’とに分岐された１本の電源経路２１４として、概念的に描かれている。したがって、電源経路２１４に供給される電力を変化させると、経路２１４’によって供給される電力と、経路２１４’’によって供給される電力とが、実質的に同じだけ、対称的に（均等に）変化する。
【００２８】
また、ＲＳＶＭセル２０４に供給される電力を調節すると、アレイ２０２に供給される電力も実質的に対称的に（同じだけ）調節される。言い換えれば、ＲＳＶＭセル２０４に対する電力の供給や調節は、選択されたアレイＳＶＭセルに対する電力の供給や調節と実質的に同時に行なわれる。少なくとも１つの実施形態において、選択されたＳＶＭセルに供給される電力は、ＲＳＶＭセル２０４に供給される電力と実質的に同じである。概念を簡単にするためにＲＳＶＭセル２０４はアレイ２０２から離して描かれているが、少なくとも１つの実施形態において、ＲＳＶＭセル２０４はアレイ２０２内に配置される場合もある。
【００２９】
図３は、アレイ２０２およびＲＳＶＭセル２０４の一部を示す斜視図である。図示のように、少なくとも１つの実施形態において、アレイ２０２は、スピンバルブメモリ（ＳＶＭ）セル３０２、３０２’、３０２’’等々から構成された抵抗性クロスポイントメモリアレイ（ＣＰＡ）３００である。クロスポイントアレイ３００の各ＳＶＭセル３０２は、少なくとも１つの強磁性データ層３０４（一般にセンス層と呼ばれる）と、中間層３０６と、強磁性基準層３０８とを含む。
【００３０】
強磁性データ層３０４は、１ビットのデータを変更可能な磁化Ｍ１の向きとして記憶することができ、温度の上昇とともに保磁力が低下する材料から構成される。中間層３０６は、互いに反対方向を向いた２つの面を有する。一方の面に接触するデータ層３０４は、基準層３０８に対して実質的に真っ直ぐに位置合わせされ、基準層３０８との間に実質的に均一な間隔を有する。
【００３１】
少なくとも１つの実施形態において、基準層３０８は、その磁化Ｍ２の向きがピン止めされていることを特徴とするピン止め基準層である。少なくとも１つの他の実施形態において、基準層３０８は、その磁化Ｍ２の向きがピン止めされていないことを特徴とする軟基準層である。軟基準層の保磁力は、データ層３０４の保磁力よりも低い場合がある。
【００３２】
ＲＳＶＭセル２０４の熱特性は、アレイ２０２のＳＶＭセルの熱特性に関係する。したがって、ＲＳＶＭセル２０４の熱に対する挙動を観察することにより、アレイ２０２のＳＶＭセルの熱に対する挙動を推測することができる。ＲＳＶＭセル２０４は、適当な条件によって、ＳＶＭアレイ２０２のセルよりも大きい場合もあれば、小さい場合もある。ＲＳＶＭセル２０４がアレイ２０２のＳＶＭセルよりも大きい場合や、小さい場合、あるいは、ＲＳＶＭセル２０４がアレイ２０２に実質的に近接していない場合であっても、ＲＳＶＭセル２０４に供給される電力は、アレイ２０２内の選択されたセルに供給される調節された電力に対応するものと考えられる。
【００３３】
少なくとも１つの実施形態において、ＲＳＶＭセル２０４はクロスポイントアレイ３００のＳＶＭセル３０２、３０２’、３０２’’等々と実質的に同様のものである。具体的には、少なくとも１つの実施形態においてＲＳＶＭセル２０４は、ＳＶＭセル３０２と実質的に同じ形、サイズ、および構成を有し、ＳＶＭセル３０２関して説明した構成と同様に、少なくとも１つの強磁性データ層３１０と、中間層３１２と、強磁性基準層３１４とを有する。また、少なくとも１つの実施形態において、ＲＳＶＭセル２０４は、クロスポイントアレイ３００内のＳＶＭセル３０２、３０２’、３０２’’等々と実質的に同一のものである。実質的に同一のセルを用いると、製造プロセスや制御手順が簡単になるので有利である。
【００３４】
強磁性のデータ層（３０４、３１０）および基準層（３０８、３１４）は、限定はしないが、ニッケル鉄（ＮｉＦｅ）、ニッケル鉄コバルト（ＮｉＦｅＣｏ）、コバルト鉄（ＣｏＦｅ）、およびそれらの金属の合金などの材料から形成することができる。具体的には、少なくとも１つの実施形態において、データ層（３０４、３１０）および基準層（３０８、３１４）はニッケル鉄（ＮｉＦｅ）である。また、データ層（３０４、３１０）および基準層（３０８、３１４）はいずれも、複数層の材料から形成することもできる。しかしながら、概念を簡単にし、説明を簡単にするために、本明細書では、各層の構成要素が単一の層であるものとして説明する。
【００３５】
図示のように、複数の導電性の列３１６、３１６’および３１６’’が、複数の導電性の行３１８、３１８’および３１８’’と交差して、複数の交点が形成される。クロスポイントアレイ３００の各ＳＶＭセル３０２、３０２’、３０２’’等々は、行と列の交点に配置され、それらの行および列に接触している。したがって、導電性の列３１６および導電性の行３１８を用いて、クロスポイントアレイ３００内の選択されたＳＶＭセル３０２に電流および磁界を加えることができる。
【００３６】
同様に、ＲＳＶＭセル２０４は、上側電気導体３０２と、下側電気導体３２２とを有する。さらに、ＲＳＶＭセル２０４は、ＰＮ接合ダイオードのような温度センサ３２４に熱結合される。
【００３７】
少なくとも１つの実施形態において、クロスポイントアレイ３００のＳＶＭセルおよびＲＳＶＭセル２０４は自己加熱する。具体的には、列３１６および行３１８によって加えられるような、所与のＳＶＭセル３０２を流れる電力、および上側電気導体３０２および下側電気導体３２２によって加えられるような、ＲＳＶＭセル２０４を流れる電力は、それらのセルを通過するときに抵抗を受け、ＳＶＭセル３０２およびＲＳＶＭセル２０４の内部に局部的に激しい温度上昇を引き起こす。供給される電力は、例えば約１〜３Ｖの加熱パルスである。
【００３８】
少なくとも１つの他の実施形態において、クロスポイントアレイ３００のＳＶＭセル３０２、３０２’、３０２’’等々およびＲＳＶＭセル２０４は、熱結合によって加熱される。具体的には、可動式ナノ先端プローブ３０５のような個別の加熱デバイスに加熱電流を流し、それをクロスポイントアレイ内の選択されたＳＶＭセル３０２に熱結合させる。それとは別に、ＲＳＶＭセル２０４に対して熱結合させるために、ナノ先端プローブ３５０’のような実質的に同じ加熱デバイスも設けられる。少なくとも１つの実施形態において、ナノ先端プローブ３５０は、連接型支持体３５２と、遠端部３５４と、熱伝導体３５６とを有する。
【００３９】
ＲＳＶＭセル２０４に熱結合されるナノ先端プローブ３５０’も、実質的に同様に、連接型支持体３５２’と、遠端部３５４’と、熱伝導体３５６’とを有する。アレイ２０２内の複数のＳＶＭセルが同じ下側導体を共有する場合、ナノ先端プローブ３５０は、適当な上側電気導体を提供することもできる。
【００４０】
ナノ先端プローブ３５０は移動させることができ、あるＳＶＭセル（例えば３０２など）に近接する場所から他のＳＶＭセル（例えばＳＶＭセル３０２’など）に近接する場所へと動かすことができる。具体的には、ナノ先端プローブは、Ｘ座標軸およびＹ座標軸に沿って所与のＳＶＭセル３０２の上に位置決めされる。その後、プローブをＺ座標軸に沿って位置決めし、ナノ先端プローブ３５０と選択されたＳＶＭセル３０２との間でエネルギー（熱および／または電流）を伝達できるようにする。
【００４１】
図４は、アレイ２０２、ＲＳＶＭ２０４およびフィードバック制御式温度制御装置２０６を特徴として有する熱アシスト磁気記憶装置２００の電気回路を示す概略図である。説明を簡単にするために、この概略図の特定の構成要素は破線で囲まれている。具体的には、ＲＳＶＭセルヒータ４００、ＲＳＶＭセル２０４の熱回路４０２、温度センサ４０４、温度制御装置４０６、および電源４０８が、それぞれ破線で囲まれている。少なくとも１つの実施形態において、電源４０８はカレントミラー回路である。
【００４２】
この電気回路の概略図において、ＲＳＶＭセル２０４は抵抗素子４１０として描かれている。導線４１２から抵抗素子４１０（ＲＳＶＭセル２０４）に電力を供給すると、内部抵抗によって、熱エネルギーＰＨ（曲線矢印４１４で示す）が発生する。熱回路４０２はＲＳＶＭセルヒータ４００に結合される。具体的には、熱抵抗は回路の構造によって決まり、熱抵抗に応じて温度が上昇するため、抵抗素子４１０で電力が消費されると、熱回路に対する電力が生み出される。
【００４３】
熱ＰＨは、熱回路４０２にとって電源４１６として働く。シリコン基板内の温度検出ダイオードに対するＲＳＶＭセル４０２の熱抵抗（ＲＴ）は、抵抗器４１８として表現される。周囲温度に対する温度検出ダイオードの熱抵抗は、抵抗器４２０として表現される。
【００４４】
抵抗器４１８および４２０を流れる電流は、接続４２４によって、その温度をＰＮ接合ダイオード４２２に結合する。温度に対するＰＮ接合ダイオード４２２の応答は、温度１℃当たり約２〜４マイクロボルトであることが良く知られている。ＰＮ接合ダイオード４２２を流れるダイオード電流（ＩＤ）によって生成された接合電圧は、フィードバック電圧（ＶＴ）として負帰還差動増幅器４２６の負の入力部に供給される。
【００４５】
負帰還差動増幅器４２６の機能は、２つの入力電圧間の差を小さくすることである。基準電圧Ｖｒｅｆが「＋」端子に印加され、フィードバック電圧ＶＴが「−」端子に印加される。基準電圧Ｖｒｅｆはある特定の温度を表す。少なくとも１つの実施形態において、Ｖｒｅｆは、ＲＳＶＭセル（すなわちＲＳＶＭセル２０４）の保磁力を低下させるための温度を表す。適当な条件によっては、Ｖｒｅｆは、熱アシスト磁気記憶装置２００の特定の用途にとって望ましい動作温度を表す場合もある。
【００４６】
負帰還差動増幅器４２６は、電源４０８に対して調節を指示し、２つの入力電圧ＶｒｅｆおよびＶＴの差を小さくする。少なくとも１つの実施形態において、電源４０８は可変の電流源４２８であり、抵抗素子４１０と、クロスポイントアレイ３００として図示されているアレイ２０２内の抵抗素子４３０として図示されている選択されたＳＶＭセル３０２とに、実質的に同じ電力を供給する。導体４１２を介してＲＳＶＭセルに供給される破線４３２に示すような電流（電力）の増減は、クロスポイントアレイ３００の抵抗素子４３０（選択されたＳＶＭセル３０２）に供給される電流（電力）の増減と実質的に同じ大きさである。行選択素子４３４および列選択素子４３６によって選択された抵抗素子４３０に電流を供給するための電流経路は、破線４３８で示されている。
【００４７】
図４の概略図に示すような熱アシスト磁気記憶装置２００の動作は、以下のように要約することができる。抵抗素子４１０および抵抗素子４３０に対し、実質的に同じ熱エネルギーを加える。抵抗素子４１０で消費された熱エネルギーが熱回路４０２に結合される。周囲温度を越える抵抗素子４１０の温度上昇を熱回路４０２で認識し、提示する。
【００４８】
熱回路４０２は、ＰＮ接合ダイオード４２２の部分で電気回路に接続される。ＰＮ接合ダイオードにセンス電流が流れる。負帰還差動増幅器４２６によって、ＰＮ接合ダイオードで生成された電圧ＶＴが、基準電圧Ｖｒｅｆと比較される。負帰還によって熱エネルギーを調節し、フィードバック電圧ＶＴが基準電圧Ｖｒｅｆと実質的に等しくなるようにする。熱エネルギーを調節してそれらの電圧が等しくなるようにすることにより、抵抗素子４１０の温度が、選択された抵抗素子４３０の温度と実質的に同じになる。
【００４９】
ＲＳＶＭセル２０４の周囲温度は、アレイ２０２内のＳＶＭセルの周囲温度とほぼ同じであるものとしている。また、ＲＳＶＭセルヒータ４００が示す加熱に対する挙動も、アレイ２０２内の抵抗素子４３０（選択されたＳＶＭセル３０２）のものと実質的に同じであるものとしている。ＲＳＶＭセルヒータ４００は、変動する電流として加えられた電力の関数として示されているが、この電力は、局部的な熱源として十分に機能するものであれば、電圧、高周波（ＲＦ）電力、レーザ、他の形態の電力などとして印加してもよいと考えられる。
【００５０】
フィードバック制御式温度制御装置２０６を有する熱アシスト磁気記憶装置２００は、選択されたＳＶＭセルの温度の上昇に応じた信頼性の高い熱アシスト書込み動作が可能であるという点で有利である。そのような熱アシスト動作は、非常に狭い温度範囲に合わせて厳密にコントロールされる。また、アレイＳＶＭセルの最終的な温度に影響を与える周囲温度（すなわち基板温度）の変化の影響を実質的に除去することができる。この温度変化の除去は、アレイ２０２の各ＳＶＭセルにそれぞれ温度センサを取り付けることなく実現できる点で都合がよい。
【００５１】
ＲＳＶＭセル２０４およびフィードバック制御式温度制御装置２０６を有する熱アシスト磁気記憶装置２００の物理的実施形態の説明はここまでにし、次に、図５のフロー図並びに図２、図３および図４の構成要素を参照して、使用方法に関する他の実施形態について説明する。本明細書に記載する方法は、明細書に記載した順番で実施する必要は必ずしもない。本明細書の説明は、本発明による温度制御式熱アシスト磁気記憶装置２００を使用するための少なくとも１つの方法を例示しているに過ぎない。
【００５２】
図３および図４に示す構成要素を参照すると、図５のフロー図に示すように、ブロック５００で、ある特定のＳＶＭセルが選択される。この選択は、行選択素子４３４および列選択素子４３６を用いてある特定の列３１６およびある特定の行３１８を選択し、ある特定のＳＶＭセル３０２を選択することにより実施される。
【００５３】
ブロック５０２で、第１の電力をＲＳＶＭセル２０４に供給する。第１の電力は加熱電力であり、この電力供給には、ＲＳＶＭセル２０４を加熱する働きがある。ブロック５０４で、第１の電力と実質的に同じ第２の電力を選択された抵抗素子４３０（選択されたＳＶＭセル３０２）に供給する。
【００５４】
少なくとも１つの実施形態において、第１および第２の電力を供給すると、ＲＳＶＭセル２０４および選択された抵抗素子４３０の内部は自己加熱する。他の実施形態において、この加熱は熱結合によって実施される場合もある。その場合、別個の加熱デバイスに第１および第２の電力を供給し、その加熱デバイスをＲＳＶＭセル２０４および選択された抵抗素子４３０に熱結合させる。
【００５５】
磁気メモリの技術分野では、磁気ビットのサイズが小さくなるほど、ビットの保磁力は増加することが一般に知られている。たとえば、０．２５×０．７５マイクロメートルのビットは約４０Ｏｅ［１Ｏｅ＝１０００／（４×ｐｉ）Ａ／ｍ］の保磁力を有するのに対し、０．１５×０．４５マイクロメートルのビットは約７５Ｏｅ［１Ｏｅ＝１０００／（４×ｐｉ）Ａ／ｍ］の保磁力を有する場合がある。一般に、物質の保磁力は温度の上昇とともに減少する。たとえば、温度を１００℃上昇させると、保磁力は約５０％低下する場合がある。一般に、元の状態まで温度を低下させれば、元の保磁力に戻る。
【００５６】
したがって、加熱電力をＲＳＶＭセル２０４に供給すると、ＲＳＶＭセル２０４の保磁力は減少することになる。ＲＳＶＭセル２０４はアレイ２０２のＳＶＭセルと実質的に同じものであるから、抵抗素子４１０（ＲＳＶＭセル２０４）の温度を測定および制御することにより、選択された抵抗素子４３０（選択されたＳＶＭセル３０２）に対して行われる実質的に同じ温度制御を推測することができる。
【００５７】
この温度制御を実現するために、ブロック５０６で、ＲＳＶＭセル２０４に接続された温度制御装置２０６からフィードバック電圧ＶＴを検出する。ブロック５１０で、そのフィードバック電圧ＶＴを基準電圧Ｖｒｅｆと比較する。基準電圧Ｖｒｅｆはある特定の温度を表し、少なくとも１つの実施形態において、基準電圧ＶｒｅｆはＲＳＶＭセル２０４および選択されたＳＶＭセル３０２の低減後の保磁力を表す。
【００５８】
ブロック５１２で、負帰還差動増幅器４２６は、ＶＴとＶｒｅｆの比較結果に基づいて、ＲＳＶＭセル２０４に供給される可変の第１の電力を調節する。電源４０８が第１の電力を供給するときに、ブロック５１４で、抵抗素子４３０に供給される第２電力も同様に調節し、第１の電力と実質的に同じになるようにする。
【００５９】
ＲＳＶＭセル２０４および選択されたＳＶＭセル３０２が所望の温度になると、ブロック５１６で、選択されたＳＶＭセル３０２に書込み磁界を加える。加える磁界は、選択されたＳＶＭセル３０２の低減後の保磁力よりも大きくする。熱の形でエネルギーを加えることにより抵抗素子４３０（選択されたＳＶＭセル３０２）の保磁力が低減されているので、選択されたＳＶＭセル３０２の磁化の向きを変更することができる。適当な検出動作を書込み動作と組み合わせることで、書込み動作の成功を確認することができる。
【００６０】
判定動作５１８に示すように、上記の方法を繰り返すことで、さらに他の書込み動作を行なうことができる。この方法によれば、熱アシスト書込み動作が正確に実施されるので有利である。したがって、アレイ２０２内におけるＳＶＭセル間の緩衝空間のマージンを縮小することができる。
【００６１】
他の実施形態として、熱アシスト磁気記憶装置２００を組み込んだコンピュータシステムも考えられる。メインボード、少なくとも１つのＣＰＵ、および図４を参照して上で説明したような熱アシスト磁気記憶装置２００を有するコンピュータは、改良型熱アシスト磁気記憶装置２００の利点をシステムレベルにまで高めることができる。
【００６２】
本発明は好ましい実施形態を参照して説明しているが、当業者であれば、本発明の思想および範囲から外れることなく、種々の変更、改変、および改良を施したり、好ましい実施形態の構成要素やステップをその均等で置き換えることもできるものと考えられる。また、本発明の実質的範囲から外れることなく、特定の状況や物質に合わせて、本発明の教示に対し、多数の変更を施すこともできるであろう。上には特に明記していないが、本件は、それらの変更、改変、修正および改良についても、本発明の思想および範囲に含めることを意図している。したがって、本発明が、本発明を実施する最良の形態として開示した特定の実施形態に限定されることはない。本発明は、特許請求の範囲に含まれるすべての実施形態を含む。
【図面の簡単な説明】
【００６３】
【図１Ａ】従来技術による磁気メモリセルを示す斜視図である。
【図１Ｂ】従来技術による磁気メモリセルを示す斜視図である。
【図２】本発明による温度制御式熱アシスト磁気記憶装置を示すブロック図である。
【図３】図２に示されるようなクロスポイントアレイおよび基準ＳＶＭセルの一部を示す斜視図である。
【図４】図２に示す温度制御式熱アシスト磁気記憶装置の電気回路を示す概略図である。
【図５】図２、図３および図４に示す温度制御式熱アシスト磁気記憶装置を利用するステップを示すフロー図である。
【図１Ａ】
2005235372.tif 000003
【図１Ｂ】
2005235372.tif 000004
【図２】
2005235372.tif 000005
【図３】
2005235372.tif 000006
【図４】
2005235372.tif 000007
【図５】
2005235372.tif 000008