(57)【要約】【課題】  本発明の目的は、小型化が可能で複数のＭＩ素子を接続可能な、良好なＳ／Ｎ比を有するＩＣチップ、ＭＩセンサ、及びＭＩセンサを備えた電子装置を提供する。【解決手段】  ＩＣチップ１３は、短パルス幅のパルス信号を発生するパルス発生回路２０と、パルス信号をＸＹＺ軸切替信号に基づいて分配するＸＹＺ軸切替回路２１と、電流増幅されたパルス信号が制御入力部に供給されることにより励磁電流をＭＩ素子１２に供給するスイッチング回路２４と、励磁電流によりＭＩ素子１２に誘導された検知信号のピーク値を検出するサンプリング回路３１等から構成される。ＸＹＺ軸切替回路２１から分配された後のパルス信号がスイッチング回路２４の制御信号およびサンプリング回路３１の制御信号となるので、サンプリング回路３１においてパルス信号の制御信号により検知信号のピーク値を容易に検出することができる。【選択図】  図３
2005274447.tif 000002
【特許請求の範囲】
【請求項１】
外部磁場を検知する複数のＭＩ素子に励磁電流を供給し、該励磁電流に基づいて該複数のＭＩ素子から外部磁場の大きさに対応する検知信号が供給されるＩＣチップであって、
パルス発生手段と、
前記ＭＩ素子に励磁電流を供給する電流供給用スイッチング手段と、
前記ＭＩ素子から供給される検知信号の略ピーク値を検出するサンプリング手段とを備え、
前記電流供給用スイッチング手段およびサンプリング手段はＭＩ素子毎に設けられ、
一のＭＩ素子に対応する電流供給用スイッチング手段の制御入力部およびサンプリング手段の制御入力部に、前記パルス発生手段が生成したパルス信号を同時に分配する切替手段を備えることを特徴とするＩＣチップ。
【請求項２】
前記切替手段は、当該ＩＣチップの外部より供給された切替信号に基づいてパルス信号を分配することを特徴とする請求項１記載のＩＣチップ。
【請求項３】
前記切替手段と電流供給用スイッチング手段の制御入力部との間に遅延手段を備え、
前記遅延手段は、前記サンプリング手段の制御入力部に供給されるパルス信号に基づいてサンプリング手段が検知信号を検出する時と検知信号のピークとが同期するように、電流供給用スイッチング手段の制御入力部に供給するパルス信号を遅延させることを特徴とする請求項１または２記載のＩＣチップ。
【請求項４】
前記検知信号のピークは、前記励磁電流の立ち上がり時に対応して形成されることを特徴とする請求項３記載のＩＣチップ。
【請求項５】
前記切替手段とサンプリング手段の制御入力部との間に他の遅延手段を備え、
前記他の遅延手段は、前記サンプリング手段の制御入力部に供給されるパルス信号に基づいてサンプリング手段が検知信号を検出する時と検知信号のピークとが同期するように、サンプリング手段の制御入力部に供給するパルス信号を遅延させることを特徴とする請求項１〜４のうち、いずれか一項記載のＩＣチップ。
【請求項６】
前記検知信号のピークは、前記励磁電流の立ち下がり時に対応して形成されることを特徴とする請求項５記載のＩＣチップ。
【請求項７】
３個の前記ＭＩ素子に接続され、前記切替信号は２ビットのパラレル信号からなることを特徴とする請求項２〜６のうち、いずれか一項記載のＩＣチップ。
【請求項８】
請求項１〜７のうちいずれか一項記載のＩＣチップと、
前記ＩＣチップに接続された複数のＭＩ素子と、を備えるＭＩセンサ。
【請求項９】
請求項８記載のＭＩセンサを備える電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微弱な磁場を検知可能なＭＩ（magneto-impedance effect、磁気インピーダンス効果型）センサに用いられるＩＣチップ、ＭＩセンサ、及びＭＩセンサを備えた電子装置に関する。
【背景技術】
【０００２】
従来、磁気センサとして、ホールセンサ、フラックスゲートセンサ、磁気抵抗効果型（ＭＲ）センサ等が実用化されてきた。これらのうちフラックスゲートセンサは１μＯｅの高い検出感度という特長を有し、ＭＲセンサは大きさが数十μｍの感磁素子を備え、低消費電力、及び高速応答性という特長を有している。
【０００３】
一方、磁気センサとして、磁気インピーダンス効果（ＭＩ効果）を利用した磁気インピーダンス効果型（ＭＩ）センサが提案されている。ＭＩセンサは、感磁素子部分であるＭＩ素子が軟磁性体よりなるアモルファスワイヤに検知コイルを巻回した構造を有する。ＭＩセンサは、高周波あるいはパルス状の励磁電流をアモルファスワイヤに供給して表皮効果を発生させ、アモルファスワイヤの長手方向に印加されている外部磁場との作用で、アモルファスワイヤの透磁率の変化によりインピーダンスが変化し、外部磁場の大きさに対応する検知信号が検知コイルに誘導される現象を利用して外部磁場を検出するものである。
【０００４】
ＭＩセンサは、（１）磁場検出限界が１μＯｅであり高感度であること、（２）短パルス電流を使用するので低消費電力であること等の特長を有している。ＭＩセンサはこれらの特長を生かして、電子コンパス等の携帯電子装置に搭載され始めている（例えば特許文献１および２参照。）。
【特許文献１】特開平６−１７６９３０号公報
【特許文献２】特開２００１−２９６１２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、ＭＩ素子の検知コイルに誘導された検知信号はアナログ信号であり、そのピーク値が、外部磁場のアモルファスワイヤの長手方向成分の大きさに比例する。したがって、検知信号のピーク値を的確に検出することによりＭＩセンサの信号対雑音比（Ｓ／Ｎ比）を向上することができる。
【０００６】
しかしながら、パルス状の励磁電流の立ち上がり等に伴って誘導される検知信号は時間幅が数ｎｓｅｃから数１０ｎｓｅｃと短く、さらに検知信号の波形が急峻であるので、検出する際のタイミングのずれにより検知信号のピーク値からずれた電圧値を検出してしまいＳ／Ｎ比の劣化を招き易い。また、励磁電流の立ち上がり時間を短くして検知信号のピーク値を増加させてＳ／Ｎ比を向上することが考えられるが、検知信号の電圧値の変化が大きくなり検出のタイミングが一層困難になるという問題がある。
【０００７】
さらに、複数のＭＩ素子毎に励磁電流を供給する回路や検知信号を検出する回路を設ける必要があり、ＭＩ素子毎の回路のバラツキにより、検知信号の検出がさらに困難化するという問題がある。
【０００８】
そこで、本発明は上記問題に鑑みてなされたもので、本発明の目的は、小型化が可能で複数のＭＩ素子を接続可能な、良好なＳ／Ｎ比を有するＩＣチップ、ＭＩセンサ、及びＭＩセンサを備えた電子装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の一観点によれば、外部磁場を検知する複数のＭＩ素子に励磁電流を供給し、該励磁電流に基づいて該複数のＭＩ素子から外部磁場の大きさに対応する検知信号が供給されるＩＣチップであって、パルス発生手段と、前記ＭＩ素子に励磁電流を供給する電流供給用スイッチング手段と、前記ＭＩ素子から供給される検知信号の略ピーク値を検出するサンプリング手段とを備え、前記電流供給用スイッチング手段およびサンプリング手段はＭＩ素子毎に設けられ、一のＭＩ素子に対応する、電流供給用スイッチング手段の制御入力部およびサンプリング手段の制御入力部に、前記パルス発生手段が生成したパルス信号を同時に分配する切替手段を備えることを特徴とするＩＣチップが提供される。
【００１０】
本発明によれば、複数のＭＩ素子からの外部磁場の大きさに対応する検知信号のピーク値を検出する際に、検知信号を誘導する励磁電流のタイミングを制御するパルス信号と検出のタイミングを制御するパルス信号とに、切替手段によりＭＩ素子毎に同時に分配したパルス信号を用いる。したがって、切替手段でパルス信号の波形の変形や遅れが生じても、同一のパルス信号に基づいているので、検出の同期のずれを防止することができ、その結果、確実に検知信号のピーク値を検出できるので、良好なＳ／Ｎ比を有するＩＣチップを実現することができる。
【００１１】
前記切替手段は、当該ＩＣチップの外部より供給された切替信号に基づいてパルス信号を分配してもよい。ＩＣチップに接続されたＭＰＵ等から切替信号を供給することにより、ＭＩ素子毎に分解された外部磁場の大きさをＩＣチップが検出し、出力信号としてＭＰＵ等に出力することにより、外部磁場の大きさおよび方向を検出することができる。
【００１２】
前記切替手段と電流供給用スイッチング手段の制御入力部との間に遅延手段を備え、前記遅延手段は、前記サンプリング手段の制御入力部に供給されるパルス信号に基づいてサンプリング手段が検知信号を検出する時と検知信号のピークとが同期するように、電流供給用スイッチング手段の制御入力部に供給するパルス信号を遅延させさせてもよい。検知信号を遅延させることにより、サンプリング手段の遮断時に検知信号のピークを容易に同期させることができる。
【００１３】
前記検知信号のピークは、前記励磁電流の立ち上がり時に対応して形成させてもよい。励磁電流の立ち上がり時に誘導される検知信号のピークを用いることで、サンプリング手段の制御入力部に供給されるパルス信号と容易に同期させることができる。
【００１４】
また、前記切替手段とサンプリング手段の制御入力部との間に他の遅延手段を備え、前記他の遅延手段は、前記サンプリング手段の制御入力部に供給されるパルス信号に基づいてサンプリング手段が検知信号を検出する時と検知信号のピークとが同期するように、サンプリング手段の制御入力部に供給するパルス信号を遅延させてもよい。上述した検知信号を遅延させる代わりに、サンプリング手段に制御信号として供給するパルス信号を遅延させることにより、サンプリング手段の遮断時に検知信号のピークを容易に同期させることができる。
【００１５】
検知信号のピークは、前記励磁電流の立ち下がり時に対応して形成させてもよい。励磁電流の立ち下がり時に誘導される検知信号のピークを用いることで、サンプリング手段の制御入力部に供給されるパルス信号と容易に同期させることができる。
【００１６】
３個の前記ＭＩ素子に接続され、前記切替信号は２ビットのパラレル信号から構成されてもよい。切替信号を２ビットのパラレル信号とすることで、３つのＭＩ素子にシリアルにパルス信号を分配することができる。
【００１７】
本発明の他の観点によれば、上記いずれかのＩＣチップと、前記ＩＣチップに接続された複数のＭＩ素子とを備えるＭＩセンサが提供され、さらに、上記のＭＩセンサを備える電子装置が提供される。
【００１８】
本発明によれば、上記のＩＣチップは良好なＳ／Ｎ比を有するので、外部磁場の大きさおよび方向の検出が正確かつ信頼性が高いＭＩセンサおよび電子装置を実現できる。
【発明の効果】
【００１９】
本発明によれば、パルス発生手段から供給されたパルス信号を切替手段によりＭＩ素子毎に分配したパルス信号を、検知信号を誘導する励磁電流のタイミングを制御するパルス信号とサンプリング手段での検出のタイミングを制御するパルス信号としているので、外部磁場の大きさに対応する検知信号のピーク値を確実に検出できる。その結果、良好なＳ／Ｎ比を有するＩＣチップを実現することができる。
【発明を実施するための最良の形態】
【００２０】
以下、図面に基づいて本発明の実施の形態を説明する。
【００２１】
（第１の実施の形態）
図１は、本発明の実施の形態に係るＭＩセンサの斜視図である。図１を参照するに、本実施の形態のＭＩセンサ１０は、ケース１１内に配設された３つの磁気インピーダンス効果型素子（以下「ＭＩ素子」と略称する。）１２X、１２Y、１２z（以下特に断らない限りＸ軸、Ｙ軸、Ｚ軸についての符号「１２X、１２Y、１２z」を「１２」と略称し、他の符号についても同様とする。）と、ＭＩ素子１２に接続されケース１１内に配設されたＩＣチップ１３等により構成されている。ＭＩ素子１２は、同じ面内で互いに略垂直（Ｘ軸とＹ軸とする。）をなしてケース１１内に配置された２つＭＩ素子１２X、１２Yと、これらのＭＩ素子１２X、１２Yに垂直に配置されたＺ軸のＭＩ素子１２zとからなる。
【００２２】
ＭＩセンサ１０は、ＩＣチップ１３が励磁電流を各々のＭＩ素子１２に供給し、磁気インピーダンス効果により外部磁場のＸ軸、Ｙ軸、およびＺ軸成分の大きさに対応した検知信号が各軸のＭＩ素子１２の検知コイル（後述する。）に誘導され、ＩＣチップ１３がその検知信号を処理して外部磁場の各軸成分の大きさに対応した出力信号をＭＩセンサ１０に接続されたＭＰＵ等（図示せず）に供給し、ＭＰＵ等により３軸方向の磁場成分が合成され、外部磁場の方向及び大きさを検出することができる。
【００２３】
ケース１１は、セラミック、ガラス、プラスチック、シリコン等よりなり、略中心にＩＣチップ１３が収納される四角形の凹部が形成される。ケース１１は、Ｘ軸およびＹ軸のＭＩ素子１２X、１２Yが収納される長さ約４ｍｍ、幅数ｍｍ程度の凹部が形成され、さらにＺ軸のＭＩ素子が配置される凹部あるいは貫通孔が形成される。なお、Ｚ軸のＭＩ素子は、図１に示すように、その一部がケース１１の上面から突出していてもよく、ケースの底面から突出してもよい。また、ケース１１の上面の周辺部にはケース電極１４が設けられ、ケース電極１４はワイヤ１５等によりＩＣチップ１３および後述するＸＹＺ切替信号等の信号の送受信を行う電子基板等の端子に接続される。
【００２４】
ＩＣチップ１３は、後述する回路を有するＣＭＯＳまたはバイポーラＩＣ等により構成される。ＩＣチップ１３の表面に、ＭＩ素子１２と接続をするための励磁電流用電極１６、励磁電流用グランド電極１６Ｇ、及び検知信号用電極１７が設けられ、また、電源電圧が供給される電源電極や、出力信号を外部のＭＰＵ等に供給するための出力用電極、接地電位のためのグランド電極等の外部との接続用電極１９が設けられる。ＩＣチップ１３は、ＭＩ素子１２のアモルファスワイヤ（図３において示す。）に流すパルス状の励磁電流を励磁電流用電極１６及び励磁電流用ワイヤ１６ａを介して供給し、また、外部磁場の大きさに対応する検知信号が検知信号用電極１７を介して供給され、後述する回路により外部磁場の大きさに相当する出力信号がＩＣチップ１３に接続されたＭＰＵ等に出力する。
【００２５】
ＭＩ素子１２は、上述したようにケース１１に長手方向を各々Ｘ軸、Ｙ軸およびＺ軸に並行に３つ配置され、外部磁場をＸ軸、Ｙ軸およびＺ軸の３軸方向に分解してそれらの成分の大きさを各々検出する。
【００２６】
図２は、ＭＩ素子の一例を示す斜視図である。図２を参照するに、ＭＩ素子１２は、アモルファスワイヤ４１と、そのアモルファスワイヤ４１を巻回するように形成された検知コイル４２と、アモルファスワイヤ４１に接続されＩＣチップ１３から励磁電流が供給される端子４３等により構成されている。ＭＩ素子１２は例えばおおよそ長さ数ｍｍ、幅１ｍｍ、高さ０．３ｍｍの形状を有する。ＭＩ素子１２は、磁気インピーダンス効果により、ＭＩ素子１２に印加される外部磁場について、アモルファスワイヤ４１の長手方向成分の大きさを検出することが可能である。なお、外部磁場の方向を検出するためには必ずしも３つのＭＩ素子１２のアモルファスワイヤ４１の長手方向が略垂直をなす必要はなく、互いに平行でなければよい。但し、効率の観点からは、３つのＭＩ素子１２のアモルファスワイヤの長手方向が垂直をなすことが好ましい。
【００２７】
アモルファスワイヤ４１は、長さ約２ｍｍ、直径数十μｍの軟磁性のアモルファス磁性体から構成されている。アモルファス磁性体には、例えば、ＦｅＢ、ＣｏＢ，ＦｅＮｉＳｉＢ、ＦｅＣｏＳｉＢ、ＣｏＳｉＢ等を用いることができ、検知コイル４２に誘導される検知信号の線形性の点より、外部磁場が数Ｏｅ以下において磁歪を示さない材料、或いは線引き後に熱処理を施した材料が好ましい。なお、アモルファスワイヤ４１に替えて軟磁性薄膜あるいは軟磁性薄体を使用することができるが、軟磁性薄膜あるいは軟磁性薄体の幅方向の反磁場がアモルファスワイヤより大きいので、アモルファスワイヤがより好ましい。また、アモルファスワイヤ４１に替えて非磁性導体のワイヤを芯材として、その表面を軟磁性材料を１０ｎｍから５μｍの厚さで、電着法、蒸着法、スパッタ法、ＣＶＤ法等により被覆したものを用いてもよい。この場合の軟磁性材料には上述した、ＦｅＢ、ＣｏＢ，ＦｅＮｉＳｉＢ、ＦｅＣｏＳｉＢ、ＣｏＳｉＢの他、ＮｉＦｅ（パーマロイ）、ＦｅＡｌＳｉ等の軟磁性材料を用いることができる。芯剤には例えばＡｌ、Ｃｕ等を用いることができ、アモルファスワイヤより選択の範囲が拡大する点で好ましく、さらに端子４３に接続し易い芯材が選択できる点で好ましい。
【００２８】
また、アモルファスワイヤ４１の長さを２ｍｍ以下、さらには１ｍｍ以下にしてもよい。磁気インピーダンス効果の原理により、アモルファスワイヤ４１を短小化しても外部磁場の検出感度は悪化せず、小型化可能な点で好ましい。短小化した場合の問題点はアモルファスワイヤとＡｌ等からなる端子４３とのボンディングがより困難になることであるが、超音波併用熱圧着法により可能である。また、アモルファスワイヤ４１の周回方向に巻回される検知コイル４２は、例えば１０ｔ〜１００ｔであり、小型化の観点から１０ｔ〜３０ｔであることが好ましい。
【００２９】
図３は、第１の実施の形態に係るＩＣチップの回路図、図４は図３に示す回路の波形図である。
【００３０】
図３および適宜図４を参照しつつ説明する。ＩＣチップ１３は、ＭＩ素子１２に励磁電流を供給するための励磁電流生成部１３Ａと、ＭＩ素子１２からの検知信号を処理し出力信号を外部のＭＰＵ等に送信する信号処理部１３Ｂ等から構成される。
【００３１】
励磁電流生成部１３Ａは、短パルス幅のパルス信号を発生するパルス発生回路２０と、パルス信号をスイッチング回路２４の制御信号およびサンプリング回路３１の制御信号として、Ｘ軸、Ｙ軸、およびＺ軸用のスイッチング回路２４およびサンプリング回路３１これらに分配するＸＹＺ軸切替回路２１と、前記パルス信号を遅延させる遅延回路２２と、パルス信号を電流増幅するバッファ回路２３と、電流増幅されたパルス信号が制御入力部に供給されることにより励磁電流をＭＩ素子１２に供給するスイッチング回路２４等より構成される。
【００３２】
信号処理部１３Ｂは、Ｘ軸、Ｙ軸、およびＺ軸のＭＩ素子１２からの検知信号のピーク値を各々検出するサンプリング回路３１およびホールド回路３２と、検出された信号を増幅等する増幅回路３３および出力回路３４等から構成される。以下、具体的に各々の回路を説明する。
【００３３】
パルス発生回路２０では、マルチバイブレータや水晶発振器を用いた発振回路等により数百ｋＨｚ〜数十ＭＨｚのパルス状のクロック信号が生成され、クロック信号を分周すると共に、積分回路等により遅延させ、例えば、もとの信号と遅延させた信号の反転信号の「ＡＮＤ」をとって、図４Ａに示す例えば１〜５０ｎｓｅｃ程度の時間幅の短いパルスを生成する。なお、本実施の形態では一例としてパルス周期を５００ｋＨｚとし、パルス幅を４５ｎｓｅｃとした。パルス発生回路２０により生成されたパルス信号はＸＹＺ軸切替回路２１に送信される。
ＸＹＺ軸切替回路２１は、パルス発生回路２０と、各軸毎に設けられた遅延回路２２およびバッファ回路３０との間に設けられ、パルス発生回路２０から供給されたパルス信号が、例えば図１に示すＭＩセンサに接続されるＭＰＵ等等の外部から供給される図４Ｂ−１およびＢ−２に示すＸＹＺ軸切替信号に基づいて、Ｘ軸、Ｙ軸、およびＺ軸用の遅延回路２２およびバッファ回路３０に分配される。
【００３４】
ここで、ＸＹＺ軸切替信号は、切替信号電極４６−１、４６−２に供給され、ＸＹＺ軸切替信号Ｂ−１、ＸＹＺ軸切替信号Ｂ−２の２ビットのパラレル信号からなる。図４Ｂ−１、Ｂ−２、およびＣx〜Ｃzに示すように、パルス信号は、ＸＹＺ軸切替信号Ｂ−１とＸＹＺ軸切替信号Ｂ−２の両方が「Ｈｉｇｈ」の場合にＸ軸用の接続線Ｃxに分配され、ＸＹＺ軸切替信号Ｂ−１が「Ｈｉｇｈ」、ＸＹＺ軸切替信号Ｂ−２が「Ｌｏｗ」の場合にＹ軸用の接続線Ｃyに分配され、ＸＹＺ軸切替信号Ｂ−１が「Ｌｏｗ」、ＸＹＺ軸切替信号Ｂ−２が「Ｈｉｇｈ」の場合にＺ軸用の接続線Ｃzに分配される。なお、ＸＹＺ軸切替信号と分配先との対応関係は上述した対応関係に限定されず、ＸＹＺ軸切替信号は２ビットに限定されない。また、ＸＹＺ軸切替回路２１が２つのパルス信号毎に切替えられる例を示したが、１つのパルス信号毎であってもよく、３つ以上でもよい。また、ＸＹＺ軸切替信号はＩＣチップの内部で生成してもよい。
【００３５】
遅延回路２２は、ＸＹＺ軸切替回路２１とバッファ回路２３との間に、Ｘ軸、Ｙ軸、およびＺ軸用の３つの回路２２X、２２Y、２２Zが設けられ、例えば積分回路とバッファから構成され、パルス信号を所定の時間を遅延させて、後述するサンプリング回路３１における検知信号と制御信号とのタイミングを合わせる。
【００３６】
バッファ回路２３は、Ｘ軸、Ｙ軸、およびＺ軸用の３つの回路２３X、２３Y、２３Zが設けられ、数個〜１０数個の直列に接続されたバッファから構成される。下流のバッファになるほど、より大きな駆動電流を流すことが可能なように、例えばＣＭＯＳ−ＦＥＴのゲート幅とゲート長の積を次第に大きく設定してもよい。スイッチング回路２４の制御入力部に一層大きな電流を流すことができ、スイッチング回路２４のターンオン等を高速化できる。
【００３７】
スイッチング回路２４はＸ軸、Ｙ軸、およびＺ軸用の３つの回路２４X、２４Y、２４Zが設けられ、例えばＭＯＳ−ＦＥＴにより構成される。スイッチング回路２４では、バッファ回路２３からパルス信号がスイッチング回路２４の制御入力部であるゲート２４−１に入力される。パルス信号によりこのＭＯＳ−ＦＥＴがターンオンされると、励磁電流がソースから励磁電流用電極１６を介して各軸のＭＩ素子１２に供給される。励磁電流の波形は図４Ｄx〜Ｄzに示すものとなる。すなわち、励磁電流は、Ｘ軸用のＭＩ素子１２X、Ｙ軸用のＭＩ素子１２Y、Ｚ軸用のＭＩ素子１２Ｚに、順次、すなわち時系列的に供給される。これにより各軸のＭＩ素子１２に流れた励磁電流が他の軸の検知信号に与える影響を防止する。
【００３８】
ここで励磁電流は、１００ｍＡ〜５００ｍＡの範囲であることが好ましい。１００ｍＡより小さいとＭＩ素子１２の検知コイル４２に十分な出力電圧が誘導されず、信号対雑音比が低下、すなわち磁場検出感度が低下してしまう。また５００ｍＡより大きいとスイッチング時に発生したノイズが検知信号等に重畳してしまい、信号対雑音比が低下してしまう。
【００３９】
励磁電流は、スイッチング回路２４から励磁電流用電極１６に取り出される。励磁電流用電極１６は、スイッチング回路２４に近くかつＭＩ素子１２のアモルファスワイヤ４１の長手方向の一端付近に設けられる。励磁電流用電極１６はアモルファスワイヤ４１に可能な限り近接して設けられる程よい。励磁電流は比較的大電流であるので、スイッチング回路２４からアモルファスワイヤ４１までの配線が長すぎると、配線がアンテナとなって電磁波が放射され、その電磁波が例えば検知信号に重畳され信号対雑音比を低下させてしまう。
【００４０】
励磁電流用電極１６に接続されたアモルファスワイヤ４１にはパルス状の励磁電流が流れ、その他端に接続された励磁電流用グランド電極１６Ｇに落とされる。
【００４１】
図４Ｅx〜Ｅzに示すように、外部磁場のアモルファスワイヤ４１の長手方向成分の大きさに応じて、Ｘ軸、Ｙ軸およびＺ軸用の検知コイル４２の両端にそれぞれ検知信号が誘導される。この検知信号は検知コイル４２から検知信号用電極１７を介してサンプリング回路３１に供給される。
【００４２】
サンプリング回路３１では、ＸＹＺ軸切替回路２１において分配されたパルス信号が制御入力部ＳＷ−１に供給され、検知信号のメインピークのピーク値がサンプリングされる。具体的には、サンプリング回路３１は、アナログスイッチＳＷX、ＳＷY、ＳＷZにより構成されている。すなわち、図４Ｅx〜Ｅzに示すように、検知信号に対して、図４ＳＷX−１〜ＳＷZ−１に示すパルス信号がアナログスイッチＳＷX、ＳＷY、ＳＷZの制御入力部ＳＷX−１、ＳＷY−１、ＳＷZ−１に供給され、例えばパルス信号が「Ｈｉｇｈ」のとき、検知信号がアナログスイッチＳＷX、ＳＷY、ＳＷZを透過し、そのピーク値がホールド回路３２で保持される（後程詳述する。）。
【００４３】
なお、パルス信号はアナログスイッチの制御入力部ＳＷ−１を駆動するための電流量に増加させるため、ＸＹＺ軸切替回路２１とアナログスイッチの制御入力部ＳＷ−１との間にバッファ３０が設けられる。バッファ回路３０は、上述したバッファ回路２３と略同様に構成される。
【００４４】
ホールド回路３２は、コンデンサＣａｐ等からなり、サンプリング回路３１により検出された検知信号のメインピークのピーク値がホールドされる。その結果、図４Ｅx〜Ｅzに示す時系列に連なったＸ軸、Ｙ軸、Ｚ軸の検知信号のピーク値がホールドされた図４Ｇに示す検出信号が得られる。なお、コンデンサＣａｐの一端は、基準電圧生成回路２６により所定の基準電圧に設定される。
【００４５】
増幅回路３３および出力回路３４では、ホールドされた検出信号が増幅されアナログの検出信号として図４Ｇに示される波形と同形で電圧値等が増幅された出力信号が出力される。
【００４６】
なお、アナログの出力信号はＡＤ変換回路を増幅回路３３の出力側に設けてデジタル信号として出力してもよく、デジタル信号はシリアルおよびパラレル信号のいずれでもよい。また、検出信号をＡＤ変換回路に供給する場合は増幅回路３３および出力回路３４を省略してもよい。
【００４７】
次に、検知信号のサンプリングのタイミングを、Ｘ軸用の回路の信号を例として詳述する。Ｙ軸およびＺ軸用の回路の信号も同様であることはいうまでもない。
【００４８】
図５は、検知信号のサンプリングのタイミングを示す図である。図５および上述した図３を参照するに、ＸＹＺ軸切替回路２１の出力側のパルス信号Ｃxが、遅延回路２２により所定時間（ここでは約２６ｎｓｅｃ）遅延され、図５Ｄxに示すパルス信号となる。このパルス信号に対応してＭＩ素子１２に励磁電流が流れ、図５Ｅｘに示す検知信号が誘導され、アナログスイッチＳＷxに入力される。
【００４９】
一方、パルス信号Ｃxがバッファを介してアナログスイッチの制御入力部ＳＷX−１に、図５ＳＷX−１に示すように寄生容量等による約１ｎｓｅｃ遅延されてスイッチング回路２４xの制御入力部２４X−１に入力される。図５ＳＷX−１に示す制御信号に対応してアナログスイッチの開閉が行われ、アナログスイッチは、検知信号のピークの位置（Ｄxの立ち上がりから十数ｎｓｅｃ後）あるいはややピークを過ぎた位置で遮断される。その結果図５Ｇに示すように、ピーク値あるいはピークの近傍の波高値をサンプリングすることができる。
【００５０】
このように、サンプリングは、パルス信号が「Ｈｉｇｈ」から「Ｌｏｗ」に立ち下がる際に同期して行われるので、厳密にタイミングを合わせる必要がある。さらに、Ｘ軸の他に、Ｙ軸、Ｚ軸の時間合わせが必要となる。
【００５１】
本実施の形態では、１つのＸＹＺ軸切替回路２１により分配したパルス信号を各スイッチング回路２４とサンプリング回路３１の制御信号としている。したがって、サンプリング回路３１での検知信号と制御信号とのタイミングが合わせ易くなる。各軸間においても、バッファ回路２３、スイッチング回路２４を略同様に構成することにより、各軸間でタイミングが合わせ易くなる。
【００５２】
図６は、ＸＹＺ軸切替回路の一例を示す図である。図６を参照するに、ＸＹＺ軸切替回路２１は、ＮＡＮＤ素子４８ａ、ＡＮＤ素子４８ｂ、およびバッファ素子４８ｃ等からなり、ＸＹＺ軸切替信号１および２を演算して、パルス発生回路２０からのパルス信号をＸ軸、Ｙ軸、およびＺ軸用の回路にＮＡＮＤ素子４８ｄを用いて分配する。パルス信号が流通するＮＡＮＤ素子４８ｄはその構成がバッファ素子よりも複雑であるので、立ち上がり時間や立ち下がり時間等の過渡特性にＮＡＮＤ素子４８ｄ間のばらつきが増大し易い。本実施の形態では、このようなＸＹＺ軸切替回路２１を１つしか使用していないので、ＮＡＮＤ素子４８ｄを使用する数を抑制することによりＮＡＮＤ素子４８ｄを流通したパルス信号の立ち上がり時間等のずれや遅延量を抑制でき、各軸の検知信号の波形の変形を抑制できる。したがって、外部磁場に対するＭＩ素子１２の各軸間の感度合わせを容易化できる。
【００５３】
図７は、本発明によらない比較例のＸＹＺ軸切替回路の回路例である。図７を参照するに、本発明によらない比較例のＸＹＺ軸切替回路１０１は２つのＸＹＺ軸切替部１０１−１、１０１−２から構成される。パルス発生回路２０からのパルス信号を、ＸＹＺ軸切替回路１０１−１、１０１−２により、Ｘ軸、Ｙ軸、Ｚ軸用の遅延回路およびバッファ回路にパルス信号を分配する。ＸＹＺ軸切替回路１０１−１、１０１−２に図６に示した回路例を適用すると、例えばＸ軸用の回路に供給される信号が、スイッチング回路の制御信号とサンプリング回路の制御信号とが異なるＮＡＮＤ素子４８ｄを通過することにより、過渡特性のバラツキに起因するパルス信号のタイミングのずれや波形の変形が生じ互いに異なるパルス信号となる。その結果、検知信号とサンプリング回路の制御信号としてのパルス信号のタイミング合わせが困難化する。また、各軸間の感度のずれも増大する。これらのことにより、１つのＸＹＺ軸切替回路で構成するＩＣチップの優位性は、タイミング合わせの容易性、各軸間の略均一な感度により明らかである。
【００５４】
図８は、検知信号のサンプリングのタイミングの他の例を示す図である。上述した図５においては、励磁電流の立ち上がり時に伴って生じた検知信号のメインピークをサンプリングする例を示したが、図８では励磁電流の立ち下がり時に伴って生じた検知信号のメインピークをサンプリングする例である。なお、Ｘ軸用の信号を例として詳述する。
【００５５】
図８および上述した図３を参照するに、ＸＹＺ軸切替回路２１の出力側の例えばパルス幅２０ｎｓｅｃのパルス信号Ｃxが、寄生容量等による約１ｎｓｅｃの遅延で図８Ｄxに示すパルス信号となる（本例では図３の遅延回路が設けられていない。）。このパルス信号に対応してＭＩ素子１２のアモルファスワイヤ４１xに励磁電流が流れ、図８Ｅｘに示す検知信号が誘導され、アナログスイッチＳＷxに入力される。
【００５６】
一方、図３のＸＹＺ軸切替回路２１とバッファ回路３０との間に新たに遅延回路を設け、その遅延回路によりパルス信号Ｃxが所定時間（ここでは約４ｎｓｅｃ）遅延され、バッファ３０xを介してアナログスイッチの制御入力部ＳＷX−１に図８ＳＷX−１に示す波形と遅延量で供給される。図８ＳＷX−１に示す制御信号に対応してアナログスイッチＳＷxの開閉が行われ、アナログスイッチＳＷxは、検知信号のピークの位置（Ｄxの立ち下がりから数ｎｓｅｃ後）あるいはややピークを過ぎた位置で遮断される。その結果、図８Ｇに示すように、略ピーク値をサンプリングし、ホールドすることができる。
【００５７】
このように図８に示す場合も、上述した図５の場合と同様に、サンプリングは、パルス信号が「Ｈｉｇｈ」から「Ｌｏｗ」に立ち下がる際に同期して行われるので、厳密にタイミングを合わせる必要があり、さらに、Ｘ軸の他に、Ｙ軸、Ｚ軸の時間合わせが必要となる。上述したように、本実施の形態では、１つのＸＹＺ軸切替回路２１により分配したパルス信号を各軸用のスイッチング回路２４とサンプリング回路３１の制御信号としている。したがって、サンプリング回路３１での検知信号と制御信号とのタイミングが合わせ易くなる。各軸間の回路においても、バッファ回路２３、スイッチング回路２４を略同様に構成することにより、各軸間の回路でタイミングが合わせ易くなる。
【００５８】
（第２の実施の形態）
図９は、本発明の第２の実施の形態に係る電子装置の一例としての携帯電話機を示す分解図である。図９を参照するに、携帯電話機５０は、表示部５１と、操作部５２と、アンテナ５３と、スピーカ５４と、マイク５５と、電子基板５６と、電子基板５６に搭載されＭＩセンサ５８等から構成されている。
【００５９】
ＭＩセンサ５８は、上述した第１の実施の形態の構成を有し、Ｘ軸、Ｙ軸のＭＩ素子が電子基板５６と平行に、Ｚ軸を電子基板に対して垂直に配置されている。ＭＩセンサ５８により、地磁気の方向に基づいて携帯電話機５０の向いている方位・角度を検出することが可能である。例えば、携帯電話機５０が受信し表示部５１に表示された現在地付近の地図を、ＭＩセンサにより検出した携帯電話機５０の向いている方位・角度にあわせて、表示部上で地図を回転する。特に、携帯電話機５０を真北に向けた場合、電子基板と真北の方角が垂直となる。このような場合であってもＺ軸用のＭＩ素子により地磁気を検出することができるので、安定して方位・角度を表示することができる。
【００６０】
上述したように、携帯電話機５０は、ＭＩセンサ５８が、第１の実施の形態に係るＭＩセンサであることに特徴がある。ＭＩセンサ５８はＳ／Ｎ比が良好であるので、方位・角度の検出が正確かつ信頼性が高い。なお、携帯電話機５０の通信機能を有する基本構成自体は周知であり、その詳細な説明は本明細書では省略する。
【００６１】
なお、本実施の形態の電子装置を、携帯電話機を一例として説明したが、携帯電話機に限定されるわけではない。例えば、携帯端末機、カーナビゲーション装置等に適用できる。
【００６２】
以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００６３】
【図１】本発明の第１の実施の形態のＭＩセンサの斜視図である。
【図２】ＭＩ素子の一例を示す斜視図である。
【図３】第１の実施の形態に係るＭＩセンサの回路図である。
【図４】図３に示す回路の波形図である。
【図５】検知信号のサンプリングのタイミングを示す図である。
【図６】切替回路の一例を示す図である。
【図７】本発明によらない比較例の切替回路の回路例である。
【図８】検知信号のサンプリングのタイミングの他の例を示す図である。
【図９】本発明の第２の実施の形態に係る電子装置の一例としての携帯電話機を示す分解図である。  １０…ＭＩセンサ    １１…ケース    １２、１２X、１２Y、１２Z…ＭＩ素子    １３…ＩＣチップ    １３Ａ…励磁電流生成部    １３Ｂ…信号処理部    １４…ケース電極    １５…ワイヤ    １６…励磁電流用電極    １６ａ…励磁電流用ワイヤ    １６G…励磁電流用グランド電極    １７…検知信号用電極    １９…接続用電極    ２０…パルス発生回路    ２１…ＸＹＺ軸切替回路    ２２…遅延回路    ２３、２３X、２３Y、２３Z、３０…バッファ回路    ２４、２４X、２４Y、２４Z…スイッチング回路    ２６…基準電圧生成回路    ３１…サンプリング回路    ３２…ホールド回路    ３３…増幅回路    ３４…出力回路    ４１、４１X、４１Y…アモルファスワイヤ    ４２、４２X、４２Y…検知コイル    ４３…端子    ４６−１、４６−２…切替信号電極    ５０…携帯電話機    Ｃａｐ…コンデンサ
【図１】
2005274447.tif 000003
【図２】
2005274447.tif 000004
【図３】
2005274447.tif 000005
【図４】
2005274447.tif 000006
【図５】
2005274447.tif 000007
【図６】
2005274447.tif 000008
【図７】
2005274447.tif 000009
【図８】
2005274447.tif 000010
【図９】
2005274447.tif 000011