(57)【要約】【課題】  合わせ検査のパターンを半導体集積回路の設計に合わせることで、収差の乗りのパターン依存性、パターン寸法依存性等を除去する半導体装置の製造方法、フォトマスク、合わせ検査マークを提供する。【解決手段】  フォトマスクＡは半導体集積回路に関係するパターンと共に、Ｘ方向、Ｙ方向それぞれに規則性を持つ間隔で並べられた各ホール群でなる検査パターン１１を有する。フォトマスクＢは半導体集積回路に関係するパターンと共に、上記各ホール上に次第にずれて乗るようにＸ方向、Ｙ方向それぞれに規則性を持つ間隔で並べられた各ライン群でなる検査パターン１２を有する。フォトマスクＡ，Ｂそれぞれを位置合わせしてパターンを重ね合わせ顕在化させる。これにより、検査パターン１１，１２に関し、重ね合わせの基準からＸ，Ｙそれぞれの方向で位置ずれ度合いを分析する。【選択図】  図１
2005235996.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路に関係する第１パターンと共に少なくとも所定領域に、Ｘ方向に規則性を持つ間隔で並べられた所定数の第１ホール群及びＹ方向に規則性を持つ間隔で並べられた所定数の第２ホール群を有する第１検査パターンを作製する第１フォトマスク製作工程と、
前記半導体集積回路に関係する第２パターンと共に少なくとも所定領域に、前記第１ホール群及び前記第２ホール群の各ホール上に次第にずれて乗るようにＸ方向に規則性を持つ間隔で並べられた所定数の第１ライン群及びＹ方向に規則性を持つ間隔で並べられた所定数のライン群を有する第２検査パターンを作製する第２フォトマスク製作工程と、
半導体基板の所定層表面において前記第１フォトマスクに応じた少なくとも前記第１パターン及び前記第１検査パターンを顕在化させる工程と、
前記第１検査パターンを顕在化させる工程を経た前記半導体基板の所定層表面において前記第２フォトマスクに応じた少なくとも前記第２パターン及び前記第２検査パターンを顕在化させる工程と、
少なくとも前記第１検査パターンと前記第２検査パターンの顕在化されたパターンの位置ずれを検査する検査工程と、
を含む半導体装置の製造方法。
【請求項２】
前記検査工程は、前記第１検査パターンに応じて顕在化された各ホールのうち、前記第２検査パターンに応じて顕在化された各ラインの幅内から一部が外れているホールについて当該ラインエッジからＸ方向及びＹ方向それぞれのずれ量を算出する請求項１記載の半導体装置の製造方法。
【請求項３】
半導体集積回路に関係する第１パターンと共に少なくとも所定領域に、Ｘ方向に規則性を持つ間隔で並べられた所定数の第１ライン群及びＹ方向に規則性を持つ間隔で並べられた所定数の第２ライン群を有する第１検査パターンを作製する第１フォトマスク製作工程と、
前記半導体集積回路に関係する第２パターンと共に少なくとも所定領域に、前記第１ライン群及び前記第２ライン群の各ライン上に次第にずれて乗るようにＸ方向に規則性を持つ間隔で並べられた所定数の第１ホール群及びＹ方向に規則性を持つ間隔で並べられた所定数のホール群を有する第２検査パターンを作製する第２フォトマスク製作工程と、
半導体基板の所定層表面において前記第１フォトマスクに応じた少なくとも前記第１パターン及び前記第１検査パターンを顕在化させる工程と、
前記第１検査パターンを顕在化させる工程を経た前記半導体基板の所定層表面において前記第２フォトマスクに応じた少なくとも前記第２パターン及び前記第２検査パターンを顕在化させる工程と、
少なくとも前記第１検査パターンと前記第２検査パターンの位置ずれを検査する検査工程と、
を含む半導体装置の製造方法。
【請求項４】
前記検査工程は、前記第２検査パターンに応じて顕在化された各ホールのうち、前記第１検査パターンに応じて顕在化された各ラインの幅内から一部が外れているホールについて当該ラインエッジからＸ方向及びＹ方向それぞれのずれ量を算出する請求項３記載の半導体装置の製造方法。
【請求項５】
前記第１ホール群及び前記第２ホール群はそれぞれ等間隔で並べられ、前記第１ライン群及び前記第２ライン群はそれぞれ所定長ずつ変化した間隔で並べられる請求項１〜４いずれか一つに記載の半導体装置の製造方法。
【請求項６】
前記第１ホール群及び前記第２ホール群はそれぞれ所定長ずつ変化した間隔で並べられ、前記第１ライン群及び前記第２ライン群はそれぞれ等間隔で並べられる請求項１〜４いずれか一つに記載の半導体装置の製造方法。
【請求項７】
前記第１ホール群及び第２ホール群の各ホール径は同等の大きさで前記半導体集積回路に関係する最小のデザインルールで顕在化されるように設計されている請求項１〜６いずれか一つに記載の半導体装置の製造方法。
【請求項８】
前記第１ライン群及び第２ライン群の各ライン幅は同等の大きさで前記半導体集積回路に関係する最小のデザインルールで顕在化されるように設計されている請求項１〜７いずれか一つに記載の半導体装置の製造方法。
【請求項９】
前記第１ライン群及び第２ライン群の各ラインの両端は各ライン幅より広域のパターンに繋げられるようにした請求項１〜８いずれか一つに記載の半導体装置の製造方法。
【請求項１０】
半導体基板に転写されるべき集積回路に関係する主要パターンと、
第１の所定領域に形成された、前記主要パターンの位置合わせに関係するパターンと、
第２の所定領域において、Ｘ方向に規則性を持つ間隔で並べられた所定数の第１ホール群パターン及びＹ方向に規則性を持つ間隔で並べられた所定数の第２ホール群パターンを有する合わせ検査用のパターンと、
を含み、
前記検査用のパターンは前記半導体基板に転写すると、前または後の工程で転写される別の合わせ検査用のパターンと少なくとも一部が重ね合わさる関係を有するフォトマスク。
【請求項１１】
半導体基板に転写されるべき集積回路に関係する主要パターンと、
第１の所定領域に形成された、前記主要パターンの位置合わせに関係するパターンと、
第２の所定領域において、Ｘ方向に規則性を持つ間隔で並べられた所定数の第１ライン群パターン及びＹ方向に規則性を持つ間隔で並べられた所定数の第２ライン群パターンを有する合わせ検査用のパターンと、
を含み、
前記検査用のパターンは前記半導体基板に転写すると、前または後の工程で転写される別の合わせ検査用のパターンと少なくとも一部が重ね合わさる関係を有するフォトマスク。
【請求項１２】
半導体集積回路を構成するプロセスで利用される合わせ検査マークにおいて、
半導体基板の所定領域に設けられた、Ｘ方向に規則性を持つ間隔で並べられた所定数の第１ホール群及びＹ方向に規則性を持つ間隔で並べられた所定数の第２ホール群を有する第１パターンと、
前記半導体基板の所定領域において、前記第１ホール群及び前記第２ホール群の各ホール上に次第にずれて乗るように設けられた、Ｘ方向に規則性を持つ間隔で並べられた所定数の第１ライン群及びＹ方向に規則性を持つ間隔で並べられた所定数のライン群を有しかつ当該各ラインの両端を繋げる第２パターンと、
を含む合わせ検査マーク。
【請求項１３】
半導体集積回路を構成するプロセスで利用される合わせ検査マークにおいて、
半導体基板の所定領域に設けられた、Ｘ方向に規則性を持つ間隔で並べられた所定数の第１ライン群及びＹ方向に規則性を持つ間隔で並べられた所定数の第２ライン群を有する第１パターンと、
前記半導体基板の所定領域において、前記第１ライン群及び前記第２ライン群の各ライン上に次第にずれて乗るように設けられた、Ｘ方向に規則性を持つ間隔で並べられた所定数の第１ライン群及びＹ方向に規則性を持つ間隔で並べられた所定数のライン群を有しかつ当該各ラインの両端を繋げる第２パターンと、
を含む合わせ検査マーク。
【請求項１４】
前記第１ホール群及び第２ホール群の各ホール径は同等の大きさで前記半導体集積回路に関係する最小のデザインルールで構成され、かつ前記第１ライン群及び第２ライン群の各ライン幅は同等の大きさで前記半導体集積回路に関係する最小のデザインルールで構成されている請求項１２または１３記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置製造に係り、特に半導体ウェハへ集積回路パターンを露光、転写していく際の様々なプロセス変動による偏向の検出に役立つ半導体装置の製造方法、フォトマスク、合わせ検査マークに関する。
【背景技術】
【０００２】
ＬＳＩ製造に必要なパターンは、露光装置に配備されたレチクル等のフォトマスクを利用した露光パターンの形成を経て半導体ウェハ（以下、ウェハともいう）上に転写される。すなわち、フォトリソグラフィ工程により半導体ウェハ上にレジストパターンを形成し、エッチング工程により所望のパターンを転写する。ウェハにおいて前の工程と後の工程とで転写される領域の位置合わせ、すなわち重ね合わせ精度は非常に重要である。一般に、各マスクに重ね合わせ用のターゲットパターンを設け、重ね合わせ精度を維持するようにしている。すなわち、ウェハに転写されたターゲットと、マスク上のターゲットとの重ね合わせ具合を検査、修正するようにしている。
【０００３】
ＬＳＩ製造のプロセスにおける最適化条件の模索やプロセスコントロール、長時間の稼動、メンテナンス等によって、各種半導体製造装置の環境状態は容易に変化する。そこで、上記ターゲットとは別にフォトマスクの所定位置に、合わせ検査マークを設けてアライメントオフセットやフォーカス等の自動調整に利用するようにしている。また、照明形状を変えて解像度を高めるような露光装置に対し、各照明（輪帯照明か通常の円形照明か）に適した合わせ検査マークを使用するようにした技術も開示されている（例えば特許文献１参照）。
【特許文献１】特開平１０−３１２９５８号公報（４〜８頁、図６〜９）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来の合わせ検査は、フォトリソグラフィ工程の条件での影響が除かれるよう工夫する技術が開示されている。しかしながら、半導体集積回路における実パターンに則したものではない。すなわち、構成される半導体集積回路の設計に合ったものではなかった。これにより、微細なホールや配線パターンの位置合わせ具合の状態変化について初期段階で検出することが困難である。
【０００５】
本発明は、上記のような事情を考慮してなされたもので、合わせ検査のパターンを半導体集積回路の設計に合わせることで、収差の乗りのパターン依存性、パターン寸法依存性等を除去する半導体装置の製造方法、フォトマスク、合わせ検査マークを提供しようとするものである。
【課題を解決するための手段】
【０００６】
本発明に係る半導体装置の製造方法は、半導体集積回路に関係する第１パターンと共に少なくとも所定領域に、Ｘ方向に規則性を持つ間隔で並べられた所定数の第１ホール群及びＹ方向に規則性を持つ間隔で並べられた所定数の第２ホール群を有する第１検査パターンを作製する第１フォトマスク製作工程と、前記半導体集積回路に関係する第２パターンと共に少なくとも所定領域に、前記第１ホール群及び前記第２ホール群の各ホール上に次第にずれて乗るようにＸ方向に規則性を持つ間隔で並べられた所定数の第１ライン群及びＹ方向に規則性を持つ間隔で並べられた所定数のライン群を有する第２検査パターンを作製する第２フォトマスク製作工程と、半導体基板の所定層表面において前記第１フォトマスクに応じた少なくとも前記第１パターン及び前記第１検査パターンを顕在化させる工程と、前記第１検査パターンを顕在化させる工程を経た前記半導体基板の所定層表面において前記第２フォトマスクに応じた少なくとも前記第２パターン及び前記第２検査パターンを顕在化させる工程と、少なくとも前記第１検査パターンと前記第２検査パターンの顕在化されたパターンの位置ずれを検査する検査工程と、を含む。
【０００７】
上記本発明に係る半導体装置の製造方法によれば、第１検査パターンにおけるホール、第２検査パターンにおけるラインの組み合せで実デバイスに近い合わせ検査が可能となる。各ホールに対し、各ラインが次第にずれて乗るようにその配置関係を定める。このような検査パターンを複数箇所設け、各検査パターンについてＸ，Ｙそれぞれの方向で位置ずれ量を算出する。これにより、寸法や収差によるパターン依存性等を除去する。
なお、前記検査工程は、前記第１検査パターンに応じて顕在化された各ホールのうち、前記第２検査パターンに応じて顕在化された各ラインの幅内から一部が外れているホールについて当該ラインエッジからＸ方向及びＹ方向それぞれのずれ量を算出するとよい。ホールとラインの重ね合わせ精度が認識し易い。
【０００８】
本発明に係る半導体装置の製造方法は、半導体集積回路に関係する第１パターンと共に少なくとも所定領域に、Ｘ方向に規則性を持つ間隔で並べられた所定数の第１ライン群及びＹ方向に規則性を持つ間隔で並べられた所定数の第２ライン群を有する第１検査パターンを作製する第１フォトマスク製作工程と、前記半導体集積回路に関係する第２パターンと共に少なくとも所定領域に、前記第１ライン群及び前記第２ライン群の各ライン上に次第にずれて乗るようにＸ方向に規則性を持つ間隔で並べられた所定数の第１ホール群及びＹ方向に規則性を持つ間隔で並べられた所定数のホール群を有する第２検査パターンを作製する第２フォトマスク製作工程と、半導体基板の所定層表面において前記第１フォトマスクに応じた少なくとも前記第１パターン及び前記第１検査パターンを顕在化させる工程と、前記第１検査パターンを顕在化させる工程を経た前記半導体基板の所定層表面において前記第２フォトマスクに応じた少なくとも前記第２パターン及び前記第２検査パターンを顕在化させる工程と、少なくとも前記第１検査パターンと前記第２検査パターンの位置ずれを検査する検査工程と、を含む。
【０００９】
上記本発明に係る半導体装置の製造方法によれば、第１検査パターンにおけるライン、第２検査パターンにおけるホールの組み合せで実デバイスに近い合わせ検査が可能となる。各ラインに対し、各ホールが次第にずれて乗るように位置関係を定める。このような検査パターンを複数箇所設け、各検査パターンについてＸ，Ｙそれぞれの方向で位置ずれ量を算出する。これにより、寸法や収差によるパターン依存性等を除去する。
なお、前記検査工程は、前記第２検査パターンに応じて顕在化された各ホールのうち、前記第１検査パターンに応じて顕在化された各ラインの幅内から一部が外れているホールについて当該ラインエッジからＸ方向及びＹ方向それぞれのずれ量を算出するとよい。ホールとラインの重ね合わせ精度が認識し易い。
【００１０】
また、上記それぞれ本発明に係る半導体装置の製造方法について、好ましくは、前記第１ホール群及び前記第２ホール群はそれぞれ等間隔で並べられ、前記第１ライン群及び前記第２ライン群はそれぞれ所定長ずつ変化した間隔で並べられる。あるいは、前記第１ホール群及び前記第２ホール群はそれぞれ所定長ずつ変化した間隔で並べられ、前記第１ライン群及び前記第２ライン群はそれぞれ等間隔で並べられる。
【００１１】
また、上記それぞれ本発明に係る半導体装置の製造方法について、好ましくは、前記第１ホール群及び第２ホール群の各ホール径は同等の大きさで前記半導体集積回路に関係する最小のデザインルールで顕在化されるように設計されている。
また、上記それぞれ本発明に係る半導体装置の製造方法について、好ましくは、前記第１ライン群及び第２ライン群の各ライン幅は同等の大きさで前記半導体集積回路に関係する最小のデザインルールで顕在化されるように設計されている。
上記により、半導体集積回路内における実際の最小ホール形状を含み、より実デバイスに近い合わせ検査が可能となる。
【００１２】
さらに、上記それぞれ本発明に係る半導体装置の製造方法について、好ましくは、前記第１ライン群及び第２ライン群の各ラインの両端は各ライン幅より広域のパターンに繋げられるようにした。これにより、各ライン形成に応じたレジストパターンの定着性を向上させる。
【００１３】
また、上記それぞれ本発明に係る半導体装置の製造方法について、前記第１検査パターンを顕在化させる工程は、前記半導体基板に形成される絶縁層表面のホール形成、またはホール形成のためのレジストパターン形成である。あるいは、ホールに埋め込み導電層を形成して平坦化することも考えられる。そして、前記第２検査パターンを顕在化させる工程は、前記半導体基板の絶縁層表面への導電層パターン形成、または導電層パターン形成のためのレジストパターン形成である。あるいは、所定絶縁層における埋め込み配線のためのエッチングパターン形成ということも考えられる。このように、半導体集積回路における実現性の高い形態を構成することにより、実デバイスに近い合わせ検査が可能となる。
【００１４】
本発明に係るフォトマスクは、半導体基板に転写されるべき集積回路に関係する主要パターンと、第１の所定領域に形成された、前記主要パターンの位置合わせに関係するパターンと、第２の所定領域において、Ｘ方向に規則性を持つ間隔で並べられた所定数の第１ホール群パターン及びＹ方向に規則性を持つ間隔で並べられた所定数の第２ホール群パターンを有する合わせ検査用のパターンと、を含み、前記検査用のパターンは前記半導体基板に転写すると、前または後の工程で転写される別の合わせ検査用のパターンと少なくとも一部が重ね合わさる関係を有する。
【００１５】
上記本発明に係るフォトマスクによれば、主要パターンの位置合わせ状況が検査できる検査用パターンとしてＸ，Ｙ方向それぞれに、ある規則性を有する間隔で並べられた各ホール群パターンが設けられる。これらホール群パターンは、前または後の工程で転写される別の合わせ検査用のパターンと重ね合わされ一部がずれるようになる。すなわち、Ｘ，Ｙそれぞれの方向で位置ずれ量を算出するための重ね合わせパターンの一方側パターンとして機能する。
【００１６】
本発明に係るフォトマスクは、半導体基板に転写されるべき集積回路に関係する主要パターンと、第１の所定領域に形成された、前記主要パターンの位置合わせに関係するパターンと、第２の所定領域において、Ｘ方向に規則性を持つ間隔で並べられた所定数の第１ライン群パターン及びＹ方向に規則性を持つ間隔で並べられた所定数の第２ライン群パターンを有する合わせ検査用のパターンと、を含み、前記検査用のパターンは前記半導体基板に転写すると、前または後の工程で転写される別の合わせ検査用のパターンと少なくとも一部が重ね合わさる関係を有する。
【００１７】
上記本発明に係るフォトマスクによれば、主要パターンの位置合わせ状況が検査できる検査用パターンとしてＸ，Ｙ方向それぞれに、ある規則性を有する間隔で並べられた各ライン群パターンが設けられる。これらライン群パターンは、前または後の工程で転写される別の合わせ検査用のパターンと重ね合わされ一部がずれるようになる。すなわち、Ｘ，Ｙそれぞれの方向で位置ずれ量を算出するための重ね合わせパターンの一方側パターンとして機能する。
【００１８】
本発明に係る合わせ検査マークは、半導体集積回路を構成するプロセスで利用される合わせ検査マークにおいて、半導体基板の所定領域に設けられた、Ｘ方向に規則性を持つ間隔で並べられた所定数の第１ホール群及びＹ方向に規則性を持つ間隔で並べられた所定数の第２ホール群を有する第１パターンと、前記半導体基板の所定領域において、前記第１ホール群及び前記第２ホール群の各ホール上に次第にずれて乗るように設けられた、Ｘ方向に規則性を持つ間隔で並べられた所定数の第１ライン群及びＹ方向に規則性を持つ間隔で並べられた所定数のライン群を有しかつ当該各ラインの両端を繋げる第２パターンと、
を含む。
【００１９】
上記本発明に係る合わせ検査マークによれば、第１パターンにおける各ホール、第２パターンにおける各ラインの組み合せで実デバイスに近い合わせ検査が可能となる。各ホールに対し、各ラインのパターンが次第にずれて乗るようにその配置関係を定める。このような合わせ検査マークを複数箇所設け、第１パターンと第２パターンの重ね合わせにおけるＸ，Ｙそれぞれの方向で位置ずれ量を算出する。これにより、寸法や収差によるパターン依存性等を除去する。
【００２０】
本発明に係る合わせ検査マークは、半導体集積回路を構成するプロセスで利用される合わせ検査マークにおいて、半導体基板の所定領域に設けられた、Ｘ方向に規則性を持つ間隔で並べられた所定数の第１ライン群及びＹ方向に規則性を持つ間隔で並べられた所定数の第２ライン群を有する第１パターンと、前記半導体基板の所定領域において、前記第１ライン群及び前記第２ライン群の各ライン上に次第にずれて乗るように設けられた、Ｘ方向に規則性を持つ間隔で並べられた所定数の第１ライン群及びＹ方向に規則性を持つ間隔で並べられた所定数のライン群を有しかつ当該各ラインの両端を繋げる第２パターンと、
を含む。
【００２１】
上基本発明に係る合わせ検査マークによれば、第１パターンにおける各ライン、第２パターンにおける各ホールの組み合せで実デバイスに近い合わせ検査が可能となる。各ラインに対し、各ホールのパターンが次第にずれて乗るようにその配置関係を定める。このような合わせ検査マークを複数箇所設け、第１パターンと第２パターンの重ね合わせにおけるＸ，Ｙそれぞれの方向で位置ずれ量を算出する。これにより、寸法や収差によるパターン依存性等を除去する。
【００２２】
なお、上記それぞれ本発明に係る合わせ検査マークにおいて、第１ホール群及び第２ホール群の各ホール径は同等の大きさで前記半導体集積回路に関係する最小のデザインルールで構成され、かつ前記第１ライン群及び第２ライン群の各ライン幅は同等の大きさで前記半導体集積回路に関係する最小のデザインルールで構成されている。これにより、半導体集積回路内における実際の最小ライン形状を含み、より実デバイスに近い合わせ検査が可能となる。
【発明を実施するための形態】
【００２３】
図１は、本発明の第１実施形態に係る半導体装置の製造方法の要部を工程順に示す流れ図である。図２、図３は、それぞれ図１中の処理で重要なフォトマスクの検査パターンを示す平面図、図４（ａ），（ｂ）は、それぞれ図１中の処理で構成される合わせ検査マークの平面図及び一部の断面図である。
実現しようとする半導体集積回路に関し、ＣＡＤツール、いわゆるコンピュータ支援設計装置を利用し、設計データを得る。この設計データは、重ね合わせるべき半導体集積回路に関係するパターンを有する所定数枚のフォトマスクに反映される。これらフォトマスクは露光装置にセットされ、順番に半導体基板に必要な回路パターンを露光していく。そのうちの任意のプロセス中、順次露光すべきパターンを有する２つのフォトマスクＡ，Ｂを利用した合わせ検査について以下説明する。
【００２４】
図１中のフォトマスク製作工程１０１において、フォトマスクＡは、半導体集積回路に関係するパターンと共にスクライブ領域の所定箇所に所定数の検査パターン１１が作製される。図２に示すように、一つの検査パターン１１は、Ｘ方向に等間隔Ｐで並べられた所定数のホール群Ｈｘ（Ｈｘ１〜４）及びＹ方向に等間隔Ｐで並べられた所定数のホール群Ｈｙ（Ｈｙ１〜４）を有する。ホール群Ｈｘ、Ｈｙに関し、それぞれのホール径Ｄは、この半導体集積回路の設計における最小デザインルールに応じた大きさとなっている。半導体集積回路に関係するパターンは、図示しないが、もちろん位置合わせマークやその他ＴＥＧ（Test Element Group）等が必要に応じて設けられる。
【００２５】
また、図１中のフォトマスク製作工程１０１において、フォトマスクＢは、半導体集積回路に関係するパターンと共に検査パターン１１と同じスクライブ領域の所定箇所に所定数の検査パターン１２が作製される。図３に示すように、一つの検査パターン１２は、Ｘ方向に所定長ずつ変化した間隔で並べられた所定数のライン群Ｌｘ（Ｌｘ１〜４）及びＹ方向に所定長ずつ変化した間隔で並べられた所定数のライン群Ｌｙ（Ｌｙ１〜４）を有する。
【００２６】
これらライン群Ｌｘ、Ｌｙの各ラインは、ホール群Ｈｘ、Ｈｙの各ホール上に次第にずれて乗るように所定長ずつ変化した間隔で並べられる。各ライン間隔は、それぞれＰ１、Ｐ２（＝Ｐ１＋ｉ）、Ｐ３（＝Ｐ１＋２ｉ）といった構成である。また、ライン群Ｌｘ、Ｌｙは、それぞれのライン幅Ｗが、この半導体集積回路の設計における最小デザインルールに応じた大きさとなっている。ライン群Ｌｘ、Ｌｙの各ラインは、孤立しないようその両端がライン幅Ｗより寸法の大きい支持用の広域パターン１２ａ，１２ｂ，１２ｃに繋げられている。半導体集積回路に関係するパターンは図示しないが、もちろん位置合わせマークやその他ＴＥＧ（Test Element Group）等が必要に応じて設けられる。
【００２７】
露光装置においてｎ番目にセットされるフォトマスクＡを利用する。露光装置は、半導体基板への位置合わせ工程や各収差の補正等、仕様に応じた補正機能が実行される。ここでの半導体基板は、上面が層間の絶縁層で覆われている。半導体基板の所定の絶縁層表面に対し、フォトマスクＡに応じた半導体集積回路に関係するパターン及び検査パターン１１ｅを露光する（露光工程１０２）。検査パターン１１ｅは図示しないが、フォトマスクＡにおける検査パターン１１の露光パターンに相当する。
【００２８】
次に現像工程１０３を経る。これにより、半導体基板の所定の絶縁層表面に、フォトマスクＡに応じた半導体集積回路に関係するパターン及び検査パターン１１ｅを含むレジストパターンが形成される。ここで検査パターン１１ｅはレジストパターンによって顕在化される。すなわち、図２のホール群Ｈｘ、Ｈｙに応じて形成されたパターンである。この検査パターン１１ｅが先に形成された検査パターンと重ね合わせが成立している場合、合わせ検査が可能である(２０４)。しかし、ここでは、検査パターン１１ｅが重ね合わせの元側に関係するものとして説明を進める。
【００２９】
次に、エッチング工程１０４に移行する。フォトマスクＡに応じた半導体集積回路に関係するパターン及び検査パターン１１ｅを含むレジストパターンに従って絶縁層のエッチングがなされる。このようにして、実際のホールパターンとしての検査パターン１１ｆが顕在化される。検査パターン１１ｆは、フォトマスクＡにおける検査パターン１１の実パターンに相当する。すなわち、図２のホール群Ｈｘ、Ｈｙに応じて形成された実パターンである。この検査パターン１１ｆが先に形成された検査パターンと重ね合わせが成立している場合、合わせ検査が可能である(２０５)。しかし、ここでは検査パターン１１ｆが重ね合わせの元側に関係するものとして説明を進める。
【００３０】
次に、必要な成膜工程１０５に移行する。ここでは半導体基板において、スパッタ成膜工程等を経て全面に配線用の金属層が堆積される。さらに、必要なら平坦化工程も経る。その後、フォトマスクセット順序をｎ＝ｎ＋１として更新し（１０６）、露光装置においてｎ番目にセットされるフォトマスクＢを利用する。半導体基板において、金属層の下層には前段階のフォトマスクＡに従って形成されたホールパターンが形成されている。各ホール内に上記金属層とは異なる金属部材が埋め込まれていてもよい。露光装置は、上記半導体基板への位置合わせ工程や各収差の補正等、仕様に応じた補正機能が実行される。その後、半導体基板の所定の金属層表面に対し、フォトマスクＢに応じた半導体集積回路に関係するパターン及び検査パターン１２ｅを露光する（露光工程１０２）。検査パターン１２ｅは図示しないが、フォトマスクＢにおける検査パターン１２の露光パターンに相当する。
【００３１】
次に現像工程１０３を経る。これにより、半導体基板の所定の金属層表面に、フォトマスクＢに応じた半導体集積回路に関係するパターン及び検査パターン１２ｅを含むレジストパターンが形成される。ここで検査パターン１２ｅはレジストパターンによって顕在化される。すなわち、図３のライン群Ｌｘ、Ｌｙに応じて形成されたパターンである。もちろん、支持用の広域パターン１２ａ，１２ｂ，１２ｃのパターンも反映されレジストパターンでもって顕在化される。この検査パターン１２ｅが、先に形成された検査パターン１１ｆと重ね合わせが成立している。全面に形成された金属層下の検査パターン１１ｆが認識できれば合わせ検査が可能である(２０４)。しかし、この時点では合わせ検査へ移行しないものとして説明を進める。
【００３２】
次に、エッチング工程１０４に移行する。フォトマスクＢに応じた半導体集積回路に関係するパターン及び検査パターン１２ｅを含むレジストパターンに従って金属層のエッチングがなされる。このようにして、実際のラインパターンとしての検査パターン１２ｆが顕在化される。検査パターン１２ｆは、フォトマスクＢにおける検査パターン１２の実パターンに相当する。すなわち、図３のライン群Ｌｘ、Ｌｙに応じて形成された実パターンである。この検査パターン１２ｆが先に形成された検査パターン１１ｆと重ね合わせが成立している。これにより、合わせ検査マーク（ＭＫ１）による合わせ検査が可能である(２０５)。
【００３３】
図４において、合わせ検査マークＭＫ１は、半導体基板の所定領域にフォトマスクＡに応じて顕在化された検査パターン１１ｆとフォトマスクＢに応じて顕在化された検査パターン１２ｆが重なるように組み合わされたものである。検査パターン１１ｆは、フォトマスクＡのホール群Ｈｘ、Ｈｙを反映して、実パターンとしてＸ方向に等間隔Ｐｆで並べられたホール群Ｈｘｆ（Ｈｘｆ１〜４）及びＹ方向に等間隔Ｐｆで並べられたホール群Ｈｙｆ（Ｈｙｆ１〜４）を有する。そして、検査パターン１２ｆは、フォトマスクＢのライン群Ｌｘ、Ｌｙを反映して、実パターンとして所定長ずつ変化した間隔で並べられたライン群Ｌｘｆ（Ｌｘｆ１〜４）及びＹ方向に所定長ずつ変化した間隔で並べられたライン群Ｌｙｆ（Ｌｙｆ１〜４）を有する。フォトマスクＢのライン間隔であるＰ１、Ｐ２（＝Ｐ１＋ｉ）、Ｐ３（＝Ｐ１＋２ｉ）も半導体基板上で反映され、それぞれライン間隔Ｐ１ｆ、Ｐ２ｆ（＝Ｐ１ｆ＋ｉｆ）、Ｐ３ｆ（＝Ｐ１ｆ＋２ｉｆ）を有する。もちろん、支持用の広域パターン１２ａｆ，１２ｂｆ，１２ｃｆのパターンも形成される。
【００３４】
合わせ検査マークＭＫ１は通常、図示しない位置合わせ工程に伴い、ホールＨｘｆ１上に乗るラインＬｘｆ１と、ホールＨｙｆ１上に乗るラインＬｙｆ１がそれぞれ正常に重ね合わされる。これを基準として、各ホールに対し各ラインが次第にずれて乗る配置関係となる。合わせ検査は、各ラインの幅内から一部が外れているホール、例えばホールＨｘｆ３上に乗るラインＬｘｆ３と、ホールＨｙｆ３上に乗るラインＬｙｆ３について、ラインエッジからＸ方向及びＹ方向それぞれのホールのずれ量（ホールエッジ換算）Ｇｘｆ、Ｇｙｆを算出する。このような合わせ検査マークＭＫ１を複数箇所設け、Ｘ，Ｙそれぞれの方向で位置ずれ度合いを分析する。これにより、寸法や収差によるパターン依存性等を除去し、真の位置ずれ量を得ることができる。
【００３５】
上記実施形態の方法によれば、ホールの検査パターン、ラインの検査パターンの組み合せで、実デバイスに近い合わせ検査が可能となる。合わせ検査マークのパターンにおいて、各ホールに対し、各ラインが次第にずれて乗るようにその配置関係を定める。このような合わせ検査マークを複数箇所設け、各検査パターンの重ね合わせについてＸ，Ｙそれぞれの方向で位置ずれ量を算出する。これにより、寸法や収差によるパターン依存性等を除去することができ、真の位置ずれ量を把握して露光装置のさらなる補正に寄与する。
【００３６】
なお、図１中のフォトマスク製作工程１０１において、フォトマスクＡにおけるホール群Ｈｘ、Ｈｙの配置間隔、フォトマスクＢにおけるライン群Ｌｘ、Ｌｙの配置間隔の関係を互いに入れ替えた形態を作製しても同様に検査できる。以下、図５〜図７を参照して説明する。
図５、図６は、それぞれ図１中の処理で重要なフォトマスクの検査パターンの変形例を示す平面図、図７は、図５、図６のフォトマスクを利用して構成される合わせ検査マークの変形例を示す平面図である。
すなわち、フォトマスクＡの検査パターン１１は、Ｘ方向に所定長ずつ変化した間隔で並べられた所定数のホール群Ｈｘ（Ｈｘ１〜４）及びＹ方向に所定長ずつ変化した間隔で並べられた所定数のホール群Ｈｙ（Ｈｙ１〜４）を有する（図５）。各ホール配置における所定長ずつ変化した間隔は、Ｐ１、Ｐ２（＝Ｐ１＋ｉ）、Ｐ３（＝Ｐ１＋２ｉ）に準ずる。また、フォトマスクＢの検査パターン１２は、Ｘ方向に等間隔Ｐで並べられた所定数のライン群Ｌｘ（Ｌｘ１〜４）及びＹ方向に等間隔Ｐで並べられた所定数のライン群Ｌｙ（Ｌｙ１〜４）を有する（図６）。
【００３７】
図７における合わせ検査マークＭＫ１は、半導体基板の所定領域にフォトマスクＡに応じて顕在化された検査パターン１１ｆとフォトマスクＢに応じて顕在化された検査パターン１２ｆが重なるように組み合わされたものである。ホールＨｘｆ１上に乗るラインＬｘｆ１と、ホールＨｙｆ１上に乗るラインＬｙｆ１がそれぞれ正常に重ね合わされる。これを基準として、各ホールに対し各ラインが次第にずれて乗る配置関係となる。合わせ検査は、各ラインの幅内から一部が外れているホール、例えばホールＨｘｆ３上に乗るラインＬｘｆ３と、ホールＨｙｆ３上に乗るラインＬｙｆ３について、ラインエッジからＸ方向及びＹ方向それぞれのホールのずれ量（ホールエッジ換算）Ｇｘｆ、Ｇｙｆを算出する。このような合わせ検査マークＭＫ１を複数箇所設け、Ｘ，Ｙそれぞれの方向で位置ずれ度合いを分析する。これにより、寸法や収差によるパターン依存性等を除去し、真の位置ずれ量を得ることができる。
【００３８】
図８は、本発明の第２実施形態に係る半導体装置の製造方法の要部を工程順に示す流れ図である。図９、図１０は、それぞれ図８中の処理で重要なフォトマスクの検査パターンを示す平面図、図１１（ａ），（ｂ）は、それぞれ図８中の処理で構成される合わせ検査マークの平面図及び一部の断面図である。図１２（ａ），（ｂ）もまた、それぞれ図８中の処理で構成される合わせ検査マークの平面図及び一部の断面図である。
実現しようとする半導体集積回路に関し、ＣＡＤツール、いわゆるコンピュータ支援設計装置を利用し、設計データを得る。この設計データは、重ね合わせるべき半導体集積回路に関係するパターンを有する所定数枚のフォトマスクに反映される。これらフォトマスクは露光装置にセットされ、順番に半導体基板に必要な回路パターンを露光していく。そのうちの任意のプロセス中、順次露光すべきパターンを有する２つのフォトマスクＪ，Ｋを利用した合わせ検査について以下説明する。
【００３９】
図８中のフォトマスク製作工程１０１において、フォトマスクＪは、半導体集積回路に関係するパターンと共にスクライブ領域の所定箇所に所定数の検査パターン２１が作製される。図９に示すように、一つの検査パターン２１は、Ｘ方向に等間隔Ｐで並べられた所定数のライン群Ｌｘ（Ｌｘ１〜４）及びＹ方向に等間隔Ｐで並べられた所定数のライン群Ｌｙ（Ｌｙ１〜４）を有する。ライン群Ｌｘ、Ｌｙに関し、それぞれのライン幅Ｗは、この半導体集積回路の設計における最小デザインルールに応じた大きさとなっている。ライン群Ｌｘ、Ｌｙの各ラインは、孤立しないようその両端がライン幅Ｗより寸法の大きい支持用の広域パターン２１ａ，２１ｂ，２１ｃに繋げられている。半導体集積回路に関係するパターンは、図示しないが、もちろん位置合わせマークやその他ＴＥＧ（Test Element Group）等が必要に応じて設けられる。
【００４０】
また、図８中のフォトマスク製作工程１０１において、フォトマスクＫは、半導体集積回路に関係するパターンと共に検査パターン２１と同じスクライブ領域の所定箇所に所定数の検査パターン２２が作製される。図１０に示すように、一つの検査パターン２２は、Ｘ方向に所定長ずつ変化した間隔で並べられた所定数のホール群Ｈｘ（Ｈｘ１〜４）及びＹ方向に所定長ずつ変化した間隔で並べられた所定数のホール群Ｈｙ（Ｈｙ１〜４）を有する。
【００４１】
これらホール群Ｈｘ、Ｈｙの各ホールは、ライン群Ｌｘ、Ｌｙの各ライン上に次第にずれて乗るように所定長ずつ変化した間隔で並べられる。各ホール間隔は、それぞれＰ１、Ｐ２（＝Ｐ１＋ｉ）、Ｐ３（＝Ｐ１＋２ｉ）といった構成である。また、ホール群Ｈｘ、Ｈｙは、それぞれのホール径Ｄが、この半導体集積回路の設計における最小デザインルールに応じた大きさとなっている。半導体集積回路に関係するパターンは図示しないが、もちろん位置合わせマークやその他ＴＥＧ（Test Element Group）等が必要に応じて設けられる。
【００４２】
露光装置においてｎ番目にセットされるフォトマスクＪを利用する。露光装置は、半導体基板への位置合わせ工程や各収差の補正等、仕様に応じた補正機能が実行される。ここでの半導体基板は、上面が配線用の金属層で覆われている。半導体基板の所定の金属層表面に対し、フォトマスクＪに応じた半導体集積回路に関係するパターン及び検査パターン２１ｅを露光する（露光工程１０２）。検査パターン２１ｅは図示しないが、フォトマスクＪにおける検査パターン２１の露光パターンに相当する。
【００４３】
次に現像工程１０３を経る。これにより、半導体基板の所定の金属層表面に、フォトマスクＪに応じた半導体集積回路に関係するパターン及び検査パターン２１ｅを含むレジストパターンが形成される。ここで検査パターン２１ｅはレジストパターンによって顕在化される。すなわち、図９のライン群Ｌｘ、Ｌｙに応じて形成されたパターンである。もちろん、支持用の広域パターン２１ａ，２１ｂ，２１ｃのパターンも反映されレジストパターンでもって顕在化される。この検査パターン２１ｅが先に形成された検査パターンと重ね合わせが成立している場合、合わせ検査が可能である(２０４)。しかし、ここでは検査パターン２１ｅが重ね合わせの元側に関係するものとして説明を進める。
【００４４】
次に、エッチング工程１０４に移行する。フォトマスクＪに応じた半導体集積回路に関係するパターン及び検査パターン２１ｅを含むレジストパターンに従って金属層のエッチングがなされる。このようにして、実際のラインパターンとしての検査パターン２１ｆが顕在化される。検査パターン２１ｆは、フォトマスクＪにおける検査パターン２１の実パターンに相当する。すなわち、図９のライン群Ｌｘ、Ｌｙに応じて形成された実パターンである。この検査パターン２１ｆが先に形成された検査パターンと重ね合わせが成立している場合、合わせ検査が可能である(２０５)。しかし、ここでは、検査パターン２１ｆが重ね合わせの元側に関係するものとして説明を進める。
【００４５】
次に、必要な成膜工程１０５に移行する。ここでは半導体基板において、ＣＶＤ成膜工程等を経て全面に層間の絶縁層が堆積される。さらに、必要なら平坦化工程も経る。その後、フォトマスクセット順序をｎ＝ｎ＋１として更新し（１０６）、露光装置においてｎ番目にセットされるフォトマスクＫを利用する。半導体基板において、絶縁層の下層には前段階のフォトマスクＪに従って形成されたラインパターンが形成されている。露光装置は、上記半導体基板への位置合わせ工程や各収差の補正等、仕様に応じた補正機能が実行される。その後、半導体基板の所定の絶縁層表面に対し、フォトマスクＫに応じた半導体集積回路に関係するパターン及び検査パターン２２ｅを露光する（露光工程１０２）。検査パターン２２ｅは図示しないが、フォトマスクＫにおける検査パターン２２の露光パターンに相当する。
【００４６】
次に現像工程１０３を経る。これにより、半導体基板の所定の絶縁層表面に、フォトマスクＫに応じた半導体集積回路に関係するパターン及び検査パターン２２ｅを含むレジストパターンが形成される。ここで検査パターン２２ｅはレジストパターンにより顕在化される。すなわち、図１０のホール群Ｈｘ、Ｈｙに応じて形成されたパターンである。この検査パターン２２ｅが、先に形成された検査パターン２１ｆと重ね合わせが成立している。これにより、合わせ検査マーク（ＭＫ２）による合わせ検査が可能である(２０４)。
【００４７】
図１１において、合わせ検査マークＭＫ２は、半導体基板の所定領域にフォトマスクＪに応じて顕在化された検査パターン２１ｆとフォトマスクＫに応じて顕在化された検査パターン２２ｅが重なるように組み合わされたものである。検査パターン２１ｆは、フォトマスクＪのライン群Ｌｘ、Ｌｙを反映して、実パターンとしてＸ方向に等間隔Ｐｆで並べられたライン群Ｌｘｆ（Ｌｘｆ１〜４）及びＹ方向に等間隔Ｐｆで並べられたライン群Ｌｙｆ（Ｌｙｆ１〜４）を有する。もちろん、支持用の広域パターン２１ａｆ，２１ｂｆ，２１ｃｆのパターンも形成される。そして、検査パターン２２ｅは、フォトマスクＫのホール群Ｈｘ、Ｈｙを反映して、レジストパターンとして所定長ずつ変化した間隔で並べられたホール群Ｈｘｅ（Ｈｘｅ１〜４）及びＹ方向に所定長ずつ変化した間隔で並べられたホール群Ｈｙｅ（Ｈｙｅ１〜４）を有する。フォトマスクＫのホール間隔であるＰ１、Ｐ２（＝Ｐ１＋ｉ）、Ｐ３（＝Ｐ１＋２ｉ）も半導体基板上で反映され、それぞれホール間隔Ｐ１ｅ、Ｐ２ｅ（＝Ｐ１ｅ＋ｉｅ）、Ｐ３ｅ（＝Ｐ１ｅ＋２ｉｅ）を有する。
【００４８】
合わせ検査マークＭＫ２は通常、図示しない位置合わせ工程に伴い、ラインＬｘｆ１上に乗るホールＨｘｅ１と、ラインＬｙｆ１上に乗るホールＨｙｅ１がそれぞれ正常に重ね合わされる。これを基準として、各ラインに対し各ホールが次第にずれて乗る配置関係となる。合わせ検査は、各ラインの幅内から一部が外れているホール、例えばラインＬｘｆ３上に乗るホールＨｘｅ３と、ラインＬｙｆ３上に乗るホールＨｙｅ３について、ラインエッジからＸ方向及びＹ方向それぞれのホールのずれ量（ホールエッジ換算）Ｇｘｅ、Ｇｙｅを算出する。このような合わせ検査マークＭＫ２を複数箇所設け、Ｘ，Ｙそれぞれの方向で位置ずれ度合いを分析する。これにより、寸法や収差によるパターン依存性等を除去し、真の位置ずれ量を得ることができる。また、リワーク処理（再露光処理）の必要性の早期発見にも役立つ。
【００４９】
合わせ検査工程２０４が正常な結果である、または合わせ検査工程２０４を行わない場合には、エッチング工程１０４に移行する。フォトマスクＫに応じた半導体集積回路に関係するパターン及び検査パターン２２ｅを含むレジストパターンに従って絶縁層のエッチングがなされる。このようにして、実際のホールパターンとしての検査パターン２２ｆが顕在化される。検査パターン２２ｆは、フォトマスクＫにおける検査パターン２２の実パターンに相当する。すなわち、図１０のホール群Ｈｘ、Ｈｙに応じて形成された実パターンである。この検査パターン２２ｆが先に形成された検査パターン２１ｆと重ね合わせが成立している。これにより、合わせ検査マーク（ＭＫ３）による合わせ検査が可能である(２０５)。
【００５０】
図１２において、合わせ検査マークＭＫ３は、半導体基板の所定領域にフォトマスクＪに応じて形成された検査パターン２１ｆとフォトマスクＫに応じて形成された検査パターン２２ｆが重なるように組み合わされたものである。検査パターン２１ｆは、フォトマスクＪのライン群Ｌｘ、Ｌｙを反映して、実パターンとしてＸ方向に等間隔Ｐｆで並べられたライン群Ｌｘｆ（Ｌｘｆ１〜４）及びＹ方向に等間隔Ｐｆで並べられたライン群Ｌｙｆ（Ｌｙｆ１〜４）を有する。もちろん、支持用の広域パターン２１ａｆ，２１ｂｆ，２１ｃｆのパターンも形成される。そして、検査パターン２２ｆは、フォトマスクＫのホール群Ｈｘ、Ｈｙを反映して、実パターンとして所定長ずつ変化した間隔で並べられたホール群Ｈｘｆ（Ｈｘｆ１〜４）及びＹ方向に所定長ずつ変化した間隔で並べられたホール群Ｈｙｆ（Ｈｙｆ１〜４）を有する。フォトマスクＫのホール間隔であるＰ１、Ｐ２（＝Ｐ１＋ｉ）、Ｐ３（＝Ｐ１＋２ｉ）も半導体基板上で反映され、それぞれホール間隔Ｐ１ｆ、Ｐ２ｆ（＝Ｐ１ｆ＋ｉｆ）、Ｐ３ｆ（＝Ｐ１ｆ＋２ｉｆ）を有する。
【００５１】
合わせ検査マークＭＫ３は通常、図示しない位置合わせ工程に伴い、ラインＬｘｆ１上に乗るホールＨｘｆ１と、ラインＬｙｆ１上に乗るホールＨｙｆ１がそれぞれ正常に重ね合わされる。これを基準として、各ラインに対し各ホールが次第にずれて乗る配置関係となる。合わせ検査は、各ラインの幅内から一部が外れているホール、例えばラインＬｘｆ３上に乗るホールＨｘｆ３と、ラインＬｙｆ３上に乗るホールＨｙｆ３について、ラインエッジからＸ方向及びＹ方向それぞれのホールのずれ量（ホールエッジ換算）Ｇｘｆ、Ｇｙｆを算出する。このような合わせ検査マークＭＫ３を複数箇所設け、Ｘ，Ｙそれぞれの方向で位置ずれ度合いを分析する。これにより、寸法や収差によるパターン依存性等を除去し、真の位置ずれ量を得ることができる。
【００５２】
上記実施形態の方法によれば、ラインの検査パターン、ホールの検査パターンの組み合せで、実デバイスに近い合わせ検査が可能となる。合わせ検査マークのパターンにおいて、各ラインに対し、各ホールが次第にずれて乗るようにその配置関係を定める。このような合わせ検査マークを複数箇所設け、各検査パターンの重ね合わせについてＸ，Ｙそれぞれの方向で位置ずれ量を算出する。これにより、寸法や収差によるパターン依存性等を除去することができ、真の位置ずれ量を把握して露光装置のさらなる補正に寄与する。
【００５３】
なお、図８中のフォトマスク製作工程１０１において、フォトマスクＪにおけるライン群Ｌｘ、Ｌｙの配置間隔、フォトマスクＫにおけるホール群Ｈｘ、Ｈｙの配置間隔の関係を互いに入れ替えた形態を作製しても同様に検査できる。以下、図１３〜図１５を参照して説明する。
図１３、図１４は、それぞれ図８中の処理で重要なフォトマスクの検査パターンの変形例を示す平面図、図１５は、図１３、図１４のフォトマスクを利用して構成される、合わせ検査マークの変形例を示す平面図であり、前記図１２に対応する。
すなわち、フォトマスクＪの検査パターン２１は、Ｘ方向に所定長ずつ変化した間隔で並べられた所定数のライン群Ｌｘ（Ｌｘ１〜４）及びＹ方向に所定長ずつ変化した間隔で並べられた所定数のライン群Ｌｙ（Ｌｙ１〜４）を有する（図１３）。各ホール配置における所定長ずつ変化した間隔は、Ｐ１、Ｐ２（＝Ｐ１＋ｉ）、Ｐ３（＝Ｐ１＋２ｉ）に準ずる。また、フォトマスクＫの検査パターン２２は、Ｘ方向に等間隔Ｐで並べられた所定数のホール群Ｈｘ（Ｈｘ１〜４）及びＹ方向に等間隔Ｐで並べられた所定数のホール群Ｈｙ（Ｈｙ１〜４）を有する（図１４）。
【００５４】
図１５における合わせ検査マークＭＫ３は、半導体基板の所定領域にフォトマスクＪに応じて顕在化された検査パターン２１ｆとフォトマスクＫに応じて顕在化された検査パターン２２ｆが重なるように組み合わされたものである。ラインＬｘｆ１上に乗るホールＨｘｆ１と、ラインＬｙｆ１上に乗るホールＨｙｆ１がそれぞれ正常に重ね合わされる。これを基準として、各ラインに対し各ホールが次第にずれて乗る配置関係となる。合わせ検査は、各ラインの幅内から一部が外れているホール、例えばラインＬｘｆ３上に乗るホールＨｘｆ３と、ラインＬｙｆ３上に乗るホールＨｙｆ３について、ラインエッジからＸ方向及びＹ方向それぞれのホールのずれ量（ホールエッジ換算）Ｇｘｆ、Ｇｙｆを算出する。このような合わせ検査マークＭＫ３を複数箇所設け、Ｘ，Ｙそれぞれの方向で位置ずれ度合いを分析する。
なお、図示しないが、前記図１１に対応する検査マークＭＫ２の変形例についても同様である。すなわち、上記変形例のフォトマスクＫに応じたレジストパターンにより重ね合わせの上層が顕在化されるものである。
【００５５】
図１６は、本発明の第３実施形態に係る半導体装置の製造方法の要部を工程順に示す流れ図である。図１７、図１８は、それぞれ図１６中の処理で重要なフォトマスクの検査パターンを示す平面図、図１９〜図２１は、それぞれ図１６中の処理で構成される合わせ検査マークの平面図である。図２２（ａ）〜（ｅ）は、図１６中の処理で構成される合わせ検査マークまたは集積回路の一部を工程順に示す断面図である。
実現しようとする半導体集積回路に関し、ＣＡＤツール、いわゆるコンピュータ支援設計装置を利用し、設計データを得る。この設計データは、重ね合わせるべき半導体集積回路に関係するパターンを有する所定数枚のフォトマスクに反映される。これらフォトマスクは露光装置にセットされ、順番に半導体基板に必要な回路パターンを露光していく。そのうちの任意のプロセス中、順次露光すべきパターンを有する２つのフォトマスクＱ，Ｒを利用した合わせ検査について以下説明する。
【００５６】
図１６中のフォトマスク製作工程１０１において、フォトマスクＱは、半導体集積回路に関係するパターンと共にスクライブ領域の所定箇所に所定数の検査パターン３１が作製される。図１７に示すように、一つの検査パターン３１は、Ｘ方向に等間隔Ｐで並べられた所定数のホール群Ｈｘ（Ｈｘ１〜４）及びＹ方向に等間隔Ｐで並べられた所定数のホール群Ｈｙ（Ｈｙ１〜４）を有する。ホール群Ｈｘ、Ｈｙに関し、それぞれのホール径Ｄは、この半導体集積回路の設計における最小デザインルールに応じた大きさとなっている。半導体集積回路に関係するパターンは、図示しないが、もちろん位置合わせマークやその他ＴＥＧ（Test Element Group）等が必要に応じて設けられる。
【００５７】
また、図１６中のフォトマスク製作工程１０１において、フォトマスクＲは、半導体集積回路に関係するパターンと共に検査パターン３１と同じスクライブ領域の所定箇所に所定数の検査パターン３２が作製される。図１８に示すように、一つの検査パターン３２は、Ｘ方向に所定長ずつ変化した間隔で並べられた所定数のライン群Ｌｘ（Ｌｘ１〜４）及びＹ方向に所定長ずつ変化した間隔で並べられた所定数のライン群Ｌｙ（Ｌｙ１〜４）を有する。
【００５８】
これらライン群Ｌｘ、Ｌｙの各ラインは、ホール群Ｈｘ、Ｈｙの各ホール上に次第にずれて乗るように所定長ずつ変化した間隔で並べられる。各ライン間隔は、それぞれＰ１、Ｐ２（＝Ｐ１＋ｉ）、Ｐ３（＝Ｐ１＋２ｉ）といった構成である。また、ライン群Ｌｘ、Ｌｙは、それぞれのライン幅Ｗが、この半導体集積回路の設計における最小デザインルールに応じた大きさとなっている。ライン群Ｌｘ、Ｌｙの各ラインは、孤立しないようその両端がライン幅Ｗより寸法の大きい支持用の広域パターン３２ａ，３２ｂ，３２ｃに繋げられている。半導体集積回路に関係するパターンは図示しないが、もちろん位置合わせマークやその他ＴＥＧ（Test Element Group）等が必要に応じて設けられる。
【００５９】
露光装置においてｎ番目にセットされるフォトマスクＱを利用する。露光装置は、半導体基板への位置合わせ工程や各収差の補正等、仕様に応じた補正機能が実行される。ここでの半導体基板は、層間の絶縁層の間にエッチングストッパとしての薄い絶縁層ＥＳが形成されている（図２２参照）。その後、半導体基板の所定の絶縁層表面に対し、フォトマスクＱに応じた半導体集積回路に関係するパターン及び検査パターン３１ｅを露光する（露光工程１０２）。検査パターン３１ｅは、フォトマスクＱにおける検査パターン３１の露光パターンに相当する。
【００６０】
次に現像工程１０３を経る。これにより、半導体基板の所定の絶縁層表面に、フォトマスクＱに応じた半導体集積回路に関係するパターン及び検査パターン３１ｅを含む第１レジストパターンが形成される。ここで検査パターン３１ｅは第１レジストパターンによって顕在化される（図２２（ａ）参照）。すなわち、図１７のホール群Ｈｘ、Ｈｙに応じて形成されたパターンである。この検査パターン３１ｅが先に形成された検査パターンと重ね合わせが成立している場合、合わせ検査が可能である(２０４)。しかし、ここでは、検査パターン３１ｅが重ね合わせの元側に関係するものとして説明を進める。
【００６１】
次に、エッチング工程１０４に移行する。フォトマスクＱに応じた半導体集積回路に関係するパターン及び検査パターン３１ｅを含む第１レジストパターンに従って絶縁層のエッチングがなされる（図２２（ｂ）参照）。このようにして、実際のホールパターンとしての検査パターン３１ｆが顕在化される。検査パターン３１ｆは、フォトマスクＱにおける検査パターン３１の実パターンに相当する。すなわち、図１７のホール群Ｈｘ、Ｈｙに応じて形成された実パターンである。この検査パターン３１ｆが先に形成された検査パターンと重ね合わせが成立している場合、合わせ検査が可能である(２０５)。しかし、ここでは検査パターン３１ｆが重ね合わせの元側に関係するものとして説明を進める。
【００６２】
その後、フォトマスクセット順序をｎ＝ｎ＋１として更新し（１０６）、露光装置においてｎ番目にセットされるフォトマスクＲを利用する。半導体基板において、層間の絶縁層表面には前段階のフォトマスクＱに従って形成されたホールパターンが形成されている。露光装置は、上記半導体基板への位置合わせ工程や各収差の補正等、仕様に応じた補正機能が実行される。その後、半導体基板の所定の絶縁層表面に対し、フォトマスクＲに応じた半導体集積回路に関係するパターン及び検査パターン３２ｅを露光する（露光工程１０２）。検査パターン３２ｅは、フォトマスクＲにおける検査パターン３２の露光パターンに相当する。
【００６３】
次に現像工程１０３を経る。これにより、半導体基板の所定の絶縁層表面に、フォトマスクＲに応じた半導体集積回路に関係するパターン及び検査パターン３２ｅを含むレジストパターンが形成される。ここで検査パターン３２ｅは第２レジストパターンによって顕在化される（図２２（ｃ）参照）。すなわち、図１８のライン群Ｌｘ、Ｌｙに応じて形成されたパターンである。もちろん、支持用の広域パターン３２ａ，３２ｂ，３２ｃのパターンも反映されレジストパターンでもって顕在化される。この検査パターン３２ｅが、先に形成された検査パターン３１ｆと重ね合わせが成立している。これにより、合わせ検査マーク（ＭＫ４）による合わせ検査が可能である(２０４)。
【００６４】
図１９において、合わせ検査マークＭＫ４は、半導体基板の所定領域にフォトマスクＱに応じて顕在化された検査パターン３１ｆとフォトマスクＲに応じて顕在化された検査パターン３２ｅが重なるように組み合わされたものである。検査パターン３１ｆは、フォトマスクＱのホール群Ｈｘ、Ｈｙを反映して、実パターンとしてＸ方向に等間隔Ｐｆで並べられたホール群Ｈｘｆ（Ｈｘｆ１〜４）及びＹ方向に等間隔Ｐｆで並べられたホール群Ｈｙｆ（Ｈｙｆ１〜４）を有する。そして、検査パターン３２ｅは、フォトマスクＲのライン群Ｌｘ、Ｌｙを反映して、実パターンとして所定長ずつ変化した間隔で並べられたライン群Ｌｘｅ（Ｌｘｅ１〜４）及びＹ方向に所定長ずつ変化した間隔で並べられたライン群Ｌｙｅ（Ｌｙｅ１〜４）を有する。フォトマスクＲのライン間隔であるＰ１、Ｐ２（＝Ｐ１＋ｉ）、Ｐ３（＝Ｐ１＋２ｉ）も半導体基板上で反映され、それぞれライン間隔Ｐ１ｅ、Ｐ２ｅ（＝Ｐ１ｅ＋ｉｅ）、Ｐ３ｅ（＝Ｐ１ｅ＋２ｉｅ）を有する。もちろん、支持用の広域パターン３２ａｅ，３２ｂｅ，３２ｃｅのパターンも形成される。
【００６５】
合わせ検査マークＭＫ４は通常、図示しない位置合わせ工程に伴い、ホールＨｘｆ１上に乗るラインＬｘｅ１と、ホールＨｙｆ１上に乗るラインＬｙｅ１がそれぞれ正常に重ね合わされる。これを基準として、各ホールに対し各ラインが次第にずれて乗る配置関係となる。合わせ検査は、各ラインの幅内から一部が外れているホール、例えばホールＨｘｆ３上に乗るラインＬｘｅ３と、ホールＨｙｆ３上に乗るラインＬｙｅ３について、ラインエッジからＸ方向及びＹ方向それぞれのホールのずれ量（ホールエッジ換算）Ｇｘｅ、Ｇｙｅを算出する。このような合わせ検査マークＭＫ４を複数箇所設け、Ｘ，Ｙそれぞれの方向で位置ずれ度合いを分析する。これにより、寸法や収差によるパターン依存性等を除去し、真の位置ずれ量を得ることができる。また、リワーク処理（再露光処理）の必要性の早期発見にも役立つ。
【００６６】
合わせ検査工程２０４が正常な結果である、または合わせ検査工程２０４を行わない場合には、エッチング工程１０４に移行する。フォトマスクＲに応じた半導体集積回路に関係するパターン及び検査パターン３２ｅを含むレジストパターンに従って絶縁層のエッチングがなされる（図２２（ｄ））。このようにして、配線溝を含む実際のラインパターンと共に、検査パターン３２ｆが顕在化される。検査パターン３２ｆは、フォトマスクＲにおける検査パターン３２の実パターンに相当する。すなわち、図１８のライン群Ｌｘ、Ｌｙに応じて形成された実パターンである。この検査パターン３２ｆが先に形成された検査パターン３１ｆと重ね合わせが成立している。これにより、合わせ検査マーク（ＭＫ５）による合わせ検査が可能である(２０５)。
【００６７】
図２０において、合わせ検査マークＭＫ５は、半導体基板の所定領域にフォトマスクＱに応じて顕在化された検査パターン３１ｆとフォトマスクＲに応じて顕在化された検査パターン３２ｆが重なるように組み合わされたものである。検査パターン３１ｆは、フォトマスクＱのホール群Ｈｘ、Ｈｙを反映して、実パターンとしてＸ方向に等間隔Ｐｆで並べられたホール群Ｈｘｆ（Ｈｘｆ１〜４）及びＹ方向に等間隔Ｐｆで並べられたホール群Ｈｙｆ（Ｈｙｆ１〜４）を有する。そして、検査パターン３２ｆは、フォトマスクＲのライン群Ｌｘ、Ｌｙを反映して、実パターンとして所定長ずつ変化した間隔で並べられたライン群Ｌｘｆ（Ｌｘｆ１〜４）及びＹ方向に所定長ずつ変化した間隔で並べられたライン群Ｌｙｆ（Ｌｙｆ１〜４）を有する。フォトマスクＲのライン間隔であるＰ１、Ｐ２（＝Ｐ１＋ｉ）、Ｐ３（＝Ｐ１＋２ｉ）も半導体基板上で反映され、それぞれライン間隔Ｐ１ｆ、Ｐ２ｆ（＝Ｐ１ｆ＋ｉｆ）、Ｐ３ｆ（＝Ｐ１ｆ＋２ｉｆ）を有する。もちろん、支持用の広域パターン１２ａｆ，１２ｂｆ，１２ｃｆのパターンも形成される。
【００６８】
合わせ検査マークＭＫ５は通常、図示しない位置合わせ工程に伴い、ホールＨｘｆ１上に乗るラインＬｘｆ１と、ホールＨｙｆ１上に乗るラインＬｙｆ１がそれぞれ正常に重ね合わされる。これを基準として、各ホールに対し各ラインが次第にずれて乗る配置関係となる。合わせ検査は、各ラインの幅内から一部が外れているホール、例えばホールＨｘｆ３上に乗るラインＬｘｆ３と、ホールＨｙｆ３上に乗るラインＬｙｆ３について、ラインエッジからＸ方向及びＹ方向それぞれのホールのずれ量（ホールエッジ換算）Ｇｘｆ、Ｇｙｆを算出する。このような合わせ検査マークＭＫ１を複数箇所設け、Ｘ，Ｙそれぞれの方向で位置ずれ度合いを分析する。これにより、寸法や収差によるパターン依存性等を除去し、真の位置ずれ量を得ることができる。
【００６９】
合わせ検査工程２０５が正常な結果である、または合わせ検査工程２０５を行わない場合には、必要な成膜工程１０５に移行する。ここでは半導体基板において、スパッタ成膜工程等を経て全面に配線用の金属層が堆積され、必要な平坦化工程を行う。これにより、半導体集積回路に関係するデュアルダマシンタイプの配線及び合わせ検査マーク（ＭＫ６）が形成される（図２２（ｅ））。これにより、必要なら合わせ検査が可能である(２０６)。
【００７０】
図２１において、合わせ検査マークＭＫ６は、半導体基板の所定領域にフォトマスクＱに応じて顕在化された検査パターン３１ｆとフォトマスクＲに応じて顕在化された検査パターン３２ｆが重なるように組み合わされ、金属層が埋め込まれたものである。前記図２０におけるホール及びラインパターンの配置に準ずる。合わせ検査は、各ラインの幅内から一部が外れているホール、例えばホールＨｘｆ３上に乗るラインＬｘｆ３と、ホールＨｙｆ３上に乗るラインＬｙｆ３について、ラインエッジからＸ方向及びＹ方向それぞれのホールのずれ量（ホールエッジ換算）Ｇｘｇ、Ｇｙｇを算出する。このような合わせ検査マークＭＫ６を複数箇所設け、Ｘ，Ｙそれぞれの方向で位置ずれ度合いを分析する。これにより、寸法や収差によるパターン依存性等を除去し、真の位置ずれ量を得ることができる。
【００７１】
上記実施形態の方法によれば、ホールの検査パターン、ラインの検査パターンの組み合せで、実デバイスに近い合わせ検査が可能となる。合わせ検査マークのパターンにおいて、各ホールに対し、各ラインが次第にずれて乗るようにその配置関係を定める。このような合わせ検査マークを複数箇所設け、各検査パターンの重ね合わせについてＸ，Ｙそれぞれの方向で位置ずれ量を算出する。これにより、寸法や収差によるパターン依存性等を除去することができ、真の位置ずれ量を把握して露光装置のさらなる補正に寄与する。
【００７２】
なお、図１６中のフォトマスク製作工程１０１において、フォトマスクＱにおけるホール群Ｈｘ、Ｈｙの配置間隔、フォトマスクＲにおけるライン群Ｌｘ、Ｌｙの配置間隔の関係を互いに入れ替えた形態を作製しても同様に検査できる。これについては、同様の構成が図５〜図７に示されているので、説明は省略する。
【００７３】
図２３は、本発明の第４実施形態に係る半導体装置の製造方法の要部を工程順に示す流れ図である。図２４、図２５は、それぞれ図２３中の処理で重要なフォトマスクの検査パターンを示す平面図、図２６〜図２８は、それぞれ図２３中の処理で構成される合わせ検査マークの平面図である。図２９（ａ）〜（ｅ）は、図２３中の処理で構成される検査マークまたは集積回路の一部を示す断面図である。
実現しようとする半導体集積回路に関し、ＣＡＤツール、いわゆるコンピュータ支援設計装置を利用し、設計データを得る。この設計データは、重ね合わせるべき半導体集積回路に関係するパターンを有する所定数枚のフォトマスクに反映される。これらフォトマスクは露光装置にセットされ、順番に半導体基板に必要な回路パターンを露光していく。そのうちの任意のプロセス中、順次露光すべきパターンを有する２つのフォトマスクＵ，Ｖを利用した合わせ検査について以下説明する。
【００７４】
図２３中のフォトマスク製作工程１０１において、フォトマスクＵは、半導体集積回路に関係するパターンと共にスクライブ領域の所定箇所に所定数の検査パターン４１が作製される。図２４に示すように、一つの検査パターン４１は、Ｘ方向に等間隔Ｐで並べられた所定数のライン群Ｌｘ（Ｌｘ１〜４）及びＹ方向に等間隔Ｐで並べられた所定数のライン群Ｌｙ（Ｌｙ１〜４）を有する。ライン群Ｌｘ、Ｌｙに関し、それぞれのライン幅Ｗは、この半導体集積回路の設計における最小デザインルールに応じた大きさとなっている。ライン群Ｌｘ、Ｌｙの各ラインは、孤立しないようその両端がライン幅Ｗより寸法の大きい支持用の広域パターン４１ａ，４１ｂ，４１ｃに繋げられている。半導体集積回路に関係するパターンは、図示しないが、もちろん位置合わせマークやその他ＴＥＧ（Test Element Group）等が必要に応じて設けられる。
【００７５】
また、図２３中のフォトマスク製作工程１０１において、フォトマスクＵは、半導体集積回路に関係するパターンと共に検査パターン４１と同じスクライブ領域の所定箇所に所定数の検査パターン４２が作製される。図２５に示すように、一つの検査パターン４２は、Ｘ方向に所定長ずつ変化した間隔で並べられた所定数のホール群Ｈｘ（Ｈｘ１〜４）及びＹ方向に所定長ずつ変化した間隔で並べられた所定数のホール群Ｈｙ（Ｈｙ１〜４）を有する。
【００７６】
これらホール群Ｈｘ、Ｈｙの各ホールは、ライン群Ｌｘ、Ｌｙの各ライン上に次第にずれて乗るように所定長ずつ変化した間隔で並べられる。各ホール間隔は、それぞれＰ１、Ｐ２（＝Ｐ１＋ｉ）、Ｐ３（＝Ｐ１＋２ｉ）といった構成である。また、ホール群Ｈｘ、Ｈｙは、それぞれのホール径Ｄが、この半導体集積回路の設計における最小デザインルールに応じた大きさとなっている。半導体集積回路に関係するパターンは図示しないが、もちろん位置合わせマークやその他ＴＥＧ（Test Element Group）等が必要に応じて設けられる。
【００７７】
露光装置においてｎ番目にセットされるフォトマスクＵを利用する。露光装置は、半導体基板への位置合わせ工程や各収差の補正等、仕様に応じた補正機能が実行される。ここでの半導体基板は、層間の絶縁層の間にエッチングストッパとしての薄い絶縁層ＥＳが形成されている（図２９参照）。その後、半導体基板の所定の絶縁層表面に対し、フォトマスクＵに応じた半導体集積回路に関係するパターン及び検査パターン４１ｅを露光する（露光工程１０２）。検査パターン４１ｅは、フォトマスクＱにおける検査パターン４１の露光パターンに相当する。
【００７８】
次に現像工程１０３を経る。これにより、半導体基板の所定の絶縁層表面に、フォトマスクＵに応じた半導体集積回路に関係するパターン及び検査パターン４１ｅを含む第１レジストパターンが形成される。ここで検査パターン４１ｅは第１レジストパターンによって顕在化される（図２９（ａ）参照）。すなわち、図２４のライン群Ｌｘ、Ｌｙに応じて形成されたパターンである。もちろん、支持用の広域パターン４１ａ，４１ｂ，４１ｃのパターンも反映されレジストパターンでもって顕在化される。この検査パターン４１ｅが先に形成された検査パターンと重ね合わせが成立している場合、合わせ検査が可能である(２０４)。しかし、ここでは検査パターン４１ｅが重ね合わせの元側に関係するものとして説明を進める。
【００７９】
次に、エッチング工程１０４に移行する。フォトマスクＵに応じた半導体集積回路に関係するパターン及び検査パターン４１ｅを含むレジストパターンに従って絶縁層のエッチングがなされる（図２９（ｂ）参照）。このようにして、実際のラインパターンとしての検査パターン４１ｆが顕在化される。検査パターン４１ｆは、フォトマスクＵにおける検査パターン４１の実パターンに相当する。すなわち、図２４のライン群Ｌｘ、Ｌｙに応じて形成された実パターンである。この検査パターン４１ｆが先に形成された検査パターンと重ね合わせが成立している場合、合わせ検査が可能である(２０５)。しかし、ここでは、検査パターン４１ｆが重ね合わせの元側に関係するものとして説明を進める。
【００８０】
その後、フォトマスクセット順序をｎ＝ｎ＋１として更新し（１０６）、露光装置においてｎ番目にセットされるフォトマスクＶを利用する。半導体基板において、層間の絶縁層表面には前段階のフォトマスクＵに従って形成されたラインパターンが形成されている。露光装置は、上記半導体基板への位置合わせ工程や各収差の補正等、仕様に応じた補正機能が実行される。その後、半導体基板の所定の絶縁層表面に対し、フォトマスクＶに応じた半導体集積回路に関係するパターン及び検査パターン４２ｅを露光する（露光工程１０２）。検査パターン４２ｅは、フォトマスクＶにおける検査パターン４２の露光パターンに相当する。
【００８１】
次に現像工程１０３を経る。これにより、半導体基板の所定の絶縁層表面に、フォトマスクＶに応じた半導体集積回路に関係するパターン及び検査パターン４２ｅを含むレジストパターンが形成される。ここで検査パターン４２ｅは第２レジストパターンによって顕在化される（図２９（ｃ）参照）。すなわち、図２５のホール群Ｈｘ、Ｈｙに応じて形成されたパターンである。この検査パターン４２ｅが、先に形成された検査パターン４１ｆと重ね合わせが成立している。これにより、合わせ検査マーク（ＭＫ７）による合わせ検査が可能である(２０４)。
【００８２】
図２６において、合わせ検査マークＭＫ７は、半導体基板の所定領域にフォトマスクＵに応じて顕在化された検査パターン４１ｆとフォトマスクＶに応じて顕在化された検査パターン４２ｅが重なるように組み合わされたものである。検査パターン４１ｆは、フォトマスクＵのライン群Ｌｘ、Ｌｙを反映して、実パターンとしてＸ方向に等間隔Ｐｆで並べられたライン群Ｌｘｆ（Ｌｘｆ１〜４）及びＹ方向に等間隔Ｐｆで並べられたライン群Ｌｙｆ（Ｌｙｆ１〜４）を有する。そして、検査パターン４２ｅは、フォトマスクＶのホール群Ｈｘ、Ｈｙを反映して、実パターンとして所定長ずつ変化した間隔で並べられたホール群Ｈｘｅ（Ｈｘｅ１〜４）及びＹ方向に所定長ずつ変化した間隔で並べられたホール群Ｈｙｅ（Ｈｙｅ１〜４）を有する。フォトマスクＶのホール間隔であるＰ１、Ｐ２（＝Ｐ１＋ｉ）、Ｐ３（＝Ｐ１＋２ｉ）も半導体基板上で反映され、それぞれホール間隔Ｐ１ｅ、Ｐ２ｅ（＝Ｐ１ｅ＋ｉｅ）、Ｐ３ｅ（＝Ｐ１ｅ＋２ｉｅ）を有する。
【００８３】
合わせ検査マークＭＫ７は通常、図示しない位置合わせ工程に伴い、ラインＬｘｆ１上に乗るホールＨｘｅ１と、ラインＬｙｆ１上に乗るホールＨｙｅ１がそれぞれ正常に重ね合わされる。これを基準として、各ホールに対し各ラインが次第にずれて乗る配置関係となる。合わせ検査は、各ラインの幅内から一部が外れているホール、例えばホールＨｘｆ３上に乗るラインＬｘｅ３と、ホールＨｙｆ３上に乗るラインＬｙｅ３について、ラインエッジからＸ方向及びＹ方向それぞれのホールのずれ量（ホールエッジ換算）Ｇｘｅ、Ｇｙｅを算出する。このような合わせ検査マークＭＫ７を複数箇所設け、Ｘ，Ｙそれぞれの方向で位置ずれ度合いを分析する。これにより、寸法や収差によるパターン依存性等を除去し、真の位置ずれ量を得ることができる。また、リワーク処理（再露光処理）の必要性の早期発見にも役立つ。
【００８４】
合わせ検査工程２０４が正常な結果である、または合わせ検査工程２０４を行わない場合には、エッチング工程１０４に移行する。フォトマスクＶに応じた半導体集積回路に関係するパターン及び検査パターン４２ｅを含むレジストパターンに従って絶縁層のエッチングがなされる（図２９（ｄ）参照）。このようにして、配線溝を含む実際のラインパターンを伴い、検査パターン４２ｆが顕在化される。検査パターン４２ｆは、フォトマスクＶにおける検査パターン４２の実パターンに相当する。すなわち、図２５のホール群Ｈｘ、Ｈｙに応じて形成された実パターンである。この検査パターン４２ｆが先に形成された検査パターン４１ｆと重ね合わせが成立している。これにより、合わせ検査マーク（ＭＫ８）による合わせ検査が可能である(２０５)。
【００８５】
図２７において、合わせ検査マークＭＫ８は、半導体基板の所定領域にフォトマスクＵに応じて顕在化された検査パターン４１ｆとフォトマスクＶに応じて顕在化された検査パターン４２ｆが重なるように組み合わされたものである。検査パターン４１ｆは、フォトマスクＵのライン群Ｌｘ、Ｌｙを反映して、実パターンとしてＸ方向に等間隔Ｐｆで並べられたライン群Ｌｘｆ（Ｌｘｆ１〜４）及びＹ方向に等間隔Ｐｆで並べられたライン群Ｌｙｆ（Ｌｙｆ１〜４）を有する。もちろん、支持用の広域パターン４２ａｆ，４２ｂｆ，４２ｃｆのパターンも形成される。そして、検査パターン４２ｆは、フォトマスクＶのホール群Ｈｘ、Ｈｙを反映して、実パターンとして所定長ずつ変化した間隔で並べられたホール群Ｈｘｆ（Ｈｘｆ１〜４）及びＹ方向に所定長ずつ変化した間隔で並べられたホール群Ｈｙｆ（Ｈｙｆ１〜４）を有する。フォトマスクＶのホール間隔であるＰ１、Ｐ２（＝Ｐ１＋ｉ）、Ｐ３（＝Ｐ１＋２ｉ）も半導体基板上で反映され、それぞれホール間隔Ｐ１ｆ、Ｐ２ｆ（＝Ｐ１ｆ＋ｉｆ）、Ｐ３ｆ（＝Ｐ１ｆ＋２ｉｆ）を有する。
【００８６】
合わせ検査マークＭＫ８は通常、図示しない位置合わせ工程に伴い、ホールＨｘｆ１上に乗るラインＬｘｆ１と、ホールＨｙｆ１上に乗るラインＬｙｆ１がそれぞれ正常に重ね合わされる。これを基準として、各ラインに対し各ホールが次第にずれて乗る配置関係となる。合わせ検査は、各ラインの幅内から一部が外れているホール、例えばホールＨｘｆ３上に乗るラインＬｘｆ３と、ホールＨｙｆ３上に乗るラインＬｙｆ３について、ラインエッジからＸ方向及びＹ方向それぞれのホールのずれ量（ホールエッジ換算）Ｇｘｆ、Ｇｙｆを算出する。このような合わせ検査マークＭＫ８を複数箇所設け、Ｘ，Ｙそれぞれの方向で位置ずれ度合いを分析する。これにより、寸法や収差によるパターン依存性等を除去し、真の位置ずれ量を得ることができる。
【００８７】
合わせ検査工程２０５が正常な結果である、または合わせ検査工程２０５を行わない場合には、必要な成膜工程１０５に移行する。ここでは半導体基板において、スパッタ成膜工程等を経て全面に配線用の金属層が堆積され、必要な平坦化工程を行う。これにより、半導体集積回路に関係するデュアルダマシンタイプの配線及び合わせ検査マーク（ＭＫ９）が形成される（図２９（ｅ））。これにより、必要なら合わせ検査が可能である(２０６)。
【００８８】
図２８において、合わせ検査マークＭＫ９は、半導体基板の所定領域にフォトマスクＵに応じて顕在化された検査パターン４１ｆとフォトマスクＶに応じて顕在化された検査パターン４２ｆが重なるように組み合わされ、金属層が埋め込まれたものである。前記図２８におけるライン及びホールパターンの配置に準ずる。合わせ検査は、各ラインの幅内から一部が外れているホール、例えばホールＨｘｆ３上に乗るラインＬｘｆ３と、ホールＨｙｆ３上に乗るラインＬｙｆ３について、ラインエッジからＸ方向及びＹ方向それぞれのホールのずれ量（ホールエッジ換算）Ｇｘｇ、Ｇｙｇを算出する。このような合わせ検査マークＭＫ８を複数箇所設け、Ｘ，Ｙそれぞれの方向で位置ずれ度合いを分析する。これにより、寸法や収差によるパターン依存性等を除去し、真の位置ずれ量を得ることができる。
【００８９】
上記実施形態の方法によれば、ホールの検査パターン、ラインの検査パターンの組み合せで、実デバイスに近い合わせ検査が可能となる。合わせ検査マークのパターンにおいて、各ラインに対し、各ホールが次第にずれて乗るようにその配置関係を定める。このような合わせ検査マークを複数箇所設け、各検査パターンの重ね合わせについてＸ，Ｙそれぞれの方向で位置ずれ量を算出する。これにより、寸法や収差によるパターン依存性等を除去することができ、真の位置ずれ量を把握して露光装置のさらなる補正に寄与する。
【００９０】
なお、図２３中のフォトマスク製作工程１０１において、フォトマスクＵにおけるライン群Ｌｘ、Ｌｙの配置間隔、フォトマスクＶにおけるホール群Ｈｘ、Ｈｙの配置間隔の関係を互いに入れ替えた形態を作製しても同様に検査できる。これについては、同様の構成が図１３〜図１５に示されているので、説明は省略する。
【００９１】
以上、各実施形態及び方法によれば、ホールの検査パターン、ラインの検査パターンの組み合せで、実デバイスに近い合わせ検査が可能となる。検査マークのパターンにおいて、各ホールに対し、各ラインが次第にずれて乗るようにその配置関係を定める。これらホール及びラインは、好ましくは最小のデザインルールの径や幅を有する。このような合わせ検査マークを複数箇所設け、各検査パターンの重ね合わせについてＸ，Ｙそれぞれの方向で位置ずれ量を算出する。これにより、寸法や収差によるパターン依存性等を除去することができ、真の位置ずれ量を把握して露光装置のさらなる補正に寄与する。この結果、合わせ検査のパターンを半導体集積回路の設計に合わせることで、収差の乗りのパターン依存性、パターン寸法依存性等を除去する半導体装置の製造方法、フォトマスク、合わせ検査マークを提供することができる。
【図面の簡単な説明】
【００９２】
【図１】第１実施形態に係る半導体装置の製造方法要部を工程順に示す流れ図。
【図２】図１中の処理で重要なフォトマスクの検査パターンを示す平面図。
【図３】図１中の処理で重要なフォトマスクの検査パターンを示す平面図。
【図４】図１中の処理で構成される合わせ検査マークの平面図と一部の断面図。
【図５】図１中の処理でのフォトマスクの検査パターン変形例を示す平面図。
【図６】図１中の処理でのフォトマスクの検査パターン変形例を示す平面図。
【図７】図５、図６を利用した合わせ検査マークの変形例を示す平面図。
【図８】第２実施形態に係る半導体装置の製造方法要部を工程順に示す流れ図。
【図９】図８中の処理で重要なフォトマスクの検査パターンを示す平面図。
【図１０】図８中の処理で重要なフォトマスクの検査パターンを示す平面図。
【図１１】図８中の処理で構成される合わせ検査マークの平面図と一部の断面図。
【図１２】図８中の処理で構成される合わせ検査マークの平面図と一部の断面図。
【図１３】図８中の処理でのフォトマスクの検査パターン変形例を示す平面図。
【図１４】図８中の処理でのフォトマスクの検査パターン変形例を示す平面図。
【図１５】図１３、図１４を利用した合わせ検査マークの変形例を示す平面図。
【図１６】第３実施形態に係る半導体装置の製造方法要部を工程順に示す流れ図。
【図１７】図１６中の処理で重要なフォトマスクの検査パターンを示す平面図。
【図１８】図１６中の処理で重要なフォトマスクの検査パターンを示す平面図。
【図１９】図１６中の処理で構成される合わせ検査マークの平面図。
【図２０】図１６中の処理で構成される合わせ検査マークの平面図。
【図２１】図１６中の処理で構成される合わせ検査マークの平面図。
【図２２】図１６中の処理で構成される一部を工程順に示す断面図。
【図２３】第４実施形態に係る半導体装置の製造方法要部を工程順に示す流れ図。
【図２４】図２３中の処理で重要なフォトマスクの検査パターンを示す平面図。
【図２５】図２３中の処理で重要なフォトマスクの検査パターンを示す平面図。
【図２６】図２３中の処理で構成される合わせ検査マークの平面図。
【図２７】図２３中の処理で構成される合わせ検査マークの平面図。
【図２８】図２３中の処理で構成される合わせ検査マークの平面図。
【図２９】図２３中の処理で構成される一部を工程順に示す断面図。
【符号の説明】
【００９３】
１０１〜１０６…各処理工程、２０４，２０５，２０６…合わせ検査工程、ＭＫ１〜７…合わせ検査マーク、Ａ，Ｂ，Ｊ，Ｋ，Ｑ，Ｒ，Ｕ，Ｖ…フォトマスク、１１，２１，３１，４１，１２，２２，３２，４２…検査パターン、１２ａ，１２ｂ，１２ｃ，２１ａ，２１ｂ，２１ｃ，３２ａ，３２ｂ，３２ｃ，４１ａ，４１ｂ，４１ｃ…支持用の広域パターン、Ｈｘ，Ｈｙ…ホール群、Ｌｘ，Ｌｙ…ライン群。
【図１】
2005235996.tif 000003
【図２】
2005235996.tif 000004
【図３】
2005235996.tif 000005
【図４】
2005235996.tif 000006
【図５】
2005235996.tif 000007
【図６】
2005235996.tif 000008
【図７】
2005235996.tif 000009
【図８】
2005235996.tif 000010
【図９】
2005235996.tif 000011
【図１０】
2005235996.tif 000012
【図１１】
2005235996.tif 000013
【図１２】
2005235996.tif 000014
【図１３】
2005235996.tif 000015
【図１４】
2005235996.tif 000016
【図１５】
2005235996.tif 000017
【図１６】
2005235996.tif 000018
【図１７】
2005235996.tif 000019
【図１８】
2005235996.tif 000020
【図１９】
2005235996.tif 000021
【図２０】
2005235996.tif 000022
【図２１】
2005235996.tif 000023
【図２２】
2005235996.tif 000024
【図２３】
2005235996.tif 000025
【図２４】
2005235996.tif 000026
【図２５】
2005235996.tif 000027
【図２６】
2005235996.tif 000028
【図２７】
2005235996.tif 000029
【図２８】
2005235996.tif 000030
【図２９】
2005235996.tif 000031