(57)【要約】【課題】  シリアルデータの転送の回数を少なくしても、オーバーシュートやアンダーシュートが発生しない滑らかな電圧変化を実現できる電源電圧制御システムを提供することを目的とする。【解決手段】  電源電圧の可変の傾きに応じた複数のステップデータを記憶する波形メモリー回路３と、電源電圧の可変の傾きを指定するデータに従って波形メモリー回路３から適切なステップデータを読み出すセレクター回路２と、セレクター回路２から読み出されたステップデータを繰り返し加算または減算して時間経過に伴ってステップ状に変化する制御信号を形成する演算回路４と、演算回路４の出力に発生した制御信号に基づいてデータ処理装置１０へ印加する電源電圧を可変する電圧変換回路７とを設け、電源電圧を単位時間毎にステップ状に変化させる。【選択図】図１
2005204349.tif 000002
【特許請求の範囲】
【請求項１】
データ処理装置へ印加する電源電圧を可変する電源電圧制御システムにおいて、
前記可変の傾きを指定するデータに基づいてそれぞれの傾きごとの規定電圧を繰り返し加算または減算した結果から時間経過に伴ってステップ状に変化する制御信号を形成し、この制御信号に基づいて電圧変換回路を制御してデータ処理装置へ印加する電源電圧を可変するよう構成した
電源電圧制御システム。
【請求項２】
データ処理装置へ印加する電源電圧を可変する電源電圧制御システムにおいて、
電源電圧の可変の傾きに応じた複数のステップデータを記憶する波形メモリー回路と、
電源電圧の可変の傾きを指定するデータに従って前記波形メモリー回路から適切なステップデータを読み出すセレクター回路と、
前記セレクター回路から読み出されたステップデータを繰り返し加算または減算して時間経過に伴ってステップ状に変化する制御信号を形成する演算回路と、
前記演算回路の出力に発生した制御信号に基づいてデータ処理装置へ印加する電源電圧を可変する電圧変換回路と
を設けた電源電圧制御システム。
【請求項３】
前記電圧変換回路を、内部の基準発振信号によって変換前電圧をパルス電圧に変換するＤＣ／ＤＣコンバータで構成し、
前記演算回路は、前記セレクター回路から読み出されたステップデータを繰り返し加算または減算動作を、電圧変換回路の前記基準発振信号のタイミングに同期して実行するように構成した
請求項２記載の電源電圧制御システム。
【請求項４】
前記電圧変換回路を、内部の基準発振信号によって変換前電圧をパルス電圧に変換するＤＣ／ＤＣコンバータで構成し、
前記セレクター回路から読み出されたステップデータを繰り返し加算または減算する前記演算回路は、前記セレクター回路から読み出されたステップデータを繰り返し加算または減算動作を、電源電圧の可変の傾きを指定するシリアルデータのクロックのタイミングに同期して実行するように構成した
請求項２記載の電源電圧制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はモバイル機器に内蔵されたデータ処理装置に対して印加する電源電圧を制御する電源電圧システムに関するものである。
【背景技術】
【０００２】
近年、携帯電話を代表としたモバイル機器では、カメラ機能や多彩なアプリケーション搭載により大量のデータ処理能力が要求され、それに伴い、データ処理装置としての中央演算装置（以下、ＣＰＵと称す）等の消費電力も大幅に増加する傾向にある。これは電池を電源供給源とする携帯機器には大きな問題となっている。
【０００３】
そこで、前記ＣＰＵの動作状況に応じてＣＰＵの電源電圧をアクティブに変化させる技術が（特許文献１）などで提案されている。この種のＣＰＵ電源電圧制御方法を、図４を参照しながら説明する。
【０００４】
この図４に示す従来の電源電圧システムは、ＣＰＵ１０に印加する時々の電源電圧を、シリアルデータＤＡＴＡに基づいて制御するよう構成されている。
ここでは、パッドＰ１〜Ｐ６を有した基板１１の外部に、ＣＰＵ１０の他、インダクタンスＬ１とダイオードＤ１およびコンデンサＣ１で構成される平滑回路８が設けられている。
【０００５】
基板１１には、パッドＰ６に印加された変換前電圧Ｖｃｃをパルス電圧７ａに変換するＤＣ／ＤＣコンバータ７の他に、シリアルコントロール回路１とＤ／Ａ変換回路５が構成されている。
【０００６】
基板１１のパッドＰ２，Ｐ１には、クロックＣＬＫと、このクロックＣＬＫに同期したシリアルデータＤＡＴＡが供給され、シリアルコントロール回路１でパラレル変換された出力１ａが、Ｄ／Ａ変換回路５に入力されている。
【０００７】
一方、ＤＣ／ＤＣコンバータ７では内部の基準発振信号によって前記変換前電圧Ｖｃｃをパルス電圧７ａに変換してパッドＰ４，Ｐ５の間に発生しており、このパルス電圧７ａは前記平滑回路８によって直流電圧ＯＵＴＰＵＴに変換されている。直流電圧ＯＵＴＰＵＴはパッドＰ３を介して前記Ｄ／Ａ変換回路５に与えられており、Ｄ／Ａ変換回路５は直流電圧ＯＵＴＰＵＴが前記出力１ａに近づくようにアナログ信号５ａを前記ＤＣ／ＤＣコンバータ７にフィードバックしている。
【０００８】
このようにして、ＣＰＵ１０に電源電圧として印加される時々の直流電圧ＯＵＴＰＵＴは、シリアルデータＤＡＴＡの内容によって決まる。したがって、ＣＰＵ１０のデータ処理の負荷状態を検出し、電源電圧が最適な電圧になるようにシリアル信号ＤＡＴＡを入力することで消費電力を最適化することができる。
【特許文献１】特開平１−１５７２６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
最近のＣＰＵ１０は微細化が進み、耐圧が下がる傾向にあるため、オーバーシュートによるＣＰＵ１０へのダメージが大きくなっている。データ処理の負荷状態が急激に増加したため、ＣＰＵ１０への電源電圧を現在の電源電圧から最終目標電圧値へ一気に変化させるように、シリアルデータＤＡＴＡの内容を１回の転送で変化させると、ＤＣ／ＤＣコンバータ７を用いた電源電圧制御システムでは、急激な電圧変動によりオーバーシュートやアンダーシュートが発生し、ＣＰＵ１０の破壊や誤動作の原因となる問題が起きる。
【００１０】
このようなオーバーシュートやアンダーシュートが発生しないように数回に分けてシリアルデータ転送を行った場合には、目標の電圧に到達するまでの時間がかかり、反応速度が低下する。
【００１１】
本発明はデータ処理の負荷状態が急激に変化して、データ処理装置への電源電圧を大きく変化させる場合に、目標電圧に到達するまでの遅れ時間をできるだけ短くするためにシリアルデータの転送の回数を少なくしても、従来のようなオーバーシュートやアンダーシュートが発生しない滑らかな電圧変化を実現できる電源電圧制御システムを提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明の請求項１記載の電源電圧制御システムは、データ処理装置へ印加する電源電圧を可変する電源電圧制御システムにおいて、前記可変の傾きを指定するデータに基づいてそれぞれの傾きごとの規定電圧を繰り返し加算または減算した結果から時間経過に伴ってステップ状に変化する制御信号を形成し、この制御信号に基づいて電圧変換回路を制御してデータ処理装置へ印加する電源電圧を可変するよう構成したことを特徴とする。
【００１３】
本発明の請求項２記載の電源電圧制御システムは、データ処理装置へ印加する電源電圧を可変する電源電圧制御システムにおいて、電源電圧の可変の傾きに応じた複数のステップデータを記憶する波形メモリー回路と、電源電圧の可変の傾きを指定するデータに従って前記波形メモリー回路から適切なステップデータを読み出すセレクター回路と、前記セレクター回路から読み出されたステップデータを繰り返し加算または減算して時間経過に伴ってステップ状に変化する制御信号を形成する演算回路と、前記演算回路の出力に発生した制御信号に基づいてデータ処理装置へ印加する電源電圧を可変する電圧変換回路とを設けたことを特徴とする。
【００１４】
本発明の請求項３記載の電源電圧制御システムは、請求項２において、前記電圧変換回路を、内部の基準発振信号によって変換前電圧をパルス電圧に変換するＤＣ／ＤＣコンバータで構成し、前記演算回路は、前記セレクター回路から読み出されたステップデータを繰り返し加算または減算動作を、電圧変換回路の前記基準発振信号のタイミングに同期して実行するように構成したことを特徴とする。
【００１５】
本発明の請求項４記載の電源電圧制御システムは、請求項２において、前記電圧変換回路を、内部の基準発振信号によって変換前電圧をパルス電圧に変換するＤＣ／ＤＣコンバータで構成し、前記演算回路は、前記セレクター回路から読み出されたステップデータを繰り返し加算または減算動作を、電源電圧の可変の傾きを指定するシリアルデータのクロックのタイミングに同期して実行するように構成したことを特徴とする。
【発明の効果】
【００１６】
この構成によると、単位時間毎にステップ状に電圧を変化させることで、電圧の時間変化（スルーレート）をコントロールし、過渡的な電圧異常の発生のない滑らかな電圧変化を実現することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の各実施の形態を図１〜図３に基づいて説明する。
（第１の実施形態）
図１と図２は本発明の（第１の実施形態）を示す。
【００１８】
この図１に示す（第１の実施形態）の電源電圧システムは、ＣＰＵ１０に印加する電源電圧の変化を、電圧可変の傾きを指定するシリアルデータＤＡＴＡに基づいて制御するよう構成されている。
【００１９】
ここでは、パッドＰ１〜Ｐ６を有した基板１１の外部に、ＣＰＵ１０の他、インダクタンスＬ１とダイオードＤ１およびコンデンサＣ１で構成される平滑回路８が設けられている。
【００２０】
基板１１には、パッドＰ６に印加された変換前電圧Ｖｃｃをパルス電圧７ａに変換するＤＣ／ＤＣコンバータ７の他に、シリアルコントロール回路１とセレクター回路２と波形メモリー回路３と加算回路４とＤ／Ａ変換回路５などが構成されている。
【００２１】
なお、この図１のＤＣ／ＤＣコンバータ７は、発振器６の出力に発生する基準発振信号６ａによって前記変換前電圧Ｖｃｃをパルス電圧７ａに変換してパッドＰ４，Ｐ５の間に発生するように構成されている。 
【００２２】
基板１１のパッドＰ２，Ｐ１には、クロックＣＬＫと、このクロックＣＬＫに同期したシリアルデータＤＡＴＡが供給され、シリアルコントロール回路１でパラレル変換された出力１ａが、セレクター回路２に入力されている。
【００２３】
セレクター回路２ａは、シリアルコントロール回路１の出力１ａから入力された電圧可変の傾きに合ったデータを、波形メモリー回路３の内部から読み出してセレクター回路２の出力２ａとする。これを具体的に説明する。
【００２４】
ＣＰＵ１０に印加すべき電源電圧の傾きの程度に応じて、波形メモリー回路３にはステップデータＶ１，Ｖ２，Ｖ３が設定されており、電圧レベルは
Ｖ１  ＞  Ｖ２  ＞  Ｖ３
である。前記シリアルデータＤＡＴＡが、可変の傾きが“大”を表す内容であった場合に、セレクター回路２はステップアップデータＶ１を波形メモリー回路３から読み出して出力２ａとする。前記シリアルデータＤＡＴＡが、可変の傾きが“中”を表す内容であった場合に、セレクター回路２はステップアップデータＶ２を波形メモリー回路３から読み出して出力２ａとする。前記シリアルデータＤＡＴＡが、可変の傾きが“小”を表す内容であった場合に、セレクター回路２はステップアップデータＶ３を波形メモリー回路３から読み出して出力２ａとする。
【００２５】
加算回路４は、セレクター回路２の出力２ａを前記基準発振信号６ａの周期Ｔで加算を繰り返して時々の加算値４ａを出力する。
一方、ＤＣ／ＤＣコンバータ７では前記基準発振信号６ａによって前記変換前電圧Ｖｃｃをパルス電圧７ａに変換してパッドＰ４，Ｐ５の間に発生しており、このパルス電圧７ａは前記平滑回路８によって直流電圧ＯＵＴＰＵＴに変換されている。直流電圧ＯＵＴＰＵＴはパッドＰ３を介して前記Ｄ／Ａ変換回路５に与えられており、Ｄ／Ａ変換回路５は直流電圧ＯＵＴＰＵＴが時々の前記出力４ａに近づくようにアナログ信号５ａを前記ＤＣ／ＤＣコンバータ７にフィードバックしている。
【００２６】
このようにして、ＣＰＵ１０に電源電圧として印加される時々の直流電圧ＯＵＴＰＵＴは、前記シリアルデータＤＡＴＡによって指示された電圧可変の傾きが“大”であった場合には、図２に示す波形Ａのように、周期Ｔごとに電圧ｖ１ずつステップアップして目標電圧まで、自動的に上昇する。前記シリアルデータＤＡＴＡによって指示された電圧可変の傾きが“中”であった場合には、図２に示す波形Ｂのように、周期Ｔごとに電圧ｖ２ずつステップアップして目標電圧まで、自動的に上昇する。前記シリアルデータＤＡＴＡによって指示された電圧可変の傾きが“小”であった場合には、図２に示す波形Ｃのように、周期Ｔごとに電圧ｖ３ずつステップアップして目標電圧まで、自動的に上昇する。なお、ｖ１  ＞  ｖ２  ＞  ｖ３  である。
【００２７】
したがって、ＣＰＵ１０のデータ処理の負荷状態を検出し、シリアルデータＤＡＴＡの１回の更新で電圧可変の傾きを指定するだけで、希望する傾きで電圧可変することができ、従来のシステムで問題となっていた電圧急変によるオーバーシュートやアンダーシュートを大幅に削減できる。
【００２８】
また、一般的にＤＣ／ＤＣコンバータ７を動作させる基準発振信号６ａの周波数は数百ｋＨｚから数ＭＨｚとなっており、シリアルコントロールで出力電圧を毎回、可変させるよりも高速に変化させることができ、且つ、データを１回だけ送れば電圧を変化させられるので、ホスト側の負荷を低減できる。
【００２９】
この実施の形態においては、ＣＰＵ１０に印加する電源電圧を所定の傾きで目標電圧まで可変する場合を想定して演算回路として加算回路４を使用してステップ状に上昇する出力４ａを作成して直流電圧ＯＵＴＰＵＴを制御したが、Ｄ／Ａ変換回路５や電圧変換回路としてのＤＣ／ＤＣコンバータ７の構成によっては、加算回路４に代わる演算回路として減算回路を採用し、基準発振信号６ａに同期して減算動作を繰り返し実施してステップ状に下降する出力４ａを作成して直流電圧ＯＵＴＰＵＴを図２の波形Ａ，Ｂ，Ｃの傾きで上昇する直流電圧ＯＵＴＰＵＴを作成することもできる。
【００３０】
さらに、ＣＰＵ１０に印加する電源電圧を所定の傾きで上昇可変する場合を想定して説明したが、電源電圧を所定の傾きで下降可変する場合も同様に実施できる。
（第２の実施形態）
図３は本発明の（第２の実施形態）を示す。
【００３１】
（第１の実施形態）では加算回路４はＤＣ／ＤＣコンバータ７を動作させる基準発振信号６ａに同期して加算動作または減算動作を繰り返し実施しているため、基板１１の外部から加算動作または減算動作を繰り返しの周期を変更することができなかったが、この（第２の実施形態）では基板１１の外部から加算動作または減算動作を繰り返しの周期の変更を、クロックＣＬＫの変更によって実現できる。
【００３２】
図３では、加算回路４が前記シリアルデータＤＡＴＡのクロックＣＬＫに同期して加算動作を繰り返し実施するように構成されている点だけが（第１の実施形態）とは異なっている。
【産業上の利用可能性】
【００３３】
本発明の電源電圧制御システムはデータ処理装置の電源電圧を制御する必要のある各種のモバイル機器に使用できる。
【図面の簡単な説明】
【００３４】
【図１】本発明の（第１の実施形態）における電源電圧制御システムの構成図
【図２】同実施の形態の出力波形図
【図３】本発明の（第２の実施形態）における電源電圧制御システムの構成図
【図４】従来の電源電圧制御システムの構成図
【符号の説明】
【００３５】
１  シリアルコントロール回路
２  セレクター回路
３  波形メモリー回路
４  加算回路（演算回路）
５  Ｄ／Ａ変換回路
６  発振器
６ａ  基準発振信号
７  ＤＣ／ＤＣコンバータ回路（電圧変換回路）
８  平滑回路
１０  ＣＰＵ（データ処理装置）
ＤＡＴＡ  シリアルデータ
ＣＬＫ  クロック
【図１】
2005204349.tif 000003
【図２】
2005204349.tif 000004
【図３】
2005204349.tif 000005
【図４】
2005204349.tif 000006