(57)【要約】【課題】  導線同士のショートを防ぐことができる半導体装置を提供する。【解決手段】  本発明の半導体装置１０は、複数のインナーリード４と、半導体チップ１と、複数の金線５とを備えている。半導体チップ１は、略長方形の主表面と、主表面の仮想線Ａ−Ａ’に沿って一列に配列した複数のボンディングパッド２とを有している。複数の金線５は、複数のインナーリード４の各々と複数のボンディングパッド２の各々とを電気的に接続している。複数のインナーリード４は半導体チップ１の外周を囲むように配列しており、仮想線Ａ−Ａ’と複数の金線５の各々とのなす角度は１５°以上である。【選択図】        図２
2005175360.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１電極と、
略長方形の主表面と、前記主表面の仮想線に沿って一列に配列した複数の第２電極とを有する半導体チップと、
前記複数の第１電極の各々と前記複数の第２電極の各々とを電気的に接続する複数の導線とを備え、
前記複数の第１電極は前記半導体チップの外周を囲むように配列しており、
前記仮想線と前記複数の導線の各々とのなす角度が１５°以上であることを特徴とする、半導体装置。
【請求項２】
前記複数の第２電極の各々は、前記仮想線に対して平行な方向の長さよりも前記仮想線に対して垂直な方向の長さが長いことを特徴とする、請求項１に記載の半導体装置。
【請求項３】
前記複数の第２電極のうちの一の第２電極と電気的に接続された前記導線は、前記仮想線よりも前記長方形の一辺側にある前記第１電極と電気的に接続されており、
かつ前記一の第２電極と隣合わせの他の第２電極と電気的に接続された前記導線は、前記仮想線よりも前記長方形の対辺側にある前記第１電極と電気的に接続されていることを特徴とする、請求項１または２に記載の半導体装置。
【請求項４】
前記一の第２電極と前記導線とは、前記仮想線よりも前記一辺側にある前記一の第２電極の端部において電気的に接続されており、
かつ前記他の第２電極と前記導線とは、前記仮想線よりも前記対辺側にある前記他の第２電極の端部において電気的に接続されていることを特徴とする、請求項３に記載の半導体装置。
【請求項５】
前記半導体チップおよび前記複数の導線を封止するための樹脂をさらに備え、
前記樹脂のスパイラルフローは１００ｃｍ以上であり、かつ前記樹脂の１７５℃での静的粘度が１３Ｐａ・Ｓ以下であることを特徴とする、請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
前記複数の導線のうち少なくとも一の導線は複数の屈曲点を有しており、前記第２電極の表面から前記第２の電極側から数えて１番目の前記屈曲点までの距離は、１５０μｍ以上３５０μｍ以下であることを特徴とする、請求項５に記載の半導体装置。
【請求項７】
前記複数の第２電極の各々に対する前記複数の第１電極の各々の相対的な高さは−１００μｍ以上１５０μｍ未満であることを特徴とする、請求項６に記載の半導体装置。
【請求項８】
前記複数の導線のうち少なくとも一の導線は複数の屈曲点を有しており、前記第２の電極側から数えて２番目の前記屈曲点は、前記半導体チップよりも前記複数の第１電極側にあることを特徴とする、請求項１〜７のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、より特定的には導線同士のショートを防ぐことができる半導体装置に関する。
【背景技術】
【０００２】
従来、ＩＣ（Integrated Circuit）チップを搭載した表面実装型のＩＣパッケージは、ボンディングパッドが形成された長方形のＩＣチップをダイパッド上に搭載し、ＩＣチップの外側にＩＣチップの４辺に沿ってインナーリードを配置して、ボンディングパッドとインナーリードとを金線で相互結線し、樹脂封止した構造になっている。従来のＩＣパッケージでは、ＩＣチップ内の機能回路の外周を取り囲むように、ＩＣチップの４辺に沿ってボンディングパッドが形成されている。
【０００３】
従来のＩＣパッケージにおいては、以下に説明する３つの問題があった。
【０００４】
第１の問題として、ＩＣチップのサイズに応じてインナーリードの位置およびボンディングパッドの位置を変更する必要があるため、ＩＣパッケージの開発工期が遅延する問題があった。すなわち、機能回路を拡張するためにＩＣチップのサイズを大きくしようとすると、機能回路の外周の長さ（ＩＣチップの４辺を足した長さ）は長くなる。従来のＩＣチップにおいては、機能回路の外周を取り囲むようにボンディングパッドが形成されていたので、ＩＣチップのサイズが大きくなればそれに応じてボンディングパッドの位置を変更する必要があった。さらに、ボンディングパッドの位置の変更に応じて、インナーリードの位置を変更し、金線の接合条件（金線のループ長、総ループ長、およびループ形状など）も変更する必要があった。
【０００５】
第２の問題として、ウエハテストを行ないづらい箇所があるため、その分だけ製造工期が遅延するという問題があった。ウエハテストとは、ＩＣチップ上のボンディングパッドに検査針を接触して電流を流し、ＩＣチップが正常に動作することを確認する検査工程である。通常、ウエハテストは、測定回数を減らすために、ダイシング前のシリコンウエハ上で互いに隣接している２つのＩＣチップについて同時に行なわれる。この際、２つのＩＣチップの各々において最も接近している辺に沿って形成されたボンディングパッドについては、互いに非常に接近しているため、これらのボンディングパッドの各々へ検査針を同時に接触することは難しい。このため、これらのボンディングパッドについてはウエハテストを別々に行なうこともあった。
【０００６】
第３の問題として、ＩＣチップの４辺に沿ってボンディングパッドが形成されると、ＩＣチップの角の部分においてデットスペースが生じる。このようなデットスペースに起因して、ＩＣチップのサイズが大きくなるという問題があった。ＩＣチップのサイズが大きくなれば、製造コストの増大を招いてしまう。
【０００７】
これら３つの問題を解決するＩＣパッケージの構成が、特開２００２−３３４３５号公報（特許文献１）に開示されている。特許文献１に開示されたＩＣパッケージにおいては、複数のボンディングパッドが長方形のＩＣチップの中央部に一列に並んで配列されており、ＩＣチップの互いに対向する２辺に沿って複数のインナーリードがＩＣチップの外側に配列されている。複数のボンディングパッドの列と複数のインナーリードの列とは互いに平行になっている。そして、複数のボンディングパッドの各々と複数のインナーリードの各々とがボンディングワイヤ（金線）によって電気的に接続されている。
【０００８】
上記特許文献１に開示されたＩＣパッケージでは、ボンディングパッドの周りに機能回路が形成されているので、機能回路を拡張してＩＣチップのサイズが大きくなっても、それに応じてインナーリードの位置およびボンディングパッドの位置を変更する必要がなくなる。したがって、ＩＣパッケージの開発工期を短縮することができる。また、隣接する２つのＩＣチップについて同時にウエハテストを行なう場合にも、互いに非常に接近しているボンディングパッドがなくなるので、ウエハテストを別々に行なう必要がなくなり、その結果、製造工期を短縮することができる。さらに、ＩＣチップの角の部分において生じていたデットスペースをなくすることができるので、ＩＣチップのサイズを縮小することができる。
【０００９】
また、従来のＩＣパッケージの他の構成が、たとえば特開２００１−２１０６６８号公報（特許文献２）、特開平５−１６６９６４号公報（特許文献３）などに開示されている。
【特許文献１】特開２００２−３３４３５号公報
【特許文献２】特開２００１−２１０６６８号公報
【特許文献３】特開平５−１６６９６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上述のように、特許文献１に開示されたＩＣパッケージでは、ＩＣチップの対向する２辺に沿って複数のインナーリードが形成されている。しかしながら、上記特許文献１に開示された発明を、複数のインナーリードがＩＣチップの４辺（全周）に沿って配列されるＱＦＰ（Quad Flat Package）に適用しようとすると、金線同士がショートしてしまうという問題があった。
【００１１】
すなわち、ＱＦＰでは複数のボンディングパッドが並んでいる列に対して垂直な方向にも複数のインナーリードが配列している。このため、一列に配列したボンディングパッドの各々と、ボンディングパッドの列に対して垂直な方向に配列したインナーリードの各々とを金線にて電気的に接続しようとすると、ボンディングパッドの列に対して平行に近い方向にも金線を伸ばす必要がある。これにより、金線同士のピッチが小さくなり、金線が付近の金線とショートしてしまうという問題があった。
【００１２】
したがって、本発明の目的は導線同士のショートを防ぐことができる半導体装置を提供することである。
【課題を解決するための手段】
【００１３】
本発明の半導体装置は、複数の第１電極と、半導体チップと、複数の導線とを備えている。半導体チップは、略長方形の主表面と、主表面の仮想線に沿って一列に配列した複数の第２電極とを有している。複数の導線は、複数の第１電極の各々と複数の第２電極の各々とを電気的に接続している。複数の第１電極は半導体チップの外周を囲むように配列しており、仮想線と複数の導線の各々とのなす角度は１５°以上である。
【発明の効果】
【００１４】
本発明の半導体装置によれば、仮想線と複数の導線の各々とのなす角が１５°以上であるので、仮想線に対して平行に近い方向に伸びる金線はなくなる。このため、金線同士のピッチを大きくすることができ、導線が付近の導線とショートすることがなくなる。その結果、導線同士のショートを防ぐことができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について、図に基づいて説明する。
【００１６】
（実施の形態１）
図１は、本発明の実施の形態１における半導体装置の構成を示す平面図である。図２は、図１に示す半導体装置におけるダイボンドパッドとインナーリードと金線との構成を示す平面図である。図３は図１のＩＩＩ−ＩＩＩ線に沿った断面図である。
【００１７】
図１〜図３を参照して、本実施の形態の半導体装置１０はＱＦＰであり、半導体チップ１と、複数のインナーリード４（第１電極）およびアウターリード９と、複数の金線５（導線）と、ダイパッド３と、モールド７（樹脂）とを備えている。半導体チップ１と複数のインナーリード４と複数の金線５とダイパッド３とは、たとえばエポキシ系の熱硬化性の封止用樹脂よりなるモールド７により封止されている。モールド７内において、半導体チップ１はダイボンド用接着樹脂、銀ペースト１６により固着されてダイパッド３上に搭載されている。半導体チップ１は、略直角形の主表面と、主表面に一列に配列した複数のボンディングパッド２（第２電極）とを有している。複数のボンディングパッド２は仮想線Ａ−Ａ’に沿って配列している。仮想線Ａ−Ａ’は、たとえば長方形の一辺１５ａまでの距離と、長方形の対辺１５ｂまでの距離とが等しくなるように描かれる直線である。半導体チップ１の外周を囲むように複数のインナーリード４が配列している。インナーリード４はアウターリード９と繋がっており、一体化している。複数のボンディングパッド２の各々と複数のインナーリードの各々とは、複数の金線５の各々により電気的に接続されている。金線５の直径はたとえば２３μｍである。なお、半導体チップ１の４つのコーナー部分の各々には、吊りリード６が形成されており、吊りリード６はダイパッド３を４方向から支持している。
【００１８】
図４は、図２に示すダイボンドパッド付近の拡大平面図である。なお、ボンディングパッド２同士の間隔を実際よりも狭くして示している。
【００１９】
図４を参照して、半導体チップ１上に複数のボンディングパッド２が等間隔に形成されている。複数のボンディングパッド２の各々は、仮想線Ａ−Ａ’に対して平行な方向（図４中横方向）の長さよりも、仮想線に対して垂直な方向（図４中縦方向）の長さが長い形状をしている。複数のボンディングパッド２の各々はたとえば長方形の形状をしている。複数のボンディングパッド２の各々における長辺の長さはたとえば１２０μｍであり、短辺の長さはたとえば５０μｍである。複数のボンディングパッド２は金線５の各々と接合部分１１でボール接合にて接続されている。複数のボンディングパッド２のうち、ボンディングパッド２ａ〜２ｃの各々と金線５ａ〜５ｃの各々とが接合部分１１ａ〜１１ｃの各々でボール接合にて接続されている。接合部分１１ａ〜１１ｃの各々の直径はたとえば４５μｍである。また、互いに隣り合うボンディングパッド２ａとボンディングパッド２ｂとの間隔は、たとえば１０μｍである。
【００２０】
本実施の形態の半導体装置１０では、複数のインナーリード４（図２）は、複数の金線５の各々と仮想線Ａ−Ａ’とのなす角θが１５°以上となるように形成されている。本実施の形態においては、図２に示すように、仮想線Ａ−Ａ’に近い位置に形成されたインナーリード４ａ〜４ｈの各々を辺１５ａまたは辺１５ｂの方向に伸びた形状にすることにより、インナーリード４ａ〜４ｈの各々と複数の金線５の各々とを辺１５ａまたは辺１５ｂに近い位置で接続し、複数の金線５の各々と仮想線Ａ−Ａ’とのなす角θが１５°以上とされている。
【００２１】
ここで、角θを１５°とした場合の接合部分１１付近のピッチＰの大きさを計算する。接合部分１１付近で金線５の各々はほぼ平行に伸びていると想定すると、ピッチＰは以下の式（１）で表わされる。
【００２２】
Ｐ＝（接合部分の間隔ｄ）×ｓｉｎ１５°−（金線の半径×２）  ・・・（１）
本実施の形態において、接合部分１１の間隔ｄは２５＋１０＋５０＋１０＋２５＝１２０μｍである。また、金線５の半径は１１．５μｍであるので、式（１）にこれらの値を代入して計算すると、接合部分１１付近のピッチＰは約８．１μｍとなる。モールド７を形成する際などに、たとえば樹脂の圧力でダイパッド３が傾いたり（ダイパッドシフトが起きたり）、樹脂の圧力で金線５が曲がったりしても、このピッチＰの大きさが確保されれば金線５同士のショートを抑止することができると考えられる。また、図２から明らかであるように、金線５の各々は、インナーリード４の方向に向かって広がるように伸びている（ピッチＰが大きくなっている）ので、通常、ピッチＰは接続部分１１付近で最小となる。したがって、接合部分１１付近でのショートが抑止されれば、インナーリード４付近でのショートも抑止される。
【００２３】
また、ボンディングパッド２ａと金線５ａとは、仮想線Ａ−Ａ’よりも辺１５ａ側（図４中上側）にあるボンディングパッド２ａの端部において接続されており、仮想線Ａ−Ａ’よりも辺１５ａ側にあるインナーリード４と電気的に接続されている。そして、ボンディングパッド２ｂと金線５ｂとは、仮想線Ａ−Ａ’よりも辺１５ｂ側（図４中下側）にあるボンディングパッド２ｂの端部において接続されており、仮想線Ａ−Ａ’よりも辺１５ｂ側にあるインナーリード４と電気的に接続されている。このように、金線５の各々は、図４中上側と図４中下側とに交互に伸びるようにボンディングパッド２の各々に接続されている。
【００２４】
本実施の形態の半導体装置１０によれば、仮想線Ａ−Ａ’と複数の金線５の各々とのなす角θが１５°以上であるので、仮想線Ａ−Ａ’に対して平行に近い方向に伸びる金線はなくなる。このため、たとえば金線５ａと付近のボンディングパッド２ｃの接合部分１１ｃに接近することがなくなり、角θが１５°以下の場合よりも金線５ａと金線５ｃとのピッチＰを大きくすることができる。したがって、金線５同士のショートを防ぐことができる。
【００２５】
本実施の形態の半導体装置１０において、複数のボンディングパッド２の各々は、仮想線Ａ−Ａ’に対して平行な方向の長さよりも仮想線Ａ−Ａ’に対して垂直な方向の長さが長い。
【００２６】
これにより、ボンディングパッド２と金線５との接合部分１１の各々を仮想線Ａ−Ａ’に対して垂直な方向にずらすことができるので、たとえばボンディングパッド２ａと金線５ａとの接合部分１１ａを、ボンディングパッド２ｂと金線５ｂとの接合部分１１ｂと離すことができる。したがって、接合部分１１付近での金線５同士のショートを防ぐことができる。
【００２７】
本実施の形態の半導体装置１０において、ボンディングパッド２ａと電気的に接続された金線５ａは、仮想線Ａ−Ａ’よりも辺１５ａ側にあるインナーリード４と電気的に接続されており、かつボンディングパッド２ｂと電気的に接続された金線５ｂは、仮想線Ａ−Ａ’よりも辺１５ｂ側にあるインナーリード４と電気的に接続されている。
【００２８】
これにより、隣り合うボンディングパッド２ａ，２ｂの各々に電気的に接続された金線５ａと金線５ｂとが、互いに逆の方向に伸びるようになるので、隣り合う金線５同士が一層ショートしにくくなる。
【００２９】
本実施の形態の半導体装置１０において、ボンディングパッド２ａと金線５ａとは、仮想線Ａ−Ａ’よりも辺１５ａ側にあるボンディングパッド２ａの端部において電気的に接続されており、かつボンディングパッド２ｂと金線５ｂとは、仮想線Ａ−Ａ’よりも辺１５ｂ側にあるボンディングパッド２ｂの端部において電気的に接続されている。
【００３０】
これにより、ボンディングパッド２ａと金線５ａとの接合部分１１ａと、ボンディングパッド２ｂと金線５ｂとの接合部分１１ｂとを垂直方向に最大限に離すことができる。したがって、接合部分１１ａ，１１ｂ付近での金線５ａ，５ｂのショートを一層防ぐことができる。
【００３１】
なお、本実施の形態おいては、ボンディングパッド２の形状が長方形である場合について示したが、仮想線Ａ−Ａ’に対して平行な方向の長さよりも仮想線Ａ−Ａ’に対して垂直な方向の長さが長ければ、たとえば楕円形や八角形などでもよい。
【００３２】
（実施の形態２）
図５は、本発明の実施の形態２における金線の形状を模式的に示す側面図である。
【００３３】
図５を参照して、本実施の形態の金線５は２つの屈曲点２１，２２を有しており、台形に近い形状をしている。すなわち、半導体チップ１のボンディングパッド２から上方に伸びた金線５は、屈曲点２１で半導体チップ１の外周方向に屈曲し、さらに屈曲点２２でインナーリード４の方向に屈曲している。金線５において、ボンディングパッド２の表面から金線５の屈曲点２１までの高さをループ高さＨ１とし、半導体チップ１のエッジ１ａから金線５の屈曲点２２までの距離を金線・チップエッジ間距離Ｈ２とする。さらに、金線５において、ボンディングパッド２からインナーリード４までの平面距離を総ループ長Ｘ１とし、ボンディングパッド２から屈曲点２２までの平面距離を第２屈曲点までの金線長さＸ２とする。総ループ長Ｘ１は、通常２．０ｍｍ〜７．０ｍｍである。
【００３４】
図１〜図４に示される半導体装置１０においては、複数の金線５の各々が半導体チップ１の上を跨ぐように伸びているので、特にエッジ１ａにおいて半導体チップ１と金線５とは接近している（金線・チップエッジ間距離Ｈ２が小さくなっている）。このため、たとえばモールド７を形成する際などに樹脂の圧力でダイパッド３が傾くことにより、半導体チップ１のエッジ１ａと金線５とがショートしやすい。したがって、半導体チップ１のエッジ１ａと金線５とのショートを抑止するためには、ループ高さＨ１を大きくし、金線・チップエッジ間距離Ｈ２を大きくする必要がある。
【００３５】
そこで、本願発明者らは、ループ高さＨ１を変化させたときの樹脂封止後の金線・チップエッジ間距離Ｈ２を測定した。ループ高さＨ１は、１５０μｍ〜４００μｍの範囲で５０μｍおきに変化させて測定を行なった。また、図１中に示されるように、アウターリード９（インナーリード４）をＡ〜Ｄの４つの部分に分け、それぞれの部分にあるインナーリード４に接続する金線５についての金線・チップエッジ間距離Ｈ２の平均値を計算した。図６にその結果を示す。
【００３６】
図６は、ループ高さと樹脂封止後の金線・チップエッジ間距離との関係を示す図である。なお、図１中に示されたＡ〜Ｄのそれぞれの部分にあるインナーリードに接続する金線についての平均値が表わされている。
【００３７】
図６を参照して、ループ高さＨ１を１５０μｍとすると金線・チップエッジ間距離Ｈ２は約６０〜１３０μｍの範囲にある。また、ループ高さＨ１を２００μｍとすると金線・チップエッジ間距離Ｈ２は約１２０〜２０５μｍの範囲にある。また、ループ高さＨ１を２５０μｍとすると金線・チップエッジ間距離Ｈ２は約１５０〜２４０μｍの範囲にある。また、ループ高さＨ１を３００μｍとすると金線・チップエッジ間距離Ｈ２は約１８０〜２９０μｍの範囲にある。また、ループ高さＨ１を３５０μｍとすると金線・チップエッジ間距離Ｈ２は約２１０〜３２０μｍの範囲にある。さらに、ループ高さＨ１を４００μｍとすると金線・チップエッジ間距離Ｈ２は約２３０〜３５５μｍの範囲にある。
【００３８】
ここで、たとえばモールド７を形成する際などに樹脂の圧力でダイパッド３が傾くことなどにより、半導体チップ１のエッジ１ａと金線５とがショートすることを抑止するためには、金線・チップエッジ間距離Ｈ２が少なくとも５０μｍ以上必要である。このことと上記結果とを考慮して、ループ高さＨ１は１５０μｍ以上であることが好ましい。
【００３９】
一方、ループ高さＨ１を大きくしすぎると、半導体チップ１と金線５とインナーリード４およびアウターリード９とを樹脂封止してモールド７を形成する際に、樹脂の圧力で金線５が変形しやすくなる（金線曲率が大きくなりやすくなる）。ここで、図７に示すように、金線曲率とは元の金線５ｃの長さＬに対する湾曲した金線５ｄの変位Ｘの割合である。すなわち、金線曲率は以下の式（２）で表わされる。
【００４０】
金線曲率（％）＝（Ｘ／Ｌ）×１００  ・・・（２）
樹脂の圧力で金線５が変形すると、変形した金線５が半導体チップ１とショートしてしまう問題が生じやすい。このため、モールド７を形成する際の金線５の金線曲率は小さい方がよい。
【００４１】
そこで、本願発明者らは、ループ高さＨ１およびモールド７となる樹脂を変化させたときのショートした金線の本数を調べ、金線曲率を測定した。ループ高さＨ１は、１５０μｍ〜４００μｍの範囲で５０μｍおきに変化させて測定を行なった。また、モールドとなる樹脂として、スパイラルフロー（Spiral Flow；ＳＦ）が１００ｃｍ以上、１７５℃での静的粘度が１３Ｐａ・Ｓ以下のモールド樹脂Ａと、スパイラルフローが１００ｃｍ未満、１７５℃での静的粘度が１５Ｐａ・Ｓ以下のモールド樹脂Ｂとをそれぞれ用いた場合で測定を行なった。なお、スパイラルフローは、容易に完全充填しないほど長い流動長を持つスパイラル状の試験金型を用い、温度、圧力を変えて射出成形して充填した樹脂の長さと、重量とを測ることにより計測される。表１にその結果を示す。
【００４２】
【表１】
2005175360.tif 000003
【００４３】
表１を参照して、モールド樹脂Ｂを使用し、ループ高さＨ１をそれぞれ１５０μｍ，２００μｍ，２５０μｍとした場合には、６本中１本の金線が半導体チップとショートしている。また、モールド樹脂Ｂを使用し、ループ高さＨ１を３５０μｍとした場合には、６本中４本の金線が半導体チップとショートしている。さらに、モールド樹脂Ｂを使用し、ループ高さＨ１を４００μｍとした場合には、６本中全ての金線が半導体チップとショートしている。一方、モールド樹脂Ａを使用し、ループ高さＨ１を１５０μｍ〜４００μｍにした場合には、半導体チップとショートしている金線は１本もない。このことから、モールドとなる樹脂としては、スパイラルフローが１００ｃｍ以上であり、１７５℃での静的粘度が１３Ｐａ・Ｓ以下である樹脂が好ましい。
【００４４】
また、モールド樹脂Ａ、Ｂいずれを使用した場合においても、ループ高さＨ１が大きくなるのに伴って金線の曲率も増加している。特にモールド樹脂Ａを使用した場合では、ループ高さＨ１が３５０μｍを超えると、金線曲率の平均値が４.８％から７．１％となり、金線曲率が５％を超えて大きく増加している。したがって、樹脂の圧力で変形した金線５が半導体チップ１と接触することを抑止するためには、ループ高さＨ１は３５０μｍ以下であることが好ましい。
【００４５】
ところで、図５を参照して、金線５が台形に近い側面形状を有している場合に、半導体チップ１のエッジ１ａとショートしやすいのは、屈曲点２２からインナーリード４までの斜辺部分２８である。そこで、本願発明者らは鋭意検討し、高さＹを−１００μｍ以上とすることにより、斜辺部分２８の傾斜が緩やかになり、半導体チップ１のエッジ１ａと斜辺部分２８とが接触しにくくなることを見出した。ここで、高さＹとは複数のボンディングパッド２の各々に対する複数のインナーリード４の各々の相対的な高さを意味しており、高さＹが−１００μｍとは複数のボンディングパッド２の各々よりも複数のインナーリード４の各々の方が１００μｍだけ低い状態を意味している。
【００４６】
一方、金線５が台形に近い側面形状を有するためには、金線５の上辺部分２９に対して斜辺部分２８が下方に傾斜する必要がある。上述のように、ループ高さＨ１は１５０μｍ以上３５０μｍ以下であることが好ましいので、ループ高さＨ１がこの範囲内で設定される場合、高さＹは１５０μｍ未満である必要がある。すなわち、高さＹは１５０μｍ未満とすることにより、金線５が台形に近い側面形状を確保することができ、その結果、モールド７（図１）を形成する際に金線曲率が大きくなることを抑止することができる。
【００４７】
また、金線５において、屈曲点２２までの金線長Ｘ２が総ループ長Ｘ１の１０％以上あり、半導体チップ１のエッジ１ａよりもインナーリード４側（図５中右側）に屈曲点２２があれば、斜辺部分２８の下部にエッジ１ａが存在しなくなり、斜辺部分２８が半導体チップ１のエッジ１ａと一層接触しにくくなる。
【００４８】
本実施の形態の半導体装置１０は、半導体チップ１および複数の金線５を封止するためのモールド７をさらに備えている。モールド７となる樹脂のスパイラルフローは１００ｃｍ以上であり、かつモールド７となる樹脂の１７５℃での静的粘度は１３Ｐａ・Ｓ以下である。
【００４９】
これにより、半導体チップ１と金線５とがショートすることを抑止できる。
【００５０】
本実施の形態の半導体装置１０において、金線５は屈曲点２１，２２を有しており、ボンディングパッド２の表面から金線５の屈曲点２１までの高さ（ループ高さＨ１）は１５０μｍ以上３５０μｍ以下である。
【００５１】
ループ高さＨ１を１５０μｍ以上とすることにより、金線・チップエッジ間距離Ｈ２を少なくとも５０μｍ以上確保することができ、半導体チップ１のエッジ１ａと金線５との接触によるショートを抑止することができる。また、ループ高さＨ１は３５０μｍ以下とすることにより、樹脂の圧力で変形した金線５が半導体チップ１と接触することを抑止できる。
【００５２】
本実施の形態の半導体装置１０において、複数のボンディングパッド２の各々に対する複数のインナーリード４の各々の相対的な高さＹは、−１００μｍ以上１５０μｍ未満である。
【００５３】
高さＹを−１００μｍ以上とすることにより、金線５の斜辺部分２８の傾斜が緩やかになり、半導体チップ１のエッジ１ａと斜辺部分２８とが接触しにくくなる。また、高さＹを１５０μｍ未満とすることにより、金線５が台形に近い側面形状を確保することができる。その結果、モールド７を形成する際に金線曲率が大きくなることを抑止することができる。
【００５４】
本実施の形態の半導体装置１０において、複数の金線５は複数の屈曲点２１，２２を有しており、屈曲点２２は、半導体チップ１よりも複数のインナーリード４側にある。
【００５５】
これにより、斜辺部分２８の下部にエッジ１ａが存在しなくなり、斜辺部分２８とエッジ１ａとを離すことができるので、斜辺部分２８が半導体チップ１のエッジ１ａと一層接触しにくくなる。
【００５６】
なお、実施の形態１および２では、長方形の一辺１５ａまでの距離と、長方形の対辺１５ｂまでの距離とが等しくなるように仮想線Ａ−Ａ’が描かれ、この仮想線Ａ−Ａ’に沿ってボンディングパッド２が配列している場合について示した。しかしながら、本発明はこのような場合に限定されるものではなく、半導体チップの第２電極が主表面の仮想線に沿って一列に配列している場合全般に適用することができる。したがって、ボンディングパッド２が半導体チップ１の主表面の中央部からずれた位置（たとえば辺１５ｂよりも辺１５ａに近い位置）に描かれる仮想線に沿って一列に配列していてもよい。
【００５７】
以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態１における半導体装置の構成を示す平面図である。
【図２】図１に示す半導体装置におけるダイボンドパッドとインナーリードと金線との構成を示す平面図である。
【図３】図１のＩＩＩ−ＩＩＩ線に沿った断面図である。図２に示すダイボンドパッドの付近の拡大平面図である。
【図４】図２に示すダイボンドパッド付近の拡大平面図である。
【図５】本発明の実施の形態２における金線の形状を模式的に示す側面図である。
【図６】ループ高さと樹脂封止後の金線・チップエッジ間距離との関係を示す図である。
【図７】金線曲率を説明するための図である。
【符号の説明】
【００５９】
１  半導体チップ、１ａ  エッジ、２，２ａ〜２ｃ  ボンディングパッド、３  ダイパッド、４，４ａ〜４ｈ  インナーリード、５，５ａ〜５ｆ  金線、６  吊りリード、７  モールド、９  アウターリード、１０  半導体装置、１１，１１ａ〜１１ｃ  接合部分、１５ａ，１５ｂ  辺、１６  銀ペースト、２１，２２  屈曲点、２８  斜辺部分、２９  上辺部分。
【図１】
2005175360.tif 000004
【図２】
2005175360.tif 000005
【図３】
2005175360.tif 000006
【図４】
2005175360.tif 000007
【図５】
2005175360.tif 000008
【図６】
2005175360.tif 000009
【図７】
2005175360.tif 000010