(57)【要約】【課題】チャネル長が更に短くなっても適用できる回路シミュレータのモデル式を得ること。【解決手段】半導体素子の実測データからゲート電圧に依存しない第１の寄生抵抗を算出するステップと、前記第１の寄生抵抗を取り除いたＩ−Ｖ特性からゲート電圧に依存する第２の寄生抵抗を算出するステップと、拡散抵抗の幅Ｗが同じで長さＬが異なる複数種類の拡散抵抗ＴＥＧを使うことで、前記第２の寄生抵抗を、チャネル抵抗とゲート長の下の両側に生成される第３の寄生抵抗と分離するステップとを有し、前記第３の寄生抵抗を独立した特性として用いることでＩ−Ｖ特性式を得ることを特徴とする回路シュミレーションのモデル式算出方法。【選択図】        図１
2005235820.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の実測データからゲート電圧に依存しない第１の寄生抵抗を算出するステップと、前記第１の寄生抵抗を取り除いたＩ−Ｖ特性からゲート電圧に依存する第２の寄生抵抗を算出するステップと、拡散抵抗の幅Ｗが同じで長さＬが異なる複数種類の拡散抵抗ＴＥＧを使うことで、前記第２の寄生抵抗を、チャネル抵抗とゲート長の下の両側に生成される第３の寄生抵抗と分離するステップとを有し、前記第３の寄生抵抗を独立した特性として用いることでＩ−Ｖ特性式を得ることを特徴とする回路シュミレーションのモデル式算出方法。
【請求項２】
ＭＯＳＦＥＴにおいて、ドレイン−ソース間の電圧をＶDS、チャネルを流れる電流をＩDS、ドレイン−ソース間の抵抗をＲOUT、ドレイン端、ソース端のコンタクト抵抗をＲCON、ドレイン拡散抵抗をＲＤ、ソース拡散抵抗をＲＳ、ゲート下のＬＤＤ抵抗をＲLDD、ゲート下のチャネル抵抗をＲCとしたとき、ゲート電圧に依存しない寄生抵抗（２・ＲCON＋ＲＤ＋ＲＳ）を取り除いたＩ’DS−ＶGS特性から、下記式（１）
【数１】
2005235820.tif 000056
を算出し、
前記拡散抵抗ＴＥＧとして、ゲート長さＬ１の出力抵抗をＲOUT１、ゲート長さＬ２の出力抵抗をＲOUT２とすると、ＲOUT１＝２・ＲLDD＋ＲC１、ＲOUT２＝２・ＲLDD＋ＲC２であるので、前記ＲOUT、ＲOUT１、及びＲOUT２から、下記式（2）
【数２】
2005235820.tif 000057
を算出し、ＲOUT１及びＲOUT２を用いることで、ゲート長Ｌの下の両側に生成される前記第３の寄生抵抗（２・ＲLDD）を、下記式（３）
【数３】
2005235820.tif 000058
とすることを特徴とする請求項１に記載の回路シュミレーションのモデル式算出方法。
【請求項３】
ＭＯＳＦＥＴにおいて、ドレイン−ソース間の電圧をＶDS、ドレイン−ソース間の抵抗をＲOUT、ドレイン端、ソース端のコンタクト抵抗をＲCON、ドレイン拡散抵抗をＲＤ、ソース拡散抵抗をＲＳ、Ｘ軸をＶDS、Ｙ軸をＲOUTとしたとき、
一点で交わる座標（０，ｂ）とＶDS電圧の高電圧側の座標（Ｘ，Ｙ1）との２点を通る直線と座標（ｘ1，ｙ11），（ｘ2，ｙ21），Λとの誤差、及び、一点で交わる座標（０，ｂ）とＶDS電圧の高電圧側の座標（Ｘ，Ｙ1）との２点を通る直線と座標（ｘ1，ｙ12），（ｘ2，ｙ22），Λとの誤差から、全体の誤差を下記式（４）
【数４】
2005235820.tif 000059
で求め、
ただし、（Ｙ1−ｂ）が所定値以上ならばこの座標をはずす、
全体の誤差が最も小さくなるような座標（０，ｂ）のｂを、ゲート電圧に依存しない寄生抵抗（ＲＤ＋ＲＳ＋２・ＲCON）とすることを特徴とする請求項１に記載の回路シュミレーションのモデル式算出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路の設計で使用される回路シミュレータの高精度化、高速化を目的として、実測データの分解方法によりモデルパラメータを抽出し、このモデルパラメータを用いることで回路シミュレータの中に組み込まれるモデル式を求める回路シュミレーションのモデル式算出方法に関する。
【背景技術】
【０００２】
従来の技術は、初期の頃は米国のカリフォルニア大学バークレー校でＬＥＶＥＬ１モデルが開発された。その後、チャネル長が短くなるにつれて、同大学により、ＬＥＶＥＬ２、ＬＥＶＥＬ３モデルが開発されてきた。チャネル長が１μｍを切る頃からは、同大学により、ＢＳＩＭモデル、ＢＳＩＭ２モデル、ＢＳＩＭ３モデル、ＢＳＩＭ４モデルが次々と開発されてきた。産業界ではフェアチャイルド社がＢＳＩＭモデルを改良したＭＯＳ９モデルを開発した。さらに、最近では、日本の広島大学でＨｉＳＩＭモデルを開発している。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来のモデルは回路シミュレータを高速化する為に、寄生抵抗を無視してきた。さらに、寄生抵抗を無視できない状況になると、寄生抵抗を組み込みこんだモデル式を開発してきている。しかし、実測データより分解して、物理現象に基づいたモデル式が開発されていない為に、チャネル長が短くなるに従って次々に新たなモデルを作らなければならないという問題点があった。さらに、実測データからモデルパラメータを求めることが困難であるという問題点があった。また、高耐圧プロセス等、特殊なプロセスの場合は、同じＴｒ構造であるにも関わらず別のモデル式が開発されているという問題点があった。
【０００４】
そこで本発明は、チャネル長が更に短くなっても適用できる回路シミュレータのモデル式を得ることを目的とする。
【課題を解決するための手段】
【０００５】
請求項１記載の本発明の回路シュミレーションのモデル式算出方法は、半導体素子の実測データからゲート電圧に依存しない第１の寄生抵抗を算出するステップと、前記第１の寄生抵抗を取り除いたＩ−Ｖ特性からゲート電圧に依存する第２の寄生抵抗を算出するステップと、拡散抵抗の幅Ｗが同じで長さＬが異なる複数種類の拡散抵抗ＴＥＧを使うことで、前記第２の寄生抵抗を、チャネル抵抗とゲート長の下の両側に生成される第３の寄生抵抗と分離するステップとを有し、前記第３の寄生抵抗を独立した特性として用いることでＩ−Ｖ特性式を得ることを特徴とする。
請求項２記載の本発明は、請求項１に記載の回路シュミレーションのモデル式算出方法において、ＭＯＳＦＥＴにおいて、ドレイン−ソース間の電圧をＶDS、チャネルを流れる電流をＩDS、ドレイン−ソース間の抵抗をＲOUT、ドレイン端、ソース端のコンタクト抵抗をＲCON、ドレイン拡散抵抗をＲＤ、ソース拡散抵抗をＲＳ、ゲート下のＬＤＤ抵抗をＲLDD、ゲート下のチャネル抵抗をＲCとしたとき、ゲート電圧に依存しない寄生抵抗（２・ＲCON＋ＲＤ＋ＲＳ）を取り除いたＩ’DS−ＶGS特性から、下記式（１）
【０００６】
【数５】
2005235820.tif 000003
【０００７】
を算出し、前記拡散抵抗ＴＥＧとして、ゲート長さＬ１の出力抵抗をＲOUT１、ゲート長さＬ２の出力抵抗をＲOUT２とすると、ＲOUT１＝２・ＲLDD＋ＲC１、ＲOUT２＝２・ＲLDD＋ＲC２であるので、前記ＲOUT、ＲOUT１、及びＲOUT２から、下記式（２）
【０００８】
【数６】
2005235820.tif 000004
【０００９】
を算出し、ＲOUT１及びＲOUT２を用いることで、ゲート長Ｌの下の両側に生成される前記第３の寄生抵抗（２・ＲLDD）を、下記式（３）
【００１０】
【数７】
2005235820.tif 000005
【００１１】
とすることを特徴とする。
請求項３記載の本発明は、請求項１に記載の回路シュミレーションのモデル式算出方法において、ＭＯＳＦＥＴにおいて、ドレイン−ソース間の電圧をＶDS、ドレイン−ソース間の抵抗をＲOUT、ドレイン端、ソース端のコンタクト抵抗をＲCON、ドレイン拡散抵抗をＲＤ、ソース拡散抵抗をＲＳ、Ｘ軸をＶDS、Ｙ軸をＲOUTとしたとき、一点で交わる座標（０，ｂ）とＶDS電圧の高電圧側の座標（Ｘ，Ｙ1）との２点を通る直線と座標（ｘ1，ｙ11），（ｘ2，ｙ21），Λとの誤差、及び、一点で交わる座標（０，ｂ）とＶDS電圧の高電圧側の座標（Ｘ，Ｙ1）との２点を通る直線と座標（ｘ1，ｙ12），（ｘ2，ｙ22），Λとの誤差から、全体の誤差を下記式（４）
【００１２】
【数８】
2005235820.tif 000006
【００１３】
で求め、（ただし、（Ｙ1−ｂ）が所定値以上ならばこの座標をはずす）全体の誤差が最も小さくなるような座標（０，ｂ）のｂを、ゲート電圧に依存しない寄生抵抗（ＲＤ＋ＲＳ＋２・ＲCON）とすることを特徴とする。
【発明の効果】
【００１４】
本発明は、実測データの分解によりモデルパラメータを求めることができ、分解した３つの領域の抵抗データからモデル式を構築している為、長チャネルから短チャネルのゲート長の全てが１つのモデル式で表現可能であり、高耐圧プロセス等、特殊なプロセスの場合にも別のモデル式を開発しなくてもよく、さらに、将来開発されるであろうプロセスにも適用できるという点で、従来技術とは根本的に異なる。
【実施例】
【００１５】
本発明の実施例について、図面を参照して説明する。
図１は、ＭＯＳＦＥＴのチャネルに沿った断面を示す構造図である。
図１に示すように、ＭＯＳＦＥＴのドレイン−ソース間の電圧をＶDS、チャネルを流れる電流をＩDSとすると、ドレイン−ソース間の抵抗はＲOUTとなる。ＲOUTはドレイン端、ソース端のコンタクト抵抗ＲCON、ドレイン拡散抵抗ＲＤ、ソース拡散抵抗ＲＳ、ゲート下のＬＤＤ抵抗ＲLDDの寄生抵抗と、ゲート下のチャネル抵抗ＲCで構成されている。チャネルの両端に発生する内部電圧Ｖ’DSは、チャネル抵抗ＲCの電位差であり、明らかにＶDSより（２・ＲCON＋ＲＤ＋ＲＳ＋２・ＲLDD）×ＩDSの電圧降下だけ低い値となる。
図１より、以下の３式が成立する。
ＶDS＝ＲOUT・ＩDS      （５）
ＲOUT＝２・ＲCON＋ＲＤ＋ＲＳ＋２・ＲLDD＋ＲC      （６）
Ｖ’DS＝（２・ＲLDD＋ＲC）・ＩDS      （７）
ＭＯＳＦＥＴのチャネル電流式にレベル３モデルを用いると、以下の３式で表現できる。
【００１６】
【数９】
2005235820.tif 000007
【００１７】
Ｌeff＝Ｌ−２・ＬＤ      （９）
Ｗeff＝Ｗ−２・ＷＤ      （１０）
【００１８】
図２は、ＭＯＳＦＥＴのＩDS−ＶGS特性図、図３、はＭＯＳＦＥＴのＩDS−ＶDS特性図を示している。
図４は、図３に示すＭＯＳＦＥＴのＩDS−ＶDS特性からＲOUT−ＶDS特性を求め、ＲOUT−ＶDS特性から、ゲート電圧に依存しない寄生抵抗（２・ＲCON＋ＲＤ＋ＲＳ）を算出する方法を示している。すなわち、ＭＯＳＦＥＴのゲート電流ＩDSは、ゲート電圧に依存しない寄生抵抗（２・ＲCON＋ＲＤ＋ＲＳ）の影響で流れる電流が少なくなる。従って、複数のＭＯＳＦＥＴのＲOUT−ＶDS特性から、すべてのＭＯＳＦＥＴに共通の、ゲート電圧に依存しない寄生抵抗（２・ＲCON＋ＲＤ＋ＲＳ）を求める。
式（７）と式（８）から、式（１１）となる。
【００１９】
【数１０】
2005235820.tif 000008
【００２０】
式（１１）を式（６）に代入すると、式（１１）となる。
【００２１】
【数１１】
2005235820.tif 000009
【００２２】
式（１２）より、ＲCの項はゲート電圧ＶGSにより抵抗の傾きが変化する直線となり、その交点がゲート電圧に依存しない寄生抵抗（２・ＲCON＋ＲＤ＋ＲＳ）となる。
【００２３】
図５は、本発明の一実施例を示す特性図で、図４のゲート電圧に依存しない寄生抵抗の算出方法を具体的に説明している。
まず、一点で交わる座標を（０，ｂ）、ＶDS電圧の高電圧側の座標を（Ｘ，Ｙ1）とすると、この２点を通る直線は、式（１３）となる。
【００２４】
【数１２】
2005235820.tif 000010
【００２５】
この直線と、座標（ｘ1，ｙ11），（ｘ2，ｙ21），Λとの誤差を求めると、座標（ｘ1，ｙ11）との誤差は、式（１４）となる。
【００２６】
【数１３】
2005235820.tif 000011
【００２７】
この時、相対誤差＝誤差／（Ｙ1−ｂ）≧０．００１ならば、この座標をはずす。また、座標（ｘ2，ｙ21）との誤差は、式（１５）となる。
【００２８】
【数１４】
2005235820.tif 000012
【００２９】
この時、相対誤差＝誤差／（Ｙ1−ｂ）≧０．００１ならば、この座標をはずす。
以下、同様の操作を繰り返す。
【００３０】
誤差は、一般に、式（１６）で表現される。
【００３１】
【数１５】
2005235820.tif 000013
【００３２】
次に、一点で交わる座標を（０，ｂ）、ＶDS電圧の高電圧側の座標を（Ｘ，Ｙ2）とすると、この２点を通る直線は、式（１７）となる。
【００３３】
【数１６】
2005235820.tif 000014
【００３４】
この直線と、座標（ｘ1，ｙ12），（ｘ2，ｙ22），Λとの誤差を求めると、座標（ｘ1，ｙ12）との誤差は、式（１８）となる。
【００３５】
【数１７】
2005235820.tif 000015
【００３６】
この時、相対誤差＝誤差／（Ｙ1−ｂ）≧０．００１ならば、この座標をはずす。また、座標（ｘ2，ｙ22）との誤差は、式（１９）となる。
【００３７】
【数１８】
2005235820.tif 000016
【００３８】
この時、相対誤差＝誤差／（Ｙ1−ｂ）≧０．００１ならば、この座標をはずす。
以下、同様の操作を繰り返す。
【００３９】
誤差は、一般に、式（２０）で表現される。
【００４０】
【数１９】
2005235820.tif 000017
【００４１】
従って、全体の誤差は、以下の式（２１）のようになる。
【００４２】
【数２０】
2005235820.tif 000018
【００４３】
全体の誤差が最も小さくなるような座標（０，ｂ）のｂが、ゲート電圧に依存しない寄生抵抗（２・ＲCON＋ＲＤ＋ＲＳ）である。
【００４４】
すなわち、ゲート電圧に依存しない寄生抵抗を取り除いたＩ−Ｖ特性は、以下のようにして求める。
まず、ＲOUT＝ＶDS／ＩDSで、ＲOUTを算出する。
次に、２・ＲLDD＋ＲC＝ＲOUT−（２・ＲCON＋ＲＤ＋ＲＳ）で、２・ＲLDD＋ＲCを算出する。
さらに、以下の式（２２）で、Ｉ’DSを再計算する。
【００４５】
【数２１】
2005235820.tif 000019
【００４６】
ここで、ゲート電圧に依存しない寄生抵抗は、２・ＲCON＋ＲＤ＋ＲＳ、ゲート電圧に依存する寄生抵抗は、２・ＲLDD＋ＲCとなる。
【００４７】
図６は、ＭＯＳＦＥＴのチャネルに垂直な断面を示す構成図である。図６に示すように、ＭＯＳＦＥＴの断面拡散長（ＷＤ）は、ゲート幅Ｗの下に潜り込んだ反転防止層の長さで、ゲート幅Ｗの両側に生成されたＭＯＳＦＥＴの断面拡散長（２ＷＤ）を差し引いたチャネル幅が実効チャネル幅Ｗeffである。ＷＤを考慮することは、実測値とシミュレーション間の誤差を少なくする為に重要である。
【００４８】
図７は、２ＷＤの求め方を示すＩDS−Ｗ特性図である。ＭＯＳＦＥＴのドレイン電流ＩDSは、２ＷＤの影響で流れる電流が少なくなる。従って、複数のＭＯＳＦＥＴについて、ゲート電圧に依存しない寄生抵抗を取り除いたＩ’DS−ＶGS特性から、第３図で示したゲート幅Ｗの両側に生成されたＭＯＳＦＥＴの断面拡散長（２ＷＤ）を求める。
式（９）を式（８）に代入すると、式（２３）となる。
【００４９】
【数２２】
2005235820.tif 000020
【００５０】
（２３）式から、ＭＯＳＦＥＴのゲート長Ｌが同じで、ゲート幅Ｗが異なる複数のＭＯＳＦＥＴを用いて、図７に示すように、Ｙ軸にドレイン電流ＩDSをＸ軸にゲート幅Ｗを取り、同じゲート電圧ＶGS同士を結んだ直線とＸ軸との交点から２・ＷＤを求めることができる。
【００５１】
図８は、本発明の一実施例を示す図で、ゲート電圧に依存しない寄生抵抗を取り除いたＩ’DS−ＶGS特性を使って、Ｉ’DS−Ｗ特性を生成し、ゲート幅Ｗの両側に生成されたＭＯＳＦＥＴの断面拡散長（２ＷＤ）の具体的な求め方を説明している。
まず、一点で交わる座標を（ａ，０）、ｌｏｎｇ幅の座標を（Ｘ，Ｙ1）とすると、この２点を通る直線は、式（２４）となる。
【００５２】
【数２３】
2005235820.tif 000021
【００５３】
この直線と、座標（ｘ1，ｙ11），（ｘ2，ｙ21），Λとの誤差を求めると、座標（ｘ1，ｙ11）との誤差は、式（２５）となる。
【００５４】
【数２４】
2005235820.tif 000022
【００５５】
座標（ｘ2，ｙ21）との誤差は、式（２６）となる。
【００５６】
【数２５】
2005235820.tif 000023
【００５７】
以下、同様の操作を繰り返す。
【００５８】
誤差は一般に、式（２７）で表現される。
【００５９】
【数２６】
2005235820.tif 000024
【００６０】
次に、一点で交わる座標を（ａ，０）、ｌｏｎｇ幅の座標を（Ｘ，Ｙ2）とすると、この２点を通る直線は、式（２８）となる。
【００６１】
【数２７】
2005235820.tif 000025
【００６２】
この直線と、座標（ｘ1，ｙ12），（ｘ2，ｙ22），Λとの誤差を求めると、座標（ｘ1，ｙ12）との誤差は、式（２９）となる。
【００６３】
【数２８】
2005235820.tif 000026
【００６４】
また、座標（ｘ2，ｙ21）との誤差は、式（３０）となる。
【００６５】
【数２９】
2005235820.tif 000027
【００６６】
以下、同様の操作を繰り返す。
【００６７】
誤差は一般に、式（３１）で表現される。
【００６８】
【数３０】
2005235820.tif 000028
【００６９】
従って、全体の誤差は、以下の式（３２）のようになる。
【００７０】
【数３１】
2005235820.tif 000029
【００７１】
全体の誤差が最も小さくなるような座標（ａ，０）のａがゲート幅Ｗの両側に生成されたＭＯＳＦＥＴの断面拡散長（２ＷＤ）である。
【００７２】
図９は、本発明の一実施例を示す図で、ゲート電圧に依存しない寄生抵抗を取り除いたＩ’DS−ＶGS特性から、ゲート長Ｌの下の両側に生成された寄生抵抗の長さ（２ＬＤ）の求め方を説明している。
式（１２）から、ゲート電圧に依存しない寄生抵抗（２・ＲCON＋ＲＤ＋ＲＳ）を取り除くと、式（３３）となる。
【００７３】
【数３２】
2005235820.tif 000030
【００７４】
式（３３）から、ＭＯＳＦＥＴのゲート幅Ｗが同じで、ゲート長Ｌが異なる複数のＴＥＧを用いて、図１０に示すように、Ｙ軸に外部抵抗ＲOUTをＸ軸にゲート長Ｌを取り、同じゲート電圧ＶGS同士を結んだ直線とＸ軸との交点から２・ＬＤを求めることができる。
【００７５】
図１１は、本発明の一実施例を示す図で、ゲート電圧に依存しない寄生抵抗を取り除いたＩ’DS−ＶGS特性を使って、ＲOUT−Ｌ特性を生成し、ゲート長Ｌの下の両側に生成された寄生抵抗の長さ（２ＬＤ）の具体的な求め方を説明している。
まず、一点で交わる座標を（ａ，０）、ｌｏｎｇ長の座標を（Ｘ，Ｙ1）とすると、この２点を通る直線は、式（３４）となる。
【００７６】
【数３３】
2005235820.tif 000031
【００７７】
この直線と、座標（ｘ1，ｙ11），（ｘ2，ｙ21），Λとの誤差を求めると、
座標（ｘ1，ｙ11）との誤差は、式（３５）となる。
【００７８】
【数３４】
2005235820.tif 000032
【００７９】
また、座標（ｘ2，ｙ21）との誤差は、式（３６）となる。
【００８０】
【数３５】
2005235820.tif 000033
【００８１】
以下、同様の操作を繰り返す。
【００８２】
誤差は一般に、式（３７）で表現する。
【００８３】
【数３６】
2005235820.tif 000034
【００８４】
次に、一点で交わる座標を（ａ，０）、ｌｏｎｇ長の座標を（Ｘ，Ｙ2）とすると、この２点を通る直線は、式（３８）となる。
【００８５】
【数３７】
2005235820.tif 000035
【００８６】
この直線と、座標（ｘ1，ｙ12），（ｘ2，ｙ22），Λとの誤差を求めると、座標（ｘ1，ｙ12）との誤差は、式（３９）となる。
【００８７】
【数３８】
2005235820.tif 000036
【００８８】
また、座標（ｘ2，ｙ21）との誤差は、式（４０）となる。
【００８９】
【数３９】
2005235820.tif 000037
【００９０】
以下、同様の操作を繰り返す。
【００９１】
誤差は一般に、式（４１）で表現する。
【００９２】
【数４０】
2005235820.tif 000038
【００９３】
従って、全体の誤差は、以下の式（４２）のようになる。
【００９４】
【数４１】
2005235820.tif 000039
【００９５】
全体の誤差が最も小さくなるような座標（ａ，０）のａがゲート長Ｌの下の両側に生成された寄生抵抗の長さ（２ＬＤ）である。
【００９６】
図１２は、ゲート長Ｌの下の両側に生成された寄生抵抗（２・ＲLDD）を求めるための基本原理を説明する図である。拡散抵抗ＴＥＧには必ずコンタクト抵抗ＲCONが存在する。従って、１つのＴＥＧで拡散抵抗を測定するとコンタクト抵抗ＲCONも含まれた抵抗が求まる。そこで、拡散抵抗の幅Ｗが同じで長さＬが異なる２種類の拡散抵抗ＴＥＧを使うことで、コンタクト抵抗（ＲCON）と拡散抵抗（ＲＤ又はＲＳ）を分離することができる。
第１２図の（a）から、出力抵抗ＲOUT１は、
ＲOUT１＝２・ＲCON＋ＲD1      （４３）
第１２図の（b）から、出力抵抗ＲOUT２は、
ＲOUT２＝２・ＲCON＋ＲD2      （４４）
である。
拡散抵抗を拡散シート抵抗ＲSHを使って表現すると、式（４３）と式（４４）はそれぞれ、次の式（４５）と式（４６）のように書き換えられる。
【００９７】
【数４２】
2005235820.tif 000040
【００９８】
【数４３】
2005235820.tif 000041
【００９９】
式（４５）と式（４６）から、コンタクト抵抗（ＲCON）を除去すると、拡散シート抵抗（ＲSH）が求まる。
【０１００】
【数４４】
2005235820.tif 000042
【０１０１】
式（４７）を式（４５）に代入すると、コンタクト抵抗（ＲCON）が求まる。
【０１０２】
【数４５】
2005235820.tif 000043
【０１０３】
式（４７）と式（４８）をそれぞれ式（４５）と式（４６）に代入すると、式（４９）と式（５０）となる。
【０１０４】
【数４６】
2005235820.tif 000044
【０１０５】
【数４７】
2005235820.tif 000045
【０１０６】
図１３は、チャネル抵抗（ＲC）とゲート長Ｌの下の両側に生成された寄生抵抗（２・ＲLDD）の分離を説明する図である。図１２で説明した方法を応用することで、チャネル抵抗（ＲC）とゲート長Ｌの下の両側に生成された寄生抵抗（２・ＲLDD）を分離することができる。
第１３図（a）から、出力抵抗（ＲOUT１）は、
ＲOUT１＝２・ＲLDD＋ＲC1      （５１）
第１３図（b）から、出力抵抗（ＲOUT２）は、
ＲOUT２＝２・ＲLDD＋ＲC2      （５２）
となる。
式（３３）を簡略化すると、式（５３）となる。
【０１０７】
【数４８】
2005235820.tif 000046
【０１０８】
第１３図（a）の出力抵抗（ＲOUT１）を（５３）式を使って表現すると、式（５４）となる。
【０１０９】
【数４９】
2005235820.tif 000047
【０１１０】
第１３図（b）の出力抵抗（ＲOUT２）を（５３）式を使って表現すると、式（５５）となる。
【０１１１】
【数５０】
2005235820.tif 000048
【０１１２】
式（５４）と式（５５）から、
【０１１３】
【数５１】
2005235820.tif 000049
【０１１４】
第１３図（a）から、式（５７）となる。
【０１１５】
【数５２】
2005235820.tif 000050
【０１１６】
第１３図（b）から、式（５８）となる。
【０１１７】
【数５３】
2005235820.tif 000051
【０１１８】
式（５７）と式（５８）から、チャネル抵抗（ＲC）は、次式（５９）で表現される。
【０１１９】
【数５４】
2005235820.tif 000052
【０１２０】
式（５７）と式（５８）を、それぞれ式（５４）と式（５５）に代入すると、ゲート長Ｌの下の両側に生成された寄生抵抗（２・ＲLDD）は、次式（６０）で表現される。
【０１２１】
【数５５】
2005235820.tif 000053
【０１２２】
ところが、２・ＲLDDはＷeff・（ＶGS−ＶTH−1／２・Ｖ’DS）に反比例し、２・ＬＤに比例するシート抵抗（ＲSHLDD）と見なすことができる。これを、式で表現すると、式（６１）となる。
【０１２３】
【数５６】
2005235820.tif 000054
【０１２４】
式（５９）と式（６１）を合成すると、式（６２）となる。
【０１２５】
【数５７】
2005235820.tif 000055
【０１２６】
以下に、本発明による集積回路の実測データの分解によるモデルパラメータの抽出方法を説明する。
図１４は、ＭＯＳＦＥＴのモデルパラメータの抽出方法を示すフローチャートである。
まず、ＭＯＳＦＥＴにおけるゲート電圧に依存しない寄生抵抗の算出方法を説明する。
ＭＯＳＦＥＴのＩDS−ＶDS特性を用いて、ＲOUT−ＶDS特性を求め（ステップ１）、このＲOUT−ＶDS特性を記憶する（ステップ２）。そしてステップ２で記憶したＲOUT−ＶDS特性を用いて、ゲート電圧に依存しない寄生抵抗（２・ＲCON＋ＲＤ＋ＲＳ）を算出する（ステップ３）。
上記式（１２）より、ＲCの項はゲート電圧ＶGSにより抵抗の傾きが変化する直線となり、その交点がゲート電圧に依存しない寄生抵抗（２・ＲCON＋ＲＤ＋ＲＳ）となる（図４、図５参照）。
ステップ４において、算出した寄生抵抗（２・ＲCON＋ＲＤ＋ＲＳ）を記憶する。
一方、ＭＯＳＦＥＴのＩDS−ＶGS特性を用いて、ＲOUT−ＶGS特性を求め（ステップ５）、このＲOUT−ＶGS特性を記憶する（ステップ６）。
ステップ４で記憶したゲート電圧に依存しない寄生抵抗（２・ＲCON＋ＲＤ＋ＲＳ）を用いて、ＭＯＳＦＥＴのＩDS−ＶGS特性を再計算する（ステップ７）。再計算されたＩDS'−ＶGS特性と、ＲOUT'−ＶGS特性を記憶する（ステップ８）。
また、ステップ４で記憶したゲート電圧に依存しない寄生抵抗（２・ＲCON＋ＲＤ＋ＲＳ）を用いて、ＭＯＳＦＥＴのＩDS−ＶDS特性を再計算する（ステップ９）。再計算されたＩDS'−ＶDS特性と、ＲOUT'−ＶDS特性を記憶する（ステップ１０）。
【０１２７】
次に、ゲート幅Ｗの両側に生成されたＭＯＳＦＥＴの断面拡散長（ＷＤ）を求める。
ステップ８で記憶されたＩDS'−ＶGS特性をＩDS'−Ｗ特性に変換する（ステップ１１）。そしてステップ１２で記憶されたＩDS'−Ｗ特性（図７、図８参照）を用い、同じゲート電圧ＶGS同士を結んだ直線とＸ軸との交点から２ＷＤを求める（ステップ１３）。そしてステップ１４にてＷＤを記憶する。
次に、ゲート長Ｌの下の両側に生成された寄生抵抗の長さ（ＬＤ）を求める。
ステップ８で記憶されたＲOUT'−ＶGS特性をＲOUT'−Ｌ特性に変換する（ステップ１５）。そしてステップ１６で記憶されたＲOUT'−Ｌ特性（図１０、図１１参照）を用い、同じゲート電圧ＶGS同士を結んだ直線とＸ軸との交点から２ＬＤを求める（ステップ１７）。そしてステップ１８にてＬＤを記憶する。
そして、拡散抵抗の幅Ｗが同じで長さＬが異なる２種類の拡散抵抗ＴＥＧを使うことで、チャネル抵抗（ＲC）（式（５９））とゲート長Ｌの下の両側に生成された寄生抵抗（２・ＲLDD）（式（６０））を分離する（ステップ１９）。
なお、２・ＲLDDは、Ｗeff・（ＶGS−ＶTH−1／２・Ｖ’DS）に反比例し、２・ＬＤに比例するシート抵抗（ＲSHLDD）と見なすことができるため、（式（６１））で表現される。
このようにして求めたＲLDD特性とＲC特性とを記憶し（ステップ２０）、ゲート下のチャネル抵抗ＲC特性、ゲート電圧に依存する寄生抵抗（ＲLDD特性）、及びゲート電圧に依存しない寄生抵抗（ＲＤ＋ＲＳ＋２・ＲCON）を合成し（ステップ２１）、Ｉ−Ｖ特性式を得る（ステップ２２）。
【０１２８】
図１５は、ＢＪＴのモデルパラメータの抽出方法を示すフローチャートである。
まず、ＢＪＴにおける寄生抵抗の算出方法を説明する。
ＢＪＴのＩC−ＶCE特性を、ＲCE−ＶCE特性に変換し（ステップ１）、このＲCE−ＶCE特性を記憶する（ステップ２）。そしてステップ２で記憶したＲCE−ＶCE特性を用いて、寄生抵抗（ＲＣ＋ＲＥ）を算出する（ステップ３）。そして、ステップ４において、算出した寄生抵抗（ＲＣ＋ＲＥ）を記憶する。
一方、ＢＪＴのＩB−ＶBE特性を用いて、ＲBE−ＶBE特性を求め（ステップ５）、このＲBE−ＶBE特性を記憶する（ステップ６）。そしてステップ６で記憶したＲBE−ＶBE特性を用いて、寄生抵抗（ＲＢ＋ＲＥ）を算出する（ステップ７）。そして、ステップ８において、算出した寄生抵抗（ＲＢ＋ＲＥ）を記憶する。
ステップ４で記憶した寄生抵抗（ＲＣ＋ＲＥ）を用いて、ＢＪＴのＩC−ＶCE特性を再計算する（ステップ９）。再計算されたＩC−ＶCE特性をＩC'−ＶCE特性として記憶する（ステップ１０）。
また、ステップ８で記憶した寄生抵抗（ＲＢ＋ＲＥ）を用いて、ＢＪＴのＩB−ＶBE特性を再計算する（ステップ１１）。再計算されたＩB−ＶBE特性をＩB'−ＶBE特性として記憶する（ステップ１２）。
そして、ステップ１０にて記憶されたＩC'−ＶCE特性と、ステップ１２にて記憶されたＩB'−ＶBE特性とから、ＢＪＴの残りのパラメータを抽出する（ステップ１３）。ステップ１３にて抽出したパラメータは記憶する（ステップ１４）。
また、ＢＪＴのＩC−ＶCE特性とＩB−ＶBE特性を用いて、（ＩB＋ＩC）−ＶBE特性をＲOUT−ＶBE特性に変換する（ステップ１５）。変換したＲOUT−ＶBE特性を記憶し（ステップ１６）、このＲOUT−ＶBE特性を用いて寄生抵抗（ＲＥ）を分離する（ステップ１７）。分離した寄生抵抗（ＲＥ）は記憶する（ステップ１８）。
ステップ４において記憶した寄生抵抗（ＲＣ＋ＲＥ）と、ステップ８において記憶した寄生抵抗（ＲＢ＋ＲＥ）と、ステップ１８において記憶した寄生抵抗（ＲＥ）を用いて寄生抵抗（ＲＢ、ＲＣ）を分離し（ステップ１９）、分離した寄生抵抗（ＲＢ）と寄生抵抗（ＲＣ）をそれぞれ記憶する（ステップ２０）。
そして、このようにして求めたそれぞれの寄生抵抗を合成して特性式を得る。
【０１２９】
図１６は、ダイオードのモデルパラメータの抽出方法を示すフローチャートである。
まず、ダイオードにおける寄生抵抗の算出方法を説明する。
ダイオードのＩD−ＶD特性を、ＲOUT−ＶD特性に変換し（ステップ１）、このＲOUT−ＶD特性を記憶する（ステップ２）。そしてステップ２で記憶したＲOUT−ＶD特性を用いて、寄生抵抗（ＲＳ）を算出する（ステップ３）。そして、ステップ４において、算出した寄生抵抗（ＲＳ）を記憶する。
ステップ４で記憶した寄生抵抗（ＲＳ）を用いて、ダイオードのＩD−ＶD特性を再計算する（ステップ５）。再計算されたＩD−ＶD特性をＩD'−ＶD特性として記憶する（ステップ６）。
そして、ステップ６にて記憶されたＩD'−ＶD特性を、ＩN（ＩD'）−ＶDS特性に変換する（ステップ７）。変換したＩN（ＩD'）−ＶDS特性から、寄生抵抗（ＩＳ）と寄生抵抗（ＶＴＥ）を分離して記憶する（ステップ８）。
そして、このようにして求めたそれぞれの寄生抵抗を合成して特性式を得る。
図１７は、ＪＦＥＴのモデルパラメータの抽出方法を示すフローチャートである。
なお、ＪＦＥＴのモデルパラメータの抽出方法については、ＭＯＳＦＥＴと同様であるので、図１４と同一ステップには同一符号を付けて説明を省略する。
【産業上の利用可能性】
【０１３０】
本発明は、実測データの分解方法によりモデルパラメータを抽出し、このモデルパラメータを用いることで回路シミュレータの中に組み込まれるモデル式を求める回路シュミレーションのモデル式算出方法に関し、ＭＯＳＦＥＴ、ＪＦＥＴ、ＢＪＴ、ダイオードなどの半導体素子に適用できる。
【図面の簡単な説明】
【０１３１】
【図１】本発明の実施例によるＭＯＳＦＥＴのチャネルに沿った断面を示す構造図
【図２】ＭＯＳＦＥＴのＩDS−ＶGS特性図
【図３】ＭＯＳＦＥＴのＩDS−ＶDS特性図
【図４】一般的なゲート電圧に依存しない寄生抵抗（２・ＲCON＋ＲＤ＋ＲＳ）を算出する方法を示すＭＯＳＦＥＴのＲOUT−ＶDS特性図
【図５】具体的なゲート電圧に依存しない寄生抵抗（２・ＲCON＋ＲＤ＋ＲＳ）を算出する方法を示すＭＯＳＦＥＴのＲOUT−ＶDS特性図
【図６】ＭＯＳＦＥＴのチャネルに垂直な断面を示す構成図
【図７】一般的な２ＷＤの求め方を示すＩDS−Ｗ特性図
【図８】具体的な２ＷＤの求め方を示すＩDS−Ｗ特性図
【図９】ゲート電圧に依存しない寄生抵抗を取り除いたＩ’DS−ＶGS特性から、ゲート長Ｌの下の両側に生成された寄生抵抗の長さ（２ＬＤ）の求め方を説明する図
【図１０】一般的な２ＬＤの求め方を示すＲOUT−Ｌ特性図
【図１１】具体的な２ＷＤの求め方を示すＲOUT−Ｌ特性図
【図１２】ゲート長Ｌの下の両側に生成された寄生抵抗（２・ＲLDD）を求める為の基本原理を説明する図
【図１３】チャネル抵抗（ＲC）とゲート長Ｌの下の両側に生成された寄生抵抗（２・ＲLDD）の分離を説明する図
【図１４】ＭＯＳＦＥＴのモデルパラメータの抽出方法を示すフローチャート
【図１５】ＢＪＴのモデルパラメータの抽出方法を示すフローチャート
【図１６】ダイオードのモデルパラメータの抽出方法を示すフローチャート
【図１７】ＪＦＥＴのモデルパラメータの抽出方法を示すフローチャート
【図１】
2005235820.tif 000060
【図２】
2005235820.tif 000061
【図３】
2005235820.tif 000062
【図４】
2005235820.tif 000063
【図５】
2005235820.tif 000064
【図６】
2005235820.tif 000065
【図７】
2005235820.tif 000066
【図８】
2005235820.tif 000067
【図９】
2005235820.tif 000068
【図１０】
2005235820.tif 000069
【図１１】
2005235820.tif 000070
【図１２】
2005235820.tif 000071
【図１３】
2005235820.tif 000072
【図１４】
2005235820.tif 000073
【図１５】
2005235820.tif 000074
【図１６】
2005235820.tif 000075
【図１７】
2005235820.tif 000076