(57)【要約】【課題】  計測可能な温度範囲や温度分解能を容易に調整することを可能としつつ、ウェハ上の任意の位置の温度を計測できるようにする。【解決手段】  異種金属積層膜３上にプローブ４ａ、４ｂを触針させることにより、異種金属積層膜３の抵抗率を計測した後、異種金属積層膜３上の全面に薄膜５を形成し、異種金属積層膜３上にプローブ４ａ、４ｂを再度触針させることにより、異種金属積層膜３の抵抗率を計測し、薄膜５形成前の異種金属積層膜３の抵抗率と薄膜５形成後の異種金属積層膜３の抵抗率との差分に基づいて、薄膜５形成時における実際の成膜処理の温度を求める。【選択図】      図１
2005181074.tif 000002
【特許請求の範囲】
【請求項１】
異種金属積層膜を基材上に形成する工程と、
前記異種金属積層膜の形成後の抵抗率を測定する工程と、
前記異種金属積層膜が形成された基材に対して加熱を伴う処理を行う工程と、
前記異種金属積層膜の処理後の抵抗率を測定する工程と、
前記異種金属積層膜の形成後および処理後の抵抗率に基づいて前記処理の温度を算出する工程とを備えることを特徴とする処理温度測定方法。
【請求項２】
異種金属積層膜を基材上に形成する工程と、
前記異種金属積層膜上の第１プロービング動作に基づいて、前記異種金属積層膜の形成後の抵抗率を測定する工程と、
前記異種金属積層膜が形成された基材の成膜処理を行う工程と、
前記第１プロービング動作で触針された部分を露出させる開口部を前記異種金属積層膜上に形成する工程と、
前記開口部を介して露出された前記異種金属積層膜上の第２プロービング動作に基づいて、前記成膜処理後の異種金属積層膜の抵抗率を測定する工程と、
前記異種金属積層膜の形成後および成膜処理後の抵抗率に基づいて前記成膜処理の温度を算出する工程とを備えることを特徴とする処理温度測定方法。
【請求項３】
異種金属積層膜を基材上に形成する工程と、
前記異種金属積層膜上の第１プロービング動作に基づいて、前記異種金属積層膜の形成後の抵抗率を測定する工程と、
前記異種金属積層膜上に絶縁膜を成膜する工程と、
前記絶縁膜の成膜温度よりも高い温度で導電膜を前記絶縁膜上に形成する工程と、
前記第１プロービング動作で触針された部分を露出させる開口部を前記導電膜および前記絶縁膜に形成する工程と、
前記開口部を介して露出された前記異種金属積層膜上の第２プロービング動作に基づいて、前記導電膜の成膜後の異種金属積層膜の抵抗率を測定する工程と、
前記異種金属積層膜の形成後および前記導電膜の成膜後における前記異種金属積層膜の抵抗率の変化に基づいて、前記導電膜の成膜温度を算出する工程とを備えることを特徴とする処理温度測定方法。
【請求項４】
前記異種金属積層膜は、熱処理時の合金化により抵抗率が変化する金属の組み合わせから構成されることを特徴とする請求項１〜３のいずれか１項記載の処理温度測定方法。
【請求項５】
前記異種金属積層膜は、最上層に配置された保護層を備えることを特徴とする請求項１〜４のいずれか１項記載の処理温度測定方法。
【請求項６】
前記異種金属積層膜は、Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造を備えることを特徴とする請求項１〜５のいずれか１項記載の処理温度測定方法。
【請求項７】
異種金属積層膜をモニタウェハ上に形成する工程と、
前記モニタウェハ上に形成された異種金属積層膜上の第１プロービング動作に基づいて、前記異種金属積層膜の形成後の抵抗率を測定する工程と、
前記異種金属積層膜が形成されたモニタウェハおよび製品ウェハの成膜処理を行う工程と、
前記成膜処理された異種金属積層膜を露出させる開口部を前記異種金属積層膜上に形成する工程と、
前記開口部を介して露出された前記異種金属積層膜上の第２プロービング動作に基づいて、前記成膜処理後の異種金属積層膜の抵抗率を測定する工程と、
前記異種金属積層膜の形成後および成膜処理後の抵抗率に基づいて前記成膜処理の温度を算出する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は処理温度測定方法および半導体装置の製造方法に関し、特に、成膜処理の前後における異種金属積層膜の抵抗率の変化に基づいて処理温度を測定する方法に適用して好適なものである。
【背景技術】
【０００２】
従来の半導体プロセスでは、成膜が行われているウェハの実際の処理温度を計測するために、熱電対、ヒートラベルまたは放射温度計などをウェハまたは装置に装着する方法がある。
あるいは、金属膜からなる配線および電極を基板上に形成し、電極をレジストでマスクした上で成膜処理を行う。そして、成膜処理の前後で電極のブロービングを行うことにより、電極間の配線の抵抗値を計測し、抵抗値の変化から成膜時の処理温度を測定する方法がある。
【０００３】
また、特許文献１には、成膜された金属酸化物薄膜の抵抗率を加熱処理の前後で測定し、予め校正された抵抗率−最高温度曲線の関係を用いて加熱処理時の温度を求める方法が開示されている。
【特許文献１】特開平５−７２０５２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、熱電対などをウェハなどに装着する方法では、実際に行われる処理と異なる状態になり、装置または処理条件によっては、製品処理と同一条件での測定ができなくなるという問題があった。また、処理装置または処理チャンバ単位で温度計測器などを装着する必要があり、取り付けに手間がかかるとともに、温度計測器が高価な上に汎用性がないため、コストアップを招くという問題があった。
【０００５】
一方、電極間の配線の抵抗値の変化から成膜時の処理温度を測定する方法では、配線のバターニングおよび電極の形成が必要となり、ウェハ上の任意の位置の温度を計測することができないという問題があった。
また、特許文献１に開示された方法では、加熱処理時の温度を求めるために単一の金属酸化物薄膜が用いられるため、計測可能な温度範囲や温度分解能を調整することが困難であるとともに、測定温度のバラツキが大きいという問題があった。
【０００６】
そこで、本発明の目的は、計測可能な温度範囲や温度分解能を容易に調整することを可能としつつ、ウェハ上の任意の位置の温度を計測することが可能な処理温度測定方法および半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【０００７】
上述した課題を解決するために、本発明の一態様に係る処理温度測定方法によれば、異種金属積層膜を基材上に形成する工程と、前記異種金属積層膜の形成後の抵抗率を測定する工程と、前記異種金属積層膜が形成された基材に対して加熱を伴う処理を行う工程と、前記異種金属積層膜の処理後の抵抗率を測定する工程と、前記異種金属積層膜の形成後および処理後の抵抗率に基づいて前記処理の温度を算出する工程とを備えることを特徴とする。
【０００８】
これにより、異種金属積層膜の処理前後における抵抗率を計測することで、実処理温度を求めることが可能となるとともに、異種金属積層膜を構成する金属の組み合わせを変更することで、計測可能な温度範囲や温度分解能を容易に調整することが可能となる。このため、ウェハ上の任意の位置の温度を計測することが可能となるとともに、コストアップを抑制しつつ、様々の処理の温度を精度よく算出することが可能となる。
【０００９】
また、本発明の一態様に係る処理温度測定方法によれば、異種金属積層膜を基材上に形成する工程と、前記異種金属積層膜上の第１プロービング動作に基づいて、前記異種金属積層膜の形成後の抵抗率を測定する工程と、前記異種金属積層膜が形成された基材の成膜処理を行う工程と、前記第１プロービング動作で触針された部分を露出させる開口部を前記異種金属積層膜上に形成する工程と、前記開口部を介して露出された前記異種金属積層膜上の第２プロービング動作に基づいて、前記成膜処理後の異種金属積層膜の抵抗率を測定する工程と、前記異種金属積層膜の形成後および前記導電膜の成膜後における前記異種金属積層膜の抵抗率の変化に基づいて、前記導電膜の成膜温度を算出する工程とを備えることを特徴とする。
【００１０】
これにより、異種金属積層膜のプロービング動作を成膜処理の前後で行うことで、成膜処理時の実際の温度を求めることが可能となるとともに、異種金属積層膜を構成する金属の組み合わせを変更することで、計測可能な温度範囲や温度分解能を容易に調整することが可能となる。このため、ウェハ上の任意の位置の温度を計測することが可能となるとともに、コストアップを抑制しつつ、様々の成膜処理の温度を精度よく算出することが可能となる。
【００１１】
また、本発明の一態様に係る処理温度測定方法によれば、異種金属積層膜を基材上に形成する工程と、前記異種金属積層膜上の第１プロービング動作に基づいて、前記異種金属積層膜の形成後の抵抗率を測定する工程と、前記異種金属積層膜上に絶縁膜を成膜する工程と、前記絶縁膜の成膜温度よりも高い温度で導電膜を前記絶縁膜上に形成する工程と、前記第１プロービング動作で触針された部分を露出させる開口部を前記導電膜および前記絶縁膜に形成する工程と、前記開口部を介して露出された前記異種金属積層膜上の第２プロービング動作に基づいて、前記導電膜の成膜後の異種金属積層膜の抵抗率を測定する工程と、前記異種金属積層膜の形成後および成膜後の抵抗率に基づいて前記導電膜の成膜温度を算出する工程とを備えることを特徴とする。
【００１２】
これにより、異種金属積層膜上に導電膜を形成した場合においても、異種金属積層膜の抵抗率に対する導電膜の影響を排除することが可能となり、異種金属積層膜のプロービング動作を成膜処理の前後で行うことで、導電膜の実際の成膜温度を精度よく求めることが可能となる。
また、本発明の一態様に係る処理温度測定方法によれば、前記異種金属積層膜は、熱処理時の合金化により抵抗率が変化する金属の組み合わせから構成されることを特徴とする。
【００１３】
これにより、計測可能な温度範囲や温度分解能を容易に調整することが可能となるとともに、異種金属積層膜の処理前後における抵抗率を計測することで、実処理温度を求めることができる。
また、本発明の一態様に係る処理温度測定方法によれば、前記異種金属積層膜は、最上層に配置された保護層を備えることを特徴とする。
【００１４】
これにより、抵抗率の変化に寄与する金属膜の表面荒れを抑制することが可能となる。このため、異種金属積層膜の処理前後における抵抗率の変化のバラツキを低減することが可能となり、実処理温度を精度よく求めることができる
また、本発明の一態様に係る処理温度測定方法によれば、前記異種金属積層膜は、Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造を備えることを特徴とする。
【００１５】
これにより、Ｔｉの膜厚を変化させることで、計測可能な温度範囲を調整することが可能となるとともに、Ｔｉ／Ａｌ／Ｔｉによる合金層の表面をＴｉＮで保護することが可能となり、コストアップを抑制しつつ、様々の成膜処理の温度を精度よく算出することが可能となる
また、本発明の一態様に係る半導体装置の製造方法によれば、異種金属積層膜をモニタウェハ上に形成する工程と、前記モニタウェハ上に形成された異種金属積層膜上の第１プロービング動作に基づいて、前記異種金属積層膜の形成後の抵抗率を測定する工程と、前記異種金属積層膜が形成されたモニタウェハおよび製品ウェハの成膜処理を行う工程と、前記成膜処理された異種金属積層膜を露出させる開口部を前記異種金属積層膜上に形成する工程と、前記開口部を介して露出された前記異種金属積層膜上の第２プロービング動作に基づいて、前記成膜処理後の異種金属積層膜の抵抗率を測定する工程と、前記異種金属積層膜の形成後および成膜処理後の抵抗率に基づいて前記成膜処理の温度を算出する工程とを備えることを特徴とする。
【００１６】
これにより、異種金属積層膜の処理前後における抵抗率を計測することで、実処理温度を求めることが可能となり、製品ウェハに熱電対などの温度計測器を装着することなく、製品ウェハの成膜処理時の実際の温度を精度よく求めることが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施形態に係る処理温度測定方法について図面を参照しながら説明する。
図１は、本発明の一実施形態に係る処理温度測定方法を示す断面図である。
図１（ａ）において、半導体基板１上の全面に絶縁膜２を形成する。なお、絶縁膜２としては、例えば、熱酸化膜を用いることができる。
【００１８】
次に、図１（ｂ）に示すように、スパッタリングなどの方法により、絶縁膜２上の全面に異種金属積層膜３を形成する。なお、異種金属積層膜３は、熱処理時の合金化により抵抗率が変化する金属の組み合わせから構成することができ、例えば、Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造を用いることができる。
また、Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮの膜厚は２００〜１６００Åの範囲内にそれぞれ設定することができ、Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮの膜厚は測定される処理温度により変更することができる。また、異種金属積層膜３を構成する金属の組み合わせは、測定される処理温度または温度分解能などに応じて適宜変更することができる。また、異種金属積層膜３を形成する半導体基板１としては、実デバイスが形成される製品ウェハとは別に用意されたモニタウェハを用いることができる。
【００１９】
ここで、異種金属積層膜３として、Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造を用いることにより、Ｔｉの膜厚を変化させることで、測定可能な処理温度を容易に変更することが可能となる。また、異種金属積層膜３の最上層にＴｉＮ膜を設けることにより、Ｔｉ／Ａｌ／Ｔｉ層の表面荒れを抑制することが可能となり、異種金属積層膜３の処理前後における抵抗率の変化のバラツキを低減することを可能として、実処理温度を精度よく求めることができる。
【００２０】
そして、異種金属積層膜３が絶縁膜２上に形成されると、異種金属積層膜３上にプローブ４ａ、４ｂを触針させることにより、異種金属積層膜３の抵抗率を計測する。
次に、図１（ｃ）に示すように、異種金属積層膜３が形成された半導体基板１を実際の成膜処理が行われるチャンバ内に搬入する。そして、チャンバ内にて実際の成膜処理と同一の条件で成膜処理を行うことにより、異種金属積層膜３上の全面に薄膜５を形成する。なお、異種金属積層膜３上に形成される薄膜５としては、例えば、シリコン酸化膜、シリコン窒化膜などの絶縁膜を挙げることができる。
【００２１】
また、薄膜５として、例えば、多結晶シリコン、ＷまたはＣｕなどの導電膜を形成するようにしてもよい。ただし、異種金属積層膜３上に形成される薄膜５として導電膜を形成する場合、異種金属積層膜３と導電膜とを絶縁するために、異種金属積層膜３上に絶縁膜を形成してから、導電膜を形成するようにしてもよい。
次に、図１（ｄ）に示すように、異種金属積層膜３上の全面に薄膜５が形成されると、フォトリソグラフィー技術および、またはエッチング技術を用いて薄膜５を除去することにより、図１（ｂ）のプローブ４ａ、４ｂにて触針された部分を露出させる開口部６ａ、６ｂを薄膜５に形成する。または、異種金属積層膜３全面を露出させてもよい。
【００２２】
次に、図１（ｅ）に示すように、開口部６ａ、６ｂを介して異種金属積層膜３上にプローブ４ａ、４ｂを再度触針させることにより、異種金属積層膜３の抵抗率を計測する。
そして、薄膜５形成前の異種金属積層膜３の抵抗率と薄膜５形成後の異種金属積層膜３の抵抗率が測定されると、薄膜５形成前の異種金属積層膜３の抵抗率と薄膜５形成後の異種金属積層膜３の抵抗率との差分に基づいて、薄膜５形成時における実際の成膜処理の温度を求めることができる。
【００２３】
これにより、異種金属積層膜３のプロービング動作を成膜処理の前後で行うことで、成膜処理時の実際の温度を求めることが可能となるとともに、異種金属積層膜３を構成する金属の組み合わせを変更することで、計測可能な温度範囲や温度分解能を容易に調整することが可能となり、コストアップを抑制しつつ、様々の成膜処理の温度を精度よく算出することが可能となる。
【００２４】
また、プローブ４ａ、４ｂの触針位置を変更することで、半導体基板１上の任意の位置の温度を計測することが可能となるとともに、多点測定を容易に行うことが可能となり、デバイスパラメータとウェハ面内傾向とを容易にリンクさせることができる。
また、異種金属積層膜３の抵抗率は、異種金属積層膜３の熱処理時の最高温度で決定することができる。このため、薄膜５形成時の温度よりも低い温度で薄膜５形成後の処理が行われた場合においても、異種金属積層膜３の抵抗率をそのまま維持することができ、薄膜５形成時における実際の成膜処理の温度を安定して求めることができる。
【００２５】
なお、温度計測が行われる処理として成膜処理を例にとって説明したが、成膜処理以外にも、例えば、ドライブイン処理、アニール処理またはエッチング処理などに適用してもよい。
図２は、本発明の一実施形態に係る異種金属積層膜とシート抵抗との関係を示す図である。
【００２６】
図２（ａ）において、Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮの膜厚をそれぞれ３００Å／１６００Å／３００Å／３００Åとした場合、成膜処理時の温度を３２０〜４８０℃の範囲内で変化させると、Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮからなる異種金属積層膜のシート抵抗が０〜１．１５Ω／□の間でシフトすることがわかる。
また、図２（ｂ）において、Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮの膜厚をそれぞれ２００Å／６００Å／２００Å／２００Åとした場合、シート抵抗の初期値は４８．３Ω／□であった。そして、２８０℃→３００℃→３２０℃→３４０℃→３６０℃→３７５℃と温度を変化させた場合、シート抵抗の変化量はそれぞれ、１．４２Ω／□→３．１４Ω／□→６．８２Ω／□→１５．２１Ω／□→３８．７Ω／□→１０７．５Ω／□となった。
【００２７】
さらに、図２（ｂ）において、Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮの膜厚をそれぞれ３００Å／１１００Å／３００Å／３００Åとした場合、シート抵抗の初期値は２６．４Ω／□であった。そして、３６０℃→３７０℃→３８０℃→３９０℃→４００℃→４１０℃→４２０℃→４３０℃→４４０℃→４５０℃→４６０℃と温度を変化させた場合、シート抵抗の変化量はそれぞれ、１．４２Ω／□→１．９４Ω／□→２．６５Ω／□→３．６２Ω／□→４．９６Ω／□→６．８Ω／□→９．４７Ω／□→１３．４７Ω／□→１９．８７Ω／□→３１．２７Ω／□→５６．１６Ω／□となった。
【００２８】
このため、Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮの膜厚をそれぞれ変更することにより、計測可能な温度範囲を容易に調整することができ、様々の成膜処理の温度を精度よく算出することが可能となる。また、Ｔｉ／Ａｌ／Ｔｉ層上にＴｉＮ層を設けることにより、Ｔｉ／Ａｌ／Ｔｉ層の表面荒れを抑制することが可能となり、Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮの処理前後における抵抗率の変化のバラツキを低減することを可能として、実処理温度を精度よく求めることができる。
【図面の簡単な説明】
【００２９】
【図１】一実施形態に係る処理温度測定方法の製造方法を示す断面図。
【図２】一実施形態に係る異種金属積層膜とシート抵抗との関係を示す図。
【符号の説明】
【００３０】
１  半導体基板、２  絶縁膜、３  異種金属積層膜、４ａ、４ｂ  プローブ、５  薄膜、６ａ、６ｂ  開口部
【図１】
2005181074.tif 000003
【図２】
2005181074.tif 000004