(57)【要約】      （修正有）【課題】スクライブ領域を必要以上に大きくすることなく、配線の形成が容易で、信頼性が高い半導体装置及びその半導体装置の製造方法を提供すること。【解決手段】ウエハー１上の隣り合う半導体チップ同士の間にはダイシング領域１１を含むスクライブ領域が設けられる。それぞれの半導体チップには素子能動領域１２が設けられ、複数の信号配線１３が延出している。信号配線１３の端部には電極パッド１４が設けられ、ダイシング領域１１を除くスクライブ領域に貫通電極部１５が設けられる。半導体チップの表面には電極パッド１４と貫通電極部１５とを電気接続する再配線１６が形成され、再配線１６の他端はダイシング領域１１より手前に位置する。半導体チップを複数配列したウエハー１を切断線に沿って切断すると、切断面に配線に関わる貫通電極部１５が露出することを防止した半導体装置３が形成される。【選択図】図３
2005026582.tif 000002
【特許請求の範囲】
【請求項１】
ウエハーに配列された半導体チップの表面から延出する信号線に対し一端側が電気的に接続され、他端がこれら半導体チップを切断分離するための切断線であるダイシング領域の手前に位置する再配線と、
前記ウエハーを貫通して、一端側が前記再配線に電気的に導通するように形成され、他端側が前記半導体チップの裏面に到達した貫通電極部と、を具備することを特徴とする半導体装置。
【請求項２】
ウエハーに配列された半導体チップの表面に設けられた信号線に一端側が電気的に接続され、他端がダイシング領域の手前に位置する再配線を形成する工程と、
前記ウエハーの裏面から前記再配線に至る貫通電極部を形成する工程と、
前記ウエハーの裏面に、前記貫通電極部と電気的に接続した裏面配線を形成する工程と、
前記貫通電極部又は前記裏面配線上に、外部端子との電気的接続を行うための突起電極を形成する工程と、
前記ウエハーの有するダイシング領域に沿って、このウエハーを切断して半導体装置を形成する工程と、を少なくとも具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップをチップサイズパッケージ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ（ＣＳＰとも記載））として実装した半導体装置及びその半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、半導体装置の実装形態としてワイヤボンディング、ＴＡＢ、フリップチップが知られている。近年では、前述した実装形態に比較して、電気的性能が高い上に、小型軽量で、高密度実装を可能にした半導体装置としてチップサイズパッケージ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ（以下、ＣＳＰと略記する））が主流になっている。
例えば、特表平９−５１１０９７号公報には集積回路素子の製造方法及び製造装置が示されている。
【０００３】
【特許文献１】特表平９−５１１０９７号公報（頁２ないし頁１５、図１ないし図１０）
【０００４】
【発明が解決しようとする課題】
しかしながら、前記特表平９−５１１０９７号公報に示されている集積回路素子の製造方法及び製造装置では以下の不具合が発生する。
１）前記公報の図１に示すような傾斜端面１４を設けたことによって、その傾斜端面１４分、スクライブ領域が幅広になる。
【０００５】
２）前記公報の図７に示すような傾斜端面１４に対して金属接触部１２を形成する形成工程は複雑である。
３）前記公報の図８に示す最終切断位置である縦線５８で分離切断して半導体装置を形成したとき、各半導体装置の切断面に金属接触部１２の一部が露出した状態になる。このため、この露出した金属接触部１２に水分等が付着、もしくは金属接触部から水分等が半導体装置内に混入して、金属部或いは半導体装置内部から腐食等が発生して信頼性が損なわれるおそれがある。
【０００６】
４）前記公報には、最初にダイを複数のチップに分離切断することなく、パッド部３４の表面５１とで電気的接触している金属接触部をダイ上に形成していると、記載されている。このため、各半導体装置の電気的検査は、ウエハーを半導体装置に分離切断した後、それぞれについて行われる。このため、検査工程が繁雑になる。
【０００７】
本発明は上記事情に鑑みてなされたものであり、スクライブ領域を必要以上に大きくすることなく、配線の形成が容易で、半導体装置に分離切断する前に電気的検査を行える、信頼性が高く、積層構造の容易な半導体装置及びその半導体装置の製造方法を提供することを目的にしている。
【０００８】
【課題を解決するための手段】
第１の発明による半導体装置は、ウエハーに配列された半導体チップの表面から延出する信号線に対し一端側が電気的に接続され、他端がこれら半導体チップを切断分離するための切断線であるダイシング領域の手前に位置する再配線と、前記ウエハーを貫通して、一端側が前記再配線に電気的に導通するように形成され、他端側が前記半導体チップの裏面に到達した貫通電極部とを具備している。
【０００９】
この構成によれば、半導体チップを配列したウエハーをダイシング領域で分離切断して半導体装置を形成したとき、切り出された半導体装置の切断面に再配線及び貫通電極部が露出することが防止される。
【００１０】
第２の発明による半導体装置の製造方法は、ウエハーに配列された半導体チップの表面に設けられた信号線に一端側が電気的に接続され、他端がダイシング領域の手前に位置する再配線を形成する工程と、前記ウエハーの裏面から前記再配線に至る貫通電極部を形成する工程と、前記ウエハーの裏面に、前記貫通電極部と電気的に接続した裏面配線を形成する工程と、前記貫通電極部又は前記裏面配線上に、外部端子との電気的接続を行うための突起電極を形成する工程と、前記ウエハーの有するダイシング領域に沿って、このウエハーを切断して半導体装置を形成する工程とを少なくとも具備している。
【００１１】
この半導体装置の製造方法によれば、半導体チップを配列したウエハーをダイシング領域に沿って分離切断することによって、切断面に再配線及び貫通電極部の露出を防止した半導体装置が形成される。また、ウエハーの裏面側の任意の位置に外部端子との電気的接続のための突起電極を容易に設けられる。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
（第１実施形態）
図１ないし図６は本発明の第１実施形態に係り、図１は半導体チップを複数配列したウエハー及び切り出された半導体装置を示す図、図２はウエハー上で隣り合う半導体チップを説明する図、図３は分離切断された半導体装置の切断面近傍を説明する図、図４は半導体装置の裏面に設ける突起電極を説明する図、図５は幅寸法が同一の半導体装置を積層して構成した半導体モジュールを示す図、図６は幅寸法の異なる半導体装置を積層して構成した半導体モジュールを示す図である。
【００１３】
なお、図２（ａ）は隣り合う半導体チップを表面側から見た図、図２（ｂ）は図２（ａ）のＡ−Ａ線断面図、図４（ａ）は貫通電極部上に設けた突起電極を示す図、図４（ｂ）は半導体装置の裏面に裏面配線を設け、その裏面配線上の任意の位置に突起電極を設けた状態を説明する図である。
【００１４】
図１に示すようにシリコンウエハー（以下、ウエハーと略記する）１には複数の半導体チップ１０が所定のピッチで複数配列されており、所定の切断線２に沿ってこのウエハー１を切断していくことによって、複数の半導体装置３が分離形成される。
【００１５】
図２（ａ）及び図２（ｂ）に示すようにウエハー１上に形成されている隣り合う半導体チップ１０同士の間にはスクライブ領域が設けられている。このスクライブ領域には、所定幅の切断線２となるダイシング領域１１が含まれている。
【００１６】
それぞれの半導体チップ１０には図示しないＩＣチップ等で回路を形成した素子能動領域１２が設けられている。この素子能動領域１２の表面側からは複数の信号配線１３が延出しており、これら信号配線１３のそれぞれの端部には例えば電極パッド１４が設けられている。
【００１７】
本実施形態の各半導体チップ１０のダイシング領域１１を除くスクライブ領域には、前記電極パッド１４に対応する貫通電極部１５が設けられるようになっている。この貫通電極部１５は、前記ウエハー１の所定位置に裏面側から形成した貫通孔１ａの内壁に絶縁膜を形成した後、導電性ペーストを注入して形成したものであり、前記貫通孔１ａの中心は対応する信号配線１３の中心線延長線上に位置している。
【００１８】
また、前記半導体チップ１０の表面には、前記電極パッド１４と前記貫通電極部１５とを電気的に接続する帯状の再配線１６が形成されるようになっている。この再配線１６の一端部は前記電極パッド１４に電気的に導通状態であり、他端は前記ダイシング領域１１より所定間隔だけ手前に位置するように規定されている。このことによって、隣り合う半導体チップ１０同士が前記再配線１６を介して電気的に接続されることを防止している。
【００１９】
したがって、前記ウエハー１をダイシング工程に移行する前に、検査工程に移行させることによって、このウエハー１に規則的に配列されている各半導体チップ１０の電気的検査を行うことが可能になっている。
【００２０】
なお、符号１７はウエハー１の表面を覆う絶縁膜であり、前記信号配線１３、電極パッド１４、再配線１６等を被覆している。また、符号１８は保護ダイオード等でＩ／Ｏ回路を形成したＩ／Ｏ領域である。さらに、前記貫通孔１ａを形成する際、ウエハーを予め、貫通孔径を考慮して研磨等で薄く形成しておくようにしてもよい。
【００２１】
上述のように構成した前記半導体チップ１０を複数配列して構成されているウエハー１を切断線２に沿って切断すると半導体装置３が形成される。図３に示すように本実施形態の各半導体装置３においては切断面である端面から配線に関わる金属部である貫通電極部１５が露出することを確実に防止した半導体装置３が構成される。
【００２２】
具体的に、前記ウエハー１を切断線２に沿って切断して分割形成された各半導体装置３においては、配線に関わる金属部である信号配線１３、電極パッド１４、及び再配線１６が露出することなく絶縁膜１７内に配置され、配線に関わる金属部である貫通電極部１５がウエハー１内に位置した状態になっている。
【００２３】
そして、図４（ａ）及び図４（ｂ）に示すように貫通電極部１５の裏面側に裏面電極２１、或いは所望の裏面配線２２を形成することによって、半導体装置３の裏面の貫通電極部上、或いは、裏面の所望する位置に外部端子との電気的接続部となる突起電極２３を設けられる。
したがって、図５に示すように例えば幅寸法を略同一に形成した各半導体装置３ａ、３ｂ、３ｃの所定の位置に突起電極２３を設けるとともに、前記絶縁膜１７上に所望の配線部２４を形成することによって、複数の半導体装置３ａ、３ｂ、３ｃを容易に積層構造にして、例えば撮像モジュール等の半導体モジュール２０を構成することが可能になる。なお、この半導体モジュール２０は、一例として固体撮像素子である半導体装置３ａ、駆動用及び信号処理用ＩＣである半導体装置３ｂ、メモリである半導体装置３ｃ等で構成される。
【００２４】
また、前記図５に示した半導体モジュール２０においては幅寸法を略同一に形成した複数の半導体装置３を積層して半導体モジュールを示しているが、半導体モジュールの構成はこれに限定されるものではなく、図６に示すように幅寸法の異なる半導体装置３ｄ、３ｅ、３ｆ、３ｇを積層して半導体モジュール２０Ａを構成するようにしてもよい。この半導体モジュール２０Ａを撮像モジュールとした場合、一例として半導体装置３ｄは固体撮像素子、半導体装置３ｅは駆動用ＩＣ、半導体装置３ｆは信号処理用ＩＣ、半導体装置３ｇはメモリなどが考えられる。
【００２５】
なお、複数の半導体装置３を積層して半導体モジュールを構成する場合、各半導体装置３の間を絶縁性樹脂２５で封止する。また、符号２６は基板であり、前記半導体モジュール２０、２０Ａは、基板２６上に構成されている。
【００２６】
このように、ウエハーに複数設けられた隣り合う半導体チップのスクライブ領域で且つ、ダイシング領域とは異なる信号配線に対応する位置にウエハーの表面側と裏面側とを結ぶ貫通電極部を設けるとともに、このウエハーの表面側にこの貫通電極部と半導体チップから延出した信号配線に電気的に接続された電極パッドとを電気的に導通させる端面がダイシング領域より手前に位置する再配線を設けたことによって、ウエハーを切断線に沿ってダイシングして半導体装置を切り出したとき、各半導体装置の切断面に配線のための金属部が露出することを確実に防止して、信頼性の高い半導体装置を形成することができる。
このことによって、半導体装置に水分等が混入して金属配線が腐食される不具合が確実に解消される。
【００２７】
また、貫通電極部を素子能動領域外であるスクライブ領域に設けたことによって、貫通電極部を設けることによって半導体チップにかかるダメージを少なくすることができる。
【００２８】
さらに、ウエハーの裏面に裏面電極又は所望の裏面配線を設けておくことによって、半導体装置裏面の裏面電極又は裏面配線上の所望の位置に突起電極を設けることができる。このことによって、半導体装置を積層構造にした半導体モジュールの構成を容易に行える。
【００２９】
なお、前記貫通電極部１５を形成する位置は、図２（ａ）ないし図３に示した位置に限定されるものではなく、図７及び図８に示す位置に貫通電極部１５を設けて半導体装置３Ａ、３Ｂを構成することによって前記半導体装置３に比べてさらに小型な半導体装置を構成することができる。
【００３０】
具体的に、図７の半導体装置の他の構成を説明する図に示す半導体装置３Ａでは再配線１６の他端を、前記ダイシング領域１１外であって、且つスクライブ領域より所定間隔だけ手前になる位置に規定するとともに、電極パッド１４形成位置を除いた領域内に前記貫通電極部１５を設けている。
【００３１】
一方、図８の半導体装置の別の構成を説明する図に示す半導体装置３Ｂでは素子能動領域１２より外側で、かつＩ／Ｏ領域１８等を除いた、Ｉ／Ｏ回路にダメージを与えない距離ａだけ離れた位置に、貫通電極部１５を設けている。そして、本図に示すように電極パッド１４を設ける代わりに信号配線１３をダイシング領域１１より所定間隔だけ手前になる位置まで延長している。つまり、この信号配線１３を再配線１６を兼ねた構成にしている。
【００３２】
このように、貫通電極部を素子能動領域外に設けることによって、上述した効果に加え、半導体チップにかかるダメージを少なくして小型の半導体装置を構成することができる。
特に、図８に示した半導体装置によれば、電極パッドが不要になるとともに、スクライブ領域を狭くすることができるため、更なる小型化が期待できる。
【００３３】
ここで、半導体装置３を製造する工程を簡単に説明する。
まず、ウエハー１に配列された半導体チップ１０の表面に設けられた電極パッド１４に一端側が電気的に接続され、他端がダイシング領域１１の手前に位置する帯状の再配線１６を形成する。
【００３４】
次に、前記ウエハー１の裏面側から前記再配線１６に至る貫通孔１ａを形成し、この貫通孔１ａ内の内壁にプラズマ酸化膜或いはポリイミドなどの有機絶縁膜を形成した後、導電性ペーストを注入して貫通電極部１５を形成する。
【００３５】
次いで、前記ウエハー１の裏面に、必要に応じて、前記貫通電極部と電気的に接続された、裏面電極２１又は裏面配線２２を形成し、この貫通電極部１５上である裏面電極２１又は裏面配線２２上に図示しない外部端子との電気的な接続部となる突起電極２３を形成する。
【００３６】
最後に、前記ウエハー１の有するダイシング領域１１に沿ってダイシングを行って半導体装置３を形成する。
【００３７】
このように、再配線を形成した後、ダイシングして半導体装置を形成するため、ＩＣ等が形成されている汎用ウエハーに対して再配線、貫通電極部、突起電極を追加工して、ＣＳＰを実現することができる。
【００３８】
また、半導体装置裏面の任意の位置に突起電極を設けることによって、複数の半導体装置を積層して半導体モジュールを構成することができるとともに、半導体装置裏面の突起電極に検査用プローブを当接させてウエハー検査を速やかに行うことができる。このことによって、検査工数の大幅な削減を行える。
【００３９】
尚、本発明は、以上述べた実施形態のみに限定されるものではなく、発明の要旨を逸脱しない範囲で種々変形実施可能である。
【００４０】
［付記］
以上詳述したような本発明の上記実施形態によれば、以下の如き構成を得ることができる。
【００４１】
（１）ウエハーに配列された半導体チップの表面から延出する信号線に対し一端側が電気的に接続され、他端がこれら半導体チップを切断分離するための切断線であるダイシング領域の手前に位置する再配線と、
前記ウエハーを貫通して、一端側が前記再配線に電気的に導通するように形成され、他端側が前記半導体チップの裏面に到達した貫通電極部と、を具備することを特徴とする半導体装置。
【００４２】
（２）前記半導体チップの裏面に到達した貫通電極部に対して電気的に導通する裏面配線を形成した付記１に記載の半導体装置。
【００４３】
（３）前記貫通電極部又は前記裏面配線上に突起電極を設けた付記２に記載の半導体装置。
【００４４】
（４）複数の半導体装置を積層構造で電気的に接続して、半導体モジュールを構成する付記１ないし付記３のいずれかに記載の半導体装置。
【００４５】
（５）ウエハーに配列された半導体チップの表面に設けられた信号線に一端側が電気的に接続され、他端がダイシング領域の手前に位置する再配線を形成する工程と、
前記ウエハーの裏面から前記再配線に至る貫通電極部を形成する工程と、
前記ウエハーの裏面に、前記貫通電極部と電気的に接続した裏面配線を形成する工程と、
前記貫通電極部又は前記裏面配線上に、外部端子との電気的接続を行うための突起電極を形成する工程と、
前記ウエハーの有するダイシング領域に沿って、このウエハーを切断して半導体装置を形成する工程と、を少なくとも具備する半導体装置の製造方法。
【００４６】
【発明の効果】
以上説明したように本発明によれば、スクライブ領域を必要以上に大きくすることなく、配線の形成が容易で、半導体装置に分離切断する前に電気的検査を行える、信頼性が高く、積層構造の容易な半導体装置及びその半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】図１ないし図６は本発明の第１実施形態に係り、図１は半導体チップを複数配列したウエハー及び切り出された半導体装置を示す図
【図２】ウエハー上で隣り合う半導体チップを説明する図
【図３】分離切断された半導体装置の切断面近傍を説明する図
【図４】半導体装置の裏面に設ける突起電極を説明する図
【図５】幅寸法が同一の半導体装置を積層して構成した半導体モジュールを示す図
【図６】幅寸法の異なる半導体装置を積層して構成した半導体モジュールを示す図
【図７】半導体装置の他の構成を説明する図
【図８】半導体装置の別の構成を説明する図
【符号の説明】
３…半導体装置
１１…ダイシング領域
１２…素子能動領域
１３…信号配線
１４…電極パッド
１５…貫通電極部
１６…再配線
１７…絶縁膜
【図１】
2005026582.tif 000003
【図２】
2005026582.tif 000004
【図３】
2005026582.tif 000005
【図４】
2005026582.tif 000006
【図５】
2005026582.tif 000007
【図６】
2005026582.tif 000008
【図７】
2005026582.tif 000009
【図８】
2005026582.tif 000010