(57)【要約】【課題】同一形態の配線によって一つのパターンを形成する配線領域が異なる配線形態毎に複数形成されたフレキシブル配線基板に半導体チップの出力端子を接続するに際して、配線と出力端子間の接続不良を解消する。【解決手段】フレキシブル配線基板１０は、絶縁ベース材１１上に半導体チップの出力端子と電気的に接続する所定パターンの配線１２ａ，１２ｂを有する。そして、同一形態の配線１２ａによって一つのパターンを形成した第１の配線領域１２Ａが形成され、同一形態の配線１２ｂによって一つのパターンを形成した第２の配線領域１２Ｂが形成されている。このようなフレキシブル配線基板１０において、配線形態の異なる隣接した配線領域１２Ａ，１２Ｂの間に、配線形態の差異による接続不良を解消するためのパターン移行領域１３が形成されている。【選択図】        図３
2005050891.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップの出力端子と電気的に接続する所定パターンの配線を有するフレキシブル配線基板であって、同一形態の前記配線によって一つのパターンを形成する配線領域が異なる配線形態毎に複数形成され、配線形態の異なる隣接した前記配線領域の間に、配線形態の差異による接続不良を解消するためのパターン移行領域を形成したことを特徴とするフレキシブル配線基板。
【請求項２】
前記パターン移行領域は、隣接した前記配線領域における各配線ピッチの何れよりも広い配線間隔を有する領域であることを特徴とする請求項１に記載されたフレキシブル配線基板。
【請求項３】
前記パターン移行領域は、隣接した前記配線領域における各配線形態の中間の形態を有する配線が少なくとも一つ形成された領域であることを特徴とする請求項１に記載されたフレキシブル配線基板。
【請求項４】
前記パターン移行領域は、信号伝送に使用されないダミー配線が形成された領域であることを特徴とする請求項１に記載されたフレキシブル配線基板。
【請求項５】
前記配線形態の差異は、配線幅に基づく配線厚さの差異であることを特徴とする請求項１〜４のいずれかに記載されたフレキシブル配線基板。
【請求項６】
請求項１〜５のいずれかに記載されたフレキシブル配線基板の配線に半導体チップの出力端子が電気的に接続された半導体チップ実装フレキシブル配線基板であって、前記半導体チップは大きさの異なる出力端子を備え、前記配線形態は前記出力端子の大きさに対応して異なる配線幅を有することを特徴とする半導体チップ実装フレキシブル配線基板。
【請求項７】
請求項６に記載された半導体チップ実装フレキシブル配線基板を搭載した表示装置。
【請求項８】
半導体チップにおける所定パターンの出力端子とフレキシブル配線基板における前記出力端子に対応したパターンの配線とを電気的に接続することによって前記半導体チップを前記フレキシブル配線基板上に実装する半導体チップ実装方法であって、
同一形態の前記配線によって一つのパターンを形成する配線領域が異なる配線形態毎に複数形成され、配線形態の異なる隣接した配線領域の間に、配線形態の差異による接続不良を解消するためのパターン移行領域を形成したフレキシブル配線基板を用い、
前記配線領域における各配線のパターンに前記出力端子のパターンを対応させて電気的に接合することを特徴とする半導体チップ実装方法。
【請求項９】
前記各配線と前記出力端子との電気的な接合は、前記配線と前記出力端子との間に異方性導電膜を介在させた接続であることを特徴とする請求項８に記載された半導体チップ実装方法。
【請求項１０】
前記パターン移行領域は、隣接した前記配線領域における各配線ピッチより広い配線間隔を有する領域であることを特徴とする請求項８又は９に記載された半導体チップ実装方法。
【請求項１１】
前記パターン移行領域は、隣接した前記配線領域における各配線形態の中間の形態を有する配線が少なくとも一つ形成された領域であることを特徴とする請求項８又は９に記載された半導体チップ実装方法。
【請求項１２】
前記パターン移行領域は、信号伝送に使用されないダミー配線が形成された領域であることを特徴とする請求項８又は９に記載された半導体チップ実装方法。
【請求項１３】
前記配線形態の差異は、前記出力端子の大きさに対応すべく形成された配線幅に基づく配線厚さの差異であることを特徴とする請求項８〜１２のいずれかに記載された半導体チップ実装方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フレキシブル配線基板、半導体チップ実装フレキシブル配線基板、表示装置、半導体チップ実装方法に関するものである。
【０００２】
【従来の技術】
携帯電話機やＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ：携帯情報端末機器）等の小型，軽量，高性能化が要求される電子機器においては、プリント配線基板上への電子部品の実装密度向上が求められている。特に、このような電子機器に装備される薄型のフラットパネル表示装置は、表示画面を可能な限り大きくとりたいことから、その周辺に配備される駆動配線部品の実装密度向上が要求されており、これに対応するために、フレキシブル配線基板の配線と半導体チップの出力端子とを直接接続してフレキシブル配線基板上に半導体チップを実装するＣＯＦ（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ）が近年多用されている。
【０００３】
このＣＯＦでは、フレキシブル配線基板上の配線パターンを、半導体チップにおける出力端子（バンプ）のパターンに対応して形成する必要がある。この際のフレキシブル配線基板のパターン形成技術としては、下記特許文献１に記載されるようなセミアディティブ法又はフルアディティブ法と呼ばれる技術が採用されることが多い。
【０００４】
この従来技術を図１によって説明すると、先ず、同図（ａ）に示すように、可撓性の絶縁ベース材１００の表面にメッキリードとなるシード層１０１を形成し、次いで、同図（ｂ）に示すように、所望の配線パターンを形成するために、シード層１０１の表面にフォトレジスト材等を用いたマスクパターン１０２を形成する。そして、同図（ｃ）に示すように、電解メッキ法によってシード層１０１の露出した領域にニッケル，銅等の導電性部材を被着して配線パターン１０３を形成し、また、必要に応じて、それらの配線パターン１０３の表面に、電解メッキ法又はスパッタリングや蒸着等の成膜法で金等の異種金属による表面導電層１０４を形成する。そして、同図（ｄ）に示すように、マスクパターン１０２及びその底部に位置するシード層１０１を除去することにより、絶縁ベース材１００の上にシード層部分１０１Ａ，配線パターン１０３，表面導電層１０４からなる所望の配線パターンを有するフレキシブル配線基板が形成される。
【０００５】
一方、半導体チップにおける出力端子（バンプ）の配列パターンは、駆動対象の電子機器の端子配列や半導体チップ内部の回路ブロックの構成によって決まるものであるが、一般的には、一様なパターンの端子形態ではなく、大小異なる大きさのバンプが配列され、しかも同じ大きさのバンプが集められて、大小のバンプが偏在した状態で配列されていることが多い。
【０００６】
【特許文献１】
特開２０００−２８６５３６号公報
【０００７】
【発明が解決しようとする課題】
前述したような異なる大きさのバンプを有する半導体チップを実装するＣＯＦにおいて、バンプとフレキシブル配線基板上の配線とを高精度で接続するためには、バンプの大きさに対応させて配線幅の異なる配線パターンを形成する必要がある。このような配線パターンの形成は、駆動電流の大小が機器の性能に大きく影響する電子機器を対象とする場合に重要な設計事項になる。特に、自発光型のフラットパネルディスプレイとして近年注目されている有機ＥＬ表示装置においては、駆動電流の大小が直接表示性能に影響を及ぼすので、これに接続されるフレキシブル配線基板には前述したような配線パターンの設計が不可欠になっている。
【０００８】
しかしながら、従来技術で示したような配線パターン形成技術を採用して、このような異なる幅の配線パターンを形成した場合には、以下に示すような問題が顕在化することになる。
【０００９】
つまり、幅の異なる配線パターンを電解メッキによって形成すると、幅の広い配線では配線材料が厚く被着され、幅の狭い配線では配線材料が薄く被着される現象が生じる。これは、電解メッキの際に幅の広い配線は幅の狭い配線に比べて抵抗による電位降下が小さくなることに起因するものであるが、このような厚みの差が配線パターンに生じると、フレキシブル配線基板の配線パターンと半導体チップのバンプとを異方性導電膜を介して熱圧着により接続する際に、隣接する配線に段差が形成される部分の周辺で圧着不良が生じやすくなるという問題が生じる。
【００１０】
これを図２に示す例によって更に具体的に説明する。フレキシブル配線基板１には、幅が広い配線１ａと同一形態の配線によって一つのパターンを形成した第１の配線領域１Ａが形成されており、また、幅が狭い配線１ｂと同一形態の配線によって一つのパターンを形成した第２の配線領域１Ｂが形成されている。一方、半導体チップ２には、幅が広いバンプ２ａと同一形態のバンプによって一つのパターンを形成した第１のバンプ領域２Ａが形成されると共に、幅が狭いバンプ２ｂと同一形態のバンプによって一つのパターンを形成した第２のバンプ領域２Ｂが形成されている。配線１ａとバンプ２ａ或いは配線１ｂとバンプ２ｂは、それぞれほぼ同じ幅を有し且つ同じパターンを有しており、異方性導電膜３を介して互いに突き合わされ、加熱状態で圧力Ｐを加えられて熱圧着されている。
【００１１】
ここで、第１の配線領域１Ａと第２の配線領域１Ｂとの隣接箇所においては、前述したように配線の幅に基づいて配線の厚みに差が生じ、配線の接触面に段差が形成された状態になっている。この状態で熱圧着がなされると、段差が形成される部分の周辺部分Ａでは、その段差が影響して充分な圧力が加えられず、その周辺部分Ａで圧着不良が生じて接続に不具合が生じる問題が起きることになる。
【００１２】
この問題を解消するには、第１の配線領域１Ａにおける配線１ａと第２の配線領域１Ｂにおける配線１ｂの厚みを同厚にすればよいが、このように異なる形態の配線における厚みを同厚にするためには特殊な加工処理が必要になり、フレキシブル配線基板がコスト高になり、また、微細な配線パターンに対して加工処理を施すことは極めて困難であるという問題がある。
【００１３】
本発明は、このような問題に対処することを課題の一例とするものである。すなわち、同一形態の配線によって一つのパターンを形成する配線領域が異なる配線形態毎に複数形成されたフレキシブル配線基板に半導体チップの出力端子を接続するに際して、配線と出力端子間に接続不良が生じないようにすること、異なる大きさの出力端子を有する半導体チップに対してそれに応じた配線パターンを形成することで精度の高い接続を得ること、これによって接続抵抗のばらつきによる駆動電流の不均一を解消し、電子機器、特に駆動電流の大小が直接表示性能に影響を及ぼす有機ＥＬ表示装置において、良好な性能を確保すること等が本発明の目的である。
【００１４】
【課題を解決するための手段】
このような目的を達成するために、本発明は、以下の各独立請求項に係る構成を少なくとも具備するものである。
【００１５】
［請求項１］半導体チップの出力端子と電気的に接続する所定パターンの配線を有するフレキシブル配線基板であって、同一形態の前記配線によって一つのパターンを形成する配線領域が異なる配線形態毎に複数形成され、配線形態の異なる隣接した前記配線領域の間に、配線形態の差異による接続不良を解消するためのパターン移行領域を形成したことを特徴とするフレキシブル配線基板。
【００１６】
［請求項８］半導体チップにおける所定パターンの出力端子とフレキシブル配線基板における前記出力端子に対応したパターンの配線とを電気的に接続することによって前記半導体チップを前記フレキシブル配線基板上に実装する半導体チップ実装方法であって、同一形態の前記配線によって一つのパターンを形成する配線領域が異なる配線形態毎に複数形成され、配線形態の異なる隣接した配線領域の間に、配線形態の差異による接続不良を解消するためのパターン移行領域を形成したフレキシブル配線基板を用い、前記配線領域における各配線のパターンに前記出力端子のパターンを対応させて電気的に接合することを特徴とする半導体チップ実装方法。
【００１７】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。図３は本発明の一実施形態に係るフレキシブル配線基板を示す説明図である。フレキシブル配線基板１０は、絶縁ベース材１１上に半導体チップの出力端子と電気的に接続する所定パターンの配線１２ａ，１２ｂを有する。そして、同一形態の配線１２ａによって一つのパターンを形成した第１の配線領域１２Ａが形成され、同一形態の配線１２ｂによって一つのパターンを形成した第２の配線領域１２Ｂが形成されている。配線領域１２Ａ，１２Ｂとしては、図に示したような２つの形態に限らず、異なる配線形態毎に複数の配線領域が形成されていればよい。
【００１８】
図示の例では、配線形態の差異は、配線幅に基づく配線厚さの差異であって、配線１２ａは幅が広く厚い配線であって、配線１２ｂは幅が狭く薄い配線である。したがって、配線領域１２Ａと配線領域１２Ｂとの隣接箇所においては、配線の幅に基づいて配線の厚みに差が生じ、配線の接触面に段差ｔが形成された状態になっている。
【００１９】
このようなフレキシブル配線基板１０において、本発明の実施形態では、配線形態の異なる隣接した配線領域１２Ａ，１２Ｂの間に、配線形態の差異による接続不良を解消するためのパターン移行領域１３が形成されている。
【００２０】
このパターン移行領域１３としては、図３に示す実施形態では、隣接した配線領域１２Ａ，１２Ｂにおける各配線ピッチＰ１，Ｐ２の何れよりも広い配線間隔Ｐを有する領域が形成されている。
【００２１】
図４は、このようなフレキシブル配線基板１０の配線１２ａ，１２ｂに半導体チップ２０の出力端子であるバンプ２１ａ，２１ｂが電気的に接続された半導体チップ実装フレキシブル配線基板を示している。
【００２２】
ここで、半導体チップ２０は、大きさの異なるバンプ２１ａ，２１ｂを備えており、幅が広いバンプ２１ａと同一形態のバンプによって一つのパターンを形成した第１のバンプ領域２１Ａが形成されると共に、幅が狭いバンプ２１ｂと同一形態のバンプによって一つのパターンを形成した第２のバンプ領域２１Ｂが形成されている。したがって、フレキシブル配線基板１０における配線１２ａ，１２ｂの配線形態は、バンプ２１ａ，２１ｂの大きさに対応して異なる配線幅を有する形態を成している。そして、この配線１２ａとバンプ２１ａ或いは配線１２ｂとバンプ２１ｂは、それぞれ異方性導電膜３０を介して互いに突き合わされ、加熱状態で加圧されて熱圧着されている。なお、ここでは、配線１２ａとバンプ２１ａ或いは配線１２ｂとバンプ２１ｂとの電気的な接続を異方性導電膜３０を介在させた熱圧着によって行っているが、これに限らず、共晶接合やエポキシダイダイボンディング、金属接合等の他の接合によって実施することもできる。
【００２３】
このような実施形態のフレキシブル配線基板１０或いはこのフレキシブル配線基板１０に半導体チップ２０を実装した半導体チップ実装フレキシブル配線基板によると、前述したようなパターン移行領域１３が形成されることによって、隣接箇所にある配線１２ａと配線１２ｂが間隔Ｐだけ離されて形成されることになり、この間隔Ｐによって段差ｔが吸収されることになるので、段差ｔの影響なく各配線領域１２Ａ，１２Ｂの全ての配線１２ａ，１２ｂが半導体チップ２０のバンプ２１ａ，２１ｂと良好に接続されることになる。
【００２４】
図５は、本発明の他の実施形態に係るフレキシブル配線基板１０或いはこのフレキシブル配線基板１０に半導体チップ２０を実装した半導体チップ実装フレキシブル配線基板を示す説明図である。前述の実施形態と同一部分には同一の符号を付して重複した説明を一部省略する。この実施形態では、パターン移行領域１３を、隣接した配線領域１２Ａ，１２Ｂにおける各配線形態の中間の形態を有する配線１２ｃ，１２ｄが形成された領域にしている。ここでは、パターン移行領域１３に２つの配線１２ｃ，１２ｄを形成する例を示しているが、バンプ２１ｂに対応して少なくとも一つの配線が形成されていればよい。
【００２５】
そして、この配線１２ｃ，１２ｄは、配線領域１２Ａ，１２Ｂにおける配線１２ａ，１２ｂの中間の形態であるから、ここでは幅及び厚さが配線１２ａと配線１２ｂとの中間的な寸法の配線が形成されていることになる。
【００２６】
このような実施形態のフレキシブル配線基板１０或いはこのフレキシブル配線基板１０に半導体チップ２０を実装した半導体チップ実装フレキシブル配線基板によると、パターン移行領域１３に形成された中間形態の配線１２ｃ，１２ｄによって、段差ｔの影響が段階的に吸収されることになるので、段差ｔの影響なく各配線領域１２Ａ，１２Ｂ及びパターン移行領域１３の全ての配線１２ａ，１２ｂ，１２ｃ，１２ｄが半導体チップ２０のバンプ２１ａ，２１ｂと良好に接続されることになる。
【００２７】
図６は、本発明の他の実施形態に係るフレキシブル配線基板１０或いはこのフレキシブル配線基板１０に半導体チップ２０を実装した半導体チップ実装フレキシブル配線基板を示す説明図である。前述の実施形態と同一部分には同一の符号を付して重複した説明を一部省略する。この実施形態では、パターン移行領域１３を信号伝送に使用されないダミー配線１２ｅ，１２ｆが形成された領域にしている。
【００２８】
つまり、半導体チップ２０側で、形態の異なるバンプ領域２１Ａと２１Ｂの間に配線接続を行わないダミー端子となるバンプ２１ｃを形成することで、それに対応して形成されるパターン移行領域１３における配線１２ｅ，１２ｆをダミー配線にする。
【００２９】
このような実施形態のフレキシブル配線基板１０或いはこのフレキシブル配線基板１０に半導体チップ２０を実装した半導体チップ実装フレキシブル配線基板によると、段差ｔの影響で圧着不良になり易いパターン移行領域１３に形成されたダミー配線１２ｅ，１２ｆとそれに対応するバンプ１２ｃを非使用とすることで、実際に使用される各配線領域１２Ａ，１２Ｂの全ての配線１２ａ，１２ｂが、段差ｔの影響なく、半導体チップ２０のバンプ２１ａ，２１ｂと良好に接続されることになる。
【００３０】
前述した各実施形態に係るフレキシブル配線基板１０或いはこのフレキシブル配線基板１０に半導体チップ２０を実装した半導体チップ実装フレキシブル配線基板を採用した半導体チップ実装方法を説明する。前述した各実施形態のフレキシブル配線基板１０を用い、配線領域１２Ａ，１２Ｂにおける各配線１２ａ，１２ｂのパターンに半導体チップ２０のバンプ２１ａ，２１ｂのパターンを対応させ、配線１２ａ，１２ｂとバンプ２１ａ，２１ｂとの間に異方性導電膜３０を介在させて、フレキシブル配線基板１０と半導体チップ２０とを熱圧着する。
【００３１】
この際に、フレキシブル配線基板１０における配線領域１２Ａ，１２Ｂの配線パターンは、半導体チップ２０のバンプパターンに応じて前述したセミアディティブ法又はフルアディティブ法によって形成することができる。
【００３２】
そして、前述した図３又は図４に示した実施形態に係るフレキシブル配線基板１０のように、パターン移行領域１３を間隔Ｐとして形成する場合には、配線パターン形成時に配線形態が異なる隣接箇所の間隔を空けて間隔Ｐを形成すればよい。その際に、半導体チップ２０側のバンプパターンは、間隔Ｐを有する配線パターンに合わせてバンプパターンを設計するようにしてもよいし、或いはバンプパターン自体は間隔Ｐを無視して形成し、間隔Ｐに対応する箇所のバンプをダミー端子にしてもよい。
【００３３】
また、図５に示した実施形態に係るフレキシブル配線基板１０のように、パターン移行領域１３に中間形態の配線１２ｃ，１２ｄを形成する場合には、配線パターン形成時に、配線形態が異なる隣接箇所に中間幅のマスクパターンを形成することで配線１２ｃ，１２ｄを形成することができる。
【００３４】
また、図６に示した実施形態に係るフレキシブル配線基板１０のように、パターン移行領域１３にダミー配線１２ｅ，１２ｆを形成する場合には、フレキシブル配線基板１０側の配線パターン自体は単に半導体チップ２０のバンプパターンに対応させて形成するだけでよい。フレキシブル配線基板１０と半導体チップ２０とを接続することで、半導体チップ２０のダミー端子となるバンプ２１ｃに対応する配線としてダミー配線１２ｅ，１２ｆが形成されることになる。
【００３５】
このようなフレキシブル配線基板１０側の配線パターンの変更は、配線パターン形成時におけるマスクパターンの設計によって簡単に行うことができるので、本発明の実施形態に係る半導体チップ実装方法は、従来技術と比較してコスト面で大きな負担が生じることなく実現することができる。
【００３６】
図７は、前述した実施形態に係る半導体チップ実装フレキシブル配線基板を搭載した電子機器の一例である表示装置を示す平面図である。ここでは、フレキシブル配線基板１０に半導体チップ２０を実装した半導体チップ実装フレキシブル配線基板（ＣＯＦ）を、有機ＥＬ表示装置、液晶表示装置（ＬＣＤ）、電界放射表示装置（ＦＥＤ）、プラズマディスプレイ装置（ＰＤＰ）等のフラットパネル型表示装置４０に接続した一例を示している。この半導体チップ実装フレキシブル配線基板は、表示装置４０の一辺に形成された引き出し電極４０Ａに接続することができるし、また、ＰＷＢ（硬質基板）５０等の他の回路部品に接続することができる。
【００３７】
このような実施形態の半導体チップ実装フレキシブル配線基板を搭載した表示装置によると、ＣＯＦにおいて半導体チップのバンプ形態に合致したフレキシブル配線基板の配線形態を採用して、各バンプと配線を高精度に接続することができるので、設定したばらつきのない駆動電流を表示装置に供給することが可能になる。これによると、特に、駆動電流の大小が直接表示性能に直接影響を及ぼす有機ＥＬ表示装置において良好な表示性能を得ることができる。
【００３８】
以上説明したように、本発明の実施形態によると、同一形態の配線によって一つのパターンを形成する配線領域が異なる配線形態毎に複数形成されたフレキシブル配線基板に半導体チップの出力端子を接続するに際して、配線と出力端子間の接続不良を解消することができる。また、異なる大きさの出力端子を有する半導体チップに対してそれに応じた配線パターンを形成することで精度の高い接続を得ることができる。更には、これによって接続抵抗のばらつきによる駆動電流の不均一を解消し、電子機器、特に駆動電流の大小が直接表示性能に影響を及ぼす有機ＥＬ表示装置において、良好な表示性能を確保することができる。
【図面の簡単な説明】
【図１】従来技術（フレキシブル配線基板のパターン形成技術）の説明図である。
【図２】従来技術の課題を説明する説明図である。
【図３】本発明の実施形態に係るフレキシブル配線基板を示す説明図である。
【図４】本発明の実施形態に係る半導体チップ実装フレキシブル配線基板を示す説明図である。
【図５】本発明の他の実施形態に係る半導体チップ実装フレキシブル配線基板を示す説明図である。
【図６】本発明の他の実施形態に係る半導体チップ実装フレキシブル配線基板を示す説明図である。
【図７】本発明の実施形態に係る半導体チップ実装フレキシブル配線基板を搭載した電子機器の一例である表示装置を示す平面図である。
【符号の説明】
１０  フレキシブル配線基板
１１  絶縁ベース材
１２ａ，１２ｂ，１２ｃ，１２ｄ  配線
１２ｅ，１２ｆ  ダミー配線
１２Ａ，１２Ｂ  配線領域
１３  パターン移行領域
２０  半導体チップ
２１ａ，２１ｂ，２１ｃ  バンプ（出力端子）
２１Ａ，２１Ｂ  バンプ領域
３０  異方性導電膜
４０  表示装置    ４０Ａ  引き出し電極
５０  ＰＷＢ
【図１】
2005050891.tif 000003
【図２】
2005050891.tif 000004
【図３】
2005050891.tif 000005
【図４】
2005050891.tif 000006
【図５】
2005050891.tif 000007
【図６】
2005050891.tif 000008
【図７】
2005050891.tif 000009