(57)【要約】【課題】  ＰＷＭ変調回路に関し、特に歪の少ないＰＷＭ変調信号を出力し、且つＩＣ化に適したＰＷＭ変調回路と、それを用いたＤ級増幅器を提供する。【解決手段】  ＰＷＭ変調回路は、容量と、前記容量を所定の電流値の定電流によって充電する第１の定電流源と、前記容量を前記所定の電流値の定電流によって放電する第２の定電流源と、前記容量に、前記第１の定電流源と前記第２の定電流源を所定周期で交互に接続することにより、前記容量に連続する三角波の電圧を発生させるスイッチ手段と、から成る三角波発生器を具備し、前記三角波発生器からの三角波で入力信号をサンプリングすることにより、前記入力信号のＰＷＭ変調信号を生成する。【選択図】      図４
2005204217.tif 000002
【特許請求の範囲】
【請求項１】
定電流源と容量とを有し、
前記容量に対して前記定電流源が所定周期で充放電を繰り返すことにより、前記容量に連続する三角波の電圧を発生させる三角波発生器を具備し、
前記三角波発生器からの三角波で入力信号をサンプリングすることにより、前記入力信号のＰＷＭ変調信号を生成することを特徴とするＰＷＭ変調回路。
【請求項２】
容量と、
前記容量を所定の電流値の定電流によって充電する第１の定電流源と、
前記容量を前記所定の電流値の定電流によって放電する第２の定電流源と、
前記容量に、前記第１の定電流源と前記第２の定電流源を所定周期で交互に接続することにより、前記容量に連続する三角波の電圧を発生させるスイッチ手段と、から成る三角波発生器を具備し、
前記三角波発生器からの三角波で入力信号をサンプリングすることにより、前記入力信号のＰＷＭ変調信号を生成することを特徴とするＰＷＭ変調回路。
【請求項３】
前記スイッチ手段は、前記容量の所定の充電電圧を検出する第１の閾値と、前記容量の所定の放電電圧を検出する第２の閾値と、を有する前記容量の電圧検出手段を含み、
前記電圧検出手段によって前記容量の電圧が前記第１の閾値に達したことを検出すると前記容量に前記第２の定電流源を接続し、前記容量の電圧が前記第２の閾値に達したことを検出すると前記容量に前記第１の定電流源を接続する、ことを特徴とする請求項２記載のＰＷＭ変調回路。
【請求項４】
前記スイッチ手段は、前記第１の閾値と前記第２の閾値との差電圧を可変する差電圧制御手段をさらに含み、
前記差電圧制御手段によって前記所定の周期と前記三角波の電圧振幅値とを制御する、ことを特徴とする請求項３記載のＰＷＭ変調回路。
【請求項５】
前記スイッチ手段は、前記定電流の所定の電流値を可変する定電流制御手段をさらに含み、
前記定電流制御手段によって前記所定の周期を制御する、ことを特徴とする請求項３記載のＰＷＭ変調回路。
【請求項６】
前記スイッチ手段は、前記第１の閾値と前記第２の閾値との差電圧を可変する差電圧制御手段と、前記定電流の所定の電流値を可変する定電流制御手段と、それらを連携して動作させる連携手段と、をさらに含み、
前記差電圧制御手段、前記定電流制御手段、及び前記連携手段によって、前記所定の周期と前記三角波の電圧振幅値とを制御する、ことを特徴とする請求項３記載のＰＷＭ変調回路。
【請求項７】
容量と、
前記容量を充電するための定電流回路で構成する第１のカレントミラー回路と、
前記容量を放電するための定電流回路で構成する第２のカレントミラー回路と、
前記第１のカレントミラー回路及び前記第２のカレントミラー回路に、互いに等しい電流値のミラー電流を流すために、それらに共通のバイアス電流を与えるバイアス回路と、
前記容量に、前記第１のカレントミラー回路と前記第２のカレントミラー回路を所定周期で交互に接続することにより、前記容量に連続する三角波の電圧を発生させるスイッチ回路と、から成る三角波発生器を具備し、
前記三角波発生器からの三角波で入力信号をサンプリングすることにより、前記入力信号のＰＷＭ変調信号を生成することを特徴とするＰＷＭ変調回路。
【請求項８】
請求項１〜７のいずれか一つに記載のＰＷＭ変調回路を具備し、前記ＰＷＭ変調回路からのＰＷＭ変調信号によって音響出力装置を駆動することを特徴とするＤ級増幅回路。
【請求項９】
定電流源と容量とを具備し、
前記容量に対して前記定電流源が所定周期で充放電を繰り返すことにより、前記容量に連続する三角波の電圧を発生させることを特徴とする三角波発生器。
【請求項１０】
容量と、
前記容量を所定の電流値の定電流によって充電する第１の定電流源と、
前記容量を前記所定の電流値の定電流によって放電する第２の定電流源と、
前記容量に、前記第１の定電流源と前記第２の定電流源を所定周期で交互に接続することにより、前記容量に連続する三角波の電圧を発生させるスイッチ手段と、から構成することを特徴とする三角波発生器。
【請求項１１】
容量と、
前記容量を充電するための定電流回路で構成する第１のカレントミラー回路と、
前記容量を放電するための定電流回路で構成する第２のカレントミラー回路と、
前記第１のカレントミラー回路及び前記第２のカレントミラー回路に、互いに等しい電流値のミラー電流を流すために、それらに共通のバイアス電流を与えるバイアス回路と、
前記容量に、前記第１のカレントミラー回路と前記第２のカレントミラー回路を所定周期で交互に接続することにより、前記容量に連続する三角波の電圧を発生させるスイッチ回路と、から構成することを特徴とする三角波発生器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＰＷＭ (Pulse Width Modulation) 変調回路に関し、特にＤ級オーディオ増幅器に用いられるＩＣ化に適したＰＷＭ変調回路に関するものである。
【背景技術】
【０００２】
図１は、従来のＰＷＭ変調回路の一例を示したものである。また、図２には、その動作原理を示している。
図１において、比較器１（ＣＰ１）の正転入力端子（＋）には閾値電圧１（Ｖｔｈ１）が与えられ、比較器２（ＣＰ２）の反転入力端子（−）には閾値電圧２（Ｖｔｈ２）が与えられる。ここで、閾値電圧１は閾値電圧２よりも高レベルに設定される（Ｖｔｈ１＞Ｖｔｈ２）。また、比較器１（ＣＰ１）の反転入力端子（−）及び比較器２（ＣＰ２）の正転入力端子（＋）には、共にＣＲ時定数回路５の出力信号が入力される。
【０００３】
比較器１は、ＣＲ時定数回路５の出力レベルが閾値電圧１を超えるとその出力を低レベルに反転させ、次段のＮＡＮＤタイプのＳＲフリップフロップ３（Ｆ／Ｆ）をセットする。これにより、フリップフロップ３は出力を高レベルに変化させ、次段のインバータ４（ＩＮＶ）の出力は低レベルに変化する。その結果、インバータ４の出力に接続されたＣＲ時定数回路５は放電を開始する。
【０００４】
一方、比較器２は、ＣＲ時定数回路５の出力レベルが閾値電圧２以下となるとその出力を低レベルに反転させ、次段のフリップフロップ３をリセットする。これにより、フリップフロップ３はその出力を低レベルに変化させ、インバータ４（ＩＮＶ）の出力は高レベルに変化する。その結果、ＣＲ時定数回路５は充電を開始する。
【０００５】
上記の充放電動作を繰り返すことで、ＣＲ時定数回路５は図２の（ａ）に示すような連続した三角波若しくは鋸波（Saw Wave）を出力する。出力段の比較器８（ＣＰ３）には、その反転入力端子（−）に前記連続する三角波が与えられ、正転入力端子（＋）にはオーディオ信号等のアナログ入力信号（Ｓｉｎ）が与えられる。図２の（ｂ）に示すように、比較器８は、それらの比較により、入力信号のレベルに応じた時間幅のサンプリングパルス信号（ＰＷＭ変調信号）を出力する（特許文献１参照）。
【０００６】
【特許文献１】特開２０００−２５２７６７公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、従来においては、ＣＲ時定数回路５における充電時の立ち上がり特性と放電時の立下り特性とを利用して三角波を生成していた。
図３には、ＣＲ時定数回路５の充放電特性の一例を示している。
図３に実線Ａで示すＣＲ時定数回路５の特性は、周知の１−ｅｘｐ（−ｔ／ＣＲ）の立ち上がり特性と、ｅｘｐ（−ｔ／ＣＲ）の立下り特性とを有する。
【０００８】
実際の使用においては、入力信号のサンプリング周期との関係を考慮しながら、可能な範囲で時定数をより長く設定して直線性を向上させている。しかしながら、図中に点線Ｂで示す理想的な三角波と比べれば擬似的な三角波にすぎず、特にダイナミックレンジの広い入力信号に対してはそのＰＷＭ変調信号の歪みが増大するという問題があった。
【０００９】
一例として、オーディオ信号のサンプリング周期２００ＫＨｚ、電源電圧＝５Ｖ、閾値電圧１＝３Ｖ、閾値電圧２＝２Ｖとした場合に、時定数回路５の抵抗Ｒを４ＫΩ、そして容量Ｃを１ｎＦとすれば適当な三角波が生成される。しかしながら、このＰＷＭ回路のＩＣ化を考えると、現実にＩＣ化できる容量は数ｐＦ程度であり、容量１０００ｐＦ（１ｎＦ）のＩＣ化は困難である。
【００１０】
一方、容量を抑えて抵抗Ｒを数百ＫΩ〜ＭΩに増やしても、こんどは拡散抵抗やポリシリコン抵抗の実装面積が増大して、やはりＩＣ化は困難である。このように、従来においては、ＣＲ時定数回路をそのままチップ化できず、外付け部品（Ｃ、Ｒ等）を使用しないＰＷＭ変調回路のワンチップ化は困難であるという問題があった。
【００１１】
そこで本発明の目的は、上記種々の問題点に鑑み、理想的な三角波（図３の点線Ｂ参照）を生成する回路を具備した低歪みのＰＷＭ変調回路を提供することにある。また本発明の目的は、外付け部品を必要とせずにＩＣ化が可能なＰＷＭ変調回路を提供することにある。
【００１２】
さらに本発明の目的は、歪の少ない最適なＰＷＭ変調信号を得るべく、入力信号に応じてサンプリング周期及び三角波の立ち上がり／立ち下り特性を任意に可変できるＰＷＭ変調回路を提供することにある。さらにまた本発明の目的は、上記のＰＷＭ回路を具備した低歪みのＤ級増幅器を提供することにある。
【課題を解決するための手段】
【００１３】
本発明によれば、定電流源と容量とを有し、前記容量に対して前記定電流源が所定周期で充放電を繰り返すことにより、前記容量に連続する三角波の電圧を発生させる三角波発生器を具備し、前記三角波発生器からの三角波で入力信号をサンプリングすることにより、前記入力信号のＰＷＭ変調信号を生成するＰＷＭ変調回路が提供される。
【００１４】
また本発明によれば、容量と、前記容量を所定の電流値の定電流によって充電する第１の定電流源と、前記容量を前記所定の電流値の定電流によって放電する第２の定電流源と、前記容量に、前記第１の定電流源と前記第２の定電流源を所定周期で交互に接続することにより、前記容量に連続する三角波の電圧を発生させるスイッチ手段と、から成る三角波発生器を具備し、前記三角波発生器からの三角波で入力信号をサンプリングすることにより、前記入力信号のＰＷＭ変調信号を生成するＰＷＭ変調回路が提供される。
【００１５】
具体的には、容量と、前記容量を充電するための定電流回路で構成する第１のカレントミラー回路と、前記容量を放電するための定電流回路で構成する第２のカレントミラー回路と、前記第１のカレントミラー回路及び前記第２のカレントミラー回路に、互いに等しい電流値のミラー電流を流すために、それらに共通のバイアス電流を与えるバイアス回路と、前記容量に、前記第１のカレントミラー回路と前記第２のカレントミラー回路を所定周期で交互に接続することにより、前記容量に連続する三角波の電圧を発生させるスイッチ回路と、から成る三角波発生器を具備し、前記三角波発生器からの三角波で入力信号をサンプリングすることにより、前記入力信号のＰＷＭ変調信号を生成するＰＷＭ変調回路が提供される。
【００１６】
さらに本発明によれば、上記のいずれかのＰＷＭ変調回路を具備し、前記ＰＷＭ変調回路からのＰＷＭ変調信号によって音響出力装置を駆動するＤ級増幅回路が提供される。
【発明の効果】
【００１７】
上記の構成により、理想的な三角波を用いた低歪みのＰＷＭ変調信号が得られる。また本発明によれば、入力信号に応じて最適なサンプリング周期とダイナミックレンジを設定することにより、より一層低歪みのＰＷＭ変調信号が得られる。
【００１８】
さらに本発明によれば、ＩＣ化に適した定電流回路を採用することにより、外付け部品無しの完全にワンチップ化されたＰＷＭ変調回路が提供される。さらにまた、上記のＰＷＭ変調回路を備えた低歪みのＤ級増幅器が提供可能となる。
【発明を実施するための最良の形態】
【００１９】
図４は、本発明によるＰＷＭ変調回路の基本構成を示したものである。
図４において、図１の従来例と同一の部分については同じ引用符号を付している。以下では、従来例と異なる本発明の特徴部分について説明する。
【００２０】
本発明では、図中にＳＡＷと表示した定電流回路１２〜１７及びそのスイッチ回路１８及び１９の部分と、チップに内蔵された容量７（Ｃ）とによって、ほぼ理想的な三角波を生成する。ここでは、容量７としてＩＣに実装可能な３ｐＦを用い、定電流回路の高出力インピーダンス（数ＭΩ）を利用する。
【００２１】
先ず、三角波形成部（ＳＡＷ）の動作から説明する。ＭＯＳ１２及び１３は容量７を充電するためのカレントミラー回路を構成し、一方のＭＯＳ１６及び１７は容量７を放電するためのカレントミラー回路を構成している。そして、ＭＯＳ１４及び１５から成るバイアス回路は、前記カレントミラー回路の一方のＭＯＳ１２及び１６に共通のバイアス電流を供給している。
【００２２】
これにより、ＭＯＳ１３から出力されるミラー電流（充電電流）とＭＯＳ１７へ入力されるミラー電流（放電電流）の各電流値は一致する。一般に、容量７（Ｃ）と、その電圧Ｖ及び電流ｉとの関係は下記式（１）で与えられる。
【００２３】
【数１】
2005204217.tif 000003
【００２４】
本例では定電流回路を用いており、電流ｉは定数αで置き換えられるため、式（１）は下記式（２）となる。
【００２５】
【数２】
2005204217.tif 000004
【００２６】
このように、本発明の構成によれば、容量７の電圧Ｖとその充放電時間ｔとは線形関係を有し、また充電時と放電時のαは等しいために、三角波の立ち上がり／立ち下がり時間（傾斜）特性も互いに一致する。その結果、図３の点線Ｂで示したような理想的な三角波が生成される。
【００２７】
さらに、本発明の構成によれば、バイアス電流値を変えるとαが変化する。そのため、三角波の立ち上がり／立ち下がり時間特性をバイアス電流によって簡易に可変又は調整することができる。
【００２８】
次に、アナログスイッチ１８及び１９は、各々ｐ−ＭＯＳとｎ−ＭＯＳとのペアで構成され、アナログスイッチ１８がオンでアナログスイッチ１９がオフの時に、ＭＯＳ１３からの充電電流が容量７に流入する。反対に、アナログスイッチ１８がオフでアナログスイッチ１９がオンの時に、容量７からの放電電流がＭＯＳ１７へ流入する。
【００２９】
前記アナログスイッチ１８及び１９の切り替えは、図１の従来例で説明したインバータ４（本例のＩＮＶ１）の出力によって制御される。本例では、アナログスイッチ１８とアナログスイッチ１９とを互いに背反して切り替えるために、新たにインバータ１１（ＩＮＶ２）が追加されている。
【００３０】
上記以外の動作は、図１の従来例と同様であり、ここではそれらについて更に説明しない。なお、本例ではアナログスイッチ１８及び１９によって充放電動作を切り替えているが、他にはミラー電流を入出力するＭＯＳ１３、１７自体の動作をイネーブル／ディスエーブルさせる制御スイッチを付加するようにしてもよい。
【００３１】
図５は、本発明の一実施例を示したものである。ここでは、実際にＩＣ化されたＰＷＭ変調回路のチップ構成（図中の点線枠内に示す）と、それをＤ級増幅器に適用した一例を示している。
【００３２】
図５に示すように、チップ内のＰＷＭ変調回路は、図４で示したＰＷＭ変調回路と全く同じ回路構成を有している。すなわち、チップは、比較部１（ＣＰ１）、比較部２（ＣＰ２）、フリップフロップ部（Ｆ／Ｆ）、インバータ部（ＩＮＶ１及びＩＮＶ２）、三角波形成部（ＳＡＷ）、容量７（Ｃ）、及び比較部３（ＣＰ３）の各部から成る。
【００３３】
各部の回路概要を説明すると、比較部１（ＣＰ１）は、左側から順に、回路のバイアス電圧を発生するバイアス段、２入力の比較を行う差動段、一方の入力（＋）に閾値電圧（Ｖｔｈ１）を与える閾値発生段、比較信号を出力する出力段から成る。また、出力段には位相補償用の容量（０．１ｐ）が付加されている。
【００３４】
他の比較部２及び３（ＣＰ２及びＣＰ３）も同様である。但し、比較部２（ＣＰ２）の閾値発生段は、一方の入力（−）に閾値電圧（Ｖｔｈ２）が与えられており、また比較部３（ＣＰ３）の一方の入力（＋）には入力信号（Ｓｉｎ）が与えられている。
【００３５】
フリップフロップ部（Ｆ／Ｆ）は、左右のＮＡＮＤ回路を互いにトグル接続したＳＲフリップフロップ回路で構成されている。三角波形成部（ＳＡＷ）は、図４の回路と同じである。また、図中に示すように、容量Ｃｉ（３ｐＦ）がチップに内蔵されている。
【００３６】
本例では、チップ化されたＰＷＭ変調回路をＤ級増幅器に使用しており、そのために外部にスイッチングドライバ（ＤＲＶ）と、ＰＷＭ変調信号をアナログ信号に復調させるローパスフィルタ（ＬＰＦ）とが付加されている。また、最終段の抵抗Ｒはスピーカ（ＳＰ）の終端抵抗である。
【００３７】
なお、スピーカ自体がローパス特性を有しているため、前記ローパスフィルタ（ＬＰＦ）を省略してダイレクトにスピーカを駆動するようにしてもよい。他に、ＰＷＭ変調信号を用いて圧電素子を駆動し、その圧電素子を介してスピーカ等の種々の機器を駆動するようにしてもよい。
【００３８】
図６には、図５の主要な信号波形を示している。
図６の（ａ）には入力オーディオ信号を、図６の（ｂ）には本発明により生成された連続する三角波を、そして図６の（ｃ）には図２で示した原理により生成されたＰＷＭ変調信号を、それぞれ示している。図６の（ｂ）に示すように、図５で生成された三角波は左右対象の直線波形を有しており、ほぼ理想的な三角波（図３の点線Ｂ）となっている。
【００３９】
図７は、図１の従来回路と図５の本発明回路とで歪率のシュミレーション比較を行った結果を示している。
ここでは、図５のローパスフィルタ（ＬＰＦ）のカットオフ周波数を２０ＫＨｚとし、スピーカの終端抵抗Ｒとして３２Ωを使用している。下記式（３）に示すＴＨＤ (Total Harmonic Distortion:全高調波歪) の算出においては入力信号１ＫＨｚで３次高調波までを含めている。また、ＭＯＳの温度特性を考慮して、温度変化をパラメータに含めている。
【００４０】
【数３】
2005204217.tif 000005
【００４１】
図７の例から、従来例と比較して、本発明によるＰＷＭ変調信号のほうが明らかに歪率が改善されることが分る。
【００４２】
ところで、三角波の振幅が大きくなると、入力信号電圧に対してダイナミックレンジが大きくなるが、ＰＷＭのサンプリング精度は低下する。反対に、三角波の振幅が小さくなると、ダイナミックレンジは小さくなるが、ＰＷＭのサンプリング精度は向上して歪が小さくなるという関係が存在する。従って、ダイナミックレンジと歪の双方を勘案して最適点を求めると、さらに歪率は改善する。
【００４３】
図８は、閾値の差電圧（Ｖｔｈ１−Ｖｔｈ２）と発振周波数（サンプリング周期）との関係を示したものである。
この関係は、図２の（ａ）の例からも分るように、三角波の立ち上がり／立ち下りの時間特性が一定のため、前記差電圧が大きければ三角波の振幅が大きくなってサンプリング周期は長くなり、反対に差電圧が小さければ三角波の振幅が小さくなってサンプリング周期は短くなることによる。
【００４４】
前述した図５の実施例では、サンプリング周期２００ＫＨｚ付近を目標に（図８の斜線枠内）、差電圧が１．３Ｖ近辺となるように、閾値電圧１（Ｖｔｈ１）及び閾値電圧２（Ｖｔｈ２）を固定している（図６の（ｂ）参照）。
【００４５】
この差電圧をある範囲内で任意に可変又は調整可能とする手段を設ければ、前述したようにダイナミックレンジと歪の双方を勘案した最適点を求めて歪率を一層改善することが可能となる。
【００４６】
図９は、本発明による別の態様例を示したものである。
図９において、閾値設定手段２４は、外部入力ポート２２から与えられる閾値設定信号に応じた閾値の差電圧（Ｖｔｈ１−Ｖｔｈ２）を設定する。又は、外部入力ポート２１及び２３を介して直接設定される前記差電圧を検出する。
【００４７】
連携手段２５は、閾値設定手段２４から与えられる前記差電圧に対応した所定のバイアス電流を流すようにバイアス設定手段２６に指示する。バイアス設定手段２６は、連携手段２５からの指示に従って対応するバイアス電流値を設定する。又は、外部入力ポート２７を介して直接設定されるバイアス電流値が設定される。
【００４８】
閾値設定手段２４又は外部入力ポート２１及び２３を介して、所定範囲内で任意の差電圧（Ｖｔｈ１−Ｖｔｈ２）が設定できるため、入力信号に応じたサンプリング周期及びダイナミックレンジが設定可能となる。
【００４９】
バイアス設定手段２６は、図４のＭＯＳ１４及び１５から成るバイアス回路を本手段により置き換えてもよく、又は併置される。バイアス設定手段２６は、その負荷ＭＯＳの抵抗値をそのバイアス等により可変したり、又は複数の負荷ＭＯＳの接続を切り替えることによってバイアス電流値を可変する。
【００５０】
前記式（２）で説明したように、バイアス電流値によって三角波の立ち上がり／立ち下り時間（傾斜）特性が変わる。そのため、バイアス設定手段２６は、閾値設定手段２４によるサンプリング周期及びダイナミックレンジの設定とは独立に、三角波の立ち上がり／立ち下り時間特性、すなわちサンプリング周期、を変えることができる。
【００５１】
例えば、バイアス設定手段２６がバイアス電流を増加させると、より急峻な立ち上がり／立ち下り時間特性によってサンプリング周期が短くなり、広いダイナミックレンジでも歪を低下させることが可能となる。
【００５２】
連携手段２５は、前記閾値設定手段２４とバイアス設定手段２６との間の連携動作を可能にする。例えば、閾値設定手段２４が設定した所定のダイナミックレンジに応じた最適なサンプリング周期をバイアス設定手段に指示する。
【００５３】
なお、連携手段２５を設けずに、閾値設定手段２４及びバイアス設定手段２６を、それぞれ個別に設けてもよく、またいずれか一方だけを設けてもよい。
【００５４】
このように、本例によれば、ダイナミックレンジと歪の双方を勘案した最適点によるＰＷＭ変調動作が実現され、歪をさらに低減することが可能となる。
【図面の簡単な説明】
【００５５】
【図１】従来のＰＷＭ変調回路の一例を示した図である。
【図２】ＰＷＭ変調の動作原理を示した図である。
【図３】三角波の一例を示した図である。
【図４】本発明によるＰＷＭ変調回路の基本構成例を示した図である。
【図５】本発明によるＰＷＭ回路のＩＣ化及びＤ級増幅器への適用例を示した図である。
【図６】図５の主要な波形の一例を示した図である。
【図７】ＴＨＤのシミュレーション結果の一例を示した図である。
【図８】閾値差−発振周波数特性の一例を示した図である。
【図９】本発明の別の態様例を示した図である。
【符号の説明】
【００５６】
１、２、８…比較器
３…フリップフロップ
４、１１…インバータ
５…ＣＲ時定数回路
１２〜１７…ＭＯＳＦＥＴ
１８、１９…アナログスイッチ
２１、２２、２３、２７…外部入力ポート
２４…閾値設定手段
２５…連携手段
２６…バイアス設定手段
【図１】
2005204217.tif 000006
【図２】
2005204217.tif 000007
【図３】
2005204217.tif 000008
【図４】
2005204217.tif 000009
【図５】
2005204217.tif 000010
【図６】
2005204217.tif 000011
【図７】
2005204217.tif 000012
【図８】
2005204217.tif 000013
【図９】
2005204217.tif 000014