(57)【要約】    【課題】  制御インターバルの制約の下でもデジタル制御方式の電源装置から安定した出力を負荷に供給する。    【解決手段】  電圧モニタ値ＶｍｏｎのＡ／Ｄ変換器１１１からの出力Ｖｍｏｎ（Ｄ）を取り込み、記憶装置１１２に格納する。これをあるサンプリング時間１にて所定回数分順次取り込み、記憶装置１１２に格納する。ＣＰＵ１０９にて記憶装置１１２に記憶されたＶｍｏｎ（Ｄ）の平均値を算出し、算出結果のＶｍｏｎ（ＡＶＥ）をＣＰＵ１０９の記憶部に格納する。ＣＰＵ１０９にて上記目標モニタ値と上記Ｖｍｏｎ（ＡＶＥ）を比較して予め決められた制御アルゴリズムに従ってＰＷＭ信号のＯＮデューティ比を決定する。パルス発振器１１０にて上記決定されたＯＮデューティ比に従ったＰＷＭ信号ＰＷＭを発生する。そして、この結果、ＰＷＭ信号のデューティに従ってスイッチング素子１０６はＯＮ／ＯＦＦを繰り返し、それに伴った出力電圧が発生する。【選択図】  図１１
2005185045.tif 000002
【特許請求の範囲】
【請求項１】
トランスと、
入力されたパルス幅変調信号のデューティに応じて上記トランスの１次巻線への電力の印加をスイッチングするスイッチ手段と、
上記トランスの２次巻線側に接続された負荷に対する出力値を検出する検出手段と、
上記検出手段により検出する出力値をサンプリングするサンプリング手段と、
上記サンプリングした出力値を平均化して平均出力値を出力する平均化手段と、
上記平均化手段から出力された平均出力値に基づいて目標値に対応するデューティを決定するデューティ決定手段とを有することを特徴とするデジタル制御方式電源装置。
【請求項２】
上記平均化手段は、サンプリングした出力値を記憶する記憶手段と、記憶された出力値の平均値を算出する算出手段を有する請求項１記載のデジタル制御方式電源装置。
【請求項３】
サンプリングした出力値のうち最小値および最大値の少なくとも一方を平均値の基礎から除外した請求項１または２記載のデジタル制御方式電源装置。
【請求項４】
上記サンプリング手段によりサンプリングした出力値に予め決められた範囲外の異常値があった場合、前回以前に決定した所定のデューティにて上記スイッチング手段を制御する請求項１〜３のいずれかに記載のデジタル制御方式電源装置。
【請求項５】
上記サンプリング手段によりサンプリングした出力値に予め決められた範囲外の異常値があった場合、予め決められた所定のデューティにて上記スイッチング手段を制御する請求項１〜３のいずれかに記載のデジタル制御方式電源装置。
【請求項６】
上記サンプリング手段によりサンプリングした出力値に予め決められた範囲外の異常値があった場合、前回以前に決定した所定のデューティに所定の比率をかけたデューティにて上記スイッチング手段を制御する請求項１〜３のいずれかに記載のデジタル制御方式電源装置。
【請求項７】
トランスと、
入力されたパルス幅変調信号のデューティに応じて上記トランスの１次巻線への電力の印加をスイッチングするスイッチ手段と、
上記トランスの２次巻線側に接続された負荷に対する出力値を検出する検出手段と、
上記検出手段により検出する出力値をサンプリングするサンプリング手段と、
上記サンプリングした出力値に基づいて目標値に対応するデューティを決定する手段とを有し、
上記スイッチング手段のスイッチング周波数を上記サンプリング手段のサンプリング周波数の整数倍にしたことを特徴とするデジタル制御方式電源装置。
【請求項８】
上記スイッチング手段のスイッチングによる充放電により上記負荷に印加される出力値がその平均値をとるタイミングで上記サンプリング手段のサンプリングを行なう請求項７記載のデジタル制御方式電源装置。
【請求項９】
トランスと、
入力されたパルス幅変調信号のデューティに応じて上記トランスの１次巻線への電力の印加をスイッチングするスイッチ手段と、
上記トランスの２次巻線側に接続された負荷に対する出力値を検出する検出手段と、
上記検出手段により検出する出力値をサンプリングするサンプリング手段と、
上記サンプリングした出力値に基づいて目標値に対応するデューティを決定する手段とを有し、
上記サンプリング手段によりサンプリングした出力値に予め決められた範囲外の異常値があった場合、前回以前に決定した所定のデューティにて上記スイッチング手段を制御するデジタル制御方式電源装置。
【請求項１０】
トランスと、
入力されたパルス幅変調信号のデューティに応じて上記トランスの１次巻線への電力の印加をスイッチングするスイッチ手段と、
上記トランスの２次巻線側に接続された負荷に対する出力値を検出する検出手段と、
上記検出手段により検出する出力値をサンプリングするサンプリング手段と、
上記サンプリングした出力値に基づいて目標値に対応するデューティを決定する手段とを有し、
上記サンプリング手段によりサンプリングした出力値に予め決められた範囲外の異常値があった場合、予め決められた所定のデューティにて上記スイッチング手段を制御するデジタル制御方式電源装置。
【請求項１１】
トランスと、
入力されたパルス幅変調信号のデューティに応じて上記トランスの１次巻線への電力の印加をスイッチングするスイッチ手段と、
上記トランスの２次巻線側に接続された負荷に対する出力値を検出する検出手段と、
上記検出手段により検出する出力値をサンプリングするサンプリング手段と、
上記サンプリングした出力値に基づいて目標値に対応するデューティを決定する手段とを有し、
上記サンプリング手段によりサンプリングした出力値に予め決められた範囲外の異常値があった場合、前回以前に決定した所定のデューティに所定の比率をかけたデューティにて上記スイッチング手段を制御するデジタル制御方式電源装置。
【請求項１２】
トランスと、入力されたパルス幅変調信号のデューティに応じて上記トランスの１次巻線への電力の印加をスイッチングするスイッチ手段と、上記トランスの２次巻線側に接続された負荷に対する出力値を検出する検出手段とを具備するデジタル制御方式電源装置を制御する高圧電源制御方法において、
サンプリング手段が、上記検出手段により検出する出力値をサンプリングするステップと、
平均化手段が上記サンプリングした出力値を平均化して平均出力値を出力するステップと、
デューティ決定手段が、上記平均化手段から出力された平均出力値に基づいて目標値に対応するデューティを決定するステップとを有することを特徴とするデジタル制御方式電源装置の制御方法。
【請求項１３】
負荷に供給される出力の値を検出し目標値になるように制御する制御ルーチンを繰り返すデジタル制御方式電源装置において、
負荷に供給される出力の値を検出する検出手段と、
上記検出手段により検出する出力値をサンプリングするサンプリング手段と、
上記サンプリングした出力値を平均化して平均出力値を出力する平均化手段とを有し、
上記平均化手段から出力された平均出力値に基づいて上記負荷に供給される出力の値を制御することを特徴とするデジタル制御方式電源装置。
【請求項１４】
スイッチング手段により入力電源をスイッチングして負荷に電力を供給し、この負荷に供給される出力の値を検出し目標値になるように上記スイッチング手段のスイッチングパラメータを制御する制御ルーチンを繰り返すデジタル制御方式電源装置において、
負荷に供給される出力の値を検出する検出手段と、
上記検出手段により検出する出力値をサンプリングするサンプリング手段と、
上記サンプリングした出力値を平均化して平均出力値を出力する平均化手段とを有し、
上記平均化手段から出力された平均出力値に基づいて上記スイッチング手段のスイッチングパラメータを決定して上記負荷に供給される出力の値を制御することを特徴とするデジタル制御方式電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、電子写真方式のプリンタ、複写機等の画像形成装置に用いて最適な、デジタル制御方式による電源装置およびその制御方法に関する。
【背景技術】
【０００２】
［アナログ制御方式の高圧電源装置］
まず、従来のアナログ制御方式の高圧電源装置について説明する。なお、ここでは電子写真方式のプリンタ、複写機等の画像形成装置において高圧な電圧源や高圧な電流源として用いる高圧電源装置について説明するが、本発明を、「高圧」でない電源装置にも適用可能なことはもちろんである。
所謂アナログ制御方式の高圧電源装置は、図１のように構成されている。図１において、高圧電源装置は、Ｄ／Ａ変換器１１、ＯＮ／ＯＦＦ判定回路１２、制御回路１３、スイッチング回路１４、昇圧トランス１５、整流回路１６、検出回路１７等を含んで構成されている。Ｖｉｎは入力電圧であり、ＰＷＭ信号はコントローラ（図示しない）の目的電圧に相応するデューティである。整流回路１６からの出力は出力負荷１８に供給される。
【０００３】
この高圧電源装置はつぎのように出力を制御する。
（１）電圧制御の場合には、出力電圧を検出回路１７にて制御回路１３内のレギュレータＩＣやエラーアンプに入力できる電圧値に変換（高圧を低圧に変換、また−出力ならば＋出力に変換）し、制御回路１３に入力する。電流制御の場合には、出力電流を検出回路１７にて制御回路１３内のレギュレータＩＣやエラーアンプにに入力できる電圧値に変換（電流量を＋電圧に変換）し、制御回路１３に入力する。
（２）外部のＭＣＵ等のコントローラ（図示しない）からＰＷＭ信号を入力し、上記ＰＷＭ信号のデューティからＯＮ／ＯＦＦ判定回路１２にてＯＮ／ＯＦＦの判定を行い、判定結果を制御回路１３に入力し、また上記ＰＷＭ信号のデューティからＤ／Ａ変換器１１にて目標値（アナログ値）を生成し、上記制御回路１３内のレギュレータＩＣやエラーアンプに入力する。
（３）制御回路１３にて（２）で得られた目標値と（１）で得られた検出値が一致するように制御し、その結果に応じたＰＷＭ信号を出力する。
（４）上記（３）で出力されたＰＷＭ信号にてスイッチング回路（スイッチング素子）１４をＯＮ／ＯＦＦし、昇圧トランス１５の２次側にＯＮ／ＯＦＦのデューティに従った出力を発生する。
（６）上記（５）で発生した出力を検出し、上記（１）に戻る。
上記（１）〜（６）を繰り返し検出値が目標値に一致するようにデューティの増減の制御を行なうことで出力の制御を行なう。
【０００４】
ここで問題となるのが検出回路１７（電圧検出回路や電流検出回路）から出力される出力モニタ値が安定したものではないということである。これは、検出回路１７の構成上、リップルが発生したり、出力が一瞬のアーキング等により変動した際にモニタ値も変動するためである。しかし、アナログ制御方式の回路の場合、上記制御回路１３では出力モニタ値と目標値の比較演算は誤差増幅器やアナログＩＣなどによりリアルタイムに行われている。よって、出力モニタ値のリップルや一瞬発生するアーキング等にはリアルタイムな反応が可能である。
【０００５】
［デジタル制御方式の高圧電源装置］
例えば特許文献１に示されるように、電源回路の出力モニタをＣＰＵにフィードバックし、その値が目標値に一致するようにＰＷＭ信号のデューティを制御し、その信号でスイッチング素子を駆動するという所謂デジタル制御方式の電源回路が広く知られている。この方式は従来の回路方式（図１）に比べてアナログ制御回路部が不要になり、制御をＣＰＵにてソフトウェアによりに行うものである。この方式によればコスト低減が実現できる。
【０００６】
図２はこのようなデジタル制御方式の高圧電源装置の例を示しており、図２において図１と対応する箇所には対応する符号を付した。図２において、高圧電源本体には、スイッチング回路１４、トランス１５、整流回路１６、検出回路１７等が設けられている。制御系にはＣＰＵ１９、パルス発振器２０、Ａ／Ｄ変換器２１が設けられている。
【０００７】
デジタル制御方式の高圧電源装置は次のように出力の制御を行なう。
（１）電圧制御の場合には、出力電圧を検出回路１７にてＡ／Ｄ変換器２１に入力できる電圧に変換（高圧を低圧に変換、また−出力ならば＋出力に変換）し、Ａ／Ｄ変換器２１に入力する。また、電流制御の場合には、出力電流を検出回路１７にてＡ／Ｄ変換器２１に入力できる電圧に変換（電流量を＋電圧に変換）し、Ａ／Ｄ変換器２１に入力する。
（２）上記（１）の値をＡ／Ｄ変換器２１にて、必要なビット数のデジタル値に変換し、ＣＰＵ１９に入力する。
（３）ＣＰＵ１９にて、予め設定されている目標値と上記（２）で得られたモニタ値を予め決められた演算式で比較・演算を実施し、ＰＷＭ信号のデューティ値を設定する値を算出する。
（４）パルス発振器２０にて、上記（３）で得られた設定値に従ったデューティ値を持つＰＷＭ信号を生成する。
（５）上記（４）で生成されたＰＷＭ信号にてスイッチング回路１４（スイッチング素子）をＯＮ／ＯＦＦし、昇圧トランス１５の２次側にＯＮ／ＯＦＦのデューティに従った出力を発生する。
（６）上記（５）で発生した出力を検出し、上記（１）に戻る。
上記（１）〜（６）を繰り返しモニタ値が目標値に一致するようにデューティの増減の制御を行なうことで出力の制御を行なう。
【０００８】
ところで、このデジタル制御方式には下記の問題がある。
【０００９】
（制御時間の制約）
デジタル制御の場合、出力値を制御するための出力モニタ値と目標値の比較演算はＣＰＵ１９にて行っており、所定のサンプリング時間によって行うことになる。このサンプリング時間は、ＣＰＵ１９の能力や制御する媒体の数や制御アルゴリズム等により異なるが、アナログ制御のようなリアルタイムな制御は実現できない。そのため、出力モニタ値のリップルや一瞬発生するアーキング等に対してリアルタイムな反応が不可能であり、次のような問題が発生する。
【００１０】
課題（１）：回路で決まるリップルとデジタル制御で発生するリップルが干渉しリップル電圧が大きくなる。
【００１１】
すなわち、出力モニタ値の波形は図３のようになる。このリップルが発生する原因は、
・出力そのものが持つ整流平滑回路（整流回路１６）での充放電によるリップルが反映される。
・検出回路１７の配線等の引き回しや他の回路からのノイズが注入されることにより発生する。
【００１２】
ここで問題となるのが、出力モニタ値の読込みサンプリング時間であり、読込みのタイミングとリップルの最大最小値が重なった場合、必要以上に出力を抑制又は上昇させてしまい、出力のリップルが大きくなってしまう。特に定電流制御時の電流モニタは、高圧電源の出力では出力電流は非常に小さく（数μＡ〜数十μＡ）、電流検出回路のインピーダンスが大きくなるため多少の電流の振れに対して検出値が大きく振れる。また、外来ノイズの影響を受けやすい。そのため電流モニタのリップルは大きくなる傾向がある。
【００１３】
また、検出回路１７のバイパスコンデンサの定数を大きくしてリップルを小さくするという方法もあるが、この場合、検出値の立上がり時間が遅くなりデジタル制御のサンプリング時間に間に合わなくなり制御ができなくなるという問題がある。
【００１４】
そのため、出力電圧は従来から持っている上記リップルに更にデジタル制御特有のリップルが生じ、お互いが重畳してしまい、アナログ制御方式に比べてリップルが大きくなり、画像形成装置の場合には、画質に影響を与えてしまう。
【００１５】
課題（２）：出力アーキングなどにより出力制御値が規定値を大幅にオーバーする。
【００１６】
すなわち、高圧電源がその電圧を印加する負荷としては、コロトロンやＢＴＲ（転写ローラ）などがある。この負荷に対して導電性のゴミなどが付着した場合、アーキングが発生しその際大きな電流が流れその導電性のゴミは一瞬にして燃え非導電性のものとなる。そのため一瞬発生するアーキングが生じる。定電圧制御の場合、アーキング時の電圧モニタの波形は、図５のようになる。図にあるようにアーキング時は出力電圧が垂下するため、電圧モニタは徐々に垂下していき、アーキング終了とともに出力及び電圧モニタは復帰する。
【００１７】
ここで問題となるのが、出力モニタ値の読込みサンプリング時間であり、たまたま一瞬発生したアーキングと読込みのタイミングが重なった場合、その時のモニタ値を出力と判断してしまい異常動作を行ってしまう。定電圧制御の場合は、図６のように、アーキング時の電圧モニタサンプリングが目標値に対して非常に小さいため、次回のＰＷＭ信号のデューティ演算で非常に大きな値となり出力が大きく跳ね上がる。その後は電圧が大きいため予め決められたアルゴリズムに従って目標値に近づくように制御を行う。このような出力の変動が発生した場合、画質に影響がでたり、感光体を破損することがある。
【００１８】
また、出力が必要以上に大きくなった場合高圧電源が破損する可能性もある。
【００１９】
また、定電流制御の場合、アーキング時の電流モニタの波形は、図７のようになる。図にあるようにアーキング時は出力電流は放電するため、電流モニタは激しく電位変動を繰り返し、アーキング終了とともに出力及び電流モニタは復帰する。
【００２０】
ここでも問題となるのが、出力モニタ値の読込みサンプリング時間であり、たまたま一瞬発生したアーキングと読込みのタイミングが重なった場合、その時のモニタ値を出力と判断してしまい異常動作を行ってしまう。定電流制御の場合は、図８のように、アーキング時の電流モニタサンプリングが目標値に対して非常に大きい時は、次回のＰＷＭ信号のデューティ演算で非常に小さな値となり出力が大きく垂下する。その後は電圧が小さいため予め決められたアルゴリズムに従って目標値に近づくように制御を行う。
【００２１】
このような出力の変動が発生した場合、画質欠損などの影響がでる。また、逆にモニタ―を非常に小さい時にサンプリングした時は、次回のＰＷＭ信号のデューティ演算で非常に大きい値となり出力が大きく跳ね上がる。この場合上記同様画質に影響がでたり、感光体を破損することがある。また、出力が必要以上に大きくなった場合高圧電源が破損する可能性もある。
【特許文献１】特開昭６２−２７９３６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
本発明は、以上の事情を考慮してなされたものであり、安定した出力を負荷に供給できるデジタル制御方式の高圧電源装置を提供することを目的としている。
【課題を解決するための手段】
【００２３】
本発明によれば、上述の目的を達成するために、特許請求の範囲に記載のとおりの構成を採用している。
【００２４】
本発明の原理的な構成例のデジタル制御方式の高圧電源装置では、所定のサンプリング時間ごとに所定の制御アルゴリズムにより出力モニタ値と目標値の比較演算を行い、出力値が定電圧又は定電流になるように制御を行う。そして、出力の検出値を平均化する平均化手段を設け平均化結果に基づいてスイッチング手段を制御するようにしている。
【００２５】
この構成例では、スイッチングにより生じるリップルとデジタル制御で生じるリップルとが干渉して大きなリップルを発生させるという問題を解消できる。またアーキング等による異常検出値の問題を平均化により緩和できる。
【００２６】
この場合、平均化手段は検出値を記憶する記憶手段と、記憶された検出値の平均値を算出する平均化手段とを具備し、これにより平均出力値が定電圧又は定電流になるように制御を行うことが好ましい。
【００２７】
また、平均化手段は検出値の最大値最小値を除いて平均化を行なうことが好ましい。この場合、アーキング等の異常検出値を無視することが可能となる。
【００２８】
また、本発明の他の構成例では、所定のサンプリング時間ごとに所定の制御アルゴリズムにより出力モニタ値と目標値の比較演算を行い、出力値を定電圧又は定電流になるように制御を行うデジタル制御方式の高圧電源装置において、スイッチング周波数ｆに対して上記制御サンプリング周波数Ｆを同期させ、またスイッチング周波数ｆは制御サンプリング周波数Ｆの整数倍であるようにしている。この場合、スイッチングにより生じるリップルとデジタル制御で生じるリップルとが干渉して大きなリップルを発生させるという問題を解消できる。
【００２９】
本発明の更に他の構成例では、所定のサンプリング時間ごとに所定の制御アルゴリズムにより出力モニタ値と目標値の比較演算を行い、出力値を定電圧又は定電流になるように制御を行うデジタル制御方式の高圧電源装置において、読み取った検出値に予め決められた範囲外の異常値があった場合、次回の演算を行わずに、前回のデューティにてスイッチング手段を制御するようにしている。この場合、アーキング等の異常検出値を無視することが可能となる。
【００３０】
本発明の更に他の構成例では、所定のサンプリング時間ごとに所定の制御アルゴリズムにより出力モニタ値と目標値の比較演算を行い、出力値を定電圧又は定電流になるように制御を行うデジタル制御方式の高圧電源装置において、読み取った検出値に予め決められた範囲外の異常値があった場合、次回の演算を行わずに、予め決められたデューティにてスイッチング手段を制御するようにしている。この場合、アーキング等の異常検出値を無視することが可能となる。
【００３１】
本発明の更に他の構成例では、所定のサンプリング時間ごとに所定の制御アルゴリズムにより出力モニタ値と目標値の比較演算を行い、出力値を定電圧又は定電流になるように制御を行うデジタル制御方式の高圧電源装置において、読み取った検出値に予め決められた範囲外の異常値があった場合、次回の演算を行わずに、前回のデューティに所定の比率をかけたデューティにてスイッチング手段を制御するようにしている。この場合、アーキング等の異常検出値を無視することが可能となる。
【００３２】
さらに本発明を説明する。
【００３３】
すなわち、本発明の一側面によれば、上述の目的を達成するために、デジタル制御方式高圧電源装置に：トランスと；入力されたパルス幅変調信号のデューティに応じて上記トランスの１次巻線への電力の印加をスイッチングするスイッチ手段と；上記トランスの２次巻線側に接続された負荷に対する出力値を検出する検出手段と；上記検出手段により検出する出力値をサンプリングするサンプリング手段と；上記サンプリングした出力値を平均化して平均出力値を出力する平均化手段と；上記平均化手段から出力された平均出力値に基づいて目標値に対応するデューティを決定するデューティ決定手段とを設けるようにしている。
【００３４】
この構成においては、サンプリングによるリップルを平均化により解消できるので、スイッチングによるリップルとの相乗効果がなくなり、この結果大きなリップルを解消できる。
【００３５】
この構成において、上記平均化手段は、サンプリングした出力値を記憶する記憶手段と、記憶された出力値の平均値を算出する算出手段とを含んで構成できる。
【００３６】
また、サンプリングした出力値のうち最小値および最大値の少なくとも一方を平均値の基礎から除外してもよい。
【００３７】
また、上記スイッチング手段のスイッチング周波数を上記サンプリング手段のサンプリング周波数の整数倍としてもよい。
【００３８】
また、上記スイッチング手段のスイッチングによる充放電により上記負荷に印可される出力値がその平均値をとるタイミングで上記サンプリング手段のサンプリングを行なうようにしてもよい。
【００３９】
また、上記サンプリング手段によりサンプリングした出力値に予め決められた範囲外の異常値があった場合、前回以前に決定した所定のデューティにて上記スイッチング手段を制御するようにしてもよい。
【００４０】
また、上記サンプリング手段によりサンプリングした出力値に予め決められた範囲外の異常値があった場合、予め決められた所定のデューティにて上記スイッチング手段を制御するようにしてもよい。
【００４１】
また、上記サンプリング手段によりサンプリングした出力値に予め決められた範囲外の異常値があった場合、前回以前に決定した所定のデューティに所定の比率をかけたデューティにて上記スイッチング手段を制御するようにしてもよい。
【００４２】
なお、本発明は、トランスの一次側をスイッチング駆動し、そのパルス幅を操作量として、すなわちパルス幅変調により、出力値を制御する電源装置に好適であるが、所定の制御ルーチンで繰り返し出力値を制御するデジタル制御方式の電源装置に広く適用できることはもちろんである。
【００４３】
すなわち、本発明の他の側面によれば、負荷に供給される出力の値を検出し目標値になるように制御する制御ルーチンを繰り返すデジタル制御方式電源装置に：負荷に供給される出力の値を検出する検出手段と；上記検出手段により検出する出力値をサンプリングするサンプリング手段と；上記サンプリングした出力値を平均化して平均出力値を出力する平均化手段とを設け、上記平均化手段から出力された平均出力値に基づいて上記負荷に供給される出力の値を制御するようにしている。
【００４４】
この構成においても、サンプリングによるリップルを平均化により解消できるので、スイッチングによるリップルとの相乗効果がなくなり、この結果大きなリップルを解消できる。
【００４５】
また、本発明のさらに他の側面によれば、スイッチング手段により入力電源をスイッチングして負荷に電力を供給し、この負荷に供給される出力の値を検出し目標値になるように上記スイッチング手段のスイッチングパラメータを制御する制御ルーチンを繰り返すデジタル制御方式電源装置に：負荷に供給される出力の値を検出する検出手段と；上記検出手段により検出する出力値をサンプリングするサンプリング手段と；上記サンプリングした出力値を平均化して平均出力値を出力する平均化手段とを設け、上記平均化手段から出力された平均出力値に基づいて上記スイッチング手段のスイッチングパラメータを決定して上記負荷に供給される出力の値を制御するようにしている。スイッチングパラメータは例えば、周波数やデューティであるがこれに限定されない。
【００４６】
この構成においても、サンプリングによるリップルを平均化により解消できるので、スイッチングによるリップルとの相乗効果がなくなり、この結果大きなリップルを解消できる。
【００４７】
なお、本発明は装置またはシステムとして実現できるのみでなく、方法としても実現可能である。また、そのような発明の一部をソフトウェアとして構成することができることはもちろんである。またそのようなソフトウェアをコンピュータに実行させるために用いるソフトウェア製品も本発明の技術的な範囲に含まれることも当然である。
【００４８】
本発明の上述の側面および他の側面は特許請求の範囲に記載され以下実施例を用いて詳述される。
【発明の効果】
【００４９】
本発明によれば、安定した出力を負荷に供給できるデジタル制御方式の高圧電源装置を実現できる。
【発明を実施するための最良の形態】
【００５０】
以下、本発明の実施例について説明する。
【実施例１】
【００５１】
図９は、本発明の実施例１の概略を示しており、この図において、高圧電源装置は、負荷１００に供給するための高圧電力を生成する高圧電源部１０１、所定の直流電圧を生成する直流電源１０２、装置全体の動作を司る主制御部１０３を備えている。
【００５２】
高圧電源部１０１は、昇圧トランス１０４、整流平滑回路１０５、スイッチング素子１０６、電圧検出回路１０７、電流検出回路１０８等を備えており、昇圧トランス１０４の１次巻線の一端にはスイッチング素子１０６の出力端が接続されており、昇圧トランス１０４の２次巻線の端子は整流平滑回路１０５の入力端に接続されている。更に、整流平滑回路１０５の３つの出力端のうち２つの出力端は各々電圧検出回路１０７、電流検出回路１０８の入力端が接続されている。もう一つの出力端は負荷１００に接続されている。
【００５３】
直流電源１０２の出力端は昇圧トランス１０４の１次巻線の他方の端子に接続されており、直流電源１０２によって生成した直流電圧Ｖｉｎを昇圧トランス１０４の１次巻線の他方の端子に印加することができる。
【００５４】
主制御部１０３は、ＣＰＵ１０９、パルス発振器１１０、Ａ／Ｄ変換器１１１、記憶装置１１２等を備えており、更にＣＰＵ１０９は演算器を備えている。
【００５５】
ＣＰＵ１０９の出力端はパルス発振器１１０の入力端に、ＣＰＵ１０９の入力端はＡ／Ｄ変換器１１１の出力端に、パルス発振器１１０の出力端はスイッチング素子１０６の入力端に各々接続されている。従って、スイッチング素子１０６にはパルス発振器１１０によって生成したＰＷＭ信号ＰＷＭを入力することができる。
【００５６】
更に、Ａ／Ｄ変換器１１１の２つの入力端には各々電圧検出回路１０７、電流検出回路１０８の出力端が接続されている。従って、ＣＰＵ１０９には電圧検出回路１０７によって生成した電圧モニタ信号が示す電圧モニタ値Ｖｍｏｎ、電流検出回路１０８によって生成した電流モニタ信号が示す電流モニタ値Ｉｍｏｎをデジタル値として入力することができる。
【００５７】
更に、ＣＰＵ１０９の入出力端には記憶装置１１２の入出力端が接続されている。従って、上記デジタル化した電圧モニタ値Ｖｍｏｎ、電流モニタ値Ｉｍｏｎを、適時、記憶装置１１２に格納することができる。
【００５８】
以下では、定電圧制御を例に挙げて説明するが、定電流制御にも同様に適用可能である。なお、高圧電源は正出力であるとする。
【００５９】
図１０は、図９の電圧制御に係る要部の構成例を示しており、図１０において、図９と対応する箇所には対応する符号を付した。整流平滑回路１０５は整流ダイオード１０５ａおよび平滑コンデンサ１０５ｂを含んで構成されている。電圧検出回路１０７は、分圧抵抗１０７ａ、１０７ｂ、バッファアンプ１０７ｃ、抵抗１０７ｄ、１０７ｅを含んでいる。スイッチング素子１０６はバイポーラトランジスタ１０６ａ、抵抗１０６ｂ、１０６ｃ等を含んでいる。
つぎに動作を説明する（課題（１）に関連する動作）。
【００６０】
［立上がり動作］
まず、電源装置を立ち上げたときの動作について説明する。この例では、目標値とは別に暫定的な目標値を設定し、暫定的な目標値を検出値よりから徐々に最終的な目標値に設定し、オーバーシュートを回避する。なお、他の制御アルゴリズムを採用しても良い。立ち上がり動作については図に示さない。
【００６１】
［ステップＳ１］：電源装置を実装する機器全体の動作を司るＭＣＵから出力電圧の目標値を受取る。（この場合ＭＣＵではなく、表示操作装置からのオペレートでもよい）
［ステップＳ２］：上記受取った出力目標値に対応する目標モニタ値を予め決められた式またはテーブルより選択し設定する。
［ステップＳ３］：電圧モニタ値ＶｍｏｎのＡ／Ｄ変換器１１１からの出力Ｖｍｏｎ（Ｄ）を取り込む。
［ステップＳ４］：ＣＰＵ１０９にて上記目標モニタ値と上記Ｖｍｏｎ（Ｄ）を比較して予め決められた制御アルゴリズム（例えば特開２０００−１３４９２７公報の手法）に従ってＰＷＭ信号のＯＮデューティ比を決定する。例えば、最終的な目標モニタ値をＭｏｋとしたときに、暫定的な目標モニタ値をＲ×Ｍｏｋとする。ただしＲは１より小さい定数である。ＯＮデューティ比（Ｄ）は、例えば、Ｄ＝ａ×（Ｒ×Ｍｏｋ）−ｂで求める。ａ、ｂは実験により求められる定数である。
［ステップＳ５］：ＡＳＩＣ（特定用途向けＩＣ。パルス発振器１１０）にて上記決定されたＯＮデューティ比に従ったＰＷＭ信号ＰＷＭを発生する。
［ステップＳ６］：ＰＷＭ信号のデューティに従ってスイッチング素子Ｑ１はＯＮ／ＯＦＦを繰り返し、それに伴い昇圧トランス１０４の１次巻線に印加される直流電圧がスイッチングされ、２次巻線側に昇圧された交流電圧が誘起される。
［ステップＳ７］：上記交流電圧は整流平滑回路１０５により整流平滑され、負荷１００へと供給される。
［ステップＳ８］：上記整流平滑回路１０５の出力電圧を電圧検出回路１０７にて、出力電圧と比例関係にあり且つＡ／Ｄ変換器１１１の入力条件に適した低圧に降圧した電圧モニタ値Ｖｍｏｎを出力する。
【００６２】
上記のステップＳ１〜Ｓ８の動作が所定のサンプリング時間で繰り返され、出力電圧が出力目標値に近づいていき、目標値の±１０％に達した時点で立上がり制御から定常制御へ移行する。
【００６３】
［定常動作］（図１１のフローチャート参照）
【００６４】
つぎに定常制御の動作について説明する。図１１はこの動作を説明するフローチャートであり、その詳細は以下のとおりである。
【００６５】
［ステップＳ１１］：機器全体の動作を司るＭＣＵから出力電圧の目標値を受取る。（この場合ＭＣＵではなく、表示操作装置からのオペレートでもよい）
［ステップＳ１２］：上記受取った出力目標値に対応する目標モニタ値を予め決められた式またはテーブルより選択し設定する。
［ステップＳ１３〜Ｓ１７］：電圧モニタ値ＶｍｏｎのＡ／Ｄ変換器１１１からの出力Ｖｍｏｎ（Ｄ）を取り込み、記憶装置１１２に格納する。これをあるサンプリング時間１にて所定回数分順次取り込み、記憶装置１１２に格納する。図１１ではサンプリング回数を１０としたが、これに限定されない。典型的にはサンプリング回数は固定であるが、動作状況に応じてサンプリング回数を増やしたり減らしたりすることもできる。
［ステップＳ１８］：ＣＰＵ１０９にて記憶装置１１２に記憶されたＶｍｏｎ（Ｄ）の平均値を算出し、算出結果のＶｍｏｎ（ＡＶＥ）をＣＰＵ１０９の記憶部（レジスタまたは所定のメモリアドレス。図示しない）に格納する。
［ステップＳ１９］：ＣＰＵ１０９にて上記目標モニタ値と上記Ｖｍｏｎ（ＡＶＥ）を比較して予め決められた制御アルゴリズム（例えば特開２０００−１３４９２７公報の手法）に従ってＰＷＭ信号のＯＮデューティ比を決定する。例えば、現時点のデューティ比をＤｎとして、時間のデューティ比ＤをＤ＝Ｄｎ×（Ｖｍｏｋ＋（ｒ−１）×Ｖｍｏｎ（ＡＶＥ））／（ｒ×Ｖｍｏｎ（ＡＶＥ））で決定する。ただしｒは１以上の定数であり、Ｖｍｏｋは目標モニタ値である。
［ステップＳ２０］：ＡＳＩＣ（特定用途向けＩＣ。パルス発振器１１０）にて上記決定されたＯＮデューティ比に従ったＰＷＭ信号ＰＷＭを発生する。そして、この結果、ＰＷＭ信号のデューティに従ってスイッチング素子１０６はＯＮ／ＯＦＦを繰り返し、それに伴った出力電圧が発生する。
［ステップＳ２１］：電源をオフするかどうかを確認し、オフする場合には処理を終了し、そうでない場合には、ステップＳ１１に戻り処理を繰り返す。
【００６６】
上記整流平滑回路１０５の出力電圧を電圧検出回路１０７にて、出力電圧と比例関係にあり且つＡ／Ｄ変換器１１１の入力条件に適した低圧に降圧した電圧モニタ値Ｖｍｏｎを出力する。上記動作を上記サンプリング時間１よりもはるかに大きい（例えば１０倍）サンプリング時間２で出力電圧が出力目標値に近づくように制御が繰返される。
【００６７】
上記ステップＳ１３〜Ｓ１８の処理を実施することでスイッチング動作により発生する出力リップル以外のデジタル制御特有のリップルを小さくでき、より安定した出力を供給できる。
【実施例２】
【００６８】
つぎに本発明の実施例２について説明する。この実施例２は、上述の課題（２）すなわちアーキングの問題にも対処するものである。この実施例では、サンプルして平均化する電圧モニタ値のうち最大のものと最小のものとを無視するようにしている。このようにすることにより、アーキング等異常時の電圧モニタ値による誤動作が回避できる。ここでは高圧電源は正出力で、定電圧制御を行なう場合で説明をおこなう。
【００６９】
なお概略構成および回路構成例は実施例１と同様であり、図９および図１０を参照されたい。
【００７０】
［立上がり動作］
立上がりの動作は実施例１と同じである。
【００７１】
［定常動作］（図１２のフローチャート参照）
定常動作は図１２に示す通りであり、その詳細は以下の通りである。
【００７２】
［ステップＳ３１］：機器全体の動作を司るＭＣＵから出力電圧の目標値を受取る。（この場合ＭＣＵではなく、表示操作装置からのオペレートでもよい）
［ステップＳ３２］：上記受取った出力目標値に対応する目標モニタ値を予め決められた式またはテーブルより選択し設定する。
［ステップＳ３３〜Ｓ３７］：電圧モニタ値ＶｍｏｎのＡ／Ｄ変換器からの出力Ｖｍｏｎ（Ｄ）を取り込み、記憶装置に格納する。これをあるサンプリング時間１にて所定回数分順次取り込み、記憶装置１１２に格納する。
［ステップＳ２８、Ｓ２９］：ＣＰＵにて上記記憶装置１１２に記憶されたＶｍｏｎ（Ｄ）の最大値・最小値を削除し残ったＤＡＴＡの平均値を算出する。算出結果のＶｍｏｎ（ＡＶＥ）をＣＰＵ１０９の記憶部（レジスタ等。図示しない）に格納する。
［ステップＳ３０］：ＣＰＵにて上記目標モニタ値と上記Ｖｍｏｎ（ＡＶＥ）を比較して予め決められた制御アルゴリズム（例えば特開２０００−１３４９２７公報の手法）に従ってＰＷＭ信号のＯＮデューティ比を決定する。
［ステップＳ３１］：ＡＳＩＣ（特定用途向けＩＣ。パルス発振器１１０）にて上記決定されたＯＮデューティ比に従ったＰＷＭ信号ＰＷＭを発生する。ＰＷＭ信号のデューティに従ってスイッチング素子１０６はＯＮ／ＯＦＦを繰り返し、それに伴った出力電圧が発生する。
［ステップＳ３２］：電源をオフするかどうかを確認し、オフする場合には処理を終了し、そうでない場合には、ステップＳ３１に戻り処理を繰り返す。
【００７３】
上記整流平滑回路１０５の出力電圧を電圧検出回路１０７にて、出力電圧と比例関係にあり且つＡ／Ｄ変換器１１１の入力条件に適した低圧に降圧した電圧モニタ値Ｖｍｏｎを出力する。上記動作を上記サンプリング時間１よりもはるかに大きい（例えば１０倍）サンプリング時間２で出力電圧が出力目標値に近づくように制御が繰返される。
【００７４】
ステップＳ２８の処理により一瞬発生したアーキングなどの外部異常に対してその際のモニタ値を削除することができ、この結果、出力が大きく変動することなく、またステップＳ２３〜Ｓ２７、Ｓ２９の処理により実施例１で説明したようにリップルがある場合でも安定した出力を供給できる。
【実施例３】
【００７５】
つぎに本発明の実施例３について説明する。この実施例３は、実施例１と同様にリップルの問題を解消するものである。
【００７６】
ここでは高圧電源は正出力で、定電圧制御を行なう場合で説明をおこなう。
【００７７】
実施例の高圧電源装置の概略および回路構成例は実施例１と同様であり、図９および図１０を参照されたい。図１３にモニタの読取りタイミングを表す図を示す。
【００７８】
この実施例では、スイッチング周波数ｆを制御サンプリング周波数Ｆの正数倍に設定して上記の問題を解消する。
【００７９】
すなわち、出力リップルは上記したように回路２次側の整流平滑回路１０５での充放電により発生しており、その周期（周波数）はスイッチング周波数Ｆにより決まる。スイッチング周波数ＦはＭＣＵから送られるＰＷＭ信号により決まり、その周波数はＣＰＵ１０９にて所定の値に決められている。他方、制御サンプリング周期（周波数ｆ）もＣＰＵ１０９にて所定の値に決められる。よって、ＣＰＵ１０９によりスイッチング周波数ｆ、制御サンプリング周波数Ｆを予め決めることができるので、その関係をスイッチング周波数ｆは制御サンプリング周波数Ｆの整数倍となるよう設定する。そうすることで出力リップルとそのモニタを読み取るサンプリングの関係が整数倍の関係になりモニタを読み取る時のリップル電圧値が図１３に示すようにその充放電のほぼ一致した値を読み取ることになる。それによりサンプリング毎にばらついた値を読み取ることにより発生するデジタル制御特有のリップルが生じることはなくなる。
【００８０】
また、その読み取りを充放電の平均値になるタイミングで同期させれば、出力精度も向上させることができる。
【実施例４】
【００８１】
つぎに本発明の実施例４について説明する。この実施例４は、アーキング等の以上検出値の問題を解消するものである。
【００８２】
高圧電源装置の概略および回路構成例は実施例１と同様であり、図９および図１０を参照されたい。
【００８３】
ここでは高圧電源は正出力で、定電圧制御を行なう場合で説明をおこなう。
【００８４】
［立上がり動作］
実施例１と同様である。
【００８５】
［定常動作］（図１４フローチャート参照）
つぎに定常動作の制御について説明する。その詳細は図１４のとおりである。
【００８６】
［ステップＳ５１］：機器全体の動作を司るＭＣＵから出力電圧の目標値を受取る。（この場合ＭＣＵではなく、表示操作装置からのオペレートでもよい）
［ステップＳ５２］：上記受取った出力目標値に対応する目標モニタ値Ｖｍｇを予め決められた式またはテーブルより選択し設定する。
［ステップＳ５３］：電圧モニタ値ＶｍｏｎのＡ／Ｄ変換器１１１からの出力Ｖｍｏｎ（Ｄ）を取り込む。
［ステップＳ５４］：Ｖｍｏｎ（Ｄ）が正常範囲であるか判断する。ここでは例えば目標モニタ値Ｖｍｇの±２０％内を正常とし、その範囲を超えた場合は異常と判断する。正常と判断された場合は正常状態時の演算処理（ステップＳ５５）に進む。異常と判断された場合は異常負荷状態時の処理（ステップＳ５７）に進む。
［ステップＳ５５］：ステップＳ５４において正常と判断された場合、ＣＰＵ１０９にて上記目標モニタ値と上記Ｖｍｏｎ（Ｄ）を比較して予め決められた制御アルゴリズム（例えば特開２０００−１３４９２７公報の手法）に従ってＰＷＭ信号のＯＮデューティ比を決定する。
［ステップＳ５６］：ステップＳ５４において異常と判断された場合、ステップＳ５５の演算処理を行わず、ＰＷＭ信号のＯＮデューティ比を前回と同じにする。
［ステップＳ５７］：ＡＳＩＣ（特定用途向けＩＣ、パルス発振器１１０）にて上記決定されたＯＮデューティ比に従ったＰＷＭ信号ＰＷＭを発生する。ＰＷＭ信号のデューティに従ってスイッチング素子１０６はＯＮ／ＯＦＦを繰り返し、それに伴い昇圧トランス１０４の１次巻線に印加される直流電圧がスイッチングされ、２次巻線側に昇圧された交流電圧が誘起される。
［ステップＳ５７］：電源をオフするかどうかを確認し、オフする場合には処理を終了し、そうでない場合には、ステップＳ５１に戻り処理を繰り返す。
【００８７】
上記交流電圧は整流平滑回路１０５により整流平滑され、負荷１００へと供給される。上記整流平滑回路１０５の出力電圧を電圧検出回路１０７にて、出力電圧と比例関係にあり且つＡ／Ｄ変換器１１１の入力条件に適した低圧に降圧した電圧モニタ値Ｖｍｏｎを出力する。上記動作を予め決められたサンプリング時間で出力電圧が出力目標値に近づくように制御が繰返される。
【００８８】
なお、ステップＳ５６の後、次回のＶｍｏｎ値が正常範囲内にあれば、前回のは一瞬起きた異常負荷状態であると判断でき通常の制御動作に入る。これにより画像の異常などの問題を回避することができる。
【００８９】
またステップＳ５６の処理を実行後も異常負荷状態が続く場合は、所定サイクル回数に達した時、負荷が断続的に異常であると判断し異常回避手段（出力停止など）を行う。
【００９０】
なお、ステップＳ５６においては前回のＯＮデューティ比を用いたが、これに代えて、ＰＷＭ信号のＯＮデューティ比を予め決められた値（例えば３０％）にしてもよい。またステップＳ５４において比較する目標値Ｖｍｇも予め決められた値のＰＷＭ信号のＯＮデューティ比に対応した値にする。次回のＶｍｏｎ値が正常範囲内にあれば、前回のは一瞬起きた異常負荷状態であると判断でき通常の制御動作に戻る。これにより画像の異常などの問題を回避することができる。また、以降、異常負荷状態が続く場合は、所定サイクル回数に達した時、負荷が断続的に異常であると判断し異常回避手段（出力停止など）を行う。
【００９１】
この変形例では、上記予め決められた値を、電力低下による画像への影響が少なく、また負荷が断続的に異常であった場合も高圧電源の電力を抑えることで感光体の破損、高圧電源の破損が生じることがない値とする。
【００９２】
またステップＳ５６において、ＰＷＭ信号のＯＮデューティ比を前回のデューティに所定の比率（例えば２／３）をかけた値にしてもよい。またこの際比較する目標値Ｖｍｇも所定の比率をかけられたＰＷＭ信号のＯＮデューティ比に対応した値にする。次回のＶｍｏｎ値が正常範囲内にあれば、前回のは一瞬起きた異常負荷状態であると判断でき通常の制御動作に戻る。これにより画像の異常などの問題を回避することができる。また、以降も、異常負荷状態が続く場合は、所定サイクル回数に達した時、負荷が断続的に異常であると判断し異常回避手段（出力停止など）を行う。
【００９３】
この変形例では、上記所定の比率をかけた値を、電力低下による画像への影響が少なく、また負荷が断続的に異常であった場合も高圧電源の電力を抑えることで感光体の破損、高圧電源の破損が生じない値とする。
【００９４】
なお、本発明は上述の実施例に限定されるものではなくその趣旨を逸脱しない範囲で種々変更が可能である。例えば、上述の実施例１や実施例２の構成に実施例３や実施例４の構成の少なくとも一方を採用するようにしても良い。すなわち、実施例１や実施例２の電源装置に、スイッチング周知とサンプリング周知との同期をとったり、異常検出時に、固定のデューティ等、特別な基準で決定されたデューティを用いるようにしても良い。
【図面の簡単な説明】
【００９５】
【図１】従来のアナログ制御方式の高圧電源装置のブロック図である。
【図２】従来のデジタル制御方式の高圧電源装置のブロック図である。
【図３】従来のデジタル制御方式の高圧電源装置のリップル増大の問題を説明する図である。
【図４】従来のデジタル制御方式の高圧電源装置のリップル増大の問題を説明する図である。
【図５】従来のデジタル制御方式のアーキング等による異常検出値の問題を説明する図である。
【図６】従来のデジタル制御方式のアーキング等による異常検出値の問題を説明する図である。
【図７】従来のデジタル制御方式のアーキング等による異常検出値の問題を説明する図である。
【図８】従来のデジタル制御方式のアーキング等による異常検出値の問題を説明する図である。
【図９】本発明の実施例１の概略構成を説明するブロック図である。
【図１０】上述実施例１の一部の回路構成例を説明する回路図である。
【図１１】上述実施例１の定常制御動作を説明するフローチャートである。
【図１２】本発明の実施例２の定常制御動作を説明するフローチャートである。
【図１３】本発明の実施例３の原理を説明する図である。
【図１４】本発明の実施例４の定常制御動作を説明するフローチャートである。
【符号の説明】
【００９６】
１１      Ｄ／Ａ変換器
１２      ＯＮ／ＯＦＦ判定回路
１３      制御回路
１４      スイッチング回路
１５      昇圧トランス
１６      整流回路
１７      検出回路
１８      出力負荷
１９      ＣＰＵ
２０      パルス発振器
２１      Ａ／Ｄ変換器
１００      負荷
１０１      高圧電源部
１０２      直流電源
１０３      主制御部
１０４      昇圧トランス
１０５      整流平滑回路
１０６      スイッチング素子
１０７      電圧検出回路
１０８      電流検出回路
１０９      ＣＰＵ
１１０      パルス発振器
１１１      Ａ／Ｄ変換器
１１２      記憶装置
【図１】
2005185045.tif 000003
【図２】
2005185045.tif 000004
【図３】
2005185045.tif 000005
【図４】
2005185045.tif 000006
【図５】
2005185045.tif 000007
【図６】
2005185045.tif 000008
【図７】
2005185045.tif 000009
【図８】
2005185045.tif 000010
【図９】
2005185045.tif 000011
【図１０】
2005185045.tif 000012
【図１１】
2005185045.tif 000013
【図１２】
2005185045.tif 000014
【図１３】
2005185045.tif 000015
【図１４】
2005185045.tif 000016