(57)【要約】【課題】銅の界面拡散を抑制して、銅配線の信頼度向上を確実に達成することができる半導体装置の製造方法を提供する。【解決手段】酸化シリコン膜２０に配線溝を形成する。そして、この配線溝にタンタル／窒化タンタル膜２２を形成した後、配線溝を埋め込むように銅膜２４を形成する。続いて、ＣＭＰ法によって、タンタル／窒化タンタル膜２２および銅膜２４を研磨して配線２５を形成する。次に、酸化シリコン膜２０および銅膜２４上にアルミニウム膜を形成した後、熱処理を施すことにより、銅膜２４とアルミニウム膜を反応させ、銅膜２４とアルミニウム膜の間に合金膜２７を形成する。続いて、合金膜２７とアルミニウム膜のエッチング速度の差を利用して、未反応のアルミニウム膜だけをエッチングにより除去する。【選択図】    図９
2005050859.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）半導体基板上に第１絶縁膜を形成する工程と、
（ｂ）前記第１絶縁膜に第１配線開口部を形成する工程と、
（ｃ）前記第１配線開口部内を埋め込むように、銅を主成分とする第１導体膜を形成する工程と、
（ｄ）前記第１配線開口部内に埋め込まれた前記第１導体膜を残し、それ以外の前記第１導体膜を除去する工程と、
（ｅ）前記第１絶縁膜上および前記第１導体膜上に第２導体膜を形成する工程と、
（ｆ）熱処理を施すことにより、前記第１導体膜と前記第２導体膜を反応させて、前記第１導体膜と前記第２導体膜の間に、前記第２導体膜よりエッチング速度の小さい第１合金膜を形成する工程と、
（ｇ）前記第２導体膜をエッチングにより除去して、前記第１絶縁膜および前記第１合金膜を露出する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項２】
（ａ）半導体基板上に第１絶縁膜を形成する工程と、
（ｂ）前記第１絶縁膜に第１配線開口部を形成する工程と、
（ｃ）前記第１配線開口部内を埋め込むように、銅を主成分とする第１導体膜を形成する工程と、
（ｄ）前記第１配線開口部内に埋め込まれた前記第１導体膜を残し、それ以外の前記第１導体膜を除去する工程と、
（ｅ）前記第１絶縁膜上および前記第１導体膜上に第２導体膜を形成する工程と、
（ｆ）熱処理を施すことにより、前記第１導体膜と前記第２導体膜を反応させて、前記第１導体膜と前記第２導体膜の間に、前記第２導体膜よりエッチング速度の小さい第１合金膜を形成する工程と、
（ｇ）前記第２導体膜をエッチングにより除去して、前記第１絶縁膜および前記第１合金膜を露出する工程とを備え、
前記（ｃ）工程は、めっき法を使用することを特徴とする半導体装置の製造方法。
【請求項３】
（ａ）半導体基板上に第１絶縁膜を形成する工程と、
（ｂ）前記第１絶縁膜に第１配線開口部を形成する工程と、
（ｃ）前記第１配線開口部内を埋め込むように、銅を主成分とする第１導体膜を形成する工程と、
（ｄ）前記第１配線開口部内に埋め込まれた前記第１導体膜を残し、それ以外の前記第１導体膜を除去する工程と、
（ｅ）前記第１絶縁膜上および前記第１導体膜上に第２導体膜を形成する工程と、
（ｆ）熱処理を施すことにより、前記第１導体膜と前記第２導体膜を反応させて、前記第１導体膜と前記第２導体膜の間に、前記第２導体膜よりエッチング速度の小さい第１合金膜を形成する工程と、
（ｇ）前記第２導体膜をエッチングにより除去して、前記第１絶縁膜および前記第１合金膜を露出する工程とを備え、
前記第２導体膜は、アルミニウム、チタン、ニッケル、コバルトのいずれかを含む膜であることを特徴とする半導体装置の製造方法。
【請求項４】
（ａ）半導体基板上に第１絶縁膜を形成する工程と、
（ｂ）前記第１絶縁膜に第１配線開口部を形成する工程と、
（ｃ）前記第１配線開口部内を埋め込むように、銅を主成分とする第１導体膜を形成する工程と、
（ｄ）前記第１配線開口部内に埋め込まれた前記第１導体膜を残し、それ以外の前記第１導体膜を除去する工程と、
（ｅ）前記（ｄ）工程後に、前記第１導体膜の露出した面に対する還元処理を、前記半導体基板の温度を２００℃以下にした状態で行う工程と、
（ｆ）前記第１絶縁膜上および前記第１導体膜上に第２導体膜を形成する工程と、
（ｇ）熱処理を施すことにより、前記第１導体膜と前記第２導体膜を反応させて、前記第１導体膜と前記第２導体膜の間に、前記第２導体膜よりエッチング速度の小さい第１合金膜を形成する工程と、
（ｈ）前記第２導体膜をエッチングにより除去して、前記第１絶縁膜および前記第１合金膜を露出する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項５】
（ａ）半導体基板上に第２絶縁膜を形成する工程と、
（ｂ）前記第２絶縁膜上に第３絶縁膜を形成する工程と、
（ｃ）前記第３絶縁膜上に第４絶縁膜を形成する工程と、
（ｄ）前記第３絶縁膜および前記第４絶縁膜を開口して第２配線開口部を形成し、前記第２配線開口部の底部に前記第２絶縁膜を開口して接続孔を形成する工程と、
（ｅ）前記第２配線開口部および前記接続孔を埋め込むように、銅を主成分とする第３導体膜を形成する工程と、
（ｆ）前記第２配線開口部および前記接続孔に埋め込まれた前記第３導体膜を残し、それ以外の前記第３導体膜を除去する工程と、
（ｇ）前記第４絶縁膜上および前記第３導体膜上に第４導体膜を形成する工程と、
（ｈ）熱処理を施すことにより、前記第３導体膜と前記第４導体膜を反応させて、前記第３導体膜と前記第４導体膜の間に、前記第３導体膜よりエッチング速度の小さい第２合金膜を形成する工程と、
（ｉ）前記第４導体膜をエッチングにより除去して、前記第４絶縁膜および前記第２合金膜を露出する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造技術に関し、特に銅を主成分とする配線を有する半導体装置の製造工程に適用して有効な技術に関する。
【０００２】
【従来の技術】
近年、アルミニウムより低い抵抗値を有する銅が配線材料として使用されるようになってきており、この銅を加工して配線を形成する技術としてダマシン（Ｄａｍａｓｃｅｎｅ）と呼ばれる配線形成技術が検討されている。このダマシン法は、シングルダマシン（Ｓｉｎｇｌｅ−Ｄａｍａｓｃｅｎｅ）法とデュアルダマシン（Ｄｕａｌ−Ｄａｍａｓｃｅｎｅ）法とに大別できる。
【０００３】
シングルダマシン法は、例えば絶縁膜に配線溝を形成した後、その絶縁膜上および配線溝内に配線形成用の銅膜を堆積し、さらに、この銅膜を、例えば化学的機械的研磨法（ＣＭＰ；Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）によって配線溝内にのみ残るように研磨することにより、配線溝内に埋め込み配線を形成する方法である。
【０００４】
また、デュアルダマシン法は、絶縁膜に配線溝および下層配線との接続を行うための接続孔を形成した後、その絶縁膜上、配線溝および接続孔内に配線形成用の銅膜を堆積し、さらに、堆積した銅膜をＣＭＰによって配線溝および接続孔内にのみ残るように研磨することにより、配線溝および接続孔内に埋め込み配線を形成する方法である。
【０００５】
上述したいずれのダマシン法においても、埋め込み配線を形成した後、配線材料である銅の拡散を抑制するため、埋め込み配線の上部に縦方向（膜が積層される方向）の銅の拡散を抑制する機能を有するバリア絶縁膜を形成することが行われている。
【０００６】
一方、銅の拡散には、縦方向（垂直方向）とは別に水平方向における拡散があり、この水平方向の拡散は、銅配線とバリア絶縁膜の界面特性に強く依存している。この理由は、銅の輸送機構で考えられる。すなわち、銅原子の水平方向の拡散には、バルク拡散、バリアメタルと銅配線との界面における界面拡散、銅配線とバリア絶縁膜との界面のおける界面拡散が考えられるが、このうち、銅配線とバリア絶縁膜との界面における界面拡散が支配的であることが分かっている。したがって、バリア絶縁膜との界面において、銅が拡散することにより、エレクトロマイグレーション耐性、ストレスマイグレーション耐性が悪化し、銅配線の信頼度が低下する。
【０００７】
そこで、銅配線とバリア絶縁膜との界面における銅原子の拡散を防止するため、銅配線上に、タングステン（Ｗ）、コバルトタングステンボロン（ＣｏＷＢ）または、コバルトタングステンリン（ＣｏＷＰ）といったバリア性を有する金属膜を選択的に形成する技術がある（例えば、特許文献１参照）。
【０００８】
【特許文献１】
特開２００２−１１８１１１号公報（第３頁〜第５頁、図２）
【０００９】
【発明が解決しようとする課題】
しかし、上記したように銅配線上にバリア性を有する金属膜を選択的に形成する技術では、銅配線上にだけバリア性を有する金属膜を形成することが困難であるとともに、銅配線上を完全に被覆するように形成することが困難であるという問題点がある。したがって、銅配線の信頼性向上を確実に達成することができていないという問題点がある。
【００１０】
本発明の目的は、銅の界面拡散を抑制して、銅配線の信頼度向上を確実に達成することができる半導体装置の製造方法を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１３】
本発明は、（ａ）半導体基板上に第１絶縁膜を形成する工程と、（ｂ）前記第１絶縁膜に第１配線開口部を形成する工程と、（ｃ）前記第１配線開口部内を埋め込むように、銅を主成分とする第１導体膜を形成する工程と、（ｄ）前記第１配線開口部内に埋め込まれた前記第１導体膜を残し、それ以外の前記第１導体膜を除去する工程と、（ｅ）前記第１絶縁膜上および前記第１導体膜上に第２導体膜を形成する工程と、（ｆ）熱処理を施すことにより、前記第１導体膜と前記第２導体膜を反応させて、前記第１導体膜と前記第２導体膜の間に、前記第２導体膜よりエッチング速度の小さい第１合金膜を形成する工程と、（ｇ）前記第２導体膜をエッチングにより除去して、前記第１絶縁膜および前記第１合金膜を露出する工程とを備えるものである。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。また、実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００１５】
本実施の形態は、例えばＭＩＳＦＥＴ（Ｍｅｔａｌ  Ｉｎｓｕｌａｔｏｒ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）の製造方法に本発明を適用したものである。
【００１６】
図１は、本実施の形態におけるＭＩＳＦＥＴの製造工程中の断面図である。まず、図１を参照して、ＭＩＳＦＥＴの製造工程について説明する。
【００１７】
図１に示すように、例えば１〜１０Ωｃｍ程度の比抵抗を有する半導体基板１を用意する。この半導体基板１は、ｐ型の単結晶シリコンよりなり、その主面には、素子分離領域２が形成されている。素子分離領域２は、酸化シリコンよりなり、例えばＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法やＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄｉｚａｔｉｏｎ  Ｏｆ  Ｓｉｌｉｃｏｎ）などによって形成される。
【００１８】
次に、半導体基板１に形成された素子分離領域２によって分けられた領域、すなわちｎチャネル型ＭＩＳＦＥＴを形成する領域にｐ型ウェル３を形成する。ｐ型ウェル３は、例えばイオン注入法により、ボロン（Ｂ）やフッ化ボロン（ＢＦ２）を導入することによって形成される。
【００１９】
続いて、ｐ型ウェル３上に、ゲート絶縁膜４を形成する。ゲート絶縁膜４は、例えば薄い酸化シリコン膜からなり、例えば熱酸化法を使用して形成することができる。
【００２０】
そして、ゲート絶縁膜４上に、ゲート電極５を形成する。ゲート電極５は、以下のようにして形成される。まず、半導体基板１のゲート絶縁膜４上にポリシリコン膜を形成し、形成したポリシリコン膜に、例えばイオン注入法を使用してリン（Ｐ）などｎ型不純物を注入する。このようにして、低抵抗のポリシリコン膜を形成した後、フォトリソグラフィ技術およびエッチング技術を使用してポリシリコン膜をパターニングすることにより、ポリシリコン膜よりなるゲート電極５を形成する。
【００２１】
次に、ゲート電極５の両側の領域に低濃度ｎ型不純物拡散領域６、７を形成する。低濃度ｎ型不純物拡散領域６、７は、例えばイオン注入法を使用してリンなどのｎ型不純物をｐ型ウェル３内に導入することによって形成される。
【００２２】
続いて、ゲート電極５の側壁にサイドウォール８を形成する。サイドウォール８は、半導体基板１上に例えばＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を使用して酸化シリコン膜を堆積し、堆積した酸化シリコン膜を異方性エッチングすることにより形成することができる。
【００２３】
サイドウォール８を形成後、ゲート電極５の両側の領域に高濃度ｎ型不純物拡散領域９、１０を形成する。高濃度ｎ型不純物拡散領域９、１０は、例えばイオン注入法を使用して、リンなどのｎ型不純物を導入することによって形成される。高濃度ｎ型不純物拡散領域９、１０は、前述した低濃度ｎ型不純物拡散領域６、７よりも不純物濃度が高い。このようにして、低濃度ｎ型不純物拡散領域６および高濃度ｎ型不純物拡散領域９よりなるソース領域と、低濃度ｎ型不純物拡散領域７および高濃度ｎ型不純物拡散領域１０よりなるドレイン領域を形成することができる。
【００２４】
次に、ゲート電極５および高濃度ｎ型不純物拡散領域９、１０の表面を露出させた後、半導体基板１上に例えばＣＶＤ法を使用してコバルト（Ｃｏ）膜を堆積させる。そして、熱処理を施すことによって、ゲート電極５および高濃度ｎ型不純物拡散領域９、１０上に、コバルトシリサイド膜１１、１２、１３を形成する。これにより、ゲート電極５を低抵抗化することができるとともに、高濃度ｎ型不純物拡散領域９、１０の拡散抵抗とコンタクト抵抗を低抵抗化することができる。その後、未反応のコバルト膜は除去される。
【００２５】
このようにして、ｐ型ウェル３上にｎチャネル型のＭＩＳＦＥＴを形成することができる。
【００２６】
続いて、半導体基板１上に、例えばＣＶＤ法を使用して窒化シリコン膜１４と酸化シリコン膜１５を順次、堆積する。その後、フォトリソグラフィ技術およびエッチング技術を使用することにより、窒化シリコン膜１４および酸化シリコン膜１５を貫通するコンタクトホール１６を形成する。コンタクトホール１６の底部では、高濃度ｎ型不純物拡散領域９、１０上に形成されたコバルトシリサイド膜１１、１２が露出される。
【００２７】
次に、コンタクトホール１６内にタングステン膜１８を埋め込んだプラグを形成する。プラグは、例えば以下のようにして形成することができる。まず、コンタクトホール１６内を含む酸化シリコン膜１５上に、例えばスパッタリング法を使用して、タンタル膜と窒化タンタル膜の積層膜よりなるタンタル／窒化タンタル膜１７を形成した後、例えばＣＶＤ法を使用してタングステン膜１８をコンタクトホール１６内に埋め込むように形成する。そして、酸化シリコン膜１５上に形成された不要なタンタル／窒化タンタル膜１７およびタングステン膜１８をＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法やエッチバック法を使用して除去することにより、プラグが形成される。
【００２８】
図２〜図１９は、図１に続く半導体装置の製造工程の断面図を示している。なお、理解を簡単にするために、図２〜図１９では、酸化シリコン膜１５より下の構造についての図示を省略している。
【００２９】
まず、図２に示すように、プラグを形成した酸化シリコン膜１５上に、例えばＣＶＤ法を使用して窒化シリコン膜１９を形成する。窒化シリコン膜１９は、その後行われるエッチングのストッパ膜となる。すなわち、窒化シリコン膜１９は、酸化シリコン膜２０に配線形成用の溝をエッチングにより形成する際、過度のエッチングにより下層に損傷を与えたり、加工寸法精度の劣化を防止するために形成される。なお、窒化シリコン膜１９の代わりに炭化シリコン膜を形成してもよい。
【００３０】
その後、窒化シリコン膜１９上に、例えばＣＶＤ法を使用して酸化シリコン膜（第１絶縁膜）２０を形成する。この酸化シリコン膜２０を形成する際、フッ素を添加してもよい。酸化シリコン膜２０にフッ素を添加することにより、酸化シリコン膜２０の誘電率を下げることができるため、配線遅延を抑制することができる。なお、酸化シリコン膜２０の代わりに有機系の低誘電率材料を使用してもよい。
【００３１】
次に、図３に示すように、フォトリソグラフィ技術およびエッチング技術を使用して窒化シリコン膜１９および酸化シリコン膜２０に配線溝（第１開口部）２１を形成する。配線溝２１の底部には、タンタル／窒化タンタル膜１７およびタングステン膜１８が埋め込まれたプラグが露出している。
【００３２】
続いて、図４に示すように、半導体基板１の主面上にタンタル膜と窒化タンタル膜の積層膜よりなるタンタル／窒化タンタル膜２２を形成する。タンタル／窒化タンタル膜２２は、例えばスパッタリング法を使用して形成することができる。このタンタル／窒化タンタル膜２２は、導電性バリア膜としての機能を有している。すなわち、後述するように配線溝２１へ埋め込まれる銅のシリコンなどへの拡散を防止する機能を有している。このような導電性バリア膜としては、タンタル膜や窒化タンタル膜に代えて、例えばチタン（Ｔｉ）膜、窒化チタン（ＴｉＮ）膜、タングステン（Ｗ）膜、窒化タングステン（ＷＮ）膜、窒化チタンシリサイド膜、窒化タングステンシリサイド膜を用いてもよい。また、これらの合金を主材料に用いている膜でもよい。さらに、上記した単体膜だけでなく積層膜を使用することもできる。
【００３３】
次に、タンタル／窒化タンタル膜２２上に銅（Ｃｕ）膜からなる比較的薄いシード膜２３を形成する。シード膜２３は、例えばスパッタリング法を使用して形成することができる。このシード膜２３は、後述する主導体膜である銅膜２４とタンタル／窒化タンタル膜２２との密着性を向上させるために形成される。また、シード膜２３は、後述する電解めっき法を行う際の電極としての役割も有する。
【００３４】
その後、図５に示すように、半導体基板１の全面にシード膜２３に比べて相対的に厚い銅膜（第１導体膜）２４を、配線溝２１へ埋め込むように形成する。銅膜２４は、例えば電解めっきや無電解めっきなどのめっき法を使用して形成される。また、導電性バリア膜上に直接スパッタリング法により銅膜２４を形成した後、リフローすることにより表面を平坦化することによっても形成することができるし、ＣＶＤ法を使用して銅膜２４を堆積させるようにしてもよい。
【００３５】
銅膜２４の材料は、銅よりなるが、銅合金より構成してもよい。例えば、銅合金として、銅を主体とし、Ｍｇ、Ａｇ、Ｐｄ、Ｔｉ、Ｔａ、Ａｌ、Ｎｂ、ＺｒまたはＺｎなどを含むようなものが挙げられる。
【００３６】
続いて、図６に示すように、配線溝２１に埋め込まれたタンタル／窒化タンタル膜２２および銅膜２４を残す一方で、酸化シリコン膜２０上に形成された不要なタンタル／窒化タンタル膜２２および銅膜２４を除去することにより、配線（第１層配線）２５を形成する。不要なタンタル／窒化タンタル膜２２および銅膜２４の除去には、例えばＣＭＰを使用した研磨によって行うことができる。配線２５は、プラグを介してソース領域やドレイン領域などと電気的に接続されている。
【００３７】
ここで、図５においては、シード膜２３と主導電膜である銅膜２４を分けて記載したが、シード膜２３と銅膜２４は、一体化されているため、以後の図面においては銅膜２４として記載する。
【００３８】
次に、図７に示すように、半導体基板１の全面、すなわち酸化シリコン膜２０および配線２５上にアルミニウム膜（第２導体膜）２６を形成する。アルミニウム膜２６は、例えばスパッタリング法を使用して形成することができる。続いて、半導体基板１の温度を４００℃以下にした熱処理を施すことにより、銅膜２４とアルミニウム膜２６を反応させ、図８に示すような銅とアルミニウムの合金であるＣｕＡｌよりなる合金膜（第１合金膜）２７を形成する。
【００３９】
なお、上記ではアルミニウム膜２６を形成した後、熱処理を行って合金膜２７を形成しているが、アルミニウム膜２６を形成する段階における熱処理で合金膜２７を形成してもよい。つまり、アルミニウム膜２６は、スパッタリング法などによって形成されるが、スパッタリング法は、アルミニウム原子を半導体基板１に物理的に衝突させることによって膜を形成する方法である。したがって、膜を形成する過程で熱が発生するため、この熱によって銅膜２４とアルミニウム膜２６との間に合金膜２７が形成できるときは、これを熱処理としてもよい。
【００４０】
次に、図９に示すように、エッチングを行うことにより、未反応のアルミニウム膜２６を除去して、酸化シリコン膜２０および合金膜２７の表面を露出する。ここで、合金膜２７を形成しているＣｕＡｌは、アルミニウムに対して大きいエッチング選択比がとれている。つまり、アルミニウム膜２６のエッチング速度に対して合金膜２７のエッチング速度は、極めて小さい。このため、図９に示したように、未反応のアルミニウム膜２６だけを除去することができる。なお、アルミニウム膜２６のエッチング速度に対して、合金膜２７のエッチング速度が極めて小さければ、ウェットエッチングでもよいし、ドライエッチングでもよい。
【００４１】
このようにして、銅膜２４上にだけ合金膜２７を選択的に形成することができる。本実施の形態では、まず、半導体基板１の全面にアルミニウム膜２６を形成する。このため、銅膜２４上にも確実にアルミニウム膜２６が形成される。続いて、熱処理により、銅膜２４とアルミニウム膜２６を反応させて、ＣｕＡｌよりなる合金膜２７を形成する。銅膜２４上には、アルミニウム膜２６が確実に形成されているため、銅膜２４上には、確実に合金膜２７が形成される。一方、酸化シリコン膜２０上に形成されたアルミニウム膜２６は反応しない。したがって、銅膜２４上にだけ自己整合的に合金膜２７が確実に形成できる。
【００４２】
銅膜２４上にＣｕＡｌよりなる合金膜２７を形成することによって、銅膜２４の表面での界面拡散（水平方向の拡散）を抑制することができる。このため、エレクトロマイグレーション耐性およびストレスマイグレーション耐性を改善でき、銅配線の信頼性向上を図ることができる。つまり、従来は、垂直方向（膜を積層する方向）の銅の拡散を防止するため、窒化シリコンなどよりなるバリア絶縁膜を銅膜２４上に直接形成していた。一方、銅の水平方向の拡散は、銅膜２４と銅膜２４の上部に直接形成されたバリア絶縁膜との界面における界面拡散が支配的であると経験上分かっている。本実施の形態では、銅膜２４上にバリア絶縁膜を直接形成するのではなく、ＣｕＡｌよりなる合金膜２７を銅膜２４上に形成している。この合金膜２７と銅膜２４との界面においては、銅膜２４とバリア絶縁膜との界面に比べて銅の水平方向の拡散は小さくなる。したがって、本実施の形態によれば、エレクトロマイグレーション耐性およびストレスマイグレーション耐性を改善することができ、銅配線の信頼性向上を図ることができる。
【００４３】
次に、図１０に示すように、酸化シリコン膜２０および合金膜２７上に、窒化シリコン膜２８を形成する。窒化シリコン膜２８は、例えばＣＶＤ法によって形成することができる。この窒化シリコン膜２８は、配線２５のバリア絶縁膜として機能する。すなわち、合金膜２７は、垂直方向の銅の拡散を防止する機能を有しないため、窒化シリコン膜２８を形成することによって、垂直方向の銅の拡散を防止したものである。なお、窒化シリコン膜２８の代わりに炭化シリコン（ＳｉＣ）膜や炭窒化シリコン（ＳｉＣＮ）膜を形成してもよい。
【００４４】
上記したように合金膜２７上にはバリア絶縁膜となる窒化シリコン膜２８が形成されるが、この合金膜２７とバリア絶縁膜との界面における銅の界面拡散は、銅膜２４とバリア絶縁膜との界面における銅の界面拡散に比べて小さくなることがわかっている。これは、合金化されることによって銅原子が移動しにくくなっているためと推察される。言い換えれば、銅原子を移動させるためのエネルギー障壁が高くなっていると推察される。したがって、合金膜２７とバリア絶縁膜との界面における銅の界面拡散は、あまり問題とならない。
【００４５】
なお、上記した記述では合金膜２７として、ＣｕＡｌよりなる膜を例にして説明したが、これに限らず、例えば、銅とチタン（Ｔｉ）、ニッケル（Ｎｉ）またはコバルト（Ｃｏ）などとの合金を合金膜２７としてもよい。さらに、チタンとニッケル、チタンとコバルト、ニッケルとコバルト、チタンとニッケルとコバルトを含む合金と、銅との合金を合金膜２７としてもよい。
【００４６】
次に、図１１に示すように、窒化シリコン膜２８上に酸化シリコン膜（第２絶縁膜）２９、窒化シリコン膜（第３絶縁膜）３０、酸化シリコン膜（第４絶縁膜）３１を順次、形成する。それぞれの膜は、例えばＣＶＤ法によって形成することができる。
【００４７】
そして、図１２に示すように、フォトリソグラフィ技術およびエッチング技術を使用して、窒化シリコン膜２８、酸化シリコン膜２９、窒化シリコン膜３０、酸化シリコン膜３１を加工することにより、配線溝（第２配線開口部）３２および接続孔３３を形成する。このとき、接続孔３３の底部では、合金膜２７の上面が露出される。
【００４８】
続いて、図１３に示すように、半導体基板１の主面上の全面に、例えばスパッタリング法を使用して、タンタル膜および窒化タンタル膜の積層膜よりなるタンタル／窒化タンタル膜３４を形成する。タンタル／窒化タンタル膜３４は、前述したタンタル／窒化タンタル膜２２と同様の機能を有し、例えば銅の拡散を防止する機能を有する。このとき、配線溝３２および接続孔３３にもタンタル／窒化タンタル膜３４が形成される。
【００４９】
次に、タンタル／窒化タンタル膜３４が形成された半導体基板１に、例えばスパッタリング法を使用して銅膜よりなる比較的薄いシード膜３５を形成する。そして、図１４に示すように、銅膜（第３導体膜）３６を配線溝３２および接続孔３３へ埋め込むように形成する。銅膜３６は、例えばめっき法を使用して形成することができ、銅や銅合金より形成されている。
【００５０】
続いて、図１５に示すように、配線溝３２および接続孔３３に埋め込まれたタンタル／窒化タンタル膜３４および銅膜３６を残す一方で、酸化シリコン膜３１上に形成された不要なタンタル／窒化タンタル膜３４および銅膜３６を除去することにより、配線３７を形成する。不要なタンタル／窒化タンタル膜３４および銅膜３６の除去には、例えばＣＭＰを使用した研磨によって行うことができる。
【００５１】
次に、図１６に示すように、半導体基板１の全面、すなわち酸化シリコン膜３１および配線（第２層配線）３７上に、例えばスパッタリング法を使用してアルミニウム膜（第４導体膜）３８を形成する。そして、半導体基板１の温度を４００℃以下にした熱処理を施すことにより、銅膜３６とアルミニウム膜３８を反応させ、図１７に示すようなＣｕＡｌよりなる合金膜（第２合金膜）３９を形成する。その後、未反応のアルミニウム膜３８をエッチングにより除去する。この際、アルミニウム膜３８のエッチング速度に比べて合金膜３９のエッチング速度は、極めて小さいため、アルミニウム膜３８を除去しても、合金膜３９は除去されない。このようにして、銅膜３６上にだけ確実に合金膜３９を形成することができる。銅膜３６上に合金膜３９を形成して、銅膜３６と合金膜３９との界面にしたことにより、銅の界面拡散を抑制することができ、銅配線の信頼性向上を図ることができる。
【００５２】
続いて、酸化シリコン膜３１および合金膜３９上に、例えばＣＶＤ法を使用して図１８に示すような窒化シリコン膜４０を形成する。窒化シリコン膜４０は、銅の垂直方向の拡散を防止するバリア絶縁膜としての機能を有する。
【００５３】
次に、図１９に示すように、酸化シリコン膜４１、窒化シリコン膜４２、酸化シリコン膜４３を順次、形成した後、図１２に示す配線溝３２および接続孔３３を形成したのと同様にして、配線３７に達する接続孔と配線溝を形成する。
【００５４】
続いて、この接続孔および配線溝にタンタル／窒化タンタル膜４４を形成した後、銅膜４５を埋め込み、配線３７と電気的に接続された配線（第３層配線）４６を前述したのと同様の工程により形成する。
【００５５】
その後、合金膜２７、３９を形成するのと同様にして、銅膜４５上にだけ確実にＣｕＡｌよりなる合金膜４７を形成する。そして、酸化シリコン膜４３および配線４６上にバリア絶縁膜となる窒化シリコン膜４８を形成する。さらに必要に応じて、同様の製造工程を繰り返すことによって、第４層配線以降の配線を形成することもできるが、ここでは省略する。
【００５６】
以上説明したように、銅配線上へ自己整合的に合金膜を形成できるので、確実に銅膜と合金膜との界面を形成でき、銅の界面拡散を抑制することができる。したがって、確実に銅配線の信頼性向上を図ることができる。
【００５７】
実際には、ＣＭＰ法によって配線を形成した直後、銅膜の表面には酸化銅膜が存在する。酸化銅膜は、バリア絶縁膜と銅膜との密着性を悪くする。すなわち、バリア絶縁膜と銅膜との界面を劣化させ、ＴＤＤＢ（Ｔｉｍｅ  Ｄｅｐｅｎｄｅｎｔ  Ｄｉｅｌｅｃｔｒｉｃ  Ｂｒｅａｋｄｏｗｎ）やエレクトロマイグレーション特性を劣化させる。このため、酸化銅膜は、バリア絶縁膜形成前に行われるアンモニアプラズマなどを使用した表面処理によって還元され、除去されている。そして、酸化銅膜を除去することにより、バリア絶縁膜と銅膜との界面の剥離強度を改善して銅配線の信頼度を向上させている。
【００５８】
しかし、酸化銅膜を除去するための表面処理や表面処理後に行われるバリア絶縁膜の形成は、半導体基板の温度を３００℃以上にして行われる。このような高温の熱負荷を銅膜に与えると、銅膜が膨張し、引張り応力が発生する。そして、発生した引張り応力により、銅膜のストレスマイグレーション特性が劣化する。したがって、ＴＤＤＢやエレクトロマイグレーション特性を改善するため、上記したような方法で酸化銅膜の除去を行うと、ストレスマイグレーション特性が劣化することになる。
【００５９】
そこで、本実施の形態では、酸化銅膜を除去してＴＤＤＢやエレクトロマイグレーション特性を改善するとともにストレスマイグレーション特性を劣化させないための工程について説明する。すなわち、酸化銅膜を除去する工程を前述した工程に挿入した場合について図６〜図１０を参照しながら説明する。
【００６０】
まず、図６に示すように、タンタル／窒化タンタル膜２２および銅膜２４を研磨して、配線２５を形成する。ここで、銅膜２４上には、酸化銅膜が形成されているとする。
【００６１】
続いて、銅膜２４内の応力を緩和するため、半導体基板１の温度を２５０℃以下にした状態でアニール処理（熱処理）を行う。なお、この工程はなくてもよい。
【００６２】
次に、銅膜２４上に形成された酸化銅膜を除去するため、表面還元処理を行う。表面還元処理は、半導体基板１の温度を２００℃以下の温度にした状態で、水素ラジカルを含む水素プラズマを半導体基板１の主面上に導入することにより行う。つまり、表面還元処理は、銅膜２４上に導入された水素ラジカルによって、銅膜２４の表面に形成された酸化銅膜を還元するものである。なお、半導体基板１の温度は、配線２４内の応力の残留を増加させない観点から、２００℃以下にしたものである。
【００６３】
このように半導体基板１の温度を２００℃以下の低温にした状態で表面還元処理を行うため、銅膜２４内に応力を形成せずに、表面に形成された酸化銅膜を除去することができる。したがって、ＴＤＤＢやエレクトロマイグレーション特性を改善しながら、ストレスマイグレーション特性を改善することができる。
【００６４】
上記した表面還元処理は、水素プラズマを半導体基板１上に導入することで行っていたが、これに限らず、例えば、シラン（ＳｉＨ４）系ガスやアンモニア（ＮＨ３）系ガスなどの還元性ガスのプラズマを使用して行ってもよい。また、応力を緩和するためのアニール処理と表面還元処理とを同一の装置内で行ってもよい。
【００６５】
続いて、図７に示すように、例えばスパッタリング法を使用してアルミニウム膜２６を形成した後、熱処理を施すことにより、図８に示すＣｕＡｌよりなる合金膜２７を形成する。その後、図９に示すように、エッチングにより未反応のアルミニウム膜２６を除去する。
【００６６】
次に、半導体基板１の温度を３００℃以上にした状態で、合金膜２７上の表面処理を行った後、例えばＣＶＤ法を使用して、図１０に示すようなバリア絶縁膜となる窒化シリコン膜２８を形成する。ここで、半導体基板１の温度を３００℃以上にした状態で、表面処理を行うが、銅膜２４上には蓋をするように合金膜２７が形成されている。このため、表面処理によって銅膜２４内の応力の増加は抑制される。
【００６７】
以上のようにして、銅膜２４内に生ずる応力の増加を抑制しながら、銅膜２４の表面に形成された酸化銅膜を除去することができる。
【００６８】
なお、本実施の形態では、第１層配線上にバリア絶縁膜を形成する場合について説明したが、本発明は、もちろん第２層配線や第３層配線などの上にバリア絶縁膜を形成する場合にも適用することができる。
【００６９】
以上、本発明者によってなされた発明を前記実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７０】
前記実施の形態では、ＭＩＳＦＥＴを有する半導体装置について説明したが、本発明は、これに限定されるものではなく、銅を主成分とする配線を有する種々の半導体装置に適用することができる。
【００７１】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００７２】
銅配線上へ自己整合的に合金膜を形成できるので、確実に銅膜と合金膜との界面を形成でき、銅の界面拡散を抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態である半導体装置の製造工程を示した断面図である。
【図２】図１に続く半導体装置の製造工程を示した断面図である。
【図３】図２に続く半導体装置の製造工程を示した断面図である。
【図４】図３に続く半導体装置の製造工程を示した断面図である。
【図５】図４に続く半導体装置の製造工程を示した断面図である。
【図６】図５に続く半導体装置の製造工程を示した断面図である。
【図７】図６に続く半導体装置の製造工程を示した断面図である。
【図８】図７に続く半導体装置の製造工程を示した断面図である。
【図９】図８に続く半導体装置の製造工程を示した断面図である。
【図１０】図９に続く半導体装置の製造工程を示した断面図である。
【図１１】図１０に続く半導体装置の製造工程を示した断面図である。
【図１２】図１１に続く半導体装置の製造工程を示した断面図である。
【図１３】図１２に続く半導体装置の製造工程を示した断面図である。
【図１４】図１３に続く半導体装置の製造工程を示した断面図である。
【図１５】図１４に続く半導体装置の製造工程を示した断面図である。
【図１６】図１５に続く半導体装置の製造工程を示した断面図である。
【図１７】図１６に続く半導体装置の製造工程を示した断面図である。
【図１８】図１７に続く半導体装置の製造工程を示した断面図である。
【図１９】図１８に続く半導体装置の製造工程を示した断面図である。
【符号の説明】
１  半導体基板
２  素子分離領域
３  ｐ型ウェル
４  ゲート絶縁膜
５  ゲート電極
６  低濃度ｎ型不純物拡散領域
７  低濃度ｎ型不純物拡散領域
８  サイドウォール
９  高濃度ｎ型不純物拡散領域
１０  高濃度ｎ型不純物拡散領域
１１  コバルトシリサイド膜
１２  コバルトシリサイド膜
１３  コバルトシリサイド膜
１４  窒化シリコン膜
１５  酸化シリコン膜
１６  コンタクトホール
１７  タンタル／窒化タンタル膜
１８  タングステン膜
１９  窒化シリコン膜
２０  酸化シリコン膜
２１  配線溝
２２  タンタル／窒化タンタル膜
２３  シード膜
２４  銅膜
２５  配線
２６  アルミニウム膜
２７  合金膜
２８  窒化シリコン膜
２９  酸化シリコン膜
３０  窒化シリコン膜
３１  酸化シリコン膜
３２  配線溝
３３  接続孔
３４  タンタル／窒化タンタル膜
３５  シード膜
３６  銅膜
３７  配線
３８  アルミニウム膜
３９  合金膜
４０  窒化シリコン膜
４１  酸化シリコン膜
４２  窒化シリコン膜
４３  酸化シリコン膜
４４  タンタル／窒化タンタル膜
４５  銅膜
４６  配線
４７  合金膜
４８  窒化シリコン膜
【図１】
2005050859.tif 000003
【図２】
2005050859.tif 000004
【図３】
2005050859.tif 000005
【図４】
2005050859.tif 000006
【図５】
2005050859.tif 000007
【図６】
2005050859.tif 000008
【図７】
2005050859.tif 000009
【図８】
2005050859.tif 000010
【図９】
2005050859.tif 000011
【図１０】
2005050859.tif 000012
【図１１】
2005050859.tif 000013
【図１２】
2005050859.tif 000014
【図１３】
2005050859.tif 000015
【図１４】
2005050859.tif 000016
【図１５】
2005050859.tif 000017
【図１６】
2005050859.tif 000018
【図１７】
2005050859.tif 000019
【図１８】
2005050859.tif 000020
【図１９】
2005050859.tif 000021