(57)【要約】  【課題】  集積化に適し使い勝手性の良い電力増幅回路技術を提供する。  【解決手段】  バイアス回路のカレントミラー回路で発生したバイアス電圧を増幅用トランジスタに印加するバイアス印加手段と、該バイアス印加手段と上記バイアス回路との接続点を接地する接地手段とを備える。バイアス印加手段はバイアス用抵抗を含む構成とし、接地手段は容量を含む構成とする。【選択図】  図１
2005175668.tif 000002
【特許請求の範囲】
【請求項１】
カレントミラー回路を備えたバイアス回路からバイアス電圧を増幅用トランジスタに印加して電力増幅を行う電力増幅回路であって、
上記バイアス回路に接続され、上記バイアス電圧を上記増幅用トランジスタに印加するバイアス印加手段と、
上記バイアス回路と上記バイアス印加手段との接続点を接地する接地手段と、
を備え、上記カレントミラー回路で得られるバイアス電圧を、上記バイアス回路から上記バイアス印加手段を介して上記増幅用トランジスタのベースに印加する構成としたことを特徴とする電力増幅回路。
【請求項２】
カレントミラー回路とエミッタホロワ回路とを備えたバイアス回路からバイアス電圧を増幅用トランジスタに印加して電力増幅を行う電力増幅回路であって、
上記エミッタホロワ回路に接続され、上記バイアス電圧を上記増幅用トランジスタに印加するバイアス印加手段と、
上記エミッタホロワ回路と上記バイアス印加手段との接続点を接地する接地手段と、
を備え、上記カレントミラー回路で得られるバイアス電圧を、上記接続点が接地された上記エミッタホロワ回路及び上記バイアス印加手段を介して上記増幅用トランジスタのベースに印加する構成としたことを特徴とする電力増幅回路。
【請求項３】
カレントミラー回路を備えたバイアス回路からバイアス電圧を増幅用トランジスタに印加して電力増幅を行う電力増幅回路であって、
第１のバイアス用トランジスタと第２のバイアス用トランジスタとを備えて成り、該第２のバイアス用トランジスタのエミッタから上記バイアス電圧を出力するカレントミラー回路と、
上記第２のバイアス用トランジスタのエミッタに接続され、上記バイアス電圧を上記増幅用トランジスタに印加するバイアス印加手段と、
上記第２のバイアス用トランジスタのエミッタと上記バイアス印加手段との接続点を接地する接地手段と、
を備え、上記カレントミラー回路で得られるバイアス電圧を、上記バイアス回路から上記バイアス印加手段を介して上記増幅用トランジスタのベースに印加する構成としたことを特徴とする電力増幅回路。
【請求項４】
カレントミラー回路とエミッタホロワ回路とを備えたバイアス回路からバイアス電圧を増幅用トランジスタに印加して電力増幅を行う電力増幅回路であって、
ＮＰＮ型の第１、第２のバイアス用トランジスタを備えた第１のカレントミラー回路と、ＰＮＰ型の第１、第２のバイアス用トランジスタを備えた第２のカレントミラー回路とから成るカレントミラー回路と、
上記第１のカレントミラー回路と上記第２のカレントミラー回路に接続され、両カレントミラー回路により形成されるバイアス電圧を出力するエミッタホロワ回路と、
上記エミッタホロワ回路に接続され、上記バイアス電圧を上記増幅用トランジスタに印加するバイアス印加手段と、
上記エミッタホロワ回路と上記バイアス印加手段との接続点を接地する接地手段と、
を備え、上記バイアス回路で得られるバイアス電圧を、上記エミッタホロワ回路及び上記バイアス印加手段を介して上記増幅用トランジスタのベースに印加する構成としたことを特徴とする電力増幅回路。
【請求項５】
カレントミラー回路とエミッタホロワ回路とを備えたバイアス回路からバイアス電圧を増幅用トランジスタに印加して電力増幅を行う電力増幅回路であって、
ＮＰＮ型の第１、第２のバイアス用トランジスタから構成される第１のカレントミラー回路と、Ｐチャネル電界効果型の第１、第２のバイアス用トランジスタから構成される第２のカレントミラー回路とから成るカレントミラー回路と、
上記第１のカレントミラー回路と上記第２のカレントミラー回路に接続され、両カレントミラー回路により形成されるバイアス電圧を出力するエミッタホロワ回路と、
上記エミッタホロワ回路に接続され、上記バイアス電圧を上記増幅用トランジスタに印加するバイアス印加手段と、
上記エミッタホロワ回路と上記バイアス印加手段との接続点を接地する接地手段と、
を備え、上記バイアス回路で得られるバイアス電圧を、上記エミッタホロワ回路及び上記バイアス印加手段を介して上記増幅用トランジスタのベースに印加する構成としたことを特徴とする電力増幅回路。
【請求項６】
上記バイアス印加手段はバイアス用抵抗を含んで構成され、上記接地手段は容量を含んで構成される請求項１から５のいずれかに記載の電力増幅回路。
【請求項７】
上記バイアス印加手段はバイアス用インダクタを含んで構成され、上記接地手段は容量を含んで構成され、該インダクタと該容量とによる共振周波数が、上記増幅用トランジスタに入力されるＲＦ周波信号の周波数よりも低くされる請求項１から５のいずれかに記載の電力増幅回路。
【請求項８】
上記バイアス回路と上記増幅用トランジスタとが、１つの半導体基板上に構成される請求項１から８のいずれかに記載の電力増幅回路。
【請求項９】
上記接地手段は、上記増幅用トランジスタとは別の接地端子により接地を行う構成である請求項１から５のいずれかに記載の電力増幅回路。
【請求項１０】
ＲＦ信号を受信する受信機であって、
受信したＲＦ信号を増幅する低雑音増幅回路と、該低雑音増幅回路より出力されたＲＦ信号を局部発振信号により中間周波信号に周波数変換するミクサ回路と、該ミクサ回路より出力された中間周波信号を復調する復調回路とを備えて成り、
上記低雑音増幅回路が、
カレントミラー回路を備えたバイアス回路からバイアス電圧を増幅用トランジスタに印加して電力増幅を行う電力増幅回路であって、上記バイアス回路に接続され、上記バイアス電圧を上記増幅用トランジスタに印加するバイアス印加手段と、該バイアス回路と上記バイアス印加手段との接続点を接地する接地手段とを備え、上記カレントミラー回路で得られるバイアス電圧を、上記バイアス回路から上記バイアス印加手段を介して上記増幅用トランジスタのベースに印加する構成の電力増幅回路を有して構成されることを特徴とする受信機。
【請求項１１】
ＲＦ信号を送信する送信機であって、
変調により中間周波信号を出力する変調回路と、該出力された中間周波信号を局部発振信号によりＲＦ信号に周波数変換するミクサ回路と、該ミクサ回路より出力されたＲＦ信号を増幅する電力増幅回路とを備えて成り、
上記電力増幅回路が、
カレントミラー回路を備えたバイアス回路からバイアス電圧を増幅用トランジスタに印加して電力増幅を行う構成であって、上記バイアス回路に接続され、上記バイアス電圧を上記増幅用トランジスタに印加するバイアス印加手段と、該バイアス回路と上記バイアス印加手段との接続点を接地する接地手段とを備え、上記カレントミラー回路で得られるバイアス電圧を、上記バイアス回路から上記バイアス印加手段を介して上記増幅用トランジスタのベースに印加する構成であることを特徴とする送信機。
【請求項１２】
ＲＦ信号の受信と送信が可能な送受信機であって、
受信したＲＦ信号を増幅する低雑音増幅回路と、該低雑音増幅回路より出力されたＲＦ信号を局部発振信号により中間周波信号に周波数変換するミクサ回路と、該ミクサ回路より出力された中間周波信号を復調する復調回路と、変調により中間周波信号を出力する変調回路と、該出力された中間周波信号を局部発振信号によりＲＦ信号に周波数変換するミクサ回路と、該ミクサ回路より出力されたＲＦ信号を増幅する電力増幅回路とを備えて成り、
上記低雑音増幅回路及び上記電力増幅回路が、
カレントミラー回路を備えたバイアス回路からバイアス電圧を増幅用トランジスタに印加して電力増幅を行う構成であって、上記バイアス回路に接続され、上記バイアス電圧を上記増幅用トランジスタに印加するバイアス印加手段と、該バイアス回路と上記バイアス印加手段との接続点を接地する接地手段とを備え、上記カレントミラー回路で得られるバイアス電圧を、上記バイアス回路から上記バイアス印加手段を介して上記増幅用トランジスタのベースに印加する構成であることを特徴とする送受信機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カレントミラー回路を備えた電力増幅回路技術に関する。
【背景技術】
【０００２】
従来技術例として、図１０に電力増幅回路の構成例を示す。本電力増幅回路は、無線ＬＡＮシステムにおいて、変調された無線周波信号(ＲＦ信号)をアクセスポイントあるいは無線ＬＡＮシステムを搭載している他のパーソナルコンピュータ等に送信するための送信部の最終段に用いられる電力増幅回路の一例を示し、入力される信号は周波数が５ＧＨｚ帯のＲＦ信号であり、電源電圧は３.３Ｖである。
【０００３】
図１０の電力増幅回路は、ＲＦ信号入力端子１と、ＲＦ信号出力端子２と、電源端子３と、基準電圧端子４と、増幅用トランジスタ５と、接地用容量６と、入力整合回路２０と、出力整合回路３０とバイアス回路４０とバイアス用抵抗７を有しており、増幅用トランジスタ５のエミッタを接地し、ベースを入力整合回路２０を介しＲＦ信号入力端子１に接続するとともに、バイアス回路４０に接続し、コレクタは出力整合回路３０を介しＲＦ信号出力端子２と電源端子３に接続する。さらに、バイアス回路４０は、バイアス用トランジスタ４３、４４、４５と、電流調整用抵抗４１、４２を有し、エミッタが接地されたバイアス用トランジスタ４３のベースをバイアス用トランジスタ４４のエミッタに接続し、コレクタをバイアス用トランジスタ４４のベースに接続するとともに、電流調整用抵抗４２、４１を介し基準電圧端子４に接続し、電流調整用抵抗４１、４２の接続点にバイアス用トランジスタ４５のベースを接続する。そして、バイアス用トランジスタ４４のコレクタとバイアス用トランジスタ４５のコレクタに電源電圧端子３を接続し、バイアス用トランジスタ４５のエミッタはバイアス用抵抗７を介して、増幅用トランジスタ５のベースにバイアス電圧を印加する。また、入力整合回路２０は、容量２１、２２と、インダクタ２３を有し、増幅用トランジスタ５のベースとＲＦ信号源インピーダンスとのインピーダンス整合を図り、出力整合回路３０は、インダクタ３１、３３と、容量３２を有し、増幅用トランジスタ５のコレクタと負荷インピーダンスとのインピーダンス整合を図るとともに、電源端子３の電圧を増幅用トランジスタ５のコレクタに供給する働きも兼ねている。
【０００４】
上記高周波増幅回路は、ＲＦ信号入力端子１に入力された５ＧＨｚ帯のＲＦ信号を増幅用トランジスタ５により増幅し、ＲＦ信号出力端子２に出力する。このとき増幅用トランジスタ５にバイアス電圧を供給するバイアス回路４０は、温度変化により増幅用トランジスタ５のベースとコレクタ間電圧ＶＢＥが変化することによるバイアス電流の変動をバイアス回路４０のバイアス用トランジスタ４３、４４により構成されるカレントミラー回路とバイアス用トランジスタ４５のエミッタホロワ回路のベースとコレクタ間電圧の温度変化による変動で打ち消すことにより、増幅用トランジスタ５のコレクタ電流の温度依存性を抑えている（例えば、非特許文献１参照）。さらに、カレントミラー回路と増幅用トランジスタ間をエミッタホロワ回路によるバッファを介して接続することにより、電力増幅回路における高出力時のドライブ能力が不足しないようにしている。
【０００５】
また、増幅用トランジスタ５に流れるコレクタ電流は、電流調整用抵抗４１、４２の値により調整し、増幅用トランジスタ５のベースとバイアス回路４０間の接続は、バイアス用抵抗７を介することにより、バイアス回路４０のインピーダンスの影響による利得の低下を抑えるとともに、増幅用トランジスタ５のベースに入力されたＲＦ信号がバイアス用抵抗７を介してバイアス回路４０に漏れ込むことに起因したバイアス用トランジスタ４５における歪の発生と、増幅用トランジスタ５における歪特性の劣化とを抑えている。
【０００６】
【非特許文献１】「Ｗ-ＣＤＭＡ用２段パワーアンプＨＢＴ  ＭＭＩＣにおける歪相殺を用いた効率向上手法」社団法人  電子情報通信学会  信学技報  、ＥＤ２００１−２０７、図７
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記従来技術では、バイアス回路４０のインピーダンスの影響による利得の低下や、入力されたＲＦ信号がバイアス回路４０に漏れ込むことによりバイアス用トランジスタ４５において歪が発生することによる歪の劣化を小さくするためにはバイアス用抵抗７の抵抗値を大きくすればよい。しかしながら、増幅用トランジスタのベースとエミッタ間がダイオードとしてオン動作するような強レベルのＲＦ信号が入力された場合には、増幅用トランジスタの入力インピーダンスが小さくなるとともに、ベースとエミッタ間の電圧ＶＢＥの平均値が減少し、ベース電流が増加するため、バイアス用抵抗７による電圧降下が大きくなり、増幅用トランジスタへのバイアス電流の供給が不足する。このため、入出力特性が劣化し、十分な出力パワーが得られなくなる。
【０００８】
例えば、図１０の電力増幅回路を受信機の初段の低雑音増幅回路に用いた場合、強入力時に出力波形が歪んでしまい、十分なダイナミックレンジが得られない。また、送信機の最終段の電力増幅回路に用いた場合も、十分な送信電力が得られない。しかしながら、バイアス用抵抗７に替えて、ＲＦ信号に対し大きなインピーダンスとなるインダクタを用いれば、インダクタによる電圧降下はなくなるため、入出力特性は改善されるが、電力増幅回路の集積化を考えた場合には、インダクタの半導体チップ面積が非常に大きくなるため、集積化は不可能であるし、バイアス回路のバイアス電流の供給能力にも限界がある。
本発明の課題点は、上記従来技術の状況に鑑み、電力増幅回路において、入出力特性の改善を図れるようにすること、入出力特性の劣化や歪特性の劣化が少ない状態で集積回路化を可能にすることである。
本発明の目的は、上記課題点を解決し、集積化に適した使い勝手性の良い電力増幅回路技術の提供にある。
【課題を解決するための手段】
【０００９】
上記課題点を解決するために、本発明では、電力増幅回路として、バイアス回路のカレントミラー回路で発生したバイアス電圧を増幅用トランジスタに印加するためのバイアス印加手段と、該バイアス印加手段と上記バイアス回路との接続点を接地する接地手段とを備えた構成とする。バイアス印加手段はバイアス用抵抗を含む構成とし、接地手段は容量を含む構成とする。
【発明の効果】
【００１０】
本発明によれば、電力増幅回路において、入出力特性の改善を図れる。また、入出力特性を確保した状態での集積化も可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を実施するための最良の形態につき、図面を用いて説明する。
図１は本発明の第１の実施形態としての電力増幅回路の構成例図である。
図１において、１０１は接地用容量、１０２は接地用抵抗、１０３はバイアス用インダクタ、１０４はバイアス用抵抗であり、その他、図１０に対応する部分には同一符号を付けて説明を省く。バイアス用トランジスタ４３、４４と電流調整用抵抗４１、４２はカレントミラー回路を構成し、バイアス用トランジスタ４５はエミッタホロワ回路を構成する。接地用容量１０１と接地用抵抗１０２の接続構成は接地手段を構成する。バイアス用インダクタ１０３とバイアス用抵抗１０４の接続構成はバイアス印加手段を構成する。エミッタホロワ回路を構成するバイアス用トランジスタ４５のエミッタには、上記バイアス印加手段が接続され、該接続点は、接地用抵抗１０２と接地用容量１０１の直列接続体（接地手段）により接地される。
【００１２】
上記構成において、ＲＦ信号入力端子１に入力されたＲＦ信号は、入力整合回路２０を介し増幅用トランジスタ５により増幅され、出力整合回路３０を介しＲＦ信号出力端子２より出力される。また、バイアス用トランジスタ４５のエミッタからのバイアス電圧が、バイアス用インダクタ１０３とバイアス用抵抗１０４の直列接続構成（バイアス印加手段）を介し増幅用トランジスタ５のベースに印加される。
【００１３】
上記構成により、エミッタホロワ回路のエミッタを、接地用抵抗１０２と接地用容量１０１の直列接続体（接地手段）により接地することにより、増幅用トランジスタ５のベースに入力されたＲＦ信号のバイアス回路４０への漏れ込みが抑えられる。このため、バイアス用抵抗１０４及びバイアス用インダクタ１０３の値を小さくしても、歪特性の劣化や入出力特性の劣化が抑えられ、この結果、集積化に適した電力増幅回路構成を得ることができる。
【００１４】
図２は本発明の第２の実施形態としての電力増幅回路の構成例図である。
図２において、２００はバイアス回路であり、電流調整用抵抗２０１、バイアス用トランジスタ２０２、２０３により構成され、その他、図１に対応する部分については同一符号を付けて説明を省略する。
【００１５】
バイアス回路２００内において、バイアス用トランジスタ２０２、２０３はカレントミラー回路を形成する。エミッタが接地されたバイアス用トランジスタ２０２のベースは、バイアス用トランジスタ２０３のエミッタに接続され、バイアス用トランジスタ２０２のコレクタは、バイアス用トランジスタ２０３のベースに接続されるとともに、電流調整用抵抗２０１を介し基準電圧端子４に接続されている。バイアス用トランジスタ２０３のコレクタは電源端子３に接続されている。さらに、バイアス用トランジスタ２０２のベースとバイアス用トランジスタ２０３のエミッタとの接続点を、バイアス印加手段としてのバイアス用インダクタ１０３及びバイアス用抵抗１０４を介して増幅用トランジスタ５のベース接続するとともに、接地用抵抗１０２及び接地用容量１０１との直列接続体（接地手段）により接地する。
【００１６】
上記第２の実施形態の構成は、上記図１の第１の実施形態の構成に対し、バイアス電圧を、エミッタホロワ回路を介さずに直接、増幅用トランジスタ５に印加する構成である。その他の構成は、第１の実施形態と同様である。エミッタホロワ回路を用いていないため、回路の簡略化を図れる。
【００１７】
図３は本発明の第３の実施形態としての電力増幅回路の構成例図である。本第３の実施形態は、バイアス回路内に２個のカレントミラー回路を有する場合である。
図３において、３００はバイアス回路、３０１、３０２はそれぞれ、ＰＮＰ型のバイアス用トランジスタ、３０３、３０４はそれぞれ、電流調整用抵抗、３０５は、増幅用トランジスタ５に流れる電流を調整するための電流調整用抵抗である。その他、図１に対応する部分には同一符号を付けて説明を省く。バイアス回路３００内において、ＮＰＮ型のバイアス用トランジスタ４３、４４は第１のカレントミラー回路を構成し、ＰＮＰ型のバイアス用トランジスタ３０１、３０２は第２のカレントミラー回路を構成する。バイアス用トランジスタ４５はエミッタホロワ回路を構成する。接地用容量１０１と接地用抵抗１０２の接続構成は接地手段を構成する。また、バイアス用インダクタ１０３とバイアス用抵抗１０４の接続構成はバイアス印加手段を構成する。エミッタホロワ回路を構成するバイアス用トランジスタ４５のエミッタには、上記バイアス印加手段が接続され、該接続点は、上記接地手段としての接地用抵抗１０２と接地用容量１０１の直列接続体により接地される。
【００１８】
上記構成において、バイアス回路３００内では、第２のカレントミラー回路を構成するＰＮＰ型のバイアス用トランジスタ３０１のエミッタとＰＮＰ型のバイアス用トランジスタ３０２のエミッタには、それぞれ電流調整用抵抗３０３、電流調整用抵抗３０４を介して基準電圧が印加される。該両バイアス用トランジスタ３０１、３０２のベースが共通接続される。該共通接続点とＰＮＰ型のバイアス用トランジスタ３０２のコレクタが接続される。ＰＮＰ型のバイアス用トランジスタ３０２のコレクタは、バイアス用トランジスタ４５のコレクタに接続されるとともに、電流調整用抵抗３０５により接地され、さらに、ＰＮＰ型のバイアス用トランジスタ３０１のコレクタは、電流調整用抵抗４１に接続される。
【００１９】
以上の構成にすることにより、第１の実施形態と同様の効果が得られる他に、電流調整用抵抗３０３と電流調整用抵抗３０４の抵抗比を適切値に選ぶことにより、強入力レベル時に、第１のカレントミラー回路のバイアス用トランジスタ４３に流れる電流が大きくなるようにすれば、強入力レベル時における増幅用トランジスタ５のベース−エミッタ間電圧ＶＢＥの低下によるバイアス電流の供給不足を抑えられる。このため、入出力特性の劣化をさらに抑えることができる。
【００２０】
以上の構成にすることにより、ＰＮＰ型のバイアス用トランジスタ３０２を介してバイアス用トランジスタ４５のコレクタに流れる電流をＩｂ１、ＰＮＰ型のバイアス用トランジスタ３０１を介してバイアス用トランジスタ４３に流れる電流をＩｂ２、電流調整用抵抗３０３の抵抗値をＲｂ２、電流調整用抵抗３０４の抵抗値をＲｂ１とすると、Ｉｂ２は近似値として、次の数１から求められる。すなわち、
Ｉｂ２≒（Ｒｂ１／Ｒｂ２）×Ｉｂ１                …（数１）
上記数１より、増幅用トランジスタ５のベースとエミッタ間がダイオードとしてオン動作するような強レベルのＲＦ信号が入力され、ベース−エミッタ間電圧ＶＢＥが減少し、ＰＮＰ型のバイアス用トランジスタ３０２とエミッタホロワ回路のバイアス用トランジスタ４５を介して流れるバイアス電流Ｉｂ１が増加すると、電流調整用抵抗３０４、３０３の抵抗値Ｒｂ１、Ｒｂ２の比に等しいバイアス電流がＰＮＰ型のバイアス用トランジスタ３０１を介してバイアス用トランジスタ４３に流れる。このため、電流調整用抵抗電流調整用抵抗３０４、３０３の抵抗値Ｒｂ１、Ｒｂ２の比を適切な値に選ぶことにより、強入力レベル時のベース−エミッタ間電圧ＶＢＥが低下した場合、バイアス用トランジスタ４３に流れるバイアス電流が大きくなるようにすれば、強入力レベル時のバイアス電流の不足による入出力特性の劣化を抑えることができる。
【００２１】
図４は、本発明の第４の実施形態としての電力増幅回路の構成例図である。本第４の実施形態は、バイアス回路内に、電界効果型トランジスタを用いて成るカレントミラー回路を有する場合である。
【００２２】
図４において、４００はバイアス回路、４０１、４０２は、Ｐチャネル型の電界効果型トランジスタである。その他、図３に対応する部分については同一符号を付けて説明を省く。
図４の第４の実施形態としての電力増幅回路は、図３の第３の実施形態としての電力増幅回路と比較すると、第２のカレントミラー回路を、ＰＮＰ型トランジスタに替え、Ｐチャネル型の電界効果型トランジスタ（ＦＥＴ）で構成する。Ｐチャネル型の電界効果トランジスタを用いた構成により、電力増幅回路を集積化した場合にそのチップ面積の縮小化を図ることができる。
【００２３】
図５は、本発明の第５の実施形態としての電力増幅回路の構成例図である。
図５において、５００はＩＣパッケージである。その他、図１に対応する部分については同一符号を付けて説明を省く。
図５に示す電力増幅回路は、上記図１の第１の実施形態の電力増幅回路を集積化した場合の構成を示したものである。図５において、増幅用トランジスタ５とバイアス回路４０と接地用容量１０１と接地用抵抗１０２とバイアス用インダクタ１０３とバイアス用抵抗１０４は同一の半導体基板上に集積化され、ＩＣパッケージ５００に封入されている。また、入力整合回路２０と出力整合回路３０は外付けとし、増幅用トランジスタ５と接地用容量１０１とバイアス回路４０の接地端子は、それぞれ別に設けた構成としている。
【００２４】
なお、図１の第１の実施形態としての電力増幅回路を集積化する場合、増幅用トランジスタ５と接地用容量１０１の接地を共通とすると、増幅用トランジスタ５と接地用容量１０１間のアイソレーションが劣化する。このため、増幅用トランジスタ５により増幅されたＲＦ信号が、増幅用トランジスタ５と接地用容量１０１の接地の共通接続点を介し接地用容量１０１と接地用抵抗１０２を経由してバイアス回路４０に漏れ込む。該ＲＦ信号の漏れ込みにより、バイアス回路４０で歪が発生し、増幅用トランジスタ５の歪特性が劣化する。増幅用トランジスタ５の接地端子と接地用容量１０１の接地端子とをそれぞれ別に設けることにより、集積化した場合であっても歪特性の劣化を抑えることができる。
【００２５】
図６、図７及び図８は、本発明の効果の説明図である。
図６は、上記図１に示した第１の実施形態の電力増幅回路の３次歪特性の実験結果を示したものである。
図６において、実験は、２.４ＧＨｚ帯無線ＬＡＮの送信部の最終段の電力増幅回路について行い、ＲＦ信号入力レベル−１５ｄＢｍ、電源電圧３.３Ｖで、電圧基準端子に３Ｖを印加したときの３次歪特性を測定したものである。横軸には入力ＲＦ信号周波数をとり、縦軸には３次歪抑圧比をとっている。また、図６の特性は、図１の電力増幅回路の第１の実施形態の特性である。バイアス用インダクタ１０３のインダクタンス値は５ｎＨ、バイアス用抵抗１０４は５０Ω、接地用容量１０１は２ｐＦ、接地抵抗１０２は１０Ωとしている。これら素子を含む電力増幅回路の集積化は容易に可能である。また、バイアス用インダクタ１０３と接地用容量１０１との共振周波数は約１.６ＧＨｚであり、入力されるＲＦ信号の周波数よりも低くしてある。これにより、共振によるＲＦ信号の劣化を小さくしている。接地用容量１０１の付加により、入力されたＲＦ信号のバイアス回路への漏れ込みが抑えられるため、３次歪特性が改善される。
【００２６】
図７は、図３の第３の実施形態の電力増幅回路の入出力特性のシミュレーション結果を示す図である。本シミュレーションは、５ＧＨｚ帯無線ＬＡＮの送信部の最終段の電力増幅回路の入出力特性について行ったものであり、ＲＦ信号周波数５.２ＧＨｚ、電源電圧３.３Ｖで、電圧基準端子に３Ｖを印加するものとしている。横軸は入力電力、縦軸は電力利得である。本シミュレーション結果から、バイアス回路にＰＮＰ型トランジスタで構成される第２のカレントミラー回路を設けることにより、強入力時のバイアス電流の不足が改善されるため、強入力時の電力利得の劣化が抑えられる。
【００２７】
図８は、第５の実施形態の電力増幅回路（図５）の３次歪特性のシミュレーション結果を示す図である。
シミュレーション結果から、増幅用トランジスタの接地と接地用容量の接地を別々にして集積化した場合、増幅用トランジスタと接地用容量間のアイソレーションが十分確保されるため、入力されたＲＦ信号がバイアス回路に漏れ込むことによる歪特性の劣化が抑えられる。
【００２８】
図９は、上記本発明の電力増幅回路を用いた送受信機の構成例である。以下、本図９を用いて、送信機、受信機及び送受信機につき説明する。
図９は、５.２ＧＨｚ帯の無線ＬＡＮシステムの送受信機の構成例である。図９において、９０１は送受信兼用アンテナ、９０２は切替え回路、９０３は低雑音増幅回路、９０４、９０６、９１４、９１６はバンドパスフィルタ、９０５、９１３はミクサ回路、９０７は直交信号復調部、９０８ベースバンド信号処理部、９０９は制御部、９１０は局部発信回路、９１１はＰＬＬ回路、９１２は直交信号変調部、９１５は電力増幅回路である。本送受信機では、同一の周波数帯域を用いて送信と受信を交互に切替えてデータの送受信が行われ、図の低雑音増幅回路９０３及び電力増幅回路９１５には、少なくとも上記図１から図５に示した電力増幅回路のいずれかを用いるとする。
【００２９】
図９の無線ＬＡＮシステムにおける送受信機について、まず無線ＬＡＮのアクセスポイントあるいは他の無線ＬＡＮを搭載したパーソナルコンピュータより送信された５.２ＧＨｚ帯のＲＦ信号を受信する場合について説明する。
図９において、ベースバンド信号処理部９０８の制御部９０９は切替え回路９０２を受信側に切替えるとともに、送信部をオフ状態とし、受信部をオン状態とする。そして、アクセスポイントあるいは他のパーソナルコンピュータから送信されたＲＦ信号は、送受信兼用アンテナ９０１より受信され、切替え回路９０２を介し、低雑音増幅回路９０３に入力される。入力されたＲＦ信号は増幅され、バンドパスフィルタ９０４を介し、ミクサ回路９０５に入力される。ミクサ回路９０５では、ＰＬＬ回路９１１により発信周波数を制御された送受信兼用の局部発振回路９１０からの局部発振信号により、入力されたＲＦ信号を１ＧＨｚ帯の中間周波信号に周波数変換し、バンドパスフィルタ９０６を介し直交信号復調部９０７に入力する。直交信号復調部９０７では入力された中間周波信号をＩ／Ｑの直交信号に復調された後、ベースバンド信号処理部９０８により、ベースバンドのデータ信号に復調される。そして、この復調されたデータ信号はインターフェイスを介し、この送受信機を搭載しているパーソナルコンピュータ等のメモリに格納される。
【００３０】
次に、無線ＬＡＮの送受信機からアクセスポイントあるいは無線ＬＡＮを搭載している他のパーソナルコンピュータにデータ信号を送信する場合について説明する。
図９において、ベースバンド信号処理部９０８の制御部９０９は切替え回路９０２を送信側に切替えるとともに、受信部をオフ状態とし、送信部をオン状態とする。
ベースバンド信号処理部９０８ではデータ信号をＩ／Ｑの直交信号に変調し、直交信号変調部９１２に入力する。入力されたＩ／Ｑの直交信号は、直交信号変調部９１２において１ＧＨｚ帯の中間周波信号として変調出力され、ミクサ回路９１３に入力される。入力された中間周波信号はミクサ回路９１３において、ＰＬＬ回路９１１により発信周波数を制御された送受信兼用の局部発振回路９１０からの局部発振信号により、５.２ＧＨｚ帯のＲＦ信号に周波数変換出力され、バンドパスフィルタ９１４を介し電力増幅回路９１５に入力される。電力増幅回路９１５では、入力されたＲＦ信号を電力増幅し、バンドパスフィルタ９１６と切替え回路９０２を介し送受信兼用アンテナ９０１により送信する。
【００３１】
以上の図９の無線ＬＡＮシステムにおける送受信機において、低雑音増幅回路９０３及び電力増幅回路９１５に、上記図１から図５に示した電力増幅回路のいずれかを用いることにより、歪特性や入出力特性に優れ、さらに、これらの回路を集積化した場合であっても、歪特性や入出力特性の劣化の少ない送受信機を得ることができる。
無線ＬＡＮやセルラ電話などの送受信機や、ＴＶ、ＣＡＴＶ、衛星放送、衛星通信等の受信機とそれらに用いられる低雑音増幅回路、電力増幅回路に関する。
【図面の簡単な説明】
【００３２】
【図１】本発明の第１の実施形態を示す図である。
【図２】本発明の第２の実施形態を示す図である。
【図３】本発明の第３の実施形態を示す図である。
【図４】本発明の第４の実施形態を示す図である。
【図５】本発明の第５の実施形態を示す図である。
【図６】第１の実施形態の３次歪特性の実験結果を示す図である。
【図７】第３の実施形態の入出力特性のシミュレーション結果を示す図である。
【図８】第５の実施形態の３次歪特性のシミュレーション結果を示す図である。
【図９】本発明の電力増幅回路を用いた送受信機の構成例を示す図である。
【図１０】従来技術例を示す図である。
【符号の説明】
【００３３】
１…ＲＦ信号入力端子、
２…ＲＦ信号出力端子、
３…電源端子、
４…基準電圧端子、
５…増幅用トランジスタ、
２０…入力整合回路、
３０…出力整合回路、
４０、２００、３００、４００…バイアス回路、
４３、４４、４５、２０２、２０３、３０１、３０２、４０１、４０２…バイアス用トランジスタ、
４１、４２、２０１、３０３、３０４、３０５…電流調整用抵抗、
７、１０４…バイアス用抵抗、
１０１…接地用容量、
１０２…接地用抵抗、
１０３…バイアス用インダクタ、
２３、３１、３３…インダクタ、
２１、２２、３１…容量、
５００…ＩＣパッケージ、
９０１…送受信兼用アンテナ、
９０２…切替え回路、
９０３…低雑音増幅回路、
９０４、７０６、７１４、７１６…バンドパスフィルタ、
９０５、９０６…ミクサ回路、
９０７…直交信号復調器、
９０８…ベースバンド信号処理部、
９０９…制御部、
９１０…局部発信回路、
９１１…ＰＬＬ回路、
９１２…直交信号変調器、
９１５…電力増幅回路。
【図１】
2005175668.tif 000003
【図２】
2005175668.tif 000004
【図３】
2005175668.tif 000005
【図４】
2005175668.tif 000006
【図５】
2005175668.tif 000007
【図６】
2005175668.tif 000008
【図７】
2005175668.tif 000009
【図８】
2005175668.tif 000010
【図９】
2005175668.tif 000011
【図１０】
2005175668.tif 000012