(57)【要約】【課題】  本発明は小型化可能で製造工程の簡素化により費用節減及び収率向上を図れるFBARとこれを用いた素子及びその製造方法に関するものである。【解決手段】  本発明はウェーハの上部に所定間隔で多数の犠牲層を形成し、前記犠牲層の上部に夫々圧電層と多数の電極とで成る素子機能部を形成した後、第１ドライフィルムで前記FBAR用ウェーハの上部に形成された素子機能部を囲繞するよう側壁を形成してから、前記犠牲層を除去してエアギャップを形成し、次いで、前記側壁の上部に第２ドライフィルムを積層してパッケージの屋根を形成し、側壁及び屋根を成すドライフィルムを硬化させた後、切断してFBAR素子を製造することにより、簡単な構造及び工程により素子機能部を保護できる保護構造の形成が可能になる。【選択図】図２
2005102113.tif 000002
【特許請求の範囲】
【請求項１】
ウェーハを用意する段階；
前記ウェーハの上部に所定間隔で複数の犠牲層を形成する段階；
前記犠牲層の上部に夫々圧電層と複数の電極を有する素子機能部を形成する段階；
第１ドライフィルムで前記FBAR用ウェーハの上部に形成された素子機能部を囲繞するよう側壁を形成する段階；
前記犠牲層を除去してエアギャップを形成する段階；
前記側壁の上部に第２ドライフィルムを積層してパッケージの屋根を形成する段階；
前記側壁及び屋根を成すドライフィルムを硬化させる段階；及び、
前記ウェーハを区分された複数の行と列別に切断する段階
を含むFBAR素子の製造方法。
【請求項２】
前記素子機能部を形成する段階は、
前記犠牲層上に伝導性材料を塗布して複数の下部電極を形成する段階；
前記下部電極の上部に圧電材料を塗布して複数の圧電層を形成する段階；及び
前記複数圧電層の上部に伝導性材料を塗布して複数の上部電極を形成する段階
を備える請求項１に記載のFBAR素子の製造方法。
【請求項３】
前記側壁を形成する段階は、
前記ウェーハに形成された複数の素子機能部の夫々の上部に保護層を形成する段階；
前記ウェーハ及び保護層の上部にドライフィルムをラミネーティングする段階；
前記保護層上部のドライフィルムを除去する段階；及び、
前記保護層を除去する段階
を備える請求項１に記載のFBAR素子の製造方法。
【請求項４】
前記ドライフィルムを硬化させる段階は紫外線露出工程を有する請求項１に記載のFBAR素子の製造方法。
【請求項５】
前記側壁を陽性ドライフィルムで、保護層は陰性フォトレジストで形成されることを特徴とする請求項３に記載のFBAR素子の製造方法。
【請求項６】
前記側壁を陰性ドライフィルムで、保護層は陽性フォトレジストで形成されることを特徴とする請求項３に記載のFBAR素子の製造方法。
【請求項７】
ウェーハを用意する段階；
前記ウェーハを複数の行と列に区分し、前記区分された区域毎に複数の犠牲層を形成する段階；
犠牲層の上部に垂直方向に配置される圧電層及び複数の内部電極を備える素子機能部と、前記内部電極に電気的に連結され各区域の境界線に近接して位置されるよう複数の外部電極とを前記ウェーハ上部に形成する段階；
第１ドライフィルムで前記複数の素子機能部を夫々囲繞する側壁を形成する段階；
前記犠牲層を除去してエアギャップを形成する段階；
前記側壁の上部に第２ドライフィルムをラミネーティングする段階；
前記各区域の境界線を中心に所定面積内の第２ドライフィルムを除去する段階；
前記第１、２ドライフィルムを硬化させる段階；及び、
前記区分された各区域の境界線に沿って前記ウェーハを切断する段階
を含むFBAR素子の製造方法。
【請求項８】
前記素子機能部及び外部電極を形成する段階は、
伝導性材料を塗布して犠牲層の上部に位置する複数の下部電極と前記下部電極と一体になり各区域の境界線まで延長され位置する下部外部電極を形成する段階；
前記下部電極の上部に圧電材料を塗布して複数の圧電層を形成する段階；及び、
前記圧電層の上部に位置する複数の上部電極と前記複数の上部電極と一体になり各区域の境界線まで延長される上部外部電極を形成する段階
を備える請求項７に記載のFBAR素子の製造方法。
【請求項９】
前記側壁を形成する段階は、
前記複数の素子機能部夫々の上部に保護層を形成する段階；
前記ウェーハ及び保護層の上部にドライフィルムをラミネーティングする段階；
前記保護層の上部のドライフィルムを除去する段階；及び、
前記保護層を除去する段階
を備える請求項７に記載のFBAR素子の製造方法。
【請求項１０】
前記ドライフィルムを硬化させる段階は紫外線露出工程により行われる請求項７に記載のFBAR素子の製造方法。
【請求項１１】
前記側壁は陽性ドライフィルムから、保護層は陰性フォトレジストを備えることを特徴とする請求項９に記載のFBAR素子の製造方法。
【請求項１２】
前記側壁は陰性ドライフィルムから、保護層は陽性フォトレジストを備えることを特徴とする請求項９に記載のFBAR素子の製造方法。
【請求項１３】
請求項１ないし１２中いずれか一項に記載の方法により１以上のFBAR素子を製造する段階；
１以上の導電性パターンが形成された印刷回路基板を設ける段階；
前記印刷回路基板上に１以上の前記FBAR素子をダイボンディングする段階；
前記夫々のFBAR素子の電極と印刷回路基板上の対応する導電性パターンとをワイヤボンディングにより電気的に連結する段階；及び、
前記印刷回路基板の上部及び複数FBAR素子を全てカバーするよう保護層を形成する段階
を備えるFBARデュープレクサの製造方法。
【請求項１４】
所定の大きさの基板；
前記基板の中央部に所定のエアギャップを置いて形成され外部から印加される電気信号に応じて共振機能を行う素子機能部；
前記基板の上面上にその縁端とほぼ接するよう形成され前記素子機能部と電気的に連結される複数の外部電極；及び、
前記基板の上部に前記素子機能部を囲繞するよう形成された側壁と前記側壁の上部を覆う屋根とで成り、ドライフィルムを露光、現像、硬化させ形成されたキャップ
を備えるFBAR素子。
【請求項１５】
請求項１４に記載のFBAR素子；
前記FBAR素子がダイボンディングにより装着され、外部電極が夫々のパターンとワイヤボンディングにより電気的に接続された印刷回路基板；及び、
前記FBAR素子を全て含んで塗布されることにより前記印刷回路基板の上部に形成されたモールディング部
を備えるFBARデュープレクサ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜型体積弾性共振器(Film Bulk Acoustic resonator、以下FBARという)自体及びそのFBARを用いて具現したデュープレクサを含むFBAR素子に関するもので、より詳しくは小型化可能で製造工程の簡素化により費用節減及び収率向上を図れるFBARとこれを用いた素子及びその製造方法に関するものである。
【背景技術】
【０００２】
通信産業の発達に伴って無線通信用製品は漸次小型化、高品質化及び多機能化されており、こうした傾向に応じて無線通信製品に使用される部品にも小型化及び高品質化が切実に要求されている。
こうした小型化の要求を満足させるために、最近は薄膜形態から成り集積化に有利で特性の優れたFBARを用いて無線通信機器の主要部品、例えば、フィルター、デュープレクサを製造するための研究が進んでいる。
【０００３】
通常、一つのFBARはウェーハ上に圧電層を形成し、前記圧電層の上下部には圧電層に電気を与え振動させるための上下部電極を形成し、さらに前記圧電層における共振特性を向上させるよう圧電層の下部には所定のエアギャップを形成して成る。
【０００４】
図１A及び図１Bは前記FBARを用いて具現した従来のFBARデュープレクサ素子の構造を示した断面図である。
図１Aに示したFBARデュープレクサ素子は、共通端子及び送/受信端子と、前記端子らとTxフィルター部及びRxフィルター部とを電気的に連結する回路パターンとが形成され下部の支持部として働く基板(１１)上にTxフィルター部とRxフィルター部を夫々構成するための２以上のFBAR(１２)が実装され、前記基板(１１)上の回路パターンに電気的に連結された後、前記多数のFBAR(１２)が完全に密閉されるよう前記基板(１１)の上部にシーリング剤などからモールディング部(１３)を形成したものである。
【０００５】
前記において基板(１１)は具現される回路が複雑なことから、PCB(printed circuit board)やLTCC基板を主に使う。とりわけ、価格、特性、生産性の面において利点の多いPCBが用いられるが、この場合は図１Aに示したように、モールディング工程からFBAR(１２)内部の素子機能部、即ち圧電層、エアギャップ、電極層などを保護するための保護構造物が必要となる。前記保護構造物は、例えば、 ウェーハレベルパッケージ(WLP)技術を用いて所定の厚さにウェーハを加工した後、FBARの基板ウェーハの上部に接合することにより形成されることができる。
【０００６】
しかし、前記のようにFBAR(１２)に保護構造物を形成する場合は、内部の素子機能部を保護しながら素子機能部への電気的接続が可能な構造が要求されるので、FBAR(１２)の構造及び製造工程が複雑になってしまう問題がある。
例えば、ウェーハレベルパッケージ工程によりパッケージされたFBAR(１２)を基板(１１)にボンディングする場合、ウェーハレベルパッケージされたFBAR素子の寸法が約１×１mmと大変小型で、これによりパッケージを成すキャップと基板のシーリング面積が駆動部を除くと約３０〜１００?程で接合時素子が耐えられる温度が約３００℃なので、シーリング後信頼性が確保されるシーリング方法が大変制限される。
【０００７】
さらに、精密加工によりFBAR素子を量産しても、複雑な工程の為適正な収率が得難いとの問題がある。
こうした問題を解決しようとLTCC技術を利用することもあるが、これは図１Bに示したように、LTCC工程により多数のセラミックシートを積層して内部に空洞が形成されるLTCC基板(１５)を形成し、前記LTCC基板(１５)の空洞に多数のFBAR(１６)を実装してから、ワイヤボンディングにより電気的接続を行った後、前記LTCC基板(１５)の上部に金属リード(１７)を融着したりシームシーリングする。
【０００８】
この場合、デュープレクシング機能を行う回路が前記LTCC基板(１５)の内部に多層で形成される。また、モールディングの必要が無く、LTCC基板(１５)により形成された側壁によりFBAR(１６)が保護される所定の保護構造物が形成されるので、前記実装されるFBAR(１６)には別途の保護構造物が形成される必要が無い。即ち、前記FBAR(１６)はFBAR基板ウェーハ上に垂直方向に一列で配列されるエアギャップ、圧電層、及び電極層のみ形成される。
【０００９】
しかし、前記のLTCC工程を用いた場合は、LTCC焼成時歪みが発生する為、リード(１７)とLTCC基板(１５)のボンディング不良によるリーク(leak)問題が深刻となり、さらにLTCC基板(１５)が複数層のセラミックシートを積層するので、基板自体の不良発生可能性が高いとの問題がある。
以上の方式らが小型化の有効な方法として利用されているが、先に説明したように、複雑な加工工程による不良の恐れが常に存在する為、量産時マージンを確保し難く、生産に適用する際不要な高費用構造を招く同時に使用者不良の発生可能性が高くなるとの問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は前述した従来の問題点を解決すべく案出されたもので、その目的は小型化可能で製造工程の簡素化により費用節減及び収率向上を図れるFBARとこれを用いた素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１１】
上述した目的を成し遂げるための構成手段として、本発明によるFBAR素子の製造方法は、ウェーハを用意する段階；前記ウェーハの上部に所定間隔で多数の犠牲層を形成する段階；前記犠牲層の上部に夫々圧電層と多数の電極とで成る素子機能部を形成する段階；第１ドライフィルムで前記FBAR用ウェーハの上部に形成された素子機能部を囲繞するよう側壁を形成する段階；前記犠牲層を除去してエアギャップを形成する段階；前記側壁の上部に第２ドライフィルムを積層してパッケージの屋根を形成する段階；前記側壁及び屋根を成すドライフィルムを硬化させる段階; 及び、前記ウェーハを区分した多数の行と列毎に切断する段階を含んで成る。こうして簡単な構造及び工程により素子機能部をモールディング工程から保護できる保護構造の形成が可能になる。
【００１２】
さらに、本発明によるFBAR素子の製造方法は他の構成手段として、ウェーハを用意する段階；前記ウェーハを多数の行と列に区分し、前記区分された区域毎に多数の犠牲層を形成する段階；犠牲層の上部に垂直方向に配置される圧電層及び多数の内部電極から成る素子機能部と、前記内部電極に電気的に連結され各区域の境界線に近接して位置するよう多数の外部電極を前記ウェーハ上部に形成する段階；第１ドライフィルムで前記多数素子機能部を夫々囲繞する側壁を形成する段階；前記犠牲層を除去してエアギャップを形成する段階；前記側壁の上部に第２ドライフィルムをラミネーティングする段階；前記各区域の境界線を中心に所定面積内の第２ドライフィルムを除去する段階；前記第１、２ドライフィルムを硬化させる段階；及び、前記区分された各区域の境界線に沿って前記ウェーハを切断する段階を含むことができる。
【００１３】
前記本発明のFBAR素子の製造方法において、前記素子機能部及び外部電極を形成する段階は、伝導性材料を塗布して犠牲層の上部に位置する多数の下部電極と前記下部電極と一体となり各区域の境界線まで延長され位置する下部外部電極を形成する段階；前記下部電極の上部に圧電材料を塗布して多数の圧電層を形成する段階；及び、前記圧電層の上部に位置する多数の上部電極と前記多数の上部電極と一体となり各区域の境界線まで延長される上部外部電極を形成する段階から成る。
【００１４】
そして、上述した本発明によるFBAR素子の製造方法において、前記側壁を形成する段階は、前記ウェーハに形成された多数の素子機能部夫々の上部に保護層を形成する段階；前記ウェーハ及び保護層の上部にドライフィルムをラミネーティングする段階；前記保護層上部のドライフィルムを除去する段階；及び、前記保護層を除去する段階から成ることができる。前記工程によりエアギャップを破損せずにドライフィルムを用いた側壁の形成が可能になる。
【００１５】
また、本発明によるFBAR素子の製造方法において、前記ドライフィルムの硬化は紫外線露出工程と熱処理工程から成ることができる。
また、前記FBAR素子の製造方法において、前記外壁は陽性ドライフィルムで、保護層は陰性フォトレジストで形成したり、逆に前記外壁を陰性ドライフィルムで、保護層は陽性フォトレジストで形成することにより、パターン加工を容易にすることができる。
【００１６】
さらに、本発明は前述した方法により製造されたFBARを２以上基板に実装し、その上部にモールディング部を形成し保護したFBARデュープレクサ素子の製造方法を提案する。
【００１７】
また、本発明は所定の寸法の基板；前記基板の中央部に所定のエアギャップを置いて形成され外部から印加される電気信号に応じて共振機能を果たす素子機能部；前記基板の上面上にその縁端とほぼ接するよう形成され前記素子機能部と電気的に連結される多数の外部電極；及び、前記基板の上部に前記素子機能部を囲繞するよう形成される側壁と前記側壁の上部を覆う屋根とで成り、ドライフィルムを露光、現像、硬化させ形成されたキャップから成るFBAR素子と、こうしたFBAR素子を多数個具備するFBARデュープレクサ素子を提供する。
【発明の効果】
【００１８】
本発明はドライフィルムを一般的なフォト工程により加工してFBAR素子の素子機能部を保護する保護構造物を形成することにより、精密加工が可能で、さらに工程進行による不良発生率が低減し、また従来のウェーハレベルパッケージFBAR素子と比較して、工程が単純化されることにより相対的に高い収率と低い投資費で量産可能になる効果を奏する。
さらに、前記FBAR素子を用いてデュープレクサを製造することにより、製造中の不良発生率を低減させ工程マージンを向上させるようになる。
【発明を実施するための最良の形態】
【００１９】
添付の図面を参照しながら本発明によるFBAR、これを用いた素子及びその製造方法について説明する。
【００２０】
図２は本発明によるFBAR素子を用いて具現されたFBARデュープレクサの側断面図であり、これを参照しながら、本発明によるFBAR素子及びFBARデュープレクサ素子について説明する。
図示のように、本発明によるFBARデュープレクサは、共通端子及び送/受信端子と前記端子らとTxフィルター部及びRxフィルター部とを電気的に連結する回路パターンとが形成され下部の支持部として機能する基板(２１)と、前記基板(２１)の上部にTxフィルター部とRxフィルター部を夫々構成するよう夫々実装され基板(２１)上の回路と電気的に連結される多数のFBAR(２２)と、前記多数のFBAR(２２)が完全に密閉されるよう前記基板(２１)の上部にシーリング剤などで形成されたモールディング部(２３)とで成る。
【００２１】
前記において基板(２１)はPCB(printed circuit board)基板やLTCC基板など回路形成が可能な如何なる種類の基板でもよいが、価格や生産性の面においてPCB基板を使用するのが好ましい。
そして、前記FBAR(２２)は、エアギャップ(２２２)が形成された所定の寸法の基板(２２１)と、エアギャップ(２２２)の上部に位置するよう前記基板(２２１)上に形成される圧電層(２２３)と、前記圧電層(２２３)と電気的に連結され信号を入出力するための多数の電極(２２４)から成り外部から印加される電気信号に応じて共振機能を果たす素子機能部(符合は省く)と、前記基板(２２１)の上部に前記素子機能部を囲繞するよう形成される側壁及び前記側壁の上部を覆う屋根から成り、ドライフィルムを露光、現像、硬化させ形成されたキャップ(２２５)とで成る。
【００２２】
前記素子機能部において、電極(２２４)はキャップ(２２５)により密閉されない基板(２２１)の外郭にまで延長形成され、この際キャップ(２２５)により密閉されず露出した電極(２２４)の部分がボンディングのための外部電極として機能するようになる。
【００２３】
したがって、前記電極(２２４)の露出部にワイヤボンディングを施すことにより、基板(２１)上の回路と電気的な接続が可能になる。
前記キャップ(２２５)は感光性ポリマーフィルムまたは非感光性ポリマーフィルムを含む絶縁フィルムを用いて加工されたもので、ラミネーティング、露光、現像、硬化など一般的な工程プロセスにより成形及び加工される為、精密加工が可能で、ウェーハレベルパッケージに比して工程が単純であり不良発生率を下げられる。また、工程の複雑なウェーハレベルパッケージより、収率及び生産性が高いのに比して、生産単価は安価である。
【００２４】
そして、前記FBARデュープレクサはこうしたドライフィルムによりモールディング部(２３)のモールディング工程からFBAR素子の素子機能部、即ちエアギャップ(２２２)、圧電層(２２３)、及び電極(２２４)を保護する保護構造物を具現することで、従来のPCB基板を用いて具現されたFBARデュープレクサに比して保護構造物の構造を単純化させ、不良発生率を低減させるようになる。また、従来のLTCC基板を用いたFBARデュープレクサに比しても工程が単純であり、不良発生率を下げ量産時収率を高めることができる。
【００２５】
次に、前述した構造のFBAR素子及びこれを用いたFBARデュープレクサの製造方法について図３の工程図を参照しながら説明する。
【００２６】
図３Aから図３Kまでの工程は本発明によるFBAR素子自体の製造工程に該当し、以後、図３Lないし図３Mは図３Aから図３Kの工程により製造されたFBAR素子を用いてデュープレクサを製造する工程に該当する。
【００２７】
先ず、本発明によるFBAR素子の製造は広面積の基板ウェーハを多数の列と行に区域を分け、夫々の区域が１つのチップとなるよう製造することにより、多数のFBARを量産する。
先ず、基板ウェーハ(３１)の上部に多数の犠牲層(３２)を一定間隔で形成する。即ち、前記基板ウェーハ(３１)の面積を多数の行と列の区域に分け、前記分かれた区域毎にその中央部に犠牲層(３２)を形成するもので、多数の犠牲層(３２)は相互行列方向に一定間隔を置く。この際、前記犠牲層(３２)を形成する工程は様々な方法によることができる。
【００２８】
次に、図３Bに示したように、前記犠牲層(３２)の上部に圧電物質を所定の厚さで塗布して圧電層(３３)を形成する。前記圧電層(３３)は犠牲層(３２)より大きく形成される。
そして、図３Cに示したように、前記圧電層(３３)の所定部分に一部が積層される多数の電極(３４)を基板ウェーハ(３１)の上面に形成する。前記多数の電極(３４)はその形成位置に応じて、圧電層(３３)の形成前に予め形成されることもできる。この際、前記多数の電極(３４)の終端は多数の行と列に区分された区域の境界線まで延長されるよう形成することにより、圧電層(３３)に電気的に連結された内部電極部とボンディングされる外部電極部を同時に形成することができる。
【００２９】
続いて、図３Dに示したように、機械的な振動が発生する素子機能部、即ち圧電層(３３)と犠牲層(３２)が垂直に配列された領域の上部にフォトレジストを塗布してフォトレジスト層(３５)を形成する。前記フォトレジスト層(３５)は、以降行われる工程において下部の圧電層(３３)などの素子機能部を保護すると共に、ドライフィルムで側壁を形成する際、パターン成形を可能にする。
【００３０】
次に、前記フォトレジスト層(３５)が形成された基板ウェーハ(３１)の上部にドライフィルム(３６)をラミネーティングする。この際、前記ドライフィルム(３６)は前記フォトレジスト層(３５)と感光タイプが逆のものを使用するのが好ましい。例えば、前記フォトレジスト層(３５)を陽性フォトレジストで形成する場合、前記工程において陰性ドライフィルムをラミネーティングし、逆に、フォトレジスト層(３５)が陰性フォトレジストに形成された場合、この工程では陽性ドライフィルムでラミネーティングを実施する。これは以後ラミネーティングされたドライフィルム(３６)のパターン成形時フォトレジスト層(３５)が共に除去されないようにするためである。
【００３１】
次に、図３Fに示したように、前記ラミネーティングされたドライフィルム(３６)の所定領域を除去することにより、素子機能部を囲繞する側壁(３７)を形成する。前記ドライフィルム(３６)の成形は除去される部分と除去されない部分とが区分されたマスクパターンを通して前記ドライフィルム(３６)の上部に光を照射した後、現像液を投入して該当部分のドライフィルムを溶かすフォト工程により行われることができる。ここで、例えばドライフィルム(３６)が陽性タイプの場合、除去される部分に光を照射し、この際その下部に位置するフォトレジスト層(３５)は陰性タイプから成るので、現像液により上部のドライフィルムのみ除去される。
【００３２】
次いで、前記フォトレジスト層(３５)の上部から犠牲層(３２)まで微細ホールを開けてから、前記ホールを通して食刻液またはガスを注入し犠牲層(３２)を除去する。こうして、図３Gに示したように、前記犠牲層(３２)があった箇所に音響学的反射のためのエアギャップ(３８)が形成される。
次いで、前記圧電層(３１)の上部に形成されているフォトレジスト層(３５)も除去する。その結果、図３Hに示したように、素子機能部(３３、３８)の上部に保護のための所定の空間を形成するための保護構造物の側壁(３７)が形成される。
次に、図３Lに示したように、前記側壁(３７)の上部にドライフィルムをラミネーティングして保護構造物の屋根(roof)(３９)を形成する。
【００３３】
そして、素子機能部の電極(３４)と電気的に連結されたボンディング用外部電極パッドを形成するが、本実施例においては前記電極(３４)が内部電極部と外部電極部とが一体として同一面上に形成されているので、図３Jに示したように、基板ウェーハ(３１)から分かれた各区域の境界線を基準に所定間隔上のドライフィルムを除去して、電極(３４)の一部を外部に露出させる。
次に、前記ドライフィルムから成る側壁(３７)と屋根(３９)とで成る保護構造物の硬度を向上させるために、UV光に露出させる。こうして、前記ドライフィルムから成る側壁(３７)と屋根(３９)はモールディング工程時素子機能部を保護できる保護構造物(４０)として機能するようになる。
【００３４】
以上の処理を済ませると、図３Kに示したように、前記基板ウェーハ(３１)を区分された多数の区域別に切断して、個別FBAR素子(４１)を完成する。
【００３５】
以上の工程により完成されたFBAR素子(４１)は自体に保護構造物(４０)が形成されるので、他部品に用いる際素子機能部を保護でき、また前記保護構造物(４０)がドライフィルムをフォト工程により加工して形成される為、不良発生率が低下する。
【００３６】
以上のFBAR素子(４１)を用いてFBARデュープレクサを製造するためには、図３Lに示したように、デュープレクシング機能を果たす回路パターンが形成された基板(４２)を設け、前記基板(４２)の上部に本発明により製造したFBAR素子(４１)を多数個実装する。そして、各実装されたFBAR素子(４１)の露出した電極と基板(４２)上に印刷された回路パターンとをワイヤ(４３)をボンディングして電気的に連結する。図３Lには例として１つのFBAR素子のみ図示したが、同様に多数個のFBAR素子(４１)を基板(４２)に装着することができる。
【００３７】
そして、次に図３Mに示したように、装着されたFBAR素子(４１)が完全に覆われるようシーリング剤を塗布した後、硬化させモールディング部(４４)を形成する。
【００３８】
この際、前記FBAR素子(４１)上のドライフィルムから成る保護構造物(４０)により前記モールディング部(４４)を形成する工程による外部磁極から素子機能部を保護することができる。
【図面の簡単な説明】
【００３９】
【図１Ａ】Aは従来のFBARデュープレクサ素子の断面構造図である。
【図１Ｂ】Bは従来のFBARデュープレクサ素子の断面構造図である。
【図２】本発明によるFBARデュープレクサ素子の断面構造図である。
【図３Ａ】Aは本発明によるFBAR及びデュープレクサ素子の製造方法を順次に示した工程図である。
【図３Ｂ】Bは本発明によるFBAR及びデュープレクサ素子の製造方法を順次に示した工程図である。
【図３Ｃ】Cは本発明によるFBAR及びデュープレクサ素子の製造方法を順次に示した工程図である。
【図３Ｄ】Dは本発明によるFBAR及びデュープレクサ素子の製造方法を順次に示した工程図である。
【図３Ｅ】Eは本発明によるFBAR及びデュープレクサ素子の製造方法を順次に示した工程図である。
【図３Ｆ】Fは本発明によるFBAR及びデュープレクサ素子の製造方法を順次に示した工程図である。
【図３Ｇ】Gは本発明によるFBAR及びデュープレクサ素子の製造方法を順次に示した工程図である。
【図３Ｈ】Hは本発明によるFBAR及びデュープレクサ素子の製造方法を順次に示した工程図である。
【図３Ｉ】Iは本発明によるFBAR及びデュープレクサ素子の製造方法を順次に示した工程図である。
【図３Ｊ】Jは本発明によるFBAR及びデュープレクサ素子の製造方法を順次に示した工程図である。
【図３Ｋ】Kは本発明によるFBAR及びデュープレクサ素子の製造方法を順次に示した工程図である。
【図３Ｌ】Lは本発明によるFBAR及びデュープレクサ素子の製造方法を順次に示した工程図である。
【図３Ｍ】Mは本発明によるFBAR及びデュープレクサ素子の製造方法を順次に示した工程図である。
【符号の説明】
【００４０】
２１  印刷回路基板
２２  FBARチップ
２３  モールディング部
２２１  基板
２２２  エアギャップ
２２３  圧電層
２２４  電極
２２５  ドライフィルムキャップ
【図１Ａ】
2005102113.tif 000003
【図１Ｂ】
2005102113.tif 000004
【図２】
2005102113.tif 000005
【図３Ａ】
2005102113.tif 000006
【図３Ｂ】
2005102113.tif 000007
【図３Ｃ】
2005102113.tif 000008
【図３Ｄ】
2005102113.tif 000009
【図３Ｅ】
2005102113.tif 000010
【図３Ｆ】
2005102113.tif 000011
【図３Ｇ】
2005102113.tif 000012
【図３Ｈ】
2005102113.tif 000013
【図３Ｉ】
2005102113.tif 000014
【図３Ｊ】
2005102113.tif 000015
【図３Ｋ】
2005102113.tif 000016
【図３Ｌ】
2005102113.tif 000017
【図３Ｍ】
2005102113.tif 000018