(57)【要約】【課題】マスクパターンを記憶するための領域を削減する。【解決手段】比較回路３０３は、セクションバッファ３０１に蓄積されたセクションヘッダとマッチングパターンＲＡＭ３０２に格納されたマッチングパターンとをＥＯＲ演算する（ＥＯＲ演算データを得る）。次にレングスデコーダ３０５は、「有効区間の開始位置」と「有効区間の長さ」を示した符号化マスクパターン（マスクｆｏｒマッチングＲＡＭに格納されている）をマッチングパターンと同じビット長のマスクパターンに変換する。次にマスク回路３０６は、ＥＯＲ演算データとマスクパターンとをＡＮＤ演算する（ＡＮＤ演算データを得る）。次に，一致検出回路３０７は、ＡＮＤ演算データのビット値が全て「０」か否かを判断する。【選択図】  図６
2005026955.tif 000002
【特許請求の範囲】
【請求項１】
所定のビット配列を有するマッチングパターンを格納するマッチングパターン記憶回路と、
所定のビット配列に符号化された符号化マスクパターンを格納するマスクパターン記憶回路と、
前記マスクパターン記憶回路に格納された符号化マスクパターンをマスクパターンに変換するマスクパターン変換回路と、
前記マスクパターン変換回路で変換されたマスクパターンが示す有効区間において、トランスポートストリームより抽出されたセクションが前記マッチングパターン記憶回路に格納されたマッチングパターンと一致するか否かの判断をビット単位で行う比較回路とを備え、
前記マスクパターンは、
前記マッチングパターンと同じビット長を有し、
前記比較回路が判断を行うべき有効区間と前記比較回路が判断を行うべきではない無効区間とをビット単位で示し、
前記符号化マスクパターンは、
前記マスクパターンの中で前記有効区間が存在するビット位置を示す
ことを特徴とするセクションフィルタ回路。
【請求項２】
請求項１において、
前記マスクパターン記憶回路はさらに、前記マスクパターンを格納し、
前記比較回路は、
前記マスクパターン変換回路で変換されたマスクパターンおよび前記マスクパターン記憶回路に格納されたマスクパターンのうちいずれか１つが示す有効区間において、トランスポートストリームより抽出されたセクションが前記マッチングパターン記憶回路に格納されたマッチングパターンと一致するか否かの判断をビット単位で行う
ことを特徴とするセクションフィルタ回路。
【請求項３】
請求項１に記載のセクションフィルタ回路を備えるトランスポートストリーム処理装置であって、
トランスポートストリームより所望のセクションを含むパケットを取得するパケット取得回路と、
前記パケット取得回路で取得されたパケットより前記セクションを取得して前記セクションフィルタ回路に出力するセクション取得回路と
前記セクションフィルタ回路でマッチングパターンと一致すると判断された前記セクションを蓄積するデータバッファとを備える
ことを特徴とするトランスポートストリーム処理装置。
【請求項４】
請求項３に記載のトランスポートストリーム処理装置を備えるデジタル放送受信装置であって、
特定のプログラムを格納する第１のメモリと、
前記第１のメモリに格納されたプログラムに従って、前記マッチングパターンおよび前記符号化マスクパターンを作成するＣＰＵとを備え、
前記特定のプログラムは、
前記ＣＰＵに前記マッチングパターンおよび前記符号化マスクパターンを作成させるプログラムであり、
前記マッチングパターン記憶回路は、
前記ＣＰＵで作成されたマッチングパターンを格納し、
前記マスクパターン記憶回路は、
前記ＣＰＵで作成された符号化マスクパターンを格納し、
前記デジタル放送受信装置は、さらに
トランスポートストリームを受信して前記トランスポートストリーム処理装置に出力する受信部と、
前記トランスポートストリーム処理装置で蓄積されたセクションデータを記録する第２のメモリとを備える
ことを特徴とするデジタル放送受信装置。
【請求項５】
所定のビット配列を有するマッチングパターンを格納するマッチングパターン記憶回路と、
前記マスクパターンと同じビット長を有するマスクパターンを格納するマスクパターン記憶回路と、
前記マスクパターン記憶回路に格納されたマスクパターンが示す有効区間において、トランスポートストリームより抽出されたセクションと前記マッチングパターン記憶回路に格納されたマッチングパターンとの比較をビット単位で行い、前記比較の結果得られたデータ（比較結果データ）のうち演算種別情報が示す区間に対して前記演算種別情報が示す演算を行うことにより前記セクションと前記マッチングパターンとが一致するか否かの判断を行う比較回路を備え、
前記マスクパターンは、
前記比較回路が判断を行うべき有効区間と前記比較回路が判断を行うべきではない無効区間とをビット単位で示し、
前記演算種別情報は、
前記比較結果データの中で演算の対象となる有効区間とその有効区間に対して行う演算の内容とを示す
ことを特徴とするセクションフィルタ回路。
【請求項６】
請求項５に記載のセクションフィルタ回路を備えるトランスポートストリーム処理装置であって、
トランスポートストリームより所望のセクションデータを含むパケットを取得するパケット取得回路と、
前記パケット取得回路で取得されたパケットより前記セクションデータを取得して前記セクションフィルタ回路に出力するセクション取得回路と、
前記セクションフィルタ回路で一致すると判断されたセクションを蓄えるデータバッファとを備える
ことを特徴とするトランスポートストリーム処理装置。
【請求項７】
請求項６に記載のトランスポートストリーム処理装置を備えるデジタル放送受信装置であって、
特定のプログラムを格納する第１のメモリと、
前記第１のメモリに格納されたプログラムに従って、前記マッチングパターン，前記符号化マスクパターン，および前記演算種別情報を作成するＣＰＵとを備え、
前記特定のプログラムは、
前記ＣＰＵに前記マッチングパターン，前記符号化マスクパターン，および前記演算種別情報を作成させるプログラムであり、
前記マッチングパターン記憶回路は、
前記ＣＰＵで作成されたマッチングパターンを格納し、
前記マスクパターン記憶回路は、
前記ＣＰＵで作成された符号化マスクパターンを格納し、
前記比較回路は、
前記マスクパターン記憶回路に格納されたマスクパターンが示す区間において、トランスポートストリームより抽出されたセクションと前記マッチングパターン記憶回路に格納されたマッチングパターンとの比較をビット単位で行い、前記比較の結果得られたデータ（比較結果データ）のうち前記ＣＰＵで作成された演算種別情報が示す区間に対して前記演算種別情報が示す演算を行うことにより前記マッチングパターンと前記セクションデータとが一致するか否かの判断を行い、
前記デジタル放送受信装置は、さらに
トランスポートストリームを受信して前記トランスポートストリーム処理装置に出力する受信部と、
前記トランスポートストリーム処理装置で蓄積されたセクションデータを記録する第２のメモリとを備える
ことを特徴とするデジタル放送受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、トランスポートストリームを受信する装置に関し、さらにトランスポートストリームより所望のセクションを取得する回路を備える装置に関する。
【０００２】
【従来の技術】
デジタル放送では映像・音声・静止画・文字データ・音楽データ・番組表などのさまざまな情報がトランスポートストリームパケット形式で伝送される。デジタル放送受信機には、受信したトランスポートストリームパケットのペイロード内のデータ形式がセクション形式のときに必要なセクションデータの抽出を行うセクションフィルタ回路が設けられている。従来のセクションフィルタ回路について、特許文献１を例にして説明する。ただし、特許文献１ではパターンマッチフィルタと書かれているが、セクションフィルタと同じ動作を行うと考えてよい。また、特許文献１のマスクフォーマッチングはマスクパターンに該当する。
【０００３】
〈従来のセクションフィルタ回路の動作〉
パターンマッチフィルタ２４（特許文献１の図２）は、ＤＥＭＵＸ５（特許文献１の図２）内にあり、入力されたトランスポートストリームのセクション（特許文献１の図３（ｃ））に対し、必要なデータであるか不要データであるか判断するブロックである。パターンマッチフィルタの動作概要は、ＣＰＵ８で設定されたマッチングパターン８バイト（特許文献１の図３（ｄ））と、マッチングパターンが有効か無効かをビット単位で指定されているマスクフォーマッチング８バイト（特許文献１の図３（ｅ））を使用し、有効なビットに関してマッチングパターンとセクション（特許文献１の図３（ｃ））を比較し、全て一致したら必要なデータと判断するものである。
【０００４】
【特許文献１】特開２０００−３２４２６号公報（図２、図３）
【０００５】
【発明が解決しようとする課題】
従来技術では、マスクパターンはマッチングパターンと同じビット長で設定されていたので、マスクパターンを記憶する領域はマッチングパターンを記憶するため領域と同一の容量が必要であった。また、一部だけが異なる複数のパターンを設定する場合、複数のパターンを個別に設定する必要があった。このため、必要な数のマッチングパターンおよびマスクパターンを記憶する領域を確保するためには多くの領域が必要であった。
【０００６】
この発明の目的は、マスクパターンを記憶するために必要な容量を削減することができるセクションフィルタ回路を提供することである。
【０００７】
【課題を解決するための手段】
ビットマスクは、ビット単位で見るとある程度連続したビットの連続となるので、従来はビット単位で有効か無効か設定していたマスクパターンに関して、ビット位置とビット長の形式で設定する。これによりマスク領域の削減を行うことができる。
【０００８】
ただし、ビットマスクに比べ、ビット位置とビット長を設定する形式とすると、マスク設定の個数が限られるため、従来のビット単位で有効か無効か設定する領域とビット位置とビット長を設定する領域を混在させる。これにより最適なマスクパターン領域を決めることができる。
【０００９】
また、複数のパターンに関して、一部だけ異なり、異なった部分が他のパターンでは無効であった場合、複数パターンを個別に設定するのではなく、共通なパターン部分と異なるパターン部分に分け、パターンは１種類のパターンとマスク領域に設定し、異なる部分に対してＯＲ演算を指定できる演算種別領域を設ける。これにより設定エントリ数を削減（マッチングパターンとマスクパターンの設定領域を削減）することができる。
【００１０】
また、演算種別領域の設定に関して、ＯＲ演算だけではなく”（”  ”）”の演算の優先順位も設定できるようにすることにより、設定エントリ数を削減（マッチングパターンとマスクパターンの設定領域の削減）することができ、かつ、演算の優先度も考慮した比較を行うことができる。
【００１１】
この発明の１つの局面に従うと、セクションフィルタ回路は、マッチングパターン記憶回路と、マスクパターン記憶回路と、マスクパターン変換回路と、比較回路とを備える。マッチングパターン記憶回路は、所定のビット配列を有するマッチングパターンを格納する。マスクパターン記憶回路は、所定のビット配列に符号化された符号化マスクパターンを格納する。マスクパターン変換回路は、マスクパターン記憶回路に格納された符号化マスクパターンをマスクパターンに変換する。比較回路は、マスクパターン変換回路で変換されたマスクデータが示す区間において、トランスポートストリームより抽出されたセクションがマッチングパターン記憶回路に格納されたマッチングパターンと一致するか否かの判断をビット単位で行う。マスクパターンは、マッチングパターンと同じビット長を有する。マスクパターンは、比較回路が判断を行うべき有効区間と比較回路が判断を行うべきではない無効区間とをビット単位で示す。符号化マスクパターンは、マスクパターンの中で有効区間が存在するビット位置を示す。
【００１２】
上記セクションフィルタ回路では、符号化マスクパターンは、マスクパターンの中で有効区間（比較回路で判断を行うべき区間）が存在するビット位置を示す。例えば、６４ｂｉｔのマスクパターンの中で先頭から１８〜２８ビット目の区間に有効区間が存在すると示す場合に、符号化マスクパターンは、有効区間の開始位置を「０１００１０」（＝１８）としかつその有効区間のビット長を「００１０１０」（＝１０）として「０１００１０００１０１０」と示す１２ｂｉｔのビット配列を有する。マスクパターン作成回路は、１２ｂｉｔの符号化マスクパターンより６４ｂｉｔのマスクパターンを作成する。次に、比較回路は、マスクパターンが示す有効区間において、トランスポートストリームより抽出されたセクション（例えば６４ｂｉｔ）がマッチングパターン記憶回路に格納されたマッチングパターン（例えば６４ｂｉｔ）と一致するか否かをビット単位で判断する。これにより、マスクパターンを格納（記憶）するための領域を削減することができる。
【００１３】
好ましくは、上記マスクパターン記憶回路は、さらに上記マスクパターンを格納する。上記比較回路は、上記マスクパターン変換回路で変換されたマスクパターンおよびマッチングパターン記憶回路に格納されたマスクパターンのうちいずれか１つが示す区間において、トランスポートストリームより抽出されたセクションがマッチングパターン記憶回路に格納されたマッチングパターンと一致するか否かの判断をビット単位で行う。
【００１４】
上述のセクションフィルタ回路において、例えば、マスクパターンの有効区間と無効区間とが交互に存在する場合などでは、符号化マスクパターンのビット長がその符号化マスクパターンをマスクパターン変換回路で変換した後のマスクパターンのビット長よりも長くなる場合がある。
【００１５】
上記セクションフィルタ回路では、マスクパターン記憶回路に符号化マスクパターンと変換されていないマスクパターンとを格納する。つまり、上述のような場合には、符号化されていないマスクパターンをマスクパターン記憶回路に格納する。これにより、上述の場合において符号化マスクパターンのみをマスクパターン記憶回路に格納する場合よりも、マスクパターンを格納するための領域を削減することができる。
【００１６】
好ましくは、トランスポートストリーム処理装置は、パケット取得回路と、セクションデータ取得回路と、上記セクションフィルタ回路と、データバッファとを備える。パケット取得回路は、トランスポートストリームより所望のセクションを含むパケットを取得する。セクション取得回路は、パケット取得回路で取得されたパケットよりセクションを取得する。上記セクションフィルタ回路は、セクション取得回路で取得されたセクションがマッチングパターンと一致するか否かの判断を行う。データバッファは、セクションフィルタ回路で一致すると判断されたセクションを蓄積する。
【００１７】
好ましくは、デジタル放送受信装置は、フラッシュメモリと、ＣＰＵと、受信部と、上記トランスポートストリーム処理装置と、メモリとを備える。フラッシュメモリは、特定のプログラムを格納する。ＣＰＵは、フラッシュメモリに格納されたプログラムに従って上記マッチングパターンおよび上記マスクパターンを作成する。受信部は、トランスポートストリームを受信する。上記トランスポートストリーム処理装置は、上記マッチングパターンと一致すると判断されたセクションを蓄積する。メモリは、前記トランスポートストリーム処理装置で蓄積されたセクションを記録する。特定のプログラムは、ＣＰＵに上記マッチングパターンおよび上記符号化マスクパターンを作成させるプログラムである。上記マッチングパターン記憶回路は、ＣＰＵで作成されたマッチングパターンを格納する。上記マスクパターン記憶回路は、ＣＰＵで作成された符号化マスクパターンを格納する。
【００１８】
この発明のもう１つの局面に従うと、セクションフィルタ回路は、マッチングパターン記憶回路と、マスクパターン記憶回路と、比較回路とを備える。マッチングパターン記憶回路は、所定のビット配列を有するマッチングパターンを格納するを格納する。マスクパターン記憶回路は、マッチングパターンと同じビット長を有するマスクパターンを格納する。比較回路は、マスクパターン記憶回路に格納されたマスクパターンが示す区間において、トランスポートストリームより抽出されたセクションとマッチングパターン記憶回路に格納されたマッチングパターンとの比較をビット単位で行い、比較の結果得られたデータ（比較結果データ）のうち演算種別情報が示す区間に対して演算種別情報が示す演算を行うことにより前記マッチングパターンと前記セクションデータとが一致するか否かの判断を行う。マスクパターンは、比較回路が判断を行うべき有効区間と比較回路が判断を行うべきではない無効区間とをビット単位で示す。演算種別情報は、比較結果データの中で演算の対象となる上記有効区間と上記有効区間に対して行う演算の内容とを示す。
【００１９】
上記セクションフィルタ回路では、比較回路によって得られる比較結果データのうち演算種別情報が示す有効区間に対して演算を行う。例えば、３つの有効区間のうち少なくとも１つの有効区間において上記セクションが上記マッチングパターンと一致していればセクションがマッチングパターンと一致すると判断するという演算が考えられる。この場合、比較回路は３つのマスクパターンを用いて比較を行ったことになる。これにより、演算種別情報を用いることにより１つのマスクパターンから複数のマスクパターンを作成することができ、マスクパターンを記憶するために必要な領域を削減することができる。
【００２０】
好ましくは、トランスポートストリーム処理装置は、パケット取得回路と、セクションデータ取得回路と、上記セクションフィルタ回路と、データバッファとを備える。パケット取得回路は、トランスポートストリームより所望のセクションを含むパケットを取得する。セクション取得回路は、パケット取得回路で取得されたパケットよりセクションを取得する。上記セクションフィルタ回路は、セクション取得回路で取得されたセクションがマッチングパターンと一致するか否かの判断を行う。データバッファは、セクションフィルタ回路で一致すると判断されたセクションを蓄積する。
【００２１】
好ましくは、デジタル放送受信装置は、フラッシュメモリと、ＣＰＵと、受信部と、上記トランスポートストリーム処理装置と、メモリとを備える。フラッシュメモリは、特定のプログラムを格納する。ＣＰＵは、フラッシュメモリに格納されたプログラムに従って上記マッチングパターンおよび上記マスクパターンを作成する。受信部は、トランスポートストリームを受信する。上記トランスポートストリーム処理装置は、上記マッチングパターンと一致すると判断されたセクションを蓄積する。メモリは、前記トランスポートストリーム処理装置で蓄積されたセクションを記録する。特定のプログラムは、ＣＰＵに上記マッチングパターン，上記符号化マスクパターン，および上記演算種別情報を作成させるプログラムである。上記マッチングパターン記憶回路は、ＣＰＵで作成されたマッチングパターンを格納する。上記マスクパターン記憶回路は、ＣＰＵで作成された符号化マスクパターンを格納する。上記比較回路は、マスクパターン記憶回路に格納されたマスクパターンが示す区間において、トランスポートストリームより抽出されたセクションとマッチングパターン記憶回路に格納されたマッチングパターンとの比較をビット単位で行い、比較の結果得られたデータ（比較結果データ）のうちＣＰＵで作成された演算種別情報が示す区間に対して前記演算種別情報が示す演算を行うことによりマッチングパターンとセクションデータとが一致するか否かの判断を行う。
【００２２】
【発明の実施の形態】
以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付しその説明は繰り返さない。
【００２３】
（第１の実施形態）
この発明の第１の実施形態によるデジタル放送受信装置の全体構成を図１に示す。
【００２４】
〈デジタル放送受信装置の全体構成〉
デジタル放送受信装置は、チューナ１０１と、復調部１０２と、バックエンド部１０３と、フラッシュメモリ１０４と、主メモリ１０５とを備える。バックエンド部１０３は、ＴＳデコーダ１０６と、音声デコーダ１０７と、映像デコーダ１０８と、ＣＰＵ１０９と、モデム１１０と、インターフェイス（Ｉ２Ｃ，バスＩ／Ｆ）とを含む。チューナ１０１は、デジタル放送信号を受信する。復調部１０２は、チューナ１０１で受信された信号をトランスポートストリーム形式のデジタル信号に変換する。ＴＳデコーダ１０６は、復調部１０２で得られたトランスポートストリーム形式のデジタル信号の中から音声データ，映像データ，および所望のシステム情報（個人情報，番組表など）を抽出する。音声デコーダ１０７は、ＴＳデコーダ１０６で抽出された音声データをデコードする。映像デコーダ１０８は、ＴＳデコーダ１０６で抽出された映像データをデコードする。フラッシュメモリ１０４は、ＣＰＵ１０９を動作させるためのプログラムを格納する。主メモリ１０５は、ＴＳデコーダ１０６より出力されたシステム情報を記録する。ＣＰＵ１０９は、フラッシュメモリ１０４に記録されたプログラムによって装置全体を制御する。モデム１１０は、電話回線を介して有料放送などを視聴した時の課金料金情報などを放送局などに送信する。また、各装置は、図１に示すように、インターフェイス（Ｉ２Ｃ，バスＩ／Ｆ）によって繋がっている。
【００２５】
〈ＴＳデコーダ１０６の内部構成〉
次に、ＴＳデコーダ１０６の内部構成を図２に示す。ＴＳデコーダ１０６は、同期検出回路２０１と、ＰＩＤフィルタ回路２０２と、セクション検出回路２０３と、セクションフィルタ回路２０４と、データバッファ２０５とを含む。同期検出回路２０１は、復調部１０２（図１参照）で得られたトランスポートストリームのパケットの先頭に含まれる同期バイトを検出してパケットを取得する。ＰＩＤフィルタ回路２０２は、同期検出回路２０１で取得されたパケットのパケットヘッダに含まれるＰＩＤを参照して所望のパケットを取得する。セクション検出回路２０３は、ＰＩＤフィルタ回路２０２で取得されたパケットのペイロード部からセクションを検出する。セクションフィルタ回路２０４は、セクション検出回路２０３で検出されたセクションが所望のセクションであるか否かを判断する。データバッファ２０５は、セクションフィルタ回路２０４で所望のセクションであると判断されたセクションを蓄積する。データバッファ２０５にある一定量のセクションが蓄積されると、蓄積したセクションを主メモリ１０５（図１参照）へ出力する。
【００２６】
〈セクションフィルタ回路２０４の内部構成〉
次に、セクションフィルタ回路２０４の内部構成を図３に示す。セクションフィルタ回路２０４は、セクションバッファ３０１と、マッチングパターンＲＡＭ３０２と、比較回路３０３と、マスクｆｏｒマッチングＲＡＭ３０４と、レングスデコーダ３０５と、マスク回路３０６と、一致検出回路３０７と、制御回路３０８とを含む。セクションバッファ３０１は、セクション検出回路２０３（図２参照）で検出されたセクションのうちセクションヘッダを蓄積する。マッチングパターンＲＡＭ３０２は、マッチングパターンを格納する。比較回路３０３は、セクションバッファ３０１に蓄積されたセクションヘッダとマッチングパターンＲＡＭ３０２に格納されたマッチングパターンとを用いてＥＯＲ演算（排他的論理和演算）をビット単位で行う。マスクｆｏｒマッチングＲＡＭ３０４は、マスクパターンの基となるデータ（符号化マスクパターン）を格納する。レングスデコーダ３０５は、マスクｆｏｒマッチングＲＡＭ３０４に格納された符号化マスクパターンをマスクパターンに変換する。マスク回路３０６は、比較回路３０３によるＥＯＲ演算で得られたデータ（ＥＯＲ演算データ）とレングスデコーダ３０５で変換されたマスクパターンとを用いてＡＮＤ演算（論理積演算）をビット単位で行う。一致検出回路３０７は、マスク回路３０６によるＡＮＤ演算で得られたデータ（ＡＮＤ演算データ）のビット値が全て「０」であるか否かを調べる。データバッファ２０５（図２参照）は、一致検出回路３０７においてＡＮＤ演算データのビット値が全て「０」であると判断されたセクションヘッダを含むセクションデータを保存する。制御回路３０８は、マッチングパターンＲＡＭ３０２，マスクｆｏｒマッチングＲＡＭ３０４，および一致検出回路３０７を制御する。
【００２７】
次に、復調部１０２（図２参照）より出力されるトランスポートストリーム（セクション形式のデータを含むトランスポートストリーム）の構成について図４を参照しつつ説明する。
【００２８】
〈トランスポートストリームの説明〉
まず、トランスポートストリームのビット配列例を図４（１）に示す。トランスポートストリームは、複数のトランスポートストリームパケット（ＴＳパケット）より構成される。ＴＳパケットには、ヘッダ（４Ｂｙｔｅ）とペイロード（１８４Ｂｙｔｅ）とが存在する。ヘッダには、同期バイト（８ｂｉｔ），ＰＩＤ（１３ｂｉｔ）などが存在する。ペイロードには、セクションが格納される。セクションの格納形式には、複数のセクションが１つのペイロードに格納される場合と、複数のペイロードにわたって格納される場合とが存在する。
【００２９】
次に、セクションのビット配列例を図４（２）に示す。セクションには、代表的なデータ種別として、ｔａｂｌｅ  ｉｄ（８ｂｉｔ）、ｓｅｃｔｉｏｎ  ｌｅｎｇｔｈ（１２ｂｉｔ）、ｔｒａｎｓｐｏｒｔ  ｓｔｒｅａｍ  ｉｄ  （１６ｂｉｔ）、ｖｅｒｓｉｏｎ  ｎｕｍｂｅｒ（５ｂｉｔ）、ｓｅｃｔｉｏｎ  ｎｕｍｂｅｒ（８ｂｉｔ）、ｌａｓｔ  ｓｅｃｔｉｏｎ  ｎｕｍｂｅｒ（８ｂｉｔ）、ｄａｔａ  ｂｙｔｅなどが存在する。また、ｔａｂｌｅ  ｉｄからｌａｓｔ  ｓｅｃｔｉｏｎ  ｎｕｍｂｅｒまでの区間（８Ｂｙｔｅ＝６４ｂｉｔ）はセクションヘッダである。
【００３０】
以上が、セクション形式を含むトランスポートストリームの構成の説明である。
【００３１】
次に、以上のように構成された第１の実施形態におけるデジタル放送受信装置の動作について説明する。
【００３２】
〈第１の実施形態におけるデジタル放送受信装置の動作〉
第１の実施形態におけるデジタル放送受信装置の動作には、マッチングパターンＲＡＭ３０２にマッチングパターンが格納されかつマスクｆｏｒマッチングＲＡＭ３０４にマスクパターンが格納されるまでの処理（比較パターン書き込み処理）と、デジタル放送を受信してからＴＳデコーダ１０６によって所望のシステム情報を主メモリ１０５に記録するまでの処理（セクション格納処理）とがある。
【００３３】
まず、第１の実施形態による比較パターン書き込み処理について図５を参照しつつ説明する。
【００３４】
〈第１の実施形態による比較パターン書き込み処理〉
〔ステップＳＴ１０１〕
まず、ＣＰＵ１０９は、フラッシュメモリ１０４に格納されたプログラムに従い、マッチングパターンとマスクパターンとを作成する。
【００３５】
ここで、マッチングパターンおよびマスクパターンについて図６を参照しつつ説明する。
【００３６】
〈マッチングパターンおよびマスクパターンの説明〉
まず、マッチングパターンのビット配列例を図６（ａ）に示す。マッチングパターンは、セクションヘッダとＥＯＲ演算を行うときに用いられる。マッチングパターンのビット長は、セクションヘッダと同じビット長（本実施形態では６４ｂｉｔ）である。図中においてビット配列の理解を容易にするために、ビット値（２進数）を１６進数の値へ変換してブロック（ブロック１つ当たり８ｂｉｔを示す）に格納した型で表記する。つまり、本来「０」または「１」が６４個並ぶデータを、二桁の値が１つ格納されたブロックを８つ用いて表記する。例えば、ブロックの値が「２３」ならば、「００１０００１１」を示す。後述するマスクパターン，符号化マスクパターン，および演算種別情報も同様な表記方法を用いて説明する。ただし、符号化マスクパターンの説明においてブロック１つ当たり６ｂｉｔを示し、演算種別情報の説明においてブロック１つ当たり５ｂｉｔを示す。
【００３７】
次に、マスクパターンのビット配列例を図６（ｂ）に示す。マスクパターンは、セクションヘッダとマッチングパターンとを用いたＥＯＲ演算によって得られるデータ（ＥＯＲ演算データ）のうち、所望のセクションヘッダであるか否かの判断する際に必要とならない区間（無効区間）を削除して所望のセクションヘッダであるか否かを判断する際に必要となる区間（有効区間）を抽出するために用いられる。つまり、マスクパターンにおいて、ビット値が「１」の区間は有効区間を示しかつビット値が「０」を示す区間は無効区間を示す。マスクパターンのビット長は、マッチングパターンと同じビット長（本実施形態では６４ｂｉｔ）である。
【００３８】
また、マッチングパターンとマスクパターンとは、通常、一対一で対応している。マッチングパターン１つとマスクパターン１つとを１組で１つの比較パターンとして扱う。
【００３９】
以上が、マッチングパターンおよびマスクパターンの説明である。
【００４０】
〔ステップＳＴ１０２〕
次に、ＣＰＵ１０９は、フラッシュメモリ１０４に格納されたプログラムに従い、作成したマスクパターンのビット配列を解析する。つまり、ビット値が「０」のビットとビット値が「１」のビットとの並びを調べる。
【００４１】
〔ステップＳＴ１０３〕
次に、ＣＰＵ１０９は、フラッシュメモリ１０４に格納されたプログラムに従い、解析したマスクパターンにおいて、ビット値が「１」を示す有効区間が始まるビット位置（開始位置）と開始位置から区間の最後までのビット長（長さ）を求める。
【００４２】
〔ステップＳＴ１０４〕
次に、ＣＰＵ１０９は、フラッシュメモリ１０４に格納されたプログラムに従い、ステップＳＴ１０３で求めた有効区間の開始位置および長さを用いて符号化マスクパターンを作成する。
【００４３】
ここで、符号化マスクパターンについて図６を参照しつつ説明する。
【００４４】
〈符号化マスクパターンの説明〉
マスクパターンのビット配列例を図６（ｃ）に示す。符号化マスクパターンは、図６（ｂ）に示したマスクパターンにおいてビットの値が「１」を示す有効区間が始まるビット位置（開始位置）とその開始位置から有効区間の最後までのビット長（長さ）とを６ｂｉｔ単位で示す。例えば、０〜７ビット目の区間のビット値が「１」の場合には有効区間の開始位置は「００」となり開始位置から有効区間の最後までの長さは「０８」となる。符号化マスクパターンは、６ｂｉｔ単位で区切られており、「開始位置（６ｂｉｔ）」，「長さ（６ｂｉｔ）」の順に並んでいる。つまり、開始位置１つと長さ１つの１組（合計１２ｂｉｔ）によって、ビット値が「１」を示す有効区間を表記している。０〜７ビット目が有効区間の場合、符号化マスクパターンの実際のビット配列は「００００００００１０００」となる。
【００４５】
以上が、符号化マスクパターンの説明である。
【００４６】
つまり、ＣＰＵ１０９は、ステップＳＴ１０３で求めた有効区間の開始位置および長さを用いて、有効区間１つを１２ｂｉｔ（開始位置を６ｂｉｔ，長さを６ｂｉｔ）単位で表記した符号化マスクパターンを作成する。
【００４７】
〔ステップＳＴ１０５〕
次に、ＣＰＵ１０９は、マッチングパターンをマッチングパターンＲＡＭ３０２に書き込む。また、ＣＰＵ１０９は、符号化マスクパターンをマスクｆｏｒマッチングＲＡＭ３０４に書き込む。
【００４８】
以上のようにして、マッチングパターンがマッチングパターンＲＡＭ３０２に格納されかつ符号化マスクデータがマスクｆｏｒマッチングＲＡＭ３０４に格納される。
【００４９】
次に、第１の実施形態によるセクション格納処理について説明する。特に、セクションフィルタ回路における処理は、図７を参照しつつ説明する。
【００５０】
〈第１の実施形態によるセクション格納処理〉
まず、チューナ１０１（図１）を介して受信された放送信号は復調部１０２に入力される。
【００５１】
次に、復調部１０２（図１）は、入力された放送信号をトランスポートストリーム形式のデジタル信号に変換し、ＴＳデコーダ１０６に含まれる同期検出回路２０１（図２）に出力する。
【００５２】
次に、同期検出回路２０１（図２）は、復調部１０２によって得られたトランスポートストリームのパケットの先頭に含まれる同期バイトを検出することによって、ＴＳパケットを取得する。（図４（１）参照）
次に、ＰＩＤフィルタ回路２０２（図２）は、同期検出回路２０１（図２）で検出されたパケットのヘッダに含まれるＰＩＤ（図４（１）参照）を識別する。識別の結果所望のパケットであれば、そのパケットのペイロードをセクション検出回路２０３（図２）に出力する。また、ＰＩＤフィルタ回路２０２は、音声データを格納したパケットであると識別した場合にはそのパケットのペイロードを音声デコーダ１０７（図１）に出力し、映像データを格納したパケットであると識別した場合にはそのパケットのペイロードを映像デコーダ１０８（図１）に出力する。
【００５３】
次に、セクション検出回路２０３（図２）は、ＰＩＤフィルタ回路２０２から出力されたペイロードよりセクション（図４（２）参照）を取得し、取得したセクションをデータバッファ２０５（図２）とセクションフィルタ回路２０４に含まれるセクションバッファ３０１（図３）とに出力する。
【００５４】
次に、セクションバッファ３０１（図３）は、セクション検出回路２０３より入力されたセクションのうちセクションヘッダ（図４（２）参照）を蓄積する。
【００５５】
次に、比較回路３０３（図３）は、セクションバッファ３０１に蓄積されたセクションヘッダとマッチングパターンＲＡＭ３０２（図３）に格納されたマッチングパターンとを用いてＥＯＲ演算（排他的論理和演算）をビット単位で行う（図７参照）。つまり、各ビットにおいて、セクションヘッダのビット値とマッチングパターンのビット値とが一致する場合には「０」、不一致の場合には「１」とする。
【００５６】
次に、レングスレコーダ３０５（図３）は、マスクｆｏｒマッチングＲＡＭ３０４（図３）に格納された符号化マスクパターンをマスクパターンに変換する（図７参照）。つまり、図７のように、有効区間の開始位置と長さを示す符号化マスクパターン（３６ｂｉｔ）を、マスクパターン（６４ｂｉｔ）に変換する。
【００５７】
次に、マスク回路３０６（図３）は、比較回路３０３によるＥＯＲ演算で得られたデータ（ＥＯＲ演算データ）とレングスレコーダ３０５で変換されたマスクパターンとを用いてＡＮＤ演算（論理積演算）をビット単位で行う（図７参照）。つまり、各ビットにおいて、ＥＯＲ演算データのビット値が「１」でかつマスクパターンのビット値が「１」である場合には「１」、それ以外の場合には「０」とする。
【００５８】
次に、一致検出回路３０７（図３）は、マスク回路３０６によるＡＮＤ演算で得られたデータ（ＡＮＤ演算データ）の全てのビット値が「０」であるか否かを調べる。全てのビット値が「０」のとき、このセクションヘッダは所望のセクションヘッダであると判断される。
【００５９】
次に、データバッファ２０５（図２参照）は、一致検出回路３０７（図３）によってＡＮＤ演算データの全てのビット値が「０」であるときに、セクション検出回路２０３（図２参照）で取得されたセクションを保存する。つまり、一致検出回路３０７で全てのビット値が「０」を示すセクションヘッダを含むセクションを保存する。次に、データバッファ２０５（図２参照）は、セクションをある一定量保存した後、主メモリ１０５（図１）に出力する。
【００６０】
次に、主メモリ１０５（図１）は、データバッファ２０５より入力されるセクションを記録する。
【００６１】
以上のようにして、主メモリ１０５に所望のシステム情報が記録される。
【００６２】
なお、制御回路３０８（図３）によってマッチングパターンＲＡＭ３０２，マスクｆｏｒマッチングＲＡＭ３０４，および一致検出回路３０７が制御され、セクションヘッダ１つに対して全ての比較パターンとの比較が行われる。つまり、１つのセクションヘッダに対して比較回路３０３から一致検出回路３０７までの処理（比較処理）を１つの比較パターン（マッチングパターン１つとマスクパターン１つとの組）を用いて行った後、別の比較パターン１つを用いて比較処理を再度行う。このようにして、セクションヘッダ１つと全ての比較パターンとに対して行われる。
【００６３】
〈第１の実施形態による効果〉
以上のように、マスクｆｏｒマッチングＲＡＭ３０４は、マスクパターン（６４ｂｉｔ）よりもビット長が短い符号化マスクパターン（３６ｂｉｔ）を格納する。これにより、例えば図７のように、マスクパターンを格納するために６４ｂｉｔの記憶領域が必要であったが符号化マスクパターンを用いれば３６ｂｉｔの記憶領域でマスクパターンを格納することができ、記憶領域を削減することができる。
【００６４】
なお、マッチングパターンＲＡＭ３０２に格納されているマッチングパターンおよびマスクｆｏｒマッチングＲＡＭ３０４に格納されている符号化マスクパターンは、ＣＰＵ１０９によって新たに書き込むことも可能である。つまり、ＣＰＵ１０９は、ユーザなどの指示に従って、処理の途中にマッチングパターンおよびマスクパターンを書き換えることも可能である。
【００６５】
なお、モデム１１０は、バックエンド部１０３の外部に設置してもかまわない。
【００６６】
（第２の実施形態）
上述のように、符号化マスクパターンによってマスクパターンを有効区間の開始位置と長さとで表記する方法は、ビット値が「１」の区間が連続している場合には有効であるが、ビット値が「０」、「１」が短い間隔で混在する場合（例えば、「０」と「１」とが１ビットごとに交互に存在する場合など）には６４ｂｉｔを超えてしまう可能性がある。
【００６７】
この発明の第２の実施形態によるデジタル放送受信装置は、第１の実施形態によるものと全体構成，ＴＳデコーダ１０６の内部構成，およびセクションフィルタ回路２０４の内部構成は同じである。第２の実施形態では、セクションフィルタ回路２０４に含まれるマスクｆｏｒマッチングＲＡＭ３０４は、符号化マスクパターンに加えて符号化されていないマスクパターンをさらに格納する。
【００６８】
通常、マッチングパターンＲＡＭ３０２は複数個のマッチングパターンを格納し、マスクｆｏｒパターンＲＡＭ３０４は複数個のマスクパターンを格納する。つまり、所望のセクションを判断するときには、複数個の比較パターン（マッチングパターンとマスクパターンとの組）が用いられる。また、トランスポート１つ当たり比較パターン３２組程度設定することができる。
【００６９】
以下に、第２の実施形態によるデジタル放送受信装置の動作について説明する。
【００７０】
〈第２の実施形態によるデジタル放送受信装置の動作〉
第２の実施形態によるデジタル放送受信装置の動作は、第１の実施形態によるものと比較すると、比較パターン書き込み処理とセクション格納処理でのマスク回路３０６における処理とが異なる。よって、以下に、この２つの処理について説明する。
【００７１】
まず、第２の実施形態によるデジタル放送受信装置において、比較パターン書き込み処理について図８を参照しつつ説明する。
【００７２】
〈第２の実施形態による比較パターン書き込み処理〉
〔ステップＳＴ１０１〜１０４〕
まず、第１の実施形態と同様に、ＣＰＵ１０９は、マッチングパターンおよびマスクパターンを作成する。
【００７３】
〔ステップＳＴ２０１〕
次に、ＣＰＵ１０９は、フラッシュメモリ１０４に格納されたプログラムに従い、符号化マスクパターンのビット長を調べる。符号化マスクパターンビット長が変換前のマスクパターンのビット長よりも短い場合にはステップＳＴ１０５ヘ進み、そうでない場合にはステップＳＴ２０３へ進む。
【００７４】
〔ステップＳＴ１０５〕
次に、第１の実施形態と同様に、ＣＰＵ１０９は、フラッシュメモリ１０４に格納されたプログラムに従い、マッチングパターンをマッチングパターンＲＡＭ３０２に書き込む。また、ＣＰＵ１０９は、フラッシュメモリ１０４に格納されたプログラムに従い、符号化マスクパターンをマスクｆｏｒマッチングＲＡＭ３０４に書き込む。
【００７５】
〔ステップＳＴ２０２〕
一方、ステップＳＴ２０１で符号化マスクパターンのビット長が変換前のマスクパターンのビット長よりも長い場合、ＣＰＵ１０９は、フラッシュメモリ１０４に格納されたプログラムに従い、マッチングパターンをマッチングパターンＲＡＭ３０２に書き込む。また、ＣＰＵ１０９は、フラッシュメモリ１０４に格納されたプログラムに従い、変換していないマスクパターンをマスクｆｏｒマッチングＲＡＭ３０４に書き込む。
【００７６】
このようにしてマスクｆｏｒマッチングＲＡＭ３０４に格納されたマスクパターンの一例を図９に示す。この例では、マスクｆｏｒマッチングＲＡＭ３０４には、符号化マスクパターンが１６エントリ格納されかつ符号化されていないマスクパターンが１６エントリ格納されている。つまり、この場合、マスクｆｏｒマッチングＲＡＭ３０４に格納されている３２エントリのうち１６エントリ分が符号化による記憶領域の削減があまり見込めないマスクパターンである。
【００７７】
以上が、第２の実施形態における比較パターン書込み処理についての説明である。
【００７８】
次に、第２の実施形態によるマスク回路３０６における処理について説明する。
【００７９】
〈第２の実施形態によるマスク回路３０６における処理〉
マスク回路３０６は、比較回路３０３によるＥＯＲ演算で得られたデータ（ＥＯＲ演算データ）とレングスレコーダ３０５で変換されたマスクパターンとを用いてＡＮＤ演算（論理積演算）をビット単位で行う。または、マスク回路３０６は、比較回路３０３によるＥＯＲ演算で得られたデータ（ＥＯＲ演算データ）とマスクｆｏｒマッチングＲＡＭ３０４に格納されているマスクパターンとを用いてＡＮＤ演算（論理積演算）をビット単位で行う。つまり、比較回路３０３は、レングスデコーダ３０５で変換されたマスクパターンとマスクｆｏｒマッチングＲＡＭ３０４に格納されているマスクパターンとを用いる。次に、ＡＮＤ演算によって得られたデータを一致検出回路３０７に出力する。
【００８０】
〈第２の実施形態による効果〉
以上のように、符号化マスクパターンに変換しても記録領域の削減があまり見込めない場合には、符号化されていないマスクパターンによって表記する。このようにして、符号化マスクパターンと符号化されていないマスクパターンとを混在させることにより、符号化マスクパターンのみを用いる場合と比較すると、マスクｆｏｒマッチングＲＡＭ３０４の記憶領域を有効に使用することができる。
【００８１】
なお、符号化マスクマスクパターンのエントリ数と変換されていないマスクパターンのエントリ数との比率は、放送事業者やターゲット機種に応じて最適化することができる。
【００８２】
（第３の実施形態）
比較パターンの中にはよく似たパターンを構成するものが存在する。例えば、図１２に示すマッチングパターンａ３０１，ａ３０２およびマスクパターンｂ３０１，ｂ３０２のような場合がある。従来では、このようなよく似たパターンのものでも、マッチングパターンＲＡＭ３０２およびマスクｆｏｒマッチングＲＡＭ３０４に１エントリ（比較パターン１組）として１つ１つ設定していた。
【００８３】
この発明の第３の実施形態によるデジタル放送受信装置は、第１の実施形態によるものと比較すると、全体構成（図１参照）およびＴＳデコーダ１０６の内部構成（図２参照）は同じであるがセクションフィルタ回路２０４の内部構成（図３参照）が異なる。第３の実施形態では、図３の代わりに図１０に示すセクションフィルタ回路２１４を備える。図１０に示したセクションフィルタ回路２１４回路は、レングスデコーダ３０５に代えて演算種別デコーダ４０１を含む。マスクｆｏｒマッチングＲＡＭ３０４は、符号化マスクパターンに加えて演算種別情報をさらに格納する。演算種別デコーダ４０１は、マスクｆｏｒマッチングＲＡＭ３０４に格納されたマスクパターンを基としてマスクｆｏｒマッチングＲＡＭ３０４に格納された演算種別情報を用いて別のマスクパターンを作成する。演算種別情報はＯＲ演算を行う位置を示す（演算種別情報についての説明は後述する）。
【００８４】
以下に、第３の実施形態によるデジタル放送受信装置の動作について説明する。
【００８５】
〈第３の実施形態によるデジタル放送受信装置の動作〉
第３の実施形態によるデジタル放送受信装置の動作は、第１の実施形態によるものと比較すると、比較パターン書き込み処理とセクション格納処理でのセクションフィルタ回路２１４（図１０参照）における処理とが異なる。よって、以下に、この２つの処理について説明する。なお、第１および第２の実施形態においてはデータバッファに蓄積されるセクションヘッダのビット長は６４ｂｉｔとしていたが、第３の実施形態の実施形態においては９６ｂｉｔとする。また、マッチングパターンおよびマスクパターンも同様に９６ｂｉｔとする。
【００８６】
まず、第３に実施形態による比較パターン書き込み処理について図１１および図１２を参照しつつ説明する。
【００８７】
〈第３の実施形態による比較パターン書き込み処理〉
第３の実施形態による比較パターン書き込み処理では、マッチングパターンおよびマスクパターンに加えて、演算種別情報をさらに書き込む。
【００８８】
〔ステップＳＴ３０１〕
まず、ＣＰＵ１０９は、フラッシュメモリ１０４の格納されたプログラムに従い、マッチングパターンおよびマスクパターンを作成する。このとき、各パターンは少なくとも２つ以上作成される。例えば、図１２に示すようなマッチングパターンａ３０１，ａ３０２およびマスクパターンｂ３０１，ｂ３０２が作成される。
【００８９】
〔ステップＳＴ３０２〕
次に、ＣＰＵ１０９は、フラッシュメモリ１０４の格納されたプログラムに従い、マッチングパターンのビット配列およびマスクパターンのビット配列を解析する。つまり、ビット値が「０」のビットとビット値が「１」のビットとの並びを調べる。
【００９０】
〔ステップＳＴ３０３〕
次に、ＣＰＵ１０９は、フラッシュメモリ１０４の格納されたプログラムに従い、各パターンのビット配列に注目して共通なパターンを示す区間と異なるパターンを示す区間とをバイト単位で判断する。図１２の場合は、マッチングパターンａ３０１およびマスクパターンｂ３０１は有効区間Ａ，Ｂ，Ｃ，Ｇを有し、一方、マッチングパターンａ３０２およびマスクパターンｂ３０２は有効区間Ａ，Ｂ，Ｃ，Ｈを有する。この場合、有効区間Ａ，Ｂ，Ｃは両方に存在するが、有効区間Ｇ，Ｈは一方にしか存在しない。よって、図１２のように、共通のパターンを示す区間は有効区間が両方に存在する区間と無効区間とであり、異なるパターンを示す区間は有効区間が一方にのみ存在する区間である。つまり、共通のパターンを示す区間は１〜９バイト目の区間および１１〜１２バイト目の区間であり、異なるパターンを示す区間は９〜１０，１０〜１１バイト目の区間である。
【００９１】
〔ステップＳＴ３０４〕
次に、ＣＰＵ１０９は、フラッシュメモリ１０４の格納されたプログラムに従い、異なるパターンを示す区間（有効区間の位置が異なる区間）において、各パターンが示す有効区間の位置を解析する。図１２の場合は、マスクパターンｂ３０１において９〜１０バイト目の区間が有効区間Ｇでありかつ１０〜１１バイト目の区間が無効区間であるが、マスクパターンｂ３０２において９〜１０バイト目の区間が無効区間でありかつ１０〜１１バイト目の区間が有効区間Ｈである。
【００９２】
〔ステップＳＴ３０５〕
次に、ＣＰＵ１０９は、フラッシュメモリ１０４の格納されたプログラムに従い、異なるパターンを示す区間において全ての有効区間を包括した包括マッチングパターンおよび包括マスクパターンを作成する。つまり、包括マッチングパターンおよび包括マスクパターンに対して、共通するパターンを示す区間には全てのパターンのいずれか１つパターンが示すビット値を設定し、異なるパターンを示す区間には全パターンのうち少なくとも１つのパターンに含まれる有効区間が示すビット値を設定する。図１２の場合、包括マッチングパターンａ３００１および包括マスクパターンｂ３００１は、有効区間Ａ，Ｂ，Ｃ，Ｇ，Ｈを含む。
【００９３】
〔ステップＳＴ３０６〕
次に、ＣＰＵ１０９は、フラッシュメモリ１０４の格納されたプログラムに従い、ステップＳＴ３０３での判断の結果を用いて演算種別情報を作成する。
【００９４】
ここで、演算種別情報について説明する。
【００９５】
〈演算種別情報の説明〉
演算種別情報は、ＯＲ演算を行うバイト位置を示す。ＯＲ演算とは、演算種別情報に示されたバイト位置の前後１バイトの区間（演算種別情報が示すバイト位置を中心とした２バイトの区間）において前方の１バイトの区間および後方の１バイトのうち１つを選択する処理を指す。図１２の場合、演算種別情報ｃ３００１は、有効区間Ｇおよび有効区間Ｈのうち１つを選択する処理を指す。また、図１２の場合、ブロック１つ（ブロック１つ当たり５ｂｉｔである）につきＯＲ演算を行うバイト位置を示す値が１つ格納される。
【００９６】
〔ステップＳＴ３０７〕
次に、ＣＰＵ１０９は、フラッシュメモリ１０４の格納されたプログラムに従い、マッチングパターンをマッチングパターンＲＡＭ３０２に書き込む。また、ＣＰＵ１０９は、符号化マスクパターンおよび演算種別情報をマスクｆｏｒマッチングＲＡＭ３０４に書き込む。
【００９７】
以上が、第３の実施形態における比較パターン書き込み処理の説明である。
【００９８】
次に、第３の実施形態によるセクションフィルタ回路２１４における処理について説明する。
【００９９】
〈第３の実施形態によるセクションフィルタ回路２１４における処理〉
第３の実施形態によるセクションフィルタ回路２１４における処理は、第１の実施形態のものと比較すると、マスク回路３０６による処理が異なる。マスク回路３０６は、演算種別デコーダ４０１より出力されたマスクパターンを用いて、上述のようにＡＮＤ演算を行う。よって、以下に、演算種別デコーダ４０１における処理について図１３および図１４を参照しつつ説明する。
【０１００】
〈演算種別デコーダ４０１における処理〉
〔ステップＳＴ３１１〕
まず、演算種別デコーダ４０１に、マスクｆｏｒマッチングＲＡＭ３０４に格納された包括マスクパターンが入力される。例えば、図１４に示すような包括マスクパターンｂ３００１が入力される。
【０１０１】
〔ステップＳＴ３１２〕
次に、演算種別デコーダ４０１は、マスクｆｏｒマッチングＲＡＭ３０４に格納された演算種別情報を取得する。例えば、図１４に示すような演算種別情報ｃ３００１を取得する。
【０１０２】
〔ステップＳＴ３１３〕
次に、演算種別デコーダ４０１は、取得した演算種別情報を解析する。つまり、演算種別情報に格納されているＯＲ演算とその演算を行うバイト位置とを調べる。図１４の場合、演算種別情報ｃ３００１は、１０バイト目に演算を行うことが示されているので、演算を行う区間を９〜１１バイト目の区間と示す。また、演算種別情報ｃ３００１は、１０バイト目の前後１バイトにおいてＯＲ演算することを示す。
【０１０３】
〔ステップＳＴ３１４〕
次に、演算種別デコーダ４０１は、演算種別情報の解析により得られた演算に従って、包括マスクパターンの中から有効区間を選択する。図１４の場合、演算種別情報ｃ３００１を解析した結果を用いて、９〜１０バイト目の有効区間Ｇを選択する場合と１０〜１１バイト目の有効区間Ｈを選択する場合とがある。
【０１０４】
〔ステップＳＴ３１５〕
次に、演算種別デコーダ４０１は、包括マスクパターンのうちステップＳＴ３１４で選択された有効区間以外の演算区間に対してビット値を全て「０」に設定したマスクパターンを作成する。このように、演算に従って、包括マスクパターンを基として元のマスクパターンを復元する。復元されたマスクパターンは、包括マッチングパターンにそれぞれ対応している。図１４の場合、ステップＳＴ３１４における処理で、有効区間Ｇを選択する場合と有効区間Ｈを選択する場合との２つの選択方法が得られている。これに従って、包括マスクパターンｂ３００１のうち１０〜１１バイト目の区間のビット値を「０」に設定したマスクパターンｂ３０１と、包括マスクパターンｂ３００１に対して９〜１０バイト目の区間のビット値を「０」に設定したマスクパターンｂ３０２とを作成する。また、作成されたマスクパターンｂ３０１，ｂ３０２は包括マッチングパターンａ３００１と対応しており、包括マッチングパターンａ３００１とマスクパターンｂ３０１とで１つの比較パターンを構成し、包括マッチングパターンａ３００１とマスクパターンｂ３０２とで１つの比較パターンを構成する。
【０１０５】
〔ステップＳＴ３１６〕
次に、演算種別デコーダ４０１は、復元したマスクパターンをマスク回路３０６に出力する。図１４の場合、マスクパターンｂ３０１，ｂ３０２がマスク回路３０６に出力される
このようにして、包括マスクパターンｂ３００１を基にしてマスクパターンｂ３０１，ｂ３０２が復元される。
【０１０６】
以上が、第３の実施形態によるセクションフィルタ回路２１４における処理の説明である。
【０１０７】
〈第３の実施形態による効果〉
以上のように、演算種別デコーダ４０１は、マスクｆｏｒマッチングＲＡＭ３０４に格納された演算種別情報を用いて元のマスクパターンを復元する。これにより、マッチングパターンおよびマスクパターンを作成してそのままマッチングパターンＲＡＭ３０２およびマスクｆｏｒマッチングＲＡＭ３０４に格納する場合と比較すると、マッチングパターンおよびマスクパターンを記憶するために必要な領域を削減することができる。
【０１０８】
（第４の実施形態）
この発明の第４の実施形態によるデジタル放送受信装置の全体構成は、第３の実施形態によるデジタル放送受信装置（図１，２，１０参照）と同じであるが、演算種別情報が異なる。よって、以下に、第４の実施形態における演算種別情報について説明する。
【０１０９】
〈第４の実施形態における演算種別情報の説明〉
第４の実施形態における演算種別情報は、ＯＲ演算の位置，ＡＮＤ演算の位置，および演算を行う区間（演算区間）を示す。
【０１１０】
ＯＲ演算は、演算種別情報に示されたバイト位置の前後において前方に存在する区間および後方に存在する区間のうち１つを選択する処理を指す。
【０１１１】
ＡＮＤ演算は、演算種別情報に示されたバイト位置の前後において前方に存在する区間および後方に存在する区間を同時に２つ選択する処理を指す。ＡＮＤ演算はＯＲ演算よりも優先して行われる。
【０１１２】
演算区間は、”（”および”）”で示される。つまり、演算種別情報によって”（”が示すバイト位置から”）”が示すバイト位置までの区間を指す。演算区間内の演算は演算区間外の演算よりも優先して行われる。
【０１１３】
また、演算種別情報は、ブロック１つ（ブロック１つ５ｂｉｔ）に演算の値を１つ格納する。なお、演算の種類を区別するために、ＯＲ演算を行うバイト位置を示す値は上位ビットが「０」で示されており、演算区間の始点位置”（”または演算区間の終端”）”を設定するバイト位置を示す値は上位ビットが「１」で示されている。さらに、演算を行う区間において演算種別情報に格納された値が示していないバイト位置はＡＮＤ演算を行う位置である。また、演算区間と演算区間との間にＡＮＤ演算を行う場合は、演算区間を示す値を２つのブロックに重複して格納する（図１７に示す演算種別情報ｃ４０１１を参照）。
【０１１４】
また、演算区間が設定されていない区間においては、演算区間は演算種別情報が示す最も先頭のバイト位置よりも１バイト前のバイト位置から演算種別情報が示す最も後方のバイト位置よりも１バイト後ろのビット位置までの区間である。例えば、図１５の場合、演算種別情報ｃ４００１が示す最も先頭のバイト位置は「０９」つまり９バイト目であるから、演算を行う区間の始めの位置は８バイト目である。また、演算種別情報ｃ４００１が示す最も後方のバイト位置は「０Ｂ」つまり１１バイト目であるから、演算を行う区間の終わりの位置は１２バイト目である。
【０１１５】
以上が、第４の実施形態における演算種別情報の説明である。
【０１１６】
次に、第４の実施形態によるデジタル放送受信装置の動作について説明する。
【０１１７】
〈第４の実施形態によるデジタル放送受信装置の動作の説明〉
第４の実施形態によるデジタル放送受信装置の動作は、第３の実施形態によるものと同じであるが、作成される演算種別情報が異なる。よって、以下に、演算種別情報に関係する処理（比較パターン書き込み処理と演算種別デコーダ４０１における処理）について説明する。
【０１１８】
まず、第４の実施形態による比較パターン書き込み処理について図１１および図１５を参照しつつ説明する。
【０１１９】
〈第４の実施形態による比較パターン書き込み処理〉
〔ステップＳＴ３０１，３０２〕
まず、第３の実施形態と同様の処理が行われ、図１５のようなマッチングパターンａ４０１，ａ４０２，ａ４０３およびマスクパターンｂ４０１，ｂ４０２，ｂ４０３が作成されてビット配列が解析される。
【０１２０】
〔ステップＳＴ３０３〕
次に、第３の実施形態と同様の処理が行われ、共通のパターンを示す区間と異なるパターンを示す区間とが判断される。図１５の場合、共通のパターンを示す区間は１〜８バイト目の区間であり、異なるパターンを示す区間は８〜１２バイト目の区間である。
【０１２１】
〔ステップＳＴ３０４〕
次に、第３の実施形態と同様の処理が行われ、異なるパターンを示す区間（各パターンに存在する有効区間の位置が異なる区間）において、各パターンが示す有効区間の位置が解析される。図１５の場合、マスクパターンｂ４０１において８〜９バイト目の区間は有効区間Ｇでありかつ９〜１２バイト目の区間は無効区間であり、マスクパターンｂ４０２において９〜１１バイト目の区間は有効区間でありかつ８〜９，１１〜１２バイト目の区間は無効区間であり、マスクパターンｂ４０３において１１〜１２バイト目の区間は有効区間でありかつ８〜１１バイト目の区間は無効区間である。
【０１２２】
〔ステップＳＴ３０５〕
次に、第３の実施形態と同様の処理が行われ、図１５に示すような包括マッチングパターンａ４００１および包括マスクパターンｂ４００１が作成される。
【０１２３】
〔ステップＳＴ３０６〕
次に、第３の実施形態と同様の処理が行われ、演算種別情報が作成される。図１５の場合、異なるパターンを示す区間において、有効区間Ｇのみが存在する場合と、有効区間Ｈ，Ｉのみが存在する場合と、有効範囲Ｊのみが存在する場合とがある。よって、（有効区間Ｇ）ｏｒ（有効区間Ｈ，Ｉ）ｏｒ（有効区間Ｊ）と示される演算を演算種別情報ｃ４００１に格納しなければならない。つまりＡＮＤ演算を行うバイト位置を１０バイト目と示し、ＯＲ演算を行うバイト位置を９バイト目（有効区間ＧとＨとの間）および１１バイト目（有効区間ＩとＪとの間）と示す情報が必要となる。そこで、図１５に示すように、演算種別情報ｃ４００１の各ブロックに「０９」，「０Ｂ」を格納する。
【０１２４】
〔ステップＳＴ３０７〕
次に、第３の実施形態と同様の処理が行われ、作成された包括マッチングパターンはマッチングパターンＲＡＭ３０２に書き込まれ、包括マスクパターンおよび演算種別情報はマスクｆｏｒマッチングＲＡＭ３０４に書き込まれる。図１５の場合、包括マッチングパターンａ４００１はマッチングパターンＲＡＭ３０２に書き込まれ、包括マスクパターンｂ４００１および演算種別情報ｃ４００１はマスクｆｏｒマッチングＲＡＭ３０４に書き込まれる。
【０１２５】
以上が、比較パターン書き込み処理の説明である。
【０１２６】
次に、第４の実施形態による演算種別デコーダ４０１における処理について図１３および図１６を参照しつつ説明する。
【０１２７】
〈演算種別デコーダ４０１の動作〉
〔ステップＳＴ３１１，３１２〕
まず、第３の実施形態と同様に、図１６に示すような包括マスクパターンｂ４００１および演算種別情報ｃ４００１が入力される。
【０１２８】
〔ステップＳＴ３１３〕
次に、第３の実施形態と同様に、演算種別情報が解析される。ここでは、演算区間と演算の内容とが調べられる。図１６の場合、演算種別情報ｃ４００１は、９バイト目と１１バイト目とに演算を行うことが示されている。よって、演算区間は８〜１２バイト目の区間である。また、演算種別情報ｃ４００１は、９，１１バイト目においてＯＲ演算を行いかつ１０バイト目においてＡＮＤ演算を行うことを示す。
【０１２９】
〔ステップＳＴ３１４〕
次に、第３の実施形態と同様に、包括マスクパターンのうち演算区間に存在する有効区間が選択される。図１６の場合、演算種別情報ｃ４００１を解析した結果を用いて、８〜９バイト目の有効区間Ｇを選択する場合と、９〜１１バイト目の有効区間Ｈ，Ｉを選択する場合と、１１〜１２バイト目の有効区間Ｊを選択する場合とがある。
【０１３０】
〔ステップＳＴ３１５〕
次に、第３の実施形態と同様に、包括マスクパターンのうちステップＳＴ３１４で選択された有効区間以外の演算区間に対してビット位置を全て「０」に設定したマスクパターンを作成する。図１６の場合、ステップＳＴ３１４における処理で、有効区間Ｇを選択する場合と有効区間Ｈ，Ｉを選択する場合と有効区間Ｊを選択する場合との３つの選択方法が得られている。これに従って、包括マスクパターンｂ４００１の演算区間おいて８〜９バイト目に対して有効区間Ｇが示すビット値を設定しかつ１０〜１１バイト目の区間のビット値を「０」に設定したマスクパターンｂ４０１と、包括マスクパターンｂ３００１の演算区間おいて９〜１１バイト目の区間に対して有効区間Ｈ，Ｉが示すビット値を設定しかつ８〜９，１１〜１２バイト目の区間のビット値を「０」に設定した設定したマスクパターンｂ４０２と、包括マスクパターンｂ４００１の演算区間おいて１１〜１２バイト目に対して有効区間Ｊが示すビット値を設定しかつ８〜１１バイト目の区間のビット値を「０」に設定したマスクパターンｂ４０３とを作成する。
【０１３１】
〔ステップＳＴ３１６〕
次に、第３の実施形態と同様に、復元したマスクパターンがマスク回路３０６に出力される。図１６の場合、マスクパターンｂ４０１，ｂ４０２，ｂ４０３がマスク回路３０６に出力される。
【０１３２】
以上が、第４の実施形態によるセクションフィルタ回路２１４における処理である。
【０１３３】
また、上述の処理のもう１つの一例として、図１７および図１８を参照しつつ説明する。なお、ここではデータの変化についてのみ説明するので、デジタル放送受信装置による動作の説明は省略する。
【０１３４】
まず、第４の実施形態による比較パターン書き込み処理に伴うデータの変化について図１７を参照しつつ説明する。
【０１３５】
〈第４の実施形態による比較パターン書き込み処理〉
まず、マッチングパターンａ４１１，ａ４１２，ａ４１３，ａ４１４およびマスクパターンｂ４１１，ｂ４１２，ｂ４１３，ｂ４１４が作成される。
【０１３６】
次に、異なるパターンを示す区間は８〜１２バイト目の区間である。マスクパターンｂ４１１において８〜９，１０〜１１バイト目が有効区間Ｇ，Ｉであり、マスクパターンｂ４１２において８〜９，１１〜１２バイト目が有効区間Ｇ，Ｊであり、マスクパターンｂ４１３において９〜１１バイト目が有効区間Ｈ，Ｉであり、マスクパターンｂ４１４において９〜１０，１１〜１２バイト目が有効区間Ｈ，Ｊである。
【０１３７】
次に、有効区間Ｇ，Ｈ，Ｉ，Ｊを全て含む包括パターンａ４０１１および包括マスクパターンｂ４０１１が作成される。
【０１３８】
また、有効区間Ｇ，Ｈに注目するといずれのマスクパターンにおいてもどちらか一方（有効区間ＧまたはＨ）が含まれている。有効区間Ｉ，Ｊに注目しても同様にどちらか一方（有効区間ＩまたはＪ）が含まれる。つまり、８〜１０バイト目の区間に有効区間ＧまたはＨのいずれか１つが含まれかつ１０〜１２バイト目の区間に有効区間ＩまたはＪのいずれか１つが含まれるという演算を演算種別情報ｃ４０１１に格納しなければならない。そこで、演算種別情報ｃ４０１１に、８バイト目が演算区間の始点であることを示すために「８８」を設定し、９バイト目がＯＲ演算を行うバイト位置であることを示すために「０９」を設定し、１０バイト目が演算区間の終端であることを示すために「８Ａ」を設定しする。さらに、１０バイト目がもう１つの演算区間の始点であることを示すために「８Ａ」を設定し、１１バイト目がＯＲ演算を行うバイト位置であることを示すために「０Ｂ」を設定し、１２バイト目が演算区間の終端であることを示すために「８Ｃ」を設定する。
【０１３９】
次に、作成した包括マッチングパターンａ４０１１をマッチングパターンＲＡＭ３０２に格納し、作成した包括マスクパターンｂ４０１１および演算種別情報ｃ４０１１をマスクｆｏｒマッチングＲＡＭ３０４に格納する。
【０１４０】
以上が、比較パターン書き込み処理に伴うデータの変化についての説明である。
【０１４１】
次に、演算種別デコーダ４０１における処理に伴うデータの変化について図１８を参照しつつ説明する。
【０１４２】
〈第４の実施形態による演算種別デコーダ４０１における処理〉
まず、包括マスクパターンｂ４０１１と演算種別情報ｃ４０１１とが演算種別デコーダ４０１に入力される。
【０１４３】
次に、演算種別情報ｃ４０１１が解析されて、演算区間と演算の内容とが調べられる。演算種別情報ｃ４０１１は、「８８」，「８Ａ」，「８Ａ」，「８Ｃ」を格納しているので、演算区間は、８〜１０バイト目の区間と１０〜１２バイト目の区間とである。また、演算種別情報ｃ４０１１は、「０９」，「０Ｂ」を格納しているので、９バイト目にＯＲ演算が行われかつ１１バイト目にＯＲ演算が行われる。
【０１４４】
次に、包括マスクパターンｂ４０１１のうち演算区間に存在する有効区間が選択される。演算種別情報ｃ４０１１を解析した結果に従うと、有効区間Ｇ，Ｉを選択する場合と、有効区間Ｇ，Ｊを選択する場合と、有効区間Ｈ，Ｉを選択する場合と、有効区間Ｈ，Ｊを選択する場合とがある。
【０１４５】
次に、上述の選択方法に従って、包括マスクパターンｂ４０１１のうち区間Ｇ，Ｉ以外の演算区間（８〜１２バイト目の区間）のビット値を全て「０」に設定したマスクパターンｂ４１１と、包括マスクパターンのうち区間Ｇ，Ｊ以外の演算区間のビット値を全て「０」に設定したマスクパターンｂ４１２と、包括マスクパターンのうち区間Ｈ，Ｉ以外の演算区間のビット値を全て「０」に設定したマスクパターンｂ４１３と、包括マスクパターンのうち区間Ｈ，Ｊ以外の演算区間のビット値を全て「０」に設定したマスクパターンｂ４１４とを作成する。
【０１４６】
次に、作成したマスクパターンｂ４１１，ｂ４１２，ｂ４１３，ｂ４１４がマスク回路３０６に出力される。
【０１４７】
以上が、演算種別デコーダ４０１における処理に伴うデータの変化についての説明である。
【０１４８】
次に、上述の処理のさらにもう１つの一例として、図１９を参照しつつ説明する。なお、ここでは比較パターン書き込み処理に伴うデータの変化についてのみ図１９を参照しつつ説明するので、デジタル放送受信装置による動作の説明は省略する。
【０１４９】
〈比較パターン書き込み処理〉
まず、マッチングパターンａ４２１，ａ４２２，ａ４２３，ａ４２４およびマスクパターンｂ４２１，ｂ４２２，ｂ４２３，ｂ４２４が作成される。
【０１５０】
次に、異なるパターンを示す区間は８〜１２バイト目の区間である。マスクパターンｂ４２１において８〜９バイト目が有効区間Ｇであり、マスクパターンｂ４２２において９〜１０バイト目が有効区間Ｈであり、マスクパターンｂ４２３において１０〜１１バイト目が有効区間Ｉであり、マスクパターンｂ４２４において１１〜１２バイト目が有効区間Ｊである。
【０１５１】
次に、図１９に示すような、有効区間Ｇ，Ｈ，Ｉ，Ｊを全て含む包括マッチングパターンａ４０２１および包括マスクパターンｂ４０２１が作成される。
【０１５２】
次に、演算種別情報が作成される。異なるパターンを示す区間において、有効区間Ｇのみが存在する場合と、有効区間Ｈのみが存在する場合と、有効区間Ｉのみが存在する場合と、有効区間Ｊのみが存在する場合とがある。よって、（有効区間Ｇ）ｏｒ（有効区間Ｈ）ｏｒ（有効区間Ｉ）ｏｒ（有効区間Ｊ）と示される演算を演算種別情報に格納しなければならない。つまり、ＯＲ演算を行うバイト位置を９，１０，１１バイト目（有効区間ＧとＨとＩとＪの間）と示す情報が必要となる。そこで、図１９に示すように、演算種別情報ｃ４０２１の各ブロックに「０９」，「０Ａ」，「０Ｂ」を格納する。
【０１５３】
次に、作成した包括マッチングパターンａ４０２１をマッチングＲＡＭ３０２に格納し、作成した包括マスクパターンｂ４０２１および演算種別情報ｃ４０２１をマスクｆｏｒマッチングＲＡＭ３０４に格納する。
【０１５４】
以上が、比較パターン書き込み処理に伴うデータの変化についての説明である。
【０１５５】
〈第４の実施形態による効果〉
以上のように、演算種別情報にはＯＲ演算，ＡＮＤ演算，および演算の優先順序が示されている。演算種別デコーダ４０１は、これらの演算および優先順序を用いることによって第３の実施形態より多くの演算を示すことができる。よって、演算デコーダにおいて第３の実施形態よりも多種のマスクパターンを復元することができる。これにより、必要数のマスクパターンを全て記憶する場合と比較するとマスクパターンを記憶するための容量を削減することができかつ、演算種別情報にＯＲ演算のみが格納される場合よりも多種のマスクパターンを復元することができる。
【０１５６】
【発明の効果】
この発明によるセクションフィルタ回路では、符号化マスクパターンは、マスクパターンの中で有効区間（比較回路で判断を行うべき区間）が存在するビット位置を示す。例えば、６４ｂｉｔのマスクパターンの中で先頭から１８〜２８ビット目の区間に有効区間が存在すると示す場合に、符号化マスクパターンは、有効区間の開始位置を「０１００１０」（＝１８）としかつその有効区間のビット長を「００１０１０」（＝１０）として「０１００１０００１０１０」と示す１２ｂｉｔのビット配列を有する。マスクパターン作成回路は、１２ｂｉｔの符号化マスクパターンより６４ｂｉｔのマスクパターンを作成する。次に、比較回路は、マスクパターンが示す有効区間において、トランスポートストリームより抽出されたセクション（例えば６４ｂｉｔ）がマッチングパターン記憶回路に格納されたマッチングパターン（例えば６４ｂｉｔ）と一致するか否かをビット単位で判断する。これにより、マスクパターンを格納（記憶）するための領域を削減することができる。
【０１５７】
この発明によるもう１つのセクションフィルタ回路では、比較回路によって得られる比較結果データのうち演算種別情報が示す有効区間に対して演算を行う。例えば、３つの有効区間のうち少なくとも１つの有効区間においてセクションがマッチングパターンと一致していればセクションがマッチングパターンと一致すると判断するという演算が考えられる。この場合、比較回路は３つのマスクパターンを用いて比較を行ったことになる。これにより、演算種別情報を用いることにより１つのマスクパターンから複数のマスクパターンを作成することができ、マスクパターンを記憶するために必要な領域を削減することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態によるデジタル放送受信装置の全体構成を示すブロック図である。
【図２】図１に示したＴＳデコーダの内部構成を示すブロック図である。
【図３】図２に示したセクションフィルタ回路の内部構成を示すブロック図である。
【図４】セクション形式のデータを含むトランスポートストリームの一例を示した図である。
【図５】図１に示したデジタル放送受信装置による比較パターン書き込み処理を示すフローチャートである。
【図６】マッチングパターン，マスクパターン，および符号化マスクパターンの一例を示す図である。
【図７】図１に示したデジタル放送受信装置によるセクション格納処理に伴うデータの変化の一例を示す図である。
【図８】この発明の第２の実施形態によるデジタル放送受信装置における比較パターン書き込み処理を示すフローチャートである。
【図９】第２の実施形態におけるマスクｆｏｒマッチングＲＡＭに格納されたマスクパターンおよび符号化マスクパターンの一例を示す図である。
【図１０】この発明の第３の実施形態によるセクションフィルタ回路の内部構成を示すブロック図である。
【図１１】この発明の第３の実施形態によるデジタル放送受信装置における比較パターン書き込み処理を示すフローチャートである。
【図１２】図１１に示した比較パターン書き込み処理に伴うデータの変化の一例を示す図である。
【図１３】この発明の第３の実施形態による演算種別デコーダにおける処理を示すフローチャートである。
【図１４】図１３に示した演算種別デコーダにおける処理に伴うデータの変化の一例を示す図である。
【図１５】この発明の第４の実施形態によるデジタル放送受信装置における比較パターン書き込み処理に伴うデータの変化の一例を示す図である。
【図１６】この発明の第４の実施形態による演算種別デコーダにおける処理に伴うデータの変化の一例を示す図である。
【図１７】この発明の第４の実施形態によるデジタル放送受信装置における比較パターン書き込み処理に伴うデータの変化の一例を示す図である。
【図１８】この発明の第４の実施形態による演算種別デコーダにおける処理に伴うデータの変化のもう１つの例を示す図である。
【図１９】この発明の第４の実施形態によるデジタル放送受信装置における比較パターン書き込み処理に伴うデータの変化のさらにもう１つの例を示す図である。
【符号の説明】
１０１  チューナ
１０２  復調部
１０３  バックエンド部
１０４  フラッシュメモリ
１０５  主メモリ
１０６  ＴＳデコーダ
１０７  音声デコーダ
１０８  映像デコーダ
１０９  ＣＰＵ
１１０  モデム
２０１  同期検出回路
２０２  ＰＩＤフィルタ
２０３  セクション検出回路
２０４，２１４  セクションフィルタ回路
２０５  データバッファ
３０１  セクションバッファ
３０２  マッチングパターンＲＡＭ
３０３  比較回路
３０４  マスクｆｏｒマッチングＲＡＭ
３０５  レングスデコーダ
３０６  マスク回路
３０７  一致検出回路
３０８  制御回路
４０１  演算種別デコーダ
【図１】
2005026955.tif 000003
【図２】
2005026955.tif 000004
【図３】
2005026955.tif 000005
【図４】
2005026955.tif 000006
【図５】
2005026955.tif 000007
【図６】
2005026955.tif 000008
【図７】
2005026955.tif 000009
【図８】
2005026955.tif 000010
【図９】
2005026955.tif 000011
【図１０】
2005026955.tif 000012
【図１１】
2005026955.tif 000013
【図１２】
2005026955.tif 000014
【図１３】
2005026955.tif 000015
【図１４】
2005026955.tif 000016
【図１５】
2005026955.tif 000017
【図１６】
2005026955.tif 000018
【図１７】
2005026955.tif 000019
【図１８】
2005026955.tif 000020
【図１９】
2005026955.tif 000021