(57)【要約】【課題】  パッケージングした振動型ジャイロセンサ素子を良好な共振特性、且つ、高感度にする。【解決手段】  パッケージングされた振動型ジャイロセンサ素子１０が備える振動子１１の周囲には、振動子１１が振動していない状態での下部電極、圧電薄膜、上部電極が形成された振動子１１の上面１１ｄを含む平面からの距離を、下部電極、上部電極間に電圧を印加して振動子１１を自励振動させた際に、振動子１１が最も振動した場合の変位量である最大変位量の２倍以上とする第１の空間Ｓ１と、上面１１ｄに対向する振動子の面である下面１１ｅを含む平面からの距離を、最大変位量の２倍以上とする第２の空間Ｓ２と、振動子１１の側壁面１１ａ，１１ｂ，１１ｃをそれぞれ含む複数の平面からの距離を、振動子１１の幅の１／２倍以上とする第３の空間Ｓ３とが設けられていることで実現する。【選択図】図３７
2005274411.tif 000002
【特許請求の範囲】
【請求項１】
単結晶シリコン基板上に薄膜形成プロセスにより形成された下部電極、圧電薄膜、上部電極を有する片持ち梁形状の振動子を備え、上記圧電薄膜の圧電効果を利用して角速度を検出する振動型ジャイロセンサ素子を、パッケージングした電子機器であって、
パッケージングされた上記振動型ジャイロセンサ素子が備える上記振動子の周囲には、
上記振動子が振動していない状態での上記下部電極、上記圧電薄膜、上記上部電極が形成された上記振動子の上面を含む平面からの距離を、上記下部電極、上記上部電極間に電圧を印加して上記振動子を自励振動させた際に、上記振動子が最も振動した場合の変位量である最大変位量の２倍以上とする第１の空間と、
上記振動子が振動してない状態での上記上面に対向する上記振動子の面である下面を含む平面からの距離を、上記最大変位量の２倍以上とする第２の空間と、
上記振動子の上記上面及び上記下面以外の上記振動子の面である複数の側壁面をそれぞれ含む複数の平面からの距離を、それぞれ上記振動子の幅の１／２倍以上とする第３の空間とが設けられていること
を特徴とする電子機器。
【請求項２】
上記第１の空間は、上記振動子が振動していない状態での、上記振動子の上記上面を含む上記平面からの距離を、上記最大変位量の２．５倍以上とすること
を特徴とする請求項１記載の電子機器。
【請求項３】
上記第２の空間は、上記振動子が振動していない状態での、上記振動子の上記下面を含む上記平面からの距離を、上記最大変位量の２．５倍以上とすること
を特徴とする請求項１記載の電子機器。
【請求項４】
上記第３の空間は、上記複数の側壁面をそれぞれ含む上記複数の平面からの距離を、それぞれ上記振動子の幅の２倍以上とすること
を特徴とする請求項１記載の電子機器。
【請求項５】
上記振動型ジャイロセンサ素子は、大気中でパッケージングされていること
を特徴とする請求項１記載の電子機器。
【請求項６】
上記振動型ジャイロセンサ素子が備える振動子は、一方主面及び他方主面の面方位が｛１００｝である単結晶シリコン基板の一方主面上に、｛１１０｝面に対して平行又は垂直な直線で構成された第１の開口部を有する第１の保護膜パターンを形成し、上記第１の開口部に対して上記振動子の厚みとなるまで結晶異方性エッチングを行い、
上記振動子の厚みとなるまで結晶異方性エッチングされた上記一方主面に対向する上記他方主面上の上記振動子となる領域に、上記下部電極、上記圧電薄膜、上記上部電極を順に積層して形成し、
上記下部電極、上記圧電薄膜、上記上部電極が形成された上記他方主面上に、上記｛１１０｝面に対して平行又は垂直な直線で構成され、上記振動子を上記片持ち梁形状とする空隙を型取った第２の開口部を有する第２の保護膜パターンを形成し、上記第２の開口部に対して反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）を行うことで形成されること
を特徴とする請求項１記載の電子機器。
但し、“｛  ｝”は、方向が異なる等価な面方位を総称して表すための記号である。
【請求項７】
上記上部電極は、上記振動子を振動させる電圧を印加する上記振動子の長手方向に形成された駆動電極と、
上記駆動電極を挟む形で、上記駆動電極と接触することなく平行に上記振動子の長手方向に形成された第１の検出電極及び第２の検出電極とからなるように形成されていること
を特徴とする請求項６記載の電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、ビデオカメラの手振れ検知や、バーチャルリアリティ装置における動作検知や、カーナビゲーションシステムにおける方向検知などに用いられる角速度センサに関し、詳しくは、片持ち梁の振動子を有する小型の振動型ジャイロセンサ素子を備えた電子機器に関する。
【背景技術】
【０００２】
従来より、民生用の角速度センサとしては、片持ち梁の振動子を所定の共振周波数で振動させておき、角速度の影響によって生じるコリオリ力を圧電素子などで検出することによって角速度を検出する、いわゆる振動型のジャイロセンサ（以下、振動型ジャイロセンサと呼ぶ。）が、広く使用されている。
【０００３】
振動型ジャイロセンサは、単純な機構、短い起動時間、安価で製造可能といった利点を有しており、例えば、ビデオカメラ、バーチャルリアリティ装置、カーナビゲーションシステムなどの電子機器に搭載され、それぞれ手振れ検知、動作検知、方向検知などをする際のセンサとして活用されている。
【０００４】
振動型ジャイロセンサは、搭載される電子機器の小型化、高性能化に伴い、小型化、高性能化が要求されている。例えば、電子機器の多機能化のため、他の用途で用いる各種センサと組み合わせて、振動型ジャイロセンサを一基板上に搭載させ、小型化を図るといった要請がある。
【０００５】
ところが、振動型ジャイロセンサは、圧電材料を機械加工によって切り出し、整形をすることで振動子を作製していたため、上述したような小型化を行うのに加工精度に限界があり、所望の性能を得ることができないといった問題があった。
【０００６】
そこで、振動子を、単結晶シリコン基板上に圧電材料で薄膜を形成することで作製し、小型化した圧電振動角速度計、つまり振動型ジャイロセンサが考案されている（例えば、特許文献１、特許文献２参照。）。また、シリコン加工プロセスによって形成された片持ち梁の振動子をし、この振動子の長手方向に駆動電極と、駆動電極を挟む形で駆動電極と接触することなく平行に一対の検出電極とが形成された振動型ジャイロセンサが考案されている。（例えば、特許文献３参照。）。
【０００７】
このような振動型ジャイロセンサにおいては、より高い感度で且つ安定した共振特性で角速度を検出することが要求されている。
【０００８】
【特許文献１】特開平８−２６１７６３号公報
【特許文献２】特開平８−３２７３６４号公報
【特許文献３】特開平７−１１３６４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、振動型ジャイロセンサを高感度で且つ安定した共振特性とするためには、振動子の共振状態を定義する機械的品質係数（Mechanical quality factor）、いわゆるＱ値を高くする必要がある。
【００１０】
Ｑ値は、振動型ジャイロセンサの振動子が固有振動を起こした際の、共振特性の鋭さの度合いを表す定数である。Ｑ値は、電気、電子分野における共振現象や、振動子の振動のような機械振動において共振系の質を表す定数として用いられる。振動型ジャイロセンサにおけるＱ値は、振動子を形成する材料や、振動子の固定方法などで決定される。
【００１１】
例えば、Ｑ値が大きい場合には、共振周波数に一致する振動を外界から受けた時だけ振幅が成長し、振動が成長するにも減衰するにも時間がかかる。つまり、外界からの影響を受けにくい状態であるといえる。
【００１２】
逆に、Ｑ値が小さい場合には、共振周波数とは若干異なる周波数の振動にも反応し、振動が成長するのも減速するのも早いという特徴がある。つまり、外界からの影響を受けやすい状態であるといえる。
【００１３】
したがって、上述したようにＱ値を高くすることで、振動型ジャイロセンサの共振特性を安定させ且つ高感度なセンサ素子とすることができる。
【００１４】
通常、振動型ジャイロセンサは、振動子を保護する目的や、外部装置への組み込み時の取り扱いを容易にするため、所望のパッケージ内にパッケージングされることになる。このとき、パッケージング後の振動子周りの空間形成状況やパッケージによる影響などによって、空気のダンピングが強くなり、特性が低下してしまうといった問題があった。
【００１５】
このような空気のダンピングを防ぐ方法として、振動型ジャイロセンサをパッケージ内に真空パッケージする手法があるが、非常に手間がかかり多大なコストがかかってしまうといった問題があった。
【００１６】
そこで、本発明は、上述したような問題を解決するために案出されたものであり、パッケージングした振動型ジャイロセンサ素子の振動子周囲の空間を適切に規定することで、安定した共振特性を示し、高い感度の振動型ジャイロセンサ素子を備えた小型の電子機器を低コストで提供することを目的とする。
【課題を解決するための手段】
【００１７】
上述の目的を達成するために、本発明に係る電子機器は、単結晶シリコン基板上に薄膜形成プロセスにより形成された下部電極、圧電薄膜、上部電極を有する片持ち梁形状の振動子を備え、上記圧電薄膜の圧電効果を利用して角速度を検出する振動型ジャイロセンサ素子を、パッケージングした電子機器であって、パッケージングされた上記振動型ジャイロセンサ素子が備える上記振動子の周囲には、上記振動子が振動していない状態での上記下部電極、上記圧電薄膜、上記上部電極が形成された上記振動子の上面を含む平面からの距離を、上記下部電極、上記上部電極間に電圧を印加して上記振動子を自励振動させた際に、上記振動子が最も振動した場合の変位量である最大変位量の２倍以上とする第１の空間と、上記振動子が振動してない状態での上記上面に対向する上記振動子の面である下面を含む平面からの距離を、上記最大変位量の２倍以上とする第２の空間と、上記振動子の上記上面及び上記下面以外の上記振動子の面である複数の側壁面をそれぞれ含む複数の平面からの距離を、それぞれ上記振動子の幅の１／２倍以上とする第３の空間とが設けられていることを特徴とする。
【発明の効果】
【００１８】
本発明は、パッケージングされた振動型ジャイロセンサ素子が備える振動子の周囲の空間として、第１の空間を、振動子が振動していない状態での振動子の上面を含む平面からの距離が、振動子を自励振動させた際の最大変位量の２倍以上であると規定し、第２の空間を、振動子が振動していない状態での振動子の下面を含む平面からの距離が、振動子を自励振動させた際の最大変位量の２倍以上であると規定し、第３の空間を、振動子の複数の側壁面をそれぞれ含む複数の平面からの距離が、それぞれ振動子の幅の１／２倍以上としている。
【００１９】
このように、第１の空間、第２の空間、第３の空間を規定することで、真空挽きといった多大な労力やコストを要する作業をしなくとも、パッケージングされた振動型ジャイロセンサ素子の機械的品質係数（Mechanical quality factor）、いわゆるＱ値を、振動子周りの空間の形状による影響を受けない程度に高くすることができる。したがって、安定した共振特性を示し、高い感度の振動型ジャイロセンサ素子を備えた小型の電子機器を低コストで提供することを可能とする。
【発明を実施するための最良の形態】
【００２０】
以下、本発明に係る電子機器を実施するための最良の形態を図面を参照して詳細に説明する。
【００２１】
図１は、本発明を適用した角速度センサ５０が備える振動型ジャイロセンサ素子１０の外観斜視図であり、図２は、角速度センサ５０の回路構成の一例を示した図である。なお、説明のため、図１に示す振動型ジャイロセンサ素子１０は、一部を透過して示している。
【００２２】
図１に示すように、振動型ジャイロセンサ素子１０は、いわゆる片持ち梁の振動子１１を備えている。振動子１１は、シリコン単結晶基板から切り出される厚みｔ１、長さｔ２、幅ｔ３の素子から振動子１１の周囲に周囲空間１２を設けることで他端が固定された梁として形成される。振動子１１は、長手方向と垂直な方向にｔ７ｂ及びｔ７ｃの空間幅、長手方向にｔ７ａの空間幅が確保される。なお、ｔ７ｂと、ｔ７ｃとは、同じ長さである。
【００２３】
このような振動子１１は、長手方向に対して垂直な平面で切断したときの断面形状が直角四辺形となる四角柱状に形成されている。
【００２４】
振動型ジャイロセンサ素子１０の大きさは、例えば、上述したように素子の厚みをｔ１、素子の長さをｔ２、素子の幅をｔ３とすると、ｔ１＝３００μｍ、ｔ２＝３ｍｍ、ｔ３＝１ｍｍとすることができる。また、この時の振動子１１の大きさは、図３に示すように振動子の厚みをｔ４、振動子の長さをｔ５、振動子の幅をｔ６とすると、例えば、ｔ４＝１００μｍ、ｔ５＝２．５ｍｍ、ｔ６＝１００μｍとすることができる。
【００２５】
図４に、振動型ジャイロセンサ素子１０の平面図を示す。図４に示すように、振動子１１の上部には、基準電極４ａ、圧電体５ａが順に積層され、さらに圧電体５ａ上に駆動電極６ａと、駆動電極６ａを挟む形で一対の検出電極６ｂ，６ｃとが、振動子１１の長手方向に沿って互いに平行に、且つ接触しないように形成されている。駆動電極６ａ，検出電極６ｂ，６ｃ、基準電極４ａには、それぞれ配線接続端子Ａ，Ｂ，Ｃ，Ｄが設けられている。
【００２６】
圧電体５ａは、例えば、チタン酸ジルコン酸鉛（ＰＺＴ）などの圧電セラミックスや、水晶、ＬａＴａＯ３などの圧電単結晶などからなる薄膜である。
【００２７】
このような、振動型ジャイロセンサ素子１０は、図２に示すＩＣ回路４０に接続されることで動作し、角速度に応じて発生するコリオリ力を検出する角速度センサ５０として機能する。
【００２８】
ＩＣ回路４０は、加算回路４１と、増幅回路４２と、移相回路４３と、ＡＧＣ（Automatic Gain Control）４４と、差動増幅回路４５と、同期検波回路４６と、平滑回路４７とを備えている。
【００２９】
振動型ジャイロセンサ素子１０の１対の検出電極６ｂ，６ｃは、それぞれ配線接続端子Ｂ，Ｃを介して、加算回路４１と、差動増幅回路４５に接続される。また、振動型ジャイロセンサ素子１０の駆動電極６ａは、配線接続端子Ａを介して、ＡＧＣ４４の出力端と接続される。
【００３０】
角速度センサ５０では、加算回路４１、増幅回路４２、移相回路４３、ＡＧＣ４４及び振動型ジャイロセンサ素子１０によっていわゆる移相発振回路が構成されており、この移相発振回路によって振動型ジャイロセンサ素子１０の基準電極４ａ、駆動電極６ａ間に電圧が印加され振動子１１を自励振動させる。振動子１１の振動方向は、当該振動子１１の厚み方向となる。
【００３１】
また、角速度センサ５０では、１対の検出電極６ｂ，６ｃが配線接続端子Ｂ，Ｃを介して接続された加算回路４１、差動増幅回路４５の出力端が、同期検波回路４６に接続され、この同期検波回路４６が平滑回路４７に接続されており、これらと、圧電体５ａとで、振動子１１の角速度を検出する検出部として機能する。
【００３２】
すなわち、図２に示す角速度センサ５０では、振動型ジャイロセンサ素子１０の振動子１１を上述した移相発振回路で自励振動させている際に、振動子１１の長手方向に角速度が加えられることで振動方向に垂直な方向に発生するコリオリ力を、圧電体５ａで検出し、検出電極６ｂ，６ｃから互いに逆極性の信号として出力し、差動増幅回路４５に入力する。差動増幅回路４５にて増幅された出力は、同期検波回路４６に入力され、同期検波が行われる。このとき、同期検波回路４６には、同期検波を行うために、加算器４１からの出力が同期信号として供給される。そして、同期検波回路４６からの出力が、平滑回路４７を介して、振動子１１に生じたコリオリ力を検出することにより得られた直流信号である角速度信号として出力される。
【００３３】
以上のように、角速度センサ５０では、圧電体５ａを用いて振動子１１を振動させるとともに、振動子１１に生じるコリオリ力を圧電体５ａによって検出し、この圧電体５ａによって検出されたコリオリ力に基づいて角速度を検出することができる。
【００３４】
＜実施例＞
続いて、実施例として、上述した振動型ジャイロセンサ素子１０を実際に作製し、その製造方法について説明をする。
【００３５】
上述したように、図１に示した振動型ジャイロセンサ素子１０は、単結晶シリコン基板を加工することで形成される。
【００３６】
図５は、振動型ジャイロセンサ素子１０を形成する際に用いる単結晶シリコン基板１の平面図であり、図６は、図５に示す単結晶シリコン基板１をＸＸ線で切断した断面図である。上記単結晶シリコン基板１の一方主面１Ｂ、他方主面１Ａは、熱酸化されて、後述する結晶異方性エッチング時の保護膜とするＳｉＯ２膜が形成されている。
【００３７】
振動型ジャイロセンサ素子１０で使用する単結晶シリコン基板１は、図５に示すように、当該単結晶シリコン基板１の一方主面１Ｂの面方位が｛１００｝、図６に示すように側面１Ｃの面方位が｛１１０｝となるように切り出されている。なお、他方主面１Ａは一方主面１Ｂと平行であるため、他方主面１Ａの面方位も｛１００｝となっている。
【００３８】
但し、“｛  ｝”は、方向が異なる等価な面方位を総称して表すための記号であり、例えば、｛１００｝は、（１００），（０１０），（００１）などを総称しているものとする。
【００３９】
このように結晶面方位を規定して切り出される単結晶シリコン基板１の大きさは、加工プロセスのラインに設けられた装置に応じて任意に設定される。例えば、本実施例では、縦×横が３ｃｍ×３ｃｍ角の単結晶シリコン基板１を用いている。
【００４０】
また、単結晶シリコン基板１の厚みは、作業性や、当該基板の値段により決定されるが、少なくとも振動型ジャイロセンサ素子１０に形成する振動子１１の厚み以上であればよい。例えば、本実施例では、図３を用いて示したように振動子１１の厚みｔ４を１００μｍとしているので、単結晶シリコン基板１の厚みを３倍の３００μｍとしている。
【００４１】
図６に示すように、単結晶シリコン基板１の他方主面１Ａ及び一方主面１Ｂには、熱酸化することでＳｉＯ２膜である熱酸化膜２Ａ，２Ｂを形成する。この熱酸化膜２Ａ，２Ｂは、後述する結晶異方性エッチングを行う際の保護膜として機能する。熱酸化膜２Ａ，２Ｂの厚みは、任意であるが、本実施例では、０．１μｍとしている。また、本実施例で用いる、単結晶シリコン基板１は、伝導型としてＮ型を採用しているが、任意に決めることができる。
【００４２】
なお、以下の説明において、単結晶シリコン基板１において、熱酸化膜２Ａが形成された他方主面１Ａ側を表面とし、熱酸化膜２Ｂが形成された一方主面１Ｂ側を裏面とする。
【００４３】
このような単結晶シリコン基板１を用いて、まず、当該単結晶シリコン基板１の裏面において、結晶異方性エッチングを行う個所に形成されている熱酸化膜２Ｂをフォトエッチングにより除去する。
【００４４】
フォトエッチングは、熱酸化膜２Ｂ上に、上記除去する個所が開口したレジスト膜パターンを形成する工程（フォトリソグラフィー）と、上記パターンを用いて熱酸化膜２Ｂを除去する工程（エッチング）とに大別される。
【００４５】
図７は、単結晶シリコン基板１の熱酸化膜２Ｂ上にレジスト膜パターン３が形成された様子を示した平面図であり、図８は、図７で示す単結晶シリコン基板１をＸＸ線で切断した際の断面図である。
【００４６】
図７に示すように、熱酸化膜２Ｂ上に形成されたレジスト膜パターン３は、｛１１０｝面と垂直な方向の長さをｔ８とし、｛１１０｝面と平行な方向の長さをｔ９とするｔ８×ｔ９のサイズ長方形状をした開口部３ａが所定の間隔を持って規則的に配列されたパターンとなっている。本実施例では、３×５個の開口部３ａが形成されたパターンとしている。開口部３ａの、それぞれが１つの振動型ジャイロセンサ素子１０となる。
【００４７】
このレジスト膜パターン３は、半導体加工プロセスで利用されているフォトリソグラフィーと全く同様にして、熱酸化膜２Ｂ上をマイクロ波で加熱して水分を除去するプレベーキングを行ってから、感光性樹脂であるフォトレジスト膜を塗布し、上記開口部３ａを形成するための上記パターンが形成されたマスクをフォトレジスト膜に露光し、現像をするという工程を経ることで形成される。
【００４８】
開口部３ａの大きさを決めるｔ８、ｔ９は、振動型ジャイロセンサ素子１０の振動子１１の形状と、単結晶シリコン基板１０の厚みｔ１、図１で示した振動子の空間幅ｔ７ａ，ｔ７ｂ，ｔ７ｃによって決定される。なお、ｔ８，ｔ９の具体的な数値については、後で詳細に説明をする。
【００４９】
このようにして、図８に示すように、単結晶シリコン基板１の熱酸化膜２Ｂ上には、レジスト膜パターン３が形成されることになる。
【００５０】
続いて、レジスト膜パターン３によって形成された開口部３ａの熱酸化膜２Ｂをエッチングにより除去する。図９は、レジスト膜パターン３によって形成された開口部３ａの個所の熱酸化膜２Ｂのみが除去された単結晶シリコン基板１の様子を示した平面図であり、図１０は、図９で示す単結晶シリコン基板１をＸＸ線で切断した際の断面図である。
【００５１】
熱酸化膜２Ｂの除去する場合のエッチングは、イオンエッチング等の物理的エッチングでもよいし、湿式エッチングでもよいが、単結晶シリコン基板１の界面の平滑性を考慮すると熱酸化膜２Ｂのみが除去される湿式エッチングが好適である。
【００５２】
本実施例では、湿式エッチングの薬液としてフッ化アンモニウムを用いた。ただし、湿式エッチングの場合、長時間エッチングを行うと開口部分の側面からエッチングが進行する、いわゆるサイドエッチングが大きくなるため、熱酸化膜２Ｂの開口部分３ａのみが除去された時点で終了するようエッチング時間を正確に制御する。
【００５３】
このようにして、レジスト膜パターン３の開口部３ａに位置する熱酸化膜２Ｂは、図１０に示すように除去される。
【００５４】
続いて、上述したエッチングにより、熱酸化膜２Ｂが除去されることで、レジスト膜パターン３の開口部３ａと同じ大きさのｔ８×ｔ９の開口部２Ｂａで｛１００｝面が露出した単結晶シリコン基板１に対して、湿式エッチングを施し、単結晶シリコン基板１の厚みを振動子１１の厚みであるｔ４まで削り取る。
【００５５】
図１１は、単結晶シリコン基板１において、熱酸化膜２Ｂが除去され、｛１００｝面が露出したｔ８×ｔ９の大きさの開口部２Ｂａのみがエッチングされた様子を示した平面図であり、図１２は、図１１で示す単結晶シリコン基板１をＸＸ線で切断した際の断面図である。また、図１３は、図１２に示す領域Ａを拡大して示した図である。
【００５６】
ここで、単結晶シリコン基板１に対して施される湿式エッチングは、結晶方向にエッチング速度が依存する性質を利用した結晶異方性エッチングである。熱酸化膜２Ｂが除去され、｛１００｝面が露出した上記開口部２Ｂａに対して、結晶異方性エッチングをすると、図１３に示すように｛１００｝面に対して約５５度の角度の面方位となる｛１１１｝面が現れ、振動子１１の厚みであるｔ４分を確保するようにエッチングを終了することで、いわゆるダイヤフラム形状となる。
【００５７】
一般に、単結晶シリコンは、その結晶構造から、｛１１１｝面が、｛１００｝面に較べ、非常にエッチングされにくいという結晶方向に対するエッチング速度依存性がある。具体的には、単結晶シリコンの｛１００｝面のエッチング速度は、｛１１１｝面のエッチング速度の２００倍程度となっている。
【００５８】
単結晶シリコンに対して結晶異方性エッチングを施す際に使用可能なエッチング液は、ＴＭＡＨ（水酸化テトラメチルアンモニウム）、ＫＯＨ（水酸化カリウム）、ＥＤＰ（エチレンジアミン-ピロカテコール-水）、ヒトラジンなどである。
【００５９】
本実施例では、エッチング液として熱酸化膜２Ａと、熱酸化膜２Ｂとのエッチングレートの選択比がより大きくなるＴＭＡＨ（水酸化テトラメチルアンモニウム）２０％溶液を使用した。エッチング時には、エッチング液を攪拌しながら温度を８０℃に保ち、６時間かけてダイヤフラムの深さｔ１０が２００μｍ、つまりエッチングすることで残る単結晶シリコン基板１の厚みｔ１１が、振動子１１の厚みｔ４と同じ、１００μｍとなるまでエッチングした。
【００６０】
ここで、結晶異方性エッチングを施すために、図７を用いて説明したレジスト膜パターン３によって形成した開口部３ａのサイズを規定するｔ８、ｔ９の数値について具体的に説明をする。
【００６１】
開口部３ａの幅ｔ９、つまりエッチング後のダイヤフラムの幅は、図１３に示すようにｔ９＝ｔ９ａ＋ｔ９ｂ＋ｔ９ｃとなっている。
【００６２】
ｔ９ｃは、図３で示した振動子１１の幅ｔ６と、図１で示した振動子１１の周辺に形成する周囲空間１２の空間幅ｔ７ｂ、ｔ７ｃを用いて、ｔ９ｃ＝ｔ６＋ｔ７ｂ＋ｔ７ｃと表すことができる。
【００６３】
また、ｔ９ａ，ｔ９ｂは、それぞれ同じ長さであり、図１３に示すように、結晶異方性エッチングを施した際に現れる｛１１１｝面と、単結晶シリコン基板１の裏面である｛１００｝面とが５５度の角度をなしていることから、ダイヤフラムの深さｔ１０を用いてｔ９ａ＝ｔ９ｂ＝ｔ１０×１／ｔａｎ５５°と表すことができる。
【００６４】
したがって、開口部３ａの幅ｔ９は、ｔ９＝｛ｔ１０×１／ｔａｎ５５°｝×２＋（ｔ６＋ｔ７ｂ＋ｔ７ｃ）となる。ここで、ｔ６＝１００μｍ、ｔ７ｂ＝ｔ７ｃ＝２００μｍ、ｔ１０＝２００μｍとすると、ｔ９＝７８０μｍとなる。
【００６５】
上述したような結晶性異方エッチングを行うと、レジスト膜パターン３の開口部３ａにおけるｔ８方向にもｔ９方向と同様に、｛１００｝面と５５度の角度をなす｛１１１｝面が現れる。したがって、開口部の長さｔ８、つまりエッチング後のダイヤフラムの長さは、図３で示した振動子１１の長さｔ５、図１で示した振動子１１の周辺に形成する周囲空間１２の空間幅ｔ７ａを用いて、ｔ８＝｛ｔ１０×１／ｔａｎ５５°｝×２＋（ｔ５＋ｔ７ａ）となる。ここで、ｔ５＝２．５ｍｍ、ｔ７ａ＝２００μｍ、ｔ１０＝２００μｍとすると、ｔ８＝２９８０μｍとなる。
【００６６】
上述までの説明では、単結晶シリコン基板１全体を図示しながら説明をしたが、説明の都合上、以下の説明においては、図１１に領域Ｗとして示すダイヤフラムが形成された単結晶シリコン基板１のみを用いて説明をする。また、以下の説明では、熱酸化膜２Ａ側に対する加工工程となるため、表面である熱酸化膜２Ａ側を上面にした平面図、及びこの平面図を所定の位置で切断した断面図を用いて説明をする。
【００６７】
具体的には、図１１に示す領域Ｗのダイヤフラムが形成された単結晶シリコン基板１を、熱酸化膜２Ａを上面とすると、図１４のような平面図となり、ＸＸ線で切断される断面図は、図１５のようになる。
【００６８】
続いて、熱酸化膜２Ａ上に、図１で示した基準電極４ａ、圧電体５ａ、駆動電極６ａ、検出電極６ｂ，６ｃを形成するために下部電極膜、圧電膜、上部電極膜を成膜する。単結晶シリコン基板１の熱酸化膜２Ａ上に、下部電極膜４、圧電膜５、上部電極膜６を順に成膜すると、その平面図は図１６のようになり、図１６に示すＸＸ線で切断した断面図は図１７に示すようになる。
【００６９】
本実施例では、下部電極膜４、圧電膜５、上部電極膜６を、全て、マグネトロンスパッタ装置を用いて成膜した。
【００７０】
まず、熱酸化膜２Ａ上に、下部電極膜４を成膜する。本実施例では、まず、マグネトロンスパッタ装置の条件を、ガス圧：０．５Ｐａ、ＲＦパワー：１ｋＷとして、熱酸化膜２Ａ上にチタン（Ｔｉ）を膜厚が５０ｎｍとなるように成膜した。続いて、成膜したチタン（Ｔｉ）の上に、装置の条件をガス圧：０．５Ｐａ、ＲＦパワー：０．５ｋＷとして、プラチナ（Ｐｔ）を膜厚が２００ｎｍとなるように成膜した。つまり、チタンと、プラチナとを上記膜厚となるように成膜して下部電極膜４を形成している。
【００７１】
次に、下部電極膜４上に圧電膜５を成膜する。本実施例では、まず、Ｐｂ（１＋ｘ）（Ｚｒ０．５３Ｔｉ０．４７）Ｏ３−ｙ酸化物をターゲットとして用い、マグネトロンスパッタ装置の条件を、常温、ガス圧：０．７Ｐａ、ＲＦパワー：０．５ｋＷとして、下層電極４として成膜されたプラチナ（Ｐｔ）上にチタン酸ジルコン酸鉛（ＰＺＴ）の圧電体薄膜を膜厚が１μｍとなるように成膜した。続いて、チタン酸ジルコン酸鉛（ＰＺＴ）を成膜した単結晶シリコン基板１を電気炉に入れ、酸素雰囲気下、７００℃、１０分間という条件で結晶化熱処理を行うことで圧電膜５を形成した。
【００７２】
最後に、圧電膜５上に上部電極膜６を成膜する。本実施例では、マグネトロンスパッタ装置の条件を、ガス圧０．５Ｐａ、ＲＦパワー：０．５ｋＷとして、圧電膜５上にプラチナ（Ｐｔ）を膜圧が２００ｎｍとなるように成膜した。
【００７３】
次に、上部電極膜６を加工して駆動電極６ａ、検出電極６ｂ，６ｃを形成する。図１８は、駆動電極６ａ、検出電極６ｂ，６ｃが形成された単結晶シリコン基板１の様子を示した平面図であり、図１９は、図１８で示す単結晶シリコン基板１をＸＸ線で切断した際の断面図である。
【００７４】
駆動電極６ａは、上述したように振動子１１を駆動するための電圧を印加する電極であり、振動子１１の中心となるように形成される。また、検出電極６ｂ，６ｃは、上述したように振動子１１に発生したコリオリ力を検出するための電極であり、駆動電極６aを挟むように駆動電極６ａと平行に、且つ接触しないように、振動子１１に形成される。
【００７５】
また、図１８に示すように、駆動電極６ａ，検出電極６ｂ，６ｃは、その一方端部が、振動子１１の根元である根元ラインＲと一致するように形成され、各電極の上記一方端部には、それぞれ端子接合部６ａ１，６ｂ１，６ｃ１が形成される。
【００７６】
本実施例では、駆動電極６ａの幅ｔ１３を５０μｍ、検出電極６ｂ，６ｃの幅ｔ１４を１０μｍ、駆動電極６ａ及び検出電極６ｂ，６ｃの長さｔ１２を２ｍｍ、検出電極６ｂ，６ｃの駆動電極６ａとの間隔ｔ１５をそれぞれ５μｍとした。この駆動電極６ａ、検出電極６ｂ，６ｃは、振動子１１上に形成される範囲であれば、任意の大きさに設計することができる。また、本実施例では、端子接合部６ａ１，６ｂ１，６ｃ１のそれぞれの長さｔ１６を５０μｍ、幅ｔ１７を５０μｍとした。
【００７７】
本実施例では、駆動電極６ａ、検出電極６ｂ，６ｃ及び端子接合部６ａ１，６ｂ１，６ｃ１を、フォトリソグラフィー技術を用いて、上部電極膜６上にレジスト膜パターンを形成した後、イオンエッチングにより不要な部分の電極膜６を除去することで形成した。
【００７８】
本発明は、この駆動電極６ａ、検出電極６ｂ，６ｃ及び端子接合部６ａ１，６ｂ１，６ｃ１を形成する際の手法に限定されるものではなく、上述した手法以外にも様々な手法を適用することができる。
【００７９】
次に、圧電膜５を加工して振動子１１上に圧電体５ａを形成する。図２０は、圧電膜５を加工して圧電体５ａが形成された単結晶シリコン基板１の様子を示した平面図であり、図２１は、図２０で示す単結晶シリコン基板１をＸＸ線で切断した際の断面図である。
【００８０】
圧電体５ａは、上部電極膜６を加工して形成した駆動電極６ａ，検出電極６ｂ，６ｃを完全に覆うような形状であればどのような形状であってもかまわない。
【００８１】
本実施例では、圧電体５ａの長さｔ１８を２．２ｍｍ、幅ｔ１９を９０μｍとした。このような大きさの圧電体５aは、その中心が振動子１１の中心と一致し、一方端部が、振動子１１の根元である根元ラインＲと一致させるようにする。
【００８２】
圧電体５aの幅ｔ１８は、振動子１１の幅ｔ４以下の幅である必要がある。また、本実施例では、上述した端子接合部６ａ１，６ｂ１、６ｃ１の下に圧電膜５を、端子接合部６ａ１，６ｂ１、６ｃ１の各外周より５μｍの幅を持たせて残してある。この端子接合部６ａ１，６ｂ１、６ｃ１の下に残される圧電膜５は、振動型ジャイロセンサ素子１０全体の形状サイズにより任意に設定されることになる。
【００８３】
本実施例では、フォトリソグラフィー技術を用いて、圧電体５ａ及び端子接合部６ａ１，６ｂ１、６ｃ１の下に残す圧電膜５の形状のレジスト膜パターンを形成した後、フッ硝酸溶液による湿式エッチングにより不要な部分の圧電膜５を除去することで、圧電体５ａを形成した。
【００８４】
上述したように、本実施例では、圧電体５ａを形成するために圧電膜５の不要部分を除去する手法を湿式エッチングとしているが、本発明にはこれに限定されるものではなく、物理的なエッチングであるイオンエッチングによる除去方法や、化学的な作用と物理的な作用でエッチングする反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）による除去方法などを適用することができる。
【００８５】
次に、下部電極膜４を加工して、振動子１１上に基準電極４ａを形成する。図２２は、下部電極膜４を加工して基準電極４ａが形成された単結晶シリコン基板１の様子を示した平面図であり、図２３は、図２２で示す単結晶シリコン基板１をＸＸ線で切断した際の断面図である。
【００８６】
基準電極４ａは、圧電膜５を加工して形成した圧電体５ａを完全に覆うような形状であればどのような形状であってもかまわない。
【００８７】
本実施例では、基準電極４ａの長さｔ２０を２．３ｍｍとし、幅ｔ２１を９４μｍとした。このような基準電極４aは、その中心が振動子１１の中心と一致し、一方端部を、振動子１１の根元である根元ラインＲと一致させるようにする。
【００８８】
基準電極４ａの幅ｔ２０は、振動子１１の幅ｔ４以下の幅である必要がある。また、本実施例では、上述したように除去しなかった圧電膜５の下の下部電極膜４を、上記圧電膜５の外周より５μｍの幅を持たせて残してある。この幅に関しては振動型ジャイロセンサ素子１０全体の形状サイズにより任意に設定されることになる。
【００８９】
また、基準電極４ａと、外部との電気的接合を図るため、図２２に示すように下部電極膜４によって配線接続端子Ｄが形成されている。上述したように、圧電膜５の下に残された下部電極膜４を介して基準電極４ａと、配線接続端子Ｄとは、電気的に接続されている。
【００９０】
本実施例では、振動型ジャイロセンサ素子１０と、外部との電気的な接続は、ワイヤーボンディングにより行うことを前提としているため、配線接続端子Ｄの実際に配線される端子部をワイヤーボンディング時に必要となる面積分だけ確保する。
【００９１】
本実施例では、配線接続端子Ｄの端子部の長さｔ２２を２００μｍ、幅ｔ２３を１００μｍとした。振動型ジャイロセンサ素子１０の外部との接合に関しては、接合方法も含めて任意であり、採用する接合方法に応じて、配線接続端子Ｄの形状を最適となるように設定する。
【００９２】
本実施例では、フォトリソグラフィー技術を用いて、図２２に示すような形状となるレジスト膜パターンを形成した後、イオンエッチングにより不要な部分の下部電極膜４を除去することで基準電極４ａ、配線接続端子Ｄ、基準電極４ａと配線接続端子Ｄとを電気的に接続する下部電極膜４を形成した。
【００９３】
上述したように、本実施例では、基準電極４ａを形成するために下部電極膜４の不要部分を除去する手法を、物理的なエッチングであるイオンエッチングとしているが、本発明はこれに限定されるものではなく、化学的なエッチングである湿式エッチングや、化学的な作用と物理的な作用でエッチングする反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）による除去方法を適用することができる。
【００９４】
次に、駆動電極６ａ、検出電極６ｂ，６ｃの一方端部側にそれぞれ形成されている端子接合部６ａ１，６ｂ１、６ｃ１と、配線接続端子Ａ，Ｂ，Ｃとの電気的接合を円滑にするために平坦化レジスト膜７を形成する。
【００９５】
図２４は、平坦化レジスト膜７が形成された単結晶シリコン基板１の様子を示した平面図であり、図２５は、図２４に示す単結晶シリコン基板１をＹＹ線で切断した際の断面図である。
【００９６】
上述した図２２に示すように、配線接続端子Ａ，Ｂ，Ｃと、端子接合部６ａ１，６ｂ１、６ｃ１とをそれぞれ物理的に接合する際には、圧電体５ａを形成する際に残された圧電膜５の端部と、基準電極４ａを形成する際に残された下部電極膜４の端部とをそれぞれ通過しなくてはならない。
【００９７】
本実施例において、圧電体５ａは、圧電膜５を湿式エッチングによってエッチングすることで形成されており、エッチングされた端部は、単結晶シリコン基板１方向へ、逆テーパ形状、あるいは、垂直形状となっている。そのため、平坦化レジスト膜７を形成せずに、端子接合部６ａ１，６ｂ１、６ｃ１と、配線接続端子Ａ，Ｂ，Ｃとをそれぞれ電気的に接続するように配線膜を形成すると、上記端部の段差により電気的接続が断たれてしまう虞がある。
【００９８】
また、基準電極４ａと電気的に接続されている下部電極膜４の端部が露出しているため、平坦化レジスト膜７を形成しないと、駆動電極６ａ，検出電極６ｂ，６ｃと、基準電極４ａとが短絡してしまうことになる。
【００９９】
以上の理由により、図２４に示すように、端子接合部６ａ１，６ｂ１、６ｃ１上に、平坦化レジスト膜７を形成し、上記圧電膜５の端部の段差をなくし、上記下部電極膜４の端部が露出しないようにする。
【０１００】
平坦化レジスト膜７の形状は、上述したように上記圧電膜５の端部の段差をなくし、上記下部電極膜４の端部が露出しない形状であれば任意に設定できる。本実施例では、平坦化レジスト膜７の幅ｔ２４を２００μｍ、長さｔ２５を５０μｍとした。
【０１０１】
平坦化レジスト膜７は、フォトリソグラフィー技術により、図２４に示す個所に所望の形状でパターニングしたレジスト膜を、２８０〜３００℃程度の熱処理を加えることで硬化させる。本実施例では、レジスト膜の厚みを２μｍ程度としたが、この厚みに関しては、圧電膜５、下部電極膜４の厚みに応じて変化させ、両者の合計の厚み以上とすることが望ましい。本実施例では、レジスト膜を用いて平坦化レジスト膜７を形成しているが、上記理由を回避することの可能な、非導電性の材料であれば、その形成方法も含めて任意である。
【０１０２】
次に、駆動電極６ａ、検出電極６ｂ，６ｃを外部に接続するための配線処理を施す際に用いる配線接続端子Ａ，Ｂ，Ｃを形成する。図２６は、配線接続端子Ａ，Ｂ，Ｃを形成した単結晶シリコン基板１の様子を示す平面図であり、図２７は、図２６に示した単結晶シリコン基板１をＹＹ線で切断した際の断面図である。
【０１０３】
図２６に示す配線接続端子Ａ，Ｂ，Ｃは、駆動電極６ａ、検出電極６ｂ，６ｃの端子接合部６ａ１，６ｂ１、６ｃ１とそれぞれ接続されている。本実施例では、振動型ジャイロセンサ素子１０と、外部との電気的な接続は、ワイヤーボンディングにより行うことを前提としているため、配線接続端子Ａ，Ｂ，Ｃの実際に配線される端子部を、上述した配線接続端子Ｄと同様に、ワイヤーボンディング時に必要となる面積分だけ確保する。
【０１０４】
各配線接続端子Ａ，Ｂ，Ｃは、平坦化レジスト膜７の上面を通り、端子接合部６ａ１，６ｂ１、６ｃ１とそれぞれ接触するように、熱酸化膜２Ａ上に形成される。配線接続端子Ａ，Ｂ，Ｃと、端子接続部６ａ１，６ｂ１、６ｃ１との接合個所である各電極接合部の形状は、任意であるが電気的な接触抵抗を減少させるために５μｍ四方以上の大きさが望ましい。
【０１０５】
配線接続端子Ａ，Ｂ，Ｃにおいて、実際に配線が接続される端子部は、上述したようにワイヤーボンディング接合を行うのに必要な面積分を確保可能な形状となる。
【０１０６】
本実施例では、配線接続端子Ａ，Ｂ，Ｃ、それぞれの端子部の長さｔ２６を２００μｍ、幅ｔ２７を１００μｍとした。振動型ジャイロセンサ素子１０の外部との接合に関しては、接合方法も含めて任意であり、採用する接合方法に応じて、配線接続端子Ａ，Ｂ，Ｃの形状を最適となるように設定する。
【０１０７】
本実施例では、フォトリソグラフィー技術を用いて、図２６に示すような形状となるレジスト膜パターンを形成した後、配線接続端子Ａ，Ｂ，Ｃをスパッタリングにより形成した。スパッタリングした際に、不要な部分に付着した膜は、レジスト膜パターンを除去する際に、同時に除去する、いわゆるリフトオフの手法にて除去した。
【０１０８】
具体的には、配線接続端子Ａ，Ｂ，Ｃは、付着力を向上させるためのチタン（Ｔｉ）を２０ｎｍだけ堆積させ、電気抵抗が低く、低コストである銅（Ｃｕ）を３００ｎｍ堆積させ、さらに、ワイヤーボンディングとの接合を容易にするため、金（Ａｕ）を３００ｎｍ堆積させることで形成した。なお、この配線接続端子Ａ，Ｂ，Ｃを形成する際に用いる材料及び配線接続端子Ａ，Ｂ，Ｃの形成方法は任意であり、本発明は、上記材料及び形成方法に限定されるものではない。
【０１０９】
続いての工程は、図１で示したように振動型ジャイロセンサ１０に対して周囲空間１２を形成することで片持ち梁の振動子１１を作製する工程である。図２８は、単結晶シリコン基板１に周囲空間１２を形成することで片持ち梁の振動子１１が形成された様子を示した平面図であり、図２９は、図２８で示す単結晶シリコン基板１をＹＹ線で切断した様子を示した断面図であり、図３０は、図２８で示す単結晶シリコン基板１をＸＸ線で切断した様子を示した断面図である。
【０１１０】
図２８に示すように周囲空間１２は、検出電極６ｂ，６ｃが形成されている側の振動子１１の側面から左右の方向にそれぞれｔ７ｂ及びｔ７ｃの幅を有する空間と、振動子１１の長手方向で振動子１１の根元ラインＲと反対の端部側にｔ７ａの幅を有する空間とによって構成された、いわゆる“コ”の字型の形状をした空間となっている。
【０１１１】
本実施例では、ｔ７ｂ、ｔ７ｃを、それぞれ２００μｍとしている。このｔ７ｂ、ｔ７ｃは、周囲空間１２内の気体の状態や、要求される振動子１１の振動の質を示すＱ値などによって決定されることになる。
【０１１２】
本実施例では、まず、フォトリソグラフィー技術を用いて、図２８に示すような“コ”の字型の形状のレジスト膜パターンを熱酸化膜２Ａ上に形成した後、熱酸化膜２Ａをイオンエッチングで除去する。熱酸化膜２Ａを除去するには、湿式エッチングでも可能であるが、サイドエッチングが発生することによる寸法誤差を考慮するとイオンエッチングが好適である。
【０１１３】
続いて、熱酸化膜２Ａが除去された“コ”の字型の単結晶シリコン基板１を、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）にてエッチングして貫通させることで周囲空間１２を形成する。
【０１１４】
本実施例では、誘導結合型プラズマ（ＩＣＰ：Inductively Coupled Plasma）を備えたエッチング装置を用いて、エッチング工程と、エッチングした個所に側壁保護のための側壁保護膜を成膜する工程とを繰り返すＢｏｓｃｈプロセス（Ｂｏｓｃｈ社）にて、垂直な側壁面を有する振動子１１を形成した。
【０１１５】
このＢｏｓｃｈプロセスを用いることで、ＩＣＰにより高密度なプラズマを生成し、エッチングのためのＳＦ６と、側壁保護のためのＣ４Ｆ８のガスを交互に導入することで、毎分１０μｍ程の速度でエッチングしながら、垂直な側壁面を有する振動子１１を形成することができる。
【０１１６】
以上のプロセスにより、振動型ジャイロセンサ素子１０の形成に関する、圧電素子形成、形状形成、配線形成の主要工程が終了し、例えば、図３１に示すように、単結晶シリコン基板１内に、振動型ジャイロセンサ素子１０が複数個、ここでは、５×３個、形成されることになる。
【０１１７】
１枚の単結晶シリコン基板１内に形成される振動型ジャイロセンサ素子１０の数は、図３１に示すように５×３個に限らず、設計する振動型ジャイロセンサ素子１０の大きさ、及び形成する際のそれぞれのピッチにより決定されることになる。
【０１１８】
次の工程では、このように単結晶シリコン基板１に形成された複数の振動型ジャイロセンサ素子１０を、切断し単一の素子とする。単結晶シリコン基板１から、振動型ジャイロセンサ素子１０を分断する際の手法や、寸法は、特に決められたものではなく、分断後の形状も任意である。
【０１１９】
本実施例においては、図３２に示す素子分断線２０をなぞるように、ダイヤモンドカッターで分断傷を付けた後、手で直接、単結晶シリコン基板１を折り、振動型ジャイロセンサ素子１０を取り出した。なお、単結晶シリコン基板１を分断する手法も任意の手法が適用可能であり、例えば、砥石による研削や単結晶シリコン基板１の面方位を利用して切断する手法などでもよい。
【０１２０】
続いて、図３３に示すように、個々に分断した振動型ジャイロセンサ素子１０を、ＩＣ基板２１に貼り付ける。振動型ジャイロセンサ素子１０と、ＩＣ基板２１との貼り付け手法は任意であるが、本実施例では、嫌気性接着剤を用いて貼り付けた。
【０１２１】
ＩＣ基板２１に、振動型ジャイロセンサ素子１０を貼り付けた後、電気的な接続を行う。ＩＣ基板２１上には、冒頭の図２を用いて説明したＩＣ回路４０が搭載されている。また、ＩＣ基板２１には、図２で示したＡＧＣ４４の端部と接続された基板端子２２ａ、同期検波回路４５に接続された基板端子２２ｂ，２２ｃ、図示しない基準電極と接続された基板端子２２ｄが形成されている。
【０１２２】
本実施例では、振動型ジャイロセンサ素子１０の配線接続端子Ａ，Ｂ，Ｃ，Ｄと、ＩＣ基板２１内の基板端子２２ａ，２２ｂ，２２ｃ，２２ｄとをそれぞれワイヤーボンディングによる結線方法を用いて電気的接続を行った。この結線方法に関しても任意であり、半導体で用いられる導電性バンプを形成する手法も利用可能である。
【０１２３】
次に、図３４に示すように、振動型ジャイロセンサ素子１０及びＩＣ基板２１上の回路と、外部との接触をなくすためカバー材３０を取り付け、保護をする。カバー材３０の材料は、任意であるが外部のノイズの影響を考慮してＳＵＳなど、シールド効果のあるものが望ましい。また、カバー材３０は、振動子１１の振動を妨げない形状とする必要がある。このようにして、角速度センサ５０が形成されることになる。
【０１２４】
このように角速度センサ５０を構成する振動型ジャイロセンサ素子１０が備える振動子１１の駆動電極６ａに、電圧を印加して所定の共振周波数で振動させた場合、振動子１１は、振動子１１の厚み方向である縦方向に縦共振周波数で共振すると共に、振動子１１の幅方向である横方向に横共振周波数で共振することになる。
【０１２５】
上述したように振動型ジャイロセンサ素子１０は、振動子１１の保護や、外部装置への組み込み時の取り扱いを容易にするため、図３４に示すように、ＩＣ基板２１上に貼り付けられ、カバー材３０で覆われて、パッケージングされることになる。このとき、カバー材３０は、振動子１１の振動を妨げない形状とするのが前提となっている。
【０１２６】
具体的には、振動子１１が、縦共振周波数で自励振動している際のＱ値を測定したときに、所望のＱ値が得られるように、当該振動子１１の周囲に適切な空間領域を確保する必要がある。このように、振動子１１の周囲空間に適切な空間領域が確保されれば、振動子１１の振動が妨げられず、且つ、安定した振動状態となるため、振動型ジャイロセンサ素子１０は、パッケージングが施されたとしても高い感度を維持することができる。
【０１２７】
続いて、図３５，３６を用いて、振動子１１の周囲の空間について説明をする。図３５は、図２８に示す振動型ジャイロセンサ素子１０をＸＸ線で切断した際の、振動子１１のみを示した断面図であり、図３６は、図２８に示す振動型ジャイロセンサ素子１０の振動子１１のみを示した平面図である。
【０１２８】
振動型ジャイロセンサ素子１０が備える振動子１１のように片持ち梁形状の振動子の場合、その周囲空間は、図３５に示すような駆動電極６ａ，検出電極６ｂ，６ｃが形成された振動子１１の上面１１ａを含む平面上に広がる空間である第１の空間Ｓ１と、上面１１ａと対向する面である下面１１ｂを含む平面上に広がる空間である第２の空間Ｓ２と、図３６に示すように、反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）によって形成された、振動子１１の側壁面である側壁面１１ｃ，１１ｄ，１１ｅをそれぞれ含む各平面上に広がる空間からなる第３の空間Ｓ３とに大別される。
【０１２９】
この振動子１１の周囲空間である第１の空間Ｓ１、第２の空間Ｓ２、第３の空間Ｓ３は、上述したように、振動子１１を備える振動型ジャイロセンサ１０が、例えば、ＩＣ基板２１上に貼り付けられ、カバー材３０で覆われてパッケージングされるため、その空間サイズに制限が設けられることになる。
【０１３０】
図３７，３８に、図３４に示す振動型ジャイロセンサ素子１０をＸＸ線で切断した断面図を示す。図３７は、振動子１１の基準電極４ａ、駆動電極６ａ間に電圧を印加して振動子１１を自励振動させた際に、振動子１１が、上面１１ａ方向に最大変位量ｄｍａｘだけ振れた様子を示した断面図であり、図３８は、同じく振動子１１を自励振動させた際に、振動子１１が、下面１１ｂ方向に最大変位量ｄｍａｘだけ振れた様子を示した断面図である。なお、図３７，３８において、一点鎖線で示した個所は、振動子１１が振動していない状態、もしくは、振動している振動子１１の変位量がゼロであるときの状態を示している。
【０１３１】
図３７に示す振動型ジャイロセンサ素子１０において、第１の空間Ｓ１は、カバー材３０の内壁面３０ａと、振動子１１が振動していない状態での上面１１ａとの間隔である上部空間幅ｔ７ｄで空間サイズが規定される。また、図３８に示すように、第２の空間Ｓ２は、振動型ジャイロセンサ素子１０を貼り付けるＩＣ基板２１の基板表面２１ａと、振動子１１が振動していない状態での下面１１ｂとの間隔である下部空間幅ｔ７ｅで空間サイズが規定される。さらに、第３の空間Ｓ３は、図３９に示すように、上述した反応性エッチングによって形成される周囲空間１２、具体的には、空間幅ｔ７ａ，ｔ７ｂ，ｔ７ｃによって空間サイズが規定されることになる。
【０１３２】
続いて、図３４に示すようにＩＣ基板２１上に貼り付け、カバー材３０で覆うことでパッケージングした振動型ジャイロセンサ素子１０の第１の空間Ｓ１、第２の空間Ｓ２、第３の空間Ｓ３をそれぞれ変化させ、機械的品質係数（Mechanical quality factor）であるＱ値を測定し、この測定結果から最適な空間サイズを規定する。
【０１３３】
まず、図４０に、第１の空間Ｓ１を変化させた場合の振動型ジャイロセンサ素子１０のＱ値を示す。第１の空間Ｓ１は、上述したように、図３７で示した上部空間幅ｔ７ｄで規定される。
【０１３４】
図４０に示す測定結果は、上部空間幅ｔ７ｄを０から適当な間隔で増加させることで第１の空間Ｓ１を変化させ、そのときのＱ値を示している。
【０１３５】
図４０の横軸では、上部空間幅ｔ７ｄを、振動子１１を自励振動させた際の最大変位量ｄｍａｘを１としたときの相対値で示している。また、図４０の縦軸では、上述したようにパッケージングされ、第１の空間Ｓ１を変化させた振動型ジャイロセンサ素子１０のＱ値を、何のパッケージングもされておらず、振動子１１の周囲空間が開放された状態の振動型ジャイロセンサ素子１０のＱ値を１としたときの相対値で示している。
【０１３６】
図４０に示すように、横軸に示した相対値がおよそ２、つまり、上部空間幅ｔ７ｄが、振動子１１の最大変位量ｄｍａｘの２倍程度となっているとき、Ｑ値が１近傍をとっている。また横軸の相対値がおよそ２．５のとき、つまり、上部空間幅ｔ７ｄが、振動子１１の最大変位量ｄｍａｘの２．５倍以上となっているとき、Ｑ値が１に飽和している。
【０１３７】
この図４０に示す測定結果は、第１の空間Ｓ１を規定する上部空間幅ｔ７ｄが、振動子１１を自励振動させた際の最大変位量ｄｍａｘの２倍以上となるようにカバー材３０を取り付けた場合に、振動子１１の共振特性の劣化を大幅に抑制することができることを示している。さらに、図４０に示す測定結果は、上部空間幅ｔ７ｄが、最大変位量ｄｍａｘの２．５倍以上となるようにカバー材３０を取り付けた場合に、振動子１１の共振特性を最適にすることができることを示している。
【０１３８】
また、第２の空間Ｓ２に関しては測定結果を示さないが、Ｑ値の測定結果は、図４０に示す測定結果と同程度となる。したがって、上述した第１の空間Ｓ１と同様に、第２の空間Ｓ２を規定する図３８で示した下部空間幅ｔ７ｅが、振動子１１を自励振動させた際の最大変位量ｄｍａｘの２倍以上となるようにＩＣ基板２１に貼り付けた場合に、振動子１１の共振特性の劣化を大幅に抑制することができる。また、下部空間幅ｔ７ｅが、最大変位量ｄｍａｘの２．５倍以上となるようにＩＣ基板２１に貼り付けた場合に、振動子１１の共振特性を最適にすることができる。
【０１３９】
続いて、図４１に、第３の空間Ｓ３を変化させた場合の振動型ジャイロセンサ素子１０のＱ値を示す。第３の空間Ｓ３は、上述したように、図３９で示した空間幅ｔ７ａ，ｔ７ｂ，ｔ７ｃで規定される。
【０１４０】
図４１に示す測定結果は、空間幅ｔ７ａ，ｔ７ｂ，ｔ７ｃを０から適当な間隔で増加させることで第３の空間Ｓ３を変化させ、そのときのＱ値を示している。なお、ここでは、空間幅ｔ７ａ，ｔ７ｂ，ｔ７ｃは、全て同じ値にしている。
【０１４１】
図４１の横軸では、空間幅ｔ７ａ，ｔ７ｂ，ｔ７ｃを、振動子１１の幅ｔ６を１としたときの相対値で示している。また、図４１の縦軸では、上述したようにパッケージングされ、第３の空間Ｓ３を変化させた振動型ジャイロセンサ素子１０のＱ値を、何のパッケージングもされておらず、振動子１１の周囲空間が開放された状態の振動型ジャイロセンサ素子１０のＱ値を１としたときの相対値で示している。
【０１４２】
図４１に示すように、横軸に示した相対値がおよそ０．５、つまり、空間幅ｔ７ａ，ｔ７ｂ，ｔ７ｃが、振動子１１の幅ｔ６の１／２倍程度となっているとき、Ｑ値が１近傍をとっている。また横軸の相対値がおよそ２のとき、つまり、空間幅ｔ７ａ，ｔ７ｂ，ｔ７ｃが、振動子１１の幅ｔ６の２倍以上となっているとき、Ｑ値が１に飽和している。
【０１４３】
この図４１に示す測定結果は、第３の空間Ｓ３を規定する空間幅ｔ７ａ，ｔ７ｂ，ｔ７ｃが、振動子１１の幅ｔ６の１／２倍以上となるような周囲空間１２を反応性イオンエッチングによって形成することで、振動子１１の共振特性の劣化を大幅に抑制することができることを示している。さらに、図４１に示す測定結果は、空間幅ｔ７ａ，ｔ７ｂ，ｔ７ｃが、振動子１１の幅ｔ６の２倍以上となるような周囲空間１２を反応性イオンエッチングによって形成することで、振動子１１の共振特性を最適にすることができることを示している。
【０１４４】
上述した図４０，４１に示すＱ値の測定結果は、常温にて振動型ジャイロセンサ１０をパッケージングした場合の結果であるが、本発明は、これに限定されるものではない。例えば、大気中、８０℃の環境下で振動型ジャイロセンサ素子１０をパッケージングし、室温に戻した場合でも、図４０，４１に示したＱ値の測定結果と同様の結果となる。したがって、振動子１１の周囲の空間に気圧の変動があった場合、例えば、大気中でパッケージングされた振動型ジャイロセンサ素子１０の振動子１１の周囲の空間が、パッケージング後、大気圧となっていなくても有効となる。
【０１４５】
なお、実施例においては、上述した手法によって形成した振動型ジャイロセンサ素子１０を一例として示し、第１の空間Ｓ１を上部空間幅ｔ７ｄ、第２の空間Ｓ２を下部空間幅ｔ７ｅ、第３の空間Ｓ３を空間幅ｔ７ａ，ｔ７ｂ，ｔ７ｃで規定しているが、本発明は、これに限定されるものではなく、単結晶シリコン基板上に薄膜形成プロセスによって形成された下部電極、圧電薄膜、上部電極を有する片持ち梁形状の振動子を備え、圧電薄膜の圧電効果を利用して角速度を検出する振動型ジャイロセンサ素子に対して広く適用することができる。
【０１４６】
例えば、本実施例では、図３９に示すように、単結晶シリコン基板１に対して、結晶異方性エッチング、反応性イオンエッチングをすることで振動子１１を形成しているため、必然的に振動子１１の側壁面１１ｃ，１１ｄ，１１ｅの近傍に単結晶シリコン基板１による外枠が残る形状となる。
【０１４７】
しかしながら、本発明は、本実施例のように単結晶シリコン基板１による外枠が形成された振動型ジャイロセンサ素子１０以外の振動型ジャイロセンサ素子に対しても、振動子１１の側壁面１１ｃ，１１ｄ，１１ｅ、振動子１１の上面１１ａ、下面１１ｂからのそれぞれの距離を上述したように確保することで、振動子１１の共振特性を良好にする第１の空間Ｓ１，第２の空間Ｓ２，第３の空間Ｓ３を規定することができる。
【図面の簡単な説明】
【０１４８】
【図１】本発明を実施するための最良の形態として示す振動型ジャイロセンサ素子について説明するための斜視図である。
【図２】同振動型ジャイロセンサ素子を備えた角速度センサの構成について説明するための図である。
【図３】同振動型ジャイロセンサ素子が備える振動子について説明するための斜視図である。
【図４】同振動型ジャイロセンサ素子について説明するための平面図である。
【図５】同振動型ジャイロセンサ素子を製造する際に用いる単結晶シリコン基板について説明するための平面図である。
【図６】図５に示す単結晶シリコン基板をＸＸ線で切断した際の断面図である。
【図７】単結晶シリコン基板にレジスト膜パターンを形成した様子を示す平面図である。
【図８】図７に示す単結晶シリコン基板をＸＸ線で切断した際の断面図である。
【図９】単結晶シリコン基板の熱酸化膜を除去した際の様子を示す平面図である。
【図１０】図９に示す単結晶シリコン基板をＸＸ線で切断した際の断面図である。
【図１１】単結晶シリコン基板に結晶異方性エッチングを施した様子を示す平面図である。
【図１２】図１１に示す単結晶シリコン基板ＸＸ線で切断した際の断面図である。
【図１３】図１２に示す領域Ａを拡大して示した断面図である。
【図１４】単結晶シリコン基板の表面側の様子を示した平面図である。
【図１５】図１４に示す単結晶シリコン基板をＸＸ線で切断した際の断面図である。
【図１６】下部電極膜、圧電膜、上部電極膜が形成された単結晶シリコン基板の様子を示す平面図である。
【図１７】図１６に示す単結晶シリコン基板をＸＸ線で切断した際の断面図である。
【図１８】駆動電極、検出電極が形成された単結晶シリコン基板の様子を示す平面図である。
【図１９】図１８に示す単結晶シリコン基板をＸＸ線で切断した際の断面図である。
【図２０】圧電体が形成された単結晶シリコン基板の様子を示す平面図である。
【図２１】図２０に示す単結晶シリコン基板をＸＸ線で切断した際の断面図である。
【図２２】基準電極が形成された単結晶シリコン基板の様子を示す平面図である。
【図２３】図２２に示す単結晶シリコン基板をＸＸ線で切断した際の断面図である。
【図２４】平坦化レジスト膜が形成された単結晶シリコン基板の様子を示す平面図である。
【図２５】図２４に示す単結晶シリコン基板をＹＹ線で切断した際の断面図である。
【図２６】配線接続端子が形成された単結晶シリコン基板の様子を示す平面図である。
【図２７】図２６に示す単結晶シリコン基板をＹＹ線で切断した際の断面図である。
【図２８】振動子の周辺に反応性イオンエッチングにより周囲空間が形成された単結晶シリコン基板の様子を示す平面図である。
【図２９】図２８に示す単結晶シリコン基板をＹＹ線で切断した際の断面図である。
【図３０】図２８に示す単結晶シリコン基板をＸＸ線で切断した際の断面図である。
【図３１】複数の振動型ジャイロセンサ素子が形成された単結晶シリコン基板を示す平面図である。
【図３２】単結晶シリコン基板に形成された複数の振動型ジャイロセンサ素子を切断する際の切断線を示した単結晶シリコン基板の様子を示す平面図である。
【図３３】振動型ジャイロセンサ素子をＩＣ基板上に貼り付けた際の様子を示す平面図である。
【図３４】振動型ジャイロセンサ素子を備える角速度センサにカバー材を取り付けた際の様子を示す平面図である。
【図３５】振動子の周囲空間である第１の空間、第２の空間について説明するための図である。
【図３６】振動子の周囲空間である第３の空間について説明するための図である。
【図３７】振動型ジャイロセンサ素子の第１の空間について説明するための図である。
【図３８】振動型ジャイロセンサ素子の第２の空間について説明するための図である。
【図３９】振動型ジャイロセンサ素子の第３の空間について説明するための図である。
【図４０】第１の空間を変化させた場合の振動型ジャイロセンサ素子のＱ値を示した図である。
【図４１】第３の空間を変化させた場合の振動型ジャイロセンサ素子のＱ値を示した図である。
【符号の説明】
【０１４９】
１  単結晶シリコン基板、４ａ  基準電極、５ａ  圧電体、６ａ  駆動電極、６ｂ，６ｃ  検出電極、１０  振動型ジャイロセンサ素子、１１  振動子、１１ａ，１１ｂ，１１ｃ  側壁面、１１ｄ  上面、１１ｅ  下面、１２，  周囲空間、２１  ＩＣ基板、３０  カバー材、Ｒ  根元ライン、Ｓ１  第１の空間、Ｓ２  第２の空間、Ｓ３  第３の空間
【図１】
2005274411.tif 000003
【図２】
2005274411.tif 000004
【図３】
2005274411.tif 000005
【図４】
2005274411.tif 000006
【図５】
2005274411.tif 000007
【図６】
2005274411.tif 000008
【図７】
2005274411.tif 000009
【図８】
2005274411.tif 000010
【図９】
2005274411.tif 000011
【図１０】
2005274411.tif 000012
【図１１】
2005274411.tif 000013
【図１２】
2005274411.tif 000014
【図１３】
2005274411.tif 000015
【図１４】
2005274411.tif 000016
【図１５】
2005274411.tif 000017
【図１６】
2005274411.tif 000018
【図１７】
2005274411.tif 000019
【図１８】
2005274411.tif 000020
【図１９】
2005274411.tif 000021
【図２０】
2005274411.tif 000022
【図２１】
2005274411.tif 000023
【図２２】
2005274411.tif 000024
【図２３】
2005274411.tif 000025
【図２４】
2005274411.tif 000026
【図２５】
2005274411.tif 000027
【図２６】
2005274411.tif 000028
【図２７】
2005274411.tif 000029
【図２８】
2005274411.tif 000030
【図２９】
2005274411.tif 000031
【図３０】
2005274411.tif 000032
【図３１】
2005274411.tif 000033
【図３２】
2005274411.tif 000034
【図３３】
2005274411.tif 000035
【図３４】
2005274411.tif 000036
【図３５】
2005274411.tif 000037
【図３６】
2005274411.tif 000038
【図３７】
2005274411.tif 000039
【図３８】
2005274411.tif 000040
【図３９】
2005274411.tif 000041
【図４０】
2005274411.tif 000042
【図４１】
2005274411.tif 000043