(57)【要約】【課題】揮発性メモリの故障を永続的に追跡するための方法およびメモリモジュールを提供する。【解決手段】メモリエラーは、特定のメモリモジュール４５０上の少なくとも１つのダイナミックランダムアクセスメモリ（ＤＲＡＭ）４５２ユニットに関連して検出される。メモリエラーに関連するエントリが、その特定のメモリモジュール４５０上の故障記憶ユニット４５４の不揮発性メモリに書き込まれる。本発明の別の実施形態は、揮発性メモリの故障を永続的に追跡するメモリモジュール４５０に関する。メモリモジュール４５０は、複数のダイナミックランダムアクセスメモリ（ＤＲＡＭ）４５２および故障記憶ユニット４５４を備える。故障記憶ユニット４５４は、そのメモリモジュール４５０上の複数のＤＲＡＭ４５２の故障に関連するエントリを記憶するように構成された不揮発性メモリを備える。【選択図】図４
2005050348.tif 000002
【特許請求の範囲】
【請求項１】
揮発性メモリの故障を永続的に追跡する方法であって、
特定のメモリモジュール上の少なくとも１つのダイナミックランダムアクセスメモリ（ＤＲＡＭ）ユニットに関連するメモリエラーを検出するステップと、
前記特定のメモリモジュール上の故障記憶ユニットの不揮発性メモリに前記メモリエラーに関連するエントリを書き込むことステップと、
を含む、方法。
【請求項２】
前記特定のメモリモジュールが、メモリシステム内の複数のデュアルインラインメモリモジュール（ＤＩＭＭ）のうちの特定のＤＩＭＭを含む、請求項１記載の方法。
【請求項３】
前記検出されたメモリエラーの範囲を決定するステップをさらに含む、請求項１記載の方法。
【請求項４】
前記メモリエラーの範囲が、前記特定のメモリモジュールに関連する故障の履歴を論理的に解析することによって決定される、請求項３記載の方法。
【請求項５】
前記エントリが、ＤＲＡＭユニット識別子、範囲の最低ビット番号、該範囲の最高ビット番号、および最後に故障した時間および故障発生数を示すタグビットを含む、請求項１記載の方法。
【請求項６】
前記故障記憶ユニットの前記不揮発性メモリから前記エントリを読み出すステップと、
使用可能なメモリのセットから前記メモリエラーに関連するメモリビットを除外するステップと、
をさらに含む、請求項１記載の方法。
【請求項７】
前記特定のメモリモジュールがオンラインである間に、使用可能なメモリのセットから前記メモリエラーに関連するメモリビットを除外するステップをさらに含む、請求項１記載の方法。
【請求項８】
揮発性メモリの故障を永続的に追跡するメモリモジュールであって、
複数のダイナミックランダムアクセスメモリ（ＤＲＡＭ）と、
前記メモリモジュール上の前記複数のＤＲＡＭの故障に関連するエントリを記憶するように構成された不揮発性メモリを有する故障記憶ユニットと、
を備えている、メモリモジュール。
【請求項９】
回路基板上のメモリエラーインタフェースユニットによる読み書きアクセスを、前記故障記憶ユニットの前記不揮発性メモリに提供するように構成されたインタフェース回路をさらに備えている、請求項８記載のメモリモジュール。
【請求項１０】
前記故障記憶ユニットの前記不揮発性メモリに記憶されるエントリが、ＤＲＡＭ識別子およびビット範囲を含む、請求項８記載のメモリモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、包括的にコンピュータシステムに関する。特に、本発明はメモリシステムに関する。
【背景技術】
【０００２】
今日のコンピュータ業界では、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）は有力なメモリ技術の１つである。ＤＲＡＭは安価かつ高速であり、消費電力が少ないことから大容量主記憶装置に好ましい選択である。ＤＲＡＭは通常、たとえば、１６、３２、６４、またはそれよりも大きなデータビットという異なる入出力（Ｉ／Ｏ）データ幅を有する個別の半導体パッケージで製造される。
【０００３】
コンピュータが同時に対処し処理することのできるデータビット数、すなわちコンピュータバス幅は通常、ＤＲＡＭで一般に利用することができるものよりもはるかに大きい。これらバス幅に対応するため、ＤＲＡＭ群が通常一緒にパッケージングされ、メモリモジュール、たとえばＤＩＭＭ（デュアルインラインメモリモジュール）および他の種類のメモリモジュールを形成する。
【０００４】
図１Ａは、２つのＤＩＭＭモジュールを有する従来のメモリシステム１００の側面図を示す。メモリシステム１００は、マザーボード１０６に固定されたＣＰＵまたはメモリコントローラ１０２と、２つのデュアルインラインメモリモジュール１０８ａおよび１０８ｂと、を備える。図示される２つのメモリモジュール１０８ａおよび１０８ｂはそれぞれ、並列接続されたＮ個のメモリ素子１１２を備える。考察を目的としてＮが１８に等しいと仮定すると、各メモリモジュール１０８ａおよび１０８ｂ上の１８個のメモリ素子１１２ａ〜Ｎは、データバス１１４によってメモリコントローラ１０２に接続され、データバス１１４は、ボードトレース部分１１６、コネクタ１１８、およびモジュールトレース部分１２０を備える。
【０００５】
図１Ｂは、図１Ａに示すメモリシステム１００のメモリモジュールのメモリ構造のブロック図を示す。図１Ｂでは、データバスは７２ビット幅であり、６４ビットがデータに使用され、８ビットが誤り修正に使用される。メモリモジュール１０８ａ、１０８ｂ上の１８個の各メモリ素子は４ビットである。１８個のメモリ素子は、各メモリ動作毎に、データバス１１４への出力が７２ビット幅になるように並列接続される。
【０００６】
図１Ｃは、図１Ａに示すメモリシステム１００のメモリロケーションの読み出しまたは書き込みのクロックパルスを示す。メモリコントローラ１０２は、一度に１つのメモリモジュールから１つのワードまたはメモリロケーションを読み出す。シングルデータレート（ＳＤＲ）のシステムおよび読み出し動作を仮定すると、メモリモジュール１０８中の、アドレス００００００を有するメモリロケーションは、クロックエッジｔ1において読み出される。メモリロケーションの中味は７２ビット幅である。クロックエッジｔ2では、何のメモリ動作も行われない。メモリモジュール１０８中でアドレスロケーション０００００１を有する第２のメモリロケーションが、クロックエッジｔ3において読み出される。
【０００７】
図２Ａは、８個のＤＩＭＭモジュールを有する従来のメモリシステム２００の側面図を示す。図１Ａに示す構成と同様に、図２Ａに示すメモリシステム２００は、マザーボード２０６に固定されたＣＰＵまたはメモリコントローラ２０２を備える。しかし、この構成は、図１Ａに示す２個のデュアルインラインメモリモジュール１０８ａ、１０８ｂの代わりに８個のＤＩＭＭ２０８ａ〜２０８ｈを備える。示される８個のメモリモジュール２０８ａ〜ｈはそれぞれＮ個のメモリ素子２１２を備える。メモリコントローラ２０２は、データバス２１４によって８個のメモリモジュール２０８ａ〜２０８ｈに接続され、データバス２１４は、ボードトレース部分２１６、コネクタ２１８、およびモジュールトレース部分２２０を備える。
【０００８】
図２Ｂは、図２Ａに示すメモリシステム２００のメモリ構造のブロック図を示す。図示のシステムでは、データバスは１４４ビット幅であり、１２８ビットがデータに使用され、１６ビットが誤り修正に使用される。好ましくは、各メモリモジュールは１８個のメモリ素子を含み（Ｎ＝１８）、各メモリ素子は４ビット幅である。各メモリモジュール毎に、メモリ素子は並列接続される。データは、各メモリ動作毎に、データバス２１４への出力が１４４ビット幅になるように２個のメモリモジュールから同時に読み出される。
【０００９】
図２Ｃは、図２Ａに示すメモリシステム２００のメモリロケーションの読み出しまたは書き込みのクロックパルスを示す。メモリコントローラ２０２は、一度に１つのメモリモジュールから１つのワードまたはメモリロケーションを読み出す。ダブルデータレート（ＤＤＲ）のシステムおよびメモリ読み出し動作を仮定すると、メモリモジュール２０８ａ中の、アドレス００００００を有するメモリロケーション、およびメモリモジュール２０８ｅ中の、アドレス００００００を有するメモリロケーションが両方とも、クロックエッジｔ1において同時に読み出される。メモリモジュール２０８ａ中の、アドレスロケーション０００００１を有する第２のメモリロケーション、およびメモリモジュール２０８ｅ中の、アドレス０００００１を有する第２のメモリロケーションは両方とも、クロックエッジｔ2において同時に読み出される。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上に述べた比較的単純なメモリシステムは、背景目的のために考察した具体例にすぎない。他に多くのメモリシステム構成があり、上に述べた構成よりもはるかに大規模かつ複雑なものもある。コンピュータシステムにおけるメモリシステムの遍在性に伴い、このようなメモリシステムを利用し保守する方法および装置の改良がかなり望ましい。
【課題を解決するための手段】
【００１１】
本発明の一実施形態は、揮発性メモリの故障を永続的に追跡する方法に関する。メモリエラーは、特定のメモリモジュール上の少なくとも１つのダイナミックランダムアクセスメモリ（ＤＲＡＭ）ユニットに関連して検出される。メモリエラーに関連するエントリが、その特定のメモリモジュール上の故障記憶ユニットの不揮発性メモリに書き込まれる。
【００１２】
本発明の別の実施形態は、揮発性メモリの故障を永続的に追跡するメモリモジュールに関する。メモリモジュールは、複数のダイナミックランダムアクセスメモリ（ＤＲＡＭ）および故障記憶ユニットを備える。故障記憶ユニットは、そのメモリモジュール上の複数のＤＲＡＭの故障に関連するエントリを記憶するように構成された不揮発性メモリを備える。
【００１３】
本発明の別の実施形態は、複数のメモリモジュール、メモリコントローラ、およびメモリエラーインタフェースに接続するように構成された複数のコネクタを備えた回路基板に関する。メモリコントローラは、メモリモジュールの揮発性メモリユニットに対してデータの読み書きを行うように構成され、メモリエラーインタフェースは、メモリモジュールの不揮発性故障記憶ユニットに対する読み書きアクセスを提供するように構成される。
【発明を実施するための最良の形態】
【００１４】
コンピュータメモリシステムは、数個のＤＩＭＭ（たとえば、パーソナルコンピュータまたは小規模サーバにおいて）から何千個ものＤＩＭＭ（たとえば、大規模サーバシステムにおいて）まで任意の数のＤＩＭＭを備える可能性がある。ハイエンドサーバも通常、メモリチップ冗長性およびホットスワップ等、高可用性機能を備える。永久的なメモリエラーが発生した場合（たとえば、縮退ビット、スタックオープン（stuck-open)ビット、または「ウィークセル（weak cell）」）、通常、エラーのロケーションがシステムログに保持される。システムログは、システムのディスクドライブ等の中心位置またはシステムボード上に常駐する。システムログは通常、エラーを有するＤＩＭＭの番号およびＤＲＡＭロケーションを追跡する。
【００１５】
この追跡技法は、ＤＩＭＭが移動されない場合は十分良好に機能する。しかし、ＤＩＭＭが同じシステムまたは別のシステム（たとえば、デバッグ目的で使用されるシステム）中の別の物理的なロケーション（たとえば、別のスロット）に移動される場合、エラーの追跡は失われる。これは、エラー情報がホストシステムに常駐し、ホストシステム中の特定のロケーションに関するためである。
【００１６】
本発明の一実施形態は、メモリモジュールが新しい物理的なロケーションに移動される場合であっても、メモリモジュール上の永久的なメモリエラーを永続的に追跡する手段を提供する。本発明の一実施形態によれば、故障情報は、メモリエラーを有する特定のＤＩＭＭにローカルに記憶される。したがって、そのＤＩＭＭが移動された場合、エラー情報もＤＩＭＭとともに移動する。新しいロケーションが新しいホストシステム（または同じシステム中の新しいロケーション）にある場合、この実施形態は、システムが、別のメモリエラー後に故障を再度発見する必要なく、事前対応的に故障に対処できるようにする。たとえば、本発明の一実施形態により構成されたＤＩＭＭがシステムにプラグインされると、オペレーティングシステムにエラーを再発見させる必要なく、「故障処理」ルーチンにより、永続的に追跡されてきた既知の既存のエラーに対処することができる。エラーの再発見はそれ自体誤りが発生しやすく、システムクラッシュにつながる場合もある。
【００１７】
この実施形態の一適用では、ＤＩＭＭがデバッグ目的のために、顧客サイトあるいは修復センタにあるデバッグシステムに物理的に移動される場合、この実施形態は、エラーをデバッグするプロセスに大いに役立つ。これは、ＤＩＭＭをデバッグするツールを、不良になったＤＲＡＭビットすべてへのアクセスを有するように構成することができるためである。この情報は、何が起こったのかについてはるかに明確なイメージをデバッグする人に与える。換言すれば、メモリエラーの履歴がＤＩＭＭのデバッグを助け、ダウンタイムを低減するとともに、保守コストを低減する。
【００１８】
図３は、揮発性メモリの故障を追跡する従来の方法のフローチャートである。コンピュータシステム動作中のあるときに、メモリエラーが検出される（３０２）。メモリエラーの特定のロケーションが決定される（３０４）。メモリエラーの検出（３０２）およびロケーションの決定（３０４）は、たとえば、オペレーティングシステムによって行うことができる。特定のロケーションは、特定のメモリモジュール上の特定のＤＲＡＭ（複数可）の特定のアドレス（複数可）にあるものとして示すことができる。
【００１９】
メモリエラーを追跡するために、メモリエラー情報がシステムログに記憶される（３０６）。システムログは、たとえば、システムボードまたはシステムディスクに保持することができる。メモリエラー情報を使用して、故障したメモリビットを、コンピュータシステムが積極的に利用する使用可能なメモリのセットから除外することができる（３０８）。
【００２０】
このような従来のシステムでは、メモリエラーを有するメモリモジュールが新しいロケーションに移動され（３１０）、リブートされる（３１２）と、メモリエラーの追跡はもはやそのモジュールに適用されない。これは、メモリエラー情報がメモリモジュールの特定の物理的なロケーションに相関付けられているためである。したがってこのような移動後、メモリエラー情報は、たとえば、オペレーティングシステムによって再検出（３０２）されない限り失われる。不利なことに、このような再検出（３０２）には別のメモリベースのエラーの発生が連座し、システムクラッシュ等、有害な結果を伴う可能性がある。
【００２１】
図４は、本発明の一実施形態による、揮発性メモリの故障を永続的に追跡するシステムの概略図である。このシステムは、システムボード４００および複数のＤＩＭＭモジュール４５０を備える。より大規模なコンピュータシステムによっては、システムボード４００がセルボード４００と呼ばれる場合もある。
【００２２】
システムボード４００は、各種構成要素を備える。中央演算処理装置（ＣＰＵ）４０２が、ソフトウェア命令を実行し、ボード４００上の他の構成要素の動作を調整する「脳」として動作する。１つのＣＰＵ４０２が示されているが、実際のシステムは１つのＣＰＵまたは複数のＣＰＵ４０２をこの機能のために利用することができる。ＣＰＵ４０２は、メモリコントローラ４０４およびプロセッサ依存ハードウェア（ＰＤＨ）インタフェース４０８に通信可能に接続されて示されている。これら通信可能な接続は、たとえば、通信バスまたは他の通信手段を含むことができる。入出力インタフェース、データ記憶インタフェース、ディスプレイインタフェース、および他の装置等、他の構成要素（図示せず）ももちろん、ＣＰＵ４０２に通信可能に接続することができる。
【００２３】
メモリコントローラ４０４は、ＤＩＭＭモジュール４５０上のＤＲＡＭチップに対するデータの読み書きを制御する際に使用される。メモリコントローラ４０４は、たとえば、図１および図２に関連して上に述べたメモリコントローラと同様に動作するように実施することができる。メモリコントローラ４０４の具体的な動作は、制御されるメモリの具体的な特徴に依存する（たとえば、ＤＲＡＭが非同期であるか同期であるか、ＤＲＡＭがシングルデータレートであるか、ダブルデータレートであるか、ダイレクトＲａｍｂｕｓ（登録商標）ＤＲＡＭ（ＤＲＤＲＡＭ（登録商標））であるか否か等）。本発明の実施形態は通常、特定タイプのＤＲＡＭに限定されるべきではない。
【００２４】
一実施形態では、システムボード４００上に管理容易化プロセッサ（ＭＰ）４２０を含めることができる。ＭＰ４２０は、状態の監視、イベントおよび異常状態のログ記録、およびメモリシステムに関連する性能の復元を制御する際に使用することができる。一実施形態では、管理容易化プロセッサ４２０は、インテリジェントプラットフォームマネジメントインタフェース（ＩＰＭＩ）仕様に準拠するように構成することが可能である。ＩＰＭＩ仕様は現在、インターネットを介して以下のＵＲＬ：http://www.inte  l.com/design/servers/ipmi/spec.htmを経由してＩｎｔｅｌから入手することが可能である。インテリジェントマネジメントプラットフォームは、メインプロセッサ、ＢＩＯＳ、およびオペレーティングシステムから独立して利用可能な機能を提供する。ＩＰＭＩメッセージングは要求／応答プロトコルを使用する。ＩＰＭＩ要求メッセージ（コマンドとも呼ばれる）は、ネットワーク機能コードと呼ばれるフィールドを使用して機能コマンドセットにグループ化される。センサおよびイベントに関連するコマンド、シャシコマンド等に対するコマンドセットがある。
【００２５】
ＰＤＨインタフェース４０８は、ＣＰＵ４０２および／またはＭＰ４２０が、プロセッサ依存コード（ＰＤＣ）ユニット４１０、スクラッチメモリ４１２、およびメモリエラーインタフェースユニット４０６を含め、図示する他の構成要素と通信できるようにする。図４に示す実施形態では、システムボード４００はＣＰＵ４０２およびＭＰ４２０を両方とも備え、これらは両方ともＰＤＨインタフェース４０８に通信可能に接続される。別の実施形態では、システムボード４００はＣＰＵ４０２およびＭＰ４２０を両方とも備えるが、ＭＰ４２０のみがＰＤＨインタフェース４０８に通信可能に接続される。別の実施形態では、システムボード４００はＭＰ４２０を備えず、ＣＰＵ４０２のみを備える。
【００２６】
ＰＤＨインタフェース４０８は、マイクロコントローラを使用して実施することができる。ＰＤＣユニット４１０は、ある形態の不揮発性メモリ、たとえば、フラッシュメモリまたはあるタイプの読み取り専用メモリ（ＲＯＭ）等を含むことができる。ＰＤＣユニット４１０は、システムボード４００上のプロセッサの１つによって実行されるブートコードおよびエラー処理コードを包含するように構成することが可能である。スクラッチメモリ４１２は、揮発性および／または不揮発性のスクラッチＲＡＭを使用して実施することができる。スクラッチメモリ４１２は、データの一時的な格納に利用される。
【００２７】
メモリエラーインタフェース４０６は、ＤＩＭＭモジュール４５０上の故障記憶ユニット４５４に通信可能に接続される。メモリエラーインタフェース４０６には、故障記憶ユニット４５４への読み書きアクセスを可能にする回路が構成される。より具体的には、メモリエラーインタフェース４０６は、メモリエラーデータを故障記憶ユニット４５４に対して読み書きする。
【００２８】
図４には少なくとも３個のＤＩＭＭモジュール４５０が示されているが、本発明の実施形態は特定数のメモリモジュールに限定されない。さらに、ＤＩＭＭ４５０について図示し説明するが、本発明の実施形態は必ずしも特定タイプのメモリモジュールに限定される必要はない。他のタイプのメモリモジュールとしては、シングルインラインメモリモジュール（ＳＩＭＭ）、Ｒａｍｂｕｓインラインメモリモジュール（ＲＩＭＭ（登録商標））、および他が挙げられる。
【００２９】
各メモリモジュール４５０はメモリスロットを経由してシステムボードに接続される。メモリスロットは、メモリモジュールのタイプに応じて適宜構成される。ここでも、少なくとも３個のメモリスロットが図４に示されているが、本発明の実施形態は特定数のメモリスロットに限定されない。
【００３０】
各メモリモジュール４５０は、複数のＤＲＡＭチップ４５２および故障記憶ユニット４５４を備える。ＤＲＡＭ４５２は、データの保持に電力印加を必要とするという点で揮発性メモリを含む。これとは対照的に、故障記憶ユニット４５４は、電力印加に関わりなくデータを保持するという点で不揮発性メモリを含む。各メモリモジュール４５０は、メモリコントローラ４０４によるＤＲＡＭ４５２への読み書きアクセスを提供するように構成された回路、およびメモリエラーインタフェース４０６による故障記憶ユニット４５４への読み書きアクセスを提供するように構成された回路も備える。本発明の一実施形態によれば、有利なことに、各メモリモジュール４５０上の故障記憶ユニット４５４は、複数のＤＲＡＭ４５２の故障に関するエントリを同じメモリモジュール４５０に記憶する。
【００３１】
図５は、本発明の一実施形態による揮発性メモリの故障を永続的に追跡する方法のフローチャートである。この方法は、図３の従来の方法よりも有利である。
【００３２】
図３の従来の方法と同様に、コンピュータシステム動作中のあるときに、メモリエラーが検出される（３０２）。メモリエラーの特定のロケーションが決定される（３０４）。メモリエラーの検出（３０２）およびロケーションの決定（３０４）は、たとえば、オペレーティングシステムによって行うことができる。特定のロケーションは、特定のメモリモジュール上の特定のＤＲＡＭ（複数可）の特定のアドレス（複数可）にあるものとして示すことができる。メモリエラーを追跡するために、メモリエラー情報がシステムログに記憶される（３０６）。システムログは、たとえば、システムボードまたはシステムディスクに保持することができる。メモリエラー情報を使用して、故障したメモリビットを、コンピュータシステムが積極的に利用する使用可能なメモリのセットから除外することができる（３０８）。
【００３３】
本発明の一実施形態によれば、メモリエラー情報は、システムログに記憶される（３０６）ことに加えて、メモリエラーを含むメモリモジュールと同じメモリモジュール上の故障記憶ユニットの不揮発性メモリに書き込まれる（５０２）。このステップ５０２は、ＰＤＣユニット中のエラー処理コードの制御下で行うことができる。メモリエラー情報は、メモリエラーテーブル中のエントリの形で書き込むことができる。このようなテーブルの一例について図６に関連して以下に述べる。
【００３４】
本発明の一実施形態によれば、メモリエラーを有するメモリモジュールが新しい物理的なロケーションに移動した（３１０）場合であってもなお、そのモジュール上のメモリエラーの追跡が持続する。これは、メモリエラー情報がそのモジュール上の故障記憶ユニットの不揮発性メモリに永続的に記憶されているためである。したがって、メモリモジュールが新しい物理的なロケーションでリブートされる（３１２）と、ＰＤＣユニット中のブートコードを実行し、そのモジュール上の故障記憶ユニット中のメモリエラーエントリを読み出す（５０４）ことによって、メモリエラー情報を得ることができる。有利なことに、故障記憶ユニットからメモリエラー情報を得ることで、オペレーティングシステムが移動のあったモジュール上のメモリエラーを再検出する（３０２）必要性が回避され、不必要なメモリベースのエラーおよび発生し得るシステムクラッシュが回避される。
【００３５】
図６は、本発明の一実施形態による故障記憶ユニット中のメモリエラーエントリのフィールドを示す。図示のように、メモリエラーテーブルは、エントリ毎に各種フィールドを含むことができ、各フィールドは図示のテーブル中の列に対応し、各エントリは図示のテーブル中の行に対応する。
【００３６】
一実施態様では、フィールドはＤＲＡＭ番号６０２、メモリエラー開始ビット６０４、およびメモリエラー終了ビット６０６を含む。ＤＲＡＭ番号６０２は、メモリモジュール上の、エラーが発見された特定のＤＲＡＭチップを示す。故障したメモリビットを含むＤＲＡＭ中のビット範囲が、開始ビット６０４および終了ビット６０６によって示される。メモリエラーに関連するビット群が連続していない場合、故障記憶ユニットへのメモリエラー情報の記憶に、２つ以上のエントリが使用される。
【００３７】
メモリエラーテーブルの他の実施態様も、本発明の他の実施形態により使用することができる。たとえば、追加フィールド、たとえば、メモリエラーが検出された最後の時間、およびビット範囲が機能しなくなった回数を示すフィールド等を含めてもよい。メモリエラーテーブルの要件は、テーブルが、特定のＤＲＡＭチップおよび特定のビット（複数可）を含め、検出されたメモリエラーの特定のロケーションを示すことである。
【００３８】
上記説明では、本発明の実施形態の完全な理解を提供するために多くの特定の詳細が与えられた。しかし、本発明の図示の実施形態の上記説明は、網羅的であることや本発明を開示された厳密な形態に限定することを意図するものではない。当業者は、本発明は、特定の詳細の１つまたは複数を使用せずに、あるいは他の方法、構成要素等を使用して実施できることを認識するであろう。一方では、既知の構造および動作については、本発明の態様を曖昧にしないように、詳細に図示または説明していない。本発明の特定の実施形態および本発明の特定の例を例示目的で本明細書に説明したが、当業者が認識するように、様々な同等の変更が本発明の範囲内で可能である。
【００３９】
これら変更は、上記詳細な説明を鑑みて本発明に対して行うことが可能である。添付の特許請求の範囲において使用される語は、本明細書および特許請求の範囲に開示された特定の実施形態に本発明を限定するものと解釈すべきではない。むしろ、本発明の範囲は、添付の特許請求の範囲によって決定されるべきであり、特許請求の範囲は、確立されている特許請求の範囲の解釈の原則に従って解釈されるべきである。
【図面の簡単な説明】
【００４０】
【図１Ａ】２個のＤＩＭＭモジュールを有する従来のメモリシステムの側面図である。
【図１Ｂ】図１Ａに示すメモリシステムのメモリモジュールのメモリ構造のブロック図である。
【図１Ｃ】図１Ａに示すメモリシステムのメモリロケーションに対する読み出しまたは書き込みのクロックパルスを示す図である。
【図２Ａ】８個のＤＩＭＭモジュールを有する従来のメモリシステムの側面図である。
【図２Ｂ】図２Ａに示すメモリシステムのメモリ構造のブロック図である。
【図２Ｃ】図２Ａに示すメモリシステムのメモリロケーションに対する読み出しまたは書き込みのクロックパルスを示す図である。
【図３】揮発性メモリの故障を追跡する従来の方法のフローチャートである。
【図４】本発明の一実施形態による、揮発性メモリの故障を永続的に追跡するシステムの概略図である。
【図５】本発明の一実施形態による、揮発性メモリの故障を永続的に追跡する方法のフローチャートである。
【図６】本発明の一実施形態による故障記憶ユニット中のメモリエラーエントリのフィールドを示す図である。
【符号の説明】
【００４１】
４００：システムボード
４０２：ＣＰＵ
４０４：メモリコントローラ
４０６：メモリエラーインタフェースユニット
４０８：ＰＤＨインタフェース
４１０：プロセッサ依存コード（ＰＤＣ）ユニット
４１２：スクラッチメモリ
４２０：管理容易化プロセッサ（ＭＰ）
４５０：ＤＩＭＭモジュール
４５２：ＤＲＡＭ
４５４：故障記憶ユニット
【図１Ａ】
2005050348.tif 000003
【図１Ｂ】
2005050348.tif 000004
【図１Ｃ】
2005050348.tif 000005
【図２Ａ】
2005050348.tif 000006
【図２Ｂ】
2005050348.tif 000007
【図２Ｃ】
2005050348.tif 000008
【図３】
2005050348.tif 000009
【図４】
2005050348.tif 000010
【図５】
2005050348.tif 000011
【図６】
2005050348.tif 000012