(57)【要約】【課題】  通過帯域の高周波側と低周波側に必要十分な帯域幅と減衰量を有した阻止帯域を有し、挿入損失の小さい高周波フィルタを得る。【解決手段】  線路途中に分岐箇所を有し、伝送線路２９ａ，２９ｂ，３０ａ，３０ｂ，３４ａ，３４ｂによって構成されるブランチスタブ３８ａ，３８ｂを高周波フィルタ１００の並列インダクタンス回路に使用し、伝送線路２９ａ，２９ｂ，３０ａ，３０ｂ，３４ａ，３４ｂの物理長と特性インピーダンスを調整することにより、反共振周波数ｆｉを設定する。【選択図】        図１
2005175803.tif 000002
【特許請求の範囲】
【請求項１】
第１の周波数近傍において誘導性を呈する１つ以上のインダクタンス素子を有する並列インダクタンス回路と、
上記第１の周波数近傍において、容量性を呈する１つ以上の容量素子を有する直列容量回路とを備え、
上記インダクタンス素子と上記容量素子とを交互に縦続接続するとともに、上記縦続接続の両端に外部回路と接続するための入力線路及び出力線路を備えた高周波フィルタにおいて、
上記インダクタンス素子のうちの少なくとも１つは、上記直列容量回路に接続された端部とは反対側に延在する伝送線路の中途に、一つ以上の分岐箇所を有する分岐スタブであることを特徴とする高周波フィルタ。
【請求項２】
分岐スタブの先端部が、いずれも開放端であることを特徴とする請求項１記載の高周波フィルタ。
【請求項３】
分岐スタブは、分岐箇所において先端部が開放端である２つの伝送線路に分岐し、
上記分岐スタブの入力サセプタンスが、第１の周波数の半分に相当する第２の周波数の１倍、３倍、４倍の周波数において発散するように、
上記分岐スタブの入力端から上記分岐箇所までを構成する第１の伝送線路区間の電気長と、上記分岐箇所から一方の先端部までを構成する第２の伝送線路区間の電気長と、上記分岐箇所から他方の先端部までを構成する第３の伝送線路区間の電気長が設定されていることを特徴とする請求項２記載の高周波フィルタ。
【請求項４】
第１の伝送線路区間の電気長を第１の周波数に対応する波長の半波長以下とし、
第２の伝送線路区間の電気長を第１の周波数に対応する波長の５分の１波長とし、
第３の伝送線路区間の電気長を第１の周波数に対応する波長の６分の１波長とすることを特徴とする請求項３記載の高周波フィルタ。
【請求項５】
分岐スタブは、分岐箇所において先端部が開放端である２つの伝送線路に分岐し、
上記分岐スタブの入力サセプタンスが、第１の周波数の３分の１に相当する第３の周波数の２倍、４倍、６倍の周波数において発散するように、
上記分岐スタブの入力端から上記分岐箇所までを構成する第１の伝送線路区間の電気長と、上記分岐箇所から一方の先端部までを構成する第２の伝送線路区間の電気長と、上記分岐箇所から他方の先端部までを構成する第３の伝送線路区間の電気長が設定されていることを特徴とする請求項２記載の高周波フィルタ。
【請求項６】
第１の伝送線路区間の電気長を第１の周波数に対応する波長の半波長以下とし、
第２の伝送線路区間の電気長を第１の周波数に対応する波長の４分の１波長とし、
第３の伝送線路区間の電気長を第１の周波数に対応する波長の７分の１波長とすることを特徴とする請求項５記載の高周波フィルタ。
【請求項７】
分岐スタブ以外のインダクタンス素子のうち少なくとも一つは、貫通ＶＩＡを備えた先端部が短絡端のスタブであることを特徴とする請求項１から請求項６のうちのいずれか１項記載の高周波フィルタ。
【請求項８】
第１の接地導体および第２の接地導体と、
上記第１および第２の接地導体の間に積層された、第１の誘電体基板、第２の誘電体基板、および第３の誘電体基板と、
上記第１の誘電体基板と上記第２の誘電体基板との間に配置された第１の結合ストリップ導体と、
上記第１の結合ストリップ導体に接続された第１のストリップ線路と、
上記第１のストリップ線路と対向する位置で上記第１の結合ストリップ導体と接続するよう配置された第１のスタブ状ストリップ導体と、
上記第２の誘電体基板と上記第３の誘電体基板との間に配置され、上記第１の結合ストリップ導体と略同じ形状を有する第２の結合ストリップ導体と、
上記第２の結合ストリップ導体に接続された第２のストリップ線路と、
上記第２のストリップ線路と対向する位置で上記第２の結合ストリップ導体と接続するよう配置された第２のスタブ状ストリップ導体とを備え、
上記第１の結合ストリップ導体と上記第２の結合ストリップ導体とが、上記第２の誘電体基板を挟んで重なり合い、かつ上記第１のストリップ線路と上記第２のストリップ線路の線路方向が互いに直交するように配置されていることを特徴とする多層容量回路。
【請求項９】
少なくとも一つの容量素子に、請求項８記載の多層容量回路を用いることを特徴とする請求項１から請求項７のうちのいずれか１項記載の高周波フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、主にマイクロ波帯及びミリ波帯において用いられる高周波フィルタおよび多層容量回路に関するものである。
【背景技術】
【０００２】
従来の高周波フィルタの例として、非特許文献１に開示された高周波フィルタが上げられる。非特許文献１に記載された高周波フィルタは、接地導体と誘電体基板と誘電体基板上に形成されたストリップ導体から形成される２つの入出力線路および３つの共振器、入出力線路と共振器または共振器同士を相互に結合させる結合部から構成され、３つの共振器を縦続接続させた３段の高周波フィルタである。
【０００３】
非特許文献１に記載の高周波フィルタでは、周波数ｆＭを中心周波数とするマイクロ波等の高周波が通過するように、共振器の共振周波数および結合部の結合度が調整されている。これらの調整は、主に共振器の線路方向の電気長または結合部の間隔を調整することによって行われる。
【０００４】
中心周波数ｆＭから離れた周波数の高周波が、入出力線路から高周波フィルタへ入射した場合、共振器は共振せず入射した高周波は反射される。一方、入射する高周波の周波数がｆＭもしくはその近傍の周波数である場合には、共振器が共振し、入出力線路と共振器、および共振器同士は結合部を介してそれぞれ強く結合する。この結果、周波数ｆＭもしくはその近傍の周波数の高周波は、入出力線路から入出力線路へと伝播することになる。すなわち、この高周波フィルタの通過特性は、ｆＭを中心周波数とする周波数帯域を通過帯域とし、その高周波側と低周波側における両側の通過特性が抑圧された、いわゆる帯域通過フィルタの通過特性になる。
【０００５】
また、従来の高周波フィルタの別の例として、特許文献１に開示された高域通過フィルタがある。特許文献１に記載された高域通過フィルタは、接地導体と誘電体基板と誘電体基板上に形成されたストリップ導体から形成される２つの入出力線路、異なる誘電体層に配置されたストリップ導体の結合により構成される容量回路、接地導体と誘電体基板とストリップ導体から形成され先端部が開放端であるスタブ（オープンスタブ）から構成される。
【０００６】
特許文献１に記載の高域通過フィルタでは、オープンスタブはある所定の周波数ｆｃにおいてそれぞれ特定のインダクタンス値を持つように調整されている。また、容量回路は、周波数ｆｃにおいて、それぞれ特定の容量値を有するように調整されている。なお、これらの調整は、主に各スタブの線路方向の物理長、線路幅により決まる特性インピーダンス、ないしは容量回路の結合度の強さを調整することにより行われる。この調整により、周波数ｆｃにおける全体回路は、直列容量回路と並列インダクタンス回路がはしご型接続された等価回路を構成し、この等価回路は、遮断周波数をｆｃとする高域通過フィルタを構成する。
【０００７】
一般的な高域通過フィルタにおいては、遮断周波数ｆｃより高周波側の波は、並列インダクタンス回路によるサセプタンスが小さくかつ直列容量回路によるリアクタンスも小さいため、フィルタ回路内で反射することなく伝播し、反射特性は良好で挿入損失は小さくなる。一方、遮断周波数ｆｃより低周波側の波は、並列インダクタンス回路によるサセプタンスが大きくかつ直列容量回路によるリアクタンスも大きいため、フィルタ回路内で反射され、通過特性は抑圧される。
【０００８】
オープンスタブにより並列インダクタンス回路を構成した高周波フィルタにおいては、接続部から見たオープンスタブの入力サセプタンスが発散する周波数の信号も、フィルタ回路内で反射され通過特性が抑圧される。ここでは、オープンスタブの入力サセプタンスが発散することで通過特性が抑圧される周波数を、反共振周波数と呼ぶ。回路中のオープンスタブは、遮断周波数ｆｃにおいて特定のインダクタンス値を取ることから、その電気長は遮断周波数ｆｃの低域側の周波数ｆａにおいて１／４波長となり、周波数ｆａの奇数倍の周波数において入力サセプタンスが発散する。その結果、周波数ｆａの奇数倍の周波数が反共振周波数となり、その近傍の通過特性が抑圧される。
【０００９】
よって、並列インダクタンス回路としてオープンスタブを用いた高周波フィルタの通過特性は、例えば非特許文献１に記載の高周波フィルタの通過特性に加え、周波数ｆａの奇数倍の周波数における通過特性も抑圧された特性になる。すなわち、反共振周波数ｆａにおける通過特性抑圧効果により、遮断周波数ｆｃの低周波側における通過特性が急峻に抑圧され、かつ遮断周波数ｆｃより高周波側においては周波数ｆａの奇数倍の周波数近傍に阻止帯域を持ち、さらに遮断周波数ｆｃ近傍の周波数帯域における反射特性が良好で挿入損失の小さい特性を持った高周波フィルタが得られる。
【００１０】
【非特許文献１】Ｓｅｙｍｏｕｒ  Ｂ．  Ｃｏｈｎ，”Ｐａｒａｌｌｅｌ−Ｃｏｕｐｌｅｄ  Ｔｒａｎｓｍｉｓｓｉｏｎ−Ｌｉｎｅ−Ｒｅｓｏｎａｔｏｒ  Ｆｉｌｔｅｒｓ”，１９５８  Ｔｒａｎｓａｃｔｉｏｎｓ  ｏｎ  ＩＥＥＥ  Ｍｉｃｒｏｗａｖｅ  Ｔｈｅｏｒｙ  ａｎｄ  Ｔｅｃｈｎｉｑｕｅｓ  ６．２，Ａｐｒ．１９５８，ｐ．２２３−２３１
【特許文献１】特開２００２−２５２３３０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
非特許文献１に記載された、複数の共振器を電磁界により結合させた帯域通過フィルタにおいては、通過帯域における挿入損失は基本的に各共振器のＱ値に依存し、Ｑ値が大きいほど挿入損失は小さくなる性質がある。各共振回路のＱ値は、基本的に共振器部分の占める体積が大きいほど大きく、ストリップ導体の構成物質の導体損失が小さいほど大きく、また、誘電体基板の誘電体損失が小さいほど大きくなる性質がある。
【００１２】
従って、薄い誘電体基板を積層して構成する多層構造にこのような高周波フィルタを内蔵すると、共振器のＱ値が小さくなってしまい、通過帯域の挿入損失が大きくなってしまうことから、低損失な帯域通過フィルタを得にくいという問題がある。また、誘電体基板の誘電体損失は、入力信号の周波数が高くなるほど大きくなるため、ミリ波等の高周波においては上述の問題はより顕著になる。
【００１３】
また、従来の帯域通過フィルタの場合、通過帯域の高周波側と低周波側における両側の通過特性の抑圧は連続的であり、通過帯域から離れるに従って減衰量が大きくなる。その一方、阻止帯域幅が狭くてよい、離散的な阻止帯域を要する等必ずしも連続的な阻止帯域を必要としない場合でも、要求される阻止帯域幅と減衰量に対して過剰な阻止帯域幅と減衰量を有する場合が多く、その結果通過帯域の挿入損失が大きくなる場合も少なくない。
【００１４】
また、特許文献１に記載された高周波フィルタにおいては、遮断周波数ｆｃにおいて特定のインダクタンス値を有するようにオープンスタブの物理寸法を調整しており、スタブの線路方向の電気長がほぼ一意的に決まるので、反共振周波数もその電気長を１／４波長とする周波数の奇数倍の周波数に一意的に決まってしまう。つまり、遮断周波数ｆｃの低周波側における通過特性の抑圧は可能だが、遮断周波数ｆｃの高周波側の通過特性については、オープンスタブの線路長により一意的に決まる周波数ｆａの奇数倍の周波数近傍の通過特性は抑圧できるが、阻止帯域の位置と間隔の調整ができないという問題がある。
【００１５】
この発明は上記のような課題を解決するためになされたもので、通過帯域とする周波数帯域の高周波側と低周波側に必要十分な帯域幅と減衰量を有した阻止帯域を有し、挿入損失の小さい高周波フィルタを得ることを目的とする。
【００１６】
また、多層基板内に上記の高周波フィルタを構成する際、積層ずれによる高周波フィルタの特性変動を防ぐのに適した多層容量回路を得ることを目的とする。
【課題を解決するための手段】
【００１７】
この発明に係る高周波フィルタは、第１の周波数近傍において誘導性を呈する１つ以上のインダクタンス素子を有する並列インダクタンス回路と、第１の周波数近傍において、容量性を呈する１つ以上の容量素子を有する直列容量回路とを備え、インダクタンス素子と容量素子とを交互に縦続接続するとともに、縦続接続の両端に外部回路と接続するための入力線路及び出力線路を備えた高周波フィルタにおいて、インダクタンス素子のうちの少なくとも１つは、直列容量回路に接続された端部とは反対側に延在する伝送線路の中途に、一つ以上の分岐箇所を有する分岐スタブであるものである。
【００１８】
この発明に係る多層容量回路は、第１の接地導体および第２の接地導体と、第１および第２の接地導体の間に積層された、第１の誘電体基板、第２の誘電体基板、および第３の誘電体基板と、第１の誘電体基板と第２の誘電体基板との間に配置された第１の結合ストリップ導体と、第１の結合ストリップ導体に接続された第１のストリップ線路と、第１のストリップ線路と対向する位置で第１の結合ストリップ導体と接続するよう配置された第１のスタブ状ストリップ導体と、第２の誘電体基板と第３の誘電体基板との間に配置され、第１の結合ストリップ導体と略同じ形状を有する第２の結合ストリップ導体と、第２の結合ストリップ導体に接続された第２のストリップ線路と、第２のストリップ線路と対向する位置で第２の結合ストリップ導体と接続するよう配置された第２のスタブ状ストリップ導体とを備え、第１の結合ストリップ導体と第２の結合ストリップ導体とが、第２の誘電体基板を挟んで重なり合い、かつ第１のストリップ線路と第２のストリップ線路の線路方向が互いに直交するように配置されているものである。
【発明の効果】
【００１９】
この発明によれば、並列インダクタンス回路を構成するインダクタンス素子のうちの少なくとも１つに、伝送線路の中途に１つ以上の分岐構造を有するスタブを適用するようにしたので、その形状の調節により任意の周波数帯域に阻止帯域を設定することが可能であり、通過帯域の低周波側の通過特性を急峻に抑圧しつつ高周波側には所望の周波数帯域に設定された阻止帯域を有し、且つ挿入損失の小さい高周波フィルタを得ることができる。
【００２０】
この発明によれば、多層基板内の異なる誘電体基板に配置されたストリップ導体の結合により構成される多層容量回路において、積層ずれにより各層のストリップ導体の位置関係が変動した場合に、それぞれの変動を打ち消しあうことにより全体回路の特性変動を低減することが可能な多層容量回路を得ることができる。
【発明を実施するための最良の形態】
【００２１】
以下、この発明の実施の様々な形態を説明する。
実施の形態１．
図１は、この発明の実施の形態１による、高周波フィルタ１００の回路図である。図に示すように、高周波フィルタ１００は、ブランチスタブ（インダクタンス素子、分岐スタブ）３８ａ，３８ｂ、容量素子３２ａ，３２ｂ，３２ｃ、オープンスタブ（インダクタンス素子）３３ａ，３３ｂ、入出力端３５ａ，３５ｂを備えている。
【００２２】
ブランチスタブ３８ａ，３８ｂは線路途中に分岐箇所を有する分岐スタブであり、伝送線路２９ａ，３０ａ，３４ａによってブランチスタブ３８ａが構成され、伝送線路２９ｂ，３０ｂ，３４ｂによってブランチスタブ３８ｂが構成される。伝送線路２９ａ，２９ｂは、それぞれブランチスタブ３８ａ，３８ｂの線路途中を構成する部分（幹スタブ）である。
伝送線路３０ａ，３０ｂは、先端部が開放端となっており、伝送線路３４ａ，３４ｂは、先端部が短絡端となっている。伝送線路３０ａ，３０ｂ，３４ａ，３４ｂは、それぞれブランチスタブ３８ａ，３８ｂの末端を構成する部分（枝スタブ）である。
【００２３】
オープンスタブ３３ａ，３３ｂは、先端部が開放端である伝送線路から構成されている。オープンスタブ３３ａ，３３ｂ、ブランチスタブ３８ａ，３８ｂは、並列インダクタンス回路を構成する。また、容量素子３２ａ，３２ｂ，３２ｃは、直列容量回路を構成する。
【００２４】
このように、高周波フィルタ１００は、１つまたは複数の伝送線路からなる並列インダクタンス回路と直列容量回路がはしご型に縦続接続されることにより構成される、高域通過フィルタである。
【００２５】
次に、高周波フィルタ１００の動作について説明する。
図１に示すように、高周波フィルタ１００の全体回路は、入出力端３５ａ、ブランチスタブ３８ａ、容量素子３２ａ、オープンスタブ３３ａ、容量素子３２ｂ、オープンスタブ３３ｂ、容量素子３２ｃ、ブランチスタブ３８ｂ、入出力端３５ｂの順に縦続接続された回路を構成している。ここで、ブランチスタブ３８ａ，３８ｂとオープンスタブ３３ａ，３３ｂは、ある所定の周波数ｆｃにおいて、それぞれ特定のインダクタンス値を持つように調整されている。なお、この調整は主に各スタブの線路方向の物理長、及び特性インピーダンスを調整することにより行われる。
【００２６】
また、容量素子３２ａ，３２ｂ，３２ｃは、周波数ｆｃにおいて、それぞれ特定の容量値を持つように調整されている。
【００２７】
上記の調整により、周波数ｆｃにおける全体回路は、図２に示すような、インダクタンス素子１６ａ，１６ｂ，１６ｃ，１６ｄによって構成される並列インダクタンス回路と容量素子３２ａ，３２ｂ，３２ｃによって構成される直列容量回路が７段のはしご型に接続された等価回路を構成する。この等価回路は、遮断周波数をｆｃとする高域通過フィルタを構成している。図２において、インダクタンス素子１６ａ，１６ｂ，１６ｃ，１６ｄは、それぞれブランチスタブ３８ａ、オープンスタブ３３ａ、オープンスタブ３３ｂ、ブランチスタブ３８ｂに対応している。以下、高周波フィルタ１００の遮断周波数をｆｃとする。
【００２８】
図３は、ブランチスタブ３８ａを示す図である。伝送線路２９ａの一端は、接続部３１となっている。図に示すように伝送線路２９ａ，３０ａ，３４ａの線路方向の物理長をそれぞれｌ０，ｌ１，ｌ２とし、伝送線路２９ａ，３０ａ，３４ａの特性インピーダンスをＺ０とすると、接続部３１から見たときの周波数ｆにおけるブランチスタブ３８ａの入力サセプタンス値Ｂｉｎは、式（１）で与えられる。ただし、αは式（２）で与えられ、εｅｆｆは各スタブの実効誘電率、ｃは真空中の高速を表している。
【数１】
2005175803.tif 000003
ここでは、遮断周波数ｆｃにおいてブランチスタブ３８ａが特定のインダクタンス値に対応するサセプタンス値Ｂ０を取るように調整されており、式（３）が成り立つ。
【数２】
2005175803.tif 000004
また、入力サセプタンスＢｉｎを発散させる周波数ｆｉ（ｉ＝１，２，３，・・・）が反共振周波数になり、式（４）を満たす周波数ｆｉ近傍において、阻止帯域を設定することができる。
【数３】
2005175803.tif 000005
【００２９】
よって、遮断周波数をｆｃとする高域通過フィルタを構成するために、ブランチスタブ３８ａが満たすべき入力サセプタンスＢ０、遮断周波数ｆｃ、及び近傍に阻止帯域を設定したい周波数ｆｉに対して、式（３）と式（４）を満たすようにＺ０，ｌ０，ｌ１，ｌ２を調整すれば、ブランチスタブ３８ａは遮断周波数ｆｃにおいて高域通過フィルタを構成するのに必要な入力サセプタンス値を取ると共に、周波数ｆｉを反共振周波数に設定することができる。
【００３０】
このように調整したときの、接続部３１から見たブランチスタブ３８ａの入力サセプタンスを図４に示す。図中、実線はブランチスタブ３８ａの入力サセプタンスを示し、一点鎖線は、背景技術に関連して述べた特許文献１に記載の高周波フィルタにおいて、並列インダクタンス回路に適用されるオープンスタブの入力サセプタンスを示している。ｆａは、従来の高周波フィルタの反共振周波数である。また、図５に高周波フィルタ１００の通過特性を示す。図中、実線は高周波フィルタ１００の通過特性を示し、一点鎖線は背景技術に関連して述べた特許文献１に記載の高周波フィルタの通過特性を示している。
【００３１】
図４、図５に示すように、調整したブランチスタブ３８ａを高周波フィルタ１００の並列インダクタンス回路に適用することにより、背景技術に関連して述べた従来の高域通過フィルタの通過特性に加え、周波数ｆｉ（ｉ＝１，２，３，・・・）近傍に阻止帯域を有する高周波フィルタ１００を得ることができる。すなわち、遮断周波数ｆｃの低周波側のみでなく、遮断周波数ｆｃの高周波側と低周波側に必要十分な帯域幅と減衰量を有した阻止帯域を得ることができる。
【００３２】
なお、ブランチスタブ３８ａにおいて、線路中途で１箇所の分岐箇所があり、伝送線路２９ａ，３０ａ，３４ａのそれぞれの線路幅が等しい場合には、接続部３１から見たブランチスタブ３８ａの入力サセプタンスは式（１）で表されるが、例えば線路中途における分岐箇所数が増えるなど、ブランチスタブ３８ａの構成が変化すれば、それに伴い接続部３１から見た入力サセプタンスを表す式も変化する。
【００３３】
また、ブランチスタブ３８ｂについても同様に調整することができる。
【００３４】
以上のように、実施の形態１によれば、線路途中に分岐箇所を有し、伝送線路２９ａ，２９ｂ，３０ａ，３０ｂ，３４ａ，３４ｂによって構成されるブランチスタブ３８ａ，３８ｂを高周波フィルタ１００の並列インダクタンス回路に使用するようにしたので、近傍に阻止帯域を設定したい周波数ｆｉに対して、式（３）と式（４）を満たすように伝送線路２９ａ，２９ｂ，３０ａ，３０ｂ，３４ａ，３４ｂの物理長と特性インピーダンスを調整することにより、周波数ｆｉを反共振周波数に設定することができる。すなわち、遮断周波数ｆｃにおいて高域通過フィルタを構成するのに必要な入力サセプタンス値を取り、通過帯域の反射特性が良好で挿入損失が小さく、さらに、遮断周波数ｆｃの高周波側と低周波側に必要十分な帯域幅と減衰量を有した阻止帯域を持つ高周波フィルタを得ることができる。
【００３５】
なお、高周波フィルタ１００は、直列容量回路と並列インダクタンス回路を７段に縦続接続して構成しているが、縦続接続の接続段数は７段には限られない。
【００３６】
実施の形態２．
図６は、この発明の実施の形態２による高周波フィルタ２００の回路図である。図１と同一の符号は同一の構成要素を表している。高周波フィルタ２００は、１つまたは複数の伝送線路からなる並列インダクタンス回路と、直列容量回路がはしご型に縦続接続されて構成されている点では実施の形態１の高周波フィルタ１００と同様であるが、ブランチスタブ３８ａ，３８ｂの代わりに、ブランチスタブ３８ｃ，３８ｄを備えている。
【００３７】
ブランチスタブ３８ｃ，３８ｄは、ブランチスタブ３８ａ，３８ｂと同様、線路途中に分岐箇所を有する分岐スタブであるが、それぞれ、先端部が短絡端である伝送線路３４ａ，３４ｂの代わりに、先端部が開放端である伝送線路３０ｃ，３０ｄを有している。このように、高周波フィルタ２００においては、ブランチスタブ３８ｃ，３８ｄを構成する全ての枝スタブの先端部が開放端になっている。
【００３８】
次に、高周波フィルタ２００の動作について説明する。
ブランチスタブ３８ｃ，３８ｄを遮断周波数ｆｃにおいて特定のインダクタンス値を持つように調整すれば、実施の形態１と同様に、周波数ｆｃにおける全体回路は図２に示した、並列インダクタンス回路と直列容量回路が７段のはしご型接続された遮断周波数をｆｃとする高域通過フィルタを構成する。ただし、インダクタンス素子１６ａ，１６ｂ，１６ｃ，１６ｄは、それぞれブランチスタブ３８ｃ、オープンスタブ３３ａ、オープンスタブ３３ｂ、ブランチスタブ３８ｄに対応する。
【００３９】
図７は、ブランチスタブ３８ｃを示す図である。伝送線路２９ａの一端は、接続部３１となっている。図に示すように伝送線路２９ａ，３０ａ，３０ｃの線路方向の物理長をそれぞれｌ０，ｌ１，ｌ２とし、伝送線路２９ａ，３０ａ，３０ｃの特性インピーダンスをＺ０とすると、接続部３１から見たときの周波数ｆにおけるブランチスタブ３８ｃの入力サセプタンス値Ｂｉｎは、式（５）で与えられる。ただし、αは式（６）で与えられ、εｅｆｆは各スタブの実効誘電率、ｃは真空中の高速を表している。
【数４】
2005175803.tif 000006
ここでは、遮断周波数ｆｃにおいてブランチスタブ３８ｃが特定のインダクタンス値に対応するサセプタンス値Ｂ０を取るように調整されており、式（７）が成り立つ。
【数５】
2005175803.tif 000007
また、入力サセプタンスＢｉｎを発散させる周波数ｆｉ（ｉ＝１，２，３，・・・）が反共振周波数になり、式（８）を満たす周波数ｆｉ近傍において、阻止帯域を設定することができる。
【数６】
2005175803.tif 000008
【００４０】
よって、遮断周波数をｆｃとする高域通過フィルタを構成するために、ブランチスタブ３８ｃが満たすべき入力サセプタンスＢ０、遮断周波数ｆｃ、及び近傍に阻止帯域を設定したい周波数ｆｉに対して、式（７）と式（８）を満たすようにＺ０，ｌ０，ｌ１，ｌ２を調整すれば、ブランチスタブ３８ｃは遮断周波数ｆｃにおいて高域通過フィルタを構成するのに必要な入力サセプタンス値を取ると共に、周波数ｆｉを反共振周波数に設定することができる。
なお、ブランチスタブ３８ｄについても同様に調整することができる。
【００４１】
以上のように、実施の形態２によれば、ブランチスタブ３８ｃ，３８ｄの先端部分を開放端とすることで、通過帯域の低周波側に阻止帯域を設定することができるので、通過帯域の低周波側の通過帯域が、より急峻に抑圧された高周波フィルタを得ることができる。
【００４２】
さらに、実施の形態２によれば、全ての枝スタブの先端部を開放端とし、先端部を短絡させないようにしたため、多層構造において枝スタブの先端部を短絡させるために貫通ＶＩＡを配置する必要がなく、回路設計がしやすいという利点がある。
【００４３】
実施の形態３．
図８は、この発明の実施の形態３による、高周波フィルタ３００の分解図である。図に示すように、高周波フィルタ３００は、接地導体１ａ，１ｂ、誘電体基板２ａ，２ｂ，２ｃ、ストリップ導体３ａ，３ｂ，３ｃ，３ｄ、入出力線路４ａ，４ｂ、多層容量回路７ａ，７ｂ、容量回路８、オープンスタブ９ａ，９ｂ、ブランチスタブ（分岐スタブ）１２ｃ，１２ｄを備えている。
高周波フィルタ３００は、２層の接地導体間に複数の誘電体基板を配置し、それらの誘電体基板上にストリップ導体を配置して構成された、いわゆる多層ストリップ線路型フィルタである。ストリップ導体３ａ，３ｄは誘電体基板２ｂ上に形成され、ストリップ導体３ｂ，３ｃは誘電体基板２ｃ上に形成されている。
【００４４】
図９は、図８に示すＢ−Ｂ’面から下方を見た透過図である。図９において、破線は、誘電体基板２ｃに配置されたストリップ導体３ｂ，３ｃの透視図を示している。
【００４５】
入出力線路４ａは、接地導体１ａ，１ｂ、誘電体基板２ａ，２ｂ，２ｃ、ストリップ導体３ａから構成され、入出力線路４ｂは、接地導体１ａ，１ｂ、誘電体基板２ａ，２ｂ，２ｃ、ストリップ導体３ｄから構成される。
【００４６】
多層容量回路７ａは、接地導体１ａ，１ｂ、誘電体基板２ａ，２ｂ，２ｃ、ストリップ導体３ａ，３ｂから構成され、多層容量回路７ｂは、接地導体１ａ，１ｂ、誘電体基板２ａ，２ｂ，２ｃ、ストリップ導体３ｃ，３ｄから構成される。多層容量回路７ａ，７ｂは、異なる誘電体基板層に配置されたストリップ導体間の結合により構成される多層容量回路であり、多層容量回路７ａはストリップ導体３ａの部分７ａ−１とストリップ導体３ｂの部分７ａ−２の結合により構成され、多層容量回７ｂはストリップ導体３ｄの部分７ｂ−１とストリップ導体３ｃの部分７ｂ−２の結合により構成される。
【００４７】
容量回路８は、接地導体１ａ，１ｂ、誘電体基板２ａ，２ｂ，２ｃ、ストリップ導体３ｂ，３ｃから構成され、ストリップ導体３ｂ，３ｃ間の結合により構成される容量回路である。
オープンスタブ９ａは、接地導体１ａ，１ｂ、誘電体基板２ａ，２ｂ，２ｃ、ストリップ導体３ｂから構成され、オープンスタブ９ｂは、接地導体１ａ，１ｂ、誘電体基板２ａ，２ｂ，２ｃ、ストリップ導体３ｃから構成される。
【００４８】
ブランチスタブ１２ｃは、伝送線路１０ａ，１１ａ，１１ｃから構成され、ブランチスタブ１２ｄは、伝送線路１０ｂ，１１ｂ，１１ｄから構成される。伝送線路１０ａ，１１ａ，１１ｃは、接地導体１ａ，１ｂ、誘電体基板２ａ，２ｂ，２ｃ、ストリップ導体３ａから構成され、伝送線路１０ｂ，１１ｂ，１１ｄは、接地導体１ａ，１ｂ、誘電体基板２ａ，２ｂ，２ｃ、ストリップ導体３ｄから構成される。
伝送線路１０ａ，１０ｂは、それぞれブランチスタブ１２ｃ，１２ｄの線路途中を構成する部分（幹スタブ）に相当する。伝送線路１１ａ，１１ｂ，１１ｃ，１１ｄは、先端部が開放端となっており、それぞれブランチスタブ１２ｃ，１２ｄの末端を構成する部分（枝スタブ）に相当する。
【００４９】
次に、高周波フィルタ３００の動作について説明する。
高周波フィルタ３００の全体回路は、入出力線路４ａ、ブランチスタブ１２ｃ、多層容量回路７ａ、オープンスタブ９ａ、容量回路８、オープンスタブ９ｂ、多層容量回路７ｂ、ブランチスタブ１２ｂ、入出力線路４ｂの順に縦続接続された回路を構成している。ここで、ブランチスタブ１２ｃ，１２ｄとオープンスタブ９ａ，９ｂは、所定の周波数ｆｃにおいて、それぞれ特定のインダクタンス値を持つように調整されている。また、多層容量回路７ａ，７ｂおよび容量回路８は、周波数ｆｃにおいて、それぞれ特定の容量値を有するように調整されている。なお、この調整は主に各スタブの線路方向の物理長、線路幅によって決まる特性インピーダンス、または容量回路の結合度の強さを調整することにより行われる。
【００５０】
これらの調整により、周波数ｆｃにおける全体回路は、図２に示した、並列インダクタンス回路と直列容量回路が７段のはしご型に接続された遮断周波数をｆｃとする高域通過フィルタを構成する。ただし、インダクタンス素子１６ａ，１６ｂ，１６ｃ，１６ｄは、それぞれブランチスタブ１２ｃ、オープンスタブ９ａ、オープンスタブ９ｂ、ブランチスタブ１２ｄに対応し、容量素子３２ａ，３２ｂ，３２ｃは、それぞれ多層容量回路７ａ、容量回路８、多層容量回路７ｂに対応する。
【００５１】
ブランチスタブ１２ｃ，１２ｄは、１箇所の分岐箇所を有し、全ての枝スタブを先端部が開放端である伝送線路により構成しているので、その等価回路は図７で示したブランチスタブ３８ｃの等価回路と同じ構成である。ここでは、遮断周波数ｆｃにおける波長をλとして、伝送線路１０ａ，１０ｂの電気長を１／２λ以下、伝送線路１１ａ，１１ｂの電気長を１／５λ、伝送線路１１ｃ，１１ｄの電気長を１／６λに調整している。なお、この電気長の調整は、伝送線路１０ａ，１０ｂと伝送線路１１ａ，１１ｂ，１１ｃ，１１ｄの線路方向の物理長、及び線路幅を調整することにより行われる。
【００５２】
このように調整したときの、図７に示す接続部３１から見たブランチスタブ１２ｃ，１２ｄの入力サセプタンスを図１０に示す。図中、実線はブランチスタブ１２ｃ，１２ｄの入力サセプタンスを示し、一点鎖線は、背景技術に関連して述べた特許文献１に記載の高周波フィルタにおいて、並列インダクタンス回路に適用されるオープンスタブの入力サセプタンスを示している。ｆａは、従来の高周波フィルタの反共振周波数である。また、図１１に、高周波フィルタ３００の通過特性を示す。図中、実線は高周波フィルタ３００の通過特性を示し、一点鎖線は背景技術に関連して述べた特許文献１に記載の高周波フィルタの通過特性を示している。
【００５３】
図１０に示すように、ブランチスタブ１２ｃ，１２ｄは、遮断周波数ｆｃにおいて高域通過フィルタを構成するのに必要な入力サセプタンス値を取ると共に、遮断周波数ｆｃの半分の周波数をｆ０１とした場合の周波数ｆ０１、３ｆ０１、４ｆ０１が反共振周波数に設定されている。また、図１１に示すように、ブランチスタブ１２ｃ，１２ｄを高周波フィルタ３００の並列インダクタンス回路に適用することにより、背景技術に関連して述べた従来の高域通過フィルタの通過特性に加え、周波数ｆ０１、３ｆ０１、４ｆ０１近傍に阻止帯域を有する高周波フィルタ３００を得ることができる。
【００５４】
ここで、一般に周波数ｎ×ｆ０の信号を得るために、発振機を信号源とする周波数ｆ０のＬｏｃａｌ信号をｎ逓倍器に入力すると、所望の周波数ｎ×ｆ０を持った出力信号に付随して不要波が出力される。この不要波はスプリアスとも言い、周波数がｍ×ｆ０（ただしｍ≠ｎ）の波である。一般に、ｍの値が小さく周波数が小さいスプリアスほど信号レベルは大きくなる。また、通常は信号レベルを上げるために逓倍器に増幅器を縦続接続して使用するため、逓倍器に縦続接続された増幅器の出力には周波数ｎ×ｆ０の信号の倍波にあたる周波数２ｎ×ｆ０のスプリアスも出力されてしまう。
【００５５】
図１２に、発振機と２逓倍器と増幅器の縦続接続回路を示す。図に示すように、発振機２６、２逓倍器２７、増幅器１３が縦続接続され、出力線路２８につながっている。図１３は、図１２に示す回路の出力の信号レベル分布を示す図である。図中、Ｌｏｃａｌ信号の周波数はｆ０であり、周波数が２ｆ０以外の信号がスプリアスにあたる。
【００５６】
高周波フィルタ３００は、周波数ｆｃ（〜２ｆ０１）近辺を通過帯域とし、周波数ｆ０１、３ｆ０１、４ｆ０１近傍に阻止帯域を有し、特に周波数ｆｃより低周波数側の通過特性抑圧量が大きいことから、ｆ０１をＬｏｃａｌ信号の周波数とし、２ｆ０１を出力信号の周波数とする２逓倍器のスプリアス抑圧に適した通過特性を有しているということができる。
【００５７】
以上のように、実施の形態３によれば、ブランチスタブ１２ｃ，１２ｄを構成する伝送線路１０ａ，１０ｂ，１１ａ，１１ｂ，１１ｃの電気長を調整することにより、高周波側では、周波数３ｆ０１、４ｆ０１近傍に阻止帯域を有するようにしたので、通過帯域の低周波側の通過特性を急峻に抑圧しつつ、通過帯域における反射特性が良好で挿入損失を小さくできると共に、２逓倍器出力に付随するスプリアスの抑圧に適した高周波フィルタを得ることができる。
【００５８】
実施の形態４．
実施の形態４では、図８に示した実施の形態３の高周波フィルタ３００において、ブランチスタブ１２ｃ，１２ｄの遮断周波数ｆｃに対応する波長をλとした場合に、伝送線路１０ａ，１０ｂの電気長を１／２λ以下、伝送線路１１ａ，１１ｂの電気長を１／４λ、伝送線路１１ｃ，１１ｄの電気長を１／７λに調整する。その他の構成は実施の形態３と同様である。
【００５９】
図１４は、ブランチスタブ１２ｃ，１２ｄを上記のように調整したときの、接続部３１から見たブランチスタブ１２ｃ，１２ｄの入力サセプタンスを示す図である。図中、実線はブランチスタブ１２ｃ，１２ｄの入力サセプタンスを示し、一点鎖線は、背景技術に関連して述べた特許文献１に記載の高周波フィルタにおいて、並列インダクタンス回路に適用されるオープンスタブの入力サセプタンスを示している。また、図１５に、実施の形態４による高周波フィルタの通過特性を示す。
【００６０】
図１４に示すように、実施の形態４によるブランチスタブ１２ｃ，１２ｄは、遮断周波数ｆｃにおいて高域通過フィルタを構成するのに必要な入力サセプタンス値を取ると共に、遮断周波数ｆｃの１／３の周波数をｆ０２とした場合の周波数２ｆ０２、４ｆ０２、６ｆ０２が反共振周波数に設定されている。また、図１５に示すように、実施の形態４では、背景技術に関連して述べた従来の高域通過フィルタの通過特性に加え、周波数２ｆ０２、４ｆ０２、６ｆ０２近傍に阻止帯域を有する高周波フィルタを得ることができる。
【００６１】
ここで、実施の形態４の高周波フィルタは、周波数ｆｃ（〜３ｆ０２）近辺を通過帯域とすると共に、周波数２ｆ０２、４ｆ０２、６ｆ０２近傍に阻止帯域を有している。特に、周波数ｆｃより低周波数側の通過特性抑圧量が大きいことから、ｆ０２をＬｏｃａｌ信号の周波数とし、３ｆ０２を出力信号の周波数とする３逓倍器のスプリアス抑圧に適した通過特性を有している。
【００６２】
以上のように、実施の形態４によれば、ブランチスタブ１２ｃ，１２ｄを構成する伝送線路１０ａ，１０ｂ，１１ａ，１１ｂ，１１ｃの電気長を調整することにより、高周波側では、周波数２ｆ０２、４ｆ０２、６ｆ０２近傍に阻止帯域を有するようにしたので、通過帯域の低周波側の通過特性を急峻に抑圧しつつ、通過帯域における反射特性が良好で挿入損失を小さくできると共に、３逓倍器出力に付随するスプリアスの抑圧に適した高周波フィルタを得ることができる。
【００６３】
実施の形態５．
図１６は、この発明の実施の形態５による、高周波フィルタ５００の分解図である。図８と同一の符号は、同一の構成要素を表している。また、図１７は、図１６に示すＢ−Ｂ’面から下方を見た透過図である。図１７において、破線は、誘電体基板２ｃに配置されたストリップ導体３ｂ，３ｃの透視図を示している。図１７において、破線は、誘電体基板２ｃに配置されたストリップ導体３ｂ，３ｃの透視図を示している。さらに、図１８は、図１６に示す矢印Ｃ方向から見た高周波フィルタ５００の平面図である。
【００６４】
実施の形態５では、オープンスタブ９ａ，９ｂをショートスタブ３７ａ，３７ｂ（先端部が短絡端であるスタブ）で置き換えている。ショートスタブ３７ａは、接地導体１ａ，１ｂ、誘電体基板２ａ，２ｂ，２ｃ、ストリップ導体３ｂ、貫通ＶＩＡ３６ａから構成され、ショートスタブ３７ｂは、接地導体１ａ，１ｂ、誘電体基板２ａ，２ｂ，２ｃ、ストリップ導体３ｃ、貫通ＶＩＡ３６ｂから構成される。貫通ＶＩＡ３６ａ，３６ｂは、ストリップ導体３ｂ，３ｃと接地導体１ｂを短絡させている。ショートスタブ３７ａ，３７ｂは、先端部が短絡端であるスタブである。
【００６５】
ブランチスタブ１２ｃ，１２ｄは、実施の形態３による高周波フィルタ３００のブランチスタブ１２ｃ，１２ｄと同様の調整がなされている。
【００６６】
一般に、ある周波数においてオープンスタブと同じ入力サセプタンス値を持つように、線路幅が同じであるショートスタブの線路方向の物理長を調整する場合、後者の線路方向の物理長は前者の線路方向の物理長よりも短くなる。ショートスタブ３７ａ，３７ｂは、遮断周波数ｆｃにおいて、実施の形態３による高周波フィルタ３００のオープンスタブ９ａ，９ｂと同じ入力サセプタンス値を持つように、その線路方向の物理長が調整されている。
【００６７】
図１９は、並列接続部から見たショートスタブ３７ａ，３７ｂの入力サセプタンスを示す図である。実線はショートスタブ３７ａ，３７ｂの入力サセプタンスを示し、一点鎖線は、実施の形態３による高周波フィルタ３００のオープンスタブ９ａ，９ｂの入力サセプタンスを示している。図に示すように、ショートスタブ３７ａ，３７ｂは、遮断周波数ｆｃにおいて高域通過フィルタを構成するのに必要な入力サセプタンス値を取るが、オープンスタブ９ａ，９ｂとは違い、周波数ｆａの奇数倍の周波数が反共振周波数にならない。
【００６８】
図２０は、高周波フィルタ５００の通過特性を示す図である。実線は高周波フィルタ５００の通過特性を示し、一点鎖線は、実施の形態３による高周波フィルタ３００の通過特性を示している。図に示すように、実施の形態５では、上述のように調整したショートスタブ３７ａ，３７ｂを高周波フィルタ５００の並列インダクタンス回路に適用することにより、周波数ｆａの奇数倍の周波数における通過特性の抑圧が緩和される。その結果、実施の形態３による高周波フィルタ３００の通過特性と比較して、通過帯域幅が広がった通過特性が得られる。
【００６９】
以上のように、実施の形態５によれば、通過帯域の低周波側の通過特性を抑圧しつつ、高周波側では、ブランチスタブの調整により設定した阻止帯域を有し、且つ、通過帯域における反射特性が良好で挿入損失の小さい高周波フィルタを得ることができる。また、同じ入力サセプタンス値を有する並列インダクタンス回路として働くようにように調整した場合に、オープンスタブよりも線路長を短くできるショートスタブを用いることにより、実施の形態３による高周波フィルタよりも高周波フィルタ全体の大きさを小さくすることができる。
【００７０】
実施の形態６．
実施の形態１から実施の形態５では高周波フィルタにブランチスタブを用いたが、多層基板内にこれらの高周波フィルタを構成する場合、一般には図８、図１６に示したように多層容量回路７ａ，７ｂが用いられる。この場合、積層ずれにより層間の位置ずれが起きると、多層容量回路７ａ，７ｂの容量値が変化してしまい、それに伴って高周波フィルタの特性も変化してしまうという問題がある。
【００７１】
実施の形態６では、多層基板の積層ずれによる、多層容量回路の容量変化を防ぐ。
【００７２】
図２１は、実施の形態６による多層容量回路６００を示す分解図である。図８と同一の符号は同一の構成要素を表している。図に示すように、多層容量回路６００は、接地導体（第１、第２の接地導体）１ａ，１ｂの間に誘電体基板（第１、第２、第３の誘電体基板）２ａ，２ｂ，２ｃを配置し、複数の誘電体基板上にストリップ導体を配置して構成された、いわゆる多層ストリップ線路型の多層容量回路となっている。ストリップ導体３ａは誘電体基板２ｂ上に配置され、ストリップ導体３ｂは誘電体基板２ｃ上に配置されている。図２２は、図２１に示すＢ−Ｂ’面より下を見た透過図である。図２２の破線は、誘電体基板２ｃに配置されたストリップ導体３ｂの透視図を示している。
【００７３】
容量回路１８は、結合ストリップ導体（第１、第２の結合ストリップ導体）１８ａ，１８ｂの結合により構成される。結合ストリップ導体１８ａ，１８ｂは、接地導体１ａ，１ｂ、誘電体基板２ａ，２ｂ，２ｃ、ストリップ導体３ａ，３ｂから構成され、結合ストリップ導体１８ａは誘電体基板２ａと誘電体基板２ｂとの間に配置され、結合ストリップ導体１８ｂは誘電体基板２ｂと誘電体基板２ｃの間に配置される。
【００７４】
ストリップ線路（第１、第２のストリップ線路）２５ａ，２５ｂは、接地導体１ａ，１ｂ、誘電体基板２ａ，２ｂ，２ｃ、ストリップ導体３ａ，３ｂ，３ｃ，３ｄから構成される。ストリップ線路２５ａは、結合ストリップ導体１８ａと入出力線路４ａとを接続し、ストリップ線路２５ｂは、結合ストリップ導体１８ｂと入出力線路４ｂとを接続する。
スタブ状ストリップ導体（第１、第２のスタブ状ストリップ導体）１９ａ，１９ｂは、接地導体１ａ，１ｂ、誘電体基板２ａ，２ｂ，２ｃ、ストリップ導体３ａ，３ｂ，３ｃ，３ｄから構成される。スタブ状ストリップ導体１９ａは、誘電体基板２ａと誘電体基板２ｂとの間において、ストリップ線路２５ａと対向する位置にて結合ストリップ導体１８ａに接続される。スタブ状ストリップ導体１９ｂは、誘電体基板２ｂと誘電体基板２ｃとの間において、ストリップ線路２５ｂと対向する位置にて結合ストリップ導体１８ｂに接続される。ストリップ線路２５ａ、結合ストリップ導体１８ａ、スタブ状ストリップ導体１９ａは、それぞれの線路幅が等しく形成されており、入出力線路４ａとストリップ線路２５ａの接続部からスタブ状ストリップ導体１９ａの端部までは均一な線路幅になっている。また、同様にストリップ線路２５ｂ、結合ストリップ導体１８ｂ、スタブ状ストリップ導体１９ｂはそれぞれの線路幅が等しく形成されており、入出力線路４ｂとストリップ線路２５ｂの接続部からスタブ状ストリップ導体１９ｂの端部までは、均一な線路幅になっている。
【００７５】
次に、多層容量回路６００の動作について説明する。
多層容量回路６００において、全体回路は、ストリップ線路２５ａ、スタブ状ストリップ導体１９ａ、容量回路１８、スタブ状ストリップ導体１９ｂ、ストリップ線路２５ｂの順に縦続接続された回路を構成する。ここで、スタブ状ストリップ導体１９ａ，１９ｂと結合ストリップ導体１８ａ，１８ｂは、接地導体１ａ，１ｂとの間に並列容量回路を形成するので、全体回路の等価回路は、図２３に示すように、伝送線路２２ａ，２２ｂ、並列容量素子２１ａ，２１ｂ、直列容量素子２０を縦続接続した回路となる。
【００７６】
一般に、伝送線路の一端に接続された並列容量は、その伝送線路の他端に接続された直列インダクタンス回路に等価変換することができるので、図２３の等価回路において、並列容量素子２１ａ，２１ｂをそれぞれ伝送線路２２ａ，２２ｂの他端に直列接続したインダクタンス素子２３ａ，２３ｂに等価変換することで図２４の回路が得られる。これより、回路全体の直列容量値は、インダクタンス素子２３ａ，２３ｂのインダクタンス値、直列容量素子２０の容量値、伝送線路２２ａ，２２ｂの電気長によって決まり、各値が大きいほど回路全体の直列容量値は大きくなる。
【００７７】
多層容量回路６００において、誘電体基板２ｂと誘電体基板２ｃの間に積層ずれが起きた場合を考える。
まず、誘電体基板２ｃに対して誘電体基板２ｂが図２２における左方向に積層ずれを起こした場合、ストリップ線路２５ａの線路方向の物理長が増加し、スタブ状ストリップ導体１９ａの線路方向の物理長が減少することで、スタブ状ストリップ導体１９ａと結合ストリップ導体１８ａが形成する並列容量回路の容量値が減少する。この変化は、図２４において伝送線路２２ａの電気長θが増加し、インダクタンス素子２３ａのインダクタンス値が減少する変化と等価である。また、容量回路１８の大きさは変化しないため直列容量素子２０の容量値は変化しない。      
【００７８】
上述の積層ずれを考えた場合、スタブ状ストリップ導体１９ａは回路全体の容量値を小さくする方向に変化し、ストリップ線路２５ａは回路全体の容量値を大きくする方向に変化し、容量回路１８は変化しない。つまり、スタブ状ストリップ導体１９ａとストリップ線路２５ａは互いに打ち消しあう方向に変化するので、その結果回路全体の容量値の変化を抑えることができる。
【００７９】
また、誘電体基板２ｃに対して誘電体基板２ｂが図２２における右方向に積層ずれを起こした場合は、ストリップ線路２５ａの線路方向における物理長が減少し、スタブ状ストリップ導体１９ａの線路方向の物理長が増加することで、スタブ状ストリップ導体１９ａと結合ストリップ導体１８ａが形成する並列容量回路の容量値が増加する。この変化は、図２４において、伝送線路２２ａの電気長θが減少し、インダクタンス素子２３ａのインダクタンス値が増加する変化と等価であり、この場合においても、スタブ状ストリップ導体１９ａとストリップ線路２５ａは互いに打ち消しあう方向に変化する。
【００８０】
また、誘電体基板２ｃに対して誘電体基板２ｂが図２２における上下方向に積層ずれを起こした場合は、ストリップ線路２５ｂとスタブ状ストリップ導体１９ｂは、上述のストリップ線路２５ａとスタブ状ストリップ導体１９ａの変化と同様に、互いに打ち消しあう方向に変化する。
【００８１】
また、ストリップ線路２５ａ，２５ｂとスタブ状ストリップ導体１９ａ，１９ｂの線路方向の物理長を、あらゆる方向で予想される積層ずれの大きさよりも長くしておくことにより、どのような方向の積層ずれが起きた場合でも、容量回路１８が変化しないようにすることができる。
【００８２】
つまり、多層容量回路６００は、図２２における上下左右方向の積層ずれが起こると、結合ストリップ導体１８ａ，１８ｂによって形成される容量回路１８の容量値を一定に保ったまま、ストリップ線路２５ａとスタブ状ストリップ導体１９ａ、及びストリップ線路２５ｂとスタブ状ストリップ導体１９ｂが、それぞれ独立に打ち消しあう方向に変動する。よって、積層ずれが起きた際の各変動値がそれぞれの組で相殺するように、各回路の線路方向の物理長、及び線路幅を調整すれば、積層ずれによる全体回路の特性変動の影響を抑えることができる。
【００８３】
以上のように、実施の形態６によれば、多層基板中の異なる誘電体層に配置されたストリップ導体３ａ，３ｂの結合により構成される容量回路１８において、積層ずれにより各層の導体パターンの位置関係が設計値から変動した場合でも、特性の変動を低減することが可能な多層容量回路６００を得ることができる。なお、実施の形態６による多層容量回路６００を以下入出力直交型多層容量回路と記載する。
【００８４】
また、実施の形態６では、接地導体１ａ，１ｂ間に配置された誘電体基板２ａ，２ｂ，２ｃとストリップ導体３ａ，３ｂにて構成される多層ストリップ線路構造における入出力直交型多層容量回路について説明したが、誘電体基板を挟むように配置したストリップ導体間の結合にて構成される容量回路であれば、その構造は多層ストリップ線路構造に限定する必要はない。
【００８５】
実施の形態７．
実施の形態７では、実施の形態６の入出力直交型多層容量回路を、多層基板内に構成された高周波フィルタに適用する。
【００８６】
図２５は、実施の形態７による高周波フィルタ７００の分解図である。図８と同一の符号は、同一の構成要素を表している。図に示すように、高周波フィルタ７００は、２層の接地導体間に複数の誘電体基板を配置し、その中の異なる誘電体基板上にストリップ導体を配置して構成された、いわゆる多層ストリップ線路型フィルタとなっている。図に示すように、高周波フィルタ７００は、接地導体１ａ，１ｂの間に誘電体基板２ａ，２ｂ，２ｃを配置し、複数の誘電体基板上にストリップ導体を配置して構成された、いわゆる多層ストリップ線路型の多層容量回路となっている。ストリップ導体３ａ，３ｄは誘電体基板２ｂ上に配置され、ストリップ導体３ｂ，３ｃは誘電体基板２ｃ上に配置されている。図２６は、図２５に示すＢ−Ｂ’面より下を見た透過図である。図２６の破線は、誘電体基板２ｃに配置されたストリップ導体３ｂ，３ｃの透視図を示している。
【００８７】
高周波フィルタ７００は、図８に示す高周波フィルタ３００のブランチスタブ１２ｃ，１２ｄをオープンスタブ９ａ，９ｄで置き換え、多層容量回路７ａ，７ｂを入出力直交型多層容量回路２４ａ，２４ｂで置き換えている。その他の構成は高周波フィルタ３００と同様である。
【００８８】
オープンスタブ９ａ，９ｄは、周波数ｆｃにおいて、図８に示すブランチスタブ１２ｃ，１２ｄの周波数ｆｃにおける入力サセプタンス値を取るように調整されている。
【００８９】
入出力直交型多層容量回路２４ａは、接地導体１ａ，１ｂ、誘電体基板２ａ，２ｂ，２ｃ、ストリップ導体３ａ，３ｂから構成され、入出力直交型多層容量回路２４ｂは、接地導体１ａ，１ｂ、誘電体基板２ａ，２ｂ，２ｃ、ストリップ導体３ｃ，３ｄから構成される。入出力直交型多層容量回路２４ａはストリップ導体３ａの部分２４ａ−１とストリップ導体３ｂの部分２４ａ−２の結合により構成され、入出力直交型多層容量回路２４ｂはストリップ導体３ｄの部分２４ｂ−１とストリップ導体３ｃの部分２４ｂ−２の結合により構成される。
【００９０】
入出力直交型多層容量回路２４ａ，２４ｂは、周波数ｆｃにおいて、図８に示す多層容量回路７ａ，７ｂの周波数ｆｃにおける容量値と同じ値を取るように調整されている。これらの調整は、主にスタブの線路方向の物理長、スタブの線路幅により決まる特性インピーダンス、ないしは容量回路の結合度の強さを調整することにより行われる。
【００９１】
すなわち、実施の形態７による高周波フィルタ７００は、実施の形態３による高周波フィルタ３００と同様に、遮断周波数がｆｃである高域通過フィルタを構成すると共に、入出力直交型多層容量回路２４ａ，２４ｂを適用することにより、積層ずれの影響を抑えることができる。高周波フィルタ７００はブランチスタブを使用していないので、通過特性は背景技術に関連して述べた特許文献１に記載の高周波フィルタの通過特性と同様になる。
【００９２】
以上のように、実施の形態７によれば、入出力直交型多層容量回路２４ａ，２４ｂを用いたことにより、積層ずれの影響が抑えられる高周波フィルタを得ることができる。
【００９３】
実施の形態８．
図２７は、実施の形態８による高周波フィルタ８００の分解図である。図８および図２５と同一の符号は、同一の構成要素を表している。図に示すように、高周波フィルタ８００は、２層の接地導体間に複数の誘電体基板を配置し、その中の異なる誘電体基板上にストリップ導体を配置して構成された、いわゆる多層ストリップ線路型フィルタとなっている．図に示すように、高周波フィルタ８００は、接地導体１ａ，１ｂの間に誘電体基板２ａ，２ｂ，２ｃを配置し、複数の誘電体基板上にストリップ導体を配置して構成された、いわゆる多層ストリップ線路型の多層容量回路となっている。ストリップ導体３ａ，３ｄは誘電体基板２ｂ上に配置され、ストリップ導体３ｂ，３ｃは誘電体基板２ｃ上に配置されている。図２８は、図２７に示すＢ−Ｂ’面より下を見た透過図である。図２８の破線は、誘電体基板２ｃに配置されたストリップ導体３ｂ，３ｃの透視図を示している。
【００９４】
高周波フィルタ７００は、図８に示す高周波フィルタ３００の多層容量回路７ａ，７ｂを入出力直交型多層容量回路２４ａ，２４ｂで置き換えている。その他の構成は高周波フィルタ３００と同様である。
【００９５】
入出力直交型多層容量回路２４ａ，２４ｂは、周波数ｆｃにおいて、図８に示す多層容量回路７ａ，７ｂの周波数ｆｃにおける容量値と同じ値を取るように調整されている。これらの調整は、主にスタブの線路方向の物理長、スタブの線路幅により決まる特性インピーダンス、ないしは容量回路の結合度の強さを調整することにより行われる。
【００９６】
つまり、本実施の形態における高周波フィルタは、実施の形態３による高周波フィルタ３００と同様に、遮断周波数がｆｃである高域通過フィルタを構成すると共に、ブランチスタブ１２ｃ，１２ｄの有する特性により、周波数ｆ０１、３ｆ０１、４ｆ０１が反共振周波数に設定される。さらに、入出力直交型多層容量回路２４ａ，２４ｂを使用することにより、積層ずれの影響を抑えることができる。
【００９７】
以上のように、実施の形態８によれば、実施の形態３における高周波フィルタと同様の通過特性を有し、且つ、入出力直交型多層容量回路２４ａ，２４ｂの効果により、積層ずれの影響が抑えられる高周波フィルタを得ることができる。
【００９８】
実施の形態９．
実施の形態９の高周波フィルタは、実施の形態８の高周波フィルタ８００のブランチスタブ１２ｃ，１２ｄに、実施の形態４と同様の調整を施したものである。その他の構成は高周波フィルタ８００と同様である。
【００９９】
すなわち、実施の形態９による高周波フィルタは、実施の形態４の高周波フィルタと同じく、遮断周波数がｆｃである高域通過フィルタを構成すると共に、周波数２ｆ０２、４ｆ０２、６ｆ０２に反共振周波数を設定する。さらに、入出力直交型多層容量回路２４ａ，２４ｂを使用することにより、積層ずれの影響を抑えることができる。
【０１００】
以上のように、実施の形態９によれば、実施の形態４による高周波フィルタと同様の通過特性を有し、且つ、入出力直交型多層容量回路２４ａ，２４ｂの効果により、積層ずれの影響が抑えられる高周波フィルタを得ることができる。
【図面の簡単な説明】
【０１０１】
【図１】この発明の実施の形態１による、高周波フィルタの回路図である。
【図２】この発明の実施の形態１による、高周波フィルタの周波数ｆｃにおける等価回路図である。
【図３】この発明の実施の形態１による、ブランチスタブの回路図である。
【図４】この発明の実施の形態１による、ブランチスタブの入力サセプタンスを示す図である。
【図５】この発明の実施の形態１による、高周波フィルタの通過特性を示す図である。
【図６】この発明の実施の形態２による、高周波フィルタの回路図である。
【図７】この発明の実施の形態２による、ブランチスタブの回路図である。
【図８】この発明の実施の形態３による、高周波フィルタの分解図である。
【図９】図８のＢ−Ｂ’面から下を見た透過図である。
【図１０】この発明の実施の形態３による、ブランチスタブの入力サセプタンスを示す図である。
【図１１】この発明の実施の形態３による、高周波フィルタの通過特性を示す図である。
【図１２】信号源−２逓倍器−増幅器の縦続接続図である。
【図１３】図１２の縦続接続回路の出力図である。
【図１４】この発明の実施の形態４による、ブランチスタブの入力サセプタンスを示す図である。
【図１５】この発明の実施の形態４による、高周波フィルタの通過特性を示す図である。
【図１６】この発明の実施の形態５による、高周波フィルタの分解図である。
【図１７】図１６のＢ−Ｂ’面から下を見た透過図である。
【図１８】図１６の矢印Ｃ方向から見た高周波フィルタの平面図である。
【図１９】この発明の実施の形態５による、ショートスタブの入力サセプタンスを示す図である。
【図２０】この発明の実施の形態５による、高周波フィルタの通過特性を示す図である。
【図２１】この発明の実施の形態６による、入出力直交型多層容量回路の分解図である。
【図２２】図２１のＢ−Ｂ’面から下を見た透過図である。
【図２３】この発明の実施の形態６による、入出力直交型多層容量回路の等価回路図である。
【図２４】図２３の回路の等価回路図である。
【図２５】この発明の実施の形態７による、高周波フィルタの分解図である。
【図２６】図２５のＢ−Ｂ’面から下を見た透過図である。
【図２７】この発明の実施の形態８による、高周波フィルタの分解図である。
【図２８】図２７のＢ−Ｂ’面から下を見た透過図である。
【符号の説明】
【０１０２】
１ａ，１ｂ  接地導体、２ａ，２ｂ，２ｃ  誘電体基板、３ａ，３ｂ，３ｃ，３ｄ  ストリップ導体、４ａ，４ｂ  入出力線路、７ａ，７ｂ  多層容量回路、８，１８  容量回路、９ａ，９ｂ，９ｃ，９ｄ  オープンスタブ、１０ａ，１０ｂ，１１ａ，１１ｂ，１１ｃ，１１ｄ  伝送線路、１２ｃ，１２ｄ  ブランチスタブ、１３  増幅器、１６ａ，１６ｂ，１６ｃ，１６ｄ  インダクタンス素子、１８ａ，１８ｂ  結合ストリップ導体、１９ａ，１９ｂ  スタブ状ストリップ導体、２０  直列容量素子、２１ａ，２１ｂ  並列容量素子、２２ａ，２２ｂ  伝送線路、２３ａ，２３ｂ  インダクタンス素子、２４ａ，２４ｂ  入出力直交型多層容量回路、２５ａ，２５ｂ  ストリップ線路、２６  発振機、２７  ２逓倍器、２８  出力線路、２９ａ，２９ｂ，３０ａ，３０ｂ，３０ｃ，３０ｄ，３４ａ，３４ｂ  伝送線路、３１  接続部、３２ａ，３２ｂ，３２ｃ  容量素子、３３ａ，３３ｂ  オープンスタブ、３５ａ，３５ｂ  入出力端、３６ａ，３６ｂ  貫通ＶＩＡ、３７ａ，３７ｂ  ショートスタブ、３８ａ，３８ｂ，３８ｃ，３８ｄ  ブランチスタブ、１００，２００，３００，５００，７００，８００  高周波フィルタ、６００  多層容量回路。
【図１】
2005175803.tif 000009
【図２】
2005175803.tif 000010
【図３】
2005175803.tif 000011
【図４】
2005175803.tif 000012
【図５】
2005175803.tif 000013
【図６】
2005175803.tif 000014
【図７】
2005175803.tif 000015
【図８】
2005175803.tif 000016
【図９】
2005175803.tif 000017
【図１０】
2005175803.tif 000018
【図１１】
2005175803.tif 000019
【図１２】
2005175803.tif 000020
【図１３】
2005175803.tif 000021
【図１４】
2005175803.tif 000022
【図１５】
2005175803.tif 000023
【図１６】
2005175803.tif 000024
【図１７】
2005175803.tif 000025
【図１８】
2005175803.tif 000026
【図１９】
2005175803.tif 000027
【図２０】
2005175803.tif 000028
【図２１】
2005175803.tif 000029
【図２２】
2005175803.tif 000030
【図２３】
2005175803.tif 000031
【図２４】
2005175803.tif 000032
【図２５】
2005175803.tif 000033
【図２６】
2005175803.tif 000034
【図２７】
2005175803.tif 000035
【図２８】
2005175803.tif 000036