(57)【要約】【課題】精度の高い回路定数調整を容易に行うことができるコンデンサを内蔵した多層プリント配線板の提供。【解決手段】内蔵コンデンサの電極を、一方の外層面に設けた第一パッドに引出した。【選択図】  図１
2005026529.tif 000002
【特許請求の範囲】
【請求項１】
コンデンサを内蔵した多層プリント配線板であって、当該コンデンサの電極が、一方の外層面に設けた第一パッドに引出されていることを特徴とする多層プリント配線板。
【請求項２】
一方の外層面に浮島状の第二パッドを設けたことを特徴とする請求項１に記載の多層プリント配線板。
【請求項３】
内蔵されたコンデンサに接続されないグランド層及び電源層が、当該一方の外層面に設けた第三パッドに引出されていることを特徴とする請求項１又は２に記載の多層プリント配線板。
【請求項４】
パッドが、実装されるチップ部品に対応した寸法、及び間隔で配置さていることを特徴とする請求項１〜３の何れか１項に記載の多層プリント配線板。
【請求項５】
コンデンサが、内層に誘電体層を積層した積層コンデンサであることを特徴とする請求項１〜４の何れか１項に記載の多層プリント配線板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、内層にコンデンサを備えた多層プリント配線板に関し、特に回路定数調整を容易に行うことができる多層プリント配線板に関する。
【０００２】
【従来の技術】
電子部品の高密度実装化（或いは、外層の部品実装点数削減等）や、外層に搭載されるＩＣチップとの距離を最短にする等の目的で、内層にコンデンサを内蔵するようにした多層プリント配線板が知られている。
【０００３】
コンデンサを内蔵する多層プリント配線板としては、チップコンデンサを内蔵するものと、誘電体層の表裏に配線パターンを形成した積層コンデンサを内蔵するものとがあるが、近年、コンデンサの配置自由度、製造容易性、薄型化等の観点から、後者の構成が見直されてきており、当該構成例としては、図９に示した如き構成の積層コンデンサが既に知られている（例えば、特許文献１参照）。
【０００４】
すなわち、当該積層コンデンサは、誘電体フィラーと樹脂とを混合した誘電体層１と、当該誘電体層１の両面にエッチング形成された電極２と、当該電極２が対向する部分に形成された積層コンデンサ３とから概略構成されている。
【０００５】
このような積層コンデンサを内蔵することにより、目的（数、位置、容量値等）とするコンデンサを内蔵した多層プリント配線板を容易に得ることができる。
【０００６】
ところで、このような多層プリント配線板に、電子部品を実装して回路を形成した際に、所望の回路特性が得られない場合、或いは、製品に変更が入った場合などに、回路定数を調整する作業が必要となってくるが、このような、回路定数の調整手段を備えた多層プリント配線板の例としては、次の如き構成の多層プリント配線板が既に知られている（例えば、特許文献２参照）。
【０００７】
すなわち、多層プリント配線板の内層に、コンデンサやインダクタ等の電子部品を予め形成しておき、当該多層プリント配線板の外層に、当該電子部品と接続された複数の外層パッドを設けておく。そして、これら複数の外層パッドの内、選択された当該外層パッド間をワイヤ等で接続することによって、最適な回路定数に調整するというものである。
【０００８】
【特許文献１】
特開平５−７０６３号公報
【特許文献２】
特開２００１−２９１９５８号公報
【０００９】
【発明が解決しようとする課題】
しかし、上記構成の多層プリント配線板では、予め内層に形成されたコンデンサ等の電子部品を選択して、回路定数調整を行う構成となっているため、調整範囲が制限され、制度の高い調整が困難であるという不具合があった。
【００１０】
本発明は、上記不具合に鑑みてなされたもので、その目的とするところは、内層にコンデンサを内蔵した多層プリント配線板において、回路定数調整を行う際に、その調整範囲が制限されることなく、精度の高い調整を容易に行うことができる回路定数調整手段を備えた多層プリント配線板を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成すべく請求項１に係る本発明は、コンデンサを内蔵した多層プリント配線板であって、当該コンデンサの電極が、一方の外層面に設けた第一パッドに引出されていることを特徴とする。
【００１２】
これにより、内蔵コンデンサにチップ部品（Ｒ、Ｌ、Ｃ）を接続することによって、定数調整を行うことができ、また、内層に設けられたコンデンサの容量測定、良否判定が部品実装前に容易に行うことができるため、歩留まりを向上することができる。
【００１３】
また、請求項２に係る本発明は、前記一方の外層面に浮島状の第二パッドを設けたことを特徴とする。
【００１４】
これにより、内蔵されたコンデンサに対して、直列又は並列にチップ部品を接続することができ、定数調整の幅を広くすることができる。
【００１５】
また、請求項３に係る本発明は、前記内蔵されたコンデンサに接続されないグランド層及び電源層が、当該一方の外層面に設けた第三パッドに引出されていることを特徴とする。
【００１６】
これにより、ゼロΩ抵抗等を用いて、電源層やグランド層に、当該内蔵されたコンデンサを接続することができる。
【００１７】
また、請求項４に係る本発明は、前記パッドが、実装されるチップ部品に対応した寸法、及び間隔で配置されていることを特徴とする。
【００１８】
これにより、各パッド間を接続する余分な配線が不要になるため、外層の高密度実装化に対応することができる。
【００１９】
また、請求項５に係る本発明は、前記コンデンサが、内層に誘電体層を積層した積層コンデンサであることを特徴とする。
【００２０】
これにより、多層プリント配線板のより薄型化が可能となると共に、コンデンサの配置自由度や層間の密着性等をより優れたものとすることができる。
【００２１】
【発明の実施の形態】
以下本発明多層プリント配線板の実施の形態を、図１から図３を用いて説明する。
【００２２】
図１は本発明多層プリント配線板Ｐの概略断面説明図で、誘電体層１と、当該誘電体層１の両面にエッチング形成された電極２と、当該電極２が対向する部分に形成された積層コンデンサ３と、当該電極２を一方の外層面５に引出すビアホール４とを備えている。尚、符号１２はソルダーレジストを示している。
【００２３】
図２は、図１に示した多層プリント配線板Ｐの一方の外層面５側から見た概略平面説明図で、回路定数の調整用パッド群７を３個所配置した例を示しており、図３に、当該調整用パッド群７の１個所分の概略拡大平面説明図を例示した。
【００２４】
ここで、各パッドについて、図３を用いて説明する。
【００２５】
８Ａ、８Ｂは積層コンデンサ３から一方の外層面５に引出された第一パッド、また９Ａ、９Ｂ、１０Ａ、１０Ｂはどこにも接続されていない浮島状の第二パッド、また１１Ａ、１１Ｂは当該積層コンデンサ３とは接続されていない、グランド層と電源層に接続された第三パッドであり、それぞれソルダーレジスト１２により、分割パッド８ａ、８ｂ、９ａ、９ｂ、１０ａ、１０ｂ、１１ａ、１１ｂに分割されている。尚、図３においては、浮島状の第二パッド９Ａ、９Ｂから配線が引出されている状態（ＩＮ、ＯＵＴ）を図示しているが、これは、図示しない高周波信号の入出力パッド近傍に、第二パッド９Ａ、９Ｂ等と同様のパッドが形成されていると仮定して図示したものであり、当該高周波信号の入出力パッドが調整用パッド群７内に、同様な寸法及び間隔で配置されている場合は不要なものである（すなわち、９Ａ、９Ｂは、１０Ａ、１０Ｂと同形状のパッドとなる）。
【００２６】
当該分割パッドは、回路定数調整のために実装されるチップ部品の寸法、及び間隔で配置されている。例えば、８ａ−８ｂ間、８ａ−９ａ間はちょうどチップ部品が実装できるように配置されている。
【００２７】
続いて、回路定数の調整用パッド群７の使用例について、図４から図８を用いて簡単に説明する。尚、ここで説明する例としては、図示しない入出力パッドが、調整用パッド群７内に同様な寸法、及び間隔で配置されているものと仮定して説明する。
【００２８】
＜使用例１＞
入出力パッド間に積層コンデンサ３のみを接続したい場合には、入力側パッド−９ａ間、８ａ−９ａ間、出力側パッド−９ｂ間、８ｂ−９ｂ間に、ゼロΩ抵抗を接続する（図４の等価回路参照）。
【００２９】
＜使用例２＞
積層コンデンサ３の容量値を増やしたい場合には、上記使用例１の接続の他に、例えば、８ａ−８ｂ間にチップコンデンサを接続する（図５の等価回路参照）。また、この他に入出力パッド間、９ａ−９ｂ間等にも接続することができる。
【００３０】
＜使用例３＞
積層コンデンサ３でノイズをＧＮＤに落としたい場合には、入力側パッド−９ａ間、８ａ−９ａ間、入出力パッド間、８ｂ−１０ｂ間、１０ａ−１０ｂ間、１０ａ−１１ａ間にゼロΩ抵抗を接続する（図６の等価回路参照）。
【００３１】
＜使用例４＞
上記使用例１の応用として、積層コンデンサ３とチップ抵抗で、１次積分型ＣＲフィルタ（ＬＰＦ（ローパスフィルタ）として動作）を形成した場合には、入力側パッド−９ａ間、８ａ−９ａ間、出力側パッド−９ｂ間、８ｂ−９ｂ間、１０ａ−１０ｂ間、１０ａ−１１ａ間にゼロΩ抵抗を接続し、８ｂ−１０ｂ間にチップ抵抗を接続する（図７の等価回路参照）。また、この他に８ａ−８ｂ間にチップコンデンサを接続したり、入力側パッド−９ａ間、及び８ａ−９ａ間に設けられたゼロΩ抵抗の代わりにチップコンデンサを接続して、容量値の加減調整を行うことができ、更に、１０ａ−１０ｂ間、１０ａ−１１ａ間に接続したゼロΩ抵抗の代わりにチップ抵抗を接続して、抵抗値調整を行うこともできる。
【００３２】
＜使用例５＞
上記使用例３の応用として、積層コンデンサ３とチップ抵抗で、１次微分型ＲＣフィルタ（ＨＰＦ（ハイパスフィルタ）として動作）を形成したい場合には、入力側パッド−９ａ間にチップ抵抗を接続し、８ａ−９ａ間、９ａ−９ｂ間、出力側パッド−９ｂ間、８ｂ−１０ｂ間、１０ａ−１０ｂ間、１０ａ−１１ａ間にゼロΩ抵抗を接続する（図８の等価回路参照）。また、使用例４で示したのと同様に、８ａ−８ｂ間にチップコンデンサを接続したり、上記８ｂ−１０ｂ間、１０ａ−１０ｂ間、１０ａ−１１ａ間に設けたゼロΩ抵抗の代わりにチップコンデンサを接続したりして、容量値の加減調整を行うことも可能である。
【００３３】
上記使用例１から５のように各パッド間にチップ部品を実装し、その組み合わせによって、所望とするフィルタ（例えば、ＢＰＦ（バンドパスフィルタ）、ＢＥＦ（バンドエリミネートフィルタ）等）を容易に形成できるため、回路定数調整を容易に行うことができる。
【００３４】
本発明の実施の形態において、１個所の調整用パッド群７として、８個（４組）のパッドを設けるようにしたが、形成するパッドの数としてはこの限りでなく、状況によって、その都度調整することができ、また、形状としても今回の形態に限定されるものではなく、回路定数調整の際に、チップ部品が容易に実装できる形状であれば、どのような形状でも構わない。
【００３５】
また、各調整用パッド群７を、チップ部品の寸法に合わせて複数隣接形成することにより、当該調整用パッド群７同士を組み合わせて、より幅の広い回路定数調整を行うことも可能である。
【００３６】
本発明を説明するにあたって、２層の積層コンデンサを内蔵した４層のプリント配線板を例にして説明したが、層数はこの限りでなく、積層コンデンサ及び多層プリント配線板とも所望の層数とすることができる。また、積層コンデンサの電極を外層に引出す手段として、フィルドビアを用いて説明したが、貫通スルーホールや通常のブラインドバイアホールで引出すことも可能である。
【００３７】
更に、本発明を説明するにあたって積層コンデンサを内蔵した例を用いて説明したが、チップコンデンサを内蔵した場合においても、本発明の回路定数調整手段は有効に作用する。
【００３８】
【発明の効果】
内層にコンデンサを内蔵した多層プリント配線板を本発明の構成とすることにより、精度の高い回路定数調整を容易に行うことができる。また、内蔵コンデンサの電極を外層に引き回した構成としたため、容量測定、良否判定が部品実装前に容易に行うことができ、その結果、歩留まりを向上することができる。
【図面の簡単な説明】
【図１】本発明多層プリント配線板の概略断面説明図。
【図２】回路定数調整用パッド群の配置例を示す概略平面説明図。
【図３】回路定数の調整用パッド群内の１個所分のパッド群を示す概略拡大平面説明図。
【図４】使用例１の等価回路
【図５】使用例２の等価回路
【図６】使用例３の等価回路
【図７】使用例４の等価回路
【図８】使用例５の等価回路
【図９】従来の積層コンデンサの概略断面説明図。
【符号の説明】
１：誘電体層
２：電極
３：積層コンデンサ
４：ビアホール
５：一方の外層面
７：調整用パッド群
８Ａ、８Ｂ：第一パッド
９Ａ、９Ｂ、１０Ａ、１０Ｂ：第二パッド
１１Ａ、１１Ｂ：第三パッド
８ａ、８ｂ、９ａ、９ｂ、１０ａ、１０ｂ、１１ａ、１１ｂ：分割パッド
１２：ソルダーレジスト
Ｐ：多層プリント配線板
【図１】
2005026529.tif 000003
【図２】
2005026529.tif 000004
【図３】
2005026529.tif 000005
【図４】
2005026529.tif 000006
【図５】
2005026529.tif 000007
【図６】
2005026529.tif 000008
【図７】
2005026529.tif 000009
【図８】
2005026529.tif 000010
【図９】
2005026529.tif 000011