(57)【要約】【課題】  ゲート電極に繋がる配線が長くなってもプラズマからゲート電極に電荷を流れにくくする。【解決手段】  半導体基板上に形成され、素子領域開口部２ａ及び放電用開口部３ｂを有する素子分離膜と、半導体基板上に形成され、素子領域開口部２ｂに位置するＭＯＳトランジスタ７と、ＭＯＳトランジスタ７上に形成された下位層間絶縁膜と、下位層間絶縁膜に形成され、ＭＯＳトランジスタのゲート電極上に位置するゲート用接続孔と、下位層間絶縁膜に形成され、素子分離膜の放電用開口部上に位置する接地用接続孔と、下位層間絶縁膜上に形成され、一部がゲート用接続孔に埋め込まれることによりゲート電極に接続する下位層本配線１０ａと、下位層間絶縁膜上に形成され、一部が接地用接続孔に埋め込まれることにより半導体基板に接続し、他には接続していない下位層ダミー配線１０ｂとを具備する。【選択図】      図１
2005175153.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成され、素子領域開口部及び放電用開口部を有する素子分離膜と、
前記素子領域開口部内において半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極及び前記放電用開口部の上もしくは複数の膜を介した上方に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記ゲート電極に接続する本配線と、
前記層間絶縁膜上に形成され、前記放電用開口部内において前記半導体基板に接続し、他には接続していないダミー配線と
を具備する半導体装置。
【請求項２】
前記層間絶縁膜、前記本配線及び前記ダミー配線の上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜上に形成され、前記本配線に接続する第２の本配線と、
前記第２の層間絶縁膜上に形成され、前記ダミー配線に接続し、他には接続していない第２のダミー配線と
をさらに具備する請求項１に記載の半導体装置。
【請求項３】
前記本配線はアンテナ比が１００以上である請求項１又は２に記載の半導体装置。
【請求項４】
前記ダミー配線と前記本配線は、互いに略平行に形成されている請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
前記本配線の幅は０．６μｍ以下であり、前記本配線と前記ダミー配線の間隔は２μｍ以下である請求項４に記載の半導体装置。
【請求項６】
半導体基板と、
前記半導体基板上に形成され、素子領域開口部及び放電用開口部を有する素子分離膜と、
前記素子領域開口部内において半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極上及び前記放電用開口部上、もしくは複数の層を介した上方に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成され、前記ゲート電極に接続する第1の本配線と、
前記第１の層間絶縁膜及び前記第1の本配線の上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜上に形成され、前記第1の本配線に接続する第２の本配線と、
前記第２の層間絶縁膜上に形成され、前記放電用開口部内において前記半導体基板に接続し、他には接続していないダミー配線と、
を具備する半導体装置。
【請求項７】
前記ダミー配線は、該ダミー配線の長さ方向における略中央部において前記半導体基板に接続している請求項１〜６のいずれかに記載の半導体装置。
【請求項８】
前記放電用開口部内において前記半導体基板に形成され、前記ダミー配線に接続する拡散層をさらに具備する請求項１〜７のいずれかに記載の半導体装置。
【請求項９】
半導体基板上に、素子領域開口部及び放電用開口部を有する素子分離膜を形成する工程と、
前記半導体基板上に、前記素子領域開口部内に位置するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極上及び前記放電用開口部上、もしくは複数の層を介した上方に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、前記ゲート電極に接続する本配線を形成するとともに、前記放電用開口部において前記半導体基板に接続して他には接続しないダミー配線を形成する工程と
を具備する半導体装置の製造方法。
【請求項１０】
前記本配線及び前記ダミー配線を形成する工程は、
前記層間絶縁膜に、前記ゲート電極上に位置するゲート用接続孔、及び前記放電用開口部上に位置する接地用接続孔を形成する工程と、
前記層間絶縁膜上、前記ゲート用接続孔の中及び前記接地用接続孔の中に金属膜を形成する工程と、
前記金属膜をプラズマエッチングによりパターニングして前記本配線及び前記ダミー配線を形成する工程と
を具備する請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記接地用接続孔を形成する工程の後、かつ前記金属膜を形成する工程の前に、前記接地用接続孔を介して前記半導体基板にイオン注入を行うことにより前記放電用開口部内に位置する拡散層を前記半導体基板に形成する工程をさらに具備する請求項１０記載の半導体装置の製造方法。
【請求項１２】
前記ゲート電極を形成する工程の後、かつ前記層間絶縁膜を形成する工程の前に、
前記素子分離膜及び前記ゲート電極をマスクとして前記素子領域開口部及び前記放電用開口部にイオン注入を行うことにより、前記半導体基板に、前記素子領域開口部内に位置し、ソース及びドレインとなる拡散層を形成するとともに、前記放電用開口部内に位置し、前記ダミー電極に接続する拡散層を形成する工程をさらに具備する請求項９又は１０に記載の半導体装置の製造方法。
【請求項１３】
前記層間絶縁膜、前記本配線及び前記ダミー配線の上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上に、前記本配線に接続する第２の本配線を形成するとともに、前記ダミー配線に接続する第２のダミー配線を形成する工程と
をさらに具備する請求項９〜１２のいずれかに記載の半導体装置の製造方法。
【請求項１４】
半導体基板上に、素子領域開口部及び放電用開口部を有する素子分離膜を形成する工程と、
前記半導体基板上に、前記素子領域開口部内に位置するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極上及び前記放電用開口部上、もしくは複数の層を介した上方に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に、前記ゲート電極に接続する第１の本配線を形成する工程と、
前記第１の層間絶縁膜上及び前記第１の本配線上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上に、前記第１の本配線に接続する第２の本配線を形成するとともに、前記半導体基板に接続して他には接続しないダミー配線を形成する工程と
を具備する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。特に本発明は、ゲート電極に繋がる配線のアンテナ比が高くても、半導体装置を製造しているときにゲート絶縁膜がダメージを受けにくい半導体装置の製造方法及び半導体装置に関する。
【背景技術】
【０００２】
半導体装置の製造工程においてプラズマを用いる場合、プラズマから製造中の半導体装置に電荷がチャージする。この場合、チャージアップしている電荷によってトランジスタのゲート絶縁膜が絶縁破壊することがある（例えば特許文献１参照）。
【特許文献１】特開平５−３４３６８４号公報（第８段落〜第９段落）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年、半導体装置の構造が微細化しているが、それにつれて、製造プロセスにおいてプラズマを用いる回数が増えている。そしてプラズマによってチャージした電荷が半導体装置に影響を与えることが問題になってきている。例えばプラズマエッチングによりアンテナ比が高い配線を形成する際、又はアンテナ比の高い配線の上に絶縁膜をプラズマＣＶＤ法により形成する際、配線に蓄積される電荷量が多くなる。この配線がゲート電極に繋がっていると蓄積された電荷がゲート電極に流れ込み、ゲート絶縁膜にダメージを与える可能性が高くなる。なおアンテナ比とは、各ゲート電極に対応したゲート絶縁膜の面積と、各ゲート電極に直接的または間接的に接続される配線の表面積の割合である。
本発明は上記のような事情を考慮してなされたものであり、その目的は、ゲート電極に繋がる配線のアンテナ比が高い場合でも、ゲート絶縁膜がダメージを受ける可能性を低くした半導体装置の製造方法及び半導体装置を提供することにある。
【課題を解決するための手段】
【０００４】
上記課題を解決するため、本発明にかかる半導体装置は、
半導体基板と、
前記半導体基板上に形成され、素子領域開口部及び放電用開口部を有する素子分離膜と、
前記素子領域開口部内において半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極上及び前記放電用開口部上、もしくは複数の層を介した上方に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記ゲート電極に接続する本配線と、
前記層間絶縁膜上に形成され、前記放電用開口部内において前記半導体基板に接続し、他には接続していないダミー配線と
を具備する。
【０００５】
この半導体装置によれば、ダミー配線が本配線と同一層に形成されている。ダミー配線は半導体基板に接続していて他には接続していないのに対し、本配線は、ゲート絶縁膜上のゲート電極に接続している。このためダミー配線は本配線と比べて電荷が流れやすく、避雷針のように機能する。従って半導体装置の製造中に、本配線に電荷は蓄積しにくくなり、その結果、ゲート絶縁膜はダメージを受けにくくなる。
【０００６】
この半導体装置において、層間絶縁膜、本配線及びダミー配線の上に形成された第２の層間絶縁膜と、第２の層間絶縁膜上に形成され、本配線に接続する第２の本配線と、第２の層間絶縁膜上に形成され、ダミー配線に接続し、他には接続していない第２のダミー配線とをさらに具備してもよい。
本配線はアンテナ比が１００以上である場合、この発明は特に効果的である。
【０００７】
ダミー配線と本配線は、互いに略平行に形成されている請求項１〜３のいずれかに記載の半導体装置。本配線の幅は０．６μｍ以下である場合、本配線とダミー配線の間隔を２μｍ以下にすると特に効果を発揮する。
【０００８】
本発明にかかる他の半導体装置は、
半導体基板と、
前記半導体基板上に形成され、素子領域開口部及び放電用開口部を有する素子分離膜と、
前記素子領域開口部内において半導体基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極と、
前記ゲート電極上及び前記放電用開口部上、もしくは複数の層を介した上方に形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜上に形成され、前記ゲート電極に接続する第1の本配線と、
前記第１の層間絶縁膜及び前記第1の本配線の上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜上に形成され、前記第1の本配線に接続する第２の本配線と、
前記第２の層間絶縁膜上に形成され、前記放電用開口部内において前記半導体基板に接続し、他には接続していないダミー配線と、
を具備する。
【０００９】
この半導体装置によれば、ダミー配線が第２の本配線と同一層に形成されている。ダミー配線は半導体基板に接続していて他には接続していないのに対し、第２の本配線は、第１の本配線を介してゲート絶縁膜上のゲート電極に接続している。このためダミー配線は第２の本配線と比べて電荷が流れやすく、避雷針のように機能する。従って半導体装置の製造中に、第２の本配線に電荷は蓄積しにくくなり、その結果ゲート絶縁膜はダメージを受けにくくなる。
【００１０】
上記した各半導体装置においてダミー配線は、該ダミー配線の長さ方向における略中央部において半導体基板に接続していてもよい。放電用開口部内において半導体基板に形成され、ダミー配線に接続する拡散層をさらに具備してもよい。
【００１１】
本発明にかかる半導体装置の製造方法は、
半導体基板上に、素子領域開口部及び放電用開口部を有する素子分離膜を形成する工程と、
前記半導体基板上に、前記素子領域開口部内に位置するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極上及び前記放電用開口部上、もしくは複数の層を介した上方に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、前記ゲート電極に接続する本配線を形成するとともに、前記放電用開口部において前記半導体基板に接続して他には接続しないダミー配線を形成する工程と
を具備する。
【００１２】
本配線及びダミー配線を形成する工程は、層間絶縁膜に、ゲート電極上に位置するゲート用接続孔、及び放電用開口部上に位置する接地用接続孔を形成する工程と、層間絶縁膜上、ゲート用接続孔の中及び接地用接続孔の中に金属膜を形成する工程と、金属膜をプラズマエッチングによりパターニングして本配線及びダミー配線を形成する工程とを具備してもよい。この場合、接地用接続孔を形成する工程の後、かつ金属膜を形成する工程の前に、接地用接続孔を介して半導体基板にイオン注入を行うことにより放電用開口部内に位置する拡散層を半導体基板に形成する工程をさらに具備してもよい。
【００１３】
ゲート電極を形成する工程の後、かつ層間絶縁膜を形成する工程の前に、素子分離膜及びゲート電極をマスクとして素子領域開口部及び放電用開口部にイオン注入を行うことにより、半導体基板に、素子領域開口部内に位置し、ソース及びドレインとなる拡散層を形成するとともに、放電用開口部内に位置し、ダミー電極に接続する拡散層を形成する工程をさらに具備してもよい。
層間絶縁膜、本配線及びダミー配線の上に第２の層間絶縁膜を形成する工程と、第２の層間絶縁膜上に、本配線に接続する第２の本配線を形成するとともに、ダミー配線に接続する第２のダミー配線を形成する工程とをさらに具備してもよい。
【００１４】
本発明にかかる他の半導体装置の製造方法は、
半導体基板上に、素子領域開口部及び放電用開口部を有する素子分離膜を形成する工程と、
前記半導体基板上に、前記素子領域開口部内に位置するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極上及び前記放電用開口部上、もしくは複数の層を介した上方に第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜上に、前記ゲート電極に接続する第１の本配線を形成する工程と、
前記第１の層間絶縁膜上及び前記第１の本配線上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜上に、前記第１の本配線に接続する第２の本配線を形成するとともに、前記半導体基板に接続して他には接続しないダミー配線を形成する工程と
を具備する。
【発明を実施するための形態】
【００１５】
以下、図面を参照して本発明の実施形態について説明する。図１は第１の実施形態にかかる半導体装置の平面図である。図１に示すように本実施形態にかかる半導体装置において、素子分離膜に設けられた素子領域開口部２ａにはＭＯＳトランジスタ７が形成されており、ＭＯＳトランジスタ７より上の層には本配線１０ａが形成されている。本配線１０ａは一部がゲート用接続孔（図１において図示せず）に埋め込まれることによりＭＯＳトランジスタのゲート電極４に接続している。本配線１０ａのアンテナ比、すなわちゲート電極４に対応したゲート絶縁膜の面積と本配線１０ａの表面積の割合は、１００以上である。そして本配線１０ａと同じ層には、ダミー配線１０ｂが形成されている。ダミー配線１０ｂは、一部が接地用接続孔（図１において図示せず）に埋め込まれることにより、素子分離膜に設けられた放電用開口部２ｂにおいて、シリコン基板に形成された放電用の拡散層に接続している。ダミー配線１０ｂは放電用の拡散層以外には接続しておらず、避雷針のように機能する。このためプラズマから本配線１０ａに電荷が蓄積しにくくなっている。なおシリコン基板は半導体基板の一例である。
【００１６】
ダミー配線１０ｂを避雷針のように機能させやすくするためには、ダミー配線１０ｂは本配線１０ａと略平行かつ略同じ長さに形成されているのが好ましい。また本配線１０ａの幅が０．６μｍ以下である場合、ダミー配線１０ｂと本配線１０ａの間隔を２μｍ以下にするのが好ましい。また接地用接続孔がダミー配線１０ｂの長さ方向について略中央に設けられていると、ダミー配線１０ｂの全体が避雷針のように機能しやすくなる。
【００１７】
図２（ａ）は図１のＡ−Ａ断面を示す断面図であり、図２（ｂ）は図１のＢ−Ｂ断面を示す断面図である。図２（ｂ）に示すようにシリコン基板１の表面には素子分離膜２が形成されており、この素子分離膜２には素子領域開口部２ａが形成されている。素子領域開口部２ａには、ＭＯＳトランジスタ７のソース／ドレイン領域である拡散層５が２つ互いに離間して形成されており、拡散層５の間にはゲート電極４が形成されている。ゲート電極４は、シリコン基板１上に形成されたゲート絶縁膜３の上に位置している。なお図２（ａ）に示すように、ゲート絶縁膜３は素子領域開口部２ａ内にのみ形成されているが、ゲート電極４は両端が素子領域開口部２ａからはみ出して素子分離膜２の上まで延伸している。また素子分離膜２には、素子領域開口部２ａとは異なる場所に放電用開口部２ｂが形成されている。放電用開口部２ｂの内側には、ゲート絶縁膜３と同一の工程で形成された絶縁膜３ａが形成されている。絶縁膜３ａの下には、放電用の拡散層１３がシリコン基板１に形成されている。拡散層１３は放電用開口部２ｂの一部に形成されている。
【００１８】
図２（ａ）に示すように素子分離膜２、ゲート電極４、及び拡散層５，１３の上には層間絶縁膜６が形成されている。層間絶縁膜６には、ゲート電極４の端部の上に位置するゲート用接続孔６ａ、及び拡散層１３の上に位置する接地用接続孔６ｂがそれぞれ形成されている。接地用接続孔６ｂは絶縁膜３ａも貫通している。層間絶縁膜６の上には本配線１０ａ及びダミー配線１０ｂが形成されているが、本配線１０ａは一部がゲート用接続孔６ａに埋め込まれることによりゲート電極４に接続しており、ダミー配線１０ｂは一部が接地用接続孔６ｂに埋め込まれることにより拡散層１３に接続している。そして層間絶縁膜６、本配線１０ａ及びダミー配線１０ｂは、パッシベーション膜１４によって被覆されている。
【００１９】
次に図３（ａ）〜（ｃ）、及び図２（ａ）を用いて本実施形態にかかる半導体装置の製造方法について説明する。図３の各図は図１のＡ−Ａ断面に相当する断面図である。まず図３（ａ）に示すように、ＬＯＣＯＳ法により素子分離膜２を形成する。このとき素子領域開口部２ａ及び放電用開口部２ｂを形成しておく。次いで素子分離膜２の素子領域開口部２ａの内側にゲート絶縁膜３を例えば熱酸化法により形成する。このとき放電用開口部２ｂの内側には絶縁膜３ａが形成される。
次いで、ゲート絶縁膜３を含む領域の上に、ポリシリコン膜を例えばＣＶＤ法により形成する。そしてこのポリシリコン膜の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとしてポリシリコン膜をエッチングすることにより、ゲート絶縁膜３の上に、ポリシリコン膜からなるゲート電極４を形成する。そしてレジストパターンを除去する。
【００２０】
次いで素子分離膜２及びゲート電極４及び絶縁膜３ａを含む全面上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、素子領域開口部２ａが開口したレジストパターンを形成する。そしてこのレジストパターン及びゲート電極４をマスクとしてシリコン基板１に不純物イオンをイオン注入する。次いでレジストパターンを除去した後、所定の熱処理を施す。これにより、シリコン基板１のソース/ドレイン領域には拡散層５が形成される。
【００２１】
次いで素子分離膜２、ゲート絶縁膜３、絶縁膜３ａ、ゲート電極４、及び拡散層５を含む全面上に層間絶縁膜６を形成する。層間絶縁膜６は酸化シリコン膜であり、例えばプラズマＣＶＤ法により形成される。次いで層間絶縁膜６の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとして、層間絶縁膜６をエッチングすることによりゲート用接続孔６ａを形成するとともに、層間絶縁膜６及び絶縁膜３ａをエッチングすることにより接地用接続孔６ｂを形成する。
【００２２】
次いで図３（ｂ）に示すように、レジストパターンを除去した後、層間絶縁膜６、ゲート用接続孔６ａ及び接地用接続孔６ｂを含む全面上にフォトレジスト膜（図示せず）を塗布する。このフォトレジスト膜を露光、現像することにより、接地用接続孔６ｂ上が開口したレジストパターンを形成する。そしてこのレジストパターンをマスクとしてイオン注入を行うことにより、シリコン基板１に、接地用接続孔６ｂの下に位置する拡散層１３を形成する。このとき拡散層１３は、素子分離膜２が有する放電用開口部２ｂ内部の一部に形成される。
【００２３】
次いで図３（ｃ）に示すように、レジストパターンを除去した後、層間絶縁膜６の上、ゲート用接続孔６ａの中及び接地用接続孔６ｂの中にＡｌ合金膜１０を例えばスパッタリング法により形成する。次いでＡｌ合金膜１０の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとしてＡｌ合金膜１０をドライエッチングすることにより、図１及び図２に示した本配線１０ａ及びダミー配線１０ｂを形成する。このとき配線１０ａのアンテナ比は１００以上であり、その一部はゲート用接続孔６ａの中に埋め込まれてゲート電極４に接続する。またダミー配線１０ｂの一部が接地用接続孔６ｂの中に埋め込まれてシリコン基板１の拡散層１３に接続する。
【００２４】
Ａｌ合金膜１０をドライエッチングするときにはプラズマが用いられる。ここでダミー配線１０ｂは拡散層１３に接続している。また本配線１０ａはゲート電極４に接続しているが、ゲート電極４はゲート絶縁膜３の上に位置する。このためダミー配線１０ｂは本配線１０ａと比べて電荷が流れやすい。従って本配線１０ａのアンテナ比が高くても、プラズマからの電荷は本配線１０ａよりダミー配線１０ｂに流れやすい。この結果、Ａｌ合金膜１０をエッチングして本配線１０ａ及びダミー配線１０ｂを形成するときに、ゲート絶縁膜３はプラズマからの電荷によってダメージを受けにくくなる。
【００２５】
次いで図２（ａ）に示すように、層間絶縁膜６、本配線１０ａ及びダミー配線１０ｂを含む全面上に、窒化シリコン、酸化シリコン又はこれらの積層膜からなるパッシベーション膜１４を例えばプラズマＣＶＤ法により形成する。この場合も、プラズマからの電荷は本配線１０ａよりダミー配線１０ｂに流れやすいため、ゲート絶縁膜３はプラズマからの電荷によってダメージを受けにくい。
【００２６】
上記したように本実施形態によれば、ゲート電極４に接続している本配線１０ａと同一層にダミー配線１０ｂを形成している。ダミー配線１０ｂは、シリコン基板１に形成された放電用の拡散層１３に接続している。このため、Ａｌ合金膜１０をドライエッチングして本配線１０ａ及びダミー配線１０ｂを形成しているときに、本配線１０ａのアンテナ比が高くてもプラズマからの電荷は本配線１０ａではなくダミー配線１０ｂに流れやすい。また本配線１０ａを形成した後の工程においてプラズマを用いても、本配線１０ａには電荷が流れにくい。従って、半導体装置の製造中にゲート絶縁膜３はプラズマからの電荷によってダメージを受けにくくなる。
【００２７】
図４（ａ）〜（ｃ）は第２の実施形態にかかる半導体装置の製造方法を示す断面図であり、第１の実施形態における図１のＢ−Ｂ断面図に相当する。本実施形態にかかる半導体装置は、拡散層１３が素子分離膜２の放電用開口部２ｂ全域にわたって形成されている点を除き、第１の実施形態にかかる半導体装置と同じである。なお第１の実施形態と同一の構成には同一の符号を付し、説明を省略する。
【００２８】
まず図４（ａ）に示すようにシリコン基板１の上に素子分離膜２、ゲート絶縁膜３、絶縁膜３ａ及びゲート電極４を形成する。これらの形成工程は第１の実施形態と同じである。
次いで図４（ｂ）に示すように素子分離膜２及びゲート電極４をマスクとしてイオン注入を行い、所定の熱処理を行うことにより、素子分離膜２の素子領域開口部２ａに拡散層５を形成すると同時に放電用開口部２ｂに拡散層１３を形成する。
【００２９】
次いで、層間絶縁膜６、ゲート用接続孔６ａ（図示せず）、接地用接続孔６ｂ、本配線１０ａ（図示せず）、ダミー配線１０ｂ、及びパッシベーション膜１４を形成する。これらの形成方法は、ゲート用接続孔６ａ及び接地用接続孔６ｂを形成する工程の後に拡散層１３を形成する工程がない点を除き、第１の実施形態と同じである。
【００３０】
本実施形態においても第１の実施形態と同一の効果を得ることができる。また拡散層５と同一の工程で拡散層１３を形成することができ、また接地用接続孔６ｂ及びダミー配線１０ｂを、それぞれゲート用接続孔６ａ及び本配線１０ａと同一の工程で形成することができるため、接地用接続孔６ｂ、ダミー配線１０ｂ及び拡散層１３を形成しない場合と比べて工程は増えない。従って半導体装置の製造コストは高くならない。
【００３１】
図５（ａ）及び（ｂ）ならびに図６（ａ）及び（ｂ）は第３の実施形態にかかる半導体装置の製造方法を示す断面図であり、それぞれ第１の実施形態における図１のＡ−Ａ断面図に相当する。本実施形態にかかる半導体装置において第１の実施形態と同一の構成には同一の符号を付し、説明を省略する。まず図５（ａ）に示すようにシリコン基板１の上に、素子分離膜２、ゲート絶縁膜３、絶縁膜３ａ、ゲート電極４、層間絶縁膜６、ゲート用接続孔６ａ、接地用接続孔６ｂ、拡散層１３、本配線１０ａ及びダミー配線１０ｂを形成する。これらの形成工程は第１の実施形態と同じである。
【００３２】
次いで、図５（ｂ）に示すように、層間絶縁膜６、本配線１０ａ及びダミー配線１０ｂを含む全面上に、上位層間絶縁膜の一例である層間絶縁膜１６を、層間絶縁膜６と同一の工程で形成する。このとき本配線１０ａはプラズマにさらされる。ここで第１の実施形態と同様にダミー配線１０ｂが本配線１０ａより電荷が流れやすく、避雷針のように機能するため、プラズマからの電荷は本配線１０ａに流れにくい。このためゲート絶縁膜３はダメージを受けにくい。
【００３３】
次いで層間絶縁膜１６の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとして層間絶縁膜１６をエッチングすることにより、本配線１０ａの端部上に位置する配線間接続孔１６ａ、及びダミー配線１０ｂの長さ方向の中央部すなわち接地用接続孔６ｂ上に位置するダミー間接続孔１６ｂを形成する。
次いでレジストパターンを除去した後、層間絶縁膜１６の上、配線間接続孔１６ａの中及びダミー間接続孔１６ｂの中にＡｌ合金膜２０を例えばスパッタリング法により形成する。
【００３４】
次いで図６（ａ）に示すようにＡｌ合金膜２０の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとしてＡｌ合金膜２０をドライエッチングすることにより、層間絶縁膜１６上に本配線２０ａ及びダミー配線２０ｂを形成する。本配線２０ａは一部が配線間接続孔１６ａに埋め込まれることにより本配線１０ａと接続している。ゲート絶縁膜３の面積と、本配線２０ａの表面積の割合すなわち本配線２０ａのアンテナ比は１００以上である。ダミー配線２０ｂは一部がダミー間接続孔１６ｂに埋め込まれることによりダミー配線１０ｂと接続している。なお本配線２０ａ及びダミー配線２０ｂは、それぞれ上位層本配線及び上位層ダミー配線の一例である。
【００３５】
Ａｌ合金膜２０をドライエッチングするときにはプラズマが用いられる。ここでダミー配線２０ｂはダミー配線１０ｂを介して拡散層１３に接続している。また本配線２０ａは本配線１０ａを介してゲート電極４に接続している。従ってダミー配線２０ｂは本配線２０ａと比べてプラズマから電荷が流れやすく、避雷針のように機能する。従ってＡｌ合金膜２０をエッチングして本配線２０ａ及びダミー配線２０ｂを形成するときに、本配線２０ａにはプラズマからの電荷が流れにくい。このためゲート絶縁膜３はダメージを受けにくい。
【００３６】
なおダミー配線２０ｂは、避雷針のように機能するためには、本配線２０ａと略平行に形成されるのが好ましい。また本配線２０ａの幅が０．６μｍ以下である場合、ダミー配線２０ｂと本配線２０ａの間隔を２μｍ以下にするのが好ましい。またダミー間接続孔１６ｂがダミー配線２０ｂの長さ方向について略中央に設けられているのが好ましい。
【００３７】
次いで図６（ｂ）に示すように、層間絶縁膜１６、本配線２０ａ及びダミー配線２０ｂを含む全面上に、保護膜であるパッシベーション膜２４を例えばプラズマＣＶＤ法により形成する。このときもプラズマからの電荷が流れにくいため、ゲート絶縁膜３はダメージを受けにくい。
【００３８】
上記したように本実施形態によれば、ダミー配線１０ｂが本配線１０ａと略平行に形成されているため、本配線１０ａの上に層間絶縁膜１６をプラズマＣＶＤ法により形成するときに、本配線１０ａにはプラズマから電荷が流れにくい。また層間絶縁膜１６の上には、本配線２０ａの他に、ダミー配線１０ｂに接続するダミー配線２０ｂが本配線２０ａと略平行に形成される。このためＡｌ合金膜２０をドライエッチングして本配線２０ａ及びダミー配線２０ｂを形成するときに、本配線２０ａにはプラズマから電荷が流れにくい。また本配線２０ａの上にパッシベーション膜２４をプラズマＣＶＤ法により形成する際において、本配線２０ａにはプラズマから電荷が流れにくい。
従って半導体装置のゲート電極４にはプラズマから電荷が流れにくくなる。このためゲート電極４の下に位置するゲート絶縁膜３は、半導体装置の製造中にダメージを受けにくくなる。
【００３９】
なお本実施形態において、本配線２０ａ、ダミー配線２０ｂ及び層間絶縁膜１６の上に、さらに層間絶縁膜をプラズマＣＶＤ法により形成してもよい。この場合においても本配線２０ａにはプラズマから電荷が流れにくい。またこの層間絶縁膜の上に本配線２０ａに接続する本配線、及びダミー配線２０ｂに接続するダミー配線をさらに形成し、その上にパッシベーション膜をプラズマＣＶＤ法により形成してもよい。さらに層間絶縁膜、本配線及びダミー配線を複数層形成してもよい。これらの場合も本実施形態と同様の効果を得ることができる。
【００４０】
図７（ａ），（ｂ）及び図８（ａ），（ｂ）は、第４の実施形態にかかる半導体装置の製造方法を示す断面図であり、第１の実施形態にかかる図１のＡ−Ａ断面図に相当する。図９は図７（ａ）の状態における半導体装置の平面図であり、図１０は図８（ｂ）の状態における半導体装置の平面図である。本実施形態において第２又は第３の実施形態と同一の構成については同一の符号を付し、説明を省略する。
【００４１】
まず図７（ａ）に示すようにシリコン基板１の上に、素子分離膜２、ゲート絶縁膜３、絶縁膜３ａ、ゲート電極４、層間絶縁膜６、ゲート用接続孔６ａ、拡散層１３、及び本配線１０ａを形成する。これらの製造工程は、以下の製造工程を除き、第２の実施形態と同じである。すなわち図９にも示すように、層間絶縁膜６上に形成されるレジストパターンを第２の実施形態から変更し、ゲート用接続孔６ａを形成するときに第２の実施形態における接地用接続孔６ｂを形成しない。またＡｌ合金膜１０上に形成されるレジストパターンを第２の実施形態から変更し、本配線１０ａを形成するときに第２の実施形態におけるダミー配線１０ｂを形成しない。なお本実施形態において本配線１０ａのアンテナ比は１００未満であるため、ダミー配線１０ｂを形成しなくてもプラズマから本配線１０ａに流れる電荷の量は少なく、ゲート絶縁膜３はダメージを受けにくい。
【００４２】
次いで図７（ｂ）に示すように層間絶縁膜６及び本配線１０ａを含む全面上に、上位層間絶縁膜の一例である層間絶縁膜１６を、層間絶縁膜６と同一の工程で形成する。
次いで層間絶縁膜１６の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとして層間絶縁膜１６をエッチングすることにより、本配線１０ａの端部上に位置する配線間接続孔１６ａを形成する。このとき層間絶縁膜１６，６及び絶縁膜３ａをエッチングすることにより、拡散層１３上に位置する接地用接続孔１６ｃを形成する。
【００４３】
次いで図８（ａ）に示すようにレジストパターンを除去した後、層間絶縁膜１６の上、配線間接続孔１６ａの中及び接地用接続孔１６ｃの中にＡｌ合金膜２０を例えばスパッタリング法により形成する。
【００４４】
次いで図８（ｂ）及び図１０の平面図に示すように、Ａｌ合金膜１０の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとしてＡｌ合金膜２０をプラズマエッチングすることにより、層間絶縁膜１６上に本配線２０ａ及びダミー配線２０ｂを形成する。本実施形態においてダミー配線２０ｂは一部が接地用接続孔１６ｃに埋め込まれることによりシリコン基板１の拡散層１３に直接接続する。このため本実施形態においてもＡｌ合金膜２０をエッチングしているときに、プラズマから本配線２０ａに電荷が流れにくい。
【００４５】
次いで層間絶縁膜１６、本配線２０ａ及びダミー配線２０ｂを含む全面上に、保護膜であるパッシベーション膜２４を例えばプラズマＣＶＤ法により形成する。このときにもプラズマから本配線２０ａに電荷が流れにくい。
このように本実施形態によれば、第３の実施形態と同様の効果を得ることができる。
【００４６】
図１１は、第５の実施形態にかかる半導体装置の平面図である。本実施形態において第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。本実施形態にかかる半導体装置は、ＭＯＳトランジスタ７及び本配線１０ａを２つ備えている。本配線１０ａは互いに略平行に形成されている。そしてダミー配線１０ｂは、一方の本配線１０ａの一端から略中央部まで沿った後、略直角に折れ曲がって他方の本配線１０ａに近づいている。そしてさらに略直角に折れ曲がり、他方の本配線１０ａの略中央部から他端まで沿っている。なお素子分離膜２の放電用開口部２ｂ及び接地用接続孔６ｂは、２つの本配線１０ａそれぞれから略等しい距離ほど離れている。
【００４７】
このような半導体装置は、Ａｌ合金膜１０をエッチングするときのレジストパターンの形状を変更することを除き、第１の実施形態と同一の工程で製造することができる。本実施形態においても第１の実施形態と同様の効果を得ることができる。
【００４８】
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば本配線及びダミー配線をダマシン法により同時に形成してもよい。またゲート用接続孔６ａ及び配線間接続孔１６ａそれぞれの中に、本配線１０ａ,２０ａの一部を埋め込む代わりに上下の配線を接続するタングステンプラグを形成してもよい。この場合、層間絶縁膜の上及び接続孔の中にタングステン膜を形成した後、ＣＭＰ法によりタングステン膜を層間絶縁膜上から削除することにより、タングステンプラグを形成する。このとき接地用接続孔６ｂの中及びダミー間接続孔の中にもタングステンプラグが形成される。
【図面の簡単な説明】
【００４９】
【図１】第１の実施形態にかかる半導体装置の平面図。
【図２】（ａ）は図１のＡ−Ａ断面を示す断面図、（ｂ）は図１のＢ−Ｂ断面を示す断面図。
【図３】（ａ）は第１の実施形態にかかる半導体装置の製造方法を示す断面図、（ｂ）は（ａ）の次の工程を示す断面図、（ｃ）は（ｂ）の次の工程を示す断面図。
【図４】（ａ）は第２の実施形態にかかる半導体装置の製造方法を示す断面図、（ｂ）は（ａ）の次の工程を示す断面図、（ｃ）は（ｂ）の次の工程を示す断面図。
【図５】（ａ）は第３の実施形態にかかる半導体装置の製造方法を示す断面図、（ｂ）は（ａ）の次の工程を示す断面図。
【図６】（ａ）は図５（ｂ）の次の工程を示す断面図、（ｂ）は（ａ）の次の工程を示す断面図。
【図７】（ａ）は第４の実施形態にかかる半導体装置の製造方法を示す断面図、（ｂ）は（ａ）の次の工程を示す断面図。
【図８】（ａ）は図７（ｂ）の次の工程を示す断面図、（ｂ）は（ａ）の次の工程を示す断面図。
【図９】図７（ａ）の状態における半導体装置の平面図。
【図１０】図８（ｂ）の状態における半導体装置の平面図。
【図１１】第５の実施形態にかかる半導体装置の平面図。
【符号の説明】
【００５０】
１…シリコン基板、２…素子分離膜、２ａ…素子領域開口部、２ｂ…放電用開口部、３…ゲート絶縁膜、４…ゲート電極、５，１３…拡散層、６，１６…層間絶縁膜、６ａ…ゲート用接続孔、６ｂ，１６ｃ…接地用接続孔、７…ＭＯＳトランジスタ、１０，２０…Ａｌ合金膜、１０ａ，２０ａ…本配線、１０ｂ…ダミー配線、１４,２４…パッシベーション膜、１６ａ…配線間接続孔、１６ｂ…ダミー間接続孔
【図１】
2005175153.tif 000003
【図２】
2005175153.tif 000004
【図３】
2005175153.tif 000005
【図４】
2005175153.tif 000006
【図５】
2005175153.tif 000007
【図６】
2005175153.tif 000008
【図７】
2005175153.tif 000009
【図８】
2005175153.tif 000010
【図９】
2005175153.tif 000011
【図１０】
2005175153.tif 000012
【図１１】
2005175153.tif 000013