(57)【要約】【課題】専用の制御回路を必要とすることなく、スイッチング信号の遷移に同期して導通制御に必要な正／負電圧の制御電圧信号を供給することが可能なドライブ回路を提供すること【解決手段】スイッチング制御信号Ｖ（ＳＷ）が電圧遷移すると、コンデンサＣ１を介して容量結合されてゲート端子Ｇ１にスイッチング制御信号Ｖ（ＳＷ）の電圧遷移量に応じてレベルシフトした電圧が誘起される。その後は抵抗素子Ｒ２がリーク径路となりゲート電圧Ｖ（ＧＥ）は時間経過と共に減少する。専用の電源を必要とすることなく入力されたスイッチング制御信号Ｖ（ＳＷ）の遷移に応じて自己整合的に正側および負側にレベル変換されたゲート電圧Ｖ（ＧＥ）が出力される。【選択図】  図２
2005020975.tif 000002
【特許請求の範囲】
【請求項１】
基準端子と制御端子とを備え、前記基準端子に対する前記制御端子への印加電圧に応じて導通制御されるスイッチング素子のドライブ回路であって、
一端にスイッチング制御信号が入力され、他端は、直接にまたは電流制限素子を介して前記制御端子に接続されるコンデンサと、
前記基準端子と前記制御端子とを接続するリーク径路とを備えることを特徴とするドライブ回路。
【請求項２】
前記リーク径路は、抵抗素子を備えて構成されることを特徴とする請求項１に記載のドライブ回路。
【請求項３】
前記基準端子と前記制御端子との間に接続され、前記スイッチング素子の導通または非導通の少なくとも何れか一方において、前記印加電圧を所定電圧にクランプする電圧クランプ部を備えることを特徴とする請求項１に記載のドライブ回路。
【請求項４】
前記電圧クランプ部は、ダイオード素子とツェナーダイオード素子とを備え、
ダイオード素子とツェナーダイオード素子とのアノード端子間、またはカソード端子間が相互に接続され、他端子であるカソード端子、またはアノード端子が、前記基準端子および前記制御端子に接続されてなることを特徴とする請求項３に記載のドライブ回路。
【請求項５】
前記電圧クランプ部は、ツェナーダイオード素子を備えることを特徴とする請求項３に記載のドライブ回路。
【請求項６】
前記電圧クランプ部は、所定数の直列接続されたダイオード素子を備えることを特徴とする請求項３に記載のドライブ回路。
【請求項７】
基準端子と制御端子とを備え、前記基準端子に対する前記制御端子への印加電圧に応じて導通制御されるスイッチング素子のドライブ方法であって、
スイッチング制御信号における電圧レベルの遷移を、容量結合により前記制御端子に伝搬して前記印加電圧の初期値を設定する初期バイアスステップと、
前記初期バイアスステップ以後、前記印加電圧を減少させるバイアス減少ステップとを有することを特徴とするドライブ方法。
【請求項８】
前記初期バイアスステップでは、前記スイッチング素子の導通または非導通の少なくとも何れか一方において、前記印加電圧を所定電圧にクランプすることを特徴とする請求項７に記載のドライブ方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳトランジスタ素子やＩＧＢＴ素子等の電圧制御素子をスイッチング制御するドライブ回路に関するものであり、特に、スイッチング素子の非導通状態を確実に維持することが可能なドライブ回路に関するものである。
【０００２】
【従来の技術】
従来より、モータ制御等の電力制御用のスイッチング素子としては、ＭＯＳトランジスタ素子やＩＧＢＴ素子などの電圧制御素子が使用されており、また、ブリッジドライバにおいては、上アーム用のスイッチング素子と下アーム用のスイッチング素子とが排他的に導通制御されて構成されて電力制御が行われる。近年の電力制御技術の進展により、これらのスイッチング素子に要求されるスイッチングスピードは高速化する傾向にある。素子や接続配線等に存在する寄生素子成分により、高速スイッチングの際、オフ状態とされた素子の制御電圧レベルが過渡的に変動して素子が誤点弧してしまう場合があり、貫通電流等の不要電流が流れてしまうなどのおそれがある。こうした誤点弧を防止するために、オフ時の制御電圧レベルを強制的に逆バイアスにする回路技術が提案されている。
【０００３】
例えば、図９、図１０に示す特許文献１に開示されているモータ制御装置において、下アームのスイッチング素子ＱＭ２００に対しては、電源トランスＴＲ１００からの出力巻線がダイオードＤ２００、Ｄ３００およびコンデンサＣ３００、Ｃ４００に接続されて正負の２電源が構成され、スイッチング素子ＱＭ２００に対してオン／オフ制御用の正／逆バイアス電源が供給される。
【０００４】
上アームのスイッチング素子ＱＭ１００に対しては、コンデンサＣ３００よりダイオードＤ１００を通してコンデンサＣ１００が充電され、スイッチング素子ＱＭ１００に対してオン制御用の正バイアス電源が供給される。更に、スイッチトキャパシタ回路７００内の制御回路ＩＣ１００に接続されたコンデンサＣ５００が充電される。制御回路ＩＣ１００は、あるタイミングでａ側からｂ側にスイッチを切り替えてコンデンサＣ２００を充電する。コンデンサＣ１００とコンデンサＣ２００とはスイッチトキャパシタ回路７００を介して逆接続されているので、制御回路ＩＣ１００のスイッチの切り替えを繰り返すことによりコンデンサＣ２００には負電圧が充電され、スイッチング素子ＱＭ１００に対してオフ制御用の逆バイアス電源が供給される。
【０００５】
【特許文献１】
特開２０００−３４１９７０号公報（第２頁、第３頁、第１図、第２図）
【０００６】
【発明が解決しようとする課題】
しかしながら、前記特許文献１では、下アームのスイッチング素子ＱＭ２００の導通制御においては、電源トランスＴＲ１００を使用して正負の２電源を準備する必要がある。つまり、電源トランスＴＲ１００からの出力を整流するダイオードＤ２００、Ｄ３００、および整流した電圧出力を平滑するコンデンサＣ３００、Ｃ４００が、正／負の各々の電源ごとに必要となる。ドライブ回路の回路規模が大型化してしまい問題である。
【０００７】
上アームのスイッチング素子ＱＭ１００の導通制御においては、専用の電源トランスに代えてスイッチトキャパシタ回路７００を備える必要がある。スイッチトキャパシタ回路７００では、制御回路ＩＣ１００のスイッチを繰り返し切り替えることにより、コンデンサＣ１００に充電された電荷をコンデンサＣ２００に移動させることにより、コンデンサＣ２００に負電圧を生成する。コンデンサＣ２００に負電圧を生成するためには、一般的に、ブリッジドライバによる電力制御に要求される動作周波数とは異なる周波数で、スイッチトキャパシタ回路７００において負電圧の生成のために必要とされるスイッチの切り替えが必要とされる。専用のクロック信号（不図示）等の制御信号を供給あるいは生成する必要がある。負電圧生成用に専用の回路や制御信号が必要となり問題である。
【０００８】
本発明は前記従来技術の課題を解消するためになされたものであり、専用の制御タイミングで動作する制御回路といった付加回路を必要とすることなく、スイッチング制御信号の遷移に同期して、スイッチング素子の導通制御に必要な正／負電圧の制御電圧信号を供給することが可能なドライブ回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
前記目的を達成するために、請求項１に係るドライブ回路は、基準端子と制御端子とを備え、基準端子に対する制御端子への印加電圧に応じて導通制御されるスイッチング素子のドライブ回路であって、一端にスイッチング制御信号が入力され、他端は、直接にまたは電流制限素子を介して制御端子に接続されるコンデンサと、基準端子と制御端子とを接続するリーク径路とを備えることを特徴とする。
【００１０】
請求項１のドライブ回路では、スイッチング制御信号は、コンデンサを介して容量結合されて制御端子の電圧を変化させ印加電圧として供給する。供給された印加電圧は、制御端子から基準電圧に向けて接続されているリーク径路を介してリークすることにより電圧レベルが減少していく。
【００１１】
また、請求項７に係るドライブ方法は、スイッチング制御信号の電圧レベルの遷移を容量結合により制御端子に伝搬して印加電圧の初期値を設定する初期バイアスステップと、初期バイアスステップ以後、印加電圧を減少させるバイアス減少ステップとを有することを特徴とする。
【００１２】
請求項７のドライブ方法では、初期バイアスステップにより、容量結合してスイッチング制御信号の電圧レベルの遷移が制御端子に伝搬して初期の印加電圧が設定される。バイアス減少ステップでは、印加電圧が減少していく。
【００１３】
これにより、スイッチング制御信号の電圧レベルの遷移に応じて、コンデンサにより容量結合されて制御端子の電圧レベルがレベルシフトし印加電圧が伝搬される。伝搬された印加電圧は、基準端子との間に接続されているリーク径路により時間と共に減少していく。従って、２値信号であるスイッチング制御信号において次の信号遷移である逆方向への電圧レベルの遷移時には、残留する印加電圧は、信号遷移に伴う容量結合により伝搬される電圧変動量に比して小さい電圧となっている。このため、信号遷移により印加電圧は、基準端子の電位を越えて逆極性にまで振れることとなる。スイッチング素子を非導通とする際には、導通時の印加電圧とは逆極性の印加電圧が制御端子に印加されることとなり、より確実にスイッチング素子の非導通状態を維持することができる。急峻な信号遷移によって制御端子の印加電圧が過渡的にレベル変動してしまう場合にも、印加電圧が導通時の電圧レベルにまで変動しないように逆極性の電圧レベルに設定してやれば、誤点弧が発生することを防止することができる。
【００１４】
ここで、リーク径路は、抵抗素子を備えて構成されることが好ましい。これにより、制御端子に接続され印加電圧に応じた電荷が蓄積されている容量成分と相俟って、ＣＲ時定数回路が構成される。印加電圧の減衰時間を設定することができる。
【００１５】
また、請求項３に係るドライブ回路は、請求項１に記載のドライブ回路において、基準端子と制御端子との間に接続され、スイッチング素子の導通または非導通の少なくとも何れか一方において、印加電圧を所定電圧にクランプする電圧クランプ部を備えることを特徴とする。
【００１６】
請求項３のドライブ回路では、電圧クランプ部が、スイッチング素子の導通の際の印加電圧または非導通の際の印加電圧を、所定電圧にクランプする。
【００１７】
また、請求項８に係るドライブ方法は、請求項７に記載のドライブ方法において、初期バイアスステップでは、スイッチング素子の導通または非導通の少なくとも何れか一方において、印加電圧を所定電圧にクランプすることを特徴とする。
【００１８】
請求項８のドライブ方法では、スイッチング素子の導通時の印加電圧または非導通時の印加電圧が、所定電圧にクランプされる。
【００１９】
これにより、スイッチング制御信号の電圧レベルの遷移に応じて、容量結合により伝搬する制御端子の電圧変動を制限して、印加電圧のピーク電圧値を所定電圧に調整することができる。リーク径路によるリーク量の調整をすることなく印加電圧の減少時間を調整することができる。
【００２０】
ここで、スイッチング素子の誤点弧防止用として、制御端子と基準端子との間に抵抗素子を備える場合があり、この抵抗素子をリーク径路として兼用することも考えられる。スイッチング素子の誤点弧防止特性を維持するために抵抗素子の抵抗値を変更できない場合にも、印加電圧のピーク電圧値を所定電圧にクランプすることによりスイッチング周期を調整することができる。
【００２１】
また、請求項４に係るドライブ回路は、請求項３に記載のドライブ回路において、電圧クランプ部は、ダイオード素子とツェナーダイオード素子とを備え、ダイオード素子とツェナーダイオード素子とのアノード端子間、またはカソード端子間が相互に接続され、他端子であるカソード端子、またはアノード端子が、基準端子および制御端子に接続されてなることを特徴とする。
【００２２】
請求項４のドライブ回路では、アノード端子同士、またはカソード端子同士が相互に接続されたダイオード素子およびツェナーダイオード素子が、制御端子と基準端子との間に接続されており、ダイオード素子の順バイアス方向においてツェナーダイオード素子によりツェナー電圧が生成されて所定電圧とされる。これにより、ダイオード素子の順バイアス方向においてのみ印加電圧を所定電圧にクランプすることができ、スイッチング素子の導通時または非導通時の何れかの場合に選択的に印加電圧のピーク電圧値を所定電圧とすることができる。また、互いに逆方向に２組備えれば、スイッチング素子の導通時および非導通時の何れの場合に対しても印加電圧のピーク電圧値を所定電圧とすることができる。
【００２３】
また、請求項５に係るドライブ回路は、請求項３に記載のドライブ回路において、電圧クランプ部は、ツェナーダイオード素子を備えることを特徴とする。
【００２４】
請求項５のドライブ回路では、ツェナーダイオード素子が、制御端子と基準端子との間に接続されており、逆バイアス方向においてはツェナー電圧が生成されると共に、順バイアス方向においては順バイアス電圧が生成されて所定電圧とされる。これにより、１つのツェナーダイオードでスイッチング素子の導通時および非導通時の何れの場合に対しても印加電圧のピーク電圧値を所定電圧とすることができる。
【００２５】
また、請求項６に係るドライブ回路は、請求項３に記載のドライブ回路において、電圧クランプ部は、所定数の直列接続されたダイオード素子を備えることを特徴とする。
【００２６】
請求項６のドライブ回路では、直列接続されたダイオード素子が、制御端子と基準端子との間に接続されており、順バイアス方向において順バイアス電圧が生成されて、その総和が所定電圧とされる。これにより、ダイオード素子の順バイアス方向においてのみ印加電圧を所定電圧にクランプすることができ、スイッチング素子の導通時または非導通時の何れかの場合に選択的に印加電圧のピーク電圧値を所定電圧とすることができる。また、互いに逆方向に２組備えれば、スイッチング素子の導通時および非導通時の何れの場合に対しても印加電圧のピーク電圧値を所定電圧とすることができる。
【００２７】
【発明の実施の形態】
以下、本発明のドライブ回路、およびドライブ方法について具体化した実施形態を図１乃至図８に基づき図面を参照しつつ詳細に説明する。以下の説明においては、スイッチング素子の一例としてＩＧＢＴ素子を例に説明をするが、電圧で制御される制御端子を有する電圧制御素子であれば、ＭＯＳトランジスタ素子やその他の電圧制御素子を適用できることは言うまでもない。
【００２８】
図１に示すブリッジドライバ部３では、上アームのＩＧＢＴ素子Ｑ１と下アームのＩＧＢＴ素子Ｑ２とが、ハイレベル電源ＶＨと基準電源との間に直列に接続されている。ブリッジドライバ部３を導通制御するドライバ回路１、２は、スイッチング制御部１３、２３によりＩＧＢＴ素子Ｑ１、Ｑ２の導通タイミングが制御された上で、出力線ＳＷ１、ＳＷ２にスイッチング制御信号が出力される。出力線ＳＷ１、ＳＷ２とＩＧＢＴ素子Ｑ１、Ｑ２の制御端子であるゲート端子Ｇ１、Ｇ２との間には、ゲート端子Ｇ１、Ｇ２への印加電圧のレベル変換を行う本発明の要部１１、２１が備えられており、ＩＧＢＴ素子Ｑ１、Ｑ２の基準端子であるエミッタ端子Ｅ１、Ｅ２に対するゲート端子Ｇ１、Ｇ２の電圧であるゲート電圧を生成する。
【００２９】
要部１１、２１には、エミッタ端子Ｅ１、Ｅ２の他はスイッチング制御信号が入力されるのみであり、ゲート端子Ｇ１、Ｇ２に出力されるレベル変換されたゲート電圧を供給する専用の電源を必要とすることなく、入力されたスイッチング制御信号の信号遷移に応じて自己整合的に正側および負側にレベル変換された電圧が出力される。
【００３０】
ここで、ハイレベル電源ＶＨは、ブリッジドライバ部３において電力駆動用として投入電力を確保する必要から、例えば、３００Ｖ程度の比較的高い電圧が必要とされる。これに対して、ドライバ回路１、２に供給される電源ＶＣＣは電力制御用の電源であり、例えば、数十Ｖ程度の比較的低い電圧が供給される。ドライバ回路１、２およびブリッジドライバ部３には、それぞれに異なる電源が供給されることが一般的である。
【００３１】
また、上アームのスイッチング制御部１３については、ＩＧＢＴ素子Ｑ１の導通時にエミッタ端子Ｅ１がハイレベル電源ＶＨの電圧レベルにまで上昇し、同電位に結線されているスイッチング制御部１３の基準電圧も上昇するので、ダイオードＤＢ１、コンデンサＣＢ１により、供給される電源レベルが電源ＶＣＣからブーストされる構成を有している。
【００３２】
図１におけるドライバ回路１、２は、スイッチング制御部１３に供給される電源がＩＧＢＴ素子Ｑ１の導通時にコンデンサＣＢ１によりブーストされることを除き、同様の回路構成を有しているので、以下の説明では、ドライバ回路１を例にとり説明する。
【００３３】
図２に示す第１実施形態のドライバ回路は、要部１１Ａを備えて構成されている。スイッチング制御部１３からの出力線ＳＷ１は、コンデンサＣ１の一端に接続され、コンデンサＣ１の他端Ｇ０は、電流制限素子である抵抗素子Ｒ１を介してＩＧＢＴ素子Ｑ１のゲート端子Ｇ１に接続されている。またゲート端子Ｇ１とエミッタ端子Ｅ１との間には、抵抗素子Ｒ２が接続されている。
【００３４】
出力線ＳＷ１に出力されるスイッチング制御信号Ｖ（ＳＷ）の電圧レベルが遷移すると、コンデンサＣ１を介して容量結合された端子Ｇ０には、容量結合前の電圧レベルに、スイッチング制御信号Ｖ（ＳＷ）の電圧遷移量に応じた電圧遷移が加算された電圧が誘起される。端子Ｇ０に誘起された電圧は抵抗素子Ｒ１を介してゲート端子Ｇ１にレベル変換された電圧が印加される。
【００３５】
端子Ｇ０およびゲート端子Ｇ１の電圧は、コンデンサＣ１を介して容量結合により供給される電荷が、ＩＧＢＴ素子Ｑ１やその他の寄生素子による、端子Ｇ０やゲート端子Ｇ１とエミッタ端子Ｅ１との間に存在する容量成分に蓄積されることにより誘起される。従って、抵抗素子Ｒ２が蓄積電荷のリーク径路となり誘起された電圧を維持している容量成分の電荷を放電する結果、端子Ｇ０およびゲート端子Ｇ１に誘起された印加電圧は時間経過と共に減少することとなる。
尚、抵抗素子Ｒ１は、スイッチング制御信号Ｖ（ＳＷ）の電圧遷移に伴い端子Ｇ０に供給される電荷がゲート端子Ｇ１に移動する際の突入電流を制限する電流制限抵抗である。
【００３６】
スイッチング制御信号Ｖ（ＳＷ）の電圧遷移時の様子を、図３の動作波形図に基づき説明する。スイッチング制御信号Ｖ（ＳＷ）は、ＩＧＢＴ素子Ｑ１の導通を制御する２値信号である。スイッチング制御信号Ｖ（ＳＷ）がローレベルにあり電圧レベルが遷移する前の状態では、抵抗素子Ｒ２により端子Ｇ０およびゲート端子Ｇ１とエミッタ端子Ｅ１とは同じ電圧レベルを維持しており、ゲート電圧Ｖ（ＧＥ）は０Ｖである。以下の説明では、定常状態において抵抗素子Ｒ１、Ｒ２に流れる電流は僅かであり端子間の電位差は僅少であるとし、端子Ｇ０とゲート端子Ｇ１との電圧は略等しいものとして記載する。
【００３７】
ＩＧＢＴ素子Ｑ１の導通指令（不図示）に基づきスイッチング制御信号Ｖ（ＳＷ）がローレベルからハイレベルに遷移すると、コンデンサＣ１を介する容量結合により、ゲート端子Ｇ１にエミッタ端子Ｅ１に対して正のゲート電圧Ｖ（ＧＥ）が誘起される。このときのゲート電圧Ｖ（ＧＥ）（＝Ｖｂ）は、スイッチング制御信号Ｖ（ＳＷ）の電圧遷移量（Ｖａ）に応じた電圧である。出力線ＳＷ１に存在する容量成分がコンデンサＣ１のみであり、スイッチング制御信号Ｖ（ＳＷ）の電圧遷移がコンデンサＣ１に対してのみ容量結合する理想状態においては、スイッチング制御信号Ｖ（ＳＷ）の電圧遷移量（Ｖａ）と同等の電圧がゲート電圧Ｖ（ＧＥ）として誘起される（Ｖｂ＝Ｖａ）。実際には、出力線ＳＷ１はコンデンサＣ１の他にも容量成分を有するため、コンデンサＣ１への容量結合分は電圧遷移量（Ｖａ）の一部であり、Ｖｂ＜Ｖａであることが一般的である。
【００３８】
電圧遷移以後、ＩＧＢＴ素子Ｑ１の非導通指令（不図示）によりスイッチング制御信号Ｖ（ＳＷ）が反転するまでの導通期間ＴＯＮ１においては、ゲート端子Ｇ１に誘起されたゲート電圧Ｖ（ＧＥ）（＝Ｖｂ）は、リーク径路である抵抗素子Ｒ２を介して放電される。このときの放電は、ＩＧＢＴ素子Ｑ１やその他の寄生素子による、端子Ｇ０やゲート端子Ｇ１とエミッタ端子Ｅ１との間に存在する容量成分と、抵抗素子Ｒ２またはＲ１＋Ｒ２とで構成されるＣＲ時定数回路により行われ、一定のＣＲ時定数で電圧値が減少していくこととなる。
【００３９】
ＩＧＢＴ素子Ｑ１の非導通指令（不図示）によりスイッチング制御信号Ｖ（ＳＷ）がハイレベルからローレベルに遷移すると、コンデンサＣ１を介する容量結合により、ゲート端子Ｇ１には負側に電圧値（Ｖｂ）のレベルシフトが誘起される。リーク径路によりレベルシフト前のゲート電圧Ｖ（ＧＥ）は、期間最初の初期電圧Ｖｂから電圧値（Ｖｄ）だけ降下した電圧となっている。この降下した電圧から負側に電圧値（Ｖｂ）のレベルシフトが行われるため、スイッチング制御信号Ｖ（ＳＷ）の負側への信号遷移後のゲート電圧Ｖ（ＧＥ）は負電圧−Ｖｃとなる。
【００４０】
スイッチング制御信号Ｖ（ＳＷ）の電圧遷移量（−Ｖａ）に応じてゲート端子Ｇ１に誘起されるレベルシフト量（−Ｖｂ）が、電圧遷移量（−Ｖａ）以下の電圧値であることは前述したとおりである。電圧遷移量（−Ｖａ）に対するレベルシフト量（−Ｖｂ）の大きさと導通期間ＴＯＮ１の時間幅とから、抵抗素子Ｒ１、Ｒ２の抵抗値を選択してリーク電流量を調整し、ゲート電圧Ｖ（ＧＥ）の降下電圧値（Ｖｄ）を選択してやれば、スイッチング制御信号Ｖ（ＳＷ）の負側への電圧遷移時にゲート電圧Ｖ（ＧＥ）を負電圧とすることができる。
【００４１】
導通期間ＴＯＮ１の場合と同様に、ゲート電圧Ｖ（ＧＥ）は、スイッチング制御信号Ｖ（ＳＷ）がローレベルに維持される非導通期間ＴＯＦＦ１の初期において初期電圧−Ｖｃとして最も深く負電圧にバイアスされた後、時間経過に伴い負電圧が減少していく。スイッチング制御信号Ｖ（ＳＷ）のローレベルへの遷移直後において、ゲート電圧Ｖ（ＧＥ）が最も深く負電圧にバイアスされるため、遷移時に過渡的な電圧変動が発生する場合にも、ゲート電圧Ｖ（ＧＥ）がＩＧＢＴ素子Ｑ１の閾値電圧以上の正電圧となることを有効に防止することができ、非導通状態への遷移直後に過渡的に誤点弧してしまう不具合を有効に防止することができる。
【００４２】
ゲート電圧Ｖ（ＧＥ）は、定常状態であるその後の非導通期間ＴＯＦＦ１において、抵抗素子Ｒ１、Ｒ２により時間経過に伴い負電圧値が減少して最終的には０Ｖとなるが、定常状態においては過渡的な電圧変動は発生しないため問題はない。状態遷移の過渡期間においてゲート電圧Ｖ（ＧＥ）を負電圧に維持することができ、有効に誤点弧を防止することができる。
【００４３】
非導通期間ＴＯＦＦ１の終了時にゲート電圧Ｖ（ＧＥ）が０Ｖに戻っていれば、その後のＩＧＢＴ素子Ｑ１の導通指令（不図示）によりスイッチング制御信号Ｖ（ＳＷ）がローレベルからハイレベルに遷移する際、容量結合によるレベルシフト量（Ｖｂ）がそのままゲート電圧Ｖ（ＧＥ）として印加されることとなり、ＩＧＢＴ素子Ｑ１の導通開始時のゲート電圧を常に一定とすることができ、導通開始時のＩＧＢＴ素子Ｑ１の導通状態を一定とすることができる。
【００４４】
以上、詳細に説明したように第１実施形態のドライブ回路によれば、２値信号であるスイッチング制御信号Ｖ（ＳＷ）において、ＩＧＢＴ素子Ｑ１の導通期間ＴＯＮ１と非導通期間ＴＯＦＦ１とが切り替わる際の逆方向の信号遷移時には、ゲート電圧Ｖ（ＧＥ）に残留する電圧は、抵抗素子Ｒ１、Ｒ２によるリーク径路により放電されているため信号遷移時の初期電圧に比して小さい電圧となっている。このため、スイッチング制御信号Ｖ（ＳＷ）の信号遷移によりゲート電圧Ｖ（ＧＥ）は、エミッタ端子Ｅ１の電位を越えて逆極性にまで振れることとなる。例えば、導通期間ＴＯＮ１から非導通期間ＴＯＦＦ１への遷移時には、残留するゲート電圧Ｖ（ＧＥ）はＶｂ−Ｖｄである。この電圧から負側に電圧値（Ｖｂ）のレベルシフトを受けて、ゲート電圧Ｖ（ＧＥ）は−Ｖｃを初期電圧として逆バイアスされて非導通期間ＴＯＦＦ１を開始する。また、非導通期間ＴＯＦＦ１から導通期間ＴＯＮ１への遷移時には、残留するゲート電圧Ｖ（ＧＥ）は０Ｖであり、０Ｖから正側に電圧値（Ｖｂ）のレベルシフトを受けて、ゲート電圧Ｖ（ＧＥ）はＶｂを初期電圧として順バイアスされて導通期間ＴＯＮ１を開始する。
【００４５】
非導通期間ＴＯＦＦ１の初期段階には、ゲート電圧Ｖ（ＧＥ）が負電圧となり逆バイアスされるので、ＩＧＢＴ素子Ｑ１の非導通遷移時の過渡的な応答によりゲート電圧Ｖ（ＧＥ）がＩＧＢＴ素子Ｑ１の閾値電圧を越えて正電圧にバイアスされることを有効に防止して非導通状態に移行したＩＧＢＴ素子Ｑ１の誤点弧を防止することができる。誤点弧を招来する電圧変動を吸収する負電圧は、スイッチング制御信号Ｖ（ＳＷ）の振幅、ＩＧＢＴ素子Ｑ１の導通期間ＴＯＮ１、およびゲート端子Ｇ１に接続されている容量成分の容量値に応じて、抵抗素子Ｒ１、Ｒ２の抵抗値を調整して導通期間ＴＯＮ１の終了時のゲート電圧Ｖ（ＧＥ）における降下電圧値（Ｖｄ）を調整することにより、調整することができる。
【００４６】
加えて、非導通期間ＴＯＦＦ１におけるゲート電圧Ｖ（ＧＥ）の減少により、導通期間ＴＯＮ１への遷移時にゲート電圧Ｖ（ＧＥ）が０Ｖとなる設定にしておけば、導通状態への遷移によりゲート電圧Ｖ（ＧＥ）は電圧Ｖｂにまでレベルシフトされる。導通期間の初期においてゲート電圧Ｖ（ＧＥ）を所定の電圧Ｖｂに維持することができ、ＩＧＢＴ素子Ｑ１における導通特性を一定にすることができる。
【００４７】
この場合、非導通期間ＴＯＦＦ１におけるゲート電圧Ｖ（ＧＥ）の減少により、ゲート電圧Ｖ（ＧＥ）が期間の終盤または後半において０Ｖになるとしても、この時点では信号遷移時の過渡期間が終了して定常状態に移行しており、ゲート電圧Ｖ（ＧＥ）における過渡的な電圧変動はなく、ゲート電圧Ｖ（ＧＥ）が０ＶであってもＩＧＢＴ素子Ｑ１を有効に非導通状態に維持することができる。
【００４８】
図４に示す第２実施形態のドライバ回路では、第１実施形態の要部１１Ａ（図２）に代えて、要部１１Ｂを備えて構成される。要部１１Ｂは、要部１１Ａに非導通時のゲート電圧Ｖ（ＧＥ）における負電圧をクランプする電圧クランプ部１２を加えて構成される。
【００４９】
電圧クランプ部１２は、アノード端子同士が接続されたダイオード素子Ｄ１とツェナーダイオード素子ＺＤ１とで構成されており、ダイオード素子Ｄ１のカソード端子が端子Ｇ０に接続され、ツェナーダイオード素子ＺＤ１のカソード端子がエミッタ端子Ｅ１に接続されている。
【００５０】
従って、ＩＧＢＴ素子Ｑ１の導通に際し、スイッチング制御信号Ｖ（ＳＷ）がローレベルからハイレベルに電圧遷移して端子Ｇ０に正の電圧が誘起される場合には、ダイオード素子Ｄ１が逆バイアスされるため、電圧クランプ部１２は非導通を維持するところ、ＩＧＢＴ素子Ｑ１の非導通に際し、スイッチング制御信号Ｖ（ＳＷ）がハイレベルからローレベルに電圧遷移して端子Ｇ０に負の電圧が誘起される場合には、ダイオード素子Ｄ１が順バイアスされる。これにより、ツェナーダイオード素子ＺＤ１において一定電圧のツェナー電圧が発生し、略定電圧のダイオード素子Ｄ１の順方向電圧との和の負電圧に、ゲート電圧Ｖ（ＧＥ）がクランプされることとなる。
【００５１】
この様子を図５に示す。電圧クランプ部１２のない場合（第１実施形態の場合）には、ゲート電圧Ｖ（ＧＥ）における非導通時の初期電圧は、負電圧−Ｖｃであるのに比して、電圧クランプ部１２のある場合（第２実施形態の場合）には、負電圧−Ｖｅ（Ｖｅ＜Ｖｃ）でクランプされることとなる。
【００５２】
より浅い負の電圧値でクランプできるので、非導通期間ＴＯＦＦ１に比して短時間でゲート電圧Ｖ（ＧＥ）が０Ｖになる。非導通期間ＴＯＦＦ１に比して短時間の非導通期間ＴＯＦＦ２で次の導通期間に遷移することができ、ＩＧＢＴ素子Ｑ１をより短周期で高速動作させることができる。
【００５３】
図６には、電圧クランプ部１２の変形例を示す。図４ではダイオード素子Ｄ１とツェナーダイオード素子ＺＤ１とのアノード端子同士を接続する構成としたが、カソード端子同士を接続し、各々のアノード端子をエミッタ端子Ｅ１および端子Ｇ０に接続する構成とすることもできる（図６、（Ａ）の場合）。更に、ダイオード素子を直列に多段接続する構成とすれば、逆バイアス方向に対しては導通を阻止すると共に、順方向に対しては略一定電圧であるダイオードの順方向電圧の和をクランプ電圧として出力することができる（図６、（Ｂ）の場合）。
【００５４】
図７に示す第３実施形態のドライバ回路では、第２実施形態の要部１１Ｂ（図４）に代えて、要部１１Ｃを備えて構成される。要部１１Ｃは、要部１１Ｂの抵抗素子Ｒ２に代えて、抵抗素子Ｒ３と、端子Ｇ０からエミッタ端子Ｅ１に向かう方向を順バイアス方向とするダイオード素子Ｄ２とを備えて構成される。ここで、ダイオード素子Ｄ２と抵抗素子Ｒ３とにより構成されるリーク径路は、例えば、ドライバ回路１Ｃを含む電力制御基板が、ＩＧＢＴ素子Ｑ１、Ｑ２が備えられるブリッジドライバ部３が実装される基板と異なる場合に、電力制御基板のみによって回路動作の検査を行う際の擬似的な負荷として備えられるものである。
【００５５】
ＩＧＢＴ素子Ｑ１の導通に際し、スイッチング制御信号Ｖ（ＳＷ）がローレベルからハイレベルに電圧遷移して端子Ｇ０に正の電圧が誘起される場合に、ダイオード素子Ｄ２と抵抗素子Ｒ３を介してリーク電流が流れ、ＩＧＢＴ素子Ｑ１の非導通状態への遷移前にゲート電圧Ｖ（ＧＥ）の電圧レベルを確実に降下させる。これによりスイッチング制御信号Ｖ（ＳＷ）の電圧遷移によりゲート電圧Ｖ（ＧＥ）を負電圧とすることができる。負電圧が誘起されたゲート電圧Ｖ（ＧＥ）に対してはリーク経路が形成されることはなく、非導通の全期間に渡ってゲート電圧Ｖ（ＧＥ）を確実に負電圧に維持することができる。
【００５６】
図８に示す第４実施形態のドライバ回路では、導通時のゲート電圧Ｖ（ＧＥ）における正電圧をクランプする場合の電圧クランプ部の構成を示す。
【００５７】
図８の（Ａ）ないし（Ｃ）において電圧クランプ部の具体的な回路構成を示す。（Ａ）および（Ｂ）は、第２実施形態（図４）、およびその変形例（図６）と同様な回路構成である。クランプすべき電圧方向が第２実施形態とは逆方向であるため、端子Ｇ０およびエミッタ端子Ｅ１への接続方向を逆転する他は同様の回路構成を有している。（Ｃ）では、ツェナーダイオード素子単独で構成されている。正電圧のゲート電圧Ｖ（ＧＥ）についてはツェナー電圧によりクランプすると共に、負電圧のゲート電圧Ｖ（ＧＥ）についてもツェナーダイオードの順方向バイアス電圧によりクランプすることができる構成である。
【００５８】
以上、詳細に説明したように第２乃至第４実施形態のドライブ回路によれば、電圧クランプ部を使用すれば、スイッチング制御信号Ｖ（ＳＷ）の信号遷移に応じて容量結合により伝搬するゲート電圧Ｖ（ＧＥ）のピーク電圧値を所定電圧にクランプすることができる。これにより、抵抗素子Ｒ１、Ｒ２、または抵抗素子Ｒ３の抵抗値を調整してリーク量の調整をすることなく、ゲート電圧Ｖ（ＧＥ）の電圧減少時間を調整することができ、スイッチング周期を調整することができる。スイッチング周期の短縮を図ることができる。
【００５９】
ＩＧＢＴ素子Ｑ１の定常時の誤点弧防止用として、ゲート端子Ｇ１とエミッタ端子Ｅ１との間に抵抗素子が備えられる場合があり、この抵抗素子を抵抗素子Ｒ２としてリーク径路に兼用することも考えられる。ＩＧＢＴ素子Ｑ１の誤点弧防止特性を維持するために抵抗素子Ｒ２の抵抗値を変更できない場合にも、ゲート電圧Ｖ（ＧＥ）のピーク電圧値を所定電圧にクランプすることでスイッチング周期を柔軟に調整することができる。
【００６０】
また、ダイオード素子とツェナーダイオード素子により構成される電圧クランプ部によれば、ダイオード素子の順バイアス方向においてのみ、所定電圧である、ツェナー電圧とダイオードの順方向電圧との加算電圧に、ゲート電圧Ｖ（ＧＥ）をクランプすることができる。ＩＧＢＴ素子Ｑ１の導通時または非導通時の何れかの場合に対して、選択的にゲート電圧Ｖ（ＧＥ）のピーク電圧値をクランプすることができる。また、互いに逆方向に２組備えれば、スイッチング素子の導通時および非導通時の何れの場合に対しても、ピーク電圧値をクランプすることができる。
【００６１】
また、ツェナーダイオード素子を備えれば、ＩＧＢＴ素子Ｑ１の導通時および非導通時の何れの場合に対しても、ゲート電圧Ｖ（ＧＥ）のピーク電圧値をクランプすることができる。
【００６２】
また、直列に多段接続されたダイオード素子列によれば、ダイオード素子の順バイアス方向においてのみ、所定電圧である順方向電圧の総和にゲート電圧Ｖ（ＧＥ）をクランプすることができ、ＩＧＢＴ素子Ｑ１の導通時または非導通時の何れかの場合に対して、選択的にゲート電圧Ｖ（ＧＥ）のピーク電圧値をクランプすることができる。また、互いに逆方向に２組備えれば、ＩＧＢＴ素子Ｑ１の導通時および非導通時の何れの場合に対しても、ピーク電圧値をクランプすることができる。
【００６３】
尚、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、本実施形態においては、スイッチング素子としてＩＧＢＴ素子を例にして説明したが、本発明はこれに限定されるものではなく、ＭＯＳトランジスタ素子やその他の電圧制御素子であれば同様に適用することができることは言うまでもない。
また、実施形態においては、定常状態において抵抗素子Ｒ１、Ｒ２に流れる電流は僅かであり端子間の電位差は僅少であるとし、端子Ｇ０とゲート端子Ｇ１との電圧は略等しいものとして記載したが、抵抗素子Ｒ１、Ｒ２の抵抗値を適宜に選択してやれば、端子Ｇ０の印加電圧を分圧してゲート端子Ｇ１に印加する構成とすることができることは言うまでもない。
また、図３に示す第１実施形態の動作波形図では、非導通期間ＴＯＦＦ１の終了時にゲート電圧Ｖ（ＧＥ）が０Ｖ、すなわちゲート端子Ｇ１とエミッタ端子Ｅ１とが同電位に戻る場合について説明したが、本発明はこれに限定されるものではない。例えば、スイッチング周期に比して、ＩＧＢＴ素子Ｑ１等のスイッチング素子やその他の寄生素子による容量成分と、抵抗素子Ｒ１、Ｒ２等のリーク径路とで構成される時定数回路の時定数を大きくすることにより、制御端子に逆極性の印加電圧が残留している状態でスイッチング素子を非導通期間から導通期間に遷移させてもよい。これにより、導通期間への遷移前の制御端子をスイッチング周波数の変動に関わらず略一定の逆極性の印加電圧とすることができ、遷移後の制御端子をスイッチング素子の導通に必要な略一定の印加電圧とすることができる。
【００６４】
【発明の効果】
本発明によれば、専用の制御タイミングで動作する制御回路といった専用の付加回路を必要とすることなく、スイッチング制御信号の電圧遷移に同期して、スイッチング素子の導通制御に必要な正／負電圧の制御電圧信号を供給することが可能なドライブ回路を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明のドライブ回路をブリッジドライバに使用する場合の回路構成を示す図である。
【図２】第１実施形態のドライブ回路を示す回路図である。
【図３】第１実施形態のドライブ回路の動作を示す動作波形図である。
【図４】第２実施形態のドライブ回路を示す回路図である。
【図５】第２実施形態のドライブ回路の動作を示す動作波形図である。
【図６】第２実施形態のドライブ回路の変形例を示す回路図である。
【図７】第３実施形態のドライブ回路を示す回路図である。
【図８】第４実施形態のドライブ回路を示す回路図である。
【図９】従来技術のドライブ回路を示す回路図である。
【図１０】従来技術のドライブ回路におけるスイッチトキャパシタ回路を示す回路図である。
【符号の説明】
１、１Ｃ、２      ドライバ回路
３                ブリッジドライバ部
１２        電圧クランプ部
１３、２３        スイッチング制御部
Ｃ１              コンデンサ
Ｄ１、Ｄ２        ダイオード素子
Ｅ１、Ｅ２        エミッタ端子
Ｇ１、Ｇ２        ゲート端子
Ｑ１、Ｑ２        ＩＧＢＴ素子
Ｒ１、Ｒ２、Ｒ３  抵抗素子
ＳＷ１、ＳＷ２    出力線
ＺＤ１            ツェナーダイオード素子
ＶＣＣ            電源
ＶＨ              ハイレベル電源
Ｖ（ＧＥ）        ゲート電圧
Ｖ（ＳＷ）        スイッチング制御信号
【図１】
2005020975.tif 000003
【図２】
2005020975.tif 000004
【図３】
2005020975.tif 000005
【図４】
2005020975.tif 000006
【図５】
2005020975.tif 000007
【図６】
2005020975.tif 000008
【図７】
2005020975.tif 000009
【図８】
2005020975.tif 000010
【図９】
2005020975.tif 000011
【図１０】
2005020975.tif 000012