(57)【要約】【課題】アナログ回路に用いられる抵抗値の精度向上に対する要求は高く、さらに精度向上のみならず抵抗値の安定性も要望されている。そこで、抵抗値の温度依存性が小さいポリシリコン抵抗素子を提供することを目的とする。【解決手段】ゲルマニウムを含むポリシリコン膜（ポリＳｉＧｅ膜）は温度の増加とともに抵抗値が増大する。一方、ポリシリコン膜は温度の増加とともに抵抗値が低下する。そこで、ポリＳｉＧｅ膜とポリシリコン膜を積層することにより、抵抗値の温度変化が小さい抵抗素子を実現することができる。【選択図】図１
2005175191.tif 000002
【特許請求の範囲】
【請求項１】
少なくともゲルマニウムを含むポリシリコン膜とゲルマニウムを含まないポリシリコン膜とを積層して形成されていることを特徴とするポリシリコン抵抗素子。
【請求項２】
前記ゲルマニウムを含むポリシリコン膜の上下に前記ゲルマニウムを含まないポリシリコン膜が積層して形成されていることを特徴とする請求項１に記載のポリシリコン抵抗素子。
【請求項３】
前記ゲルマニウムを含むポリシリコン膜と前記ゲルマニウムを含まないポリシリコン膜における抵抗値の一次温度係数が正負反対であることを特徴とする請求項１又は２に記載のポリシリコン抵抗素子。
【請求項４】
前記ゲルマニウムを含むポリシリコン膜に炭素が含まれていることを特徴とする請求項１〜３の何れか１項に記載のポリシリコン抵抗素子。
【請求項５】
前記ゲルマニウムを含むポリシリコン膜に導入された不純物がホウ素であることを特徴とする請求項１〜３の何れか１項に記載のポリシリコン抵抗素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアナログ回路などに用いられる抵抗素子に関し、特に抵抗値の温度依存性が小さい抵抗として用いられるポリシリコン抵抗に関するものである。
【背景技術】
【０００２】
従来、アナログ回路に用いられる抵抗は寄生容量が小さく、抵抗値の精度が高いことが要求されており、ポリシリコン膜に不純物を注入したポリシリコン抵抗素子が知られている。また、低抵抗で温度依存性の小さな抵抗素子としてポリシリコンゲルマニウム膜が使用されている（例えば、特許文献１参照）。
【特許文献１】特開平０３−２０５８３０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、抵抗値の精度向上に対する要求は高く、さらに精度向上のみならず抵抗値の安定性も要望されている。特に、抵抗値の温度依存性が小さいとアナログＩＣに搭載される温度補償回路等を簡便にできるため、チップ面積を縮小することができ、さらにはコストに対するメリットが享受できる。
【０００４】
本発明は上記問題点に鑑み、抵抗値の温度依存性が小さいポリシリコン抵抗素子を提供するものである。
【課題を解決するための手段】
【０００５】
上記問題点を解決するために、本発明のポリシリコン抵抗素子は、その構造の一部にゲルマニウムを含むポリシリコン膜を使用するものであって、特に、ゲルマニウムを含むポリシリコン膜とゲルマニウムを含まないポリシリコン膜とを積層して形成されている。また、ゲルマニウムを含むポリシリコン膜とゲルマニウムを含まないポリシリコン膜における抵抗値の一次温度係数が正負反対である。
【０００６】
これにより、ゲルマニウム（Ｇｅ）を含むポリシリコン膜（以下、ポリＳｉＧｅ膜と言う）は抵抗値の一次温度係数が正であり、Ｇｅを含まないポリシリコン膜（以下、ポリシリコン膜と言う）は抵抗値の一次温度係数が負であるため、積層すると温度係数が０に近い抵抗素子を実現することができる。
【０００７】
上記のポリシリコン抵抗素子において、ゲルマニウムを含むポリシリコン膜に炭素が含まれていることが好ましい。また、ゲルマニウムを含むポリシリコン膜に導入された不純物はホウ素であることが好ましい。
【発明の効果】
【０００８】
本発明のポリシリコン抵抗素子によると、抵抗値の一次温度係数が正負反対であるポリＳｉＧｅ膜とポリシリコン膜とを積層し、該積層構造の膜厚比や不純物の導入量の最適化により、所望のシート抵抗値を持ち、温度係数が０に近い抵抗素子を実現することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００１０】
図１は本実施形態におけるポリシリコン抵抗素子の断面図である。図１において、１はシリコン基板、２はシリコン酸化膜、３はポリシリコン膜、４はポリＳｉＧｅ膜、５はポリシリコン膜、６はシリサイドの形成を防止する酸化膜、７はコバルトシリサイド層、８はタングステン（Ｗ）プラグ、９はアルミ配線である。
【００１１】
図２〜図３は本実施形態におけるポリシリコン抵抗素子の製造工程を示す断面図である。まず、図２（ａ）に示すように、シリコン基板１を約３００ｎｍ酸化してシリコン酸化膜２を形成する。なお、集積化されたデバイスでは、シリコン酸化膜２はＬＯＣＯＳやシャロートレンチなどの分離絶縁膜に相当する。
【００１２】
次に、図２（ｂ）に示すように、ＬＰ−ＣＶＤ技術を用いてポリシリコン膜３を約２００ｎｍ堆積し、引き続いて、ＵＨＶ−ＣＶＤ技術を用いてポリＳｉＧｅ膜４を約１５ｎｍ堆積し、引き続きポリシリコン膜５を約３０ｎｍ堆積する。この時のＧｅ濃度は約２０％で、成長時にホウ素（Ｂ）を約３×１０19ａｔｏｍｓ／ｃｍ3の濃度で導入する。最上層のポリシリコン膜５にもホウ素を約１×１０18ａｔｏｍｓ／ｃｍ3の濃度で導入する。ポリシリコン膜３上に形成したのでポリＳｉＧｅ膜４およびポリシリコン膜５もポリクリスタルの状態である。
【００１３】
次に、図２（ｃ）に示すように、イオン注入によりホウ素を１０ｋｅＶ、５×１０15ａｔｏｍｓ／ｃｍ2で注入する。その後、図３（ａ）に示すように、フォトリソグラフィ技術により抵抗素子形状にレジストパターン１０を形成し、ドライエッチング技術によりポリシリコン膜５とポリＳｉＧｅ膜４とポリシリコン膜３とをエッチングする。その後、レジストパターン１０を除去する。
【００１４】
次に、シリコン酸化膜６を約１２０ｎｍ堆積した後、ＲＴＡにより９００℃、１０秒でホウ素を活性化させる。その後、コンタクトを形成する領域のシリコン酸化膜６をドライエッチング技術により除去する。
【００１５】
次に、図３（ｂ）に示すように、コバルト（Ｃｏ）をスパッタ法で堆積した後、ＲＴＡを使用したシリサイド化技術によりＣｏシリサイド層７を形成する。
【００１６】
次に、図３（ｃ）に示すように、層間絶縁膜としてＢＰＳＧ膜１１を約１０００ｎｍ堆積した後、周知の技術を用いてＷプラグ８およびアルミ配線９を形成すると、図１のポリシリコン抵抗素子が作成される。
【００１７】
図４に同じ製造方法でポリＳｉＧｅ膜４とポリシリコン膜５の（ポリシリコン膜３がない場合）を形成した場合の抵抗値の温度依存性を示す。図４における抵抗値の一次温度係数は＋１９７ｐｐｍ／℃である。図５にポリシリコン膜３のみ（ホウ素は５×１０15ａｔｏｍｓ／ｃｍ2注入している）の場合の温度依存性を示す。図５における抵抗値の一次温度係数は−１５０ｐｐｍ／℃である。これらの結果から、ポリＳｉＧｅ膜は温度の増加とともに抵抗値が増加することがわかる。一方、ポリシリコン膜は温度の増加とともに抵抗値が低下するから、ポリＳｉＧｅ膜とポリシリコン膜との積層抵抗素子により抵抗値の温度依存性（絶対値）を小さくすることができる。
【００１８】
また、ポリＳｉＧｅ膜はポリシリコン膜に比べてホウ素を高濃度に含有することができるので、さらに低温の熱処理でもホウ素の活性化率が高いことから低抵抗にすることが容易である。したがって、ポリＳｉＧｅ膜とポリシリコン膜との積層抵抗素子において抵抗値の可変幅を拡大させることができる。
【００１９】
以上のように、本実施形態によると、ポリシリコン膜上に直接ポリＳｉＧｅ膜を形成することにより、抵抗値の温度係数を０に近くすることができる可能性を示した。また、ポリシリコン膜とポリＳｉＧｅ膜の膜厚比やホウ素の注入条件の最適化により、所望のシート抵抗値を持ち、温度係数が０に近い抵抗素子を実現することができる。
【００２０】
なお、本実施形態ではポリシリコン抵抗素子として単独素子としての実施形態を説明してきたが、ポリシリコン抵抗のみを集積化したアナログＩＣを作成することはないので必ずアクティブな素子が存在する。最近は高速な素子としてＳｉＧｅベースのヘテロバイポーラトランジスタ（以下、ＳｉＧｅ−ＨＢＴと言う）が使用されている。
【００２１】
ＳｉＧｅ−ＨＢＴと本発明のポリシリコン抵抗素子を組み合わせる場合、ＳｉＧｅ−ＨＢＴの製造プロセスではＳｉＧｅのエピ成長工程が存在するので、その工程で同時にポリシリコン抵抗素子のＳｉＧｅ膜を堆積することで、高性能トランジスタと温度特性に優れた抵抗素子とを搭載したＩＣが工程数の増加を抑制しながら実現できる。特に、ＳｉＧｅ−ＨＢＴの高速化のためにベースを薄く形成する場合であっても、本実施形態のポリＳｉＧｅ膜は約１５ｎｍと薄いので、上記ＳｉＧｅベース層と同時に形成することが可能である。このように、ポリシリコン抵抗素子のＳｉＧｅ膜はＳｉＧｅ−ＨＢＴの形成条件に合わせたものを使用することができる。
【００２２】
さらに、ＳｉＧｅ層に炭素（Ｃ）が存在するとホウ素の拡散が抑制されることが知られており、本実施形態のＳｉＧｅ膜に炭素を添加することによりホウ素の拡散による散逸（拡散バラツキ）が抑制されるので、ポリシリコン抵抗素子の抵抗精度を向上させることができる。
【産業上の利用可能性】
【００２３】
以上説明したように、本発明は、温度特性に優れた抵抗素子等に有用である。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態におけるポリシリコン抵抗素子の断面図
【図２】本発明の実施形態におけるポリシリコン抵抗素子の製造工程の断面図
【図３】本発明の実施形態におけるポリシリコン抵抗素子の製造工程の断面図
【図４】ポリＳｉＧｅ膜における抵抗値の温度依存性を示す図
【図５】ポリシリコン膜における抵抗値の温度依存性を示す図
【符号の説明】
【００２５】
１  シリコン基板
２  シリコン酸化膜
３  Ｇｅを含まないポリシリコン膜
４  ポリＳｉＧｅ膜
５  ポリシリコン膜
６  シリコン酸化膜
７  コバルトシリサイド層
８  Ｗプラグ
９  アルミ配線
【図１】
2005175191.tif 000003
【図２】
2005175191.tif 000004
【図３】
2005175191.tif 000005
【図４】
2005175191.tif 000006
【図５】
2005175191.tif 000007