(57)【要約】【課題】  高品質な表示を行うことができる表示装置及び表示パネルの駆動方法を提供すること。【解決手段】  有機エレクトロルミネッセンスディスプレイ１は有機エレクトロルミネッセンス表示パネル２を具備しており、有機エレクトロルミネッセンス表示パネル２においては画素Ｐi,jがマトリクス状に配列されており、画素Ｐi,jが有機ＥＬ素子Ｅi,jと画素回路Ｄi,jとを備える。有機エレクトロルミネッセンス表示パネル２は、データドライバ３、選択走査ドライバ５及び電圧供給ドライバ６によって駆動される。画素回路Ｄi,jは選択走査ドライバ５によって選択されると、信号線Ｙjに流れる階調指定電流の大きさに従ったレベルの電圧をトランジスタ２３に保持する。画素回路Ｄi,jは発光期間ではトランジスタ２３の電圧レベルに従った大きさの駆動電流を有機ＥＬ素子Ｅi,jに流す。【選択図】  図１
2005107233.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と前記複数の走査線に略垂直な複数の信号線との各交差部に配置され、流れる電流の大きさに従った輝度で発光する複数の発光素子と、
前記複数の走査線を順次選択する選択走査ドライバと、
前記選択走査ドライバによって前記複数の走査線が各々選択されている時に、映像信号に従った大きさの指定電流を前記複数の信号線に流すデータドライバと、
前記選択走査ドライバが前記複数の走査線を順次選択している時に指定電流用基準電圧を複数の信号供給線に印加し、前記選択走査ドライバが前記複数の走査線を順次選択することを終了した後に駆動電流用基準電圧を前記複数の信号供給線に印加する電圧供給ドライバと、
前記複数の発光素子の各々の周囲に設けられ、前記選択走査ドライバによって前記走査線が選択されている時に前記電圧供給ドライバが前記信号供給線に指定電流用基準電圧を印加することにより前記信号供給線から前記信号線に流れる指定電流の大きさを電圧のレベルに変換し、前記選択走査ドライバが前記複数の走査線を順次選択することを終了した後に前記電圧供給ドライバが前記信号供給線に駆動電流用基準電圧を印加することにより前記変換された電圧のレベルに従った大きさの駆動電流を前記発光素子に流す複数の画素回路と、を備えることを特徴とする表示装置。
【請求項２】
前記電圧供給ドライバが駆動電流用基準電圧を前記複数の信号供給線に印加した後に、前記選択走査ドライバが再び前記複数の走査線を順次選択するとともに前記電圧供給ドライバが再び指定電流用基準電圧を前記複数の信号供給線に印加することを特徴とする請求項１に記載の表示装置。
【請求項３】
前記複数の画素回路は各々、
前記電圧供給ドライバが前記複数の信号供給線に指定電流用基準電圧を印加している最中に前記選択走査ドライバによって前記走査線が選択されている時に前記信号線に流れる指定電流を自身に流すことでその指定電流の大きさを電圧のレベルに変換し、
前記電圧供給ドライバが前記複数の信号供給線に指定電流用基準電圧を印加している最中に前記選択走査ドライバによって前記走査線が選択されていない時に前記信号線に流れる指定電流を遮断するとともに前記変換された電圧のレベルを保持し、
前記選択走査ドライバが前記複数の走査線を順次選択することを終了した後に前記電圧供給ドライバが前記信号供給線に駆動電流用基準電圧を印加することにより前記保持された電圧のレベルに従った駆動電流を前記発光素子に流すことを特徴とする請求項１又は２に記載の表示装置。
【請求項４】
前記発光素子が有機エレクトロルミネッセンス素子であり、前記有機エレクトロルミネッセンス素子のアノードが前記画素回路に接続されていることを特徴とする請求項１から３の何れか一項に記載の表示装置。
【請求項５】
前記複数の画素回路は各々、
ゲートが前記走査線に接続され、ドレインとソースのうちの一方が前記信号線に接続された第一トランジスタと、
ゲートが前記走査線に接続され、ドレインとソースのうちの一方が前記信号供給線に接続された第二トランジスタと、
ゲートが前記第二トランジスタのドレインとソースのうちの他方に接続され、ドレインとソースのうちの一方が前記第二トランジスタのドレインとソースのうちの一方に接続され、ドレインとソースのうちの他方が前記第一トランジスタのドレインとソースのうちの他方に接続され且つ前記有機エレクトロルミネッセンス素子のアノードに接続された第三トランジスタと、を有することを特徴とする請求項４に記載の表示装置。
【請求項６】
前記電圧供給ドライバが前記複数の信号供給線に指定電流用駆動電圧を印加している最中に前記選択走査ドライバが前記走査線を選択して前記第一トランジスタをオンしている時に、前記第一トランジスタが前記電圧供給ドライバから前記第三トランジスタのドレイン−ソース間を介して前記信号線に指定電流を流すことによって、前記第三トランジスタが指定電流の大きさをゲート−ソース間電圧のレベルに変換し、
前記電圧供給ドライバが前記複数の信号供給線に指定電流用駆動電圧を印加している最中に前記選択走査ドライバが前記走査線を選択していないで前記第一トランジスタをオフしている時に、前記第二トランジスタが前記第三トランジスタによって変換されたゲート−ソース間電圧のレベルを保持し、
前記選択走査ドライバが前記複数の走査線を順次選択することを終了した後に前記電圧供給ドライバが前記複数の信号供給線に駆動電流用基準電圧を印加している時に、前記第三トランジスタが前記保持した電圧のレベルに従った大きさの駆動電流を前記信号供給線から前記有機エレクトロルミネッセンス素子へ流すことを特徴とする請求項５に記載の表示装置。
【請求項７】
前記電圧供給ドライバによって前記複数の信号供給線に印加される指定電流用基準電圧が前記有機エレクトロルミネッセンス素子のカソードの電圧以下に設定されており、前記電圧供給ドライバによって前記複数の信号供給線に印加される駆動電流用基準電圧が前記有機エレクトロルミネッセンス素子のカソードの電圧を越えるように設定されていることを特徴とする請求項４から６の何れか一項に記載の表示装置。
【請求項８】
第一行目の走査線と第二行目の走査線を有する走査線群と、
前記第一行目の走査線に接続され、流れる駆動電流の電流値に従って発光する第一光学要素と、前記第二行目の走査線に接続され、流れる駆動電流の電流値に従って発光する第二光学要素と、を有する光学要素群と、
前記第一光学要素に接続され、流れる指定電流の電流値と等しい駆動電流を流す第一画素回路と、前記第二光学要素に接続され、流れる指定電流の電流値と等しい駆動電流を流す第二画素回路と、を有する画素回路群と、
前記走査線群の各選択期間にそれぞれ指定電流用基準電圧を印加し、前記第一行目の走査線の選択期間後の前記第二行目の走査線の選択期間の後に、前記第一行目及び前記第二行目の画素回路群に前記駆動電流を流すための駆動電流用基準電圧を印加する電源と、
を備えることを特徴とする表示装置。
【請求項９】
前記電源は、全ての前記画素回路に前記駆動電流用基準電圧を同期して出力することを特徴とする請求項８記載の表示装置。
【請求項１０】
前記指定電流用基準電圧は、前記駆動電流用基準電圧より低いことを特徴とする請求項８又は９に記載の表示装置。
【請求項１１】
複数の走査線と前記複数の走査線に略垂直な複数の信号線との各交差部に配置され、流れる電流の大きさに従った輝度で発光する複数の発光素子と、前記複数の発光素子の各々の周囲に設けられた画素回路と、を備える表示パネルを駆動する方法であって、
前記複数の走査線を順次選択し、
前記複数の走査線を各々選択している時に、映像信号に従った大きさの指定電流を前記複数の信号線に流し、
前記選択走査ドライバが前記複数の走査線を順次選択している時に指定電流用基準電圧を複数の信号供給線に印加し、前記選択走査ドライバが前記複数の走査線を順次選択することを終了した後に駆動電流用基準電圧を前記複数の信号供給線に印加し、
前記走査線を選択している時に前記信号供給線に指定電流用基準電圧を印加することにより、前記信号供給線から前記信号線に流れる指定電流の大きさを前記画素回路によって電圧のレベルに変換し、前記複数の走査線を順次選択することを終了した後に前記信号供給線に駆動電流用基準電圧を印加することにより、前記変換された電圧のレベルに従った駆動電流を前記画素回路によって前記発光素子に流す表示パネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、流れる電流の大きさが定まると一義的に輝度が定まる発光素子を画素ごとに備える表示パネルを駆動する表示パネルの駆動方法、及び、前記表示パネルとデータドライバと走査ドライバとを具備し、前記データドライバ及び前記走査ドライバで前記表示パネルを駆動する表示装置に関する。
【背景技術】
【０００２】
一般に、液晶ディスプレイにはアクティブマトリクス駆動方式のものと、単純マトリクス駆動方式のものがある。アクティブマトリクス駆動方式の液晶ディスプレイにおいては、単純マトリクス駆動方式の液晶ディスプレイに比較しても高輝度、高コントラスト及び高精細な画面表示が行われる。アクティブマトリクス駆動方式の液晶ディスプレイにおいては、キャパシタとしても機能する液晶素子と、スイッチング素子として機能するトランジスタとが、画素ごとに設けられている。アクティブマトリクス駆動方式では、シフトレジスタである走査ドライバによって走査線が選択されている時に、輝度を表すレベルの電圧がデータドライバによって信号線に印加されると、トランジスタを介して液晶素子に電圧が印加される。走査線の選択が終了してから次にその走査線が選択されるまでの間においてトランジスタがオフになっても、液晶素子がキャパシタとして機能するため、走査線の選択が終了してから次にその走査線が選択されるまでの間、電圧レベルが保持される。以上のように、走査線が選択されている時において液晶素子の光透過率が新たにリフレッシュされて、バックライトの光がリフレッシュされた光透過率で液晶素子を透過することによって、液晶ディスプレイの階調表現が行われる。
【０００３】
一方、自発光素子である有機ＥＬ（Electro Luminescence：エレクトロルミネッセンス）素子を用いた有機エレクトロルミネッセンスディスプレイは、液晶ディスプレイのようにバックライトを必要とせず、薄型化に最適であるとともに、液晶ディスプレイのような視野角の制限もないため、次世代の表示装置として実用化が大きく期待されている。
【０００４】
高輝度、高コントラスト、高精細といった観点から、有機エレクトロルミネッセンスディスプレイも、液晶ディスプレイと同様にアクティブマトリクス駆動方式の有機エレクトロルミネッセンスディスプレイが開発されている。例えば特許文献１に記載された従来のアクティブマトリクス駆動方式の有機エレクトロルミネッセンスディスプレイにおいては、有機ＥＬ素子と、この有機ＥＬ素子に接続された電流制御用トランジスタと、この電流制御用トランジスタのスイッチングを行うスイッチ用トランジスタとが、画素ごとに設けられている。この有機エレクトロルミネッセンスディスプレイでは、Ｙ方向周辺駆動回路によって走査線が選択されている時に輝度を表すレベルの電圧がＸ方向周辺駆動回路によって信号線に印加されると、スイッチング用トランジスタがオンになり、信号線の電圧が電流制御用トランジスタのゲートに印加されることによって電流制御用トランジスタのゲートに輝度データとして書き込まれることになる。これにより、電流制御用トランジスタがオンになり、ゲート電圧のレベルに応じた大きさの駆動電流が電源から電流制御用トランジスタを介して有機ＥＬ素子に流れ、有機ＥＬ素子が電流の大きさに応じた輝度で発光する。走査線の選択が終了してから次にその走査線が選択されるまでの間では、スイッチ用トランジスタがオフになっても電流制御用トランジスタのゲート電圧のレベルが保持され続け、有機ＥＬ素子が電圧に応じた駆動電流の大きさに従った輝度で発光する。
【特許文献１】特開平８−３３０６００号公報（第４図）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、一般的にトランジスタは、周囲の温度変化によってチャネル抵抗が変化したり、長時間の使用によりチャネル抵抗が変化したりするために、ゲート閾値電圧が経時変化したり、ゲート閾値電圧がトランジスタごとに異なる。従って、従来のアクティブマトリクス駆動方式の有機エレクトロルミネッセンスディスプレイでは、電流制御用トランジスタのゲート電圧のレベルを変化させることによって有機ＥＬ素子に流れる電流の大きさを変化させること、換言すれば、電流制御用トランジスタのゲートに印加する電圧のレベルを変化させることによって有機ＥＬ素子の輝度を変化させることを行っても、電流制御用トランジスタのゲート電圧のレベルで有機ＥＬ素子に流れる電流の大きさを一義的に指定するのは困難である。つまり、画素の間で同じレベルのゲート電圧を電流制御用トランジスタに印加したものとしても、画素の間で有機ＥＬ素子の発光輝度が異なってしまい、表示面内でバラツキが生じてしまう。
【０００６】
そこで、本発明は、上記のような問題点を解決しようとしてなされたものであり、高品質な表示を行うことができる表示装置及び表示パネルの駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
以上の課題を解決するために、本発明の表示装置は、
複数の走査線と前記複数の走査線に略垂直な複数の信号線との各交差部に配置され、流れる電流の大きさに従った輝度で発光する複数の発光素子と、
前記複数の走査線を順次選択する選択走査ドライバと、
前記選択走査ドライバによって前記複数の走査線が各々選択されている時に、映像信号に従った大きさの指定電流を前記複数の信号線に流すデータドライバと、
前記選択走査ドライバが前記複数の走査線を順次選択している時に指定電流用基準電圧を複数の信号供給線に印加し、前記選択走査ドライバが前記複数の走査線を順次選択することを終了した後に駆動電流用基準電圧を前記複数の信号供給線に印加する電圧供給ドライバと、
前記複数の発光素子の各々の周囲に設けられ、前記選択走査ドライバによって前記走査線が選択されている時に前記電圧供給ドライバが前記信号供給線に指定電流用基準電圧を印加することにより前記信号供給線から前記信号線に流れる指定電流の大きさを電圧のレベルに変換し、前記選択走査ドライバが前記複数の走査線を順次選択することを終了した後に前記電圧供給ドライバが前記信号供給線に駆動電流用基準電圧を印加することにより前記変換された電圧のレベルに従った大きさの駆動電流を前記発光素子に流す複数の画素回路と、を備える。
【０００８】
前記電圧供給ドライバが駆動電流用基準電圧を前記複数の信号供給線に印加した後に、前記選択走査ドライバが再び前記複数の走査線を順次選択するとともに前記電圧供給ドライバが再び指定電流用基準電圧を前記複数の信号供給線に印加することが好ましい。
【０００９】
前記複数の画素回路は各々、
前記電圧供給ドライバが前記複数の信号供給線に指定電流用基準電圧を印加している最中に前記選択走査ドライバによって前記走査線が選択されている時に前記信号線に流れる指定電流を自身に流すことでその指定電流の大きさを電圧のレベルに変換し、
前記電圧供給ドライバが前記複数の信号供給線に指定電流用基準電圧を印加している最中に前記選択走査ドライバによって前記走査線が選択されていない時に前記信号線に流れる指定電流を遮断するとともに前記変換された電圧のレベルを保持し、
前記選択走査ドライバが前記複数の走査線を順次選択することを終了した後に前記電圧供給ドライバが前記信号供給線に駆動電流用基準電圧を印加することにより前記保持された電圧のレベルに従った駆動電流を前記発光素子に流すことが好ましい。
【００１０】
前記発光素子が有機エレクトロルミネッセンス素子であり、前記有機エレクトロルミネッセンス素子のアノードが前記画素回路に接続されていることが好ましい。
【００１１】
前記複数の画素回路は各々、
ゲートが前記走査線に接続され、ドレインとソースのうちの一方が前記信号線に接続された第一トランジスタと、
ゲートが前記走査線に接続され、ドレインとソースのうちの一方が前記信号供給線に接続された第二トランジスタと、
ゲートが前記第二トランジスタのドレインとソースのうちの他方に接続され、ドレインとソースのうちの一方が前記第二トランジスタのドレインとソースのうちの一方に接続され、ドレインとソースのうちの他方が前記第一トランジスタのドレインとソースのうちの他方に接続され且つ前記有機エレクトロルミネッセンス素子のアノードに接続された第三トランジスタと、を有することが好ましい。
【００１２】
前記電圧供給ドライバが前記複数の信号供給線に指定電流用駆動電圧を印加している最中に前記選択走査ドライバが前記走査線を選択して前記第一トランジスタをオンしている時に、前記第一トランジスタが前記電圧供給ドライバから前記第三トランジスタのドレイン−ソース間を介して前記信号線に指定電流を流すことによって、前記第三トランジスタが指定電流の大きさをゲート−ソース間電圧のレベルに変換し、
前記電圧供給ドライバが前記複数の信号供給線に指定電流用駆動電圧を印加している最中に前記選択走査ドライバが前記走査線を選択していないで前記第一トランジスタをオフしている時に、前記第二トランジスタが前記第三トランジスタによって変換されたゲート−ソース間電圧のレベルを保持し、
前記選択走査ドライバが前記複数の走査線を順次選択することを終了した後に前記電圧供給ドライバが前記複数の信号供給線に駆動電流用基準電圧を印加している時に、前記第三トランジスタが前記保持した電圧のレベルに従った大きさの駆動電流を前記信号供給線から前記有機エレクトロルミネッセンス素子へ流すことが好ましい。
【００１３】
前記電圧供給ドライバによって前記複数の信号供給線に印加される指定電流用基準電圧が前記有機エレクトロルミネッセンス素子のカソードの電圧以下に設定されており、前記電圧供給ドライバによって前記複数の信号供給線に印加される駆動電流用基準電圧が前記有機エレクトロルミネッセンス素子のカソードの電圧を越えるように設定されていることが好ましい。
【００１４】
そして本発明の他の表示装置は、
第一行目の走査線と第二行目の走査線を有する走査線群と、
前記第一行目の走査線に接続され、流れる駆動電流の電流値に従って発光する第一光学要素と、前記第二行目の走査線に接続され、流れる駆動電流の電流値に従って発光する第二光学要素と、を有する光学要素群と、
前記第一光学要素に接続され、流れる指定電流の電流値と等しい駆動電流を流す第一画素回路と、前記第二光学要素に接続され、流れる指定電流の電流値と等しい駆動電流を流す第二画素回路と、を有する画素回路群と、
前記走査線群の各選択期間にそれぞれ指定電流用基準電圧を印加し、前記第一行目の走査線の選択期間後の前記第二行目の走査線の選択期間の後に、前記第一行目及び前記第二行目の画素回路群に前記駆動電流を流すための駆動電流用基準電圧を印加する電源と、
を備える。
【００１５】
前記電源は、全ての前記画素回路に前記駆動電流用基準電圧を同期して出力することによって、選択期間及び発光期間で構成される一フレーム期間での駆動電流用基準電圧の印加回数を最小限としたので、指定電流用基準電圧と駆動電流用基準電圧との切替による消費電力を最小限とすることができる。
【００１６】
前記指定電流用基準電圧は、前記駆動電流用基準電圧より低いことが好ましい。
【００１７】
また、本発明の表示パネルの駆動方法は、
複数の走査線と前記複数の走査線に略垂直な複数の信号線との各交差部に配置され、流れる電流の大きさに従った輝度で発光する複数の発光素子と、前記複数の発光素子の各々の周囲に設けられた画素回路と、を備える表示パネルを駆動する方法であって、
前記複数の走査線を順次選択し、
前記複数の走査線を各々選択している時に、映像信号に従った大きさの指定電流を前記複数の信号線に流し、
前記選択走査ドライバが前記複数の走査線を順次選択している時に指定電流用基準電圧を複数の信号供給線に印加し、前記選択走査ドライバが前記複数の走査線を順次選択することを終了した後に駆動電流用基準電圧を前記複数の信号供給線に印加し、
前記走査線を選択している時に前記信号供給線に指定電流用基準電圧を印加することにより、前記信号供給線から前記信号線に流れる指定電流の大きさを前記画素回路によって電圧のレベルに変換し、前記複数の走査線を順次選択することを終了した後に前記信号供給線に駆動電流用基準電圧を印加することにより、前記変換された電圧のレベルに従った大きさの駆動電流を前記画素回路によって前記発光素子に流す。
【００１８】
本発明では、複数の走査線が順次選択されていく時には、複数の信号供給線に指定電流用電圧が印加されている。或る走査線が選択されている時、信号供給線に指定電流用電圧が印加されているので、信号線に流れる指定電流が画素回路に流れ、その指定電流の大きさがその画素回路によって電圧のレベルに変換される。複数の走査線が順次選択されていくことによって各々の画素回路で指定電流の大きさを電圧のレベルに変換することが行順次に行われ、複数の走査線が順次選択されるのが終了すると、全ての画素回路において指定電流の大きさが電圧のレベルに変換される。複数の走査線が順次選択されるのが終了すると、複数の信号供給線に駆動電流用基準電圧が印加されているので、それぞれの画素回路は、変換した電圧のレベルに従った大きさの駆動電流を発光素子に流す。これにより、複数の走査線が順次選択されるのが終了すると全ての発光素子が発光するが、駆動電流の大きさは画素回路によって変換された電圧のレベルに従っており、その電圧のレベルは指定電流の大きさを変換したものであるから、発光素子は指定電流の大きさに依存した輝度で発光する。
【発明の効果】
【００１９】
本発明によれば、複数の走査線が順次選択されるのが終了すると全ての発光素子が発光するが、発光素子は指定電流の大きさに依存した輝度で発光する。つまり、発光素子は指定電流の大きさに従った所望通りの輝度で発光するから、指定電流のレベルが画素の間で同じであれば、複数の発光素子の間で輝度のバラツキが生じず、高品質な画面表示を行うことができる。
【発明を実施するための最良の形態】
【００２０】
以下に、本発明を実施するための最良の形態について図面を用いて説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい種々の限定が付されているが、発明の範囲を以下の実施形態及び図示例に限定するものではない。
【００２１】
図１は、本発明の有機エレクトロルミネッセンスディスプレイを適用した実施の形態における有機エレクトロルミネッセンスディスプレイ１を示した図面である。図１に示されるように、有機エレクトロルミネッセンスディスプレイ１は、基本構成として、選択走査線Ｘ1〜Ｘm、信号供給線Ｚ1〜Ｚm、信号線Ｙ1〜Ｙn及び画素Ｐ1,1〜Ｐm,nを備え付けた有機エレクトロルミネッセンス表示パネル２と、選択走査線Ｘ1〜Ｘmを順次選択していく選択走査ドライバ５と、選択走査線Ｘ1〜Ｘmが各々選択されている時に階調指定電流ＩDATAをそれぞれの信号線Ｙ1〜Ｙnに流すデータドライバ３と、選択走査ドライバ５が選択走査線Ｘ1〜Ｘmを順次選択している時(後述する非発光期間ＴNL）に選択走査線Ｘ1〜Ｘmに階調指定電流用基準電圧ＶLOWを印加し、選択走査ドライバ５が選択走査線Ｘ1〜Ｘmを順次選択することを終了した後（後述する発光期間ＴL）に選択走査線Ｘ1〜Ｘmに駆動電流用基準電圧ＶHIGHを印加する電圧供給ドライバ６と、信号線Ｙ1〜Ｙnに対する出力を階調指定電流ＩDATAからリセット電圧ＶRに又はその逆に切り換える切換回路７と、データドライバ３、選択走査ドライバ５、電圧供給ドライバ６及び切換回路７を制御するコントローラ１１と、を備える。
【００２２】
有機エレクトロルミネッセンス表示パネル２は、映像が実質的に表示される表示部４が透明基板８に設けられた構造となっている。表示部４の周囲に選択走査ドライバ５、データドライバ３及び電圧供給ドライバ６が配設されている。選択走査ドライバ５及びデータドライバ３は、透明基板８上に設けられていても良いし、透明基板８の周辺に配された回路基板上に設けられても良い。
【００２３】
表示部４においては、（ｍ×ｎ）個の画素Ｐ1,1〜Ｐm,nがマトリクス状となって透明基板８上に設けられており、縦方向つまり列方向にｍ個の画素Ｐi,jが配列され、横方向つまり行方向にｎ個の画素Ｐi,jが配列されている。ここで、ｍ，ｎは２以上の自然数であり、ｉは１以上ｍ以下の任意自然数であり、ｊは１以上ｎ以下の任意自然数である。従って、縦にｉ番目（つまり、ｉ行目）であって横にｊ番目（つまり、ｊ列目）である画素が画素Ｐi,jとなる。
【００２４】
また、表示部４においては、行方向に延在するｍ本の選択走査線Ｘ1〜Ｘmが列方向に配列して透明基板８上に設けられている。行方向に延在するｍ本の信号供給線Ｚ1〜Ｚmが各選択走査線Ｘ1〜Ｘmと対応するように列方向に配列して透明基板８上に設けられている。各信号供給線Ｚk（１≦ｋ≦ｍ−１）は選択走査線Ｘkと選択走査線Ｘk+1との間に配置され、選択走査線Ｘmは信号供給線Ｚm-1と信号供給線Ｚmとの間に配置されている。また、列方向に延在するｎ本の信号線Ｙ1〜Ｙnが行方向に配列して透明基板８上に設けられている。これら選択走査線Ｘ1〜Ｘm、信号供給線Ｚ1〜Ｚm及び信号線Ｙ1〜Ｙnは、介在する絶縁膜等によって互いに絶縁されている。選択走査線Ｘi及び信号供給線Ｚiには、行方向に配列されたｎ個の画素Ｐi,1〜Ｐi,nが接続されており、信号線Ｙjには、列方向に配列されたｍ個の画素Ｐ1,j〜Ｐm,jが接続されており、選択走査線Ｘiと信号線Ｙjとの交差部に画素Ｐi,jが配されている。選択走査線Ｘ1〜Ｘmは選択走査ドライバ５のそれぞれの出力端子に接続されており、信号供給線Ｚ1〜Ｚmは互いに導電して電圧供給ドライバ６の出力端子に接続されている。つまり、信号供給線Ｚ1〜Ｚmには全て同じ信号が出力される。
【００２５】
なお、選択走査線Ｘ1〜Ｘmが信号供給線Ｚ1〜Ｚmと平行であり且つ信号線Ｙ1〜Ｙnに対して略垂直である代わりに、選択走査線Ｘ1〜Ｘmが複数の信号供給線に対しても信号線Ｙ1〜Ｙnに対しても略垂直であっても良い。この場合、信号供給線の数はｎ本であり、信号線Ｙ1〜Ｙnと複数の信号線が交互に配列され、選択走査線Ｘiには、行方向に配列されたｎ個の画素Ｐi,1〜Ｐi,nが接続され、信号線Ｙjには、列方向に配列されたｍ個の画素Ｐ1,j〜Ｐm,jが接続され、任意のｊ列の信号供給線には、列方向に配列されたｍ個の画素Ｐ1,j〜Ｐm,jが接続され、複数の信号供給線は互いに導電して電圧供給ドライバ６に接続されている。
【００２６】
次に、図２及び図３を用いて画素Ｐ1,1〜Ｐm,nについて説明する。図２は画素Ｐi,jを示した平面図であり、図３は隣接する四つの画素Ｐi,j，Ｐi+1,j，Ｐi,j+1，Ｐi+1,j+1の等価回路図である。図２においては、より理解しやすいように、画素Ｐi,j中の電極を主に示す。
【００２７】
画素Ｐi,jは、電流の大きさに従った輝度で発光する自発光素子としての有機エレクトロルミネッセンス（Electro Luminescence）素子Ｅi,jと、有機ＥＬ素子Ｅi,jの周辺に設けられているとともに有機エレクトロルミネッセンス素子Ｅi,jを駆動する画素回路Ｄi,jと、から構成されている。なお、以下では、有機エレクトロルミネッセンス素子を有機ＥＬ素子と略称する。
【００２８】
有機ＥＬ素子Ｅi,jは、アノードとして機能する画素電極５１と、電界により注入された正孔及び電子を輸送し、輸送した正孔と電子を再結合し、その再結合により生成された励起子を補足して発光する広義の発光層として機能する有機ＥＬ層５２と、カソードとして機能する共通電極とをこの順に透明基板８上に積層した積層構造となっている。
【００２９】
画素電極５１は、信号線Ｙ1〜Ｙnと選択走査線Ｘ1〜Ｘmに囲まれる各囲繞領域に、画素Ｐi,jごとに分割されるようにパターニングされている。
【００３０】
画素電極５１は、導電性を有しているとともに、可視光に対して透過性を有している。また、画素電極５１は、比較的仕事関数の高いものであり、有機ＥＬ層５２へ正孔を効率よく注入するものが好ましい。画素電極５１としては、例えば、錫ドープ酸化インジウム（ＩＴＯ）、亜鉛ドープ酸化インジウム、酸化インジウム（Ｉｎ2Ｏ3）、酸化スズ（ＳｎＯ2）、酸化亜鉛（ＺｎＯ）又はカドミウム−錫酸化物（ＣＴＯ）を主成分としたものがある。
【００３１】
各々の画素電極５１上に有機ＥＬ層５２が成膜されている。有機ＥＬ層５２も画素Ｐ1,1〜Ｐm、nごとにパターニングされている。有機ＥＬ層５２には、有機化合物である発光材料（蛍光体）が含有されているが、発光材料は高分子系材料であっても良いし、低分子系材料であっても良い。また、有機ＥＬ層５２は、画素電極５１から順に正孔輸送層、狭義の発光層の順に積層した二層構造である。正孔輸送層は、導電性高分子であるＰＥＤＯＴ（ポリチオフェン）及びドーパントであるＰＳＳ（ポリスチレンスルホン酸）からなり、狭義の発光層は、ポリフルオレン系発光材料からなる。なお、有機ＥＬ層５２は、二層構造の他に、画素電極５１から順に正孔輸送層、狭義の発光層、電子輸送層となる三層構造であっても良いし、狭義の発光層からなる一層構造であっても良いし、これらの層構造において適切な層間に電子或いは正孔の注入層が介在した積層構造であっても良いし、その他の積層構造であっても良い。
【００３２】
この有機エレクトロルミネッセンス表示パネル２は、フルカラー表示又はマルチカラー表示が可能であり、この場合、各画素Ｐi,1〜Ｐi,nの有機ＥＬ層５２はそれぞれ、例えば赤色、緑色、青色の何れかに発光する機能を有する広義の発光層である。つまり、各画素Ｐi,1〜Ｐi,nの有機ＥＬ層５２が選択的に赤、緑、青に発光することにより、これらの色が適宜合成された色調で表示することができる。
【００３３】
また、有機ＥＬ層５２は、電子的に中立な有機化合物であることが望ましく、これにより正孔及び電子が有機ＥＬ層５２でバランス良く注入され、輸送される。また、電子輸送性の物質が狭義の発光層に適宜混合されていても良いし、正孔輸送性の物質が狭義の発光層に適宜混合されていても良いし、電子輸送性の物質及び正孔輸送性の物質が狭義の発光層に適宜混合されていても良い。また、電子輸送層又は正孔輸送層である電荷輸送層を、電子と正孔を再結合する再結合領域として機能させ、この電荷輸送層に蛍光体を混在させることによって発光させても良い。
【００３４】
有機ＥＬ層５２上に形成されている共通電極は、全ての画素Ｐ1,1〜Ｐm,nに共通して形成された一枚の電極である。なお、全ての全ての画素Ｐ1,1〜Ｐm,nに共通した共通電極の代わりに、列方向の画素Ｐ1,h-1〜Ｐm,h-1（ｈは任意の自然数であって且つ２≦ｈ≦ｎ）群を接続するストライプ状の共通電極と、列方向の画素Ｐ1,h〜Ｐm,h群を接続するストライプ状の共通電極と、・・・というように列毎に接続された複数のストライプ形状の電極であっても良い。その他にも、行方向の画素Ｐg-1,1〜Ｐg-1,n（ｇは任意の自然数であって且つ２≦ｇ≦ｍ）群を接続するストライプ状の共通電極と、行方向の画素Ｐ1,1〜Ｐg,n群を接続するストライプ状の共通電極と、・・・というように行毎に接続された複数のストライプ形状の電極であっても良い。
【００３５】
いずれにしても共通電極は、選択走査線Ｘ1〜Ｘm、信号線Ｙ1〜Ｙn、信号供給線Ｚ1〜Ｚmと電気的に絶縁されている。共通電極は、仕事関数の低い材料で形成されており、例えば、インジウム、マグネシウム、カルシウム、リチウム、バリウム、希土類金属の少なくとも一種を含む単体又は合金で形成されている。また、共通電極は、上記各種材料の層が積層された積層構造となっていても良いし、以上の各種材料の層に加えて金属層が堆積した積層構造となっていても良く、具体的には、有機ＥＬ層５２と接する界面側に設けられた低仕事関数の高純度のバリウム層と、バリウム層を被覆するように設けられたアルミニウム層との積層構造や、下層にリチウム層、上層にアルミニウム層が設けられた積層構造が挙げられる。また、画素電極５１を透明電極とし、有機ＥＬ層５２で発する光を画素電極５１を介して透明基板８側から出射させる場合、共通電極は有機ＥＬ層５２で発する光に対して遮光性を有することが好ましく、有機ＥＬ層５２で発する光に対して高い反射性を有することがさらに好ましい。
【００３６】
以上のように積層構造となる有機ＥＬ素子Ｅi,jでは、画素電極５１と共通電極との間に順バイアス電圧（画素電極５１が共通電極よりも高電位）が印加されると、正孔が画素電極５１から有機ＥＬ層５２に注入され、電子が共通電極から有機ＥＬ層５２に注入される。そして、有機ＥＬ層５２で正孔及び電子が輸送されて、有機ＥＬ層５２にて正孔及び電子が再結合することによって励起子が生成され、励起子が有機ＥＬ層５２を励起して、有機ＥＬ層５２が光を発する。
【００３７】
有機ＥＬ素子Ｅi,jの発光輝度は有機ＥＬ素子Ｅi,jに流れる電流のおおきさに依存し、流れる電流が大きくなるにつれて発光輝度も増大する。つまり、有機ＥＬ素子Ｅi,jの劣化を考慮しなければ、有機ＥＬ素子Ｅi,jに流れる駆電流の大きさが定まると、有機ＥＬ素子Ｅi,jの輝度が一義的に定まる。
【００３８】
各画素回路Ｄi,jは、三つの薄膜トランジスタ（以下単にトランジスタと記述する。）２１，２２，２３と、キャパシタ２４と、を備える。
【００３９】
トランジスタ２１，２２，２３は、ゲート、ドレイン、ソース、半導体層、不純物半導体層、ゲート絶縁膜等から構成されたＮチャネルＭＯＳ型の電界効果トランジスタであり、特にアモルファスシリコンを半導体層（チャネル領域）としたａ−Ｓｉトランジスタであるが、ポリシリコンを半導体層としたｐ−Ｓｉトランジスタであってもよい。何れのトランジスタ２１，２２，２３は、Ｎチャネルの電界効果トランジスタである。トランジスタ２１，２２，２３の構造は逆スタガ型であっても良いし、コプラナ型であっても良い。
【００４０】
また、トランジスタ２１，２２，２３は同一工程で同時に形成されても良いが、この場合、ゲート、ドレイン、ソース、半導体層、不純物半導体層、ゲート絶縁膜等の組成はトランジスタ２１，２２，２３のあいだで同じであり、トランジスタ２１，２２，２３の形状、大きさ、寸法、チャネル幅、チャネル長等はトランジスタ２１，２２，２３のそれぞれの機能に応じて異なる。以下では、トランジスタ２１を第一トランジスタ２１と、トランジスタ２２を第二トランジスタ２２と、トランジスタ２３を第三トランジスタ２３と称する。
【００４１】
キャパシタ２４は、第三トランジスタ２３のゲート２３ｇと接続された電極と、トランジスタ２３のソース２３ｓと接続された電極と、これら二つの電極の間に介在する絶縁膜（誘電体膜）と、で構成され、第三トランジスタ２３のゲート２３ｇとソース２３ｓとの間に電荷を蓄積する機能を有する。
【００４２】
ｉ行目の画素回路Ｄi,1〜Ｄi,nの各第二トランジスタ２２においては、ゲート２２ｇがｉ行目の選択走査線Ｘiに接続され、ドレイン２２ｄがｉ行目の信号供給線Ｚiに接続されている。ｉ行目の画素回路Ｄi,1〜Ｄi,nの各第三トランジスタ２３においては、ドレイン２３ｄがｉ行目の信号供給線Ｚiに接続されている。ｉ行目の画素回路Ｄi,1〜Ｄi,nの各第一トランジスタ２１では、ゲート２１ｇがｉ行目の選択走査線Ｘiに接続されている。ｊ列目の画素回路Ｄ1,j〜Ｄm,jの各第一トランジスタ２１では、ソース２１ｓがｊ列目の信号線Ｙjに接続されている。
【００４３】
各画素Ｐi,j〜Ｐm,nにおいては、第二トランジスタ２２のソース２２ｓは、コンタクトホール２５を通じて第三トランジスタ２３のゲート２３ｇに接続されているとともに、キャパシタ２４の一方の電極に接続されている。第三トランジスタ２３のソース２３ｓは、キャパシタ２４の他方の電極に接続されているとともに第一トランジスタ２１のドレイン２１ｄに接続されている。第三トランジスタ２３のソース２３ｓ、キャパシタ２４の他方の電極、第一トランジスタ２１のドレイン２１ｄは、何れも有機ＥＬ素子Ｅi,jの画素電極５１に接続されている。
【００４４】
有機ＥＬ素子Ｅ1,1〜Ｅm,nの共通電極の電圧は、基準電圧ＶSSに一定に保たれており、本実施形態では、有機ＥＬ素子Ｅ1,1〜Ｅm,nの共通電極が接地されることで基準電圧ＶSSが０〔Ｖ〕に設定されている。
【００４５】
次に、コントローラ１１、選択走査ドライバ５、電圧供給ドライバ６、切換回路７及びデータドライバ３について説明する。
【００４６】
図１に示すように、コントローラ１１は、外部から入力されるドットクロック信号ＣＫDT、水平同期信号ＨSYNC、垂直同期信号ＶSYNCに基づいて、データドライバ用クロック信号ＣＫ１、スタート信号ＳＴ１、ラッチ信号Ｌを含む制御信号群ＤCNTをデータドライバ３に出力し、選択走査ドライバ用クロック信号ＣＫ２、スタート信号ＳＴ２を含む制御信号ＧCNTを選択走査ドライバ５に出力し、電圧供給ドライバ用クロック信号ＣＫ３を電圧供給ドライバ６に出力する。
【００４７】
詳細に説明すると、データドライバ用クロック信号ＣＫ１は、ドットクロック信号ＣＫDTと同期し、選択列を順次シフトするための信号であり、外部回路から８ｂｉｔの赤用デジタル階調映像信号ＳR、緑用デジタル階調映像信号ＳG、青用デジタル階調映像信号ＳBがクロック信号ＣＫ１のタイミングで取り込まれる。スタート信号ＳＴ１は、水平同期信号ＨSYNCと同期し、選択列を最初の列に戻すための信号である。ラッチ信号Ｌは、水平同期信号ＨSYNCと同期し、データドライバ３内部のＤＡコンバータで一行分のデータつまり画素Ｐi,1〜Ｐi,nの分の取り込まれた赤用デジタル階調映像信号ＳR、緑用デジタル階調映像信号ＳG、青用デジタル階調映像信号ＳBをアナログ変換したアナログ階調指定信号に基づいたアナログ階調指定電流ＩDATAがパラレルで信号線Ｙ1〜Ｙnに流れるようにする信号である。選択走査ドライバ用クロック信号ＣＫ２は、水平同期信号ＨSYNCと同期し、選択行を順次シフトするための信号である。スタート信号ＳＴ２は、垂直同期信号ＶSYNCと同期し、選択行を最初の行に戻すための信号である。電圧供給ドライバ用クロック信号ＣＫ３は、選択走査ドライバ用クロック信号ＣＫ２よりも周期の長いクロック信号である。
【００４８】
選択走査ドライバ５は、いわゆるシフトレジスタであり、ｍ個のフリップフロップ回路等を直列に接続した構成を有する。つまり、選択走査ドライバ５は、コントローラ１１から入力した選択走査ドライバ用クロック信号ＣＫ２に基づいて選択走査線Ｘ1から選択走査線Ｘmへの順（選択走査線Ｘmの次は選択走査線Ｘ1）にオンレベル（ハイレベル）を順次出力することで、選択走査線Ｘ1〜Ｘmを順次選択するものである。
【００４９】
詳細には図４に示されるように、選択走査ドライバ５は、選択信号としてハイレベルのオン電圧ＶON（基準電圧ＶSSよりも十分に高い。）又はローレベルのオフ電圧ＶOFF（基準電圧ＶSS以下である。）の何れかのレベルの電圧を選択走査線Ｘ1〜Ｘmに個別に印加することによって、選択走査線Ｘ1〜Ｘmを順次選択する。ここで、図４において横軸は時間を表す。
【００５０】
即ち、選択走査ドライバ５がオンレベルの選択信号としてオン電圧ＶONを選択走査線Ｘiに印加するように設定されており、これによりｉ行目の選択走査線Ｘiが選択される。選択走査ドライバ５がオン電圧ＶONをｉ行目の選択走査線Ｘiに印加することによりｉ行目の選択走査線Ｘiが選択されている期間を、ｉ行目の選択期間ＴSEと称する。
【００５１】
選択走査ドライバ５がオン電圧ＶONをｉ行目の選択走査線Ｘiに印加することにより、ｉ行目の選択走査線Ｘiに接続された画素回路Ｄi,1〜Ｄi,n各々では、トランジスタ２１，２２がオン状態になる。第一トランジスタ２１がオン状態になることによって信号線Ｙ1〜Ｙnに流れる電流がそれぞれ画素回路Ｄi,j〜Ｄi,nに流れ得るようになる。一方、ｉ行目の選択走査線Ｘiが選択されている選択期間ＴSE以外の非選択期間ＴNSEでは、選択走査ドライバ５がオフ電圧ＶOFFを選択走査線Ｘiに印加する。これにより、ｉ行目の選択走査線Ｘiに接続された各画素回路Ｄi,1〜Ｄi,nでは、トランジスタ２１，２２がオフ状態になる。第一トランジスタ２１がオフ状態になることで、信号線Ｙ1〜Ｙnに流れる電流はそれぞれ画素回路Ｄi,1〜Ｄi,nに流れ得ないようになる。ここで、ＴSE＋ＴNSE＝ＴSCで表される期間、つまり１行目の選択走査線Ｘ1の選択期間ＴSEの開始時刻から１行目の選択走査線Ｘ1の次の選択期間ＴSEの開始時刻までの期間が一走査期間であり、選択走査線Ｘ1〜Ｘmの選択期間ＴSEは互いに重ならない。
【００５２】
また、ｉ行目の選択走査線Ｘiの選択期間ＴSEの終了時刻から次の行の選択走査線Ｘi+1の選択期間ＴSEの開始時刻までには（つまり、選択走査ドライバ５がｉ行目の選択走査線Ｘiにオン電圧ＶONの印加を終了してから（ｉ＋１）行目の選択走査線Ｘi+1にオン電圧ＶONを印加するまでには）、時間的間隔があり、この期間（以下、リセット期間ＴRと称する。）では選択走査ドライバ５が全ての選択走査線Ｘ1〜Ｘmにオフ電圧ＶOFFを印加している。また、ｍ行目の選択走査線Ｘmの選択期間ＴSEの終了時刻から１行目の選択走査線Ｘ1の選択期間ＴSEの開始時刻までの期間（ｍ行目のリセット期間ＴR）は、他の行のリセット期間ＴRよりも長くなるように設定されている。このｍ行目の選択走査線Ｘmの選択期間ＴSEの終了時刻から１行目の選択走査線Ｘ1の選択期間ＴSEの開始時刻までの期間を、発光期間ＴLと称し、１行目の選択走査線Ｘ1の選択期間ＴSEの開始時刻からｍ行目の選択走査線Ｘmの選択期間ＴSEの終了時刻までの期間を、非発光期間ＴNLと称する。発光期間ＴLと非発光期間ＴNLの和が一走査期間ＴSCに相当する。
【００５３】
電圧供給ドライバ６は、安定した定格電圧を全ての信号供給線Ｚ1〜Ｚmに印加するための独立電源であり、クロック信号ＣＫ３に従った位相の信号を信号供給線Ｚ1〜Ｚmに出力する。即ち、選択走査ドライバ５が１行目の選択走査線Ｘ1からｍ行目の選択走査線Ｘmを順に選択している期間、すなわち非発光期間ＴNLでは、電圧供給ドライバ６がローレベルとなる階調指定電流用基準電圧ＶLOWを全ての信号供給線Ｚ1〜Ｚmに印加するように設定されている。一方、選択走査ドライバ５がｍ行目の選択走査線Ｘmを選択してから１行目の選択走査線Ｘ1を選択するまでの期間、すなわち発光期間ＴLでは、階調指定電流用基準電圧ＶLOWよりもハイレベルの駆動電流用基準電圧ＶHIGHを全ての信号供給線Ｚ1〜Ｚmに印加するように設定されている。
【００５４】
ここで、選択走査ドライバ５によってｍ行目の選択走査線Ｘmに出力されている信号がオフ電圧ＶOFFに下がった後に電圧供給ドライバ６から信号供給線Ｚ1〜Ｚmに出力される信号が階調指定電流用基準電圧ＶLOWから駆動電流用基準電圧ＶHIGHに立ち上がる。この時が、非発光期間ＴNLの終了時であり、且つ、発光期間ＴLの開始時である。電圧供給ドライバ６から信号供給線Ｚ1〜Ｚmに出力される信号がハイレベルの駆動電流用基準電圧ＶHIGHからローレベルの階調指定電流用基準電圧ＶLOWに下がると、選択走査ドライバ５によって１行目の選択走査線Ｘ1に出力されている信号がオン電圧ＶONに立ち上がる。この時が、発光期間ＴL及び一走査期間ＴSCの終了時であり、且つ、次の一走査期間ＴSC及び次の非発光期間ＴNLの開始時である。
【００５５】
また、電圧供給ドライバ６が駆動電流用基準電圧ＶHIGHを信号供給線Ｚ1〜Ｚmに印加した後に、選択走査ドライバ５が１行目の選択走査線Ｘ1からｍ行目の選択走査線Ｘmを順に選択していき、その時の非発光期間ＴNLにおいて電圧供給ドライバ６が再び階調指定電流用基準電圧ＶLOWを信号供給線Ｚ1〜Ｚmに印加する。以上のように、電圧供給ドライバ６が階調指定電流用基準電圧ＶLOWを信号供給線Ｚ1〜Ｚmに印加することと駆動電流用基準電圧ＶHIGHを信号供給線Ｚ1〜Ｚmに印加することを繰り返し、電圧供給ドライバ６が階調指定電流用基準電圧ＶLOWを信号供給線Ｚ1〜Ｚmに印加している最中には選択走査ドライバ５が選択走査線Ｘ1〜選択走査線Ｘmを順次選択するようになっている。
【００５６】
電圧供給ドライバ６によって印加される階調指定電流用基準電圧ＶLOWは基準電圧ＶSS以下に設定されているため、非発光期間ＴNL中に各画素Ｐi,jの第三トランジスタ２３がオン状態となっても、有機ＥＬ素子Ｅi,jのアノード−カソード間にはゼロ電圧又は逆バイアス電圧が印加されていることになるから、有機ＥＬ素子Ｅi,jに電流が流れないので、有機ＥＬ素子Ｅi,jが発光することがない。一方、電圧供給ドライバ６によって印加される駆動電流用基準電圧ＶHIGHが基準電圧ＶSSより高く、図５に示すように、第三トランジスタ２３のソース−ドレイン間電圧ＶDSが飽和領域になるように設定されている。そのため、発光期間ＴL中に第三トランジスタ２３がオン状態となっていれば、有機ＥＬ素子Ｅi,jに順バイアス電圧が印加されていることになるから、信号供給線Ｚiから有機ＥＬ素子Ｅi,jへと電流が流れ、有機ＥＬ素子Ｅi,jが発光する。
【００５７】
駆動電流用基準電圧ＶHIGHについて説明する。図５は、Ｎチャネル型の電界効果トランジスタの電流−電圧特性を表したグラフである。図５において、横軸はドレイン−ソース間の電圧のレベルを表し、縦軸はドレイン−ソース間の電流のレベルを表す。図中の不飽和領域（ソース−ドレイン間電圧ＶDS＜ドレイン飽和閾電圧ＶTHとなっている領域：ドレイン飽和閾電圧ＶTHは、ゲート−ソース間電圧ＶGSの関数であり、ゲート−ソース間電圧ＶGSが定まればゲート−ソース間電圧ＶGSで一義的に定まる。）では、ゲート−ソース間電圧ＶGSが一定であると、ソース−ドレイン間電圧ＶDSが大きくなるにつれてソース−ドレイン間電流ＩDSが大きくなる。更に、図中の飽和領域（ソース−ドレイン間電圧ＶDS≧ドレイン飽和閾電圧ＶTH）では、ゲート−ソース間電圧ＶGSが一定であると、ソース−ドレイン間電圧ＶDSが大きくなってもソース−ドレイン間電流ＩDSはほぼ一定となる。
【００５８】
また、図５において、ゲート−ソース間電圧ＶGS0〜ＶGSMAXは、ＶGS0＝０〔Ｖ〕＜ＶGS1＜ＶGS2＜ＶGS3＜ＶGS4＜ＶGSMAXの関係となっている。つまり、図５から明らかなように、ドレイン−ソース間電圧ＶDSが一定の場合、ゲート−ソース間電圧ＶGSが大きくなるにつれて、不飽和領域、飽和領域のいずれであってもドレイン−ソース間電流ＩDSが大きくなる。更に、ゲート−ソース間電圧ＶGSが大きくなるにつれて、ドレイン飽和閾電圧ＶTHが大きくなる。
【００５９】
以上のことから、不飽和領域では、ソース−ドレイン間電圧ＶDSがわずかに変わるとソース−ドレイン間電流ＩDSが変わってしまうが、飽和領域では、ゲート−ソース間電圧ＶGSによってドレイン−ソース間電流ＩDSが一義的に定まる。
【００６０】
ここで、第三トランジスタ２３に最大のゲート−ソース間電圧ＶGSMAXが印加されている時のドレイン−ソース間電流ＩDSは、最大輝度で発光する有機ＥＬ素子Ｅi,jの画素電極５１と共通電極との間に流れる電流に設定されている。
また、第三トランジスタ２３のゲート−ソース間電圧ＶGSが最大電圧ＶGSMAXであっても、第三トランジスタ２３が飽和領域を維持するように、下記に示す条件式を満たしている。
ＶHIGH−ＶE−ＶSS≧ＶTHMAX
ここで、ＶEは、発光寿命期間中に有機ＥＬ素子Ｅi,jを最高輝度で発光するのに要するアノード−カソード間の電圧である。ＶTHMAXは、ＶGSMAX時のトランジスタ２３のソース−ドレイン間の飽和閾電圧レベルである。以上の条件式を満たすように駆動電流用基準電圧ＶHIGHが設定されている。従って、第三トランジスタ２３と直列に接続された有機ＥＬ素子Ｅi,jの分圧により第三トランジスタ２３のソース−ドレイン間電圧ＶDSが低くなっても、ソース−ドレイン間電圧ＶDSが常に飽和状態の範囲内なので、第三トランジスタ２３に流れるソース−ドレイン間電流ＩDSはゲートソース間電圧ＶGSにより一義的に決まることになる。
【００６１】
図１に示すように、切換回路７は単位切換回路Ｓ1〜Ｓnで構成されており、単位切換回路Ｓ1〜Ｓnはそれぞれ信号線Ｙ1〜Ｙnに接続されており、更にデータドライバ３の電流端子ＣＴ1〜ＣＴnが単位切換回路Ｓ1〜Ｓnにそれぞれ接続されている。単位切換回路Ｓ1〜Ｓnには、コントローラ１１から出力される切換信号φ及びリセット電圧ＶRが入力される。
【００６２】
切替回路Ｓj（切替回路Ｓjは、ｊ列目の信号線Ｙjに接続されている。）は、データドライバ３による階調指定電流ＩDATAを信号線Ｙjに流すことと、コントローラ１１によるリセット電圧ＶRを信号線Ｙjに印加することの何れか一方に切り換えるものである。つまり、コントローラ１１から単位切換回路Ｓjに出力する切換信号φがハイレベルの場合には、単位切換回路Ｓjは電流端子ＣＴjの電流を遮断するとともにコントローラ１１からのリセット電圧ＶRを信号線Ｙjに出力する。一方、コントローラ１１から単位切換回路Ｓjに出力する切換信号φがローレベルの場合には、単位切換回路Ｓjは電流端子ＣＴjの電流を信号線Ｙjに流すとともにコントローラ１１からのリセット電圧ＶRを遮断する。なお、切換信号φのハイ・ローと切替回路Ｓjの出力との関係は、逆であっても良い。
【００６３】
切替回路Ｓjの一例について説明する。切替回路Ｓjは、Ｐチャネル型の電界効果トランジスタ３１と、Ｎチャネル型の電界効果トランジスタ３２とから構成される。トランジスタ３１のゲート及びトランジスタ３２のゲートはコントローラ１１に接続され、切換信号φがコントローラ１１からトランジスタ３１のゲート及びトランジスタ３２のゲートに入力される。トランジスタ３１のソースは信号線Ｙjに接続されており、トランジスタ３１のドレインは電流端子ＣＴjに接続されている。トランジスタ３２のドレインは信号線Ｙjに接続されている。トランジスタ３２のソースはコントローラ１１に接続され、リセット電圧ＶRがトランジスタ３２のソースに入力される。この構成では、コントローラ１１から出力された切換信号φがハイレベルの場合に、トランジスタ３２がオン状態になり、トランジスタ３１がオフ状態になる。一方、コントローラ１１から出力された切換信号φがローレベルの場合に、トランジスタ３１がオン状態になり、トランジスタ３２がオフ状態になる。なお、トランジスタ３１をＰチャネル型としトランジスタ３２をＮチャネル型とし、切換信号φのハイ・ローを逆位相にして単位切換回路Ｓjのスイッチングを切り換えても良い。
【００６４】
ここでコントローラ１１から切換回路７に出力される切換信号φの周期について説明する。図４に示すように、選択走査ドライバ５が選択走査線Ｘ1〜Ｘmのうちの何れかに対してオン電圧ＶONを印加している時（つまり、それぞれの行の選択期間ＴSE）に、コントローラ１１から出力される切換信号φはローレベルである。一方、選択走査ドライバ５が全ての選択走査線Ｘ1〜Ｘmにオフ電圧ＶOFFを印加している時（つまり、それぞれの行のリセット期間ＴR）に、コントローラ１１から出力される切換信号φがハイレベルである。
【００６５】
階調指定電流ＩDATAの電流値は、発光する有機ＥＬ素子Ｅi,jの輝度に合わせて有機ＥＬ素子Ｅi,jに流れる電流の電流値と等しいために極めて微小な値となる。ここで信号線Ｙ1〜Ｙnの配線容量のために、信号線Ｙ1〜Ｙnに流れる階調指定電流ＩDATAに遅延が生じてしまい、選択期間ＴSEの間の時間だけでは、第三トランジスタ２３のゲート−ソース間に階調指定電流ＩDATAに応じた電荷をチャージアップできないといった問題を生じていた。このため、ある選択走査線Ｘiの選択期間ＴSEと次の選択走査線Ｘi+1の選択期間ＴSEとの間のリセット期間ＴRに信号線Ｙ1〜Ｙnに強制的にリセット電圧ＶRを印加したので、特に階調指定電流ＩDATAの電流値が小さい輝度階調の場合であっても、選択期間ＴSE内に第三トランジスタ２３のゲート−ソース間に階調指定電流ＩDATAに応じた電荷をチャージアップすることができる。
【００６６】
なお、切換回路７が設けられてなくても良く、この場合には、データドライバ３の電流端子ＣＴ1〜ＣＴnは信号線Ｙ1〜Ｙnにそれぞれ接続されることになる。
【００６７】
図１に示されるように、データドライバ３の電流端子ＣＴ1〜ＣＴnには、それぞれ単位切換回路Ｓ1〜Ｓnを介して、それぞれ信号線Ｙ1〜Ｙnが接続されている。データドライバ３は、コントローラ１１からデータドライバ用クロック信号ＣＫ１、スタート信号ＳＴ１、ラッチ信号Ｌを含む制御信号群ＤCNTが入力され、外部回路からの８ｂｉｔの赤用デジタル階調映像信号ＳR、緑用デジタル階調映像信号ＳG、青用デジタル階調映像信号ＳBを取り込む。データドライバ３に取り込まれたデジタル信号は、データドライバ３内のＤＡコンバータでアナログ変換される。データドライバ３は、ラッチ信号Ｌ及びアナログ変換された信号に基づいた階調指定電流ＩDATAが信号線Ｙ1〜Ｙnからそれぞれの単位切換回路Ｓ1〜Ｓnを介して、データドライバ３のそれぞれの電流端子ＣＴ1〜ＣＴnに向かって流れるように制御する。具体的には、データドライバ３は、各行の選択期間ＴSEにおいて、選択された行の信号供給線Ｚiから各画素回路Ｄi,1〜Ｄi,nの第三トランジスタ２３及び第一トランジスタ２１、それぞれの信号線Ｙ1〜Ｙn、それぞれの単位切換回路Ｓ1〜Ｓnを経てそれぞれの電流端子ＣＴ1〜ＣＴnに流れる階調指定電流ＩDATAを発生させるものである。階調指定電流ＩDATAとは、赤用デジタル階調映像信号ＳR、緑用デジタル階調映像信号ＳG、青用デジタル階調映像信号ＳBといった階調映像信号に従った輝度で有機ＥＬ素子Ｅ1,1〜Ｅm,nを発光期間ＴL中に発光するために、発光期間ＴLに有機ＥＬ素子Ｅ1,1〜Ｅm,nに流れる電流と同じ大きさの電流であって、信号線Ｙ1〜Ｙnからそれぞれの電流端子ＣＴ1〜ＣＴnに向かって流れる電流である。
【００６８】
次に、図６〜図８を用いて画素回路Ｄ1,1〜画素回路Ｄm,nの機能について説明する。ここで、図６〜図８では、電流の流れを矢印で示している。
図６は、ｉ行目の選択期間ＴSEの電流、電圧の状態を示した回路図である。図６に示すように、ｉ行目の選択期間ＴSEでは、選択走査線Ｘiにはオン電圧ＶONが選択走査ドライバ５によって印加されているとともに、信号供給線Ｚiには指定電流基準用電圧ＶLOWが印加されている。更に、ｉ行目の選択期間ＴSEでは、それぞれの単位切換回路Ｓ1〜Ｓnがそれぞれの電流端子ＣＴ1〜ＣＴnの電流をそれぞれの信号線Ｙ1〜Ｙnに流すようにしているので、それぞれの信号線Ｙ1〜Ｙnに階調指定電流ＩDATAが流れるようにデータドライバ３によって制御されている。
【００６９】
ｉ行目の選択期間ＴSEでは、ｉ行目の各画素回路Ｄi,1〜Ｄi,nの第二トランジスタ２２がオン状態になっている。各画素回路Ｄi,1〜Ｄi,nの第二トランジスタ２２はオン状態となることにより、各画素回路Ｄi,1〜Ｄi,nの第三トランジスタ２３のゲート２３ｇにも電圧が印加され、各画素回路Ｄi,1〜Ｄi,nの第三トランジスタ２３がオン状態となる。更に、各画素回路Ｄi,1〜Ｄi,nの第一トランジスタ２１もオン状態となっているので、各画素回路Ｄi,1〜Ｄi,nの何れにおいても第一トランジスタ２１が信号供給線Ｚiから第三トランジスタ２３のドレイン２３ｄ及びソース２３ｓを介して信号線Ｙjに階調指定電流ＩDATAを流す。また、各画素回路Ｄi,1〜Ｄi,nの第三トランジスタ２３がオン状態となっているが、信号供給線Ｚiにローレベルの階調指定電流用基準電圧ＶLOWが印加されているので、信号供給線Ｚiから有機ＥＬ素子Ｅi,1〜Ｅi,nに電流は流れない。このため、信号線Ｙjに流れる階調指定電流ＩDATAの電流値と第三トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間電流ＩDSの電流値が等しくなる。第三トランジスタ２３は、ゲート２３ｇ−ソース２３ｓ間の電圧が、ドレイン２３ｄからソース２３ｓに流れる階調指定電流ＩDATAの大きさにしたがったレベルになる。このため、第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧のレベルに従った大きさの電荷がキャパシタ２４にチャージされる。
【００７０】
図７は、ｉ行目の選択期間ＴSEの終了時から発光期間ＴLの開始時までの電流、電圧の状態を示した回路図である。図７に示すように、ｉ行目の選択期間ＴSEが終了してから発光期間ＴLが開始するまでの間では、選択走査線Ｘiにはオフ電圧ＶOFFが選択走査ドライバ５によって印加されているとともに、信号供給線Ｚiには指定電流基準用電圧ＶLOWが印加されている。また、ｉ行目の選択期間ＴSEが終了してから発光期間ＴLが開始するまでの間に、選択走査ドライバ５が他の行を選択した時には、ｉ行目の選択期間ＴSEと同様に、それぞれの信号線Ｙ1〜Ｙnに階調指定電流ＩDATAが流れるようにデータドライバ３によって制御されている。
【００７１】
ｉ行目の選択期間ＴSEが終了してから発光期間ＴLが開始するまでの間では、各画素回路Ｄi,1〜Ｄi,nの第一トランジスタ２１がオフ状態となっているので、各画素回路Ｄi,1〜Ｄi,nの何れにおいても第一トランジスタ２１が信号線Ｙjに流れている階調指定電流ＩDATAを遮断し、信号供給線Ｚiから第三トランジスタ２３を介して信号線Ｙjに電流が流れないようにする。更に、各画素回路Ｄi,1〜Ｄi,nの第二トランジスタ２２がオフ状態となることによりキャパシタ２４にチャージされた電荷を閉じ込め、第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の変換された電圧のレベルを保持する。ここで、各画素回路Ｄi,1〜Ｄi,nの第三トランジスタ２３がオン状態となっているが、信号供給線Ｚiにローレベルの階調指定電流用基準電圧ＶLOWが印加されているので、信号供給線Ｚiから有機ＥＬ素子Ｅi,1〜Ｅi,nに電流は流れない。
【００７２】
図８は、発光期間ＴLの電流、電圧の状態を示した回路図である。図８に示すように、発光期間ＴLでは、選択走査線Ｘiにはオフ電圧ＶOFFが選択走査ドライバ５によって印加されているとともに、信号供給線Ｚiには駆動電流用基準電圧ＶHIGHが印加されている。
【００７３】
各画素回路Ｄi,1〜Ｄi,nの第一トランジスタ２１がオフ状態となっているので、各画素回路Ｄi,1〜Ｄi,nの何れにおいても第一トランジスタ２１が信号供給線Ｚiから第三トランジスタ２３を介して信号線Ｙjに電流が流れないようにする。更に、各画素回路Ｄi,1〜Ｄi,nの第二トランジスタ２２がオフ状態であるので、第二トランジスタ２２が第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の変換された電圧のレベルを保持する。更に、信号供給線Ｚiに、第三トランジスタ２３のソース−ドレイン間電圧ＶDSが飽和領域になるようなハイレベルの駆動電流用基準電圧ＶHIGHが印加されているとともに各画素回路Ｄi,1〜Ｄi,nの第三トランジスタ２３がオン状態となっているので、第三トランジスタ２３が信号供給線Ｚiから有機ＥＬ素子Ｅi,jに駆動電流が流れる。このときの画素回路Ｄi,1〜Ｄi,nの第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ間に変換した電圧のレベルは、選択期間ＴSEにそれぞれ信号線Ｙ1〜Ｙnに階調指定電流ＩDATAを流していたときの電圧のレベルと等しいために、有機ＥＬ素子Ｅi,1〜Ｅi,nに流れる駆動電流の電流値は階調指定電流ＩDATAの電流値に等しい。したがって有機ＥＬ素子Ｅi,1〜Ｅi,nの発光輝度は非発光期間ＴNLに各画素回路Ｄi,1〜Ｄi,nに流れる階調指定電流ＩDATAの電流値によって一義的に決まる。
【００７４】
次に、データドライバ３、選択走査ドライバ５及び電圧供給ドライバ６で有機エレクトロルミネッセンス表示パネル２を駆動する方法及び有機エレクトロルミネッセンスディスプレイ１の表示動作について説明する。
【００７５】
図４に示されるように、非発光期間ＴNLでは、選択走査ドライバ５が、コントローラ１１から入力したクロック信号ＣＫ２に基づいて、１行目の選択走査線Ｘ1からｍ行目の選択走査線Ｘmの順にオン電圧ＶONを印加して選択していく。これにより、選択走査線Ｘ1から選択走査線Ｘmの順に走査されていく。非発光期間ＴNLの後の発光期間ＴLでは、選択走査ドライバ５が全ての選択走査線Ｘ1〜Ｘmにオフ電圧ＶOFFを印加し、次の非発光期間ＴNLでは、再び選択走査ドライバ５が１行目の選択走査線Ｘ1からｍ行目の選択走査線Ｘmの順にオン電圧ＶONを印加していく。
【００７６】
選択走査ドライバ５が選択走査線Ｘ1〜Ｘmを順次選択する非発光期間ＴNLにおいて、電圧供給ドライバ６が全ての信号供給線Ｚ1〜Ｚmに階調指定電流用基準電圧ＶLOWを印加する。一方、選択走査ドライバ５がｍ行目の選択走査線Ｘmの選択を終了してから次の走査期間ＴSCに１行目の選択走査線Ｘ1を選択するまでの発光期間ＴLにおいて、電圧供給ドライバ６が全ての信号供給線Ｚ1〜Ｚmに駆動電流用基準電圧ＶHIGHを印加する。コントローラ１１から電圧供給ドライバ６に入力されるクロック信号ＣＫ３によって、電圧供給ドライバ６がこのように動作する。
【００７７】
更に、選択走査ドライバ５が選択走査線Ｘ1〜Ｘmを順次選択する非発光期間ＴNLにおいて、コントローラ１１が切換信号φを単位切換回路Ｓ1〜Ｓnに出力する。これにより、各行の選択期間ＴSEでは、単位切換回路Ｓ1〜Ｓnがそれぞれの電流端子ＣＴ1〜ＣＴnとそれぞれの信号線Ｙ1〜Ｙnとの間の電流の流れを許容するとともにそれぞれの信号線Ｙ1〜Ｙnに対するリセット電圧ＶRの印加を遮断し、各行のリセット期間ＴRでは、単位切換回路Ｓ1〜Ｓnがそれぞれの電流端子ＣＴ1〜ＣＴnとそれぞれの信号線Ｙ1〜Ｙnとの間の電流の流れを遮断するとともにそれぞれの信号線Ｙ1〜Ｙnに対するリセット電圧ＶRの印加を許容する。これにより信号線Ｙ1〜Ｙnの配線容量を迅速にチャージアップできるので特に小さい値の階調指定電流ＩDATAを信号線Ｙ1〜Ｙnに流す場合であっても第三トランジスタ２３のゲート−ソース間のキャパシタ２４に階調指定電流ＩDATAに応じた電荷を迅速にチャージアップすることができる。
【００７８】
更に、選択走査ドライバ５が選択走査線Ｘ1〜Ｘmを順次選択する非発光期間ＴNLにおいて、データドライバ３は、コントローラ１１から入力したクロック信号ＣＫ１に基づいて外部回路からの８ｂｉｔの赤用デジタル階調映像信号ＳR、緑用デジタル階調映像信号ＳG、青用デジタル階調映像信号ＳBを取り込んでラッチする。そして、非発光期間ＴNLの各行の選択期間ＴSEにおいて、データドライバ３が、ラッチした信号の階調に基づいた大きさの階調指定電流ＩDATAを信号線Ｙ1〜Ｙnに流すようにする。
【００７９】
ここで、非発光期間ＴNLにおいて、選択走査ドライバ５がオン電圧ＶONをｉ行目の選択走査線Ｘiに印加している時（つまり、ｉ行目の選択期間ＴSE）では、他の選択走査線Ｘ1〜Ｘm（Ｘiを除く。）にはオフ電圧ＶOFFが印加されている。従って、ｉ行目の選択期間ＴSEでは、ｉ行目の各画素回路Ｄi,1〜Ｄi,nの第一トランジスタ２１及び第二トランジスタ２２がオン状態であり、他の行の画素回路Ｄ1,1〜Ｄm,n（但し、画素回路Ｄi,1〜Ｄi,nを除く。）の第一トランジスタ２１及び第二トランジスタ２２がオフ状態である。
【００８０】
このようなｉ行目の選択期間ＴSEでは階調指定電流用基準電圧ＶLOWが全ての信号供給線Ｚ1〜Ｚnに印加されており、ｉ行目の各画素回路Ｄi,1〜Ｄi,nの第二トランジスタ２２がオン状態であるので、ｉ行目の各画素回路Ｄi,1〜Ｄi,nの第三トランジスタ２３のゲート２３ｇにも電圧が印加され、第三トランジスタ２３がオン状態となる。更に、このようなｉ行目の選択期間ＴSEでは、各単位切換回路Ｓ1〜Ｓnのトランジスタ３１がオン状態となることによって単位切換回路Ｓ1〜Ｓnがそれぞれの電流端子ＣＴ1〜ＣＴnとそれぞれの信号線Ｙ1〜Ｙnとの間の電流の流れを許容するので、電流端子ＣＴ1〜ＣＴnはｉ行目の信号供給線Ｚiと電気的に導通する。この時、データドライバ３がラッチ信号Ｌにより電流端子ＣＴ1〜ＣＴnに向かって階調指定電流ＩDATAを流すようにし、信号供給線Ｚiの階調指定電流用基準電圧ＶLOWが電流端子ＣＴ1〜ＣＴnの電圧よりも高く設定されている。従って、ｉ行目の各画素回路Ｄi,1〜Ｄi,nでは、第一トランジスタ２１のソース２１ｓ−ドレイン２１ｄ間及び第三トランジスタ２３のソース２３ｓ−ドレイン２３ｄ間に階調指定電流ＩDATAが流れるような電圧が第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ及びソース２３ｓ−ドレイン２３ｄ間に加わる。
【００８１】
つまり、図６に示すように、ｉ行目の選択期間ＴSE中では、データドライバ３によって各列に流れるようにされた階調指定電流ＩDATAは、信号供給線Ｚi→それぞれの画素回路Ｄi,1〜Ｄi,nの第三トランジスタ２３のドレイン２３ｄ−ソース２３ｓ間→それぞれの画素回路Ｄi,1〜Ｄi,nの第一トランジスタ２１のドレイン２１ｄ−ソース２１ｓ間→それぞれの信号線Ｙ1〜Ｙn→それぞれの切換信号Ｓ1〜Ｓnのトランジスタ３１→データドライバ３のそれぞれの電流端子ＣＴ1〜ＣＴnに向かって流れることになる。
【００８２】
ｉ行目の選択期間ＴSE中に、階調指定電流ＩDATAが信号供給線Ｚi→それぞれの画素回路Ｄi,1〜Ｄi,nの第三トランジスタ２３のドレイン２３ｄ−ソース２３ｓ間→それぞれの画素回路Ｄi,1〜Ｄi,nの第一トランジスタ２１のドレイン２１ｄ−ソース２１ｓ間→それぞれの信号線Ｙ1〜Ｙn→それぞれの切換信号Ｓ1〜Ｓnのトランジスタ３１→データドライバ３のそれぞれの電流端子ＣＴ1〜ＣＴnに向かって流れることによって、ｉ行目の選択期間ＴSE中に信号供給線Ｚi〜第三トランジスタ２３〜第一トランジスタ２１〜それぞれの信号線Ｙ1〜Ｙn〜それぞれの単位切換回路Ｓ1〜Ｓn〜データドライバ３における電圧が定常状態になる。
【００８３】
つまり、ｉ行目のそれぞれの画素回路Ｄi,1〜Ｄi,nの第三トランジスタ２３に階調指定電流ＩDATAが流れて信号供給線Ｚi〜第三トランジスタ２３〜第一トランジスタ２１〜それぞれの信号線Ｙ1〜Ｙn〜それぞれの単位切換回路Ｓ1〜Ｓn〜データドライバ３における電圧が定常状態になることによって、第三トランジスタ２３に流れる階調指定電流ＩDATAの大きさに従ったレベルの電圧が第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ間に印加され、第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧のレベルに従った大きさの電荷がキャパシタ２４にチャージされる。
【００８４】
以上のように、ｉ行目の画素回路Ｄi,1〜Ｄi,nの第三トランジスタ２３のドレイン２３ｄ−ソース２３ｓ間に流れる電流の大きさ及びソース２３ｓ−ゲート２３ｇ間の電圧のレベルも前回の一走査期間ＴSCから上書きされるので、ｉ行目の選択期間ＴSE中において、ｉ行目の画素回路Ｄi,1〜Ｄi,nのキャパシタ２４にチャージされる電荷の大きさが前回の一走査期間ＴSCから上書きされる。
【００８５】
ここで、第三トランジスタ２３〜第一トランジスタ２１〜信号線Ｙj間の任意の点での電位は、経時変化するトランジスタ２１，２２，２３の内部抵抗等に因って変化してしまう。しかしながら、本実施形態では、第三トランジスタ２３→第一トランジスタ２１→信号線Ｙjへと流れる階調指定電流ＩDATAをデータドライバ３が強制的に流しているため、トランジスタ２１，２２，２３の内部抵抗が経時変化しても、階調指定電流ＩDATAの大きさが所望通りとなる。
【００８６】
また、ｉ行目の選択期間ＴSEでは、ｉ行目の有機ＥＬ素子Ｅi,1〜Ｅi,nの共通電極が基準電圧ＶSSであり、信号供給線Ｚiが基準電圧ＶSSと同じ又は基準電圧ＶSSよりもローレベルの階調指定電流用基準電圧ＶLOWであるため、ｉ行目の有機ＥＬ素子Ｅi,1〜Ｅi,nには逆バイアス電圧が印加されるから、ｉ行目の有機ＥＬ素子Ｅi,1〜Ｅi,nには電流が流れず、有機ＥＬ素子Ｅi,1〜Ｅi,nは発光しない。ｉ行目の選択期間ＴSEに限らず非発光期間ＴNLでは、全ての有機ＥＬ素子Ｅ1,1〜Ｅm,nの共通電極は基準電圧ＶSSであり、全ての信号供給線Ｚ1〜Ｚnは基準電圧ＶSSと同じ又は基準電圧ＶSSよりも低い階調指定電流用基準電圧ＶLOWであるため、全ての有機ＥＬ素子Ｅ1,1〜Ｅm,nには逆バイアス電圧が印加されるから、全ての有機ＥＬ素子Ｅ1,1〜Ｅm,nには電流が流れず、何れの有機ＥＬ素子Ｅ1,1〜Ｅm,nも発光しない。
【００８７】
続いて、図７に示すように、ｉ行目の選択期間ＴSEの終了時刻（ｉ行目の非選択期間ＴNSEの開始時刻）では、選択走査ドライバ５から選択走査線Ｘiに出力される信号がハイレベルのオン電圧ＶONからローレベルのオフ電圧ＶOFFになり、ｉ行目の画素回路Ｄi,1〜Ｄi,nの第一トランジスタ２１のゲート２１ｇ及び第二トランジスタ２２のゲート２２ｇに対してオフ電圧ＶOFFが選択走査ドライバ５によって印加される。
【００８８】
このため、ｉ行目の非選択期間ＴNSEでは、ｉ行目の画素回路Ｄi,1〜Ｄi,nの第一トランジスタ２１がオフ状態になり、オフ状態の第一トランジスタ２１によって電流が信号供給線Ｚiからそれぞれの信号線Ｙ1〜Ｙnへ流れないようになる。更に、ｉ行目の非選択期間ＴNSEでは、ｉ行目の各画素回路Ｄi,1〜Ｄi,nの第二トランジスタ２２がオフ状態になると、直前のｉ行目の選択期間ＴSEにおいてキャパシタ２４にチャージされた電荷が第二トランジスタ２２によって閉じ込められている。これにより、ｉ行目の画素回路Ｄi,1〜Ｄi,nの何れにおいても、第三トランジスタ２３は、非選択期間ＴNSE中オン状態を維持し続ける。つまり、ｉ行目の画素回路Ｄi,1〜Ｄi,nの何れにおいても、非選択期間ＴNSEにおける第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧ＶGSの大きさがその直前の選択期間ＴSEにおける第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧ＶGSの大きさと等しくなるように、第二トランジスタ２２が第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧ＶGSを保持する。
【００８９】
そして、ｉ行目の選択期間ＴSEが終了して発光期間ＴLが開始するまでの間は、電圧供給ドライバ６が階調指定電流用基準電圧ＶLOWを全ての信号供給線Ｚ1〜Ｚnに印加している。そのため、ｉ行目の選択期間ＴSEが終了して発光期間ＴLが開始するまでの間は、全ての有機ＥＬ素子Ｅ1,1〜Ｅm,nには逆バイアス電圧が印加されるから、全ての有機ＥＬ素子Ｅ1,1〜Ｅm,nには電流が流れず、何れの有機ＥＬ素子Ｅ1,1〜Ｅm,nも発光しない。
【００９０】
ここで、ｉ行目の選択期間ＴSEが終了してから（ｉ＋１）行目の選択期間ＴSEが開始するまでの間（つまり、（ｉ＋１）行目のリセット期間ＴRでは）、それぞれの単位切換回路Ｓ1〜Ｓnのトランジスタ３１がオフ状態になり、それぞれの単位切換回路Ｓ1〜Ｓnのトランジスタ３２がオン状態になる。従って、（ｉ＋１）行目のリセット期間ＴRでは、何れの信号線Ｙ1〜Ｙnにも階調指定電流ＩDATAが流れないが、リセット電圧ＶRが全ての信号線Ｙ1〜Ｙnに印加される。その上、（ｉ＋１）行目のリセット期間ＴRでは、どの行の選択期間ＴSEでもないから全ての画素回路Ｄ1,1〜Ｄm,nの第一トランジスタ２１がオフ状態となっている。従って、リセット電圧ＶRが信号線Ｙ1〜Ｙnに印加され、信号線Ｙ1〜Ｙnの寄生容量に電荷がチャージされる。
【００９１】
そして、（ｉ＋１）行目の選択期間ＴSEが開始すると、ｉ行目の場合と同様に、（ｉ＋１）行目の選択走査線Ｘi+1が選択走査ドライバ５によって選択されることによって、更に各単位切換回路Ｓ1〜Ｓnのトランジスタ３１がオン状態となることによって、それぞれの列において信号供給線Ｚi+1→第三トランジスタ２３→第一トランジスタ２１→それぞれの信号線Ｙ1〜Ｙn→それぞれの単位切換回路Ｓ1〜Ｓnのトランジスタ３１→データドライバ３に向かった階調指定電流ＩDATAが流れる。その後、（ｉ＋１）行目の非選択期間ＴNSEとなって、ｉ行目の場合と同様に（ｉ＋１）行目の画素回路Ｄi+1,1〜Ｄi+1,nの第一トランジスタ２１がオフ状態になり、オフ状態の第一トランジスタ２１によって電流が信号供給線Ｚi+1からそれぞれの信号線Ｙ1〜Ｙnへ流れない。
【００９２】
以上のように、リセット期間ＴRでは、リセット電圧ＶRが信号線Ｙ1〜Ｙnに強制的に印加されるので、信号線Ｙ1〜Ｙnの寄生容量のチャージ量を小さい電流が流れるときに定常化されるときのチャージ量の近づける。そのため、（ｉ＋１）行目のリセット期間ＴRの後の（ｉ＋１）行目の選択期間ＴSEにおいて信号線Ｙ1〜Ｙnに流れる電流が微小であっても速やかに定常状態にすることができる。
【００９３】
以上のように、非発光期間ＴNLにおいて選択走査ドライバ５が選択走査線Ｘ1〜Ｘnを行順次に選択していき、それぞれの選択走査線Ｘ1〜Ｘnの選択期間ＴSEにおいてデータドライバ３が階調指定電流ＩDATAを信号線Ｙ1〜Ｙnに流すことによって、階調指定電流ＩDATAの大きさが画素回路Ｄ1,1〜Ｄm,nの第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧の大きさに変換することが行順次に行われる。
【００９４】
図８に示すように、非発光期間ＴNLの後の発光期間ＴLでは、選択走査ドライバ５が全ての選択走査線Ｘ1〜Ｘmにオフ電圧ＶOFFを印加しているので、何れの画素回路Ｄ1,1〜Ｄm,nでも第一トランジスタ２１及び第二トランジスタ２２がオフ状態となっている。第二トランジスタ２２がオフ状態であると、上述したように、第二トランジスタ２２が第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧ＶGSを保持する。更に、非発光期間ＴＮＬの後の発光期間ＴＬでは、電圧供給ドライバ６が全ての信号供給線Ｚ1〜Ｚmに駆動電流用基準電圧ＶHIGHを印加している。ここで、発光期間ＴLでは、全ての有機ＥＬ素子Ｅ1,1〜Ｅm,nの共通電極が基準電圧ＶSSである上、全ての信号供給線Ｚ1〜Ｚmが基準電圧ＶSSより高い駆動電流用基準電圧ＶHIGHであり、全ての画素回路Ｄ1,1〜Ｄm,nの第三トランジスタ２３がオン状態であるため、全ての有機ＥＬ素子Ｅ1,1〜Ｅm,nには順バイアス電圧が印加される。従って、画素回路Ｄ1,1〜Ｄm,nの何れにおいても、それぞれの信号供給線Ｚ1〜Ｚmから第三トランジスタ２３を通じてそれぞれの有機ＥＬ素子Ｅ1,1〜Ｅm,nへ駆動電流が流れ、それぞれの有機ＥＬ素子Ｅ1,1〜Ｅm,nが発光する。
【００９５】
つまり、発光期間ＴL中のそれぞれの画素回路Ｄi,jにおいては、第一トランジスタ２１が、信号線Ｙjと第三トランジスタ２３との間を電気的に遮断するように機能し、第二トランジスタ２２が、キャパシタ２４の電荷を閉じ込めることによって、選択期間ＴSEにおいて変換された第三トランジスタ２３のゲート２３ｇ−ソース２３ｓ間の電圧のレベルを保持するように機能し、第三トランジスタ２３が、保持されたゲート２３ｇ−ソース２３ｓ間の電圧のレベルに応じた大きさの駆動電流を有機ＥＬ素子Ｅi,jに流すように機能する。
【００９６】
ここで、発光期間ＴL中にそれぞれの有機ＥＬ素子Ｅ1,1〜Ｅm,nに流れる駆動電流の大きさは、それぞれの画素回路Ｄ1,1〜Ｄm,nの第三トランジスタ２３に流れる電流の大きさと同じであり、従って、選択期間ＴSEにおいてそれぞれの画素回路Ｄ1,1〜Ｄm,nの第三トランジスタ２３に流れる階調指定電流ＩDATAの大きさと同じである。上述したように、選択期間ＴSEでは、それぞれの画素回路Ｄ1,1〜Ｄm,nの第三トランジスタ２３に流れる階調指定電流ＩDATAの大きさは所望通りとなるから、それぞれの有機ＥＬ素子Ｅ1,1〜Ｅm,nに流れる駆動電流の大きさも所望通りになり、それぞれの有機ＥＬ素子Ｅ1,1〜Ｅm,nは所望の階調輝度で発光する。
【００９７】
以上のように本実施の形態では、発光期間ＴLでそれぞれの有機ＥＬ素子Ｅ1,1〜Ｅm,nに流れる駆動電流のレベルを、非発光期間ＴNL中の選択期間ＴSEにおいて階調指定電流ＩDATAの大きさで表している。従って、例えば、画素回路Ｄ1,1〜Ｄm,nの間で第三トランジスタ２３の特性にバラツキがあったとしても、画素回路Ｄ1,1〜Ｄm,nの間で階調指定電流ＩDATAの大きさが同じであれば、有機ＥＬ素子Ｅ1,1〜Ｅm,nの間で輝度にバラツキが生じない。つまり、本実施形態では、同じレベルの輝度階調信号が画素に出力されても画素の間で輝度が異なってしまうという面内バラツキを抑えることができる。従って、本実施形態の有機エレクトロルミネッセンスディスプレイ１は、高品質な映像表示を行える。
【００９８】
また、一行につき二つの選択走査線Ｘiと信号供給線Ｚiが設けられているが、信号供給線Ｚiに対しては走査のための信号ではなく、階調指定電流用基準電圧ＶLOWと駆動電流用基準電圧ＶHIGHからなる周期的な信号が電圧供給ドライバ６によって出力されている。この有機エレクトロルミネッセンスディスプレイ１が具備するシフトレジスタであるドライバは、選択走査ドライバ５だけである。シフトレジスタは一般的にｍ個のフリップフロップ回路等から構成されるが、周期的な信号を出力する電圧供給ドライバ６はシフトレジスタに比較しても実装面積が低く、構成が簡略であり、素子の数も少ない。従って、シフトレジスタがドライバとして二個設けられた従来の有機エレクトロルミネッセンスディスプレイに比較しても、本実施形態の有機エレクトロルミネッセンスディスプレイ１の製造コストが低く、歩留りが高い。
【００９９】
なお、本発明は、上記実施の形態に限定されることなく、本発明の趣旨を逸脱しない範囲において、種々の改良並びに設計の変更を行っても良い。
例えば、上記各実施の形態では発光素子として有機ＥＬ素子を用いているが、整流性のある他の発光素子を用いても良い。つまり、逆バイアス電圧が印加された場合には電流が流れないとともに順バイアス電圧が印加された場合には電流が流れるような発光素子であって、流れる電流の大きさに従った輝度で発光する発光素子であっても良い。整流性のある発光素子としては、例えばＬＥＤ（Light Emitting Diode）素子が挙げられる。
【図面の簡単な説明】
【０１００】
【図１】本発明を適用した実施の形態における有機エレクトロルミネッセンスディスプレイ１のブロック図である。
【図２】有機エレクトロルミネッセンスディスプレイ１の画素Ｐi,jの平面図である。
【図３】有機エレクトロルミネッセンスディスプレイ１の隣接する四つの画素Ｐi,j，Ｐi+1,j，Ｐi,j+1，Ｐi+1,j+1の等価回路図である。
【図４】有機エレクトロルミネッセンスディスプレイ１における信号のレベルを示したタイミングチャート。
【図５】Ｎチャネル型の電界効果トランジスタの電流−電圧特性を表したグラフである。
【図６】ｉ行目の隣り合う二つの画素Ｐi,j，Ｐi,j+1の等価回路図とともに、ｉ行目の選択期間ＴSEの電流、電圧の状態を示した図である。
【図７】ｉ行目の隣り合う二つの画素Ｐi,j，Ｐi,j+1の等価回路図とともに、ｉ行目の選択期間ＴSEの終了時から発光期間ＴLまでの電流、電圧の状態を示した図である。
【図８】ｉ行目の隣り合う二つの画素Ｐi,j，Ｐi,j+1の等価回路図とともに、発光期間ＴLの電流、電圧の状態を示した図である。
【符号の説明】
【０１０１】
１…有機エレクトロルミネッセンスディスプレイ（表示装置）
２…有機エレクトロルミネッセンス表示パネル（表示パネル）
３…データドライバ
５…選択走査ドライバ（走査ドライバ）
６…電圧供給ドライバ
２１  …  第一トランジスタ
２２  …  第二トランジスタ
２３  …  第三トランジスタ
Ｅ1,1〜Ｅm,n  …  有機ＥＬ素子（発光素子）
Ｙ1〜Ｙn  …  信号線
Ｘ1〜Ｘn  …  選択走査線（走査線）
Ｚ1〜Ｚn  …  信号供給線
Ｐ1,1〜Ｐm,n  …  画素
Ｄ1,1〜Ｄm,n  …  画素回路
【図１】
2005107233.tif 000003
【図２】
2005107233.tif 000004
【図３】
2005107233.tif 000005
【図４】
2005107233.tif 000006
【図５】
2005107233.tif 000007
【図６】
2005107233.tif 000008
【図７】
2005107233.tif 000009
【図８】
2005107233.tif 000010