(57)【要約】【課題】半導体チップ上の占有面積の増大を抑えながら、スプリアスを十分に抑圧したバイアス電圧を生成すること。【解決手段】調整されたバイアス電圧１０７を生成するＰＬＬ回路１１７と、直流電圧１０８及びバイアス電圧１０７に基づく電流を出力するｇｍアンプ１０９と、直流電圧１０８及びバイアス電圧１１６に基づく電流を出力するｇｍアンプ１１０と、ｇｍアンプ１０９，１１０の出力電流の差分を積分してバイアス電圧１１６を出力する積分回路１１８とを備える。【選択図】  図１
2005110106.tif 000002
【特許請求の範囲】
【請求項１】
周波数特性可変フィルタの周波数特性を制御するバイアス電圧を生成するバイアス回路であって、
基準周波数信号に基づいて調整された基準バイアス電圧を生成する調整回路と、
第１の増幅器と、
第２の増幅器と、
前記第１の増幅器の出力電流と、前記第２の増幅器の出力電流との差分を積分して前記バイアス電圧を出力する積分回路と、を備え、
前記第１の増幅器は、基準直流電圧及び前記基準バイアス電圧に基づく電流を出力するものであり、
前記第２の増幅器は、前記基準直流電圧及び前記積分回路から出力された前記バイアス電圧に基づく電流を出力するものであるバイアス回路。
【請求項２】
請求項１記載のバイアス回路であって、
前記調整回路は、トランスコンダクタンス増幅器とコンデンサとからなるｇｍ−Ｃフィルタを含み、前記ｇｍ−Ｃフィルタは、前記基準バイアス電圧によって周波数特性が制御されるものであり、
前記第１の増幅器及び前記第２の増幅器は、トランスコンダクタンス増幅器であるバイアス回路。
【請求項３】
請求項１又は２記載のバイアス回路であって、
前記基準バイアス電圧は、ＰＬＬ回路によって生成されるものであるバイアス回路。
【請求項４】
周波数特性可変フィルタの周波数特性を制御するバイアス電圧を生成するバイアス回路であって、
基準トランスコンダクタンス増幅器とコンデンサとからなるｇｍ−Ｃフィルタを含み、基準周波数信号を参照して前記基準トランスコンダクタンス増幅器のトランスコンダクタンス値を調整するための基準バイアス電圧を生成する調整回路と、
直流電圧が入力される第１のトランスコンダクタンス増幅器と、
前記直流電圧が入力され、前記第１のトランスコンダクタンス増幅器の出力電流と逆極性の電流を出力する第２のトランスコンダクタンス増幅器と、
前記第１及び第２のトランスコンダクタンス増幅器の出力電流を積分して前記バイアス電圧を出力する積分回路と、を備え、
前記第１のトランスコンダクタンス増幅器のトランスコンダクタンス値は、前記調整回路から出力された前記基準バイアス電圧によって制御されるものであり、
前記第２のトランスコンダクタンス増幅器のトランスコンダクタンス値は、前記積分回路から出力された前記バイアス電圧によって制御されるものであるバイアス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、周波数特性可変フィルタの周波数特性を制御するバイアス電圧を生成するバイアス回路に関する。
【背景技術】
【０００２】
近年、携帯電話などの無線通信装置をはじめとする電子機器においては、多くの電子回路が半導体集積回路化されている。半導体集積回路では、同一の半導体チップ上に製造した素子間における相対的な素子値の精度は、非常に高い。しかし、素子値の絶対値は、製造ロットなどによってばらつきが生じ、また、温度などの環境条件によっても変動する。
【０００３】
特に、フィルタ回路は、回路を構成する素子の素子値によって周波数特性が決定されるため、ばらつきや温度による特性の変動が生じやすい。
【０００４】
このような特性の変動は、特性を調整可能なフィルタ回路を用い、それに対し何らかの調整を加え、所望の周波数特性を得るように補正されるのが一般的である。
【０００５】
周波数特性の調整が可能なフィルタに、ｇｍ−Ｃフィルタ（トランスコンダクタ−Ｃフィルタなどと記載されることもある）がある。ｇｍ−Ｃフィルタは、入力電圧信号を電流信号に変換するトランスコンダクタンス増幅器（ｇｍアンプ）とコンデンサ（Ｃ）とにより構成される、周波数特性が可変のアクティブフィルタであり、トランスコンダクタンス増幅器のトランスコンダクタンス値（ｇｍ値）を変化させることにより、フィルタ特性を変化させることができる。
【０００６】
すなわち、トランスコンダクタンス増幅器（ｇｍアンプ）は、バイアス電圧などによって、ｇｍ値を電気的に制御することができる。
【０００７】
ｇｍ−Ｃフィルタの時定数、すなわち周波数特性は、トランスコンダクタンス増幅器（ｇｍアンプ）のｇｍ値とコンデンサの容量値との積によって決定されるため、ｇｍ値または容量値にばらつきや変動が生じても、ｇｍ値を調整することにより、所望の周波数特性を得ることが可能である。通常は、自動的に適切な値に制御されたバイアス電圧を生成するバイアス回路を付加し、同一半導体チップ上で自動調整が行われる。
【０００８】
従来、このようなバイアス回路としては、特許文献１および非特許文献１に記載される、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）を用いる技術がある。非特許文献１は基本技術を開示しており、特許文献１は、その基本技術の変形、応用例を開示している。
【０００９】
図３は、従来技術の基本的な考え方を説明するための回路図である。図３において、スレーブフィルタ３１０は、制御対象のｇｍ−Ｃフィルタ（トランスコンダクタンス増幅器３０８とコンデンサ３０９とで構成される、特性可変のアクティブローパスフィルタ）であり、トランスコンダクタンス増幅器３０８に与えられるバイアス電圧３０７により、トランスコンダクタンス増幅器３０８のｇｍ値が電気的に制御され、その結果スレーブフィルタ３１０の周波数特性を変化させることができる。
【００１０】
ＰＬＬ回路３１１は、負帰還制御により、調整されたバイアス電圧３０７を発生させるバイアス発生回路として機能する。
【００１１】
このＰＬＬ回路３１１は、マスターフィルタ３０４と、位相比較器３０５と、ローパスフィルタ３０６と、を有する。
【００１２】
マスターフィルタ３０４は、スレーブフィルタ３１０を調整するためのリファレンス回路として機能するものであり、トランスコンダクタンス増幅器３０２とコンデンサ３０３とで構成される。
【００１３】
トランスコンダクタンス増幅器３０２は、バイアス電圧３０７によってｇｍ値が電気的に制御され、その結果として、マスターフィルタ３０４の周波数特性が制御される。また、位相比較器３０５が、マスターフィルタ３０４の出力信号と、入力端子３０１から入力される基準周波数信号との位相比較を行い、ローパスフィルタ３０６が、位相比較器３０５の出力の直流電圧成分を抽出して、バイアス電圧３０７を発生させる。
【００１４】
つまり、マスターフィルタ３０４と位相比較器３０５とローパスフィルタ３０６は、ＰＬＬ回路３１１を構成し、基準周波数信号とマスターフィルタ３０４の出力信号との位相差に応じて変化するバイアス電圧３０７がマスターフィルタ３０４の周波数特性を制御する。
【００１５】
そして、特定の位相差の状態で、ＰＬＬのループが安定（ロック）する。ループが安定する位相差の典型的な例は、９０°である。
【００１６】
ここで、スレーブフィルタ３１０は、マスターフィルタ３０４と位相比較器３０５とローパスフィルタ３０６とから構成されるＰＬＬ回路３１１のループが安定した状態において、所望の周波数特性が得られるように設計される。すなわち、スレーブフィルタ３１０が所望の周波数特性であるとき、マスターフィルタ３０４の周波数特性が、基準周波数信号３０１に対して位相遅れ９０°となるように設計されている。一般には、このとき、トランスコンダクタンス増幅器３０８のｇｍ値とトランスコンダクタンス増幅器３０２のｇｍ値とが一致するように各フィルタが設計される。
【００１７】
基準周波数信号３０１に周波数精度の高い信号を用いることにより、マスターフィルタ３０４の周波数特性を正確に調整するためのバイアス電圧３０７が生成され、その結果、スレーブフィルタ３１０が所望の周波数特性に精度よく調整される。
【００１８】
しかしながら、従来のバイアス回路においては、位相比較器３０５の直流電圧成分をローパスフィルタ３０６で抽出してバイアス電圧３０７としているため、位相比較器３０５の高調波等の不要な周波数成分（スプリアス）が十分に抑圧されず、バイアス電圧にノイズが生じる。バイアス電圧に不要な交流成分が含まれると、スレーブフィルタ３１０の周波数特性を、所望の特性に制御することができない。
【００１９】
この対策として、本発明者は、本発明前に、図４に示すように、ＰＬＬ回路３１１とスレーブフィルタ３１０との間にローパスフィルタ４１２を設け、ＰＬＬ回路３１１から出力されるバイアス電圧３０７を平滑し、その平滑化されたバイアス電圧４１３をスレーブフィルタ３１０に与えることで、スプリアスの影響を抑圧することを検討した。
【００２０】
しかし、スプリアスを十分に抑圧するためには、ローパスフィルタ４１２のカットオフ周波数が十分に低いことが必要であり、カットオフ周波数の非常に低いローパスフィルタは、一般に抵抗値や容量値が非常に大きくなり、半導体チップに集積することが困難である、という問題が生じる。
【００２１】
すなわち、半導体チップ上に集積化できる素子値は占有面積とのトレードオフの関係にあり、限界があるため、現実には、ローパスフィルタを追加することによってバイアス電圧３０７に重畳されるスプリアスを十分に抑圧することは困難である。
【００２２】
【特許文献１】特開平１１−２７０９４号公報（図１）
【非特許文献１】Ｖｅｎｕｇｏｐａｌ Ｇｏｐｉｎａｔｈａｎ ｅｔ ａｌ．，”Ｄｅｓｉｇｎ Ｃｏｎｓｉｄｅｒａｔｉｏｎ ｆｏｒ Ｈｉｇｈ−Ｆｒｅｑｕｅｎｃｙ Ｃｏｎｔｉｎｕｏｕｓ−Ｔｉｍｅ Ｆｉｌｔｅｒｓ ａｎｄ Ｉｍｐｌｅｍｅｎｔａｔｉｏｎ ｏｆ ａｎ Ａｎｔｉａｌｉａｓｉｎｇ Ｆｉｌｔｅｒ ｆｏｒ Ｄｉｇｉｔａｌ Ｖｉｄｅｏ”，ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ−Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ， Ｖｏｌ．２５， Ｎｏ．６， ｐｐ．１３６８−１３７８， Ｄｅｃ．１９９０（Ｆｉｇ．１）
【発明の開示】
【発明が解決しようとする課題】
【００２３】
本発明は、上記のような考察に基づいてなされたものであり、半導体チップ上の占有面積の増大を抑えながら、スプリアスを十分に抑圧したバイアス電圧を生成することができるバイアス回路を提供することを目的とする。
【課題を解決するための手段】
【００２４】
本発明のバイアス回路は、周波数特性可変フィルタの周波数特性を制御するバイアス電圧を生成するバイアス回路であって、基準周波数信号に基づいて調整された基準バイアス電圧を生成する調整回路と、第１の増幅器と、第２の増幅器と、前記第１の増幅器の出力電流と、前記第２の増幅器の出力電流との差分を積分して前記バイアス電圧を出力する積分回路と、を備え、前記第１の増幅器が、基準直流電圧及び前記基準バイアス電圧に基づく電流を出力するものであり、前記第２の増幅器が、前記基準直流電圧及び前記積分回路から出力された前記バイアス電圧に基づく電流を出力するものである。
【００２５】
第１、第２の増幅器の出力電流の差分を、積分回路を介して第２の増幅器へバイアス電圧として供給することにより、基準バイアス電圧にスプリアスが含まれる場合であっても、半導体チップ上の占有面積の増大を抑えながら、スプリアスを十分に抑圧したバイアス電圧を生成することができる。
【００２６】
また、本発明のバイアス回路は、前記調整回路が、トランスコンダクタンス増幅器とコンデンサとからなるｇｍ−Ｃフィルタを含み、前記ｇｍ−Ｃフィルタは、前記基準バイアス電圧によって周波数特性が制御されるものであり、前記第１の増幅器及び前記第２の増幅器が、トランスコンダクタンス増幅器であるものである。この構成により、基準バイアス電圧にスプリアスが含まれる場合であっても、半導体チップ上の占有面積の増大を抑えながら、スプリアスを十分に抑圧したバイアス電圧を生成することができる。
【００２７】
また、本発明のバイアス回路は、前記基準バイアス電圧が、ＰＬＬ回路によって生成されるものである。この構成により、基準バイアス電圧にスプリアスが含まれる場合であっても、半導体チップ上の占有面積の増大を抑えながら、スプリアスを十分に抑圧したバイアス電圧を生成することができる。
【００２８】
さらに、本発明のバイアス回路は、周波数特性可変フィルタの周波数特性を制御するバイアス電圧を生成するバイアス回路であって、基準トランスコンダクタンス増幅器とコンデンサとからなるｇｍ−Ｃフィルタを含み、基準周波数信号を参照して前記基準トランスコンダクタンス増幅器のトランスコンダクタンス値を調整するための基準バイアス電圧を生成する調整回路と、直流電圧が入力される第１のトランスコンダクタンス増幅器と、前記直流電圧が入力され、前記第１のトランスコンダクタンス増幅器の出力電流と逆極性の電流を出力する第２のトランスコンダクタンス増幅器と、前記第１及び第２のトランスコンダクタンス増幅器の出力電流を積分して前記バイアス電圧を出力する積分回路と、を備え、前記第１のトランスコンダクタンス増幅器のトランスコンダクタンス値が、前記調整回路から出力された前記基準バイアス電圧によって制御されるものであり、前記第２のトランスコンダクタンス増幅器のトランスコンダクタンス値が、前記積分回路から出力された前記バイアス電圧によって制御されるものである。
【００２９】
この構成により、基準バイアス電圧にスプリアスが含まれる場合であっても、半導体チップ上の占有面積の増大を抑えながら、スプリアスを十分に抑圧したバイアス電圧を生成することができる。
【発明の効果】
【００３０】
本発明によれば、半導体チップ上の占有面積の増大を抑えながら、スプリアスを十分に抑圧したバイアス電圧を生成することができる。
【発明を実施するための最良の形態】
【００３１】
以下、本発明のバイアス回路の実施の形態について、図面を参照して説明する。
図１は、本発明の一実施の形態のバイアス回路の構成を説明するためのブロック図である。
図示されるように、本実施の形態のバイアス回路は、スレーブフィルタ１１５（制御対象のｇｍ−Ｃフィルタであり、トランスコンダクタンス増幅器１１３とコンデンサ１１４とからなる）の周波数特性を調整するための制御電圧（バイアス電圧）を発生させる回路であり、ＰＬＬ回路１１７と、交流成分抑圧回路１２０とを備える。
【００３２】
ＰＬＬ回路１１７は、入力端子１０１から入力される基準周波数信号に基づいて調整されたバイアス電圧１０７を生成する。このバイアス電圧１０７は、スレーブフィルタ１１５を制御するバイアス電圧の基準となるものである。そして、そのバイアス電圧に重畳される不要な交流成分（低周波数のノイズを含む）を、後段の交流成分抑圧回路１２０で抑圧し、極めて安定なバイアス電圧とし、その安定なバイアス電圧が、スレーブフィルタ１１５を構成するトランスコンダクタンス増幅器（ｇｍアンプ）１１３に供給される。
【００３３】
ＰＬＬ回路１１７は、先に図３を用いて説明したＰＬＬ回路３１１と同様の構成を有する。すなわち、ＰＬＬ回路１１７は、マスターフィルタ１０４と、位相比較器１０５と、ローパスフィルタ１０６と、を備え、負帰還制御により、調整された（安定した）バイアス電圧１０７を生成する調整回路として機能するものである。
【００３４】
マスターフィルタ１０４は、トランスコンダクタンス増幅器１０２とコンデンサ１０３とで構成され、スレーブフィルタ１１５の周波数特性を調整するためのリファレンス回路として機能するものである。トランスコンダクタンス増幅器１０２はバイアス電圧１０７によってｇｍ値が電気的に制御され、その結果として、マスターフィルタ１０４の周波数特性が制御される。
【００３５】
位相比較器１０５は、マスターフィルタ１０４の出力信号と、入力端子１０１から入力される基準周波数信号との位相比較を行い、ローパスフィルタ１０６は、位相比較器１０５から出力される位相誤差の直流電圧成分を抽出して、バイアス電圧１０７を発生させる。
【００３６】
つまり、マスターフィルタ１０４と位相比較器１０５とローパスフィルタ１０６により、ＰＬＬ回路１１７が構成され、入力端子１０１に与えられる基準周波数信号とマスターフィルタ１０４の出力信号との位相差に応じて変化するバイアス電圧１０７が、マスターフィルタ１０４の周波数特性を制御する。
【００３７】
そして、特定の位相差の状態で、ＰＬＬのループが安定（ロック）する。ループが安定する位相差の典型的な例は、９０°である。ここで、スレーブフィルタ１１５は、マスターフィルタ１０４と位相比較器１０５とローパスフィルタ１０６とから構成されるＰＬＬ回路１１７のループが安定した状態において、所望の周波数特性が得られるように設計される。
【００３８】
すなわち、スレーブフィルタ１１５が所望の周波数特性であるとき、マスターフィルタ１０４の周波数特性が、基準周波数信号３０１に対して位相遅れ９０°となっている。
【００３９】
そして、トランスコンダクタンス増幅器１１３のｇｍ値（＝ｇｍ４）とトランスコンダクタンス増幅器１０２のｇｍ値（＝ｇｍ１）とが一致するように、各フィルタが設計されている。
【００４０】
交流成分抑圧回路１２０は、基準電圧Ｖｒ（直流電圧）が入力されると共に、出力端が共通接続された二つのトランスコンダクタンス増幅器１０９、１１０（トランスコンダクタンス増幅器１０９は反転増幅器であり、トランスコンダクタンス増幅器１１０は、非反転増幅器である）と、演算増幅器（オペアンプ）１１２およびコンデンサ１１１からなる積分回路１１８と、を有し、バイアス電圧１０７に重畳された交流成分（スプリアス）を抑圧するものである。トランスコンダクタンス増幅器１０９は、基準電圧Ｖｒ及びバイアス電圧１０７に基づく電流を出力するものであり、トランスコンダクタンス増幅器１１０は、基準電圧Ｖｒ及びバイアス電圧１１６に基づく電流を出力するものである。積分回路１１８は、トランスコンダクタンス増幅器１０９の出力電流と、トランスコンダクタンス増幅器１１０の出力電流との差分を積分してバイアス電圧１１６を出力するものである。交流成分抑圧回路１２０では、積分回路１１８の出力信号がトランスコンダクタンス増幅器１１０に帰還されるように、負帰還ループが形成されている。
【００４１】
交流成分抑圧回路１２０は、ＰＬＬ回路１１７から出力されるバイアス電圧１０７の直流成分をそのまま通過させ、交流成分（低い周波数の変動成分を含む）を確実に阻止するという機能を持つ。つまり、交流成分抑圧回路１２０は、低いカットオフ周波数をもつローパスフィルタとして機能するものである。
【００４２】
次に、図１のバイアス回路の動作を説明する。まず、このバイアス回路の直流動作について説明する。
【００４３】
図１において、ループが安定した状態のＰＬＬ回路１１７が生成するバイアス電圧１０７は、交流成分抑圧回路１２０を構成する一方のトランスコンダクタンス増幅器１０９にも与えられる。
【００４４】
また、トランスコンダクタンス増幅器１０９には、基準電圧１０８（＝Ｖｒ）が入力されている。したがって、トランスコンダクタンス増幅器１０９から出力される電流は、その向きも考慮すると、−（Ｖｒ×ｇｍ２）となる。
【００４５】
また、他方のトランスコンダクタンス増幅器１１０（非反転増幅器）へも、基準電圧１０８（＝Ｖｒ）が入力されている。したがって、このトランスコンダクタンス増幅器１１０から出力される電流は、その向きも考慮すると、＋（Ｖｒ×ｇｍ３）となる。
【００４６】
２つのトランスコンダクタンス増幅器１０９、１１０の各々の出力電流は、演算増幅器１１２とコンデンサ１１１からなる積分回路１１８で加算、積分される。そして、積分回路１１８の出力電圧がトランスコンダクタンス増幅器１１０に帰還され、負帰還ループによる制御が行われる。
【００４７】
ここで、積分回路１１８の直流利得は非常に大きい（例えば、理想積分回路の直流利得は無限大）ため、負帰還ループが直流的に安定し、一定の直流電圧が積分回路１１８の出力に現れるとき、積分回路１１８へ入力される電流はほぼゼロとなる。
【００４８】
これは、２つのトランスコンダクタンス増幅器１０９、１１０の出力電流の和がゼロであることを意味する。よって、−（Ｖｒ×ｇｍ２）＋（Ｖｒ×ｇｍ３）＝０が成立する。すなわち、ｇｍ２＝ｇｍ３である。
【００４９】
したがって、トランスコンダクタンス増幅器１１０のｇｍ値（＝ｇｍ３）は、ＰＬＬ回路１１７に含まれるトランスコンダクタンス増幅器１０２のｇｍ値（＝ｇｍ１）とも一致し、所望のｇｍ値に調整される。したがって、ｇｍ１＝ｇｍ２＝ｇｍ３が成立する。このことは、ＰＬＬ回路１１７から出力されるバイアス電圧１０７の直流成分が、交流成分抑圧回路１２０を通過した後のバイアス電圧１１６においても、そのまま維持されていることを意味する。
【００５０】
次に、図１のバイアス回路の交流動作を説明する。まず、交流成分抑圧回路１２０の基本動作について考察する。
【００５１】
上記のとおり、交流成分抑圧回路１２０においては、２つのトランスコンダクタンス増幅器１０９、１１０の出力電流の和がゼロになるように（つまり、トランスコンダクタンス増幅器１１０の特性が、トランスコンダクタンス増幅器１０９の特性に一致するように）、負帰還制御がなされる。
【００５２】
したがって、ＰＬＬ回路１１７から出力されるバイアス電圧１０７が変動する場合、例えば、トランスコンダクタンス増幅器１０９の出力電流量が増大した場合であっても、トランスコンダクタンス増幅器１１０の逆極性の出力電流が同様に増大して、その変動が抑制されるように負帰還制御が働く。つまり、バイアス電圧の変動が打ち消されるように負帰還制御が行われるから、結果的に、バイアス電圧の変動成分は十分に抑圧されることになる。
【００５３】
つまり、交流成分抑圧回路１２０は、負帰還ループを利用して、カットオフ周波数が低いローパスフィルタ特性を実現していることになる。また、積分回路１１８は、演算増幅器１１２を利用したアクティブフィルタであるため、コンデンサ１１１の容量値を小さくすることも可能である。
【００５４】
図２は、本発明の一実施の形態のバイアス回路の伝達特性をモデル化したブロック図である。図２において、要素２０２は、トランスコンダクタンス増幅器１０９のバイアス電圧−出力電流間の関係を係数Ｋ（Ｋは定数）でモデル化したものである。同様に、要素２０４は、トランスコンダクタンス増幅器１１０のバイアス電圧−出力電流間の関係を係数Ｋ（Ｋは定数）でモデル化したものである。また、要素２０３は、積分回路１１８の入力電流−出力電圧間の関係を伝達関数Ａ／ｓ（Ａは定数、ｓは複素係数）でモデル化したものである。
【００５５】
入力端子２０１に与えられるＸ（ｓ）は、図１におけるマスターフィルタ１０４のバイアス電圧（すなわちＰＬＬ回路１１７が生成するバイアス電圧）１０７に相当する。
【００５６】
また、出力端子２０５に現れるＹ（ｓ）は、図１におけるスレーブフィルタ１１５のバイアス電圧１１６に相当する。
【００５７】
図１におけるバイアス電圧１０７とバイアス電圧１１６との間の交流特性（周波数特性）は、図２における閉ループ伝達関数Ｙ（ｓ）／Ｘ（ｓ）と等価であり、図２より、Ｙ（ｓ）／Ｘ（ｓ）＝（Ｋ×Ａ）／｛ｓ＋（Ｋ×Ａ）｝、すなわち、カットオフ周波数が（Ｋ×Ａ）／２π［Ｈｚ］の低域通過特性であることがわかる。
【００５８】
なお、上記の式において、定数Ｋは、トランスコンダクタンス増幅器１０９およびトランスコンダクタンス増幅器１１０へ入力される基準電圧１０８（＝Ｖｒ）と、トランスコンダクタンス増幅器１０９,１１０のバイアス電圧に対するｇｍ値の変化率とによって決まる定数である。また、Ａは、コンデンサ１１１の容量値の逆数に相当する定数である。
【００５９】
トランスコンダクタンス増幅器の電気的特性の具体例を以下に示す。トランスコンダクタンス増幅器のｇｍ値は、例えば、１０［μＳ］程度であり、バイアス電圧の１［Ｖ］の変化に対するｇｍ値の変化量は±５０［％］程度である。また、基準電圧１０８（＝Ｖｒ）として、例えば、０．１［Ｖ］程度の直流電圧を用いると、定数Ｋの値は１［μＳ］となり、トランスコンダクタンス増幅器（ｇｍアンプ）のｇｍ値と比較して一桁低い値となる。また、半導体チップ上に集積可能なコンデンサの容量値の一例は、１０［ｐＦ］程度である。以上のような典型的な定数の回路素子で構成する場合、カットオフ周波数約１６［ｋＨｚ］が実現できる。
【００６０】
仮に、従来の技術で同等のカットオフ周波数をＲＣフィルタで実現しようとする場合は、１００［ｋΩ］の抵抗と１００［ｐＦ］のコンデンサが必要となり、半導体チップ上に集積することが困難である。
【００６１】
以上のように、本発明の一実施の形態のバイアス回路は、ＰＬＬ回路１１７によって生成されたバイアス電圧１０７の直流成分は精度良く保ったまま、交流成分抑圧回路１２０が、カットオフ周波数の低い低域通過特性によってスプリアスなどの不要な交流成分を十分に抑圧するように動作する。
【００６２】
なお、本実施の形態のバイアス回路では、ＰＬＬ回路による自動調整でバイアス電圧が生成されるものとして説明したが、必ずしもＰＬＬ回路に限定されるものではなく、トランスコンダクタンス増幅器からなる回路（マスターフィルタ）をリファレンスとして、負帰還制御によって自動調整が行われる回路であればよい。
【００６３】
このように、本実施の形態のバイアス回路は、ＰＬＬ回路などの負帰還制御系を利用して調整されたバイアス電圧を生成し、別に設けたトランスコンダクタンス増幅器のｇｍ値をこのバイアス電圧によって制御する。そして、このトランスコンダクタンス増幅器の出力電流と、さらに別に設けたトランスコンダクタンス増幅器の出力電流との差分を、積分回路により積分、増幅する負帰還ループを形成することによって低域通過特性を実現する。
【００６４】
したがって、ＰＬＬ回路などを用いて生成されるバイアス電圧の直流成分を維持しつつ、負帰還ループの持つカットオフ周波数を下げる作用により、半導体チップ上に集積が困難である大きな抵抗値や容量値の素子を用いることなく、バイアス電圧に含まれるスプリアスなどの不要な交流成分を十分に抑圧することができる。結果として、ノイズが抑圧され極めて安定したバイアス電圧を生成することが可能となる。
【産業上の利用可能性】
【００６５】
本発明は、半導体チップ上の占有面積の増大を抑えながら、スプリアスを十分に抑圧したバイアス電圧を生成することができるという効果を有し、ｇｍ−Ｃフィルタの周波数特性を調整するためのバイアス回路等に適用することができる。
【図面の簡単な説明】
【００６６】
【図１】本発明の一実施の形態のバイアス回路の構成を説明するためのブロック図
【図２】本発明の一実施の形態のバイアス回路の伝達特性をモデル化したブロック図
【図３】従来のバイアス回路の構成例を示すブロック図
【図４】本発明の発明者により本発明前に検討された技術（ローパスフィルタが挿入された形態のバイアス回路）の構成を示すブロック図
【符号の説明】
【００６７】
１０１  基準周波数信号の入力端子
１０２,１０９,１１０,１１３  トランスコンダクタンス増幅器（ｇｍアンプ）
１０４  マスターフィルタ
１０５  位相比較器
１０６  ローパスフィルタ
１０７,１１６  バイアス電圧
１０８  基準電圧
１１２  演算増幅器
１１５  スレーブフィルタ
１１７  ＰＬＬ回路
１１８  積分回路
１２０  交流成分抑圧回路
１０３，１１１，１１４，３０３，３０９  コンデンサ
２０２〜２０４  要素
【図１】
2005110106.tif 000003
【図２】
2005110106.tif 000004
【図３】
2005110106.tif 000005
【図４】
2005110106.tif 000006