(57)【要約】【課題】本発明は、１μｍ以下のサブミクロン長に高い精度でＴＦＴを作製し、且つ、ＴＦＴを含む回路をさらに高速駆動させるため、ＴＦＴのゲート絶縁膜を薄膜化することを課題とする。加えて、本発明は、ゲート絶縁膜の薄膜化を実現するための処理装置をも提供する。【解決手段】本発明は、ＴＦＴの作製方法において、比較的膜厚の薄いゲート絶縁膜を形成した後、導入した窒素ガスにマイクロ波を照射して不活性雰囲気の大気圧下で窒素プラズマを生成し、ゲート絶縁膜の表面を窒化させる。プラズマ発生手段１０７の下方で基板を通過させることによって基板全面に窒化プラズマ処理を行う。【選択図】  図１
2005026358.tif 000002
【特許請求の範囲】
【請求項１】
マイクロ波によってプラズマを生成し、生成したプラズマによって被処理基板を窒化処理する窒化装置であって、
チャンバーと、被処理基板を保持する手段と、線状のプラズマ発生手段と、分子中に窒素を含んだガスを導入する手段と、を有し、
大気圧または大気圧近傍の圧力で、前記線状のプラズマ発生手段と、前記被処理基板を保持する手段のどちらか一方または双方を移動することにより窒化処理する窒化装置。
【請求項２】
請求項１において、前記線状のプラズマ発生手段は、線状の開口を有するノズル部から前記被処理基板に対して窒素プラズマが照射されることを特徴とする窒化装置。
【請求項３】
請求項１において、前記線状のプラズマ発生手段は、複数のプラズマ発生手段が線状に配列されていることを特徴とする窒化装置。
【請求項４】
請求項１乃至３のいずれか一において、前記マイクロ波は、周波数が５００ｋＨｚ〜５ＧＨｚの範囲であることを特徴とする窒化装置。
【請求項５】
絶縁表面を有する基板上に結晶構造を有する半導体層を形成する工程と、
前記半導体層を覆う絶縁膜を形成する工程と、
前記絶縁膜上にゲート電極を形成する工程と、
前記半導体層の一部にｎ型またはｐ型を付与する不純物元素を添加してソース領域またはドレイン領域を形成する工程と、を含む半導体装置の作製方法であって、
前記絶縁膜を形成した後、大気圧または大気圧近傍の圧力において、マイクロ波によって窒素プラズマを発生させ、線状のプラズマ発生手段と、被処理基板を保持する手段のどちらか一方または双方を移動させることにより前記絶縁膜表面を窒化処理することを特徴とする半導体装置の作製方法。
【請求項６】
請求項５において、前記結晶構造を有する半導体層を形成する工程は、
非晶質構造を有する第１の半導体膜に金属元素を添加する第１工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第２工程と、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する第３の工程と、
前記バリア層上に希ガス元素を含む第２の半導体膜を形成する第４工程と、
前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を選択的に除去または低減する第５工程と、
前記第２の半導体膜を除去する第６工程とを有することを特徴とする半導体装置の作製方法。
【請求項７】
請求項６において、前記結晶構造を有する第１の半導体膜を形成する第２工程は、連続発振型の固体レーザから出射された４００ｎｍ〜８００ｎｍの波長域を有するレーザー光を前記半導体膜に照射する工程であることを特徴とする半導体装置の作製方法。
【請求項８】
請求項５乃至７のいずれか一において、前記絶縁膜に含まれる窒素濃度は、５ａｔｍ％乃至２０ａｔｍ％であることを特徴とする半導体装置の作製方法。
【請求項９】
絶縁表面を有する基板上に形成された薄膜トランジスタを有する半導体装置において、
半導体膜からなる活性層と、ゲート絶縁膜と、ゲート電極とを有し、
前記ゲート絶縁膜は、５０ｎｍ以下、好ましくは１〜２０ｎｍであり、且つ、前記ゲート絶縁膜における窒素濃度は、表面から離れるにつれて減少していることを特徴とする半導体装置。
【請求項１０】
請求項９に記載された半導体装置とは、ビデオカメラ、デジタルカメラ、プロジェクター、ゴーグル型ディスプレイ、カーナビゲーション、パーソナルコンピュータ、携帯型情報端末、または電子遊技機器であることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
また、本発明は、マイクロ波を用いて生成したプラズマによって試料表面に窒化処理を行う装置に関する。
【０００４】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００５】
特に、マトリクス状に配置された表示画素毎にＴＦＴからなるスイッチング素子を設けたアクティブマトリクス型の液晶表示装置が開発されている。
【０００６】
アクティブマトリクス型の液晶表示装置においては、画素部において有効画面領域を広げる開発が進められている。有効画面領域の面積を大きくするには画素部に配置されるＴＦＴの占める面積をできるだけ小さくする必要に迫られている。また、製造コストの低減を図るために駆動回路を画素部と同一基板上に作り込む開発も進められている。同一基板上に駆動回路と画素部を形成した場合、駆動回路をＴＡＢ方式で実装したものと比べて、額縁部と呼ばれる画素領域以外の領域が占める面積が大きくなる傾向がある。額縁部の面積を小さくするために、駆動回路を構成する回路規模を小さくする必要にも迫られている。
【０００７】
また、ゲート絶縁膜が薄いＴＦＴ構造として、本出願人は、特許文献に示す構造を提案している。
【特許文献】
特開平７−９５７５１号公報
【０００８】
【発明が解決しようとする課題】
特に、有機発光素子（ＯＬＥＤ：Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｅｖｉｃｅ）においては、１つの画素に役割の異なる複数のＴＦＴが必要とされている。また、液晶表示装置においても、１つの画素にスイッチング用のＴＦＴとＳＲＡＭなどの記憶素子とを形成する試みがなされている。また、同一基板上に画素部と駆動回路とを形成する場合においても、できるだけ小型化することが望まれている。このように、ある限られた面積内に複数の素子を形成しようとする場合、平面に並べて素子を配置する設計、あるいは素子を積みあげる設計が考えられる。現状の設計ルールで平面に並べて素子を配置する場合には、占める所要面積が限られているため限界がある。
【０００９】
本発明は、液晶表示装置に代表される電気光学装置、有機発光素子を有する発光装置、ならびに半導体装置において、今後のさらなる高精細化（画素数の増大）及び小型化に伴う各表示画素ピッチの微細化を進められるように、複数の素子を限られた面積に形成し、素子が占める面積を縮小して集積することを課題とする。
【００１０】
また、本発明は、１μｍ以下のサブミクロン長に高い精度でＴＦＴを作製し、且つ、ＴＦＴを含む回路をさらに高速駆動させるため、ＴＦＴのゲート絶縁膜を薄膜化することも課題とする。加えて、本発明は、ゲート絶縁膜の薄膜化を実現するための処理装置をも提供する。
【００１１】
【課題を解決するための手段】
本発明は、ＴＦＴの作製方法において、比較的膜厚の薄いゲート絶縁膜を形成した後、導入した窒素ガスにマイクロ波を照射して不活性雰囲気の大気圧下で窒素プラズマを生成し、ゲート絶縁膜の表面を窒化させることを特徴としている。
【００１２】
ゲート絶縁膜の表面を窒化させることでＢの拡散を抑制し、ゲートリーク電流を抑え、実効的なキャリア移動度の劣化を最小限にとどめることができる。
【００１３】
プラズマ処理される領域は、細長い線状となるように複数のプラズマ発生手段を配列させてもよいし、線状の開口を有するノズルから前記被処理基板に対して窒素プラズマが照射されるようにしてもよい。
【００１４】
また、ゲート絶縁膜としては、ＰＣＶＤ法による酸化珪素膜または酸化窒化珪素膜を用い、膜厚を１ｎｍ〜５０ｎｍ、好ましくは１０ｎｍ〜３０ｎｍとして比較的薄いものとする。ＰＣＶＤ法による酸化珪素膜は、成膜温度が３５０℃〜４１０℃程度の比較的低温で成膜が行われるため、他の成膜方法に比べて柔らかい膜質が得られる。この酸化珪素膜に窒化処理を行うと、表面近傍において、窒素ラジカルが不対結合手を有するシリコンと反応してＳｉ−Ｎ結合を形成する。
【００１５】
ゲート絶縁膜の薄膜化を行うことによってＴＦＴの電気特性の向上、代表的には立ち上がり特性の向上、電気特性ばらつきの低減、さらには短チャネル効果の改善などを実現することができる。また、ゲート絶縁膜の薄膜化を行うことによってＴＦＴを含む回路をさらに高速駆動させることができる。
【００１６】
また、本発明は、素子サイズの小型化を図るため、ゲート電極のサイズも縮小する。
【００１７】
レジストをマスクとして金属膜を選択的にエッチングして配線を形成する際、エッチング処理によって金属膜だけでなくレジストも後退させながら行い、仕上がり寸法をレジスト寸法よりも細くする。レジストマスク寸法Ｌは０．７μｍ以上とすることが好ましく、例えば、レジストマスク寸法Ｌ＝０．７μｍとした場合には、０．３μｍの線幅を有する配線を形成することができる。また、レジストマスク寸法Ｌが０．６μｍ未満であると、配線を形成することができない。また、レジストマスク寸法Ｌ＝０．６μｍとした場合には、配線が形成できるものの、断面形状が三角形となるためＴＦＴのゲート線などに用いるのは困難である。
【００１８】
ＴＦＴを含む回路を高速駆動させるためには、結晶構造を有する半導体膜、代表的にはポリシリコン膜を活性層とするＴＦＴとすることが好ましい。また、本発明は非晶質構造を有する半導体膜、代表的にはアモルファスシリコンを活性層とするＴＦＴの特性向上にも適用することができる。
【００１９】
本明細書で開示する発明の構成は、図１に一例を示すように、
マイクロ波によってプラズマを生成し、生成したプラズマによって被処理基板を窒化処理する窒化装置であって、
チャンバーと、被処理基板を保持する手段と、線状のプラズマ発生手段と、分子中に窒素を含んだガスを導入する手段と、を有し、
大気圧または大気圧近傍の圧力で、前記線状のプラズマ発生手段と、前記被処理基板を保持する手段のどちらか一方または双方を移動することにより窒化処理する窒化装置である。
【００２０】
また、上記構成において、前記線状のプラズマ発生手段は、線状の開口を有するノズル部から前記被処理基板に対して窒素プラズマが照射される、或いは、複数のプラズマ発生手段が線状に配列されていることを特徴としている。
【００２１】
また、上記各構成において、前記マイクロ波は、周波数が５００ｋＨｚ〜５ＧＨｚの範囲であることを特徴としている。
【００２２】
また、半導体装置の作製方法も本発明の一つであり、その発明の構成は、
絶縁表面を有する基板上に結晶構造を有する半導体層を形成する工程と、
前記半導体層を覆う絶縁膜を形成する工程と、
前記絶縁膜上にゲート電極を形成する工程と、
前記半導体層の一部にｎ型またはｐ型を付与する不純物元素を添加してソース領域またはドレイン領域を形成する工程と、を含む半導体装置の作製方法であって、
前記絶縁膜を形成した後、大気圧または大気圧近傍の圧力において、マイクロ波によって窒素プラズマを発生させ、線状のプラズマ発生手段と、被処理基板を保持する手段のどちらか一方または双方を移動させることにより前記絶縁膜表面を窒化処理することを特徴とする半導体装置の作製方法である。
【００２３】
また、上記作製方法において、前記結晶構造を有する半導体層を形成する工程は、
非晶質構造を有する第１の半導体膜に金属元素を添加する第１工程と、
前記第１の半導体膜を結晶化させて結晶構造を有する第１の半導体膜を形成する第２工程と、
前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する第３の工程と、
前記バリア層上に希ガス元素を含む第２の半導体膜を形成する第４工程と、
前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を選択的に除去または低減する第５工程と、
前記第２の半導体膜を除去する第６工程とを有することを特徴としている。
【００２４】
また、上記作製方法において、前記結晶構造を有する第１の半導体膜を形成する第２工程は、連続発振型の固体レーザから出射された４００ｎｍ〜８００ｎｍの波長域を有するレーザー光を前記半導体膜に照射する工程であることを特徴としている。
【００２５】
また、上記作製方法において、前記絶縁膜に含まれる窒素濃度は、５ａｔｍ％乃至２０ａｔｍ％であることを特徴としている。
【００２６】
また、他の発明の構成は、
絶縁表面を有する基板上に形成された薄膜トランジスタを有する半導体装置において、
半導体膜からなる活性層と、ゲート絶縁膜と、ゲート電極とを有し、
前記ゲート絶縁膜は、５０ｎｍ以下、好ましくは１〜２０ｎｍであり、且つ、前記ゲート絶縁膜における窒素濃度は、表面から離れるにつれて減少していることを特徴とする半導体装置である。
【００２７】
ここで、シリコン基板に３０ｎｍの酸化珪素膜を形成した後、表面に窒化プラズマ処理を行ったサンプルと、比較のためシリコン基板に３０ｎｍの酸化珪素膜を形成したサンプルとを用意し、二次イオン質量分析法（ＳＩＭＳ）にて窒素濃度、炭素濃度、水素濃度、酸素濃度を測定した結果を図８、図９にそれぞれ示す。なお、図８、図９において、横軸は深さ（ｎｍ）、縦軸は濃度（ａｔｏｍｓ／ｃｍ３）である。
【００２８】
図８に示すように、窒化プラズマ処理を行ったサンプルは、表面から１０ｎｍ程度スロープをもって窒化されていることがわかる。スロープをもって窒化される深さは行われる窒化プラズマ処理の条件によって適宜設定すればよい。このサンプルにおける窒化プラズマ処理の条件は、窒素ガスを流量２０ｓｃｃｍでチャンバーに供給しながら、チャンバー圧力を０．１８Ｐａとし、マイクロ波源の電力を５００Ｗとし、処理時間を５分間としている。
【００２９】
また、窒化プラズマ処理を行った装置の断面図を図１０に示す。図１０において、１０００はシリコン基板、１００１は基板ホルダ、１００３はマイクロ波を通過させる窓、１００４ａ、１００４ｂはリング状のマグネット、１００２はチャンバーを指している。また、リング状のマグネット１００４ｂから基板までの距離は約１１５ｍｍ、基板１００３から窓までの距離は約２６５ｍｍである。
【００３０】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【００３１】
（実施の形態１）
ここでは図１、図２を用いて大気圧下の窒化処理を行うプラズマ処理装置を以下に説明する。
【００３２】
反応ガスに外部からエネルギーを与えて生じるプラズマは、ＬＳＩまたはＬＣＤなどの製造プロセスにおいて広く用いられている。一般にプラズマを生成する励起手段としては、２．４５ＧＨｚのマイクロ波を用いる場合と、１３．５６ＭＨｚのＲＦを用いる場合とがあるが、ここでは高密度のプラズマが得られるマイクロ波を用いる。
【００３３】
図１（Ａ）はプラズマ発生手段（ノズル部）１０７の断面構造図、図１（Ｂ）はプラズマ発生手段の斜視図を示しており、図２は装置全体の斜視図を示している。なお、図１と図２とで共通の部分には同じ符号を用いる。
【００３４】
図１（Ａ）において、マイクロ波発振器（マイクロ波電源ともよぶ）１００にはマイクロ波導波管１１１が接続されており、マイクロ発振器１００からマイクロ波が導入される。また、ガス導入管から導入されるガスにマイクロ波が照射されると、プラズマが生成されるようになっている。そして、生成されたプラズマは引出電極１１４ａ、１１４ｂによって電子ビームとして基板表面に引き出されるようになっている。
【００３５】
また、プラズマは拡散されるので基板表面に輸送された時には均一なプラズマ分布となる。
【００３６】
また、同時に基板ホルダ１０３にＲＦ電源１１７とマッチングボックス１１６を用いて、数百から数ＫｗのＲＦパワーを印加すれば、基板表面とプラズマ間にプラズマシースが形成され、バイアス電圧を発生させることもできる。
【００３７】
図１（Ａ）において、１１２は永久磁石、１１３はアノードである。永久磁石１１２に代えて磁場コイルを設けてもよい。また、基板１０２を固定するための基板ホルダ１０３が設けてあり、基板ホルダ１０３にはマッチングボックス１１６を介して高周波電源１１７が接続されている。なお、基板ホルダ１０３には、冷却水を循環させるための冷却系（図示せず）が接続されていてもよい。冷却系を設けると、冷却水の循環により連続的に表面処理を行う場合の加熱を防止して、連続処理による効率の向上が可能となる。
【００３８】
また、ここでは図示しないが、チャンバーの底部壁には排気口が設けてあり、排気口から処理室の内気を排出するようにしてある。
【００３９】
また、図２に示す本プラズマ処理装置においては、基板１０２として所望のサイズのガラス基板の他、プラスチック基板に代表される樹脂基板、あるいはシリコンに代表される半導体ウエハ等の基板に適用することもできる。基板１０２の搬送方式としては水平搬送が挙げられるが、第５世代（例えば１０００×１２００ｍｍあるいは１１００×１２５０ｍｍ）、第６世代（例えば１５００×１８００ｍｍ）といった大型基板を搬送する場合には、搬送機の占有面積の低減を目的として、基板を縦置きにした縦形搬送を行ってもよい。
【００４０】
図２において基板１０２は、搬入口１０４から前記プラズマ処理装置の筐体１０１内部へ搬入し、プラズマ表面処理を終えた基板を搬出口１０５から搬出する。筐体１０１内部において、基板１０２は搬送台１０３に搭載され、搬送台１０３は搬入口１０４と搬出口１０５とを連絡するレール１１０ａ、１１０ｂ上を移動する。
【００４１】
前記プラズマ処理装置の筐体１０１内部には、マイクロ波によるプラズマを発生させるプラズマ発生手段１０７、基板との間隔を調節するためにプラズマ発生手段１０７を上下移動させる可動支持機構１０６等が設けられる。また、必要に応じて、エアカーテン等の公知の気流制御手段や、ランプなどの公知の加熱手段（図示せず）が設けられる。
【００４２】
プラズマ発生手段１０７は、前記プラズマ発生手段１０７を支持する可動支持機構１０６が、基板面に対して垂直に上下移動することにより、所定の間隔（基板とプラズマ発生手段との間隔）を決定する。また前記搬送台１０３が、レール１１０ａ、１１０ｂ上を移動することにより基板１０２を搬送する。実際にプラズマ処理を行う際には、プラズマ発生手段１０７および基板１０２を相対的に移動させればよく、一方が停止していてもよい。また実際に行うプラズマ処理は、プラズマを連続発生させながらプラズマ発生手段１０７を固定し、基板１０２を移動させることで、基板１０２の全面をプラズマ表面処理してもよいし、基板１０２の任意の箇所でのみプラズマを発生させプラズマ表面処理を行ってもよい。例えば、同一基板上に画素部と駆動回路部とをつくり込む場合、駆動回路部のみプラズマ窒化処理を行って駆動回路部の高速駆動を実現してもよい。
【００４３】
プラズマ発生手段１０７は、平行に置かれた下端部において線状のガスの細口を有する。従って、プラズマ発生手段１０７が行われる領域は線状形状であり、プラズマ発生手段１０７の下方で基板を通過させることによって基板全面にプラズマ処理を行う。このプラズマ発生手段１０７の内部空間には、バルブや配管を介してガス供給手段（ガスボンベ）１０９ａ、１０９ｂよりプロセスガスが供給される。前記両電極間の空間の雰囲気は、前記プロセスガスにマイクロ波が印加されると、前記空間内にプラズマが発生する。
【００４４】
そして、このプラズマにより生成されるイオン、ラジカルなどの化学的に活性な励起種を含む反応性ガス流を基板１０２の表面に向けて照射すると、該基板１０２の表面において所定のプラズマ表面処理を行うことができる。このとき、該基板１０２表面とプラズマ発生手段１０７の距離は０．５ｍｍ以下がよい。特に距離を測定するためのセンサを取り付け、前記被処理基板１０２表面とプラズマ発生手段１０７の距離を制御してもよい。
【００４５】
なお、ガス供給手段（ガスボンベ）１０９ａ、１０９ｂに充填されるプロセス用ガスは、処理室内で行う表面処理の種類に合わせて適宜設定する。ここでは、大量生産に好適である安価に入手できる窒素ガスを用いて窒化処理を行う。また、排気ガスは、配管やガス中に混入したゴミを除去するフィルタ（図示せず）、バルブ等を介して排気系に回収される。さらにこれら回収した排気ガスを精製し、循環させることによりガスを再利用すれば、ガスの有効利用も可能になる。
【００４６】
大気圧または大気圧近傍（５Ｔｏｒｒ〜８００Ｔｏｒｒの圧力範囲をいう）の圧力で動作するプラズマ処理装置を用いる本発明は、減圧に要する真空引きや大気開放の時間を短縮し、複雑な排気系を配置する必要がない。特に大型基板を用いる場合には、必然的にチャンバーも大型化し、チャンバー内を減圧すると処理時間も長くなってしまうため、大気圧または大気圧近傍の圧力で動作させる本装置は有効であり、製造コストの低減が可能となる。
【００４７】
以上のことから、上記の大気圧プラズマ処理装置を用いて、窒素プラズマによる窒化処理を行うと、排気系が不必要であることから、従来の排気系を有する装置を用いる場合に比べ、縮小した設置面積で製造を行うことができる。排気手続きを省略することができるので、従来よりも短時間での処理が可能となる。また、電力、水、ガスなどのユーティリィティや薬液の使用量が抑制され、製造コストが低減できる。
【００４８】
（実施の形態２）
本発明を用い、ＣＭＯＳ回路やＮＭＯＳ回路を構成するｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの作製方法の一例を図３に示す。
【００４９】
まず、基板上に下地絶縁膜を形成する。基板としては、ガラス基板や石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００５０】
また、下地絶縁膜としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜を形成する。ここでは下地膜として２層構造を用いた例を示すが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。なお、特に下地絶縁膜を形成しなくてもよい。
【００５１】
次いで、下地絶縁膜上に半導体層を形成する。半導体層は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を第１のフォトマスクを用いて所望の形状にパターニングして形成する。この半導体層の厚さは２５〜８０ｎｍ（好ましくは３０〜７０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
【００５２】
また、非晶質構造を有する半導体膜の結晶化処理として連続発振のレーザーを用いてもよく、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザーを用いる場合には、出力１０Ｗの連続発振のＹＶＯ４レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ４結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
【００５３】
次いで、レジストマスクを除去した後、半導体層を覆う絶縁膜２０を形成する。絶縁膜２０はプラズマＣＶＤ法またはスパッタ法を用い、厚さを１〜１００ｎｍ、好ましくは１０ｎｍ〜５０ｎｍと薄くしてシリコンを含む絶縁膜の単層または積層構造で形成した後にマイクロ波によるプラズマを用いた表面窒化処理を行う。（図３（Ａ））
【００５４】
このように膜厚の薄い絶縁膜をプラズマＣＶＤ法を用いる場合、成膜レートを遅くして薄い膜厚を制御性よく得る必要がある。例えば、ＲＦパワーを１００Ｗ、１０ｋＨｚ、圧力０．３Ｔｏｒｒ、Ｎ２Ｏガス流量４００ｓｃｃｍ、ＳｉＨ４ガス流量１ｓｃｃｍ、とすれば酸化珪素膜の成膜速度を６ｎｍ／ｍｉｎとすることができる。また、マイクロ波によるプラズマを用いた窒化処理は、上記実施の形態１に示した装置を用い、マイクロ波源（２．４５ＧＨｚ）、および反応ガスである窒素ガスを用いて大気圧下で行う。リーク電流とＢ突き抜けの抑制を実現するためには膜中の窒素濃度を５〜２０ａｔｍ％にすることが好ましい。
【００５５】
また、図１（Ａ）に示す基板ホルダ１０３に接続した高周波インピーダンスを制御して窒素濃度分布の深さを制御することが好ましい。絶縁膜２０表面から離れるにつれて窒素濃度は減少する。これにより酸化珪素膜表面を高濃度に窒化できるだけでなく、酸化珪素膜と活性層の界面の窒素を低減し、デバイス特性の劣化を防ぐ。なお、窒化処理された表面を有する絶縁膜２０はＴＦＴのゲート絶縁膜となる。
【００５６】
次いで、絶縁膜２０上に膜厚１００〜６００ｎｍの導電膜を形成する。ここでは、スパッタ法を用い、Ｗ膜からなる導電膜を形成する。なお、導電膜をＷとしたが、特に限定されず、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの積層で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。
【００５７】
次いで、第２のフォトマスクを用いてレジストマスクを形成し、ドライエッチング法またはウェットエッチング法を用いてエッチングを行う。このエッチング工程によって、導電膜をエッチングして、図３（Ｂ）に示すように、導電層１４、２４、４４、５０を得る。導電層１４、２４、４４、５０の幅としては、０．８μｍ〜１μｍとして微細化を図っている。なお、導電層１４、２４、４４、５０はＴＦＴのゲート電極となる。
【００５８】
次いで、レジストマスクを除去した後、第３のフォトマスクを用いてレジストマスク３６を新たに形成し、半導体にｎ型を付与する不純物元素（代表的にはリン、またはＡｓ）を低濃度にドープするための第１のドーピング工程を行う。レジストマスク３６は、ｐチャネル型ＴＦＴとなる領域と、導電層４４の近傍とを覆う。この第１のドーピング工程によって絶縁膜２０を介してスルードープを行い、低濃度不純物領域２５、２６ａ、２６ｂ、２７ａ、２７ｂを形成する。（図３（Ｂ））
【００５９】
次いで、レジストマスクを除去した後、第４のフォトマスクを用いてレジストマスク３７を新たに形成し、半導体にｐ型を付与する不純物元素（代表的にはボロン）を高濃度にドープするための第２のドーピング工程を行う。この第２のドーピング工程によって絶縁膜２０を介してスルードープを行い、高濃度不純物領域１１、１２を形成する。（図３（Ｃ））
【００６０】
次いで、レジストマスクを除去した後、酸化珪素膜からなる絶縁膜を形成する。次いで、エッチングを行ってゲート電極の両側壁を覆うサイドウォール２８を形成する。サイドウォール２８は両側壁を覆うが、その一方の幅は０．１７μｍ〜０．２μｍとする。
【００６１】
次いで、第５のフォトマスクを用いてレジストマスク３５を新たに形成し、半導体にｎ型を付与する不純物元素（代表的にはリン、またはＡｓ）を高濃度にドープするための第３のドーピング工程を行う。第３のドーピング工程におけるイオンドープ法の条件はドーズ量を１×１０１３〜５×１０１５／ｃｍ２とし、加速電圧を６０〜１００ｋｅＶとして行う。レジストマスク３５は、ｐチャネル型ＴＦＴとなる領域と、導電層２４の近傍とを覆う。この第３のドーピング工程によって絶縁膜２０を介してスルードープを行い、高濃度不純物領域１７、１８、４１、４２、４７、４８を形成する。（図３（Ｄ））なお、高濃度不純物領域４１、４２、４７、４８は、ゲート電極およびサイドウォール２８をマスクとして自己整合的に形成される。従って、低濃度不純物領域２５、２６ａ、２６ｂの幅はサイドウォール２８と同じ幅（０．１７μｍ〜０．２μｍ）となる。
【００６２】
この後、レジストマスク３５を除去し、水素を含む絶縁膜２２を成膜した後、半導体層に添加された不純物元素の活性化および水素化を行う。加えて、結晶化を助長する金属元素、代表的にはニッケルを用いて半導体膜を結晶化させている場合、活性化と同時にチャネル形成領域におけるニッケルの低減を行うゲッタリングをも行うことができる。
【００６３】
なお、ｐチャネル型ＴＦＴ３１となる半導体層の端部にリンを添加してリンを含むゲッタリングサイトを別途形成してもよい。その場合、レジストマスク３５のみを変更して端部にリンが添加されるようにすればよい。端部のみにリンを添加するため、ｐチャネル型ＴＦＴとしての特性はほとんど変化しない。
【００６４】
次いで、層間絶縁膜２３を形成した後、第６のマスクを用いてコンタクトホールを形成し、導電膜を形成した後、第７のマスクを用いてエッチングを行い、電極１５、１６、２１、４５、４６、５１、５２、５３を形成する。（図３（Ｅ））層間絶縁膜２３としては、酸化珪素、酸化窒化珪素、酸化アルミニウム、酸化炭化シリコン（ＳｉＯＣ）、またはシロキサンポリマーを主成分とする絶縁膜、代表的にはＭＳＱ（メチルシルセシロキサン）などを用いることができる。
【００６５】
こうして、同一絶縁表面に図３（Ｅ）に示す４種類の異なる構造のＴＦＴ３１〜３４を形成することができる。これらのＴＦＴを適宜組み合わせることによって様々な回路を形成することができる。
【００６６】
ｎチャネル型ＴＦＴ３３においては、チャネル形成領域（オフセット領域含む）４３の一方の側に接してサイドウォールと重なる低濃度不純物領域（ＬＤＤ領域）２５を有している。
【００６７】
また、ｎチャネル型ＴＦＴ３４においては、チャネル形成領域４９の両側に接してゲート電極５０と重なる低濃度不純物領域（ＬＤＤ領域）２６ａ、２６ｂを有している。
【００６８】
また、ｐチャネル型ＴＦＴ３１においては、低濃度不純物領域を有していない。
【００６９】
また、ｎチャネル型ＴＦＴ３２においては、サイドウォールと重なる低濃度不純物領域（ＬＤＤ領域）と、サイドウォールと重ならない低濃度不純物領域（ＬＤＤ領域）とをチャネル形成領域１９の両側に有している。
【００７０】
また、得られたｎチャネル型ＴＦＴ３２とｐチャネル型ＴＦＴ３１とを相補的に組み合わせてＣＭＯＳ回路を作製することができる。また、得られたｎチャネル型ＴＦＴ３３とｎチャネル型ＴＦＴとを組み合わせてＮＭＯＳ回路を作製することができる。ＮＭＯＳ回路やＣＭＯＳ回路を作製する場合、予めチャネル形成領域となる半導体領域に対してリンまたはボロンを微量にドーピングしてデプレッション型ＴＦＴとエンハンスメント型ＴＦＴとを作り分けることが望ましい。例えば、ｎチャネル型のデプレッション型ＴＦＴではリンを微量にドープし、ｐチャネル型のデプレッション型ＴＦＴではボロンを微量にドープすればよい。
【００７１】
また、ここではトップゲート型ＴＦＴを例に説明を行ったが、本発明は、他のＴＦＴ構造（例えば図６に示すアモルファスシリコンＴＦＴ）にも適用することができる。
【００７２】
また、本実施の形態は、実施の形態１と自由に組み合わせることができる。
【００７３】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【００７４】
（実施例）
［実施例１］
ここでは、絶縁表面を有する基板（代表的にはガラス基板、プラスチック基板）上に上記実施の形態２で得られるＴＦＴおよび回路を用い、ＣＰＵやメモリーを形成する例を図４を用いて説明する。
【００７５】
１００１は中央処理部（ＣＰＵとも呼ばれる）、１００２は制御部、１００３は演算部、１００４は記憶部（メモリーとも呼ばれる）、１００５は入力部、１００６は出力部（表示部など）である。
【００７６】
演算部１００３と制御部１００２とを合わせたものが、中央処理部１００１であり、演算部１００３は、加算、減算の算術演算やＡＮＤ、ＯＲ、ＮＯＴなどの論理演算を行う算術論理演算部（ａｒｉｔｈｍｅｔｉｃ  ｌｏｇｉｃ  ｕｎｉｔ，ＡＬＵ）、演算のデータや結果を一時格納する種々のレジスタ、入力される１の個数を数え上げるカウンタなどから成り立っている。演算部１００３を構成する回路、例えば、ＡＮＤ回路、ＯＲ回路、ＮＯＴ回路、バッファ回路、またはレジスタ回路などはＴＦＴで構成することができ、高い電界効果移動度を得るため、連続発振型のレーザー光を用いて結晶化を行った半導体膜をＴＦＴの活性層として作製すればよい。アモルファスシリコン膜に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜を加熱してポリシリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜に触媒となる金属元素を添加した後、加熱してポリシリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよい。本実施例において、演算部１００３を構成するＴＦＴのチャネル長方向とレーザービームの走査方向とを揃える。また、ドーピングの際、演算部１００３を構成するＴＦＴのチャネル長方向と基板の傾け方向とを合わせる。
【００７７】
また、制御部１００２は記憶部１００４に格納された命令を実行して、全体の動作を制御する役割を担っている。制御部１００２はプログラムカウンタ、命令レジスタ、制御信号生成部からなる。また、制御部１００２もＴＦＴで構成することができ、連続発振型のレーザー光を用いて結晶化を行った半導体膜をＴＦＴの活性層として作製すればよい。本実施例において、制御部１００２を構成するＴＦＴのチャネル長方向とレーザービームの走査方向とを揃える。また、ドーピングの際、制御部１００２を構成するＴＦＴのチャネル長方向と基板の傾け方向とを合わせる。
【００７８】
また、記憶部１００４は、計算を行うためのデータと命令を格納する場所であり、ＣＰＵで頻繁に実行されるデータやプログラムが格納されている。記憶部１００４は、主メモリ、アドレスレジスタ、データレジスタからなる。さらに主メモリに加えてキャッシュメモリを用いてもよい。これらのメモリは、ＳＲＡＭ、ＤＲＡＭ、フラッシュメモリなどで形成すればよい。また、記憶部１００４もＴＦＴで構成する場合には、連続発振型のレーザー光を用いて結晶化を行った半導体膜をＴＦＴの活性層として作製することができる。本実施例において、記憶部１００４を構成するＴＦＴのチャネル長方向とレーザービームの走査方向とを揃えることが好ましい。
【００７９】
また、入力部１００５は外部からデータやプログラムを取り込む装置である。また、出力部１００６は結果を表示するための装置、代表的には表示装置である。
【００８０】
ＴＦＴのチャネル長方向とレーザービームの走査方向を揃えることによってバラツキの少ないＣＰＵを絶縁基板上に作り込むことができる。また、同一基板上にＣＰＵと表示部とを作り込むことができる。表示部においても各画素に配置される複数のＴＦＴのチャネル長方向とレーザービームの走査方向を揃えることが好ましい。
【００８１】
また、本実施例においては、実施の形態１に従って、ゲート絶縁膜の表面に対してマイクロ波によるプラズマを用いて窒化処理を行い、ゲート絶縁膜の膜厚を１０ｎｍ〜５０ｎｍとすることによって高速動作する回路（ＣＰＵなど）を作製している。
【００８２】
また、回路設計や作製工程が複雑になるが、同一基板上にＣＰＵと表示部とメモリとを作り込むこともできる。
【００８３】
こうして、絶縁基板上に高速動作可能であり、且つ、電気特性バラツキの少ない半導体装置を完成することができる。
【００８４】
また、本実施例は、実施の形態１または実施の形態２と自由に組み合わせることができる。
【００８５】
［実施例２］
本実施例では、絶縁表面を有する基板上に、画素部、画素を駆動する駆動回路、及び画像処理回路とを少なくとも形成した半導体装置の構成例と、消費電力を削減する動作方法について説明する。
【００８６】
図５に示すのはガラス基板上に形成された表示部を有するシステムの一例であって、ガラス基板上には、画素部８０１、ソース線駆動回路８０２、ゲート線駆動回路６０３、機能の異なる３つの画像処理回路８０４〜８０６、メモリ８０７、インターフェース回路８０８、電源供給タイミング制御回路８０９が設けられている。本半導体装置は、液晶表示装置であっても、ＥＬ材料を用いた発光表示装置であっても構わない。
【００８７】
図５に示したブロック図において、画素部８０１は画像を表示する部分であり、ソース線駆動回路８０２、及びゲート線駆動回路８０３は、画素を駆動する駆動回路である。画像データはソース線駆動回路８０２に入力される。また、インターフェース回路８０８は外部から画像データ、あるいは画像の基となるデータを入力し、適切な内部信号に変換した後、ソース線駆動回路８０２、画像処理回路８０４〜８０６、もしくはメモリ８０７に出力する。
【００８８】
本半導体装置の機能として、３つの画像処理回路８０４〜８０６とメモリ８０７を用いた様々な画像処理を行う半導体装置を考えることができる。例えば、これらの画像処理回路の１つもしくは複数を用いることによって、画像の歪み補正、リサイズ、モザイク処理、スクロール、反転といった画像変換や、マルチウィンドウ処理、メモリ８０７を用いた画像生成、及びこれらの複合処理等を考えることができる。
【００８９】
これに対応して、様々な動作モードが考えられ、本構成の半導体装置においては、画像処理回路８０４〜８０６が有するレジスタ及びラッチ回路に、不揮発性を有するラッチ回路を適用することが有効である。つまり、不揮発性を有するラッチ回路によって、画像処理回路８０４〜８０６の論理状態が復元可能である構成が有効である。こうすることにより、画像処理回路８０４〜８０６の動作状態を保持したまま電源を遮断することが可能となり、使用しない画像処理回路の電源を遮断することが可能となる。その結果、消費電力の削減が可能となる。
【００９０】
また、待機時においても、システムの状態を保持したままで、電源供給を止めることができるため、待機時と動作時の高速な移行と、待機時の消費電力の削減を同時に実現することが可能となる。
【００９１】
動作モードの切り替え制御は、電源供給タイミング制御回路８０９によって行う。具体的には、動作モードに対応して、モードの切り替え前後に、使用しない画像処理回路に対して格納手続と復元手続を行えばよい。
【００９２】
なお、本実施例では、画像処理回路８０４〜８０６全体を復元可能な場合を説明したが、必ずしもこれに限定されない。画像処理回路８０４〜８０６を構成する一部の回路（例えば回路Ｃとする）の論理状態を復元可能とする構成であっても構わない。その場合、回路Ｃを使用する時のみに回路Ｃに電源を供給することが可能となり、消費電力の削減が可能となる。
【００９３】
なお、不揮発性を有するラッチ回路を、インターフェース回路、あるいはソース線駆動回路、ゲート線駆動回路に対して適用することも可能である。その結果、それぞれの論理回路が動作しない時には、その論理回路の電源を遮断することで消費電力を削減することが可能となる。
【００９４】
本実施例における様々な回路（画素部８０１、ソース線駆動回路８０２、ゲート線駆動回路６０３、機能の異なる３つの画像処理回路８０４〜８０６、メモリ８０７、インターフェース回路８０８、電源供給タイミング制御回路８０９）は、実施の形態２に従って得られる高速動作可能なＴＦＴで作製することができる。
【００９５】
なお、本実施例は、実施の形態１、実施の形態２、または実施例１のいずれの構成とも自由に組み合わせることが可能である。
【００９６】
［実施例３］
本実施例では、実施の形態２とは異なる構造のＴＦＴを説明する。
【００９７】
絶縁表面を有する基板４０１上に下地絶縁膜４０２を形成する。基板４０１としては、ガラス基板や石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
【００９８】
また、下地絶縁膜４０２としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜を形成する。ここでは下地膜として２層構造を用いた例を示すが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。なお、特に下地絶縁膜を形成しなくてもよい。
【００９９】
次いで、下地絶縁膜上にソース電極またはドレイン電極となる電極４０３、４０４を形成する。この電極４０３、４０４の形成方法としては、スパッタ法や真空蒸着法を用いて金属膜を成膜した後、フォトリソグラフィ技術を用いてパターニングを行って形成してもよいが、マスクを用いることなく、金属材料を含むインクをインクジェット法によって選択的に吐出した後、乾燥させて電極を形成することも可能である。金属膜の材料としては、後に形成される半導体膜とオーミックコンタクトのとれる金属材料であれば特に限定されず、Ａｌ、Ｃｒ、Ｔａ、Ｔｉから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜等が挙げられる。
【０１００】
次いで、電極４０３、４０４上に５０〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）の厚さで非晶質半導体膜（代表的には水素化アモルファスシリコン膜（ａ−Ｓｉ：Ｈ））を、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に形成する（図示せず）。その他、この非晶質半導体膜には、微結晶半導体膜、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用することも可能である。
【０１０１】
次いで、ゲート絶縁膜４０６を全面に成膜した後、窒化プラズマ処理を行って、表面に窒素を含ませる。ゲート絶縁膜４０６において、表面から離れるに従って窒素濃度が減少しており、下層４０６ａよりも上層４０６ｂに窒素を多く含んでいる。また、絶縁膜４０６はＰＣＶＤ法またはスパッタ法を用い、膜厚を１ｎｍ〜５０ｎｍとする。例えば、絶縁膜４０６として酸化シリコン膜を用い、２０ｎｍの厚さで形成する。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。窒化プラズマ処理は、図１に示すプラズマ処理装置を用い、実施の形態１に従って行えばよい。この窒化プラズマ処理を行うことによってゲート絶縁膜の薄膜化を図っている。
【０１０２】
次いで、ゲート電極４０７をマスクとして自己整合的にドーピングを行う。ここでは、半導体にｎ型を付与する不純物元素（代表的にはリン、またはＡｓ）を高濃度にドープしてｎ＋ａ−Ｓｉ：Ｈ膜を形成すれば良い。イオンドープ法の条件はドーズ量を１×１０１３〜５×１０１５／ｃｍ２とし、加速電圧を６０〜１００ｋｅＶとして行う。このドーピング工程によってゲート絶縁膜４０６を介してスルードープを行い、高濃度不純物領域４０８、４０９を形成する。ドーピングされなかった半導体領域４１０はチャネル形成領域となる。（図６（Ｂ））
【０１０３】
次いで、レジストからなるマスク４１１をインクジェット法で形成する。（図６（Ｃ））粘度が５〜５０ｍＰａ・ｓに調節されたレジスト溶液をインクジェット装置によって所定の位置に吐出させ、焼成させることによって形成する。ここでは工程数を少なくするためにインクジェット法でレジストマスクを形成する例を示したが、フォトリソ技術を用いて露光、現像を行ってもよい。
【０１０４】
次いで、レジスト４１１をマスクとして、ゲート絶縁膜４０６、半導体膜４０８、４０９を順次エッチングして電極４０３、４０４の一部を露呈させる。その後レジスト４１１を除去する。（図６（Ｄ））以上の工程でアモルファスシリコン膜を活性層とするＴＦＴ４１２が完成する。
【０１０５】
次いで、ＴＦＴ４１２を覆う保護膜４１３を形成する。例えば、珪素からなる円盤状のターゲットを用い、成膜室雰囲気を窒素雰囲気または窒素とアルゴンを含む雰囲気とすることによって窒化珪素膜からなる保護膜４１３を形成することができる。また、炭素を主成分とする薄膜（ＤＬＣ膜、ＣＮ膜、アモルファスカーボン膜）を保護膜４１３として形成してもよく、別途、ＣＶＤ法を用いた成膜室を設けてもよい。ダイヤモンドライクカーボン膜（ＤＬＣ膜とも呼ばれる）は、プラズマＣＶＤ法（代表的には、ＲＦプラズマＣＶＤ法、マイクロ波ＣＶＤ法、電子サイクロトロン共鳴（ＥＣＲ）ＣＶＤ法、熱フィラメントＣＶＤ法など）、燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザー蒸着法などで形成することができる。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス（例えばＣＨ４、Ｃ２Ｈ２、Ｃ６Ｈ６など）とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカソードにイオンを加速衝突させて成膜する。また、ＣＮ膜は反応ガスとしてＣ２Ｈ４ガスとＮ２ガスとを用いて形成すればよい。なお、ＤＬＣ膜やＣＮ膜は、可視光に対して透明もしくは半透明な絶縁膜である。可視光に対して透明とは可視光の透過率が８０〜１００％であることを指し、可視光に対して半透明とは可視光の透過率が５０〜８０％であることを指す。なお、この保護膜４１３は、必要がなければ特に設けなくともよい。
【０１０６】
次いで、レジストマスクを形成し、選択的にエッチングを行って電極４０４の一部を露呈させ、レジストを除去する。そして、電極４０４の露呈させた部分と接触するように透明導電膜４１４をインクジェット法によって形成する。透明導電膜４１４としては、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などを用いればよい。例えば、５〜５０ｍＰａ・ｓの粘度を有するＳＵＦＰ粉ベースのアルコール系分散液にバインダーを添加したものをインクジェット法によって吐出させればよい。
【０１０７】
なお、ここでは工程数を少なくするためにインクジェット法で透明導電膜４１４を形成する例を示したが、スパッタ法による成膜の後、フォトリソ技術を用いて露光、現像を行ってもよい。
【０１０８】
このＴＦＴ４１２をスイッチング素子とする液晶表示装置を作製する場合には、透明導電膜４１４を画素電極とすればよい。また、このＴＦＴ４１２をスイッチング素子とする発光装置（有機化合物を含む層を発光層とする発光素子を有する発光装置）を作製する場合には、透明導電膜４１４を発光素子の陽極または陰極とすればよい。
【０１０９】
また、本実施例は、実施の形態１と自由に組み合わせることができる。
【０１１０】
［実施例４］
本発明を実施して得たＴＦＴを組み込むことによって様々な電子機器を作製することができる。電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図７に示す。
【０１１１】
図７（Ａ）はテレビであり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明は表示部２００３に適用することができる。なお、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用のテレビが含まれる。
【０１１２】
図７（Ｂ）はデジタルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明は、表示部２１０２に適用することができる。
【０１１３】
図７（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明は、表示部２２０３に適用することができる。
【０１１４】
図７（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明は、表示部２３０２に適用することができる。
【０１１５】
図７（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明は表示部Ａ、Ｂ２４０３、２４０４に適用することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１１６】
図７（Ｆ）はゲーム機器であり、本体２５０１、表示部２５０５、操作スイッチ２５０４等を含む。
【０１１７】
図７（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明は、表示部２６０２に適用することができる。
【０１１８】
図７（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明は、表示部２７０３に適用することができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。
【０１１９】
以上の様に、本発明を実施して得た表示装置は、あらゆる電子機器の表示部として用いても良い。なお、本実施の形態の電子機器には、実施の形態１、実施の形態２、実施例１、実施例２、または実施例３のいずれの構成を用いて作製された半導体装置を用いても良い。
【０１２０】
【発明の効果】
本発明は、１μｍ以下のサブミクロン長に高い精度でＴＦＴを作製し、且つ、ＴＦＴのゲート絶縁膜を薄膜化を実現することによって、ＴＦＴを含む回路をさらに高速駆動させることができる。
【図面の簡単な説明】
【図１】本発明のプラズマ処理装置を示す構造図である。（実施の形態１）
【図２】本発明のプラズマ処理装置を示す概観図である。（実施の形態１）
【図３】ＴＦＴの作製工程を示す図である。（実施の形態２）
【図４】ＣＰＵのブロック図を示す図である。（実施例１）
【図５】表示部を有するシステムブロック図を示す図である。（実施例２）
【図６】ＴＦＴの作製工程を示す図である。（実施例３）
【図７】電子機器の一例を示す図。（実施例４）
【図８】プラズマ窒化処理ありのＳＩＭＳ（二次イオン質量分析法）データを示す図である。
【図９】プラズマ窒化処理なしのＳＩＭＳ（二次イオン質量分析法）データを示す図である。
【図１０】プラズマ窒化処理装置の断面図を示す図である。
【図１】
2005026358.tif 000003
【図２】
2005026358.tif 000004
【図３】
2005026358.tif 000005
【図４】
2005026358.tif 000006
【図５】
2005026358.tif 000007
【図６】
2005026358.tif 000008
【図７】
2005026358.tif 000009
【図８】
2005026358.tif 000010
【図９】
2005026358.tif 000011
【図１０】
2005026358.tif 000012