(57)【要約】【課題】ディジタル入力信号を、ノイズシェーピングを用いて再量子化した後に変換した２通りのＰＷＭ信号出力の差に相当する増幅電力を負荷に供給するＰＷＭ型Ｄ級増幅器では、２通りのＰＷＭ信号出力を得るＰＷＭ変換回路の出力段の貫通電流による電源ノイズに由来する歪み・ノイズが発生する。【解決手段】演算回路２のフィードバックループは、入力端子１に入力されるディジタル入力信号の有用帯域において大きなループゲインを持つため、再量子化器３の出力には上記の有用帯域においては符号判定器１５、誤差定数発生器１６、乗算器１７及び加算器１８からなる回路の逆特性を持った出力が得られる。上記回路の特性は、ＰＷＭ変換回路５及び６の非直線性を代表しているため、その逆特性により再量子化器３の出力再量子化信号４中の非直線性が補正され、上記の貫通電流による電源ノイズに由来する歪み・ノイズが低減される。【選択図】            図１
2005020264.tif 000002
【特許請求の範囲】
【請求項１】
増幅すべきディジタル入力信号と帰還入力信号とが供給されて所定の演算を行う演算回路と、
前記演算回路から出力されたディジタル信号を再量子化する再量子化器と、
前記再量子化器から出力された再量子化信号をそれぞれ入力信号として受け、パルス幅変調を行って、互いにデューティ比が逆方向に変化する第１及び第２のＰＷＭ波形を出力する第１及び第２のＰＷＭ変換回路と、
前記第１及び第２のＰＷＭ変換回路から出力された前記第１及び第２のＰＷＭ波形を合成してＤ級増幅された信号を得て負荷へ供給する合成手段と、
前記再量子化器から出力された再量子化信号の符号を判定して得た判定結果と、前記第１及び第２のＰＷＭ波形の理想波形に対する前縁誤差と後縁誤差との差に相当する誤差定数とを乗算して補正信号を生成する補正信号発生回路と、
前記補正信号と前記再量子化信号とを加算して、得られた加算信号を前記演算回路に前記帰還入力信号として供給する加算器と
を有し、前記再量子化器、前記補正信号発生回路及び前記加算器から構成される前記演算回路のフィードバックループがノイズシェーピングを行い、前記増幅すべきディジタル入力信号の有用帯域の再量子化ノイズを低減したディジタル信号を前記演算回路から出力することを特徴とするＰＷＭ型Ｄ級増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＰＷＭ型Ｄ級増幅器に係り、特にパルス符号変調（ＰＣＭ：Ｐｕｌｓｅ  Ｃｏｄｅ  Ｍｏｄｕｌａｔｉｏｎ）音声信号などのディジタル入力信号を、ノイズシェーピングを用いて再量子化した後に２通りのパルス幅変調（ＰＷＭ：Ｐｕｌｓｅ  Ｗｉｄｔｈ  Ｍｏｄｕｌａｔｉｏｎ）信号出力に変換し、各ＰＷＭ信号出力の差に相当する増幅電力を負荷に供給するＰＷＭ型Ｄ級増幅器に関する。
【０００２】
【従来の技術】
図５は従来のＰＷＭ型Ｄ級増幅器の一例のブロック図を示す。この従来のＰＷＭ型Ｄ級増幅器では、入力端子１に入力されたディジタル信号（例えばＰＣＭ音声信号）が、演算回路２で演算された後、再量子化器３により後続のＰＷＭ変換器５及び６で実現可能な分解能に再量子化される。再量子化された信号４は、ＰＷＭ変換器５及び６にそれぞれ供給される一方、再量子化ノイズを低減させるため演算回路２の帰還入力端子にフィードバックされ、公知の所謂ノイズシェーピング動作を行い、不要帯域における量子化ノイズの増加と引き替えに必要帯域の再量子化ノイズを低減させる（例えば、特許文献１参照）。
【０００３】
すなわち、特許文献１に記載されているように、入力端子１から入力されるディジタル信号をＸ（ｚ）、再量子化器３から入力される再量子化信号４をＹ（ｚ）とＺ領域の信号として表記し、ｚ−１が再標本化周期に相当する単位遅延を表すものとすると、演算回路２は次式を満足する信号Ａ（ｚ）を生成する。
【０００４】
【数１】
2005020264.tif 000003
ただし、上式中、ｂ、ｃ、ｄ及びｅは、ｂ≧１／２、ｅ≧０、ｄ＋ｅ＞０、ｂ（ｄ＋ｅ）（ｃ＋ｄ＋ｅ）−ｂ２ｅ−１．２（ｄ＋ｅ）２＞０、８ｂ＋４ｃ＋２ｄ＋ｅ＜１５、８ｂ＋４ｃ＋２ｄ＜１４＋ｅを同時に満足する任意の定数である。
【０００５】
再量子化器３は演算回路２から出力された信号Ａ（ｚ）の分解能を低減した再量子化信号４をＰＷＭ変換回路５及び６にそれぞれ出力する。ＰＷＭ変換回路５及び６は、特許文献２に記載された公知の構成であり、再量子化信号４をそれぞれＰＷＭ波形７及び８に変換する。このときＰＷＭ波形７とＰＷＭ波形８は、一方のデューティ比が増加するとき、他方のデューティ比が減少するというように互いに相補的な動作をする。このＰＷＭ波形７とＰＷＭ波形８の差がＰＷＭ出力信号となる。
【０００６】
ＰＷＭ変換回路５及び６の各々は図６に示す出力回路を有している。同図において、ＰＷＭ変換回路５又は６において、生成されたＰＷＭ波形は駆動回路１１に供給されてレベルとタイミングが調整されて電界効果トランジスタＱ１及びＱ２のゲートに印加され、これらのトランジスタＱ１及びＱ２を交互にオン状態とし、出力端子１２に出力信号を発生する。出力端子１２に出力される信号が図５のＰＷＭ波形７又は８に相当する。
【０００７】
ここで、図５に示したＰＷＭ変換回路５及び６から出力されるＰＷＭ波形７及び８の差がＰＷＭ出力信号には、入力信号１が音声信号の場合は音声などの必要成分と、周波数帯域外の不要成分を含む。不要成分はノイズシェーピングに由来する成分と、ＰＷＭの繰り返し周期に由来する成分を含む。
【０００８】
そこで、図５に示すローパスフィルタ９は、入力されたＰＷＭ出力信号（ディジタル入力信号をＤ級増幅したアナログ信号）から不要成分を除去し、必要成分だけをスピーカ１０などの負荷に伝達させる働きをする。一般に、不要成分は周波数が高く、人間に検知され難いので、簡易な構成では省略することも可能である。
【０００９】
【特許文献１】
特公平７−１０９９９１号公報（第１図）
【特許文献２】
特公平７−０８７３７５号公報（第２図）
【００１０】
【発明が解決しようとする課題】
ところで、図６に示したＰＷＭ変換回路５及び６内の出力回路のトランジスタＱ１及びＱ２は、交互にオン状態とされるが、オンからオフ又はオフからオンに切り替わる際に、短時間だけ両方のトランジスタＱ１及びＱ２が同時にオンになる。その結果、図７のＩａ、Ｉｂに示すように貫通電流が流れる。その結果、図６の電源電圧Ｖｄｄ、Ｖｓｓは電源インピーダンスが”０”でないために、図７に示すように短時間だけ変動する。
【００１１】
ＰＷＭ変換回路５とＰＷＭ変換回路６の電源が共通の場合、両方の回路の上記の貫通電流によって電源電圧が変動するため、出力電圧は図８のＩＩ、ＩＩＩに示すようになる。最終的なＰＷＭ出力信号は図５のＰＷＭ波形７と８の差、すなわち、図８のＩＩ、ＩＩＩの差で表されるため、図９のＩＶに示すようになる。
【００１２】
この出力ＰＷＭ信号波形ＩＶは、図９に点線で示す理想波形Ｖと比較すると、前縁誤差ＶＩの方が後縁誤差ＶＩＩより大きくなる。従って、パルス幅が減少した場合と同様の誤差が発生する。従って、入力再量子化値によって表現（出力）されるＰＷＭ出力値は、図１０にＩＸで示すように、理想値ＶＩＩＩに比べて絶対値が減少したようになる。
【００１３】
その結果、有用帯域における出力周波数スペクトラムは図１１にＸで示すようになり、非直線性によって高調波歪みが発生すると共に、同図にＸＩで示す理想的な場合のノイズフロアに対して、ノイズフロアも上昇している（シミュレーション）。ノイズフロアの上昇は、ノイズシェーピングによって有用帯域外に追いやられた量子化ノイズが、非直線性によって有用帯域内に混変調積を発生することに由来する（なお、図６〜図１１は、一般的な例よりも誤差成分を誇張して書いてある）。
【００１４】
本発明は以上の点に鑑みなされたもので、ＰＣＭ音声信号などのディジタル入力信号を、ノイズシェーピングを用いて再量子化した再量子化信号が入力されるＰＷＭ変換回路の出力段の貫通電流による電源ノイズに起因する歪み及びノイズを、簡単な構成により低減し得るＰＷＭ型Ｄ級増幅器を提供することを目的とする。
【００１５】
【課題を解決するための手段】
上記の目的を達成するため、本発明は、増幅すべきディジタル入力信号と帰還入力信号とが供給されて所定の演算を行う演算回路と、演算回路から出力されたディジタル信号を再量子化する再量子化器と、再量子化器から出力された再量子化信号をそれぞれ入力信号として受け、パルス幅変調を行って、互いにデューティ比が逆方向に変化する第１及び第２のＰＷＭ波形を出力する第１及び第２のＰＷＭ変換回路と、第１及び第２のＰＷＭ変換回路から出力された第１及び第２のＰＷＭ波形を合成してＤ級増幅された信号を得て負荷へ供給する合成手段と、再量子化器から出力された再量子化信号の符号を判定して得た判定結果と、第１及び第２のＰＷＭ波形の理想波形に対する前縁誤差と後縁誤差との差に相当する誤差定数とを乗算して補正信号を生成する補正信号発生回路と、補正信号と再量子化信号とを加算して、得られた加算信号を演算回路に帰還入力信号として供給する加算器とを有し、再量子化器、補正信号発生回路及び加算器から構成される演算回路のフィードバックループがノイズシェーピングを行い、増幅すべきディジタル入力信号の有用帯域の再量子化ノイズを低減したディジタル信号を演算回路から出力する構成としたものである。
【００１６】
本発明における演算回路は、有用帯域において大きな利得を持つため、演算回路に帰還入力信号を供給するための、再量子化器、補正信号発生回路及び加算器から構成されるフィードバックループは有用帯域において大きなループゲインを持つため、再量子化信号には有用帯域においては補正信号発生回路及び加算器からなる回路の逆特性を持った出力が得られる。
【００１７】
ここで、上記の補正信号発生回路における判定結果は、再量子化信号が負のときは「−１」を、０のときは「０」を、正のときは「＋１」の値の判定結果が得られる。
【００１８】
【発明の実施の形態】
次に、本発明の一実施の形態について図面と共に説明する。図１は本発明になるＰＷＭ型Ｄ級増幅器の一実施の形態のブロック図を示す。同図中、図５と同一構成部分には同一符号を付し、その説明を省略する。図１において、符号判定器１５は、再量子化信号４を入力信号として受け、再量子化信号４が負のときは「−１」を、０のときは「０」を、正のときは「＋１」の値の信号を出力する。
【００１９】
誤差定数発生器１６は、図９にＶＩで示す前縁誤差と、同図にＶＩＩで示す後縁誤差の差に相当する、負の定数の誤差を発生する。図１に示す乗算器１７は、上記の符号判定器１５の出力信号と、誤差定数発生器１６からの負の定数の誤差とを乗算し、得られた乗算結果を加算器１８に供給する。加算器１８は、乗算器１７からの乗算結果と、再量子化器３からの再量子化信号４とを加算し、得られた加算信号を演算回路２に帰還入力信号として供給する。
【００２０】
ここで、ノイズシェーパの常識として、演算回路２は、有用帯域において大きな利得を持つため、演算回路２、再量子化器３、符号判定器１５、誤差定数発生器１６、乗算器１７及び加算器１８から構成されるフィードバックループは、入力端子１に入力される増幅すべきディジタル入力信号の有用帯域において大きなループゲインを持つ。
【００２１】
そのため、再量子化器３の出力には上記の有用帯域においては符号判定器１５、誤差定数発生器１６、乗算器１７及び加算器１８からなる回路の逆特性を持った出力が得られる。符号判定器１５、誤差定数発生器１６、乗算器１７及び加算器１８からなる回路の特性は、ＰＷＭ変換回路５及び６の非直線性を代表しているため、その逆特性により再量子化器３の出力再量子化信号４中の非直線性が補正される。
【００２２】
次に、上記の本実施の形態の補正動作について、図２と共に更に詳細に説明する。図２は図１の本実施の形態の動作説明図であり、図１を簡略化した上で線形近似したものであり、図１と同一構成部分には同一符号を付してある。図２において、ＮＱ（ｚ）は再量子化器３から発生される再量子化ノイズを表しており、演算回路２の出力信号Ａ（ｚ）と加算器２１において加算される。この加算により表される再量子化信号Ｙ（ｚ）は、加算器２２において発明が解決しようとする課題の項に記載した、ＰＷＭ変換回路５及び６の出力段の貫通電流による電源ノイズに由来する歪み・ノイズＮ１（ｚ）と加算されて、Ｄ級増幅された最終出力信号Ｗ（ｚ）として出力される。
【００２３】
一方、Ｎ２（ｚ）は、前述した符号判定器１５、誤差定数発生器１６、乗算器１７からなる回路により発生された補正信号を表しており、端子２３を介して加算器１８において再量子化信号Ｙ（ｚ）と加算されることにより、信号Ｖ（ｚ）とされて演算回路２に帰還入力信号としてフィードバック入力される。
【００２４】
ここで、演算回路２の出力信号Ａ（ｚ）が（１）式で表されるものとする。
【００２５】
Ａ（ｚ）＝Ｘ（ｚ）＋Ｇ（ｚ）｛Ｘ（ｚ）−Ｖ（ｚ）｝          （１）
また、最終出力信号Ｗ（ｚ）は（２）式で表される。
【００２６】
【数２】
2005020264.tif 000004
ここで、Ｇ（ｚ）は有用帯域において大きな利得を持つよう設定される。例えば、特許文献１には上記のＧ（ｚ）は下記の（３）式に示されるように設定されるが、ここで有用帯域ではｚが１に近い値を持つため、Ｇ（ｚ）が大きな利得を持つ。
【００２７】
【数３】
2005020264.tif 000005
その結果、ノイズシェーピング後の量子化ノイズを表す、（２）式右辺第２項の｛１／（１＋Ｇ（ｚ））｝ＮＱ（ｚ）は非常に小さな値になることはノイズシェーピングの原理としてよく知られている通りである。
【００２８】
一方、補正信号Ｎ２（ｚ）は歪み・ノイズＮ１（ｚ）と同一の信号として、Ｎ１（ｚ）と相殺除去することを意図しているため、Ｎ２（ｚ）＝Ｎ１（ｚ）とすると、前記歪み・ノイズＮ１（ｚ）を意味する（２）式の右辺第４項と、本発明による補正効果を意味する（２）式の右辺第３項の和は、
【００２９】
【数４】
2005020264.tif 000006
となるので、量子化ノイズの場合と同様に、非常に小さな値に抑圧されることが分かる。以上より、（２）式で表される最終出力信号Ｗ（ｚ）は、ディジタル入力信号Ｘ（ｚ）に重畳される歪み・ノイズ成分は極めて小さく低減されることになる。
【００３０】
これにより、図１の入力信号１から再量子化信号４までの伝達特性は、図３に示すように、図１０に示した特性を反転したものによく近似した特性になる。なお、図３において、点線ＸＩＩは補正前の入出力特性を示し、実線ＸＩＩＩは補正後の入出力特性を示す。
【００３１】
図４は本発明の一実施の形態により得られた、シミュレーションによる出力周波数スペクトラムを示す。同図にＸＩＶで示すように、有用帯域における出力周波数スペクトラムは、図１１にＸＩで示す理想的な場合のノイズフロアとほぼ同等の特性が得られており、ＰＷＭ変換回路５及び６の出力段の貫通電流による電源ノイズに由来する歪み・ノイズが低減されていることがわかる。
【００３２】
【発明の効果】
以上説明したように、本発明によれば、再量子化器、補正信号発生回路及び加算器から構成される演算回路のフィードバックループが、増幅すべきディジタル入力信号の有用帯域において大きなループゲインを持ち、補正信号発生回路及び加算器からなる回路の特性とは逆特性を持った再量子化信号を得るようにしたため、上記の補正信号発生回路及び加算器からなる回路の特性を、上記の有用帯域において再量子化信号が入力される２つのＰＷＭ変換回路の非直線性を代表するように設定することにより、２つのＰＷＭ変換回路の出力段の貫通電流による電源ノイズに由来する歪み・ノイズを、電力効率への影響なく低減することができる。
【００３３】
また、上記の補正信号発生回路は、再量子化信号の符号判定を行う符号判定器と、所定の誤差を発生する誤差発生器と、誤差及び符号判定器の出力を乗算する乗算器からなる簡単な回路で実現できる。
【図面の簡単な説明】
【図１】本発明のＰＷＭ型Ｄ級増幅器の一実施の形態のブロック図である。
【図２】図１の実施の形態の動作説明図である。
【図３】図１の実施の形態の要部の入出力特性図である。
【図４】本発明の一実施の形態により得られた、シミュレーションによる出力周波数スペクトラム図である。
【図５】従来のＰＷＭ型Ｄ級増幅器の一例のブロック図である。
【図６】図５中のＰＷＭ変換回路内の出力回路の一例の回路図である。
【図７】図６の貫通電流の波形図である。
【図８】図６の課題説明図である。
【図９】図６の課題説明図である。
【図１０】従来の再量子化と出力特性図である。
【図１１】従来の有用帯域における出力周波数スペクトラム図である。
【符号の説明】
１  入力端子
２  演算回路
３  再量子化器
４  再量子化信号
５、６  ＰＷＭ変換回路
９  ローパスフィルタ
１０  スピーカ等の負荷
１５  符号判定器
１６  誤差定数発生器
１７  乗算器
１８、２１、２２  加算器
２３  補正信号入力端子
【図１】
2005020264.tif 000007
【図２】
2005020264.tif 000008
【図３】
2005020264.tif 000009
【図４】
2005020264.tif 000010
【図５】
2005020264.tif 000011
【図６】
2005020264.tif 000012
【図７】
2005020264.tif 000013
【図８】
2005020264.tif 000014
【図９】
2005020264.tif 000015
【図１０】
2005020264.tif 000016
【図１１】
2005020264.tif 000017