(57)【要約】【課題】クロック同期シリアルデータ転送方式を用いた装置で可変長データ転送を行う場合に、可変長データ転送を行うための信号線を追加する必要もなく、かつ回路やソフトウェア処理の追加を極力抑えることができる。【解決手段】データ送信部１は、データ受信部２に向けてＮ（Ｎは少なくとも１の正の整数）個の、予め定められたビット構成のデータの送信毎にデータが送信されたことをデータ受信部２に示すためのデータ取込指示信号１３をデータに同期してデータ受信部２に送信し、データ受信部２は、データ送信部１からの転送データの転送が無くなり、データの受信に同期してデータ送信部１から送信される転送単位データ取込指示信号１３が検出されない場合に、データ信号１２のデータ転送が終了したものと判定する。【選択図】      図１
2005050153.tif 000002
【特許請求の範囲】
【請求項１】
データ送信側からデータ受信側に向けてのＮ（Ｎは少なくとも１の正の整数）個の、予め定められたビット構成のデータの送信ごとに、前記データ受信側に対して前記各データの取り込みのタイミングを指示するためのデータ取込指示信号を前記データに同期して前記データ送信側から前記データ受信側に送信し、前記データ受信側は、前記データ送信側からの前記データの転送が無くなり、かつ前記データの受信に同期して前記データ送信側から送信される前記データ取込指示信号が検出されなかった場合に前記データ送信側から前記データ受信側へのデータ転送が終了したものと判定することを特徴とするクロック同期シリアルデータ転送方式。
【請求項２】
データ送信側からデータ受信側に向けてＮ（Ｎは少なくとも１の正の整数）個の、予め定められたビット構成のデータの送信ごとに、前記データ受信側に対して個々の前記データの取り込みのタイミングを指示するためのデータ取込指示信号を前記データに同期して前記データ送信側から前記データ受信側に送信し、前記データ送信側は、前記データ送信側から転送する最後の前記データの送信終了後も前記クロック信号については１個のデータの送信に必要な数のクロックパルスと同数のクロックパルスの送信を終了するまでさらに前記クロック信号の送信を継続し、前記データ受信側は、前記データ送信側からの前記単位データの転送が無くなり、かつ前記クロック信号に基づき、前記転送単位データの受信に同期して前記データ送信側から送信される前記データ取込指示信号が検出されなかった場合、前記データ送信側から前記データ受信側へのデータ転送が終了したものと判定することを特徴とするクロック同期シリアルデータ転送方式。
【請求項３】
データ送信側からデータ受信側に向けてクロック信号に同期してデータ転送のため送信される転送データを構成するＮ（Ｎは少なくとも１の正の整数）個のデータの送信ごとに、前記データ受信側に対して前記各データの取り込みのタイミングを指示するためのデータ取込指示信号を前記データに同期して前記データ送信側から前記データ受信側に送信し、前記データ送信側は、前記データ送信側から転送する最後の前記データの送信終了後も前記クロック信号については１個の転送単位データの送信に必要なクロックパルスの数と同数のクロックパルスの送信を終了するまでさらに前記クロック信号の送信を継続し、前記データ受信側は、前記データ送信側からの前記データの転送が無くなり、かつ、前記クロック信号に基づき、前記データの受信に同期して前記データ送信側から送信される前記データ取込指示信号が検出されず、転送データ終了信号が検出された場合、前記データ送信側から前記データ受信側へのデータ転送が終了したものと判定することを特徴とするクロック同期シリアルデータ転送方式。
【請求項４】
請求項１、２、または３記載のクロック同期シリアルデータ転送方式において、前記データはバイト構成のデータであることを特徴とするクロック同期シリアルデータ転送方式。
【請求項５】
請求項１、２、または３記載のクロック同期シリアルデータ転送方式において、前記データはワード構成のデータであることを特徴とするクロック同期シリアルデータ転送方式。
【請求項６】
転送されるデータを送信する側のＣＰＵシステムである第１のシステムと、前記第１のシステムから送信される前記データを転送データとして受信する第２のシステムとを備え、前記第１のシステムは、
（Ａ）前記データがバイト単位で格納されているメモリ、
（Ｂ）前記データをバイト単位のパラレルデータで入力しシリアルデータとして前記第２のシステムに送信するシリアルデータ送信部、
（Ｃ）前記メモリから前記バイト単位のパラレルデータである前記データをバイト単位で順次読み出して、読み出した転送データを前記シリアルデータ送信部に出力し、前記シリアルデータ送信部の転送データ送信動作の制御を行う第１のＣＰＵ、
を備え、前記第２のシステムは、
（Ｄ）前記第１のシステムからシリアルデータとして送信されてきた前記データを受信しバイト単位のパラレルデータで出力するシリアルデータ受信部、
（Ｅ）前記第１のシステムから送信されてきたバイト単位の前記データを格納する第２のメモリ、
（Ｆ）前記シリアルデータ受信部の転送データ受信動作の制御を行い、前記シリアルデータ受信部が出力するバイト単位の前記データを入力して前記メモリに順次書き込む第２のＣＰＵ、
を備え、前記シリアルデータ受信部が、
（Ｇ）受信した前記１バイトのシリアルデータを格納するシフトレジスタ、
（Ｈ）前記シリアルデータ送信部から出力されるクロック信号のクロックパルス数をカウントするカウンタ、
（Ｉ）データ取込指示信号の検出を行うデータ取込指示信号検出部、
を備えたことを特徴とするクロック同期シリアルデータ転送方式。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はクロック同期シリアルデータ転送方式に関し、特に可変長データ転送を行うことができるクロック同期シリアルデータ転送方式に関する。
【背景技術】
【０００２】
従来のクロック同期シリアルデータ転送方式では、バイト（Ｂｙｔｅ）あるいはワード（Ｗｏｒｄ）データを連続して順次転送し、連続して転送されるデータ数は送信側で変更できる可変長データ転送を行う場合に、データ送信側からデータ受信側へのデータ転送終了の通知を行う方法として、送信側で転送するデータに転送データ量を示す情報を付与して送信し、受信側ではこの情報に基づいて転送されてくるデータ数の識別を行う方法（特開平５−６３７５５号公報参照）や、送信側から受信側へデータ転送の終了を通知する信号を設けデータ転送終了の際にこの信号を用いて送信側から受信側へデータ転送の終了を通知するという方法が行われている。
【０００３】
前者の方法では、送信側には転送データ量を示す情報を付与するためのコード回路やソフトウェア処理が必要となり、受信側には転送データ量を示す上記情報に基づいて転送データ量を識別するためのデコード回路や転送データ量の解析のためのソフトウェア処理が必要となるので、回路の増加やソフトウェアの処理の増加が発生するという問題があった。
【０００４】
また、後者の方法では、データ転送の終了を通知する信号のために、通常のクロック同期シリアルデータ転送に必要な信号線以外に、可変長データ転送の場合はさらに別の信号線を追加しなければならないという問題があった。
【０００５】
このように、従来の方法で可変長データ転送を行う場合には、回路の追加やソフトウェアの処理、あるいは信号線の追加が必要となり、クロッ同期シリアルデータ転送方式における可変長データ転送は、携帯機器など省スペース化および省電力化を要求される装置には適した転送方式ではなかった。
【０００６】
従って、クロッ同期シリアルデータ転送方式を用いた携帯機器など省スペース化および省電力化を要求される装置で可変長データ転送を行うときに、可変長データ転送を行うための信号線を追加する必要もなく、かつ回路やソフトウェア処理の追加を極力抑えた方法で可変長データ転送を実現することができるクロッ同期シリアルデータ転送方式が望まれていた。
【０００７】
【特許文献１】特開平５−６３７５５号公報  （第１−２頁、図２，１７,１８）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上述した従来のクロック同期シリアルデータ転送方式では、送信側から受信側へのデータ転送終了の通知を行う方法として、データ転送の送信側で転送するデータに転送データ量を示す情報を付与し、受信側ではこの情報に基づいて転送されてくるデータ数の識別を行うという方法があるが、この方法の場合は、送信側には転送データ量を示す情報を付与するためのコード回路やソフトウェア処理が必要であり、また受信側には転送データ量を示す上記情報から転送データ量を判定するためのデコード回路や転送データ量の解析のためのソフトウェア処理が必要となるので、回路の増加やソフトウェアの処理の増加が発生するという欠点を有していた。
【０００９】
また、送信側から受信側へのデータ転送の終了を通知する信号を新たに設け、この信号を用いてデータ転送終了の際に送信側から受信側へデータ転送終了を通知するという方法もあるが、この方法の場合は、データ転送の終了を通知する信号のために、クロック同期シリアルデータ転送に必要な信号線以外に、さらに別の信号線を追加しなければならないという欠点を有していた。
【００１０】
本発明の目的は、クロッ同期シリアルデータ転送方式を用いた携帯機器など、省スペース化および省電力化を要求される装置で可変長データ転送を行う場合に、可変長データ転送を行うための信号線を追加する必要もなく、かつ回路やソフトウェア処理の追加を極力抑えた方法で可変長データ転送を実現することができるクロック同期シリアルデータ転送方式を提供することにある。
【課題を解決するための手段】
【００１１】
第１の発明のクロック同期シリアルデータ転送方式は、データ送信側からデータ受信側に向けてのＮ（Ｎは少なくとも１の正の整数）個の、予め定められたビット構成のデータの送信ごとに、前記データ受信側に対して前記各データの取り込みのタイミングを指示するためのデータ取込指示信号を前記データに同期して前記データ送信側から前記データ受信側に送信し、前記データ受信側は、前記データ送信側からの前記データの転送が無くなり、かつ前記データの受信に同期して前記データ送信側から送信される前記データ取込指示信号が検出されなかった場合に前記データ送信側から前記データ受信側へのデータ転送が終了したものと判定することを特徴として構成される。
【００１２】
また、第２の発明のクロック同期シリアルデータ転送方式は、データ送信側からデータ受信側に向けてＮ（Ｎは少なくとも１の正の整数）個の、予め定められたビット構成のデータの送信ごとに、前記データ受信側に対して個々の前記データの取り込みのタイミングを指示するためのデータ取込指示信号を前記データに同期して前記データ送信側から前記データ受信側に送信し、前記データ送信側は、前記データ送信側から転送する最後の前記データの送信終了後も前記クロック信号については１個のデータの送信に必要な数のクロックパルスと同数のクロックパルスの送信を終了するまでさらに前記クロック信号の送信を継続し、前記データ受信側は、前記データ送信側からの前記単位データの転送が無くなり、かつ前記クロック信号に基づき、前記転送単位データの受信に同期して前記データ送信側から送信される前記データ取込指示信号が検出されなかった場合、前記データ送信側から前記データ受信側へのデータ転送が終了したものと判定することを特徴として構成される。
【００１３】
また、第３の発明のクロック同期シリアルデータ転送方式は、データ送信側からデータ受信側に向けてクロック信号に同期してデータ転送のため送信される転送データを構成するＮ（Ｎは少なくとも１の正の整数）個のデータの送信ごとに、前記データ受信側に対して前記各データの取り込みのタイミングを指示するためのデータ取込指示信号を前記データに同期して前記データ送信側から前記データ受信側に送信し、前記データ送信側は、前記データ送信側から転送する最後の前記データの送信終了後も前記クロック信号については１個の転送単位データの送信に必要なクロックパルスの数と同数のクロックパルスの送信を終了するまでさらに前記クロック信号の送信を継続し、前記データ受信側は、前記データ送信側からの前記データの転送が無くなり、かつ、前記クロック信号に基づき、前記データの受信に同期して前記データ送信側から送信される前記データ取込指示信号が検出されず、転送データ終了信号が検出された場合、前記データ送信側から前記データ受信側へのデータ転送が終了したものと判定することを特徴として構成される。
【００１４】
また、第４の発明のクロック同期シリアルデータ転送方式は、第１、２または３の発明のクロック同期シリアルデータ転送方式において、前記データはバイト構成のデータであることを特徴として構成される。
【００１５】
また、第５の発明のクロック同期シリアルデータ転送方式は、第１、２または３の発明のクロック同期シリアルデータ転送方式において、前記データはワード構成のデータであることを特徴として構成される。
【００１６】
また、第６の発明のクロック同期シリアルデータ転送方式は、転送されるデータを送信する側のＣＰＵシステムである第１のシステムと、前記第１のシステムから送信される前記データを転送データとして受信する第２のシステムとを備え、前記第１のシステムは、
（Ａ）前記データがバイト単位で格納されているメモリ、
（Ｂ）前記データをバイト単位のパラレルデータで入力しシリアルデータとして前記第２のシステムに送信するシリアルデータ送信部、
（Ｃ）前記メモリから前記バイト単位のパラレルデータである前記データをバイト単位で順次読み出して、読み出した転送データを前記シリアルデータ送信部に出力し、前記シリアルデータ送信部の転送データ送信動作の制御を行う第１のＣＰＵ、
を備え、前記第２のシステムは、
（Ｄ）前記第１のシステムからシリアルデータとして送信されてきた前記データを受信しバイト単位のパラレルデータで出力するシリアルデータ受信部、
（Ｅ）前記第１のシステムから送信されてきたバイト単位の前記データを格納する第２のメモリ、
（Ｆ）前記シリアルデータ受信部の転送データ受信動作の制御を行い、前記シリアルデータ受信部が出力するバイト単位の前記データを入力して前記メモリに順次書き込む第２のＣＰＵ、
を備え、前記シリアルデータ受信部が、
（Ｇ）受信した前記１バイトのシリアルデータを格納するシフトレジスタ、
（Ｈ）前記シリアルデータ送信部から出力されるクロック信号のクロックパルス数をカウントするカウンタ、
（Ｉ）データ取込指示信号の検出を行うデータ取込指示信号検出部、
を備えたことを特徴として構成される。
【発明の効果】
【００１７】
以上説明したように、本発明のクロック同期シリアルデータ転送方式は、データ送信側からデータ受信側に向けてＮ（Ｎは少なくとも１の正の整数）個の、予め定められたビット構成の各データの送信ごとに、前記各データが送信されたことをデータ受信側に示すためのデータ取込指示信号をデータに同期してデータ送信側からデータ受信側に送信し、データ受信側は、データ送信側からのデータの転送が無くなり、かつデータの受信に同期してデータ送信側から送信されるデータ取込指示信号が検出されなかった場合に、データ送信側からデータ受信側へのデータ転送が終了したものと判定するように構成したことにより、クロッ同期シリアルデータ転送方式を用いた携帯機器など省スペース化および省電力化を要求される装置で可変長データ転送を行う場合に、可変長データ転送を行うための信号線を追加する必要もなく、かつ回路やソフトウェア処理の追加を極力抑えた方法で可変長データ転送を実現することができるという効果を有している。
【発明を実施するための最良の形態】
【００１８】
本発明は、データの送信側とデータの受信側との間でシリアルデータ転送のタイミングの同期を取るためにクロック信号が用いられ、バイトあるいはワードなどの予め定められたビット構成を有するデータ、例えばバイトの場合であれば、１バイト（８ビット）のデータを送信側から受信側に連続転送するときに、連続転送される各データの取り込み処理を受信側に指示するためのデータ取込指示信号を用いたクロック同期シリアルデータ転送方式であって、データ送信側からデータ受信側に転送される前記データの数が必ずしも一定ではなく変化する場合がある可変長データ転送を行う場合に、データ送信側から連続して転送される最後のデータの転送終了後において予め定められたタイミングで、さらに上記データ取込指示信号が検出されるか否かを調べ検出されなかったときには、データ送信側からのデータ転送が終了したものと判定するように構成されたクロック同期シリアルデータ転送方式である。
【００１９】
次に、本発明の実施の形態について図面を参照して説明する。
【００２０】
図１は、本発明のクロック同期シリアルデータ転送方式の実施の一形態を示すブロック図である。
【００２１】
図１に示す本実施の形態のクロック同期シリアルデータ転送方式は、転送データとして受信側へビットシリアルに送信されるビット列をバイト単位で区分して扱うもので、バイト単位に区分された８ビットのビット列で構成された各データをＮ（Ｎは少なくとも１の正の整数）個含んだデータ信号１２としてクロック信号１１に同期させてクロック信号１１とともに送信し、かつデータ信号１２を構成する各データの取り込み処理を上記受信側に対して指示するためのデータ取込指示信号１３を出力するデータ送信部１と、データ送信部１から送信されるデータ信号１２をクロック信号１１に同期して受信するとともに、上記データ取込指示信号１３を受信することにより、データ送信部１から送信されてくるデータ信号１２を構成する各データを順次取り込むことにより、データ送信部１からの転送データを受け取るデータ受信部２とから構成される。
【００２２】
次に、動作を説明する。
【００２３】
図２は、本発明のクロック同期シリアルデータ転送方式の動作を説明するための信号の波形の一例を示す波形図である。なお、図２（ａ）に示される、各信号の波形を示す線の点線部分は、図２（ｂ）に示される点線部分に接続され、図２（ａ）と図２（ｂ）とで上記信号の全体の波形が示されている。
【００２４】
図１において、データ送信部１は、データ転送のためデータ受信部２に送信する転送データをビットシリアルに送信するとき、ビットシリアルに送信されるビット列をバイト単位で区分し、図２に示すように、バイト単位に区分したビット列で構成されるデータをＮ個含んだデータ信号１２としてクロック信号１１に同期させてデータ受信部２に送信する。
【００２５】
すなわち、データ送信部１は、最小のデータ転送の単位である８ビット（１バイト）で構成されるデータをＮ個順次連続してクロック信号１１に同期させデータ信号１２としてデータ受信部２に送信する。
【００２６】
このとき、データ送信部１は、各データを構成するそれぞれの１バイトのビット列の最後の８ビット目のタイミングで、データ取込指示信号１３をデータ受信部２へ出力する。このデータ取込指示信号１３は、データ信号１２によって送信される転送データを構成し連続転送される各データの取り込み処理を送信側から受信側に対して指示するために、すなわち、各データの取り込みのタイミングを指示するためにデータ受信部２へ出力される。
【００２７】
一方、データ受信部２は、データ送信部１から送信されるデータ信号１２をクロック信号１１に同期して受信するが、データ送信部１から送信されるデータ信号１２を構成する各データの８ビット目のタイミングでデータ取込指示信号１３を検出することによって、データ受信部２は、データ取込指示信号１３と同じタイミングで受信された、データ信号１２のデータビットが、そのデータ信号１２に含まれる各データを構成するビット列の８ビット目のビットであると判定し、そのビットを含むデータを直前の他のデータと識別することができそのデータを取り込むことができる。
【００２８】
このように、データ送信部１からデータ受信部２への転送予定のＮ個のデータが全て転送されるまで、上記データ送信部１からデータ受信部２への転送動作がＮ回繰り返される。
Ｎバイト目のデータの転送を終了すると、データ信号１２の送信動作は停止されるが、クロック信号１１については、データ送信部１は、さらに継続して図２に示すように８個のクロックパルスを送信してからクロックパルスの送信を停止する。
【００２９】
一方、データ受信部２はクロック信号１１の８個のクロックパルスを順次受信するが、このときクロック信号１１のクロックパルスをカウントし、データ信号１２の送信が行われていない状態で送信されていた最後の８個目のクロックパルスが入力されるタイミングではデータ取込指示信号１３が検出されないことを認識すると、データ信号１２に含まれる全てのデータの受信が完了したものと判定する。
【実施例１】
【００３０】
次に、本発明のクロック同期シリアルデータ転送方式の実施例について説明する。
【００３１】
図３は、本発明のクロック同期シリアルデータ転送方式の実施例を示すブロック図である。
【００３２】
図３に示す本発明のクロック同期シリアルデータ転送方式は、転送されるデータを送信する側のＣＰＵ（Ｃｅｎｔｒａｌ  Ｐｒｏｃｅｓｓｉｎｇ  Ｕｎｉｔ）システムである送信システム１００と、転送されるデータを受信する側のＣＰＵシステムである受信システム２００とから構成されている。
【００３３】
また、送信システム１００は、データ信号１２によって受信システム２００に転送すべき各データがバイト単位（８ビット）で格納されているメモリ１０２と、図１に示すデータ送信部１と同じデータ送信機能を有し、メモリ１０２に格納されている８ビットパラレルの上記データを順次入力し、入力した各データの８  ビットのパラレルビットを順次シリアルデータとして受信システム２００に送信するシリアルデータ送信部１０３と、メモリ１０２から８ビットパラレルの各データをバイト単位で順次読み出し、読み出した各データを順次シリアルデータ送信部１０３に出力し、シリアルデータ送信部１０３の転送データの送信動作制御を行うＣＰＵ１０１とから構成される。
【００３４】
また、受信システム２００は、図１に示すデータ受信部２と同じデータ受信機能を有し、送信システム１００からシリアルデータとして送信されてきたデータ信号１２を受信し、データ信号１２を構成する各データを順次バイト単位のパラレルデータで出力するシリアルデータ受信部２０３と、シリアルデータ受信部２０３から出力される上記各データを順次入力して送信システム１００からのデータ信号として格納するメモリ２０２と、シリアルデータ受信部２０３の転送データの受信動作制御を行い、かつシリアルデータ受信部２０３から出力される上記各データをビットパラレルで順次入力し、入力した各データをビットパラレルでメモリ２０２に順次書き込むＣＰＵ２０１とから構成される。
【００３５】
また、受信システム２００のシリアルデータ受信部２０３は、データ信号１２を受信し、データ信号１２に含まれる転送データを構成する各データの１バイトのシリアルデータを順次格納するシフトレジスタ２０４と、送信システム１００のシリアルデータ送信部１０３から出力されるクロック信号１１のクロックパルスの入力回数をカウントするカウンタ２０５と、送信システム１００からのデータ取込指示信号１３を検出するデータ取込指示信号検出部２０６とから構成される。
【００３６】
次に、動作を説明する。
【００３７】
図３において、送信システム１００から受信システム２００へＮバイトのデータを転送する場合、ＣＰＵ１０１は、転送データを構成する、８ビットで構成されるバイトデータＮ個をメモリ１０２から順次ビットパラレルに読み出して転送のためのデータとして順次ビットパラレルにシリアルデータ送信部１０３へ入力する。
【００３８】
上記シリアルデータ送信部１０３は、ＣＰＵ１０１によって入力される、それぞれの８ビットのパラレルデータをデータ転送のため順次８ビットのシリアルデータに変換し、得られたビット列をバイト単位で区分し、図２に示すように、バイト単位に区分したビット列で構成された各データをＮ個含んだデータ信号１２としてクロック信号１１に同期させて受信システム２００のシリアルデータ受信部２０３へ順次送信する。
【００３９】
シリアルデータ送信部１０３からのデータ信号１２に含まれる１バイトの各データの転送時におけるタイミングは図２に示すように、クロック信号１１のクロックパルスに同期して転送され、また、データ信号１２を構成し連続転送される各データの取り込み処理を送信側から受信側に対して指示するために、シリアルデータ送信部１０３からシリアルデータ受信部２０３へ送信されるデータ取込指示信号１３もクロック信号１１に同期して、データ信号１２の各データの先頭ビットから数えて８ビット目のビットのタイミングでシリアルデータ送信部１０３からシリアルデータ受信部２０３へ送信される。
【００４０】
一方、データ信号１２を受信したシリアルデータ受信部２０３は、クロック信号１１と同期したタイミングでデータ信号１２の各データのビット列をシフトレジスタ２０４に順次取り込む。このときカウンタ２０５はクロック信号１１のクロックパルスをカウントし、データ信号１２を構成する各データの８個目のクロックが入力されるタイミングをデータ取込指示信号検出部２０６へ通知する。
【００４１】
データ取込指示信号検出部２０６はカウンタ２０５から通知された、各データの８個目のクロックが入力されるタイミングでデータ取込指示信号１３を検出すると、データ取込指示信号１３と同じタイミングで受信された、データ信号１２のビットがそのデータ信号１２を構成する各データの構成ビットの８ビット目のビットであると判定し、そのビットを８番目のビットとして含むデータを、直前のデータに続くデータとして識別して取り込む。そして、そのデータについての受信を完了したことを示すデータ取込完了通知信号３０３をＣＰＵ２０１に出力する。
【００４２】
ＣＰＵ２０１はデータ取込完了通知信号３０３を受けて、送信システム１００から転送されシフトレジスタ２０４に格納された１バイトのデータを読み出してメモリ２０２へ書き込む。
【００４３】
このように、送信システム１００から受信システム２００への転送予定のＮ個のデータが全て転送されるまで、上記の送信システム１００から受信システム２００への転送動作がＮ回繰り返される。
【００４４】
Ｎバイト目のデータの転送を終了すると、送信システム１００のＣＰＵ１０１は、シリアルデータ送信部１０３へのデータ信号１２の送信動作の終了を指示する。この指示によってシリアルデータ送信部１０３からのデータ信号１２の送信動作は停止されるが、クロック信号１１については、シリアルデータ送信部１０３は、さらに継続して図２に示すように８個のクロックパルスを送信してから、クロックパルスの送信を停止する。シリアルデータ送信部１０３は、データ信号１２の送信が行われない状態で上記のようにシリアルデータ受信部２０３へ送信されていた８個のクロックパルスの送信をもってシリアルデータ受信部２０３への送信を終了する。
【００４５】
一方、シリアルデータ受信部２０３のカウンタ２０５はクロック信号１１の８個のクロックパルスを順次受信するが、このときもカウンタ２０５はクロック信号１１のクロックパルスをカウントし、データ信号１２の送信が行われていない状態で送信されていたクロックパルスの８個目のクロックパルスが入力されるタイミングをデータ取込指示信号検出部２０６へ通知する。
【００４６】
上記タイミングをカウンタ２０５から通知されたデータ取込指示信号検出部２０６は、最後の８個目のクロックパルスが入力される上記タイミングではデータ取込指示信号１３が検出されないことを認識すると、データ信号１２に含まれる全てのデータの受信が完了してデータ信号１２の転送が終了したことを示すデータ転送終了通知信号３０４をＣＰＵ２０１に出力する。なお、図２（ｂ）に示す、最後の８個目のクロックパルスを囲む楕円形の線内にはデータ取込指示信号１３の信号パルスが無く、最後の８個目のクロックパルスが入力されるタイミングではデータ取込指示信号１３が検出されない状態が示される。
【００４７】
ＣＰＵ２０１はデータ取込指示信号検出部２０６からデータ転送終了通知信号３０４を受けてシリアルデータ送信部１０３からのデータ転送が終了したものと判定する。
【００４８】
以上で図３に示す本発明のクロック同期シリアルデータ転送方式の詳細動作の説明を終了する。
【００４９】
なお、上記の説明では、データ転送のためシリアルに送信されるビット列がバイト単位で区分されて扱われることで説明したが、バイト単位に区分するのではなく、ワード単位で区分した場合であってもよい。
【００５０】
また、上記の説明では、データ送信側が送信する転送データを構成する各１バイトの８ビット目のタイミングでデータ取込指示信号をデータ受信側に送信し、データ受信側は、データ送信側から送信される転送データを構成する各１バイトの８ビット目のタイミングでデータ取込指示信号を受信することにより各バイトの境界を識別することで説明したが、データ送信側が送信する転送データの各１バイト中の予め定めた特定ビットの送信タイミング時にデータ取込指示信号をデータ受信側に出力し、上記データ受信側もその特定ビットの送信タイミング時にデータ取込指示信号を受信することにより各バイトの境界を識別するようにしてもよい。
【００５１】
また、上記の説明では、データ送信側が、データ送信側からデータ受信側に転送するデータ信号１２の最後のデータ（Ｎバイト目）の送信終了後にもクロック信号１１として所定数（８ビット）のクロックパルスを継続して送信し、データ受信側では、データ送信側からの最後のデータの受信後にもなお継続して送信されてくる上記クロック信号１１の８ビットのクロックパルスを受信しデータ取込指示信号１３の検出動作を行い、データ取込指示信号１３が検出されなかった場合、データ送信側から前記データ受信側へのデータ転送が終了したものと判定することで説明したが、図４に示すように、データ取込指示信号が検出されず、データ送信側から送信された、転送データ終了信号１４が７番目および８番目のクロックパルスのタイミングで検出されたときに、データ送信側からデータ受信側へのデータ転送が終了したものと判定するようにしてもよい。なお、図４（ａ）に示される、各信号の波形を示す線の点線部分は、図４（ｂ）に示される点線部分に接続され、図４（ａ）と図４（ｂ）とで上記信号の全体の波形が示されている。
【図面の簡単な説明】
【００５２】
【図１】本発明のクロック同期シリアルデータ転送方式の実施の一形態を示すブロック図である。
【図２】本発明のクロック同期シリアルデータ転送方式の動作を説明するための信号の波形の一例を示す波形図である。
【図３】本発明のクロック同期シリアルデータ転送方式の実施例を示すブロック図である。
【図４】本発明のクロック同期シリアルデータ転送方式の動作を説明するための信号の波形の他の一例を示す波形図である。
【符号の説明】
【００５３】
１    データ送信部
２    データ受信部
１１    クロック信号
１２    データ信号
１３    データ取込指示信号
１４    転送データ終了信号
１００    送信システム
１０１    ＣＰＵ
１０２    メモリ
１０３    シリアルデータ送信部
２００    受信システム
２０１    ＣＰＵ
２０２    メモリ
２０３    シリアルデータ受信部
２０４    シフトレジスタ
２０５    カウンタ
２０６    データ取込指示信号検出部
３０３    データ取込完了通知信号
３０４    データ転送終了通知信号
【図１】
2005050153.tif 000003
【図２】
2005050153.tif 000004
【図３】
2005050153.tif 000005
【図４】
2005050153.tif 000006