(57)【要約】【課題】  工程数を抑えたより簡単な作製工程を用いて形成することができ、なおかつ、容量素子の面積を抑えつつ、発光素子に供給する電流を制御するＴＦＴのゲート電圧Ｖｇｓの変動によって引き起こされる発光素子の輝度のばらつきを抑えることができる発光装置の提案を課題とする。【解決手段】  発光素子と、発光素子に流れる電流値を決定する第１のＴＦＴと、ビデオ信号によって、発光素子の発光、非発光を決定する第２のＴＦＴと、第１の電源線と、第２の電源線とを有し、発光素子と第１の電源線の間に、第１のＴＦＴ及び第２のＴＦＴが直列に接続され、第１のＴＦＴのゲート電極は第２の電源線に接続されており、第１のＴＦＴのゲート電極、第２のＴＦＴのゲート電極、第１の電源線または第２の電源線のいずれかが、液滴吐出法または印刷法を用いて形成されていることを特徴とする発光装置。【選択図】  図１
2005164880.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、前記発光素子に流れる電流値を決定する第１のＴＦＴと、ビデオ信号によって、前記発光素子の発光、非発光を決定する第２のＴＦＴと、第１の電源線と、第２の電源線とを有し、
前記発光素子と前記第１の電源線の間に、前記第１のＴＦＴ及び前記第２のＴＦＴが直列に接続され、
前記第１のＴＦＴのゲート電極は前記第２の電源線に接続されており、
前記第１のＴＦＴのゲート電極、前記第２のＴＦＴのゲート電極、前記第１の電源線または前記第２の電源線のいずれかが、液滴吐出法または印刷法を用いて形成されていることを特徴とする発光装置。
【請求項２】
発光素子と、前記発光素子に流れる電流値を決定する第１のＴＦＴと、ビデオ信号によって、前記発光素子の発光、非発光を決定する第２のＴＦＴと、第３のＴＦＴと、第１の電源線と、第２の電源線と、信号線とを有し、
前記発光素子と前記第１の電源線の間に、前記第１のＴＦＴ及び前記第２のＴＦＴが直列に接続され、
前記第１のＴＦＴのゲート電極は前記第２の電源線に接続されており、
前記第３のＴＦＴは、前記信号線に入力された前記ビデオ信号の電位が、前記第２のＴＦＴのゲート電極に与えられるのを制御し、
前記第１のＴＦＴのゲート電極、前記第２のＴＦＴのゲート電極、前記第３のＴＦＴのゲート電極、前記信号線、前記第１の電源線または前記第２の電源線のいずれかが、液滴吐出法または印刷法を用いて形成されていることを特徴とする発光装置。
【請求項３】
発光素子と、前記発光素子に流れる電流値を決定する第１のＴＦＴと、ビデオ信号によって、前記発光素子の発光、非発光を決定する第２のＴＦＴと、第３のＴＦＴと、第４のＴＦＴと、第１の電源線と、第２の電源線と、信号線とを有し、
前記発光素子と前記第１の電源線の間に、前記第１のＴＦＴ及び前記第２のＴＦＴが直列に接続され、
前記第１のＴＦＴのゲート電極は前記第２の電源線に接続されており、
前記第３のＴＦＴは、前記信号線に入力された前記ビデオ信号の電位が、前記第２のＴＦＴのゲート電極に与えられるのを制御し、
前記第４のＴＦＴは、前記ビデオ信号の電位に関わらず、前記第２のＴＦＴのゲート電極及びソース領域と、前記第１の電源線との接続を制御し、
前記第１のＴＦＴのゲート電極、前記第２のＴＦＴのゲート電極、前記第３のＴＦＴのゲート電極、前記第４のＴＦＴのゲート電極、前記信号線、前記第１の電源線または前記第２の電源線のいずれかが、液滴吐出法または印刷法を用いて形成されていることを特徴とする発光装置。
【請求項４】
請求項３において、前記第４のＴＦＴはチャネル形成領域を含む半導体膜を有しており、前記半導体膜はセミアモルファス半導体または非晶質半導体を用いていることを特徴とする発光装置。
【請求項５】
請求項２乃至請求項４のいずれか１項において、前記第３のＴＦＴはチャネル形成領域を含む半導体膜を有しており、前記半導体膜はセミアモルファス半導体または非晶質半導体を用いていることを特徴とする発光装置。
【請求項６】
請求項１乃至請求項５のいずれか１項において、
前記第１のＴＦＴ及び前記第２のＴＦＴの極性がｎ型であることを特徴とする発光装置。
【請求項７】
請求項１乃至請求項６のいずれか１項において、前記第１のＴＦＴ及び前記第２のＴＦＴはチャネル形成領域を含む半導体膜を有しており、前記半導体膜はセミアモルファス半導体または非晶質半導体を用いていることを特徴とする発光装置。
【請求項８】
請求項１乃至請求項７のいずれか１項において、
前記第１のＴＦＴにおけるチャネル幅に対するチャネル長の比は、前記第２のＴＦＴにおけるチャネル幅に対するチャネル長の比よりも大きいことを特徴とする発光装置。
【請求項９】
請求項１乃至請求項８のいずれか１項において、
前記発光素子は第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に形成された電界発光層とを有し、
前記第１の電極、前記第２の電極または前記電界発光層のいずれかは、液滴吐出法を用いて形成されていることを特徴とする発光装置。
【請求項１０】
請求項１乃至請求項９のいずれか１項において、前記印刷法はオフセット印刷法またはスクリーン印刷法であることを特徴とする発光装置。
【請求項１１】
第１のＴＦＴのゲート電極、第２のＴＦＴのゲート電極、第１の電源線または第２の電源線のいずれかは、液滴吐出法または印刷法を用いて形成し、
前記第１のＴＦＴは、発光素子と、前記発光素子に流れる電流値を決定し、
前記第２のＴＦＴは、ビデオ信号によって、前記発光素子の発光、非発光を決定し、
前記発光素子と前記第１の電源線の間に、前記第１のＴＦＴ及び前記第２のＴＦＴが直列に接続され、
前記第１のＴＦＴのゲート電極は前記第２の電源線に接続されていることを特徴とする発光装置の作製方法。
【請求項１２】
第１のＴＦＴのゲート電極、第２のＴＦＴのゲート電極、第３のＴＦＴのゲート電極、信号線、第１の電源線または第２の電源線のいずれかは、液滴吐出法または印刷法を用いて形成し、
前記第１のＴＦＴは、発光素子と、前記発光素子に流れる電流値を決定し、
前記第２のＴＦＴは、ビデオ信号によって、前記発光素子の発光、非発光を決定し、
前記第３のＴＦＴは、前記信号線に入力された前記ビデオ信号の電位が、前記第２のＴＦＴのゲート電極に与えられるのを制御し、
前記発光素子と前記第１の電源線の間に、前記第１のＴＦＴ及び前記第２のＴＦＴが直列に接続され、
前記第１のＴＦＴのゲート電極は前記第２の電源線に接続されていることを特徴とする発光装置の作製方法。
【請求項１３】
第１のＴＦＴのゲート電極、第２のＴＦＴのゲート電極、第３のＴＦＴのゲート電極、第４のＴＦＴのゲート電極、信号線、第１の電源線または第２の電源線のいずれかは、液滴吐出法または印刷法を用いて形成し、
前記第１のＴＦＴは、発光素子と、前記発光素子に流れる電流値を決定し、
前記第２のＴＦＴは、ビデオ信号によって、前記発光素子の発光、非発光を決定し、
前記第３のＴＦＴは、前記信号線に入力された前記ビデオ信号の電位が、前記第２のＴＦＴのゲート電極に与えられるのを制御し、
前記第４のＴＦＴは、前記ビデオ信号の電位に関わらず、前記第２のＴＦＴのゲート電極及びソース領域と、前記第１の電源線との接続を制御し、
前記発光素子と前記第１の電源線の間に、前記第１のＴＦＴ及び前記第２のＴＦＴが直列に接続され、
前記第１のＴＦＴのゲート電極は前記第２の電源線に接続されていることを特徴とする発光装置の作製方法。
【請求項１４】
請求項３において、前記第４のＴＦＴはチャネル形成領域を含む半導体膜を有しており、前記半導体膜はセミアモルファス半導体または非晶質半導体を用いていることを特徴とする発光装置の作製方法。
【請求項１５】
請求項１２乃至請求項１４のいずれか１項において、前記第３のＴＦＴはチャネル形成領域を含む半導体膜を有しており、前記半導体膜はセミアモルファス半導体または非晶質半導体を用いていることを特徴とする発光装置の作製方法。
【請求項１６】
請求項１１乃至請求項１５のいずれか１項において、
前記第１のＴＦＴ及び前記第２のＴＦＴの極性がｎ型であることを特徴とする発光装置の作製方法。
【請求項１７】
請求項１１乃至請求項１６のいずれか１項において、前記第１のＴＦＴ及び前記第２のＴＦＴはチャネル形成領域を含む半導体膜を有しており、前記半導体膜はセミアモルファス半導体または非晶質半導体を用いていることを特徴とする発光装置の作製方法。
【請求項１８】
請求項１１乃至請求項１７のいずれか１項において、
前記第１のＴＦＴにおけるチャネル幅に対するチャネル長の比は、前記第２のＴＦＴにおけるチャネル幅に対するチャネル長の比よりも大きいことを特徴とする発光装置の作製方法。
【請求項１９】
請求項１１乃至請求項１８のいずれか１項において、
前記発光素子は第１の電極と、第２の電極と、前記第１の電極と前記第２の電極の間に形成された電界発光層とを有し、
前記第１の電極、前記第２の電極または前記電界発光層のいずれかは、液滴吐出法を用いて形成されていることを特徴とする発光装置の作製方法。
【請求項２０】
請求項１１乃至請求項１９のいずれか１項において、前記印刷法はオフセット印刷法またはスクリーン印刷法であることを特徴とする発光装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電流を発光素子に供給するための手段と発光素子とを、複数の各画素に有する発光装置及び発光装置の作製方法に関する。
【背景技術】
【０００２】
発光素子は自ら発光するため視認性が高く、液晶表示装置（ＬＣＤ）で必要なバックライトが要らず薄型化に最適であると共に、視野角にも制限が無い。そのため発光素子を用いた発光装置は、ＣＲＴやＬＣＤに代わる表示装置として注目されており、近年では携帯電話やデジタルスチルカメラ等の電子機器に搭載されるなど、実用化が行なわれている。
【０００３】
発光装置は、パッシブマトリクス型とアクティブマトリクス型とに分類できる。アクティブマトリクス型はビデオ信号の入力後も発光素子への電流の供給をある程度維持することができるので、パネルの大型化、高精細化に柔軟に対応することができ、今後の主流となりつつある。具体的に提案されている、アクティブマトリクス型発光装置における画素の構成は、発光装置のメーカーによって異なっており、それぞれに特色のある技術的工夫が凝らされているが、通常少なくとも、発光素子と、画素へのビデオ信号の入力を制御する薄膜トランジスタ（ＴＦＴ）と、該発光素子に電流を供給するためのＴＦＴとが各画素に設けられている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、画素へのビデオ信号の入力を制御するＴＦＴのオフ電流が大きいと、他の画素に入力されるビデオ信号の電位の変化に伴い、発光素子に供給する電流値を制御するＴＦＴのゲート電極・ソース領域間電圧（以下、ゲート電圧とする）Ｖｇｓが変動しやすい。このゲート電圧Ｖｇｓの変動を防ぐためには、該ＴＦＴのゲート電極・ソース領域間に設けられた容量素子の容量を大きくしたり、画素へのビデオ信号の入力を制御するＴＦＴのオフ電流を低く抑えたりする必要がある。しかし、容量素子の占有面積を大きくすることは、塵埃などに起因する電極間のリークの発生確率を高め、よって歩留まりの低下に繋がるので望ましくない。また、画素へのビデオ信号の入力を制御するＴＦＴのオフ電流を低く抑えること、且つ、大きな容量を充電するためにオン電流を高くすることの両方を満たすように、ＴＦＴの作製工程を最適化するには、コストと時間を要し、困難な課題である。さらに発光素子に供給する電流を制御するＴＦＴのゲート電圧Ｖｇｓは、ゲート電極につく寄生容量に起因して、他のＴＦＴのスイッチングや信号線、走査線の電位の変動等に伴って、変動し易いという問題もある。
【０００５】
また一般的にアクティブマトリクス型の発光装置は、パターニングにリソグラフィ法が用いられている。リソグラフィ法を用いる場合、フォトレジストの成膜、露光、現像、エッチング、剥離などの一連の工程を行なう必要があるため、作製工程が複雑になり、コストが高くなる。さらにリソグラフィ法には高価な露光用のマスク（フォトマスク）が必要であることも、発光装置の作製に費やされるコストが抑えられない一因になっている。そして、成膜後、エッチングにより除去されてしまう部分は結局廃棄されてしまうので、材料が無駄であり、コスト削減という観点から好ましくない。
【０００６】
また、パネルが大型化されると必然的に配線が長くなるため、配線抵抗により信号が遅延するという問題が生じる。この場合、配線を厚くして断面積を広げれば、配線抵抗を下げることができ、よって信号の遅延を回避できると考えられる。しかし、リソグラフィ法を用いて配線を形成する場合、配線の厚さはせいぜい２００〜４００μｍ程度であり、それ以上厚いとエッチングの工程に時間がかかって望ましくない。
【０００７】
本発明は上述した問題に鑑み、工程数を抑えたより簡単な作製工程を用いて形成することができ、なおかつ、容量素子の面積を抑えつつ、発光素子に供給する電流を制御するＴＦＴのゲート電圧Ｖｇｓの変動によって引き起こされる発光素子の輝度のばらつきを抑えることができる発光装置の提案を課題とする。さらに本発明は、配線の作製工程に費やされる時間を抑えつつ、大型化に伴う配線抵抗の上昇を抑えることができる発光装置及び発光装置の作製方法の提案を課題とする。
【課題を解決するための手段】
【０００８】
本発明では、発光素子に供給する電流の値を決めるＴＦＴ（駆動用ＴＦＴ）に加え、スイッチング素子として機能するＴＦＴ（電流制御用ＴＦＴ）を駆動用ＴＦＴに直列に接続する。そして少なくとも画像を表示するための期間においては、ゲート電極に固定の電位を与えて駆動用ＴＦＴをオンにし、常に電流を流せる状態にしておく。また、電流制御用ＴＦＴは線形領域で動作させ、そのゲート電極の電位を、画素に入力されるビデオ信号で制御する。
【０００９】
電流制御用ＴＦＴを線形領域で動作させることで、そのソース領域・ドレイン領域間電圧（ドレイン電圧）Ｖｄｓは発光素子に加わる電圧Ｖｅｌに対して非常に小さくなり、ゲート電圧Ｖｇｓの僅かな変動が、発光素子に流れる電流に影響しにくくなる。そして駆動用ＴＦＴのゲート電極の電位は、ビデオ信号によって制御されず、固定されている。よって、前記電流制御用ＴＦＴのゲート電極・ソース領域間に設けられた容量素子の容量を大きくしたり、画素へのビデオ信号の入力を制御するＴＦＴのオフ電流を低く抑えたりしなくても、発光素子に流れる電流が変動しにくくなる。また発光素子に流れる電流は、電流制御用ＴＦＴのゲート電極につく寄生容量による影響も受けない。そして、電流制御用ＴＦＴは発光素子への電流の供給の有無を選択するのみであって、発光素子に流れる電流の値は、駆動用ＴＦＴにより決定される。このため、ばらつき要因が減り、画質を大いに高めることができる。また、画素へのビデオ信号の入力を制御するＴＦＴのオフ電流を低く抑えるためにプロセスを最適化しなくとも良いので、ＴＦＴの作製工程を簡略化することができ、コスト削減、歩留まり向上に大きく貢献することができる。
【００１０】
なお本発明では、駆動用ＴＦＴを飽和領域で動作させるのが望ましいが、線形領域で動作させても良い。飽和領域では線形領域に比べて、ドレイン電流がゲート電極・ソース領域間の電圧（ゲート電圧）Ｖｇｓの僅かな変動に対して、ドレイン電流が大きく影響しやすい。しかし本発明では、駆動用ＴＦＴを飽和領域で動作させても、駆動用ＴＦＴのゲート電極の電位が固定されているので、ゲート電圧Ｖｇｓが変動しない。駆動用ＴＦＴを飽和領域で動作させることで、ドレイン電流がドレイン領域・ソース領域間電圧（以下、ドレイン電圧とする）Ｖｄｓによって変化せず、Ｖｇｓのみによって定まるようになるので、発光素子の劣化に伴ってＶｅｌが大きくなる代わりにＶｄｓが小さくなっても、ドレイン電流の値は比較的一定に保たれる。よって、電界発光材料の劣化に伴う発光素子の輝度の低下や輝度むらの発生を抑えることができる。
【００１１】
なお、駆動用ＴＦＴにおけるチャネル幅Ｗに対するチャネル長Ｌの値を、電流制御用ＴＦＴにおけるチャネル幅Ｗに対するチャネル長Ｌの値よりも大きくする。上記構成によって、駆動用ＴＦＴの特性の違いに起因する、画素間における発光素子の輝度のばらつきをさらに抑えることができる。
【００１２】
また本発明では、上記構成を有する発光装置を、スクリーン印刷法、オフセット印刷法に代表される印刷法、または液滴吐出法を用いて形成する。なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。上記印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、信号線、走査線に代表される各種配線、ＴＦＴのゲート電極、発光素子の電極などを形成することが可能になる。ただし、本発明の発光装置は、パターンを形成する全ての工程に、印刷法または液滴吐出法を用いる必要はない。よって、例えば配線及びゲート電極の形成には印刷法または液滴吐出法を用い、半導体膜のパターニングにはリソグラフィ法を用いる、というように、少なくとも一部の工程において印刷法または液滴吐出法を用いていれば良く、リソグラフィ法も併用していても良い。またパターニングの際に用いるマスクは、印刷法または液滴吐出法で形成しても良い。
【００１３】
なお本発明の発光装置は、発光素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに本発明は、該発光装置を作製する過程において、発光素子が完成する前の一形態に相当する素子基板を範疇に含めていても良い。具体的に素子基板は、電流を発光素子に供給するための手段（ＴＦＴ）を複数の各画素に有している。そして素子基板は、発光素子の第１の電極のみが形成された状態であっても良いし、第１の電極となる導電膜を形成した後であって、パターニングして第１の電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
【００１４】
また本明細書において発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的にはＯＬＥＤ（Organic Light Emitting Diode）や、ＦＥＤ（Field Emission Display）に用いられているＭＩＭ型の電子源素子（電子放出素子）等が含まれる。
【発明の効果】
【００１５】
本発明では、容量素子の面積を抑えつつ、発光素子に供給する電流を制御する駆動用ＴＦＴのゲート電圧Ｖｇｓの変動によって引き起こされる発光素子の輝度のばらつきを抑えることができる。
【００１６】
また本発明では液滴吐出法、印刷法を用いてパターンを形成することで、リソグラフィ法で行なわれるフォトレジストの成膜、露光、現像、エッチング、剥離などの一連の工程を簡略化することができる。また、液滴吐出法、印刷法だと、リソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、発光装置の作製に費やされるコストを抑えることができる。
【００１７】
さらに、リソグラフィ法とは異なり、配線を形成するためにエッチングを行なう必要がない。よって、配線を形成する工程に費やされる時間をリソグラフィ法の場合に比べて著しく短くすることが可能である。特に配線の厚さを０．５μｍ以上、より望ましくは２μｍ以上で形成する場合、配線抵抗を抑えることができるので、配線の作製工程に費やされる時間を抑えつつ、発光装置の大型化に伴う配線抵抗の上昇を抑えることができる。
【発明を実施するための最良の形態】
【００１８】
図１に、本発明の発光装置が有する画素の一形態を示す。図１に示す画素は、発光素子１０１と、ビデオ信号の画素への入力を制御するためのスイッチング素子として用いるＴＦＴ（スイッチング用ＴＦＴ）１０２と、発光素子１０１に供給される電流の値を制御する駆動用ＴＦＴ１０３と、発光素子１０１への電流の供給の有無を選択する電流制御用ＴＦＴ１０４とを有している。さらに本実施の形態のように、ビデオ信号の電位を保持するための容量素子１０５を画素に設けていても良い。
【００１９】
図１では、スイッチング用ＴＦＴ１０２、駆動用ＴＦＴ１０３及び電流制御用ＴＦＴ１０４は同じ極性であるが、極性はｎ型であっても、ｐ型であってもどちらでも良い。ただし、ＴＦＴにセミアモルファス半導（微結晶半導体）体または非晶質半導体を用いる場合、ｐ型よりもｎ型の方が高い移動度が得られるので、スイッチング用ＴＦＴ１０２、駆動用ＴＦＴ１０３及び電流制御用ＴＦＴ１０４を全てｎ型にすることが望ましい。本実施の形態では、スイッチング用ＴＦＴ１０２、駆動用ＴＦＴ１０３及び電流制御用ＴＦＴ１０４が全てｎ型の場合について説明する。アモルファス半導体、セミアモルファス半導体を用いたＴＦＴは多結晶半導体を用いたＴＦＴよりも作製工程が少ない分、コスト、歩留まりを高くすることができるというメリットを有している。また半導体膜の成膜後に結晶化の工程を設ける必要がないので、比較的パネルの大型化が容易である。
【００２０】
セミアモルファス半導体とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。このセミアモルファス半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。セミアモルファス半導体は、そのラマンスペクトルが５２０ｃｍ-1よりも低波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体（ＳＡＳ）と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体が得られる。
【００２１】
また本実施の形態では、駆動用ＴＦＴ１０３を飽和領域動作させる例について説明するが、線形領域で動作させても良い。また、スイッチング用ＴＦＴ１０２及び電流制御用ＴＦＴ１０４は線形領域で動作させる。駆動用ＴＦＴ１０３にはエンハンスメント型ＴＦＴを用いてもよいし、ディプリーション型ＴＦＴを用いてもよい。
【００２２】
スイッチング用ＴＦＴ１０２のゲート電極は、走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用ＴＦＴ１０２のソース領域とドレイン領域は、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が電流制御用ＴＦＴ１０４のゲート電極に接続されている。駆動用ＴＦＴ１０３のゲート電極は第２の電源線Ｗｉ（ｉ＝１〜ｘ）に接続されている。そして駆動用ＴＦＴ１０３及び電流制御用ＴＦＴ１０４は、第１の電源線Ｖｉ（ｉ＝１〜ｘ）から供給される電流が、駆動用ＴＦＴ１０３及び電流制御用ＴＦＴ１０４のドレイン電流として発光素子１０１に供給されるように、第１の電源線Ｖｉ（ｉ＝１〜ｘ）と、発光素子１０１とに接続されている。本実施の形態では、電流制御用ＴＦＴ１０４のソース領域が第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、駆動用ＴＦＴ１０３のドレイン領域が発光素子１０１の第１の電極に接続される。
【００２３】
なお駆動用ＴＦＴ１０３のソース領域を第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続し、電流制御用ＴＦＴ１０４のドレイン領域を発光素子１０１の第１の電極に接続してもよい。
【００２４】
発光素子１０１は第１の電極と、第２の電極と、第１の電極と第２の電極の間に形成された電界発光層とを有している。第１の電極と第２の電極は、いずれか一方が陽極に、他方が陰極に相当する。駆動用ＴＦＴ１０３がｎ型である場合、第１の電極が陰極、第２の電極が陽極であることが望ましい。逆に、駆動用ＴＦＴ１０３がｐ型である場合、第１の電極が陽極、第２の電極が陰極であることが望ましい。本実施の形態では駆動用ＴＦＴ１０３がｎ型であるので、第１の電極が陰極、第２の電極が陽極の場合について説明する。
【００２５】
容量素子１０５が有する２つの電極は、一方は第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続されており、もう一方は電流制御用ＴＦＴ１０４のゲート電極に接続されている。容量素子１０５は、電流制御用ＴＦＴ１０４のゲート電圧を保持するために設けられている。なお図１では容量素子１０５を設ける構成を示したが、本発明はこの構成に限定されず、容量素子１０５を設けずに電流制御用ＴＦＴ１０４のゲート容量を用いて、電流制御用ＴＦＴ１０４のゲート電圧を保持するようにしても良い。
【００２６】
次に、図１に示した画素の駆動方法について説明する。図１に示す画素は、その動作を書き込み期間、保持期間とに分けて説明することができる。図２（Ａ）に、書き込み期間において電流制御用ＴＦＴ１０４がオンの場合の動作を、図２（Ｂ）に、書き込み期間において電流制御用ＴＦＴ１０４がオフの場合の動作を示す。また図２（Ｃ）に、保持期間において電流制御用ＴＦＴ１０４がオンの場合の動作を、図２（Ｄ）に、保持期間において電流制御用ＴＦＴ１０４がオフの場合の動作を示す。なお、図２（Ａ）〜図２（Ｄ）では動作を分かり易くするために、スイッチング用ＴＦＴ１０２と、電流制御用ＴＦＴ１０４とを単にスイッチとして示す。
【００２７】
まず書き込み期間において、走査線Ｇｊ（ｊ＝１〜ｙ）が選択されると、走査線Ｇｊ（ｊ＝１〜ｙ）にゲート電極が接続されているスイッチング用ＴＦＴ１０２がオンになる。そして、信号線Ｓｉ（ｉ＝１〜ｘ）に入力されたビデオ信号が、スイッチング用ＴＦＴ１０２を介して電流制御用ＴＦＴ１０４のゲート電極に入力される。電流制御用ＴＦＴ１０４は、入力されたビデオ信号の電位によりスイッチングが制御される。一方、駆動用ＴＦＴ１０３のゲート電極には、電流制御用ＴＦＴがオンのときに駆動用ＴＦＴ１０３がオンになるような高さの電位が、第２の電源線Ｗｉ（ｉ＝１〜ｘ）から常に与えられている。
【００２８】
なお本実施の形態では、書き込み期間及び保持期間において、第１の電源線Ｖｉ（ｉ＝１〜ｘ）と発光素子１０１の第２の電極とには、それぞれ高さの異なる電位を与えるようにし、該２つの電位は、駆動用ＴＦＴ１０３及び電流制御用ＴＦＴ１０４がオンのときに、発光素子１０１に順方向バイアスの電流が供給される程度の高さに設定する。よって、図２（Ａ）に示すように電流制御用ＴＦＴ１０４がオンになると、発光素子１０１へ電流が供給され、発光素子１０１が発光する。また図２（Ｂ）に示すように電流制御用ＴＦＴ１０４がオフになると、発光素子１０１への電流の供給は停止し、発光素子１０１は非発光の状態となる。
【００２９】
なお本発明では上述したように、書き込み期間において電流制御用ＴＦＴ１０４がオンのときに、ビデオ信号に従って発光素子を発光させる必要は必ずしもない。例えば書き込み期間において、電流制御用ＴＦＴ１０４のスイッチングに関わらず、発光素子１０１への電流の供給を止めておいても良い。具体的には、発光素子１０１の第２の電極と第１の電源線Ｖｉの間の電位差を埋めれば良い。または、発光素子１０１をダイオードに見立てたときに、発光素子１０１が有する一対の電極間に逆方向バイアスの電圧がかけられるように、第２の電極と第１の電源線Ｖｉ（ｉ＝１〜ｘ）の間の電位差を設定すれば良い。或いは、発光素子１０１に流れる電流の経路をスイッチ等で遮断しても良い。この場合、電流制御用ＴＦＴ１０４がオンになっていても、オフになっていても、書き込み期間においては発光素子１０１への電流の供給は停止する。よって書き込み期間において、全ての発光素子１０１は非発光の状態となる。
【００３０】
次に、走査線Ｇｊ（ｊ＝１〜ｙ）の電位を制御することでスイッチング用ＴＦＴ１０２をオフにすることで、書き込み期間において書き込まれたビデオ信号の電位が保持され、保持期間が開始される。
【００３１】
保持期間では、発光素子１０１の第２の電極と、第１の電源線Ｖｉ（ｉ＝１〜ｘ）の間に、電流制御用ＴＦＴ１０４がオンであるならば発光素子１０１に順方向バイアスの電流が供給されるような電位差を設ける。そしてさらに、電流制御用ＴＦＴがオンであるならば発光素子に流れる電流の経路が確保されている状態にする。
【００３２】
よって、ビデオ信号によって電流制御用ＴＦＴ１０４がオンになる場合は、図２（Ｃ）に示すように、発光素子１０１に電流が供給される。発光素子１０１に流れる電流は、駆動用ＴＦＴ１０３のドレイン電流と、発光素子１０１の電圧電流特性によって決まる。そして発光素子１０１は、供給される電流に見合った高さの輝度で発光する。逆に、書き込み期間において電流制御用ＴＦＴ１０４をオフにした場合、図２（Ｄ）に示すように、ビデオ信号の電位は容量素子１０５によって保持されているので、発光素子１０１への電流の供給は停止しており、発光素子１０１は非発光の状態となる。
【００３３】
なお図１に示した画素において、発光素子１０１の第２の電極と第１の電源線Ｖｉ（ｉ＝１〜ｘ）の間の電位差を埋めることで、発光素子１０１への電流の供給を止めるスイッチの構成の一例を、図３（Ａ）に示す。ただし図３（Ａ）では、第１の電極が陰極、第２の電極が陽極の場合を示す。図３（Ａ）に示すように、スイッチ１１０を切り替えることで、書き込み期間においては第１の電源線Ｖｉと、発光素子１０１の第２の電極とに電位Ｖｓｓを与え、保持期間においては発光素子１０１に順方向バイアスの電流が供給されるように、発光素子１０１の第２の電極に電位Ｖｄｄを、第１の電源線Ｖｉに電位Ｖｓｓを与えることができる。ただしＶｄｄ＞Ｖｓｓとする。なお第１の電極が陽極、第２の電極が陰極の場合は、書き込み期間において第１の電源線Ｖｉと、発光素子１０１の第２の電極とに電位Ｖｄｄを与え、保持期間において発光素子１０１に順方向バイアスの電流が供給されるように、発光素子１０１の第２の電極に電位Ｖｓｓを、第１の電源線Ｖｉに電位Ｖｄｄを与えるようにする。
【００３４】
また、図１に示した画素において、発光素子１０１に流れる電流の経路を遮断することで、発光素子１０１への電流の供給を止める場合のスイッチの構成を、図３（Ｂ）に示す。ただし図３（Ｂ）では、第１の電極が陰極、第２の電極が陽極の場合を示す。図３（Ｂ）に示すように、書き込み期間においてはスイッチ１１１をオフすることで、発光素子１０１に流れる電流の経路を遮断して第２の電極をフローティングにし、保持期間においてはスイッチ１１１をオンにすることで、発光素子１０１に流れる電流の経路を確保し、発光素子１０１に順方向バイアスの電流が供給されるようにすることができる。
【００３５】
なおビデオ信号がデジタルの場合、発光素子が発光する時間を制御することで階調を表示しても良いし（時間階調方式）、または発光素子が発光する面積で階調を表示しても良い（面積階調方式）。例えば本実施の形態において時間階調方式を用いる場合、１フレーム期間に、ビデオ信号の各ビットに対応する書き込み期間と保持期間を設ける。そして、１フレーム期間内で、発光素子が発光した書き込み期間と保持期間のトータルの長さをビデオ信号で制御することで、階調を表示することができる。なお書き込み期間において、ビデオ信号の電位に関わらず発光素子を全て非発光の状態にする駆動方法の場合は、１フレーム期間内で、発光素子が発光した保持期間のトータルの長さをビデオ信号で制御することで、階調を表示することができる。
【００３６】
次に、本発明の発光装置の、より具体的な構成とその作製方法について、図４〜図７を用いて説明する。
【００３７】
まず図４（Ａ）に示すように、ＴＦＴ及び発光素子を形成する基板２００を用意する。具体的に基板２００は、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ＳＵＳ基板を含む金属基板または半導体基板の表面に絶縁膜を形成したものを用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。基板２００の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。
【００３８】
上述した基板２００の表面に、液滴吐出法、印刷法を用いて形成される導電膜または絶縁膜の、密着性を高めるための前処理を施す。密着性を高めることができる方法として、具体的には、例えば触媒作用により導電膜または絶縁膜の密着性を高めることができる金属または金属化合物を基板２００の表面に付着させる方法、形成される導電膜または絶縁膜との密着性が高い有機系の絶縁膜、金属、金属化合物を基板２００の表面に付着させる方法、基板２００の表面に大気圧下または減圧下においてプラズマ処理を施し、表面改質を行なう方法などが挙げられる。また、上記導電膜または絶縁膜との密着性が高い金属として、チタン、チタン酸化物の他、３ｄ遷移元素であるＳｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎなどが挙げられる。また金属化合物として、上述した金属の酸化物、窒化物、酸窒化物などが挙げられる。上記有機系の絶縁膜として、例えばポリイミド、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む絶縁膜（以下、シロキサン系絶縁膜と呼ぶ）等が挙げられる。シロキサン系絶縁膜は、置換基に水素の他、フッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有していても良い。
【００３９】
なお、基板２００に付着させる金属または金属化合物が導電性を有する場合、半導体素子の正常な動作が妨げられないように、そのシート抵抗を制御する。具体的には、導電性を有する金属または金属化合物の平均の厚さを、例えば１〜１０ｎｍとなるように制御したり、該金属または金属化合物を酸化により部分的に、または全体的に絶縁化したりすれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾル−ゲル法などを用いて特定の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、基板２００の表面において完全に連続した膜状である必要はなく、ある程度分散した状態であっても良い。
【００４０】
本実施の形態では、光触媒反応により密着性を高めることができるＺｎＯまたはＴｉＯ2などの光触媒を基板２００の表面に付着させる。具体的には、ＺｎＯまたはＴｉＯ2を溶媒に分散させ、基板２００の表面に撒布したり、Ｚｎの化合物またはＴｉの化合物を基板２００の表面に付着させた後、酸化させたり、ゾル−ゲル法を用いたりすることで、結果的にＺｎＯまたはＴｉＯ2を基板２００の表面に付着させることができる。
【００４１】
次に密着性を高めるための前処理が施された基板２００の表面上に、液滴吐出法または各種印刷法を用いて、ゲート電極２０１〜２０３を形成する。具体的に、ゲート電極２０１〜２０３には、Ａｇ、Ａｕ、Ｃｕ、Ｐｄなどの金属、金属化合物を１つまたは複数有する導電材料を用いる。なお、分散剤により凝集を抑え、溶液に分散させることができるならば、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌなどの金属、金属化合物を１つまたは複数有する導電材料を用いることも可能である。また液滴吐出法または各種印刷法による導電材料の成膜を複数回行なうことで、複数の導電膜が積層されたゲート電極を形成することも可能である。また例えば、ＣｕをＡｇでコートした導電粒子なども用いることが可能である。
【００４２】
液滴吐出法を用いる場合、有機系または無機系の溶媒に該導電材料を分散させたものを、ノズルから滴下した後、室温において乾燥または焼成することで、形成することができる。具体的に本実施の形態では、テトラデカンにＡｇを分散させた溶液を滴下し、２００℃〜３００℃で１ｍｉｎ〜５０ｈｒ焼成することで溶媒を除去し、ゲート電極２０１〜２０３を形成する。有機系の溶媒を用いる場合、上記焼成を酸素雰囲気下で行なうことで、効率的に溶媒を除去することができ、ゲート電極２０１〜２０３の抵抗をより下げることができる。なお図示しないが、この工程でゲート電極２０１に接続した走査線も、同時に形成することができる。
【００４３】
なお、液滴吐出法を用いた場合、パターンの精度は、液滴１ドットあたりの吐出量、該溶液の表面張力、液滴が滴下される基板２００の表面の撥水性などに依存する。そのため、所望するパターンの精度に合わせて、これらの条件を最適化することが望ましい。
【００４４】
ここで、液滴吐出法でＡｇを吐出する前に、酸化チタンを基板の表面に付着させた場合における、Ａｇの密着性の評価について説明する。まずガラス基板上にスパッタ法を用いてチタンを１〜５ｎｍの膜厚で成膜した。そして２３０℃の焼成により成膜したチタンを酸化し、酸化チタンとした。このとき、酸化チタンで形成されている膜のシート抵抗を測定したところ、装置の測定可能の下限値１×１０-6Ω／□よりも低くなったため、十分絶縁性が高いことが確認された。
【００４５】
次に、液滴吐出法を用いてＡｇを１６箇所のエリアに滴下した後、２３０℃で焼成した。なお焼成後、１６箇所の各エリアに形成された、短冊形のＡｇ膜の寸法は、長さ１ｃｍ、幅２００〜３００μｍ、厚さ４００〜５００ｎｍとなった。
【００４６】
上記Ａｇ膜が形成された基板に、カプトン（Ｒ）テープを貼った後、該テープを剥がしてＡｇ膜の密着性を確認したところ、テープを剥がした後もＡｇ膜の剥離は見られなかった。また上記Ａｇ膜が形成された基板を、０．５ｗｔ％のＨＦ水溶液に１分間浸した後、流水洗浄を行なうことで膜の密着性を確認したところ、全てのＡｇ膜が剥がれず基板上に残存していた。なお、チタン酸化膜を溶媒に分散させた溶液を、基板の表面に撒布することで、酸化チタンを基板の表面に付着させた場合も、同様の結果が得られた。ちなみに、素のガラス基板、表面をＣＭＰ研磨したガラス基板、非晶質珪素膜、窒化珪素膜または酸化珪素膜を形成したガラス基板を用いた場合には、若干の違いはあるものの、いずれも数本程度しかＡｇ膜は残存しなかった。従って、酸化チタンにより高い密着性が得られていると考えられる。
【００４７】
次に、ゲート電極２０１〜２０３を覆うようにゲート絶縁膜２０５を形成する。ゲート絶縁膜２０５は、例えば酸化珪素、窒化珪素または窒化酸化珪素等の絶縁膜を用いることができる。ゲート絶縁膜２０５は、単層の絶縁膜を用いても良いし、複数の絶縁膜を積層していても良い。本実施の形態では、窒化珪素、酸化珪素、窒化珪素が順に積層された絶縁膜を、ゲート絶縁膜２０５として用いる。また成膜方法は、プラズマＣＶＤ法、スパッタ法などを用いることができる。低い成膜温度でゲートリーク電流を抑えることができる緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。また窒化アルミニウムをゲート絶縁膜２０５として用いることができる。窒化アルミニウムは熱伝導率が比較的高く、ＴＦＴで発生した熱を効率的に発散させることができる。
【００４８】
次に図４（Ｂ）に示すように、発光素子が有する第１の電極２０６をゲート絶縁膜２０５上に形成する。なお本実施の形態では、第１の電極２０６が陰極、後に形成される第２の電極２３６が陽極に相当するが、本発明はこの構成に限定されない。第１の電極２０６が陽極、第２の電極２３６が陰極に相当していても良い。
【００４９】
陰極は、仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることができる。具体的には、ＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、これらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ、Ｍｇ：Ｉｎなど）、およびこれらの化合物（ＣａＦ2、ＣａＮ）の他、ＹｂやＥｒ等の希土類金属を用いることができる。また電子注入層を設ける場合、Ａｌなどの他の導電層を用いることも可能である。また陰極側から光を取り出す場合は、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることが可能である。ＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。透光性酸化物導電材料を用いる場合、後に形成される電界発光層２３５に電子注入層を設けるのが望ましい。また透光性酸化物導電材料を用いずとも、陰極を光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で形成することで、陰極側から光を取り出すことができる。この場合、該陰極の上または下に接するように透光性酸化物導電材料を用いて透光性を有する導電層を形成し、陰極のシート抵抗を抑えるようにしても良い。
【００５０】
本実施の形態では、陽極に相当する第１の電極２０６として、Ｍｇ：Ａｇを用いる。なお第１の電極２０６は、スパッタ法、液滴吐出法または印刷法を用いて形成することが可能である。液滴吐出法または印刷法を用いる場合、マスクを用いなくても第１の電極２０６を形成することが可能である。またスパッタ法を用いる場合でも、リソグラフィ法において用いるレジストを、液滴吐出法または印刷法で形成することで、露光用のマスクを別途用意しておく必要がなくなり、よってコストの削減に繋がる。
【００５１】
なお第１の電極２０６は、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またＣＭＰ法を用いた研磨後に、陰極の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。
【００５２】
次に図４（Ｃ）に示すように、第１の半導体膜２０７を形成する。第１の半導体膜２０７は非晶質（アモルファス）半導体またはセミアモルファス半導体（ＳＡＳ）で形成することができる。また多結晶半導体膜を用いていても良い。本実施の形態では、第１の半導体膜２０７としてセミアモルファス半導体を用いる。セミアモルファス半導体は、非晶質半導体よりも結晶性が高く高い移動度が得られ、また多結晶半導体と異なり結晶化させるための工程を増やさずとも形成することができる。
【００５３】
非晶質半導体は、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4、Ｓｉ2Ｈ6が挙げられる。この珪化物気体を、水素、水素とヘリウムで希釈して用いても良い。
【００５４】
またＳＡＳも珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪化物気体を希釈して用いることで、ＳＡＳの形成を容易なものとすることができる。希釈率は２倍〜１０００倍の範囲で珪化物気体を希釈することが好ましい。またさらに、珪化物気体中に、ＣＨ4、Ｃ2Ｈ6などの炭化物気体、ＧｅＨ4、ＧｅＦ4などのゲルマニウム化気体、Ｆ2などを混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。ＳＡＳを第１の半導体膜として用いたＴＦＴは、１〜１０cm2/Vsecや、それ以上の移動度を得ることができる。
【００５５】
また異なるガスで形成されたＳＡＳを複数積層することで、第１の半導体膜を形成しても良い。例えば、上述した各種ガスのうち、弗素原子を含むガスを用いて形成されたＳＡＳと、水素原子を含むガスを用いて形成されたＳＡＳとを積層して、第１の半導体膜を形成することができる。
【００５６】
グロー放電分解による被膜の反応生成は減圧下または大気圧下で行なうことができる。減圧下で行なう場合、圧力は概略０．１Ｐａ〜１３３Ｐａの範囲で行なえば良い。グロー放電を形成するための電力は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚの高周波電力を供給すれば良い。圧力は概略０．１Ｐａ〜１３３Ｐａの範囲、電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚとする。基板加熱温度は３００℃以下でよく、好ましくは１００〜２５０℃とする。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は１×１０20ａｔｏｍｓ／ｃｍ3以下とすることが望ましく、特に、酸素濃度は５×１０19ａｔｏｍｓ／ｃｍ3以下、好ましくは１×１０19ａｔｏｍｓ／ｃｍ3以下とする。
【００５７】
なお、Ｓｉ2Ｈ6と、ＧｅＦ4またはＦ2とを用いて半導体膜を形成する場合、半導体膜のより基板に近い側から結晶が成長するので、基板に近い側ほど半導体膜の結晶性が高い。よって、ゲート電極が第１の半導体膜よりも基板により近いボトムゲート型のＴＦＴの場合、第１の半導体膜のうち基板に近い側の結晶性が高い領域をチャネル形成領域として用いることができるので、移動度をより高めることができ、適している。
【００５８】
また、ＳｉＨ4と、Ｈ2とを用いて半導体膜を形成する場合、半導体膜の表面により近い側ほど大きい結晶粒が得られる。よって、第１の半導体膜がゲート電極よりも基板により近いトップゲート型のＴＦＴの場合、第１の半導体膜のうち基板から遠い側の結晶性が高い領域をチャネル形成領域として用いることができるので、移動度をより高めることができ、適している。
【００５９】
また、ＳＡＳは、価電子制御を目的とした不純物を意図的に添加しないときに弱いｎ型の導電型を示す。これは、アモルファス半導体を成膜するときよりも高い電力のグロー放電を行なうため酸素が半導体膜中に混入しやすいためである。そこで、ＴＦＴのチャネル形成領域を設ける第１の半導体膜に対しては、ｐ型を付与する不純物を、この成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。ｐ型を付与する不純物としては、代表的には硼素であり、Ｂ2Ｈ6、ＢＦ3などの不純物気体を１ｐｐｍ〜１０００ｐｐｍの割合で珪化物気体に混入させると良い。例えば、ｐ型を付与する不純物としてボロンを用いる場合、該ボロンの濃度を１×１０14〜６×１０16atoms/cm3とすると良い。
【００６０】
次に、第１の半導体膜２０７のうち、チャネル形成領域となる部分と重なるように、第１の半導体膜２０７上に保護膜２０８〜２１０を形成する。保護膜２０８〜２１０は液滴吐出法または印刷法を用いて形成しても良いし、ＣＶＤ法、スパッタ法などを用いて形成しても良い。保護膜２０８〜２１０といて、酸化珪素、窒化珪素、窒化酸化珪素などの無機絶縁膜、シロキサン系絶縁膜などを用いることができる。またこれらの膜を積層し、保護膜２０８〜２１０として用いても良い。本実施の形態では、プラズマＣＶＤ法で形成された窒化珪素、液滴吐出法で形成されたシロキサン系絶縁膜を積層して、保護膜２０８〜２１０として用いる。この場合、窒化珪素のパターニングは、液滴吐出法で形成されたシロキサン系絶縁膜をマスクとして用い行なうことができる。
【００６１】
次に図５（Ａ）に示すように、第１の半導体膜２０７のパターニングを行なう。第１の半導体膜２０７のパターニングは、リソグラフィ法を用いても良いし、液滴吐出法または印刷法で形成されたレジストをマスクとして用いても良い。後者の場合、露光用のマスクを別途用意しておく必要がなくなり、よってコストの削減に繋がる。本実施の形態では、液滴吐出法で形成されたレジスト２１１を用い、パターニングする例を示す。なおレジスト２１１は、ポリイミド、アクリルなどの有機樹脂を用いることができる。そして、レジスト２１１を用いたドライエッチングにより、パターニングされた第１の半導体膜２１２、２１３が形成される。
【００６２】
次に図５（Ｂ）に示すように、ゲート絶縁膜２０５の一部をエッチングにより選択的に除去し、ゲート電極２０３の一部を露出させる。ゲート絶縁膜２０５のエッチングには、リソグラフィ法を用いても良いし、液滴吐出法または印刷法で形成されたレジストをマスクとして用いても良い。後者の場合、露光用のマスクを別途用意しておく必要がなくなり、よってコストの削減に繋がる。
【００６３】
次に図５（Ｃ）に示すように、パターニング後の第１の半導体膜２１２、２１３を覆うように、第２の半導体膜２１４を形成する。第２の半導体膜２１４には、一導電型を付与する不純物を添加しておく。ｎチャネル型のＴＦＴを形成する場合には、第２の半導体膜２１４に、ｎ型を付与する不純物、例えばリンを添加すれば良い。具体的には、珪化物気体にＰＨ3などの不純物気体を加え、第２の半導体膜２１４を形成すれば良い。一導電型を有する第２の半導体膜２１４は、第１の半導体膜２１２、２１３と同様にセミアモルファス半導体、非晶質半導体で形成することができる。
【００６４】
なお本実施の形態では、第２の半導体膜２１４を第１の半導体膜２１２、２１３と接するように形成しているが、本発明はこの構成に限定されない。第１の半導体膜２１２、２１３と第２の半導体膜２１４の間に、ＬＤＤ領域として機能する第３の半導体膜を形成しておいても良い。この場合、第３の半導体膜は、セミアモルファス半導体または非晶質半導体で形成する。そして、第３の半導体膜は、導電型を付与するための不純物を意図的に添加しなくとも、もともと弱いｎ型の導電型を示す。よって第３の半導体膜には、導電型を付与するための不純物を添加してもしなくても、ＬＤＤ領域として用いることができる。
【００６５】
次に図６（Ａ）に示すように、配線２１５〜２１９を液滴吐出法または印刷法を用いて形成し、該配線２１５〜２１９をマスクとして用い、第２の半導体膜２１４をエッチングする。第２の半導体膜２１４のエッチングは、真空雰囲気下もしくは大気圧雰囲気下におけるドライエッチングで行なうことができる。上記エッチングにより、第２の半導体膜２１４からソース領域またはドレイン領域として機能する、第２の半導体２２０〜２２５が形成され、さらに第１の電極２０６の一部が露出される。第２の半導体膜２１４をエッチングする際、保護膜２０８〜２１０によって、第１の半導体膜２１２、２１３がオーバーエッチングされるのを防ぐことができる。
【００６６】
配線２１５〜２１９は、ゲート電極２０１〜２０３と同様に形成することができる。具体的には、Ａｇ、Ａｕ、Ｃｕ、Ｐｄなどの金属、金属化合物を１つまたは複数有する導電材料を用いる。液滴吐出法を用いる場合、有機系または無機系の溶媒に該導電材料を分散させたものを、ノズルから滴下した後、室温において乾燥または焼成することで、形成することができる。分散剤により凝集を抑え、溶液に分散させることができるならば、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌなどの金属、金属化合物を１つまたは複数有する導電材料を用いることも可能である。焼成は酸素雰囲気下で行ない、配線２１５〜２１９の抵抗を下げるようにしても良い。また液滴吐出法または各種印刷法による導電材料の成膜を複数回行なうことで、複数の導電膜が積層された配線２１５〜２１９を形成することも可能である。
【００６７】
上記工程によって、スイッチング用ＴＦＴ２３０、駆動用ＴＦＴ２３１、電流制御用ＴＦＴ２３２が形成される。
【００６８】
次に図６（Ｂ）に示すように、スイッチング用ＴＦＴ２３０と、駆動用ＴＦＴ２３１と、電流制御用ＴＦＴ２３２と、第１の電極２０６の端部とを覆うように、隔壁２３３を形成する。隔壁２３３は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、ポリイミド、ポリアミドなど、無機絶縁膜ならば酸化珪素、窒化酸化珪素などを用いることができる。特に感光性の有機樹脂膜を隔壁２３３に用い、第１の電極２０６上に開口部２３４を形成し、その開口部２３４の側壁が連続した曲率を持って形成される傾斜面となるように形成することで、第１の電極２０６と後に形成される第２の電極２３６とが接続してしまうのを防ぐことができる。このとき、マスクを液滴吐出法または印刷法で形成することができる。また隔壁２３３自体を、液滴吐出法または印刷法で形成することもできる。なお隔壁２３３は開口部２３４を有している。
【００６９】
次に電界発光層２３５を形成する前に、隔壁２３３及び第１の電極２０６に吸着した水分や酸素等を除去するために、大気雰囲気下で加熱処理または真空雰囲気下で加熱処理（真空ベーク）を行なっても良い。具体的には、基板の温度を２００℃〜４５０℃、好ましくは２５０〜３００℃で、０．５〜２０時間程度、真空雰囲気下で加熱処理を行なう。望ましくは３×１０-7Ｔｏｒｒ以下とし、可能であるならば３×１０-8Ｔｏｒｒ以下とするのが最も望ましい。そして、真空雰囲気下で加熱処理を行なった後に電界発光層を成膜する場合、電界発光層を成膜する直前まで当該基板を真空雰囲気下に置いておくことで、信頼性をより高めることができる。また真空ベークの前または後に、第１の電極２０６に紫外線を照射してもよい。
【００７０】
なお、本実施の形態では、後に形成されるパッシベーション膜２３７を窒化珪素で形成しており、該パッシベーション膜２３７と、ＩＴＳＯで形成された第２の電極２０６とが接している。このように、窒化珪素または窒化酸化珪素を含む絶縁膜上に接するように、ＩＴＳＯなどの透光性酸化物導電材料と酸化珪素を含む導電膜を用い、発光素子の第１の電極または第２の電極を形成することで、上述したどの材料の組み合わせよりも、発光素子の輝度を高めることができる。なお、第１の電極２０６にＩＴＳＯを用いた場合、含まれる酸化珪素によって水分が付着しやすいので、上述した真空ベークは特に有効である。
【００７１】
そして、隔壁２３３の開口部２３４において第１の電極２０６と接するように、電界発光層２３５を形成する。電界発光層２３５は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極に相当する第１の電極２０６上に、電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なお第１の電極２０６が陽極に相当する場合は、電界発光層２３５を、ホール注入層、ホール輸送層、発光層、電子輸送層、電子注入層の順に積層して形成する。
【００７２】
なおモノクロの画像を表示する場合、もしくは白色の発光素子とカラーフィルターを用いてカラーの画像を表示する場合、電界発光層２３５の構造は全ての画素において同じである。三原色の光をそれぞれ発する３つの発光素子を用いてカラーの画像を表示する場合、電界発光層２３５は、対応する色ごとに材料、積層する層または膜厚を変えて塗り分けても良い。電界発光層を塗り分ける場合、液滴吐出法は材料の無駄がなく、工程も簡素化できるので、非常に有効である。なおカラーは、混色を用いたフルカラーであっても良いし、単一の色相を有する複数の画素を特定のエリアごとに配したエリアカラーであっても良い。
【００７３】
なおカラーフィルターは、特定の波長領域の光を透過させることができる着色層と、場合によっては該着色層に加え、可視光を遮蔽することができる遮蔽膜とを有する場合がある。そしてカラーフィルターは、発光素子を封止するためのカバー材上に形成する場合もあれば、素子基板に形成する場合もありうる。いずれの場合においても、着色層または遮蔽膜は、印刷法または液滴吐出法を用いて形成することが可能である。
【００７４】
また電界発光層２３５は、高分子系有機化合物、中分子系有機化合物、低分子系有機化合物、無機化合物のいずれを用いていても、液滴吐出法で形成することが可能である。また中分子系有機化合物、低分子系有機化合物、無機化合物は蒸着法で形成しても良い。
【００７５】
そして電界発光層２３５を覆うように、第２の電極２３６を形成する。本実施の形態では、第２の電極２３６は陽極に相当する。第２の電極２３６の作製方法は、蒸着法、スパッタ法、液滴吐出法などを材料に合わせて使い分けることが好ましい。
【００７６】
陽極には、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることが可能である。ＩＴＯ及び酸化珪素を含む酸化インジウムスズ（以下、ＩＴＳＯとする）や、酸化珪素を含んだ酸化インジウムに、さらに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。また陽極として上記透光性酸化物導電材料の他に、例えばＴｉＮ、ＺｒＮ、Ｔｉ、Ｗ、Ｎｉ、Ｐｔ、Ｃｒ、Ａｇ、Ａｌ等の１つまたは複数からなる単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を用いることができる。ただし透光性酸化物導電材料以外の材料で陽極側から光を取り出す場合、光が透過する程度の膜厚（好ましくは、５ｎｍ〜３０ｎｍ程度）で形成する。
【００７７】
隔壁２３３の開口部２３４において、第１の電極２０６と電界発光層２３５と第２の電極２３６が重なり合うことで、発光素子２３８が形成されている。
【００７８】
なお、発光素子２３８からの光の取り出しは、第１の電極２０６側からであっても良いし、第２の電極２３６側からであっても良いし、その両方からであっても良い。上記３つの構成にうち、目的とする構成に合わせて、陽極、陰極ぞれぞれの材料及び膜厚を選択するようにする。本実施の形態のように第２の電極２３６側から光の取り出す場合、第１の電極２０６側から光の取り出す場合に比べて、より低い消費電力でより高い輝度を得ることができる。
【００７９】
なお発光素子２３８を覆うようにパッシベーション膜２３７を形成しても良い。パッシベーション膜２３７は、水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばＤＬＣ膜、窒化炭素膜、ＲＦスパッタ法、ＣＶＤ法などで形成された窒化珪素膜等を用いるのが望ましい。また、例えば窒化炭素膜と窒化珪素を積層した膜、ポリスチレンを積層した膜など、をパッシベーション膜２３７として用いても良い。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすいが内部応力の低い膜とを積層させて、パッシベーション膜２３７として用いることも可能である。本実施の形態では窒化珪素を用いる。パッシベーション膜２３７として窒化珪素を用いる場合、低い成膜温度で緻密なパッシベーション膜２３７を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、パッシベーション膜２３７中に混入させると良い。
【００８０】
図７に、図６（Ｂ）に示す発光装置の上面図を示す。図７は、図６（Ｂ）のＡ−Ａ’における断面図に相当する。なお図７では構造をより分かりやすくするため、電界発光層２３５、第２の電極２３６、パッシベーション膜２３７は省略して図示する。配線２１５は信号線として機能する。配線２１６は、ゲート電極２０３と接続している。またゲート電極２０１は、走査線２４０と電気的に接続されている。また配線２１９は第１の電源線として機能する。第２の電源線２４１は、配線２１５〜２１９と同じ導電膜から形成されており、ゲート電極２０３と接続されている。開口部２３４において第１の電極２０６が一部露出している。
【００８１】
なお実際には、図６（Ｂ）に示す状態まで完成したら、さらに外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（ラミネートフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【００８２】
なお本実施の形態では、画素部を形成する工程について説明したが、セミアモルファス半導体を第１の半導体膜として用いる場合、走査線駆動回路を画素部と同じ基板上に形成することが可能である。またアモルファス半導体を用いたＴＦＴで画素部を形成し、該画素部が形成された基板に別途形成された駆動回路を貼り付けても良い。
【００８３】
なお図４〜図７では、ゲート電極２０３の一部を露出させるためのゲート絶縁膜２０５のエッチングに、リソグラフィ法を用いたり、液滴吐出法または印刷法で形成されたレジストをマスクとして用いたりしているが、本発明はこの構成に限定されない。例えば、第２の半導体膜に接する配線をマスクとして用いてゲート絶縁膜２０５をエッチングし、ゲート電極２０３の一部を露出させても良い。この場合ゲート絶縁膜のエッチングを行なった後、液滴吐出法を用いて、ゲート電極２０３の露出した部分と、マスクとして用いた配線とを接続するような導電膜を形成しても良い。また例えば、ゲート絶縁膜２０５を形成する前に、ゲート電極２０３の一部と重なるようにピラーを形成しておいても良い。ピラーは、ピラーを形成したい領域に、導電材料を含む溶液を、液滴が重なるように複数回滴下することで形成できる。そしてゲート絶縁膜２０５は、ピラーと重なる部分において膜厚が著しく薄くなるため、該ゲート絶縁膜２０５上に形成された配線とピラーとを電気的に接続することができる。
【００８４】
また図４〜図７では、第１の半導体膜と第２の半導体膜を別々の工程でパターニングしているが、本発明の発光装置はこの作製方法に限定されない。次に図８を用いて、第１の半導体膜と第２の半導体膜を同一のマスクを用いてパターニングする例について説明する。
【００８５】
まず上述した作製方法に従って、図４（Ｃ）に示す状態まで同様に作製する。次に図８（Ａ）に示すように、第１の半導体膜２０７をパターニングする前に、第２の半導体膜２５０を成膜する。ＬＤＤ領域として用いる第３の半導体膜を形成する場合は、第１の半導体膜２０７を形成した後、第３の半導体膜を形成し、それから第２の半導体膜２５０を形成する。次に図８（Ｂ）に示すように、液滴吐出法または印刷法で形成したレジスト２５１をマスクとして用い、第１の半導体膜２０７及び第２の半導体膜２５０をパターニングする。図８（Ｂ）において、２５２、２５３はパターニング後の第１の半導体膜、は２５４、２５５はパターニング後の第２の半導体膜に相当する。
【００８６】
次に図８（Ｃ）に示すように、液滴吐出法または印刷法で配線２５６〜２６０を形成する。そして配線２５６〜２６０をマスクとして用い、第２の半導体膜２５４、２５５を更にパターニングすることで、ソース領域またはドレイン領域として機能する第２の半導体膜２６１〜２６５が形成される。そして後は、図４〜図７に示した作製方法と同様に、隔壁、電界発光層、第２の電極を形成することができる。
【００８７】
図８に示した作製方法を用いる場合、第１の電極２０６と配線２５８とが直接接するので、該接続部分における接触抵抗を低くすることができる。
【００８８】
また図４〜図７に示した作製方法及び図８に示した作製方法では、第２の半導体膜と、該第２の半導体膜に接している配線とを形成する前に、第１の電極を形成している例を示しているが、本発明はこの構成に限定されない。図９（Ａ）に、図４〜図７に示した作製方法において、第２の半導体膜と、該第２の半導体膜に接している配線とを形成した後に、第１の電極を形成した、画素の断面図を示す。ただし図９（Ａ）では、駆動用ＴＦＴ６３０、電流制御用ＴＦＴ６３１を示す。
【００８９】
図９（Ａ）において、６０１〜６０３は、ソース領域またはドレイン領域として機能する第２の半導体膜に相当し、第２の半導体膜６０１上に接するように配線６０４が、第２の半導体膜６０２上に接するように配線６０５が、第２の半導体膜６０３上に接するように配線６０６が形成されている。なお図９（Ａ）では、第１の半導体膜６０７と第２の半導体膜６０１〜６０３とを、図４〜図７に示した場合のように、異なるマスクを用いたパターニングにより形成しているが、本発明はこの構成に限定されず、図８の場合のように同じマスクを用いてパターニングしていても良い。そして図９（Ａ）では、配線６０４上に接するように、第１の電極６０８が形成されている。図９（Ａ）に示すように、第２の半導体膜６０１〜６０３と、該第２の半導体膜６０１〜６０３に接している配線６０４〜６０６を形成した後に、第１の電極６０８を形成することで、第２の半導体膜６０１〜６０３のパターニングの際にドライエッチングを用いても、第１の電極６０８の表面が荒れるのを防ぐことができる。
【００９０】
また図４〜図７、図８、図９（Ａ）では、第１の電極をゲート絶縁膜上に形成しているが本発明はこの構成に限定されない。図９（Ｂ）に、ＴＦＴを覆って層間絶縁膜を形成し、該層間絶縁膜上に第１の電極を形成した場合の、画素の断面図を示す。ただし図９（Ｂ）では、駆動用ＴＦＴ６４０、電流制御用ＴＦＴ６４１を示す。図９（Ｂ）では、駆動用ＴＦＴ６４０と、電流制御用ＴＦＴ６４１と、駆動用ＴＦＴ６４０、電流制御用ＴＦＴ６４１のソース領域またはドレイン領域と接続された配線６４２〜６４４とが、層間絶縁膜６４５によって覆われており、該層間絶縁膜６４５上に第１の電極６４６が形成されている。層間絶縁膜６４５は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。層間絶縁膜６４５に、低誘電率材料（low-k材料）と呼ばれる材料を用いていても良い。そして第１の電極６４６と配線６１１とは、層間絶縁膜６４５のコンタクトホール内に形成されたピラー６４７を通して電気的に接続されている。
【００９１】
図９（Ｂ）では、該ピラー６４７は層間絶縁膜６４５を形成する前に液滴吐出法を用いて形成されている。具体的には、導電材料を含む溶液を同じポイントに滴下し、液滴を重ねることでピラー６４７を形成する。ピラー６４７に用いる導電材料として、ＩＴＯ、ＩＴＳＯに代表される透光性酸化物導電材料を用いることができる。そして、ピラー６４７を形成した後に層間絶縁膜６４５をスピンコート法などの塗布法で形成し、次に層間絶縁膜６４５の表面をエッチングすることでピラー６４７を露出させる。そして該ピラー６４７と接するように、層間絶縁膜６４５上に第１の電極６４６を形成する。なお層間絶縁膜６４５の表面は第１の電極６４６の表面に凹凸が形成されないように、平坦化されていることが望ましい。よって液滴吐出法を用いて層間絶縁膜６４５を形成する場合、液滴を吐出した後に気体を吹き付けてその表面を平坦化した後、焼成するように形成しても良い。
【００９２】
なお図９（Ｂ）では、層間絶縁膜６４５を形成する前にピラー６４７を形成しているが、層間絶縁膜６４５を形成した後にピラー６４７を形成しても良い。この場合、層間絶縁膜６４５にコンタクトホールを形成し、液滴吐出法を用いて該コンタクトホールに導電材料を含む溶液を滴下することで、ピラー６４７を形成する。コンタクトホールの形成は、ドライエッチングを用いても、ウェットエッチングを用いてもどちらでも良い。また、層間絶縁膜を形成する前に、コンタクトホールを形成する領域に撥液性を有する有機材料を液滴吐出法または印刷法などを用いて塗布しておいても良い。この場合、層間絶縁膜を形成した後、撥液性を有する有機材料を除去することで、エッチングを行なわずともコンタクトホールを形成することができる。撥液性を有する有機材料として、ポリビニルアルコール（ＰＶＡ）、フルオロアルキルシラン（ＦＡＳ）などを用いることができる。また撥液性を有する有機材料の除去は、水による洗浄、ＣＦ4、Ｏ2などを用いたドライエッチングで行なうことができる。
【００９３】
また層間絶縁膜は、液滴吐出法を用いて形成しても良い。図９（Ｃ）に、液滴吐出法を用いて層間絶縁膜を形成した場合の、画素の断面図を示す。ただし図９（Ｃ）では、駆動用ＴＦＴ６５０、電流制御用ＴＦＴ６５１を示す。図９（Ｃ）では、駆動用ＴＦＴ６５０、電流制御用ＴＦＴ６５１が第１の層間絶縁膜６５３に覆われており、第１の層間絶縁膜６５３は液滴吐出法を用いて形成されている。駆動用ＴＦＴ６５０のソース領域またはドレイン領域のいずれか一方に接続された配線６５２は、第１の層間絶縁膜６５３と完全に重なってはおらず、一部露出している。また第１の層間絶縁膜６５５は、第１の層間絶縁膜６５３と同様に液滴吐出法を用いて形成されており、該第１の層間絶縁膜６５３を覆うように第１の電極６５４が形成されている。そして配線６５２の一部露出している部分は第１の電極６５４と接しており、該接している部分を覆うように更に第２の層間絶縁膜６５６が形成されている。
【００９４】
第２の層間絶縁膜６５６は、第１の層間絶縁膜６５５と重なる領域に開口部を有しており、該開口部において、第１の電極６５４と、第２の層間絶縁膜６５６上に形成された電界発光層６５７と、第２の電極６５８とが重なり、発光素子を形成している。
【００９５】
また図４乃至図９に示す発光装置では、ＴＦＴの第１の半導体膜と第２の半導体膜の間に保護膜を形成しているが、本発明はこの構成に限定されず、図４乃至図９の場合において、保護膜は必ずしも形成しなくて良い。図１０（Ａ）に、保護膜を形成していない場合の、画素の断面図を示す。ただし図１０（Ａ）では、駆動用ＴＦＴ７０１、電流制御用ＴＦＴ７０２を示す。図１０（Ａ）に示す駆動用ＴＦＴ７０１、電流制御用ＴＦＴ７０２は、基板７００上に形成されたゲート電極７０３、７０４と、該ゲート電極７０３、７０４を覆うように形成されたゲート絶縁膜７０５と、該ゲート電極７０３、７０４と重なるようにゲート絶縁膜７０５上に形成された第１の半導体膜７０６と、第１の半導体膜７０６と接する第２の半導体膜７０７〜７０９とを有している。エッチングにより第２の半導体膜７０７〜７０９を形成する際、ＳＦ6、ＮＦ3、ＣＦ4などのフッ化物気体を用いてエッチングガスとして用いる。そしてこのエッチングでは、第１の半導体膜７０６とのエッチングの選択比がとれないので、処理時間を適宜調整して行なうこととなる。このエッチングにより、第１の半導体膜７０６が一部露出する。
【００９６】
図１０（Ａ）のように保護膜を形成せず、第１の半導体膜７０６と第２の半導体膜７０７〜７０９を、同じマスクを用いてパターニングする場合、ゲート絶縁膜７０５と、第１の半導体膜７０６と、第２の半導体膜７０７〜７０９とを、大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染物質に汚染されることなく各積層界面を形成することができるので、ＴＦＴ特性のばらつきを低減することができる。
【００９７】
また図４乃至図９、図１０（Ａ）では、ゲート電極が第１の半導体膜よりも基板側に形成されているが、本発明はこの構成に限定されない。図１０（Ｂ）に、第１の半導体膜がゲート電極よりも基板側に形成されている場合の、画素の断面図を示す。ただし図１０（Ｂ）では、駆動用ＴＦＴ７１１、電流制御用ＴＦＴ７１２を示す。図１０（Ｂ）において、基板７１０上に配線７１２〜７１４が形成されており、また配線７１２〜７１４上に接するように、第２の半導体膜７１５〜７１７が形成されており、第２の半導体膜７１５〜７１７上に接するように第１の半導体膜７１８が形成されている。そして第１の半導体膜７１８上にはゲート絶縁膜７１９が形成されており、第１の半導体膜７１８と重なるように該ゲート絶縁膜７１９上にゲート電極７２０、７２１が形成されている。
【００９８】
なお、上記図４〜図７、図８、図６、図１０に示したＴＦＴは、いずれもソース領域またはドレイン領域として機能する第２の半導体膜を用いているが、第２の半導体膜は必ずしも形成する必要はない。この場合、配線が直接第１の半導体膜と接続され、該配線がソース領域またはドレイン領域として機能する。特に図１０（Ｂ）に示したＴＦＴは、第２の半導体膜を用いない場合、第２の半導体膜７１５〜７１７を形成するためのパターニングに用いるマスクが不要になるので、大幅に工程数を削減することができる。
【００９９】
また、上記図４〜図７、図８、図６、図１０に示した発光装置では、駆動用ＴＦＴと電流制御用トランジスタとで１つの第１の半導体膜を共有している例を示しているが、本発明はこの構成に限定されない。駆動用ＴＦＴと電流制御用トランジスタとが、それぞれ独立した第１の半導体膜を用いていても良い。
【０１００】
なお上記図４〜図７、図８、図６、図１０に示した発光装置において、駆動用ＴＦＴ、電流制御用ＴＦＴ、スイッチング用ＴＦＴはマルチゲート構造を有していても良い。マルチゲート構造とは、直列に接続され、なおかつゲート電極が接続された複数のＴＦＴが、第１の半導体膜を共有しているような構成を意味する。マルチゲート構造とすることで、ＴＦＴのオフ電流を低減させることができる。
【実施例１】
【０１０１】
本実施例では、本発明の発光装置において、画素に形成されるＴＦＴの構成について説明する。
【０１０２】
図１１に、本実施例の画素の断面図を示す。図１１において、１４００は駆動用ＴＦＴ、１４０１は電流制御用ＴＦＴに相当し、１４０２はスイッチング用ＴＦＴに相当し、１４０３は発光素子に相当する。駆動用ＴＦＴ１４００、電流制御用ＴＦＴ１４０１、スイッチング用ＴＦＴ１４０２、発光素子１４０４は、シール材１４０５によって、基板１４０６とカバー材１４０７の間において、充填材１４０８と共に密封されている。
【０１０３】
駆動用ＴＦＴ１４００は、ゲート電極１４０９と、ゲート電極１４０９上に形成されたゲート絶縁膜１４１０と、ゲート絶縁膜１４１０上に形成された第１の半導体膜１４１１と、第１の半導体膜１４１１上に形成された第２の半導体膜１４１２、１４１３とを有している。電流制御用ＴＦＴ１４０１は、ゲート電極１４２０と、ゲート電極１４２０上に形成されたゲート絶縁膜１４１０と、ゲート絶縁膜１４１０上に形成された第１の半導体膜１４２１と、第１の半導体膜１４２１上に形成された第２の半導体膜１４１３、１４２２とを有している。また１４１４、１４１５、１４２３は、第２の半導体膜１４１２、１４１３、１４２２にそれぞれ接続された配線に相当する。配線１４１４は発光素子１４０４の第１の電極１４２４に接続されている。
【０１０４】
なお図１４では、図６（Ｂ）に示した発光装置において、駆動用ＴＦＴ、電流制御用ＴＦＴがそれぞれ独立した第１の半導体膜を有している構造を示したが、本発明はこの構成に限定されない。例えば、図８〜図１０に示した発光装置において、駆動用ＴＦＴ、電流制御用ＴＦＴがそれぞれ独立した第１の半導体膜を有していても良い。
【実施例２】
【０１０５】
本実施例では、本発明の発光装置が有する画素の、図１とは異なる形態について説明する。
【０１０６】
図１２（Ａ）に示す画素は、発光素子８０１と、スイッチング用ＴＦＴ８０２と、駆動用ＴＦＴ８０３と、電流制御用ＴＦＴ８０４と、書き込まれたビデオ信号の電位を消去するためのＴＦＴ（消去用ＴＦＴ）８０５とを有している。上記素子に加えて容量素子８０６を画素に設けても良い。また、駆動用ＴＦＴ８０３にはエンハンスメント型ＴＦＴを用いてもよいし、ディプリーション型ＴＦＴを用いてもよい。
【０１０７】
スイッチング用ＴＦＴ８０２のゲート電極は、第１の走査線Ｇａｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用ＴＦＴ８０２のソース領域とドレイン領域は、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が電流制御用ＴＦＴ８０４のゲート電極に接続されている。また消去用ＴＦＴ８０５のゲート電極は、第２の走査線Ｇｂｊ（ｊ＝１〜ｙ）に接続されており、ソース領域とドレイン領域は、一方が第１の電源線Ｖｉ（ｉ＝１〜ｘ）に、他方が電流制御用ＴＦＴ８０４のゲート電極に接続されている。駆動用ＴＦＴ８０３のゲート電極は第２の電源線Ｗｉ（ｉ＝１〜ｘ）に接続されている。そして駆動用ＴＦＴ８０３及び電流制御用ＴＦＴ８０４は、発光素子８０１に供給される電流が、駆動用ＴＦＴ８０３及び電流制御用ＴＦＴ８０４のドレイン電流として第１の電源線Ｖｉ（ｉ＝１〜ｘ）に供給されるように、第１の電源線Ｖｉ（ｉ＝１〜ｘ）、発光素子８０１と接続されている。本実施例では、電流制御用ＴＦＴ８０４のソース領域が第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、駆動用ＴＦＴ８０３のドレイン領域が発光素子８０１の第１の電極に接続される。なお駆動用ＴＦＴ８０３のソース領域を第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続し、電流制御用ＴＦＴ８０４のドレイン領域を発光素子８０１の第１の電極に接続してもよい。容量素子８０６が有する２つの電極は、一方は第１の電源線Ｖｉ（ｉ＝１〜ｘ）に接続されており、もう一方は電流制御用ＴＦＴ８０４のゲート電極に接続されている。
【０１０８】
発光素子８０１は陽極と、陰極と、陽極と陰極の間に設けられた電界発光層とを有する。図１２（Ａ）のように駆動用ＴＦＴ８０３及び電流制御用ＴＦＴ８０４がｎ型である場合、第１の電極を陰極、第２の電極を陽極とするのが望ましい。
【０１０９】
図１２（Ａ）に示す画素は、その動作を書き込み期間、保持期間、消去期間とに分けて説明することができる。書き込み期間と保持期間におけるスイッチング用ＴＦＴ８０２、駆動用ＴＦＴ８０３及び電流制御用ＴＦＴ８０４の動作については、図１の場合と同様である。
【０１１０】
消去期間では、第２の走査線Ｇｂｊ（ｊ＝１〜ｙ）が選択されて消去用ＴＦＴ８０５がオンになり、電源線Ｖ１〜Ｖｘの電位が消去用ＴＦＴ８０５を介して電流制御用ＴＦＴ８０４のゲート電極に与えられる。よって、電流制御用ＴＦＴ８０４がオフになるため、発光素子８０１に強制的に電流が供給されない状態を作り出すことができる。
【０１１１】
図１２（Ｂ）に、本実施例における画素の別の構成を示す。図１２（Ｂ）に示す画素は、発光素子８１１と、スイッチング用ＴＦＴ８１２と、駆動用ＴＦＴ８１３と、電流制御用ＴＦＴ８１４とを有している。さらに本実施例のように、ビデオ信号の電位を保持するための容量素子８１４を画素に設けても良い。駆動用ＴＦＴ８１３にはエンハンスメント型ＴＦＴを用いても良いし、ディプリーション型ＴＦＴを用いても良い。電流制御用ＴＦＴ８１４は線形領域で動作させる。
【０１１２】
スイッチング用ＴＦＴ８１２のゲート電極は、走査線Ｇｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用ＴＦＴ８１２のソース領域とドレイン領域は、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が電流制御用ＴＦＴ８１４のゲート電極に接続されている。駆動用ＴＦＴ８１３のゲート電極は電源線Ｖｉ（ｉ＝１〜ｙ）に接続されている。そして駆動用ＴＦＴ８１３及び電流制御用ＴＦＴ８１４は、発光素子８１１に供給される電流が、駆動用ＴＦＴ８１３及び電流制御用ＴＦＴ８１４のドレイン電流として電源線Ｖｉ（ｉ＝１〜ｘ）に供給されるように、電源線Ｖｉ（ｉ＝１〜ｘ）、発光素子８１１と接続されている。本実施例では、電流制御用ＴＦＴ８１４のソース領域が電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、駆動用ＴＦＴ８１３のドレイン領域が発光素子８１１の第１の電極に接続される。なお本実施例では、駆動用ＴＦＴ８１３のソース領域が電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、電流制御用ＴＦＴ８１４のドレイン領域が発光素子８１１の第１の電極に接続されていても良い。容量素子８１４が有する２つの電極は、一方は電源線Ｖｉ（ｉ＝１〜ｘ）に接続されており、もう一方は電流制御用ＴＦＴ８１４のゲート電極に接続されている。
【０１１３】
発光素子８１１は陽極と、陰極と、陽極と陰極の間に設けられた電界発光層とを有する。図１２（Ｂ）のように駆動用ＴＦＴ８１３及び電流制御用ＴＦＴ８１４がｎ型である場合、第１の電極を陰極、第２の電極を陽極とするのが望ましい。
【０１１４】
次に、図１２（Ｃ）に、図１２（Ｂ）に示した画素において、電流制御用ＴＦＴ８１４を強制的にオフするためのＴＦＴ（消去用ＴＦＴ）８１６を設けた画素の回路図を示す。なお図１２（Ｃ）では、図１２（Ｂ）において既に説明した素子については、同じ符号を付す。消去用ＴＦＴ８１６は、ゲート電極が第２の走査線Ｇｂに接続されており、ソース領域とドレイン領域は、一方が電流制御用ＴＦＴ８１４のゲート電極に、他方が電源線Ｖｉに接続されている。消去用ＴＦＴ８１６はｎ型であってもｐ型であってもどちらでも良い。
【０１１５】
図１２（Ｄ）に、本実施例における画素の別の構成を示す。図１２（Ｄ）に示す画素は、発光素子８２１と、スイッチング用ＴＦＴ８２２と、駆動用ＴＦＴ８２３と、電流制御用ＴＦＴ８２４とを有している。さらに本実施例のように、ビデオ信号の電位を保持するための容量素子８２５を画素に設けても良い。駆動用ＴＦＴ８２３は、飽和領域動作させても良いし、線形領域で動作させても良い。スイッチング用ＴＦＴ８２２及び電流制御用ＴＦＴ８２４は線形領域で動作させる。駆動用ＴＦＴ８２３にはエンハンスメント型ＴＦＴを用いてもよいし、ディプリーション型ＴＦＴを用いてもよい。
【０１１６】
スイッチング用ＴＦＴ８２２のゲート電極は、第１の走査線Ｇａｊ（ｊ＝１〜ｙ）に接続されている。スイッチング用ＴＦＴ８２２のソース領域とドレイン領域は、一方が信号線Ｓｉ（ｉ＝１〜ｘ）に、もう一方が電流制御用ＴＦＴ８２４のゲート電極に接続されている。駆動用ＴＦＴ８２３のゲート電極は第２の走査線Ｇｂｊ（ｊ＝１〜ｙ）に接続されている。そして駆動用ＴＦＴ８２３及び電流制御用ＴＦＴ８２４は、電源線Ｖｉ（ｉ＝１〜ｘ）から供給される電流が、駆動用ＴＦＴ８２３及び電流制御用ＴＦＴ８２４のドレイン電流として発光素子８２１に供給されるように、電源線Ｖｉ（ｉ＝１〜ｘ）、発光素子８２１と接続されている。本実施例では、電流制御用ＴＦＴ８２４のソース領域が電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、駆動用ＴＦＴ８２３のドレイン領域が発光素子８２１の第１の電極に接続される。なお本実施例では、駆動用ＴＦＴ８２３のソース領域が電源線Ｖｉ（ｉ＝１〜ｘ）に接続され、電流制御用ＴＦＴ８２４のドレイン領域が発光素子８２１の第１の電極に接続されていても良い。容量素子８２５が有する２つの電極は、一方は電源線Ｖｉ（ｉ＝１〜ｘ）に接続されており、もう一方は電流制御用ＴＦＴ８２４のゲート電極に接続されている。
【０１１７】
発光素子８２１は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とを有する。図１２（Ｄ）のように駆動用ＴＦＴ８２３及び電流制御用ＴＦＴ８２４がｎ型である場合、第１の電極を陰極、第２の電極を陽極とするのが望ましい。
【０１１８】
次に、図１２（Ｅ）に、図１２（Ｄ）に示した画素において、電流制御用ＴＦＴ８２４を強制的にオフするためのＴＦＴ（消去用ＴＦＴ）８２６を設けた画素の回路図を示す。なお図１２（Ｅ）では、図１２（Ｄ）において既に説明した素子については、同じ符号を付して示す。消去用ＴＦＴ８２６は、ゲート電極が第２の走査線Ｇｂｊに接続されており、ソース領域とドレイン領域は、一方が電流制御用ＴＦＴ８２４のゲート電極に、他方が電源線Ｖｉに接続されている。消去用ＴＦＴ８２６はｎ型であってもｐ型であってもどちらでも良い。
【０１１９】
なお、第１の電源線Ｖｉのレイアウトは、図１に示した構成に限定されない。例えば図１３（Ａ）に示すように、信号線Ｓｉを共有している画素間で、駆動用ＴＦＴ１０３のゲート電極を、複数の配線で電気的に接続し、該複数の配線及び駆動用ＴＦＴ１０３のゲート電極を第１の電源線Ｖｉとして機能させても良い。なお図１３（Ａ）では、図１において既に説明した素子については、同じ符号を付して示す。図１３（Ａ）の駆動用ＴＦＴ１０３を示す回路記号は、ゲート電極の異なる２点にコンタクト領域を設けたＴＦＴを表したものであり、接続関係が通常と異なるため、特にこの様に表した。
【０１２０】
また同様に、第１の電源線Ｖｉのレイアウトは、図１２（Ａ）に示した構成に限定されない。例えば図１３（Ｂ）に示すように、信号線Ｓｉを共有している画素間で、駆動用ＴＦＴ８０３のゲート電極を、複数の配線で電気的に接続し、該複数の配線及び駆動用ＴＦＴ８０３のゲート電極を第１の電源線Ｖｉとして機能させても良い。なお図１３（Ｂ）では、図１２（Ａ）において既に説明した素子については、同じ符号を付して示す。図１３（Ｂ）の駆動用ＴＦＴ８０３を示す回路記号は、ゲート電極の異なる２点にコンタクト領域を設けたＴＦＴを表したものであり、接続関係が通常と異なるため、特にこの様に表した。
【０１２１】
次に図１２（Ｆ）に、図１に示した画素において、発光素子１０１に逆方向バイアスの電圧を印加するためのＴＦＴ（逆バイアス用ＴＦＴ）１０６を設けた画素の回路図を示す。なお図１２（Ｆ）では、図１において既に説明した素子については、同じ符号を付して示す。逆バイアス用ＴＦＴ１０６は、ソース領域またはドレイン領域のいずれか一方が発光素子１０１の第１の電極に、もう一方が第１の電源線Ｖｉに接続されている。なお図１２（Ｆ）では、ソース領域またはドレイン領域のいずれか一方が第１の電源線Ｖｉに接続されているが、本発明はこの構成に限定されない。いずれか一方が第２の電源線Ｗｉに接続されていても良いし、別用意された他の配線に接続されていても良い。また、逆バイアス用ＴＦＴ１０６は、ゲート電極が第１の電源線Ｖｉに接続されている。なお図１２（Ｆ）では、逆バイアス用ＴＦＴ１０６のゲート電極が第１の電源線Ｖｉに接続されているが、本発明はこの構成に限定されない。逆バイアス用ＴＦＴ１０６のゲート電極が第２の電源線Ｗｉに接続されていても良いし、別用意された他の配線に接続されていても良い。ただし逆バイアス用ＴＦＴ１０６は、順方向バイアスの電圧の印加時に、ゲート電極の電位がソース領域の電位と同じか、もしくはソース領域の電位よりも低くなるようにする。なお逆バイアス用ＴＦＴ１０６はｎ型であってもｐ型であってもどちらでも良い。
【０１２２】
逆バイアス用ＴＦＴ１０６を設けることで、駆動用ＴＦＴ１０３、電流制御用ＴＦＴ１０４の動作に関わりなく、発光素子１０１に逆方向バイアスの電圧を確実に印加することができる。また逆方向バイアスの電圧を発光素子１０１に印加することで、発光素子１０１の信頼性を高めることができる。また、第１の電極と第２の電極間においてショートの原因となっている塵埃等を焼き切る事ができるので、歩留まりを高めることができる。
【実施例３】
【０１２３】
次に図１４を用いて、発光素子の構成について説明する。本発明における発光素子の素子構成を、図１４に模式的に示す。
【０１２４】
図１４に示す発光素子は、基板５００上に形成された第１の電極５０１と、第１の電極５０１上に形成された電界発光層５０２と、電界発光層５０２上に形成された第２の電極５０３とを有する。なお実際には、基板５００と第１の電極５０１の間には、各種の層または半導体素子などが設けられている。
【０１２５】
本実施例では、第１の電極５０１が陰極、第２の電極が陽極の場合について説明するが、第１の電極５０１が陽極、第２の電極が陰極であっても良い。陽極、陰極に用いる具体的な材料については、既に説明してあるので、ここでは電界発光層５０２の具体的な構成について説明する。
【０１２６】
電界発光層５０２は単数または複数の層で構成されている。複数の層で構成されている場合、これらの層は、キャリア輸送特性の観点から正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層などに分類することができる。なお各層の境目は必ずしも明確である必要はなく、互いの層を構成している材料が一部混合し、界面が不明瞭になっている場合もある。各層には、有機系の材料、無機系の材料を用いることが可能である。有機系の材料として、高分子系、中分子系、低分子系のいずれの材料も用いることが可能である。なお中分子系の材料とは、構造単位の繰返しの数（重合度）が２から２０程度の低重合体に相当する。
【０１２７】
正孔注入層と正孔輸送層との区別は必ずしも厳密なものではなく、これらは正孔輸送性（正孔移動度）が特に重要な特性である意味において同じである。便宜上正孔注入層は陽極に接する側の層であり、正孔注入層に接する層を正孔輸送層と呼んで区別する。電子輸送層、電子注入層についても同様であり、陰極に接する層を電子注入層と呼び、電子注入層に接する層を電子輸送層と呼んでいる。発光層は電子輸送層を兼ねる場合もあり、発光性電子輸送層とも呼ばれる。図１４では、第１〜第５の層５０４〜５０８を電界発光層５０２が有している場合を例示している。第１〜第５の層５０４〜５０８は、第１の電極５０１から第２の電極５０３に向かって順に積層されている、
【０１２８】
第１の層５０４は電子注入層として機能するため、電子注入性の高い材料を用いるのが望ましい。具体的には、ＬｉＦ、ＣｓＦなどのアルカリ金属ハロゲン化物や、ＣａＦ2のようなアルカリ土類ハロゲン化物、Ｌｉ2Ｏなどのアルカリ金属酸化物のような絶縁体の超薄膜がよく用いられる。また、リチウムアセチルアセトネート（略称：Ｌｉ（ａｃａｃ）や８−キノリノラト−リチウム（略称：Ｌｉｑ）などのアルカリ金属錯体も有効である。また、モリブデン酸化物（ＭｏＯｘ）やバナジウム酸化物（ＶＯｘ）、ルテニウム酸化物（ＲｕＯｘ）、タングステン酸化物（ＷＯｘ）等の金属酸化物またはベンゾオキサゾール誘導体と、アルカリ金属、アルカリ土類金属、または遷移金属のいずれか一または複数の材料とを含むようにしても良い。また酸化チタンを用いていても良い。
【０１２９】
第２の層５０５は電子輸送層として機能するため、電子輸送性の高い材料を用いることが望ましい。具体的には、Ａｌｑ3に代表されるような、キノリン骨格またはベンゾキノリン骨格を有する金属錯体やその混合配位子錯体などを用いることができる。具体的には、Ａｌｑ3、Ａｌｍｑ3、ＢｅＢｑ2、ＢＡｌｑ、Ｚｎ（ＢＯＸ）2、Ｚｎ（ＢＴＺ）2などの金属錯体が挙げられる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール（ＰＢＤ）、１，３−ビス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル］ベンゼン（ＯＸＤ−７）などのオキサジアゾール誘導体、３−（４−ｔｅｒｔ−ブチルフェニル）−４−フェニル−５−（４−ビフェニリル）−１，２，４−トリアゾール（ＴＡＺ）、３−（４−ｔｅｒｔ−ブチルフェニル）−４−（４−エチルフェニル）−５−（４−ビフェニリル）−１，２，４−トリアゾール（ｐ−ＥｔＴＡＺ）などのトリアゾール誘導体、ＴＰＢＩのようなイミダゾール誘導体、バソフェナントロリン（ＢＰｈｅｎ）、バソキュプロイン（ＢＣＰ）などのフェナントロリン誘導体を用いることができる。
【０１３０】
第３の層５０６は発光層として機能するため、イオン化ポテンシャルが大きく、かつバンドギャップの大きな材料を用いるのが望ましい。具体的には、例えば、トリス（８−キノリノラト）アルミニウム（Ａｌｑ3）、トリス（４−メチル−８−キノリノラト）アルミニウム（Ａｌｍｑ3）、ビス（１０−ヒドロキシベンゾ［η］−キノリナト）ベリリウム（ＢｅＢｑ2）、ビス（２−メチル−８−キノリノラト）−（４−ヒドロキシ−ビフェニリル）−アルミニウム（ＢＡｌｑ）、ビス［２−（２−ヒドロキシフェニル）−ベンゾオキサゾラト］亜鉛（Ｚｎ（ＢＯＸ）2）、ビス［２−（２−ヒドロキシフェニル）−ベンゾチアゾラト］亜鉛（Ｚｎ（ＢＴＺ）2）などの金属錯体を用いることができる。また、各種蛍光色素（クマリン誘導体、キナクリドン誘導体、ルブレン、４，４−ジシアノメチレン、１−ピロン誘導体、スチルベン誘導体、各種縮合芳香族化合物など）も用いることができる。白金オクタエチルポルフィリン錯体、トリス（フェニルピリジン）イリジウム錯体、トリス（ベンジリデンアセトナート）フェナントレンユーロピウム錯体などの燐光材料も用いることができる。
【０１３１】
また、第３の層５０６に用いるホスト材料としては、上述した例に代表されるホール輸送材料や電子輸送材料を用いることができる。また、４，４’−Ｎ，Ｎ’−ジカルバゾリルビフェニル（略称：ＣＢＰ）などのバイポーラ性の材料も用いることができる。
【０１３２】
第４の層５０７は、正孔輸送層として機能するため、正孔輸送性が高く、結晶性の低い公知の材料を用いることが望ましい。具体的には芳香族アミン系（すなわち、ベンゼン環−窒素の結合を有するもの）の化合物が好適であり、例えば、４，４−ビス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］ビフェニル（ＴＰＤ）や、その誘導体である４，４'−ビス［Ｎ−（１−ナフチル）−Ｎ−フェニル−アミノ］ビフェニル（α−ＮＰＤ）などがある。４，４'，４''−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（ＴＤＡＴＡ）や、ＭＴＤＡＴＡなどのスターバースト型芳香族アミン化合物も用いることができる。また４，４’，４’’−トリス（Ｎ−カルバゾリル）トリフェニルアミン（略称：ＴＣＴＡ）を用いても良い。また高分子材料としては、良好な正孔輸送性を示すポリ（ビニルカルバゾール）などを用いることができる。
【０１３３】
第５の層５０８は、正孔注入層として機能するため、正孔輸送性を有し、なおかつイオン化ポテンシャルが比較的小さく、正孔注入性が高い材料を用いるのが望ましい。大別すると金属酸化物、低分子系有機化合物、および高分子系有機化合物に分けられる。金属酸化物であれば、例えば、酸化バナジウム、酸化モリブデン、酸化ルテニウム、酸化アルミニウムなど用いることができる。低分子系有機化合物あれば、例えば、ｍ−ＭＴＤＡＴＡに代表されるスターバースト型アミン、銅フタロシアニン（略称：Ｃｕ−Ｐｃ）に代表される金属フタロシアニン、フタロシアニン（略称：Ｈ2−Ｐｃ）、２，３−ジオキシエチレンチオフェン誘導体などを用いることができる。低分子系有機化合物と上記金属酸化物とを共蒸着させた膜であっても良い。高分子系有機化合物であれば、例えば、ポリアニリン（略称：ＰＡｎｉ）、ポリビニルカルバゾール（略称：ＰＶＫ）、ポリチオフェン誘導体などの高分子を用いることができる。ポリチオフェン誘導体の一つであるポリエチレンジオキシチオフェン（略称：ＰＥＤＯＴ）にポリスチレンスルホン酸（略称：ＰＳＳ）をドープしたものを用いても良い。また、ベンゾオキサゾール誘導体と、ＴＣＱｎ、ＦｅＣｌ3、Ｃ60またはＦ4ＴＣＮＱのいずれか一または複数の材料とを併せて用いても良い。
【０１３４】
上記構成を有する発光素子において、第１の電極５０１と第２の電極５０３の間に電圧を印加し、電界発光層５０２に順方向バイアスの電流を供給することで、第３の層５０６から光を発生させ、該光を第１の電極５０１側から、または第２の電極５０３側から取り出すことができる。なお、電界発光層５０２は、必ずしもこれら第１〜第５の層を全て有している必要はない。本発明では、少なくとも発光層として機能する第３の層５０６を有していれば良い。また必ずしも第３の層５０６からのみ発光が得られるわけではなく、第１〜第５の層に用いられる材料の組み合わせによっては、第３の層５０６以外の層から発光が得られる場合もある。また、第３の層５０６と第４の層５０７の間に正孔ブロック層を設けても良い。
【０１３５】
なお色によっては、燐光材料の方が蛍光材料よりも、駆動電圧を低くすることができ、信頼性も高い場合がある。そこで、三原色の各色に対応する発光素子を用いて、フルカラーの表示を行なう場合は、蛍光材料を用いた発光素子と、燐光材料を用いた発光素子とを組み合わせて、各色の発光素子における劣化の度合いを揃えるようにしても良い。
【０１３６】
図１４では、第１の電極５０１が陰極、第２の電極５０３が陽極である場合について示しているが、第１の電極５０１が陽極、第２の電極５０３が陰極である場合、第１〜第５の層５０４〜５０８は逆に積層される。具体的には、第１の電極５０１上に第５の層５０８、第４の層５０７、第３の層５０６、第２の層５０５、第１の層５０４が順に積層される。
【０１３７】
なお電界発光層５０２のうち、第２の電極５０３に最も近い層（本実施例では第５の層５０８）に、エッチングされにくい材料を用いることで、電界発光層５０２上に第２の電極５０３をスパッタ法で形成する際に、第２の電極５０３に最も近い層に与えられるスパッタダメージを軽減させることができる。エッチングされにくい材料とは、例えばモリブデン酸化物（ＭｏＯｘ）やバナジウム酸化物（ＶＯｘ）、ルテニウム酸化物（ＲｕＯｘ）、タングステン酸化物（ＷＯｘ）等の金属酸化物、またはベンゾオキサゾール誘導体を用いることができる。これらは蒸着法によって形成されることが好ましい。
【０１３８】
例えば、第１の電極が陰極、第２の電極が陽極の場合、前記電界発光層のうち最も陽極に近い、ホール注入性またはホール輸送性を有する層として、上述したエッチングされにくい材料を用いる。具体的に、ベンゾオキサゾール誘導体を用いる場合は、当該ベンゾオキサゾール誘導体と、ＴＣＱｎ、ＦｅＣｌ3、Ｃ60またはＦ4ＴＣＮＱのいずれか一または複数の材料とを含む層を、最も陽極に近くなるように形成する。
【０１３９】
また例えば、第１の電極が陽極、第２の電極が陰極の場合、前記電界発光層のうち最も陰極に近い、電子注入性または電子輸送性を有する層として、上述したエッチングされにくい材料を用いる。具体的に、モリブデン酸化物を用いる場合は、当該モリブデン酸化物と、アルカリ金属、アルカリ土類金属、または遷移金属のいずれか一または複数の材料とを含む層を、最も陰極に近くなるように形成する。またベンゾオキサゾール誘導体を用いる場合は、当該ベンゾオキサゾール誘導体と、アルカリ金属、アルカリ土類金属、または遷移金属のいずれか一または複数の材料とを含む層を、最も陰極に近くなるように形成する。なお、金属酸化物とベンゾオキサゾール誘導体を共に用いていても良い。
【０１４０】
上記構成により、第２の電極として、スパッタ法で形成した透明導電膜、例えばインジウム錫酸化物（ＩＴＯ）や珪素を含有したインジウム錫酸化物（ＩＴＳＯ）、酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）等を用いても、電界発光層が有する有機物を含む層への、スパッタダメージを抑えることができ、第２の電極を形成するための物質の選択性が広がる。
【実施例４】
【０１４１】
本実施例では、発光装置とＩＣとの接続方法の一実施例について説明する。
【０１４２】
図１５（Ａ）、図１５（Ｂ）に、チップ状のＩＣ（ＩＣチップ）を、画素部が形成された素子基板に実装する様子を示す。図１５（Ａ）では、基板６００１上に画素部６００２と、走査線駆動回路６００３とが形成されている。そして、ＩＣチップ６００４に形成された信号線駆動回路が、基板６００１に実装されている。具体的には、ＩＣチップ６００４に形成された信号線駆動回路が、基板６００１に貼り合わされ、画素部６００２と電気的に接続されされている。また６００５はＦＰＣであり、画素部６００２と、走査線駆動回路６００３と、ＩＣチップ６００４に形成された信号線駆動回路とに、それぞれ電源電位、各種信号等が、ＦＰＣ６００５を介して供給される。
【０１４３】
図１５（Ｂ）では、基板６１０１上に画素部６１０２と、走査線駆動回路６１０３とが形成されている。そして、ＩＣチップ６１０４に形成された信号線駆動回路が、基板６１０１に実装されたＦＰＣ６１０５に更に実装されている。画素部６１０２と、走査線駆動回路６１０３と、ＩＣチップ６１０４に形成された信号線駆動回路とに、それぞれ電源電位、各種信号等が、ＦＰＣ６１０５を介して供給される。
【０１４４】
ＩＣチップの実装方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。またＩＣチップを実装する位置は、電気的な接続が可能であるならば、図１５に示した位置に限定されない。また、図１５では信号線駆動回路のみをＩＣチップで形成した例について示したが、走査線駆動回路をＩＣチップで形成しても良いし、またコントローラ、ＣＰＵ、メモリ等をＩＣチップで形成し、実装するようにしても良い。また、信号線駆動回路や走査線駆動回路全体をＩＣチップで形成するのではなく、各駆動回路を構成している回路の一部だけを、ＩＣチップで形成するようにしても良い。
【０１４５】
なお、駆動回路などの集積回路を別途ＩＣチップで形成して実装することで、全ての回路を画素部と同じ基板上に形成する場合に比べて、歩留まりを高めることができ、また各回路の特性に合わせたプロセスの最適化を容易に行なうことができる。
【０１４６】
なお図１５では示していないが、画素部が形成されている基板上に、保護回路を設けていても良い。保護回路により放電経路を確保することができるので、信号及び電源電圧が有する雑音や、何らかの理由によって絶縁膜にチャージングされた電荷によって、基板に形成された半導体素子が劣化あるいは絶縁破壊されるのを防ぐことができる。具体的に図１５（Ａ）の場合、ＦＰＣ６００５と画素部６００２とを電気的に接続している配線に、保護回路を接続することができる。またさらに、ＦＰＣ６００５と信号線駆動回路６００４とを電気的に接続している配線、ＦＰＣ６００５と走査線駆動回路６００３とを電気的に接続している配線、信号線駆動回路６００４と画素部６００２とを電気的に接続している配線（信号線）、走査線駆動回路６００３と画素部６００２とを電気的に接続している配線（走査線）に、それぞれ保護回路を接続することができる。
【実施例５】
【０１４７】
次に、本発明の発光装置に用いられる駆動回路の構成について説明する。図１６に、本発明の発光装置のブロック図を示す。図１６において信号線駆動回路９０１は、シフトレジスタ９０２、ラッチＡ９０３、ラッチＢ９０４を有している。走査線駆動回路９１０は、シフトレジスタ９１１、バッファ９１２を有している。また９００は画素部に相当する。なお走査線を２本（第１の走査線、第２の走査線）有する発光装置の場合、走査線駆動回路を２つ有していても良い。
【０１４８】
シフトレジスタ９０２には、クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）が入力されている。クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されると、シフトレジスタ９０２においてタイミング信号が生成され、一段目のラッチＡ９０３に順に入力される。ラッチＡ９０３にタイミング信号が入力されると、該タイミング信号に同期して、ビデオ信号が順にラッチＡ９０３に書き込まれ、保持される。なお、図１６ではラッチＡ９０３に順にビデオ信号を書き込んでいると仮定するが、本発明はこの構成に限定されない。複数のステージのラッチＡ９０３をいくつかのグループに分け、グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で分割駆動すると言う。
【０１４９】
ラッチＡ９０３に含まれる全てのステージのラッチへの、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【０１５０】
１ライン期間が終了すると、２段目のラッチＢ９０４にラッチ信号（Latch Signal）が供給され、該ラッチ信号に同期してラッチＡ９０３に保持されているビデオ信号が、ラッチＢ９０４に一斉に書き込まれ、保持される。ビデオ信号をラッチＢ９０４に送出し終えたラッチＡ９０３には、再びシフトレジスタ９０２からのタイミング信号に同期して、次のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、ラッチＢ９０４に書き込まれ、保持されているビデオ信号が信号線に入力される。
【０１５１】
次に、走査線駆動回路９１０の構成について説明する。走査線駆動回路９１０は、シフトレジスタ９１１、バッファ９１２を有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路９１０において、シフトレジスタ９１１にクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファ９１２において緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のスイッチング用ＴＦＴまたは消去用ＴＦＴのゲートが接続されている。そして、１ライン分の画素のＴＦＴを一斉にオンにしなくてはならないので、バッファ９１２は大きな電流を流すことが可能なものが用いられる。
【０１５２】
なお、図１６に示す構成は、本発明の発光装置の一形態を示したに過ぎず、信号線駆動回路と走査線駆動回路の構成はこれに限定されない。例えば、本発明で用いる信号線駆動回路、走査線駆動回路は、シフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良い。
【実施例６】
【０１５３】
本実施例では、本発明の発光装置の一形態に相当するパネルの外観について、図１７を用いて説明する。図１７は、素子基板上に形成されたＴＦＴ及び発光素子を、カバー材との間にシール材によって封止した、パネルの上面図であり、図１７（Ｂ）は、図１７（Ａ）のＡ−Ａ’における断面図に相当する。
【０１５４】
素子基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上にカバー材４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、素子基板４００１とシール材４００５とカバー材４００６とによって、充填材４００７と共に密封されている。また素子基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、信号線駆動回路４００３が形成されたＩＣが実装されている。
【０１５５】
また素子基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、ＴＦＴを複数有しており、図１７（Ｂ）では、画素部４００２に含まれるＴＦＴ４０１０とを例示している。また４０１１は発光素子に相当し、ＴＦＴ４０１０のソース領域またはドレイン領域と電気的に接続されている。
【０１５６】
また、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、図１７（Ｂ）に示す断面図では図示されていないが、引き回し配線４０１４及び４０１５を介して、接続端子４０１６から供給されている。接続端子４０１６、引き回し配線４０１４、４０１５は、いずれも液滴吐出法または印刷法で形成することができる。
【０１５７】
接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０１５８】
なお、素子基板４００１、カバー材４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ  Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることもできる。
【０１５９】
但し、発光素子４０１１からの光の取り出し方向に位置する基板には、カバー材は透明でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０１６０】
また、充填材４００７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として窒素を用いた。
【０１６１】
また充填材４００７を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質にさらしておくために、カバー材４００６と素子基板４００１との間に、充填材４００７と共に、吸湿性物質または酸素を吸着しうる物質を設けておいても良い。吸湿性物質または酸素を吸着しうる物質を設けることで、発光素子４０１１の劣化を抑制できる。
【０１６２】
なお図１７では、信号線駆動回路４００３を別途形成し、素子基板４００１に実装している例を示しているが、本実施例はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０１６３】
本実施例は、他の実施例に記載した構成と組み合わせて実施することが可能である。
【実施例７】
【０１６４】
本発明の発光装置を用いることができる電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Digital Versatile Disc等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）などが挙げられる。特に本発明の発光装置は、画素数を増やしても、充電時間の増加を抑えることができ、また面積あたりのコストを抑えることができる。よって本発明の発光装置は、比較的大型のパネルが用いられる電子機器に特に適している。これら電子機器の具体例を図１８に示す。
【０１６５】
図１８（Ａ）は表示装置であり、筐体２００１、表示部２００２、スピーカー部２００３等を含む。本発明の発光装置は、表示部２００２に用いることができる。発光装置は自発光型であるためバックライトが必要なく、液晶ディスプレイよりも薄い表示部とすることができる。なお、表示装置には、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。なお表示装置に発光装置を用いる場合、発光素子が有する第１の電極または第２の電極において外光が反射することで、鏡面のように像を写してしまうのを防ぐために、偏光板を設けておいても良い。
【０１６６】
図１８（Ｂ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、マウス２２０５等を含む。本発明の発光装置は、表示部２２０３に用いることができる。
【０１６７】
図１８（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部２４０３、記録媒体（ＤＶＤ等）読み込み部２４０４、操作キー２４０５、スピーカー部２４０６等を含む。記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明の発光装置は、表示部２４０３に用いることができる。
【０１６８】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は、実施例１〜６に示したいずれの構成の発光装置を用いても良い。
【実施例８】
【０１６９】
本実施例では、液滴吐出法を用いて形成される配線及び電極の一実施例について説明する。
【０１７０】
図１９（Ａ）に、ゲート電極１９０１と、該ゲート電極に接続された走査線１９０２の上面図を示す。また図１９（Ａ）のＡ−Ａ’における断面図を、図１９（Ｂ）に示す。図１９（Ａ）では、ゲート電極１９０１に比べて配線抵抗を抑え、スループットを高めることが望ましく、なおかつレイアウトの精密さがゲート電極１９０１ほど要求されない走査線１９０２を、ゲート電極１９０１よりも太い線幅で形成する。また逆に、走査線１９０２に比べてレイアウトされる距離が短く、なおかつレイアウトの精密さが要求されるゲート電極１９０１を、走査線１９０２よりも細い線幅で形成する。線幅の制御は、液滴１ドットあたりの吐出量、該溶液の表面張力、液滴が滴下される表面の撥水性などを最適化することで行なうことが可能である。
【０１７１】
図１９（Ａ）に示すように、形成する配線または電極に合わせてノズルを切り替えることで、スループットを向上させ、また形成される半導体素子の特性を高めることができる。なお図１９（Ａ）では、走査線とゲート電極とで線幅を変えるためにノズルを切り替える例について示したが、本実施例はこの構成に限定されない。レイアウトの精密さが要求される配線または電極と、配線抵抗の低減またはスループットの向上が重要視される配線または電極とでノズルを切り替えることで、スループットを向上させ、また形成される半導体素子の特性を高めることができる。
【０１７２】
図１９（Ａ）に示すように、配線または電極の形成する際に走査方向を切り替えたり、ノズルを切り替えたりする場合、先に形成された配線または電極に紫外線を照射してから、次の配線または電極を形成しても良い。上記構成により、先に形成された配線または電極の表面の密着性が高められて、ゲート電極１９０１と走査線１９０２とが剥離しにくい。この場合、焼成は配線または電極を形成するごとに行なっても良いし、互いに接する配線または電極を全て形成してから行なっても良い。
【０１７３】
なお図１９（Ａ）では、平坦な面にゲート電極１９０１と走査線１９０２とを形成する例について説明したが、本発明はこの構成に限定されない。例えば、図１９（Ｃ）に示すように、層間絶縁膜１９１０の開口部に走査線１９１１を形成し、層間絶縁膜１９１０上に走査線１９１１と接するゲート電極１９１２を形成するようにしても良い。図１９（Ｃ）の場合、開口部を有する層間絶縁膜１９１０を液滴吐出法で形成した後、該開口部に走査線１９１１を液滴吐出法で形成しても良いし、層間絶縁膜１９１０と走査線１９１１とを並行して液滴吐出法で形成しても良い。
【０１７４】
なお配線は２層の導電層で形成されていても良い。図１９（Ｄ）に示すように、平坦な面に液滴吐出法で導電層１９２０を形成した後、開口部において導電層１９２０が露出するように層間絶縁膜１９２１を液滴吐出法で形成する。そして該開口部において導電層１９２０と接するように、液滴吐出法を用いて導電層１９２２を形成する。導電層１９２０と導電層１９２２とを合わせて、走査線、信号線などの１つの配線として用いることができる。
【図面の簡単な説明】
【０１７５】
【図１】本発明の発光装置が有する画素の回路図。
【図２】本発明の発光装置が有する画素の動作を、模式的に示した図。
【図３】本発明の発光装置が有する画素の回路図。
【図４】本発明の発光装置の作製方法を示す図。
【図５】本発明の発光装置の作製方法を示す図。
【図６】本発明の発光装置の作製方法を示す図。
【図７】本発明の発光装置が有する画素の上面図。
【図８】本発明の発光装置の作製方法を示す図。
【図９】本発明の発光装置が有する画素の断面図。
【図１０】本発明の発光装置が有する画素の断面図。
【図１１】本発明の発光装置が有する画素の断面図。
【図１２】本発明の発光装置が有する画素の回路図。
【図１３】本発明の発光装置が有する画素の回路図。
【図１４】本発明の発光装置が有する発光素子の構成を示す図。
【図１５】本発明の発光装置が有する素子基板の斜視図。
【図１６】本発明の発光装置の構成を示すブロック図。
【図１７】本発明の発光装置の上面図及び断面図。
【図１８】本発明の発光装置を用いた電子機器の図。
【図１９】本発明の発光装置の作製方法を示す図。
【図１】
2005164880.tif 000003
【図２】
2005164880.tif 000004
【図３】
2005164880.tif 000005
【図４】
2005164880.tif 000006
【図５】
2005164880.tif 000007
【図６】
2005164880.tif 000008
【図７】
2005164880.tif 000009
【図８】
2005164880.tif 000010
【図９】
2005164880.tif 000011
【図１０】
2005164880.tif 000012
【図１１】
2005164880.tif 000013
【図１２】
2005164880.tif 000014
【図１３】
2005164880.tif 000015
【図１４】
2005164880.tif 000016
【図１５】
2005164880.tif 000017
【図１６】
2005164880.tif 000018
【図１７】
2005164880.tif 000019
【図１８】
2005164880.tif 000020
【図１９】
2005164880.tif 000021