(57)【要約】【課題】  複数のバーンインパターンの試験結果をモニタ可能なバーンイン試験システム及びバーンインボードを提供することを目的とする。【解決手段】  半導体装置５のバーンイン試験システムであって、前記半導体装置５の複数の端子７α、７β、７γの中からバーンインパターンに対応した端子を選択し、選択した端子を前記バーンインボード１の外部端子３と電気的に接続する制御回路６を備えることを特徴とするバーンイン試験システム。【選択図】  図１
2005274418.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置のバーンイン試験システムであって、
前記半導体装置の複数の端子の中からバーンインパターンに対応した端子を選択し、選択した端子を前記バーンインボードの外部端子と電気的に接続する制御回路を備えることを特徴とするバーンイン試験システム。
【請求項２】
複数の端子を有する半導体装置と、
この半導体装置が複数個配列され、個々の半導体装置に対応する外部端子を設けたバーンインボードと、
このバーンインボードの外部端子と接続されたバーンイン装置と、
前記半導体装置の複数の端子の中からバーンインパターンに対応した端子を選択し、選択した端子を前記バーンインボードの外部端子と電気的に接続する制御回路と
を備えたバーンイン試験システム。
【請求項３】
前記制御回路は、
前記バーンインパターンの試験結果を格納するメモリと、
前記バーンインパターンに対応した端子を選択し、前記選択した端子から出力された試験結果を前記メモリに格納し、前記格納した試験結果を前記バーンイン装置に転送するマイクロコンピュータと
を備えたことを特徴とする請求項２に記載のバーンイン試験システム。
【請求項４】
前記マイクロコンピュータは、
前記メモリから前記バーンイン装置へのデータ転送をバーンインパターン毎、又は、全バーンインパターン終了後に行うことを特徴とする請求項３に記載のバーンイン試験システム。
【請求項５】
複数の端子を有する半導体装置を複数個配列する領域を有し、前記個々の半導体装置に対応する外部端子を設けたバーンインボードであって、
前記半導体装置の複数の端子の中から１の端子を選択し、前記対応する外部端子と接続する制御回路を備えたバーンインボード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の試験方法及びその制御回路に関し、特に半導体装置のバーンイン試験システム及びバーンインボードに関するものである。
【背景技術】
【０００２】
バーンイン試験は、半導体装置の初期故障（初期不良）を取り除くスクリーニング手法の一つである。半導体装置の動作条件よりも高温でかつ高電圧の加速ストレスを印加し、故障発生を加速して短時間で不良品を取り除く試験である。
【０００３】
通常、バーンイン試験は、パッケージングされた半導体装置をバーンインボードに多数個配置し、恒温槽中にて、外部から加速ストレスとなる電源電圧、入力信号を一定時間印加する。その後、外部に取り出して良品、不良品の判定テストを行う。
【０００４】
このバーンイン試験には様々な種類があり、中でもモニタバーンイン試験は、ダイナミック動作時に出力信号波形をモニタし、正常に動作しているか確認しながらバーンインを行う。このモニタバーンイン試験は、バーンイン試験中も常に半導体装置の動作状態が確認できるため、回復性の故障の検出が可能となる。
【０００５】
バーンイン試験は活性化率を上げるため、複数のバーンインパターンをバーンイン装置にロードしてバーンイン試験を実施することが好ましい。
【０００６】
しかし、前述のように１枚のバーンインボード上に多数個の半導体装置を配置しているので、モニタできる半導体装置の端子が限られる。通常は、１個の半導体装置に対して１端子をモニタしている。
【０００７】
一方、半導体装置は複数の機能を備えており、試験は機能毎に行っている。
【０００８】
したがって、モニタ可能な端子が１端子ではその端子に対応する１つの機能の試験しかモニタすることができない。
【０００９】
また、複数の機能の試験結果をモニタするため、半導体装置毎に異なる端子をモニタすることによって各機能のバーンイン試験を行うことも可能である。
【００１０】
しかし、この場合も１個の半導体装置に対しては１の機能試験をモニタしているに過ぎない。モニタされないバーンインパターンでは半導体装置の良否判定はすることができない。
【特許文献１】特開２００１−３１３３６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は複数のバーンインパターンの試験結果をモニタ可能なバーンイン試験システム及びバーンインボードを提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために本発明の一態様によれば、半導体装置のバーンイン試験システムであって、前記半導体装置の複数の端子の中からバーンインパターンに対応した端子を選択し、選択した端子を前記バーンインボードの外部端子と電気的に接続する制御回路を備えることを特徴とするバーンイン試験システムが提供される。
【００１３】
また、本発明の他の態様によれば、複数の端子を有する半導体装置と、この半導体装置が複数個配列され、個々の半導体装置に対応する外部端子を設けたバーンインボードと、このバーンインボードの外部端子と接続されたバーンイン装置と、前記半導体装置の複数の端子の中からバーンインパターンに対応した端子を選択し、選択した端子を前記バーンインボードの外部端子と電気的に接続する制御回路とを備えたバーンイン試験システムが提供される。
【００１４】
また、本発明の他の態様によれば、複数の端子を有する半導体装置を複数個配列する領域を有し、前記個々の半導体装置に対応する外部端子を設けたバーンインボードであって、前記半導体装置の複数の端子の中から１の端子を選択し、前記対応する外部端子と接続する制御回路を備えたバーンインボードが提供される。
【発明の効果】
【００１５】
本発明を実施することによって、複数のバーンインパターンの試験結果をモニタ可能なバーンイン試験システム及びバーンインボードを提供することができる。
【発明を実施するための最良の形態】
【００１６】
本発明の実施の形態に係るバーンイン試験システムについて図面を参照しながら説明する。
【００１７】
（第１の実施の形態）図１は第１の実施の形態に係る半導体装置のモニタバーンイン試験における体系図を表したものである。バーンインボード１とバーンイン装置２とから構成され、バーンインボード１の外部端子３とバーンイン装置２のモニタ端子４がケーブル等（図示せず）を介して接続されている。
【００１８】
バーンインボード１上には多数個の半導体装置５が半導体ソケット（図示せず）等を介して配置されている。そして個々の半導体装置５に対応した外部端子３がバーンインボード１の周縁に形成されている。また、半導体装置５とこの半導体装置５に対応した外部端子３との間には制御回路６が形成されており、半導体装置５の複数の端子７α、７β、７γを入力端子とし、その中から１つの端子を選択してバーンインボード１の外部端子３と接続する。
【００１９】
図２は第１の実施の形態におけるバーンイン試験のフローチャートの一例である。
【００２０】
ここでは、例えばバーンインパターンＡは半導体装置５の機能ａのパターン、バーンインパターンＢは機能ｂのパターン、バーンインパターンＣは機能ｃのパターンを示すとする。また、半導体装置５の端子αは機能ａの出力端子、端子βは機能ｂの出力端子、端子γは機能ｃの出力端子を示すものとし、各機能の試験結果を出力する端子である。
【００２１】
先ずステップＳ２１ではバーンイン試験のプログラムを開始する。
【００２２】
次にステップＳ２２では、変数Ｘ及びＹの値を初期設定する。スタート時は、Ｘ＝Ａ、Ｘ＋１＝Ｂ、Ｘ＋２＝Ｃ、Ｙ＝α、Ｙ＋１＝β、Ｙ＋２＝γとする。また、変数Ｘの最終値Ｘendは、Ｘend＝Ｃとする。
【００２３】
次にステップＳ２３では、モニタバーンイン装置２にバーンインパターンＸをロードする。ここでＸはバーンインパターンＡである。
【００２４】
次にステップＳ２４では、バーンインボード１上の制御回路６が半導体装置５の端子Ｙを選択し、モニタバーンイン装置２のモニタ端子４と接続する。ここでＹは端子αである。
【００２５】
次にステップＳ２５では、バーンインパターンＸ（Ａ）のバーンイン試験を開始する。
【００２６】
次にステップＳ２６では、モニタバーンイン装置２で半導体装置５の端子Ｙ（α）から出力される出力結果をモニタする。ステップＳ２５において機能ａのバーンインパターンＡの試験をしているので端子αから試験結果が出力される。
【００２７】
次にステップＳ２７では、変数Ｘ（Ａ）がＸend（Ｃ）であるかどうか判別する。
【００２８】
判別結果がＮｏなので、ステップＳ２８に移り、変数ＸをＸ＋１、変数ＹをＹ＋１にインクリメントする。インクリメントされた変数Ｘ及びＹは再びステップＳ２３〜Ｓ２６を繰り返す。
【００２９】
２回目のステップＳ２３〜Ｓ２６における工程は、変数ＸがＢ、変数Ｙがβのバーンイン試験を行うので、半導体装置５の機能ｂの試験をモニタすることができる。
【００３０】
バーンインパターンＢのステップＳ２６が終了すると、ステップＳ２７で変数Ｘ（Ｂ）がＸend（Ｃ）でないことを確認すると、ステップＳ２８に移り変数Ｘ及びＹをインクリメントして、３回目のステップＳ２３〜Ｓ２６を行って、半導体装置５の機能ｃの試験をモニタすることができる。
【００３１】
バーンインパターンＣのステップＳ２６が終了すると、ステップＳ２７において変数Ｘ（Ｃ）＝Ｘend（Ｃ）の判別をし、判定結果がＹｅｓなので、ステップＳ２９に移りバーンインテストを終了する。
【００３２】
このように、１つの半導体装置５のバーンイン試験結果のモニタは１端子に限らず、複数の機能の試験とその試験結果をモニタすることが可能である。半導体装置５毎に制御回路６を設ければバーンインボード１上の総ての半導体装置５に対して同時に複数のバーンインテストをすることが可能となって、より正確なバーンイン試験を行うことができる。
【００３３】
（第２の実施の形態）第２の実施の形態にかかる半導体装置のモニタバーンイン試験における体系図は、第１の実施の形態で説明した図１と同様なので説明を省略し、符号も同一のものを使用する。
【００３４】
図３は第２の実施の形態におけるバーンイン試験のフローチャートの一例である。
【００３５】
ここでは、バーンインパターンＡは半導体装置の機能ａのパターンを表わし、半導体装置５の端子α及びα´は共に機能Ａの出力端子としてバーンインパターンＡの試験結果を出力する端子である。
【００３６】
先ずステップＳ３１ではバーンイン試験のプログラムを開始する。
【００３７】
次にステップＳ３２では、変数Ｘ及びＹの値を初期設定する。スタート時は、Ｘ＝Ａ、Ｙ＝α、Ｙ＋１＝α´とする。また、変数Ｙの最終値Yendは、Yend＝α´とする。
【００３８】
次にステップＳ３３では、バーンインパターンＸ（Ａ）をロードする。
【００３９】
次にステップＳ３４では、バーンインボード上の制御回路６が半導体装置５の端子Ｙを選択し、モニタバーンイン装置２のモニタ端子４と接続する。ここでＹは端子αである。
【００４０】
次にステップＳ３５では、バーンインパターンＸ（Ａ）のバーンイン試験を開始する。
【００４１】
次にステップＳ３６では、モニタバーンイン装置で２半導体装置５の端子Ｙ（α）から出力される出力結果をモニタする。ステップＳ３５において機能ａのバーンインパターンＡの試験をしているので端子αから試験結果が出力される。
【００４２】
次にステップＳ３７では、変数Ｙ（α）がYend（α´）であるか判別する。
【００４３】
判別結果がＮｏの場合なので、ステップＳ３８に移り、変数ＹをＹ＋１にインクリメントする。インクリメントされた変数Ｙは再びステップＳ３４〜Ｓ３６を繰り返す。
【００４４】
２回目のステップＳ３４〜Ｓ３６における工程は、変数ＸはＡのままで、変数Ｙがα´となるので、１回目と同じバーンインパターンで異なる端子α´の試験結果をモニタすることができる。
【００４５】
２回目のステップＳ３６が終了すると、ステップＳ３７において変数Ｙ（α´）＝Yend（α´）の判別をし、判定結果がＹｅｓなので、ステップＳ３９に移りバーンインテストを終了する。
【００４６】
このように１つの半導体装置の１つのバーンインパターンのバーンイン試験結果のモニタは１端子に限らず、複数の端子をモニタすることができる。したがって、バーンイン試験の検出能力を向上させることが可能となる。
【００４７】
（第３の実施の形態）図４は第３の実施の形態に係る半導体装置のバーンイン試験における体系図を示したものである。本実施の形態は、前述した第１又は第２の実施の形態をより具体化した一例を示す実施の形態である。図４に示すように、バーンインボード１１とバーンイン装置１２とから構成され、バーンインボード１１の外部端子１３とバーンイン装置１２のモニタ端子１４がケーブル等（図示せず）を介して接続されている。
【００４８】
バーンインボード１１上には多数個の半導体装置１５が配置されている。そして個々の半導体装置１５に対応した外部端子１３がバーンインボード１１の周縁に形成されている。また、半導体装置１５とこの半導体装置１５に対応した外部端子１３との間には制御回路１６が形成されており、この制御回路１６は半導体装置１５の複数の端子端１７α、１７β、１７γを入力端とし、その中から１つの端子を選択してバーンインボード１１の外部端子１３と接続する。
【００４９】
制御回路１６は、入力ポート１８、マイクロコンピュータ１９及びメモリ２０から構成されている。入力ポート１８は半導体装置１５の複数の端子１７α、１７β、１７γを入力とし、それら複数の端子から１つの端子を出力とする選択回路である。マイクロコンピュータ１９はＣＰＵ２１の他にＲＯＭ２２、ＲＡＭ２３を備えている。プログラムの実行や入力ポート１８の制御、メモリ２０へのデータの書き込み、バーンイン装置１２への試験結果の転送等を行っている。メモリ２０は例えば不揮発性メモリ、E2PROMやフラッシュメモリ等で、バーンイン試験の試験結果を格納する。また、メモリ２０に格納した試験結果をバーンイン装置１２に転送する。試験結果の転送は、バーンインパターン毎に行ってもよく、若しくは、全バーンインパターンが終了した後にまとめて転送してもよい。
【００５０】
図５は第３の実施の形態におけるバーンイン試験のフローチャートの一例である。
【００５１】
前述した第１の実施の形態と同様に、例えばバーンインパターンＡは半導体装置１５の機能ａのパターン、バーンインパターンＢは機能ｂのパターン、バーンインパターンＣは機能ｃのパターンを示すとする。また、半導体装置１５の端子αは機能ａの出力端子、端子βは機能ｂの出力端子、端子γは機能ｃの出力端子を示すものとし、各機能の試験結果を出力する端子である。
【００５２】
先ずステップＳ５１ではバーンイン試験を開始するためシステムをリセットする。
【００５３】
次にステップＳ５２では、マイクロコンピュータ１９は内蔵しているＢＯＯＴ＿ＲＯＭを読み出してバーンインのメインプログラムを開始する。
【００５４】
次にステップＳ５３では、ＲＯＭ２２に保存されているメインプログラムをＲＡＭ２３に転送する。
【００５５】
次にステップＳ５４では、ＲＡＭ２３に格納されたメインプログラムをＣＰＵ２１が実行する。
【００５６】
次にステップＳ５５では、第１の実施の形態と同様にバーンインパターンＸと端子Ｙの初期設定をする。
【００５７】
次にステップＳ５６では、第１の実施の形態と同様にバーンインパターンＸをロードする。
【００５８】
次にステップＳ５７では、バーンインボード１１上の制御回路１６が半導体装置１５の端子Ｙを選択し、モニタバーンイン装置１２のモニタ端子１３と接続する。
【００５９】
次にステップＳ５８では、バーンインパターンＸのバーンイン試験を開始する。
【００６０】
次にステップＳ５９では、端子Ｙの出力結果をメモリ２０に格納する。
【００６１】
次にステップＳ６０では、変数ＸがＸendであるかどうかを判別する。判定結果がＮｏの場合はステップＳ６１に移り、Ｙｅｓの場合はステップＳ６２に移る。
【００６２】
ステップＳ６１では、変数ＸをＸ＋１、変数ＹをＹ＋１にインクリメントしてステップＳ５６〜Ｓ６０を繰り返す。
【００６３】
ステップＳ６２では、バーンイン試験が終了後、メモリ２０内に格納された試験結果をバーンイン装置１２に転送する。
【００６４】
総ての試験結果の転送が終了すると、バーンインテストが終了する（ステップＳ６３）。
【００６５】
このように制御回路１６にマイクロコンピュータ１９を用いることによって、複数の端子の制御、メモリへの試験結果の格納、試験結果のバーンイン装置への転送等をすることができる。
【００６６】
なお、本実施の形態は前述した実施の形態に限らず、第１の実施の形態と第２の実施の形態を組み合わせた、すなわち複数のバーンインパターンを用いて１つのバーンインパターンに対応した複数の端子をモニタすることも可能である。
【００６７】
上記説明した図５又は図６のフローチャートでは試験結果の転送はステップＳ６２において、全パターン終了後にまとめて転送しているが、これに限らない。例えば、図６に示すフローチャートのようにステップＳ６２をステップＳ５９とＳ６０の間に挿入することによりバーンインパターン毎にメモリに格納した試験結果をバーンイン装置に転送することも可能である。
【００６８】
なお、第３の実施の形態で説明したようなＢＯＯＴ＿ＲＯＭを用いなくても、バーンイン試験の起動はバーンインパターンをバーンイン装置に予め格納してバーンイン装置からバーンインパターンをバーンインボードに転送して行うことも当然可能である。
【００６９】
第１乃至第３の実施の形態で説明した制御回路はバーンインボード上に配置しているが、これに限らず、外付けに設けてもよい。
【図面の簡単な説明】
【００７０】
【図１】第１の実施の形態に係る半導体装置のバーンイン試験における体系図である。
【図２】第１の実施の形態に係るバーンイン試験のフローチャートである。
【図３】第２の実施の形態に係るバーンイン試験のフローチャートである。
【図４】第３の実施の形態に係る半導体装置のバーンイン試験における体系図である。
【図５】第３の実施の形態に係るバーンイン試験のフローチャートである。
【図６】第３の実施の形態に係るバーンイン試験のフローチャートである。
【符号の説明】
【００７１】
１、１１：バーンインボード
２，１２：バーンイン装置
３，１３：バーンインボードの外部端子
４，１４：バーンイン装置の外部端子
５，１５：半導体装置
６，１６：制御回路
７α、７β、７γ、１７α、１７β、１７γ：半導体装置の端子
１８：入力ポート
１９：マイクロコンピュータ
２０：メモリ
２１：ＣＰＵ
２２：ＲＯＭ
２３：ＲＡＭ
【図１】
2005274418.tif 000003
【図２】
2005274418.tif 000004
【図３】
2005274418.tif 000005
【図４】
2005274418.tif 000006
【図５】
2005274418.tif 000007
【図６】
2005274418.tif 000008