(57)【要約】  【課題】  要求スペックに応じて容易に演算機能を追加することができ、さらに各々の演算機能に必要なブート制御を小規模で実現する無線基地局装置を提供することを目的とする。  【解決手段】  無線通信を行う無線通信インタフェース部と、有線通信を行うＡＴＣ２３と、無線通信及び有線通信に関する信号処理を行う演算部Ｂ３１と、演算部Ｂ３１が行う信号処理の補助を行う演算部Ｃ４１と、信号処理の制御を行うＢＢＣ２２と、各プロセッサに必要なパラメータの受け渡しを行うプロセッサ間調停部２１とを備え、ＢＢＣ２２は、演算部Ｂ３１のリセット制御の指示を行い、演算部Ｂ３１は、演算部Ｃ４１のリセット制御の指示を行い、プロセッサ間調停部２１は、ＢＢＣ２２からの指示に従って演算部Ｂ３１のリセット制御を行い、演算部Ｂ３１からの指示に従って演算部Ｃ４１のリセット制御を行う。  【選択図】  図２
2005050179.tif 000002
【特許請求の範囲】
【請求項１】
演算機能を追加することができる無線基地局装置であって、
外部との無線通信を行う無線通信インタフェース部と、
外部との有線通信を行う有線通信インタフェース部と、
無線通信及び有線通信に関する信号処理を行う第１演算部と、
第１演算部が行う信号処理の補助を行う第２演算部と、
信号処理の制御を行う信号処理マクロ制御部と、
前記第１演算部と前記第２演算部と前記信号処理マクロ制御部に必要なパラメータの受け渡しを行うプロセッサ間調停部と、
を備え、
前記信号処理マクロ制御部は、前記第１演算部のリセット制御の指示を行い、
前記第１演算部は、前記第２演算部のリセット制御の指示を行い、
前記プロセッサ間調停部は、前記信号処理マクロ制御部からの指示に従って前記第１演算部のリセット制御を行い、前記第１演算部からの指示に従って前記第２演算部のリセット制御を行う
ことを特徴とする無線基地局装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、要求スペックに応じて演算機能を追加することができる無線基地局装置に関するものである。
【背景技術】
【０００２】
ここでは、無線基地局装置のうち、ＣＤＭＡ（Code Division Multiple Access）方式における超小容量無線基地局装置を例にとって説明する。図１は、屋外型の超小容量無線基地局装置の構成の一例を示すブロック図である。超小容量無線基地局装置１は、制御部２、ベースバンド信号処理部３、無線送受信部４、送信増幅部５、送受分離部６、アンテナ７からなる。ここで、屋内型の超小容量無線基地局装置は、屋外型の超小容量無線基地局装置１から送信増幅部５を省いた構成となる。また、超小容量無線基地局装置１は、他の無線基地局装置１０と同様に、ＡＴＭ回線８を介して外部のＲＮＣ（無線ネットワーク制御装置）９に接続される。
【０００３】
制御部２は、超小容量無線基地局装置１の各部の制御及び通過するＡＴＭセルの制御を行う。ベースバンド信号処理部３はベースバンド信号処理を行うが、チャネル容量を拡張する際、ベースバンド信号処理部３と同様の構成を増設することができる。
【０００４】
送信時、外部のＲＮＣ９からＡＴＭ回線８を介して入力された情報は、ベースバンド信号処理部３で変調され、無線送受信部４でアップコンバートされ、送信増幅部５で増幅され、送受分離部６からアンテナ７に送られ、アンテナ７で送信される。また、受信時、アンテナ７で受信された信号は、送受分離部６から無線送受信部４へ送られ、無線送受信部４でダウンコンバートされ、ベースバンド信号処理部３で復調され、ＡＴＭ回線８を介して外部のＲＮＣ９へ出力される。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したように屋内型の超小容量無線基地局装置と屋外型の超小容量無線基地局装置との大きな違いは送信増幅部の有無であることから、他の部分は共通で利用することができるものが多い。しかしながら、屋外型は屋内型よりも要求スペックが高いことから、屋内型と同じベースバンド信号処理部の処理能力では、屋外型の要求スペックを満足できない。このように処理能力が不足する場合、ベースバンド信号処理部内の演算機能を追加できることが望ましいが、演算機能等のプロセッサの数の増加に伴い、それぞれのプロセッサに対するブート制御が複雑となることから、回路がさらに大規模になるという問題があった。
【０００６】
一方、複数のプロセッサを用いるデータ処理システムやブート方法が提案されている。（例えば、特許文献１参照）。特許文献１によれば、ホストＣＰＵのタイミングで処理装置のブート制御を行うことにより、ホストＣＰＵと処理装置の間の確実なデータ授受を行うことができる。
【特許文献１】特開２００１−２６５６００号公報  （第４−６頁、第１図）  本発明は上述した問題点を解決するためになされたものであり、要求スペックに応じて容易に演算機能を追加することができ、さらに各々の演算機能に必要なブート制御を小規模で実現する無線基地局装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決するため、本発明に係る無線基地局装置は、演算機能を追加することができる無線基地局装置であって、外部との無線通信を行う無線通信インタフェース部と、外部との有線通信を行う有線通信インタフェース部と、無線通信及び有線通信に関する信号処理を行う第１演算部と、第１演算部が行う信号処理の補助を行う第２演算部と、信号処理の制御を行う信号処理マクロ制御部と、前記第１演算部と前記第２演算部と前記信号処理マクロ制御部に必要なパラメータの受け渡しを行うプロセッサ間調停部とを備え、前記信号処理マクロ制御部は、前記第１演算部のリセット制御の指示を行い、前記第１演算部は、前記第２演算部のリセット制御の指示を行い、前記プロセッサ間調停部は、前記信号処理マクロ制御部からの指示に従って前記第１演算部のリセット制御を行い、前記第１演算部からの指示に従って前記第２演算部のリセット制御を行うことを特徴とするものである。
【発明の効果】
【０００８】
本発明によれば、要求スペックに応じて演算機能の数を変化させることが容易となり、屋内型の超小容量無線基地局装置と屋外型の超小容量無線基地局装置の構成の大部分において共通の部品を用いることができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態について図面を参照しつつ説明する。
【００１０】
まず、本実施の形態における無線基地局装置の構成について説明する。本実施の形態における超小容量無線基地局装置は、図１に示した従来の超小容量無線基地局装置と同様の構成であるが、ベ−スバンド信号処理部３の内容が異なる。他の部分については図１と同様であり、ここでの説明を省略する。
【００１１】
次に、本実施の形態におけるベースバンド信号処理部３のブート制御について図２を用いて説明する。図２は、本実施の形態におけるベースバンド信号処理部の構成の一例を示すブロック図である。本実施の形態におけるベースバンド信号処理部３は、ベースバンド信号処理部Ａ２０、ベースバンド信号処理部Ｂ３０、ベースバンド信号処理部Ｃ４０からなる。
【００１２】
ベースバンド信号処理部Ａ２０は、プロセッサ間調停部２１、ＢＢＣ２２（ベースバンド信号処理マクロ制御部）、ＡＴＣ２３（ＡＴＭインタフェース制御部）、フラッシュＲＯＭ−Ａ２４、選択部Ａ２５を備える。ベースバンド信号処理部Ｂ３０は、演算部Ｂ３１からなる。ベースバンド信号処理部Ｃ４０は、演算部Ｃ４１、フラッシュＲＯＭ−Ｃ４２、選択部Ｃ４３からなる。ここで、ＢＢＣ２２とＡＴＣ２３はＣＰＵで実現され、プロセッサ間調停部２１はＰＬＤ（Programmable Logic Device）と必要に応じてＦＰＧＡ（Field Programmable Gate Array）で実現され、演算部Ｂ３１と演算部Ｃ４１はＤＳＰで実現される。ここで、無線通信インタフェース部は無線送受信部４と送信増幅部５と送受分離部６とアンテナ７のことであり、有線通信インタフェース部はＡＴＣ２３のことであり、信号処理マクロ制御部はＢＢＣ２２のことであり、第１演算部は演算部Ｂ３１のことであり、第２演算部は演算部Ｃ４１のことである。
【００１３】
ＢＢＣ２２は、ベースバンド信号処理部３の各部のマクロ制御を行う。ＡＴＣ２３は、制御部２を介して外部のＲＮＣ９との通信を行う。プロセッサ間調停部２１は、ＢＢＣ２２、ＡＴＣ２３、演算部Ｂ３１、演算部Ｃ４１等のプロセッサが共通にアクセスできるレジスタを提供し、各プロセッサの動作に必要なパラメータ等の受け渡しを行うとともに、各プロセッサに必要なブート制御を行う。演算部Ｂ３１は、符号化、変調、拡散、逆拡散、パスサーチ、プリアンブル検出、制御チャネル復調、チャネル復号、チャネル管理、チップレート管理等を行う。演算部Ｃ４１は、演算部Ｂ３１と同様の機能を持ち、演算部Ｂ３１の補助を行う。フラッシュＲＯＭ−Ａ２４は、ＢＢＣ２２、ＡＴＣ２３、演算部Ｂ３１及び演算部Ｃ４１が読み込むプログラムを記憶している。フラッシュＲＯＭ−Ｃ４２は、演算部Ｃ４１が読み込むプログラムを記憶している。
【００１４】
次に、プロセッサ間調停部２１について説明する。プロセッサ間調停部２１は、プロセッサブート制御部２１１、アドレス／バス制御部Ａ２１２、レジスタ部２１３、リセット制御部２１４、アドレス／バス制御部Ｂ２１５、選択部Ｂ２１６、障害検出部２１７からなる。
【００１５】
レジスタ部２１３は、少なくともＭＡＩＮＢ＿ＲＳＴ、ＭＡＩＮＣ＿ＲＳＴ、ＤＬ＿ＲＥＱ、ＤＬ＿ＤＯＮＥ、ＤＬ＿ＳＴＡＴＵＳの各レジスタを用いて構成されている。ここで、ＭＡＩＮＢ＿ＲＳＴはベースバンド信号処理部Ｂ３０のリセット制御を表すレジスタであり、ＭＡＩＮＣ＿ＲＳＴはベースバンド信号処理部Ｃ４０のリセット制御を表すレジスタであり、ＤＬ＿ＲＥＱはダウンロード要求を表すレジスタであり、ＤＬ＿ＤＯＮＥダウンロード完了を表すレジスタであり、ＤＬ＿ＳＴＡＴＵＳはダウンロード状況を表すレジスタである。障害検出部２１７は、演算部Ｃ４１のクロックの出力断の検出を行うことにより、ハードウェア障害検出機能を持つ。
【００１６】
次に、プロセッサ間調停部２１におけるフラッシュＲＯＭブート制御について説明する。図３は、本実施の形態におけるプロセッサ間調停部２１のフラッシュＲＯＭブート制御の動作の一例を示すフローチャートである。まず、リセット制御部２１４がＢＢＣ２２とＡＴＣ２３へリセット信号を出力することにより、ベースバンド信号処理部Ａ２０のリセット制御を行う（Ｓ１）。次に、ＢＢＣ２２がレジスタ部２１３のＭＡＩＮＢ＿ＲＳＴにアクセスし、リセット制御部２１４がこのＭＡＩＮＢ＿ＲＳＴに基づいて演算部Ｂ３１へリセット信号を出力することにより、ベースバンド信号処理部Ｂ３０のリセット制御を行う（Ｓ２）。このリセット制御により演算部Ｂ３１が起動すると（Ｓ３）、演算部Ｂ３１はレジスタ部２１３のＤＬ＿ＲＥＱにＢＢＣ２２からのダウンロード要求が書き込まれているか否かを確認する（Ｓ４）。
【００１７】
ダウンロード要求が書き込まれていない場合（Ｓ４，Ｎｏ）、処理Ｓ６へ移行する。一方、ダウンロード要求が書き込まれている場合（Ｓ４，Ｙｅｓ）、演算部Ｂ３１は、フラッシュＲＯＭ−Ａ２４からフラッシュＲＯＭ−Ｃ４２へプログラムのダウンロードを行い、ダウンロードが完了するとレジスタ部２１３のＤＬ＿ＤＯＮＥ、ＤＬ＿ＳＴＡＴＵＳにダウンロード完了を書き込む。
【００１８】
プロセッサブート制御部２１１はレジスタ部２１３のＤＬ＿ＳＴＡＴＵＳに従って、フラッシュＲＯＭ−Ａ２４を読み込むプロセッサを選択部Ａ２５で選択し、同様にアドレス／バス制御部Ａ２１２はレジスタ部２１３のＤＬ＿ＳＴＡＴＵＳに従って、フラッシュＲＯＭ−Ｃ４２を読み込むプロセッサを選択部Ｃ４３で選択し、同様にアドレス／バス制御部Ｂ２１５はＤＬ＿ＳＴＡＴＵＳに従って、演算部Ｂ３１が読み込むフラッシュＲＯＭを選択部Ｂ２１６で選択する（Ｓ５）。次に演算部Ｂ３１はレジスタ部２１３のＭＡＩＮＣ＿ＲＳＴにアクセスし、リセット制御部２１４がこのＭＡＩＮＣ＿ＲＳＴに基づいて演算部Ｃ４１へリセット信号を出力することにより、ベースバンド信号処理部Ｃ４０のリセット制御を行う（Ｓ６）。このリセット制御により、演算部Ｃ４１が起動する（Ｓ７）。ＢＢＣ２２は、レジスタ部２１３のＤＬ＿ＤＯＮＥによりダウンロード完了を確認すると、レジスタ部２１３のＤＬ＿ＲＥＱをクリアする。
【００１９】
ここで、ベースバンド信号処理部Ｂ３０とベースバンド信号処理部Ｃ４０のリセット制御は、いずれもＤＳＰである演算部Ｂ３１と演算部Ｃ４１を対象とすることから同様のリセット制御を用意する必要があるが、本発明では、ベースバンド信号処理部Ｂ３０はＢＢＣ２２によりリセット制御されるのに対して、ベースバンド信号処理部Ｃ４０は演算部Ｂ４１によりリセット制御される。従って、ベースバンド信号処理部Ｂ３０のリセット制御とベースバンド信号処理部Ｃ４０のリセット制御が同時に行われることはないことから、一つの回路を時分割で使用することにより、リセット制御部２１４だけでベースバンド信号処理部Ｂ３０とベースバンド信号処理部Ｃ４０のリセット制御を実現できる。また、あるプロセッサが用いるフラッシュＲＯＭの内容を、他のプロセッサが用いるフラッシュＲＯＭへコピーすることにより、複数のプロセッサにおいて確実に同じバージョンのプログラムを動作させることができる。
【図面の簡単な説明】
【００２０】
【図１】屋外型の超小容量無線基地局装置の構成の一例を示すブロック図である。
【図２】本実施の形態におけるベースバンド信号処理部の構成の一例を示すブロック図である。
【図３】本実施の形態におけるプロセッサ間調停部のフラッシュＲＯＭブート制御の動作の一例を示すフローチャートである。
【符号の説明】
【００２１】
１  超小容量無線基地局装置、２  制御部、３  ベースバンド信号処理部、４  無線送受信部、５  送信増幅部、６  送受分離部、７  アンテナ、８  ＡＴＭ回線、９  ＲＮＣ、２０  ベースバンド信号処理部Ａ、２１  プロセッサ間調停部、２２  ＢＢＣ、２３  ＡＴＣ、２４  フラッシュＲＯＭ−Ａ、２５  選択部Ａ、２１１  プロセッサブート制御部、２１２  アドレス／バス制御部Ａ、２１３  レジスタ部、２１４  リセット制御部、２１５  アドレス／バス制御部Ｂ、２１６  選択部Ｂ、２１７  障害検出部、３０  ベースバンド信号処理部Ｂ、３１  演算部Ｂ、４０  ベースバンド信号処理部Ｃ、４１  演算部Ｃ、４２  フラッシュＲＯＭ−Ｃ、４３  選択部Ｃ。
【図１】
2005050179.tif 000003
【図２】
2005050179.tif 000004
【図３】
2005050179.tif 000005