(57)【要約】【課題】治具ＲＯＭに対して、デバッグを含むプログラミングの工数削減と、不具合等によるプログラム変更の柔軟性、および、治具ＲＯＭ内容設計に関する設計者スキルの難易度を低下させる。【解決手段】ターゲットＰＣＢの機種情報を判断する機種判断手段５４と、ホストＰＣ部から受け取ったテストブロックを記憶する記憶手段５２と、記憶手段５２にあるテストブロックの制御コマンドの制御コマンドを順次実行する制御コマンド実行手段５３とを有する治具ＲＯＭ、および、制御コマンドのパラメータの編集、制御コマンドの組み合わせによりテストブロックを作成する編集手段４４と、編集手段４４で作成したテストブロックを記憶するテストブロック記憶手段４３と、前記治具ＲＯＭ側から送られたターゲット機種情報を基に、前記テストブロック記憶手段４３から機種に合致したテストブロックを選択するテストブロック選択手段４２と、テストブロックを前記治具ＲＯＭへ送信する通信手段４１とを有するホストＰＣ部を設ける。【選択図】  図７
2005181103.tif 000002
【特許請求の範囲】
【請求項１】
治具ＲＯＭにターゲットＰＣＢに共通な検査用プログラムを格納し、変更する検査用プログラムをホストＰＣ部で編集するプリント基板検査用ＲＯＭシステムであって、
該ホストＰＣ部に、
ターゲットＰＣＢ側のプリミティブな制御を実行する制御コマンド実行手段と、
該ターゲットＰＣＢ側のプログラムとの間で通信を行う通信手段と、
該ターゲットＰＣＢ側を検査するための制御コマンドに付随するパラメータを編集する編集手段とを具備することを特徴とするプリント基板検査用ＲＯＭシステム。
【請求項２】
ターゲットＰＣＢに共通な検査用プログラムを格納し、変更する検査用プログラムをホストＰＣ部から受け取って実行する治具ＲＯＭを備えたプリント基板検査用プログラムであって、
プリミティブな制御を実行する制御コマンド実行手段を起動する手順、
前記ホストＰＣ部と通信する通信手段を起動する手順、
該ホストＰＣ部から転送された制御コマンドを解釈し、該制御コマンドを前記制御コマンド実行手段に渡す制御コマンド解釈手段を起動する手順、
前記制御コマンド実行手段から受け取った実行結果情報を基に、結果データを生成する結果データ生成手段を起動する手順を、それぞれ実行するためのターケストＰＣＢ側のプリント基板検査用プログラム。
【請求項３】
共通な検査用プログラムをターゲットＰＣＢを制御する治具ＲＯＭに格納し、変更する検査用プログラムをホストＰＣ部で編集して、該治具ＲＯＭに転送するプリント基板検査用プログラムであって、
前記ターゲットと通信する通信手段を起動する手順、
検査用プログラムの制御コマンドに付随するパラメータを編集する編集手段を起動する手順、
前記編集手段の編集作業および前記通信手段の転送処理結果を表示する表示手段を起動する手順を、それぞれ実行させるためのホストＰＣ部側のプリント基板検査用プログラム。
【請求項４】
治具ＲＯＭにターゲットＰＣＢに共通な検査用プログラムを格納し、変更する検査用プログラムをホストＰＣ部で編集するプリント基板検査方法であって、
前記ホストＰＣ部の編集手段において、制御コマンドのパラメータ編集、および制御コマンドの組み合わせによりテストブロックを作成するステップと、
該編集手段で作成したテストブロックを該ホストＰＣ部内の記憶手段に記憶するステップと、
該編集手段で作成したテストブロックまたは前記記憶手段に保存されたテストブロックを該ホストＰＣ部の通信手段により制御コマンド毎にターゲットＰＣＢに送信するステップと、
該ホストＰＣ部から送られた制御コマンドをターゲットＰＣＢ側の制御コマンド実行手段により解釈し、該制御コマンドを実行するステップと、
該制御コマンド実行手段により実行された結果をターゲットＰＣＢ側の通信手段から該ホストＰＣ部に送信するステップとを有することを特徴とするプリント基板検査方法。
【請求項５】
治具ＲＯＭにターゲットＰＣＢに共通な検査用プログラムを格納し、変更する検査用プログラムをホストＰＣ部で編集し、該治具ＲＯＭに制御コマンド単位で送信するプリント基板検査方法であって、
前記ホストＰＣ部の編集手段において、制御コマンドのパラメータの編集および制御コマンドの組み合わせによりテストブロックを作成するステップと、
該編集手段で作成したテストブロックを該ホストＰＣ部内の記憶手段に保存するステップと、
該編集手段で作成したテストブロックまたは該ホストＰＣ部内記憶手段に保存されたテストブロックを該ホストＰＣ部の通信手段により制御コマンド毎にターゲットＰＣＢに送信するステップと、
該ホストＰＣ部から送信された制御コマンドを前記ターゲットＰＣＢ側の記憶手段に記憶するステップと、
該ターゲットＰＣＢ側記憶手段に記憶された制御コマンドを、制御コマンド実行手段により解釈して、実行するステップと、
該制御コマンド実行手段により実行された結果を該ターゲットＰＣＢ側通信手段により該ホストＰＣ部に送信するステップとを有することを特徴とするプリント基板検査方法。
【請求項６】
治具ＲＯＭにターゲットＰＣＢに共通な検査用プログラムを格納し、変更する検査用プログラムをホストＰＣ部で編集し、該ターゲットＰＣＢ側にテストブロック単位で送信するプリント基板検査方法であって、
前記ホストＰＣ部内の編集手段において、制御コマンドのパラメータの編集、および制御コマンドの組み合わせによりテストブロックを作成するステップと、
該編集手段で作成したテストブロックを該ホストＰＣ部内記憶手段に保存するステップと、
前記ターゲットＰＣＢ側記憶手段に記憶されたテストブロック情報を該ターゲット側通信手段によりホストＰＣ部に送信するステップと、
該ターゲットＰＣＢから送信されたテストブロック情報により、該ホストＰＣ部のテストブロック選択手段がテストブロックを該ホストＰＣ部内記憶手段から選択するステップと、
該テストブロック選択手段で選択されたテストブロックを該ホストＰＣ部内通信手段によりターゲットＰＣＢに送信するステップと、
該ホストＰＣ部から送信されたテストブロックをターゲットＰＣＢ側記憶手段に保存するステップと、
該ターゲットＰＣＢ側記憶手段に保存されたテストブロックを制御コマンド実行手段により解釈して、実行するステップと、
該制御コマンド実行手段により実行された結果を、該ターゲットＰＣＢ側通信手段によりホストＰＣ部に送信するステップとを有することを特徴とするプリント基板検査方法。
【請求項７】
治具ＲＯＭにターゲットＰＣＢに共通な検査用プログラムを格納し、変更する検査用プログラムをホストＰＣ部で編集し、該ターゲットＰＣＢ側にテストブロック単位で送信するプリント基板検査方法であって、
ホストＰＣＢ内の編集手段が、ユーザにより選択された制御コマンドのパラメータの編集または制御コマンドの組み合わせにより、テストブロックを作成するステップと、
作成されたテストブロックを該ホストＰＣＢ内の記憶手段に一時保存するステップと、
ユーザから要求されたコマンドの編集が終わると、該ホストＰＣ部内の通信手段が、前記記憶手段に保存されている全テストブロックの総数を含ませて、一括してターゲットＰＣＢ側に送信するステップと、
ターゲットＰＣＢ側の制御コマンド実行手段において、転送されてくるテストブロックの総数と受信されたテストブロックの総数を比較し、全てのテストブロックが受信されている場合には、テストを開始することを特徴とするプリント基板検査方法。
【請求項８】
治具ＲＯＭにターゲットＰＣＢに共通な検査用プログラムを格納し、変更する検査用プログラムをホストＰＣ部で編集し、該ターゲットＰＣＢ側にテストブロック単位で送信するプリント基板検査方法であって、
ターゲットＰＣＢ側の機種判断手段が治具ＲＯＭの機種を判断するステップと、
該ターゲットＰＣＢ側の通信手段が判断された機種の識別情報をホストＰＣ部に転送し、テストブロックを要求するステップと、
該ホストＰＣ部内のテストブロック選択手段が、該ターゲットＰＣＢ側から送られてきた機種情報を基に、記憶手段から同機種の検査に必要なテストブロックを検索するステップと、
該ホストＰＣ部側に該ターゲットＰＣＢ側から要求されたテストブロックが存在しない場合のみ、ユーザに制御コマンドの作成を要求する表示などの警報を出力するステップと、
ユーザによる指示により該ホストＰＣ部内の編集手段が新たに制御コマンドを作成するステップと、
該ホストＰＣ部の通信手段が、該テストブロック選択手段により選択されたテストブロックまたは該編集手段により作成されたテストブロックを、該ターゲットＰＣＢ側に送信するステップと、
該ターゲットＰＣＢ側の記憶手段に、該ホストＰＣ部から送られたテストブロックを保存するステップと、
該ターゲットＰＣＢ側の制御コマンド実行手段が、全てのテストブロックが転送されてきたことを判別して、テストを開始するステップとを有することを特徴とするプリント基板検査方法。
【請求項９】
請求項８に記載のプリント基板検査方法において、
前記ホストＰＣ部において、通信手段からテストブロックを転送する前に、通信監視手段がホストＰＣ部側とターゲットＰＣＢ側との通信状況を監視して、通信状況に合わせてテストブロックを送信する単位を決定するステップと、
該ホストＰＣ部と該ターゲットＰＣＢ間の通信速度がある範囲を下回る場合には、一つのテストブロックが転送される度に該通信監視手段から制御コマンドを実行するように指示を行うステップと、
該ホストＰＣ部と該ターゲットＰＣＢ間の通信速度が速い場合には、該通信監視手段から最初の指示を受けた後は、該ホストＰＣ部から該ターゲットＰＣＢに全テストブロックを一括送信するステップとを有することを特徴とするプリント基板検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント回路基板（以下、ターゲットＰＣＢ、単にターゲットと記す）を検査するための治具ＲＯＭシステムに関し、特に機種の異なるターゲットを共通の治具ＲＯＭにより検査が可能なプリント基板検査用ＲＯＭシステムおよびその検査方法、ならびに検査プログラムに関する。
【背景技術】
【０００２】
従来、ターゲットＰＣＢを検査するためのシステムは、ホスト側の制御ＰＣ部と、プログラマブル検査回路部と、ターゲットＰＣＢとのインタフェース部（フィクスチャー）とで構成されている。制御ＰＣ部は、テスト条件の設定、検査状況のモニタリング、結果の表示、および検査回路への必要データのダウンロードなどの役割を持ち、プログラマブル検査回路部は、検査モジュール（ＰＬＤ）を用いることで、ターゲットＰＣＢ毎に一部の検査回路の変更で対応可能にしており、また大容量メモリを用いることで、フルカラーのデータ検証も可能にしている。インタフェース部は、ターゲットＰＣＢ毎に作成しており、バッファ程度の回路により小型化を可能にしている。
一方、治具ＲＯＭは、個別ブロックの検査プログラムを自己診断部としてＲＯＭに格納し、制御ＰＣ部およびプログラマブル検査回路部との連携により検査を実行している。
【０００３】
この治具ＲＯＭは、ターゲットＰＣＢを制御するファームウェア（制御プログラム）であって、機種毎に開発が必要であり、そのため開発工数およびそのための費用がかかっていた。さらに、被検査用ＰＣＢとの高機能の検査を実施するためには、検査側に検査プログラムが必要、かつＰＣＢ毎に検査プログラムが必要であって、開発費がかかっていた。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述のように、ターゲットＰＣＢに対する従来の汎用検査システムでは、ターゲットＰＣＢに搭載されたターゲット自身を制御する治具ＲＯＭを、ターゲット毎に内容をプログラミングによって作り変え、そのプログラムをＲＯＭに書き込む作業が必要であった。
まず、汎用検査システムにおいて、検査対象のターゲット治具ＲＯＭは、その特性から容易に内部処理の変更ができなかった。また、治具ＲＯＭに搭載されるプログラムは、予めプログラミングされた内容によってのみ動作し、ターゲットＰＣＢを処理している。ターゲットの処理を制御コマンドによる動作の集合とみなし、外部であるホストＰＣ部から制御コマンドを転送して、ターゲットＰＣＢを自由に処理させられるようにしたい。
【０００５】
（目的）
本発明の目的は、上記のような従来の課題を解決し、治具ＲＯＭに対して、デバッグを含むプログラミングの工数削減と、不具合等によるプログラム変更の柔軟性、および、治具ＲＯＭ内容設計に関する設計者スキルの難易度の低下を行うことが可能なプリント基板検査用ＲＯＭシステムおよびその検査方法、ならびにそのプログラムを提供することにある。
【課題を解決するための手段】
【０００６】
本発明のプリント基板検査用ＲＯＭシステムは、プリミティブな制御を実行する制御コマンド実行手段と、治具ＲＯＭ側プログラムとホストＰＣ部側プログラムとの間で通信する通信手段と、制御コマンドに付随するパラメータを編集する編集手段とを有するホストＰＣ部を設けたことを特徴としている。
また、ターゲットＰＣＢの機種情報を判断する機種判断手段と、ホストＰＣ部から受け取ったテストブロックを記憶する記憶手段と、該記憶手段にあるテストブロックの制御コマンドの制御コマンドを順次実行する制御コマンド実行手段とを有する治具ＲＯＭ、および、制御コマンドのパラメータの編集、制御コマンドの組み合わせによりテストブロックを作成する編集手段と、該編集手段で作成したテストブロックを記憶するテストブロック記憶手段と、前記治具ＲＯＭ側から送られたターゲット機種情報を基に、前記テストブロック記憶手段から機種に合致したテストブロックを選択するテストブロック選択手段と、該テストブロックを前記治具ＲＯＭへ送信する通信手段とを有するホストＰＣ部を設けたことを特徴としている。
【０００７】
また、ホストＰＣ部側ソフトウェアと通信を行う通信手段と、ターゲットＰＣＢの機種情報を判断する機種判断手段と、該ホストＰＣ部から受け取ったテストブロックを記憶する記憶手段と、該記憶手段にあるテストブロックの制御コマンドを順次実行する制御コマンド実行手段とを備えたターゲットＰＣＢ、および、制御コマンドのパラメータ編集、制御コマンドの組み合わせによりテストブロックを作成する編集手段と、該編集手段で作成したテストブロックを記憶するテストブロック記憶手段と、前記治具ＲＯＭ側から送られたターゲット機種情報を基に、前記テストブロック記憶手段から機種に合致したテストブロックを選択するテストブロック選択手段と、該テストブロックを治具ＲＯＭへ送信する通信手段と、該治具ＲＯＭとの通信速度を監視する通信監視手段とを有するホストＰＣ部を設けたことを特徴としている。
【０００８】
本発明のプリント基板検査方法は、ホストＰＣ部では、プリミティブな制御を実行する制御コマンド実行手段を起動して実行するステップと、ホストＰＣ部と通信する通信手段を起動して実行するステップと、ホストＰＣ部から転送された制御コマンドを解釈し、その結果を制御コマンド実行手段に渡す制御コマンド解釈手段を起動して実行するステップと、結果データを生成する結果データ生成手段を起動して実行するステップとを有することを特徴としている。
また、ホストＰＣ部には、ホストＰＣ部とターゲットＰＣＢ間の通信を行う通信手段と、テストブロックを作成する編集手段と、該編集手段で作成したテストブロックを記憶する記憶手段とを備え、ターゲットＰＣＢには、ターゲットＰＣＢとホストＰＣ部間の通信を行う通信手段と、プリミティブな制御を実行する制御コマンド実行手段とを備え、前記編集手段では、制御コマンドのパラメータの編集、制御コマンドの組み合わせによりテストブロックを作成し、前記編集手段で作成したテストブロックを前記記憶手段に保存し、該編集手段で作成したテストブロックや記憶手段に保存されたテストブロックを通信手段により制御コマンド毎にターゲットに送信し、前記通信手段によりターゲットに送られた制御コマンドを制御コマンド実行手段により解釈して、それを実行し、前記制御コマンド実行手段により実行された結果を前記通信手段により前記ホステＰＣ部に送信することを特徴としている。
【発明の効果】
【０００９】
本発明によれば、ターゲットＰＣＢの治具ＲＯＭの開発の時間効率の向上が可能であるため、治具ＲＯＭに対して、デバッグを含むプログラミングの工数削減と、不具合等によるプログラム変更の柔軟性および治具ＲＯＭの内容設計に関する設計者スキルの難易度の低下が可能となる。
各請求項毎の効果としては、下記の通りである。
治具ＲＯＭの内容をいつでも自由に変更することができる（請求項１）。
ホストＰＣ部から受け取った制御コマンドによりターゲットＰＣＢを処理することができる（請求項２）
ターゲットＰＣＢを動作させる制御コマンドを編集し、その編集結果をターゲットＰＣＢへ転送可能な状態にすることができる（請求項３）。
テストブロックを記憶しておけるので、同じ処理を行わせる場合に、コマンドをその都度入力し直さなくてもよい。また、新たなテストブロックを作成する場合、記憶テストブロック記憶手段から似たようなテストブロックを探索し、それを変更すればよいため、工数をかけずにテストブロックを作成することができる（請求項４）。
【００１０】
ホストＰＣ部側と治具ＲＯＭ側との通信量が少なくて済むので、テストブロックの実行を効率よく行うことができる（請求項５）。
ターゲットＰＣＢ側がホストＰＣ部からテストブロックを取得するため、ユーザはテストブロックを作成するだけでよい（請求項６）。
ホストＰＣ部側と治具ＲＯＭ側との通信を一回で済ませて、テストブロック単位で複数回受信する手間が省けるので、テストブロックの実行を効率よく行える（請求項７）。
ホストＰＣ部側では、処理を作成するだけでよい。また、ターゲットＰＣＢ側の機種が変わっても、ターゲットＰＣＢが自身の機種（識別）情報によりテストブロック記憶手段（データベース）から該当処理を選択するため、検査者の操作の手間が省けるとともに、機種依存の処理を効率的に行うことができる（請求項８）。
通信速度によるテストブロック転送方式の変更と、転送方式変更を治具ＲＯＭへ通知することにより、通信状況に合致する最適なテスト実行が行えるので、通信速度が低下しても、全テストブロックを受信するまで待機する無駄な時間を省くことができる（請求項９）。
【発明を実施するための最良の形態】
【００１１】
（第１の実施例）
図１は、本発明の第１の実施例に係るプリント基板検査用ＲＯＭシステム、特にホストＰＣ部側の構成図である（請求項１参照）。
前述のように、従来においては、汎用検査システムの検査対象であるターゲットＰＣＢの治具ＲＯＭは、その特性から容易に内部処理の変更ができなかったが、本実施例では、治具ＲＯＭと通信回線を介して制御するホストＰＣ部に、治具ＲＯＭと通信する通信部と、制御コマンドに付随するパラメータを編集する編集部と、制御を実行する制御コマンド部を設けることで、治具ＲＯＭの内容をいつでも自由に変更できるようにした。
図１において、１は治具ＲＯＭのプログラムとホストＰＣ部内のプログラム間で通信する通信部、２はプリミティブ（単純レベル）な制御を実行する制御コマンド実行部、３は制御コマンドに付随するパラメータ（共通のテスト項目等）を編集する編集部である。
【００１２】
従来においては、ターゲットＰＣＢ検査用のプログラムを、新しいターゲットＰＣＢ毎に設計し直していたが、本実施例では、できる限り共通部分の検査用プログラムを多くして、変更したプログラム部分のみをＲＯＭに持たせる。すなわち、本実施例の検査用プログラムは、基本部分と変更部分とで構成され、基本部分は全てのターゲットＰＣＢの検査に共通利用できるようにして、変更部分のみをホストＰＣ部側から送ってやることで、プログラミングの工数を削減するとともに、ＲＯＭに記憶させる記憶容量も少なくする。
図１０は、第１の実施例におけるホスト側とターゲット側との間のやりとりのシーケンスチャートおよびテスト実行内容の説明図である。
ホストＰＣ部側とターゲット側との通信のやりとりは、図１０（ａ）に示すように、先ず、ホスト側からテストＮＯ．を要求する。ターゲット側でテストＮＯ．をサーチし、存在する場合には、その内部テストブロックをインタプリタで実行する。また、存在しなかった場合には、ホスト側にテストブロックを要求し、ホスト側からテストブロックの送信を通知してから、ターゲットに対してテストブロックを順次送信する。全て送り終ったならば、ホスト側からターゲット側に完了通知を行う。このように、検査プログラムの基本部分（共通利用部分）はターゲットＰＣＢ側に記憶させておき、不足する変更部分のみをホストＰＣ部に転送を要求する。
図１０（ｂ）に示すように、テストＮＯ．Ａのテスト実行内容は、テストブロックａ、テストブロックｂ、テストブロックｃ・・・の順に実行される。
【００１３】
（第２の実施例）
図２は、本発明の第２の実施例に係るプリント基板検査方法の手順を示す説明図である（請求項２参照）。
治具ＲＯＭに搭載されるプログラムは、予めプログラミングされた内容によってのみ動作し、ターゲットＰＣＢを処理する。第２の実施例では、ターゲットＰＣＢの処理を制御コマンドによる動作の集合とみなし、外部であるホストＰＣ部から制御コマンドを転送し、ターゲットを自由に処理させる。
図２において、ホストＰＣ部から制御コマンドが送られると、治具ＲＯＭでは、通信部１ａでこれを受信し、制御コマンド解釈部３ａに渡す。制御コマンド解釈部３ａではホストＰＣ部から転送された制御コマンドを解釈し、これを制御コマンド実行部２ａに渡す。制御コマンド実行部２ａは、制御コマンドを実行し、順次テストを逐行する。テストの結果は、結果データ生成部４ａに渡される。結果データ生成部４ａは、テスト結果の結果データを生成する。
これにより、ホストＰＣ部から受け取った制御コマンドにより、ターゲットを処理することができる。
【００１４】
図９は、本実施例におけるターゲットＰＣＢ側のブロック図である。
通信部１ａと、制御コマンド解釈部３ａと制御コマンド実行部２ａと制御コマンドパラメータテーブルと制御コマンド実行結果格納部とが設けられる。最後の２つは、図２の制御コマンド解釈部３ａ、および結果データ生成部４ａの内部に設けられる。本実施例では、これらの機能部が、自動的に送られてきた制御コマンドを解釈して実行する。
先ず、1)ホストＰＣ部から転送された制御コマンドを制御コマンドとして妥当か否かを確認する（コマンド名とパラメータの数）。次に、2)パラメータをパラメータテーブルに格納する。3)制御コマンドを実行する。4)パラメータテーブルを参照しながら処理を行い、処理の結果(正常または異常)と出力データを実行結果格納エリアに格納する。5)実行結果格納エリアから情報を抽出して、ホストＰＣ部に返送する。
【００１５】
図１１は、第２の実施例を示すターゲットＰＣＢ側のプリント基板検査方法の手順のフローチャートである。
通信部１ａは、ホストＰＣ部からの通信を受け取り（ステップ１０１）、通信データが正しければ（ステップ１０２）、制御コマンド解釈部３ａに制御コマンドを渡す（ステップ１０３）。制御コマンド解釈部３ａでは、制御コマンド名が正しく（ステップ１０４）、パラメータ数が正しく（ステップ１０５）、パラメータを制御コマンドパラメータテーブルに格納し（ステップ１０６）、制御コマンド実行部２ａに渡す。制御コマンド実行部２ａは、制御コマンドを実行し（ステップ１０７）、制御コマンドパラメータテーブルから値を参照しながら、内部処理を行う（ステップ１０８）。処理結果（正常または異常）と出力データを制御コマンド実行結果格納部に格納する（ステップ１０９）。結果データ生成部４ａは、制御コマンド実行結果格納部から処理結果と出力データを読み出し、それを基に結果データを生成する（ステップ１１０）。結果データを通信部１に渡す（ステップ１１１）。通信部１ａは、結果データを通信データに生成し（ステップ１１２）、ホストｐｃ部へデータを送信する（ステップ１１３）。
【００１６】
図１２および図１４は、第２の実施例におけるＲＯＭの構成を示す図である。
ＲＯＭの格納状態は、図１２に示すように、制御コマンドがコードで記述されたコードエリアと、制御ブロック名とそれに付随するパラメータの詳細が記述されたテストブロック・テーブルと、テストブロックａ〜ｎが記述されたテストブロックエリアが格納されている。
図１５は、ＲＯＭの格納状態を示す図であって、テーブルにはテストブロックテーブルの内容が格納されており、テストブロックエリアには、テストブロック毎にブロック内の制御コマンドがまとめて格納されている。
【００１７】
（第３の実施例）
図３は、本発明の第３の実施例に係るプリント基板検査方法の手順の説明図である（請求項３参照）。
第３の実施例では、ターゲットＰＣＢを処理するための制御コマンドを任意に設定し、ターゲットへそれを転送する。
第３の実施例では、図３に示すように、ホストＰＣ部において、編集部３が制御コマンドに付随するパラメータを編集する。パラメータとは、どのように書き込むか、どのように読み出すか等の詳細処理動作や、テスト手順や表示する手順などであって、編集部３はパラメータを編集して、それを制御コマンドとともに通信部１および表示部５に渡す。通信部１は、編集部３から受け取ったパラメータを制御コマンドとともにターゲット側に送信する一方、ターゲット側から送信されてきたデータを受信する。表示部５は、編集作業や転送処理結果を表示する。
本実施例によれば、ターゲットＰＣＢを動作させる制御コマンドをホストＰＣ部側で編集し、その編集結果をターゲットＰＣＢへ転送可能な状態にすることができる。
【００１８】
（第４の実施例）
図４は、本発明の第４の実施例に係るプリント基板検査方法の手順を示す説明図である（請求項４参照）。
第１の実施例においては、ターゲットＰＣＢとの通信は制御コマンド単位で行われていた。制御コマンドは、プリミティブな制御であるため、ターゲットＰＣＢに処理（テスト）を行わせるためには、複数のコマンドを入力しなければならない。本実施例は、この問題を解決し、テストブロックを記憶しておき、同じ処理を行わせる場合には、コマンドを逐次入力し直さなくても済むようにした。また、新たなテストブロックを作成する場合には、記憶テストブロックの中から類似したものを探索し、それが存在すれば、そのブロックを少し変更するだけで済むため、工数をかけることなくテストブロックを作成することができる。
例えば、コマンド１〜コマンドｎがテストのコマンドである場合に、同じ処理（テスト）を行わせるためには、コマンド１〜コマンドｎを何度も入力しなければならず、手間がかかっていたが、本実施例では、記憶部にテストブロックを記憶しておくことで、同じコマンドは記憶中のコマンドを利用する。ここで、複数コマンドの組をテストブロックと呼ぶ。
【００１９】
図４に示すように、ホストＰＣ部は、ホストＰＣ部とターゲット間の通信を行う通信部１１と、テストブロックを作成する編集部１２と、編集部１２で作成したテストブロックを記憶する記憶部１３とを具備する。一方のターゲットＰＣＢは、ホストＰＣ部との間で通信を行う通信部１１ａと、プリミティブな制御を実行する制御コマンド実行部１４ａとを具備する。
先ず、編集部１２において、制御コマンドのパラメータの編集、制御コマンドの組み合わせによりテストブロックを作成し、編集部１２で作成したテストブロックを記憶部１３に保存する。編集部１２で作成したテストブロックや、記憶部１３に保存されたテストブロックを、通信部１１により制御コマンド毎にターゲットＰＣＢに送信する。
ターゲットＰＣＢ側では、通信部１１ａがこれを受信し、受信した制御コマンドを制御コマンド実行部１４ａにより解釈し、実行する。制御コマンド実行部１４ａにより実行された結果を、通信部１１ａによりホストＰＣ部側に送信する。
【００２０】
本実施例では、テストブロックを記憶しておけるので、同じ処理を行わせる場合には、コマンドをいちいち入力しなくてよい。また、新たなテストブロックを作成するときには、記憶部１２を検索して、類似のテストブロックを探し、それを少し変更するだけで新しいブロックを作成するので、工数をかけることなくテストブロックを作成できる。
なお、参考のために、従来の治具ＲＯＭの構成を説明する。
図１３、図１５は、従来の治具ＲＯＭの構成図である。治具ＲＯＭには、図１３に示すように、ＣＰＵとＲＯＭの他に、外付けＩＣカードが取り付けられており、このカードをターゲットと結合することで、図１５に示すように、検査装置（ホストＰＣ部）から治具ＲＯＭを経由してテストを実行することができる。
【００２１】
（第５の実施例）
図５は、本発明の第５の実施例に係るプリント基板検査方法の手順の説明図である（請求項５参照）。
第１および第４の実施例では、ホストＰＣ部側のソフトウェアから治具ＲＯＭへはコマンド単位で通信を行い、ターゲットＰＣＢ側で処理を行わせていたので、ホスト側ソフトウェアと治具ＲＯＭ側との通信が多く発生し、テストブロック実行の効率が悪かった。本実施例は、この点を改善し、ホスト側と治具ＲＯＭ側との通信を少なくして、テストブロックの実行を効率よく行えるようにした。
図５に示すように、ホストＰＣ部には、ターゲットＰＣＢ側との間で通信を行う通信部２１と、テストブロックを作成する編集部２２と、編集部２２で作成したテストブロックを記憶するホスト側記憶部２３とを備え、ターゲットＰＣＢ側には、ターゲット側に送信されたテストブロックを記憶するターゲット側記憶部２４ａと、プリミティブな制御を実行し、その結果を通信部２１ａを介してホストＰＣ部側に返送するための制御コマンド実行部２５ａとを具備する。
【００２２】
先ず、ホストＰＣ部の編集部２２において、制御コマンドのパラメータ編集や、制御コマンドの組み合わせによりテストブロックを作成し、次に、編集部２２で作成したテストブロックをホスト側記憶部２３に保存し、編集部２２で作成したテストブロックやホスト側記憶部２３に保存されたテストブロックを読み出して、通信部２１により制御コマンド毎にターゲットＰＣＢ側に送信する。
ターゲットＰＣＢ側では、ターゲットＰＣＢに送られた制御コマンドを通信部２１ａで受信し、それをターゲット側記憶部２４ａに記憶し、制御コマンド実行部２５ａはターゲット側記憶部２４ａから読み出された制御コマンドを解釈し、実行した後、実行された結果を通信部２１ａに渡す。通信部２１ａは、実行された結果をホストＰＣ部に送信する。
本実施例によれば、ホストＰＣ部側と治具ＲＯＭ側との通信が少なくて済むので、テストブロックの実行を効率よく行うことが可能である。
【００２３】
（第６の実施例）
図６は、本発明の第６の実施例に係るプリント基板検査方法の手順の説明図である（請求項６参照）。
第５の実施例では、ホストＰＣ部からターゲットＰＣＢにコマンドまたはテストブロックを送り、処理（テスト）を実行しているため、ユーザ（ホスト側）はテストブロック作成とそれらの送信を行わなければならない。本実施例は、このような課題を解消し、テストブロックを作成したならば、予め自動的にターゲットＰＣＢ側に作成したテストブロックを転送して、ターゲットＰＣＢ側記憶装置にそれを記憶しておく。これにより、ターゲットＰＣＢ側が自動的にホストからテストブロックを取得するため、ユーザはテストブロックを作成するだけでよい。
本実施例では、図６に示すように、ホストＰＣ部には、ターゲットＰＣＢとの間の通信を行う通信部３１と、ターゲットＰＣＢから送られたテストブロック情報によりホスト側記憶部からテストブロックを選択する選択部３２と、編集部で作成したテストブロックを記憶する（ホスト側）記憶部３３と、テストブロックを作成する編集部３４とを具備し、ターゲットＰＣＢには、ホストＰＣ部との間の通信を行う通信部３１ａと、ターゲットＰＣＢで行うテストブロックの情報、およびホストＰＣ部から送信されたテストブロックなどを記憶する（ターゲット側）記憶部３５ａと、プリミティブな制御を実行する制御コマンド実行部３６ａとを具備している。
【００２４】
図６に示すように、先ず、編集部３４において、制御コマンドのパラメータ編集や、制御コマンドの組み合わせにより、テストブロックを作成し、次に、編集部３４で作成したテストブロックを（ホスト側）記憶部３３に保存し、次にターゲット側記憶部３５ａに記憶されたテストブロック情報を通信部３１ａによりホスト側に送信する。テストブロック情報は、テストするために必要なテストブロックの識別番号や名称などの情報である。
ホストＰＣ部では、ターゲット側から送信されたテストブロック情報により、テストブロック選択部３２がテストブロックを（ホスト側）記憶部３３から選択する。テストブロック選択部３２で選択されたテストブロックを、通信部３１によりターゲット側に送信する。
ターゲットＰＣＢ側では、ホストから送信されたテストブロックを（ターゲット側）記憶部３５ａに保存する。（ターゲット側）記憶部３５ａに保存されたテストブロックを制御コマンド実行部３６ａにより解釈し、これを順次実行する。制御コマンド実行部３６により実行された結果を通信部３１ａに転送し、通信部３１ａからホスト側に送信する。
本実施例によれば、ターゲット側がホスト側から自動的にテストブロックを取得するため、ユーザはテストブロックを作成するだけでよい。
【００２５】
図１６は、第６の実施例における検査時のシーケンスチャートである。
第６の実施例では、検査に必要なテストブロックは自動的にホスト側からターゲット側の記憶部３５ａに転送されて、格納されているので、検査時には、ホスト（検査機）側から実行要求を指示するだけでよい。検査機からターゲット側にテストｎの実行要求が送られると、ターゲットＰＣＢでは、テストｎ対応のブロックａ，ｂ，ｃ・・を順次実行する。そして、テストが終了した時点で、ターゲットから検査機に対してテスト終了の報告を送信する。
図１８は、各テストブロックの構成図である。
テストブロックは、ブロック毎にブロックａ、ブロックｂ、ブロックｃ、ブロックｄのように治具ＲＯＭ内に格納されている。
【００２６】
（第７の実施例）
本発明の第７の実施例を示す図は、前述の図５が使用される。
第１および第４の実施例では、ホスト側ソフトウェアから治具ＲＯＭへコマンド単位で通信を行い、ターゲットＰＣＢに処理を行わせていた。そのため、ホスト側ソフトウェアと治具ＲＯＭとの通信が多く発生する。特に、複数の検査装置をホスト側ソフトウェアが制御する場合には、テストブロック実行の効率が悪いので、これを改善したい。
図５に示すように、ターゲットＰＣＢには、ホスト側ソフトウェアと通信を行う通信部２１ａと、ホスト側から受け取ったテストブロックを一時記憶する記憶部２４ａと、記憶部２４ａにあるテストブロックの制御コマンドを順次実行する制御コマンド実行部２５ａとを備えており、ホストＰＣ部には、制御コマンドのパラメータ編集や、制御コマンドの組み合わせによりテストブロックを作成する編集部２２と、編集部２２で作成したテストブロックを記憶するテストブロック記憶部２３と、テストブロックを治具ＲＯＭへ送信する通信部２１とを備えている。
そして、テストコマンドまたはテストブロック単位での送信ではなく、本実施例においては、全テストブロックを一括して送信する方法を採用している。
本実施例によれば、ホスト側と治具ＲＯＭ側との通信を一回で済ませるので、テストブロック単位で複数回受信する手間が省けることにより、テストブロックの実行を効率よく行うことが可能となる。
【００２７】
図５において、ホスト側の編集部２２では、ユーザが選択した制御コマンドのパラメータの編集、または制御コマンドの組み合わせにより、テストブロックを作成し、これを記憶部２３に一時保存する。ユーザから要求されたコマンドの編集が終わると、記憶部２３に保存されている全テストブロックにテストブロックの総数を含ませて通信部２１を介して治具ＲＯＭ側に送信する。治具ＲＯＭでは、転送されてくるテストブロックの総数と受信されたテストブロックの総数とを比較し、全てのテストブロックが受信されていると判別された場合には、制御コマンド実行部２５ａでテストを開始する。
【００２８】
（第８の実施例）
図７は、本発明の第８の実施例に係るプリント基板検査方法の説明図である（請求項８参照）。
第５および第７の実施例では、ホスト側からターゲット側にコマンドまたはテストブロックを送り、処理（テスト）を実行しているため、ホスト側ではコマンドまたはテストブロックの作成と、それらのターゲット側への送信という二つのステップを行わなければならなかった。
本実施例では、図７に示すように、治具ＲＯＭ側には、ホスト側ソフトウェアと通信を行う、例えばホスト側へターゲット機種情報を送信したり、ホスト側からターゲットのテストブロックを受け取る通信部５１と、ホスト側から受け取ったテストブロックを記憶する記憶部５２と、記憶部５２にあるテストブロックの制御コマンドを順次実行する制御コマンド実行部５３と、さらに、ターゲットの機種情報を判断する機種判断部５４とを設ける。また、ホストＰＣ部側には、制御コマンドのパラメータの編集や、制御コマンドの組み合わせによりテストブロックを作成する編集部４４と、編集部４４で作成したテストブロックを記憶するテストブロック記憶部４３と、治具ＲＯＭ側から送られたターゲット機種情報を基に、テストブロック記憶部４３からその機種に合致したテストブロックを選択するテストブロック選択部４２と、テストブロックを治具ＲＯＭへ送信する通信部４１とを設ける。
【００２９】
図７に示すように、治具ＲＯＭには機種判別部５４が配置されている。機種判別部５４により治具ＲＯＭの機種が判別されると、通信部２１ａからホストＰＣ部にその識別情報を転送し、テストブロックを要求する。
ホスト側では、治具ＲＯＭから送ってきた機種情報を基にテストブロック選択部４２が記憶部４３から同機種の検査に必要なテストブロックを検索する。この時、ホスト側に治具ＲＯＭから要求されたテストブロックが存在しない場合にのみ、ユーザに制御コマンドの作成を要求し、編集部４４で制御コマンドを作成する。
ホスト側で選択または作成されたテストブロックは、通信部４１、５１を介して治具ＲＯＭの記憶部５２に保存される。
全てのテストブロックが転送されてきたならば、制御コマンド実行部５３によりテストを開始する。
【００３０】
このように、本実施例では、治具ＲＯＭでホスト側に対してテストブロックの転送要求をして、ホスト側のテストブロック記憶部４３にある全テストブロックを治具ＲＯＭのテストブロック記憶部５２に保存してテストを行う。
図１７は、第８の実施例における動作シーケンスチャートである。
検査機側からターゲット側に対してテストｎ（ａ，ｂ，ｃ）の実行要求を送る。ターゲット側では、テストｎ対応のｃが無いことを判別する。ターゲット側からホスト側にテストブロックｃのロード要求を送る。ホスト側では、テストブロック送信通知を行った後、記憶部４３から該当するｃのテストブロックを送信する。そして、送信終了の通知を行う。
本実施例によれば、ホスト側は処理（テストブロック）を作成するだけでよい。また、ターゲット側の機種が変わっても、ターゲットが自身の機種（識別）情報によりテストブロック記憶部（ＤＢ）５２から該当処理（テストブロック）を選択するため、検査機の操作の手間が省けるとともに、機種依存の処理を効率的に行うことができる。
【００３１】
（第９の実施例）
図８は、本発明の第９の実施例に係るプリント基板検査方法の説明図である（請求項９参照）。
前述の第７および第８の実施例では、治具ＲＯＭとホスト側との通信速度とは関係なく、全テストブロックを一括送受信しているが、治具ＲＯＭとホスト側との通信速度が遅い場合、全テストブロックを治具ＲＯＭ側が受信するまで時間がかかってしまい、検査効率が悪くなるため、通信状況を監視して、テストブロック転送方式を変更したい。
本実施例では、図８に示すように、ホスト側に通信監視部６５を設けることにより、通信速度を監視することで、通信速度が速いときには全テストブロックを一括送信し、通信速度が遅いときには、テストブロック単位での送信、またはコマンド単位での送信に転送方式を変更する。転送方式が変更されると、その都度、治具ＲＯＭに転送方式の変更を通知する。
【００３２】
図８に示すように、治具ＲＯＭには、ホスト側ソフトウェアと通信を行う、例えばホストへターゲット機種情報を送ったり、ホストからターゲットのテストブロックを受け取ったりする通信部７１と、ターゲットの機種情報を判断する機種判断部７４と、ホストから受け取ったテストブロックを記憶する記憶部７２と、記憶部７２にあるテストブロックの制御コマンドを順次実行する制御コマンド実行部７３とを備え、ホスト側には、制御コマンドのパラメータの編集や、制御コマンドの組み合わせによりテストブロックを作成する編集部６４と、編集部６４で作成したテストブロックを記憶するテストブロック記憶部６３と、治具ＲＯＭ側から送られたターゲット機種情報を基に、テストブロック記憶部６３からその機種に合致したテストブロックを選択するテストブロック選択部６２と、テストブロックを治具ＲＯＭへ送信する通信部６１と、治具ＲＯＭとの通信速度を監視する通信監視部６５とを備える。
【００３３】
図８においては、ホスト側でテストブロックを転送する前に、通信監視部６５でホスト側と治具ＲＯＭ間の通信状況を監視して、通信状況に合わせてテストブロックを送信する単位を決定する。
通信速度がある範囲を下回る場合には、ホスト側では治具ＲＯＭに対して、一つのテストブロックが転送される度に、制御コマンドを実行するように通信監視部６５から指示を行う。
治具ＲＯＭでは、転送されてきたテストブロックを制御コマンド実行部７３で実行すると共に、次のテストブロックは記憶部７２に保存することで、通信速度が遅いときに発生し易いテストブロックの転送待ち時間を最小限に抑えることで、無駄な時間の発生を少なくする。
本実施例によれば、通信速度によるテストブロック転送方式と転送方式変更を治具ＲＯＭへ通知することにより、通信状況に合致する最適なテスト実行が行えるので、通信速度が低下しても全テストブロックを受信するまで待機する無駄な時間を省ける。
【００３４】
図２〜図８、図１０、図１１、図１６および図１７に示した手順、シーケンス、フローをプログラムに変換して、ＣＤ−ＲＯＭなどの記録媒体に格納しておけば、プログラムの貸与や売買に便利であり、また、ホストＰＣ部または治具ＲＯＭ内の各ＣＰＵに上記記録媒体を装着してインストールし、これを実行させることにより、本発明を容易に実現することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１の実施例に係るプリント基板検査装置の構成図である。
【図２】本発明の第２の実施例に係るプリント基板検査方法の手順の説明図である。
【図３】本発明の第３の実施例に係るプリント基板検査方法の手順の説明図である。
【図４】本発明の第４の実施例に係るプリント基板検査方法の手順の説明図である。
【図５】本発明の第５の実施例に係るプリント基板検査方法の手順の説明図である。
【図６】本発明の第６の実施例に係るプリント基板検査方法の手順の説明図である。
【図７】本発明の第８の実施例に係るプリント基板検査方法の説明図である。
【図８】本発明の第９の実施例に係るプリント基板検査方法の説明図である。
【図９】本発明の第２の実施例におけるターゲットＰＣＢ側のブロック図である。
【図１０】本発明の第１の実施例におけるホスト側とターゲット側との間のやりとりのシーケンスチャートおよびテスト実行内容の説明図である。
【図１１】本発明の第２の実施例に係るターゲットＰＣＢ側のプリント基板検査方法の手順のフローチャートである。
【図１２】本発明の第２の実施例におけるＲＯＭの構成を示す図である。
【図１３】従来の治具ＲＯＭの構成図である。
【図１４】本発明の第２の実施例におけるＲＯＭの構成を示す図である。
【図１５】従来の治具ＲＯＭの構成図である。
【図１６】本発明の第６の実施例における検査時のシーケンスチャートである。
【図１７】本発明の第８の実施例における動作シーケンスチャートである。
【図１８】各テストブロックの構成図である。
【符号の説明】
【００３６】
１…ホスト側通信部、２…ホスト側の制御コマンド実行部、３はホスト側編集部、
１ａ…ターゲット側通信部、２ａ…ターゲット側制御コマンド実行部、
３ａ…ターゲット側制御コマンド解釈部、４ａ…結果データ生成部、
５…ホスト側表示部、１１，２１，３１，４１，６１…ホスト側通信部、
１２，２２，３４，４４，６４…ホスト側編集部、
１３，２３，３３，４３，６３…ホスト側記憶部、
１１ａ，２１ａ，３１ａ，５１，７１…ターゲット側通信部、
１４ａ，２５ａ，３６ａ，５３，７３…ターゲット側制御コマンド実行部、
２４ａ，３５ａ，５２，７２…ターゲット側記憶部、
５４，７４…ターゲット側機種判断部、
３２，４２，６２…ホスト側テストブロック選択部、６５…ホスト側通信監視部。
【図１】
2005181103.tif 000003
【図２】
2005181103.tif 000004
【図３】
2005181103.tif 000005
【図４】
2005181103.tif 000006
【図５】
2005181103.tif 000007
【図６】
2005181103.tif 000008
【図７】
2005181103.tif 000009
【図８】
2005181103.tif 000010
【図９】
2005181103.tif 000011
【図１０】
2005181103.tif 000012
【図１１】
2005181103.tif 000013
【図１２】
2005181103.tif 000014
【図１３】
2005181103.tif 000015
【図１４】
2005181103.tif 000016
【図１５】
2005181103.tif 000017
【図１６】
2005181103.tif 000018
【図１７】
2005181103.tif 000019
【図１８】
2005181103.tif 000020