(57)【要約】【課題】瞬間的に過大電流をヒューズへ印加させ、短時間でヒューズの断線を行い、安定な断線特性を得るヒューズの断線回路及びその方法を提供する。【解決手段】ツェナーザップダイオード２のｐ型電極をヒューズ１に接続したヒューズ１とツェナーザップダイオード２からなる半導体回路と、テスター電源５とツェナーザップダイオード２のｎ型電極との間に抵抗体４を、テスター電源５とＧＮＤ間に容量６を接続したヒューズ断線回路からなる。テスター電源５から電流パルスを印加し、ツェナーザップダイオード２をツェナーザップさせ、そのツェナーザップ時に発生する過度電流でヒューズ１の断線を行う。この過度電流量は、抵抗体４の抵抗値と容量６の容量値でコントロールし、各々のヒューズに適したカッティング条件に設定することで、安定な断線特性を得ることができる。【選択図】図１
2005175350.tif 000002
【特許請求の範囲】
【請求項１】
ツェナーザップダイオードのｐ型電極をヒューズに接続したヒューズ断線用回路。
【請求項２】
請求項１記載のヒューズ断線用半導体回路のツェナーザップダイオードｎ型電極と電源との間に抵抗体を、前記電源とＧＮＤ間に容量を接続したヒューズ断線用電源回路。
【請求項３】
請求項２記載の電源より電流又は電圧パルスを出力することで、急峻に立ち上がる電流パルスをヒューズへ印加し、ヒューズを短時間で断線する断線方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はヒューズの断線回路とその断線方法に関するものである。
【背景技術】
【０００２】
従来よりヒューズの断線を行う場合、ヒューズは電源に直接、又は抵抗体を介して接続し、電源より電流又は電圧パルスを印加することで断線を行っている。
【０００３】
図３は従来のヒューズの断線を行う回路構成図であり、１はヒューズ、４はヒューズの断線特性を安定させるための抵抗体、５は電圧又は電流パルスを出力する電源である。以上のように構成されたヒューズの断線を行う方法について、以下その動作を説明する。
【０００４】
電源５より所定の電流又は電圧パルスを出力し、抵抗体４を介してヒューズ１へ電流を印加する。電源５より出力された電流又は電圧パルスは、電源５の出力インピーダンスと電源５内部の寄生容量によって決まる立ち上がり時定数で設定電流又は設定電圧値に到達する。そして、電流又は電圧が設定電流又は電圧値に到達するまでに、ヒューズ１の断線に必要な臨界電流に到達した時、断線が行われる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記従来の構成では、電源５は、必ず出力インピーダンス及び寄生容量を有することから、電源５の出力インピーダンス及び寄生容量で決まる立ち上がり時定数を持ったパルスになり、瞬間的にヒューズ１へ大電流を印加できない。その結果、ヒューズ１がアルミヒューズなど断線に大電流が必要となる場合、断線に要する断線時間は長く、バラツキが大きくなり、断線特性が安定しないという問題点があった。
【０００６】
本発明は上記従来の問題点を解決するもので、瞬間的に過大電流をヒューズ１へ印加させ、短時間でヒューズ１の断線を行い、安定な断線特性を得るヒューズの断線回路及びその方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この目的を達成するために、本発明のヒューズの断線回路とその断線方法は、ツェナーザップダイオードのｐ型電極をヒューズに接続したヒューズとツェナーザップダイオードからなる半導体回路と、ツェナーザップダイオードｎ型電極を電流印加端子として、電源とツェナーザップダイオードｎ型電極の電流印加端子間に抵抗体を、電源とＧＮＤ間に容量を接続したヒューズ断線回路からなる構成を有している。
【０００８】
この構成によって、電源から電流パルスを印加することでツェナーザップダイオードがツェナーザップされる際、急峻に立ち上がる電流パルスが発生するため、この電流パルスによって短時間でしかも安定にヒューズの断線を行うことができる。しかも、この電流パルスの電流量は、抵抗体の抵抗値と容量の容量値でコントロールできるため、各々のヒューズに合った最適なカッティング条件に設定できる。
【発明の効果】
【０００９】
本発明は、ヒューズにツェナーザップダイオードを直列に付加し、更に、ツェナーザップダイオードｎ型電極を電流印加端子として、電源、ツェナ-ザップダイオードｎ型電極間に抵抗体を、テスター電源とＧＮＤ間に容量を接続したことにより、瞬間的に急峻に立ち上がる電流パルスをヒューズに印加させ、しかもこの電流量を抵抗体の抵抗値、容量の容量値でコントロールすることで、安定にヒューズが断線できる優れたヒューズの断線回路とその断線方法を実現するものである。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の一実施の形態について図面を参照しながら説明する。なお、前記従来のものと同一の部分については同一の符号を用いるものとする。
【００１１】
図１は本発明の一実施の形態におけるヒューズの断線回路とその断線方法を示すものである。
【００１２】
図１において１はヒューズ、２はツェナーザップダイオード、３は電流印加させるためのテストパッド、４はツェナーザップ時に発生する急峻に立ち上がる電流パルスの電流量を制限するための抵抗体、６はヒューズ１及びツェナーザップダイオード２へ急峻に立ち上がる電流パルスを印加させるための容量、５は電流パルスを出力する電流源である。ヒューズ１、ツェナーザップダイオード２、テストパッド３は半導体内部、抵抗体４、容量６はテスターの外付けボードに設置している。
【００１３】
以上のように構成された本実施形態のヒューズの断線回路とその断線方法について、以下、その動作を説明する。
【００１４】
電流源５より電流パルスを出力すると、テストパッド３を介して、ヒューズ１、ツェナーザップダイオード２及び容量６へ電流が印加される。その結果、電流パルスの時間的な電流値の増加に伴いツェナーザップダイオード２のｎ型電極の電圧値は上昇し、容量６に電荷が充電される。そして、ヒューズ１、ツェナーザップダイオード２へ流れ込んだ電流の電流値がツェナーザップダイオード２のツェナーザップ臨界電流値に到達した時、ツェナーザップダイオード２のｎ型コンタクト、ｐ型コンタクト間にＡｌが形成され、ツェナーザップダイオード２のｎ型電極の電圧は急激に減少する。このＡｌ形成に伴うツェナーザップダイオード２のｎ型電極電圧の急激な減少で、容量６から急激に過度電流が放電され、ツェナーザップダイオード２及びヒューズ１へ急峻に立ち上がる電流パルスが印加される。すなわち、ツェナーザップダイオード２内部のコンタクト、コンタクト間のＡｌ形成に伴って発生した急峻に立ち上がる電流パルスで、ヒューズ１を流れる電流は、瞬間的にヒューズ１の臨界電流に到達し、ヒューズ１の断線が行われる。
【００１５】
また、この急峻に立ち上がる電流パルスの電流量は容量６の容量値、抵抗体４の抵抗値によりコントロールすることができる。容量６の容量値を大きくすると容量６からの放電時間が長くなり、抵抗体４の抵抗値を小さくすると、印加電流の放電ピーク電流値が大きくなり、電流量が大きくなる。
【００１６】
図２に、約１４Ｖの発生電圧のツェナーザップダイオード２に対して、容量６の容量値が２．２μＦ、電流源５より２００ｍＡ ２ｍｓの電流パルスを出力した時、各々の抵抗体４の抵抗値に対する電流とツェナーザップダイオード２のｎ型電極の電圧波形特性を示す。図２に示すように、ツェナーザップダイオード２のｎ型コンタクト、ｐ型コンタクト間にＡｌが形成されると同時に、ツェナーザップダイオード２のｎ型電極の電圧は急激に減少し、急峻に立ち上がる電流パルスが発生している。また、抵抗値を低くすると、電流パルスのピーク電流値は大きくなる。
【００１７】
以上のように第１の実施形態によれば、ヒューズと直列にツェナーザップダイオードを付加したことにより、急峻に立ち上がる電流パルスをヒューズへ印加させることができる。更に、ツェナーザップダイオードｎ型電極を電流印加端子として、電源、ツェナ-ザップダイオードｎ型電極間に抵抗体を、テスター電源とＧＮＤ間に容量を接続したことにより、容量６の容量値、抵抗体４の抵抗値で、急峻に立ち上がる電流パルスの電流量をコントロールすることができる。
【産業上の利用可能性】
【００１８】
本発明は、ヒューズにツェナーザップダイオードを直列に付加し、更に、ツェナーザップダイオードｎ型電極を電流印加端子として、電源、ツェナ-ザップダイオードｎ型電極間に抵抗体を、テスター電源とＧＮＤ間に容量を接続したことにより、瞬間的に急峻に立ち上がる電流パルスをヒューズに印加させ、しかもこの電流量を抵抗体の抵抗値、容量の容量値でコントロールすることで、安定にヒューズが断線できる優れたヒューズの断線回路とその断線方法を実現するものである。
【図面の簡単な説明】
【００１９】
【図１】本発明のヒューズの断線回路とその断線方法の一実施の形態における構成図
【図２】本発明のツェナーザップダイオードのザッピング波形特性図
【図３】従来のヒューズの断線回路とその断線方法の構成図
【符号の説明】
【００２０】
１  ヒューズ
２  ツェナーザップダイオード
３  テストパッド
４  抵抗体
５  電源
６  容量
【図１】
2005175350.tif 000003
【図２】
2005175350.tif 000004
【図３】
2005175350.tif 000005