(57)【要約】【課題】  発振信号の周波数が高い場合でも待機状態における消費電力を低減することができる電源回路及び制御方法を提供する。【解決手段】  電源回路１は、変圧回路５０と駆動回路４０とを有し、機器本体７０に電力を供給するための電源回路である。電源回路１は、駆動制御回路１０と伝達回路３０とを備える。変圧回路５０は、入力電圧Ｖｉを変圧する。駆動回路４０は、変圧回路５０に発振信号を供給することにより変圧回路５０を駆動する。駆動制御回路１０には、可変パルス信号が、機器本体７０の待機状態において入力される。可変パルス信号は、周波数及びデューティ比の少なくとも一方が可変である。駆動制御回路１０は、停止信号を可変パルス信号に基づいて生成する。停止信号は、駆動回路４０を停止させる信号である。伝達回路３０は、停止信号を駆動回路４０に伝達する。【選択図】      図１
2005218260.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧（Ｖｉ）を変圧する変圧回路（５０）と、前記変圧回路（５０）に発振信号を供給することにより前記変圧回路（５０）を駆動する駆動回路（４０）と、を有し、機器本体（７０，１７０）に電力を供給するための電源回路（１，１００）であって、
周波数及びデューティ比の少なくとも一方が可変である可変パルス信号が前記機器本体（７０，１７０）の待機状態において入力され、前記駆動回路（４０）を停止させる信号である停止信号を前記可変パルス信号に基づいて生成する駆動制御回路（１０）と、
前記停止信号を前記駆動回路（４０）に伝達する伝達回路（３０）と、
を備えた、
電源回路（１，１００）。
【請求項２】
前記機器本体（７０，１７０）の待機状態において前記可変パルス信号を生成する生成回路（７１，１８０）をさらに備えた、
請求項１に記載の電源回路（１，１００）。
【請求項３】
前記変圧回路（５０）の出力電圧（Ｖｏ）の変化を検出して、前記出力電圧（Ｖｏ）の変化を抑制するための信号である抑制信号を生成する電圧制御回路（２０）をさらに備え、
前記伝達回路（３０）は、前記抑制信号を前記駆動回路（４０）に伝達する、
請求項１又は２に記載の電源回路（１，１００）。
【請求項４】
前記電圧制御回路（２０）は、
前記変圧回路（５０）の出力電圧（Ｖｏ）の所定の割合の値である参照電圧（Ｖｃ）が入力される電圧入力端子（２１）と、
一定の電圧である基準電圧（Ｖｒｆ）を有する基準電圧素子（Ｖ２６）と、
前記参照電圧（Ｖｃ）と前記基準電圧（Ｖｒｆ）とを比較する比較素子（Ａｍ２２）と、
前記比較素子（Ａｍ２２）が比較した結果に基づいて、前記抑制信号を生成する電圧制御素子（Ｑ２３）と、
を有する、
請求項３に記載の電源回路（１，１００）。
【請求項５】
前記生成回路（７１，１８０）は、前記機器本体（７０，１７０）の運転状態から待機状態に切り替わる際に、前記駆動回路（４０）が前記停止信号を受け取っている期間である停止期間が徐々に増加するように、前記可変パルス信号の周波数及びデューティ比の少なくとも一方を徐々に変化させて、前記可変パルス信号を生成する、
請求項３又は４に記載の電源回路（１，１００）。
【請求項６】
前記生成回路（７１，１８０）は、前記機器本体（７０，１７０）の待機状態から運転状態に切り替わる際に、前記駆動回路（４０）が前記停止信号を受け取っている期間である停止期間が徐々に減少するように、前記可変パルス信号の周波数及びデューティ比之少なくとも一方を徐々に変化させて、前記可変パルス信号を生成する、
請求項３又は４に記載の電源回路（１，１００）。
【請求項７】
前記駆動回路（４０）は、
ＯＮ／ＯＦＦすることにより前記変圧回路（５０）に発振信号を供給するスイッチング素子（ＴＮ４１）と、
前記スイッチング素子（ＴＮ４１）をＯＮ／ＯＦＦさせて発振させるための信号である発振信号を生成する発振素子（４３）と、
前記停止信号に基づいて、前記発振信号を制御する発振制御素子（４２）と、
を有し、
前記発振制御素子（４２）は、前記停止信号を受け取っている期間である停止期間のとき、前記発振信号を前記スイッチング素子（ＴＮ４１）に供給せず、前記停止信号を受け取っていない期間である発振期間のとき、前記抑制信号に基づいて前記発振信号を前記スイッチング素子（ＴＮ４１）に供給することを制御する、
請求項３から６のいずれかに記載の電源回路（１，１００）。
【請求項８】
前記駆動制御回路（１０）は、
前記可変パルス信号が前記機器本体（７０，１７０）の待機状態において入力されるパルス入力端子（１１）と、
前記可変パルス信号に基づいてＯＮ／ＯＦＦするトランジスタ素子（Ｑ１７，ＴＮ１７）と、
を有し、
前記トランジスタ素子（Ｑ１７，ＴＮ１７）は、ＯＮすることにより停止信号を発生し、ＯＦＦすることにより停止信号を発生しない、あるいは、ＯＦＦすることにより停止信号を発生し、ＯＮすることにより停止信号を発生しない、
請求項１から７のいずれかに記載の電源回路（１，１００）。
【請求項９】
機器本体（７０，１７０）に電力を供給するための電源回路（１，１００）において、入力電圧（Ｖｉ）を変圧する変圧回路（５０）に発振信号を供給することにより前記変圧回路（５０）を駆動する駆動回路（４０）が制御される制御方法であって、
周波数及びデューティ比の少なくとも一方が可変である可変パルス信号が前記機器本体（７０，１７０）の待機状態において入力される入力ステップと、
前記駆動回路（４０）を停止させる信号である停止信号が前記可変パルス信号に基づいて生成される停止信号生成ステップと、
前記停止信号が前記駆動回路（４０）に伝達される第１伝達ステップと、
を備えた、
制御方法。
【請求項１０】
前記変圧回路（５０）の出力電圧（Ｖｏ）の変化が検出され、前記出力電圧（Ｖｏ）の変化が抑制されるための信号である抑制信号が生成される電圧制御ステップと、
前記抑制信号が前記駆動回路（４０）に伝達される第２伝達ステップと、
をさらに備えた、
請求項９に記載の制御方法。
【請求項１１】
前記機器本体（７０，１７０）の運転状態から待機状態に切り替わる際に、前記駆動回路（４０）が前記停止信号を受け取っている期間である停止期間が徐々に増加するように、前記可変パルス信号の周波数及びデューティ比の少なくとも一方が徐々に変化させられて、前記可変パルス信号が生成されるパルス信号生成ステップをさらに備えた、
請求項１０に記載の制御方法。
【請求項１２】
前記機器本体（７０，１７０）の待機状態から運転状態に切り替わる際に、前記駆動回路（４０）が前記停止信号を受け取っている期間である停止期間が徐々に減少するように、前記可変パルス信号の周波数及びデューティ比の少なくとも一方が徐々に変化させられて、前記可変パルス信号が生成されるパルス信号生成ステップをさらに備えた、
請求項１０に記載の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源回路及び制御方法に関する。
【背景技術】
【０００２】
従来から、機器本体の待機状態において機器本体に電力を供給するための電源回路で消費される電力が高いことが問題となっている。それに対して、入力電圧を変圧する変圧回路の出力電圧と一定の電圧である基準電圧とを誤差増幅器で比較して、誤差増幅器の出力に基づき、変圧回路に発振信号を供給することにより変圧回路を駆動する駆動回路を間欠的に制御して、駆動回路の動作時間を低減することにより、電源回路で消費される電力を低減する技術が提案されている（例えば、特許文献１参照。）。
【特許文献１】特開平８−１３０８７１（第１−５頁、第１−９図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、従来の技術では、駆動回路から変圧回路に供給される発振信号の周波数が高い（例えば、１００ｋＨｚ以上）場合には、誤差増幅器の応答が変圧回路の出力電圧の変化に間に合わず、誤差増幅器の出力に基づき駆動回路を間欠的に制御することが困難になる傾向がある。
そこで、本発明の課題は、発振信号の周波数が高い場合でも待機状態における消費電力を低減することができる電源回路及び制御方法を提供することにある。
【課題を解決するための手段】
【０００４】
請求項１に係る電源回路は、変圧回路と駆動回路とを有し、機器本体に電力を供給するための電源回路であって、駆動制御回路と伝達回路とを備える。変圧回路は、入力電圧を変圧する。駆動回路は、変圧回路に発振信号を供給することにより変圧回路を駆動する。駆動制御回路には、可変パルス信号が、機器本体の待機状態において入力される。可変パルス信号は、周波数及びデューティ比の少なくとも一方が可変である。駆動制御回路は、停止信号を可変パルス信号に基づいて生成する。停止信号は、駆動回路を停止させる信号である。伝達回路は、停止信号を駆動回路に伝達する。
【０００５】
この電源回路では、駆動制御回路に、可変パルス信号が、機器本体の待機状態において入力される。駆動制御回路が、停止信号を可変パルス信号に基づいて生成する。伝達回路が、停止信号を受け取ることができる。伝達回路が、停止信号を駆動回路に伝達する。これにより、駆動回路が、停止信号を受け取っている期間である停止期間のとき、発振信号を変圧回路へ供給せず、変圧回路を駆動しないようにすることができる。駆動回路が、停止信号を受け取っていない期間である発振期間のとき、変圧回路の出力電圧が低下しすぎたことに応じて発振信号の駆動デューティを上げて、出力電圧を上昇させることができる。駆動回路が、発振期間のとき、変圧回路の出力電圧が上昇しすぎたことに応じて発振信号の駆動デューティを下げて、出力電圧を低下させることができる。
【０００６】
したがって、可変パルス信号に基づいて駆動回路の動作を制御することができるので、発振信号の周波数が高い場合でも駆動回路を間欠的に動作させて、変圧回路に発振信号を間欠的に供給することができる。このため、待機状態における消費電力が所定値以下となるように駆動回路の動作時間を低減することができるので、発振信号の周波数が高い場合でも待機状態における消費電力を低減することができる。
【０００７】
なお、駆動デューティとは、変圧回路を駆動させる電位を取る時間の発振信号の周期に対する割合である。
請求項２に係る電源回路は、請求項１に記載の電源回路であって、生成回路をさらに備える。生成回路は、機器本体の待機状態において可変パルス信号を生成する。
この電源回路では、生成回路が、機器本体の待機状態において可変パルス信号を生成する。駆動制御回路に、可変パルス信号が、機器本体の待機状態において入力される。駆動制御回路が、停止信号を可変パルス信号に基づいて生成する。伝達回路が、停止信号を受け取ることができる。伝達回路が、停止信号を駆動回路に伝達する。これにより、駆動回路が、停止信号を受け取っている期間である停止期間のとき、発振信号を変圧回路へ供給せず、変圧回路を駆動しないようにすることができる。駆動回路が、停止信号を受け取っていない期間である発振期間のとき、変圧回路の出力電圧が低下しすぎたことに応じて発振信号の駆動デューティを上げて、出力電圧を上昇させることができる。駆動回路が、発振期間のとき、変圧回路の出力電圧が上昇しすぎたことに応じて発振信号の駆動デューティを下げて、出力電圧を低下させることができる。
【０００８】
したがって、可変パルス信号に基づいて駆動回路の動作を制御することができるので、発振信号の周波数が高い場合でも駆動回路を間欠的に動作させて、変圧回路に発振信号を間欠的に供給することができる。このため、待機状態における消費電力が所定値以下となるように駆動回路の動作時間を低減することができるので、発振信号の周波数が高い場合でも待機状態における消費電力を低減することができる。
【０００９】
請求項３に係る電源回路は、請求項１又は２に記載の電源回路であって、電圧制御回路をさらに備える。電圧制御回路は、変圧回路の出力電圧の変化を検出して、抑制信号を生成する。抑制信号は、出力電圧の変化を抑制するための信号である。伝達回路は、抑制信号を駆動回路に伝達する。
この電源回路では、電圧制御回路が、変圧回路の出力電圧の変化を検出して、抑制信号を生成する。伝達回路が、抑制信号を駆動回路に伝達する。伝達回路が、停止信号を駆動回路に伝達する。これにより、駆動回路が、停止信号を受け取っている期間である停止期間のとき、発振信号を変圧回路へ供給せず、変圧回路を駆動しないようにすることができる。駆動回路が、停止信号を受け取っていない期間である発振期間のとき、抑制信号に基づいて変圧回路の駆動を制御することができる。すなわち、駆動回路が、発振期間のとき、抑制信号が変圧回路の出力電圧の低下を抑制する信号であることに応じて発振信号の駆動デューティを上げて、出力電圧を上昇させることができる。駆動回路が、発振期間のとき、抑制信号が変圧回路の出力電圧の上昇を抑制する信号であることに応じて発振信号の駆動デューティを下げて、出力電圧を低下させることができる。変圧回路が駆動されることにより、変圧回路が入力電圧を変圧する。
【００１０】
したがって、変圧回路の出力電圧の変化を検出して、出力電圧の変化を抑制することができるので、変圧回路が駆動されずに出力電圧が低下しすぎた場合でも、出力電圧の低下を抑えることができる。また、変圧回路が駆動されて出力電圧が上昇しすぎた場合でも、出力電圧の上昇を抑えることができる。このため、駆動回路を間欠的に動作させた場合でも、待機状態における出力電圧を安定させることができる。
【００１１】
請求項４に係る電源回路は、請求項３に記載の電源回路であって、電圧制御回路は、電圧入力端子と基準電圧素子と比較素子と電圧制御素子とを有する。電圧入力端子には、参照電圧が入力される。参照電圧は、変圧回路の出力電圧の所定の割合の値である。基準電圧素子は、基準電圧を有する。基準電圧は、一定の電位である。比較素子は、参照電圧と基準電圧とを比較する。電圧制御素子は、比較素子が比較した結果に基づいて、抑制信号を生成する。
【００１２】
この電源回路では、電圧制御回路の電圧入力端子に、参照電圧が入力される。参照電圧が、変圧回路の出力電圧の所定の割合の値である。電圧制御回路の基準電圧素子が、基準電圧を有する。電圧制御回路の比較素子が、参照電圧を受け取ることができる。電圧制御回路の比較素子が、基準電圧を受け取ることができる。電圧制御回路の比較素子が、参照電圧と基準電圧とを比較する。電圧制御回路の電圧制御素子が、比較素子が比較した結果に基づいて、抑制信号を生成する。例えば、参照電圧が基準電圧より低い場合に、電圧制御回路の電圧制御素子が、参照電圧の低下を抑制するような抑制信号を生成する。例えば、参照電圧が基準電圧より高い場合に、電圧制御回路の電圧制御素子が、参照電圧の上昇を抑制するような抑制信号を生成する。伝達回路が、抑制信号を駆動回路に伝達する。
【００１３】
したがって、参照電圧が基準電圧より低い場合に参照電圧が上昇する方向に制御を行うことができるので、変圧回路が駆動されずに出力電圧が低下しすぎた場合でも、出力電圧の低下を抑えることができる。また、参照電圧が基準電圧より高い場合に参照電圧が低下する方向に制御を行うことができるので、変圧回路が駆動されて出力電圧が上昇しすぎた場合でも、出力電圧の上昇を抑えることができる。このため、駆動回路を間欠的に動作させた場合でも、待機状態における出力電圧を安定させることができる。
【００１４】
請求項５に係る電源回路は、請求項３又は４に記載の電源回路であって、生成回路は、機器本体の運転状態から待機状態に切り替わる際に、停止期間が徐々に増加するように可変パルス信号の周波数及びデューティ比の少なくとも一方を徐々に変化させて、可変パルス信号を生成する。発振期間は、駆動回路が停止信号を受け取っていない期間である。停止期間は、駆動回路が停止信号を受け取っている期間である。
【００１５】
この電源回路では、生成回路が、機器本体の運転状態から待機状態に切り替わる際に、停止期間が徐々に増加するように可変パルス信号の周波数及びデューティ比の少なくとも一方を徐々に変化させて、可変パルス信号を生成する。駆動制御回路に、可変パルス信号が、機器本体の待機状態において入力される。駆動制御回路が、停止信号を可変パルス信号に基づいて生成する。伝達回路が、停止信号を受け取ることができる。伝達回路が、停止信号を駆動回路に伝達する。電圧制御回路が、変圧回路の出力電圧の変化を検出して、抑制信号を生成する。伝達回路が、抑制信号を駆動回路に伝達する。これにより、駆動回路が、停止期間のとき、発振信号を変圧回路へ供給せず、変圧回路を駆動しないようにすることができる。駆動回路が、発振期間のとき、抑制信号に基づいて変圧回路の駆動を制御することができる。すなわち、駆動回路が、発振期間のとき、抑制信号が変圧回路の出力電圧の低下を抑制する信号であることに応じて発振信号の駆動デューティを上げて、出力電圧を上昇させることができる。駆動回路が、発振期間のとき、抑制信号が変圧回路の出力電圧の上昇を抑制する信号であることに応じて発振信号の駆動デューティを下げて、出力電圧を低下させることができる。変圧回路が駆動されることにより、変圧回路が入力電圧を変圧する。電圧制御回路が、変圧回路の出力電圧の変化を検出して、抑制信号を生成する。
【００１６】
したがって、停止期間が徐々に増加するように停止信号を生成することができるので、変圧回路の出力電圧の急激な変化を抑えることができる。このため、変圧回路の出力電圧の変化が電圧制御回路の許容量を超えることが低減され得るので、駆動回路を間欠的に動作させた場合でも、待機状態における出力電圧を安定させることができる。
なお、「機器本体の運転状態から待機状態に切り替わる際」は、「機器本体の待機状態」に含まれる。
【００１７】
請求項６に係る電源回路は、請求項３又は４に記載の電源回路であって、生成回路は、機器本体の待機状態から運転状態に切り替わる際に、停止期間が徐々に減少するように可変パルス信号の周波数及びデューティ比の少なくとも一方を徐々に変化させて、可変パルス信号を生成する。発振期間は、駆動回路が停止信号を受け取っていない期間である。停止期間は、駆動回路が停止信号を受け取っている期間である。
【００１８】
この電源回路では、生成回路が、機器本体の待機状態から運転状態に切り替わる際に、停止期間が徐々に減少するように可変パルス信号の周波数及びデューティ比の少なくとも一方を徐々に変化させて、可変パルス信号を生成する。駆動制御回路に、可変パルス信号が、機器本体の待機状態において入力される。駆動制御回路が、停止信号を可変パルス信号に基づいて生成する。伝達回路が、停止信号を受け取ることができる。伝達回路が、停止信号を駆動回路に伝達する。電圧制御回路が、変圧回路の出力電圧の変化を検出して、抑制信号を生成する。伝達回路が、抑制信号を駆動回路に伝達する。これにより、駆動回路が、停止期間のとき、発振信号を変圧回路へ供給せず、変圧回路を駆動しないようにすることができる。駆動回路が、発振期間のとき、抑制信号に基づいて変圧回路の駆動を制御することができる。すなわち、駆動回路が、発振期間のとき、抑制信号が変圧回路の出力電圧の低下を抑制する信号であることに応じて発振信号の駆動デューティを上げて、出力電圧を上昇させることができる。駆動回路が、発振期間のとき、抑制信号が変圧回路の出力電圧の上昇を抑制する信号であることに応じて発振信号の駆動デューティを下げて、出力電圧を低下させることができる。変圧回路が駆動されることにより、変圧回路が入力電圧を変圧する。電圧制御回路が、変圧回路の出力電圧の変化を検出して、抑制信号を生成する。
【００１９】
したがって、停止期間が徐々に減少するように停止信号を生成することができるので、変圧回路の出力電圧の急激な変化を抑えることができる。このため、変圧回路の出力電圧の変化が電圧制御回路の許容量を超えることが低減され得るので、駆動回路を間欠的に動作させた場合でも、待機状態における出力電圧を安定させることができる。
なお、「機器本体の待機状態から運転状態に切り替わる際」は、「機器本体の待機状態」に含まれる。
【００２０】
請求項７に係る電源回路は、請求項３から６のいずれかに記載の電源回路であって、駆動回路は、スイッチング素子と発振素子と発振制御素子とを有する。スイッチング素子は、ＯＮ／ＯＦＦすることにより変圧回路に発振信号を供給する。発振素子は、発振信号を生成する。発振信号は、スイッチング素子をＯＮ／ＯＦＦさせて発振させるための信号である。発振制御素子は、停止信号に基づいて、発振信号を制御する。発振制御素子は、停止期間のとき、発振信号をスイッチング素子に供給しない。停止期間は、停止信号を受け取っている期間である。発振制御素子は、発振期間のとき、抑制信号に基づいて、発振信号をスイッチング素子に供給することを制御する。発振期間は、停止信号を受け取っていない期間である。
【００２１】
この電源回路では、駆動制御回路に、可変パルス信号が、機器本体の待機状態において入力される。駆動制御回路が、停止信号を可変パルス信号に基づいて生成する。伝達回路が、停止信号を受け取ることができる。伝達回路が、停止信号を駆動回路に伝達する。電圧制御回路が、変圧回路の出力電圧の変化を検出して、抑制信号を生成する。伝達回路が、抑制信号を駆動回路に伝達する。駆動回路の発振制御素子が、停止信号と抑制信号とを受け取ることができる。駆動回路の発振素子が、発振信号を生成する。駆動回路の発振制御素子が、発振信号を受け取ることができる。駆動回路の発振制御素子が、停止信号に基づいて発振信号を制御する。駆動回路の発振制御素子が、停止期間のとき、発振信号をスイッチング素子に供給しない。駆動回路の発振制御素子が、発振期間のとき、抑制信号に基づいて、発振信号をスイッチング素子に供給することを制御する。例えば、駆動回路の発振制御素子が、発振期間のとき、抑制信号が変圧回路の出力電圧の上昇を抑制する信号であることに応じて発振信号の駆動デューティを下げて、出力電圧を低下させるようにすることができる。例えば、駆動回路の発振制御素子が、発振期間のとき、抑制信号が変圧回路の出力電圧の低下を抑制する信号であることに応じて発振信号の駆動デューティを上げて、出力電圧を上昇させるようにすることができる。駆動回路のスイッチング素子が、発振信号を受け取ることにより、ＯＮ／ＯＦＦすることができる。駆動回路のスイッチング素子が、ＯＮ／ＯＦＦすることにより変圧回路に発振信号を供給する。
【００２２】
したがって、駆動回路がスイッチング素子を有するので、駆動回路の動作時間を減らすことによりスイッチング素子のＯＮ／ＯＦＦ回数を減らすことができる。このため、スイッチング素子による電力損失を減らすことができるので、発振信号の周波数が高い場合でも待機状態における消費電力を低減することができる。
請求項８に係る電源回路は、請求項１から７のいずれかに記載の電源回路であって、駆動制御回路は、パルス入力端子とトランジスタ素子とを有する。パルス入力端子には、可変パルス信号が、機器本体の待機状態において入力される。トランジスタ素子は、可変パルス信号に基づいてＯＮ／ＯＦＦする。トランジスタ素子は、ＯＮすることにより停止信号を発生し、ＯＦＦすることにより停止信号を発生しない。あるいは、トランジスタ素子は、ＯＦＦすることにより停止信号を発生し、ＯＮすることにより停止信号を発生しない。
【００２３】
この電源回路では、駆動制御回路のパルス入力端子に、可変パルス信号が、機器本体の待機状態において入力される。駆動制御回路のトランジスタ素子が、可変パルス信号に基づいてＯＮ／ＯＦＦする。トランジスタ素子が、ＯＮすることにより停止信号を発生し、ＯＦＦすることにより停止信号を発生しない。あるいは、トランジスタ素子が、ＯＦＦすることにより停止信号を発生し、ＯＮすることにより停止信号を発生しない。
【００２４】
したがって、駆動制御回路を簡易に構成することができる。このため、簡易な回路構成で停止信号を発生させることができる。
なお、トランジスタ素子は、例えば、バイポーラトランジスタでもよいし、電界効果トランジスタでもよい。
請求項９に係る制御方法は、機器本体に電力を供給するための電源回路において、駆動回路が制御される制御方法であって、入力ステップと停止信号生成ステップと第１伝達ステップとを備える。駆動回路は、変圧回路に発振信号を供給することにより変圧回路を駆動する。変圧回路は、入力電圧を変圧する。入力ステップでは、可変パルス信号が、機器本体の待機状態において入力される。可変パルス信号は、周波数及びデューティ比の少なくとも一方が可変である。停止信号生成ステップでは、停止信号が可変パルス信号に基づいて生成される。停止信号は、駆動回路を停止させる信号である。第１伝達ステップでは、停止信号が駆動回路に伝達される。
【００２５】
この制御方法では、入力ステップにおいて、可変パルス信号が、機器本体の待機状態において入力される。停止信号生成ステップにおいて、停止信号が可変パルス信号に基づいて生成される。第１伝達ステップにおいて、停止信号が受け取られ得る。第１伝達ステップにおいて、停止信号が駆動回路に伝達される。これにより、駆動回路により、停止信号が受け取られている期間である停止期間のとき、発振信号が変圧回路へ供給されず、変圧回路が駆動されないようにされ得る。駆動回路により、停止信号が受け取られていない期間である発振期間のとき、変圧回路の出力電圧が低下されすぎたことに応じて発振信号の駆動デューティが上げられて、出力電圧が上昇させられ得る。駆動回路により、発振期間のとき、変圧回路の出力電圧が上昇されすぎたことに応じて発振信号の駆動デューティが下げられて、出力電圧が低下させられ得る。
【００２６】
したがって、可変パルス信号に基づいて駆動回路の動作を制御することができるので、発振信号の周波数が高い場合でも駆動回路を間欠的に動作させて、変圧回路に発振信号を間欠的に供給することができる。このため、待機状態における消費電力が所定値以下となるように駆動回路の動作時間を低減することができるので、発振信号の周波数が高い場合でも待機状態における消費電力を低減することができる。
【００２７】
なお、駆動デューティとは、変圧回路を駆動させる電位を取る時間の発振信号の周期に対する割合である。
請求項１０に係る制御方法は、請求項９に記載の制御方法であって、電圧制御ステップと第２伝達ステップとをさらに備える。電圧制御ステップでは、変圧回路の出力電圧の変化が検出され、抑制信号が生成される。抑制信号は、出力電圧の変化が抑制されるための信号である。第２伝達ステップでは、抑制信号が駆動回路に伝達される。
【００２８】
この制御方法では、電圧制御ステップにおいて、変圧回路の出力電圧の変化が検出されて、抑制信号が生成される。第２伝達ステップにおいて、抑制信号が駆動回路に伝達される。第１伝達ステップにおいて、停止信号が駆動回路に伝達される。これにより、駆動回路に停止信号が受け取られている期間である停止期間のとき、発振信号が変圧回路へ供給されず、変圧回路が駆動されないようにされ得る。駆動回路により、停止信号が受け取られていない期間である発振期間のとき、抑制信号に基づいて変圧回路の駆動が制御され得る。すなわち、駆動回路により、発振期間のとき、抑制信号が変圧回路の出力電圧の低下を抑制する信号であることに応じて発振信号の駆動デューティが上げられて、出力電圧が上昇させられ得る。駆動回路により、発振期間のとき、抑制信号が変圧回路の出力電圧の上昇を抑制する信号であることに応じて発振信号の駆動デューティが下げられて、出力電圧が低下させられ得る。変圧回路が駆動されることにより、変圧回路により入力電圧が変圧される。
【００２９】
したがって、変圧回路の出力電圧の変化を検出して、出力電圧の変化を抑制することができるので、変圧回路が駆動されずに出力電圧が低下しすぎた場合でも、出力電圧の低下を抑えることができる。また、変圧回路が駆動されて出力電圧が上昇しすぎた場合でも、出力電圧の上昇を抑えることができる。このため、駆動回路を間欠的に動作させた場合でも、待機状態における出力電圧を安定させることができる。
【００３０】
請求項１１に係る制御方法は、請求項１０に記載の制御方法であって、パルス信号生成ステップをさらに備える。パルス信号生成ステップでは、機器本体の運転状態から待機状態に切り替わる際に、停止期間が徐々に増加するように可変パルス信号の周波数及びデューティ比の少なくとも一方が徐々に変化させられて、可変パルス信号が生成される。停止期間は、駆動回路が停止信号を受け取っている期間である。
【００３１】
この制御方法では、パルス信号生成ステップにおいて、機器本体の運転状態から待機状態に切り替わる際に、停止期間が徐々に増加するように可変パルス信号の周波数及びデューティ比の少なくとも一方が徐々に変化させられて、可変パルス信号が生成される。入力ステップにおいて、可変パルス信号が、機器本体の待機状態において入力される。停止信号生成ステップにおいて、停止信号が可変パルス信号に基づいて生成される。第１伝達ステップにおいて、停止信号が受け取られ得る。第１伝達ステップにおいて、停止信号が駆動回路に伝達される。電圧制御ステップにおいて、変圧回路の出力電圧の変化が検出されて、抑制信号が生成される。第２伝達ステップにおいて、抑制信号が駆動回路に伝達される。これにより、駆動回路により、停止期間のとき、発振信号が変圧回路へ供給されず、変圧回路が駆動されないようにされ得る。駆動回路により、発振期間のとき、抑制信号に基づいて変圧回路の駆動が制御され得る。すなわち、駆動回路により、停止信号を受け取っていない期間である発振期間のとき、抑制信号が変圧回路の出力電圧の低下を抑制する信号であることに応じて発振信号の駆動デューティが上げられて、出力電圧が上昇させられ得る。駆動回路により、発振期間のとき、抑制信号が変圧回路の出力電圧の上昇を抑制する信号であることに応じて発振信号の駆動デューティが下げられて、出力電圧が低下させられ得る。変圧回路が駆動されることにより、変圧回路により入力電圧が変圧される。電圧制御ステップにおいて、変圧回路の出力電圧の変化が検出されて、抑制信号が生成される。
【００３２】
したがって、停止期間が徐々に増加するように停止信号を生成することができるので、変圧回路の出力電圧の急激な変化を抑えることができる。このため、変圧回路の出力電圧の変化が電圧制御ステップにおける許容量を超えることが低減され得るので、駆動回路を間欠的に動作させた場合でも、待機状態における出力電圧を安定させることができる。
請求項１２に係る制御方法は、請求項１０に記載の制御方法であって、パルス信号生成ステップをさらに備える。パルス信号生成ステップでは、機器本体の待機状態から運転状態に切り替わる際に、停止期間が徐々に減少するように可変パルス信号の周波数及びデューティ比の少なくとも一方が徐々に変化させられて、可変パルス信号が生成される。停止期間は、駆動回路が停止信号を受け取っている期間である。
【００３３】
この電源回路では、パルス信号生成ステップにおいて、機器本体の待機状態から運転状態に切り替わる際に、停止期間が徐々に減少するように可変パルス信号の周波数及びデューティ比の少なくとも一方が徐々に変化させられて、可変パルス信号が生成される。入力ステップにおいて、可変パルス信号が、機器本体の待機状態において入力される。停止信号生成ステップにおいて、停止信号が可変パルス信号に基づいて生成される。第１伝達ステップにおいて、停止信号が受け取られ得る。第１伝達ステップにおいて、停止信号が駆動回路に伝達される。電圧制御ステップにおいて、変圧回路の出力電圧の変化が検出されて、抑制信号が生成される。第２伝達ステップにおいて、抑制信号が駆動回路に伝達される。これにより、駆動回路により、停止期間のとき、発振信号が変圧回路へ供給されず、変圧回路が駆動されないようにされ得る。駆動回路により、停止信号を受け取っていない期間である発振期間のとき、抑制信号に基づいて変圧回路の駆動が制御され得る。すなわち、駆動回路により、発振期間のとき、抑制信号が変圧回路の出力電圧の低下を抑制する信号であることに応じて発振信号の駆動デューティが上げられて、出力電圧が上昇させられ得る。駆動回路により、発振期間のとき、抑制信号が変圧回路の出力電圧の上昇を抑制する信号であることに応じて発振信号の駆動デューティが下げられて、出力電圧が低下させられ得る。変圧回路が駆動されることにより、変圧回路により入力電圧が変圧される。電圧制御ステップにおいて、変圧回路の出力電圧の変化が検出されて、抑制信号が生成される。
【００３４】
したがって、停止期間が徐々に減少するように停止信号を生成することができるので、変圧回路の出力電圧の急激な変化を抑えることができる。このため、変圧回路の出力電圧の変化が電圧制御ステップにおける許容量を超えることが低減され得るので、駆動回路を間欠的に動作させた場合でも、待機状態における出力電圧を安定させることができる。
【発明の効果】
【００３５】
請求項１に係る電源回路では、可変パルス信号に基づいて駆動回路の動作を制御することができるので、発振信号の周波数が高い場合でも駆動回路を間欠的に動作させて、変圧回路に発振信号を間欠的に供給することができる。このため、待機状態における消費電力が所定値以下となるように駆動回路の動作時間を低減することができるので、発振信号の周波数が高い場合でも待機状態における消費電力を低減することができる。
【００３６】
請求項２に係る電源回路では、可変パルス信号に基づいて駆動回路の動作を制御することができるので、発振信号の周波数が高い場合でも駆動回路を間欠的に動作させて、変圧回路に発振信号を間欠的に供給することができる。このため、待機状態における消費電力が所定値以下となるように駆動回路の動作時間を低減することができるので、発振信号の周波数が高い場合でも待機状態における消費電力を低減することができる。
【００３７】
請求項３に係る電源回路では、変圧回路の出力電圧の変化を検出して、出力電圧の変化を抑制することができるので、変圧回路が駆動されずに出力電圧が低下しすぎた場合でも、出力電圧の低下を抑えることができる。また、変圧回路が駆動されて出力電圧が上昇しすぎた場合でも、出力電圧の上昇を抑えることができる。このため、駆動回路を間欠的に動作させた場合でも、待機状態における出力電圧を安定させることができる。
【００３８】
請求項４に係る電源回路では、参照電圧が基準電圧より低い場合に参照電圧が上昇する方向に制御を行うことができるので、変圧回路が駆動されずに出力電圧が低下しすぎた場合でも、出力電圧の低下を抑えることができる。また、参照電圧が基準電圧より高い場合に参照電圧が低下する方向に制御を行うことができるので、変圧回路が駆動されて出力電圧が上昇しすぎた場合でも、出力電圧の上昇を抑えることができる。このため、駆動回路を間欠的に動作させた場合でも、待機状態における出力電圧を安定させることができる。
【００３９】
請求項５に係る電源回路では、停止期間が徐々に増加するように停止信号を生成することができるので、変圧回路の出力電圧の急激な変化を抑えることができる。このため、変圧回路の出力電圧の変化が電圧制御回路の許容量を超えることが低減され得るので、駆動回路を間欠的に動作させた場合でも、待機状態における出力電圧を安定させることができる。
【００４０】
請求項６に係る電源回路では、停止期間が徐々に減少するように停止信号を生成することができるので、変圧回路の出力電圧の急激な変化を抑えることができる。このため、変圧回路の出力電圧の変化が電圧制御回路の許容量を超えることが低減され得るので、駆動回路を間欠的に動作させた場合でも、待機状態における出力電圧を安定させることができる。
【００４１】
請求項７に係る電源回路では、駆動回路がスイッチング素子を有するので、駆動回路の動作時間を減らすことによりスイッチング素子のＯＮ／ＯＦＦ回数を減らすことができる。このため、スイッチング素子による電力損失を減らすことができるので、発振信号の周波数が高い場合でも待機状態における消費電力を低減することができる。
請求項８に係る電源回路では、駆動制御回路を簡易に構成することができる。このため、簡易な回路構成で停止信号を発生させることができる。
【００４２】
請求項９に係る制御方法では、可変パルス信号に基づいて駆動回路の動作を制御することができるので、発振信号の周波数が高い場合でも駆動回路を間欠的に動作させて、変圧回路に発振信号を間欠的に供給することができる。このため、待機状態における消費電力が所定値以下となるように駆動回路の動作時間を低減することができるので、発振信号の周波数が高い場合でも待機状態における消費電力を低減することができる。
【００４３】
請求項１０に係る制御方法では、変圧回路の出力電圧の変化を検出して、出力電圧の変化を抑制することができるので、変圧回路が駆動されずに出力電圧が低下しすぎた場合でも、出力電圧の低下を抑えることができる。また、変圧回路が駆動されて出力電圧が上昇しすぎた場合でも、出力電圧の上昇を抑えることができる。このため、駆動回路を間欠的に動作させた場合でも、待機状態における出力電圧を安定させることができる。
【００４４】
請求項１１に係る制御方法では、停止期間が徐々に増加するように停止信号を生成することができるので、変圧回路の出力電圧の急激な変化を抑えることができる。このため、変圧回路の出力電圧の変化が電圧制御ステップにおける許容量を超えることが低減され得るので、駆動回路を間欠的に動作させた場合でも、待機状態における出力電圧を安定させることができる。
【００４５】
請求項１２に係る制御方法では、停止期間が徐々に減少するように停止信号を生成することができるので、変圧回路の出力電圧の急激な変化を抑えることができる。このため、変圧回路の出力電圧の変化が電圧制御ステップにおける許容量を超えることが低減され得るので、駆動回路を間欠的に動作させた場合でも、待機状態における出力電圧を安定させることができる。
【発明を実施するための最良の形態】
【００４６】
［第１実施形態］
本発明の第１実施形態にかかる電源回路１の構成図を図１に示す。また、電源回路１の各構成要素の回路図を図２〜図７に示す。図１に示す電源回路１は、機器本体７０に電力を供給するための回路である。
＜電源回路１の全体構成＞
この電源回路１は、図１に示すように主としてマイコン７１，駆動制御回路１０，電圧制御回路２０，伝達回路３０，駆動回路４０，変圧回路５０及び分圧回路６０を備える。
【００４７】
＜駆動制御回路１０の構成＞
図１に示す駆動制御回路１０は、図２に示すように、主としてパルス入力端子１１，トランジスタ素子Ｑ１７及び端子１８を備える。
パルス入力端子１１には、可変パルス信号（図８〜図１１参照）が、機器本体７０（図１参照）の待機状態において入力される。トランジスタ素子Ｑ１７が、可変パルス信号（図８〜図１１参照）に基づいて、ＯＮ／ＯＦＦする。トランジスタ素子Ｑ１７が、ＯＮすることによりコレクタ・エミッタ間に電流を流す。すなわち、トランジスタ素子Ｑ１７が、停止信号を発生する。トランジスタ素子Ｑ１７が、ＯＦＦすることによりコレクタ・エミッタ間に電流を流さない。すなわち、トランジスタ素子Ｑ１７が、停止信号を発生しない。トランジスタ素子Ｑ１７が、停止信号を発生した場合、端子１８経由で停止信号を伝達回路３０（図１参照）へ渡す。
【００４８】
＜電圧制御回路２０の構成＞
図１に示す電圧制御回路２０は、図３に示すように、主として電圧入力端子２１，基準電圧素子Ｖ２６，比較素子Ａｍ２２，電圧制御素子Ｑ２３及び端子２５を備える。
電圧入力端子２１には、参照電圧Ｖｃが入力される。参照電圧Ｖｃが、変圧回路５０（図１参照）の出力電圧Ｖｏの所定の割合の値である。基準電圧素子Ｖ２６が、基準電圧Ｖｒｆを有する。比較素子Ａｍ２２の非反転入力端子に、参照電圧Ｖｃが入力される。比較素子Ａｍ２２の反転入力端子に、基準電圧Ｖｒｆが入力される。比較素子Ａｍ２２が、参照電圧Ｖｃと基準電圧Ｖｒｆとを比較する。比較素子Ａｍ２２が、（Ｖｃ−Ｖｒｆ）×（増幅度）の電圧を出力する。電圧制御素子Ｑ２３のベース・エミッタ間に（Ｖｃ−Ｖｒｆ）×（増幅度）の電圧がかかる。Ｖｃ＜Ｖｒｆの場合（図９，図１１で示す出力電圧Ｖｏ＜Ｖｏｌの場合）、電圧制御素子Ｑ２３のベース端子に流れ込む電流が負の値となるので、電圧制御素子Ｑ２３がＯＦＦする。すなわち、電圧制御素子Ｑ２３が、出力電圧Ｖｏの低下を抑制（参照電圧Ｖｃの低下を抑制）する抑制信号を生成する。Ｖｃ＞Ｖｒｆの場合（図９，図１１で示す出力電圧Ｖｏ＞Ｖｏｈの場合）、電圧制御素子Ｑ２３のベース端子に流れ込む電流が正の値となるので、電圧制御素子Ｑ２３がＯＮする。すなわち、電圧制御素子Ｑ２３が、出力電圧Ｖｏの上昇を抑制（参照電圧Ｖｃの上昇を抑制）する抑制信号を生成する。電圧制御素子Ｑ２３は、端子２５を経由して抑制信号を伝達回路３０（図１参照）へ渡す。
【００４９】
＜伝達回路３０の構成＞
図１に示す伝達回路３０は、図４に示すように、主として発光ダイオードＤ３１，受光トランジスタＱ３２及び端子３５，３６，３７，３８，３９を備える。端子３６は、変圧回路５０（図１参照）の２次側に接続され、端子３８は、変圧回路５０（図１参照）の１次側に接続されている。伝達回路３０では、変圧回路５０（図１参照）の２次側の電圧（出力電圧Ｖｏ）と１次側の電圧（入力電圧Ｖｉ）との干渉を避けるために、発光ダイオードＤ３１から受光トランジスタＱ３２への信号の伝達を、光信号を介して行うこととして、発光ダイオードＤ３１と受光トランジスタＱ３２とは電気的に絶縁されたものとしている。
【００５０】
トランジスタ素子Ｑ１７（図２参照）がＯＮすることにより、図４に示す端子３６と発光ダイオードＤ３１と端子３７と端子１８（図２参照）とトランジスタ素子Ｑ１７（図２参照）とを経由して電流が流れる。すなわち、発光ダイオードＤ３１が、停止信号を受け取る。発光ダイオードＤ３１に電流が流れることにより、発光ダイオードＤ３１が発光する。光信号に変換された停止信号は、受光トランジスタＱ３２で受光される。これにより、受光トランジスタＱ３２がＯＮして、受光トランジスタＱ３２のコレクタ・エミッタ間に電流が流れる。すなわち、受光トランジスタＱ３２が、端子３９を経由して停止信号を駆動回路４０（図１参照）へ伝達する。
【００５１】
図３に示すトランジスタＱ２３がＯＮすることにより、図４に示す端子３６と発光ダイオードＤ３１と端子３５と端子２５（図３）と電圧制御素子Ｑ２３（図３）とを経由して、電流が流れる。すなわち、発光ダイオードＤ３１が、出力電圧Ｖｏの上昇を抑制（参照電圧Ｖｃの上昇を抑制）する抑制信号を受け取る。発光ダイオードＤ３１に電流が流れることにより、発光ダイオードＤ３１が発光する。光信号に変換された抑制信号は、受光トランジスタＱ３２で受光される。これにより、受光トランジスタＱ３２がＯＮして、受光トランジスタＱ３２のコレクタ・エミッタ間に電流が流れる。すなわち、受光トランジスタＱ３２が、端子３９を経由して、出力電圧Ｖｏの上昇を抑制（参照電圧Ｖｃの上昇を抑制）する抑制信号を駆動回路４０（図１参照）へ伝達する。
【００５２】
一方、図３に示すトランジスタＱ２３がＯＦＦすることにより、図４に示す発光ダイオードＤ３１に電流が流れない。すなわち、発光ダイオードＤ３１が、出力電圧Ｖｏの低下を抑制（参照電圧Ｖｃの低下を抑制）する抑制信号を受け取る。発光ダイオードＤ３１に電流が流れないので、発光ダイオードＤ３１が発光しない。光信号は、受光トランジスタＱ３２で受光されない。これにより、受光トランジスタＱ３２がＯＦＦしたままであり、受光トランジスタＱ３２のコレクタ・エミッタ間に電流が流れない。すなわち、受光トランジスタＱ３２が、端子３９を経由して、出力電圧Ｖｏの低下を抑制（参照電圧Ｖｃの低下を抑制）する抑制信号を駆動回路４０（図１参照）へ伝達する。
【００５３】
＜駆動回路４０の構成＞
図１に示す駆動回路４０は、図５に示すように、主としてスイッチング素子ＴＮ４１，発振素子４３，発振制御素子４２及び端子４５を備える。
図５に示す発振制御素子４２が制御入力端子４４を有しており、トランジスタＱ３２（図４参照）がＯＮすることにより制御入力端子４４に所定値以上の電流が連続して流れ込む。すなわち、発振制御素子４２が、制御入力端子４４を介して、停止信号を受け取る。あるいは、トランジスタＱ３２（図４参照）がＯＮすることにより制御入力端子４４に所定値以上の電流が短時間だけ流れ込む。すなわち、発振制御素子４２が、制御入力端子４４を介して、出力電圧Ｖｏの上昇を抑制（参照電圧Ｖｃの上昇を抑制）する抑制信号を受け取る。また、トランジスタＱ３２（図４参照）がＯＦＦしているとき、制御入力端子４４には、所定値以上の電流が流れ込まない。すなわち、発振制御素子４２が、制御入力端子４４を介して、出力電圧Ｖｏの低下を抑制（参照電圧Ｖｃの低下を抑制）する抑制信号を受け取る。
【００５４】
発振素子４３が、発振信号を生成する。発振制御素子４２が、発振素子４３から発振信号を受け取る。発振制御素子４２が、停止信号に基づいて発振信号を制御する。発振制御素子４２が、停止信号（電流）を受け取っている期間である停止期間のとき、発振信号をスイッチング素子ＴＮ４１に供給しない。スイッチング素子ＴＮ４１のゲート端子が発振信号を受け取らないので、スイッチング素子ＴＮ４１がＯＦＦしたままである。スイッチング素子ＴＮ４１がＯＦＦしたままなので、ドレイン電流が流れずスイッチング素子ＴＮ４１が発振しない。すなわち、スイッチング素子ＴＮ４１がＯＦＦしたままであり、スイッチング素子ＴＮ４１が、端子４５を経由して変圧回路５０（図１参照）に発振信号を供給しない。
【００５５】
発振制御素子４２が、停止信号を受け取っていない期間である発振期間のとき、抑制信号に基づいて、発振信号をスイッチング素子ＴＮ４１に供給することを制御する。すなわち、発振制御素子４２が、発振期間のとき、抑制信号が変圧回路５０（図１参照）の出力電圧Ｖｏの上昇を抑制する信号であることに応じて、駆動デューティの小さい発振信号をスイッチング素子ＴＮ４１に供給する。ここで、駆動デューティとは、変圧回路５０を駆動させる電位（スイッチング素子ＴＮ４１をＯＮさせる電位；Ｈｉｇｈレベル）を取る時間の発振信号の周期に対する割合である。スイッチング素子ＴＮ４１のゲート端子が発振信号を受け取り、スイッチング素子ＴＮ４１がＯＮ／ＯＦＦする。スイッチング素子ＴＮ４１がＯＮ／ＯＦＦすることにより、ドレイン電流が流れたり流れなかったりしてスイッチング素子ＴＮ４１が発振する。すなわち、スイッチング素子ＴＮ４１が、ＯＮ／ＯＦＦすることにより、端子４５を経由して変圧回路５０（図１参照）に発振信号を供給する。
【００５６】
一方、発振制御素子４２が、発振期間のとき、抑制信号が変圧回路５０（図１参照）の出力電圧Ｖｏの低下を抑制する信号であることに応じて、駆動デューティの大きい発振信号をスイッチング素子ＴＮ４１に供給する。ここで、駆動デューティとは、変圧回路５０を駆動させる電位（スイッチング素子ＴＮ４１をＯＮさせる電位；Ｈｉｇｈレベル）を取る時間の発振信号の周期に対する割合である。スイッチング素子ＴＮ４１のゲート端子が発振信号を受け取り、スイッチング素子ＴＮ４１がＯＮ／ＯＦＦする。スイッチング素子ＴＮ４１がＯＮ／ＯＦＦすることにより、ドレイン電流が流れたり流れなかったりしてスイッチング素子ＴＮ４１が発振する。すなわち、スイッチング素子ＴＮ４１が、ＯＮ／ＯＦＦすることにより、端子４５を経由して変圧回路５０（図１参照）に発振信号を供給する。
【００５７】
＜変圧回路５０の構成＞
図１に示す変圧回路５０は、図６に示すように、主として直流電圧入力端子５３，発振信号入力端子５４，トランス５８，整流平滑回路５６及び電圧出力端子５５，５７を備える。トランス５８は、主として１次コイル５１と２次コイル５２とコア５８ａとを有する。
【００５８】
図６に示す直流電圧入力端子５３には、入力電圧Ｖｉが常に印加されている。発振期間において、スイッチング素子ＴＮ４１（図５参照）がＯＮ／ＯＦＦされることにより、端子５３と発振信号入力端子５４とを経由して、電流が１次コイル５１に流されたり流されなかったりする。スイッチング素子ＴＮ４１（図５参照）がＯＮしたとき、端子５３と発振信号入力端子５４とを経由して増加していく電流が１次コイル５１に流される。すなわち、端子４５（図５参照）及び発振信号入力端子５４を経由して発振信号（Ｈｉｇｈレベル）が１次コイル５１に供給される。このとき、１次コイル５１を流れる電流に変化があるので、１次コイル５１に磁束が発生する。そのため、コア５８ａが磁化される。次に、スイッチング素子ＴＮ４１（図５参照）がＯＦＦしたとき、端子５３と発振信号入力端子５４とを経由して電流が１次コイル５１に流されない。すなわち、端子４５（図５参照）及び発振信号入力端子５４を経由して発振信号（Ｌｏｗレベル）が１次コイル５１に供給される。そのため、コア５８ａにより発生している磁界を打ち消す方向へ、２次コイル５２に誘導電流が流れるとともに、２次コイル５２の両端に誘導電圧が発生する。この誘導電圧は、交流電圧なので、整流平滑回路５６で整流平滑化されて、直流電圧へと変換される。この直流電圧は、出力電圧Ｖｏとして、電圧出力端子５５を経由して機器本体７０（図１参照）に供給されるとともに、電圧出力端子５７を経由して分圧回路６０（図１参照）へ供給される。
【００５９】
なお、前記の駆動デューティが大きいほど、コア５８ａに蓄えられる磁界エネルギーが大きくなるので、２次コイル５２の両端に誘導電圧も大きくなり、出力電圧Ｖｏが上昇するようになる。前記の駆動デューティが小さいほど、コア５８ａに蓄えられる磁界エネルギーが小さくなるので、２次コイル５２の両端に誘導電圧も小さくなり、出力電圧Ｖｏが上昇しにくくなるか又は低下するようになる。
【００６０】
一方、停止期間において、スイッチング素子ＴＮ４１（図５参照）がＯＦＦしたままなので、端子５３と発振信号入力端子５４とを経由して１次コイル５１に電流が流れない。すなわち、端子４５（図５参照）及び発振信号入力端子５４を経由して発振信号（Ｈｉｇｈレベル）が１次コイル５１に供給されない。スイッチング素子ＴＮ４１（図５参照）がＯＦＦしたままのとき、端子５３と発振信号入力端子５４とを経由して１次コイル５１に電流が流れないので、１次コイル５１に磁束が発生しない。そのため、コア５８ａが磁化されないので、２次コイル５２に誘導電流が流れず、２次コイル５２の両端に誘導電圧も発生しない。
【００６１】
＜分圧回路６０の構成＞
図１に示す分圧回路６０は、図７に示すように、主として抵抗素子Ｒ６１，抵抗素子Ｒ６２，電圧入力端子６３及び電圧出力端子６４を備える。
電圧出力端子５７（図６参照）を経由して、出力電圧Ｖｏが、図７に示す電圧入力端子６３に入力される。出力電圧Ｖｏが、抵抗素子Ｒ６１（抵抗値もＲ６１で示す）及び抵抗素子Ｒ６２（抵抗値もＲ６２で示す）により分圧されて、参照電圧
Ｖｃ＝Ｖｏ×Ｒ６２／（Ｒ６１＋Ｒ６２）
が生成される。参照電圧Ｖｃは、電圧出力端子６４を経由して電圧制御回路２０へ供給される。
【００６２】
＜電源回路１の動作＞
図１に示す電源回路１の動作を、図８〜図１１に示すタイミングチャートを用いて説明する。図８〜図１１において、波形の左側に信号名を示す。図８，図９は、機器本体７０が運転状態から待機状態に入る際の電源回路１（図１参照）の動作を示し、図１０，図１１は、機器本体７０が待機状態から運転状態に入る際の電源回路１（図１参照）の動作を示している。
【００６３】
図８に示すように、マイコン７１（図１参照）は、タイミングＴ１で機器本体７０（図１参照）の運転停止の指令を受け取り、機器本体７０（図１参照）の運転／停止指令の信号は、電位がＨｉｇｈレベル（以下、Ｈレベルとする）からＬｏｗレベル（以下、Ｌレベルとする）に変わる。マイコン７１（図１参照）は、機器本体７０（図１参照）の運転停止の指令に基づいて、タイミングＴ２で２次側接続負荷の信号をＨレベルからＬレベルへ変える。これにより、機器本体７０に備えられている２次側接続負荷が停止される。そして、タイミングＴ３において、機器本体７０が運転状態から待機状態に切り替わる。
【００６４】
マイコン７１（図１参照）は、図８に示すタイミングＴ３から期間ｔ３０経過後のタイミングであるタイミングＴ４において、可変パルス信号の発生を開始して、駆動制御回路１０（図１参照）へ可変パルス信号を供給し始める。これにより、端子１１の入力の信号が、Ｌレベルから、ＬレベルとＨレベルとを繰り返すようになり、電源回路１（図１参照）がバーストモード（間欠発振モード）に入る。ここで、可変パルス信号は、タイミングＴ５まで、周波数１／ｔ１〜１／ｔ６が一定であり、デューティ比ｔ１ｂ／（ｔ１ａ＋ｔ１ｂ）〜ｔ６ｂ／（ｔ６ａ＋ｔ６ｂ）が徐々に増加している。可変パルス信号は、タイミングＴ５以降、周波数１／ｔ６〜１／ｔ８が一定であり、デューティ比ｔ６ｂ／（ｔ６ａ＋ｔ６ｂ）〜ｔ８ｂ／（ｔ８ａ＋ｔ８ｂ）も一定である。
【００６５】
図９に示すように、電源回路１（図１参照）がバーストモード（間欠発振モード）に入るタイミングＴ４までは、駆動制御回路１０（図１参照）のパルス入力端子１１の入力の信号がＬレベルである。タイミングＴ４までは、電圧制御回路４０の電圧制御素子Ｑ２３（図３参照）の作用により、変圧回路５０（図１参照）の出力電圧Ｖｏが下限値Ｖｏｌ以下になると、駆動回路４０のスイッチング素子ＴＮ４１が発振を始め、出力電圧Ｖｏが上昇を始める。すなわち、スイッチング素子ＴＮ４１のドレイン電流の信号が、図９に示すように変動する。また、タイミングＴ４までは、電圧制御回路４０の電圧制御素子Ｑ２３（図３参照）の作用により、変圧回路５０（図１参照）の出力電圧Ｖｏが上限値Ｖｏｈ以上になると、駆動回路４０のスイッチング素子ＴＮ４１が発振を停止し、出力電圧Ｖｏが下降を始める。すなわち、スイッチング素子ＴＮ４１のドレイン電流の信号が、図９に示すように変動する。
【００６６】
タイミングＴ４以降、パルス入力端子１１の入力の信号が、ＬレベルとＨレベルとを繰り返すようになる。パルス入力端子１１の入力の信号がＬレベルのとき（ｔ１ａ〜ｔ８ａのとき）、電源回路１（図１参照）がタイミングＴ４までと同様の動作をして、スイッチング素子ＴＮ４１のドレイン電流の信号が、図９に示すように変動する。すなわち、期間ｔ１ａ〜ｔ８ａは、駆動回路４０が停止信号を受け取っていない期間である発振期間である。期間パルス入力端子１１の入力の信号がＨレベルのとき（ｔ１ｂ〜ｔ８ｂのとき）、駆動制御回路１０（図１参照）のトランジスタ素子Ｑ１７（図２参照）がＯＮすることにより、停止信号が伝達回路３０（図１参照）を経由して駆動回路４０へ伝達され、駆動回路４０のスイッチング素子ＴＮ４１の発振が停止され、スイッチング素子ＴＮ４１のドレイン電流の信号が、図９に示すように０レベルになる。すなわち、期間ｔ１ｂ〜ｔ８ｂは、駆動回路４０が停止信号を受け取っている期間である停止期間である。なお、停止期間においては、出力電圧Ｖｏは常に減少傾向になる。
【００６７】
図１０に示すように、マイコン７１（図１参照）は、タイミングＴ１１で機器本体７０（図１参照）の運転開始の指令を受け取り、機器本体７０（図１参照）の運転／停止指令の信号は、電位がＬレベルからＨレベルに変わる。マイコン７１（図１参照）は、機器本体７０（図１参照）の運転開始の指令に基づいて、タイミングＴ１２において、電源回路１（図１参照）のバーストモード（間欠発振モード）の解除を始める。すなわち、マイコン７１（図１参照）は、可変パルス信号のデューティ比を徐々に減少させ始める。ここで、可変パルス信号は、タイミングＴ１２まで、周波数１／ｔ１１〜１／ｔ１４が一定であり、デューティ比ｔ１１ｂ／（ｔ１１ａ＋ｔ１１ｂ）〜ｔ１４ｂ／（ｔ１４ａ＋ｔ１４ｂ）も一定である。可変パルス信号は、タイミングＴ１２以降、周波数１／ｔ１５〜１／ｔ１９が一定であり、デューティ比ｔ１５ｂ／（ｔ１５ａ＋ｔ１５ｂ）〜ｔ１９ｂ／（ｔ１９ａ＋ｔ１９ｂ）が徐々に減少している。図１０に示すタイミングＴ１３で電源回路１（図１参照）のバーストモード（間欠発振モード）の解除が完了する。
【００６８】
バーストモード（間欠発振モード）の解除が完了する図１０に示すタイミングＴ１３から期間ｔ４０経過後のタイミングであるタイミングＴ１４において、機器本体７０（図１参照）が待機状態から運転状態に切り替わる。マイコン７１（図１参照）は、タイミングＴ１５で２次側接続負荷の信号をＬレベルからＨレベルへ変える。これにより、機器本体７０に備えられている２次側接続負荷が稼働される。
【００６９】
図１１に示すように、電源回路１（図１参照）のバーストモード（間欠発振モード）の解除を完了するタイミングＴ１３までは、パルス入力端子１１の入力の信号が、ＬレベルとＨレベルとを繰り返している。パルス入力端子１１の入力の信号がＬレベルのとき（ｔ１１ａ〜ｔ１９ａのとき）、電源回路１（図１参照）がタイミングＴ４（図９参照）までと同様の動作をして、スイッチング素子ＴＮ４１のドレイン電流の信号が、図１１に示すように変動する。すなわち、期間ｔ１１ａ〜ｔ１９ａは、駆動回路４０が停止信号を受け取っていない期間である発振期間である。パルス入力端子１１の入力の信号がＨレベルのとき（ｔ１１ｂ〜ｔ１９ｂのとき）、駆動制御回路１０（図１参照）のトランジスタ素子Ｑ１７（図２参照）がＯＮすることにより、停止信号が伝達回路３０（図１参照）を経由して駆動回路４０へ伝達され、駆動回路４０のスイッチング素子ＴＮ４１の発振が停止され、スイッチング素子ＴＮ４１のドレイン電流の信号が、図１１に示すように０レベルになる。すなわち、期間ｔ１１ｂ〜ｔ１９ｂは、駆動回路４０が停止信号を受け取っている期間である停止期間である。なお、停止期間においては、出力電圧Ｖｏは常に減少傾向になる。
【００７０】
図１１に示すタイミングＴ１３以降、駆動制御回路１０（図１参照）のパルス入力端子１１の入力の信号がＬレベルである。電圧制御回路４０の電圧制御素子Ｑ２３（図３参照）の作用により、変圧回路５０（図１参照）の出力電圧Ｖｏが下限値Ｖｏｌ以下になると、駆動回路４０のスイッチング素子ＴＮ４１が発振を始め、出力電圧Ｖｏが上昇を始める。すなわち、スイッチング素子ＴＮ４１のドレイン電流の信号が、図１１に示すように変動する。また、電圧制御回路４０の電圧制御素子Ｑ２３（図３参照）の作用により、変圧回路５０（図１参照）の出力電圧Ｖｏが上限値Ｖｏｈ以上になると、駆動回路４０のスイッチング素子ＴＮ４１が発振を停止し、出力電圧Ｖｏが下降を始める。すなわち、スイッチング素子ＴＮ４１のドレイン電流の信号が、図１１に示すように変動する。
【００７１】
＜電源回路１が機器本体７０に電力を供給する処理の流れ＞
図１に示す電源回路１が機器本体７０に電力を供給する処理の流れを、図１２，図１３に示すフローチャートを用いて説明する。
図１２に示すステップＳ１では、機器本体７０が運転状態から待機状態に入るか否かがマイコン７１により判断される。運転状態から待機状態に入ると判断されれば、ステップＳ４へ進められ、運転状態から待機状態に入らないと判断されれば、ステップＳ２へ進められる。
【００７２】
図１２に示すステップＳ２では、機器本体７０が待機状態から運転状態に入るか否かがマイコン７１により判断される。待機状態から運転状態に入ると判断されれば、ステップＳ５へ進められ、待機状態から運転状態に入らないと判断されれば、ステップＳ３へ進められる。
図１２に示すステップＳ３では、機器本体７０が待機状態であるか否かがマイコン７１により判断される。待機状態であると判断されれば、ステップＳ６へ進められ、待機状態でないと判断されれば、ステップＳ１２（図１２，図１３で示す（３））へ進められる。
【００７３】
図１２に示すステップＳ４では、可変パルスが生成される。すなわち、マイコン７１により、図８，図９に示すタイミングＴ４からＴ５におけるパルス入力端子１１の入力の信号に示されるようなパルス信号が生成される。タイミングＴ４からＴ５において、パルス信号は、周波数１／ｔ１〜１／ｔ６が一定であり、デューティ比ｔ１ｂ／（ｔ１ａ＋ｔ１ｂ）〜ｔ６ｂ／（ｔ６ａ＋ｔ６ｂ）が徐々に増加している。
【００７４】
図１２に示すステップＳ５では、可変パルスが生成される。すなわち、マイコン７１により、図１０，図１１に示すタイミングＴ１２からＴ１３におけるパルス入力端子１１の入力の信号に示されるようなパルス信号が生成される。タイミングＴ１２からＴ１３において、可変パルス信号は、周波数１／ｔ１５〜１／ｔ１９が一定であり、デューティ比ｔ１５ｂ／（ｔ１５ａ＋ｔ１５ｂ）〜ｔ１９ｂ／（ｔ１９ａ＋ｔ１９ｂ）が徐々に減少している。
【００７５】
図１２に示すステップＳ６では、可変パルスが生成される。すなわち、マイコン７１により、図８，図９に示すタイミングＴ５以降におけるパルス入力端子１１の入力の信号に示されるようなパルス信号が生成される。あるいは、図１０，図１１に示すタイミングＴ１２以前におけるパルス入力端子１１の入力の信号に示されるようなパルス信号が生成される。図８，図９に示すタイミングＴ５以降において、可変パルス信号は、周波数１／ｔ６〜１／ｔ８が一定であり、デューティ比ｔ６ｂ／（ｔ６ａ＋ｔ６ｂ）〜ｔ８ｂ／（ｔ８ａ＋ｔ８ｂ）も一定である。図１０，図１１に示すタイミングＴ１２以前において、可変パルス信号は、周波数１／ｔ１１〜１／ｔ１４が一定であり、デューティ比ｔ１１ｂ／（ｔ１１ａ＋ｔ１１ｂ）〜ｔ１４ｂ／（ｔ１４ａ＋ｔ１４ｂ）も一定である。
【００７６】
図１２に示すステップＳ７では、可変パルスが入力される。すなわち、機器本体７０（図１参照）の待機状態において、図２に示す駆動制御回路１０のパルス入力端子１１に、可変パルス信号（図８〜図１１参照）が、マイコン７１から入力される。
図１２に示すステップＳ８では、可変パルス信号の電位がＨレベルであるか否かが、駆動制御回路２０のトランジスタ素子Ｑ１７（図２参照）により判断される。Ｈレベルであると判断されれば、ステップＳ９へ進められ、Ｈレベルでない、すなわちＬレベルであると判断されれば、ステップＳ１２（図１２，図１３で示す（３））へ進められる。
【００７７】
図１２に示すステップＳ９では、停止信号が生成される。すなわち、駆動制御回路２０のトランジスタ素子Ｑ１７（図２参照）がＯＮされ、トランジスタ素子Ｑ１７（図２参照）のコレクタ・エミッタ間に電流が流され、停止信号が発生される。
図１２に示すステップＳ１０では、停止信号が伝達される。すなわち、トランジスタ素子Ｑ１７（図２参照）がＯＮされることにより、図４に示す端子３６と発光ダイオードＤ３１と端子３７と端子１８（図２参照）とトランジスタ素子Ｑ１７（図２参照）とを経由して電流が流される。すなわち、発光ダイオードＤ３１により、停止信号が受け取られる。発光ダイオードＤ３１に電流が流されることにより、発光ダイオードＤ３１が発光される。光信号に変換された停止信号は、受光トランジスタＱ３２で受光される。これにより、受光トランジスタＱ３２がＯＮされて、受光トランジスタＱ３２のコレクタ・エミッタ間に電流が流される。すなわち、受光トランジスタＱ３２により、端子３９を経由して停止信号が駆動回路４０（図１参照）へ伝達される。（図１２，図１３で示す（２））。
【００７８】
図１３に示すステップＳ１１（図１３で示す（２））では、駆動回路１０（図１参照）の動作が停止される。すなわち、図５に示す発振制御素子４２により制御入力端子４４が有されており、トランジスタＱ３２（図４参照）がＯＮされることにより制御入力端子４４に電流が流れ込む。すなわち、発振制御素子４２により、制御入力端子４４を介して、停止信号が受け取られる。発振素子４３により、発振信号が生成される。発振制御素子４２により、発振素子４３から発振信号が受け取られる。発振制御素子４２により、停止信号に基づいて発振信号が制御される。発振制御素子４２により、停止信号（電流）が受け取られている期間である停止期間のとき、発振信号がスイッチング素子ＴＮ４１に供給されない。スイッチング素子ＴＮ４１のゲート端子により、発振信号が受け取られないので、ＯＦＦしたままである。スイッチング素子ＴＮ４１がＯＦＦされたままなので、ドレイン電流が流されずスイッチング素子ＴＮ４１が発振されない。すなわち、スイッチング素子ＴＮ４１がＯＦＦされたままであり、スイッチング素子ＴＮ４１により、端子４５を経由して変圧回路５０（図１参照）に発振信号が供給されない。このため、駆動回路１０（図１参照）の動作が停止される。
【００７９】
図１３に示すステップＳ１２（図１３で示す（３））では、出力電圧Ｖｏが制御される。すなわち、電圧出力端子５７（図６参照）を経由して、出力電圧Ｖｏが、図７に示す電圧入力端子６３に入力される。出力電圧Ｖｏが、抵抗素子Ｒ６１（抵抗値もＲ６１で示す）及び抵抗素子Ｒ６２（抵抗値もＲ６２で示す）により分圧されて、参照電圧
Ｖｃ＝Ｒ６２／（Ｒ６１＋Ｒ６２）
が生成される。参照電圧Ｖｃは、電圧出力端子６４を経由して電圧制御回路２０へ供給される。
【００８０】
図３に示す電圧制御回路２０の電圧入力端子２１に、参照電圧Ｖｃが入力される。参照電圧Ｖｃが、変圧回路５０（図１参照）の出力電圧Ｖｏの所定の割合の値
Ｖｃ＝Ｒ６２／（Ｒ６１＋Ｒ６２）
である。基準電圧素子Ｖ２６が、基準電圧Ｖｒｆを有する。比較素子Ａｍ２２の非反転入力端子に、参照電圧Ｖｃが入力される。比較素子Ａｍ２２の反転入力端子に、基準電圧Ｖｒｆが入力される。比較素子Ａｍ２２により、参照電圧Ｖｃと基準電圧Ｖｒｆとが比較される。比較素子Ａｍ２２により、（Ｖｃ−Ｖｒｆ）×（増幅度）の電圧が出力される。電圧制御素子Ｑ２３のベース・エミッタ間に（Ｖｃ−Ｖｒｆ）×（増幅度）の電圧がかけられる。Ｖｃ＜Ｖｒｆの場合（図９，図１１で示す出力電圧Ｖｏ＜Ｖｏｌの場合）、電圧制御素子Ｑ２３のベース端子に流れ込む電流が負の値となるので、電圧制御素子Ｑ２３がＯＦＦされる。すなわち、電圧制御素子Ｑ２３により、出力電圧Ｖｏの低下を抑制（参照電圧Ｖｃの低下を抑制）する抑制信号が生成される。Ｖｃ＞Ｖｒｆの場合（図９，図１１で示す出力電圧Ｖｏ＞Ｖｏｈの場合）、電圧制御素子Ｑ２３のベース端子に流れ込む電流が正の値となるので、電圧制御素子Ｑ２３がＯＮされる。すなわち、電圧制御素子Ｑ２３により、出力電圧Ｖｏの上昇を抑制（参照電圧Ｖｃの上昇を抑制）する抑制信号が生成される。電圧制御素子Ｑ２３により、端子２５を経由して抑制信号が伝達回路３０（図１参照）へ渡される。
【００８１】
図３に示すトランジスタＱ２３がＯＮされることにより、図４に示す端子３６と発光ダイオードＤ３１と端子３５と端子２５（図３）と電圧制御素子Ｑ２３（図３）とを経由して、電流が流される。すなわち、発光ダイオードＤ３１により、出力電圧Ｖｏの上昇を抑制（参照電圧Ｖｃの上昇を抑制）する抑制信号が受け取られる。発光ダイオードＤ３１に電流が流されることにより、発光ダイオードＤ３１が発光される。光信号に変換された抑制信号は、受光トランジスタＱ３２で受光される。これにより、受光トランジスタＱ３２がＯＮされて、受光トランジスタＱ３２のコレクタ・エミッタ間に電流が流される。すなわち、受光トランジスタＱ３２により、端子３９を経由して、出力電圧Ｖｏの上昇を抑制（参照電圧Ｖｃの上昇を抑制）する抑制信号が駆動回路４０（図１参照）へ伝達される。
【００８２】
一方、図３に示すトランジスタＱ２３がＯＦＦされることにより、図４に示す発光ダイオードＤ３１に電流が流されない。すなわち、発光ダイオードＤ３１により、出力電圧Ｖｏの低下を抑制（参照電圧Ｖｃの低下を抑制）する抑制信号が受け取られる。発光ダイオードＤ３１に電流が流されないので、発光ダイオードＤ３１が発光されない。光信号は、受光トランジスタＱ３２で受光されない。これにより、受光トランジスタＱ３２がＯＦＦされたままであり、受光トランジスタＱ３２のコレクタ・エミッタ間に電流が流されない。すなわち、受光トランジスタＱ３２により、端子３９を経由して、出力電圧Ｖｏの低下を抑制（参照電圧Ｖｃの低下を抑制）する抑制信号が駆動回路４０（図１参照）へ伝達される。
【００８３】
図１３に示すステップＳ１３では、駆動回路４０が動作される。すなわち、トランジスタＱ３２（図４参照）がＯＮすることにより図５に示す制御入力端子４４に電流が流れ込む。すなわち、発振制御素子４２により、制御入力端子４４を介して、出力電圧Ｖｏの上昇を抑制（参照電圧Ｖｃの上昇を抑制）する抑制信号が受け取られる。また、トランジスタＱ３２（図４参照）がＯＦＦされているとき、制御入力端子４４に、電流が流れ込まされない。すなわち、発振制御素子４２により、制御入力端子４４を介して、出力電圧Ｖｏの低下を抑制（参照電圧Ｖｃの低下を抑制）する抑制信号が受け取られる。
【００８４】
図５に示す発振素子４３により、発振信号が生成される。発振制御素子４２により、発振素子４３から発振信号を受け取られる。発振制御素子４２により、停止信号に基づいて発振信号が制御される。発振制御素子４２により、停止信号が受け取られていない期間である発振期間のとき、抑制信号に基づいて、発振信号がスイッチング素子ＴＮ４１に供給されることが制御される。すなわち、発振制御素子４２により、発振期間のとき、抑制信号が変圧回路５０（図１参照）の出力電圧Ｖｏの上昇を抑制する信号であることに応じて、駆動デューティの小さい発振信号がスイッチング素子ＴＮ４１に供給される。ここで、駆動デューティとは、変圧回路５０を駆動させる電位（スイッチング素子ＴＮ４１をＯＮさせる電位；Ｈｉｇｈレベル）を取る時間の発振信号の周期に対する割合である。スイッチング素子ＴＮ４１のゲート端子により発振信号が受け取られ、スイッチング素子ＴＮ４１がＯＮ／ＯＦＦされる。スイッチング素子ＴＮ４１がＯＮ／ＯＦＦされることにより、ドレイン電流が流れたり流れなかったりしてスイッチング素子ＴＮ４１が発振される。すなわち、スイッチング素子ＴＮ４１が、ＯＮ／ＯＦＦされることにより、端子４５を経由して変圧回路５０（図１参照）に発振信号が供給される。
【００８５】
一方、発振制御素子４２により、発振期間のとき、抑制信号が変圧回路５０（図１参照）の出力電圧Ｖｏの低下を抑制する信号であることに応じて、駆動デューティの大きい発振信号がスイッチング素子ＴＮ４１に供給される。ここで、駆動デューティとは、変圧回路５０を駆動させる電位（スイッチング素子ＴＮ４１をＯＮさせる電位；Ｈｉｇｈレベル）を取る時間の発振信号の周期に対する割合である。スイッチング素子ＴＮ４１のゲート端子により発振信号が受け取られ、スイッチング素子ＴＮ４１がＯＮ／ＯＦＦされる。スイッチング素子ＴＮ４１がＯＮ／ＯＦＦされることにより、ドレイン電流が流れたり流れなかったりしてスイッチング素子ＴＮ４１が発振される。すなわち、スイッチング素子ＴＮ４１により、ＯＮ／ＯＦＦされることにより、端子４５を経由して変圧回路５０（図１参照）に発振信号が供給される。
【００８６】
図１３に示すステップＳ１４では、変圧回路５０が駆動される。すなわち、図６に示す直流電圧入力端子５３に、入力電圧Ｖｉが常に印加されている。スイッチング素子ＴＮ４１（図５参照）がＯＮされたとき、端子５３と発振信号入力端子５４とを経由して増加していく電流が１次コイル５１に流される。すなわち、端子４５（図５参照）及び発振信号入力端子５４を経由して発振信号（Ｈｉｇｈレベル）が１次コイル５１に供給される。このとき、１次コイル５１を流れる電流に変化があるので、１次コイル５１に磁束が発生される。そのため、コア５８ａが磁化される。次に、スイッチング素子ＴＮ４１（図５参照）がＯＦＦされたとき、端子５３と発振信号入力端子５４とを経由して電流が１次コイル５１に流されない。すなわち、端子４５（図５参照）及び発振信号入力端子５４を経由して発振信号（Ｌｏｗレベル）が１次コイル５１に供給される。そのため、コア５８ａにより発生している磁界を打ち消される方向へ、２次コイル５２に誘導電流が流れるとともに、２次コイル５２の両端に誘導電圧が発生される。この誘導電圧は、交流電圧なので、整流平滑回路５６で整流平滑化されて、直流電圧へと変換される。この直流電圧は、出力電圧Ｖｏとして、電圧出力端子５５を経由して機器本体７０（図１参照）に供給されるとともに、電圧出力端子５７を経由して分圧回路６０（図１参照）へ供給される。
【００８７】
一方、スイッチング素子ＴＮ４１（図５参照）がＯＦＦされたままのとき、端子５３と発振信号入力端子５４とを経由して１次コイル５１に電流が流れないので、１次コイル５１に磁束が発生されない。そのため、コア５８ａが磁化されないので、２次コイル５２に誘導電流が流れず、２次コイル５２の両端に誘導電圧も発生されない。
図１３に示すステップＳ１５では、電力が供給される。すなわち、図６に示す整流平滑回路５６で整流平滑化された直流電圧が、出力電圧Ｖｏとして、電圧出力端子５５を経由して機器本体７０（図１参照）に供給されるとともに、電圧出力端子５７を経由して分圧回路６０（図１参照）へ供給される。
【００８８】
図１３に示すステップＳ１６では、機器本体７０が停止されるか否かが判断される。ここで、停止とは、待機状態にはいることを含まず、主電源を完全にＯＦＦすることを意味している。機器本体７０が停止されると判断された場合は、ステップＳ１７へ進められ、機器本体７０が停止されないと判断された場合は、ステップＳ１（図１３，図１２で示す（１））へ進められる。
【００８９】
図１３に示すステップＳ１７では、停止処理が行われる。すなわち、機器本体７０の主電源が完全にＯＦＦされる。
＜電源回路１における特徴＞
（１）
ここでは、図１に示すマイコン７１が、機器本体７０の待機状態において可変パルス信号を生成する。駆動制御回路１０に、可変パルス信号が機器本体７０の待機状態において入力される。駆動制御回路１０が、停止信号を可変パルス信号に基づいて生成する。伝達回路３０が、停止信号を受け取る。伝達回路３０が、停止信号を駆動回路４０に伝達する。駆動回路４０が、停止信号を受け取っている期間である停止期間（図９のｔ１ｂ〜ｔ８ｂ、図１１のｔ１１ｂ〜ｔ１９ｂ）のとき、発振信号を変圧回路５０へ供給せず、変圧回路５０を駆動しない。駆動回路４０が、停止信号を受け取っていない期間である発振期間（図９のｔ１ａ〜ｔ８ａ、図１１のｔ１１ａ〜ｔ１９ａ）のとき、変圧回路５０の出力電圧Ｖｏが下限値Ｖｏｌより低下したことに応じて発振信号の駆動デューティを上げて、出力電圧Ｖｏを上昇させる。駆動回路４０が、発振期間（図９のｔ１ａ〜ｔ８ａ、図１１のｔ１１ａ〜ｔ１９ａ）のとき、変圧回路５０の出力電圧Ｖｏが上限値Ｖｏｈより上昇したことに応じて発振信号の駆動デューティを下げて、出力電圧Ｖｏを低下させる。
【００９０】
したがって、可変パルス信号に基づいて駆動回路４０の動作を制御するので、発振信号の周波数が高い場合でも駆動回路４０を間欠的に動作させて、変圧回路５０に発振信号を間欠的に供給することが可能である。このため、待機状態における消費電力が所定値（例えば、Ｖｉ＝２００Ｖに対し０．７５Ｗ）以下となるように駆動回路４０の動作時間を低減することが可能であるので、発振信号の周波数が高い場合（例えば、１００ｋＨｚ以上）でも待機状態における消費電力を低減することが可能である。
【００９１】
（２）
ここでは、図１に示す電圧制御回路２０が、変圧回路５０の出力電圧Ｖｏの変化を検出して、抑制信号を生成する。伝達回路３０が、抑制信号を駆動回路４０に伝達する。伝達回路３０が、停止信号を駆動回路４０に伝達する。駆動回路４０が、停止信号を受け取っている期間である停止期間のとき、発振信号を変圧回路５０へ供給せず、変圧回路５０を駆動しない。駆動回路４０が、停止信号を受け取っていない期間である発振期間のとき、抑制信号に基づいて変圧回路５０の駆動を制御する。すなわち、駆動回路４０が、発振期間のとき、抑制信号が変圧回路５０の出力電圧Ｖｏの低下を抑制する信号であることに応じて発振信号の駆動デューティを上げて、出力電圧Ｖｏを上昇させる。駆動回路４０が、発振期間のとき、抑制信号が変圧回路５０の出力電圧Ｖｏの上昇を抑制する信号であることに応じて発振信号の駆動デューティを下げて、出力電圧Ｖｏを低下させる。変圧回路５０が駆動されることにより、変圧回路５０が入力電圧Ｖｉを変圧する。
【００９２】
したがって、変圧回路５０の出力電圧Ｖｏの変化を検出して、出力電圧Ｖｏの変化を抑制するので、変圧回路５０が駆動されずに出力電圧Ｖｏが下限値Ｖｏｌより低下した場合でも、出力電圧Ｖｏの低下を抑えることが可能である。また、変圧回路５０が駆動されて出力電圧Ｖｏが上限値Ｖｏｈより上昇した場合でも、出力電圧Ｖｏの上昇を抑えることが可能である。このため、駆動回路４０を間欠的に動作させた場合でも、待機状態における出力電圧Ｖｏが安定する。
【００９３】
（３）
ここでは、図３に示す電圧制御回路２０の電圧入力端子２１に、参照電圧Ｖｃが入力される。参照電圧Ｖｃが、変圧回路５０の出力電圧Ｖｏの所定の割合の値
Ｖｃ＝Ｖｏ×Ｒ６２／（Ｒ６１＋Ｒ６２）
である。電圧制御回路２０の基準電圧素子Ｖ２６が、基準電圧Ｖｒｆを有する。電圧制御回路２０の比較素子Ａｍ２２が、参照電圧Ｖｃを受け取る。電圧制御回路２０の比較素子Ａｍ２２が、基準電圧Ｖｒｆを受け取る。電圧制御回路２０の比較素子Ａｍ２２が、参照電圧Ｖｃと基準電圧Ｖｒｆとを比較する。電圧制御回路２０の電圧制御素子Ｑ２３が、比較素子Ａｍ２２が比較した結果に基づいて、抑制信号を生成する。例えば、参照電圧Ｖｃが基準電圧Ｖｒｆより低い場合に、電圧制御回路２０の電圧制御素子Ｑ２３が、参照電圧Ｖｃの低下を抑制するような抑制信号を生成する。例えば、参照電圧Ｖｃが基準電圧Ｖｒｆより低い場合に、電圧制御回路２０の電圧制御素子Ｑ２３が、参照電圧Ｖｃの上昇を抑制するような抑制信号を生成する。図１に示す伝達回路３０は、抑制信号を駆動回路４０に伝達する。
【００９４】
したがって、参照電圧Ｖｃが基準電圧Ｖｒｆより低い場合に参照電圧Ｖｃが上昇する方向に制御を行うので、図１に示す変圧回路５０が駆動されずに出力電圧Ｖｏが低下しすぎた場合でも、出力電圧Ｖｏの低下が抑えられる。また、参照電圧Ｖｃが基準電圧Ｖｒｆより高い場合に参照電圧Ｖｃが低下する方向に制御を行うので、変圧回路５０が駆動されて出力電圧Ｖｏが上昇しすぎた場合でも、出力電圧Ｖｏの上昇が抑えられる。このため、駆動回路４０を間欠的に動作させた場合でも、待機状態における出力電圧Ｖｏが安定する。
【００９５】
（４）
ここでは、図１に示すマイコン７１が、機器本体７０の運転状態から待機状態に切り替わる際に、停止期間（図８，図９に示すｔ１ｂ〜ｔ６ｂ）が徐々に増加するように可変パルス信号のデューティ比（図８，図９に示すｔ１ｂ／（ｔ１ａ＋ｔ１ｂ）〜ｔ６ｂ／（ｔ６ａ＋ｔ６ｂ））を徐々に変化させて、可変パルス信号を生成する。駆動制御回路１０に、可変パルス信号が、機器本体７０の待機状態において入力される。駆動制御回路１０が、停止信号を可変パルス信号に基づいて生成する。伝達回路３０が、停止信号を受け取る。伝達回路３０が、停止信号を駆動回路４０に伝達する。電圧制御回路２０が、変圧回路５０の出力電圧Ｖｏの変化を検出して、抑制信号を生成する。伝達回路３０が、抑制信号を駆動回路４０に伝達する。駆動回路４０が、停止信号を受け取っている期間である停止期間のとき、発振信号を変圧回路５０へ供給せず、変圧回路５０を駆動しない。駆動回路４０が、発振期間のとき、抑制信号に基づいて変圧回路５０の駆動を制御する。すなわち、駆動回路４０が、発振期間のとき、抑制信号が変圧回路５０の出力電圧Ｖｏの低下を抑制する信号であることに応じて発振信号の駆動デューティを上げて、出力電圧Ｖｏを上昇させる。駆動回路４０が、発振期間のとき、抑制信号が変圧回路５０の出力電圧Ｖｏの上昇を抑制する信号であることに応じて発振信号の駆動デューティを下げて、出力電圧Ｖｏを低下させる。変圧回路５０が駆動されることにより、変圧回路５０が入力電圧Ｖｉを変圧する。電圧制御回路２０が、変圧回路５０の出力電圧Ｖｏの変化を検出して、抑制信号を生成する。
【００９６】
したがって、停止期間（図８，図９に示すｔ１ｂ〜ｔ６ｂ）が徐々に増加するように停止信号を生成するので、変圧回路５０の出力電圧Ｖｏの急激な変化が抑えられる。このため、変圧回路５０の出力電圧Ｖｏの変化が電圧制御回路の許容量を超えることが低減されるので、駆動回路４０を間欠的に動作させた場合でも、待機状態における出力電圧Ｖｏが安定する。
【００９７】
（５）
ここでは、図１に示すマイコン７１が、機器本体７０の待機状態から運転状態に切り替わる際に、停止期間（図１０，図１１に示すｔ１５ｂ〜ｔ１９ｂ）が徐々に減少するように可変パルス信号のデューティ比（図９，図１０に示すｔ１５ｂ／（ｔ１５ａ＋ｔ１５ｂ）〜ｔ１９ｂ／（ｔ１９ａ＋ｔ１９ｂ））を徐々に変化させて、可変パルス信号を生成する。駆動制御回路１０に、可変パルス信号が、機器本体７０の待機状態において入力される。駆動制御回路１０が、停止信号を可変パルス信号に基づいて生成する。伝達回路３０が、停止信号を受け取る。伝達回路３０が、停止信号を駆動回路４０に伝達する。電圧制御回路２０が、変圧回路５０の出力電圧Ｖｏの変化を検出して、抑制信号を生成する。伝達回路３０が、抑制信号を駆動回路４０に伝達する。駆動回路４０が、停止期間のとき、発振信号を変圧回路５０へ供給せず、変圧回路５０を駆動しない。駆動回路４０が、発振期間のとき、抑制信号に基づいて変圧回路５０の駆動を制御する。すなわち、駆動回路４０が、発振期間のとき、抑制信号が変圧回路５０の出力電圧Ｖｏの低下を抑制する信号であることに応じて発振信号の駆動デューティを上げて、出力電圧Ｖｏを上昇させる。駆動回路４０が、発振期間のとき、抑制信号が変圧回路５０の出力電圧Ｖｏの上昇を抑制する信号であることに応じて発振信号の駆動デューティを下げて、出力電圧Ｖｏを低下させる。変圧回路５０が駆動されることにより、変圧回路５０が入力電圧Ｖｉを変圧する。電圧制御回路２０が、変圧回路５０の出力電圧Ｖｏの変化を検出して、抑制信号を生成する。
【００９８】
したがって、停止期間（図１０，図１１に示すｔ１５ｂ〜ｔ１９ｂ）が徐々に減少するように停止信号を生成するので、変圧回路５０の出力電圧Ｖｏの急激な変化が抑えられる。このため、変圧回路５０の出力電圧Ｖｏの変化が電圧制御回路２０の許容量を超えることが低減されるので、駆動回路４０を間欠的に動作させた場合でも、待機状態における出力電圧Ｖｏが安定する。
【００９９】
（６）
ここでは、図１に示す駆動制御回路１０に、可変パルス信号が、機器本体７０の待機状態において入力される。駆動制御回路１０が、可変パルス信号に基づいて停止信号を生成する。伝達回路３０が、停止信号を受け取ることができる。伝達回路３０が、停止信号を駆動回路４０に伝達する。電圧制御回路２０が、変圧回路５０の出力電圧Ｖｏの変化を検出して、抑制信号を生成する。伝達回路３０が、抑制信号を駆動回路４０に伝達する。図５に示す駆動回路４０の発振制御素子４２が、停止信号と抑制信号とを受け取る。駆動回路４０の発振素子４３が、発振信号を生成する。駆動回路４０の発振制御素子４２が、発振信号を発信素子４３から受け取る。駆動回路４０の発振制御素子４２が、停止信号に基づいて発振信号を制御する。駆動回路４０の発振制御素子４２が、停止期間のとき、発振信号をスイッチング素子ＴＮ４１に供給しない。駆動回路４０の発振制御素子４２が、発振期間のとき、抑制信号に基づいて、発振信号をスイッチング素子ＴＮ４１に供給することを制御する。すなわち、駆動回路４０の発振制御素子４２が、発振期間のとき、抑制信号が変圧回路５０（図１参照）の出力電圧Ｖｏの上昇を抑制する信号であることに応じて発振信号の駆動デューティを下げて、出力電圧Ｖｏを低下させるようにする。駆動回路４０の発振制御素子４２が、発振期間のとき、抑制信号が変圧回路５０（図１参照）の出力電圧Ｖｏの低下を抑制する信号であることに応じて発振信号の駆動デューティを上げて、出力電圧Ｖｏを上昇させるようにする。駆動回路４０のスイッチング素子ＴＮ４１のゲート端子が発振信号を受け取ることにより、駆動回路４０のスイッチング素子ＴＮ４１がＯＮ／ＯＦＦする。駆動回路４０のスイッチング素子ＴＮ４１が、ＯＮ／ＯＦＦすることにより変圧回路５０に発振信号を供給する。
【０１００】
したがって、駆動回路４０がスイッチング素子ＴＮ４１を有するので、駆動回路４０の動作時間を減らすことによりスイッチング素子ＴＮ４１のＯＮ／ＯＦＦ回数を減らすことが可能である。このため、スイッチング素子ＴＮ４１による電力損失（特にＯＮ／ＯＦＦ時のスイッチング損失）を減らすことが可能であるので、発振信号の周波数が高い場合でも待機状態における消費電力を低減することが可能である。
【０１０１】
（７）
ここでは、図２に示す駆動制御回路１０のパルス入力端子１１に、可変パルス信号が、機器本体７０の待機状態において入力される。駆動制御回路１０のトランジスタ素子Ｑ１７が、可変パルス信号に基づいてＯＮ／ＯＦＦする。トランジスタ素子Ｑ１７が、ＯＮすることにより停止信号を発生し、ＯＦＦすることにより停止信号を発生しない。
【０１０２】
したがって、駆動制御回路１０を簡易に構成することが可能である。このため、簡易な回路構成で停止信号を発生させることが可能である。
＜第１実施形態の変形例＞
（Ａ）図１に示す駆動制御回路１０に備えられているトランジスタ素子Ｑ１７は、ＮＰＮ型のバイポーラトランジスタであるが、代わりに、ＰＮＰ型のバイポーラトランジスタであってもよい。あるいは、図１４に示す電界効果トランジスタＴＮ１７であってもよい。この場合、電界効果トランジスタＴＮ１７は、ゲート端子に可変パルス信号のＨレベルが入力されることによりＯＮし、ゲート端子に可変パルス信号のＬレベルが入力されることによりＯＦＦする。すなわち、駆動制御回路１０のトランジスタ素子ＴＮ１７が、可変パルス信号に基づいてＯＮ／ＯＦＦする。トランジスタ素子Ｑ１７が、ＯＮすることにより停止信号を発生し、ＯＦＦすることにより停止信号を発生しない。なお、トランジスタ素子ＴＮ１７はＮ型の電界効果トランジスタであるが、代わりにＰ型の電解効果トランジスタであってもよい。電圧制御素子Ｑ２３、受光トランジスタＱ３２、スイッチング素子ＴＮ４１などについても同様である。
【０１０３】
（Ｂ）図２に示す駆動制御回路１０は、ノイズ除去用抵抗素子Ｒ１２，ベース電流制限用抵抗素子Ｒ１３，ノイズ除去用コンデンサＣ１６，誤動作防止用抵抗素子Ｒ１４及びコレクタ電流制限用抵抗素子Ｒ１５をさらに備えてもよい。ベース電流制限用抵抗素子Ｒ１２及びベース電流制限用抵抗素子Ｒ１３は、トランジスタ素子Ｑ１７のベース端子に流れ込む電流を制限している。ノイズ除去用コンデンサＣ１６は、トランジスタ素子Ｑ１７のベース端子に流れ込む電流におけるノイズを除去する。誤動作防止用抵抗素子Ｒ１４は、パルス入力端子に入力された信号がＬレベルであるときに、基板ノイズなどによりトランジスタ素子Ｑ１７が誤ってＯＮすることを防止する。コレクタ電流制限用抵抗素子Ｒ１５は、トランジスタ素子Ｑ１７がＯＮしたときに、トランジスタ素子Ｑ１７のコレクタに流れ込む電流を制限している。これらにより、トランジスタ素子Ｑ１７を安定してＯＮ／ＯＦＦさせることができる。
【０１０４】
また、トランジスタ素子Ｑ１７は、ＯＦＦすることにより停止信号を発生し、ＯＮすることにより停止信号を発生しないものであってもよい。このとき、図５に示す駆動回路４０の発振制御素子４２が、制御入力端子４４に所定値以上の電流が連続して流れ込まないときに、発振素子４３で発生した発振信号をスイッチング素子ＴＮ４１に供給せず、制御入力端子４４に所定値以上の電流が短時間だけ流れ込まないときに、駆動デューティの小さい発振信号をスイッチング素子ＴＮ４１に供給し、制御入力端子４４に所定値以上の電流が流れ込むときに、駆動デューティの大きい発振信号をスイッチング素子ＴＮ４１に供給するものであってもよい。この場合、パルス入力端子１１の入力の信号は、図８〜図１１に示すものとＨレベル・Ｌレベルが逆転したものであってもよい。
【０１０５】
（Ｃ）図３に示すＡｍ２２は、差動増幅器であるが、非反転入力端子に入力された電圧と反転入力端子に入力された電圧との差に比例する電圧が出力端子から出力されるものであれば、どのようなものであってもよい。例えば、抵抗素子やバイポーラトランジスタを用いて構成したものであってもよいし、抵抗素子や電界効果トランジスタを用いて構成したものであってもよいし、抵抗素子と電源とを用いて構成したものであってもよいし、それらの組み合わせであってもよい。
【０１０６】
（Ｄ）図４に示す伝達回路３０は、電流制限用抵抗素子Ｒ３６，電流制限用抵抗素子Ｒ３８，整流素子Ｄ３３，整流素子Ｄ３４をさらに備えてもよい。電流制限用抵抗素子Ｒ３６は、発光ダイオードＤ３１に流れ込む電流を制限している。電流制限用抵抗素子Ｒ３８は、受光トランジスタＱ３２に流れ込む電流を制限している。整流素子Ｄ３３，整流素子Ｄ３４は、電流が逆流して受光トランジスタＱ３２や発光ダイオードＤ３１が誤動作又は破損することを防止する。これらにより、受光トランジスタＱ３２を安定してＯＮ／ＯＦＦさせることができる。
【０１０７】
（Ｅ）図１２に示すステップＳ４では、可変パルス信号の周波数１／ｔ１〜１／ｔ６が徐々に減少され（周期ｔ１〜ｔ６が徐々に増加され）、可変パルス信号のデューティ比ｔ１ｂ／（ｔ１ａ＋ｔ１ｂ）〜ｔ６ｂ／（ｔ６ａ＋ｔ６ｂ）が一定にされてもよい。あるいは、可変パルス信号の周波数１／ｔ１〜１／ｔ６が徐々に減少され（周期ｔ１〜ｔ６が徐々に増加され）、可変パルス信号のデューティ比ｔ１ｂ／（ｔ１ａ＋ｔ１ｂ）〜ｔ６ｂ／（ｔ６ａ＋ｔ６ｂ）が徐々に増加されてもよい。この場合でも、停止期間（図８，図９に示すｔ１ｂ〜ｔ６ｂ）が徐々に増加するように停止信号を生成するので、変圧回路５０の出力電圧Ｖｏの急激な変化が抑えられる。
【０１０８】
図１２に示すステップＳ５では、可変パルス信号の周波数１／ｔ１５〜１／ｔ１９が徐々に増加され（周期ｔ１５〜ｔ１９が徐々に減少され）、可変パルス信号のデューティ比ｔ１５ｂ／（ｔ１５ａ＋ｔ１５ｂ）〜ｔ１９ｂ／（ｔ１９ａ＋ｔ１９ｂ）が一定にされてもよい。あるいは、可変パルス信号の周波数１／ｔ１５〜１／ｔ１９が徐々に減少され（周期ｔ１５〜ｔ１９が徐々に増加され）、可変パルス信号のデューティ比ｔ１５ｂ／（ｔ１５ａ＋ｔ１５ｂ）〜ｔ１９ｂ／（ｔ１９ａ＋ｔ１９ｂ）が徐々に増加されてもよい。この場合でも、停止期間（図８，図９に示すｔ１５ｂ〜ｔ１９ｂ）が徐々に減少するように停止信号を生成するので、変圧回路５０の出力電圧Ｖｏの急激な変化が抑えられる。
【０１０９】
（Ｆ）機器本体７０の待機状態から運転状態に切り替えられる際や、機器本体７０の運転状態から待機状態に切り替えられる際は、機器本体７０の待機状態に含まれる。
（Ｇ）図５に示す駆動回路４０は、電流制限用抵抗素子Ｒ４６と接続端子４６と接続端子４７とをさらに備えていてもよい。電流制限用抵抗素子Ｒ４６は、接続端子４６と接続端子４７とを介して、両端に生じた電圧を発振制御素子４２へフィードバックすることにより、スイッチング素子ＴＮ４１に流れ込む電流を制限している。したがって、スイッチング素子ＴＮ４１の破壊を防止することができる。
【０１１０】
（Ｈ）図６に示す変圧回路５０は、補助コイル５９をさらに備えていてもよい。補助コイル５９は、例えば、整流平滑化されて、端子５９ａを経由して発振制御素子４２（図５参照）と発振素子４３（図５参照）とに供給するための電力を発生することができる。なお、端子５９ｂは、接地されていてもよい。
また、図６に示す変圧回路５０は、フライバック型の変圧回路であるが、フォワード型の変圧回路であってもよいし、昇圧型の変圧回路であってもよい。フォワード型の変圧回路である場合は、１次コイル５１の誘導電圧と２次コイル５２の誘導電圧とは、位相がほぼ同じになる。
【０１１１】
［第２実施形態］
本発明の第２実施形態にかかる電源回路１００の構成図を図１５に示す。また、電源回路１７の構成要素の回路図を図１６〜図１８に示す。図１５に示す電源回路１００は、機器本体１７０に電力を供給するための回路である。
この電源回路１００は、図１５に示すように、基本的な構造は第１実施形態と同様であり各構成要素は図２〜図７と同様であるが、生成回路１８０がさらに備えられている点で第１実施形態と異なる。
【０１１２】
すなわち、機器本体１７０の待機安定状態（機器本体１７０の待機状態のうち、機器本体１７０の運転状態から待機状態に切り替わる際と、機器本体１７０の待機状態から運転状態に切り替わる際と、を除いた状態）において及び機器本体１７０の運転状態から待機状態に切り替わる際において、生成回路１８０は図１６に示す生成回路１８０ａのような構造になる。生成回路１８０ａは、主としてフリップフロップ（以下、ＦＦとする）１８４ａ〜１８４ｊ，ＡＮＤ回路１８６，トリガ信号入力端子１８１，クロック信号入力端子１８２及びパルス信号出力端子１８３を備える。
【０１１３】
図１５に示す機器本体１７０の運転状態から待機状態に切り替わる際において、図１６に示す生成回路１８０ａは、図１７に示すような動作をする。タイミングＴ１０１よりも前のタイミングにおいて、マイコン１７１（図１５参照）からトリガ信号入力端子１８１を経由してトリガ信号（１クロック周期以下のＨレベルの信号）が入力される。クロック信号入力端子１８２を経由してクロック信号が入力される。クロック信号１８２の立ち上がりのタイミングＴ１０１において、ＦＦ１８４ａの入力Ｄ（トリガ信号入力端子１８１）がＨレベルなので、ＦＦ１８４ａの出力ＱがＬレベルからＨレベルに変わる。クロック信号１８２の次の立ち上がりのタイミングＴ１０２において、ＦＦ１８４ａの入力Ｄ（トリガ信号入力端子１８１）がＬレベルなので、ＦＦ１８４ａの出力ＱがＨレベルからＬレベルに変わる。また、タイミングＴ１０２において、ＦＦ１８４ｂの入力Ｄ（ＦＦ１８４ａの出力Ｑ）がＨレベルなので、ＦＦ１８４ａの出力ＱがＬレベルからＨレベルに変わる。同様にして、１クロック周期（周期ｔ１０１）幅の信号が、ＦＦ１８４ａ→ＦＦ１８４ｂ→・・・→ＦＦ１８４ｊとシフトされていく。
【０１１４】
タイミングＴ１０１から９クロック周期経過したタイミングＴ１１０において、ＦＦ１８４ｊの出力ＱがＬレベルからＨレベルに変わる。それと同時に、トリガ信号入力端子１８１及びパルス信号出力端子１８３の電位もＬレベルからＨレベルに変わる。ＦＦ１８４ｊの出力ＱがＦＦ１８４ａの入力ＤとＦＦ１８４ｂの入力Ｄとへフィードバックされているので、タイミングＴ１１０から１クロック周期経過後のタイミングＴ１１１において、ＦＦ１８４ａの出力ＱとＦＦ１８４ｂの出力Ｑとは、ともにＬレベルからＨレベルに変わる。タイミングＴ１１１から１クロック周期経過後のタイミングＴ１１２において、ＦＦ１８４ａの出力ＱはＨレベルからＬレベルに変わるが、ＦＦ１８４ｂの出力Ｑは、シフトされたＦＦ１８４ａの信号を受けて、Ｈレベルのまま維持される。タイミングＴ１１２から１クロック周期経過後のタイミングＴ１１３において、ＦＦ１８４ｂの出力ＱもＨレベルからＬレベルに変わる。２クロック周期（周期ｔ１１１＋ｔ１１２）幅の信号が、ＦＦ１８４ｂ→ＦＦ１８４ｃ→・・・→ＦＦ１８４ｊとシフトされていく。
【０１１５】
タイミングＴ１１１から９クロック周期経過したタイミングＴ１２０において、ＦＦ１８４ｊの出力Ｑに２クロック周期（周期ｔ１１１＋ｔ１１２）幅の信号が現れる。それと同時に、トリガ信号入力端子１８１及びパルス信号出力端子１８３にも２クロック周期（周期ｔ１１１＋ｔ１１２）幅のＨレベル信号が現れる。パルス信号出力端子１８３の可変パルス信号のデューティ比を見てみると、タイミングＴ１１０〜Ｔ１２０（１０クロック周期）において、
ｔ１１０／（ｔ１１０＋ｔ１１１＋・・・＋ｔ１１９）＝１０％
であり、タイミングＴ１１０〜Ｔ１２０（１０クロック周期）において、
（ｔ１２０＋ｔ１２１）／（ｔ１２０＋ｔ１２１＋・・・＋ｔ１２９）＝２０％
である。
【０１１６】
このようにして、１０クロック周期毎にデューティ比が１０％→２０％→３０％→４０％→５０％→６０％→７０％→８０％→９０％である可変パルス信号が生成される。その可変パルス信号は、パルス信号出力端子１８３を経由して駆動制御回路１０へ供給される。ここで、可変パルス信号の周波数は１／（１０クロック周期）で一定である。
機器本体１７０の待機安定状態において、マイコン１７１（図１５参照）からはクロック信号入力端子１８２を経由してクロック信号のみが入力される。あるいは、トリガ信号入力端子１８１を経由してＬレベルの信号が入力され、クロック信号入力端子１８２を経由してクロック信号が入力される。ＡＮＤ回路１８６の出力がＦＦ１８４ａのリセット入力端子Ｒに入力されているので、可変パルス信号のデューティ比が９０％になったとき、クロックに同期してＦＦ１８４ａがリセットされる。
【０１１７】
このようにして、１０クロック周期毎にデューティ比が９０％→９０％→９０％→・・・である可変パルス信号が生成される。その可変パルス信号は、パルス信号出力端子１８３を経由して駆動制御回路１０へ供給される。ここで、可変パルス信号の周波数は１／（１０クロック周期）で一定である。
図１５に示す機器本体１７０の待機状態から運転状態に切り替わる際において、図１８に示す生成回路１８０ｂは、図１９に示すような動作をする。タイミングＴ２０１よりも前のタイミングにおいて、マイコン１７１（図１５参照）からトリガ信号入力端子１８１を経由してトリガ信号（１クロック周期以下のＨレベルの信号）が入力される。クロック信号入力端子１８２を経由してクロック信号が入力される。クロック信号１８２の立ち上がりのタイミングＴ２０１において、ＦＦ１８４ａの入力Ｄ（トリガ信号入力端子１８１）がＨレベルなので、ＦＦ１８４ａの出力ＱがＬレベルからＨレベルに変わる。クロック信号１８２の次の立ち上がりのタイミングＴ２０２において、ＦＦ１８４ａの入力Ｄ（トリガ信号入力端子１８１）がＬレベルなので、ＦＦ１８４ａの出力ＱがＨレベルからＬレベルに変わる。また、タイミングＴ２０２において、ＦＦ１８４ｂの入力Ｄ（ＦＦ１８４ａの出力Ｑ）がＨレベルなので、ＦＦ１８４ａの出力ＱがＬレベルからＨレベルに変わる。同様にして、１クロック周期（周期ｔ１０１）幅の信号が、ＦＦ１８４ａ→ＦＦ１８４ｂ→・・・→ＦＦ１８４ｊとシフトされていく。
【０１１８】
タイミングＴ２０１から９クロック周期経過したタイミングＴ２１０において、ＦＦ１８４ｊの出力ＱがＬレベルからＨレベルに変わる。それと同時に、トリガ信号入力端子１８１の電位もＬレベルからＨレベルに変わる。一方、パルス信号出力端子１８３の電位は、ＦＦ１８４ｊの出力Ｑと論理的に反転しているので、ＨレベルからＬレベルに変わる。ＦＦ１８４ｊの出力ＱがＦＦ１８４ａの入力ＤとＦＦ１８４ｂの入力Ｄとへフィードバックされているので、タイミングＴ２１０から１クロック周期経過後のタイミングＴ２１１において、ＦＦ１８４ａの出力ＱとＦＦ１８４ｂの出力Ｑとは、ともにＬレベルからＨレベルに変わる。タイミングＴ２１１から１クロック周期経過後のタイミングＴ２１２において、ＦＦ１８４ａの出力ＱはＨレベルからＬレベルに変わるが、ＦＦ１８４ｂの出力Ｑは、シフトされたＦＦ１８４ａの信号を受けて、Ｈレベルのまま維持される。タイミングＴ２１２から１クロック周期経過後のタイミングＴ２１３において、ＦＦ１８４ｂの出力ＱもＨレベルからＬレベルに変わる。２クロック周期（周期ｔ１１１＋ｔ１１２）幅の信号が、ＦＦ１８４ｂ→ＦＦ１８４ｃ→・・・→ＦＦ１８４ｊとシフトされていく。
【０１１９】
タイミングＴ２１１から９クロック周期経過したタイミングＴ２２０において、ＦＦ１８４ｊの出力Ｑに２クロック周期（周期ｔ１１１＋ｔ１１２）幅の信号が現れる。それと同時に、トリガ信号入力端子１８１にも２クロック周期（周期ｔ１１１＋ｔ１１２）幅のＨレベル信号が現れる。一方、パルス信号出力端子１８３の電位は、ＦＦ１８４ｊの出力Ｑと論理的に反転しているので、２クロック周期（周期ｔ１１１＋ｔ１１２）幅のＬレベル信号が現れる。パルス信号出力端子１８３の可変パルス信号のデューティ比を見てみると、タイミングＴ２１０〜Ｔ２２０（１０クロック周期）において、
（ｔ２１１＋・・・＋ｔ２１９）／（ｔ２１０＋ｔ２１１＋・・・＋ｔ２１９）
＝９０％
であり、タイミングＴ２１０〜Ｔ２２０（１０クロック周期）において、
（ｔ２２２＋・・・＋ｔ２２９）／（ｔ２２０＋ｔ２２１＋・・・＋ｔ２２９）
＝８０％
である。
【０１２０】
このようにして、１０クロック周期毎にデューティ比が９０％→８０％→７０％→６０％→５０％→４０％→３０％→２０％→１０％→０％である可変パルス信号が生成される。その可変パルス信号は、パルス信号出力端子１８３を経由して駆動制御回路１０へ供給される。ここで、可変パルス信号の周波数は１／（１０クロック周期）で一定である。
可変パルス信号に基づいて駆動回路４０の動作を制御するので、発振信号の周波数が高い場合でも駆動回路４０を間欠的に動作させて、変圧回路５０に発振信号を間欠的に供給することが可能である点は、第１実施形態と同様である。したがって、このような電源回路１００によっても、待機状態における消費電力が所定値以下となるように駆動回路４０の動作時間を低減することが可能であるので、発振信号の周波数が高い場合でも待機状態における消費電力を低減することが可能である。
【産業上の利用可能性】
【０１２１】
本発明にかかる電源回路及び制御方法は、発振信号の周波数が高い場合でも待機状態における消費電力を低減することができるという効果を有し、電源回路及び制御方法等として有用である。
【図面の簡単な説明】
【０１２２】
【図１】本発明の第１実施形態による電源回路の構成図。
【図２】本発明の第１実施形態による駆動制御回路の回路図。
【図３】本発明の第１実施形態による電圧制御回路の回路図。
【図４】本発明の第１実施形態による伝達回路の回路図。
【図５】本発明の第１実施形態による駆動回路の回路図。
【図６】本発明の第１実施形態による変圧回路の回路図。
【図７】本発明の第１実施形態による分圧回路の回路図。
【図８】本発明の第１実施形態による電源回路の動作を示すタイミングチャート。
【図９】本発明の第１実施形態による電源回路の動作を示すタイミングチャート。
【図１０】本発明の第１実施形態による電源回路の動作を示すタイミングチャート。
【図１１】本発明の第１実施形態による電源回路の動作を示すタイミングチャート。
【図１２】電源回路が機器本体に電力を供給する処理の流れを示すフローチャート。
【図１３】電源回路が機器本体に電力を供給する処理の流れを示すフローチャート。
【図１４】本発明の第１実施形態による駆動制御回路の回路図。
【図１５】本発明の第２実施形態による電源回路の構成図。
【図１６】本発明の第２実施形態による生成回路の回路図。
【図１７】本発明の第２実施形態による生成回路の動作を示すタイミングチャート。
【図１８】本発明の第２実施形態による生成回路の回路図。
【図１９】本発明の第２実施形態による生成回路の動作を示すタイミングチャート。
【符号の説明】
【０１２３】
１，１００  電源回路
１０  駆動制御回路
２０  電圧制御回路
３０  伝達回路
４０  駆動回路
５０  変圧回路
６０  分圧回路
７０，１７０  機器本体
７１，１７１  マイコン
１８０  生成回路
【図１】
2005218260.tif 000003
【図２】
2005218260.tif 000004
【図３】
2005218260.tif 000005
【図４】
2005218260.tif 000006
【図５】
2005218260.tif 000007
【図６】
2005218260.tif 000008
【図７】
2005218260.tif 000009
【図８】
2005218260.tif 000010
【図９】
2005218260.tif 000011
【図１０】
2005218260.tif 000012
【図１１】
2005218260.tif 000013
【図１２】
2005218260.tif 000014
【図１３】
2005218260.tif 000015
【図１４】
2005218260.tif 000016
【図１５】
2005218260.tif 000017
【図１６】
2005218260.tif 000018
【図１７】
2005218260.tif 000019
【図１８】
2005218260.tif 000020
【図１９】
2005218260.tif 000021