(57)【要約】【課題】本発明は、コネクタを介して上位装置に接続され、かつ着脱可能な下位装置と、その上位装置との連係の下でこの下位装置の始動を実現するプロビジョニング支援方法とに関し、系構成の如何にかかわらず、プロビジョニングが無用に保留されることなく速やかに開始されることを目的とする。【解決手段】物理的な実装に応じてローディングされたソフトウエアに基づいて機能が決定され、かつ系構成にかかわる情報を供給する上位装置にコネクタを介して接続される下位装置において、ソフトウエアのローディングが完了し、かつ物理的な実装が継続しているときに、情報の取り込みが可能であることを意味する実装情報を上位装置に送出するプロビジョニング支援手段を備えて構成される。【選択図】      図１
2005275742.tif 000002
【特許請求の範囲】
【請求項１】
物理的な実装に応じてローディングされたソフトウエアに基づいて機能が決定され、かつ系構成にかかわる情報を供給する上位装置にコネクタを介して接続される下位装置において、
前記ソフトウエアのローディングが完了し、かつ前記物理的な実装が継続しているときに、前記情報の取り込みが可能であることを意味する実装情報を前記上位装置に送出するプロビジョニング支援手段を備えた
ことを特徴とする下位装置。
【請求項２】
請求項１に記載の下位装置において、
前記プロビジョニング支援手段は、
電力が供給されないときに前記実装情報の能動性を保証する素子または回路を介して前記実装情報を送出する
ことを特徴とする下位装置。
【請求項３】
請求項１に記載の下位装置において、
プロビジョニング支援手段は、
電力が供給されないときに前記実装情報の非能動性を保証する素子または回路を介して前記実装情報を送出し、かつ前記上位装置に送出された実装情報を前記上位装置に供給される電力で保持する手段を有する
ことを特徴とする下位装置。
【請求項４】
請求項１ないし請求項３の何れか１項に記載の下位装置において、
前記実装情報は、
前記実装情報の伝達に供される布線が接地されまたは給電される第一の状態と、前記布線が接地も給電もされない第二の状態との何れか一方で能動性が示される二値情報である
ことを特徴とする下位装置。
【請求項５】
上位装置にコネクタを介して接続された下位装置について、物理的な実装に応じて開始され、かつ前記下位装置の機能を示すソフトウエアのローディングが完了し、かつ前記物理的な実装が継続しているときに、系構成にかかわる情報の取り込みが可能であることを意味する実装情報を前記上位装置に送出する
ことを特徴とするプロビジョニング支援方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、コネクタを介して上位装置に接続され、かつ着脱可能な下位装置と、その上位装置と連係してこの下位装置の始動を実現するプロビジョニング支援方法とに関する。
【背景技術】
【０００２】
フレームやシェルフに実装され、かつ階層的な系構成の下で上位ユニットと下位ユニットとが連係することによって所定の機能を実現する伝送装置には、個々の下位ユニットは、保守や運用の過程における実装や交換を実現するため、例えば、活栓挿脱に適合したコネクタが多く適用される。
また、このような下位装置には、近年、ハードウエアの構成の標準化や高い付加価値の実現を目的としてＦＰＧＡ(Field Prgramble Gate Array)やＤＳＰ(Digital Signal Processor)のように、始動時にローディングされるソフトウエアに応じて機能や振る舞いが定義されるデバイスが多く備えられる。
【０００３】
図７は、従来の伝送装置の構成例を示す図である。
図において、所定のフレームまたはシェルフに備えられたバックボード４０には、コネクタ４１-1、４１-2、４１-3が実装され、これらのコネクタ４１-1、４１-2、４１-3を介して、上位装置であるネットワークエレメントマネージャユニット（以下、「ＮＥＭ」という。）５０と、電源ユニット６０と、下位装置であるユニット７０とが接続される。
【０００４】
ＮＥＭ５０には、プロセッサ（ＣＰＵ）５１に併せて、「そのＮＥＭ５０の内部に形成された直流電源線５２に一方の端子が接続され、このプロセッサ５１の特定の入力ポートに他方の端子が接続された抵抗器５３」が備えられる。
ユニット７０には、下記の要素が備えられる。
・  上述した電源ユニット６０の出力に、コネクタ４１-1、バックボード４０上に形成されたプリント回路およびコネクタ４１-3を介して接続された入力端子を有し、出力端子がユニット７０の各部に接続されたＤＣ／ＤＣコンバータ７１
・  『コネクタ４１-1、バックボード４０上に形成されたプリント回路およびコネクタ４１-3を介して上述した抵抗器５３の他方の端子に接続され、そのコネクタ４１-3およびバックボード４０を介してユニット６０上で接地された「ＣＯＮＦＩＧ  ＳＴＡＲＴ」端子』と、『既述のプロセッサ５１の特定の出力ポートに、コネクタ４１-1、バックボード４０上に形成されたプリント回路およびコネクタ４１-3を介して接続された「ＤＡＴＡ  ＩＮ」端子』とを有するＦＰＧＡ７２
・  ＦＰＧＡ７２の「ＣＯＮＦＩＧ  ＳＴＡＲＴ」端子に接続された制御端子を有し、出力がそのＦＰＧＡ７２のＰＲＯＧ端子に接続されたＲＯＭ７３
このような構成の伝送装置では、例えば、ＮＥＭ５０がコネクタ４１-1を介してバックボード４０に接続され、かつ電源ユニット６０がコネクタ４１-2を介してバックボード４０に接続されている状態で、そのバックボード４０にコネクタ４１-3を介してユニット７０が接続されると、各部は、下記の通りに動作する。
【０００５】
ユニット７０では、ＦＰＧＡ７２は、後述する「ＤＯＮＥ信号」の論理値を「０」に設定する。さらに、ＲＯＭ７３は、既述の制御端子がＦＰＧＡ７２の「ＣＯＮＦＩＧ  ＳＴＡＲＴ」端子と共に、コネクタ４１-3およびバックボード４０を介してそのユニット７０上で接地される（図７(1)、図８(a)(1))と、『そのＲＯＭ７３に予め格納され、かつＦＰＧＡ７２の内部に形成されるべき回路（以下、「内部回路」という。）』の構成を示すプログラムを一括してそのＦＰＧＡ７２のＰＲＯＧ端子に与える（図８(a)(2))。
【０００６】
ＦＰＧＡ７２は、上述したように「ＣＯＮＦＩＧ  ＳＴＡＲＴ」端子が接地された時点で、このようなプログラムの取り込みを開始し、内部に設けられたレジスタにそのプログラムを保持することによって、上記の内部回路の構成を確定する（図８(a)(3)) 。さらに、ＦＰＧＡ７２は、既述の「ＤＯＮＥ信号」の論理値を「１」に更新することによって、ユニット７０の各部にその旨を通知する（図８(a)(4)) 。
【０００７】
一方、ＮＥＭ５０では、抵抗器５３の他方の端子の電位ｖは、ユニット７０がコネクタ４１-3を介してバックボード４０に実装されると、そのユニット７０の内部において、ＦＰＧＡ７２の「ＣＯＮＦＩＧ  ＳＴＡＲＴ」端子とＲＯＭ７３の制御端子と共に接地される（図８(a)(5)) 。
プロセッサ５１は、このような接地に応じて上記の電位ｖが電源線５２の電位Ｖより低くなると、コネクタ４１-1、バックボード４０およびコネクタ４１-3を介してユニット７０宛に、『ＮＥＭ５０によって一元的に管理される系構成の下でユニット７０を示し、そのユニット７０の稼働の過程でＦＰＧＡ７２によって参照されるべき情報（以下、「プロビジョニング情報」という。）を与える（図８(a)(6)) 。なお、以下では、上記の電位ｖを瞬時としてプロセッサ５１に与えられる信号については、「実装通知信号」と称する。
【０００８】
ＦＰＧＡ７２は、「ＤＡＴＡ  ＩＮ」端子を介して与えられるプロビジョニング情報の取り込み、かつ適宜参照する（図８(a)(7)) 。
以下、このようにしてＮＥＭ５０とユニット７０との連係の下でそのユニット７０の始動時に行われる処理については、「プロビジョニング」と称する。
なお、本発明に関連する先行技術としては、下記の特許文献１に掲載されるように、「スロット毎に実装されるパッケージのタイプが限定されないにもかかわらず、個々のスロットに実装されたパッケージのタイプに適合した設定データが外部システムから設定されることなく、所望のスロットに実装されたパッケージにこのパッケージのタイプに適合した設定データが設定され、かつ通信パスが確立される通信装置および通信ネットワーク管理システムがある。
【特許文献１】特開２０００−１０９０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、上述した従来例では、ユニット７０がバックボード４０上に物理的に実装されることよって既述の電位ｖが電位Ｖより低下すると、プロセッサ５１は、速やかにプロビジョニング情報の送出を開始する。
すなわち、ＦＰＧＡ７２の内部に備えられたレジスタには、上記のプロビジョニング情報が与えられる時点に先行して既述のプログラムの全てを保持できるとは限らない（図８(b)(A)) 。
【００１０】
したがって、ＦＰＧＡ７２は、正常に始動せず、かつプロセッサ５１との連係による正規の機能が実現されないために、そのプロセッサ５１によって不正常であると識別される可能性があった。
なお、このような問題は、例えば、プロセッサ５１によってプロビジョニング情報の送出が開始される時点を「既述の電位ｖが電位Ｖより低下した時点」から経過した時間として規格されることによって解消され得る。
【００１１】
しかし、このような時間は、ＮＥＭ５０の配下に実装されるユニットの数や組み合わせに応じて異なり、その時間が経過する時点に先行して「既に実装されている他のユニット」に障害が発生した場合には、プロセッサ５１が該当するユニットの障害処理を優先的に行わなければならないため、この障害処理が確実に行われる程度に大きな値に設定されなければならなかった。
【００１２】
また、近年、上記のユニット７０のような着脱可能なパッケージには、機能の高度化や所望の性能の安価な実現を目的としてＦＰＧＡ、ＤＳＰその他の汎用のプロセッサが多く搭載され、しかも、プロビジョニング情報に先行して大きなサイズのプログラムのローディングが完了しなければならないために、上記の時間はさらに延長されなければならなかった。
【００１３】
しかも、プロセッサ５１によってプロビジョニング情報の送出が開始される時点は、そのプロセッサ５１（ＮＥＭ５０）の負荷や配下に実装されたユニットの数および組み合わせに応じて広範に変動する可能性が高かった。
本発明は、系構成の如何にかかわらず、プロビジョニングが無用に保留されることなく速やかに開始される下位ユニットおよびプロビジョニング支援方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
第一の発明では、物理的な実装に応じてローディングされたソフトウエアに基づいて機能が決定され、かつ系構成にかかわる情報を供給する上位装置にコネクタを介して接続される下位装置において、プロビジョニング支援手段は、ソフトウエアのローディングが完了し、かつ物理的な実装が継続しているときに、情報の取り込みが可能であることを意味する実装情報を上位装置に送出する。
【００１５】
すなわち、本発明にかかわる下位装置には、既述の系構成にかかわる情報は、上述したソフトウエアのサイズの如何にかかわらず、そのソフトウエアのローディングが完了した後に、上位装置によって供給される。
したがって、上位装置の配下に実装される下位装置の機能だけではなく、このような下位装置の数および組み合わせの如何にかかわらず、プロビジョニングの過程で無用に時間が経過することによる始動の遅れが回避され、かつ多様なユニットの組み合わせに対する柔軟な適応が可能となる。
【００１６】
第二の発明では、第一の発明にかかわる下位装置において、プロビジョニング支援手段は、電力が供給されないときに実装情報の能動性を保証する素子または回路を介して実装情報を送出する。
すなわち、本発明にかかわる下位装置の実装情報は、「上位装置に電力を供給する電源とは別に備えられ、その下位装置に電力を供給する電源」が故障した場合であっても、上位装置に継続して与えられ、この上位装置によって監視制御が継続して行われる。
【００１７】
したがって、多様な系構成に対する柔軟な適応が可能となる。
第三の発明では、第一の発明にかかわる下位装置において、プロビジョニング支援手段は、電力が供給されないときに実装情報の非能動性を保証する素子または回路を介してその実装情報を送出し、かつ上位装置に送出された実装情報をその上位装置に供給される電力で保持する。
【００１８】
すなわち、本発明にかかわる下位装置が物理的に実装されたときには、その下位装置に対して主要な電力を供給する電源が定常状態に移行する時点まで、上位装置に対して過渡的に能動的な実装情報が送出されることが回避される。しかし、上位装置に一旦送出された能動的な実装情報は、上記の電源が正常に作動する限り、保持される。
したがって、本発明にかかわる下位装置では、系の構成に無用な擾乱が生じることなく、円滑に保守や運用が実現される。
【００１９】
第四の発明では、第一の発明ないし第三の発明の何れかにかかわる下位装置において、実装情報は、実装情報の伝達に供される布線が接地されまたは給電される第一の状態と、布線が接地も給電もされない第二の状態との何れか一方で能動性が示される二値情報である。
すなわち、本発明にかかわる下位装置の実装情報は、単一の布線を介して上位装置に確実に伝達される。
【００２０】
したがって、このような実装情報が複数のビットの列、あるいは並列に敷設された複数の布線を介して上位装置に伝達される場合に比べて、実装や布線にかかわる制約によって阻まれることなく、多様な系構成に対する柔軟な適応が可能となる。
第五の発明では、上位装置にコネクタを介して接続された下位装置について、物理的な実装に応じて開始され、かつ下位装置の機能を示すソフトウエアのローディングが完了し、かつ物理的な実装が継続しているときに、系構成にかかわる情報の取り込みが可能であることを意味する実装情報が上位装置に送出される。
【００２１】
すなわち、下位装置には、既述の系構成にかかわる情報は、上述したソフトウエアのサイズの如何にかかわらず、そのソフトウエアのローディングが完了した後に、上位装置によって供給される。
したがって、上位装置の配下に実装される下位装置の機能だけではなく、このような下位装置の数および組み合わせの如何にかかわらず、プロビジョニングの過程で無用に時間が経過することによる始動の遅れが回避され、かつ多様なユニットの組み合わせに対する柔軟な適応が可能となる。
【００２２】
第六の発明では、第五の発明にかかわるプロビジョニング支援方法において、電力が供給されないときに実装情報の能動性を保証する素子または回路を介して実装情報が送出される。
すなわち、下位装置の実装情報は、「上位装置に電力を供給する電源とは別に備えられ、その下位装置に電力を供給する電源」が故障した場合であっても、上位装置に継続して与えられ、この上位装置によって監視制御が継続して行われる。
【００２３】
したがって、多様な系構成に対する柔軟な適応が可能となる。
第七の発明では、第五の発明にかかわるプロビジョニング支援方法において、電力が供給されないときに実装情報の非能動性を保証する素子または回路を介してその実装情報が送出される。上位装置に送出された実装情報がその上位装置に供給される電力で保持される。
【００２４】
すなわち、下位装置が物理的に実装されたときには、その下位装置に対して主要な電力を供給する電源が定常状態に移行する時点まで、上位装置に対して過渡的に能動的な実装情報が送出されることが回避される。しかし、上位装置に一旦送出された能動的な実装情報は、上記の電源が正常に作動する限り、安定に保持される。
したがって、下位装置では、系の構成に無用な擾乱が生じることなく、円滑に保守や運用が実現される。
【００２５】
第八の発明では、第五の発明ないし第七の発明の何れかにかかわるプロビジョニング支援方法において、実装情報は、その実装情報の伝達に供される布線が接地されまたは給電される第一の状態と、布線が接地も給電もされない第二の状態との何れか一方で能動性が示される二値情報である。
すなわち、下位装置の実装情報は、単一の布線を介して上位装置に確実に伝達される。
【００２６】
したがって、このような実装情報が複数のビットの列、あるいは並列に敷設された複数の布線を介して上位装置に伝達される場合に比べて、実装や布線にかかわる制約によって阻まれることなく、多様な系構成に対する柔軟な適応が可能となる。
【発明の効果】
【００２７】
第一および第五の発明では、上位装置の配下に実装される下位装置の機能だけではなく、このような下位装置の数および組み合わせの如何にかかわらず、プロビジョニングの過程で無用に時間が経過することによる始動の遅れが回避され、かつ多様なユニットの組み合わせに対する柔軟な適応が可能となる。
第二および第六の発明では、多様な系構成に対する柔軟な適応が可能となる。
【００２８】
第三および第七の発明では、系の構成に無用な擾乱が生じることなく、円滑に下位装置の保守や運用が実現される。
第四および第八の発明では、実装情報が複数のビットの列、あるいは並列に敷設された複数の布線を介して上位装置に伝達される場合に比べて、実装や布線にかかわる制約によって阻まれることなく、多様な系構成に対する柔軟な適応が可能となる。
【００２９】
したがって、これらの発明が適用された装置やシステムでは、系構成の如何にかかわらず、下位装置の着脱を伴う保守や運用の作業の効率が高く維持され、かつ総合的な信頼性の向上に併せて、コストの削減が図られる。
【発明を実施するための最良の形態】
【００３０】
以下、図面に基づいて本発明の実施形態について詳細に説明する。
［第一の実施形態］
図１は、本発明の第一の実施形態を示す図である。
本実施形態の特徴は、図７に示すユニット７０に代えて備えられたユニット７０Ａの構成にある。
【００３１】
ユニット７０Ａの構成は、下記の点で図７に示すユニット７０の構成と異なる。
・  ＮＥＭ５０に備えられた抵抗器５３の他方の端子は、コネクタ４１-1およびバックボード４０を介してコネクタ４１-3の対応する端子（以下、「ＲＭＶ端子」という。）に接続されるが、そのＲＭＶ端子はユニット７０Ａ上においてＦＰＧＡ７２の「ＣＯＮＦＩＧ  ＳＴＡＲＴ」端子には接続されない。
・  ＦＰＧＡ７２のＤＯＮＥ端子と上記のＲＭＶ端子とに、それぞれ一次側のアノード端子と二次側のソース端子とが接続され、かつ一次側のカソード端子が接地されると共に、二次側のドレイン端子がＦＰＧＡ７２の「ＣＯＮＦＩＧ  ＳＴＡＲＴ」端子に接続されたフォトモスリレー１１が備えられる。
【００３２】
図２は、本発明の第一の実施形態のタイムチャートである。
以下、図１および図２を参照して本発明の第一の実施形態の動作を説明する。
ＮＥＭ５０がコネクタ４１-1を介してバックボード４０に接続され、かつ電源ユニット６０がコネクタ４１-2を介してバックボード４０に接続されている状態で、そのバックボード４０にコネクタ４１-3を介してユニット７０Ａが接続されると、各部は、下記の通りに作動する。
【００３３】
ユニット７０Ａでは、ＦＰＧＡ７２は、既述の「ＤＯＮＥ信号」の論理値を「０」に設定する（ここでは、ＤＯＮＥ端子の電位を０ボルトに設定すると仮定する。）。
したがって、フォトモスリレー１１の二次側はオフ状態に設定され、ＮＥＭ５０に備えられた抵抗器５３の他方の端子の電位ｖは、既述の電位Ｖに等しい値に維持される。
しかし、ＲＯＭ７３は、既述の制御端子がＦＰＧＡ７２の「ＣＯＮＦＩＧ  ＳＴＡＲＴ」端子と共に、コネクタ４１-3およびバックボード４０を介してそのユニット７０上で接地される（図１(1)、図２(1))ため、従来例と同様に、そのＲＯＭ７３に予め格納され、かつＦＰＧＡ７２の内部で形成されるべき内部回路の構成を示すプログラムを一括して読み出し、そのＦＰＧＡ７２のＰＲＯＧ端子に与える（図２(2))。
【００３４】
ＦＰＧＡ７２は、上述したように「ＣＯＮＦＩＧ  ＳＴＡＲＴ」端子が接地された時点で、このようなプログラムの取り込みを開始し、内部に備えられたレジスタにそのプログラムを保持することによって、上記の内部回路の構成を確定する（図２(3))。
さらに、ＦＰＧＡ７２は、このようなプログラムの全てを取り込み、かつ内部に備えられたレジスタに保持する（図２(a))と、既述の「ＤＯＮＥ信号」の論理値を「１」に設定する（ここでは、ＤＯＮＥ端子の電位を０ボルトより高い所定の値に設定すると仮定する。）（図２(4))。
【００３５】
フォトモスリレー１１の二次側は、そのフォトモスリレー１１の一次側にこのＤＯＮＥ端子によって印加された正の電圧に応じて電流が注入されるために、オフ状態からオン状態に遷移する（図２(b))。
ＮＥＭ５０では、抵抗器５３の他方の端子は、ユニット７０Ａがコネクタ４１-3を介してバックボード４０に引き続いて実装されている限り、その他方の端子がコネクタ４１-1、バックボード４０、コネクタ４１-3、フォトモスリレー１１の二次側、コネクタ４１-1、バックボード４０およびコネクタ４１-3からなる経路（図１(2))を介してそのユニット７０Ａ上で接地される。
【００３６】
したがって、抵抗器５３の他方の端子の電位ｖは、電源線５２の電位Ｖ未満の値に低下する（図２(c))。
プロセッサ５１は、コネクタ４１-1、バックボード４０およびコネクタ４１-3を介してユニット７０Ａ宛に、『ＮＥＭ５０によって一元的に管理される系構成の下でユニット７０Ａを示し、そのユニット７０Ａの稼働の過程でＦＰＧＡ７２によって参照されるプロビジョニング情報を与える（図２(6))。
【００３７】
ＦＰＧＡ７２は、「ＤＡＴＡ  ＩＮ」端子を介して与えられるプロビジョニング情報の取り込み、かつ参照する（図８(7))。
すなわち、ＦＰＧＡ７２には、そのＦＰＧＡ７２にプログラムの全てが与えられた後に、プロビジョニング情報がプロセッサ５１によって与えられる。
したがって、ＲＯＭ７３によってＦＰＧＡ７２に一括して与えられるプログラムのサイズの如何にかかわらず、そのプログラムのローディングが完了次第、プロセッサ５１（ＮＥＭ５０）によるプロビジョニング情報の引き渡しが速やかに開始される。
【００３８】
このように本実施形態によれば、ＮＥＭ５０の配下に実装されるユニットの数や組み合わせの如何にかかわらず、プロビジョニングの過程で無用に時間が経過することによる始動の遅れが回避され、かつ多様な所望のユニットの組み合わせに対する柔軟な適応が可能となる。
［第二の実施形態］
図３は、本発明の第二の実施形態を示す図である。
【００３９】
本実施形態と上述した第一の実施形態との構成の相違は、ユニット７０Ａに代えて備えられたユニット７０Ｂの構成にある。
ユニット７０Ｂの構成は、下記の点でユニット７０Ａの構成と異なる。
・  「フォトモスリレー１１の一次側のアノード端子をプルアップする抵抗器２１」と、「ＦＰＧＡ７２のＤＯＮＥ端子に入力が接続され、このアノード端子に出力が接続されたオープンコレクタ型のインバータ２２」とが備えられる。
・  フォトモスリレー１１に代えてフォトモスリレー１１Ｂが備えられる。
【００４０】
図４は、本発明の第二の実施形態のタイムチャートである。
以下、図３および図４を参照して本発明の第二の実施形態の動作を説明する。
本実施形態の特徴は、フォトモスリレー１１Ｂの特性と、ＦＰＧＡ７２が抵抗器２１およびインバータ２２を介してそのフォトモスリレー１１Ｂを駆動する下記の動作にある。
フォトモスリレー１１Ｂは、一次側に電流が注入されていない状態では二次側がオン状態に維持され、反対にその電流が注入されている状態には二次側がオフ状態に維持される「ノーマルオン型」のフォトモスリレーである。
【００４１】
しかし、このようなフォトモスリレー１１Ｂのアノードは、ＦＰＧＡ７２によってインバータ２２を介して駆動される。
したがって、プロビジョニングの過程とそのプロビジョニングの完了後との何れにおいても、フォトカプラ１１Ｂは、抵抗器２１およびコンバータ２２との組み合わせにより、図１に示すフォトカプラ１１と同様の振る舞いを行う（図４(1)〜(4)、(6)、(7)、(a)〜(c))。
【００４２】
また、このようなプロビジョニングの完了後にユニット７０Ｂの各部に電力を供給するＤＣ／ＤＣインバータ７１が故障し、その電力の供給が停止した場合には、インバータ２２の出力段に備えられたオープンコレクタのトランジスタはオフ状態となる。
さらに、フォトカプラ１１Ｂは、一次側のアノード端子に、インバータ２２の最終段だけではなく、抵抗器２１によっても電流が注入されない。
【００４３】
すなわち、プロビジョニングの完了後にＤＣ／ＤＣコンバータ７１が故障しても、フォトモスリレー１１Ｂの二次側がオン状態となるために、ＮＥＭ５０においてプロセッサ５１が電位ｖを監視することによって識別するユニット７０Ｂの状態は、「実装状態」と見なされる（図４(P))。
このように本実施形態によれば、このようなユニット７０Ｂは、ＤＣ／ＤＣコンバータ７１の故障によって妨げられる（図２(P))ことなく、プロセッサ５１（ＮＥＭ５０）が行う監視制御の対象となる。
【００４４】
したがって、既述の第一の実施形態に比べて、多様な系構成に対する柔軟な適応が可能となる。
［第三の実施形態］
図５は、本発明の第三の実施形態を示す図である。
本実施形態の構成の特徴は、ユニット７０Ａに代えて備えられたユニット７０Ｃの構成にある。
【００４５】
また、ユニット７０Ｃの構成は、下記の点でユニット７０Ａの構成と異なる。
・  ＦＰＧＡ７２のＤＯＮＥ端子は、フォトモスリレー１１ではなく、フォトモスリレー３１（フォトモスリレー１１と同様に「ノーマルオフ型」のフォトモスリレーである。）の一次側のアノード端子に接続され、その一次側のカソード端子は接地される。
・  フォトモスリレー３１の二次側のソース端子は、電源ユニット６０の陽極出力に接続された（ここでは、コネクタ４１-2、バックボード４０およびコネクタ４１-3を介して接続されると仮定する。）接地線３２ＧＮＤに接続され、その二次側のドレイン端子は抵抗器３３を介して抵抗器３４の一方の端子とＮＰＮ側のトランジスタ３５のベースとに接続される。
・  フォトモスリレー１１の一次側のアノード端子はＰＮＰ型のトランジスタ３６のコレクタに接続され、そのトランジスタ３６のエミッタは上述した接地線３２ＧＮＤに接続される。
・  フォトモスリレー１１の一次側のカソード端子は、抵抗器３７を介してＮＰＮ型のトランジスタ３８のベースと抵抗器３９の一方の端子とに接続される。
・  トランジスタ３６のベースは、抵抗器４０を介して接地線３２ＧＮＤに接続され、かつ抵抗器４１を介してＮＰＮ型のトランジスタ３５のコレクタに接続されると共に、抵抗器４２を介してＮＰＮ型のトランジスタ３８のコレクタに接続される。
・  抵抗器３４、３９の他方の端子と、トランジスタ３５、３８のエミッタとは、電源ユニット６０の陰極出力に接続された（ここでは、コネクタ４１-2、バックボード４０およびコネクタ４１-3を介して接続されると仮定する。）電源線３２Ｎに接続される。
【００４６】
図６は、本発明の第三の実施形態のタイムチャートである。
以下、図５および図６を参照して本発明の第三の実施形態の動作を説明する。
ＮＥＭ５０がコネクタ４１-1を介してバックボード４０に接続され、かつ電源ユニット６０がコネクタ４１-2を介してバックボード４０に接続されている状態で、そのバックボード４０にコネクタ４１-3を介してユニット７０Ｃが接続されると、各部は、下記の通りに作動する。
【００４７】
ユニット７０Ｃでは、ＦＰＧＡ７２は、既述の「ＤＯＮＥ信号」の論理値を「０」に設定する。
したがって、フォトモスリレー３１の二次側はオフ状態に設定され、かつトランジスタ３５はベースに対する電流の注入が行われないためにオフ状態に設定される。さらに、トランジスタ３６はベースが抵抗器４０によって終端されるために、オフ状態となり、かつトランジスタ３８は、ベースに注入されるべき電流が流れるただ一つの経路の形成がトランジスタ３６によって阻止されるためにオフ状態となる。
【００４８】
すなわち、ＮＥＭ５０に備えられた抵抗器５３の他方の端子の電位ｖは、フォトモスリレー１１の二次側がオフ状態となるために、既述の電位Ｖに等しい値に維持される。
しかし、ＲＯＭ７３は、既述の制御端子がＦＰＧＡ７２の「ＣＯＮＦＩＧ  ＳＴＡＲＴ」端子と共に、コネクタ４１-3およびバックボード４０を介してそのユニット７０Ｃ上で接地される（図６(1))ため、従来例と同様に、そのＲＯＭ７３に予め格納され、かつＦＰＧＡ７２の内部に形成されるべき内部回路の構成を示すプログラムを一括してそのＦＰＧＡ７２のＰＲＯＧ端子に与える（図６(2))。
【００４９】
ＦＰＧＡ７２は、上述したように「ＣＯＮＦＩＧ  ＳＴＡＲＴ」端子が接地された時点で、このようなプログラムの取り込みを開始し、内部に備えられたレジスタにそのプログラムを保持することによって、上記の内部回路の構成を確定する（図６(3))。
さらに、ＦＰＧＡ７２は、このようなプログラムの全てを取り込み、かつ内部に備えられたレジスタに保持する（図６(a))と、既述の「ＤＯＮＥ信号」の論理値を「１」に設定する（ここでは、ＤＯＮＥ端子の電位を０ボルトより高い所定の値に設定すると仮定する。）（図６(4))。
【００５０】
フォトモスリレー３１の二次側は、このＤＯＮＥ端子によって印加された正電位に応じて一次側に電流が注入されるために、オフ状態からオン状態に遷移する（図６(b))。
トランジスタ３５は、フォトモスリレー３１の二次側および抵抗器３３を介してベース電流が注入されるために、オン状態となる（図６(A))。
トランジスタ３６は、接地線３２ＧＮＤからそのトランジスタ３６のエミッタおよび抵抗器４１を介してトランジスタ３５のエミッタに至る経路を介してベース電流が流れるため、オン状態となる（図６(B))。さらに、フォトモスリレー１１の二次側は、このようにしてオン状態となったトランジスタ３６を介して一次側に電流が注入されるために、オン状態となる。トランジスタ３８は、ベースにこの電流の一部が注入されるために、オン状態となる。
【００５１】
したがって、トランジスタ３６のベース電流が流れる経路は、トランジスタ３５がオフ状態に復帰しても、抵抗器４２およびトランジスタ３８とによって確保される。
ＮＥＭ５０では、抵抗器５３の他方の端子は、ユニット７０Ｃがコネクタ４１-3を介してバックボード４０に引き続いて実装されている限り、既述の第一の実施形態と同様に、その他方の端子がコネクタ４１-1、バックボード４０、コネクタ４１-3、フォトモスリレー１１の二次側、コネクタ４１-3、バックボード４０およびコネクタ４１-3からなる経路を介してそのユニット７０Ａ上で接地される。
【００５２】
したがって、抵抗器５３の他方の端子の電位ｖは、電源線５２の電位Ｖ未満の値に維持される（図６(c))。
プロセッサ５１は、コネクタ４１-1、バックボード４０およびコネクタ４１-3を介してユニット７０Ｃ宛に、『ＮＥＭ５０によって一元的に管理される系構成の下でユニット７０Ｃを示し、そのユニット７０Ｃの稼働の過程でＦＰＧＡ７２によって参照されるプロビジョニング情報を与える（図６(6))。
【００５３】
ＦＰＧＡ７２は、「ＤＡＴＡ  ＩＮ」端子を介してそのプロビジョニング情報を取り込み、適宜参照する（図６(7))。
すなわち、ＦＰＧＡ７２には、そのＦＰＧＡ７２にプログラムの全てが与えられた後に、プロビジョニング情報がプロセッサ５１によって与えられる。
このように本実施形態によれば、ＮＥＭ５０においてプロセッサ５１によって監視されたる電位ｖを電位Ｖ以下に設定するためにユニット７０Ｃに備えられたフォトモスリレー１１は、「ノーマルオン型」ではなく「ノーマルオフ型」のフォトモスリレーであり、かつフォトモスリレー３１とフォトモスリレー１１との段間に形成された回路は、ＤＣ／ＤＣコンバータ７１が故障した場合であっても、電源ユニット６０によって継続して供給される電力によりフォトモスリレー１１をオン状態に維持する（図６(P))。
【００５４】
さらに、ユニット７０Ｃがコネクタ４１-3を介してバックボード４０に物理的に実装されたときには、このフォトモスリレー１１が「ノーマルオフ型」のフォトモスリレーであるために、ＤＣ／ＤＣコンバータ７１が定常状態に移行する時点まで過渡的に電位ｖが電位Ｖを下回る（図４(Q))ことが回避される（図６(Q))。
なお、上述した各実施形態では、ユニット７０Ａ〜７０Ｃには、ローディングされたプログラムに応じて機能や振る舞いが確定する素子として、ＦＰＧＡ７２が備えられている。
【００５５】
しかし、このような素子は、プログラマブルゲートアレイに限定されず、例えば、ディジタルシグナルプロセッサ（ＤＳＰ）その他の汎用のプロセッサであってもよく、これらのプログラマブルゲートアレイ、ディジタルシグナルプロセッサおよび汎用のプロセッサの如何なる組み合わせであってもよい。
また、上述した各実施形態では、ＦＰＧＡ７２に対してローディングされるプログラムが予め格納されたＲＯＭ７３がユニット７０Ａ〜７０Ｃに備えられている。
【００５６】
しかし、このようなＲＯＭ７３、またはそのＲＯＭ７３を代替し得る記憶装置（素子）は、ＮＥＭ５０以外のパッケージと、バックボード４０と、電源ユニット６０との何れに配置されてもよい。
さらに、上述した各実施形態では、図７に示す従来例と同様に、伝送装置に本発明が適用されている。
【００５７】
しかし、本発明は、このような伝送装置に限定されず、フレームやシェルフに実装されるユニットやパッケージの集合として構成されるならば、バックボード４０の有無の如何にかかわらず、多様な装置に適用可能である。
また、上述した各実施形態では、電位ｖは、ユニット７０Ａ〜７０Ｃからコネクタ４１-3、バックボード４０およびコネクタ４１-1を介してＮＥＭ５０に至る単一の布線を介して接続されたフォトモスリレーの二次側によって引き渡され、かつ「無給電・無接地状態」と「接地状態」との何れかの状態をとる２値情報に応じて増減されている。
【００５８】
しかし、このような電位ｖで示される二値情報は、所望の伝送方式に基づいてユニット７０Ａ〜７０ＣからＮＥＭ５０に引き渡されてもよい。
さらに、上述した各実施形態では、ユニット７０Ａ〜７０Ｃは、活線挿脱を可能とするコネクタ４１-３を介して着脱可能なユニットとして構成されている。
しかし、これらのユニット７０Ａ〜７０Ｃは、例えば、コネクタ４１-3に対する物理的な装着が完了した時点で、自動的にあるいは手動で作動するスイッチを介して電源線および信号線の接続のシーケンスが適正に設定されるユニットとして構成されてもよい。
【００５９】
また、本発明は上述した実施形態に限定されるものではなく、本発明の範囲において多様な形態による実施形態が可能であり、かつ構成装置の全てまたは一部に如何なる改良が施されてもよい。
以下、上述した各実施形態に開示された発明を階層的・多面的に整理し、付記項として列記する。
（付記１）  物理的な実装に応じてローディングされたソフトウエアに基づいて機能が決定され、かつ系構成にかかわる情報を供給する上位装置にコネクタを介して接続される下位装置において、
前記ソフトウエアのローディングが完了し、かつ前記物理的な実装が継続しているときに、前記情報の取り込みが可能であることを意味する実装情報を前記上位装置に送出するプロビジョニング支援手段を備えた
ことを特徴とする下位装置。
（付記２）  付記１に記載の下位装置において、
前記プロビジョニング支援手段は、
電力が供給されないときに前記実装情報の能動性を保証する素子または回路を介して前記実装情報を送出する
ことを特徴とする下位装置。
（付記３）  付記１に記載の下位装置において、
プロビジョニング支援手段は、
電力が供給されないときに前記実装情報の非能動性を保証する素子または回路を介して前記実装情報を送出し、かつ前記上位装置に送出された実装情報を前記上位装置に供給される電力で保持する手段を有する
ことを特徴とする下位装置。
（付記４）  付記１ないし付記３の何れか１項に記載の下位装置において、
前記実装情報は、
前記実装情報の伝達に供される布線が接地されまたは給電される第一の状態と、前記布線が接地も給電もされない第二の状態との何れか一方で能動性が示される二値情報である
ことを特徴とする下位装置。
（付記５）  上位装置にコネクタを介して接続された下位装置について、物理的な実装に応じて開始され、かつ前記下位装置の機能を示すソフトウエアのローディングが完了し、かつ前記物理的な実装が継続しているときに、系構成にかかわる情報の取り込みが可能であることを意味する実装情報を前記上位装置に送出する
ことを特徴とするプロビジョニング支援方法。
（付記６）  付記５に記載のプロビジョニング支援方法において、
電力が供給されないときに前記実装情報の能動性を保証する素子または回路を介して前記実装情報を送出する
ことを特徴とするプロビジョニング支援方法。
（付記７）  付記５に記載のプロビジョニング支援方法において、
電力が供給されないときに前記実装情報の非能動性を保証する素子または回路を介して前記実装情報を送出し、前記上位装置に送出された実装情報を前記上位装置に供給される電力で保持する
ことを特徴とするプロビジョニング支援方法。
（付記８）  付記５ないし付記７の何れか１項に記載のプロビジョニング支援方法において、
前記実装情報は、
その実装情報の伝達に供される布線が接地されまたは給電される第一の状態と、前記布線が接地も給電もされない第二の状態との何れか一方で能動性が示される二値情報である
ことを特徴とするプロビジョニング支援方法。
【図面の簡単な説明】
【００６０】
【図１】本発明の第一の実施形態を示す図である。
【図２】本発明の第一の実施形態のタイムチャートである。
【図３】本発明の第二の実施形態を示す図である。
【図４】本発明の第二の実施形態のタイムチャートである。
【図５】本発明の第三の実施形態を示す図である。
【図６】本発明の第三の実施形態のタイムチャートである。
【図７】従来の伝送装置の構成例を示す図である。
【図８】従来例のタイムチャートである。
【符号の説明】
【００６１】
１１，１１Ｂ，３１  フォトモスリレー
２１，３３，３４，３７，３９，４０，４１，４２，５３  抵抗器
２２  インバータ
３２Ｎ，５２  電源線
３２ＧＮＤ  接地線
３５，３６，３８  トランジスタ
４０  バックボード
４１  コネクタ
５０  ネットワークエレメントマネージャ
５１  プロセッサ（ＣＰＵ）
６０  電源ユニット
７０，７０Ａ，７０Ｂ，７０Ｃ  ユニット
７１  ＤＣ／ＤＣコンバータ
７２  ＦＰＧＡ
７３  ＲＯＭ
【図１】
2005275742.tif 000003
【図２】
2005275742.tif 000004
【図３】
2005275742.tif 000005
【図４】
2005275742.tif 000006
【図５】
2005275742.tif 000007
【図６】
2005275742.tif 000008
【図７】
2005275742.tif 000009
【図８】
2005275742.tif 000010