(57)【要約】【課題】広帯域で低損失な高周波スイッチを得ることを目的とする。【解決手段】第１の線路と第２及び第３の線路を結ぶ経路の分岐部からλ／４の部位に並列装荷される第１及び第２のスイッチング素子（以下、ＳＷ素子、と記す。）、第１の線路と分岐部との間に接続される第１のインピーダンス変成器（以下、Ｚ０変成器、と記す。）、分岐部と第１のＳＷ素子とを接続するλ／４の第１の高インピーダンス線路（以下、高Ｚ０線路、と記す。）、第１のＳＷ素子及び第１の高Ｚ０線路に接続されるλ／４の第２の高インピーダンス線路、第２の高Ｚ０線路と第２の線路の間に接続される第２のＺ０変成器、分岐部と第２のＳＷ素子とを接続する１／４波長の第３の高Ｚ０線路、第２のＳＷ素子及び第３の高Ｚ０線路に接続されるλ／４の第４の高Ｚ０線路、第４の高Ｚ０線路と第３の線路の間に接続される第３のＺ０変成器を備えるようにしたものである。【選択図】        図１
2005102273.tif 000002
【特許請求の範囲】
【請求項１】
一端が入力端子に接続される第１の線路と、一端が第１の出力端子に接続される第２の線路と、一端が第２の出力端子に接続される第３の線路と、前記第１の線路の他端側と前記第２及び第３の線路の他端側をそれぞれ結ぶ経路の分岐部から１／４波長の部位にそれぞれ並列装荷される第１及び第２のスイッチング素子と、前記第１の線路の他端と前記分岐部との間に接続される第１のインピーダンス変成器と、前記第１の線路及び前記第２の線路よりも高い特性インピーダンスを有し、前記分岐部と前記第１のスイッチング素子とを接続する１／４波長の第１の高インピーダンス線路と、前記第１の高インピーダンス線路と同じ特性インピーダンスを有し、一端が前記第１のスイッチング素子及び前記第１の高インピーダンス線路に接続される１／４波長の第２の高インピーダンス線路と、前記第２の高インピーダンス線路の他端と前記第２の線路の他端の間に接続される第２のインピーダンス変成器と、前記第１の線路及び前記第３の線路よりも高い特性インピーダンスを有し、前記分岐部と前記第２のスイッチング素子とを接続する１／４波長の第３の高インピーダンス線路と、前記第３の高インピーダンス線路と同じ特性インピーダンスを有し、一端が前記第２のスイッチング素子及び前記第３の高インピーダンス線路に接続される１／４波長の第４の高インピーダンス線路と、前記第４の高インピーダンス線路の他端と前記第３の線路の他端の間に接続される第３のインピーダンス変成器とを備えた高周波スイッチ。
【請求項２】
前記第２のインピーダンス変成器と前記第２の線路の他端とを結ぶ経路に並列装荷される前記第１のスイッチング素子にバイアス電圧を与える第１のバイアス回路と、前記第３のインピーダンス変成器と前記第３の線路の他端とを結ぶ経路に並列装荷される前記第２のスイッチング素子にバイアス電圧を与える第２のバイアス回路とを備えた請求項１に記載の高周波スイッチ。
【請求項３】
互いに異なる極性で並列装荷された前記第１及び第２のスイッチング素子と、前記第１の線路と前記第１のインピーダンス変成器とを結ぶ経路に並列装荷される前記第１及び第２のスイッチング素子にバイアス電圧を与えるバイアス回路とを備えた請求項１に記載の高周波スイッチ。
【請求項４】
互いに異なる極性で並列装荷された前記第１及び第２のスイッチング素子と、前記第２のインピーダンス変成器と前記第２の線路の他端とを結ぶ経路に並列装荷される前記第１及び第２のスイッチング素子にバイアス電圧を与えるバイアス回路又は前記第３のインピーダンス変成器と前記第３の線路の他端とを結ぶ経路に並列装荷される前記第１及び第２のスイッチング素子にバイアス電圧を与えるバイアス回路とを備えた請求項１に記載の高周波スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明はＵＨＦ／マイクロ波／ミリ波／サブミリ波帯に適用する広帯域化高周波スイッチに関する。
【背景技術】
【０００２】
たとえば非特許文献１に示す従来の高周波スイッチは図１０（ａ）のように、単極双投（ＳＰＤＴ）スイッチで入力端子１から入力線路５を介して分岐し、ＤＣカット用キャパシタ１０を介して第１と第２の出力線路６ａ／６ｂと７ａ／７ｂ間にスイッチング素子として用いる他端接地ＰＩＮダイオード３ａ／３ｂをエアブリッジ線路３２で並列に装荷し、ＤＣカット用キャパシタ１０を介して出力端子２ａ／２ｂに接続する。また第１の出力線路６ａ／６ｂは、ＰＩＮダイオード３ａ／３ｂにバイアス電圧の印加をするバイアス回路１１ｂを途中に並列に装荷し、中心周波数で１／４波長以下の線路長と４０Ωの特性インピーダンスをもつ（バイアス回路１１ｂがスイッチ通過特性に与える影響を最小限にするため当該特性インピーダンスは低い方が望ましい）。入力線路５の特性インピーダンスも整合を考慮し第１の出力線路６ａ／６ｂと同じ値にする。バイアス回路１１ｂは、中心周波数で１／４波長の線路長と９０Ωの特性インピーダンスをもつ第１の高インピーダンス線路１８と当該一端を介して接地する高周波数帯で十分低インピーダンスの第２のキャパシタ１９との間にバイアス端子１２を設ける。一般に図１０（ｄ）のように、主線路２６を伝搬する高周波信号の通過特性に影響を与えないでスイッチング素子にＤＣバイアス電圧を印加できるように、第２のキャパシタ１９を高周波数帯で十分低いインピーダンスとし第１の高インピーダンス線路１８が所望周波数帯の中心周波数で一端が短絡された１／４波長線路と見なせ、主線路２６からは開放状態に見えるようにする。
【０００３】
また非特許文献２に示す従来の高周波スイッチは図１１（ａ）のように、ＳＰＤＴスイッチで入力端子１からＤＣカット用キャパシタ１０を介して分岐し、直列に装荷するＰＩＮダイオード３ａ／３ｂの出力端子２ａ／２ｂ側に他端接地ＰＩＮダイオード３ｃ／３ｄを並列に装荷し、ＤＣカット用キャパシタ１０を介して出力端子２ａ／２ｂに接続する。また経路の分岐部と並列装荷ＰＩＮダイオード３ｃ／３ｄの接続部とにバイアス用インダクタ３４を並列に装荷し、当該先端にバイアス端子１２を設ける。
【０００４】
また非特許文献３に示す従来の高周波移相器は図１２のように、切換え経路の位相差から移相量を得るスイッチドライン形移相器で入力端子１と出力端子２とからＤＣカット用キャパシタ１０を介して分岐し、遅れ位相線路３１側にＰＩＮダイオード３ａのアノード電極とＰＩＮダイオード３ｃのカソード電極および基準位相線路３０側にＰＩＮダイオード３ｂのカソード電極とＰＩＮダイオード３ｄのアノード電極をそれぞれ直列に装荷する。ＰＩＮダイオード３ａと３ｂの接続分岐部入力端子１側に他端接地第３の高インピーダンス線路３５およびＰＩＮダイオード３ｃと３ｄの接続分岐部出力端子２側にバイアス回路１１ｂをそれぞれ並列に装荷する。バイアス回路１１ｂは、上記図１０（ａ）と同じに作用する。
【０００５】
上記従来例の高周波スイッチ／バイアス回路／移相器は、並列装荷をするバイアス回路の影響を低減するため低インピーダンス出力線路または直列に存在する寄生インダクタンスの影響を受けやすいワイヤ接続のチップ形スイッチング素子で高周波切換えをする方式／中心周波数で１／４波長に相当する高インピーダンス線路を用い当該通過特性に影響しないようにスイッチング素子にバイアス供給をする方式／中心周波数で１／４波長に相当する高インピーダンス線路を用いる方式のバイアス回路を用い当該バイアス端子に印加する電圧で基準と遅れ位相線路との位相差だけの移相量を得る方式を採る。
【０００６】
従来の高周波スイッチは図１０（ａ）のように、出力端子２ａと２ｂ側をＯＮとＯＦＦとするとき、ＰＩＮダイオード３ａと３ｂに逆と順方向のバイアス電圧を印加するから図１０（ｂ）に示すように、まず出力端子２ａ側はＰＩＮダイオード３ａは等価的に遮断時のキャパシタ２２として表されるが、エアブリッジ線路３２の形成インダクタンスと組み合わせＴ形ローパスフィルタ３３を構成する。従って当該遮断周波数以下の信号を通過する。つぎに出力端子２ｂ側はＰＩＮダイオード３ｂは等価的に導通時の抵抗２０として表されるが、当該インピーダンスは通常十分低く短絡状態になり、第１の出力線路６ｂは１／４波長に相当し線路の分岐部からは開放状態になる。従って当該信号を遮断する。一般にＰＩＮダイオードの順および逆方向バイアス電圧印加時の等価回路は図１０（ｃ）のように、導通時の抵抗２０および遮断時のキャパシタ２２と寄生インダクタ２１との直列回路で表される。寄生インダクタ２１による影響は周波数が高くなるにつれて現れるが、比較的低い周波数では寄生インダクタ２１は導通時の抵抗２０および遮断時のキャパシタ２２に対し当該形成インピーダンスは十分低い。
【０００７】
従来の他の高周波スイッチは図１１（ｂ）のように、出力端子２ａと２ｂ側をＯＮとＯＦＦとするとき、ＰＩＮダイオード３ａと３ｄおよび３ｂと３ｃは順および逆方向のバイアス電圧を印加するから図１１（ｂ）に示すように、ＰＩＮダイオード３ａと３ｄおよび３ｂと３ｃは等価的に導通時の抵抗２０および遮断時のキャパシタ２２と寄生インダクタ２１との直列回路として表されるが、比較的低い周波数時の形成インピーダンスが、寄生インダクタ２１で十分低い上、導通時の抵抗２０で十分低く、遮断時のキャパシタ２２で十分高いから、出力端子２ａ、２ｂ側は信号を通過し、遮断する。
【０００８】
従来の高周波移相器は図１２のように、第３の高インピーダンス線路３５の一端が短絡されているからバイアス回路１１ｂのバイアス端子１２に対し、まず負電圧を印加するとＰＩＮダイオード３ａと３ｃおよび３ｂと３ｄには逆および順方向のバイアス電圧が印加され、入力端子１からの入力信号を基準位相線路３０を通過し出力端子２に出力する。つぎに正電圧を印加するとＰＩＮダイオード３ａと３ｃおよび３ｂと３ｄには順および逆方向のバイアス電圧が印加され、入力端子１からの入力信号を遅れ位相線路３１を通過し出力端子２に出力する。
【０００９】
【非特許文献１】J.V.Bellantoni et al., "A MONOLITHIC HIGH POWER Ka BAND PIN SWITCH", IEEE Microwave and Millimeter-Wave Monolithic Circuits Symp. Digest, 1988、pp.47-50
【非特許文献２】岡村ほか、マイクロ波制御回路、信学誌、1979、Vol.62、No.1、 pp61-68
【非特許文献３】R.W.Burns, "Low Cost Design Techniques for Semiconductor Phase Shifters", IEEE Trans. Microwave Theory Tech., 1974, vol.MTT-22, No.6, pp.675-688
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記のような従来の高周波スイッチでは、並列装荷をするバイアス回路の影響を低減するため低インピーダンス出力線路で高周波切換えをする方式を採るから、スイッチング素子の導通時に分岐部からは開放状態に見える周波数範囲が狭く、高周波スイッチとしての広帯域化が難しい。またスイッチング素子の遮断時に形成するキャパシタが比較的小さいときはエアブリッジ線路が形成するインダクタンスと組み合わせローパスフィルタを構成できるが、大きいときはエアブリッジ線路のほかに別途インダクタを必要とし、回路が大型化する問題点があった。  また従来の他の高周波スイッチでは、直列に存在する寄生インダクタンスの影響を受けやすいワイヤ接続のチップ形スイッチング素子で高周波切換えをする方式を採るから、たとえば接続金ワイヤのインダクタンスが直列に挿入されることになり、通過損失が増加する。また出力端子の個数だけ直列装荷をするスイッチング素子を必要とし、小形化が難しい問題点があった。
【００１１】
また従来の高周波バイアス回路では、中心周波数で１／４波長に相当する高インピーダンス線路を用い当該通過特性に影響しないようにスイッチング素子にバイアス供給をする方式を採るから、１／４波長に相当する周波数を中心とする狭範囲にしか適用できず、広帯域化が難しい問題点があった。
【００１２】
また従来の高周波移相器では、中心周波数で１／４波長に相当する高インピーダンス線路を用いる方式のバイアス回路を用い当該バイアス端子に印加する電圧で基準と遅れ位相線路との位相差だけの移相量を得る方式を採るから、１／４波長に相当する周波数を中心とする狭範囲にしか適用できず、広帯域化が難しい問題点があった。
【００１３】
この発明が解決しようとする課題は、高周波スイッチ／バイアス回路／移相器で上記難点を解消するように、インピーダンス変成器を介し接続する外部線路の特性インピーダンスより高いインピーダンスをもつ出力線路を形成し、またはスイッチング素子に直列装荷をする補償用キャパシタで当該寄生インダクタンスを打ち消し、高周波切換えをする方式（高インピーダンス出力線路または補償用キャパシタを用いる高周波スイッチ方式）／並列共振回路で主線路からは広帯域にわたり開放状態に見えるようにし当該通過特性に影響しないようにスイッチング素子にバイアス供給をする方式（並列共振高周波バイアス方式）／並列共振高周波バイアス方式のバイアス端子に印加する電圧で基準と遅れ位相線路との位相差だけの移相量を得る方式（並列共振高周波バイアス移相方式）を提供することにある。
【課題を解決するための手段】
【００１４】
この発明に係る高周波スイッチは、一端が入力端子に接続される第１の線路と、一端が第１の出力端子に接続される第２の線路と、一端が第２の出力端子に接続される第３の線路と、第１の線路の他端側と第２及び第３の線路の他端側をそれぞれ結ぶ経路の分岐部から１／４波長の部位にそれぞれ並列装荷される第１及び第２のスイッチング素子と、第１の線路の他端と分岐部との間に接続される第１のインピーダンス変成器と、第１の線路及び第２の線路よりも高い特性インピーダンスを有し、分岐部と第１のスイッチング素子とを接続する１／４波長の第１の高インピーダンス線路と、第１の高インピーダンス線路と同じ特性インピーダンスを有し、一端が第１のスイッチング素子及び第１の高インピーダンス線路に接続される１／４波長の第２の高インピーダンス線路と、第２の高インピーダンス線路の他端と第２の線路の他端の間に接続される第２のインピーダンス変成器と、第１の線路及び第３の線路よりも高い特性インピーダンスを有し、分岐部と第２のスイッチング素子とを接続する１／４波長の第３の高インピーダンス線路と、第３の高インピーダンス線路と同じ特性インピーダンスを有し、一端が第２のスイッチング素子及び第３の高インピーダンス線路に接続される１／４波長の第４の高インピーダンス線路と、第４の高インピーダンス線路の他端と第３の線路の他端の間に接続される第３のインピーダンス変成器とを備えたものである。
【発明の効果】
【００１５】
この発明に係る高周波スイッチは、広帯域にわたり低損失な特性が得られる。
【発明を実施するための最良の形態】
【００１６】
この発明の実施の一形態を示す高周波スイッチは図１（ａ）のように、ＳＰＤＴスイッチで入力端子１から入力線路５とテーパ形インピーダンス変成器９ａを介して分岐し、ＤＣカット用キャパシタ１０を介して第１と第２の出力線路６ａ／６ｂと７ａ／７ｂ間にスイッチング素子として用いる他端接地ＰＩＮダイオード３ａ／３ｂを金ワイヤ４（ディスクリート部品を用いることを想定し、上記従来例の図１０（ａ）に示すエアブリッジ線路３２と同じ効果をもつ）で並列に装荷し、テーパ形インピーダンス変成器９ｂ／９ｃとＤＣカット用キャパシタ１０と第３の出力線路８ａ／８ｂを介して出力端子２ａ／２ｂに接続する。またテーパ形インピーダンス変成器９ｂ／９ｃとＤＣカット用キャパシタ１０との間にバイアス端子１２をもつバイアス回路１１（構成は限定しない）を並列に装荷する。テーパ形インピーダンス変成器９ａと９ｂ／９ｃは、異なる特性インピーダンスをもつ入力線路５と第３の出力線路８ａ／８ｂに接続し、第１と第２の出力線路６ａ／６ｂと７ａ／７ｂを１／４波長のより高いインピーダンスをもつ線路として形成する。高周波スイッチとして広帯域にわたり低損失な特性が得られる。
【００１７】
上記実施の形態の高周波スイッチは、インピーダンス変成器を介し接続する外部線路の特性インピーダンスより高いインピーダンスをもつ出力線路を形成し高周波切換えをする方式（高インピーダンス出力線路を用いる高周波スイッチ方式）を採る。
【００１８】
高周波スイッチは図１（ａ）のように、出力端子２ａと２ｂ側をＯＮとＯＦＦとするとき、ＰＩＮダイオード３ａと３ｂに逆と順方向のバイアス電圧を印加するから、まず出力端子２ａ側はＰＩＮダイオード３ａが等価的に形成するキャパシタンスとＰＩＮダイオード３ａ接続用金ワイヤ４が形成するインダクタンスとからＴ形ローパスフィルタを構成する。従って当該遮断周波数以下の信号を通過すると共に、テーパ形インピーダンス変成器９ａと９ｂを合わせ第１と第２の出力線路６ａと７ａによる高インピーダンス線路の全長が１／２波長になりＰＩＮダイオード３ａに対し広帯域にわたり整合をする。つぎに出力端子２ｂ側はＰＩＮダイオード３ｂが等価的に形成する抵抗成分によるインピーダンスは通常十分低く短絡状態になり、第１の出力線路６ｂは１／４波長に相当し線路の分岐部からは開放状態になる。従って当該信号を遮断すると共に、第１の出力線路６ｂの高インピーダンスによりさらに広帯域にわたり開放状態と見なす。
【００１９】
なお上記図１（ａ）に示す発明の実施の形態でＰＩＮダイオード３ａと３ｂは、並列に装荷するスイッチング素子としていずれも同じ極性で用いるとして説明したが、図１（ｂ）または図１（ｃ）のようにたとえば出力端子２ａと２ｂ側のスイッチング素子としてそれぞれが相反する極性のＰＩＮダイオード３とＮＩＰダイオード１３を用い、共通に用いるバイアス回路１１を入力線路５付近の部位に設置するか、または出力端子２ａ側が２ｂ側より低い通過損失を要求されるときは第２の出力線路８ｂ付近の部位に設置してもよい（入力端子１と入力線路５との間にＤＣカット用キャパシタ１０を介する）。それぞれのＰＩＮダイオード３ａと３ｂに対し個別に必要であったバイアス回路１１を共通化するから、回路を小型化し通過損失を低減できるまたは入力端子１から出力端子２ａまでの経路にはバイアス回路を介在しないから、さらに通過損失を低減できる。
【００２０】
この発明に関連する実施の一形態を示す高周波スイッチは図２（ａ）のように、図３（ａ）に示す構造により実現するＳＰＤＴスイッチで入力端子１からＤＣカット用キャパシタ１０を介して分岐し、スイッチング素子として直列に装荷するＰＩＮダイオード３ａ／３ｂ（チップ形）の出力端子２ａ／２ｂ側と並列に装荷するＰＩＮダイオード３ｃ／３ｄ（チップ形）の接地側とに補償用キャパシタ１４を直列に装荷し、ＤＣカット用キャパシタ１０を介して出力端子２ａ／２ｂに接続する。またＰＩＮダイオード３ａと３ｂと３ｃと３ｄそれぞれの両方の電極に導通できる各位置にバイアス端子１２をもつバイアス回路１１（第１の高インピーダンス線路１８と第２のキャパシタ１９から構成する）を装荷する。高周波スイッチとして広帯域にわたり通過損失を低減できる。
【００２１】
上記実施の形態の高周波スイッチは、スイッチング素子に直列装荷をする補償用キャパシタ１４で当該寄生インダクタンスを打ち消し高周波切換えをする方式（補償用キャパシタを用いる高周波スイッチ方式）を採る。
【００２２】
高周波スイッチは図２（ａ）のように、出力端子２ａと２ｂ側にＯＮとＯＦＦとするとき、ＰＩＮダイオード３ａと３ｄおよび３ｂと３ｃは順および逆方向のバイアス電圧を印加するから図２（ｂ）に示すように、ＰＩＮダイオード３ａと３ｄおよび３ｂと３ｃは等価的に導通時の抵抗２０および遮断時のキャパシタ２２と寄生インダクタ２１との直列回路として表されるが、ＰＩＮダイオードに対し直列に挿入する補償用キャパシタ１４により当該寄生インダクタ２１が打ち消される。
【００２３】
なお上記図２（ａ）に示す発明の実施の形態で補償用キャパシタ１４は、直列に装荷するＰＩＮダイオード３ａ／３ｂの出力端子２ａ／２ｂ側と並列に装荷するＰＩＮダイオード３ｃ／３ｄの接地側とに直列に装荷するとして説明したが、図２（ｃ）のように直列に装荷するＰＩＮダイオード３ａ／３ｂの入力端子１側と並列に装荷するＰＩＮダイオード３ｃ／３ｄの出力端子２ａ／２ｂ側とに直列に装荷するようにしてもよい。同じ効果が得られる。
【００２４】
また上記図２（ａ）に示す発明の実施の形態で補償用キャパシタ１４は、図３（ａ）のようにチップコンデンサで実現するとして説明したが、実際にはＰＩＮダイオード３ａと３ｂと３ｃと３ｄの寄生インダクタンス２１の値は微小であるときが多く、通常チップコンデンサで微小値のキャパシタンスを実現するのは難しいから、図３（ｂ）のように比較的微小値のキャパシタンスを得るインターディジタルキャパシタ２３で実現するようにしてもよい。同じ効果が得られる。
【００２５】
また上記図１（ａ）と図２（ａ）に示す発明の実施の形態でＳＰＤＴスイッチ方式に代えて、ＰＩＮダイオードをｍ個用いるＳＰｍＴスイッチ方式に適用してもよい。またＰＩＮダイオードに代えて、導通と遮断状態の切換え可能なスイッチング素子であればいずれを用いてもよいのはいうまでもない。
【００２６】
また上記図２（ａ）に示す発明の実施の形態でＰＩＮダイオード３ａと３ｂは、直列装荷スイッチング素子として図３（ａ）に示すように各々チップ形単電極ＰＩＮダイオードで実現するとして説明したが、図４のようにカソード電極を２個もつチップ形多電極ＰＩＮダイオード２４を用い、各カソード電極を第１の出力線路６ａと６ｂに金ワイヤ４で接続することにより実現してもよい。従来出力端子の個数だけ必要であった直列装荷スイッチング素子の個数を１個にし少なくできる。なお上記実施の形態でＳＰＤＴスイッチ方式に代えて、カソード電極をｍ個もつ多電極ＰＩＮダイオードを用いるＳＰｍＴスイッチ方式に適用してもよい。またカソード電極を２個もつ多電極ＰＩＮダイオード２４に代えて、アノード電極を２個もつ多電極ＮＩＰダイオードを用いてもよいのはいうまでもない。
【００２７】
また上記図２（ａ）に示す発明の実施の形態でＰＩＮダイオード３ａと３ｂおよび３ｃと３ｄは、直列および並列装荷スイッチング素子として図３（ａ）に示すように各々チップ形単電極ＰＩＮダイオードで実現するとして説明したが、図５のようにカソード電極を２個もつチップ形多電極ＰＩＮダイオード２４ａと２４ｂおよび２４ｃと２４ｄを用い、カソード電極２個を同時に第１の出力線路６ａと６ｂおよびスルーホール１７に１個の金リボン２５で接続することにより実現してもよい。金ワイヤ４で個別に接続するより寄生インダクタンスを低減できるから、高周波スイッチとしての通過損失を低減できる。また直列装荷スイッチング素子としてのカソード電極を２個もつ多電極ＰＩＮダイオード２４ａと２４ｂは、カソード電極を４個もつ多電極ＰＩＮダイオードを用い、カソード電極のうち２個ずつを同時に第１の出力線路６ａと６ｂに１個の金リボン２５で接続するようにしてもよい。直列装荷スイッチング素子の個数を１個にし少なくできる。なお上記形態でまたＳＰＤＴスイッチ方式に代えて、多電極ＰＩＮダイオードをｍ個用いるＳＰｍＴスイッチ方式に適用してもよい。またカソード電極を２個もつ多電極ＰＩＮダイオード２４に代えて、アノード電極を２個もつ多電極ＮＩＰダイオードを用いてもよいのはいうまでもない。
【００２８】
この発明に関連する他の実施の一形態を示す高周波バイアス回路は図６のように、第２のキャパシタ１９を高周波数帯で十分低いインピーダンスとし、所望周波数帯のまず下限周波数近傍では第１のキャパシタ２８のインピーダンスが十分高くなりかつ第１と第２の高インピーダンス線路１８と２７とを合わせた線路長が１／４波長に相当する一端が短絡された１／４波長線路と見なせ、主線路２６からは開放状態に見えるようにする。つぎに上限周波数近傍では第１のキャパシタ２８と第２の高インピーダンス線路２７とから並列共振回路を構成しかつ第１の高インピーダンス線路１８の線路長が１／２波長に相当する一端が開放された１／２波長線路と見なせ、主線路２６からは開放状態に見えるようにする。所望周波数帯の下限と上限周波数近傍で高いインピーダンスを確保し当該通過特性の劣化を防げる。
【００２９】
上記実施の形態の高周波バイアス回路は、並列共振回路で主線路からは広帯域にわたり開放状態に見えるようにし、当該通過特性に影響しないようにスイッチング素子にバイアス供給をする方式（並列共振高周波バイアス方式）を採る。
【００３０】
なお上記図６に示す発明の実施の形態で高周波バイアス回路は、主線路２６から見て所望周波数帯域の下限と上限周波数近傍では開放状態になり当該通過特性に影響を与えないとして説明したが、中間周波数帯では開放と見なせる十分なインピーダンスをもたないときもあり、図７のように第１の高インピーダンス線路１８の主線路２６に接する位置に十分高い抵抗値のシート抵抗２９を挿入してもよい。所望周波数帯内にわたり高いインピーダンスを確保し当該通過特性の劣化を防げる。
【００３１】
また上記図４に示す発明の実施の形態でバイアス回路１１（第１の高インピーダンス線路１８と第２のキャパシタ１９とからなる）に代えて、図８のように上記図６（図７でもよい）に示す高周波バイアス回路（第１と第２の高インピーダンス線路１８と２７および第１と第２のキャパシタ２８と１９からなる。第１のキャパシタ２８はチップコンデンサで実現する）を用いてもよい。上記図６に示す高周波バイアス回路の広帯域低損失特性を利用し、バイアス回路による当該通過特性を劣化しないで広帯域特性が得られる。
【００３２】
この発明に関連する他の実施の一形態を示す高周波移相器は図９のように、切換え経路の位相差から移相量を得るスイッチドライン形移相器で入力と出力端子１と２、ＰＩＮダイオード３ａと３ｂと３ｃと３ｄおよび基準と遅れ位相線路３０と３１は、上記従来例の図１２に対応する。上記従来例の図１２に示す第３の高インピーダンス線路３５とバイアス回路１１ｂに代えて、ＰＩＮダイオード３ａと３ｂおよび３ｃと３ｄの接続分岐部入力端子１および出力端子２側に上記図６（図７でもよい）に示す高周波バイアス回路の広帯域低損失特性を利用するバイアス回路１１ａをそれぞれ並列に装荷する。高周波移相器として広帯域にわたり低損失な特性が得られる。
【００３３】
上記実施の形態の高周波移相器は、並列共振回路をもつバイアス回路１１ａのバイアス端子１２に印加する電圧で基準と遅れ位相線路３０と３１との位相差だけの移相量を得る方式（並列共振高周波バイアス移相方式）を採る。
【００３４】
高周波移相器は図９のように、バイアス回路１１ａの入力端子１と出力端子２側バイアス端子１２に対し、まず０Ｖと負電圧とを印加するとＰＩＮダイオード３ａと３ｃおよび３ｂと３ｄには逆および順方向のバイアス電圧が印加され、入力端子１からの入力信号を基準位相線路３０を通過し出力端子２に出力する。つぎに０Ｖと正電圧とを印加するとＰＩＮダイオード３ａと３ｂおよび３ｂと３ｄには順および逆方向のバイアス電圧が印加され、入力端子１からの入力信号を遅れ位相線路３１を通過し出力端子２に出力する。
【図面の簡単な説明】
【００３５】
【図１】この発明の実施の一形態を示す高周波スイッチの等価回路図と当該他の実施の一形態を示す等価回路図。
【図２】この発明に関連する実施の一形態を示す高周波スイッチの等価回路図と当該機能を説明する等価回路図と当該他の実施の一形態を示す等価回路図。
【図３】図２に示す高周波スイッチの実装図と当該他の実施の一形態を示す実装図。
【図４】図２に示す当該他の実施の一形態の実装図。
【図５】図２に示す当該他の実施の一形態の実装図。
【図６】この発明に関連する他の実施の一形態を示す高周波バイアス回路の等価回路図。
【図７】図６に示す当該他の実施の一形態を示す等価回路図。
【図８】図４に示す当該他の実施の一形態の実装図。
【図９】この発明に関連する他の実施の一形態を示す高周波移相器の等価回路図。
【図１０】従来の技術を示す高周波スイッチの等価回路図と当該機能を説明する等価回路図とＰＩＮダイオードの機能を説明する等価回路図と従来の技術を示す高周波バイアス回路の等価回路図。
【図１１】従来の技術を示す他の高周波スイッチの等価回路図と当該機能を説明する等価回路図。
【図１２】従来の技術を示す高周波移相器の等価回路図。
【符号の説明】
【００３６】
１  入力端子、２  出力端子、３  ＰＩＮダイオード、４  金ワイヤ、５  入力線路、６  第１の出力線路、７  第２の出力線路、８  第３の出力線路、９  テーパ形インピーダンス変成器、１０  ＤＣカット用キャパシタ、１１、１１ａ  バイアス回路、１２  バイアス端子、１３  ＮＩＰダイオード、１４  補償用キャパシタ、１５  誘電体基板、１６  地導体、１７  スルーホール、１８  第１の高インピーダンス線路、１９  第２のキャパシタ、２０  導通時の抵抗、２１  寄生インダクタ、２２  遮断時のキャパシタ、２３  インターディジタルキャパシタ、２４  多電極ＰＩＮダイオード、２５  金リボン、２６  主線路、２７  第２の高インピーダンス線路、２８  第１のキャパシタ、２９  シート抵抗、３０  基準位相線路、３１  遅れ位相線路。
【００３７】
なお図中、同一符号は同一または相当部分を示す。
【図１】
2005102273.tif 000003
【図２】
2005102273.tif 000004
【図３】
2005102273.tif 000005
【図４】
2005102273.tif 000006
【図５】
2005102273.tif 000007
【図６】
2005102273.tif 000008
【図７】
2005102273.tif 000009
【図８】
2005102273.tif 000010
【図９】
2005102273.tif 000011
【図１０】
2005102273.tif 000012
【図１１】
2005102273.tif 000013
【図１２】
2005102273.tif 000014