(57)【要約】【課題】  簡素な構成の回路によりスイッチの開閉のタイミングを適切に制御する。【解決手段】  スイッチ３００−１を制御するスイッチ制御装置２０であって、スイッチの開閉を指示する開閉指示データを配列したシーケンスパターンを記録するシーケンスメモリ２００と、シーケンスメモリから、シーケンスパターンの各開閉指示データを順次読み出すアドレス制御部２１０と、アドレス制御部により読み出された開閉指示データが変化した場合に、変化した当該開閉指示データにより指示される開閉状態を記憶する開閉状態記憶部２２０−１とを備え、スイッチ３００−１は、開閉状態記憶部２２０−１により記憶された開閉状態に応じて開閉するスイッチ制御装置２０を提供する。【選択図】図１
2005274402.tif 000002
【特許請求の範囲】
【請求項１】
スイッチを制御するスイッチ制御装置であって、
前記スイッチの開閉を指示する開閉指示データを配列したシーケンスパターンを記録するシーケンスメモリと、
前記シーケンスメモリから、前記シーケンスパターンの各開閉指示データを順次読み出すアドレス制御部と、
前記アドレス制御部により読み出された開閉指示データが変化した場合に、変化した当該開閉指示データにより指示される開閉状態を記憶する開閉状態記憶部と
を備え、前記スイッチは、前記開閉状態記憶部により記憶された開閉状態に応じて開閉するスイッチ制御装置。
【請求項２】
前記開閉状態記憶部は、前記シーケンスパターンの最初の開閉指示データが読み出されてから連続して当該最初の開閉指示データと同一のデータが読み出されている間に、当該最初の開閉指示データが読み出される以前に記憶していた開閉状態を保持する
請求項１記載のスイッチ制御装置。
【請求項３】
前記シーケンスメモリは、複数の前記シーケンスパターンを格納し、
前記アドレス制御部は、前記複数のシーケンスパターンの各々の開閉指示データを順次読み出し、
前記開閉状態記憶部は、一のシーケンスパターンの最初の開閉指示データが読み出されてから連続して当該最初の開閉指示データと同一のデータが読み出されている間に、前記一のシーケンスパターン以前に読み出された他のシーケンスパターンの最後の開閉指示データにより指示される開閉状態を保持する
請求項２記載のスイッチ制御装置。
【請求項４】
前記開閉状態記憶部は、
前記アドレス制御部により読み出された前記開閉指示データを記憶する第１のフリップフロップと、
前記第１のフリップフロップにより記憶された開閉指示データに先立って前記アドレス制御部により読み出された前記開閉指示データを記憶する第２のフリップフロップと、
前記第１のフリップフロップ及び前記第２のフリップフロップに記憶された開閉指示データが異なる場合に、前記アドレス制御部により読み出された開閉指示データにより指示される開閉状態を記憶する第３のフリップフロップと
を有し、
前記スイッチは、前記第３のフリップフロップにより記憶された開閉状態に応じて開閉する請求項１記載のスイッチ制御装置。
【請求項５】
前記アドレス制御部は、前記シーケンスパターンの最初の開閉指示データを、前記第１のフリップフロップ及び前記第２のフリップフロップの双方に記憶させる
請求項４記載のスイッチ制御装置。
【請求項６】
前記アドレス制御部は、前記シーケンスメモリの最初の開閉指示データを、第２番目以降の開閉指示データと比較して短い時間で読み出して、前記第１のフリップフロップ及び前記第２のフリップフロップの双方に記憶させる
請求項５記載のスイッチ制御装置。
【請求項７】
被試験デバイスの各部分に順次電源を供給することにより前記被試験デバイスを試験する半導体試験装置であって、
前記被試験デバイスに入力する電力又は前記被試験デバイスから出力される電力を制御する複数のスイッチと、
前記スイッチの開閉を指示する開閉指示データを配列したシーケンスパターンをスイッチ毎に記録する第１のシーケンスメモリと、
前記第１のシーケンスメモリから、前記複数のシーケンスパターンの各々における各開閉指示データを順次読み出す第１のアドレス制御部と、
前記スイッチ毎に設けられ、前記第１のアドレス制御部により読み出された当該スイッチの開閉を指示する開閉指示データが変化した場合に、変化した当該開閉指示データにより指示される開閉状態を記憶する第１の開閉状態記憶部と
を備え、前記複数のスイッチの各々は、当該スイッチに対応して設けられた前記第１の開閉状態記憶部に記憶された開閉状態に応じて開閉する半導体試験装置。
【請求項８】
前記第１のシーケンスメモリは、前記被試験デバイスを試験する試験モード毎に、シーケンスパターンを記憶し、
前記第１の開閉状態記憶部は、前記試験モードが切り替えられる場合に、切替後のシーケンスパターンの最初の開閉指示データが読み出されてから連続して当該最初の開閉指示データと同一のデータが読み出されている間に、切替前のシーケンスパターンの最後の開閉指示データにより指示される開閉指示を保持する
請求項７記載の半導体試験装置。
【請求項９】
前記複数のスイッチとは異なる他のスイッチの開閉を指示する開閉指示データを配列したシーケンスパターンを記録する第２のシーケンスメモリと、
前記第１の開閉状態記憶部に記憶された開閉状態が変化した場合に、前記第２のシーケンスメモリから、シーケンスパターンの各開閉指示データを順次読み出す第２のアドレス制御部と、
前記他のスイッチに対応して設けられ、前記第２のアドレス制御部により読み出された当該他のスイッチの開閉を指示する開閉指示データが変化した場合に、変化した当該開閉指示データにより指示される開閉状態を記憶する第２の開閉状態記憶部と
を更に備え、前記他のスイッチは、当該他のスイッチに対応して設けられた前記第２の開閉状態記憶部に記憶された開閉状態に応じて開閉する請求項７記載の半導体試験装置。
【請求項１０】
スイッチ制御装置がスイッチに対して出力する当該スイッチの開閉を指示する開閉指示データを配列したシーケンスパターンを、コンピュータにより生成する生成プログラムであって、
前記スイッチ制御装置は、
前記スイッチの開閉を指示する開閉指示データを配列したシーケンスパターンを記録するシーケンスメモリと、
前記シーケンスメモリから、前記シーケンスパターンの各開閉指示データを順次読み出すアドレス制御部と、
前記アドレス制御部により読み出された開閉指示データが変化した場合に、変化した当該開閉指示データにより指示される開閉状態を記憶する開閉状態記憶部と
を備え、
前記コンピュータに、
前記アドレス制御部がシーケンスパターンの開閉指示データの読み出しを開始してから、前記開閉状態記憶部が前記スイッチの開閉を開始するまでの間に出力される開閉指示データとして、前記開閉状態記憶部が前記スイッチの開閉を開始する時に出力する開閉指示データと異なる開閉指示データを配列したシーケンスパターンを生成させる生成プログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチ制御装置、半導体試験装置、及び生成プログラムに関する。特に、本発明は、スイッチを開閉するタイミングを制御するスイッチ制御装置、半導体試験装置、及び生成プログラムに関する。
【背景技術】
【０００２】
半導体試験装置に用いられる回路には、多数の半導体スイッチが設けられている。これらのスイッチには、スイッチを開閉する順序及びタイミングが予め定められており、この順序及びタイミングに反して開閉すると、半導体試験装置又は試験対象の半導体を故障させてしまう場合がある。例えば、多くのスイッチを一斉に開くと、スパイク電圧の発生により、試験対象の半導体を破壊してしまう場合があった。
そこで、従来、半導体スイッチ毎に、その半導体スイッチの開閉のタイミングを制御する論理回路であるシーケンス回路を設ける技術が用いられている。
現時点で先行公知文献の存在を把握していないので、先行公知文献の記載を省略する。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、スイッチの開閉を頻繁に繰り返す必要がある場合には、シーケンス回路を構成する論理回路が複雑になってしまう。また、異なる試験を行う試験装置毎に専用のシーケンス回路を用意しなければならない。更に、試験を開始しても暫くの間スイッチの開閉状態を以前の状態に保持したい場合には、同一の試験について同一のスイッチを制御する場合であっても、試験開始以前に既に設定された開閉状態に応じて異なる制御を行わせる必要がある。このため、シーケンス回路が更に複雑になってしまう場合があった。
これに対して、シーケンス回路を論理回路として構成するのではなく、スイッチの開閉を指示するシーケンスをシーケンスメモリに書き込むプログラムを作成し、シーケンスメモリの書き換えにより試験の内容を容易に変更できるようにすることが課題である。
【０００４】
そこで本発明は、上記の課題を解決することのできるスイッチ制御装置、半導体試験装置、及び生成プログラムを提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、本発明の第１の形態においては、スイッチを制御するスイッチ制御装置は、スイッチの開閉を指示する開閉指示データを配列したシーケンスパターンを記録するシーケンスメモリと、シーケンスメモリから、シーケンスパターンの各開閉指示データを順次読み出すアドレス制御部と、アドレス制御部により読み出された開閉指示データが変化した場合に、変化した当該開閉指示データにより指示される開閉状態を記憶する開閉状態記憶部とを備え、スイッチは、開閉状態記憶部により記憶された開閉状態に応じて開閉する。
【０００６】
また、開閉状態記憶部は、シーケンスパターンの最初の開閉指示データが読み出されてから連続して当該最初の開閉指示データと同一のデータが読み出されている間に、当該最初の開閉指示データが読み出される以前に記憶していた開閉状態を保持してもよい。
また、シーケンスメモリは、複数のシーケンスパターンを格納し、アドレス制御部は、複数のシーケンスパターンの各々の開閉指示データを順次読み出し、開閉状態記憶部は、一のシーケンスパターンの最初の開閉指示データが読み出されてから連続して当該最初の開閉指示データと同一のデータが読み出されている間に、一のシーケンスパターン以前に読み出された他のシーケンスパターンの最後の開閉指示データにより指示される開閉状態を保持してもよい。
【０００７】
また、開閉状態記憶部は、アドレス制御部により読み出された開閉指示データを記憶する第１のフリップフロップと、第１のフリップフロップにより記憶された開閉指示データに先立ってアドレス制御部により読み出された開閉指示データを記憶する第２のフリップフロップと、第１のフリップフロップ及び第２のフリップフロップに記憶された開閉指示データが異なる場合に、アドレス制御部により読み出された開閉指示データにより指示される開閉状態を記憶する第３のフリップフロップとを有し、スイッチは、第３のフリップフロップにより記憶された開閉状態に応じて開閉してもよい。
また、アドレス制御部は、シーケンスパターンの最初の開閉指示データを、第１のフリップフロップ及び第２のフリップフロップの双方に記憶させてもよい。
また、アドレス制御部は、シーケンスメモリの最初の開閉指示データを、第２番目以降の開閉指示データと比較して短い時間で読み出して、第１のフリップフロップ及び第２のフリップフロップの双方に記憶させてもよい。
【０００８】
本発明の第２の形態においては、被試験デバイスの各部分に順次電源を供給することにより被試験デバイスを試験する半導体試験装置は、被試験デバイスに入力する電力又は被試験デバイスから出力される電力を制御する複数のスイッチと、スイッチの開閉を指示する開閉指示データを配列したシーケンスパターンをスイッチ毎に記録する第１のシーケンスメモリと、第１のシーケンスメモリから、複数のシーケンスパターンの各々における各開閉指示データを順次読み出す第１のアドレス制御部と、スイッチ毎に設けられ、第１のアドレス制御部により読み出された当該スイッチの開閉を指示する開閉指示データが変化した場合に、変化した当該開閉指示データにより指示される開閉状態を記憶する第１の開閉状態記憶部とを備え、複数のスイッチの各々は、当該スイッチに対応して設けられた第１の開閉状態記憶部に記憶された開閉状態に応じて開閉する。
また、第１のシーケンスメモリは、被試験デバイスを試験する試験モード毎に、シーケンスパターンを記憶し、第１の開閉状態記憶部は、試験モードが切り替えられる場合に、切替後のシーケンスパターンの最初の開閉指示データが読み出されてから連続して当該最初の開閉指示データと同一のデータが読み出されている間に、切替前のシーケンスパターンの最後の開閉指示データにより指示される開閉指示を保持してもよい。
【０００９】
また、複数のスイッチとは異なる他のスイッチの開閉を指示する開閉指示データを配列したシーケンスパターンを記録する第２のシーケンスメモリと、第１の開閉状態記憶部に記憶された開閉状態が変化した場合に、第２のシーケンスメモリから、シーケンスパターンの各開閉指示データを順次読み出す第２のアドレス制御部と、他のスイッチに対応して設けられ、第２のアドレス制御部により読み出された当該他のスイッチの開閉を指示する開閉指示データが変化した場合に、変化した当該開閉指示データにより指示される開閉状態を記憶する第２の開閉状態記憶部とを備え、他のスイッチは、当該他のスイッチに対応して設けられた第２の開閉状態記憶部に記憶された開閉状態に応じて開閉してもよい。
本発明の第３の形態においては、スイッチ制御装置がスイッチに対して出力する当該スイッチの開閉を指示する開閉指示データを配列したシーケンスパターンを、コンピュータにより生成する生成プログラムであって、スイッチ制御装置は、スイッチの開閉を指示する開閉指示データを配列したシーケンスパターンを記録するシーケンスメモリと、シーケンスメモリから、シーケンスパターンの各開閉指示データを順次読み出すアドレス制御部と、アドレス制御部により読み出された開閉指示データが変化した場合に、変化した当該開閉指示データにより指示される開閉状態を記憶する開閉状態記憶部とを備え、コンピュータに、アドレス制御部がシーケンスパターンの開閉指示データの読み出しを開始してから、開閉状態記憶部がスイッチの開閉を開始するまでの間に出力される開閉指示データとして、開閉状態記憶部がスイッチの開閉を開始する時に出力する開閉指示データと異なる開閉指示データを配列したシーケンスパターンを生成させる生成プログラムを提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群の組み合わせもまた、発明となりうる。
【発明の効果】
【００１０】
本発明によれば、簡素な構成の回路によりスイッチの開閉のタイミングを適切に制御することができる。
【発明を実施するための最良の形態】
【００１１】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１２】
図１は、半導体試験装置１０のブロック図である。半導体試験装置１０は、スイッチ制御装置２０と、電源ユニット３０とを有し、電源ユニット３０に設けられた複数のスイッチの開閉状態を制御して、半導体試験装置１０と被試験デバイス１５（ＤＵＴ：Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ）との接続を切り替え、被試験デバイス１５を試験する。スイッチ制御装置２０は、シーケンスメモリ２００と、アドレス制御部２１０と、開閉状態記憶部２２０−１〜５とを有する。
【００１３】
シーケンスメモリ２００は、例えばRAM又はROM等であり、スイッチ３００−１〜５の各々の開閉を指示する開閉指示データを配列したシーケンスパターンを記録する。そして、シーケンスメモリ２００は、試験モードを指示する試験モード指示信号を、アドレス入力の一部（例えば上位ビット）として入力し、指示されたその試験モードにおけるタイミング信号を、アドレス入力の他の部分（例えば下位ビット）として入力する。これを受けて、シーケンスメモリ２００は、記録しているシーケンスパターンを開閉状態記憶部２２０−１〜５に出力する。
【００１４】
アドレス制御部２１０は、スタート指示を受け取ると、開閉状態記憶部２２０〜１〜５の各々を初期化する信号を、開閉状態記憶部２２０−１〜５の各々に出力する。そして、アドレス制御部２１０は、タイミング信号を所定の出力間隔でシーケンスメモリ２００のアドレス入力に入力することにより、シーケンスメモリ２００から、シーケンスパターンの各開閉指示データを順次読み出す。
【００１５】
開閉状態記憶部２２０−１〜５の各々は、スイッチ３００−１〜５の各々に対応して設けられ、アドレス制御部２１０から入力した信号に基づいて状態を初期化する。そして、開閉状態記憶部２２０−１〜５の各々は、アドレス制御部２１０により読み出された開閉指示データが変化した場合に、変化した当該開閉指示データにより指示される開閉状態を記憶する。
【００１６】
電源ユニット３０は、例えば半導体スイッチ等であるスイッチ３００−１〜５を有する。スイッチ３００−１〜５の各々は、対応する開閉状態記憶部２２０により記憶された開閉状態に応じて開閉することにより、被試験デバイス１５に入力する電力又は被試験デバイス１５から出力される電力を制御する。なお、本実施例において、電源ユニット３０が５つのスイッチを有する場合の構成を説明するが、これに代えて、電源ユニット３０は、５を超える数又は５未満のスイッチを有していてもよく、一例として、シーケンスメモリ２００から出力されるデータのビット幅と同数のスイッチを有していてもよい。
【００１７】
図２は、シーケンスメモリ２００のデータ構造の一例を示す。シーケンスメモリ２００は、試験モード指示信号及びタイミング信号の組により定まるアドレスに、スイッチ３００−１〜５の各々の開閉を指示する開閉指示データを格納する。例えば、識別子が０である試験モードにおいて、スイッチ３００−１に対応するシーケンスパターンの最初の開閉指示データは、スイッチ３００−１を開く旨を指示する１である。
【００１８】
そして、第２番目の開閉指示データは、スイッチ３００−１を閉じる旨を指示する０である。ここで、タイミング信号が、時間の経過と共に定期的に変化することから、第２番目の開閉指示データが、試験の開始時に出力された場合には、第３番目の開閉指示データは、試験開始から所定の基準時間（例えば、1ms）経過後に出力される。
【００１９】
ここで、試験モードとは、例えば、半導体の試験の種類を示す。試験モードの一例として、半導体試験装置１０は、被試験デバイス１５に所定の電圧を印加することにより被試験デバイス１５から出力される電流を測定してもよく、他の例としては、被試験デバイス１５に所定の電流を入力することにより被試験デバイス１５のある部分に生じる電位を測定してもよい。このように、シーケンスメモリ２００は、被試験デバイス１５を試験する試験モード毎に、シーケンスパターンを記憶している。
【００２０】
図３は、開閉状態記憶部２２０−１のブロック図である。開閉状態記憶部２２０−１は、フリップフロップ初期化用の論理回路２２５と、第１のフリップフロップ２５０と、第２のフリップフロップ２６０と、排他的論理和回路２７０と、論理積回路２８０と、第３のフリップフロップ２９０とを有する。論理回路２２５は、開閉状態記憶部２２０−１を初期化する旨の信号をアドレス制御部２１０から入力した場合に、シーケンスメモリ２００から入力する開閉指示データを、フリップフロップ２５０及びフリップフロップ２６０の双方に記憶させる。
【００２１】
具体的には、論理回路２２５は、シーケンスメモリ２００から入力した開閉指示データと、開閉状態記憶部２２０−１を初期化する旨の信号との論理積により、フリップフロップ２５０及びフリップフロップ２６０をセットする論理積回路２３０を有する。更に、論理回路２２５は、シーケンスメモリ２００から入力した開閉指示データの示す論理値の否定と、開閉状態記憶部２２０−１を初期化する旨の信号の論理値との論理積により、フリップフロップ２５０及びフリップフロップ２６０をリセットする論理積回路２４０を有する。
【００２２】
フリップフロップ２５０は、アドレス制御部２１０によりシーケンスメモリ２００から読み出された開閉指示データを記憶する。そして、フリップフロップ２６０は、フリップフロップ２５０により記憶された開閉指示データに先立ってアドレス制御部２１０によりシーケンスメモリ２００から読み出された開閉指示データを記憶する。排他的論理和回路２７０は、フリップフロップ２５０及びフリップフロップ２６０に記憶された開閉指示データを比較する。
【００２３】
論理積回路２８０は、排他的論理和回路２７０により比較された開閉指示データが異なっており、かつ開閉状態記憶部２２０−１の動作がイネーブルされている場合に、フリップフロップ２９０をイネーブルする。これを受けて、フリップフロップ２９０は、アドレス制御部２１０によりシーケンスメモリ２００から読み出された開閉指示データにより指示される開閉状態を記憶する。ここで、開閉状態とは、例えば、スイッチ３００−１を開けた状態を示す論理値１、又は、スイッチ３００−１を閉じた状態を示す論理値０である。この結果、スイッチ３００−１は、フリップフロップ２９０により記憶された開閉状態に応じて開閉する。
【００２４】
なお、開閉状態記憶部２２０−２〜５の各々は、開閉状態記憶部２２０−１がスイッチ３００−１の開閉状態を制御するのに代えて、スイッチ３００−２〜５の各々の開閉状態を制御する。その他の構成は、開閉状態記憶部２２０−１と略同一の構成をとるので、説明を省略する。
【００２５】
図４は、スイッチ制御装置２０がスイッチ３００−１を制御する処理の一例を示す。（ａ）は、アドレス制御部２１０が順次出力するタイミング信号に応じて、開閉状態記憶部２２０−１に記憶される開閉状態が変化する過程を示す。（ｂ）は、開閉状態記憶部２２０−１に記憶される開閉状態を示す論理値の時系列の変化を示す。本図を用いて、スイッチ制御装置２０が、試験モード指示信号及びタイミング信号の組に応じて、スイッチ３００−１の開閉状態を制御する過程を説明する。
【００２６】
まず、アドレス制御部２１０は、シーケンスパターンの最初の開閉指示データを、フリップフロップ２５０及びフリップフロップ２６０の双方に記憶させる。従って、フリップフロップ２５０の出力及びフリップフロップ２６０の出力は、共にＨ（高電位）となる。続いて、アドレス制御部２１０は、第２番目の開閉指示データを読み出す。この結果、フリップフロップ２５０は、第２番目の開閉指示データを記憶し、フリップフロップ２６０は、最初の開閉指示データを記憶する。
【００２７】
フリップフロップ２９０は、フリップフロップ２５０及びフリップフロップ２６０に記憶された開閉指示データが異なるので、第２番目の開閉指示データにより指示される開閉状態を記憶する。この結果、開閉状態記憶部２２０−１は、スイッチ３００−１の開閉状態として、スイッチ３００−１を閉じる旨を示すＬ（低電位）を記憶し、スイッチ３００−１は、閉じられる。続いて、アドレス制御部２１０が、第３番目から第５番目の開閉指示データの各々を読み出した場合には、開閉状態記憶部２２０−１は、開閉指示データが変化しないので、第２番目の開閉指示データの示す開閉状態を保持する。
【００２８】
図５は、スイッチ制御装置２０がスイッチ３００−２を制御する処理の一例を示す。（ａ）は、アドレス制御部２１０が順次出力するタイミング信号に応じて、開閉状態記憶部２２０−２に記憶される開閉状態が変化する過程を示す。（ｂ）は、開閉状態記憶部２２０−２に記憶される開閉状態を示す論理値の時系列の変化を示す。本図を用いて、スイッチ制御装置２０が、試験モード指示信号及びタイミング信号の組に応じて、スイッチ３００−２の開閉状態を制御する過程を説明する。
【００２９】
まず、アドレス制御部２１０は、シーケンスパターンの最初の開閉指示データを、フリップフロップ２５０及びフリップフロップ２６０の双方に記憶させる。従って、フリップフロップ２５０の出力及びフリップフロップ２６０の出力は、共にＬ（低電位）となる。続いて、アドレス制御部２１０は、第２番目の開閉指示データを読み出す。この結果、フリップフロップ２５０は、第２番目の開閉指示データを記憶し、フリップフロップ２６０は、最初の開閉指示データを記憶する。
【００３０】
フリップフロップ２９０は、フリップフロップ２５０及びフリップフロップ２６０に記憶された開閉指示データが異なるので、第２番目の開閉指示データにより指示される開閉状態を記憶する。この結果、開閉状態記憶部２２０−２は、スイッチ３００−２の開閉状態として、スイッチ３００−２を開ける旨を示すＨ（高電位）を記憶し、スイッチ３００−２は、開けられる。
【００３１】
続いて、アドレス制御部２１０が、第３番目の開閉指示データを読み出した場合には、開閉状態記憶部２２０−２は、開閉指示データが変化したので、第３番目の開閉指示データの示す開閉状態を記憶する。更に、アドレス制御部２１０が、続いて、第４番目の開閉指示データを読み出した場合には、開閉状態記憶部２２０−２は、開閉指示データが変化したので、第４番目の開閉指示データの示す開閉状態を記憶する。そして、アドレス制御部２１０が、第５番目の開閉指示データの各々を読み出した場合には、開閉状態記憶部２２０−２は、開閉指示データが変化しないので、第４番目の開閉指示データの示す開閉状態を保持する。
【００３２】
図６は、スイッチ制御装置２０がスイッチ３００−３を制御する処理の一例を示す。（ａ）は、アドレス制御部２１０が順次出力するタイミング信号に応じて、開閉状態記憶部２２０−３に記憶される開閉状態が変化する過程を示す。（ｂ）は、開閉状態記憶部２２０−３に記憶される開閉状態を示す論理値の時系列の変化を示す。本図を用いて、スイッチ制御装置２０が、試験モード指示信号及びタイミング信号の組に応じて、スイッチ３００−３の開閉状態を制御する過程を説明する。
【００３３】
まず、アドレス制御部２１０は、シーケンスパターンの最初の開閉指示データを、フリップフロップ２５０及びフリップフロップ２６０の双方に記憶させる。従って、フリップフロップ２５０の出力及びフリップフロップ２６０の出力は、共にＨ（高電位）となる。続いて、アドレス制御部２１０は、第２番目の開閉指示データを読み出す。この結果、フリップフロップ２５０は、第２番目の開閉指示データを記憶し、フリップフロップ２６０は、最初の開閉指示データを記憶する。
【００３４】
フリップフロップ２９０は、フリップフロップ２５０及びフリップフロップ２６０に記憶された開閉指示データが同じなので、最初の開閉指示データが読み出される以前に記憶していた開閉状態を保持する。この結果、開閉状態記憶部２２０−３は、スイッチ３００−３の開閉状態を、以前の開閉状態に保つ。以前の開閉状態がＨ（高電位）及びＬ（低電位）の何れであるか不明なので、この開閉状態をｘで表す。
【００３５】
続いて、アドレス制御部２１０は、第３番目の開閉指示データを読み出す。この結果、フリップフロップ２５０は、第３番目の開閉指示データを記憶し、フリップフロップ２６０は、第２番目の開閉指示データを記憶する。フリップフロップ２９０は、フリップフロップ２５０及びフリップフロップ２６０に記憶された開閉指示データが異なるので、第３番目の開閉指示データにより指示される開閉状態を記憶する。この結果、開閉状態記憶部２２０−３は、スイッチ３００−３の開閉状態として、スイッチ３００−３を閉じる旨を示すＬ（低電位）を記憶し、スイッチ３００−３は、閉じられる。
【００３６】
続いて、アドレス制御部２１０が、続いて、第４番目及び第５番目の開閉指示データの各々を読み出した場合には、開閉状態記憶部２２０−１は、開閉指示データが変化しないので、第３番目の開閉指示データの示す開閉状態を保持する。
【００３７】
図７は、スイッチ制御装置２０がスイッチ３００−４を制御する処理の一例を示す。（ａ）は、アドレス制御部２１０が順次出力するタイミング信号に応じて、開閉状態記憶部２２０−４に記憶される開閉状態が変化する過程を示す。（ｂ）は、開閉状態記憶部２２０−４に記憶される開閉状態を示す論理値の時系列の変化を示す。本図を用いて、スイッチ制御装置２０が、試験モード指示信号及びタイミング信号の組に応じて、スイッチ３００−４の開閉状態を制御する過程を説明する。
【００３８】
まず、アドレス制御部２１０は、シーケンスパターンの最初の開閉指示データを、フリップフロップ２５０及びフリップフロップ２６０の双方に記憶させる。従って、フリップフロップ２５０の出力及びフリップフロップ２６０の出力は、共にＬ（低電位）となる。続いて、アドレス制御部２１０は、第２番目の開閉指示データを読み出す。この結果、フリップフロップ２５０は、第２番目の開閉指示データを記憶し、フリップフロップ２６０は、最初の開閉指示データを記憶する。
【００３９】
フリップフロップ２９０は、フリップフロップ２５０及びフリップフロップ２６０に記憶された開閉指示データが同じなので、最初の開閉指示データが読み出される以前に記憶していた開閉状態を保持する。この結果、開閉状態記憶部２２０−４は、スイッチ３００−４の開閉状態を、以前の開閉状態に保つ。以前の開閉状態がＨ（高電位）及びＬ（低電位）の何れであるか不明なので、この開閉状態をｘで表す。
【００４０】
続いて、アドレス制御部２１０は、第３番目の開閉指示データを読み出す。この結果、フリップフロップ２５０は、第３番目の開閉指示データを記憶し、フリップフロップ２６０は、第２番目の開閉指示データを記憶する。フリップフロップ２９０は、フリップフロップ２５０及びフリップフロップ２６０に記憶された開閉指示データが異なるので、第３番目の開閉指示データにより指示される開閉状態を記憶する。この結果、開閉状態記憶部２２０−４は、スイッチ３００−４の開閉状態として、スイッチ３００−４を開く旨を示すＨ（高電位）を記憶し、スイッチ３００−４は、開かれる。
【００４１】
続いて、アドレス制御部２１０が、第４番目の開閉指示データを読み出した場合には、開閉指示データが変化するので、開閉状態記憶部２２０−４は、第４番目の開閉指示データの示す開閉状態を記憶する。また、アドレス制御部２１０が、第５番目の開閉指示データを読み出した場合には、開閉指示データが変化しないので、開閉状態記憶部２２０−４は、第４番目の開閉指示データの示す開閉状態を保持する。
【００４２】
図８は、スイッチ制御装置２０がスイッチ３００−５を制御する処理の一例を示す。（ａ）は、アドレス制御部２１０が順次出力するタイミング信号に応じて、開閉状態記憶部２２０−５に記憶される開閉状態が変化する過程を示す。（ｂ）は、開閉状態記憶部２２０−５に記憶される開閉状態を示す論理値の時系列の変化を示す。本図を用いて、スイッチ制御装置２０が、試験モード指示信号及びタイミング信号の組に応じて、スイッチ３００−５の開閉状態を制御する過程を説明する。
【００４３】
まず、アドレス制御部２１０は、シーケンスパターンの最初の開閉指示データを、フリップフロップ２５０及びフリップフロップ２６０の双方に記憶させる。従って、フリップフロップ２５０の出力及びフリップフロップ２６０の出力は、共にＬ（低電位）となる。続いて、アドレス制御部２１０は、第２番目の開閉指示データを読み出す。この結果、フリップフロップ２５０は、第２番目の開閉指示データを記憶し、フリップフロップ２６０は、最初の開閉指示データを記憶する。
【００４４】
フリップフロップ２９０は、フリップフロップ２５０及びフリップフロップ２６０に記憶された開閉指示データが同じなので、最初の開閉指示データが読み出される以前に記憶していた開閉状態を保持する。この結果、開閉状態記憶部２２０−５は、スイッチ３００−５の開閉状態を、以前の開閉状態に保持する。以前の開閉状態がＨ（高電位）及びＬ（低電位）の何れであるか不明なので、この開閉状態をｘで表す。
【００４５】
以降同様に、アドレス制御部２１０が、第３番目から第５番目の開閉指示データの各々を読み出した場合にも、開閉指示データが変化しないので、フリップフロップ２９０は、スイッチ３００−５の開閉状態を以前の開閉状態に保持する。
【００４６】
以上、図４から図８において説明したように、開閉状態記憶部２２０−１〜５（開閉状態記憶部２２０と総称する）は、アドレス制御部２１０により読み出された開閉指示データが変化した場合にのみ、変化したその開閉指示データにより指示される開閉状態を記憶する。一方、開閉状態記憶部２２０は、シーケンスパターンの最初の開閉指示データが読み出されてから連続してその最初の開閉指示データと同一のデータが読み出されている間に、その最初の開閉指示データが読み出される以前に記憶していた開閉状態を保持する。
【００４７】
これにより、開閉状態記憶部２２０は、シーケンスパターンの読み出しを開始してから所望の期間が経過するまでの間、このシーケンスパターン以前に読み出された他のシーケンスパターンの最後の開閉指示データにより指示されるスイッチの開閉状態を保持し続けることができる。即ち、最初の開閉指示データと同一の開閉指示データを所望の数連続して記憶させておけば、試験モードが切り替えられた場合であっても、切替前のシーケンスパターンの最後の開閉指示データにより指示されるスイッチの開閉状態を保持し続けることができる。一方、最初の開閉指示データを第２番目の開閉指示データと異ならせれば、以前の開閉状態を保持することなく試験の開始時点で直ちにスイッチを切り替えることができる。
【００４８】
更に、最初の開閉指示データを、開閉を開始させたい時の開閉状態とは異なる開閉状態を指示する開閉指示データとして生成することにより、開閉を開始したいときから直ちにスイッチを所望の状態に設定することができる。なお、以上に示すように、試験パターンの最初の開閉指示データは、何れのスイッチの開閉状態も指示せず、第２番目の開閉指示データによる開閉状態を制御するために用いられる。従って、好ましくは、アドレス制御部２１０は、シーケンスメモリ２００において試験パターンの最初の開閉指示データを、第２番目以降の開閉指示データと比較して短い時間読み出して、フリップフロップ２５０及びフリップフロップ２６０の双方に記憶させてもよい。これにより、試験をより迅速に行うことができる。
【００４９】
図９は、生成プログラムがシーケンスパターンをコンピュータ４０により生成する処理を示す。生成プログラムは、コンピュータ４０を機能させることにより、予め定められたＰＩＮ情報ファイルを取得する（Ｓ１）。ＰＩＮ情報ファイルは、各スイッチを制御するピン毎に、そのピンに入力する信号の論理値が正論理及び負論理の何れであるかを示すＩＮＶＥＲＴ情報と、半導体試験装置１０の起動時にそのスイッチが開状態及び閉状態の何れであるかを示すＰＯＷＥＲ−ＯＮ−ＲＥＳＥＴ情報と含む。
【００５０】
そして、生成プログラムは、コンピュータ４０を機能させることにより、信号データを生成する（Ｓ２）。信号データは、各スイッチを制御するピン毎に、そのピンに出力する信号の論理値を記録したデータである。処理の具体例としては、生成プログラムは、電源ユニット３０の制御シーケンスのシミュレーション結果から、信号データを生成してもよい。
【００５１】
続いて、生成プログラムは、コンピュータ４０を機能させることにより、ＰＩＮ情報ファイル及び信号データに基づいて、互いに異なる試験モードに対応する第１から第Ｎシーケンスパターンを生成する（Ｓ３）。具体的には、まず、生成プログラムは、スイッチ毎に、開閉を開始する時点から開閉を終了するまでの開閉指示データを生成する。そして、生成プログラムは、アドレス制御部２１０がシーケンスパターンの開閉指示データの読み出しを開始してから、開閉状態記憶部２２０−１がスイッチの開閉を開始するまでの間に出力される開閉指示データとして、開閉開始時点の開閉状態とは異なるデータを生成する。これにより、シーケンスパターンの読み出し開始からスイッチの開閉開始までの間、スイッチの状態を保持できると共に、開閉開始時点に直ちにスイッチの開閉を開始させることができる。
【００５２】
図１０は、図９に続く処理を示す。生成プログラムは、コンピュータ４０を機能させることにより、第１から第Ｎシーケンスパターンを、シーケンスメモリ２００内の所定のアドレスに記憶させるためのＲＡＭ構造定義ファイルを生成する（Ｓ４）。例えば、生成プログラムは、各シーケンスパターンのファイル名、及び、試験モード指示信号やタイミング信号のビット数を入力し、これらに基づいてシーケンスメモリ２００に格納するメモリイメージを生成してもよい。これにより、生成プログラムは、第１から第Ｎシーケンスパターンを、試験モード及びタイミング信号の組により定まるアドレスに配置し、シーケンスメモリ２００に記録することができる（Ｓ５）。
【００５３】
図１１は、変形例におけるスイッチ制御装置２０のブロック図である。本変形例において、第１のシーケンスメモリにより出力されるスイッチの開閉信号に応じて、第２のシーケンスメモリが動作を開始する例を説明する。スイッチ制御装置２０は、第１のシーケンスメモリ１１００と、第１のアドレス制御部１１１０と、第１の開閉状態記憶部１１２０−１〜２と、論理積回路１１３０と、論理回路１１４０と、第２のシーケンスメモリ１１５０と、第２のアドレス制御部１１６０と、第２の開閉状態記憶部１１７０−１〜２とを有する。
【００５４】
シーケンスメモリ１１００は、開閉状態記憶部１１２０−１及び開閉状態記憶部１１２０−２の各々の開閉を指示する開閉指示データを配列したシーケンスパターンを記録する。そして、シーケンスメモリ１１００は、試験モードを指示する第１の試験モード指示信号を、アドレス入力の一部（例えば上位ビット）として入力し、指示されたその試験モードにおけるタイミング信号を、アドレス入力の他の部分（例えば下位ビット）として入力する。これを受けて、シーケンスメモリ１１００は、記録しているシーケンスパターンを開閉状態記憶部１１２０−１及び開閉状態記憶部１１２０−２に出力する。
【００５５】
アドレス制御部１１１０は、スタート指示を受け取ると、開閉状態記憶部１１２０−１〜２の各々を初期化する信号を、開閉状態記憶部１１２０−１〜２の各々に出力する。そして、アドレス制御部１１１０は、タイミング信号を所定の出力間隔でシーケンスメモリ１１００のアドレス入力に入力することにより、シーケンスメモリ１１００から、シーケンスパターンの各開閉指示データを順次読み出す。
【００５６】
開閉状態記憶部１１２０−１は、スイッチ３００−１に対応して設けられ、アドレス制御部１１１０から入力した信号に基づいて状態を初期化する。そして、開閉状態記憶部１１２０−１は、アドレス制御部１１１０により読み出された開閉指示データが変化した場合に、変化した当該開閉指示データにより指示される開閉状態を記憶する。
【００５７】
開閉状態記憶部１１２０−２は、アドレス制御部１１１０から入力した信号に基づいて状態を初期化する。そして、開閉状態記憶部１１２０−２は、アドレス制御部１１１０により読み出された開閉指示データが変化した場合に、変化した当該開閉指示データにより指示される開閉状態を記憶する。
【００５８】
論理積回路１１３０は、第２の試験モード指示信号と、開閉状態記憶部１１２０−２に記憶された開閉状態との論理積を出力する。即ち例えば、論理積回路１１３０は、第２の試験モード指示信号として高電位（Ｈ）を入力している場合において、開閉状態記憶部１１２０−２に記憶された開閉状態が、Ｈ（高電位）からＬ（低電位）に変化した場合、若しくは、Ｌ（低電位）からＨ（高電位）に変化した場合に、出力信号を変更する。また、論理積回路１１３０は、開閉状態記憶部１１２０−２に記憶された開閉状態がＨ（高電位）である場合において、第２の試験モード指示信号が変化した場合に、出力信号を変更する。更にこの場合、論理積回路１１３０は、シーケンスメモリ１１５０のアドレス入力に、試験モード指示信号を入力する。
【００５９】
論理回路１１４０は、論理積回路１１３０により出力される出力信号が変化した場合、例えば、開閉状態記憶部１１２０−２に記憶された開閉状態が変化した場合に、アドレス制御部１１６０の動作を開始させる。シーケンスメモリ１１５０は、スイッチ３００−１と異なる他のスイッチ、例えばスイッチ３００−Ｐ及びスイッチ３００−Ｑの開閉を指示する開閉指示データを配列したシーケンスパターンを記録する。
【００６０】
アドレス制御部１１６０は、論理回路１１４０から信号を受けて動作を開始すると、まず、開閉状態記憶部１１７０−１〜２を初期化する。そして、アドレス制御部１１６０は、タイミング信号を所定の出力間隔でシーケンスメモリ１１５０のアドレス入力に入力することにより、シーケンスメモリ１１５０から、シーケンスパターンの各開閉指示データを順次読み出す。
【００６１】
開閉状態記憶部１１７０−１は、スイッチ３００−Ｐに対応して設けられている。開閉状態記憶部１１７０−２は、スイッチ３００−Ｑに対応して設けられている。そして、開閉状態記憶部１１７０−１及び開閉状態記憶部１１７０−２の各々は、アドレス制御部１１６０から入力した信号に基づいて状態を初期化する。
【００６２】
開閉状態記憶部１１７０−１及び開閉状態記憶部１１７０−２の各々は、アドレス制御部１１６０によりシーケンスメモリ１１５０から読み出された開閉指示データが変化した場合に、変化した当該開閉指示データにより指示される開閉状態を記憶する。この結果、スイッチ３００−Ｐ及びスイッチ３００−Ｑは、開閉状態記憶部１１７０−１及び開閉状態記憶部１１７０−２により記憶された開閉状態に応じて開閉する。
【００６３】
以上、本変形例によると、シーケンスメモリ１１００に記録された開閉指示データによりスイッチ３００−１を制御するシーケンスの中で、シーケンスメモリ１１５０に記録された開閉指示データによりスイッチ３００−Ｐ及びスイッチ３００−Ｑを制御する。即ち、スイッチ制御装置２０は、ある試験の実行中において他の試験をサブ・ルーチンとして実行させることができる。
【００６４】
図１２は、コンピュータ４０のハードウェア構成の一例を示す。コンピュータ４０は、ホストコントローラ１２８２により相互に接続されるＣＰＵ１２００、ＲＡＭ１２２０、グラフィックコントローラ１２７５、及び表示装置１２８０を有するＣＰＵ周辺部と、入出力コントローラ１２８４によりホストコントローラ１２８２に接続される通信インターフェイス１２３０、ハードディスクドライブ１２４０、及びＣＤ−ＲＯＭドライブ１２６０を有する入出力部と、入出力コントローラ１２８４に接続されるＢＩＯＳ１２１０、フレキシブルディスクドライブ１２５０、及び入出力チップ１２７０を有するレガシー入出力部とを備える。
【００６５】
ホストコントローラ１２８２は、ＲＡＭ１２２０と、高い転送レートでＲＡＭ１２２０をアクセスするＣＰＵ１２００及びグラフィックコントローラ１２７５とを接続する。ＣＰＵ１２００は、ＢＩＯＳ１２１０及びＲＡＭ１２２０に格納されたプログラムに基づいて動作し、各部の制御を行う。グラフィックコントローラ１２７５は、ＣＰＵ１２００等がＲＡＭ１２２０内に設けたフレームバッファ上に生成する画像データを取得し、表示装置１２８０上に表示させる。これに代えて、グラフィックコントローラ１２７５は、ＣＰＵ１２００等が生成する画像データを格納するフレームバッファを、内部に含んでもよい。
【００６６】
入出力コントローラ１２８４は、ホストコントローラ１２８２と、比較的高速な入出力装置である通信インターフェイス１２３０、ハードディスクドライブ１２４０、及びＣＤ−ＲＯＭドライブ１２６０を接続する。通信インターフェイス１２３０は、ネットワークを介して外部の装置と通信する。また、通信インターフェイス１２３０は、半導体試験装置１０と通信する。ハードディスクドライブ１２４０は、コンピュータ４０が使用するプログラム及びデータを格納する。ＣＤ−ＲＯＭドライブ１２６０は、ＣＤ−ＲＯＭ１２９５からプログラム又はデータを読み取り、ＲＡＭ１２２０を介して入出力チップ１２７０に提供する。
【００６７】
また、入出力コントローラ１２８４には、ＢＩＯＳ１２１０と、フレキシブルディスクドライブ１２５０や入出力チップ１２７０等の比較的低速な入出力装置とが接続される。ＢＩＯＳ１２１０は、コンピュータ４０の起動時にＣＰＵ１２００が実行するブートプログラムや、コンピュータ４０のハードウェアに依存するプログラム等を格納する。フレキシブルディスクドライブ１２５０は、フレキシブルディスク１２９０からプログラム又はデータを読み取り、ＲＡＭ１２２０を介して入出力チップ１２７０に提供する。入出力チップ１２７０は、フレキシブルディスク１２９０や、例えばパラレルポート、シリアルポート、キーボードポート、マウスポート等を介して各種の入出力装置を接続する。
【００６８】
コンピュータ４０に提供されるプログラムは、フレキシブルディスク１２９０、ＣＤ−ＲＯＭ１２９５、又はＩＣカード等の記録媒体に格納されて利用者によって提供される。プログラムは、入出力チップ１２７０及び/又は入出力コントローラ１２８４を介して、記録媒体から読み出されコンピュータ４０にインストールされて実行される。コンピュータ４０にインストールされて実行される生成プログラムがコンピュータ４０に働きかけて行わせる動作は、図９及び図１０において説明したコンピュータ４０における動作と同一であるから、説明を省略する。
【００６９】
以上に示したプログラムは、外部の記憶媒体に格納されてもよい。記憶媒体としては、フレキシブルディスク１２９０、ＣＤ−ＲＯＭ１２９５の他に、ＤＶＤやＰＤ等の光学記録媒体、ＭＤ等の光磁気記録媒体、テープ媒体、ＩＣカード等の半導体メモリ等を用いることができる。また、専用通信ネットワークやインターネットに接続されたサーバシステムに設けたハードディスク又はＲＡＭ等の記憶装置を記録媒体として使用し、ネットワークを介してプログラムをコンピュータ４０に提供してもよい。
【００７０】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００７１】
【図１】図１は、半導体試験装置１０のブロック図である。
【図２】図２は、シーケンスメモリ２００のデータ構造の一例を示す。
【図３】図３は、開閉状態記憶部２２０−１のブロック図である。
【図４】図４は、スイッチ制御装置２０がスイッチ３００−１を制御する処理の一例を示す。
【図５】図５は、スイッチ制御装置２０がスイッチ３００−２を制御する処理の一例を示す。
【図６】図６は、スイッチ制御装置２０がスイッチ３００−３を制御する処理の一例を示す。
【図７】図７は、スイッチ制御装置２０がスイッチ３００−４を制御する処理の一例を示す。
【図８】図８は、スイッチ制御装置２０がスイッチ３００−５を制御する処理の一例を示す。
【図９】図９は、生成プログラムがシーケンスパターンをコンピュータ４０により生成する処理を示す。
【図１０】図１０は、図９に続く処理を示す。
【図１１】図１１は、変形例におけるスイッチ制御装置２０のブロック図である。
【図１２】図１２は、コンピュータ４０のハードウェア構成の一例を示す。
【符号の説明】
【００７２】
１０  半導体試験装置
１５  被試験デバイス
２０  スイッチ制御装置
３０  電源ユニット
４０  コンピュータ
２００  シーケンスメモリ
２１０  アドレス制御部
２２０  開閉状態記憶部
２２５  論理回路
２３０  論理積回路
２４０  論理積回路
２５０  フリップフロップ
２６０  フリップフロップ
２７０  排他的論理和回路
２８０  論理積回路
２９０  フリップフロップ
３００  スイッチ
１１００  シーケンスメモリ
１１１０  アドレス制御部
１１２０  開閉状態記憶部
１１３０  論理積回路
１１４０  論理回路
１１５０  シーケンスメモリ
１１６０  アドレス制御部
１１７０  開閉状態記憶部
【図１】
2005274402.tif 000003
【図２】
2005274402.tif 000004
【図３】
2005274402.tif 000005
【図４】
2005274402.tif 000006
【図５】
2005274402.tif 000007
【図６】
2005274402.tif 000008
【図７】
2005274402.tif 000009
【図８】
2005274402.tif 000010
【図９】
2005274402.tif 000011
【図１０】
2005274402.tif 000012
【図１１】
2005274402.tif 000013
【図１２】
2005274402.tif 000014