(57)【要約】【課題】低周波ノイズの除去性能を低下させずに感圧式ポインティングデバイスの応答性の向上を実現する。【解決手段】感圧式ポインティングデバイス１１のＸ軸方向の歪み電圧は演算増幅回路３で増幅され、スイッチＳＷ１を通り、ＡＤＣ７でデジタル化され、デジタル処理回路２に入力される。感圧式ポインティングデバイス１１のＹ軸方向の歪み電圧は演算増幅回路４で増幅され、スイッチＳＷ２を通り、ＡＤＣ７でデジタル化され、デジタル処理回路２に入力される。スイッチＳＷ１とＳＷ２との切り換え時から所定時間スイッチＳＷ３をオンにし、スイッチＳＷ１及びＳＷ２の出力側を大容量のコンデンサ６に接続する。演算増幅回路３、４の駆動能力に応じた応答速度でコンデンサ６が充放電されるため、Ｘ軸方向及びＹ軸方向の歪み電圧は速やかに一定値に到達する。所定時間経過後は抵抗５とコンデンサ６とからなるローパスフィルタが低周波ノイズの除去を行う。【選択図】図１
2005275627.tif 000002
【特許請求の範囲】
【請求項１】
ポインティングデバイスから出力される信号を処理する信号処理装置であって、前記ポインティングデバイスの操作部のＸ軸方向に対する操作による検知信号を増幅する第１の増幅回路と、前記操作部のＹ軸方向に対する操作による検知信号を増幅する第２の増幅回路と、前記第１及び第２の増幅回路の出力信号を所定の周期毎に交互に切り換えて出力する第１のスイッチング回路と、前記第１のスイッチング回路が切り換えられたときに第１のスイッチング回路の出力側を所定時間交流的に接地する回路とを備えたことを特徴とする信号処理装置。
【請求項２】
前記交流的に接地する回路は、前記第１のスイッチング回路の出力側とグラウンドとの間に接続された、抵抗及びコンデンサからなる第１のローパスフィルタと、前記抵抗の両端に接続された第２のスイッチング回路とを有し、前記第１のスイッチング回路が切り換えられたときに前記第２のスイッチング回路をオンにし、切り換えから所定時間経過したときにオフにすることを特徴とする請求項１記載の信号処理装置。
【請求項３】
ポインティングデバイスから出力される信号を処理する信号処理装置であって、前記ポインティングデバイスは、その操作部のＸ軸及びＹ軸のプラス方向とマイナス方向に対する操作による検知信号を前記Ｘ軸及びＹ軸のプラス方向又はマイナス方向の一方に対する操作とプラス方向とマイナス方向の双方に対する操作とを識別可能に出力する検知手段と、前記検知手段から前記Ｘ軸及びＹ軸のプラス方向又はマイナス方向の一方に対する操作による検知信号を取り出す第１の出力手段と、前記検知手段から前記Ｘ軸及びＹ軸のプラス方向とマイナス方向の双方に対する操作による検知信号を取り出す第２の出力手段とを備え、前記信号処理装置は、前記第１の出力手段から出力されるＸ軸方向に対する操作による検知信号とＹ軸方向に対する操作による検知信号とを所定の周期毎に交互に切り換えて出力する第１のスイッチング回路と、前記第１のスイッチング回路から出力された前記Ｘ軸方向に対する操作による検知信号及びＹ軸方向に対する操作による検知信号を増幅する第１の増幅回路と、前記第２の出力手段の出力信号を増幅する第２の増幅回路と、前記第１及び第２の増幅回路の出力信号を前記所定の周期毎に交互に切り換えて出力する第２のスイッチング回路と、前記第１のスイッチング回路及び第２のスイッチング回路が切り換えられたときに前記第２のスイッチング回路の出力側を所定時間交流的に接地する回路とを備えたことを特徴とする信号処理装置。
【請求項４】
前記検知手段は、Ｘ軸のプラス方向に対する操作による荷重に応じて抵抗値が変化する第１の抵抗素子と、その第１の抵抗素子と直列接続されたＸ軸のマイナス方向に対する操作による荷重に応じて抵抗値が変化する第２の抵抗素子と、Ｙ軸のプラス方向に対する操作による荷重に応じて抵抗値が変化する第３の抵抗素子と、その第３の抵抗素子と直列接続されたＹ軸のマイナス方向に対する操作による荷重に応じて抵抗値が変化する第４の抵抗素子とを備え、これらの直列接続回路の一端に電源が供給され、前記第１の抵抗素子と第２の抵抗素子との接続点に接続された端子及び前記第３の抵抗素子と第４の抵抗素子との接続点に接続された端子を前記第１の出力手段とし、前記直列接続回路の電源側の端に接続された端子を第２の出力手段としたことを特徴とする請求項３記載の信号処理装置。
【請求項５】
前記交流的に接地する回路は、前記第２のスイッチング回路の出力側とグラウンドとの間に接続された、抵抗及びコンデンサからなる第１のローパスフィルタと、前記抵抗の両端に接続された第３のスイッチング回路とを有し、前記第１のスイッチング回路及び第２のスイッチング回路が切り換えられたときに前記第３のスイッチング回路をオンにし、切り換えから所定時間経過したときにオフにすることを特徴とする請求項３記載の信号処理装置。
【請求項６】
前記第１の増幅回路の出力信号の低周波ノイズを除去するための第２のローパスフィルタと、前記第２の増幅回路の出力信号の低周波ノイズを除去するための第３のローパスフィルタとを備え、かつ前記第１のローパスフィルタの高域遮断周波数を前記第２及び第３のローパスフィルタの高域遮断周波数よりも低くしたことを特徴とする請求項２又は５記載の信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ポインティングデバイスから出力される信号を処理する装置に関し、特にＸ、Ｙの２軸又はＸ、Ｙ、Ｚの３軸の高速切り換えが可能な信号処理装置に関する。
【背景技術】
【０００２】
ノートパソコンのキーボード等に設けられている感圧式ポインティングデバイスは、ユーザがデバイスの操作部を指先で所望の方向に押圧すると、デバイスに内蔵された歪みセンサがその方向の荷重を検知し、その検知信号を処理することにより、ノートパソコンの表示装置に表示されているカーソル等のポインタが移動するように構成されている。このとき、ポインタの移動方向はデバイスの先端に加えられた荷重の方向に対応して決定され、移動速度は荷重の大きさに対応して決定される。
【０００３】
従来、感圧式ポインティングデバイス（以下、ポインティングデバイスということがある）の出力信号を処理する信号処理装置としては特許文献１に記載された操作入力装置がある。図６はこのような装置の構成を示す図である。
【０００４】
この信号処理装置４１には、感圧式ポインティングデバイス５１の出力信号が入力される。感圧式ポインティングデバイス５１は、図示されていない操作部の操作によるＸ軸のプラス方向（以下、＋Ｘ方向という）の荷重を検知する歪みセンサ５１ａと、Ｘ軸のマイナス方向（以下、−Ｘ方向という）の荷重を検知する歪みセンサ５１ｂと、Ｙ軸のプラス方向（以下、＋Ｙ方向という）の荷重を検知する歪みセンサ５１ｃと、Ｙ軸のマイナス方向（以下、−Ｙ方向という）の荷重を検知する歪みセンサ５１ｄとを備えている。歪みセンサ５１ａ、ｂ、ｃ、ｄはピエゾ抵抗素子のような歪みゲージで構成されており、図示されていない操作部をそれぞれ＋Ｘ方向、−Ｘ方向、＋Ｙ方向、−Ｙ方向に操作すると、その操作方向に応じてそれぞれ歪みセンサ５１ａ、ｂ、ｃ、ｄが下方に押圧され、その荷重により抵抗値が変化するように構成されている。また、歪みセンサ５１ａと５１ｂとが直列に接続され、歪みセンサ５１ｃと５１ｄとが直列に接続されている。ここで、Ｘ軸とはユーザから見てポインティングデバイス５１の左右又は横方向の軸であり、Ｙ軸とは前後又は縦方向の軸である。また、このＸ軸はポインティングデバイス５１が設けられたノートパソコン等のディスプレイ上の左右又は横方向に対応し、Ｙ軸は前後又は縦方向に対応する。歪みセンサ５１ａと５１ｂとが直列に接続され、歪みセンサ５１ｃと５１ｄとが直列に接続されている。また、直列接続回路同士が並列に接続され、その並列接続回路に電源電圧Ｖddが供給される。
【０００５】
荷重のない状態では、４個の歪みセンサの抵抗値は等しいが、操作部がそれぞれ＋Ｘ方向、−Ｘ方向、＋Ｙ方向、−Ｙ方向に操作されると、操作された方向の歪みセンサ５１ａ、５１ｂ、５１ｃ、５１ｄの抵抗値が変化し、歪みセンサ５１ａと５１ｂとの接続点５１ｅからＸ軸方向の歪みが電圧変化として検出され、歪みセンサ５１ｃと５１ｄとの接続点５１ｆからＹ軸方向の歪みが電圧変化として検出される。このとき、操作部を斜め方向（Ｘ軸及びＹ軸を含む平面内でＸ軸及びＹ軸に平行でない方向）に押圧すると、押圧方向のベクトルに対するＸ軸方向の成分の歪み及びＹ軸方向の成分の歪みが検出される。荷重を解除すると、各歪みセンサの抵抗値は荷重のないときの状態に戻り、接続点５１ｅ、５１ｆの電位も変化する前の値に戻る。
【０００６】
ローパスフィルタ５２，５３は、それぞれコンデンサ５２ａ，５３ａ及び抵抗５２ｂ，５３ｂからなり、後述する演算増幅回路４３及び４４の出力信号から低周波ノイズ成分を除去するように、高域遮断周波数が１５０Ｈｚ程度に設定されている。また、ローパスフィルタ５２の出力は、信号処理装置４１の端子４１ａ及び４１ｂに接続され、ローパスフィルタ５３の出力は、信号処理装置４１の端子４１ｃ及び４１ｄに接続されている。
【０００７】
信号処理装置４１は、ＣＰＵ４２ａ、ＲＯＭ４２ｂ及びＲＡＭ４２ｃを有し、この信号処理装置４１全体の制御等を行うデジタル処理回路４２と、反転入力側が端子４１ａに接続され、非反転入力側が後述するアナログ−デジタル変換回路（以下、ＤＡＣという）４６の出力側に接続され、出力側が端子４１ｂに接続された演算増幅回路４３と、反転入力側が端子４１ｃに接続され、非反転入力側が後述するＤＡＣ４７の出力側に接続され、出力側が端子４１ｄに接続された演算増幅回路４４と、演算増幅回路４３の出力側に接続されたアナログスイッチＳＷ１１と、演算増幅回路４４の出力側に接続されたアナログスイッチＳＷ１２と、入力側がアナログスイッチＳＷ１１及びＳＷ１２の共通の出力側に接続され、出力側がデジタル処理回路４２の入力側に接続されたアナログ−デジタル変換回路（以下、ＡＤＣという）４５と、入力側がデジタル処理回路４２の出力側に接続され、出力側が演算増幅回路４３の非反転入力側に接続されたＤＡＣ４６と、入力側がデジタル処理回路４２の出力側に接続され、出力側が演算増幅回路４４の非反転入力側に接続されたＤＡＣ４７とを備えている。ローパスフィルタ５２、５３は、それぞれ演算増幅回路４３、４４の帰還回路になっている。
【０００８】
以上の構成を有する信号処理装置４１の動作を説明する。
ポインティングデバイス５１の点５１ｅから出力されたＸ軸方向の歪み電圧は、端子４１ａから演算増幅回路４３の反転入力側に入力される。同様に、ポインティングデバイス５１の点５１ｆから出力されたＹ軸方向の歪み電圧は、端子４１ｃから演算増幅回路４４の反転入力側に入力される。演算増幅回路４３の非反転入力側には、デジタル処理回路４２から出力された基準データがＤＡＣ４６にてアナログ基準電圧に変換され、入力される。演算増幅回路４４の非反転入力側には、デジタル処理回路４２から出力された基準データがＤＡＣ４７にてアナログ基準電圧に変換され、入力される。ここで、歪みセンサ５１ａ、５１ｂ、５１ｃ、５１ｄの各々の無荷重時の抵抗値をＲｓ、ローパスフィルタ５２及び５３における抵抗５２ｂ及び５３ｂの各々の抵抗値をＲｆとすると、演算増幅回路４３及び４４のゲインはー｛Ｒｆ／（Ｒｓ／２）｝となるので、入力されたＸ軸方向及びＹ方向の歪み電圧の変化（±１０ｍＶ程度）をアナログ基準電圧を中心とした電圧変化（±１Ｖ程度）に増幅することができる。
【０００９】
アナログスイッチＳＷ１１及びＳＷ１２には、デジタル処理回路４２から、図６に示すような検出周期Ｔ１（例えば１０ｍｓｅｃ）毎に交互にレベルが変化する矩形波Ａsw11及びＡsw12が切り換え制御信号として入力される。アナログスイッチＳＷ１１及びＳＷ１２は、それぞれ矩形波Ａsw11及びＡsw12がハイレベルの期間にオンになり、ローレベルの期間にオフになるので、アナログスイッチＳＷ１１及びＳＷ１２は検出周期Ｔ１で交互にオンになる。このため、アナログスイッチＳＷ１１及びＳＷ１２の共通の出力側、即ちＡＤＣ４５の入力側には、図７に示すようにＸ軸方向の歪み電圧Ｖx11 及びＹ軸方向の歪み電圧Ｖy11 が交互に現れる。これらの歪み電圧Ｖx11 及びＶy11 はＡＤＣ４５によりデジタル化され、デジタル処理回路４２に入力される。
【００１０】
【特許文献１】特開平７−３１９６１７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
感圧式ポインティングデバイス５１の操作に対するディスプレイ上のポインタの応答を速くすることは、ユーザがポインティングデバイス５１を操作する上で好ましいことである。この応答を速くするためには、図７における周期Ｔ１を短縮すればよい。そして、デジタル処理回路の高速化が著しい現状で検出周期Ｔ１を２〜３ｍｓｅｃ程度に短縮することは充分可能である。しかしながら、図６に示した信号処理装置４１では、ローパスフィルタ５２及び５３のコンデンサ５２ａ及び５３ａの各々のキャパシタンスをＣｆとすると、アナログスイッチＳＷ１１及びＳＷ１２が切り換わるタイミングで、ＡＤＣ４５の入力側の電圧Ｖx11 及びＶy11 に時定数（ＣｆＲｆ）に対応する応答の遅れが生じる。この時定数の大小はローパスフィルタ５２及び５３の高域遮断周波数（１／２πＣｆＲｆ）の高低と相反する傾向となるため、低周波ノイズを除去するためにＣｆを大きくすると、検出周期Ｔ１を短縮できなくなるため、ポインタの応答速度の向上を実現できない。
【００１２】
本発明は、このような問題点を解決するためになされたものであり、低周波ノイズの除去性能を低下させずにポインティングデバイスの応答性の向上を実現することを目的とする。また、本発明は、ポインティングデバイスの応答性の向上及び低周波ノイズの除去性能の向上を同時に実現することを目的とする。
【課題を解決するための手段】
【００１３】
請求項１に係る発明は、ポインティングデバイスから出力される信号を処理する信号処理装置であって、前記ポインティングデバイスの操作部のＸ軸方向に対する操作による検知信号を増幅する第１の増幅回路と、前記操作部のＹ軸方向に対する操作による検知信号を増幅する第２の増幅回路と、前記第１及び第２の増幅回路の出力信号を所定の周期毎に交互に切り換えて出力する第１のスイッチング回路と、前記第１のスイッチング回路が切り換えられたときに第１のスイッチング回路の出力側を所定時間交流的に接地する回路とを備えたことを特徴とする信号処理装置である。
請求項２に係る発明は、請求項１に係る信号処理装置において、前記交流的に接地する回路は、前記第１のスイッチング回路の出力側とグラウンドとの間に接続された、抵抗及びコンデンサからなる第１のローパスフィルタと、前記抵抗の両端に接続された第２のスイッチング回路とを有し、前記第１のスイッチング回路が切り換えられたときに前記第２のスイッチング回路をオンにし、切り換えから所定時間経過したときにオフにすることを特徴とする信号処理装置である。
請求項３に係る発明は、ポインティングデバイスから出力される信号を処理する信号処理装置であって、前記ポインティングデバイスは、その操作部のＸ軸及びＹ軸のプラス方向とマイナス方向に対する操作による検知信号を前記Ｘ軸及びＹ軸のプラス方向又はマイナス方向の一方に対する操作とプラス方向とマイナス方向の双方に対する操作とを識別可能に出力する検知手段と、前記検知手段から前記Ｘ軸及びＹ軸のプラス方向又はマイナス方向の一方に対する操作による検知信号を取り出す第１の出力手段と、前記検知手段から前記Ｘ軸及びＹ軸のプラス方向とマイナス方向の双方に対する操作による検知信号を取り出す第２の出力手段とを備え、前記信号処理装置は、前記第１の出力手段から出力されるＸ軸方向に対する操作による検知信号とＹ軸方向に対する操作による検知信号とを交互に切り換えて出力する第１のスイッチング回路と、前記第１のスイッチング回路から出力された前記Ｘ軸方向に対する操作による検知信号及びＹ軸方向に対する操作による検知信号を増幅する第１の増幅回路と、前記第２の出力手段の出力信号を増幅する第２の増幅回路と、前記第１及び第２の増幅回路の出力信号を前記所定の周期毎に交互に切り換えて出力する第２のスイッチング回路と、前記第１のスイッチング回路及び第２のスイッチング回路が切り換えられたときに前記第２のスイッチング回路の出力側を所定時間交流的に接地する回路とを備えたことを特徴とする信号処理装置である。
請求項４に係る発明は、請求項３記載の信号処理装置において、前記検知手段は、Ｘ軸のプラス方向の操作による荷重に応じて抵抗値が変化する第１の抵抗素子と、その第１の抵抗素子と直列接続されたＸ軸のマイナス方向の操作による荷重に応じて抵抗値が変化する第２の抵抗素子と、Ｙ軸のプラス方向の操作による荷重に応じて抵抗値が変化する第３の抵抗素子と、その第３の抵抗素子と直列接続されたＹ軸のマイナス方向の操作による荷重に応じて抵抗値が変化する第４の抵抗素子とを備え、これらの直列接続回路の一端に電源が供給され、前記第１の抵抗素子と第２の抵抗素子との接続点に接続された端子及び前記第３の抵抗素子と第４の抵抗素子との接続点に接続された端子を前記第１の出力手段とし、前記直列接続回路の電源側の端に接続された端子を第２の出力手段としたことを特徴とする信号処理装置である。
請求項５に係る発明は、請求項３記載の信号処理装置において、前記交流的に接地する回路は、前記第２のスイッチング回路の出力側とグラウンドとの間に接続された、抵抗及びコンデンサからなる第１のローパスフィルタと、前記抵抗の両端に接続された第３のスイッチング回路とを有し、前記第１のスイッチング回路及び第２のスイッチング回路が切り換えられたときに前記第３のスイッチング回路をオンにし、切り換えから所定時間経過したときにオフにすることを特徴とする信号処理装置である。
請求項６に係る発明は、請求項２又は５記載の信号処理装置において、前記第１の増幅回路の出力信号の低周波ノイズを除去するための第２のローパスフィルタと、前記第２の増幅回路の出力信号の低周波ノイズを除去するための第３のローパスフィルタとを備え、かつ前記第１のローパスフィルタの高域遮断周波数を前記第２及び第３のローパスフィルタの高域遮断周波数よりも低くしたことを特徴とする信号処理装置である。
請求項１に係る発明によれば、第１のスイッチング回路が切り換えられたときに第１のスイッチング回路の出力側が所定時間交流的に接地されるので、そのときに第１のスイッチング回路から出力される電圧の立ち上がり又は立ち下がりの応答波形は、第１及び第２の増幅回路の駆動能力で決まる。このため、増幅回路の出力信号の低周波ノイズを除去するためのローパスフィルタの時定数で変化する従来回路と比較すると、応答速度は大幅に速くなる。
請求項２に係る発明によれば、第１のスイッチング回路が切り換えられたときに抵抗の両端をショートさせるので、そのときに第１のスイッチング回路から出力される電圧の立ち上がり又は立ち下がりの応答波形は、第１及び第２の増幅回路の駆動能力で決まる。このため、増幅回路の出力信号の低周波ノイズを除去するためのローパスフィルタの時定数で変化する従来回路と比較すると、応答速度は大幅に速くなる。また、所定時間が経過すると、第１のローパスフィルタが働くようになるため、低周波ノイズが除去される。
請求項３及び４に係る発明によれば、第１のスイッチング回路及び第２のスイッチング回路が切り換えられたときに第２のスイッチング回路の出力側が所定時間交流的に接地されるので、そのときに第２のスイッチング回路から出力される電圧の立ち上がり又は立ち下がりの応答波形は、第１及び第２の増幅回路の駆動能力で決まる。このため、増幅回路の出力信号の低周波ノイズを除去するためのローパスフィルタの時定数で変化する従来回路と比較すると、応答速度は大幅に速くなる。
請求項５に係る発明によれば、第１のスイッチング回路及び第２のスイッチング回路が切り換えられる時に、各切り換え時点から所定時間抵抗の両端をショートさせるので、その切り換え時に第２のスイッチング回路から出力される電圧の立ち上がり又は立ち下がりの応答波形は、第１及び第２の増幅回路の駆動能力で決まる。このため、増幅回路の出力信号の低周波ノイズを除去するためのローパスフィルタの時定数で変化する従来回路と比較すると、応答速度は大幅に速くなる。また、所定時間が経過すると、第１のローパスフィルタが働くようになるため、低周波ノイズが除去される。
請求項６に係る発明によれば、第１のローパスフィルタの低周波ノイズ除去性能は第２及び第３のローパスフィルタの低周波ノイズ除去性能よりも高いため、低周波ノイズ除去性能が向上する。また、第１のローパスフィルタのコンデンサのキャパシタンスを大きくすることに反比例して、第２及び第３のローパスフィルタの各々のコンデンサのキャパシタンスを小さくすることができる。
【発明の効果】
【００１４】
本発明に係る信号処理装置によれば、２軸又は３軸の検出周期の短縮と低周波ノイズ除去性能の維持又は向上とを実現することができる。従って、ポインティングデバイスの出力信号を本発明に係る信号処理装置で処理することにより、低周波ノイズの除去性能を維持又は向上させるとともにポインティングデバイスの応答性の向上させることができる。
【発明を実施するための最良の形態】
【００１５】
以下、図面を基準しながら本発明の実施形態について説明する。
〔第１の実施形態〕
図１は本発明の第１の実施形態に係る信号処理装置を説明するための図、図２はその動作タイミングチャートの一例、図３はその周波数特性の一例を説明するための図である。
【００１６】
本実施形態の信号処理装置１はＩＣで構成されており、図１に示すように、感圧式ポインティングデバイス１１の出力信号がローパスフィルタ１２，１３を介して入力される。感圧式ポインティングデバイス１１は、図示されていない操作部の操作による＋Ｘ方向の荷重を検知する歪みセンサ１１ａと、―Ｘ方向の荷重を検知する歪みセンサ１１ｂと、＋Ｙ方向の荷重を検知する歪みセンサ１１ｃと、−Ｙ方向の荷重を検知する歪みセンサ１１ｄとを備えている。歪みセンサ１１ａ、ｂ、ｃ、ｄはピエゾ抵抗素子のような歪みゲージで構成されており、図示されていない操作部をそれぞれ＋Ｘ方向、−Ｘ方向、＋Ｙ方向、−Ｙ方向に操作すると、その操作方向に応じてそれぞれ歪みセンサ１１ａ、ｂ、ｃ、ｄが下方に押圧され、その荷重により抵抗値が変化するように構成されている。また、歪みセンサ１１ａと１１ｂとが直列に接続され、歪みセンサ１１ｃと１１ｄとが直列に接続されている。さらに、直列接続回路同士が並列に接続されており、その並列接続回路に電源電圧Ｖddを安定化した定電位Ｖreg が供給されている。
【００１７】
荷重のない状態では、４個の歪みセンサの抵抗値は等しいが、操作部がそれぞれの方向に操作されると、操作された方向の歪みセンサの抵抗値が変化し、歪みセンサ１１ａと１１ｂとの接続点１１ｅからＸ軸方向の歪みが電圧変化として検出され、歪みセンサ１１ｃと１１ｄとの接続点１１ｆからＹ軸方向の歪みが電圧変化として検出される。荷重を解除すると、各歪みセンサの抵抗値は荷重のないときの状態に戻り、接続点１１ｅ、１１ｆの電位も変化する前の値に戻る。
【００１８】
ローパスフィルタ１２，１３は、それぞれコンデンサ１２ａ，１３ａ及び抵抗１２ｂ，１３ｂからなり、後述する演算増幅回路３及び４の出力信号から低周波ノイズ成分を除去するように、高域遮断周波数が設定されている。また、ローパスフィル１２の出力側は、信号処理装置１の端子１ａ及び１ｂに接続され、ローパスフィルタ１３の出力側は、信号処理装置１の端子１ｃ及び１ｄに接続されている。これらのローパスフィルタ１２，１３の基本機能は従来のローパスフィルタ５２，５３と同じである。ただし、後述するように、信号処理装置１は抵抗５とコンデンサ６とからなるローパスフィルタを備えており、そのローパスフィルタの高域遮断周波数を従来回路と同様の１５０Ｈｚ程度に設定することで、ローパスフィルタ１２，１３の高域遮断周波数は例えば１５００Ｈｚ程度にしてもよい。これにより、コンデンサ１２ａ，１３ａのキャパシタンスをコンデンサ５２ａ，５３ａのキャパシタンスの１／１０程度に小さくすることができるので、ＩＣで構成された信号処理装置１の内部に設けることができる。
【００１９】
信号処理装置１は、ＣＰＵ２ａ、ＲＯＭ２ｂ及びＲＡＭ２ｃを有し、この信号処理装置１全体の制御等を行うデジタル処理回路２と、反転入力側が端子１ａに接続され、非反転入力側が後述するＤＡＣ８の出力側に接続され、出力側が端子１ｂに接続された演算増幅回路３と、反転入力側が端子１ｃに接続され、非反転入力側が後述するＤＡＣ９の出力側に接続され、出力側が端子１ｄに接続された演算増幅回路４と、演算増幅回路３の出力側に接続されたアナログスイッチＳＷ１と、演算増幅回路４の出力側に接続されたアナログスイッチＳＷ２と、アナログスイッチＳＷ１及びＳＷ２の共通の出力側に接続された抵抗５及びスイッチＳＷ３の並列回路と、この並列回路の出力側の端子１ｅとグラウンドとの間に接続されたコンデンサ６と、入力側が前記並列回路の出力側に接続され、出力側がデジタル処理回路２の入力側に接続されたＡＤＣ７と、入力側がデジタル処理回路２の出力側に接続され、出力側が演算増幅回路３の非反転入力側に接続されたＤＡＣ８と、入力側がデジタル処理回路２の出力側に接続され、出力側が演算増幅回路４の非反転入力側に接続されたＤＡＣ９とを備えている。
【００２０】
従って、ローパスフィルタ１２、１３は、それぞれ演算増幅回路３、４の帰還回路になっている。また、抵抗５及びコンデンサ６は、低周波ノイズ成分を除去するためのローパスフィルタとして働く。なお、図示されていないが、この信号処理装置１の全体には電源電圧Ｖddを安定化した定電位Ｖreg が供給されている。このように安定な電圧を供給することにより、演算増幅回路３及び４のオフセット電圧が小さくなるため、演算増幅回路３及び４の面積を従来の演算増幅回路４３及び４４よりも小さくすることができる。
【００２１】
以上の構成を有する信号処理装置１において、従来の信号処理装置４１の構成要素と同名の構成要素は、同一の構成及び機能を備えている。従って、信号処理装置１は、従来の信号処理装置４１に対して、抵抗５及びコンデンサ６からなるローパスフィルタと、抵抗５に並列接続されたスイッチＳＷ３とを付加したものと言える。
【００２２】
以上の構成を有する信号処理装置１の動作を説明する。ここで、ポインティングデバイス１１の点１１ｅ及び１１ｆから出力されたＸ軸方向の歪み電圧及びＹ軸方向の歪み電圧が演算増幅回路３及び４により増幅される動作は、従来の信号処理装置４１と同じであるため、説明を省略する。
【００２３】
アナログスイッチＳＷ１及びＳＷ２には、デジタル処理回路２から、図２に示すような検出周期Ｔ２（例えば３ｍｓｅｃ）毎に交互にレベルが変化する矩形波Ａsw1 及びＡsw2 が切り換え制御信号として入力される。アナログスイッチＳＷ１及びＳＷ２は、それぞれ矩形波Ａsw1 及びＡsw2 がハイレベルの期間にオンになり、ローレベルの期間にオフになるので、アナログスイッチＳＷ１及びＳＷ２は検出周期Ｔ２で交互にオンになる。また、スイッチＳＷ３には、デジタル処理回路２から、図２に示すような矩形波Ａsw3 が切り換え制御信号として入力される。矩形波Ａsw3 は、矩形波Ａsw1 及びＡsw2 のレベル変化から所定時間τの期間がハイレベル、それ以外の期間がローレベルとなる。スイッチＳＷ3 は、矩形波Ａsw3 がハイレベルの期間にオンになり、ローレベルの期間にオフになるので、スイッチＳＷ３はアナログスイッチＳＷ１及びＳＷ２の切り換え開始からτの期間のみオンになる。スイッチＳＷ３がオンになると、抵抗５の両端がショートされるため、ＡＤＣ７の入力側には、図２に示すようにＸ軸方向の歪み電圧Ｖx1及びＹ軸方向の歪み電圧Ｖy1が交互に現れる。これらの歪み電圧Ｖx1及びＶy1はＡＤＣ７によりデジタル化され、デジタル処理回路２に入力される。
【００２４】
ここで、スイッチＳＷ３がオンになると、演算増幅回路３の駆動能力に応じた応答速度でコンデンサ６が充放電されるため、Ｘ軸方向の歪み電圧Ｖx1は、演算増幅回路３の駆動能力とコンデンサ６のキャパシタンスに応じた応答速度で変化する。この応答速度はローパスフィルタ５２、５３の時定数に対応した従来の信号処理装置４１の応答速度よりも充分に高速であるため、Ｖx1の波形は速やかに一定値に到達する。Ｙ軸方向の歪み電圧Ｖy1についても同様である。
【００２５】
所定時間τが経過した後にスイッチＳＷ３がオフになると、アナログスイッチＳＷ１及びＳＷ２の共通の出力側に抵抗５及びコンデンサ６からなるローパスフィルタが接続された形になる。このため、演算増幅回路３の出力であるＸ軸方向の歪み電圧の低周波ノイズは抵抗５及びコンデンサ６からなるローパスフィルタとローパスフィルタ１２とにより除去され演算増幅回路４の出力であるＹ軸方向の歪み電圧の低周波ノイズは抵抗５及びコンデンサ６からなるローパスフィルタとローパスフィルタ１３とにより除去される。
【００２６】
ここで、抵抗５の抵抗値をＲｑ、コンデンサ６のキャパシタンスをＣｑとすると、抵抗５及びコンデンサ６は、１／（２πＣｑＲｑ）の高域遮断周波数を持つ一次ローパスフィルタとなる。抵抗値Ｒq を従来の抵抗５２ｂ及び５３ｂの抵抗値Ｒｆの例えば１／１０に設定し、キャパシタンスＣｑを従来のコンデンサ５２ｂ及び５３ｂのキャパシタンスＣｆの１０倍に設定することにより、高域遮断周波数は従来のローパスフィルタ５２、５３と同じになり、従って従来のローパスフィルタ５２、５３と同じ低周波ノイズ除去性能を持たせることができる。ローパスフィルタ１２及び１３のコンデンサ１２ａ及び１３ａのキャパシタンスをＣf'、抵抗１２ｂ及び１３ｂの抵抗値をＲf'とすると、ローパスフィルタ１２及び１３は１／（２πＣf'Ｒf'）の高域遮断周波数を持つ一次ローパスフィルタとなる。従って、演算増幅回路３及び４の出力電圧は、１／（２πＣf'Ｒf'）の高域遮断周波数を持つ一次ローパスフィルタと、１／（２πＣｑＲｑ）の高域遮断周波数を持つ一次ローパスフィルタとの組合せにより、２段のローパスフィルタを経由することになる。ここで、キャパシタンスをＣf'を従来のコンデンサ５２ｂ及び５３ｂのキャパシタンスＣｆより小さく設定することにより、２段のローパスフィルタを組み合わせた周波数特性は、図３に示すように、高域のゲインの低下の度合いが従来よりも大きくなるため、周波数の高いノイズ成分を除去する性能が向上する。
【００２７】
〔第２の実施形態〕
図４は本発明の第２の実施形態に係る信号処理装置を説明するための図、図５はその動作タイミングチャートである。
【００２８】
図４に示すように、本実施形態の信号処理装置２１には、感圧式ポインティングデバイス３１の出力信号が入力される。感圧式ポインティングデバイス３１は、図示されていない操作部の操作による＋Ｘ方向の荷重を検知する歪みセンサ３１ａと、−Ｘ方向の荷重を検知する歪みセンサ３１ｂと、＋Ｙ方向の荷重を検知する歪みセンサ３１ｃと、−Ｙ方向の荷重を検知する歪みセンサ３１ｄとを備えている。歪みセンサ３１ａ、ｂ、ｃ、ｄはピエゾ抵抗素子のような歪みゲージで構成されており、図示されていない操作部をそれぞれ＋Ｘ方向、−Ｘ方向、＋Ｙ方向、−Ｙ方向に操作すると、その操作方向に応じてそれぞれ歪みセンサ３１ａ、ｂ、ｃ、ｄが下方に押圧され、その荷重により抵抗値が変化するように構成されている。さらに、操作部をＸ軸及びＹ軸に垂直な方向に操作すると、歪みセンサ３１ａ、ｂ、ｃ、ｄの全てが下方に押圧され、その荷重により全ての歪みセンサ３１ａ、ｂ、ｃ、ｄの抵抗値が変化するように構成されている。歪みセンサ３１ａと３１ｂとが直列に接続され、歪みセンサ３１ｃと３１ｄとが直列に接続されている。また、直列接続回路同士が並列に接続され、その並列接続回路には、後述するレギュレータ３０から抵抗３４を介して電源電圧が供給される。コンデンサ３５はデカップリング用である。ここで、抵抗３４の抵抗値は、４個の歪みセンサ３１ａ〜３１ｄの無荷重時の抵抗値と同じ値に設定されている。
【００２９】
荷重のない状態では、４個の歪みセンサの抵抗値は等しいが、操作部がそれぞれの方向に押圧されると、押圧された方向の歪みセンサの抵抗値が変化し、歪みセンサ３１ａと３１ｂとの接続点３１ｅからＸ軸方向の歪みが電圧変化として検出され、歪みセンサ３１ｃと３１ｄとの接続点３１ｆからＹ軸方向の歪みが電圧変化として検出される。さらに、抵抗３４と歪みセンサ３１ａ及び３１ｃとの接続点３１ｇから、Ｚ軸方向の歪みが電圧変化として検出される。ここで、Ｚ軸方向とは、Ｘ軸及びＹ軸と直交する方向であり、感圧式ポインティングデバイス１１の操作部全体を押し込む荷重による接続点１１ｇの電圧変化をＺ軸方向の歪みとして検出したものである。荷重を解除すると、各歪みセンサの抵抗値は荷重のないときの状態に戻り、接続点３１ｅ、３１ｆ、３１ｇの電位も変化する前の値に戻る。
【００３０】
ローパスフィルタ３２，３３は、それぞれコンデンサ３２ａ，３３ａ及び抵抗３２ｂ，３３ｂからなり、後述する演算増幅回路２３及び２４の出力信号から低周波ノイズ成分を除去するように、高域遮断周波数が設定されている。また、ローパスフィル３２の出力側は、信号処理装置２１の端子２１ａ及び２１ｂに接続され、ローパスフィルタ３３の出力側は、信号処理装置２１の端子２１ｃ及び２１ｄに接続されている。これらのローパスフィルタ３２，３３の基本機能は第１の実施形態のローパスフィルタ１２，１３と同じである。
【００３１】
信号処理装置２１は、ＣＰＵ２２ａ、ＲＯＭ２２ｂ及びＲＡＭ２２ｃを有し、この信号処理装置２１全体の制御等を行うデジタル処理回路２２と、反転入力側が端子２１ｂに接続され、非反転入力側が後述するＤＡＣ２８の出力側に接続され、出力側が端子２１ｃに接続された演算増幅回路２３と、反転入力側が端子２１ｅに接続され、非反転入力側が後述するＤＡＣ２９の出力側に接続され、出力側が端子２１ｆに接続された演算増幅回路２４と、入力側が端子２１ｄに接続され、出力側が後述する演算増幅回路２４の反転入力側に接続されたアナログスイッチＳＷ４と、入力側が端子２１ｅに接続され、出力側が演算増幅回路２４の反転入力側に接続されたアナログスイッチＳＷ５と、演算増幅回路２３の出力側に接続されたアナログスイッチＳＷ７と、演算増幅回路２４の出力側に接続されたアナログスイッチＳＷ８と、アナログスイッチＳＷ７及びＳＷ８の共通の出力側に接続された抵抗２５及びスイッチＳＷ９の並列回路と、この並列回路の出力側の端子２１ｇとグラウンドとの間に接続されたコンデンサ２６と、入力側が前記並列回路の出力側に接続され、出力側がデジタル処理回路２２の入力側に接続されたＡＤＣ２７と、入力側がデジタル処理回路２２の出力側に接続され、出力側が演算増幅回路２３の非反転入力側に接続されたＤＡＣ２８と、入力側がデジタル処理回路２２の出力側に接続され、出力側が演算増幅回路２４の非反転入力側に接続されたＤＡＣ２９と、電源電圧Ｖddから定電位を生成するレギュレータ３０と、レギュレータ３０の出力側と演算増幅回路２３の反転入力側との間に接続されたスイッチＳＷ６とを備えている。ここで、感圧式ポインティングデバイス３１の構造上、接続点３１ｇから出力されるＺ軸方向の歪電圧の振幅は、Ｘ軸方向の歪み電圧及びＹ軸方向の歪み電圧の振幅より小さいので、演算増幅回路２３のゲインを演算増幅回路２４よりも大きくすることが好適である。
【００３２】
レギュレータ３０の出力側は端子２１ａに接続され、端子２１ａには前述した抵抗３４及びコンデンサ３５が接続されている。また、端子２１ａと端子２１ｂとの間にはスイッチＳＷ６が接続されている。ローパスフィルタ３２、３３は、それぞれ演算増幅回路２３、２４の帰還回路になっている。また、抵抗２５及びコンデンサ２６は、低周波ノイズ成分を除去するためのローパスフィルタとして働く。
【００３３】
以上の構成を有する信号処理装置２１の動作を説明する。
ポインティングデバイス３１の点３１ｅから出力されたＸ軸方向の歪み電圧は、端子２１ｄからアナログスイッチＳＷ４の入力側に供給される。また、ポインティングデバイス３１の点３１ｆから出力されたＹ軸方向の歪み電圧は、端子２１ｅからアナログスイッチＳＷ５の入力側に供給される。さらに、ポインティングデバイス３１の点３１ｇから出力されたＺ軸方向の歪み電圧は、端子２１ｂから演算増幅回路２３の反転入力側に供給される。
【００３４】
アナログスイッチＳＷ４及びＳＷ５、並びにスイッチＳＷ６には、デジタル処理回路２２から、図５に示すような検出周期Ｔ３（例えば４．５ｍｓｅｃ）毎に周期的にレベルが変化する矩形波Ａsw4 、Ａsw5 及びＡsw6 が切り換え制御信号として入力される。矩形波Ａsw4 及びＡsw5 は矩形波Ａsw6 がハイレベルの期間に交互にハイレベルとなる。アナログスイッチＳＷ４及びＳＷ５並びにスイッチＳＷ６は、それぞれ矩形波Ａsw4 、Ａsw5 及びＡsw6 がハイレベルの期間にオンになり、ローレベルの期間にオフになるので、スイッチＳＷ６は検出周期Ｔ３毎に交互にオンとなり、アナログスイッチＳＷ４及びＳＷ５はスイッチＳＷ６がオンの期間に交互にオンとなる。
【００３５】
ここで、スイッチＳＷ６がオンの期間は、抵抗３４の両端がショートされるため、ポインティングデバイス３１の点３１ｇの電位及び演算増幅回路２３の反転入力側の電位はレギュレータ３０の出力電位に固定される。従って、Ｚ軸方向の歪み電圧は演算増幅回路２３の反転入力側に入力されない。スイッチＳＷ６がオンで、かつアナログスイッチＳＷ４がオンの期間は、ポインティングデバイス３１の点３１ｅから出力されたＸ軸方向の歪み電圧が演算増幅回路２４の反転入力側に入力され、スイッチＳＷ６がオンで、かつアナログスイッチＳＷ５がオンの期間は、ポインティングデバイス３１の点３１ｆから出力されたＹ軸方向の歪み電圧が演算増幅回路２４の反転入力側に入力される。つまり、演算増幅回路２４の反転入力側には、Ｘ軸方向の歪み電圧とＹ軸方向の歪み電圧とが交互に入力される。一方、スイッチＳＷ６がオフの期間は、ポインティングデバイス３１の点３１ｇから出力されたＺ軸方向の歪み電圧が演算増幅回路２３の反転入力側に入力される。
【００３６】
ここで抵抗３４を設けた理由を説明する。前記したように、抵抗３４の抵抗値は４個の歪みセンサ３１ａ〜３１ｄの無荷重時の抵抗値と同じ値に設定されている。従って、レギュレータ３０の出力電位をＶreg とすると、スイッチＳＷ６がオンの期間の無荷重時には点３１ｅ及び３１ｆの電位はＶreg ／２となるから、Ｘ軸方向の歪み電圧及びＹ軸方向の歪み電圧はＶreg ／２を中心に変化する。また、スイッチＳＷ６がオフの期間の無荷重時には点３１ｇの電位はＶreg ／２となるから、Ｚ軸方向の歪み電圧はＶreg ／２から変化する。つまり、抵抗３４は無荷重時のＸ軸、Ｙ軸及びＺ軸の歪み電圧を揃えるために設けたものである。
【００３７】
演算増幅回路２３の非反転入力側には、デジタル処理回路２２から出力された基準データがＤＡＣ２８にてアナログ基準電圧に変換され、入力される。演算増幅回路２４の非反転入力側には、デジタル処理回路４２から出力された基準データがＤＡＣ２９にてアナログ基準電圧に変換され、入力される。従って、Ｘ軸方向の歪み電圧及びＹ軸方向の歪み電圧は、それぞれ図５の矩形波Ａsw4 、Ａsw5 がハイレベルの期間に演算増幅回路２４により交互に増幅され、Ｚ軸方向の歪み電圧は図５の矩形波Ａsw6 がローレベルの期間に演算増幅回路２３により増幅される。
【００３８】
演算増幅回路２３、２４の出力側に設けられたアナログスイッチＳＷ７、ＳＷ８には、デジタル処理回路２２から、図５に示すような検出周期Ｔ３毎に交互にレベルが変化する矩形波Ａsw7 及びＡsw8 が切り換え制御信号として入力される。アナログスイッチＳＷ７及びＳＷ８は、それぞれ矩形波Ａsw7 及びＡsw8 がハイレベルの期間にオンになり、ローレベルの期間にオフになるので、アナログスイッチＳＷ７及びＳＷ８は検出周期Ｔ３で交互にオンになる。また、スイッチＳＷ９には、デジタル処理回路２２から、図５に示すような矩形波Ａsw4、Ａsw5及びＡsw7 の立ち上がりから所定時間τの期間がハイレベル、それ以外の期間がローレベルとなる矩形波Ａsw9 が切り換え制御信号として入力される。スイッチＳＷ９は、矩形波Ａsw9 がハイレベルの期間にオンになり、ローレベルの期間にオフになるので、スイッチＳＷ９はアナログスイッチＳＷ７及びＳＷ８の切り換え開始からτの期間のみオンになる。スイッチＳＷ９がオンになると、抵抗２５の両端がショートされるため、ＡＤＣ２７の入力側には、図５に示すようにＸ軸方向の歪み電圧Ｖx2、Ｙ軸方向の歪み電圧Ｖy2及びＺ軸方向の歪み電圧Ｖz2が循環的に現れる。これらの歪み電圧Ｖx1、Ｖy2及びＶz2はＡＤＣ２７によりデジタル化され、デジタル処理回路２２に入力される。
【００３９】
ここで、スイッチＳＷ９がオンになると、抵抗２５の両端がショートされるため、演算増幅回路２４の駆動能力に応じた応答速度でコンデンサ２６が充放電される。このため、Ｘ軸方向の歪み電圧Ｖx1及びＹ軸方向の歪み電圧Ｖy1は、演算増幅回路３の駆動能力とコンデンサ２６のキャパシタンスに応じた応答速度で変化する。第１の実施形態と同様、この応答速度は従来の信号処理装置４１の応答速度よりも充分に高速であるため、Ｖx1及びＶy1の波形は速やかに一定値に到達する。
所定時間τが経過した後にスイッチＳＷ９がオフになった時の動作及び抵抗２５とコンデンサ２６とからなるローパスフィルタのノイズ除去特性は、第１の実施形態と同様であるため、説明を省略する。
【００４０】
このように、本実施形態によれば、第１の実施形態に加えて、Ｘ軸歪みセンサ及びＹ軸歪みセンサを備えた一般的な感圧式ポインティングデバイスを用い、センサ全体への荷重をタッピング（クリック）と判定する機能を付加することにより、ポインティングデバイスの操作性の向上及び機能の拡張を実現できるというメリットがある。
【００４１】
なお、本実施形態では、Ｘ軸方向の歪み電圧及びＹ軸方向の歪み電圧をスイッチＳＷ４及びＳＷ５で切り換えて単一の演算増幅回路２４に供給することにより演算増幅回路２４を２軸の歪み電圧の増幅に兼用したが、Ｘ軸方向の歪み電圧を増幅する演算増幅回路と、Ｙ軸方向の歪み電圧を増幅する演算増幅回路とを設け、それぞれを１軸の増幅専用に構成してもよい。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施形態に係る信号処理装置の構成を説明するための図である。
【図２】本発明の第１の実施形態に係る信号処理装置の動作タイミングチャートである。
【図３】本発明の第１の実施形態に係る信号処理装置の周波数特性を説明するための図である。
【図４】本発明の第２の実施形態に係る信号処理装置の構成を説明するための図である。
【図５】本発明の第２の実施形態に係る信号処理装置の動作タイミングチャートである。
【図６】従来の信号処理装置の構成を説明するための図である。
【図７】従来の信号処理装置の動作タイミングチャートである。
【符号の説明】
【００４３】
１、２１・・・信号処理装置、３、４、２３、２４・・・演算増幅回路、５、２５・・・抵抗、６、２６・・・コンデンサ、１１、３１・・・感圧式ポインティングデバイス、１２、１３、３２、３３・・・ローパスフィルタ、ＳＷ１〜ＳＷ８・・・スイッチ。
【図１】
2005275627.tif 000003
【図２】
2005275627.tif 000004
【図３】
2005275627.tif 000005
【図４】
2005275627.tif 000006
【図５】
2005275627.tif 000007
【図６】
2005275627.tif 000008
【図７】
2005275627.tif 000009