(57)【要約】【課題】従来の高速周波数ホッピング用ローカル発生器では、各分周器でそれぞれの周波数が生成されてから、セレクタで選択されていた。セレクタに到達するまでの配線によって、それぞれの周波数間に結合が生じてしまい、結果として周波数ホッピング中の特定の時刻で、本来特定の周波数（帯）のみが出力されていなければいけないのに、実際には他の周波数も同時に出力されるといった事態が発生していた。【解決手段】サブバンド発生器２内で、いずれの時刻にも１つの周波数しか発生していないようにする。必要な周波数以外は分周器そのものを止めているため、不要な周波数は発生していない。したがって、配線間の結合による不要な周波数の漏れ込みが発生しない。また、１時刻に１つの周波数しか発生していないため、複数ポート間で動作する高速なセレクタが必要無く、サブバンド発生器の出力は単に加算するだけで良く、構成が単純化できる。【選択図】図１
2005175698.tif 000002
【特許請求の範囲】
【請求項１】
周波数シンセサイザと、
前記周波数シンセサイザ出力から周波数ホッピングで用いられる各周波数の信号を個別に生成し、前記各周波数の信号をそれぞれ個別の配線に出力する周波数生成部と、
前記配線への出力タイミングを前記各周波数毎に制御する出力制御手段と、
前記配線へ出力された信号を入力とする加算器とを有し、
前記周波数シンセサイザの出力と前記加算器の出力とをミキシングして周波数ホッピング用のローカル信号を発生することを特徴とするローカル発生器。
【請求項２】
前記周波数生成部は前記各周波数の信号を生成する複数の系統よりなり、各系統には当該各周波数の信号の生成に用いられ、分周動作の作動・停止が制御可能な外部制御型分周器を備えたことを特徴とする請求項１記載のローカル発生器。
【請求項３】
前記外部制御型分周器は、前記各周波数の信号を生成する前記系統の周波数変換動作の最終段であることを特徴とする請求項２のローカル発生器。
【請求項４】
前記周波数生成部は、前記各周波数の信号を生成する複数の系統よりなり、各系統の周波数の信号のみの生成に用いられる分周器が存在する系統において、その分周器は分周動作の作動・停止が制御可能な外部制御型分周器であって、前記外部制御型分周器内の出力バッファの作動・停止を制御することによって、前記外部制御型分周器の分周動作の作動・停止を制御し、
各周波数の信号のみの生成に用いられる分周器が存在しない系統においては、前記配線への出力以前に前記外部制御型分周器の出力バッファと同様の構成のバッファによって構成されるオン・オフスイッチを配置して、前記オン・オフスイッチの作動・停止を制御することを特徴とする請求項１記載のローカル発生器。
【請求項５】
前記出力制御手段は、前記周波数生成部から出力される前記各周波数の信号の出力タイミングを指示するタイミング信号を生成するタイミング信号生成部を有し、前記タイミング信号は、前記周波数シンセサイザの出力を基準クロックとして生成され、前記周波数生成部に供給されることを特徴とする請求項２または請求項３記載のローカル発生器。
【請求項６】
前記タイミング信号は、それぞれの周波数について、ある回の作動指示から次回の作動指示までの時間が、その周波数に対応する時間周期の整数倍となっていることを特徴とする請求項５記載のローカル発生器。
【請求項７】
前記外部制御型分周器は、カウンタを用いたデジタル分周器であり、前記タイミング信号による作動指示を受けた後、出力の初回の立ち上がりまたは立ち下がりまでのカウンタのカウント数が毎回所定量だけ変化するよう構成されていることを特徴とする請求項５記載のローカル発生器
【請求項８】
前記周波数生成部において、前記各周波数の信号を出力する最終段はデジタル回路で構成されており、前記配線への出力を停止する時、前記各周波数の信号を出力する最終段はローの状態で停止し、前記加算器は論理和回路から構成されることを特徴とする請求項１乃至請求項７のいずれか１項に記載のローカル発生器。
【請求項９】
前記周波数生成部において、最終段はデジタル回路で構成されており、前記配線への出力を停止する時、前記各周波数を出力する最終段はハイの状態で停止し、前記加算器は論理積回路から構成されることを特徴とする請求項１乃至請求項７のいずれか１項に記載のローカル発生器。
【請求項１０】
前記加算器は電流加算器であり、前記周波数生成部において、前記各周波数の信号を出力する最終段は、前記配線への出力を停止する時、前記加算器に電流を流さない状態で停止するよう構成されていることを特徴とする請求項１乃至請求項７のいずれか１項に記載のローカル発生器。
【請求項１１】
搬送波の周波数を切り替えて通信を行う周波数ホッピング方式で用いる周波数の信号を発生するためのローカル発生器を備えた無線通信装置において、
周波数シンセサイザと、
前記周波数シンセサイザ出力から周波数ホッピングで用いられる各周波数の信号を個別に生成し、前記各周波数の信号をそれぞれ個別の配線へ出力する周波数生成部と、
前記配線への出力タイミングを前記各周波数毎に制御する出力制御手段と、
前記配線へ出力された信号を入力とする加算器とを有し、
前記周波数シンセサイザの出力と前記加算器の出力とをミキシングして周波数ホッピング用のローカル信号を発生することを特徴とする無線通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高速周波数ホッピングに使用する高速周波数切り替えが可能なローカル発生器とこのローカル発生器を備えた無線通信装置に関する。
【背景技術】
【０００２】
無線通信の高速化が著しい。近年、米国ＦＣＣ（連邦通信委員会）が３．１ＧＨｚ〜１０．６ＧＨｚまでの帯域を、低電力送信を条件としてＵＷＢ（Ｕｌｔｒａ−Ｗｉｄｅｂａｎｄ）通信に使用することを許可した。これによって短距離に限定はされるものの７．５ＧＨｚの帯域幅を用いた超高速無線通信の実現が可能となった。
【０００３】
一方、ＩＥＥＥの標準化委員会８０２．１５．３ａでは、ＵＷＢ用帯域を使用する１００Ｍｂｐｓから４８０Ｍｂｐｓの無線パーソナルエリアネットワーク（ＷＰＡＮ）の標準化を行っている。
【０００４】
現時点で提案されている方式の多くは、７．５ＧＨｚの帯域を高速に周波数ホッピングするものである。周波数ホッピングという方式そのものは従来から種々の方式が存在するが、ＩＥＥＥ８０２．１５．３ａに提案されている方式はビットレートの高速化に伴って、従来方式より遙かに高速な周波数ホッピングを行う。従来の周波数ホッピングでは、発振器内の周波数シンセサイザの出力周波数を変化させるか、せいぜい後段に配置したＰＬＬを用いて周波数を変化させていた。しかし、ＩＥＥＥ８０２．１５．３ａに提案されている方式は従来の方法では対応出来ない程周波数ホッピングの速度が速い。
【０００５】
そこで、図１４に示すような線路の切り替えによる実現方法が提案されている（例えば、非特許文献１参照）。
【０００６】
図１４において、周波数シンセサイザ１０１からの出力（５２８０ＭＨｚ）は３分岐される。１つはサブバンド発生器１０２へ、１つは分周器１０３−６へ、もう１つは周波数変換器１０５へ接続する。サブバンド発生器１０２内には、５つの分周器１０３−１から１０３−５があり、これらによって４つの周波数４４０ＭＨｚ、８８０ＭＨｚ、１３２０ＭＨｚ、１７６０ＭＨｚが生成されている。具体的には、周波数シンセサイザ１から入力された５２８０ＭＨｚのクロックは２分岐される。一方は従属接続された２つの２分周器１０３−４，１０３−５によって４分周され、１３２０ＭＨｚのクロックとなる。他方はまず分周器１０３−１によって３分周されて１７６０ＭＨｚとなったものが２分岐されて、一方はそのまま１７６０ＭＨｚのクロックとして出力される。他方は分周器１０３−２によってさらに２分周されて８８０ＭＨｚとなる。８８０ＭＨｚは２分岐されて、一方はそのまま８８０ＭＨｚとして出力され、他方は分周器１０３−３によって２分周されて４４０ＭＨｚとなって出力される。これらに直流を加えた５つの入力がセレクタ４に入力される。セレクタ１０４はこれら５つの入力の内の１つを選択して、周波数変換器１０５に出力する。周波数変換器１０５の他方の入力には周波数シンセサイザ１０１の出力を分岐した５２８０ＭＨｚが入力されている。周波数変換器１０５ではこれら２つの入力を混合して周波数変換する。周波数変換器１０５はダウンコンバータであり、５２８０ＭＨｚとセレクタ４の出力周波数の差の周波数に相当するクロック、すなわち５２８０ＭＨｚ、４８４０ＭＨｚ、４４００ＭＨｚ、３９６０ＭＨｚ、３５２０ＭＨｚのうちのいずれかが周波数変換器１０５から出力される。なお、分周器１０３−６は５分周の分周器で、１０５６ＭＨｚのデータ用クロックを生成する。
【０００７】
図１４では、予め４種類（直流も含めて５種類）の周波数を生成しておき、セレクタで
選択している。このようにすると、原理的にはセレクタ１０４の切り替え速度で決定する速度で切り替えることができ、高速な周波数ホッピングに対応できる。
【非特許文献１】Gadi Shor（ガディ・ショオ）、IEEE 802.15-03/151r3、スライド４７、［online］、平成１５年５月５日、［平成１５年５月１２日検索］、インターネット＜URL:http://grouper.ieee.org/groups/802/15/pub/2003/May03/03151r3P802-15-_TG3a-Wisair-CFP-Presentation.ppt＞
【発明の開示】
【発明が解決しようとする課題】
【０００８】
以上述べたように、従来の高速周波数ホッピング用ローカルは、周波数シンセサイザの出力を適宜分岐し、それぞれを分周器等で周波数変換して、周波数ホッピングの全ての周波数を生成しておいて、それをセレクタで選択する方法を用いていた。
ＷＰＡＮは一般消費者がオフィスや家庭内で無線ネットワークを組むためのものであり、小型・低コスト性が求められる。したがって、図１４に示したようなローカル発生器は、全体が１つのＩＣの中に作り込まれることは疑いない。このような場合、各分周器でそれぞれの周波数の信号が生成されてから、セレクタに到達するまでの配線によって、それぞれの周波数間に結合が生じてしまう。
【０００９】
例えば、図１４において、セレクタ１０４が１７６０ＭＨｚの線を選択していても、１７６０ＭＨｚが乗っている線には、セレクタ１０４に到達するまでの配線間の結合によって配線が隣接する８８０ＭＨｚや１０５６ＭＨｚ、場合によっては４４０ＭＨｚや１３２０ＭＨｚのクロックも１７６０ＭＨｚの線に乗ってしまう。結合の量はＩＣのレイアウトによって異なるが、１ＧＨｚを超えるような高周波では短い配線でも結合の量は大きくなりがちである。このような結合が発生すると、結果として周波数ホッピング中の特定の時刻で、本来特定の周波数（帯）のみが出力されていなければいけないのに、実際には他の周波数も同時に出力されるといった事態が発生する。
【課題を解決するための手段】
【００１０】
このような課題を解決するために本願第１の発明では、周波数シンセサイザと、前記周波数シンセサイザ出力から周波数ホッピングで用いられる各周波数の信号を個別に生成し、前記各周波数の信号をそれぞれ個別の配線に出力する周波数生成部と、前記配線への出力タイミングを前記各周波数毎に制御する出力制御手段と、前記配線へ出力された信号を入力とする加算器とを有し、前記周波数シンセサイザの出力と前記加算器の出力とをミキシングして周波数ホッピング用のローカル信号を発生するローカル発生器を提供する。
【００１１】
本願第２の発明においては、前記周波数生成部は前記各周波数の信号を生成する複数の系統よりなり、各系統には当該各周波数の信号の生成に用いられ、分周動作の作動・停止が制御可能な外部制御型分周器があることを特徴とするローカル発生器を提供する。
【００１２】
本願第３の発明においては、前記外部制御型分周器が、前記各周波数の信号を生成する前記系統の周波数変換動作の最終段であることを特徴とするローカル発生器を提供する。
【００１３】
本願第４の発明においては、前記周波数生成部が、前記各周波数の信号を生成する複数の系統よりなり、各系統の周波数の信号のみの生成に用いられる分周器が存在する系統において、その分周器は分周動作の作動・停止が制御可能な外部制御型分周器であって、前記外部制御型分周器内の出力バッファの作動・停止を制御することによって、前記外部制御型分周器の分周動作の作動・停止を制御し、各系統の周波数の信号のみの生成に用いられる分周器が存在しない系統においては、前記配線への出力以前に前記外部制御型分周器の出力バッファと同様の構成のバッファによって構成されるオン・オフスイッチを配置して、前記オン・オフスイッチの作動・停止を制御することを特徴とするローカル発生器を
提供する。
【００１４】
本願第５の発明においては、前記出力制御手段が、前記周波数生成部から出力される前記各周波数の信号の出力タイミングを指示するタイミング信号を生成するタイミング信号生成部を有し、前記タイミング信号は、前記周波数シンセサイザの出力を基準クロックとして生成され、前記周波数生成部に供給されることを特徴とするローカル発生器を提供する。
【００１５】
本願第６の発明においては、前記タイミング信号が、それぞれの周波数について、ある回の作動指示から次回の作動指示までの時間が、その周波数に対応する時間周期の整数倍となっていることを特徴とするローカル発生器を提供する。
【００１６】
本願第７の発明においては、前記外部制御型分周器が、カウンタを用いたデジタル分周器であり、前記タイミング信号による作動指示を受けた後、出力の初回の立ち上がりまたは立ち下がりまでのカウンタのカウント数が毎回所定量だけ変化するよう構成されていることを特徴とするローカル発生器を提供する。
【００１７】
本願第８の発明においては、前記周波数生成部において、前記各周波数の信号を出力する最終段はデジタル回路で構成されており、前記配線への出力を停止する時、前記各周波数の信号を出力する最終段はローの状態で停止し、前記加算器は論理和回路から構成されることを特徴とするローカル発生器を提供する。
【００１８】
本願第９の発明においては、前記周波数生成部において、最終段はデジタル回路で構成されており、前記配線への出力を停止する時、前記各周波数の信号を出力する最終段はハイの状態で停止し、前記加算器は論理積回路から構成されることを特徴とするローカル発生器を提供する。
【００１９】
本願第１０の発明においては、前記加算器が電流加算器であり、前記周波数生成部において、前記各周波数の信号を出力する最終段は、前記配線への出力を停止する時、前記加算器に電流を流さない状態で停止するよう構成されていることを特徴とするローカル発生器を提供する。
【００２０】
本願第１１の発明においては、ある一定の周期で搬送波の周波数を切り替えて通信を行う周波数ホッピング方式で用いる周波数の信号を発生するためのローカル発生器を備えた無線通信装置において、周波数シンセサイザと、前記周波数シンセサイザ出力から周波数ホッピングで用いられる各周波数の信号を個別に生成し、前記各周波数をそれぞれ個別の配線へ出力する周波数生成部と、前記配線への出力タイミングを前記各周波数毎に制御する出力制御手段と、前記配線へ出力された信号を入力とする加算器とを有し、前記周波数シンセサイザの出力と前記加算器の出力とをミキシングして周波数ホッピング用のローカル信号を発生することを特徴とする無線通信装置を提供する。
【発明の効果】
【００２１】
本発明よれば、配線間の結合による不要な周波数の漏れ込みが発生しないという効果を奏する。また、複数ポート間で動作する高速なセレクタが必要無く、構成が単純化できる。
【発明を実施するための最良の形態】
【００２２】
本発明の実施の形態を、図面を用いて説明する。
【実施例１】
【００２３】
図１は、本発明の第１の実施形態を示す図であり、前述した図１４の従来例と同様の機能を実現すると共に、本願発明による効果を達成するための構成が含まれた形態を示す図である。
【００２４】
図１において、周波数シンセサイザ１では基準となる周波数５２８０ＭＨｚが生成される。５２８０ＭＨｚのクロックは４分岐されて、１つは分周器３−６で５分周されてデータ用クロックの生成に、１つはタイミング信号の生成に、１つはアップコンバート用に、１つはサブバンド発生用に用いられる。
【００２５】
サブバンド発生器２は、主として分周器３−１〜３−５からなり、５２８０ＭＨｚから４４０ＭＨｚ、８８０ＭＨｚ、１３２０ＭＨｚ、１７６０ＭＨｚの４種類の周波数を生成する。サブバンド発生器２内では、周波数シンセサイザ１からの出力は３分岐され、１つは分周器３−２で３分周され１７６０ＭＨｚが生成されて、配線７−１に出力される。１つは分周器３−５で４分周され１３２０ＭＨｚが生成されて、配線７−４に出力される。もう１つは分周器３−１で３分周された後、２分岐される。なお、図１では、途中に分岐等の入らない連続した複数の分周器は１つのまとまった分周器として図示した。例えば図１４での２つの２分周器１０３−４、１０３−５は１つの４分周器として図示した。
【００２６】
分周器３−１の出力の一方は、分周器３−３によって２分周されて８８０ＭＨｚが生成され、配線７−２に出力される。もう一方は、分周器３−４によって４分周され、４４０ＭＨｚとなって、配線７−３に出力される。これらの配線７−１〜７−４からの信号は加算器４に入力され、加算されて、周波数変換器５に出力される。
【００２７】
周波数変換器５には、加算器４からの入力に加えて、周波数シンセサイザ１からの５２８０ＭＨｚが入力され、両者がミキシングされる。周波数変換器５からは、加算器４からの信号と周波数シンセサイザ１からの信号の差にあたる周波数の信号がＬＯ出力９として出力される。
【００２８】
分周器３−２、分周器３−３、分周器３−４、分周器３−５は外部からの制御信号に対応して、その状態を作動・停止の間で変化できる外部制御型分周器である。周波数シンセサイザ１からの入力を受けたタイミング信号生成部６は、分周器３−２、分周器３−３、分周器３−４、分周器３−５の動作を制御するタイミング信号を生成する。例えば、加算器４の出力周波数を１７６０ＭＨｚ、１３２０ＭＨｚ、８８０ＭＨｚ、４４０ＭＨｚ、０Ｈｚ（直流）の順番に切り替えるとすれば、図２のようなタイミング信号を生成する。すなわち、周波数ホッピングの１周期の始めに、１７６０ＭＨｚを生成する系の分周器３−２を作動させる信号を送り、その持続時間が経過したのち、分周器３−２を停止させて、ほぼ同時か、若干のガードタイムの後１３２０ＭＨｚを生成する系の分周器３−５を作動させる信号を送る。同様にして、分周器３−５を停止させた後に分周器３−３を動作させ８８０ＭＨｚを生成し、次のタイミングで分周器３−３を停止させた後に分周器３−４を動作させて４４０ＭＨｚを生成する。このようにして４４０ＭＨｚを生成する系の分周器３−４を停止させたのち、直流のために同様の持続時間だけおいて、周波数ホッピングの次の１周期が始まったら、再び分周器３−２を作動させる。
【００２９】
ここで、作動させる分周器を切り替える時の若干のガードタイムとは、２つの周波数が同時に加算器４に入力されない程度あれば良い。前の分周器へ停止を指示した時刻と、次の分周器に作動を指示した時刻がほぼ同時でも、例えば、分周器の作動開始の遅延等によって、２つの周波数が同時に加算器４に入力されることがないならば、タイミング信号生成部６側でガードタイムを設ける必要は無い。
【００３０】
０Ｈｚを出力させるために加算器４の出力を直流にする方法はいくつか考えられる。例
えば、加算器４がＡＮＤ回路、ＯＲ回路等のデジタル回路による加算器で構成されている場合、出力を周波数変換器５に入力する際、レベルシフタ回路で直流レベルをシフトさせて、ハイとローの中間が周波数変換器５の入力の動作中心点となるようにする可能性が高い。このような形態では、分周器３−２〜分周器３−５が全て停止したときに加算器４がハイまたはローいずれかの一定の値で停止するよう設計しておけば、周波数変換器５にはおのずと直流が入力され、周波数シンセサイザ１からの５２８０ＭＨｚは変換されずにＬＯ出力９から出力される。
【００３１】
他の方法としては、図１４と同様に加算器４の入力側に直流専用の端子を設け、直流発生器とそれを制御するためのバッファを直流専用端子に接続して、他の周波数の系列と同様にバッファをタイミング信号生成部６から作動・停止させればよい。その場合は、図２において、直流のところにも他の周波数と同様のパルスが入る。
【００３２】
このようにすることによって、サブバンド発生器２内では、いずれの時刻にも１つの周波数しか発生していないようにできる。必要な周波数以外は分周器そのものを止めているため、不要な周波数は発生していない。したがって、従来問題になったような、配線間の結合による不要な周波数の漏れ込みが発生しない。また、１時刻に１つの周波数しか発生していないため、複数ポート間で動作する高速なセレクタが必要無く、サブバンド発生器２の出力は単に加算するだけで良い。
【００３３】
なお、図１において、サブバンド発生器２の外部制御型分周器内の動作の作動・停止を司る機構とタイミング信号生成部６とで、配線への出力の有無を制御する出力制御手段となっている。
【００３４】
また、図１では、１つの周波数を生成する系に、その周波数の生成のみに用いられる分周器が必ず１つあり、それが外部制御型分周器となっていて、その動作を作動・停止間で変化させられるようになっている。このように構成することによって全ての周波数が同一の構成で作動・停止されるため、得られた信号の立ち上がり、立ち下がりの形状等の性能が周波数に依存せず、周波数ホッピング用ローカル発生器としての均質な動作が期待できる。
【００３５】
図１では、１つの周波数を生成する系に、その周波数の生成のみに用いられる分周器が１つずつであるが、これが２つ以上あることもある。例えば、分周器３−５は４分周の分周器１つでも良いし、図１４のように２分周の分周器を２つカスケード接続してもよい。
【００３６】
２分周器を２つつなげた構成では、タイミング信号によって作動・停止させられるのは基本的にはどちらかのあるいは両方の分周器でも良い。しかし、どの分周器を選択するかによって性能は異なる。上流の分周器を制御するようにした場合、周波数発生の機構が上流で止まるため、その系統が停止している間に、その系統から他の系統に漏れ込む不要な周波数はより少なくなる。しかし、作動させる際には、上流の分周器から順次作動していくことになるため、その系統が完全に作動するまでの不安定な時間が長くなる。複数の周波数生成系列の内、大部分が分周器を１つしか持たない中で、２個以上持つ系列が上流の分周器に制御を掛ける場合、そのような系列だけ、動作、特に、系列が作動し始める瞬間、停止する瞬間の動作が異なってしまい、サブバンド発生器としての均質さを欠いてしまう。そのような不均質な動作は、後段の回路設計を複雑にする。１つの系列に複数の分周器があって、どちらを制御するようにもできる場合は、最終段の分周器を外部制御型分周器とすることによって、サブバンド発生器としてより均質な動作が可能となる。
【００３７】
なお、外部制御型分周器をどのように構成するか、特に外部からのタイミング信号が入力された場合に、どのように作動・停止を行うかに関しては大まかに２つの方法が可能で
ある。すなわち、分周器の本体部である分周部を止めるか、出力ジッタを抑圧するために出力部に設けられたバッファを止めるかの二通りが考えられる。図３にそれぞれの構成を示す。
【００３８】
図３において、（ａ）は分周部を止める構成であり、入力１２に入力されたクロックは分周部１０−１で分周され、バッファ１１−１でリタイミングされて、出力１３から出力される。バッファ１１−１はＤフリップフロップ等で構成され、そのクロック入力にはリタイミング用クロック１５が入力されており、分周部１０−１で発生したジッタがリタイミング用クロック１５の持つジッタ程度まで抑圧される。リタイミング用クロック１５は大抵の場合入力１２から分岐されるが、入力１２が、十分なジッタ特性を有さない場合は、周波数シンセサイザ出力から分岐して用いられる。分周部１０−１にはタイミング信号１４−１が入力され、分周部１０−１の作動・停止を制御する。分周部１０−１はカウンタ式のデジタル分周器であり、タイミング信号１４−１はそのカウントの開始・停止を制御する。図３（ａ）の構成では分周動作そのものが停止するので、他の系統への結合を抑圧する性能が高い。他の系統への結合抑圧性能を重視するならば（ａ）の構成が望ましい。
一方、図３の（ｂ）は出力バッファを制御する構成である。大部分は図３（ａ）の構成と同様であるが、バッファ１１−２は外部からその動作が制御可能であり、タイミング信号１４−２がバッファ１１−２の作動・停止を制御している点が大きく異なる。この構成では、分周動作そのものは止まらず、分周されたクロックが出力されるか否かのみが変化する。分周部１０−２はデジタル分周器でもアナログ分周器でもいずれでも良い。（アナログ分周器はフィードバックループ中の雑音等擾乱を種に動作を開始するため、（ａ）の構成には向かない。）  このような構成では、分周クロックを生成し続けているため、他の系統への結合を抑圧する性能は（ａ）よりは低い。しかしながら、図４のような実施の形態においては、望ましい形態である。
【００３９】
本発明では、サブバンド発生器内で、いずれの時刻にも１つの周波数しか発生していないようにする。必要な周波数以外は分周器そのものを止めているため、不要な周波数は発生していない。したがって、配線間の結合による不要な周波数の漏れ込みが発生しない。また、１時刻に１つの周波数しか発生していないため、複数ポート間で動作する高速なセレクタが必要無く、サブバンド発生器の出力は単に加算するだけで良く、構成が単純化できる。
【実施例２】
【００４０】
図４は本願の第２の実施形態を示す図である。図１と同様に図１４の機能を本願の構成で実現した場合の実施の形態である。サブバンド発生器２以外の構成は図１と同様であるので説明は省略する。なお、後述するように、図１と異なりタイミング信号生成部６には周波数シンセサイザ１からの入力は必ずしも必要ではない。
サブバンド発生器２はより図１４の構成に近く、図１とは異なって、各周波数の発生系統の中に１つ以上の分周器が有るとは限らず、分周器はいくつかの系統で共用されている。分周器の作動・停止によって制御出来ない系統にはスイッチ１６が挿入されている。以下にサブバンド発生器２の動作を説明する。
【００４１】
周波数シンセサイザ１からのクロックは２分岐され、一方は分周器１７−３で４分周され、配線７−４に出力される。他方は分周器１７−１で３分周された後、２分岐される。一方はスイッチ１６を介して配線７−１に出力され、他方は分周器１７−２で２分周され、さらに２分岐される。その一方はスイッチ１６−２を介して配線７−２に出力され、他方は分周器１７−４で２分周された後、配線７−３に出力される。分周器１７−３，４は図３（ｂ）に示したような構成の外部制御型分周器である。
【００４２】
スイッチ１６−１、１６−２は図３（ｂ）の構成の分周器におけるバッファ１１−２と同じ構成のオン・オフスイッチであり、外部からのタイミング信号によって、その動作が制御される。タイミング信号生成部６から出力されるタイミング信号は図２と同様であり、やはり、１時刻に１つの周波数のみがサブバンド発生器２から出力されるように制御される。配線への出力を制御する素子が分周器であったり、スイッチであったり異なっている。しかし、ここで用いられる外部制御型分周器は図３（ｂ）に示したように出力バッファを制御するタイプであり、スイッチはその出力バッファと同じ構成であるため、タイミング信号によって作動・停止が行われる際の過渡的な挙動は、全ての系統で同様となっており、全体の均質性が保たれている。ここで、他の系統への結合をできるだけ抑圧するという観点から、スイッチ１６は可能な限り、直前の分岐点に近い位置に挿入されているべきであるし、分周器１７−３，４の出力バッファは分周部から極力近い位置に有るべきである。
なお、このようにバッファによってその系統の出力の有無を制御する形態のサブバンド発生器２では、他の周波数変換素子、例えば逓倍器やミキサにスイッチをカスケード接続したものをその系統の最終段として使用することも可能である。（当然ではあるが、図１の構成でも最終段以外であれば逓倍器やミキサの使用も可能である。サブバンド発生器に使用される周波数変換器は分周器のみには限らない。）
次に、加算器４の構成について述べる。本発明では基本的に、サブバンド発生器からは同時刻に１つの周波数のみが出力されるので、そのような構成を前提に加算器４を構成することができる。例えば、図５のようである。
【００４３】
図５では加算器として論理和回路１８が用いられている。このとき、サブバンド発生器は、それぞれの系統の最終段がデジタル回路（デジタル分周器、バッファ等）で構成されており、各系統が停止する際、その出力が必ずローで止まるように構成されている。作動している系統はハイ、ローを繰り返し、それ以外の系統は全てローで停止しているため、論理和回路１８の出力は作動している系統の出力そのものとなる。また、図５では、ＯＲ回路を使用しているが、当然、ＮＯＲ回路でも良い。
【００４４】
同様に、図６のように論理積回路１９を使用することも可能である。同様にこのとき、サブバンド発生器は、それぞれの系統の最終段がデジタル回路（デジタル分周器、バッファ等）で構成されており、各系統が停止する際、その出力が必ずハイで止まるように構成されている。作動している系統はハイ、ローを繰り返し、それ以外の系統は全てハイで停止しているため、論理積回路１９の出力は作動している系統の出力そのものとなる。図６では、ＡＮＤ回路を使用しているが、当然、ＮＡＮＤ回路でも良い。
【００４５】
このようにすると、加算器がデジタル回路で構成されるため、設計が容易になる。
【００４６】
また、加算器は図７のように電流加算器で構成されていてもよい。配線７−１〜配線７−４から入力された信号が、電流加算器２１の各ＦＥＴを駆動する。各々のＦＥＴのコレクタは接続されており、各ＦＥＴに流れる電流は加算されて抵抗に流れる。したがって、この抵抗の一端の電圧を出力とする出力端子２０では加算された電流に比例した電圧が得られる。サブバンド発生器内の各周波数に対応する系統は、その動作を停止しているときに余計な電流を流さないよう、ロー（または低い電圧）で停止するように構成されている必要がある。動作としてはＮＯＲに近い動作であるが、電流を用いたアナログ的な加算器であるため、サブバンド発生器の最終段がアナログ回路で構成されていても対応できる。
【００４７】
なお、図７の構成においても、配線７−１〜配線７−４全てからの入力がローで停止していれば、出力端子２０の出力はハイで停止するため、図１の説明で述べたような、０Ｈｚを発生させる問題は解決できている。
【００４８】
図８はサブバンド発生器の望ましい動作を示す図であるが、このような動作を得るための実施の形態を、図を用いて説明する。
【００４９】
まず、図８について説明する。上段は周波数シンセサイザの出力であり、下段はサブバンド発生器内のある１系統の出力である。（説明を容易にするため、矩形波で図示しているが、実際には正弦波やなだらかな立ち上がり／立ち下がりを有するデジタル波形である。）
下段は４分周の系列の出力であり、実線が実際にその系列から出力されている信号である。破線の波形は説明のために図示しているものである。図下段において、２つめのパルスが出力された後、他の系列が出力している間休止し、その後、再びその系列からの出力となる。このとき、重要なことは、その系列が出力を再開する際、前回、休止する直前の出力と位相が連続していることである。すなわち、休止期間がその系列の周波数の１周期の整数倍になっている必要がある。（実際の動作では、停止する時、再開する時に過渡的に波形が乱れる可能性が高く、そのような場合は、過渡的に波形が乱れている時間を除いて、前回の安定して出力されている部分の最後から、再開後の安定して出力されている部分の最初までが、その系列の周波数の１周期の整数倍の時間になっている必要がある。）
本願のローカル発生器は高速周波数ホッピングを用いた無線通信に用いることを想定している。高速周波数ホッピングでは、ホッピング周期や、１周波数の持続時間が非常に短い。従って、受信側では、周波数がホップする度にその周波数に対して同期を取り直すということをせず、前回、その周波数を受信したときの同期状態を記憶しておき、次回、同じ周波数になったときには、そのままの同期状態で受信する可能性が高い。したがって、その周波数が休止している期間中の位相が保持されていないと、再開したときに、受信側で同期出来なくなってしまう。そのために、図８のように動作する必要がある。
【００５０】
図８のような位相の連続性を実現するには、図３（ｂ）のような、出力バッファのオン・オフでその作動・停止を制御する外部制御型分周器を用いるか、図４のようにスイッチを用いて、その系列の動作を制御するならば、特別な機構を用いることなく、実現できる。このような構成では、分周動作そのものは停止せず、それを配線に出力するかどうかのみが制御されているからである。
【００５１】
しかし、図３（ａ）のように分周動作そのものを止める分周器を使用する場合には、位相の連続性を保証するための仕組みが必要になる。
【００５２】
まず、必ず必要となるのが、タイミング信号の周波数シンセサイザ出力に対する同期である。サブバンド発生器内の分周器が、全て周波数シンセサイザに同期して動作しているので、分周器の動作を制御するタイミング信号が周波数シンセサイザ出力に同期していないと、分周器出力の位相の保持は不可能である。
【００５３】
次に、望ましくは、タイミング信号を図９のように構成すると良い。サブバンド発生器内の外部制御型分周器は、タイミング信号によって作動を指示された後、周波数シンセサイザ出力の立ち上がりをトリガとしてカウント開始し、カウント開始時の初期出力はローであるよう構成されているものとする。したがって、所定数（図の４分周の例ではその半分の２回）カウントしたならば、分周器出力はハイになり、同様に分周動作を続けて行く。（通常、このような回路では、入出力の間に若干の遅延があるが、ここでは図示していない。）
タイミング信号は、図９において、始めに、その分周器に作動開始を指示してから（図、左の立ち上がり）、停止指示、休止時間（図示せず）を挟んで、次に作動開始を指示する時刻までの時間が、その分周系統の分周後の出力の１周期の整数倍になっているようにすると良い（図９のｍ×Ｔ、Ｔは分周後周波数の１周期、ｍは整数）。また、外部制御型分周器が周波数シンセサイザ出力の立ち上がりをトリガとして動作している場合、タイミ
ング信号は、作動開始指示時刻近辺における、外部制御型分周器でのカウント間違いが無いよう、外部制御型分周器に到達するタイミング信号の立ち上がりが、その外部制御型分周器に到達している周波数シンセサイザの立ち上がりと重ならないようにしておくと良い。
【００５４】
図９の例では、ＩＣ内の遅延等考慮していないため、タイミング信号は周波数シンセサイザ出力の立ち下がりをトリガとして動作している、すなわち、分周器のカウントとは半周期ずれている。このとき、問題となるのは、周波数ホッピングの周期は、大抵の場合、システム規格で決定されており、無線機の設計時に自由に決定出来ないことである。従って、規格上の周波数ホッピングの周期が図９のｍ×Ｔに等しくなるとは限らない。このような場合は、ｍを一定数には定めず、必要に応じて増減させれば良い。図１０はそのような例を示している。
【００５５】
図１０において、上段は周波数ホッピング周期を示しており、下段はタイミング信号を示している。図１０は図８、図９より横軸を大幅に縮めた図である。一定である周波数ホッピング周期に対して、タイミング信号の周期は、ｍ×Ｔでは若干長く、（ｍ−１）×Ｔでは明らかに短い。そこで、ｍ×Ｔの何回かに一回（図では３回に対して１回）（ｍ−１）×Ｔの周期のタイミング信号を挿入する。通常、周波数ホッピング周期は分周後周波数１周期に対応する時間Ｔより遙かに長く、Ｔ程度であれば、ずれても受信動作に大きな影響は無い。このとき、（ｍ−１）×Ｔ後に分周動作が開始され出力される信号が、他の周波数の系列で生成された信号が停止する前に出力され、重なってしまわないように、直前の系列の信号を若干（その周波数の１周期程度）早く停止させるとよい。ただし、後段の加算器や周波数変換器が飽和しないならば、重なって出力されてもかまわない。もちろん、切り替え時のガードタイムが予め設定されているならば、特に手を加えなくても重なることはない。
【００５６】
位相の連続性を保つための異なる実施の形態を図１１、図１２を用いて説明する。この形態では図１１に示すように、タイミング信号の周期はＴの整数倍にこだわらず、周波数ホッピング周期に合っている。ただし、周波数シンセサイザ出力には同期している。周波数ホッピング周期に同期すると位相の連続性が保証出来ない場合は、図１２のように外部制御型分周器の方にそれを補償する機構を備えておく。すなわち、タイミング信号によって作動開始を指示してから、初回の出力の立ち上がり（停止時にハイで停止している場合は立ち下がり）までのカウント数が毎回変化するように構成されている。図では、初めの作動開始指示の時は分周器は２カウント数えて出力を立ち上げているが、次の回には３カウント数えてから立ち上げている。このように初回の立ち上がりまでのカウント数を、周波数ホッピングの周期とｍ×Ｔのずれに相当するカウント数だけ、毎回変化させていく。初回の立ち上がりまでのカウント数がその分周器出力の１周期分のカウント数（図では４）よりも大きくなったら、１周期分のカウント数を引いたカウント数にリセットして、再び同様に変化させていく。毎回、減少させていく場合は、カウント数が１になったら、１周期分のカウント数を足すようにする。このようにすることによって、位相の連続性を確保することが可能となる。
【００５７】
図１３に、上述した本願発明のローカル発生器を搭載した無線通信装置の構成例を示す。図１３において（ａ）は無線通信装置の送信系を、（ｂ）は無線通信装置の受信系をそれぞれ示す。図１３（ａ）の送信系は、送信すべきデータが入力される変調器２０１、本願発明の高速周波数ホッピング用ローカル発生器からの出力（ＬＯ出力９）が入力される周波数変換器２０２、フィルタ２０３、パワーアンプ２０４、送信アンテナ２０５により構成される。送信すべきデータ２００は、変調器２０１で変調される。変調されたデータは、周波数変換器２０２に入力され、本願発明のローカル発生器から発生されたアップコンバード用のローカル信号（Ｌｏ出力９）とミキシングされる。ローカル発生器からは、
いずれの時刻にも１つの周波数のローカル信号しか発生していない。周波数変換器２０２で周波数変換された信号は、フィルタ２０３で所定のフィルタリング処理が施された後、パワーアンプ２０４で増幅されて送信アンテナ２０５から空中に送信される。
【００５８】
一方、図１３（ｂ）の受信系は、受信アンテナ２０６、プリアンプ２０７、本願発明の高速周波数ホッピング用ローカル発生器からの出力（ＬＯ出力９）が入力される周波数変換器２０８、復調器２０９より構成される。受信アンテナで受信したデータ２１０はプリアンプ２０７で増幅された後、周波数変換器２０８に入力される。ここで本願発明のローカル発生器から発生されたダウンコンバート用ローカル信号（Ｌｏ出力９）とミキシングされる。ローカル発生器からは、いずれの時刻にも１つの周波数のローカル信号しか発生していない。周波数変換器２０２で周波数変換された信号は、復調器２０９で復調され、必要なデータ２１１が取り出される。なお、送信アンテナ２０５、受信アンテナ２０６および周波数変換器２０２、２０８は送受共通に構成してもよい。
【００５９】
以上、本発明にかかる実施形態について説明したが、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００６０】
【図１】本願発明の第１の実施の形態を示す図である。
【図２】タイミング信号生成部の動作を説明するための図である。
【図３】外部制御型分周器の構成例を示す図である。
【図４】本願発明の第２の実施の形態を示す図である。
【図５】本願発明の実施の形態の内、加算器に関する形態を示す図である。
【図６】本願発明の実施の形態の内、加算器に関する形態の他の例を示す図である。
【図７】本願発明の実施の形態の内、加算器に関する形態の他の例を示す図である。
【図８】サブバンド発生器の望ましい動作を示す図である。
【図９】タイミング信号に関する実施の形態を示す図である。
【図１０】タイミング信号に関する実施の形態を示す図である。
【図１１】位相の連続性を保証するための実施の形態を示す図である。
【図１２】位相の連続性を保証するための実施の形態を示す図である。
【図１３】本願発明のローカル発生器を搭載した無線通信装置の構成例を示す。
【図１４】従来の高速周波数ホッピング用ローカル発生器を示す図である。
【符号の説明】
【００６１】
１、１０１・・・周波数シンセサイザ
２、１０２・・・サブバンド発生器
３、１７、１０３・・・分周器
４・・・加算器
５、１０５・・・周波数変換器
６・・・タイミング信号発生器
７・・・配線
８、１０６・・・データ用クロック出力
９・・・ＬＯ出力
１０・・・分周部
１１・・・バッファ
１４・・・タイミング信号
１５・・・リタイミング用クロック
１６・・・スイッチ
１８・・・論理和回路
１９・・・論理積回路
２０・・・電流加算器の出力端子
２１・・・電流加算器
１０４・・・セレクタ
【図１】
2005175698.tif 000003
【図２】
2005175698.tif 000004
【図３】
2005175698.tif 000005
【図４】
2005175698.tif 000006
【図５】
2005175698.tif 000007
【図６】
2005175698.tif 000008
【図７】
2005175698.tif 000009
【図８】
2005175698.tif 000010
【図９】
2005175698.tif 000011
【図１０】
2005175698.tif 000012
【図１１】
2005175698.tif 000013
【図１２】
2005175698.tif 000014
【図１３】
2005175698.tif 000015
【図１４】
2005175698.tif 000016