(57)【要約】【課題】  検査パッドを大幅に低減させた表示装置を提供する。【解決手段】  基板上に、その第１の方向に延在し該第１の方向に交差する第２の方向に並設されるゲート信号線と、第２の方向に延在され第１の方向に並設されるドレイン信号線とが形成され、これら各信号線によって囲まれる領域を画素領域とし、  該画素領域にゲート信号線からの信号によってオンされるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの信号によって当該画素を駆動させる電極とが少なくとも備えられ、  各ゲート信号線の一端にはこれらゲート信号線に順次走査して信号を供給する走査信号駆動回路が備えられ、  ドレイン信号線の一端に、前記ゲート信号線への信号の供給のタイミングにあわせて該ドレイン信号に流れる電流を検査するための検査パッドが形成されている。【選択図】    図１
2005221598.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、その第１の方向に延在し該第１の方向に交差する第２の方向に並設されるゲート信号線と、第２の方向に延在され第１の方向に並設されるドレイン信号線とが形成され、これら各信号線によって囲まれる領域を画素領域とし、
該画素領域にゲート信号線からの信号によってオンされるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの信号によって当該画素を駆動させる電極とが少なくとも備えられ、
各ゲート信号線の一端にはこれらゲート信号線に順次走査して信号を供給する走査信号駆動回路が備えられ、
ドレイン信号線の一端に、前記ゲート信号線への信号の供給のタイミングにあわせて該ドレイン信号に流れる電流を検査するための検査パッドが形成されていることを特徴とする表示装置。
【請求項２】
各ドレイン信号線の映像信号駆動回路と接続される側の一端側に第１の検査パッドが備えられ、それらの他端側にそれぞれスイッチング素子を介して複数本置きに別個の配線に接続されるとともに、これら各配線の一端には前記スイッチング素子を共通に駆動させるための配線とともに第２の検査パッドが備えられていることを特徴とする請求項１に記載の表示装置。
【請求項３】
各ドレイン信号線の映像信号線と接続される側と反対側の一端側に、それぞれスイッチング素子を介して複数本置きに別個の配線に接続されるとともに、これら各配線の一端には前記スイッチング素子を共通に駆動させるための配線とともに第２の検査パッド、および前記スイッチング素子より画素側からそれぞれ引き出された第１の検査パッドが備えられていることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記第１の検査パッドはそれぞれスイッチング素子を介して各ゲート信号線に接続され、該各スイッチング素子はそれらを共通にオンする信号が供給される第３の検査パッドが接続されていることを特徴とする請求項３に記載の表示装置。
【請求項５】
各ゲート信号線の走査信号駆動回路と反対側の端部にそれぞれスイッチング素子を介して複数本置きに別個の配線に接続されるとともに、前記各配線の一端には前記スイッチング素子を共通に駆動させるための配線とともに第２の検査パッドが備えられていることを特徴とする請求項１に記載の表示装置。
【請求項６】
表示装置は液晶表示装置であることを特徴とする請求項１に記載の表示装置。
【請求項７】
表示装置は有機ＥＬ表示装置であることを特徴とする請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、特に、信号線の断線あるいはショート等の有無を検査する検査回路が備えられたアクティブ・マトリクス型表示装置に関する。
【背景技術】
【０００２】
アクティブ・マトリクス型表示装置は、基板面にそのｘ方向に延在しｙ方向に並設されるゲート信号線とｙ方向に延在しｘ方向に並設されるドレイン信号線が形成され、これら各信号線で囲まれる領域を画素領域とし、その集合体を表示部として構成している。
【０００３】
表示装置がたとえば液晶表示装置の場合は、各画素領域において、ゲート信号線からの信号（走査信号）によってオンされる薄膜トランジスタと、この薄膜トランジスタを介してドレイン信号線からの信号（映像信号）が供給される画素電極が形成されている。この画素電極は同じ基板側あるいは液晶を介して対向配置される他の基板側に形成される対向電極との間に電界を発生させ、この電界によって当該画素の液晶の光変調を制御させるようになっている。
【０００４】
これら信号線、薄膜トランジスタ、および電極等は、微細に加工された導電層、絶縁層、および半導体層等の積層構造によって形成される。
このため、上述のように構成した後は、ゲート信号線あるいはドレイン信号線の断線、あるいはショートの有無、さらに、画素内のショート等の有無を検査する必要が生じ、そのための検査回路が具備され、あるいはその形成の痕跡が残存する（特許文献１、２、３参照）。
【０００５】
【特許文献１】特開平１１−２４２２３９号公報
【特許文献２】特開平１０−２６８２７３号公報
【特許文献３】特開平８−２３３８８８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、上述した表示装置の断線等検査は、そのいずれのものも信号線毎に検査バッドを設け、それにプローブを当接させることによって電圧を印加することで、該信号線に流れる電流を計測して断線等を検査するものであった。
しかし、近年の表示装置の大型化、および高精細化により、検査パッドが狭ピッチとせざるを得ず、さらには、いわゆる額縁（表示装置の外枠と表示部の外輪郭との間の領域）の狭小化にともなって各検査パッドの配置に制約が付されるに至っている。
本発明は、このような事情に基づいてなされたもので、その目的は、検査パッドを大幅に低減させた表示装置を提供することにある。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００８】
（１）
本発明による表示装置は、たとえば、基板上に、その第１の方向に延在し該第１の方向に交差する第２の方向に並設されるゲート信号線と、第２の方向に延在され第１の方向に並設されるドレイン信号線とが形成され、これら各信号線によって囲まれる領域を画素領域とし、
該画素領域にゲート信号線からの信号によってオンされるスイッチング素子と、このスイッチング素子を介してドレイン信号線からの信号によって当該画素を駆動させる電極とが少なくとも備えられ、
各ゲート信号線の一端にはこれらゲート信号線に順次走査して信号を供給する走査信号駆動回路が備えられ、
ドレイン信号線の一端に、前記ゲート信号線への信号の供給のタイミングにあわせて該ドレイン信号に流れる電流を検査するための検査パッドが形成されていることを特徴とする。
【０００９】
（２）
本発明による表示装置は、たとえば、（１）の構成を前提とし、各ドレイン信号線の映像信号駆動回路と接続される側の一端側に第１の検査パッドが備えられ、それらの他端側にそれぞれスイッチング素子を介して複数本置きに別個の配線に接続されるとともに、これら各配線の一端には前記スイッチング素子を共通に駆動させるための配線とともに第２の検査パッドが備えられていることを特徴とする。
【００１０】
（３）
本発明による表示装置は、たとえば、（１）の構成を前提とし、各ドレイン信号線の映像信号線と接続される側と反対側の一端側に、それぞれスイッチング素子を介して複数本置きに別個の配線に接続されるとともに、これら各配線の一端には前記スイッチング素子を共通に駆動させるための配線とともに第２の検査パッド、および前記スイッチング素子より画素側からそれぞれ引き出された第１の検査パッドが備えられていることを特徴とする。
【００１１】
（４）
本発明による表示装置は、たとえば、（３）の構成を前提とし、前記第１の検査パッドはそれぞれスイッチング素子を介して各ゲート信号線に接続され、該各スイッチング素子はそれらを共通にオンする信号が供給される第３の検査パッドが接続されていることを特徴とする。
【００１２】
（５）
本発明による表示装置は、たとえば、（１）の構成を前提とし、各ゲート信号線の走査信号駆動回路と反対側の端部にそれぞれスイッチング素子を介して複数本置きに別個の配線に接続されるとともに、前記各配線の一端には前記スイッチング素子を共通に駆動させるための配線とともに第２の検査パッドが備えられていることを特徴とする。
【００１３】
（６）
本発明による表示装置は、たとえば、（１）の構成を前提とし、液晶表示装置であることを特徴とする。
【００１４】
（７）
本発明による表示装置は、たとえば、（１）の構成を前提とし、有機ＥＬ表示装置であることを特徴とする。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【発明を実施するための最良の形態】
【００１５】
以下、本発明による表示装置の実施例を図面を用いて説明をする。
【００１６】
実施例１．
図１は、本発明による表示装置、たとえば液晶表示装置の一実施例を示す等価回路図である。同図は、液晶を介して対向配置される各基板のうち一方の基板ＳＵＢ１の液晶側に形成された等価回路を示している。
【００１７】
まず、該基板ＳＵＢ１の周辺を除く中央部の部分には、そのｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬと、ｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬとが形成され、これら各ゲート信号線ＧＬとドレイン信号線ＤＬとで囲まれた領域を画素領域として構成し、これら各画素領域の集合（図中点線枠内）を液晶表示部ＡＲとして構成している。
【００１８】
各画素領域には、その片側（図中、下側）のゲート信号線ＧＬからの走査信号によってＯＮされる薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介して片側（図中、左側）のドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸとを少なくとも備えている。
【００１９】
各ゲート信号線ＧＬの一端はたとえば該基板ＳＵＢ１上に形成された走査信号駆動回路Ｖに接続され、この走査信号駆動回路Ｖによって、各ゲート信号線ＧＬには順次走査信号が走査されて供給されるようになっている。
【００２０】
また、ドレイン信号線ＤＬのたとえば図中下側の一端は、それぞれスイッチング素子ＳＥ１を介して映像信号駆動回路（図示せず）に接続されるようになっている。この場合、ドレイン信号線ＤＬはたとえばその左側から順に３本を一グループとしてグループ分けされ、それぞれのグループの各ドレイン信号線ＤＬは共通に接続されて該映像信号駆動回路に接続されている。
グループ化された３本の各ドレイン信号線ＤＬはたとえばその左側から順に赤色用の映像信号、緑色用の映像信号、および青色用の映像信号が供給されるようになっている。
【００２１】
そして、各グループにおける左側から一番目のドレイン信号線ＤＬの前記スイッチング素子ＳＥ１は共通の第１配線からの信号によってＯＮされるようになっており、該第１配線の一端には検査パッドＩＰ１１が設けられている。また、各グループにおける左側から二番目のドレイン信号線ＤＬの前記スイッチング素子ＳＥ１は共通の第２配線からの信号によってＯＮされるようになっており、該第２配線の一端には検査パッドＩＰ１２が設けられている。さらに、各グループにおける左側から三番目のドレイン信号線の前記スイッチング素子ＳＥ１は共通の第３配線からの信号によってＯＮされるようになっており、該第３配線の一端には検査パッドＩＰ１３が設けられている。
【００２２】
なお、前記第１ないし第３の各配線はゲート信号線ＧＬとほぼ平行して形成され、前記スイッチング素子ＳＥはＭＩＳ（Metal  Insulator  Semiconductor）トランジスタから構成され、たとえば液晶表示部ＡＲの薄膜トランジスタＴＦＴと並行して製造されるようになっている。
【００２３】
そして、ドレイン信号線ＤＬの図中上側の一端は、それぞれ２つの経路に分岐され、その一の経路においてはスイッチング素子ＳＥ２を介して、他の経路においてはスイッチング素子ＳＥ３を介してそれぞれ配線に接続されている。
【００２４】
前記スイッチング素子ＳＥ３のそれぞれは共通の第４配線からの信号によってＯＮされるようになっており、該スイッチング素子ＳＥ３を介して接続されるドレイン信号線ＤＬのうち左から偶数番目のドレイン信号線ＤＬは第５配線に接続され、奇数番目のドレイン信号線は第６配線に接続されている。
また、前記スイッチング素子ＳＥ２のそれぞれは共通の第７配線からの信号によってＯＮされるようになっている。
【００２５】
そして、該スイッチング素子ＳＥ２を介して接続される各ドレイン信号線ＤＬは、その左側から順に３本を一グループとしてグループ分けされ、それぞれのグループの各ドレイン信号線ＤＬは共通に接続されてそれぞれ異なる検査パッドＩＰ２に接続されている。
【００２６】
なお、前記第４ないし第７の各配線はゲート信号線ＧＬとほぼ平行して形成され、それらの一端はそれぞれ検査パッドＩＰ３１〜３３が設けられているとともに、前記スイッチング素子ＳＥはＭＩＳ（Metal  Insulator  Semiconductor）トランジスタから構成され、たとえば液晶表示部ＡＲの薄膜トランジスタＴＦＴと並行して製造されるようになっている。
このように構成された基板において、各種検査を行なおうとする場合、前記各検査パッドに検査装置が接続されるようになる。
【００２７】
この検査装置は、基板に内蔵された走査信号駆動回路Ｖ、ＲＧＢスイッチ、検査回路に信号を入力する駆動信号発生部と、各ドレイン信号線ＤＬからの電流を計測する電流検出部とから構成されている。
【００２８】
また、電流検出部は、多数のドレイン信号線からの出力を選択回路により取り込み、さらに、複数個からなるＩ／Ｖ回路およびコンパレータに取り込み、比較判定されるようになっている。
このように構成された液晶表示装置において、まず、ドレイン信号線ＤＬの断線を検査する場合、検査パッドＩＰ４に信号を供給することによってスイッチング素子ＳＥ２をオンし、検査パッドＩＰ２に信号を入力しその出力を検知することによりなされる。
【００２９】
そして、ドレイン信号線ＤＬの全体としてショートを検査する場合、検査パッドＩＰ３１に信号を供給し、次に検査パッド３３（あるいは検査パッド３２）に信号を供給、検査パッド３２（あるいは検査パッド３３）に信号の供給することなく、それからの信号をモニタすることによりなされる。
【００３０】
さらに、各画素のショートを検査する場合、検査パッドＩＰ４に信号を供給することによってスイッチング素子ＳＥ２をオンし、走査信号駆動回路Ｖから走査信号を供給し、そのタイミングに合わせて、検査パッドＩＰ２から信号を供給し、その供給する信号の値が異なるか否かで判断する。
【００３１】
実施例２．
図２は、本発明による表示装置の他の実施例を示す構成図で、図１と対応した図となっている。
図１と比較して異なる構成は、各ドレイン信号線ＤＬと接続される映像信号駆動回路（図示せず）を基板ＳＵＢ１の上部に配置させていることにともない、各ドレイン信号線ＤＬの該映像信号駆動回路Ｈｅ側に形成される回路および他端側に形成される回路を上下逆に配置させていることにある。このように構成しても、図１の場合と同様な検査ができることはいうまでもない。
【００３２】
実施例３．
図３は、本発明による表示装置の他の実施例を示す構成図で、図１と対応した図となっている。この場合、図１の構成と異なる部分は、映像信号駆動回路Ｈｅはたとえばそれに組み込まれるＭＩＳ（Metal  Insulator  Semiconductor）トランジスタがポリシリコン等で形成され、基板ＳＵＢ１上に形成されたものとなっている。この場合、走査信号駆動回路Ｖにおいてもそれに組み込まれるＭＩＳトランジスタもポリシリコン等で形成され、基板ＳＵＢ１上に形成されるのが通常であり、さらに液晶表示部ＡＲの各画素に形成される薄膜トランジスタＴＦＴもポリシリコン等で形成されるのが通常である。
なお、図３において、映像信号線駆動回路Ｈｅの出力に近接する部分であって図１に示すようなスイッチング素子ＳＥ１、検査パッドＩＰ１１〜１３等の回路は省略して描いたものとなっている。
【００３３】
実施例４．
図４は、本発明による表示装置の他の実施例を示す回路図である。
液晶を介して対向配置される各基板のうち一方の基板ＳＵＢ１の液晶側の面に形成された等価回路図を示し、その中央部には、そのｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬとｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬとが形成されている。
【００３４】
ゲート信号線ＧＬとドレイン信号線ＤＬとで囲まれる領域は画素領域を構成し、この画素領域には片側のゲート信号線ＧＬからの信号（走査信号）によってオンする薄膜トランジスタＴＦＴとこの薄膜トランジスタＴＦＴを介して片側のドレイン信号線ＤＬからの信号（映像信号）が供給される画素電極ＰＸとが少なくとも備えられている。
【００３５】
ゲート信号線ＧＬは、その一方の端部にて走査信号駆動回路Ｖに接続され、この走査信号駆動回路Ｖから走査信号が供給されるようになっている。走査信号駆動回路Ｖからの信号供給は並設された各ゲート信号線ＧＬをたとえば上方から下方へかけて順次なされるようになっている。
【００３６】
また、ゲート信号線ＧＬの他方の端部は、一本おきに異なる信号線に接続され、それらの各信号線はそれぞれ検査パッドＩＰ５１、ＩＰ５２に接続されている。この場合、各ゲート信号線ＧＬの前記信号線に接続される手前にてそれぞれスイッチング素子ＳＥ５が介在され、これら各スイッチング素子ＳＥ５は前記検査パッドＩＰ５１、ＩＰ５２と並設して形成される検査パッドＩＰ５３からの信号によってオンされるようになっている。
【００３７】
ドレイン信号線ＤＬは、その一方の端部にてそれぞれ検査パッドＩＰ６に接続され、他方の端部にて、一本おきに異なる配線層に接続され、それらの各配線層はそれぞれ検査パッドにＩＰ７１、ＩＰ７２に接続されている。この場合、各配線層に接続される手前にてそれぞれスイッチング素子ＳＥ７が介在され、これら各スイッチング素子ＳＥ７は前記検査パッドＩＰ７１、ＩＰ７２と並設して形成される検査パッドＩＰ７３からの信号によってオンされるようになっている。
【００３８】
このように構成した場合にも、たとえば画素のショートを検査する場合、走査信号駆動回路Ｖから走査信号を供給し、そのタイミングに合わせて、検査パッドＩＰ６から信号を供給し、その供給する信号の値が異なるか否かで判断できるようになる。
【００３９】
また、走査信号線ＧＬの断線においても、走査信号駆動回路Ｖから走査信号を供給することによって検査することができるようになる。
【００４０】
実施例５．
図５は、本発明による液晶表示装置の他の実施例を示す構成図であり、図４に対応した図となっている。
図４と比較して異なる構成は、まず、ゲート信号線ＧＬの走査信号駆動回路Ｖに接続されている側と反対側の端部において図４に示したようなスイッチング素子ＳＥ５、検査パッドＩＰ５１〜５３が設けられていないものとなっている。
【００４１】
そして、ドレイン信号線ＤＬの映像信号駆動回路（図示せず）に接続されている側と反対側の端部において、一本おきに異なる配線層に接続され、それらの各配線層はそれぞれ検査パッドＩＰ８１、ＩＰ８２に接続されているとともに、各ドレイン信号線ＤＬの前記配線層に接続される手前にてそれぞれスイッチング素子ＳＥ８が介在され、これら各スイッチング素子ＳＥ８は前記検査パッドＩＰ８１、ＩＰ８２と並設して形成される検査パッドＩＰ８３からの信号によってオンされるようになっている。さらに、各ドレイン信号線ＤＬの前記スイッチング素子ＳＥ８に接続される手前にてそれぞれ検査パッドＩＰ９が形成されている。
【００４２】
これは、図４において検査パッドＩＰ６が映像信号線駆動回路Ｈｅ側に形成され、そのスペースにおいて不都合があることを考慮し、それらを反対側、すなわち映像信号線駆動回路Ｈｅが形成されていない側に配置させたことにある。
【００４３】
実施例６．
図６は、表示装置として有機ＥＬ表示装置を示すもので、液晶表示装置に限定されることなく他の表示装置にも上述した構成を適用できることを示している。
同図は図４に示す構成に対応するもので、それらの検査回路において、ゲート信号線ＧＬの走査信号駆動回路Ｖに接続されている側と反対側の端部における検査回路が形成されていない構成となっているが、他の実施例に示した検査回路のように構成してもよいことはいうまでもない。
【００４４】
なお、有機ＥＬ表示装置の画素は、その片側のゲート信号線ＧＬからの信号の供給によってオンされる薄膜トランジスタＴＦＴを介して片側のドレイン信号線ＤＬからの信号が容量によって蓄積され、ドライバトランジスタＤＴをオンさせることによって該ドライバトランジスタＤＴを介して電流信号線ＣＬからの電流を発光素子ＥＬに供給させる構成となっている。そして、ゲート信号線ＧＬドレイン信号線ＤＬの構成および供給する信号のタイミング等は上述した液晶表示装置のそれらとほぼ同じとなっている。
【００４５】
このことから、液晶表示装置において示した検査回路をそのまま有機ＥＬ表示装置に適用させることができる。
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【図面の簡単な説明】
【００４６】
【図１】本発明による表示装置の一実施例を示す等価回路図である。
【図２】本発明による表示装置の他の実施例を示す等価回路図である。
【図３】本発明による表示装置の他の実施例を示す等価回路図である。
【図４】本発明による表示装置の他の実施例を示す等価回路図である。
【図５】本発明による表示装置の他の実施例を示す等価回路図である。
【図６】本発明による表示装置の他の実施例を示す等価回路図である。
【符号の説明】
【００４７】
ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＴＦＴ……薄膜トランジスタ、ＰＸ……画素電極、ＳＥ……スイッチング素子、ＩＰ……検査パッド、Ｖ……走査信号駆動回路、Ｈｅ……映像信号駆動回路
【図１】
2005221598.tif 000003
【図２】
2005221598.tif 000004
【図３】
2005221598.tif 000005
【図４】
2005221598.tif 000006
【図５】
2005221598.tif 000007
【図６】
2005221598.tif 000008