(57)【要約】 【課題】  半導体工場から出荷の際の良品選別テストにおいて、テスト時間を短縮することでコストダウンを図ることができる不揮発性メモリ装置の提供。【解決手段】  この不揮発性メモリ装置１は、半導体基板の表面にソース領域１２、ベース領域１３、ドレイン領域１４が形成され、その上部にゲート絶縁膜及びトンネル絶縁膜１６ａ、１６ｂを介してフローティングゲート１７が形成され、その上部に層間絶縁膜を介してコントロールゲート１９が形成されてなるメモリセルを複数設けたメモリセル部を有し、このメモリセル部はドレイン領域１４に接するトンネル絶縁膜１６ａの面積が小さい第１のメモリセル２ａと、ドレイン領域１４に接するトンネル絶縁膜１６ｂの面積が大きい第２のメモリセル２ｂと、を有する。【選択図】  図１
2005175326.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の表面にソース領域、ベース領域、ドレイン領域が形成され、その上部にゲート絶縁膜及びトンネル絶縁膜を介してフローティングゲートが形成され、その上部に層間絶縁膜を介してコントロールゲートが形成されてなるメモリセルを複数設けたメモリセル部を有する不揮発性メモリ装置において、
前記メモリセル部は、少なくとも第１のメモリセルと第２のメモリセルと有し、第１のメモリセルにおけるドレイン領域に接するトンネル絶縁膜の面積が第２のメモリセルにおけるドレイン領域に接するトンネル絶縁膜の面積に比べ小さいことを特徴とする不揮発性メモリ装置。
【請求項２】
請求項１に記載の不揮発性メモリ装置において、
第２のメモリセルの書き換え時間を、第１のメモリセルより長くしたことを特徴とする不揮発性メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気的に書き換え可能な不揮発性メモリ装置、すなわちＥＥＰＲＯＭに関する。
【背景技術】
【０００２】
近年、ＥＥＰＲＯＭは、民生機器又は産業機器などにおいて、種々のデータ記憶用に、例えばフィルタ特性や増幅度等の自動調整用、使用地域毎の対応用、電源を切る前の状態の記憶用などに幅広く用いられている（例えば特許文献１）。また、ＥＥＰＲＯＭは、バイト毎あるいはワード毎のように小単位でデータの書き換えが可能であるので、１個のＥＥＰＲＯＭ−ＩＣに上記のような種々のデータを記憶することができる。
【０００３】
ＥＥＰＲＯＭは、トンネル絶縁膜（薄い絶縁膜）に高い強度の電界を印加することによって生じるトンネル電流を用い、フローティングゲートに電子を注入したりフローティングゲートの電子を放出したりする。その結果、しきい値が正又は負に変化してデータの書き換えが行われる。しかし、書き換え回数を多くするとトンネル絶縁膜の劣化等が起こるために、ＥＥＰＲＯＭの書き換え回数には限界がある。正常に書き換えをすることができる書き換え可能回数は、トンネル絶縁膜に印加された電界強度に依存しており、一般に、電界強度が低くなる程トンネル電流の電流密度は低くなるので、増大する。反面、電界強度が低くなる程、適切なしきい値を確保するために、フローティングゲートへの電子の注入又はフローティングゲートからの電子の放出を十分に行うよう書き換え時間を長くする必要がある。逆に、電界強度が高くなる程、書き換え可能回数は減少するが、書き換え時間を短くすることができる。従って、ＥＥＰＲＯＭは、所望のしきい値及び書き換え可能回数を得るために、トンネル絶縁膜に印加される電界強度と書き換え時間が適切に設定される。
【０００４】
【特許文献１】特開２００２−２２９８６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、ＥＥＰＲＯＭに記憶されるデータに求められる書き換え回数は、そのデータの内容によって大きく異なる場合がある。上記のフィルタ特性や増幅度の自動調整用データはＥＥＰＲＯＭを組み込んだ電子機器が電子機器工場から出荷された後には書き換えられることはなく、使用地域毎の対応用データ（具体的には、テレビにおける選局周波数データなど）も頻繁に書き換えられるものではない。一方、電源を切る前の状態の記憶用データ（具体的には、テレビにおける音量データやチャンネルデータなど）は頻繁に書き換えられるものである。
【０００６】
ところで、例えばＥＥＰＲＯＭ−ＩＣを半導体工場から電子機器工場に出荷するような場合に行われる良品選別テストは、ＥＥＰＲＯＭのメモリセル部の書き換えに費やす時間、すなわち消去・書き込みの時間が長いために、全体のテスト時間も非常に長くなり、ＥＥＰＲＯＭ−ＩＣのコストアップの一要因になっている。
【０００７】
本発明は、上記事由に鑑みてなしたもので、その目的とするところは、例えば半導体工場から出荷する場合に行われる良品選別テストにおけるテスト時間の短縮が可能になる不揮発性メモリ装置を提供することにある。
【課題を解決するための手段】
【０００８】
上記の課題を解決するために、請求項１に係る不揮発性メモリ装置は、半導体基板の表面にソース領域、ベース領域、ドレイン領域が形成され、その上部にゲート絶縁膜及びトンネル絶縁膜を介してフローティングゲートが形成され、その上部に層間絶縁膜を介してコントロールゲートが形成されてなるメモリセルを複数設けたメモリセル部を有する不揮発性メモリ装置において、前記メモリセル部は、少なくとも第１のメモリセルと第２のメモリセルと有し、第１のメモリセルにおけるドレイン領域に接するトンネル絶縁膜の面積が第２のメモリセルにおけるドレイン領域に接するトンネル絶縁膜の面積に比べ小さいことを特徴とする。
【０００９】
請求項２に係る不揮発性メモリ装置は、請求項１に記載の不揮発性メモリ装置において、第２のメモリセルの書き換え時間を、第１のメモリセルより長くしたことを特徴とする。
【発明の効果】
【００１０】
本発明の不揮発性メモリ装置は、ドレイン領域に接するトンネル絶縁膜の面積が小さい第１のメモリセルと、ドレイン領域に接するトンネル絶縁膜の面積が大きい第２のメモリセルとを少なくとも有するので、書き換え時間を異ならせることができ、従って書き換え時間の短い第１のメモリセルを書き換え時間の長い第２のメモリセルよりも先にテストを行うことにより、良品選別のテスト時間の短縮が可能になる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の最良の実施形態を図面を参照しながら説明する。図１は本発明の実施形態である不揮発性メモリ装置のメモリセルの平面図である。この不揮発性メモリ装置１は、同図（ａ）に示す第１のメモリセル２ａと同図（ｂ）示す第２のメモリセル２ｂを同一半導体基板１１に形成して設けたメモリセル部２を有してなる。第１のメモリセル２ａは、ドレイン領域１４に接するトンネル絶縁膜１６ａの面積が小さく、第２のメモリセル２ｂは、ドレイン領域１４に接するトンネル絶縁膜１６ｂの面積が大きくしてある。例えば、第１のメモリセル２ａにおけるドレイン領域１４に接するトンネル絶縁膜１６ａの面積は、第２のメモリセル２ｂにおけるドレイン領域１４に接するトンネル絶縁膜１６ｂの面積の４分の１にする。そして、第１のメモリセル２ａは、書き換えが頻繁でない上記の自動調整用データ及び使用地域毎の対応用データなどを記憶するのに適し、第２のメモリセル２ｂは、書き換えが頻繁である電源を切る前の状態の記憶用データなどを記憶するのに適している。
【００１２】
図２は第１及び第２のメモリセル２ａ、２ｂの断面図で、図１（ａ）及び（ｂ）におけるソース領域１２、ベース領域１３、ドレイン領域１４を縦断する中央線に沿って切断したものである。第１のメモリセル２ａと第２のメモリセル２ｂでは、トンネル絶縁膜１６の面積が異なるが、同一の図２で示すこととする。第１及び第２のメモリセル２ａ、２ｂは、Ｐ−型の半導体基板１１の表面にＮ＋型のソース領域１２、Ｐ−型のベース領域１３、Ｎ＋型のドレイン領域１４が形成され、その上部に例えば酸化膜であるゲート絶縁膜１５及び例えば酸化膜でありゲート絶縁膜１５よりも薄いトンネル絶縁膜１６を介してフローティングゲート１７が形成され、その上部に例えば酸化膜・窒化膜・酸化膜の３層膜（ＯＮＯ膜）である層間絶縁膜１８を介してコントロールゲート１９が形成されてなる。フローティングゲート１７とコントロールゲート１９はポリシリコン等から形成される。
【００１３】
第１及び第２のメモリセル２ａ、２ｂのデータの書き換えは、ドレイン領域１４に対してコントロールゲート１９に正の高電圧ＶＰＰを印加してフローティングゲート１７に電子を注入する、いわゆる消去を行った後、コントロールゲート１９に対してドレイン領域１４に正の高電圧ＶＰＰを印加してフローティングゲート１７の電子を放出する、いわゆる書き込みを行う。ここで、トンネル絶縁膜１６の両端にかかる電圧（ドレイン領域１４に対するフローティングゲート１７の電圧）ＶＦＤは、図３の等価回路に示すように、高電圧（ＶＰＰ）を、フローティングゲート（ＦＧ）１７とコントロールゲート（ＣＧ）１９との間の容量ＣＦＣ、フローティングゲート（ＦＧ）１７とソース領域（Ｓ）１２との間の容量ＣＦＳ、フローティングゲート（ＦＧ）１７とベース領域（Ｂ）１３との間の容量ＣＦＢ、フローティングゲート（ＦＧ）１７とドレイン領域（Ｄ）１４との間の容量ＣＦＤ、によって容量分割した電圧となる。
【００１４】
具体的には、消去時に、ソース領域１２、ベース領域１３、ドレイン領域１４を接地電位とし、コントロールゲート１９に正の高電圧ＶＰＰを印加すると、上記ＶＦＤは、
ＶＦＤ＝ＶＰＰ×ＣＦＣ／（ＣＦＣ＋ＣＦＳ＋ＣＦＢ＋ＣＦＤ）
となる。また、書き込み時に、ソース領域１２、ベース領域１３、コントロールゲート１９を接地電位とし、ドレイン領域１４に正の高電圧ＶＰＰを印加すると、上記ＶＦＤは、
ＶＦＤ＝−ＶＰＰ×（ＣＦＳ＋ＣＦＢ＋ＣＦＣ）／（ＣＦＣ＋ＣＦＳ＋ＣＦＢ＋ＣＦＤ）
となる。トンネル絶縁膜１６にかかる電界強度は上記ＶＦＤに比例するので、トンネル絶縁膜１６の面積が小さくなると、すなわちフローティングゲート１７とドレイン領域１４との間の容量ＣＦＤが小さくなると、消去時及び書き込み時において、トンネル絶縁膜１６にかかる電界強度は増大する。逆に、トンネル絶縁膜１６の面積が大きくなると、すなわちフローティングゲート１７とドレイン領域１４との間の容量ＣＦＤが大きくなると、消去時及び書き込み時において、トンネル絶縁膜１６にかかる電界強度は減少する。
【００１５】
図４は書き換え回数に対するしきい値（Ｖｔｈ）の変化を示している。曲線Ａは第１のメモリセル２ａの特性であり、曲線Ｂは第１のメモリセル２ａと同じ書き換え時間とした場合の第２のメモリセル２ｂの特性であり、曲線Ｃは第１のメモリセル２ａよりも長い書き換え時間とした場合の第２のメモリセル２ｂの特性である。しきい値が正のものは消去のみを行った（例えばデータ１を記憶させた）メモリセル２ａ又は２ｂであり、しきい値が負のものは消去の後に書き込みを行った（例えばデータ０を記憶させた）メモリセル２ａ又は２ｂである。同じ書き換え時間（例えば５ｍＳ）とすると、第２のメモリセル２ｂ（曲線Ｂ）の書き換え可能回数（例えば約８００万回）は第１のメモリセル２ａ（曲線Ａ）の書き換え可能回数（例えば約２００万回）よりも多くなるが、しきい値の絶対値は小さくなる。すなわち、第１のメモリセル２ａのしきい値（例えば約±４Ｖ）が確保すべきしきい値とすれば第２のメモリセル２ｂのしきい値は不十分なものとなる。よって、第２のメモリセル２ｂのしきい値を十分なものとするためには、書き換え時間を長く（例えば１０ｍＳに）して曲線Ｃの特性にする必要がある。
【００１６】
このように、第１のメモリセル２ａのトンネル絶縁膜１６（１６ａ）にかかる電界強度は高いので、書き換え可能回数は減少するが、書き換え時間を短くすることができる。一方、第２のメモリセル２ｂのトンネル絶縁膜１６（１６ｂ）にかかる電界強度は低いので、書き換え可能回数は増大するが、書き換え時間を長くする必要がある。
【００１７】
ところで、半導体工場から電子機器工場に出荷するような場合に行われる良品選別テストは、不揮発性メモリ装置の全てのメモリセルについて良否のテストを行い、１つのメモリセルでも不良であれば不揮発性メモリ装置は不良品とされる。そして、不揮発性メモリ装置は、例えば広範囲にわたってトンネル絶縁膜の膜質が悪かったり膜厚が薄かったりした場合、ほとんどのメモリセルが不良の場合がある。このような場合、本不揮発性メモリ装置１においては、第２のメモリセル２ｂが不良の場合はほとんど第１のメモリセル２ａも不良である。従って、不揮発性メモリ装置１の良品選別テストは、長いテスト時間を要する第２のメモリセル２ｂのテストを行う前に長いテスト時間を要さない、短いテスト時間の第１のメモリセル２ａのテストを行うことにより、不良品の選別が速くなりウェハ単位あるいはロット単位の良品選別テスト時間を短縮することが可能になり、ＥＥＰＲＯＭ−ＩＣのコストダウンにも寄与する。
【００１８】
また、出荷後においては、書き換え可能回数が少ないが書き換え時間が短い第１のメモリセル２ａにデータ量の多い使用地域毎の対応用データなどを記憶させることにより、それに要する時間を短縮することができる。一方、書き換え可能回数が多い第２のメモリセル２ｂに電源を切る前の状態の記憶用データなどを記憶させることにより、そのデータの信頼性を保ち、もって不揮発性メモリ装置１を備えた電子機器の信頼性を維持することができる。
【００１９】
なお、不揮発性メモリ装置１は、トンネル絶縁膜１６の面積が異なる２つの第１及び第２のメモリセル２ａ、２ｂを有しているが、それぞれのデータに求められる書き換え可能回数によって、更にトンネル絶縁膜１６の面積が異なる３以上のメモリセルを有するようにすることができるのは勿論である。
【００２０】
また、良品選別テスト用に、書き換え時間が非常に短い、すなわちトンネル絶縁膜１６の面積が非常に小さい第３のメモリセル２ｃを特別に設けることも可能である。この場合、上記の第１及び第２のメモリセル２ａ、２ｂのテストを行う前に第３のメモリセル２ｃのテストを行うことにより、ウェハ単位あるいはロット単位の良品選別テスト時間を更に短縮することが可能になる。
【図面の簡単な説明】
【００２１】
【図１】本発明の実施形態に係る不揮発性メモリ装置を示すもので、（ａ）及び（ｂ）は同一半導体基板に形成された第１及び第２のメモリセルの平面図。
【図２】同上のメモリセルの断面図。
【図３】同上のメモリセルの容量についての等価回路図。
【図４】同上のメモリセルの書き換え回数に対するしきい値（Ｖｔｈ）の特性図。
【符号の説明】
【００２２】
１    不揮発性メモリ装置
２    メモリセル部
２ａ  第１のメモリセル
２ｂ  第２のメモリセル
１１    半導体基板
１２    ソース領域
１３    ベース領域
１４    ドレイン領域
１５    ゲート絶縁膜
１６    トンネル絶縁膜
１６ａ  第１のメモリセルのトンネル絶縁膜
１６ｂ  第２のメモリセルのトンネル絶縁膜
１７    フローティングゲート
１８    層間絶縁膜
１９    コントロールゲート
【図１】
2005175326.tif 000003
【図２】
2005175326.tif 000004
【図３】
2005175326.tif 000005
【図４】
2005175326.tif 000006