(57)【要約】【課題】表示パネル内にレベル変換回路を搭載し、当該レベル変換回路自体の電源電圧を表示パネルの電源電圧とした場合、入力される駆動信号の振幅が変わると、その都度レベル変換回路自体を変更しなければならない。【解決手段】駆動ＩＣ１６の電源電圧ＶＣＣ２を電源ライン３１によって表示パネル１５内に入力する一方、レベル変換回路１４１〜１４４では駆動ＩＣ１６から与えられる電源電圧ＶＣＣ２に基づいて、垂直スタートパルスＶＳＴ、垂直クロックパルスＶＣＫ、水平スタートパルスＨＳＴおよび水平クロックパルスＨＣＫの論理レベル（Ｈレベル／Ｌレベル）の判定の基準となる判定基準電圧Ｖｒｅｆを生成するようにする。【選択図】図１
2005274642.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子を含む画素が基板上に行列状に２次元配置されてなる画素アレイ部と、
前記基板の外部から前記画素アレイ部の各画素を駆動するための駆動信号を前記基板内に入力する駆動手段と、
前記基板内に設けられ、前記駆動手段から入力される前記駆動信号を前記基板内の第１の電源電圧にレベル変換するレベル変換手段と、
前記基板内に設けられ、前記駆動手段から与えられる第２の電源電圧に基づいて、論理レベルを判定するための判定基準電圧を生成し、当該判定基準電圧を前記レベル変換手段に与える基準電圧生成手段と
を備えたことを特徴とする表示装置。
【請求項２】
前記基準電圧生成手段は、前記第２の電源電圧の電源ラインと基準電位ノードとの間に直列に接続されたトランジスタのオン抵抗比によって前記判定基準電圧を生成する
ことを特徴とする請求項１記載の表示装置。
【請求項３】
前記基準電圧生成手段は、前記判定基準電圧の出力ノードと前記レベル変換手段との間に接続されたインピーダンス変換回路を有する
ことを特徴とする請求項２記載の表示装置。
【請求項４】
前記基準電圧生成手段は、前記第２の電源電圧の電源ラインと基準電位ノードとの間に直列に接続された抵抗素子の抵抗比によって前記判定基準電圧を生成する
ことを特徴とする請求項１記載の表示装置。
【請求項５】
前記基準電圧生成手段は、前記判定基準電圧の出力ノードと前記基準電位ノードとの間に接続された補償容量を有する
ことを特徴とする請求項４記載の表示装置。
【請求項６】
前記レベル変換手段が前記基板内に複数設けられており、
前記基準電圧生成手段は、前記判定基準電圧を前記複数のレベル変換手段に共通に与える
ことを特徴とする請求項１記載の表示装置。
【請求項７】
電気光学素子を含む画素が基板上に行列状に２次元配置されてなる画素アレイ部と、
前記基板の外部から前記画素アレイ部の各画素を駆動するための駆動信号を前記基板内に入力する駆動手段と、
前記基板内に設けられ、前記駆動手段から入力される前記駆動信号を前記基板内の第１の電源電圧にレベル変換するレベル変換手段と
を備えた表示装置の駆動方法であって、
前記駆動手段から与えられる第２の電源電圧に基づいて、論理レベルを判定するための判定基準電圧を生成し、当該判定基準電圧を前記レベル変換手段に与える
ことを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および表示装置の駆動方法に関し、特に電気光学素子を含む画素が行列状に２次元配置されてなる表示装置および当該表示装置の駆動方法に関する。
【背景技術】
【０００２】
電気光学素子を含む画素が行列状に２次元配置されてなる表示装置、例えば画素の電気光学素子として液晶セルを用いた液晶表示装置において、画素が行列状に配置された表示パネルを外部から駆動する駆動ＩＣでは、近年、デザインルールの縮小に伴って電源電圧の低電圧化が進められている。具体的には、電源電圧が５［Ｖ］、３．３［Ｖ］、２．５［Ｖ］、さらに１．８［Ｖ］と低下し、低電圧駆動のＩＣが用いられることが多くなっている。これに対して、液晶表示装置では、液晶に±５［Ｖ］程度の電圧を印加してコントラストを得るため、外部の駆動ＩＣからの駆動信号を表示パネル内で使用する際には、表示パネル内の１０［Ｖ］以上の電源電圧まで昇圧するのが一般的である。
【０００３】
駆動信号を表示パネル内の電源電圧まで昇圧する方法の一つとして、外部の駆動ＩＣ内にレベル変換回路を搭載し、駆動ＩＣ側で表示パネル内の電源電圧まで昇圧した駆動信号を用いて表示パネルを駆動する方法がある。特に、外部の駆動ＩＣには、表示装置のコントラストを決める映像信号線を駆動するサンプルドライバＩＣがあり、このサンプルドライバＩＣ内にレベル変換回路を搭載することになる。このように、サンプルドライバＩＣ内で駆動信号を昇圧する方法を採った場合は、次のような問題がある。
【０００４】
１．サンプルドライバＩＣはごく微小な電圧差を用いて液晶のコントラストを得るため、同一ＩＣ内にレベル変換回路（昇圧回路）を搭載すると、当該レベル変換回路がノイズ源となり、微小な電圧制御が困難になる。
２．サンプルドライバＩＣはシリコン基板で作られるが、レベル変換回路で扱う電圧が大きいため昇圧する際に大きな貫通電流が流れる。
３．サンプルドライバＩＣから表示パネルに駆動信号を伝送する駆動信号線は映像信号線と共に配線されることになるが、駆動信号が既に昇圧されていることで当該駆動信号の容量カップリングによるノイズが直接映像信号線に乗りやすいため、駆動信号線と映像信号線との配線距離を遠ざけたり、シールド線を入れる必要が出てくる。
４．サンプルドライバＩＣ内にレベル変換回路を搭載すると、それだけ当該ＩＣの面積が増大し、コストが高くなる。
【０００５】
このような問題を解決するために、従来は、表示パネル内にレベル変換回路を搭載し、駆動ＩＣから与えられる低電圧振幅の駆動信号を、表示パネル内で用いる電源電圧の振幅の駆動信号に昇圧するようにしている（例えば、特許文献１，２参照）。このように、表示パネル内で駆動信号を昇圧することで、表示パネルの入力段までは外部の駆動ＩＣの出力レベルと同じ５［Ｖ］以下の電圧振幅であるため、ノイズの発生が少なく、消費電流も小さい。したがって、表示パネル内にレベル変換回路を搭載することで、サンプルドライバＩＣ内にレベル変換回路を搭載する場合の上記各問題点を解決できることになる。
【０００６】
【特許文献１】特開平１１−１４３４３５号公報
【特許文献１】特開平１１−２４２２０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、表示パネル内の回路はポリシリコンで形成されることが多いため、表示パネル内にレベル変換回路を搭載するに当たっては、電子の移動度が小さく、駆動能力の小さいトランジスタで回路を形成しなければならないと言う制約がある。また、表示パネル内にレベル変換回路を設ける場合、入力される駆動信号の論理レベル（Ｈレベル／Ｌレベル）の判定を行う必要がある。
【０００８】
この判定方法として、次の３つの方法が考えられる。
１．レベル変換回路自体に判定基準電圧を持たせる。
２．外部から判定基準電圧を入力する。
３．駆動信号を互いに逆相の２相の信号に変更し、当該２相の信号のクロスポイントで論理レベルを判定する。
【０００９】
しかしながら、上記方法１については、レベル変換回路自体の電源電圧が表示パネルの電源電圧であるため判定基準電圧を１種類しか設定できない。したがって、外部の駆動ＩＣで用いる電源電圧が変更になり、それに伴って当該駆動ＩＣから表示パネルに入力される駆動信号の振幅が変わると、その都度、レベル変換回路自体を変更しなければならないという課題がある。
【００１０】
上記方法２については、外部で判定基準電圧を生成する必要があるため、外部の駆動ボードでの素子数が増加し、またそれに伴ってコスト高となってしまうという課題がある。また、上記方法３については、１つの駆動信号当たり表示パネルの入力ピンが１本追加になるため、入力ピンの数が駆動信号の数だけ増加し、また互いに逆相の２相の信号を外部で生成する必要があるため、外部の駆動ボードでの素子数や配線面積などが増加するという課題がある。
【００１１】
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、表示パネル内にレベル変換回路を搭載し、当該レベル変換回路自体に判定基準電圧を持たせるに当たって、外部の駆動ＩＣの電源電圧から入力される駆動信号の振幅に対応した判定基準電圧を設定可能な表示装置および当該表示装置の駆動方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するために、本発明では、電気光学素子を含む画素が基板上に行列状に２次元配置されてなる画素アレイ部と、前記基板の外部から前記画素アレイ部の各画素を駆動するための駆動信号を前記基板内に入力する駆動手段と、前記基板内に設けられ、前記駆動手段から入力される前記駆動信号を前記基板内の第１の電源電圧にレベル変換するレベル変換手段とを備えた表示装置において、前記駆動手段から与えられる第２の電源電圧に基づいて、論理レベルを判定するための判定基準電圧を生成し、当該判定基準電圧を前記レベル変換手段に与えるようにする。
【００１３】
上記構成の表示装置において、駆動手段から基板内に入力される駆動信号の論理レベルをレベル変換手段で判定するための判定基準電圧を、前記基板内の第１の電源電圧ではなく、駆動手段から与えられる第２の電源電圧に基づいて生成することで、外部の駆動手段で用いる第２の電源電圧が変更になったとしても、当該駆動手段から入力される駆動信号の振幅に対応した判定基準電圧を設定することができる。
【発明の効果】
【００１４】
本発明によれば、外部の駆動手段から与えられる電源電圧に基づいて判定基準電圧を生成することで、当該判定基準電圧を駆動手段から入力される駆動信号の振幅に対応して設定できるため、外部の駆動手段の電源電圧が変更になり、それに伴って駆動信号の振幅が変わったとしても、判定基準電圧を生成する回路については何ら変更を行う必要がなく、また駆動手段の電源電圧によらず安定したレベル変換動作を行うことができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１６】
図１は、本発明の一実施形態に係る表示装置の構成の概略を示すブロック図である。ここでは、一例として、画素の電気光学素子として液晶セルを用いた点順次駆動方式のアクティブマトリクス型液晶表示装置を例に挙げて説明するものとする。図１から明らかなように、本実施形態に係るアクティブマトリクス型液晶表示装置は、画素アレイ部１１、垂直駆動回路１２、水平駆動回路１３およびレベル変換回路部１４が同一の基板（以下、表示パネルと記す）１５上に設けられ、画素アレイ部１１の各画素を表示駆動する駆動手段である駆動ＩＣ１６が表示パネル１５の外に配置された構成となっている。
【００１７】
画素アレイ部１１は、電気光学素子である液晶セルを含む画素２０が、透明絶縁基板、例えば第１のガラス基板（図示せず）上に行列状に２次元配置され、この画素２０のｍ行ｎ列の配列に対して行ごとに走査線１７−１〜１７−ｍが配線され、列ごとに信号線１８−１〜１８−ｎが配線された構成となっている。第１のガラス基板は、第２のガラス基板と所定の間隙を持って対向配置され、当該第２のガラス基板との間に液晶材料が封止されることによって上記表示パネル１５を構成している。
【００１８】
図２は、画素（画素回路）２０の回路構成の一例を示す回路図である。図２から明らかなように、画素２０は、画素トランジスタ、例えばＴＦＴ(Thin Film Transistor;薄膜トランジスタ)２１と、このＴＦＴ２１のドレイン電極に画素電極が接続された液晶セル２２と、ＴＦＴ２１のドレイン電極に一方の電極が接続された保持容量２３とを有する構成となっている。ここで、液晶セル２２は、画素電極とこれに対向して形成される対向電極との間で発生する液晶容量Ｃｌｃを意味する。
【００１９】
ＴＦＴ２１はゲート電極が走査線１７（１７−１〜１７−ｍ）に接続され、ソース電極が信号線１８（１８−１〜１８−ｎ）に接続されている。また、例えば、液晶セル２２の対向電極および保持容量２３の他方の電極がコモン線２４に対して各画素共通に接続されている。そして、液晶セル２２の対向電極には、コモン線２４を介してコモン電圧（対向電極電圧）Ｖｃｏｍが各画素共通に与えられる。
【００２０】
垂直駆動回路１２は、画素アレイ部１１の例えば左側に配置されている。なお、ここでは、画素アレイ部１１の左側に垂直駆動回路１２を配置する構成を例に挙げて示したが、画素アレイ部１１の右側に、あるいは画素アレイ部１１の左右両側に垂直駆動回路１２を配置する構成を採ることも可能である。垂直駆動回路１２は、シフトレジスタやバッファ回路等によって構成され、垂直スタートパルスＶＳＴが与えられることで、垂直クロックパルスＶＣＫ（一般的には、互いに逆相の垂直クロックパルスＶＣＫ，ＶＣＫＸ）に同期して垂直走査パルスφＶ１〜φＶｍを順に出力し、画素アレイ部１１の走査線１７−１〜１７−ｍに与えることによって画素２０を行単位で順次選択する。
【００２１】
水平駆動回路１３は、例えば、水平走査回路１３１および水平サンプリングスイッチ１３２−１〜１３２−ｎを有する構成となっている。水平走査回路１３１は、シフトレジスタによって構成され、水平スタートパルスＨＳＴに応答してシフト動作を開始し、当該水平スタートパルスＨＳＴを水平クロックパルスＨＣＫ（一般的には、互いに逆相の水平クロックパルスＨＣＫ，ＨＣＫＸ）に同期して順次シフトすることにより、各転送段の転送パルスを水平サンプリングパルスφＨ１〜φＨｎとして順に出力する。
【００２２】
水平サンプリングスイッチ１３２−１〜１３２−ｎは、各一端が映像信号線１９に共通に接続され、各他端が画素アレイ部１１の信号線１８−１〜１８−ｎの各一端にそれぞれ接続されている。これら水平サンプリングスイッチ１３２−１〜１３２−ｎは、水平走査回路１３１から順に出力される水平サンプリングパルスφＨ１〜φＨｎに応答してオン状態になることにより、表示パネル１５の外部から映像信号線１９を介して入力されるアナログ映像信号Ｖｓｉｇを順次サンプリングして信号線１８−１〜１８−ｎに供給する。
【００２３】
駆動ＩＣ１６は、表示パネル１５を表示駆動するための各種の駆動信号、例えば垂直駆動回路１２を駆動するための垂直スタートパルスＶＳＴおよび垂直クロックパルスＶＣＫ、並びに水平駆動回路１３を駆動するための水平スタートパルスＨＳＴおよび水平クロックパルスＨＣＫを表示パネル１５内に入力する。
【００２４】
ここで、表示パネル１５内では、液晶に±５［Ｖ］程度の電圧を印加してコントラストを得ることから、電源電圧ＶＣＣ１が１０［Ｖ］以上、例えば１５．５［Ｖ］あるいは１３．５［Ｖ］程度に設定されているのに対して、駆動ＩＣ１６では、近年、デザインルールの縮小に伴って電源電圧ＶＣＣ２の低電圧化が進められており、例えば５［Ｖ］、３．３［Ｖ］、２．５［Ｖ］、あるいは１．８［Ｖ］に設定される。したがって、ＶＣＣ２＝５［Ｖ］の場合を例に採ると、駆動ＩＣ１６から表示パネル１５内に入力される垂直スタートパルスＶＳＴ、垂直クロックパルスＶＣＫ、水平スタートパルスＨＳＴおよび水平クロックパルスＨＣＫの電圧振幅が０−５［Ｖ］程度である。
【００２５】
このことから、表示パネル１５内に入力された垂直スタートパルスＶＳＴ、垂直クロックパルスＶＣＫ、水平スタートパルスＨＳＴおよび水平クロックパルスＨＣＫの電圧振幅を、駆動ＩＣ１６の電源電圧ＶＣＣ２に応じた電圧振幅から表示パネル１５内の電源電圧ＶＣＣ１に応じた電圧振幅にレベル変換する必要がある。これらレベル変換は、レベル変換回路部１４の例えば４つのレベル変換回路１４１〜１４４において実行される。
【００２６】
本発明では、これらレベル変換回路１４１〜１４４の構成を特徴としている。具体的には、駆動ＩＣ１６の電源電圧ＶＣＣ２を電源ライン３１によって表示パネル１５内に入力する一方、レベル変換回路１４１〜１４４では駆動ＩＣ１６から与えられる電源電圧ＶＣＣ２に基づいて、垂直スタートパルスＶＳＴ、垂直クロックパルスＶＣＫ、水平スタートパルスＨＳＴおよび水平クロックパルスＨＣＫの論理レベル（Ｈレベル／Ｌレベル）の判定の基準となる判定基準電圧Ｖｒｅｆを生成することを特徴としている。
【００２７】
このように、外部の駆動ＩＣ１６から表示パネル１５内に入力される駆動信号、本例では垂直スタートパルスＶＳＴ、垂直クロックパルスＶＣＫ、水平スタートパルスＨＳＴおよび水平クロックパルスＨＣＫの論理レベルを判定するための判定基準電圧Ｖｒｅｆを、表示パネル１５内の電源電圧ＶＣＣ１ではなく、駆動ＩＣ１６の電源電圧ＶＣＣ２に基づいて生成することで、当該判定基準電圧Ｖｒｅｆを駆動ＩＣ１６から入力される駆動信号の振幅に対応して設定できる。これにより、駆動ＩＣ１６の電源電圧ＶＣＣ２が変更になり、それに伴って駆動信号の振幅が変わったとしても、判定基準電圧Ｖｒｅｆを生成する回路については何ら変更を行う必要がなく、またレベル変換回路１４１〜１４４では駆動ＩＣ１６の電源電圧ＶＣＣ２によらず安定したレベル変換動作を行うことができる。
【００２８】
また、外部の駆動ボード（図示せず）上または駆動ＩＣ１６上にレベル変換回路を設けなくて済むことから、駆動ボード（図示せず）上または駆動ＩＣ１６上で高い電圧にレベル変換する際のノイズの発生をなくし、また高い振幅の駆動信号と映像信号Ｖｓｉｇとが並行して表示パネル１５に入力されることによって生じるカップリングノイズを低減することができる。これにより、ノイズによって生じる映像信号線１９の電位変動による画質の悪化を防ぐことができるとともに、液晶表示装置の動作マージンを広げることが可能になる。
【００２９】
以下に、レベル変換回路１４１〜１４４の具体的な実施例について説明する。なお、レベル変換回路１４１〜１４４は基本的に同じ回路構成を採ることから、以下では、そのうちの一つ、例えば垂直スタートパルスＶＳＴについてレベル変換を行うレベル変換回路１４１を例に挙げて説明するものとする。
【００３０】
［第１実施例］
図３は、本発明の第１実施例に係るレベル変換回路１４１Ａの構成例を示す回路図である。図３において、駆動ＩＣ１６で使用される電源電圧ＶＣＣ２は、電源ライン３１により表示パネル１５内に入力され、レベル変換回路１４１Ａに与えられる。駆動ＩＣ１６はその出力段に、電源電圧ＶＣＣ２で動作するバッファ１６１を有している。これにより、駆動ＩＣ１６からは電源電圧ＶＣＣ２に応じた電圧振幅の垂直スタートパルスｖｓｔが出力され、表示パネル１５内のレベル変換回路１４１Ａに入力される。
【００３１】
レベル変換回路１４１Ａは、判定回路部（レベル変換部）４１、基準電圧生成回路部４２およびインバータ４３を有する構成となっている。インバータ４３に代えて、バッファを用いることも可能である。
【００３２】
判定回路部４１は、ソースが電源電圧ＶＣＣ１の電源ライン３２に接続されたＰｃｈトランジスタＱｐ１１，Ｑｐ１２と、これらトランジスタＱｐ１１，Ｑｐ１２とドレイン同士がそれぞれ接続され、ソースが互いに共通に接続されたＮｃｈトランジスタＱｎ１１，Ｑｎ１２と、これらトランジスタＱｎ１１，Ｑｎ１２のソース共通接続ノードと基準電位ノードである例えば接地電位（ＧＮＤ）ノードとの間に接続され、ゲートにバイアス電圧Ｖｂｉａｓが印加されたＮｃｈトランジスタＱｎ１３とを有し、トランジスタＱｐ１１のゲートがトランジスタＱｐ１２，Ｑｎ１２のドレイン共通接続ノードに接続され、トランジスタＱｐ１２のゲートがトランジスタＱｐ１１，Ｑｎ１１のドレイン共通接続ノードに接続されたラッチ型のアンプ構成となっている。
【００３３】
基準電圧生成回路部４２は、電源電圧ＶＣＣ２の電源ライン３１と接地電位ノードとの間に直列に接続され、ゲートに電源電圧ＶＣＣ１が印加されたＮｃｈトランジスタＱｎ２１，Ｑｎ２２を有し、これらトランジスタＱｎ２１，Ｑｎ２２のオン抵抗比による分割により電源電圧ＶＣＣ２に応じた判定基準電圧Ｖｒｅｆ１を生成する。ここでは、ＮｃｈトランジスタＱｎ２１，Ｑｎ２２のオン抵抗比によって判定基準電圧Ｖｒｅｆ１を生成するとしたが、ＮｃｈトランジスタＱｎ２１，Ｑｎ２２に代えてＰｃｈトランジスタを用い、これらＰｃｈトランジスタのオン抵抗比によって判定基準電圧Ｖｒｅｆ１を生成することも可能である。
【００３４】
基準電圧生成回路部４２はさらに、判定基準電圧Ｖｒｅｆ１の出力ノードＮＡと判定回路部４１の間に接続されたインピーダンス変換回路４２１を有している。このインピーダンス変換回路４２１は、非反転（＋）入力端子が出力ノードＮＡに接続され、反転（−）入力端子が出力端子と共通に接続されるとともに、判定回路部４１におけるＰｃｈトランジスタＱｐ１２のゲートに接続されたオペアンプＯＰによって構成されている。これにより、基準電圧生成部４２で生成された判定基準電圧Ｖｒｅｆ１は、インピーダンス変換回路４２１でインピーダンス変換されて判定基準電圧Ｖｒｅｆ２となり、判定回路部４１にその基準入力として与えられる。
【００３５】
判定回路部４１は、電源電圧ＶＣＣ２に応じた電圧振幅の垂直スタートパルスｖｓｔを比較入力、即ちＰｃｈトランジスタＱｎ１１のゲート入力とし、電源電圧ＶＣＣ２に応じた判定基準電圧Ｖｒｅｆ２を基準入力、即ちＰｃｈトランジスタＱｎ１２のゲート入力とすることで、判定基準電圧Ｖｒｅｆ２を基に垂直スタートパルスｖｓｔの論理レベルを判定する。そして、垂直スタートパルスｖｓｔの論理レベルが判定基準電圧Ｖｒｅｆ２以上のＨレベルのときに接地電位ＧＮＤをＬレベルとし、判定基準電圧Ｖｒｅｆ２よりも低いＬレベルのときに電源電圧ＶＣＣ１をＨレベルとする判定パルスを出力する。この判定パルスは、インバータ４３で反転されることで、振幅電圧がＧＮＤ（０［Ｖ］）−ＶＣＣ１の垂直スタートパルスＶＳＴとなる。
【００３６】
上述したように、第１実施例に係るレベル変換回路１４１Ａでは、電源電圧ＶＣＣ２の電源ライン３１と接地電位ノードとの間に直列に接続されたトランジスタＱｎ２１，Ｑｎ２２のオン抵抗比によって判定基準電圧Ｖｒｆｅ１を生成する構成を採っていることで、これらトランジスタＱｎ２１，Ｑｎ２２を他の回路部分と同一のプロセスで作成することができるため、低コストにて精度の良い回路を構成できる。また、判定基準電圧Ｖｒｅｆ１の出力ノードＮＡと判定回路部４１との間にインピーダンス変換回路４２１を接続し、判定基準電圧Ｖｒｅｆ１をインピーダンス変換して判定回路部４１に与える構成を採っていることで、判定回路部４１からのゲートカップリングノイズ等に対してオペアンプＯＰで補償できるため、ノイズに強いレベル変換回路１４１Ａを構成できる。
【００３７】
［第２実施例］
図４は、本発明の第２実施例に係るレベル変換回路１４１Ｂの構成例を示す回路図であり、図中、図３と同等部分には同一符号を付して示している。図４において、駆動ＩＣ１６で使用される電源電圧ＶＣＣ２が、電源ライン３１によって表示パネル１５内に入力され、レベル変換回路１４１Ｂに与えられる点、および駆動ＩＣ１６がその出力段に電源電圧ＶＣＣ２で動作するバッファ１６１を有している点については、第１実施例の場合と同じである。
【００３８】
レベル変換回路１４１Ｂは、判定回路部（レベル変換部）５１、基準電圧生成回路部５２およびインバータ５３を有する構成となっている。インバータ５３に代えて、バッファを用いることも可能である。
【００３９】
判定回路部５１は、ソースが電源電圧ＶＣＣ１の電源ライン３２に接続され、ゲートとドレインが共通に接続されたＰｃｈトランジスタＱｐ２１と、ソースが電源ライン３２に接続され、ゲートがトランジスタＱｐ２１のゲート・ドレインに接続されたＰｃｈトランジスタＱｐ２２と、これらトランジスタＱｐ２１，Ｑｐ２２とドレイン同士がそれぞれ接続され、ソースが互いに共通に接続されたＮｃｈトランジスタＱｎ２１，Ｑｎ２２と、これらトランジスタＱｎ２１，Ｑｎ２２のソース共通接続ノードと基準電位ノードである例えば接地電位（ＧＮＤ）ノードとの間に接続され、ゲートにバイアス電圧Ｖｂｉａｓが印加されたＮｃｈトランジスタＱｎ２３とを有するミラーアンプ構成となっている。
【００４０】
基準電圧生成回路部５２は、電源電圧ＶＣＣ２の電源ライン３１と接地電位ノードとの間に直列に接続された抵抗素子Ｒ２１，Ｒ２２を有し、これら抵抗素子Ｒ２１，Ｒ２２の抵抗比による分割により電源電圧ＶＣＣ２に応じた判定基準電圧Ｖｒｅｆを生成する。基準電圧生成回路部５２はさらに、判定基準電圧Ｖｒｅｆの出力ノードＮＢと接地電位ノードの間に接続された補償容量Ｃを有している。
【００４１】
判定回路部５１は、電源電圧ＶＣＣ２に応じた電圧振幅の垂直スタートパルスｖｓｔを比較入力、即ちＰｃｈトランジスタＱｎ２１のゲート入力とし、電源電圧ＶＣＣ２に応じた判定基準電圧Ｖｒｅｆを基準入力、即ちＰｃｈトランジスタＱｎ２２のゲート入力とすることで、判定基準電圧Ｖｒｅｆを基に垂直スタートパルスｖｓｔの論理レベルを判定する。そして、垂直スタートパルスｖｓｔの論理レベルが判定基準電圧Ｖｒｅｆ以上のＨレベルのときに接地電位ＧＮＤをＬレベルとし、判定基準電圧Ｖｒｅｆよりも低いＬレベルのときに電源電圧ＶＣＣ１をＨレベルとする判定パルスを出力する。この判定パルスは、インバータ５３で反転されることで、振幅電圧がＧＮＤ（０［Ｖ］）−ＶＣＣ１の垂直スタートパルスＶＳＴとなる。
【００４２】
上述したように、第２実施例に係るレベル変換回路１４１Ｂでは、電源電圧ＶＣＣ２の電源ライン３１と接地電位ノードとの間に直列に接続された抵抗素子Ｒ２１，Ｒ２２の抵抗比によって判定基準電圧Ｖｒｆｅを生成する構成を採っていることで、簡単な回路構成で判定基準電圧Ｖｒｆｅを生成することができる。また、判定基準電圧Ｖｒｅｆの出力ノードＮＢと接地電位ノードの間に補償容量Ｃを接続した構成を採っていることで、判定回路部５１からのゲートカップリングノイズ等に対して補償容量Ｃで補償できるため、ノイズに強いレベル変換回路１４１Ｂを構成できる。
【００４３】
なお、上記各実施例では、垂直スタートパルスＶＳＴを扱うレベル変換回路１４１の場合を例に挙げて説明したが、他の駆動信号を扱うレベル変換回路１４２〜１４４についてもレベル変換回路１４１と全く同様のことが言える。また、レベル変換回路の数は４個に限られるものではなく、駆動信号についても、垂直スタートパルスＶＳＴ、垂直クロックパルスＶＣＫ、水平スタートパルスＨＳＴおよび水平クロックパルスＨＣＫに限られるものではない。
【００４４】
一例として、垂直スタートパルスＶＳＴ、垂直クロックパルスＶＣＫ、水平スタートパルスＨＳＴおよび水平クロックパルスＨＣＫを生成するタイミングジェネレータを表示パネル１５内に搭載した構成を採る液晶表示装置の場合には、当該タイミングジェネレータに対してパネル外部から駆動信号としてマスタークロックＭＣＫ、水平同期信号Ｈｓｙｎｃおよび垂直同期信号Ｖｓｙｎｃを入力し、これら駆動信号のレベル変換を行うことになることから、このレベル変換に対して本発明を適用するようにすれば良い。
【００４５】
（応用例）
図５は、本発明の応用例に係るレベル変換回路部１４′の構成の一例を示すブロック図である。ここでは、図１に対応してレベル変換回路部１４′が例えば４つのレベル変換回路１４１〜１４４を有する場合を例に挙げて説明するものとする。
【００４６】
本応用例に係るレベル変換回路部１４′では、外部の駆動ＩＣ１６の電源電圧ＶＣＣ２に基づいて判定基準電圧Ｖｒｅｆを生成する基準電圧生成回路１４５（図３の基準電圧生成回路部４２、図４の基準電圧生成回路部５２に相当）を、４つのレベル変換回路１４１〜１４４に対して共通に設けた構成を採っている。すなわち、基準電圧生成回路１４５で生成された判定基準電圧Ｖｒｅｆが４つのレベル変換回路１４１〜１４４に対して共通に与えられる構成となっている。
【００４７】
ここでは、基準電圧生成回路１４５として、図４の基準電圧生成回路部５２を用いた場合を例に挙げて示している。この場合、補償容量Ｃについても、４つのレベル変換回路１４１〜１４４に対して共通に設けることができる。すなわち、基準電圧生成回路１４５の出力ノードと基準電位ノードの間に補償容量Ｃを接続するだけで良い。なお、基準電圧生成回路１４５として、図３の基準電圧生成回路部４２を用いる場合には、基準電圧生成回路１４５の出力ノードとレベル変換回路１４１〜１４４の間にインピーダンス変換回路４２１（図３を参照）を１つ共通に接続するようにすれば良い。
【００４８】
このように、判定基準電圧Ｖｒｅｆを生成する基準電圧生成回路１４５を、４つのレベル変換回路１４１〜１４４に対して共通に設けた構成を採ることで、当該基準電圧生成回路１４５を４つのレベル変換回路１４１〜１４４の各々に設ける場合に比べて回路構成を大幅に簡略化できるとともに、信号ラインに比べて太くなりがちな電源ライン３１の配線を４つのレベル変換回路１４１〜１４４相互間で引き回す必要がなくなるため、表示パネル１５上における回路部分を形成する領域（いわゆる額縁）の面積の縮小化を図ることができる。
【００４９】
なお、上記実施形態では、画素の電気光学素子として液晶セルを用いた液晶表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、画素の電気光学素子として有機ＥＬ(electro luminescence) 素子を用いた有機ＥＬ表示装置など、電気光学素子を含む画素が行列状に２次元配置された表示パネル上にレベル変換回路を搭載してなる表示装置全般に適用可能である。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置の構成の概略を示すブロック図である。
【図２】画素（画素回路）の回路構成の一例を示す回路図である。
【図３】本発明の第１実施例に係るレベル変換回路の構成例を示す回路図である。
【図４】本発明の第２実施例に係るレベル変換回路の構成例を示す回路図である。
【図５】本発明の応用例に係るレベル変換回路部の構成の一例を示すブロック図である。
【符号の説明】
【００５１】
１１…画素アレイ部、１２…垂直駆動回路、１３…水平駆動回路、１４，１４′…レベル変換回路部、１５…表示パネル、１６…駆動ＩＣ、２０…画素（画素回路）、２１…ＴＦＴ（画素トランジスタ）、２２…液晶セル（液晶容量）、２３…保持容量、３１…ＶＣＣ２の電源ライン、３２…ＶＣＣ１の電源ライン、４１，５１…判定回路部（レベル変換部）、４２，５２…基準電圧生成回路部、４３，５３…インバータ、１４１〜１４４、１４１Ａ，１４２Ｂ…レベル変換回路
【図１】
2005274642.tif 000003
【図２】
2005274642.tif 000004
【図３】
2005274642.tif 000005
【図４】
2005274642.tif 000006
【図５】
2005274642.tif 000007