(57)【要約】      （修正有）【課題】電源投入直後の画像の乱れを防止して表示を安定化させるアクティブマトリクス型光変調装置（液晶表示装置等）を提供する。【解決手段】第１スイッチングトランジスタＴｒ１と画素電極１４とよりなる画素Ｐｘをマトリクス状に配置したアクティブマトリクス型光変調装置において、各画素毎に第２スイッチングトランジスタＴｒ２を配置し、このソースＳ２はトランジスタＴｒ１のソースＳ１に、ドレインＤ２は第３電圧（Ｖ３）にそれぞれ接続し、ゲートＧ２は、コンデンサＣＣを介して第１電圧（電源：Ｖ１）と、抵抗Ｒを介して第２電圧（Ｖ２）とにそれぞれ接続し、トランジスタＴｒ２の閾値をＶｔｈとし、このトランジスタがｎチャンネルの場合には、Ｖ１＞Ｖ３＞Ｖ２且つ、Ｖ３＞Ｖｔｈ＞Ｖ２とし、電源をオンした時にトランジスタＴｒ２を所定の時間だけオンして画素電極に第１電圧を所定の時間だけ印加するように構成する。【選択図】図１
2005140937.tif 000002
【特許請求の範囲】
【請求項１】
第１スイッチングトランジスタと画素電極を有する画素がマトリクス状に形成された第１基板と、共通電極が形成された第２基板と、前記画素に前記共通電極を対向配置させた前記第１基板と前記第２基板の間に挟まれた光学変調を行う光変調材料と、からなり、前記スイッチングトランジスタは、第１ゲートが走査線に、第１ドレインが信号線に、第１ソースが前記画素電極に接続されて画像表示を行なうアクティブマトリクス型光変調装置において、
各画素は、第２ゲートがコンデンサを介して第１直流電源及び一方が前記コンデンサと並列接続された抵抗を介して第２直流電源に、第２ドレインが第３直流電源に、第２ソースが前記第１スイッチングトランジスタの第１ソース及び前記画素電極に共通に接続された第２スイッチングトランジスタを有し、
前記第２スイッチングトランジスタの閾値をＶｔｈ、前記第１、２、３直流電源から出力される第１、第２、第３電圧をそれぞれＶ１、Ｖ２、Ｖ３とするとき、前記第２スイッチングトランジスタがｎチャンネルの電界効果トランジスタの場合には、Ｖ１＞Ｖ３＞Ｖ２且つ、Ｖ３＞Ｖｔｈ＞Ｖ２であり、前記第２スイッチングトランジスタがｐチャンネルの電界効果トランジスタの場合には、Ｖ１＜Ｖ３＜Ｖ２且つ、Ｖ３＜Ｖｔｈ＜Ｖ２であり、
前記第１直流電源から出力される前記第１電圧Ｖ１を前記第２ゲートに印加して、前記第２スイッチングトランジスタをオンさせ、前記コンデンサと前記抵抗とで決まる時定数時間だけ、前記第２直流電源から出力される前記第２電圧を前記光変調材料に印加して、前記画像表示開始時の画像乱れを安定させることを特徴とするアクティブマトリクス型光変調装置。
【請求項２】
前記第１及び第２スイッチングトランジスタのソースは、共通の拡散領域に形成されていることを特徴とする請求項１記載のアクティブマトリクス型光変調装置。
【請求項３】
前記第２スイッチングトランジスタのドレインの形成する領域には、各画素毎に形成される保持容量の一方の電極が形成されていることを特徴とする請求項１又は２記載のアクティブマトリクス型光変調装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界により光学変調される液晶等の光変調材料を用いたアクティブマトリクス型光変調装置にかかるものであり、特に、電源投入直後に発生する、画像上の乱れや異常、それに伴う装置自体の劣化や破損を防止し、良好で安定な表示品質を得ることができるアクティブマトリクス型光変調装置に関する。
【背景技術】
【０００２】
一般に、入射光に対して画像信号等に基づいて光学変調を行う材料として液晶等の光変調材料が知られており、これを用いた液晶表示装置等の光変調装置がすでに開発され、販売されている。ここで一般的なアクティブマトリクス型光変調装置について説明する。図６は従来のアクティブマトリクス型光変調装置（表示装置）を示す一部破断斜視図、図７は図６に示す光変調装置の回路構成部である。
図示するように、このアクティブマトリクス型光変調装置２は、例えばシリコン等よりなる第１基板４と、例えば透明なガラス基板等よりなる第２基板６と間に、光変調材料として例えば液晶８を封入して構成されており、上記第２基板６側より入る入射光Ｌ１に対して光学変調を行うようになっている。
【０００３】
具体的には、上記第１基板４上に、水平アドレス回路１０と、垂直アドレス回路１２と、縦横にマトリクス状に配置された複数個の画素Ｐｘとがそれぞれ形成されている。上記各画素Ｐｘは、略矩形状の画素電極ＰＥと、この画素電極ＰＥに対して画像信号を供給して書き込むためにオンオフされる第１スイッチングトランジスタＴｒ１とにより形成されている。更に各画素Ｐｘは、当該画素電極Ｐｘに書き込まれた電位が減衰しないように保持する保持容量（保持コンデンサ）１６を有している。
【０００４】
そして、上記水平アドレス回路１０からは画像信号を送出する信号線Ｙ１、Ｙ２、Ｙ３…が延び、他方、上記垂直アドレス回路１２からは走査線Ｘ１、Ｘ２…が延び、各信号線Ｙ１、Ｙ２、Ｙ３…と走査線Ｘ１、Ｘ２…とが交差する部分が上記画素Ｐｘとなっている。尚、走査線、或いは信号線をそれぞれ総称する時は”Ｘ”或いは”Ｙ”と記す。
上記各第１スイッチングトランジスタＴｒ１のドレインＤ１は、図７中で上下方向（列方向）に走る信号線Ｙ１、Ｙ２、Ｙ３…にそれぞれ列毎に共通に接続され、また、ゲートＧ１は、図７中で水平方向（行方向）に走る走査線Ｘ１、Ｘ２…にそれぞれ行毎に共通に接続されており、各第１スイッチングトランジスタＴｒ１は行毎に選択的に駆動（オンオフ）される。また各第１スイッチングトランジスタＴｒ１のソースＳ１は、当該画素Ｐｘの画素電極ＰＥに接続されている。
【０００５】
ここで選択された第１スイッチングトランジスタＴｒ１がオンになると、その時に信号線Ｙに供給される画像信号が第１スイッチングトランジスタＴｒ１を介して当該画素Ｐｘに書き込まれる。そして、上記保持容量１６の一方の電極、すなわち保持容量第１個別電極１８は画素Ｐｘ毎に第１スイッチングトランジスタＴｒ１のソースＳ１に接続され、他方の電極、すなわち保持容量第２個別電極１９は共通ラインＣＯＭにより共通に接続されている。この共通ラインＣＯＭは外部接続線２０を介して所定の電圧になるように外部より制御される。
【０００６】
一方、上記第２基板６の表面には、上記全画素Ｐｘを覆うように透明な共通電極２２が共通に設けられており、この共通電極２２と画素電極ＰＥとの間に液晶８が封入されている。この共通電極２２も外部接続線２４を介して所定の電圧になるように外部より制御される。
そして、各画素電極ＰＥに書き込まれた電圧と、共通電極２２との電位差に応じた電界が液晶８に印加され、それに応じて入射光Ｌ１の光学特性が変調される。各画素Ｐｘ毎に異なる電圧を書き込むことにより、所望の表示が行われ、書き込まれた電圧は次回（次フィールド）に書き換えられるまで保持容量１６により保持される。
【０００７】
この種のアクティブマトリクス型光変調装置２の電源をオンした後、水平及び垂直アドレス回路１０、１２を駆動するパルスが、回路を一巡するまでは、水平及び垂直アドレス回路１０、１２の出力電圧は不定である。すなわち、グランド電位から電源電位までの間のどの電位をとるかは、電源をオンする都度に異なったり、またはマトリクス内の場所によって異なったりする。その結果、各画素Ｐｘに関しては、パルスが一巡するまでの間、信号線Ｙの電圧および走査線Ｘの電圧が不定であり、非常に不安定な状態となる。
この結果、画素電極ＰＥの電圧が、その都度、または場所によってまちまちである状態が、画像となって表示されてしまう。従って、画像としては、電源がオンしてからパルスが一巡するまでの短い時間とはいえ、不均一で乱れた状態となり、非常に見苦しいものとなる。
【０００８】
さらに、この間、画素Ｐｘ毎に異なる直流電圧が液晶８に印加される状態となり、液晶８に有害な直流ストレスが印加された状態となる。ここで直流ストレスとは、特に液晶の場合、この液晶材料に直流（ＤＣ）電界を印加し続けると、焼き付き等の動作上の問題につながるので、通常は液晶に電圧を印加するときには、交互に反転する電界、すなわち交流電界により駆動して時間平均的には印加電界はゼロになるようにしているが、非駆動時に直流電界が印加されたり、交流駆動時にその中心電圧がずれたりして平均的にゼロでない電界が液晶に印加されると上述のように液晶が劣化する現象をいう。そして電源をオンする度にこの直流ストレスが印加されると液晶８が劣化し、焼き付き等が発生し、表示品質上において信頼性の低下が生ずる。さらにこの現象が繰り返され、液晶８の劣化が進行すると、遂には表示機能が著しく劣化してしまう可能性もある。
【０００９】
そこで、上記した欠点を解決するために、従来から以下に示すような各種の対策が講じられてきた。例えば、特許文献１においては、電源投入によって乱れた液晶層に、大きい電圧を印加する転移期間を設けることで、乱れた液晶状態を短時間で回復するようにしている。
また、特許文献２においては、走査線の駆動回路出力と外部制御回路出力とを、選択して走査線に印加するためのインバータ回路を設け、電源投入後の一定の時間、外部から強制的にハイレベル信号を印加するようにしている。また、特許文献３、特許文献４、特許文献５、特許文献６、特許文献７、特許文献８は、別の方法により、同様の効果を得ている。
また、特許文献９、特許文献１０、特許文献１１においては、電力供給時期に対して所定時間経過後に照明手段への電力供給を許可する制御手段を設けることにより、電源投入直後の不安定な状態を見せ難く、或いは視認できないようにしている。
【００１０】
【特許文献１】特開２００３−１２１８８１号公報
【特許文献２】特開２００１−２４９６４６号公報
【特許文献３】特開平１１−１７５０１８号公報
【特許文献４】特開平１１−１６１２３３号公報
【特許文献５】特開平１０−３１９９１６号公報
【特許文献６】特開平１０−０１１０３３号公報
【特許文献７】特開平６−０３８１２０号公報
【特許文献８】特開平６−０２７９０２号公報
【特許文献９】特開２０００−１９３４９８号公報
【特許文献１０】特開２０００−１７１７７２号公報
【特許文献１１】特開平０７−００５４２７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記特許文献１に開示された技術では、短時間であっても表示の乱れた状態が発生するので、表示上は非常に見苦しいものであり、また、電源をオンする毎に液晶に直流ストレスが印加されるので、液晶の劣化という信頼性上の問題は避けられない。
また、上記特許文献２〜８に開示された技術では、新たに外部制御回路が必要である上に、予め外部制御回路に電源を投入しておいて、その後、表示装置本体の電源を立ち上げるようなタイミング制御が必要であり、システム全体として構成が複雑化するのみならず、高コスト化は避けられない。
【００１２】
更には、上記特許文献９〜１１に開示された技術では、上記したような制御を行うために、新たな制御構成を追加する必要があり、高コスト化が避けられないのみならず、液晶材料への直流ストレスも発生するので、この品質の劣化は避けられない。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、電源投入直後の一定時間のみ画素電極に所定の電圧の直流電圧を印加することにより、電源投入直後に不安定になっていた画像の乱れを防止して表示を安定化させることが可能なアクティブマトリクス型光変調装置を提供することにある。
【課題を解決するための手段】
【００１３】
請求項１に係る発明は、第１スイッチングトランジスタと画素電極を有する画素がマトリクス状に形成された第１基板と、共通電極が形成された第２基板と、前記画素に前記共通電極を対向配置させた前記第１基板と前記第２基板の間に挟まれた光学変調を行う光変調材料と、からなり、前記スイッチングトランジスタは、第１ゲートが走査線に、第１ドレインが信号線に、第１ソースが前記画素電極に接続されて画像表示を行なうアクティブマトリクス型光変調装置において、各画素は、第２ゲートがコンデンサを介して第１直流電源及び一方が前記コンデンサと並列接続された抵抗を介して第２直流電源に、第２ドレインが第３直流電源に、第２ソースが前記第１スイッチングトランジスタの第１ソース及び前記画素電極に共通に接続された第２スイッチングトランジスタを有し、前記第２スイッチングトランジスタの閾値をＶｔｈ、前記第１、２、３直流電源から出力される第１、第２、第３電圧をそれぞれＶ１、Ｖ２、Ｖ３とするとき、前記第２スイッチングトランジスタがｎチャンネルの電界効果トランジスタの場合には、Ｖ１＞Ｖ３＞Ｖ２且つ、Ｖ３＞Ｖｔｈ＞Ｖ２であり、前記第２スイッチングトランジスタがｐチャンネルの電界効果トランジスタの場合には、Ｖ１＜Ｖ３＜Ｖ２且つ、Ｖ３＜Ｖｔｈ＜Ｖ２であり、前記第１直流電源から出力される前記第１電圧Ｖ１を前記第２ゲートに印加して、前記第２スイッチングトランジスタをオンさせ、前記コンデンサと前記抵抗とで決まる時定数時間だけ、前記第２直流電源から出力される前記第２電圧を前記光変調材料に印加して、前記画像表示開始時の画像乱れを安定させることを特徴とするアクティブマトリクス型光変調装置である。
【００１４】
この場合、例えば請求項２に規定するように、前記第１及び第２スイッチングトランジスタのソースは、共通の拡散領域に形成されている。
また例えば請求項３に規定するように、前記第２スイッチングトランジスタのドレインの形成する領域には、各画素毎に形成される保持容量の一方の電極が形成されている。
【発明の効果】
【００１５】
本発明のアクティブマトリクス型光変調装置によれば、次のような優れた作用効果を発揮することができる。
各画素毎に、電源の投入直後の一定時間だけオンする第２スイッチングトランジスタを設けることにより、電源投入直後の一定時間のみ画素電極に所定の電圧の直流電圧を印加するようにしたので、電源投入直後に画像の乱れが発生することを防止して、表示を安定化させることができる。
しかも別途、新たな複雑な制御回路等を必要とせず、簡単に且つ安価な構成で提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明に係るアクティブマトリクス型光変調装置の一実施例を添付図面に基づいて詳述する。
図１は本発明のアクティブマトリクス型光変調装置の一例を示す回路構成図、図２は１つの画素に対する回路構成を示す図、図３は第２スイッチングトランジスタがｎチャンネルの時の電源オン後の図２中の各部の電位の推移を示す図である。尚、図６及び図７に示す構成部分と同一部分については同一符号を付して、その説明を省略する。
本発明のアクティブマトリクス型光変調装置３０の基本構成は、各画素毎に第２スイッチングトランジスタＴｒ２を配置した点を除き、図６及び図７に示した構成と全く同じである。
【００１７】
すなわち、信号線Ｙと走査線Ｘとが交差するマトリクス部に画素Ｐｘが配置され、この画素Ｐｘは画素電極ＰＥと第１スイッチングトランジスタＴｒ１とにより構成される。この第１スイッチングトランジスタＴｒ１のドレイン（第１ドレイン）Ｄ１は信号線Ｙに、ソース（第１ソース）Ｓ１は画素電極ＰＥに、ゲート（第１ゲート）Ｇ１は走査線Ｘに、各々接続される。この画素電極ＰＥと各画素Ｐｘを共通に覆う共通電極２２との間に液晶８が封入される。この共通電極２２の電圧をＥＣとする。上記ソースＳ１はさらに、保持容量１６の保持容量第１個別電極１８に接続され、これに対向する保持容量第２個別電極１９はＣＯＭに接続される。ここまでは従来の装置例と同様の構成である。
【００１８】
本発明では上述したようにさらに、画素毎に例えばｎチャンネルの電界効果トランジスタ（ＦＥＴ）よりなる第２スイッチングトランジスタＴｒ２を配置し、そのソース（第２ソース）Ｓ２を第１スイッチングトランジスタＴｒ１のソースＳ１に接続し、ドレイン（第２ドレイン）Ｄ２を特定の電圧となる第３直流電源の第３電圧ＤＣ１（Ｖ３）にライン３４を介して接続する。この第２スイッチングトランジスタＴｒ２のゲート（第２ゲート）Ｇ２は、制御線３２およびコンデンサＣＣを介して電源である第１直流電源の第１電圧Ｖｃｃ（Ｖ１）に接続する。この第２スイッチングトランジスタＴｒ２のゲートＧ２はまた、抵抗Ｒを介して所定の電圧となる第２直流電源の第２電圧ＤＣ２（Ｖ２）に接続する。
【００１９】
ここでコンデンサＣＣ及び抵抗Ｒはそれぞれ各画素Ｐｘに対して共通である。また第１電圧Ｖｃｃ（Ｖ１）の電圧は上記第２スイッチングトランジスタＴｒ２のオンオフの閾値Ｖｔｈよりも高い直流電圧に設定され、また第２電圧ＤＣ２（Ｖ２）は上記第２スイッチングトランジスタＴｒ２のオンオフの閾値よりも低い直流電圧に設定されている。更に、上記第３電圧ＤＣ１（Ｖ３）はこの電圧を画素電極ＰＥに印加した時に液晶８が安定した表示となるような電圧に設定されている。上記した各電圧は互いに相対的な関係を示しているだけであり、例えば第２電圧ＤＣ２をグランドのレベル（安定した一定の直流電圧）に設定するようにしてもよい。換言すれば、上記第１、２、３直流電源から出力される第１、第２、第３電圧を上記のようにそれぞれＶ１、Ｖ２、Ｖ３とするとき、上記第２スイッチングトランジスタがｎチャンネルの電界効果トランジスタの場合には、上記のようにＶ１＞Ｖ３＞Ｖ２且つ、Ｖ３＞Ｖｔｈ＞Ｖ２である。
【００２０】
次に、以上のように構成されたアクティブマトリクス型光変調装置３０の動作について、図３も参照して説明する。
図３において、”ＰＥ”は画素電極ＰＥの電圧を示し、”Ｖｔｈ”は第２スイッチングトランジスタＴｒ２のオンオフの閾値を示し、”Ｇ２”は第２スイッチングトランジスタＴｒ２のゲートＧ２の電圧を示している。すなわち、各部材の符号がその電圧をそれぞれ示すものとする。また、第１電圧Ｖｃｃは閾値Ｖｔｈよりも高く、第２電圧ＤＣ２は閾値Ｖｔｈよりも低く、第３電圧ＤＣ１は液晶８の表示が安定するような電圧に設定され、ここでは第１電圧Ｖｃｃと第２電圧ＤＣ２の中間電圧としている。具体的な数値としては、例えば第１電圧Ｖｃｃは＋１０Ｖ（ボルト）、第３電圧ＤＣ１は＋５Ｖ、第２電圧ＤＣ２は±０Ｖにそれぞれ設定される。そして、電源のオフ時には、第２スイッチングトランジスタＴｒ２のゲートＧ２の電圧は第２電圧ＤＣ２となっている。
【００２１】
ここで時間ｔ０で電源をオンすることにより、電源の電圧は第２電圧ＤＣ２からＶｃｃまで直ちに立ち上がる。尚、本実施例では電源のオフ時には電源電圧は第２電圧（０Ｖ）となるように設定されている。この電源電圧の変化は、コンデンサＣＣを介して第２スイッチングトランジスタＴｒ２のゲートＧ２に伝達され、図３内の一点鎖線で示すように、なだらかに立ち上がる。
そして、時間ｔ１で、上記ゲートＧ２の電圧が閾値Ｖｔｈに達した時にこの第２スイッチングトランジスタＴｒ２がオンする。この結果、画素電極ＰＥの電圧”ＰＥ”が第３電圧ＤＣ１に直ちにセットされる。そして、一旦立ち上がった上記ゲートＧ２の電圧は、抵抗Ｒを介して徐々に放電されて徐々に第２電圧ＤＣ２に向かって立ち下がっていく。この際の放電の時定数は、略コンデンサＣＣの容量と抵抗Ｒとで決まる。
【００２２】
そして、時間ｔ２で、上記ゲートＧ２の電圧が閾値Ｖｔｈまで低下した時に第２スイッチングトランジスタＴｒ２がオフする。この後、画素電極ＰＥの電圧”ＰＥ”は、保持容量１６により引き続き維持される。以上のような動作は全画素Ｐｘに対して同時に行われることになる。
その後、水平及び垂直アドレス回路１０、１２が駆動して、走査線Ｘによる第１スイッチングトランジスタＴｒ１のオン・オフ制御が始まると、信号線Ｙから画素電極ＰＥへの書き込みが正規に行われ、通常の画像表示が行われることになる。
【００２３】
以上のように、電源のオンした直後に第２スイッチングトランジスタＴｒ２を一定時間オンさせることにより、画素電極ＰＥには一定の第３電圧ＤＣ１が直ちに印加されるので画素電極ＰＥの電圧は不定となることはない。従って、電源投入直後に画像の乱れを発生させることなく、これを安定化させることができる。また装置構成も、新たな制御回路等を必要とせずに、単に第２スイッチングトランジスタＴｒ２を増設するだけでよいので、それ程コスト高にならず、簡単な構成で安価に提供することができる。
【００２４】
上記実施例の場合には、第３電圧ＤＣ１を特定の直流電圧、例えば５Ｖに設定した場合を例にとって説明したが、この第３電圧ＤＣ１を共通電極２２の電圧ＣＥと略等しくするように設定してもよい。この場合には、共通電極２２の電圧ＣＥと画素電極ＰＥの電圧”ＰＥ”とが略同一になることから、液晶８に不要な電界が印加されなくなって、その表示特性が劣化することを防止することができ、長期に亘って信頼性を高く維持することができる。
更には、上記とは異なり、第３電圧ＤＣ１を保持容量第１個別電極１９の共通ラインＣＯＭの電圧”ＣＯＭ”と同一となるように設定してもよい。このような場合には、第２スイッチングトランジスタＴｒ２のドレインＤ２と保持容量１６の一方の電極、すなわち保持容量第２個別電極１９とを連続する半導体の拡散領域で形成するのがよい。図４はこのような本発明の他の実施例の回路レイアウトを示す平面図である。
【００２５】
尚、この図示例では第１スイッチングトランジスタＴｒ１のソースＳ１と第２スイッチングトランジスタＴｒ２のソースＳ２も連続（共通）する半導体の拡散領域で形成されている。
図４中において、図１〜図３中に示す部分と同一構成部分については同一符号が付されている。すなわち図４中において、第１スイッチングトランジスタＴｒ１のドレインＤ１は信号線Ｙに列毎に共通に接続され、ゲートＧ１は走査線Ｘに行毎に共通に接続され、ソースＳ２は配線４０を介して画素毎に保持容量第１個別電極１８に接続されている。
【００２６】
また第２スイッチングトランジスタＴｒ２のゲートＧ２は制御線３２に列毎に共通に接続されており、保持容量第２個別電極１９は共通ラインＣＯＭに列毎に共通に接続されている。尚、上記制御線３２及び共通ラインＣＯＭは前述のように最終的には全画素に亘って共通に接続される。
図示例では、保持容量第２個別電極１９は、これに対向配置される保持容量第１個別電極１８よりも一廻り広く形成されている。ここで、第１スイッチングトランジスタＴｒ１のソースＳ１と第２スイッチングトランジスタＴｒ２のソースＳ２とは直接的に、すなわち金属配線を介することなく接続されており、その接続部はポイントＰ１として示されている。具体的には、上記両ソースＳ１、Ｓ２は、これらのスイッチングトランジスタＴｒ１、Ｔｒ２を成膜処理、不純物拡散処理等を用いて形成する際に、半導体の連続（共通）する拡散領域Ａ１として形成されることになる。
【００２７】
また同様に、第２スイッチングトランジスタＴｒ２のドレインＤ２と保持容量第２個別電極１９とは直接的に、すなわち金属配線を介することなく接続されており、その接続部はポイントＰ２として示されている。具体的には、上記ドレインＤ２と保持容量第２個別電極１９は、これらのスイッチングトランジスタＴｒ１、Ｔｒ２及び保持容量１６を成膜処理、不純物拡散処理等を用いて形成する際に、半導体の連続する拡散領域Ａ２として形成されることになる。
このように構成することにより、画素Ｐｘ内のスペースを節約することができ、第２スイッチングトランジスタＴｒ２を新たに設置しても、面積の拡大を最小限にすることができる。
尚、図４に示す回路レイアウトも単に一例を示したに過ぎず、これに限定されないのは勿論である。
【００２８】
また、上記説明では第２スイッチングトランジスタＴｒ２がｎチャンネルのＦＥＴからなる例を示したが、これをｐチャンネルのＦＥＴで形成してもよい。この場合には、ゲートＧ２に印加される電圧や閾値の符号は、ｎチャンネルのＦＥＴの場合とは図５に示すように逆になる。すなわち図５は第２スイッチングトランジスタＴｒ２がｐチャンネルの時の電源オン後の図２中の各部の電圧の推移を示す図である。ここでは第２スイッチングトランジスタＴｒ２をｐチャンネルのＦＥＴにより形成した結果、各電圧Ｖｃｃ（Ｖ１）、ＤＣ１（Ｖ３）、ＤＣ２（Ｖ２）の順序は、図３に示すｎチャンネルＦＥＴの場合とは逆になり、ゲートＧ２に対する電圧Ｇ２も、図３に示す場合とは上下逆様になって逆方向へ変位することになる。すなわち、第１、第２、第３電圧をそれぞれＶ１、Ｖ２、Ｖ３とするとき、前記第２スイッチングトランジスタがｐチャンネルの電界効果トランジスタの場合には、Ｖ１＜Ｖ３＜Ｖ２且つ、Ｖ３＜Ｖｔｈ＜Ｖ２である。
【図面の簡単な説明】
【００２９】
【図１】本発明のアクティブマトリクス型光変調装置の一例を示す回路構成図である。
【図２】１つの画素に対する回路構成を示す図である。
【図３】第２スイッチングトランジスタがｎチャンネルの時の電源オン後の図２中の各部の電圧の推移を示す図である。
【図４】本発明の他の実施例の回路レイアウトを示す平面図である。
【図５】第２スイッチングトランジスタがｐチャンネルの時の電源オン後の図２中の各部の電圧の推移を示す図である。
【図６】従来のアクティブマトリクス型光変調装置（表示装置）を示す一部破断斜視図である。
【図７】図６に示す光変調装置の回路構成部である。
【符号の説明】
【００３０】
４…第１基板、６…第２基板、８…液晶（光変調材料）、１０…水平アドレス回路、１２…垂直アドレス回路、１６…保持容量、１８…保持容量第１個別電極、１９…保持容量第２個別電極、２２…共通電極、３０…アクティブマトリクス型光変調装置、３２…制御線、ＣＯＭ…共通ライン、Ｄ１，Ｄ２…ドレイン、Ｇ１，Ｇ２…ゲート、ＰＥ…画素電極、Ｐｘ…画素、Ｓ１，Ｓ２…ソース、Ｔｒ１…第１スイッチングトランジスタ、Ｔｒ２…第２スイッチングトランジスタ。
【図１】
2005140937.tif 000003
【図２】
2005140937.tif 000004
【図３】
2005140937.tif 000005
【図４】
2005140937.tif 000006
【図５】
2005140937.tif 000007
【図６】
2005140937.tif 000008
【図７】
2005140937.tif 000009