(57)【要約】【課題】  本発明は小型化可能で製造工程の簡素化により費用節減及び収率向上を図ることのできるFBARデュープレクサ素子及びその製造方法に関するものである。【解決手段】  本発明は基板、エアギャップ、圧電層が順次に積層形成され、前記圧電層に電気的に連結された多数の電極パッドと、前記多数の電極パッドの上部にバンプボールが形成された多数個のFBARチップと、デュープレクシング回路が形成された基板とを具備し、前記多数のFBARチップをバンプボールが基板に接触し基板が上部に位置するよう裏返してから、夫々のバンプボールを基板上にボンディングした後、前記多数のFBARチップの側面と上面に位置するフィルム材質の保護構造物を形成し、前記保護構造物が覆われるようモールディング部を形成する。【選択図】  図２
2005110199.tif 000002
【特許請求の範囲】
【請求項１】
基板、エアギャップ、圧電層が順次に積層形成され、前記圧電層に電気的に連結された複数の電極パッドと前記複数の電極パッドの上部にバンプボールが形成されたFBARチップとを複数個形成する段階；
デュープレクシング回路が形成された基板を形成する段階；
前記複数のFBARチップをバンプボールが基板に接触するようにした後基板が上部を向かうよう裏返して、夫々のバンプボールを基板上にボンディングする段階；
前記複数のFBARチップの側面と上面に位置するフィルム材質の保護構造物を形成する段階；
前記保護構造物が覆われるよう前記基板の上部にモールディング部を形成する段階、
を含むFBARデュープレクサ素子の製造方法。
【請求項２】
前記複数のFBARチップを形成する段階は、
FBARチップ用基板ウェーハを複数の行と列に配置された区域に分け、各区域別に犠牲層を形成する段階；
前記犠牲層の上部に夫々の圧電層を形成する段階；
前記圧電層に電気的に連結される電極パッドを前記FBARチップ用基板ウェーハの各区域別に形成する段階；
前記犠牲層を除去してエアギャップを形成する段階；
前記複数の電極パッドに夫々バンプボールを形成する段階；及び、
前記FBARチップ用基板ウェーハを各区域別に切断して複数のFBARチップを形成する段階、
を備える請求項１に記載のFBARデュープレクサ素子の製造方法。
【請求項３】
前記保護構造物の形成段階は、
前記FBARチップと基板の上部全表面にドライフィルムをラミネーティングする段階；及び、
前記基板上に形成された不要なドライフィルムを除去する段階、
を備える請求項１に記載のFBARデュープレクサ素子の製造方法。 
【請求項４】
前記基板はPCBシート(sheet)である請求項１に記載のFBARデュープレクサ素子の製造方法。
【請求項５】
前記ドライフィルムは無感光性ポリマーフィルム、感光性ポリマーフィルムを含むフィルム形態の絶縁性フィルムであることを特徴とする請求項３に記載のFBARデュープレクサ素子の製造方法。
【請求項６】
前記フィルムの除去段階は、
マスクを用いて除去する部分を露光させる段階；及び、
前記露出した部分に現像液の化学的反応と高圧ディスペンシング(high pressure dispensing)による物理的反応とを同時に施して除去する段階、
を備える請求項３に記載のFBARデュープレクサ素子の製造方法。
【請求項７】
デュープレクシング回路が具現されたPCB基板；
FBAR用基板と、前記FBAR用基板の下面に形成されるエアギャップと、前記エアギャップの下部に形成される圧電層と、前記圧電層と電気的に連結されるよう前記FBAR用基板の下部に形成された複数の電極パッドと、前記電極パッドの下部に形成されPCB基板の上部面とボンディングされる複数のバンプボールとを含む複数のFBARチップ；
前記複数のFBARチップの側面と上部面をカバーすべく前記PCB基板上にラミネーティングされたフィルム材質の保護構造物；及び、
前記保護構造物の全体を覆うよう前記PCB基板上部に形成されたモールディング部、
を備えるFBARデュープレクサ素子。
【請求項８】
前記保護構造物は、
前記PCB基板の上部に真空蒸着された感光性ポリマーフィルム及び非感光性ポリマーフィルムを含む絶縁性フィルムを備える請求項７に記載のFBARデュープレクサ素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜型体積弾性共振器(Film Bulk Acoustic Resonator、以下FBARという)に具現されるFBARデュープレクサ素子及びその製造方法に関するもので、より詳しくは小型化可能で製造工程の簡素化により費用節減及び収率向上が図れるFBARデュープレクサ素子及びその製造方法に関するものである。
【背景技術】
【０００２】
通信産業の発達に伴って、無線通信製品は漸次小型化、高品質化及び多機能化している。こうした傾向に合わせて無線通信製品に使用される部品に対して小型化及び高品質化が切実に要求されてくる。
【０００３】
こうした小型化のニーズを満足させるべく、最近には薄膜形態から成り集積化に有利で特性の優れたFBARを用いて無線通信機器の主要部品、例えばフィルター、デュープレクサを製造するための研究が進んでいる。
【０００４】
一般に、FBARチップは、ウェーハ上に圧電層を形成し、前記圧電層の上下部には圧電層に電気を与えて振動させるべく上下部電極を形成し、さらに前記圧電層における共振特性を向上させるべく圧電層の下部には所定のエアギャップを形成して成る。
【０００５】
図１A及び図１Bは前記FBARを用いて具現された従来のFBARデュープレクサ素子の構造を示した断面図である。
図１Aに示したFBARデュープレクサ素子は、共通端子及び送/受信端子並びに前記端子らとTxフィルター部及びRxフィルター部とを電気的に連結する回路パターンとが形成され下部の支持部として機能する基板(１１)上に、Txフィルター部とRxフィルター部を夫々構成すべく２以上のFBARチップ(１２)が実装され、前記基板(１１)上の回路パターンに電気的に連結された後、前記多数のFBARチップ(１２)が完全に密閉されるよう前記基板(１１)の上部にシーリング剤などでモールディング部(１３)が形成されたものである。
【０００６】
前記において、基板(１１)には、具現される回路の複雑性のためPCB(printed circuit board)やLTCC基板が主に使用される。とりわけ、低価格、特性、生産性の面において利点の多いPCBが用いられるが、この場合図１Aに示したように、モールディング工程においてFBARチップ(１２)内部の素子機能部、即ち、圧電層、エアギャップ、電極層などを保護するための保護構造物が必要になる。ここで、保護構造物はウェーハレベルパッケージ(WLP)技術により所定の厚さでウェーハを加工した後、FBARの基板ウェーハ上部に接合して形成される。
【０００７】
しかし、前記のようにFBARチップ(１２)に保護構造物を形成する場合は、内部の素子機能部を保護しながら素子機能部への電気的接続が可能な構造が要求される為、FBARチップ(１２)の構造及び製造工程が複雑になってしまう問題がある。
【０００８】
さらに、ウェーハレベルパッケージ工程によりパッケージされたFBARチップ(１２)を基板(１１)にボンディングする場合、前記ウェーハレベルパッケージされたFBAR素子の大きさが略１×１mmと大変小型なので、その為パッケージを構成するキャップと基板のシーリング面積が駆動部を除くと略３０〜１００?ほどで接合時素子が耐えられる温度が略３００℃なので、シーリング後信頼性が確保されるシーリング方法がかなり制限される。
さらに、精密加工によりFBAR素子を量産しようとも、複雑な工程の為適正な収率を得難いとの問題がある。
【０００９】
こうした問題を解決しようとLTCC技術を用いたりもするが、これは図１Bに示したように、LTCC工程により多数のセラミックシートを積層して内部に空洞が形成されるLTCC基板(１５)を形成し、前記LTCC基板(１５)の空洞に多数のFBARチップ(１６)を実装した後、ワイヤボンディングにより電気的接続を行った後、前記LTCC基板(１５)の上部に金属リード(１７)を融着したりシームシーリングする。
【００１０】
この場合、デュープレクシング機能を行う回路が前記LTCC基板(１５)の内部に多層で形成されるので、断層PCB基板を用いる場合よりサイズを縮減させることができる。また、モールディングの必要が無く、LTCC基板(１５)により形成された側壁によりFBARチップ(１６)が保護される所定の保護構造物が形成されるので、前記実装されるFBARチップ(１６)には別途の保護構造物が形成される必要が無い。即ち、前記FBARチップ(１６)には、FBAR基板ウェーハ上に垂直方向に一列配列されるエアギャップ、圧電層、及び電極層のみが形成される。
【００１１】
しかし、前記のLTCC工程を用いた場合は、LTCC焼成時歪みが発生する為、リード(１７)とLTCC基板(１５)のボンディング不良によるリーク(leak)問題が深刻となり、またLTCC基板(１５)が複数のセラミックシートを積層するので、基板自体の不良発生可能性が高いという問題がある。
以上の方法らが小型化に最も有利な方法として用いられているが、先に説明したように、複雑な加工工程による不良の恐れが常に存在する為、量産時マージンが確保し難く、生産に適用時高費用構造を有することになり、且つ使用者不良発生の可能性が高い問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明は前述した従来の問題点を解決すべく提案されたもので、その目的は、小型化可能で製造工程の簡素化により費用節減及び収率向上を図れるFBARデュープレクサ素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
前述した本発明の目的を成し遂げるための構成手段として、本発明によるFBARデュープレクサ素子の製造方法は、基板、エアギャップ、圧電層が順次に積層形成され、前記圧電層に電気的に連結された多数の電極パッドと、前記多数の電極パッドの上部にバンプボールが形成されたFBARチップを多数個形成する段階；デュープレクシング回路が形成された基板を形成する段階；前記多数のFBARチップをバンプボールが基板に接触するようにしてから基板が下部に位置するよう裏返した後、夫々のバンプボールを基板上にボンディングする段階；前記多数のFBARチップの側面と上面に位置するフィルム材質の保護構造物を形成する段階；及び、前記保護構造物が覆われるよう前記基板の上部にモールディング部を形成する段階を含む。
【００１４】
さらに、本発明によるFBARデュープレクサ素子の製造方法において、前記多数のFBARチップを形成する段階は、FBARチップ用基板ウェーハを多数の行と列に配置された区域に分け、各区域別に犠牲層を形成する段階；前記犠牲層の上部に夫々の圧電層を形成する段階；前記圧電層に電気的に連結される電極パッドを前記FBARチップ用基板ウェーハの各区域別に形成する段階；前記犠牲層を除去してエアギャップを形成する段階；及び、前記FBARチップ用基板ウェーハを各区域別に切断して多数のFBARチップを形成する段階から成ることを特徴とする。
【００１５】
また、本発明によるFBARデュープレクサ素子の製造方法において、前記保護構造物の形成段階は、前記FBARチップと基板の上部全表面にドライフィルムをラミネーティングする段階；及び、基板上に形成された不要なドライフィルムを除去する段階から成ることができる。
【００１６】
また、本発明によるFBARデュープレクサ素子の製造方法において、前記基板はPCBシート(sheet)であることを特徴とする。
【００１７】
さらに、本発明によるFBARデュープレクサ素子の製造方法において、保護構造物は無感光性ポリマーフィルム、感光性ポリマーフィルムを含むフィルム形態の絶縁性フィルムから成ることを特徴とする。
【００１８】
さらに、本発明によるFBARデュープレクサ素子の製造方法において、基板上の不要な部分に形成されたフィルムを除去する段階は、マスクを用いて除去する部分を露光させる段階；及び、前記露出した部分に現像液の化学的反応と高圧ディスペンシング(high pressure dispensing)による物理的反応とを同時に施して除去する段階から成ることができる。
【００１９】
さらに、前記目的を成し遂げるための他の構成手段として、本発明のFBARデュープレクサ素子は、デュープレクシング回路が具現されたPCB基板；FBAR用基板と、前記FBAR用基板の下面に形成されるエアギャップと、前記エアギャップの下部に形成される圧電層と、前記圧電層と電気的に連結されるよう前記FBAR用基板の下部に形成される多数の電極パッドと、前記電極パッドの下部に形成されPCB基板の上部面とボンディングされる多数のバンプボールとを含む多数のFBARチップ；前記多数のFBARチップの側面と上部面をカバーすべく前記PCB基板上にラミネーティングされたフィルム材質の保護構造物；及び、前記保護構造物を完全に覆うよう前記PCB基板上部に形成されたモールディング部から成る。
【００２０】
前記本発明によるFBARデュープレクサ素子において、前記保護構造物は前記PCB基板の上部に真空蒸着された感光性ポリマーフィルム及び非感光性ポリマーフィルムを含む絶縁性フィルムから成ることを特徴とする。
【発明の効果】
【００２１】
前述のように、本発明によると、ドライフィルムとフリップチップボンディング構造を用いてFBARチップの保護空間を形成することにより、従来に比してシーリング度合いが向上でき、さらにFBARチップを保護する保護構造物の側面と上面とを同一工程により形成することから、製造工程を単純化させ、結果として収率を高め且つ投資費及び生産費を節減できる優れた効果を奏する。
【発明を実施するための最良の形態】
【００２２】
添付の図面を参照しながら本発明によるFBARデュープレクサ素子及びその製造方法について詳細に説明する。
【００２３】
図２は本発明によるFBARデュープレクサ素子の構造を説明するための素子断面図である。
【００２４】
図示のように、本発明によるFBARデュープレクサ素子は、共通端子及び送/受信端子並びに前記端子らとTxフィルター部及びRxフィルター部とを電気的に連結する回路パターンが形成され下部の支持部として機能する基板(１１０)と、前記基板(１１０)の上部にフリップチップボンディング構造で実装され夫々Txフィルター部とRxフィルター部を成す多数のFBARチップ(１２０)と、前記多数のFBARチップ(１２０)夫々の上部と側面に一体で覆われるフィルムから成る保護構造物(１３０)と、前記保護構造物(１３０)が完全に覆われるよう前記基板(１１０)の上部に形成されたモールディング部(１４０)とで成る。
【００２５】
前記において、基板(１１０)はPCB(printed circuit board)基板やLTCC基板など回路形成が可能な如何なる種類の基板でもよいが、価格や生産性の面から多層PCB基板を用いることが好ましく、とりわけ夫々多数の行と列に一定に配列された多層PCBシート(sheet)から成ることもできる。
【００２６】
そして、前記FBARチップ(１２０)は、下部にエアギャップ(１２２)が形成された所定の大きさのFBARチップ用基板(１２１)と、前記エアギャップ(１２２)の下部に位置するよう前記基板(１２１)の下部面に形成される圧電層(１２３)と、前記圧電層(１２３)と電気的に連結され信号を入出力すべく前記基板(１２１)の下部面に形成された多数の電極パッド(１２４)と、前記多数の電極パッド(１２４)の下部に形成されデュープレクサ用基板(１１０)の上部にボンディングされる多数のバンプボール(１２５)とで成る。
【００２７】
即ち、前記FBARチップ(１２０)は、FBARチップ用基板(１２１)、エアギャップ(１２２)、圧電層(１２３)が順次に配置され、前記圧電層(１２３)に電気的に連結された多数の電極パッド(１２４)が形成された状態で、バンプボール(bump ball)(１２５)を各電極パッド(１２４)上に形成した後、前記基板(１２１)が上部に位置するよう前記FBARチップ(１２０)を裏返して、バンプボール(１２５)とデュープレクサ用基板(１１０)とをボンディングしたものである。
【００２８】
この際、前記FBARチップの基板(１２１)が上部に位置するので、基板(１２１)が素子の上部カバー機能を果たせ、さらに、バンプボール(１２５)の厚さにより前記FBARチップ(１２０)の圧電層(１２３)とデュープレクサ用基板(１１０)との間に所定の間隔ができるようになる。
【００２９】
したがって、前記のようにフリップチップボンディングされたFBARチップ(１２０)の上部に所定のドライフィルムをコーティングして保護構造物(１３０)を形成する際、前記保護構造物(１３０)がFBARチップ(１２０)の基板(１２１)に支持されるので、別途の側壁を形成する必要が無く、保護構造物(１３０)の形成が一度の工程で行われる。
【００３０】
そして、前記保護構造物(１３０)は感光性ポリマーフィルムまたは非感光性ポリマーフィルムを含む全ての絶縁フィルム中一つを用いて成るもので、ラミネーティング、露光、現像、硬化など一般の薄膜工程プロセスにより成形及び加工される為、精密加工ができ、ウェーハレベルパッケージに比して工程が単純で不良発生率を低減させられる。また、工程の複雑なウェーハレベルパッケージに比べると、収率及び生産性は高く、生産単価は低くすることができる。さらに、所定の絶縁フィルムをFBARチップ(１２０)の上部にコーティングした後、UV光に露出させることにより、その強度を向上させることもできる。
【００３１】
次に、前記モールディング部(１４０)は、シーリング剤などを前記多数のFBARチップ(１２０)を覆うよう基板(１１０)の上部に塗布した後硬化させ形成する。
したがって、前記バンプボール(１２５)の厚さにより圧電層(１２３)などが正常的に機能できる所定の保護空間ができ、前記フィルム材質から成る保護構造物(１３０)は前記保護空間を外部から密閉させることにより、前記モールディング部(１４０)の形成時発生する外部刺激から前記FBARチップ(１２０)を保護する。
【００３２】
図３は以上に説明したような構造を有する本発明によるFBARデュープレクサ素子の製造方法を順次に示したフローチャートである。
【００３３】
そして、図４Aないし図４Hは本発明によるFBARデュープレクサ素子の製造工程の一実施例を示した工程図である。
【００３４】
以下、図３と図４Aないし４Hを参照しながら本発明によるFBARデュープレクサ素子の製造方法について説明する。
【００３５】
本発明のFBARデュープレクサ素子の製造方法は、多数のエアギャップ、圧電層、及び電極が一定間隔で形成されたFBARウェーハから始まる(３０１)。
【００３６】
図４Aはエアギャップ(４０２)、圧電層(４０３)及び電極パッド(４０４)が形成されたFBARウェーハ(４０１)を示したもので、前記エアギャップ(４０２)と圧電層(４０３)及び電極パッド(４０４)は周知の諸方法により形成されることができ、例えば、所定面積のFBARチップ用基板ウェーハの表面を多数の行と列に配列された区域に分け、各区域別に犠牲層を形成し、前記犠牲層の上部に夫々圧電層を形成した後、次いで前記圧電層に電気的に連結される電極パッドを前記FBARチップ用基板ウェーハの各区域別に形成する。そして、前記犠牲層を除去することにより、垂直方向に配列されたエアギャップ(４０２)と圧電層(４０３)を形成することができる。
【００３７】
次に、図４Bに示したように、前記形成されたFBARチップ用ウェーハの電極パッド(４０４)の上部に夫々バンプボール(４０５)を形成する(３０２)。
前記のように、ウェーハレベルにおいてバンプボール(４０５)を形成するのは一度の工程で多数の素子に対するバンプボールを形成することができ、個別FBARチップ上に形成するのと比して有利である。
【００３８】
続いて、図４Cに示したように、エアギャップ(４０２)、圧電層(４０３)、電極パッド(４０４)、及びバンプボール(４０５)まで形成されたFBARチップ用ウェーハ(４０１)を既設定された切断線に沿って切断し、個別FBARチップ(４０６)を製造する(３０３)。
【００３９】
前記段階３０１〜段階３０３の工程により、所望の共振特性を夫々有するFBARチップ(４０６)が多数個形成されると、前記形成された多数のFBARチップ(４０６)を裏返して夫々の位置からバンプボール(４０５)とデュープレクサ用基板(４０７)とをボンディングする(３０４)。そうして、FBARチップ(４０６)は下部を、基板は上部を向かうようになる。図４DはフリップチップボンディングされたFBARチップ(４０６)を示した図面である。
【００４０】
そして、図４Eに示したように、デュープレクサ用基板(４０７)及び多数のFBARチップ(４０６)の上部にドライフィルム(４０８)をラミネーティングする(３０５)。この際、真空ラミネーター(vacuum laminator)を用いてラミネーティングすることによりドライフィルム(４０８)がFBARチップ(４０６)の上部ばかりか側面までコーティングされるようにする。
【００４１】
続いて、図４Fに示したように、デュープレクサ用基板(４０７)の上部にラミネーティングされたフィルムを除去して、デュープレクサ用電極などを外部に露出させる（３０６）。
【００４２】
次いで、図４Gに示したように、前記デュープレクサ用基板(４０７)をダイシング(dicing)して周波数及びその他のデュープレクサの特性に影響を与える因子を除去する。また、前記デュープレクサ用基板(４０７)をUV光に露出させラミネーティングされたフィルム(４０９)を硬化させる(３０７)。
【００４３】
そして、前記ダイシングされたデュープレクサ用基板(４０７)の上部をシーリング剤でモールディングしてから硬化させ、図４HのようにパッケージされたFBARデュープレクサ素子を製造する(３０８)。
【図面の簡単な説明】
【００４４】
【図１Ａ】従来のFBARデュープレクサ素子の断面構造図である。
【図１Ｂ】従来の他FBARデュープレクサ素子の断面構造図である。
【図２】本発明によるFBARデュープレクサ素子の断面構造図である。
【図３】本発明によるFBARデュープレクサ素子の製造方法を示したフローチャートである。
【図４Ａ】本発明によるFBARデュープレクサ素子の製造工程を工程別に示した図面である。
【図４Ｂ】本発明によるFBARデュープレクサ素子の製造工程を工程別に示した図面である。
【図４Ｃ】本発明によるFBARデュープレクサ素子の製造工程を工程別に示した図面である。
【図４Ｄ】本発明によるFBARデュープレクサ素子の製造工程を工程別に示した図面である。
【図４Ｅ】本発明によるFBARデュープレクサ素子の製造工程を工程別に示した図面である。
【図４Ｆ】本発明によるFBARデュープレクサ素子の製造工程を工程別に示した図面である。
【図４Ｇ】本発明によるFBARデュープレクサ素子の製造工程を工程別に示した図面である。
【図４Ｈ】本発明によるFBARデュープレクサ素子の製造工程を工程別に示した図面である。
【符号の説明】
【００４５】
１１０ PCB基板
１２０ FBARチップ
１３０ 保護構造物
１４０ モールディング部
【図１Ａ】
2005110199.tif 000003
【図１Ｂ】
2005110199.tif 000004
【図２】
2005110199.tif 000005
【図３】
2005110199.tif 000006
【図４Ａ】
2005110199.tif 000007
【図４Ｂ】
2005110199.tif 000008
【図４Ｃ】
2005110199.tif 000009
【図４Ｄ】
2005110199.tif 000010
【図４Ｅ】
2005110199.tif 000011
【図４Ｆ】
2005110199.tif 000012
【図４Ｇ】
2005110199.tif 000013
【図４Ｈ】
2005110199.tif 000014