(57)【要約】  【課題】  寄生トランジスタを発生させずに、Ｄ/Ａ変換回路の面積を縮小できる液晶表示装置のソースドライバを提供する。  【解決手段】  液晶表示装置のソースドライバのＤ/Ａ変換回路Ｈｉｇｈ（６０３）及びＤ/Ａ変換回路Ｌｏｗ（６０９）を構成するＭＯＳトランジスタのうち、入力されるデジタル信号の同じビット桁に対応するＭＯＳトランジスタのゲート電極をそれぞれ、ポリシリコンを用いてゲート電極と同じ層で接続し、さらに、Ｄ/Ａ変換回路Ｈｉｇｈ（６０３）及びＤ/Ａ変換回路Ｌｏｗ（６０９）を構成するＭＯＳトランジスタ間に寄生トランジスタが発生しないような電圧を、そのＭＯＳトランジスタを導通させるためのゲート電圧として生成する振幅決定回路（６０４，６０６）を備える。【選択図】  図６
2005181763.tif 000002
【特許請求の範囲】
【請求項１】
入力されるデジタル信号に応じて液晶の画素に印加する電圧を制御するＤ／Ａ変換回路を含む液晶駆動装置であって、
前記Ｄ／Ａ変換回路は、複数のＭＯＳトランジスタを含んで構成され、
前記Ｄ／Ａ変換回路は、入力された前記デジタル信号における各ビット値に応じて、各桁に対応して予め設けられている前記複数のＭＯＳトランジスタがスイッチ動作することで、複数の基準電圧のうち何れかを選択して出力電圧とし、
前記複数のＭＯＳトランジスタのうち、少なくとも２つのＭＯＳトランジスタ間に、前記複数のＭＯＳトランジスタのゲート電極と同じ素材を有する配線が形成されており、
前記少なくとも２つのＭＯＳトランジスタ間の前記配線を介して形成される寄生トランジスタがＯＮする振幅より小さい特定の振幅を有する前記デジタル信号を前記Ｄ／Ａ変換回路に出力するレギュレータ回路を備える
ことを特徴とする液晶駆動装置。
【請求項２】
前記少なくとも２つのＭＯＳトランジスタは、前記デジタル信号の特定のビットの変化に対応して同時にスイッチ動作するＭＯＳトランジスタの隣接したペアであることを特徴とする
請求項１記載の液晶駆動装置。
【請求項３】
前記複数のＭＯＳトランジスタのうち、前記デジタル信号の特定のビットの変化に対応して同時にスイッチ動作するＭＯＳトランジスタの全ての隣接する２つのＭＯＳトランジスタ間のゲート電極間が、前記複数のＭＯＳトランジスタのゲート電極と同じ素材を有する配線で各々接続され、
前記特定の振幅は、前記全ての隣接する２つのＭＯＳトランジスタ間の少なくとも１つの寄生トランジスタがＯＮする振幅より小さいことを特徴とする
請求項１記載の液晶駆動装置。
【請求項４】
前記Ｄ／Ａ変換回路は
ｎチャネル型トランジスタで構成され、
前記出力電圧のうち、低電圧を出力するＬｏｗＤ／Ａ変換回路と、
ｐチャネル型トランジスタで構成され、
前記出力電圧のうち、前記ＬｏｗＤ／Ａ変換回路が出力する電圧より高い電圧を出力するＨｉｇｈＤ／Ａ変換回路とを含み、
前記ＬｏｗＤ／Ａ変換回路の前記ｎチャネル型トランジスタ間の寄生トランジスタがＯＮする振幅より小さい特定の振幅の前記デジタル信号を前記ＬｏｗＤ／Ａ変換回路の前記ｎチャネル型トランジスタのゲートに印加するＬｏｗレギュレータ回路と、
前記ＨｉｇｈＤ／Ａ変換回路の前記ｐチャネル型トランジスタ間の寄生トランジスタがＯＮする振幅より小さい特定の振幅の前記デジタル信号を前記ＨｉｇｈＤ／Ａ変換回路の前記ｐチャネル型トランジスタのゲートに印加するＨｉｇｈレギュレータ回路と、
を備えることを特徴とする
請求項１記載の液晶駆動装置。
【請求項５】
前記レギュレータ回路は、
定電圧発生回路と、
予め前記少なくとも２つのＭＯＳトランジスタ間に形成される寄生トランジスタがＯＮしないと定められた所定の電圧を生成する電圧生成回路と、を備え、
前記電圧生成回路で生成した電圧を、前記ＭＯＳトランジスタを導通させるための電圧として前記複数のＭＯＳトランジスタのゲートに印加することを特徴とする
請求項１記載の液晶駆動装置。
【請求項６】
前記レギュレータ回路は、
測定用寄生トランジスタと、
前記測定用寄生トランジスタのゲートに各種電圧を印加して、前記測定用寄生トランジスタがＯＮ状態になるか否かを実測することにより、前記測定用寄生トランジスタをＯＮ状態にさせない電圧を選択する選択回路と、
前記選択回路で選択した電圧を、前記ＭＯＳトランジスタを導通させる時のゲート電圧として安定的に出力するボルテージフォロアと、
を備えることを特徴とする
請求項１記載の液晶駆動装置。
【請求項７】
前記レギュレータ回路は
電流源を測定用寄生トランジスタのゲートに接続し、
測定用寄生トランジスタのゲートとソースの間に所定量の負荷を接続し、
測定用寄生トランジスタのソースをボルテージフォロアの入力端と接続し、
ボルテージフォロアの出力電圧を、前記ＭＯＳトランジスタをＯＮ状態にさせる電圧として、前記Ｄ／Ａ変換回路に印加するよう接続された出力バッファを
備えることを特徴とする
請求項１記載の液晶駆動装置。
【請求項８】
前記レギュレータ回路は、
電流源を、測定用寄生トランジスタのゲートとソースに接続し、
前記測定用寄生トランジスタのドレインを、接地し、
前記測定用寄生トランジスタのゲートを、負荷を介してＭＯＳトランジスタのソースと接続し、
前記ＭＯＳトランジスタのドレインを、接地し
前記ＭＯＳトランジスタのソースをボルテージフォロアの入力端と接続し、
ボルテージフォロアの出力電圧を、前記ＭＯＳトランジスタをＯＮ状態にさせる電圧として、前記Ｄ／Ａ変換回路に印加するよう接続された出力バッファを備え、
前記ＭＯＳトランジスタのＯＮ抵抗が前記測定用寄生トランジスタのＯＮ抵抗より大きい
ことを特徴とする
請求項１記載の液晶駆動装置。
【請求項９】
前記レギュレータ回路は、
前記デジタル信号のビット桁数分のＭＯＳトランジスタのソースとドレイン間を直列に接続し、
前記ＭＯＳトランジスタのそれぞれのゲートを互いに接続し、
前記ＭＯＳトランジスタが全て導通するための、ゲート電圧を生成して出力する生成回路と、
前記生成回路で生成した電圧を、前記ＭＯＳトランジスタを導通させる時の、ゲート電圧として安定的に出力するボルテージフォロアと、
を備えることを特徴とする
請求項１記載の液晶駆動装置。
【請求項１０】
液晶駆動装置はさらに、
予め定められた前記寄生トランジスタがＯＮしない電圧と、電源電圧値を比較するコンパレータ回路を備え、
前記コンパレータ回路により、前記電源電圧値が前記寄生トランジスタがＯＮしない電圧より低いと判定された場合、
前記レギュレータ回路の電源を切り、
前記電源電圧を、前記Ｄ／Ａ変換回路に供給し、
前記コンパレータ回路により、前記電源電圧値が前記寄生トランジスタが発生しない電圧より高いと判定された場合、
前記レギュレータ回路で調整された電圧を前記Ｄ／Ａ変換回路に出力することを特徴とする
請求項７〜９のいずれか１項に記載の液晶駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、基準電圧選択型のＤ／Ａ変換回路を搭載した液晶駆動装置に関する。
【背景技術】
【０００２】
近年、液晶表示装置は軽量、薄型であることに加えて低消費電力であることから、幅広い分野で利用されている。特に、画素毎にスイッチ素子を配置したアクティブマトリックス型液晶表示装置は、パーソナルコンピュータなどのＯＡ機器や携帯電話のディスプレイとして普及している。
このような液晶表示装置に用いられる液晶駆動装置には、入力されるデジタル信号をアナログ信号に変換するためのＤ／Ａ変換回路が備えられている。このＤ／Ａ変換回路としては、例えば、特許文献１に示すように、複数の基準電圧の中からデジタル画像信号に対応した基準電圧を選択してこれをアナログ画像信号として出力する基準電圧選択型のＤ／Ａ変換回路が知られている。
【０００３】
ところで、上記従来のＤ／Ａ変換回路は、上記のように基準電圧を選択するための多数のＭＯＳトランジスタによるスイッチ群を含んで構成されるが、その回路構成の例の模式図を図４に示す。同図に示す回路では、例えば２ビットのデジタル信号からなる表示データのビット値により、入力された４通りの電圧（Ｖｒｅｆ１〜Ｖｒｅｆ４）のうち１つが選択されて出力されるように、ＭＯＳトランジスタ（４００〜４０５）による上記スイッチが配置されている。すなわち２ビットのデジタル信号からなる表示データのそれぞれ（Ｄａｔａ０、Ｄａｔａ１）に応じて、上記スイッチがＯＮ・ＯＦＦされ、これにより、入力された４通りの電圧のうちの１つが選択され、出力される。
【０００４】
ただし図中Ｄａｔａ０バー，Ｄａｔａ１バーはそれぞれＤａｔａ０，Ｄａｔａ１の補集合であり、例えばＤａｔａ０のビット値が「０」の時はＤａｔａ０バーのビット値は「１」、Ｄａｔａ０のビット値が「１」の時はＤａｔａ０バーのビット値は「０」を表す。
例えば、Ｄａｔａ０のビット値が「０」、Ｄａｔａ１のビット値が「１」の時は、図中、ＭＯＳトランジスタ（４００、４０１、４０５）のスイッチがＯＦＦとなり、ＭＯＳトランジスタ（４０２、４０３、４０６）のスイッチがＯＮとなりＶｒｅｆ２の電圧が選択され出力される。
【０００５】
ここで、図４に示す回路を、図５の模式図で示すように、デジタル信号の同じビット桁に対応するＭＯＳトランジスタのゲート電極間をゲート電極と同じ素材（例えば、ポリシリコン等）を用いてゲート電極と同じ層で接続した場合、これらのＭＯＳトランジスタのゲート電極に、その基板電位との差が大きな電圧を印加した時に、デジタル信号の同じビット桁に対応するＭＯＳトランジスタのソース・ドレイン間（例えば５０６・５０９間、５０７・５０８間）の寄生トランジスタが予期せずにＯＮする場合があるために、デジタル信号の同じビット桁に対応するＭＯＳトランジスタのゲート電極は、図４のＬに示すようにそれぞれある程度間隔をあけて設計し、ゲート間の配線は、ゲート電極のポリシリコン等とは違う層、例えばアルミニウムの様なメタル配線（４１０〜４１３）で接続されている。
【特許文献１】特開平０６−２０８３３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
近年、液晶表示装置の多階調化、高精細化、によって液晶駆動装置の回路規模が増大する方向にあるが、液晶表示装置の用途が拡大するにつれ、市場からは、より低価格の液晶表示装置が望まれるようになってきており、液晶駆動装置の規模を削減して製造コストの低減を図ることが強く望まれている。しかも、液晶駆動装置を含む液晶表示装置の小型化の要求が強く、液晶駆動装置の規模の削減が重要になってきている。
【０００７】
上記従来のＤ／Ａ変換回路を液晶表示装置内の液晶駆動装置に備えた場合には、表示する階調数が増えるにつれて、Ｄ／Ａ変換回路を構成するＭＯＳトランジスタ数が急激に増加する。例えば２ビットのデジタル信号で４（２2）階調表示を行う液晶駆動装置の場合、上記Ｄ／Ａ変換回路にはスイッチとして（２1）＋（２2）＝６個のＭＯＳトランジスタが必要であり、４ビットのデジタル信号で１６諧調の表示を行う場合は、（２1）＋（２2）＋（２3）＋（２4）＝３０個のＭＯＳトランジスタが必要であり、さらに、８ビットのデジタル信号で２５６階調の表示を行う場合は、５１０個ものＭＯＳトランジスタが必要になり、しかも、これらのＭＯＳトランジスタのうちデジタル信号の同じビット桁に対応するＭＯＳトランジスタは上述したように、寄生トランジスタがＯＮしないように、ある程度間隔を取って設計されているため、表示する階調数が多いと、液晶駆動装置が占める面積が非常に大きくなってしまう、という問題がある。
【０００８】
そこで本発明は、上記の問題点に鑑みてなされたものであり、寄生トランジスタをＯＮさせずに、液晶駆動装置が占める面積を従来よりも小さくすることが可能な液晶駆動装置を提供することを目的とした。
【課題を解決するための手段】
【０００９】
本発明は上記目的を達成するためになされたものであり、本発明に係る液晶駆動回路のソースドライバは、入力されるデジタル信号に応じて液晶の画素に印加する電圧を制御するＤ／Ａ変換回路を含む液晶駆動装置であって、前記Ｄ／Ａ変換回路は、複数のＭＯＳトランジスタを含んで構成され、前記Ｄ／Ａ変換回路は、入力された前記デジタル信号における各ビット値に応じて、各桁に対応して予め設けられている前記複数のＭＯＳトランジスタがスイッチ動作することで、複数の基準電圧のうち何れかを選択して出力電圧とし、前記複数のＭＯＳトランジスタのうち、少なくとも２つのＭＯＳトランジスタ間に、前記複数のＭＯＳトランジスタのゲート電極と同じ素材を有する配線が形成されており、前記少なくとも２つのＭＯＳトランジスタ間の前記配線を介して形成される寄生トランジスタがＯＮする振幅より小さい特定の振幅を有する前記デジタル信号を前記Ｄ／Ａ変換回路に出力するレギュレータ回路を備える、ことを特徴とする。
【発明の効果】
【００１０】
本発明に係る液晶駆動回路のソースドライバは上記のように構成されるため、Ｄ／Ａ変換回路を構成するＭＯＳトランジスタのゲート間をポリシリコンでゲート電極と同じ層で接続するにもかかわらず、ソースドライバのＤ／Ａ変換回路内の寄生トランジスタをＯＮさせないようにすることが可能になる。さらにＤ／Ａ変換回路を構成するＭＯＳトランジスタのゲート間をアルミニウムなどのメタルで配線しなくて済むため、回路の製造工程を簡略化することが可能になり、さらにＤ／Ａ変換回路の回路面積を縮小することが可能になる。
【００１１】
また、前記少なくとも２つのＭＯＳトランジスタは、前記デジタル信号の特定のビットの変化に対応して同時にスイッチ動作するＭＯＳトランジスタの隣接したペアであることを特徴とする、としてもよい。
これにより、デジタル信号の特定のビットの変化に対応して同時にスイッチ動作するＭＯＳトランジスタ間の距離を縮小することが可能になり、Ｄ／Ａ変換回路の回路面積を縮小することが可能になる。
【００１２】
また、前記複数のＭＯＳトランジスタのうち、前記デジタル信号の特定のビットの変化に対応して同時にスイッチ動作するＭＯＳトランジスタの全ての隣接する２つのＭＯＳトランジスタ間のゲート電極間が、前記複数のＭＯＳトランジスタのゲート電極と同じ素材を有する配線で各々接続され、前記特定の振幅は、前記全ての隣接する２つのＭＯＳトランジスタ間の少なくとも１つの寄生トランジスタがＯＮする振幅より小さいことを特徴とするとしてもよい。
【００１３】
これにより、デジタル信号の特定のビットの変化に対応して同時にスイッチ動作するＭＯＳトランジスタ間の距離を大幅に縮小することが可能になり、Ｄ／Ａ変換回路の回路面積を大幅に縮小することが可能になる。
また、前記Ｄ／Ａ変換回路はｎチャネル型トランジスタで構成され、前記出力電圧のうち、低電圧を出力するＬｏｗＤ／Ａ変換回路と、ｐチャネル型トランジスタで構成され、前記出力電圧のうち、前記ＬｏｗＤ／Ａ変換回路が出力する電圧より高い電圧を出力するＨｉｇｈＤ／Ａ変換回路とを含み、前記ＬｏｗＤ／Ａ変換回路の前記ｎチャネル型トランジスタ間の寄生トランジスタがＯＮする振幅より小さい特定の振幅の前記デジタル信号を前記ＬｏｗＤ／Ａ変換回路の前記ｎチャネル型トランジスタのゲートに印加するＬｏｗレギュレータ回路と、前記ＨｉｇｈＤ／Ａ変換回路の前記ｐチャネル型トランジスタ間の寄生トランジスタがＯＮする振幅より小さい特定の振幅の前記デジタル信号を前記ＨｉｇｈＤ／Ａ変換回路の前記ｐチャネル型トランジスタのゲートに印加するＨｉｇｈレギュレータ回路と、を備えるようにしてもよい。
【００１４】
これにより、低電圧を出力するＬｏｗＤ／Ａ変換回路と、ＬｏｗＤ／Ａ変換回路が出力する電圧より高い電圧を出力するＨｉｇｈＤ／Ａ変換回路と、のそれぞれにおいて寄生トランジスタをＯＮさせないようにすることが可能になる。
また、前記レギュレータ回路は、定電圧発生回路と、予め前記少なくとも２つのＭＯＳトランジスタ間に形成される寄生トランジスタがＯＮしないと定められた所定の電圧を生成する電圧生成回路と、を備え、前記電圧生成回路で生成した電圧を、前記ＭＯＳトランジスタを導通させるための電圧として前記複数のＭＯＳトランジスタのゲートに印加することを特徴とするとしてもよい。
【００１５】
これにより、Ｄ／Ａ変換回路に寄生トランジスタがＯＮしないような電圧を、Ｄ／Ａ変換回路のＭＯＳトランジスタがＯＮ状態になる場合のゲート電圧として、安定的に供給することが可能になる。
また、前記レギュレータ回路は、測定用寄生トランジスタと、前記測定用寄生トランジスタのゲートに各種電圧を印加して、前記測定用寄生トランジスタがＯＮ状態になるか否かを実測することにより、前記測定用寄生トランジスタをＯＮ状態にさせない電圧を選択する選択回路と、前記選択回路で選択した電圧を、前記ＭＯＳトランジスタを導通させる時のゲート電圧として安定的に出力するボルテージフォロアと、を備えることを特徴とするとしてもよい。
【００１６】
ここで測定用寄生トランジスタとは、ＬｏｗＤ／Ａ変換回路及びＨｉｇｈＤ／Ａ変換回路を構成するＭＯＳトランジスタのソース・ドレイン間で発生すると予測される寄生トランジスタを模擬的に測定用に作成したトランジスタである。
これにより、このようなレギュレータ回路を備えるだけで、Ｄ／Ａ変換回路に寄生トランジスタがＯＮしないような電圧を、Ｄ／Ａ変換回路のＭＯＳトランジスタがＯＮ状態になる場合のゲート電圧として、供給することが可能になる。
【００１７】
また、前記レギュレータ回路は電流源を測定用寄生トランジスタのゲートに接続し、測定用寄生トランジスタのゲートとソースの間に所定量の負荷を接続し、測定用寄生トランジスタのソースをボルテージフォロアの入力端と接続し、ボルテージフォロアの出力電圧を、前記ＭＯＳトランジスタをＯＮ状態にさせる電圧として、前記Ｄ／Ａ変換回路に印加するよう接続された出力バッファを備えることを特徴とする
としてもよい。
【００１８】
これにより、このようなレギュレータ回路を備えるだけで、Ｄ／Ａ変換回路に寄生トランジスタがＯＮしないような電圧を、Ｄ／Ａ変換回路のＭＯＳトランジスタがＯＮ状態になる場合のゲート電圧として、供給することが可能になる。
また、前記レギュレータ回路は、電流源を、測定用寄生トランジスタのゲートとソースに接続し、前記測定用寄生トランジスタのドレインを、接地し、前記測定用寄生トランジスタのゲートを、負荷を介してＭＯＳトランジスタのソースと接続し、前記ＭＯＳトランジスタのドレインを、接地し前記ＭＯＳトランジスタのソースをボルテージフォロアの入力端と接続し、ボルテージフォロアの出力電圧を、前記ＭＯＳトランジスタをＯＮ状態にさせる電圧として、前記Ｄ／Ａ変換回路に印加するよう接続された出力バッファを備え、前記ＭＯＳトランジスタのＯＮ抵抗が前記測定用寄生トランジスタのＯＮ抵抗より大きいことを特徴とする、としてもよい。
【００１９】
これにより、この回路内の測定用寄生トランジスタがＯＮ状態でない場合でも、Ｄ／Ａ変換回路に寄生トランジスタがＯＮしないような電圧を、Ｄ／Ａ変換回路のＭＯＳトランジスタがＯＮ状態になる場合のゲート電圧として、供給することが可能になる。
また、前記レギュレータ回路は、前記デジタル信号のビット桁数分のＭＯＳトランジスタのソースとドレイン間を直列に接続し、前記ＭＯＳトランジスタのそれぞれのゲートを互いに接続し、前記ＭＯＳトランジスタが全て導通するための、ゲート電圧を生成して出力する生成回路と、前記生成回路で生成した電圧を、前記ＭＯＳトランジスタを導通させる時の、ゲート電圧として安定的に出力するボルテージフォロアと、を備えることを特徴とする、としてもよい。
【００２０】
これにより、このようなレギュレータ回路を備えるだけで、Ｄ／Ａ変換回路のＭＯＳトランジスタが、アナログ電圧を選択するためのスイッチとして機能するための電圧を、Ｄ／Ａ変換回路のＭＯＳトランジスタがＯＮ状態になる場合のゲート電圧として、供給することが可能になる。
また、液晶駆動装置はさらに、予め定められた前記寄生トランジスタがＯＮしない電圧と、電源電圧値を比較するコンパレータ回路を備え、前記コンパレータ回路により、前記電源電圧値が前記寄生トランジスタがＯＮしない電圧より低いと判定された場合、前記レギュレータ回路の電源を切り、前記電源電圧を、前記Ｄ／Ａ変換回路に供給し、前記コンパレータ回路により、前記電源電圧値が前記寄生トランジスタが発生しない電圧より高いと判定された場合、前記レギュレータ回路で調整された電圧を前記Ｄ／Ａ変換回路に出力することを特徴とするとしてもよい。
【００２１】
これにより、電源電圧値が寄生トランジスタがＯＮしない電圧値より低いと判定された場合、レギュレータ回路の電源を切るために、省電力を図ることが可能になる。
【発明を実施するための最良の形態】
【００２２】
まず、図を用いて、本発明に係る液晶表示装置の構成、およびその液晶表示装置に設けられているソースドライバの構成について説明する。
図１に、アクティブマトリクス方式の代表例であるＴＦＴ（薄膜トランジスタ）方式の液晶表示装置のブロック構成図を示す。
液晶表示部１００にはＴＦＴ方式の画素領域１０６を備えており、画素領域１０６には、画素電極１０５、画素容量１０８、画素への電圧印加をオン・オフする素子としてのＴＦＴ１０４、ソース信号ライン１１７、ゲート信号ライン１１６、対向電極１０２が設けられている。なお、図中Ａの領域は１画素分の液晶表示素子を示す。
【００２３】
一方、液晶駆動回路を構成するコントローラー１０１は、ソースドライバ１１４に表示データ及び制御信号を入力するとともに、ゲートドライバ１０３に制御信号を入力する。これによりコントローラー１０１はゲートドライバ１０３に垂直同期信号を入力するとともに、ソースドライバ１１４及びゲートドライバ１０３に水平同期信号を入力する。
外部から入力された表示データは、コントローラー１０１を通してデジタル信号でソースドライバ１１４へ上記表示データとして入力される。ソースドライバ１１４は入力された表示データを時分割でラッチ回路１１３にラッチし、その後コントローラー１０１から入力される上記水平同期信号に同期して、ラッチした表示データの電圧レベルをレベルシフタ、及びバッファ（１１１、１１２）を用いて所定のレベルに上昇させてからＤ／Ａ変換を行う。Ｄ／Ａ変換回路（１１０、１０９）は基準電圧生成回路１１５によって生成された階調表示用の複数の基準電圧から、入力された表示データに対応した１つの階調表示用のアナログ電圧を選択して、ソース信号ライン１１７を介して画素領域１０６の画素電極１０５へそれぞれ出力する。
【００２４】
ソース信号ライン１１７には、ソースドライバ１１４から、表示対象の画素の明るさに応じた上述の階調表示用のアナログ電圧が与えられる。ゲート信号ライン１１６にはゲートドライバ１０３から走査信号が印加され、対向電極１０２との間の画素容量１０８にソース信号ラインから供給された電荷が蓄積されることによって、液晶１０７の光透過率が変化して、画素の表示が行われる。
【００２５】
ところで、一般的な液晶表示装置では、液晶層の劣化を防止するために、画素に書き込む映像信号の極性をフレーム周期で対向電極の電位を対称にして反転させる、いわゆる交流反転駆動が行われている。このため、外部から供給される表示データを階調表示用のアナログ電圧に変換するＤ／Ａ変換回路も、Ｄ／Ａ変換回路（Ｈｉｇｈ）１１０とＤ／Ａ変換回路（Ｌｏｗ）１０９の２種類が用意されている。
【００２６】
ここで、Ｄ／Ａ変換回路（Ｈｉｇｈ）１１０及びＤ／Ａ変換回路（Ｌｏｗ）１０９を図２、３に示す。図２はＤ／Ａ変換回路（Ｌｏｗ）１０９を示し、スイッチ機能を担うＭＯＳトランジスタ（２００〜２０５）は、ｎチャネル型トランジスタで構成され、デジタル信号の同じビット桁に対応するＭＯＳトランジスタはそれぞれデジタルデータの信号線（２０６〜２０９）で接続されており、それぞれのＭＯＳトランジスタがスイッチとして働くことによって、Ｖｒｅｆ１〜Ｖｒｅｆ４の何れかの電圧が出力される。
【００２７】
図３はＤ／Ａ変換回路（Ｈｉｇｈ）１１０を示し、スイッチ機能を担うＭＯＳトランジスタ（３００〜３０５）は、ｐチャネル型トランジスタで構成され、デジタル信号の同じビット桁に対応するＭＯＳトランジスタはそれぞれデジタルデータの信号線（３０６〜３０９）で接続されており、それぞれのＭＯＳトランジスタがスイッチとして働くことによって、Ｖｒｅｆ１〜Ｖｒｅｆ４の何れかの電圧が出力される
次に、図５に示す回路模式図は、本発明に係るＤ／Ａ変換回路（Ｌｏｗ）１０９の回路模式図である。ただし本発明に係るＤ／Ａ変換回路（Ｈｉｇｈ）１１０の回路模式図も同じ構造であるため図示しない。同図に示すようにＤ／Ａ変換回路に入力されるデジタル信号の同じビット桁に対応するＭＯＳトランジスタのゲート電極はそれぞれ、ポリシリコンを用いてゲート電極と同じ層で接続されている。つまりゲート電極をポリシリコンで直接接続することにより図４に示すように、従来ゲート電極間を接続するために用いていたメタル配線の一層が不要になる。さらに従来の回路の例で示した図４中のＬで示していた距離をとらないで済むため、従来のＤ／Ａ変換回路に比べて、回路面積を縮小することが可能になる。
【００２８】
次に、図６を用いて、本発明に係るソースドライバの説明をする。図６は本発明に係るソースドライバの回路構成図である。ラッチ回路（６００、６１１）は図１で示したラッチ回路（１１３）に、レベルシフタ（６０１、６１０）及びバッファ（６０２、６０８）はレベルシフタ・バッファ（１１１、１１２）に、さらにＤ／Ａ変換回路（Ｈｉｇｈ）６０３はＤ／Ａ変換回路（Ｈｉｇｈ）１１０に、Ｄ／Ａ変換回路（Ｌｏｗ）６０９はＤ／Ａ変換回路（Ｌｏｗ）１０９に相当する。
【００２９】
振幅決定回路６０４はバッファ６０２の負電源として入力する電圧を出力する回路であり、Ｄ／Ａ変換回路（Ｈｉｇｈ）６０２のｐチャネル型トランジスタのゲート電極にその電圧を印加しても、ｐチャネル型トランジスタ間の寄生トランジスタがＯＮしない電圧をバッファ６０２に出力する回路である。
バッファ６０２はレベルシフタ６０１から入力されたデジタル信号に基づいて負電源端子６１３から入力された電圧を、Ｄ／Ａ変換回路（Ｈｉｇｈ）のｐチャネル型ＭＯＳトランジスタをＯＮ状態にさせる電圧として出力し、正電源端子６１２から入力された電圧を、Ｄ／Ａ変換回路（Ｈｉｇｈ）６０３のＭＯＳトランジスタをＯＦＦ状態にさせる電圧として出力する。
【００３０】
すなわち、正電源端子６１２から入力される電圧を最大電圧、負電源端子６１３から入力される電圧を最小電圧とした振幅の電圧がＤ／Ａ変換回路（Ｈｉｇｈ）６０３に入力される。
本明細書では上記バッファ６０２の正電源端子から入力される電圧は、本液晶駆動回路の電源電圧（ＡＶＤＤ）とする。
【００３１】
ボルテージフォロア６０５は振幅決定回路６０４から出力された所定の電圧を安定的にバッファ６０２に供給するための回路である。
振幅決定回路６０６はバッファ６０８の正電源として入力する電圧を出力する回路であり、Ｄ／Ａ変換回路（Ｌｏｗ）６０９のｎチャネル型トランジスタのゲート電極にその電圧を印加しても、ｎチャネル型トランジスタ間の寄生トランジスタがＯＮしない電圧をバッファ６０８に出力する回路である。
【００３２】
バッファ６０８はレベルシフタ６１０から入力されたデジタル信号に基づいて正電源端子６１４から入力された電圧を、Ｄ／Ａ変換回路（Ｌｏｗ）６０９のｎチャネル型トランジスタをＯＮ状態にさせる電圧として出力し、負電源端子６１５から入力された電圧を、Ｄ／Ａ変換回路（Ｌｏｗ）６０９のｎチャネル型トランジスタをＯＦＦ状態にさせる電圧として出力する。
【００３３】
すなわち、正電源端子６１４から入力される電圧を最大電圧、負電源端子６１５から入力される電圧を最小電圧とした振幅の電圧がＤ／Ａ変換回路（Ｌｏｗ）６０９に入力される。
本明細書では上記バッファ６０８の負電源端子から入力される電圧は、接地電圧（ＡＶＳＳ）とする。
【００３４】
ボルテージフォロア６０７は振幅決定回路６０６から出力された所定の電圧を安定的にバッファ６０８に供給するための回路である。
なお本明細書では、Ｄ／Ａ変換回路（Ｈｉｇｈ）１１０を構成するｐチャネル型トランジスタの基板電位は、液晶駆動回路の電源電圧（以後「ＡＶＤＤ」とする）に保たれ、Ｄ／Ａ変換回路（Ｌｏｗ）１０９を構成するｎチャネル型トランジスタの基板電位は接地電圧（以後「ＡＶＳＳ」とする）に保たれているものとする。
【００３５】
（実施の形態１）
本発明の実施の形態１に係る振幅決定回路６０４及び、振幅決定回路６０６を以下に図を用いて説明する。図７に示す回路は、振幅決定回路６０４及び振幅決定回路６０６の両機能を備えた回路であり、同図に示すように、安定的に一定の電圧を供給するバンドギャップリファレンス及びカレントミラー回路を備える。カレントミラー回路は同図に示すように、ｐチャネル型トランジスタ（７００、７０１）、ｎチャネル型トランジスタ（７０３、７０２）、抵抗値Ｒ1を持つ抵抗７０６，抵抗値Ｒ2を持つ抵抗７０７、抵抗値Ｒ3を持つ抵抗７０８及び、液晶駆動回路の電源電圧（ＡＶＤＤ）を供給する電源７０４を備える。
【００３６】
ここで、図のＶ1及び、Ｖ2で示される電圧は次のように表すことができる。ただしバンドギャップリファレンス７０５から出力する電圧はＶbとする。
Ｖ1＝（（Ｒ1＋Ｒ2）／Ｒ1）＊Ｖb、Ｖ2＝ＡＶＤＤ−（Ｒ3／Ｒ1）Ｖb
このように、同回路を用いると、抵抗（７０６〜７０８）および、バンドギャップリファレンス７０５の出力電圧値、電源７０４の電圧値を調整することによってＶ1及び、Ｖ2を調整し、所望の電圧を安定的に出力することが可能になり、例えば、シミュレーション等で、Ｄ／Ａ変換回路（Ｈｉｇｈ）６０３、及びＤ／Ａ変換回路（Ｌｏｗ）６０９を構成するＭＯＳトランジスタのゲート電極に印加しても、それらのＭＯＳトランジスタ間の寄生トランジスタがＯＮしないような電圧を求め、その値をＶ1及び、Ｖ2として安定的に出力させることが可能になる。
【００３７】
このような、ＭＯＳトランジスタ間に寄生トランジスタがＯＮしないような電圧の一例としては例えば、Ｖ1＝ＡＶＤＤ／２、Ｖ2＝ＡＶＤＤ／２が挙げられる。
【００３８】
（実施の形態２）
本発明の実施の形態２に係る振幅決定回路６０４及び、振幅決定回路６０６を以下に図を用いて説明する。図８に示す振幅決定回路８００は、振幅決定回路６０４の機能を備えた回路である。ここで同回路に含まれる測定用寄生トランジスタ（８００〜８０３）の説明をする。
測定用寄生トランジスタのソース・ドレインでの断面構造図を図１７に示す。測定用寄生トランジスタとは、Ｄ／Ａ変換回路（Ｈｉｇｈ）およびＤ／Ａ変換回路（Ｌｏｗ）（図２、図３）の異なるトランジスタのソース・ドレイン間で発生すると予測される寄生トランジスタを模擬的に測定用に作成したものである。同図に示すように、測定用寄生トランジスタ１７０９は、ソース１７０７、ソース電極１７０６、ゲート１７００、ゲート電極１７０１、ドレイン１７０３、ドレイン電極１７０２、絶縁膜１７０８、１７０４、１７０５、基板１７０９から構成され、ゲート電極下の絶縁膜１７０５の厚さは、フィールド領域での絶縁膜（１７０４，１７０８）の厚さと同じように設計されている。ここで、図１７に示される測定用寄生トランジスタ１７０９の断面は、図５における５０６・５０９間または５０７・５０８間の断面に相当する。
【００３９】
図８に示す回路は、上記ような測定用寄生トランジスタ１７０９の構造を備え、ｐチャネル型の特性を持つ測定用寄生トランジスタを用いて、そのトランジスタがＯＮするゲート電圧に基づいて、Ｄ／Ａ変換回路（Ｈｉｇｈ）６０３に寄生トランジスタがＯＮしないようなゲート電圧をＤ／Ａ変換回路（Ｈｉｇｈ）６０３に出力する回路である。
同図に示すように、複数の電圧を生成するための、電源８０１及びラダー抵抗８１２と、所定のタイミングでＭＯＳスイッチ８０２をＯＮして生成した複数の電圧をそれぞれ、測定用寄生トランジスタ（８０３〜８０６）のゲートに印加して、測定用寄生トランジスタ（８０３〜８０６）がＯＮしたか否かを記憶するラッチ回路（８０７〜８１０）と、ラッチした結果に基づいて、ＯＮしなかった測定用寄生トランジスタに印可されている電圧よりも高い電圧を１つ選択してボルテージフォロア６０５に出力する選択回路８１１から構成される。
【００４０】
例えば、所定のタイミングで、ＭＯＳスイッチ８０２をＯＮ状態にして、測定用寄生トランジスタ（８０３〜８０６）のゲートに、それぞれ図に示すように８１７〜８２０に現れる電圧を印加して、測定用寄生トランジスタ８０５、及び８０６がＯＮ状態になった場合、ラッチ回路８０７〜８１０にはそれぞれ、「０」、「０」、「１」、「１」の情報が記憶される。次に選択回路８１１はそれぞれのラッチ回路から出力された「０」、「０」、「１」、「１」の情報に基づいて、８１３〜８１６に現れる電圧のうち、測定用寄生トランジスタがＯＮしなかった電圧のうち最小の電圧である８１８での電圧より、測定用寄生トランジスタ（８０３〜８０６）の閾値分だけ高い電圧を示す、８１４に現れる電圧を選択して、ボルテージフォロア６０５に出力する。
【００４１】
このようにして、振幅決定回路８００はＤ／Ａ変換回路（Ｈｉｇｈ）６０３に寄生トランジスタがＯＮしない電圧を、Ｄ／Ａ変換回路（Ｈｉｇｈ）６０３を構成するＭＯＳトランジスタがＯＮ状態になる場合のゲート電圧として出力することが可能になる。
図９に示す回路は、上記ような測定用寄生トランジスタ１７０９の構造を備え、ｎチャネル型の特性を持つ測定用寄生トランジスタを用いて、そのトランジスタがＯＮするゲート電圧を測定しそれに基づいて、Ｄ／Ａ変換回路（Ｌｏｗ）６０９に寄生トランジスタがＯＮしないようなゲート電圧をＤ／Ａ変換回路（Ｌｏｗ）６０９に出力する回路である。
【００４２】
同図に示すように振幅決定回路９００は、複数の電圧を生成するための、電源９０１及びラダー抵抗９１２と、所定のタイミングでＭＯＳスイッチ９０２をＯＮして生成した複数の電圧をそれぞれ、測定用寄生トランジスタ（９０３〜９０６）のゲートに印加して、測定用寄生トランジスタ（９０３〜９０６）がＯＮしたか否かを記憶するラッチ回路（９０７〜９１０）と、ラッチした結果に基づいて、ＯＮしなかった測定用寄生トランジスタに印可されている電圧よりも低い電圧を１つ選択して配線（９１３〜９１６）のうち何れかからボルテージフォロア６０７に出力する選択回路９１１から構成される。
【００４３】
例えば、所定のタイミングで、ＭＯＳスイッチ９０２をＯＮ状態にして、測定用寄生トランジスタ（９０３〜９０６）のゲートに、それぞれ図に示すように９１７〜９２０に現れる電圧を印加して、測定用寄生トランジスタ９０３、及び９０４がＯＮ状態になった場合、ラッチ回路９０７〜９１０にはそれぞれ、「１」、「１」、「０」、「０」の情報が記憶される。次に選択回路９１１はそれぞれのラッチ回路から出力された「１」、「１」、「０」、「０」の情報に基づいて、９１３〜９１６に現れる電圧のうち、測定用寄生トランジスタＯＮしなかった電圧のうち最大の電圧である９１９に現れる電圧より、測定用寄生トランジスタ（９０３〜９０６）の閾値分だけ低い電圧を示す９１５に現れる電圧を選択して、ボルテージフォロア６０７に出力する。
【００４４】
このようにして、振幅決定回路９００はＤ／Ａ変換回路（Ｌｏｗ）６０９に寄生トランジスタがＯＮしない電圧を、Ｄ／Ａ変換回路（Ｌｏｗ）６０９を構成するＭＯＳトランジスタがＯＮ状態になる場合のゲート電圧として出力することが可能になる。
【００４５】
（実施の形態３）
本発明の実施の形態３に係る振幅決定回路１００４及び、振幅決定回路１１００を以下に図を用いて説明する。図１０に示す振幅決定回路１００４は、振幅決定回路６０４の機能を備えた回路である。
同図に示す回路は、前述のような測定用寄生トランジスタ１７０９の構造を備えた、ｐチャネル型の特性を持つ測定用寄生トランジスタ１０００を用いて、Ｄ／Ａ変換回路（Ｈｉｇｈ）６０３内の寄生トランジスタがＯＮしないような電圧を生成する回路である。
【００４６】
同図に示すように振幅決定回路１００４は、電流源１００２をゲート電極と接続しソースをＡＶＤＤの電圧を示す電源１００３と接続した測定用寄生トランジスタ１０００と、測定用寄生トランジスタ１０００のドレインと電流源の間に所定のＯＮ抵抗値を有するｐチャネル型トランジスタ１００１を配置し、ｐチャネル型トランジスタ１００１と測定用寄生トランジスタ１０００のドレイン間の電位をボルテージフォロア６０５に出力するように設計された回路である。
【００４７】
ここで電流源１００２は測定用寄生トランジスタ１０００がＯＮ状態になるような電流を供給する機能を持つように設計する。このため、ボルテージフォロア６０５に供給される電圧は、測定用寄生トランジスタ１０００がＯＮ状態になるためのゲート電圧より、ｐチャネル型トランジスタ１００１のＯＮ抵抗の値だけ高い電圧となる。
このようにして、振幅決定回路１００４はＤ／Ａ変換回路（Ｈｉｇｈ）６０３に寄生トランジスタがＯＮしない電圧を、Ｄ／Ａ変換回路（Ｈｉｇｈ）６０３を構成するＭＯＳトランジスタがＯＮ状態になる場合のゲート電圧として出力することが可能になる。
【００４８】
図１１に示す振幅決定回路１１００は、振幅決定回路６０６の機能を備えた回路である。
同図に示す回路は、前述のような測定用寄生トランジスタ１７０９の構造を備えた、ｎチャネル型の特性を持つ測定用寄生トランジスタ１１０２を用いて、Ｄ／Ａ変換回路（Ｌｏｗ）６０９内の寄生トランジスタがＯＮしないような電圧を生成する回路である。
【００４９】
同図に示すように振幅決定回路１１００は、電流源１１０１をゲート電極と接続しドレインを接地した測定用寄生トランジスタ１１０２と、測定用寄生トランジスタ１１０２のソースと電流源１１０１の間に所定のＯＮ抵抗値を有するｎチャネル型トランジスタ１１０３を配置し、ｎチャネル型トランジスタ１１０３と測定用寄生トランジスタ１１０２のドレイン間の電位をボルテージフォロア６０７に出力するように設計された回路である。
【００５０】
ここで電流源１１０１は測定用寄生トランジスタ１１０２がＯＮ状態になるような電流を供給する機能を持つように設計する。このため、ボルテージフォロア６０７に供給される電圧は、測定用寄生トランジスタ１１０２がＯＮ状態になるためのゲート電圧より、ｎチャネル型トランジスタ１１０３のＯＮ抵抗の値だけ低い電圧となる。
このようにして、振幅決定回路１１００はＤ／Ａ変換回路（Ｌｏｗ）６０９に寄生トランジスタがＯＮしない電圧を、Ｄ／Ａ変換回路（Ｌｏｗ）６０９を構成するＭＯＳトランジスタがＯＮ状態になる場合のゲート電圧として出力することが可能になる。
【００５１】
（実施の形態４）
本発明の実施の形態４に係る振幅決定回路１２００及び、振幅決定回路１３００を以下に図を用いて説明する。
図１２に示す振幅決定回路１２００は、振幅決定回路６０４の機能を備えた回路である。
同図に示す回路は、前述のような測定用寄生トランジスタ１７０９の構造を備えた、ｐチャネル型の特性を持つ測定用寄生トランジスタ１２０２を用いて、Ｄ／Ａ変換回路（Ｈｉｇｈ）６０３内の寄生トランジスタがＯＮしないような電圧を生成する回路である。
【００５２】
同図に示すように振幅決定回路１２００は、電流源１２０３をゲート電極及びドレインと接続しソースを電源１２０１と接続した測定用寄生トランジスタ１２０２を備え、さらに測定用寄生トランジスタ１２０２のゲート電極及びドレインは、所定の抵抗値を示すダイオード１２０５を介して、ｐチャネル型トランジスタ１２０４のドレインと接続されている。ここでｐチャネル型トランジスタ１２０４のＯＮ抵抗値は、測定用寄生トランジスタ１２０２のＯＮ抵抗値よりも大きくなるように設計する。ｐチャネル型トランジスタ１２０４のソースは所定の電源と接続され、さらにゲート電極は所定の電圧を示す電源１２０６と接続されており、ｐチャネル型トランジスタ１２０４は常にＯＮ状態に保たれている。
【００５３】
また、ｐチャネル型トランジスタ１２０４のドレインとダイオード１２０５の中点はボルテージフォロア６０５に接続される。
ここで電流源１２０３は測定用寄生トランジスタ１２０２がＯＮ状態になるような電流を供給する機能を持つように設計しているため、ボルテージフォロア６０５に供給される電圧は、測定用寄生トランジスタ１２０２がＯＮ状態になるためのゲート電圧より、ダイオード１２０５の抵抗の値だけ高い電圧となる。
【００５４】
このようにして、振幅決定回路１２００はＤ／Ａ変換回路（Ｈｉｇｈ）６０３内の寄生トランジスタがＯＮしない電圧を、Ｄ／Ａ変換回路（Ｈｉｇｈ）６０３を構成するＭＯＳトランジスタがＯＮ状態になる場合のゲート電圧として出力することが可能になる。
さらに、トランジスタ１２０４のＯＮ抵抗は測定用寄生トランジスタ１２０２のＯＮ抵抗よりも大きくなるように設計する。このために、電流源１２０３の電圧降下により測定用トランジスタ１２０２がＯＮ状態にならない場合にのみ、トランジスタ１２０４が導通することになる。
【００５５】
図１３に示す振幅決定回路１３００は、振幅決定回路６０６の機能を備えた回路である。
同図に示す回路は、前述のような測定用寄生トランジスタ１７０９の構造を備えた、ｎチャネル型の特性を持つ測定用寄生トランジスタ１３０２を用いて、Ｄ／Ａ変換回路（Ｌｏｗ）６０９内の寄生トランジスタがＯＮしないような電圧を生成する回路である。
【００５６】
同図に示すように振幅決定回路１３００は、電流源１３０１をゲート電極及びソースと接続しドレインを接地した測定用寄生トランジスタ１３０２を備え、さらに測定用寄生トランジスタ１３０２のゲート電極及びソースは、所定の抵抗値を示すダイオード１３０３を介して、ｎチャネル型トランジスタ１３０４のソースと接続されている。ここでｎチャネル型トランジスタ１３０４のＯＮ抵抗値は、測定用寄生トランジスタ１３０２のＯＮ抵抗値よりも大きくなるように設計する。ｎチャネル型トランジスタ１３０４のゲート電極は所定の電圧を示す電源１３０５と接続されており、ｎチャネル型トランジスタ１３０４は常にＯＮ状態に保たれている。
【００５７】
また、ｎチャネル型トランジスタ１３０４のソースとダイオード１３０３の中点はボルテージフォロア６０７に接続される。
ここで電流源１３０２は測定用寄生トランジスタ１３０２がＯＮ状態になるような電流を供給する機能を持つように設計する。このため、ボルテージフォロア６０７に供給される電圧は、測定用寄生トランジスタ１３０２がＯＮ状態になるためのゲート電圧より、ダイオード１３０３の抵抗の値だけ高い電圧となる。
【００５８】
このようにして、振幅決定回路１３００はＤ／Ａ変換回路（Ｌｏｗ）６０９内の寄生トランジスタがＯＮしない電圧を、Ｄ／Ａ変換回路（Ｌｏｗ）６０９を構成するＭＯＳトランジスタがＯＮ状態になる場合のゲート電圧として出力することが可能になる。
さらに、トランジスタ１３０４のＯＮ抵抗は測定用寄生トランジスタ１３０２のＯＮ抵抗よりも大きくなるように設計しているために、電流源１３０１の電圧降下により測定用トランジスタ１３０２がＯＮ状態にならない場合にのみ、トランジスタ１３０４が導通することになる。
【００５９】
（実施の形態５）
本発明の実施の形態４に係る振幅決定回路１４００及び、振幅決定回路１５００を以下に図を用いて説明する。図１４に示す振幅決定回路１４００は、振幅決定回路６０４の機能を備えた回路である。
同図に示すように振幅決定回路１４００は、Ｄ／Ａ変換回路（Ｈｉｇｈ）６０３のスイッチ回路（図３、３００〜３０５）を構成するｐチャネル型トランジスタと同じサイズで設計されたｐチャネル型トランジスタ１４０１、１４０２を直列に接続して、それぞれのゲート間を接続して電流源１４０３及びボルテージフォロア６０５と接続し、さらに一端のトランジスタのドレインを電流源１４０３と接続し、他端のトランジスタのソースを液晶駆動回路の電源電圧（ＡＶＤＤ）を供給する電源１４０４と接続する。
【００６０】
電流源１４０３はｐチャネル型トランジスタ１４０１、１４０２がＯＮ状態になるような電圧をゲート電極に供給するように設計する。そのため、ボルテージフォロア６０５にはｐチャネル型トランジスタ１４０１、１４０２が直列に接続された場合にＯＮ状態になるために必要なゲート電圧が出力される。
同図では、ｐチャネル型トランジスタ１４０１、１４０２の二つのトランジスタを直列に接続した例を示したが、接続するトランジスタの数は、Ｄ／Ａ変換回路（Ｈｉｇｈ）６０３に入力されるデジタル信号のビット桁数と同じ数とする。Ｄ／Ａ変換回路（Ｈｉｇｈ）６０３では前述のように、入力されるデジタル信号のビット桁数と同じ数のｐチャネル型トランジスタのスイッチを経て、アナログ電圧が出力される。このため、振幅決定回路１４００は、その数のｐチャネル型トランジスタを直列に接続してＯＮ状態になるための電圧を生成して、ボルテージフォロア６０５に出力することにより、Ｄ／Ａ変換回路（Ｈｉｇｈ）６０３がスイッチ回路として機能することが保障され、さらにそのような電圧であればＤ／Ａ変換回路（Ｈｉｇｈ）６０３内の寄生トランジスタはＯＮしないと考えられる。
【００６１】
図１５に示す振幅決定回路１５００は、振幅決定回路６０６の機能を備えた回路である。
同図に示すように振幅決定回路１５００は、Ｄ／Ａ変換回路（Ｌｏｗ）６０９のスイッチ回路（図２、２００〜２０５）を構成するｎチャネル型トランジスタと同じサイズで設計されたｎチャネル型トランジスタ１５０２、１５０３を直列に接続して、それぞれのゲート間を接続して電流源１５０１及びボルテージフォロア６０７と接続し、さらに一端のトランジスタのソースを電流源１５０１と接続し、他端のトランジスタのソースを接地する。
【００６２】
電流源１５０１はｎチャネル型トランジスタ１５０２、１５０３がＯＮ状態になるような電圧をゲート電極に供給するように設計する。そのため、ボルテージフォロア６０７にはｎチャネル型トランジスタ１５０２、１５０３が直列に接続された場合にＯＮ状態になるために必要なゲート電圧が出力される。
同図では、ｎチャネル型トランジスタ１５０２、１５０３の二つのトランジスタを直列に接続した例を示したが、接続するトランジスタの数は、Ｄ／Ａ変換回路（Ｌｏｗ）６０９に入力されるデジタル信号のビット桁数と同じ数とする。Ｄ／Ａ変換回路（Ｌｏｗ）６０９では前述のように、入力されるデジタル信号のビット桁数と同じ数のｎチャネル型トランジスタのスイッチを経て、アナログ電圧が出力されるため、振幅決定回路１５００は、その数のｎチャネル型トランジスタを直列に接続してＯＮ状態になるための最低限の電圧を生成して、ボルテージフォロア６０７に出力することにより、Ｄ／Ａ変換回路（Ｌｏｗ）６０９がスイッチ回路として機能することが保障され、さらにそのような低電圧下であればＤ／Ａ変換回路（Ｌｏｗ）６０９内の寄生トランジスタはＯＮしないと考えられる。
【００６３】
（補足）
（１）実施の形態２、３、４、５で示した振幅決定回路に以下に説明するような機能を持つ回路を付加してもよい。
図１６に示す回路は実施の形態２、３、４、５で示した振幅決定回路に電圧比較器（１６００、１６０１）およびスイッチ（１６０８，１６０９）を付加した回路である。電圧比較器１６００は、液晶駆動回路の電源電圧（ＡＶＤＤ）と、Ｄ／Ａ変換回路（Ｈｉｇｈ）６０３のトランジスタに印加しても寄生トランジスタがＯＮしない電圧として予め定められた所定の基準電圧１６０３とを比較して、液晶駆動回路の電源電圧（ＡＶＤＤ）１６０２が基準電圧１６０３より低い場合には、ボルテージフォロア６０５の電源を切って省電力を図り、スイッチ１６０８を操作して接地電圧（ＡＶＳＳ）１６０６を、Ｄ／Ａ変換回路（Ｈｉｇｈ）６０３に出力する機能を有する。また反対に液晶駆動回路の電源電圧（ＡＶＤＤ）１６０２が基準電圧１６０５より高い場合には、ボルテージフォロア６０７の電源を入れ、スイッチ１６０８を操作して振幅決定回路からボルテージフォロア６０５に出力される電圧を、Ｄ／Ａ変換回路（Ｈｉｇｈ）６０３に出力する機能を有する。
【００６４】
電圧比較器１６０１は、液晶駆動回路の電源電圧（ＡＶＤＤ）１６０４と、Ｄ／Ａ変換回路（Ｌｏｗ）６０９のトランジスタに印加しても寄生トランジスタがＯＮしない電圧として予め定められた所定の基準電圧１６０５とを比較して、液晶駆動回路の電源電圧（ＡＶＤＤ）１６０４が基準電圧１６０５より低い場合には、ボルテージフォロア６０７の電源を切って省電力を図り、スイッチ１６０９を操作して液晶駆動回路の電源電圧（ＡＶＤＤ）１６０４を、Ｄ／Ａ変換回路（Ｌｏｗ）６０９に出力する機能を有する。また反対に液晶駆動回路の電源電圧（ＡＶＤＤ）１６０４が基準電圧１６０５より高い場合には、ボルテージフォロア６０７の電源を入れ、スイッチ１６０９を操作して振幅決定回路からボルテージフォロア６０７に出力される電圧を、Ｄ／Ａ変換回路（Ｌｏｗ）６０９に出力する機能を有する。
【００６５】
（２）実施の形態３で、トランジスタ１００１，１１０３を用いる代わりに所定の抵抗値を持つ抵抗、あるいはダイオードを用いてもよい。
（３）実施の形態４で、ダイオード１２０５、１３０３を用いる代わりに、所定の抵抗値をもつ抵抗、あるいは所定のＯＮ抵抗値をもつトランジスタを用いてもよい。
（４）実施の形態５で、接続するトランジスタの数は、Ｄ／Ａ変換回路に入力されるデジタル信号のビット桁数と同じ数とするとしたが、Ｄ／Ａ変換回路に入力されるデジタル信号のビット桁数より多くてもよい。
【００６６】
（５）上記の全ての実施の形態において、ＭＯＳトランジスタの電極または寄生トランジスタのゲート電極は、ポリシリコンで形成されている実施例を説明したが、本発明はこれに限られるものではなく、例えばサリサイド構造のゲート電極によって形成されているものであってもよい。
【産業上の利用可能性】
【００６７】
本発明に係る液晶駆動回路は、駆動回路内のＤ／Ａ変換回路を構成する寄生トランジスタをＯＮさせることなく、回路面積の縮小を図ることが可能であるため、液晶表示装置等に有用である。
【図面の簡単な説明】
【００６８】
【図１】アクティブマトリクス方式の代表例であるＴＦＴ（薄膜トランジスタ）方式の液晶表示装置のブロック構成図である。
【図２】Ｄ／Ａ変換回路（Ｈｉｇｈ）１１０の回路図の例である。
【図３】Ｄ／Ａ変換回路（Ｌｏｗ）１０９の回路図の例である。
【図４】従来例のＤ／Ａ変換回路の模式図である。
【図５】本発明に係るＤ／Ａ変換回路の模式図である。
【図６】ソースドライバの回路構成図である。
【図７】振幅決定回路の回路図である。
【図８】振幅決定回路の回路図である。
【図９】振幅決定回路の回路図である。
【図１０】振幅決定回路の回路図である。
【図１１】振幅決定回路の回路図である。
【図１２】振幅決定回路の回路図である。
【図１３】振幅決定回路の回路図である。
【図１４】振幅決定回路の回路図である。
【図１５】振幅決定回路の回路図である。
【図１６】振幅決定回路の回路図である。
【図１７】測定用寄生トランジスタの構成図である。
【符号の説明】
【００６９】
１００  液晶表示部
１０１  コントローラー
１０２  対向電極
１０３  ゲートドライバ
１０４  ＴＦＴ
１０５  画素電極
１０６  画素領域
１０７  液晶
１０８  画素容量
１０９  Ｄ／Ａ変換回路（Ｌｏｗ）
１１０  Ｄ／Ａ変換回路（Ｈｉｇｈ）
１１１、１１２  レベルシフタ・バッファ
１１３  ラッチ回路
１１４  ソースドライバ
１１５  基準電圧生成回路
１１６  ゲート信号ライン
１１７  ソース信号ライン
２００〜２０５  ｎチャネル型トランジスタ
３００〜３０５  ｐチャネル型トランジスタ
【図１】
2005181763.tif 000003
【図２】
2005181763.tif 000004
【図３】
2005181763.tif 000005
【図４】
2005181763.tif 000006
【図５】
2005181763.tif 000007
【図６】
2005181763.tif 000008
【図７】
2005181763.tif 000009
【図８】
2005181763.tif 000010
【図９】
2005181763.tif 000011
【図１０】
2005181763.tif 000012
【図１１】
2005181763.tif 000013
【図１２】
2005181763.tif 000014
【図１３】
2005181763.tif 000015
【図１４】
2005181763.tif 000016
【図１５】
2005181763.tif 000017
【図１６】
2005181763.tif 000018
【図１７】
2005181763.tif 000019