(57)【要約】      （修正有）【課題】狭く離間された近接する金属ライン間に選択的にエアーギャップを形成する。【解決手段】犠牲層３と、ライナー層２とからなる積層体を形成する。積層体に配線溝を形成する。ライナー層２の配線溝に臨む部分を酸素含有プラズマにより酸化し局所酸化部７を形成する。配線溝にバリア層とＣｕ配線層を形成する。局所酸化部７を蒸気ＨＦでエッチングし、更に、犠牲層３をエッチングして、犠牲層３とバリア層の界面近傍にエアーギャップ４を形成する。【選択図】図２
2005175435.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置内にエアーギャップを形成する方法であって、
該半導体装置は積層体を有し、該積層体はサブ積層体を少なくとも１回繰り返したものを含み、該サブ積層体は、ライナー材料からなるライナー層と、犠牲層材料からなる犠牲層とを有する方法において、
上記ライナー材料は、第１エッチング物質に対して耐性があり、
上記第１エッチング物質は、上記犠牲層材料をエッチングすることができ、
上記方法は、
ａ）第２エッチング物質で上記積層体にホールをドライエッチング形成する工程と、
ｂ）局所的にライナー層（２）の特性を化学的に変化させ、これにより、上記ライナー層（２）の一部が局所的に変換され、第１エッチング物質によりエッチング可能とする工程と、
ｃ）伝導性材料からなり、バリアー層により犠牲層から離間されている場合もあるライン（１）を上記ホールに形成する工程と、を有し、
上記ライン（１）、及びバリアー層が存在する場合はバリアー層は、第１エッチング物質に対して耐性を有し、
上記方法は、さらに
ｄ）上記積層体に第１エッチング物質をさらし、それによりエアーギャップが上記ラインの近傍に形成される工程を有することを特徴とする方法。
【請求項２】
上記ライナー層（２）は、上記犠牲層（３）の上に配置され、ハードマスク層として機能することを特徴とする請求項１記載の方法。
【請求項３】
上記ライナー層（２）は、上記犠牲層（３）の上及び下に配置されることを特徴とする請求項１記載の方法。
【請求項４】
上記犠牲層の下に配置されたライナー層がエッチング停止層として作用し、該エッチング停止層は化学的に変換されることがないことを特徴とする請求項１〜３のいずれかに記載の方法。
【請求項５】
上記工程（ｃ）は、
i  バリアー層を積層させるサブ工程と、
ii  バリアー層の上面に電気伝導性材料の層を積層させるサブ工程と、
iii  積層体の上面に除去技術を適用することにより、伝導性材料及びバリアー層の過剰堆積部分を取り除くサブ工程とからなり、
少なくとも１つの埋設されたラインが形成されることを特徴とする請求項１記載の方法。
【請求項６】
上記工程（ｄ）を行う前に、上記ラインの照射部分上に保護層が積層されることを特徴とする請求項１〜５のいずれかに記載の方法。
【請求項７】
上記伝導性材料が、金属、カーボンナノチューブ、及び伝導性ポリマーからなる群から選択されることを特徴とする請求項１〜６のいずれかに記載の方法。
【請求項８】
上記伝導性材料がＣｕ、Ａｕ若しくはＡｇであることを特徴とする請求項１〜７のいずれかに記載の方法。
【請求項９】
上記積層体が、さらに基盤層（９）を含むことを特徴とする請求項１〜８のいずれかに記載の方法。
【請求項１０】
上記積層体にホールをエッチング形成する工程と、局所的にライナー層の特性を化学的に変換する工程とを同時に行うことを特徴とする請求項１〜９のいずれかに記載の方法。
【請求項１１】
上記ライナー層材料が局所的に上記犠牲層材料に変換されることを特徴とする請求項１〜１０のいずれかに記載の方法。
【請求項１２】
上記ライナー層の化学的及び／又は機械的に変換された部分が、面内において１μｍより小さい大きさを有することを特徴とする請求項１〜１１のいずれかに記載の方法。
【請求項１３】
上記ハードマスク層の化学的及び／又は機械的に変換された部分が、面内において５００ｎｍより小さい大きさを有することを特徴とする請求項１２記載の方法。
【請求項１４】
上記ハードマスク層の化学的及び／又は機械的に変換された部分が、面内において１００ｎｍより小さい大きさを有することを特徴とする請求項１３記載の方法。
【請求項１５】
上記ハードマスク層の化学的及び／又は機械的に変換された部分が、面内において１０ｎｍより小さい大きさを有することを特徴とする請求項１４記載の方法。
【請求項１６】
上記積層体が、シングル若しくはデュアルダマシンスタックであることを特徴とする請求項１〜１５のいずれかに記載の方法。
【請求項１７】
上記基盤層が、上記第２エッチング物質に対して耐性を有することを特徴とする請求項１〜１６のいずれかに記載の方法。
【請求項１８】
上記基盤層が、上記第１エッチング物質に対して耐性を有することを特徴とする請求項１〜１７のいずれかに記載の方法。
【請求項１９】
上記犠牲層材料が酸化シリコン（ＳｉＯ２）であることを特徴とする請求項１〜１８のいずれかに記載の方法。
【請求項２０】
上記ライナー層材料がシリコンカーバイド（ＳｉＣ）であることを特徴とする請求項１〜１９のいずれかに記載の方法。
【請求項２１】
上記第２エッチング物質が、酸素を含有するドライエッチングプラズマであることを特徴する請求項１〜２０のいずれかに記載の方法。
【請求項２２】
上記の酸素含有プラズマが、さらに（ハイドロ）フルオロカーボン化合物を含有することを特徴とする請求項２１記載の方法。
【請求項２３】
上記（ハイドロ）フルオロカーボン化合物が、ＣＦ４、ＣＨＦ３又はＣ４Ｆ８であることを特徴とする請求項２２記載の方法。
【請求項２４】
上記第１エッチング物質が、フッ酸（ＨＦ）を含有することを特徴とする請求項１〜２１のいずれかに記載の方法。
【請求項２５】
上記フッ酸が、４９％ＨＦ溶液であることを特徴とする請求項２４記載の方法。
【請求項２６】
上記フッ酸が、ＨＦ蒸気であること特徴とする請求項２４記載の方法。
【請求項２７】
上記ホールが、後工程（ＢＥＯＬ）において形成されることを特徴とする請求項１〜２６のいずれかに記載の方法。
【請求項２８】
上記基盤層が、埋設された金属ラインを含むことを特徴とする請求項９〜２７のいずれかに記載の方法。
【請求項２９】
上記の埋設された金属ライン及び上記金属ラインが、電気的コンタクト層を形成することを特徴とする請求項９〜２８のいずれかに記載の方法。
【請求項３０】
半導体装置にエアーギャップ（４）を形成する方法であって、
i  請求項９〜２８のいずれかに係る方法を、それ以前の請求項のいずれかに記載された積層体に適用する工程と、
ii  工程iにより得られたエアーギャップ構造体上に、それ以前の請求項のいずれかに記載された次の積層体を形成する工程とを繰り返し行うことを特徴とする方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体プロセスの分野に関連する。より詳細には、ミクロ及びナノ電気機械システム（ＭＥＭＳ、ＮＥＭＳ）の製造方法、及び配線のための低誘電率絶縁体の製造方法に関する。
【０００２】
また、本発明は、半導体装置におけるエアーギャップ集積の分野の研究に貢献する。
【背景技術】
【０００３】
半導体装置においてエアーギャップを使用することは知られている。ＭＥＭＳ及びＮＥＭＳ装置において、一般的にキャビティ状のエアーギャップが配置されている。これらのエアーギャップは一般的に上記のような半導体装置の一部であり、機能的役割を果たす。
【０００４】
配線技術において、エアーギャップは非常に有望であると考えられている。この配線技術において、エアーギャップは配線を離間するための誘電体として使用される。ＩＣ技術がスケールダウンするにしたがって、配線は、伝搬遅延、ダイナミック電気消費、近接する金属ライン間のクロストーク降下により発生するシグナルエラーの観点から、最も重大な制限要素となってきている。アルミニウムから銅へと変更することにより、チップ上のワイヤ接続の抵抗が大きく減少する。本発明は、酸化シリコン（ｋ＝４.２）より低い誘電定数を有する材料を導入することにより、ライン間においてより良好な絶縁性を達成することを目的とする。ここで、この酸化シリコンは、キャパシタンス（Ｃ）を減少させる。低誘電率材料（ｋ＜３.０）を製造プロセスに導入することにより、リーク、機械的不安定性、ジュール加熱に関連する多くの問題が発生し、将来のＩＣプロセスの全コストが増加する。
【０００５】
さらに、バリアー層及び中間層により、最終積層体の実効誘電率を増加させる。上記問題に鑑み、また空気が、利用できる最良の絶縁体であることにより、近接する金属ライン間にエアーギャップを形成することに対して強いインセンティブが存在する。
【０００６】
電気的配線を絶縁するため空気を誘電体として使用し、ダイナミック電気消費及びシグナルエラー（例えばクロストーク）と同様ＲＣ遅延が減少することが知られている。
【０００７】
この技術分野において、エアーキャビティを導入する様々な方法が知られている。例えば、
（ｉ）等方性エッチング（ＭＥＭＳに応用する）：これは、ＳｉＯ２犠牲層を溶解するためＨＦを使用することが含まれる。ここで、他の非反応性フィルム（例えばＳｉＣ）をエッチング停止材として使用する。その後、エッチングソースを非共形のＣＶＤ  ＳｉＯ２層によりシールする。
（ii）非等方性エッチング：これは、非等方性ドライエッチングにより材料を除去することが含まれる。このとき、専用のマスクを有すること、その後のドライエッチング及びストリップオペレーションをさらに行うことが必要である。その後、共形のＣＶＤ  ＳｉＯ２は、エアーギャップが形成されるラインの上面に積層され、共形ＣＶＤ  ＳｉＯ２に続いて非共形ＣＶＤ  ＳｉＯ２が積層される。
【０００８】
米国６,２６８,２６１号において、エアーギャップを有する半導体回路を製造する方法が開示されている。このプロセスは、伝導性ライン間に固体状の充填物を有する複数の近接する伝導性ラインを作製する工程と、上記ライン及び充填物上に一以上の層を形成する工程と、層を通って充填物まで延びる一以上のパスウェイを形成する工程と、充填物を、上記パスウェイを通って逃げるガスに変換し、これにより近接するライン間に空気の間隙を形成する工程とを含む。このプロセスにより、伝導性ラインを含む多層半導体回路となる。この半導体回路において、ラインは、それらの間に誘電体である空気を有する。ここで、固体状の充填物を伝導性ライン間に積層させる必要がある。この充填物は、上に層を析出している間安定でなければならない。また、この層においてパスウェイを上方に予め設けることが必要である。そのため、これは、エキストラマスキング及びエッチング工程のような付加的な処理が必要となる。
【０００９】
米国特許第６,５９９,８１４号において、基板のシリコンカーバイド層、特にアモルファスＳｉＣを取り除くための方法が開示されている。最初、酸素含有プラズマをカーバイドシリコン層に接触させることにより、カーバイドシリコン層の照射部分が少なくとも部分的に変換される。その後酸化シリコン層を基板から取り除くことができる。
【特許文献１】米国特許第６,２６８,２６１号
【特許文献２】米国特許第６,５９９,８１４号
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、狭く離間された近接する金属ライン間に選択的にエアーを導入することができる方法を提供することを目的とする。
【００１１】
さらに、本発明は、実質的にスケールによって影響を受けない方法を提供することを目的とする。
【００１２】
また、本発明は、他の最新の技術の方法と比較して、プロセスステップが少ない方法を提供することを目的とする。
【課題を解決するための手段】
【００１３】
半導体装置内にエアーギャップを形成する方法であって、
該半導体装置は積層体を有し、該積層体は、少なくとも１つのサブ積層体を備え、
該サブ積層体は、
ライナー材料からなるライナー層と、
犠牲層材料からなる犠牲層とを含み、
上記ライナー材料は、第１エッチング物質に対して耐性があり、
上記第１エッチング物質は、上記犠牲層材料をエッチングすることができることを特徴とする方法を開示する。
【００１４】
上記犠牲層は、上記ライナー層の下に位置する誘電体層であることが好ましい。
【００１５】
上記犠牲層上に位置するライナー層は、ハードマスク層の機能を有することが好ましい。積層体中で上記犠牲層の下に位置するライナー層は、エッチング停止層として作用し得るが、これは必須ではない。
【００１６】
エアーギャップを形成する方法は、
ａ）第２エッチング物質により積層体にホールをドライエッチング形成する工程と、
ｂ）局所的にライナー層の特性を化学的及び／又は機械的に変化させ、それにより上記ライナー層の一部が局所的に変換され、上記ライナー層の一部を第１エッチング物質によりエッチング可能とする工程と、
ｃ）伝導性材料からなり、バリアー層により犠牲層から離間されている場合もあるラインをホール中に形成する工程とを有し、
上記ライン及びバリアー層が存在する場合はバリアー層が、第１エッチング物質に対して耐性を有し、上記方法はさらに
ｄ）上記積層体に第１エッチング物質をさらし、それによりエアーギャップが上記ラインの近傍に形成される工程とを有することを特徴とする。
【００１７】
好ましい実施の形態において、上記犠牲層上に位置するライナー層だけが、上記第２エッチング物質により局所的に変換され、ホールのエッチングが、上記犠牲層の下に位置するライナー層で停止される。上記犠牲層の下に位置するライナー層は、その後エッチング停止層として作用する。
【００１８】
他の好ましい実施の形態では、上記犠牲層上のライナー層（ハードマスク層として作用する）と、上記犠牲層の下のライナー層（この層はホールのエッチングの間開口される）の両方が、上記第２エッチング物質により局所的に変換される。
【００１９】
あらゆる標準的な技術によりホールにラインを形成してもよい。
【００２０】
工程（ｃ）は、
i  バリアー層を積層させるサブ工程、
ii  バリアー層の上面に電気伝導性材料の層を積層させるサブ工程と、
iii  積層体の上面に除去技術を適用することにより、伝導性材料及びバリアー層の過剰堆積部分を取り除くサブ工程とからなり、少なくとも１つの埋設されたラインが形成されることを特徴とする。
【００２１】
上記除去技術の具体例としては、化学的機械的研磨法（ＣＭＰ）、電気研磨法、エッチング、上記技術のあらゆる組み合わせが挙げられる。
【００２２】
バリアー層の具体例として、ＴａＮ、Ｔａ、ＴｉＮ、Ｔｉ、ＷＮ、ＷＣＮ等が挙げられる。これらのバリアー層を、物理的気相成長法（ＰＶＤ）、化学的気相成長法（ＣＶＤ）、有機金属気相成長法（ＭＯＣＶＤ）、原子層堆積法（ＡＬＤ）及び関連する方法により積層させてもよい。このバリアー層は、拡散防止層としての機能を有し、ジエレクトリカム（例えば低誘電体材料）に伝導性材料が拡散するのを防止してもよい。
【００２３】
ラインの伝導性材料が第１エッチング物質に対して耐性を有さず、さらにバリアー層が存在する場合、工程（ｄ）を行う前にラインの塗布部分上に保護層を積層させる付加的な工程を適用することが好ましい。
【００２４】
この導電性材料を、金属、カーボンナノチューブ及び伝導性ポリマーからなる群から選択する。この伝導性材料は例えばＣｕ、Ａｕ若しくはＡｇである。
【００２５】
ホールを充填することにより、伝導性ラインを形成することが好ましい。これらの伝導性ラインが、半導体中に形成された（シングル若しくはデュアル）ダマシン構造の一部であることが好ましい。このデュアルダマシン構造は、水平ライン（「トレンチ」と称される）及び垂直構造体（「ビア」と称される）からなる。シングル及びデュアルダマシン構造は、半導体プロセスの後工程（ＢＥＯＬ）において形成される。
【００２６】
本発明に係るエアーギャップをトレンチ近くに、ビアの近くに、若しくはビア及びトレンチの近くに形成することが好ましい。本発明のエアーギャップをビア近くに形成することが最も好ましい。
【００２７】
本発明は、電気的に絶縁するエアーギャップを形成することを目的とするが、たとえばエアーギャップが構造的若しくは機能的な一部である他のＭＥＭＳ装置においてもエアーギャップを形成することができる。
【００２８】
好ましい実施の形態において、積層体にホールをエッチング形成する工程、及び局所的に上記ライナー層の特性を化学的に変更する工程を同時に実行する。
【００２９】
また、好ましい実施の形態では、ライナー層はハードマスク層であり、上記ライナー材料はシリコンカーバイド（ＳｉＣ）である。
【００３０】
さらに、好ましい実施の形態では、犠牲層材料は誘電体層である。最も好ましくは、上記誘電体層は酸化シリコン（ＳｉＯ２）である。
【００３１】
好ましい実施の形態では、上記ライナー層（例えばＳｉＣ）材料は、上記犠牲層材料（例えばＳｉＯ２）に局所的に変換される。
【００３２】
上記ライナー層の化学的に変換された部分は、面内において１μｍより小さい大きさを有することが好ましく、５００ｎｍより小さい大きさを有することがさらに好ましく、１００ｎｍより小さい大きさを有することがさらに好ましい。１０ｎｍより小さい大きさを容易に得ることができる。
特定の実施の形態において、上記積層体は更に基盤層を備える。
【００３３】
この基盤層は、第２エッチング物質に対して耐性を有し、上記基盤層により、積層体にホールをエッチング形成することが下方向に関して制限される。この基盤層は、埋設された金属ラインを有していてもよい。
【００３４】
この基盤層は、エッチング停止層であってもよい。本発明に係るある実施の形態では、この基盤層は、第１エッチング物質に対して耐性を有する。これは、エアーギャップの形成を下方向に関して制限する。
【００３５】
好ましい実施の形態では、第２エッチング物質は酸化剤である。
【００３６】
好ましい実施の形態では、第２エッチング物質は酸素を含有したドライエッチングプラズマである。
【００３７】
好ましい実施の形態では、この第１エッチング物質は、フッ酸（ＨＦ）を含む。ＨＦ気相雰囲気でエッチングを行うことが好ましいが、しかし希釈されたＨＦ溶液中でＨＦ浸漬を行ってもよい。
【００３８】
第１エッチング物質がＨＦ溶液である場合、水溶性のＨＦ溶液（ＨＦ／Ｈ２Ｏ混合物）ではなく、無水のＨＦ溶液であることが好ましい。これは、制御が容易であるからである。無水ＨＦ溶液の具体例としてＨＦ／アルコール（例えばメタノール）混合物が挙げられる。
【００３９】
好ましい実施の形態では、このホールは後工程（ＢＥＯＬ）において形成される。
【００４０】
好ましい実施の形態では、この基盤層は金属を含有する。
【００４１】
好ましい実施の形態では、埋設された金属ライン及び金属ラインは、電気コンタクト層を形成している。
【００４２】
好ましい実施の形態では、本発明に係る方法を繰り返し行ってもよい。エアーギャップ構造の上面に新たな層を形成し、この新たな層上において本発明に係る方法を繰り返し行ってもよい。
【発明を実施するための最良の形態】
【００４３】
全ての図面は、本発明及びこの実施の形態を例示することを意図している。明確にするため、装置を簡略して示している。全ての変更及びオプションを示しているわけではなく、そのため本発明は与えられた図面の内容に限定されない。異なる図面において、同一の部分を参照する場合、同一の数字を使用している。
【００４４】
次の詳細な説明及び具体例は、本発明に係る好ましい実施の形態を詳細に例示している。当業者であれば、本発明の技術的範囲を包含する範囲で本発明を変更若しくは修正するような実施形態が多数存在することは分かるであろう。従って、好ましい実施の形態の詳細な説明は、本発明の技術的範囲を制限するものと解してはならない。
【００４５】
半導体にエアーギャップを作製する方法を開示している。
【００４６】
より詳細には、半導体装置においてエアーギャップを作製する方法であって、上記半導体装置は、積層体を備え、該積層体は少なくとも１つのサブ積層体を有し、該サブ積層体は、ライナー材料からなるライナー層と、犠牲材料からなる犠牲層とからなり、上記ライナー材料は、第１エッチング物質に対して耐性を有し、上記第１エッチング物質は、上記犠牲層材料をエッチング形成することができることを特徴とする方法を開示している。
【００４７】
上記犠牲層は、上記ライナー層の下に位置する誘電層であることが好ましい。
【００４８】
上記犠牲層上に位置するライナー層は、ハードマスク層の機能を有することが好ましい。上記積層体の中で上記犠牲層の下に位置するライナー層は、エッチング停止層として機能することができるが、これは必須ではない。
【００４９】
上記のエアーギャップを作製する方法は、
ａ）第２エッチング物質を用いて、積層体中にホールをプラズマドライエッチング形成する工程と、
ｂ）局所的にライナー層の特性を化学的に変化させ、それによりライナー層の一部が局所的に変換され、このライナー層の一部を上記第１エッチング物質によりエッチング可能とする工程と、
ｃ）伝導性物質からなり、バリアー層により上記犠牲層から離間されている場合もあるラインをホールに形成する工程とを有し、
上記ライン若しくはバリアー層が存在する場合はバリアー層は、第１エッチング物質に対して耐性を有し、
上記方法は、さらに
ｄ）上記積層体に上記第１エッチング物質をさらし、それによりエアーギャップを上記ライン近傍に形成する工程を有することを特徴とする。
【００５０】
図１は、狭く離間されたインターコネクト（１）間の犠牲材料（絶縁若しくは誘電体と称される）をエッチングする前（ａ）及び後（ｂ）の標準的なＣｕシングルダマシン（ＳＤ）スタックを示している。一般的なインターコネクトは、誘電体スタック（３）中に埋設された金属（例えば、Ｃｕ、Ａｕ、Ａｇ…）である。この誘電体スタック（３）は、ライナー層（２）を含んでいる。上記誘電体材料とライナー層は、Ｓｉ若しくは他の基板（不図示）上に積層される。これは、プラズマ気相成長法（ＰＥＣＶＤ）、化学的気相成長法（ＣＶＤ）、スピンオン成長法などの方法により積層される。層（３）は、一般的にＳｉＯ２（ｋ＝４．２）であるか、若しくはｋ値が低い他のＳｉ含有絶縁材料、例えばＳｉＯＣ：Ｈ材料（炭素ドープ酸化物、一般的にシリコンオキシカーバイドと称される）である。ライナー層（２）の具体例として、ＳｉＣ、ＳｉＣ：Ｈ等の炭素含有Ｓｉ化合物が挙げられる。図１において、部分（４）は、選択的に組み込まれたエアーギャップを示している。上記犠牲層（３）上に位置するライナー層は、ハードマスク層の機能を有することが好ましい。
【００５１】
本発明に係る好ましい実施の形態において、金属ライン（１）例えばＣｕラインが、犠牲材料（３）（例えばＳｉＯ２）に埋設されている。一般的に、金属ライン（１）がバリアー層（不図示）例えばＴａ／Ｔａ（Ｎ）バリアー層により上記犠牲材料（３）から分離されている。このバリアー層は、拡散バリアー層としての機能を有していてもよい。ライナー層（ハードマスク）（２）を例えばＳｉＣの上面に積層させる。犠牲層材料はエッチング剤（例えばＨＦ）に対して耐性を有し、さらに非伝導性であることが好ましい。金属ライン（１）を形成する前にライナー層を局所的に変換し（ナノメートルスケールで可能である。）、脆弱なスポット（プラグ）を形成しなければならない。例えば、ＳｉＣライナー層を局所的にＳｉＯ２にプラズマ変換する。プラグは、化学的拡散される金属ラインに対して選択的チャンネルとして作用し、また一般的にバリアー層が積層される。この積層された金属（伝導性材料）の過剰堆積部分及び上記バリアー層の過剰堆積部分を、化学的機械的研磨法（ＣＭＰ）のような標準的な除去技術を用いて取り除きそして平坦化する。犠牲層材料の溶解は、エッチング剤を塗布した後に起こる。これは、狭く離間されたＣｕライン間で選択的に起こる。
【００５２】
単一の工程により、狭く離間されたＣｕインターコネクト間に選択的に空気を導入する方法であって、図１に示したように、完全にプロセスの後工程に対して作用を及ぼさないことを特徴とする方法を開示している。
【００５３】
本発明の好ましい実施の形態（図２）を以下に示す。プロセスの出発点は、図２ａに示すような標準的なＣｕシングル若しくはデュアルダマシンスタックである。ビア及びトレンチを形成するためのドライエッチ工程を酸素含有プラズマ中で行い、ライナー層（たとえばＳｉＣ）を局所的に酸化させる（図２ｂ）。
【００５４】
ドライエッチングの手順は、高濃度の酸素を含む酸素／フルオロカーボンプラズマにより開始しハードマスクを開放し、その後酸素を殆ど含まないプラズマを照射し（フルオロカーボンの濃度がより高い）、Ｓｉ含有絶縁層（例えばＳｉＯ２）に開口部を形成する。ドライエッチングプロセスは非等方性である。即ち、これは、垂直エッチングと比較して、横方向エッチングが無視しうるということを意味する。Ｓｉ含有絶縁層（３）（犠牲層と称される）の下に位置するライナー層（２）に到達するまで非等方性エッチングプロセスを実行する。犠牲層（３）の下に位置するライナー層（２）は、ここではエッチング停止層として作用する。ライナー層（ハードマスク及びエッチング停止層）はＳｉＣであることが好ましい。ドライエッチングプロセスにおいて、開口部の側壁に位置するハードマスク層（たとえばＳｉＣ）の一部が、酸素リッチプラズマにより酸化されＳｉＯ２となる。ＳｉＣハードマスク層の変換された部分の大きさは、ナノメータの範囲、より好ましくは１００ｎｍ以下であることが好ましい。エッチング停止層として作用するライナー層（２）は、酸素リッチプラズマにより変換されないことが好ましい。
【００５５】
図２ｃは、バリアー層（Ｔａ／ＴａＮ（１０／１５ｎｍ））を積層し、Ｃｕシード層（１００ｎｍ）を積層し、Ｃｕ電気メッキ（１μｍ）及び化学的機械的研磨法（ＣＭＰ）を行った後のスタックを示している。バリアー層の一般的な具体例は、ＴａＮ、Ｔａ、ＴｉＮ、Ｔｉ、ＷＮ、ＷＣＮ等である。現在用いられているバリアー層の積層方法は、プラズマ気相成長法（ＰＥＣＶＤ）、化学的気相成長法（ＣＶＤ）及びスピンオン成長法等である。図２（ｄ）は、例えば蒸気ＨＦ（ＶＨＦ）（若しくは誘電体（８）をエッチングする他のあらゆる化合物）を用いて誘電体をエッチングした後、この誘電体層／バリアー層の界面近くにエアーキャビティ（４）を形成したものを示している。ＳｉＣをＳｉＯ２に変換した部分の範囲は、ナノメートルの範囲にあり、この範囲では、下地のＳｉＯ２層に対してＨＦ分子を拡散させるには十分である。これがＴａ（Ｎ）／ＳｉＣ界面に依存したプロセスであることにより、剥き出しになったＳｉＯ２（大きく離間したＣｕライン間に存在する）と比較して、狭く離間されたＣｕライン間に存在するＳｉＯ２の溶解速度は加速することとなる。結果的に得られるスタックは、機械的及び化学的に安定であり、図２ｅに示されるように、更なるプロセスを実行することができる。後の図面において、ライナー層（２）若しくは誘電体層（３）のような薄い共形層をエアーキャビティの上部に析出させる。
【００５６】
本発明に係る他の好ましい実施の形態（図３）を以下に示す。
【００５７】
最初の実施の形態と同様に、出発点は、図３ａに示すような標準的Ｃｕシングル若しくはデュアルダマシンスタックであるが、このスタックは、Ｃｕラインの下に基盤層としてＨＦレジスト層（９）（例えば化学的に積層されたＳｉＯＣ）を備える点で異なる。ドライエッチング工程は、酸素含有プラズマ中で行われ、例えばＳｉＣのようなライナー層（７）を局所的に酸化する（図３ｂ）。結果的に得られるスタックは、機械的及び化学的に安定であり、図３ｅに示すようなさらなるプロセスを行ってもよい。Ｃｕラインの下にはエアーギャップが形成されないことに注意しなければならない。このＣｕラインは、スタックを機械的に良好に安定させる。
【００５８】
基盤層は、第２エッチング物質に対して耐性を有することが好ましい。このため、この基盤層により、ホールをエッチング形成することが下方向に関して制限される。この基盤層は、金属構造を含んでいても良い。
【００５９】
本発明に係る他の好ましい他の実施の形態（図４）を以下に示す。この出発点は、図４ａに記載された標準的なＣｕシングル若しくはデュアルダマシンスタックである。ドライエッチング工程は、Ｏ２プラズマ中で行われ（図４ｂ）、ＳｉＣ／Ｔａ（Ｎ）界面でプラグを形成する（図４ｂ）。レジストストリップの後、補助共形ＣＶＤ  ＳｉＣライナー層（例えば５０ｎｍ）を積層し、全部の露出面を被覆する（図４ｃ）。その後、等方性のＯ２プラズマ処理を行い、図４ｄに示すように、底面のＳｉＣを開口する。ＶＨＦは、設けられたプラグを通って、近接するＳｉＯ２材料に拡散する。一方、Ｃｕラインが、ＳｉＣと共に埋設されたままである（図４ｅ）。結果的に得られるスタックは、機械的及び化学的に安定であり、さらなるプロセスに耐えることができる（図４ｆ）。
【００６０】
基盤層（９）にはエアーギャップを形成しない方が好ましい。この基盤層（９）は、第２エッチング物質に対して耐性を有することが好ましく、このために、基盤層（９）により、ホールをエッチング形成することが下方向に関して制限される。この基盤層は、金属構造を含んでいてもよい（図４ii）
【００６１】
作製されたエアーギャップ（４）のサイズを考慮するとき、局所的にライナー層の特性を化学的に変更する工程の間の期間は、積層体にエッチング物質を塗布する工程の間の期間程厳密でない。化学的及び／又は機械的に変更されたライナー層の領域の大きさと依存性がないので、積層体に対してエッチング物質を塗布する工程の間の期間を制御することによって、エアーギャップサイズを制御することができる。
【００６２】
隣接する導線性ラインの間の距離は、積層体における近接するホールを形成することに関連する最新技術の限界により決定される。一般的に金属ラインは、約１μｍ離間される。本発明はスケールによって影響を受けず、導電性ライン間の距離に限定されない。これは、局所的にライナー層の特性を化学的及び／又は機械的に変更する工程を、ナノメートル以下のスケールで適用することができるためである。
【実施例１】
【００６３】
実施例１：実際の実施例及びプロセスパラメータ
２００ｍｍのウエハは、標準的なシングルダマシン（ＳＤ）スタックからなる。このスタックは、図２ａに示すように、５００ｎｍＳｉＯ２の上面にＳｉＣライナー層が配置され、このＳｉＣライナー層上に６００ｎｍのＳｉＯ２が配置されている。これらは、Ｓｉ（１００）上の５０ｎｍＳｉ３Ｎ４吸着層上に支持されている。リソグラフィを行った後、図２ｂに示すようにＳｉＣ層が開口されるまで、このスタックをドライエッチングした。その後、２５ｎｍのＴａ（Ｎ）拡散防止層（１０ｎｍＴａ（Ｎ）、１５ｎｍＴａ）及び１００ｎｍのＣｕシード層を、セルフイオン化プラズマ技術（ＳＩＰ）により成長させ、Ｃｕ電気メッキによりトレンチを充填した（図２ｃ）。そして、残りの材料を化学的機械的研磨法により除去した（図２ｄ参照）。約８トールの圧力において、有機シリコントリメチルシランガス及びＨｅをａ−ＳｉＣ：Ｈ（アモルファス水素化ＳｉＣ）の前駆物質として用いた。２．６トールにおけるＳｉＯ２、ＳｉＨ４、及びＮ２Ｏは前駆物質として有益である。ａ−ＳｉＣ：Ｈ（ＢＬＯＫ若しくは低誘電体バリアー層と称される）の主な機械的特性は、４０〜３００ＭＰａの応力を有することである。
【００６４】
ドライエッチングは、次の条件で行われる。
-圧力範囲：１７５及び７０ミリトール（ダブルステップＳｉＯ２エッチングの場合）及び９０ミリトール（ＳｉＣエッチングの場合）、
-温度：放出温度は２０℃に設定される。また、ドライエッチング工程の間のウエハ温度は、プロセス特性及びプロセス期間に依存して７０〜８０℃まで立ち上がる。
-種類：＊ＳｉＯ２は２工程においてエッチング形成される。これは、Ａｒ、Ｏ２、ＣＦ４及びＣＨＦ３に基づくメインエッチング（ＳｉＯ２／ＳｉＣの選択性は低い）、Ａｒ、Ｃ４Ｆ８、及びＯ２による付加的な過剰エッチングを含む。＊ＳｉＣは、Ａｒ、Ｎ２、ＣＦ４及びＣＨＦ３からなるプラズマによりエッチングされる。
-エッチング時間：これは、特性長及び深さに依存する。しかし、６００ｎｍの深さを超える２５０ｎｍ幅のトレンチをエッチングするため（ＳｉＯ２を主にエッチングする工程）には、一般的に６０秒かかる。ストリップは２つの工程において行われる。即ち、（i）蒸気のＨ２Ｏが用いられるドライストリップ及び（ii）ウェットストリップである。さらに、ＨＦ溶液（クリーンルームにおける濃度が４９％）を使用することによって、サンプルに対して、良く制御されたＳｉＯ２エッチングが行われた。使用する時間及び温度により、エッチングされるＳｉＯ２の量を容易に制御することができる。図７は、ＶＨＦの照射量に対するエッチング率をプロットしたものであり、図８は組み込まれたエアーギャップの結果物を示している。図８は、ＶＨＦ照射を行った後の一般的なＳＤスタックの概略断面積図を示している。
【実施例２】
【００６５】
実施例２：エアーギャップ形成のためのプロセスフロー
全プロセスを図１０に示している。最初の段階では、５０／５００／５０／６００／５０ｎｍのＳｉ３Ｎ４／ＳｉＯ２／ＳｉＣ／ＳｉＯ２／ＳｉＣからなるスタックをＳｉ（１００）上にプラズマ気相成長法（ＰＥ-ＣＶＤ）により形成した。２４８ｎｍの波長を用いた光学リソグラフィによりパターニングを行った（図１０ａ）。７０ミリトールにおいて、Ａｒ／Ｎ２／Ｏ２／ＣＦ４／Ｃ４Ｆ８混合物中において反応性イオンエッチング（ＲＩＥ）を実行した。レジストストリップを注意深く制御し、１１００ミリトールにおいてＨ２Ｏ（ｖ）／ＣＦ４ガスを使用することによって側壁のＳｉＣを局所的に酸化させた（図１０ｂ）。その後、１５／１０ｎｍＴａ／Ｔａ（Ｎ）拡散層及び１００ｎｍのＣｕシード層をイオン化物理的気相成長法（ｉ−ＰＶＤ）により形成した。銅の電気メッキによりトレンチを充填し、そして図１０ｃに示すように化学的機械的研磨法（ＣＭＰ）により過剰に堆積された金属を除去した。この時点において、ウエハを２×２ｃｍ２のダイスに分割した。低圧においてＭＥＭＳ−ＣＥＴシステム（Primaxx,PA,USA）により単一のダイスにＨＦ／メタノールガス相混合物（ＨＦ（ｇ））を照射した。ＨＦ（ｇ）は、局所的に酸化されたＳｉＣを容易に溶解し、そしてＴａ（Ｎ）／ＳｉＣ界面を介して拡散した。これにより、下にあるＳｉＯ２層を溶解し、図１０ｄに示すような完全なエアーギャップを形成した。主にＨＦ（ｇ）照射時間を調整することにより、エッチングされたＳｉＯ２の量を制御した。エッチング率を微調整するためにガスの温度及び圧力を使用した。
【００６６】
図１１は、曲がったフォーク構造のＦＩＢ断面図を示している。好ましいエッチング方向が見られないように、ＳｉＯ２誘電体材料を等方的に溶解した結果、エアーギャップが形成されている。適用される実験条件の下では、ＳｉＯ２エッチングは非常に感度が高く、Ｔａ／Ｔａ（Ｎ）のバリアー層に対するアタックを抑止する。さらに、イメージング前に上面にＰｔ層をＦＩＢ積層した後でも、上部のＳｉＣ層は適切な場所にある。
【実施例３】
【００６７】
実施例３：電気特性
幅／スペース（Ｌ／Ｓ）が２００／２００ｎｍと４００／４００ｎｍとの間にある微小ラインを有する、１−２ｃｍの長さの湾曲状部若しくはフォーク状部間のキャパシタンスを測定した。ここで、ＨＰ４２８４ＡＬＣＲメータを１００ｋＨｚで使用した。また、インピーダンスに対してパラレルＲＣモデルを想定している。全ての実験データを表２に示した。
（表２）
2005175435.tif 000003
／／は、使えるデータがないことを示す。
【実施例４】
【００６８】
実施例４：銅ライン間のフルサイズ及びハーフサイズのエアーギャップ
図１２は、フルサイズのエアーギャップ（実験の第１組）及びハーフサイズのエアーギャップ（実験の第２組）を有する２組のダイスのキャパシタンス特性を示している。ハーフサイズのエアーギャップは、銅ラインの高さの半分のエアーキャビティに対応する。図１２に示すように、より低いキャパシタンスを有するサンプルはフルサイズのエアーギャップであり、銅ライン間にハーフサイズのエアーギャップを有するサンプルは、フルサイズのエアーギャップを有するサンプルより安定である。ＨＦのエッチング時間はエアーギャップのサイズを決定するのに重要な要素ではなく、チャンバーの温度及び圧力（２組の実験で異なる）は、エアーギャップのサイズを決めるのに重要であった。
【実施例５】
【００６９】
実施例５：ＴＥＭ及びＥＦＴＥＭ観察
ＳＤスタックの一般的なＴＥＭイメージの断面図を図５に示している。（ａ）が低解像度のものであり、（ｂ）が高解像度のものである。図５ａのサンプルの右サイドは、その左側の対称側に形成されるウェッジの最も薄い部分に対応する。ＴＥＭにより観察され、ＥＦＴＥＭによりサポートされるＳｉＣ／Ｔａ（Ｎ）界面の近傍のＳｉＣ層の球形部分は、この層が、局所的にＳｉＯ２に変換され、Ｔａ（Ｎ）バリアー壁を有するコンタクト領域が大幅に減少することを示している。このＳｉＣ／ＳｉＯ２変換は、ドライエッチング工程において行われる酸素含有プラズマの作用による。
【実施例６】
【００７０】
実施例６：ＦＩＢ、ＳＥＭ及び光学顕微鏡観察
図６ａは、離間されたＣｕラインの一般的なＦＩＢ断面図である。これは、ＶＨＦ照射の後周辺のＳｉＯ２が徐々に溶解することによる。図６ａｉに示したように４ｍｎのエッチングを行った後、上部のＳｉＯ２層の半分を取り除いた。ＨＦ照射を継続するに従って、ＳｉＣ／Ｔａ（Ｎ）界面の下において、下地のＳｉＯ２フィルムを徐々に取り除いた。この界面により、金属構造の下にエアーを挿入することができる。上記の現象は、あらゆるＳｉＣ／Ｔａ（Ｎ）界面の下にあるＳｉＯ２材料に対して選択的に起こることが分かった。長いＨＦエッチング時間（約８ｍｎ以上）の後、そのスタックの変換を光学検査により容易に観察することができる。
【００７１】
図９は、狭く離間したライン間（３００ｍｍ）にエアーギャップが形成される任意の照射時間の後のＳＤスタックを示した概略図である。この図は、エアーギャップ構造体の上部に新たな層を積層することが可能であることを示している。ここで、（１６）は、ＳｉＣ（５０ｎｍ）−ＳｉＯ２（３００ｎｍ）−Ｓｉ３Ｎ４（５００ｎｍ）層を示している。さらに、これは、エアーギャップ構造体の上部に犠牲層、ハードマスク層、および適切であれば基盤層を形成することができることを示している。本発明の実施の形態をこの後繰り返し行ってもよい。
【００７２】
上記具体例及び詳細な説明は、本発明に係るいくつかの方法及び材料を開示している。この発明は、製造方法及び製造装置における変更と同様、方法及び材料の修正を受けやすい。そのような修正は、本明細書に開示された発明の開示及びプラクティスを考慮すれば当業者であれば自明である。従って、本発明を本明細書に記載された特定の実施の形態に限定すべきことを意図しているわけではなく、本発明は、添付の特許請求の範囲に記載した発明の真の技術的範囲及び思想の範囲で行われる全ての修正及び変更を網羅する。本明細書に引用された全ての特許、応用及び他の参考文献を全体として引用して援用する。
【図面の簡単な説明】
【００７３】
【図１】図１は、狭く離間させたインターコネクト（１）間において犠牲層材料をエッチングする前（ａ）及び後（ｂ）の標準的なＣｕシングルダマシン（ＳＤ）スタックを示す概略図である。一般的なインターコネクトは、金属（例えば、Ｃｕ、Ａｕ、Ａｇ…）であり、この金属はＳｉＯ２（３）とＳｉＣ（２）とのスタックに埋設されている。（４）は、選択的に挿入されたエアーギャップである。
【図２】図２（ａ）は、レジストコーティング及びディープウルトラバイオレット（ＤＵＶ）によるパターニング（５）を行った後のスタック（出発点）を示した概略図である。図２（ｂ）は、酸素含有プラズマを照射し、ＳｉＣ層（７）を局所的に酸化した後のスタック（ａ）を示している。図２（ｃ）は、バリアー層（例えばＴａ／Ｔａ（Ｎ）（１０／１５ｎｍ））を積層し、Ｃｕシード層（１００ｎｍ）を積層し、Ｃｕ電気メッキ（１μｍ）を行い、化学的機械的研磨法（ＣＭＰ）を実行した後の上記スタックである。図２（ｄ）は、蒸気ＨＦ（ＶＨＦ）を照射し（８）、ＳｉＯ２／ＴａＮ界面近くにエアーキャビティを形成した後のスタックを示している。図２（ｅ）は、薄い共形ＣＶＤ層（例えばＳｉＣ／ＳｉＯ２ＣＶＤ）が上面に積層された後のものを示している。
【図３】図３（ａ）は、レジストコーティングやディープウルトラバイオレット（ＤＵＶ）によるパターニング（５）を行った後のスタック（出発点）を示した概略図である。層（９）を基盤層と呼ぶ。この基盤層は、第２エッチング物質に対して耐性を有することが好ましく、これにより積層体にホールをエッチング形成することは、この基盤層により下方向に関しては制限される。基盤層は、エアーギャップの形成を制限する第１エッチング物質に対して耐性を有することが好ましい。この基盤層（９）にエアーギャップを形成しないことが好ましい。図３（ｂ）は、酸素含有プラズマを照射し、ＳｉＣ層（７）を局所的に酸化した後のスタック（ａ）を示している。図３（ｃ）は、バリアー層（例えばＴａ／Ｔａ（Ｎ）（１０／１５ｎｍ））を積層し、Ｃｕシード層（１００ｎｍ）を積層し、Ｃｕ電気メッキ（１μｍ）を行い、化学的機械的研磨法（ＣＭＰ）を実行した後の上記スタックである。図３（ｄ）は、蒸気ＨＦ（ＶＨＦ）を照射し（８）、ＳｉＯ２／ＴａＮ界面近くにエアーキャビティを形成した後のスタックを示している。しかし、下地の材料はＨＦによりエッチングされないことに注意が必要である。これはエアーギャップキャビティを単一の層に制限する。図３（ｅ）は、薄い共形ＣＶＤ層（例えばＳｉＣ／ＳｉＯ２ＣＶＤ）が上面に積層された後のものを示している。図４は、ＳｉＯ２材料中に開口部がエッチング形成された後、ＳｉＣ層（１）が特別に積層されている点で図３と異なる。この追加のＳｉＣ層が積層された後、追加のＳｉＣ層の底面は、エッチングにより除去され、その後バリアー層（例えばＴａ／Ｔａ（Ｎ）（１０／１５ｎｍ））、Ｃｕシード層（１００ｎｍ）を積層し、さらにＣｕ電気メッキ（１μｍ）、化学的機械的研磨法（ＣＭＰ）を実行する。
【図４】図４iiは、基盤層（９）がさらに金属構造を備えるという点で図４iと異なる。この金属構造は、犠牲層（３）にエッチング形成されたホール内の伝導性ラインと接触することが好ましい。最終的にこの構造により、ダマシン構造となる。図４（ａ）は、レジストコーティング及びディープウルトラバイオレット（ＤＵＶ）によるパターニング（５）の後のスタック（出発点）を示した概略図である。図４（ｂ）は、Ｏ２含有プラズマ中でドライエッチング作業を行った後のスタック（ａ）を示している。図４（ｃ）は、追加のＳｉＣ層（例えば５０ｎｍ）を積層した後の上記スタックを示している。酸素含有プラズマを照射し、局所的に酸化させた後のスタック（ａ）を示している。図４（ｄ）は、等方性の酸素プラズマで処理し、ＳｉＣ層の底面を除去した後のものを示している。図４iでは、ホールのエッチング形成が、基盤層（９）上で停止され、図４iiでは、ホールのエッチング形成は、基盤層（９）に埋設された金属構造上において停止される。図４（ｅ）は、バリアー層（例えばＴａ／Ｔａ（Ｎ）（１０／１５ｎｍ））を積層し、Ｃｕシード層（１００ｎｍ）を積層し、Ｃｕ電気メッキ（１μｍ）を行った後のものを示している。この後、化学的機械的研磨法（ＣＭＰ）を行い、ＨＦ蒸気照射し、エアーキャビティ（４）を形成する。図４（ｆ）は、薄い共形ＣＶＤ層（例えばＳｉＣ／ＳｉＯ２ＣＶＤ）が上記エアーキャビティの上面に積層された後のものを示している。
【図５】図５は、Ｃｕ／ＳｉＯ２シングルダマシンスタックの断面ＴＥＭイメージである。（ａ）は、拡大していないもの、（ｂ）は拡大したものである。（１０）及び（１１）は、プラチナ及びガラスの保護層にそれぞれ対応する。１２は、Ｓｉ基板を示す。（ｃ）は、（ａ）の白い波線の四角形により囲まれた領域のＣ（１３）、Ｃｕ（１４）及びＯ（１５）のＥＦＴＥＭマッピングに対応する。ＥＦＴＥＭ分析において、左のゾーンは、成分濃度が高いことに注意しなければならない。白い波線の円は、変換されたＳｉＣ領域（プラグ）を示している。
【図６】図６は、ＶＨＦエッチングを（i）４分及び（ii）８分行った後の標準的なＣｕ−ＳｉＯ２シングルダマシンスタックの断面ＦＩＢイメージである。（ａ）は、狭いライン（低い領域）を示し、（ｂ）はボンドパッド（大きい領域）を表す。ｘ方向を図面に示している。
【図７】図７は、狭いラインとボンドパスの時間に対する、エッチング距離の依存性をプロットしたものである。
【図８】図８は、Ｃｕラインの下にエアーギャップが挿入されるような任意のＶＨＦ照射時間の後のＳＤスタックを示した概略図である。ＨＦ拡散のための選択的チャンネルをＳｉＣ／Ｔａ（Ｎ）界面に黒の波線により示している。
【図９】図９は、狭く離間したライン（３００ｎｍ）の間にエアーギャップが挿入されるような任意のＶＨＦ照射時間の後のＳＤスタックを示した概略図である。ここで、（１６）は、エアーギャップ構造上に形成されたＳｉＣ（５０ｎｍ）−ＳｉＯ２（３００ｎｍ）−Ｓｉ３Ｎ４（５００ｎｍ）層を示している。
【図１０】図１０は、エアーギャップを形成するための付加的なプロセスフローを示し、実際の具体例を例示している。
【図１１】図１１は、インターラインスペーシングＬ／Ｓが、２００／２００ｎｍ、２５０／２５０ｎｍ、３００／３００ｎｍ及び４００／４００ｎｍである構造の断面ＦＩＢイメージを示している。
【図１２】図１２は、２つの異なるＨＦ照射時間に亘ってエアーギャップを形成した後の微小スペーシングに対するインターラインキャパシタンスを示している。これは、エアーギャップが形成されていないサンプルと対比している。
【図１３】図１３は、エアーギャップを有するサンプルと有さないサンプルの微小スペーシングに対するインターラインキャパシタンスを示している。バーは、エアーギャップによるキャパシタンス降下を示している。キャパシタンスにおける降下は、近接する２つの銅ライン間のスペースに依存するようである。これは、より広いスペースでは、より小さいスペースより、より大きなエアーキャビティを収容できるからである。
【図１】
2005175435.tif 000004
【図２】
2005175435.tif 000005
【図３】
2005175435.tif 000006
【図４ｉ】
2005175435.tif 000007
【図４ｉｉ】
2005175435.tif 000008
【図５】
2005175435.tif 000009
【図６】
2005175435.tif 000010
【図７】
2005175435.tif 000011
【図８】
2005175435.tif 000012
【図９】
2005175435.tif 000013
【図１０】
2005175435.tif 000014
【図１１】
2005175435.tif 000015
【図１２】
2005175435.tif 000016
【図１３】
2005175435.tif 000017
【外国語明細書】
2005175435.tif 000018
2005175435.tif 000019
2005175435.tif 000020
2005175435.tif 000021
2005175435.tif 000022
2005175435.tif 000023
2005175435.tif 000024
2005175435.tif 000025
2005175435.tif 000026
2005175435.tif 000027
2005175435.tif 000028
2005175435.tif 000029
2005175435.tif 000030
2005175435.tif 000031
2005175435.tif 000032
2005175435.tif 000033
2005175435.tif 000034
2005175435.tif 000035
2005175435.tif 000036
2005175435.tif 000037
2005175435.tif 000038
2005175435.tif 000039
2005175435.tif 000040
2005175435.tif 000041
2005175435.tif 000042
2005175435.tif 000043
2005175435.tif 000044
2005175435.tif 000045
2005175435.tif 000046
2005175435.tif 000047
2005175435.tif 000048
2005175435.tif 000049
2005175435.tif 000050
2005175435.tif 000051
2005175435.tif 000052
2005175435.tif 000053
2005175435.tif 000054
2005175435.tif 000055