(57)【要約】【課題】  動作設定に必要なデータ転送時間と設定データを格納しておくメモリ規模を大幅に縮小する。【解決手段】  複数の従装置に対する動作制御を行う動作制御装置において、複数の従装置の動作制御用データを格納するための記憶手段を有し、動作制御用データのデータ配列は、複数の従装置に対して共通に設定可能な共通機能項目と、各従装置に対して個別に設定可能な個別機能項目とに区分して、記憶手段の記憶領域に記憶されている。撮像素子と、撮像素子からのアナログ信号を複数に分けてデジタル信号に変換するための複数の変換手段と、複数の変換手段から出力を信号処理する信号処理手段と、複数の変換手段を制御する動作制御手段とを備えた撮像装置であって、動作制御手段として上記本発明の動作制御装置を用いた撮像装置。【選択図】      図１
2005175929.tif 000002
【特許請求の範囲】
【請求項１】
複数の従装置に対する動作制御を行う動作制御装置において、
前記複数の従装置の動作制御用データを格納するための記憶手段を有し、該動作制御用データのデータ配列は、前記複数の従装置に対して共通に設定可能な共通機能項目と、各従装置に対して個別に設定可能な個別機能項目とに区分して、前記記憶手段の記憶領域に記憶されていることを特徴とする動作制御装置。
【請求項２】
前記データ配列の共通機能項目又は／及び前記個別機能項目には、前記複数の従装置の中から動作制御を行う従装置を選択するデータを含むことを特徴とする請求項１記載の動作制御装置。
【請求項３】
前記データ配列の共通機能項目又は／及び前記個別機能項目には、複数の動作設定用データの中から動作制御に必要なデータを選択するデータを含んでいることを特徴とする請求項１記載の動作制御装置。
【請求項４】
前記複数の従装置の中には、同一の従装置が少なくとも２つ以上あることを特徴とする請求項１記載の動作制御装置。
【請求項５】
前記複数の従装置は、共通のシリアルバスによって接続され、シリアル通信によって動作制御を行われることを特徴とする請求項１記載の動作制御装置。
【請求項６】
請求項１から５のいずれか１項に記載の動作制御装置は、主制御装置からの命令を受け従装置の動作制御を行う中間動作制御装置であって、前記記憶手段からのデータを前記複数の従装置に送信するための送信手段と、前記主制御装置からの命令を処理し、前記記憶手段からのデータを前記複数の従装置に送信する制御を行う処理手段と、を有することを特徴とする動作制御装置。
【請求項７】
複数の従装置に対する動作制御を行う動作制御装置のデータ管理方法において、動作制御用データを格納するための記録手段の記憶領域に記憶された該動作制御用データを、前記複数の従装置に対して共通に設定可能な共通機能項目と、各従装置に対して個別に設定可能な個別機能項目に区分してデータ管理することを特徴とする動作制御装置のデータ管理方法。
【請求項８】
複数の従装置に対する動作制御を行う動作制御装置の動作制御方法において、前記複数の従装置に対して共通に設定可能な共通機能項目に関する動作制御用のデータを送信するステップと、各従装置に対して個別に設定可能な個別機能項目に関する動作制御用のデータを送信するステップとに分けてデータ送信することを特徴とする動作制御装置の動作制御方法。
【請求項９】
撮像素子と、該撮像素子からのアナログ信号を複数に分けてデジタル信号に変換するための複数の変換手段と、該複数の変換手段から出力を信号処理する信号処理手段と、該複数の変換手段を制御する動作制御手段とを備えた撮像装置であって、該動作制御手段として請求項１から６のいずれか１項に記載の動作制御装置を用いた撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は動作制御装置、動作制御方法、データ管理方法及び撮像装置に関し、詳しくは複数の従装置に対する動作設定用データの好適な管理手段を有する動作制御装置、動作制御方法、データ管理方法及び撮像装置に関する。
【背景技術】
【０００２】
近年、デジタル・スチルカメラやカムコーダーに使用されるイメージャーの高画素化にともない、イメージャーの出力レートの高速化が必要になってきている。そのため、イメージャーからの出力線を複数設けた多チャンネル読み出しによって、出力レートを高速化する手段が用いられている。この多チャンネル読み出しを行うためには、イメージャーからのアナログ出力をディジタル化するためのＡＦＥ（アナログ・フロントエンド）を複数設ける必要がある。
【０００３】
ＡＦＥには、ＣＤＳ（相関二重サンプリング回路）、ＰＧＡ（プログラマブル・ゲインアンプ）、ＡＤＣ（Ａ／Ｄコンバータ）が集積されているものがあり、各機能の動作設定を行うためにはＡＦＥ内部にある複数の設定用レジスタにデータを書き込まなければならない。従って、様々な撮像シークエンスで複数のＡＦＥの動作を最適制御するためには、多くの設定用レジスタに対する緻密な管理手段が求められる。例えば、ＰＧＡにおけるゲイン設定や、ＡＤＣにおけるサンプリングクロック位相などは、撮像モードや撮像条件によって細かく調整する必要があるため、頻繁にＡＦＥ内部の設定用レジスタにデータ転送をしなければならない。
【０００４】
図１１は複数の従装置に対する動作設定を行う通信マスタ機能を有する動作制御装置と、動作制御装置によって制御される従装置を含む一般的なシステムのブロック図である。主動作制御装置２０５からの制御信号２０８による命令を中間動作制御装置２０１の制御信号処理部２０４によって処理し、メモリ部２０３に記憶された設定データを、従装置２０６−１〜２０６−Ｎに対して従装置制御線２０７によってデータ転送することで従装置２０６−１〜２０６−Ｎの動作制御を行っている。中間動作制御装置２０１はメモリ部２０３からのデータを従装置２０６−１〜２０６−Ｎに送信する制御を行う。従装置制御部２０２は送信制御部と受信制御部とからなり、送信制御部はメモリ部２０３に記憶された設定データを、従装置２０６−１〜２０６−Ｎに送り、受信制御部は従装置２０６−１〜２０６−Ｎからのデータを受信し、メモリ部２０３に記憶し、制御信号処理部２０４を介して主動作制御装置２０５に送信する。
【０００５】
複数の従装置２０６−１〜２０６−Ｎの動作設定用データは、中間動作制御装置内部のメモリ部２０３に格納されており、一般に各々の動作設定用データは図１３で示すような従装置毎に対応したデータ配列を持っている。
【０００６】
図１２は複数の従装置が共通のシリアルバスによって接続され、シリアル通信によって動作制御を行った場合の通信制御波形である。このように、従来は、動作設定用データを装置毎に対応したデータ配列で管理していたため、複数の従装置に対して時系列的にデータ転送を行っていた。
【０００７】
本発明に関連する技術としては特許文献１に開示がある。
【特許文献１】特開２００３−１３１８９９号
【発明の開示】
【発明が解決しようとする課題】
【０００８】
様々な撮像シークエンスで複数のＡＦＥの動作を最適制御するためには、動作制御装置が管理するメモリ部に対する頻繁な書き換え動作と、複数のＡＦＥに対する頻繁な設定データ転送が必要となる。動作制御装置が管理するメモリ部が図１３で示したデータ配列を持っている場合、全てのＡＦＥに対して共通の動作設定する場合にも、共通の設定データ郡を全てのＡＦＥに対して時系列的にデータ転送する必要があるためデータ転送時間が増大する問題があった。また、動作制御しなければならない従装置の数が多ければ多いほど動作制御装置が管理するメモリ部のデータ領域は巨大化してしまう問題があった。
【０００９】
更に、動作制御装置が管理するメモリ部において、共通な動作設定のための設定データと個別な動作設定を行うための設定データが混在し記憶されている場合には、動作制御装置が管理するメモリ部の全ての領域に対して書き換え動作を行わなければならず、書き換え時間の増大や設定データ管理の複雑化という問題が発生していた。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明は動作制御装置が管理するメモリ部に格納されておるデータ配列を、従来型の装置毎に対応した配列ではなく、共通で設定する必要がある機能と個別で設定する必要がある機能に区分したデータ配列を持つことを特徴とする。結果、共通で設定する必要がある機能については、一度のデータ転送で全従装置の動作設定が可能となり、データ転送時間を大幅に短縮することができる。また、共通で設定する必要がある機能に区分したデータ配列を持つことにより、従装置毎に確保しなければならない設定データを大幅に縮小することが可能となる。
【００１１】
更に、複数の従装置に対して共通で設定する必要がある機能の動作設定を行うために、動作制御装置が管理するメモリ部の書き換え動作をする時には、共通機能で区分されたメモリ領域に対して書き換え動作をするだけでよいため、書き換え時間の短縮、設定データ管理の簡略化が可能である。
【発明の効果】
【００１２】
本発明によれば、動作制御装置が管理する記憶手段に格納されているデータ配列を、共通で設定する必要がある機能と個別で設定する必要がある機能に区分にすることによって、動作設定に必要なデータ転送時間と設定データを格納しておくメモリ規模を大幅に縮小することができる。従って、動作制御装置が管理するメモリ部に対する設定データの書き換えにかかる期間も大幅に短縮することができる。
【００１３】
更に、従装置を再設定する際に、複数の従装置に対して共通の動作設定を行う場合は、動作制御装置のメモリ部の共通機能設定項目のみを書き換えるだけでよく、データ転送も１度で行えるためデータ管理が簡略化される。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
【００１５】
（実施形態１）
図１は本実施形態１における、動作制御装置のメモリ部に格納されたデータ配列例を表した模式図である。本実施形態の動作制御装置は図１１の中間動作制御装置が該当する。既に説明したように、図１１に示す主動作制御装置２０５からの制御信号２０８による命令を中間動作制御装置２０１の制御信号処理部２０４によって処理し、メモリ部２０３に記憶された設定データを、従装置２０６に対して従装置制御線２０７によってデータ転送することで従装置２０６−１〜２０６−Ｎの動作制御を行っている。中間動作制御装置２０１はメモリ部からのデータを従装置２０６−１〜２０６−Ｎに送信する制御を行う。従装置制御部２０２は送信制御部と受信制御部とからなり、送信制御部はメモリ部２０３に記憶された設定データを、従装置２０６−１〜２０６−Ｎに送り、受信制御部は従装置２０６−１〜２０６−Ｎからのデータを受信し、メモリ部２０３に記憶し、制御信号処理部２０４を介して主動作制御装置２０５に送信する。
【００１６】
複数の従装置２０６−１〜２０６−Ｎの動作設定用データは、中間動作制御装置内部のメモリ部２０３に格納されており、動作設定用データは図１で示すようなデータ配列を持っている。
【００１７】
メモリ部２０３に記憶される、従装置の動作設定用データの配列は、その機能によって共通機能設定データ群と個別機能設定データ群に区分されている。更に、個別機能設定データ群は複数ある従装置分の動作設定用データが集合したものである。図１では、共通機能設定用には１０個、個別機能設定用には１つの従装置に対して５個のデータを設けているが、各々のデータ数はこれに限るものではない。
【００１８】
図２は、データ配列をメモリ部に有する通信制御装置が、Ｎ個ある従装置１から従装置Ｎに対する動作設定のためのシリアルデータ転送時の通信波形を示したものである。このとき、従装置に対して、共通機能設定項目が１０個、個別機能設定項目が５個の合計１５個のデータ転送を行っている。従って、１０個ある従装置の全てに動作設定するのに必要な時間Ｔ１は、一つのデータ転送にかかる時間を１００μsecとするとＴ１＝１００μsec×１０＋（１００μsec×５）×１０＝６ｍsecとなる。仮に、図１２に示した従来例で同様なデータ設定をすると、１０個ある従装置の全てに動作設定するのに必要な時間Ｔ２は、一つのデータ転送にかかる時間を１００μsecとするとＴ２＝（１００μsec×１５）×１０＝１５ｍsecとなる。共通機能設定項目を設けた分、個別機能設定項目で必要とされる項目数を減らすことができるため、動作制御装置のメモリ部のアドレス空間の縮小効果も同時に得ることができる。
【００１９】
これより、本実施形態１で示したようにメモリ領域を共通機能設定項目と個別機能設定項目を区分して従装置の動作設定用データを格納することによって、データ転送時間とメモリ部のデータ領域を大幅に縮小することが可能になる。このデータ転送時間とメモリ部のデータ領域の縮小効果は、動作設定する従装置の数が多いほど、共通機能設定項目の数が多く個別機能設定項目の数が少ないほど効果が大きい。
【００２０】
また、データを再設定する際に、複数の従装置に対して共通の動作設定を行う場合は、動作制御装置のメモリ部の共通機能設定項目のみを書き換えるだけでよく、データ転送も１度で行えるためデータ管理の簡略化が期待できる。
本実施形態の動作制御装置は図１１の中間動作制御装置として機能する場合を取り上げたが、図１１の主動作制御装置と中間動作制御装置との機能を有する動作制御装置にも本発明を適用することができる。
【００２１】
（実施形態２）
図３は本発明の実施形態２におけるデータ配列例を表した模式図で、共通機能設定項目と個別機能設定項目に区分されたデータ配列の中に、転送データ選択用の設定データを設けたものである。
【００２２】
図４は、本実施形態を共通機能項目に対して適応した一例であり、共通機能設定項目データ群の中で奇数アドレス１、３、５、・・・９のデータを転送した場合のシリアル通信波形である。従装置に対する再動作設定時において、再動作設定に必要なデータのみを選択してデータ転送することができるため、データ転送時間を大幅に短縮することができる。
【００２３】
図５は、本実施形態を個別機能項目に対して適応した一例であり、個別機能設定項目データ群の中で、奇数アドレス１、３、５のデータを転送した場合のシリアル通信波形である。図５では簡略化のために従装置１、２に対するデータ転送時のシリアル通信波形を抜き出している。転送データ選択用の設定データは、図３のように従装置毎に独立して持ってもよいし、複数の従装置で共通に持っても本発明の効果は変わらない。
【００２４】
（実施形態３）
図６は本発明の実施形態３におけるデータ配列例を表した模式図で、共通機能設定項目と個別機能設定項目に区分されたデータ配列の中に、チップ選択用の設定データを設けたものである。
【００２５】
図７は本実施形態を共通機能項目に対して適応した一例であり、１０個ある従装置１から１０の中で、奇数番号１、３、・・・９の従装置に対してデータ転送を行った場合のシリアル通信波形である。従装置に対する再動作設定時において、再動作設定の必要がある従装置を選択してデータ転送することができるため、動作設定用データ管理の簡略化が期待できる。
【００２６】
図８は、本実施形態を個別機能項目に対して適応した一例であり、１０個ある従装置１から１０の中で、奇数番号１、３、・・・９の従装置に対してデータ転送を行った場合のシリアル通信波形である。従装置に対する再動作設定時において、再動作設定の必要がある従装置を選択してデータ転送することができるため、データ転送時間を大幅に短縮することができる。
【００２７】
図６のように個別機能設定項目のチップ選択用の設定データを設けてもよいし、実施形態２で示したような転送データ選択用の設定データを従装置毎に独立して持つことで代用しても本発明の効果は変わらない。例えば、従装置１の転送データ選択用の設定データを、全てのデータ転送を無効化するように設定することで従装置１への全てのデータ転送を無効化することができる。
【００２８】
（実施形態４）
図９は本発明の実施形態１から３に係わるデータ配列を用いた撮像システムを示すものであり、撮像センサからの出力線を複数設けた多チャンネル読み出しを行う撮像システムを表したブロック図である。
撮像センサ１０２を駆動するためのＴＧ（タイミングジェネレータ）１０１は、撮像センサ１０２の駆動パルス１１１を発生させるだけでなく、共通のシリアルバス１１０に接続された従装置群である、１個のＳＤＡＣ（シリアルＤ／Ａコンバータ）１０３、１個のＳＡＤＣ（シリアルＡ／Ｄコンバータ）１０４、Ｎ個のＡＦＥ（アナログ・フロントエンド）１０５−１〜１０５−Ｎの動作制御を行うためのシリアルマスタ機能を有する。
【００２９】
ＳＤＡＣ１０３は撮像センサ１０２に対して基準電圧１１２を供給し、ＳＡＤＣ１０４は撮像センサ１０２に内蔵される温度検出ダイオードの基準電圧１１３をディジタル化している。
【００３０】
また、ＴＧ（タイミングジェネレータ）１０１は、ＣＰＵ１０７からの制御線１１４からの制御信号によって従装置群の動作制御を行う中間動作制御装置の役割を持っている。また、ＣＰＵ１０７は従装置設定用のデータをＴＧ１０１内部のメモリ部に書き込む役割を持っており、主動作制御装置としての役割を持っている。
【００３１】
ＴＧ１０１から供給された駆動パルス１１１によって出力されたＮ本のアナログ画像信号はＡＦＥ１０５−１〜１０５−Ｎによってディジタル化される。ＡＦＥ１０５−１〜１０５−Ｎの中では、ＣＤＳ（相関二重サンプリング回路）によるノイズ除去、ＰＧＡ（プログラマブル・ゲインアンプ）によるゲイン調整、ＡＤＣ（Ａ／Ｄコンバータ）によるディジタル化によって最適な画像データが得られるような信号処理がなされる。
【００３２】
ディジタル化されたＮ本の画像信号は画像処理装置１０６に入力され様々な画像処理が行われる。
【００３３】
本実施形態のＡＦＥ１０５−１〜１０５−Ｎには、それぞれ、ＣＤＳ（相関二重サンプリング回路）、ＰＧＡ（プログラマブル・ゲインアンプ）、ＡＤＣ（Ａ／Ｄコンバータ）が集積されおり、各機能の動作設定を行うためにはＡＦＥ内部にある複数のレジスタに設定データを書き込まなければならない。従って、様々な撮像シークエンスで複数のＡＦＥの動作を最適制御するためには、多くの設定用レジスタに対する緻密な管理が必要となる。例えば、ＰＧＡにおけるゲイン設定や、ＡＤＣにおけるサンプリングクロック位相などは、撮像モードや撮像条件によって細かく調整する必要があるため、頻繁にＡＦＥ１０５−１〜１０５−Ｎ内部の設定レジスタにデータを転送しなければならない。従って、ＣＰＵ１０７がＴＧ１０１内部のメモリ部に対するＡＦＥ動作設定用のデータの書き込み動作も頻繁に行わなくてはならない。
【００３４】
図１０はＴＧ１０１内部のメモリ部に格納されたデータ配列を示し、共通機能設定項目と個別機能設定項目に区分されたデータ配列の中に、共通機能設定項目中にチップ選択用の転送データ選択用の設定データを設け、共通／個別機能設定項目中にデータ選択用の設定データを設けることを特徴としたものである。
【００３５】
動作制御装置内のメモリ部に共通機能設定項目を設けることによって、データ転送時間とメモリ部のデータ領域を大幅に縮小することができることは実施形態１から３までで既に述べたが、本実施形態のように複数ある同一の従装置に対して頻繁にデータ転送をする必要がある場合は、本発明による効果が特に大きい。
【産業上の利用可能性】
【００３６】
デジタル・スチルカメラ、ビデオカメラやカムコーダー等の撮像センサを用いた装置、その他の各種制御装置に適用することができる。
【図面の簡単な説明】
【００３７】
【図１】本発明に係わる第１の実施形態を示す、動作制御装置のメモリ部に格納されたデータ配列例を表した模式図である。
【図２】本発明に係わる第１の実施形態を示す、動作制御装置が、Ｎ個ある従装置１から従装置Ｎに対する動作設定のためのシリアルデータ転送を表した通信波形図である。
【図３】本発明に係わる第２の実施形態を示す、動作制御装置のメモリ部に格納されたデータ配列例を表した模式図である。
【図４】本発明に係わる第２の実施形態を示す、動作制御装置が、従装置１から従装置１０に対する動作設定のためのシリアルデータ転送を表した通信波形図である。
【図５】本発明に係わる第２の実施形態を示す、動作制御装置が、従装置１から従装置１０に対する動作設定のためのシリアルデータ転送を表した通信波形図である。
【図６】本発明に係わる第３の実施形態を示す、動作制御装置のメモリ部に格納されたデータ配列例を表した模式図である。
【図７】本発明に係わる第３の実施形態を示す、動作制御装置が、従装置１から従装置１０に対する動作設定のためのシリアルデータ転送を表した通信波形図である。
【図８】本発明に係わる第３の実施形態を示す、動作制御装置が、従装置１から従装置１０に対する動作設定のためのシリアルデータ転送を表した通信波形図である。
【図９】本発明に係わる第４の実施形態を示す、撮像センサからの出力線を複数設けた多チャンネル読み出しを行う撮像システムを表したブロック図である。
【図１０】本発明に係わる第４の実施形態を示す、ＴＧ（タイミングジェネレータ）内部のメモリ部に格納されたデータ配列例を表す模式図である。
【図１１】主動作制御装置の命令によって複数の従装置に対する動作設定を行う通信マスタ機能を有する中間動作制御装置と、中間動作制御装置によって動作制御される従装置を含む一般的なシステムのブロック図である。
【図１２】従来例を示す、動作制御装置が、Ｎ個ある従装置１から従装置Ｎに対する動作設定のためのシリアルデータ転送を表した通信波形である。
【図１３】従来例を示す、動作制御装置のメモリ部に格納されたデータ配列例を表した模式図である。
【符号の説明】
【００３８】
１０１  タイミングジェネレータ
１０２  撮像センサ
１０３  シリアルＤ／Ａコンバータ
１０４  シリアルＡ／Ｄコンバータ
１０５  アナログ・フロントエンド
１０６  画像エンジン
１０７  中央演算装置（ＣＰＵ）
１０８  アナログ画像出力
１０９  ディジタル画像出力
１１０  従装置シリアル制御線
１１１  センサ駆動パルス
１１２  基準電圧
１１３  温度検出ダイオード電圧
１１４  ＣＰＵシリアル制御線
２０１  中間動作制御装置
２０２  従装置制御部
２０３  メモリ部
２０４  制御信号処理部
２０５  主動作制御装置
２０６  従装置
２０７  従装置制御線
２０８  中間動作制御装置制御線  
【図１】
2005175929.tif 000003
【図２】
2005175929.tif 000004
【図３】
2005175929.tif 000005
【図４】
2005175929.tif 000006
【図５】
2005175929.tif 000007
【図６】
2005175929.tif 000008
【図７】
2005175929.tif 000009
【図８】
2005175929.tif 000010
【図９】
2005175929.tif 000011
【図１０】
2005175929.tif 000012
【図１１】
2005175929.tif 000013
【図１２】
2005175929.tif 000014
【図１３】
2005175929.tif 000015