(57)【要約】【課題】良好な放熱性及び電磁界シールド性を有し、且つ小型の混成集積回路を提供する。【解決手段】混成集積回路１０は、複数の信号用導体パターン１３と複数の接地用導体パターン１４とを備え、信号用導体パターン１３のそれぞれと、対応する接地用導体パターン１４とがマイクロストリップラインを形成する第１の配線基板１１と、第１の配線基板１１内に形成され、第１の誘電体層１１ａの上面に形成された接地用導体パターン１４が底面に露出するキャビティ１２と、キャビティ１２内に配設され、底面がこの接地用導体パターン１４に固定される半導体チップ１５と、第１の配線基板１１のキャビティ１２を除く上面に配置された実装部品１８とを備える。【選択図】        図１
2005026263.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号配線層と複数の接地導体層とを備え、前記信号配線層のそれぞれと、対応する接地導体層とがマイクロストリップラインを形成する第１の配線基板と、
前記第１の配線基板内に形成され、一つの前記接地導体層が底面に露出するキャビティと、
前記キャビティ内に配設され、底面が前記一つの接地導体層に固定される半導体チップと、
前記第１の配線基板の前記キャビティを除く上面に配置された実装部品とを備えることを特徴とする混成集積回路。
【請求項２】
前記キャビティの上部を覆う第２の配線基板を備え、該第２の配線基板は、少なくとも前記第１の配線基板の最上層の前記接地導体層に固定される、請求項１に記載の混成集積回路。
【請求項３】
前記第２の配線基板の上面又は下面には、別の実装部品が配設される、請求項１又は２に記載の混成集積回路。
【請求項４】
前記第２の配線基板の上面には、別の半導体チップが配設される、請求項１又は２に記載の混成集積回路。
【請求項５】
前記半導体チップの信号電極は、何れかの信号配線層にワイアボンディングで接続される、請求項１〜４の何れかに記載の混成集積回路。
【請求項６】
前記半導体チップは、前記第１の配線基板の接地導体層に導電性接着剤によって固定される、請求項１〜５の何れかに記載の混成集積回路。
【請求項７】
高周波増幅回路として構成される、請求項１〜６の何れかに記載の混成集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、混成集積回路（ＨＩＣ）に関し、特に、良好な放熱性及び電磁界シールド性を有し、且つ小型の混成集積回路に関する。
【０００２】
【従来の技術】
近年、携帯電話機等の移動体通信機の小型化に伴って、移動体通信機を構成する電子部品等の小型化が要請されている。移動体通信機の送信部として用いられる高周波増幅回路などの混成集積回路は、移動体通信機に用いられる主要なデバイスの一つであるが、小型化に伴って放熱性が低下し、電力増幅器としての特性が劣化するという問題がある。従って、混成集積回路の良好な放熱性を確保しつつ、混成集積回路の小型化を図る必要がある。
【０００３】
特許文献１は、ベアチップから成る半導体チップを用いてフリップチップ接続を行う従来の混成集積回路を示している。図６は、同特許文献に記載の混成集積回路（複合モジュール部品）の構成を示す断面図である。
【０００４】
混成集積回路３０は、キャビティ３１を有する第１の誘電体層３２及び第１の誘電体層３２上に積層した第２の誘電体層３３から成る配線基板３４を有する。配線基板３４上には複数の実装部品３５が個別に配置され、実装部品３５は、配線基板３４上に設けられた図示しない配線パターンと相互に接続されている。キャビティ３１内には半導体チップ３６が設けられ、半導体チップ３６は第２の誘電体層３３の下面に、電極（金属バンプ）３６ａを介してフリップチップ接続されている。配線基板３４及び複数の実装部品３５を囲んで、全体をシールドする、金属のケース３７が設けられている。第１の誘電体層３２の底面には放熱板３８が設けられ、半導体チップ３６の底面と導電性樹脂３９を介して接続されている。放熱板３８の他方の面は、図示しないマザーボードに接続されている。
【０００５】
上記混成集積回路３０では、従来は、誘電体基板の表面に設けられていた半導体チップをキャビティ３１内に設けることにより、装置の小型化を実現する。また、大きな発熱量を有する半導体チップ３６で発生した熱を、電極３６ａ、第２の誘電体層３３、及びケース３７を介してマザーボード及び外気中に、また、放熱板３８を介してマザーボードにそれぞれ放出することにより、混成集積回路３０の放熱性を確保している。
【０００６】
【特許文献１】
特開２００２−１８４９３１号公報（段落００１５〜００１９、図１）
【０００７】
【発明が解決しようとする課題】
特許文献１に記載の混成集積回路３０は、電極３６ａ及び放熱板３８を介して半導体チップ３６で発生した熱の放熱を行うものである。しかし、同特許文献に記載の混成集積回路３０では、半導体チップ３６で発生した熱の大半が電気的に接続されている電極３６ａを介して放出される。
【０００８】
また、第２の誘電体層３３における電極３６ａが接続された部分から、放熱媒体であるケース３７やマザーボードまでの熱伝導に必要な距離は非常に長いため、混成集積回路３０の放熱性は必ずしも十分ではなかった。このため、第２の誘電体層３３及び実装部品３５が熱により劣化するという問題もある。
【０００９】
前記放熱構造の問題とは別に、混成集積回路では、小型化に伴って、半導体チップ、実装部品、及び導体パターンなどの導体間の距離を十分に取ることが難しく、これらの導体間に電磁界カップリングが発生し、装置の動作特性に支障をもたらすという問題もある。
【００１０】
本発明は、上記に鑑み、従来の混成集積回路を改良し、良好な放熱性及び電磁界シールド性を有し、且つ小型の混成集積回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る混成集積回路は、複数の信号配線層と複数の接地導体層とを備え、前記信号配線層のそれぞれと、対応する接地導体層とがマイクロストリップラインを形成する第１の配線基板と、
前記第１の配線基板内に形成され、一つの前記接地導体層が底面に露出するキャビティと、
前記キャビティ内に配設され、底面が前記一つの接地導体層に固定される半導体チップと、
前記第１の配線基板の前記キャビティを除く上面に配置された実装部品とを備えることを特徴としている。
【００１２】
本発明の混成集積回路によれば、前記キャビティ内に配設され、底面が前記一つの接地導体層に固定される半導体チップを備えることにより、半導体チップからマザーボードへの熱伝導に必要な距離を短くすることができる。従って、半導体チップで発生した熱をマザーボードに迅速に放出することができるので、良好な放熱性を得ることができる。また、前記第１の配線基板の前記キャビティを除く上面に配置された実装部品を備えることにより、半導体チップで発生した熱の実装部品に対する影響を抑制することができる。尚、混成集積回路は、例えば、整合回路、バイアス回路等として構成される。
【００１３】
本発明の好適な実施態様では、前記キャビティの上部を覆う第２の配線基板を備え、該第２の配線基板は、少なくとも前記第１の配線基板の最上層の前記接地導体層に固定される。この場合、第２の配線基板における接地導体層が、シールド材として機能するので、半導体チップと第１の配線基板上及び第２の配線基板上に設けられる信号配線層や実装部品との電磁界カップリングを低減し、混成集積回路の動作特性を良好に保つことができる。
【００１４】
本発明の好適な実施態様では、前記第２の配線基板の上面又は下面には、別の実装部品が配設される。これにより、キャビティを設けつつも、キャビティの上部のスペースを有効に活用し、混成集積回路の小型化を図ることができる。また、本発明の好適な実施態様では、前記第２の配線基板の上面には、別の半導体チップが配設される。これによって、キャビティの上方のスペースを有効に活用して混成集積回路の小型化を図ることができると共に、キャビティ内に設けられた半導体チップと上記別の半導体チップとの間の電磁界カップリングを低減することができる。
【００１５】
本発明の好適な実施態様では、前記半導体チップの信号電極は、何れかの信号配線層にワイアボンディングで接続される。この場合、半導体チップで発生した熱の大半は、一つの接地導体層に固定される半導体チップの底面を経由して外部へ放熱されるので、混成集積回路の放熱性を更に高めることができる。
【００１６】
本発明の好適な実施態様では、前記半導体チップは、前記第１の配線基板の接地導体層に導電性接着剤によって固定される。導電性接着剤は、良好な熱伝導性を有するので、半導体チップで発生した熱を第１の配線基板の接地導体層に迅速に放出でき、混成集積回路の放熱性を更に高めることができる。
【００１７】
本発明は、好適には、高周波増幅回路として構成される。これにより、良好な動作特性を有する高周波増幅回路を得ることができる。
【００１８】
【発明の実施の形態】
以下、図面を参照し、本発明に係る実施形態例に基づいて本発明を更に詳細に説明する。図１は、本発明の一実施形態例に係る混成集積回路を示す断面図である。混成集積回路１０は、マザーボード２１上に設けられ、複数の誘電体層１１ａ、１１ｂ、・・・を積層した第１の配線基板１１を有する。第１の配線基板１１を構成する各誘電体層の間及び第１の配線基板１１上には、信号用導体パターン１３及び接地用導体パターン１４が形成されている。信号用導体パターン１３は、電源の供給又は信号の取出しに用いられ、信号用導体パターン１３は、接地用導体パターン１４と同じマイクロストリップラインを構成する。
【００１９】
各誘電体層の間及び第１の配線基板１１上に設けられた信号用導体パターン１３、接地用導体パターン１４の上下間は、それぞれの誘電体層を貫通するスルーホール内等に形成された電極（図示なし）によって接続されている。信号用導体パターン１３及び接地用導体パターン１４は、エッチングを利用したパターニング等により形成することができる。
【００２０】
第１の配線基板１１を構成する複数の誘電体層の上部層の一部を取り除き、第１の誘電体層１１ａ、及び第１の誘電体層１１ａ上に積層されている第２の誘電体層１１ｂを露出させて、キャビティ１２が形成されている。第１の誘電体層１１ａの露出面には接地用導体パターン１４が形成され、第２の誘電体層１１ｂの露出面には信号用導体パターン１３及び接地用導体パターン１４が形成されている。
【００２１】
第１の誘電体層１１ａの露出面に形成された接地用導体パターン１４には、ＦＥＴ等の半導体チップ１５が銀ペースト等の導電性接着剤１６を介して接続されている。半導体チップ１５は、パッケージＩＣ又はベアチップである。半導体チップ１５の各端子と第２の誘電体層１１ｂ上の信号用導体パターン１３及び接地用導体パターン１４とはボンディングワイア１７により電気的に接続されている。
【００２２】
第１の配線基板１１上の信号用導体パターン１３及び接地用導体パターン１４に、複数の実装部品１８がはんだ１６ａ等を介してそれぞれ接続されている。実装部品１８は、例えば、チップコンデンサ、チップ抵抗、チップインダクタなどである。また、キャビティ１２の上方には、単層の誘電体層から成る第２の配線基板１９が、キャビティ１２を覆うように設けられている。
【００２３】
図２（ａ）及び（ｂ）は、第２の配線基板１９の上面及び下面の構成をそれぞれ示す平面図である。第２の配線基板１９は略正方形状の外形を有する。第２の配線基板１９上には、図２（ａ）に示すように、信号用導体パターン１３及び接地用導体パターン１４が設けられ、信号用導体パターン１３及び接地用導体パターン１４に接続して、複数の実装部品１８が設けられている。第２の配線基板１９の上面の四隅とそれに連続する基板側面には、信号用導体パターン１３に接続して、それぞれ信号用電極１３ａが設けられている。また、第２の配線基板１９の上面の四辺とそれに連続する基板側面には、接地用導体パターン１４に接続して、それぞれ接地用電極１４ａが設けられている。
【００２４】
第２の配線基板１９の下面には、図２（ｂ）に示すように、第２の配線基板１９の下面の四隅に、第２の配線基板１９の上面の四隅とそれに連続する基板側面に形成された信号用電極１３ａに連続して、信号用電極１３ａが形成されている。また、第２の配線基板１９の下面の四隅を除く略全面に、第２の配線基板１９の上面の四辺とそれに連続する基板側面に形成された接地用電極１４ａに連続して、接地用導体パターン１４が形成されている。接地用電極１４ａ及び信号用電極１３ａは、第２の配線基板１９を貫通するスルーホールを設け、このスルーホール内に形成してもよい。
【００２５】
第２の配線基板１９は、キャビティ１２を覆うように第１の配線基板１１上に設けられ、第２の配線基板１９の下面の信号用電極１３ａが第１の配線基板１１上の信号用導体パターン１３に、第２の配線基板１９の下面の接地用導体パターン１４が第１の配線基板１１上の接地用導体パターン１４に、それぞれ、はんだ、銀ペースト等の導電性接着剤１６を用いて接続されている。更に、第１の配線基板１１及び第２の配線基板１９を覆って、金属のケース２０が設けられている。
【００２６】
本実施形態例の混成集積回路１０によれば、半導体チップ１５をキャビティ１２内の第１の誘電体層１１ａ上に設けることにより、発熱量の大きい半導体チップ１３とマザーボード２１との間の熱伝導に必要な距離を短くできる。従って、半導体チップ１３で発生した熱を第１の配線基板１１の下側にあるマザーボード２１に迅速に放出することができるので、混成集積回路の良好な放熱性を得ることができる。
【００２７】
また、第２の配線基板１９の下面の略全面に形成された接地用導体パターン１４がシールド板として機能する。これにより、半導体チップ１５と第１の配線基板１１上及び第２の配線基板１９上に設けられた信号用導体パターン（マイクロストリップライン）１３及び実装部品１８との電磁界カップリングを抑制し、混成集積回路１０の動作特性を向上させることができる。
【００２８】
更に、第２の配線基板１９上に信号用導体パターン１３及び接地用導体パターン１４を設け、且つ接地用電極１４ａ及び信号用電極１３ａを用いて、第２の配線基板１９の下面の信号用導体パターン１３及び接地用導体パターン１４に、それぞれ電気的に接続されていることにより、第２の配線基板１９上に更に複数の実装部品１８を設けることができる。従って、キャビティ１２の上方のスペースを有効に活用し、混成集積回路１０の小型化を図ることができる。尚、本実施形態例の混成集積回路１０では、第２の配線基板１９が単層の誘電体層から成るものとしたが、複数の誘電体層を積層したものであってもよい。また、半導体チップ１３を覆う熱硬化性の樹脂を設けてもよい。この場合、半導体チップ１３を物理的に保護することができる。
【００２９】
以下、本実施形態例の変形例について説明する。図３は、上記実施形態例の変形例１に係る混成集積回路の構成を示す断面図である。混成集積回路２２は、第２の配線基板１９上面には、信号用導体パターン１３、接地用導体パターン１４、及び、信号用電極１３ａ、接地用電極１４ａが形成されておらず、且つ複数の実装部品１８が設けられていないことを除いては、前述の実施形態例の混成集積回路１０と同様の構成を有している。
【００３０】
変形例１の混成集積回路２２によれば、実施形態例の混成集積回路１０と比較して、第２の配線基板１９上に複数の実装部品１８が設けられていない分、混成集積回路の高さを低くすることにより、混成集積回路の小型化を図ることができる。
【００３１】
図４は、実施形態例の変形例２に係る混成集積回路の構成を示す断面図である。混成集積回路２３は、第２の配線基板１９上面に、複数の実装部品１８に代えて別の半導体チップ２４が設けられていることを除いては、前述の実施形態例の混成集積回路１０と同様の構成を有している。
【００３２】
変形例２の混成集積回路２３によれば、第２の配線基板１９上に別の半導体チップ２４を設けることにより、実施形態例と同様にキャビティ１２の上方のスペースを有効に活用し、混成集積回路の小型化を図ることができる。また、キャビティ１２内に設けられた半導体チップ１５と第２の配線基板１９上に設けられた別の半導体チップ２４との間の電磁界カップリングを抑制することができる。
【００３３】
図５は、実施形態例の変形例３に係る混成集積回路の構成を示す断面図である。混成集積回路２５では、第２の配線基板１９の上面には信号用導体パターン１３、接地用導体パターン１４、及び、信号用電極１３ａ、接地用電極１４ａが形成されておらず、且つ実装部品１８が設けられていない。また、第２の配線基板１９の下面には、信号用導体パターン１３及び接地用導体パターン１４が形成され、複数の実装部品１８がはんだ１６ａ等を介して、信号用導体パターン１３及び接地用導体パターン１４にそれぞれ接続されている。本変形例の混成集積回路２５は、上記を除いては、前述の実施形態例の混成集積回路１０と同様の構成を有している。
【００３４】
変形例３の混成集積回路２５によれば、第２の配線基板１９の下面に複数の実装部品１８を設けたことにより、キャビティ１２の上方のスペースを有効に活用し、且つ装置の高さを低く保ち、混成集積回路の小型化を図ることができる。
【００３５】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明に係る混成集積回路は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施した混成集積回路も、本発明の範囲に含まれる。
【００３６】
【発明の効果】
以上説明したように、本発明に係る混成集積回路によると、キャビティ内に配設され、底面が一つの接地導体層に固定される半導体チップを備えることにより、半導体チップからマザーボードへの熱伝導に必要な距離を短くすることができる。従って、半導体チップで発生した熱をマザーボードに迅速に放出することができるので、良好な放熱性を得ることができる。また、第１の配線基板のキャビティを除く上面に配置された実装部品を備えることにより、半導体チップで発生した熱の実装部品に対する影響を抑制することができる。
【図面の簡単な説明】
【図１】実施形態例の混成集積回路の構成を示す断面図である。
【図２】図２（ａ）、（ｂ）は、上方及び下方より見た第２の配線基板の構成をそれぞれ示す平面図である。
【図３】変形例１の混成集積回路の構成を示す断面図である。
【図４】変形例２の混成集積回路の構成を示す断面図である。
【図５】変形例３の混成集積回路の構成を示す断面図である。
【図６】特許文献１に記載の混成集積回路の構成を示す断面図である。
【符号の説明】
１１：第１の配線基板
１１ａ：第１の誘電体層
１１ｂ：第２の誘電体層
１２：キャビティ
１３：信号用導体パターン
１３ａ：信号用電極
１４：接地用導体パターン
１４ａ：接地用電極
１５：半導体チップ
１６：導電性接着剤
１６ａ：はんだ
１７：ボンディングワイア
１８：実装部品
１９：第２の配線基板
２０：ケース
２１：マザーボード
２４：（別の）半導体チップ
３１：キャビティ
３２：第１の誘電体層
３３：第２の誘電体層
３４：誘電体基板
３５：実装部品
３６：半導体チップ
３７：ケース（金属ケース）
３８：放熱板
３９：導電性樹脂
【図１】
2005026263.tif 000003
【図２】
2005026263.tif 000004
【図３】
2005026263.tif 000005
【図４】
2005026263.tif 000006
【図５】
2005026263.tif 000007
【図６】
2005026263.tif 000008