(57)【要約】【課題】  ＤＣ−ＤＣコンバータの各回路素子を集積化して集積回路を形成する場合に接続端子の数を削減する。【解決手段】  本発明によるＤＣ−ＤＣコンバータは、トランス(6)の駆動巻線(6c)からＭＯＳ-ＦＥＴ(8)のゲート端子に付与される駆動信号の電圧が一定レベルを超えたときに検出信号を発生する検出回路(51)と、検出回路(51)の検出信号が発生した場合にＭＯＳ-ＦＥＴ(8)のオン・オフ動作を停止させる停止回路(52)とを備える。トランス(6)の駆動巻線(6c)からの駆動信号の入力端子(BD)と検出回路(51)の入力端子とを接続する単一のライン上に検出回路(51)と停止回路(52)とを接続できるので、ＭＯＳ-ＦＥＴ(8)を含めて検出回路(51)と停止回路(52)との集積回路を形成する場合に接続端子の数を削減することが可能となる。【選択図】  図１
2005204458.tif 000002
【特許請求の範囲】
【請求項１】
直流電源に対して直列に接続されたトランスの１次巻線及びスイッチング素子と、前記トランスの２次巻線に接続された整流平滑回路と、前記トランスに設けられ且つ前記スイッチング素子をオン・オフ動作させる駆動信号を前記スイッチング素子の制御端子に付与する駆動巻線とを備え、
前記スイッチング素子をオン・オフ動作させて、前記トランスの２次巻線から前記整流平滑回路を介して直流出力を取り出すＤＣ−ＤＣコンバータにおいて、
前記駆動巻線から前記スイッチング素子の制御端子に付与される駆動信号の電圧が一定レベルを超えたときに検出信号を発生する検出回路と、
該検出回路の検出信号が発生した場合に前記スイッチング素子のオン・オフ動作を停止させる停止回路とを備えたことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記駆動巻線から前記スイッチング素子の制御端子に印加する電圧を制御する電圧制御素子を備えたトリガ信号発生回路を備え、
該トリガ信号発生回路は、前記駆動巻線と前記スイッチング素子の制御端子とを接続する抵抗とコンデンサとの直列回路の前記スイッチング素子の制御端子と前記コンデンサとの間に接続され、
前記電圧制御素子は、前記２次巻線側又は他の検出回路に接続されたトリガ信号伝達手段により制御される請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記直流電源は交流電源の交流電力を直流電力に変換する整流回路を備え、
前記交流電源と前記スイッチング素子の制御端子との間に起動回路を接続し、
前記交流電源から前記起動回路を介して前記停止回路の保持電流を供給する請求項１又は２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記起動回路は、固定インピーダンス素子又は可変インピーダンス回路により構成され且つ前記交流電源の交流電圧を保持する容量性素子を有する請求項３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記停止回路の動作が解除されるときの前記駆動信号の電圧は、前記スイッチング素子の起動電圧よりも低い請求項１〜４の何れか１項に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記停止回路が駆動されるときの前記駆動信号の電圧は、前記スイッチング素子の駆動電圧よりも高い請求項１〜５の何れか１項に記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記検出回路及び前記停止回路又は前記スイッチング素子を含めて前記検出回路及び前記停止回路を集積化し、前記スイッチング素子の制御端子と前記検出回路の入力端子とを共通に接続した請求項１〜６の何れか１項に記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記整流平滑回路の出力電圧が定格電圧以上のときに過電圧検出信号を出力する過電圧検出回路を備え、
前記検出回路は、前記過電圧検出回路が過電圧検出信号を出力したときに前記検出信号を発生する請求項１〜７の何れか１項に記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記整流平滑回路から負荷に流れる電流を検出する出力電流検出手段と、該出力電流検出手段の検出電流が定格電流以上のときに過電流検出信号を出力する過電流検出回路とを備え、
前記検出回路は、前記過電流検出回路が過電流検出信号を出力したときに前記検出信号を発生する請求項１〜８の何れか１項に記載のＤＣ−ＤＣコンバータ。
【請求項１０】
装置内部の温度を検出する温度検出手段を有し、該温度検出手段の検出温度が所定の温度以上のときに過熱検出信号を出力する過熱検出回路を備え、
前記検出回路は、前記過熱検出回路が過熱検出信号を出力したときに前記検出信号を発生する請求項１〜９の何れか１項に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過電圧、過電流又は過熱等から主回路及び負荷を保護する保護回路を備えたＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
直流電源に対して直列に接続されたトランスの１次巻線及びスイッチング素子と、トランスの２次巻線に接続された整流平滑回路と、トランスに設けられ且つスイッチング素子をオン・オフ動作させる駆動信号をスイッチング素子の制御端子に付与する駆動巻線とを備え、スイッチング素子をオン・オフ動作させてトランスの２次巻線から整流平滑回路を介して直流出力を取り出すＤＣ−ＤＣコンバータは、回路構成が簡素なスイッチング電源装置として従来から広く知られている。例えば、図９に示す従来のＤＣ−ＤＣコンバータは、交流電源(2)からフィルタ回路(3)を介して入力される交流電圧を直流電圧に変換する整流回路としての整流ブリッジ回路(4)と、整流ブリッジ回路(4)から出力される直流電圧を平滑化する入力平滑コンデンサ(5)とから構成される直流電源(1)と、直流電源(1)を構成する入力平滑コンデンサ(5)に対して直列に接続されたトランス(6)の１次巻線(6a)及びスイッチング素子としてのトランジスタ(7)と、トランス(6)の２次巻線(6b)と直流出力端子(12,13)との間に接続された整流ダイオード(9)及び出力平滑コンデンサ(10)から成る整流平滑回路(11)と、トランス(6)の１次及び２次巻線(6a,6b)と共に設けられ且つトランジスタ(7)のベース端子（制御端子）とエミッタ端子との間に接続された駆動巻線(6c)とを備えている。
【０００３】
トランジスタ(7)のエミッタ端子と直流電源(1)を構成する入力平滑コンデンサ(5)の基準電位側端子との間には、トランス(6)の１次巻線(6a)及びトランジスタ(7)を通して流れる１次側電流をその電流に対応する電圧として検出する電流検出用抵抗(14)が接続される。入力平滑コンデンサ(5)の出力電位側端子とトランジスタ(7)のベース端子との間には起動用抵抗(15)が接続され、起動用抵抗(15)とトランジスタ(7)のベース端子との接続点とトランス(6)の駆動巻線(6c)の上端との間には電流制限用抵抗(16)及び結合コンデンサ(17)が直列に接続され、更に結合コンデンサ(17)と並列に逆流防止用ダイオード(18)が接続される。トランス(6)の駆動巻線(6c)の上端には整流ダイオード(19)及び第１の制限抵抗(20)が直列に接続され、第１の制限抵抗(20)の出力端とトランス(6)の駆動巻線(6c)の下端（黒点側）との間には平滑コンデンサ(21)が接続される。整流平滑回路(11)を構成する出力平滑コンデンサ(10)の両端には出力電圧検出回路(22)が接続され、直流出力端子(12,13)間に接続される図示しない負荷に供給される直流出力電圧ＶOUTと図示しない基準電源の基準電圧との誤差信号を第１のフォトカプラ(23)を構成する第１の発光ダイオード(24)に出力する。平滑コンデンサ(21)の上端には第１のフォトカプラ(23)を構成し且つ第１の発光ダイオード(24)の出力光を受光する第１のフォトトランジスタ(25)と第２の制限抵抗(26)が直列に接続され、第２の制限抵抗(26)とトランジスタ(7)のエミッタ端子及び電流検出用抵抗(14)の接続点との間にはバイアス用コンデンサ(27)及びバイアス用抵抗(28)を並列に接続して成るバイアス回路(29)が接続される。トランス(6)の駆動巻線(6c)の上端と第２の制限抵抗(26)との間には、第１のツェナダイオード(30)及び第３の制限抵抗(31)が直列に接続される。整流平滑回路(11)を構成する出力平滑コンデンサ(10)の両端には第２のフォトカプラ(32)を構成する第２の発光ダイオード(33)、第２のツェナダイオード(35)及び第４の制限抵抗(36)が直列に接続され、平滑コンデンサ(21)の上端には第２のフォトカプラ(32)を構成し且つ第２の発光ダイオード(33)の出力光を受光する第２のフォトトランジスタ(34)と第５の制限抵抗(37)が直列に接続され、過電圧検出回路(38)を形成する。
【０００４】
トランジスタ(7)のベース端子と電流検出用抵抗(14)及び入力平滑コンデンサ(5)の接続点との間には、第１のＮＰＮトランジスタ(39)と第２のＮＰＮトランジスタ(40)とクランプ用ダイオード(41)とが並列に接続され、第１のＮＰＮトランジスタ(39)のベース端子がバイアス回路(29)及び第２の制限抵抗(26)の接続点に接続される。入力平滑コンデンサ(5)の出力電位側端子と第２のＮＰＮトランジスタ(40)のベース端子との間には、保持抵抗(42)を介してサイリスタ(43)が接続され、サイリスタ(43)のゲート端子が過電圧検出回路(38)を構成する第５の制限抵抗(37)に接続される。第２のＮＰＮトランジスタ(40)のベース・エミッタ端子間及びサイリスタ(43)のゲート・カソード端子間には、それぞれバイパス抵抗(44,45)が接続される。第２のＮＰＮトランジスタ(40)、クランプ用ダイオード(41)、保持抵抗(42)、サイリスタ(43)、バイパス抵抗(44,45)は過電圧検出回路(38)と共に過電圧保護回路を形成する。更に、第１のＮＰＮトランジスタ(39)、第２のＮＰＮトランジスタ(40)、クランプ用ダイオード(41)、サイリスタ(43)、バイパス抵抗(44,45)はトランジスタ(7)と共に集積化され、７本の接続端子を有するスイッチング電源用ＩＣ(46)を形成する。スイッチング電源用ＩＣ(46)の１次側電流入力端子(D)はトランジスタ(7)のコレクタ端子に接続され、接地端子(GND)はトランジスタ(7)のエミッタ端子に接続され、帰還信号入力端子(FB)は第１のＮＰＮトランジスタ(39)のベース端子に接続され、電流検出信号入力端子(IS)は第１のＮＰＮトランジスタ(39)のエミッタ端子に接続され、保持電流入力端子(IH)はサイリスタ(43)のアノード端子に接続され、駆動信号入力端子(BD)はトランジスタ(7)のベース端子に接続され、過電圧検出信号入力端子(OVP)はサイリスタ(43)のゲート端子に接続される。
【０００５】
図９に示す従来のＤＣ−ＤＣコンバータの動作は以下の通りである。図示しない電源スイッチをオンすると、交流電源(2)からフィルタ回路(3)を介して整流ブリッジ回路(4)に入力された交流電圧Ｅが整流ブリッジ回路(4)にて全波整流され、脈流分を含む直流電圧に変換される。整流ブリッジ回路(4)から出力された直流電圧は、入力平滑コンデンサ(5)にて脈流分が除去され、入力平滑コンデンサ(5)の両端から平滑化された直流入力電圧ＶINが出力される。入力平滑コンデンサ(5)から出力された直流入力電圧ＶINは、起動用抵抗(15)を介して結合コンデンサ(17)に印加され、結合コンデンサ(17)が充電される。結合コンデンサ(17)の充電電圧がトランジスタ(7)のベース・エミッタ間の順方向電圧に達すると、トランジスタ(7)のベース端子に電流が流れ始め、その電流と電流増幅率ｈFEとの積に略等しいコレクタ電流ＩCがトランジスタ(7)のコレクタ端子に流れる。このコレクタ電流ＩCにより、入力平滑コンデンサ(5)−トランス(6)の１次巻線(6a)−トランジスタ(7)−電流検出用抵抗(14)−入力平滑コンデンサ(5)の経路で電流が流れ、トランス(6)の１次巻線(6a)に入力平滑コンデンサ(5)の直流入力電圧ＶINが印加される。このとき、トランス(6)の１次巻線(6a)と駆動巻線(6c)との巻数比倍の電圧が駆動巻線(6c)に発生し、トランス(6)の駆動巻線(6c)−電流制限用抵抗(16)−結合コンデンサ(17)−トランジスタ(7)−トランス(6)の駆動巻線(6c)の経路で正帰還電流が流れ、急速な正帰還がトランジスタ(7)に掛かる。この正帰還電流により、結合コンデンサ(17)が起動時とは逆の極性で充電され、この充電電圧が逆流防止用ダイオード(18)の順方向電圧に等しくなると、前記の正帰還電流は逆流防止用ダイオード(18)を介して流れるようになる。この正帰還電流によりトランジスタ(7)が急速にオンし、飽和状態となるまでオンする。ここで、トランス(6)の１次巻線(6a)のインダクタンスをＬP[Ｈ]、時間の変化分をΔＴ[s]とすると、トランジスタ(7)に流れるコレクタ電流ＩCの変化分ΔＩCは(ＶIN/ＬP)・ΔＴ[Ａ]となるため、トランジスタ(7)に流れるコレクタ電流ＩCは上り勾配の三角波電流となる。このコレクタ電流ＩCはトランス(6)の１次巻線(6a)及びトランジスタ(7)を通して流れる１次側電流ＩPとなり、トランス(6)に(１／２)・ＬP・ＩP2[Ｊ]のエネルギが蓄積される。また、この１次側電流ＩPは電流検出用抵抗(14)により１次側電流ＩPに対応する電圧ＶPとして検出される。電流検出用抵抗(14)の検出電圧ＶPとバイアス回路(29)を構成するバイアス用コンデンサ(27)の端子電圧ＶC1の和電圧ＶP＋ＶC1が第１のＮＰＮトランジスタ(39)のベース・エミッタ間の順方向電圧に到達すると、第１のＮＰＮトランジスタ(39)がオンとなり、トランジスタ(7)のベース端子に流れる電流をバイパスするため、トランジスタ(7)のベース端子に流れる電流が減少し、トランジスタ(7)の飽和電圧を維持できなくなる。これにより、トランス(6)の１次巻線(6a)に印加されていた直流入力電圧ＶINの大部分がトランジスタ(7)に移行し、１次巻線(6a)の電圧が低下すると共に駆動巻線(6c)の電圧も低下する。このため、急速なオフへの正帰還がトランジスタ(7)に掛かり、トランジスタ(7)が急速にオフする。トランジスタ(7)がオフするとトランス(6)に蓄積されたエネルギが２次巻線(6b)から放出され、整流平滑回路(11)及び直流出力端���(12,13)を介して図示しない負荷に直流出力電圧ＶOUTが供給される。
【０００６】
直流出力端子(12,13)間の直流出力電圧ＶOUTは、出力電圧検出回路(22)にて図示しない基準電圧と比較され、それらの誤差信号が第１のフォトカプラ(23)を構成する第１の発光ダイオード(24)に入力される。これにより、第１の発光ダイオード(24)から出力電圧検出回路(22)の誤差信号に応じて変化する光出力が発生し、この光出力は第１のフォトカプラ(23)を構成する第１のフォトトランジスタ(25)により受光される。一方、第１のフォトトランジスタ(25)にはトランス(6)の駆動巻線(6c)に発生した電圧を整流ダイオード(19)、第１の制限抵抗(20)及び平滑コンデンサ(21)により整流及び平滑化した電圧が印加され、第１のフォトトランジスタ(25)に出力電圧検出回路(22)の誤差信号に応じて変化する電流が流れる。第１のフォトトランジスタ(25)に流れる電流は、第２の制限抵抗(26)を介してバイアス回路(29)を構成するバイアス用コンデンサ(27)及びバイアス用抵抗(28)に流れ、バイアス用コンデンサ(27)の端子電圧ＶC1を調整する。即ち、バイアス用コンデンサ(27)の端子電圧ＶC1が高くなると、第１のＮＰＮトランジスタ(39)のオンが早くなるので、トランジスタ(7)のオン期間が短くなり、直流出力端子(12,13)間の直流出力電圧ＶOUTが低下する方向に動作する。一方、バイアス用コンデンサ(27)の端子電圧ＶC1が低くなると、第１のＮＰＮトランジスタ(39)のオンが遅くなるので、トランジスタ(7)のオン期間が長くなり、直流出力端子(12,13)間の直流出力電圧ＶOUTが上昇する方向に動作する。これにより、直流出力端子(12,13)間の直流出力電圧ＶOUTを一定に制御することが可能となる。また、第１のツェナダイオード(30)及び第３の制限抵抗(31)は過電流保護特性を制御する。即ち、第１のツェナダイオード(30)が通常のダイオードとして動作する期間は、直流出力端子(12,13)間の直流出力電圧ＶOUTに比例するフライバック電圧がトランス(6)の駆動巻線(6c)に発生し、このフライバック電圧によりバイアス用コンデンサ(27)の端子電圧ＶC1が調整される。一方、第１のツェナダイオード(30)が定電圧ダイオードとして動作する期間は、トランジスタ(7)のオン期間中に入力平滑コンデンサ(5)の直流入力電圧ＶINに比例する電圧がトランス(6)の駆動巻線(6c)に発生し、この電圧によりバイアス用コンデンサ(27)の端子電圧ＶC1が調整される。これにより、ＤＣ−ＤＣコンバータの過電流保護特性が所謂「フ」の字特性となり、直流入力電圧ＶINが変動しても略同一の定格電流値で電流制限を掛けることが可能となる。
【０００７】
直流出力端子(12,13)間の直流出力電圧ＶOUTが定格電圧、即ち過電圧検出回路(38)を構成する第２のツェナダイオード(35)の降伏電圧を超えると、第２のフォトカプラ(32)を構成する第２の発光ダイオード(33)、第２のツェナダイオード(35)及び第４の制限抵抗(36)に電流が流れ、第２の発光ダイオード(33)から光出力が発生する。第２の発光ダイオード(33)の光出力は、第２のフォトカプラ(32)を構成する第２のフォトトランジスタ(34)により受光される。一方、第２のフォトトランジスタ(34)にはトランス(6)の駆動巻線(6c)に発生した電圧を整流ダイオード(19)、第１の制限抵抗(20)及び平滑コンデンサ(21)により整流及び平滑化した電圧が印加されるため、第２のフォトトランジスタ(34)に電流が流れる。これにより、平滑コンデンサ(21)−第２のフォトトランジスタ(34)−第５の制限抵抗(37)−サイリスタ(43)−第２のＮＰＮトランジスタ(40)−電流検出用抵抗(14)−平滑コンデンサ(21)の経路で電流が流れ、サイリスタ(43)及び第２のＮＰＮトランジスタ(40)がオンする。更に、サイリスタ(43)のオンにより、入力平滑コンデンサ(5)−保持抵抗(42)−サイリスタ(43)−第２のＮＰＮトランジスタ(40)−入力平滑コンデンサ(5)の経路で保持電流が流れ、第２のＮＰＮトランジスタ(40)のオンが保持される。第２のＮＰＮトランジスタ(40)がオンのときは、トランジスタ(7)のベース端子に流れる電流の大部分が第２のＮＰＮトランジスタ(40)によりバイパスされるため、トランジスタ(7)のオフが保持される。これにより、直流出力端子(12,13)に接続される図示しない負荷を過電圧から保護することが可能となる。以上で述べたＤＣ−ＤＣコンバータの構成と類似の構成を有するスイッチング電源装置は、例えば下記の特許文献１及び２に開示されている。
【０００８】
【特許文献１】特開平３−７０４６８号公報（第３頁、第１図）
【特許文献２】特開平１０−４６７７号公報（第５頁、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、上記の類のＤＣ−ＤＣコンバータでは、過電圧発生時に直流電源(1)から保持抵抗(42)を介してサイリスタ(43)及び第２のＮＰＮトランジスタ(40)に保持電流を流して第２のＮＰＮトランジスタ(40)をオンに保持することにより、トランジスタ(7)をオフに保持して負荷を過電圧から保護していた。したがって、過電圧状態から正常状態に復帰する場合、サイリスタ(43)のアノード端子からカソード端子に流れる保持電流を減少させてサイリスタ(43)をターンオフする必要があるため、トランジスタ(7)のオン・オフ動作を直ちに再開することができない欠点があった。また、図９に示すように保護回路を構成する各回路素子をトランジスタ(7)を含めて集積化してスイッチング電源用ＩＣ(46)を形成する場合、７本の接続端子が必要となる。一般に、大きな電力を取り扱うスイッチング素子を含めて集積化する場合は、その放熱性能と製造コストの関係上、安価なＴＯ−２２０型やＴＯ−３Ｐ型（米国ＪＥＤＥＣ規格）等のパッケージが主に使用される。これらのパッケージは一般に３本乃至５本の接続端子を有し、又はそれら以外の集積化を考慮したパッケージでも接続端子の数は最大で６本程度である。したがって、図９に示す従来のＤＣ−ＤＣコンバータでは、これらの安価なパッケージを使用した集積化が困難であった。
【００１０】
そこで、本発明では、正常状態復帰時にスイッチング素子のオン・オフ動作を直ちに再開することができ、且つ各回路素子を集積化して集積回路を形成する際に接続端子の数を削減できるＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明によるＤＣ−ＤＣコンバータは、直流電源(1)に対して直列に接続されたトランス(6)の１次巻線(6a)及びスイッチング素子(8)と、トランス(6)の２次巻線(6b)に接続された整流平滑回路(11)と、トランス(6)に設けられ且つスイッチング素子(8)をオン・オフ動作させる駆動信号をスイッチング素子(8)の制御端子に付与する駆動巻線(6c)とを備え、スイッチング素子(8)をオン・オフ動作させて、トランス(6)の２次巻線(6b)から整流平滑回路(11)を介して直流出力を取り出す。このＤＣ−ＤＣコンバータは、駆動巻線(6c)からスイッチング素子(8)の制御端子に付与される駆動信号の電圧が一定レベルを超えたときに検出信号を発生する検出回路(51)と、検出回路(51)の検出信号が発生した場合にスイッチング素子(8)のオン・オフ動作を停止させる停止回路(52)とを備える。スイッチング素子(8)の制御端子に付与される駆動信号の電圧が一定レベルを超えたときに、スイッチング素子(8)のオン・オフ動作を確実に停止すると共に、一旦直流電源(1)の電圧を遮断した場合には、電源再投入時にスイッチング素子(8)のオン・オフ動作を直ちに再開することができる。また、トランス(6)の駆動巻線(6c)からの駆動信号の入力端子(BD)と検出回路(51)の入力端子とを接続する単一のライン上に検出回路(51)と停止回路(52)とを接続できるので、スイッチング素子(8)を含めて検出回路(51)と停止回路(52)との集積回路を形成する場合に各種信号の入出力端子の数を削減できる。したがって、接続端子の数が少なく且つ安価なパッケージを使用することが可能となる。
【００１２】
本発明の一実施の形態では、駆動巻線(6c)からスイッチング素子(8)の制御端子に印加する電圧を制御する電圧制御素子(34,75)を備えたトリガ信号発生回路(53)を備える。このトリガ信号発生回路(53)は、駆動巻線(6c)とスイッチング素子(8)の制御端子とを接続する抵抗(16)とコンデンサ(17)との直列回路のスイッチング素子(8)の制御端子とコンデンサ(17)との間に接続され、電圧制御素子(34,75)は２次巻線(6b)側又は他の検出回路(80)に接続されたトリガ信号伝達手段(33,74)により制御される。スイッチング素子(8)の制御端子に印加する電圧をトリガ信号伝達手段(33,74)により制御される電圧制御素子(34,75)により増減し、その電圧の大きさを検出回路(51)にて検出することができるので、種々の電圧制御素子(34,75)により印加される電圧を検出して、スイッチング素子(8)のオン・オフを制御することができる。また、本発明の他の実施の形態では、直流電源(1)は交流電源(2)の交流電力を直流電力に変換する整流回路(4)を備え、交流電源(2)とスイッチング素子(8)の制御端子との間に起動回路(63)を接続し、交流電源(2)から起動回路(63)を介して停止回路(52)の保持電流を供給するので、停止回路(52)の動作期間中に交流電源(2)からの電力供給が停止した場合、停止回路(52)の動作を短時間で解除することができる。起動回路(63)は、固定インピーダンス素子(64,65)又は可変インピーダンス回路(85)により構成され且つ交流電源(2)の交流電圧(E)を保持する容量性素子(66)を有するので、交流電源(2)の交流電圧(E)により起動回路(63)内の容量性素子(66)が充電され、交流電源(2)から起動回路(63)を介して停止回路(52)の保持電流を連続的に供給することができる。したがって、交流電源(2)からの交流電圧(E)がゼロのときでも、停止回路(52)の保持電流を安定して供給することができる。本発明では、停止回路(52)の動作が解除されるときの駆動信号の電圧はスイッチング素子(8)の起動電圧よりも低いので、直流電源(1)からの直流電力又は交流電源(2)からの交流電力の供給が停止して停止回路(52)の動作が解除されても、スイッチング素子(8)は再起動されない。このため、ＤＣ−ＤＣコンバータの誤動作を防止できる。また、停止回路(52)が駆動されるときの駆動信号の電圧はスイッチング素子(8)の駆動電圧よりも高いので、スイッチング素子(8)のオン・オフ動作中に停止回路(52)が作動してスイッチング素子(8)のオン・オフ動作が停止する誤動作を防止できる。更に、検出回路(51)及び停止回路(52)又はスイッチング素子(8)を含めて検出回路(51)及び停止回路(52)を集積化し、スイッチング素子(8)の制御端子と検出回路(51)の入力端子とを共通に接続したので、集積回路を形成する際に接続端子数を削減でき、集積回路の外形を小型化することが可能となる。
【００１３】
本発明の一実施の形態では、整流平滑回路(11)の直流出力電圧(VOUT)が定格電圧以上となったときに過電圧検出信号を出力する過電圧検出回路(38)を備え、過電圧検出回路(38)が過電圧検出信号を出力したときに検出回路(51)から検出信号を発生する。整流平滑回路(11)の直流出力電圧(VOUT)が定格電圧以上になると、過電圧検出回路(38)から過電圧検出信号が出力され、このときに検出回路(51)から発生する検出信号により停止回路(52)が駆動されるため、スイッチング素子(8)のオン・オフ動作が停止する。これにより、トランス(6)の２次巻線(6b)から整流平滑回路(11)を介して負荷に供給される直流出力電圧(VOUT)が抑制されるので、負荷を過電圧から保護することができる。また、本発明の変更実施の形態では、整流平滑回路(11)から負荷に流れる電流(IO)を検出する出力電流検出手段(69)と、出力電流検出手段(69)の検出電流が定格電流以上となったときに過電流検出信号を出力する過電流検出回路(72)とを備え、過電流検出回路(72)が過電流検出信号を出力したときに検出回路(51)から検出信号を発生する。整流平滑回路(11)から負荷に流れる電流(IO)が定格電流以上になると、過電流検出回路(72)から過電流検出信号が出力され、このときに検出回路(51)から発生する検出信号により停止回路(52)が駆動されるため、スイッチング素子(8)のオン・オフ動作が停止する。これにより、トランス(6)の２次巻線(6b)から整流平滑回路(11)を介して負荷に流れる電流(IO)が制限されるので、負荷を過電流から保護することができる。更に、本発明の他の変更実施の形態では、装置内部の温度を検出する温度検出手段(78)を有し、温度検出手段(78)の検出温度が所定の温度以上となったときに過熱検出信号を出力する過熱検出回路(80)を備え、過熱検出回路(80)が過熱検出信号を出力したときに検出回路(51)から検出信号を発生する。装置内部の温度が所定の温度以上になると、過熱検出回路(80)から過熱検出信号が出力され、このときに検出回路(51)から発生する検出信号により停止回路(52)が駆動されるため、スイッチング素子(8)のオン・オフ動作が停止する。このため、異常過熱によるＤＣ−ＤＣコンバータの発火事故等を回避することができる。
【発明の効果】
【００１４】
本発明によれば、スイッチング素子の制御端子に付与される駆動信号の電圧が一定レベルを超えたときに、スイッチング素子のオン・オフ動作を確実に停止すると共に、一旦電源を遮断した場合には、電源再投入時にスイッチング素子のオン・オフ動作を直ちに再開することができるので、過電圧、過電流又は過熱等から主回路及び負荷を保護する保護回路を迅速且つ確実に動作させることが可能である。また、ＤＣ−ＤＣコンバータの保護回路を構成する各回路素子を大きな電力を取り扱うスイッチング素子を含めて集積化して集積回路を形成する際に接続端子の数を削減できるので、その放熱性能と製造コストを考慮した安価なパッケージを使用することができる。このため、過電圧保護、過電流保護、過熱保護等の諸機能を備えたＤＣ−ＤＣコンバータを比較的安価にて実現することが可能となる。更に、交流電源から起動回路を介して停止回路の保持電流を供給する場合は、停止回路の動作を短時間で且つ効率良く解除できる利点がある。
【発明を実施するための最良の形態】
【００１５】
以下、本発明によるＤＣ−ＤＣコンバータの６つの実施の形態を図１〜図６に基づいて説明する。但し、これらの図面では図９に示す箇所と実質的に同一の部分には同一の符号を付し、その説明を省略する。
【実施例１】
【００１６】
本発明の一実施の形態を示す実施例１のＤＣ−ＤＣコンバータは、図１に示すように、図９に示すトランジスタ(7)をＭＯＳ-ＦＥＴ(8)に変更し、図９に示すクランプ用ダイオード(60)をクランプ用ツェナダイオード(60)に変更し、ＭＯＳ-ＦＥＴ(8)のゲート端子にゲート抵抗(61)を接続し、ＭＯＳ-ＦＥＴ(8)のゲート・ソース端子間にゲート・ソース間抵抗(62)を接続し、図９に示す逆流防止用ダイオード(18)を省略し、第５の制限抵抗(37)の出力端の接続先を結合コンデンサ(17)とゲート抵抗(61)との接続点に変更し、図９に示す第２のＮＰＮトランジスタ(40)、保持抵抗(42)、サイリスタ(43)及びバイパス抵抗(44,45)の代わりに、第５の制限抵抗(37)及びゲート抵抗(61)の接続点と電流検出用抵抗(14)及び入力平滑コンデンサ(5)の接続点との間に検出回路(51)及び停止回路(52)を接続したものである。検出回路(51)は、第５の制限抵抗(37)及びゲート抵抗(61)の接続点に対して直列に接続された第３のツェナダイオード(54)及び第６の制限抵抗(55)から構成され、ＭＯＳ-ＦＥＴ(8)のゲート端子に付与される駆動信号の電圧が第３のツェナダイオード(54)の降伏電圧を越えたときに検出信号を発生する。第３のツェナダイオード(54)の降伏電圧は、ＭＯＳ-ＦＥＴ(8)の駆動電圧（定格値）に電流検出用抵抗(14)、第６の制限抵抗(55)及びゲート抵抗(61)での電圧降下分を加えた値より十分大きな値に設定される。即ち、第３のツェナダイオード(54)の降伏電圧をＭＯＳ-ＦＥＴ(8)の駆動電圧（定格値）よりも高い値に設定することにより、停止回路(52)の駆動電圧がＭＯＳ-ＦＥＴ(8)の駆動電圧（定格値）よりも高くなるため、ＭＯＳ-ＦＥＴ(8)のオン・オフ動作中に停止回路(52)が作動してＭＯＳ-ＦＥＴ(8)のオン・オフ動作が停止する誤動作を防止できる。停止回路(52)は、ベース端子が検出回路(51)を構成する第６の制限抵抗(55)に接続され且つエミッタ端子が電流検出用抵抗(14)及び入力平滑コンデンサ(5)の接続点に接続された第３のＮＰＮトランジスタ(56)と、ベース端子が第３のＮＰＮトランジスタ(56)のコレクタ端子に接続され且つエミッタ端子が第５の制限抵抗(37)及びゲート抵抗(61)の接続点に接続され且つコレクタ端子が第３のＮＰＮトランジスタ(56)のベース端子に接続されたＰＮＰトランジスタ(57)と、第３のＮＰＮトランジスタ(56)及びＰＮＰトランジスタ(57)のベース・エミッタ端子間にそれぞれ接続されたバイパス抵抗(58,59)とから構成される。即ち、停止回路(52)を構成する第３のＮＰＮトランジスタ(56)及びＰＮＰトランジスタ(57)は、ＰＮＰトランジスタ(57)のエミッタ端子をアノード端子、第３のＮＰＮトランジスタ(56)のエミッタ端子をカソード端子、第３のＮＰＮトランジスタ(56)のベース端子をゲート端子とするサイリスタの等価回路を構成する。したがって、検出回路(51)が検出信号を発生した場合には、停止回路(52)を構成する第３のＮＰＮトランジスタ(56)及びＰＮＰトランジスタ(57)がオンとなるので、ＭＯＳ-ＦＥＴ(8)がオフに保持され、ＭＯＳ-ＦＥＴ(8)のオン・オフ動作が停止する。また、第２のフォトカプラ(32)の第２のフォトトランジスタ(34)は、トランス(6)の２次巻線(6b)側の過電圧検出回路(38)に接続されたトリガ信号伝達手段としての第２のフォトカプラ(32)の第２の発光ダイオード(33)の光出力により、ＭＯＳ-ＦＥＴ(8)のゲート端子に印加する電圧を制御���る電圧制御素子を構成し、第２のフォトトランジスタ(34)と直列に接続された第５の制限抵抗(37)と共にトリガ信号発生回路(53)を形成する。更に、第１のＮＰＮトランジスタ(39)、第３のツェナダイオード(54)、第６の制限抵抗(55)、第３のＮＰＮトランジスタ(56)、ＰＮＰトランジスタ(57)、バイパス抵抗(58,59)、クランプ用ツェナダイオード(60)、ゲート抵抗(61)、ゲート・ソース間抵抗(62)はＭＯＳ-ＦＥＴ(8)と共に集積化され、５本の接続端子を有するスイッチング電源用ＩＣ(47)を形成する。スイッチング電源用ＩＣ(47)の１次側電流入力端子(D)はＭＯＳ-ＦＥＴ(8)のドレイン端子に接続され、接地端子(GND)はＭＯＳ-ＦＥＴ(8)のソース端子に接続され、帰還信号入力端子(FB)は第１のＮＰＮトランジスタ(39)のベース端子に接続され、電流検出信号入力端子(IS)は第１のＮＰＮトランジスタ(39)のエミッタ端子に接続され、駆動信号入力端子(BD)はゲート抵抗(61)を介してＭＯＳ-ＦＥＴ(8)のゲート端子に接続される。その他の構成は、図９に示す従来のＤＣ−ＤＣコンバータと略同様である。
【００１７】
上記の構成において、図示しない電源スイッチをオンすると、交流電源(2)からフィルタ回路(3)を介して整流ブリッジ回路(4)に入力された交流電圧Ｅが整流ブリッジ回路(4)にて全波整流され、脈流分を含む直流電圧に変換される。整流ブリッジ回路(4)から出力された直流電圧は、入力平滑コンデンサ(5)にて脈流分が除去され、入力平滑コンデンサ(5)の両端から平滑化された直流入力電圧ＶINが出力される。入力平滑コンデンサ(5)から出力された直流入力電圧ＶINは、起動用抵抗(15)を介して結合コンデンサ(17)に印加され、結合コンデンサ(17)が充電される。結合コンデンサ(17)の充電電圧がＭＯＳ-ＦＥＴ(8)の閾値電圧に達すると、ＭＯＳ-ＦＥＴ(8)のドレイン端子にドレイン電流ＩDが流れる。このドレイン電流ＩDにより、入力平滑コンデンサ(5)−トランス(6)の１次巻線(6a)−ＭＯＳ-ＦＥＴ(8)−電流検出用抵抗(14)−入力平滑コンデンサ(5)の経路で電流が流れ、トランス(6)の１次巻線(6a)に入力平滑コンデンサ(5)の直流入力電圧ＶINが印加される。このとき、トランス(6)の１次巻線(6a)と駆動巻線(6c)との巻数比倍の電圧が駆動巻線(6c)に発生し、主にトランス(6)の駆動巻線(6c)−電流制限用抵抗(16)−結合コンデンサ(17)−ゲート抵抗(61)−ＭＯＳ-ＦＥＴ(8)−トランス(6)の駆動巻線(6c)の経路で急速に上昇する正帰還電圧がＭＯＳ-ＦＥＴ(8)のゲート・ソース端子間に印加される。ここで、トランス(6)の１次巻線(6a)のインダクタンスをＬP[Ｈ]、時間の変化分をΔＴ[s]とすると、ＭＯＳ-ＦＥＴ(8)に流れるドレイン電流ＩDの変化分ΔＩDは(ＶIN/ＬP)・ΔＴ[Ａ]となるため、ＭＯＳ-ＦＥＴ(8)に流れるドレイン電流ＩDは上り勾配の三角波電流となる。このドレイン電流ＩDはトランス(6)の１次巻線(6a)及びＭＯＳ-ＦＥＴ(8)を通して流れる１次側電流ＩPとなり、トランス(6)に(１／２)・ＬP・ＩP2[Ｊ]のエネルギが蓄積される。また、この１次側電流ＩPは電流検出用抵抗(14)により１次側電流ＩPに対応する電圧ＶPとして検出される。電流検出用抵抗(14)の検出電圧ＶPとバイアス回路(29)を構成するバイアス用コンデンサ(27)の端子電圧ＶC1の和電圧ＶP＋ＶC1が第１のＮＰＮトランジスタ(39)のベース・エミッタ間の順方向電圧に到達すると、第１のＮＰＮトランジスタ(39)がオンとなる。第１のＮＰＮトランジスタ(39)がオンすると、ＭＯＳ-ＦＥＴ(8)のゲート・ソース端子間の電圧が電流検出用抵抗(14)を通して接地電圧(GND)にクランプされ、ＭＯＳ-ＦＥＴ(8)のゲート電圧が不足するため、ＭＯＳ-ＦＥＴ(8)の飽和電圧を維持できなくなる。これにより、トランス(6)の１次巻線(6a)に印加されていた直流入力電圧ＶINの大部分がＭＯＳ-ＦＥＴ(8)に移行し、１次巻線(6a)の電圧が低下すると共に駆動巻線(6c)の電圧も低下する。このため、急速なオフへの正帰還がＭＯＳ-ＦＥＴ(8)に掛かり、ＭＯＳ-ＦＥＴ(8)が急速にオフする。ＭＯＳ-ＦＥＴ(8)がオフするとトランス(6)に蓄積されたエネルギが２次巻線(6b)から放出され、整流平滑回路(11)及び直流出力端子(12,13)を介して図示しない負荷に直流出力電圧ＶOUTが供給される。
【００１８】
直流出力端子(12,13)間の直流出力電圧ＶOUTは、出力電圧検出回路(22)にて図示しない基準電圧と比較され、それらの誤差信号が第１のフォトカプラ(23)の第１の発光ダイオード(24)に入力される。これにより、第１の発光ダイオード(24)から出力電圧検出回路(22)の誤差信号に応じて変化する光出力が発生し、この光出力は第１のフォトカプラ(23)を構成する第１のフォトトランジスタ(25)により受光される。一方、第１のフォトトランジスタ(25)には、トランス(6)の駆動巻線(6c)に発生した電圧を整流ダイオード(19)、第１の制限抵抗(20)及び平滑コンデンサ(21)により整流及び平滑化した電圧が印加され、第１のフォトトランジスタ(25)に出力電圧検出回路(22)の誤差信号に応じて変化する電流が流れる。第１のフォトトランジスタ(25)に流れる電流は、第２の制限抵抗(26)を介してバイアス回路(29)を構成するバイアス用コンデンサ(27)及びバイアス用抵抗(28)に流れ、バイアス用コンデンサ(27)の端子電圧ＶC1を調整する。即ち、バイアス用コンデンサ(27)の端子電圧ＶC1が高くなると、第１のＮＰＮトランジスタ(39)のオンが早くなるので、トランジスタ(7)のオン期間が短くなり、直流出力端子(12,13)間の直流出力電圧ＶOUTが低下する方向に動作する。一方、バイアス用コンデンサ(27)の端子電圧ＶC1が低くなると、第１のＮＰＮトランジスタ(39)のオンが遅くなるので、トランジスタ(7)のオン期間が長くなり、直流出力端子(12,13)間の直流出力電圧ＶOUTが上昇する方向に動作する。これにより、直流出力端子(12,13)間の直流出力電圧ＶOUTを一定に制御することが可能となる。また、第１のツェナダイオード(30)及び第３の制限抵抗(31)は過電流保護特性を制御する。即ち、第１のツェナダイオード(30)が通常のダイオードとして動作する期間は、直流出力端子(12,13)間の直流出力電圧ＶOUTに比例するフライバック電圧がトランス(6)の駆動巻線(6c)に発生し、このフライバック電圧によりバイアス用コンデンサ(27)の端子電圧ＶC1が調整される。一方、第１のツェナダイオード(30)が定電圧ダイオードとして動作する期間は、ＭＯＳ-ＦＥＴ(8)のオン期間中に入力平滑コンデンサ(5)の直流入力電圧ＶINに比例する電圧がトランス(6)の駆動巻線(6c)に発生し、この電圧によりバイアス用コンデンサ(27)の端子電圧ＶC1が調整される。これにより、ＤＣ−ＤＣコンバータの過電流保護特性が所謂「フ」の字特性となり、直流入力電圧ＶINが変動しても略同一の定格電流値で電流制限を掛けることが可能となる。
【００１９】
直流出力端子(12,13)間の直流出力電圧ＶOUTが定格電圧、即ち過電圧検出回路(38)を構成する第２のツェナダイオード(35)の降伏電圧を超えると、第２のフォトカプラ(32)の第２の発光ダイオード(33)、第２のツェナダイオード(35)及び第４の制限抵抗(36)に電流が流れ、第２の発光ダイオード(33)から光出力が発生する。第２の発光ダイオード(33)の光出力は、過電圧検出信号としてトリガ信号発生回路(53)を構成する第２のフォトカプラ(32)の第２のフォトトランジスタ(34)により受光される。一方、第２のフォトトランジスタ(34)にはトランス(6)の駆動巻線(6c)に発生した電圧を整流ダイオード(19)、第１の制限抵抗(20)及び平滑コンデンサ(21)により整流及び平滑化した電圧が印加されるため、第２のフォトトランジスタ(34)に電流が流れる。このとき、ＭＯＳ-ＦＥＴ(8)のゲート端子に付与される駆動信号の電圧、即ち第５の制限抵抗(37)及びゲート抵抗(61)の接続点と電流検出用抵抗(14)及び入力平滑コンデンサ(5)の接続点との間の電圧が検出回路(51)内の第３のツェナダイオード(54)の降伏電圧を超えるため、第２のフォトトランジスタ(34)から第５の制限抵抗(37)を介して第３のツェナダイオード(54)及び第６の制限抵抗(55)に電流が流れ、この電流が検出回路(51)から発生する検出信号として停止回路(52)内の第３のＮＰＮトランジスタ(56)のベース端子に入力される。これにより、平滑コンデンサ(21)−第２のフォトトランジスタ(34)−第５の制限抵抗(37)−第３のツェナダイオード(54)−第６の制限抵抗(55)−第３のＮＰＮトランジスタ(56)−電流検出用抵抗(14)−平滑コンデンサ(21)の経路で電流が流れ、停止回路(52)内の第３のＮＰＮトランジスタ(56)がオンになると共にＰＮＰトランジスタ(57)もオンする。更に、直流電源(1)を構成する入力平滑コンデンサ(5)から起動用抵抗(15)を介して停止回路(52)内の第３のＮＰＮトランジスタ(56)及びＰＮＰトランジスタ(57)に保持電流が流れるため、第３のＮＰＮトランジスタ(56)及びＰＮＰトランジスタ(57)のオンが保持される。停止回路(52)内の第３のＮＰＮトランジスタ(56)及びＰＮＰトランジスタ(57)がオンのときは、ＭＯＳ-ＦＥＴ(8)のゲート電圧が電流検出用抵抗(14)を通して接地電圧(GND)にクランプされるため、ＭＯＳ-ＦＥＴ(8)がオフに保持される。これにより、トランス(6)の２次巻線(6b)から整流平滑回路(11)を介して負荷に供給される直流出力電圧ＶOUTが抑制されるので、直流出力端子(12,13)に接続される図示しない負荷を過電圧から保護することが可能となる。
【００２０】
実施例１では、ＭＯＳ-ＦＥＴ(8)のゲート端子に付与される駆動信号の電圧が検出回路(51)の第３のツェナダイオード(54)の降伏電圧を超えたときにＭＯＳ-ＦＥＴ(8)のオン・オフ動作を確実に停止することができるので、過電圧から負荷を保護する過電圧保護回路を迅速且つ確実に動作させることが可能となる。また、図９に示す従来のスイッチング電源用ＩＣ(46)の保持電流入力端子(IH)及び過電圧検出信号入力端子(OVP)が全て駆動信号入力端子(BD)に共通となるので、保持電流入力端子(IH)及び過電圧検出信号入力端子(OVP)を省略でき、図１に示すように５本の接続端子を有するスイッチング電源用ＩＣ(47)として形成できる。即ち、トランス(6)の駆動巻線(6c)からの駆動信号の入力端子(BD)と検出回路(51)の入力端子とを接続する単一のライン上に検出回路(51)と停止回路(52)とを接続できるので、ＭＯＳ-ＦＥＴ(8)を含めて検出回路(51)と停止回路(52)との集積回路を形成する場合に、接続端子の数を５本に削減できるので、その放熱性能と製造コストを考慮したＴＯ−２２０型やＴＯ−３Ｐ等の安価なパッケージを使用することができる。したがって、過電圧保護機能や過電流保護機能等を備えたＤＣ−ＤＣコンバータを比較的安価にて実現することが可能となる。また、図９に示す従来のスイッチング電源用ＩＣ(46)に比較して接続端子の数が少ないので、スイッチング電源用ＩＣ(47)の外形の小型化が可能となる。更に、スイッチング電源用ＩＣ(47)の駆動信号の入力端子(BD)に印加される電圧をトリガ信号発生回路(53)内の第２のフォトカプラ(32)の第２のフォトトランジスタ(34)により増減し、その電圧の大きさを検出回路(51)により検出してＭＯＳ-ＦＥＴ(8)のオン・オフを制御することができる。なお、別個に設けた他の電源回路から第２のフォトカプラ(32)の第２のフォトトランジスタ(34)に駆動用の電力を供給してもよい。
【実施例２】
【００２１】
図１に示す実施例１は変更が可能である。例えば、本発明の他の実施の形態を示す実施例２のＤＣ−ＤＣコンバータは、図２に示すように、図１に示す起動用抵抗(15)をフィルタ回路(3)の出力端子と、結合コンデンサ(17)及びゲート抵抗(61)の直列回路との間に接続された起動回路(63)に変更したものである。起動回路(63)は、フィルタ回路(3)の出力端子と結合コンデンサ(17)及びゲート抵抗(61)の直列回路との間に接続された固定インピーダンス素子としての分圧抵抗(64,65)と、分圧抵抗(64,65)の分圧点とトランス(6)の駆動巻線(6c)の下端（黒点側）との間に接続された容量性素子としてのコンデンサ(66)とから構成される。コンデンサ(66)の静電容量は、交流電源(2)からの交流電圧Ｅのゼロクロス近傍時にも停止回路(52)の保持電流を十分確保できる容量値に設定される。その他の構成は、図１に示す実施例１のＤＣ−ＤＣコンバータと略同様である。
【００２２】
実施例２では、フィルタ回路(3)の出力端子と結合コンデンサ(17)及びゲート抵抗(61)の接続点との間に起動回路(63)を接続したので、起動に必要な電圧が交流電源(2)の交流電圧Ｅの最大値で十分に得られ、分圧抵抗(64,65)への電圧の印加時間も短縮される。したがって、起動時における起動回路(63)での電力損失を低減することができる。また、交流電源(2)からフィルタ回路(3)及び起動回路(63)を介して停止回路(52)の第３のＮＰＮトランジスタ(56)及びＰＮＰトランジスタ(57)に保持電流が供給されるので、停止回路(52)の動作期間中に短時間の電源オン・オフをした場合、停止回路(52)の第３のＮＰＮトランジスタ(56)及びＰＮＰトランジスタ(57)の保持電流が短時間で減少し、停止回路(52)の動作を瞬時に解除することができる。また、交流電源(2)からフィルタ回路(3)を介して出力される交流電圧Ｅによりコンデンサ(66)が充電されるので、交流電源(2)から起動回路(63)を介して停止回路(52)の保持電流を連続的に供給することができる。したがって、交流電源(2)からの交流電圧Ｅが瞬時的にゼロとなるときでも停止回路(52)の保持電流を安定して供給することが可能である。更に、交流電源(2)からの交流電圧Ｅの供給が停止したときに停止回路(52)の動作が解除される電圧がＭＯＳ-ＦＥＴ(8)の起動電圧よりも低いので、交流電源(2)からの交流電圧Ｅの供給が停止して停止回路(52)の動作が解除されてもＭＯＳ-ＦＥＴ(8)が再び起動することはない。したがって、停電等で交流電源(2)からの交流電圧Ｅの供給が停止したとき、ＤＣ−ＤＣコンバータの直流出力端子(12,13)から一時的に直流出力電圧ＶOUTが発生する誤動作を防止することができる。
【実施例３】
【００２３】
また、本発明のもう一つの他の実施の形態を示す実施例３のＤＣ−ＤＣコンバータは、図３に示すように、ベース端子が検出回路(51)を構成する第６の制限抵抗(55)に接続され且つエミッタ端子が電流検出用抵抗(14)及び入力平滑コンデンサ(5)の接続点に接続された第３のＮＰＮトランジスタ(56)と、第３のＮＰＮトランジスタ(56)のベース・エミッタ端子間に接続されたバイパス抵抗(58)と、ベース端子が第３のＮＰＮトランジスタ(56)のコレクタ端子に接続され且つエミッタ端子がゲート抵抗(61)に接続され且つコレクタ端子が検出回路(51)を構成する第３のツェナダイオード(54)のアノード端子に接続された第４のＮＰＮトランジスタ(67)と、第４のＮＰＮトランジスタ(67)のコレクタ・エミッタ端子間に接続されたダイオード(67a)と、第４のＮＰＮトランジスタ(67)のコレクタ・ベース端子間に接続された付勢抵抗(68)とから構成される停止回路(52)を備えている。その他の構成は、図１に示す実施例１のＤＣ−ＤＣコンバータと略同様である。
【００２４】
実施例３では、正常動作時においては、ＭＯＳ-ＦＥＴ(8)のゲート端子に付与される駆動信号の電圧、即ち第５の制限抵抗(37)及びゲート抵抗(61)の接続点と電流検出用抵抗(14)及び入力平滑コンデンサ(5)の接続点との間の電圧が検出回路(51)を構成する第３のツェナダイオード(54)の降伏電圧を超えないため、第３のツェナダイオード(54)は通常のダイオードとして動作する。したがって、検出回路(51)内の第３のツェナダイオード(54)及び第６の制限抵抗(55)に電流が流れず、検出回路(51)は検出信号を発生しないため、停止回路(52)内の第３のＮＰＮトランジスタ(56)はオフを保持する。一方、トランス(6)の駆動巻線(6c)から電流制限用抵抗(16)、結合コンデンサ(17)及び停止回路(52)内の付勢抵抗(68)を介して第４のＮＰＮトランジスタ(67)のベース・エミッタ端子間に電流が流れるため、第４のＮＰＮトランジスタ(67)はオンを保持する。したがって、トランス(6)の駆動巻線(6c)からの駆動信号が電流制限用抵抗(16)、結合コンデンサ(17)、停止回路(52)内の第４のＮＰＮトランジスタ(67)及びゲート抵抗(61)を介してＭＯＳ-ＦＥＴ(8)のゲート端子に付与され、ＭＯＳ-ＦＥＴ(8)がオン・オフ動作される。
【００２５】
直流出力端子(12,13)間の直流出力電圧ＶOUTが定格電圧以上となり、過電圧検出回路(38)内の第２のツェナダイオード(35)の降伏電圧を超えると、第２のフォトカプラ(32)の第２の発光ダイオード(33)、第２のツェナダイオード(35)及び第４の制限抵抗(36)に電流が流れ、第２の発光ダイオード(33)から光出力が発生する。第２の発光ダイオード(33)の光出力は、過電圧検出信号としてトリガ信号発生回路(53)を構成する第２のフォトカプラ(32)の第２のフォトトランジスタ(34)により受光される。一方、第２のフォトトランジスタ(34)にはトランス(6)の駆動巻線(6c)に発生した電圧を整流ダイオード(19)、第１の制限抵抗(20)及び平滑コンデンサ(21)により整流及び平滑化した電圧が印加されるため、第２のフォトトランジスタ(34)に電流が流れる。このとき、ＭＯＳ-ＦＥＴ(8)のゲート端子に付与される駆動信号の電圧、即ち第５の制限抵抗(37)及びゲート抵抗(61)の接続点と電流検出用抵抗(14)及び入力平滑コンデンサ(5)の接続点との間の電圧が検出回路(51)内の第３のツェナダイオード(54)の降伏電圧を超えるため、第２のフォトトランジスタ(34)から第５の制限抵抗(37)を介して第３のツェナダイオード(54)及び第６の制限抵抗(55)に電流が流れ、この電流が検出回路(51)から発生する検出信号として停止回路(52)内の第３のＮＰＮトランジスタ(56)のベース端子に入力される。これにより、平滑コンデンサ(21)から第２のフォトトランジスタ(34)、第５の制限抵抗(37)、第３のツェナダイオード(54)及び第６の制限抵抗(55)を介して第３のＮＰＮトランジスタ(56)のベース・エミッタ端子間に電流が流れ、停止回路(52)内の第３のＮＰＮトランジスタ(56)がオンする。更に、直流電源(1)を構成する入力平滑コンデンサ(5)から起動用抵抗(15)及び停止回路(52)内の付勢抵抗(68)を介して第３のＮＰＮトランジスタ(56)に保持電流が流れるため、第３のＮＰＮトランジスタ(56)のオンが保持される。停止回路(52)内の第３のＮＰＮトランジスタ(56)がオンのときは、トランス(6)の駆動巻線(6c)から電流制限用抵抗(16)、結合コンデンサ(17)及び停止回路(52)内の付勢抵抗(68)を介して第３のＮＰＮトランジスタ(56)のコレクタ・エミッタ端子間に電流が流れるため、第４のＮＰＮトランジスタ(67)のベース端子に流れる電流が減少し、第４のＮＰＮトランジスタ(67)がオフする。したがって、トランス(6)の駆動巻線(6c)からの駆動信号が停止回路(52)内の第４のＮＰＮトランジスタ(67)のオフによって遮断されるため、ＭＯＳ-ＦＥＴ(8)がオフに保持される。これにより、トランス(6)の２次巻線(6b)から整流平滑回路(11)を介して負荷に供給される直流出力電圧ＶOUTが抑制されるので、図３に示す実施例３でも図１に示す実施例１と同様に直流出力端子(12,13)に接続される図示しない負荷を過電圧から保護することが可能となる。更に、実施例３では過電圧発生時に停止回路(52)内の第４のＮＰＮトランジスタ(67)のオフによってトランス(6)の駆動巻線(6c)からの駆動信号が遮断されるため、ＭＯＳ-ＦＥＴ(8)を確実にオフにすることができる利点がある。
【実施例４】
【００２６】
また、図１の変更実施の形態を示す実施例４のＤＣ−ＤＣコンバータは、図４に示すように、整流平滑回路(11)から図示しない負荷に流れる出力電流ＩOをその出力電流ＩOに対応する電圧として検出する出力電流検出手段としての出力電流検出用抵抗(69)と、出力電流検出用抵抗(69)の検出電圧が定格電流を規定する基準電圧ＶOCP以上となったときに過電流検出信号を出力する過電流検出回路(72)と、過電流検出回路(72)の出力端子と正側の直流出力端子(12)との間に直列に接続された第３のフォトカプラ(73)を構成する第３の発光ダイオード(74)及び第７の制限抵抗(76)と、結合コンデンサ(17)及びゲート抵抗(61)の接続点と平滑コンデンサ(21)の上端との間に直列に接続された第３のフォトカプラ(73)を構成する第３のフォトトランジスタ(75)及び第８の制限抵抗(77)とを図１に示す回路に追加したものである。出力電流検出用抵抗(69)は、負側の直流出力端子(13)と出力平滑コンデンサ(10)との間に接続される。過電流検出回路(72)は、定格電流を規定する基準電圧ＶOCPを発生する基準電源(70)と、出力電流検出用抵抗(69)の検出電圧が基準電源(70)の基準電圧ＶOCPを超えたときに過電流検出信号を出力する比較器(71)とから構成される。第３のフォトカプラ(73)の第３のフォトトランジスタ(75)は、トランス(6)の２次巻線(6b)側の過電流検出回路(72)に接続されたトリガ信号伝達手段としての第３のフォトカプラ(73)の第３の発光ダイオード(74)の光出力により、ＭＯＳ-ＦＥＴ(8)のゲート端子に印加する電圧を制御する電圧制御素子を構成し、第３のフォトトランジスタ(75)と直列に接続された第８の制限抵抗(77)、第２のフォトカプラ(32)の第２のフォトトランジスタ(34)及び第５の制限抵抗(37)と共にトリガ信号発生回路(53)を形成する。なお、図４〜６に示す実施例４〜６では、図１〜３に示す交流電源(2)、フィルタ回路(3)、整流ブリッジ回路(4)及び入力平滑コンデンサ(5)を直流電圧ＶINを出力する直流電源(1)として１つのブロックで図示している。その他の構成は、図１に示す実施例１のＤＣ−ＤＣコンバータと略同様である。
【００２７】
実施例４では、整流平滑回路(11)から図示しない負荷に流れる電流ＩOが定格電流以上になると、出力電流検出用抵抗(69)の検出電圧が過電流検出回路(72)内の基準電源(70)の基準電圧ＶOCPを超え、比較器(71)から過電流検出信号が出力される。このとき、第３のフォトカプラ(73)の第３の発光ダイオード(74)及び第７の制限抵抗(76)に電流が流れ、第３の発光ダイオード(74)から光出力が発生する。第３の発光ダイオード(74)の光出力は、トリガ信号発生回路(53)を構成する第３のフォトカプラ(73)の第３のフォトトランジスタ(75)により受光される。一方、第３のフォトトランジスタ(75)には、トランス(6)の駆動巻線(6c)に発生した電圧を整流ダイオード(19)、第１の制限抵抗(20)及び平滑コンデンサ(21)により整流及び平滑化した電圧が印加されるため、第３のフォトトランジスタ(75)に電流が流れる。このとき、ＭＯＳ-ＦＥＴ(8)のゲート端子に付与される駆動信号の電圧、即ち第８の制限抵抗(77)及びゲート抵抗(61)の接続点と電流検出用抵抗(14)及び直流電源(1)の接続点との間の電圧が検出回路(51)内の第３のツェナダイオード(54)の降伏電圧を超えるため、第３のフォトトランジスタ(75)から第８の制限抵抗(77)を介して第３のツェナダイオード(54)及び第６の制限抵抗(55)に電流が流れ、この電流が検出回路(51)から発生する検出信号として停止回路(52)内の第３のＮＰＮトランジスタ(56)のベース端子に入力される。これにより、平滑コンデンサ(21)−第３のフォトトランジスタ(75)−第８の制限抵抗(77)−第３のツェナダイオード(54)−第６の制限抵抗(55)−第３のＮＰＮトランジスタ(56)−電流検出用抵抗(14)−平滑コンデンサ(21)の経路で電流が流れ、停止回路(52)内の第３のＮＰＮトランジスタ(56)がオンになると共にＰＮＰトランジスタ(57)もオンする。更に、直流電源(1)から起動用抵抗(15)を介して停止回路(52)内の第３のＮＰＮトランジスタ(56)及びＰＮＰトランジスタ(57)に保持電流が流れ、第３のＮＰＮトランジスタ(56)及びＰＮＰトランジスタ(57)のオンが保持される。停止回路(52)内の第３のＮＰＮトランジスタ(56)及びＰＮＰトランジスタ(57)がオンのときは、ＭＯＳ-ＦＥＴ(8)のゲート電圧が電流検出用抵抗(14)を通して接地電圧(GND)にクランプされるため、ＭＯＳ-ＦＥＴ(8)がオフに保持される。これにより、トランス(6)の２次巻線(6b)から整流平滑回路(11)を介して図示しない負荷に流れる電流ＩOが制限されるので、直流出力端子(12,13)に接続される図示しない負荷を過電流から保護することが可能となる。また、実施例４ではスイッチング電源用ＩＣ(47)の駆動信号の入力端子(BD)に印加される電圧をトリガ信号発生回路(53)内の第２及び第３のフォトカプラ(32,73)の第２及び第３のフォトトランジスタ(34,75)により増減し、それらの電圧の大きさを検出回路(51)により検出してＭＯＳ-ＦＥＴ(8)のオン・オフを制御することができる。
【実施例５】
【００２８】
また、図１の他の変更実施の形態を示す実施例５のＤＣ−ＤＣコンバータは、図５に示すように、装置内部の温度をその温度に対応する電圧として検出する温度検出手段としてのサーミスタ(78)と、サーミスタ(78)の検出電圧が最大許容温度を規定する基準電圧ＶOT以上となったときに過熱検出信号を出力する過熱検出回路(80)と、過熱検出回路(80)の出力端子と平滑コンデンサ(21)の上端との間に直列に接続された第３のフォトカプラ(73)を構成する第３の発光ダイオード(74)及び第７の制限抵抗(76)と、結合コンデンサ(17)及びゲート抵抗(61)の直列回路と平滑コンデンサ(21)の上端との間に直列に接続された第３のフォトカプラ(73)を構成する第３のフォトトランジスタ(75)及び第８の制限抵抗(77)とを図１に示す回路に追加したものである。過熱検出回路(80)は、平滑コンデンサ(21)の両端に対して直列に接続されたサーミスタ(78)及び抵抗(79)と、装置内部の最大許容温度を規定する基準電圧ＶOTを発生する基準電源(70)と、サーミスタ(78)及び抵抗(79)の接続点の電圧が基準電源(70)の基準電圧ＶOTを超えたときに過熱検出信号を出力する比較器(71)とから構成される。第３のフォトカプラ(73)の第３のフォトトランジスタ(75)は、トランス(6)の２次巻線(6b)側の過電流検出回路(72)に接続されたトリガ信号伝達手段としての第３のフォトカプラ(73)の第３の発光ダイオード(74)の光出力により、ＭＯＳ-ＦＥＴ(8)のゲート端子に印加される電圧を制御する電圧制御素子を構成し、第３のフォトトランジスタ(75)と直列に接続された第８の制限抵抗(77)、第２のフォトカプラ(32)の第２のフォトトランジスタ(34)及び第５の制限抵抗(37)と共にトリガ信号発生回路(53)を形成する。その他の構成は、図１に示す実施例１のＤＣ−ＤＣコンバータと略同様である。
【００２９】
実施例５では、装置内部の温度が最大許容温度以上になると、過熱検出回路(80)を構成するサーミスタ(78)の抵抗値が低下してサーミスタ(78)及び抵抗(79)の接続点の電圧が基準電源(70)の基準電圧ＶOTを超えるため、比較器(71)から過熱検出信号が出力される。このとき、第３のフォトカプラ(73)の第３の発光ダイオード(74)及び第７の制限抵抗(76)に電流が流れ、第３の発光ダイオード(74)から光出力が発生する。第３の発光ダイオード(74)の光出力は、トリガ信号発生回路(53)を構成する第３のフォトカプラ(73)の第３のフォトトランジスタ(75)により受光される。一方、第３のフォトトランジスタ(75)には、トランス(6)の駆動巻線(6c)に発生した電圧を整流ダイオード(19)、第１の制限抵抗(20)及び平滑コンデンサ(21)により整流及び平滑化した電圧が印加されるため、第３のフォトトランジスタ(75)に電流が流れる。このとき、ＭＯＳ-ＦＥＴ(8)のゲート端子に付与される駆動信号の電圧、即ち第８の制限抵抗(77)及びゲート抵抗(61)の接続点と電流検出用抵抗(14)及び直流電源(1)の接続点との間の電圧が検出回路(51)内の第３のツェナダイオード(54)の降伏電圧を超えるため、第３のフォトトランジスタ(75)から第８の制限抵抗(77)を介して第３のツェナダイオード(54)及び第６の制限抵抗(55)に電流が流れ、この電流が検出回路(51)から発生する検出信号として停止回路(52)内の第３のＮＰＮトランジスタ(56)のベース端子に入力される。これにより、平滑コンデンサ(21)−第３のフォトトランジスタ(75)−第８の制限抵抗(77)−第３のツェナダイオード(54)−第６の制限抵抗(55)−第３のＮＰＮトランジスタ(56)−電流検出用抵抗(14)−平滑コンデンサ(21)の経路で電流が流れ、停止回路(52)内の第３のＮＰＮトランジスタ(56)がオンになると共にＰＮＰトランジスタ(57)もオンする。更に、直流電源(1)から起動用抵抗(15)を介して停止回路(52)内の第３のＮＰＮトランジスタ(56)及びＰＮＰトランジスタ(57)に保持電流が流れるため、第３のＮＰＮトランジスタ(56)及びＰＮＰトランジスタ(57)のオンが保持される。停止回路(52)内の第３のＮＰＮトランジスタ(56)及びＰＮＰトランジスタ(57)がオンのときは、ＭＯＳ-ＦＥＴ(8)のゲート電圧が電流検出用抵抗(14)を通して接地電圧(GND)にクランプされるため、ＭＯＳ-ＦＥＴ(8)がオフに保持される。これにより、装置内部の異常な温度上昇を検出したとき、ＭＯＳ-ＦＥＴ(8)のオン・オフ動作が停止するので、異常過熱によるＤＣ−ＤＣコンバータの発火事故等を回避することができる。また、実施例５ではスイッチング電源用ＩＣ(47)の駆動信号の入力端子(BD)に印加される電圧をトリガ信号発生回路(53)内の第２及び第３のフォトカプラ(32,73)の第２及び第３のフォトトランジスタ(34,75)により増減し、それらの電圧の大きさを検出回路(51)により検出してＭＯＳ-ＦＥＴ(8)のオン・オフを制御することができる。
【実施例６】
【００３０】
更に、図５に示す実施例５のＤＣ−ＤＣコンバータは、図６に示すような変更も可能である。即ち、図５の変更実施の形態を示す実施例６のＤＣ−ＤＣコンバータは、図６に示すように、図５に示す第３のフォトカプラ(73)を構成する第３の発光ダイオード(74)及び第３のフォトトランジスタ(75)と第７及び第８の制限抵抗(76,77)の代わりに、平滑コンデンサ(21)の上端と比較器(71)の出力端子との間に接続された分圧抵抗(81,82)と、ベース端子が分圧抵抗(81,82)の分圧点に接続され且つエミッタ端子が平滑コンデンサ(21)の上端と一方の分圧抵抗(81)との接続点に接続されたＰＮＰトランジスタ(83)と、ＰＮＰトランジスタ(83)のコレクタ端子と第２のフォトトランジスタ(34)及び第５の制限抵抗(37)の接続点との間に接続されたダイオード(84)とを過熱検出回路(80)内に設けたものである。その他の構成は、図５に示す実施例５のＤＣ−ＤＣコンバータと略同様である。
【００３１】
実施例６では、装置内部の温度が最大許容温度以上になると、過熱検出回路(80)を構成するサーミスタ(78)の抵抗値が低下してサーミスタ(78)及び抵抗(79)の接続点の電圧が基準電源(70)の基準電圧ＶOTを超えるため、比較器(71)から過熱検出信号が出力される。このとき、分圧抵抗(81,82)の分圧点に電圧が発生してＰＮＰトランジスタ(83)のエミッタ端子からベース端子に電流が流れ、ＰＮＰトランジスタ(83)がオンとなる。このとき、ＭＯＳ-ＦＥＴ(8)のゲート端子に付与される駆動信号の電圧、即ち第８の制限抵抗(77)及びゲート抵抗(61)の接続点と電流検出用抵抗(14)及び直流電源(1)の接続点との間の電圧が検出回路(51)内の第３のツェナダイオード(54)の降伏電圧を超えるため、平滑コンデンサ(21)から過熱検出回路(80)内のＰＮＰトランジスタ(83)及びダイオード(84)と第５の制限抵抗(37)を介して第３のツェナダイオード(54)及び第６の制限抵抗(55)に電流が流れ、この電流が検出回路(51)から発生する検出信号として停止回路(52)内の第３のＮＰＮトランジスタ(56)のベース端子に入力される。これにより、平滑コンデンサ(21)−ＰＮＰトランジスタ(83)−ダイオード(84)−第５の制限抵抗(37)−第３のツェナダイオード(54)−第６の制限抵抗(55)−第３のＮＰＮトランジスタ(56)−電流検出用抵抗(14)−平滑コンデンサ(21)の経路で電流が流れ、停止回路(52)内の第３のＮＰＮトランジスタ(56)がオンになると共にＰＮＰトランジスタ(57)もオンする。更に、直流電源(1)から起動用抵抗(15)を介して停止回路(52)内の第３のＮＰＮトランジスタ(56)及びＰＮＰトランジスタ(57)に保持電流が流れるため、第３のＮＰＮトランジスタ(56)及びＰＮＰトランジスタ(57)のオンが保持される。停止回路(52)内の第３のＮＰＮトランジスタ(56)及びＰＮＰトランジスタ(57)がオンのときは、ＭＯＳ-ＦＥＴ(8)のゲート電圧が電流検出用抵抗(14)を通して接地電圧(GND)にクランプされるため、ＭＯＳ-ＦＥＴ(8)がオフに保持される。これにより、装置内部の異常な温度上昇を検出したとき、ＭＯＳ-ＦＥＴ(8)のオン・オフ動作が停止するので、図６に示す実施例６でも図５に示す実施例５と同様に異常過熱によるＤＣ−ＤＣコンバータの発火事故等を回避することができる。更に、実施例６では過熱検出回路(80)を構成する比較器(71)からの過熱検出信号がフォトカプラ等の信号伝達手段を介することなく直接的に検出回路(51)に入力されるので、比較器(71)からの過熱検出信号を損失なく迅速に検出回路(51)に伝達できる利点がある。
【００３２】
本発明の実施態様は前記の６つの実施例１〜６に限定されず、更に種々の変更が可能である。例えば、実施例４では整流平滑回路(11)から図示しない負荷に流れる過電流を検出する過電流検出回路(72)を実施例１の回路に設けたが、更に実施例５又は６に示す過熱検出回路(80)を設けてもよい。同様に、実施例４に示す過電流検出回路(72)を実施例５又は６の回路に設けてもよい。何れの場合も、過電流検出回路(72)の過電流検出信号及び過熱検出回路(80)の過熱検出信号を過電圧検出回路(38)の過電圧検出信号と共通に検出回路(51)に入力すればよいので、スイッチング電源用ＩＣ(47)は同一の回路構成でよい。したがって、過電圧保護、過電流保護、過熱保護等の諸機能を備えたＤＣ−ＤＣコンバータを比較的安価にて実現することが可能となる。また、実施例１及び３〜６に示す起動用抵抗(15)を実施例２に示す分圧抵抗(64,65)及びコンデンサ(66)から成る起動回路(63)に変更してもよい。また、実施例１、２及び４〜６に示す停止回路(52)を実施例３に示す停止回路(52)に変更してもよい。また、上記の実施例１及び３〜６における起動用抵抗(15)又は実施例２における一方の分圧抵抗(64)の代わりにそれぞれ図７又は図８に示す可変インピーダンス回路としての定電流源回路(85)を接続してもよい。図７に示す定電流源回路(85)は、入力平滑コンデンサ(5)又は直流電源(1)の出力電位側端子とスイッチング電源用ＩＣ(47)の駆動信号入力端子(BD)との間に直列に接続されたＮチャネル型ＭＯＳ-ＦＥＴ(86)及び抵抗(87)と、Ｎチャネル型ＭＯＳ-ＦＥＴ(86)のドレイン・ゲート端子間に接続された抵抗(88)と、Ｎチャネル型ＭＯＳ-ＦＥＴ(86)のゲート端子と抵抗(87)との間に接続されたツェナダイオード(89)とで構成される。図８に示す定電流源回路(85)は、更に図２に示すフィルタ回路(3)の出力端子と図７に示すＮチャネル型ＭＯＳ-ＦＥＴ(86)のドレイン端子との間に整流ダイオード(90)を接続し、図７に示す抵抗(87)及びツェナダイオード(89)のアノード端子の接続点を図２に示す分圧抵抗(65)及びコンデンサ(66)の接続点に接続して構成される。図７及び図８の何れの場合も、起動電流が略一定となるように交流電源(2)の交流電圧Ｅの変化に追従して定電流源回路(85)の両端のインピーダンスが変化するため、交流電源(2)の交流電圧Ｅが上昇しても起動電流が増加しない。このため、固定インピーダンス素子である抵抗及びコンデンサで構成された起動回路に比較して電力損失が少ない利点がある。また、上記の各実施例１〜６ではスイッチング素子としてＭＯＳ-ＦＥＴ（ＭＯＳ型電界効果トランジスタ）を使用したが、ＩＧＢＴ（絶縁ゲート型トランジスタ）、ＳＩＴ（静電誘導型トランジスタ）又はＰＮＰ、ＮＰＮ型等のバイポーラトランジスタも使用可能である。更に、上記の各実施例１〜６ではＲＣＣ（リンギング・チョーク・コンバータ）、即ち自励式のフライバック型ＤＣ−ＤＣコンバータに本発明を適用した例を示したが、自励式のフォワード型ＤＣ−ＤＣコンバータ（ＦＣＣ）にも適用が可能である。
【産業上の利用可能性】
【００３３】
本発明は、スイッチング素子、各種保護回路を含むＤＣ−ＤＣコンバータの制御回路の集積化に効果が顕著である。
【図面の簡単な説明】
【００３４】
【図１】本発明によるＤＣ−ＤＣコンバータの一実施の形態を示す電気回路図（実施例１）
【図２】本発明の他の実施の形態を示す電気回路図（実施例２）
【図３】本発明のもう一つの他の実施の形態を示す電気回路図（実施例３）
【図４】図１の回路に過電流検出回路を付加した場合の実施の形態を示す電気回路図（実施例４）
【図５】図１の回路に過熱検出回路を付加した場合の実施の形態を示す電気回路図（実施例５）
【図６】図５の変更実施の形態を示す電気回路図（実施例６）
【図７】起動回路の他の実施の形態を示す電気回路図
【図８】起動回路のもう一つの他の実施の形態を示す電気回路図
【図９】従来のＤＣ−ＤＣコンバータを示す電気回路図
【符号の説明】
【００３５】
(1)・・直流電源、  (2)・・交流電源、  (3)・・フィルタ回路、  (4)・・整流ブリッジ回路（整流回路）、  (5)・・入力平滑コンデンサ、  (6)・・トランス、  (6a)・・１次巻線、  (6b)・・２次巻線、  (6c)・・駆動巻線、  (7)・・トランジスタ（スイッチング素子）、  (8)・・ＭＯＳ-ＦＥＴ（スイッチング素子）、  (9)・・整流ダイオード、  (10)・・出力平滑コンデンサ、  (11)・・整流平滑回路、  (12,13)・・直流出力端子、  (14)・・電流検出用抵抗、  (15)・・起動用抵抗（起動回路）、  (16)・・電流制限用抵抗、  (17)・・結合コンデンサ、  (18)・・逆流防止用ダイオード、  (19)・・整流ダイオード、  (20)・・第１の制限抵抗、  (21)・・平滑コンデンサ、  (22)・・出力電圧検出回路、  (23)・・第１のフォトカプラ、  (24)・・第１の発光ダイオード、  (25)・・第１のフォトトランジスタ、  (26)・・第２の制限抵抗、  (27)・・バイアス用コンデンサ、  (28)・・バイアス用抵抗、  (29)・・バイアス回路、  (30)・・第１のツェナダイオード、  (31)・・第３の制限抵抗、  (32)・・第２のフォトカプラ、  (33)・・第２の発光ダイオード（トリガ信号伝達手段）、  (34)・・第２のフォトトランジスタ（電圧制御素子）、  (35)・・第２のツェナダイオード、  (36)・・第４の制限抵抗、  (37)・・第５の制限抵抗、  (38)・・過電圧検出回路、  (39)・・第１のＮＰＮトランジスタ、  (40)・・第２のＮＰＮトランジスタ、  (41)・・クランプ用ダイオード、  (42)・・保持抵抗、  (43)・・サイリスタ、  (44,45)・・バイパス抵抗、  (46,47)・・スイッチング電源用ＩＣ、  (51)・・検出回路、  (52)・・停止回路、  (53)・・トリガ信号発生回路、  (54)・・第３のツェナダイオード、  (55)・・第６の制限抵抗、  (56)・・第３のＮＰＮトランジスタ、  (57)・・ＰＮＰトランジスタ、  (58,59)・・バイパス抵抗、  (60)・・クランプ用ツェナダイオード、  (61)・・ゲート抵抗、  (62)・・ゲート・ソース間抵抗、  (63)・・起動回路、  (64,65)・・分圧抵抗（固定インピーダンス素子）、  (66)・・コンデンサ（容量性素子）、  (67)・・第４のＮＰＮトランジスタ、  (68)・・付勢抵抗、  (69)・・出力電流検出用抵抗（出力電流検出手段）、  (70)・・基準電源、  (71)・・比較器、  (72)・・過電流検出回路、  (73)・・第３のフォトカプラ、  (74)・・第３の発光ダイオード（トリガ信号伝達手段）、  (75)・・第３のフォトトランジスタ（電圧制御素子）、  (76)・・第７の制限抵抗、  (77)・・第８の制限抵抗、  (78)・・サーミスタ（温度検出手段）、  (79)・・抵抗、  (80)・・過熱検出回路、  (81,82)・・分圧抵抗、  (83)・・ＰＮＰトランジスタ、  (84)・・ダイオード、  (85)・・定電流源回路（可変インピーダンス回路）、  (86)・・Ｎチャネル型ＭＯＳ-ＦＥＴ、  (87,88)・・抵抗、  (89)・・ツェナダイオード、  (90)・・整流ダイオード
【図１】
2005204458.tif 000003
【図２】
2005204458.tif 000004
【図３】
2005204458.tif 000005
【図４】
2005204458.tif 000006
【図５】
2005204458.tif 000007
【図６】
2005204458.tif 000008
【図７】
2005204458.tif 000009
【図８】
2005204458.tif 000010
【図９】
2005204458.tif 000011