(57)【要約】【課題】集積回路チップ等における供給電圧のアンダーシュートおよび／またはオーバーシュート等の電圧変動を軽減するためのシステムおよび方法を提供する。【解決手段】本発明の一実施形態によれば、遅延システム１４は、供給電圧に応じて第１の基準信号を遅延させたものを供給する。比較器１６は、第１の基準信号を遅延させたものと第２の基準信号とに基づいて、保護デバイス１８を制御する制御信号を供給する。遅延システムにより供給される遅延量により電圧しきい値が定められ、この電圧しきい値に基づいて、比較器が制御信号を供給する。【選択図】図１
2005102197.tif 000002
【特許請求の範囲】
【請求項１】
電圧変動を低減するシステムであって、
供給電圧に応じて第１の基準信号を遅延させたものを供給する遅延システムと、
前記第１の基準信号を遅延させたものと第２の基準信号とに基づいて、保護デバイスを制御する制御信号を供給する比較器であって、前記遅延システムにより供給される遅延量により電圧しきい値が定められ、該電圧しきい値に基づいて、前記比較器が前記制御信号を供給する、比較器と、
を備えている、システム。
【請求項２】
前記遅延システムが、前記供給電圧に応じて変化する量分、前記第１の基準信号を遅延させるように構成された調整可能遅延回路網をさらに備えている、請求項１記載のシステム。
【請求項３】
前記第２の基準信号はクロック信号から構成され、前記システムが、前記クロック信号を遅延させて前記第１の基準信号を供給するクリティカルパス遅延回路網をさらに備え、前記比較器が、前記第１の基準信号および前記クロック信号に基づいて前記制御信号を供給する、請求項１記載のシステム。
【請求項４】
集積回路の第１のクリティカルパスの動作をエミュレートする、クロック信号を遅延させて、前記供給電圧に応じた遅延信号を供給するように調整される第１のクリティカルパス遅延と、
前記第１のクリティカルパス遅延により供給される前記遅延信号を遅延させて、前記供給電圧に応じた対応する遅延信号を供給するように構成された第１の調整可能遅延回路網と、
をさらに備え、
前記比較器は、前記クロック信号と、前記第１の調整可能遅延回路網により供給される、対応する前記遅延信号との比較に基づいて、前記供給電圧の目安を決定する、請求項１記載のシステム。
【請求項５】
前記集積回路の第２のクリティカルパスの動作をエミュレートする、クロック信号を遅延させて、前記供給電圧に応じた遅延信号を供給するように調整される少なくとも第２のクリティカルパス遅延と、
前記第２のクリティカルパス遅延により供給される前記遅延信号を遅延させて、前記供給電圧に応じた対応する遅延信号を供給するように構成された、第２の調整可能遅延回路網と、
をさらに備え、
前記比較器は、前記クロック信号と、前記第１および第２の調整可能遅延回路網のそれぞれにより供給される、対応する前記遅延信号のそれぞれとの比較に基づいて、前記供給電圧の目安を決定する、請求項４記載のシステム。
【請求項６】
供給電圧の一時的な変動を軽減するシステムであって、
第１の基準信号を遅延させて、前記供給電圧に応じた遅延信号を供給する少なくとも１つの遅延回路網と、
前記遅延信号と第２の基準信号との比較に基づいて制御信号を供給する比較器であって、前記第１の基準信号は前記第２の基準信号に関連している、比較器と、
前記制御信号に基づいて一時的な保護を実施する保護デバイスと、
を備えている、システム。
【請求項７】
前記少なくとも１つの遅延回路網は、プログラム信号に基づいて所望量分、前記第１の基準信号を遅延させる調整可能遅延回路網をさらに備え、前記所望量の遅延によりしきい値が規定され、該しきい値と比較して、前記比較器が、前記保護デバイスを制御する前記制御信号を供給する、請求項６記載のシステム。
【請求項８】
関連するクリティカルパスの動作をエミュレートし、前記供給電圧に応じて前記第２の基準信号を遅延させた対応する信号を供給するようにそれぞれ調整された複数のクリティカルパス遅延回路網と、
複数の調整可能遅延回路網であって、少なくとも１つは、前記複数のクリティカルパス遅延回路網のうちの対応するものに関連付けられ、関連するクリティカルパス遅延回路網により供給される前記第２の基準信号を遅延させたものを前記供給電圧に応じてさらに遅延させて遅延信号を供給するように調整される、複数の調整可能遅延回路網と、
をさらに備えている、請求項６記載のシステム。
【請求項９】
前記比較器が、前記複数の調整可能遅延回路網のそれぞれに関連付けられた比較器をさらに備え、各比較器は、前記第２の基準信号と、前記関連する調整可能遅延回路網により供給される前記遅延信号との比較に基づいて、前記保護デバイスを制御する制御信号を供給する、請求項６記載のシステム。
【請求項１０】
前記保護デバイスが、前記制御信号に基づいて前記供給電圧から電流をより低電位に分流させるために結合された少なくとも１つのデバイスをさらに備えている、請求項６記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、電圧変動の軽減に関し、特に、集積回路における供給電圧の変動の軽減に関する。
【背景技術】
【０００２】
電力管理、特に電圧制御は、ＶＬＳＩ（超大規模集積）チップの設計および動作に関連する重要な考慮事項として認識されている。したがって、供給電圧の変動量を制限する様々な手法が存在する。利用可能な手法の例としては、結合容量、高密度電力網金属（dense power grid metal）、および能動的な電圧制御の使用が挙げられる。
【０００３】
既存の電圧制御手法は、電圧降下またはアンダーシュートの低減に焦点を置く傾向がある。電圧ドループ量の制限は、ＶＬＳＩデバイスが動作できる最大速度に影響を与えることから重要である。トランジスタの速度は供給電圧に依存し、たとえば、供給電圧が下がると、それに対応してトランジスタのスイッチング速度が下がり、ひいてはＶＬＳＩデバイスの全体の動作速度および性能が下がることになる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
電圧制御における別の考慮事項は、電圧のオーバーシュートに関連する。たとえば、電圧のオーバーシュートは、チップにわたる電流消費が急激に低減するように、チップの動作が急に停止した場合に発生する。設計上、電力供給システム（たとえば、パッケージおよび電力網）は誘導的性質のものであるため、電力が同じ速度で消費されていない場合であっても電流を維持する。したがって、電流消費の急激な低下は、対応する電圧スパイクまたはオーバーシュートを生じる可能性がある。オーバーシュートは、たとえば、スルーゲート酸化物摩耗およびパンチスルー等、トランジスタにダメージを及ぼす可能性がある。したがって、オーバーシュートおよびドループを低減することが望ましい。
【課題を解決するための手段】
【０００５】
本発明の一実施形態によると、遅延システムは、供給電圧に応じて、第１の基準信号を遅延させたものを供給する。比較器は、第１の基準信号を遅延させたものと第２の基準信号とに基づいて保護デバイスを制御する制御信号を供給する。遅延システムにより供給される遅延量により電圧しきい値が定められ、この電圧しきい値に基づいて、比較器が制御信号を供給する。
【０００６】
本発明の別の実施形態は、供給電圧の一時的な変動を軽減するシステムを含むことができる。本システムは、供給電圧に応じて第１の基準信号を遅延させて、遅延信号を供給する少なくとも１つの遅延回路網を含む。比較器は、遅延信号と第２の基準信号との比較に基づいて制御信号を供給し、第１の基準信号は第２の基準信号に関連する。保護デバイスは、制御信号に基づいて一時的な保護を実施する。
【０００７】
本発明のさらに別の実施形態は、集積回路を保護する方法を含むことができる。方法は、供給電圧に応じて第１の基準信号を遅延させて、第１の遅延信号を供給することを含むことができる。第１の遅延信号は第２の基準信号と比較されて、供給電圧のレベルの目安を供給する。保護は、第１の遅延信号と第２の基準信号との比較に基づいて、不足電圧状況または過電圧状況のうちの少なくとも一方を軽減するために実施することができる。
【発明を実施するための最良の形態】
【０００８】
本発明は、包括的に、アンダーシュートおよび／またはオーバーシュート（たとえば、集積回路チップにおける）等の電圧の変動を低減するために利用することのできる手法に関する。第１の基準信号（たとえば、クロック信号またはクロック信号を遅延させたもの）を、供給電圧に応じて遅延させることができる。基準信号を遅延させたものを、第２の基準信号と比較して、制御信号を供給する。たとえば、制御信号は、第１の基準信号を遅延させたものと第２の基準信号自体との間の位相差に基づいて生成することができる。第２の基準信号は、第１の基準信号と同じであっても、または異なってもよい。保護デバイスが、制御信号に基づいて電圧保護を実施する（たとえば、電圧の変動を実質的に相殺する）ことができる。
【０００９】
図１は、一時的な電圧の変動を低減するために利用することのできるシステム１０のブロック図を示す。システム１０は、ＶＬＳＩチップ（たとえば、マイクロプロセッサ）等、集積回路（ＩＣ）チップ１２の一部として示される。図１の例では、システム１０は、電圧を１つの入力として受け取り、また別の入力として基準信号ＲＥＦを受け取る遅延回路網１４を備える。電圧は、たとえば、集積回路１２の供給電圧（たとえば、ＶDD）に対応する。当業者は、このような電圧を、チップ１２の内部にあり、かつ／または外部にあってもよい関連する電力網または他の関連回路により供給することができることを認識するであろう。
【００１０】
基準信号ＲＥＦは、たとえば、ＩＣチップ１２のクロック信号に対応する。別法として、遅延回路網１４に供給される基準信号ＲＥＦは、関連する周波数合成パス（図示せず）によって使用され得るような信号等、クロック信号を遅延させたものであってもよい。遅延回路網１４は、基準信号ＲＥＦを遅延させたものを比較器１６に供給する。比較器１６は、基準信号を遅延させたものを基準信号ＲＥＦと比較する。比較器１６は、比較に基づいて制御信号を保護デバイス１８に供給する。制御信号は、供給電圧が保護状況（たとえば、アンダーシュートまたはオーバーシュート）に関連するレベルにあるか否かを示す。保護デバイス１８は、制御信号に基づいてＩＣチップ１２に望ましい保護を実施するように動作可能である。
【００１１】
過電圧保護を実施する場合、デバイス１８は、比較器１６により供給される制御信号に基づいて、ＩＣ１２の電圧を下げるように動作可能である。たとえば、保護デバイス１８は、比較器１６からの制御信号に基づいて、電圧源からより低い電位に分流する所定量の電流を生成させるように（たとえば、電流源として）構成することができる。このような電流を生成（すなわち分流）することにより、ＩＣ１２の電圧を下げることができる。別法として、電圧ドループ保護を実施する場合、デバイス１８は、チップの動作を一時的に停止する（たとえば、サイクル時間を延長することにより）ようにプログラムかつ／または構成することができる。チップの動作の一時停止を実施することにより、停止中の電力消費が低減することから、それに従って電圧は上昇する。当業者は、このような保護の実施が望ましいであろう様々な例を認めるであろう。
【００１２】
保護デバイス１８を誤って作動させる可能性を低減するために、遅延回路網１４は、保護デバイスを作動させるのに望ましいしきい値を設定する或る量の遅延を実施することができる。しきい値は固定であっても、または変数であってもよい。公称電圧の場合に遅延回路網１４によって実施される遅延の量は、プログラム信号ＰＲＯＧに基づいてプログラムすることができる。たとえば、プログラム信号ＰＲＯＧは、予め規定された公称電圧における遅延量を選択的に設定するために利用される１つまたは複数のビットワードである。ＰＲＯＧ信号は、遅延回路網１４へ、構成要素を接続または接続解除することにより所望量の遅延を実施することができる。遅延回路網１４により実施される遅延の量により、保護デバイス１８の作動を、しきい値を交差したと比較器１６が判断した状況に限定する、しきい値電圧が規定される。たとえば、プログラム信号ＰＲＯＧは、遅延を、いずれか１つのクロックサイクルよりも大きな任意の値に調整して、過電圧保護を実施することもでき、または１つのクロックサイクルに満たない任意の値に調整して、ドループ保護を実施することもできる。
【００１３】
比較器１６は、遅延信号と基準信号ＲＥＦを比較する位相比較器として実施することができる。上に述べたように、遅延回路網１４は、基準信号ＲＥＦを、入力電圧に応じて変化する遅延で遅延させる。たとえば、遅延回路網１４は、予め規定された公称電圧の場合に所定の遅延量を供給するように調整される。入力電圧が規定の公称電圧を越える場合、遅延回路網１４は遅延量をそれに従って変更する。
【００１４】
過電圧保護を提供するために、たとえば、遅延量を、予め規定された公称電圧において、１クロックサイクルよりも大きな量に設定することができる。したがって、遅延を低減させ、ひいては基準信号に後れを取るのに十分なほど電圧が高い場合（たとえば、しきい値電圧を交差したことを示す）場合、比較器１６は電圧を低減させるように保護デバイス１８を制御する。
【００１５】
図２は、別の保護システム５０の一例を示す。保護システム５０は、一対の検出回路網５２および５４を備える。各検出回路網５２、５４は、クロック信号（たとえば、ＶＬＳＩシステムのチップクロック信号）に基づいて過電圧状況または不足電圧状況を示す、対応する制御信号を生成する。異なる検出回路網５２および５４をＩＣ上の異なる場所に分散させることができる。さらにまたは別法として、各回路網５２、５４は、供給電圧ＶDDの変化に別様に応答することによって等、保護が望ましい可能性がある状況を示す、異なるタイプの振る舞いを検出するように構成することができる。
【００１６】
図２の例では、検出回路網５２は、クロック信号を受け取り、供給電圧ＶDDに基づいて、対応するクロック信号を遅延させたものを５８に生成するクリティカルパス遅延回路網５６を含む。クリティカルパス遅延は、たとえば、公称供給電圧ＶDDにおいて１クロックサイクルの遅延を実施するように調整された遅延回路網であることができる。クリティカルパス遅延回路網５６は、クロックサイクルにわたって、またはクロックサイクルの一部にわたってクリティカルパス（たとえば、ＩＣのクリティカルパスロジック）の動作をエミュレートするタイプおよび量の遅延を実施するように構成される。たとえば、クリティカルパス遅延回路網５６は、５８において、予め規定されている公称供給電圧ＶDDでのクロック信号と同位相（または整合した）信号を供給するように調整される。別法として、クリティカルパス遅延は、クロックサイクルの一部に整合するように調整してもよい。
【００１７】
調整可能遅延回路網６０は、クリティカルパス遅延回路網５６から遅延信号を受け取る。遅延回路網６０は、供給電圧ＶDDに応じて所望量の遅延を、５８における信号に対して実施し、遅延信号６２を関連する位相比較器６４に供給するように構成される。すなわち、遅延回路網６０は、供給電圧ＶDDのレベルを示す遅延を有する信号６２を供給する。遅延量は、関連する回路をトリガするための、ＶDDに対する対応するしきい値電圧を規定する。遅延回路網６０は、６２において、公称供給電圧ＶDDにおいて所望量の遅延を有する遅延信号を供給するように調整することができる（たとえば、プログラム信号、すなわちＰＲＯＧ１で示す信号により）。遅延量は、システム５０により実施されている保護のタイプに応じて、１クロックサイクルより大きくても小さくてもよい。遅延量はまた、遅延回路網６０が、対応する供給電圧ＶDDの増減に応答して遅延を増大させるか、それとも低減するかに従っても変化し得る。遅延回路網６０は、所定数の選択可能な遅延値を実施してもよく、または別法として、遅延量はＰＲＯＧ１に基づいて連続遅延値範囲から選択してもよい。
【００１８】
たとえば、遅延回路網６０がＶDDの増大に応答して遅延を低減する、過電圧保護を実施するには、遅延回路網５６および遅延回路網６０が合わせて、１クロックサイクルよりも大きな（たとえば、１クロックサイクルから最大でクロックサイクルの約１．３倍、またはそれ以上）総遅延量を実施するように、遅延回路網６０を（たとえば、ＰＲＯＧ１を介して）設定することができる。別法として、遅延回路網６０は、遅延回路網５６および遅延回路網６０が合わせて、１クロックサイクルに満たないが１クロックサイクルに近い（たとえば、１クロックサイクルの約０．７倍から１クロックサイクル未満の任意の量）遅延量を実施して、電圧ドループ保護を実施するように調整することができる。位相比較器６４は、６２における遅延信号をクロック信号と比較し、対応するしきい値に対する電圧レベルＶDDを示す、対応する制御信号をＯＲゲート６６に供給する。
【００１９】
他の検出回路網５４も今述べた回路網５２と同様である。手短に言えば、検出回路網５４は、７０において、クロック信号を遅延させたものを関連する調整可能遅延回路網７２に供給するクリティカルパス遅延回路網６８を備える。クリティカルパス遅延回路網６８は、規定の公称供給電圧ＶDDに対して約１クロックサイクル（またはその小数部）の遅延を実施するようにプログラムかつ／または構成される。クリティカルパス遅延回路網６８は、ＩＣの関連するクリティカルパスの動作特性をエミュレートするように設計される。さらに、第２のクリティカルパス遅延回路網６８は、他の検出回路網５２中のクリティカルパス遅延回路網５６とは別様に、供給電圧ＶDDの変化に応答するように構成することが可能である。
【００２０】
調整可能遅延回路網７２は、信号７４における遅延が１クロックサイクルよりも大きく、または小さくなるように、７０における信号を遅延させる。この７４における遅延信号は、供給電圧ＶDDのレベルを示し、関連する位相比較器７６に結合される。遅延回路網７２は、供給電圧ＶDDに応じて、７０における信号を遅延させる。上に述べたのと同様に、同調可能遅延回路網７２は、保護のタイプおよび遅延が実施される様式に従って、所望量の遅延を実施するようにプログラム可能であってよい（たとえば、ＰＲＯＧ２を介して）。遅延量は、関連する回路をトリガするための、対応するしきい値を設定する。たとえば、所定数の選択可能な遅延値の１つを設定してもよく、または別法として、遅延量をＰＲＯＧ２に基づいて連続遅延値範囲から選択してもよい。
【００２１】
位相比較器７６は、７４における遅延信号をクロック信号と比較し、対応する制御信号をＯＲゲート６６に供給する。制御信号は、しきい値に対する供給電圧ＶDDのレベルを示す。ＯＲゲートは、７８で示す保護デバイスに出力信号を供給する。したがって、電流源７８を作動させて、検出回路網５２および５４のいずれか一方の制御信号に基づいて電流を生成し、供給電圧ＶDDにおける過電圧状況を軽減することができる。
【００２２】
この例では、保護デバイス７８は、供給電圧ＶDDと接地（または他の低電圧）との間に接続された電界効果トランジスタ（ＦＥＴ）として示され、電流源として動作する。電流源７８は、ＯＲゲート６６からの出力信号に基づいて、所定量の電流を生成するように構成または較正することができる。この例では、保護デバイス７８は単一のＦＥＴを備えて示されているが、システム５０は１つまたは複数の電流源を備えることができ、あるいは電流源に可変量の電流を生成させることができることを理解され認識されたい。
【００２３】
たとえば、電流源７８は、各調整可能遅延回路網６０および７２に供給されるプログラム信号ＰＲＯＧ１およびＰＲＯＧ２に基づいた量の電流を生成するように構成することができる。このようにして、過電流状況の検出に応答して電流源７８が生成する電流の量は、検出回路網５２および５４により実施される遅延量（すなわち電圧しきい値）に機能的に関連させることができる。したがって、ＶDDにおける過電圧の量が大きいほど、保護デバイス７８により生成される電流の量は大きくなり、ひいては、これに対応して供給電圧ＶDDがより大きく低減されることになる。図２の例は、過電圧保護を実施するように構成されたシステムを示しているが、他のタイプの保護（たとえば、不足電圧保護）も本発明の範囲内で実施することが可能であることを理解されたい。
【００２４】
上に述べたように、クリティカルパス遅延回路網５６および６８は、供給電圧ＶDDの変化に対して別様に応答するように構成することができる（たとえば、対応する遅延の供給に異なる構成要素を利用することにより）。たとえば、各遅延回路網５６、６８は、ＶDDの同じ変化に対して異なる遅延特性を実現することができるように、異なるクリティカルパスロジックパスの動作特性をエミュレートすることができる。したがって、ＶDDの変化に対するクリティカルパス遅延回路網５６および６８による可能性のある応答が異なるため、検出回路網５２または５４のいずれが最初に、関連する位相比較器に保護デバイスをトリガさせるかに基づいて、保護が実施される。さらに、いずれの検出回路網５２または５４が供給電圧ＶDDに基づいて保護モードに最も長く留まっているかに従って、保護デバイスは作動されたままである。このようにして、ＶDDの変化がクリティカルパス遅延回路網５６および６８によって表されるクリティカルパスにどのように影響するかに基づいて、保護範囲をさらに変化させることが可能である。さらに、２つの保護パスが図２に示されているが、ＩＣ中の各クリティカルパス毎に１つまたは複数のパス等、任意の数のこのようなパスを実施することができることが認識されるであろう。
【００２５】
さらなる例として、図３は、本発明の一実施形態により実施される保護システムがない状態の、チップ電流消費１００およびチップ供給電圧（たとえば、ＶDD）１０２を、両方とも時間に応じて示すグラフである。図３に示すように、電流消費１００はおよそ時間Ｔ１まではほぼ一定であり、時間Ｔ１において電流消費が急激に降下する。この電流消費の低下により、チップ電力システムの誘導的性質から、対応する電圧の変動すなわちスパイク１０４が発生する。したがって、この例では、チップ電圧１０２は、およそ時間Ｔ１までは望ましい公称レベルであり、時間Ｔ１において、電圧スパイク１０４が発生する。スパイク１０４は、約時間Ｔ２まで続く。スパイク１０４を軽減する保護を実施しない状態では、長い時間期間にわたって繰り返される変動（たとえば、スパイクまたはドループ）により、スルーゲート酸化物摩耗およびパンチスルー等、関連するＩＣにダメージを与える恐れがある。
【００２６】
図４は、本発明による保護システムを実施するＩＣチップにおける、チップ電流消費１１０およびチップ供給電圧１１２の一例を時間に応じて示す。比較目的のために、同じ時間値Ｔ１およびＴ２を図４において利用して、図３におけるイベントと同じタイプのイベントについて言及する。したがって、この例では、時間Ｔ１において、電流消費の急激な降下が発生する。しかし、保護が実施される（たとえば、余分な電流を電源から接地に分流する）ことにより、Ｔ１に始まる電流消費１１０の急激な低下は、図３の例と比較して少ない。図４に示すように、図４における電圧スパイク１１４の大きさは、図３のスパイク１０４と比較して低減（たとえば、平坦化）される。スパイク１１４の低減は、過電圧状況を検出したこと、および電流を接地に分流して過電圧保護を提供したことによる。当業者は、このような機能を本明細書に包含する教示に基づいて実施することができる様々な方法があることを理解し認識するであろう。
【００２７】
図５は、実施可能な調整可能遅延システム１５０の一例を示す。この例において、遅延システム１５０は、遅延システムの入力１５６と出力１５８の間に直列に接続された一対のインバータ１５２および１５４を備える。所望量の遅延を供給するために、システム１５０は、インバータ１５２および１５４を相互接続するノード１６５に接続された容量性回路網１６０、１６２、および１６４も備える。各容量性回路網１６０〜１６４は、ノード１６５と接地の間で関連するコンデンサＣ１、Ｃ２、およびＣ３に直列接続されたパスゲート１６６、１６８、および１７０をそれぞれ備える。パスゲート１６６〜１７０は、コンデンサＣ１、Ｃ２、およびＣ３のいずれがシステム１５０に接続されるか（もしあれば）を制御する。たとえば、各パスゲート１６６〜１７０は、コンデンサＣ１、Ｃ２、およびＣ３のノード１６５への接続を制御するプログラム信号をそれぞれ受け取る一対の入力を備える。
【００２８】
各コンデンサＣ１、Ｃ２、およびＣ３は、互いに比例し得る、異なる静電容量値を有する、たとえば、Ｃ１＝２×Ｃ２＝４×Ｃ３等、Ｃ１＞Ｃ２＞Ｃ３のように構成することができる。このようにして、所望の組み合わせのパスゲート１６６〜１７０の作動化および不作動化により（たとえば、適したプログラム信号を採用することにより）、各遅延システム１５０に所望量の静電容量を選択的に接続することができる。したがって、図５の例では、３つの容量性回路網１６０〜１６４が、最大で８つの異なる可能な容量値を提供することができる。たとえば、デジタル制御ワード（たとえば、３ビット）をパスゲート１６６〜１７０の入力にそれぞれ供給して、ノード１６５における対応する静電容量をプログラムすることができる。そして、ノード１６５に接続される静電容量の量により、遅延システム１５０が供給する遅延量が決まる。
【００２９】
当業者は、利用可能なコンデンサＣ１、Ｃ２、およびＣ３から選択するために利用可能な他の様々な制御構成について理解し認識するであろう。さらに、各容量性回路網１６０〜１６４それぞれに所望量の静電容量を提供するために、様々な構成を利用することができることが理解されるであろう。図５に示す遅延回路網１５０のタイプは、保護状況を検出する際に使用する遅延を供給するために採用することができるシステムの一例にすぎない。他の様々な遅延の実施形態（たとえば、ＲＣ回路網、伝送線等）を実施してもよい。
【００３０】
図６は、実施可能な別の保護システム２００の一例を示す。この例において、システム２００は、遅延１、遅延２、および遅延Ｐで示す複数の調整可能遅延回路網２０２、２０４、および２０６を備える。但し、Ｐは２以上の正の整数である。各遅延回路網２０２〜２０６は、ＰＲＯＧ１、ＰＲＯＧ２、およびＰＲＯＧＰで示される各プログラム信号を受け取る。プログラム信号は、各遅延回路網２０２〜２０６により実施される遅延の量を設定するために利用される。各遅延回路網は選択された量の遅延を供給するように構成することができ、この量は、プログラム信号に基づいて、複数の離散した遅延値のうちから選択されるものであっても、または連続値範囲内から選択されるものであってもよい。
【００３１】
図６の例では、各遅延回路網２０２〜２０６は、ＶDDで示される供給電圧に基づいて、クロック信号ＣＬＫを遅延させた、対応する信号を供給するように構成される。別法として、遅延回路網のいくつかまたはすべてが、システム２００を実施しているチップ上のクリティカルパスロジックの動作特性をエミュレートする遅延を実施するように構成されたクリティカルパス遅延回路網（図示せず）等から、クロック信号ＣＬＫを遅延させたものを受け取ってもよい。このようにして、ＶDDの変動がクリティカルパス遅延回路網５６および６８によって表されるクリティカルパスにどのように影響するかに基づいて、保護を変更することができる。
【００３２】
各遅延回路網２０２〜２０６は、遅延信号を関連する比較器２０８、２１０、および２１２に供給する。比較器２０８〜２１２はクロック信号ＣＬＫを受け取る。同じクロック信号ＣＬＫが比較器２０８〜２１２に供給されるが、異なるクロック信号（たとえば、チップにわたり異なる場所に分散し得る）を各比較器に供給することができることを認識されたい。比較器２０８〜２１２は、各比較器によって供給される制御信号が供給電圧の状況を示すように、遅延信号とクロック信号ＣＬＫとの比較に基づいて、各制御信号を関連する保護デバイス２１４、２１６、および２１８に供給する。
【００３３】
例として、各遅延回路網２０２〜２０６はそれぞれ、異なる量の遅延をクロック信号ＣＬＫに供給するように構成することができる。このようにして、各比較器２０８、２１０、および２１２は、供給電圧ＶDDの関連する、異なるしきい値に対してそれぞれの保護デバイス２１４、２１６、および２１８を制御するように動作可能である。さらに、各保護デバイス２１４〜２１８は、保護システム２００を実施するＩＣにおいて異なる量（かつ／または異なるタイプ）の保護を実施するように構成することが可能である。たとえば、異なる保護デバイス２１４〜２１８は、供給電圧ＶDDのレベルに従って、過電圧保護のために異なる量の電流を生成または分流させることができる。このようにして、システム２００は供給電圧ＶDDに関連する過電圧の量に基づいて可変量の保護を提供することが可能である。
【００３４】
さらなる例として、遅延回路網２０２は、１．０５クロックサイクルの遅延を実施し、遅延回路網２０４は１．１クロックサイクルの遅延を実施し、遅延回路網２０６は１．２クロックサイクルの遅延を実施する。遅延回路網２０２〜２０６によって実施される総遅延は、たとえば、複数の遅延に関連する総遅延量であることができる。したがって、比較器２１２には、過電圧状況の検出に、他の比較器２０８および２１０よりも多量のＶDDでのオーバーシュートが必要である。同様に、比較器２１０は、関連する保護デバイス２１６の作動に、比較器２０８が必要とするよりも多量のオーバーシュートを必要とする。関連する保護デバイス２１４〜２１８の作動は累積的であってよく、または別法として、より高いしきい値を有する保護デバイスの作動化により、（たとえば、適したロジックを採用することにより）その他の保護デバイスを不作動化してもよいことを理解され認識されたい。
【００３５】
過電圧保護システム２００は、本明細書に図示し説明する他の実施例と同様に、ＩＣチップ（たとえば、マイクロプロセッサ）にわたって分散した、離れた様々な場所に異なる遅延回路網および保護を実施することができる。このようにして、供給電圧ＶDDまたはクロックサイクルの場所に依存する変動を検出し、適切な保護を実施することが可能である。過電圧保護を実施する代替または追加として、保護デバイス２１４〜２１８の１つまたは複数が、ドループ状況中にチップの動作を一時的に停止することによって等、ＩＣを供給電圧のドループから保護することができる。
【００３６】
文脈から、図７は、クロック発生器２５０および保護システム２５２を備えたＩＣ２４８の一例を示す。クロック発生器２５０は、システム２４８からオフチップで生成することができるようなシステムクロック（ＳＹＳＣＬＫ）信号を受け取る周波数合成パス２５４を備える。周波数合成パス２５４は、システム２４８を備えるＩＣチップにクロック信号（たとえば、チップクロック信号）を生成する。たとえば、クロック信号は、所望の周波数で増分されるカウンタに対応することができる。周波数合成パス２５４は、制御信号に基づいてクロックサイクルを上下に調整するように動作可能である。例として、周波数合成パス２５４は、位相ロックループ（ＰＬＬ）および周波数合成器を備えることができる。周波数合成パス２５４は電力制御器２５６と協働して、ＩＣチップのクロックサイクルおよび供給電圧ＶDDを制御する。たとえば、クロック信号は、周波数合成パス２５４の一部として実施されるカウンタを増分（または減分）することに関連する周波数でサイクルを上下させることができる。
【００３７】
電力制御器２５６は、クロック信号に対する変更に基づいて供給電源の増減を実施する等のために、関連する電源２５８に接続される。電源２５８は、電力制御器２５６からの制御信号に基づいてチップ供給電圧ＶDDを供給し、これはクロックサイクルごとに増分的に（たとえば、１ビット）調整することができる。電力制御器２５６はまた、イネーブル信号を保護システム２５２に供給する。こうしてイネーブル信号は、供給電圧が強制的に高くなる、またはクロックサイクル時間が強制的に低くなる（たとえば、周波数の低減）場合等、特定の状況またはモードにおいて保護システム２５２を動作不能にするために利用することができる。
【００３８】
クロック発生器２５０は、周波数合成パス２５４からクロック信号を受け取る１つまたは複数のパス遅延回路網２６０も備える。パス遅延回路網２６０は、関連する電源システム２５８から供給電圧ＶDDも受け取る。パス遅延回路網２６０は、クロック信号を遅延させたものを位相比較ブロック２６２に供給する。パス遅延回路網２６０は、ＩＣ２４８において実施される１つまたは複数の関連するクリティカルパスのサイクル時間をエミュレートするように構成または調整される。たとえば、パス遅延２６０は、規定の公称ＶDDにおける１クロックサイクル遅延に整合するように調整することができる。
【００３９】
位相比較ブロック２６２は、パス遅延回路網２６０からの遅延クロック信号を、周波数合成パス２５４からのクロック信号と比較する。位相比較ブロック２６２は、クロックサイクルを増分的に上げるべきか、それとも下げるべきかを示す１つまたは複数の信号を周波数制御器２６４に供給する。たとえば、位相比較ブロック２６２は、クロック信号と１つまたは複数の遅延クロック信号との間の位相差を確認するために接続される複数位相比較器を備えることができる。これら比較は、クロックサイクルを上に調整すべきか、それとも下に調整すべきかについての目安を供給する。そして、周波数制御器２６４は制御信号を周波数合成パス２５４に供給し、周波数合成パス２５４はそれに従ってクロックサイクルを調整する（サイクルを延長するか、または短縮する）。周波数合成パス２５４は通常、周波数制御器２６４からの制御信号に基づいて、１サイクルあたり１ビットの調整（上方または下方）しか実施することができない。したがって、保護システム２５２は、ＶDDのオーバーシュートまたはアンダーシュートの軽減等、所望の供給電圧保護を実施する有用な手法を提供する。
【００４０】
保護システム２５２は、１つまたは複数の保護遅延回路網２６６を備える。遅延回路網２６６は、供給電圧ＶDDに応じて、パス遅延回路網２６０の出力をさらに遅延させたものを供給するように動作可能である。遅延回路網２６６は遅延信号を位相比較ブロック２６８に供給し、位相比較ブロック２６８は、供給電圧に従って保護制御信号を１つまたは複数の保護デバイス２７０に供給する。たとえば、位相比較ブロック２６８は、ＶDDのオーバーシュート（すなわち電圧スパイク）またはアンダーシュート（すなわち電圧ドループ）の場合等、比較により、保護が適当であることが示される場合に保護デバイス２７０を駆動するように構成された１つまたは複数の位相比較器を備えることができる。位相比較ブロック２６８と、保護デバイス２７０の作動化とは、クロック発生器２５０の電力制御器２５６からのイネーブル信号に基づいて動作可能または動作不能にすることができる。当業者は、供給電圧が高すぎるか、低すぎるかを確認するために利用可能な他の手法（たとえば、固定しきい値電圧に対するＶDDについてのアナログ／デジタル変換器）を認識するであろう。
【００４１】
遅延回路網２６６により実施される遅延の量は、遅延回路網２６６および遅延回路網２６０によって実施される遅延の合計が、プログラム信号ＰＲＯＧに基づく所望の遅延量を設定するようにプログラム可能であってよい。プログラム信号ＰＲＯＧは、規定の公称ＶDDに対して所望量の遅延を設定するために利用することができ、これにより、位相比較ブロック２６８が関連する保護デバイス２７０をトリガできるようにするしきい値が規定される。上に述べたように、遅延回路網２６６は、パス遅延回路網２６０からの信号に対して異なる量の遅延を実施するようにそれぞれ調整された複数の遅延パスを実施することができる。したがって、遅延量は、過電圧状況または不足電圧状況の場合等、いずれの保護を作動させることができるかに関して所望の電圧しきい値を設定するようにプログラムすることができる。複数遅延パスシステム２５２の場合、各パスは、関連する保護デバイスを制御するそれぞれの位相比較器をさらに備えることができる。
【００４２】
さらに、保護デバイス２７０は、ＶDDにおける過電圧または不足電圧の量に基づいて可変量の保護を実施するように構成することができる。例として、より大きな遅延量を有する（たとえば、クロックサイクルの約０．２倍）保護遅延回路網２６６には、関連する位相比較ブロック２６８が過電圧状況を検出したときに、大量の電流を生成するように動作可能な大きな電流源（１つまたは複数）を関連付けることができる。別法として、小量の遅延（たとえば、クロックサイクルの約０．０５倍）を有する保護遅延回路網２６６には、過電圧状況において比例してより小量の電流を供給するように構成された電流源を関連付けることができる。図７の例は過電圧保護の実施に焦点を合わせているが、同様の手法を利用して、本明細書に含まれる教示に基づいてアンダーシュート保護を提供することができることを認識されるであろう。たとえば、パス遅延２６０にサイクル遅延の中程でタップ接続して１サイクル未満の有効総遅延を得ることができる。
【００４３】
上記構造および上に述べた基本的な特徴を鑑みて、保護方法が図８を参照してより良好に認識されるであろう。説明を簡明にするために、図８の方法は順次実施されるものとして図示され説明されるが、図示のアクションは、他の実施形態では、異なる順序で、かつ／または他のアクションと同時に行うことができることを理解され認識されたい。さらに、図示のアクションすべてが、方法の実施に必要なわけではない。以下の方法は、１つまたは複数の集積回路等のハードウェア、ソフトウェア、またはこれらの任意の組み合わせで実施することができることをさらに理解されたい。
【００４４】
図８は、関連する回路の保護を実施するために利用することのできる方法の一例を示す。説明を簡明にするために、以下の大半では、一時的な電圧スパイク、すなわち過電圧状況中の保護の実施について述べるが、この方法は不足電圧、すなわち電圧ドループ状況中の保護にも等しく適用することが可能である。
【００４５】
方法は３００において開始され、電圧しきい値が設定される。しきい値電圧は、たとえば、チップクロック信号等、基準信号に対して所望量の遅延を実施することによって設定することができる。遅延の量は、所望のしきい値電圧を規定するために固定であってもよく、または可変であってもよい。たとえば、遅延は、少なくとも部分的に保護のタイプに応じて、１クロックサイクルより大きくてもよく、または１クロックサイクルより小さくてもよい。方法は３００から３１０に進む。
【００４６】
ＩＣでの方法の動作中、３１０において、基準信号が受け取られる。基準信号は、システムクロック信号により決定される等、所望の周波数において正常高レベルと正常低レベルとの間で交互することができる。たとえば、基準信号は、クロック信号、または規定の公称供給電圧の場合のクロック信号のサイクル（たとえば、クロック信号の何分の一か、または全体部分）に整合する、クロック信号を遅延させたものであることができる。３２０において、基準信号が、３００における遅延に従って遅延される。当業者は、基準信号に対して所望量の遅延を実施するために利用可能な様々な手法を理解し認識するであろう。
【００４７】
３３０において、保護状況が存在するか否かについて判断が行われる。この判断は、たとえば、方法を実施しているチップの動作モードに応じて有効または無効にすることができる。たとえば、３２０における遅延信号の位相をクロック信号の位相と比較することにより、判断を行うことができる。別法として、３２０において供給される遅延信号を、或る公称供給電圧における基準信号（たとえば、３１０における基準信号）のクロックサイクルに実質的に整合する信号等、別の信号と比較してもよい。３３０における判断により、過電圧が存在しないことが示される場合、方法は、次のクロックサイクル中の関連状況に関して３１０、３２０、および３３０をループすることができる。過電圧状況が存在する場合、方法は３３０から３４０に進み、１つまたは複数の関連保護デバイスが作動される。たとえば、供給電圧から電流を接地または別の低電位に生成させまたは分流させることにより、過電圧保護を実施することができる。
【００４８】
過電圧保護を実施する方法例では、供給電圧が公称電圧を超える場合、３２０において実施される遅延を、供給電圧に応じて低減することができる。したがって、３３０における比較により、３２０における遅延信号が、クロック信号、または３３０において比較される他の信号から遅れている状況での過電圧状況を検出することができる。３００において遅延量をプログラムすることにより、十分に高いオーバーシュート状況が供給電圧に存在しない限り保護デバイスを作動させないように、所望のしきい値電圧を設定することができる。方法は、３４０から３１０に戻り、次のクロックサイクルに対して上記ステップを繰り返す。方法は、関連するＩＣチップの動作中の各クロックサイクルに対して等、無期限に繰り返すことができ、過電圧状況または不足電圧状況の制限に役立つ。
【００４９】
上記説明は、本発明の例である。もちろん、本発明を説明する目的で、構成要素または方法の考えられるあらゆる組み合わせについて説明するのは不可能であり、当業者は、本発明の多くのさらなる組み合わせおよび並べ替えが可能であることを認識するであろう。したがって、本発明は、添付の特許請求項の精神および範囲内にあるこのような代替、変更、および変形をすべて包含することを意図する。
【図面の簡単な説明】
【００５０】
【図１】保護システムの一実施形態のブロック図である。
【図２】マルチパス保護システムの一例を示す図である。
【図３】保護デバイスがない場合の電圧および電流の波形を表すグラフを示す図である。
【図４】保護が実施される場合の、図３と同様の電圧および電流の波形の一例を示す図である。
【図５】遅延回路網の一例を示す図である。
【図６】保護システムの別の実施形態の一例を示す図である。
【図７】クロック発生システムと併せて実施される保護システムの一実施形態の一例を示す図である。
【図８】保護方法を示す流れ図である。
【符号の説明】
【００５１】
１０：システム
１２：集積回路チップ
１４：遅延回路網
１６：比較器
１８：保護デバイス
ＲＥＦ：基準信号
ＰＲＯＧ：プログラム信号
【図１】
2005102197.tif 000003
【図２】
2005102197.tif 000004
【図３】
2005102197.tif 000005
【図４】
2005102197.tif 000006
【図５】
2005102197.tif 000007
【図６】
2005102197.tif 000008
【図７】
2005102197.tif 000009
【図８】
2005102197.tif 000010