(57)【要約】【課題】  本発明は、ステッピングモータを低騒音かつ低振動に駆動する駆動装置を提供する。【解決手段】  参照信号生成部１１０ａは、電流制限値を表す参照信号ＶＣＡを生成する。ブリッジ整流回路１３０ａはＰＷＭ制御部１２０ａからの制御に応じて、巻線１９ａへの給電電流を参照信号ＶＣＡによって表される電流制限値に電流チョッパ方式で制御するとともに、給電停止中にトランジスタ１０及び１２をオン状態にして巻線１９ａと共に形成される閉回路に回生電流を還流させる同期整流を行う。同期整流禁止制御部１１５ａは、参照信号の減少速度が比較的速い期間には給電停止中にトランジスタ１０又は１２がオン状態になることを禁止し回生電流の減衰を加速する。【選択図】          図１
2005185020.tif 000002
【特許請求の範囲】
【請求項１】
駆動対象であるステッピングモータが備える巻線への給電電流を測定する給電電流測定手段と、
導通状態において前記巻線へ給電し、非導通状態において前記巻線への給電を停止するチョッピング用スイッチング手段と、
所定の周期で前記チョッピング用スイッチング手段を導通状態にし、かつ前記測定される給電電流が所定の参照信号によって表される電流制限値よりも大きくなった時点で、前記チョッピング用スイッチング手段を非導通状態にするパルス幅変調制御手段と、
前記巻線と共に閉回路を形成する同期整流用スイッチング手段と、
前記チョッピング用スイッチング手段が非導通状態にされている期間において、前記同期整流用スイッチング手段を導通状態にすることによって、前記巻線からの回生電流を前記同期整流用スイッチング手段を経由して還流させる同期整流制御手段と、
前記参照信号によって表される電流制限値が減少しつつある期間の少なくとも一部分において、前記同期整流制御手段が前記同期整流用スイッチング手段を導通状態にすることを禁止する同期整流禁止手段と
を備えることを特徴とするステッピングモータ駆動装置。
【請求項２】
前記ステッピングモータ駆動装置は、さらに、
前記チョッピング用スイッチング手段と並列に接続されるフライホイルダイオードを備え、
同期整流制御手段は、前記チョッピング用スイッチング手段が非導通状態にされている期間において、前記回生電流を当該フライホイルダイオードを経由して還流させる
ことを特徴とする請求項１に記載のステッピングモータ駆動装置。
【請求項３】
前記同期整流禁止手段は、前記参照信号によって表される電流制限値が減少しつつある期間の異なる複数の部分のうちの一つを指定する指定信号を取得し、当該取得された指定信号によって指定される部分において前記同期整流制御手段が前記同期整流用スイッチング手段を導通状態にすることを禁止する
ことを特徴とする請求項１に記載のステッピングモータ駆動装置。
【請求項４】
前記給電電流測定手段は、前記巻線と直列に接続される抵抗体であり、当該抵抗体に発生する電圧によって前記給電電流を測定する
ことを特徴とする請求項１に記載のステッピングモータ駆動装置。
【請求項５】
前記給電電流測定手段は、前記測定された給電電流に正のオフセットを加算した電流値を測定結果とし、
前記パルス幅変調制御手段は、所定の周期で前記チョッピング用スイッチング手段を導通状態にし、かつ前記オフセット加算後の電流値が前記参照信号によって表される電流制限値よりも大きくなった時点で、前記チョッピング用スイッチング手段を非導通状態にする
ことを特徴とする請求項４に記載のステッピングモータ駆動装置。
【請求項６】
前記ステッピングモータ駆動装置は、さらに、
前記チョッピング用スイッチング手段、前記同期整流用スイッチング手段、及び他の複数のスイッチング手段を含んで構成され、前記給電電流を整流するブリッジ整流回路と、
当該ブリッジ整流回路を構成する各スイッチング手段を、それぞれ導通状態又は非導通状態の何れか所定の状態にすることによって、前記巻線への給電極性を反転させる給電極性反転手段を備える
ことを特徴とする請求項１に記載のステッピングモータ駆動装置。
【請求項７】
前記給電極性反転手段は、
前記巻線への給電極性を示す給電極性信号を取得する取得部と、
当該取得された給電極性信号を、前記巻線からの回生電流が所定量減少するために要する時間遅延させる遅延部と
を有し、
当該遅延された給電極性信号に従って前記巻線への給電極性を反転させる
ことを特徴とする請求項６に記載のステッピングモータ駆動装置。
【請求項８】
前記パルス幅変調手段は、前記参照信号が０である電流制限値を示す期間、前記チョッピング用スイッチング手段を非導通状態に維持する
ことを特徴とする請求項７に記載のステッピングモータ駆動装置。
【請求項９】
前記参照信号は階段波で表され、
前記ステッピングモータ駆動装置は、さらに、
前記参照信号の各ステップのレベルを表す情報信号を受信する情報信号受信手段と、
当該受信された情報信号をステップ単位時間毎にＤ／Ａ変換することによって前記参照信号を生成する参照信号生成手段と
を備えることを特徴とする請求項１に記載のステッピングモータ駆動装置。
【請求項１０】
前記ステッピングモータは複数の相それぞれに対応する巻線を備え、
前記給電電流測定手段は巻線毎に給電電流を測定し、
前記チョッピング用スイッチング手段は巻線毎に給電とその停止とを行い、
前記パルス幅変調制御手段は、前記チョッピング用スイッチング手段を制御することによって、巻線毎に所定の周期で給電を開始しかつ前記測定される給電電流が巻線毎に個別の参照信号によって表される電流制限値よりも大きくなった時点で給電を停止し、
前記同期整流用スイッチング手段は巻線毎に設けられ、対応する巻線と共に閉回路を形成し、
前記同期整流制御手段は、前記同期整流用スイッチング手段を個別に制御することによって、巻線毎の回生電流をそれぞれ対応する同期整流用スイッチング手段を経由して還流させ、
前記同期整流禁止手段は、巻線毎の前記参照信号によって表される電流制限値が減少しつつある期間の少なくとも一部分において、前記同期整流制御手段がその巻線に対応する同期整流用スイッチング手段を導通状態にすることを禁止する
ことを特徴とする請求項１に記載のステッピングモータ駆動装置。
【請求項１１】
駆動対象であるステッピングモータが備える巻線と共に閉回路を形成する同期整流用スイッチング手段を備えた駆動回路を用いて行われるステッピングモータ駆動方法であって、
前記巻線への給電電流を測定する給電電流測定ステップと、
所定の周期で前記巻線への給電を開始し、かつ前記測定される給電電流が所定の参照信号によって表される電流制限値よりも大きくなった時点で給電を停止するパルス幅変調制御ステップと、
前記給電が停止されている期間において、前記同期整流用スイッチング手段を導通状態にすることによって、前記巻線からの回生電流を前記同期整流用スイッチング手段を経由して還流させる同期整流制御ステップと、
前記参照信号によって表される電流制限値が減少しつつある期間の少なくとも一部分において、前記同期整流制御ステップが前記同期整流用スイッチング手段を導通状態にすることを禁止する同期整流禁止ステップと
を含むことを特徴とするステッピングモータ駆動方法。
【請求項１２】
前記給電電流測定ステップは、
前記測定された給電電流に正のオフセットを加算するオフセット加算サブステップを含み、
当該オフセット加算後の電流値を測定結果とし、
前記パルス幅変調制御ステップは、前記所定の周期で前記巻線への給電を開始し、かつ前記オフセット加算後の電流値が前記参照信号によって表される電流制限値よりも大きくなった時点で給電を停止する
ことを特徴とする請求項１１に記載のステッピングモータ駆動方法。
【請求項１３】
前記ステッピングモータ駆動方法は、さらに、
前記巻線への給電極性を示す給電極性信号を取得する取得ステップと、
当該取得された給電極性信号を、前記巻線からの回生電流が所定量減少するために要する時間、遅延させる遅延ステップと、
当該遅延された給電極性信号に従って前記巻線への給電極性を反転させる給電極性反転ステップと
を含むことを特徴とする請求項１１に記載のステッピングモータ駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ステッピングモータ駆動装置に関し、特に、ステッピングモータを低騒音かつ低振動に駆動する技術に関する。
【背景技術】
【０００２】
近年、ＤＳＣ（Digital Still Camera:デジタル静止画カメラ、いわゆるデジカメ）やＤＶＣ（Digital Video Camera:デジタルビデオカメラ）といった撮影用電子機器における光学系アクチュエータとして、絞り、焦点、ズームなどの調整に、ステッピングモータが用いられている。
撮影用電子機器に用いられるステッピングモータの動作には、特に低騒音性及び低振動性が求められる。ステッピングモータが発する騒音は機器の内蔵マイクにキャッチされ雑音として録音され、振動はぶれ等を生じさせ録画画質を劣化させるからである。
【０００３】
この要求に応えて、ステッピングモータの動作を低騒音化及び低振動化させる駆動技術が、例えば特許文献１に開示されている。
図２８は、当該文献に開示されている駆動装置である。なお、ここでは、原理説明に必要な構成要素のみを記載する。
図２８において、２０は制御対象であるステッピングモータ、４５は回転子、１９ａ及び１９ｂはそれぞれ第１巻線及び第２巻線である。
【０００４】
アップダウンカウンタ回路４３ａは、アップダウン信号ＤＡに応じてクロック信号ＣＬＫＰをアップカウント、又はダウンカウントし、当該カウント値を示す４ビット信号ＤＡ１〜ＤＡ４をＤ／Ａコンバータ４４ａへ供給する。
Ｄ／Ａコンバータ４４ａは、４ビット信号ＤＡ１〜ＤＡ４に応じた電圧信号ＶＣＡを出力する。電圧信号ＶＣＡは、ステップ状に増加及び減少する階段波である。クロック信号ＣＬＫＰの周波数、及びステップレベルの段差の大きさに応じて、電圧信号ＶＣＡの変化速度は可変である。クロック信号ＣＬＫＰのパルス頻度が大きいほど、また、ステップレベルの段差が大きいほど、電圧信号ＶＣＡは高速な変化を示す。また、クロック信号ＣＬＫＰを停止することによって電圧信号ＶＣＡを一定値に維持できる。
【０００５】
駆動回路３９ａは、駆動信号ＶＣＡを非反転パワーアンプ４１ａで増幅すると共に、反転パワーアンプ４２ａで増幅し、両パワーアンプの各出力端の間に接続された第１巻線１９ａを電圧駆動する。
上述した構成要素と同様の構成要素が第２巻線１９ｂについても設けられ、同様の作用によって、階段波に基いて第２巻線１９ｂを電圧駆動する。
【０００６】
この構成は、巻線への給電開始時に印加電圧を段階的に増加させ、そして給電停止時に印加電圧を段階的に減少させるので、給電の開始及び停止時の急激なトルク変動によって生じる振動と騒音とが緩和される。
【特許文献１】特開平６−３４３２９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、上記従来技術の駆動装置によれば、階段波のステップダウン時の巻線電流の減衰が緩慢であり、巻線電流の階段波への追従性が悪い。このことは、振動及び騒音の低減を意図して例えば正弦波を近似した階段波を与えたとしても、巻線電流は近似された正弦波に正確に追従しないので、意図した振動及び騒音の低減効果が得られないという第１の問題を引き起こす。
【０００８】
この問題は、撮影用電子機器への適用において特に重大であり、ステッピングモータ動作の一層の低騒音化及び低振動化への要求が依然として存在する。
また、上記従来技術の駆動装置は、巻線電流を常時流すため消費電力が大きいという第２の問題がある。
上記の問題に鑑み、本発明は、駆動対象であるステッピングモータの動作を低騒音化及び低振動化する駆動装置の提供を第１の目的とする。
【０００９】
また、ステッピングモータを駆動する際の消費電力を低減する駆動装置の提供を第２の目的とする。
【課題を解決するための手段】
【００１０】
上記問題を解決するため、本発明のステッピングモータ駆動装置は、駆動対象であるステッピングモータが備える巻線への給電電流を測定する給電電流測定手段と、導通状態において前記巻線へ給電し、非導通状態において前記巻線への給電を停止するチョッピング用スイッチング手段と、所定の周期で前記チョッピング用スイッチング手段を導通状態にし、かつ前記測定される給電電流が所定の参照信号によって表される電流制限値よりも大きくなった時点で、前記チョッピング用スイッチング手段を非導通状態にするパルス幅変調制御手段と、前記巻線と共に閉回路を形成する同期整流用スイッチング手段と、前記チョッピング用スイッチング手段が非導通状態にされている期間において、前記同期整流用スイッチング手段を導通状態にすることによって、前記巻線からの回生電流を前記同期整流用スイッチング手段を経由して還流させる同期整流制御手段と、前記参照信号によって表される電流制限値が減少しつつある期間の少なくとも一部分において、前記同期整流制御手段が前記同期整流用スイッチング手段を導通状態にすることを禁止する同期整流禁止手段とを備える。
【００１１】
また、前記ステッピングモータ駆動装置は、さらに、前記チョッピング用スイッチング手段と並列に接続されるフライホイルダイオードを備え、同期整流制御手段は、前記チョッピング用スイッチング手段が非導通状態にされている期間において、前記回生電流を当該フライホイルダイオードを経由して還流させてもよい。
また、前記ステッピングモータ駆動装置において、前記給電電流測定手段は、前記巻線と直列に接続される抵抗体であり、当該抵抗体に発生する電圧によって前記給電電流を測定してもよい。
【００１２】
また、前記ステッピングモータ駆動装置は、さらに、前記チョッピング用スイッチング手段、前記同期整流用スイッチング手段、及び他の複数のスイッチング手段を含んで構成され、前記給電電流を整流するブリッジ整流回路と、当該ブリッジ整流回路を構成する各スイッチング手段を、それぞれ導通状態又は非導通状態の何れか所定の状態にすることによって、前記巻線への給電極性を反転させる給電極性反転手段を備えてもよい。
【発明の効果】
【００１３】
前述した構成のステッピングモータ駆動装置によれば、振動及び騒音の抑制を意図して前記参照信号に例えば正弦波を近似した階段波を用いて巻線電流を制御する場合、参照信号の減少速度が比較的速い期間には同期整流を禁止して巻線電流を高速に減衰させることで巻線電流を近似された正弦波に正確に追従させ、他の期間には同期整流を行って巻線電流の減衰を緩和させることで電力効率を高めることができる。
【００１４】
参照信号の減少速度に応じて同期整流を実行する期間と禁止する期間とを設けることによって、振動及び騒音の抑制効果と共に良好な電力効率が得られる。
また、このステッピングモータ駆動装置は、巻線への給電電流を電流チョッパ方式でＰＷＭ制御するので、電圧制御を行って巻線へ給電する場合に比べて低電力化を実現する。
また、前記同期整流禁止手段は、前記参照信号によって表される電流制限値が減少しつつある期間の異なる複数の部分のうちの一つを指定する指定信号を取得し、当該取得された指定信号によって指定される部分において前記同期整流制御手段が前記同期整流用スイッチング手段を導通状態にすることを禁止してもよい。
【００１５】
この構成によれば、前記指定信号に応じて、前記電流制限値が減少しつつある期間のうちで同期整流を禁止する期間を可変することができる。
前記参照信号が例えば正弦波を近似した階段波である場合、その周波数が高くなるほど、前記電流制限値が減少しつつある期間のより多くの部分で同期整流を禁止することが好ましいが、周波数に応じた指定信号を供給することで周波数の変動に適応した制御が可能となる。他に、トルクを制御するために前記参照信号の振幅が調整される場合には、振幅の変動に適応した制御も可能となる。
【００１６】
また、前記給電電流測定手段は、前記測定された給電電流に正のオフセットを加算した電流値を測定結果とし、前記パルス幅変調制御手段は、所定の周期で前記チョッピング用スイッチング手段を導通状態にし、かつ前記オフセット加算後の電流値が前記参照信号によって表される電流制限値よりも大きくなった時点で、前記チョッピング用スイッチング手段を非導通状態にしてもよい。
【００１７】
この構成によれば、前記給電電流測定手段からの出力が所定値よりも小さい巻線電流値に応答しないために巻線電流を当該所定値未満に制御できなくなる状況を、前記給電電流測定手段の個体差及び温度変動等の最悪条件下においても回避できる。つまり、巻線電流は０に至るまで確実に前記参照信号によって表される電流制限値に制御される。
その結果、巻線電流が所定値未満に制御されない場合に給電制御極性の反転時に生じる段差（リップル成分）が除去され、モータ駆動時の振動及び騒音の低減効果を的確に得ることができる。
【００１８】
また、前記給電極性反転手段は、前記巻線への給電極性を示す給電極性信号を取得する取得部と、当該取得された給電極性信号を、前記巻線からの回生電流が所定量減少するために要する時間遅延させる遅延部とを有し、当該遅延された給電極性信号に従って前記巻線への給電極性を反転させてもよい。
この構成によれば、前記巻線からの回生電流が十分に０に接近していない時点で前記給電極性信号が反転する場合に、前記給電極性信号の反転後、回生電流が十分に０に接近するために必要な時間が経過してから給電制御極性を反転することができる。
【００１９】
かかる場合に前記給電極性信号の反転と同時に給電制御極性を反転すると、まだ流れている回生電流とは逆方向に電源回路からの給電が行われることになり、巻線に蓄積されたエネルギーをブリッジ整流回路内で放出させる場合に比べて急激なトルク変動が生じる。急激なトルク変動はモータ駆動時の振動及び騒音の要因の一つだから、回生電流が十分に０に接近してから給電方向を逆転することでトルクを穏やかに変動させることによって、モータ駆動時の振動及び騒音の低減効果を的確に得ることができる。
【００２０】
また、前記パルス幅変調制御手段は、前記参照信号が０である電流制限値を示す期間、前記チョッピング用スイッチング手段を非導通状態に維持してもよい。
この構成によれば、前述した効果に加えて、参照信号が０である期間に巻線への給電を完全に停止するので電力効率が向上する。
また、前記参照信号は階段波で表され、前記ステッピングモータ駆動装置は、さらに、前記参照信号の各ステップのレベルを表す情報信号を受信する情報信号受信手段と、当該受信された情報信号をステップ単位時間毎にＤ／Ａ変換することによって前記参照信号を生成する参照信号生成手段とを備えてもよい。
【００２１】
この構成によれば、情報信号に応じて任意の波形を近似する階段波を生成できる。特に、正弦波を近似した階段波を用いることによって、優れた振動と騒音との抑制効果が発揮される。
また、前記ステッピングモータは複数の相それぞれに対応する巻線を備え、前記給電電流測定手段は巻線毎に給電電流を測定し、前記チョッピング用スイッチング手段は巻線毎に給電とその停止とを行い、前記パルス幅変調制御手段は、前記チョッピング用スイッチング手段を制御することによって、巻線毎に所定の周期で給電を開始しかつ前記測定される給電電流が巻線毎に個別の参照信号によって表される電流制限値よりも大きくなった時点で給電を停止し、前記同期整流用スイッチング手段は巻線毎に設けられ、対応する巻線と共に閉回路を形成し、前記同期整流制御手段は、前記同期整流用スイッチング手段を個別に制御することによって、巻線毎の回生電流をそれぞれ対応する同期整流用スイッチング手段を経由して還流させ、前記同期整流禁止手段は、巻線毎の前記参照信号によって表される電流制限値が減少しつつある期間の少なくとも一部分において、前記同期整流制御手段がその巻線に対応する同期整流用スイッチング手段を導通状態にすることを禁止してもよい。
【００２２】
この構成によれば、前記ステッピングモータ駆動装置は、複数の相それぞれに対応する巻線への給電を独立して制御することによって、前述した効果を得ることができる。
また、上記問題を解決するため、本発明のステッピングモータ駆動方法は、駆動対象であるステッピングモータが備える巻線と共に閉回路を形成する同期整流用スイッチング手段を備えた駆動回路を用いて行われるステッピングモータ駆動方法であって、前記巻線への給電電流を測定する給電電流測定ステップと、所定の周期で前記巻線への給電を開始し、かつ前記測定される給電電流が所定の参照信号によって表される電流制限値よりも大きくなった時点で給電を停止するパルス幅変調制御ステップと、前記給電が停止されている期間において、前記同期整流用スイッチング手段を導通状態にすることによって、前記巻線からの回生電流を前記同期整流用スイッチング手段を経由して還流させる同期整流制御ステップと、前記参照信号によって表される電流制限値が減少しつつある期間の少なくとも一部分において、前記同期整流制御ステップが前記同期整流用スイッチング手段を導通状態にすることを禁止する同期整流禁止ステップとを含む
また、前記給電電流測定ステップは、前記測定された給電電流に正のオフセットを加算するオフセット加算サブステップを含み、当該オフセット加算後の電流値を測定結果とし、前記パルス幅変調制御ステップは、前記所定の周期で前記巻線への給電を開始し、かつ前記オフセット加算後の電流値が前記参照信号によって表される電流制限値よりも大きくなった時点で給電を停止してもよい。
【００２３】
また、前記ステッピングモータ駆動方法は、さらに、前記巻線への給電極性を示す給電極性信号を取得する取得ステップと、当該取得された給電極性信号を、前記巻線からの回生電流が所定量減少するために要する時間、遅延させる遅延ステップと、当該遅延された給電極性信号に従って前記巻線への給電極性を反転させる給電極性反転ステップとを含んでもよい。
【００２４】
これらの方法に従ってステッピングモータを駆動することによって、前述した効果と同様の効果を得ることができる。
【発明を実施するための最良の形態】
【００２５】
本発明の実施の形態に係るステッピングモータ駆動装置について、図面を参照しながら説明する。
（第１の実施形態）
本発明の第１の実施形態に係るステッピングモータ駆動装置は、電流制限値を表す参照信号を生成し、当該生成した参照信号によって表される電流制限値に応じてモータ巻線への給電電流をＰＷＭ（Pulse Width Modulation:パルス幅変調）制御、より詳細には電流チョッパ方式でＰＷＭ制御する。
【００２６】
また、当該ステッピングモータ駆動装置は、モータ巻線への給電を停止している期間に、導通状態にした同期整流用スイッチを経由してモータ巻線からの回生電流を還流させる同期整流を行う。しかし、前記参照信号によって表される電流制限値が減少しつつある期間の少なくとも一部分においては前記同期整流用スイッチを導通状態にせず、前記同期整流用スイッチと並列に接続されるフライホイルダイオードを経由してモータ巻線からの回生電流を還流させる。つまり、同期整流を禁止する。
【００２７】
以下、当該ステッピングモータ駆動装置について、図面を参照しながら詳細に説明する。
（全体構成）
図１は当該ステッピングモータ駆動装置の全体構成を示す機能ブロック図である。なお、同図には制御対象であるステッピングモータをも記載している。
【００２８】
図１において、２０は制御対象であるステッピングモータ、４５は回転子、１９ａ及び１９ｂはそれぞれ異なる相に対応する第１巻線、第２巻線である。
当該ステッピングモータ駆動装置は、ＰＷＭ基準信号生成部１、参照信号生成部１１０ａ、同期整流禁止制御部１１５ａ、ＰＷＭ制御部１２０ａ、ブリッジ整流回路１３０ａ、給電電流測定部１４０ａ、及び電源８から構成される。
【００２９】
巻線毎に設けられる構成要素の内容は同一なので、以下、第１巻線用の構成要素を代表して説明する。
ＰＷＭ制御部１２０ａは、コンパレータ４、フリップフロップ５、及び通電論理部６から構成される。ブリッジ整流回路１３０ａは、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor、以降単にトランジスタと言う）１０〜１３、及びフライホイルダイオード１４〜１７から構成される。
【００３０】
巻線１９ａへの給電時には、トランジスタ１１及び１３の何れか給電極性に応じた一方が通電論理部６からのゲート制御信号に従って給電電流をチョッピングする。また回生時には、トランジスタ１０及び１２の両方が導通状態にされて巻線１９ａからの回生電流を同期整流するか、又は、トランジスタ１０及び１２の一方が導通状態、他方が非導通状態にされ、非導通状態にされるトランジスタと並列に接続されたフライホイルダイオードを介して回生電流を還流させる。
【００３１】
給電電流測定部１４０ａは、オン抵抗調整回路２４、トランジスタ２３、及びアンプ２１から構成される。
（参照信号生成部１１０ａの詳細）
図２は、参照信号生成部１１０ａの詳細な構成を示す機能ブロック図である。速度切替部は、速度指定信号ＦＤＡに応じて、階段波のステップ単位時間を刻むクロック信号ＣＬＫＰ、又はクロック信号ＣＬＫＰを２分周して得られる信号の何れかを選択して、信号Ａとしてアップダウンカウンタへ供給する。
【００３２】
アップダウンカウンタは、アップダウン信号ＤＡに応じて、信号Ａをアップカウント、又はダウンカウントする。ＲＯＭ（Read Only Memory）は、例えば正弦波を近似する階段波の各ステップレベルを示すデータを予め記憶していて、前記アップダウンカウンタのカウント値ＤＡ０〜ＤＡ３でアドレスされるステップレベルデータＤＤ０、ＤＤ１、・・・、ＤＤｎを出力する。このステップレベルデータは、Ｄ／Ａコンバータによってアナログ電圧に変換され、正弦波を近似する階段波信号ＶＣＡとして出力される。
【００３３】
当該アップダウンカウンタ、ＲＯＭ、及び当該Ｄ／Ａコンバータは、何れもごく一般的な周知回路であるため、詳細な説明を省略する。
図３は、参照信号生成部１１０ａにおける主要信号の時間変化を示す波形図であり、速度指定信号ＦＤＡ（不図示）がハイレベルである場合を例示している。
時刻ｔ１０から時刻ｔ１１まで、クロック信号ＣＬＫＰ、ハイレベルの給電極性信号ＰＨＣＡ、及びハイレベルのアップダウン信号ＤＡが供給される。これらの信号に応じて、アップダウンカウンタは０から１５まで増加するカウント値ＤＡ０〜ＤＡ３を出力し、Ｄ／ＡコンバータはＲＯＭから読み出されたステップレベルデータＤＤ０〜ＤＤｎをＤ／Ａ変換することにより１／４周期の正弦波を近似する階段波ＶＣＡを生成する。
【００３４】
時刻ｔ１１からｔ１２まで、ローレベルのアップダウン信号ＤＡが与えられる。アップダウンカウンタは１５から０まで減少するカウント値ＤＡ０〜ＤＡ３を出力し、Ｄ／Ａコンバータは後続する１／４周期の正弦波を近似する階段波ＶＣＡを生成する。
時刻ｔ１２において、カウント値ＤＡ０〜ＤＡ３が０に達すると同時に、給電極性信号ＰＨＣＡがローレベルに転じる。
【００３５】
時刻ｔ１２からｔ１４まで、給電極性信号ＰＨＣＡがローレベルに保たれた状態で、残りの１／２周期の正弦波を近似する階段波ＶＣＡが生成される。
なお、速度指定信号ＦＤＡがローレベルの場合、クロック信号ＣＬＫＰを２分周して得られる信号が信号Ａとなり、図３に例示した場合の半分の周波数の正弦波を近似する階段波ＶＣＡが生成される。この場合、給電極性信号ＰＨＣＡ及びアップダウン信号ＤＡは図示しない外部回路によって予め適切なタイミングに調整されてから供給されるものとする。
【００３６】
（同期整流禁止制御部１１５ａの詳細）
図４は、同期整流禁止制御部１１５ａの詳細な構成を示す機能ブロック図である。同期整流禁止制御部１１５ａは、カウント値ＤＡ０〜ＤＡ３、及びアップダウン信号ＤＡに基づいて、カウント値が減少しつつある期間の少なくとも一部分に同期整流禁止信号ＭＭＣＰＡを出力する。この具体例によれば、同期整流禁止信号ＭＭＣＰＡは、アップダウン信号ＤＡがカウントダウン（ローレベル）を示し、かつカウント値ＤＡ０〜ＤＡ３が７から０までのいずれかの値を示す場合に出力される。
【００３７】
図５は、同期整流禁止制御に関する主要信号の時間変化を示す波形図であり、図３に示した信号の一部と共に同期整流禁止信号ＭＭＣＰＡを示している。図に見られるように、同期整流禁止信号ＭＭＣＰＡは、階段波ＶＣＡの減少速度が比較的速い期間に出力される。
（巻線電流のＰＷＭ制御動作の詳細）
次に、ＰＷＭ基準信号生成部１、参照信号生成部１１０ａ、同期整流禁止制御部１１５ａ、ＰＷＭ制御部１２０ａ、ブリッジ整流回路１３０ａ、及び給電電流測定部１４０ａが協働して行う巻線電流の供給及び回生制御動作について詳細に説明する。
【００３８】
まず、同期整流を行う場合について説明する。
図６は、この場合の巻線電流の制御に関係する主要な制御信号の時間変化を示す波形図であり、給電極性信号ＰＨＣＡがローレベル、かつ同期整流禁止信号ＭＭＣＰＡがローレベルである場合を例示している。
ＰＷＭ基準信号生成部１は、巻線への給電期間の開始を指示するＰＷＭ基準信号ＳＥＴＦ（不図示）を、所定周期で生成する。
【００３９】
フリップフロップ５はＰＷＭ基準信号ＳＥＴＦの立ち下りに同期してセットされ、巻線への給電電流が階段波ＶＣＡによって表される電流を超えるとコンパレータ４から出力される信号によってリセットされる。フリップフロップ５が出力する給電指令信号Ｑは、ハイレベル及びローレベルによってそれぞれ給電期間及び回生期間を示す。
貫通保護論理部７は、短縮された給電期間を示す信号ＣＨＡ１、及び短縮された回生期間を示す信号ＣＨＡ２を生成する。通電論理部６は、各ゲート信号ＧＡ１〜ＧＡ４を、信号ＣＨＡ１、信号ＣＨＡ２、及び給電極性信号ＰＨＣＡに応じて出力する。
【００４０】
ここで、ゲート信号ＧＡ１及びＧＡ３は、ローレベルの場合に対応するトランジスタを導通させる負論理信号、ゲート信号ＧＡ２及びＧＡ４は、ハイレベルの場合に対応するトランジスタを導通させる正論理信号であることに注意する。
給電指令信号Ｑの１周期は、信号ＣＨＡ１及び信号ＣＨＡ２のレベルの組み合わせに応じて、短縮された給電期間、短縮された回生期間、及びそれ以外の貫通保護期間に分けられる。
【００４１】
給電極性信号ＰＨＣＡは常時ローレベルであり、ＧＡ１は短縮された回生期間にのみローレベル（トランジスタ１０は短縮された回生期間にのみＯＮ）となり、ＧＡ２は短縮された給電期間にのみハイレベル（トランジスタ１１は短縮された給電期間にのみＯＮ）となる。また、ＧＡ３は常時ローレベル（トランジスタ１２は常時ＯＮ）となり、ＧＡ４は常時ローレベル（トランジスタ１３は常時ＯＦＦ）となる。
【００４２】
図７は、通電論理部６の制御に応じて形成される巻線電流の経路を説明する概念図である。
短縮された給電期間において、経路Ａの電流経路が形成される。経路Ａに沿って巻線への給電が行われ、給電電流は徐々に増加する。
給電電流が階段波ＶＣＡによって表される電流を超えると貫通保護期間となり、経路Ｂの電流経路が形成される。巻線からの回生電流は、フライホイルダイオード１４及びトランジスタ１２を経由する経路Ｂに沿って還流し徐々に減衰する。
【００４３】
短縮された回生期間において、経路Ｃの電流経路が形成される。巻線からの回生電流は、トランジスタ１０及び１２を経由する経路Ｃに沿って還流し徐々に減衰する。この経路Ｃに沿って回生電流が還流する状態が同期整流である。
なお、貫通保護期間は、電流経路を切り替える際にトランジスタ１０及び１１が同時に導通して給電用の電源を短絡させることがないように設けられる。
【００４４】
ＰＷＭ基準信号ＳＥＴＦが与えられる度に上述した動作が繰り返され、巻線電流は階段波ＶＣＡによって表される電流制限値に制御される。
次に、同期整流を行わない場合について説明する。
図８は、同期整流を行わない場合の巻線電流の制御に関係する主要な制御信号の時間変化を示す波形図であり、給電極性信号ＰＨＣＡがローレベル、かつ同期整流禁止信号ＭＭＣＰＡがハイレベルである場合を例示している。
【００４５】
同期整流を行わない場合、同期整流禁止信号ＭＭＣＰＡがハイレベルとなって信号ＣＨＡ２をマスクするので、ゲート信号ＧＡ１は短縮された回生期間においてもハイレベルに維持され、トランジスタ１０はＯＮにならない。このため、巻線電流は一貫してフライホイルダイオード１４を経由する経路Ｂに沿って還流し徐々に減衰する。つまり、同期整流は行われない。
【００４６】
同期整流を行わない場合、フライホイルダイオード１４のロス電圧によって回生電流が抑制されるので、巻線１９ａに蓄積されたエネルギーは同期整流を行う場合よりも急速に減少する。このため、回生電流は同期整流を行う場合よりも速やかに減衰する。
なお、給電極性信号ＰＨＣＡがハイレベルの場合には、前述した動作と同様の動作が、図７に示した回路図において左右を反転して生じる。
【００４７】
以上説明した構成によれば、階段波ＶＣＡの減少速度が比較的速い期間に同期整流禁止信号ＭＭＣＰＡを出力して同期整流を禁止することにより、当該期間には巻線電流を急速に減衰させて電流制限値への追従性を向上させ、他の期間には巻線電流の減衰を緩和して電力効率を向上させることができる。
（同期整流を禁止する作用）
同期整流を行わない場合に、巻線からの回生電流が同期整流を行う場合よりも急速に減衰することは、次の等価回路を用いて説明される。
【００４８】
図９（Ａ）及び（Ｂ）は、それぞれ図７に示した経路Ｃ及び経路Ｂの等価回路である。何れの等価回路も、モータの回転に起因して巻線に発生する逆起電力を考慮しかつトランジスタのオン抵抗を無視して表している。同図中、Ｉは巻線電流、Ｌは巻線のリアクタンス値、Ｒは巻線の抵抗値、Ｅは巻線に発生する逆起電力である。
ここで、ｔを給電から回生に切り替わる時点を０とする時刻、Ioを時刻０における巻線電流、τをＬ／Ｒ（時定数）、Vdをフライホイルダイオードによるロス電圧とすると、同期整流を行う図９（Ａ）の等価回路におけるコイル電流値Iaは、
（式１）  Ia＝(Io+Ｅ/Ｒ)×exp(-ｔ/τ)-Ｅ/Ｒ  （０≦ｔ）
同期整流を行わない図９（Ｂ）の等価回路におけるコイル電流値Ibは、
（式２）  Ib＝(Io+(Ｅ+Vd)/Ｒ)×exp(-ｔ/τ)-(Ｅ+Vd)/Ｒ  （０≦ｔ）
と表される。
【００４９】
図１０は、前記式１及び式２それぞれによって表される回生電流の減衰特性の一例を表すグラフである。この例は、Vdを０．７Ｖ程度とし、Ｅを−Vdよりもやや小さい程度として描いている。
式１から、モータの回転が高速になるほど−（Ｅ／Ｒ）の値が大きくなって巻線電流の減衰が妨げられることが示される。このことは、特にモータの高速回転時において電流制限値の絶対値が急速に減少する期間にまで同期整流を行うと、巻線電流の減衰が鈍化して電流制限値への追従性が悪くなることを意味する。
【００５０】
同期整流を禁止すれば、式２に示すように、ステッピングモータから発生する逆起電力がフライホイルダイオードのロス電圧で打ち消されて巻線電流の減衰が加速され、電流制限値への追従性が改善される。
（まとめ）
このステッピングモータ駆動装置は、振動及び騒音の抑制を意図して例えば正弦波を近似した階段波によって表される電流制限値に巻線電流を制御する場合、階段波の減少速度が比較的速い期間には同期整流を禁止することで巻線電流を高速に減衰させて巻線電流を近似された正弦波へ正確に追従させ、他の期間には同期整流を行うことで巻線電流の減衰を緩和して電力効率を高めることができる。
【００５１】
このように、階段波の減少速度に応じて同期整流を実行する期間と禁止する期間とを設けて巻線電流を意図した波形に正確に制御することで、モータ駆動時の振動及び騒音を的確に抑制すると同時に良好な電力効率を得ることができる。
また、このステッピングモータ駆動装置は、巻線への給電電流を電流チョッパ方式でＰＷＭ制御するので、電圧制御を行って巻線へ給電する場合に比べて低電力化を達成する。
【００５２】
なお、給電電流測定部１４０ａは、オン抵抗調整回路２４とトランジスタ２３とに代えて単に抵抗器を用いて構成してもよく、またオペアンプ２１を省いて構成することもできる。
（第２の実施形態）
本発明の第２の実施形態に係るステッピングモータ駆動装置は、第１の実施形態に係るステッピングモータ駆動装置と比べて、同期整流禁止信号ＭＭＣＰＡの生成に関する構成が変更される。以下、主に第１の実施形態との違いを説明する。
【００５３】
（全体構成）
図１１は、第２の実施形態に係るステッピングモータ駆動装置の全体構成を示す機能ブロック図であり、第１の実施形態と比べて、同期整流禁止制御部１１５ａに代えて、同期整流禁止制御部１１７ａが用いられる点で異なる。
同期整流禁止制御部１１７ａは、外部から供給されるプログラム信号ＰＲＧＡ０及びＰＲＧＡ１に応じて、同期整流禁止信号ＭＭＣＰＡを出力する期間が可変に構成される。
【００５４】
（同期整流禁止制御部１１７ａの詳細）
図１２は、同期整流禁止制御部１１７ａの詳細構成を示す機能ブロック図である。同期整流禁止制御部１１７ａは、カウント値ＤＡ０〜ＤＡ３が０〜７を示す場合にそれぞれ出力されるデコード出力のうちのいくつかを、ＲＯＭからの出力ＳＦＤ０、ＳＦＤ１、ＳＦＤ２でマスクすることによって、同期整流禁止信号ＭＭＣＰＡが出力される期間を可変する。
【００５５】
当該ＲＯＭには、例えば表１の内容を予め記憶させておいてもよい。
【００５６】
【表１】
2005185020.tif 000003
【００５７】
ここに例示した内容に従って、同期整流禁止制御部１１７ａは、プログラム信号ＰＲＧＡ０、ＰＲＧＡ１の４通りの組み合わせ（０，０）（０，１）（１，０）（１，１）それぞれの場合に、カウント値ＤＡ０〜ＤＡ３が０〜７の何れか、０〜３の何れか、０又は１、若しくは０の期間に同期整流禁止信号ＭＭＣＰＡを出力する。
（第３の実施形態）
本発明の第３の実施形態に係るステッピングモータ駆動装置は、第１の実施形態に係るステッピングモータ駆動装置と比べて、給電極性信号を遅延させる構成が追加される点で異なる。以下、主に第１の実施形態との違いを説明する。
【００５８】
（全体構成）
図１３は第３の実施形態に係るステッピングモータ駆動装置の全体構成を示す機能ブロック図である。なお、同図には制御対象であるステッピングモータをも記載している。このステッピングモータ駆動装置は、第１の実施形態に係るステッピングモータ駆動装置（図１参照）に反転時期調整部１１６ａを追加して構成される。反転時期調整部１１６ａは、給電極性信号ＰＨＣＡに所定の遅延を与えてから通電論理部６へ出力する。
【００５９】
（反転時期調整部１１６ａの詳細）
図１４は、反転時期調整部１１６ａの詳細な構成を示す機能ブロック図である。反転時期調整部１１６ａは、給電極性信号ＰＨＣＡと、遅延用信号ＣＬＫとを入力され、遅延給電極性信号Ｇを出力する。
ここで、遅延用信号ＣＬＫは階段波ＶＣＡのステップ単位時間よりも短い周期のクロック信号であり、例えば、ＰＷＭ基準信号生成部１から出力されるＰＷＭ基準信号を兼用してもよい。
【００６０】
反転時期調整部１１６ａは、給電極性信号ＰＨＣＡの立ち上がりエッジ及び立下りエッジを遅延用信号ＣＬＫに基づいて同期微分してそれぞれ信号Ａ及び信号Ｅを生成し、さらに信号Ａ及び信号Ｅを延長して信号Ｃ及び信号Ｆを生成する。そして、信号Ｃ、信号Ｆ、及び給電極性信号ＰＨＣＡから、遅延給電極性信号Ｇを合成して出力する。
図１５は、反転時期調整に関する主要信号の時間変化を示す波形図である。この例では、信号Ｃ及び信号Ｆの出力期間を階段波ＶＣＡのステップ単位時間に略一致させている。この時間は、階段波ＶＣＡのレベルが階段波ＶＣＡの略１ステップ分減少するために要する時間に相当する。
【００６１】
（給電極性の反転時期を遅延させる効果）
図１６は、給電極性の反転時期を遅延させる効果を示す概念図であり、（Ａ）は給電極性信号ＰＨＣＡを遅延させた場合の巻線電流の時間変化、（Ｂ）は給電極性信号ＰＨＣＡを遅延させない場合の巻線電流の時間変化を、それぞれ表す波形図である。なお、各縦線は給電指令信号Ｑの立下りの時期を示す。
【００６２】
給電極性信号ＰＨＣＡが反転すると巻線への給電制御極性が反転するので、階段波ＶＣＡに応じて制御される巻線電流値の正負に対応する電流方向が入れ替わる。当該符号を加味した階段波ＶＣＡ×ＰＨＣＡを図示する。巻線への給電電流は、電流方向をも考慮してこのＶＣＡ×ＰＨＣＡに制限される。
給電極性信号ＰＨＣＡの反転時期が階段波ＶＣＡのレベルが０に達する時期と略同時であるとして、給電極性信号ＰＨＣＡを遅延させなければ、給電極性信号ＰＨＣＡが反転した後のＰＷＭ基準信号の最初の立下りから、その時流れている回生電流とは逆方向に巻線電流が０に達するまで、電源回路からの給電が行われる。この動作は図１６（Ｂ）に示される。この場合、巻線電流に急激な変化が生じ、それに応じたトルク変動がモータ駆動時の振動及び騒音の低減を阻害することとなる。
【００６３】
これに対し、給電極性信号ＰＨＣＡを、巻線からの回生電流が階段波ＶＣＡの略１ステップ分減少するために要する時間遅延させれば、回生電流が十分に０に近づいてから給電制御極性を切り替えることになるので、給電極性信号ＰＨＣＡを遅延しない場合よりも緩やかに巻線電流を変化させることができる。この動作は図１６（Ａ）に示される。この場合、モータ駆動時の振動及び騒音の低減効果を的確に得ることができる。
【００６４】
なお、給電極性信号ＰＨＣＡを遅延させた上に、さらに階段波ＶＣＡのレベルが０である期間に巻線への給電を停止することも考えられる。このような制御は、例えば、参照信号生成部１１０ａにおけるカウント値ＤＡ０〜ＤＡ３が０である場合に給電禁止信号を出力するデコード回路と、当該給電禁止信号によってフリップフロップ５をセットするＰＷＭ基準信号ＳＥＴＦをマスクするゲート回路とを用いて行うことができる。当該給電禁止信号には、図４の最上部に記載したゲート回路から出力される信号を用いてもよい。
【００６５】
この構成によれば、階段波ＶＣＡのレベルが０である期間、巻線への給電を完全に停止して電力効率の向上を図ることができる。
（反転時期調整部の変形例）
図１７は、反転時期調整部の変形例を示す機能ブロック図である。この変形例は、図１４に示した反転時期調整部の、信号Ａ及び信号Ｅをそれぞれ延長して信号Ｃ及び信号Ｆを生成する回路部分を、デジタル構成された単安定マルチバイブレータに置換したものであり、図１４に示した反転時期調整部と同様に動作して、給電極性信号ＰＨＣＡを遅延させる。
（第４の実施形態）
本発明の第４の実施形態に係るステッピングモータ駆動装置は、第１の実施形態に係るステッピングモータ駆動装置と比べて、給電電流測定用のアンプ２１の出力に正のオフセットを意図的に加算するように構成される点で異なる。以下、主に第１の実施形態との違いを説明する。
【００６６】
（正のオフセットを加算する構成）
図１８（Ａ）及び（Ｂ）はそれぞれ、給電電流を測定するためのアンプ２１の出力に正のオフセットを意図的に加算する構成の一例を示す機能ブロック図である。何れの構成も、給電電流測定部１４０ａ（図１参照）におけるアンプ２１の非反転入力端に定電流源及び抵抗を付加して得られる。
【００６７】
図１８（Ａ）の構成による回路は、トランジスタ２３による電圧降下にオフセット電圧Ｉ×Ｒを加算して得られる入力電圧を増幅して出力し、図１８（Ｂ）の構成による回路は、トランジスタ２３による電圧降下にオフセット電圧Ｉ×（Ｒ1＋Ｒ2）／（Ｒ1×Ｒ2）を加算して得られる入力電圧を増幅して出力する。
図１９は、アンプの入出力特性分布を示すグラフである。アンプ自体のオフセットを０とすると、アンプ本来の入出力特性は、個体差や温度変動等のため、原点を通る特性Ｂを中心として負のオフセットを持つ特性Ａから正のオフセットを持つ特性Ｃまでの範囲に分布する。
【００６８】
特性ＡによればＶDEADよりも小さい入力ＶINに対して出力ＶOUTが現れない。出力ＶOUTは、ＰＷＭ制御用のフリップフロップ５をリセットしてチョッピング用のトランジスタを非導通状態にするための信号だから、この特性Ａを持つアンプを用いて測定した巻線電流に基づいてＰＷＭ制御を行えば、巻線電流が少なくともＶDEADに相当する電流を超えるまではチョッピング用のトランジスタがオフされない。つまり、巻線電流をＶDEADに相当する電流よりも小さく制御することができない。
【００６９】
図２０は、このために生じる不具合を説明するための概念図であり、巻線電流の測定に特性Ａのアンプ及び特性Ｂのアンプをそれぞれ用いる場合の巻線電流の時間変化を示している。
特性Ａのアンプを用いる場合、巻線電流はＶDEADに相当する電流よりも小さく制御できないから、巻線電流は太い点線で示したように階段波ＶＣＡによって表される電流制限値にＶDEADに相当する電流を加算した見かけの電流制限値に制御される。この場合、給電制御極性が反転する時点で見かけの電流制限値に生じる段差が本来よりも大きくなるために巻線電流のリップル成分が増大し、モータ駆動時の振動及び騒音の低減が阻害される。
【００７０】
これに対し、特性Ｂのアンプを用いる場合、その出力は巻線電流が０に至るまで応答するから、巻線電流は太い実線で示したように階段波ＶＣＡによって表される電流制限値に正確に制御される。この場合、モータ駆動時の振動及び騒音の低減効果を的確に得ることができる。
そこでアンプに意図的に正のオフセットを持たせることによって特性分布を図１９の特性Ｂから特性Ｄまでの範囲にシフトさせれば、個体差及び温度変動等の最悪条件下においてもアンプが特性Ａに従って動作することを回避でき、その結果、モータ駆動時の振動及び騒音の低減効果を的確に得ることができる。
【００７１】
（正のオフセットを加算する構成の変形例）
図２１は、アンプの出力に正のオフセットを意図的に加算するための他の構成を示す回路図である。この回路図はオペアンプの等価回路を例示しており、図に見られるように８個のトランジスタを含む。
このうち所定のトランジスタのゲート長及びゲート幅の比を図２１に示したように製造することによって、定電流源及び抵抗を付加することなく、アンプ自体の入出力特性に正のオフセットを持たせることができる。
【００７２】
このように製造したオペアンプを電流検出用のアンプとして用いる構成も、本発明に含まれる。
（第５の実施形態）
本発明の第５の実施形態に係るステッピングモータ駆動装置は、第３の実施形態に係るステッピングモータ駆動装置（図１３参照）と比べて、階段波の各ステップのレベルを表すシリアルデータを受信し、当該シリアルデータに基いて階段波を生成し、当該階段波から参照信号を生成する点で異なる。以下、主に第４の実施形態との違いを説明する。
【００７３】
（全体構成）
図２２は、第５の実施形態に係るステッピングモータ駆動装置の全体構成を示す機能ブロック図である。
第４の実施形態と同一の構成要素には同一の符号を付して示し、説明を省略する。また、巻線毎に設けられる構成要素の内容は同一なので、ここでは第１巻線１９ａ用の構成要素のみを代表して記載し、他の記載を省略する。
【００７４】
当該ステッピングモータ駆動装置は、ＰＷＭ基準信号生成部１、シリアルデータ通信部３２、参照信号生成部１６０ａ、同期整流禁止制御部１１５ａ、反転時期調整部１１６ａ、ＰＷＭ制御部１２０ａ、ブリッジ整流回路１３０ａ、給電電流測定部１４０ａ、及び電源８から構成される。
シリアルデータ通信部３２は、巻線毎の階段波における各ステップのレベルを表すシリアル情報信号ＤＡＴＡを、通信制御用信号ＥＮＡＢ及びＣＬＫを用いた制御の下で受信し、当該受信したシリアル情報信号をパラレル変換する。そして当該変換後のパラレルデータを、ステップ単位時間毎にクロック信号ＣＬＫＰＡ又はＣＬＫＰＢと共に各巻線に対応する参照信号生成部へ供給する。
【００７５】
参照信号生成部１６０ａは、参照信号生成部１１０ａから、速度切替部、アップダウンカウンタ、及びＲＯＭを省いて構成したものであり、実質的にＤ／Ａコンバータである。シリアルデータ通信部３２から供給される各ステップのレベルを表すパラレルデータをステップ単位時間毎にＤ／Ａ変換することによって、階段波ＶＣＡを生成する。
（シリアルデータの詳細）
図２３は、受信されるシリアルデータの１単位を示したタイミングチャートであり、１巻線用の階段波の１ステップ分を示している。各巻線用の階段波の各ステップに関するシリアルデータがこのような単位で表され、連続して受信される。ＥＮＡＢは単位期間信号、ＣＬＫはビット同期信号、ＤＡＴＡは情報信号である。
【００７６】
１単位の情報信号ＤＡＴＡは、８ビットで構成される。最初の３ビットが巻線を識別するアドレスＡ２〜Ａ０、次の１ビットが増減方向ビットＤＤ、残りの４ビットがステップのレベルを表すデータＤ３〜Ｄ０である。
また、図２３には、シリアルデータ通信部３２における主要信号の時間変化をも、通信タイミングに合わせて示している。
【００７７】
（シリアルデータ通信部３２の詳細）
図２４は、シリアルデータ通信部３２の詳細な構成を示す機能ブロック図である。シリアルデータ通信部３２は、アドレスカウンタ回路３５、データカウンタ回路３４、シリアルパラレル変換回路３３、ライト信号生成回路３６、アドレスデコーダ回路３７、及びレジスタ回路３８から構成される。
【００７８】
図２５は、アドレスカウンタ回路３５、データカウンタ回路３４、シリアルパラレル変換回路３３、及びライト信号生成回路３６の詳細な構成を示す機能ブロック図である。
アドレスカウンタ回路３５は、各単位の前半４ビット分のビット同期信号ＣＬＫをカウントすることによって、前半４ビットの情報信号の受信が完了したことを示すアドレス完了信号ＡＤＯ及びＡＤＴを出力する。
【００７９】
データカウンタ回路３４は、アドレス完了信号ＡＤＯ信号によってトリガされ、後半４ビット分のビット同期信号ＣＬＫをカウントすることによって、８ビット全ての情報信号ＤＡＴＡの受信が完了したこと示すデータ完了信号ＤＡＴＣを出力する。
シリアルパラレル変換回路３３は、図中上段の４つのフリップフロップで構成されるシフトレジスタによって、情報信号ＤＡＴＡをパラレル変換する。そして、アドレス完了信号ＡＤＴの立上りで、前半４ビットに含まれるアドレスＳＡＤ０〜ＳＡＤ２及び増減方向ビットＤＤを、図中下段の４つのフリップフロップにラッチする。これによって、アドレスＳＡＤ０〜ＳＡＤ２及び増減方向ビットＤＤが、後半４ビットに含まれるデータＳＤ０〜ＳＤ３から分離される。
【００８０】
ライト信号生成回路３６は、ＤＡＴＣ信号、及び単位期間信号ＥＮＡＢの両方が出力されている間、ライト信号ＲＥＣを出力する。
図２６は、アドレスデコーダ回路３７の詳細な構成を示す機能ブロック図である。
アドレスデコーダ回路３７は、レジスタ回路３８に設けられる５ビットのレジスタ組の１つに、データＳＤ０〜ＳＤ３、及び増減方向ビットＤＤの記録を指示する信号ＲＣＫＡ、及びＲＣＫＢを、ライト信号ＲＥＣ、及びアドレスＳＡＤ０〜ＳＡＤ２に応じて生成する。信号ＲＣＫＡ及びＲＣＫＢは、それぞれ、階段波のステップ単位時間を示す巻線毎のクロック信号ＣＬＫＰＡ及びＣＬＫＰＢとしても用いられる。
【００８１】
図２７は、レジスタ回路３８の詳細な構成を示す機能ブロック図である。
レジスタ回路３８は、巻線１９ａ及び１９ｂにそれぞれ対応して５ビットのレジスタ組Ａ及びＢを備えている。ＲＣＫＡ信号が与えられるとデータＳＤ０〜ＳＤ３、及び増減方向ビットＤＤをレジスタ組Ａに記録し、記録したデータを５ビットパラレル信号ＤＡ０Ａ〜ＤＡ３Ａ、ＤＡとして出力する。ＲＣＫＢ信号が与えられるとデータＳＤ０〜ＳＤ３、及び増減方向ビットＤＤをレジスタ組Ｂに記録し、記録したデータを５ビットパラレル信号ＤＡ０Ｂ〜ＤＡ３Ｂ、ＤＢとして出力する。
【００８２】
以上説明したように、階段波生成部３１ａは、パラレルデータＤＡ０Ａ〜ＤＡ３Ａをクロック信号ＣＬＫＰＡで示されるステップ単位時間毎にＤ／Ａ変換することによって、階段波ＶＣＡを生成する。
この場合の階段波ＶＣＡの各ステップレベルは、ステップ毎にシリアルデータで指示されるので、第１の実施形態で例示したような正弦波を近似する階段波のみならず、任意の波形を近似する階段波ＶＣＡを得ることができる。
（その他の変形例）
なお、本発明を上記の実施の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下のような場合も本発明に含まれる。
（１）本発明は、実施の形態で説明したステッピングモータ駆動方法を、コンピュータシステムを用いて実現するためのコンピュータプログラムであるとしてもよいし、前記プログラムを表すデジタル信号であるとしてもよい。
【００８３】
また、本発明は、前記プログラム又は前記デジタル信号を記録したコンピュータ読取り可能な記録媒体、例えば、フレキシブルディスク、ハードディスク、ＣＤ、ＭＯ、ＤＶＤ、半導体メモリ等であるとしてもよい。
また、本発明は、電気通信回線、無線又は有線通信回線、若しくはインターネットに代表されるネットワーク等を経由して伝送される前記コンピュータプログラム又は前記デジタル信号であるとしてもよい。
【００８４】
また、前記プログラム又は前記デジタル信号は、前記記録媒体に記録されて移送され、若しくは、前記ネットワーク等を経由して移送され、独立した他のコンピュータシステムにおいて実施されるとしてもよい。
（２）各実施の形態では、トランジスタ１３及び１１によって給電電流をチョッピング制御するとしたが、トランジスタ１２及び１０によって給電電流をチョッピング制御しても、振動と騒音との抑制効果が同様に得られる。
（３）各実施の形態では、２相の巻線を備えるステッピングモータを例示したが、本発明が２相のステッピングモータに限定されるものでないことはいうまでもない。他の相数、例えば５相のステッピングモータの各巻線を、巻線毎に固有の位相を持つ参照信号を用いて給電制御する場合も、本発明に含まれる。
【産業上の利用可能性】
【００８５】
本発明に係るステッピングモータ駆動装置は、例えば撮影用電子機器において静音かつ低振動動作を要求されるステッピングモータの駆動に利用できる。
【図面の簡単な説明】
【００８６】
【図１】第１の実施形態に係るステッピングモータ駆動装置の全体構成を示す機能ブロック図である。
【図２】参照信号生成部の構成を示す機能ブロック図である。
【図３】参照信号生成部における主要信号の時間変化を示す波形図である。
【図４】同期整流禁止制御部の詳細な構成を示す機能ブロック図である。
【図５】同期整流禁止制御に関する主要信号の時間変化を示す波形図である。
【図６】ＰＷＭ制御に関する主要信号の時間変化を示す波形図である。
【図７】通電論理部の制御に応じて形成される巻線電流の経路を説明する概念図である。
【図８】ＰＷＭ制御に関する主要信号の時間変化を示す波形図である。
【図９】（Ａ）及び（Ｂ）回生時の電流経路の逆起電力を考慮した等価回路である。
【図１０】電流経路に応じた回生電流の減衰特性を表すグラフである。
【図１１】第２の実施形態に係るステッピングモータ駆動装置の全体構成を示す機能ブロック図である。
【図１２】同期整流禁止制御部の他の詳細な構成を示す機能ブロック図である。
【図１３】第３の実施形態に係るステッピングモータ駆動装置の全体構成を示す機能ブロック図である。
【図１４】反転時期調整部の詳細な構成を示す機能ブロック図である。
【図１５】反転時期調整部における主要信号の時間変化を示す波形図である。
【図１６】（Ａ）及び（Ｂ）給電極性の反転時期を調整する効果を示す概念図である。
【図１７】反転時期調整部の他の構成を示す機能ブロック図である。
【図１８】（Ａ）及び（Ｂ）給電電流測定部の変形例を示す機能ブロック図である。
【図１９】アンプの入出力特性分布を示すグラフである。
【図２０】入出力特性に応じた巻線電流の時間変化を示す波形図である。
【図２１】入出力特性にオフセットを持たせたオペアンプの等価回路である。
【図２２】第５の実施形態に係るステッピングモータ駆動装置の全体構成を示す機能ブロック図である。
【図２３】受信されるシリアルデータ、及びシリアルデータ通信部における主要信号の時間変化を示す波形図である。
【図２４】シリアルデータ通信部の詳細な構成を示す機能ブロック図である。
【図２５】アドレスカウンタ回路、データカウンタ回路、シリアルパラレル変換回路、及びライト信号生成回路の詳細な構成を示す機能ブロック図である。
【図２６】アドレスデコーダ回路の詳細な構成を示す機能ブロック図である。
【図２７】レジスタ回路の詳細な構成を示す機能ブロック図である。
【図２８】従来のステッピングモータ駆動装置の構成を示す機能ブロック図である。
【符号の説明】
【００８７】
１    ＰＷＭ基準信号生成部
２    階段波生成部
４    コンパレータ
５    フリップフロップ
６    通電論理部
７    貫通保護論理部
８    電源
１０〜１３  トランジスタ
１４〜１７  フライホイルダイオード
１９ａ、１９ｂ  巻線
２１    アンプ
２３    トランジスタ
２４    オン抵抗調整回路
３２    シリアルデータ通信部
３３    シリアルパラレル変換回路
３４    データカウンタ回路
３５    アドレスカウンタ回路
３６    ライト信号生成回路
３７    アドレスデコーダ回路
３８    レジスタ回路
３９ａ  駆動回路
４１ａ  非反転パワーアンプ
４２ａ  反転パワーアンプ
４３ａ  アップダウンカウンタ回路
４４ａ  Ｄ／Ａコンバータ
１１０ａ  参照信号生成部
１１５ａ、１１７ａ  同期整流禁止制御部
１１６ａ  反転時期調整部
１２０ａ  ＰＷＭ制御部
１３０ａ  ブリッジ整流回路
１４０ａ  給電電流測定部
１６０ａ  参照信号生成部
【図１】
2005185020.tif 000004
【図２】
2005185020.tif 000005
【図３】
2005185020.tif 000006
【図４】
2005185020.tif 000007
【図５】
2005185020.tif 000008
【図６】
2005185020.tif 000009
【図７】
2005185020.tif 000010
【図８】
2005185020.tif 000011
【図９】
2005185020.tif 000012
【図１０】
2005185020.tif 000013
【図１１】
2005185020.tif 000014
【図１２】
2005185020.tif 000015
【図１３】
2005185020.tif 000016
【図１４】
2005185020.tif 000017
【図１５】
2005185020.tif 000018
【図１６】
2005185020.tif 000019
【図１７】
2005185020.tif 000020
【図１８】
2005185020.tif 000021
【図１９】
2005185020.tif 000022
【図２０】
2005185020.tif 000023
【図２１】
2005185020.tif 000024
【図２２】
2005185020.tif 000025
【図２３】
2005185020.tif 000026
【図２４】
2005185020.tif 000027
【図２５】
2005185020.tif 000028
【図２６】
2005185020.tif 000029
【図２７】
2005185020.tif 000030
【図２８】
2005185020.tif 000031