(57)【要約】【課題】発振器の出力段において標準仕様のＰＥＣＬインタフェースに対応でき、かつ、複数の発振器をワイヤードオア接続できる発振器とこれを用いた電子機器を得る。【解決手段】所定の周波数で共振する圧電振動子をバイポーラトランジスタに接続して構成されるコルピッツ型発振回路と、コルピッツ型発振回路からの発振信号に基づいて位相が１８０°異なる２つの差動型発振信号を生成し出力する差動変換回路と、外部からの出力ディスエイブル／出力イネーブル信号により、この差動変換回路から入力した差動型発振信号を遮断、又は、入力しインピーダンス変換を行って出力する出力回路とを備える。【選択図】    図１
2005026828.tif 000002
【特許請求の範囲】
【請求項１】
所定の周波数で共振する圧電振動子をバイポーラトランジスタに接続して構成されるコルピッツ型発振回路と、
前記コルピッツ型発振回路からの発振信号に基づいて位相が１８０°異なる２つの差動型発振信号を生成し出力する差動変換回路と、
外部からの出力イネーブル／出力ディスエイブル信号により、前記差動変換回路から入力した前記差動型発振信号の出力動作／出力停止を行う出力回路とを備えることを特徴とする発振器。
【請求項２】
所定の周波数で共振する圧電振動子と、インバータと、帰還抵抗とを備えて構成されるインバータ型発振回路と、
外部からの出力イネーブル／出力ディスエイブル信号により、前記インバータ型発振回路からの発振信号に基づいた非反転発振信号及び反転発振信号の出力動作／出力停止を行う出力回路とを備えることを特徴とする発振器。
【請求項３】
前記コルピッツ型発振回路は、
直流電源と前記バイポーラトランジスタのコレクタ間に接続され、前記出力イネーブル／出力ディスエイブル信号によりオンオフ動作するスイッチング素子を備えることを特徴とする請求項１に記載の発振器。
【請求項４】
前記インバータ型発振回路は、
前記帰還抵抗と直列に接続され、前記出力イネーブル／出力ディスエイブル信号によりオンオフ動作するスイッチング素子を備えるとともに、
前記インバータは、前記出力イネーブル／出力ディスエイブル信号により発振／発振停止が制御されることを特徴とする請求項２に記載の発振器。
【請求項５】
前記出力回路は、
それぞれがコレクタ接地型の第１及び第２のバイポーラトランジスタと、
それぞれの一端に前記２つの差動型発振信号それぞれを入力し、それぞれの他端が前記第１及び第２のバイポーラトランジスタそれぞれのべースに直列接続され、前記出力イネーブル／出力ディスエイブル信号によりオンオフ動作する第１及び第２のスイッチング素子と、
前記第１及び第２のバイポーラトランジスタのベース−エミッタ間それぞれに接続され、反転した前記出力ディスエイブル／出力イネーブル信号によりオンオフ動作する第３及び第４のスイッチング素子とを備えることを特徴とする請求項１に記載の発振器。
【請求項６】
前記出力回路は、
前記出力イネーブル信号により入力された前記非反転発振信号及び反転発振信号をそれぞれのゲート端子に入力し、それぞれのソース端子を第１の定電流源に接続し、それぞれがソース接地型の第１及び第２のゲート型トランジスタと、
一端を第２の定電流源に接続するとともに、前記第１のゲート型トランジスタのドレイン端子と他端を共通接続し、反転した前記出力イネーブル／出力ディスエイブル信号によりオンオフ動作する第５のスイッチング素子と、
一端を第３の定電流源に接続するとともに、前記第２のゲート型トランジスタのドレイン端子と他端を共通接続し、反転した前記出力イネーブル／出力ディスエイブル信号によりオンオフ動作する第６のスイッチング素子とを備えることを特徴とする請求項２に記載の発振器。
【請求項７】
前記ゲート型トランジスタ及び前記スイッチング素子は、ＭＯＳトランジスタであることを特徴とする請求項３乃至請求項６のいずれか１項に記載の発振器。
【請求項８】
前記圧電振動子は、弾性表面波を利用したＳＡＷ共振子であることを特徴とする請求項１乃至請求項７のいずれか１項に記載の発振器。
【請求項９】
前記圧電振動子は、ＡＴカット水晶振動子であることを特徴とする請求項１乃至請求項７のいずれか１項に記載の発振器。
【請求項１０】
請求項１乃至請求項９のいずれか１項に記載された発振器を備えることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発振器とこれを用いた電子機器に関し、さらに、詳しくは、それぞれが異なる周波数を備えた複数の発振器におけるそれぞれの出力同士をワイヤードオア接続することのできる発振器とこれを用いた電子機器に関する。
【０００２】
【従来の技術】
（背景）
近年、通信ネットワークのブロードバンド化が進み、市場の要求が１ＧＨｚを超えた高周波帯に移り、この帯域おいてデータの送受信が高速で行われるようになっている。具体的には、ギガビット帯を使用したイーサネット（登録商標）やファイバーチャンネル（Ｆｉｂｒｅ  Ｃｈａｎｎｅｌ：ＡＮＳＩ  Ｘ３Ｔ１１，Ｆｉｂｒｅ  Ｃｈａｎｎｅｌ  Ｐｈｙｓｃａｌ  ａｎｄ  Ｓｉｇｎａｌｉｎｇ  Ｉｎｔｅｒｆａｃｅ  Ｒｅｖ．４．３，１９９４）等の高速ネットワークの市場が急成長を見せている。
【０００３】
この高速ネットワーク市場において、イーサネット（登録商標）やファイバーチャンネル等のシステムで実現されている機能やこれの仕様に関して、共通化や標準化が図られている。即ち、伝送装置等に代表される通信装置やこれに用いられる発振器を始めとする部品、そして、装置間におけるインタフェースについての共通化や標準化を図り、システムの簡略化、低コスト化の方向で実用化されている。
【０００４】
高速ネットワークを構成する通信装置では、発振器からのクロック信号に基づいて通信データの送受信が行われる。その２つのシステムで使用される発振器として、光伝送路とのインタフェース機能を有する回線対応部（光インタフェースモジュール）で、イーサネット（登録商標）では１５６．２５０ＭＨｚ、又、ファイバーチャンネルでは１５９．３７５ＭＨｚという近接したそれぞれの周波数の水晶振動子を個別に搭載した発振器が用いられている。
【０００５】
そして、１５０ＭＨｚを越える高周波領域におけるクロック信号に要求されるインタフェース仕様として、ＬＶＤＳ（Ｌｏｗ  Ｖｏｌｔａｇｅ  Ｄｉｆｆｒｅｎｔｉａｌ  Ｓｉｇｎａｌｉｎｇ）やＰＥＣＬ（Ｐｏｓｉｔｉｖｅ  Ｅｍｉｔｔｅｒ  Ｃｏｕｐｌｅｄ  Ｌｏｇｉｃ）という標準化された仕様が適用され、これらの標準仕様に基づくクロック信号を出力し負荷回路と接続することが、一般的となっている。
【０００６】
図９は、発振器とこれに接続される負荷回路とのインタフェースを説明する図である。図９において、発振器１は圧電振動子Ｘを備えた発振回路１０と出力回路１１から構成される。そして、標準的なインタフェースとして、発振器の出力回路１２はオープンエミッタ形式で出力され、図９に示すように、発振器１の外部で終端抵抗Ｒ２１、Ｒ２２で終端し、負荷回路１２と接続される。
【０００７】
従来の伝送される信号が、集積回路に供給される電源電圧に近い値の振幅であり、従来のＣＭＯＳインタフェースの例では、集積回路に供給される電源電圧にほぼ等しい、約５Ｖもしくは３Ｖという大振幅である。一方、それらの標準インタフェースは、信号振幅を所定の信号振幅レベルに変換（小振幅化）して伝送するものである。上述したＬＶＤＳインタフェースの場合は、その信号振幅は約０．３Ｖ、ＰＥＣＬインタフェースでは約０．４Ｖという非常に小さい値を用いている。この小振幅を用いる理由としては、伝送速度の高速化、消費電力の低減、信号伝送時に発生するノイズの低下などに大きな効果が得られるからである。
【０００８】
又、近年の通信機器を始めとする電子機器においては、通信速度の高速化に伴もない、高周波発振器に対して、高周波帯域で周波数安定度が高く、そして、発振器から出力されるクロック信号のジッタを軽減することが望まれている。
【０００９】
（従来技術）
周波数の選択が可能な従来におけるパッケージ型の高周波発振器として、次のように構成されたものが知られている。
【００１０】
１つは、スタンバイ機能や出力停止機能付きの単体の発振器で、外部からの制御信号により発振器出力のＯＮ／ＯＦＦが可能である。それぞれ異なる発振周波数のいずれかを選択するために複数の発振器を用意し、発振器出力同士を束ねてワイヤードオア接続する。そして、このワイヤードオア機能を利用し制御信号により希望の発振器のみを出力させ、他の発振器の出力を停止させる事で、希望の周波数のみを出力するという場合もある。ワイヤードオア接続する例として、特許文献１のような従来例がある。
【００１１】
又、それぞれが異なる発振周波数を有する複数の発振器を設けて、スイッチによる切り替えを行い、いずれかの周波数を出力するものがある。スイッチによる切り替える例として、特許文献２のような従来例がある。
【００１２】
又、１つの発振回路で複数の振動子を設けて、外部からの制御信号により振動子を切り替えて、選択された振動子を発振させるものもある。
【特許文献１】
特開平３−１２５２０７号公報  （第２頁，第１図）
【特許文献２】
特開平８−２５６０７８号公報  （第２頁，第１図）
【００１３】
【発明が解決しようとする課題】
上記した従来技術において、次のような問題点（課題）があった。
【００１４】
複数の発振器をワイヤードオア接続し選択する方法において、ＰＥＣＬやＬＶＤＳインタフェースの標準仕様に適応させた発振器では、ワイヤードオア接続することができないという問題がある。
【００１５】
図１０を参照して、この標準インタフェースにおけるワイヤードオア接続に関する問題点について、詳細に説明する。
【００１６】
図１０は、従来におけるインバータ型発振回路に対応させて実現したＰＥＣＬインタフェース出力を実現した場合の回路図である。
【００１７】
出力イネーブル信号ＥＮ＋がハイレベル（以下、Ｈレベルと呼ぶ）の時、インバータ型発振回路６Ｂの発振信号（ｅ）は、ゲート回路Ｇ９から出力される。そして、ゲート回路Ｇ９及びゲート回路Ｇ８からのそれぞれの出力の状態：Ｈレベル又はロウレベル（以下、Ｌレベルと呼ぶ）により、ゲート型のＭＯＳトランジスタＭＰ５又はＭＰ６のいずれかがＯＮとなる。
【００１８】
即ち、発振信号（ｅ）の最初の半周期で、ＭＯＳトランジスタＭＰ５のゲート端子は反転発振信号（ｆ）によりＬレベルとなり、ＭＯＳトランジスタＭＰ５が動作状態となる。これにより、定電流源１と定電流源２ａを加算した電流（Ｉ１＋Ｉ２１）が、ＭＯＳトランジスタＭＰ５のドレイン端子に接続されている出力端子ＯＵＴ＋から出力される。又、ＭＯＳトランジスタＭＰ６のゲート端子は反転した反転発振信号（ｇ）によりＨレベルとなり、ＭＯＳトランジスタＭＰ６が非動作状態となる。このため、出力端子ＯＵＴ−からは定電流源２ｂからの電流Ｉ２２のみが出力される。
【００１９】
又、発振信号（ｅ）の後半の半周期で、ＭＯＳトランジスタＭＰ６のゲート端子は反転した反転発振信号（ｇ）によりＬレベルとなり、ＭＯＳトランジスタＭＰ６が動作状態となる。これにより、定電流源１と定電流源２ｂを加算した電流（Ｉ１＋Ｉ２２）は、ＭＯＳトランジスタＭＰ６のドレイン端子が接続された出力端子ＯＵＴ−から出力される。又、ＭＯＳトランジスタＭＰ５のゲート端子は反転発振信号（ｆ）によりＨレベルとなり、ＭＯＳトランジスタＭＰ５が非動作状態となる。この結果、出力端子ＯＵＴ＋からは定電流源２ａからの電流Ｉ２１のみが出力される。
【００２０】
そして、出力イネーブル信号ＥＮ＋がＬレベルの時、インバータ型発振回路６Ｂの出力はゲート回路Ｇ９により遮断されて出力回路７Ｂには伝達されない。この結果、ＭＯＳトランジスタＭＰ６のみがオンして、出力端子ＯＵＴ＋からＩ２１の電流が、又、出力端子ＯＵＴ−端子から（Ｉ１＋Ｉ２２）の電流が流れる状態を維持する。
【００２１】
このように、出力イネーブル信号ＥＮ＋がＬレベルとなる出力停止において、出力がＨレベル或いはＬレベルに固定されるため、発振器出力を直接接続するようなワイヤードオア接続すると、出力レベルが変動してしまうという課題があった。
【００２２】
又、選択されていない他方の発振器出力を停止させても発振回路が動作していると、発振回路が発生するノイズが、電源あるいはワイヤードオア接続した出力の配線を介して、発振器から出力されたクロック信号に重畳するという問題がある。
【００２３】
又、図１１に示す差動型増幅器を用いて実現したＰＥＣＬインタフェ−スにおいても、複数の発振器をワイヤードオア接続した場合上記と同様な問題がある。又、図１０に示すように、出力イネーブル信号ＥＮ＋により発振器の出力を停止させても、発振器を構成する発振回路が動作しているため、不要な電流が消費され、低消費電力化の点からも問題を有していた。同様に、特許文献２に示す従来例も、内蔵されている発振回路が動作しており、不要な電流が消費されているという問題がある。
【００２４】
そして、単体の発振器を複数設けてスイッチやセレクタで選択する方法、例えば特許文献２のような従来例は、リレー素子やセレクタ等のスイッチやバッファ等の部品が必要となり、通信機器を始めとする電子機器が大型化、高コスト化してしまうという課題があった。
【００２５】
（目的）
本発明は、上記のような課題を解決するためになされたもので、発振器の出力段において標準仕様のＰＥＣＬインタフェースに対応でき、かつ、複数の発振器をワイヤードオア接続できる発振器とこれを用いた電子機器を得ることを目的とする。
【００２６】
又、本発明は、ワイヤードオア接続したときにそれぞれの発振器間相互の干渉により発振回路の雑音を発生することのない発振器とこれを用いた電子機器を得ることも目的とする。
【００２７】
又、本発明は、ワイヤードオア接続したときに選択されていない発振器の動作を停止させ無駄な電力を消費することのない低電力化が図られた発振器とこれを用いた電子機器を得ることも目的とする。
【００２８】
さらに、本発明は、ワイヤードオア接続ができ、かつ、位相雑音に起因したジッタを軽減した発振器を用いて、この発振器を選択するための外付け用部品を使用することなく低コスト、小型化された電子機器、例えば、高速の光インタフェースシステム用通信機器を得ることも目的とする。
【００２９】
【課題を解決するための手段】
本発明の発振器は、所定の周波数で共振する圧電振動子をバイポーラトランジスタに接続して構成されるコルピッツ型発振回路と、前記コルピッツ型発振回路からの発振信号に基づいて位相が１８０°異なる２つの差動型発振信号を生成し出力する差動変換回路と、外部からの出力イネーブル／出力ディスエイブル信号により、前記差動変換回路から入力した前記差動型発振信号の出力動作／出力停止を行う出力回路とを備えることを特徴とする。
【００３０】
上記構成によれば、外部からの出力イネーブル／出力ディスエイブル信号により、制御される出力回路を設けているので、複数の発振器の出力をワイヤードオア接続した際、使用されない発振器の出力回路を、容易に、ハイインピーダンス状態にすることができるという効果がある。
【００３１】
本発明の発振器は、所定の周波数で共振する圧電振動子と、インバータと、帰還抵抗とを備えて構成されるインバータ型発振回路と、外部からの出力イネーブル／出力ディスエイブル信号により、前記インバータ型発振回路からの発振信号に基づいた非反転発振信号及び反転発振信号の出力動作／出力停止を行う出力回路とを備えることを特徴とする。
【００３２】
上記構成によれば、複数の発振器の出力をワイヤードオア接続した際、外部からの出力イネーブル／出力ディスエイブル信号により制御される出力回路を設けている。この結果、使用していない発振器の出力段をハイインピーダンス状態に容易にすることができるという効果がある。
【００３３】
本発明の発振器は、前記コルピッツ型発振回路において、直流電源と前記バイポーラトランジスタのコレクタ間に接続され、前記出力イネーブル／出力ディスエイブル信号によりオンオフ動作するスイッチング素子を備えることを特徴とする。
【００３４】
上記構成によれば、使用されていない発振器を構成する発振回路の動作を完全に停止させることができるので、使用状態にある発振器の出力に対して、電源や配線を介して不要な位相雑音を重畳させることがないという効果がある。
【００３５】
本発明の発振器は、前記インバータ型発振回路において、前記帰還抵抗と直列に接続され、前記出力イネーブル／出力ディスエイブル信号によりオンオフ動作するスイッチング素子を備えるとともに、前記インバータは、前記出力イネーブル／出力ディスエイブル信号により発振／発振停止が制御されることを特徴とする。
【００３６】
上記構成によれば、使用されていない発振器を構成する発振回路の動作を完全に停止させることができるので、使用状態にある発振器の出力に対して、電源や配線を介して不要な位相雑音を重畳させることがないという効果がある。
【００３７】
本発明の発振器は、前記出力回路において、それぞれがコレクタ接地型の第１及び第２のバイポーラトランジスタと、それぞれの一端に前記２つの差動型発振信号それぞれを入力し、それぞれの他端が前記第１及び第２のバイポーラトランジスタそれぞれのべースに直列接続され、前記出力イネーブル／出力ディスエイブル信号によりオンオフ動作する第１及び第２のスイッチング素子と、前記第１及び第２のバイポーラトランジスタのベース−エミッタ間それぞれに接続され、反転した前記出力ディスエイブル／出力イネーブル信号によりオンオフ動作する第３及び第４のスイッチング素子とを備えることを特徴とする。
【００３８】
上記構成によれば、出力回路が４つのスイッチング素子と２つのバイポーラトランジスタという簡単な回路構成で、外部からの出力ディスエイブル信号により使用していない発振器の出力回路を切り離し、出力回路のトランジスタの動作を停止せることができる。即ち、回路規模が抑制された発振器により、簡易にハイインピーダンス状態にすることができるという効果がある。
【００３９】
本発明の発振器は、前記出力回路において、前記出力イネーブル信号により入力された前記非反転発振信号及び反転発振信号をそれぞれのゲート端子に入力し、それぞれのソース端子を第１の定電流源に接続し、それぞれがソース接地型の第１及び第２のゲート型トランジスタと、一端を第２の定電流源に接続するとともに、前記第１のゲート型トランジスタのドレイン端子と他端を共通接続し、反転した前記出力イネーブル／出力ディスエイブル信号によりオンオフ動作する第５のスイッチング素子と、一端を第３の定電流源に接続するとともに、前記第２のゲート型トランジスタのドレイン端子と他端を共通接続し、反転した前記出力イネーブル／出力ディスエイブル信号によりオンオフ動作する第６のスイッチング素子とを備えることを特徴とする。
【００４０】
上記構成によれば、従来の出力回路に構成が簡単な４つのスイッチング素子を追加することにより、外部からの出力ディスエイブル信号により出力回路のトランジスタの動作を停止せることができる。即ち、回路規模が抑制された発振器により、簡易にハイインピーダンス状態にすることができるという効果がある。
又、この発振器の発振回路及び出力回路は、すべて低電力型のＭＯＳトランジスタで構成されるので、消費電力の軽減が図られた発振器が得られる。そして、この集積回路の製造工程は、同一のＣＭＯＳプロセスで行うことができるので、トランジスタを小さく製造でき小型化、低コスト化が図られた集積回路を用いた発振器が得られるという効果がある。
【００４１】
本発明の発振器は、前記ゲート型トランジスタ及び前記スイッチング素子が、ＭＯＳトランジスタであることを特徴とする。
【００４２】
上記構成によれば、低消費電力のＭＯＳトランジスタを使用することにより、発振器全体の消費電力の増加を抑制できるという効果がある。
【００４３】
本発明の発振器は、前記圧電振動子が、弾性表面波を利用したＳＡＷ共振子であることを特徴とする。
【００４４】
上記構成によれば、ＳＡＷ共振子は、振動エネルギーがＳＡＷ共振子表面に局在し主振動以外の副振動と結合しにくく、所定の周波数以外には共振点が少ないので雑音が発生せず、発振回路自身のジッタを抑制できるという効果がある。
【００４５】
本発明の発振器は、前記圧電振動子が、ＡＴカット水晶振動子であることを特徴とする。
【００４６】
上記構成によれば、発振回路はＡＴカット水晶振動子を用いた構成としているので、周波数安定度の良い出力が得られるというという効果がある。
【００４７】
本発明の電子機器は、上記に記載された発振器を備えたことを特徴とする。
【００４８】
上記構成によれば、ワイヤードオア接続可能な発振器を複数搭載し、この発振周波数を外部から制御してユーザの仕様に基づいた周波数に設定することができる。この結果、システムの仕様に応じて発振周波数を設定することで、イーサネット（登録商標）やフャイバチャネル等の複数のシステムに対応できる電子機器、例えば、通信機器として光インタフェースモジュールが得られるという効果がある。
【００４９】
【発明の実施の形態】
本発明に係る実施形態について、図面を参照して説明する。
（１）  第１の実施形態
（１−１）  第１の実施形態の構成
図１は、本発明の第１の実施形態に係る発振器の構成を示す回路図である。
【００５０】
図１において、発振器１Ａは、圧電振動子Ｘ（図２に示す）により所定の周波数で発振するコルピッツ型発振回路２Ａと、このコルピッツ型発振回路２Ａからの発振信号を入力し、位相が１８０°異なる２つの差動型発振信号として出力する差動変換回路３と、外部からの出力ディスエイブル／出力イネーブル信号により、この２つの差動発振信号を出力停止、もしくは入力しインピーダンス変換を行って出力する出力回路４Ａから構成される。尚、圧電振動子として、ＳＡＷ（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）共振子を用いた実施例で説明する。
【００５１】
ＳＡＷ共振子Ｘは、圧電基板上にすだれ状の励振電極と梯子状の反射器を配置し、励振電極で励振された表面波を反射器で反射させることで定在波を発生させ、共振子として機能させるものである。そして、振動エネルギーがＳＡＷ共振子表面に局在し副振動と結合しにくく、反射器で振動エネルギーを閉じ込める構造を有するので、所定の周波数以外には共振点は存在しないという大きな利点を有する。このため、ジッタ特性が良好な発振器が得られる。
【００５２】
図２は、コルピッツ型発振回路２Ａの一例を示す回路図である。
【００５３】
図２のコルピッツ発振回路２Ａは、トランジスタＴｒのコレクタ−ベース間にＳＡＷ共振子Ｘと抵抗Ｒ１とが並列に接続され、トランジスタＴｒのベース−エミッタ間にコンデンサＣ１が接続され、さらに、トランジスタＴｒのコレクタ−エミッタ間にコンデンサＣ２が接続され、エミッタ側がグランドに接続されている。さらに、直流電源ＶｃｃとトランジスタＴｒのコレクタとの間には、定電流源Ｉ０と、外部からの出力イネーブル信号／出力ディスエイブル信号により、オン／オフ動作するＭＯＳトランジスタＭＰ０（スイッチング素子）が接続される。
【００５４】
ここで、負論理で動作するＭＯＳトランジスタであることから、外部端子ＯＥを介して外部から入力されたＨレベルの出力イネーブル信号は、図１に示すゲート回路Ｇ０により反転された出力イネーブル信号ＥＮ−として説明する。
【００５５】
コルピッツ型発振回路２Ａにおいて、直流電源ＶｃｃとバイポーラトランジスタＴｒ間にＭＯＳトランジスタＭＰ０を接続して、出力イネーブル信号ＥＮ−のＬレベル又はＨレベルによりスイッチング動作を行わせ、この発振回路の発振動作／発振停止を行うようになっている。
【００５６】
差動変換回路３は、４つの抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６からなる抵抗ブリッジとこの抵抗ブリッジをバイポーラトランジスタＴｒ１，Ｔｒ２のそれぞれのベースに接続した差動増幅器とから構成される。そして、コルピッツ型発振回路２Ａからの発振信号を、差動増幅器を構成する２つのバイポーラトランジスタＴｒ１，Ｔｒ２のうち１つのベース端子に入力し、それぞれのコレクタ端子から出力するように構成されている。この２つのコレクタ端子からは、入力側の発振信号と同相の差動型発振信号と逆相の差動型発振信号とが１対の差動信号として取り出せる。
【００５７】
出力回路４Ａは、２つのバイポーラトランジスタＴｒ３、Ｔｒ４と４つのＭＯＳトランジスタＭＰ１，ＭＰ２，ＭＰ３，ＭＰ４から構成される。即ち、それぞれがコレクタ接地型の第１及び第２のバイポーラトランジスタＴｒ３，Ｔｒ４と、２つの差動型発振信号それぞれを、それぞれの一端に入力し、それぞれの他端がバイポーラトランジスタＴｒ３，Ｔｒ４それぞれのべースに直列接続され、出力イネーブル／出力ディスエイブル信号によりオンオフ動作するＭＯＳトランジスタＭＰ１，ＭＰ２（第１及び第２のスイッチング素子）と、バイポーラトランジスタＴｒ３，Ｔｒ４のベース−エミッタ間それぞれに接続され、反転した出力ディスエイブル／出力イネーブル信号によりオンオフ動作するＭＯＳトランジスタＭＰ３，ＭＰ４（第３及び第４のスイッチング素子）とを備える。
【００５８】
出力イネーブル信号ＥＮ−のＬレベル又はＨレベルにより、コルピッツ型発振回路２Ａのオン／オフ動作並びに差動変換回路３と出力回路４Ａの接続がオン／オフされる。ＭＯＳトランジスタＭＰ１，ＭＰ２は出力イネーブル信号ＥＮ−のＬレベルによりオンして導通状態となる。又、ＭＯＳトランジスタＭＰ３，ＭＰ４は、出力イネーブル信号ＥＮ−をゲート回路Ｇ１で反転させたＨレベルによりオフして非導通状態となる。そして、ＭＯＳトランジスタＭＰ１，ＭＰ２がオンし、ＭＯＳトランジスタＭＰ３，ＭＰ４がオフした状態において、差動型発振信号を入力しインピーダンス変換を行って差動型のクロック信号として出力する。
【００５９】
出力イネーブル信号ＥＮ−がＨレベル（出力ディスエイブル信号）になると、上記と反対の動作となり出力回路４Ａが差動変換回路３から切り離される。
【００６０】
この出力回路４Ａを構成するバイポーラトランジスタＴｒ３，Ｔｒ４のエミッタ出力は、通常開放されており、発振器外部において図示しないエミッタ終端抵抗により終端される。オープンエミッタの状態において、ＨレベルはＶｃｃ−０．９５Ｖ，ＬレベルがＶｃｃ−１．７Ｖ（標準値）となる。
【００６１】
（１−２）  第１の実施形態の動作・原理
次に、第１の実施形態における動作原理について説明する。尚、説明に当たっては、発振器１Ａの出力端子ＯＵＴ＋／ＯＵＴ−には、図示しないエミッタ終端抵抗がそれぞれ接続されているものとする。
【００６２】
（出力イネーブル信号ＥＮ−：Ｈレベル  非動作状態）
図２に示すように、出力イネーブル信号ＥＮ−のＨレベルによりＭＯＳトランジスタＭＰ０がオフして、コルピッツ型発振回路２Ａは、直流電源Ｖｃｃから切断され、非動作状態となる。従って、差動変換回路３は無入力状態となる。
【００６３】
出力回路４Ａにおいて、１組のＭＯＳトランジスタＭＰ１，ＭＰ２は外部からの出力イネーブル信号ＥＮ−のＨレベルによりオフされ、もう１組のＭＯＳトランジスタＭＰ３，ＭＰ４は、Ｈレベルの出力イネーブル信号ＥＮ−をゲート回路Ｇ１で反転させたＬレベルによりオンして、バイポーラトランジスタＴｒ３，Ｔｒ４をそれぞれ短絡させる。即ち、ＭＯＳトランジスタＭＰ０のオフ動作でコルピッツ型発振回路２Ａが非動作状態、かつ、ＭＯＳトランジスタＭＰ１，ＭＰ２のオフ動作で、出力回路４Ａは差動変換回路３と切り離された状態となる。又、ＭＯＳトランジスタＭＰ３，ＭＰ４のオン動作で、バイポーラトランジスタＴｒ３，Ｔｒ４のベース−エミッタ間電圧ＶＢＥはそれぞれ０となり、バイポーラトランジスタには電流が流れない。この結果、出力端子ＯＵＴ＋，ＯＵＴ−はハイインピーダンスとなる。
【００６４】
（出力イネーブル信号−：Ｌレベル  動作状態）
又、その反対に、出力イネーブル信号ＥＮ−がＬレベルの場合、ＭＯＳトランジスタＭＰ０がオンして直流電源Ｖｃｃと接続され、コルピッツ型発振回路２Ａが動作状態となり、発振信号が出力される。そして、差動変換回路３の差動増幅器にこの発振信号が出力され、出力回路４Ａの１組のＭＯＳトランジスタＭＰ１，ＭＰ２はオン状態にあるので、１組の差動型発振信号がバイポーラトランジスタＴｒ３，Ｔｒ４に入力される。又、もう１組のＭＯＳトランジスタＭＰ３，ＭＰ４は反転された出力イネーブル信号ＥＮ−のＨレベルによりオフ状態にあるので、バイポーラトランジスタＴｒ３，Ｔｒ４を動作させて、１組の差動型のクロック信号が低出力インピーダンスで出力端子ＯＵＴ＋，ＯＵＴ−から出力される。
【００６５】
（１−３）  第１の実施形態から得られる効果
第１の実施形態から得られる効果としては、次のような点が挙げられる。
図３は、本発明の第１の実施形態による、出力ハイインピーダンス制御機能つきの発振器１Ａを用い、発振回路及び出力回路ともに停止させて、ワイヤードオア接続したときの位相雑音を測定した結果を示すグラフである。又、図４は、２つの発振器をワイヤードオア接続したときの位相雑音を測定する際の構成を示すブロック図である。その位相雑音を測定する際使用した発振器１Ａ１，１Ａ２は、発振周波数がそれぞれ６３７．５ＭＨｚと６２５ＭＨｚのＳＡＷ共振子を用いた発振器である。図示しないコルピッツ型発振回路２Ａ１，２Ａ２において、それぞれ６３７．５ＭＨｚと６２５ＭＨｚで動作させ、出力を１／４分周させる。そして、１５６．２５ＭＨｚで発振する発振器１Ａ２の動作を停止させて、１５９．３７５ＭＨｚの発振器１Ａ１の位相雑音を測定したものである。
【００６６】
図５は、出力ハイインピーダンス制御機能つきの発振器を用い、出力回路のみ停止させて、ワイヤードオア接続した際の位相雑音を測定した結果を示すグラフである。即ち、図１に示した発振器１Ａで説明すると、ＭＯＳトランジスタＭＰ０を削除し、直流電源Ｖｃｃに直接接続させてコルピッツ型発振回路は常時動作させた発振器を用いる。このような発振器を使用し、図４に示す１５６．２５ＭＨｚの発振器１Ａ２の出力動作を停止させ、そのコルピッツ型発振回路は動作している場合の１５９．３７５ＭＨｚの発振器１Ａ１の位相雑音を測定したものである。図５に示すように、オフセット周波数１２．５ＭＨｚ付近にピークが出ている。これは、６３７．５−６２５＝１２．５  であることから、両発振器内の発振回路ノイズのビートである。これと比較すると、図３に示すように、６２５ＭＨｚのコルピッツ型発振回路２Ａ２を停止させた場合は、ノイズピークがなく、良好な位相雑音特性を示していることが判る。
【００６７】
本実施形態においては、従来の発振器の出力回路に、さらに、スイッチング動作を行うＭＯＳトランジスタを設けた構成を採用している。この結果、複数の発振器をワイヤードオア接続した際、外部からの出力ディスエイブル信号により使用していない発振器の出力回路を切り離すとともに、出力回路のトランジスタの動作を停止せているので、容易にハイインピーダンス状態にすることができるという効果が得られる。
【００６８】
又、発振回路にスイッチング動作を行うＭＯＳトランジスタを設けた構成を採用している。従って、使用していない発振器の発振回路の発振動作を完全に停止させることができるので、使用状態にある発振器の出力に対して、電源や配線を介して不要な位相雑音を重畳させることがないという効果が得られる。
【００６９】
又、発振回路や出力回路に設けたスイッチング動作を行うＭＯＳトランジスタをオフ／オンさせることにより、発振回路を停止又は動作させことができる。かつ、発振回路と出力回路間の切り離し又は接続、及び、出力回路のバイポーラトランジスタのベース−エミッタ間を切り離し又は短絡させることができる。この結果、使用していない発振器の不要な電流を抑制できるので、ワイヤードオア接続されていても低消費電力で動作させることができるという効果が得られる。
【００７０】
（２）  第２の実施形態
（２−１）  第２の実施形態の構成
図６は、本発明の第２の実施形態による発振器１Ｂの構成を示す回路図である。
【００７１】
図６において、発振器１Ｂは、圧電振動子Ｘにより所定の周波数で発振するインバータ型発振回路６Ａと、このインバータ型発振回路６Ａからの発振信号を入力し、外部からの出力イネーブル／出力ディスエイブル信号により、非反転発振信号及び反転発振信号をインピーダンス変換して出力するか、又は、出力の停止を行う出力回路７から構成される。
【００７２】
図６に示すように、発振回路として、圧電振動子を用いたインバータ型発振回路６Ａを用いている。即ち、従来のインバータ型発振回路６Ｂに、帰還抵抗Ｒｆに直列に接続され、外部からの出力イネーブル／出力ディスエイブル信号によりオンオフ動作するＭＯＳトランジスタ（スイッチング素子）ＭＰ９の追加と、制御端子付きインバータＩＮＶ１ａへ置き換えて構成される。インバータＩＮＶ１ａの制御端子には、外部からの出力イネーブル／出力ディスエイブル信号が入力され、出力イネーブル信号ＥＮ＋：Ｈレベルで発振し、Ｌレベル（出力ディスエイブル信号）により発振動作が停止される。尚、圧電振動子は、第１の実施形態と同様にＳＡＷ共振子を例として説明する。
【００７３】
出力回路７Ａは、従来の出力回路７Ｂに、２入力の２つのゲート回路Ｇ５，Ｇ６と、１つのゲート回路Ｇ７と、スイッチング動作を行う２つのＭＯＳトランジスタＭＰ７，ＭＰ８を追加して構成される。
【００７４】
即ち、出力イネーブル信号により入力される非反転発振信号及び反転発振信号をそれぞれのゲート端子に入力し、それぞれのソース端子を第１の定電流源１に接続し、それぞれがソース接地型の第１及び第２のゲート型のＭＯＳトランジスタＭＰ５，ＭＰ６と、一端を第２の定電流源２ａに接続するとともに、ＭＯＳトランジスタＭＰ５のドレイン端子と他端を共通接続し、反転した出力イネーブル／出力ディスエイブル信号によりオンオフ動作するＭＯＳトランジスタ（第５のスイッチング素子）ＭＰ７と、一端を第３の定電流源２ｂに接続するとともに、ＭＯＳトランジスタＭＰ６のドレイン端子と他端を共通接続し、反転した出力イネーブル／出力ディスエイブル信号によりオンオフ動作するＭＯＳトランジスタＭＰ８（第６のスイッチング素子）とを備える。
【００７５】
（２−２）  第２の実施形態の動作・原理
次に、第２の実施形態における動作原理について説明する。尚、第１の実施形態と同様に、説明に当たっては、発振器１Ｂの出力端子ＯＵＴ＋／ＯＵＴ−には、図示しないエミッタ終端抵抗がそれぞれ接続されているものとする。
【００７６】
（出力イネーブル信号ＥＮ＋：Ｈレベル  動作状態）
出力イネーブル信号ＥＮ＋がＨレベルの場合、インバータ型発振回路６Ａ内のＭＯＳトランジスタＭＰ９と出力回路７Ａ内の２つのＭＯＳトランジスタＭＰ７，ＭＰ８がオンとなる。このため、インバータ型発振回路６Ａは動作状態となり、図６に示すように、この発振信号（ａ）とこれのゲート回路Ｇ４による反転発振信号（ｂ）は、出力イネーブル信号ＥＮ＋のＨレベルにより２入力のゲート回路Ｇ５，Ｇ６から出力され、ゲート型のＭＯＳトランジスタＭＰ５，ＭＰ６それぞれの動作状態を決定する。
【００７７】
発振信号（ａ）の最初の半周期では、図６の反転発振信号（ｃ）が示すように、ＭＯＳトランジスタＭＰ５のゲート端子がＬレベルとなって、このＭＯＳトランジスタＭＰ５は動作状態となる。そして、定電流源１と定電流源２ａを加算した電流（Ｉ１＋Ｉ２１）は、ＭＯＳトランジスタＭＰ５のドレイン端子が接続されている出力端子ＯＵＴ＋から出力される。一方、ゲート回路Ｇ６により反転した反転発振信号（ｄ）はこの半周期で、ＭＯＳトランジスタＭＰ６のゲート端子をＨレベルとするので、このＭＯＳトランジスタＭＰ６は非動作状態となる。この結果、定電流源２ｂの電流Ｉ２２のみがＭＯＳトランジスタＭＰ８を介して、出力端子ＯＵＴ−から出力される。
【００７８】
発振信号（ａ）の後半の半周期においては、ＭＯＳトランジスタＭＰ５のゲート端子は、反転した発振信号（ｃ）によりＨレベルとなり、ＭＯＳトランジスタＭＰ５は非動作状態となる。この結果、定電流源２ａの電流Ｉ２１のみがＭＯＳトランジスタＭＰ７を介して、出力端子ＯＵＴ＋から出力される。一方、この後半の半周期では、ＭＯＳトランジスタＭＰ６のゲート端子は、ゲート回路Ｇ６で反転した反転発振信号（ｄ）によりＬレベルとなり、このＭＯＳトランジスタＭＰ６が動作する。これにより、定電流源１と定電流源２ｂを合わせた電流（Ｉ１＋Ｉ２２）は、ＭＯＳトランジスタＭＰ６のドレイン端子が接続された出力端子ＯＵＴ−から出力される。
【００７９】
（出力イネーブル信号ＥＮ＋：Ｌレベル  非動作状態）
出力イネーブル信号ＥＮ＋がＬレベル（出力ディスエイブル信号）の場合は、インバータ型発振回路６Ａ内のインバータＩＮＶ１ａからの出力はＨレベル固定となり、発振が停止される。同時に、帰還抵抗Ｒｆに接続されるＭＯＳトランジスタＭＰ９がオフ状態となり、電流が流れない。この結果、インバータ型発振回路６Ａにおける不要な電流が抑制される。
【００８０】
又、出力イネーブル信号ＥＮ＋がＬレベルのため、出力回路７Ａ内のＭＯＳトランジスタＭＰ５〜ＭＰ８がすべてオフ状態となり、出力端子ＯＵＴ＋，ＯＵＴ−それぞれには電流が流れない、即ち、ハイインピーダンスとなる。
【００８１】
（２−３）  第２の実施形態から得られる効果
第２の実施形態から得られる効果として、上記した第１の実施形態と同様の効果が得られるとともに、次のような効果が得られる。
【００８２】
従来の発振器の出力回路に、さらに、スイッチング動作を行うＭＯＳトランジスタを設けた構成を採用している。この結果、複数の発振器をワイヤードオア接続した際、外部からの出力ディスエイブル信号により使用していない発振器の出力回路を切り離すとともに、出力回路のトランジスタの動作を停止させているので、容易にハイインピーダンス状態にすることができる。併せて、使用していない発振器内の発振回路の動作を完全に停止させることができるので、使用状態にある発振器に対して、電源や配線を介して不要な位相雑音を重畳させることがないという効果が得られる。
【００８３】
又、発振回路や出力回路に設けたスイッチング動作を行うＭＯＳトランジスタの動作をオフさせることにより、使用していない発振器の不要な電流を抑制できるので、ワイヤードオア接続されていても、低消費電力で動作させることができるという効果が得られる。
【００８４】
この第２の実施形態における発振器の発振回路及び出力回路は、すべて低電力型のＭＯＳトランジスタで構成されるので、消費電力の軽減が図られた発振器が得られるという効果がある。又、集積回路の製造工程は、同一のＣＭＯＳプロセスで行うことができるので、トランジスタを小さく製造でき小型化、低コスト化が図られた集積回路を用いた発振器が得られるという効果がある。
【００８５】
ここで、第１及び第２の実施形態において、圧電振動子としてＳＡＷ共振子を実施例として説明したが、これに限定されず、ＡＴカット水晶振動子であっても、上記したと同様の効果を奏する。このＡＴカット水晶振動子は、周波数温度特性が優れた振動子である。
【００８６】
（３）  第３の実施形態
次に、上記で説明した発振器を電子機器、ここでは、通信機器に応用した実施形態について説明する。
【００８７】
本発明の発振器は、たとえば、１０Ｇｂｉｔ／ｓの光インタフェースにおける光インタフェースモジュールなどの通信機器に応用することができる。この光インタフェースモジュールに用いられる発振器の周波数は、イーサネット（登録商標）の場合は１５６．２５０ＭＨｚ、ファイバチャネルの場合は１５９．３７５ＭＨｚである。又、光伝送路の伝送速度は、イーサネット（登録商標）の場合は１０．３１２５Ｇｂｉｔ／ｓ、ファイバチャネルの場合は１０．５１８７５Ｇｂｉｔ／ｓである。本実施形態においては、イーサネット（登録商標）の事例で説明する。
【００８８】
図７は、本発明に係る発振器１Ａを用いたときの光インターフェースモジュール７０の概要を示すブロック図である。光インターフェースモジュール７０は、光ネットワークを介したデータ送受信を実行するために、多重化・分離化やビット符号変換、そして、光信号と電気信号との信号変換等の送受信処理を行う。例えば、１０．３１２５Ｇｂｉｔ／ｓの光信号と、３．１２５Ｇｂｉｔ／ｓの電気信号（４系統）との信号変換を行う。電気／光変換部７６は、Ｐ／Ｓ（パラレル／シリアル）変換部７４において多重化された電気信号を光信号に変換し、１０．３１２５Ｇｂｉｔ／ｓの光伝送路に出力する。光／電気変換部７７は、光伝送路から入力した光信号を電気信号に変換し、受信データの多重分離化を行うＳ／Ｐ（シリアル／パラレル）変換部７５に出力する。又、ビット符号変換部７３は、受信データからのクロック信号の抽出を容易にするため、あるいは電気回路のＡＣ（交流）結合を可能にするためにビット符号変換を行う。
【００８９】
発振器８０は、本発明に係る発振器１Ａであり、ジッタが極めて低減され安定化された１５６．２５０ＭＨｚの周波数のクロック信号を出力する。これを光インターフェースモジュール内の分周回路７８や逓倍回路７９で分周又は逓倍を行って、必要な周波数のクロック信号を作り出している。そして、この逓倍又は分周したクロック信号は基準信号として、ビット符号変換部７３やこれを介して接続された３．１８７５Ｇｂｉｔ／ｓのＳ／Ｐ変換部７１およびＰ／Ｓ変換部７２、１０．３１２５Ｇｂｉｔ／ｓのＰ／Ｓ変換部７４およびＳ／Ｐ変換部７５の各部に用いられる。
【００９０】
以上説明したように、ワイヤードオア接続可能な本発明による発振器を搭載し、この発振周波数を外部から制御してユーザの仕様に基づいた周波数に設定することができる。この結果、システムの仕様に応じて発振周波数を設定することで、イーサネット（登録商標）やフャイバチャネル等の複数のシステムに対応できる光インタフェースモジュールが得られるという効果がある。
【００９１】
又、スイッチング動作を行うＭＯＳトランジスタを設けて、未使用時には発振回路を完全に動作を停止させることができるので、使用状態にある発振器に対して、電源や配線を介して不要な位相雑音を重畳させることがない。この結果、この雑音に起因したジッタが抑制され、送受信データとクロック信号間におけるタイミングマージンが確保されるので、誤動作することなく光ネットワークを介して安定したデータ送受信を行うことができる光インタフェースモジュールが得られるという効果がある。
【００９２】
又、動画像のような大量のデータが伝送できる１０Ｇｂｉｔ／ｓの高速ネットワークシステムにおいて、安定した動作を容易に確保することができるという効果が得られる。
【００９３】
又、発振回路や出力回路に設けたスイッチング動作を行うＭＯＳトランジスタをオフさせることにより、発振器としての動作を停止させることができる。この結果、ワイヤードオア接続され未使用時に不要な電流を抑制した発振器を使用しているので、低消費電力で動作させることができる光インタフェースモジュールが得られるという効果がある。
【００９４】
尚、発振器８０に、本発明に係る第２の実施形態の発振器１Ｂを適用した場合においても、発振器１Ａと同様の効果が得られる。さらに、次のような効果が得られる。
【００９５】
集積回路の製造工程が同一のＣＭＯＳプロセスで製造した集積回路を使用した第２の実施形態による発振器を使用しているので、小型化、低コスト化が図られた光インタフェースモジュールが得られるという効果がある。
【００９６】
（４）変形例
本願発明は、上述した実施形態に限らず種々の態様で実施することができる。例えば、以下のような変形実施が可能である。
【００９７】
＜第１の変形例＞
第１の実施形態において、発振回路として、コルピッツ型発振回路を実施例として説明したが、これに限定されず、図６に示したインバータ型発振回路であってもよい。
【００９８】
＜第２の変形例＞
第１の実施形態において、コルピッツ型発振回路として、図２に示すように、バイポーラトランジスタＴｒのコレクタ−ベース間にＳＡＷ共振子を接続した場合について説明した。これに限定されず、図８に示すように、バイポーラトランジスタＴｒのベース−エミッタ間にＳＡＷ共振子を接続した構成であってもよい。
【００９９】
＜第３の変形例＞
上述した第３の実施形態における発振器として、パッケージ水晶発振器（ＳＰＸＯ）に適用した実施例について説明したが、本発明はこれに限定されない。例えば、温度補償型水晶発振器（ＴＣＸＯ：Ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｘ’ｓｔａｌ  Ｏｓｃｉｌｌａｔｏｒ）や電圧制御型水晶発振器（ＶＣＸＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｘ’ｓｔａｌ  Ｏｓｃｉｌｌａｔｏｒ）であってもよい。
【０１００】
＜第４の変形例＞
発振回路をネットワーク用の光インターフェースモジュールに用いる場合について説明したが、発振回路、特に高周波発振回路を必要とする携帯電話などの無線通信機器など各種電子機器に適用することが可能である。
【０１０１】
＜第５の変形例＞
又、振動子やＳＡＷ共振子等の圧電共振子を構成する圧電材料については、水晶の他、ランガサイトや四ほう酸リチウム（Ｌｉｔｈｉｕｍ  Ｔｅｔｒａｂｏｒａｔｅ）等の他の圧電材料を使用してもよい。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による発振器の具体的な回路構成を示した回路図である。
【図２】本発明の第１の実施形態に用いるコルピッツ型発振回路の一例を示す回路図である。
【図３】本発明の第１の実施形態による、出力ハイインピーダンス制御機能つきの発振器を用い、ワイヤードオア接続したときの位相雑音を測定した結果を示すグラフである。
【図４】本発明の第１の実施形態による発振器をワイヤードオア接続した場合、位相雑音を測定するための構成を示すブロック図である。
【図５】出力ハイインピーダンス制御機能付きの発振器を用い、ワイヤードオア接続した際の位相雑音を測定した結果を示すグラフである。
【図６】本発明の第２の実施形態による発振器の具体的な回路構成を示す回路図である。
【図７】本発明に係る発振器を用いたときの光インターフェースモジュールの概要を示すブロック図である。
【図８】コルピッツ型発振回路の他の実施例を示す回路図である。
【図９】発振器とこれに接続される負荷回路とのインタフェースを説明する図である。
【図１０】従来におけるインバータ型発振回路に対応させて実現したＰＥＣＬインタフェース出力を実現した場合の回路図である。
【図１１】従来におけるコルピッツ型発振回路に対応させて実現したＰＥＣＬインタフェース出力を実現した場合の回路図である。
【符号の説明】
１Ａ，１Ｂ，１Ｃ，１Ｄ・・・発振器
２Ａ，２Ｂ・・・コルピッツ型発振回路
３・・・差動変換回路
４Ａ，４Ｂ・・・出力回路
６Ａ，６Ｂ・・・インバータ型発振回路
７Ａ，７Ｂ・・・出力回路
Ｘ・・・ＳＡＷ共振子
Ｔｒ，Ｔｒ１，Ｔｒ２，Ｔｒ３，Ｔｒ４・・・バイポーラトランジスタ
ＭＰ０，ＭＰ１，ＭＰ２，ＭＰ３，ＭＰ４，ＭＰ５，ＭＰ６，ＭＰ７，ＭＰ８，ＭＰ９，ＭＰ１０・・・ＭＯＳトランジスタ
Ｒ１，Ｒ３，Ｒ４，Ｒ５，Ｒ６，Ｒ７，Ｒ８，Ｒ９，Ｒ１０・・・抵抗
Ｒｆ・・・帰還抵抗
Ｃ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５・・・コンデンサ
Ｇ０，Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ５，Ｇ６，Ｇ７，Ｇ８，Ｇ９・・・ゲート回路
７０・・・光インタフェースモジュール
７１，７５・・・Ｓ／Ｐ変換部
７２，７４・・・Ｐ／Ｓ変換部
７３・・・ビット符号変換部
７６・・・電気／光変換部
７７・・・光／電気変換部
７８・・・分周回路
７９・・・逓倍回路
８０・・・発振器
【図１】
2005026828.tif 000003
【図２】
2005026828.tif 000004
【図３】
2005026828.tif 000005
【図４】
2005026828.tif 000006
【図５】
2005026828.tif 000007
【図６】
2005026828.tif 000008
【図７】
2005026828.tif 000009
【図８】
2005026828.tif 000010
【図９】
2005026828.tif 000011
【図１０】
2005026828.tif 000012
【図１１】
2005026828.tif 000013