(57)【要約】【課題】  高分解能のエンコーダを用いることなく良好な速応性と分解能を有する速度検出手段を提供する。【解決手段】  計測対象の位置を測定する位置センサ１から出力される第１のアナログ信号Ｓａａと、前記位置センサ１から出力され前記第１のアナログ信号Ｓａａとは位相の異なる第２のアナログ信号Ｓａｂとを信号処理して前記計測対象の速度信号に変換する速度検出方法において、前記第１のアナログ信号の時間微分値Ｓａａａと前記第２のアナログ信号の時間微分値Ｓａｂａとをそれぞれ求めた後デジタル化し、前記２つのデジタル化された時間微分値ＳａａｄおよびＳａｂｄをそれぞれ２乗した後、その和を求め、前記和の平方根から速度信号Ｖｄを生成する。【選択図】  図１
2005140548.tif 000002
【特許請求の範囲】
【請求項１】
計測対象の位置を測定する位置センサから出力される第１のアナログ信号と、前記位置センサから出力され前記第１のアナログ信号とは位相の異なる第２のアナログ信号とを信号処理して前記計測対象の速度信号に変換する速度検出方法において、
前記第１のアナログ信号の時間微分値と前記第２のアナログ信号の時間微分値とをそれぞれ求めた後デジタル化し、前記２つのデジタル化された時間微分値を演算処理して速度信号を生成することを特徴とする速度検出方法。
【請求項２】
前記演算処理は、前記２つのデジタル化された時間微分値をそれぞれ２乗した後、その和を求め、前記和の平方根に定数を乗じることを特徴とする請求項１記載の速度検出方法。
【請求項３】
計測対象の位置を測定する位置センサから出力される第１のアナログ信号と、前記位置センサから出力され前記第１のアナログ信号とは位相の異なる第２のアナログ信号とを信号処理して前記計測対象の速度信号に変換する速度検出装置において、
前記第１のアナログ信号および前記第２のアナログ信号の時間微分値を求める微分回路と、
前記微分回路の出力をデジタル信号に変換するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器の出力を演算処理する演算器とを備えたことを特徴とする速度検出装置。
【請求項４】
前記演算器は、前記Ａ／Ｄ変換器から出力された前記２つのデジタル化された時間微分値をそれぞれ２乗した後、その和を求め、前記和の平方根に定数を乗じる演算処理を行うことを特徴とする請求項２記載の速度検出装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エンコーダやリニアスケール等の位置センサから出力される位相の異なる複数のアナログ信号を用いて速度信号を求める速度検出方法に関する。
【背景技術】
【０００２】
一般に、エンコーダやリニアスケール等の位置センサから出力されるアナログ信号は、デジタル信号に変換してからカウンタ処理などに利用されることが多い。
位置センサからは、以下に示すようなアナログのＡ相信号ＳａａとＡ相信号と９０°位相の異なるＢ相信号Ｓａｂが出力されている。
【０００３】
【数１】
2005140548.tif 000003
【０００４】
この２つのアナログ信号からデジタルの位置信号θｄおよび速度信号Ｖｄを得る従来の信号処理方法を図２に示す。図２において位置センサ１は、アナログＡ相信号Ｓａａをパルス波形のデジタルＡ相信号Ｓｄａに整形する整形回路６、アナログＢ相信号Ｓａｂをパルス波形のデジタルＢ相信号Ｓｄｂに整形する整形回路７、デジタルＡ相信号ＳｄａとデジタルＢ相信号Ｓｄｂからデジタル位置信号θｄを生成するカウンタ８から構成されており、その出力のデジタル位置信号θｄを差分器９で差分してデジタル速度信号Ｖｄを生成する。
整形回路６および７は、図３に示すように、アナログ信号を入力すると、０レベルを超えればＨｉｇｈとし、０レベル以下であればＬｏｗとしてパルス波に変換し、デジタル信号に整形するものである。カウンタ８は、デジタルＡ相信号ＳｄａとデジタルＢ相信号Ｓｄｂとのアップダウン回数を集計し、デジタル位置信号θｄを出力する。差分器９は、次式を演算してデジタル速度信号Ｖｄを出力する。
【０００５】
Ｖｄ(ｋ)＝（θｄ(ｋ)−θｄ(ｋ−１)）／Ｔ
ここでｋは任意の時間、Ｔはサンプリング時間である。上記の速度検出方法によって、位置信号θｄとデジタル速度信号Ｖｄを得る。
上記の方法では、実速度との間にサンプリング時間分の遅れが生じるためサンプリング時間が長くなるとデジタル速度信号Ｖｄの速応性が低下してしまう。そこでサンプリング時間を短くすると、デジタル速度信号Ｖｄの分解能が著しく低下してしまうという問題があった。よって、従来は特許文献１に示されるような高分解能のエンコーダを用いるという対策がとられていた。
【０００６】
【特許文献１】特開平５−８７５９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし高分解能のエンコーダを用いるとエンコーダが高価になってコストアップになるという問題があった。
そこで本発明は、高分解能のエンコーダを用いることなく良好な速応性と分解能を有する速度検出手段を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記問題を解決するため、請求項１に記載の発明は、計測対象の位置を測定する位置センサから出力される第１のアナログ信号と、前記位置センサから出力され前記第１のアナログ信号とは位相の異なる第２のアナログ信号とを信号処理して前記計測対象の速度信号に変換する速度検出方法において、前記第１のアナログ信号の時間微分値と前記第２のアナログ信号の時間微分値とをそれぞれ求めた後デジタル化し、前記２つのデジタル化された時間微分値を演算処理して速度信号を生成することを特徴とするものである。
また、請求項２に記載の発明は、前記演算処理は、前記２つのデジタル化された時間微分値をそれぞれ２乗した後、その和を求め、前記和の平方根に定数を乗じることを特徴とするものである。
また、請求項３に記載の発明は、計測対象の位置を測定する位置センサから出力される第１のアナログ信号と、前記位置センサから出力され前記第１のアナログ信号とは位相の異なる第２のアナログ信号とを信号処理して前記計測対象の速度信号に変換する速度検出装置において、前記第１のアナログ信号および前記第２のアナログ信号の時間微分値を求める微分回路と、前記微分回路の出力をデジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力を演算処理する演算器とを備えたことを特徴とするものである。
さらに、請求項４に記載の発明は、前記演算器は、前記Ａ／Ｄ変換器から出力された前記２つのデジタル化された時間微分値をそれぞれ２乗した後、その和を求め、前記和の平方根に定数を乗じる演算処理を行うことを特徴とするものである。
【発明の効果】
【０００９】
本発明によると、別途速度センサを設けたり、高分解能のエンコーダを用いたりすることなく、安価に速応性や分解能を備えた良好なデジタル速度信号を生成することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について図を参照して説明する。
【実施例１】
【００１１】
図１は、本発明の位置センサからの正弦波状のアナログのＡ相信号Ｓａａとその信号から９０°位相の異なる余弦波状のアナログのＢ相信号Ｓａｂの２つのアナログ位置信号とを用いてデジタル速度信号Ｖｄを得る信号処理について示している。
図１において、位置センサ１から出力されるアナログのＡ相信号ＳａａとアナログのＢ相信号Ｓａｂは、微分回路２によってそれぞれアナログＡ相微分値ＳａａａとアナログＢ相微分値Ｓａｂａに時間微分される。次にそれぞれがＡ／Ｄ変換器３に入力され、デジタルＡ相微分値ＳａａｄとデジタルＢ相微分値Ｓａｂｄに変換される。最後に、演算器４によって演算処理されて、デジタル速度信号Ｖｄを生成する。
演算器４にてデジタルＡ相微分値ＳａａｄとデジタルＢ相微分値Ｓａｂｄからデジタル速度信号Ｖｄを生成する過程について以下に説明する。
【００１２】
まず、アナログＡ相信号Ｓａａの時間微分値の２乗とアナログＢ相信号Ｓａｂの時間微分値の２乗の和の平方根は、次式のようになる。
【００１３】
【数２】
2005140548.tif 000004
【００１４】
ここで、
【００１５】
【数３】
2005140548.tif 000005
【００１６】
である。
ｄＳaa／ｄｔおよびｄＳaｂ／ｄｔについては、
【００１７】
【数４】
2005140548.tif 000006
【００１８】
が成り立つので、アナログＡ相信号Ｓａａの時間微分値の２乗とアナログＢ相信号Ｓａｂの時間微分値の２乗の和の平方根は以下のように変換することができる。
【００１９】
【数５】
2005140548.tif 000007
【００２０】
ここでアナログＡ相信号Ｓａａの時間微分値はＳａａａであり、アナログＢ相信号Ｓａｂの時間微分値はＳａｂａであるので、ｄｘ／ｄｔは次のように表すことができる。ｄｘ／ｄｔは速度であることは言うまでもない。
【００２１】
【数６】
2005140548.tif 000008
【００２２】
この式をデジタルＡ相微分値ＳａａｄとデジタルＢ相微分値Ｓａｂｄに置き換えると次のように表すことができる。
【００２３】
【数７】
2005140548.tif 000009
【００２４】
ここでＶｄはｄｘ／ｄｔをデジタル化したものであることは言うまでもない。振幅ａは既知の定数であるから、演算器４ではデジタルＡ相微分値Ｓａａｄの２乗とデジタルＢ相微分値Ｓａｂｄの２乗の和の平方根を求め、その値にａを乗ずる演算処理を行いデジタル速度信号Ｖｄを算出する。
【００２５】
以上のように本実施例を用いれば、図１に示す回路は、現在市販されているＡ／Ｄ変換器３（変換時間：１０μｓ）および演算器４のＣＰＵの性能を考慮すると図２に示す従来技術のサンプリング時間（例えば１２５μｓ等）を要する回路より遅れの小さい実速度を検出でき、別途センサを設けたり、高分解能のエンコーダを用いたりすることなく、速応性や分解能の低下のない良好な速度信号を得ることができる。
【産業上の利用可能性】
【００２６】
位置センサからのアナログ信号を用いて速度信号に変換するので、モータの速度検出などの用途に適用できる。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１実施例を示す信号処理
【図２】従来の信号処理
【図３】整形回路処理
【符号の説明】
【００２８】
１  位置センサ
２  微分回路
３  Ａ／Ｄ変換器
４  演算器
５  位置検出器
６  整形回路
７  整形回路
８  カウンタ
９  差分器
【図１】
2005140548.tif 000010
【図２】
2005140548.tif 000011
【図３】
2005140548.tif 000012