(57)【要約】  【課題】  新たな出力端子を設けることなく、デバッグに必要な内部情報を、画像データに埋め込むことによって外部に出力し、通常の画像を表示しながらデバッグ処理が出来る画像処理装置と、その関連技術を提供する。  【解決手段】  画像処理装置１００は、ＣＰＵ１０１、レジスタ１０２、メモリ１０３、及び、埋込み部１１０を備える。埋込み部１１０は、内部情報データをレジスタ１０２から読み出し、内部情報データの各ビットで、メモリ１０３から読み出した画素データの下位ビットを置換して、埋込み処理を行う。この構成によって、内部情報を出力するための専用の端子を必要とせずに、また、通常の画像表示を大きく損なうことなく、内部情報を外部の取り出すことが出来る。【選択図】  図１
2005107850.tif 000002
【特許請求の範囲】
【請求項１】
画像信号を処理する画像処理装置であって、
前記画像処理装置の内部状態を示す内部情報データを、画像信号を構成する画素データの一部に埋め込む埋込み部を備えた、画像処理装置。
【請求項２】
前記埋込み部は、
前記内部情報データを入力画素データの一部に埋め込み、出力画素データを生成する埋込み処理部を有する、請求項１記載の画像処理装置。
【請求項３】
前記埋込み部は、
前記内部情報データを入力画素データの一部に埋め込み、出力画素データを生成する埋込み処理部と、
前記埋込み処理部における埋込み形態を制御する埋込み制御部と、を有する、請求項１記載の画像処理装置。
【請求項４】
前記埋込み制御部が制御する埋込み形態を設定する埋込み設定部をさらに有する、請求項３記載の画像処理装置。
【請求項５】
前記埋込み制御部が制御する埋込み形態を、前記画像処理装置の動作状態によって変更する、請求項３記載の画像処理装置。
【請求項６】
前記埋込み制御部が制御する埋込み形態を、外部入力によって変更する、請求項３記載の画像処理装置。
【請求項７】
前記埋込み部は、
前記内部情報データを入力画素データの一部に埋め込み、中間画素データを生成する埋込み処理部と、
前記埋込み処理部が生成する中間画素データと、前記入力画素データとのいずれかを選択して、出力画素データを生成する選択部と、
前記選択部の選択方法を制御する選択制御部と、を有する、請求項１記載の画像処理装置。
【請求項８】
前記選択制御部における選択方法を設定する選択設定部をさらに有する、請求項７記載の画像処理装置。
【請求項９】
前記選択制御部における選択方法を、前記画像処理装置の動作状態によって変更する、請求項７記載の画像処理装置。
【請求項１０】
前記選択制御部における選択方法を、外部入力によって変更する、請求項７記載の画像処理装置。
【請求項１１】
前記埋込み部は、
前記画像処理装置の内部状態を示す複数の内部情報データから、少なくとも一つ以上の内部情報データを選択するセレクタと、
前記セレクタによって選択された少なくとも一つ以上の内部情報データを、入力画素データの一部に埋め込み、出力画素データを生成する埋込み処理部と、を有する、請求項１記載の画像処理装置。
【請求項１２】
前記内部情報データは、前記画像処理装置のデバッグ時に必要なデバッグ情報を含む、請求項１から１１記載の画像処理装置。
【請求項１３】
画像信号を処理する画像処理装置において、前記画像処理装置の内部状態を示す内部情報データを、画像信号を構成する画素データの一部に埋め込むデータ埋込み方法であって、
前記内部情報データを、前記画素データの最下位ビットから順次埋め込むデータ埋込みステップを含む、データ埋込み方法。
【請求項１４】
画像信号を処理する画像処理装置において、前記画像処理装置の内部状態を示す内部情報データを、画像信号を構成する画素データの一部に埋め込むデータ埋込み方法であって、
前記内部情報データを、前記画素データの最上位ビットから順次埋め込むデータ埋込みステップを含む、データ埋込み方法。
【請求項１５】
画像信号を処理する画像処理装置において、前記画像処理装置の内部状態を示す内部情報データを、画像信号を構成する画素データの一部に埋め込むデータ埋込み方法であって、
前記内部情報データを、前記画素データの複数個のデータに分散して埋め込むデータ埋込みステップを含む、データ埋込み方法。
【請求項１６】
画像信号を処理する画像処理装置において、前記画像処理装置の内部状態を示す内部情報データを、画像信号を構成する画素データの一部に埋め込むデータ埋込み方法であって、
前記内部情報データを埋め込む前記画素データのビット位置は、前記画像処理装置の動作状態によって、決定する埋込み位置決定ステップを含む、データ埋込み方法。
【請求項１７】
前記内部情報データは、前記画像処理装置のデバッグ時に必要なデバッグ情報を含む、請求項１３から１６記載のデータ埋込み方法。
【請求項１８】
請求項１から１２記載の画像処理装置のいずれかと、
前記画像処理装置が出力する画像出力を表示する画像表示装置と、
前記画像処理装置が出力する画像出力から、埋め込まれた前記画像処理装置の内部情報データを抽出し解析する内部情報抽出・解析装置とを備え、
前記画像処理装置の内部情報を監視する、内部情報監視システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、新たな出力端子を設けることなく、デバッグに必要な内部情報を画像データに埋め込んで、外部に出力する画像処理装置と、その関連技術に関するものである。
【背景技術】
【０００２】
近年、ＭＰＥＧ方式（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）により提唱される画像圧縮方式）を用いて処理した画像を録画・再生し、あるいは通信する機器が急速に普及してきている。これらの機器においては、画像の符号化・復号は、プロセッサを用いて処理するのが一般的である。
【０００３】
このようなプロセッサ内蔵の機器において、プロセッサを動作させるプログラムの開発では、デバッグに多くの労力が必要とされる。デバッグ時において、プロセッサの内部情報、例えば、プログラムカウンター等のデータを知ることが出来れば、このデバッグ作業を効率化出来る。
【０００４】
プロセッサの内部情報を知る方法として、内部情報を専用の出力端子を介してプロセッサの外部へ出力する方法がある。この方法では、通常動作時には使用することがない端子を別途設ける必要があり、プロセッサの高密度化あるいは小型化を図る上で障害となっている。
【０００５】
この問題を解決するために、例えば、特許文献１は、画像データを外部の表示装置に出力する機能を有するＯＳＤ（Ｏｎ  Ｓｃｒｅｅｎ  Ｄｉｓｐｌａｙ；画面表示コントローラ）内蔵のプロセッサにおいて、プロセッサの内部情報を文字図形データに変換し，外部の表示装置に出力する方法を開示している。
【０００６】
図１７（ａ）は、従来のＯＳＤ内蔵プロセッサにおける、内部情報データ取り出しのタイミングチャートである。この例では、内部情報データ１３の一部１６が「１０」（１６進）という値を持つ時、これを外部の表示装置に出力するには、まず、「１０」（１６進）を表す文字図形画素データ１７に変換し、画素データ１２の該当箇所を置き換えて、出力画素データ１５とする。文字図形画素データ１４と出力画素データ１５とにおいて、ハッチを施した部分は、「１０」（１６進）を表す文字図形画素データ１７に変換された部分を示す。
【０００７】
この出力画素データ１５を出力して、表示装置に表示すると、図１７（ｂ）のように表示される。すなわち、図１７（ｂ）は、ＯＳＤ内蔵プロセッサにより取り出された内部情報データ「１０」の表示例である。表示装置の画像表示領域２０に表示文字２１として「１０」（１６進）が、表示される。
【０００８】
従来のＯＳＤ内蔵プロセッサにおいては、プロセッサの内部情報を外部に取り出すために、新たな端子をプロセッサに設ける必要はない。
【０００９】
しかしながら、上述したＯＳＤを利用する方法では、内部情報データを表示しようとすると、１画像表示領域あたり、一つの内部情報データしか、出力出来ない。また、画像を復号して表示装置に出力するような通常の使用状態でのデバッグ時には、多くの内部情報を表示させようとすると、内部情報以外の通常の画像を表示する領域が小さくなり、通常の画像がどのような状態になっているのか分かりにくくなってしまう。また、メニュー等をＯＳＤ表示させている場合には、同時に内部情報をＯＳＤ表示させることが困難である。
【特許文献１】特開平７―２７１６２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
そこで本発明は、新たな出力端子を設けることなく、デバッグに必要な内部情報を、画像データに埋め込むことによって外部に出力し、通常の画像を表示しながらデバッグ処理が出来る画像処理装置と、その関連技術を提供することを目的とする。
【課題を解決するための手段】
【００１１】
請求項１記載の画像処理装置は、画像信号を処理する画像処理装置であって、画像処理装置の内部状態を示す内部情報データを、画像信号を構成する画素データの一部に埋め込む埋込み部を備える。
【００１２】
この構成によれば、画像処理装置のデバッグにおいて、必要な画像処理装置の内部状態を示す内部情報データを、画像データとともに取り出すことが出来る。したがって、内部情報データ取り出し用の新たな専用端子を必要としないので、画像処理装置の高密度化と小型化を実現出来る。また、内部情報データは、画素データの一部に埋め込まれるので、内部情報データ取り出し時にも、画像を表示出来て、便利である。
【００１３】
請求項２記載の画像処理装置では、埋込み部は、内部情報データを入力画素データの一部に埋め込み、出力画素データを生成する埋込み処理部を有する。
【００１４】
この構成によれば、埋込み処理部において、内部情報データを埋め込んだ出力画素データを生成出来る。その結果、請求項１記載の画像処理装置と同様の特徴を有する画像処理装置を実現出来る。
【００１５】
請求項３記載の画像処理装置では、埋込み部は、内部情報データを入力画素データの一部に埋め込み、出力画素データを生成する埋込み処理部と、埋込み処理部における埋込み形態を制御する埋込み制御部と、を有する。
【００１６】
この構成によれば、内部情報データを入力画素データに埋め込む際に、埋め込むビット位置を決めたり、埋め込むビット数を決めたりすることが出来る。この結果、内部情報ビットを埋め込んでも、画像の乱れが少なくなるようにすることも出来るし、また逆に、監視者の注意を引くために、画像の乱れを異常に大きくすることも出来る。
【００１７】
請求項４記載の画像処理装置は、埋込み制御部が制御する埋込み形態を設定する埋込み設定部をさらに有する。
【００１８】
この構成によれば、内部情報データを入力画素データに埋め込む形式を予め決めておき、定型的に埋め込み処理を行える。したがって、埋込み処理が簡便となり、効率よく行える。
【００１９】
請求項５記載の画像処理装置では、埋込み制御部が制御する埋込み形態を、画像処理装置の動作状態によって変更する。
【００２０】
この構成によれば、例えば、画像処理装置が正常に動作している時は、通常の埋込み形式（例えば、内部情報データを入力画素データの最下位ビットにのみ埋め込む）で埋め込み処理を行い、画像処理装置が正常に動作していない時（ハングアップそのほかの異常時）は、埋込み形式を変更して、画像の乱れを異常に大きくして、監視者の注意を引くようにすることが出来る。
【００２１】
請求項６記載の画像処理装置では、埋込み制御部が制御する埋込み形態を、外部入力によって変更する。
【００２２】
この構成によれば、デバッグ時の監視者の意図に従った埋込み処理を行うことが出来るので、便利である。
【００２３】
請求項７記載の画像処理装置では、埋込み部は、内部情報データを入力画素データの一部に埋め込み、中間画素データを生成する埋込み処理部と、埋込み処理部が生成する中間画素データと、入力画素データとのいずれかを選択して、出力画素データを生成する選択部と、選択部の選択方法を制御する選択制御部と、を有する。
【００２４】
この構成によれば、内部情報データを埋め込む入力画素データを選択することにより、埋込み処理をした入力画素データの表示領域を選択的に制限出来る。この結果、例えば、表示画面の中央部分の画素データには埋込み処理を行わないようにして、埋込み処理による、画面の乱れから受ける視覚的な影響を緩和出来る。
【００２５】
請求項８記載の画像処理装置は、選択制御部における選択方法を設定する選択設定部をさらに有する。
【００２６】
この構成によれば、例えば、埋込み処理を行う画素の表示領域を予め決定しおくことが出来るので、埋込み処理が簡便となり、効率よく行える。
【００２７】
請求項９記載の画像処理装置では、選択制御部における選択方法を、画像処理装置の動作状態によって変更する。
【００２８】
この構成によれば、例えば、画像処理装置が正常に動作している時は、画素の乱れが目立たないように、埋込みは表示領域の周辺の画素に対してのみ行い、逆に、画像処理装置が正常に動作していない時（ハングアップそのほかの異常時）は、埋込み位置を表示領域の中央部分に変更して、画像の乱れを異常に大きくし、監視者の注意を引くようにすることが出来る。
【００２９】
請求項１０記載の画像処理装置では、選択制御部における選択方法を、外部入力によって変更する。
【００３０】
この構成によれば、デバッグ時の監視者の意図に従って、埋込み処理を行う画素を選択出来るので、便利である。
【００３１】
請求項１１記載の画像処理装置は、埋込み部は、画像処理装置の内部状態を示す複数の内部情報データから、少なくとも一つ以上の内部情報データを選択するセレクタと、セレクタによって選択された少なくとも一つ以上の内部情報データを、入力画素データの一部に埋め込み、出力画素データを生成する埋込み処理部と、を有する。
【００３２】
この構成によれば、埋込み処理をして外部に取り出す内部情報データを選択することが出来る。したがって、多数の内部情報データの中から、その時々に必要となるデータを選択的に取り出すことが出来て、便利である。
【００３３】
請求項１２記載の画像処理装置では、内部情報データは、画像処理装置のデバッグ時に必要なデバッグ情報を含む。
【００３４】
この構成によれば、デバッグに必要な情報を的確に埋め込んで外部に取り出すことが出来るので、効率よくデバッグ作業を行える。
【００３５】
請求項１３記載のデータ埋込み方法は、画像信号を処理する画像処理装置において、画像処理装置の内部状態を示す内部情報データを、画像信号を構成する画素データの一部に埋め込むデータ埋込み方法であって、内部情報データを、画素データの最下位ビットから順次埋め込むデータ埋込みステップを含む。
【００３６】
この方法によれば、内部情報データを画素データに埋め込むことによる、表示画面の乱れを抑制出来るので、視覚的な悪影響を緩和出来る。
【００３７】
請求項１４記載のデータ埋込み方法は、画像信号を処理する画像処理装置において、画像処理装置の内部状態を示す内部情報データを、画像信号を構成する画素データの一部に埋め込むデータ埋込み方法であって、内部情報データを、画素データの最上位ビットから順次埋め込むデータ埋込みステップを含む。
【００３８】
この方法によれば、内部情報データを画素データに埋め込むことにより、表示画面の乱れを大きくして、監視者の注意を喚起出来る。
【００３９】
請求項１５記載のデータ埋込み方法は、画像信号を処理する画像処理装置において、画像処理装置の内部状態を示す内部情報データを、画像信号を構成する画素データの一部に埋め込むデータ埋込み方法であって、内部情報データを、画素データの複数個のデータに分散して埋め込むデータ埋込みステップを含む。
【００４０】
この方法によれば、内部情報データを埋め込む画素データを分散させることが出来るので、埋込み処理による表示画面の乱れをさらに抑制出来る。
【００４１】
請求項１６記載のデータ埋込み方法は、画像信号を処理する画像処理装置において、画像処理装置の内部状態を示す内部情報データを、画像信号を構成する画素データの一部に埋め込むデータ埋込み方法であって、内部情報データを埋め込む画素データのビット位置は、画像処理装置の動作状態によって、決定する埋込み位置決定ステップを含む。
【００４２】
この方法によれば、例えば、画像処理装置の動作異常が発生した時に、監視者の注意をより喚起するように、表示画面の乱れが大きくなるようなビット位置に内部情報データを埋め込むことが出来る。
【００４３】
請求項１７記載のデータ埋込み方法は、内部情報データは、画像処理装置のデバッグ時に必要なデバッグ情報を含む。
【００４４】
この方法によれば、デバッグに必要な情報を的確に埋め込んで外部に取り出すことが出来るので、効率よくデバッグ作業を行える。
【００４５】
請求項１８記載の内部情報監視システムは、請求項１から１２記載の画像処理装置のいずれかと、画像処理装置が出力する画像出力を表示する画像表示装置と、画像処理装置が出力する画像出力から、埋め込まれた画像処理装置の内部情報データを抽出し解析する内部情報抽出・解析装置とを備える。
【００４６】
この構成によれば、内部情報データを画素データに埋込み、画面には画像を表示して、埋め込まれた内部情報データは、内部情報抽出・解析装置から、取り出して解析することが出来る。したがって、デバッグ作業が効率よく行える。
【発明の効果】
【００４７】
本発明によれば、画像処理装置の内部情報を画像データに埋め込んで外部に取り出すことにより、画像処理装置には新たな端子を設ける必要がない。したがって、画像処理装置の高密度化と小型化が容易となる。
【発明を実施するための最良の形態】
【００４８】
次に、図面を参照しながら、本発明の実施の形態を説明する。
【００４９】
（第１の実施の形態）
図１は、本発明の第１の実施の形態における画像処理装置１００のブロック図である。本形態の画像処理装置１００は、バス１０５２に接続するＣＰＵ１０１、レジスタ１０２、メモリ１０３、及び、埋込み部１１０を備え、埋込み部１１０の出力は、表示制御部１０４に接続される。
【００５０】
本形態の画像処理装置１００において、内部情報データは、ＣＰＵ１０１によって作成され、レジスタ１０２に格納されている。ＣＰＵ１０１によって画像処理された画像データは、メモリ１０３に格納されている。
【００５１】
埋込み部１１０は、埋め込むべき内部情報データをレジスタ１０２から読み出し、それを埋め込む画素データをメモリ１０３から読み出して、埋込み処理を行う。埋込み処理が終了すると、埋込み部１１０は、埋込み処理を施した画素データを表示制御部１０４に出力する。表示制御部１０４は、画像表示に必要な処理をして、出力画像１０６として外部に出力する。
【００５２】
埋込み部１１０における埋込みの形態など、埋込み処理の具体的な実施例については、以下の実施の形態で説明する。
【００５３】
図１に示すように、埋込み部１１０を表示制御部１０４の前段に配することにより、内部情報データを取り出すための特別な端子を設けることなく、内部情報データを画像データに埋め込んで、外部に取り出すことが出来る。この結果、余分な端子を必要とせず、デバッグにも強く、高密度化と小型化を実現出来る画像処理装置を提供出来る。
【００５４】
なお、レジスタ１０２は、省略して、内部情報データをメモリ１０３の特定の場所に格納しても良い。また、埋込み部１１０と表示制御部１０４とは、それぞれの機能を損なわないように、一体化しても良い。
【００５５】
（第２の実施の形態）
図２は、本発明の第２の実施の形態における埋込み部１１０のブロック図である。本形態の埋込み部１１０は、埋込み処理部２１０を有し、入力画素データ２０１と内部情報データ２０２とを入力して、入力画素データ２０１に内部情報データ２０２を埋め込む処理をして、出力画素データ２０３として出力する。
【００５６】
本形態の埋込み部１１０は、例えば、図１に示した、本発明の第１の実施の形態における埋込み部１１０として実装される。この場合、入力画素データ２０１は、図１のメモリ１０３から取得し、内部情報データ２０２は、レジスタ１０２から取得し、出力画素データ２０３は、表示制御部１０４に出力される。
【００５７】
本形態の埋込み部１１０の動作を、図１１を参照して、以下に説明する。図１１は、本発明の第２の実施の形態における埋込み部の動作説明図である。画像表示領域４００は、画像が、例えば、図１に示した画像処理装置１００の出力に接続される表示装置に表示される領域に対応している。画像表示領域４００の画像データは、複数の画素４０１から構成されている。
【００５８】
ここでは、各画素は、８ビットで構成されていると仮定する。
【００５９】
今、任意の画素を、埋込み処理を行う入力画素データ４１０として選択する。入力画素データ４１０は、
｛ａ７、ａ６、ａ５、ａ４、ａ３、ａ２、ａ１、ａ０｝
の８ビットから構成される。「ａ７」は、最高位ビット（ＭＳＢ），「ａ０」は、最下位ビット（ＬＳＢ）である。「ａ０」〜「ａ７」は、「０」又は「１」の値をとる２進数である。
【００６０】
一方、内部情報データ４２０は、
｛ｘ３、ｘ２、ｘ１、ｘ０｝
の４ビットで構成されている。「ｘ０」〜「ｘ３」は、「０」又は「１」の値をとる２進数である。
【００６１】
本形態の埋込み部１１０は、入力画素データ４１０の下位４ビットを内部情報データ４２０で置換して、埋込みを行う。その結果、埋込み処理をした出力画素データ４３０は、図１１に示すように、
｛ａ７、ａ６、ａ５、ａ４、ｘ３、ｘ２、ｘ１、ｘ０｝
となる。
【００６２】
図１６は、本発明の第２の実施の形態における埋込み部の埋込み動作のタイミングチャートである。
【００６３】
埋込み処理部２１０は、入力画素データ６０２に対して、内部情報データ６０３を埋込み、出力画素データ６０４を生成する。より具体的には、埋込み処理部２１０は、入力画素データ６０５と内部情報データ６０７とを、クロック６００に同期して１クロックサイクルで取得する。図１に示した、本発明の第１の実施の形態の例では、埋込み処理部２１０は、入力画素データ６０５は、図１のメモリ１０３から取得し、内部情報データ６０７は、レジスタ１０２から取得する。次のクロックサイクルにおいて、埋込み処理部２１０は、図１１に示した埋込み処理を行い、出力画素データ６０５を出力する。同時にこのサイクルにおいて、埋込み処理部２１０は、次の入力画素データ６０６と内部情報データ６０８とを取得する。以下同様である。
【００６４】
このように、本形態の埋込み部１１０は、クロック６００に同期して、クロック１サイクル毎に埋め込み処理を行うことが出来る。図１７に示した、従来のＯＳＤ内蔵のプロセッサにおいては、内部情報取り出しが、１画像表示領域あたり、一つの内部情報データしか、出力出来ないのに比べ、本形態の埋込み部１１０では、１画像表示領域あたり、画像表示領域内の画素数分の内部情報データを出力することが出来る。
【００６５】
すなわち、本形態の埋込み部１１０では、従来に比して、単位時間当たり、格段に多くの内部情報データを取り出すことが出来る。したがって、画像処理装置１００のプログラム遷移に伴う、内部情報の変化の状態をより詳細に得ることが出来るため、デバッグ作業を効率よく行うことが出来る。
【００６６】
（第３の実施の形態）
図３は、本発明の第３の実施の形態における埋込み部１１０のブロック図である。図３において、図２と同様な構成要素については、同一の符号を付すことにより、説明を省略する。
【００６７】
本形態の埋込み部１１０は、埋込み処理部２１０と埋込み制御部２２０とを有する。埋込み処理部２１０は、入力画素データ２０１と内部情報データ２０２とを取得して、埋込み処理を行い、出力画素データ２０３を出力する。
【００６８】
埋込み制御部２２０は、埋込み処理部２１０が行う埋込み処理の形態を制御する。
【００６９】
一例として、８ビット構成の入力画素データ４個に、４ビット構成の内部情報データ１個を分散して埋め込む処理を説明する。
【００７０】
図１２は、本発明の第３の実施の形態における埋込み部の動作説明図である。本形態では、画像表示領域４００から４個づつ取り出した入力画素データ４１０
｛ａ７、ａ６、ａ５、ａ４、ａ３、ａ２、ａ１、ａ０｝、
入力画素データ４１１
｛ｂ７、ｂ６、ｂ５、ｂ４、ｂ３、ｂ２、ｂ１、ｂ０｝、
入力画素データ４１２
｛ｃ７、ｃ６、ｃ５、ｃ４、ｃ３、ｃ２、ｃ１、ｃ０｝、
及び、入力画素データ４１３
｛ｄ７、ｄ６、ｄ５、ｄ４、ｄ３、ｄ２、ｄ１、ｄ０｝
に対して、それぞれの最下位ビットを、内部情報データ４２０
｛ｘ３、ｘ２、ｘ１、ｘ０｝
の各ビットで置換して埋込みを行う。
【００７１】
埋込み後の出力画素データ４３０は、
｛ａ７、ａ６、ａ５、ａ４、ａ３、ａ２、ａ１、ｘ０｝、
出力画素データ４３１は、
｛ｂ７、ｂ６、ｂ５、ｂ４、ｂ３、ｂ２、ｂ１、ｘ１｝、
出力画素データ４３２は、
｛ｃ７、ｃ６、ｃ５、ｃ４、ｃ３、ｃ２、ｃ１、ｘ２｝、
及び、出力画素データ４３３は、
｛ｄ７、ｄ６、ｄ５、ｄ４、ｄ３、ｄ２、ｄ１、ｘ３｝
となる。
【００７２】
以上説明したように、本形態の埋込み部１１０によれば、１個の内部情報データ４２０は、４個の入力画素データ４１０〜４１３のそれぞれの最下位ビット位置に分散して埋め込まれる。この結果、内部情報データ４２０を埋め込んでも、表示装置に表示される画像の画質は、視覚的にはほとんど識別出来ないほどの変化しかなく、本発明の第２の実施の形態に比べて画質劣化を大幅に抑制出来る。
【００７３】
このように、本形態の埋込み部１１０によれば、専用の端子を必要とせず、表示画像の画質もほとんど損なうことなく、画像処理装置１００の内部情報を取り出すことが出来る。
【００７４】
なお、内部情報データ４２０が、８ビット構成ならば、８組の入力画素データに対して、同様の埋込み処理を行えばよい。また、内部情報データ４２０を埋め込む順序は、任意であって、外部での検出時に識別出来さえすれば良い。
【００７５】
（第４の実施の形態）
図４は、本発明の第４の実施の形態における埋込み部のブロック図である。図４において、図２及び図３と同様な構成要素については、同一の符号を付すことにより、説明を省略する。
【００７６】
本形態の埋込み部１１０は、埋込み設定部２３０をさらに有する。本形態では、埋込み処理部２１０に対して、埋込み制御部２２０が行う埋込み形態の制御を、埋込み設定部２３０に予め設定されているパラメータに従って実行することが出来る。すなわち、デバッグ等の操作前に、埋込み設定部２３０にパラメータを設定して、そのパラメータに従った埋込み形態での埋込み処理が実行出来る。
【００７７】
埋込み設定部２３０のパラメータの設定は、固定的であっても良いし、プログラムによって、図１に示したＣＰＵ１０１から可変的に設定しても良い。また、画像処理装置１００にごく少数の外部ピンを設けて、埋込み設定部２３０のパラメータを外部から設定しても良い。
【００７８】
（第５の実施の形態）
図５は、本発明の第５の実施の形態における埋込み部のブロック図である。図５において、図２及び図３と同様な構成要素については、同一の符号を付すことにより、説明を省略する。
【００７９】
本形態の埋込み部１１０では、埋込み制御部２２０は、内部状態データ２０４を参照して、埋込み処理部２１０の埋込み処理の形態を制御する。
【００８０】
内部状態データ２０４は、本形態の埋込み部１１０が実装される画像処理装置１００（図１）の動作状態を反映するデータである。本形態の埋込み部１１０は、例えば、画像処理装置１００が一定時間以上動作を行わない状態（ハングアップ状態）になった場合に、ハングアップが発生したことを、画像処理装置１００の出力を表示する画像表示装置の表示画像によって、監視者に知らせることが出来る。また、メモリ１０３から表示制御部１０４へのデータ転送において、ＤＭＡ（ダイレクトメモリアクセス）に異常が発生した場合や、所定の時間内に要求したでーた転送が実施されないような場合に、本形態の埋込み部１１０は、データ転送において異常が発生したことを、画像処理装置１００の出力を表示する画像表示装置の表示画像によって、監視者に知らせることが出来る。
【００８１】
この場合の、異常発生の通知方法の一つとして、画像処理装置１００は、発生した異常の種類を内部状態データ２０４に与え、そのデータにしたがって、埋込み設定部２３０は、異なる形態の埋込み制御を行う。
【００８２】
例えば、異常が発生した時には、最初の１秒間、埋込み制御部２２０は、全入力画素データ２０１の上位４ビットに「１」を埋込み、下位４ビットに内部情報データ２０２を埋め込む。次の１秒間に、埋込み制御部２２０は、全入力画素データ２０１の上位４ビットに「０」を埋込み、下位４ビットに内部情報データ２０２を埋め込む。この処理を繰り返すことにより、画像処理装置１００の出力を表示する画像表示装置は、「明」「暗」を繰り返し、監視者の注意を最大限に喚起出来る。同時に、内部情報データ２０２も入力画素データ２０１に埋め込んで、出力画素データ２０３として、外部で取り出すことが出来る。
【００８３】
あるいは、異常が発生した時には、入力画素データ２０１の上位４ビットに内部情報データ２０２を埋込み、異常が発生していない時には、入力画素データ２０１の下位４ビットに内部情報データ２０２を埋込んでも良い。この方法でも、埋込み処理による画質劣化を積極的に利用して、画像処理装置１００の異常発生を監視者に知らせることが出来る。
【００８４】
内部状態データ２０４を参照した結果、異常が発生していないと判明した時は、埋込み制御部２２０は、通常の形態の埋込み制御を行う。
【００８５】
（第６の実施の形態）
図６は、本発明の第６の実施の形態における埋込み部のブロック図である。図６において、図２と同様な構成要素については、同一の符号を付すことにより、説明を省略する。
【００８６】
本形態の埋込み部１１０は、埋込み処理部２１０と、選択部２４０と、選択制御部２５０とを有する。選択部２４０は、入力画素データ２０１と、埋込み処理部２１０が埋め込み処理をした中間画素データ２０５との、いずれかを選択して、出力画素データ２０３を生成する。選択制御部２５０は、選択部２４０が行う選択方法を制御する。
【００８７】
本形態の埋込み部１１０によれば、選択部２４０は、内部情報データ２０２を埋め込んだ入力画素データ２０１と、埋め込んでいない入力画素データ２０１とを選択出来るので、例えば、内部情報データ２０２を埋め込んだ入力画素データ２０１の表示領域を制限することが出来る。
【００８８】
図１３は、本発明の第６の実施の形態における埋込み済み画素の表示領域を制限した例示図である。図１３に示す画像表示領域４００において、斜線を施した画素は、埋込み処理をした画素であり、斜線を施していない白い画素は、埋込み処理をしていない画素である。
【００８９】
このように、本形態の埋込み部１１０は、埋込み処理によって画質が劣化した画素の表示領域を、例えば、画面の隅のほうに限定することが出来る。したがって、本発明の第２の実施の形態に比較して、画質劣化によって監視者が受ける視覚的な影響を低減出来る。
【００９０】
本形態の埋込み部１１０は、本発明の第３から第５の実施の形態と合体することが可能であり、合体した場合には、それぞれの実施の形態が持つ特徴をさらに付加出来る。
【００９１】
（第７の実施の形態）
図７は、本発明の第７の実施の形態における埋込み部のブロック図である。図７において、図２及び図６と同様な構成要素については、同一の符号を付すことにより、説明を省略する。
【００９２】
本形態の埋込み部１１０は、選択設定部２６０をさらに有する。
【００９３】
本形態では、選択制御部２５０は、選択部２４０に対して行う選択の制御を、選択設定部２６０に予め設定されているパラメータに従って実行することが出来る。すなわち、選択制御部２５０は、埋め込み処理をした画素の表示領域を、事前に指定したパラメータによって選択することが出来る。
【００９４】
選択設定部２６０のパラメータの設定は、固定的であっても良いし、プログラムによって、図１に示したＣＰＵ１０１から可変的に設定しても良い。また、画像処理装置１００にごく少数の外部ピンを設けて、選択設定部２６０のパラメータを外部から設定しても良い。
【００９５】
（第８の実施の形態）
図８は、本発明の第８の実施の形態における埋込み部のブロック図である。図８において、図２及び図６と同様な構成要素については、同一の符号を付すことにより、説明を省略する。
【００９６】
本形態の埋込み部１１０では、選択制御部２５０は、内部状態データ２０４を参照して、選択部２４０が行う選択処理の形態を制御する。
【００９７】
内部状態データ２０４は、本形態の埋込み部１１０が実装される画像処理装置１００の動作状態を反映するデータである。本形態によれば、埋込み部１１０は、内部状態データ２０４を参照して、画像処理装置１００の内部状態に対応して、埋込み済み画素の表示領域を選択出来る。さらには、本形態の埋込み部１１０を、本発明の第３から第５の実施の形態と合体して実装すれば、画像処理装置１００に異常が発生した時の監視者への通知を、より効果的に実行出来る。
【００９８】
内部状態データ２０４を参照した結果、異常が発生していないと判明した時は、選択制御部２５０は、通常の形態の選択処理を行う。
【００９９】
（第９の実施の形態）
図９は、本発明の第９の実施の形態における埋込み部のブロック図である。図９において、図２と同様な構成要素については、同一の符号を付すことにより、説明を省略する。
【０１００】
本形態の埋込み部１１０は、埋込み処理部２１０とセレクタ２０６とを有する。セレクタ２０６は、複数の内部情報データ２０２ａ〜２０２ｎから、１つ以上の内部情報データを選択する。埋込み処理部２１０は、セレクタ２０６が選択した内部情報データを、入力画素データ２０１に埋め込む。
【０１０１】
図１４は、本発明の第９の実施の形態における埋込み部の動作説明図である。図１４を参照して、図９に示す本形態の埋込み部１１０の動作を説明する。
【０１０２】
図１４に示す例では、各画素データは１６ビット構成であり、各内部情報データは４ビット構成であるとしている。
【０１０３】
セレクタ２０６は、複数の内部情報データ２０２ａ〜２０２ｎから、内部情報データ５２０
｛ｘ３、ｘ２、ｘ１、ｘ０｝
と、内部情報データ５２１
｛ｙ３、ｙ２、ｙ１、ｙ０｝
の、２個を選択する。図１４に示す例では、これを入力画素データ５１０の下位８ビットに埋め込む。
【０１０４】
すなわち、入力画素データ５１０
｛ａ１５、ａ１４、ａ１３、ａ１２、ａ１１、ａ１０、ａ９、ａ８、ａ７、ａ６、ａ５、ａ４、ａ３、ａ２、ａ１、ａ０｝
の下位８ビットを内部情報データ５２０、５２１で置換し、出力画素データ５３０
｛ａ１５、ａ１４、ａ１３、ａ１２、ａ１１、ａ１０、ａ９、ａ８、ｙ３、ｙ２、ｙ１、ｙ０、ｘ３、ｘ２、ｘ１、ｘ０｝
を生成する。
【０１０５】
このように、画素データが１６ビット構成の場合には、１個の画素データに対して、２個の４ビット構成の内部情報データを埋め込むことが出来る。このようにしても、埋込み後の画像の画質劣化は視覚的に許容出来る範囲にある。
【０１０６】
さらに、図９の埋込み処理部２１０に、本発明の第３の実施の形態の埋込み制御部２２０を付ければ、図１５に示すような埋込み処理も可能となる。
【０１０７】
図１５は、本発明の第９の実施の形態における埋込み部の動作説明図である。図１５に示す例では、セレクタ２０６は、複数の内部情報データ２０２ａ〜２０２ｎから、内部情報データ５２０
｛ｘ３、ｘ２、ｘ１、ｘ０｝
と、内部情報データ５２１
｛ｙ３、ｙ２、ｙ１、ｙ０｝
の、２個を選択し、これを４個の画素データに埋め込む。
【０１０８】
すなわち、入力画素データ５１０
｛ａ１５、ａ１４、・・・ａ３、ａ２、ａ１、ａ０｝、
入力画素データ５１１
｛ｂ１５、ｂ１４、・・・ｂ３、ｂ２、ｂ１、ｂ０｝、
入力画素データ５１２
｛ｃ１５、ｃ１４、・・・ｃ３、ｃ２、ｃ１、ｃ０｝、
及び、入力画素データ５１３
｛ｄ１５、ｄ１４、・・・ｄ３、ｄ２、ｄ１、ｄ０｝
の、それぞれの下位２ビットを、内部情報データ５２０、５２１のビットで置換し、出力画素データ５３０
｛ａ１５、ａ１４、・・・ａ３、ａ２、ｙ０、ｘ０｝、
出力画素データ５３１
｛ｂ１５、ｂ１４、・・・ｂ３、ｂ２、ｙ１、ｘ１｝、
出力画素データ５３２
｛ｃ１５、ｃ１４、・・・ｃ３、ｃ２、ｙ２、ｘ２｝、
及び、出力画素データ５３３
｛ｄ１５、ｄ１４、・・・ｄ３、ｄ２、ｙ３、ｘ３｝
を生成する。
【０１０９】
以上説明したように、本形態の埋込み部１１０によれば、２個の内部情報データは、４個の画素データの下位２ビット位置に分散して埋め込まれる。この結果、内部情報データを埋め込んでも、表示装置に表示される画像の画質は、視覚的にはほとんど識別出来ないほどの変化しかなく、図１４に示した本形態の例に比べて画質劣化を大幅に抑制出来る。
【０１１０】
このように、本形態の埋込み部１１０によれば、専用の端子を必要とせず、表示画像の画質もほとんど損なうことなく、画像処理装置１００の内部情報を取り出すことが出来る。
【０１１１】
（第１０の実施の形態）
図１０は、本発明の第１０の実施の形態における内部情報監視システムのブロック図である。図１０において、図１と同様な構成要素については、同一の符号を付すことにより、説明を省略する。
【０１１２】
本形態の内部情報監視システムは、画像処理装置１００、外部入力部３３０、画像表示装置３１０、及び、内部情報抽出・解析装置３２０を備え、内部情報抽出・解析装置３２０は、画像蓄積部３２１、内部情報抽出部３２２、及び、解析部３２３を有する。
【０１１３】
外部入力部３３０は、画像処理装置１００の埋込み部１１０へ、埋込み制御用パラメータ、あるいは、選択制御用パラメータを外部から入力するためのものである。
【０１１４】
画像処理装置１００は、本発明の第１の実施の形態で説明した画像処理装置１００である。埋込み部１１０は、本発明の第２〜９の実施の形態のいずれの埋込み部１１０を適用しても良い。
【０１１５】
次に、本形態の内部情報監視システムのデバッグ時における動作の概要を説明する。
【０１１６】
画像処理装置１００のデバッグ時において、デバッグに必要な画像処理装置１００の内部情報データは、レジスタ１０２に格納されており、通常の画像データは、メモリ１０３に格納されている。埋込み部１１０は、内部情報データを、画像データの各画素に埋め込む。表示制御部１０４は、内部情報データの埋込み処理を施した画像データに対して、同期信号の付与処理等を行ない、出力画像１０６として出力する。
【０１１７】
出力画像１０６は、画像表示装置３１０に入力されて表示され、同時に、内部情報抽出・解析装置３２０の画像蓄積部３２１に蓄積記録される。
【０１１８】
内部情報抽出・解析装置３２０において、内部情報抽出部３２２は、画像蓄積部３２１から画素データを読み出し、あらかじめ定められたルールに従って、画素データに埋め込まれている内部情報データを抽出する。抽出された内部情報データは、解析部３２３において解析され、デバッグ作業が行われる。
【０１１９】
このように、本形態の内部情報監視システムによれば、画像処理装置１００は、新たな端子を設けることなく、デバッグに必要な内部情報データを、画像データに埋め込んで外部に出力することが出来る。したがって、出力された画像データから埋め込まれた内部情報データを抽出して、デバッグ作業を行うことが出来る。
【０１２０】
以上説明したように、本発明の画像処理装置１００は、内部情報データの埋込み処理を行う、埋込み部１１０を備えていることが肝要であって、その他の構成要素は、画像処理装置１００の処理目的によって、適宜変更しても良い。また、画像処理装置１００の構成を適宜変更しても良い。要するに、本発明の趣旨を逸脱しない限りにおいて、種々の変更が可能である。
【産業上の利用可能性】
【０１２１】
本発明に係わる画像処理装置は、例えば、携帯電話、ＤＶＤ装置、ムービーカメラ等、各種映像機器とその応用分野において利用出来る。
【図面の簡単な説明】
【０１２２】
【図１】本発明の第１の実施の形態における画像処理装置のブロック図
【図２】本発明の第２の実施の形態における埋込み部のブロック図
【図３】本発明の第３の実施の形態における埋込み部のブロック図
【図４】本発明の第４の実施の形態における埋込み部のブロック図
【図５】本発明の第５の実施の形態における埋込み部のブロック図
【図６】本発明の第６の実施の形態における埋込み部のブロック図
【図７】本発明の第７の実施の形態における埋込み部のブロック図
【図８】本発明の第８の実施の形態における埋込み部のブロック図
【図９】本発明の第９の実施の形態における埋込み部のブロック図
【図１０】本発明の第１０の実施の形態における内部情報監視システムのブロック図
【図１１】本発明の第２の実施の形態における埋込み部の動作説明図
【図１２】本発明の第３の実施の形態における埋込み部の動作説明図
【図１３】本発明の第６の実施の形態における埋込み済み画素の表示領域を制限した例示図
【図１４】本発明の第９の実施の形態における埋込み部の動作説明図
【図１５】本発明の第９の実施の形態における埋込み部の動作説明図
【図１６】本発明の第２の実施の形態における埋込み部の埋込み動作のタイミングチャート
【図１７】（ａ）ＯＳＤ内蔵プロセッサにおける、内部情報データ取り出しのタイミングチャート  （ｂ）ＯＳＤ内蔵プロセッサにより取り出された内部情報データ「１０」の表示例
【符号の説明】
【０１２３】
１００ 画像処理装置
１０１ ＣＰＵ
１０２ レジスタ
１０３ メモリ
１０４ 表示制御部
１０５ バス
１１０ 埋込み部
２０１ 入力画素データ
２０２ 内部情報データ
２０３ 出力画素データ
２１０ 埋込み処理部
２２０ 埋込み制御部
２３０ 埋込み設定部
２４０ 選択部
２５０ 選択制御部
２６０ 選択設定部
２０６ セレクタ
３１０ 画像表示装置
３２０ 内部情報抽出・解析装置
３２１ 画像蓄積部
３２２ 内部情報抽出部
３２３ 解析部
３３０ 外部入力部
４００ 画像表示領域
１０ クロック
１１ 同期信号
１２ 画素データ
１３ 内部情報データ
１４ 文字図形画素データ
１５ 出力画素データ
２０ 画像表示領域
２１ 表示文字
【図１】
2005107850.tif 000003
【図２】
2005107850.tif 000004
【図３】
2005107850.tif 000005
【図４】
2005107850.tif 000006
【図５】
2005107850.tif 000007
【図６】
2005107850.tif 000008
【図７】
2005107850.tif 000009
【図８】
2005107850.tif 000010
【図９】
2005107850.tif 000011
【図１０】
2005107850.tif 000012
【図１１】
2005107850.tif 000013
【図１２】
2005107850.tif 000014
【図１３】
2005107850.tif 000015
【図１４】
2005107850.tif 000016
【図１５】
2005107850.tif 000017
【図１６】
2005107850.tif 000018
【図１７】
2005107850.tif 000019