(57)【要約】【課題】画面全体の階調の忠実な再現性が大きく損なわれることなく、画面全体として高い精度でリニアリティ補正を行う。【解決手段】分布抽出回路４１、階調補正回路４２および出力制御回路４３を有する。分布抽出回路４１は、ＲＧＢ信号から１画面分の画素データを取得し、そのサブフィールド（単位時間）の使用頻度分布を抽出する。階調補正回路４２は、たとえば最大使用頻度の単位時間を分布内で特定し、その使用頻度を低減する階調補正を行う。出力制御回路４３は、補正後の分布抽出を再度行わせて分布全体の均一性が向上したことを確認し、その場合に限って補正後の画像データに出力許可を与える。この制御では、階調補正により他のサブフィールドの使用頻度が極端に増大しないので、予期せぬリニアリティ低下を防止できる。【選択図】  図６
2005003973.tif 000002
【特許請求の範囲】
【請求項１】
複数の単位時間で１画面の表示時間を時分割し、前記複数の単位時間の組み合わせによって画素データごとに決められた時間で複数の画素を発光させ、前記１画面を階調表示するディスプレイ装置であって、
前記１画面分の画素データを入力し、当該画素データの階調から１画面分の前記単位時間の使用頻度分布を抽出する分布抽出回路と、
前記使用頻度分布から単位時間を特定し、当該特定した単位時間の使用頻度を低減する階調補正を前記１画面分の画素データに施す階調補正回路と、
前記階調補正により前記使用頻度分布の全体の均一性が向上した場合に、当該階調補正後の画像データの出力を許可する出力制御回路と、を有するディスプレイ装置。
【請求項２】
前記階調補正回路は、前記特定した単位時間を使用している画素データの現在の階調を、前記特定した単位時間を使用しない階調であって現在の階調との階調差が所定の許容範囲内に収まる近似階調に画素ごとにシフトする請求項１に記載のディスプレイ装置。
【請求項３】
前記階調補正回路は、前記階調のシフトを複数の画素の配列内で順次行うごとに、前記近似階調の探索の向きを高階調側と低階調側で交互に切り換える請求項２に記載のディスプレイ装置。
【請求項４】
前記階調補正回路が、直列に接続されている複数の単位補正回路を有し、
前記出力制御回路は、前記複数の単位補正回路から複数の画像データを入力し、前記均一性が向上した画像データを選択し出力させる請求項１に記載のディスプレイ装置。
【請求項５】
前記階調補正回路が、並列に接続され、階調補正のパラメータが異なる複数の単位補正回路を有し、
前記出力制御回路が、前記複数の単位補正回路から複数の画像データを入力し、前記均一性が向上した画像データを選択し出力させる請求項１に記載のディスプレイ装置。
【請求項６】
１画面の表示時間を構成する複数の単位時間の使用頻度分布を変えることにより、入力画像の階調レベルのリニアリティを補正する画像補正装置であって、
前記１画面分の画素データを入力し、当該画素データの階調から１画面分の前記単位時間の使用頻度分布を抽出する分布抽出回路と、
前記使用頻度分布から単位時間を特定し、当該特定した単位時間の使用頻度を低減する階調補正を前記１画面分の画素データに施す階調補正回路と、
前記階調補正により前記使用頻度分布の全体の均一性が向上した場合に、当該階調補正後の画像データの出力を許可する出力制御回路と、を有する画像補正装置。
【請求項７】
１画面の表示時間を構成する複数の単位時間の使用頻度分布を変えることにより、入力画像の階調レベルのリニアリティを補正する画像補正方法であって、
前記１画面分の画素データを取得し、当該１画面分の画素データの階調から前記単位時間の使用頻度分布を抽出する第１ステップと、
前記使用頻度分布から単位時間を特定し、画素データの階調が前記特定した単位時間を使用しているかを検出する第２ステップと、
画素データの現在の階調を基点に前記特定した単位時間を含まないで実現できる近似階調を探索し、当該近似階調と現在の階調との階調差が許容範囲内か否かを調べる第３ステップと、
前記階調差が前記許容範囲内となる近似階調に現在の階調をシフトさせる第４ステップと、
前記階調のシフトにより前記使用頻度分布の均一性が向上した場合に、当該階調シフト後の画素データの出力を許可する第５ステップと、を含む画像補正方法。
【請求項８】
前記第２ステップで前記使用頻度を低減すべき単位時間が検出されなくなるまで前記第２〜第４ステップを複数回繰り返し、
前記第３ステップごとに、前記基点となる階調に対する前記近似階調の大小関係を監視し、当該大小関係に応じてつぎの補正により前記階調差が小さくなる向きに階調を探索する請求項７に記載の画像補正方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、たとえばＰＤＰ（プラズマディスプレイパネル）のように複数の単位時間（いわゆるサブフィールド）を組み合わせた時間により各画素を発光させて階調表現するディスプレイ装置、および、これに用いる画像補正装置と画像補正方法に関する。
【０００２】
【従来の技術】
近年、ＰＤＰなどの高輝度で薄型のディスプレイ装置が注目されている。ＰＤＰでは、ＬＣＤなどの光変調型のディスプレイとは異なり、有機ＥＬパネルと同様、発光時間を制御する駆動方法により階調表現する。
ＰＤＰは、動作方式の違いにより基本的特性が異なるＡＣ型とＤＣ型の２方式に分けられる。ＡＣ型ＰＤＰでは、たとえば２５６階調等の表示が可能なサブフィールド駆動法が提案されている。このサブフィールド駆動法として、ＡＤＳサブフィールド法（アドレス・表示分離型駆動法）が知られている（特許文献１および２参照）。
【０００３】
図１２に、ＡＤＳサブフィールド法の動作シーケンス（表示時間）を模式的に示す。
画像信号を４ビットのディジタル信号「Ｂ３Ｂ２Ｂ１Ｂ０」とすると、１フィールドをたとえば４つのサブフィールドに分割し、４つの各サブフィールドに画像信号の各ビットを割り当て、これにより１６階調の画像表示を行っている。すなわち、発光時間が最大のサブフィールドＳＦ３ではすべての画素のうち、４ビットで表した画像信号のディジタル階調値が８以上の画素、すなわち最上位ビットＢ３が「１」の画素について８回の放電（発光）が行われる。
同様につぎに発光時間が長いサブフィールドＳＦ２ではすべての画素のうち、４ビットで表した画像信号のディジタル階調値の上位から２番目のビットＢ２が「１」の画素については、さらに４回の発光が行われる。同様の動作を残りの２つのサブフィールドＳＦ１とＳＦ０について行う。最も輝度の高い画素については合計で１５（＝８＋４＋２＋１）回の発光が行われ最高輝度が得られる。最も輝度の低い画素では１回の発光も行われず、これが最低輝度を表すことになる。
【０００４】
このように、各画素での４つのサブフィールドでの発光回数の合計は、ディジタル信号の値に応じて０回から１５回のいずれかとなり、ディジタル信号に対応した輝度が観測される。
このような駆動方式（ＡＤＳサブフィールド法）を採用することにより、全体の時間における各画素あたりの発光時間比率を高めることができ、高輝度が得られる。また電極に印加するパルス幅を広くすることができ、安定した放電が可能となることから、ＡＤＳサブフィールド法はＰＤＰの駆動方式として広く用いられている。
【０００５】
ＡＤＳサブフィールド法によって多階調のカラープラズマディスプレイ表示をした場合、サブフィールドの切り替わりで階調歪みが生じ易いという問題点があった。たとえば、自然画表示を行った場合、「青空」などのように表示面積が大きく、かつ表示階調値が小さい部分において、階調歪みによる輝度が変化する画質障害（以下、輪郭画像という）が生じ、画像表示品質を低下させることがあるという問題点があった。
その原因の１つに、各サブフィールドの最初の発光が書き込み動作を兼ねている仕様にもとづくものがある（たとえば、特許文献３参照）。より詳細には、各サブフィールドの最初の発光が書き込み動作を兼ねていると、各サブフィールドの先頭の書き込みパルスによる発光量が維持パルスによる発光量と異なる場合があり、その場合に、階調表示の直線性（リニアリティ）が損なわれてしまう。これを解決する方法として、変換テーブルを用いて発光回数を調整する方法が上記特許文献３で提案されているほか、同様に発光回数を調整する他の方法が、たとえば特許文献４で提案されている。
【０００６】
階調歪みによる画質低下の他の原因に、電源そのものの供給能力の低下、駆動回路の電力供給能力の低下、あるいは、パネルに印刷されている電極部でのインピーダンスを介した電源供給能力の低下などの影響によって表示画像のリニアリティが低下することがある（たとえば、特許文献５参照）。たとえば、画像信号の１フィールド分の階調レベルの組み合わせによっては、あるサブフィールドを発光させる画素数が極端に多くなり、そのサブフィールド発光時間における電源への負荷が瞬間に増大することがある。その場合、上述した電源、駆動回路あるいはパネル側での電源供給能力の低下が原因で電源の供給が不十分となり、予定していた輝度での発光ができなくなり、表示画像のリニアリティが低下する。
【０００７】
この原因によるリニアリティ改善方法として、上記特許文献５には、リニアリティが悪化する部分を抽出して発光パルス使用頻度を制御する手法が開示されている。より詳細には、特許文献５の第４〜５頁に記載されているように、１フィールド平均の画素データとして表示率を計算し、表示率に応じて予め決められた割合で必要な部分のパルス使用頻度を増加させて階調低下部分を補正している。
【０００８】
また、他の方法として、リニアリティ低下部を抽出すると、リニアリティ良好部と同じ階調に映像信号をシフトして、リニアリティのよい階調に変換するといった手法が知られている（たとえば、特許文献６参照）。
【０００９】
さらに、リニアリティ低下部において周辺の平均輝度を算出して、リニアリティ低下部の輝度を平均輝度に変換する手法や、ランダムノイズを加減算することにより、階調歪みによる不要な輪郭画像を拡散によりぼかして階調歪みを目立たせないようにする手法が知られている（たとえば、特許文献７参照）。
【００１０】
【特許文献１】
特開平４−１９５０８７号公報
【特許文献２】
特開平４−１９５０８８号公報
【特許文献３】
特開平８−１４６９１４号公報（第２〜第３頁等）
【特許文献４】
特開平８−１６０９１４号公報（第４〜第５頁等）
【特許文献５】
特開平１０−０３９８２９号公報（第３頁等）
【特許文献６】
特開平１０−４２１３７号公報（第６頁等）
【特許文献７】
特開平１０−３９８３３号公報（第４〜第６頁等）
【００１１】
【発明が解決しようとする課題】
ところが、上記した特許文献５〜７に記載の方法では、それぞれ以下に示す課題があった。
【００１２】
特許文献５に記載された方法では、特許文献５の第２図に示されるように、表示率に応じて第１〜第４ブロックが決められ、それに対応じてルックアップテーブル（ＬＵＴ）内で予め決められた補正量だけ階調補正が行われる。このため、この予め決められた補正量より細かな制御ができない。また、リニアリティが低下する部分のパルス数を増やして輝度低下を補うと、さらに電源やその供給経路の能力を超えて負荷が増大し電源ロスが生じることから、余り好ましい対処方法と言えない。
【００１３】
特許文献６に記載された方法では、本来必要な輝度が得られない。つまり、輝度が高くなる方向に補正されるか、低くなる方向に補正されるかの２種類の対応があるが、いずれの場合でも輝度をシフトした部分は本来の輝度から大きくずれるので、画面全体の階調の忠実な再現性が大きく損なわれてしまう。また、階調分布の検出が限られた領域でのみ行われるので、その領域の階調変化（輝度シフト）により他の領域でリニアリティが低下するおそれがある。
【００１４】
特許文献７に記載された方法では、階調歪みによる不要な像の周囲に輝度補正をかけるため、上記特許文献６に記載の方法に比べ画像全体の階調の再現性は高いが、輝度補正の結果、画面全体のサブフィールド分布が変化し、他の箇所でリニアリティが低下する可能性があり、この意味で、高い精度で画面全体のリニアリティの補正ができない。
【００１５】
本発明の目的は、画面全体の階調の忠実な再現性が大きく損なわれることなく、画面全体として高い精度でリニアリティ補正が可能なディスプレイ装置、画像補正装置および画像補正方法を提供することにある。
【００１６】
【課題を解決するための手段】
本発明に係るディスプレイ装置は、複数の単位時間で１画面の表示時間を時分割し、前記複数の単位時間の組み合わせによって画素データごとに決められた時間で複数の画素を発光させ、前記１画面を階調表示するディスプレイ装置であって、前記１画面分の画素データを入力し、当該画素データの階調から１画面分の前記単位時間の使用頻度分布を抽出する分布抽出回路と、前記使用頻度分布から単位時間を特定し、当該特定した単位時間の使用頻度を低減する階調補正を前記１画面分の画素データに施す階調補正回路と、前記階調補正により前記使用頻度分布の全体の均一性が向上した場合に、当該階調補正後の画像データの出力を許可する出力制御回路と、を有する。
前記階調補正回路は、好適に、前記特定した単位時間を使用している画素データの現在の階調を、前記特定した単位時間を使用しない階調であって現在の階調との階調差が所定の許容範囲内に収まる近似階調に画素ごとにシフトする。
さらに、前記階調補正回路は、好適に、前記階調のシフトを複数の画素の配列内で順次行うごとに、前記近似階調の探索の向きを高階調側と低階調側で交互に切り換える。
【００１７】
本発明に係る画像補正装置は、１画面の表示時間を構成する複数の単位時間の使用頻度分布を変えることにより、入力画像の階調レベルのリニアリティを補正する画像補正装置であって、前記１画面分の画素データを入力し、当該画素データの階調から１画面分の前記単位時間の使用頻度分布を抽出する分布抽出回路と、前記使用頻度分布から単位時間を特定し、当該特定した単位時間の使用頻度を低減する階調補正を前記１画面分の画素データに施す階調補正回路と、前記階調補正により前記使用頻度分布の全体の均一性が向上した場合に、当該階調補正後の画像データの出力を許可する出力制御回路と、を有する。
【００１８】
上記構成のディスプレイ装置および画像補正装置によれば、分布検出回路に１つのフレームまたはフィールド（１画面）分の画素データが入力されると、当該分布検出回路は、入力された画素データから１画面分の単位時間（いわゆるサブフィールド）の使用頻度分布を抽出する。この１画面分の単位時間の使用頻度分布を検出結果は、階調補正回路に送られ、この結果を元にリニアリティを補正するための階調補正が実行される。より詳細には、階調補正回路は、単位時間の使用頻度を低減するとリニアリティが補正される単位時間を特定し、その使用頻度を低下させる階調補正を行う。このとき、出力制御回路により１画面分の単位時間の使用頻度分布全体の均一性が監視されており、均一性が高められる場合のみ、階調補正後の画素データの出力が許可される。
また、階調の変化量が許容範囲内に収められる制御がなされた場合、元の画像（画素データ）の階調と殆ど変わらない階調の画像（画素データ）が階調補正回路から出力される。
【００１９】
本発明に係る画像補正方法は、１画面の表示時間を構成する複数の単位時間の使用頻度分布を変えることにより、入力画像の階調レベルのリニアリティを補正する画像補正方法であって、前記１画面分の画素データを取得し、当該１画面分の画素データの階調から前記単位時間の使用頻度分布を抽出する第１ステップと、前記使用頻度分布から単位時間を特定し、画素データの階調が前記特定した単位時間を使用しているかを検出する第２ステップと、画素データの現在の階調を基点に前記特定した単位時間を含まないで実現できる近似階調を探索し、当該近似階調と現在の階調との階調差が許容範囲内か否かを調べる第３ステップと、前記階調差が前記許容範囲内となる近似階調に現在の階調をシフトさせる第４ステップと、前記階調のシフトにより前記使用頻度分布の均一性が向上した場合に、当該階調シフト後の画素データの出力を許可する第５ステップと、を含む。
好適に、前記第２ステップで前記使用頻度を低減すべき単位時間が検出されなくなるまで前記第２〜第４ステップを複数回繰り返し、前記第３ステップごとに、前記基点となる階調に対する前記近似階調の大小関係を監視し、当該大小関係に応じてつぎの補正により前記階調差が小さくなる向きに階調を探索する。
【００２０】
この画像補正方法では、第１ステップにおいて単位時間の使用頻度分布が検出されると、これを元に第２〜第４ステップにおいて階調補正が実行される。より詳細には、まず、第２ステップにおいて使用頻度を低減させるべき特定の単位時間を含むか否かが検出され、含む場合は、つぎの第３ステップにおいて、当該特定の単位時間を含まないで実現できる階調の探索が行われる。そして、探索により近似階調が見つかると、その近似階調と現在の階調の階調差が許容範囲内であるかどうかが調べられる。許容範囲内と判断されると、第４ステップにおいて、新たな近似階調へのシフトを実行する。この階調シフトは特定の画面領域に限定されない。
第５ステップでは、使用頻度分布の均一性判断が行われ、均一性が向上した場合のみ、当該階調シフト後の画素データが出力される。
複数回の階調補正を繰り返す際に探索の向きが指定される場合、階調差が画像の忠実性を損ねない許容範囲内に常に収まる。
【００２１】
【発明の実施の形態】
本発明の実施の形態では、ランダム発生回路ではなく誤差拡散の一種ではあるが、全体のサブフィールドの使用頻度分布をみて使用頻度が高いサブフィールドを個々に低減することができるリニアリティ改善手法を提案する。
すなわち、本発明の実施の形態では、画面内の映像データにより各サブフィールドの使用頻度分布を抽出する回路を持ち、高い使用頻度のサブフィールドが存在すれば、当該サブフィールドの使用頻度を平滑化（低減）するとともに、他のサブフィールドの使用頻度も監視して、他のサブフィールドの使用頻度が増加することによって、これに起因したリニアリティ低下が起きないような誤差拡散を行い、その結果、画面全体としてリニアリティを改善する。
【００２２】
以下、アドレス・表示分離型駆動法（ＡＤＳサブフィールド法）により駆動するＰＤＰ（プラズマディスプレイパネル）を有するディスプレイ装置を例として、本発明の実施の形態をより詳細に説明する。
【００２３】
［第１の実施の形態］
図１に、本実施の形態のディスプレイ装置の構成を示す。
図１に図解したディスプレイ装置１は、ガンマ補正回路２、誤差拡散およびディザ回路３、リニアリティ補正回路４、ＰＤＰ５を有する。なお、この図１には、各回路２〜４以外の信号処理回路、信号処理時に画素データを１補正対象画面（１フィールドあるいは１フレーム）単位で一時保持する画像メモリ、ＰＤＰ５の駆動回路、電源、および制御回路等は省略されている。
【００２４】
ガンマ補正回路２に入力される信号は、ＲＧＢの映像信号である。ＰＤＰ固有の入出力輝度特性（入力データの輝度値に対する発光輝度）は直線、もしくは、ほぼ直線となる特性である。このため、ガンマ補正回路２の入出力特性は、たとえば図２に示す特性となる。
ＰＤＰ固有の入出力輝度特性は、陰極線管（ＣＲＴ）タイプのディスプレイ装置の入出力輝度特性と異なっている。ところが、現状のテレビジョン放送では、ディスプレイ装置がＣＲＴを用いたディスプレイ装置を想定し、画像表示側の入出力輝度特性を相殺するよう画像送出側でガンマ補正を施している。図２に示す補正カーブは、送信されてくるＲＧＢ信号に画像送出側で施されたガンマ補正をＰＤＰディスプレイ装置（画像表示側）で戻すための逆補正カーブである。ガンマ補正後のＲＧＢ信号は、誤差拡散およびディザ回路３に送られる。
【００２５】
誤差拡散およびディザ回路３は、図２に示す特性のガンマ補正を行う際に低階調でのビット精度が足りなくなるおそれがあることから、これを解決するために必要になる回路であり、たとえば、８ビットのＲＧＢ信号を１０数ビットにして階調表現能力を高める機能がある。この低階調でのビット精度不足が問題とならない場合、誤差拡散およびディザ回路３を省略することができる。高階調化されたＲＧＢ信号はリニアリティ補正回路４に送られ、リニアリティ補正後にＰＤＰ５に入力され、画像表示に供せられる。このリニアリティ補正については、後述する。
【００２６】
ＰＤＰ５は、よく知られているように、隔壁で仕切られた各空間にプラズマ放電用のガスが封入され、個々の空間に対応してマトリクス状に配列された画素が形成されている。ＲＧＢの色配列に応じて、３個に１つの割合で同じ色により発光する画素が規定されている。以下、ＲＧＢ信号のある１色の信号にもとづくパネル駆動についてのみ述べるが、他の色信号による駆動についても同様である。
【００２７】
ＡＤＳサブフィールド法においては、１つの連続した走査画面（１フレームまたは１フィールド）の表示時間は、所定数の単位時間（以下、単にサブフィールドという）で構成されている。ＮＴＳＣ表示方式では２つのフィールドで１フレームが構成され、その各フィールド期間が所定数のサブフィールドで構成される。
【００２８】
図３に、ＮＴＳＣ表示方式に対応した本実施の形態における１フィールド期間を模式的に示す。ここでは、１フィールド期間が（ｎ＋１）個のサブフィールドＳＦ０〜ＳＦｎで構成されている。サブフィールドＳＦ０〜ＳＦｎのそれぞれは、リセットパルスを印加するリセット期間（図示省略）を先頭に、アドレス期間およびサステイン期間により構成されている。
ＡＤＳサブフィールド法では、各サステイン期間の放電時間の総和が画素の階調表示を規定する。サステイン期間の放電時間は放電パルス（以下、サステインパルスともいう）の数に比例する。たとえば、放電パルス数の割合をＳＦ０：ＳＦ１：ＳＦ２：ＳＦ３：…＝１：２：４：８：…といった２のべき乗で変化させる方法がある。また、最近では放電パルス数の割合を、たとえばＳＦ０：ＳＦ１：ＳＦ２：ＳＦ３：ＳＦ４：ＳＦ５：…＝１：２：３：４：５：７：…といった２のべき乗以外の組み合わせで変化させる方法も一般的になっている。
【００２９】
各サステイン期間に放電を起こさせるか否かは、その前のアドレス期間で、行方向に配線された画素内の電極部に所定の閾値以上の電荷量を有する壁電荷（Ｑ＋）が形成されているか否かで決まる。つまり、上記（ｎ＋１）個のサブフィールドを如何なる組み合わせで画像表示に使用するか否かのアドレッシングは、放電維持に十分な上記壁電荷（Ｑ＋）と、放電維持ができない上記閾値より少ない電荷量の壁電荷（Ｑ−）との２つの電荷状態のマッピングを画素配列上に行う制御であると言える。
【００３０】
このようなアドレッシングを行うための電圧を印加する電極の配線構造の一例を、図４に示す。また、図５（Ａ）〜図５（Ｇ）に、１サブフィールド内のパルス印加のタイミングチャートの一例を示す。
図４に例示したＰＤＰ５では、水平方向（Ｘ方向）に維持電極Ｘ１，Ｘ２，Ｘ３，…，Ｘｍ−１，Ｘｍ（以下、Ｘ電極ともいう）とＹ走査電極Ｙ１，Ｙ２，Ｙ３，…，Ｙｍ−１，Ｙｍ（以下、Ｙ電極ともいう）とを交互に配線させ、垂直方向（Ｙ方向）にアドレス電極Ａ１，Ａ２，Ａ３，…，Ａｎ−１，Ａｎ（以下、Ａ電極ともいう）を配線させている。Ｘ電極は共通の電位で制御されることから「共通電極」と称されることがある。図４の構成例では、Ｘ電極とＹ電極とを共通のドライバ、すなわちＹ走査・維持電極ドライバ６Ｂにより駆動し、Ａ電極をアドレス電極ドライバ６Ａにより駆動する。２つのドライバ６Ａと６Ｂは、リニアリティ補正後の画素データが重畳されたＲＧＢ信号を受けた制御回路７により制御される。
【００３１】
Ｘ電極（維持電極）は、図５（Ｇ）に示すように、上記リセット期間で相対的に低いリセットレベル「ＸＬ」をとり、アドレス期間およびサステイン期間で相対的に高い放電状態維持のレベル「ＸＨ」をとる。
Ｙ電極（Ｙ走査電極）は、図５（Ｄ）〜図５（Ｆ）に示すように、リセット期間中は上記維持電極のリセットレベル「ＸＬ」との電位差で壁電荷（Ｑ＋）と（Ｑ−）がすべて消去されるように相対的に高いレベル「ＹＨ」をとる。アドレス期間では、相対的に低いレベル「ＹＬ」の選択パルスＹＰが各行のアドレス期間Ｔａ１，Ｔａ２，…，Ｔａｍごとに順次シフトする。また、サステイン期間では、すべてのＹ電極にサステインパルスＳＰが所定の数だけ一定の周期で印加される。
【００３２】
図５（Ｄ）に示すようにＹ１電極に選択パルスＹＰが印加され最初の行が選択されているアドレス期間を「Ｔａ１」、図５（Ｅ）に示すようにＹ２電極に選択パルスＹＰが印加され２番目の行が選択されているアドレス期間を「Ｔａ２」、…、図５（Ｆ）に示すようにＹｍ電極に選択パルスＹＰが印加され最終の行が選択されているアドレス期間を「Ｔａｍ」とする。
これらを含むすべてのアドレス期間において、Ａ電極（アドレス電極）Ａ１，Ａ２，Ａ３，…，Ａｎ−１，Ａｎに入力されアドレス期間ごとに変化するアドレスビットに応じて、各行内に放電維持に必要な壁電荷（Ｑ＋）が形成される。つまり、壁電荷（Ｑ＋）は、アドレスパルスＡＰと選択パルスＹＬとの電位差での放電による形成されるが、アドレスパルスＡＰ単独での印加電圧の放電では十分に形成されず、わずかな壁電荷（Ｑ−）の形成に留まる。図５に示すアドレスパルスＡＰの組み合わせ例では、この組み合わせに応じて、図４に示すように、第１行の画素Ｐ１１とＰ１ｎ、第２行の画素Ｐ２２とＰ２ｎ、および、第ｍ行の画素Ｐｍ１とＰｍｎに、それぞれ壁電荷（Ｑ＋）が形成される。
なお、この壁電荷（Ｑ＋）形成時のアドレス期間の放電は、おおよそ、サステイン期間のサステインパルスの印加期間後まで持続するが、壁電荷が（Ｑ−）の場合はサステイン期間の最初のＸ電極の正のパルスＸＰの印加で停止する。
【００３３】
以上のサブフィールドの駆動制御は、アドレスパルスの組み合わせとサステインパルス数とが異なるのみで、基本的にはすべてのサブフィールドに共通する。
図３に示すＳＦ０〜ＳＦｎのそれぞれで上記したサブフィールド駆動制御のシーケンスが（ｎ＋１）回繰り返され、１フィールドの画像の発光表示が完了する。
【００３４】
本実施の形態のディスプレイ装置１は、リニアリティ補正回路４に特徴を有する。図６は、リニアリティ補正回路４の構成を示すブロック図である。
図６に示すリニアリティ補正回路４は、サブフィールドの使用頻度分布を抽出する分布抽出回路４１と、階調補正回路４２と、出力制御回路４３とを有する。出力制御回路４３は、たとえばマイクロコンピュータあるいは中央演算処理装置（ＣＰＵ）などから構成される。
【００３５】
分布抽出回路４１は、たとえばフィールドメモリに蓄積された１フィールド分の画素データを解析して、その画素ごとの（ｎ＋１）個のサブフィールドが当該フィールド画像の表示に使われるか否かを調べる（分布抽出）。ここで、「サブフィールドが画像表示に使用される」とは、前述した発光制御において（ｎ＋１）個のサブフィールドＳＦ０〜ＳＦｎの組み合わせによって各階調を表現する際に、着目するサブフィールドのアドレス期間中に壁電荷（Ｑ＋）が形成され、サステイン期間で放電が持続することをいう。
【００３６】
分布抽出回路４１は、その解析に先立って、階調ごとのサブフィールドの構成を定義している。その分布構成は、図７のようにマトリックス形式で表現することができる。図７において、「○」印が「当該サブフィールドが画像表示に使用」を意味し、「×」印が「その不使用」を意味する。
階調Ｇ（０）は、サブフィールドすべてを発光させないことから最小階調となる。階調Ｇ（１）では、最もサステインパルス数が少ないサブフィールドＳＦ０のみ使用し、他は不使用とする。同様に、階調Ｇ（２）ではつぎにサステインパルス数が少ない２番目のサブフィールドＳＦ１のみ使用し他は不使用とし、階調Ｇ（３）ではサブフィールドＳＦ０〜ＳＦ２を使用し他は不使用とする。逆に最大の階調Ｇ（ｍｘ）ではすべてのサブフィールドを使用し、その１レベル下の階調Ｇ（ｍｘ−１）ではサブフィールドＳＦ０のみ不使用とする。
【００３７】
分布抽出回路４１は、入力されるＲＧＢ信号から得られる１フィールド画像を色ごとに解析し、図７に示す各階調のフィールド構成に照合させて、当該フィールド画面がどのようなサブフィールド分布を有するかを抽出する。
その結果得られたサブフィールドの使用頻度の分布を、図８にグラフで示す。
図６に示すように、この使用頻度の分布情報は信号Ｓ４１として階調補正回路４２に送られる。階調補正回路４２には、同時に元のＲＧＢ信号も入力される。
【００３８】
階調補正回路４２は、信号Ｓ４１にもとづいて、分布の全体の均一性を高める向きに少なくとも１つのサブフィールドの使用頻度を変化させて、入力された元のＲＧＢ信号に対しサブフィールド分布補正を施す。
リニアリティ改善のための典型的な補正方法としては、たとえば、使用頻度が比較的集中しているサブフィールドを検出し、そのサブフィールドを補正対象とする方法が採用できる。この補正対象のサブフィールドを、以下、「補正サブフィールド」という。階調補正回路４２は、この方法で補正サブフィールドを特定すると、特定した補正サブフィールドを用いる階調と、用いない近似階調とを検出し、それらの階調間でシフト動作を行う。これにより、使用頻度が高い補正サブフィールドを用いる１つの階調が不使用となり、近似階調に誤差拡散される。
この誤差拡散は、補正フィールドを用いる階調と用いない階調間で実行されるため、その拡散が行われる領域は特定されず、理論的な拡散領域は１画面全域となる。
【００３９】
ただし、この補正によって、他のサブフィールドの使用頻度が急激に高まり、これによって全体の均一性が損なわれるおそれがある。そこで、本実施の形態では、この全体の均一性を監視する手段として出力制御回路４３を設けている。出力制御回路４３は、階調をシフトすることにより変化したサブフィールドすべてについて使用頻度を監視しており、それが所定の基準を超えていないかを調べる。所定の基準としては、最大値を数値で規定してもよいし、補正フィールドの使用頻度を超えないことを基準としてもよい。また、たとえば分布の標準偏差をσとしたときｈσ（ｈ：１〜３程度の数値）をサブフィールドの使用頻度を制限する最大値としてもよい。
なお、出力制御回路４３は分布抽出回路４１をも制御している。出力制御回路４３は、階調補正回路４２によるサブフィールド分布補正（階調シフト）ごとに分布抽出回路４１に対し分布抽出を指示する。あるいは、出力制御回路４３は、最初に抽出した分布を階調補正回路４２内のメモリに保持させ、その補正にともなう変化分のみメモリ情報を書き換える制御を行うこともできる。
【００４０】
つぎに、このサブフィールド分布の補正処理を、図９のフローチャートにそって、より詳細に説明する。補正処理をフィールド内のどの画素から始めるかは任意であるが、以下の説明では、最初の画素Ｐ１１（図４参照）から始めるものとする。
ステップＳＴ０において、たとえば垂直周波数の整数分の１倍、水平周波数の整数分の１倍に１回のタイミングなどで、まず誤差レベルＬ（ｇ）のリセット動作を行う。誤差レベルＬ（ｇ）とは、余りかけ離れた階調へのシフトを規制するために、その階調差（誤差）の値と、階調探索の向きを指定するときに用いる内部変数である。このリセット動作は、必ずしも行わなくてもよい。
【００４１】
ステップＳＴ１において、入力したＲＧＢ信号から一意に決まる当該画素の現在の階調Ｇ（ｋ）を取得する。ここで変数「ｋ」は補正前の階調レベルを表記しており、最小値０から最大値ｍｘの何れかの値をとる（図７参照）。
つづくステップＳＴ２では、図７の表を参照して当該階調Ｇ（ｋ）に補正フィールドを含むか否かが判断される。補正フィールドの判断では、ある頻度数以上、あるいは、使用頻度が最大であるといった所定の基準によりサブフィールドが判断される。ここで「使用頻度が最大」といった基準が用いられるとすると、図８に示す例では、サブフィールドＳＦ２が補正フィールドとなる。当該画素の階調に補正フィールドを含まない場合は、２次的な判断基準、たとえば「使用頻度が所定数以下であるが、その中でも最大である」といった基準を適用して補正フィールドを探すステップを追加してもよい。ただし、不必要な階調変更は好ましくないことから、ここでは、ステップＳＴ３で画素アドレスをインクリメントし、つぎの画素Ｐ１２について上記と同様にステップＳＴ１とＳＴ２を繰り返す。
【００４２】
ステップＳＴ２において補正フィールドを含む場合、つぎのステップＳＴ４において、誤差レベルＬ（ｇ）がプラスか否かが判断される。最初は誤差レベルＬ（ｇ）が０であることから判断が「Ｎｏ」となり処理がステップＳＴ５ｍに進む。２回目以降で誤差レベルＬ（ｇ）がプラスと判断されると、処理がステップＳＴ５ｐに進む。
ステップＳＴ５ｍではマイナスの向きに階調が探索され、補正フィールドＳＦ２を含まない近似階調Ｇ（ｈｍ）が取得される。取得ができた場合、つぎのステップＳＴ６ｍで、階調差｜ｈｍ−ｋ｜が所定の許容範囲内に収まっているか否かが判断される。この判断が「Ｙｅｓ」の場合、つぎのステップＳＴ７ｍで「ｋ」が「ｈｍ」で置き換えられ、「Ｎｏ」の場合にステップＳＴ７ｍの処理がスキップされる。
つぎのステップＳＴ８ｍでは、「ｇ」が「ｇ＋（ｈｍ−ｋ）」に置き換えられた後、処理がステップＳＴ９に進む。
【００４３】
一方、前記ステップＳＴ５ｐでプラス向きに階調が探索された場合、同様に、ここで近似階調Ｇ（ｈｍ）が取得されると、階調差｜ｈｐ−ｋ｜が許容範囲内かが判断され（ステップＳＴ６ｐ）、この判断が「Ｙｅｓ」の場合に「ｋ」が「ｈｐ」で置き換えられ（ステップＳＴ８ｐ）、ステップＳＴ８ｐで「ｇ」が「ｇ＋（ｈｐ−ｋ）」に置き換えられた後、処理がステップＳＴ９に進む。ステップＳＴ６ｐの判断が「Ｎｏ」の場合は、ステップＳＴ８ｐの処理がスキップされる。なお、ステップＳＴ８ｍまたはＳＴ８ｐの処理をスキップするのは、つぎのステップＳＴ９を経て処理をステップＳＴ１に戻し、今度は逆向きの探索を試みるためである。
【００４４】
ステップＳＴ９では、プラスおよびマイナスの２つの向きで探索が行われたか否か、行われた場合は、範囲内での近似階調の取得ができたかが判断される。片方の向きの探索が未だの場合、あるいは、両方の向きでの探索が終了したが範囲内での近似階調の取得ができなかった場合は、この判断が「Ｎｏ」となり、処理がステップＳＴ１に戻され、再度探索が行われる。
ステップＳＴ９での判断が「Ｙｅｓ」の場合、つぎのステップ１０で最後の画素Ｐｍｎであるか否かが判断される。初期段階では、この判断が「Ｎｏ」であることからステップＳＴ１１で画素アドレスがインクリメントされた後、処理がステップＳＴ１に戻され、新たな画素について再度、階調の取得、探索、近似階調の取得等が繰り返される。
【００４５】
最後の画素で、これらの処理が終了するとステップＳＴ１０の判断が「Ｙｅｓ」となる。ここで処理を終了させてもよいが、図示のように補正が十分かどうかの判断（ステップＳＴ１２）を追加してもよい。この判断を追加する場合のシーケンスとしては、図６において出力制御回路４３が階調補正回路４２を制御して、補正の条件を変更しながらシリアルに補正を何度も繰り返すような場合がある。このとき変更可能な補正の条件としては、ステップＳＴ２における補正フィールドの定義の変更、ステップＳＴ６ｍおよびＳＴ６ｐにおける階調差の許容範囲の変更などがある。
ステップＳＴ１２で補正が不十分と判断されると、処理がステップＳＴ０に戻り、誤差レベルのリセット動作から処理が再スタートする。
【００４６】
本実施の形態によれば、ある使用頻度が高いサブフィールドの使用頻度が低くなるように階調変更がなされるが、このとき出力制御回路４３が、１画面分のサブフィールドの使用頻度分布全体の均一性が高められるように出力制御を行うことから、他のサブフィールドの使用頻度が急激に増大することがない。このため、予期しない箇所でリニアリティが増大するようなことがない。
このとき、電源供給能力等を超えるような頻度でパルス生成が集中する箇所のうち、最も高い部分のみ使用頻度を削減することから、きめ細かな制御となり、必要以上に輝度変化が生じない。とくに、図９に示す補正制御では、現在の階調（画素輝度）を基点として補正階調が探索されるため、最も階調差が小さい近似階調が最初に取得される。また、近接画素間で探索の向きがプラスとマイナスで交互に入れ替わるので、階調変化が画面全体で積分するとほぼゼロにできることから、画像の忠実な再現となる。また、画素ごとの僅かな輝度変化なので、見た目にはノイズィな画面とならない。さらに、誤差レベルの符号により探索の向きを一意に指定するので探索の効率が高い。
【００４７】
［第２の実施の形態］
上述した第１の実施の形態では画素ごとの処理であるため、決められた時間に補正するためには、高速クロックを用いた処理が必要となる。これに対し、本実施の形態では、複数の階調補正回路を備え、回路規模は大きくなるが全体の処理能率を高めることができる第１の構成例を提案する。
【００４８】
図１０は、第２の実施の形態に係るリニアリティ補正回路の構成を示すブロック図である。
このリニアリティ補正回路４Ａは、複数の分布抽出回路４１ａ，４１ｂ，…，４１ｘと、階調補正回路４２を構成する複数の単位補正回路４２ａ，４２ｂ，…，４２ｘと、セレクタ４４と、を有している。分布抽出回路と単位補正回路とは１つずつで組み合わされている。たとえば、分布抽出回路４１ａと単位補正回路４２ａは、第１の実施の形態における分布抽出回路４１と階調補正回路４２と同様な機能を有し、同様に接続されている。
【００４９】
図１０に示すリニアリティ補正回路では、この分布抽出回路と単位補正回路の組が直列に接続され、各単位補正回路４２ａ，４２ｂ，…，４２ｘの出力Ｏａ，Ｏｂ，…，Ｏｘがセレクタ４４に入力されている。各単位補正回路４２ａ，４２ｂ，…，４２ｘは、たとえば同じ条件で補正を繰り返す。このため、たとえば図９で説明すると、最後のステップ１２に代えて補正の回数ｘを監視するステップがある場合と、処理の流れとしては等価となる。補正処理が繰り返されるため、次第に補正が強くかけられた画像が出力Ｏａ，Ｏｂ，…，Ｏｘとして得られる。セレクタ４４は、この出力Ｏａ，Ｏｂ，…，Ｏｘの何れか１つを選択して出力する。判断基準は種々あるが、典型例としては、「分布内で使用頻度が最大のサブフィールド同士を比べ、これが最も小さいもの」、「最大と最小の使用頻度差が最も小さいもの」、「最大使用頻度と２番目の使用頻度の和が最も小さいもの」、あるいは、「ばらつき指数、たとえばｈσが最も小さいもの」が採用できる。また、これらのサブフィールド分布の均一性に加え、画像の忠実性による制限を設けることもできる。なお、セレクタ４４は、これを制御するＣＰＵ等の制御回路（不図示）とともに本発明の「出力制御回路」の実施の態様を構成する。
【００５０】
前述した第１の実施の形態では、補正を繰り返すとしても、補正後に良否がそのつど判断され結果が残されないので、補正すると全体の均一性が悪化する場合に同じ処理を繰り返すなど、効率的でない場合が発生するおそれがある。これに対し、第２の実施の形態では、補正出力を途中でセレクタ４４に入力し、保存して、最後に最適な補正出力を選択することから、処理効率が高い。
【００５１】
［第３の実施の形態］
第３の実施の形態は第２の実施の形態の変形であり、図１１に、その構成を示す。
第３の実施の形態では、分布抽出回路と単位補正回路の組がセレクタに対し直列ではなく、並列に接続され、各単位補正回路４２ａ，４２ｂ，…，４２ｘの出力Ｏａ，Ｏｂ，…，Ｏｘがセレクタ４４に入力されている。この構成では、分布抽出回路を複数個も受けているが、基本的には１つでよいため、回路規模を小さくできる。また、各単位補正回路４２ａ，４２ｂ，…，４２ｘの補正条件を違えている点で、第２の実施の形態と異なる。補正処理は繰り返されないが、様々な条件で補正を行うことができるため、最適な補正処理が短時間で行える利点がある。この補正条件は、補正フィールドの定義、現在の階調と近似階調間の階調差の許容範囲等が選択できる。
【００５２】
セレクタ４４は、この出力Ｏａ，Ｏｂ，…，Ｏｘの何れか１つを選択して出力する。判断基準は種々あるが、典型例としては、「分布内で使用頻度が最大のサブフィールド同士を比べ、これが最も小さいもの」、「最大と最小の使用頻度差が最も小さいもの」、「最大使用頻度と２番目の使用頻度の和が最も小さいもの」、あるいは、「ばらつき指数、たとえばｈσが最も小さいもの」が採用できる。また、これらのサブフィールド分布の均一性に加え、画像の忠実性による制限を設けることもできる。なお、セレクタ４４は、これを制御するＣＰＵ等の制御回路（不図示）とともに本発明の「出力制御回路」の実施の態様を構成する。
【００５３】
なお、同じ条件で複数回の補正を行い、これを異なる複数の条件で並列に繰り返すこともできる。つまり、第２の実施形態（直列接続）と第３の実施形態（並列接続）を組み合わせることもできる。
また、以上の補正処理は、回路手段で実現することもできるが、ＣＰＵやマイクロコンピュータのプログラム手順に記述した手段で実現することもできる。
【００５４】
【発明の効果】
本発明の請求項１に係るディスプレイ装置、請求項６に係る画像補正装置、並びに、請求項７に係る画像補正方法によれば、１画面分の単位時間の使用頻度分布を見て特定の単位時間の使用頻度を低減する際に、その全体の均一性が高められるように単位時間を特定できる。また、特定した単位時間のみ低減して階調補正することから、ある領域のサブフィールドの使用頻度分布全体をシフトする場合に比べ、よりきめ細かい制御ができ、かつ、補正後の画像は元の画像に対する忠実性が余り損なわれない。さらに、分布全体の均一性が向上したことを確認して、階調補正後の画素データを出力することから、階調補正により特定した単位時間以外の単位時間が増大して予期しない箇所で階調歪みが生じリニアリティが低下することがなく、画像全体のリニアリティ精度が高い。以上の結果、リニアリティ低下が原因で生じる不要な輪郭画像が画面全体で効果的に除去でき、高品質な補正画像が得られる。
また、動画の場合、上記効果に加え、サブフィールドを分散する処理ができ、リニアリティ低下が原因で生じる不要な動き輪郭画像を有効に除去することが可能となり、高品質な動画が得られる。
本発明の請求項２に係るディスプレイ装置によれば、上記効果に加え、元の画像と見た目が殆ど変わらない、ノイズ感がなく忠実性が高いリニアリティ補正画像が得られる。
本発明の請求項３に係るディスプレイ装置によれば、上記効果に加え、階調が画素単位で増減するため、ランダムノイズの誤差補正よりノイズ感がなく忠実性が極めて高いリニアリティ補正画像が得られる。
本発明の請求項８に係る画像補正方法によれば、上記請求項３に係るディスプレイ装置と同様な効果に加え、無駄な検索が少なく処理の効率が高い階調補正が実行できる。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るディスプレイ装置の構成を示すブロック図である。
【図２】ガンマ補正回路の入出力特性を示すグラフである。
【図３】本発明の実施の形態における１フィールド期間を模式的に示す図である。
【図４】画像表示のアドレッシングを行うための電圧を印加する電極等の構成を示す図である。
【図５】（Ａ）〜（Ｇ）は、１サブフィールド内のパルス印加例を示すタイミングチャートである。
【図６】階調補正回路の構成を示すブロック図である。
【図７】階調ごとのサブフィールドの構成を示す図表である。
【図８】１フィールド内のサブフィールドの使用頻度の分布を示すグラフである。
【図９】サブフィールド分布の補正処理を示すフローチャートである。
【図１０】本発明の第２の実施の形態に係る階調補正回路の構成を示すブロック図である。
【図１１】本発明の第３の実施の形態に係る階調補正回路の構成を示すブロック図である。
【図１２】ＡＤＳサブフィールド法の動作シーケンス（表示時間）を模式的に示す図である。
【符号の説明】
１…ディスプレイ装置、４，４Ａ，４Ｂ…リニアリティ補正回路、５…ＰＤＰ、４１，４１ａ〜４１ｘ…分布抽出回路、４２…階調補正回路、４２ａ〜４２ｘ…単位補正回路、４３…出力制御回路、４４…セレクタ（出力制御回路）
【図１】
2005003973.tif 000003
【図２】
2005003973.tif 000004
【図３】
2005003973.tif 000005
【図４】
2005003973.tif 000006
【図５】
2005003973.tif 000007
【図６】
2005003973.tif 000008
【図７】
2005003973.tif 000009
【図８】
2005003973.tif 000010
【図９】
2005003973.tif 000011
【図１０】
2005003973.tif 000012
【図１１】
2005003973.tif 000013
【図１２】
2005003973.tif 000014