(57)【要約】【課題】高融点金属を含む遮光膜を有する半導体装置において、クラックが生じないようにする。【解決手段】半導体装置は、マトリックス状に形成された複数の画素を含む表示領域を有する半導体装置において、シリコン窒化膜を、高融点金属を含む遮光膜上に、素子基板の主面を法線方向から見て、前記遮光膜の第１のパターンの第１の形状に合わせて、あるいは少なくとも前記第１の形状の一部を含んで前記遮光膜を覆うように設けた。【選択図】図７
2005026509.tif 000002
【特許請求の範囲】
【請求項１】
マトリックス状に形成された複数の画素を含む表示領域を有する半導体装置において、
シリコン窒化膜を、高融点金属を含む遮光膜上に、素子基板の主面を法線方向から見て、前記遮光膜の第１のパターンの第１の形状に合わせて、あるいは少なくとも前記第１の形状の一部を含んで前記遮光膜を覆うように設けたことを特徴とする半導体装置。
【請求項２】
前記遮光膜上の前記シリコン窒化膜を介して絶縁膜が設けられ、
前記絶縁膜上に形成された層の第２のパターンと、前記第１のパターンとが前記法線方向から見て近接あるいは重なっており、
前記シリコン窒化膜は、前記法線方向から見て少なくとも前記第１の形状の一部を含むように設けられていることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記シリコン窒化膜は、さらに、前記法線方向から見て、少なくとも前記第２のパターンの第２の形状の一部を含むように設けられていることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記遮光膜は、前記表示領域以外の周辺領域に設けられていることを特徴とする請求項１、請求項２又は請求項３に記載の半導体装置。
【請求項５】
前記遮光膜は、前記表示領域における前記複数の画素の開口部以外の非開口領域に設けられていることを特徴とする請求項１から請求項４のいずれかに記載の半導体装置。
【請求項６】
前記高融点金属を含む前記遮光膜は、タングステンシリサイドからなる膜であることを特徴とする請求項１から請求項５のいずれかに記載の半導体装置。
【請求項７】
前記半導体装置は、電気光学装置であることを特徴とする請求項１から請求項６のいずれかに記載の半導体装置。
【請求項８】
前記電気光学装置は、液晶装置であることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記シリコン窒化膜が、少なくとも前記第１の形状の一部を含んで前記遮光膜を覆うように設けられている場合、前記シリコン窒化膜は、前記法線方向から見て、少なくとも前記第１のパターンのコーナー部を含むように設けられていることを特徴とする請求項１から請求項８のいずれかに記載の半導体装置。
【請求項１０】
前記シリコン窒化膜は、前記法線方向から見て、少なくとも前記第２のパターンのコーナー部を含むように設けられていることを特徴とする請求項２から請求項９のいずれかに記載の半導体装置。
【請求項１１】
請求項１から請求項１０のいずれかに記載の半導体装置を画像形成手段として備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及び電子機器に関し、特に、マトリックス状に形成された複数の画素を含む表示領域を有する半導体装置及び電子機器に関する。
【０００２】
【従来の技術】
一般に電気光学装置、例えば、電気光学物質に液晶を用いて所定の表示を行う液晶装置は、一対の基板間に液晶が設けられた構成となっている。
例えば、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｅｒ。以下、ＴＦＴという）駆動によるアクティブマトリックス方式の液晶装置では、ＴＦＴ素子のスイッチング素子がゲート線に供給されるオン信号によってオンとなることによって、ソース線を介して供給される画像信号を画素電極に書き込む。これにより、画素電極と対向電極相互間の液晶層に画像信号に基づく電圧を印加して、液晶分子の配列を変化させる。こうして、画素の透過率を変化させ、画素電極及び液晶層を通過する光を画像信号に応じて変化させて画像表示が行われる。
【０００３】
そして、ＴＦＴ素子は光の影響によって特性が変化してしまう特徴を有するため、ＴＦＴ素子部のチャネル領域やチャネル隣接領域に対向する位置に遮光膜を形成し、ＴＦＴ素子部のチャネル領域やチャネル隣接領域へ光が照射されないように構成されている。その遮光膜の材料として例えば不透明な高融点金属の化合物であるタングステンシリサイド（ＷＳｉ）が採用されている場合がある（例えば、特許文献１参照）。
【０００４】
このようなスイッチング素子を構成する素子基板は、ガラス、石英等の基板上に、所定のパターンを有する半導体膜、絶縁性膜（層間絶縁膜）又は導電性膜等を積層することによって構成される。即ち、各種膜の成膜工程とフォトリソグラフィ工程の繰返しによって、ＴＦＴ基板等が形成される。
【０００５】
【特許文献１】
特開２００２−１２３１９２号公報（段落番号００６４、図３）
【０００６】
【発明が解決しようとする課題】
しかし、シリコン、石英等の基板上にタングステンシリサイド（ＷＳｉ。以下ＷＳｉともいう）をスパッタリング法等により形成するが、その後の高温のアニール処理、ＷＳｉ膜上への層間絶縁膜の形成、さらにＴＦＴの形成等、その後の種々の工程においても熱負荷がかかるため、層間絶縁膜等にクラックが発生する場合がある。このクラックの発生メカニズムは、次のように考えられる。
【０００７】
図１１は、タングステンシリサイド（ＷＳｉ）の膜に与えられる温度とＷＳｉ膜に生じるストレスの関係を示す図である。図１１の縦軸は、いわゆるテンサル側（ＷＳｉ膜の端部が基板から離れる方向）に変化するストレス量を示す。タングステンシリサイドは、基板上にアモルファアス状態でスパッタリング法によって形成された後に、加熱されると結晶化されていく。その後の温度上昇に伴って、図１１中の実線で示すストレス曲線ＳＣ１に沿ってＡ点からＸ点を通ってＢ点に向かうように、ストレスは変化する。すなわち、Ａ点からＸ点までは、テンサイル側のストレスは増加するが、Ｘ点からＢ点に向かって減少する。ところが、その後の温度の上昇と下降の変化に対しては、ストレスは、ストレス曲線ＳＣ１のＢ点とＣ点の間を移動するように、変化する。
【０００８】
これに対して、層間絶縁膜等の酸化膜にあっては、図１１において点線で示すストレス曲線ＳＣ２に沿って、ストレスが発生するものがある。
図１２は、クラックが生じた様子を説明するための半導体装置の部分断面図である。図１２では、素子基板１０１の主面を法線方向から見て、遮光膜１０２のパターンと、ゲート電極１０４のパターンは近接して設けられている。
【０００９】
ＷＳｉ膜にストレスが生じると、図１２に示すように、基板１０１上に形成されたＷＳｉの遮光膜１０２の端部から、その上の層間絶縁膜１０３に向かって、Ｃ１で示すクラックが発生したり、層間絶縁膜１０３の上に形成されたゲート電極１０４の端部から下の層間絶縁膜１０３に向かって、Ｃ２で示すクラックが発生する場合がある。
【００１０】
このようなクラックは、ゲート電極１０４、半導体層の一部を形成する導体層１０５等を断線させることもあり、製品の歩留まりを低下させる。図１２では、素子基板１０１の主面を法線方向から見て、遮光膜１０２のパターンと、ゲート電極１０４のパターンは近接して設けられているが、遮光膜１０２のパターンとゲート電極１０４のパターンとが素子基板１０１の主面を法線方向から見て重なっている場合もあり、そのような場合においても、クラックが発生すれば、同様にゲート電極１０４、導体層１０５等を断線させる。
このようなクラックによる断線等の不良は、液晶装置等の半導体装置においては、各層のパターンの形状によっては、画素領域であっても、周辺回路領域であっても発生する。
【００１１】
【課題を解決するための手段】
そこで、本発明は、このような高融点金属を含む遮光膜を有する半導体装置において、クラックが生じないようにすることを目的とする。
【００１２】
本発明の半導体装置は、マトリックス状に形成された複数の画素を含む表示領域を有する半導体装置において、シリコン窒化膜を、高融点金属を含む遮光膜上に、素子基板の主面を法線方向から見て、前記遮光膜の第１のパターンの第１の形状に合わせて、あるいは少なくとも前記第１の形状の一部を含んで前記遮光膜を覆うように設けた。
【００１３】
このような構成によれば、高融点金属を含む遮光膜を有する半導体装置において、遮光膜のパターン上においてストレスが発生する領域をシリコン窒化膜により覆うことによって、遮光膜の応力歪をシリコン窒化膜上の絶縁膜等に伝えることが無くなるので、クラックが生じないようにすることができる。
【００１４】
また、本発明の半導体装置において、前記遮光膜上の前記シリコン窒化膜を介して絶縁膜が設けられ、前記絶縁膜上に形成された層の第２のパターンと、前記第１のパターンとが前記法線方向から見て近接あるいは重なっており、前記シリコン窒化膜は、前記法線方向から見て少なくとも前記第１の形状の一部を含むように設けられていることが望ましい。
【００１５】
このような構成によれば、遮光膜のパターン上においてストレスが発生する領域を窒化シリコンにより覆うことによって、遮光膜の応力歪を窒化シリコン膜上の絶縁膜及び第２のパターンに伝えることが無くなるので、近接したあるいは重ねて設けられた第２のパターンを有する層にクラックが生じないようにすることができる。
【００１６】
また、本発明の半導体装置において、前記シリコン窒化膜は、さらに、前記法線方向から見て、少なくとも前記第２のパターンの第２の形状の一部を含むように設けられていることが望ましい。
【００１７】
このような構成によれば、ストレスが発生する遮光膜のパターン上において、近接したあるいは重ねて設けられた第２のパターンを有する層にクラックがより生じないようにすることができる。
【００１８】
また、本発明の半導体装置において、前記遮光膜は、前記表示領域以外の周辺領域に設けられていることが望ましい。
【００１９】
このような構成によれば、周辺領域においてクラックがより生じないようにすることができる。
【００２０】
また、本発明の半導体装置において、前記遮光膜は、前記表示領域における前記複数の画素の開口部以外の非開口領域に設けられていることが望ましい。
【００２１】
このような構成によれば、表示領域の開口率を低下させることなくクラックがより生じないようにすることができる。
【００２２】
また、本発明の半導体装置において、前記高融点金属を含む前記遮光膜は、タングステンシリサイドからなる膜であることが望ましい。
【００２３】
このような構成によれば、タングステンシリサイドに利用した遮光膜を有する半導体装置においてクラックがより生じないようにすることができる。
【００２４】
また、本発明の半導体装置において、前記半導体装置は、電気光学装置あるいは液晶装置であることが望ましい。
【００２５】
また、本発明の半導体装置において、前記シリコン窒化膜が、少なくとも前記第１の形状の一部を含んで前記遮光膜を覆うように設けられている場合、前記シリコン窒化膜は、前記法線方向から見て、少なくとも前記第１のパターンのコーナー部を含むように設けられていることが望ましい。
【００２６】
このような構成によれば、ストレスが集中する第１のパターンのコーナー部のクラックの発生を防ぐことができる。
【００２７】
また、本発明の半導体装置において、前記シリコン窒化膜は、前記法線方向から見て、少なくとも前記第２のパターンのコーナー部を含むように設けられていることが望ましい。
【００２８】
このような構成によれば、ストレスが集中する第２のパターンのコーナー部のクラックの発生を防ぐことができる。
【００２９】
また、本発明の半導体装置を、画像形成手段として電子機器に利用することが望ましい。
【００３０】
このような構成によれば、歩留まりの良い装置あるいは機器を製造することができる。
【００３１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。図１から図１０は本発明の実施の形態を示す図である。図１は電気光学装置用基板である液晶装置用基板のＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板側から見た平面図である。図２はＴＦＴアレイ基板と対向基板とを貼り合わせて液晶を封入する組立工程終了後の液晶装置を、図１のＨ−Ｈ’線の位置で切断して示す断面図である。図３は電気光学装置の電気的な構成を示すブロック図である。図４は液晶装置の画素領域を構成する複数の画素における各種素子、配線等の等価回路図である。
【００３２】
液晶装置は、図１及び図２に示すように、透明なＴＦＴアレイ基板１０と透明な対向基板２０との間に液晶５０を封入して構成される。液晶装置は、電気光学装置の一種であり、プロジェクタのライトバルブ用である。素子基板であるＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０上には画素を構成する画素電極等がマトリクス状に形成され配置される。図４は画素を構成するＴＦＴアレイ基板１０上の素子の等価回路を示している。
【００３３】
図３は液晶装置の電気的構成を示している。液晶装置は、走査線駆動回路６３と、データ線駆動回路６１とを有している。走査線駆動回路６３は、いわゆるＹシフトレジスタと呼ばれるものであり、サブフィールドの最初に供給されるスタートパルスをクロック信号にしたがって転送し、走査線３ａの各々に走査信号Ｇ１，Ｇ２，Ｇ３，．．．，Ｇｍとして順次供給する。
【００３４】
又、データ線駆動回路６１は、ある水平走査期間において駆動データ信号をデータ線６ａの本数に相当するｎ個順次ラッチした後、ラッチしたデータと交流化信号との関係から決定される電圧レベルを、次の水平走査期間において、それぞれ対応するデータ線６ａにデータ信号Ｓ１，Ｓ２，Ｓ３，．．．，Ｓｎとして一斉に供給する。
【００３５】
図３及び図４に示すように、液晶装置の複数の画素を含む表示領域１０ａにおいては、複数本の走査線３ａと複数本のデータ線６ａとが交差するように配線され、走査線３ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線３ａとデータ線６ａの各交差部分に対応してＴＦＴ３０が設けられ、このＴＦＴ３０に画素電極９ａが接続される。半導体装置である電気光学装置の画像表示領域１０ａを構成するマトリクス状に形成された複数の画素には夫々、画素電極９ａと画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線（ソース線）６ａがＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、．．．、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００３６】
また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、．．．、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、対応する位置のＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、．．．、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、．．．、Ｓｎは、後述する対向基板に形成された対向電極との間で一定期間保持される。
【００３７】
液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０が付加されている。蓄積容量７０によって、画素電極９ａの電圧はソース電圧が印加された時間よりも例えば３桁も長い時間の保持が可能となる。蓄積容量７０によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。
【００３８】
図１及び図２に示すように、対向基板２０には表示領域１０ａを規定する額縁としての遮光膜４２が設けられている。表示領域１０ａを囲むように設けられた遮光膜４２は例えば遮光膜２３と同一又は異なる遮光性材料によって形成されている。
【００３９】
遮光膜４２の外側の領域に液晶を封入するシール材４１が、ＴＦＴアレイ基板１０と対向基板２０間に形成されている。シール材４１は対向基板２０の輪郭形状に略一致するように配置され、ＴＦＴアレイ基板１０と対向基板２０を相互に固着する。シール材４１は、ＴＦＴアレイ基板１０の１辺の一部において欠落しており、貼り合わされたＴＦＴアレイ基板１０及び対向基板２０相互の間隙には、液晶５０を注入するための液晶注入口７８が形成される。液晶注入口７８より液晶が注入された後、液晶注入口７８を封止材７９で封止するようになっている。
【００４０】
表示領域１０ａ以外の周辺領域である、ＴＦＴアレイ基板１０のシール材４１の外側の領域には、データ線駆動回路６１及び実装端子６２がＴＦＴアレイ基板１０の一辺に沿って設けられており、この一辺に隣接する２辺に沿って、走査線駆動回路６３が設けられている。ＴＦＴアレイ基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路６３間を接続するための複数の配線６４が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間を電気的に導通させるための導通材６５が設けられている。
【００４１】
次に、図５と図６を用いて、本実施の形態に係る高融点金属であるＷＳｉを含む遮光膜上に設けられるシリコン窒化膜について説明する。シリコン窒化膜は、素子基板の主面を法線方向から見たときの、遮光膜のパターンの形状に合わせて、あるいは少なくともそのパターンの形状の一部を含んで覆うように設けられる。図５は、本発明の実施の形態に係るＷＳｉの遮光膜上に設けられる窒化シリコン（ＳｉＮ。以下、ＳｉＮという）の膜であるＳｉＮ膜の形成例を示す断面図である。
【００４２】
図５に示すように、石英基板１０上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ：化学気相蒸着）法、スパッタリング法等により高融点金属であるＷＳｉの遮光膜１２を形成し、フォトリソグラフィ工程、エッチング工程等を施すことによって所定の平面パターンを有する遮光膜１２が形成される。その後、プラズマＣＶＤ法により、遮光膜１２を覆うように、すなわち平面図（図示せず）でみれば、遮光膜１２の面積よりも大きな面積で、緻密な絶縁膜であるＳｉＮ膜１２ａが、２００から４０００ｎｍ（ナノメートル）の厚さで堆積して形成される。ＳｉＮ膜１２ａは、いわゆるプラズマ窒化膜である。なお、減圧ＣＶＤ法によってモノシランガス等を用いて、ＳｉＮ膜１２ａを形成してもよい。そのＳｉＮ膜１２ａ上に、減圧ＣＶＤ法によってＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス等を用いて、高温酸化シリコン膜（ＨＴＯ膜）である層間絶縁膜１３が設けられる。層間絶縁膜１３上には必要な回路パターンが形成されていく。
ここで、ＷＳｉ膜上に設けられたＳｉＮ膜は、上述した図１１に示した温度とストレスの関係は、温度変化に対してストレスが大きく変化しない性質を有する。よって、ＷＳｉ膜に温度の負荷が与えられると、ＷＳｉ膜には、図１１の実線で示したようなストレス曲線に沿ってストレスが発生するのに対して、ＷＳｉ膜上に設けられたＳｉＮ膜は、緻密な絶縁膜であり、熱負荷に対して大きな応力変化を生じないので、ＳｉＮ膜上に設けられたＨＴＯ膜にクラックが発生しにくくなる。
【００４３】
また、ＳｉＮ膜は、ＷＳｉ膜のパターン全てを覆うのではなく、パターンの形状の一部を覆うようにしてもよい。例えば、ストレスが大きな、パターンの周囲領域部分だけを覆うように、ＳｉＮ膜を設ける。このようにしても、クラックの発生を抑えることができる。
【００４４】
図６は、本発明の実施の形態に係るＷＳｉ膜の遮光膜上に設けられるＳｉＮ膜の他の形成例を示す断面図である。
図５と異なる点は、図６に示すように、石英基板１０上に形成されたＷＳｉ膜１２の上にのみ、すなわち素子基板の主面を法線方向から見たときの、遮光膜のパターンの形状に合わせて、遮光膜１２の面積と同じ面積で、ＳｉＮ膜１２ｂが形成されていることである。ＳｉＮ膜の形成方法は、図５の説明でした方法と同様の方法である。
図６に示す形成方法によっても、ＳｉＮ膜には、大きく変化しないストレスしか発生しないので、ＳｉＮ膜上に設けられたＨＴＯ膜にクラックが発生しにくくなる。
図１２で説明したように、遮光膜１２の上方向には、ゲート電極等の配線パターンが形成される。素子基板１０の主面を法線方向から見て、遮光膜１２のパターンとゲート電極等のパターンとが近接して設けられていたり、遮光膜１２のパターンとゲート電極等のパターンとが重なっている場合もあり、そのような場合において、従来のようなクラックがゲート電極等のパターンに発生することが防止される。
【００４５】
特に、遮光膜１２のパターンのコーナー部は、ストレスが集中するところであるので、ＳｉＮ膜を、遮光膜１２のパターンのコーナー部を少なくとも含むように設けるようにしてもよい。
【００４６】
さらに、ゲート電極等のパターンのコーナー部も、ストレスが集中するところであるので、素子基板１０の主面を法線方向から見て、ゲート電極等のパターンのコーナー部を少なくとも含むように、ＳｉＮ膜を設けるようにしてもよい。
【００４７】
図５に示すＳｉＮ膜の形成方法によれば、素子基板１０の主面を法線方向から見て、ＷＳｉ膜のパターン形状だけでなく、ゲート電極等のパターン形状も含んで覆うようにＳｉＮ膜が設けられ、図６に示す形成方法よりもＳｉＮ膜の面積が広くなるので、温度変化に応じて生じるＷＳｉ膜のストレス変化を、より強く抑えることができる。
また、図６に示すＳｉＮ膜の形成方法は、ＷＳｉ膜上にのみ、すなわちＷＳｉ膜のパターン形状に合わせてＳｉＮ膜が設けられるので、表示領域中の表示領域においては、開口率を低下させないで、温度変化に応じて生じるＷＳｉ膜のストレス変化を抑えることができる。
従って、図５に示すＳｉＮ膜の形成方法は、表示領域１０ａ以外の周辺回路を含む周辺領域において好ましく、図６に示すＳｉＮ膜の形成方法は、表示領域１０ａにおける格子状の各画素の非開口領域、または、後述する上部の遮光膜において好ましい。
【００４８】
以上のように、図５及び図６の構成によれば、ＷＳｉ膜のパターン上においてストレスが発生する領域は、ＳｉＮ膜により覆われる。その結果、ＷＳｉ膜に圧縮側ストレスが発生し、ＨＴＯ膜には、圧縮側ストレスとは逆の引っ張り側ストレスが発生するので、歪が集中する両膜の境界面にストレスが生ぜず、かつ、緻密なＳｉＮ膜は、その境界面とは逆側の面の層にも伝えない。
【００４９】
また、ＳｉＮ膜は、各層との界面密着力が良好であり、ストレスによる界面剥離も発生し難い。さらに、ＳｉＮ膜は、クラックの引き金となる微小クラックの初期段階、すなわち局所微小歪の核が発生している段階になり難く、たとえ、クラックが発生してしまっても、その成長を止める、いわゆる防波堤となるものである。
【００５０】
次に、図７と図８を用いて、液晶装置において遮光膜上にＳｉＮ膜が設けられる状態を具体的に説明する。
【００５１】
図７は液晶装置の画素の構成を詳細に示す模式的な断面図であり、図８のＡ−Ａ′線で接続して示したものである。図８は本発明の実施の形態に係る電気光学装置を示し、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【００５２】
図７は、一つの画素に着目した液晶装置の模式的断面図である。ガラスや石英等の素子基板１０には、格子状に溝１１が形成されている。この溝１１上にＷＳｉの下側遮光膜１２が設けられている。スパッタリング等によって設けられた下側遮光膜１２上には、図５において説明したように、その遮光膜１２を覆うように、プラズマＣＶＤ等によりＳｉＮ膜１２ａが設けられる。ＳｉＮ膜１２ａが設けられたＷＳｉ膜１２上には、第１層間絶縁膜１３を介してＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造をなすＴＦＴ３０が形成されている。溝１１によって、ＴＦＴ基板の液晶５０との境界面が平坦化される。
【００５３】
ＴＦＴ３０は、チャネル領域１ａ′、ソース領域１ｄ、ドレイン領域１ｅが形成された半導体層１ａにゲート絶縁膜２を介してゲート電極をなす走査線３ａが設けられるようにして構成される。走査線３ａは、ゲート電極となる部分において幅広に形成されており、チャネル領域１ａ′は、半導体層１ａと走査線３ａとが対向する領域に構成される。
【００５４】
素子基板１０上には、マトリクス状に複数の透明な画素電極９ａ（図８において点線９ａ’によりその輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿って後述するデータ線６ａ及び走査線３ａが設けられている。図８に示すように、表示領域１０ａ内の各画素は、格子状に設けられた第１の遮光膜１２と第２の遮光膜１８とが含まれる非開口領域によって囲まれた開口領域を有する。そして、下側遮光膜１２は、これらのデータ線６ａ及び走査線３ａに沿って、各画素に対応して格子状に設けられている。この遮光膜１２によって、反射光がＴＦＴ３０のチャネル領域１ａ′、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。よって、表示領域の開口率を低下させることなく、クラックが生じないようにすることができる。
【００５５】
ＴＦＴ３０上には第２層間絶縁膜１４が積層され、第２層間絶縁膜１４上には走査線３ａおよびデータ線６ａ方向に延びる島状の第１中間導電層１５が形成されている。第１中間導電層１５上には誘電体膜１７を介して容量線１８が対向配置されている。容量線１８は、ＷＳｉからなり、上述したように、スパッタリング等によって、堆積され、その後、フォトレジスト工程とエッチング工程により、所定のパターン形状に形成される。容量線１８は、第１中間導電層１５上に重なるようにデータ線６ａ方向に延びる延出部と、走査線３ａに沿って延びる本線からなる。
【００５６】
第１中間導電層１５は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極（下部容量電極）として作用し、容量線１８は固定電位側容量電極（上部容量電極）として作用する。
【００５７】
容量線１８は、誘電体膜１７を介して第１中間導電層１５と対向配置されることで蓄積容量（図２の蓄積容量７０）を構成すると共に、光の内部反射を防止する遮光機能を有する。半導体層に比較的近接した位置に中間導電層１５を形成しており、光の乱反射を効率よく防止することができる。
【００５８】
容量線１８は、上述したようにＷＳｉ膜であり、遮光膜としての機能を有する。したがって、容量線１８の上には、図６において説明したように、その容量線１８のパターンに合わせて、容量線１８上、プラズマＣＶＤ等によりＳｉＮ膜１８ａが設けられる。
【００５９】
第１中間導電層１５は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。第１中間導電層１５は、画素電位側容量電極としての機能の他、上側遮光膜としての容量線１８とＴＦＴ３０との間に配置される光吸収層としての機能を持ち、更に、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能を持つ。なお、第１中間導電層１５も、金属又は合金を含む単一層膜若しくは多層膜から構成してもよい。
【００６０】
下部容量電極としての第１中間導電層１５と上部容量電極としての容量線１８との間に配置される誘電体膜１７は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（Ｈｉｇｈ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ）膜、ＬＴＯ（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ）膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。蓄積容量を増大させる観点からは、膜の信頼性が十分に得られる限りにおいて、誘電体膜１７は薄い程よい。
【００６１】
また容量線１８は、画素電極９ａが配置された画像表示領域からその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。かかる定電位源としては、ＴＦＴ３０を駆動するための走査信号を走査線３ａに供給するための走査線駆動回路６３や画像信号をデータ線６ａに供給するサンプリング回路を制御する後述のデータ線駆動回路６１に供給される正電源や負電源の定電位源でもよいし、対向基板２０の対向電極２１に供給される定電位でも構わない。更に、下側遮光膜１２についても、その電位変動がＴＦＴ３０に対して悪影響を及ぼすことを避けるために、容量線１８と同様に、画像表示領域からその周囲に延設して定電位源に接続するとよい。
【００６２】
また、データ線６ａとソース領域１ｄを電気的に接続するために、第１中間導電層１５と同一層で形成される第２中間導電層１５ａが形成されている。第２中間導電層１５ａは第２層間絶縁膜１４及び絶縁膜２を貫通するコンタクトホール２４ａを介してソース領域１ｄに電気的に接続されている。
【００６３】
容量線１８上には第３層間絶縁膜１９が配置され、第３層間絶縁膜１９上にはデータ線６ａが積層される。データ線６ａは、第３層間絶縁膜１９及び誘電体膜１７を貫通するコンタクトホール２４ｂを介してソース領域１ｄに電気的に接続される。
【００６４】
データ線６ａ上には第４層間絶縁膜２５を介して画素電極９ａが積層されている。画素電極９ａは、第４層間絶縁膜２５，第３層間絶縁膜１９及び誘電体膜１７を貫通するコンタクトホール２６ｂにより第１中間導電層１５に電気的に接続される。そして、第１中間導電層１５は、第２層間絶縁膜１４及び絶縁膜２を貫通するコンタクトホール２６ａを介してドレイン領域１ｅに電気的に接続される。画素電極９ａ上にはポリイミド系の高分子樹脂からなる配向膜１６が積層され、所定方向にラビング処理されている。
【００６５】
走査線３ａ（ゲート電極）にＯＮ信号が供給されることで、チャネル領域１ａ′が導通状態となり、ソース領域１ｄとドレイン領域１ｅとが接続されて、データ線６ａに供給された画像信号が画素電極９ａに与えられる。
【００６６】
一方、対向基板２０には、素子基板のデータ線６ａ、走査線３ａ及びＴＦＴ３０の形成領域に対向する領域、即ち各画素の非表示領域において第１遮光膜２３が設けられている。この第１遮光膜２３によって、対向基板２０側からの入射光がＴＦＴ３０のチャネル領域１ａ′、ソース領域１ｄ及びドレイン領域１ｅに入射することが防止される。第１遮光膜２３上に、対向電極（共通電極）２１が基板２０全面に亘って形成されている。対向電極２１上にポリイミド系の高分子樹脂からなる配向膜２２が積層され、所定方向にラビング処理されている。
【００６７】
そして、素子基板１０と対向基板２０との間に液晶５０が封入されている。これにより、ＴＦＴ３０は所定のタイミングでデータ線６ａから供給される画像信号を画素電極９ａに書き込む。書き込まれた画素電極９ａと対向電極２１との電位差に応じて液晶５０の分子集合の配向や秩序が変化して、光を変調し、階調表示を可能にする。
【００６８】
次に、半導体装置である液晶装置の表示領域、すなわち図１における遮光膜４２の内側の領域でない、周辺領域におけるＷＳｉ膜とＳｉＮ膜について説明する。周辺領域とは、表示領域１０ａの周囲に設けられた、例えばシフトレジスタ回路、サンプリング回路等の周辺回路が設けられた領域である。
図９は、周辺領域における遮光膜、ＳｉＮ膜及び配線パターンの位置関係の例を示す平面図である。図９では、周辺領域において、実線で示すように、ＷＳｉの遮光膜１２が、複数、島状に設けられている。その複数の遮光膜１２上に、斜線で示すように、ＳｉＮ膜１２ａが複数の島状の遮光膜を全て覆うように全面に亘って設けられている。そのＳｉＮ膜１２ａ上に層間絶縁膜を介して、点線で示す配線パターン、例えばゲート電極３ａの配線パターンが形成されている。
【００６９】
このように、周辺領域においても、ＷＳｉ膜上に設けられたＳｉＮ膜は、温度に対してストレスが大きく変化しない性質を有するので、ＳｉＮ膜上に設けられた層間絶縁膜等にクラックが発生しにくくなり、ひいては、配線パターンの断線が生じることがない。
【００７０】
図１０は、周辺回路領域における遮光膜、ＳｉＮ膜及び配線パターンの位置関係の他の例を示す平面図である。図９の例と異なり、図１０では、実線で示す遮光膜１２上にのみ、斜線で示すように、ＳｉＮ膜１２ｂが設けられている。
【００７１】
図１０においても、実線で示すように、ＷＳｉの遮光膜１２が、複数、島状に設けられている。その複数の遮光膜１２上に、その遮光膜１２のみを覆うように、すなわち斜線で示すように遮光膜１２のパターン形状と同じ形状で、ＳｉＮ膜１２ｂが複数の島状の全ての遮光膜を覆うように設けられている。そのＳｉＮ膜１２ｂ上に層間絶縁膜を介して、点線で示す配線パターン、例えばゲート電極３ａの配線パターンが形成されている。
【００７２】
従って、図１０に示す例においても、ＷＳｉ膜上に設けられたＳｉＮ膜は、温度に対してストレスが大きく変化しない性質を有するので、ＳｉＮ膜上に設けられた層間絶縁膜等にクラックが発生しにくくなり、ひいては、配線パターンの断線が生じることがない。
【００７３】
以上説明したように、本実施の形態によれば、高融点金属を含む遮光膜を有する半導体装置において、クラックが生じないようにすることができる。
【００７４】
なお、本実施の形態に係る電気光学装置としては、液晶装置のほか、ＥＬ（Ｅｌｅｃｔｒｏｎｉｃ  Ｌｕｍｉｎｅｓｃｅｎｔ）装置、電気泳動装置であってもよい。  さらに、本実施の形態に係る電気光学装置は、画像形成手段として、高品位な画像表示が可能な投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル等、各種電子機器に応用することができる。その結果、歩留まりの良い、半導体装置及び電子機器を製造することができる。
【００７５】
本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。
【図面の簡単な説明】
【図１】本発明の実施の形態に係わるＴＦＴアレイ基板の平面図。
【図２】図１のＨ−Ｈ’線の位置で切断した液晶装置の断面図。
【図３】本発明の実施の形態に係わる電気光学装置のブロック図。
【図４】本発明の実施の形態に係わる液晶装置の等価回路図。
【図５】ＷＳｉの遮光膜上に設けられるＳｉＮ膜の形成例を示す断面図。
【図６】ＷＳｉの遮光膜上に設けられるＳｉＮ膜の他の形成例を示す断面図。
【図７】液晶装置の画素の構成を詳細に示す模式的な断面図。
【図８】ＴＦＴアレイ基板の相隣接する複数の画素群の平面図。
【図９】周辺回路領域における遮光膜等の位置関係を示す平面図。
【図１０】周辺回路領域における遮光膜等の位置関係の他の例を示す平面図。
【図１１】ＷＳｉに与えられる温度とＷＳｉに生じるストレスの関係を示す図。
【図１２】クラックが生じた様子を説明するための半導体装置の部分断面図。
【符号の説明】
１ａ  半導体層、３ａ  ゲート電極、６ａ  データ線、９ａ  画素電極、１０  素子基板、１２  遮光膜、１２ａ，１８ａ  ＳｉＮ膜、１７  誘電体膜、２０  対向基板
【図１】
2005026509.tif 000003
【図２】
2005026509.tif 000004
【図３】
2005026509.tif 000005
【図４】
2005026509.tif 000006
【図５】
2005026509.tif 000007
【図６】
2005026509.tif 000008
【図７】
2005026509.tif 000009
【図８】
2005026509.tif 000010
【図９】
2005026509.tif 000011
【図１０】
2005026509.tif 000012
【図１１】
2005026509.tif 000013
【図１２】
2005026509.tif 000014