(57)【要約】【課題】      ドライバＩＣｓ、フレキシブルプリント基板、または、その他ドライバ集積回路当の電子装置を液晶ディスプレイパネルに接合させるために用いられる、異方性導電膜接合の接触抵抗を測定する方法を提供せんとするものである。【解決手段】  液晶ディスプレイパネルの表面にテストパッドアレイを提供するステップと、前記テストパッドアレイを前記液晶ディスプレイパネルの表面に設置された一組の端子パッドに電気接続し、一組の端子パッドを導電材にて第一電子装置に接合するステップと、前記テストパッドアレイを用いて、テストパッドアレイと第一電子装置とを接合した導電材の接触抵抗を測定するステップと、を含む方法とした。【選択図】      図６Ｂ  
2005175492.tif 000002
【特許請求の範囲】
【請求項１】
液晶ディスプレイパネルの表面にテストパッドアレイを提供するステップと、
前記テストパッドアレイを前記液晶ディスプレイパネルの表面に設置された一組の端子パッドに電気接続し、一組の端子パッドを導電材にて第一電子装置に接合するステップと、
前記テストパッドアレイを用いて、テストパッドアレイと第一電子装置とを接合した導電材の接触抵抗を測定するステップと、
を含む液晶ディスプレイパネルに接続された電子装置の接触抵抗の測定方法。
【請求項２】
前記第一電子装置は、集積回路チップ、フレキシブルプリント回路、テープキャリアパッケージ、またはチップオンフィルムから選ばれる、請求項１に記載の測定方法。
【請求項３】
前記導電材は、異方性導電膜である、請求項１に記載の測定方法。
【請求項４】
前記テストパッドアレイは、前記液晶ディスプレイパネルの周囲領域に設置される、請求項１に記載の測定方法。
【請求項５】
前記テストパッドアレイは、一組の前記端子パッドに隣接して設置される、請求項１に記載の測定方法。
【請求項６】
前記液晶ディスプレイパネルの表面に、ダミーリードアレイを提供するステップと、
前記ダミーリードアレイを前記テストパッドアレイに電気接続するステップと、
前記ダミーリードアレイに電気接続した前記テストパッドアレイを用いて、液晶ディスプレイパネルと第二電子装置とを接合した導電材の接触抵抗を測定するステップと
を含む、請求項１から請求項５いずれか１項に記載の測定方法。
【請求項７】
前記第二電子装置は、集積回路チップ、フレキシブルプリント回路、テープキャリアパッケージ、またはチップオンフィルムから選ばれる請求項６に記載の測定方法。
【請求項８】
液晶ディスプレイパネルと、
前記液晶ディスプレイパネルの表面に設置された一組の端子パッドと、
第一電子装置と、
前記第一電子装置を一組の前記端子パッドに電気接続する導電材と
前記液晶ディスプレイパネルの表面に設置されるとともに、一組の前記端子パッドに電気接続され、前記導電材の接触抵抗を測るためのテストパッドアレイとを備えることを特徴とする、液晶ディスプレイ。
【請求項９】
前記第一電子装置は、集積回路チップ、フレキシブルプリント回路、テープキャリアパッケージ、またはチップオンフィルムから選ばれる、請求項８に記載の液晶ディスプレイ。
【請求項１０】
前記導電材は、異方性導電膜である請求項８に記載の液晶ディスプレイ。
【請求項１１】
前記テストパッドアレイは、前記プラズマディスプレイパネルの周囲領域に設置される請求項８に記載の液晶ディスプレイ。
【請求項１２】
前記テストパッドアレイは、一組の前記端子パッドに隣接して設置される請求項８に記載の液晶ディスプレイ。
【請求項１３】
液晶ディスプレイパネル表面に、導電材と接合される第二電子装置を備えるとともに、前記テストパッドアレイに電気接続され、前記導電材の接触抵抗を測定するためのダミーリードアレイを備えたものである、請求項８から請求項１２のいずれか１項に記載の液晶ディスプレイ。
【請求項１４】
前記第二電子装置は、集積回路チップ、フレキシブルプリント回路、テープキャリアパッケージ、またはチップオンフィルムから選ばれる請求項１３に記載の液晶ディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶ディスプレイパネルに関し、特に、液晶ディスプレイパネルに接合した電子装置の接触抵抗を測る方法に関するものである。
【背景技術】
【０００２】
一般的に、フラットパネルディスプレイ装置は、液晶ディスプレイパネルを用いる。液晶ディスプレイパネルは、画素領域を含むことができる。前記画素領域は、画素薄膜トランジスタのアレイと、間隔を開けたデータラインとゲートラインが構成した交差したアレイを有する。この交差したアレイは、画素薄膜トランジスタのアレイに接続する。画素薄膜トランジスタ、データラインとゲートラインのアレイは、アドレス可能な画素のアレイを形成する。液晶ディスプレイパネルはまた、画素薄膜トランジスタアレイを駆動するドライバ集積回路チップ（ＩＣｓ）に接続する周囲領域を含む。ドライバ集積回路チップは、チップオングラス技術（ＣＯＧ）、テープキャリアパッケージ（ｔａｐｅ−ｃａｒｒｉｅｒ−ｐａｃｋａｇｅ，ＴＣＰ）または、チップオンフィルム技術（ＣＯＦ）によって液晶ディスプレイパネルの周辺領域に設置されることができる。チップオングラス技術（ＣＯＧ）、テープキャリアパッケージ（ＴＣＰ）または、チップオンフィルム技術（ＣＯＦ）において、異方性導電膜（ＡＣＦ）は、ドライバＩＣｓ、フレキシブルプリント基板、または、その他ドライバ集積回路を有する薄膜を液晶ディスプレイパネルに接合させるために用いられる。
【０００３】
この時、液晶ディスプレイパネルの電子特性を検査し、異方性導電膜の接合状態を記録することが望ましい。しかし、目下、液晶ディスプレイパネルで直接、異方性導電膜接合の接触抵抗を測る便利な方法がない。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本願発明は、以上のような事情を背景になされたものであり、ドライバＩＣｓ、フレキシブルプリント基板、または、その他ドライバ集積回路等の電子装置を液晶ディスプレイパネルに接合させるために用いられる、異方性導電膜接合の接触抵抗を測定する方法を提供せんとするものである。
【課題を解決するための手段】
【０００５】
上記課題を解決すべく、本発明者が鋭意研究を行った結果、本願発明に係る接触抵抗を測定する方法は、液晶ディスプレイパネルの表面にテストパッドアレイを提供するステップと、前記テストパッドアレイを前記液晶ディスプレイパネルの表面に設置された一組の端子パッドに電気接続し、一組の端子パッドを導電材にて第一電子装置に接合するステップと、前記テストパッドアレイを用いて、テストパッドアレイと第一電子装置とを接合した導電材の接触抵抗を測定するステップと、を含むものとした。
【０００６】
上記の測定方法に加えて、前記液晶ディスプレイパネルの表面に、ダミーリードアレイを提供するステップと、ダミーリードアレイをテストパッドアレイに電気接続するステップと、ダミーリードアレイに電気接続した前記テストパッドアレイを用いて、液晶ディスプレイパネルと第二電子装置とを接合した導電材の接触抵抗を測定するステップと、を含むものとした。
【０００７】
ダミーリードアレイは、液晶ディスプレイパネルの表面に設置され、第二電子装置を液晶ディスプレイパネルに電気接続する。ダミーリードアレイは、テストパッドアレイに電気接続される。よって、ダミーリードアレイに電気接続したテストパッドアレイの部分を用いて、液晶ディスプレイパネルと第二電子装置とを接合した導電材の接触抵抗を測ることができる。
【０００８】
第一電子装置、第二電子装置はともに、集積回路チップ、フレキシブルプリント回路、テープキャリアパッケージ、またはチップオンフィルムから選ばれるものが好ましいものである。
【０００９】
さらに、第一電子装置を液晶ディスプレイパネルの端子パッドに接合した導電材、および第二電子装置を液晶ディスプレイパネルに接合した導電材は、ＮＦＣ（ｎｏｎ−ｉｓｏｔｒｏｐｉｃ  ｃｏｎｄｕｃｔｉｖｅ  ｐａｓｔｅ）、ＵＶ樹脂等などが採用でき、さらに異方性導電膜であることが好ましい。
【発明の効果】
【００１０】
本発明によれば、液晶ディスプレイパネルに電子装置に接合した導電材の接触抵抗を測るテストパッドアレイを提供することで抵抗と特性をテストすることができ、更に、接合プロセスでパネルへの導電材の粘着力を改善できる。
【発明を実施するための最良の形態】
【００１１】
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
【実施例】
【００１２】
本発明は、液晶ディスプレイパネルで電子装置に接合した導電材の接触抵抗を測るテストパッドアレイを提供する。接触抵抗の測定は、異なる条件の接合プロセスを記録するのに用いることができる。テストパッドアレイはまた、電子特性のテストに用いることができる。テストパッドアレイによって抵抗と特性をテストした後、これらのテストパッドアレイは、後の接合プロセスでパネルへの導電材の粘着力を改善するのに用いることができる。
【００１３】
図１Ａは、チップオングラス技術（ＣＯＧ）によってドライバ集積回路チップ（ＩＣｓ）２０に接合した液晶ディスプレイパネル１０の実施例の平面図を示している。液晶ディスプレイパネル１０は、ガラスまたは石英基板からなり、画素領域１１と周囲領域１２とを含む。画素領域１１は、画素薄膜トランジスタアレイと、画素薄膜トランジスタアレイに接続したゲートラインとデータラインを有する。画素薄膜トランジスタアレイ、ゲートラインとデータラインのデザイン方法は、当業者であれば、熟知しているものであるため、ここでは省略する。カラーフィルター基板３０（図３）もまた、画素領域１１に設置することができる。周囲領域１２は、チップオングラス技術（ＣＯＧ）によってその上に接合された一または二以上のドライバ集積回路チップ（ＩＣｓ）２０を有し、その上に一または二以上の端子リードアレイ４０を形成する。端子リードアレイ４０は、フレキシブルプリント基板に電気接続される。従来技術において、ドライバ集積回路チップ（ＩＣｓ）２０は、液晶ディスプレイパネル１０の周囲領域１２と画素領域１１の間に存在するゲートラインまたはデータラインによって、画素薄膜トランジスタアレイに接続されている。また、ゲートラインまたはデータラインの端点は、端子パッドであり、周囲領域１２の表面に設置されるものである。
【００１４】
図２Ａは、模範的なドライバ集積回路チップ２０の底部平面図である。ドライバ集積回路チップ２０は、一または二以上の導電電極２１を有する。図２Ｂの拡大透視図に示されるように、例えば、金などの導電材料からできた凸部２２は、各電極２１と交差している。
【００１５】
図３は、ドライバ集積回路チップ２０と液晶ディスプレイパネルとが接合される様子を示している。図３に示されるように、チップオングラスの接合には、複数の導電粒子が粘着樹脂中に分散している異方性導電膜５０を用いる。異方性導電膜５０中の粘着樹脂により、ドライバ集積回路チップ２０は、液晶ディスプレイパネル１０に接合される。また、図４には、上記接合部分の詳細を示している。この図によれば異方性導電膜５０中の導電粒子によって、ドライバ集積回路チップ２０の凸部２２は、端子パッド１４と電気的に接続される。続いて、ドライバ集積回路チップ２２と液晶ディスプレイパネル１０との接合の工程を図４を用いて説明する。まず、ドライバ集積回路チップ２０と液晶ディスプレイパネル１０とを圧縮接合する。続いて、異方性導電膜５０をガラス転化点（Ｔｇ）以上の温度に加熱し、異方性導電膜５０の樹脂部分を硬化させる。これによって、ドライバ集積回路チップ２０は液晶ディスプレイパネル１０に接合し、導電粒子５１ａと電気的に接続するようになる。
【００１６】
仮に、接合に用いた異方性導電膜５０の導電粒子が絶縁薄膜で覆われている場合、ドライバ集積回路チップ２０と液晶ディスプレイパネル１０との圧縮接合において、凸部２２と端子パッド１４との間の導電粒子５１ａは、圧縮力を受ける。この圧縮力は、各導電粒子５１ａを覆う絶縁薄膜を破裂させ、導電粒子５１ａに端子パッド１４と凸部２２を電気接続させるのである。
【００１７】
図１Ａと図１Ｂによれば、本発明の実施例では、一または二以上のテストパッドアレイ６０が液晶ディスプレイパネル１０の周辺領域１２の表面かつ、隣接するドライバ集積回路チップ２０間に設置される。各テストパッドアレイ６０は、一または二以上の導電テストパッド６１を有する。導電テストパッド６１は、リード線７０によって端子パッド１４に接続される。そして、この端子パッド１４は、液晶ディスプレイパネル１０の周囲領域１２かつ、ドライバ集積回路チップ２０の下側に設置される。導電テストパッド６１とリード線７０の材料は、例えば、アルミニウムなどの導電材料が用いられる。テストパッドアレイ６０の導電テストパッド６１は、図１Ａ、図１Ｂに見られるように通常、正方形であるが、導電テストパッド６１はまた、例えば長方形、円形、楕円形などのその他の形状でもよい。導電テストパッド６１は、通常では、従来の電気的測定技術（ｅｌｅｃｔｒｉｃａｌ  ｐｒｏｂｉｎｇ  ｔｅｃｈｎｉｑｕｅｓ）を用いて試験し易いサイズが選定されるが、本実施例では、上記のような制限はなく、どのサイズでも用いることができる。
【００１８】
テストパッドアレイ６０は、異方性導電膜によって接合されたドライバ集積回路チップと液晶ディスプレイパネルとの接触抵抗とを測定することができる。異方性導電膜接合の接触抵抗の結果から、ドライバ集積回路と液晶ディスプレイパネルとの接合条件を決めることができる。また、テストパッドアレイ６０は、ドライバ集積回路チップ２０の電気的特性を確認するのに用いることができる。これは、リードピッチやリード線幅の変更や調整する場合、有益となる。テスト終了後、テストパッドアレイ６０は、接合プロセスにおける異方性導電膜の粘着力の改善に用いることができる。
【００１９】
図５は、テストパッドアレイ６０を用いて、４ポイントテスト法（ｆｏｕｒ  ｐｏｉｎｔ  ｔｅｓｔ  ｍｅｔｈｏｄ）を行い、異方性導電膜接合および接触抵抗の測定値を得る方法を示している。まず、テストパッドアレイ６０の４つの導電テストパッド６１ａ〜６１ｄを用いて、ドライバ集積回路チップ２０の一つの凸部（未表示）を端子パッド１４ｂの異方性導電膜接合に電気接続した接触抵抗Ｒを得ることができる。導電テストパッド６１ａは、リード線７０ａによって端子パッド１４ａに電気接続され、導電テストパッド６１ｂと６１ｃは、リード線７０ｂと７０ｃによって端子パッド１４ｂに電気接続され、且つ、導電テストパッド６１ｄは、リード線７０ｄによって端子パッド１４ｃに接続される。既定電圧を導電テストパッド６１ｃと６１ｄに加え、導電テストパッド６１ａと６１ｂの電流を測ることによってこの異方性導電膜接合の接触抵抗Ｒを得ることができる。
【００２０】
図６Ａと図６Ｂに示されるように、一または二以上のダミーリードアレイ７０が、端子リード線４０の隣に設置できる。各ダミーリードアレイ７０は、一または二以上のダミーリード７１を有し、液晶ディスプレイパネル１０の周囲領域１２上に設置されたリード線８０によって、テストパッドアレイ６０上の導電テストパッド６１’に接続される。また、ディバイス８１と液晶ディスプレイパネルとを接合した後の接触抵抗を測定するための導電テストパッド６１’は、ドライバ集積回路チップ２０の端子パッド１４には接続されていない。（ドライバ集積回路チップと液晶ディスプレイパネルパネルが接合した後の接触抵抗を測る導電テストパッド６１と区別するために、ここでは異なる番号６１’を用いた。）ダミーリード７１によって、例えば、図に示されたフレキシブルプリント基板（ＦＰＣ）、テープキャリアパッケージ（ＴＣＰ）、チップオングラス技術（ＣＯＧ）のディバイス８１を液晶ディスプレイパネル１０に対応する導電テストパッド６１’に電気的に接続することができる。図３に示すように、異方性導電膜は、ディバイス８１の底部に位置するリード線８２（図６Ｂ）を液晶ディスプレイパネル１０の表面のダミーリード７１に電気的に接続される。図には示していないが、リード線８２は、ディバイス８１の機能リード線に電気的に接続される。ディバイス８１は、異方性導電膜によって、例えば、液晶ディスプレイパネル１０の端子リード線４０、またはプリント回路板（ＰＣＢ）９０の端子リード線に接合される。よって、異方性導電膜接合点の接触抵抗をテストすることができる。
【００２１】
図６Ｂに示されたようにダミーリード７１は、通常、長方形であるが、ダミーリード７１は、例えば正方形、円形または楕円形などの形状でもよい。ダミーリード７１とリード線８０は、例えば、アルミニウムなどの導電材料を従来の設置方法を用いて形成される。ダミーリード７１は、通常では、従来の電気的測定技術（ｅｌｅｃｔｒｉｃａｌ  ｐｒｏｂｉｎｇ  ｔｅｃｈｎｉｑｕｅｓ）を用いて試験し易いサイズが選定されるが、本実施例では、上記のような制限はなく、どのサイズでも用いることができる。
【００２２】
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
【図面の簡単な説明】
【００２３】
【図１Ａ】テストパッドアレイを応用した液晶ディスプレイパネルの実施例の平面図を示している。
【図１Ｂ】図１の点線領域１Ｂの拡大図を示している。
【図２Ａ】ドライバ集積回路チップの一または二以上の導電電極を示す模範的なドライバ集積回路チップの底部平面図である。
【図２Ｂ】図２Ａの、一つの電極から延伸した凸部の拡大透視図を示している。
【図３】図１Ａでフレキシブルプリント基板と電気接続した液晶ディスプレイパネルの一部の側面図を示している。
【図４】異方性導電膜接合の原理を図解する概略図である。
【図５】本発明のテストパッドアレイを用いて、従来の４ポイントテスト法を行い、異方性導電膜接合の接触抵抗の測定値を得る図を示している。
【図６Ａ】テストパッドアレイとダミーリードアレイを用いた液晶ディスプレイパネルの実施例の平面図を示している。
【図６Ｂ】図６Ａの点線領域６Ｂの拡大図を示している。
【符号の説明】
【００２４】
１０    液晶ディスプレイパネル
１１    画素領域
１２    周囲領域
１４    端子パッド
１４ａ  端子パッド
１４ｂ  端子パッド
１４ｃ  端子パッド
２０    ドライバ集積回路チップ
２１    導電電極
２２    凸部
３０    カラーフィルター
４０    端子リードアレイ
５０    異方性導電膜
５１ａ  導電粒子
５１ｂ  導電粒子
６０    テストパッドアレイ
６１    導電テストパッド
６１’  導電テストパッド
６１ａ  導電テストパッド
６１ｂ  導電テストパッド
６１ｃ  導電テストパッド
６１ｄ  導電テストパッド
７０    ダミーリードアレイ
７０ａ  リード線
７０ｂ  リード線
７０ｃ  リード線
７０ｄ  リード線
７１    ダミーリード
８０    リード線
８１    ディバイス
８２    リード線
９０    プリント回路板
ｒ１    抵抗
ｒ２    抵抗
Ｒ      接触抵抗
１Ｂ    点線領域
６Ｂ    点線領域
【図１Ａ】
2005175492.tif 000003
【図１Ｂ】
2005175492.tif 000004
【図２Ａ】
2005175492.tif 000005
【図２Ｂ】
2005175492.tif 000006
【図３】
2005175492.tif 000007
【図４】
2005175492.tif 000008
【図５】
2005175492.tif 000009
【図６Ａ】
2005175492.tif 000010
【図６Ｂ】
2005175492.tif 000011