(57)【要約】【課題】小型で、Ｑが高く、大きなＬ値を取得し得るインダクタ素子、及び、電子部品を提供する。【解決手段】配線基板１と、ｎ本のワイヤ２１〜２ｎのアレイとを含む。配線基板１は、間隔を隔てて配置されたｎ本の配線パターン３１〜３ｎのアレイを有している。ワイヤ２１〜２ｎは、ワイヤボンディングの可能な線材で構成される。ワイヤ２１〜２ｎは、配線基板１の一面上で立ち上がる円弧状に形成され、両端が、隣接する配線パターン３１〜３ｎに接続され、配線パターン３１〜３ｎとともに、ヘリカルのコイルを構成する。【選択図】      図１
2005026384.tif 000002
【特許請求の範囲】
【請求項１】
配線基板と、ワイヤのアレイとを含むインダクタ素子であって、
前記配線基板は、間隔を隔てて配置された配線パターンのアレイ及びボンディングバンプを有しており、
前記配線パターンは、前記配線基板の内部または裏面に備えられており、
前記ボンディングバンプは、前記配線パターンの長さ方向の端部に備えられ、前記配線基板の表面上に露出しており、
前記ワイヤは、ワイヤボンディングが可能であって、前記配線基板の表面上で立ち上がる円弧状に形成され、両端が、隣接する前記配線パターンの前記ボンディングバンプにボンディングされ、前記配線パターンとともに、ヘリカルのコイルを構成しており、
前記コイルは、両端が、前記配線基板の裏面上に構成された外部端子と、前記配線パターン及び前記ボンディングバンプを介して、電気的に接続されている
インダクタ素子。
【請求項２】
請求項１に記載されたインダクタ素子であって、前記ワイヤは、Ｃｕでなるインダクタ素子。
【請求項３】
請求項１または２に記載されたインダクタ素子であって、前記コイルは、電気めっき膜により、前記外部端子と接続されているインダクタ素子。
【請求項４】
請求項１乃至３の何れかに記載されたインダクタ素子であって、前記コイルは、絶縁樹脂により封止されているインダクタ素子。
【請求項５】
請求項１乃至４の何れかに記載されたインダクタ素子であって、前記配線基板は半導体基板であり、前記配線パターンは半導体プロセスによって構成されたものであるインダクタ素子。
【請求項６】
インダクタ素子を含む電子部品であって、前記インダクタ素子は、請求項１乃至５の何れかに記載されたものでなる電子部品。
【請求項７】
請求項６に記載された電子部品であって、ＭＭＩＣを含むモジュールである電子部品。
【請求項８】
インダクタ素子、またはインダクタ素子を含む電子部品を製造する方法であって、
配線パターンのアレイを、同一平面位置に、所定間隔で配列し、
次に、前記配線パターンの長さ方向の両端部に、ワイヤボンディングのためのボンディングバンプを形成し、
次に、前記ボンディングバンプにワイヤをボンディングし、前記配線パターンのアレイ及びワイヤのアレイにより、ヘリカルのコイルを構成する
工程を含む製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、インダクタ素子、それを含む電子部品及びそれらの製造方法に関する。
【０００２】
【従来の技術】
従来の構造を示す例として、特許文献１〜４があげられる。特許文献１には、セラミック印刷工法による積層インダクタ素子内蔵モジュールが開示されている。特許文献２には、シート積層工法による積層インダクタ素子内蔵モジュールが開示されている、特許文献３には、巻き線型のコイル素子を基板に内蔵したモジュールが開示されている。特許文献４には、基板内に多層のスパイラルインダクタ素子を構成したモジュールが開示されている。
【０００３】
【発明が解決しようとする課題】特許文献１、２に示されるインダクタ素子は、いずれも積層方向に巻き上げられるインダクタ素子であり、これらのタイプのインダクタ素子は、積層体内に構成された、ＧＮＤ層やコンデンサ層による影響を大きく受けるため、高いインダクタ素子ンス値と高いＱ値を得ることが難しい。
【０００４】
また、積層基板の構造から、巻き数は積層基板の厚みや層数によって制限されるため、十分大きなインダクタ素子をえることが難しいという問題があった。また、特許文献３に示す例では、巻き線コイルを用いて、基板の面とは垂直の方向にコイルを構成しているが、この場合は、巻線を構成する工程が複雑であるため、コストが高くなってしまうという問題があった。また、特許文献４に示す例では、基板内に多層のスパイラルインダクタ素子を構成しているが、このタイプのインダクタ素子は、ヘリカルのインダクタ素子よりも面積が大きく、Ｑが低い。また、大きくなってしまうことから、複数の素子を内蔵した場合、結合によって所望の特性を得ることができなくなってしまうという問題があった。また、ヘリカル同等のＱ、Ｌを得ようとすると、モジュールの形状が大きくなってしまうという問題があった。
【０００５】
【特許文献１】
実用新案登録第２６０７４３３号公報
【特許文献２】
特開平１１−１０３２２９号公報
【特許文献３】
特開平１１−２０４３５２号公報
【特許文献４】
特開２００２−９２５６６号公報
【０００６】
【発明が解決しようとする課題】
本発明の課題は、小型で、Ｑが高く、大きなＬ値を取得し得るインダクタ素子、及び、電子部品を提供することである。
【０００７】
本発明のもう一つの課題は、基板に形成された接地パターンやコンデンサ電極の影響によるＱ特性の劣化や、Ｌ値の低下を招きにくいインダクタ素子、及び、電子部品を提供することである。
【０００８】
本発明の更にもう一つの課題は、製造工程での断線やショートの発生しにくいインダクタ素子、及び、電子部品を提供することである。
【０００９】
本発明の更にもう一つの課題は、製造コストの安いインダクタ素子、及び、電子部品を提供することである。
【００１０】
本発明の更にもう一つの課題は、Ｌ値のシリーズ化が容易であるとともに、Ｌ値の微調整も容易に行うことができるインダクタ素子、及び、電子部品を提供することである。
【００１１】
本発明の更にもう一つの課題は、高周波特性の良好なインダクタ素子、及び、電子部品を提供することである。
【００１２】
本発明の更にもう一つの課題は、小型で高性能なＭＭＩＣモジュールを構成しえるインダクタ素子、及び、電子部品を提供することである。
【００１３】
本発明の更にもう一つの課題は、製造工程での断線やショートがおきにくいインダクタ素子、及び、電子部品を提供することである。
【００１４】
本発明の更にもう一つの課題は、上述したインダクタ素子、及び、電子部品の製造に適した製造方法を提供することである。
【００１５】
【課題を解決するための手段】
上述した課題を達成するため、本発明に係るインダクタ素子は、配線基板と、ワイヤのアレイとを含む。
【００１６】
前記配線基板は、間隔を隔てて配置された配線パターンのアレイ及びボンディングバンプを有する。前記配線パターンは、前記配線基板の内部または裏面に備えられており、前記ボンディングバンプは前記配線パターンの長さ方向の端部に備えられ、前記配線基板の表面上に露出している。
【００１７】
前記ワイヤは、ワイヤボンディングが可能であって、前記配線基板の表面上で立ち上がる円弧状に形成され、両端が、隣接する前記配線パターンの前記ボンディングバンプにボンディングされ、前記配線パターンとともに、ヘリカルのコイルを構成している。前記コイルは、両端が、前記配線基板の裏面上に形成された外部端子と、前記配線パターン及び前記ボンディングバンプを介して、電気的に接続されている。
【００１８】
上述したように、本発明に係るインダクタ素子は、ワイヤのアレイを含み、ワイヤは、円弧状に形成され、両端が、隣接する前記配線パターンの前記ボンディングバンプにボンディングされ、前記配線パターンとともに、ヘリカルのコイルを構成するので、内部抵抗の小さいＣｕの線材を用い、巻線コイルのような理想的な丸い断面導体で、ヘリカル状のコイルを構成できる。このため、小型で、Ｑが高く、大きなＬ値を有するインダクタ素子を実現することができる。
【００１９】
また、ワイヤは、配線基板の表面上で立ち上がる円弧状に形成されているので、配線基板の面と平行な方向に巻き軸がある。このため、例えば、マザーボードに搭載した場合や、モジュール用基板に搭載した場合、基板に形成されたＧＮＤパターンやコンデンサ電極の影響によるＱ特性の劣化や、Ｌ値の低下を受けにくいインダクタ素子を構成することが可能になる。
【００２０】
また、コイルは、ワイヤボンディングの可能なワイヤのアレイで構成されているので、配線基板上に形成された配線パターンが、非常に微細なパターンの場合でも、パターンをカメラで認識しながら、ワイヤをボンディングすることが可能である。このため、製造工程での断線やショートがおきにくいインダクタ素子またはそれを含むモジュール等の電子部品を構成することが可能になる。
【００２１】
また、配線基板１においては、ベアチップを実装したあとに行われるワイヤボンディングの工程で、一気にインダクタ素子まで構成することができるので、コイル構成用の特別な工程が必要なく、製造コストの安いモジュールを構成することが可能になる。
【００２２】
さらに、コイルピッチ（ワイヤピッチ）や内径を、マスクパターン及びプログラムにより自由に調整することが可能なので、Ｌ値のシリーズ化が容易であると同時に、Ｌ値の微調整も容易に行うことができる。
【００２３】
さらに、一般に樹脂基板に構成する導体は、樹脂との密着強度を上げるため、その表面を荒らしているので、それにより、高周波特性が劣化してしまうのであるが、本発明では、ワイヤを用いるので、高周波特性の良好なインダクタ素子を得ることができる。
【００２４】
また、インダクタ素子を構成する際に、配線基板を転写工法により構成することで、小型でありながら、内径が大きく、Ｌ値、Ｑ値共に大きなインダクタ素子を構成することが可能になる。また、ワイヤボンディングをＣｕとすることにより、高特性でありながら、小型で安価で信頼性の高いインダクタ素子を構成することが可能になる。
【００２５】
また、半導体のベアチップ上にワイヤボンディングでヘリカル状のコイルを構成することで、能動素子とインダクタ素子の距離を最小限にして、スパイラル構造よりも、効率の高いヘリカル状のインダクタ素子を構成することができるので、小型で高性能なＭＭＩＣモジュールを構成することができる。
【００２６】
具体的態様として、コイルの両端は、配線基板のワイヤボンディングを行う表面とは異なる反対側の裏面上に構成された外部端子と電気的に接続される。この端子構造によれば、いわゆる「フリップ．チップ」タイプのインダクタ素子が得られる。
【００２７】
配線パターンは、裏面に現れていてもよいし、配線基板の内部に埋め込まれていてもよい。配線パターンが配線基板の内部に埋め込まれている場合は、配線パターンの絶縁性、耐久性、及び、信頼性が向上する。
【００２８】
コイルは、外部端子に対して、スタッドバンプにより接続することができるし、電気めっき膜によって接続することもできる。
【００２９】
好ましくは、コイルは、絶縁樹脂により封止される。このような構造によれば、ワイヤ相互間の電気絶縁の信頼性、及び、ワイヤに対する保護機能が、高まる。
【００３０】
配線基板は、絶縁基板であってもよいし、半導体基板であってもよい。半導体基板の場合は、配線パターンは半導体プロセスによって形成される。
【００３１】
本発明に係る電子部品は、上述したインダクタ素子を含む。したがって、インダクタ素子の全ての作用効果を享受し得る。本発明に係る電子部品の代表例は、ＭＭＩＣを含むモジュールである。
【００３２】
本発明は更に、インダクタ素子、またはインダクタ素子を含む電子部品を製造する方法をも開示する。本発明に係る製造方法は、配線パターンのアレイを、同一平面位置に、所定間隔で配列し、次に、前記配線パターンの長さ方向の両端部に、ワイヤボンディングバンプを形成し、次に、前記ワイヤボンディングバンプにワイヤをボンディングし、前記配線パターンのアレイ及びワイヤのアレイにより、ヘリカルのコイルを構成する工程を含む。
【００３３】
本発明の他の目的、構成及び利点については、添付図面を参照し、更に詳しく説明する。添付図面は、単に、例示にすぎない。
【００３４】
【発明の実施の形態】
１．インダクタ素子
図１は本発明に係るインダクタ素子の透視斜視図、図２は図１に示したインダクタ素子の断面図、図３は配線パターンの配置を示す図、図４は図１〜３に示したインダクタ素子の断面図である。
【００３５】
図示実施例のインダクタ素子は、配線基板１と、ｎ本（ｎは自然数）のワイヤ２１〜２ｎのアレイとを含む。配線基板１は、間隔を隔てて配置されたｎ本（ｎは自然数）の配線パターン３１〜３ｎのアレイを有している。ワイヤ２１〜２ｎは、ワイヤボンディングの可能な線材で構成される。ワイヤ２１〜２ｎは、配線基板１の表面上で立ち上がる円弧状に形成され、両端が、隣接する配線パターン３１〜３ｎに接続され、配線パターン３１〜３ｎとともに、ヘリカルのコイルを構成する。例えば、ワイヤ２２は、一端が、配線パターン３１の一端に、ワイヤボンディングの手段で接続され、他端が配線パターン３２の一端に、ワイヤボンディングの手段で接続される。ワイヤ２２の一端がワイヤボンディングされる配線パターン３１の一端と、ワイヤ２２の他端がワイヤボンディングされる配線パターン３２の一端とは、互いに、反対方向にある。
【００３６】
配線基板１の内部に埋め込まれた配線パターン３１〜３ｎは、その端部に設けられたスタッドバンプ７１〜７ｎ、８１〜８ｎを介して、配線基板１の表面側に引き出される。ワイヤ２１〜２ｎの両端は、スタッドバンプ７１〜７ｎ、８１〜８ｎにそれぞれワイヤボンディングされる。スタッドバンプ７１〜７ｎ、８１〜８ｎは、銅、銀、金、白金、パラジウム、アルミニウム等によって構成することができる。
【００３７】
上述したように、本発明に係るインダクタ素子は、ワイヤ２１〜２ｎのアレイを含み、ワイヤ２１〜２ｎは、円弧状に形成され、両端が、隣接する配線パターン３１〜３ｎに接続され、配線パターン３１〜３ｎとともに、ヘリカルのコイルを構成するので、インダクタ素子を構成する場合、内部抵抗の小さいＣｕの線材を用い、巻線コイルのような理想的な丸い断面導体で、ヘリカル状のコイルを構成できる。このため、小型で、Ｑが高く、大きなＬ値を有するインダクタ素子を得ることができる。
【００３８】
また、ワイヤ２１〜２ｎは、配線基板１の表面上で立ち上がる円弧状に形成されているので、配線基板１の面と平行な方向に巻き軸がある。このため、例えば、マザーボードに搭載した場合や、モジュール用基板に搭載した場合、基板に形成されたＧＮＤパターンやコンデンサ電極の影響によるＱ特性の劣化や、Ｌ値の低下を受けにくいインダクタ素子を構成することが可能になる。
【００３９】
また、コイルは、ワイヤボンディングの可能なワイヤ２１〜２ｎのアレイで構成されているので、配線基板１上に形成された配線パターン３１〜３ｎが、非常に微細でも、パターンをカメラで認識しながら、ワイヤ２１〜２ｎをボンディングすることが可能である。このため、製造工程での断線やショートがおきにくいインダクタ素子またはそれを含むモジュール等の電子部品を構成することが可能になる。
【００４０】
また、配線基板１においては、ベアチップを実装したあとに行われるワイヤボンディングの工程で、一気にインダクタ素子まで構成することができるので、コイル構成用の特別な工程が必要なく、製造コストの安いモジュールを構成することが可能になる。
【００４１】
さらに、コイルピッチや内径をプログラムにより自由に調整することが可能なので、Ｌ値のシリーズ化が容易であると同時に、Ｌ値の微調整も容易に行うことができる。
【００４２】
さらに、一般に樹脂基板に構成する導体は、樹脂との密着強度を上げるため、その表面を荒らしているので、それにより、高周波特性が劣化してしまうのであるが、本発明では、ワイヤ２１〜２ｎを用いるので、高周波特性の良好なインダクタ素子を得ることができる。
【００４３】
図示実施例において、コイルの両端に位置するワイヤ２１及びワイヤ２ｎは、配線基板１の裏面上に構成された外部端子４１、４２と電気的に接続される。この端子構造によれば、いわゆる「フリップ．チップ」タイプのインダクタ素子が得られる。コイルの両端に位置するワイヤ２１及びワイヤ２ｎは、外部端子４１、４２に対して、ワイヤボンディングバンプとなるスタッドバンプにより接続することができる。
【００４４】
配線パターン３１〜３ｎは、裏面に現れていてもよいし、配線基板１の内部に埋め込まれていてもよい。図示実施例の配線パターン３１〜３ｎは、配線基板１の内部に埋め込まれている。この構造によれば、配線パターン３１〜３ｎの絶縁性、耐久性、及び、信頼性が向上する。更に、実施例では、配線パターン３１〜３ｎは、配線基板１の他面に形成された絶縁層５によって覆われており、配線パターン３１〜３ｎに対する絶縁性、耐久性、及び、信頼性が、一層完全なものとなっている。
【００４５】
図示されたインダクタ素子では、コイルは、絶縁樹脂６により封止される。このような構造によれば、ワイヤ２１〜２ｎ相互間の電気絶縁の信頼性、及び、ワイヤ２１〜２ｎに対する保護機能が高まる。
【００４６】
ワイヤ２１〜２ｎとしては、ワイヤボンディングの可能な金属材料であって、電気抵抗のできるだけ小さいものが用いられる。この実施例では銅を用いているが、それ以外にも、銀、金、白金、パラジウム、アルミニウム等を用いることができる。また、配線パターン３１〜３ｎについても、実施例では銅を用いているが、金、銀、白金、パラジウム、アルミニウム等を用いることができる。もっとも、特性面、コスト面、加工性等を総合的に勘案すると、銅が最も望ましいと考えられる。
【００４７】
配線基板１は、絶縁基板であってもよいし、半導体基板であってもよい。半導体基板の場合は、配線パターン３１〜３ｎは半導体プロセスによって形成される。
【００４８】
配線基板１を絶縁基板によって構成する場合の樹脂材料として、熱硬化性樹脂、熱可塑性樹脂の何れを用いてもよい。熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ポリイミド樹脂、ポリフェニレンエーテル（オキサイド）樹脂、ビスマレイミドトリアジン（シアネートエステル）樹脂、フマレート樹脂、ポリブタジエン樹脂、ポリビニルベンジルエーテル化合物樹脂、ジアリルフタレート樹脂、ベンゾシクロブテン樹脂等が挙げられる。熱可塑性樹脂としては、芳香族ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエチレンテレフタレート樹脂、ポリブチレンテレフタレート樹脂、ポリエチレンサルファイド樹脂、ポリエーテルエーテルケトン樹脂、ポリテトラフルオロエチレン樹脂、グラフト樹脂、等が挙げられる。これらの樹脂は単独で使用してもよいし、２種類以上を混合して用いてもよい。２種類以上を混合して用いる場合の混合比は、任意である。
【００４９】
また、配線基板１は、有機材料と無機材料とを混合した複合材料によって構成することができる。有機材料としては、上述した樹脂材料を用いることができる。無機材料としては、以下のものが挙げられる。比較的高い誘電率を得るためには、特に以下の材料を用いることが好ましい。
【００５０】
チタンーバリウムーネオジウム系セラミックス、チタンーバリウムースズ系セラミックス、鉛―カルシウム系セラミックス、二酸化チタン系セラミックス、チタン酸バリウム系セラミックス、チタン酸鉛系セラミックス、チタン酸ストロンチウム系セラミックス、チタン酸カルシウム系セラミックス、チタン酸ビスマス系セラミックス、チタン酸マグネシウム系セラミックス、ＣａＷＯ４系セラミックス、Ｂａ（Ｍｇ、Ｎｂ）Ｏ３系セラミックス、Ｂａ（Ｍｇ、Ｔａ）Ｏ３系セラミックス、Ｂａ（Ｃｏ、Ｍｇ、Ｎｂ）Ｏ３系セラミックス、Ｂａ（Ｃｏ、Ｍｇ、Ｔａ）Ｏ３系セラミックス。なお、二酸化チタン系セラミックスとは、二酸化チタンのみを含有するもののほか、他の少量の添加物を含有するものも含み、二酸化チタンの結晶構造が保持されているものを言う。また、他のセラミックスも同ようである。特に、二酸化チタン系セラミックスはルチル構造を有するものが好ましい。
【００５１】
誘電率をあまり高くせずに、高いＱを得るためには以下の材料を用いることが好ましい。
【００５２】
シリカ、アルミナ、ジルコニア、チタン酸カリウムウィスカ、チタン酸カルシウムウィスカ、チタン酸バリウムウィスカ、酸化亜鉛ウィスカ、ガラスチョップ、ガラスビーズ、カーボン繊維、酸化マグネシウム（タルク）。これらは単独で用いてもよいし、２種類以上を混合して用いてもよい。２種類以上を混合して用いる場合、その混合比は任意である。
【００５３】
また、無機材料に磁性体を用いる場合は、フェライトとしては、Ｍｎ−Ｍｇ−Ｚｎ系、Ｎｉ−Ｚｎ系、Ｍｎ−Ｚｎ系などであり、Ｍｎ−Ｍｇ−Ｚｎ系、Ｎｉ−Ｚｎ系などが好ましい。強磁性金属としては、カーボニル鉄、鉄一シリコン系合金、鉄一アルミー珪素系合金（商標名センダスト）、鉄一ニッケル系合金（商標名：パーマロイ）、アモルファス系（鉄系、コバルト系）などが好ましい。
【００５４】
２．図１〜図４に示したインダクタ素子の製造方法
次に、図５〜図１９を参照し、図１〜図４に示したインダクタ素子の製造方法を説明する。この製造方法は、集合基板（ウエハ）の上で実行され、最後に個片化される。
【００５５】
まず、図５に示すように、転写に使用するＳＵＳ基板Ａ１を準備する。このＳＵＳ基板Ａ１の表面は、転写後剥離ができるように表面処理をしてあることが好ましい。  次に、図６に示すように、ＳＵＳ基板Ａ１の一面上にフォトレジストフィルムＡ２をラミネートする。フォトレジストフィルムＡ２をラミネートする代わりに、フォトレジストを塗布してもよい。
【００５６】
次に、フォトレジストフィルムＡ２の上に、フォトマスクＰを当て、露光、現像を実行することにより、図７に示すように、配線パターンのためのパターニングを行う。フォトマスクＰは配線パターンのためのパターンを有する。
【００５７】
次に、図８に示すように、電気めっき処理を行い、フォトレジストフィルムＡ２の抜きパターンに、配線パターン３１〜３ｎのためのめっき膜を成長させる。ＳＵＳ基板Ａ１は導電性を有するので、めっき電極として、そのまま用いることができる。
【００５８】
次に、レジストフィルムＡ２を剥離する。図９は剥離処理後の状態を示している。レジストフィルムＡ２は、アルカリ有機溶媒もしくはアルカリ水溶液を用いた剥離液によって剥離することができる。
【００５９】
次に、図１０に示すように、配線パターン３１〜３ｎの両端部に、スタッドバンプ７１〜７ｎ（及び８１〜８ｎ）を形成する。スタッドバンプ７１〜７ｎ（及び８１〜８ｎ）は、銅、銀、金、白金、パラジウム、アルミニウム等のワイヤを、ワイヤボンダによりボンディングすることによって構成することができる。
【００６０】
次に、図１１に示すように、配線パターン３１〜３ｎ、スタッドバンプ７１〜７ｎ（及び８１〜８ｎ）の周りに、絶縁層１を形成するように、樹脂と無機材料とを混合した複合材料、または、樹脂材料を、熱プレスによって転写し、配線基板とする。配線基板となる絶縁層１は、スタッドバンプ７１〜７ｎ（及び８１〜８ｎ）の先端が露出するように形成する。
【００６１】
次に、図１２に示すように、ワイヤボンダを用いて、スタッドバンプ７１〜７ｎ（及び８１〜８ｎ）の先端にワイヤ２１〜２ｎをボンディングする。このとき、配線基板１の配線パターン３１〜３ｎに対して、隣り合うパターンの両端のうち、対称の位置にある端部同士を接続するようにボンディングし、それによりヘリカル状のコイルとなるように構成する。ワイヤ２１〜２ｎの形状は、円弧状またはそれに近い形に構成する。
【００６２】
次に、図１３に示すように、ワイヤ２１〜２ｎの全体を、絶縁樹脂６により封止する。このとき、ＳＵＳ基板Ａ１とは反対側にＳＵＳ基板Ａ３を配置し、硬化する。ＳＵＳ基板Ａ３は、このあとの工程で支持部材としての役割を果たす。
【００６３】
次に、図１４に示すように、最初に準備したＳＵＳ基板Ａ１を剥離し、剥離した面の全面に、レジスト５を形成する。
【００６４】
次に、図１５に示すように、レジスト５をパターニングする。レジスト５のパターニングは、ヘリカル状のコィルの両端部のパターンを露出させ、それ以外のパタ一ンはレジストで覆うように実行する。
【００６５】
次に、図１６に示すように、レジスト５の付着されている面側に、全面無電解めっきもしくは全面スパッタを行い、下地導体膜Ａ４を形成する。この下地導体膜Ａ４は、このあとに形成される外部端子の下地導体となる。
【００６６】
次に、下地導体膜Ａ４の表面にフォトレジストフィルムＡ５をラミネートする。
ラミネートの後、フォトリソグラフィ工程を実行し、外部端子となる部分のみを除去し、それ以外のところはフォトレジストフィルムＡ５に覆われた状態にする。
図１７は、フォトリソグラフィ工程を実行して得られた状態を示している。
【００６７】
次に、図１８に示すように、Ｃｕ等の電界めっきを行い、パターニング下面に外部端子４１、４２を形成する。
【００６８】
この後、図１９に示すように、フォトレジストフィルムＡ５、下地導体膜Ａ４及びＳＵＳ基板Ａ３を除去する。フォトレジストフィルムＡ５は、アルカリ有機溶媒もしくはアルカリ水溶液を用いた剥離液によって剥離することができる。
【００６９】
図示はされていないが、この後、個品に切断し、外部端子４１、４２のバレルめっきをすることにより、製品が完成する。配線パターン３１〜３ｎ、スタッドバンプ７１〜７ｎ（及び８１〜８ｎ）、外部端子４１、４２は、実施例では銅を用いているが、それ以外にも、銀、金、白金、パラジウム、アルミニウム等を用いてもよい。また、ワイヤ２１〜２ｎ導体についても、実施例では銅を用いているが、金、銀、白金、パラジウム、アルミニウム等を用いてもよい。但し、特性面、コスト面、加工性等を加味すると、銅が最も望ましい。
【００７０】
また、図示実施例の工法では、転写により導体を構成したが、サブトラ工法、セミアディティブ工法等によってパターニングしたプリント基板に構成してもよい。
【００７１】
但し、コイルの特性を考慮するとコイル径をできるだけ大きくする必要があり、そのためには、配線基板１を極力薄くする必要がある。この薄い配線基板１に配線パターン３１〜３ｎおよび外部端子４１、４２を構成する手法としては、図示実施例の転写工法が最も望ましいと考えられる。
【００７２】
また、配線基板１を転写工法により構成することで、小型でありながら、内径が大きく、Ｌ値、Ｑ値共に大きなインダクタ素子を構成することが可能になる。また、ワイヤ２１〜２ｎをＣｕによって構成することにより、特性に優れ、小型、かつ、安価で信頼性の高いインダクタ素子を構成することが可能になる。
【００７３】
また、半導体のベアチップ上にワイヤボンディングでヘリカル状のコイルを構成することにより、能動素子とインダクタ素子の距離を最小限にして、スパイラル構造よりも効率の高いヘリカル状のインダクタ素子を構成することができるので、小型で高性能なＭＭＩＣモジュールを得ることができる。
【００７４】
３．インダクタ素子の別の製造方法
次に、インダクタ素子の別の製造方法について、説明する。
【００７５】
まず、図２０に示すように、ＳＵＳ基板Ａ１を準備し、あらかじめ外部端子接続用導体となる部分に、エッチングによりキャビティＨ１、Ｈ２を構成しておく。そして、そのエッチングした面にドライフィルムＡ２を貼り付ける。
【００７６】
次に、図２１に示すように、ドライフィルムＡ２を露光し、現像することにより、パターニングする。このとき、キャビティＨ１の部分は、同じパターンで抜いておく。また、コイル形成部については、ワイヤで構成する部分を除く略１／４ターン分となるようなパターンを構成する。
【００７７】
次に、図２２に示すように、電界めっきにより、Ｃｕを厚付けする。めっき条件等は適宜選択する。基本的には、先に述べた製造方法と同じでよい。
【００７８】
次に、図２３に示すように、ドライフィルムＡ２を剥離することにより、略１／４ターン分のパターンおよび外部端子接続用導体が形成される。
【００７９】
次に、図２４に示すように、バンプ形成ボンディング機により、パターンのワイヤを打つ位置にＣｕバンプ７１〜７ｎ（及び８１〜８ｎ）を形成する。
【００８０】
次に、図２５に示すように、Ｃｕバンプ７１〜７ｎ（及び８１〜８ｎ）を形成した面に、低誘電率樹脂１を、熱プレス、真空ラミネート等により構成する。この樹脂は、セラミックやフェライトを混合した複合材料であってもよい。
【００８１】
次に、図２６に示すように、ワイヤーボンディング機により、Ｃｕバンプ７１〜７ｎ（及び８１〜８ｎ）の上に、ワイヤ２１〜２ｎをボンディングする。これにより、パターニングした略１／４ターン分の配線パターン３１〜３ｎを、交互に接続し、螺旋状のコイルを形成する。ワイヤ２１〜２ｎの線径は希望する導体抵抗を得る為、任意に変更可能とする。
【００８２】
次に、図２７に示すように、ボンディングしたワイヤ２１〜２ｎの表面に、例えば２μｍの膜厚で、ポリイミド樹脂等の絶縁コートを施す。絶縁コートは金属酸化膜であってもよい。
【００８３】
次に、図２８に示すように、ワイヤ２１〜２ｎを覆うように、絶縁層６を形成する。絶縁層６は、樹脂または複合材料によって構成できることは、既に述べたとおりである。
【００８４】
次に、図２９に示すように、絶縁層６の上に、ＳＵＳ基板Ａ３を貼りつけた後、図３０に示すように、最初に貼り付けていたＳＵＳ基板Ａ１を剥離する。端子面の絶縁層５に、極薄Ｃｕ箔で構成される樹脂付銅箔を熱プレスにより貼り付ける。このとき、あらかじめ形成されていた外部端子接続導体と極薄Ｃｕ箔が熱プレスによって密着するように、樹脂を流動させる。
【００８５】
次に、図３１に示すように、極薄Ｃｕ箔にドライフィルムＡ５を貼り付け、外部端子を構成しない部分にレジストが残るようにパターニングする。
【００８６】
次に、図３２に示すように、電気めっきにより、外部接続端子４１、４２を構成し、ドライフィルムＡ５を剥離する。そして、外部端子４１、４２の表面にめっき処理を行う。これにより、インダクタが完成する。
【００８７】
図３３は図２０〜図３２の工程を経て得られたインダクタ素子のＱ値―周波数特性を示す図、図３４は同じくＬ値―周波数特性を示している。図示する特性は、一例として、０．６ｍｍ×０．３ｍｍ×０．３ｍｍのチップ状とした場合の特性である。
【００８８】
図３３を参照すると、Ｑ値は周波数１ＧＨｚで３３．９の値を示し、図３４を参照すると、Ｌ値は周波数１ＧＨｚで７．５ｎＨであり、何れも高い値を示している。
【００８９】
４．電子部品
次に、本発明に係る電子部品について説明する。図３５は複合モジュールとして実現された本発明に係る電子部品の斜視図３６は、その断面図である。
【００９０】
図３５、図３６に示す複合モジュ一ルは、基板上に、ワイヤ２１〜２ｎを有するインダクタ素子Ｑ１、Ｑ２を構成したものである。配線基板１の内部に、コンデンサＣ、配線Ｌ、ＧＮＤ等を内層した多層構造であり、その表面にベアチップＢ１、チップコンデンサＢ２を実装してある。この実装状態で、配線基板１上のベアチップＢ１をワイヤボンディング９１で接続するとともに、ワイヤ２１〜２ｎをボンディングし、インダクタ素子Ｑ１、Ｑ２を構成する。基板材料やパターン導体やボンディングするワイヤ２１〜２ｎ等の材質については、インダクタ素子の場合と共通である。また、配線基板１の構成方法や、実装方法等については、一般的にプリント基板等で使われている方法でよい。
【００９１】
図３７はＭＭＩＣモジュールとして実現された本発明に係る電子部品の斜視図、図３８はその断面図である。
【００９２】
図３７、図３８に示すＭＭＩＣモジュールは、ベア実装用基板９５上に、半導体基板で構成されたベアチップ９６を実装してあり、ベアチップ９６の上にはヘリカルのコイルを有するインダクタ素子Ｑ１、Ｑ２が形成されている。インダクタ素子Ｑ１、Ｑ２は、ベア実装用基板９５とベアチップ９６とを、ワイヤボンディング９１〜９４によって電気的に接続する際、同時に、ベア実装用基板９５上に構成されたパターン上に円弧状のワイヤ２１〜２ｎをワイヤボンディングすることにより構成することができる。図示のＭＭＩＣモジュールでは、ベア実装用基板９５の内部に、コンデンサＣ、配線Ｌ、ＧＮＤ等を内層してある。ベアチップ９６は、半導体基板で構成され、能動素子ＡＣや、導体パターンによる受動素子ＰＣ等が形成されている。ワイヤ２１〜２ｎは、全体を封止する樹脂によって固定する。これにより、信頼性の高いＭＭＩＣモジュールが完成する。工程図については、前述のインダクタ素子のものとほぼ同じなので省略する。
【００９３】
ベア実装用基板、ワイヤ２１〜２ｎに使われる材質等については、前記インダクタ素子と同等のものを用いることができる。また、ベアチップのパターン等は、一般的な半導体プロセスで用いられる材質、手法を用いて構成できる。
【００９４】
本発明の電子部品の具体的な製品の例としては、ヘリカルアンテナ、アンテナスイッチモジュール、フロントエンドモジュール、パワーアンプモジュール、ＶＣＯ、ＰＬＬモジユール、バンドバスフィルタ、ローパスフィルタ、ハイパスフィルタ、トラップ、バルントランス、カプラ（方向性結合器）、ＴＣＸＯモジュール、ＩＦモジュール、ＲＦモジュ一ル、パワーアンプアイソレータモジュール、アンテナフロントエンドモジュール、光ピックアップ用重畳モジュール、ＥＭＣフィルタ、コモンモードフィルタ、ＤＣ−ＤＣコンバータ、ディレイライン、ダイプレクサ、デュプレクサ、チューナーユニット、ダブルバランスドミキサー、電力合成器、電力分配器等が挙げられる。
【００９５】
【発明の効果】
以上述べたように、本発明によれば、次のような効果を得ることができる。
（ａ）小型で、Ｑが高く、大きなＬ値を取得し得るインダクタ素子、及び、電子部品を提供することができる。
（ｂ）基板に形成された接地パターンやコンデンサ電極の影響によるＱ特性の劣化や、Ｌ値の低下を招きにくいインダクタ素子、及び、電子部品を提供することができる。
（ｃ）製造工程での断線やショートの発生しにくいインダクタ素子、及び、電子部品を提供することができる。
（ｄ）製造コストの安いインダクタ素子、及び、電子部品を提供することができる。
（ｅ）Ｌ値のシリーズ化が容易であるとともに、Ｌ値の微調整も容易に行い得るインダクタ素子、及び、電子部品を提供することができる。
（ｆ）高周波特性の良好なインダクタ素子、及び、電子部品を提供することができる。
（ｇ）小型で高性能なＭＭＩＣモジュールを構成しえるインダクタ素子、及び、電子部品を提供することができる。
（ｈ）製造工程での断線やショートがおきにくいインダクタ素子、及び、電子部品を提供することができる。
【図面の簡単な説明】
【図１】本発明に係るインダクタ素子の透視斜視図である。
【図２】本発明に係るインダクタ素子の正面断面図である。
【図３】図１に示したインダクタ素子の配線パターンを示す図である。
【図４】図１〜３に示したインダクタ素子の側面断面図である。
【図５】図１〜図４に示したインダクタ素子の製造方法に含まれる一工程を示す図である。
【図６】図５に示した工程の後の工程を示す図である。
【図７】図６に示した工程の後の工程を示す図である。
【図８】図７に示した工程の後の工程を示す図である。
【図９】図８に示した工程の後の工程を示す図である。
【図１０】図９に示した工程の後の工程を示す図である。
【図１１】図１０に示した工程の後の工程を示す図である。
【図１２】図１１に示した工程の後の工程を示す図である。
【図１３】図１２に示した工程の後の工程を示す図である。
【図１４】図１３に示した工程の後の工程を示す図である。
【図１５】図１４に示した工程の後の工程を示す図である。
【図１６】図１５に示した工程の後の工程を示す図である。
【図１７】図１６に示した工程の後の工程を示す図である。
【図１８】図１７に示した工程の後の工程を示す図である。
【図１９】図１８に示した工程の後の工程を示す図である。
【図２０】インダクタ素子の別の製造方法に含まれる一工程を示す図である。
【図２１】図２０に示した工程の後の工程を示す図である。
【図２２】図２１に示した工程の後の工程を示す図である。
【図２３】図２２に示した工程の後の工程を示す図である。
【図２４】図２３に示した工程の後の工程を示す図である。
【図２５】図２４に示した工程の後の工程を示す図である。
【図２６】図２５に示した工程の後の工程を示す図である。
【図２７】図２６に示した工程の後の工程を示す図である。
【図２８】図２７に示した工程の後の工程を示す図である。
【図２９】図２８に示した工程の後の工程を示す図である。
【図３０】図２９に示した工程の後の工程を示す図である。
【図３１】図３０に示した工程の後の工程を示す図である。
【図３２】図３１に示した工程の後の工程を示す図である。
【図３３】図２０〜図３２の工程を経て得られたインダクタ素子のＱ値―周波数特性を示す図である。
【図３４】図２０〜図３２の工程を経て得られたインダクタ素子のＬ値―周波数特性を示す図である。
【図３５】複合モジュールとして実現された本発明に係る電子部品の斜視図である。
【図３６】複合モジュールとして実現された本発明に係る電子部品の断面図である。
【図３７】ＭＭＩＣモジュールとして実現された本発明に係る電子部品の斜視図である。
【図３８】ＭＭＩＣモジュールとして実現された本発明に係る電子部品の断面図である。
【符号の説明】
１                    配線基板
２１〜２ｎ            ワイヤ
３１〜３ｎ            配線パターン
【図１】
2005026384.tif 000003
【図２】
2005026384.tif 000004
【図３】
2005026384.tif 000005
【図４】
2005026384.tif 000006
【図５】
2005026384.tif 000007
【図６】
2005026384.tif 000008
【図７】
2005026384.tif 000009
【図８】
2005026384.tif 000010
【図９】
2005026384.tif 000011
【図１０】
2005026384.tif 000012
【図１１】
2005026384.tif 000013
【図１２】
2005026384.tif 000014
【図１３】
2005026384.tif 000015
【図１４】
2005026384.tif 000016
【図１５】
2005026384.tif 000017
【図１６】
2005026384.tif 000018
【図１７】
2005026384.tif 000019
【図１８】
2005026384.tif 000020
【図１９】
2005026384.tif 000021
【図２０】
2005026384.tif 000022
【図２１】
2005026384.tif 000023
【図２２】
2005026384.tif 000024
【図２３】
2005026384.tif 000025
【図２４】
2005026384.tif 000026
【図２５】
2005026384.tif 000027
【図２６】
2005026384.tif 000028
【図２７】
2005026384.tif 000029
【図２８】
2005026384.tif 000030
【図２９】
2005026384.tif 000031
【図３０】
2005026384.tif 000032
【図３１】
2005026384.tif 000033
【図３２】
2005026384.tif 000034
【図３３】
2005026384.tif 000035
【図３４】
2005026384.tif 000036
【図３５】
2005026384.tif 000037
【図３６】
2005026384.tif 000038
【図３７】
2005026384.tif 000039
【図３８】
2005026384.tif 000040