(57)【要約】【課題】  パルス信号出力値を周期的出力と定常アサートと定常ネゲートするタイミングジェネレータにおける、レジスタ削減とＣＰＵアクセス負荷の軽減を目的とする【解決手段】  アサートレジスタ値とネゲートレジスタ値を比較し、等しければパルス信号出力値の定常アサート或いは定常ネゲートを行う。【選択図】  図２
2005204219.tif 000002
【特許請求の範囲】
【請求項１】
パルス信号のアサート開始領域を保持するアサートレジスタと、パルス信号のネゲート開始領域を保持するネゲートレジスタを有する記憶手段と、
基準クロック数をカウントするカウンタを有するカウント手段と、
カウンタ値とアサートレジスタ値を比較するアサート比較器と、カウンタ値とネゲートレジスタ値を比較するネゲート比較器と、アサートレジスタ値とネゲートレジスタ値を比較するレジスタ比較器を有する比較手段と、
アサート比較器の比較結果が等しければパルス信号をアサートし、ネゲート比較器の比較結果が等しければパルス信号をネゲートする第１のパルス信号出力値選択手段と、
レジスタ比較器の比較結果が等しければアサートレジスタ或いはネゲートレジスタの特定のビット値をパルス信号として出力する第２のパルス信号出力値選択手段を有し、
第２のパルス信号出力値選択手段が第１のパルス信号出力値選択手段１より優先してパルス信号の出力値を決定し、パルス信号にて撮像素子を制御することを特徴にするタイミングジェネレータ。
【請求項２】
請求項１記載のタイミングジェネレータにおいて、前記記憶手段と、前記カウント手段と、前記比較手段と、前記第１のパルス信号出力値選択手段と、前記レジスタ比較器の比較結果が等しければアサートレジスタ或いはネゲートレジスタのレジスタ値から演算を行い、演算値をパルス信号として出力する第３のパルス信号出力値選択手段を有し、前記第３のパルス信号出力値選択手段が前記第１のパルス信号出力値選択手段より優先してパルス信号の出力値を決定し、パルス信号にて撮像素子を制御することを特徴にするタイミングジェネレータ。
【請求項３】
請求項１記載のタイミングジェネレータにおいて、前記記憶手段と、前記カウント手段と、前記比較手段と、前記第１のパルス信号出力値選択手段と、前記第２のパルス信号出力値選択手段を有し、前記第１のパルス信号出力値選択手段の条件を満たした場合に前記第２のパルス信号出力値選択手段の条件を参照し、前記第２のパルス信号出力値選択手段が前記第１のパルス信号出力値選択手段より優先してパルス信号の出力値を決定し、パルス信号にて撮像素子を制御することを特徴にするタイミングジェネレータ。
【請求項４】
請求項１乃至請求項３のいずれか１項に記載のタイミングジェネレータにおいて、撮像素子に加えて画像処理部をパルス信号にて制御することを特徴にするタイミングジェネレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、撮像システムにおいて、撮像素子或いは撮像素子と画像処理部を制御することを特徴にするタイミングジェネレータに関する。
【背景技術】
【０００２】
撮像システムは、撮像素子と撮像素子を制御するタイミングジェネレータから構成されており、撮像部が撮像素子から成る。特に、画像処理手段をもつ撮像システムは高品位な画像を容易に取り込むことができる。
【０００３】
図１は、上述したような従来の撮像システムの主要部の概略構成を示したものである。この装置では、基準クロック発生器１１の基準クロックにてタイミングジェネレータ１３が動作し、タイミングジェネレータがパルス信号により撮像素子１２を、ラッチクロックにより画像処理部１４を制御する。タイミングジェネレータ１３のレジスタアクセスはＣＰＵ１５が行う。
【０００４】
図１７は、タイミングジェネレータが撮像素子１２を制御するパルス信号を生成するフロー例である。基本クロックエッジイベントごとにタイミングジェネレータは図１７のフロー例を繰り返す。このフロー例では最初に定常アサートレジスタを参照し、定常アサートレジスタ値が１ならばパルス信号出力値をアサートする。定常アサートレジスタ値が０ならば定常ネゲートレジスタを参照し、定常ネゲートレジスタ値が１ならばパルス信号出力値をネゲートする。定常ネゲートレジスタ値が０ならばアサート比較器を参照し、比較結果が等しければパルス信号出力値をアサートし、比較結果が等しくなければネゲート比較器の参照を行う。ネゲート比較器の比較結果が等しければパルス信号出力値をネゲートし、比較結果が等しくなければパルス信号出力値は前状態保持をする。
【０００５】
図１８はパルス信号の例である。基本クロックエッジイベントで図１７のフロー例を実行する。カウンタのリセットは同期信号にて行う。パルス信号は同期信号に対して必ず周期的な波形となる。
【０００６】
撮像条件によっては、パルス信号が定常的にアサート或いはネゲートが必要である場合がある。定常的にアサートが必要である場合の例として、ＯＢクランプを行う場合、撮像素子のＯＢ信号出力タイミングを指定するために一定期間特定のパルス信号を定常アサートする。図１９はその定常アサートを開始するパルス信号の例である。また、図２０はその定常アサートを解除するパルス信号の例である。
【０００７】
また、定常的にネゲートが必要である場合の例として、撮像素子の画像信号出力の基準電位を検出するために一定期間特定のパルス信号を定常ネゲートする。図２１はその定常ネゲートを開始するパルス信号の例である。また、図２２はその定常ネゲートを解除するパルス信号の例である（例えば、特許文献１）。
【特許文献１】特公平８−７６０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
このように、従来のタイミングジェネレータでは、パルス信号を定常的にアサート或いはネゲートするために定常アサートレジスタと定常ネゲートレジスタが必要となるため、レジスタ数が増加していた。
【０００９】
また、パルス信号を定常的にアサート或いはネゲートするにはアサートレジスタとネゲートレジスタとは別途に定常アサートレジスタ或いは定常ネゲートレジスタにＣＰＵがアクセスする必要があり、ＣＰＵの負荷が増大していた。
【００１０】
本発明は上記従来の課題に対してなされたものであり、定常アサートレジスタと定常ネゲートレジスタを不要としてレジスタ数を削減し、ＣＰＵのアクセスをも不要とするためＣＰＵの負荷を軽減することが可能なタイミングジェネレータを提供することを目的としている。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、パルス信号のアサート開始領域を保持するアサートレジスタと、パルス信号のネゲート開始領域を保持するネゲートレジスタを有する記憶手段と、基準クロック数をカウントするカウンタを有するカウント手段と、カウンタ値とアサートレジスタ値を比較するアサート比較器と、カウンタ値とネゲートレジスタ値を比較するネゲート比較器と、アサートレジスタ値とネゲートレジスタ値を比較するレジスタ比較器を有する比較手段と、アサート比較器の比較結果が等しければパルス信号をアサートし、ネゲート比較器の比較結果が等しければパルス信号をネゲートする第１のパルス信号出力値選択手段と、レジスタ比較器の比較結果が等しければアサートレジスタ或いはネゲートレジスタの特定のビット値をパルス信号として出力する第２のパルス信号出力値選択手段を有し、第２のパルス信号出力値選択手段が第１のパルス信号出力値選択手段１より優先してパルス信号の出力値を決定し、パルス信号にて撮像素子を制御することを特徴にするタイミングジェネレータを提供する。
【発明の効果】
【００１２】
本発明によって、アサートレジスタ或いはネゲートレジスタの特定ビット値を参照することによりパルス信号出力値を定常アサートと定常ネゲートに成しているので、定常アサートレジスタや定常ネゲートレジスタが不要となり、レジスタ数を削減しながらもＣＰＵが別途定常アサートレジスタや定常ネゲートにアクセスする負荷を削減して撮像素子に定常アサートや定常ネゲートを出力値とするパルス信号を供給し、撮像素子を制御することが可能となる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態を図面で参照して説明する。
【実施例１】
【００１４】
図１は、本発明であるタイミングジェネレータを備える撮像システムの最も簡単な概略構成である。撮像素子１２はＣＣＤでもＣＭＯＳセンサでもよく、ＡＤコンバータが付加されていてもよい。
【００１５】
タイミングジェネレータ１３は基準クロック発生器１１から出力される基準クロックを受け、撮像素子１２へのパルス信号にて撮像素子１２に画像信号を出力させる。画像処理部１４は画像信号をラッチして受け、画像処理を施し外部に出力する。タイミングジェネレータ１３のレジスタアクセスはＣＰＵ１５が行う。
【００１６】
ここでタイミングジェネレータ１３のパルス信号出力値選択のフロー例を図２に示す。フローの実行は基本クロックエッジイベントによって行う。最初にパルス信号出力値選択手段２の条件を満たすか判定を行い、パルス信号出力値選択手段２条件を満たせばパルス信号出力値選択手段２であるアサートレジスタのＬＳＢ値をパルス信号に出力する。パルス信号出力値選択手段２条件を満たさなければパルス信号出力値選択手段１の条件を満たすか判定を行い、パルス信号出力値選択手段１の条件を満たせばパルス信号出力値選択手段１を実行する。パルス信号出力値選択手段１条件を満たさなければパルス信号の出力を保持する。
【００１７】
ここで周期的であるパルス信号例を図３に示す。同期信号にてカウンタをリセットし、アサートレジスタ値を０に、ネゲートレジスタ値を３にしている。パルス信号は基準クロックにて動作するフリップフロップにて生成されており、同期信号に同期した周期的な波形となる。
【００１８】
次に定常アサートであるパルス信号例を図４に示す。同期信号にてカウンタをリセットし、アサートレジスタ値とネゲートレジスタ値を共に５にしている。パルス信号出力値として参照するのはアサートレジスタのＬＳＢである。このように、定常アサートレジスタを削減しつつパルス信号の定常アサートが可能となる。なお、定常アサートの解除例を図５に示す。
【００１９】
また、定常ネゲートであるパルス信号例を図６に示す。同期信号にてカウンタをリセットし、アサートレジスタ値とネゲートレジスタ値を共に０にしている。パルス出力値として参照するのはアサートレジスタのＬＳＢである。このように、定常ネゲートレジスタを削減しつつパルス信号の定常ネゲートが可能となる。なお、定常ネゲートの解除例を図７に示す。
【実施例２】
【００２０】
図１記載の撮像システムにおける、タイミングジェネレータ１３のパルス信号作成のフロー例を図８に示す。フローの実行は基本クロックエッジイベントによって行う。最初にパルス信号出力値選択手段３の条件を満たすか判定を行い、パルス信号出力値選択手段３条件を満たせばパルス信号出力値選択手段３である演算をアサートレジスタのＬＳＢ値を反転して行い、演算結果をパルス信号に出力する。パルス信号出力値選択手段３条件を満たさなければパルス信号出力値選択手段１の条件を満たすか判定を行い、パルス信号出力値選択手段１の条件を満たせばパルス信号出力値選択手段１を実行する。パルス信号出力値選択手段１条件を満たさなければパルス信号の出力を保持する。
【００２１】
ここで定常アサートであるパルス信号例を図９に示す。同期信号にてカウンタをリセットし、アサートレジスタ値とネゲートレジスタ値を共に０にしている。パルス信号出力値として参照するのはアサートレジスタのＬＳＢを反転した演算結果である。このように、定常アサートレジスタを削減しつつパルス信号の定常アサートが可能となる。なお、定常アサートの解除例を図１０に示す。
【実施例３】
【００２２】
図１記載の撮像システムにおける、タイミングジェネレータ１３のパルス信号作成のフロー例を図１１に示す。フローの実行は基本クロックエッジイベントによって行う。最初にパルス信号出力値選択手段１の条件を満たすか判定を行い、パルス信号出力値選択手段１条件を満たせば、引き続きパルス信号出力値選択手段２の条件を満たすか判定を行い、パルス信号出力値選択手段２条件を満たせば、パルス信号出力値選択手段２であるアサートレジスタの３ＬＳＢ目のビット値をパルス信号に出力する。パルス信号出力値選択手段２条件を満たさなければパルス信号出力値選択手段１を実行する。パルス信号出力値選択手段１条件を満たさなければパルス信号の出力を保持する。
【００２３】
ここで定常アサートであるパルス信号例を図１２に示す。同期信号にてカウンタをリセットし、アサートレジスタ値とネゲートレジスタ値を共に４にしている。パルス信号出力値として参照するのはアサートレジスタの３ＬＳＢ目のビット値である。このように、定常アサートレジスタを削減しつつパルス信号の定常アサートが可能となる。なお、定常アサートの解除例を図１３に示す。
【実施例４】
【００２４】
図１記載の撮像システムにおける、タイミングジェネレータ１３のパルス信号作成のフロー例を図１４に示す。フローの実行はクロックエッジイベントによって行う。最初にパルス信号出力値選択手段１の条件を満たすか判定を行い、パルス信号出力値選択手段１条件を満たせば、引き続きパルス信号出力値選択手段３の条件を満たすか判定を行い、パルス信号出力値選択手段３条件を満たせば、パルス信号出力値選択手段３である演算をアサートレジスタのＬＳＢ値を反転して行い、演算結果をパルス信号に出力する。パルス信号出力値選択手段３条件を満たさなければパルス信号出力値選択手段１を実行する。パルス信号出力値選択手段１条件を満たさなければパルス信号の出力を保持する。
【００２５】
ここで定常ネゲートであるパルス信号例を図１５に示す同期信号にてカウンタをリセットし、アサートレジスタ値とネゲートレジスタ値を共に３にしている。パルス信号出力値として参照するのはアサートレジスタのＬＳＢを反転した演算結果である。このように、定常ネゲートレジスタを削減しつつパルス信号の定常ネゲートが可能となる。なお、定常ネゲートの解除例を図１６に示す。
【００２６】
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。
【図面の簡単な説明】
【００２７】
【図１】タイミングジェネレータと撮像システムの基本的な構成を示したブロック図。
【図２】本発明の実施例１を説明するためのフロー図。
【図３】本発明の実施例１を説明するためのタイミング図。
【図４】本発明の実施例１を説明するためのタイミング図。
【図５】本発明の実施例１を説明するためのタイミング図。
【図６】本発明の実施例１を説明するためのタイミング図。
【図７】本発明の実施例１を説明するためのタイミング図。
【図８】本発明の実施例２を説明するためのフロー図。
【図９】本発明の実施例２を説明するためのタイミング図。
【図１０】本発明の実施例２を説明するためのタイミング図。
【図１１】本発明の実施例３を説明するためのフロー図。
【図１２】本発明の実施例３を説明するためのタイミング図。
【図１３】本発明の実施例３を説明するためのタイミング図。
【図１４】本発明の実施例４を説明するためのフロー図。
【図１５】本発明の実施例４を説明するためのタイミング図。
【図１６】本発明の実施例４を説明するためのタイミング図。
【図１７】従来技術を説明するためのフロー図。
【図１８】従来技術を説明するためのタイミング図。
【図１９】従来技術を説明するためのタイミング図。
【図２０】従来技術を説明するためのタイミング図。
【図２１】従来技術を説明するためのタイミング図。
【図２２】従来技術を説明するためのタイミング図。
【符号の説明】
【００２８】
１１  基準クロック発生器
１２  撮像素子
１３  タイミングジェネレータ
１４  画像処理部
１５  ＣＰＵ
【図１】
2005204219.tif 000003
【図２】
2005204219.tif 000004
【図３】
2005204219.tif 000005
【図４】
2005204219.tif 000006
【図５】
2005204219.tif 000007
【図６】
2005204219.tif 000008
【図７】
2005204219.tif 000009
【図８】
2005204219.tif 000010
【図９】
2005204219.tif 000011
【図１０】
2005204219.tif 000012
【図１１】
2005204219.tif 000013
【図１２】
2005204219.tif 000014
【図１３】
2005204219.tif 000015
【図１４】
2005204219.tif 000016
【図１５】
2005204219.tif 000017
【図１６】
2005204219.tif 000018
【図１７】
2005204219.tif 000019
【図１８】
2005204219.tif 000020
【図１９】
2005204219.tif 000021
【図２０】
2005204219.tif 000022
【図２１】
2005204219.tif 000023
【図２２】
2005204219.tif 000024