(57)【要約】  【課題】  蛍光表示管を駆動する半導体集積回路において、回路規模を低減する。  【解決手段】  この半導体集積回路は、互いに隣接して設けられている第１群のアノードに供給するための第１群のアノード電圧をそれぞれ出力する第１群のアノード駆動回路９０、９２、・・・と、互いに隣接して設けられている第２群のアノードに供給するための第２群のアノード電圧をそれぞれ出力する第２群のアノード駆動回路９１、９３、・・・と、制御信号が第１の状態のときに、複数のＰＷＭ信号を第１群のアノード駆動回路にそれぞれ入力すると共に、所定の電圧を第２群のアノード駆動回路に入力し、制御信号が第２の状態のときに、複数のＰＷＭ信号を第２群のアノード駆動回路にそれぞれ入力すると共に、所定の電圧を第１群のアノード駆動回路に入力する複数の選択回路１００、１０１、・・・とを具備する。【選択図】  図３
2005107374.tif 000002
【特許請求の範囲】
【請求項１】
入力される画像データに基づいて蛍光表示管を駆動する半導体集積回路であって、
入力される画像データを順次保持する画像データ保持回路と、
前記画像データ保持回路に保持されている画像データに基づいて複数の信号をそれぞれ生成する複数の信号生成回路と、
前記蛍光表示管において互いに隣接して設けられている第１群のアノードに供給するための第１群のアノード電圧をそれぞれ出力する第１群のアノード駆動回路と、
前記蛍光表示管において互いに隣接して設けられている第２群のアノードに供給するための第２群のアノード電圧をそれぞれ出力する第２群のアノード駆動回路と、
前記蛍光表示管に設けられている複数のグリッドに供給するための複数のグリッド電圧を生成するグリッド電圧生成回路と、
制御信号が第１の状態のときに、前記複数の信号生成回路によって生成される複数の信号を前記第１群のアノード駆動回路にそれぞれ入力すると共に、所定の電圧を前記第２群のアノード駆動回路に入力し、制御信号が第２の状態のときに、前記複数の信号生成回路によって生成される複数の信号を前記第２群のアノード駆動回路にそれぞれ入力すると共に、所定の電圧を前記第１群のアノード駆動回路に入力する複数の選択回路と、
を具備する半導体集積回路。
【請求項２】
入力される画像データに基づいて蛍光表示管を駆動する半導体集積回路であって、
入力される画像データを順次保持する画像データ保持回路と、
前記画像データ保持回路に保持されている画像データに基づいて複数の信号をそれぞれ生成する複数の信号生成回路と、
前記複数の信号生成回路によって生成される複数の信号をそれぞれ入力し、前記蛍光表示管において互いに隣接して設けられている第１群のアノード又は互いに隣接して設けられている第２群のアノードに供給するための複数のアノード電圧をそれぞれ出力する複数のアノード駆動回路と、
前記蛍光表示管に設けられている複数のグリッドに供給するための複数のグリッド電圧を生成するグリッド電圧生成回路と、
制御信号が第１の状態のときに、前記複数のアノード駆動回路から出力される複数のアノード電圧を前記第１群のアノードにそれぞれ供給すると共に、所定の電圧を前記第２群のアノードに供給し、制御信号が第２の状態のときに、前記複数のアノード駆動回路から出力される複数のアノード電圧を前記第２群のアノードにそれぞれ供給すると共に、所定の電圧を前記第１群のアノードに供給する複数の選択回路と、
を具備する半導体集積回路。
【請求項３】
前記画像データ保持回路に保持されている画像データを順次シフトさせるための第１のタイミング信号と、前記画像データ保持回路に保持されている画像データを前記複数の信号生成回路に順次入力させるための第２のタイミング信号と、前記選択回路を制御するための制御信号とを出力するタイミング制御回路をさらに具備する請求項１又は２記載の半導体集積回路。
【請求項４】
前記複数の信号生成回路の各々が、前記画像データ保持回路に保持されている画像データに基づいてパルスの幅を変調するパルス幅変調回路である、請求項１〜３のいずれか１項記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＶＦＤ（vacuum fluorescent display：蛍光表示管）を駆動するための半導体集積回路（ＶＦＤドライバ）に関し、特に、ＶＦＤの内部に実装される半導体集積回路に関する。
【背景技術】
【０００２】
従来より、電卓やカーオーディオ等において、フラットパネルディスプレイとしてＶＦＤが用いられている。特に、近年においては、ＶＦＤを駆動するためのＶＦＤドライバの小型化が進んでおり、ＶＦＤの内部にＶＦＤドライバを実装して、ＭＰＵ等によって直接的にＶＦＤを駆動することが可能なＢＤ−ＶＦＤ（built in driver-VFD：ドライバ内蔵型ＶＦＤ）が広く用いられている。
【０００３】
図７に、従来から用いられているＢＤ−ＶＦＤの構成を示す。図７に示すように、このＢＤ−ＶＦＤは、表示部１２１と、ＭＰＵ等から入力される画像データＳＩに基づいて表示部１２１を駆動するＶＦＤドライバ１２２とを有している。表示部１２１には、図中に示すＸ方向に並べられた複数のアノードＡ〜Ｆを含むアノード群１２３〜１２５が形成されており、複数のアノード群１２３〜１２５が、図中に示すＹ方向に並設されている。これらのアノードＡ〜Ｆ上には、蛍光体が塗布されている。
【０００４】
アノード群１２３における複数のアノードＡは、ＶＦＤドライバ１２２の同一の出力端子に接続されており、その出力端子から供給される電圧Ａ１が印加される。同様に、アノード群１２３におけるアノードＢ〜Ｆも、ＶＦＤドライバ１２２のそれぞれ同一の出力端子に接続されており、それらの出力端子から供給される電圧Ｂ１〜Ｆ１がそれぞれ印加される。アノード群１２４及び１２５についても同様である。
【０００５】
また、アノード群１２３〜１２５のＺ方向上方には、グリッドＧ１〜Ｇ７が配置されている。一般的にグリッドはメッシュ状になっているが、ＢＤ−ＶＦＤの構成を簡単に示すために、図７においてはグリッドの枠のみを示している。グリッドＧ１〜Ｇ７は、ＶＦＤドライバ１２２の出力端子にそれぞれ接続されており、それらの出力端子から供給される電圧Ｇ１〜Ｇ７がそれぞれ印加される。
【０００６】
ＢＤ−ＶＦＤは、蛍光表示管によって高真空状態が保たれた雰囲気中において、フィラメント（熱電子源）から放出された熱電子を各アノードの表面に塗布された蛍光体に衝突させて、この蛍光体を発光させることによって所望の画像を表示する。なお、図７においては、蛍光体及びフィラメントを省略している。
【０００７】
図８に、蛍光体及びフィラメントを含む表示部の断面を示す。図８に示すように、表示部１２１は、熱電子を放出するフィラメント（熱電子源）と、フィラメントから放出された熱電子を制御するための複数のグリッドＧ１〜Ｇ７と、熱電子が衝突することによって発光する蛍光体を塗布したアノードＡ〜Ｆによって形成されるアノード群とを含んでいる。なお、グリッドＧ１〜Ｇ７は、加速した熱電子が通過できるようにメッシュ状になっている。
【０００８】
ここで、図７及び図８を参照しながら、ＢＤ−ＶＦＤの動作について説明する。このＢＤ−ＶＦＤにおいては、選択された隣接する２つのグリッドの中央に位置する３つの蛍光体を発光させる。さらに、選択するグリッドを１つずつ図中の水平方向に移動することによって、発光する蛍光体を３つずつ移動させることを繰り返し、画面全体を表示している。
【０００９】
まず、グリッドＧ３及びＧ４の中央に位置するアノードＡ〜Ｃに塗布した蛍光体が発光する原理について説明する。電圧を印加することにより温度が上昇したフィラメントから、熱電子が放出される。ここで、ＶＦＤドライバ１２２が、フィラメントに印加されている電圧よりも高い電圧をグリッドＧ３及びＧ４に印加することにより、熱電子をフィラメントからグリッドＧ３及びＧ４の方向へと加速させる。なお、グリッドＧ１、Ｇ２、及び、Ｇ５〜Ｇ７に対しては、フィラメントに印加されている電圧以下の電圧を印加することにより、グリッドＧ１、Ｇ２、及び、Ｇ５〜Ｇ７方向には熱電子を加速させないようにしている。
【００１０】
さらに、ＶＦＤドライバ１２２が、グリッドＧ３及びＧ４に印加している電圧よりも高い電圧を、点灯対象である蛍光体が塗布されているアノードＡ〜Ｃに印加する。従って、グリッドＧ３及びＧ４を通過した熱電子は、さらに加速されて蛍光体に衝突する。その結果、熱電子が衝突した蛍光体が発光する。なお、グリッドＧ３及びＧ４を通過した熱電子の一部が、点灯対象である蛍光体の近隣に位置する非点灯対象である蛍光体に衝突することを防止するために、アノードＤ〜Ｆに対しては、グリッドＧ３及びＧ４に印加している電圧以下の電圧を印加する。
【００１１】
さらに、グリッドＧ３及びＧ４の中央以外に位置するアノードＡ〜Ｃは、グリッドＧ３及びＧ４の中央に位置するアノードＡ〜Ｃと同一の出力端子に接続されているので、グリッドＧ３及びＧ４の中央以外に位置するアノードＡ〜Ｃに対しても、グリッドＧ３及びＧ４の中央に位置するアノードＡ〜Ｃに印加される電圧と同一の電圧が印加される。ただし、グリッドＧ１、Ｇ２、及び、Ｇ５〜Ｇ７に対しては、フィラメントに印加している電圧以下の電圧を印加するので、グリッドＧ１、Ｇ２、及び、Ｇ５〜Ｇ７を通過する熱電子は存在せず、グリッドＧ３及びＧ４の中央以外に位置するアノードＡ〜Ｃに塗布されている蛍光体には、熱電子が衝突しない。
【００１２】
従って、グリッドＧ３及びＧ４の中央に位置する蛍光体を発光させるためには、ＶＦＤドライバ１２２が、グリッドＧ３及びＧ４に対して、フィラメントに印加している電圧よりも高い電圧を印加する一方、グリッドＧ１、Ｇ２、及び、Ｇ５〜Ｇ７に対しては、フィラメントに印加している電圧以下の電圧を印加し、さらに、アノードＡ〜Ｃに対して、グリッドＧ３及びＧ４に印加している電圧よりも高い電圧を印加する一方、アノードＤ〜Ｆに対しては、グリッドＧ３及びＧ４に印加している電圧以下の電圧を印加すれば良い。
【００１３】
図９に、従来のＶＦＤドライバの要部の構成を示す。図９に示すように、ＶＦＤドライバ１２２は、出力信号Ａ１〜Ｆ１毎に、入力データＳＩに含まれている４ビットのデータＳ１〜Ｓ４をそれぞれシフトさせるためのフリップフロップ１２６〜１２９と、フリップフロップ１２６〜１２９によって保持されたデータをそれぞれ格納するラッチ回路１３０〜１３３と、ラッチ回路１３０〜１３３が格納するデータを所定のデータと比較することによってパルス幅を変調したパルスを出力するＰＷＭ（pulse width modulationオン：パルス幅変調）回路１３４と、ＰＷＭ回路１３４から出力されるパルス信号に基づいてアノード電圧を出力する駆動回路１３５とを含んでいる。駆動回路１３５から出力されるアノード電圧は、それぞれの出力端子を介して、アノードＡ〜Ｆに印加される。
【００１４】
このように、出力端子毎に複数の回路１２６〜１３５が構成されるので、点灯をオフするための電圧を非点灯対象のアノードに印加する場合においても、点灯をオフするための電圧に対応する画像データをＶＦＤドライバ１２２に入力し、その画像データに基づいて、非点灯対象のアノードに対応する複数の回路１２６〜１３５がそれぞれの動作を行う必要がある。このように、従来のＶＦＤドライバにおいては、必要以上に回路規模が大きくなってしまうという問題があった。
【００１５】
関連する技術として、下記の特許文献１には、ライン反転駆動、さらに画素反転駆動することにより、フリッカを低減して表示画質を向上させることができる液晶表示駆動装置が開示されている。この液晶表示駆動装置によれば、インターレス画像信号がライン増し駆動によって高解像度で表示される際に、ライン反転駆動とすることができ、フリッカを低減して表示画質を向上させることができる。しかしながら、特許文献１においては、ＶＦＤドライバにおける回路規模の低減については述べられていない。
【特許文献１】特開２０００−２０６９４０号公報（第１，５頁、図３）
【発明の開示】
【発明が解決しようとする課題】
【００１６】
そこで、上記の点に鑑み、本発明は、蛍光表示管を駆動する半導体集積回路において、回路規模を低減することを目的とする。
【課題を解決するための手段】
【００１７】
上記課題を解決するため、本発明の第１の観点に係る半導体集積回路は、入力される画像データに基づいて蛍光表示管を駆動する半導体集積回路であって、入力される画像データを順次保持する画像データ保持回路と、画像データ保持回路に保持されている画像データに基づいて複数の信号をそれぞれ生成する複数の信号生成回路と、蛍光表示管において互いに隣接して設けられている第１群のアノードに供給するための第１群のアノード電圧をそれぞれ出力する第１群のアノード駆動回路と、蛍光表示管において互いに隣接して設けられている第２群のアノードに供給するための第２群のアノード電圧をそれぞれ出力する第２群のアノード駆動回路と、蛍光表示管に設けられている複数のグリッドに供給するための複数のグリッド電圧を生成するグリッド電圧生成回路と、制御信号が第１の状態のときに、複数の信号生成回路によって生成される複数の信号を第１群のアノード駆動回路にそれぞれ入力すると共に、所定の電圧を第２群のアノード駆動回路に入力し、制御信号が第２の状態のときに、複数の信号生成回路によって生成される複数の信号を第２群のアノード駆動回路にそれぞれ入力すると共に、所定の電圧を第１群のアノード駆動回路に入力する複数の選択回路とを具備する。
【００１８】
また、本発明の第２の観点に係る半導体集積回路は、入力される画像データに基づいて蛍光表示管を駆動する半導体集積回路であって、入力される画像データを順次保持する画像データ保持回路と、画像データ保持回路に保持されている画像データに基づいて複数の信号をそれぞれ生成する複数の信号生成回路と、複数の信号生成回路によって生成される複数の信号をそれぞれ入力し、蛍光表示管において互いに隣接して設けられている第１群のアノード又は互いに隣接して設けられている第２群のアノードに供給するための複数のアノード電圧をそれぞれ出力する複数のアノード駆動回路と、蛍光表示管に設けられている複数のグリッドに供給するための複数のグリッド電圧を生成するグリッド電圧生成回路と、制御信号が第１の状態のときに、複数のアノード駆動回路から出力される複数のアノード電圧を第１群のアノードにそれぞれ供給すると共に、所定の電圧を第２群のアノードに供給し、制御信号が第２の状態のときに、複数のアノード駆動回路から出力される複数のアノード電圧を第２群のアノードにそれぞれ供給すると共に、所定の電圧を第１群のアノードに供給する複数の選択回路とを具備する。
【００１９】
以上において、半導体集積回路は、画像データ保持回路に保持されている画像データを順次シフトさせるための第１のタイミング信号と、画像データ保持回路に保持されている画像データを複数の信号生成回路に順次入力させるための第２のタイミング信号と、選択回路を制御するための制御信号とを出力するタイミング制御回路をさらに具備するようにしても良い。また、複数の信号生成回路の各々が、画像データ保持回路に保持されている画像データに基づいてパルスの幅を変調するパルス幅変調回路であっても良い。
【発明の効果】
【００２０】
本発明の第１の観点によれば、蛍光表示管を駆動する半導体集積回路において、複数の信号生成回路によって生成される複数の信号と所定の電圧とを、第１群及び第２群のアノード駆動回路に選択的に入力することにより、回路規模を低減することができる。また、本発明の第２の観点によれば、複数のアノード駆動回路から出力される複数のアノード電圧と所定の電圧とを、第１群及び第２群のアノードに選択的に供給することにより、回路規模を低減することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１に、本発明の第１の実施形態に係る半導体集積回路を用いたＢＤ−ＶＦＤの構成を示す。図１に示すように、このＢＤ−ＶＦＤは、蛍光表示管の透明なガラス等によって構成されるＶＦＤパネル１に形成された表示部２と、ＶＦＤパネル１上に実装されたＶＦＤドライバ３とを有している。表示部２とＶＦＤドライバ３とは、ＶＦＤパネル１上に形成された透明な配線を介して接続される。
【００２２】
ＶＦＤドライバ３は、表示部２を駆動するために、表示部２に形成された複数のアノードに対してアノード電圧を供給すると共に、表示部２に形成された複数のグリッドに対してグリッド電圧を供給する。ここで、表示部２の構成は、背景技術の図７及び図８に示すものと同様である。また、ＶＦＤドライバ３にはＭＰＵ４が接続されており、ＭＰＵ４から出力される画像データが、ＶＦＤドライバ３に入力される。
【００２３】
ＶＦＤドライバ３は、ＭＰＵ４から出力される画像データに基づいて、表示部２に形成された複数のアノードに供給するアノード電圧Ａ１〜Ｆ１、２Ａ〜２Ｆ、３Ａ〜３Ｆを生成し、出力端子から出力する。また、ＶＦＤドライバ３は、表示部２に形成された複数のグリッドに供給するグリッド電圧Ｇ１〜Ｇ７を生成し、出力端子から出力する。
【００２４】
図２に、本発明の第１の実施形態に係る半導体集積回路の構成を示す。図２に示すように、ＶＦＤドライバ３は、ＭＰＵ４との接続を行うためのＭＰＵインタフェース２０と、ＭＰＵ４から出力される画像データを記憶するＲＡＭ２１と、ＲＡＭ２１における画像データの記憶領域（アドレス）を指定すると共に画像データの書込み及び読出しを制御するアドレス制御回路２２と、ＲＡＭ２１から読み出される４ビットの画像データＳ１〜Ｓ４に基づいてアノード電圧を生成するアノード電圧生成回路２３と、グリッド電圧を生成するグリッド電圧生成回路２４と、アノード電圧及びグリッド電圧の出力タイミングを制御するタイミング制御回路２５とを含んでいる。
【００２５】
アノード電圧生成回路２３は、ＲＡＭ２１から読み出される４ビットの画像データＳ１〜Ｓ４と、タイミング制御回路２４から供給される選択信号ＳＥＬ、ラッチ信号ＲＡＴ、クロック信号ＣＬＫとに基づいて、複数のアノード電圧を生成する。また、グリッド電圧生成回路２４は、タイミング制御回路２４から入力されるラッチ信号ＲＡＴに基づいて、複数のグリッド電圧を生成する。タイミング制御回路２５は、アノード電圧生成回路２３におけるアノード電圧の出力タイミングを制御すると共に、グリッド電圧生成回路２４におけるグリッド電圧の出力タイミングを制御する。
【００２６】
グリッド電圧生成回路２４は、ラッチ信号ＲＡＴに同期して、複数のグリッドの内の隣接する２つのグリッドに対応する２つの電圧を出力する。例えば、グリッド電圧生成回路２４は、まず、グリッド電圧Ｇ１及びＧ２を出力し、ラッチ信号ＲＡＴの立上りに同期して、グリッド電圧Ｇ２及びＧ３を出力し、次のラッチ信号ＲＡＴの立上りに同期して、グリッド電圧Ｇ３及びＧ４を出力する。同様にして、１フレーム期間内に、グリッド電圧Ｇ６及びＧ７が出力されるまで繰り返す。
【００２７】
図３に、図２に示すアノード電圧生成回路の詳細な構成を示す。図３に示すように、アノード電圧生成回路２３は、クロック信号ＣＬＫに同期して画像データＳ１を順次シフトさせる第１群のフリップフロップ３０、３１、３２と、クロック信号ＣＬＫに同期して画像データＳ２を順次シフトさせる第２群のフリップフロップ４０、４１、４２と、クロック信号ＣＬＫに同期して画像データＳ３を順次シフトさせる第３群のフリップフロップ５０、５１、５２と、クロック信号ＣＬＫに同期して画像データＳ４を順次シフトさせる第４群のフリップフロップ６０、６１、６２とを含んでいる。
【００２８】
また、アノード電圧生成回路２３は、フリップフロップ３０、４０、５０、６０によって保持されている画像データをラッチ信号ＲＡＴに同期してそれぞれ格納する第１群のラッチ回路７０〜７３と、フリップフロップ３１、４１、５１、６１によって保持されている画像データをラッチ信号ＲＡＴに同期してそれぞれ格納する第２群のラッチ回路７４〜７７と、フリップフロップ３２、４２、５２、６２によって保持されている画像データをラッチ信号ＲＡＴに同期してそれぞれ格納する第３群のラッチ回路７８〜８１とを含んでいる。
【００２９】
さらに、アノード電圧生成回路２３は、第１群のラッチ回路７０〜７３から出力される画像データと所定のデータとを比較した結果に基づいてパルス幅を変調させた信号を生成するＰＷＭ回路８２と、第２群のラッチ回路７４〜７７から出力される画像データと所定のデータとを比較した結果に基づいてパルス幅を変調させた信号を生成するＰＷＭ回路８３と、第３群のラッチ回路７８〜８１から出力される画像データと所定のデータとを比較した結果に基づいてパルス幅を変調させた信号を生成するＰＷＭ回路８４とを含んでいる。
【００３０】
また、アノード電圧生成回路２３は、入力される信号に基づいて、アノード電圧Ａ１、Ｆ１、Ｂ１、Ｅ１、Ｃ１、Ｄ１をそれぞれ出力する駆動回路９０〜９５と、選択信号ＳＥＬに基づいて、ＰＷＭ回路８２において生成された信号を駆動回路９０及び９１のいずれか一方に出力し、他方にローレベルの信号を出力する選択回路１００と、選択信号ＳＥＬに基づいて、ＰＷＭ回路８３において生成された信号を駆動回路９２及び９３のいずれか一方に出力し、他方にローレベルの信号を出力する選択回路１０１と、選択信号ＳＥＬに基づいて、ＰＷＭ回路８４において生成された信号を駆動回路９４及び９５のいずれか一方に出力し、他方にローレベルの信号を出力する選択回路１０２と含んでいる。
【００３１】
ここで、駆動回路９０、９２、９４が、アノードＡ、Ｂ、Ｃ上の蛍光体における点灯をオンする電圧Ａ１、Ｂ１、Ｃ１を出力する場合には、駆動回路９１、９３、９５が、アノードＦ、Ｅ、Ｄ上の蛍光体における点灯をオフする電圧Ｆ１、Ｅ１、Ｄ１を出力する。一方、駆動回路９１、９３、９５が、アノードＦ、Ｅ、Ｄ上の蛍光体における点灯をオンする電圧Ｆ１、Ｅ１、Ｄ１を出力する場合には、駆動回路９０、９２、９４が、アノードＡ、Ｂ、Ｃ上の蛍光体における点灯をオフする電圧Ａ１、Ｂ１、Ｃ１を出力する。
【００３２】
従って、各選択回路１００〜１０２の出力側に接続される駆動回路の一方は、蛍光体における点灯をオンする必要のあるアノードに電圧を印加し、他方は、蛍光体における点灯をオフする必要があるアノードに電圧を印加する。このように構成することにより、選択回路１００〜１０２が、選択信号ＳＥＬに基づいて、一方の駆動回路に、ＰＷＭ回路において生成された信号を出力し、他方の駆動回路に、例えば接地電位を出力することによって、それぞれの蛍光体における発光のオン及びオフを制御することが可能となる。その結果、ＭＰＵ４が蛍光体における点灯をオフするためのデータを出力する必要がなくなり、ＲＡＭ２１（図２）のメモリ容量も削減できる。
【００３３】
次に、図３に示すアノード電圧生成回路の動作について説明する。なお、以下においては、説明を簡単にするために、駆動回路９０及び９１からアノード電圧を出力する動作のみについて説明する。
図４は、アノード電圧生成回路の動作を説明するためのタイミングチャートである。フリップフロップ３０〜６０が、クロック信号に同期して、４ビットの画像データＳ１〜Ｓ４をそれぞれシフトさせると、ラッチ回路７０〜７３は、ラッチ信号ＲＡＴに同期して、フリップフロップ３０〜６０が保持している画像データＳ１〜Ｓ４をそれぞれ格納する。ＰＷＭ回路８２は、ラッチ回路７０〜７３が保持している画像データと所定のデータとを比較することにより、パルス幅を変調させた信号を出力する。
【００３４】
ここで、選択回路１００は、選択信号ＳＥＬがハイレベルの場合には、ＰＷＭ回路８２の出力信号を駆動回路９０に出力して複数のアノードＡを駆動すると共に、ローレベルの信号を駆動回路９１に出力して複数のアノードＦに供給する。一方、選択回路１００は、選択信号ＳＥＬがローレベルの場合には、ＰＷＭ回路８２の出力信号を駆動回路９１に出力して複数のアノードＦを駆動すると共に、ローレベルの信号を駆動回路９０に出力して複数のアノードＡに供給する。また、高電圧が印加されるグリッドは、ラッチ信号ＲＡＴに同期して変化する。これにより、高電圧が印加されているグリッドに対応している１箇所のアノードＡ又はＦにおいて、蛍光体が発光する。
【００３５】
本実施形態によれば、フリップフロップ、ラッチ回路、ＰＷＭ回路の数を半減させることができる。さらに、蛍光体における点灯をオフするためのデータを入力することなく、ＶＦＤパネルを駆動することが可能となる。また、蛍光体における点灯をオフするためのデータをＲＡＭに記憶させる必要がないので、ＲＡＭにおける画像データの記憶領域を半減することができる。
【００３６】
次に、本発明の第２の実施形態に係る半導体集積回路について説明する。図５に、本発明の第２の実施形態に係る半導体集積回路に含まれるアノード電圧生成回路の構成を示す。図３に示すアノード電圧生成回路においては、駆動回路の前段に選択回路を配置する構成としているが、本実施形態においては、図５に示すように、駆動回路９６〜９８の後段に選択回路１０３〜１０５を配置する構成としている。本実施形態に係る半導体集積回路のその他の構成については、図２及び図３に示すものと同様である。
【００３７】
図６に、図５に示す選択回路の詳細な構成を示す。図６に示すように、選択回路１０３〜１０５の各々は、入力される制御信号ＳＥＬを反転して反転制御信号ＸＳＥＬを出力するインバータ１１０と、制御信号ＳＥＬ及び反転制御信号ＸＳＥＬに基づいて開閉する４つのアナログスイッチ１１１〜１１４とを含んでいる。各アナログスイッチは、１つのＰチャネルＭＯＳトランジスタと、１つのＮチャネルＭＯＳトランジスタとによって構成される。
【００３８】
制御信号ＳＥＬがハイレベルの場合には、アナログスイッチ１１１及び１１４がオンして、アナログスイッチ１１２及び１１３がオフするので、駆動回路の出力信号がアノード電圧Ａ１としてアノードＡに供給され、接地電位がアノード電圧Ｆ１としてアノードＦに供給される。
【００３９】
一方、制御信号ＳＥＬがローレベルの場合には、アナログスイッチ１１２及び１１３がオンして、アナログスイッチ１１１及び１１４がオフするので、駆動回路の出力信号がアノード電圧Ｆ１としてアノードＦに供給され、接地電位がアノード電圧Ａ１としてアノードＡに供給される。
【００４０】
本実施形態によれば、フリップフロップ、ラッチ回路、ＰＷＭ回路の他に、駆動回路の数をも半減させることができる。
【産業上の利用可能性】
【００４１】
本発明は、蛍光表示管を駆動する半導体集積回路において利用することが可能である。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施形態に係る半導体集積回路を用いたＢＤ−ＶＦＤの構成を示す図。
【図２】本発明の第１の実施形態に係る半導体集積回路の構成を示す図。
【図３】図２に示すアノード電圧生成回路の詳細な構成を示す図。
【図４】アノード電圧生成回路の動作を説明するためのタイミングチャート。
【図５】本発明の第２の実施形態に係る半導体集積回路に含まれるアノード電圧生成回路の構成を示す図。
【図６】図５に示す選択回路の詳細な構成を示す図。
【図７】従来から用いられているＢＤ−ＶＦＤの構成を示す図。
【図８】蛍光体及びフィラメントを含む表示部の構成の断面を示す図。
【図９】従来のＶＦＤドライバの要部の構成を示す図。
【符号の説明】
【００４３】
１  ＶＦＤパネル、  ２  表示部、  ３  ＶＦＤドライバ、  ４  ＭＰＵ、  ２０  ＭＰＵインタフェース、  ２１  ＲＡＭ、  ２２  アドレス制御回路、  ２３  アノード電圧生成回路、  ２４  グリッド電圧生成回路、  ２５  タイミング制御回路、  ３０〜３２、４０〜４２、５０〜５２、６０〜６２  フリップフロップ、  ７０〜８１  ラッチ回路、  ８２〜８４  ＰＷＭ回路、  ９０〜９７  駆動回路、  １００〜１０５  選択回路、  １１０  インバータ、  １１１〜１１４  アナログスイッチ
【図１】
2005107374.tif 000003
【図２】
2005107374.tif 000004
【図３】
2005107374.tif 000005
【図４】
2005107374.tif 000006
【図５】
2005107374.tif 000007
【図６】
2005107374.tif 000008
【図７】
2005107374.tif 000009
【図８】
2005107374.tif 000010
【図９】
2005107374.tif 000011
【手続補正書】
【提出日】平成16年9月2日(2004.9.2)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
ＶＦＤドライバ３は、ＭＰＵ４から出力される画像データに基づいて、表示部２に形成された複数のアノードに供給するアノード電圧Ａ１〜Ｆ１、Ａ２〜Ｆ２、Ａ３〜Ｆ３を生成し、出力端子から出力する。また、ＶＦＤドライバ３は、表示部２に形成された複数のグリッドに供給するグリッド電圧Ｇ１〜Ｇ７を生成し、出力端子から出力する。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
アノード電圧生成回路２３は、ＲＡＭ２１から読み出される４ビットの画像データＳ１〜Ｓ４と、タイミング制御回路２５から供給される選択信号ＳＥＬ、ラッチ信号ＲＡＴ、クロック信号ＣＬＫとに基づいて、複数のアノード電圧を生成する。また、グリッド電圧生成回路２４は、タイミング制御回路２５から入力されるラッチ信号ＲＡＴに基づいて、複数のグリッド電圧を生成する。タイミング制御回路２５は、アノード電圧生成回路２３におけるアノード電圧の出力タイミングを制御すると共に、グリッド電圧生成回路２４におけるグリッド電圧の出力タイミングを制御する。