(57)【要約】【課題】本発明は、プリント基板に曲げ応力が加わった場合に、電子部品や接続部に生じる応力を緩和するプリント基板や、これに電子部品を載置した電子回路基板を提供する。【解決手段】本発明に係る電子回路基板では、所定の配線パターンが形成されたプリント基板１上に半導体素子２が搭載されている。配線パターンは図示しないが、半導体素子２は、配線パターンの所定の領域でこれと半田接続部３により電気的に接続されている。また、本発明に係るプリント基板１では、半導体素子２と接続可能な配線パターンの領域の近傍で、配線パターンが設けられた面に開口する凹形状の溝４が形成されている。【選択図】図１
2005235997.tif 000002
【特許請求の範囲】
【請求項１】
電子部品を載置可能であって、
前記電子部品と接続可能な領域を含む配線パターンと、
前記領域の近傍で、前記配線パターンが設けられた面に開口する凹形状の第１の溝とを備える、プリント基板。
【請求項２】
請求項１記載のプリント基板であって、
前記第１の溝は、前記領域の周囲全てに形成されていることを特徴とする、プリント基板。
【請求項３】
請求項１又は請求項２に記載のプリント基板であって、
前記電子部品が載置される面と反対側の面上に形成される凹形状の第２の溝をさらに備えることを特徴とする、プリント基板。
【請求項４】
請求項１乃至請求項３のいずれかに記載のプリント基板であって、
前記第１の溝及び前記第２の溝は、前記プリント基板より曲げ弾性率が低い樹脂が詰め込まれていることを特徴とする、プリント基板。
【請求項５】
電子部品を載置可能なプリント基板であって、
前記電子部品と接続可能な領域を含む配線パターンと、
前記領域の近傍で、前記プリント基板を貫通する貫通孔とを備え、
前記貫通孔は、前記プリント基板より曲げ弾性率が低い樹脂が詰め込まれていることを特徴とする、プリント基板。
【請求項６】
請求項１に記載の前記第１の溝と、
請求項５に記載の前記貫通孔とを備えた、プリント基板。
【請求項７】
請求項１乃至請求項６のいずれか一つに記載のプリント基板と、
前記領域に接続された前記電子部品とを備えた、電子回路基板。
【請求項８】
請求項４乃至請求項６のいずれかに記載のプリント基板を製造する方法であって、
前記領域の近傍に前記第１の溝又は前記貫通孔を形成し、
前記プリント基板の強度を測定して、所定の強度よりも低い部分の前記第１の溝又は前記貫通孔に、前記プリント基板より曲げ弾性率が低い樹脂を選択的に詰め込むことを特徴とする、プリント基板の製造方法。
【請求項９】
請求項７に記載の電子回路基板を製造する方法であって、
前記プリント基板より曲げ弾性率が低い樹脂を用いて、前記プリント基板上に搭載された前記電子部品を封止する際に、前記第１の溝又は前記複数の貫通孔に前記樹脂を選択的に詰め込むことを特徴とする、電子回路基板の製造方法。
【請求項１０】
電子部品を載置可能であって、
前記電子部品と接続可能な領域を含む配線パターンと、
前記領域の近傍で、埋設された空洞とを備える、プリント基板。
【請求項１１】
請求項１０記載のプリント基板であって、
前記空洞は、前記プリント基板より曲げ弾性率が低い樹脂が詰め込まれていることを特徴とする、プリント基板。
【請求項１２】
請求項１０又は請求項１１に記載のプリント基板と、
前記領域に接続された前記電子部品とを備えた、電子回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板、電子回路基板及びその製造方法に係る発明であって、特に、実装される電子部品及びその接続部に加わる応力を緩和することができるプリント基板、電子回路基板及びその製造方法に関するものである。
【背景技術】
【０００２】
近年、半導体装置などの電子回路基板の小型化及び軽量化への要求が高まるにつれて、半導体素子等の電子部品が実装されるプリント基板も小型化及び軽量化の要求が高まっている。特に、プリント基板全体の薄板化が進んでいる。
【０００３】
また、小型化及び軽量化した電子回路基板は、様々な状況で使用される用途が増えるため、従来の電子回路基板に比べ耐久性等が要求されることになる。例えば、ＩＣカードやＩＣタグのように厚みの薄い携帯用の電子回路基板は、ポケットに収納される等の際に折り曲げ力が働くことにより、内蔵されるプリント基板が折り曲げられることになる。
【０００４】
このようにプリント基板が折り曲げられると、半田付け部分や、実装されている半導体素子等の電子部品に曲げ応力が作用する。実装されている半導体素子は、樹脂パッケージに封入されていても外部からの応力に弱く、折り曲げられることにより半導体素子の割れや接続部の断線といった事態を発生し、回路不良となることがあった。
【０００５】
そこで、特許文献１に記載されている電子回路基板には、配線パターンが設けられたプリント基板上の半導体素子が搭載される領域の外側に、複数個の貫通孔を設けている。この貫通孔によってプリント基板の剛性が低下することになり、プリント基板に加えられた曲げ応力によって発生する半導体素子や接続部に生じる応力を緩和することができる。その結果、特許文献１に記載の電子回路基板においては、半導体素子の割れや接続部の断線の発生を低減することができる。
【０００６】
【特許文献１】特開２０００−８２８６８号公報（第３−４頁、第１−３図）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、電子回路基板の小型化及び軽量化に伴い、プリント基板全体の薄板化も進んでいるため、プリント基板の強度は低下している。また、特許文献１ではプリント基板に複数の貫通孔を設けることにより、半導体素子や接続部に生じる応力を緩和することはできるが、貫通孔を設けたことにより、プリント基板の強度をさらに低下させることになる。プリント基板の強度が低下することにより、外力がプリント基板に加わると、プリント基板上の配線パターンが断線したり、プリント基板自体が破損したりする可能性が高まる問題があった。
【０００８】
そこで、本発明は、プリント基板に曲げ応力が加わった場合に、電子部品や接続部に生じる応力を緩和するプリント基板や、これに電子部品を載置した電子回路基板を提供することを第１の目的とする。また、本発明は、電子部品や接続部に生じる応力を緩和しつつ、十分な強度を維持することができるプリント基板、電子回路基板及びその製造方法を提供することを第２の目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る解決手段は、電子部品を載置可能であって、電子部品と接続可能な領域を含む配線パターンと、領域の近傍で、配線パターンが設けられた面に開口する凹形状の第１の溝とを備える。
【発明の効果】
【００１０】
本発明に記載のプリント基板は、電子部品を載置可能であって、電子部品と接続可能な領域を含む配線パターンと、領域の近傍で、配線パターンが設けられた面に開口する凹形状の第１の溝とを備えるので、電子部品や接続部で発生する応力を緩和することができる効果がある。
【発明を実施するための最良の形態】
【００１１】
（実施の形態１）
図１に、本実施の形態に係る電子回路基板の断面図を示す。図１に示す電子回路基板では、所定の配線パターンが形成されたプリント基板１上に電子部品である半導体素子２が搭載されている。配線パターンは図示しないが、半導体素子２は、配線パターンの所定の領域でこれと電気的に接続されている。図１に示す電子回路基板では、半導体素子２が小さく丸めた半田材料である半田接続部３により配線パターンと接続している（以下、この接続をＢＧＡ（Ball Grid Array）接続ともいう）。なお、半導体素子２と配線パターンとの接続はＢＧＡ接続に限られず、他の接続方式であっても良い。また、図１に示す電子回路基板では、プリント基板１上に半導体素子２を搭載しているが、半導体素子２に代えて受動部品等の電子部品をプリント基板１上に搭載しても良い。以下の他の実施の形態であっても同じである。
【００１２】
本実施の形態に係る電子回路基板では、半導体素子２と接続可能な配線パターンの領域の近傍で、配線パターンが設けられた面に開口する凹形状の溝４が形成されている。図１に示す電子回路基板では、半導体素子２の左右に溝４が形成されている様子が図示されている。溝４が設けられる位置は、半導体素子２が搭載される側のプリント基板１の面であって、半導体素子２が搭載される領域より外側の所定の位置となる。このような溝４が設けられることで、図１に示すような外力Ｆ１が、プリント基板１に加えられた場合でも、半導体素子２や半田接続部３に生じる応力を緩和することができる。
【００１３】
より詳しく説明すると、電子回路基板を曲げたり、落としたりすることで、プリント基板１に図１に示すような外力Ｆ１が加わることがある。溝４が設けられていない場合、外力Ｆ１がプリント基板１に加えられると、半導体素子２の直下のプリント基板１も湾曲し、半導体素子２や半田接続部３に応力が発生することになる。半導体素子２や半田接続部３に発生する応力により、半導体素子２が破損したり、半田接続部３に断線が生じたりする場合があった。
【００１４】
本実施の形態では、溝４をプリント基板１上に設けることで、半導体素子２や半田接続部３に生じる応力を緩和している。この溝４の形状は、緩和させる応力の大きさ、プリント基板の強度、プリント基板上の配線パターン等を考慮して個別に決定される。また、溝４のプリント基板上の位置も、半導体素子２と接続可能な配線パターンの領域の近傍で、配線パターンが設けられた面に開口する条件を満たす範囲内であれば、緩和させる応力の大きさ等の条件を考慮して個別に決定される。
【００１５】
以上のように、本実施の形態に係るプリント基板１は、電子部品である半導体素子２を載置可能であって、半導体素子２と接続可能な領域を含む配線パターンと、領域の近傍で、配線パターンが設けられた面に開口する凹形状の溝４とを備えるので、電子部品である半導体素子２や半田接続部３で発生する応力を緩和することができる。また、本実施の形態に係る電子回路基板は、本実施の形態に係るプリント基板１と、領域に接続された電子部品である半導体素子２とを備えるので、電子部品である半導体素子２や半田接続部３で発生する応力を緩和することができる。
【００１６】
（変形例）
図１に示すようにプリント基板１上に溝４を設けることで、溝４を設けない場合に比べて、プリント基板の強度は低下することになる。プリント基板の強度が低下すると、プリント基板１上の配線パターンが断線したり、プリント基板１自体が破損したりする可能性が高くなる。そこで、本変形例では、図１に示すプリント基板１の溝４に封止材５を詰め込むことで、プリント基板１の強度を補強する。図２に、溝４に封止材５を詰め込んだ本変形例に係る電子回路基板の断面図を示す。なお、図２では、溝４の全てに封止材５が充填されているが、本発明では、プリント基板１の強度を補強することができる程度に、封止材５が溝４に詰め込まれてさえすれば良い。
【００１７】
溝４に詰め込む封止材５は、プリント基板１の曲げ弾性率より低い樹脂を使用する。例えば、ポリアミド、ＡＢＳ樹脂、ポリスチレン等が封止材５に用いられる。溝４に封止材５を詰め込んだ場合であっても、半導体素子２や半田接続部３に生じる応力を緩和することができる。つまり、図１に示すような外力Ｆ１が図２に示すプリント基板１に加えられても、プリント基板１の曲げに封止材５が追従するため、半導体素子２の直下のプリント基板１は湾曲しない。よって、図２に示す電子回路基板であっても、半導体素子２や半田接続部３で発生する応力を緩和することができる。
【００１８】
一方、溝４に封止材５を詰め込んだ場合、封止材５を詰め込まない場合に比べてプリント基板１自体の強度は向上する。プリント基板１自体の強度が向上することにより、プリント基板１上の配線パターンが断線したり、プリント基板１自体が破損したりする可能性を低減することができる。
【００１９】
以上のように、本変形例に係るプリント基板１は、溝４にプリント基板１より曲げ弾性率が低い封止材５が詰め込まれているので、半導体素子２や半田接続部３で発生する応力を緩和するとともに、プリント基板１の強度の低下を抑えることができ、プリント基板１上の配線パターンが断線したり、プリント基板１自体が破損したりする可能性を低減することができる。
【００２０】
（実施の形態２）
図３に、本実施の形態に係る電子回路基板の断面図を示す。図３に示す電子回路基板は、図１に示す電子回路基板と同様、所定の配線パターンが形成されたプリント基板１上に電子部品である半導体素子２が搭載されている。配線パターンは図示しないが、半導体素子２は、半田接続部３により、配線パターンの所定の領域でこれとＢＧＡ接続されている。
【００２１】
また、図３に示す電子回路基板にも、半導体素子２と接続可能な配線パターンの領域の近傍で、配線パターンが設けられた面に開口する凹形状の溝４が形成されている。さらに、図３に示す電子回路基板では、半導体素子２が実装される面と反対側の面上に凹形状の溝６が形成されている。図３に示す電子回路基板では、半導体素子２の左右に溝４が形成され、さらに溝４の外側の位置で、半導体素子２が実装される面と反対側の面上に溝６が形成されている。
【００２２】
溝６が設けられる位置は、半導体素子２が実装される面と反対側の面上であって、半導体素子２が搭載される領域より外側の所定の位置となる。なお、本発明に係る電子回路基板では、図３に示すような溝４が内側、溝６が外側に形成される場合に限られず、溝６が内側、溝４が外側に形成される場合であっても良い。つまり、プリント基板１に形成される溝４と溝６とが繋がり貫通孔を形成しなければ良い。
【００２３】
また、図３に示す電子回路基板では、溝４，６にプリント基板１の曲げ弾性率より低い封止材５が詰め込まれている。このように溝４，６に封止材５を詰め込んだ場合、封止材５を詰め込まない場合に比べてプリント基板１の強度が向上する。なお、溝４，６をプリント基板１に設けても十分なプリント基板１の強度が得られるのであれば、封止材５を溝４，６に詰め込まない構成であっても良い。
【００２４】
本実施の形態に係る電子回路基板において、図１に示すような外力Ｆ１がプリント基板１に加えられた場合、溝４が設けられているため半導体素子２や半田接続部３に生じる応力を緩和することができる。さらに、本実施の形態に係る電子回路基板では、外力Ｆ２（半導体素子２が実装されているプリント基板１の面に加えられる外力）がプリント基板１に加えられた場合にも、溝６が設けられているため半導体素子２や半田接続部３に生じる応力を緩和することができる。
【００２５】
つまり、本実施の形態に係るプリント基板１では、半導体素子２が搭載される面と反対側の面上に凹形状の溝６が形成されているので、二方向の外力に対して半導体素子２や半田接続部３に生じる応力を緩和することができる。なお、溝４，６の形状は、緩和させる応力の大きさ、プリント基板１の強度、プリント基板１上の配線パターン等を考慮して個別に決定される。また、プリント基板１上の溝４，６の位置も、半導体素子２と接続可能な配線パターンの領域の近傍で、配線パターンが設けられた面に開口する条件を満たす範囲で、緩和させる応力の大きさ等の条件を考慮して個別に決定される。
【００２６】
さらに、プリント基板１に貫通孔を設けるには、プリント基板１上の配線パターンを回避して設けなければならないが、本実施の形態で示した溝６であれば、配線パターンが形成される面の反対側に形成されるため、プリント基板１上の配線パターンを考慮せずに設けることができる。もちろん、溝６を設けた側のプリント基板１の面において、配線パターンを形成しても構わない。
【００２７】
（実施の形態３）
図４（ａ）に、本実施の形態に係る電子回路基板の平面図を示す。図４（ａ）に示す破線部の断面図を図４（ｂ）に示す。図４（ａ）に示す電子回路基板では、プリント基板１上に電子部品である半導体素子２が搭載されている。そして、プリント基板１上の半導体素子２と接続可能な配線パターンの領域の周囲全てに溝４が形成されている。半導体素子２と接続可能な配線パターンの領域の周囲全てに溝４を設けることにより、半導体素子２が実装される面内のどの方向に外力が加えられても、半導体素子２や半田接続部３に生じる応力を緩和することができる。
【００２８】
さらに、溝４には、プリント基板１の曲げ弾性率より低い封止材５が詰め込まれている。なお、溝４をプリント基板１に設けても十分な強度が得られるのであれば、封止材５を溝４に詰め込まない構成であっても良い。
【００２９】
図４（ａ）に示すように半導体素子２と接続可能な配線パターンの領域の周囲全てに溝４を形成する場合、半導体素子２に接続される配線パターンは、プリント基板１の中又は半導体素子２が実装される面の反対側の面に形成しても良い。図４（ｂ）に、配線パターンがプリント基板１の中に形成される場合が示されている。図４（ｂ）に示す半導体素子２は、半田接続部３によりプリント基板１上の配線パターン７とＢＧＡ接続している。そして、半導体素子２と接続可能な配線パターンの領域の周囲全てに溝４が形成されている。
【００３０】
半導体素子２と接続された配線パターン７は、プリント基板１中の溝４の下側を通り外部へと配線されている。図４（ｂ）では半導体素子２の外側に位置する半田接続部３と接続された配線パターン７のみが図示されているが、他の半田接続部３も同様に配線パターン７と接続されている。なお、本発明に係る電子回路基板では、プリント基板１中を通って、半導体素子２が実装される面の反対側のプリント基板１面に配線パターン７を形成しても良い（図４（ｃ））。
【００３１】
以上のように、本実施の形態に係るプリント基板１は、半導体素子２と接続可能な配線パターンの領域の周囲全てに溝４が形成されるので、半導体素子２が実装される面内のどの方向に外力が加えられても、半導体素子２や半田接続部３に生じる応力を緩和することができる。
【００３２】
なお、図４（ａ）に示す電子回路基板では、溝４が隙間なく設けられ正方形の溝４が形成されている。しかし、本発明は、半導体素子２と接続可能な配線パターンの領域の周囲全てに溝４を設ければ良く、溝４を隙間なく設ける必要はない。そこで、図５に示すように、半導体素子２と接続可能な配線パターンの領域の周囲全てに溝４を設けるが、各辺の溝４の間に隙間を設けている。図５に示すように、各辺の溝４の間に隙間を設けることで、図４（ｂ）で示したように配線パターン７をプリント基板１の中を通す必要がなくなる。つまり、図５に示す電子回路基板では、各辺の溝４の隙間に配線パターン７を設けている。
【００３３】
また、図４（ａ）や図５に示した電子回路基板において、半導体素子２が搭載される面と反対側の面上に、実施の形態２で示した溝６を設けても良い。さらに、溝４の形状は、図４（ａ）に示すように四角形である必要はなく、多角形や円形であっても良い。
【００３４】
（実施の形態４）
図６に、本実施の形態に係る電子回路基板の断面図を示す。図６に示す電子回路基板では、図１に示す電子回路基板と同様、所定の配線パターンが形成されたプリント基板１上に電子部品である半導体素子２が搭載されている。配線パターンは図示しないが、半導体素子２は、半田接続部３により、配線パターンの所定の領域でこれとＢＧＡ接続している。
【００３５】
そして、図６に示す電子回路基板では、溝に代えて、半導体素子２と接続可能な配線パターンの領域の近傍で、プリント基板１を貫通する貫通孔８を形成する。貫通孔８には、プリント基板１の曲げ弾性率より低い封止材５が詰め込まれている。なお、貫通孔８の形状については、図６に示す円形のみに限られず、四角形等の他の形状であっても良い。
【００３６】
背景技術でも説明したように、半導体素子２と接続可能な配線パターンの領域の近傍で、プリント基板１を貫通する貫通孔８を設けることにより、半導体素子２や半田接続部３に生じる応力を緩和することができる。しかし、貫通孔８を設けることにより、プリント基板１の強度が低下する問題があった。そこで、本実施の形態では、貫通孔８にプリント基板１の曲げ弾性率より低い封止材５が詰め込まれている。例えば、ポリアミド、ＡＢＳ樹脂、ポリスチレン等が封止材５に用いられる。これにより、本実施の形態に係るプリント基板１は、封止材５を詰め込まない場合に比べ、プリント基板１の強度が向上する。プリント基板１の強度が向上することにより、プリント基板１上の配線パターンが断線したり、プリント基板１自体が破損したりする可能性を低減することができる。
【００３７】
なお、貫通孔８に封止材５を詰め込んだ場合であっても、プリント基板１の曲げに封止材５が追従するため、半導体素子２や半田接続部３に生じる応力を緩和することができる。
【００３８】
以上のように、本実施の形態に係るプリント基板１は、電子部品である半導体素子２が載置されるプリント基板１であって、半導体素子２と接続可能な領域を含む配線パターンと、領域の近傍で、プリント基板１を貫通する貫通孔８とを備え、貫通孔８が、プリント基板１より曲げ弾性率が低い樹脂を詰め込まれているので、プリント基板１の強度を維持しつつ、半導体素子２や半田接続部３で発生する応力を緩和することができる。
【００３９】
（変形例）
図６に示した電子回路基板では、全ての溝４を貫通孔８に代えてプリント基板１に形成している。しかし、本発明では、プリント基板１上に溝４か貫通孔８かのどちらか一方のみを形成するように制限する必要はなく、必要に応じて溝４と貫通孔８とを組み合わせても良い。図７に、溝４と貫通孔８とを組み合わせて形成した電子回路基板の平面図を示す。図７に示す電子回路基板では、プリント基板１上に、半導体素子２が搭載されている。そして、半導体素子２を囲む所定の位置で、且つプリント基板１上に溝４や貫通孔８が形成されている。図７では、半導体素子２の左右に各２個（計４個）の貫通孔８が設けられ、半導体素子２の下側に溝４が設けられている。
【００４０】
図７のように溝４や貫通孔８を組み合わせることにより、プリント基板１上に配線パターン７の領域を確保することができる。図７に示す電子回路基板では、貫通孔８の間に配線パターン７を設けつつ、半導体素子２や半田接続部３に生じる応力を緩和することができる。つまり、図４で示したように、半導体素子２と接続可能な配線パターンの領域の周囲全てに溝４を形成すると、半導体素子２と接続される配線パターン７をプリント基板１中に設けるなどの処置が必要となるが、図７のように一部の溝４に代えて貫通孔８を設けることで、プリント基板１上に配線パターン７を設ける領域を確保することができる。
【００４１】
以上のように、本変形例に係るプリント基板１では、プリント基板１に溝４と、貫通孔８とを備えるので、配線パターン７の領域を確保しつつ、半導体素子２や半田接続部３に生じる応力を緩和することができる。
【００４２】
（実施の形態５）
図８に、本実施の形態に係る電子回路基板の断面図を示す。図８に示す電子回路基板では、プリント基板１上に配線パターン７が設けられ、当該配線パターン７上に電子部品である半導体素子２が搭載されている。半導体素子２は、半田接続部３により、配線パターン７の所定の領域でこれとＢＧＡ接続している。
【００４３】
本実施の形態に係る電子回路基板では、さらにプリント基板１に空洞９が埋設されている。この空洞９は、半導体素子２と接続可能な配線パターンの領域の近傍で、プリント基板１に埋設されている。図８では、半導体素子２の左右の位置に空洞９が設けられている。本実施の形態に係る電子回路基板では、プリント基板１の中に空洞９が形成されるので、プリント基板１上に配線パターン７を自由に形成することができる。つまり、プリント基板１上に溝や貫通孔を形成する場合のように、配線パターン７を設ける領域を確保することについて考慮する必要がなくなる。
【００４４】
図８に示す電子回路基板のように、プリント基板１の中に空洞９を設けた場合であっても、プリント基板１上に溝や貫通孔を設けた場合と同様、半導体素子２や半田接続部３に生じる応力を緩和することができる。つまり、外力がプリント基板１に加えられた場合、空洞９の存在により半導体素子２の直下に位置するプリント基板１の湾曲が軽減される。これにより、本実施の形態であっても半導体素子２や半田接続部３に生じる応力を緩和することができる。
【００４５】
なお、空洞９の形状は、緩和させる応力の大きさ、プリント基板の強度、プリント基板上の配線パターン等を考慮して個別に決定される。また、プリント基板中の空洞９の位置も、半導体素子２と接続可能な配線パターンの領域の近傍である条件を満たす範囲で、緩和させる応力の大きさ等の条件を考慮して個別に決定される。
【００４６】
また、図８に示すプリント基板１では、空洞９にプリント基板１の曲げ弾性率より低い封止材５が詰め込まれている。このように空洞９に封止材５を詰め込んだ場合、封止材５を詰め込まない場合に比べてプリント基板１自体の強度が向上する。なお、空洞９をプリント基板１に設けても十分な強度が得られるのであれば、封止材５を空洞９に詰め込まない構成であっても良い。
【００４７】
なお、封止材５を空洞９に詰め込む方法として、次に述べるような方法がある。例えば、プリント基板１が２枚の基板をプレスすることにより形成される場合、プレス前のそれぞれの基板に所定の溝を形成しておき、２枚の基板をプレスする際、溝に封止材５を詰め込んで貼り合わせる。これにより、封止材５が空洞９に詰め込まれたプリント基板１を形成することができる。
【００４８】
以上のように、本実施の形態に係るプリント基板１では、電子部品である半導体素子２を載置可能であって、半導体素子２と接続可能な領域を含む配線パターンと、領域の近傍で、埋設された空洞とを備えるので、プリント基板１上に形成される配線パターン７に何らの制限を与えることなく、半導体素子２や半田接続部３で発生する応力を緩和することができる。また、本実施の形態に係る電子回路基板は、本実施の形態に係るプリント基板１と、領域に接続された電子部品である半導体素子２とを備えるので、プリント基板１上に形成される配線パターン７に何らの制限を与えることなく、半導体素子２や半田接続部３で発生する応力を緩和することができる。
【００４９】
また、本実施の形態に係るプリント基板１では、空洞９にプリント基板１より曲げ弾性率が低い樹脂が詰め込まれるので、プリント基板１の強度を維持しつつ、半導体素子２や半田接続部３で発生する応力を緩和することができる。
【００５０】
（実施の形態６）
次に、本実施の形態では、図１に示したような電子回路基板のプリント基板１を製造する方法について説明する。まず、図１に示すプリント基板１を設計する段階で、実装する半導体素子２や半田接続部３などに発生する応力を緩和できるように、プリント基板１上には必要な溝４を設けておく。そして、設計する段階で、プリント基板１の強度も計算し、補強が必要な溝４に封止材５を詰め込む。その後、封止材５が詰め込まれたプリント基板１上に、半導体素子２を実装することで、図１に示す電子回路基板を形成することができる。
【００５１】
又は、図１に示す電子回路基板を設計する段階で、実装する半導体素子２や半田接続部３などに発生する応力を緩和できるように、プリント基板１上には必要な溝４を設けておく。そして、溝４が形成されたプリント基板１上に、半導体素子２を実装する。その後に、プリント基板１の強度を測定し、補強が必要と判断される溝４に封止材５を詰め込むことで、図１に示す電子回路基板を形成することができる。
【００５２】
以上のように、本実施の形態で説明した製造方法では、溝４に封止材５を詰め込むことにより、プリント基板１の強度を自由に補強することができる。特に、半導体素子２をプリント基板１上に実装した後、プリント基板１の強度を測定し、封止材５を詰め込む製造方法の場合、プリント基板１の強度を測定して弱い箇所を選択的に補強することができるため、封止材５のコストを低減しつつ、適切な強度を有するプリント基板１を得ることが可能となる。
【００５３】
なお、図６に示すような貫通孔８を設けるような電子回路基板についても、本実施の形態で説明した製造方法は適用することができる。
【００５４】
（実施の形態７）
図９に、本実施の形態に係る電子回路基板の断面図を示す。図９に示す電子回路基板は、プリント基板１上に配線パターンが設けられ、当該配線パターン上に半導体素子２が搭載されている。配線パターンは図示しないが、半導体素子２は、半田接続部３により、配線パターンの所定の領域でこれとＢＧＡ接続されている。そして、図９に示す電子回路基板は、半導体素子２と接続可能な配線パターンの領域の近傍で、配線パターンが設けられた面に凹形状の溝４が形成されている。
【００５５】
さらに、図９に示す電子回路基板は、半田接続部３を補強するために注入される樹脂（以下、アンダーフィル樹脂１０という）で封止される。アンダーフィル樹脂１０を半導体素子２とプリント基板１との間に注入して、半導体素子２を封止する。図９に示す電子回路基板では、アンダーフィル樹脂１０の一部が溝４に詰め込まれている。
【００５６】
つまり、本実施の形態に係る電子回路基板を製造する場合、アンダーフィル樹脂１０を半導体素子２とプリント基板１との間に注入する際に、補強が必要な溝４にも選択的にアンダーフィル樹脂１０を注入する。これにより、別途溝４に封止材を詰め込む工程を設ける必要がなくなり、工程を簡略化することができる。なお、アンダーフィル樹脂１０は、プリント基板１より曲げ弾性率が低い樹脂を用いる。
【００５７】
以上のように、本実施の形態に係る電子回路基板の製造方法は、プリント基板１より曲げ弾性率が低い樹脂を用いて、プリント基板１上に搭載された半導体素子２を封止する際に、溝４を選択的に樹脂で詰め込むので、溝４に封止材を別途詰め込む工程が不要になり、製造コストを低減することができる。
【００５８】
なお、図６に示すような貫通孔８を設けるような電子回路基板についても、本実施の形態で説明した製造方法は適用することができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態１に係る電子回路基板の断面図である。
【図２】本発明の実施の形態１の変形例に係る電子回路基板の断面図である。
【図３】本発明の実施の形態２に係る電子回路基板の断面図である。
【図４】本発明の実施の形態３に係る電子回路基板の平面図である。
【図５】本発明の実施の形態３に係る電子回路基板の平面図である。
【図６】本発明の実施の形態４に係る電子回路基板の断面図である。
【図７】本発明の実施の形態４に係る電子回路基板の平面図である。
【図８】本発明の実施の形態５に係る電子回路基板の断面図である。
【図９】本発明の実施の形態７に係る電子回路基板の断面図である。
【符号の説明】
【００６０】
１  プリント基板、２  半導体素子、３  半田接続部、４，６  溝、５  封止材、７  配線パターン、８  貫通孔、９  空洞、１０  アンダーフィル樹脂。
【図１】
2005235997.tif 000003
【図２】
2005235997.tif 000004
【図３】
2005235997.tif 000005
【図４】
2005235997.tif 000006
【図５】
2005235997.tif 000007
【図６】
2005235997.tif 000008
【図７】
2005235997.tif 000009
【図８】
2005235997.tif 000010
【図９】
2005235997.tif 000011