(57)【要約】【課題】電源電圧変動機を用いてハードウェア的に電源瞬断を実施する場合、電源ＯＦＦ時はＣＰＵレジスタやメモリなどの観測ができず、電源瞬断を発生させるタイミングを精密に指定することができなかった。また、試験対象ソフトウェアに組込んだ試験ソフトがＩ／Ｏを強制的に変化させることで擬似的に事象を発生させる場合、ＣＰＵが停止している場合は動作しないため、電源瞬断という擬似事象を発生させることができなかった。【解決手段】エバリュエーションチップと、エミュレーションメモリと、電源瞬断管理部と、ホストシステムとを備え、デバッグ対象ソフトウェアと共にエミュレーションメモリのＲＯＭ部に格納されず、独立して動作する前記電源瞬断管理部が前記エミュレーションメモリと前記エバリュエーションチップの操作し、擬似事象を発生させることにより擬似電源瞬断を実現する。【選択図】図２
2005235047.tif 000002
【特許請求の範囲】
【請求項１】
検査対象となるターゲットシステムの電源瞬断テストのための電源瞬断デバッグ装置であって、
ユーザからのコマンド入力・解析・実行結果の表示を行うホストシステム部と、
前記ターゲットシステムのＣＰＵをエミュレートするエバリュエーションチップと、
前記ターゲットシステムのＩ／Ｏをエミュレートするエミュレーションメモリと、
電源瞬断情報を管理し、前記エバリュエーションチップと前記エミュレーションメモリのＩ／Ｏ部を操作し、擬似的に電源ＯＮおよび電源ＯＦＦ事象を発生させ、擬似電源瞬断を発生させる電源瞬断管理部とを備えた電源瞬断デバッグ装置。
【請求項２】
擬似電源ＯＮ事象を発生させる前に前記電源瞬断管理部から指示を受け、前記エミュレーションメモリのＲＡＭ部を不定値に書き換えるＲＡＭ不定値設定部を備え、ＲＡＭ値が保証できない電圧まで電源電圧が降下した場合の電源ＯＮ事象を発生させる機能を備えた請求項１に記載の電源瞬断デバッグ装置。
【請求項３】
前記電源瞬断管理部から擬似電源瞬断直前に情報待避指示を受けた後、前記ホストシステム部から指定されたＲＡＭ情報をＲＡＭ部から読み取り、一時保存するＲＡＭ情報一時記憶部を備え、前記ホストシステム部からの問合せに応じて、擬似電源瞬断直前の情報を提示する機能を備えた、請求項１に記載の電源瞬断デバッグ装置。
【請求項４】
前記電源瞬断管理部から擬似電源瞬断直前に情報待避指示を受けた後、前記ホストシステム部から指定されたレジスタ情報を前記エバリュエーションチップから読み取り、一時保存するレジスタ情報一時記憶部を備え、前記ホストシステム部からの問合せに応じて、擬似電源瞬断直前の情報を提示する機能を備えた請求項１に記載の電源瞬断デバッグ装置。
【請求項５】
ソースコードの任意の箇所に設定された電源瞬断ポイントを前記ホストシステム部から指定され、前記エバリュエーションチップの動作状況を監視し、前記瞬断ポイントが実行される際に、前記電源瞬断管理部に電源瞬断指示を出す瞬断ポイント検知部を備えた請求項１に記載の電源瞬断デバッグ装置。
【請求項６】
擬似電源ＯＮ／ＯＦＦ事象とその発生条件を管理する瞬断パターン記憶部と、
前記ホストシステム部から指示された瞬断パターンを前記瞬断パターン記憶部に保存し、前記瞬断パターン記憶部の内容に応じて、前記電源瞬断管理部に擬似事象発生を指示する瞬断パターン管理部とを備えた請求項１に記載の電源瞬断デバッグ装置。
【請求項７】
検査対象となるターゲットシステムの電源瞬断テストのための電源瞬断デバッグ方法であって、
ユーザからの電源瞬断テストの指示を電源瞬断管理部へ通知する電源瞬断指示ステップと、
エバリュエーションチップを一時停止させる実行中断ステップと、
エミュレーションメモリのＩ／Ｏ部の値を書き換える電源状態設定ステップと、
前記エバリュエーションチップに実行指示あるいはリセット信号を送ることで動作を再開させる実行再開ステップとを含み、
擬似的に電源ＯＮおよび電源ＯＦＦ事象を発生させ、擬似電源瞬断を発生させる電源瞬断デバッグ方法。
【請求項８】
擬似電源ＯＮ事象を発生させる前に前記電源瞬断管理部からＲＡＭ不定値設定部に指示を出す不定値設定指示ステップと、
前記ＲＡＭ不定値設定部が前記エミュレーションメモリのＲＡＭ部を不定値に書き換えるＲＡＭ不定値設定ステップとを含み、
ＲＡＭ値が保証できない電圧まで電源電圧が降下した場合の電源ＯＮ事象を発生させる請求項７に記載の電源瞬断デバッグ方法。
【請求項９】
擬似電源瞬断直前に前記電源瞬断管理部からＲＡＭ情報一時記憶部に情報待避を通知するＲＡＭ情報待避指示ステップと、
前記ＲＡＭ情報一時記憶部がエミュレーションメモリの指定アドレス情報を読み取り、一時的に待避させる指定ＲＡＭ読込みステップと、
ホストシステム部が前記ＲＡＭ情報一時記憶部から待避したＲＡＭ情報を参照するＲＡＭ待避情報参照ステップとを含み、
擬似瞬断直前のＲＡＭ情報を参照する請求項７に記載の電源瞬断デバッグ方法。
【請求項１０】
擬似電源瞬断直前に前記電源瞬断管理部からレジスタ情報一時記憶部に情報待避を通知するレジスタ情報待避指示ステップと、
前記レジスタ情報一時記憶部がエバリュエーションチップの指定レジスタ情報を読み取り、一時的に待避させる指定レジスタ読込みステップと、
ホストシステム部が前記レジスタ情報一時記憶部から待避したレジスタ情報を参照するレジスタ待避情報参照ステップとを含み、
擬似瞬断直前のレジスタ情報を参照する請求項７に記載の電源瞬断デバッグ方法。
【請求項１１】
ホストシステム部から瞬断ポイント検知部に電源瞬断ポイントを通知する瞬断ポイント設定ステップと、
前記瞬断ポイント検知部がエバリュエーションチップを監視する動作状況監視ステップと、
設定された電源瞬断ポイントに処理が到達した際、前記瞬断ポイント検知部が前記電源瞬断管理部に電源瞬断を指示する電源瞬断指示ステップとを含み、
ソースコードの任意の箇所で電源瞬断を発生させる請求項７に記載の電源瞬断デバッグ方法。
【請求項１２】
ホストシステム部から瞬断パターン管理部に瞬断パターンを通知する瞬断パターン設定ステップと、
前記瞬断パターン管理部が通知された瞬断パターンを記録する瞬断パターン記録ステップと、
記録された瞬断パターンを参照し、瞬断発生条件が満たされた際に、前記電源瞬断管理部に電源瞬断指示を行う電源瞬断指示ステップとを含み、
指定した電源瞬断パターン通りに繰り返し電源瞬断を発生させる請求項７に記載の電源瞬断デバッグ方法。
【請求項１３】
検査対象となるターゲットシステムの電源瞬断テストのための電源瞬断デバッグプログラムを格納する記録媒体であって、前記電源瞬断デバッグプログラムは、
ユーザからの電源瞬断テストの指示を前記電源瞬断管理部へ通知する電源瞬断指示処理と、
前記電源瞬断管理部がエバリュエーションチップを一時停止させる実行中断処理と、
前記電源瞬断管理部がエミュレーションメモリのＩ／Ｏ部の値を書き換える電源状態設定処理と、
前記電源瞬断管理部が前記エバリュエーションチップに実行指示やリセット信号を送ることで動作再開させる実行再開処理とを実行させ、擬似的に電源ＯＮおよび電源ＯＦＦ事象を発生させて擬似電源瞬断を発生させるプログラムであることを特徴とする記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば蓄積型電源を持つカーオーディオや携帯電話といった運搬可能な機器に搭載された組込みソフトなどに対して、電源電圧の変動、接触不良などの要因により瞬間的にマイコンに電源が供給されない状況でも問題なく動作するように動作検証を行う開発環境に関するものである。
【背景技術】
【０００２】
従来の電源電圧の変動、接触不良に対処するために行う電源瞬断試験は電源電圧変動機を用いて、実際にハードウェアに供給する電源電圧を変動させてソフトウェアが正しく動作するか確認していた。
【０００３】
また、ソフトウェアで擬似的に事象を発生させるソフトウェアチェックを行う事例としては、試験対象ソフトウェアに直接擬似的な事象シナリオとテストコードを組込み、組込まれたテストコードが事象シナリオを順次読込み、Ｉ／Ｏを強制的に変化させ、自動試験を実施するものがあった（例えば、特許文献１参照）。図１４は、前記特許文献１に記載された従来のソフトウェア試験方法を示すものである。
【０００４】
図１４において、試験対象ソフトウェア１４０１と、シミュレータソフト１４０４と、メモリにマッピングされたＩ／Ｏ部はＩＣＥ上のエミュレーションメモリ上に格納されており、同じく前記エミュレーションメモリ上に格納されているＯＳ１４００上で動作していた。前記シミュレータソフト１４０４でＩ／Ｏ部の値を変化させ、前記試験対象ソフトウェア１４０１にキー押下などの事象が発生したように見せかけていた。
【特許文献１】特許第２９２６５６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、前記ハードウェア的に実際に電源瞬断を実施する方法では、電源ＯＦＦ時（ＣＰＵ  Ｓｌｅｅｐ時）はＣＰＵレジスタやメモリなどの観測ができず、また、電源瞬断を発生させるタイミングを細かく指定すること（あるステップ実行中に瞬断を発生させるなど）ができないため、電源瞬断時の不具合の再現などが難しい場合が多く、デバッグが困難といった課題を有していた。
【０００６】
また、ソフトウェアで擬似的に事象を発生させる前記従来の構成では、擬似事象を発生させるテストコードが試験対象ソフトウェアの一部として対象ハードウェアのＣＰＵ上で動作しており、ＣＰＵが停止している場合は動作しない。したがって電源瞬断のようにＣＰＵが停止してしまう事象を擬似事象で発生させることができなかった。
【０００７】
本発明は、前記従来の課題を解決するもので、ソフトウェア的に電源瞬断という擬似事象を発生させ、電源瞬断のタイミングをソフトウェア側で制御することで、電源瞬断時のデバッグを容易にすることを目的とする。
【課題を解決するための手段】
【０００８】
前記従来の課題を解決するために、本発明の電源瞬断デバッグ装置は、ユーザからのコマンド入力・解析・実行結果の表示を行うホストシステム部と、ターゲットシステムのＣＰＵをエミュレートするエバリュエーションチップと、ターゲットシステムのＲＯＭ、ＲＡＭおよびＩ／Ｏをエミュレートするエミュレーションメモリの他に、電源瞬断管理部を有し、電源瞬断管理部がエバリュエーションチップとエミュレーションメモリのＩ／Ｏ部を操作し、擬似電源ＯＮ／ＯＦＦ事象を発生させる。電源瞬断管理部はデバッグ対象ソフトウェアと異なり、エミュレーションメモリの外に存在し、エバリュエーションチップが停止中でも動作可能なため、電源ＯＦＦからＯＮへ切り替わる擬似事象を発生させることが可能である。具体的には、擬似電源ＯＮ／ＯＦＦ事象を発生させる際は、電源ポートやリセットポートに該当するＩ／Ｏ部を書き換えることで擬似的に電源ＯＮ／ＯＦＦ事象を発生させる。また、電源ＯＦＦとなりエバリュエーションチップが停止している際に電源ＯＮする場合は、まずＩ／Ｏ部分を電源ＯＮの状態に書き換え、その後、エバリュエーションチップにリセット信号を送ることで、擬似電源ＯＮ事象が発生する。また、擬似電源ＯＦＦ時にＲＡＭ部を不定値に書き換えることで、ＲＡＭ保証電圧以下に電源電圧が低下した際の擬似電源ＯＮ動作も検証することができる。
【０００９】
また、擬似電源ＯＦＦ事象を発生させる直前に、指定されたレジスタ情報やメモリ情報を待避させることで、ホストシステム部からの問合せに応じて瞬断直前の動作状況の検証が可能となる。
【００１０】
さらに、ブレークポイントを設定する感覚で任意の実行ステップに瞬断ポイントを設定し、電源瞬断管理部は設定された瞬断ポイントで瞬断を実行する。これによりハードウェアの電源瞬断装置では再現が難しかった電源瞬断時の不具合の検証が容易になる。
【００１１】
また、ホストシステム部から電源ＯＮ／ＯＦＦの間隔や、繰り返し回数といった瞬断パターンを電源瞬断管理部に設定することで、電源瞬断パターンの簡易テストが可能になり、電源瞬断以外の擬似事象と組み合わせることで、さらに複雑な自動テストも実施することが可能である。
【００１２】
また、本発明の方法は、検査対象となるターゲットシステムの電源瞬断テストのための電源瞬断デバッグ方法であって、ユーザからの電源瞬断テストの指示を電源瞬断管理部へ通知する電源瞬断指示ステップと、エバリュエーションチップを一時停止させる実行中断ステップと、エミュレーションメモリのＩ／Ｏ部の値を書き換える電源状態設定ステップと、前記エバリュエーションチップに実行指示あるいはリセット信号を送ることで動作を再開させる実行再開ステップとを含み、擬似的に電源ＯＮおよび電源ＯＦＦ事象を発生させ、擬似電源瞬断を発生させる方法である。
【００１３】
前記擬似電源ＯＮ事象を発生させる前に前記電源瞬断管理部からＲＡＭ不定値設定部に指示を出す不定値設定指示ステップと、前記ＲＡＭ不定値設定部が前記エミュレーションメモリのＲＡＭ部を不定値に書き換えるＲＡＭ不定値設定ステップとを含み、これによりＲＡＭ値が保証できない電圧まで電源電圧が降下した場合の電源ＯＮ事象を発生させることもできる。
【００１４】
また、擬似電源瞬断直前に前記電源瞬断管理部からＲＡＭ情報一時記憶部に情報待避を通知するＲＡＭ情報待避指示ステップと、前記ＲＡＭ情報一時記憶部がエミュレーションメモリの指定アドレス情報を読み取り、一時的に待避させる指定ＲＡＭ読込みステップと、前記ホストシステム部が前記ＲＡＭ情報一時記憶部から待避したＲＡＭ情報を参照するＲＡＭ待避情報参照ステップとを含み、これにより擬似瞬断直前のＲＡＭ情報を参照することもできる。
【００１５】
また、擬似電源瞬断直前に前記電源瞬断管理部からレジスタ情報一時記憶部に情報待避を通知するレジスタ情報待避指示ステップと、前記レジスタ情報一時記憶部がエバリュエーションチップの指定レジスタ情報を読み取り、一時的に待避させる指定レジスタ読込みステップと、ホストシステム部が前記レジスタ情報一時記憶部から待避したレジスタ情報を参照するレジスタ待避情報参照ステップとを含み、これにより擬似瞬断直前のレジスタ情報を参照することもできる。
【００１６】
また、前記ホストシステム部から前記瞬断ポイント検知部に電源瞬断ポイントを通知する瞬断ポイント設定ステップと、前記瞬断ポイント検知部がエバリュエーションチップを監視する動作状況監視ステップと、設定された電源瞬断ポイントに処理が到達した際、前記瞬断ポイント検知部が前記電源瞬断管理部に電源瞬断を指示する電源瞬断指示ステップとを含み、ソースコードの任意の箇所で電源瞬断を発生させることもできる。
【００１７】
また、ホストシステム部から瞬断パターン管理部に瞬断パターンを通知する瞬断パターン設定ステップと、前記瞬断パターン管理部が通知された瞬断パターンを記録する瞬断パターン記録ステップと、記録された瞬断パターンを参照し、瞬断発生条件が満たされた際に、前記電源瞬断管理部に電源瞬断指示を行う電源瞬断指示ステップとを含み、指定した電源瞬断パターン通りに繰り返し電源瞬断を発生させることもできる。
【００１８】
また、本発明の記録媒体は、検査対象となる前記ターゲットシステムの電源瞬断テストのための電源瞬断デバッグプログラムを格納する記録媒体であって、前記電源瞬断デバッグプログラムは、ユーザからの電源瞬断テストの指示を前記電源瞬断管理部へ通知する電源瞬断指示処理と、前記電源瞬断管理部が前記エバリュエーションチップを一時停止させる実行中断処理と、前記電源瞬断管理部が前記エミュレーションメモリのＩ／Ｏ部の値を書き換える電源状態設定処理と、前記電源瞬断管理部が前記エバリュエーションチップに実行指示やリセット信号を送ることで動作再開させる実行再開処理とをコンピュータに実行させ、擬似的に電源ＯＮおよび電源ＯＦＦ事象を発生させて擬似電源瞬断を発生させるプログラムである。なお、このプログラムは、上述あるいは実施の形態に記載の方法や装置の機能を実行するプログラムを含みうる。
【発明の効果】
【００１９】
本発明の電源瞬断デバッグ装置、方法、コンピュータプログラムによれば、ソフトウェアの早期開発段階において容易に電源瞬断の簡易テストを実施することが可能であり、開発の早い段階での動作確認が可能である。
【００２０】
また、ハードウェアで実施する正規の電源瞬断試験で発生した再現性の低い不具合の解析を本発明の機能を用いることで短時間に実施することが可能である。それによって、ソフトウェアの品質向上、および開発コストの削減効果が期待できる。
【発明を実施するための最良の形態】
【００２１】
以下本発明の実施の形態について、図面を参照しながら説明する。
【００２２】
なお、本発明はこの図面によって限定されるものではない。
【００２３】
（実施の形態１）
図１は、本発明の実施の形態１における電源瞬断デバッグ装置の基本的なハードウェア構成図である。
【００２４】
ホストシステム１００は、デバッグ対象ソフトウェアのアップロードやブレークポイントの設定といったユーザからのコマンド入力・解析・実行結果の表示を行うコンピュータシステムで、キーボード１０１、ディスプレイ１０２、ＣＰＵ１０３、ＲＡＭ１０４、各種デバッグソフトウェアツールが格納された制御プログラム記憶部１０６とデバッグソフトウェアが格納されたデバッグ対象ソフトウェア記憶部１０７からなるファイル装置１０５、通信制御装置１０９から構成され、内部バス１０８で相互に接続されている。
【００２５】
ターゲットシステム１１６はデバッグ対象となるソフトウェアが動作するシステムであり、本来ＣＰＵが実装される部分にプローブ１１４が装着されている。
【００２６】
プローブ１１４は、前記ターゲットシステム１１６のＣＰＵの動作を代行するエバリュエーションチップ１１５で構成される。
【００２７】
インサーキットエミュレータ本体１１０は、ＲＯＭ化されるプログラムおよびＲＡＭやＩ／Ｏの代行を行うエミュレーションメモリ１１３、エバリュエーションチップ１１５の実行・中止を制御する制御部１１２、エバリュエーションチップ１１５のバスや制御状態をモニターするモニター部１１１から構成される。
【００２８】
インサーキットエミュレータ本体１１０は、プローブ１１４を介してターゲットシステム１１６と接続され、エバリュエーションチップ１１５で得られる情報をすべて監視することができる。
【００２９】
ホストシステム１１０は、通信制御装置１０９を通じて、インサーキットエミュレータ本体１１０と接続され、インサーキットエミュレータ本体１１０に対して、デバッグ対象ソフトウェアのアップロードや動作実行、中止の制御、電源瞬断指示などの各種デバッグ操作や、エバリュエーションチップ１１５およびエミュレーションメモリ１１３の監視や、エバリュエーションチップ１１５の内部レジスタおよびエミュレーションメモリ１１３の値を変更することができる。
【００３０】
以上の構成により、ターゲットシステム１１６上で動作するソフトウェアのデバッグ作業をホストシステム１００上で実施することを前提とする。
【００３１】
図２は、本発明の電源瞬断デバッグ装置である。実際に電源瞬断が発生した場合は、ターゲットシステム２００に供給される電源の電圧が変化する際に、エバリュエーションチップ２０５上の図１３に示した各マイコンポートが変化する。それに伴い割込み処理やリセットが発生し、デバッグ対象ソフトウェア２０３の動作中断、再開が行われる。
【００３２】
一方、本発明では電源瞬断管理部２０６が、エミュレーションメモリ２０１のＩ／Ｏ部２０４に割り当てられた図１３に示したＲＥＳＥＴ、ＡＣＣ−ＤＥＴ、Ｌｏｗ−＋Ｂ−ＤＥＴ、＋Ｂ−ＤＥＴといった各マイコンポートを変化させ、かつエバリュエーションチップ２０５へリセット信号や、動作実行・停止指示を送ることで、ターゲットシステム２００に安定して電源が供給されている状態（電源ＯＮ状態）で、擬似的に電源ＯＦＦおよび電源ＯＮの状態を作り出し、デバッグ対象ソフトウェア２０３の動作中断、再開を行う。
【００３３】
また、図３は電源瞬断管理部２０６において擬似電源ＯＦＦ事象を発生させた際、電源電圧がＲＡＭ保証電圧以下に低下した擬似事象を発生させる機能のブロック構成図である。電源瞬断管理部２０６は擬似的にＲＡＭ保証電圧以下に電圧が低下するタイミングで、ＲＡＭ不定値設定部３００に対して不定値設定指示を通知する。それに伴いＲＡＭ不定値設計部３００はＲＡＭ部２０２の値を不定値に変更する。これにより、エミュレーションメモリ２０１のＲＡＭ部２０２の値が保証できない状況を発生させることができる。
【００３４】
電源ＯＦＦ事象を発生させる場合は、図４に示すように、電源瞬断管理部２０６からエバリュエーションチップ２０５に停止指示を出し、動作を一時中断させている間に電源瞬断管理部２０６がＩ／Ｏ部２０４のＲＥＳＥＴ、ＡＣＣ−ＤＥＴ、＋Ｂ／ＤＥＴ、Ｌｏｗ＋Ｂ−ＤＥＴに該当する箇所を操作し、電源ＯＦＦ状態に設定する。その後、電源瞬断管理部２０６がエバリュエーションチップ２０５を再度動作させることで、擬似電源事象を発生させる。
【００３５】
ＲＡＭ保証電圧以下まで電圧が降下していない状態で電源ＯＮされた事象の場合は、図５に示すように、電源瞬断管理部２０６がＩ／Ｏ部２０４のＲＥＳＥＴ、ＡＣＣ−ＤＥＴ、＋Ｂ／ＤＥＴ、Ｌｏｗ＋Ｂ−ＤＥＴに該当する箇所を電源ＯＮ状態に設定し、電源瞬断管理部２０６がエバリュエーションチップ２０５にリセット信号を送り、動作を再開させることで、擬似電源事象を発生させる。
【００３６】
ＲＡＭ保証電圧以下まで電圧が降下した状態で電源ＯＮされた事象の場合は、図６に示すように、電源瞬断管理部２０６がＩ／Ｏ部２０４のＲＥＳＥＴ、ＡＣＣ−ＤＥＴ、＋Ｂ／ＤＥＴ、Ｌｏｗ＋Ｂ−ＤＥＴに該当する箇所を電源ＯＮ状態に設定し、ＲＡＭ不定値設定部３００に不定値設定指示を出す。ＲＡＭ不定値設定部３００はＲＡＭ部２０２を不定値に設定、その後、電源瞬断管理部２０６がエバリュエーションチップ２０５にリセット信号を送り、動作を再開させる。この際、ＲＡＭが正常に保持されているかの確認処理に失敗し、ＲＡＭが保証されない電圧まで電源電圧が降下した状況と同様の状況になる。
【００３７】
このように電源瞬断管理部２０６が擬似的ではあるが電源瞬断の状況を作り出すことで、ホストシステム２０７は電源瞬断を実施するタイミングを制御することが可能になる。これによって、ホストシステム２０７はデバッグ対象ソフトウェア２０３の動作状況に応じて電源瞬断を実施することが可能になり、電源瞬断に起因するデバッグ作業の効率化につながる。
【００３８】
（実施の形態２）
電源瞬断直前の動作状況は、ハードウェア的に電源瞬断を発生させた場合、観測が困難な場合が多い。
【００３９】
図７は、本発明の電源瞬断デバッグ装置で瞬断直前に、任意のエミュレーションメモリ２０１のＲＡＭ部２０２に設定されてある値をＲＡＭ情報一時記憶部７００に一時待避させ、瞬断中および瞬断後に確認可能とする処理のブロック構成図である。
【００４０】
また、図８は本発明の電源瞬断デバッグ装置で瞬断直前に、任意のエバリュエーションチップ２０５上のレジスタ情報をレジスタ情報一時記憶部８００に一時待避させ、瞬断中および瞬断後に確認可能とする処理のブロック構成図である。
【００４１】
なお、図２および図３と同じ構成要素については詳細な説明は省略する。
【００４２】
図９に示すように、ホストシステム２０７が電源瞬断管理部２０６に電源瞬断要求を行った場合、電源瞬断管理部２０６は、エバリュエーションチップ２０５の動作を停止させる。動作中断後、電源瞬断管理部２０６はＲＡＭ情報一時記憶部７００およびレジスタ情報一時記憶部８００に情報待避指示を出す。ＲＡＭ情報一時記憶部７００は、ＲＡＭ部２０２の指定された箇所の値を呼び出し、一時保存する。また、レジスタ情報一時記憶部８００は、エバリュエーションチップ２０５の指定されたレジスタ情報を呼び出し、一時保存する。その後、実施の形態１と同様に擬似電源ＯＮ／ＯＦＦ処理を継続する。
【００４３】
これにより、ホストシステム２０７はＲＡＭ情報一時記憶部７００およびレジスタ情報一時記憶部８００に問合せることで、指定したメモリやレジスタの電源瞬断発生直前の情報を確認することが可能となる。
【００４４】
この機能を用いることで電源瞬断時の不具合原因の特定がより容易になると期待できる。
【００４５】
（実施の形態３）
ハードウェア的に電源瞬断を発生させた場合、デバッグ対象ソフトウェアのある実行ステップで瞬断を発生させるといったような、シビアなタイミングで瞬断を発生させることが難しい。図１０は、本発明の電源瞬断デバッグ装置で、デバッグ対象ソフトウェア２０３においてブレークポイントを設定するように任意のステップで擬似電源瞬断を発生させる処理のブロック構成図である。なお、図２、図３、図７および図８と同じ構成要素については詳細な説明は省略する。
【００４６】
図１１が示すように、ホストシステム２０７は、瞬断ポイント検知部１０００に電源瞬断ポイントを指定する。瞬断ポイント検知部１０００はエバリュエーションチップ２０５の動作状況を監視し、瞬断ポイントに動作が到達した際、電源瞬断管理部２０６に電源瞬断指示を通知する。電源瞬断管理部２０６は実施形態１と同様に擬似電源ＯＮ／ＯＦＦ処理を行う。
【００４７】
この機能を用いることで、不具合の再現が困難だった電源瞬断時の不具合の検証が容易になると期待できる。
【００４８】
（実施の形態４）
図１２は、本発明の電源瞬断デバッグ装置で、電源瞬断パターンを記録し、パターン通りに擬似電源瞬断を行う処理のブロック構成図である。
【００４９】
ホストシステム２０７から電源ＯＦＦや電源ＯＮといった擬似事象と、その事象の発生条件（即時発生、ソースコードのあるステップ実行時、１つ前の事象の１０００ｍｓ後など）の組を瞬断パターン管理部１２００に設定すると瞬断パターン管理部１２００は瞬断パターン記憶部１２０１に記録する。瞬断パターン管理部１２００は瞬断パターン記憶部１２０１に記録された設定情報１２０２に応じて、電源瞬断管理部２０６に電源事象発生依頼を行う。電源瞬断管理部２０６は実施形態１と同様に擬似電源ＯＮ／ＯＦＦ処理を行う。
【００５０】
この機能を用いることで、容易に電源事象の自動テストを実施するとこが可能となり、連続瞬断テストなど、複雑なテストが可能となり、デバッグの効率向上が期待できる。
【産業上の利用可能性】
【００５１】
本発明にかかる電源瞬断デバッグ装置は、電源瞬断管理部を有し、エバリュエーションチップおよびエミュレーションメモリを外部から制御することで、擬似電源瞬断を発生させる。開発早期の簡易電源瞬断テストおよび電源瞬断時の低再現性の不具合解析等として有用である。また電源瞬断のみではなく、キー入力などの擬似事象発生装置等の用途にも応用できる。またそれらを組合わせることで、より複雑な擬似事象の自動テストの実施も可能となる。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施の形態１における電源瞬断デバッグ装置のハードウェア構成図
【図２】本発明の実施の形態１における電源瞬断デバッグ装置のブロック構成図
【図３】本発明の実施の形態１におけるＲＡＭ非保証の電源瞬断を発生させる機能のブロック構成図
【図４】本発明の実施の形態１における擬似電源ＯＦＦ事象のシーケンス図
【図５】本発明の実施の形態１における擬似電源ＯＮ（ＲＡＭ保証）事象のシーケンスを示す図
【図６】本発明の実施の形態１における擬似電源ＯＮ（ＲＡＭ非保証）事象のシーケンスを示す図
【図７】本発明の実施の形態２におけるＲＡＭ情報待避機能のブロック構成図
【図８】本発明の実施の形態２におけるレジスタ情報待避機能のブロック構成図
【図９】本発明の実施の形態２におけるメモリ・レジスタ情報待避処理のシーケンスを示す図
【図１０】本発明の実施の形態３における電源瞬断デバッグ装置のブロック構成図
【図１１】本発明の実施の形態３における擬似電源瞬断をソースコードの任意の箇所で実施する処理のシーケンスを示す図
【図１２】本発明の実施の形態４における電源瞬断デバッグ装置のブロック構成図
【図１３】本発明における擬似電源瞬断時に操作する必要のあるマイコンポート一覧を示す図
【図１４】従来のソフトウェア試験方法の実施形態を示すブロック構成図
【符号の説明】
【００５３】
１００，２０７    ホストシステム
１０１    キーボード
１０２    ディスプレイ
１０３    ＣＰＵ
１０４    ＲＡＭ
１０５    ファイル装置
１０６    制御プログラム記憶部
１０７    デバッグ対象ソフトウェア記憶部
１０８    ＩＣＥと接続する通信制御装置
１０９    通信制御装置
１１０    インサーキットシミュレータ本体
１１１    モニター部
１１２    制御部
１１３，２０１    エミュレーションメモリ
１１４    プローブ
１１５，２０５    エバリュエーションチップ
１１６，２００    ターゲットシステム
２０２    ＲＡＭ部
２０３    ＲＯＭ部（デバッグ対象ソフトウェア）
２０４    Ｉ／Ｏ部
２０６    電源瞬断管理部
３００    ＲＡＭ不定値設定部
７００    ＲＡＭ情報一時記憶部
８００    レジスタ情報一時記憶部
１０００    瞬断ポイント検知部
１２００    瞬断パターン管理部
１２０１    瞬断パターン記憶部
１２０２    瞬断パターン
【図１】
2005235047.tif 000003
【図２】
2005235047.tif 000004
【図３】
2005235047.tif 000005
【図４】
2005235047.tif 000006
【図５】
2005235047.tif 000007
【図６】
2005235047.tif 000008
【図７】
2005235047.tif 000009
【図８】
2005235047.tif 000010
【図９】
2005235047.tif 000011
【図１０】
2005235047.tif 000012
【図１１】
2005235047.tif 000013
【図１２】
2005235047.tif 000014
【図１３】
2005235047.tif 000015
【図１４】
2005235047.tif 000016