(57)【要約】【課題】電子素子パッケージにおいて半導体素子を低温にて密閉空間に収納する。【解決手段】電子素子パッケージ１は、キャビティ（凹部）９９を有する樹脂製の基板９、基板９のキャビティ９９の底面に実装される半導体素子７１、および、キャビティ９９の開口部を塞いで基板９に取り付けられることにより半導体素子７１が収納される内部空間９０を基板９と共に形成する樹脂製の蓋部材２を備える。基板９および蓋部材２はそれぞれ、金で形成された基板金属部３１および蓋金属部３２を有する。基板金属部３１および蓋金属部３２の温度が室温以上１５０℃以下とされるとともに両金属部に減圧環境下にて高速原子ビームが照射されて洗浄され、その後、互いを接触させることにより低温にて基板９と蓋部材２とが接着される。その結果、耐熱性の低い半導体素子７１を密閉された内部空間９０に収納することが実現される。【選択図】図１
2005175047.tif 000002
【特許請求の範囲】
【請求項１】
電子素子パッケージであって、
電子素子と、
前記電子素子が収納される空間を形成する第１の容器部材および第２の容器部材と、
前記第１の容器部材と前記第２の容器部材とを接着して前記空間を密閉する金属層と、
を備え、
前記金属層が、減圧または不活性ガス環境下にて前記第１の容器部材の接着部位上の金属部と前記第２の容器部材の接着部位上の金属部とにエネルギー波を照射した後、両金属部を互いに接触させることにより形成されたものであることを特徴とする電子素子パッケージ。
【請求項２】
請求項１に記載の電子素子パッケージであって、
前記金属層が金により形成されることを特徴とする電子素子パッケージ。
【請求項３】
請求項１または２に記載の電子素子パッケージであって、
前記第１の容器部材または前記第２の容器部材が、樹脂により形成されることを特徴とする電子素子パッケージ。
【請求項４】
請求項１ないし３のいずれかに記載の電子素子パッケージであって、
前記電子素子が半導体素子であることを特徴とする電子素子パッケージ。
【請求項５】
電子素子パッケージの製造方法であって、
第１の容器部材に電子素子を実装する工程と、
前記電子素子を実装する工程の前または後に、前記第１の容器部材および第２の容器部材を減圧または不活性ガス環境下に配置する工程と、
前記第１の容器部材の接着部位上の金属部と前記第２の容器部材の接着部位上の金属部とにエネルギー波を照射する工程と、
前記第１の容器部材の前記金属部と前記第２の容器部材の前記金属部とを互いに接触させることにより接合し、前記電子素子が収納される密閉された空間を形成する工程と、
を備えることを特徴とする電子素子パッケージの製造方法。
【請求項６】
請求項５に記載の電子素子パッケージの製造方法であって、
前記第１の容器部材の前記金属部および前記第２の容器部材の前記金属部とが金により形成されることを特徴とする電子素子パッケージの製造方法。
【請求項７】
請求項５または６に記載の電子素子パッケージの製造方法であって、
前記空間を形成する工程において、前記第１の容器部材および前記第２の容器部材が、室温以上１５０℃以下とされることを特徴とする電子素子パッケージの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、密閉された内部空間に電子素子を備える電子素子パッケージおよびその製造方法に関する。
【背景技術】
【０００２】
従来より、半導体素子、表面弾性波素子、その他様々な電子素子を、大気中に存在する水分や酸素等の影響から守る一手法として、容器の内部に電子素子を収納し、容器内部を密閉して電子素子を封止する技術が知られている。このような電子素子を内部空間に配置して封止した電子素子デバイスでは、容器内部の気密性（密閉性）を向上させて水分等の浸入をより確実に防止するための様々な技術が提案されている。例えば、底面に電子素子が実装されたキャビティ（凹部）を有するセラミック基板の開口部を金属製の蓋で覆い、セラミック基板と金属蓋とをはんだやガラスパウダー等を用いて接合および封止することが行われている。
【０００３】
一方、フリップチップボンディングにより搭載された電子素子と基板との空隙を密閉して電子素子を封止する技術も利用されている。例えば、特許文献１では、表面弾性波デバイスの製造において、パッケージ基板上にフリップチップ接続された表面弾性波チップを低融点ガラスを用いて封止することにより、樹脂を用いて封止する場合に比べて高い気密性を得る技術が開示されている。
【特許文献１】特開２００３−１１０４０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、特許文献１に開示されているように低融点ガラスにより封止したり、あるいは、容器を構成する部材をはんだやガラスパウダーにて接合する場合は、高い気密性を得ることができる反面、高温で低融点ガラスやはんだを溶融するための加熱処理が必要となり、耐熱性の低い電子素子の封止には適していない。特に、化合物半導体等の電子素子は耐熱性が低いため、高温加熱により損傷する可能性が高い。
【０００５】
また、このような加熱処理により容器内部を密閉して封止する場合には、容器を形成する蓋等の部材にも耐熱性が要求されるため、樹脂等を材料として使用することが困難となり、容器コストの低減にも限界がある。
【０００６】
本発明は、上記課題に鑑みなされたものであり、電子素子パッケージにおいて電子素子を低温（好ましくは１５０℃以下）にて密閉空間に収納することを目的としている。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明は、電子素子パッケージであって、電子素子と、前記電子素子が収納される空間を形成する第１の容器部材および第２の容器部材と、前記第１の容器部材と前記第２の容器部材とを接着して前記空間を密閉する金属層とを備え、前記金属層が、減圧または不活性ガス環境下にて前記第１の容器部材の接着部位上の金属部と前記第２の容器部材の接着部位上の金属部とにエネルギー波を照射した後、両金属部を互いに接触させることにより形成されたものである。
【０００８】
請求項２に記載の発明は、請求項１に記載の電子素子パッケージであって、前記金属層が金により形成される。
【０００９】
請求項３に記載の発明は、請求項１または２に記載の電子素子パッケージであって、前記第１の容器部材または前記第２の容器部材が、樹脂により形成される。
【００１０】
請求項４に記載の発明は、請求項１ないし３のいずれかに記載の電子素子パッケージであって、前記電子素子が半導体素子である。
【００１１】
請求項５に記載の発明は、電子素子パッケージの製造方法であって、第１の容器部材に電子素子を実装する工程と、前記電子素子を実装する工程の前または後に、前記第１の容器部材および第２の容器部材を減圧または不活性ガス環境下に配置する工程と、前記第１の容器部材の接着部位上の金属部と前記第２の容器部材の接着部位上の金属部とにエネルギー波を照射する工程と、前記第１の容器部材の前記金属部と前記第２の容器部材の前記金属部とを互いに接触させることにより接合し、前記電子素子が収納される密閉された空間を形成する工程とを備える。
【００１２】
請求項６に記載の発明は、請求項５に記載の電子素子パッケージの製造方法であって、前記第１の容器部材の前記金属部および前記第２の容器部材の前記金属部とが金により形成される。
【００１３】
請求項７に記載の発明は、請求項５または６に記載の電子素子パッケージの製造方法であって、前記空間を形成する工程において、前記第１の容器部材および前記第２の容器部材が、室温以上１５０℃以下とされる。
【発明の効果】
【００１４】
本発明では、低温にて第１の容器部材と第２の容器部材とを接着して電子素子を密閉空間に収納することができる。
【００１５】
請求項２および６の発明では、電子素子が収納される空間の密閉の信頼性が向上される。
【００１６】
請求項３の発明では、電子素子パッケージの製造コストを削減することができる。
【発明を実施するための最良の形態】
【００１７】
図１は、本発明の一の実施の形態に係る電子素子パッケージ１の構成を示す断面図である。電子素子パッケージ１は、内部に電子素子である半導体素子７１が封止されたパッケージ（すなわち、電子素子を密閉空間内に設けてパッケージ化したもの）であり、キャビティ（凹部）９９を有する基板９（いわゆる、「キャビティ基板」）、キャビティ９９の底面に実装される半導体素子７１、および、キャビティ９９の開口部を塞いで基板９に取り付けられることにより半導体素子７１が収納される空間（以下、「内部空間」という。）９０を基板９と共に形成する平坦な板状の蓋部材２を備える。
【００１８】
基板９および蓋部材２は、プラスチック等の樹脂により形成される。また、基板９は、半導体素子７１が実装されるキャビティ９９の底面、および、その裏面（内部空間９０とは反対側の面）に電極等が形成された多層基板である。半導体素子７１は、いわゆるベアＩＣチップであり、半導体素子７１の下面のランド上に形成された金属のバンプ７２が基板９のキャビティ９９の底面上の電極に電気的に接合されることにより基板９に実装される。底面の表裏両面の電極は適宜互いに電気的に接続されており、電子素子パッケージ１が基板９側から他の外部基板に実装されることにより、外部基板と半導体素子７１とが電気的に接続される。
【００１９】
電子素子パッケージ１では、基板９と蓋部材２とが金（Ａｕ）により形成される金属層３により接着されることにより、内部空間９０が密閉される。金属層３は、基板９側に設けられた基板金属部３１と蓋部材２側に設けられた蓋金属部３２とが接合されて形成される。
【００２０】
図２は、電子素子パッケージ１の製造工程を示す図である。電子素子パッケージ１が製造される際には、まず、基板９および蓋部材２の  それぞれの接着部位、すなわち、基板９のキャビティ９９の開口部の端面（蓋部材２と対向する面）、および、蓋部材２の下面（内部空間９０側の面）のうち基板９が接着される領域に金メッキが施され、基板金属部３１および蓋金属部３２が形成される（ステップＳ１１）。
【００２１】
続いて、基板９、蓋部材２および半導体素子７１が、接合装置のチャンバ内に配置され、チャンバに接続される真空ポンプによりチャンバ内が減圧される。チャンバ内が減圧状態（好ましくは、真空状態）になると、バンプ７２、および、キャビティ９９の底面上の電極にアルゴン（Ａｒ)の高速原子ビーム（Fast Atom Beam：以下、「ＦＡＢ」という。）が照射され、バンプ７２および電極の表面が洗浄される（すなわち、表面の不要な物質の除去および表面の活性化が行われる。）。その後、基板９の電極にバンプ７２を接触させることによりバンプ７２と電極とが接合されて、半導体素子７１が基板９に実装される（ステップＳ１２）。
【００２２】
半導体素子７１の実装は他の手法により行われてもよく、例えば、バンプ７２と基板９の電極とが当接した状態で、半導体素子７１がキャビティ９９の底面に向かって押圧されつつ超音波振動が付与されることによりバンプ７２と電極とが接合されて実装されてもよい。また、異方導電性樹脂フィルム（またはペースト）や非導電性樹脂フィルム（またはペースト）を介して行われてもよい。なお、バンプ７２は基板９の電極上に形成されていてもよい。実装される半導体素子７１（後述のようにその他の電子素子であってもよい。）の個数は複数であってもよい。
【００２３】
次に、基板９の基板金属部３１、および、蓋部材２の蓋金属部３２にＦＡＢが照射され、基板金属部３１および蓋金属部３２の表面が洗浄される（ステップＳ１３）。このとき基板９の基板金属部３１、および、蓋部材２の蓋金属部３２の温度は室温以上１５０℃以下とされ、加熱が必要な場合にはレーザ光の照射等により加熱される。
【００２４】
その後、チャンバ内の減圧（真空）環境下にて基板金属部３１と蓋金属部３２とを互いに対向させて接触させることにより、基板金属部３１と蓋金属部３２とが接合されて金属層３が形成される。このように基板９と蓋部材２とが金属層３により接着され、半導体素子７１が収納される内部空間９０が減圧（真空）状態にて密閉されて電子素子パッケージ１が製造される（ステップＳ１４）。なお、基板９と蓋部材２との接着は不活性ガス環境下にて行われてもよく、この場合、内部空間９０には半導体素子７１と共に不活性ガスが封入される。また、不活性ガス環境下における封止時にチャンバ内が減圧（大気圧から１Ｐａ（パスカル）〜１０Ｐａ程度の減圧でよい。）されてもよい。
【００２５】
以上に説明したように、電子素子パッケージ１では、通常のはんだやガラスパウダー接合に比べて低温（好ましくは、室温以上１５０℃以下）にて基板９と蓋部材２とが接着され、半導体素子７１が収納された内部空間９０が密閉される。その結果、耐熱性の低い半導体素子７１であっても熱による損傷を与えることなく低温にて密閉空間内に収納することができる。また、セラミックや金属等に比べて耐熱性の低い安価な樹脂製の基板９および蓋部材２を使用することができ、電子素子パッケージ１の製造コストを削減することができる。さらに、内部空間９０が減圧（真空）状態あるいは不活性ガス雰囲気とされるため、半導体素子７１を大気中に存在する水分や酸素等の影響から守ることができ、これらの影響による半導体素子７１の性能劣化を抑制することができる。
【００２６】
電子素子パッケージ１では、基板金属部３１と蓋金属部３２とが原子間の強い結合力により接合されるため、基板９と蓋部材２とが高い信頼性にて接着されるとともに高い気密性を有する内部空間９０が形成される。また、基板金属部３１および蓋金属部３２が金により形成されるため、化学的に安定した（化学変化しにくい）金属層３を得ることができ、内部空間９０の密閉の信頼性が向上される。
【００２７】
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、様々な変更が可能である。例えば、基板９および蓋部材２は、製造コスト削減の観点からは樹脂により形成されることが好ましいが、金属やセラミック等の他の材料により形成されてもよい。また、金属層３は、内部空間９０の密閉の信頼性向上の観点から金により形成されることが好ましいが、他の様々な金属により形成されてもよい。
【００２８】
基板９および蓋部材２はそれぞれ、平坦な板状の基板、および、基板上に実装された半導体素子７１の側方および上方（基板９とは反対側）を覆う凹部を有する蓋部材であってもよい。また、それぞれキャビティ構造を有する基板および蓋部材が、互いの開口部を塞ぐように接着されて内部空間９０が形成されてもよい。
【００２９】
基板９と蓋部材２との接着時における基板金属部３１および蓋金属部３２の温度は、基板９に実装された半導体素子７１に対する熱の影響の低減の観点から上記実施の形態に示した範囲とされることが好ましいが、上記範囲に限定されるわけではなく、例えば、基板９に比較的耐熱性の高い半導体素子７１が実装されている場合には、上記範囲より高温とされてもよい。
【００３０】
上記実施の形態では、ＦＡＢとしてアルゴンが使用されるが、窒素、水素等の他の原子もＦＡＢとして利用可能である。また、ＦＡＢに代えて、イオンビーム等の他のエネルギー波により基板金属部３１および蓋金属部３２の洗浄が行われてもよい。
【００３１】
電子素子パッケージ１の製造方法は、半導体素子以外の様々な種類の電子素子、特に、耐熱性が低く、かつ、耐湿性も低い電子素子の封止に適している。
【図面の簡単な説明】
【００３２】
【図１】一の実施の形態に係る電子素子パッケージの構成を示す断面図
【図２】電子素子パッケージの製造工程を示す図
【符号の説明】
【００３３】
１    電子素子パッケージ
２    蓋部材
３    金属層
９    基板
３１    基板金属部
３２    蓋金属部
７１    半導体素子
９０    内部空間
Ｓ１１〜Ｓ１４    ステップ
【図１】
2005175047.tif 000003
【図２】
2005175047.tif 000004