(57)【要約】【課題】  高品質な画像表示を行う電気光学装置を製造する。【解決手段】  基板上における画像表示領域に複数の画素部を形成し、その周辺領域に周辺回路を形成する。周辺回路を形成する工程と相前後して、基板上に下側絶縁膜を形成する。そして、基板上の一面に上側絶縁膜を形成し、その表面にＣＭＰ（化学的機械研磨）処理を施す。このとき、周辺回路を形成する工程と相前後して又は並行して、周辺領域における上側絶縁膜の表面に生じる凸部の密度が、画像表示領域における上側絶縁膜の表面に生じる凸部の密度に近付くように、周辺回路の一部を構成する膜の下地をなす(i)基板の表面又は(ii)下側絶縁膜の表面に凹部を形成する。【選択図】      図１３
2005164822.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、画像表示領域と前記画像表示領域の周辺に位置する周辺領域とを備え、前記画像表示領域及び前記周辺領域を含む前記基板上の一面に研磨処理が施された上側絶縁膜が設けられた電気光学装置の製造方法であって、
前記画像表示領域に、複数の画素部を形成する工程と、
前記周辺領域に、前記複数の画素部を駆動するための周辺回路及び配線の少なくとも一方を形成する工程と、
前記周辺領域を含む前記基板上に下側絶縁膜を形成する工程と、
前記周辺回路及び配線の少なくとも一方を形成する工程と相前後して又は並行して、前記周辺領域における前記上側絶縁膜の表面に生じる凸部の密度が、前記画像表示領域における前記上側絶縁膜の表面に生じる凸部の密度に近付くように、前記周辺領域における前記下側絶縁膜の表面に凹部を形成する工程と、
前記下側絶縁膜よりも上層、且つ、前記画像表示領域及び前記周辺領域を含む前記基板上の一面に、前記上側絶縁膜を形成する工程と、
前記上側絶縁膜の表面に対し、研磨処理を施す工程と
を含むことを特徴とする電気光学装置の製造方法。
【請求項２】
前記周辺回路及び配線の少なくとも一方を形成する工程は、前記凹部内に、前記周辺回路及び配線の少なくとも一方の少なくとも一部を埋め込むことを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記凹部を形成する工程は、前記周辺回路及び配線の少なくとも一方の一部を電気的に接続するためのコンタクトホールとして前記凹部を形成することを特徴とする請求項１又は２に記載の電気光学装置の製造方法。
【請求項４】
前記コンタクトホールとしての凹部を、前記画素部におけるコンタクトホールよりも大きな面積に形成することを特徴とする請求項３に記載の電気光学装置の製造方法。
【請求項５】
前記凹部を形成する工程は、前記周辺回路の回路構成又は前記配線の構成とは無関係なダミーのコンタクトホールとして前記凹部を形成することを特徴とする請求項１又は２に記載の電気光学装置の製造方法。
【請求項６】
前記凹部を形成する工程は、前記下側絶縁膜の下層側において前記周辺回路及び配線の少なくとも一方を構成する導電膜又は半導体膜が存在しない平面領域に、前記ダミーのコンタクトホールを形成することを特徴とする請求項５に記載の電気光学装置の製造方法。
【請求項７】
前記凹部を形成する工程は、前記下側絶縁膜の上層側において前記周辺回路及び配線の少なくとも一方を構成する導電膜又は半導体膜が形成されない平面領域に、前記ダミーのコンタクトホールを形成することを特徴とする請求項５に記載の電気光学装置の製造方法。
【請求項８】
前記凹部を形成する工程は、平面的にみて前記周辺回路又は前記配線の形成領域に重なる領域において、前記周辺回路又は前記配線の少なくとも一部に沿って延びる、連続又は分断された溝として、前記凹部を形成することを特徴とする請求項１又は２に記載の電気光学装置の製造方法。
【請求項９】
前記凹部を形成する工程は、前記下側絶縁膜の下層側において前記周辺回路及び配線の少なくとも一方を構成する導電膜又は半導体膜が存在しない平面領域に、前記周辺回路及び配線の少なくとも一方を埋め込むために前記溝を形成することを特徴とする請求項８に記載の電気光学装置の製造方法。
【請求項１０】
前記凹部を形成する工程は、前記周辺領域における前記上側絶縁膜の表面に生じる凸部の分布状況を、前記画像表示領域における前記上側絶縁膜の表面に生じる凸部の分布状況に近付けるように、前記凹部を形成することを特徴とする請求項１から請求項９のいずれか一項に記載の電気光学装置の製造方法。
【請求項１１】
基板上に画像表示領域と前記画像表示領域の周辺に位置する周辺領域とを備え、前記画像表示領域及び前記周辺領域を含む前記基板上の一面に研磨処理が施された上側絶縁膜が設けられた電気光学装置の製造方法であって、
前記周辺領域における前記上側絶縁膜の表面に生じる凸部の密度が、前記画像表示領域における前記上側絶縁膜の表面に生じる凸部の密度に近付くように、前記周辺領域における前記基板の表面に凹部を形成する工程と、
前記画像表示領域に、複数の画素部を形成する工程と、
前記周辺領域に、前記複数の画素部を駆動するための周辺回路を形成する工程と、
前記画像表示領域及び前記周辺領域を含む前記基板上の一面に、前記上側絶縁膜を形成する工程と、
前記上側絶縁膜の表面に対し、研磨処理を施す工程と
を含むことを特徴とする電気光学装置の製造方法。
【請求項１２】
前記上側絶縁膜表面に対する研磨処理として、ＣＭＰ（化学的機械研磨）処理を施すことを特徴とする請求項１から１１のいずれか一項に記載の電気光学装置の製造方法。
【請求項１３】
基板と、
該基板上における画像表示領域に形成された複数の画素部と、
前記画像表示領域の周辺に位置する周辺領域に形成された、前記複数の画素部を駆動するための周辺回路及び配線と、
前記周辺領域を含む前記基板上の一面に形成された下側絶縁膜と、
前記下側絶縁膜の上層、且つ、前記画像表示領域及び前記周辺領域を含む前記基板上の一面に形成され、表面に研磨処理が施された上側絶縁膜と
を備えており、
前記周辺領域における前記下側絶縁膜の表面に、前記周辺領域における前記上側絶縁膜の表面に生じる凸部の密度が、前記画像表示領域における前記上側絶縁膜の表面に生じる凸部の密度に近付くように、凹部が形成されていることを特徴とする電気光学装置。
【請求項１４】
前記凹部は、平面的に見て前記周辺回路及び配線の少なくとも一方と重なる領域に形成されていることを特徴とする請求項１３に記載の電気光学装置。
【請求項１５】
前記凹部は、前記周辺回路又は前記配線の一部を電気的に接続するためのコンタクトホールとして形成されていることを特徴とする請求項１３又は１４に記載の電気光学装置。
【請求項１６】
前記凹部は、前記周辺回路の回路構成又は前記配線の構成とは無関係なダミーのコンタクトホールとして形成されていることを特徴とする請求項１３又は１４に記載の電気光学装置。
【請求項１７】
前記凹部は、平面的にみて前記周辺回路又は前記配線の形成領域に重なる領域において、前記周辺回路又は前記配線の少なくとも一部に沿って延びる、連続又は分断された溝として、形成されていることを特徴とする請求項１３又は１４に記載の電気光学装置。
【請求項１８】
請求項１３から請求項１７のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばアクティブマトリクス駆動の液晶装置等の電気光学装置の製造方法、及び該電気光学装置、並びにそのような電気光学装置を具備してなる電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置は、マトリクス状に配列された画素電極ごとに薄膜トランジスタ（Thin Film Transistor：以下適宜、「ＴＦＴ」という）を備え、アクティブマトリクス駆動が可能となっている。具体的には、ＴＦＴ、データ線、走査線及び画素電極等を構成する導電膜や半導体膜等が、層間絶縁膜を介して基板上に積層された構造となっている。
【０００３】
この積層構造の最上面となる層間絶縁膜表面は、例えばＣＭＰ（Chemical Mechanical Polishing）処理により平坦化される。層間絶縁膜表面には、より下層の膜の「高さ」が上層に上層にといわば伝播することによって段差が生じるが、この段差を残しておくと、光の乱反射が生じ、駆動時にコントラスト比が低下するおそれがあるためである。或いは、液晶の層厚を規定する基板の最上層表面に段差があると、ラビング斑の発生等により液晶の配向不良を招くことで、やはりコントラスト比が低下するおそれがあるためである。ＣＭＰ処理により層間絶縁膜表面を平坦化する技術は、例えば特許文献１に記載されている。
【０００４】
【特許文献１】特開２０００−３３０１２９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、以下に説明するように、単にＣＭＰ処理を施すだけでは、段差が十分に解消されないという問題がある。
【０００６】
即ち、基板上には、画素表示領域を構成するＴＦＴ、走査線、データ線及び画素電極等の他に、画素表示領域の周辺に位置する周辺領域に、走査線に走査信号を出力する走査線駆動回路、データ線に画像信号を出力するデータ線駆動回路（以下、まとめて「駆動回路」と呼称することがある。）が配置される。これら走査線駆動回路及びデータ線駆動回路は、具体的には、ＴＦＴ（前述までの「ＴＦＴ」とは異なる。以下では、区別のために、前述までの「ＴＦＴ」を特に「画素スイッチング用ＴＦＴ」という。）や各種の回路素子・配線等々からなる。
【０００７】
駆動回路を構成する回路素子・配線等々は、前記の画素スイッチング用ＴＦＴ、走査線、データ線及び画素電極等に比べて、より密に配置されることが多い。画像表示領域では、光透過域を確保すべく、画素スイッチング用ＴＦＴ等は疎に配置する必要があるためである。また、電気光学装置は、更なる小型化に伴って、基板面積が縮小化傾向にあるのに対し、画像表示領域はより大型化が目指されているためでもある。このような傾向からすると、画像表示領域における画素スイッチング素子等の形成密度はより疎に、周辺領域における素子等の形成密度は、より密にならざるを得ない。
【０００８】
そこで、画像表示領域及び周辺領域間にこうした密度差が存在した状態で、基板上の一面に形成された層間絶縁膜の全面にＣＭＰ処理を施すと、その表面における両領域間で高さが相違することがある。これは、より低密度に回路素子等が形成されている画像表示領域の方が、より高密度に回路素子等が形成されている周辺領域よりも研磨レートが速いためと考えられる。
【０００９】
この場合、ＣＭＰ処理後に段差が、画像表示領域の周囲を巡るように、言い換えると画像表示領域を縁取るように形成されることになる。そうすると、当該段差において光の干渉が生じる結果、表示すべき画像の縁近辺にコントラストむらを発生させることになっていたのである。このコントラストむらとは、特に中間調の表示を行った場合、表示された画像の周囲に明確に色むらが発生する現象である。
【００１０】
本発明は、上記問題点に鑑みてなされたものであり、高品質な画像表示を行う電気光学装置が製造可能な電気光学装置の製造方法及び該電気光学装置、並びにこのような電気光学装置を具備してなる電子機器を提供することを課題とする。
【課題を解決するための手段】
【００１１】
本発明の電気光学装置の第１製造方法は上記課題を解決するために、基板上に、画像表示領域と前記画像表示領域の周辺に位置する周辺領域とを備え、前記画像表示領域及び前記周辺領域を含む前記基板上の一面に研磨処理が施された上側絶縁膜が設けられた電気光学装置の製造方法であって、前記画像表示領域に、複数の画素部を形成する工程と、前記周辺領域に、前記複数の画素部を駆動するための周辺回路及び配線の少なくとも一方を形成する工程と、前記周辺領域を含む前記基板上に下側絶縁膜を形成する工程と、前記周辺回路及び配線の少なくとも一方を形成する工程と相前後して又は並行して、前記周辺領域における前記上側絶縁膜の表面に生じる凸部の密度が、前記画像表示領域における前記上側絶縁膜の表面に生じる凸部の密度に近付くように、前記周辺領域における前記下側絶縁膜の表面に凹部を形成する工程と、前記下側絶縁膜よりも上層、且つ、前記画像表示領域及び前記周辺領域を含む前記基板上の一面に、前記上側絶縁膜を形成する工程と、前記上側絶縁膜の表面に対し、研磨処理を施す工程とを含む。
【００１２】
本発明の電気光学装置の第１製造方法では、基板上の画像表示領域に、パターニングされた各種導電膜、半導体膜、絶縁膜等から構成される、例えば画素電極、画素スイッチング用ＴＦＴ、データ線、走査線、容量線、遮光膜等を夫々備える複数の画素部を形成する。また、この画素部を形成する工程と相前後して又は並行して、基板上の周辺領域に、パターニングされた各種導電膜、半導体膜、絶縁膜等から構成される、例えばデータ線駆動回路、走査線駆動回路、サンプリング回路、検査回路等を構成する複数の単位回路を含む周辺回路、及び、周辺回路同士の接続のために引き回す配線や周辺回路と画素部とを電気的に導通させるための引き出し配線等の各種配線を形成する。
【００１３】
このとき、下側絶縁膜は、周辺回路及び配線の少なくとも一方を形成する工程と相前後して、又は当該工程の途中で基板上に形成することができ、例えば、周辺回路の各部は、例えば基板表面又は下側絶縁膜上に形成される。或いは、周辺回路の各部と複数の下側絶縁膜とは、例えば交互に形成される。この際、周辺回路の各部は、下地をなす下側絶縁膜によって互いに電気的に絶縁されてもよい。
【００１４】
その後、上側絶縁膜を形成する工程によって、このように各種配線や素子等が形成された画像表示領域及び周辺領域を含む基板上の一面に上側絶縁膜を形成し、更に、この上側絶縁膜にＣＭＰ処理を施す工程によって、基板面を平坦化する。
【００１５】
下側絶縁膜及び上側絶縁膜は、例えば、画像表示領域における、画素電極や画素スイッチング素子等のいずれかを層間絶縁するように形成される。或いは、周辺領域における、周辺回路を構成する回路素子や配線等、更には周辺回路の周囲に設けられた各種配線のいずれかを層間絶縁するように形成される。すると、これら絶縁膜の表面、特に上側絶縁膜の表面には、画像表示領域では複数の画素部等の存在に起因して凹凸が生じ、周辺領域では周辺回路や配線等の存在に起因して凹凸が生じる。
【００１６】
一般には、例えば液晶装置等の電気光学装置の場合、画素ピッチと比較して周辺回路内の配列ピッチは小さい。このため、画像表示領域において、各画素部を構成する画素電極等は疎に形成され、その形成密度は相対的に低くなる。他方、周辺領域において、周辺回路を構成する回路素子及び配線等は密に形成され、形成密度は相対的に高くなる。尚、以下では、画像表示領域における画素電極や画素スイッチング素子等の形成密度を適宜「第１形成密度」と称し、周辺領域における回路素子や配線等の形成密度を適宜「第２形成密度」と称する。即ち一般には、画像表示領域における第１形成密度よりも、周辺領域における第２形成密度は高いことになる。この際「形成密度」とは、単位面積あたりに、素子或いは配線が何個或いは何本形成されているかを示す密度である。例えば、画素電極や画素スイッチング素子等が単位面積当りに何個形成されているか、また単位面積当りに配線が何本形成されているかを示す密度である。また、「凸部の密度」は、複数の画素部又は周辺回路の単位回路などの存在に起因して層間絶縁膜の表面に生じる凸部を平面的にみた場合に、該凸部の面積が単位面積あたりに占める割合によって表される。
【００１７】
従って、仮に何らの対策も施さなければ、画像表示領域における上側絶縁膜表面に生じる凸部の密度は、周辺領域における上側絶縁膜の表面に発生する凸部の密度よりも低くなる。更に、ここでＣＭＰ処理等の研磨処理を行うと、上側絶縁膜表面の凸部の密度が相対的に低い画像表示領域が、上側絶縁膜表面の凸部の密度が相対的に高い周辺領域より研磨されやすい。よって、該研磨処理により平坦化された上側絶縁膜の表面には、相対的に研磨され難い周辺領域と相対的に研磨されやすい画像表示領域との境界付近に段差が生じてしまう。
【００１８】
これに対し、本発明においては、上述の如く周辺回路を形成する工程と相前後して又は並行して、周辺領域における第２形成密度を、画像表示領域における第１形成密度に近付けるように、下側絶縁膜の表面に凹部が形成されている。即ち、下側絶縁膜の表面に凹部を形成することで、周辺領域における凸部の密度を低減させるのである。例えば、凹部は、周辺領域において、凸部の発生原因となる周辺回路や配線の形成領域に形成される。但し、凹部は、必ずしも周辺回路や配線の直下になければならないというわけではなく、周辺回路や配線の少なくとも一部の高さを低減し、最終的に上側絶縁膜表面における凸部を低くするように作用するものであればよい。或いは、最終的に、周辺領域内における凸部形成領域の比率を低くするように作用するものであればよい。
【００１９】
尚、本発明に係る凹部は上側絶縁膜の表面には形成されず、下側絶縁膜の表面に形成されることで、周辺回路の一部と相前後して又は並行して形成される。そのため、凹部は工程上、効率よく形成することができる。
【００２０】
また、凹部の形成位置や形状、大きさ等は設計事項であるが、これらは、相対的に高い周辺回路における第２形成密度を、画像表示領域における第１形成密度に近付けるように定められる。その結果、上側絶縁膜は、表面における凸部の密度が均一化される傾向となり、周辺領域と画像表示領域との研磨レートの差が小さくなる。
【００２１】
このため、上側絶縁膜表面は、研磨処理を施すことにより、その全域にわたって良好に平坦化することが可能となる。特に、周辺領域と画像表示領域との研磨レート差によって生じる周辺領域と画像表示領域との境界付近の段差が解消又は低減されるので、当該段差付近で起きやすいコントラストむらの発生を効果的に抑制することが可能となる。尚、このように下側絶縁膜にて凹凸を調整する場合は、上側絶縁膜表面の凹凸は比較的なだらかになる。そのため、上側絶縁膜の平坦化のための研磨処理時間を短縮することも可能である。
【００２２】
以上の結果、本発明の電気光学装置の第１製造方法によれば、高品質な画像を表示することが可能な電気光学装置を製造することができる。
【００２３】
本発明の電気光学装置の第１製造方法の一態様では、前記周辺回路及び配線の少なくとも一方を形成する工程は、前記凹部内に、前記周辺回路及び配線の少なくとも一方の少なくとも一部を埋め込む。
【００２４】
この態様によれば、下側絶縁膜又は基板を下地として周辺回路及び配線の少なくとも一方を形成する際に、その少なくとも一部が下側絶縁膜又は基板に予め形成された凹部に埋め込まれる。前述したように、上側絶縁膜の表面に発生する凸部の段差は、その下層の周辺回路或いは配線と画素部との「高さ」の違いに起因している。そこで、周辺回路や配線の少なくとも一部を凹部に埋め込むと、その部分の高さは、凹部の深さに応じて相対的に低くなる。即ち、埋め込まれる部分については、下地面である下側絶縁膜の表面又は基板の表面に対する高さが殆どないように設けることができ、最終的な上側絶縁膜表面の平坦性に影響を与えないものとすることが可能である。
【００２５】
また、周辺回路や配線の埋め込みは、下地である下側絶縁膜表面又は基板表面からの高さを殆どなくすように行う他、その高さを多少低くする程度に行ってもよい。例えば、この部分が配線等である場合には、こうすることによって埋め込み部分と下側絶縁膜又は基板より上の部分との段差における接続不良や断線等を防止することができる。
【００２６】
更に、周辺回路や配線の少なくとも一部を凹部の底に落としこむなど、その高さが下側絶縁膜表面又は基板表面より更に低くなるように形成してもよい。これによって、下側絶縁膜又は基板の上では、凹部の領域だけ窪んだようになるが、例えばその上に絶縁膜を形成することによって、凹部による窪みを平坦化することができる。或いは、凹部上に、絶縁膜を介して更に周辺回路や配線の一部を形成すると、該絶縁膜に伝播した凹部の窪みによって、この上層の周辺回路や配線についても高さを低めることができる。
【００２７】
以上の各手法を回路や配線の部位などに応じて適宜に用いると、周辺回路における第２形成密度を、画像表示領域における第１形成密度に近付けることができる。
【００２８】
以上の態様において、前記凹部を形成する工程は、前記周辺回路及び配線の少なくとも一方の少なくとも一部を電気的に接続するためのコンタクトホールとして前記凹部を形成するようにしてもよい。
【００２９】
このように製造すれば、周辺領域において、コンタクトホール内に、その直上に形成される配線ないし電極等が埋め込まれる。よって、こうしたコンタクトホールの形成領域では、下側絶縁膜に対する周辺回路又は配線の高さが低減され、最終的には上側絶縁膜表面における第２形成密度の低減に寄与することになる。
【００３０】
また、この場合には、コンタクトホールを凹部として利用することで、凹部を別途形成せずに済み、工程数を従来の製造工程から増大させずに製造できるという大きな利点がある。
【００３１】
尚、このようなコンタクトホールは、例えば直上に形成される配線ないし電極等よりも幅広に開口されてもよいし、配線ないし電極等のサイズが比較的大きい場合には、その幅ほど広くなくともよく、少なくともその一部が埋め込まれる幅に形成されていてもよい。
【００３２】
このコンタクトホールとして凹部を形成する態様では、前記コンタクトホールとしての凹部を、前記画素部におけるコンタクトホールよりも大きな面積に形成するようにしてもよい。
【００３３】
このように凹部を形成すれば、相対的に高い第２形成密度を、第１形成密度に近付けることが容易に可能となる。
【００３４】
或いは、前記凹部を形成する工程は、前記周辺回路の回路構成又は前記配線の構成とは無関係なダミーのコンタクトホールとして前記凹部を形成するようにしてもよい。
【００３５】
前述のように、本発明では、上側絶縁膜表面における周辺領域の凸部の密度を低減する方向で調整するために凹部を形成する。従って、凹部は、前記コンタクトホールとして形成されるだけでなく、回路構成上は開口させる必要のない領域に形成されても構わないし、場合によっては、凹部の形成領域にはその程度の自由度が必要である。
【００３６】
そこで、コンタクトホールの形成時に、実際にはコンタクトホールが必要ない領域に、コンタクトホールとして機能しないダミーのコンタクトホールを形成するとよい。これによれば、工程数を増大させることなく、必要に応じて所望の領域に凹部を形成することができる。
【００３７】
この凹部をダミーのコンタクトホールとして形成する態様では、前記下側絶縁膜の下層側において前記周辺回路及び配線の少なくとも一方を構成する導電膜又は半導体膜が存在しない平面領域に、前記ダミーのコンタクトホールを形成してもよい。
【００３８】
ダミーのコンタクトホールは、その深さによっては下層の導電膜又は半導体膜まで貫通し、内部に埋め込まれた周辺回路部分と下層の周辺回路部分とが導通してしまうおそれがある。凹部の深さが、下側絶縁膜の厚みに対して十分に小さければ問題ないが、ダミーのコンタクトホールを下層側にこうした導電性の膜が存在しない平面領域に形成すると、予めこうしたおそれを回避することができ、その上層側に形成される周辺回路や配線を十分な深さに埋め込むことも可能となる。
【００３９】
或いは、凹部をダミーのコンタクトホールとして形成する態様では、前記下側絶縁膜の上層側において前記周辺回路及び配線の少なくとも一方を構成する導電膜又は半導体膜が形成されない平面領域に、前記ダミーのコンタクトホールを形成してもよい。
【００４０】
この場合、ダミーのコンタクトホールが、仮に下層の導電膜又は半導体膜まで貫通してとしても、その上層側には導電膜等は形成されないため、下側絶縁膜を介して上下が導通する不都合が生じない。また、ダミーのコンタクトホールは、周辺領域の凸部の密度に対する下層の導電膜等の寄与分を減少させるように機能する。
【００４１】
また、前記凹部を形成する工程は、平面的にみて前記周辺回路又は前記配線の形成領域に重なる領域において、前記周辺回路又は前記配線の少なくとも一部に沿って延びる、連続又は分断された溝として、前記凹部を形成するようにしてもよい。
【００４２】
この態様では、周辺回路や配線の下地となる下側絶縁膜表面において、該周辺回路又は該配線の少なくとも一部が溝に埋め込まれる。一般に、配線は平面的にみて広範囲に存在することから、特に配線を埋め込むことで、比較的広い領域を凸部低減の対象とすることができ、また任意の分布状況で周辺領域における凸部を低減させることができる。
【００４３】
或いは、この態様では、周辺回路又は配線の形成領域において、当該周辺回路又は配線より上層の下側絶縁膜表面に溝が形成される。この場合、周辺領域又は配線の厚みの凸部の密度に対する寄与分は、溝によって低減される。
【００４４】
また、このような溝を、適宜に連続又は分断して埋め込むことで、凸部の密度を比較的自由に調整することができる。このように設計自由度が高い分、周辺領域における凸部の密度等を、容易に調整可能である。
【００４５】
この凹部を溝として形成する態様では、前記下側絶縁膜の下層側において前記周辺回路及び配線の少なくとも一方を構成する導電膜又は半導体膜が存在しない平面領域に、前記周辺回路及び配線の少なくとも一方を埋め込むために前記溝を形成するようにしてもよい。  上記溝は、その深さによっては下層の導電膜又は半導体膜まで貫通し、内部に埋め込まれた周辺回路部分ないしは配線と下層の周辺回路部分ないしは配線とが導通してしまうおそれがある。そこで、この溝を下層側にこうした導電性の膜が存在しない平面領域に形成すると、予めこうしたおそれを回避することができ、周辺回路部分或いは配線等を十分な深さに埋め込むことが可能となる。
【００４６】
また、前記凹部を形成する工程は、前記周辺領域における前記上側絶縁膜の表面に生じる凸部の分布状況を、前記画像表示領域における前記上側絶縁膜の表面に生じる凸部の分布状況に近付けるように、前記凹部を形成するようにしてもよい。
【００４７】
本発明においていう上側絶縁膜の表面に生じる凸部の「分布状況」とは、周辺領域又は画像表示領域の各平面領域において凸部が示すパターン形状を意味し、例えば、平面領域上のばらつきや形状、大きさ等の情報を含む。ちなみに、凸部の「形成密度」は、前述したように周辺領域又は画像表示領域における単位面積あたりの凸部の平均個数である。
【００４８】
画像表示領域における上側絶縁膜表面に生じる凸部の分布状況は、複数の画素部の存在に起因していることから、例えば、１つの画素部における分布状況を単位として、その配列方向に画素ピッチに応じた周期で繰り返されている。このような画像表示領域における凸部の分布状況に、周辺領域における凸部の分布状況を近付けると、ＣＭＰ処理工程において、上側絶縁膜の表面全体にわたって安定して均一な研磨を施し、より緻密に平坦化することができる。
【００４９】
従って、周辺領域と画像表示領域との境界付近の段差は、より高い確度で解消又は低減されることから、当該段差付近で起きやすいコントラストむらの発生が一層効果的に抑制された電気光学装置を製造することができる。
【００５０】
本発明の電気光学装置の第２製造方法は上記課題を解決するために、基板上に画像表示領域と前記画像表示領域の周辺に位置する周辺領域とを備え、前記画像表示領域及び前記周辺領域を含む前記基板上の一面に研磨処理が施された上側絶縁膜が設けられた電気光学装置の製造方法であって、前記周辺領域における前記上側絶縁膜の表面に生じる凸部の密度が、前記画像表示領域における前記上側絶縁膜の表面に生じる凸部の密度に近付くように、前記周辺領域における前記基板の表面に凹部を形成する工程と、前記画像表示領域に、複数の画素部を形成する工程と、前記周辺領域に、前記複数の画素部を駆動するための周辺回路を形成する工程と、前記画像表示領域及び前記周辺領域を含む前記基板上の一面に、前記上側絶縁膜を形成する工程と、前記上側絶縁膜の表面に対し、研磨処理を施す工程とを含む。
【００５１】
本発明の電気光学装置の第２製造方法では、第１製造方法とは異なり、まず周辺領域における基板表面に凹部を形成する。そして、その周辺領域に周辺回路等を形成する。その際、周辺回路の一部や周辺領域の配線等が凹部に埋め込まれることで、周辺領域における第２形成密度は、画像表示領域における第１形成密度に近付くように低減される。
【００５２】
この場合の凹部は、例えば周辺回路の形成領域に形成されるが、それに限らず周辺回路や配線の少なくとも一部の高さを低減し、最終的に上側絶縁膜表面における凸部を低くするように作用するものであればよい。或いは、最終的に、周辺領域内における凸部形成領域の比率を低くするように作用するものであればよい。
【００５３】
この結果、上側絶縁膜表面は、研磨処理により、その全域にわたって良好に平坦化することが可能となる。特に、周辺領域と画像表示領域との境界付近の段差が解消又は低減され、当該段差付近で起きやすいコントラストむらの発生を効果的に抑制することが可能となる。尚、このように上側絶縁膜よりも下層にて凹凸を調整する場合は、上側絶縁膜表面の凹凸は比較的なだらかになる。そのため、上側絶縁膜の平坦化のための研磨処理時間を短縮することも可能である。
【００５４】
以上の結果、本発明の電気光学装置の第２製造方法によれば、高品質な画像を表示することが可能な電気光学装置を製造することができる。
【００５５】
本発明の電気光学装置の第１製造方法及び第２製造方法の一態様では、前記上側絶縁膜表面に対する研磨処理として、ＣＭＰ（化学的機械研磨）処理を施す。
【００５６】
ＣＭＰ処理は、スラリーによる化学作用を用いるため、機械的研磨処理に比べて上側絶縁膜表面を平滑化することが可能である。
【００５７】
本発明の電気光学装置は上記課題を解決するために、基板と、該基板上における画像表示領域に形成された複数の画素部と、前記画像表示領域の周辺に位置する周辺領域に形成された、前記複数の画素部を駆動するための周辺回路及び配線と、前記周辺領域を含む前記基板上の一面に形成された下側絶縁膜と、前記下側絶縁膜の上層、且つ、前記画像表示領域及び前記周辺領域を含む前記基板上の一面に形成され、表面に研磨処理が施された上側絶縁膜とを備えており、前記周辺領域における前記下側絶縁膜の表面に、前記周辺領域における前記上側絶縁膜の表面に生じる凸部の密度が、前記画像表示領域における前記上側絶縁膜の表面に生じる凸部の密度に近付くように、凹部が形成されている。
【００５８】
本発明の電気光学装置では、画像表示領域には、パターニングされた各種導電膜、半導体膜、絶縁膜等から構成される、例えば画素電極、画素スイッチング用ＴＦＴ、データ線、走査線、容量線、遮光膜等を夫々備える複数の画素部が形成されている。また、画像表示領域の周辺に位置する周辺領域には、パターニングされた各種導電膜、半導体膜、絶縁膜等からなる、例えばデータ線駆動回路、走査線駆動回路、サンプリング回路、検査回路等を含む周辺回路、及び、周辺回路同士の接続のために引き回す配線や周辺回路と画素部とを電気的に導通させるための引き出し配線等の各種配線が形成されている。尚、少なくとも周辺領域には、下側絶縁膜が形成されている。下側絶縁膜は、例えば、周辺回路の一部を構成する膜の下地となっており、この回路部分が、より下層の周辺回路と電気的に絶縁するように構成されている。また、下側絶縁膜の上層には、画像表示領域及び周辺領域を含む基板上の一面に渡り、表面にＣＭＰ（化学的機械研磨）処理等の研磨処理が施された上側絶縁膜が形成されている。
【００５９】
例えば液晶装置等の電気光学装置の場合、画素ピッチに比べて周辺回路の配列ピッチは小さいことから、上側絶縁膜表面における周辺領域の凸部の密度は、画像表示領域の凸部の密度よりも高くなる。本発明の電気光学装置の製造方法の項にて前述したように、そのために生じる両者の研磨レート差から、仮に何らの対策も施さなければ、研磨処理後の上側絶縁膜表面は、周辺領域と画像表示領域との境界付近に段差が生じる。
【００６０】
これに対し、本発明の電気光学装置では、前記下側絶縁膜の表面に凹部が形成されている。凹部の形成位置や形状、大きさ等は、適宜に設定可能である。このような凹部の存在により、上側絶縁膜の成膜直後の表面は、全域に渡って凸部の形成密度が均一化されており、また凹凸も比較的なだらかとなる。そのため、上側絶縁膜表面における研磨処理は比較的短時間で行うことができ、研磨処理後の上側絶縁膜表面は全域にわたる平坦面となっている。そのため、当該表面の段差に起因するコントラストむらが抑制され、高品質な画像表示が可能である。
【００６１】
本発明の電気光学装置の一態様では、前記凹部は、平面的に見て前記周辺回路及び配線の少なくとも一方と重なる領域に形成されている。
【００６２】
この態様では、（１）下側絶縁膜を下地として周辺回路又は配線を形成する際に、その少なくとも一部が下側絶縁膜に予め形成された凹部に埋め込まれている。或いは、（２）周辺回路又は配線よりも上層の下側絶縁膜において、当該周辺回路又は配線の少なくとも一部と対応する領域に凹部が設けられている。即ち、前述したように、周辺回路や配線のうち凹部に埋め込まれた部分は、凹部の深さに応じて相対的に高さが低くなるし、周辺回路や配線のうち、その上に凹部が設けられた部分は、凹部の深さに応じて高さが相殺される。その分だけ、上側絶縁膜における第２形成密度が低減され、ＣＭＰ処理後の上側絶縁膜表面は全域にわたる良好な平坦面となっている。
【００６３】
以上の態様において、前記凹部は、前記周辺回路又は前記配線の一部を電気的に接続するためのコンタクトホールとして形成されていてもよい。
【００６４】
このようなコンタクトホールは、本発明の製造方法の項で前述したコンタクトホールと同様に形成され、同様の作用効果を有する。即ち、周辺領域においてコンタクトホールに接続される配線ないし電極等が、その内部に埋め込まれ、第２形成密度が低減される。その結果、ＣＭＰ処理後の上側絶縁膜表面は、全域にわたる良好な平坦面となっている。
【００６５】
或いは、前記凹部は、前記周辺回路の回路構成又は前記配線の構成とは無関係なダミーのコンタクトホールとして形成されていてもよい。
【００６６】
ダミーのコンタクトホールは、周辺領域の凸部の密度に対する下層の導電膜等の寄与分を減少させるように機能する。尚、ダミーのコンタクトホールは、周辺領域内に設けられていればよく、実際はコンタクトホールとして機能しないように形成されることを除けば、その形成位置は特に限定されない。ダミーのコンタクトホールは、その形成位置や深さによっては、下層の導電膜又は半導体膜まで貫通し、内部に埋め込まれた周辺回路部分や配線と下層の周辺回路部分や配線等とが導通してしまうおそれがある。そこで、ダミーのコンタクトホールを、下側絶縁膜のうち下層側にこうした導電性の膜が存在しない平面領域、或いは上層側に導電膜等が形成されない平面領域に配置すると、こうしたおそれが回避される。そのため、比較的深い凹部を形成することができ、周辺領域の凸部の密度に対する周辺回路や配線の厚みの寄与分を、十分に低減することが可能となる。
【００６７】
或いは、前記凹部は、平面的にみて前記周辺回路又は前記配線の形成領域に重なる領域において、前記周辺回路又は前記配線の少なくとも一部に沿って延びる、連続又は分断された溝として、形成されていてもよい。  一般に、配線は平面的にみて広範囲に存在することから、特に配線を連続又は分断して埋め込むことにより、周辺領域における凸部を任意の分布状況とすることができる。
【００６８】
本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置（但し、その各種態様を含む）を具備してなる。
【００６９】
本発明の電子機器によれば、上述した本発明の電気光学装置を具備してなるので、高品位の表示が可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置の他に、電子放出素子を利用した表示装置（Field Emission Display及びSurface-Conduction Electron-Emitter Display）等も実現することが可能である。
【００７０】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【発明を実施するための最良の形態】
【００７１】
以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００７２】
＜１：第１実施形態＞
先ず、本発明の電気光学装置に係る第１実施形態について、図１から図１３を参照して説明する。
【００７３】
＜１−１：電気光学装置の全体構成＞
まず、本発明の電気光学装置の全体構成について、図１及び図２を参照して説明する。図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図２は、図１のＨ−Ｈ'断面図である。ここでは、一例として、電気光学装置を駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式としている。
【００７４】
図１及び図２において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００７５】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
【００７６】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。尚、本実施形態においては、画像表示領域１０ａの周辺に位置する周辺領域が存在する。言い換えれば、本実施形態においては特に、ＴＦＴアレイ基板１０の中心から見て、この額縁遮光膜５３より以遠が周辺領域として規定されている。
【００７７】
周辺領域のうち、シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００７８】
また、対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００７９】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００８０】
尚、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００８１】
＜１−２：画像表示領域の構成＞
次に、本実施形態に係る電気光学装置の画像表示領域の構成について、図３から図６を参照して説明する。
【００８２】
図３は、本実施形態に係る電気光学装置のうち、画素部の等価回路を表している。図４及び図５は、ＴＦＴアレイ基板上の画素部に係る部分構成を表す平面図である。尚、図４及び図５は、それぞれ、後述する積層構造のうち下層部分（図４）と上層部分（図５）に相当する。図６は、図４及び図５を重ね合わせた場合のＡ−Ａ´断面図である。尚、図６においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材の縮尺比率を適宜に変えてある。
【００８３】
＜１−２−１：画素部の原理的構成＞
図３に示したように、画像表示領域１０ａにおいては、複数の走査線１１a及び複数のデータ線６aが相交差して配列しており、その線間に、走査線１１a，データ線６aの各一により選択される画素部が設けられている。各画素部には、ＴＦＴ３０、画素電極９a及び蓄積容量７０が設けられている。ＴＦＴ３０は、データ線６aから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを選択画素に印加するために設けられ、ゲートが走査線１１ａに接続され、ソースがデータ線６ａに接続され、ドレインが画素電極９ａに接続されている。画素電極９ａは、後述の対向電極２１との間で液晶容量を形成し、入力される画像信号Ｓ１、Ｓ２、…、Ｓｎを画素部に印加して一定期間保持するようになっている。蓄積容量７０の一方の電極は、画素電極９ａと並列してＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量配線４００に接続されている。
【００８４】
この電気光学装置は、例えばＴＦＴアクティブマトリクス駆動方式を採り、走査線駆動回路１０４（図１参照）から各走査線１１ａに走査信号Ｇ１、Ｇ２、…、Ｇｍを線順次に印加すると共に、それによってＴＦＴ３０がオン状態となる水平方向の選択画素部の列に対し、データ線駆動回路１０１（図１参照）からの画像信号Ｓ１、Ｓ２、…、Ｓｎをデータ線６ａを通じて印加するようになっている。この際、画像信号Ｓ１、Ｓ２、…、Ｓｎを各データ線６ａに線順次に供給してゆくようにしてもよいし、複数のデータ線６ａ（例えばグループ毎）に同じタイミングで供給するものとしてもよい。これにより、画像信号が選択画素に対応する画素電極９ａに供給される。ＴＦＴアレイ基板１０は、液晶層５０を介して対向基板２０と対向配置されているので（図２参照）、以上のようにして区画配列された画素領域毎に液晶層５０に電界を印加することにより、両基板間の透過光量が画素領域毎に制御され、画像が階調表示される。また、このとき各画素領域に保持された画像信号は、蓄積容量７０によりリークが防止される。
＜１−２−２：画素部の具体的構成＞
次に、上述の動作を実現する画素部の具体的構成について、図４から図６を参照して説明する。
【００８５】
図４から図６では、上述した画素部の各回路要素が、パターン化され、積層された導電膜としてＴＦＴアレイ基板１０上に構築されている。ＴＦＴアレイ基板１０は、例えば、ガラス基板、石英基板、ＳＯＩ基板、半導体基板等からなり、例えばガラス基板や石英基板からなる対向基板２０と対向配置されている。また、各回路要素は、下から順に、走査線１１ａを含む第１層、ゲート電極３ａを含む第２層、蓄積容量７０の固定電位側容量電極を含む第３層、データ線６ａ等を含む第４層、容量配線４００等を含む第５層、画素電極９ａ等を含む第６層からなる。また、第１層−第２層間には下地絶縁膜１２、第２層−第３層間には第１層間絶縁膜４１、第３層−第４層間には第２層間絶縁膜４２、第４層−第５層間には第３層間絶縁膜４３、第５層−第６層間には第４層間絶縁膜４４がそれぞれ設けられ、前述の各要素間が短絡することを防止している。尚、このうち、第１層から第３層が下層部分として図４に示され、第４層から第６層が上層部分として図５に示されている。
【００８６】
（第１層の構成―走査線等―）
第１層は、走査線１１ａで構成される。走査線１１ａは、図４のＸ方向に沿って延びる本線部と、データ線６ａ或いは容量配線４００が延在する図４のＹ方向に延びる突出部とからなる形状にパターニングされている。このような走査線１１ａは、例えば導電性ポリシリコンからなり、その他にもチタン（Ｔｉ）、クロム（Ｃｒ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。
【００８７】
（第２層の構成―ＴＦＴ等―）
第２層は、ＴＦＴ３０及び中継電極７１９で構成されている。ＴＦＴ３０は、例えばＬＤＤ（Lightly Doped Drain）構造とされ、ゲート電極３ａ、半導体層１ａ、ゲート電極３ａと半導体層１ａを絶縁するゲート絶縁膜を含んだ絶縁膜２を備えている。ゲート電極３ａは、例えば導電性ポリシリコンで形成される。半導体層１ａは、例えばポリシリコンからなり、チャネル領域１ａ´、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅからなる。尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極３ａをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。また、中継電極７１９は、例えばゲート電極３ａと同一膜として形成される。
【００８８】
ＴＦＴ３０のゲート電極３ａは、下地絶縁膜１２に形成されたコンタクトホール１２ｃｖを介して走査線１１ａに電気的に接続されている。下地絶縁膜１２は、例えばシリコン酸化膜等からなり、第１層と第２層の層間絶縁機能の他、ＴＦＴアレイ基板１０の全面に形成されることで、基板表面の研磨による荒れや汚れ等が惹き起こすＴＦＴ３０の素子特性の変化を防止する機能を有している。
【００８９】
（第３層の構成―蓄積容量等―）
第３層は、蓄積容量７０で構成されている。蓄積容量７０は、容量電極３００と下部電極７１とが誘電体膜７５を介して対向配置された構成となっている。このうち、容量電極３００は、容量配線４００に電気的に接続されている。下部電極７１は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａの夫々に電気的に接続されている。
【００９０】
下部電極７１と高濃度ドレイン領域１ｅとは、第１層間絶縁膜４１に開孔されたコンタクトホール８３を介して接続されている。また、下部電極７１と画素電極９ａとは、コンタクトホール８８１、８８２、８０４、及び中継電極７１９、第２中継電極６ａ２、第３中継電極４０２により各層を中継し、コンタクトホール８９において電気的に接続されている。
【００９１】
このような容量電極３００には、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは好ましくはタングステンシリサイドからなる。これにより、容量電極は、ＴＦＴ３０に上側から入射しようとする光を遮る機能を有している。また、下部電極７１には、例えば導電性のポリシリコンが用いられる。
【００９２】
誘電体膜７５は、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、或いは窒化シリコン膜等からなる。
【００９３】
また、第１層間絶縁膜４１は、例えば、ＮＳＧ（ノンシリケートガラス）によって形成されている。その他、第１層間絶縁膜４１には、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。
【００９４】
尚、この場合の蓄積容量７０は、図４の平面図からわかるように、画素電極９ａの形成領域にほぼ対応する画素領域に至らないように（遮光領域内に収まるように）形成されているので、画素開口率が比較的大きく維持されている。
【００９５】
（第４層の構成―データ線等―）
第４層は、データ線６ａで構成されている。データ線６ａは、下から順にアルミニウム、窒化チタン、窒化シリコンの三層膜として形成されている。窒化シリコン層は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされている。また、第４層には、データ線６ａと同一膜として、容量配線用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、図５に示したように、夫々が分断されるように形成されている。
【００９６】
このうち、データ線６ａは、第１層間絶縁膜４１及び第２層間絶縁膜４２を貫通するコンタクトホール８１を介して、ＴＦＴ３０の高濃度ソース領域１ｄと電気的に接続されている。
【００９７】
また、容量配線用中継層６ａ１は、第２層間絶縁膜４２に開孔されたコンタクトホール８０１を介して容量電極３００と電気的に接続され、容量電極３００と容量配線４００との間を中継している。容量配線用中継層６ａ２は、前述したように、第１層間絶縁膜４１及び第２層間絶縁膜４２を貫通するコンタクトホール８８２を介して中継電極７１９に電気的に接続されている。このような第２層間絶縁膜４２は、例えばＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等によって形成することができる。
【００９８】
（第５層の構成―容量配線等―）
第５層は、容量配線４００及び第３中継電極４０２により構成されている。容量配線４００は、画像表示領域１０ａの周囲にまで延設され、定電位源と電気的に接続されることで、固定電位とされている。この容量配線４００は、図５に示すように、Ｘ方向、Ｙ方向に延在する格子状に形成され、Ｘ方向に延在する部分には、第３中継電極４０２の形成領域を確保するために切り欠きが設けられている。また、容量配線４００は、その下層のデータ線６ａ、走査線１１ａ、ＴＦＴ３０等を覆うように、これら回路要素の構造よりも幅広に形成されている。これにより、各回路要素は遮光され、入射光を反射させて投射画像における画素の輪郭がぼやける等の悪影響が防止されている。
【００９９】
更に、容量配線４００のＸ方向延在部分とＹ方向延在部分とが丁度交差する角部は、略三角形の庇部がわずかに突き出すような形状となっている。この庇部により、ＴＦＴ３０の半導体層１ａに対する光の遮蔽を効果的に行うことができる。即ち、半導体層１ａに対して斜め上方から進入する光を、庇部が反射又は吸収することにより、ＴＦＴ３０における光リーク電流の発生を抑制し、フリッカ等のない高品質な画像を表示することが可能となる。
【０１００】
このような容量配線４００は、第３層間絶縁膜４３に開孔されたコンタクトホール８０３を介して、容量配線用中継層６ａ１と電気的に接続されている。
【０１０１】
また、第５層には、容量配線４００と同一膜として、第３中継電極４０２が形成されている。第３中継電極４０２は、前述のように、コンタクトホール８０４及びコンタクトホール８９を介して、第２中継電極６ａ２−画素電極９ａ間を中継している。尚、これら容量配線４００及び第３中継電極４０２は、例えばアルミニウム、窒化チタンを積層した二層構造となっている。
【０１０２】
こうした第５層の下には、全面に第３層間絶縁膜４３が形成されている。第３層層間絶縁膜４３は、例えばＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等によって形成することができる。
【０１０３】
（第６層の構成―画素電極等―）
第５層の全面には第４層間絶縁膜４４が形成され、更にその上に、第６層として画素電極９ａが形成されている。第４層間絶縁膜４４には、画素電極９ａ−第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。このような第４層間絶縁膜４４は、例えばＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等によって形成することができる。
【０１０４】
画素電極９ａ（図５中、破線９ａ’で輪郭が示されている）は、縦横に区画配列された画素領域の各々に配置され、その境界にデータ線６ａ及び走査線１１ａが格子状に配列するように形成されている（図４及び図５参照）。また、画素電極９ａは、例えばＩＴＯ（Indium Tin Oxide）等の透明導電膜からなる。尚、該画素電極９ａ上には配向膜１６が形成されている。以上が、ＴＦＴアレイ基板１０側の画素部の構成である。
【０１０５】
他方、対向基板２０には、その対向面の全面に対向電極２１が設けられており、更にその上（図６では対向電極２１の下側）に配向膜２２が設けられている。対向電極２１は、画素電極９ａと同様、例えばＩＴＯ膜等の透明導電性膜からなる。尚、対向基板２０と対向電極２１の間には、ＴＦＴ３０における光リーク電流の発生等を防止するため、少なくともＴＦＴ３０と正対する領域を覆うように遮光膜２３が設けられている。
【０１０６】
以上のように構成されたＴＦＴアレイ基板１０と対向基板２０の間には、液晶層５０が設けられている。液晶層５０は、基板１０及び２０の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層５０は、画素電極９ａと対向電極２１との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜１６及び配向膜２２によって、所定の配向状態をとるようになっている。
【０１０７】
＜１−３：周辺領域の構成＞
以上に説明した画素部の構成は、図４及び図５に示すように、各画素部に共通である。前述の画像表示領域１０ａ（図１を参照）には、かかる画素部が周期的に形成されていることになる。他方、このような電気光学装置では、画像表示領域１０ａの周囲に位置する周辺領域に、図１及び図２を参照して説明したように、走査線駆動回路１０４及びデータ線駆動回路１０１等の駆動回路が形成されている。そして、これらの駆動回路は、例えば図７に示されるような複数のスイッチング素子としてのＴＦＴや配線を含んで構成されている。
【０１０８】
本実施形態においては、これら駆動回路における所定のコンタクトホール内に、該コンタクトホールに上側から接続される導電膜又は半導体膜が埋め込まれている。そのようなコンタクトホールは、駆動回路内において任意に選択可能であるが、ここでは、サンプルホールド回路を例にとって説明する。図７は、本実施形態に係るサンプルホールド回路の構成を表す平面図である。また、図８は、図７のＢ−Ｂ´線における断面図である。尚、図８に示したように、下地絶縁膜１２、層間絶縁膜４１、４２、４３及び４４等は、このサンプルホールド回路２００を含む周辺領域及び画像表示領域１０ａに跨って形成されており、当該サンプルホールド回路２００は、図６に示した画素部の回路要素と同一の機会に形成されている。例えば、半導体層２０１ａはＴＦＴ３０の半導体層１ａと同一の機会に形成され、ゲート電極２０３ａはゲート電極３ａと同一の機会に形成されている、という具合である。その詳細については、後に説明する。
【０１０９】
サンプルホールド回路２００は、データ線駆動回路１０１の一部であり、データ線６ａの各々に対応するＴＦＴ２０１が並列して設けられている。このＴＦＴ２０１は、制御線２１０からゲート電極２０３ａへの電圧信号入力によって開閉を制御され、導通状態時には、ソース配線２０４Ｓに印加されたデータ信号がドレイン配線２０４Ｄを介してデータ線６ａへ印加されるように構成されている。
【０１１０】
個々のＴＦＴ２０１は、例えば画像表示領域１０ａのＴＦＴ３０と同様、ソース領域、ゲート領域、及びドレイン領域を含む半導体層２０１ａの上に、ゲート電極２０３ａがゲート絶縁膜２０２を介して設けられると共に、ソース領域上にはソース配線２０４Ｓが、ドレイン領域上にはドレイン配線２０４Ｄがそれぞれ設けられている。
【０１１１】
通常、ソース配線及びドレイン配線は、それぞれ、ソース領域及びドレイン領域の上層に層間絶縁膜を介して形成され、その間は、層間絶縁膜を貫通するように形成されたコンタクトホールによって接続されている。例えば、画像表示領域１０ａにおけるＴＦＴ３０の高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅのそれぞれは、より上層に形成されたデータ線６ａ及び蓄積容量７０に対し、コンタクトホール８１及び８３によって接続されている（図６参照）。
【０１１２】
仮に、ＴＦＴ２０１におけるコンタクト部分をＴＦＴ３０のように構成すると、ソース配線２０４Ｓ、ドレイン配線２０４Ｄ及び制御線２１０は、半導体層２０１ａやゲート電極２０３ａよりも高い位置に形成されるため、これらの間には段差が生じる。サンプルホールド回路２００は、このようなＴＦＴ２０１が連続して構成されているので、何の手段も講じなければ、周辺領域における第４層間絶縁膜４４の表面に現れる凸部の密度は画像表示領域１０ａにおけるそれよりも高くなってしまう。
【０１１３】
これに対し、ＴＦＴ２０１では、層間絶縁膜４１及び４２のソース領域に対応する領域に、大きな溝状のコンタクトホール２０５Ｓが開口されており、ソース配線２０４Ｓは、その末端付近の部分がコンタクトホール２０５Ｓの中に形成されることにより、ソース領域と導通している。同様に、層間絶縁膜４１及び４２のドレイン領域と対応する領域に、大きな溝状のコンタクトホール２０５Ｄが開口されており、ドレイン配線２０４Ｄは、その末端付近の部分がコンタクトホール２０５Ｄの中に形成されることでドレイン領域と導通している。
【０１１４】
尚、制御線２１０についても、その末端付近の部分が大きな溝状のコンタクトホール２１１の中に形成されることでゲート電極２０３ａと導通している。
【０１１５】
即ち、ここでは、ソース配線２０４Ｓ及びドレイン配線２０４Ｄの各々の末端付近の部分は、大きな溝状のコンタクトホール２０５Ｓ及びコンタクトホール２０５Ｄの内部に埋め込まれることにより、その高さがゲート電極２０３ａと同程度にまで引き下げられている。また、制御線２１０の末端付近の部分も、大きな溝状のコンタクトホール２１１の中に埋め込まれることで、その高さがゲート電極２０３ａと同程度にまで引き下げられている。このため、ＴＦＴ２０１の上層では、ＴＦＴ２０１の存在に起因する凸部の面積が、コンタクトホール２０５Ｓ、２０５Ｄ及び２１１の大きさに応じて減少し、周辺領域における凸部の密度が低減されることとなる。
【０１１６】
また、この場合、周辺領域における凸部の密度は、画像表示領域１０ａにおける凸部の密度に近付くように低減される。そのためには、例えば、画像表示領域１０ａ、周辺領域の各領域における回路の形成密度を計算により求め、両者の差分に応じて上記コンタクトホール２０５Ｓ、２０５Ｄ及び２１１等の大きさを設計するとよい。
【０１１７】
以上のような構成の電気光学装置の作用効果については、以下に詳述する。
【０１１８】
＜１−４：電気光学装置の製造方法＞
次に、本実施形態に係る電気光学装置の製造プロセスについて、図９乃至図１３を参照して説明する。図９から図１３は、製造プロセスの各工程における電気光学装置の積層構造を順を追って示す工程図であり、各図の（ａ）は図８に対応する断面図、（ｂ）は図６に対応した断面図をそれぞれ表している。尚、以下においては、本実施形態の特徴部分である第３層層間絶縁膜４３の形成までの製造工程について詳しく説明することにする。それ以外の工程については、従来と同様に行うことができるので、その説明を適宜省略することとする。
【０１１９】
尚、本実施形態に係る電気光学装置は、比較的大きなサイズの共通のガラス基板上にて一挙に複数形成される。即ち、図１に示した電気光学装置の各構成要素を、ＴＦＴアレイ基板１０となるマザー基板上に、マトリクス状に配列するように形成する。一方、これとは別にガラス基板を用意し、その上に対向電極２１、配向膜２２等を形成した後に個々の装置のサイズに切断し、複数の対向基板２０を作製する。そして、マザー基板上のＴＦＴアレイ基板１０に対向基板２０を対向させて貼り合わせ、その間の密閉空間に液晶を封入する。最終的には、マザー基板をＴＦＴアレイ基板１０ごとに切り離すことによって、図１乃至図８に示したような各個別の電気光学装置が製造される。
【０１２０】
以上の前提の下、本実施形態にかかる電気光学装置は、図９の工程から図１３の工程に示すように順次製造される。
【０１２１】
まず、図９の工程においては、ＴＦＴアレイ基板１０上に、走査線１１aから第２層間絶縁膜４２までの各構成要素を形成する。まず、画像表示領域１０ａに、走査線１１ａを形成する。次いで、下側絶縁膜１２を、ＴＦＴアレイ基板１０上の一面に形成する。更に下側絶縁膜１２上に、半導体層１ａ及び半導体層２０１ａ、ゲート絶縁膜２及びゲート絶縁膜２０２、ゲート電極３ａ、ゲート電極２０３ａ及び中継電極７１９を、段階的に、それぞれ同時一括して形成する。これら各層の形成には、例えば通常の成膜法、フォトリソグラフィ及びエッチング技術が用いられる。
【０１２２】
次いで、第１層間絶縁膜４１を、ＴＦＴアレイ基板１０の全面に形成する。第１層間絶縁膜４１は、例えば、ＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチルボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いた常圧又は減圧ＣＶＤ法等により形成される。尚、第２層間絶縁膜４２以降の層間絶縁膜もこれと同様にして成膜することができる。
【０１２３】
その後、画像表示領域１０ａにおいては、第１層間絶縁膜４１にコンタクトホール８１、８３を反応性ドライエッチング等のエッチングにより開口し、続いて、下部電極７１、誘電体膜７５及び容量電極３００をパターン形成して、蓄積容量７０を形成する。尚、この蓄積容量７０の電極層は、ここでは図示しないが、サンプルホールド回路２００以外の駆動回路における配線又は電極を構成するようにしてもよい。
【０１２４】
次いで、第２層間絶縁膜４２を、ＴＦＴアレイ基板１０の全面に形成する。この第２層間絶縁膜４２の表面には、その下層の回路要素の存在に起因する凸部が生じている。
【０１２５】
次に、図１０の工程においては、層間絶縁膜４１、４２の所定領域にコンタクトホールを開口する。即ち、画素部においてはコンタクトホール８１、８８２を開口し、サンプルホールド回路２００においては、コンタクトホール２０５Ｓ、２０５Ｄを開口する。
【０１２６】
ここでは、コンタクトホール２０５Ｓ、２０５Ｄは、ソース配線２０４Ｓ及びドレイン配線２０４Ｄよりも幅広の溝状に形成され、その形成領域は、ほぼ半導体層２０１ａにおけるソース領域、ドレイン領域に対応した大きさとしている（図７参照）。尚、図示はしないが、このとき、コンタクトホール２１１も同時にゲート電極２０３ａの引き出し部分上に制御線２１０よりも幅広の溝状に形成する。
【０１２７】
尚、幅広の溝状に形成するコンタクトホール２０５Ｓ、２０５Ｄ等は、図７に示したように内部に配線の一部が埋め込まれるため、コンタクトホールの段差における断線を防止するために内壁面にテーパを設けるようにしてもよい。このようなテーパは、ウエットエッチングを用いてコンタクトホール２０５Ｓ、２０５Ｄ等を掘ることで比較的容易に形成可能である。
次に、図１１の工程においては、第２層間絶縁膜４２の所定領域に、アルミニウムからなる膜４１Ａ、窒化チタンからなる膜４１ＴＮをパターン形成し、更に窒化シリコンからなる膜４０１を所定領域にパターン形成する。これにより、画素部には、データ線６ａ、容量配線用中継層６ａ１及び第２中継電極６ａ２が、またサンプルホールド回路２００には、ソース配線２０４Ｓ及びドレイン配線２０４Ｄが同時一括して形成される。ここで、画素部の配線は３層とするのに対し、ソース配線２０４Ｓ及びドレイン配線２０４Ｄは、膜４１Ａ、４１ＴＮの２層により形成し、膜４０１をＴＦＴ２０１上の全面に形成するようにしている。尚、この成膜処理よりも前に、コンタクトホール８０１を開口しておく。また、図示はしないが、このとき、制御線２１０も同時に形成する。よって、この段階でサンプルホールド回路２００が出来上がる。
【０１２８】
ソース配線２０４Ｓ及びドレイン配線２０４Ｄの末端付近の部分は、溝状のコンタクトホール２０５Ｓ及び２０５Ｄの中を延びるように形成され、それぞれ半導体層２０１ａのソース領域及びドレイン領域に接触している。これら末端付近の部分は、それぞれ、このようにコンタクトホール２０５Ｓ及びコンタクトホール２０５Ｄの内部に埋め込まれることで高さがゲート電極２０３ａと同程度にまで引き下げられている。尚、制御線２１０の末端付近の部分も、コンタクトホール２１１の中に埋め込まれることで、その高さがゲート電極２０３ａと同程度となっている。このため、ＴＦＴ２０１の上層では、ＴＦＴ２０１の存在に起因する凸部の面積が、コンタクトホール２０５Ｓ、２０５Ｄ及び２１１の大きさに応じて減少し、周辺領域における凸部の密度が低減されている。
【０１２９】
次に、図１２の工程においては、第３層間絶縁膜４３の前駆膜４３１を、ＴＦＴアレイ基板１０の全面に形成する。この前駆膜４３１の画像表示領域１０ａにおける表面には、データ線６ａ、容量配線用中継電極６ａ１及び第２中継電極６ａ２の高さ、或いは、その更に下に位置するゲート電極３ａ及び中継電極７１９等々の高さに起因した凸部が生じている。また、前駆膜４３１のサンプルホールド回路２００における表面には、ゲート電極２０３ａやソース配線２０４Ｓ、ドレイン配線２０３Ｄ及び制御線２１０等の上に、これらの高さに起因した凸部が生じている。このように、下層に位置する各種の要素に固有の高さが、上層に上層にと、いわば伝播することによって、前駆膜４３１の表面に不均一な段差が生じている。
【０１３０】
但し、本実施形態では、前駆膜４３１のサンプルホールド回路２００上の領域においては、ソース配線２０４Ｓやドレイン配線２０３Ｄ等の配線上であってもコンタクトホール２０５Ｓ、２０５Ｄの形成領域では、配線がコンタクトホール２０５Ｓ、２０５Ｄに埋め込まれていることから、このような凸部が殆ど発生してない状態となっている。よって、周辺領域における凸部の密度は、コンタクトホール２０５Ｓ、２０５Ｄ等の大きさや個数に応じて低減されており、ここでは、結果的に、画像表示領域１０ａにおける凸部の密度と同等程度になっている。
【０１３１】
次に、図１３の工程においては、前駆膜４３１にＣＭＰ処理を施し、第３層間絶縁膜４３を形成する。仮に、前駆膜４３１の上に容量配線４００を形成すると、前駆膜４３１表面の段差の形状に対応して、容量配線４００を構成する膜の表面にも段差が生じることになる。特に、該容量配線４００はアルミニウムを含有するため、表面の段差部分において光を乱反射し、電気光学装置の駆動時にコントラスト比が低下するおそれがある。そのため、この段差を解消すべく、当該前駆膜４３１にＣＭＰ処理が施される。
【０１３２】
このＣＭＰ処理では、前駆膜４３１までが形成されたものを被処理基板として、これと研磨体（パッド）との両者を回転させながら、夫々の表面同士を当接させると共に、該当接部位にシリカ粒等を含んだ研磨液（スラリー）を供給することによって、被処理基板表面を、機械的作用と化学作用の兼ね合いにより研磨する。
【０１３３】
前述したように、コンタクトホール２０５Ｓ、２０５Ｄ等の大きな溝状のコンタクトホール内に配線の一部を埋め込むことで、前駆膜４３１の表面では、周辺領域の凸部の密度は、画像表示領域１０ａの凸部の密度に近付けられた状況にある。
【０１３４】
よって、ＣＭＰ処理に関して、前駆膜４３２における画像表示領域１０ａと周辺領域の研磨レートはほぼ同程度となっている。その結果、このＴＦＴアレイ基板１０の表面は、全域にわたって均一に研磨され、ＣＭＰ処理後の表面、即ち第３層層間絶縁膜４３の表面は極めて平坦性の高い平面となる。そのため、画像表示領域１０ａと周辺領域との間においても積層構造の高さに相違が生じ難く、この部分における段差の発生が防止される。
【０１３５】
従って、このようにして製造される電気光学装置では、当該段差が解消又は低減されるので、段差における光の反射によるコントラストむらの発生が抑制され、高品質な画像を表示することが可能となる。
【０１３６】
また、本実施形態では、コンタクトホール２０５Ｓ及び２０５Ｄ等に配線の一部を埋め込むことで、周辺領域の凸部の密度を、画像表示領域１０ａの凸部の密度に近付けるようにしたので、例えば前駆膜４３１上に溝等を形成して周辺領域の凸部の密度を低減させる場合と比べて、製造工程を増やすことなく、上記効果を得ることができる。
【０１３７】
尚、上記第１実施形態では、配線を埋め込むコンタクトホール２０５Ｓ及び２０５Ｄ等を、周辺領域における凸部の密度を、画像表示領域１０ａにおける凸部の密度に近付けるという観点で形成するようにしたが、更に、こうした埋め込み用のコンタクトホールを、周辺領域における凸部の分布状況を、画像表示領域１０ａにおける凸部の分布状況に近付けるように形成してもよい。
【０１３８】
画像表示領域１０ａにおける凸部の分布状況、即ち凸部のパターン形状は、複数の画素部の存在に起因していることから、例えば、１つの画素部におけるパターンを単位として、その配列方向に画素ピッチに応じた周期で繰り返されている。このような画像表示領域１０ａにおける凸部の分布状況に、周辺領域における凸部の分布状況を近付けるには、前記ＴＦＴ２１０のコンタクトホール２０５Ｓ及び２０５Ｄ以外にも、駆動回路に形成される多数のコンタクトホールのうちから配線等の埋め込み用とするものを適宜に選択するとよい。尚、本発明の凹部としての埋め込み用コンタクトホールは、形成位置を実施形態に限定されるものではなく、このように、周辺領域における全てのコンタクトホール形成位置を対象としている。
【０１３９】
このように凸部の分布状況を考慮して埋め込み用コンタクトホールを設けると、第３層間絶縁膜４３に対するＣＭＰ処理工程において、その表面全体にわたって安定して研磨を施し、表面の平坦性を更に高めることができる。
【０１４０】
＜２：第２実施形態＞
次に、本発明に係る第２実施形態について説明する。この第２実施形態では、周辺領域の凸部の密度を低減するために、前記コンタクトホール２０５Ｓ及び２０５Ｄ等の代わりに、周辺領域のうち本来的にはコンタクトホールが必要ない領域に、コンタクトホールとして機能しないダミーのコンタクトホールを形成し、そこに配線等を埋め込むようにしている。よって、第２実施形態については、第１実施形態と重複する説明を適宜省略すると共に、第１実施形態との共通箇所には、同一符号を付して示すことにする。
【０１４１】
図１４は、本実施形態に係る周辺領域における主要部を表す平面図であり、図１５は、図１４のＣ−Ｃ´線における断面図である。図１４に示したサンプルホールド回路２００及びシフトレジスタ回路５００は、データ線駆動回路１０１を構成する回路である。そして、画像表示領域１０ａに隣接するサンプルホールド回路２００と、その外側に隣接するシフトレジスタ回路５００との間などの、回路同士の境界には、図示したように電源配線５０１が引き回されている。
【０１４２】
ここでは、電源配線５０１の下地となる膜には、ダミーコンタクトホール５１０が複数開口されており、その内部に電源配線５０１の一部が埋め込まれている。ダミーコンタクトホール５１０の形状は特に限定されないが、例えば、第２層間絶縁膜４２から下地絶縁膜１２までの深さに形成されている。また、その平面的に見た形成領域は、例えば電源配線５０１に沿って分断された複数の溝状とされている。尚、ダミーコンタクトホール５１０の幅は、第１実施形態におけるコンタクトホール２０５Ｓ及び２０５Ｄ等のように配線幅よりも広くしてもよいが、電源配線５０１等の比較的幅が広い配線に対しては、その幅方向の一部を埋め込むように配線幅よりも狭くしてもよい。
【０１４３】
このようなダミーコンタクトホール５１０の深さや平面形状等は、最終的に、周辺領域の凸部の密度を、画像表示領域１０ａの凸部の密度に近付けるように設計されている。
【０１４４】
次に、このような電気光学装置の製造方法について、図１６乃至図２０を参照して説明する。図１６から図２０は、製造プロセスの各工程における電気光学装置の積層構造を、順を追って示す工程図であり、各図の（ａ）は図１５に対応する断面図、（ｂ）は図６に対応した断面図をそれぞれ表している。尚、以下においては、本実施形態の特徴部分である第３層層間絶縁膜４３の形成までの製造工程について詳しく説明することにする。それ以外の工程については、従来と同様に行うことができるので、その説明を適宜省略することとする。
【０１４５】
まず、図１６の工程においては、ＴＦＴアレイ基板１０上に、下地絶縁膜１２から第２層間絶縁膜４２までの各構成要素を形成する。
【０１４６】
次に、図１７の工程においては、層間絶縁膜４１、４２の所定領域に例えば反応性イオエッチング等のドライエッチングにより、コンタクトホールを開口する。即ち、画素部においてはコンタクトホール８１、８８２を開口し、データ線駆動回路１０１においては、ダミーコンタクトホール５１０を開口する。この場合、ダミーコンタクトホール５１０の深さは、第２層間絶縁膜４２から下地絶縁膜１２の上部に及んでいるが、その下に配線等が何ら形成されていないことから、このダミーコンタクトホール５１０によって電源配線５０１が他の配線等と導通することが回避される。
【０１４７】
次に、図１８の工程においては、第２層間絶縁膜４２の所定領域に、アルミニウムからなる膜４１Ａ、窒化チタンからなる膜４１ＴＮをパターン形成し、更に窒化シリコンからなる膜４０１を所定領域にパターン形成する。これにより、画素部には、データ線６ａ、容量配線用中継層６ａ１及び第２中継電極６ａ２が、またデータ線駆動回路１０１には、電源配線５０１が同時一括して形成される。
【０１４８】
これにより、電源配線５０１は、一部が溝状のダミーコンタクトホール５１０の中を延びるように形成される。電源配線５０１のうち、こうしてダミーコンタクトホール５１０の内部に埋め込まれた部分は、高さがＴＦＴ３０等と同程度にまで引き下げられている。このため、電源配線５０１の上層では、その存在に起因する凸部の面積が減少し、周辺領域における凸部の密度が低減されている。
【０１４９】
次に、図１９の工程においては、第３層間絶縁膜４３の前駆膜４３２を、ＴＦＴアレイ基板１０の全面に形成する。この前駆膜４３２の画像表示領域１０ａにおける表面には、データ線６ａ、容量配線用中継電極６ａ１及び第２中継電極６ａ２の高さ、或いは、その更に下に位置するゲート電極３ａ及び中継電極７１９等々の高さに起因した凸部が生じている。
【０１５０】
その一方、前駆膜４３２のデータ線駆動回路１０１における表面には、電源配線５０１のうち、ダミーコンタクトホール５１０に埋め込まれていない部分に起因した凸部が生じている。但し、本実施形態では、ダミーコンタクトホール５１０の形成領域では、電源配線５０１の埋め込みにより、このような凸部が殆ど発生してない状態となっている。よって、周辺領域における凸部の密度は、ダミーコンタクトホール５１０の大きさや個数に応じて低減されており、ここでは、結果的に、画像表示領域１０ａにおける凸部の密度と同等程度とされている。
【０１５１】
次に、図２０の工程においては、前駆膜４３２にＣＭＰ処理を施し、第３層間絶縁膜４３を形成する。前述したように、ダミーコンタクトホール５１０内に電源配線５０１の一部を埋め込むことで、前駆膜４３２の表面では、周辺領域の凸部の密度が、画像表示領域１０ａの凸部の密度に近付けられた状況にある。
【０１５２】
よって、ＣＭＰ処理に関して、前駆膜４３２における画像表示領域１０ａと周辺領域の研磨レートはほぼ同程度となっている。その結果、このＴＦＴアレイ基板１０の表面は、全域にわたって均一に研磨され、ＣＭＰ処理後の表面、即ち第３層層間絶縁膜４３の表面は極めて平坦性の高い平面となる。そのため、画像表示領域１０ａと周辺領域との間においても積層構造の高さに相違が生じ難く、この部分における段差の発生が防止される。
【０１５３】
従って、このようにして製造される電気光学装置では、当該段差が解消又は低減されるので、段差における光の反射によるコントラストむらの発生が抑制され、高品質な画像を表示することが可能となる。
【０１５４】
また、ダミーコンタクトホール５１０をコンタクトホール８１，８８２の形成時に同時一括して形成するようにしたので、工程数を増大させずに済む。
【０１５５】
尚、実際にはコンタクトホールが必要ない電源配線５０１の形成領域に、ダミーコンタクトホール５１０を形成するようにしたので、その形成領域を比較的自由に定めることができる。このようにダミーコンタクトホールは、必要に応じて所望の領域に設けることができ、周辺領域における凸部の密度をより容易に調整可能とする。本実施形態では、ダミーコンタクトホール５１０の下層側には配線等が何ら形成されておらず、その上に形成する電源配線５０１は下層側と導通するおそれがない場合について説明したが、逆に、電源配線等の上の、上層側に配線等が何ら形成されない領域にダミーコンタクトホールを開口するようにしても、ダミーコンタクトホールの上下で導通が起きるのが防止できる。また、このような場合においても、凸部の分布状況を考慮してダミーコンタクトホールを設けるようにすると、第３層間絶縁膜４３に対するＣＭＰ処理工程において、その表面全体にわたって安定して研磨を施し、表面の平坦性を更に高めることができる。
【０１５６】
尚、上記第１及び第２の実施形態はそれぞれ、コンタクトホールに配線又は電子素子の少なくとも一部を埋め込む場合と、ダミーコンタクトホールに配線又は電子素子の少なくとも一部を埋め込む場合の具体例を説明したが、これらは個別に実施する他、同時に実施するようにしてもよい。即ち、駆動回路内に設けられるコンタクトホールを上記コンタクトホール２０５Ｓ及び２０５Ｄのように形成し、その上部において接続される配線を埋め込むと共に、駆動回路内の配線の形成領域にダミーコンタクトホールを形成し、その内部に配線を埋め込む。
【０１５７】
また、上記実施形態では、本発明に係る凹部を層間絶縁膜に形成するようにしたが、本発明に係る凹部として、ＴＦＴアレイ基板１０の表面に溝を形成し、その内部に配線等を埋め込むようにしてもよい。或いは、配線等の上層側に溝を設けることで、配線等の厚みを相殺するようにしてもよい。
【０１５８】
更に、上記実施形態では、周辺回路の形成領域内に凹部を形成する場合について説明したが、それ以外の周辺領域における構造物、例えば、実施形態における配線１０５、及びデータ線駆動回路１０１、外部回路接続端子１０２に対する引き出し線等の各種配線の形成領域を対象として凹部を設けるようにしてもよいことは勿論である。
【０１５９】
＜３：電子機器＞
次に、以上詳細に説明した電気光学装置をライトバルブとして用いた電子機器の一例たる投射型カラー表示装置の実施形態について、その全体構成、特に光学的な構成について説明する。ここに、図２１は、投射型カラー表示装置の図式的断面図である。
【０１６０】
図２１において、第１又は第２実施形態における投射型カラー表示装置の一例たる液晶プロジェクタ１１００は、駆動回路がＴＦＴアレイ基板上に搭載された液晶装置を含む液晶モジュールを３個用意し、それぞれＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロックミラー１１０８によって、ＲＧＢの三原色に対応する光成分Ｒ、Ｇ及びＢに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにそれぞれ導かれる。この際特に、Ｂ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂによりそれぞれ変調された三原色に対応する光成分は、ダイクロックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１６１】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨、あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置の製造方法及び該電気光学装置、並びに、このような電気光学装置を具備してなる電子機器もまた、本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１６２】
【図１】電気光学装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ'断面図である。
【図３】電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素部における各種素子、配線等の等価回路である。
【図４】データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であって、下層部分（図６における符号７０（蓄積容量）までの下層の部分）に係る構成のみを示すものである。
【図５】データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であって、上層部分（図６における符号７０（蓄積容量）を超えて上層の部分）に係る構成のみを示すものである。
【図６】図４及び図５を重ね合わせた場合のＡ−Ａ'断面図である。
【図７】周辺領域上のサンプルホールド回路の構成を示す平面図である。
【図８】図７のＢ−Ｂ'断面図である。
【図９】第１実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程断面図（その１）である。
【図１０】第１実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程断面図（その２）である。
【図１１】第１実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程断面図（その３）である。
【図１２】第１実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程断面図（その４）である。
【図１３】第１実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程断面図（その５）である。
【図１４】周辺領域上のデータ線駆動回路の構成を示す平面図である。
【図１５】図１４のＣ−Ｃ'断面図である。
【図１６】第２実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程断面図（その１）である。
【図１７】第２実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程断面図（その２）である。
【図１８】第２実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程断面図（その３）である。
【図１９】第２実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程断面図（その４）である。
【図２０】第２実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程断面図（その５）である。
【図２１】本発明の電子機器の実施形態である投射型カラー表示装置の一例たるカラー液晶プロジェクタを示す図式的断面図である。
【符号の説明】
【０１６３】
１ａ、２０１ａ…半導体層、２、２０２…ゲート絶縁膜、３ａ、２０３ａ…ゲート電極、９ａ…画素電極、６ａ…データ線、１０ａ…画像表示領域、３０、２０１…ＴＦＴ、４３…第３層間絶縁膜、４００…容量配線、４１〜４４…層間絶縁膜、１０１…データ線駆動回路、２００…サンプルホールド回路、２０４Ｓ…ソース配線、２０４Ｄ…ドレイン配線、２０５Ｓ，２０５Ｄ、２１１…コンタクトホール、２１０…制御線、５００…シフトレジスタ回路、５０１…電源配線、５１０…ダミーコンタクトホール。
【図１】
2005164822.tif 000003
【図２】
2005164822.tif 000004
【図３】
2005164822.tif 000005
【図４】
2005164822.tif 000006
【図５】
2005164822.tif 000007
【図６】
2005164822.tif 000008
【図７】
2005164822.tif 000009
【図８】
2005164822.tif 000010
【図９】
2005164822.tif 000011
【図１０】
2005164822.tif 000012
【図１１】
2005164822.tif 000013
【図１２】
2005164822.tif 000014
【図１３】
2005164822.tif 000015
【図１４】
2005164822.tif 000016
【図１５】
2005164822.tif 000017
【図１６】
2005164822.tif 000018
【図１７】
2005164822.tif 000019
【図１８】
2005164822.tif 000020
【図１９】
2005164822.tif 000021
【図２０】
2005164822.tif 000022
【図２１】
2005164822.tif 000023