(57)【要約】【課題】消費電力の低減および集積率を向上する。【解決手段】オールパスフィルタ回路１は、入力信号が入力される第１端子２と、第１電極と第２電極とを有し、前記第１電極が前記第１端子に接続されたコンデンサ３と、ＭＯＳトランジスタにより構成され、且つ前記第２電極に接続され且つ前記コンデンサから出力された第１信号が入力される入力端子を有し、且つコンダクタンスに基づいて第２信号を出力する電流アンプ回路６と、前記コンダクタンスを制御する制御信号が入力される第２端子５と、ＭＯＳトランジスタにより構成され、且つ前記第２信号と前記入力信号とを加算して第３信号を出力する加算回路７とを具備する。【選択図】      図１
2005102187.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が入力される第１端子と、
第１電極と第２電極とを有し、前記第１電極が前記第１端子に接続されたコンデンサと、
ＭＯＳトランジスタにより構成され、且つ前記第２電極に接続され且つ前記コンデンサから出力された第１信号が入力される入力端子を有し、且つコンダクタンスに基づいて第２信号を出力する電流アンプ回路と、
前記コンダクタンスを制御する制御信号が入力される第２端子と、
ＭＯＳトランジスタにより構成され、且つ前記第２信号と前記入力信号とを加算して第３信号を出力する加算回路と
を具備することを特徴とするオールパスフィルタ回路。
【請求項２】
前記電流アンプ回路は、接地電位と前記入力端子との間に接続され、且つ前記制御信号に基づいて変化する抵抗値を有する抵抗回路を含むことを特徴とする請求項１記載のオールパスフィルタ回路。
【請求項３】
前記電流アンプ回路は、電流インバータ回路から構成され、
前記電流インバータ回路は、前記抵抗回路の抵抗値に対応する入力インピーダンスを有し、且つ前記第１信号を反転して前記第２信号を出力することを特徴とする請求項２記載のオールパスフィルタ回路。
【請求項４】
前記電流インバータ回路は、
第１ドレイン、第１ゲート及び第１ソースを有し、前記第１ドレインと前記第１ゲートとは接続され、前記第１ソースは接地され、前記第１ドレインは前記コンデンサの前記第２電極に接続された第１ＭＯＳトランジスタと、
第２ドレイン、第２ゲート及び第２ソースを有し、前記第２ゲートは前記第１ゲートに接続され、前記第２ソースは接地された第２ＭＯＳトランジスタと、
カレントミラー回路により構成され、且つ前記第１及び第２ＭＯＳトランジスタにドレイン電流を供給する第１電流源と、
前記第１ＭＯＳトランジスタと前記第１電流源との間に直列に接続され、且つ前記第２端子に接続された第３ゲートを有し、且つ前記入力インピーダンスを制御する第３ＭＯＳトランジスタと、
前記第２ＭＯＳトランジスタと前記第１電流源とを接続し、且つ前記第２信号を出力する第１ノードと
を含むことを特徴とする請求項３記載のオールパスフィルタ回路。
【請求項５】
前記加算回路は、前記入力信号が入力され且つ前記入力信号に対応する第４信号を出力するバッファ回路を含み、且つ前記第２信号と前記第４信号とを加算することを特徴とする請求項３又は４記載のオールパスフィルタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フィルタ回路に係り、特に群遅延を制御するオールパスフィルタ回路に関する。
【背景技術】
【０００２】
近年、フィルタの高性能化の要求が強くなっている。この際、特に問題となるのが消費電力や回路の集積率である。しかし、消費電力の低減や集積率の向上を行うことにより、フィルタ特性の劣化、例えばノイズ性能の劣化が問題となる。
【０００３】
ところで、一次のオールパスフィルタの伝達関数は以下の式で表すことができる。なお、式（１）は、ローパスフィルタ（以下、ＬＰＦ）を用いてオールパスフィルタを構成した場合の伝達関数Ｈ１(s)である。式（２）は、ハイパスフィルタ（以下、ＨＰＦ）を用いてオールパスフィルタを構成した場合の伝達関数Ｈ２(s)である。“ｓ”は、“ｊω”である。“ｊ”は、虚数単位である。
【数１】
2005102187.tif 000003
【０００４】
【数２】
2005102187.tif 000004
【０００５】
ここで、式（１）内のＬＰＦ（ｓ）と式（２）内のＨＰＦ（ｓ）とは、それぞれローパスフィルタＬＰＦとハイパスフィルタＨＰＦとの伝達関数である。
【０００６】
また、ω０は、次式で表される。
【数３】
2005102187.tif 000005
【０００７】
ここで、Ｃは容量値、Ｒは抵抗値を表す。また、式（１）、（２）のそれぞれの伝達関数による群遅延量τは、次式で表される。
【数４】
2005102187.tif 000006
【０００８】
式（１）又は式（２）に示した伝達関数を有するオールパスフィルタでは、ω０を制御することにより帯域内の群遅延量を制御することが可能である。したがって、ＩＣ（Integrated Circuit）内蔵のオールパスフィルタの場合、可変抵抗を用いてω０を制御することで、群遅延量τを制御することができる。
【０００９】
ＩＣ内蔵のオールパスフィルタは、例えば、電流アンプ（ｇｍアンプ）にギルバート回路を用いて構成される。そして、ギルバート回路に制御信号を供給することによって、ギルバート回路を可変ｇｍアンプとして用いる。或いは、可変抵抗にＭＯＳリニアを応用した回路を用いてオールパスフィルタを構成する。このようなオールパスフィルタは、帯域内群遅延を周波数に関係なく一定に保つために、所定の群遅延量を有する回路を多段接続している。
【００１０】
また、この種の関連技術として、ＩＣ内蔵に適したオールパスフィルタが開示されている（非特許文献１参照）。
【００１１】
ところが、ギルバート回路は、入力信号の圧縮或いは伸張を行う。よって、オールパスフィルタは、ノイズ特性が劣化する。このノイズの問題を回避するためには、ある程度の電流増加は避けられない。また、オールパスフィルタを多段接続した場合は、消費電力が増大してしまう。
【００１２】
一方、ＭＯＳリニアを応用した回路では、ＯＴＡ(Operational Trans-conductance Amplifier)を用いた構成が考えられる。この場合はＭＯＳトランジスタの二次歪を改善するために、入力を差動変換する必要がある。これにより、回路規模が増大する。
【００１３】
また、上記関連技術において、電流インバータ回路を用いているため、上記オールパスフィルタに入力する信号を電圧電流変換する必要がある。バイポーラトランジスタと違い、ＭＯＳトランジスタの動作から歪無く電圧電流変換するのは難しい。ただし、ＢｉＣＭＯＳプロセスを用いれば、電圧電流変換回路を含む上記フィルタを構成できる。
【００１４】
上記ＢｉＣＭＯＳプロセスを用いた場合には、ＭＯＳプロセスに比べてプロセスコストが高価であるため、チップコストの上昇をまねく。さらに、ＭＯＳプロセスを用いた場合、前述したように電圧電流変換回路の構成が困難であり、このような回路を構成できたとしても相当の回路規模になってしまう。したがって、チップ面積の増大は避けられず、チップコストの上昇をまねく。
【００１５】
また、上記関連技術において、出力信号を電圧として取り出すためには、当該フィルタの出力信号を電流電圧変換する必要がある。そのため、回路構成としては、（電圧電流変換回路＋オールパスフィルタ＋電流電圧変換回路）となる。このような回路では、電圧電流変換と電流電圧変換の２つの回路が必要となるため、回路規模が増大する。
【００１６】
また、制御フィルタ部は、電流伝送のため出力が高インピーダンスである。よって他回路からの外乱を受けやすい。したがって、多機能ＩＣの場合は、レイアウト設計に十分注意する必要があるため、レイアウト設計が困難になる。
【非特許文献１】KLAAS BULT et al.,“A CMOS Analog Continuous-Time Delay Line with Adaptive Delay-time Control”,IEEE J.Solid-State Circuits,vol.SC-23,no.3,pp.759-766,June 1988
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明は、消費電力の低減および集積率の向上が可能であり、且つノイズ特性の向上が可能なオールパスフィルタ回路を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明の一視点に係るオールパスフィルタ回路は、入力信号が入力される第１端子と、第１電極と第２電極とを有し、前記第１電極が前記第１端子に接続されたコンデンサと、ＭＯＳトランジスタにより構成され、且つ前記第２電極に接続され且つ前記コンデンサから出力された第１信号が入力される入力端子を有し、且つコンダクタンスに基づいて第２信号を出力する電流アンプ回路と、前記コンダクタンスを制御する制御信号が入力される第２端子と、ＭＯＳトランジスタにより構成され、且つ前記第２信号と前記入力信号とを加算して第３信号を出力する加算回路とを具備する。
【発明の効果】
【００１９】
本発明によれば、消費電力の低減および集積率の向上が可能であり、且つノイズ特性の向上が可能なオールパスフィルタ回路を提供することができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００２１】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るオールパスフィルタ（ＡＰＦ）１の構成を示す概念図である。ＡＰＦ１は、一次フィルタである。ＡＰＦ１には、外部から入力信号ｖｉが入力される。ＡＰＦ１は、入力信号ｖｉの群遅延を制御する。入力信号ｖｉは、電圧信号からなる。なお、以下の説明において、信号を表す小文字の“ｖ”は、電圧の信号成分（交流成分）を表す。小文字の“ｉ”は、電流の信号成分を表す。大文字の“Ｉ”は、直流成分と交流成分とを含む電流を表す。すなわち、電流Ｉには、電流ｉが含まれる。
【００２２】
ＡＰＦ１は、入力端子２、コンデンサ３、制御端子５、電流アンプ回路６、加算回路７及び出力端子８を備えている。入力端子２には、入力信号ｖｉが入力される。
【００２３】
電流アンプ回路６は、ＭＯＳトランジスタを用いた回路からなるシングル構成の反転アンプである。電流アンプ回路６は、入力端子６ａ、出力端子６ｂ及び制御端子６ｃを備えている。制御端子６ｃには、制御端子５を介して、電流アンプ回路６の相互コンダクタンスｇｍ１を制御するための制御電圧ＶＣが入力される。
【００２４】
コンデンサ３の一方の電極は、入力端子２に接続されている。コンデンサ３の他方の電極は、電流アンプ回路６の入力端子６ａに接続されている。電流アンプ回路６の出力端子６ｂは、ノードＮ１を介して加算回路７に接続されている。また、入力端子２は、加算回路７に接続されている。加算回路７は、ＭＯＳトランジスタにより構成される。加算回路７の出力は、出力端子８に接続されている。
【００２５】
次に、このように構成されたＡＰＦ１の動作を説明する。入力信号ｖｉは、コンデンサ３を介して電流アンプ回路６に入力される。電流アンプ回路６は、コンデンサ３から出力された信号を相互コンダクタンスｇｍ１に基づいて反転する。なお、前述したように、コンダクタンスｇｍ１は、制御電圧ＶＣにより制御される。コンデンサ３に入力された入力信号ｖｉの時定数は、コンデンサ３の容量値と電流アンプ回路６の入力インピーダンスとにより設定される。
【００２６】
加算回路７は、入力信号ｖｉと電流アンプ回路６から出力された信号とを加算する。この加算された信号は、出力信号ｖｏとして出力端子８から出力される。
【００２７】
図２は、図１に示したＡＰＦ１の具体的構成例を示す回路図である。ＡＰＦ１は、コンデンサ３と電流インバータ回路１１とバッファ回路１２とから構成される。電流インバータ回路１１は、電流アンプ回路６に対応する。バッファ回路１２は、加算回路７に対応する。コンデンサ３と電流インバータ回路１１とは、ハイパスフィルタＨＰＦを構成している。
【００２８】
先ず、電流インバータ回路１１について説明する。電流インバータ回路１１は、Ｎ型ＭＯＳトランジスタＭ１と、Ｎ型ＭＯＳトランジスタＭ２と、Ｎ型ＭＯＳトランジスタＭ３と、電流源１３と、電流源１４とにより構成される。なお、トランジスタＭ１とＭ２とは、略同一のＷ／Ｌ比を有する。“Ｗ”はチャネル幅、“Ｌ”はチャネル長を表す。電流源１３と電流源１４とは、ＭＯＳトランジスタを用いたカレントミラー回路により構成される。電流源１３と電流源１４とは、夫々電源電圧Ｖｃｃに接続されている。
【００２９】
トランジスタＭ１のゲートは、制御端子５に接続されている。トランジスタＭ１のドレインは、電流源１３に接続されている。トランジスタＭ１のソースは、トランジスタＭ２のドレインに接続されている。
【００３０】
トランジスタＭ２とＭ３とは、カレントミラー回路により構成されている。トランジスタＭ２のドレインは、コンデンサ３の他方の電極に接続されている。また、トランジスタＭ２のドレインとゲートとは、接続されている。トランジスタＭ２のソースは、接地されている。
【００３１】
トランジスタＭ３のドレインは、ノードＮ１を介して電流源１４に接続されている。トランジスタＭ３のゲートは、トランジスタＭ２のゲートに接続されている。トランジスタＭ３のソースは、接地されている。
【００３２】
電流インバータ回路１１は、トランジスタＭ２とＭ３とで構成されるカレントミラー回路と電流源１３と電流源１４とで構成されるカレントミラー回路とにより、コンデンサから入力される入力電流Ｉｉを反転して出力電流Ｉｏを出力する。この出力電流Ｉｏは、ノードＮ１から出力される。
【００３３】
電流インバータ回路１１の入力インピーダンスＺｉは、トランジスタＭ２とＭ３とにより決まる。以下、入力インピーダンスＺｉを式を用いて説明する。
【００３４】
トランジスタＭ１を流れる電流をＩ１とすると、トランジスタＭ２を流れる電流Ｉ２は、次式で表される。
【数５】
2005102187.tif 000007
【００３５】
電流Ｉ１とＩ２とは、次式で表される。
【数６】
2005102187.tif 000008
【００３６】
【数７】
2005102187.tif 000009
【００３７】
制御電圧ＶＣは、次式で表される。
【数８】
2005102187.tif 000010
【００３８】
ここで、“ｋ”はＭＯＳトランジスタのＷ／Ｌ比に比例した定数である。Vgs1とVgs2とは、夫々ＭＯＳトランジスタＭ１とＭ２とのゲート−ソース間電圧である。Ｖｔは、ＭＯＳトランジスタのスレッショルド電圧である。制御電圧ＶＣは、トランジスタＭ３のゲート制御電圧である。
【００３９】
式（５），（６），（７）からＩｉは、次式で表される。
【数９】
2005102187.tif 000011
【００４０】
よって、式（８），（９）からＩｉは、で表される。
【数１０】
2005102187.tif 000012
【００４１】
さらに、式（１０）からVgs2は、で表される。
【数１１】
2005102187.tif 000013
【００４２】
よって、電流インバータ回路１１の入力インピーダンスＺｉは、次式で表される。
【数１２】
2005102187.tif 000014
【００４３】
式（１２）より、電流インバータ回路１１の入力インピーダンスＺｉは、制御電圧ＶＣにより制御されることが明らかである。図３は、電流インバータ回路１１の概念図である。電流インバータ回路１１の入力インピーダンスＺｉは、可変抵抗回路４の抵抗値Ｒに置き換えることができる。このとき、電流アンプ回路６の相互コンダクタンスｇｍ１は、“−１／Ｒ”となる。抵抗値Ｒは、制御電圧ＶＣにより可変される。
【００４４】
次に、バッファ回路１２について説明する。バッファ回路１２は、Ｎ型ＭＯＳトランジスタＭ４と、Ｎ型ＭＯＳトランジスタＭ５と、電流源１５と、電流源１６と、電流源１７とにより構成される。なお、トランジスタＭ４とＭ５とは、略同一のＷ／Ｌ比を有する。電流源１５と電流源１６とは、ＭＯＳトランジスタを用いたカレントミラー回路により構成される。電流源１５と電流源１６とは、夫々電源電圧Ｖｃｃに接続されている。
【００４５】
トランジスタＭ４のゲートは、入力端子２に接続されている。トランジスタＭ４のドレインは、電流源１５に接続されている。トランジスタＭ４のソースは、電流源１７に接続されている。トランジスタＭ５のドレインは、ノードＮ２を介して電流源１６に接続されている。トランジスタＭ５のドレインとゲートとは、接続されている。トランジスタＭ５のゲートは、出力端子８に接続されている。トランジスタＭ５のソースは、電流源１７に接続されている。電流源１７は、制御電圧ＶＣに比例した電流を出力する。
【００４６】
バッファ回路１２は、ＭＯＳリニアを応用した一般的なバッファアンプである。バッファ回路１２は、トランジスタＭ４のゲートが入力である。また、ダイオード接続されているトランジスタＭ５のゲートが出力である。トランジスタＭ５のゲートから出力される出力信号をｖｙとすると、バッファ回路１２の伝達関数Ｈ３(s)は、次式で表される。
【数１３】
2005102187.tif 000015
【００４７】
また、バッファ回路１２のノードＮ２は、電流インバータ回路１１のノードＮ１と接続されている。すなわち、バッファ回路１２は、入力信号ｖｉと電流インバータ回路１１の信号電流ｉｏとを加算する加算回路としての動作を行う。図４は、バッファ回路１２の概念図である。なお、トランジスタＭ２，Ｍ３，Ｍ４，Ｍ５は、例えば略同一のＷ／Ｌ比を有するものとする。
【００４８】
電流アンプ回路１２ａは、シングル構成の同相アンプである。電流アンプ回路１２ａは、相互コンダクタンスｇｍ２（＝２／Ｒ）を有する。可変抵抗回路１２ｂの抵抗値は、“２Ｒ”である。なお、バッファ回路１２で用いた抵抗値Ｒは、電流インバータ回路１１で用いた抵抗値Ｒに対応する。よって、相互コンダクタンスｇｍ２と可変抵抗回路１２ｂの抵抗値２Ｒとは、出力電流Ｉｏにより制御される。
【００４９】
電流アンプ回路１２ａは、ｇｍ２に基づいて信号電流を出力する。電流アンプ回路１２ａの信号電流は、ノードＮ２にて電流インバータ回路１１の信号電流ｉｏと加算される。可変抵抗回路１２ｂは、ダイオード接続されたトランジスタＭ５に対応する。上記加算された信号電流は、可変抵抗回路１２ｂにより電流電圧変換されて出力信号ｖｏとなる。
【００５０】
次に、ＡＰＦ１の伝達関数について説明する。ＡＰＦ１の伝達関数は、バッファ回路１２の伝達関数と、コンデンサ３を含めた電流インバータ回路１１の伝達関数との和となる。ここで、電流インバータ回路１１の入力インピーダンスＺｉとコンデンサ３の容量値Ｃ１とから算出されるＡＰＦ１の入力インピーダンスＺは、次式で表される。
【数１４】
2005102187.tif 000016
【００５１】
よって、コンデンサ３を介して電流インバータ回路１１に入力される信号電流を“ｉｉ”とすると、電流インバータ回路１１から出力される信号電流ｉｏは、次式で表される。
【数１５】
2005102187.tif 000017
【００５２】
信号電流ｉｏは、バッファ回路１２のトランジスタＭ５のドレインに入力することにより、電流電圧変換される。このとき、バッファ回路１２には、制御電圧ＶＣに比例した電流がバイアス電流として電流源１７により供給されている。よって、トランジスタＭ５のインピーダンスＺＭ５は、次式で表される。
【数１６】
2005102187.tif 000018
【００５３】
よって、信号電流ｉｏが電圧変換された信号電圧ｖＨＰＦ（すなわち、コンデンサ３と電流インバータ回路１１とにより構成されるハイパスフィルタＨＰＦから出力された信号）は、次式で表される。
【数１７】
2005102187.tif 000019
【００５４】
出力信号ｖｏは、入力信号ｖｉと信号電圧ｖＨＰＦとを加えた値になる。よって、出力信号ｖｏは、次式で表される。
【数１８】
2005102187.tif 000020
【００５５】
よって、オールパスフィルタＡＰＦ１の伝達関数ＡＰＦ（ｓ）は、次式で表される。
【数１９】
2005102187.tif 000021
【００５６】
式（１９）は、式（２）に−１をかけたものと等しくなる。実際の回路動作においては、位相回転が式（２）と逆になるだけであり、群遅延量および利得は同じ結果となる。
【００５７】
以上詳述したように本実施形態では、コンデンサ３と電流インバータ回路１１とにより構成されるハイパスフィルタＨＰＦと、バッファ回路１２とを備える。そして、電流インバータ回路１１に入力される制御電圧ＶＣにより電流インバータ回路１１の入力インピーダンスを可変し、この入力インピーダンスとコンデンサ３の容量値とから決定される時定数を制御する。また、電流インバータ回路１１は、コンデンサ３から入力される信号を反転させてバッファ回路１２に出力する。また、バッファ回路１２は、電流インバータ回路１１から出力される信号を電圧に変換して入力信号ｖｉと加算するようにしている。
【００５８】
したがって本実施形態によれば、電流インバータ回路１１と加算回路として動作するバッファ回路１２とにより、オールパスフィルタを構成することができる。
【００５９】
また、ＭＯＳトランジスタを用いてオールパスフィルタを構成しているので、入力信号の圧縮や伸張が行われない。よって、ノイズ特性を向上することができる。さらに、ノイズ特性を向上するために電流を増加する必要がないため、消費電力を低減できる。
【００６０】
また、電圧による入出力回路構成となるため、外乱に強くなる。これにより、レイアウト設計が容易になる。また、電圧電流変換や電流電圧変換を簡単な回路で構成できるため、回路規模を小さくでき、集積率の向上が可能となる。同時に、集積率の上昇に伴うノイズ特性の劣化を低減することができる。また、ＡＰＦ１をＭＯＳトランジスタで構成できるため、コストの低減が可能である。
【００６１】
なお、図２において、オールパスフィルタＡＰＦ１をＮＭＯＳトランジスタにより構成しているが、ＰＭＯＳトランジスタにより構成しても同様に実施可能である。
【００６２】
（第２の実施形態）
第２の実施形態は、電流インバータ回路２１の出力電流を第１の実施形態の電流インバータ回路１１の２倍にし、バッファ回路２２の出力インピーダンスをバッファ回路１２の１／２にしてＡＰＦ２０を構成したものである。
【００６３】
図５は、本発明の第２の実施形態に係るＡＰＦ２０の構成を示す回路図である。Ｎ型ＭＯＳトランジスタＭ６は、トランジスタＭ１の２倍のＷ／Ｌ比を有する。すなわち、トランジスタＭ６のドレイン電流は、トランジスタＭ１のドレイン電流の２倍になる。また、電流源１８は、電流源１３の２倍の電流を供給する。よって、電流インバータ回路２１が出力する信号電流ｉｏ´は、電流インバータ回路１１が出力する信号電流ｉｏの２倍になる。信号電流ｉｏ´は、次式で表される。
【数２０】
2005102187.tif 000022
【００６４】
また、トランジスタＭ７とＭ８とは、トランジスタＭ５（或いは、ＭＯＳトランジスタＭ４）の２倍のＷ／Ｌ比を有する。よって、トランジスタＭ８のインピーダンスＺＭ８は、トランジスタＭ５のインピーダンスＺＭ５の１／２になる。よって、トランジスタＭ８のインピーダンスＺＭ８は、次式で表される。
【数２１】
2005102187.tif 000023
【００６５】
よって、式（２０），（２１）の関係から式（１７）と同じ関係を得ることができる。したがって、ＡＰＦ２０の伝達関数は、式（１９）と同じ伝達関数になる。
【００６６】
したがって本実施形態によれば、トランジスタのＷ／Ｌ比を変化させても上記第１の実施形態で示したＡＰＦ１の伝達関数と同じ伝達関数を得ることができる。
【００６７】
なお、本第２の実施形態におけるＷ／Ｌ比は一例である。信号電圧ｖＨＰＦが変化しない範囲でトランジスタＭ６と、トランジスタＭ７及びトランジスタＭ８とのＷ／Ｌ比を変更可能である。すなわち、トランジスタＭ６がトランジスタＭ１の任意数倍のＷ／Ｌ比を有し、一方トランジスタＭ７とＭ８とが、トランジスタＭ４とＭ５との上記任意数倍のＷ／Ｌ比を有してもよい。
【００６８】
この発明は、上記実施形態に限定されるものではなく、その他、本発明の要旨を変更しない範囲において種々変形して実施可能である。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１の実施形態に係るオールパスフィルタ１の構成を示す概念図。
【図２】図１に示したＡＰＦ１の具体的構成例を示す回路図。
【図３】図２に示した電流インバータ回路１１の概念図。
【図４】図２に示したバッファ回路１２の概念図。
【図５】本発明の第２の実施形態に係るオールパスフィルタ２０の構成を示す回路図。
【符号の説明】
【００７０】
１，２０…オールパスフィルタ、２…入力端子、３…コンデンサ、４…可変抵抗回路、５…制御端子、６…電流アンプ回路、７…加算回路、８…出力端子、１１，２１…電流インバータ回路、１２，２２…バッファ回路、１２ａ…電流アンプ回路、１２ｂ…可変抵抗回路、１３，１４，１５，１６，１７，１８…電流源、Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６，Ｍ７，Ｍ８…Ｎ型ＭＯＳトランジスタ、Ｎ１，Ｎ２…ノード。
【図１】
2005102187.tif 000024
【図２】
2005102187.tif 000025
【図３】
2005102187.tif 000026
【図４】
2005102187.tif 000027
【図５】
2005102187.tif 000028