(57)【要約】【課題】  記憶素子自身が確実に読み出し回数を制限すること。【解決手段】  ホールＨ内の全ての電荷ｅがなくなることで読み出しができないようキャパシティＣに対する電荷の集積量が規制される。従って、ホールＨ内に電荷ｅが存在する限り読み出しが可能でデータが消滅せず、不揮発性メモリを構成する。ホールＨとしては、例えばＮ回の読み出しで電荷ｅを放出し尽くせるようＮ個の電荷量だけ蓄積し得る大きさに形成され、一回読み出されて電荷ｅが一個取り出されると、もう一回分の電荷ｅを集積できるよう書き込み可能な状態になり、残り二回分の電荷ｅを放出できるよう読み出し可能な状態となり、この状態で二回の読み出しが繰返し行われて空になり、読み出しができなくなる。【選択図】  図１
2005050488.tif 000002
【特許請求の範囲】
【請求項１】
電圧印加によって電荷蓄積用のキャパシティに書き込みかつ読み出しするようにした記憶素子において、
前記キャパシティに対する書き込み量若しくは書き込み回数と、読み出し量若しくは読み出し回数とを、予め記憶素子自体に設けられた制限回路によってそれぞれ制限することを特徴とする記憶素子の読み出し規制方法。
【請求項２】
電圧印加によって電荷蓄積用のキャパシティに書き込みかつ読み出しするようにした記憶素子であって、
前記キャパシティに対する書き込み量若しくは書き込み回数と、読み出し量若しくは読み出し回数とをそれぞれ制限する制限回路を備えていることを特徴とする記憶素子。
【請求項３】
請求項２記載の記憶素子において、
前記制限回路は、前記キャパシティに対する電荷の蓄積量を制御する書き込み制御部と、前記キャパシティから放出される電荷の放出量を制御する読み出し制御部と、電荷の放出量を判定すると共に、その放出量の大きさに基づいて電荷量の放出か否かを判定する判定手段とを有していることを特徴とする記憶素子。
【発明の詳細な説明】
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、記憶素子と、該記憶素子の読み出し規制方法に係り、特に、ＩＣメモリやフラッシュメモリなどに利用して、それらからデータの書き込みと読み出しとを制限させるのに好適な技術に関する。
【背景技術】
【０００２】  記憶素子は、電子機器に搭載されており、データを書き込んだり読み出したりすることで、電子機器が種々の処理を行えるようになっている。ところが、今日存在している記憶素子は、データの書き込み回数や読み出し回数を制限する場合、記憶素子とは別個に設けられた制限回路によって行われている。例えば、制限回路は、記憶素子からの読み出し時、その読み出し回数をカウントすることで読み出しを規制するようになっていたり、或いは論理的な制限をかけることで、規制するようにしているものもある。
【発明が解決しようとする課題】
【０００３】  このように、従来の記憶素子は、それ自体が読み出しを制限するのではなく、別個に設けられた制限回路がカウントしたりすることで、データアクセスが制限されるようになっている。
しかしながら、書き込まれたデータが記憶素子のキャパシティ内に残存している状態であると、その記憶素子が電子機器から取り外されてしまうと、記憶素子からデータが不用意に読み込まれてしまうばかりでなく、その読み込み回数も制限されなくなってしまうという問題があった。
そのため、記憶素子を処分しようとした場合、データをいちいち完全に消去しなければならず、手間がかかるという実状があった。
【０００４】  本発明の目的は、上記従来技術の問題点に鑑み、記憶素子自身が確実に読み出し回数を制限することができる記憶素子及びその読み出し規制方法を提供することにある。
【課題を解決するための手段】
【０００５】  上記課題を解決するため、本発明の請求項１に係る発明は、電圧印加によって電荷蓄積用のキャパシティに書き込みかつ読み出しするようにした記憶素子において、前記キャパシティに対する書き込み量若しくは書き込み回数と、読み出し量若しくは読み出し回数とを、予め記憶素子自体に設けられた制限回路によってそれぞれ制限することを特徴とする。
【０００６】  本発明に係る記憶素子の読み出し規制方法によれば、キャパシティに対する書き込み量（若しくは書き込み回数）を制限すると共に、読み出し量（若しくは読み出し回数）を制限するので、例えばＮ回或いはＮ人へデータ転送を行った場合には、キャパシティ内の電荷が放出されてしまい、電荷が全てなくなるので、データが不用意に読み出されるおそれを防ぐことができるばかりでなく、たとえわずかな量の電荷が残っていたとしても、データの漏洩を極力抑えることができ、データの漏出防止を良好に行うことが可能となる。
【０００７】  請求項２に係る発明は、電圧印加によって電荷蓄積用のキャパシティに書き込みかつ読み出しするようにした記憶素子であって、前記キャパシティに対する書き込み量若しくは書き込み回数と、読み出し量若しくは読み出し回数とをそれぞれ制限する制限回路を備えていることを特徴とする。
【０００８】  本発明に係る記憶素子によれば、制限回路により、キャパシティに対する書き込み量（若しくは書き込み回数）を制限すると共に、読み出し量（若しくは読み出し回数）を制限するので、データが不用意に読み出されるおそれを防ぐことができるばかりでなく、たとえわずかな量の電荷が残っていたとしても、データの漏洩を極力抑えることができ、データの漏出防止を良好に行うことが可能となる結果、上記請求項１に係る発明を的確に実施することができる。
【０００９】  請求項３に係る発明は、請求項２記載の記憶素子において、前記制限回路は、前記キャパシティに対する電荷の蓄積量を制御する書き込み制御部と、前記キャパシティから放出される電荷の放出量を制御する読み出し制御部と、電荷の放出量を判定すると共に、その放出量の大きさに基づいて電荷量の放出か否かを判定する判定手段とを有していることを特徴とする。
【００１０】  本発明に係る記憶素子によれば、前記書き込み制御部と前記読み出し制御部と前記判定手段とを有して制限回路を構成したので、キャパシティに対する電荷の蓄積量を規制して書き込み量と書き込み回数との双方を制限でき、しかもその電荷が完全に放出されるまで読み出し可能にすると共に、電荷が放出し尽くした時点で、読み出し不可とすることができるのに加え、制限回路が記憶素子自体に設けられているので、データの読み出しを確実に制限することができ、データの不用意な漏出防止効果を的確に実現できる。
【発明を実施するための最良の形態】
【００１１】  以下、本発明の実施の形態を、図面に基づいて説明する。図は本発明の一実施の形態に係る記憶素子の読み出し規制方法を示す原理説明図である。
この記憶素子は、ＩＣメモリやフラッシュメモリに適用したものであって、図１（ａ）に示すように、電荷ｅを蓄積できるホールＨが設けられている。このホールＨは、いわゆる電荷蓄積用のキャパシティＣを構成しており、データを書き込むことでここに電荷ｅが集積され、またデータが読み出されることでその電荷ｅを放出させるようになっている。【００１２】  そして、本発明に係る記憶素子の読み出し規制方法は、ホールＨ内の全ての電荷ｅがなくなることで、読み出しができないようにしたものであって、キャパシティＣに対する電荷の集積量が規制されるようになっている。
従って、ホールＨ内に図１（ａ）及び（ｂ）に示すように電荷ｅが存在する限り、読み出しが可能となってデータが消滅することがないものであって、電荷一個一個を封じ込むのでＤＲＡＭと異なり、いわゆる不揮発性メモリを構成している。なお、ホールＨに対する電荷ｅの集積及び放出は電圧印加によって行われる。【００１３】  そのため、電荷蓄積用のキャパシティＣをなすホールＨとしては、例えばＮ回（図では三回分）の読み出しで電荷ｅを放出し尽くせるよう、Ｎ個の電荷量だけ蓄積し得る大きさに予め形成されている。そして、図１（ｂ）に示すように、そのホールＨから一回読み出されることで電荷ｅが一個取り出されると、もう一回分の電荷ｅを集積させることができるよう書き込みが可能な状態になると共に、残り二回分の電荷ｅを放出できるよう読み出しが可能な状態となり、この状態で二回の読み出しが繰り返し行われることで、図１（ｃ）に示すようにホールＨ内が空になり、これによって、読み出しができないような状態となる。
このようにホールＨ内に集積される電荷ｅの量を規制することで、書き込み回数のみならず、読み込み回数も規制されることとなる。【００１４】  このように、記憶素子に対する読み出し量若しくは読み出し回数を制限すると、Ｎ回或いはＮ人へデータ転送を行った場合、ホールＨ内の電荷ｅが放出されてしまい、電荷ｅが全くなくなるので、電子機器に設けられた専用の規制回路を用いなくとも、データが不用意に読み出されるのを防止することが可能になり、たとえわずかな量の電荷が残っていたとしても、データの不用意な漏洩を極力抑えることができる。そのため、記憶素子を処分するため、電子機器から記憶素子が取り出されたとき、ホールＨに電荷ｅが残っていない状態では、記憶素子内のデータを処分することが不要になるので、それだけ記憶素子を処分する労力を省くことができる。【００１５】  図２は、記憶素子の内部構成を等価的に表した回路図である。
図２において、符号１０は記憶素子、１１はその記憶素子内に設けられた電荷蓄積用のキャパシティ（Ｃ）を示している。このキャパシティ１１の入力ライン１２にスイッチ１３が接続されると共に、そのスイッチ１３の開閉をリレー部１５によって制御する書き込み制御部１４が設けられている。【００１６】  そして、例えば１パルス（１ビット）の書き込み信号Ｗが書き込み制御部１４に入力されると、該制御部１４のリレー部１５によって規定された時間分だけスイッチ１３がオンし、その間に入力ライン１２から電荷がキャパシティ１１に蓄積されるようになっている。その蓄積された電荷の分だけ読み出し回数が決定されることとなる。書き込み制御部１４は、設定された時間分だけキャパシティ１１に対する電荷の蓄積が可能となるように規制するものであり、その時間は適宜設定されるようになっている。【００１７】  一方、キャパシティ１１の送出ライン１６には、スイッチ１７を介してサンプルホールド回路１８が接続され、その出力部にコンパレータ１９が接続され、またスイッチ１７の開閉をリレー部２１によって制御する読み出し制御部２０が設けられている。読み出し制御部２０も、設定された時間分だけキャパシティ１１からの電荷の放出が可能となるように規制するものであり、その時間が適宜設定されるようになっている。【００１８】  そして、読み出し信号Ｒが読み出し制御部２０に入力されると、該制御部２０のリレー部２１によって規定された時間分だけスイッチ１７がオンし、キャパシティ１１内の電荷が放出される。その際、キャパシティ１１から放出される電荷がサンプルホールド回路１８に取り込まれ、その取り込まれた電荷量（大きさ）がコンパレータ１９によって比較され、その結果、しきい値より大きい（論理１）と電荷の放出量がカウントされ、小さい（論理０）とカウントされないようになっている。つまり、換言すれば、データの読み出される回数がカウントされるようになっている。【００１９】  従って、本実施形態の記憶素子１０は、上述したように、キャパシティ１１に対する電荷の蓄積量を制御する書き込み制御部１４と、キャパシティ１１から放出される電荷の放出量を制御する読み出し制御部２０と、電荷の放出量を判定すると共に、その放出量の大きさに基づいて電荷量の放出か否かを決定するサンプルホールド回路１８及びコンパレータ１９からなる判定手段とを有して制限回路を構成することができる。【００２０】  そして、この制限回路によれば、キャパシティ１１に対する電荷の蓄積量を規制して書き込み量と書き込み回数との双方を制限でき、しかも電荷がキャパシティ１１から完全に放出されるまで読み出し可能にし、また電荷が放出し尽くした時点で、読み出し不可とすることができるのに加え、制限回路が記憶素子自体に設けられているので、従来のように記憶素子と別個に制限回路が設けられるものに比較すると、記憶素子自体がデータの読み出しを確実に制限することができ、データの不用意な漏出防止効果を的確に実施することができる。【００２１】  なお、図２に示す本実施の形態において、制限回路内の書き込み制御回路１４のリレー部１５及びスイッチ１３と、読み出し制御回路２０のリレー部２１及びスイッチ１７（図２に鎖線にて示す部分）などは半導体素子で構成することもできるので、制限回路の具体的構成例は、図示例に限定されるものではなく、要は、初期の機能を有するものであればよい。
また、本実施の形態では、ＩＣメモリやフラッシュメモリの記憶素子に適用した例を示したが、これに限らず、データを格納し得る全てのストレージ素子に適用することで本発明を実現することができる。
【発明の効果】
【００２２】  以上説明したように、本発明によれば、キャパシティに対する書き込み量（若しくは書き込み回数）を制限すると共に、読み出し量（若しくは読み出し回数）を制限するように構成したので、データが不用意に読み出されるおそれを防ぐことが可能になるばかりでなく、たとえわずかな量の電荷が残っていたとしても、データの漏洩を極力抑えることができ、データの漏出防止を良好に行うことが可能となる。
【図面の簡単な説明】
【００２３】
【図１】  本発明の第１の実施の形態に係る記憶素子の読み出し規制方法を示す原理説明図である。
【図２】  記憶素子の内部構成を等価的に表した回路図である。
【符号の説明】
【００２４】Ｃ、１１…電荷蓄積用のキャパシティ
Ｈ…ホール
１０…記憶素子
１４…書き込み制御部
１８…サンプルホールド回路
１９…コンパレータ
２０…読み出し制御部
【図１】
2005050488.tif 000003
【図２】
2005050488.tif 000004