(57)【要約】【課題】広い視野角特性を有するとともに、表示品位を向上することが可能な液晶表示装置を提供することを目的とする。【解決手段】液晶表示パネルは、マトリクス状に配置された複数の画素ＰＸからなる有効表示部ＤＳＰｅｆｆを備えている。アレイ基板は、行方向に延出された複数の走査配線Ｙと、各走査配線Ｙに交差するよう列方向に延出された複数の信号配線Ｘと、走査配線Ｙ間に配置された共通配線Ｃと、走査配線Ｙと信号配線Ｘとの交差部に設けられたスイッチング素子ＳＷと、スイッチング素子ＳＷに電気的に接続された画素電極ＥＰと、共通配線Ｃに電気的に接続され画素電極ＥＰとの間で液晶層ＬＱに含まれる液晶分子をスイッチングするための電界を形成する共通電極ＥＣと、を備えている。有効表示部ＤＳＰｅｆｆにおいて、列方向に配列された複数の画素からなる画素列ＬＸは、隣接する２本の信号配線間に配置されている。【選択図】    図２
2005003802.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板間に液晶層を挟持して構成され、マトリクス状に配置された複数の画素からなる有効表示部を備えた液晶表示装置であって、
一方の基板は、
行方向に延出された複数の走査配線と、
前記各走査配線に交差するよう列方向に延出された複数の信号配線と、
前記走査配線間に配置された共通配線と、
前記走査配線と前記信号配線との交差部に設けられたスイッチング素子と、
前記スイッチング素子に電気的に接続された画素電極と、
前記共通配線に電気的に接続され前記画素電極との間で前記液晶層に含まれる液晶分子をスイッチングするための電界を形成する共通電極と、を備え、
前記有効表示部において、列方向に配列された複数の画素からなる画素列は、隣接する２本の信号配線間に配置されたことを特徴とする液晶表示装置。
【請求項２】
前記有効表示部がｍ列の画素列を備え、前記信号配線が（ｍ＋１）本配置されたことを特徴とする請求項１に記載の液晶表示装置。
【請求項３】
前記信号配線は、ｍ列の画素列にそれぞれ映像信号を供給するためのｍ本の映像信号線と、固定電圧が供給された１本の副信号線と、からなることを特徴とする請求項２に記載の液晶表示装置。
【請求項４】
前記有効表示部の端部に配置された画素列は、この画素列に映像信号を供給するための前記映像信号線と、前記副信号線との間に配置されたことを特徴とする請求項３に記載の液晶表示装置。
【請求項５】
前記有効表示部の両端部に配置された画素列を構成する各画素の外側に配置され前記共通配線に電気的に接続された副共通電極を備えたことを特徴とする請求項１に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、液晶表示装置に係り、特に、アレイ基板の主面にほぼ平行な水平電界によって液晶分子をスイッチングするＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードの液晶表示装置に関する。
【０００２】
【従来の技術】
近年、ＣＲＴディスプレイに代わる平面表示装置が盛んに開発されており、中でも液晶表示装置は、軽量、薄型、低消費電力等の利点から特に注目を集めている。特に、各画素にスイッチング素子を組み込んだアクティブマトリクス型液晶表示装置においては、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ  Ｓｗｉｔｃｈｉｎｇ）モードが注目されている。
【０００３】
このＩＰＳモードの液晶表示装置は、液晶層を挟持する基板間で液晶分子が捻れていないホモジニアス構造をとる液晶表示パネルを備えている。この液晶表示パネルは、同一基板上に形成された画素電極と共通電極とを備え、基板の主面に対してほぼ平行な水平電界で液晶分子をスイッチングする。また、液晶表示パネルは、それぞれの外面に互いに偏向軸方向が直交するように配置された偏光板を備えている。一方の偏光板は、その偏光軸が一方の基板に接している液晶分子の長軸方向と平行または直交するように配置されている。
【０００４】
ＩＰＳモード液晶表示装置は、このような偏光板の配置により、電圧無印加時に黒色画面を表示し、映像信号に対応した電圧を画素電極に印加することにより徐々に光透過率が増加して白色画面を表示する。このような表示特性が得られるのは、以下のような原理に基づく。すなわち、画素電極と共通電極との間に形成される水平電界により、液晶分子が水平電界の向きに配列しようとして基板主面とほぼ平行な平面内で回転する。このような液晶分子の配列状態により、液晶パネルを通過する光の偏光状態が変わる。これにより、偏光板を通過するすなわち液晶表示パネルを透過する光の透過率が変調される。
【０００５】
液晶表示パネル内において、液晶分子の配列状態が同じであっても、液晶表示パネルに入射する光の入射方向によって透過光の偏光状態は変化する。このため、入射方向に対応して光の透過率が異なる。しかしながら、ＩＰＳモード液晶表示装置では、液晶分子が基板主面とほぼ平行な平面内で回転するため、透過光の入射方向に対して偏光状態が大きく影響しないので、視野角依存性は小さく、広い視野角特性を有するといった特徴がある（例えば、特許文献１及び特許文献２参照。）。
【０００６】
【特許文献１】
特公昭６３−０２１９０７号公報
【０００７】
【特許文献２】
特開平６−１６０８７８号公報
【０００８】
【発明が解決しようとする課題】
上述したＩＰＳモード液晶表示装置は、通常、列方向に配列された複数の画素からなる画素列は、その画素列に映像信号を供給するための信号線と、隣接する画素列に映像信号を供給するための信号線との間に挟まれるように配置される。しかしながら、有効表示部の端部に配置された画素列は、２本の信号線の間に挟まれるように配置されていない。つまり、有効表示部の外側に隣接する画素列が存在しないため、隣接する画素列に映像信号を供給するための信号線が存在しない。
【０００９】
ＩＰＳモード液晶表示装置は、各画素に付帯する液晶容量が非常に小さいため、僅かな寄生容量の差または電界の差の影響を強く受ける。つまり、有効表示部の端部に配置された画素と、有効表示部内の他の画素とでは、信号線とこれに隣接する電極との間の寄生容量や電界の条件が異なってしまう。このため、有効表示部内すべての画素について同一条件で駆動しているにもかかわらず、有効表示部端部に配置された画素のみが異なる表示となり、表示品位の劣化を招く。
【００１０】
そこで、この発明は、上記問題点を解決するためになされたものであり、広い視野角特性を有するとともに、表示品位を向上することが可能な液晶表示装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この発明の様態による液晶表示装置は、
一対の基板間に液晶層を挟持して構成され、マトリクス状に配置された複数の画素からなる有効表示部を備えた液晶表示装置であって、
一方の基板は、
行方向に延出された複数の走査配線と、
前記各走査配線に交差するよう列方向に延出された複数の信号配線と、
前記走査配線間に配置された共通配線と、
前記走査配線と前記信号配線との交差部に設けられたスイッチング素子と、
前記スイッチング素子に電気的に接続された画素電極と、
前記共通配線に電気的に接続され前記画素電極との間で前記液晶層に含まれる液晶分子をスイッチングするための電界を形成する共通電極と、を備え、
前記有効表示部において、列方向に配列された複数の画素からなる画素列は、隣接する２本の信号配線間に配置されたことを特徴とする。
【００１２】
【発明の実施の形態】
以下、図面を参照してこの発明の一実施の形態に係る液晶表示装置について詳細に説明する。
【００１３】
図１及び図２に示すように、液晶表示装置は、アクティブマトリクス駆動型のＩＰＳモード液晶表示装置であって、液晶表示パネルＬＰＮ、液晶表示パネルＬＰＮを背面から照明するバックライトユニットＢＬなどを備えて構成される。
【００１４】
液晶表示パネルＬＰＮは、アレイ基板１００と、アレイ基板１００と互いに対向して配置された対向基板２００と、これらアレイ基板１００と対向基板２００との間に挟持された液晶層ＬＱと、を備えて構成されている。この液晶表示パネルＬＰＮは、ｍ×（ｎ＋２）個のマトリクス状に配置された複数の画素ＰＸからなる表示領域ＤＳＰを備えている。
【００１５】
アレイ基板１００は、表示領域ＤＳＰにおいて、複数の走査配線Ｙ、複数の共通配線Ｃ、複数の信号配線Ｘを備えている。例えば（ｎ＋２）本の走査配線Ｙ（Ｙ０、Ｙ１、…Ｙｎ、Ｙ（ｎ＋１））は、それぞれ行方向に延出され、互いに所定間隔をおいて列方向に配列されている。例えば（ｎ＋２）本の共通配線Ｃ（Ｃ０、Ｃ１、…Ｃｎ、Ｃ（ｎ＋１））は、それぞれ行方向に延出され、互いに所定間隔をおいて列方向に配列されている。各共通配線Ｃは、走査配線Ｙとほぼ平行に、しかも、隣接する２本の走査配線Ｙの間に配置されている。少なくとも（ｍ＋１）本の信号配線Ｘ（Ｘ１、…Ｘｍ、Ｘ（ｍ＋１））は、それぞれ列方向に延出され、互いに所定間隔をおいて行方向に配列されている。すなわち、各信号配線Ｘは、走査配線Ｙ及び共通配線Ｃに交差する（ほぼ直交する）ように配置されている。
【００１６】
また、アレイ基板１００は、表示領域ＤＳＰの画素ＰＸ毎に設けられたスイッチング素子ＳＷ及び画素電極ＥＰ、複数の画素ＰＸに共通に設けられた共通電極ＥＣなどを備えている。スイッチング素子すなわち薄膜トランジスタＳＷは、各走査配線Ｙと各信号配線Ｘとの交差部に設けられている。画素電極ＥＰは、各スイッチング素子ＳＷに電気的に接続されている。共通電極ＥＣは、共通配線Ｃに電気的に接続されている。この共通電極ＥＣは、画素電極ＥＰとの間で液晶層ＬＱに含まれる液晶分子をスイッチングするための電界（アレイ基板１００の主面にほぼ平行な水平電界）を形成する。
【００１７】
液晶表示パネルＬＰＮは、（ｎ＋２）本の走査配線Ｙに接続された走査線駆動回路ＹＤ、及び、（ｍ＋１）本の信号配線Ｘに接続された信号線駆動回路ＸＤを備えている。走査線駆動回路ＹＤは、同一走査配線Ｙに接続された各スイッチング素子ＳＷを駆動するための駆動信号を生成し、各走査配線Ｙに順次駆動信号を出力する。信号線駆動回路ＸＤは、各画素に供給する映像信号を生成し、各行のスイッチング素子ＳＷが駆動信号によってオンするタイミングで対応する信号配線Ｘに順次映像信号を出力する。これにより、各画素ＰＸの画素電極ＥＰは、対応するスイッチング素子ＳＷを介して供給される映像信号に応じた画素電位にそれぞれ設定される。
【００１８】
このような構成により、表示領域ＤＳＰにおいては、同一の走査配線Ｙにｍ個のスイッチング素子ＳＷが接続され、画素ラインＬＹが形成される。ここでは、（ｎ＋２）本の走査配線Ｙに対応して（ｎ＋２）本の画素ラインＬＹ（ＬＹ０、ＬＹ１、…ＬＹｎ、ＬＹ（ｎ＋１））が形成されている。また、同一の信号配線Ｘに（ｎ＋２）個のスイッチング素子ＳＷが接続され、画素列ＬＸが形成される。ここでは、ｍ本の信号配線Ｘに対応してｍ本の画素列ＬＸ（ＬＸ１、…ＬＸｍ）が形成されている。
【００１９】
実質的に画像を表示する有効表示部ＤＳＰｅｆｆは、ｍ×ｎ個の画素ＰＸによって構成されている。すなわち、ｎ本の走査配線Ｙ（１〜ｎ）には、それぞれｍ個のスイッチング素子ＳＷが接続されており、行方向に配列されたｍ個の画素ＰＸからなる画素ラインＬＹ（１〜ｎ）によって有効表示部ＤＳＰｅｆｆが構成される。換言すると、ｍ本の信号配線Ｘ（１〜ｍ）には、それぞれｎ個のスイッチング素子ＳＷが接続されており、列方向に配列されたｎ個の画素ＰＸからなる画素列ＬＸ（１〜ｍ）によって有効表示部ＤＳＰｅｆｆが構成される。
【００２０】
この有効表示部ＤＳＰｅｆｆにおいては、すべての画素列ＬＸ（１〜ｍ）は、隣接する２本の信号配線間に配置されている。すなわち、各画素列ＬＸは、その画素列に映像信号を供給するための信号配線と、他の信号配線との間に配置されている。これにより、有効表示部ＤＳＰｅｆｆを構成するすべての画素列ＬＸ（１〜ｍ）は、等価な構造を有することになる。このため、有効表示部ＤＳＰｅｆｆ内におけるすべての画素ＰＸについて、信号配線Ｘとこれに隣接する共通電極ＥＣとの間の寄生容量や電界の条件をほぼ同一とすることができ、同一条件で駆動した際には均一な表示品位が得られる。
【００２１】
このような構造は、有効表示部ＤＳＰｅｆｆにｍ列の画素列ＬＸ（１〜ｍ）を備えている場合に、（ｍ＋１）本の信号線を配置することによって実現できる。すなわち、（ｍ＋１）本の信号配線のうち、ｍ本の信号配線Ｘ（１〜ｍ）は、対応するｍ列の画素列ＬＸ（１〜ｍ）にそれぞれ映像信号を供給するための映像信号線として機能し、１本の信号配線（例えば信号線Ｘ（ｍ＋１））は、副信号線として機能する。
【００２２】
この副信号線Ｘ（ｍ＋１）には、表示領域ＤＳＰ内においてスイッチング素子が接続されず、対応する画素列は形成されない。このため、副信号線Ｘ（ｍ＋１）には、映像信号とは別の信号に対応した電圧が供給されていればよく、望ましくは固定電圧が供給される。
【００２３】
例えば図２に示した例では、有効表示部ＤＳＰｅｆｆの一端部に配置された第１画素列ＬＸ１は、この第１画素列ＬＸ１に映像信号を供給するための映像信号線Ｘ１と、第１画素列ＬＸ１に隣接する第２画素列ＬＸ２に映像信号を供給するための映像信号線Ｘ２との間に配置される。また、有効表示部ＤＳＰｅｆｆの他端部に配置された第ｍ画素列ＬＸｍは、この第ｍ画素列ＬＸｍに映像信号を供給するための映像信号線Ｘｍと、副信号線Ｘ（ｍ＋１）との間に配置される。このように、すべての画素列ＬＸ（１〜ｍ）は、隣接する２本の信号配線間に配置されることになる。
【００２４】
また、表示領域ＤＳＰにおいて、走査配線Ｙ０及びＹ（ｎ＋１）にも有効表示部ＤＳＰｅｆｆと同様にｍ個のスイッチング素子ＳＷが接続されており、それぞれ画素ラインＬＹ０及びＬＹ（ｎ＋１）を形成する。これら画素ラインＬＹ０及びＬＹ（ｎ＋１）は、有効表示部ＤＳＰｅｆｆ外に配置され、実質的に画像表示に寄与しないダミー画素ラインとなる。ダミー画素ラインＬＹ０及びＬＹ（ｎ＋１）に接続された画素ＰＸは、実質的に有効表示部ＤＳＰｅｆｆ内の画素ＰＸと同一構造であることが望ましい。
【００２５】
これにより、有効表示部ＤＳＰｅｆｆを構成するすべての画素ＰＸは、２本の隣接する信号配線間に配置されるとともに２本の隣接する走査配線間に配置され、等価な構造を有することになり、より好ましい。つまり、各画素に付帯する液晶容量が非常に小さいＩＰＳモード液晶表示装置においては、寄生容量や電界の僅かな差が各画素の表示品位に大きな影響を及ぼす。したがって、有効表示部ＤＳＰｅｆｆ内のすべての画素ＰＸで等価な構造を形成することで、表示品位をさらに向上することができる。
【００２６】
次に、図３乃至図５を参照して第１実施形態について説明する。なお、図３は、有効表示部ＤＳＰｅｆｆの画素ラインＬＹｎにおける両端部の画素の平面構造を示しており、また、図４は、図３におけるＩＶ−ＩＶ線で切断したアレイ基板の断面構造を示しており、さらに、図５は、図３におけるＶ−Ｖ線で切断したアレイ基板の断面構造を示している。
【００２７】
すなわち、アレイ基板１００は、光透過性を有する絶縁性基板としてのガラス基板１０１を用いて構成される。走査配線Ｙ、共通配線Ｃ、及び、共通電極ＥＣは、ガラス基板１０１上に成膜されたアルミニウム（Ａｌ）などの金属材料をフォトリソグラフィ法によってパターニングすることで形成される。走査配線Ｙの一部は、スイッチング素子ＳＷのゲート電極ＳＷＧとして機能する。共通電極ＥＣは、列方向に延出されたストライプ状に形成され、１画素あたり複数本配置（図３では３本）されることが望ましい。これらの共通電極ＥＣは、共通配線Ｃと一体に形成されている。
【００２８】
これら走査配線Ｙ、共通配線Ｃ、及び、共通電極ＥＣは、窒化シリコン膜（ＳｉＮｘ）やシリコン酸化膜（ＳｉＯ２）などのゲート絶縁膜１０２によって覆われている。スイッチング素子ＳＷのスイッチ機能を司る半導体層ＳＷＣは、ゲート絶縁膜１０２上に成膜されたアモルファスシリコン（ａ−Ｓｉ）をパターニングすることで形成される。つまり、この半導体層ＳＷＣは、ゲート絶縁膜１０２を介して、走査配線Ｙ（ゲート電極ＳＷＧ）とオーバラップする部分に配置される。
【００２９】
この半導体層ＳＷＣ上には、窒化シリコン膜（ＳｉＮｘ）やシリコン酸化膜（ＳｉＯ２）などのチャネル保護膜１０３が積層されている。信号線及び副信号線を含む信号配線Ｘ、画素電極ＥＰ、及び、蓄積容量部ＣＰは、ゲート絶縁膜１０２及びチャネル保護膜１０３上にｎ型不純物を含有するアモルファスシリコン（ｎ＋ａ−Ｓｉ）、チタン（Ｔｉ）、及び、アルミニウム（Ａｌ）の３層を連続堆積し、一括してパターニングすることで形成される。
【００３０】
ｎ型不純物を含有するアモルファスシリコン（ｎ＋ａ−Ｓｉ）は、半導体層ＳＷＣと信号配線Ｘ及び画素電極ＥＰとのオーミックコンタクトをとるために設けられている。チタン（Ｔｉ）は、アルミニウム（Ａｌ）がアモルファスシリコン（ａ−Ｓｉ）の半導体層ＳＷＣに拡散するのを防止するために設けられている。
【００３１】
信号配線Ｘの一部は、半導体層ＳＷＣにコンタクトし、スイッチング素子ＳＷのドレイン電極ＳＷＤとして機能する。画素電極ＥＰの一部は、半導体層ＳＷＣにコンタクトし、スイッチング素子ＳＷのソース電極ＳＷＳとして機能する。また、画素電極ＥＰは、共通電極ＥＣとオーバラップしないよう列方向に延出されたストライプ状に形成され、１画素あたり複数本配置（図３では２本）されることが望ましい。図３に示したレイアウトでは、信号配線Ｘと画素電極ＥＰとの間、及び、隣接する２本の画素電極ＥＰ間にそれぞれ共通電極ＥＣが配置されている。
【００３２】
複数の画素電極ＥＰは、蓄積容量部ＣＰと一体に形成されている。この蓄積容量部ＣＰは、ゲート絶縁膜１０２を介して、走査配線Ｙとオーバラップする部分に配置される。この蓄積容量部ＣＰは、画素ＰＸに供給された映像信号を保持するために設けられている。
【００３３】
これら信号配線Ｘ、画素電極ＥＰ、及び、蓄積容量部ＣＰは、窒化シリコン膜（ＳｉＮｘ）やシリコン酸化膜（ＳｉＯ２）などの保護膜１０４によって覆われている。さらに、アレイ基板１００の表面は、ラビング処理を施された配向膜１０５によって覆われている。
【００３４】
一方で、対向基板２００も同様に、光透過性を有する絶縁性基板としてのガラス基板を用いて構成される。この対向基板２００は、走査配線Ｙ及び信号配線Ｘに対向するように格子状に配置された遮光性を有するブラックマトリクスを備えている。また、この対向基板２００の表面は、ラビング処理を施された配向膜によって覆われている。
【００３５】
上述したような構成のアレイ基板１００と対向基板２００とを所定のギャップ（例えば３μｍ）を隔てて貼り合わせ、これら一対の基板間に液晶組成物を封入することで液晶層ＬＱを形成する。このとき、配向膜の作用により、液晶層ＬＱに含まれる液晶分子の長軸は所定方向に配向される。
【００３６】
さらに、アレイ基板１００及び対向基板２００は、それぞれの外面に互いに偏光軸方向が直交するように配置された偏光板ＰＬを備えている。一方の偏光板は、その偏光軸が一方の基板に接している液晶分子の長軸方向と平行または直交するように配置されている。
【００３７】
このようなＩＰＳモード液晶表示装置では、２枚の偏光板ＰＬの配置により、電圧無印加時には黒色画面を表示する。また、信号配線Ｘからスイッチング素子ＳＷを介して画素電極ＥＰに映像信号を供給することにより、共通電極ＥＣとの間の電位差によって基板にほぼ平行は水平電界が形成される。液晶分子は、この水平電界の向きに配列しようとして基板主面とほぼ平行な平面内で回転する。
【００３８】
一方で、バックライトユニットＢＬから出射された光は、入射側偏光板（すなわちアレイ基板外面の偏光板）ＰＬを介して液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光の偏光状態は、液晶層ＬＱを通過する際に液晶分子の配列状態によって変わる。液晶表示パネルＬＰＮを通過した光は、出射側偏光板（すなわち対向基板外面の偏光板）ＰＬの偏光軸方向の成分のみが透過する。これにより、液晶表示パネルＬＰＮを透過する光の透過率が変調される。
【００３９】
このような液晶表示装置によれば、例えば図３に示すように、画素ラインＬＹｎは、ｍ個の画素ＰＸ（１〜ｍ）によって構成され、しかも、画素列ＬＸ１〜ＬＸ（ｍ−１）のそれぞれの画素ＰＸ１〜ＰＸ（ｍ−１）は、隣接する２本の信号線の間に配置され、また、画素列ＬＸｍの画素ＰＸｍは、１本の信号線Ｘｍと副信号線Ｘ（ｍ＋１）との間に配置されている。このため、いずれの画素ＰＸもほぼ同じ容量となる。したがって、信号線及び副信号線にすべて同じ電位を供給して液晶表示装置の点灯画像検査を行ったところ、有効表示部全域の画素について均一な表示品位を得られることが確認できた。
【００４０】
次に、図６を参照して第２実施形態について説明する。なお、図６は、有効表示部ＤＳＰｅｆｆの画素ラインＬＹｎにおける両端部の画素の平面構造を示している。この第２実施形態における有効表示部ＤＳＰｅｆｆの構造は、基本的に第１実施形態と同様である。
【００４１】
すなわち、第２実施形態では、アレイ基板１００は、共通電極ＥＣの他にさらに共通配線Ｃに電気的に接続された副共通電極ＥＣＳを備えている。この副共通電極ＥＣＳは、有効表示部ＤＳＰｅｆｆの両端部に配置された画素列ＬＸ１及びＬＸｍを構成する各画素ＰＸ１及びＰＸｍの外側に配置されている。また、この副共通電極ＥＣＳは、共通電極ＥＣと同一材料により列方向に延出されたストライプ状に形成され、共通配線Ｃと一体に形成されている。
【００４２】
通常、ＩＰＳモード液晶表示装置では、１画素について、２本の信号配線間に配置された共通電極ＥＣと画素電極ＥＰ（または信号配線Ｘ）との間に形成される電界により液晶分子をスイッチングする。しかしながら、僅かな電界の差の影響を強く受けるＩＰＳモードでは、隣接する画素（特に行方向に隣接する画素）内に配置された共通電極ＥＣとの間に形成される電界の影響が全くないとは言い難い。つまり、隣接する画素からの電界の影響を完全にはシールドできていない。
【００４３】
有効表示部ＤＳＰｅｆｆでは、その中央部の画素ＰＸについては必ず隣接する画素が存在するのに対して、有効表示部ＤＳＰｅｆｆの両端部の画素ＰＸについては隣接する画素が存在しない。このため、有効表示部ＤＳＰｅｆｆの両端部画素ＰＸは、その他の画素ＰＸと電界の条件が若干ながら異なるおそれがある。
【００４４】
そこで、この第２実施形態では、両端部画素ＰＸの外側に、少なくとも１本の副共通電極ＥＣＳを配置したことにより、その他の画素ＰＸと電界及び画素容量の条件を同一とすることができる。
【００４５】
このような液晶表示装置によれば、信号線及び副信号線にすべて同じ電位を供給して液晶表示装置の点灯画像検査を行ったところ、有効表示部全域の画素について、上述した第１実施形態よりもさらに均一な表示品位を得られることが確認できた。
【００４６】
なお、有効表示部ＤＳＰｅｆｆの両端部に位置する第１画素列ＬＸ１及び第ｍ画素列ＬＸｍの外側に、副信号線Ｘ（ｍ＋１）や副共通電極ＥＣＳだけでなく有効表示部ＤＳＰｅｆｆ内の画素ＰＸと実質的に同一な構造のダミー画素を配置しても良い。但し、副信号線Ｘ（ｍ＋１）や副共通電極ＥＣＳのみですべての画素ＰＸを等価な条件に構成できるのであれば、狭額縁化に有利であり、望ましい。
【００４７】
また、この発明は、画素容量の小さい構造の表示装置全般に適用可能であり、例えば、超高精細のＴＮ方式のアクティブマトリクス型液晶表示装置などにも有効である。
【００４８】
以上説明した液晶表示装置によれば、同一基板上に画素電極及び共通電極を備えて基板主面と平行な平面内で液晶分子をスイッチングするＩＰＳモードを採用したことにより、広い視野角特性を実現できる。また、有効表示部を構成するすべての画素について等価な構造とし、各画素での電界及び液晶容量の条件をほぼ同一とすることにより、局所的、特に有効表示部両端部に位置する画素の表示品位を他の画素と揃えることができ、均一な表示品位の画像を表示可能である。このため、良好な多階調表示を実現でき、表示品位を向上することができる。
【００４９】
なお、この発明は、上記実施形態そのままに限定されるものではなく、その実施の段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【００５０】
【発明の効果】
以上説明したように、この発明によれば、広い視野角特性を有するとともに、表示品位を向上することが可能な液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】図１は、この発明の一実施の形態に係る液晶表示装置の構造を概略的に示す図である。
【図２】図２は、図１に示した液晶表示装置に備えられた液晶表示パネルの構成を概略的に示す等価回路である。
【図３】図３は、図２に示した液晶表示パネルに適用可能な第１実施形態に係るアレイ基板の平面構造を概略的に示す図である。
【図４】図４は、図３に示したＩＶ−ＩＶ線で切断したアレイ基板の断面構造を概略的に示す図である。
【図５】図５は、図３に示したＶ−Ｖ線で切断したアレイ基板の断面構造を概略的に示す図である。
【図６】図６は、図２に示した液晶表示パネルに適用可能な第２実施形態に係るアレイ基板の平面構造を概略的に示す図である。
【符号の説明】
１００…アレイ基板、２００…対向基板、ＬＱ…液晶層、ＤＳＰｅｆｆ…有効表示部、Ｙ…走査配線、Ｘ…信号配線、Ｘ（ｍ＋１）…副信号線、Ｃ…共通配線、ＬＹ…画素ライン、ＬＸ…画素列、ＰＸ…画素、ＳＷ…スイッチング素子、ＥＰ…画素電極、ＥＣ…共通電極、ＥＣＳ…副共通電極
【図１】
2005003802.tif 000003
【図２】
2005003802.tif 000004
【図３】
2005003802.tif 000005
【図４】
2005003802.tif 000006
【図５】
2005003802.tif 000007
【図６】
2005003802.tif 000008