(57)【要約】【課題】  表面の電気的抵抗値を小さくさせた端子部を有する表示装置を提供する。【解決手段】  基板面に信号線と接続される端子部を備える表示装置であって、前記端子部は、少なくとも一部にて第１透明導電膜と第２の透明導電膜との順次積層体からなるとともに、前記部分の一部にて第１の透明導電膜が第２の透明導電膜から露出されて構成され、  第１の透明導電膜は第２の透明導電膜よりも結晶性が高く構成されている。【選択図】    図１
2005275187.tif 000002
【特許請求の範囲】
【請求項１】
基板面に信号線と接続される端子部を備える表示装置であって、前記端子部は、少なくとも一部にて第１透明導電膜と第２の透明導電膜との順次積層体からなるとともに、前記部分の一部にて第１の透明導電膜が第２の透明導電膜から露出されて構成され、
第１の透明導電膜は第２の透明導電膜よりも結晶性が高く構成されていることを特徴とする表示装置。
【請求項２】
開口が形成された絶縁膜の該開口から露出される第１透明導電膜を少なくとも被う第２透明導電膜を備え、この第２導電膜は前記第１透明導電膜の一部を露出させる開口が形成されていることを特徴とする請求項１に記載の表示装置。
【請求項３】
絶縁膜の下層に形成された信号線が該絶縁膜の下層で前記第１透明導電膜と接続されていることを特徴とする請求項２に記載の表示装置。
【請求項４】
前記信号線は、前記絶縁膜の開口を囲む環状の領域において少なくともその一部にまで延在されて形成されていることを特徴とする請求項３に記載の表示装置。
【請求項５】
前記絶縁膜は少なくとも２層の積層体から構成され、これらの層の間に介在される前記信号線が該絶縁膜に形成された開口の側壁面にまで延在され、その延在端は前記開口の側壁面に形成されている前記第２透明導電膜に電気的に接続されていることを特徴とする請求項２に記載の表示装置。
【請求項６】
前記絶縁膜は少なくとも２層の積層体から構成され、端子部以外の領域においてそれらの絶縁膜の間に半導体素子が形成されていることを特徴とする請求項１から５のうちいずれかに記載の表示装置。
【請求項７】
前記端子部が形成された基板側に画素領域に、電界を発生せしめる一対の電極を備え、その一方の電極は第１の透明導電膜の形成の際に同時に形成され、他方の電極は第２の透明導電膜の形成の際に同時に形成されるとともに、
前記一方の電極の線幅は他方の電極の線幅よりも大きく形成されていることを特徴とする請求項１に記載の表示装置。
【請求項８】
基板上の端子部形成領域に、第１の透明導電膜を形成する工程と、この第１の透明導電膜の一部を露出させて第２の透明導電膜を形成する工程を含み、
第１の透明導電膜を形成する工程と第２の透明導電膜を形成する工程の間に前記基板上の端子部形成領域外に半導体層を形成する工程を有することを特徴する表示装置の製造方法。
【請求項９】
基板上の端子部形成領域に第１の透明導電膜を形成する工程と、前記基板上の端子部形成領域外に半導体層を形成する工程と、前記基板上の端子部形成領域に前記第１の透明導電膜の一部を露出させて第２の透明導電膜を形成する工程と、熱処理を行なう工程とを備えることを特徴とする表示装置の製造方法。
【請求項１０】
前記熱処理を行なう工程は、配向膜焼成工程を兼ねて行なうことを特徴とする請求項９に記載の表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に係り、たとえばその端子部に改良を施した表示装置に関する。
【背景技術】
【０００２】
表示装置は、その表示部において多数の画素を有し、それら各画素に信号を供給させて独立に制御表示させていることから、該表示部から引き出される各信号線のそれぞれの端子部の数は極めて多数に至り、またその面積も微小となっている。
一般に、前記各信号線の端子部は、該信号線が絶縁膜に被われていた場合、その絶縁膜に孔開けをし該信号線の面の一部を露出させることによって形成できる。
しかし、該端子部に外気からの水分等が付着した場合、該水分等が電解質となって隣接する他の端子部との間にイオンの交換がなされる電蝕作用が生じ、これによって端子部の腐食を免れることができない。
そこで、端子部において信号線の露出部をたとえばＩＴＯ（Indium Tin Oxide）等からなる透光性の導電膜を被って形成する構造のものが知られるに至っている。このような透光性の導電膜は酸化物であるが故に化学的に安定した材料だからである（下記特許文献１参照）。
【０００３】
【特許文献１】特願平６−１６０８８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、このように構成された表示装置は、その端子部において、透光性の導電膜を形成することによって、表面の電気的抵抗値が増大してしまうことが指摘されるに至った。
近年における表示装置は、その表示部において高精細化が進み端子の数の増大にともなうその面積の微小化により、該電気的抵抗値の増大の抑制は早急に対策せざるを得ない課題となっている。
本発明は、このような事情に基づいてなされたものであり、表面の電気的抵抗値を小さくさせた端子部を有する表示装置を提供するにある。
【課題を解決するための手段】
【０００５】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００６】
（１）
本発明は、たとえば、基板面に信号線と接続される端子部を備える表示装置であって、前記端子部は、少なくとも一部にて第１透明導電膜と第２の透明導電膜との順次積層体からなるとともに、前記部分の一部にて第１の透明導電膜が第２の透明導電膜から露出されて構成され、
第１の透明導電膜は第２の透明導電膜よりも結晶性が高く構成されていることを特徴とする。
【０００７】
（２）
本発明による表示装置は、たとえば、（１）の構成を前提とし、開口が形成された絶縁膜の該開口から露出される第１透明導電膜を少なくとも被う第２透明導電膜を備え、この第２導電膜は前記第１透明導電膜の一部を露出させる開口が形成されていることを特徴とする。
【０００８】
（３）
本発明による表示装置は、たとえば、（３）の構成を前提とし、絶縁膜の下層に形成された信号線が該絶縁膜の下層で前記第１透明導電膜と接続されていることを特徴とする。
【０００９】
（４）
本発明による表示装置は、たとえば、（３）の構成を前提とし、前記信号線は、前記絶縁膜の開口を囲む環状の領域において少なくともその一部にまで延在されて形成されていることを特徴とする。
【００１０】
（５）
本発明による表示装置は、たとえば、（２）の構成を前提とし、前記絶縁膜は少なくとも２層の積層体から構成され、これらの層の間に介在される前記信号線が該絶縁膜に形成された開口の側壁面にまで延在され、その延在端は前記開口の側壁面に形成されている前記第２透明導電膜に電気的に接続されていることを特徴とする。
【００１１】
（６）
本発明による表示装置は、たとえば、（１）から（５）のうちいずれかの構成を前提とし、前記絶縁膜は少なくとも２層の積層体から構成され、端子部以外の領域においてそれらの絶縁膜の間に半導体素子が形成されていることを特徴とする。
【００１２】
（７）
本発明による表示装置は、たとえば、（１）の構成を前提とし、前記端子部が形成された基板側に画素領域に、電界を発生せしめる一対の電極を備え、その一方の電極は第１の透明導電膜の形成の際に同時に形成され、他方の電極は第２の透明導電膜の形成の際に同時に形成されるとともに、
前記一方の電極の線幅は他方の電極の線幅よりも大きく形成されていることを特徴とする。
【００１３】
（８）
本発明による表示装置の製造方法は、たとえば、基板上の端子部形成領域に、第１の透明導電膜を形成する工程と、この第１の透明導電膜の一部を露出させて第２の透明導電膜を形成する工程を含み、
第１の透明導電膜を形成する工程と第２の透明導電膜を形成する工程の間に前記基板上の端子部形成領域外に半導体層を形成する工程を有することを特徴する。
【００１４】
（９）
本発明による表示装置の製造方法は、たとえば、基板上の端子部形成領域に第１の透明導電膜を形成する工程と、前記基板上の端子部形成領域外に半導体層を形成する工程と、前記基板上の端子部形成領域に前記第１の透明導電膜の一部を露出させて第２の透明導電膜を形成する工程と、熱処理を行なう工程とを備えることを特徴とする。
【００１５】
（１０）
本発明による表示装置の製造方法は、（９）の構成を前提とし、前記熱処理を行なう工程は、配向膜焼成工程を兼ねて行なうことを特徴とする。
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【発明の効果】
【００１６】
このように構成された端子部は、その導電膜が第１透明導電膜および第２透明導電膜でいずれもいわゆる電蝕に対して信頼性のある材料を用いたものとなっている。
ここで、上層の第２透明導電膜は、それと直接に当接させる他の電極との間に生じる接続抵抗を考慮した場合、結晶性の高い導電膜を用いるのが適切になる。結晶性の高い導電膜は接続抵抗が低いからである。ここで、結晶性が高いとは、粒子が大きく、あるいは表面の凹凸が大きいものとして観察することができる。
【００１７】
しかし、下記に示す理由から、結晶性の高い導電膜は第２透明導電膜よりも下層に位置づけられる第１透明導電膜として用い、該第２透明導電膜はそれよりも結晶性を低くして形成している。ここで、結晶性が低いとは、粒子が小さく、あるいは表面の凹凸が小さいものとして観察することができる。
そして、端子部として機能する領域の一部において、第２透明導電膜から第１透明導電膜を露出させるように構成し、この露出された第１透明導電膜においても他の電極との接続に寄与させるようになっている。
【００１８】
一方、上層の第２透明導電膜は結晶性が低く形成されているため、剥がれ難いという特性を有し、端子部として信頼性ある構成とできるとともに、たとえばリペア等のように他の電極を剥がす際に、端子部の破損を招くことを回避できるようになる。
【００１９】
さらに、表示装置の端子部として形成する場合、第１透明導電膜と第２透明導電膜との間にたとえば薄膜トランジスタ等の半導体素子を形成する工程があり、第２透明導電膜の形成にあっては低温で行なわれるのが好ましい（一般には第２透明導電膜の形成の際には他の層も形成され、これらの層において熱的影響を与えない方が好ましい）。このことから、低温で形成することのできる結晶性の低い導電膜を第２透明導電膜としている。
【発明を実施するための最良の形態】
【００２０】
以下、本発明による表示装置の実施例を図面を用いて説明をする。
【００２１】
実施例１．
図２は、本発明による液晶表示装置の全体の一実施例を示す概略平面図である。同図は液晶を介して互いに対向配置された各透明基板のうち一方の透明基板ＳＵＢ１の液晶側の面に形成された回路を示している。
該透明基板ＳＵＢ１の表面に、そのｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬとｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬとで囲まれた各領域を画素領域とし、この画素領域の集合体を液晶表示部ＡＲとして構成している。
【００２２】
この画素領域の詳細な構成については後述するが、これら各画素領域のうちｘ方向に並設される画素群内を走行して形成される対向電圧信号線ＣＬが形成されている。
対向電圧信号線ＣＬは、各画素内の画素電極ＰＸに供給される映像信号に対し基準となる電圧信号を当該画素内の対向電極ＣＴに供給するための信号線である。
【００２３】
前記各ゲート信号線ＧＬのそれぞれはゲートドライバＧ−Ｄｒｖから順次走査信号が走査されて供給され、この走査のタイミングに合わせて各ドレイン信号線ＤＬのそれぞれにはドレインドライバＤ−Ｄｒｖから映像信号が供給されるようになっている。
【００２４】
各画素領域にはゲート信号線ＧＬからの走査信号の供給によってオンされる薄膜トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを介してドレイン信号線ＤＬからの映像信号が供給される画素電極ＰＸが備えられ、この画素電極ＰＸに供給される該映像信号（電圧）は前記対向電極ＣＴに供給されている対向電圧信号（電圧）とで電界を生じさせ、この電界によって液晶の光変調を制御するようになっている。
【００２５】
なお、前記ゲートドライバＧ−ＤｒｖおよびドレインドライバＤ−Ｄｒｖは、電源回路ＰＳおよび液晶表示制御回路ＴＣＯＮからの信号を受けて前記走査信号および映像信号を供給できるように構成されている。
【００２６】
前記ゲートドライバＧ−ＤｒｖおよびドレインドライバＤ−Ｄｒｖは、たとえば図３（ａ）に示すように、それぞれ複数に分割されたいわゆるフィルムキャリア方式で形成された半導体装置ＴＣＰからなるものであってもよく、図３（ｂ）に示すように、チップ自体が搭載される半導体装置ＣＨからなるものであってもよい。
【００２７】
ここで、フィルムキャリア方式の半導体装置ＴＣＰは、フィルムＦＩＬに半導体装置ＣＨが搭載されそのバンプ電極が該フィルム面に形成された配線層を介して該フィルムの辺にまで引き出された構成からなるものである。
しかし、いずれの構成においても、これら半導体装置ＴＣＰ、ＣＨを電気的に接続させるため、透明基板ＳＵＢ１の表面には、前記ゲート信号線ＧＬおよびドレイン信号線ＤＬの延在端部にてそれぞれ端子部（図１）を備えた構成となっている。
【００２８】
図４（ａ）は、前記画素の構成の一実施例を示す平面図で、マトリクス状に配置された前記各画素のうち２×２個の画素を抽出して描いている。
また、図４（ａ）のＡ−Ａ’Ｂ−Ｂ’Ｃ−Ｃ’線における各断面図をそれぞれ図４（ｂ）、図４（ｃ）、図４（ｄ）にそれぞれ示している。
【００２９】
透明基板ＳＵＢ１の液晶側の面に、ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬが形成されている。
これら各ゲート信号線ＧＬは後述のドレイン信号線ＤＬとともに矩形状の領域を囲むようになっており、この領域を画素領域として構成するようになっている。
【００３０】
各画素領域における透明基板ＳＵＢ１上には対向電極ＣＴが形成され、この対向電極ＣＴは、たとえば、ＩＴＯ(Indium Tin Oxide)、ＩＴＺＯ(Indium Tin Zinc Oxide)、ＩＺＯ(Indium Zinc Oxide)、ＳｎＯ２（酸化スズ）、あるいはＩｎ２Ｏ３（酸化インジウム）等の透光性の導電層によって形成され、該画素領域の僅かな周辺部を除く中央部の全域に形成されている。
【００３１】
この対向電極ＣＴを構成する透光性の導電層は比較的結晶性が高い状態で形成されている。後述するように、この透光性の導電層はその形成の際に同時に端子部における透光性の導電層ＴＥ１を形成する関係をも有するが、加工精度（たとえばエッチング加工時における剥がれ等）の要求がそれ程厳密でないことに基づく。上述したように、対向電極ＣＴは画素領域のほぼ全域に形成され、いわゆる線幅が大きなものとして形成されるからである。
【００３２】
また、隣接する各ゲート信号線ＧＬの間には該ゲート信号線ＧＬと平行に対向電圧信号線ＣＬが形成され、該対向電圧信号線ＣＬは前記対向電極ＣＴと直接に重なって該対向電極ＣＴと電気的に接続されるようになっている。該対向電極ＣＴにはこの対向電通信号線ＣＬを介して電圧が印加されるようになっているからである。
【００３３】
なお、前記ゲート信号線ＧＬはこの対向電圧信号線ＣＬの形成の際に同時に形成することによって、製造工数の低減が図れるようになる。
このように対向電極ＣＴ、ゲート信号線ＧＬ、および対向電圧信号線ＣＬが形成された透明基板ＳＵＢ１の表面にはたとえばＳｉＮからなる絶縁膜ＧＩが該対向電極ＣＴ等をも被って形成されている。
この絶縁膜ＧＩは、後述のドレイン信号線ＤＬの形成領域においては前記ゲート信号線ＧＬに対する層間絶縁膜としての機能を、後述の薄膜トランジスタＴＦＴの形成領域においてはそのゲート絶縁膜としての機能等を有するようになっている。
【００３４】
そして、この絶縁膜ＧＩの表面であって、前記ゲート信号線ＧＬの一部に重畳するようにしてたとえばアモルファスＳｉからなる半導体層ＡＳが形成されている。
この半導体層ＡＳは、薄膜トランジスタＴＦＴのそれであって、その上面にドレイン電極ＳＤ１およびソース電極ＳＤ２を形成することにより、ゲート信号線の一部をゲート電極とする逆スタガ構造のＭＩＳ型トランジスタを構成することができる。
【００３５】
ここで、前記ドイレン電極ＳＤ１およびソース電極ＳＤ２はドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。
すなわち、ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、その一部が前記半導体層ＡＳの上面にまで延在されてドレイン電極ＳＤ１が形成され、また、このドレイン電極ＳＤ１と薄膜トランジスタＴＦＴのチャネル長分だけ離間されてソース電極ＳＤ２が形成されている。
【００３６】
このソース電極ＳＤ２は、次に説明する保護膜ＰＡＳの上面に形成される画素電極ＰＸと電気的に接続されるもので、その端部は画素領域内に若干延在されてコンタクト部を構成するようになっている。
前記薄膜トランジスタＴＦＴをも被って透明基板ＳＵＢ１の上面には保護膜ＰＡＳがたとえば有機材料と無機材料との順次積層体で形成され、該保護膜ＰＡＳによって該薄膜トランジスタＴＦＴの液晶との直接の接触を回避するようになっている。
【００３７】
そして、各画素領域において、前記保護膜ＰＡＳの上面には画素電極ＰＸが形成されている。この画素電極ＰＸは、たとえば、ＩＴＯ(Indium Tin Oxide)、ＩＴＺＯ(Indium Tin Zinc Oxide)、ＩＺＯ(Indium Zinc Oxide)、ＳｎＯ２（酸化スズ）、あるいはＩｎ２Ｏ３（酸化インジウム）等の透光性の導電層によって形成され、ゲート信号線ＧＬに対してある角度θを有して帯状をなす電極がドレイン信号線ＤＬの延在方向に複数並設された電極群から構成されている。
【００３８】
また、これら電極群の各電極は画素領域の周辺部において一体に形成される同じ材料の導電層によって電気的に接続されている。
このため、前記画素電極ＰＸは、画素領域の周辺を除く中央部に形成された導体層にゲート信号線ＧＬに対して角度θを有するスリットがドレイン信号線ＤＬの延在方向に複数設けられたパターンとして形成されている。
【００３９】
電極群からなる画素電極ＰＸの各電極がゲート信号線ＧＬと角度θをなすのはいわゆるマルチドメイン効果をねらっているもので、この効果を考慮しない場合には、ゲート信号線ＧＬと平行にあるいはドレイン信号線ＤＬに平行に形成するようにしてもよい。
また、該画素電極ＰＸはその周辺の一部において、その下層の保護膜ＰＡＳに予め設けられているスルーホールを通して前記薄膜トランジスタＴＦＴのソース電極ＳＤ２に接続されている。
【００４０】
なお、この画素電極ＰＸを構成する透光性の導電層は比較的結晶性が低い状態で形成されている。後述するように、この透光性の導電層はその形成の際に同時に端子部における透光性の導電層ＴＥ２を形成する関係をも有するが、加工精度（たとえばエッチング加工時における剥がれ等）の要求が厳密となることに基づく。上述したように、画素電極ＰＸは電極群から構成され、それぞれの線幅が小さなものとして形成されるからである。
【００４１】
ここで、スリットが設けられた平板状の画素電極ＰＸは、その外輪郭が前記対向電極ＣＴのそれとずれを生じるように形成され、このため、該対向電極ＣＴの周辺部の一部は画素電極ＰＸよりはみ出した部分を有し、この部分において、隣接する他の画素（ドレイン信号線ＤＬの延在方向に隣接する画素）における対向電極ＣＴと電気的な接続が図れるように構成されている。
【００４２】
すなわち、ドレイン信号線ＤＬの延在方向に隣接する各画素において、ゲート信号線ＧＬの一部を跨るようにして導電層ＣＢが設けられ、この導電層ＣＢの該ゲート信号線ＧＬに対してたとえば図中下方の画素側の一端はその下層の保護膜ＰＡＳ、絶縁膜ＧＩを貫通するスルーホールを通して当該画素の対向電極ＣＴと接続され、図中上方の画素側の他端はその下層の保護膜ＰＡＳ、絶縁膜ＧＩを貫通するスルーホールを通して当該画素の対向電極ＣＴと接続されている。
【００４３】
一画素当たり、前記導電層ＣＢは、ドレイン信号線ＤＬの延在方向における上方および下方にそれぞれ位置づけられる各画素側に設けられ、これにより、ｙ方向に並設される各画素の対向電極ＣＴは前記導電層ＣＤによって電気的に接続されるようになっている。
【００４４】
なお、この導電膜ＣＢは、画素電極ＰＸと同材料からなり、該画素電極ＰＸの形成時に同時に形成できるようになっている。製造工数の増大を回避するためである。
そして、このように画素電極ＰＸ、導電膜ＣＢが形成された透明基板ＳＵＢ１の表面には配向膜ＡＬが形成され、この配向膜ＡＬによってこれに直接接触する液晶の分子の初期配向方向を規定するようになっている。
【００４５】
また、前記透明基板ＳＵＢ１と液晶ＬＣを介して対向配置される透明基板ＳＵＢ２があり、この透明基板ＳＵＢ２の液晶側の面には、各薄膜トランジスタＴＦＴを被うとともに、各画素領域を画するようにしてブラックマトリクスＢＭが形成されている。図１（ａ）には、このブラックマトリクスＢＭの開口部を重ねて描いている。
【００４６】
そして、該ブラックマトリクスＢＭが形成された透明基板ＳＵＢ２の面には該ブラックマトリクスＢＭの開口を被ってカラーフィルタＣＦが形成されている。このカラーフィルタＣＦはたとえば赤（Ｒ）、緑（Ｇ）、青(Ｂ)の各色のフィルタからなり、ｙ方向に並設される各画素領域群にたとえば赤色のフィルタが共通に形成され、該画素領域群にｘ方向に順次隣接する画素領域群に共通に緑（Ｇ）色、青（Ｂ）色、赤（Ｒ）色、……、というような配列で形成されている。
さらに、カラーフィルタＣＦをも被って配向膜ＡＬが形成され、この配向膜ＡＬは液晶と直接に当接する膜となり、該液晶の分子の初期配向方向を規定するようになっている。
【００４７】
図１（ａ）は、たとえば前記ゲート信号線ＧＬにおける端子の構造の一実施例を示す平面図である。また、図１（ｂ）は図１（ａ）のＡ−Ａ’線における断面図、図１（ｃ）は図１（ａ）のＢ−Ｂ’線における断面図を示している。
透明基板ＳＵＢ１の前記端子部の形成領域にそれよりも大きな面積を有して透光性の導電膜ＴＥ１が形成されている。この透光性の導電膜ＴＥ１はたとえば前記画素領域に形成される対向電極ＣＴの形成の際に同時に形成されようになっている。
【００４８】
また、この透光性の導電膜ＴＥ１はその結晶性が低く形成された（少なくとも後述する透光性の導電膜ＴＥ１の結晶性より低くなっている）ものを用いている。ここで、結晶性が低いとは、粒子が小さく、あるいは表面の凹凸が小さいものとして観察することができる。
この導電膜ＴＥ１側に導かれるゲート信号線ＧＬはその端部が該導電膜ＴＥ１に重畳されて形成されることによって電気的に接続されている。なお、この実施例では、該ゲート信号線ＧＬの端部は端子部に至る手前まで延在され、該端子部に及ぶことなく形成されている。
【００４９】
これら導電膜ＴＥ１およびゲート信号線ＧＬを被って形成される絶縁膜ＧＩと保護膜ＰＡＳの順次積層体には、前記端子部に相当する部分に孔開けがなされ、この孔開けによって前記導電膜ＴＥ１の一部が露出されるようになっている。この絶縁膜ＧＩと保護膜ＰＡＳは液晶表示部ＡＲに形成したそれらをそのまま延在させて形成されたものである。
そして、前記絶縁膜ＧＩと保護膜ＰＡＳの順次積層体に形成された開口部には、透光性の導電膜ＴＥ２が形成されている。この導電膜ＴＥ２はたとえば前記画素領域に形成される画素電極ＰＸの形成の際に同時に形成されるようになっている。
【００５０】
また、この透光性の導電膜ＴＥ２はその結晶性が高く形成された（少なくとも前記透光性の導電膜ＴＥ１の結晶性よりも低くなっている）ものを用いている。ここで、結晶性が低いとは、粒子が大きく、あるいは表面の凹凸が大きいものとして観察することができる。
この導電膜ＴＥ２は前記開口部から露出された導電膜ＴＥ１の中央部を残した周辺部から、前記積層体の開口部の側壁面、前記積層体の開口部の周辺における表面に至るように形成されている。
【００５１】
これにより、前記端子部において、その端子として機能する部分は、平面的に観た場合、その中央に導電膜ＴＥ１が露出された導電膜ＴＥ２によって構成されていることになる。すなわち、図１（ｂ）あるいは図１（ｃ）に示すように、前記積層体の開口内において、その中央ＯＰの部分に導電膜ＴＥ１が露出されており、その周囲ＣＮに導電膜ＴＥ２が前記導電膜ＴＥ１と重ねられて形成されている。
【００５２】
このように構成された端子部は、その導電膜が透光性の導電膜ＴＥ１および透光性の導電膜ＴＥ２でいずれもいわゆる電蝕に対して信頼性のある材料を用いたものとなっている。
ここで、上層の導電膜ＴＥ２は、それと直接に当接させる他の電極との間に生じる接続抵抗を考慮した場合、結晶性の高い導電膜を用いるのが適切になる。結晶性の高い導電膜は接続抵抗が低いからである。
【００５３】
しかし、下記に示す理由から、結晶性の高い導電膜は導電膜ＴＥ２よりも下層に位置づけられる導電膜ＴＥ１として用い、該導電膜ＴＥ２はそれよりも結晶性を低くして形成している。
そして、端子部として機能する領域の一部において、導電膜ＴＥ２から導電膜ＴＥ１を露出させるように構成し、この露出された導電膜ＴＥ１においても他の電極との接続に寄与させるようになっている。
【００５４】
一方、上層の導電膜ＴＥ２は結晶性が低く形成されているため、剥がれ難いという特性を有し、端子部として信頼性ある構成とできるとともに、たとえばリペア等のように他の電極を剥がす際に、端子部の破損を招くことを回避できるようになる。
【００５５】
さらに、表示装置の端子部として形成する場合、導電膜ＴＥ１と導電膜ＴＥ２との間にたとえば薄膜トランジスタＴＦＴ等の半導体素子を形成する工程があり、導電膜ＴＥ２の形成にあっては低温で行なわれるのが好ましい。このことから、低温で形成することのできる結晶性の低い導電膜を導電膜ＴＥ２としている。
【００５６】
なお、図５は、透光性の導電膜ＴＥ１とＴＥ２において、Ｘ線回折法（ＸＲＤ）より得られるグラフを示し、その（ａ）は結晶性の高い透光性の導電膜ＴＥ１を示し、（ｂ）は結晶性の低い透光性の導電膜ＴＥ２を示している。各グラフにおいて、横軸は回折角を示し、縦軸は回折線強度を示している。
【００５７】
図５（ａ）、（ｂ）から明らかとなるように、結晶性の高い透光性の導電膜ＴＥ１はそのＩｎ２Ｏ３の（２２２）ピークが結晶性の低い導電膜ＴＥ１より相対的に高く、しかもバックグランドのノイズレベルに対するＩｎ２Ｏ３の（４００）ピークが結晶性の低い導電膜ＴＥ１より相対的に高くなっていることが判る。
【００５８】
図６は、図１（ｂ）に対応する図であり、透明基板ＳＵＢ１上に搭載される半導体装置からなるＤＲＶのバンプ電極ＢＭＰが、前記端子部にて異方性導電膜ＡＣＦを介して電気的に接続されていることを示す断面図である。異方性導電膜ＡＣＦは微細な導電性粒子ＣＢが散在されて含有さる樹脂膜から構成され、該バンプ電極ＢＭＰと端子部（導電膜ＴＥ１、ＴＥ２）との電気的接続は該導電性粒子ＣＢを介してなされることになる。
【００５９】
上述したことから明らかとなるように、異方性導電膜ＡＣＦの導電性粒子ＣＢは端子部のうち透光性の導電膜ＴＥ１（結晶性が比較的低い）にも接触され、その部分において接触抵抗を低減させることができる。
【００６０】
図７（ａ）ないし（ｃ）は前記端子部の構成の他の実施例を示す図で、図１（ａ）ないし（ｃ）にそれぞれ対応した図である。
図１（ａ）ないし（ｃ）の場合と比較して異なる構成は、ゲート信号線ＧＬの導電層ＴＥ１との電気的接続部のパターンにある。
すなわち、該ゲート信号線ＧＬの端部は二つに分岐され、これら各分岐部はその間に端子部を位置づけるとともに、導電層ＴＥ１上に積層させて形成されている。
【００６１】
ゲート信号線ＧＬと導電層ＴＥ１との電気的な接続抵抗を低減させるために、それらの直接な接続の界面における面積を大きくした構成となっている。この趣旨から、ゲート信号線ＧＬの端部を環状とし、この環状内に端子部を位置づけ、かつ導電層ＴＥ１上に積層させた構成とするようにしてもよいことはいうまでもない。
【００６２】
換言すれば、前記ゲート信号線ＧＬは、保護膜ＰＡＳと絶縁膜ＧＩの開口を囲む環状の領域において少なくともその一部にまで延在されて形成させることによって、その延在長さに応じて接続抵抗を低減させることができる。
【００６３】
図８（ａ）ないし（ｃ）は前記端子部の構成の他の実施例を示す図で、図１（ａ）ないし（ｃ）にそれぞれ対応した図である。
図１（ａ）ないし（ｃ）の場合と比較して異なる構成は、図８（ｂ）に示しているように、端子部に接続される信号線ＳＬは絶縁膜ＧＩと保護膜ＰＡＳの間に位置づけられており、この端部が絶縁膜ＧＩと保護膜ＰＡＳの積層体の開口部の側壁面に露出されるまで延在されているとともに、該側壁面を被って形成される導電膜ＴＥ２に電気的に接続されていることにある。
【００６４】
この場合、信号線ＳＬと導電膜ＴＥ２との電気的な接続を充分に確保するため、前記開口部において、信号線ＳＬの延在する部分の保護膜ＰＡＳを絶縁膜ＧＩに対する充分な段差を設け、この段差部にて該信号線ＳＬの表面を比較的大きな面積で保護膜ＰＡＳから露出させるようにしている。開口部を被って形成される導電膜ＴＥ２と前記信号線ＳＬとの電気的な接続を充分に確保できるからである。
なお、この信号線ＳＬとしては、たとえば、図４に示した画素を有するものにおいて、ドレイン信号線ＤＬを適用させることができる。
【００６５】
図９（ａ）は、液晶表示装置の製造方法の一実施例の過程において、そのうち、透光性の導電膜ＴＥ１の成膜（ステップＳＴ１）と、その後に形成される半導体層の成膜（ステップＳＴ２）と、透光性の導電膜ＴＥ２の成膜（ステップＳＴ３）を抜粋して示すものである。
【００６６】
ステップＳＴ１では、透光性の導電膜ＴＥ１を結晶性の高い透明導電膜として成膜する。
これは、プロセス条件として例えば高温にすること等で実現できる。ステップＳＴ２では、半導体層を成膜するが、すでに透光性の導電膜ＴＥ１の成膜は完了しているため、透光性の導電膜ＴＥ１の成膜条件とは無関係に半導体層を所望の特性に成膜できる。
【００６７】
ステップＳＴ３では、透光性の導電膜ＴＥ２を成膜するが、既に半導体層が成膜されていることから、この半導体層の特性劣化を防ぐため、この透光性の透光性の導電膜ＴＥ２を透光性の導電膜ＴＥ１より結晶性の低い膜として成膜する。このことから、透光性の導電膜ＴＥ２を、例えばアモルファスとして成膜してもよい。また、成膜温度を透光性の導電膜ＴＥ１の成膜時より下げることで、結晶性を透光性の導電膜ＴＥ１より低い膜として形成するようにしてもよい。
【００６８】
図９（ｂ）は、液晶表示装置の製造方法の他の実施例の過程において、そのうち、透光性の導電膜ＴＥ１の成膜（ステップＳＴ１）と、その後に形成される半導体層の成膜（ステップＳＴ２）と、透光性の導電膜ＴＥ２の成膜（ステップＳＴ３）、熱処理（ステップＳＴ４）を抜粋して示すものである。
ステップＳＴ１からステップＳＴ３までは、図９（ａ）と同様であり、その後において熱処理を加えていることに相違を有する。
【００６９】
この熱処理によって、透光性の導電膜ＴＥ２の結晶性を向上させ、接続抵抗の低減が図れるからである。この熱処理の温度としては、半導体層に悪影響を与えないように、約２５０℃以下であることが望ましい。あるいは、透光性の導電膜ＴＥ２の結晶性の向上を図るために、１５０℃以上であることが望ましい。
そして、この熱処理の工程は、薄膜トランジスタＴＦＴの製造工程中に設けてもよいし、液晶表示装置の製造の他の工程と兼用してもよい。
【００７０】
たとえば一実施例としては、配向膜ＡＬの焼成工程と兼用させることが好ましい。配向膜ＡＬは通常液状の配向膜を透明基板ＳＵＢ１に塗布し、その後、この液状の配向膜を乾燥、固体化するための配向膜焼成工程を設ける場合がある。この配向膜焼成においてその温度を１５０度以上２５０℃以下とすることで、透光性の導電膜ＴＥ２の結晶性向上のための熱処理と配向膜焼成工程を同時にできることになる。
【００７１】
また、このように配向膜焼成工程で兼用させる場合、配向膜焼成の目的と透光性の導電膜ＴＥ２の結晶性向上を効果的に両立させるため、その工程中の最高温度を１８０℃以上２４０℃以下となるようにすることが望ましい。
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【図面の簡単な説明】
【００７２】
【図１】本発明による表示装置の端子部の構成の一実施例を示す図である。
【図２】本発明による表示装置の全体の構成の一実施例を示す平面図である。
【図３】本発明による表示装置の端子部に接続されるドライバの実施例を示す平面図である。
【図４】本発明による表示装置の画素の構成の一実施例を示す図である。
【図５】本発明による表示装置の端子部に用いられる第１透明導電膜と第２透明導電膜の相違をいわゆるＸＲＤ評価に基づいて示したグラフである。
【図６】本発明による表示装置の端子部のドライバを構成する半導体チップのバンプ電極との接続部を示した断面図である。
【図７】本発明による表示装置の端子部の構成の他の実施例を示す図である。
【図８】本発明による表示装置の端子部の構成の他の実施例を示す図である。
【図９】本発明による表示装置の端子部の製造方法の実施例を示した抜粋工程図である。
【符号の説明】
【００７３】
ＳＵＢ１……透明基板、ＳＬ……信号線、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＴＦＴ……薄膜トランジスタ、ＰＸ……画素電極、ＣＴ……対向電極、ＧＩ……絶縁膜、ＰＡＳ……保護膜、ＴＥ１……透光性の導電膜（第１透明導電膜）、ＴＥ２……透光性の導電膜（第２透明導電膜）。
【図１】
2005275187.tif 000003
【図２】
2005275187.tif 000004
【図３】
2005275187.tif 000005
【図４】
2005275187.tif 000006
【図５】
2005275187.tif 000007
【図６】
2005275187.tif 000008
【図７】
2005275187.tif 000009
【図８】
2005275187.tif 000010
【図９】
2005275187.tif 000011