(57)【要約】【課題】不揮発性メモリを誤って初期化等することなく、主記憶装置としてのＲＡＭの保持情報を修復し、簡単なメモリ制御により、突発的な電源遮断が発生したときにも情報が消失しないようにして不揮発性メモリの記憶情報を更新する。【解決手段】ＲＡＭ４ｂにＥＥＰＲＯＭ５の容量の主、副バンク７ｍ、７ｓの領域を設け、バンク監視手段によるバンク７ｍ、７ｓのビット反転状態の不一致検出に基き、バンク監視手段により、ＥＥＰＲＯＭ５の情報記憶の要求を認識して正バンク７ｍの保持情報をＥＥＰＲＯＭ５に書き込み、更新後にバンク７ｍ、７ｓの保持情報をＥＥＰＲＯＭ５の最新の記憶情報に書き換え、バンク監視手段がビット反転状態以外の不一致を検出してバンク異常を認識したときに、バンク情報更正手段により、ＥＥＰＲＯＭ５の記憶情報をバンク７ｍ、７ｓに書き込む。【選択図】図１
2005275889.tif 000002
【特許請求の範囲】
【請求項１】
書き換え可能な不揮発性メモリの記憶情報を主記憶装置としてのランダムアクセスメモリに読み出して処理し、情報記憶の要求により、前記ランダムアクセスメモリの保持情報を前記不揮発性メモリに書き込むコンピュータ構成の電子制御装置において、
前記ランダムアクセスメモリに、前記不揮発性メモリから読み出された記憶情報がそれぞれ書き込まれて設定される前記不揮発性メモリの容量の主、副バンクの領域を設け、
前記両バンクの保持情報の比較をくり返し、前記両バンクの保持情報の一致、不一致を監視して検出するバンク監視手段と、
前記不揮発性メモリの情報記憶の要求が発生し、前記正バンクの保持情報が前記不揮発性メモリに記憶させる情報に書き換えられて前記副バンクの保持情報が前記正バンクの保持情報のビット反転情報に書き換えられたときに、前記バンク監視手段のビット反転状態の不一致検出によって前記情報記憶の要求を認識し、該認識に基づき、前記正バンクの保持情報を前記不揮発性メモリに書き込んで前記不揮発性メモリの記憶情報を更新し、該更新後に、前記不揮発性メモリの記憶情報を読み出して前記両バンクそれぞれの保持情報を前記不揮発性メモリの最新の記憶情報に書き換える情報記憶処理手段と、
前記バンク監視手段がビット反転状態以外の不一致を検出し、該検出に基いてバンク異常を認識したときに、前記不揮発性メモリの記憶情報を読み出して前記両バンクそれぞれに書き込み、前記両バンクの保持情報を前記不揮発性メモリの記憶情報に再設定して更正するバンク情報更正手段とを備えたことを特徴とする電子制御装置。
【請求項２】
情報記憶処理手段に、前記バンク監視手段のビット反転状態の不一致検出により、正バンクの保持情報と不揮発性メモリの記憶情報との不一致を条件に、前記正バンクの保持情報の前記不揮発性メモリへの書き込みを許可する記憶更新制限手段を設けたことを特徴とする請求項１記載の電子制御装置。
【請求項３】
書き換え可能な不揮発性メモリが、イー・イー・ピー・ロム（ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ・Ｅｒａｓａｂｌｅ・Ｐｒｏｇｒａｍｍａｂｌｅ・Ｒｅａｄ−Ｏｎｌｙ・Ｍｅｍｏｒｙ））であることを特徴とする請求項１または２に記載の電子制御装置。
【請求項４】
書き換え可能な不揮発性メモリの記憶情報を主記憶装置としてのランダムアクセスメモリに読み出して処理し、情報記憶の要求により、前記ランダムアクセスメモリの保持情報を前記不揮発性メモリに書き込むコンピュータ構成の電子制御装置のメモリ制御方法において、
前記ランダムアクセスメモリに、前記不揮発性メモリから読み出された記憶情報がそれぞれ書き込まれて設定される前記不揮発性メモリの容量の主、副バンクの領域を設け、
前記両バンクの保持情報の比較のくり返しにより、前記両バンクの保持情報の一致、不一致を監視して検出し、
前記不揮発性メモリの情報記憶の要求が発生し、前記正バンクの保持情報が前記不揮発性メモリに記憶させる情報に書き換えられて前記副バンクの保持情報が前記正バンクの保持情報のビット反転情報に書き換えられたときに、前記両バンクの保持情報のビット反転状態の不一致検出により前記情報記憶の要求を認識し、該認識に基づき、前記正バンクの保持情報を前記不揮発性メモリに書き込んで前記不揮発性メモリの記憶情報を更新し、該更新後に、前記不揮発性メモリの記憶情報を読み出して前記両バンクそれぞれの保持情報を前記不揮発性メモリの最新の記憶情報に書き換え、
前記両バンクの保持情報のビット反転状態以外の不一致を検出し、該検出に基づいてバンク異常を認識したときに、前記不揮発性メモリの記憶情報を読み出して前記両バンクそれぞれに書き込み、前記両バンクの保持情報を前記不揮発性メモリの記憶情報に再設定して更正することを特徴とする電子制御装置のメモリ制御方法。
【請求項５】
正、副バンクの保持情報のビット反転状態の不一致検出により、正バンクの保持情報と不揮発性メモリの保持情報との不一致を条件に、前記正バンクの保持情報の前記不揮発性メモリへの書き込みを許可することを特徴とする請求項４記載の電子制御装置のメモリ制御方法。
【請求項６】
書き換え可能な不揮発性メモリが、イー・イー・ピー・ロム（ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ・Ｅｒａｓａｂｌｅ・Ｐｒｏｇｒａｍｍａｂｌｅ・Ｒｅａｄ−Ｏｎｌｙ・Ｍｅｍｏｒｙ））であることを特徴とする請求項４または５に記載の電子制御装置のメモリ制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、書き換え可能な不揮発性メモリの記憶情報を主記憶装置としてのランダムアクセスメモリに読み出して処理し、情報記憶の要求に基いてランダムアクセスメモリの保持情報が書き込まれる前記不揮発性メモリにより、コンピュータの電源遮断時等に情報が失われないようにしたコンピュータ構成の電子制御装置及びそのメモリ制御方法に関するものである。
【背景技術】
【０００２】
従来、自動車産業の分野においては、車両の安全性、快適性等の向上を図るため、コンピュータ構成の電子制御装置としてのマイクロコンピュータのＥＣＵが使用され、加速、変速、制動等の車両制御や、ワイパー制御、ライト制御等のボディー制御の電子制御化が図られている。
【０００３】
これらの電子制御化にあっては、イグニッションキーのオフ等による電源遮断中の情報消失を防止するため、イー・イー・ピー・ロム（ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ・Ｅｒａｓａｂｌｅ・Ｐｒｏｇｒａｍｍａｂｌｅ・Ｒｅａｄ−Ｏｎｌｙ・Ｍｅｍｏｒｙ））に代表される書き換え可能な不揮発性メモリが、電源遮断中の情報記憶に用いられる。
【０００４】
そして、イー・イー・ピー・ロム（以下、ＥＥＰＲＯＭという）を用いて電源遮断中の情報記憶を行なう電子制御装置は例えば図３に示すように構成され、マイクロコンピュータ構成のＥＣＵ１のＣＰＵ１ａ、主記憶装置であるランダムアクセスメモリ（以下、ＲＡＭという）１ｂ及びＥＥＰＲＯＭ２がバス３によって接続されている。
【０００５】
そして、イグニッションキーのオンによってＥＣＵ１の給電が開始されたときに、ＥＥＰＲＯＭ２の各アドレスのデータ１、２、…、ｎの記憶情報ｄ２１、ｄ２２、…、ｄ２ｎがＲＡＭ１ｂに読み出されて展開され、ＥＣＵ１の給電動作中はＲＡＭ１ｂに展開されたデータ１、２、…、ｎの情報ｄ１１、ｄ１２、…、ｄ２ｎに基いて、前記の車両制御やボディー制御が行なわれる。
【０００６】
また、車両走行中等に新たなデータが得られ、ＥＥＰＲＯＭ２の情報記憶の要求が発生してＲＡＭ１ｂの保持情報が書き換えられると、その都度あるいはイグニッションキーがオフして電源が遮断される直前まで待って、ＲＡＭ１ｂの保持内容がＥＥＰＲＯＭ２に書き込まれてＥＥＰＲＯＭ２の記憶内容が更新される。
【０００７】
なお、情報記憶の要求が発生する都度、ＲＡＭ１ｂの保持情報をＥＥＰＲＯＭ２に書き込んで記憶するメモリ制御の場合、例えばヒューズの溶断やバッテリ端子からの給電ケーブルの脱離等による突発的な電源遮断に基づく情報の消失が防止される利点がある。
【０００８】
また、電源が遮断される直前まで待って、ＲＡＭ１ｂの保持情報をＥＥＰＲＯＭ２に書き込んで記憶するメモリ制御の場合、ＥＣＵ１の他の処理の中断等が発生せず、また、ＥＥＰＲＯＭ２の書き換え回数が少なく、書き換え回数に制限があるＥＥＰＲＯＭ２の長寿命化が図られる利点がある（例えば、特許文献１参照。）。
【０００９】
つぎに、この種電子制御装置においては、ＲＡＭ１ｂに展開された情報（保持情報）の破壊等の異常を監視、検出して修復するため、本来の記憶情報とともに、そのビット反転情報や、チェックサムの情報等も同時にＥＥＰＲＯＭ２に書き込んで記憶し、ＥＥＰＲＯＭ２からＲＡＭ１ｂに記憶情報を読み出すときに、ビット反転情報、チェックサムの情報も読み出し、ビット比較、チェックサム処理を実行することでＲＡＭ１ｂの保持情報の破壊等の異常の発生を検出している。
【００１０】
そして、ＥＥＰＲＯＭ２等の書き換え可能な不揮発性メモリを使用して電源遮断時の主記憶装置としてのＲＡＭの情報消失を防止することは、種々の分野のコンピュータ構成の電子制御装置において行なわれ、それらの装置にあっても、ほぼ前記のような情報の書き込み、読み出しのメモリ制御が行なわれる。
【００１１】
【特許文献１】特開２０００−２０４０７号公報（段落［０００２］、図７）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
前記従来のこの種の電子制御装置の場合、例えば前記図３のＥＥＰＲＯＭ２からＲＡＭ１ｂに読み出された情報につき、前記のビット比較、チェックサム処理等から、ＲＡＭ１ｂの保持情報の破壊等の異常を検出しても、この異常が、ＥＥＰＲＯＭ２の記憶情報の破壊によるものか、ＲＡＭ１ｂでの書き込み、読み出し等（以下、ＲＡＭ側異常という）によって生じたものかを、区別して認識することができず、とくに、ＲＡＭ側異常によって生じたときに、ＥＥＰＲＯＭ２の記憶が誤って初期化等されてしまう問題がある。
【００１３】
また、情報記憶の要求が発生したときに、その都度ＥＥＰＲＯＭ２に情報を書き込んでＥＥＰＲＯＭ２の記憶情報を更新する場合、従来、ＲＡＭ１ｂにランダムに情報が保持されることから、ＥＥＰＲＯＭ２の書き込みによる他の処理の中断等の影響を極力少なくするため、変化した一部の情報をＥＥＰＲＯＭ２に書き込むことが望ましいが、この場合、情報をＥＥＰＲＯＭ２のどこに（どのアドレスに）書き込むのかを、メモリ制御のプログラム側で常に管理して認識する必要があり、メモリ制御が極めて複雑化する問題がある。
【００１４】
なお、メモリ制御を簡素化するため、情報記憶の要求が発生したときに、ＲＡＭ１ｂの保持情報の変化の有無等によらず、無条件にＥＥＰＲＯＭ２の記憶情報を書き換えて更新すると、ＥＥＰＲＯＭ２の書き込み回数が多くなることから、ＥＥＰＲＯＭ２の長寿命化が図られない問題が生じる。
【００１５】
一方、電源が遮断される直前まで待ってＥＥＰＲＯＭ２の記憶情報を更新する場合は、ＥＥＰＲＯＭ２の書き込み時間がほとんど問題にならず、ＲＡＭ１ｂのすべての保持情報を無条件にＥＥＰＲＯＭ２に書き戻せばよく、メモリ制御のプログラム側での前記のアドレス管理が不要になり、書メモリ制御の簡素化は図られるが、前記の突発的な電源遮断が発生したときには対応することができず、情報が消失するおそれがある。
【００１６】
そして、ＥＥＰＲＯＭ２等の不揮発性メモリを使用して電源遮断時の情報消失を防止する種々の電子制御装置において、前記の種々の問題がある。
【００１７】
本発明は、上記の諸点に留意してなされたものであり、この種の電子制御装置において、ＲＡＭ側異常が発生したときに、不揮発性メモリを誤って初期化等することなく、ＲＡＭの保持情報を修復し、情報記憶の要求が発生したときに、簡単なメモリ制御により、突発的な電源遮断が発生したときにも情報が消失しないように、不揮発性メモリの記憶情報を書き換えて更新することを目的とし、その際、不揮発性メモリの情報の書き込み回数を極力少なくしてその長寿命化を図ることも目的とする。
【課題を解決するための手段】
【００１８】
上記した目的を達成するために、本発明の電子制御装置は、主記憶装置としてのＲＡＭに、不揮発性メモリから読み出された記憶情報がそれぞれ書き込まれて設定される前記不揮発性メモリの容量の主、副バンクの領域を設け、前記両バンクの保持情報の比較をくり返し、前記両バンクの保持情報の一致、不一致を監視して検出するバンク監視手段と、前記不揮発性メモリの情報記憶の要求が発生し、前記正バンクの保持情報が前記不揮発性メモリに記憶させる情報に書き換えられて前記副バンクの保持情報が前記正バンクの保持情報のビット反転情報に書き換えられたときに、前記バンク監視手段のビット反転状態の不一致検出によって前記情報記憶の要求を認識し、該認識に基づき、前記正バンクの保持情報を前記不揮発性メモリに書き込んで前記不揮発性メモリの記憶情報を更新し、該更新後に、前記不揮発性メモリの記憶情報を読み出して前記両バンクそれぞれの保持情報を前記不揮発性メモリの最新の記憶情報に書き換える情報記憶処理手段と、前記バンク監視手段がビット反転状態以外の不一致を検出し、該検出に基いてバンク異常を認識したときに、前記不揮発性メモリの記憶情報を読み出して前記両バンクそれぞれに書き込み、前記両バンクの保持情報を前記不揮発性メモリの記憶情報に再設定して更正するバンク情報更正手段とを備えたことを特徴としている（請求項１）。
【００１９】
また、本発明の電子制御装置は、情報記憶処理手段に、バンク監視手段のビット反転状態の不一致検出により、正バンクの保持情報と不揮発性メモリの記憶情報との不一致を条件に、前記正バンクの保持情報の前記不揮発性メモリへの書き込みを許可する記憶更新制限手段を設けたことを特徴とし（請求項２）、書き換え可能な不揮発性メモリが、ＥＥＰＲＯＭであることも特徴としている（請求項３）。
【００２０】
つぎに、本発明の電子制御装置のメモリ制御方法は、主記憶装置としてのＲＡＭに、不揮発性メモリから読み出された記憶情報がそれぞれ書き込まれて設定される前記不揮発性メモリの容量の主、副バンクの領域を設け、前記両バンクの保持情報の比較のくり返しにより、前記両バンクの保持情報の一致、不一致を監視して検出し、前記不揮発性メモリの情報記憶の要求が発生し、前記正バンクの保持情報が前記不揮発性メモリに記憶させる情報に書き換えられて前記副バンクの保持情報が前記正バンクの保持情報のビット反転情報に書き換えられたときに、前記両バンクの保持情報のビット反転状態の不一致検出により前記情報記憶の要求を認識し、該認識に基づき、前記正バンクの保持情報を前記不揮発性メモリに書き込んで前記不揮発性メモリの記憶情報を更新し、該更新後に、前記不揮発性メモリの記憶情報を読み出して前記両バンクそれぞれの保持情報を前記不揮発性メモリの最新の記憶情報に書き換え、前記両バンクの保持情報のビット反転状態以外の不一致を検出し、該検出に基づいてバンク異常を認識したときに、前記不揮発性メモリの記憶情報を読み出して前記両バンクそれぞれに書き込み、前記両バンクの保持情報を前記不揮発性メモリの記憶情報に再設定して更正することを特徴としている（請求項４）。
【００２１】
また、本発明の電子制御装置のメモリ制御方法は、正、副バンクの保持情報のビット反転状態の不一致検出により、正バンクの保持情報と不揮発性メモリの保持情報との不一致を条件に、前記正バンクの保持情報の前記不揮発性メモリへの書き込みを許可することを特徴とし（請求項５）、書き換え可能な不揮発性メモリが、ＥＥＰＲＯＭであることも特徴としている（請求項６）。
【発明の効果】
【００２２】
まず、請求項１、４の構成によれば、主記憶装置としてのＲＡＭに設けられた主、副バンクは、不揮発性メモリの同一容量であって、それぞれ不揮発性メモリから読み出された記憶情報が書き込まれて設定され、不揮発性メモリの情報記憶の要求が発生すると、正バンクの保持情報が不揮発性メモリに記憶させる情報に書き換えられて副バンクの保持情報が正バンクの保持情報のビット反転情報に書き換えられる。
【００２３】
そして、両バンクの保持情報の比較のくり返しに基づき、不揮発性メモリの情報記憶の要求が発生したときには、副バンクの保持情報が正バンクの保持情報のビット反転情報になることから、両バンクの情報のビット反転状態の不一致が検出され、この検出に基いて情報記憶の要求が認識される。
【００２４】
このとき、ＲＡＭの情報破壊等の異常に基く両バンクの情報の不一致であれば、両バンクの情報がビット反転状態にならないため、前記のビット反転状態の不一致の検出から、不揮発性メモリの情報記憶の要求が精度よく確実に認識され、この認識に基づき、正バンクの保持情報が不揮発性メモリに書き込まれて不揮発性メモリの記憶情報が更新される。
【００２５】
そして、両バンクが不揮発性メモリの容量であって正バンクに不揮発性メモリのデータ構造で情報が保持され、正バンクの保持情報がそのまま不揮発メモリに書き込まれるため、アドレス管理等の複雑なメモリ制御が不要であり、簡単な制御で確実かつ短時間に不揮発性メモリの記憶情報が更新される。
【００２６】
しかも、情報記憶の要求が発生したときに、不揮発性メモリの記憶情報が更新されるため、突発的な電源遮断が発生しても、不揮発性メモリに必ず最新の情報が保持され、情報の消失が発生することもない。
【００２７】
つぎに、ＲＡＭ側異常によっていずれか一方又は両方のバンクの保持情報が異常になると、両バンクの保持情報が一致しなくなり、このとき、その不一致がビット反転状態の不一致にならないことからバンク異常が検出され、不揮発性メモリの記憶情報が再度読み出されて両バンクに書き込まれ、不揮発性メモリの記憶情報を誤って初期化等することなく、ＲＡＭの情報が修復される。
【００２８】
そして、不揮発性メモリの記憶情報自体に破壊等の異常が発生したときは、正、副バンクに同じ情報が書き込まれることから、両バンクの情報が一致し、この場合は、不揮発性メモリの記憶情報が読み出されて両バンクに書き込まれることはなく、不揮発性メモリの記憶情報自体の破壊等の異常と、ＲＡＭ側の異常とは確実に区別される。
【００２９】
したがって、ＲＡＭ側異常が発生したときには、不揮発性メモリを誤って初期化等することなく、ＲＡＭの保持情報を修復することができ、情報記憶の要求が発生したときには、簡単なメモリ制御により、突発的な電源遮断が発生したときにも情報が消失しないようにして、不揮発性メモリの記憶情報を書き換えて更新することができ、この種の電子制御装置において、簡単な制御で信頼性の高いメモリ制御を実現することができる。
【００３０】
つぎに、請求項２、５の構成によれば、正、副バンクの保持情報のビット反転状態の不一致が検出され、不揮発性メモリへの情報記憶の要求が発生したときに、不揮発性メモリに書き込むべき正バンクの保持情報と、不揮発性メモリの記憶情報とが同じで、書き換えが不要であれば、正バンクの保持情報が不揮発性メモリに書き込まれず、不揮発性メモリの不必要な記憶情報の書き換えが防止されて不揮発性メモリの長寿命化が図られる利点もある。
【００３１】
つぎに、請求項３、６の構成によれば、書き換え可能な不揮発性メモリがＥＥＰＲＯＭからなる実用的な構成の電子制御装置において、上記の種々の効果を奏することができる。
【発明を実施するための最良の形態】
【００３２】
つぎに、本発明をより詳細に説明するため、その一実施形態について、図１のブロック図及び図２の動作説明用のフローチャートにしたがって詳述する。
【００３３】
（構成）
図１は例えば車両のＡＴ制御の電子制御装置のブロック図であり、この電子制御装置はＥＣＵ４及びＥＥＰＲＯＭ５をバス６により接続して形成されている。
【００３４】
そして、ＥＣＵ４はＣＰＵ４ａ及び主記憶装置としてのＲＡＭ４ｂを有し、このＲＡＭ４ｂは、ＥＥＰＲＯＭ５と情報をやり取りするため、ＥＥＰＲＯＭ５の容量の正、副バンク７ｍ、７ｓの領域が設定され、両バンク７ｍ、７ｓはそれぞれＥＥＰＲＯＭ５のデータ構造の連続アドレスの固定容量の領域である。また、ＣＰＵ４ａは、例えば、図示省略したＲＯＭに保持された図２のステップＳ１〜Ｓ６のフローチャートのメモリ制御プログラムを実行し、そのソフトウエア処理により形成されたつぎの各手段を備える。
【００３５】
（ｉ）バンク監視手段
この手段は、バンク７ｍ、７ｓの保持情報の比較を周期的にくり返して両バンク７ｍ、７ｓの保持情報の一致、不一致を監視、検出する。
【００３６】
（ｉｉ）情報記憶処理手段
この手段は、ＥＥＰＲＯＭ５の情報記憶の要求が発生し、正バンク７ｍの保持情報がＥＥＰＲＯＭ５に記憶させる情報に書き換えられて副バンク７ｓの保持情報が正バンク７ｍの保持情報のビット反転情報に書き換えられたときに、バンク監視手段のビット反転状態の不一致検出によって情報記憶の要求を認識し、この認識に基づき、正バンク７ｍの保持情報をＥＥＰＲＯＭ５に書き込んでＥＥＰＲＯＭ５の記憶情報を更新し、この更新後に、ＥＥＰＲＯＭ５の記憶情報を読み出してバンク７ｍ、７ｓそれぞれの保持情報をＥＥＰＲＯＭ５の最新の記憶情報に書き換える。
【００３７】
（ｉｉｉ）バンク情報更正手段
この手段は、バンク監視手段がビット反転状態以外の不一致を検出し、この検出に基いてバンク異常を認識したときに、ＥＥＰＲＯＭ５の記憶情報を読み出してバンク７ｍ、７ｓそれぞれに書き込み、両バンク７ｍ、７ｓの保持情報をＥＥＰＲＯＭ５の記憶情報に再設定して更正する。
【００３８】
（ｉｖ）記憶更新制限手段
この手段は、情報記憶処理手段に設けられ、正、副バンク７ｍ、７ｓの保持情報のビット反転の不一致が検出されたときに、正バンク７ｍの保持情報とＥＥＰＲＯＭ５の記憶情報との不一致を条件に、正バンク７ｍの保持情報のＥＥＰＲＯＭ５への書き込みを許可する。
【００３９】
（動作）
上記のように構成された電子制御装置は、つぎに説明するように動作する。
【００４０】
まず、車両のイグニッションキーがオンすると、車載バッテリの電源がＥＣＵ４に給電され、ＥＣＵ４が動作し、前記のメモリ制御プログラム及び設定されたＡＴ制御のアプリケーションプログラム等を読み出して実行する。
【００４１】
そして、図２のステップＳ０の初期設定により、ＥＥＰＲＯＭ５のアドレス単位のデータ１、２、…、ｎの記憶情報ｄ５１、ｄ５２、…、ｄ５ｎを、正バンク７ｍにアドレス単位のデータ１、２、…、ｎの保持情報ｄ７１ｍ、ｄ７２ｍ、…、ｄ７ｎｍとして書き込まれ、副バンク７ｓにデータ１、２、…、ｎの保持情報ｄ７１ｓ、ｄ７２ｓ、…、ｄ７ｎｓとして書き込み、バンク７ｍ、７ｓを同じ情報内容に初期設定する。
【００４２】
なお、ＥＥＰＲＯＭ５の記憶情報ｄ５１〜ｄ５ｎは、例えばドライバの日常の運転特性に応じたＡＴ制御の測定データ等の書き換え自在の最新情報である。
【００４３】
また、初期設定された正バンク７ｍの保持情報ｄ７１ｍ〜ｄ７ｎｍは、ＲＡＭ４ｂのいわゆるワークメモリ領域等に複写され、ＡＴ制御の実行により参照等され、また、運転中のＡＴ制御特性の測定結果等に基いて書き換え等される。
【００４４】
そして、初期設定後にステップＳ１に移行し、バンク監視手段が正バンク７ｍの保持情報ｄ７１ｍ〜ｄ７ｎｍと、副バンク７ｓの保持情報ｄ７１ｓ〜ｄ７ｎｓとの比較を、例えば１〜数秒の間隔で周期的にくり返す。
【００４５】
つぎに、ＡＴ制御のアプリケーションプログラム等により、周期的にあるいは不規則にＥＥＰＲＯＭ５への情報記憶の要求が発生すると、正バンク７ｍの保持情報ｄ７１ｍ〜ｄ７ｎｍは、全部又は一部が必要に応じて変更され、保持情報ｄ７１ｍ〜ｄ７ｎｍがＥＥＰＲＯＭ５に書き込ませる情報になる。
【００４６】
また、副バンク７ｓの保持情報ｄ７１ｓ〜ｄ７ｎｓは、保持情報ｄ７１ｍ〜ｄ７ｎｍのＥＥＰＲＯＭ５に書き込ませる情報の例えば１６進数のビット反転の情報に書き換えられる。
【００４７】
このビット反転の情報の書き換えにより、前記の情報記憶の要求が発生すると、保持情報ｄ７１ｍ〜ｄ７ｎｍの書き換えの有無によらず、ステップＳ１の比較結果が不一致になり、メモリ制御のプログラム側が前記の情報記憶の要求の発生を認識し、このとき、ステプＳ１からステップＳ２に移行し、保持されていたＥＥＰＲＯＭ５の記憶情報ｄ５１〜ｄ５ｎを、ＲＡＭ４ｂの図示省略した一時保持領域に読み出した後、ステップＳ３に移行する。
【００４８】
このステップＳ３に移行すると、情報記憶処理手段により、正バンク７ｍの保持情報ｄ７１ｍ〜ｄ７ｎｍに対して、副バンク７ｓの保持情報ｄ７１ｓ〜ｄ７ｎｓがビット反転の情報になっているか否かを判別し、このとき、ＥＥＰＲＯＭ５への情報記憶の要求に基く前記のビット反転により、保持情報ｄ７１ｍ〜ｄ７ｎｍの書き換えの有無によらず、図２のステップＳ１の比較結果が不一致になるため、メモリ制御のプログラム側が前記の情報記憶の要求の発生を認識して情報記憶情手段が動作し、ステップＳ３からステップＳ５に移行する。
【００４９】
そして、ＥＥＰＲＯＭ５の書き換え回数を極力少なくしてＥＥＰＲＯＭ５の長寿命化を図るため、この実施形態にあっては、情報記憶処理手段の記憶更新制限手段により、正バンク７ｍの保持情報ｄ７１ｍ〜ｄ７ｎｍと、ＥＥＰＲＯＭ５の記憶情報ｄ５１〜ｄ５ｎとを比較し、両情報が異なって不一致であれば、それを条件として、正バンク７ｍの保持情報ｄ７１ｍ〜ｄ７ｎｍのＥＥＰＲＯＭ５への書き込みを許可する。
【００５０】
なお、正バンク７ｍの保持情報ｄ７１ｍ〜ｄ７ｎｍと、ＥＥＰＲＯＭ５の記憶情報ｄ５１〜ｄ５ｎとが同じで、一致していれば、ＥＥＰＲＯＭ５を書き換える必要がないため、ＥＥＰＲＯＭ５への書き込みを禁止する。
【００５１】
そして、正バンク７ｍの保持情報ｄ７１ｍ〜ｄ７ｎｍのＥＥＰＲＯＭ５への書き込みが許可された場合は、ステップＳ５からステップＳ６に移行し、正バンク７ｍの保持情報ｄ７１ｍ〜ｄ７ｎｍをＥＥＰＲＯＭ５に書き込み、ＥＥＰＲＯＭ５の記憶情報ｄ５１〜ｄ５ｎを保持情報ｄ７１ｍ〜ｄ７ｎｍの内容に更新する。
【００５２】
このとき、正バンク７ｍがＥＥＰＲＯＭ５と同一のデータ構造のアドレスが連続する領域であるため、正バンク７ｍの保持情報ｄ７１ｍ〜ｄ７ｎｍを順に読み出してＥＥＰＲＯＭ５に書き込むことにより、それらの情報ｄ７１ｍ〜ｄ７ｎｍをＥＥＰＲＯＭ５のどこに（どのアドレスに）書き込むのか等をプログラム側で管理して認識することなく、ＥＥＰＲＯＭ５の記憶情報ｄ５１〜ｄ５ｎを更新することができ、情報の書き込みアドレス管理等が不要でメモリ制御が複雑化することもない。
【００５３】
また、前記の情報記憶の要求が発生すると、イグニッションキーがオフしてＥＣＵ４の電源が遮断される直前まで待ったりすることなく、ＥＥＰＲＯＭ５の記憶情報ｄ５１〜ｄ５ｎを書き換えて更新するため、突発的な電源遮断が発生したても、その直前の最新の情報がＥＥＰＲＯＭ５に書き込まれて記憶され、情報が消失することがない。
【００５４】
そして、ＥＥＰＲＯＭ５の記憶情報ｄ５１〜ｄ５ｎを保持情報ｄ７１ｍ〜ｄ７ｎｍの内容に更新すると、ステップＳ６からステップＳ４に移行し、更新されたＥＥＰＲＯＭ５の記憶情報ｄ５１〜ｄ５ｎを読み出し、正バンク７ｍの保持情報ｄ７１ｍ〜ｄ７ｎｍ、副バンク７ｓの保持情報ｄ７１ｓ〜ｄ７ｎｓを、共に、更新されたＥＥＰＲＯＭ５の最新の記憶情報ｄ５１〜ｄ５ｎに書き換える。
【００５５】
この書き換えにより、正バンク７ｍの保持情報ｄ７１ｍ〜ｄ７ｎｍと副バンク７ｓの保持情報ｄ７１ｓ〜ｄ７ｎｓとが一致するため、ＥＥＰＲＯＭ５への情報記憶が終了してステップＳ４からステップＳ１に戻ったときに、元の保持情報ｄ７１ｍ〜ｄ７ｎｍ、ｄ７１ｓ〜ｄ７ｎｓに基いてＥＥＰＲＯＭ５への情報記憶が誤ってくり返されることがない。
【００５６】
つぎに、何らかの原因でＲＡＭ４ｂにいわゆるデータ破壊やデータリフレッシュミス等の前記のＲＡＭ側異常が発生し、ＥＥＰＲＯＭ５の記憶情報ｄ５１〜ｄ５ｎは正常であるが、正バンク７ｍの保持情報ｄ７１ｍ〜ｄ７ｎｍ、副バンク７ｓの保持情報ｄ７１ｓ〜ｄ７ｎｓのいずれか一方又は両方が異常になると、正バンク７ｍの保持情報ｄ７１ｍ〜ｄ７ｎｍと、副バンク７ｓの保持情報ｄ７１ｓ〜ｄ７ｎｓとが不一致になり、ステップＳ１からステップｓ２を介してステップｓ３に移行する。
【００５７】
このとき、正バンク７ｍの保持情報ｄ７１ｍ〜ｄ７ｎｍに対して、副バンク７ｓの保持情報ｄ７１ｓ〜ｄ７ｎｓがビット反転状態になることは皆無に等しく、保持情報ｄ７１ｍ〜ｄ７ｎｍと保持情報ｄ７１ｓ〜ｄ７ｎｓとがビット反転状態以外の不一致になり、バンク監視手段が、この不一致を検出してバンク異常を認識する。
【００５８】
さらに、このバンク異常の認識により、バンク情報更正手段が動作してステップＳ３からステップＳ４に移行し、ＥＥＰＲＯＭ５の記憶情報ｄ５１〜ｄ５ｎを読み出して両バンク７ｍ、７ｓそれぞれに書き込み、正バンク７ｍの保持情報ｄ７１ｍ〜ｄ７ｎｍ、副バンク７ｓの保持情報ｄ７１ｓ〜ｄ７ｎｓを最新の記憶情報ｄ５１〜ｄ５ｎに再設定して更正し、修復する。
【００５９】
ところで、正、副バンク７ｍ、７ｓにＥＥＰＲＯＭ５の記憶情報ｄ５１〜ｄ５ｎを読み出して書き込んだ後にＥＥＰＲＯＭ５の記憶情報自体に破壊等の異常が発生しても、正、副バンク７ｍ、７ｓにＥＥＰＲＯＭ５に異常が発生する前の同じ情報が書き込まれていることから、両バンク７ｍ、７ｓの情報が一致し、ＥＥＰＲＯＭ５の記憶情報が読み出されて両バンク７ｍ、７ｓに書き込まれることはない。
【００６０】
そして、ＥＥＰＲＯＭ５の記憶情報自体の破壊等の異常と、ＲＡＭ側の異常とが確実に区別され、ＲＡＭ側異常が発生したときに、誤ってＥＥＰＲＯＭ５の記憶情報ｄ５１〜ｄ５ｎを初期化することがない。
【００６１】
なお、イグニッションキーがオフしてＥＣＵ４の電源が遮断され、その給電が停止するまで、図２の情報管理プログラムが動作し、ＲＡＭ４ｂとＥＥＰＲＯＭ５との情報のやり取りが制御される。
【００６２】
したがって、ＲＡＭ側異常が発生したときには、ＥＥＰＲＯＭ５を誤って初期化等することなく、ＲＡＭ４ｂの保持情報を修復することができ、ＥＥＰＲＯＭ５の情報記憶の要求が発生したときには、簡単なメモリ制御により、突発的な電源遮断が発生したときにも情報が消失しないようにして、ＥＥＰＲＯＭ５の記憶情報を書き換えて更新することができ、この種の電子制御装置において、簡単な制御で信頼性の高いメモリ制御を実現することができる。
【００６３】
なお、この場合、メモリ制御のプログラムが他の処理のプログラムと別個独立に実行されて動作するため、プログラムの独立性が高く、その動作確認等が容易で保守性の向上等が図られる利点もある。
【００６４】
ところで、図２のステップＳ０を省いてもよく、ステップＳ０を省いた場合は、車両のイグニッションキーがオンし、車載バッテリの電源がＥＣＵ４に給電されてＥＣＵ４が動作したときに、図２のステップＳ１のバンク監視手段により、正バンク７ｍの保持情報ｄ７１ｍ〜ｄ７ｎｍと、副バンク７ｓの保持情報ｄ７１ｓ〜ｄ７ｎｓと比較し、給電開始直後は、両バンク７ｍ、７ｓに情報が読み込まれておらず、両バンク７ｍ、７ｓの保持情報が不一致になることから、ステップＳ１からステップＳ２に移行して電源遮断中に保持されていたＥＥＰＲＯＭ５の記憶情報ｄ５１〜ｄ５ｎをＲＡＭ４ｂの図示省略した一時保持領域に読み出した後、ステップＳ２からステップＳ３に移行し、情報記憶処理手段により、正バンク７ｍの保持情報ｄ７１ｍ〜ｄ７ｎｍに対して副バンク７ｓの保持情報ｄ７１ｓ〜ｄ７ｎｓがビット反転の情報になっているか否かを判別する。
【００６５】
そして、給電開始時、ビット反転の情報になることはほとんどなく、ビット反転状態以外の不一致の検出によりバンク情報更正手段が動作してＲＡＭ側異常、すなわち、バンク異常を認識し、ステップＳ３からステップＳ４に移行し、ステップＳ２で読み出したＥＥＰＲＯＭ５の記憶情報ｄ５１〜ｄ５ｎが、バンク７ｍ、７ｓに保持情報ｄ７１ｍ〜ｄ７ｎｍ、ｄ７１ｓ〜ｄ７ｎｓとして書き込まれることにより、バンク７ｍ、７ｓが同じ情報内容に初期設定される。
【００６６】
そして、本発明は上記した実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能であり、不揮発性メモリがＥＥＰＲＯＭ以外の書き換え可能なメモリであってもよいのは勿論である。
【００６７】
また、装置の用途等によっては、記憶更新制限手段を省き、図２のステップＳ５の判断を行なわずにＥＥＰＲＯＭの記憶情報を更新してもよい。
【００６８】
そして、本発明は、情報記憶の要求に基いてＲＡＭの保持情報が書き込まれる不揮発性メモリにより、コンピュータの電源遮断時等に情報が失われないようにするコンピュータ構成の種々の電子制御装置及びそのメモリ制御方法に適用することができる。
【図面の簡単な説明】
【００６９】
【図１】一実施形態のブロック図である。
【図２】図１の動作説明用のフローチャートである。
【図３】従来例のブロック図である。
【符号の説明】
【００７０】
４    ＥＣＵ
４ａ    ＣＰＵ
４ｂ    ＲＡＭ
５    ＥＥＰＲＯＭ
７ｍ    正バンク
７ｓ    副バンク
【図１】
2005275889.tif 000003
【図２】
2005275889.tif 000004
【図３】
2005275889.tif 000005