(57)【要約】【課題】入力電圧や負荷の状態等によってスイッチをオンする遅延時間が異なるため、遅延時間の最適値を求めることが困難であり、大きな突入電流が流れたり、電流制限素子が異常発熱するという課題を解決する。【解決手段】突入電流を制限する電流制限素子に並列にスイッチ素子を接続し、負荷に供給するリセット信号がアサートのときに前記スイッチ素子をオフにし、ネゲートになるとオンするようにした。入力コンデンサが充電を完了するまでスイッチ素子がオフを維持するので大きな２次突入電流が流れることがなく、かつ負荷のリセットが解除されるとスイッチ素子がオンになるので、負荷電流の増大による電流制限素子の異常発熱や焼損を防ぐことができる。【選択図】            図１
2005020928.tif 000002
【特許請求の範囲】
【請求項１】
入力された電力を負荷に供給すべき電力に変換して出力するコンバータ回路と、
前記コンバータ回路に入力される電流が流れる線路の途中に設置され突入電流を制限する電流制限素子と、
前記コンバータ回路に電力が供給されてからその出力電圧が安定した後所定の時間が経過するまで前記負荷に供給されるリセット信号をアサートするリセット信号出力回路と、
前記電流制限素子に並列接続され前記リセット信号がアサートの間オフに制御され前記リセット信号がネゲートになるとオンに制御されるスイッチ、
を設けたことを特徴とする電源装置。
【請求項２】
前記リセット信号に関連する信号が入力されるフォトカプラを具備し、このフォトカプラによって前記スイッチを制御するようにしたことを特徴とする請求項１記載の電源装置。
【請求項３】
前記リセット信号出力回路を前記コンバータ回路内部に設置したことを特徴とする請求項１または請求項２記載の電源装置。
【請求項４】
前記スイッチはＰチャンネルＭＯＳＦＥＴであることを特徴とする請求項１ないし請求項３のいずれかに記載の電源装置。
【発明の詳細な説明】
【発明の属する技術分野】
本発明は、簡単な構成で起動時の突入電流を制限する電源装置に関するものである。
【０００１】
【従来の技術】
図４に起動時の突入電流を制限する電源装置の構成を示す。
図４に表わす電源装置は、コンバータ回路９の入力電圧端子Ｖｉｎ＋、Ｖｉｎ−に入力電圧が供給され、この入力電圧をＶｏｕｔに変換して図示しない負荷に供給する。Ｃ１はコンバータ回路９の入力側に接続される大容量のコンデンサである。
【０００２】
このような電源装置では、入力電圧が印加されたときにコンデンサＣ１がショート状態に見えるために、コンデンサＣ１に向かってきわめて大きな突入電流が流れることがある。
【０００３】
この突入電流は、入力電圧端子Ｖｉｎ＋、Ｖｉｎ−からコンデンサＣ１までのインピーダンスをＲｉｎ、入力電圧の電圧値をＥとすると、最大Ｅ／Ｒｉｎになり、５０〜１００Ａに達する場合もある。
【０００４】
このような大きな突入電流が流れると、ヒューズや整流素子などの電源装置内部の素子が損傷を受けることがある。また、外部の配線やブレーカもこの大きな突入電流に耐えられるものを使用しなければならない。
【０００５】
さらに、一時的に電源電圧が低下して、同じ系統に接続されている他の機器に悪影響を与えることがあり、電源電圧の供給元の装置の保護装置が働いて、起動不能になる場合もある。
【０００６】
このような大きな突入電流が流れることを防止するため、スイッチ７を並列に接続した電流制限素子である抵抗６を介して入力電圧をコンバータ回路９に供給するようにしている。
【０００７】
入力電圧を供給しないときはスイッチ７をオフ状態にし、出力電圧Ｖｏｕｔが一定になった後にスイッチをオンにする。出力電圧Ｖｏｕｔの代わりに入力電圧やスイッチングトランスに巻いた補助巻線の出力電圧を使用する場合もある。
【０００８】
しかし、出力電圧、入力電圧、補助巻線の電圧が所定の値になったときにスイッチ７をオンにすると、コンデンサＣ１の充電が完了する前にスイッチ７がオンになるので、突入電流を完全には防止できない。そのため、遅延回路８でこれらの信号を所定の時間だけ遅延させて、スイッチ７をオンするようにする。
【０００９】
特許文献１には、交流を直流に変換する交流直流変換器において、入力端子と交流を直流に変換する整流素子との間にトライアックを並列接続した抵抗を挿入し、スイッチングトランスに巻いた補助巻線に誘起する電圧を整流・平滑した電圧が所定の値以上になるとこのトライアックをオンするようにした突入電流制限回路の発明が記載されている。この発明は図４の突入電流制限回路と基本的に同じ働きをするものである。
【００１０】
また、特許文献２には、交流を直流に変換して出力する電源装置において、入力端子と整流素子との間にトライアックを挿入し、スイッチングトランスに巻いた補助巻線に誘起する電圧を整流した電圧を所定の時定数を持たせた平滑回路で平滑し、この平滑した電圧で前記トライアックをオンするようにした突入電流制限回路の発明が記載されている。この発明も基本的な動作は図４の突入電流制限回路と同じである。
【特許文献１】
特開平５−２９２７４９号公報
【特許文献２】
特開平８−１９１５７０号公報
【発明が解決しようとする課題】
しかしながら、このような突入電流制限回路には、次のような課題があった。
【００１１】
遅延回路８に設定する遅延時間は、コンデンサＣ１の充電が完了する時間より長くしなければならない。しかしながら、充電が完了する時間は入力電圧の値、その立ち上がり時間、あるいは負荷の状態によって変化する。
【００１２】
また、遅延回路８に設定する遅延時間は、長すぎても問題が発生する。そのため、いろいろな条件を想定して遅延時間を設定しなければならず、最適値を見いだすのが困難であるという課題があった。
【００１３】
逆に遅延時間が短すぎると、コンデンサＣ１への充電が不十分な状態でスイッチ７がオンするため、大きな２次突入電流が流れる。２次突入電流の大きさは、入力電圧をＶｉｎ、スイッチ７がオンしたときのコンデンサＣ１の両端電圧をＶｃ、スイッチ７のオン抵抗をＲｏｎとすると、（Ｖｉｎ−Ｖｃ）／Ｒｏｎになる。
【００１４】
また、遅延時間が長すぎると、スイッチ７がオンする前に負荷が立ち上がって負荷電流が増大し、その結果、抵抗６に過大な電流が流れて異常発熱したり、甚だしい場合には焼損する場合もある。
【００１５】
さらに、まれではあるが、遅延時間が長すぎると電源が数回オン、オフを繰り返して立ち上がるという場合もある。入力電圧が投入されるとリセットが解除されて負荷が起動して電流が増大する。その結果、抵抗６に流れる電流が増大して電圧降下が大きくなり、コンデンサＣ１の両端電圧が下がって出力電圧が低下する。そのため、負荷のリセットが再度投入されて負荷に流れる電流が減少し、再び出力電圧が増加する。この過程をスイッチ７がオンするまで繰り返す。
【００１６】
従って本発明の目的は、負荷に供給するリセット信号によって突入電流を制限する抵抗を短絡するスイッチを制御することにより、入力電圧や負荷の状態が変化しても常に最適の状態で起動することができる突入電流制限回路を備える電源装置を提供することにある。
【００１７】
【課題を解決するための手段】
このような課題を解決するために、本発明のうち請求項１記載の発明は、入力された電力を負荷に供給すべき電力に変換して出力するコンバータ回路と、前記コンバータ回路に入力される電流が流れる線路の途中に設置され、突入電流を制限する電流制限素子と、前記コンバータ回路の出力電圧が入力され、前記コンバータ回路に電力が供給されてからその出力電圧が安定した後所定の時間が経過するまでアサート状態を維持する、前記負荷に供給されるリセット信号を出力するリセット信号出力回路と、前記電流制限素子に並列接続され、前記リセット信号がアサートの間オフに制御され、前記リセット信号がネゲートになるとオンに制御されるスイッチとを具備するようにしたものである。入力電圧や負荷の状態が変化しても、最適なタイミングでスイッチを制御できる。
【００１８】
請求項２記載の発明は、請求項１記載の発明において、前記リセット信号に関連する信号が入力されるフォトカプラによって前記スイッチを制御するようにしたものである。コンバータ回路の入出力間が絶縁されていても使用できる。
【００１９】
請求項３記載の発明は、請求項１または請求項２記載の発明において、前記リセット信号出力回路を前記コンバータ回路内部に設置するようにしたものである。小型化が可能である。
【００２０】
請求項４記載の発明は、請求項１ないし請求項３いずれかに記載の発明において、前記スイッチとしてＰチャンネルＭＯＳＦＥＴを用いるようにしたものである。小型化が可能になる。
【発明の実施の形態】
以下に、図に基づいて本発明を詳細に説明する。
図１は本発明に係る突入電流制限回路を備える電源装置の一実施例を示す構成図である。
【００２１】
尚、図４と同じ要素には同一符号を付し、説明を省略する。
図１において、１は突入電流制限用抵抗６の両端に、そのドレインＤとソースＳが接続されているスイッチ素子であり、図４のスイッチ７と同様の働きをするものである。この実施例では、スイッチ素子１としてＰチャンネルＭＯＳＦＥＴを使用している。
【００２２】
Ｒ１，Ｒ２はスイッチ素子１のゲートＧに適切な電圧を与えるための抵抗であり、抵抗Ｒ１は入力電圧端子Ｖｉｎ＋とスイッチ素子１のゲートＧ間に、抵抗Ｒ２はゲートＧと後述するトランジスタ２のコレクタ間に接続される。
【００２３】
これらの抵抗Ｒ１，Ｒ２の抵抗値は、スイッチ素子１がオンしたときのゲート−ソース間電圧ＶＧＳが例えば−１０Ｖになるようにその値が設定される。
【００２４】
２はトランジスタであり、そのコレクタが抵抗Ｒ２の一端に、エミッタが入力電圧端子Ｖｉｎ−に接続される。また、そのベースには抵抗Ｒ３を介して後述するリセット信号ＸＲＥＳＥＴが入力される。さらに、このベースと入力電圧端子Ｖｉｎ−間には抵抗Ｒ４が接続される。抵抗Ｒ３はベース抵抗、Ｒ４はブリーダ抵抗である。
【００２５】
３はコンバータ回路であり、入力電圧端子Ｖｉｎ＋，Ｖｉｎ−に印加された入力電圧が抵抗６を介して入力され、この入力電圧を出力電圧Ｖｏｕｔに変換して出力する。コンデンサＣ１はコンバータ回路３の入力側に接続される大容量コンデンサである。
【００２６】
３１はコンバータ回路３に内蔵されたリセット信号出力回路であり、入力端子Ｖｉｎ＋，Ｖｉｎ−に入力電圧が印加されてからコンバータ回路３の出力電圧Ｖｏｕｔが安定した後、所定の期間、低レベルを維持するリセット信号ＸＲＥＳＥＴを出力する。このリセット信号ＸＲＥＳＥＴは抵抗Ｒ３を介してトランジスタ２のベースに入力される。
【００２７】
一般に、マイクロプロセッサをはじめとする論理回路等に使用される電源では、電源投入時にクロック周波数が安定するまでの数十ｍｓの間、あるいは電源が遮断されて論理回路等に供給される電源電圧が低下し、その動作が不定状態になるときに、その動作を停止させなければならない。
【００２８】
そのためのリセット信号を電源装置が出力するようになっている。リセット信号が低レベル（アサート）になっている間、論理回路等はリセット状態になり、その消費電流は低い値になる。リセット信号が高レベル（ネゲート）になると論理回路が動作を開始し、その消費電流は増大する。
【００２９】
４は負荷装置であり、コンバータ回路３の出力電圧Ｖｏｕｔが入力される。即ち、コンバータ回路３から電力が供給される。また、リセット信号出力回路３１の出力であるリセット信号ＸＲＥＳＥＴが入力され、このリセット信号ＸＲＥＳＥＴによりリセットされる。
【００３０】
次に、この実施例の動作を説明する。
前述したように、コンバータ回路３に入力電圧が印加されてからコンバータ回路３の出力電圧が安定した後、所定の期間、リセット信号ＸＲＥＳＥＴは低レベルを維持する。
【００３１】
そのため、トランジスタ２はオフになり、スイッチ素子１のゲートＧは入力電圧端子Ｖｉｎ＋の電圧になる。その結果、スイッチ素子１はオフになり、コンデンサＣ１の充電電流は抵抗６によって制限され、大きな突入電流が流れることはない。また、リセット信号ＸＲＥＳＥＴは負荷装置４をリセットするので、負荷装置４の消費電流は小さな値になる。
【００３２】
コンバータ回路３の出力電圧Ｖｏｕｔが安定してから、所定の時間（一般的には数十ｍｓ）経過すると、リセット信号ＸＲＥＳＥＴが高レベルになり、トランジスタ２はオンする。
【００３３】
これにより、スイッチ素子１のゲート−ソース間電圧ＶＧＳは負の値になり、スイッチ素子１もオンとなる。そのため抵抗６は短絡するが、コンデンサＣ１の充電は完了しているので、２次突入電流は小さな値に抑えられる。
【００３４】
また、負荷装置４は、リセットが解除されて通常運転に移行し、大きな負荷電流が流れるが、抵抗６は短絡されているので、抵抗６による電圧降下は発生しない。
【００３５】
本実施例を、入力電圧が１２ＶＤＣで突入電流を６Ａ以下に抑えなければならないＤＣ−ＤＣコンバータに適用した場合の具体的な値を下記に示す。
・入力端子Ｖｉｎ＋，Ｖｉｎ−間に印加される電圧：１２ＶＤＣ
・抵抗６の抵抗値：２．２Ω
・抵抗Ｒ１の抵抗値：１０ｋΩ
・抵抗Ｒ２の抵抗値：２．２ｋΩ
・抵抗Ｒ３と抵抗Ｒ４の抵抗値：１００ｋΩ
・コンデンサＣ１の容量値：６８０μＦ
・リセット信号ＸＲＥＳＥＴの高レベルの電圧：３．３Ｖ
【００３６】
図２に本発明の他の実施例を示す。尚、図１と同じ要素には同一符号を付し、説明を省略する。
【００３７】
図２において、５はフォトカプラであり、５１はこのフォトカプラ５に内蔵されているＬＥＤ、５２は同じくフォトトランジスタである。Ｒ５は抵抗であり、リセット信号出力回路３１の出力端子とＬＥＤ５１のアノード間に接続される。また、フォトトランジスタ５２は、抵抗Ｒ２のゲートＧに接続されていない側と入力電圧端子Ｖｉｎ−端子間に接続される。
【００３８】
リセット信号ＸＲＥＳＥＴが低レベルのときは、ＬＥＤ５１に電流が流れないためにフォトトランジスタ５２はオフになり、スイッチ素子１もオフになる。
【００３９】
リセット信号ＸＲＥＳＥＴが高レベルになると、ＬＥＤ５１に電流が流れてフォトトランジスタ５２はオンになる。そのため、スイッチ素子１もオンになる。コンバータ回路３の入力側と出力側が絶縁されていると、図１の実施例のようにリセット信号ＸＲＥＳＥＴで直接スイッチ素子１を制御できないので、フォトカプラ５で絶縁する。
【００４０】
図３に図１の実施例の効果を示す。
図３（Ａ）は、コンバータ回路３の入力電圧＝１２．０Ｖにおける突入電流の測定値であり、上から入力電圧、リセット信号、突入電流の変化を表す。横軸は時間で２０ｍｓ／ｄｉｖ、縦軸は電流値である。
【００４１】
同図（Ｂ）は（Ａ）の１次突入電流の部分を拡大したものである。入力電圧が立ち上がったときにピーク電流４．５Ａの１次突入電流が約１０ｍｓ間流れ、リセット信号がネゲートされる１００ｍｓ後にピーク電流２．５Ａの２次突入電流がごく短時間流れるだけであり、突入電流が小さな値に抑えられていることがわかる。
【００４２】
なお、これらの実施例ではスイッチ素子としてＰチャンネルＭＯＳＦＥＴを使用したが、他のスイッチ素子あるいは機械的なスイッチであってもよい。要は、オンしたときの抵抗値が抵抗６の抵抗値に比べて十分小さな値を有するスイッチであればよい。また、リセット信号出力回路３１をコンバータ回路３に内蔵するようにしたが、外部にあってもよい。
【発明の効果】
以上説明したことから明らかなように、本発明によれば次の効果が期待できる。  突入電流を制限する電流制限素子に並列に接続されるスイッチを、負荷に供給するリセット信号がアサートの間オフに制御するようにしたので、コンバータ回路への入力電圧や負荷の状態、あるいは供給元電源の立ち上がりなどの特性が変化しても、常に最適のタイミングでスイッチをオンにすることができる。そのため、入力コンデンサへの充電時間が十分確保できるので、スイッチをオンしたときの２次突入電流を最小限に押さえることができるという効果がある。
【００４３】
また、スイッチの制御信号として負荷に供給するリセット信号を用いているので、スイッチがオフの状態で負荷のリセットが解除されることがない。従って、負荷電流の増大による電流制限素子の異常な温度上昇や焼損、あるいは電源投入時に電源装置が動作・停止を数回繰り返した後に正常に立ち上がるという現象が発生しなくなるという効果もある。
【００４４】
また更に、リセット信号をフォトカプラによって絶縁して、この信号によりスイッチを制御するようにした。入力側と出力側が絶縁されているコンバータ回路であっても用いることができるという効果がある。
【００４５】
更に、リセット信号出力回路をコンバータ回路に内蔵するようにし、またスイッチとしてＰチャンネルＭＯＳＦＥＴを用いるようにした。小型化が可能になるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】本発明の他の実施例を示す構成図である。
【図３】本発明の一実施例の効果を示す特性図である。
【図４】従来の突入電流制限回路を内蔵した電源装置の構成図である。
【符号の説明】
１  ＰチャンネルＭＯＳＦＥＴ
２  トランジスタ
３  コンバータ回路
３１  リセット信号出力回路
４  負荷装置
５  フォトカプラ
６，Ｒ１〜Ｒ５  抵抗
Ｃ１  コンデンサ
【図１】
2005020928.tif 000003
【図２】
2005020928.tif 000004
【図３】
2005020928.tif 000005
【図４】
2005020928.tif 000006