(57)【要約】  【課題】  楽音を劣化させることなく、電磁波障害を低減すること。  【解決手段】  楽音を示すデジタルデータを生成するトーンジェネレータ５と、そのデジタルデータを一時的に記録するバッファ記憶装置６と、バッファ記憶装置６に記憶された記録デジタルデータを読み取とってその記録デジタルデータが示す楽音を示すアナログ信号を生成するデジタルアナログ変換器７と、間隔が一定であるパルス列により形成される第１信号ＣＫ０を生成する第１信号発生器２と、間隔が変動するパルス列により形成される第２信号ＣＫ０ｍを生成する第２信号発生器３とを備えている。トーンジェネレータ５は、第２信号ＣＫ０ｍをクロック信号として動作する。デジタルアナログ変換器７は、第１信号ＣＫ０をクロック信号として動作する。このような電子楽音発生装置１によれば、楽音を劣化させることなく、電磁波障害を低減することができる。  【選択図】  図１
2005274782.tif 000002
【特許請求の範囲】
【請求項１】
楽音を示すデジタルデータを生成するトーンジェネレータと、
前記デジタルデータを一時的に記録するバッファ記憶装置と、
前記バッファ記憶装置に記憶された記録デジタルデータを読み取り、前記記録デジタルデータが示す楽音を示すアナログ信号を生成するデジタルアナログ変換器と、
間隔が一定であるパルス列により形成される第１信号を生成する第１信号発生器と、
間隔が変動するパルス列により形成される第２信号を生成する第２信号発生器とを具備し、
前記トーンジェネレータは、前記第２信号をクロック信号として動作し、
前記デジタルアナログ変換器は、前記第１信号をクロック信号として動作する
電子楽音発生装置。
【請求項２】
請求項１において、
前記第２信号発生器は、前記第１信号を形成するパルスの位置を変調させて前記第２信号を生成する
電子楽音発生装置。
【請求項３】
請求項２において、
前記第２信号は、サンプリング周期で周期的であり、
前記トーンジェネレータは、前記サンプリング周期毎に前記デジタルデータを前記バッファ記憶装置に記録し、
前記デジタルアナログ変換器は、前記第１信号に基づいて前記サンプリング周期毎に前記バッファ記憶装置から前記記録デジタルデータを読み取る
電子楽音発生装置。
【請求項４】
請求項１において、
前記第１信号発生器は、第１振動子を用いて前記第１信号を生成し、
前記第２信号発生器は、前記第１振動子と異なる第２振動子を用いて前記第２信号を生成する
電子楽音発生装置。
【請求項５】
請求項４において、
前記デジタルアナログ変換器は、前記第１信号に基づいてサンプリング周期毎に前記バッファ記憶装置から前記記録デジタルデータを読み取り、
前記第２信号には、前記サンプリング周期の間に前記トーンジェネレータが前記デジタルデータを生成するために十分な個数のパルスが形成されている
電子楽音発生装置。
【請求項６】
請求項５において、
前記第１信号を分周して、前記サンプリング周期を示すパルス列により形成されるサンプリング周期クロック信号を生成する分周器を更に具備し、
前記トーンジェネレータは、前記サンプリング周期クロック信号に基づいて前記サンプリング周期毎に前記デジタルデータを前記バッファ記憶装置に出力する
電子楽音発生装置。
【請求項７】
請求項１〜請求項６のいずれかにおいて、
前記トーンジェネレータは、前記楽音を算出する手順を示すコンピュータプログラムを実行するＣＰＵである
電子楽音発生装置。
【請求項８】
請求項１〜請求項７のいずれかに記載の電子楽音発生装置と、
複数の鍵を備える鍵盤とを具備し、
前記トーンジェネレータは、更に、前記複数の鍵のうちの打鍵された鍵に基づいて前記デジタルデータを生成する
電子楽器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子楽音発生装置に関し、特に、演算により楽音の波形を生成する電子楽音発生装置に関する。
【背景技術】
【０００２】
電子楽音発生装置・電子楽器に例示される電子機器は、内部を流れる電流によりＥＭＩ（ＥｌｅｃｔｒｏＭａｇｎｅｔｉｃ  Ｉｎｔｅｒｆｅｒｅｎｃｅ）を放射している。このようなＥＭＩは、規制されて、他の電子機器に悪影響が発生することが防止されている。そのＥＭＩを低減させるための対策としては、バイパスコンデンサ、チョークコイル、フェライトビーズをその電子機器に搭載することが知られている。より安価にＥＭＩノイズを効果的に低減することが望まれている。
【０００３】
ＥＭＩを効果的に低減するＳＳＣＧ（Ｓｐｒｅａｄ  Ｓｐｅｃｔｒｕｍ  Ｃｌｏｃｋ  Ｇｅｎｅｒａｏｒ）技術が知られている。そのＳＳＣＧ技術は、クロックジェネレータにおける発振クロックの周波数をわずかに変動（周波数変調）させる技術である。電気回路は、このような周波数が変動するクロックを使用することにより、ＥＭＩを低減させることができる。このようなＳＳＣＧ技術は、特開平８−１０２６６０号公報、特開平８−３２８８３号公報に開示されている。しかしながら、従来の電子楽音発生装置では、そのわずかな周波数変調が楽音に与える音質劣化を危惧して、ＳＳＣＧ技術は利用されていなかった。電子楽音発生装置は、発音する楽音を劣化させることなく、ＥＭＩノイズを低減させることが望まれている。
【０００４】
特開平８−１０２６６０号公報には、簡易・安価の構成のもとに高精度かつ可変周波数の信号を発生できる信号変調回路が開示されている。その信号変調回路は、原信号をほぼ同一時間ずつ遅延させる縦列接続された複数の信号遅延回路と、原信号又は各信号遅延回路から出力された遅延信号の一つを選択して出力する信号選択回路と、この信号選択回路による信号の選択を制御する信号選択制御回路とを備えている。この信号選択制御回路は、原信号又は各信号遅延回路から出力された遅延信号の一つを遅延時間の増加の順にかつ３６０°未満の位相差に相当する最大遅延時間が生じる範囲内で順次又は１つ若しくは複数跳びに選択する動作を信号選択回路に反復させるように構成されている。
【０００５】
特開平８−３２８８３号公報には、中間周波トランス、外付け部品を必要とせず、小型化およびＩＣチップに組み込んで制御が可能な安価な高周波信号変調回路が開示されている。その高周波信号変調回路は、基準発振器と、固定分周器と、電圧制御発振器と、外部の制御装置からの制御データにより電圧制御発振器の出力を分周する第１の可変分周器と、これと固定分周器とからの入力を比較し、電圧制御発振器にフィードバックする位相比較器と、外部の制御装置からの制御データにより固定分周器の出力を分周して音声キャリアを発振させ周波数の切り換えを行う第２の可変分周器と、電圧制御発振器の出力をビデオ信号で振幅変調する映像ＡＭ変調器と、第２の可変分周器からの出力をオーディオ信号で周波数変調する音声ＦＭ変調器と、周波数ｆ１とｆ２とを混合し出力端子ＯＵＴへ出力するミキサ回路とを備えている。
【０００６】
【特許文献１】特開平８−１０２６６０号公報
【特許文献２】特開平８−３２８８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の課題は、発音する楽音を劣化させることなく、ＥＭＩノイズを低減する電子楽音発生装置を提供することにある。
【課題を解決するための手段】
【０００８】
以下に、発明を実施するための最良の形態・実施例で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００９】
本発明による電子楽音発生装置（１）は、楽音を示すデジタルデータを生成するトーンジェネレータ（５）と、そのデジタルデータを一時的に記録するバッファ記憶装置（６）と、バッファ記憶装置（６）に記憶された記録デジタルデータを読み取とってその記録デジタルデータが示す楽音を示すアナログ信号を生成するデジタルアナログ変換器（７）と、間隔が一定であるパルス列により形成される第１信号（ＣＫ０）を生成する第１信号発生器（２）と、間隔が変動するパルス列により形成される第２信号（ＣＫ０ｍ）を生成する第２信号発生器（３）とを備えている。トーンジェネレータ（５）は、第２信号（ＣＫ０ｍ）をクロック信号として動作する。デジタルアナログ変換器（７）は、第１信号（ＣＫ０）をクロック信号として動作する。このような電子楽音発生装置（１）によれば、楽音を劣化させることなく、電磁波障害を低減することができる。
【００１０】
第２信号発生器（３）は、第１信号（ＣＫ０）を形成するパルスの位置を変調させて第２信号（ＣＫ０ｍ）を生成することが好ましい。
【００１１】
第２信号（ＣＫ０ｍ）は、サンプリング周期で周期的であることが好ましい。このとき、トーンジェネレータ（５）は、サンプリング周期毎にデジタルデータをバッファ記憶装置（６）に記録する。デジタルアナログ変換器（７）は、第１信号（ＣＫ０）に基づいてサンプリング周期毎にバッファ記憶装置（６）から記録デジタルデータを読み取る。
【００１２】
第１信号発生器（２）は、第１振動子を用いて第１信号（ＣＫ０）を生成する。このとき、第２信号発生器は、第１振動子と異なる第２振動子を用いて第２信号（ＣＫ０ｍ）を生成することが好ましい。
【００１３】
デジタルアナログ変換器（７）は、第１信号（ＣＫ０）に基づいてサンプリング周期毎にバッファ記憶装置（６）から記録デジタルデータを読み取る。このとき、第２信号（ＣＫ０ｍ）には、サンプリング周期の間にトーンジェネレータ（５）がデジタルデータを生成するために十分な個数のパルスが形成されていることが好ましい。
【００１４】
本発明による電子楽音発生装置（１）は、第１信号（ＣＫ０）を分周してサンプリング周期を示すパルス列により形成されるサンプリング周期クロック信号を生成する分周器（１１、１２、１４、１５、２１、２２）を更に備えている。このとき、トーンジェネレータ（５）は、サンプリング周期クロック信号に基づいてサンプリング周期毎にデジタルデータをバッファ記憶装置（６）に出力することが好ましい。
【００１５】
トーンジェネレータ（５）は、楽音を算出する手順を示すコンピュータプログラムを実行するＣＰＵであることが好ましい。
【００１６】
本発明による電子楽器は、このような電子楽音発生装置（１）と、複数の鍵を備えている鍵盤（５５）とを備えている。このとき、トーンジェネレータ（５）は、複数の鍵のうちの打鍵された鍵に基づいてデジタルデータを生成することが好ましい。
【発明の効果】
【００１７】
本発明による電子楽音発生装置によれば、楽音を劣化させることなく、電磁波障害を低減することができる。
【発明を実施するための最良の形態】
【００１８】
図面を参照して、本発明による電子楽音発生装置の実施の形態を記載する。その電子楽音発生装置１は、図１に示されているように、源発振器２とスペクトラム拡散クロックジェネレータ３とトーンジェネレータ５とバッファ記憶装置６とデジタルアナログ変換器７とを備えている。源発振器２は、振動子として水晶を備えている。源発振器２は、その振動子に電圧を加えると発振する圧電効果を利用してクロック信号ＣＫ０を生成する。クロック信号ＣＫ０は、電圧が変化するパルスの列から形成されている。そのパルスの列は、隣り合う２つのパルスの間隔が一定であり、１秒間に発生するパルスの個数（周波数）が３６．８６４ＭＨｚである。
【００１９】
源発振器２は、１／２分周器１１と１／４分周器１２と１／２分周器１４と１／４８分周器１５とを備えている。１／２分周器１１は、クロック信号ＣＫ０を１／２に分周して、クロック信号ＣＫ１を生成する。すなわち、クロック信号ＣＫ１は、１８．４３２ＭＨｚで周期的に電圧が変化するパルスを形成している。１／４分周器１２は、クロック信号ＣＫ１を１／４に分周して、クロック信号ＣＫ３を生成する。すなわち、クロック信号ＣＫ３は、４．６０８ＭＨｚで周期的に電圧が変化するパルスを形成している。１／２分周器１４は、クロック信号ＣＫ３を１／２に分周して、クロック信号ＣＫ４を生成する。すなわち、クロック信号ＣＫ３は、２．３０４ＭＨｚで周期的に電圧が変化するパルスを形成している。１／４８分周器１５は、クロック信号ＣＫ４を１／４８に分周して、クロック信号ＣＫ９を生成する。すなわち、クロック信号ＣＫ９は、４８ｋＨｚで周期的に電圧が変化するパルスを形成している。以下、４８ｋＨｚで周期的に電圧が変化するパルスの間隔は、本明細書中でサンプリング周期と記載される。
【００２０】
スペクトラム拡散クロックジェネレータ３は、多段遅延回路１６と信号選択回路１７とスイッチ１８とカウンタ１９と１／８分周器２１と１／９６分周器２２とを備えている。多段遅延回路１６は、図示されていない２個以上７６７個以下の複数の遅延回路を備えている。その複数の遅延回路は、直列に接続されている。その複数の遅延回路のうちの１段目の遅延回路は、源発振器２により生成されるクロック信号ＣＫ０を遅延したクロック信号を生成する。その複数の遅延回路のうちの２段目以降の遅延回路は、前段の遅延回路により生成されるクロック信号を遅延したクロック信号を生成する。
【００２１】
スイッチ１８は、クロック信号ＣＫ３またはクロック信号ＣＫ９のいずれかの信号をリセット信号としてカウンタ１９に出力する。すなわち、そのリセット信号は、４．６０８ＭＨｚで周期的に電圧が変化するパルスを形成し、または、４８ｋＨｚで周期的に電圧が変化するパルスを形成している。カウンタ１９は、信号選択回路１７から出力されるクロック信号ＣＫ０ｍが示すパルスを計数する。カウンタ１９は、さらに、スイッチ１８から出力されるリセット信号のパルスに応答して、クロック信号ＣＫ０ｍのパルスの計数をリセットし、源発振器２が出力するクロック信号ＣＫ０を選択出力するように信号選択回路１７に指示する。
【００２２】
信号選択回路１７は、パルスの個数を多段遅延回路１６の複数の遅延回路に対応付けている。信号選択回路１７は、その複数の遅延回路のうちからカウンタ１９により計数されるパルスの個数に対応する遅延回路を選択し、その遅延回路が出力するクロック信号のパルスをクロック信号ＣＫ０ｍとして出力する。このとき、クロック信号ＣＫ０ｍは、隣り合う２つのパルスの間隔が間隔が変動するパルスの列により形成される。このとき、そのパルスが発生する周波数の平均値が３６．８６４ＭＨｚである。なお、信号選択回路１７には、源発振器２により出力されるクロック信号ＣＫ０も入力され、スイッチ１８から出力されるリセット信号のパルスが示す周期でクロック信号ＣＫ０のパルスをクロック信号ＣＫ０ｍとして出力する。
【００２３】
１／８分周器２１は、クロック信号ＣＫ０ｍを１／８に分周して、クロック信号ＣＫ３ｍを生成する。すなわち、クロック信号ＣＫ３ｍは、リセット信号が４．６０８ＭＨｚのパルスを形成しているときに、４．６０８ＭＨｚで周期的に電圧が変化するパルスを形成している。クロック信号ＣＫ３ｍは、リセット信号が４８ｋＨｚのパルスを形成しているときに、隣り合う２つのパルスの間隔が間隔が変動するパルスの列により形成され、そのパルスが発生する周波数の平均値が４．６０８ＭＨｚである。
【００２４】
１／９６分周器２２は、クロック信号ＣＫ３ｍを１／９６に分周して、クロック信号ＣＫ９ｍを生成する。クロック信号ＣＫ９ｍは、リセット信号が４．６０８ＭＨｚまたは４８ｋＨｚのいずれのパルスを形成しているときにも、常に４８ｋＨｚで周期的に電圧が変化するパルスを形成している。
【００２５】
トーンジェネレータ５は、複数の電気回路を備えている。トーンジェネレータ５は、クロック信号ＣＫ０ｍとクロック信号ＣＫ３ｍとクロック信号ＣＫ９ｍとをクロック信号として用いて、その複数の電気回路により逐次実行される処理を同期させて楽音を示すデジタルデータを生成する。そのデジタルデータは、発音される楽音の波形のサンプリング周期毎の変位を示している。トーンジェネレータ５は、そのデジタルデータをクロック信号ＣＫ９ｍが示すサンプリング周期毎にバッファ記憶装置６に出力する。
【００２６】
バッファ記憶装置６は、ＦＩＦＯ方式の記憶装置であり、トーンジェネレータ５から出力されるデジタルデータを一時的に記録する。バッファ記憶装置６は、１サンプリング周期分のＬ／Ｒデジタルデータを記憶する１段のメモリだけから構成することもできる。デジタルアナログ変換器７は、そのデジタルデータをクロック信号ＣＫ９が示すサンプリング周期毎にバッファ記憶装置６から読み出して、アナログ信号を生成する。そのアナログ信号は時間とともに電圧が変化する電気信号であり、その電圧はトーンジェネレータ５から出力されるデジタルデータが示す楽音の波形を示している。そのアナログ信号は、左側アナログ信号と右側アナログ信号とから形成されている。すなわち、バッファ記憶装置６は、トーンジェネレータ５とデジタルアナログ変換器７との動作時刻の違いを補正している。
【００２７】
電子楽音発生装置１は、さらに、左側アンプ３１と左側スピーカ３２と右側アンプ３３と右側スピーカ３４とを備えている。左側アンプ３１は、デジタルアナログ変換器７により生成される左側アナログ信号を増幅する。左側スピーカ３２は、左側アンプ３１により増幅された左側アナログ信号を音声に変換する。右側アンプ３３は、デジタルアナログ変換器７により生成される右側アナログ信号を増幅する。右側スピーカ３４は、右側アンプ３２により増幅された右側アナログ信号を音声に変換する。
【００２８】
このような電子楽音発生装置１は、楽音を発生する電子楽器、携帯電話機、カラオケ装置、パーソナルコンピュータに搭載される。
【００２９】
図２は、電子楽器に搭載されるトーンジェネレータ５を詳細に示している。トーンジェネレータ５は、電気回路であるＭＰＵ４１とキータッチ検出回路４２とアサイメントメモリ４３とＦナンバ累算器４４と波形メモリ４５とサンプルポイント補間回路４６とデジタルフィルタ４７とエンベロープ発生器４８と乗算器４９と系列累算器５１とエフェクト付加器５２とパラレルシリアル変換器５３とを備えている。
【００３０】
電子楽器は、さらに、パネル５４と鍵盤５５とを備えている。キータッチ検出回路４２は、鍵盤５１が備える複数の鍵のうちの打鍵された鍵を検出し、その鍵の打鍵速度を計測する。ＭＰＵ４１は、キータッチ検出回路４２により検出された鍵盤５１の鍵と打鍵速度とを収集し、ユーザによりパネル５４に入力された入力情報を収集する。その入力情報は、楽音の系列とエフェクトの種類とを示している。
【００３１】
アサイメントメモリ４３は、ＭＰＵ４１から出力される情報に対応付けて、Ｆナンバとフィルタの種類とエンベロープの種類と系列とエフェクトとを記録している。アサイメントメモリ４３は、ＭＰＵ４１により出力される情報に対応する情報をＦナンバ累算器４４とデジタルフィルタ４７とエンベロープ発生器４８と系列累算器５１とエフェクト付加器５２とに出力する。
【００３２】
Ｆナンバ累算器４４は、アサイメントメモリ４３により出力されるＦナンバに基づいてアドレスを算出する。そのアドレスは、サンプリング周期毎の時刻に配置される楽音の波形の位相を示している。Ｆナンバ累算器４４は、さらに、そのアドレスの整数部分を示す整数アドレスとそのアドレスの小数部分を示す小数アドレスとを算出する。
【００３３】
波形メモリ４５は、楽音を示す波形の１周期分の変位を記録している。すなわち、波形メモリ４５は、整数アドレスに対応付けて楽音を示す波形の各位相の変位を記録している。波形メモリ４５は、Ｆナンバ累算器４４により算出された整数アドレスに対応する波形の変位を出力する。サンプルポイント補間回路４６は、波形メモリ４５により出力された波形の変位とＦナンバ累算器４４により算出された小数アドレスとに基づいて補間してサンプリング周期毎の時刻に配置される楽音の波形の変位を算出し、楽音の波形を生成する。
【００３４】
デジタルフィルタ４７は、アサイメントメモリ４３により出力されるフィルタの種類に基づいて、サンプルポイント補間回路４６により生成された楽音の波形をフィルタリングする。エンベロープ発生器４８は、アサイメントメモリ４３により出力されるエンベロープの種類に基づいて楽音波形に乗算される値を算出して、エンベロープを生成する。乗算器４９は、デジタルフィルタ４７により生成される楽音にエンベロープ発生器４８により生成される値を乗算して、デジタルフィルタ４７により生成される楽音にエンベロープを付加する。
【００３５】
系列累算器５１は、乗算器４９にて乗算された１音分の楽音のデジタルデータを、３つの系列のいずれかに分配累算する。エフェクト付加器５２は、アサイメントメモリ４３により出力されるエフェクトの種類に基づいて、系列累算器５１により生成された楽音にエフェクトを付加する。パラレルシリアル変換器５３は、エフェクト付加器５２により生成された楽音を示すデジタルデータをパラレルシリアル変換して、バッファ記憶装置６に記録させる。
【００３６】
なお、トーンジェネレータ５は、ＣＰＵにより構成することもできる。このとき、そのＣＰＵは、インストールされるコンピュータプログラムを実行して動作する。すなわち、そのコンピュータプログラムは、ＭＰＵ４１とキータッチ検出回路４２とアサイメントメモリ４３とＦナンバ累算器４４と波形メモリ４５とサンプルポイント補間回路４６とデジタルフィルタ４７とエンベロープ発生器４８と乗算器４９と系列累算器５１とエフェクト付加器５２とパラレルシリアル変換器５３とが実行する複数の動作をそれぞれ示す複数のコンピュータプログラムから形成されている。
【００３７】
図３は、多段遅延回路１６が６段の遅延回路を備えているときにスペクトラム拡散クロックジェネレータ３により生成されるクロック信号ＣＫ０ｍを示している。源発振器２により生成されるクロック信号ＣＫ０は、図３に示されているように、パルスが周期的に形成されている。その複数の遅延回路のうちの１段目の遅延回路は、クロック信号ＣＫ０のパルスの間隔に比較して十分に短い時間だけクロック信号ＣＫ０を遅延してクロック信号ＣＫ０ｄ１を生成する。すなわち、クロック信号ＣＫ０ｄ１のパルスは、それぞれ、クロック信号ＣＫ０のパルスが形成されてから時間的に少し遅れて形成されている。その複数の遅延回路のうちのｉ段目（ｉ＝２，３，４，５，６）の遅延回路は、（ｉ−１）段目の遅延回路により生成されるクロック信号ＣＫ０ｄ（ｉ−１）を時間的に少し遅延してクロック信号ＣＫ０ｄｉを生成する。このとき、その複数の遅延回路のうちの最終段目の遅延回路により生成されるクロック信号ＣＫ０ｄ６のパルスは、クロック信号ＣＫ０のパルスの間隔の概ね３％程度の時間だけクロック信号ＣＫ０のパルスから遅延している。
【００３８】
クロック信号ＣＫ０ｍに形成されるパルスは、それぞれ、クロック信号ＣＫ０ｄ１〜ＣＫ０ｄ６とクロック信号ＣＫ０とのパルスのうちの１つのパルスと同時に形成されている。このとき、クロック信号ＣＫ０ｍは、隣り合う２つのパルスの間隔が間隔が変動するパルスの列により形成され、そのパルスが発生する周波数の平均値がクロック信号ＣＫ０のパルスが発生する周波数と一致して３６．８６４ＭＨｚである。
【００３９】
電子楽音発生装置１に搭載される電気回路２〜５３は、ある電気信号が他の電気信号をオン・オフするゲートから形成されている。このようなゲートは、間隔が一定であるパルスからなるクロック信号を供給するとそのパルスの周波数の整数倍の帯域の電磁波を放射し、間隔が変動するパルスからなるクロック信号を供給するとその帯域の電磁波の電力が数分の１に低減する。このため、電子楽音発生装置１は、トーンジェネレータ５がクロック信号ＣＫ０をクロック信号として使用するときに比較して、放射する電磁波の強度を低減することができる。さらに、トーンジェネレータ５が有するゲートの個数は、電子楽音発生装置１が有するすべてのゲートの個数の９５％以上を占めている。このため、電子楽音発生装置１は、トーンジェネレータ５に供給されるクロック信号のみをクロック信号ＣＫ０ｍに置換することにより、放射する電磁波の強度を所定の量にまで低減することができる。
【００４０】
電子楽音発生装置１は、パルス間隔が一定であるクロック信号ＣＫ０を用いて、楽音の波形を時間とともに電圧が変化により示すアナログ信号を生成する。このため、電子楽音発生装置１は、楽音にノイズが付加され難く、適切な楽音を生成することができ、好ましい。
【００４１】
本発明による電子楽音発生装置の実施の他の形態は、既述の実施の形態におけるスペクトラム拡散クロックジェネレータ３が他のＳＳＣＧに置換されている。そのＳＳＣＧは、源発振器２が用いる振動子（水晶）より精度が悪い振動子を備えている。このような振動子としては、ＣＲ発振子、セラミック発振子が例示される。すなわち、そのＳＳＣＧは、源発振器２より生成されるクロック信号ＣＫ０を使用しないで、源発振器２よりパルス間隔が大きく変動する変動クロック信号を生成する。その変動クロック信号には、トーンジェネレータ５がサンプリング周期の間に発音される楽音を示すデジタルデータを生成することができるように、サンプリング周期の間に十分な個数のパルスが形成されている。トーンジェネレータ５には、さらに、サンプリング周期毎にパルスが形成されるクロック信号ＣＫ９ｍが供給される。
【００４２】
トーンジェネレータ５は、発音される楽音の波形のサンプリング周期毎の変位を算出する楽音生成処理をサンプリング周期毎に実行し、クロック信号ＣＫ９ｍのパルスに応答してその変位をバッファ記憶装置６に記録させる。このとき、トーンジェネレータ５は、その楽音生成処理を停止し、その楽音生成処理を遅くし、または、生成した楽音を無効にして再度楽音生成処理を実行することにより、楽音生成処理をサンプリング周期毎に実行している。このような動作によれば、バッファ記憶装置６は、１サンプリング周期分のＬ／Ｒデジタルデータを記憶する１段のメモリだけでも機能し、バッファ記憶装置６のデジタルデータの記憶容量がオーバフローすることが防止され好ましい。
【００４３】
本実施の形態による電子楽音発生装置は、トーンジェネレータ５がクロック信号ＣＫ０をクロック信号として使用するときに比較して、放射する電磁波の強度を低減することができる。電子楽音発生装置は、さらに、パルス間隔が一定であるクロック信号ＣＫ０を用いて、楽音の波形を時間とともに電圧が変化により示すアナログ信号を生成する。このため、電子楽音発生装置は、楽音にノイズが付加され難く、適切な楽音を生成することができ、好ましい。
【図面の簡単な説明】
【００４４】
【図１】図１は、本発明による電子楽音発生装置の実施の形態を示すブロック図である。
【図２】図２は、トーンジェネレータを示すブロック図である。
【図３】図３は、クロック信号を示すタイムチャートである。
【符号の説明】
【００４５】
１  ：電子楽音発生装置
２  ：源発振器
３  ：ＳＳＣＧ
５  ：トーンジェネレータ
６  ：バッファ記憶装置
７  ：デジタルアナログ変換器
ＣＫ０〜ＣＫ９：クロック信号
ＣＫ０ｍ〜ＣＫ９ｍ：クロック信号
１１：１／２分周器
１２：１／４分周器
１４：１／２分周器
１５：１／４８分周器
１６：多段遅延回路
１７：信号選択回路
１８：スイッチ
１９：カウンタ
２１：１／４分周器
２２：１／９６分周器
３１：左側アンプ
３２：左側スピーカ
３３：右側アンプ
３４：右側スピーカ
４１：ＭＰＵ
４２：キータッチ検出回路
４３：アサイメントメモリ
４４：Ｆナンバ累算器
４５：波形メモリ
４６：サンプルポイント補間器
４７：デジタルフィルタ
４８：エンベロープ発生器
４９：乗算器
５１：系列累算器
５２：エフェクト付加器
５３：パラレルシリアル変換器
５４：パネル
５５：鍵盤
ＣＫ０ｄ１〜ＣＫ０ｄｎ：クロック信号
【図１】
2005274782.tif 000003
【図２】
2005274782.tif 000004
【図３】
2005274782.tif 000005