(57)【要約】【課題】  成膜処理中にも基板支持部の絶縁破壊を検知することができ、高信頼性の成膜が可能な半導体製造装置及び半導体装置の製造方法を提供する。【解決手段】  プラズマＣＶＤ装置は、制御機構ＤＥＴ中に、下部電極１２の電流を測定する電流検知器１７が設けられている。電流検知器１７は、プラズマ処理中、下部電極１２に流れる電流を常時モニタし、絶縁破壊が起こったときに発生する過電流を検知する。これにより、プラズマの生成される半導体基板ＷＦの処理中において、下部電極１２の絶縁破壊が起こったとしても、瞬時に電流検知器１７が検知する。さらに、下部電極１２の絶縁破壊を防止するため、あるいは、下部電極１２が絶縁破壊を起こしてしまった際の修復用として、所定厚さだけ下部電極１２表面に絶縁膜が成膜（コーティング）される。【選択図】  図１
2005175122.tif 000002
【特許請求の範囲】
【請求項１】
被処理物が置かれる第１電極と、前記第１電極に対向する第２電極を備え、前記第１、第２電極間に高電界が与えられると共に反応ガスが供給されて前記反応ガスのプラズマが生成される処理室と、
前記第１電極に流れる電流をモニタし、異常を検知する制御機構と、
を含む半導体製造装置。
【請求項２】
前記第１電極上に絶縁膜を成膜する機構をさらに含む請求項１記載の半導体製造装置。
【請求項３】
前記制御機構に応じて前記第１電極上に絶縁膜を成膜する機構をさらに含む請求項１記載の半導体製造装置。
【請求項４】
半導体基板が支持される第１電極と、
前記第１電極に対向する第２電極と、
反応ガスが供給され前記第１電極と第２電極の間に与えられる高電界によって前記反応ガスのプラズマを生成し、少なくとも前記半導体基板上に絶縁膜を形成する処理室と、
前記第１電極に流れる電流をモニタし少なくとも絶縁破壊を判定する検知器と、
を含み、
前記絶縁破壊の防止用に前記絶縁膜を前記第１電極表面にコーティングする半導体製造装置。
【請求項５】
半導体基板が支持される第１電極と、
前記第１電極に対向する第２電極と、
反応ガスが供給され前記第１電極と第２電極の間に与えられる高電界によって前記反応ガスのプラズマを生成し、少なくとも前記半導体基板上に絶縁膜を形成する処理室と、
前記第１電極に流れる電流をモニタし少なくとも絶縁破壊を判定する検知器と、
を含み、
前記検知器の判定結果に応じて前記絶縁膜を前記第１電極表面にコーティングする半導体製造装置。
【請求項６】
処理室内において、半導体基板を第１電極上に置き、対向する第２電極との間に高電界を与え、供給される反応ガスによって前記反応ガスのプラズマを生成して、前記半導体基板上に少なくとも絶縁膜を形成するプラズマ処理工程と、
前記プラズマ処理工程中に前記第１電極に流れる電流をモニタする電流検出工程と、
前記半導体基板を前記処理室内に搬入する前に、前記処理室内で前記反応ガスのプラズマを生成し、前記第１電極上に少なくとも前記絶縁膜を所定の厚さ形成する工程と、
を含む半導体装置の製造方法。
【請求項７】
処理室内において、半導体基板を第１電極上に置き、対向する第２電極との間に高電界を与え、供給される反応ガスによって前記反応ガスのプラズマを生成して、前記半導体基板上に少なくとも絶縁膜を形成するプラズマ処理工程と、
前記プラズマ処理工程中に前記第１電極に流れる電流をモニタする電流検出工程と、
前記電流検出工程により絶縁破壊に応じた異常を検知したとき、次に処理すべき半導体基板を前記処理室内に搬入する前に、前記処理室内で前記反応ガスのプラズマを生成し、前記第１電極上に少なくとも前記絶縁破壊をなくする厚さの前記絶縁膜を形成する工程と、
を含む半導体装置の製造方法。
【請求項８】
前記第１電極上に前記絶縁膜を形成する工程の前の段階において前記処理室内のドライクリーニングを行うプラズマクリーニング工程を含む請求項６または７記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板の成膜工程に係り、特に枚葉型のプラズマＣＶＤ装置の絶縁維持方法を対策する半導体製造装置及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
プラズマＣＶＤ（Chemical Vapor Deposition ）は薄膜形成法の一つであり、反応ガスをプラズマ環境におき、半導体基板表面に膜を堆積する方法である。ＬＳＩ製作においては主として絶縁膜の形成に広く適用され、重要な技術となっている。成膜の均一性を向上させるため、半導体基板の支持機構は重要である。半導体基板の支持機構には基板との高密着性、基板の温度制御性、また、プラズマに対する耐久性などが要求される。
【０００３】
静電チャックは、半導体基板の支持機構として、高い密着性能、優れた熱伝導性、耐久性を有する。静電チャックは、半導体基板が置かれる絶縁層と、絶縁層内部に埋設された電極を備え、絶縁層と対向する基板との間に加えられる直流電圧で、クーロン力や微少な漏れ電流による吸着力を発生させる。絶縁層としては酸化アルミ等のセラミックス材料が一般的である。
【０００４】
セラミックスは特に、熱伝導性、耐プラズマ性に優れる。しかし、材質が硬いため基板となじみ難い。基板搬送に関るキズ、その他クラック等発生により絶縁破壊も起こる危険性があり、処理中に半導体基板のゲート素子破壊が懸念される。一方、接触熱抵抗を低減させるため、静電チャックの絶縁層として、少なくとも一部が粘性流体または低硬度のゲル状物質を用いる技術も開示されている（例えば、特許文献１参照）。
【特許文献１】特開２００２−６００２０号公報（第５頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
半導体基板の支持部に絶縁破壊が起こると、基板に過電流が発生しゲート絶縁膜等デバイス破壊を引起こす。［特許文献１］に開示の絶縁層を有する支持部を使用することによって、絶縁破壊は起こり難くなることも考えられるが、皆無とはいえない。つまり、従来技術では半導体基板の支持部の絶縁破壊がすぐに検知できない。絶縁破壊を知らずに複数毎の半導体基板を処理した場合、デバイス破壊を含む可能性の高い製品が大量に生産される恐れがある。
【０００６】
本発明は上記のような事情を考慮してなされたもので、成膜処理中にも基板支持部の絶縁破壊を検知することができ、高信頼性の成膜が可能な半導体製造装置及び半導体装置の製造方法を提供しようとするものである。
【課題を解決するための手段】
【０００７】
本発明に係る半導体製造装置は、被処理物が置かれる第１電極と、前記第１電極に対向する第２電極を備え、前記第１、第２電極間に高電界が与えられると共に反応ガスが供給されて前記反応ガスのプラズマが生成される処理室と、前記第１電極に流れる電流をモニタし、異常を検知する制御機構と、を含む。
【０００８】
上記本発明に係る半導体製造装置によれば、制御機構は第１電極に流れる電流をモニタし、異常を検知する。具体的には第１電極が絶縁破壊すれば過電流が検知される。このような検知はプラズマの生成される処理中において可能であり、処理異常をリアルタイムで検出でき、被処理物への影響を現在の処理一つに留めることができる。
【０００９】
なお、上記本発明に係る半導体製造装置において、前記第１電極上に絶縁膜を成膜する機構をさらに含む。または、前記制御機構に応じて前記第１電極上に絶縁膜を成膜する機構をさらに含む。これにより、第１電極の絶縁破壊の防止または修復に寄与する。
【００１０】
本発明に係る半導体製造装置は、半導体基板が支持される第１電極と、前記第１電極に対向する第２電極と、反応ガスが供給され前記第１電極と第２電極の間に与えられる高電界によって前記反応ガスのプラズマを生成し、少なくとも前記半導体基板上に絶縁膜を形成する処理室と、前記第１電極に流れる電流をモニタし少なくとも絶縁破壊を判定する検知器と、を含み、前記絶縁破壊の防止用に前記絶縁膜を前記第１電極表面にコーティングする。
【００１１】
上記本発明に係る半導体製造装置によれば、プラズマの生成される処理中に、検知器によって第１電極の絶縁破壊の有無が常にモニタされる形態をとる。処理異常をリアルタイムで検出でき、半導体基板への影響を現在処理中の１枚に留めることができる。また、絶縁破壊の防止用に絶縁膜を第１電極表面にコーティングし、信頼性を向上させる。
【００１２】
本発明に係る半導体製造装置は、半導体基板が支持される第１電極と、前記第１電極に対向する第２電極と、反応ガスが供給され前記第１電極と第２電極の間に与えられる高電界によって前記反応ガスのプラズマを生成し、少なくとも前記半導体基板上に絶縁膜を形成する処理室と、前記第１電極に流れる電流をモニタし少なくとも絶縁破壊を判定する検知器と、含み、前記検知器の判定結果に応じて前記絶縁膜を前記第１電極表面にコーティングする。
【００１３】
上記本発明に係る半導体製造装置によれば、プラズマの生成される処理中に、検知器によって第１電極の絶縁破壊の有無が常にモニタされる形態をとる。処理異常をリアルタイムで検出でき、半導体基板への影響を現在処理中の１枚に留めることができる。また、検知器の判定結果に応じて絶縁膜を第１電極表面にコーティングする第１電極の絶縁破壊修復機能を有する。信頼性向上に寄与する。
【００１４】
本発明に係る半導体装置の製造方法は、処理室内において、半導体基板を第１電極上に置き、対向する第２電極との間に高電界を与え、供給される反応ガスによって前記反応ガスのプラズマを生成して、前記半導体基板上に少なくとも絶縁膜を形成するプラズマ処理工程と、前記プラズマ処理工程中に前記第１電極に流れる電流をモニタする電流検出工程と、前記半導体基板を前記処理室内に搬入する前に、前記処理室内で前記反応ガスのプラズマを生成し、前記第１電極上に少なくとも前記絶縁膜を所定の厚さ形成する工程と、を含む。
【００１５】
上記本発明に係る半導体装置の製造方法によれば、プラズマ処理工程中に電流検出工程によって、第１電極に流れる電流がモニタされる。具体的には第１電極が絶縁破壊すれば過電流が検知される。処理異常をリアルタイムで検出でき、半導体基板への影響を現在処理中の１枚に留めることができる。また、半導体基板を処理室内に搬入する前に、予め処理室内における反応ガスのプラズマ生成によって、第１電極上に所定の厚さの絶縁膜を形成する。これにより、第１電極の絶縁破壊防止に寄与する。
【００１６】
本発明に係る半導体装置の製造方法は、処理室内において、半導体基板を第１電極上に置き、対向する第２電極との間に高電界を与え、供給される反応ガスによって前記反応ガスのプラズマを生成して、前記半導体基板上に少なくとも絶縁膜を形成するプラズマ処理工程と、前記プラズマ処理工程中に前記第１電極に流れる電流をモニタする電流検出工程と、前記電流検出工程により絶縁破壊に応じた異常を検知したとき、次に処理すべき半導体基板を前記処理室内に搬入する前に、前記処理室内で前記反応ガスのプラズマを生成し、前記第１電極上に少なくとも前記絶縁破壊をなくする厚さの前記絶縁膜を形成する工程と、を含む。
【００１７】
上記本発明に係る半導体装置の製造方法によれば、プラズマ処理工程中に電流検出工程によって、第１電極に流れる電流がモニタされる。具体的には第１電極が絶縁破壊すれば過電流が検知される。処理異常をリアルタイムで検出でき、半導体基板への影響を現在処理中の１枚に留めることができる。また、電流検出工程により絶縁破壊に応じた異常を検知したとき、次に処理すべき半導体基板を処理室内に搬入する前に、処理室内における反応ガスのプラズマ生成によって、第１電極上に絶縁破壊をなくする厚さの絶縁膜を形成する。これにより、第１電極の絶縁破壊修復に寄与する。
【００１８】
なお、上記それぞれの本発明に係る半導体装置の製造方法において、前記第１電極上に前記絶縁膜を形成する工程の前の段階において前記処理室内のドライクリーニングを行うプラズマクリーニング工程を含む。処理室内を清浄化した上で第１電極上に絶縁膜を形成することは有用である。
【発明を実施するための形態】
【００１９】
図１、図２及び図３は、それぞれ本発明の第１実施形態に係る半導体製造装置であり、プラズマＣＶＤ装置の要部を示す概略構成図である。処理室１１は、内部に下部電極１２及び下部電極１２と対向するように上部電極１３が配備され、真空排気される排気口１４を有する。処理室１１内壁、下部電極１２及び上部電極１３表面は図示しないが酸化アルミ等の絶縁膜がコーティングされている。下部電極１２は、被処理物として例えば半導体基板ＷＦが置かれ、半導体基板を静電チャックにより支持する構成となっている。上部電極１３は、図示しない複数のピンホールを有し、反応ガスをシャワー状にして処理室１１内に供給する。高周波電源１６は整合回路１５を介して、上部電極１３と下部電極１２との間に高電界を与える。これにより、処理室１１内に供給される反応ガスのプラズマが生成される。
【００２０】
また、制御機構ＤＥＴ中に、下部電極１２の電流を測定する電流検知器１７が設けられている。電流検知器１７は、プラズマ処理中、下部電極１２に流れる電流を常時モニタする。電流検知器１７において、下部電極１２に流れる電流の上限値を決めておき、絶縁破壊したときに発生する過電流を検知する。これにより、プラズマの生成される半導体基板ＷＦの処理中において、下部電極１２の絶縁破壊が起こったとしても、瞬時に電流検知器１７が検知する。制御部１８は、少なくとも電流検知器１７の過電流検知を受け、プラズマ処理の停止や、そのとき処理していた半導体基板の搬出、次の処理すべき半導体基板の搬入を中止するなどの判断をする。
【００２１】
さらに、図２に示すように、このプラズマＣＶＤ装置は、絶縁膜１９を下部電極１２表面にコーティングする機構を有する。この下部電極１２への絶縁膜１９のコーティングは、制御部１８の含まれる制御機構ＤＥＴの働きによってなされるようにしてもよい。絶縁膜１９は、下部電極１２の絶縁破壊を防止するため、あるいは、下部電極１２が絶縁破壊を起こしてしまった際の修復用として、所定厚さだけ下部電極１２表面に成膜（コーティング）される。絶縁膜１９は、このプラズマＣＶＤ装置での絶縁膜の成膜に準ずる。例えば、このプラズマＣＶＤ装置がシリコン酸化膜を成膜する装置として用いられているならば、シリコン酸化膜を下部電極１２表面にコーティングする。シリコン酸化膜であれば、０．４μｍ程度の厚さを有することにより、下部電極１２の絶縁破壊防止用、または、絶縁破壊修復用として効果がある。絶縁膜１９は、厚さが大きければ効果を発揮する寿命は延びるが、熱収縮の影響を受けクラックを起こす恐れもある。このため、絶縁膜１９の厚みは部材に応じて適当な限度が必要である。
【００２２】
図３は、下部電極１２の絶縁破壊防止用、または、絶縁破壊修復用として、絶縁膜１９をコーティングした下部電極１２上に半導体基板ＷＦが支持され、プラズマ処理されている形態を示す。下部電極１２は、絶縁膜１９のコーティングされていないものよりも絶縁破壊され難くなる。また、電流検知器１７が設けられているので、プラズマ処理中、下部電極１２に流れる電流を常時モニタしている。これにより、仮に下部電極１２が絶縁破壊したとしても電流検知器１７によって速やかに検知される。
【００２３】
上記実施形態の構成によれば、制御機構ＤＥＴは、処理室１１においてプラズマの生成される処理中、電流検知器１７によって下部電極１２の絶縁破壊の有無が常時モニタされる形態をとっている。すなわち、下部電極１２が絶縁破壊したとすれば、その過電流発生によってリアルタイムで異常を検出できる。これにより、半導体基板ＷＦへの影響を現在処理中の１枚だけに留めることができる。すなわち、下部電極１２の絶縁破壊を知らずに複数毎の半導体基板を処理することはなく、半導体基板内部のデバイス破壊を含む可能性の高い製品が大量に生産されることはなくなる。
【００２４】
また、下部電極１２の絶縁破壊防止用、または、絶縁破壊修復用として、下部電極１２表面に絶縁膜１９をコーティングする機構を有することで、プラズマ処理の信頼性を向上させることができる。なお、絶縁膜１９はシリコン酸化膜に限らず、プラズマＣＶＤ装置が成膜する絶縁膜に合わせられる。従って、シリコン窒化膜やその他の絶縁膜となり得る。
【００２５】
図４は、本発明の第２実施形態に係る半導体装置の製造方法の要部を工程順に示す流れ図である。前記図１〜図３のいずれかを参照しながら説明する。プラズマＣＶＤ装置での絶縁膜（例えばシリコン酸化膜）の成膜処理に関し、処理されるべき半導体基板が搬入される前、清浄な処理室１１においてプリコート工程を施す（処理Ｓ１１）。このプリコート工程は、処理室１１内で上記絶縁膜（シリコン酸化膜）成膜のための反応ガスのプラズマを生成し、下部電極１２上に少なくとも絶縁膜を所定の厚さ形成する（図２参照；絶縁膜１９）。
【００２６】
次に、処理されるべき半導体基板ＷＦが搬入される。プリコート、すなわち絶縁膜１９をコーティングした下部電極１２上に半導体基板ＷＦが置かれ静電チャックにより支持される（処理Ｓ１２）。その後、処理室１１内で上記絶縁膜（シリコン酸化膜）成膜のための反応ガスのプラズマを生成し（図３参照）、半導体基板ＷＦ上に少なくとも絶縁膜を所定の厚さ形成する（処理Ｓ１３）。この半導体基板ＷＦ上への成膜は例えば絶縁膜１９と同じ絶縁膜とする。このプラズマ処理工程中には、図３の制御機構ＤＥＴの働きにより、下部電極１２に流れる電流をモニタしている（処理Ｓ１４）。
【００２７】
下部電極１２の電流検出工程が含まれる処理Ｓ１４において、例えば、異常（過電流）判定時には、処理していた半導体基板ＷＦの固有情報を記憶すると共に、異常判定カウントを加算する。前に処理した半導体基板ＷＦに続いての連続異常または異常頻度が規定値を越えた場合は、処理停止などの措置をとり、メンテナンス、部品交換等の必要性を考慮する。
【００２８】
次に、成膜の終了した半導体基板ＷＦを処理室外に搬出する（処理Ｓ１５）。下部電極１２の異常の影響を受けた半導体基板ＷＦであったなら、不良扱いまたは厳密な調査に回す等考えられる。次に、処理室１１内のドライクリーニングを実施し、清浄化する（処理Ｓ１６）。ドライクリーニングは、例えば、図示しないダミー基板を下部電極１２上に置いてのプラズマクリーニング、及びダミー基板無しのプラズマクリーニングの２段階が考えられる。このようなプラズマクリーニングは、フッ素系、塩素系その他の反応性ガス、不活性ガス等、必要に応じたクリーニングガスの使用が考えられる。その後、プリコート工程に移行する。すなわち、この実施形態では、下部電極１２の絶縁破壊等、異常が認められなくても、処理されるべき次の半導体基板ＷＦの搬入前には、プリコート工程が入る（処理Ｓ１１）。
【００２９】
上記実施形態の方法によれば、プラズマ処理工程中に電流検出工程によって、下部電極１２に流れる電流に異常（過電流）がないか常にモニタされる。また、半導体基板ＷＦへの成膜処理前には、処理室１１内における反応ガスのプラズマ生成によって、下部電極上に所定の厚さの絶縁膜をプリコートしている。これにより、下部電極１２の絶縁破壊はほとんど起こらず、高い信頼性を得ることができる。また、下部電極１２に絶縁破壊が起こったとしても、半導体基板ＷＦへの影響を現在処理中の１枚に留めることも可能である。
【００３０】
図５は、本発明の第３実施形態に係る半導体装置の製造方法の要部を工程順に示す流れ図である。前記図１〜図３のいずれかを参照しながら説明する。プラズマＣＶＤ装置での絶縁膜（例えばシリコン酸化膜）の成膜処理に関し、処理されるべき半導体基板が搬入される。すなわち、下部電極１２上に半導体基板ＷＦが置かれ静電チャックにより支持される（処理Ｓ２１）。その後、処理室１１内で上記絶縁膜（シリコン酸化膜）成膜のための反応ガスのプラズマを生成し（図１参照）、半導体基板ＷＦ上に少なくとも絶縁膜を所定の厚さ形成する（処理Ｓ２２）。このプラズマ処理工程中には、図３の制御機構ＤＥＴの働きにより、下部電極１２に流れる電流をモニタしている（処理Ｓ２３）。
【００３１】
下部電極１２の電流検出工程が含まれる処理Ｓ２３において、例えば、異常（過電流）判定時には、処理していた半導体基板ＷＦの固有情報を記憶すると共に、異常判定カウントを加算する。前に処理した半導体基板ＷＦに続いての連続異常または異常頻度が規定値を越えた場合は、処理停止などの措置をとり、メンテナンス、部品交換等の必要性を考慮する。
【００３２】
下部電極１２の異常判定を受けても上記連続異常や異常頻度の異常に該当しない場合、処理Ｓ３４以降の工程になる。すなわち、成膜の終了した半導体基板ＷＦを処理室外に搬出する（処理Ｓ３４）。これは下部電極１２の異常の影響を受けた半導体基板ＷＦであるので、不良扱いまたは厳密な調査に回す等考えられる。次に、処理室１１内のドライクリーニングを実施し、清浄化する（処理Ｓ３５）。次いで、清浄な処理室１１において修復コーティング工程を施す（処理Ｓ３６）。この修復コーティング工程は、処理室１１内で上記絶縁膜（シリコン酸化膜）成膜のための反応ガスのプラズマを生成し、下部電極１２上に少なくとも絶縁膜を所定の厚さ形成する（図２参照；絶縁膜１９）。このような工程を経て、次に処理されるべき半導体基板ＷＦの搬入工程に移行する（処理Ｓ２１）。
【００３３】
一方、下部電極１２に異常（絶縁破壊）が認められなかった場合、処理Ｓ２４以降の工程になる。すなわち、成膜の終了した半導体基板ＷＦを処理室外に搬出する（処理Ｓ２４）。次に、処理室１１内のドライクリーニングを実施し、清浄化する（処理Ｓ２５）。このような工程を経て、次に処理されるべき半導体基板ＷＦの搬入工程に移行する（処理Ｓ２１）。
【００３４】
なお、処理室１１内のドライクリーニングについて、処理Ｓ３５に関しては、前記第２実施形態における処理Ｓ１６と同様の条件を用いてもよい。しかし、処理Ｓ２５に関しては、主としてダミー基板（図示せず）を下部電極１２上に置いてのプラズマクリーニングの実施となる。また、処理Ｓ３６の修復コーティング工程が実施された後は、処理中の半導体基板のロットが終了次第、メンテナンス、部品交換等の実行に移ることが考えられる。あるいは、修復コーティング工程の実施頻度を考慮してメンテナンス、部品交換等の時期を決定するようにしてもよい。
【００３５】
上記実施形態の方法によれば、プラズマ処理工程中に電流検出工程によって、下部電極１２に流れる電流に異常（過電流）がないか常にモニタされる。下部電極１２に異常（絶縁破壊）が認められた場合、処理室１１内における反応ガスのプラズマ生成によって、下部電極１２上に所定の厚さの絶縁膜をコーティングする。これにより、下部電極１２の絶縁破壊部分は修復され、後の成膜処理の信頼性を維持することができる。また、下部電極１２に絶縁破壊が起こったとしても、半導体基板ＷＦへの影響を現在処理中の１枚に留めることも可能である。
【００３６】
以上、本発明に係る構成及び方法によれば、絶縁膜を成膜するプラズマＣＶＤ装置に下部電極の電流検知器を含む制御機構を設ける。これにより、処理室においてプラズマの生成される成膜処理中、下部電極の電流がモニタされ、絶縁破壊の有無がリアルタイムに把握できる。これにより、半導体基板ＷＦへの影響を現在処理中の１枚だけに留めることが可能となる。すなわち、下部電極の絶縁破壊を知らずに複数毎の半導体基板を処理することはなく、半導体基板内部のデバイス破壊を含む可能性の高い製品が大量に生産されることはなくなる。また、下部電極の絶縁破壊防止用、または、絶縁破壊修復用として、下部電極表面に絶縁膜をプリコート、またはコーティングする機構を有する。すなわち、下部電極の絶縁破壊を回避するプロセスが組み込まれることで、プラズマ処理の信頼性を向上させることができる。この結果、成膜処理中にも基板支持部の絶縁破壊を検知することができ、高信頼性の成膜が可能な半導体製造装置及び半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【００３７】
【図１】第１実施形態に係る半導体製造装置の要部を示す第１の概略構成図。
【図２】第１実施形態に係る半導体製造装置の要部を示す第２の概略構成図。
【図３】第１実施形態に係る半導体製造装置の要部を示す第３の概略構成図。
【図４】第２実施形態に係る半導体装置の製造方法の要部を工程順に示す流れ図。
【図５】第３実施形態に係る半導体装置の製造方法の要部を工程順に示す流れ図。
【符号の説明】
【００３８】
１１…処理室、１２…下部電極、１３…上部電極、１４…排気口、１５…整合回路、１６…高周波電源、１７…電流検知器、１８…制御部、１９…絶縁膜、ＤＥＴ…制御機構、ＷＦ…半導体基板、Ｓ１１〜Ｓ１６，Ｓ２１〜Ｓ２５，Ｓ３４〜Ｓ３６…処理ステップ。
【図１】
2005175122.tif 000003
【図２】
2005175122.tif 000004
【図３】
2005175122.tif 000005
【図４】
2005175122.tif 000006
【図５】
2005175122.tif 000007