(57)【要約】【課題】画素電極近傍を伝送する電圧信号に起因した画素電極の電位変動を抑制し、輝度ムラが生じることを抑制した画像表示装置を実現すること。【解決手段】アレイ基板上に、容量値Ｃ1を備えた第１画素回路Ａのみによって形成される第１画素回路群２７と、容量値Ｃ2を備えた第２画素回路Ｂのみによって形成される第２画素回路群２８と、第１画素回路Ａおよび第２画素回路Ｂの双方によって形成される第３画素回路群２９とを備える。第３画素回路群２９において、第１画素回路Ａと第２画素回路Ｂの個数比を、容量値の加重平均値がＣ3と一致するように選択することによって、輝度ムラの発生を抑制した画像表示装置を実現することができる。【選択図】        図５
2005164677.tif 000002
【特許請求の範囲】
【請求項１】
表示輝度に応じた電位が供給される画素電極を備えた複数の画素回路からなる第１画素回路群、第２画素回路群および第３画素回路群と、所定の電位信号を伝送する配線構造とを備えた画像表示装置であって、
前記第１画素回路群は、当該第１画素回路群近傍において前記配線構造内を伝送する電位信号の波形に応じて定まる第１容量値を有すると共に前記画素電極と前記配線構造との間に形成された第１静電容量を備えた複数の第１画素回路によって形成され、
前記第２画素回路群は、当該第２画素回路群近傍において前記配線構造内を伝送する電位信号の波形に応じて定まる第２容量値を有すると共に前記画素電極と前記配線構造との間に形成された第２静電容量を備えた複数の第２画素回路によって形成され、
前記第３画素回路群は、前記第１画素回路群と前記第２画素回路群との間に配置された複数の前記第１画素回路および複数の前記第２画素回路によって形成され、前記第１静電容量と前記第２静電容量との加重平均値が当該第３画素回路群近傍において前記配線構造内を伝送する電位信号の波形に応じて定まる容量値とほぼ一致するように前記第１画素回路と前記第２画素回路の個数比が定められたことを特徴とする画像表示装置。
【請求項２】
表示輝度に応じた電位が供給される画素電極を備えた複数の画素回路からなる第１画素回路群、第２画素回路群および第３画素回路群と、所定の電位信号を伝送する配線構造とを備えた画像表示装置であって、
前記第１画素回路群は、当該第１画素回路群近傍において前記配線構造内を伝送する電位信号の波形に応じて定まる第１容量値を有すると共に前記画素電極と前記配線構造との間に形成された第１静電容量を備えた複数の第１画素回路によって形成され、
前記第２画素回路群は、当該第２画素回路群近傍において前記配線構造内を伝送する電位信号の波形に応じて定まる第２容量値を有すると共に前記画素電極と前記配線構造との間に形成された第２静電容量を備えた複数の第２画素回路によって形成され、
前記第３画素回路群は、前記第１画素回路群と前記第２画素回路群との間に配置された複数の前記第１画素回路および複数の前記第２画素回路によって形成され、同一の画素を形成する複数の画素回路がそれぞれ前記第１画素回路または前記第２画素回路のみによって形成されることを特徴とする画像表示装置。
【請求項３】
表示輝度に応じた電位が供給される画素電極を備えた複数の画素回路からなる第１画素回路群、第２画素回路群および第３画素回路群と、所定の電位信号を伝送する配線構造とを備えた画像表示装置であって、
前記第１画素回路群は、当該第１画素回路群近傍において前記配線構造内を伝送する電位信号の波形に応じて定まる第１容量値を有すると共に前記画素電極と前記配線構造との間に形成された第１静電容量を備えた複数の第１画素回路によって形成され、
前記第２画素回路群は、当該第２画素回路群近傍において前記配線構造内を伝送する電位信号の波形に応じて定まる第２容量値を有すると共に前記画素電極と前記配線構造との間に形成された第２静電容量を備えた複数の第２画素回路によって形成され、
前記第３画素回路群は、前記第１画素回路群と前記第２画素回路群との間に配置された複数の前記第１画素回路および複数の前記第２画素回路によって形成され、特定パターンの表示を行う際に選択される複数の画素回路が、前記第１画素回路と前記第２画素回路の双方を含むよう形成されることを特徴とする画像表示装置。
【請求項４】
前記第３画素回路群は、当該第３画素回路群に含まれる前記第１画素回路と前記第２画素回路との個数比と、前記特定パターンの表示を行う際に選択される前記第１画素回路と前記第２画素回路の個数比とが一致するよう形成されることを特徴とする請求項３に記載の画像表示装置。
【請求項５】
前記特定パターンは、市松模様であって、前記第３画素回路群は、前記第１画素回路、前記第２画素回路および前記第１画素回路の配列が、個数比にして順次１対１対２の周期を繰り返すよう交互に配置されることを特徴とする請求項３または４に記載の画像表示装置。
【請求項６】
前記第１画素回路および前記第２画素回路は、前記画素電極に対する電位供給を制御する機能を有し、トランジスタ素子を含んで形成されたスイッチング素子をさらに備え、
前記配線構造は、前記スイッチング素子の駆動状態を制御する走査線として機能することを特徴とする請求項１〜５のいずれか一つに記載の画像表示装置。
【請求項７】
前記第１画素回路および前記第２画素回路が形成された第１基板と、
前記第１基板と対向して配置され、前記画素電極との間に静電容量を形成する共通電極を備えた第２基板と、
前記第１基板と前記第２基板との間に封入された液晶層と、
をさらに備えたことを特徴とする請求項１〜６のいずれか一つに記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示輝度に応じた電位が供給される画素電極を備える複数の画素回路からなる第１画素回路群、第２画素回路群および第３画素回路群と、所定の電位信号を伝送する配線構造とを備えた画像表示装置に関するものである。
【背景技術】
【０００２】
近年、画像表示装置として、液晶材料等の電気光学効果を利用したものが知られている。液晶材料等を利用した画像表示装置の場合、ＣＲＴ等を用いた画像表示装置と比較して薄型の構造かつ軽量化が可能であると共に、消費電力の低減が可能である等の利点を有する。
【０００３】
液晶材料等を利用した画像表示装置には、画素（カラー表示を行う場合には副画素。以下同様とする。）に対応した画素電極を備え、かかる画素電極に対して薄膜トランジスタ等のスイッチング素子を利用して表示輝度に応じた電位供給を行うアクティブ・マトリックス（Active Matrix）方式のものが知られている。アクティブ・マトリックス方式の画像表示装置は、スイッチング素子を用いないパッシブ・マトリックス（Passive Matrix）方式のものと比較して応答速度が速い等の利点を有し、液晶材料を用いた画像表示装置の構造として広く用いられている。
【０００４】
図１３は、液晶材料等を利用したアクティブ・マトリックス方式の従来の画像表示装置の構造を示す模式図である。図１３に示すように、従来の画像表示装置は、発光輝度に応じた電位を保持する画素電極１０１と、画素電極１０１に対して電位を供給する信号線１０２と、信号線１０２から画素電極１０１に対する電位供給のオン・オフを制御するスイッチング素子１０３と、スイッチング素子１０３の駆動状態を制御する走査線１０４と同一基板上に形成した構造を有する。また、従来の画像表示装置は、画素電極１０１等を形成した基板と対向して配置された基板上に共通電極１０５と、かかる２枚の基板間に封入された液晶層１０６とを備えた構成を有する。
【０００５】
そして、画素電極１０１に対して輝度に応じた電位を供給することによって、同一電位を保持する共通電極１０５との間に輝度に応じた電位差が生じ、画素電極１０１と共通電極１０５との間に配置された液晶層１０６に対して電界が印加される。液晶層１０６内に含まれる液晶分子は電界強度に応じて配向方向が変化する性質を有し、かかる性質により印加電界に応じて液晶層１０６における光透過率が変化することとなる。このため、液晶層１０６を透過した光は、画素電極１０１に供給された電位に応じて濃淡を表示することとなり、画像表示が行われる（例えば、特許文献１参照。）。
【０００６】
【特許文献１】特開平９−１０１５３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、液晶材料を用いた従来の画像表示装置は、スイッチング素子１０３を備えることによって、走査線１０４の電位変動に応じて画素電極１０１の電位が変動するという問題を有する。図１３に示すように薄膜トランジスタによって形成されるスイッチング素子１０３は、走査線１０４に接続されるゲート電極と、画素電極１０１に接続される一方のソース／ドレイン電極との間に所定の寄生容量を有する。かかる寄生容量の存在により、寄生容量の一方の電極を構成するソース／ドレイン電極および画素電極１０１は、走査線１０４内を伝送する電位信号の波形に応じて電位が変動し、画素電極１０１に保持される電位が表示輝度に対応した値から変動し、輝度ムラが発生することとなる。
【０００８】
さらに、かかる電位の変動値は、画素電極１０１が配置された画素ごとに異なる値となる。すなわち、走査線１０４内を伝送する電位信号の波形は、走査線１０４の配線抵抗および配線容量に応じて徐々に変形することから、波形の変形に応じて画素電極１０１における電位変動幅の値も異なる値となる。
【０００９】
かかる電位変動幅の差を解消するために走査線１０４内を伝送する電位信号の波形に応じてスイッチング素子１０３における寄生容量値を変化させた構成を採用することも可能だが、連続的に変化する電位変動幅に正確に対応した寄生容量を実現することは実際には困難であり、不連続に寄生容量を変化させた構造とした場合には、異なる寄生容量を有する画素回路間の境界部分で輝度ムラが顕在化することとなる。また、画素回路に生じるこのような問題は、走査線との間においてのみ生じるのではなく、程度の差さえあれ、理論上は、走査線以外の配線構造との間において一般的に生じうるものである。
【００１０】
本発明は、上記に鑑みてなされたものであって、画素電極近傍を伝送する電圧信号に起因した画素電極の電位変動を抑制し、輝度ムラが生じることを抑制した画像表示装置を実現することを目的とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するために、請求項１にかかる画像表示装置は、表示輝度に応じた電位が供給される画素電極を備えた複数の画素回路からなる第１画素回路群、第２画素回路群および第３画素回路群と、所定の電位信号を伝送する配線構造とを備えた画像表示装置であって、前記第１画素回路群は、当該第１画素回路群近傍において前記配線構造内を伝送する電位信号の波形に応じて定まる第１容量値を有すると共に前記画素電極と前記配線構造との間に形成された第１静電容量を備えた複数の第１画素回路によって形成され、前記第２画素回路群は、当該第２画素回路群近傍において前記配線構造内を伝送する電位信号の波形に応じて定まる第２容量値を有すると共に前記画素電極と前記配線構造との間に形成された第２静電容量を備えた複数の第２画素回路によって形成され、前記第３画素回路群は、前記第１画素回路群と前記第２画素回路群との間に配置された複数の前記第１画素回路および複数の前記第２画素回路によって形成され、前記第１静電容量と前記第２静電容量との加重平均値が当該第３画素回路群近傍において前記配線構造内を伝送する電位信号の波形に応じて定まる容量値とほぼ一致するように前記第１画素回路と前記第２画素回路の個数比が定められたことを特徴とする。
【００１２】
この請求項１の発明によれば、第１画素回路群と第２画素回路群との間に位置する第３画素回路群について、加重平均値があらかじめ定まる容量値とほぼ一致するように第１画素回路および第２画素回路の個数比を定めることとしたため、あらかじめ定まった値と異なる容量値を有する画素回路を用いた場合であっても、配線構造内を伝送する電圧信号に起因した輝度ムラの発生を抑制することが可能である。
【００１３】
また、請求項２にかかる画像表示装置は、表示輝度に応じた電位が供給される画素電極を備えた複数の画素回路からなる第１画素回路群、第２画素回路群および第３画素回路群と、所定の電位信号を伝送する配線構造とを備えた画像表示装置であって、前記第１画素回路群は、当該第１画素回路群近傍において前記配線構造内を伝送する電位信号の波形に応じて定まる第１容量値を有すると共に前記画素電極と前記配線構造との間に形成された第１静電容量を備えた複数の第１画素回路によって形成され、前記第２画素回路群は、当該第２画素回路群近傍において前記配線構造内を伝送する電位信号の波形に応じて定まる第２容量値を有すると共に前記画素電極と前記配線構造との間に形成された第２静電容量を備えた複数の第２画素回路によって形成され、前記第３画素回路群は、前記第１画素回路群と前記第２画素回路群との間に配置された複数の前記第１画素回路および複数の前記第２画素回路によって形成され、同一の画素を形成する複数の画素回路がそれぞれ前記第１画素回路または前記第２画素回路のみによって形成されることを特徴とする。
【００１４】
この請求項２の発明によれば、第３画素回路群において同一画素を形成する画素回路については容量値の等しいものを用いることとしたため、例えば、カラー画像の表示が可能な画像表示装置において、白色表示のみならず有彩色が表示された場合にも輝度ムラの発生を抑制することが可能であり、さらに、表示色を切り替えた際にも輝度ムラの抑制態様が同様のものとなるため、ユーザに違和感を与えることを防止することができる。
【００１５】
また、請求項３にかかる画像表示装置は、表示輝度に応じた電位が供給される画素電極を備えた複数の画素回路からなる第１画素回路群、第２画素回路群および第３画素回路群と、所定の電位信号を伝送する配線構造とを備えた画像表示装置であって、前記第１画素回路群は、当該第１画素回路群近傍において前記配線構造内を伝送する電位信号の波形に応じて定まる第１容量値を有すると共に前記画素電極と前記配線構造との間に形成された第１静電容量を備えた複数の第１画素回路によって形成され、前記第２画素回路群は、当該第２画素回路群近傍において前記配線構造内を伝送する電位信号の波形に応じて定まる第２容量値を有すると共に前記画素電極と前記配線構造との間に形成された第２静電容量を備えた複数の第２画素回路によって形成され、前記第３画素回路群は、前記第１画素回路群と前記第２画素回路群との間に配置された複数の前記第１画素回路および複数の前記第２画素回路によって形成され、特定パターンの表示を行う際に選択される複数の画素回路が、前記第１画素回路と前記第２画素回路の双方を含むよう形成されることを特徴とする。
【００１６】
この請求項３の発明によれば、特定パターンの表示を行う際に選択される画素回路について第１画素回路と第２画素回路の双方を含むよう第３画素回路群が形成されることで、全画素回路を用いた表示の際のみならず特定パターンの表示が行われる場合にも、輝度ムラが発生することを抑制することが可能である。
【００１７】
また、請求項４にかかる画像表示装置は、上記の発明において、前記第３画素回路群は、当該第３画素回路群に含まれる前記第１画素回路と前記第２画素回路との個数比と、前記特定パターンの表示を行う際に選択される前記第１画素回路と前記第２画素回路の個数比とが一致するよう形成されることを特徴とする。
【００１８】
また、請求項５にかかる画像表示装置は、上記の発明において、前記特定パターンは、市松模様であって、前記第３画素回路群は、前記第１画素回路、前記第２画素回路および前記第１画素回路の配列が、個数比にして順次１対１対２の周期を繰り返すよう交互に配置されることを特徴とする。
【００１９】
また、請求項６にかかる画像表示装置は、上記の発明において、前記第１画素回路および前記第２画素回路は、前記画素電極に対する電位供給を制御する機能を有し、トランジスタ素子を含んで形成されたスイッチング素子をさらに備え、前記配線構造は、前記スイッチング素子の駆動状態を制御する走査線として機能することを特徴とする。
【００２０】
また、請求項７にかかる画像表示装置は、上記の発明において、前記第１画素回路および前記第２画素回路が形成された第１基板と、前記第１基板と対向して配置され、前記画素電極との間に静電容量を形成する共通電極を備えた第２基板と、前記第１基板と前記第２基板との間に封入された液晶層とをさらに備えたことを特徴とする。
【発明の効果】
【００２１】
本発明にかかる画像表示装置は、第１画素回路群と第２画素回路群との間に位置する第３画素回路群について、加重平均値があらかじめ定まる容量値とほぼ一致するように第１画素回路および第２画素回路の個数比を定めることとしたため、あらかじめ定まった値と異なる容量値を有する画素回路を用いた場合であっても、配線構造内を伝送する電圧信号に起因した輝度ムラの発生を抑制できるという効果を奏する。
【００２２】
また、本発明にかかる画像表示装置は、第３画素回路群において同一画素を形成する画素回路については容量値の等しいものを用いることとしたため、例えば、カラー画像の表示が可能な画像表示装置において、白色表示のみならず有彩色が表示された場合にも輝度ムラの発生を抑制することが可能であり、さらに、表示色を切り替えた際にも輝度ムラの抑制態様が同様のものとなるため、ユーザに違和感を与えることを防止できるという効果を奏する。
【００２３】
また、本発明にかかる画像表示装置は、特定パターンの表示を行う際に選択される画素回路について第１画素回路と第２画素回路の双方を含むよう第３画素回路群が形成されることで、全画素回路を用いた表示の際のみならず特定パターンの表示が行われる場合にも、輝度ムラが発生することを抑制できるという効果を奏する。
【発明を実施するための最良の形態】
【００２４】
以下に、本発明にかかる画像表示装置を実施するための最良の形態（以下、単に「実施の形態」と称する）について図面を参照しつつ説明を行う。なお、図面は模式的なものであり、各部分の厚みと幅との関係、それぞれの部分の厚みの比率などは現実のものとは異なることに留意すべきであり、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
【００２５】
（実施の形態１）
まず、実施の形態１にかかる画像表示装置について説明する。図１は、実施の形態１にかかる画像表示装置の全体構成を示す分解斜視図である。図１に示すように、実施の形態１にかかる画像表示装置は、アレイ基板１と、アレイ基板１に対向して配置された対向基板２と、アレイ基板１と対向基板２との間に封入される液晶層３とを備える。より詳細には、アレイ基板１上には配向膜５ａ、対向基板２の下面には共通電極４および配向膜５ｂが形成され、配向膜５ａ、５ｂは液晶層３と直接接する構成となっている。また、アレイ基板１の外面および対向基板２の外面上に偏光板６ａがそれぞれ配置されている。
【００２６】
アレイ基板１および対向基板２は、それぞれ光透過性に優れた透明プラスチック基板または無アルカリガラス等を母材として形成され、表面が平坦性に優れた構造を有する。なお、対向基板２の内表面上には共通電極４が配置され、後述する画素回路７に備わる画素電極との間で所定の電界を生じる機能を有する。また、図示を省略したが、カラー表示を行う画像表示装置の場合、対向基板の内面上または外面上にＲ、Ｇ、Ｂに対応した光透過特性を有するカラーフィルタを配置した構成を採用するのが通常である。
【００２７】
液晶層３は、配向性を有する液晶分子を主成分として形成されている。液晶層３に含まれる液晶分子の例としては、例えばフッ素系ネマチック液晶分子を使用することが可能である。この他の液晶分子であっても、一般にＴＮ方式の液晶表示装置に利用可能な液晶分子であれば、液晶層３を構成する液晶分子として利用可能であって、液晶分子について特に限定する必要はない。
【００２８】
配向膜５ａ、５ｂは、液晶層３に含まれる液晶分子の配向方向を規定するためのものである。具体的には、配向膜５ａ、５ｂは、それぞれ液晶層３と接する表面に異方性を持たせた構造を有し、かかる異方性構造に従って配向膜５ａ、５ｂ近傍の液晶分子の配向方向が規定される。
【００２９】
偏光板６ａ、６ｂは、入力光のうち所定方向の偏光成分のみを通過させる透過軸を備えた構造を有する。液晶層３に含まれる液晶分子の配向方向と、偏光板６ａ、６ｂとの間に生じる光学的な相関関係に基づいて、後述する画素回路７ごとの光透過率が制御されて画像表示が行われている。
【００３０】
次に、アレイ基板１上に形成された回路構造について説明する。アレイ基板１上には、図１に示すように、行列状に配置された複数の画素回路７と、画素回路７が配置された行列の行方向に延在し、同一行に属する画素回路７と電気的に接続された複数の走査線８（特許請求の範囲における配線構造に対応）と、上記行列の列方向に延在し、同一列に属する画素回路７と電気的に接続された複数の信号線９とが形成される。また、アレイ基板１上には、走査線８に接続された走査線駆動回路１０ａ、１０ｂと、信号線９に接続された信号線駆動回路１１とが配置されている。
【００３１】
走査線駆動回路１０ａ、１０ｂは、走査線８を介して画素回路７に対して電気信号の一種たる走査信号を伝送するためのものである。走査信号は、具体的には、例えば、画素回路７内に備わる薄膜トランジスタがオン状態となるために十分な値を有する電圧信号のことをいう。かかる電圧信号は、配線構造の一例たる走査線８中を伝送するに従って徐々に波形が変化し、かかる波形変化は、画素回路７内に備わる画素電極（後述）の電位変動差の要因となる。
【００３２】
信号線駆動回路１１は、信号線９を介して画素回路７に対して電気信号の一種たる表示信号を伝送するためのものである。具体的には、信号線駆動回路１１は、画素回路７に対して表示輝度に対応した電圧信号を生成する機能を有し、画素回路７は、信号線駆動回路１１によって生成され、信号線９を介して供給された電圧信号を保持することによって、所望の輝度表示を実現している。
【００３３】
次に、画素回路７の構成および画素回路７と周辺配線構造との関係について説明する。図２は、画素回路７およびその周辺配線構造について示す等価回路図である。図２に示すように、画素回路７は、スイッチング素子１３と、表示輝度に応じた電位が供給される画素電極１４とを備えた構造を有する。そして、画素回路７の近傍には、上述の走査線８と、信号線９ａ、９ｂと、ほぼ一定の電位を保持している容量線１５とが配置されている。
【００３４】
スイッチング素子１３は、例えばｎ型の薄膜トランジスタを含んで形成され、薄膜トランジスタのドレイン電極が信号線９ａに電気的に接続され、ゲート電極が走査線８に電気的に接続され、ソース電極が画素電極１４に電気的に接続された構成を有する。従って、スイッチング素子１３は、走査線８を介して走査線駆動回路１０ａ、１０ｂから供給されるゲート電圧の値に応じて信号線９ａと画素電極１４との間の導通状態を制御する機能を有する。より具体的には、ゲート・ソース間電圧の値が薄膜トランジスタのオン電圧よりも高い場合に信号線９ａと画素電極１４との間を電気的に接続し、オン電圧よりも低い場合に信号線９ａと画素電極１４との間を断線する機能を有する。
【００３５】
画素電極１４は、対向基板２の内面上に形成された共通電極４と対向した状態でアレイ基板１上に形成され、共通電極４との間に静電容量ＣLCを形成する。具体的には、図１にも示したように、本実施の形態１にかかる画像表示装置は、アレイ基板１と対向基板２との間には絶縁性を有する液晶層３が配置された構成を有することから、画素電極１４、液晶層３および共通電極４との間で静電容量が形成されることとなる。そして、画素電極１４に対しては上述のように信号線９を介して表示輝度に応じた電位が与えられる一方、共通電極４の電位はほぼ一定に保持されていることから、画素電極１４と共通電極４との間に封入された液晶層３に対しては表示輝度に対応した電界が印加され、かかる電界の影響によって液晶層３に含まれる液晶分子の配向方向が変動する。この結果、液晶層３における光透過率が表示輝度に対応したものに変化し、画像表示が行われる。
【００３６】
容量線１５は、画素電極１４の電位変動を低減するためのものである。すなわち、後述するように画素電極１４の電位は走査線８内を通過する電圧信号の影響によって変動することから、かかる電位変動をある程度抑制するために画素電極１４近傍に一定電位の容量線１５が配置されている。具体的には、画素電極１４と容量線１５との間に静電容量Ｃｓを形成することによって、走査線８の影響をある程度低減している。
【００３７】
また、本実施の形態１にかかる画像表示装置では、画素回路７内の各構成要素並びに走査線８、信号線９および容量線１５は、それぞれ互いに近接した位置に配置された構成を有することから、各配線間に静電容量が生じることとなる。具体的には、画素回路７およびその周辺では、スイッチング素子１３のゲート電極とソース電極との間に生じる静電容量Ｃgsと、スイッチング素子１３のゲート電極とドレイン電極との間に生じる静電容量Ｃgdと、画素電極１４と信号線９ａ、９ｂとの間にそれぞれ生じる静電容量Ｃisとが存在する。ここで、図２の回路図では静電容量Ｃgsはスイッチング素子１３のゲート電極とソース電極との間に配置された状態で示されているが、スイッチング素子１３のゲート電極は走査線８と電気的に接続され、ソース電極は画素電極１４に電気的に接続されることから、静電容量Ｃgsは、電気的には、走査線８と画素電極１４との間に生じた静電容量と等価のものとみなすことができる。かかる静電容量Ｃgsが存在することによって、走査線８内を伝送する電圧信号の波形変動に応じた画素電極１４の電位変動が生じることとなり、本実施の形態１では、後述するように静電容量Ｃgsの容量値等を調整することとしている。
【００３８】
図３は、スイッチング素子１３を形成する薄膜トランジスタの具体的構成を示す断面図である。図３に示すように、薄膜トランジスタは、アレイ基板１表面の一部領域上に積層されたゲート電極１７と、アレイ基板１表面の他の領域上およびゲート電極１７上に積層されたゲート絶縁層１８と、ゲート絶縁層１８の一部領域上に積層されたチャネル形成層１９と、チャネル形成層１９の一部領域上に積層されたエッチングストップ層２０と、チャネル形成層１９上およびエッチングストップ層２０上の一部領域に形成された、高濃度の不純物が添加されたソース領域２２およびドレイン領域２１とを備える。また、ソース領域２２上にはソース電極２４が積層されるとともにドレイン領域２１上にはドレイン電極２３が形成され、以上の構成要素によって薄膜トランジスタは構成されることとなる。
【００３９】
そして、図３に示すように薄膜トランジスタの表面は保護層２５によって被覆されて外気から保護されると共に、保護層２５上には上面が平坦な構造を有する平坦化層２６が形成されている。さらに、平坦化層２６上には画素電極１４が形成され、画素電極１４は、平坦化層２６および保護層２５の一部領域に形成されたスルーホールを介してソース電極２４と電気的に接続している。
【００４０】
図３に示すように、例えば、ゲート電極１７とソース電極２４との間にはゲート絶縁層１８、チャネル形成層１９およびエッチングストップ層２０が配置された構成を有する。ゲート絶縁層１８等は、膜厚が非常に薄くなるよう形成されることからゲート電極１７とソース電極２４との間に生じる静電容量Ｃgsは無視できない程度の容量値を有し、具体的な容量値は、例えばエッチングストップ層２０の水平断面積等に依存することとなる。
【００４１】
本実施の形態１にかかる画像表示装置では、走査線８内を伝送する電圧信号に起因した画素電極１４の電位変動を抑制するために、原則としてエッチングストップ層２０の形状等を調整することによって静電容量Ｃgsの容量値を、電圧信号の波形に対応した適切な値とほぼ一致させるようスイッチング素子１３の構造等を調整する。一方で、容量値を適切な値と一致させることが困難な場合には、複数の画素回路によって形成される画素回路群全体の静電容量Ｃgsの加重平均値が適切な値とほぼ一致するよう、異なる容量値の静電容量Ｃgsを有する画素回路７を混在させた構成を採用している。以下では、最初に画素回路７の位置と静電容量Ｃgsの適切な容量値との関係について簡単に説明した後に、異なる容量値の静電容量Ｃgsを有する画素回路７を含む画素回路群について説明する。
【００４２】
図４は、アレイ基板１上における画素回路７の位置と、画素電極１４の電位変動差を解消するために必要な静電容量Ｃgsの容量値との関係を示す模式的なグラフである。本実施の形態１にかかる画像表示装置では、図１および図２に示したように、電圧信号を伝送する走査線８は水平方向に直線状に配置されている。一方、走査線駆動回路１０ａ、１０ｂによって生成される電圧信号は、伝送するに従って徐々に波形が乱れることから、本実施の形態１にかかる画像表示装置では、信号源である走査線駆動回路１０ａまたは走査線駆動回路１０ｂからの水平距離を変数として適切な容量値が定まることとなる。また、本実施の形態１にかかる画像表示装置は、アレイ基板１の左端および右端にそれぞれ走査線駆動回路１０ａ、１０ｂが配置された構成を有する。以上のことから、画素電極１４の電位変動差を解消するために必要な静電容量Ｃgsの容量値は、図４のグラフに示すように、走査線駆動回路１０ａからの水平方向の距離を横軸として、上に凸の放物線状に変化することとなる。
【００４３】
以上を踏まえて、本実施の形態１にかかる画像表示装置における画素回路７の分布態様について説明する。図５は、図４の一部を拡大したグラフと、かかるグラフに対応する領域における画素回路７の分布態様の一例について示す模式図である。図５において、第１画素回路Ａ（特許請求の範囲における第１画素回路に対応）は、内部における静電容量Ｃgsの容量値がＣ1となる画素回路であり、第２画素回路Ｂ（特許請求の範囲における第２画素回路に対応）は、静電容量Ｃgsの容量値がＣ2となる画素回路である。そして、図５に示した領域において配置される画素回路は、静電容量Ｃgsの値がＣ1、Ｃ2のものの他に、Ｃ3（Ｃ1＜Ｃ3＜Ｃ2）のものが必要である一方、静電容量値Ｃgsの値がＣ3となる画素回路を実現することは困難であることを前提とする。
【００４４】
まず、適切な容量値がＣ1、Ｃ2となる領域については対応する画素回路Ａ、画素回路Ｂを配置する。すなわち、図５に示すように適切な容量値がＣ1となる領域には、対応する静電容量Ｃgsを備えた画素回路Ａのみからなる第１画素回路群２７が形成され、適切な容量値がＣ2となる領域には、画素回路Ｂのみからなる第２画素回路群２８が形成される。第１画素回路群２７および第２画素回路群２８が配置される領域では、走査線８内を伝送する電圧信号の波形に応じた容量値の静電容量Ｃgsを備えた画素回路が配置されることとなり、画素電極１４の電位変動幅に差が生じることを防止することが可能である。
【００４５】
一方、適切な容量値がＣ3となる領域については、以下の通りに画素回路を配置する。すなわち、上記のように容量値がＣ3となる静電容量Ｃgsを備えた画素回路を実現することは困難であることから、本実施の形態１では、適切な容量値がＣ3となる領域について、容量値Ｃ1に対応した画素回路Ａと、容量値Ｃ2に対応した画素回路Ｂとの双方を混在させた第３画素回路群２９を形成している。そして、第３画素回路群２９における画素回路Ａと画素回路Ｂとの混在比は、容量値について、第３画素回路群２９全体としての加重平均の値がＣ3に一致するよう定められている。すなわち、Ｃ1、Ｃ2、Ｃ3の間において、
Ｃ3≒（ｎ1Ｃ1＋ｎ2Ｃ2）／（ｎ1＋ｎ2）  ・・・（１）
を満たす整数ｎ1、ｎ2をあらかじめ導出しておく。そして、第３画素回路群２９における画素回路Ａと画素回路Ｂとの個数比がｎ1：ｎ2となるよう画素回路を配置することによって、第３画素回路群２９を形成する複数の画素回路に備わる静電容量Ｃgsの容量値に関する加重平均値がＣ3にほぼ一致することとなる。
【００４６】
以上の構成を採用することによって、本実施の形態１にかかる画像表示装置では、単一の画素回路７において静電容量Ｃgsの容量値を画素電極１４の電位変動を防止できる適切な値とすることが困難な場合に、適切な値に近似した、異なる容量値を有する複数の画素回路を組み合わせた第３画素回路群２９を形成することとしている。このため、個々の画素回路７における容量値は適切な値とは相違するものの、第３画素回路群２９全体としては適切な容量値を有する画素回路７の集合とみなすことが可能であり、白色表示等を行った場合でもユーザに輝度ムラが認識されることのない、高品位な画像を表示する画像表示装置を実現することが可能である。
【００４７】
（変形例１）
次に、実施の形態１にかかる画像表示装置の変形例１について説明する。実施の形態１では、画素回路分布について、同一列に属する画素回路をまとめて第３画素回路群２９を形成することとしている。一方、本変形例１では、図６に示すように、同一列に属する複数の画素回路を用いて、複数の画素回路群２９ａ、２９ｂを形成することとし、画素回路群２９ａ、２９ｂそれぞれについて、構成要素となる画素回路の容量値の加重平均値がＣ3に一致するよう構成している。
【００４８】
第３画素回路群の占有面積を低減させることによって、より狭い範囲における容量値の加重平均値を適切な値と一致させることが可能である。従って、本変形例１の構成を採用することによって、第３画素回路群が配置される領域において、個々の画素回路における静電容量Ｃgsの値が適切な値と一致した状態により近い画像表示装置を実現することが可能である。
【００４９】
（変形例２）
次に、実施の形態１にかかる画像表示装置の変形例２について説明する。本変形例２における画像表示装置は、図７に示すように、第１画素回路群２７と第２画素回路群２８との間に容量値の加重平均値の異なる複数の第３画素回路群２９ｃ〜２９ｆを配置した構成を有する。具体的には、第３画素回路群２９ｃ〜２９ｆは、容量値の加重平均値がそれぞれＣ3〜Ｃ6となるよう第１画素回路Ａと第２画素回路Ｂとの個数比を調整している。
【００５０】
本変形例２では、第１画素回路群２７と第２画素回路群２８との間に複数の第３画素回路群を配置し、かかる複数の第３画素回路群は、図４のグラフに示したように連続的に変化する静電容量Ｃgsの適正容量値に対して高い精度で追随した画像表示装置を実現することが可能である。
【００５１】
（実施の形態２）
次に、実施の形態２にかかる画像表示装置について説明する。本実施の形態２にかかる画像表示装置は、カラー画像表示を行うため、互いに近傍に位置するＲ（赤）、Ｇ（緑）、Ｂ（青）の副画素に対応した画素回路によって単一画素を形成する構成を有し、静電容量Ｃgsの容量値が異なる画素回路を混在させた第３画素回路群において、単一画素を形成する画素回路については、容量値が同じものを用いることとしている。
【００５２】
図８は、実施の形態２にかかる画像表示装置に備わる画素回路の配置について示す模式図である。なお、本実施の形態２にかかる画像表示装置は、画素回路の配置以外の点については基本的に実施の形態１にかかる画像表示装置と同様の構成を有するものとし、図示および説明を省略する。
【００５３】
図８に示すように、本実施の形態２にかかる画像表示装置は、アレイ基板上に静電容量Ｃgsの容量値がＣ1となる第１画素回路Ｒ1、Ｇ1、Ｂ1と、静電容量Ｃgsの容量値がＣ2となる第２画素回路Ｒ2、Ｇ2、Ｂ2とが配置されており、これらの画素回路を複数含んだ状態として第１画素回路群３２、第２画素回路群３３および第３画素回路群３４ａ、３４ｂが定義されている。
【００５４】
第１画素回路Ｒ1、Ｇ1、Ｂ1および第２画素回路Ｒ2、Ｇ2、Ｂ2は、それぞれＲ、Ｇ、Ｂの副画素に対応して配置されるものである。具体的には、Ｒ、Ｇ、Ｂの波長に対する透過窓が形成されたカラーフィルタが例えば対向基板２の表面上に副画素に対応して配置され、液晶層３を透過した光がカラーフィルタを通過して外部に出力されることによって、カラー画像の表示が行われる。また、本実施の形態２にかかる画像表示装置では、互いに近接するＲ、Ｇ、Ｂの副画素に対応した画素回路を組み合わせることによって、単一の画素３１が形成されている。
【００５５】
第１画素回路群３２および第２画素回路群３３は、実施の形態１と同様に、静電容量Ｃgsの容量値が等しい画素回路のみによって形成される。一方、第３画素回路群３４ａ、３４ｂは、図８に示すように、同一の画素を形成する画素回路については第１画素回路Ｒ1、Ｇ1、Ｂ1および第２画素回路Ｒ2、Ｇ2、Ｂ2のいずれか一方のみで形成されるという条件の下で、第１画素回路と第２画素回路の双方を用いて形成されることとしている。
【００５６】
第１画素回路と第２画素回路が混在した第３画素回路群３４ａ、３４ｂにおいて、同一の画素を形成する画素回路を、第１画素回路または第２画素回路のいずれか一方のみとしたことによる利点を説明する。カラー画像の表示を行う画像表示装置においては、白、黒等の無彩色を表示する場合のみならず、Ｒ、Ｇ、Ｂに対応した副画素における輝度比を調整することによって有彩色を表示することが可能である。そのため、カラー画像表示を行う画像表示装置では、無彩色のみならず有彩色を表示した際にも輝度ムラの発生を抑制する必要があると共に、表示色を切り替えた際にユーザに違和感を与えぬよう輝度ムラの抑制態様を、表示色にかかわらず統一する必要がある。
【００５７】
図９−１、図９−２は、有彩色の表示例として、それぞれＲのみを表示した場合と、Ｇのみを表示した場合とについて示す模式図である。図９−１に示すように、Ｒのみを表示した場合には、第３画素回路群３４ａにおいて表示に用いられる画素回路は、上から第１画素回路、第１画素回路、第２画素回路、第１画素回路の順に並んでいる。一方、図９−２に示すように、Ｇのみを表示した場合には、第３画素回路群３４ｂにおいて表示に用いられる画素回路は、Ｒのみを表示した場合と同様に、上から第１画素回路、第１画素回路、第２画素回路、第１画素回路の順に並んでおり、Ｒのみを表示した場合と、Ｇのみを表示した場合とにおいて、それぞれ表示に用いられる画素回路の分布は同一のものとなる。このことは、第３画素回路群３４ｂについても同様に成立しており、また、容易に想像できるように、Ｂのみを表示した場合、白色表示（Ｒ、Ｇ、Ｂすべてを表示）した場合にも表示に用いられる画素回路の分布は同一のものとなる。従って、本実施の形態２にかかる画像表示装置は、表示色を切り替えた場合であっても輝度ムラの抑制態様が変化することはなく、ユーザに違和感を与えにくいという利点を有する。
【００５８】
（実施の形態３）
次に、実施の形態３にかかる画像表示装置について説明する。本実施の形態３にかかる画像表示装置は、特定のパターンの表示を行う際に選択される画素回路の配列を調整することによって、すべての画素を表示する場合のみならず特定パターン表示の際にも輝度ムラの発生を抑制する構成を有する。
【００５９】
以下では、特定パターンの一例として市松模様を取り上げ、すべての画素を表示する場合のみならず市松模様を表示する際にも輝度ムラの発生を抑制する画素回路分布について説明を行う。図１０は、本実施の形態３にかかる画像表示装置における画素回路の配置について示す模式図である。なお、本実施の形態２にかかる画像表示装置は、画素回路の配置以外の点については基本的に実施の形態１、２にかかる画像表示装置と同様の構成を有するものとし、図示および説明を省略する。
【００６０】
上記したように、図１０に示した画素回路の配置パターンは、白と黒の矩形パターンが繰り返される市松模様の表示に対応して決定されている。具体的には、市松模様を表示する際に第３画素回路３５群内において市松模様の白色矩形パターン表示用に選択される画素回路が、第１画素回路および第２画素回路の双方を含むよう形成されている。
【００６１】
具体的には、第３画素回路群３５は、図１０に示すように第１画素回路Ａと第２画素回路Ｂとが、配置される数にして１対１対２の周期を繰り返すよう交互に配置されている。すなわち、上から第１画素回路Ａ、第２画素回路Ｂ、第１画素回路Ａ、第１画素回路Ａ、と配置され、さらに第２画素回路Ｂ、第１画素回路Ａ、第２画素回路Ｂ、第２画素回路Ｂの順に配置されている。
【００６２】
第３画素回路群３５において第１画素回路Ａおよび第２画素回路Ｂを上記のように配置することによる利点を説明する。図１１は、本実施の形態３にかかる画像表示装置において市松模様を表示した状態を模式的に示す図である。図１１に示すように、第３画素回路群３５では、選択される画素回路は、左側の列において上から順に第１画素回路Ａ、第１画素回路Ａ、第２画素回路Ｂ、第２画素回路Ｂとなり、右側の列では、順次第２画素回路Ｂ、第１画素回路Ａ、第１画素回路Ａ、第２画素回路Ｂとなる。従って、第３画素回路群３５全体において選択された第１画素回路Ａと第２画素回路Ｂの個数比は１対１となり、第３画素回路群３５全体についてすべての画素回路を選択して画像表示を行った場合の個数比と同じ値となる。この結果、ユーザの視点からは全画面表示を行った場合と、市松模様表示を行った場合とにおける輝度ムラ防止態様は同様のものと認識され、全画面表示から市松模様表示に移行する際にユーザに違和感を与えることを防止することが可能である。
【００６３】
（実施例）
実施の形態１〜３のすべてを反映した実施例を以下に説明する。図１２は、本実施例にかかる画像表示装置において、第３画素回路群３６の構成を示す模式図である。図１２を参照すると明らかなように、まず、横方向に隣接した３個の画素回路は必ず第１画素回路Ａのみ、または第２画素回路Ｂのみによって形成されている。これは、実施の形態２で示したように、Ｒ、Ｇ、Ｂに対応した副画素について、同一画素を形成するものに関しては同じ容量値を備えるようにしたことに対応するものである。また、図１２の中央付近を見れば明らかなように、縦方向に関して第１画素回路Ａと第２画素回路Ｂとが個数比にして１対１対２の周期を繰り返すよう交互に配置されている。さらに、図１２からは必ずしも明らかではないが、実施の形態１で説明したように、第１画素の個数と第２画素の個数とに応じた加重平均をとることによって、本来実現したい適切な値の容量値を全体として実現している。
【００６４】
以上、実施の形態１〜３および実施例に渡って本発明を説明したが、本発明は上記の例に限定して解釈するべきではなく、当業者であれば様々な変形例、実施例等に想到することが可能である。例えば、実施の形態１〜３および実施例では、画素電極１４の電位変動の原因となる配線構造の例として走査線８を用いた説明を行っているが、配線構造の例としてかかる構成に限定して解釈する必要はない。例えば、信号線駆動回路１１から供給される輝度に対応した電圧についても、信号線９内を伝送するに従って徐々に波形が変化することから、走査線８の場合と同様に、画素電極１４の電位変動差の原因になりうる。そして、仮に信号線９内を伝送する波形に起因した画素電極１４の電位変動が無視できないような場合には、画素電極１４と信号線９との間に生じる静電容量Ｃisの値について、実施の形態１〜３の例にならって調整等することで、輝度ムラをさらに抑制した画像表示装置を実現することが可能である。
【００６５】
また、実施の形態１〜３および実施例では、静電容量Ｃｇｓの容量値を調整するにあたってスイッチング素子１３を構成する薄膜トランジスタ内に備わるエッチングストップ層２０の面積等を調整することとしている。しかしながら、容量値を調整する手法としてはかかるものに限定する必要はなく、例えば、図３においてゲート電極１７とソース電極２４とが重なり合う面積を調整するなどの手法を用いても良い。また、画素電極１４と走査線８との間に別途静電容量を設ける構成とすることによって、容量値を調整することとしても良い。
【００６６】
さらに、本発明の適用対象となる画像表示装置は、実施の形態１〜３および実施例に示すようなＴＮ方式のものに限定する必要はなく、例えば、アレイ基板上に共通電極も備えたＩＰＳ方式のものとしても良い。さらには、液晶材料を用いた画像表示装置ではなく、発光素子として有機ＥＬ素子を使用したアクティブ・マトリックス方式の画像表示装置に対して本発明を適用しても良い。
【図面の簡単な説明】
【００６７】
【図１】実施の形態１にかかる画像表示装置の全体構成を示す分解斜視図である。
【図２】画素回路および画素回路周辺の配線構造について示す回路図である。
【図３】スイッチング素子を形成する薄膜トランジスタの構成を示す断面図である。
【図４】走査線を通過する電圧信号に起因した画素電極の電位変動差を解消するために必要な静電容量Ｃgsの値について、走査線駆動回路からの距離依存性を示す模式的なグラフである。
【図５】実施の形態１における画素回路分布の一例について示す模式図である。
【図６】実施の形態１の変形例１について示す模式図である。
【図７】実施の形態１の変形例２について示す模式図である。
【図８】実施の形態２にかかる画像表示装置における画素回路分布について示す模式図である。
【図９−１】実施の形態２にかかる画像表示装置において、Ｒに対応した画素回路のみを色表示を行っている状態を模式的に示す図である。
【図９−２】実施の形態２にかかる画像表示装置において、Ｇに対応した画素回路のみが色表示を行っている状態を模式的に示す図である。
【図１０】実施の形態３にかかる画像表示装置における静電容量Ｃgsの分布の一例について示す模式図である。
【図１１】実施の形態３にかかる画像表示装置において、市松模様を表示した状態を模式的に示す図である。
【図１２】実施例にかかる画像表示装置の画素回路分布について示す模式図である。
【図１３】従来の画像表示装置に備わる画素回路の構成について示す回路図である。
【符号の説明】
【００６８】
１      アレイ基板
２      対向基板
３      液晶層
４      共通電極
５ａ、５ｂ  配向膜
６ａ、６ｂ  偏光板
７      画素回路
８      走査線
９、９ａ、９ｂ  信号線
１０ａ、１０ｂ  走査線駆動回路
１１    信号線駆動回路
１３    スイッチング素子
１４    画素電極
１５    容量線
１７    ゲート電極
１８    ゲート絶縁層
１９    チャネル形成層
２０    エッチングストップ層
２１    ドレイン領域
２２    ソース領域
２３    ドレイン電極
２３    ドレイン領域
２４    ソース電極
２５    保護層
２６    平坦化層
２７    第１画素回路群
２８    第２画素回路群
２９、２９ａ〜２９ｆ  第３画素回路群
３１    画素
３２    第１画素回路群
３３    第２画素回路群
３４ａ、３４ｂ  第３画素回路群
３５、３６  第３画素回路群
１０１  画素電極
１０２  信号線
１０３  スイッチング素子
１０４  走査線
１０５  共通電極
１０６  液晶層
Ａ、Ｒ1、Ｇ1、Ｂ1  第１画素回路
Ｂ、Ｒ2、Ｇ2、Ｂ2  第２画素回路
【図１】
2005164677.tif 000003
【図２】
2005164677.tif 000004
【図３】
2005164677.tif 000005
【図４】
2005164677.tif 000006
【図５】
2005164677.tif 000007
【図６】
2005164677.tif 000008
【図７】
2005164677.tif 000009
【図８】
2005164677.tif 000010
【図９−１】
2005164677.tif 000011
【図９−２】
2005164677.tif 000012
【図１０】
2005164677.tif 000013
【図１１】
2005164677.tif 000014
【図１２】
2005164677.tif 000015
【図１３】
2005164677.tif 000016