(57)【要約】      （修正有）【課題】誘電体層の薄層化や多層化とともに、内部電極層の薄層化が進んでも、形状異方性などの構造欠陥を生じにくく、しかも電気特性を向上させつつその劣化を抑制できる積層セラミックコンデンサなどの積層セラミック電子部品の製造方法を提供する。【解決手段】誘電体層と、１μｍ以下の内部電極層とが交互に複数配置された素子本体を有する積層セラミック電子部品を製造する方法であって、誘電体層用ペーストと、０．３μｍ以下の平均粒径を持つ卑金属を含む内部電極層用ペーストとを、交互に複数配置して得られた積層体を、空気中で、２００〜４００℃で脱バインダする第１脱バインダ工程と、該第１脱バインダ後の積層体を、加湿した窒素中で、９００〜１２００℃で脱バインダした後、降温させる第２脱バインダ工程と、該第２脱バインダ後の積層体を、１２００〜１３５０℃の焼成温度で焼成する焼成工程とを有する積層セラミック電子部品の製造方法。【選択図】  なし【特許請求の範囲】
【請求項１】
誘電体層と、１μｍ以下の内部電極層とが交互に複数配置された素子本体を有する積層セラミック電子部品を製造する方法であって、
誘電体層用ペーストと、０．３μｍ以下の平均粒径を持つ卑金属を含む内部電極層用ペーストとを、交互に複数配置して得られた積層体を、空気中で、２００〜４００℃で脱バインダする第１脱バインダ工程と、
該第１脱バインダ後の積層体を、加湿した窒素中で、９００〜１２００℃で脱バインダした後、降温させる第２脱バインダ工程と、
該第２脱バインダ後の積層体を、１２００〜１３５０℃の焼成温度で焼成する焼成工程とを、有し、
該焼成工程が、前記第２脱バインダ後の積層体を、加湿した窒素中で、所定の昇温速度で焼成温度まで昇温させる昇温工程を有し、該昇温工程の途中から水素を導入することを特徴とする積層セラミック電子部品の製造方法。
【請求項２】
前記焼成工程の後に、前記焼成後の積層体を、加湿した窒素中で、１０００〜１１００℃でアニールするアニール工程を有する請求項１に記載の積層セラミック電子部品の製造方法。
【請求項３】
前記水素を導入する温度が、１０００℃以上である請求項１に記載の積層セラミック電子部品の製造方法。
【請求項４】
前記水素を導入する温度が、前記焼成温度以下である請求項１に記載の積層セラミック電子部品の製造方法。
【請求項５】
前記水素を導入する温度で所定時間保持する請求項１〜４の何れかに記載の積層セラミック電子部品の製造方法。
【請求項６】
導入する水素濃度を漸次変化させる請求項１〜５の何れかに記載の積層セラミック電子部品の製造方法。
【請求項７】
前記水素を導入する温度において、水素導入前後の酸素分圧の差が６桁以上となるように水素を導入する請求項１〜６の何れかに記載の積層セラミック電子部品の製造方法。
【請求項８】
前記積層体が、１００層以上の誘電体層を持つ請求項１〜７の何れかに記載の積層セラミック電子部品の製造方法。
【請求項９】
前記卑金属が、ニッケルまたはニッケル合金である請求項１〜８の何れかに記載の積層セラミック電子部品の製造方法。
【請求項１０】
前記誘電体層が、ＢａＴｉＯ３  を含む主成分を有する請求項１〜９の何れかに記載の積層セラミック電子部品の製造方法。
【請求項１１】
前記誘電体層が、（ＢａＣａ）（ＴｉＺｒ）Ｏ３  を含む主成分を有する請求項１〜９の何れかに記載の積層セラミック電子部品の製造方法。
【請求項１２】
前記積層セラミック電子部品が積層セラミックコンデンサである請求項１〜１１の何れかに記載の積層セラミック電子部品の製造方法。
【請求項１３】
請求項１〜１１の何れかの方法により製造される積層セラミック電子部品であって、
内部で、誘電体層と内部電極層とが交互に複数配置して形成された直方体形状の素子本体と、
該素子本体の対向する両端部に形成された一対の外部電極とを、有し、
前記素子本体の、前記一対の外部電極が対向する方向に対して、直交する方向の断面を想定した場合に、前記各内部電極層が、前記素子本体の中心付近に向かって凹状に形成されていることを特徴とする積層セラミック電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、積層セラミックコンデンサなどの積層セラミック電子部品の製造方法に関する。
【０００２】
【従来の技術】
積層セラミック電子部品の一例としての積層セラミックコンデンサは、たとえば、セラミックグリーンシートと、所定パターンの内部電極層とを交互に重ね、その後一体化して得られるグリーンチップを、同時焼成して製造される。
【０００３】
近年、内部電極層を構成する材料として、白金やパラジウムなどの高価な貴金属のニッケルなどの安価な卑金属を、内部電極層の構成材料として使用することが可能となり、積層セラミックコンデンサの大幅なコストダウンが実現した。
【０００４】
近年の電子機器の小型化に伴い、積層セラミックコンデンサの小型化及び大容量化が求められてきている。この要望に応えるためには、誘電体層の１層あたりの厚みをできるだけ薄くし（誘電体層の薄層化）、誘電体層の素子本体内部での積層数をできるだけ増やす（誘電体層の多層化）ことが必要である。
【０００５】
しかしながら、誘電体層の薄層化及び多層化が進むに連れ、（１）焼成後のチップ焼結体の形状に異方性を生じ易くなった。この異方性を生じると、コンデンサを基板などにマウントする際の取り扱い性が悪くなる。また、（２）静電容量や絶縁抵抗などの電気特性が劣化し易い傾向もあった。
【０００６】
そこで、本件出願人は、先に、この問題を解決するための提案をした（特許文献１参照）。特許文献１では、誘電体層用ペーストと、卑金属を含む内部電極層用ペーストとを交互に複数配置した積層体（グリーンチップ）を脱バインダする工程と、該脱バインダ後の積層体を焼成する焼成工程を有する積層セラミック電子部品の製造方法が開示されている。この方法の特徴とするところは、前記焼成工程が焼成温度まで昇温させる昇温工程を有し、該昇温工程の途中から水素を導入する点にある。そして、特許文献１では、焼成工程において、焼成温度まで所定の昇温速度で一気に昇温させ、この途中から水素を導入しても良いし（１段階焼成）、あるいは一旦、たとえば焼成温度より低い所定温度まで昇温させ、この所定温度からたとえば室温にまで降温させた後に、前記水素を導入し、焼成温度まで昇温し、焼成を行なってもよい（２段階焼成）旨が記載されている。
【０００７】
本件出願人が、この特許文献１に係る発明に到達した当時は、内部電極層の厚みは、概ね０．５〜５μｍ程度と比較的に広く規定しており、特許文献１の実施例では１．５μｍ程度のものが記載されている。この時の内部電極用ペーストに用いられるＮｉ粒子は、平均粒子径０．８μｍ程度のものであった。このように、特許文献１では、内部電極層の有効厚みが比較的広範囲に規定されていたため、焼成工程は、１段階でも２段階でもどちらでもよいという認識があった。
【０００８】
しかしながら、その後、誘電体層の薄層化だけではなく、内部電極層のさらなる薄層化が求められることとなった。具体的には、１μｍ以下の薄層化が望まれている。このためには使用するＮｉ粒子の平均粒径を０．３μｍ以下とすることが必要である。このように、内部電極層のさらなる薄層化を進めていくと、焼成工程が１段階では、良好な結果が得られないとの認識が得られた。
【特許文献１】特開２００２−３７３８２５号公報
【０００９】
【発明が解決しようとする課題】
本発明の目的は、誘電体層の薄層化や多層化とともに、内部電極層の薄層化が進んでも、形状異方性などの構造欠陥を生じにくく、しかも電気特性を向上させつつその劣化を抑制できる積層セラミックコンデンサなどの積層セラミック電子部品の製造方法を提供することである。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、
誘電体層と、１μｍ以下の内部電極層とが交互に複数配置された素子本体を有する積層セラミック電子部品を製造する方法であって、
誘電体層用ペーストと、０．３μｍ以下の平均粒径を持つ卑金属を含む内部電極層用ペーストとを、交互に複数配置して得られた積層体を、空気中で、２００〜４００℃で脱バインダする第１脱バインダ工程と、
該第１脱バインダ後の積層体を、加湿した窒素中で、９００〜１２００℃で脱バインダした後、降温させる第２脱バインダ工程と、
該第２脱バインダ後の積層体を、１２００〜１３５０℃の焼成温度で焼成する焼成工程とを、有し、
該焼成工程が、前記第２脱バインダ後の積層体を、加湿した窒素中で、所定の昇温速度で焼成温度まで昇温させる昇温工程を有し、該昇温工程の途中から水素を導入することを特徴とする積層セラミック電子部品の製造方法が提供される。
【００１１】
好ましくは、前記焼成工程の後に、前記焼成後の積層体を、加湿した窒素中で、１０００〜１１００℃でアニールするアニール工程を有する。
【００１２】
水素を導入する前の雰囲気は、加湿した窒素雰囲気下であるので、水素の導入を開始した後の雰囲気は、加湿した窒素と水素との混合ガス雰囲気である。
【００１３】
好ましくは、前記水素を導入する温度が、１０００℃以上である。
【００１４】
好ましくは、前記水素を導入する温度が、前記焼成温度以下である。
【００１５】
水素を導入した後に、雰囲気温度を所定の昇温速度で昇温させてもよいが、水素導入時の雰囲気温度で所定時間保持した後に、雰囲気温度を所定の昇温速度で昇温させてもよい。
【００１６】
水素の導入方法は特に限定されず、たとえば、導入当初から所定濃度の水素を導入してもよいし、あるいは導入する水素濃度を漸次変化させてよい。
【００１７】
好ましくは、水素を導入する温度において、水素導入前後の酸素分圧の差が６桁以上となるように水素を導入する。
【００１８】
好ましくは、前記焼成工程が、焼成温度で保持する温度保持工程と、前記焼成温度から降温させる降温工程とをさらに有し、前記降温工程の途中から水素の導入を停止する。
【００１９】
好ましくは、前記水素の導入を停止する温度が、１１００℃以下である。
【００２０】
好ましくは、前記積層体が、１００層以上の誘電体層を持つ。
【００２１】
好ましくは、前記卑金属が、ニッケルまたはニッケル合金である。
【００２２】
好ましくは、前記誘電体層が、ＢａＴｉＯ３  を含む主成分を有する。
【００２３】
好ましくは、前記誘電体層が、（ＢａＣａ）（ＴｉＺｒ）Ｏ３  を含む主成分を有する。
【００２４】
好ましくは、前記積層セラミック電子部品が積層セラミックコンデンサである。
【００２５】
【作用】
本発明によると、平均粒径が極めて細かい卑金属を含む内部電極層用ペーストを含んだ未焼成積層体を焼成する前に、特定条件での２段階の脱バインダ処理をする。特に２段階目の第２脱バインダ工程により、多層時に顕著である積層方向への膨張が抑制されるなど構造欠陥が抑制される。
【００２６】
この構造欠陥が抑制されることで、製品のエアーチャックなどでも不具合を生じることがなく、効率的に作業が行え、作業効率が向上する。すなわち、基板などにマウントする際の取り扱い性が向上する。その結果、最終的な電子部品の搬送、ハンドリングでの割れや欠けを生じるおそれが少なくなる。
【００２７】
このように、第２脱バインダ工程の作用により構造欠陥が抑制される理由は、必ずしも明らかではないが、内部電極層の膨張が抑制され、未焼成積層体中のバインダの急激な分解、燃焼が抑えられるとともに、卑金属を酸化させず、かつ活性（＝焼結）が抑えられることから、その後の焼成時に、内部電極を構成する卑金属と誘電体との収縮差が生じにくくなり、焼結後の誘電体層への応力が緩和されることによる、ものと考えられる。
【００２８】
その結果、焼成後の焼結体が理想的な平坦形状となり、様々な特性の改善効果が得られる。たとえば誘電率（静電容量）が増大する。誘電率（静電容量）が増大する理由は、必ずしも明らかではないが、内部電極層の球状化が抑制され、これにより、内部電極の欠陥が少なくなり、内部電極の被覆率の向上が図られることによる、ものと考えられる。また、絶縁耐圧が向上する。絶縁耐圧が向上する理由は、必ずしも明らかではないが、焼成後の誘電体への応力が緩和されることによる、ものと考えられる。また、絶縁抵抗（ＩＲ）の不良が改善される。ＩＲ不良が改善される理由は、必ずしも明らかではないが、焼成後の誘電体への応力が緩和されることにより、微小クラックの発生が抑止されることによる、ものと考えられる。
【００２９】
また、第２脱バインダ工程を特定の温度範囲（１０００℃付近）で行うことで、固相反応が促進され、その後の焼成により得られる焼結体の強度が向上する。その結果、搬送時の振動で破損するおそれも少ない。
【００３０】
すなわち、本発明によれば、誘電体層の薄層化や多層化とともに、内部電極層の薄層化（１μｍ以下）が進んでも、形状異方性などの構造欠陥を生じにくく、しかも電気特性を向上させつつその劣化を抑制できる積層セラミックコンデンサなどの積層セラミック電子部品の製造方法を提供することができる。
【００３１】
本発明に係る上記製造方法により、下記構成の積層セラミック電子部品が得られる。この積層セラミック電子部品は、内部で、誘電体層と内部電極層とが交互に複数配置して形成された直方体形状の素子本体と、該素子本体の対向する両端部に形成された一対の外部電極とを、有し、前記素子本体の、前記一対の外部電極が対向する方向に対して、直交する方向の断面を想定した場合に、前記各内部電極層が、前記素子本体の中心付近に向かって凹状に形成されている。
【００３２】
素子本体内部がこのような構造であることで、素子本体の上下面がフラットな積層セラミック電子部品とすることができる。
【００３３】
積層セラミック電子部品としては、特に限定されないが、積層セラミックコンデンサ、圧電素子、チップバリスタ、チップサーミスタ等の表面実装（ＳＭＤ）チップ型電子部品が例示される。
【００３４】
【発明の実施の形態】
以下、本発明を、図面に示す実施形態に基づき説明する。ここにおいて、図１は本発明の一実施形態に係る積層セラミックコンデンサの断面図、図２は図１のＩＩ−ＩＩ線に沿った断面図である。
【００３５】
まず、積層セラミック電子部品の一例としての積層セラミックコンデンサを説明した後、これの製造方法を説明する。
【００３６】
図１〜２に示すように、本実施形態に係る積層セラミックコンデンサ１は、誘電体層２と内部電極層３とが交互に複数配置してあるコンデンサ素子本体１０を有する。コンデンサ素子本体１０の両端部には、素子本体１０の内部で交互に複数配置された内部電極層３と各々導通する一対の外部電極４が形成してある。
【００３７】
内部電極層３は、各端面がコンデンサ素子本体１０の対向する２端部の表面に交互に露出するように積層してある。一対の外部電極４は、コンデンサ素子本体１０の両端部に形成され、交互に配置された内部電極層３の露出端面に接続されて、コンデンサ回路を構成する。
【００３８】
積層セラミックコンデンサ１の形状やサイズは、目的や用途に応じて適宜決定すればよく、コンデンサ１が直方体形状の場合は、サイズは、通常、縦０．６〜３．２ｍｍ×横０．３〜１．６ｍｍ×高さ０．１〜１．２ｍｍ程度である。
【００３９】
特に、本実施形態に係る積層セラミックコンデンサ１は、後述する本発明の方法を用いて製造される。このため、コンデンサ素子本体１０の、前記一対の外部電極４が対向する方向（図１の左右方向）に対して、直交する方向（図２の左右方向）の断面（図２参照）を想定した場合に、各内部電極層３が、コンデンサ素子本体１０の中心付近に向かって凹状に形成される。すなわち、図１に示すように、コンデンサ素子本体１０の、前記一対の外部電極４が対向する方向の断面では、内部電極層３の各端面は、コンデンサ素子本体１０の両端部の表面に交互に露出するように配置される。一方、図２に示すように、コンデンサ素子本体１０の、前記一対の外部電極４が対向する方向に対して、直交する方向の断面では、内部電極層３の各端面は、コンデンサ素子本体１０の両端部の表面に対して所定距離を保持するように配置される。そして、本実施形態では、図２に示すように、各内部電極層３が、コンデンサ素子本体１０の中心付近に向かって凹状に形成される。その結果、コンデンサ素子本体１０の外観形状に異方性を生じていない。具体的には、図２に示すように、コンデンサ素子本体１０の上下面がフラットとなり、真の直方体形状となる。
【００４０】
誘電体層２の組成は、本発明では特に限定されないが、たとえば以下の誘電体磁器組成物で構成される。
【００４１】
本実施形態の誘電体磁器組成物は、たとえばチタン酸カルシウム、チタン酸ストロンチウム及び／またはチタン酸バリウムなどを含む主成分を有し、耐還元性を有することが好ましい。前記主成分は、たとえば組成式（Ｂａ（１−ｘ）  Ｃａｘ  ）Ａ  （Ｔｉ（１−ｚ）  Ｚｒｚ  ）Ｂ  Ｏ３  で示される誘電体酸化物を含むことが好ましい。この場合の、Ａ、Ｂ、ｘ、ｚは、いずれも任意の範囲であり、たとえば、０．９５＜Ａ／Ｂ＜１．０２、０≦ｘ≦１．００、０≦ｚ≦１．００である。
【００４２】
本実施形態の誘電体磁器組成物には、前記主成分の他に、Ｓｒ、Ｙ、Ｇｄ、Ｔｂ、Ｄｙ、Ｖ、Ｍｏ、Ｚｎ、Ｃｄ、Ｔｉ、Ｓｎ、Ｗ、Ｂａ、Ｃａ、Ｍｎ、Ｍｇ、Ｃｒ、Ｓｉ及びＰの酸化物から選ばれる１種類以上を含む副成分が含有してあってもよい。
【００４３】
誘電体層２の組成例としては、たとえば以下の態様が挙げられる。
【００４４】
第１に、主成分として、たとえば｛Ｂａ（１−ｘ）  Ｃａｘ  ｝Ａ  ・｛Ｔｉ（１−ｙ）  Ｚｒｙ  ｝Ｂ  ・Ｏ３  で示される組成の誘電体酸化物が用いられる。この場合ｘ、ｙ、Ａ／Ｂは、０≦ｘ≦０．２４、０．０８≦ｙ≦０．２２、１．０００≦Ａ／Ｂ≦１．０４０であることが好ましい。このような主成分に対し、Ｍ１：Ｍｎ，Ｃｒの化合物の少なくとも一種、Ｍ２：Ｓｉの化合物、Ｍ３：Ｙの化合物、Ｍ４：Ｗの化合物が、ａＭ１＋ｂＭ２＋ｃ（Ｍ３＋Ｍ４）の割合で含まれていることが好ましい。この場合、主成分に対する重量％で、ａ，ｂ，ｃは、酸化物換算で、０．０５≦ａ≦１．０、０．０５≦ｂ≦１．０、０．０５≦ｃ≦２．０（ただし、Ｍ３の最大値は、１．０重量％、Ｍ４の最大値は１．０重量％とする）である。
【００４５】
第２に、主成分として、たとえばＢａＴｉＯ３  が用いられる。この場合のＢａとＴｉとの原子比（Ｂａ／Ｔｉ比ｍ）は、０．９５＜ｍ＜１．０１であることが好ましい。このような主成分に対し、Ｙ、Ｓｉ、Ｍｇ、Ｍｎ、Ｃｒ、Ｖ、の酸化物及び／または焼成により酸化物になる化合物から選ばれる少なくとも１種以上が含まれていることが好ましい。より好ましくは、ＢａＴｉＯ３  １００モルに対して、Ｙ２  Ｏ３  を０．２〜５モル、ＳｉＯ２  を０．２〜５モル、ＭｇＯを０〜３モル含有する。さらに好ましくは、ＭｎＯまたはＣｒ２  Ｏ３  を０．２〜５モル含有する。さらにＶ２  Ｏ５  を０．２モル以下含有することも好ましい。なお、前記組成の他に、Ｄｙ、Ｈｏ、Ｇｄ、Ｍｏ、Ｓｒ、Ｙｂの中から少なくとも一種の元素が含有されていてもよい。
【００４６】
ただし、本発明では、誘電体層２の組成は、上記に限定されるものではない。
【００４７】
各誘電体層２の厚みは、本実施形態では３０μｍ以下、好ましくは１０μｍ以下、より好ましくは５μｍ以下、さらに好ましくは３μｍ以下であり、その下限は好ましくは０．２μｍ程度である。各誘電体層２の積層数は、好ましくは５０層以上、より好ましくは１００層以上、さらに好ましくは３００層以上である。
【００４８】
内部電極層３に含有される導電材は、特に限定されないが、誘電体層１０の構成材料が耐還元性を有する場合は、卑金属を用いることができる。卑金属としては、ニッケルまたはニッケル合金が好ましい。合金中のニッケル含有量は９０重量％以上であることが好ましい。なお、ニッケルまたはニッケル合金中には、リン、鉄、マグネシウムなどの各種微量成分が０．１重量％程度以下含まれていてもよい。内部電極層３の厚さは、本発明では１μｍ以下、好ましくは０．８μｍ以下であって、好ましくは０．３μｍ以上である。
【００４９】
外部電極４の材質も特に限定されないが、通常、銅や銅合金、ニッケルやニッケル合金などが用いられるが、銀や銀とパラジウムの合金なども使用することができる。外部電極４の厚みも特に限定されないが、通常１０〜５０μｍ程度である。
【００５０】
製造方法
本実施形態に係る積層セラミックコンデンサ１は、ペーストを用いた通常の印刷法やシート法によりグリーンチップを作製し、これを焼成した後、外部電極を印刷または転写して焼成することにより製造することができる。以下に、本実施形態に係る積層セラミックコンデンサ１の製造方法の一例を説明する。
【００５１】
まず、誘電体層用ペースト、内部電極層用ペースト、外部電極用ペーストをそれぞれ製造する。
【００５２】
誘電体層用ペーストは、誘電体原料と有機ビヒクルとを混練した有機系の塗料であってもよく、水系の塗料であってもよい。
【００５３】
誘電体原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。
【００５４】
有機ビヒクルとは、バインダを有機溶剤中に溶解したものであり、有機ビヒクルに用いられるバインダは、特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。また、このとき用いられる有機溶剤も特に限定されず、印刷法やシート法等利用する方法に応じてテルピネオール、ブチルカルビトール、アセトン、トルエン等の有機溶剤から適宜選択すればよい。
【００５５】
また、水溶系塗料とは、水に水溶性バインダ、分散剤等を溶解させたものであり、水溶系バインダは、特に限定されず、ポリビニルアルコール、セルロース、水溶性アクリル樹脂、エマルジョン等から適宜選択すればよい。
【００５６】
内部電極層用ペーストは、上述した各種導電性金属や合金からなる導電材料あるいは焼成後に上述した導電材料となる各種酸化物、有機金属化合物、レジネート等と、上述した有機ビヒクルとを混練して調製される。また、外部電極用ペーストも、この内部電極層用ペーストと同様にして調製される。
【００５７】
上述した各ペーストの有機ビヒクルの含有量は、特に限定されず、通常の含有量、たとえば、バインダは１〜５重量％程度、溶剤は１０〜５０重量％程度とすればよい。また、各ペースト中には必要に応じて各種分散剤、可塑剤、誘電体、絶縁体等から選択される添加物が含有されても良い。
【００５８】
印刷法を用いる場合は、誘電体層用ペースト、及び所定パターンの内部電極層用ペーストをポリエチレンテレフタレート等の基板上に積層印刷し、所定形状に切断したのち基板から剥離することでグリーンチップとする。これに対して、シート法を用いる場合は、誘電体層用ペーストを用いてグリーンシートを形成し、この上に内部電極層用ペーストを所定パターンで印刷した後、積層してグリーンチップとする。
【００５９】
脱バインダ処理
【００６０】
次に、得られたグリーンチップを、脱バインダ処理する。脱バインダ処理が不完全であると、その後の本焼成時に残留カーボンによって焼結体チップ焼結体にクラック等の構造欠陥が発生しやすくなる。このため、焼成に先立って、グリーンチップの脱バインダ処理を十分に行っておく必要がある。
【００６１】
本発明では、グリーンチップの脱バインダ処理を２段階で行う点に特徴がある。
【００６２】
本来的な脱バインダ処理の目的は、あくまでもグリーンチップからバインダを除去することであって誘電体を焼結することではない。このため、通常は、脱バインダ処理において、グリーンチップ内の誘電体が焼結を始める温度（たとえば１０００℃以上）にまでは温度を上昇させない。
【００６３】
第１脱バインダ
これに対して、本発明では、第１段階として、誘電体を焼結させない程度の温度及び雰囲気で、グリーンチップ内のバインダを、分解、燃焼させて取り除く（第１脱バインダ工程）。この工程は、従来から行われている一般的な脱バインダ処理に相当する。本発明では、第１脱バインダ工程を空気中で行う。空気中で行うことで、急激なバインダーの分解発生を抑えるなどのメリットがある。
【００６４】
第１脱バインダ工程は、少なくとも昇温工程及び温度保持工程を有し、その後の降温工程を有するものであってもよい。
【００６５】
昇温工程は、雰囲気温度を保持温度まで所定の昇温速度で昇温させる工程である。昇温速度はできるだけ緩やかであることが好ましい。具体的には、昇温速度を、好ましくは５〜３００℃／時間、より好ましくは１０〜１００℃／時間とする。昇温速度が早すぎると、グリーンチップ中のバインダが急激に分解され、その後の焼成後にチップ内にデラミネーションやクラックなどの構造欠陥が生じやすい。昇温速度が遅く過ぎると、不経済である。
【００６６】
温度保持工程は、前記保持温度で保持する工程である。温度保持工程では、前記雰囲気を変更せずに、空気中で保持温度を一定時間保持することが好ましい。保持温度は、好ましくは２００〜４００℃、より好ましくは２５０〜３００℃とする。保持温度が高すぎると、バインダが除去されないうちに誘電体の焼結が始まってしまい、構造欠陥の発生などの不都合を生じうる。保持温度の保持時間は、好ましくは０．５〜２４時間、より好ましくは２〜２０時間とする。
【００６７】
第１脱バインダ工程では、前記昇温工程及び温度保持工程の後に、降温工程を有してもよい。なお、前記温度保持工程の後に、後述の第２脱バインダ工程に移行しても良い。
【００６８】
降温工程は、前記保持温度から降温させる工程である。降温工程では、前記温度保持工程での雰囲気を変更せずに、空気中で、所定温度（たとえば室温：２５℃）まで降温させる。降温速度は特に限定されないが、好ましくは５０〜５００℃／時間、より好ましくは１００〜３００℃／時間とする。
【００６９】
第２脱バインダ
本発明では、第２段階として、概ねバインダが取り除かれた第１脱バインダ後のチップから残りのバインダを取り除きつつ、チップの形状を保持できる程度に焼結させる（第２脱バインダ工程）。この第２脱バインダ工程を行うことで、多層時に顕著である積層方向への膨張が抑制されるなど構造欠陥が抑制される。これにより、製品のエアーチャックなどでも不具合を生じることがなく、効率的に作業が行え、作業効率が向上する。すなわち、基板などにマウントする際の取り扱い性が向上する。その結果、最終的な電子部品の搬送、ハンドリングでの割れや欠けを生じるおそれが少なくなる。その結果、後述する焼成後の焼結体（コンデンサ素子本体１０）が理想的な平坦形状となり、誘電率（静電容量）が増大し、絶縁耐圧が向上し、絶縁抵抗（ＩＲ）の不良が改善される。また、後述する焼成後の焼結体（コンデンサ素子本体１０）の強度が向上する。
【００７０】
この工程では、雰囲気中の酸素分圧を１０−１２  〜１０−１Ｐａとすることが好ましい。酸素分圧が低すぎると、導電材の卑金属の焼結を促進してしまい、酸素分圧が高すぎると、導電材として用いる卑金属が酸化する。すなわち、第２脱バインダ工程雰囲気中の酸素分圧を上記範囲とすることで、残りのバインダの急激な分解、燃焼を抑え、導電材として用いる卑金属を酸化させず、また卑金属の焼結を抑えることができる。
【００７１】
本発明では、第２脱バインダ工程を加湿した窒素中で行う。これにより、急激なバインダーの分解発生を抑えるなどのメリットがある。
【００７２】
第２脱バインダ工程は、昇温工程と、温度保持工程と、降温工程とを有する。すなわち上記第１脱バインダ工程と異なり、必ず降温工程を有する。
【００７３】
昇温工程では、加湿した窒素雰囲気で昇温する。昇温速度は、好ましくは５０〜５００℃／時間、より好ましくは２００〜３００℃／時間とする。昇温速度が早すぎると、グリーンチップ中のバインダが急激に分解され、その後の焼成後にチップ内にデラミネーションやクラックなどの構造欠陥が生じやすい。昇温速度が遅く過ぎると、不経済である。
【００７４】
温度保持工程では、前記雰囲気を変更せずに、加湿した窒素中で保持温度を一定時間保持することが好ましい。保持温度は、好ましくは９００〜１２００℃、より好ましくは１０００〜１１００℃とする。保持温度が高すぎると、卑金属及び誘電体の焼結が進みすぎ、卑金属と誘電体の拡散による絶縁劣化などの不都合を生じうる。低すぎると、卑金属の焼結が急激に進むことによる構造欠陥の発生などの不都合を生じうる。保持温度の保持時間は、好ましくは０．５〜１時間程度と、短い時間であることが好ましい。
【００７５】
降温工程では、前記温度保持工程での雰囲気を変更せずに、加湿した窒素中で、所定温度（たとえば室温：２５℃）まで降温させる。降温速度は特に限定されないが、好ましくは２５〜３００℃／時間、より好ましくは１００〜２００℃／時間とする。
【００７６】
焼成工程
次に、脱バインダ後のグリーンチップを焼成する（焼成工程）。焼成工程は、昇温工程と、温度保持工程と、降温工程とを有する。
【００７７】
昇温工程は、雰囲気温度を、所定の昇温速度で焼成温度まで昇温させる。
【００７８】
昇温工程の初期段階では、前記第２脱バインダ工程での雰囲気を変更せずに、加湿した窒素中で所定の昇温速度で昇温させる。この雰囲気は、内部電極に含まれる卑金属が酸化しやすい雰囲気である。
【００７９】
そして、昇温工程の途中から水素を導入する。水素の導入方法は、特に限定されず、たとえば、導入当初から所定濃度の水素を導入してもよいし、あるいは、たとえば雰囲気温度が１００℃程度上昇した時点で水素濃度が５容量％程度になるといった、濃度勾配をつけながら所定濃度に向けて水素を導入していってもよい。いずれにしても、焼成雰囲気での酸素分圧が低下して還元状態が強まる。
【００８０】
なお、酸素分圧は、温度、水素濃度、ウェッターの温度によって大きく変わるので、これらを綿密に制御することが重要である。たとえば５０℃において、水素を導入しない（０％）場合と、水素を５％導入する場合とでは、酸素分圧はそれぞれ、約１×１０−２１  Ｐａ、約４×１０−７０  Ｐａであり、桁にして５０桁近くの違いがある。また５００℃においても、水素が０％の場合と５％導入した場合とでは、酸素分圧はそれぞれ、約３×１０−６Ｐａ、約６×１０−２４  Ｐａであり、１０桁以上の違いがある。さらに１１００℃においても同様に、水素が０％の場合と５％導入した場合とでは、酸素分圧はそれぞれ、約２×１０−１Ｐａ、約２×１０−９Ｐａであり、８桁の違いがある。
【００８１】
本発明の焼成方法では、ある特定の温度範囲において酸素分圧を好ましくは６桁以上、急激に変化させる。すなわち、水素を導入する温度において、水素導入前後の酸素分圧の差が６桁以上となるように水素を導入する。
【００８２】
なお、ウェッターの温度を変更することによっても酸素分圧を変化させることはできるが、この方法では、特に１０００℃以上の高温において、酸素分圧を６桁以上変化させることは困難である。
【００８３】
なお、水素導入後の雰囲気は、窒素を主成分とし、水素：１〜１０容量％、０〜５０℃における水蒸気圧によって加湿されていることが好ましい。加湿するには、たとえばウェッターなどを用いることができる。ウェッター温度は、水素の導入開始前後において同一であってもよいし、あるいは異なっていてもよい。
【００８４】
このように、本発明では、あえてＮｉを酸化することに特徴がある。一般的には焼成時にＮｉが酸化することによって特性の劣化、構造欠陥等の発生がおこりやすくなることからＮｉの酸化を抑えた焼成を行う。しかし本発明では、Ｎｉをある程度酸化させることによってＮｉの焼結を遅らせることが可能になる。その後、水素を導入して、酸化された卑金属を急激に還元させる。これにより、内部電極に含まれる卑金属（たとえばＮｉ）の球状化が抑制されるため、多層時に顕著である積層方向への膨張が効果的に抑制され、構造欠陥の少ない積層セラミックコンデンサ１を製造することができる。しかも得られる積層セラミックコンデンサ１の誘電率（静電容量）が増大し、絶縁耐圧が向上し、絶縁抵抗（ＩＲ）の不良が改善される。
【００８５】
焼成温度まで所定の昇温速度で昇温する場合において、水素を導入する温度は、特に限定されないが、好ましくは１０００℃以上、より好ましくは１１００℃以上、さらに好ましくは１１５０℃以上である。水素を導入する温度の下限を１０００℃とすることで、得られるコンデンサ１の絶縁抵抗（ＩＲ）の不良率改善が期待できる。積層数が多いほど絶縁抵抗の劣化が顕著になってくる傾向があるが、１０００℃以上で水素の導入を開始することで、３００層以上の多層品においても絶縁抵抗の劣化が防止される。すなわち、水素の導入開始温度を１０００℃以上とすることで、特に多層時における効果を顕著にすることができる。
【００８６】
本発明では、水素を導入する温度で、たとえば０〜１８０分程度、好ましくは０〜１２０分程度、保持することも好ましい。
【００８７】
その反面、焼成温度（誘電体の焼結温度）に達した後に水素を導入したり、あるいは降温工程の途中に初めて水素の導入を行うと、誘電体層の焼結が不十分になり、特性の劣化に繋がりうる。したがって、水素の導入開始温度の上限は、焼成温度（昇温工程を経て焼成温度に達した時点であって、温度保持工程に入る前）であることが好ましい。
【００８８】
昇温速度は、好ましくは５０〜５００℃／時間、より好ましくは２００〜３００℃／時間である。
【００８９】
温度保持工程では、前記雰囲気を変更せずに、加湿した窒素と水素の混合ガス中で焼成温度を一定時間保持することが好ましい。焼成温度は、通常、誘電体の焼結温度であり、好ましくは１２００〜１３５０℃、より好ましくは１２４０〜１３００℃である。焼成温度が低すぎると、焼結体の緻密化が不十分となる。焼成温度が高すぎると、内部電極の異常焼結による電極の途切れ、または内部電極を構成する材質の拡散により、得られる積層セラミックコンデンサ１の容量温度特性が悪化する。焼成温度の保持時間は、好ましくは０．５〜８時間、より好ましくは１〜３時間である。
【００９０】
降温工程では、前記温度保持工程での雰囲気を変更せずに、加湿した窒素と水素の混合ガス中で降温させてもよいが、降温工程の途中から雰囲気を変更してもよい。雰囲気を変更する場合は、前記昇温工程の途中から導入されている水素を、降温工程の途中から停止することにより、加湿した窒素雰囲気下に変更する。
すなわち、降温工程の途中までは、加湿した窒素と水素の混合ガス中で降温を行い、途中からは水素の導入を停止して、加湿した窒素中で降温させてもよい。こうすることで、酸素分圧を増加させて酸化状態を高め、これによりアニール効果を得ることができる。
【００９１】
水素の導入を停止する場合、その温度は、好ましくは１１００℃以下、より好ましくは１０５０℃以下である。水素の導入を停止する温度の上限を１１００℃とすることで、アニール効果を効率的に得ることができる。
【００９２】
降温速度は、好ましくは５０〜５００℃／時間、より好ましくは２００〜３００℃／時間である。
【００９３】
アニール
焼成後の焼結体には、アニールを施すことが好ましい。アニールは、誘電体層を再酸化するための処理であり、これによりＩＲ寿命を著しく長くすることができるので、信頼性が向上する。
【００９４】
アニール雰囲気の酸素分圧は、好ましくは１０−４Ｐａ以上、より好ましくは１０−１〜１０Ｐａである。酸素分圧が低すぎると誘電体層２の再酸化が困難となり、酸素分圧が高すぎると内部電極層３が酸化されるおそれがある。
【００９５】
アニールの際の保持温度は、１１００℃以下、より好ましくは５００〜１１００℃である。保持温度が低すぎると誘電体層の再酸化が不充分となって絶縁抵抗が悪化し、その加速寿命も短くなる傾向がある。また、保持温度が高すぎると内部電極が酸化されて容量が低下するだけでなく、誘電体素地と反応してしまい、容量温度特性、絶縁抵抗及びその加速寿命が悪化する傾向がある。なお、アニールは昇温行程及び降温行程のみから構成することもできる。この場合には、温度保持時間はゼロであり、保持温度は最高温度と同義である。
【００９６】
これ以外のアニール条件としては、温度保持時間を０〜２０時間、より好ましくは６〜１０時間、冷却速度を５０〜５００℃／時間、より好ましくは１００〜３００℃／時間とし、アニールの雰囲気ガスとしては、たとえば、窒素ガスを加湿して用いることが望ましい。
【００９７】
なお、上述した焼成と同様に、前記脱バインダ及びアニールにおいて、窒素ガスや混合ガスを加湿するためには、たとえばウェッター等を用いることができ、この場合の水温は５〜７５℃とすることが望ましい。
【００９８】
本発明では、第１脱バインダ処理及び第２脱バインダ処理を連続して行っても良いし、互いに独立して行っても良いが、第２脱バインダ処理、焼成及びアニールは互いに独立して行う。
【００９９】
得られたコンデンサ焼成体に、たとえば、バレル研磨やサンドブラストにより端面研磨を施し、外部電極用ペーストを印刷または転写して焼成し、外部電極６，８を形成する。外部電極用ペーストの焼成条件は、たとえば、加湿した窒素ガスと水素ガスとの混合ガス中で６００〜８００℃にて１０分〜１時間程度とすることが好ましい。そして、必要に応じて一対の外部電極４の表面にメッキ等により被覆層（パッド層）を形成する。
【０１００】
このようにして製造される積層セラミックコンデンサ１は、はんだ付け等によってプリント基板上に実装され、各種電子機器に用いられる。
【０１０１】
本実施形態によれば、多層時に顕著である積層方向への膨張が効果的に抑制され、構造欠陥の少ない積層セラミックコンデンサ１を製造することができる。しかも本実施形態によれば、得られる積層セラミックコンデンサ１の誘電率（静電容量）が増大し、絶縁耐圧が向上し、絶縁抵抗（ＩＲ）の不良が改善される。
【０１０２】
以上、本発明の実施形態について説明してきたが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々なる態様で実施し得ることは勿論である。
【０１０３】
たとえば、上述した実施形態では、本発明に係る積層セラミック電子部品として積層セラミックコンデンサを例示したが、本発明に係る積層セラミック電子部品としては、積層セラミックコンデンサに限定されず、誘電体層と内部電極とが交互に積層してある素体を有するものであれば何でも良い。
【０１０４】
【実施例】
以下、本発明の具体的実施例を挙げ、本発明をさらに詳細に説明する。
【０１０５】
実施例１
まず、誘電体層用ペーストを次に示すようにして作製した。
【０１０６】
出発原料として、粒径０．１〜１μｍのＢａＣＯ３  、ＣａＣＯ３  、ＴｉＯ２  、ＺｒＯ２  、ＭｎＣＯ３  、ＳｉＯ２  、Ｙ２  Ｏ３  、ＷＯ３  などの粉末を用いた。
【０１０７】
これらの粉末を、焼成により、ＢａＴｉＯ３  の一部をＣａ、Ｚｒで置換した材料である組成式｛（Ｂａ０．９７Ｃａ０．０３）（Ｔｉ０．８３Ｚｒ０．１７）Ｏ３  ｝として１００重量％、ＭｎＣＯ３  をＭｎＯに換算して０．１５重量％、ＳｉＯ２  を０．２５重量％、Ｙ２  Ｏ３  を０．３０重量％、ＷＯ３  を０．０５重量％の組成となるように混合し、ボールミルにより１６時間湿式混合し、乾燥させて誘電体原料とした。
【０１０８】
得られた誘電体原料１００重量部と、アクリル樹脂４．８重量部、塩化メチレン４０重量部、トリクロロエタン２０重量部、ミネラルスピリット６重量部及びアセトン４重量部とをボールミルで混合してペースト化した。
【０１０９】
次に、内部電極層用ペーストを次に示すようにして作製した。平均粒径０．３μｍのＮｉ粒子１００重量部と、有機ビヒクル（エチルセルロース樹脂８重量部をブチルカルビトール９２重量部に溶解したもの）４０重量部及びブチルカルビトール１０重量部とを３本ロールにより混練し、ペースト化した。
【０１１０】
次に、外部電極用ペーストを次に示すようにして作製した。平均粒径０．５μｍのＣｕ粒子１００重量部と、有機ビヒクル（エチルセルロース樹脂８重量部をブチルカルビトール９２重量部に溶解したもの）３５重量部及びブチルカルビトール７重量部とを混練し、ペースト化した。
【０１１１】
次いで、上記誘電体層用ペーストを用いてＰＥＴフィルム上に、厚さ３μｍのグリーンシートを形成し、この上に内部電極層用ペーストを所定パターンで印刷したのち、ＰＥＴフィルムからグリーンシートを剥離した。
【０１１２】
次いで、これらのグリーンシートと保護用グリーンシート（内部電極層用ペーストを印刷しないもの）とを積層、圧着してグリーンチップを得た。内部電極を有するシートの積層数は１００層とした。
【０１１３】
次いで、グリーンチップを所定サイズに切断し、第１脱バインダ工程、第２脱バインダ工程、焼成工程及びアニール（熱処理）を行って、積層セラミック焼成体を得た。
【０１１４】
第１脱バインダ処理
昇温速度：２０℃／時間、
保持温度：２７５℃、
保持時間：８時間、
雰囲気：空気中。
【０１１５】
第２脱バインダ処理
昇温速度：３００℃／時間、
保持温度：１０５０℃、
保持時間：２時間、
雰囲気：加湿した窒素中（酸素分圧＝１０−１Ｐａ程度）、
降温速度：３００℃／時間、
降温温度：室温（２５℃）。
【０１１６】
焼成
昇温速度：２００℃／時間、
水素導入温度：１１００℃、
水素導入前雰囲気：加湿した窒素（酸素分圧＝１０−１Ｐａ程度）、
水素導入後雰囲気：加湿した窒素と水素の混合ガスの雰囲気（Ｈ２  ：５容量％、酸素分圧＝１０−８Ｐａ程度）、
保持温度：１２３５℃、
保持時間：２時間、
降温速度：２００℃／時間、
降温温度：室温（２５℃）。
【０１１７】
アニール
保持温度：１０００℃、
保持時間：３時間、
降温速度：３００℃／時間、
雰囲気：加湿した窒素ガス（酸素分圧＝１０−１Ｐａ）。
【０１１８】
なお、第２脱バインダ、焼成及びアニールの際の雰囲気ガスの加湿には、水温を２０℃としたウェッターを用いた。
【０１１９】
次に、積層セラミック焼成体の端面をサンドブラストにて研磨したのち、外部電極用ペーストを端面に転写し、加湿した窒素ガスと水素ガスとの混合ガス雰囲気下で、８００℃にて１０分間焼成して外部電極を形成し、図１〜２に示す構成の積層セラミックコンデンサ試料を得た。
【０１２０】
得られたコンデンサ試料は、サイズが３．２ｍｍ×１．６ｍｍ×０．６ｍｍであり、２つの内部電極層の間に挟まれる誘電体層の数は１００、その厚さは２．０μｍであり、内部電極層の厚さは１．０μｍであった。
【０１２１】
得られたコンデンサ試料の静電容量、絶縁耐圧、絶縁抵抗（ＩＲ）の不良率、及び形状異方性をそれぞれ評価した。
【０１２２】
静電容量（μＦ）は、１０個のコンデンサ試料に対し、基準温度２５℃でデジタルＬＣＲメータ（ＹＨＰ社製４２７４Ａ）にて、周波数１２０Ｈｚ，入力信号レベル（測定電圧）０．５Ｖｒｍｓの条件下で、静電容量を測定し、その平均値を算出した。その結果、１０μＦであった。
【０１２３】
絶縁耐圧は、直流絶縁破壊強度を測定することにより行った。直流絶縁破壊強度は、１０個のコンデンサ試料に対し、直流電圧を１００Ｖ／ｓｅｃ．の昇温速度で印加し、１００ｍＡの漏洩電流を検知するか、または素子の破壊時の電圧（直流破壊電圧、単位はＶ）を測定し、その平均値を算出した。その結果、３５０Ｖであった。
【０１２４】
絶縁抵抗（ＩＲ）の不良率（％）は、１００個のコンデンサ試料を用い、これらのうち、ＩＲ＜１×１０８  Ωであるものを不良として、全体個数中の不良の割合をパーセンテージで求め、不良率とした。その結果、５０％であった。なお、絶縁抵抗（ＩＲ）は、絶縁抵抗計（アドバンテスト社製Ｒ８３４０Ａ）を用いて、２５℃においてＤＣ１０Ｖを、コンデンサ試料に６０秒間印加した後に測定した。
【０１２５】
形状異方性は、２０個のコンデンサ試料を用い、これら試料の外部電極が対向する方向に対して直交する方向で最大厚みと最小厚みを測定する方法で、厚み差が異なる割合（（（最大厚み−最小厚み）／最小厚み）×１００）を算出し、その平均を求め、この平均が５％未満である場合を、形状異方性が認められないとし、５％以上であると形状異方性が認められるとして評価した。その結果、形状異方性は認められなかった。
【０１２６】
実施例２
内部電極層用ペーストに含まれるＮｉ粒子として、平均粒径０．２μｍのものを用い、かつグリーンチップの第２脱バインダ工程を次の条件で行った以外は、実施例１と同様にしてコンデンサ試料を得た。そして実施例１と同様にして評価した。
【０１２７】
その結果、得られたコンデンサ試料の静電容量は１０．５μＦであり、絶縁抵抗（ＩＲ）の不良率は０％であり、絶縁破壊強度は３００Ｖであり、形状異方性は認められなかった。
【０１２８】
第２脱バインダ処理
昇温速度：２００℃／時間、
保持温度：１０００℃、
保持時間：２時間、
雰囲気：加湿した窒素中（酸素分圧＝１０−１Ｐａ程度）、
降温速度：３００℃／時間、
降温温度：室温（２５℃）。
【０１２９】
比較例１
第２脱バインダ工程を行わなかった以外は、実施例１と同様にしてコンデンサ試料を得た。そして実施例１と同様にして評価した。
【０１３０】
その結果、得られたコンデンサ試料の静電容量は８．５μＦであり、絶縁抵抗（ＩＲ）の不良率は２％であり、絶縁破壊強度は１３０Ｖであったが、形状異方性が認められ、実施例１〜２の優位性が確認できた。
【０１３１】
【発明の効果】
以上説明してきたように、本発明によれば、誘電体層の薄層化や多層化とともに、内部電極層の薄層化が進んでも、形状異方性などの構造欠陥を生じにくく、しかも電気特性を向上させつつその劣化を抑制できる積層セラミックコンデンサなどの積層セラミック電子部品の製造方法を提供することができる。
【図面の簡単な説明】
【図１】図１は本発明の一実施形態に係る積層セラミックコンデンサの断面図である。
【図２】図２は図１のＩＩ−ＩＩ線に沿った断面図である。
【符号の説明】
１…  積層セラミックコンデンサ
１０…  コンデンサ素子本体
２…  誘電体層
３…  内部電極層
４…  外部電極
【図１】
2005026351.tif 000002
【図２】
2005026351.tif 000003