(57)【要約】【課題】表示装置において、駆動ＩＣの回路規模を増やすことなく、水平駆動回路のシフトレジスタ・ユニットの数を減少する。【解決手段】水平クロックＣＫＨに基づいて、水平スタート信号ＳＴＨを順次シフトして出力する複数のシフトレジスタ・ユニットＳＲ１，ＳＲ２，・・・が設けられている。また、複数のシフトレジスタ・ユニット毎に、シフトレジスタ・ユニットから出力される水平走査信号ＨＳ１、ＨＳ２，・・・を出力イネーブル信号ＥＮＢ１，ＥＮＢ２，ＥＮＢ３に応じて出力可能に設定するスイッチ回路ＳＷ１，ＳＷ２・・・が設けられている。そして、スイッチ回路ＳＷ１，ＳＷ２，・・・の出力に応じて、３種類の表示信号Ｓｉｇ（Ｒ）、Ｓｉｇ（Ｇ）、Ｓｉｇ（Ｂ）をサンプリングするサンプリング回路ＳＰ１、ＳＰ２，・・・が設けられ、これらのサンプリング回路の出力が複数の画素に供給される。【選択図】  図１
2005181376.tif 000002
【特許請求の範囲】
【請求項１】
水平クロックに基づいて水平スタート信号を順次シフトして出力する複数のシフトレジスタ・ユニットと、
前記複数のシフトレジスタ・ユニット毎に設けられ、各シフトレジスタ・ユニットの出力を出力イネーブル信号に応じて出力可能に設定するスイッチ回路と、
前記スイッチ回路の出力に応じて表示信号をサンプリングするサンプリング回路とを備え、前記サンプリング回路の出力を画素に供給することを特徴とする表示装置の駆動回路。
【請求項２】
前記スイッチ回路は、前記シフトレジスタ・ユニットの出力を第１の出力イネーブル信号に応じて出力可能にする第１のスイッチ回路と、前記シフトレジスタ・ユニットの出力を第２の出力イネーブル信号に応じて出力可能にする第２のスイッチ回路と、前記シフトレジスタ・ユニットの出力を第３の出力イネーブル信号に応じて出力可能にする第３のスイッチ回路とを備えることを特徴とする請求項１に記載の表示装置の駆動回路。
【請求項３】
前記第１のスイッチ回路は、前記シフトレジスタ・ユニットの出力と前記第１の出力イネーブル信号が入力された第１のアンド回路から成り、前記第２のスイッチ回路は、前記シフトレジスタ・ユニットの出力と前記第２の出力イネーブル信号が入力された第２のアンド回路から成り、前記第３のスイッチ回路は、前記シフトレジスタ・ユニットの出力と前記第３の出力イネーブル信号が入力された第３のアンド回路から成ることを特徴とする請求項２に記載の表示装置の駆動回路。
【請求項４】
前記サンプリング回路は、前記第１のスイッチ回路の出力に応じて第１の表示信号をサンプリングする第１のサンプリングトランジスタと、前記第２のスイッチ回路の出力に応じて第２の表示信号をサンプリングする第２のサンプリングトランジスタと、前記第３のスイッチ回路の出力に応じて第３の表示信号をサンプリングする第３のサンプリングトランジスタと、を備えることを特徴とする請求項２又は請求項３に記載の表示装置の駆動回路。
【請求項５】
前記スイッチ回路は、前記シフトレジスタ・ユニットの出力を第１の出力イネーブル信号に応じて出力可能にする第１のスイッチ回路と、前記シフトレジスタ・ユニットの出力を前記第１の出力イネーブル信号と逆相の第２の出力イネーブル信号に応じて出力可能にする第２のスイッチ回路とを備え、
さらに前記サンプリング回路は、前記第１のスイッチ回路の出力に応じて表示信号をサンプリングする第１のサンプリングトランジスタと、前記第２のスイッチ回路の出力に応じて前記表示信号をサンプリングする第２のサンプリングトランジスタを備えることを特徴とする請求項１に記載の表示装置の駆動回路。
【請求項６】
前記第１のスイッチ回路は、前記シフトレジスタ・ユニットの出力と前記第１の出力イネーブル信号が入力された第１のアンド回路から成り、前記第２のスイッチ回路は、前記シフトレジスタ・ユニットの出力と前記第２の出力イネーブル信号が入力された第２のアンド回路から成ることを特徴とする請求項５に記載の表示装置の駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置の駆動回路に関し、特に、水平クロックに基づいて水平スタート信号を順次シフトして出力する複数のシフトレジスタ・ユニットを備えた表示装置の駆動回路に関する。
【背景技術】
【０００２】
従来、液晶表示装置において、表示信号は水平駆動回路の出力に応じて、各画素に供給されていた。図１０は、そのような水平駆動回路の一例を示す回路図である。この水平駆動回路では、Ｒ（赤色），Ｇ（緑色），Ｂ（青色）の各色に対応した画素毎に、１個ずつシフトレジスタ・ユニットＳＲ（Ｒ），ＳＲ（Ｇ），ＳＲ（Ｂ）が設けられている。シフトレジスタ・ユニットＳＲ（Ｒ），ＳＲ（Ｇ），ＳＲ（Ｂ）は、水平スタート信号ＳＴＨを水平クロックＣＫＨに同期して順次シフトし、そのシフトされた水平スタート信号ＳＴＨを各ユニットから水平走査信号として出力する。
【０００３】
そして、サンプリングトランジスタＳＴ１，ＳＴ２，ＳＴ３は、シフトレジスタ・ユニットＳＲ（Ｒ），ＳＲ（Ｇ），ＳＲ（Ｂ）からの水平走査信号に応じて、Ｒ，Ｇ，Ｂの各色に対応した表示信号Ｓｉｇ（Ｒ），Ｓｉｇ（Ｇ）、Ｓｉｇ（Ｂ）を所定のタイミングでサンプリングし、これをＲ，Ｇ，Ｂの各画素に供給する。しかしながら、この回路構成では、Ｒ，Ｇ，Ｂの各画素に対応して、１個ずつシフトレジスタ・ユニットＳＲ（Ｒ），ＳＲ（Ｇ），ＳＲ（Ｂ）を設けているので、シフトレジスタ・ユニットの数が多くなってしまう。すると、それらをＬＣＤパネル上に配置するために必要な面積が大きくなり、ＬＣＤパネルの小型化ができない。
【０００４】
そこで、ＬＣＤパネルに外付けされている駆動ＩＣ側で、表示信号のサンプリング及び位相合わせを行うことで、シフトレジスタ・ユニットの数を減らす方式が考えられた。図１１は、そのような駆動ＩＣを示す回路図、図１２はその動作タイミング図、図１３はＬＣＤパネル内の水平駆動回路の回路図である。
【０００５】
図１１に示すように、駆動ＩＣ１００には表示信号Ｓｉｇ（Ｒ），Ｓｉｇ（Ｇ），Ｓｉｇ（Ｂ）がそれぞれ供給され、メインクロックＭＣＬＫによってサンプリングのタイミングが制御されたサンプルホールド回路Ｓ／Ｈ１，Ｓ／Ｈ２，Ｓ／Ｈ３が設けられている。また、サンプルホールド回路Ｓ／Ｈ１，Ｓ／Ｈ２，Ｓ／Ｈ３でホールドされた表示信号を出力制御クロックＯＣＬＫに応じて、ＬＣＤパネル２００へ出力するスイッチＳＷ１，ＳＷ２，ＳＷ３がサンプルホールド回路Ｓ／Ｈ１，Ｓ／Ｈ２，Ｓ／Ｈ３の出力段に設けられている。
【０００６】
図１２に示すように、表示信号Ｓｉｇ（Ｒ），Ｓｉｇ（Ｇ），Ｓｉｇ（Ｂ）は、メインクロックＭＣＬＫに応じて所定のタイミングでサンプリングされ、サンプルホールド回路Ｓ／Ｈ１，Ｓ／Ｈ２，Ｓ／Ｈ３にホールドされる。そして、ホールドされた表示信号は出力制御クロックＯＣＬＫに同期して、位相が合った状態でＬＣＤパネル２００へ出力される。
【０００７】
このように、表示信号Ｓｉｇ（Ｒ），Ｓｉｇ（Ｇ），Ｓｉｇ（Ｂ）は位相が合った状態で水平駆動回路に入力される。したがって、図１３に示すように、これらの表示信号をサンプリングするサンプリングトランジスタＳＴ１，ＳＴ２，ＳＴ３は、１つのシフトレジスタ・ユニットＳＲ１からの水平走査信号でスイッチングさせることができる。これにより、シフトレジスタ・ユニットの数を減らすことができる。
【特許文献１】特開平８−２１２７９３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、図１１〜図１３の回路では、駆動ＩＣ１００で表示信号Ｓｉｇ（Ｒ），Ｓｉｇ（Ｇ），Ｓｉｇ（Ｂ）のサンプリング、位相合わせを行っていたので、駆動ＩＣ１００の回路規模が大きくなるという問題があった。
【課題を解決するための手段】
【０００９】
本発明の表示装置の駆動回路は、水平クロックに基づいて水平スタート信号を順次シフトして出力する複数のシフトレジスタ・ユニットと、前記複数のシフトレジスタ・ユニット毎に設けられ、各シフトレジスタ・ユニットの出力を出力イネーブル信号に応じて出力可能に設定するスイッチ回路と、前記スイッチ回路の出力に応じて表示信号をサンプリングするサンプリング回路とを備え、前記サンプリング回路の出力を画素に供給することを特徴とするものである。
【発明の効果】
【００１０】
本発明によれば、駆動ＩＣの回路規模を増やすことなく、水平駆動回路のシフトレジスタ・ユニットの数を減少することが可能になる。
【発明を実施するための最良の形態】
【００１１】
次に本発明の実施形態について図面を参照しながら説明する。図１は、本発明の第１の実施形態に係る表示装置の水平駆動回路の回路図である。この水平駆動回路は、液晶パネル上に形成されるものであり、水平クロックＣＫＨに基づいて水平スタート信号ＳＴＨを順次シフトして、水平走査信号ＨＳ１，ＨＳ２，・・・を出力する複数のシフトレジスタ・ユニットＳＲ１，ＳＲ２，・・・が直列に配列され、シフトレジスタ回路を構成している。
【００１２】
また、第１の出力イネーブル信号ＥＮＢ１が供給される第１の出力イネーブル信号ライン１１、第２の出力イネーブル信号ＥＮＢ２が供給される第２の出力イネーブル信号ライン１２、第３の出力イネーブル信号ＥＮＢ３が供給される第３の出力イネーブル信号ライン１３が、複数のシフトレジスタ・ユニットＳＲ１，ＳＲ２，・・・の配列方向（行方向）に沿って延びている。
【００１３】
第１のスイッチ回路ＳＷ１は、第１のアンド回路Ａ１、第２のアンド回路Ａ２及び第３のアンド回路Ａ３から構成されている。第１のアンド回路Ａ１、第２のアンド回路Ａ２及び第３のアンド回路Ａ３の一方の入力端子には、第１のシフトレジスタ・ユニットＳＲ１からの水平走査信号ＨＳ１が共通に入力されている。また、第１のアンド回路Ａ１の他方の入力端子には第１の出力イネーブル信号ＥＮＢ１が入力され、第２のアンド回路Ａ２の他方の入力端子には第２の出力イネーブル信号ＥＮＢ２が入力され、第３のアンド回路Ａ３の他方の入力端子には第３の出力イネーブル信号ＥＮＢ３が入力されている。第２のスイッチ回路ＳＷ２は、第４のアンド回路Ａ４、第５のアンド回路Ａ５及び第６のアンド回路Ａ６から同様に構成されている。
【００１４】
第１のスイッチ回路ＳＷ１の出力は、第１のサンプリング回路ＳＰ１に供給される。第１のサンプリング回路ＳＰ１は、第１のサンプリングトランジスタＳＴ１、第２のサンプリングトランジスタＳＴ２及び第３のサンプリングトランジスタＳＴ３から構成されている。
【００１５】
また、Ｒ（赤色）に対応した第１の表示信号Ｓｉｇ（Ｒ）が供給される第１の表示信号ライン２１、Ｇ（緑色）に対応した第２の表示信号Ｓｉｇ（Ｇ）が供給される第２の表示信号ライン２２及びＢ（青色）に対応した第３の表示信号Ｓｉｇ（Ｂ）を供給する第３の表示信号ライン２３が、複数のシフトレジスタ・ユニットＳＲ１，ＳＲ２，・・・の配列方向（行方向）に沿って延びている。
【００１６】
そして、第１のサンプリングトランジスタＳＴ１のゲートには、第１のアンド回路Ａ１の出力が供給され、そのソースにはＲ（赤色）に対応した第１の表示信号Ｓｉｇ（Ｒ）が供給され、そのドレインは列方向に延びたデータライン６０を通してＲの画素に接続されている。また、第２のサンプリングトランジスタＳＴ２のゲートには、第２のアンド回路Ａ２の出力が供給され、そのソースにはＧ（緑色）に対応した第２の表示信号Ｓｉｇ（Ｇ）が供給され、そのドレインは列方向に延びたデータライン６０を通してＧの画素に接続されている。
【００１７】
また、第３のサンプリングトランジスタＳＴ３のゲートには、第３のアンド回路Ａ３の出力が供給され、そのソースにはＢ（青色）に対応した第３の表示信号Ｓｉｇ（Ｂ）が供給され、そのドレインは列方向に延びたデータライン６０を通してＢの画素に接続されている。なお、第２のサンプリング回路ＳＰ２も同様に構成されている。
【００１８】
なお、図１においては、説明を簡単にするために１行目の画素のみを部分的に示しているが、実際の液晶表示パネルでは、列方向にも複数の画素が配列され、全体としては複数行及び複数列のマトリクスを構成するように複数の画素が配置されている。
【００１９】
図２は、図１におけるサンプリングトランジスタＳＴ１に接続されたＲの画素の回路図である。他の画素も同様に構成されている。この画素は、画素選択用ＴＦＴ３０、液晶４
０及び保持容量Ｃscを備えている。画素選択用ＴＦＴ３０のゲートには、行方向に延びたゲートライン５０が接続され、そのドレインには、列方向に延びたデータライン６０が接続されている。各行のゲートライン５０には不図示の垂直駆動回路からゲート走査信号が順次供給され、これに応じて画素選択用ＴＦＴ３０が選択される。
【００２０】
また、データライン６０には、サンプリングトランジスタＳＴ１からの水平走査信号に応じて、第１の表示信号Ｓｉｇ（Ｒ）が供給され、画素選択用ＴＦＴ３０を通して液晶４
０に印加される。なお、保持容量Ｃscは画素選択用ＴＦＴ３０を通して供給されるビデオ信号を保持するために用いられる。
【００２１】
次に、この水平駆動回路の動作について図３の動作タイミング図を参照して説明する。第１の出力イネーブル信号ＥＮＢ１は、水平走査信号ＨＳ１，ＨＳ２の位相差分の周期を有する信号である。第２の出力イネーブル信号ＥＮＢ１は、第１の出力イネーブル信号ＥＮＢ２を１パルス分だけ位相をずらして作成した信号であり、第３の出力イネーブル信号ＥＮＢ３は、第２の出力イネーブル信号ＥＮＢ２を１パルス分だけ位相をずらして作成した信号である。
【００２２】
第１のアンド回路Ａ１からは、第１の出力イネーブル信号ＥＮＢ１がハイの時に第１のシフトレジスタ・ユニットＳＲ１からの水平走査信号ＨＳ１が出力される。また、第２のアンド回路Ａ２からは、第２の出力イネーブル信号ＥＮＢ２がハイの時に第２のシフトレジスタ・ユニットＳＲ１からの水平走査信号ＨＳ１が出力される。同様にして、第３のアンド回路Ａ３からは、第３の出力イネーブル信号ＥＮＢ３がハイの時に第１のシフトレジスタ・ユニットＳＲ１からの水平走査信号ＨＳ１が出力される。
【００２３】
したがって、Ａ１，Ａ２，Ａ３の出力は図のようになり、これに応じて、第１のサンプリングトランジスタＳＴ１，第２のサンプリングトランジスタＳＴ２，第３のサンプリングトランジスタＳＴ３が次々とオンすることで、第１の表示信号Ｓｉｇ（Ｒ）、第２の表示信号Ｓｉｇ（Ｇ）、第３の表示信号Ｓｉｇ（Ｂ）がサンプリングされる。なお、Ａ１，Ａ２，Ａ３の出力には２つのパルスが現れるが、サンプリングされる表示信号は２つ目のパルスの立ち下がりで確定されることになる。
【００２４】
なお、第１のシフトレジスタ・ユニットＳＲ１に隣接する第２のシフトレジスタ・ユニットＳＲ２に関する動作も同様であり、第４のサンプリングトランジスタＳＴ４，第５のサンプリングトランジスタＳＴ５，第６のサンプリングトランジスタＳＴ６が、Ａ４，Ａ５，Ａ６の出力に応じて、次々とオンすることで、第１の表示信号Ｓｉｇ（Ｒ）、第２の表示信号Ｓｉｇ（Ｇ）、第３の表示信号Ｓｉｇ（Ｂ）がサンプリングされる。したがって、この水平駆動回路によれば、１つのシフトレジスタ・ユニットから出力される水平走査信号を用いて、Ｒ、Ｇ、Ｂの３つの画素を駆動することが可能になる。
【００２５】
なお、上記実施形態では第１及び第２のスイッチ回路ＳＷ１，ＳＷ２はそれぞれ３つのアンド回路で構成され、３つの出力イネーブル信号ＥＮＢ１，ＥＮＢ２，ＥＮＢ３が入力されるという構成を採用しているが、出力イネーブル信号の数、それに応じたアンド回路の個数は、これに限らず任意の数及び個数でよい。また、Ｒ、Ｇ、Ｂの３つの画素で１つの画素ユニットを構成しているが、これに限らず、例えばＲ、Ｇ、Ｂ、Ｒで１つの画素ユニットを構成するというように、３つ以上の画素で１つの画素ユニットを構成してもよい。これらの点は以下の各実施形態においても同様である。
【００２６】
次に、本発明の第２の実施形態について説明する。図４は、本発明の第２の実施形態に係る表示装置の水平駆動回路の回路図である。この水平駆動回路では、第１の実施形態の回路の第１，第２，第３の出力イネーブル信号ライン１１，１２，１３に加えて、第４の出力イネーブル信号ＥＮＢ４が供給される第４の出力イネーブル信号ライン１４、第５の出力イネーブル信号ＥＮＢ５が供給される第５の出力イネーブル信号ライン１５、第６の出力イネーブル信号ＥＮＢ６が供給される第６の出力イネーブル信号ライン１６が併設されている。そして、第２のスイッチ回路ＳＷ２の第４のアンド回路Ａ４に第４の出力イネ
ーブル信号ＥＮＢ４が入力され、第５のアンド回路Ａ５に第５の出力イネーブル信号ＥＮＢ５が入力され、第６のアンド回路Ａ６に第６の出力イネーブル信号ＥＮＢ６が入力されている。他の構成については第１の実施形態と同様である。
【００２７】
次に、この水平駆動回路の動作について図５の動作タイミング図を参照して説明する。第１の出力イネーブル信号ＥＮＢ１は、水平走査信号ＨＳ１，ＨＳ２のハイレベル期間と同じ周期を有する信号である。第２の出力イネーブル信号ＥＮＢ１は、第１の出力イネーブル信号ＥＮＢ２の位相をずらして作成した信号であり、第３の出力イネーブル信号ＥＮＢ３は、第２の出力イネーブル信号ＥＮＢ２の位相をずらして作成した信号である。
【００２８】
第１のアンド回路Ａ１からは、第１の出力イネーブル信号ＥＮＢ１がハイの時に第１のシフトレジスタ・ユニットＳＲ１からの水平走査信号ＨＳ１が出力される。また、第２のアンド回路Ａ２からは、第２の出力イネーブル信号ＥＮＢ２がハイの時に第２のシフトレジスタ・ユニットＳＲ１からの水平走査信号ＨＳ１が出力される。同様にして、第３のアンド回路Ａ３からは、第３の出力イネーブル信号ＥＮＢ３がハイの時に第１のシフトレジスタ・ユニットＳＲ１からの水平走査信号ＨＳ１が出力される。
【００２９】
したがって、Ａ１，Ａ２，Ａ３の出力は図のようになり、これに応じて、第１のサンプリングトランジスタＳＴ１，第２のサンプリングトランジスタＳＴ２，第３のサンプリングトランジスタＳＴ３が次々とオンすることで、第１の表示信号Ｓｉｇ（Ｒ）、第２の表示信号Ｓｉｇ（Ｇ）、第３の表示信号Ｓｉｇ（Ｂ）がサンプリングされる。なお、Ａ１，Ａ２，Ａ３の出力には２つのパルスが現れるが、サンプリングされる表示信号は２つ目のパルスの立ち下がりで確定されることになる。
【００３０】
なお、第１のシフトレジスタ・ユニットＳＲ１に隣接する第２のシフトレジスタ・ユニットＳＲ２に関する動作も同様であり、第４のサンプリングトランジスタＳＴ４，第５のサンプリングトランジスタＳＴ５，第６のサンプリングトランジスタＳＴ６が、Ａ４，Ａ５，Ａ６の出力に応じて、次々とオンすることで、第１の表示信号Ｓｉｇ（Ｒ）、第２の表示信号Ｓｉｇ（Ｇ）、第３の表示信号Ｓｉｇ（Ｂ）がサンプリングされる。したがって、この水平駆動回路によれば、第１の実施形態の回路と同様に、１つのシフトレジスタ・ユニットから出力される水平走査信号を用いて、Ｒ、Ｇ、Ｂの３つの画素を駆動することが可能になる。
【００３１】
次に、本発明の第３の実施形態について説明する。第１及び第２の実施形態はフルカラーの液晶表示装置に関するものであるが、本実施形態は白黒表示の液晶表示装置に関する。図６は、本発明者が検討した液晶表示装置の水平駆動回路である。また、図７はこの水平駆動回路の動作タイミング図である。この水平駆動回路では、シフトレジスタ・ユニットＳＲ１，ＳＲ２，ＳＲ３，ＳＲ４毎にサンプリングトランジスタＳＴ１，ＳＴ２，ＳＴ３，ＳＴ４が設けられている。そして、シフトレジスタ・ユニットＳＲ１，ＳＲ２，ＳＲ３，ＳＲ４から順次出力される水平走査信号ＨＳ１，ＨＳ２，ＨＳ３，ＨＳ４に応じて、サンプリングトランジスタＳＴ１，ＳＴ２，ＳＴ３，ＳＴ４がオンし、表示信号Ｓｉｇを画素ＧＳに供給するようにしている。
【００３２】
なお、図６において、説明を簡単にするために１行目の画素のみを部分的に示しているが、実際の液晶表示パネルでは、列方向にも複数の画素が配列され、全体としては複数行及び複数列のマトリクスを構成するように複数の画素が配置されている。
【００３３】
しかしながら、この回路では、シフトレジスタ・ユニットの数が多くなり、パネル面積を小さくできない。そこで、本実施形態では、第１の出力イネーブル信号ＥＮＢ１、第２のイネーブル信号ＥＮＢ２を用いてシフトレジスタ・ユニットの数を少なくしている。図８は、本実施形態の水平駆動回路の回路図である。
【００３４】
この水平駆動回路は液晶パネル上に形成されるものであり、水平クロックＣＫＨに基づいて水平スタート信号ＳＴＨを順次シフトして、水平走査信号ＨＳ１，ＨＳ２，ＨＳ３，ＨＳ４・・・を出力する複数のシフトレジスタ・ユニットＳＲ１，ＳＲ２，ＳＲ３，ＳＲ４・・・が直列に配列され、シフトレジスタ回路を構成している。
【００３５】
また、第１の出力イネーブル信号ＥＮＢ１が供給される第１の出力イネーブル信号ライン１１、第２の出力イネーブル信号ＥＮＢ２が供給される第２の出力イネーブル信号ライン１２が、シフトレジスタ・ユニットＳＲ１，ＳＲ２，・・・の配列方向（行方向）に沿
って延びている。
【００３６】
第１のスイッチ回路ＳＷ１は、第１のアンド回路Ａ１、第２のアンド回路Ａ２から構成されている。第１のアンド回路Ａ１、第２のアンド回路Ａ２の一方の入力端子には、第１のシフトレジスタ・ユニットＳＲ１からの水平走査信号ＨＳ１が共通に入力されている。また、第１のアンド回路Ａ１の他方の入力端子には第１の出力イネーブル信号ＥＮＢ１が入力され、第２のアンド回路Ａ２の他方の入力端子には第２の出力イネーブル信号ＥＮＢ２が入力されている。
【００３７】
第２のスイッチ回路ＳＷ２は、同様に、第３のアンド回路Ａ３、第４のアンド回路Ａ４から構成されている。第３のスイッチ回路ＳＷ３は、同様に、第５のアンド回路Ａ５、第６のアンド回路Ａ６から構成されている。第４のスイッチ回路ＳＷ４は、同様に、第７のアンド回路Ａ７、第８のアンド回路Ａ８から構成されている。
【００３８】
第１のスイッチ回路ＳＷ１の出力は、第１のサンプリング回路ＳＰ１に供給される。第１のサンプリング回路ＳＰ１は、第１のサンプリングトランジスタＳＴ１、第２のサンプリングトランジスタＳＴ２から構成されている。第２のスイッチ回路ＳＷ２の出力は、第２のサンプリング回路ＳＰ２に供給される。第２のサンプリング回路ＳＰ２は、第３のサンプリングトランジスタＳＴ３、第４のサンプリングトランジスタＳＴ４から構成されている。
【００３９】
第３のスイッチ回路ＳＷ３の出力は、第３のサンプリング回路ＳＰ３に供給される。第３のサンプリング回路ＳＰ３は、第５のサンプリングトランジスタＳＴ５、第６のサンプリングトランジスタＳＴ６から構成されている。第４のスイッチ回路ＳＷ４の出力は、第４のサンプリング回路ＳＰ４に供給される。第４のサンプリング回路ＳＰ４は、第７のサンプリングトランジスタＳＴ７、第８のサンプリングトランジスタＳＴ８から構成されている。
【００４０】
また、表示信号Ｓｉｇが供給される表示信号ライン２４が、複数のシフトレジスタ・ユニットＳＲ１，ＳＲ２，・・・の配列方向（行方向）に沿って延びている。そして、第１のサンプリングトランジスタＳＴ１のゲートには、第１のアンド回路Ａ１の出力が供給され、そのソースには表示信号Ｓｉｇが供給され、そのドレインは列方向に延びたデータライン６０を通して画素ＧＳに接続されている。また、第２のサンプリングトランジスタＳＴ２のゲートには、第２のアンド回路Ａ２の出力が供給され、そのソースには表示信号Ｓｉｇが供給され、そのドレインは列方向に延びたデータライン６０を通して、隣接する画素ＧＳに接続されている。他のサンプリングトランジスタＳＴ３〜ＳＴ８についても同様である。
【００４１】
なお、図８において、説明を簡単にするために１行目の画素ＧＳのみを部分的に示しているが、実際の液晶表示パネルでは、列方向にも複数の画素ＧＳが配列され、全体としては複数行及び複数列のマトリクスを構成するように複数の画素ＧＳが配置されている。
【００４２】
次に、この水平駆動回路の動作について図９の動作タイミング図を参照して説明する。第１の出力イネーブル信号ＥＮＢ１と第２の出力イネーブル信号ＥＮＢ１は、互いに逆相のクロック信号である。
【００４３】
第１のアンド回路Ａ１からは、第１の出力イネーブル信号ＥＮＢ１がハイの時に第１のシフトレジスタ・ユニットＳＲ１からの水平走査信号ＨＳ１が出力される。また、第２のアンド回路Ａ２からは、第２の出力イネーブル信号ＥＮＢ２がハイの時に第１のシフトレジスタ・ユニットＳＲ１からの水平走査信号ＨＳ１が出力される。
【００４４】
また、第３のアンド回路Ａ３からは、第１の出力イネーブル信号ＥＮＢ１がハイの時に第２のシフトレジスタ・ユニットＳＲ２からの水平走査信号ＨＳ２が出力される。第４のアンド回路Ａ４からは、第２の出力イネーブル信号ＥＮＢ２がハイの時に第２のシフトレジスタ・ユニットＳＲ２からの水平走査信号ＨＳ２が出力される。
【００４５】
したがって、Ａ１，Ａ２，Ａ３，Ａ４の出力は図９の様になり、これに応じて、第１のサンプリングトランジスタＳＴ１，第２のサンプリングトランジスタＳＴ２，第３のサンプリングトランジスタＳＴ３、第４のサンプリングトランジスタＳＴ４が次々とオンすることで、第１の表示信号Ｓｉｇが所定のタイミングでサンプリングされる。なお、Ａ１，Ａ２，Ａ３，Ａ４の出力には２つのパルスが現れるが、サンプリングされる表示信号は２つ目のパルスの立ち下がりで確定されることになる。
【００４６】
したがって、この水平駆動回路によれば、１つのシフトレジスタ・ユニットから出力される水平走査信号を用いて、２つの画素を駆動することが可能になる。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施形態に係る表示装置の水平駆動回路の回路図である。
【図２】表示装置の一画素の回路図である。
【図３】本発明の第１の実施形態に係る表示装置の水平駆動回路の動作タイミング図である。
【図４】本発明の第２の実施形態に係る表示装置の水平駆動回路の回路図である。
【図５】本発明の第２の実施形態に係る表示装置の水平駆動回路の動作タイミング図である。
【図６】本発明者が検討した表示装置の水平駆動回路の回路図である。
【図７】図６の水平駆動回路の動作タイミング図である。
【図８】本発明の第３の実施形態に係る表示装置の水平駆動回路の回路図である。
【図９】本発明の第３の実施形態に係る表示装置の水平駆動回路の動作タイミング図である。
【図１０】従来例に係る表示装置の水平駆動回路の回路図である。
【図１１】従来例に係る表示装置の駆動ＩＣの回路図である。
【図１２】従来例に係る表示装置の駆動ＩＣの動作タイミング図である。
【図１３】従来例に係る表示装置の水平駆動回路の回路図である。
【符号の説明】
【００４８】
ＳＲ１，ＳＲ２  シフトレジスタ・ユニット  Ａ１  第１のアンド回路
Ａ２  第２のアンド回路                    Ａ３  第３のアンド回路
ＳＴ１  第１のサンプリングトランジスタ    ＳＴ２  第２のサンプリングトランジスタ
ＳＴ３  第３のサンプリングトランジスタ    １１  第１の出力イネーブル信号ライン  １２  第２の出力イネーブル信号ライン      １３  第３の出力イネーブル信号ライン
２１  第１の表示信号ライン                ２２  第２の表示信号ライン  
２３  第３の表示信号ライン                ３０  画素選択用ＴＦＴ
４０  液晶        ５０  ゲートライン      ６０  データライン
【図１】
2005181376.tif 000003
【図２】
2005181376.tif 000004
【図３】
2005181376.tif 000005
【図４】
2005181376.tif 000006
【図５】
2005181376.tif 000007
【図６】
2005181376.tif 000008
【図７】
2005181376.tif 000009
【図８】
2005181376.tif 000010
【図９】
2005181376.tif 000011
【図１０】
2005181376.tif 000012
【図１１】
2005181376.tif 000013
【図１２】
2005181376.tif 000014
【図１３】
2005181376.tif 000015