(57)【要約】【課題】動作不良を起こしたスイッチング素子を含むスイッチング部に修正を加えることによって、正常なスイッチング素子を有するスイッチング部と同等の性能を有するように構成することのできる新規のスイッチング部の構造及びその修正方法を提供する。【解決手段】本発明の電気光学装置は、電気光学層と、該電気光学層に電界を印加するための電極１１２Ｐと、給電線１１２ａと前記電極の間に導電接続され、前記電極に所定電位を供給するためのスイッチング手段Ａ，Ｂとを有する電気光学装置において、前記給電線から前記電極までの給電経路１１３ａ，１１３ｂ，１１３ｃの一部に対して並列に接続された、予備スイッチング手段Ｃ，Ｄを備えたバイパス経路１１３ｄが設けられていることを特徴とする。【選択図】          図５
2005003985.tif 000002
【特許請求の範囲】
【請求項１】
電気光学層と、該電気光学層に電界を印加するための電極と、給電線と前記電極の間に導電接続され、前記電極に所定電位を供給するためのスイッチング手段とを有する電気光学装置において、
前記給電線から前記電極までの給電経路の一部に対して並列に接続された、予備スイッチング手段を備えたバイパス経路が設けられていることを特徴とする電気光学装置。
【請求項２】
前記予備スイッチング手段は、前記スイッチング手段に対して直列に接続されていることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記バイパス経路には、前記予備スイッチング手段に対して直列に接続された、前記バイパス経路を絶縁する絶縁部が設けられていることを特徴とする請求項１又は２に記載の電気光学装置。
【請求項４】
前記バイパス経路の一端は、前記給電線に接続されていることを特徴とする請求項１乃至３のいずれか一項に記載の電気光学装置。
【請求項５】
前記スイッチング手段及び前記予備スイッチング手段は、絶縁薄膜を介して金属同士が対向配置されたＭＩＭ構造を有することを特徴とする請求項１乃至４のいずれか一項に記載の電気光学装置。
【請求項６】
前記スイッチング手段として、前記給電経路の給電方向に、第１金属、絶縁薄膜及び第２金属をこの順に接合してなる第１スイッチング手段と、前記給電経路の給電方向に、前記第２金属、絶縁薄膜及び前記第１金属をこの順に接合してなる第２スイッチング手段とが設けられ、前記給電経路において前記第１スイッチング手段と前記第２スイッチング手段とが直列に接続されていることを特徴とする請求項５に記載の電気光学装置。
【請求項７】
前記予備スイッチング手段として、前記バイパス経路の給電方向に、前記第１金属、絶縁薄膜及び前記第２金属をこの順に接合してなる第１予備スイッチング手段と、前記バイパス経路の給電方向に、前記第２金属、絶縁薄膜及び前記第１金属をこの順に接合してなる第２予備スイッチング手段とが設けられていることを特徴とする請求項６に記載の電気光学装置。
【請求項８】
前記第１予備スイッチング手段と前記第２予備スイッチング手段とが直列に接続されていることを特徴とする請求項７に記載の電気光学装置。
【請求項９】
前記第１予備スイッチング手段と、前記第２予備スイッチング手段とが共通の前記バイパス経路に設けられていることを特徴とする請求項７又は８に記載の電気光学装置。
【請求項１０】
前記給電経路は、第１導電層と、該第１導電層に対して前記絶縁薄膜を介して接合された第２導電層とを含み、
前記バイパス経路の両端はいずれも前記第１導電層と前記第２導電層のうちの一方の導電層に共通に接続され、前記両端のうちの少なくとも一方は前記絶縁薄膜を介して前記一方の導電層に接合されていることを特徴とする請求項５に記載の電気光学装置。
【請求項１１】
前記第１導電層と前記第２導電層との接合部、及び、前記一方の導電層と前記バイパス経路との接合部における下層の延長方向が相互に平行に構成されていることを特徴とする請求項１０に記載の電気光学装置。
【請求項１２】
前記バイパス経路の両端は、前記第１導電層と前記第２導電層の接合部の両側において前記一方の導電層にそれぞれ接続されていることを特徴とする請求項１０に記載の電気光学装置。
【請求項１３】
前記給電経路は、前記給電線に導電接続された第１導電層と、該第１導電層に対して前記絶縁薄膜を介して接合された第２導電層とを含み、
前記バイパス経路の一端は前記給電線に接続され、前記バイパス経路の他端は前記第１導電層に接続されていることを特徴とする請求項５に記載の電気光学装置。
【請求項１４】
請求項１乃至１３のいずれか一項に記載された電気光学装置と、該電気光学装置を制御する制御手段とを有することを特徴とする電子機器。
【請求項１５】
電気光学層と、該電気光学層に電界を印加するための電極と、給電線と前記電極との間に導電接続され、前記電極に所定電位を供給するためのスイッチング手段とを有する電気光学装置の製造方法において、
前記給電線から前記電極までの給電経路の一部に対して並列に接続された、予備スイッチング手段を備えたバイパス経路を設け、
前記スイッチング手段の特性検査を実施し、その検査結果に応じて、前記給電経路の前記一部を断線処理することを特徴とする電気光学装置の製造方法。
【請求項１６】
前記バイパス経路には、前記予備スイッチング手段に対して直列に接続された、前記バイパス経路を絶縁する絶縁部を設け、前記断線処理を行う場合には、前記絶縁部を短絡処理することを特徴とする請求項１５に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置用基板、電気光学装置及び電子機器並びに電気光学装置の製造方法に係り、特に、電気光学層に電界を印加するための電極に所定電位を供給するためのスイッチング手段を備えた装置の構造に関する。
【０００２】
【従来の技術】
一般に、液晶表示装置、有機エレクトロルミネッセンス表示装置、プラズマディスプレイ装置、フィールドエミッション表示装置などの各種の電気光学装置においては、一対の基板の間に電気光学層を配置し、この電気光学層に対して電極より電界を印加することによって所望の表示態様を得ることができるように構成されている。この場合、上記電極に所定電位を供給するか否かを制御するために給電線と電極の間にスイッチング手段を接続した装置（たとえば、アクティブマトリクス型の液晶装置など）が知られている。
【０００３】
上記のような電気光学装置には、上記スイッチング手段として、ＴＦＴ（薄膜トランジスタ）などの３端子型スイッチング素子やＴＦＤ（薄膜ダイオード）などの２端子型スイッチング素子などの非線形素子が用いられる。これらのスイッチング手段は、通常、電気光学装置の駆動領域内において所定パターンで配列された複数の画素毎に設けられた画素電極にそれぞれ接続されている。
【０００４】
図１７は、従来の電気光学装置に用いられる一方の基板（素子基板）における一つの画素内の一部の平面パターンを示す拡大部分平面図である。上記基板の表面上に給電線である配線１２ａが形成され、この配線１２ａに沿って画素が配列され、これらの画素毎に透明導電体などで構成された画素電極１２Ｐが設けられている。配線１２ａと画素電極１２Ｐとの間には、スイッチング部１３が形成されている。このスイッチング部１３は、配線１２ａから画素電極１２Ｐまでの給電経路中に、直列に接続された２つのスイッチング素子Ａ，Ｂを有している。スイッチング部１３の給電経路には、配線１２ａに導電接続された第１導電層１３ａと、この第１導電層１３ａに接続された第２導電層１３ｂと、第２導電層１３ｂに接続された第３導電層１３ｃとが形成され、第３導電層１３ｃは画素電極１２Ｐに導電接続されている。
【０００５】
上記構成において、たとえば、第２導電層１３ｂはＴａなどの第２金属で構成され、その表面上には陽極酸化膜などの図示しない絶縁薄膜が形成されている。この絶縁薄膜の上には、上記第１導電層１３ａ及び第３導電層１３ｃがＣｒなどの第１金属で形成される。したがって、スイッチング素子Ａは、給電経路の給電方向に、第１金属、絶縁薄膜、第２金属の順で接合されたＭＩＭ（金属−絶縁体−金属、以下同様）構造により構成され、また、スイッチング素子Ｂは、給電方向に、第２金属、絶縁薄膜、第１金属の順で接合されたＭＩＭ構造で構成される。
【０００６】
上記のようなＭＩＭ構造を有するスイッチング素子を備えた電気光学装置においては、スイッチング素子に接合不良や絶縁不良などに起因する素子不良が発生することがあり、このような素子不良が存在すると、当該素子によって駆動される画素では所望の動作特性を得ることができなくなるため、点欠陥が生ずるという問題点がある。この問題点を解決するために、例えば、レーザ光を照射することによって上記絶縁薄膜を部分的に破壊するなど方法で素子特性を修正する方法が知られている（例えば、以下の特許文献１参照）。
【０００７】
また、上記のＭＩＭ構造を有するスイッチング素子を備えた電気光学装置に関するものとしては、上記スイッチング部１３の形成領域を狭小化するための構成に関する提案（例えば、以下の特許文献２参照）や、点灯検査時において各画素に均一な電圧を印加する方法に関する提案（例えば、以下の特許文献３参照）などが知られている。
【０００８】
【特許文献１】
特開２００１−２６４８００号公報
【特許文献２】
特開２００２−３１４１７２号公報
【特許文献３】
特開２００２−３２８６２７号公報
【０００９】
【発明が解決しようとする課題】
上記従来の電気光学装置の製造ラインにおいては、上記特許文献１に示すようにレーザ照射によるスイッチング素子Ａ，Ｂの特性を修正する方法が実施されている。これらのレーザ修正は、特性異常を有するスイッチング素子の絶縁薄膜の一部を破壊して短絡処理を施すものであるため、画素電極に電荷が供給されないことによる表示欠陥を解消できる。しかしながら、上記短絡処理を施されたスイッチング素子は低い電気抵抗を有する線形素子として動作することになることから、常時画素電極に電荷が供給されることになるため、図１８に破線で示すＩＶ（電流電圧）特性を持つに留まり、上記レーザ修正によって図１８に実線で示すような正常なスイッチング素子のＩＶ（電流電圧）特性にほぼ等しい非線形特性を獲得できるわけではない。すなわち、上記修正は重度の点欠陥を軽度の点欠陥に転換することができるだけである。また、画質の高品位化が進む近時においては、品質に対する要求レベルが上昇し、上記のような軽度の点欠陥も不良として認識されるようになってきている。したがって、上記のような修正方法では近時の厳しい品質要求に応えることができなくなりつつあるという問題点がある。
【００１０】
そこで本発明は上記問題点を解決するものであり、その課題は、動作不良を起こしたスイッチング素子を含むスイッチング部に修正を加えることによって、正常なスイッチング素子を有するスイッチング部と同等の性能を有するように構成することのできる新規のスイッチング部の構造及びその修正方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決するために本発明の電気光学装置は、電気光学層と、該電気光学層に電界を印加するための電極と、給電線と前記電極の間に導電接続され、前記電極に所定電位を供給するためのスイッチング手段とを有する電気光学装置において、前記給電線から前記電極までの給電経路の一部に対して並列に接続された、予備スイッチング手段を備えたバイパス経路が設けられていることを特徴とすることを特徴とする。
【００１２】
この発明によれば、スイッチング手段に異常が発生した場合には、給電経路の上記一部を断線させることにより、バイパス経路を介して予備スイッチング手段を上記スイッチング手段の代わりに用いることができる。
【００１３】
ここで、バイパス経路は、スイッチング手段が正常に動作する場合には、予備スイッチング手段が実質的に動作しないように構成されていることが好ましい。これによって、スイッチング手段が正常に動作する場合には、バイパス経路による電気的影響を実質的になくすことができる。予備スイッチング手段が実質的に動作しないバイパス経路の構成としては、例えば、バイパス経路の電気抵抗が給電経路の上記一部の電気抵抗よりもある程度大きくなるように構成し、これによって、相互に並列に接続された上記一部及びバイパス経路に共通に印加される電圧が予備スイッチング手段の閾値を越えないように構成する方法がある。この構成は、通常、給電経路の上記一部をスイッチング手段が存在しない単なる導通ラインとして構成すれば足りる。これは、単なる導通ラインである上記一部の電気抵抗は予備スイッチング手段を有するバイパス経路よりも確実に低くなるからである。
【００１４】
本発明において、前記予備スイッチング手段は、前記スイッチング手段に対して直列に接続されていることが好ましい。予備スイッチング手段がスイッチング手段に対して直列に接続されていることにより、異常のある短絡したスイッチング手段、或いは、短絡処理を施したスイッチング手段の代わりにそのまま予備スイッチング手段を用いることができる。また、この場合には、バイパス経路と並列に接続される給電経路の上記一部にスイッチング手段が存在しないため、給電経路の上記一部の電気抵抗を低減することができ、その結果、スイッチング手段が正常である場合に、上述のようにバイパス経路及び予備スイッチング手段が実質的に電気的な影響を及ぼさないように構成できる。
【００１５】
本発明において、前記バイパス経路には、前記予備スイッチング手段に対して直列に接続された、前記バイパス経路を絶縁する絶縁部が設けられていることが好ましい。これによって、スイッチング手段に異常がある場合には、絶縁部に短絡処理を施すことによって予備スイッチング手段を用いることが可能になる。また、スイッチング手段が正常である場合には、バイパス経路に絶縁部を設けることによりバイパス経路及び予備スイッチング手段による電気的影響をさらに確実に防止できる。
【００１６】
この絶縁部は、予備スイッチング手段とは別に設けられているため、予備スイッチング手段の特性如何に影響を受けることなく、バイパス経路を確実に絶縁できることから、バイパス経路及び予備スイッチング手段による電気的影響を防止する効果を確実に得ることができる。
【００１７】
また、予備スイッチング手段を２つ以上設ける場合には、一方を予備スイッチング手段として用い、他方を上記絶縁部として用いることも可能である。すなわち、２つ以上の予備スイッチング手段をバイパス経路中に直列に設けておき、スイッチング手段が正常である場合には、２つ以上の予備スイッチング手段による絶縁性によりバイパス経路の電気的影響を低減しておく一方、スイッチング手段に異常がある場合には、スイッチング手段の代わりに用いる予備スイッチング手段以外の残りの予備スイッチング手段に短絡処理を施すことによって、所望の予備スイッチング手段のみを利用することが可能になる。
【００１８】
本発明において、前記バイパス経路の一端は、前記給電線に接続されていることが好ましい。これによれば、バイパス経路の一端が給電線に接続されていることによって、給電線の一部を給電経路の構成要素として用いることが可能になるため、給電経路及びバイパス経路をコンパクトに構成することが可能になる。したがって、画素の開口率を高め、表示を明るくすることが可能になる。
【００１９】
本発明において、前記スイッチング手段及び前記予備スイッチング手段は、絶縁薄膜を介して金属同士が対向配置されたＭＩＭ構造を有することが好ましい。これによって、きわめて簡単にかつコンパクトに非線形特性を有する二端子型スイッチング素子を構成できる。また、この二端子型スイッチング素子は、その構造内の絶縁薄膜を上記絶縁部としても用いることができ、また、その短絡処理が容易であるという利点もある。
【００２０】
本発明において、前記スイッチング手段として、前記給電経路の給電方向に、第１金属、絶縁薄膜及び第２金属をこの順に接合してなる第１スイッチング手段と、前記給電経路の給電方向に、前記第２金属、絶縁薄膜及び前記第１金属をこの順に接合してなる第２スイッチング手段とが設けられ、前記給電経路において前記第１スイッチング手段と前記第２スイッチング手段とが直列に接続されていることが好ましい。これによれば、第１スイッチング手段と第２スイッチング手段とが給電方向に対して対称的な接続態様にて直列接続されているため、電圧極性による動作特性の差を低減することが可能になるため、駆動電圧の極性を交代させながら電気光学層を駆動する交流駆動時の不具合、例えば、電極や電気光学物質の劣化などに起因する光学特性の悪化や耐久性の低下を防止できる。
【００２１】
本発明において、前記予備スイッチング手段として、前記バイパス経路の給電方向に、前記第１金属、絶縁薄膜及び前記第２金属をこの順に接合してなる第１予備スイッチング手段と、前記バイパス経路の給電方向に、前記第２金属、絶縁薄膜及び前記第１金属をこの順に接合してなる第２予備スイッチング手段とが設けられていることが好ましい。これによれば、バイパス経路に第１予備スイッチング手段と第２予備スイッチング手段とが設けられていることによって、第１スイッチング手段と第２スイッチング手段のいずれに異常があった場合でも、異常のあるスイッチング手段と同様の構成を有する予備スイッチング手段を代わりに用いることができる。
【００２２】
ここで、前記第１予備スイッチング手段と前記第２予備スイッチング手段とが直列に接続されていることが好ましい。これによって、第１スイッチング手段と第２スイッチング手段の双方に異常があった場合でも、これらの代わりに第１予備スイッチング手段と第２予備スイッチング手段とをそのまま用いることができるという利点がある。この場合には、第１予備スイッチング手段と第２予備スイッチング手段とが共通の前記バイパス経路において直列接続されていることが特に望ましい。
【００２３】
また、前記第１予備スイッチング手段を有する前記バイパス経路と、前記第２予備スイッチング手段を有する前記バイパス経路とが別々に設けられていてもよい。これによれば、第１スイッチング手段と第２スイッチング手段のいずれか一方にのみ異常がある場合には、別々に設けられた上記バイパス経路のうちの一方のみを用いることによって対処できるため、もう一方の予備スイッチング手段の処理を行う必要がなくなり、修正作業を簡略化できる。
【００２４】
本発明において、前記給電経路は、第１導電層と、該第１導電層に対して前記絶縁薄膜を介して接合された第２導電層とを含み、前記バイパス経路の両端はいずれも前記第１導電層と前記第２導電層のうちの一方の導電層に共通に接続され、前記両端のうちの少なくとも一方は前記絶縁薄膜を介して前記一方の導電層に接合されていることが好ましい。これによれば、異なる導電層間の接合部によってスイッチング手段を構成するＭＩＭ構造を形成できるとともに、予備スイッチング手段も導電層間の接合部によってＭＩＭ構造として構成できるため、給電経路及びバイパス経路を薄膜積層構造によってコンパクトに構成することが可能になる。
【００２５】
本発明において、前記第１導電層と前記第２導電層との接合部、及び、前記一方の導電層と前記バイパス経路との接合部における下層の延長方向が相互に平行に構成されていることが好ましい。この場合には、両接合部における上層を同材質で同時に形成する場合に、当該上層が積層される接合部における下層の延長方向が相互に平行に構成されていることにより、当該延長方向に向けて斜めに成膜を行うことによって、下層により形成される表面段差に起因する成膜障害が発生しにくくなり、当該上層による良好な被覆性を得ることができる。
【００２６】
本発明において、前記バイパス経路の両端は、前記第１導電層と前記第２導電層の接合部の両側において前記一方の導電層にそれぞれ接続されていることが好ましい。これによれば、バイパス経路を第１導電層と第２導電層の接合部の近傍に構成することが可能になるので、給電経路及びバイパス経路をコンパクトに構成することが可能になる。したがって、画素の開口率を高め、表示を明るくすることが可能になる。
【００２７】
本発明において、前記給電経路は、前記給電線に導電接続された第１導電層と、該第１導電層に対して前記絶縁薄膜を介して接合された第２導電層とを含み、前記バイパス経路の一端は前記給電線に接続され、前記バイパス経路の他端は前記第１導電層に接続されていることが好ましい。これによれば、バイパス経路の一端が給電線に接続されていることによって、給電経路を給電線の一部の構成要素として用いることが可能になるため、給電経路及びバイパス経路をコンパクトに構成することが可能になる。したがって、画素の開口率を高め、表示を明るくすることが可能になる。この場合、バイパス経路の両端のうち少なくともいずれか一端は給電線若しくは第１導電層に対して絶縁薄膜を介して接合されていることが望ましい。
【００２８】
次に、本発明の電子機器は、上記の電気光学装置と、該電気光学装置を制御する制御手段とを有することを特徴とする。ここで、制御手段としては、電気光学装置の制御信号や表示データなどを送る表示制御回路が挙げられる。
【００２９】
次に、本発明の電気光学装置の製造方法は、電気光学層と、該電気光学層に電界を印加するための電極と、給電線と前記電極との間に導電接続され、前記電極に所定電位を供給するためのスイッチング手段とを有する電気光学装置の製造方法において、前記給電線から前記電極までの給電経路の一部に対して並列に接続された、予備スイッチング手段を備えたバイパス経路を設け、前記スイッチング手段の特性検査を実施し、その検査結果に応じて、前記給電回路の前記一部を断線処理することを特徴とする。
【００３０】
これによれば、スイッチング手段の特性に異常が生じた場合には、バイパス経路と並列に構成された給電回路の一部を断線処理することによって、給電経路の一部の代わりにバイパス経路を用いることができ、スイッチング手段の代わりにバイパス経路中に設けられた予備スイッチング手段を利用することが可能になる。
【００３１】
このとき、スイッチング手段と予備スイッチング手段とが直列に接続されている状況では、異常なスイッチング手段が完全に導通した状態となっている場合には、上記断線処理のみによって修正作業が完了し、また、異常なスイッチング手段が異常な電気抵抗を有する場合（電気抵抗が高すぎる場合或いは低すぎる場合）には、レーザ光を照射するなどの方法によって異常なスイッチング手段に短絡処理を施すことによって修正作業が完了する。
【００３２】
なお、スイッチング手段と予備スイッチング手段とが並列に接続されている場合には、上記断線処理のみによって修正作業が完了する。ただし、この場合には、スイッチング手段が正常である場合にバイパス経路による電気的影響を低減するための電気的分離手段が別途必要になり、また、予備スイッチング手段を利用する際に当該電気的分離手段を解除する作業が必要となることもある。
【００３３】
本発明において、前記バイパス経路には、前記予備スイッチング手段に対して直列に接続された、前記バイパス経路を絶縁する絶縁部を設け、前記断線処理を行う場合には、前記絶縁部を短絡処理することが好ましい。これによって、スイッチング手段が正常である場合に、バイパス経路による電気的影響を絶縁部によって低減することができる。この構成は、スイッチング手段と予備スイッチング手段とが直列に接続されている場合にも有効である。また、スイッチング手段と予備スイッチング手段とが並列に接続されている場合には、上記絶縁部は、バイパス経路による電気的影響を低減するために必要な上記電気的分離手段を構成するものとなる。
【００３４】
【発明の実施の形態】
次に、添付図面を参照して本発明に係る電気光学装置用基板、電気光学装置及び電子機器並びに電気光学装置の製造方法の実施形態について詳細に説明する。以下に説明する各実施形態は、いずれも電気光学装置の一種である液晶装置に関するものであるが、本発明は、液晶装置に限らず、エレクトロルミネッセンス装置、プラズマディスプレイ装置、フィールドエミッション表示装置などの各種の電気光学装置に用いることができるものである。
【００３５】
［液晶装置の全体構成］
最初に、各実施形態に共通する液晶装置１００の全体構成について説明する。図１は液晶装置１００の分解斜視図、図２は液晶装置１００の平面透視図である。液晶装置１００は、第１基板１１０と、第２基板１２０とをシール材１３１によって貼り合せ、第１基板１１０、第２基板１２０及びシール材１３１によって囲まれた空間内に図示しない電気光学物質である液晶を封入したものである。第１基板１１０は、第２基板１２０の外形よりも張り出した基板張出部１１０Ｔを有し、この基板張出部１１０Ｔの表面上に液晶駆動回路などを内蔵した電子部品（半導体ＩＣチップ）１３２，１３３が実装されている。これらの電子部品１３２，１３３の図示しない複数の端子は、基板張出部１１０Ｔ上にそれぞれ引き出された電極配線１１２ａ、配線１１２ｂ及び入力端子１１２ｃ，１１２ｄに導電接続されている。
【００３６】
第１基板１１０においては、ガラスやプラスチックなどの透明材料で構成される基板１１１の表面上にＩＴＯなどで構成された導体パターン１１２が形成されている。この導体パターン１１２には、シール材１３１の内側に設定された表示領域Ｄ（図２参照）内に配置された、ストライプ状に形成された複数の電極配線１１２ａが含まれる。これらの電極配線１１２ａは、図示を省略した駆動素子（たとえば、ＴＦＤ（薄膜ダイオード））に接続されている。電極配線１１２ａは、表示領域Ｄ内から上記基板張出部１１０Ｔの表面上に引き出されている。また、表示領域Ｄの外側には周辺領域Ｅ（図２参照）が設けられている。この周辺領域Ｅには基板１１１上に複数の配線１１２ｂが形成されている。これらの配線１１２ｂには、表示領域Ｄとの境界線に沿って配設された接続パッド部１１２ｂｐが設けられている。また、配線１１２ｂにおける接続パッド部１１２ｂｐとは反対側の端部は、上記基板張出部１１０Ｔに引き出されている。さらに、基板張出部１１０Ｔの端縁近傍には、複数の入力端子１１２ｃ，１１２ｄが形成されている。これらの入力端子１１２ｃ，１１２ｄは、図示しないフレキシブル配線基板などの配線部材が接続されることにより、外部の表示制御手段から制御信号や表示データなどを導入可能とするためのものである。
【００３７】
一方、第２基板１２０には、ガラスやプラスチックなどで構成された基板１２１の表面（第１基板１１０と対向する内面）上に、ＩＴＯなどで構成される導体パターンが形成されている。この導体パターンには、ストライプ状に構成された複数の透明電極１２７が設けられている。これらの透明電極１２７の端部にはそれぞれ接続パッド部１２７ａｐが形成されている。これらの透明電極１２７は、上記第１基板１１０の電極配線１１２ａの延長方向と直交する方向に伸びている。
【００３８】
上記透明電極１２７は、表示領域Ｄから外側に向けて伸び、周辺領域Ｅまで延在している。上記接続パッド部１２７ａｐは周辺領域Ｅにある上記透明電極１２７の外端において拡幅した形状に構成されている。透明電極１２７の接続パッド部１２７ａｐは、シール材１３１を介して配線１１２ｂの接続パッド部１１２ｂｐに接続されている。シール材１３１には、樹脂基材中に多数の微小な導電粒子が分散配置されている。これらの導電粒子は、第１基板１１０と第２基板１２０とがシール材１３１を介して貼り合わされ、加圧された状態でシール材１３１が硬化されたとき、接続パッド部１２１ｂｐと接続パッド部１２７ａｐとを導電接続するように構成されている。より具体的には、上記構成によりシール材１３１は導電異方性を有するので、複数の接続パッド部１１２ｂｐと接続パッド部１２７ａｐとは、このシール材１３１を介して相互に対応するもの同士のみが導電接続される。
【００３９】
［第１実施形態］
次に、図３及び図４を参照して本発明に係る電気光学装置用基板及び電気光学装置並びにその製造方法の第１実施形態について説明する。図３は、液晶装置１００の第１基板１１０について表示領域Ｄ内の平面構造を示す拡大平面図、図４は、液晶装置１００の表示領域Ｄ内の一部を図３の上下方向に切断した状態を示す拡大部分断面図である。
【００４０】
この実施形態では、図３に示すように、表示領域内に複数の画素Ｐが平面的に配列形成されている。各画素Ｐには、給電線である上記電極配線１１２ａに対してスイッチング部１１３を介して画素電極１１２Ｐが接続されている。スイッチング部１１３には、電極配線１１２ａに導電接続されたＡ導電層１１３ａと、Ａ導電層１１３ａに接続されたＢ導電層１１３ｂと、Ｂ導電層１１３ｂに接続されたＣ導電層１１３ｃとが形成され、このＣ導電層１１３ｃは画素電極１１２Ｐに導電接続されている。また、Ｃ導電層１１３ｃに対して両端が共に接続されたＤ導電層１１３ｄが設けられている。
【００４１】
また、第２基板１２０には、各画素Ｐの或る配列方向（図３の左右方向）に沿って帯状の上記透明電極１２７（図３には一点鎖線で示す。）が複数形成されている。この配列方向は、第１基板１１０上に設けられた電極配線１１２ａの延長方向と直交する方向である。これら複数の透明電極１２７は、相互に平行に配設され、全体としてストライプ状に構成されている。
【００４２】
上記の電極配線１１２ａは、ＣｒやＡｌ若しくはこれらの合金などの単一金属（合金）で構成された単層構造、或いは、ＴａとＣｒの２層構造などの複数の金属（合金）を積層させた複層構造にて形成される。Ａ導電層、Ｂ導電層、Ｃ導電層及びＤ導電層は、それぞれ所定の金属（合金）で構成されている。Ａ導電層１１３ａとＢ導電層１１３ｂとは、後述する絶縁薄膜を介して接合され、Ｂ導電層１１３ｂとＣ導電層１１３ｃとは、上記と同様に後述する絶縁薄膜を介して接合され、Ｃ導電層１１３ｃとＤ導電層１１３ｄとは、Ｄ導電層の両端のうち少なくとも一方について上記と同様に後述する絶縁薄膜を介して接合されている。これらの接合部は、薄い絶縁膜を介して導体が接合したＭＩＭ構造を有するＴＦＤ（薄膜ダイオード素子、或いは二端子非線形素子）を構成している。画素電極１１２Ｐは、たとえば、ＩＴＯなどの透明導電体で構成される。これらの電極配線１１２ａ、駆動素子１１３及び画素電極１１２Ｐの上には、図４に示すようにポリイミド樹脂などで配向膜１１８が形成される。
【００４３】
図４に示すように、第２基板１２０の基板１２１上には透明下地層１２２が形成されている。この透明下地層１２２の表面には図示しない微細な凹凸が形成されている。透明下地層１２２は、たとえば、基板１２１の表面上に感光性樹脂を塗布し、所定の露光マスクを用いて露光（例えばプロキシミティ露光）した後に現像することによって微細な凹凸表面を備えた状態に形成される。この透明下地層１２２は、その凹凸表面によって以下に説明する反射層１２３の反射面を光散乱性反射面とするために設けられるものである。これによって、反射層１２３の正反射による背景の写り込みや照明光による幻惑などを防止できる。
【００４４】
上記の透明下地層１２２の上には反射層１２３が形成される。この反射層１２３は、アルミニウム、アルミニウム合金、銀合金などの金属材料で、蒸着法やスパッタリング法などを用いて形成される。反射層１２３には、上記画素Ｐ毎に開口部１２３ａが形成される。この開口部１２３ａによって画素Ｐ内には図４に示す光透過領域Ｐｔが構成される。画素Ｐ内の光透過領域Ｐｔ以外の領域は、光反射領域Ｐｒとなっている。反射層の厚さは、一般的に１０００〜２０００Å程度である。
【００４５】
次に、反射層１２３の上に遮光層１２４Ｔが形成される。この遮光層１２４Ｔは、観察側（図４の上側）へ放出される表示光をある程度遮断できるものであればよい。たとえば、遮光層の膜厚を抑制するためには、黒色樹脂層や表面処理（酸化膜による被覆）を施した金属層などで構成できる。遮光層１２４Ｔは、光学濃度（Ｏｐｔｉｃａｌ  Ｄｅｎｓｉｔｙ）が１以上であることが好ましく、特に、１．５以上であることが望ましい。遮光層１２４Ｔの厚さは、たとえば０．１〜１．０μｍ程度である。この遮光層１２４Ｔは、次に説明する複数色の着色層のうち２層以上を積層して構成することもできる。
【００４６】
また、各画素Ｐには上述のように着色層１２４Ｒ，１２４Ｇ，１２４Ｂが形成される。本実施形態では、画素Ｐ内に複数色の着色層１２４Ｒ，１２４Ｇ，１２４Ｂのいずれかが形成されている。これらの複数色の着色層は適宜の配列パターンにて配列されている。この配列パターンは、たとえば、公知のストライプ配列、デルタ配列、斜めストライプ配列などの適宜の配列態様を有していてよい。これらの着色層は、たとえば、顔料や染料を分散させることにより着色された感光性樹脂をスピンコート法やロールコート法などにより塗布し、フォトリソグラフィ法によって露光・現像処理を施すことによってパターニングすることにより形成される。
【００４７】
着色層１２４Ｒ，１２４Ｇ，１２４Ｂ及び上記遮光層１２４Ｔの上には保護膜１２５，１２６が形成される。これらの保護膜１２５，１２６は、ＳｉＯ２、ＴｉＯ２、Ｔａ２Ｏ５などの透明な無機材料、アクリル樹脂やエポキシ樹脂などの透明な有機樹脂材料などで構成できる。本実施形態としては、透明なアクリル系樹脂で構成されることが好ましい。これらの保護膜は、材料によっても異なるが、塗布法、スパッタリング法、ＣＶＤ法などによって形成できる。
【００４８】
本実施形態の場合、保護膜１２５は表示領域全体にほぼ平坦に構成される。保護膜１２５の厚さは、絶縁特性との兼ね合いで決定されるが、アクリル樹脂などで構成する場合には０．５μｍ程度で充分な絶縁性を備えるので、例えば０．５〜２．５μｍ程度とされる。一方、保護膜１２６は、感光性樹脂を塗布し、フォトリソグラフィ法によって露光・現像することによってパターニングされ、上記光透過領域Ｐｔには形成されず、上記光反射領域Ｐｒにのみ形成される。これによって、第２基板１２０には、光透過領域Ｐｔにおいて低くなった凹凸表面が構成される。保護膜１２６の厚さは、第２基板１２０の凹凸表面の表面段差量を決定し、マルチギャップ構造を構成するために必要な光透過領域Ｐｔと光反射領域Ｐｒとにおける液晶層１３５の厚さの差に応じた厚さとされる。第２絶縁層１２６の厚さは、例えば１．５〜３．０μｍ程度である。
【００４９】
なお、上記凹凸表面は、単層の保護膜をパターニングすることによって形成してもよく、また、露光条件や現像処理条件を調節することによって単層の保護膜に厚い部分と薄い部分とを設けるようにパターニングすることによって形成してもよい。
【００５０】
上記保護膜１２５，１２６上には、ＩＴＯ（インジウムスズ酸化物）などの透明導電体で構成された透明電極１２７が形成される。透明電極１２７は、基板内面上にスパッタリング法などによって透明導電体を成膜し、その後、フォトレジストなどで構成されたパターンマスクなどを介してエッチングなどのパターニング処理を行うことによって図３に示す平面パターン（ストライプ状のパターン）を有するように形成される。その後、透明電極１２７には必要に応じて加熱処理が施され、所望の導電性が付与される。
【００５１】
上記の透明電極１２７は、ポリイミド樹脂などにより構成される配向膜１２８により被覆される。この配向膜１２８は塗布された後に適宜の温度で焼成されることによって形成される。配向膜１２８には、ラビング処理などの適宜の方法で液晶分子に対する初期配向能が付与される。
【００５２】
上記の構成によって、第２基板１２０の表面は、光透過領域Ｐｔにおいて一段低く構成された凹凸表面を有する。これによって、第１基板１１０と第２基板１２０との間に挟持された液晶層１３５は、各画素Ｐ毎に、光透過領域Ｐｔで厚く、光反射領域Ｐｒで薄くなるように構成される。すなわち、マルチギャップタイプの液晶装置が構成される。ここで、液晶層１３５の光に対する複屈折率や旋光性の程度（光変調度合）は、リタデーションΔｎ・ｄ（Δｎは液晶層１３５内の液晶分子の屈折率異方性、ｄは液晶層１３５の厚さ）の関数となるため、液晶層１３５の厚さが光透過領域Ｐｔで厚く光反射領域Ｐｒで薄いことによって、透過表示と反射表示の表示品位をより高いレベルで両立させることが可能になる。つまり、光透過領域Ｐｔでは、図示しないバックライトなどの照明手段から放出される照明光は一回だけ液晶層１３５を通過するのに対して、光反射領域Ｐｒでは、入射した外光は往復２回液晶層１３５を通過するので、液晶層１３５の厚さが光透過領域Ｐｔと光反射領域Ｐｒとで等しい場合には、透過表示と反射表示のいずれか一方を光学的に最適化すると、他方は犠牲になり表示品位（例えばコントラストなど）が低下する。これに対して、本実施形態では、光透過領域Ｐｔにおける液晶層１３５は厚く、光反射領域Ｐｒにおける液晶層１３５は薄いため、上記の液晶層１３５に対する光の通過回数の差による影響が低減され、透過表示と反射表示を共に高品位化することができる。
【００５３】
本実施形態においては、第１絶縁層１２５を画素Ｐ内の全面に形成することにより、反射層１２３と透明電極１２７との絶縁性を確保し、また、第２絶縁層１２６をパターニングすることによって光透過領域Ｐｔにおいて第２絶縁層１２６が存在せず、光反射領域Ｐｒにおいて第２絶縁層１２６が存在するように構成されていることにより、上記第２基板１２０の表面が凹凸状に構成されている。このように構成すると、より上層にある第２絶縁層１２６がパターニングされることによって上記凹凸表面の段差部分のダレを低減することができるため、凹凸表面形状をより制御性良く形成することができ、所望の光学特性を高精度かつ歩留まり良く得ることができるという利点がある。たとえば、光透過領域Ｐｔと光反射領域Ｐｒとの境界の段差部分に形成される傾斜面の幅は、当該幅内では液晶分子の配向が乱れるため、透明電極１２７に断線が生じない範囲でなるべく小さく構成することが好ましいが、上記の幅は一般的には水平方向に約８〜１０μｍ程度であるのに対して、本実施形態では５〜７μｍ程度の幅に抑制することが可能である。
【００５４】
なお、図４に示すように、この液晶装置１００においては、第２基板１２０の外側に、第２基板１２０に向けて偏光板１３６及び位相差板１３７が配置され、第１基板１１０の外側に、観察側（図示上側）に向けて位相差板１３８及び偏光板１３９が配置される。これらの偏光板１３６，１３９及び位相差板１３７，１３８は、第１基板１１０及び第２基板１２０の外面上に貼着固定される。
【００５５】
図５は、第１基板１１０に設けられた上記スイッチング部１１３の近傍を図３よりもさらに拡大して示す拡大部分断面図、図７（ａ）は図５に示すＸ−Ａ線に沿って切断した構造を示す断面図、図７（ｂ）は図５に示すＸ−Ｂ線に沿って切断した構造を示す断面図である。
【００５６】
スイッチング部１１３には、上記の電極配線１１２ａからＡ導電層１１３ａ、Ｂ導電層１１３ｂ及びＣ導電層１１３ｃを介して画素電極１１２Ｐに電荷を与えるための給電経路が構成されている。この給電経路において、Ａ導電層１１３ａとＢ導電層１１３ｂとが絶縁薄膜１１３ｓ（図７参照）を介して接合されてなる接合部がスイッチング素子Ａを構成している。また、Ｂ導電層１１３ｂとＣ導電層１１３ｃとが絶縁薄膜１１３ｓを介して接合されてなる接合部がスイッチング素子Ｂを構成している。これらのスイッチング素子Ａ及びＢは、上記給電経路において直列に接続されている。
【００５７】
ここで、Ａ導電層１１３ａは第１金属、例えばＣｒやＡｌ或いはこれらを主体とする合金などで構成され、Ｂ導電層１１３ｂは第２金属、例えばＴａやこれを主体とする合金（例えばＴａ−Ｗ）などで構成されている。したがって、スイッチング素子Ａは、上記給電経路の給電方向に見て、第１金属、絶縁薄膜、第２金属がこの順に接続されてなり、また、スイッチング素子Ｂは、上記給電方向に見て、第２金属、絶縁薄膜、第１金属がこの順に接続されてなる。したがって、給電経路においては、スイッチング素子Ａとスイッチング素子Ｂとが逆極性になるように直列に接続されていることとなるため、全体として、スイッチング素子Ａ，Ｂに印加される電圧の極性による電気的特性の差異をなくすことができる。すなわち、スイッチング素子Ａ，Ｂのいずれか一方だけが給電経路に設けられている場合には、画素電極に供給される電位の極性によってスイッチング手段が特性上の非対称性を示すことになるが、上記のように逆極性となるように直列に接続されたスイッチング素子ＡとＢによって全体として電位極性による非対称特性をほとんどなくすことができる。したがって、液晶を交流駆動する場合に、電極や液晶の劣化に起因する光学特性の悪化や耐久性の低下が生ずることを防止できる。
【００５８】
本実施形態においては、Ｃ導電層１１３ｃは、Ｂ導電層１１３ｂとの接合部から画素電極１１２Ｐに導電接続される部分にまで伸びるとともに、画素電極１１２Ｐに重なった状態で画素電極１１２Ｐの周縁部に沿って伸びるように構成され、ここで画素電極１１２Ｐに導電接続されている。そして、このＣ導電層１１３ｃには、上記スイッチング素子Ｂよりも画素電極１１２Ｐ側にある位置において絶縁薄膜１１３ｔ（図７参照）を介してＤ導電層１１３ｄの一端側が接合され、予備スイッチング素子Ｃが設けられている。このＤ導電層１１３ｄの他端側はＣ導電層１１３ｃの別の部分に接続されている。図示例では、Ｄ導電層１１３ｄの他端側は画素電極１１２Ｐと重なったＣ導電層１１３ｃの部分に対して絶縁薄膜１１３ｔを介して接合され、予備スイッチング素子Ｄが構成される。
【００５９】
この実施形態において、Ｄ導電層１１３ｄは、上記給電経路の一部（Ｃ導電層１１３ｃの一部）に対して並列に接続されたバイパス経路を構成している。そして、このバイパス経路には、その給電経路との接続部分において上記予備スイッチング素子Ｃ及びＤが形成されている。このバイパス経路の両端がＣ導電層１１３ｃに対して共に接続されているために、Ｃ導電層１１３ｃ自体の低い電気抵抗によって電圧降下も小さくなることから、バイパス経路には実質的にきわめて僅かな電圧しか印加されることはなく、したがって、予備スイッチング素子Ｃ及びＤは何ら動作しない。なお、Ｄ導電層１１３ｄは、上記Ｂ導電層と同じ素材である第２金属で構成される。
【００６０】
本実施形態において、Ｂ導電層１１３ｂ及びＤ導電層１１３ｄの表面には全面的に絶縁薄膜１１３ｓ，１１３ｔが形成され、この上にＡ導電層１１３ａ及びＣ導電層１１３ｃが交差するように積層されている。この場合、Ｂ導電層１１３ｂと、Ｄ導電層１１３ｄとは相互に平行に伸びる帯状の平面パターンを有するように構成されている。したがって、Ｂ導電層１１３ｂ及びＤ導電層１１３ｄの延長方向に向けて斜めに成膜（蒸着やスパッタリング）することなどによって、被覆性（カバレッジ性）を良好にすることができる。すなわち、上記延長方向に向けて斜めに成膜した場合には、Ｂ導電層１１３ｂ及びＤ導電層１１３ｄによって形成された表面段差により成膜方向に見て陰になる部分が生じないため、カバレッジ不足による導電層の断線などの成膜不良を防止できる。
【００６１】
ところで、より厳密に言えば、Ａ導電層１１３ａやＣ導電層１１３ｃと交差する位置（すなわち接合部Ａ〜Ｃ）におけるＢ導電層１１３ｂの延長方向とＤ導電層１１３ｄの延長方向とを平行に構成すれば、それぞれが帯状の平面パターンを有するように構成されていなくても上記効果は得られる。
【００６２】
なお、図示例では、Ｂ導電層１１３ｂ及びＤ導電層１１３ｄが下層になり、Ａ導電層１１３ａ及びＣ導電層１１３ｃが上層となるように構成されている。ただし、本実施形態では、Ａ導電層１１３ａ及びＣ導電層１１３ｃもまた相互に平行な延長方向を有しているため、上記とは逆に、Ａ導電層１１３ａ及びＣ導電層１１３ｃが下層となり、Ｂ導電層１１３ｂ及びＤ導電層１１３ｄが上層になるように構成されていても同様の効果が得られる。この場合、Ａ導電層１１３ａ及びＣ導電層１１３ｃは共に帯状の平面パターンを有するように構成されているが、上記と同様に、帯状の平面パターンを有していなくても、接合部における延長方向が相互に平行に構成されていればよい。
【００６３】
本実施形態において、Ａ導電層１１３ａは、電極配線１１２ａの延長方向に対してほぼ直交する方向に伸びる帯状に構成され、Ｂ導電層１１３ｂは、上記延長方向に伸びる帯状に構成され、Ｃ導電層１１３ｃは、上記直交する方向に伸びる帯状に構成され、Ｄ導電層１１３ｄは上記延長方向に伸びる帯状に構成されている。
【００６４】
次に、上記第１基板の主要構造に関する製造方法について説明する。ただし、以下に説明する製造方法は一例で過ぎず、随所に付加的に説明するように種々の変形例を用いることができる。
【００６５】
まず、基板１１１の上にＴａ２Ｏ５、ＴｉＯ２などで構成された下地層を形成する。この下地層は、基板１１１と上層構造との密着性を高めるものであり、必ずしも形成しなくてもよい。次に、Ｔａ，Ｔａ−Ｗ合金などの第２金属で構成された層で所定の導体パターンを形成する。この導体パターンには、上記Ｂ導電層１１３ｂ及びＤ導電層１１３ｄが所定のリード配線に接続された状態で含まれている。このリード配線は、その後に形成される上記電極配線１１２ａと少なくとも一部が重なる領域に形成されるように構成してもよい。
【００６６】
次に、公知の陽極酸化法を適用し、クエン酸水溶液などの電解液中においてリード配線を通じて通電することによりＢ導電層１１３ｂ及びＤ導電層１１３ｄの表面に薄い絶縁薄膜１１３ｓ，１１３ｔを形成する。これらの絶縁薄膜１１３ｓ，１１３ｔは、例えばＴａ２Ｏ５で構成される。絶縁薄膜の厚さは材質や素子に要求される特性によっても異なるが、例えば１０〜３５ｎｍ程度である。その後リード配線の少なくとも一部が除去されることにより、上記Ｂ導電層１１３ｂ及びＤ導電層１１３ｄが島状に分離独立したパターンとして残される。
【００６７】
次に、ＣｒやＡｌなどの第１金属で、上記配線１１２ａ、Ａ導電層１１３ａ及びＣ導電層１１３ｃを形成する。ここで、配線１１２ａとＡ導電層１１３ａとは相互に導電接続されるように一体に構成される。このとき、Ａ導電層１１３ａはＢ導電層１１３ｂに対して上記絶縁薄膜１１３ｓを介して積層され、Ｃ導電層１１３ｃはＢ導電層１１３ｂ及びＤ導電層１１３ｄに対して上記絶縁薄膜１１３ｓ，１１３ｔを介して積層される。これらの各接合部によって、上記スイッチング手段Ａ及びＢ並びに予備スイッチング手段Ｃ及びＤを備えたスイッチング部１１３が形成される。
【００６８】
次に、ＩＴＯ（インジウムスズ酸化物）などの透明導電体を成膜し、パターニングすることによって画素電極１１２Ｐを形成する。このとき、画素電極１１２Ｐの一部は上記Ｃ導電層１１３ｃの一部（図５に点線で示した部分）と平面的に重なるように構成され、この部分においてＣ導電層１１３ｃと画素電極１１２Ｐとが導電接続される。
【００６９】
なお、上記各工程における各種導電層の形成は、電子ビーム蒸着法などの蒸着法やスパッタリング法などによって行われ、また、パターニングは、たとえばフォトリソグラフィ法などによって構成されたレジストマスクなどの種々のマスクパターンを介したウエットエッチング法やドライエッチング法などによって行われる。
【００７０】
上記のようにして、図１及び図２に示す液晶装置１００のパネル構造が完成した後（ただし、電子部品１３２，１３３の実装前）に、パネルの点灯検査が実施される。この点灯検査は、配線を介して上記画素電極１１２Ｐと電極１２７との間に閾値以上の電圧を印加し、各画素Ｐが点灯するか否かを確認することなどにより行われる。例えば、各画素Ｐに同一の電圧を印加したとき、或いは、同一の電圧変動を与えたときの、画素の明度或いはその変化などによってスイッチング部１１３に異常があるか否かを確認できる。ここで言うスイッチング部１１３の異常とは、例えば、給電経路の断線、スイッチング素子Ａ、Ｂの短絡不良、スイッチング素子Ａ，Ｂの電気抵抗が低すぎたり高すぎたりすることなどである。この検査では、スイッチング部１１３以外の不良（配線の断線や電極１１２Ｐや１２７の不良など）も発見できる。
【００７１】
上記の検査によってスイッチング部１１３に異常が発見された場合には、例えば、レーザ光を照射することによってスイッチング部１１３の修正を行う。ここで、図６は修正後の平面パターンを示す拡大部分平面図、図８（ａ）は図６に一点鎖線で示すＸ−Ａ線に沿って切断した構造を示す断面図、図８（ｂ）は図６に二点鎖線で示すＸ−Ｂ線に沿って切断した構造を示す断面図、図９はスイッチング部１１３を中心とした各画素Ｐの等価回路図である。
【００７２】
この修正処理は、図６及び図８に示すように、例えば、スイッチング素子Ａに異常（図示例では絶縁薄膜１１３ｓにピンホールなどが存在することによりスイッチング素子Ａが短絡不良を起こしている。）がある場合には、Ｃ導電層１１３ｃのＤ導電層１１３ｄとの接合部と画素電極１１２Ｐとの接合部との間の部分１１３ｃｘをレーザ光照射によって断線させる。当該部分１１３ｃｘは、図９に示すように、バイパス経路を構成するＤ導電層１１３ｄと並列に接続されている給電経路の一部に含まれる部分である。この断線処理によって、配線１１２ａと画素電極１１２Ｐとの間は、実質的にＤ導電層１１３ｄ、すなわちバイパス経路を通過する新たな経路で接続されることになる。
【００７３】
この実施形態では、スイッチング素子Ａ及びＢの代わりに予備スイッチング素子Ｃ及びＤを用いることとする。このため、スイッチング素子Ａ及びＢに短絡処理を施す。ここで、角部１１３ａｙ及び１１３ｃｙを狙ってレーザ光を照射することにより短絡処理を施すことによって、レーザスポットのブレやレーザ強度の過剰などによってＡ導電層１１３ａ、Ｂ導電層１１３ｂ或いはＣ導電層１１３ｃに断線が生ずることを防止できる。このようにすることによって、Ａ導電層１１３ａ、Ｂ導電層１１３ｂを通過してＤ導電層１１３ｄの両端に設けられた予備スイッチング素子Ｃ及びＤが給電経路上において機能することになる。
【００７４】
上記のような修正処理を施すことにより、スイッチング素子ＡとＢのいずれに異常があっても、或いは、双方に異常があっても、確実に修正を行うことができる。また、修正後の予備スイッチング素子Ｃ及びＤは、スイッチング素子Ａ及びＢと同様に必ず対称的な接続態様となるため、修正後には、正常なスイッチング部１１３を備えた他の画素と同じ特性が得られる。さらに、スイッチング素子ＡとＢのいずれに異常が生じても修正処理の内容が同一であるので、処理方法の誤りが生じにくくなる。このため、修正処理の方法を誤ることによって修復不可能な状態に至るといったことを防止でき、確実に修正処理を成功させることができる。
【００７５】
以上のような修正処理をスイッチング部１１３に施すことにより、スイッチング素子Ａの代わりに予備スイッチング素子Ｃを用い、スイッチング素子Ｂの代わりに予備スイッチング素子Ｄを用いることができるため、他の正常な画素Ｐと全く同様の性能を得ることができる。ここで、異常のあるスイッチング素子Ａの代わりに予備スイッチング素子Ｃを用いるだけでも修復は可能であるため、修正方法は上述の方法に限定されるわけではない。以下に、他の修正方法について説明する。
【００７６】
上記実施形態とは異なる方法としては、スイッチング素子Ａと同様に給電方向に向けて第１金属、絶縁薄膜、第２金属の順で接合されてなる予備スイッチング素子Ｃをスイッチング素子Ａの代わりに用いることとし、予備スイッチング素子Ｄにはレーザ光を照射することによって短絡処理を施すといった修正方法が挙げられる。この場合、予備スイッチング素子Ｄを構成していた接合部の角部１１３ｄｙを狙って短絡処理を施すことにより、レーザスポットのブレやレーザ強度の過剰などによってＤ導電層１１３ｄすなわちバイパス経路が断線してしまうことを防止できる。なお、このような状況においては、予備スイッチング素子Ｃはスイッチング素子Ａの代替素子となり、予備スイッチング素子Ｄは、スイッチング素子Ａ及びＢが正常である場合にバイパス経路による電気的影響を低減するための上記絶縁部を構成するものとみなすことができる。
【００７７】
なお、上記のいずれの修正方法においても、異常の発生した上記スイッチング素子Ａについては、その異常が短絡である場合には何らの処理を必要としない場合がある。また、その異常が短絡とは言えない場合、例えば、電気抵抗が高すぎたり低すぎたりする場合には、レーザ照射によって短絡処理を施す。この場合には、上述の実施形態の修正方法と同様にスイッチング素子Ａを構成する接合部の角部（特に、当該接合部における配線１１２ａ側やスイッチング素子Ｂ側とは反対側にある角部１１３ａｙ、すなわち、Ａ導電層１１３ａ及びＢ導電層１１３ｂの端部側の角部）を狙って短絡処理を施すことにより、レーザスポットのブレやレーザ強度の過剰などによってＡ導電層１１３ａやＢ導電層１１３ｂが断線してしまうことを防止できる。
【００７８】
なお、スイッチング素子Ｂが異常をきたした場合には、上記とは逆に、予備スイッチング素子Ｄを代替素子として利用することとし、予備スイッチング素子Ｃには短絡処理を施してもよい。また、スイッチング素子Ａとスイッチング素子Ｂの双方が異常である場合には、上記実施形態の修正方法と同様に、予備スイッチング素子Ｃと予備スイッチング素子Ｄを用いるようにすればよい。このようなことが実現できる理由は、本実施形態では、バイパス経路において予備スイッチング素子Ｃと予備スイッチング素子Ｄとが直列に接続されているため、バイパス経路をそのまま給電経路の代わりに用いることが可能であるためである。
【００７９】
本実施形態においては、上記の予備スイッチング素子Ｄを設けずに、この接合部を導電接続させておいてもよい。これによって、予備スイッチング素子Ｄを用いることはできなくなるが、予備スイッチング素子Ｃを用いる際における当該接合部の短絡処理が不要になる。
【００８０】
［第２実施形態］
次に、図１０を参照して、本発明に係る第２実施形態について説明する。この実施形態において、第１実施形態の構成要素と対応する部分には同一符号を付し、同様の部分についての説明は省略する。
【００８１】
上記の第１実施形態においては、バイパス経路を構成するＤ導電層１１３ｄによって予備スイッチング手段Ｃ及びＤが構成されていた。ところが、予備スイッチング素子Ｄについては、その素子構造を構成する接合部が画素電極１１２Ｐと平面的に重なっているため、パターニングずれが生ずると、絶縁部としては用いることができるものの、予備スイッチング素子Ｄとして用いることが難しい場合がある。
【００８２】
そこで、多少のパターニングずれが生じても、予備スイッチング素子Ｄを確実に利用できるようにするために、この第２実施形態では、予備スイッチング素子Ｄを構成する接合部を画素電極１１２Ｐと平面的に重ならないように構成してある。より具体的には、予備スイッチング素子Ｄを構成する接合部と、画素電極１１２Ｐの外縁部１１２Ｐｅとを充分に離間させてある。
【００８３】
本実施形態では、上記のように構成することによって、予備スイッチング素子Ｃと予備スイッチング素子Ｄのいずれをも代替素子としてより確実に用いることができる。したがって、第１実施形態と同様に、スイッチング素子Ａの代わりに予備スイッチング素子Ｃを用いること、スイッチング素子Ｂの代わりに予備スイッチング素子Ｄを用いること、スイッチング素子Ａ及びＢの代わりに予備スイッチング素子Ｃ及びＤを用いること、のいずれをも確実に実現できる。
【００８４】
［第３実施形態］
次に、図１１を参照して、本発明に係る第３実施形態について説明する。この実施形態においても、第１実施形態の構成要素と対応する部分には同一符号を付し、同様の部分についての説明は省略する。
【００８５】
この実施形態において、電極配線１１２ａと導電接続されたＡ導電層１１３ａ、絶縁薄膜を介してＡ導電層１１３ａに接合されたＢ導電層１１３ｂ、絶縁薄膜を介してＢ導電層１１３ｂに接合されたＣ導電層１１３ｃとが給電経路を構成し、Ｃ導電層１１３ｃが画素電極１１２Ｐに導電接続されている点は上記各実施形態と同様である。
【００８６】
この実施形態においては、電極配線１１２ａとＡ導電層１１３ａとの間にバイパス経路を構成するＥ導電層１１３ｅが接続されている。このＥ導電層１１３ｅは、電極配線１１２ａに対して電極配線１１２ａの延長方向とほぼ直交する方向に接続されているとともに、Ａ導電層１１３ａに対してもその延長方向とほぼ直交する方向に接続されている。Ｅ導電層１１３ｅは、電極配線１１２ａに対する接続部分と、Ａ導電層１１３ａに対する接続部分とが屈折した形状で一体化されてなる、くの字形状、或いは、Ｌ字形状の平面パターンを有する。
【００８７】
この実施形態では、電極配線１１２ａとＥ導電層１１３ｅとの接合部により予備スイッチング素子Ｃが構成されている。また、Ｅ導電層１１３ｅとＡ導電層１１３ａとの接合部により予備スイッチング素子Ｄが構成されている。
【００８８】
この実施形態において、Ｅ導電層１１３ｅは第２金属で構成されている。これにより、予備スイッチング素子Ｃは、給電方向に見て、第１金属、絶縁薄膜、第２金属の順で接合されたＭＩＭ構造を有し、予備スイッチング素子Ｄは、給電方向に見て、第２金属、絶縁薄膜、第１金属の順で接合されたＭＩＭ構造を有する。したがって、第１実施形態及び第２実施形態と同様に、上記予備スイッチング素子Ｃはスイッチング素子Ａの代わりに用いることができ、予備スイッチング素子Ｄはスイッチング素子Ｂの代わりに用いることができる。
【００８９】
たとえば、スイッチング手段Ａに異常が生じている場合には、電極配線１１２ａとＡ導電層１１３ａとの導電接続部（すなわち、Ａ導電層１１３ａにおける予備スイッチング素子Ｄが構成される接合部よりも配線１１２ａ側にある部分１１３ａｘ）を断線処理し、これによってＥ導電層１１３ｅによって構成されるバイパス経路を給電経路の一部として用いるようにする。このとき、第１実施形態と同様にスイッチング素子Ａ及びＢの代わりに予備スイッチング素子Ｃ及びＤを用いる場合には、予備スイッチング素子Ａには必要に応じて短絡処理を施し、スイッチング素子Ｂにも短絡処理を施す。スイッチング素子Ｂに異常がある場合も必要に応じて短絡処理をするものがスイッチング素子Ａではなくスイッチング素子Ｂである点を除いて同様である。また、スイッチング素子Ａの代わりに予備スイッチング素子Ｃを代替素子として用いる一方で、予備スイッチング素子Ｄは不要であるのでレーザ修正などによって短絡処理を施してもよい。さらに、逆にスイッチング素子Ｂに異常がある場合には、上記と同じ断線処理を施した後に、予備スイッチング素子Ｃに短絡処理を施すようにしてもよい。
【００９０】
ここで、Ｅ導電層１１３ｅを電極配線１１２ａに対して導電接続し、上記の予備スイッチング素子Ｃを形成せず、予備スイッチング素子Ｄのみを形成するようにしても構わない。
【００９１】
本実施形態では、バイパス経路の一端が給電線である電極配線１１２ａに接続されている点で上記各実施形態とは相違する。これによって、電極配線１１２ａの一部をスイッチング部１１３の構成要素として利用することができることから、スイッチング部１１３をコンパクトに構成でき、その占有面積を低減することができる。したがって、画素の開口率を高めることが可能になり、その結果、明るい表示を実現できる。
【００９２】
［第４実施形態］
次に、図１２を参照して、本発明に係る第４実施形態について説明する。この実施形態においても、第１実施形態の構成要素と対応する部分には同一符号を付し、同様の部分についての説明は省略する。
【００９３】
この実施形態は、Ａ導電層１１３ａ、Ｂ導電層１１３ｂ、Ｃ導電層１１３ｃによって上記と同様にスイッチング素子Ａ及びＢを含む給電経路が構成され、Ｆ導電層１１３ｆによって予備スイッチング素子Ｃ及びＤを含むバイパス経路が構成されている点で第１実施形態と同様である。ただし、本実施形態では、Ｂ導電層１１３ｂ及びＦ導電層１１３ｆの延長方向が配線１１２ａの延長方向とほぼ直交した方向となり、Ａ導電層１１３ａのＢ導電層１１３ｂと接合される部分、及び、Ｃ導電層１１３ｃの延長方向が配線１１２ａの延長方向とほぼ一致している点で第１実施形態とは異なる。
【００９４】
本実施形態では、第１実施形態と同様に、スイッチング素子Ａ又はＢに異常がある場合には、Ｃ導電層１１３ｃの一部（Ｆ導電層１１３ｆにより構成されるバイパス経路と並列に接続されている部分１１３ｃｘ）に断線処理を施し、先の実施形態と同様に短絡処理を施すことによりスイッチング素子Ａ及びＢの代わりに予備スイッチング素子Ｃ及びＤを用いるようにすればよい。また、スイッチング素子Ａに異常がある場合には、スイッチング素子Ａの代わりに予備スイッチング素子Ｃを代替素子として用いる一方で、予備スイッチング素子Ｄには短絡処理を施してもよい。逆にスイッチング素子Ｂに異常がある場合には、上記と同様の断線処理を施した後に、スイッチング素子Ｂの代わりに予備スイッチング素子Ｄを用い、予備スイッチング素子Ｃに短絡処理を施すようにしてもよい。
【００９５】
この実施形態でも、Ｃ導電層１１３ｃとＦ導電層１１３ｆとの接合部によって予備スイッチング素子Ｃ及びＤが構成されているが、予備スイッチング素子Ｄが構成される接合部において上記第２実施形態と同様に画素電極１１２Ｐと平面的に重ならないように構成することによって、予備スイッチング素子Ｄの特性を安定化させることができ、支障なくスイッチング手段として用いることができるようになる。また、予備スイッチング素子Ｄを設けずに、この接合部を導電接続させておいてもよい。
【００９６】
この実施形態では、Ｂ導電層１１３ｂとＦ導電層１１３ｆが相互に平行なパターンで構成されているため、それらの上層にＡ導電層１１３ａ及びＣ導電層１１３ｃを形成する際に、各接合部における下層であるＢ導電層１１３ｂ及びＦ導電層１１３ｆの延長方向が全て相互に平行になり、その結果、当該延長方向に向けて斜めに成膜することが可能になるため、各接合部における被覆性を良好にすることができる。
【００９７】
［第５実施形態］
次に、図１３を参照して、本発明に係る第５実施形態について説明する。この実施形態においても、第１実施形態の構成要素と対応する部分には同一符号を付し、同様の部分についての説明は省略する。
【００９８】
この実施形態は、Ａ導電層１１３ａ、Ｂ導電層１１３ｂ及びＣ導電層１１３ｃによってスイッチング手段Ａ及びＢを含む給電経路が構成される点で上記各実施形態と同様である。ただし、この実施形態では、Ｂ導電層１１３ｂに対して両端が接続されてなるＧ導電層１１３ｇが設けられ、これによって予備スイッチング素子Ｃ及びＤを含むバイパス経路が構成されている。Ｇ導電層１１３ｇは、コ字状の平面パターンを有し、その両端をＢ導電層１１３ｂに対して同じ方向から交差するように接合させている。Ｇ導電層の平面パターンは、上記のコ字状に限らず、Ｕ字状、Ｖ字状、半円弧状などに形成されていても構わない。このＧ導電層１１３ｇは第１金属で構成される。
【００９９】
また、本実施形態では、Ａ導電層１１３ａとＢ導電層１１３ｂとの接合部によってスイッチング素子Ａが構成されているが、この接合部の両側２箇所においてＢ導電層１１３ｂとＧ導電層１１３ｇとが接続されている。これによって、接合部Ａの周囲にバイパス経路をコンパクトに構成することができるため、スイッチング部１１３の占有面積を低減することが可能になる。
【０１００】
この実施形態では、例えば、スイッチング素子Ａ又はＢに異常がある場合には、スイッチング素子Ａを構成する接合部と、予備スイッチング素子Ｄを構成する接合部との間にあるＢ導電層１１３ｂの部分１１３ｂｘに断線処理を施す。これによって、Ｇ導電層１１３ｇにより構成されるバイパス経路が給電経路の一部として用いられることになる。そして、先の実施形態と同様に短絡処理を施すことによりスイッチング素子Ａ及びＢの代わりに予備スイッチング素子Ｃ及びＤを用いればよい。また、スイッチング素子Ａに異常がある場合には、予備スイッチング素子Ｄをスイッチング素子Ａの代わりに用い、不要な予備スイッチング素子Ｃには短絡処理を施してもよい。逆にスイッチング素子Ｂに異常がある場合には、上記と同様の断線処理を施した後に、予備スイッチング素子Ｃを用い、予備スイッチング素子Ｄには短絡処理を施すようにしてもよい。
【０１０１】
この実施形態では、Ｂ導電層１１３ｂが直線状に形成され、このＢ導電層１１３ｂに対してＡ導電層１１３ａ、Ｃ導電層１１３ｃ及びＧ導電層１１３ｇがいずれも被覆するように接合されている。したがって、Ｂ導電層１１３ｂの各接合部における延長方向はすべて同一であるため、Ａ導電層１１３ａ、Ｃ導電層１１３ｃ及びＧ導電層１１３ｇを形成する際に、当該延長方向に向けて傾斜した方向に成膜処理を行うことによって、Ｂ導電層１１３ｂにより形成された表面段差を良好に被覆することができる。
【０１０２】
［第６実施形態］
次に、図１４を参照して、本発明に係る第６実施形態について説明する。この実施形態においても、第１実施形態の構成要素と対応する部分には同一符号を付し、同様の部分についての説明は省略する。
【０１０３】
この実施形態は、Ａ導電層１１３ａ、Ｂ導電層１１３ｂ及びＣ導電層１１３ｃによってスイッチング手段Ａ及びＢを含む給電経路が構成される点で上記各実施形態と同様である。ただし、この実施形態においては、Ａ導電層１１３ａの電極配線１１２ａに接続されている端部とは反対側の端部が二股状に分岐されており、一方の分岐部にスイッチング素子Ａを構成する接合部が設けられ、他方の分岐部には電極配線１１２ａとの間に接続されたＨ導電層１１３ｈが接続されている。Ｈ導電層１１３ｈは第２金属で構成される。
【０１０４】
電極配線１１２ａとＨ導電層１１３ｈとは図示しない絶縁薄膜を介して接合して予備スイッチング素子Ｃを構成し、Ｈ導電層１１３ｈとＡ導電層１１３ａとは絶縁薄膜を介して接合して予備スイッチング素子Ｄを構成する。
【０１０５】
この実施形態では、例えば、スイッチング素子Ａ又はＢに異常がある場合には、Ａ導電層１１３ａの分岐していない部分１１３ａｘに断線処理を施す。これによって、Ｈ導電層１１３ｈにより構成されるバイパス経路が給電経路の一部として用いられることになる。そして、先の実施形態と同様に短絡処理を施すことにより、スイッチング素子Ａ及びＢの代わりに予備スイッチング素子Ｃ及びＤを用いる。また、スイッチング素子Ａに異常がある場合には、予備スイッチング素子Ｃをスイッチング素子Ａの代わりに用い、不要な予備スイッチング素子Ｄには短絡処理を施してもよい。逆にスイッチング素子Ｂに異常がある場合には、上記と同様の断線処理を施した後に、予備スイッチング素子Ｄを用い、予備スイッチング素子Ｃには短絡処理を施すようにしてもよい。
【０１０６】
この実施形態では、Ｂ導電層１１３ｂとＨ導電層１１３ｈとが平行に形成され、これらのＢ導電層１１３ｂ及びＨ導電層１１３ｈに対してＡ導電層１１３ａ及びＣ導電層１１３ｃがいずれも被覆するように接合されている。したがって、各接合部における下層（Ｂ導電層１１３ｂとＨ導電層１１３ｈ）の延長方向はすべて同一であるため、Ａ導電層１１３ａ及びＣ導電層１１３ｃを形成する際に、当該延長方向に向けて傾斜した方向に成膜処理を行うことによって、Ｂ導電層１１３ｂ及びＨ導電層１１３ｈによって形成された表面段差を良好に被覆することができる。
【０１０７】
［第７実施形態］
次に、図１５及び図１６を参照して、本発明に係る第７実施形態について説明する。この実施形態では、上記各実施形態と同様に、配線１１２ａに導電接続されたＡ導電層１１３ａ、スイッチング素子Ａを構成する接合部にてＡ導電層１１３ａに接合されたＢ導電層１１３ｂ、スイッチング素子Ｂを構成する接合部にてＢ導電層１１３ｂに接合されたＣ導電層１１３ｃによって給電経路が構成されている。Ｃ導電層１１３ｃは画素電極１１２Ｐに導電接続されている。
【０１０８】
この実施形態では、図１５に示すように、配線１１２ａに導電接続されたＤ導電層１１３ｄと、このＤ導電層１１３ｄに対して予備スイッチング素子Ｃを構成する接合部にて接合したＥ導電層１１３ｅとが設けられている。このＥ導電層１１３ｅは、予備スイッチング素子Ｄを構成する接合部にてＡ導電層１１３ａに接合している。
【０１０９】
より具体的には、Ａ導電層１１３ａ、Ｃ導電層１１３ｃ及びＤ導電層１１３ｄはＣｒなどの第１金属で構成され、Ｂ導電層１１３ｂ及びＥ導電層１１３ｅはＴａなどの第２金属で構成される。Ｂ導電層１１３ｂ及びＥ導電層１１３ｅの表面には陽極酸化膜などの絶縁薄膜が形成され、この絶縁薄膜が上記接合部に介在している。
【０１１０】
また、平面パターンとしては、上層のＡ導電層１１３ａとＤ導電層１１３ｄが互いに平行に形成され、下層のＢ導電層１１３ｂとＥ導電層１１３ｅが互いに平行に形成されている。したがって、上記各実施形態と同様に上層を下層上に成膜する時に、被覆性を向上させることが可能になる。また、これらの各導電層はそれぞれ帯状に構成されている。より具体的には、Ａ導電層１１３ａ及びＤ導電層１１３ｄは配線１１２ａの延長方向と直交する方向に伸びる帯状に形成され、Ｂ導電層１１３ｂ及びＥ導電層１１３ｅは配線１１２ａの延長方向と平行な方向に伸びる帯状に形成されている。
【０１１１】
この実施形態においてスイッチング素子Ａ又はＢに異常がある場合には、図１６に示すように、Ａ導電層１１３ａの基部（すなわち、スイッチング素子Ａ及びＤが構成された両接合部よりも配線１１２ａ側の部分）１１３ａｘを断線させる。これによって、上記の給電経路の一部はＤ導電層１１３ｄ及びＥ導電層１１３ｅによって構成されるバイパス経路によって構成されるようになる。そして、例えば、スイッチング素子Ａ及びＢに必要に応じて短絡処理を施すことにより、これらの代わりに予備スイッチング素子Ｃ及びＤを用いることができるようにする。ここで、レーザ光を照射することにより短絡処理を施す場合には、上記と同様に各接合部の外側の角部（すなわち、Ａ導電層１１３ａ及びＢ導電層１１３ｂの端部側の角部、Ｂ導電層１１３ｂ及びＣ導電層１１３ｃの端部側の角部）１１３ａｙ，１１３ｃｙにレーザ光を照射するようにする。これによって各導電層の断線を防止できる。
【０１１２】
上記の修正処理を行うことによって、予備スイッチング素子Ｃ及びＤをスイッチング素子Ａ及びＤの代わりに用いることが可能になる。また、上記方法で修正を施すことによって、常に基部１１３ａｘ、角部１１３ａｙ，１１３ｃｙにレーザ光を照射すれば修復ができるため、スイッチング素子ＡとＢのいずれが破損していても、或いは、双方が破損していても、常に同一方法で確実に修復作業を行うことができる。
【０１１３】
なお、この実施形態においても、上記各実施形態と同様に、上記とは異なる態様で修正処理を行うことも可能である。
【０１１４】
［バイパス経路について］
上記各実施形態では、本発明を構成する幾つかの典型例について説明してきたが、本発明は上記のものに限定されるものではない。再び図９の等価回路図を参照して説明すると、本発明のバイパス経路は、予備スイッチング手段（上記予備スイッチング素子Ｃ及びＤ）を備えたものであり、図示の給電線（配線１１２ａ）から画素電極１１２Ｐに至る給電経路の一部に対して並列に接続されていればよい。当該一部は上記給電線のいずれの部分であっても構わない。
【０１１５】
上記一部にはスイッチング手段（スイッチング素子Ａ及びＢ）が含まれていないことが好ましい。すなわち、上記一部としては、給電線（配線１１２ａ）とスイッチング手段（スイッチング素子Ａ）とを接続する導電ライン、２つのスイッチング手段（スイッチング素子Ａ及びＢ）を接続する導電ライン、スイッチング手段（スイッチング素子Ｂ）と画素電極１１２Ｐとを接続する導電ラインなどが挙げられる。このようにすると、上記一部の電気抵抗はバイパス経路の電気抵抗より小さくなるため、バイパス経路には実質的に意味のある電圧（例えば、予備スイッチング手段の閾値を越える電圧）が印加されることがなくなることから、スイッチング手段が正常であるときにおけるバイパス経路による電気的影響を低減できる。また、この場合には、予備スイッチング手段はスイッチング手段と直列に接続されることになる。
【０１１６】
特に、バイパス経路と並列に構成される上記一部は、単なる導通ラインとして構成されていることが望ましい。この場合には、スイッチング手段が正常であるときに、バイパス経路に絶縁部を設けなくてもバイパス経路に印加される電圧を実質的に無くすことができるため、バイパス経路による電気的影響をほとんど無くすことができる。
【０１１７】
上記バイパス経路には複数の予備スイッチング手段が設けられる場合もある。この場合、一つのバイパス経路に複数の予備スイッチング手段が設けられることが望ましく、さらに、複数の予備スイッチング手段が直列に接続されることが効果的である。もっとも、複数のバイパス経路を設けてそれぞれに予備スイッチング手段を設けることも可能であり、バイパス経路において並列に複数の予備スイッチング手段を設けることも可能である。このように複数の予備スイッチング手段を設ける場合には、これらの予備スイッチング手段を適宜に選択して用いることもでき、また、複数の予備スイッチング手段を同時に用いることも可能である。特に、上記実施形態のように給電経路において極性の異なる２つのスイッチング手段を直列に接続した構造（いわゆるｂａｃｋ  ｔｏ  ｂａｃｋ構造）の場合には、極性の異なる２つの予備スイッチング手段を設けて、これらの２つの予備スイッチング手段を２つのスイッチング手段の異常の有無の状況に応じて適宜に用いることが可能になる。
【０１１８】
上記バイパス経路には、絶縁部Ｄが設けられていることが好ましい。これによってバイパス経路による電気的影響をさらに低減することができる。また、この絶縁部Ｄは、予備スイッチング手段（予備スイッチング素子Ｄ）としても用いることができる。絶縁部Ｄは、上記実施形態では開示しなかったが、スイッチング手段（スイッチング素子Ａ又はＢ）と並列にバイパス経路が接続されている場合には、バイパス経路による電気的影響を実質的になくすために必要な構成となる。この場合、スイッチング手段に異常があり、バイパス経路を用いる際には、絶縁部Ｄは短絡処理される。
【０１１９】
なお、上記各実施形態では、給電経路中に２つのスイッチング手段が直列に接続されている場合について説明してきたが、給電経路中に単一のスイッチング手段のみが設けられている場合にも同様に適用できる。
【０１２０】
［電子機器］
最後に、図１９及び図２０を参照して、本発明に係る電子機器の実施形態について説明する。この実施形態では、上記電気光学装置（液晶装置１００）を表示手段として備えた電子機器について説明する。図１９は、本実施形態の電子機器における液晶装置１００に対する制御系（表示制御系）の全体構成を示す概略構成図である。ここに示す電子機器は、表示情報出力源１９１と、表示情報処理回路１９２と、電源回路１９３と、タイミングジェネレータ１９４とを含む表示制御回路１９０を有する。また、上記と同様の液晶装置１００には、上述の構成を有する液晶パネル１００Ａを駆動する駆動回路１００Ｂが設けられている。この駆動回路１００Ｂは、上記のように液晶パネル１００Ａに直接実装されている電子部品（半導体ＩＣチップ）１３２，１３３で構成される。ただし、駆動回路１００Ｂは、上記のような態様の他に、パネル表面上に形成された回路パターン、或いは、液晶パネルに導電接続された回路基板に実装された半導体ＩＣチップ若しくは回路パターンなどによっても構成することができる。
【０１２１】
表示情報出力源１９１は、ＲＯＭ（Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ）やＲＡＭ（Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等からなるメモリと、磁気記録ディスクや光記録ディスク等からなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ１９４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号等の形で表示情報を表示情報処理回路１９２に供給するように構成されている。
【０１２２】
表示情報処理回路１９２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫと共に駆動回路１００Ｂへ供給する。駆動回路１００Ｂは、走査線駆動回路、信号線駆動回路及び検査回路を含む。また、電源回路１９３は、上述の各構成要素にそれぞれ所定の電圧を供給する。
【０１２３】
図２０は、本発明に係る電子機器の一実施形態である携帯電話の外観を示す。この電子機器１０００は、操作部１００１と、表示部１００２とを有し、表示部１００２の内部に回路基板１１００が配置されている。回路基板１１００上には上記の液晶装置１００が実装されている。そして、表示部１００２の表面において上記液晶パネル１００Ａを視認できるように構成されている。
【０１２４】
本実施形態の液晶装置１００は、上記のように透過表示と反射表示とを状況に応じて切り替えて実施することが可能であるため、上記のような携帯型の電子機器に搭載される場合に特に有効である。
【図面の簡単な説明】
【図１】実施形態の液晶装置の全体構成を示す概略分解斜視図。
【図２】実施形態の液晶装置の概略平面透視図。
【図３】第１実施形態の第１基板の表示領域の構造を示す拡大部分平面図。
【図４】第１実施形態の表示領域の構造を示す拡大部分断面図。
【図５】第１実施形態の第１基板の画素内の細部構造を示す拡大部分平面図。
【図６】修正後の画素内の細部構造を示す拡大部分平面図。
【図７】図５のＸ−Ａ線に沿った断面図（ａ）及びＸ−Ｂ線に沿った断面図（ｂ）。
【図８】図６のＸ−Ａ線に沿った断面図（ａ）及びＸ−Ｂ線に沿った断面図（ｂ）。
【図９】第１実施形態の画素の等価回路図。
【図１０】第２実施形態の画素内の細部構造を示す拡大部分平面図。
【図１１】第３実施形態の画素内の細部構造を示す拡大部分平面図。
【図１２】第４実施形態の画素内の細部構造を示す拡大部分平面図。
【図１３】第５実施形態の画素内の細部構造を示す拡大部分平面図。
【図１４】第６実施形態の画素内の細部構造を示す拡大部分平面図。
【図１５】第７実施形態の画素内の細部構造を示す拡大部分平面図。
【図１６】第７実施形態の修正後の構造を示す拡大部分平面図。
【図１７】従来の画素内の細部構造を示す拡大部分平面図。
【図１８】ＴＦＤ素子のＩＶ特性を示すグラフ。
【図１９】電子機器に搭載された電気光学装置及びその制御手段を示す概略構成図。
【図２０】電子機器の一例を示す概略斜視図。
【符号の説明】
１００…液晶装置、１１０…第１基板、１１２ａ…配線、１１２Ｐ…画素電極、１１３…スイッチング部、１１３ａ…Ａ導電層、１１３ｂ…Ｂ導電層、１１３ｃ…Ｃ導電層、１１３ｄ…Ｄ導電層、１１３ｅ…Ｅ導電層、１１３ｆ…Ｆ導電層、１１３ｇ…Ｇ導電層、１１３ｈ…Ｈ導電層、Ａ，Ｂ…スイッチング素子、Ｃ，Ｄ…予備スイッチング素子、１２０…第２基板、１２１…基板、１２３…反射層、１２３ａ…開口部、１２４Ｒ，１２４Ｇ，１２４Ｂ…着色層、１２４Ｔ…遮光層、１２５，１２６…保護膜、１２７…透明電極、１２７ａｐ…接続パッド部、１３１…シール材、１３２，１３３…電子部品、１３５…液晶層
【図１】
2005003985.tif 000003
【図２】
2005003985.tif 000004
【図３】
2005003985.tif 000005
【図４】
2005003985.tif 000006
【図５】
2005003985.tif 000007
【図６】
2005003985.tif 000008
【図７】
2005003985.tif 000009
【図８】
2005003985.tif 000010
【図９】
2005003985.tif 000011
【図１０】
2005003985.tif 000012
【図１１】
2005003985.tif 000013
【図１２】
2005003985.tif 000014
【図１３】
2005003985.tif 000015
【図１４】
2005003985.tif 000016
【図１５】
2005003985.tif 000017
【図１６】
2005003985.tif 000018
【図１７】
2005003985.tif 000019
【図１８】
2005003985.tif 000020
【図１９】
2005003985.tif 000021
【図２０】
2005003985.tif 000022