(57)【要約】【課題】  温度変化に依存することなく定電流を発生し得る定電流回路を提供する。【解決手段】  電界効果トランジスタのゲート−ソース間電圧ＶGSに対するドレイン電流ＩD のＩD −ＶGS特性において、温度パラメータＴ1 〜Ｔ3 によって異なるＩD −ＶGS特性カーブの交点に対応するゲート−ソース間電圧ＶGS’をバイアス電圧として分圧回路により設定し、ほぼ同一の温度係数を有するとともに互いに熱伝達可能な分圧抵抗により分圧回路を構成する。これにより、当該電界効果トランジスタの温度やその周囲温度が変化しても、当該バイアス電圧は、このような温度変化の影響を受けることなく変化しない。したがって、当該バイアス電圧により、電界効果トランジスタのドレインに接続される負荷に対しドレイン−ソース間電圧ＶDSの変動にかかわらず負荷に一定のドレイン電流ＩD を供給可能にするので、温度変化に依存することなく定電流を発生させることができる。【選択図】  図３
2005275701.tif 000002
【特許請求の範囲】
【請求項１】
電界効果トランジスタのドレインに接続される負荷に対しドレイン−ソース間電圧ＶDSの変動にかかわらず前記負荷に一定のドレイン電流ＩD を供給可能にする、前記電界効果トランジスタのバイアス電圧が設定される定電流回路であって、
前記電界効果トランジスタのゲート−ソース間電圧ＶGSに対するドレイン電流ＩD のＩD −ＶGS特性において、任意の第１温度におけるＩD −ＶGS特性カーブと前記第１温度とは異なる任意の第２温度におけるＩD −ＶGS特性カーブとの交点に対応するゲート−ソース間電圧ＶGS’を前記バイアス電圧に設定するバイアス回路と、
ほぼ同一の温度係数を有するとともに互いに熱伝達可能に前記バイアス回路を構成する複数の半導体抵抗と、
を備えることを特徴とする定電流回路。
【請求項２】
前記複数の半導体抵抗は、前記バイアス電圧を発生させる分圧回路を構成することを特徴とする請求項１記載の定電流回路。
【請求項３】
前記複数の半導体抵抗は、前記バイアス電圧を発生させるＤ／Ａ変換回路を構成することを特徴とする請求項１記載の定電流回路。
【請求項４】
前記バイアス電圧は、バンドギャップ定電圧源により供給される電圧に基づいて設定されることを特徴とする請求項１〜３のいずれか一項に記載の定電流回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電界効果トランジスタを用いた定電流回路に関するものである。
【背景技術】
【０００２】
電界効果トランジスタを用いた定電流回路として、例えば、下記特許文献１に開示される「定電流発生回路、定電圧発生回路、定電圧定電流発生回路および増幅回路」が挙げられる。この特許文献１に開示される定電流発生回路(10)では、飽和領域で動作するようにバイアスが設定されたトランジスタ(13)のゲート−ソース間電圧により抵抗(18)の両端電圧Ｖａを一義的に定めるとともにこの抵抗(18)に温度係数の小さい２層ポリＳｉ（多結晶シリコン）を用いている。これにより、当該回路を構成するトランジスタ(13)等に温度変化や製造プロセス上のばらつき等が存在しても、この抵抗(18)に流れる電流Ｉｒを一定にすることができるとしている（特許文献１；段落番号００６７〜００７１、図１参照）。
【特許文献１】特開２００２−１３２３６０号公報（第２頁〜第１２頁、図１〜７）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、このような特許文献１の開示技術によると、定電流発生回路(10)を構成するトランジスタ(13)のバイアス点は抵抗(18)により決定されているものと考えられ（特許文献１；図１参照）、この抵抗(18)の温度係数は小さいことが前提となっている。このため、かかる温度係数の小さい抵抗(18)を実現するため、例えば、半導体の製造プロセスにおいて当該抵抗(18)を形成する部分の不純物濃度を調整する等の別工程が必要となる。そのため、このような温度係数の小さい抵抗を搭載しない一般的なMOS IC製造プロセスでは当該抵抗(18)を形成できないことから、当該一般的なMOS ICでは、特許文献１に開示されるような定電流発生回路を実現し難いという技術的な課題がある。
【０００４】
本発明は、上述した課題を解決するためになされたものであり、その目的とするところは、温度変化に依存することなく定電流を発生し得る定電流回路を提供することにある。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、特許請求の範囲に記載の請求項１記載の手段を採用する。この手段によると、バイアス回路により、電界効果トランジスタのゲート−ソース間電圧ＶGSに対するドレイン電流ＩD のＩD −ＶGS特性において、任意の第１温度におけるＩD −ＶGS特性カーブと第１温度とは異なる任意の第２温度におけるＩD −ＶGS特性カーブとの交点に対応するゲート−ソース間電圧ＶGS’をバイアス電圧に設定し、このバイアス回路を、ほぼ同一の温度係数を有するとともに互いに熱伝達可能な複数の半導体抵抗により構成する。これにより、任意の第１温度におけるＩD −ＶGS特性カーブと任意の第２温度におけるＩD −ＶGS特性カーブとの交点に対応するゲート−ソース間電圧ＶGS’を当該バイアス回路のバイアス電圧とし、当該バイアス回路を、ほぼ同一の温度係数を有するとともに互いに熱伝達可能な複数の半導体抵抗により構成したので、当該電界効果トランジスタの温度やその周囲温度が変化しても、バイアス電圧は、このような温度変化の影響を受けることなく変化しない。
【０００６】
特許請求の範囲に記載の請求項２記載の手段を採用することによって、複数の半導体抵抗は、バイアス電圧を発生させる分圧回路を構成することから、２つの半導体抵抗により当該バイアス回路を構成することができる。これにより、例えば、当該分圧回路を構成する２つの半導体抵抗を同一の半導体基板の近接した位置関係で構成することによって、ほぼ同一の温度係数を有するとともに互いに熱伝達可能な複数の半導体抵抗を比較的容易に構成することができる。
【０００７】
特許請求の範囲に記載の請求項３記載の手段を採用することによって、複数の半導体抵抗は、バイアス電圧を発生させるＤ／Ａ変換回路を構成するから、ディジタル値によりバイアス電圧を設定することができる。これにより、電界効果トランジスタの特性上のバラツキによる当該交点に対応するゲート−ソース間電圧ＶGS’のずれや、複数の半導体抵抗の値のバラツキ等を吸収することができるので、バイアス電圧の設定精度を向上させることができる。
【０００８】
特許請求の範囲に記載の請求項４記載の手段を採用することによって、バイアス電圧は、バンドギャップ定電圧源により供給される電圧に基づいて設定されることから、設定精度の高い電圧に基づいてバイアス電圧を設定することができる。これにより、バイアス電圧の設定精度も向上できるので、より確実に温度依存性を排除することができる。
【発明の効果】
【０００９】
請求項１の発明では、任意の第１温度におけるＩD −ＶGS特性カーブと任意の第２温度におけるＩD −ＶGS特性カーブとの交点に対応するゲート−ソース間電圧ＶGS’を当該バイアス回路のバイアス電圧とし、当該バイアス回路を、ほぼ同一の温度係数を有するとともに互いに熱伝達可能な複数の半導体抵抗により構成したので、当該電界効果トランジスタの温度やその周囲温度が変化しても、バイアス電圧は、このような温度変化の影響を受けることなく変化しない。したがって、このようなバイアス電圧により、電界効果トランジスタのドレインに接続される負荷に対しドレイン−ソース間電圧ＶDSの変動にかかわらず負荷に一定のドレイン電流ＩD を供給可能にするので、温度変化に依存することなく定電流を発生させることができる。
【００１０】
請求項２の発明では、例えば、当該分圧回路を構成する２つの半導体抵抗を同一の半導体基板の近接した位置関係で構成することによって、ほぼ同一の温度係数を有するとともに互いに熱伝達可能な複数の半導体抵抗を比較的容易に構成することができる。したがって、比較的容易に温度変化に依存することなく定電流を発生させることができる。
【００１１】
請求項３の発明では、電界効果トランジスタの特性上のバラツキによる当該交点に対応するゲート−ソース間電圧ＶGS’のずれや、複数の半導体抵抗の値のバラツキ等を吸収することができるので、バイアス電圧の設定精度を向上させることができる。したがって、温度変化に依存することのない定電流をより確実に発生させることができる。
【００１２】
請求項４の発明では、バイアス電圧の設定精度も向上できるので、より確実に温度依存性を排除することができる。したがって、温度変化に依存することのない定電流を一層確実に発生させることができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の定電流回路の実施形態について図を参照して説明する。本実施形態では、本発明の定電流回路を適用してセンサ素子（負荷）に定電流を供給する回路例（以下「本定電流回路」という。）を図１〜８に基づいて説明する。まず、本定電流回路の構成を図１および図２を参照して説明する。なお、図１(A) には、本定電流回路の回路図、図１(B) には、図１(A) に示す回路の電界効果トランジスタをｐチャネルのものに代えて構成した場合の回路例、がそれぞれ図示されている。また、図２には、本定電流回路により定電流を供給される負荷の回路図が図示されている。
【００１４】
図１(A) に示すように、本定電流回路は、主に、電界効果トランジスタＱ１と、この電界効果トランジスタＱ１のバイアス電圧を決定する分圧回路２０とから構成されており、負荷５０に対し一定の電流を供給可能に構成されている。この電界効果トランジスタＱ１は、ｎチャネル型のMOS FET で、ドレインに負荷５０、ソースにアース（基準電位）、ゲートに分圧回路２０、がそれぞれ接続されている。なお、この分圧回路２０は、特許請求の範囲に記載の「バイアス回路」に相当し得るものである。
【００１５】
分圧回路２０は、直列に接続された２つの分圧抵抗Ｒ１、Ｒ２からなり、電源電圧Ｖcc2 の供給される端子とアース（基準電位）との間に接続されるとともに両分圧抵抗Ｒ１、Ｒ２の接続点Ｎから両抵抗Ｒ１、Ｒ２の抵抗比によって分割される電圧（＝Ｖcc2 ×Ｒ２／（Ｒ１＋Ｒ２））、つまり分圧を出力可能に構成されている。本実施形態では、分圧回路２０の出力（接続点Ｎ）は電界効果トランジスタＱ１のゲートに接続されている。これにより、当該接続点Ｎに発生する電源電圧Ｖcc2 の分圧をバイアス電圧（ＶGS’）として電界効果トランジスタＱ１のゲートに印加可能にしている。
【００１６】
このような分圧回路２０を構成する分圧抵抗Ｒ１、Ｒ２には、例えば、ｐ型またはｎ型の拡散抵抗や、多結晶シリコン(poly-Si）抵抗等の半導体抵抗が用いられており、ＭＯＳ等の半導体製造プロセスによって半導体基板に形成されている。そして本実施形態では、これらの分圧抵抗Ｒ１、Ｒ２は、同一の半導体基板の近接した位置関係に構成されている。これにより、半導体製造プロセスにおいてドーピングされる不純物濃度等を両抵抗Ｒ１、Ｒ２でほぼ同様にすることが可能になるので、これらの温度係数をほぼ同一に設定できる。また両抵抗Ｒ１、Ｒ２が近接して位置することにより、両抵抗Ｒ１、Ｒ２を互いに熱伝達可能な関係にすることもできる。
【００１７】
このため、これらの分圧抵抗Ｒ１、Ｒ２の温度環境はほぼ同じになり、また両抵抗Ｒ１、Ｒ２の温度係数もほぼ同一になるので、これらの周囲温度が変化しても、ほぼ同様に両者の抵抗値を変動させることが可能となる。つまり、これらの分圧抵抗Ｒ１、Ｒ２から構成される分圧回路２０は、両抵抗Ｒ１、Ｒ２自体には温度依存性があっても、それらが相殺されるように半導体基板に構成されているので、その分圧である出力電圧を温度変化に依存しないようにすることができる。
【００１８】
なお、負荷５０は、電源電圧Ｖcc1 が供給される端子と電界効果トランジスタＱ１のドレインとの間に接続されている。本実施形態の場合、例えば、図２に示すように、ピエゾ抵抗素子からなる抵抗体Ｒ51、Ｒ52、Ｒ53、Ｒ54をブリッジ状に回路を構成した加速度センサ、圧力センサ、ストレンゲージ等の物理量センサを当該負荷５０にしている。そして、負荷５０の端子Ｊを電源電圧Ｖcc1 に、また端子Ｋを電界効果トランジスタＱ１のドレインに、それぞれ接続することで、抵抗体Ｒ51、Ｒ52、Ｒ53、Ｒ54からなるブリッジ回路に、次に説明するように一定となるドレイン電流ＩD を供給可能に構成している。これにより、検出対象となる加速度や圧力等の入力により変動する当該ブリッジ回路のインピーダンス変化量を、負荷５０の端子Ｌ、Ｍからのセンサ信号（電圧）として出力可能にしている。
【００１９】
ここで、分圧回路２０により設定される電界効果トランジスタＱ１のバイアス電圧について図３を参照して説明する。なお、図３(A) には、電界効果トランジスタＱ１のドレイン−ソース間電圧ＶDSに対するドレイン電流ＩD のＩD −ＶDS特性の例、図３(B) には、電界効果トランジスタＱ１のゲート−ソース間電圧ＶGSに対するドレイン電流ＩD のＩD −ＶGS特性の例、がそれぞれ図示されている。
【００２０】
まず、図１(A) に示すように接続された電界効果トランジスタＱ１のドレイン電流ＩDが一定に保たれる前提条件として、図３(A) に示すＩD −ＶDS特性におけるドレイン電流ＩD のフラットな領域（飽和領域）を用いることが必要となる。そのため、負荷５０に印加される電圧Ｖcc1 と負荷５０のインピーダンスＺLとに基づいて、このようなフラットな領域でドレイン電流ＩD が流れるようにドレイン−ソース間電圧ＶDSを設定する（ＶDS＝Ｖcc1 −ＺL ×ＩD ）。
【００２１】
そして、次に図３(B) に示すように、例えば、低温Ｔ1 、常温Ｔ2 、高温Ｔ3 といった３つの異なる温度（例えばＴ1 ：−３０℃、Ｔ2 ：＋２５℃、Ｔ3 ：＋１００℃）をパラメータとしたＩD −ＶGS特性を測定し、それぞれのＩD −ＶGS特性カーブが交わる点（交点）αに対応するゲート−ソース間電圧ＶGS’を求め、これをバイアス電圧とする。これにより、例えば、図３(A) に示す点線によるＩD −ＶDS特性カーブが得られるが、このバイアス電圧ＶGS’は温度が変化しても変動しないため（図３(B) 参照）、これによるドレイン電流ＩD も温度変化による電圧変動が生じない（図３(A) 参照）。
【００２２】
即ち、図３(B) に示すように、交点αに対応する電圧ＶGS’以外の電圧をゲート−ソース間電圧に設定した場合には、電界効果トランジスタＱ１自体やその周囲の温度が変化すると、温度パラメータＴ1 〜Ｔ3 により異なるＩD −ＶGS特性カーブに従ってドレイン電流ＩD が変動する。つまり、図３(A) においては、ドレイン−ソース間電圧ＶDSが変動しても一定のドレイン電流ＩD となるフラットな領域は、ＶGS’以外の電圧では温度パラメータＴ1 〜Ｔ3 の変化によって上下動するように変動する。即ち、温度変化に伴いドレイン電流ＩD も変動してしまう。
【００２３】
これに対し、本実施形態のように、３点の温度パラメータＴ1 、Ｔ2 、Ｔ3 により得られる３本のＩD −ＶGS特性カーブの交点αに対応するゲート−ソース間電圧ＶGS’を電界効果トランジスタＱ１のバイアス電圧に設定する。これにより、たとえ電界効果トランジスタＱ１の周囲温度等がＴ1 〜Ｔ3 の間を変化しても、この交点αを中心軸にＩD −ＶGS特性カーブの傾きが増減するに留まるので、この交点α自体は変動せずこの点に対応したゲート−ソース間電圧ＶGS’は変動しない。したがって、このようなゲート−ソース間電圧ＶGS’を前述した分圧回路２０によりバイアス電圧に設定した場合には、電界効果トランジスタＱ１の周囲温度等の変化にかかわらず、図３(A) に示すＩD −ＶDS特性に従いフラットな領域でドレイン電流ＩD を得ることが可能となる。つまり、温度依存性のない定電流回路を実現できる。
【００２４】
なお、本実施形態では、低温Ｔ1 、常温Ｔ2 、高温Ｔ3 といった３つの異なる温度について３本のＩD −ＶGS特性カーブをとり、これらの交点αを決定したが、例えば、「低温Ｔ1 と常温Ｔ2 」、「常温Ｔ2 と高温Ｔ3 」、「低温Ｔ1 と高温Ｔ3 」というような各温度の組合せによって、任意の第１温度におけるＩD −ＶGS特性カーブとこの第１温度とは異なる任意の第２温度におけるＩD −ＶGS特性カーブとから当該交点αを決定しても良い。これにより、少ない測定データから当該交点αに対するゲート−ソース間電圧ＶGS’を求めることができる。
【００２５】
また、図１(A) を参照して説明した本定電流回路の例では、電界効果トランジスタとして、ｎチャネル型のMOS FET である電界効果トランジスタＱ１を用いて構成したが、例えば、図１(B) に示すように、ｐチャネル型のMOS FET を用いて定電流回路を構成しても良い。即ち、ｐチャネル型のMOS FET である電界効果トランジスタＱ２を用いた場合には、電源電圧Ｖcc1 の供給される端子に電界効果トランジスタＱ２のソースが接続され、電界効果トランジスタＱ２のドレインとアース（基準電位）との間に負荷５０が接続されているほかは、前述した図１(A) に示すものと実質的に同一に構成され、図１(A) のものと同様に温度依存性のない定電流回路を実現できる。
【００２６】
このように本定電流回路によると、図３(B) に示すように、電界効果トランジスタＱ１、Ｑ２のゲート−ソース間電圧ＶGSに対するドレイン電流ＩD のＩD −ＶGS特性において、例えば、温度パラメータＴ1 〜Ｔ3 によって異なるＩD −ＶGS特性カーブの交点に対応するゲート−ソース間電圧ＶGS’をバイアス電圧として分圧回路２０により設定し、ほぼ同一の温度係数を有するとともに互いに熱伝達可能な分圧抵抗Ｒ１、Ｒ２により分圧回路２０を構成する。これにより、当該電界効果トランジスタＱ１、Ｑ２の温度やその周囲温度が変化しても、当該バイアス電圧は、このような温度変化の影響を受けることなく変化しない。したがって、このようなバイアス電圧により、電界効果トランジスタＱ１、Ｑ２のドレインに接続される負荷５０に対しドレイン−ソース間電圧ＶDSの変動にかかわらず負荷５０に一定のドレイン電流ＩD を供給可能にするので、温度変化に依存することなく定電流を発生させることができる。
【００２７】
また、図１に示す定電流回路の例では、分圧回路２０に供給する電源電圧Ｖcc2 を負荷５０に供給する電源電圧Ｖcc1 と分けたが、これらを同一の電源から供給するように構成しても良い。さらに、図４(A) や図４(B) に示すように、両電源を同一の電源電圧Ｖcc1 にしながらも、分圧回路２０にはバンドギャップ定電圧源３０を介して供給される基準電圧Ｖref を印加する構成を採っても良い。
【００２８】
即ち、図４(A) に示すように、図１(A) に示す回路のＶcc2 に代えてバンドギャップ定電圧源３０を用いて構成したり、図４(B) に示すように、図４(A) に示す回路の電界効果トランジスタをｐチャネルのものに代えて構成する。これにより、分圧回路２０によるバイアス電圧は、バンドギャップ定電圧源３０により供給される高精度の基準電圧Ｖref に基づいて設定されることから、当該バイアス電圧の設定精度を向上することができる。したがって、図３を参照して説明したゲート−ソース間電圧ＶGS’を高い精度で設定できるので、より確実に温度依存性を排除することが可能となり、温度変化に依存することのない定電流を一層確実に発生させることができる。
【００２９】
ここで、本実施形態に係る定電流回路の他の構成例として、分圧回路２０に代えてＤ／Ａ変換回路４０をバイアス回路としたものを図５〜図８に基づいて説明する。なお、図５および図６には、Ｄ／Ａ変換回路４０をバイアス回路とした場合の各回路図、図７にはそのＤ／Ａ変換回路４０の回路図、図８にはＤ／Ａ変換回路４０を構成する切替スイッチSWn の回路図、がそれぞれ図示されている。
【００３０】
図５(A) および５(B) に示すように、バイアス回路に相当するＤ／Ａ変換回路４０は、電源電圧Ｖcc2 の供給される端子から入力される電圧を、ディジタル値として入力される電圧設定データに基づいて降圧させて該当電圧を出力するもので、その出力は電界効果トランジスタＱ１、Ｑ２のゲートに接続されている。これにより、入力される電圧設定データに従ったバイアス電圧を電界効果トランジスタＱ１、Ｑ２に与えることができるので、電界効果トランジスタＱ１、Ｑ２に個々に固有の動作特性上のバラツキが存在しても、このバラツキに対応したバイアス電圧を設定することが可能となる。
【００３１】
即ち、図１および図４に示した定電流回路を構成する電界効果トランジスタＱ１、Ｑ２それぞれ個々に固有の動作特性上のバラツキが存在する一方で、分圧回路２０を構成する分圧抵抗Ｒ１、Ｒ２にも抵抗値等にある程度のバラツキが存在する。そのため、このような定電流回路では、実装される電界効果トランジスタＱ１、Ｑ２ごとの温度特性（図３(B) 参照）による交点αに合わせて分圧回路２０の分圧抵抗Ｒ１、Ｒ２の値を微調整し適切なバイアス電圧を設定する必要が生じる。ところが、分圧回路２０を構成する分圧抵抗Ｒ１、Ｒ２自体にも抵抗値に誤差を含むため、当該バイアス電圧を高精度に設定することは容易ではない。
【００３２】
そこで、図５および図６に示す構成例のように、バイアス回路をＤ／Ａ変換回路４０により構成することで、電界効果トランジスタＱ１、Ｑ２の特性上のバラツキによる交点αに対応するゲート−ソース間電圧ＶGS’のずれや、分圧回路２０を構成する分圧抵抗Ｒ１、Ｒ２の値のバラツキ等を吸収することができるので、バイアス電圧の設定精度を向上させることができる。したがって、温度変化に依存することのない定電流をより確実に発生させることができる。
【００３３】
さらに、図６(A) および図６(B) に示すように、負荷５０に供給される電源電圧Ｖcc1 とＤ／Ａ変換回路４０に供給される電源電圧Ｖcc2 とを分けることなく、電源電圧をＶcc1 の一つにまとめ、Ｄ／Ａ変換回路４０にはバンドギャップ定電圧源３０を介して供給される基準電圧Ｖref を印加するように構成しても良い。なお、図６(B) に示す回路例は、図６(A) に示す回路の電界効果トランジスタＱ１をｐチャネルの電界効果トランジスタＱ２に代えて構成したものである。
【００３４】
これにより、入力される電圧設定データに従ったバイアス電圧が、バンドギャップ定電圧源３０により供給される高精度の基準電圧Ｖref に基づいてＤ／Ａ変換回路４０から出力されるので、当該バイアス電圧の設定精度をより向上させることが可能となる。したがって、図３を参照して説明したゲート−ソース間電圧ＶGS’を高い精度で設定できるので、さらに確実に温度依存性を排除することが可能となり、温度変化に依存することのない定電流をより一層確実に発生させることができる。
【００３５】
なお、このＤ／Ａ変換回路４０は、例えば、Ｒ−２Ｒラダー型に構成されており、その回路例は図７に示されている。本実施形態では、入力電圧となる電源電圧Ｖcc1 を、８ビット構成のディジタルデータ（Ｄ０〜Ｄ７）により表現される値に従って降圧し出力し得るように、１ビット当たりを抵抗Ｒａ、Ｒｂ、Ｒｃおよび切替スイッチSWn （ｎは０〜７、回路構成は図８参照のこと）により構成しこれを８ビットについてラダー接続している。この抵抗Ｒａ、Ｒｂ、Ｒｃは、全て同一の抵抗値（Ｒ）に設定されており、出力に対して直列に抵抗Ｒａ、Ｒｂが接続され（２Ｒ）、出力に対して並列に抵抗Ｒｃがラダー接続されることから、一般に「Ｒ−２Ｒラダー型」と称されている。
【００３６】
また、Ｄ／Ａ変換回路４０を構成する抵抗Ｒａ〜Ｒｄは、前述した分圧抵抗Ｒ１、Ｒ２と同様に、同一の半導体基板の近接した位置関係に構成されている。これにより、半導体製造プロセスにおいてドーピングされる不純物濃度等をこれらの抵抗Ｒａ〜Ｒｄでほぼ同様にすることが可能になるので、これらの温度係数をほぼ同一に設定できる。またこれらの抵抗Ｒａ〜Ｒｄが近接して位置することにより、互いに熱伝達可能な関係にすることもできる。そのため、Ｄ／Ａ変換回路４０を構成する抵抗Ｒａ〜Ｒｄの温度環境はほぼ同じになり、またこれらの温度係数もほぼ同一になるので、Ｄ／Ａ変換回路４０の周囲温度が変化しても、ほぼ同様にこれらの抵抗値を変動させることが可能となる。つまり、本実施形態によるＤ／Ａ変換回路４０では、それを構成する抵抗Ｒａ〜Ｒｄ自体には温度依存性があっても、これらが相殺されるように半導体基板に形成し、その出力電圧が温度変化に依存しないように構成している。
【００３７】
なお、本実施形態では、負荷５０として、抵抗体によりブリッジ回路を構成する物理量センサを例示したが、外部から定電流の供給を必要とするものであれば、例えば、定電流を入力して所定抵抗等の両端に基準電圧を発生させる回路等のあらゆる電子回路や、電子部品としの抵抗そのものも負荷の対象とすることができる。
【図面の簡単な説明】
【００３８】
【図１】図１(A) は、本発明の一実施形態に係る定電流回路の構成例を示す回路図、図１(B) は、図１(A) に示す回路の電界効果トランジスタをｐチャネルのものに代えて構成した場合の回路例である。
【図２】本定電流回路により定電流を供給される負荷の構成例を示す回路図である。
【図３】図３(A) は、本実施形態に係る定電流回路を構成する電界効果トランジスタのドレイン−ソース間電圧ＶDSに対するドレイン電流ＩD のＩD −ＶDS特性の例、図３(B) は、同トランジスタのゲート−ソース間電圧ＶGSに対するドレイン電流ＩD のＩD −ＶGS特性の例、をそれぞれ示す特性図である。
【図４】本実施形態に係る定電流回路の他の構成例を示す回路図で、図４(A) は図１(A) に示す回路のＶcc2 に代えてバンドギャップ定電圧源を用いて構成した回路例、図４(B) は図４(A) に示す回路の電界効果トランジスタをｐチャネルのものに代えて構成した場合の回路例である。
【図５】本実施形態に係る定電流回路の他の構成例を示す回路図で、図５(A) は図１(A) に示す回路の分圧回路に代えてＤ／Ａ変換回路を用いて構成した回路例、図５(B) は図５(A) に示す回路の電界効果トランジスタをｐチャネルのものに代えて構成した場合の回路例である。
【図６】本実施形態に係る定電流回路の他の構成例を示す回路図で、図６(A) は図５(A) に示す回路のＶcc2 に代えてバンドギャップ定電圧源を用いて構成した回路例、図６(B) は図６(A) に示す回路の電界効果トランジスタをｐチャネルのものに代えて構成した場合の回路例である。
【図７】図５および図６に示すＤ／Ａ変換回路の構成例を示す回路図である。
【図８】図７に示す切替スイッチの構成例を示す回路図である。
【符号の説明】
【００３９】
２０…分圧回路（バイアス回路）
３０…バンドギャップ定電圧源
４０…Ｄ／Ａ変換回路（バイアス回路）
５０…負荷
Ｑ１、Ｑ２…電界効果トランジスタ
Ｒ１、Ｒ２…分圧抵抗（半導体抵抗）
Ｒａ、Ｒｂ、Ｒｃ、Ｒｄ…ラダー抵抗（半導体抵抗）
Ｔ1 …低温（第１温度、第２温度）
Ｔ2 …常温（第１温度、第２温度）
Ｔ3 …高温（第１温度、第２温度）
ＩD …ドレイン電流
ＶDS…ドレイン−ソース間電圧
ＶGS…ゲート−ソース間電圧
ＶGS’…ゲート−ソース間電圧（交点に対応するゲート−ソース間電圧）
Ｖcc1 、Ｖcc2 …電源電圧
α…交点
【図１】
2005275701.tif 000003
【図２】
2005275701.tif 000004
【図３】
2005275701.tif 000005
【図４】
2005275701.tif 000006
【図５】
2005275701.tif 000007
【図６】
2005275701.tif 000008
【図７】
2005275701.tif 000009
【図８】
2005275701.tif 000010