(57)【要約】  【課題】電圧の異なる２つの電源が供給される機器において、２電源のうち１電源のみ供給されなかった場合、機器側に本来あるべき電源が供給されないことにより、逆耐圧がかかってＩＣが破壊されることを防止すること。  【解決手段】１２Ｖと５Ｖの電源が供給される機器において、１２Ｖ電源のみ供給されなかった場合、１２Ｖ電源で制御するスイッチ回路ＦＥＴ３を制御して、入力されている５Ｖ電源の機器側１３への供給を停止させる。また、５Ｖ電源のみ供給されなかった場合、５Ｖ電源で制御するスイッチ回路ＦＥＴ９を制御して、入力されている１２Ｖ電源の機器側１４への供給を停止させる。このように入力電源同士にて、お互いにゲートをかけることにより、一つの電源供給が遮断された場合も全ての電源を同時に遮断できる構成とした。  【選択図】    図１ 
2005204456.tif 000002
【特許請求の範囲】
【請求項１】
複数の電源が供給される機器において、少なくとも１つの電源供給が遮断された場合に、全ての電源を同時に遮断する電源制御回路を備える電子機器。
【請求項２】
複数の電源が供給される機器において、少なくとも１つの電源供給が遮断された場合に、遮断された情報を用いて他の電源供給を遮断することにより、全ての電源を同時に遮断する電源制御回路を備える電子機器。
【請求項３】
前記電源を遮断する回路として、ＦＥＴを用いる請求項１記載の電源制御回路を備える電子機器。
【請求項４】
前記電源を遮断する回路として、リレーを用いる請求項１記載の電源制御回路を備える電子機器。
【請求項５】
異なる２つの電源を入力電源とする電子機器において、
第１の電源を入力する第１入力手段と第２の電源を入力する第２入力手段と、
第１スイッチ手段と第２スイッチ手段と、
を備え、
前記第１スイッチ手段の入力端子に前記第２入力手段の出力を前記第２スイッチ手段の入力端子に前記第  
１入力手段の出力をそれぞれ接続するとともに、前記第１スイッチ手段のコントロール端子に前記第１入力手段の出力を前記第２スイッチ手段のコントロール端子に前記第２入力手段の出力をそれぞれ接続し、
前記第１及び第２のスイッチ手段のスイッチ動作によって前記第１の電源及び第２の電源が前記第１入力手段及び第２入力手段に同時に供給されているときのみ前記第１スイッチ手段の出力端子から前記第２の電源が前記第２スイッチ手段の出力端子から第１の電源が出力されることを特徴とする電源制御回路を備える電子機器。
【請求項６】
前記スイッチ手段がリレーであることを特徴とする請求項５記載の電源制御回路を備える電子機器。
【請求項７】
請求項５の電源制御回路を備える電子機器において、
前記第１入力手段の出力と前記第１スイッチ手段のコントロール端子との間に第１のインバータ手段と前記第２入力手段の出力と前記第２スイッチ手段のコントロール端子との間に第２のインバータ手段とをそれぞれ設け、
前記スイッチ手段がＦＥＴであることを特徴とする電源制御回路を備える電子機器。
【請求項８】
前記インバータ手段がトランジスタであることを特徴とする請求項７記載の電源制御回路を備える電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の電源を必要とする電子機器であって、複数の電源が供給される電子機器において、少なくとも一つの電源が供給されないことによって他の電源から供給される電源によって発生する逆耐圧から電子機器内部の回路を保護するようにした電源の安全制御回路を備える電子機器に関する。
【背景技術】
【０００２】
記録動作等を行う電子機器において、電圧の異なる電源の供給が同時に２電源以上必要である場合に、端子の抜き差しの仕方により、例えば片抜き状態になり、２電源のうち１電源のみが電子機器側に供給されることがある。
【特許文献１】関連する先行技術文献は発見できず。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
端子の抜き差しの仕方により２電源のうち１電源のみ与えられた場合には、電子機器側としては、本来あるべき電源が供給されないことにより、電源が供給されない方に逆耐圧がかかってＩＣ破壊を招いたり、バックアップが可能な機器では、電源の切れるタイミングがずれることにより時計等のデータのバックアップ回路の動作ができなくなるという問題があった。
【０００４】
それゆえに、この発明の主たる目的は、複数の電源が供給される機器において、少なくとも１つの電源供給が遮断もしくは供給されない場合に、入力電源同士にて、お互いにゲートをかけることにより、全ての電源を同時に遮断する電源制御回路を備える電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
請求項１記載の発明は、複数の電源が供給される機器において、少なくとも１つの電源供給が遮断された場合に、全ての電源を同時に遮断する電源制御回路を備える電子機器である。
【０００６】
請求項２記載の発明は、複数の電源が供給される機器において、少なくとも１つの電源供給が遮断された場合に、遮断された情報を用いて他の電源供給を遮断することにより、全ての電源を同時に遮断する電源制御回路を備える電子機器である。
【０００７】
請求項３記載の発明は、請求項１記載の電源制御回路を備える電子機器において、電源を遮断する回路として、ＦＥＴを用いる手段を備える電子機器である。
【０００８】
請求項４記載の発明は、請求項１記載の電源制御回路を備える電子機器において、電源を遮断する回路として、リレーを用いる手段を備える電子機器である。
【０００９】
請求項５記載の発明は、異なる２つの電源を入力電源とする電子機器において、第１の電源を入力する第１入力手段と第２の電源を入力する第２入力手段と、第１スイッチ手段と第２スイッチ手段とを備え、前記第１スイッチ手段の入力端子に前記第２入力手段の出力を前記第２スイッチ手段の入力端子に前記第１入力手段の出力をそれぞれ接続するとともに、前記第１スイッチ手段のコントロール端子に前記第１入力手段の出力を前記第２スイッチ手段のコントロール端子に前記第２入力手段の出力をそれぞれ接続し、前記第１及び第２のスイッチ手段のスイッチ動作によって前記第１の電源及び第２の電源が前記第１入力手段及び第２入力手段に同時に供給されているときのみ前記第１スイッチ手段の出力端子から前記第２の電源が前記第２スイッチ手段の出力端子から第１の電源が出力されることを特徴とする。
【００１０】
請求項６記載の発明は、前記スイッチ手段がリレーであるであることを特徴とする。
【００１１】
請求項７記載の発明は、前記第１入力手段の出力と前記第１スイッチ手段のコントロール端子との間に第１のインバータ手段と前記第２入力手段の出力と前記第２スイッチ手段のコントロール端子との間に第２のインバータ手段とをそれぞれ設け、前記スイッチ手段がＦＥＴであることを特徴とする。
【００１２】
請求項８記載の発明は、前記インバータ手段がトランジスタであることを特徴とする。
【発明の効果】
【００１３】
以上詳述したように、本発明によれば、供給電源が２電源以上あった場合に、端子の抜き差しの仕方により、例えば片抜き状態になり、２電源のうち１電源のみが機器側に供給されることがあった時に、必ず同時に全ての電源が落ちる回路構成が可能となり、機器側の逆耐圧や停電検出回路の誤動作などを防ぐことが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照しながら本発明の一実施形態を説明する。本実施例では、異なる５Ｖと１２Ｖの２電源を同時に電子機器に供給する場合の電源制御回路についてのものである。
【００１５】
図１に示すように、本実施例の電子機器に備える電源制御回路は、５Ｖと１２Ｖの電源入力部１,７とインバータ２，８、ＦＥＴ３，９と電源出力部１３，１４を備え、スイッチ回路であるＦＥＴにてお互いにゲートをかけるように構成する。
【００１６】
まず、入力部１に電源１２Ｖが入力されると、ＨＩがインバータ２にて反転されてＬＯになり、ＦＥＴ３のゲート端子４に入力され、ＦＥＴ３のソース端子５とドレイン端子６の導通を制御する。ＦＥＴ３は、Ｐ−ＣＨのＦＥＴであり、ゲート端子４がＨＩの時、ソース端子５とドレイン端子６の導通がＯＦＦされ、ゲート端子４がＬＯの時、ソース端子５とドレイン端子６の導通がＯＮするスイッチ（ＳＷ）の役割を果たす。そして、ＦＥＴ３の導通がＯＮされた場合は、入力部７に入力された電源５Ｖが、機器側の電源供給端子１３への供給を行う。
【００１７】
また、入力部７に電源５Ｖが入力されると、ＨＩがインバータ８にて反転されてＬＯになり、ＦＥＴ９のゲート端子に入力され、ＦＥＴ9のソース端子１１とドレイン端子１２の導通を制御する。ＦＥＴ９は、Ｐ−ＣＨのＦＥＴであり、ゲート端子１０がＨＩの時、ソース端子１１とドレイン端子１２の導通がＯＦＦされ、ゲート端子１０がＬＯの時、ソース端子１１とドレイン端子１２の導通がＯＮするスイッチ（ＳＷ）の役割を果たす。そして、ＦＥＴ９の導通がＯＮされた場合は、入力部１に入力された電源１２Ｖが、機器側の電源供給端子１４への供給を行う。
【００１８】
第１の場合として、電源端子の抜き差しの仕方により入力部７の５Ｖが先に落ちて、入力部１の１２Ｖが残った場合には、入力部７はＬＯで、インバータ８により反転されてＨＩとなり、ＦＥＴ９のゲート端子１０に入力され、ＦＥＴ９のソース端子１１とドレイン端子１２の導通がＯＦＦとなり、機器側の電源供給端子１４への供給も停止する。
【００１９】
第２の場合として、電源端子の抜き差しの仕方により逆に入力部１の１２Ｖが先に落ちて、入力部７の５Ｖが残った場合には、入力部１はＬＯで、インバータ２により反転されてＨＩとなり、ＦＥＴ３のゲート端子４に入力され、ＦＥＴ３のソース端子５とドレイン端子６の導通がＯＦＦとなり、機器側の電源供給端子１３への供給も停止する。
【００２０】
すなわちいかなる場合においても、一方の電源が落ちれば、もう一方の電源も落ちる回路構成が可能となる。
【００２１】
なお、実施例の図１では、インバータとＦＥＴで表しているが、インバータを不要としてリレーを用いても本発明を構成することは可能である。
【００２２】
また、供給される電源の数が増えた場合においても、スイッチ回路を増やすことにより、同様の回路構成が可能となることは、言うまでもない。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施例を示すブロック図である。
【符号の説明】
【００２４】
１：電源１２Ｖの入力部
２：インバータ
３：ＦＥＴスイッチ（ＳＷ１）
４：ＦＥＴ３のゲート端子
５：ＦＥＴ３のソース端子
６：ＦＥＴ３のドレイン端子
７：電源５Ｖの入力部
８：インバータ
９：ＦＥＴスイッチ（ＳＷ２）
１０：ＦＥＴ９のゲート端子
１１：ＦＥＴ９のソース端子
１２：ＦＥＴ９のドレイン端子
１３：機器側の電源５Ｖ供給端子
１４：機器側の電源１２Ｖ供給端子
【図１】
2005204456.tif 000003