(57)【要約】【課題】  本発明は、検査回路を内蔵し、スキャンパステスト等による検査時間を従来より短縮し生産効率を向上できる半導体装置の提供を目的とする。【解決手段】  本発明の半導体装置は、複数のフリップフロップを含む論理回路を備えた半導体装置であって、各フリップフロップは、通常動作用とテスト用との２種類の入出力端子を備え、前記論理回路は、前記テスト用の入出力端子に入力されたテストデータを用いて、スキャンパステストを行う。【選択図】  図１
2005181261.tif 000002
【特許請求の範囲】
【請求項１】
複数のフリップフロップを含む論理回路を備えた半導体装置であって、
各フリップフロップは、通常動作用とテスト用との２種類の入出力端子を備え、
前記論理回路は、前記テスト用の入出力端子に入力されたテストデータを用いて、スキャンパステストを行う
ことを特徴とする半導体装置。
【請求項２】
複数のフリップフロップを含む論理回路及びメモリを備えた半導体装置であって、
各フリップフロップは、通常動作用とテスト用との２種類の入出力端子を備え、
前記テスト用の各入出力端子には、メモリが接続され、
前記論理回路は、前記メモリに書き込まれたテストデータを用いて、スキャンパステストを行う
ことを特徴とする半導体装置。
【請求項３】
前記メモリは、複数のテストデータを記憶できる記憶領域を持つ
ことを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記メモリは、強誘電体メモリで構成される
ことを特徴とする請求項２に記載の半導体装置。
【請求項５】
前記強誘電体メモリは、複数のテストデータを記憶することのできる記憶領域を持ち、
前記論理回路は、前記複数の記憶領域に記憶されたテストデータを順次用いて、スキャンパステストを行う
ことを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記強誘電体メモリに書き込んだデータを初期値として、スキャンパステストを行い、その結果を再び前記強誘電体メモリに書き込む
ことを特徴とする請求項４に記載の半導体装置。
【請求項７】
前記強誘電体メモリは、予めテストパターンを記憶し、
前記半導体装置は、更に、
毎起動時に前記テストパターンに基づき検査を行い、異常があった場合、外部に異常状態を知らせる自己診断手段
を備えることを特徴とする請求項４に記載の半導体装置。
【請求項８】
前記強誘電体メモリは、電源遮断前に前記フリップフロップの状態を記憶し、
前記半導体装置は、更に、
前記強誘電体メモリのデータをフリップフロップに読み出すことにより、電源遮断前の状態に復元する復元手段
を備えることを特徴とする請求項４に記載の半導体装置。
【請求項９】
前記強誘電体メモリは前記フリップフロップの状態を記憶し、
前記半導体装置は、更に、
前記半導体装置の使用頻度の低い回路の電源を遮断し、再び電源を投入したときに、前記強誘電体メモリのデータをフリップフロップに読み出すことにより、電源遮断前の状態に復元する電力低減手段
を備えることを特徴とする請求項４に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スキャンパスを備えた半導体装置であって、特に、スキャンパステストを効率化する技術に関する。
【背景技術】
【０００２】
近年、半導体装置に関し、急激に進む高集積化に伴い論理回路の検査時間が増長し、生産コストの増大が問題となっており、当該問題への対処として、論理回路の検査時間を短縮できるスキャンパス検査方法（特許文献１参照）がよく用いられている。
ここで、スキャンパス検査方法について、図４を用いて説明する。
図４は、一般的な論理回路にテストのためのスキャンパスを形成した半導体装置７０の概略を示すブロック図である。
【０００３】
フリップフロップ７２〜７４はＤ型フリップフロップであり、それぞれデータ入力端子（Ｄ端子）、データ出力端子（Ｑ端子）、クロック入力（Ｃ端子）を備える。
ＭＵＸ７５〜７７は、セレクト信号線７９を介してテスト回路７８から入力されるＳＥ信号が高レベルの場合には図に示す「１」側の入力を有効とし、ＳＥ信号が低レベルの場合には、図に示す「０」側の入力を有効とする。
【０００４】
本背景技術の説明において、論理回路７１と、フリップフロップ７２〜７４及びＭＵＸ７５〜７７とを分けて記載しているが、説明の便宜上分けたに過ぎず、論理回路７１も、フリップフロップ、ＭＵＸ等から構成され、スキャンパスが形成されており、フリップフロップ７２〜７４と同様にテストが行われる。
前記スキャンパスを形成した回路は、ＳＥ信号が低レベルの場合には論理回路は通常動作し、論理回路の出力がそれぞれ接続されたマルチプレクサにインプットされ、ＳＥ信号が高レベルの場合、最前段のマルチプレクサを除く他の全てのマルチプレクサには前段のＤ型フリップフロップの出力がインプットされ、すべてのＤ型フリップフロップ回路はシフトレジスタとして動作する。
【０００５】
テスト回路７８は、論理回路の検査を制御する回路であり、マルチプレクサであるＭＵＸ７５〜７７に対し、セレクト信号線７９を通じてＳＥ信号を出力する。
テスト回路７８は、予め、全フリップフロップ回路に設定するテストデータを、テストで設定する分だけ保持する。
テスト回路７８は、ＳＥ信号を高レベルにした後、最初のテストデータをテストデータ信号線８０にシリアル出力し、全フリップフロップ回路に対し当該テストデータを設定し、ＳＥ信号を低レベルにした後、所望のクロック数分だけ、論理回路７１等半導体装置７０を実動作させる。
【０００６】
次に、テスト回路７８は、ＳＥ信号を高レベルにして、第２のテストデータをテストデータ信号線８０にシリアル出力して全フリップフロップ回路に設定するが、この時、当該全フリップフロップ回路がシフトレジスタとして働き、最初のテストデータ設定後に前記所望クロック数分実動作させた結果が、テスト結果信号線８１に押し出され、テスト回路７８は当該テスト結果をシリアル受信する。
【０００７】
テスト回路７８は、前記シリアル入力されるテスト結果と、予め用意している期待値とを照合し、検査対象である回路に誤りがあるか否かを判定する。
上述の動作を所定回繰り返し、半導体装置７０のテストが完了する。
【特許文献１】特公平６−８２１４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述のスキャンパスを用いた検査方法では、シフトレジスタとして動作する論理回路への前記テストデータのシリアル転送及び当該論理回路が実動作した後のテスト結果のシリアル転送を行う必要があるため、フリップフロップの段数が多くなるほどシリアル転送時間が長くなり検査時間が増長するという問題がある。
上記の問題に鑑み、本発明は、検査時間を従来より短縮し生産効率を向上できる有用な検査回路内蔵半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明は、複数のフリップフロップを含む論理回路を備えた半導体装置であって、各フリップフロップは、通常動作用とテスト用との２種類の入出力端子を備え、前記論理回路は、前記テスト用の入出力端子に入力されたテストデータを用いて、スキャンパステストを行う。
【発明の効果】
【００１０】
本発明の半導体装置は、上述の構成を備えることにより、各フリップフロップへのテストパターンを並列転送することが可能となり、検査時間を短縮することができる、また、スキャンパスを形成する上で必要となるデータとクロック信号とのタイミングのズレを検討する必要がなくなることから回路設計が容易になり開発工数の削減を図ることができる。
【００１１】
また、本発明の半導体装置は、複数のフリップフロップを含む論理回路及びメモリを備えた半導体装置であって、各フリップフロップは、通常動作用とテスト用との２種類の入出力端子を備え、前記テスト用の各入出力端子には、メモリが接続され、前記論理回路は、前記メモリに書き込まれたテストデータを用いて、スキャンパステストを行う。
この構成によれば、検査時にテストパターンを一度半導体記憶装置に転送し、半導体記憶装置からテストパターンをフリップフロップに並列的に一括転送し、ロジック回路の検査を行うことが可能となり、検査時間を短縮することができる。
【００１２】
また、前記半導体装置は、前記メモリは、複数のテストデータを記憶できる記憶領域を持っていてもよい。
この構成によれば、検査時に複数のテストパターンを一度半導体記憶装置に転送し、半導体記憶装置から順にテストパターンをフリップフロップに転送し、ロジック回路の検査を行うことが可能となり、検査時間を短縮することができる。
【００１３】
また、前記半導体装置は、前記メモリは、強誘電体メモリで構成されていてもよい。
この構成によれば、電源電圧を変化させて同一テストパターンの検査を行うといった場合に、電源を入れる度にテストパターンを書き込む必要がなく、強誘電体キャパシタからフリップフロップに転送するだけでよく、検査時間を短縮できる。
また、前記半導体装置は、前記強誘電体メモリは、複数のテストデータを記憶することのできる記憶領域を持ち、前記論理回路は、前記複数の記憶領域に記憶されたテストデータを順次用いて、スキャンパステストを行ってもよい。
【００１４】
この構成によれば、テストパターンをあらかじめ強誘電体キャパシタに書き込んでおき、電圧条件等を変化させて試験を行うことによるテストパターン転送時間を削減することができる。
また、前記半導体装置は、前記強誘電体メモリに書き込んだデータを初期値として、スキャンパステストを行い、その結果を再び前記強誘電体メモリに書き込んでもよい。
【００１５】
この構成によれば、複数のテストパターンをまとめて強誘電体メモリに書き込んでおき、それらを順にフリップフロップに転送して検査を行い、その結果をまた強誘電体メモリに記憶させ、全てのテストパターンが終了した後で、その結果データをまとめて読み出し、結果の判定を行うことで、検査中のモード切替え回数等を減らすことができ、検査時間を短縮できる。
【００１６】
また、前記半導体装置は、前記強誘電体メモリは、予めテストパターンを記憶し、前記半導体装置は、更に、毎起動時に前記テストパターンに基づき検査を行い、異常があった場合、外部に異常状態を知らせる自己診断手段を備えてもよい。
この構成によれば、装置の起動の度に自動的に強誘電体メモリに記憶されたテストパターンを順に用いて検査を行い、異常がないことを確認する機能において、出荷検査時に用いた強誘電体メモリにセルフテスト用のパターンを記憶させておくことによりセルフテストパターン用のＲＯＭ等が不要となり、またシステムの拡張等に対応してテストパターンを変更することにより、システム構成に合わせた検査が可能である。
【００１７】
また、前記半導体装置は、前記強誘電体メモリは、電源遮断前に前記フリップフロップの状態を記憶し、前記半導体装置は、更に、前記強誘電体メモリのデータをフリップフロップに読み出すことにより、電源遮断前の状態に復元する復元手段を備えてもよい。
この構成によれば、電源再投入時に電源遮断前の状態に復元することができる。
また、前記半導体装置は、前記強誘電体メモリは前記フリップフロップの状態を記憶し、前記半導体装置は、更に、前記半導体装置の使用頻度の低い回路の電源を遮断し、再び電源を投入したときに、前記強誘電体メモリのデータをフリップフロップに読み出すことにより、電源遮断前の状態に復元する電力低減手段を備えてもよい。
【００１８】
この構成によれば、回路ブロックの使用頻度の低いブロックのみ電源を遮断する等の処理を行っても、再投入後に元のデータに復元することが可能であり、低消費電力駆動を実現することができる。
【発明を実施するための最良の形態】
【００１９】
本発明の最良の実施形態について、図を用いて説明する。
図１は、本発明の半導体装置１を用いた検査システムの概略構成を示すブロック図である。
図１のＸ１〜Ｘｋは半導体装置１への入力用信号線であり、Ｚ１〜Ｚｎは半導体装置１からの出力用信号線である。
【００２０】
フリップフロップ１２〜１４はＤ型フリップフロップであり、それぞれデータ入力端子（ＤＡ端子、ＤＢ端子）、セレクト入力端子（Ｓ端子）、データ出力端子（Ｑ端子）、クロック入力（Ｃ端子）を備える。
Ｓ端子には、ＤＡ端子及びＤＢ端子のいずれを有効とするかの指示であるセレクト信号と、ＤＢ端子が入力用及び出力用のいずれとなるかを指示するＩＯ指示信号との２信号が独立して入力される。
【００２１】
前記セレクト信号が高レベルの時にＤＡ端子が有効となり、低レベルの時にＤＢ端子が有効となるものとし、また、前記ＩＯ指示信号が高レベルの時にＤＢ端子は入力用となり、低レベルの時にＤＢ端子は出力用となるものとする。
Ｃ端子には、半導体装置１の外部装置（図示せず）から、実動作のためのクロック信号が入力され、当該クロック信号は、テスト回路１７にも供給される。
【００２２】
本実施形態において、論理回路１１と、フリップフロップ１２〜１４とを分けて記載しているが、説明の便宜上分けたに過ぎず、論理回路１１も、フリップフロップ等から構成され、スキャンパスが形成されており、フリップフロップ１２〜１４と同様にテストが行われる。
テスト回路１７は、半導体装置１の検査を制御する回路であり、セレクト信号線１５に対し前記セレクト信号と前記ＩＯ指示信号とを出力する。
【００２３】
テスト回路１７は、予め、全フリップフロップ回路に設定するテストデータを、テストで設定する分だけ保持する。
テスト回路１７は、前記セレクト信号を低レベルにしてＤＢ端子を有効とし、前記ＩＯ指示信号を高レベルにしてＤＢ端子を入力用とした後、最初のテストデータをテストデータ信号線１６に、テスト対象のフリップフロップ数分パラレル出力する。
【００２４】
全フリップフロップあるいはテスト対象のフリップフロップに対し当該最初のテストデータが設定される。
次に、テスト回路１７は、セレクト信号を高レベルにしてＤＡ端子を有効とし、所望のクロック数分だけ、半導体装置１を実動作させる。
次に、テスト回路１７は、セレクト信号を低レベルにしてＤＢ端子を有効とし、前記ＩＯ指示信号を低レベルにしてＤＢ端子を出力用とすることにより、全フリップフロップあるいはテスト対象のフリップフロップからテストデータ信号線１６を介してパラレルに前記所望クロック数分実動作させた結果を取得する。
【００２５】
テスト回路１７は、前記取得したテスト結果と、予め用意している期待値とを照合し、検査対象である半導体装置１が良品か否かを判別する。
上述の動作を所定回繰り返し、半導体装置１のテストが完了する。
なお、テスト回路１７から、各フリップフロップへとパラレル出力するテストデータは、前記クロック信号とは、非同期とすることができる。
＜その他の変形例＞
なお、本発明を上記の実施の形態に基づいて説明してきたが、本発明は、上記の実施の形態に限定されないのはもちろんである。以下のような場合も本発明に含まれる。
（１）メモリを備えた半導体装置
最良の実施形態にて説明した半導体装置１に対し、メモリを追加した構成としてもよい。
【００２６】
各フリップフロップのＤＢ端子に対する入出力が、メモリに対して行われる構成であることが、上述の最良の実施形態と特に異なる点である。
図２は、本発明のメモリを備えた半導体装置２を用いた検査システムの概略構成を示すブロック図である。
半導体装置２は、各フリップフロップに対しメモリを設けた構成としており、例えば、図２に示すように、フリップフロップ１２〜１４に対応してメモリ３１〜３３が設けられている。
【００２７】
テスト回路３７は、メモリＩＯ信号線３４は、メモリに対し入出力指示を行うためのメモリＩＯ信号を伝送する信号線であり、前記メモリＩＯ信号が高レベルの時にメモリは入力用となり、低レベルの時にメモリは出力用となるものとする。
図のように各フリップフロップに対してメモリを設ける事でテストデータを一時的に記憶させることができ、同一のテストデータで条件を変えて検査を行う場合などに、データの転送時間を省略することができる。
【００２８】
特にメモリとして、強誘電体メモリのような不揮発性のメモリを用いることにより、電源電圧を変えて検査を行う場合にも、データを保持したまま、電源を切替えることが可能となるなどの効果が得られる。
また、メモリ３１〜３３内に複数個のデータが保持できる構成とすることにより、複数のテストデータ、テスト結果を一括してメモリに書き込むことが可能となり、時間の短縮が実現できる。
【００２９】
検査工程においては、メモリにテストデータを書き込み、テスト回路３７の制御によりメモリ内のデータを各フリップフロップへ書き込む。
その後必要なクロック数分だけ半導体装置２を実動作させた後、各フリップフロップにあるデータをメモリに書き込み、当該メモリのデータを読み出して、期待値と比較することにより論理回路の良品、不良品を判別する。
（２）不揮発性メモリを備えた半導体装置
前述の（１）で説明した半導体装置２において、メモリを不揮発性メモリで構成すれば、システムの電源遮断中も、遮断前に不揮発性メモリに書き込んだ動作状態が保存されているため、電源を再投入したときに不揮発性メモリからフリップフロップへデータを読み出すことにより、電源遮断前の状態を復元することが可能となる。
【００３０】
また、図３に示すように、同一デバイス中であっても、使用頻度の低いブロックのみ電源を遮断することにより消費電力の削減を図るといった使用方法も可能となる。
この例としては、一定期間データ入力のないブロックは、クロック信号を停止させる、電源電圧を下げるといった処理を行い、最終的にブロックのデータを強誘電体メモリに記憶させた後電源を遮断するといった処理を段階的に行うことで、応答性を大幅に損ねることなく低消費電力化が図れる。
【００３１】
また、一つのフリップフロップに対して複数の強誘電体メモリを接続することにより、複数種類の動作状態を記憶することが可能となる。
これにより、複数人で使用するデバイスにおいて個人ごとの動作状態を記憶することで、各人が作業を中断した最後の状態から再開することができる。
また、一つのフリップフロップに対して複数の強誘電体メモリを接続することにより、任意の状態で動作状態を記録することにより、動作のやり直しを行うことが可能となる。
【００３２】
また、出荷検査の段階で強誘電体メモリにテストパターンを書き込んでおき、システム起動時に自動的に、このテストパターンを用いてセルフチェックテストを実施し、異常が認められたときには、外部に自身の状態を知らせる機能にも応用することができる。この場合、システムの拡張等により出荷段階と異なるシステム構成になった場合でも、強誘電体メモリのテストパターンを書き換えることで、最適なセルフチェックテストを実施することが可能となる。
（３）データ保持回路としてクロック同期型のＤ型フリップフロップを用いて説明してきたが、セット・リセット型のＳＲ型フリップフロップなどのデータ保持回路や、これらの組合せであってもよい。
（４）本発明は、上記に示す方法であるとしてもよい。また、これらの方法をコンピュータにより実現するコンピュータプログラムであるとしてもよいし、前記コンピュータプログラムからなるデジタル信号であるとしてもよい。
【００３３】
また、本発明は、前記コンピュータプログラム又は前記デジタル信号をコンピュータ読み取り可能な記録媒体、例えば、フレキシブルディスク、ハードディスク、ＣＤ―ＲＯＭ、ＭＯ、ＤＶＤ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＢＤ（Ｂｌｕ−ｒａｙ  Ｄｉｓｃ）、半導体メモリなど、に記録したものとしてもよい。また、これらの記録媒体に記録されている前記コンピュータプログラム又は前記デジタル信号であるとしてもよい。
【００３４】
また、本発明は、前記コンピュータプログラム又は前記デジタル信号を、電気通信回線、無線又は有線通信回線、インターネットを代表とするネットワーク等を経由して伝送するものとしてもよい。
また、本発明は、マイクロプロセッサとメモリとを備えたコンピュータシステムであって、前記メモリは、上記コンピュータプログラムを記憶しており、前記マイクロプロセッサは、前記コンピュータプログラムに従って動作するとしてもよい。
【００３５】
また、前記プログラム又は前記デジタル信号を前記記録媒体に記録して移送することにより、又は前記プログラム又は前記デジタル信号を前記ネットワーク等を経由して移送することにより、独立した他のコンピュータシステムにより実施するとしてもよい。
（５）上記実施の形態及び上記変形例をそれぞれ組み合わせるとしてもよい。
【図面の簡単な説明】
【００３６】
【図１】本発明におけるスキャンパスを備えた半導体装置の構成の一例を示す図である。
【図２】本発明におけるメモリを内蔵した検査回路内蔵半導体装置の構成の一例を示す図である。
【図３】本発明における不揮発性メモリを内蔵した半導体装置の構成の一例を示す図である。
【図４】従来のスキャンパスを備えた半導体装置の構成の一例を示す図である。
【符号の説明】
【００３７】
１  半導体装置
２  半導体装置
１１  論理回路
１２  フリップフロップ
１３  フリップフロップ
１４  フリップフロップ
１５  セレクト信号線
１６  テストデータ信号線
１７  テスト回路
３１  メモリ
３２  メモリ
３３  メモリ
３４  メモリＩＯ信号線
３７  テスト回路
７０  半導体装置
７１  論理回路
７２  フリップフロップ
７３  フリップフロップ
７４  フリップフロップ
７５  ＭＵＸ
７６  ＭＵＸ
７７  ＭＵＸ
７８  テスト回路
７９  セレクト信号線
８０  テストデータ信号線
８１  テスト結果信号線
【図１】
2005181261.tif 000003
【図２】
2005181261.tif 000004
【図３】
2005181261.tif 000005
【図４】
2005181261.tif 000006