(57)【要約】      （修正有）【課題】多様なタイミングの設定値をもち、上位制御装置から運転モードや運転サイクルに対応して自由に設定値をコントロールし、タイミング信号をコード化して送信する場合でも複数に亘るタイミング装置間で時間精度よく同期をとる。【解決手段】遅れ時間設定装置１１からタイミングデータテーブル１０に対し遅れ時間を設定し、タイミング信号送信装置１は同期信号Ｓ１の立ち上がりでタイミングパターンメモリ７のアドレス情報をエンコード回路６で符号化してビットシリアル信号に変換し、シリアル伝送路５を介して各タイミング信号出力装置２に送信し、受信したデータをデコード回路８で復号化し、指定されたアドレスに登録されている遅延時間情報を取り出してカウンタ回路９に設定し、同期信号Ｓ２のパルス数のカウントを開始し、カウンタ回路９が設定遅延時間（カウント数）に達したら、制御機器３に対してトリガ信号を出力する。【選択図】図１
2005195458.tif 000002
【特許請求の範囲】
【請求項１】
タイミングパターンとトリガ種別とを指定する設定装置と、設定装置により指定されたタイミングパターンを記憶するタイミングパターンメモリ、設定装置により指定されたトリガ信号を符号化するエンコード回路とを有するタイミング信号送信装置と、同期信号とシリアル伝送路によって接続し、遅れ時間を設定する遅れ時間設定装置と、設定された遅れ時間を記憶するタイミングデータテーブル、シリアル伝送によって伝送される符号化されたトリガデータとタイミングパターンデータを復号化しカウンタ回路に設定するデコード回路、同期信号に同期し、デコード回路より設定され、エンコード回路よりカウントの開始を指定され、同期信号のパルス数をカウントし、設定された遅延時間に達したら制御機器にトリガ信号を出力するカウンタ回路とを有するタイミング信号出力装置とから構成されたことを特徴とするタイミング制御装置。
【請求項２】
タイミングパターンとトリガ種別とを指定する設定装置と、設定装置により指定されたタイミングパターンを記憶するタイミングパターンメモリ、設定装置により指定されたトリガ信号を符号化するエンコード回路とを有するタイミング信号送信装置と、タイミング信号送信装置とシリアル伝送路によって接続し、遅れ時間を設定する遅れ時間設定装置と、設定された遅れ時間を記憶するタイミングデータテーブル、シリアル伝送によって伝送される符号化されたトリガデータとタイミングパターンデータを復号化しカウンタ回路に設定するデコード回路、クロック発生装置、デコード回路より設定され、エンコード回路よりカウントの開始を指定され、前記クロック発生装置のパルス数をカウントし、設定された遅延時間に達したら制御機器にトリガ信号を出力するカウンタ回路とを有するタイミング信号出力装置とから構成されたことを特徴とするタイミング制御装置。
【請求項３】
タイミングパターンとトリガ種別と遅れ時間とを指定する設定装置と、設定装置により指定されたタイミングパターンを記憶するタイミングパターンメモリ、設定装置により指定されたトリガ信号と遅れ時間とを符号化するエンコード回路とを有するタイミング信号送信装置と、同期信号とシリアル伝送路によって接続し、符号化された遅れ時間を記憶するタイミングデータテーブル、シリアル伝送によって伝送される符号化されたトリガデータとタイミングパターンデータを復号化しカウンタ回路に設定するデコード回路、同期信号に同期し、デコード回路より設定され、エンコード回路よりカウントの開始を指定され、同期信号のパルス数をカウントし、設定された遅延時間に達したら制御機器にトリガ信号を出力するカウンタ回路とを有するタイミング信号出力装置とから構成されたことを特徴とするタイミング制御装置。
【請求項４】
タイミングパターンとトリガ種別とを指定する設定装置と、設定装置により指定されたタイミングパターンを記憶するタイミングパターンメモリ、設定装置により指定されたトリガ信号を符号化するエンコード回路、符号化したデータを復号化するデコーダ回路とを有するタイミング信号送信装置と、同期信号とシリアル伝送路によって接続し、遅れ時間を設定する遅れ時間設定装置と、設定された遅れ時間を記憶するタイミングデータテーブル、シリアル伝送によって伝送される符号化されたトリガデータとタイミングパターンデータを復号化しカウンタ回路に設定するデコード回路、同期信号に同期し、デコード回路より設定され、エンコード回路よりカウントの開始を指定され、同期信号のパルス数をカウントし、設定された遅延時間に達したら制御機器にトリガ信号を出力するカウンタ回路、カウンタ回路の設定状況とタイミングパターン情報を符号化し、シリアル伝送路に送信するエンコーダ回路とを有するタイミング信号出力装置とから構成されたことを特徴とするタイミング制御装置。
【請求項５】
タイミングパターンとトリガ種別とを指定する設定装置と、設定装置により指定されたタイミングパターンを記憶するタイミングパターンメモリ、設定装置により指定されたトリガ信号を符号化するエンコード回路とを有するタイミング信号送信装置と、同期信号とシリアル伝送路によって接続し、遅れ時間を設定する遅れ時間設定装置と、設定された遅れ時間を記憶するタイミングデータテーブル、シリアル伝送によって伝送される符号化されたトリガデータとタイミングパターンデータを復号化しカウンタ回路に設定するデコード回路、同期信号に同期し、デコード回路より設定され、エンコード回路よりカウントの開始を指定され、同期信号のパルス数をカウントし、設定された遅延時間に達したら制御機器にトリガ信号を出力するカウンタ回路とを有するタイミング信号出力装置と、制御機器の状態をタイミング信号送信装置に入力し、トリガ信号の出力の可否を決定するための状態信号入力手段とから構成されたことを特徴とするタイミング制御装置。
【請求項６】
タイミングパターンとトリガ種別とを指定する設定装置と、設定装置により指定されたタイミングパターンを記憶するタイミングパターンメモリ、設定装置により指定されたトリガ信号を符号化するエンコード回路とを有するタイミング信号送信装置と、同期信号とシリアル伝送路によって接続し、遅れ時間を設定する遅れ時間設定装置と、設定された遅れ時間を記憶するタイミングデータテーブル、シリアル伝送によって伝送される符号化されたトリガデータとタイミングパターンデータを復号化しカウンタ回路に設定するデコード回路、同期信号に同期し、デコード回路より設定され、エンコード回路よりカウントの開始を指定され、同期信号のパルス数をカウントし、設定された遅延時間に達したら制御機器にトリガ信号を出力するカウンタ回路とを有するタイミング信号出力装置と、前記タイミング信号送信装置の模擬を行う擬似タイミング信号送信装置と、前記デコーダ回路にタイミング信号送信装置と擬似タイミング信号送信装置との接続を切り替える信号切替え回路とから構成されたことを特徴とするタイミング制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、核融合装置や粒子加速器などの分野に装備される電源や機器などを高速、高精度にタイミング制御するタイミング制御装置に関する。
【背景技術】
【０００２】
従来、核融合装置においては、発生したプラズマの温度を上昇させるために２段過熱を行っている。  
その一つの手段として、中性粒子入射手段による加熱が行われている。  
これは、中性粒子入射手段により作られた中性粒子ビームを核融合装置の真空容器の中にあるプラズマに入射して追加熱する。  
このとき、わずかな時間内に中性粒子ビームを効率よく入射するためには入射開始タイミングおよび入射停止タイミングをｍｓｅｃの単位で設定する必要がある。
【０００３】
このためには、中性粒子入射装置において、アーク電流、加速電圧、偏向磁石電流、高速シャッターなどの動作休止時間および動作継続時間を同様にｍｓｅｃの単位で設定する必要がある。  
前記動作休止時間および動作継続時間の設定はタイミング制御装置により行われている。  
このようにタイミング制御装置は、機器同士で同期をとって運転する必要があるプラントには、必須の装置である。特に核融合や加速器の分野では制御システムの最も重要な部分となる。
【０００４】
このようなタイミング制御装置は、基準パルスから遅れ時間をカウントし、運転タイミングを必要とする機器にタイミングパルスを発するように動作を行う。  
遅れ時間は設定器から設定でき、可変とする構成であり、タイミング制御装置を停止しなくても遅れ時間を設定できる構成である（例えば、特許文献１参照。）。  
また、従来のタイミング制御装置は、運転タイミングの基準となる基準パルスが機器によって、多岐にわたることが多い。
【０００５】
このため、複数のタイミング信号をコード化して送信し、受信したタイミング装置がタイミングパルスを発するようにすることによってシステム構成要素を削減し、信号伝送路の集約などにより安価に製作出来るようにしたものも考えられている（例えば、特許文献２参照。）。
【特許文献１】特開平５−１３４０６８号公報
【特許文献２】特開平４−３５９８９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したタイミング制御装置においては、設定時間を変更するために設定メモリを２種類有し、タイミング制御装置を停止することなく、運転が可能となったが、最近のプラントの運転では、多様な設定値をもち、上位制御装置から運転モードに対応して自由に設定値をコントロールしたいという要望が高まっている。
【０００７】
また、タイミング信号のコード化は、タイミングパルスを発するタイミング装置が複数にわたるとタイミング装置間で時間精度良く同期をとることができないという課題があった。
【０００８】
本発明は、上述した課題を解決するためになされたものであり、運転モードや運転サイクルにあわせ設定値を変更でき、さらにシステム構成要素の削減、信号伝送路の集約等により、安価に製作できるタイミング制御装置を得ることを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために請求項１記載の発明は、タイミングパターンとトリガ種別とを指定する設定装置と、設定装置により指定されたタイミングパターンを記憶するタイミングパターンメモリ、設定装置により指定されたトリガ信号を符号化するエンコード回路とを有するタイミング信号送信装置と、同期信号とシリアル伝送路によって接続し、遅れ時間を設定する遅れ時間設定装置と、設定された遅れ時間を記憶するタイミングデータテーブル、シリアル伝送によって伝送される符号化されたトリガデータとタイミングパターンデータを復号化しカウンタ回路に設定するデコード回路、同期信号に同期し、デコード回路より設定され、エンコード回路よりカウントの開始を指定され、同期信号のパルス数をカウントし、設定された遅延時間に達したら制御機器にトリガ信号を出力するカウンタ回路とを有するタイミング信号出力装置とから構成されたことを特徴とする。
【００１０】
請求項２記載の発明は、タイミングパターンとトリガ種別とを指定する設定装置と、設定装置により指定されたタイミングパターンを記憶するタイミングパターンメモリ、設定装置により指定されたトリガ信号を符号化するエンコード回路とを有するタイミング信号送信装置と、タイミング信号送信装置とシリアル伝送路によって接続し、遅れ時間を設定する遅れ時間設定装置と、設定された遅れ時間を記憶するタイミングデータテーブル、シリアル伝送によって伝送される符号化されたトリガデータとタイミングパターンデータを復号化しカウンタ回路に設定するデコード回路、クロック発生装置、デコード回路より設定され、エンコード回路よりカウントの開始を指定され、前記クロック発生装置のパルス数をカウントし、設定された遅延時間に達したら制御機器にトリガ信号を出力するカウンタ回路とを有するタイミング信号出力装置とから構成されたことを特徴とする。
【００１１】
請求項３記載の発明は、タイミングパターンとトリガ種別と遅れ時間とを指定する設定装置と、設定装置により指定されたタイミングパターンを記憶するタイミングパターンメモリ、設定装置により指定されたトリガ信号と遅れ時間とを符号化するエンコード回路とを有するタイミング信号送信装置と、同期信号とシリアル伝送路によって接続し、符号化された遅れ時間を記憶するタイミングデータテーブル、シリアル伝送によって伝送される符号化されたトリガデータとタイミングパターンデータを復号化しカウンタ回路に設定するデコード回路、同期信号に同期し、デコード回路より設定され、エンコード回路よりカウントの開始を指定され、同期信号のパルス数をカウントし、設定された遅延時間に達したら制御機器にトリガ信号を出力するカウンタ回路とを有するタイミング信号出力装置とから構成されたことを特徴とする。
【００１２】
請求項４記載の発明は、タイミングパターンとトリガ種別とを指定する設定装置と、設定装置により指定されたタイミングパターンを記憶するタイミングパターンメモリ、設定装置により指定されたトリガ信号を符号化するエンコード回路、符号化したデータを復号化するデコーダ回路とを有するタイミング信号送信装置と、同期信号とシリアル伝送路によって接続し、遅れ時間を設定する遅れ時間設定装置と、設定された遅れ時間を記憶するタイミングデータテーブル、シリアル伝送によって伝送される符号化されたトリガデータとタイミングパターンデータを復号化しカウンタ回路に設定するデコード回路、同期信号に同期し、デコード回路より設定され、エンコード回路よりカウントの開始を指定され、同期信号のパルス数をカウントし、設定された遅延時間に達したら制御機器にトリガ信号を出力するカウンタ回路、カウンタ回路の設定状況とタイミングパターン情報を符号化し、シリアル伝送路に送信するエンコーダ回路とを有するタイミング信号出力装置とから構成されたことを特徴とする。
【００１３】
請求項５記載の発明は、タイミングパターンとトリガ種別とを指定する設定装置と、設定装置により指定されたタイミングパターンを記憶するタイミングパターンメモリ、設定装置により指定されたトリガ信号を符号化するエンコード回路とを有するタイミング信号送信装置と、同期信号とシリアル伝送路によって接続し、遅れ時間を設定する遅れ時間設定装置と、設定された遅れ時間を記憶するタイミングデータテーブル、シリアル伝送によって伝送される符号化されたトリガデータとタイミングパターンデータを復号化しカウンタ回路に設定するデコード回路、同期信号に同期し、デコード回路より設定され、エンコード回路よりカウントの開始を指定され、同期信号のパルス数をカウントし、設定された遅延時間に達したら制御機器にトリガ信号を出力するカウンタ回路とを有するタイミング信号出力装置と、制御機器の状態をタイミング信号送信装置に入力し、トリガ信号の出力の可否を決定するための状態信号入力手段とから構成されたことを特徴とする。
【００１４】
請求項６記載の発明は、タイミングパターンとトリガ種別とを指定する設定装置と、設定装置により指定されたタイミングパターンを記憶するタイミングパターンメモリ、設定装置により指定されたトリガ信号を符号化するエンコード回路とを有するタイミング信号送信装置と、同期信号とシリアル伝送路によって接続し、遅れ時間を設定する遅れ時間設定装置と、設定された遅れ時間を記憶するタイミングデータテーブル、シリアル伝送によって伝送される符号化されたトリガデータとタイミングパターンデータを復号化しカウンタ回路に設定するデコード回路、同期信号に同期し、デコード回路より設定され、エンコード回路よりカウントの開始を指定され、同期信号のパルス数をカウントし、設定された遅延時間に達したら制御機器にトリガ信号を出力するカウンタ回路とを有するタイミング信号出力装置と、前記タイミング信号送信装置の模擬を行う擬似タイミング信号送信装置と、前記デコーダ回路にタイミング信号送信装置と擬似タイミング信号送信装置との接続を切り替える信号切替え回路とから構成されたことを特徴とする。
【発明の効果】
【００１５】
本発明のタイミング制御装置によれば、運転モードや運転サイクルにあわせ設定値を変更でき、さらにシステム構成要素の削減、信号伝送路の集約等により、安価に製作できる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態について図面を参照して説明する。  
図1は本発明の第1の実施の形態によるタイミング制御装置を示すブロック図である。図１において、１はタイミング信号送信装置、２は前記タイミング信号送信装置１からのタイミング信号が入力される複数のタイミング信号出力装置、３はタイミング制御される複数の制御機器、４は設定装置である。
【００１７】
タイミング信号送信装置１とタイミング信号出力装置２間は、シリアル伝送路５で接続されている。  
タイミング信号送信装置１はエンコード回路６と、タイミングパターンメモリ７から構成され、タイミング信号出力装置２はそれぞれデコード回路８、前記制御機器３に対応して複数のカウンタ回路９、タイミングデータテーブル１０から構成されている。１１は遅れ時間設定装置である。
【００１８】
タイミングパターンメモリ７には、運転時に使用するタイミングデータを記録するタイミングデータテーブル１０のアドレスを複数登録することが出来る。  
タイミングデータテーブル７には、上記のように基準トリガからの遅延時間の値（タイミングデータ）が複数登録されている。
【００１９】
設定装置４からはタイミングパターンメモリ７のアドレス及びトリガ種別を指定する。
前記シリアル伝送路５は、タイミング信号送信装置１よりタイミング信号出力装置２に対してビットシリアル信号を送信する伝送路である。
【００２０】
Ｓ１およびＳ２は同期信号で、同期信号Ｓ１は、複数のタイミング信号出力装置２の時間同期を精度よく行うタイミングバルス信号をシリアル伝送路１２を介してタイミング信号出力装置２に送信する。
【００２１】
また、同期信号Ｓ２は、複数のタイミング信号出力装置２の遅れ時間を計数する単位時間を与えるタイミングパルス信号を伝送路１２を介してタイミング信号出力装置２に送信する。
【００２２】
このように構成された本実施の形態によるタイミング制御装置において、遅れ時間設定装置１１からタイミングデータテーブル１０に対し遅れ時間を設定し、タイミング信号送信装置１が設定装置４からスタート信号を受信した場合、タイミング信号送信装置１は同期信号Ｓ１の立ち上がりでタイミングパターンメモリ７の１番目のアドレス情報をエンコード回路６で符号化してビットシリアル信号に変換し、シリアル伝送路５を介して各タイミング信号出力装置２に送信する。
【００２３】
また、次の同期信号Ｓ１の立ち上がりでタイミングパターンメモリ７の２番目のアドレス情報を同様に各タイミング信号出力装置２に送信する。  
以降、同期信号Ｓ１のｎ回目の立ち上がりで、タイミング信号送信装置１はタイミングパターンメモリ７のｎ番目のアドレス情報を各タイミング信号出力装置２に送信する。
【００２４】
タイミング信号出力装置２は、シリアル伝送路５を介して受信したデータをデコード回路８で復号化し、受信したアドレス情報により指定されるタイミングデータテーブル１０のアドレスに登録されている遅延時間情報を取り出してカウンタ回路９に設定する。
【００２５】
カウンタ回路９は、次の同期信号Ｓ１の立ち上がりで同期信号Ｓ２のパルス数のカウントを開始する。  
カウンタ回路９が設定遅延時間（カウント数）に達したら、制御機器３に対してトリガ信号を出力する。
【００２６】
また、複数のトリガ種別がある場合、タイミング信号送信装置１は同期信号Ｓ１に同期したタイミングでトリガ情報をエンコード回路６で符号化し、タイミング信号出力装置２に送信する。  
タイミング信号出力装置２は受信したデータをデコード回路８で復号化し、受信したトリガ情報に対応するトリガ信号を次の同期信号Ｓ１の立ち上がりで出力する。
【００２７】
以上のように本実施の形態によれば、複数のタイミング信号出力装置２の運転タイミングの制御を上位のタイミング信号送信装置１から一括で変更することが可能となる。  
また、運転に使用する遅延時間の指定をビットシリアル信号に変換し、シリアル伝送することにより、複数のタイミング信号出力装置２間の同期を損なうことなくトリガ信号用のケーブル本数を減らすことが出来る。
【００２８】
次に本発明の第２の実施の形態について図２を参照して説明する。なお、以下の実施の形態の説明において、図１に示す第１の実施の形態と同一部分には同一の符号を付し、詳細な説明は省略する。
【００２９】
本実施の形態では、図１に示す第１の実施の形態の構成からタイミング信号送信装置１、及びタイミング信号出力装置２間の同期信号をＳ１のみとし、また同期信号の伝送路を削除し、シリアル伝送路５のみとしている。
【００３０】
さらにタイミング信号出力装置２に図１の同期信号Ｓ２に相当するクロックを発生するクロック発生装置１３を設け、同期信号Ｓ２をカウントする代わりにクロック発生装置１３のクロックをカウントする構成とする。
【００３１】
このように構成された第２の実施の形態において、遅れ時間設定装置１１からタイミングデータテーブル１０に対し遅れ時間を設定し、タイミング信号送信装置１が設定装置４からスタート信号を受信した場合、タイミング信号送信装置１は、同期信号Ｓ１をシリアル伝送路５に常に発信しており、さらに同期信号Ｓ１の立ち上がりでタイミングパターンメモリ７の１番目のアドレス情報をエンコード回路６で前記シリアル伝送路５に常に発信している同期信号Ｓ１のパルス間にビットシリアル信号としてタイミング信号出力装置２に送信する。
【００３２】
また、次の同期信号Ｓ１の立ち上がりでタイミングパターンメモリ７の２番目のアドレス情報を同様にタイミング信号出力装置２に送信する。  
以降、同期信号Ｓ１のｎ回目の立ち上がりで、タイミング信号送信装置１はタイミングパターンメモリ７のｎ番目のアドレス情報をタイミング信号出力装置２に送信する。
【００３３】
タイミング信号出力装置２は、受信したデータをデコード回路８で復号化し、受信したアドレス情報により指定されるタイミングデータテーブル１０のアドレスに登録されている遅延時間情報を取り出してカウンタ回路９に設定する。
【００３４】
カウンタ回路９は、シリアル伝送路５に乗っている次の同期信号Ｓ１の立ち上がりでクロック発生装置１３のパルス数のカウントを開始する。  
カウンタ回路９が設定遅延時間（カウント数）に達したら、制御機器３に対してトリガ信号を出力する。
【００３５】
本実施の形態によれば、運転に使用する遅延時間の指定と同期信号をビットシリアル信号に変換し、シリアル伝送することにより、複数本必要であったタイミング信号送信装置１、及びタイミング信号出力装置２間の伝送路を、シリアル伝送路５のみとし、複数のタイミング信号出力装置２間の同期を損なうことなくケーブル本数を減らすことが出来る。
【００３６】
次に本発明の第３の実施の形態について図３を参照して説明する。  
本実施の形態では、図１に示す第1の実施の形態の構成からタイミング信号出力装置２の遅れ時間設定装置を削除している。
【００３７】
従来は、複数のタイミング信号出力装置２毎に運転に使用する遅延時間の設定を遅れ時間設定装置で行っており、各タイミング制御装置毎に遅延時間設定用の専用端末が必要であった。
【００３８】
本実施の形態によれば、複数あるタイミング信号出力装置２は、タイミング信号送信装置１より運転に使用する遅延時間情報をタイミングデータテーブル１０にダウンロードすることで、遅れ時間設定装置を不要とすることができる。
【００３９】
またタイミングパターンメモリ７にて指定されたアドレス情報により、指定されたタイミングデータテーブル１０のアドレスに登録されている遅延時間情報を使用するため、全ての情報及び指示はタイミング信号送信装置１にて一括管理できる。  
また、タイミングデータテーブル１０に登録されている遅延時間情報もタイミング信号送信装置１からダウンロードできるため、遅延時間情報の変更時間を大幅に短縮できる。
【００４０】
次に本発明の第４の実施の形態について図４を参照して説明する。  
本実施の形態では、図１に示す第1の実施の形態の構成において、エンコード回路が上位のエンコード／デコード回路１４で、デコード回路が下位のエンコード／デコード回路１５で構成されている。１６はカウンタ回路９への設定状況等をチェックするチェック装置である。
【００４１】
このように構成された第４の実施の形態において、遅れ時間設定装置１１からタイミングデータテーブル１０に対し遅れ時間を設定し、タイミング信号送信装置１が設定装置４からスタート信号を受信した場合、タイミング信号送信装置１は同期信号Ｓ１のｎ回目の立ち上がりでタイミングパターンメモリ７のｎ番目のアドレス情報を上位のエンコード／デコード回路１４でビットシリアル信号に変換してシリアル伝送路５を介してタイミング信号出力装置２に送信する。
【００４２】
タイミング信号出力装置２は、受信したシリアル伝送路５を介して受信したデータを下位のエンコード／デコード回路（下位）１５で復号化し、受信したアドレス情報により指定されるタイミングデータテーブル１０のアドレスに登録されている遅延時間情報を取り出してカウンタ回路９に設定する。
【００４３】
その後、カウンタ回路９に設定した情報（設定の成功／失敗、設定に使用したアドレス情報）を下位のエンコード／デコード回路１５でビットシリアル信号に変換し、タイミング信号送信装置１に送信する。
【００４４】
タイミング信号送信装置１は、受信したシリアル伝送路５からのデータを上位のエンコード／デコード回路１４で復合化し、チェック装置１６でチェックを行う。  
チェック装置１６は、カウンタ回路９への設定の成功／失敗をチェックする。また、タイミング信号送信装置１から送信したアドレス情報とタイミング信号出力装置２で受信したアドレス情報が同じかどうかもチェックする。
【００４５】
また、複数のトリガ種別がある場合、タイミング信号送信装置１は同期信号Ｓ１に同期したタイミングでトリガ情報を上位のエンコード／デコード回路１４でビットシリアル信号に変換し、タイミング信号出力装置２に送信する。
【００４６】
タイミング信号出力装置２は受信したデータを下位のエンコード／デコード回路１５で復号化し、受信したトリガ情報に対応するトリガ信号を次の同期信号Ｓ１の立ち上がりで出力する。  
その後、出力したトリガ信号に対するトリガ情報を下位のエンコード／デコード回路１５でビットシリアル信号に変換し、タイミング信号送信装置１に送信する。
【００４７】
タイミング信号送信装置１は、受信したシリアル伝送路５からのデータを上位のエンコード／デコード回路１４で復合化し、チェック装置１６でチェックを行う。  
チェック装置１６は、タイミング信号送信装置１から設定したトリガ種別情報とタイミング信号出力装置２で受信したトリガ種別情報が同じかをチェックする。  
チェック装置１６で異常が検出された場合、設定装置４に対して異常情報を送信する。
【００４８】
本実施の形態によれば、第１の実施の形態において１方向だったシリアル伝送を、双方向のシリアル伝送が行えるようになる。また、タイミング信号出力装置２の設定状況を上位で一括チェックすることが可能となる。
【００４９】
次に本発明の第５の実施の形態について図５を参照して説明する。  
本実施の形態では、図１に示す第1の実施の形態の構成に状態信号１７が追加されている。
【００５０】
これにより、第１の実施の形態では制御機器３で故障などが発生してもトリガ信号を出力し制御機器３が動作するが、制御機器３において、何らかの異常が発生した場合、タイミング制御を停止する必要がある場合、停止できる。
【００５１】
このように構成された本実施の形態において、タイミング信号出力装置２及び制御機器３の状態を状態信号１７としタイミング信号送信装置１に入力する。  
タイミング信号送信装置１では、状態信号１７を監視し、制御機器３が何らかの故障で異常状態と判断した場合は対象のタイミング信号出力装置２に対して同期信号Ｓ１、Ｓ２の送信を停止する。
【００５２】
また装置全体に影響を及ぼすような異常と判断した場合は、全てのタイミング信号出力装置２に対して同期信号Ｓ１、Ｓ２の送信を停止する。  
タイミング信号出力装置２は、同期信号Ｓ１、Ｓ２の送信が停止されたことで制御機器３に対してトリガ信号を出力できなくなるため、タイミング制御が停止する。
【００５３】
本実施の形態によれば、各制御機器３において何らかの異常が発生し、タイミング制御を停止する必要がある場合、状態信号１７の検出信号によりタイミング制御を自動停止させることができ、安全な運転が行える。
【００５４】
次に本発明の第６の実施の形態について図６を参照して説明する。  
本実施の形態では、図１に示す第1の実施の形態の構成において、タイミング信号出力装置２内に、タイミング信号送信装置１と同じ機能を備えた擬似タイミング信号送信装置１８及び信号切替回路１９を追加し、設定装置４の信号が擬似タイミング信号送信装置１８へも送信されるようになっている。
【００５５】
このように構成された本実施の形態において、信号切替回路１９は設定装置４からの信号切替要求により、タイミング信号送信装置１からの信号と擬似タイミング信号送信装置１８からの信号とを切り替えてデコード回路８へ送信する。
【００５６】
遅れ時間設定装置１１からタイミングデータテーブル１０に対し遅れ時間を設定し、設定装置４からスタート信号を擬似タイミング信号送信装置１８が受信した場合、シリアル伝送路５のデータと同じコードを擬似内部送信し、デコード回路８で復号化し、受信したアドレス情報により指定されるタイミングデータテーブル１０のアドレスに登録されている遅延時間情報を取り出してカウンタ回路９に設定する。
【００５７】
カウンタ回路９は、次の同期信号Ｓ１の立ち上がりで同期信号Ｓ２のパルス数のカウントを開始する。  
カウンタ回路９が設定遅延時間（カウント数）に達したら、制御機器３に対してトリガ信号を出力する。
【００５８】
また、複数のトリガ種別がある場合、擬似タイミング信号送信装置１８は同期信号Ｓ１に同期したタイミングでトリガ情報を符号化し信号切替回路１９に送信し、デコード回路８で復号化し受信したトリガ情報に対応するトリガ信号を次の同期信号Ｓ１の立ち上がりで出力する。
【００５９】
本実施の形態によれば、擬似タイミング信号送信装置１８を設け、信号切替回路１９により切替えるようにしたので、タイミング信号送信装置１が故障したような場合でも、個別に制御機器を運転することが可能となる。
【図面の簡単な説明】
【００６０】
【図１】本発明の第１の実施の形態によるタイミング制御装置を示すブロック図。
【図２】本発明の第２の実施の形態によるタイミング制御装置を示すブロック図。
【図３】本発明の第３の実施の形態によるタイミング制御装置を示すブロック図。
【図４】本発明の第４の実施の形態によるタイミング制御装置を示すブロック図。
【図５】本発明の第５の実施の形態によるタイミング制御装置を示すブロック図。
【図６】本発明の第６の実施の形態によるタイミング制御装置を示すブロック図。
【符号の説明】
【００６１】
１…タイミング信号送信装置、２…タイミング信号出力装置、３…制御機器、４…設定装置、５、１２…シリアル伝送路、６…エンコード回路、７…タイミングパターンメモリ、８…デコード回路、９…カウンタ回路、１０…タイミングデータテーブル、１１…遅れ時間設定装置、１３…クロック発生装置、１４…エンコード／デコード回路（上位）、１５…エンコード／デコード回路（下位）、１６…チェック装置、１７…状態信号、１８…擬似タイミング信号送信装置、１９…信号切替回路、Ｓ１、Ｓ２…同期信号。
【図１】
2005195458.tif 000003
【図２】
2005195458.tif 000004
【図３】
2005195458.tif 000005
【図４】
2005195458.tif 000006
【図５】
2005195458.tif 000007
【図６】
2005195458.tif 000008