(57)【要約】【課題】ＦＰＧＡ等の低耐熱性電子部品のリフローはんだ付けを実現し、しかもフローはんだ付けの際リフローはんだ付け部の接続強度の信頼性を維持できるようにしたＰｂフリーはんだ合金を用いた混載実装技術を提供することにある。【解決手段】本発明は、Ｐｂフリーのはんだ合金を用いて混載実装する方法において、表面実装部品２を回路基板１の少なくとも上面に、Ｓｎ−（１〜４）Ａｇ−（０〜１）Ｃｕ−（７〜１０）Ｉｎ（単位：質量％）をベースとする合金からなるＰｂフリーはんだペーストを用いてはんだ付けを行うリフローはんだ付け工程と、挿入実装部品５のリード若しくは端子を前記回路基板１に穿設されたスルーホールに上面側から挿入する挿入工程と、フラックス塗布工程と、予備加熱工程と、該予備加熱工程で下面を予備加熱された回路基板１の下面に、Ｐｂフリーはんだの噴流３を当て、挿入実装部品のリード若しくは端子を回路基板にフローはんだ付けを行うフローはんだ付け工程とを有することを特徴とする。【選択図】  図２
2005026393.tif 000002
【特許請求の範囲】
【請求項１】
表面実装部品を回路基板の上面または下面に、Ｓｎ−（１〜４）Ａｇ−（０〜１）Ｃｕ−（７〜１０）Ｉｎ（単位：質量％）をベースとする合金からなるＰｂフリーはんだペーストを用いてはんだ付けを行うことを特徴とするＰｂフリーはんだ合金を用いたリフローはんだ付け方法。
【請求項２】
前記表面実装部品のリードには、Ｐｂフリーめっきが施されていることを特徴とする請求項１記載のＰｂフリーはんだ合金を用いたリフローはんだ付け方法。
【請求項３】
前記Ｐｂフリーめっきとして、ＳｎめっきまたはＳｎ−Ｂｉめっきであることを特徴とする請求項２記載のＰｂフリーはんだ合金を用いたリフローはんだ付け方法。
【請求項４】
表面実装部品を回路基板の少なくとも上面に、Ｓｎ−（１〜４）Ａｇ−（０〜１）Ｃｕ−（７〜１０）Ｉｎ（単位：質量％）をベースとする合金からなるＰｂフリーはんだペーストを用いてはんだ付けを行うリフローはんだ付け工程と、
挿入実装部品のリード若しくは端子を前記回路基板に穿設されたスルーホールに上面側から挿入する挿入工程と、
該挿入工程で挿入実装部品のリード若しくは端子をスルーホールに挿入した後、前記回路基板にフラックスを塗布するフラックス塗布工程と、
該フラックス塗布工程で回路基板にフラックスを塗布後、該回路基板の下面を予備加熱する予備加熱工程と、
該予備加熱工程で下面を予備加熱された回路基板の下面に、Ｐｂフリーはんだの噴流を当て、挿入実装部品のリード若しくは端子を回路基板にフローはんだ付けを行うフローはんだ付け工程とを有することを特徴とするＰｂフリーはんだ合金を用いた混載実装方法。
【請求項５】
前記リフローはんだ付け工程において、前記表面実装部品のリードには、Ｐｂフリーめっきが施されていることを特徴とする請求項４記載のＰｂフリーはんだ合金を用いた混載実装方法。
【請求項６】
前記Ｐｂフリーめっきとして、ＳｎめっきまたはＳｎ−Ｂｉめっきであることを特徴とする請求項５記載のＰｂフリーはんだ合金を用いた混載実装方法。
【請求項７】
前記フローはんだ付け工程において、前記Ｐｂフリーはんだは、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ−Ｂｉ系、またはこれらにＩｎを加えた系の共晶組成または該共晶組成に近い組成であることを特徴とする請求項４または５記載のＰｂフリーはんだ合金を用いた混載実装方法。
【請求項８】
前記フローはんだ付け工程において、前記Ｐｂフリーはんだの噴流の温度が１７０℃〜２６０℃の範囲内にあることを特徴とする請求項７記載のＰｂフリーはんだ合金を用いた混載実装方法。
【請求項９】
前記フローはんだ付け工程において、前記回路基板の上面に対して５０℃以下の流体を吹付けて冷却することを特徴とする請求項７記載のＰｂフリーはんだ合金を用いた混載実装方法。
【請求項１０】
前記フローはんだ付け工程において、前記流体の流量を０．３〜１．２ｍ３／分とすることを特徴とする請求項９記載のＰｂフリーはんだ合金を用いた混載実装方法。
【請求項１１】
前記フローはんだ付け工程において、前記表面実装部品の接続部に放熱治具が接触して取付けられていることを特徴とする請求項９または１０記載のＰｂフリーはんだ合金を用いた混載実装方法。
【請求項１２】
請求項４乃至１１の何れか一つに記載のＰｂフリーはんだを用いた混載実装方法を用いて混載実装された混載実装構造体。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、毒性の少ないＰｂフリーはんだ合金を用いたリフローはんだ付け方法及び混載実装方法並びに混載実装された混載実装構造体に関するものである。
【０００２】
【従来の技術】
有機基板等の回路基板へ電子部品をはんだ付けして実装する際、毒性の少ないＰｂフリーはんだ合金を使用するという要求が生じてきている。
【０００３】
このＰｂフリーはんだを用いた実装方法に関する従来技術としては、特開平１０−１６６１７８号公報（従来技術１）、特開平１１−１７９５８６号公報（従来技術２）、特開平１１−２２１６９４号公報（従来技術３）、特開平１１−３５４９１９号公報（従来技術４）、特開２００１−１６８５１９号公報（従来技術５）および特開２００３−４６２２９号公報（従来技術６）などが知られている。
【０００４】
従来技術１には、Ｐｂフリーはんだとして、Ｓｎ−Ａｇ−Ｂｉ系はんだ、或いはＳｎ−Ａｇ−Ｂｉ−Ｃｕ系はんだ合金が記載されている。従来技術２には、Ｐｂフリーはんだとして有力なＳｎ−Ａｇ−Ｂｉ系はんだを、表面にＳｎ−Ｂｉ系層を施した電極と接続することが記載されている。従来技術３には、電子部品を、有機基板の第１面および第２面からなる両面の各々に、Ｓｎを主成分とし、Ｂｉを０〜６５質量％、Ａｇを０．５〜４．０質量％、Ｃｕ若しくは／及びＩｎを合計０〜３．０質量％含有するＰｂフリーはんだによってリフローはんだ付けすることが記載されている。従来技術４には、Ｂｉを含有するＰｂフリーはんだを用いて電子部品と回路基板とを接続する方法において、はんだを約１０〜２０℃／ｓの冷却速度で冷却することが記載されている。従来技術５には、基板のＡ面でリフローはんだ付けによって電子部品を表面接続実装し、ついで基板のＢ面でフローはんだ付けにより、Ａ面側から挿入した電子部品のリードを電極にフローはんだ付けして接続実装する方法において、Ａ面側でリフローはんだ付けに用いるはんだを、Ｓｎ−（１．５〜３．５ｗｔ％）Ａｇ−（０．２〜０．８ｗｔ％）Ｃｕ−（０〜４ｗｔ％）Ｉｎ−（０〜２ｗｔ％）Ｂｉの組成で構成されるＰｂフリーはんだであり、Ｂ面側でフローはんだ付けに用いるはんだを、Ｓｎ−（０〜３．５ｗｔ％）Ａｇ−（０．２〜０．８ｗｔ％）Ｃｕの組成で構成されるＰｂフリーはんだであることが記載されている。従来技術６には、Ｐｂフリーのはんだを用いて混載実装する方法において、回路基板の上面を冷却してフローはんだ付けすることによって表面実装部品の接続部のはんだの再溶融による表面実装部品のはがれを防止することが記載されている。さらに、従来技術６には、リフローはんだペーストのはんだ合金としてＳｎ−（１〜４）Ａｇ−（０〜８）Ｂｉ−（０〜１）Ｃｕ（単位：質量％）を用いることと、フローはんだとして共晶組成に近いＳｎ−３Ａｇ−０．５ＣｕやＳｎ−０．８Ａｇ−５７Ｂｉ（単位：質量％）を用いることが記載されている。
【０００５】
【特許文献１】
特開平１０−１６６１７８号公報
【特許文献２】
特開平１１−１７９５８６号公報
【特許文献３】
特開平１１−２２１６９４号公報
【特許文献４】
特開平１１−３５４９１９号公報
【特許文献５】
特開２００１−１６８５１９号公報
【特許文献６】
特開２００３−４６２２９号公報
【０００６】
【発明が解決しようとする課題】
ところで、最近、Ｐｂフリーのはんだを用いた混載実装方法において、部品本体の耐熱温度が２２０℃のＦＰＧＡ（フィールドプログラマブルゲートアレイ）などの低耐熱性電子部品を回路基板の表面側にリフローはんだ付けすることが必要となってきている。
【０００７】
さらに、混載実装方法においては、上記低耐熱性電子部品を回路基板の表面側にリフローはんだ付けし、回路基板の表面側から挿入した電子部品のリードにＰｂフリーのはんだを用いてフローはんだ付けする必要がある。このフローはんだ付けの際も、リフローはんだが再溶融して上記低耐熱性電子部品の剥がれを防止すると共に、はんだ接続後の信頼性を低下させないようにする必要がある。
【０００８】
しかしながら、上記従来技術１〜６には、Ｐｂフリーのはんだを用いて、これら必要な課題を満たすような混載実装方法については十分考慮されていなかった。
【０００９】
本発明の目的は、上記課題を解決すべく、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）等の低耐熱性電子部品のリフローはんだ付けを実現したＰｂフリーはんだ合金を用いたリフローはんだ付け方法を提供することにある。
【００１０】
また、本発明の他の目的は、ＦＰＧＡ等の低耐熱性電子部品のリフローはんだ付けを実現し、しかもフローはんだ付けの際リフローはんだ付け部の接続強度の信頼性を維持できるようにしたＰｂフリーはんだ合金を用いた混載実装方法およびそのシステム並びに混載実装構造体を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明は、表面実装部品を回路基板の上面または下面に、Ｓｎ−（１〜４）Ａｇ−（０〜１）Ｃｕ−（７〜１０）Ｉｎ（単位：質量％）をベースとする合金からなるＰｂフリーはんだペーストを用いてはんだ付けを行うことを特徴とするＰｂフリーはんだ合金を用いたリフローはんだ付け方法である。
【００１２】
また、本発明は、前記表面実装部品のリードには、Ｐｂフリーめっきが施されていることを特徴とする。また、本発明は、前記Ｐｂフリーめっきとして、ＳｎめっきまたはＳｎ−Ｂｉめっきであることを特徴とする。
【００１３】
また、本発明は、ＦＰＧＡ等の低耐熱性電子部品（耐熱温度２２０℃程度以下）を含む表面実装部品を回路基板の少なくとも上面にＩｎ入り低融点Ｐｂフリーはんだペーストを用いてはんだ付けを行う低温リフローはんだ付け工程と、挿入実装部品のリード若しくは端子を前記回路基板に穿設されたスルーホールに上面側から挿入する挿入工程と、該挿入工程で挿入実装部品のリード若しくは端子をスルーホールに挿入した後、前記回路基板にフラックスを塗布するフラックス塗布工程と、該フラックス塗布工程で回路基板にフラックスを塗布後、該回路基板の下面を予備加熱する予備加熱工程と、該予備加熱工程で下面を予備加熱された回路基板の上面を冷却しながら回路基板の下面に高信頼性を有するＳｎ−Ｃｕ系やＳｎ−Ａｇ系などの高融点Ｐｂフリーはんだの噴流を当て、挿入実装部品のリード若しくは端子を回路基板にフローはんだ付けを行うフローはんだ付け工程とを有することを特徴とするＰｂフリーはんだを用いた混載実装方法である。
【００１４】
特に、本発明は、前記低温リフローはんだ付け工程において、用いるＩｎ入り低融点Ｐｂフリーはんだペーストとしては、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系またはＳｎ−Ａｇ−Ｂｉ系にＩｎを加えた系、好ましくはＳｎ−（１〜４）Ａｇ−（０〜１）Ｃｕ−（４〜１０）Ｉｎ（単位：質量％）をベースとする合金である。
【００１５】
合金にＩｎを（４〜１０質量％）加える理由としては、ＩｎはＢｉとは異なり、はんだのベース金属となるＳｎに対して固溶度が高く、はんだ付け時の溶融した状態から室温に冷却してもはんだ内に析出しにくい。また、析出しても微細にはんだ中に分散し、Ｂｉのように、はんだの冷却時にはんだが均一に冷却されず温度勾配を持つと、高温側への偏析が起こりにくい性質があるからである。該偏析が起こると接続部の接続強度を著しく低下させるため、偏析の発生を完全に抑止する必要がある。
【００１６】
また、上記低耐熱性電子部品（耐熱温度２２０℃付近）を含む表面実装部品を、リフロー炉を用いてリフローはんだ付けする際、熱容量の大小、赤外線の反射率などが各部品によって異なるため、部品を搭載した回路基板内には温度ばらつきが生じる。また、この温度ばらつきは回路基板によっては最大１５℃にもなることがわかっている。また、上記低耐熱性電子部品（耐熱温度２２０℃）は熱容量の小さい小型のものが多く、多くの場合リフローはんだ付けする際、基板内で最高温度となる。一方、回路基板上にはんだペーストが供給される場所の中には、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）等のように、部品本体と回路基板との間にリフロー炉の熱風が流れ込みにくい場所があり、この場合リフローはんだ付けする際、回路基板内で最低温度となる。
【００１７】
従って、上記低耐熱性電子部品を回路基板にリフローはんだ付けする場合、リフローはんだペーストは最低で２０５℃（＝２２０−１５）付近で溶融する必要があり、これにはＳｎ−（１〜４）Ａｇ−（０〜１）Ｃｕ系はんだに７〜１０質量％程度のＩｎ添加が必要となる。
【００１８】
以上説明した理由により、リフローはんだペーストとしては、上記低耐熱性電子部品のリフローはんだ付けを実現し、偏析の発生を完全に抑止して接続部の接続強度を著しく低下させるのを防止するために、Ｓｎ−（１〜４）Ａｇ−（０〜１）Ｃｕ−（７〜１０）Ｉｎ（単位：質量％）をベースとする合金となる。
【００１９】
さらに、本発明は、前記フローはんだ付け工程において、Ｐｂフリーはんだペーストとしては、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ−Ｂｉ系またはこれらにＩｎを加えた系等の共晶組成または該共晶組成に近い組成である。特に、Ｓｎ−３Ａｇ−０．５Ｃｕ−ｘＩｎ（０≦ｘ≦９，単位；質量％）は、Ｓｎ−Ａｇ−Ｃｕ系共晶組成または共晶組成に近い組成であり、しかも従来のＳｎ−３７Ｐｂの融点１８３℃よりも高融点であり、極限条件でも接続の高信頼性を有して使用可能である。また、Ｓｎ−０．８Ａｇ−５７Ｂｉは、共晶組成または共晶組成に近い組成であり、使用温度が限定されて使用される場合には、接続の高信頼性を有して使用可能である。
【００２０】
そして、前記フローはんだ付け工程において、回路基板の下面に当てるＰｂフリーはんだの噴流の温度が１７０℃〜２６０℃の範囲内であることを必要とする。これははんだが基板電極に対して十分に濡れる温度であるからである。
【００２１】
また、表面実装部品の電極における従来のめっきに含まれるＰｂは、リフローはんだ付け後の接続部のはんだ組成（共晶組成）から大きく逸脱した別の低温共晶組成を作り出す成分が多量に含まれており、フローはんだ付け時の溶融はんだ（１７０℃〜２６０℃）の熱影響により、リフロー接続部のはんだ再溶融する際、この低温共晶組成が優先的に溶融し、この組成が高温部分に濃縮しやすくなるため、上記偏析の発生を促進する。
【００２２】
従って、表面実装部品の電極のめっきもＰｂフリーの組成とすることが望ましく、組成としては、純Ｓｎ（融点２３２℃）などの表面実装に使用するはんだ合金の構成元素とするのが良い。また、ウィスカー（ひげ結晶）の発生が著しい部品に対しては、Ｓｎに微量のＢｉを添加したものを使用するのが良いとされている。
【００２３】
また、本発明は、前記フローはんだ付け工程において、上記Ｉｎ入り低融点リフローはんだが再溶融して上記低耐熱性電子部品の剥がれを防止するために、回路基板の上面に対して５０℃以下（２０℃〜５０℃の範囲）の窒素等の流体を流量として概ね０．３〜１．２ｍ３／分（好ましくは概ね０．５〜１．２ｍ３／分）にして吹き付けて冷却を行う方がフローはんだの許容溶融温度範囲の上限を広げることができので好ましい。ただし、回路基板にフローはんだ付けを行う際の小径スルーホールや大熱容量挿入実装部品が挿入されるスルーホールへのはんだ揚がりを抑制し、はんだ凝固後に十分な接続強度が得られない場合があるから、上記流量（１．２ｍ３／分）を大幅に超えて使用しないことが望ましい。
【００２４】
また、本発明は、前記フローはんだ付け工程において、回路基板の上面に対して５０℃以下（２０℃〜５０℃の範囲）の窒素等の流体を吹き付けて冷却しながら、表面実装電子部品のリードに放熱用の治具を接触させることによって、フローはんだの許容溶融温度範囲の上限を広げることができる。
【００２５】
【発明の実施の形態】
本発明の実施の形態について、図面を用いて詳細に説明する。
【００２６】
本発明は、図１に示すように、ＦＰＧＡ（フィールドプログラマブルゲートアレイ）などの低耐熱性電子部品（耐熱温度２２０℃程度以下）を含む表面実装部品２、４ａを有機基板等の回路基板１の上面１０１にＩｎ入り低融点Ｐｂフリーはんだペースト１１を用いてはんだ付けを行い、その後、回路基板１の上面側よりスルーホールなどに、挿入実装部品５のリード１２を挿入し、その後、回路基板１にフラックスを塗布し、その後、回路基板１の下面１０２からＰｂフリーの溶融はんだ噴流３によってフローはんだ付けして混載実装することにある。フローはんだ付けする際、回路基板１へのはんだ付け時間を短縮するために、まず回路基板１の下面１０２をシーズヒーターなどの予備加熱装置２２で予備加熱を行う。その後、回路基板１の下面１０２からＰｂフリーの溶融はんだ噴流３によってフローはんだ付けを行い、はんだ付け直後に回路基板１の両面を冷却するものである。
【００２７】
このように、回路基板１の上面１０１に実装されるＦＰＧＡなどの低耐熱性電子部品２は一般的に他の表面実装電子部品と比較して熱容量が小さく、温度が上昇し易い場合が多い。
【００２８】
このことから、一般的なリフロー炉では、リフローはんだ付け時に上記低耐熱性電子部品２の部品本体が基板内最高温度部となる場合が多くなる。また、リフローはんだ付け時に、はんだペースト供給部に熱風が当たるのを部品本体が抑制しやすい構造をもつＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）等の場合、上記はんだペースト供給部が基板内最低温度部となる場合が多くなる。いずれにしても、ＦＰＧＡなどの低耐熱性電子部品２としては、ＱＦＰ−ＬＳＩで構成される場合が多く、ＢＧＡ−ＬＳＩで構成される場合もある。
【００２９】
従って、上記低耐熱性電子部品２の部品本体とはんだペースト供給部１１との間の温度差が回路基板内１の温度ばらつきとなり、一般的なリフロー炉では最大１５℃程度となる。このため、上記低耐熱性電子部品２の部品本体を２２０℃以下とするならば、必然的にはんだペースト供給部１１は２０５℃以下となり、２０５℃でも溶融するＰｂフリーのリフローはんだペーストが必要となる。
【００３０】
そこで、Ｉｎ入り低融点Ｐｂフリーはんだペースト１１としては、２０５℃でも溶融するＳｎ−（１〜４）Ａｇ−（０〜１）Ｃｕ−（７〜１０）Ｉｎ（単位：質量％）をベースとする合金材料にしたことにある。
【００３１】
さらに、上記低耐熱性電子部品２がＢＧＡで構成されている場合には、リフローはんだペーストはもとより、はんだボールも同じ組成にすることが望ましいことになる。
【００３２】
また、フローはんだ噴流３のＰｂフリーの材料としては、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ａｇ−Ｂｉ系またはこれらにＩｎを加えた系等の共晶組成または該共晶組成に近い組成である。特に、Ｓｎ−３Ａｇ−０．５Ｃｕ−ｘＩｎ（０≦ｘ≦９，単位：質量％）は、Ｓｎ−Ａｇ−Ｃｕ系共晶組成または共晶組成に近い組成であり、しかも従来のＳｎ−３７Ｐｂの融点１８３℃よりも高融点であり、極限条件でも接続の高信頼性を有して使用可能である。また、Ｓｎ−０．８Ａｇ−５７Ｂｉは、共晶組成または共晶組成に近い組成であり、使用温度が限定されて使用される場合には、接続の高信頼性を有して使用可能である。
【００３３】
そして、前記フローはんだ付け工程において、回路基板の下面に当てるＰｂフリーはんだの噴流の温度が１７０℃〜２６０℃の範囲内であることを必要とする。これははんだが基板電極に対して十分に濡れる温度であるからである。
【００３４】
また、上記フラックス塗布工程前に、必要に応じて回路基板１にＡｌ等の金属製の反り防止治具を取り付けてもよい。また、回路基板１の下面に表面実装部品がリフローはんだ付けによって実装されている場合には、この部分にカバー（図示せず）を取り付けてフローはんだが付かないようにすることも可能である。
【００３５】
また、フローはんだ付けする際、図２に示すように、回路基板１の上面１０２を基板冷却装置６で５０℃以下（２０℃〜５０℃の範囲）の窒素等の流体を概ね０．３〜１．２ｍ３／分（好ましくは０．５〜１．２ｍ３／分）の流量で吹き付けて冷却すれば、フローはんだの許容溶融温度範囲の上限を広げることが可能となる。さらに、表面実装電子部品２のリード等に図３に示すように、アルミ等の金属の放熱治具を接触させれば、フローはんだの許容溶融温度範囲の上限をさらに広げることが可能となる。
【００３６】
このように、回路基板１の上面１０１を基板冷却装置６で冷却した状態で、フローはんだ付けをすることによって、フローはんだの溶融温度範囲の上限を広げたとしても、表面実装部品２、４の接続部においてＩｎ入り低融点Ｐｂフリーはんだペースト１１の再溶融によって剥がれが生じるのを防止することが可能となる。
【００３７】
［第１の実施例］
第１の実施例は、回路基板１として、一般的に幅広く使用されている厚さが１．６ｍｍ程度、縦が３５０ｍｍ程度、横が３５０ｍｍ程度、基板面銅箔厚さが１８μｍ程度であり、１ｍｍ程度の内径、１．６ｍｍ程度のＣｕパッド径、０．７個／ｃｍ２程度の密度で形成されたスルーホールを有するガラスエポキシ基板１ａを用いた。
【００３８】
表面実装部品２としては、リードピッチ０．５ｍｍ程度、リード幅０．２ｍｍ程度、Ｓｎ−１０ｍａｓｓ％Ｐｂめっきを施された２０８本の４２アロイ製リードを持った３２ｍｍ角ＱＦＰ−ＬＳＩ２ａを用いた。
【００３９】
そして、ガラスエポキシ基板１ａの上面に、３２ｍｍ角ＱＦＰ−ＬＳＩ２ａを、Ｓｎ−３Ａｇ−０．５Ｃｕ−ｘＩｎ（０≦ｘ≦９，単位：質量％）の１０種類のＩｎ含有はんだペースト（次の表１に詳細を示す）１１によりリフローはんだ付けを行った。
【００４０】
【表１】
2005026393.tif 000003
【００４１】
この表１から明らかなように、Ｉｎが７質量％になると固相線温度が１９８℃となり、液相線温度が２１１℃となり、２０５℃付近で溶融することになる。従って、Ｉｎが７質量％以上含有するようにすれば、ＦＰＧＡなどの低耐熱性電子部品（耐熱温度２２０℃程度以下）２を回路基板１の表面側にリフローはんだ付けすることが可能となる。
【００４２】
しかし、Ｉｎが１０質量％を越えて含有すると、はんだの冷却時に偏析が起こり、接続部の接続強度を著しく低下させることになるため、Ｉｎの含有量を１０質量％以下にする必要がある。
【００４３】
次に、この基板サンプルのＱＦＰ−ＬＳＩ２ａが４個接続されている方の回路基板１の上面側より、基板のスルーホール（図示せず）に、Ｓｎ−１０ｍａｓｓ％Ｐｂめっきを施された０．５ｍｍ角の端子（リード）１１ａを持つ２．５４ｍｍピッチ６端子コネクタ５ａを６個挿入した。
【００４４】
次に、回路基板１の下面１０２について最高出力９ｋＷのシーズヒーターを使用した予備加熱を行い、１分で２５℃（常温）の回路基板１ａの下面１０２の温度を、最高部１１８℃、最低部１００℃にした。その後、回路基板１の上面１０１を基板冷却装置６で冷却しない状態で、共晶組成に近いＳｎ−３Ａｇ−０．５Ｃｕ（単位：質量％）やＳｎ−０．８Ａｇ−５７Ｂｉ（単位：質量％）のはんだの噴流３ａを基板１ａの下面１０２に当てて、図１に示すように基板冷却装置６による冷却をせずに、６端子コネクタ５ａのはんだ付けを行い基板サンプルを作製したものである。但し、この際、フローはんだ槽（図示せず）の溶融はんだをＳｎ−０．８Ａｇ−５７Ｂｉ、Ｓｎ−０．７ＣｕあるいはＳｎ−３Ａｇ−０．５Ｃｕとし、その温度が１７０〜２６０℃となるようにフローはんだ槽の温度を数条件に固定した。
【００４５】
以上説明したサンプルにおいて、ＱＦＰ−ＬＳＩ２ａの接続部に破断がおきているかを観察した。
【００４６】
図４は、リフローはんだ材料組成が本発明に係るＳｎ−３Ａｇ−０．５Ｃｕ−ｘＩｎ（０≦ｘ≦９，単位：質量％）の１０種類のＩｎ含有はんだペーストの場合の実験結果を示す。図１１には、リフローはんだ材料組成が比較例としてのＳｎ−３Ａｇ−０．５Ｃｕ−ｘＢｉ（０≦ｘ≦８，単位：質量％）の９種類のＢｉ含有はんだペースト場合の実験結果を示す。
【００４７】
各図とも、横軸にフローはんだ槽の溶融はんだの温度を、縦軸にＱＦＰ−ＬＳＩの接続に使用したはんだのＢｉ、Ｉｎ含有量をとり、破断が起きなかった条件を○印で、破断が起きた条件を×印で示した。
【００４８】
また、各図の中の実線は、破断が起きる条件と起きない条件の境界と考えられる線である。なお、図４の本発明に係る実験結果を図１１の比較例の実験結果と比較するために、図４の中に図１１の境界を点線で示した。
【００４９】
図４に示す如く、基板１ａの上面１０１を冷却しない実験結果でも、ＱＦＰ−ＬＳＩ２ａの接続に使用したはんだペースト１１を本発明に係るＳｎ−３Ａｇ−０．５Ｃｕ−ｘＩｎとしたことにより、Ｓｎ−３Ａｇ−０．５Ｃｕ−ｘＢｉとした比較例に比べて、フローはんだ付け時の接続部の破断が起きにくく、溶融はんだの許容温度範囲を広くできることがわかった。
【００５０】
即ち、表面実装用リフローはんだ組成として本発明のようにＳｎ−Ａｇ−Ｃｕ系にＩｎを添加することにより、フローはんだ付け時の表面実装部品の偏析剥離が抑制できることが実験によって確認することができた。
【００５１】
さらに、図４に示す実験結果によれば、Ｉｎの含有量が７質量％の場合フロー溶融はんだの温度を２３５℃まで、Ｉｎの含有量が８〜９質量％の場合フロー溶融はんだの温度を２３０℃までにすることができることが確認できた。
【００５２】
［第２の実施例］
第２の実施例において、第１の実施例と相違する点は、フローはんだ付けの際、図２に示すように、回路基板１の上面１０１を基板冷却装置６で２０℃〜５０℃程度の窒素等の流体を概ね０．５ｍ３／分の流量で吹き付けて冷却した点である。図５には、横軸にフローはんだ槽の溶融はんだの温度を、縦軸にＱＦＰ−ＬＳＩの接続に使用したはんだのＩｎ含有量をとり、破断が起きなかった条件を○印で、破断が起きた条件を×印で示した。また、図５の中の実線は、破断が起きる条件と起きない条件の境界と考えられる線である。
【００５３】
第２の実施例の実験結果によれば、図５に示すように、フロー溶融はんだの温度の上限が図４に示す第１の実施例に比べて１０℃弱上昇させてもよいことが確認できた。さらに、図５に示す実験結果によれば、Ｉｎの含有量が７質量％の場合フロー溶融はんだの温度を２４５℃まで、Ｉｎの含有量が８質量％の場合フロー溶融はんだの温度を２４０℃まで、Ｉｎの含有量が９質量％の場合フロー溶融はんだの温度を２３５℃までにすることができることが確認できた。
【００５４】
［第３の実施例］
第３の実施例は、第２の実施例において、図２に示すように、回路基板１の上面１０１を基板冷却装置６で２０℃〜５０℃程度の窒素等の流体を概ね１．２ｍ３／分の流量で吹き付けて冷却したものである。図６には、横軸にフローはんだ槽の溶融はんだの温度を、縦軸にＱＦＰ−ＬＳＩの接続に使用したはんだのＩｎ含有量をとり、破断が起きなかった条件を○印で、破断が起きた条件を×印で示した。また、図６の中の実線は、破断が起きる条件と起きない条件の境界と考えられる線である。
【００５５】
第３の実施例の実験結果によれば、図６に示すように、フローはんだの許容溶融温度の上限が図４に示す第１の実施例に比べて１５℃程度上昇させてもよいことが確認できた。さらに、図６に示す実験結果によれば、Ｉｎの含有量が７質量％の場合フローはんだの許容溶融温度を２５０℃まで、Ｉｎの含有量が８質量％の場合フローはんだの許容溶融温度を２４５℃まで、Ｉｎの含有量が９質量％の場合フローはんだの許容溶融温度を２４０℃までにすることができることが確認できた。
【００５６】
以上の結果により、窒素等の流体の吹き付け量を１．２ｍ３／分程度まで増加させると、表面実装部品用リフローはんだにＩｎ量を７〜９％程度添加しても、２４０〜２５０℃のＳｎ−Ａｇ−Ｃｕ溶融はんだ等を用いてフローはんだ付けを行うことが可能となる。
【００５７】
［第４の実施例］
第４の実施例は、第２および第３の実施例と同様に、フローはんだ付けを行う際、基板冷却装置６を作動させた状態で、さらにリフローはんだ付けされた表面実装部品（３２ｍｍ角ＱＦＰ−ＬＳＩ）２の接続部にアルミ等の金属製の正方形の枠の形状をした放熱治具７を搭載して表面実装部品２のリードに放熱治具７を接触させることにより回路基板１の上面１０１を冷却し、フローはんだ付け時の表面実装部品の偏析剥離の抑制効果を向上させたものである。なお、この際、フロー溶融はんだをＳｎ−０．７ＣｕあるいはＳｎ−３Ａｇ−０．５Ｃｕとし、その温度が２５０〜２８０℃となるようにフローはんだ槽の温度を数条件に固定した。
【００５８】
図７には、横軸にフローはんだ槽の溶融はんだの温度を、縦軸にＱＦＰ−ＬＳＩの接続に使用したはんだのＩｎ含有量をとり、破断が起きなかった条件を○印で、破断が起きた条件を×印で示した。また、図７の中の実線は、破断が起きる条件と起きない条件の境界と考えられる線である。
【００５９】
第４の実施例の実験結果によれば、図７に示すように、フローはんだの許容溶融温度の上限が図４に示す第１の実施例に比べて２０℃程度上昇させてもよいことが確認できた。さらに、図７に示す実験結果によれば、Ｉｎの含有量が７質量％の場合フローはんだの許容溶融温度を２６０℃まで、Ｉｎの含有量が８〜９質量％の場合フローはんだの許容溶融温度を２５０℃までにすることができることが確認できた。
【００６０】
以上の結果により、窒素吹き付け量を１．２ｍ３／分程度にて基板上面冷却を行い、放熱治具を使用すれば、表面実装部品用リフローはんだにＩｎ量を９％程度添加しても、２５０℃のＳｎ−Ａｇ−Ｃｕ溶融はんだ等を用いてフローはんだ付けを行うことが可能となる。要するに、第４の実施例によれば、２５０℃のＳｎ−Ａｇ−Ｃｕ溶融はんだ等を用いてフローはんだ付けを行う場合において、表面実装部品用はんだに添加できるＩｎ量は９％程度まで増加させることが可能となり、低耐熱性電子部品に十分対応させることが容易となる。
【００６１】
［第５の実施例］
第５の実施例は、第１の実施例において、リフローはんだ付けされる表面実装部品のリードめっきをＰｂフリー化することにより、フローはんだ付け時の表面実装部品の偏析剥離の抑制効果を向上させたものである。
【００６２】
但し、この際、フローはんだ槽（図示せず）の溶融はんだを共晶組成に近いＳｎ−０．８Ａｇ−５７Ｂｉ、Ｓｎ−０．７ＣｕあるいはＳｎ−３Ａｇ−０．５Ｃｕ（単位：質量％）とし、その温度が２３５〜２８０℃となるようにフローはんだ槽の温度を数条件に固定した。
【００６３】
以上説明した各サンプルにおいて、ＱＦＰ−ＬＳＩ２ａの接続部に破断がおきているかを観察した。
【００６４】
図８、図９に第５の実施例であるそれぞれＳｎ−３質量％Ｂｉめっき、Ｓｎめっきの場合の実験結果を示す。これら図８、図９は、横軸にフローはんだ槽の溶融はんだの温度を、縦軸にＱＦＰ−ＬＳＩの接続に使用したはんだのＩｎ含有量をとり、破断が起きなかった条件を○印で、破断が起きた条件を×印で示した。また、各図の中の実線は、破断が起きる条件と起きない条件の境界と考えられる線である。
【００６５】
なお、図４（Ｓｎ−１０Ｐｂめっきを使用したもの）の実験結果と比較するために、図８の中に図４の境界を点線で示した。さらに、図８（Ｓｎ−３Ｂｉめっきを使用したもの）の実験結果と比較するために、図９の中に図８の境界を点線で示した。
【００６６】
これらの結果により、Ｓｎ−３Ｂｉめっきを使用した場合（図８）、２５０℃のＳｎ−Ａｇ−Ｃｕ溶融はんだ等でフローはんだ付けを行う場合、表面実装部品用はんだに添加できるＩｎ量は８％程度であることがわかる。さらに、Ｓｎめっきを使用した場合（図９）、２５０℃のＳｎ−Ａｇ−Ｃｕ溶融はんだ等でフローはんだ付けを行う場合、表面実装部品用はんだに添加できるＩｎ量は９％程度であることがわかる。しかしながら、２６０℃のＳｎ−Ａｇ−Ｃｕ溶融はんだ等でフローはんだ付けを行う場合には、表面実装部品用はんだに添加できるＩｎ量は５％程度になってしまう。
【００６７】
以上説明したように、表面実装部品のリードめっきをＰｂフリー化する第５の実施例によれば、第１の実施例と同様に、基板冷却装置６で冷却することなく、リフローはんだに添加できるＩｎ量を８〜９％程度にすることができ、低耐熱性電子部品に十分対応させることが容易となる。
【００６８】
［第６の実施例］
第６の実施例は、第４の実施例において、リフローはんだ付けされる表面実装部品のリードめっきをＰｂフリー化することにより、フローはんだ付け時の表面実装部品の偏析剥離の抑制効果を向上させたものである。
【００６９】
但し、この際、フローはんだ槽（図示せず）の溶融はんだを共晶組成に近いＳｎ−０．７Ｃｕ（単位：質量％）やＳｎ−３Ａｇ−０．５Ｃｕ（単位：質量％）とし、その温度が２５０〜２８０℃となるようにフローはんだ槽の温度を数条件に固定した。
【００７０】
以上説明した各サンプルにおいて、ＱＦＰ−ＬＳＩ２ａの接続部に破断がおきているかを観察した。
【００７１】
図１０に第６の実施例の実験結果を示す。この図１０は、横軸にフローはんだ槽の溶融はんだの温度を、縦軸にＱＦＰ−ＬＳＩの接続に使用したはんだのＩｎ含有量をとり、破断が起きなかった条件を○印で、破断が起きた条件を×印で示した。また、図１０の中の実線は、破断が起きる条件と起きない条件の境界と考えられる線である。なお、図９（Ｓｎめっきを使用し、基板上面冷却も放熱治具も使用しないもの）の実験結果と比較するために、図１０の中に図９の境界を点線で示した。
【００７２】
図１０に示すように、第６の実施例によれば、２５０℃、２６０℃の両方の温度のＳｎ−Ａｇ−Ｃｕ溶融はんだ等でフローはんだ付けを行う場合においても、表面実装部品用はんだに添加できるＩｎ量は９％程度にすることが可能となり、その結果、低耐熱性電子部品に十分対応することが可能となる。
【００７３】
【発明の効果】
本発明によれば、ＦＰＧＡ等の低耐熱性電子部品の回路基板へのリフローはんだ付けをＰｂフリーはんだ合金を用いて実現できる効果を奏する。
【００７４】
また、本発明によれば、ＦＰＧＡ等の低耐熱性電子部品を含む表面実装部品の回路基板へのリフローはんだ付けと挿入実装部品等についての回路基板へのフローはんだ付けとをＰｂフリーはんだ合金を用いて行なってＰｂフリー化に伴い発生するはんだ付け欠陥を防止し、しかも高信頼性を維持した混載実装を実現できる効果を奏する。
【００７５】
また、本発明によれば、Ｐｂフリーはんだ合金を用いたＦＰＧＡ等の低耐熱性電子部品を含む表面実装部品および挿入実装部品等の混載実装において、フローはんだ付けの際、溶融はんだの噴流の温度許容範囲を高温度側に拡張することができるので温度のコントロールがしやすくなる効果を奏する。
【図面の簡単な説明】
【図１】本発明に係るＰｂフリーはんだを用いた混載実装方法の第１の実施例を説明するための図である。
【図２】本発明に係るＰｂフリーはんだを用いた混載実装方法の第２及び第３の実施例を説明するための図である。
【図３】本発明に係る第４の実施例であるＱＦＰに放熱治具を取付ける（搭載する）状態を示す図である。
【図４】本発明に係る第１の実施例におけるＱＦＰ−ＬＳＩ接続部破断条件を示した図である。
【図５】本発明に係る第２の実施例におけるＱＦＰ−ＬＳＩ接続部破断条件を示した図である。
【図６】本発明に係る第３の実施例におけるＱＦＰ−ＬＳＩ接続部破断条件を示した図である。
【図７】本発明に係る第４の実施例におけるＱＦＰ−ＬＳＩ接続部破断条件を示した図である。
【図８】本発明に係る第５の実施例におけるＱＦＰ−ＬＳＩ接続部破断条件を示した図である。
【図９】本発明に係る第６の実施例におけるＱＦＰ−ＬＳＩ接続部破断条件を示した図である。
【図１０】本発明に係る第７の実施例におけるＱＦＰ−ＬＳＩ接続部破断条件を示した図である。
【図１１】比較例におけるＱＦＰ−ＬＳＩ接続部破断条件を示した図である。
【符号の説明】
１…回路基板（ガラスエポキシ基板）、２…ＦＰＧＡ等の低耐熱性電子部品を含む表面実装部品、３…溶融はんだ噴流、４、４ａ、４ｂ…表面実装部品（チップ部品）、５…挿入実装部品（６端子コネクタ）、６…基板冷却装置、７…放熱治具。
【図１】
2005026393.tif 000004
【図２】
2005026393.tif 000005
【図３】
2005026393.tif 000006
【図４】
2005026393.tif 000007
【図５】
2005026393.tif 000008
【図６】
2005026393.tif 000009
【図７】
2005026393.tif 000010
【図８】
2005026393.tif 000011
【図９】
2005026393.tif 000012
【図１０】
2005026393.tif 000013
【図１１】
2005026393.tif 000014