(57)【要約】      （修正有）【課題】内部コネクタコンタクトを備えるウェーハレベル電子モジュール及びこの製造方法を提供すること。【解決手段】電子モジュール４００は少なくとも一つの集積回路ダイ１１０を含むモノリシック基板を含む。モノリシック基板は、少なくとも一つの集積回路ダイ上に配置され、少なくとも一つの集積回路ダイに接合されたコネクタコンタクト２３０ａを提供する再配線構造を含む。再配線構造は、少なくともひとつの集積回路ダイに電気的に接合される受動電子素子を提供することができるように構造化されるか、或いは基板１００上にマウンティングされた電子素子のコンタクトパッドと電気的なコネクションを提供することができるように構造化された少なくとも一つの導電層を含むことができる。これにより、電子モジュールのサイズをさらに縮小させることができ、ダイと連結されるエッジコネクタのため必要な面積を顕著に縮小し得る。【選択図】図４
2005175471.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも一つの集積回路ダイと、前記少なくとも一つの集積回路ダイ上に形成されて前記少なくとも一つの集積回路ダイとカップリングされたコネクタコンタクトと、を提供する再配線構造を含むモノリシック微細電子基板を含むことを特徴とする電子モジュール。
【請求項２】
前記コネクタコンタクトは、エッジコネクタコンタクトであることを特徴とする請求項１に記載の電子モジュール。
【請求項３】
前記モノリシック基板は、複数の分離されない集積回路ダイを含むことを特徴とする請求項１に記載の電子モジュール。
【請求項４】
前記再配線構造は、前記少なくとも一つの集積回路ダイと電気的にカップルされた受動電子素子を提供するように構造化されたことを特徴とする請求項１に記載の電子モジュール。
【請求項５】
前記受動電子素子は、キャパシタ、抵抗及び/又はインダクタであることを特徴とする請求項４に記載の電子モジュール。
【請求項６】
前記再配線構造は、前記基板上にマウンティングされた電子素子のコンタクトパッドと電気的コネクションを提供するように構造化されたランドを含むことを特徴とする請求項１に記載の電子モジュール。
【請求項７】
前記基板上にマウンティングされ、前記ランドに電気的にカップリングされたコンタクトパッドを備える電子素子をさらに含むことを特徴とする請求項６に記載の電子モジュール。
【請求項８】
前記モノリシック基板の表面に付着され、前記コネクタコンタクトを支持するように構造化された支持層をさらに含むことを特徴とする請求項１に記載の電子モジュール。
【請求項９】
前記支持層は、ヒートシンクとして作用するように構造化されたことを特徴とする請求項８に記載の電子モジュール。
【請求項１０】
前記モノリシック基板の表面に付着された保護層をさらに含むことを特徴とする請求項１に記載の電子モジュール。
【請求項１１】
前記保護層は、ヒートシンクとして作用するように構造化されたことを特徴とする請求項１０に記載の電子モジュール。
【請求項１２】
内部に少なくとも一つの集積回路ダイを含む微細電子基板と、
少なくとも一つの集積回路ダイ上に形成され、順序通り積層された導電層及び絶縁層を含む再配線構造に、前記少なくとも一つの集積回路ダイにカップリングされた凝縮コネクタコンタクトを含む少なくとも一つの導電層を含む再配線構造と、
を含むことを特徴とする電子モジュール。
【請求項１３】
前記コネクタコンタクトは、エッジコネクタコンタクトであることを特徴とする請求項１２に記載の電子モジュール。
【請求項１４】
前記少なくとも一つの集積回路ダイは、複数の分離されない集積回路ダイを含むことを特徴とする請求項１２に記載の電子モジュール。
【請求項１５】
前記再配線構造は、前記少なくとも一つの集積回路ダイに電気的にカップリングされた受動電子素子を提供するように構造化されたことを特徴とする請求項１２に記載の電子モジュール。
【請求項１６】
前記受動電子素子は、キャパシタ、抵抗及び/又はインダクタであることを特徴とする請求項１５に記載の電子モジュール。
【請求項１７】
前記再配線構造は、前記基板上にマウンティングされた電子素子のコンタクトパッドに電気的コネクションを提供するように構造化された少なくとも一つの導電層を含むことを特徴とする請求項１２に記載の電子モジュール。
【請求項１８】
前記基板上にマウンティングされ、前記少なくとも一つの導電層に電気的にカップリングされたコンタクトパッドを備える電子素子をさらに含むことを特徴とする請求項１７に記載の電子モジュール。
【請求項１９】
前記モノリシック基板の表面に付着され、前記コネクタコンタクトを支持するように構造化された支持層をさらに含むことを特徴とする請求項１２に記載の電子モジュール。
【請求項２０】
前記支持層は、ヒートシンクとして作用するように構造化されたことを特徴とする請求項１９に記載の電子モジュール。
【請求項２１】
前記基板の表面に付着された保護層をさらに含むことを特徴とする請求項１２に記載の電子モジュール。
【請求項２２】
前記保護層は、ヒートシンクとして作用するように構造化されたことを特徴とする請求項２１に記載の電子モジュール。
【請求項２３】
内部に複数の集積回路ダイを備えるウェーハ及び前記複数の集積回路ダイ上に形成され、少なくとも一つの前記集積回路ダイにカップリングされたコネクタコンタクトを含む再配線構造を含むことを特徴とする製造物。
【請求項２４】
前記ウェーハは、複数の集積回路ダイグループ及び前記複数の集積回路ダイグループ上に形成され、集積回路ダイグループそれぞれにカップリングされ、それぞれはコネクタコンタクトを備える複数の再配線構造を含むことを特徴とする請求項２３に記載の製造物。
【請求項２５】
前記複数の集積回路ダイグループとこれと連関された再配線構造は複数のモジュールに分離可能なことを特徴とする請求項２４に記載の製造物。
【請求項２６】
前記各再配線構造の各コネクタコンタクトは、各モジュールのエッジコネクタコンタクトを提供するように構造化されたことを特徴とする請求項２５に記載の製造物。
【請求項２７】
複数の分離されない集積回路ダイと前記複数の分離されない集積回路ダイ上に形成され、相互配置された導電層及び絶縁層を含む再配線構造で、前記複数の集積回路ダイ中少なくとも一つに電気的にカップリングされたエッジコネクタコンタクトを含む少なくとも一つの導電層を含む再配線構造を含むことを特徴とする電子モジュール。
【請求項２８】
前記基板に付着された保護層をさらに含むことを特徴とする請求項２７に記載の電子モジュール。
【請求項２９】
前記保護層は、前記エッジコネクタコンタクトを支持するように構造化されたことを特徴とする請求項２８に記載の電子モジュール。
【請求項３０】
前記エッジコネクタコンタクトは、前記基板の縁に隣接して配置され、前記保護層は、前記再配線構造と対向する前記基板の表面に配置され、前記エッジコネクタコンタクトの下部に置かれることを特徴とする請求項２８に記載の電子モジュール。
【請求項３１】
前記保護層は、ヒートシンクとして作用するように構造化されたことを特徴とする請求項２８に記載の電子モジュール。
【請求項３２】
前記保護層は、少なくとも一つの金属層又は熱伝導性ポリマー層を含むことを特徴とする請求項２８に記載の電子モジュール。
【請求項３３】
前記保護層は、それぞれ前記基板及び再配線構造に付着された第１及び第２保護層を含むことを特徴とする請求項２８に記載の電子モジュール。
【請求項３４】
前記複数の分離されない集積ホイールダイは、複数の集積回路メモリ素子を含むことを特徴とする請求項２７に記載の電子モジュール。
【請求項３５】
前記再配線構造は、前記複数の集積回路ダイを連結する配線を提供することを特徴とする請求項２７に記載の電子モジュール。
【請求項３６】
前記再配線構造は、受動電子素子を含むことを特徴とする請求項２７に記載の電子モジュール。
【請求項３７】
前記受動電子素子は、キャパシタ、抵抗及び/又はインダクタを含むことを特徴とする請求項３６に記載の電子モジュール。
【請求項３８】
前記再配線構造は、前記基板上にマウンティングされた電子素子に電気的コンタクトを提供するように構造化された少なくとも一つの導電層を含むことを特徴とする請求項２７に記載の電子モジュール。
【請求項３９】
前記基板上にマウンティングされ、前記少なくとも一つの導電層と電気的にコンタクトする電子素子を含むことを特徴とする請求項３８に記載の電子モジュール。
【請求項４０】
複数の集積回路ダイと前記集積回路ダイにカップリングされ、コネクタコンタクトを含む再配線構造をウェーハ上に形成する段階を含むことを特徴とする電子モジュールの製造方法。
【請求項４１】
前記ウェーハの隣接領域から前記複数の集積回路ダイと前記再配線構造を分離して前記電子モジュールを提供する段階を含むことを特徴とする請求項４０に記載の電子モジュールの製造方法。
【請求項４２】
前記コネクタコンタクトを前記モジュールのエッジコネクタコンタクトとして作用するように構造化する段階を含むことを特徴とする請求項４１に記載の電子モジュールの製造方法。
【請求項４３】
前記複数の集積回路ダイと前記再配線構造とを形成する段階は、前記再配線構造が受動電子素子を提供するように構造化する段階を含むことを特徴とする請求項４１に記載の電子モジュールの製造方法。
【請求項４４】
前記受動電子素子は、キャパシタ、抵抗及び/又はインダクタであることを特徴とする請求項４３に記載の電子モジュールの製造方法。
【請求項４５】
前記電子モジュール上に前記コネクタコンタクトを支持するように構造化された支持層を形成する段階をさらに含むことを特徴とする請求項４１に記載の電子モジュールの製造方法。
【請求項４６】
前記支持層は、ヒートシンクとして構造化されることを特徴とする請求項４５に記載の電子モジュールの製造方法。
【請求項４７】
前記支持層を形成する段階前に前記電子モジュールを薄膜化する段階をさらに含むこと
を特徴とする請求項４５に記載の電子モジュールの製造方法。
【請求項４８】
前記再配線構造及び/又は前記少なくとも一つの集積回路ダイ上に保護層を形成する段階をさらに含むことを特徴とする請求項４０に記載の電子モジュールの製造方法。
【請求項４９】
前記保護層は、ヒートシンクで構造化されることを特徴とする請求項４８に記載の電子モジュールの製造方法。
【請求項５０】
ウェーハ上に複数の集積回路ダイを形成する段階と、
前記複数の集積回路ダイ上に前記少なくとも一つの集積回路ダイとカップリングされたコネクタコンタクトとを含む再配線構造を形成する段階と、
を含むことを特徴とする電子モジュールの製造方法。
【請求項５１】
前記集積回路ダイと前記再配線構造とを前記ウェーハの隣接領域から分離して前記電子モジュールを生成する段階をさらに含むことを特徴とする請求項５０に記載の電子モジュールの製造方法。
【請求項５２】
前記コンタクトが前記モジュールのエッジコネクタコンタクトとして作用するように構造化する段階を含むことを特徴とする請求項５１に記載の電子モジュールの製造方法。
【請求項５３】
前記再配線構造は、受動電子素子を形成するように構造化する段階を含むことを特徴とする請求項５１に記載の電子モジュールの製造方法。
【請求項５４】
前記受動電子素子は、キャパシタ、抵抗及び/又はインダクタであることを特徴とする請求項５３に記載の電子モジュールの製造方法。
【請求項５５】
前記コネクタコンタクトを支持するように構造化された支持層を形成する段階をさらに含むことを特徴とする請求項５１に記載の電子モジュールの製造方法。
【請求項５６】
前記支持層は、ヒートシンクで構造化されることを特徴とする請求項５５に記載の電子モジュールの製造方法。
【請求項５７】
前記支持層を形成する段階前に前記電子モジュールを薄膜化する段階を含むことを特徴とする請求項５１に記載の電子モジュールの製造方法。
【請求項５８】
前記再配線構造及び/又は複数の集積回路ダイ上に保護層を形成する段階をさらに含むことを特徴とする請求項５１に記載の電子モジュールの製造方法。
【請求項５９】
前記保護層は、ヒートシンクで構造化されることを特徴とする請求項５８に記載の電子モジュールの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子モジュールに係り、特にウェーハレベルモジュール及びその製造方法に関する。
【背景技術】
【０００２】
メモリモジュールなどのような典型的な従来の電子モジュールは、印刷回路基板（ＰＣＢ）に付着された複数のパッケージされた集積回路素子を含むことができる。集積回路素子は、ソルダボール技術を使用してＰＣＢに付着するように構造化されたチップスケールパッケージ（ＣＳＰ）及びウェーハレベルチップスケールパッケージ（ＷＬＣＳＰ）だけではなく、受動及び/又はウェーブソルダーリング技術に適していた従来のスルーホール（ｔｈｒｕ−ｈｏｌｅ）パッケージ及び表面実装パッケージ（ＳＭＴ）を含む多数の形成要因によりパッケージされることができる。
【０００３】
図１は、ＰＣＢ１０上にマウンティングされたＷＬＣＳＰ素子５０を備える従来のモジュールを示す。図面には示されていないが、ＰＣＢ１０は、素子５０及びインダクタ、キャパシタ及び抵抗などの受動素子７０を連結する回路トレース（ｃｉｒｃｕｉｔ  ｔｒａｃｅｓ）を含む。ＰＣＢ１０は、ＰＣＢ１０の縁と噛み合うエッジコネクタ（図示せず）のブレードとコンタクトすることができるように構造化されたエッジコネクタコンタクト１２をさらに含む。
【０００４】
図２は、図１のＩＩ−ＩＩ′に沿って切った断面図である。示されているように、ソルダボール５７は、ＷＬＣＳＰ素子５０とＰＣＢ１０とを連結する。図３は、半導体基板５１、パッシベーション層５３、チップパッド５２、パターンされた再配線層５４及び保護層を含むＷＬＣＳＰ素子５０の一部拡大図である。ソルダボール５７は、再配線層５４の露出された領域と接触する。
【０００５】
従来の素子パッケージ及び配線技術は、モジュールのサイズをさらに縮小させるに非常に制限的な最小フィーチュアサイズ限界に至っている。それに、ソルダを使用する配線方法は、信頼性及び環境的な側面で問題がある。例えば、図１及び図２に示されているモジュールで、素子５０とＰＣＢ１０との熱膨張係数の不一致によりソルダホールに加える機械的なストレスによりソルダ連結部にフェイル（ｆａｉｌ）が発生する。また、従来のソルダの鉛含量は、環境的なイッシューを起こす。
【特許文献１】大韓民国特開第2001−0077826号
【特許文献２】米国特開第 2002/094602号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の技術的課題は、モノリシック微細電子基板（ｍｏｎｏｌｉｔｈｉｃ  ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃ  ｓｕｂｓｔｒａｔｅ）を形成して電子モジュールのサイズを大きく減少させることができる内部コネクタコンタクトを備えるウェーハレベル電子モジュール及びこの製造方法を提供するところにある。
【課題を解決するための手段】
【０００７】
前述した本発明の技術的課題を達成するための本発明の幾つ実施形態によると、電子モジュールは、少なくとも一つの集積回路ダイと少なくとも一つの集積回路ダイ上に形成されて少なくとも一つの集積回路ダイとカップリングされたコネクタコンタクトを提供する再配線構造とを含むモノリシック微細電子基板を含む。該コネクタコンタクトは、エッジコネクタコンタクトで構造化されることができる。
【０００８】
本発明の他の実施形態において、再配線構造は、少なくとも一つの集積回路ダイと電気的にカップリングされたインダクタ、キャパシタ及び/又は抵抗などの受動電子素子を提供するように構造化されることができる。本発明のさらに他の実施形態において、再配線構造は、基板上にマウンティングされた電子素子のコンタクトパッドと電気的コネクションを提供するように構造化された導電層を含むことができる。モジュールは、モノリシック基板の表面に付着された支持層及び/又は保護層をさらに含むことができる。例えば、支持層及び/又は保護層は、熱テープを使用して基板に付着された金属プレート又は熱伝導性ポリマーであり得る。支持層及び/又は保護層は、ヒートシンクとして作用するように構造化されることができる。
【０００９】
本発明の他の実施形態によると、内部に少なくとも一つの集積回路ダイを含む微細電子基板と、少なくとも一つの集積回路ダイ上に形成され、順序通り積層された（ｉｎｔｅｒｌｅａｖｅｄ）導電層及び絶縁層を含む再配線構造で、少なくとも一つの集積回路ダイにカップリングされた凝縮（ｃｏｍｐｒｅｓｓｉｖｅ）コネクタコンタクトを含む少なくとも一つの導電層を含む再配線構造と、を含む。
【００１０】
本発明の他の実施形態によると、製造物は、内部に複数の集積回路ダイを備えるウェーハ及び複数の集積回路ダイ上に形成され、少なくとも一つの集積回路ダイにカップリングされたコネクタコンタクトを含む。ウェーハは、複数の集積回路ダイグループ及び複数の集積回路ダイグループ上に形成され、集積回路ダイグループそれぞれにカップリングされ、それぞれはコネクタコンタクトを備える複数の再配線構造を含む。複数の集積回路ダイグループとこれと連関された再配線構造は複数のモジュールに分離可能である。
【００１１】
本発明のさらに他の実施形態によると、電子モジュールは、複数の分離されない集積回路ダイと複数の分離されない集積回路ダイ上に形成され、相互配置された（ｉｎｔｅｒｌｅａｖｅｄ）導電層及び絶縁層を含む再配線構造で、複数の集積回路ダイ中少なくとも一つに電気的にカップリングされたエッジコネクタコンタクトを含む少なくとも一つの導電層を含む再配線構造を含む。一つ以上の保護層が基板に付着されてエッジコネクタコンタクトを支持するように構造化されることができる。
【００１２】
本発明の実施形態による製造方法によると、複数の集積回路ダイと集積回路ダイにカップリングされ、コネクタコンタクトを含む再配線構造をウェーハ上に形成して電子モジュールを製造する。ウェーハの隣接領域から複数の集積回路ダイと再配線構造を分離して電子モジュールを提供する。コネクタコンタクトをモジュールのエッジコネクタコンタクトとして作用するように構造化する。
【発明の効果】
【００１３】
本発明の幾つ実施形態によると、一つ以上の集積回路ダイと一つ以上の集積回路ダイとカップリングされたコンタクトを含み、一つ以上の集積回路ダイ上に形成された再配線構造を含むモノリシック微細電子基板を形成することにより、電子モジュールのサイズをさらに縮小させ得る。再配線構造がダイ上に形成されるのでダイと連結されるエッジコネクタのため必要な面積が顕著に縮小される。それに、ソルダによるコネクションを使用されないか、或いは減少された数のソルダを使用してモジュールを製造することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の例示的な実施形態が示されている添付図面を参照してより詳しく説明することである。しかしながら、本発明は、ここで説明される実施形態に制限されることではなく、異なる多様な形態で具現されることができることである。むしろ、本発明の実施形態は、本発明の開示が完全にするようにするために提供されることであり、本発明の当業者に本発明の範疇を完全に伝達するためのことである。
【００１５】
図面で、各層及び領域の厚さは、明瞭性のために強調された。層、領域又は基板などの構成要素が異なる構成要素“上”に存在すると言及される場合、これは、他の構成要素上に直接存在するか、或いは中間に他の構成要素が存在することもできる。それに、“下（ｂｅｎｅａｔｈ）”のような相対的な用語は、図面に示されている構成要素の間の相関関係を記述するため使用されることができる。相対的な用語は、図面に示されている方向だけではなく、これとは違う方向を含むためのことである。例えば、図面に示されている素子がひっくり返る場合、他の構成要素の“下”にあると言及された構成要素は、他の構成要素の“上”に置かれることができる。従って、“下”とは例示的な用語は、上部と下部方向を全て含む。
【００１６】
たとえ、明細書内で多様な領域、層及び/又はセクションを記述するために“第１”及び“第２”が使用されたが、これら領域、層及び/又はセクションがこれら用語に限定されることではない。これら用語は、単に一領域、一層、一セクションを他の領域、他の層、他の領域と区分するために使用されたことであるだけである。従って、以下で言及される第１の領域、第１の層又は第１のセクションなどは、第２の領域、第２の層又は第２のセクションになることができ、これは、“第２”とは用語の場合にも同一である。また、“及び/又は”とは用語は、言及されたアイテム一つ以上の全ての組合を含む。明細書全体にかけて同一参照符号は同一構成要素を指称する。
【００１７】
図４及び図５は、本発明の幾つ実施形態による電子モジュール４００を示す。モジュール４００は、集積回路ダイ１１０ａ−１１０ｈが形成されている基板１００と基板１００上に順序通り積層された導電層と絶縁層とを含む再配線構造５１０を含むモノリシック基板４０１を含む。ダイ１１０ａ−１１０ｈは、同一であることもでき、異なることもできる。例えば、ダイ１１０ａ−１１０ｈは、メモリ素子のみを含むか、或いはメモリ素子とマイクロプロセッサー、メモリコントローラ又はその他集積回路素子などのような一つ以上の機能的な素子の組合を含むことができる。再配線構造５１０は、移動可能なコネクタのコンタクトと噛み合うように構造化された複数のコネクタコンタクト２３０ａを含む導電層２３０を含む。例示された実施形態で、コンタクトは、モジュール４００のエッジと噛み合うエッジコネクタ（図示せず）のコンタクトと圧縮方式により噛み合うことができるように構造化されている。従って、モジュール４００は、ソルダを用いたコネクションなしで製造されることができる。勿論一体化されたコンタクトは、本発明の他の実施形態では、異なる形態で構造化されることができる。例えば、モノリシック基板は、クランピング（例、ゼロ挿入力（ｚｅｒｏ  ｉｎｓｅｒｔｉｏｎ  ｆｏｒｃｅ））コネクタ又はモジュールキャリアにより圧縮的に噛み合うことができるように構造化されたコンタクトなどのようにエッジ以外の領域に置かれたコンタクトを含むことができる。
【００１８】
図５は、図４のＩＶ−ＩＶ′線に沿って切った断面図である。基板１００に形成されたダイ１１０ａ−１１０ｈの上面に再配線構造５１０が置かれている。保護層３００は、再配線構造５１０上に置かれるが、エッジコネクタコンタクト２３０ａとして作用する導電性再配線層２３０の領域を覆わない。第２及び第３の保護層３２０、３３０は、それぞれ第１の保護層３００上と基板１００の下面に置かれる。第２及び第３の保護層３２０、３３０は、相対的に高い熱伝導性物質で形成されてヒートシンクとして作用することができる。例えば、第２及び第３の保護層３２０、３３０は、熱テープ３１０などのような接着層により基板１００に付着された金属プレート及び/又は熱伝導性ポリマー層であり得る。保護層は、基板内に形成された一体型コンタクトに機械的な支持力を提供することができる。例えば、図５に示されたように、下部保護層３３０は、コンタクト２３０ａの下にまで延びてエッジコネクタが付着される時機械的な支持力を提供することができる。
【００１９】
図６は、図４のＶ−Ｖ′線に沿って切った断面図であり、図７は、図６のＡ領域の拡大図である。ダイ１１０ｄは、パッシベーション層１２２内の開口部を通じて露出された一つ以上のチップパッド１２０を含む。示されているように、再配線構造５１０は、第１の導電性再配線層２１０、第２の導電性再配線層２２０、第３の導電性再配線層２３０、第１の絶縁層２０５、第２の絶縁層２１５及び第３の絶縁層２２５を含む。コンタクトホールは、絶縁層２０５、２１５、２２５を通じて形成されて再配線層２１０、２２０、２３０とダイ１１０ｄとを連結する。再配線構造５１０は、例示的な目的に示されたことであり、導電層及び絶縁層の数及び形状は多様に変形されることができる。
【００２０】
本発明の他の実施形態によると、図６及び図７に示されている一つ以上の一体型コネクタコンタクトを備えるモノリシック基板は、ソルダボールマウンティング（ｍｏｕｎｔｉｎｇ）などによりマウンティングされた能動又は受動素子と組み合われることができる。図８は、本発明の他の実施形態によるモジュール８００の断面図であり、図９は、図８のＢ領域の拡大図である。モジュール８００は、一つ以上のダイ１１０′が形成された基板１００′とその上の再配線構造５１０′とを含むモノリシック基板８０１と図６及び図７に示されている実施形態と同様にテープ３１０′によりモノリシック基板８０１に付着された第１、第２及び第３保護層３００′、３２０′、３３０′を含む。再配線構造５１０'は、その上に電子素子８１０が配置された上部絶縁層２３５′を含む。電子素子８１０は、能動又は受動素子であることができ、絶縁層２３５内に形成された開口部を通じて露出された再配線構造５１０′の導電層２３０′より成った第１及び第２のランド２３０ｂ′、２３０ｃ′に電気的に連結される。導電層２３０′は、圧縮エッジコネクタコンタクト２３０ａ′をさらに含むことができる。
【００２１】
本発明の他の実施形態によると、抵抗、キャパシタ及び/又はインダクタなどの電子素子が図６乃至図９に示されているモノリシック基板の再配線構造内に含まれることができる。図１０を参照すれば、キャパシタ１０００は、再配線構造の第１及び第２の導電層２１０′′、２２０′′とその間に介在されてキャパシタ誘電体として機能する絶縁層（図示せず）より成ることができる。導電層２１０′′、２２０′′より成った電極は、ビア２１９′′、２２７′′を通じて再配線構造の他の層２３０′′内のトレースとカップリングされることができる。同様に、図１１を参照すれば、インダクタ１１００は、ビア２１７"と共に再配線構造の第１及び第２の導電層２１０′′′'、２２０′′′で形成されることができる。インダクタの末端は、ビア２１９′′′、２２７′′′により再配線構造の第３の導電層２３０′′′とカップリングされることができる。これと同一な方式にその他他の回路要素が再配線構造内に埋設することができる。例えば、抵抗は、再配線構造の導電層より成った導電性トレースの一部断面積を縮小させることにより形成することができる。埋設された回路要素は、受動フィルタ又はその他チューニング回路などのような特定機能を遂行する回路を構成するように連結されることができる。本発明の幾つ実施形態では、このように埋設された回路が、図８及び図９に示されているモノリシック基板にマウンティングされた素子と組み合われることもできる。
【００２２】
図４乃至図７及び図１２を参照して、本発明の幾つ実施形態によるウェーハレベル集積回路素子の製造方法を説明する。先ず、図１２に示されているウェーハ１２００を準備する。ウェーハ１２００は、スクライブライン１２０１により分離された複数の集積回路ダイ１１０を含む。ウェーハ１２００は、シリコンウェーハ、ＳＯＩ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｉｎｓｕｌａｔｏｒ）ウェーハ、ガリウム砒素ウェーハ、シリコンゲルマニウムウェーハ、セラミックウェーハ、クォーツウェーハなどであり得る。ダイ１１０は、後続工程でマルチダイドモジュールに分離されるグループ１２１０、１２２０にグループ化されることができる。図１２では、グループ１２１０、１２２０が同一数のダイを含むことと示されているが、相異なる数の相異なる配列を有するダイから構成された多様なグループを含むこともでき、多様なグループ内のダイも相異なる機能を有するダイであり得る。
【００２３】
図７に示されているように、ダイ１１０は、パッシベーション層１２２内の開口部を通じて露出されたパッド１２０を含むことができる。パッド１２０を露出させるコンタクトホールを含む第１の絶縁層２０５がパッシベーション層１２２上に形成される。第１の絶縁層２０５内に形成されたコンタクトホールを通じてパッド１２０と連結される再配線構造５１０のパターンされた第１の導電層２１０が第１の絶縁層２０５上に形成される。再配線構造の第２の絶縁層２１５、パターンされた第２の導電層２２０、第３の絶縁層２２５及びパターンされた第３の導電層２３０が順次的な蒸着及びパターニング段階を通じて形成される。
【００２４】
再配線構造５１０のパターンされた導電層は、銅（Ｃｕ）、アルミニウム（Ａｌ）、亜鉛（Ｚｎ）、白金（Ｐｔ）、コバルト（Ｃｏ）、鉛（Ｐｂ）及び/又はニッケル（Ｎｉ）で形成されることができる。層を形成するためには、蒸着とフォトリソグラフィによるパターニング、スクリーンプリンティングと導電性ペーストのキュアリング及び/又は電解又は無電解金属プレーティングなどの多様な方法が使用されることができ、これに制限されることではない。再配線構造５１０の絶縁層は、低水分吸水率、低誘電率及びウェーハ１２００を構成する物質と熱膨張係数の不一致が小さい物質で形成されることができる。このような物質の例としては、ＢＣＢ（ＢｅｎｚｏＣｙｃｌｏＢｕｔｅｎｓ）、ポリベンゾオキサゾール、ポリイミド、エポキシ、シリコン酸化物及び/又はシリコン窒化物を挙げることができる。ＢＣＢ、ポリベンゾオキサゾール、ポリイミド及び/又はエポキシ層は、スピンコーティングと熱的キュアリングにより形成されることができる。シリコン酸化膜又はシリコン窒化膜は、高密度プラズマ（ＨＤＰ）ＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）のようなＣＶＤにより形成されることができる。
【００２５】
再び、図４乃至図７及び図１２を参照すれば、エッジコネクタコンタクト２３０ａを露出させる第１の保護層３００が再配線構造５１０上に形成される。例えば、２乃至５０μｍ厚さの第１の保護層３００は、エポキシ樹脂層及び/又はポリイミド層であり得る。選択的に第１の保護層３００は省略されることができる。第１の保護層３００を形成する前に、ダイ１１０及び再配線構造５１０が碌に動作するか確認するために電気的テストを遂行することができる。
【００２６】
次いで、ウェーハ１２００の下部表面を磨いて（ｇｒｉｎｄｉｎｇ）薄膜化する。従来の切断（ｓａｗｉｎｇ）技術を使用して選択されたスクライブライン１２０１に沿ってウェーハ１２００を切断して各ダイグループ１２１０、１２２０を含む基板１００に分離する。
【００２７】
次いで、第２及び第３の保護層３２０、３３０を分離された基板１００上に形成する。例えば、第２及び第３の保護層３２０、３３０は、プレーティング工程及び/又は物理的気相蒸着工程（ＰＶＤ）などに形成され、接着剤及び/又はテープなどにより付着された金属プレート又は熱伝導性ポリマーであり得る。図８及び図９に示されているように追加的な電子素子が第２及び第３の保護層３２０、３３０の形成前に基板１００上にマウンティングされることができる。
【００２８】
以上、添付した図面を参照して本発明の実施形態を説明したが、本発明の属する技術分野で通常の知識を持つ者は、本発明がその技術的思想や必須的な特徴を変更せず異なる具体的な形態で実施されることができることを理解することができることである。だから、以上で記述した実施形態は、全ての面で例示的なことであり、限定的ではないことと理解するべきことである。
【図面の簡単な説明】
【００２９】
【図１】従来の電子モジュールの概略図である。
【図２】従来の電子モジュールの概略図である。
【図３】従来の電子モジュールの概略図である。
【図４】本発明の幾つ実施形態によるウェーハレベルモジュールの上面図である。
【図５】図４のウェーハレベルモジュールの断面図である。
【図６】図４のウェーハレベルモジュールの断面図である。
【図７】図４のウェーハレベルモジュールの詳細図である。
【図８】本発明の他の実施形態によるウェーハレベルモジュールの断面図である。
【図９】図８のウェーハレベルモジュールの詳細図である。
【図１０】本発明の他の実施形態によるウェーハレベルモジュールの再配線構造に埋設されたキャパシタとインダクタとを示す斜視図である。
【図１１】本発明の他の実施形態によるウェーハレベルモジュールの再配線構造に埋設されたキャパシタとインダクタとを示す斜視図である。
【図１２】本発明の幾つかの実施形態によるウェーハレベルモジュール形成方法を例示するための半導体ウェーハの上面図である。
【符号の説明】
【００３０】
１００、１００′  基板
１１０、１１０′  ダイ
１１０ａ−１１０ｈ  集積回路ダイ
１２０  チップパッド
１２２  パッシベーション層
２０５  第１の絶縁層
２１０  導電性再配線構造
２１０′′、２１０′′′  第１の導電層
２１５  第２の絶縁層
２１７′′′、２１９′′′  ビア
２２０  再配線層
２２０′′、２２０′′′  第２の導電層
２２５  第３の絶縁層
２２７′′′  ビア
２３０  再配線層（第３の導電層）
２３０′  導電層
２３０′′′  第３の導電層
２３０ａ  圧縮エッジコネクタコンタクト（コネクタコンタクト）
２３０ｂ′  第１のランド
２３０ｃ′  第２のランド
２３５′  上部絶縁層
３００、３００′  第１の保護層
３１０  熱テープ
３２０、３２０′  第２の保護層
３３０  下部保護層（第３の保護層）
３３０′  第３の保護層
４００  モジュール
４０１  モノリシック基板
５１０、５１０′  再配線構造
８００  モジュール
８１０  電子素子
１０００  キャパシタ
１１００  インダクタ
１２００  ウェーハ
１２０１  スクライブライン
１２１０、１２２０  ダイグループ
【図１】
2005175471.tif 000003
【図２】
2005175471.tif 000004
【図３】
2005175471.tif 000005
【図４】
2005175471.tif 000006
【図５】
2005175471.tif 000007
【図６】
2005175471.tif 000008
【図７】
2005175471.tif 000009
【図８】
2005175471.tif 000010
【図９】
2005175471.tif 000011
【図１０】
2005175471.tif 000012
【図１１】
2005175471.tif 000013
【図１２】
2005175471.tif 000014