(57)【要約】【課題】  多結晶シリコン薄膜トランジスタで電流DACとそれに必要な電流源を集積した電流駆動型表示装置を形成した場合に、良好な電流の精度を確保し、高画質を実現し、色度を保ったまま表示輝度を調整可能とする装置の提供。【解決手段】  親電流源回路(100)と、親電流をコピーする複数のカレントコピア回路(101)と、コピーした電流を単独あるいは加算して出力する加算型電流源(103)と、電流源回路の出力電流をコピーして入力されたデジタルデータに応じてコピーした電流を加算して出力する複数の電流DAC(104)と、電流DACセルの出力電流をコピーして発光素子に供給する画素回路(105)を備える。【選択図】  図１
2005221659.tif 000002
【特許請求の範囲】
【請求項１】
電流出力端子から基準電流を出力する基準電流源回路と、
前記基準電流源回路の前記電流出力端子に入力端子が共通に接続され、それぞれ、制御信号に基づき、前記基準電流をコピーし、コピーした電流を出力端子から出力する複数のカレントコピア回路と、
前記複数のカレントコピア回路の動作を制御するための前記制御信号を出力する制御回路と、
を含み、
前記複数のカレントコピア回路からの出力電流のうちの一つを単独で出力するか、又は、複数の出力電流を加算した電流を出力する、ことを特徴とする電流源回路。
【請求項２】
前記カレントコピア回路は、制御信号に基づき、電流コピー時に、前記基準電流源回路の前記基準電流を、一端がトランジスタの制御端子に接続された容量に制御端子電圧としてコピーし、電流出力時には、前記トランジスタの制御端子には前記容量の制御端子電圧が印加され前記出力端子から前記コピーした電流に相当する電流値の電流を出力する、ことを特徴とする請求項１に記載の電流源回路。
【請求項３】
前記複数のカレントコピア回路は、少なくとも２つの群にグループ化され、一の群に属するカレントコピア回路が電流を出力している期間に、他の群のうち少なくとも一の群に属するカレントコピア回路は、前記基準電流源回路の出力電流をコピーする構成とされてなる、ことを特徴とする請求項１又は２に記載の電流源回路。
【請求項４】
入力信号を受け、前記入力信号に応じて表示素子を電流駆動する電流駆動型表示装置において、
電流出力端子から基準電流を出力する基準電流源回路と、
前記基準電流源回路の前記電流出力端子に入力端子が共通に接続され、それぞれ、制御信号に基づき、前記基準電流をコピーし、コピーした電流を出力端子から出力する複数のカレントコピア回路と、
前記複数のカレントコピア回路の動作を制御するための前記制御信号を出力する制御回路と、
を含み、
前記複数のカレントコピア回路のうちの一つの出力電流を単独で出力するか、又は、複数の出力電流を加算した電流を出力する電流源回路を含む、ことを特徴とする電流駆動型表示装置。
【請求項５】
前記カレントコピア回路は、制御信号に基づき、電流コピー時に、前記基準電流源回路の前記基準電流を、一端がトランジスタの制御端子に接続された容量に制御端子電圧としてコピーし、電流出力時には、前記トランジスタの制御端子には前記容量の制御端子電圧が印加され前記出力端子から前記コピーした電流に相当する電流値の電流を出力する、ことを特徴とする請求項４に記載の電流駆動型表示装置。
【請求項６】
前記複数のカレントコピア回路は、少なくとも２つの群にグループ化され、一の群に属するカレントコピア回路が電流を出力している期間に、他の群のうち少なくとも一の群に属するカレントコピア回路は、前記基準電流源回路の出力電流をコピーする構成とされてなる、ことを特徴とする請求項４に記載の電流駆動型表示装置。
【請求項７】
前記電流源回路を複数有し、
前記複数の電流源回路に含まれる個々の基準電流源回路の電流値を調整する手段と、
前記複数の基準電流源回路の電流の比を保ったまま電流値を調整する手段と、
を含む、ことを特徴とする請求項４記載の電流駆動型表示装置。
【請求項８】
前記電流源回路を構成するトランジスタが、絶縁基板上に形成された多結晶シリコン薄膜トランジスタである、ことを特徴とする請求項４記載の電流駆動型表示装置。
【請求項９】
前記表示素子が有機ＥＬ（Electro Luminescence）である、ことを特徴とする請求項４乃至８のいずれか一に記載の電流駆動型表示装置。
【請求項１０】
請求項４乃至９のいずれか一に記載の電流駆動型表示装置において、
少なくとも表示領域の一部を表示させ、前記基準電流源回路の電流は、前記表示領域の一部の輝度又は色度に応じて調整が行われる、ことを特徴とする電流駆動型表示装置。
【請求項１１】
請求項４乃至１０のいずれか一に記載の電流駆動型表示装置を備えた情報端末。
【請求項１２】
加算型電流源回路と、複数の駆動回路と、表示部とを備え、
前記加算型電流源回路は、
電流出力端子から基準電流を出力する基準電流源回路と、
前記基準電流源回路の前記電流出力端子に入力端子が共通に接続され、それぞれが、制御信号に基づき、電流コピー時に、前記基準電流源回路の前記基準電流を、一端がトランジスタの制御端子に接続された容量にコピーし、電流出力時に、前記トランジスタの出力端子から前記容量にコピーした電流を出力する複数のカレントコピア回路と、
前記複数のカレントコピア回路の動作を制御するための前記制御信号を出力する第１の制御回路と、
を含み、前記複数のカレントコピア回路の出力電流うちの一つの出力電流、又は、複数の出力電流を加算した電流を出力する電流源回路を有し、
前記複数の駆動回路のそれぞれは、
前記加算型電流源回路からの出力電流を入力し、前記入力した電流をコピーして、入力されたデジタルデータに応じてコピーした電流を加算して出力する複数のカレントコピア回路を含み、入力されたデジタルデータに応じてデータ線を電流駆動し、
前記表示部は、複数の前記データ線と、複数のゲート線との交差部にアレイ状に配設され、前記ゲート線によりオン・オフが制御され、対応する前記駆動回路からのデータ線に出力された電流をコピーして、対応する表示素子に供給する複数の画素セルを有する、ことを特徴とする表示装置。
【請求項１３】
前記カレントコピア回路は、制御信号に基づき、電流コピー時に、前記基準電流源回路の前記基準電流を、一端がトランジスタの制御端子に接続された容量に制御端子電圧としてコピーし、電流出力時には、前記トランジスタの制御端子には前記容量の制御端子電圧が印加され前記出力端子から前記コピーした電流に相当する電流値の電流を出力する、ことを特徴とする請求項１２に記載の表示装置。
【請求項１４】
前記複数のカレントコピア回路は、少なくとも２つの群にグループ化され、一の群に属するカレントコピア回路が電流を出力している期間に、他の群のうち少なくとも一の群に属するカレントコピア回路は、前記基準電流源回路の出力電流をコピーする構成とされてなる、ことを特徴とする請求項１２に記載の表示装置。
【請求項１５】
前記駆動回路が、互いに異なる複数の基準電流の出力毎に設けられ、それぞれが、前記カレントコピア回路は、制御信号に基づき、電流コピー時に、前記基準電流源回路の前記基準電流を、一端がトランジスタの制御端子に接続された容量に制御端子電圧としてコピーし、電流出力時には、前記トランジスタの制御端子には前記容量の制御端子電圧が印加され前記出力端子から前記コピーした電流に相当する電流値の電流を出力する複数のカレントコピア回路を備え、
入力されたデジタルデータによって、それぞれの前記カレントコピア回路の出力の導通／非導通を制御することにより、前記基準電流の組み合わせに基づき生成される電流を、出力電流として出力する電流出力型のデジタルアナログ変換回路を含む、ことを特徴とする請求項１２記載の表示装置。
【請求項１６】
前記駆動回路において、前記複数のカレントコピア回路が少なくとも２つの群にグループ化され、一の群が、電流を出力している期間、他の群の少なくとも１つの群は電流をコピーする動作を行うように制御する手段を備えている、ことを特徴とする請求項１２に記載の表示装置。
【請求項１７】
前記基準電流源回路として、
所定の電圧を入力端子から入力し前記所定の電圧を出力端子から出力する増幅回路と、
第１の端子が可変抵抗を介して第２の電源に接続され、制御端子として機能する第２の端子が前記増幅回路の出力端子に接続され、第３の端子から電流を出力するトランジスタを備えてなる基準電流源を複数備えている、ことを特徴とする請求項１２に記載の表示装置。
【請求項１８】
前記複数の基準電流源の増幅回路には共通の電圧が供給される、ことを特徴とする請求項１７に記載の表示装置。
【請求項１９】
前記カレントコピア回路は、第１の電源に接続された第１の端子と、制御端子として機能する第２の端子と、第３の端子とを有するトランジスタと、
固定電位と前記トランジスタの前記第２の端子間に接続された容量と、
前記トランジスタの前記第２の端子と前記第３の端子との間に接続される第１のスイッチと、
前記トランジスタの前記第３の端子と、前記入力端子との間に接続される第２のスイッチと、
前記トランジスタの前記第３の端子と前記出力端子との間に接続される第３のスイッチと、
を備え、
前記第１乃至第３のスイッチは、対応する制御信号に応じてオン・オフ制御される、ことを特徴とする請求項１乃至３のいずれか一に記載の電流源回路。
【請求項２０】
前記カレントコピア回路は、第１の電源に接続された第１の端子と、制御端子として機能する第２の端子と、第３の端子とを有するトランジスタと、
固定電位と前記トランジスタの前記第２の端子間に接続された容量と、
前記トランジスタの前記第２の端子と前記第３の端子との間に接続される第１のスイッチと、
前記トランジスタの前記第３の端子と、前記入力端子との間に接続される第２のスイッチと、
前記トランジスタの前記第３の端子と前記出力端子との間に接続される第３のスイッチと、を備え、
前記第１乃至第３のスイッチは、対応する制御信号に応じてオン・オフ制御される、ことを特徴とする請求項４乃至６のいずれか一に記載の電流駆動型表示装置。
【請求項２１】
前記カレントコピア回路は、第１の電源に接続された第１の端子と、制御端子として機能する第２の端子と、第３の端子とを有するトランジスタと、
固定電位と前記トランジスタの前記第２の端子間に接続された容量と、
前記トランジスタの前記第２の端子と前記第３の端子との間に接続される第１のスイッチと、
前記トランジスタの前記第３の端子と、前記入力端子との間に接続される第２のスイッチと、
前記トランジスタの前記第３の端子と前記出力端子との間に接続される第３のスイッチと、
を備え、前記第１乃至第３のスイッチは、対応する制御信号に応じてオン・オフ制御される、ことを特徴とする請求項１２乃至１６のいずれか一に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ素子等、電流駆動型の素子を備えた表示装置に関し、特に、表示装置で用いられる電流を出力する半導体装置において、出力電流の基準となる電流を供給する電流源回路、並びに、電流源回路を含んだ半導体装置に関する。
【背景技術】
【０００２】
有機ＥＬ（Electro-Luminescence）表示装置は、自発光、かつ、発光応答が速い有機ＥＬ素子を用いているため、薄型、軽量、広視野角、かつ、動画表示性能が高いなどの特徴を有している。図９に模式的に示すように、パッシブマトリックス（ＰＭ）型有機ＥＬ表示装置では、各画素に有機ＥＬ素子９１と配線のみを備え、アクティブマトリックス（ＡＭ）型有機ＥＬ表示装置では、各画素に、有機ＥＬ素子９１と有機ＥＬ素子に電流を供給する画素回路９２を備えている。図９において、９３は、表示部９０のゲート線を駆動する垂直走査ドライバ回路であり、９４は、表示部９０のデータ線を駆動する水平走査電圧／電流ドライバ回路である。
【０００３】
有機ＥＬ表示装置は、水平走査回路９４からの信号に従って、各ライン上の有機ＥＬ素子９１、又は、画素回路９２を選択する水平走査を行う。ライン選択された期間において、有機ＥＬ表示装置用駆動回路の各出力から、各データ線を経由して、選択されたライン上の各有機ＥＬ素子又は各画素回路に、階調信号に対応した適当な電圧や電流が供給される。供給された電圧や電流により、有機ＥＬ素子に流れる電流が決まり、有機ＥＬ素子の発光輝度が制御され、画像が表示される。
【０００４】
従って、有機ＥＬ素子の発光輝度は、有機ＥＬ素子に供給された電流値、又は、印加された電圧値により決定される。有機ＥＬ素子における発光輝度と供給電流は、線形関係にあり、発光輝度と印加電圧は、非線形関係にある。また、現状の有機ＥＬ素子では、発光時間の経過とともに素子に劣化が現れ、印加電圧に対する輝度は発光時間の経過とともに低下していく。一方、供給電流に対する輝度の時間変化は、電圧に比べて小さいので、電流を有機ＥＬ素子に供給する駆動法の方が、高い表示品質を維持できる。
【０００５】
このように、電流に対応して応答する素子を複数個配置することで、表示を行う装置を「電流駆動型表示装置」と呼ぶ。
【０００６】
アクティブマトリックス型の有機ＥＬ表示装置では、表示品質の低下を抑えるため、画素回路内の有機ＥＬ素子に電流を供給する駆動トランジスタの電流特性が画素間でばらついた場合でも、駆動トランジスタから供給される電流がばらつかないようにすることが重要である。
【０００７】
図１０は、電圧書き込み電流駆動型の画素回路の構成を示す図である。画素回路１００１は、ソースが電源に接続されたドレインが有機ＥＬ素子１００３に接続されＰチャネルＴＦＴ（薄膜トランジスタ）よりなる駆動トランジスタ１００２を備え、駆動トランジスタ１００２のゲートとソース間に接続された容量Ｃと、データ線と駆動トランジスタ１００２のゲート間に接続され制御線によってオン・オフされるスイッチＳＷを備えている。外部の駆動回路からは、データ線を通じて電圧が画素回路１００１に供給される。画素回路１００１は、駆動トランジスタ１００２の特性が画素毎にばらついた場合、有機ＥＬ素子１００３に供給される電流が画素毎にばらついてしまう。この時、有機ＥＬ素子１００３の発光輝度もばらつくため、表示にむらが現れ、表示品質が低下するという課題がある。
【０００８】
これに対し、図１１は、電流書き込み電流駆動型の画素回路の構成を示す図である。図１１を参照すると、画素回路１１０１は、ソースが電源に接続され、ソースとゲート間に容量Ｃが接続され、ドレインがスイッチＳＷ２−１を介して有機ＥＬ素子１１０３に接続されＰチャネルＴＦＴ（薄膜トランジスタ）よりなる駆動トランジスタ１１０２と、駆動トランジスタ１１０２のゲートとドレイン間に接続されたスイッチＳＷ１−２と、データ線と駆動トランジスタ１１０２のドレイン間に接続されたスイッチＳＷ１−１と、スイッチＳＷ２−１と有機ＥＬ素子１１０３との接続点と電源３間に接続されたスイッチＳＷ１−３を備え、スイッチＳＷ１−１、ＳＷ１−２は制御線１の値によってオン・オフ制御され、スイッチＳＷ２−１、ＳＷ１−３は制御線２の値によってオン・オフ制御される。外部の駆動回路からは、データ線を通じて電流が画素回路１１０１に供給される。この画素回路１１０１では、駆動トランジスタ１１０２が、制御線１によってゲート−ドレインが短絡された状態（スイッチＳＷ１−１、ＳＷ１−２が導通状態）でデータ線から供給される電流を記憶し、制御線２によってスイッチＳＷ２−１を導通状態とし（スイッチＳＷ１−１、ＳＷ１−２、ＳＷ１−３は非導通状）、記憶した電流を、有機ＥＬ素子１１０３に流す。この回路を用いることで、一つのトランジスタ（駆動トランジスタ）１１０２で電流を記憶し、電流を出力する構成とされているため、トランジスタばらつきによる有機ＥＬ素子への供給電流ばらつきを抑えることができ、表示品質を高めることができる。
【０００９】
図１２は、図１１に示した画素回路に対応可能な、電流を出力するデータドライバの構成を示す図である（後記非特許文献１参照）。このデータドライバにおいても、図１１と同様に、「カレントコピア回路」と呼ばれる回路が採用されている。図１２を参照すると、このデータドライバは、電流記憶状態では、スイッチＳＷ１−２、ＳＷ１−１を導通状態として、出力トランジスタ（Ｔｒ）のゲートとドレインを短絡した状態で、第二の基準電流源１２０２からの基準電流を出力トランジスタ（出力Ｔｒ）に流すことにより、出力トランジスタのゲート電圧を基準電流に相当する電圧に記憶する。電流出力状態では、スイッチＳＷ１−２、ＳＷ１−１を非導通として、出力トランジスタ（Ｔｒ）のゲートとドレインの短絡を解消し、ゲートが前記電圧を保持することで、スイッチＳＷ２−１を導通状態として、前記基準電流と同じ大きさの電流が出力される。そして、２倍毎に異なる複数の基準電流の出力毎に設けられたカレントコピア回路を並列に接続し、表示デジタルデータによって、それぞれのカレントコピア回路の出力の導通／非導通を決定することにより、基準電流の組み合わせによる電流を、ドライバ回路の出力電流として出力することができる。かかる構成により、電流出力型のデジタルアナログ変換器（「電流ＤＡＣ」ともいう）を構成している。例えば、電流比が２倍毎に異なる３種類の基準電流ｉ０〜ｉ２であれば、基準電流を組み合わせた電流として、８種類（電流ゼロを含む）の電流を出力できる。すなわち、デジタル信号（表示デジタルデータ）からアナログ信号への変換回路１２０１を構成している。
【００１０】
適当な電流比を持つ複数の基準電流を供給する電流源回路として、後記特許文献１は、図１３に示す構成が開示されている。この電流源回路は、上記ドライバ回路向けに複数の基準電流を生成する構成を備えており、非反転入力端子に入力電圧Ｖｉｎを入力し出力端子がＮチャネルトランジスタＴｒ１のゲートに接続され、反転入力端子がトランジスタＴｒ１のソースに接続されたＯＰアンプ（演算増幅器）１３０１と、トランジスタＴｒ１のソースとグランド間に接続された抵抗Ｒｃ（「電流設定抵抗」という）を備え、入力電圧Ｖｉｎを電流に変換して出力するＶ−Ｉ変換回路と、ソースが電源に接続されゲートとドレインが接続されたＰチャネルトランジスタ（「ミラートランジスタ」ともいう）Ｔｒ２と、ソースが電源に共通接続され、ゲートが、トランジスタＴｒ２のゲートと共通接続されたトランジスタＴｒ３、Ｔｒ４、Ｔｒ５からなるカレントミラー回路を備えて構成されている。
【００１１】
ＯＰアンプ１３０１の非反転入力端子に印加される入力電圧Ｖｉｎを抵抗Ｒｃの抵抗値で割った値である電流Ｉ（＝Ｖｉｎ／Ｒｃ）をトランジスタＴｒ１、Ｔｒ２、抵抗Ｒｃ線に流すように動作する。
【００１２】
カレントミラー回路は、トランジスタＴｒ２、Ｔｒ３〜５のゲート−ソース間電圧が等しいため、電流源トランジスタＴｒ３〜Ｔｒ５は、トランジスタＴｒ２に対する電流能力の比と、トランジスタＴｒ２に流れている電流によって決まる電流を流す。従って、トランジスタＴｒ２に対し、３つの電流源トランジスタＴｒ３〜５のＬ（ゲート長）サイズを共通とし、Ｗ（ゲート幅）サイズを、例えば、１倍、２倍、４倍とすることにより、電流源トランジスタＴｒ３〜５は、Ｖ−Ｉ変換回路の電圧入力と抵抗Ｒｃにより決められた、ミラートランジスタＴｒ２に流れる電流の１倍、２倍、４倍の電流を出力できる。
【００１３】
【特許文献１】特開２０００−２９３２４５号公報（第３図）
【非特許文献１】EuroDisplay 2002 Proceeding P279-281
【非特許文献２】IEEE ELECTRONICS LETTERS 8th December 1988 vol.24 No.25、第1560-1562頁
【発明の開示】
【発明が解決しようとする課題】
【００１４】
図１３を参照して説明した従来の技術において、電流源回路の出力は、トランジスタＴｒ２と電流源トランジスタＴｒ３〜Ｔｒ５の電流駆動能力の比によって決めることができる。しかしながら、この従来の技術において、ゲート幅Ｗサイズを変えることで、電流駆動能力の比を設定しても、プロセス起因等により、電流駆動能力が期待（設計値）通りにならない場合が生じる。この場合、電流源トランジスタは、設定した電流比からずれた電流を出力することになり、この電流を基に生成されるドライバ回路の出力電流の精度は低下する。例えば、低温多結晶シリコン薄膜トランジスタ（Low Temperature Poly-crystalline Silicon Thin Film Transistor: 「ＬＴＰＳ  ＴＦＴ」ともいう）等の電流特性ばらつきが大きいタイプのトランジスタによって、電流源回路を構成する場合、精度の低下が大きくなる。
【００１５】
特に、低温多結晶シリコン薄膜トランジスタの場合、チャネル部に粒界が存在し、その位置や個数が個々のＴＦＴによってばらつき、これにより電気伝導度がばらつきＴＦＴの移動度ばらつきをもたらす。また、ゲート酸化膜と多結晶シリコンとの間の欠陥や、多結晶シリコン内部の粒界に沿って発生する欠陥も同様にばらつき、これによりＴＦＴの閾値電圧がばらつく。
【００１６】
これらの結果、我々の実験によると、低温多結晶シリコン薄膜トランジスタでカレントミラー回路を形成した場合、カレントミラーを構成するトランジスタのゲート幅Ｗ、ゲート長Ｌを同一に作成しても、カレントミラーを構成するトランジスタのばらつきにより、出力電流は、入力電流の数分の一から数倍程度の範囲でばらつくことが判明している。
【００１７】
図１３に示した回路構成において、トランジスタＴｒ３、Ｔｒ４、Ｔｒ５のドレイン電流をＩｏ１、Ｉｏ２、Ｉｏ３として、
Ｉｏ１：Ｉｏ２：Ｉｏ３＝１：２：４
となるように、トランジスタのチャネル幅を調整して回路を作成した場合においても、低温多結晶シリコン薄膜トランジスタ集積回路を作成して測定すると、例えば、設計に対して、電流値のバラつきが±５０％となる場合もあり、その結果、例えば
Ｉｏ１：Ｉｏ２：Ｉｏ３＝１：１．５：６
となる。
【００１８】
このため、電流を加算する構成の電流ＤＡＣで得られる電流の出力特性は、図１４に示したように、惨憺たるものとなってしまう。
【００１９】
また、ある電流Ｉにより、トランジスタＴｒ３、Ｔｒ４、Ｔｒ５のドレイン電流の比Ｉｏ１：Ｉｏ２：Ｉｏ３が、ある比に調整できた場合においても、カレントミラー回路の入力段のトランジスタTｒ２に流れる電流Ｉを変化させることで、ＥＬディスプレイの全体の輝度を変化させようとした場合、Ｉｏ１：Ｉｏ２：Ｉｏ３の比が保てない、すなわち、この比が、電流Ｉに依存して変化してしまうといった問題が生じる。例えば、ある電流値Ｉのとき、Ｉｏ１とＩｏ２は、それぞれ次の式で表されている。
【００２０】
2005221659.tif 000003
【００２１】
ただし、μはキャリアの移動度、ＣＯＸは酸化膜（ゲート絶縁膜）容量、Ｗはゲート幅、Ｌはゲート長、Ｖｇｓはゲート−ソース間電圧、Ｖｔｈは閾値電圧である。
【００２２】
ここで、電流Ｉを調整し、トランジスタＴｒ３の出力電流Ｉｏ１が、元の電流値の２倍となるよう調整する場合、トランジスタＴｒ３のオーバードライブ電圧、すなわち（Ｖｇｓ−Ｖｔｈ３）が√２倍となるように、ゲート−ソース間電圧Ｖｇｓが変化する。このように、ゲート・ソース間電圧Ｖｇｓが変化しても、トランジスタTｒ４のオーバードライブ電圧は、√２倍になるとは限らない。トランジスタＴｒ４のオーバードライブ電圧（Ｖｇｓ−Ｖｔｈ４）が√２倍となり、トランジスタＴｒ３の出力電流Ｉｏ１が元の値の２倍となるのは、トランジスタＴｒ３の閾値電圧Ｖｔｈ３がトランジスタＴｒ４の閾値電圧Ｖｔｈ４と一致する、すなわち、Ｖｔｈ３＝Ｖｔｈ４の時に限られる。
【００２３】
このように、トランジスタＴｒ３、Ｔｒ４、Ｔｒ５のドレイン電流Ｉｏ１〜Ｉｏ３といった基準電流源の電流比が変動すると、電流ＤＡＣはデジタル入力データに対応して、この基準電流源の電流値を加算して、階調電流を発生させているため、デジタル入力と、階調電流との関係（入出力特性）が崩れてしまう。
【００２４】
したがって、本発明の主たる目的は、多結晶シリコン薄膜トランジスタ等の電流特性ばらつきが大きいトランジスタを用いて構成した場合であっても、電流比が高精度に設定される複数の電流を生成することができる電流源回路を提供することにある。
【００２５】
本発明の他の目的は、多結晶シリコン薄膜トランジスタで実現できる回路を提供することによって、表示部が形成される基板上に電流生成回路を含む周辺回路を搭載することを可能とし、表示装置の小型化、低価格化を実現することである。
【００２６】
本発明のさらに他の目的は、表示装置の色度調整、輝度調整を容易に行うことができる装置と調整方法を提供することにある。
【課題を解決するための手段】
【００２７】
本願で開示される発明は、上記目的を達成するため、概略以下のような構成とされる。なお、以下の括弧内の参照符号は、あくまで参考のために付したものであり、本発明を限定するためのものと解釈されるべきではないことは勿論である。
【００２８】
本発明の一つのアスペクト（側面）に係る電流源回路は、基準電流源回路（１００）と、基準電流源回路（１００）の電流出力端子に並列に接続された複数個のカレントコピア回路（１０１）と、前記カレントコピア回路を制御する制御手段とを含み、前記カレントコピア回路の出力電流を単独、あるいは加算して出力する構成の電流源回路（１０３）とされる。
【００２９】
さらに、本発明に係る電流源回路においては、前記複数のカレントコピア回路は、２つ以上のグループで構成され、１つのグループが電流を出力している期間に、残りのグループのうち少なくとも１つのグループは前記基準電流源回路の出力電流をコピーする構成としてもよい。
【００３０】
また、本発明の他のアスペクトに係る表示装置は、前記した電流源回路（１０３）によって駆動される構成とされ、基準電流源回路（１００）と、前記基準電流源回路の電流出力端子に並列に接続された複数個のカレントコピア回路（１０１）と、前記カレントコピア回路を制御する制御手段とを含み、前記カレントコピア回路の出力電流を単独、あるいは加算して出力する電流源回路（１０３）を備える。電流源回路（１０３）の前記複数のカレントコピア回路は、２つ以上のグループで構成され、１つのグループが電流を出力している期間に、残りのグループのうち少なくとも１つのグループは前記基準電流源回路の出力電流をコピーする構成とされ、電流源回路の出力電流をコピーして、入力されたデジタルデータに応じてコピーした電流を加算して出力するカレントコピア回路を含む複数の電流ＤＡＣ（１０４）と、電流ＤＡＣセルの出力電流をコピーして、発光素子に供給する画素回路（１０５）とを含む。
【００３１】
本発明の他のアスペクトに係る電流駆動型表示装置は、複数の基準流源回路（図２）を有し、それぞれの基準電流源回路の電流値を個別に調整する手段（１０６〜１０８）を有し、相互の電流値の比を保ったまま複数の基準電流源回路の電流値を一括して調整する手段（１０９）を備え、これら基準電流源回路の出力ノードは、複数のカレントコピア回路に接続される構成とされる。
【発明の効果】
【００３２】
本発明によれば、負荷に高精度な電流を供給できるため、高画質な表示が可能となる。
【００３３】
その一つの理由を説明すれば以下の通りである。すなわち、本発明において、電流源回路（１０３）が、基準電流源回路（１００）と、前記基準電流源回路の電流出力端子に並列に接続された複数個のカレントコピア回路（１０１）と、前記カレントコピア回路を制御する制御手段とを含み、前記カレントコピア回路の出力電流を単独、あるいは加算して出力する構成で複数種類の電流を出力する構成であるため、電流のコピー手段、出力手段がすべてカレントコピア回路である。この場合、カレントミラーの場合に必要となる素子間のマッチングが不要となり素子間バラつきが大きい場合においても高精度な電流が生成できる。
【００３４】
また別の理由として、本発明においては、基準電流源回路（１００）から最終的な負荷である表示素子までの間における電流のコピー手段がカレントコピア回路であるからであり、カレントミラーの場合に必要となる素子間のマッチングが不要なためである。
【００３５】
さらにまた別の理由として、本発明に係る電流源回路（１０３）は、複数のカレントコピアを含むセルから構成され、これら複数のセルは２つのグループで構成され、一方のグループが電流を出力している期間、他方のグループは電流をコピーするように動作させることで、電流をコピーする時間が十分長く取れて電流精度が向上するからである。
【００３６】
また、本発明の電流源回路（１０３）からの出力電流をコピーして出力するカレントコピア型電流ＤＡＣ（１０４）群も、同様に複数のカレントコピア回路から構成され、一方のグループが、電流を出力している期間、他方のグループは電流をコピーするように動作させることで、電流をコピーする時間が十分長く取れて電流精度が向上するからである。
【００３７】
本発明の第２の効果は、ＲＧＢの輝度比を保ったまま、全体の輝度を変えることができるということである。すなわち、白色の色度を変えることなく、表示装置の輝度が変えられることである。
【００３８】
その理由は、本発明においては、基準電流源として、個別に調整可能な複数個（ＲＧＢ）の基準電流源（図２）を備え、最終的な負荷である発光素子には基準電流源に正確に比例した電流が供給され、またこれら複数の基準電流源は電流比を変えることなく、電流値を一括して調整する手段（１０９）を備えるからである。
【発明を実施するための最良の形態】
【００３９】
上記本発明についてさらに詳細に説述すべく、発明を実施するための最良の形態を添付図面を参照して説明する。
【００４０】
図１は、本発明の一実施の形態の構成を示す図であり、有機ＥＬディスプレイの電流パスについて示した図である。なお、図１には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）で３系統ある電流パスのうち、代表して、Ｒの電流パスに関する回路が示されている。図１を参照すると、この回路は、１つの親電流源回路（基準電流源）１００と、複数の子電流源回路セル１０１と、複数の孫電流源回路とを含む複数の電流ＤＡＣ１０４と、ひ孫電流源回路を含む複数の画素セル１０５とを備えて構成される。これらのうち、子電流源回路セル、孫電流源回路セル、ひ孫電流源回路セルは、カレントコピア回路、またはこれを応用した回路を含む構成とされている。カレントコピア回路の一般的な説明は、例えば非特許文献２の記載が参照される。簡単に説明すると、次の通りである。
【００４１】
図３に示した子電流源回路セル３２は、カレントコピア回路の一例である。図３を参照すると、カレントコピア回路は、ソース端子が電圧源（ＶＤＤ）に接続されたＰチャネルＴＦＴ（Ｍ１）と、一方の端子が固定電位に接続され、他方の端子がＭ１のゲート端子に接続された容量（Ｃ１）と、ＰチャネルＴＦＴ（Ｍ１）のゲート端子とドレイン端子との短絡／開放を制御する第１のスイッチ（ＳＷ１）と、ＰチャネルＴＦＴ（Ｍ１）のドレイン端子と、親電流源回路３１の電流を伝える電源線との間の短絡を制御する第２のスイッチ（ＳＷ２）と、ＰチャネルＴＦＴ（Ｍ１）のドレイン端子と出力端子（Ｏｎ、ただし、ｎは整数）との短絡を制御する第３のスイッチ（ＳＷ３）とを備えて構成されている。第１乃至第３のスイッチ（ＳＷ１〜ＳＷ３）は、子電流源回路セル３２外部から供給される制御信号に対応して、オン（短絡）・オフ（開放）するように構成されている。
【００４２】
電流をコピーする動作を行う場合、各スイッチを表１に示す状態にする。
【００４３】
【表１】
2005221659.tif 000004
【００４４】
節点（ＩＩＮ）を通して、コピーすべき電流（Ｉ）が引き抜かれると、ゲート端子とドレイン端子が接続された、いわゆるダイオード接続状態のＴＦＴ（Ｍ１）のソース−ドレインを通して、電流（Ｉ）が流れる。このとき、容量ＣとＴＦＴ（Ｍ１）のゲートの接続点をなす節点（Ｎ）の電位は、ＴＦＴ（Ｍ１）のドレイン電流−ゲート電圧（ＩＤ−ＶＧ）特性に応じて、電流（Ｉ）を流すゲート電圧ＶＧに対応する電圧値に落ち着く。ここで、スイッチＳＷ１をオフ（開放）にすることによって、容量Ｃ１にＴＦＴ（Ｍ１）が電流Ｉを流すためのゲート−ソース間電圧（gate-to-source voltage）ＶＧＳが保持される。
【００４５】
電流の出力動作を行う場合、各スイッチを表２に示す状態にする。
【００４６】
【表２】
2005221659.tif 000005
【００４７】
容量Ｃ１に、ＴＦＴ（Ｍ１）が電流Ｉを流すためのゲート−ソース間電圧ＶＧＳが保持されているため、ＴＦＴ（Ｍ１）は、定電流源素子として作用し、節点（Ｏn、ただし、 nは整数）に負荷を接続することにより、負荷には、親電流源回路が引き込んだ電流値と同一の電流（Ｉ）が供給される。
【００４８】
このように、カレントコピア回路は、カレントミラー回路と異なり、複数のトランジスタ間のマッチング精度が問題とならない。したがって、多結晶シリコンＴＦＴ回路のようにトランジスタのバラつきが多い場合であっても、出力電流を高精度に生成することが可能となる。
【００４９】
再び図１を参照して、有機ＥＬディスプレイについて説明すると、子電流源回路セル（１０１）は、上記したカレントコピア回路よりなり、走査回路１に接続されており、走査回路１の出力に対応して選択された唯一の子電流源回路セルのみが、親電流源回路（基準電流源）が出力する電流をコピーする。
【００５０】
例として、各色３ビット階調の表示装置を構成する場合には、７個の子電流源回路を用いて、その子電流源回路セルの出力を、１つ、あるいは２並列、４並列となるように接続することで、１：２：４の比の電流を、３本の配線で構成される電流バスラインに出力する。
【００５１】
７個の子電流源回路セルのみでは、電流のコピー動作と電流の出力動作とを同時に行うことができない。その理由は、カレントコピア回路は、もともと電流のコピーと出力を同時に行うことができないからである。
【００５２】
そこで、本実施形態では、７個の子電流源回路セルを好ましくは２組備え、一方の組が電流のコピーを行う期間、他の一方の組が電流の出力動作を行うように構成している。図１において、子電流源回路セルが２枚重ねて１組として示している。必要に応じて２組以上の組で構成してもよいことは勿論である。
【００５３】
このように、複数の子電流源回路セルを用いて、１：２：４の電流比の電流を出力する加算型電流源回路１０３を構成している。
【００５４】
３つのカレントコピア回路を含む電流ＤＡＣは、走査回路２に接続されており、走査回路２の出力に対応して、選択された一つの電流ＤＡＣに含まれるカレントコピア回路のみが、加算型電流源回路１０３から出力された電流をコピーする。これらのカレントコピアにおいても、電流のコピー動作と電流の出力動作とを同時に行うことができない。そこで、本実施例では、電流ＤＡＣを２組備え、一方の組が電流のコピーを行う期間、他の一方の組が電流の出力動作を行うようにしている。図１においては、かかる電流ＤＡＣの構成を、電流ＤＡＣを２枚重ねて示している。
【００５５】
また、電流ＤＡＣは、図示されないデータレジスタから入力されたデータに基づいて、複数のカレントコピア回路の出力を並列化することにより、電流を加算して出力する構成とされる。
【００５６】
電流ＤＡＣから出力された電流は、必要に応じて、図示されないデマルチプレクサを通して、データバスラインに供給される。
【００５７】
データバスラインには、カレントコピア回路を含むひ孫電流源回路を含む複数の画素セルが接続されている。
【００５８】
画素セルは、ゲート線とも接続されており、ゲート線に印加された電圧信号によって選択された行の画素セルは、電流のコピーを行う。ひ孫電流源の出力は、各画素に形成されたＥＬ素子に接続される。
【００５９】
以上は、本発明を、上記非特許文献１に記載されたデータドライバと組み合わせた形態で説明を行ったが、データドライバの構成としては、かかる構成に限定されるものでないことは勿論である。例えば、電流源回路で生成した電流を電流負荷素子に供給するデータドライバにも本発明を適用することができる。
【００６０】
つぎに、基準電流源回路について説明する。図２は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）で３系統ある電流パスのそれぞれの基準電流ＩＲ、ＩＧ、ＩＢを生成する回路である。
【００６１】
電圧を非反転入力端子に入力とするＯＰアンプ１１１と、ＯＰアンプ１１１の出力端子にゲートがそれぞれ接続されソースが可変抵抗１０６を介してグランドに接続されたトランジスタ１１４を備え、トランジスタ１１４のソースと可変抵抗１０６との接続点はＯＰアンプ１１１の反転入力端子に接続され、トランジスタ１１１のドレインから基準電流ＩＲが出力される。それぞれの電流値ＩＲ、ＩＧ、ＩＢは、それぞれ以下で与えられる。
【００６２】
ＩＲ＝ＶＴ×（１／ＶＲ１）
ＩＧ＝ＶＴ×（１／ＶＲ２）
ＩＢ＝ＶＴ×（１／ＶＲ３）
【００６３】
上式からもわかるとおり、電圧ＶＴを調整することにより、ＩＲ：ＩＧ：ＩＢの電流比を保ったまま、電流値を変更することができる。また、ＶＲ１、ＶＲ２、ＶＲ３を調整することで、ＩＲ、ＩＧ、ＩＢを独立して調整することができる。
【００６４】
このようにして、基準電流源回路の電流値が調整されると、これに対応して、加算型電流源回路１０３〜ＥＬ素子に流れるひ孫電流源電流まで変化する。
【００６５】
したがって、抵抗ＶＲ１、ＶＲ２、ＶＲ３は、有機ＥＬディスプレイの白色の色度を調整するのに利用し、一方、電圧ＶＴは、輝度を調整するのに好都合である。
【００６６】
とくに、携帯機器に利用されるディスプレイは、機器の利用状況に応じて、頻繁に輝度を調整し、バッテリーによる駆動時間を長くする努力がなされている。
【００６７】
電圧ＶＴを調整することで、使用状況に応じて、輝度を変化させる。一方、抵抗値ＶＲ１、ＶＲ２、ＶＲ３は、機器の工場出荷時に、調整されるようにしてもよい。
【００６８】
本願発明者は、図１、図２に示す回路のうち、可変抵抗（ＶＲ１〜ＶＲ３）を除く回路を、低温ポリシリコンＴＦＴ用いてガラス基板上に集積することに成功した。
【００６９】
一方、トランジスタを、低温ポリシリコンＴＦＴに限定しない場合には、図２のトランジスタを、ＭＯＳ型に加え、バイポーラ型で構成するようにしてもよい。
【００７０】
本発明の実施の形態の作用効果について説明する。
【００７１】
上記した本発明の実施の形態によれば、基準電流源回路で生成された基準電流は、カレントコピア回路で電流のコピーと、出力を繰り返して、ＥＬ素子まで伝達される。このため、ＥＬ素子に流れる電流は、回路を構成するトランジスタのマッチング精度に依存することがなくなる。これにより、例えば低温ポリシリコンＴＦＴといったトランジスタ特性のバラつきが大きな素子で回路を形成した場合においても、良好な画像を得ることが可能となる。また、本発明の実施の形態を利用した有機ＥＬディスプレイにおいては、その色度が、ＶＲ１、ＶＲ２、ＶＲ３の３の抵抗値で調整可能とされ、輝度は、ＶＴの電圧値で調整することができる。
【００７２】
これらを組み合わせることによって、画質調整が、簡便、小型、かつ高画質の有機ＥＬディスプレイを低価格で実現可能となる。
【００７３】
また上記実施の形態では、ガラス基板上に形成した低温多結晶シリコンＴＦＴ集積回路と、有機ＥＬ素子を例に説明したが、本発明はかかる構成にのみ限定されるものでないことは勿論である。例えば、結晶シリコン基板上に形成した集積回路と、ＥＬ素子との組み合わせでも、上記と同様の作用効果を奏することが可能とされている。
【００７４】
また、本発明において、発光素子（表示素子）として、ＥＬ素子に限定されるものでない。
【００７５】
また、本発明の実施の形態として説明した回路は、必ずしも表示素子基板と同一の基板上に形成する必要はなく、ａ−Ｓｉ  ＴＦＴ  ＬＣＤ（液晶表示装置）等に代表されるように、表示素子基板に、駆動回路ＩＣを実装する構成としてもよい。
【００７６】
さらに、表示素子は発光型に限定されるものではなく、例えば電流値によって、光の反射率、透過率が変化するような材料に、本発明を適用して表示装置を作成してもよい。
【実施例１】
【００７７】
以下では、本発明について具体的な実施例に即してさらに説明する。
【００７８】
図３は、本発明の一実施例の構成を示す図である。図３には、複数のカレントコピア回路で構成された加算型電流源回路の構成が示されている。カレントコピア回路を含む子電流源回路セル３２は、ソース端子が電圧源（ＶＤＤ）に接続されたＰチャネルＴＦＴ（Ｍ１）と、一方の端子が固定電位に接続され、他方の端子がＭ１のゲート端子に接続された容量（Ｃ１）と、Ｍ１のゲート端子とドレイン端子との導通（短絡）／非導通（開放）を制御するスイッチ（ＳＷ１）と、Ｍ１のドレイン端子と親電流源回路３１の電流を伝える電源線との間の導通／非導通を制御するスイッチ（ＳＷ２）と、ＴＦＴ（Ｍ１）のドレイン端子と出力端子（Ｏｎ；ただし、ｎは整数）との導通／非導通を制御するスイッチ（ＳＷ３）と、を備えて構成されている。スイッチＳＷ１〜ＳＷ３は、子電流源回路セル３２外部から供給される制御信号の値に応じて、オン（短絡）、オフ（開放）するように構成されている。
【００７９】
この子電流源回路セル３２の動作は、おおまかに、電流のコピー動作と、コピーされた電流の出力動作の、２つの動作を行う。なお、コピー動作は、同時に、複数個の子電流源回路セル３２で行うことはできないため、１つの子電流源回路セル３２でのみコピー動作を行う。
【００８０】
図３に示す回路構成において、電流のコピー動作を行う場合における、スイッチＳＷ１、ＳＷ２、ＳＷ３の状態（オン（短絡）・オフ（開放））を表３に示す。
【００８１】
【表３】
2005221659.tif 000006
【００８２】
節点（ＩＩＮ）を通して、コピーすべき電流（Ｉ）が引き抜かれると、ダイオード接続されたＴＦＴ（Ｍ１）のソース−ドレインを通して電流（Ｉ）が流れ、このとき、節点（Ｎ）の電位は、ＴＦＴ（Ｍ１）のドレイン電流−ゲート電圧特性（ＩＤ−ＶＧ特性）に応じて、電流（Ｉ）を流すゲート電圧ＶＧに対応する電圧値に落ち着く。
【００８３】
ここで、スイッチＳＷ１をオフ（開放）にすることによって、容量Ｃ１に、ＴＦＴ（Ｍ１）が電流Ｉを流すためのゲート−ソース間電圧ＶＧＳが保持される。
【００８４】
図３に示す回路において、電流の出力動作を行う場合おける、スイッチＳＷ１、ＳＷ２、ＳＷ３の状態（オン（短絡）・オフ（開放））を表４に示す。
【００８５】
【表４】
2005221659.tif 000007
【００８６】
容量Ｃ１に、ＴＦＴ（Ｍ１）が電流Ｉを流すためのゲート−ソース間電圧ＶＧＳが保持されているため、ＴＦＴ（Ｍ１）は、定電流源素子としてはたらき、節点（Ｏn、ただし、nは整数）に負荷を接続することにより、負荷には、親電流源回路が引き込んだ電流値と同一の電流（Ｉ）が供給される。
【００８７】
つぎに、この子電流源回路セル３２を複数用いた加算型電流源回路を実現する構成について説明する。一例として、Ｉと、Ｉの２倍の電流と、Ｉの４倍の電流とを出力する電流源について説明する。１４個の子電流源回路セル（Ａ１〜Ａ１４）のそれぞれの節点「ＩＩＮ」は、親電流源回路（基準電流源）３１に接続される。
【００８８】
１４個の子電流源回路セル（Ａ１〜Ａ１４）の節点Ｓ１〜Ｓ１４は、図示されない走査回路とデコーダ回路によって構成される制御回路に接続される。
【００８９】
１４個の子電流源回路セル（Ａ１〜Ａ１４）の節点ＯＥ１〜ＯＥ１４は、図示されない制御線に接続されている。
【００９０】
１４個の子電流源回路セル（Ａ１〜Ａ１４）の節点Ｏ１〜Ｏ１４は、図３に示すように接続される。すなわち、節点Ｏ１と節点Ｏ２は、電流Ｉを出力するノードにそれぞれ接続され、節点Ｏ３〜Ｏ６は、Ｉの２倍の電流を出力するノードに接続され、節点Ｏ７からＯ１４は、Ｉの４倍の電流を出力するノードに接続されている。
【００９１】
１４個の子電流源回路セル（Ａ１〜Ａ１４）は、インデックスが、奇数であるＡ群と、偶数であるＢ群とに分けると、動作が理解しやすい。
【００９２】
これは、一方の群に属する子電流源回路セルが電流を出力している期間に、他方の群に属する子電流源回路セルは、親電流をコピーすることができるように構成されているためである。
【００９３】
図４は、図３に示す構成の動作を説明するためのタイミングチャートである。図４を参照して、図３に示した本発明の実施例の動作について説明する。
【００９４】
制御信号「Ａ／Ｂ」に、ハイレベルが与えられると、Ａ群に属する子電流源回路セルは制御回路の出力に応じて順次電流のコピーを行う。
【００９５】
図４のＳ１、Ｓ３、Ｓ５、…、Ｓ１３に示す波形は、制御回路（不図示）により、子電流源回路セルのＳ１、Ｓ３、Ｓ５、…、Ｓ１３に与えられる波形を示している。Ｓｎ（ｎ＝１，３，５、…、１３）にハイレベルが与えられると子電流源回路セル内に示したスイッチＳＷ１、スイッチＳＷ２が短絡状態となり、容量Ｃ１に、電流Ｉを流すために必要なＴＦＴ（Ｍ１）のゲート−ソース電圧ＶＧＳに対応した電圧が、充電あるいは放電される。
【００９６】
一方、Ｂ群に属する子電流源回路セルの節点（Ｓ２、Ｓ４、Ｓ６、…、Ｓ１４）には、制御回路（不図示）から、ロウレベルの信号が与えられている。このため、制御回路の出力に応じて選択された、一つの子電流源回路セルに対して、親電流源回路で生成された電流が流れるので、選択された子電流源回路セルは、親電流源回路で生成された電流値を、正確にコピーすることができる。
【００９７】
なお、図３に示す構成では、スイッチＳＷ１、ＳＷ２は、同一の制御信号によって、オン・オフが制御される構成とされている。しかしながら、スイッチＳＷ１をオフさせた後に、スイッチＳＷ２をオフさせるように制御した方が、より精度よく、電流をコピーすることができる。
【００９８】
その理由は、スイッチＳＷ２を先にオフさせると、ダイオード接続されたＴＦＴ（Ｍ１）を通して、容量Ｃ１に電荷が供給され、ノードＮ１の電位が上がってくる。そこで、好ましくは、スイッチＳＷ２の手前（前段）に、遅延回路が挿入される。
【００９９】
一方、Ｂ群に属する子電流源回路セルに注目すると、制御端子ＯＥ２、ＯＥ４、…、ＯＥ１４には、制御回路（不図示）から、ハイレベルの信号が与えられている。そして、Ｓ２、Ｓ４、Ｓ６、…、Ｓ１４は、常に、ロウレベルが与えられている。
【０１００】
従って、それぞれの子電流源回路セルに含まれるＴＦＴ（Ｍ１）のゲート端子には、容量Ｃ１によって、ある電位が与えられており、子電流源回路セルは、定電流源回路として動作している。
【０１０１】
引き続いて、制御信号Ａ／Ｂにロウレベルが与えられると、上記のＡ群とＢ群の動作は、入れ替わる。すなわち、Ｂ群に属する子電流源回路セルは、制御回路（不図示）の出力に応じて、順次、電流のコピーを行う。
【０１０２】
図４のＳ２、Ｓ４、Ｓ６、…、Ｓ１４に示す波形は、子電流源回路セルのＳ２、Ｓ４、Ｓ６、…、Ｓ１４に与えられる波形を示しており、Ｓｎ（ｎ＝２、４、６、…、１４）にハイレベルが与えられると、子電流源回路セル内のスイッチＳＷ１、スイッチＳＷ２が短絡状態となり、容量Ｃ１には、電流Ｉを流すために必要なＴＦＴ（Ｍ１）のゲート−ソース間電圧ＶＧＳに対応した電圧が、充電あるいは放電される。
【０１０３】
一方、Ａ群に属する子電流源回路セルの節点（Ｓ１、Ｓ３、Ｓ５、…、Ｓ１３）には、制御回路（不図示）から、ロウレベルの信号が与えられている。
【０１０４】
このため、制御回路の出力に応じて選択された一つの子電流源回路セルに対して、親電流源で生成された電流が流れる。選択された一つの子電流源回路セルは、親電流源で生成された電流値を、正確に、コピーすることができる。
【０１０５】
一方、Ａ群に属する子電流源回路セルに注目すると、制御端子ＯＥ１、ＯＥ３、…、ＯＥ１３には、不図示のデコーダ回路から、ハイレベルの信号が与えられている。そして、Ｓ１、Ｓ３、Ｓ５、…、Ｓ１３ノードは、常にロウレベルが与えられている。
【０１０６】
したがって、それぞれの子電流源回路セルに含まれるＴＦＴ（Ｍ１）のゲート端子には、容量Ｃ１によって、ある電位が与えられており、電流Ｉを流す定電流源回路として動作している。
【０１０７】
ここで、図３に示す配線Ｊには、子電流源回路セルＡ１とＡ２の出力ノードＯ１、Ｏ２が接続されており、容量Ｃ２に含まれるスイッチＳＷ３はオフであるため、配線Ｊには、子電流源回路セルＡ１からの電流Ｉが流れる。
【０１０８】
また配線Ｋには、子電流源回路セルＡ３、Ａ４、Ａ５、Ａ６の４つの子電流源回路セルの出力ノードＯ３、Ｏ４、Ｏ５、Ｏ６が接続されている。
【０１０９】
容量Ｃ４、Ｃ６に含まれるスイッチＳＷ３は、オフであるため、子電流源回路セルＡ３、Ａ５のみからそれぞれ電流Ｉが出力される。したがって、配線Ｋには、Ｉの２倍の電流が流れる。
【０１１０】
また配線Ｌには、子電流源回路セルＡ７、Ａ８、Ａ９、…、Ａ１４の８つの子電流源回路セルの出力ノードＯ７、Ｏ８、Ｏ９、…、Ｏ１４が接続されている。
【０１１１】
Ａｎ（ｎは偶数）に含まれるスイッチＳＷ３はオフであるため、子電流源回路セルＡ７、Ａ９、Ａ１１、Ａ１３のみから、それぞれ電流Ｉが出力される。したがって、配線Ｌには、Ｉの４倍の電流が流れる。
【０１１２】
制御信号Ａ／Ｂを用いて、上記したように、Ａ群、Ｂ群の動作を入れ替えて動作させることで、図３に示した回路は、継続的に、Ｉ、２×Ｉ、４×Ｉの電流を生成する電流源回路として機能する。そして、これを利用した有機ＥＬディスプレイに用いることが可能である。制御信号Ａ／Ｂの周期は、例えば有機ＥＬディスプレイの２フレーム周期（１フレームごとにＡ群、Ｂ群の機能が入れ替わる）とすればよい。
【０１１３】
図３に示した本実施例の電流源回路と、図１２に示した駆動回路とを組み合わせ、３ビットの表示デジタルデータを入力することで、８レベル（０階調から７階調）の電流出力を実現することができ、８階調表示が可能な有機ＥＬ表示装置を実現できる。
【０１１４】
なお、有機ＥＬ表示装置の階調は８階調表示に限定されるものでないことは勿論である。子電流源回路セルの数を増やすことにより、８階調以上の多階調の表示装置を実現できる。例えば、Ａ群、Ｂ群のうち１群あたり、６３個の子電流源回路セルを設けることで、６４階調表示が実現でき、２５５個の子電流源回路セルを設けることで、２５６階調表示が可能な表示装置が実現できる。
【０１１５】
図５は、本発明の電流ＤＡＣの入出力特性（デジタル入力と出力電流の対応）の一例を示す図である。図５には、電流Ｉを１０ｎＡに設定し、６４階調表示を実現した場合の、有機ＥＬ素子に流れる電流の一例が示されている。
【０１１６】
このように、電流をコピーする方法として、トランジスタ間のマッチングが必要なカレントミラー回路を用いず、カレントコピアを用することで、トランジスタバラつきの大きな多結晶シリコンＴＦＴであっても精度の良い複数の電流源を作成することが可能となった。
【０１１７】
そして、本発明の実施例では、基準電流源、電流ＤＡＣを、表示基板上に一体形成した有機ＥＬディスプレイが実現することができる。そして、表示基板上に一体形成にすることで、小型で低コストなデバイスを実現することができる。
【０１１８】
図５に、比較例として、従来の方法で、電流源と６４階調出力のカレントＤＡＣを作成した場合の入出力特性を示す。電流源出力は、理想的には、１０ｎＡ（ナノアンペア）、２０ｎＡ、４０ｎＡ、８０ｎＡ、１６０ｎＡ、３２０ｎＡとなる。
【０１１９】
ここでは、トランジスタのバラつきにより、電流値は、設計値に対して、５０％ばらついている。つまり、１０ｎＡ、３０ｎＡ、２０ｎＡ、１２０ｎＡ、８０ｎＡ、４８０ｎＡとされる。
【０１２０】
このように、電流源の電流がばらついた場合は、電流ＤＡＣの電流がばらつき、入力デジタル値が増加しているにもかかわらず、出力電流が減少するといった現象が生じ、これは、いわゆる階調反転を引きおこし、画質を大きく劣化させてしまう。
【０１２１】
以上説明したとおり、本発明による有機ＥＬディスプレイは、ＥＬ素子を駆動するための電流をカレントコピア回路を用いてコピーし生成する構成とした。カレントコピア回路は、電流のコピーと、出力で時間を分けて動作させる必要があるが、本発明にしたがって動作させることにより、コピー時間、出力時間ともに、時間的に、十分余裕をもって動作させることができる。また、その電流の値も、数ｎＡと小さいものの、動作させることができた。
【０１２２】
これは、本発明の構成によるものであって、他の構成では、十分なコピー時間が取れないため、本発明による精度はでないと思料する次第である。
【実施例２】
【０１２３】
次に、本発明の一実施例の有機ＥＬディスプレイの調整方法について説明する。
【０１２４】
はじめに、工場出荷時の調整方法について、図１５を参照して説明する。まず、図２を参照して説明した電圧ＶＴに、典型的な電圧である、２Ｖを与える（ステップＳ１０）。
【０１２５】
そして、第１の色として緑色のデータをディスプレイに入力して、緑色を表示させる（ステップＳ１１）。
【０１２６】
次に、可変抵抗ＶＲ２（図２参照）を調整し、緑色のみを表示させた状態で、所望の輝度に調整する（ステップＳ１２、１３）。
【０１２７】
つぎに、第１の色と第２の色、この場合、緑色と赤色のデータを入力し、黄色を表示させ、色度計を参照しながら、表示している色度が、図６に示したｋ点に一致するように可変抵抗ＶＲ１を調整する（ステップＳ１４、Ｓ１５、Ｓ１６）。
【０１２８】
つぎに、緑色と赤色と青色のデータを入力し、白色を表示させ、色度計を参照しながら、表示している色度が、図６に示したＤ点に一致するよう可変抵抗ＶＲ３を調整する（ステップＳ１７、１８、１９）。
【０１２９】
この手順にしたがって、調整することで、白色の色度と、そのときの輝度を設定することができる。
【０１３０】
この調整方法は、色味に関する職人的熟練を必要とせず、また、一度調整した可変抵抗値を再調整することなく、一度で調整が完了する。
【０１３１】
製造ばらつきによる輝度、色度の値が少ない場合には、あらかじめ上記した調整方法で求めておいた、可変抵抗ＶＲの抵抗値でのみ調整してもよい。
【０１３２】
あるいは、可変抵抗ＶＲ１〜ＶＲ３（図２）を固定抵抗に置きかえてもよい。
【０１３３】
上記実施例では、可変抵抗ＶＲ２、ＶＲ１、ＶＲ３の順で、調整する例を示したがこれと異なる順で調整しても良い。
【０１３４】
つぎに、工場出荷後、ユーザが明るさを調整する方法について説明する。
【０１３５】
図８は、携帯電話のような有機ＥＬディスプレイを備えた情報機器８１の構成を示すである。あるコマンドを入力することにより、有機ＥＬディスプレイ８２の画面の明るさ調整モードに入る。図８に示すように、情報機器の有機ＥＬディスプレイ画面上には、明るさレベルとして、「１：くらい  ２：ふつう  ３：あかるい」が表示され、このうち１つを選択する。ユーザにより入力された明るさレベルは、図７に示すようにＤＡ変換器を通して、図２の電圧ＶＴとして与える。図７は、情報端末のシステム構成を示す図であり、ディスプレイ７１、ＣＰＵ７３、メモリ７２、入力操作部をなすキージョグダイヤル７４を備えている。
【０１３６】
図２の電圧ＶＴの電圧値を高くすることで、有機ＥＬディスプレイの輝度を、色度を変えることなく、調整することができ、ユーザの満足する輝度となったら、この電圧値ＶＴを保持して、明るさ調整モードを抜ける。
【０１３７】
また、ユーザからの入力が無く、情報機器が待機状態にある場合には、図２の電圧ＶＴを低くして輝度を下げ、一方、ユーザからの入力がある場合には、図２の電圧ＶＴを高くして、高輝度にして視認性を高めればよい。
【０１３８】
かかる制御を行うことで、消費電力の制御を行い、バッテリー駆動時の連続使用時間を長くすることができる。電圧ＶＴを制御するきっかけは、機器が待機状態であるかどうかに限らず、例えば環境の明るさに対応して調整するようにしてもよい。
【０１３９】
以上本発明を上記実施例に即して説明したが、本発明は、上記実施例の構成にのみ限定されるものでなく、本発明の範囲内で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【０１４０】
【図１】本発明の一実施例の電流駆動型表示装置の構成を示す図である。
【図２】本発明の一実施例の電流駆動型表示装置の親電流源回路の構成を示す図である。
【図３】本発明の一実施例の電流駆動型表示装置の加算型電流源回路の構成を示す図である。
【図４】本発明の一実施例の加算型電流源回路の動作を示すタイミングチャートである。
【図５】本発明の一実施例の電流駆動型表示装置の表示素子に流れる電流値と、比較例の値を示す図である。
【図６】本発明の画質調整方法を説明するためのxy色度図である
【図７】本発明の情報端末のシステム構成を示す図である
【図８】本発明の情報端末の表示画面の一例を示す図である。
【図９】従来の有機ＥＬ表示装置の概略構成を示す図である。
【図１０】従来の電圧書き込み型画素の回路構成を示す図である。
【図１１】従来の電流書き込み型画素の回路構成を示す図である。
【図１２】従来の電流出力データドライバの回路構成を示す図である。
【図１３】従来の基準電流源回路の回路構成を示す図である。
【図１４】従来の基準電流源回路を利用した電流ＤＡＣの出力電流を示す図である。
【図１５】本発明の実施例の画質調整方法を説明するためのフローチャートである。
【符号の説明】
【０１４１】
３１  親電流源回路
３２  子電流源回路セル
７１  ディスプレイ
７２  メモリ
７３  ＣＰＵ
７４  キージョグダイヤル
８１  情報端末
８２  ディスプレイ
９０  表示部
９１  有機ＥＬ素子
９２  画素回路
９３  垂直走査ドライバ回路
９４  水平走査ドライバ回路
１００  親電流源回路（親電流源）
１０１  子電流源回路セル
１０３  加算型電流源回路
１０４  電流ＤＡＣ
１０５  画素セル
１０６〜１０８  可変抵抗
１０９  調整端子
１１０  データドライバ
１１１、１１２、１１３  ＯＰアンプ
１１４〜１１６  トランジスタ
１００１、１１０１  画素回路
１００２、１１０２  駆動トランジスタ
１００３、１１０３  有機ＥＬ素子
１２０１  デジタルアナログ変換回路
１２０２  第２の基準電流源
１３０１  ＯＰアンプ
【図１】
2005221659.tif 000008
【図２】
2005221659.tif 000009
【図３】
2005221659.tif 000010
【図４】
2005221659.tif 000011
【図５】
2005221659.tif 000012
【図６】
2005221659.tif 000013
【図７】
2005221659.tif 000014
【図８】
2005221659.tif 000015
【図９】
2005221659.tif 000016
【図１０】
2005221659.tif 000017
【図１１】
2005221659.tif 000018
【図１２】
2005221659.tif 000019
【図１３】
2005221659.tif 000020
【図１４】
2005221659.tif 000021
【図１５】
2005221659.tif 000022