(57)【要約】【課題】  常に最適な特性で動作するように、アナログ回路を自動的に調整する。【解決手段】  入力された設定値に応じて特性が変化するアナログ回路である調整対象回路２を調整するアナログ回路自動調整システムであって、値を格納し、調整対象回路２に前記設定値として出力する設定値格納部２６と、調整対象回路２の特性を検出して出力する特性検出部１２と、調整対象回路２の特性が最適になるように、前記設定値を求めて出力する第１の特性変更部１６と、調整対象回路２の特性を維持するように、第１の特性変更部１６とは異なるアルゴリズムを用いて、前記設定値を更新して出力する第２の特性変更部１８と、第１及び第２の特性変更部１６，１８の出力のうちのいずれか一方を選択して、設定値格納部２６に格納させるセレクタ２４とを備える。【選択図】      図１
2005102178.tif 000002
【特許請求の範囲】
【請求項１】
入力された設定値に応じて特性が変化するアナログ回路である調整対象回路を調整するアナログ回路自動調整システムであって、
値を格納し、前記調整対象回路に前記設定値として出力する設定値格納部と、
前記調整対象回路の特性を検出して出力する特性検出部と、
前記調整対象回路の特性が最適になるように、前記設定値を求めて出力する第１の特性変更部と、
前記調整対象回路の特性を維持するように、前記第１の特性変更部とは異なるアルゴリズムを用いて、前記設定値を更新した値を求めて出力する第２の特性変更部と、
前記第１及び第２の特性変更部の出力のうちのいずれか一方を選択して、前記設定値格納部に格納させるセレクタとを備える
アナログ回路自動調整システム。
【請求項２】
請求項１に記載のアナログ回路自動調整システムにおいて、
前記第１の特性変更部は、
大域的探索アルゴリズムを用いて前記設定値を求めるものであり、
前記第２の特性変更部は、
最急降下アルゴリズムを用いて前記設定値を更新した値を求めるものである
ことを特徴とするアナログ回路自動調整システム。
【請求項３】
請求項１に記載のアナログ回路自動調整システムにおいて、
前記調整対象回路に異常が生じたことを検出し、検出したことを示す信号を出力する異常事態検出部と、
前記異常事態検出部が前記調整対象回路に異常が生じたことを検出した場合には、前記第１の特性変更部の出力を選択するように、その他の場合には、前記第２の特性変更部の出力を選択するように、前記セレクタを制御する制御部とを更に備える
ことを特徴とするアナログ回路自動調整システム。
【請求項４】
請求項１に記載のアナログ回路自動調整システムにおいて、
前記調整対象回路の起動時には、前記第１の特性変更部の出力を選択するように、前記第１の特性変更部が前記調整対象回路に出力される設定値を求めた後には、前記第２の特性変更部の出力を選択するように、前記セレクタを制御する制御部を更に備える
ことを特徴とするアナログ回路自動調整システム。
【請求項５】
請求項１に記載のアナログ回路自動調整システムにおいて、
前記第２の特性変更部は、
前記特性検出部で検出された特性が所定の開始条件を満たすようになった場合には、前記設定値の更新を開始し、その後、所定の終了条件が満たされた場合には、前記設定値の更新を終了するものである
ことを特徴とするアナログ回路自動調整システム。
【請求項６】
請求項１に記載のアナログ回路自動調整システムにおいて、
前記調整対象回路は、
複数の設定値に応じて特性が変化するものであり、
前記第１の特性変更部は、
それぞれが複数の値を有する、複数の値の組の中から、前記調整対象回路に与えると前記調整対象回路の特性が最適になるような値の組を選択して、出力するものである
ことを特徴とするアナログ回路自動調整システム。
【請求項７】
請求項１に記載のアナログ回路自動調整システムにおいて、
前記調整対象回路は、
複数の設定値に応じて特性が変化するものであり、
前記第２の特性変更部は、
前記複数の設定値に対応する複数の成分を有する複数のベクトルの中から、前記複数の設定値のそれぞれにその対応する成分を加算すると前記調整対象回路の特性が最適な特性に最も近づくようなベクトルを選択し、選択されたベクトルの対応する成分を加算することによって前記複数の設定値を更新して出力するものである
ことを特徴とするアナログ回路自動調整システム。
【請求項８】
請求項１に記載のアナログ回路自動調整システムにおいて、
前記調整対象回路は、位相同期回路である
ことを特徴とするアナログ回路自動調整システム。
【請求項９】
請求項８に記載のアナログ回路自動調整システムにおいて、
前記調整対象回路は、
電圧制御発振器を有するものであり、
前記特性検出部は、
前記電圧制御発振器のジッタを、前記調整対象回路の特性として検出するものである
ことを特徴とするアナログ回路自動調整システム。
【請求項１０】
請求項９に記載のアナログ回路自動調整システムにおいて、
前記特性検出部は、
前記調整対象回路に与えられる基準クロックに従って、前記電圧制御発振器における複数の点の論理レベルをサンプリングし、得られた論理レベルに基づいて、前記電圧制御発振器のジッタを求めるものである
ことを特徴とするアナログ回路自動調整システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ回路が出力する信号の品質を最適化する制御技術に関する。
【背景技術】
【０００２】
アナログ回路は、品質を一定に保つことが難しい回路である。これは、アナログ回路が、回路を構成するトランジスタの特性の絶対ばらつきだけでなく、個々のトランジスタ間の特性の相対ばらつきの影響を受けるためである。つまり、アナログ回路の特性は、それを構成するトランジスタの特性分布の影響を直接受ける。従って、アナログ回路とデジタル回路とを混載するシステムＬＳＩにおいては、製造プロセスの予期せぬ変動によってトランジスタの特性分布が大きく変動した場合には、ＬＳＩの歩留まりを大きく低下させることになると考えられる。また、アナログ回路は、使用環境の影響も大きく受ける。すなわち、動作電圧、使用環境温度などの影響によって回路特性が大きく変化するので、アナログ回路を用いるシステム全体が悪影響を受けることがある。
【０００３】
そこで、アナログ回路を自動的に調整するようにしたシステムが知られている。このようなシステムとしては、回路の立ち上げ時に最適化を行い、その後は最適化を行わないシステム、又は一定の時間毎に最適化を行うシステムが一般的であった。
【０００４】
関連する技術が、例えば非特許文献１に開示されている。
【非特許文献１】「450kHz CMOS Gm-C バンドパスフィルタの高精度中心周波数同調方式（An Accurate Center Frequency Tuning Scheme for 450-kHz CMOS Gm-C Bandpass Filters）」，（米国），IEEE Journal of Solid-State Circuits，１９９９年１２月，第３４巻，第１２号，ｐ．１６９１−１６９７
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、このようなシステムの場合、温度変動や電源電圧変動によって調整対象のアナログ回路に特性の変化が生じると、その後の回路特性は最適な特性ではなくなってしまう、という問題があった。
【０００６】
本発明は、常に最適な特性で動作するように、アナログ回路を自動的に調整するシステムを提供することを目的とする。
【課題を解決するための手段】
【０００７】
前記課題を解決するため、請求項１の発明が講じた手段は、入力された設定値に応じて特性が変化するアナログ回路である調整対象回路を調整するアナログ回路自動調整システムであって、値を格納し、前記調整対象回路に前記設定値として出力する設定値格納部と、前記調整対象回路の特性を検出して出力する特性検出部と、前記調整対象回路の特性が最適になるように、前記設定値を求めて出力する第１の特性変更部と、前記調整対象回路の特性を維持するように、前記第１の特性変更部とは異なるアルゴリズムを用いて、前記設定値を更新した値を求めて出力する第２の特性変更部と、前記第１及び第２の特性変更部の出力のうちのいずれか一方を選択して、前記設定値格納部に格納させるセレクタとを備えるものである。
【０００８】
これによると、第１の特性変更部によって調整対象回路の特性が最適になるようにし、第２の特性変更部によって調整対象回路の特性を維持することができる。セレクタは、第１及び第２の特性変更部の出力を必要に応じて選択することができるので、状況が変化しても、調整対象回路の特性を最適にし、その後、その最適な状態を維持することができる。すなわち、調整対象回路が常に最適な特性を有するようにすることができる。
【０００９】
請求項２の発明では、請求項１に記載のアナログ回路自動調整システムにおいて、前記第１の特性変更部は、大域的探索アルゴリズムを用いて前記設定値を求めるものであり、前記第２の特性変更部は、最急降下アルゴリズムを用いて前記設定値を更新した値を求めるものである。
【００１０】
これによると、大域的探索アルゴリズムを用いて大域的な探索を行い、調整対象回路の特性を最適にし、その後、最急降下アルゴリズムを用いて局所的な探索を行い、その最適な状態を維持することができる。
【００１１】
請求項３の発明は、請求項１に記載のアナログ回路自動調整システムにおいて、前記調整対象回路に異常が生じたことを検出し、検出したことを示す信号を出力する異常事態検出部と、前記異常事態検出部が前記調整対象回路に異常が生じたことを検出した場合には、前記第１の特性変更部の出力を選択するように、その他の場合には、前記第２の特性変更部の出力を選択するように、前記セレクタを制御する制御部とを更に備えるものである。
【００１２】
これによると、調整対象回路に異常が生じた場合には、第１の特性変更部によって設定値を求め、調整対象回路の特性が最適になるようにすることができる。したがって、環境が大きく変化した場合等においても、調整対象回路が常に最適な特性を有するようにすることができる。
【００１３】
請求項４の発明は、請求項１に記載のアナログ回路自動調整システムにおいて、前記調整対象回路の起動時には、前記第１の特性変更部の出力を選択するように、前記第１の特性変更部が前記調整対象回路に出力される設定値を求めた後には、前記第２の特性変更部の出力を選択するように、前記セレクタを制御する制御部を更に備えるものである。
【００１４】
これによると、調整対象回路の起動時には、第１の特性変更部によって設定値を求め、調整対象回路の特性が必ず最適になるようにすることができる。
【００１５】
請求項５の発明では、請求項１に記載のアナログ回路自動調整システムにおいて、前記第２の特性変更部は、前記特性検出部で検出された特性が所定の開始条件を満たすようになった場合には、前記設定値の更新を開始し、その後、所定の終了条件が満たされた場合には、前記設定値の更新を終了するものである。
【００１６】
これによると、設定値の変更を行う必要がない場合に変更を行って、調整対象回路の特性を悪化させることを避けることができる。
【００１７】
請求項６の発明では、請求項１に記載のアナログ回路自動調整システムにおいて、前記調整対象回路は、複数の設定値に応じて特性が変化するものであり、前記第１の特性変更部は、それぞれが複数の値を有する、複数の値の組の中から、前記調整対象回路に与えると前記調整対象回路の特性が最適になるような値の組を選択して、出力するものである。
【００１８】
これによると、調整対象回路の特性が複数の設定値に応じて変化する場合においても、その特性が最適になるようにすることができる。
【００１９】
請求項７の発明では、請求項１に記載のアナログ回路自動調整システムにおいて、前記調整対象回路は、複数の設定値に応じて特性が変化するものであり、前記第２の特性変更部は、前記複数の設定値に対応する複数の成分を有する複数のベクトルの中から、前記複数の設定値のそれぞれにその対応する成分を加算すると前記調整対象回路の特性が最適な特性に最も近づくようなベクトルを選択し、選択されたベクトルの対応する成分を加算することによって前記複数の設定値を更新して出力するものである。
【００２０】
これによると、調整対象回路の特性が複数の設定値に応じて変化する場合においても、その特性を維持するように、複数の設定値を変更する最善のベクトルを求めることができる。
【００２１】
請求項８の発明では、請求項１に記載のアナログ回路自動調整システムにおいて、前記調整対象回路は、位相同期回路であることを特徴とする。
【００２２】
これによると、位相同期回路を対象にして、その特性が最適となるようにすることができる。
【００２３】
請求項９の発明では、請求項８に記載のアナログ回路自動調整システムにおいて、前記調整対象回路は、電圧制御発振器を有するものであり、前記特性検出部は、前記電圧制御発振器のジッタを、前記調整対象回路の特性として検出するものである。
【００２４】
これによると、電圧制御発振器のジッタを低減させることができる。
【００２５】
請求項１０の発明では、請求項９に記載のアナログ回路自動調整システムにおいて、前記特性検出部は、前記調整対象回路に与えられる基準クロックに従って、前記電圧制御発振器における複数の点の論理レベルをサンプリングし、得られた論理レベルに基づいて、前記電圧制御発振器のジッタを求めるものである。
【００２６】
これによると、基準クロックのタイミングにおける論理レベルの変化のみから、電圧制御発振器のジッタを求めることができる。
【発明の効果】
【００２７】
本発明によると、状況に応じて２つの異なるアルゴリズムから１つを選択して用いるので、アナログ回路の特性を常に最適にするアナログ回路自動調整システムを提供することができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２９】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るアナログ回路自動調整システムの構成の例を示すブロック図である。図１のアナログ回路自動調整システムは、調整対象回路２と、特性検出部１２と、異常事態検出部１４と、第１及び第２の特性変更部１６，１８と、制御部２２と、セレクタ２４と、設定値格納部２６とを備えている。
【００３０】
調整対象回路２は、設定値格納部２６が出力する複数の設定値に応じて回路の特性が変わるように構成されているアナログ回路であり、図１のアナログ回路自動調整システムにおける調整の対象となる回路である。特性検出部１２は、調整対象回路２の特性（例えば、ジッタ）を検出し、その結果を第１及び第２の特性変更部１６，１８に出力する。
【００３１】
異常事態検出部１４は、調整対象回路２の出力から、この回路に異常な事態が生じているか否かを検出し、検出した場合には、異常事態検出信号を第１及び第２の特性変更部１６，１８、及び制御部２２に出力する。異常事態とは、回路の状態が定常状態から大きくずれることであり、例えば、調整対象回路２が位相同期回路（ＰＬＬ）である場合には、同期がはずれた状態になったり、位相誤差が所定値よりも大きくなることをいう。
【００３２】
制御部２２は、セレクタ２４に対して、第１及び第２の特性変更部１６，１８の出力のうちのいずれを選択すべきかを指示する。セレクタ２４は、第１及び第２の特性変更部１６，１８の出力のうちのいずれか一方を選択して、設定値格納部２６に出力する。設定値格納部２６は、例えばレジスタＡ，Ｂ，Ｃを有している。レジスタＡ，Ｂ，Ｃは、セレクタ２４が出力する値を格納し、設定値として調整対象回路２に出力する。
【００３３】
アナログ回路等の特性を関数として表した場合、所望の特性を得るための入力変数を探索するアルゴリズムは、大きく分けて２種類存在する。１つは大域的探索アルゴリズム、もう１つは最急降下アルゴリズムである。
【００３４】
大域的探索アルゴリズムとは、関数の入力変数が作る解空間のほとんど全ての領域を探索して、関数の値が最適値にできるだけ近くなるような変数を選ぶアルゴリズムである。このアルゴリズムは、時間がかかるが、関数の値として最適値が得られる変数の組を必ず発見できるという特徴がある。
【００３５】
一方、最急降下アルゴリズム（最急降下法）は、解空間において、最も傾きが急な方向（関数の値が最適値に最も近づく方向）に変数ベクトルを移動させて、少ないステップ数で関数の最適値を求める手法である。このアルゴリズムは、局所的な探索を行うアルゴリズムであり、これによると短期間で関数の最適値を求められることが多いが、関数の値が極小値に陥った場合には、関数の値がその極小値で収束してしまい、最適値が求められないという問題がある。
【００３６】
図１のアナログ回路自動調整システムでは、特性調整の対象となる調整対象回路２に対して、第１及び第２の特性変更部１６，１８を有している。第１の特性変更部１６は、大域的探索アルゴリズムを用いて、調整対象回路２の特性が最適になるように、調整対象回路２に出力される設定値を求めて出力する。第２の特性変更部１８は、最急降下アルゴリズムを用いて、調整対象回路２の特性を維持するように、調整対象回路２に出力された設定値を更新した値を求めて出力する。言い換えると、第２の特性変更部１８は、調整対象回路２の特性を改善して調整の時点において最善のものにするように、既に調整対象回路２に出力された設定値を基準として、調整対象回路２に出力されるべき設定値を求めて出力する。このシステムは、状況に応じて２つの特性変更部１６，１８の出力のうちの一方を選択して用いるので、調整対象回路２の特性を常に最適な特性に調整することができる。
【００３７】
図２は、図１のシステムにおけるアルゴリズムの適用について示すシーケンス図である。起動時においてはまず最初に、制御部２２は、セレクタ２４に、第１の特性変更部１６の出力を選択させる。すると、図１のシステムは、大域的探索アルゴリズムを使用して、調整対象回路２の設定値として最適な値を探索する。
【００３８】
具体的には、第１の特性変更部１６は、設定値格納部２６のレジスタＡ，Ｂ，Ｃのそれぞれに格納すべき３つの値を含んだ組を複数有する、レジスタ値設定テーブルを格納している。第１の特性変更部１６は、特性検出部１２から出力された調整対象回路２の出力の特性が最適な特性となるような値の組を、設定テーブルから選択して、最適レジスタベクトルとして出力する。レジスタＡ，Ｂ，Ｃは、最適レジスタベクトルの各成分を格納し、調整対象回路２の設定値として出力する。
【００３９】
次に、制御部２２は、セレクタ２４に、第２の特性変更部１８の出力を選択させる。すると、図１のシステムは、最急降下アルゴリズムを用いて、レジスタＡ，Ｂ，Ｃが格納する値を変更し、調整対象回路２に設定値として与える。その後も、回路特性の変化に追従するように、最急降下アルゴリズムを用いた制御を繰り返す。
【００４０】
最急降下アルゴリズムを用いて回路特性を制御しているときに、異常事態検出部１４から異常事態検出信号が出力されると、制御部２２は、セレクタ２４に、第１の特性変更部１６の出力を選択させる。図１のシステムは、再び大域的探索アルゴリズムを使用して、調整対象回路２の設定値として最適な値を探索する。
【００４１】
その後、制御部２２は、セレクタ２４に、第２の特性変更部１８の出力を選択させ、図１のシステムは、最急降下アルゴリズムを用いた制御を繰り返す。このようなタイムシーケンスを用いることにより、図１のシステムは、常に調整対象回路２の最適特性を実現するような自動調整を行うことができる。
【００４２】
図３は、図１の第２の特性変更部１８が格納するレジスタ値増減テーブルの例を示す説明図である。図４は、図１のシステムにおいて最急降下アルゴリズムを適用する際のシーケンス図である。最急降下アルゴリズムによる最適値の探索について、詳しく説明する。
【００４３】
最急降下アルゴリズムを用いる際には、例えば、レジスタＡ，Ｂ，Ｃのそれぞれの値を１だけ増加又は減少させることとすると、増減値の組み合わせは、図３のように８通りある。８通りの組み合わせのそれぞれを、アドレス０〜７の方向ベクトルと称することとする。
【００４４】
大域的探索アルゴリズムによる最適値の探索が行われ、その際に、設定値格納部２６のレジスタＡ，Ｂ，Ｃには、最適値が既に設定されているものと仮定する。第２の特性変更部１８は、レジスタＡ，Ｂ，Ｃの現在の設定値を格納する。
【００４５】
まず、第２の特性変更部１８は、レジスタＡ，Ｂ，Ｃの値にアドレス０の方向ベクトルを加算する。すなわち、アドレス０の方向ベクトルの成分は、図３のように（１，１，１）であるので、第２の特性変更部１８は、格納しているレジスタＡ，Ｂ，Ｃの値のそれぞれに１を加算して、レジスタＡ，Ｂ，Ｃに格納させる。レジスタＡ，Ｂ，Ｃの新たな値が設定値として調整対象回路２に与えられ、特性検出部１２は、このときの調整対象回路２の特性（例えばジッタ）を検出して、第２の特性変更部１８に出力する。第２の特性変更部１８は、この特性を格納する。
【００４６】
同様に、第２の特性変更部１８は、格納しているレジスタＡ，Ｂ，Ｃのそれぞれの値にアドレス１の方向ベクトルの各成分を加算し、このときの調整対象回路２の特性を格納する。その後、アドレス２〜７の方向ベクトルについても同様の処理をする。
【００４７】
次に、第２の特性変更部１８は、アドレス０〜７の方向ベクトルのうち、調整対象回路２の特性を最も向上させる方向ベクトルを選択し、これを最急降下ベクトルとして決定する。その後、第２の特性変更部１８は、格納しているレジスタＡ，Ｂ，Ｃのそれぞれの値に最急降下ベクトルの各成分を加算して、格納されていた値を更新して出力し、レジスタＡ，Ｂ，Ｃの値を更新させ、一定時間待機する。以後も同様に、最急降下アルゴリズムによる最適値の探索が繰り返される。
【００４８】
ここでは、レジスタＡ，Ｂ，Ｃの値に方向ベクトルを加算するものとして説明したが、方向ベクトルに所定のステップ値が乗じられたベクトルを加算してもよい。ただし、レジスタの値を変更しても調整対象回路２が異常状態に陥らないようにすることが必要である。したがって、ステップ値は、通常は１である。
【００４９】
このように、図４のシーケンスを繰り返すことによって、最急降下アルゴリズムによる調整対象回路２の自動調整を実現することができる。なお、大域的探索アルゴリズムを適用するとき以外は常に最急降下アルゴリズムを繰り返すようにしてもよいし、大域的探索アルゴリズムを適用するとき以外において、一定時間毎に最急降下アルゴリズムを繰り返すようにしてもよい。また、次のように、最急降下アルゴリズムを用いた設定値の更新を行う期間を限定してもよい。
【００５０】
図５は、図１のアナログ回路自動調整システムにおける制御の流れの例を示すフローチャートである。ステップＳ２では、制御部２２は、セレクタ２４に、第１の特性変更部１６の出力を選択させる。第１の特性変更部１６は、大域的探索アルゴリズムを用いて、調整対象回路２の特性が最適になるように、調整対象回路２に出力される設定値を求めて出力する。
【００５１】
ステップＳ４では、特性検出部１２は、調整対象回路２の特性として例えばジッタを検出し、出力する。ステップＳ５では、第２の特性変更部１８は、得られた特性が所定の開始条件を満たすようになったか否か、例えば、求められたジッタがしきい値を越えるようになったか否かを判定する。開始条件が満たされている場合にはステップＳ６に進み、その他の場合はステップＳ４に戻る。
【００５２】
ステップＳ６では、第２の特性変更部１８は、最急降下アルゴリズムを用いて、調整対象回路２の特性を維持するように、調整対象回路２に出力された設定値を更新した値を求めて出力する。ステップＳ７では、第２の特性変更部１８は、所定の終了条件が満たされたか否かを判定する。終了条件が満たされている場合には、ステップＳ４に戻り、その他の場合には、ステップＳ６に戻る。終了条件としては、ジッタの微分値が所定の値よりも小さくなったこと、ジッタが所定のしきい値よりも小さくなったこと、最急降下アルゴリズムを用いた設定値の更新を所定の回数行ったこと等を採用することができる。
【００５３】
図６は、図５の制御が行われた場合における調整対象回路２の特性の変化の例を示すグラフである。図６の場合、ジッタが大きくなっていき、時刻ｔ１において、例えばジッタがしきい値Ｌ１を越えるようになったと判定されると（ステップＳ５）、第２の特性変更部１８は、最急降下アルゴリズムを用いた局所的な探索を行って設定値を更新する（ステップＳ６）。時刻ｔ２において、例えばジッタの微分値が所定の値よりも小さくなったと判定されるまで（ステップＳ７）、ステップＳ６の処理が繰り返され、その後ステップＳ４に戻る。
【００５４】
図５の制御によると、開始条件が満たされるようになるまでは、最急降下アルゴリズムを用いた設定値の更新を行わないので、設定値の変更を行う必要がない場合に変更を行って、調整対象回路２の特性を悪化させることを避けることができる。
【００５５】
（第２の実施形態）
第２の実施形態では、位相同期回路（ＰＬＬ）を調整対象回路とする具体的な例について説明する。図７は、本発明の第２の実施形態に係るアナログ回路自動調整システムの構成の例を示すブロック図である。図７のアナログ回路自動調整システムは、調整対象回路としての位相同期回路１００と、特性検出部としてのジッタ検出部４０と、異常事態検出部としてのアンロック検出部５０と、第１及び第２の特性変更部７２，７４と、制御部８２と、セレクタ８４と、設定値格納部としてのレジスタ群８６とを備えている。
【００５６】
位相同期回路１００は、位相比較器１１０と、チャージポンプ回路１２０と、フィルタ１３０と、電圧制御発振器１４０と、分周器１５０とを備えている。レジスタ群８６は、レジスタＡ，Ｂ，Ｃを備えており、それぞれの出力ＲＡ，ＲＢ，ＲＣが、チャージポンプ回路１２０、フィルタ１３０、及び電圧制御発振器１４０にそれぞれ与えられている。分周器１５０は、電圧制御発振器１４０の出力を分周して、出力ＳＦＤを位相比較器１１０及びアンロック検出部５０に出力する。位相比較器１１０は、分周器出力ＳＦＤと、基準クロックＲＣＬＫとの位相を比較し、位相比較結果ＳＣ１，ＳＣ２をチャージポンプ回路１２０に出力する。
【００５７】
図８は、図７のチャージポンプ回路１２０及びフィルタ１３０の構成の例を示す回路図である。チャージポンプ回路１２０は、電流源１２１Ａ，１２１Ｂ，１２１Ｃ，１２１Ｄ，１２６Ａ，１２６Ｂ，１２６Ｃ，１２６Ｄと、スイッチ１２２Ａ，１２２Ｂ，１２２Ｃ，１２２Ｄ，１２３，１２４，１２５Ａ，１２５Ｂ，１２５Ｃ，１２５Ｄとを備えている。
【００５８】
スイッチ１２２Ａ〜１２２Ｄは、それぞれ、電流源１２１Ａ〜１２１Ｄと直列に接続されており、レジスタＡの出力ＲＡの対応するビットの値によって制御される。同様に、スイッチ１２５Ａ〜１２５Ｄは、それぞれ、電流源１２６Ａ〜１２６Ｄと直列に接続されており、レジスタＡの出力ＲＡの対応するビットの値によって制御される。
【００５９】
スイッチ１２３，１２４は、それぞれ、位相比較結果ＳＣ１，ＳＣ２によって制御されている。スイッチ１２３がオンになったとき、電源ＶＤＤから供給され、スイッチ１２２Ａ〜１２２Ｄを通過する電流の和が、チャージポンプ出力ＳＣＰとしてフィルタ１３０に流出する。また、スイッチ１２４がオンになったとき、フィルタ１３０から流入し、スイッチ１２５Ａ〜１２５Ｄを通過する電流の和が、電源ＶＳＳに流れる。レジスタＡの出力ＲＡに応じて、チャージポンプ出力ＳＣＰとして流れる電流の大きさが変化し、位相比較結果ＳＣ１，ＳＣ２に応じて、チャージポンプ出力ＳＣＰとして流れる電流の向きが変化するので、位相同期回路１００の応答周波数を変化させることができる。
【００６０】
フィルタ１３０は、キャパシタ１３１，１３４と、スイッチ１３２Ａ，１３２Ｂ，１３２Ｃ，１３２Ｄと、抵抗１３３Ａ，１３３Ｂ，１３３Ｃ，１３３Ｄとを備えている。スイッチ１３２Ａ〜１３２Ｄは、それぞれ、レジスタＢの出力ＲＢの対応するビットの値によって制御される。
【００６１】
キャパシタ１３１の一端は、チャージポンプ出力ＳＣＰに接続されている。この端子の電圧がフィルタ出力ＳＦＬとして電圧制御発振器１４０に与えられる。スイッチ１３２Ａ〜１３２Ｄと、抵抗１３３Ａ〜１３３Ｄとがそれぞれ直列に接続された４つの回路が、キャパシタ１３１の他端と電源ＶＳＳとの間に接続されている。したがって、レジスタＢの出力ＲＢに応じて、フィルタ１３０の特性が変化し、位相同期回路１００のダンピングファクタを変化させることができる。
【００６２】
図９は、図７の電圧制御発振器１４０の構成の例を示す回路図である。電圧制御発振器１４０は、スイッチ１４１Ａ，１４１Ｂ，１４１Ｃ，１４１Ｄと、ＮＭＯＳトランジスタ１４２Ａ，１４２Ｂ，１４２Ｃ，１４２Ｄと、ＰＭＯＳトランジスタ１４３と、電流源１４４と、インバータチェーン回路１６０とを備えている。インバータチェーン回路１６０は、ループ状に接続されたインバータ１６１，１６２，１６３を備えている。
【００６３】
スイッチ１４１Ａ〜１４１Ｄは、それぞれ、ＮＭＯＳトランジスタ１４２Ａ〜１４２Ｄのゲートに、レジスタＣの出力ＲＣの対応するビットの値に応じて、フィルタ出力ＳＦＬを与えるように接続されている。ＮＭＯＳトランジスタ１４２Ａ〜１４２Ｄは、いずれも、ドレインがＰＭＯＳトランジスタ１４３のゲート及びドレインに、ソースが電源ＶＳＳに接続されている。ＰＭＯＳトランジスタ１４３のソースは電源ＶＤＤに接続され、ドレインの電圧は電流源１４４にその制御電圧として与えられている。したがって、フィルタ出力ＳＦＬに対する電流源１４４の電流の大きさであるゲインが、レジスタＣの出力ＲＣに応じて変化する。
【００６４】
電流源１４４は、インバータ１６１〜１６３に、これらの制御信号として電流を与えている。レジスタＣの出力ＲＣに応じて、これらのインバータで生じる遅延が変化するので、電圧制御発振器１４０が出力する信号ＩＮＶ１，ＩＮＶ２，ＩＮＶ３の周波数を変化させることができる。例えばインバータ１６２の出力信号ＩＮＶ２が、分周器１５０に出力される。
【００６５】
図１０は、図７のジッタ検出部４０の構成の例を示すブロック図である。ジッタ検出部４０は、フリップフロップ４１，４２，４３，４４，４５，４６と、ジッタ計算部４８とを備える。フリップフロップ４１〜４３には、インバータ１６１〜１６３の出力信号ＩＮＶ１〜ＩＮＶ３がそれぞれ入力されている。フリップフロップ４１〜４３の出力は、フリップフロップ４４〜４６にそれぞれ入力されている。フリップフロップ４１〜４６の出力は、ジッタ計算部４８に与えられている。フリップフロップ４１〜４６は、同一の基準クロックＲＣＬＫに同期して動作する。
【００６６】
ジッタ計算部４８は、フリップフロップ４１，４４の出力から、信号ＩＮＶ１のレベルが変化したことを検出することができる。同様に、ジッタ計算部４８は、フリップフロップ４２，４５の出力から、信号ＩＮＶ２のレベルが変化したことを、フリップフロップ４３，４６の出力から、信号ＩＮＶ３のレベルが変化したことを検出することができる。ジッタ計算部４８は、信号ＩＮＶ１〜ＩＮＶ３のレベル変化の検出結果から、インバータチェーン回路１６０全体の状態を求める。
【００６７】
図１１（ａ）は、インバータチェーン回路１６０の状態と、各インバータの出力との対応関係を示す説明図である。図１１（ｂ）は、インバータチェーン回路１６０における波形と、この回路の状態との関係についての説明図である。
【００６８】
インバータ１６１〜１６３のそれぞれの出力信号ＩＮＶ１〜ＩＮＶ３の組み合わせとして、図１１（ａ）の状態０〜５のように、６通りの組み合わせが存在する。ここで、“Ｈ”は高論理レベル、“Ｌ”は低論理レベルを示し、状態０〜５は、インバータチェーン回路１６０全体の状態を示す。信号ＩＮＶ１〜ＩＮＶ３の１周期の間に、インバータチェーン回路１６０は順に状態０〜５の状態になるので、例えば信号ＩＮＶ２とインバータチェーン回路１６０の状態との関係は、図１１（ｂ）のようになる。
【００６９】
ジッタ計算部４８は、インバータチェーン回路１６０全体の状態を、例えばインバータ１６２の出力信号ＩＮＶ２でサンプリングし、状態が何段階変化したかを求めて積分して、ジッタＳＪＤとして出力する。分周器１５０の分周比が２４であるとすると、インバータチェーン回路１６０は、基準クロックＲＣＬＫの１周期の間に、状態０〜５を２４回繰り返す。つまり、状態０〜５のうちの１つの状態の期間は、基準クロックＲＣＬＫの周期の１／（２４×６）倍となる。通常、位相同期回路は、ジッタが１％以下であれば使用可能であるので、図１０の回路によってジッタを計測し、位相同期回路１００の最適化を図ることができる。
【００７０】
図１２は、図７のアンロック検出部５０の構成の例を示すブロック図である。アンロック検出部５０は、フリップフロップ５１，５２，５３，５４，５５，５６と、ＮＡＮＤゲート５７と、ＡＮＤゲート５８とを備えている。
【００７１】
フリップフロップ５１，５３，５４，５６の入力には、電圧ＶＤＤが与えられている。フリップフロップ５１，５４の出力は、それぞれフリップフロップ５２，５５に入力されている。フリップフロップ５２，５５の出力は、それぞれフリップフロップ５３，５６にクロックとして与えられている。フリップフロップ５１，５２には基準クロックＲＣＬＫが、フリップフロップ５４，５５には分周器出力ＳＦＤが、クロックとして与えられている。フリップフロップ５３の出力ＵＬ１、及びフリップフロップ５６の出力ＵＬ２が、アンロック信号ＵＬとして出力されている。
【００７２】
図１２において、リセット信号ＲＳＴは、リセット時以外には“Ｈ”である。フリップフロップ５１と５４の出力がともに“Ｈ”になると、ＮＡＮＤゲート５７の出力、及びＡＮＤゲート５８の出力が“Ｌ”になる。すると、フリップフロップ５１〜５６はリセットされるので、フリップフロップ５３，５６の出力ＵＬ１，ＵＬ２は“Ｌ”のままであり、アンロックは検出されない。
【００７３】
すなわち、アンロック検出部５０は、基準クロックＲＣＬＫ及び分周器出力ＳＦＤのうち、一方の信号の立ち上がりエッジが入力されないうちに、他方の信号の立ち上がりエッジが２回連続して入力された場合に、フリップフロップ５３，５６の出力ＵＬ１，ＵＬ２のうちの一方を“Ｈ”にして、２つの入力信号に周波数差があることを示す。
【００７４】
言い換えると、位相比較器で比較される基準クロックＲＣＬＫと分周器出力ＳＦＤとの間に周波数差がある場合は、位相同期回路の同期がはずれた状態であるので、アンロック検出部５０は、これを異常状態と見なし、異常状態を検出したことを、アンロック信号ＵＬによって第１及び第２の特性変更部７２，７４、制御部８２に通知する。
【００７５】
図７のシステムにおける２つのアルゴリズムの適用についてのシーケンスは、図２を参照して説明したものと同様である。ここでは、図７の第１の特性変更部７２が用いる大域的探索アルゴリズムについて、詳しく説明する。
【００７６】
図１３は、図７の第１の特性変更部７２における処理の流れを示すフローチャートである。第１の特性変更部７２は、ジッタ検出部４０から出力される位相同期回路１００の出力の特性が最適な特性となるように、大域的探索アルゴリズムによって、レジスタ群８６に設定する値を求めるものである。制御部８２は、セレクタ８４に、第１の特性変更部７２の出力を選択させているものとする。
【００７７】
第１の特性変更部７２は、第１の実施形態と同様に、レジスタ値設定テーブルを格納している。レジスタ値設定テーブルは、レジスタ群８６のレジスタＡ，Ｂ，Ｃのそれぞれに格納すべき３つの値の組（レジスタベクトル）を複数有している。レジスタ値設定テーブルは、例えば、レジスタＡ〜Ｃに設定することができる値の組み合わせを全て有している。レジスタ値設定テーブルにおいては、各レジスタベクトルにはアドレスが付与されている。レジスタベクトルのアドレスを示す設定テーブルのポインタが、レジスタ値設定テーブルの先頭を示すようにしておく。
【００７８】
図１３のステップＳ１２では、第１の特性変更部７２は、設定テーブルのポインタが示すレジスタベクトルをレジスタ値設定テーブルから選択して、その各成分をレジスタ群８６のレジスタＡ〜Ｃの値として設定する。ステップＳ１４では、第１の特性変更部７２は、一定時間待機する。
【００７９】
ステップＳ１６では、第１の特性変更部７２は、位相同期回路１００がロックしたか否かを、アンロック検出部５０が出力するアンロック信号ＵＬによって判定し、ロックしていればステップＳ１８に進み、ロックしていなければステップＳ２４に進む。ステップＳ１８では、第１の特性変更部７２は、ジッタ検出部４０が計測したジッタＳＪＤを受け取る。
【００８０】
ステップＳ２０では、第１の特性変更部７２は、ジッタＳＪＤが、図１３のフローの開始後に計測されたジッタの中での最小値であるか否かを判定し、最小値であれば、ステップＳ２２に進み、そうでなければ、ステップＳ２４に進む。ステップＳ２２では、第１の特性変更部７２は、現在レジスタＡ〜Ｃに設定されている値、すなわち、現在選択されているレジスタベクトルを、最適レジスタベクトルとして登録する。
【００８１】
ステップＳ２４では、第１の特性変更部７２は、ポインタが設定テーブルの最後に達しているか否かを判断する。達していればステップＳ２６に進み、そうでなければステップＳ３０に進む。ステップＳ２６では、第１の特性変更部７２は、登録されている最適レジスタベクトルの各成分を、レジスタ群８６のレジスタＡ〜Ｃに設定し、処理を終了する。ステップＳ３０では、第１の特性変更部７２は、設定テーブルのポインタが示すアドレスを１つ進めて、ステップＳ１２に戻る。
【００８２】
以上のようなフローが、レジスタ値設定テーブルに登録されている全てのレジスタベクトルを用いて行われ、最終的には、最適レジスタベクトルの各成分がレジスタ群のレジスタＡ〜Ｃに設定される。
【００８３】
次に、図７の第２の特性変更部７４が用いる最急降下アルゴリズムについて、詳しく説明する。図１４は、図７の第２の特性変更部７４における処理の流れを示すフローチャートである。図２のように、第２の特性変更部７４は、第１の特性変更部７２によってレジスタ群８６に値が設定された後に、ジッタ検出部４０から出力される位相同期回路１００の出力の特性が最適な特性となるように、最急降下アルゴリズムによって、レジスタ群８６に設定する最適値を求めるものである。制御部８２は、セレクタ８４に、第２の特性変更部７４の出力を選択させているものとする。
【００８４】
第２の特性変更部７４は、第１の実施形態と同様に、レジスタ値増減テーブルを格納している。レジスタ値増減テーブルは、レジスタ群８６のレジスタＡ，Ｂ，Ｃのそれぞれに格納された３つの値のそれぞれに加算すべき３つの値の組（方向ベクトル）を複数有している。レジスタ値増減テーブルは、例えば図３のような方向ベクトルを有している。レジスタ値増減テーブルにおいては、各方向ベクトルにはアドレスが付与されている。方向ベクトルのアドレスを示す増減テーブルのポインタが、レジスタ値増減テーブルの先頭を示すようにしておく。また、第２の特性変更部７４は、図１４のフローの開始前に、レジスタ群８６のレジスタＡ〜Ｃの設定値を格納する。
【００８５】
図１４のステップＳ４２では、第２の特性変更部７４は、増減テーブルのポインタが示す方向ベクトルをレジスタ値増減テーブルから選択して、その各成分をレジスタ群８６のレジスタＡ〜Ｃの値に加算する。レジスタＡ〜Ｃの値は、方向ベクトルに応じて増減する。ステップＳ４４では、第２の特性変更部７４は、一定時間待機する。ステップＳ４８では、第２の特性変更部７４は、ジッタ検出部４０が計測したジッタＳＪＤを受け取る。
【００８６】
ステップＳ５０では、第２の特性変更部７４は、ジッタＳＪＤが、図１４のフローの開始後に計測されたジッタの中での最小値であるか否かを判定し、最小値であれば、ステップＳ５２に進み、そうでなければ、ステップＳ５４に進む。ステップＳ５２では、第２の特性変更部７４は、レジスタＡ〜Ｃの増減値、すなわち、現在選択されている方向ベクトルを、最急降下ベクトルとして登録する。
【００８７】
ステップＳ５４では、第２の特性変更部７４は、ポインタが増減テーブルの最後に達しているか否かを判断する。達していればステップＳ５６に進み、そうでなければステップＳ６０に進む。ステップＳ５６では、第２の特性変更部７４は、格納していたレジスタＡ〜Ｃの設定値に、登録されている最急降下ベクトルの各成分を加算して、レジスタＡ〜Ｃの値を更新する。
【００８８】
ステップＳ５８では、第２の特性変更部７２は、増減テーブルのポインタを、初期アドレス（増減テーブルの先頭のアドレス）に戻し、ステップＳ４２に戻る。ステップＳ６０では、第２の特性変更部７２は、増減テーブルのポインタが示すアドレスを１つ進めて、ステップＳ４２に戻る。
【００８９】
以上のようなフローが、レジスタ値増減テーブルに登録されている全ての方向ベクトルを用いて行われ、最終的には、最急降下ベクトルが求められる。レジスタ群８６のレジスタＡ〜Ｃには、最急降下ベクトルによって増減された値が設定される。
【００９０】
以上のように、大域的探索アルゴリズムと最急降下アルゴリズムとを組み合わせて用いることにより、位相同期回路１００のジッタが常に最小になるようにレジスタ群８６の出力を制御することが可能となる。
【００９１】
なお、以上の実施形態において、設定値格納部及びレジスタ群が３つのレジスタを有する場合について説明したが、調整対象回路に応じて、その他の数のレジスタを有するようにしてもよい。
【００９２】
また、１つのレジスタの出力を複数のフィールドに分割し、それぞれを設定値として用いるようにしてもよい。
【産業上の利用可能性】
【００９３】
以上説明したように、本発明に係るアナログ回路自動調整システムは、特性が常に最適に調整されたアナログ回路を用いることが必要な装置に有用である。
【図面の簡単な説明】
【００９４】
【図１】本発明の第１の実施形態に係るアナログ回路自動調整システムの構成の例を示すブロック図である。
【図２】図１のシステムにおけるアルゴリズムの適用について示すシーケンス図である。
【図３】図１の第２の特性変更部が格納するレジスタ値増減テーブルの例を示す説明図である。
【図４】図１のシステムにおいて最急降下アルゴリズムを適用する際のシーケンス図である。
【図５】図１のアナログ回路自動調整システムにおける制御の流れの例を示すフローチャートである。
【図６】図５の制御が行われた場合における調整対象回路の特性の変化の例を示すグラフである。
【図７】本発明の第２の実施形態に係るアナログ回路自動調整システムの構成の例を示すブロック図である。
【図８】図７のチャージポンプ回路及びフィルタの構成の例を示す回路図である。
【図９】図７の電圧制御発振器の構成の例を示す回路図である。
【図１０】図７のジッタ検出部の構成の例を示すブロック図である。
【図１１】（ａ）は、インバータチェーン回路の状態と、各インバータの出力との対応関係を示す説明図である。（ｂ）は、インバータチェーン回路における波形と、この回路の状態との関係についての説明図である。
【図１２】図７のアンロック検出部の構成の例を示すブロック図である。
【図１３】図７の第１の特性変更部における処理の流れを示すフローチャートである。
【図１４】図７の第２の特性変更部における処理の流れを示すフローチャートである。
【符号の説明】
【００９５】
２    調整対象回路
１２  特性検出部
１４  異常事態検出部
１６，７２  第１の特性変更部
１８，７４  第２の特性変更部
２２，８２  制御部
２４，８４  セレクタ
２６  設定値格納部
４０  ジッタ検出部（特性検出部）
５０  アンロック検出部（異常事態検出部）
８６  レジスタ群（設定値格納部）
１００  位相同期回路（調整対象回路）
１４０  電圧制御発振器
【図１】
2005102178.tif 000003
【図２】
2005102178.tif 000004
【図３】
2005102178.tif 000005
【図４】
2005102178.tif 000006
【図５】
2005102178.tif 000007
【図６】
2005102178.tif 000008
【図７】
2005102178.tif 000009
【図８】
2005102178.tif 000010
【図９】
2005102178.tif 000011
【図１０】
2005102178.tif 000012
【図１１】
2005102178.tif 000013
【図１２】
2005102178.tif 000014
【図１３】
2005102178.tif 000015
【図１４】
2005102178.tif 000016