(57)【要約】【課題】  １台の送信センサに対して複数の受信センサを設けるＵＷＢセンサにおいて、基準側センサと従属側センサとの間で、完全な同期がとれるようにする。【解決手段】  マスタ装置１において低速基準符号を生成する。スレーブ装置２では、低速基準符号２８により、符号発生器８を制御する制御カウンタ１１を、マスタ装置１とほぼ同じカウンタ状態となるように合わせ込む。また、マスタ装置で生成する高速送信符号９と、スレーブ装置データ生成する高速符号９との相関をとり、ビットシフト制御器１９でピークが検出でき、位相ずれが１ビット以内となるまでビットシフトを行う。また、ＰＬＬの前段のディレイ制御器２０により、１ビット以内のずれを調整する。【選択図】      図６
2005181215.tif 000002
【特許請求の範囲】
【請求項１】
送信センサと複数の受信センサとで構成され、前記送信センサと前記複数の受信センサのいずれか１つを基準側センサ、そのほかを従属側センサとするＵＷＢセンサにおいて、
前記基準側センサに設けられ、前記基準側センサ及び前記従属側センサの基準クロックを生成する基準発信器と、
前記基準側センサに設けられ、前記基準クロックから低速の基準パルスを発生する手段と、
前記従属側センサに設けられ、前記低速の基準パルスに従って、従属側センサの符号発生器のカウント状態を調整する手段と、
前記従属側センサに設けられ、前記基準側センサの符号器が出力する送信符号と従属側センサの符号器が出力する送信符号との間で相関を取得し、前記従属側センサの符号器が出力する送信符号に対して、ビットシフト制御を行う手段と、
を具備することを特徴とするＵＷＢセンサ。
【請求項２】
前記従属側センサにおいて、前記符号発生器の前段に設けられ、前記基準クロックの位相ロックを行うＰＬＬと、
前記ＰＬＬの前段に設けられ、前記基準側センサから供給されたフレーム信号に従って、前記基準クロックに対するディレイ制御を行う手段と、
を具備することを特徴とする請求項１に記載のＵＷＢセンサの従属側センサ。
【請求項３】
前記従属側センサにおいて、所定回数の距離検出処理を行う度に、前記ＰＬＬの前段のディレイ制御部による調整を行うことを特徴とする請求項２に記載のＵＷＢセンサ。
【請求項４】
送信センサと複数の受信センサとで構成され、前記送信センサと前記複数の受信センサのいずれか１つを基準側センサ、そのほかを従属側センサとするＵＷＢセンサにおける基準側センサであって、
前記基準側センサ及び前記従属側センサに対する基準クロックを生成する基準発信器と、
前記基準クロックに従って、送信符号を発生する手段と、
前記基準クロックから低速の基準パルスを発生する手段と、
前記基準クロック、前記送信信号及び前記低速の基準パルスを前記従属側センサに供給する手段と、
を具備することを特徴とするＵＷＢセンサの基準側センサ。
【請求項５】
送信センサと複数の受信センサとで構成され、前記送信センサと前記複数の受信センサのいずれか１つを基準側センサ、そのほかを従属側センサとするＵＷＢセンサにおける従属側センサであって、
前記基準側センサから供給される基準クロック及び低速の基準パルスに従ってカウント状態を調整する符号発生器と、
前記基準側センサから供給される送信符号と前記自身の符号器が出力する送信符号との間で相関を取得し、前記自身の符号器が出力する送信符号に対して、ビットシフト制御を行う手段と、
を具備することを特徴とするＵＷＢセンサの従属側センサ。
【請求項６】
送信センサと複数の受信センサとで構成され、前記送信センサと前記複数の受信センサのいずれか１つを基準側センサ、そのほかを従属側センサとするＵＷＢセンサにおいて、
前記基準側センサに設けられ、前記基準側センサ及び前記従属側センサの基準クロックを生成する基準発信器と、
前記基準側センサ及び従属側センサに設けられ、前記基準クロックからフレーム信号を発生する手段と、
前記従属側センサに設けられ、前記基準側センサが発生したフレーム信号に従って、前記従属側センサの符号発生器のカウント状態を調整する手段と、
前記従属側センサに設けられ、前記基準側センサが出力するフレーム信号と、従属側センサが出力するフレーム信号との間でずれ量を検出し、前記従属側センサの符号発生器が出力する送信符号に対して、ビットシフト制御を行う手段と、
を具備することを特徴とするＵＷＢセンサ。
【請求項７】
前記従属側センサにおいて、前記符号発生器の前段に設けられ、前記基準クロックの位相ロックを行うＰＬＬと、
前記ＰＬＬの前段に設けられ、前記基準側センサから供給されたフレーム信号に従って、前記基準クロックに対するディレイ制御を行う手段と、
を具備することを特徴とする請求項６に記載のＵＷＢセンサの従属側センサ。
【請求項８】
送信センサと複数の受信センサとで構成され、前記送信センサと前記複数の受信センサのいずれか１つを基準側センサ、そのほかを従属側センサとするＵＷＢセンサにおける基準側センサであって、
前記基準側センサ及び前記従属側センサに対する基準クロックを生成する基準発信器と、
前記基準クロックからフレーム信号を発生する手段と、
前記基準クロック及び前記フレーム信号を前記従属側センサに供給する手段と、
を具備することを特徴とするＵＷＢセンサの基準側センサ。
【請求項９】
送信センサと複数の受信センサとで構成され、前記送信センサと前記複数の受信センサのいずれか１つを基準側センサ、そのほかを従属側センサとするＵＷＢセンサにおける従属側センサであって、
前記基準クロックからフレーム信号を発生する手段と、
前記基準側センサが発生したフレーム信号に従って、前記従属側センサの符号発生器のカウント状態を調整する手段と、
前記基準側センサが供給したフレーム信号と、自身が出力する前記フレーム信号との間でずれ量を検出し、前記従属側センサの符号発生器が出力する送信符号に対して、ビットシフト制御を行う手段と、
を具備することを特徴とするＵＷＢセンサの従属側センサ。
【請求項１０】
請求項１、２、６、７のいずれか１項に記載されたＵＷＢセンサにおいて、
前記基準側センサおよび従属側センサに設けられ、逆拡散処理によりドップラー周波数を検出する手段と、
前記基準側センサおよび従属側センサに設けられ、それぞれの高周波ローカル発振器の出力周波数を、自身の符号発生器用のクロックに従ってカウントする手段と、
前記従属側センサに設けられ、前記基準側センサのカウント手段及び前記従属側センサのカウント手段のカウント値に基づいて、前記検出したドップラー周波数の補正を行う手段と、
を具備することを特徴とするＵＷＢセンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本件発明は、ＵＷＢセンサ（ＵＷＢ：ウルトラワイドバンド）に関するものである。ＵＷＢセンサは、送信センサ及び受信センサから構成され、ターゲットの距離、方位、相対速度などを検出する。
【背景技術】
【０００２】
ＵＷＢセンサの基本的な構成を説明する。
図１は、ＵＷＢセンサの原理構成を示し、図２は、ＵＷＢセンサのターゲット検出処理を示す。
図示のＵＷＢセンサ３７は、送信センサと受信センサとを備えている。
送信センサ側で、符号発生器８が順次発生する符号に対して、拡散及び送信処理が行われ、送信アンテナ３８からターゲット４１に向けて電波を放射する。
【０００３】
ターゲット４１から反射された信号が、受信センサ側の受信アンテナ３９により受信される。受信された信号に対して、受信処理及び逆拡散処理が行われる。
拡散・送信処理、受信処理、逆拡散処理に対して、共通の高周波ローカル発振器３２から数ＧＨｚ〜数十ＧＨｚのクロックパルスが供給される。
一方、符号発生器８から出力された符号は、固定ディレイ、ステップディレイが付与される。ディレイ付与後の符号を用いて、受信センサ側で逆拡散処理、判定処理が行われる。
【０００４】
固定ディレイは、温度、電源変動により発生する、送信符号と逆拡散符号のディレイの違いを補償するためのディレイを付与するものである。図２の例では、初期設定として、固定ディレイを合わせ込んである。
ステップディレイは、符号発生器が順次発生する符号（図２（Ａ））の間に付与されるディレイである。ステップディレイが付与された符号を（Ｂ）に示す。符号（１）に０ｍ（ｍ：メートル）分のディレイが付与され、符号（２）に更に＋１クロック分のディレイが付与され、以後、符号（３）以降にもそれぞれ＋１クロック分のディレイが付与されていく。
【０００５】
図２（Ｃ）に示す受信波は、ターゲット４１からの反射波と、受信アンテナ３９が直接送信アンテナ３８から受信する波のアナログ量の和となる。
（Ｃ）の受信波と（Ｂ）のステップディレイが付与された符号とにより逆拡散処理が実行される。
（Ｄ）に示すように、その結果に基づいて相関値検出処理、ドップラー検出処理がされる。
【０００６】
（Ｄ）では、０ｍ分のディレイが付与された符号（１）と受信波とから、距離０ｍにおけるターゲットの相関値、ドップラー周波数が検出される。その後、０ｍ＋１クロック分の距離（ｍ）における相関値等、０ｍ＋２クロック分の距離（ｍ）における相関値等が、順次検出される。
さらに、各相関値とステップディレイ付与後の符号とから、ターゲット４１の距離、方位、相対速度、受信強度などの判定処理が行われる。
【０００７】
ＵＷＢセンサにおいては、検出精度を向上させるなどの目的のために、送受信センサを複数用いてターゲット４１の距離、方位、相対速度などを検出することが行われる。
図３に、複数の送受信センサ４２を用いた場合の状況を示す。この場合、各送受信センサ４２は単独で初期の動作を実行できるので、各送受信センサ４２の間で同期をとる必要はない。
【０００８】
しかし、自センサが放射した電波の反射波（実線）を自センサで受信することについては問題がないが、他のセンサから放射された電波の反射波（破線）は、自センサにとってはノイズとなる。このノイズは、ターゲット検出能力を低下させる要因となる。
これに対し、送信センサを１台のみとし、そのほかのセンサは受信センサのみとすることが提案されている。
【０００９】
図４は、１台の送信センサと複数台の受信センサを用いた例を示す。
図示の例では、１台の送受信センサ４２と１台の受信センサ４３が設けられている。この場合、送受信センサ４２と受信センサ４３とは、同期をとるための配線がされる。
このように、送信センサを１台のみとすれば、図３で説明したような、複数の送信センサによるノイズの発生を防止できる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
図５に、図４のＵＷＢセンサ３７における、各符号の位相関係を示す。
（Ａ）は送受信センサ４２における送信符号位相を示し、（Ｂ）は送受信センサ４２における逆拡散用符号位相の関係を示す。逆拡散用符号位相（Ｂ）は、送信符号位相（Ａ）に対してステップディレイなどの遅れを持つ。送受信センサ４２内部においては、送信センサと受信センサとの間で同期がほぼ完全にとられているので、（Ａ）と（Ｂ）の位相関係は正確なものとなる。
【００１１】
一方、送受信センサ４２から受信センサ４３に伝送される基準クロックなどの信号は、両センサ間を接続するケーブル長などにより、位相遅れが生じる。このため、受信センサ４３の逆拡散用符号の位相は、送受信センサ４２の逆拡散用符号より遅れ４４が生じる。したがって、同一ターゲット４１に対する検出処理であっても、遅れ４４により、検出結果に相違がでることとなる。
【００１２】
この遅れ４４を最小値にするため、従来のＵＷＢセンサにおいては、送信センサと受信センサとの間の物理的な距離を短くすることにより、同期信号を伝送するケーブル長を短くしていた。したがって、複数のセンサを、検出精度を高めるに十分な距離だけ離すことができなかった。また、ＵＷＢセンサを搭載する場所が制限され、検知可能範囲なども大きく制限されていた。
【００１３】
本発明は、１台の送信センサに対して複数の受信センサを設けるＵＷＢセンサにおいて、基準側センサと従属側センサとの間で完全な同期がとれるようにし、これにより、各センサを物理的に離して配置することを可能とし、検出精度を向上させることを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、上記目的を達成するためになされたものである。本発明のＵＷＢセンサは、送信センサと複数の受信センサとで構成され、前記送信センサと前記複数の受信センサのいずれか１つを基準側センサ、そのほかを従属側センサとする。
【００１５】
本発明のＵＷＢセンサの第１の態様においては、前記基準側センサに設けられ、前記基準側センサ及び前記従属側センサの基準クロックを生成する基準発信器と、前記基準側センサに設けられ、前記基準クロックから低速の基準パルスを発生する手段と、前記従属側センサに設けられ、前記低速の基準パルスに従って、従属側センサの符号発生器のカウント状態を調整する手段と、前記従属側センサに設けられ、前記基準側センサの符号器が出力する送信符号と従属側センサの符号器が出力する送信符号との間で相関を取得し、前記従属側センサの符号器が出力する送信符号に対して、ビットシフト制御を行う手段とを具備する。
【００１６】
本発明の第１の態様によれば、低速の基準パルスに従って、従属側センサの符号発生器のカウント状態を調整した上で、基準側センサの符号器が出力する送信符号と従属側センサの符号器が出力する送信符号との間で相関を取得してビットシフト制御を行うことで、基準側センサ及び従属側センサの符号発生器を駆動するクロックの同期をとることができる。これにより、基準側センサと従属側センサとを離れた距離に配置することが可能となり、検出精度を向上させることができる。
【００１７】
本発明のＵＷＢセンサの第２の態様においては、前記基準側センサに設けられ、前記基準側センサ及び前記従属側センサの基準クロックを生成する基準発信器と、前記基準側センサ及び従属側センサに設けられ、前記基準クロックからフレーム信号を発生する手段と、前記従属側センサに設けられ、前記基準側センサが発生したフレーム信号に従って、前記従属側センサの符号発生器のカウント状態を調整する手段と、前記従属側センサに設けられ、前記基準側センサが出力するフレーム信号と、従属側センサが出力するフレーム信号との間でずれ量を検出し、前記従属側センサの符号発生器が出力する送信符号に対して、ビットシフト制御を行う手段とを具備する。
【００１８】
本発明の第２の態様によれば、基準側センサが出力するフレーム信号と、従属側センサが出力するフレーム信号との間でずれ量を検出し、従属側センサの符号発生器が出力する送信符号に対してビットシフト制御を行うことで、基準側センサと従属側センサとの間の同期をとることができる。これにより、装置が高価なものとなる相関を取得する必要がなくなる。ただ、本態様では、最小パルス幅以下では動作できないので、第１の態様より若干精度が落ちることとなる。
【００１９】
上記本願発明の第１の態様及び第２の態様において、更に、前記従属側センサにおいて、前記符号発生器の前段に設けられ、前記基準クロックの位相ロックを行うＰＬＬと、前記ＰＬＬの前段に設けられ、前記取得した相関に従って、前記基準クロックに対するディレイ制御を行う手段とを設けることができる。
これにより、基準側センサと従属側センサの高速符号の１ビット以内で位相を完全に同期させることができる。
【００２０】
本発明の第３の態様においては、上記第１の態様又は第２の態様において、前記基準側センサおよび従属側センサに設けられ、逆拡散処理によりドップラー周波数を検出する手段と、前記基準側センサおよび従属側センサに設けられ、それぞれの高周波ローカル発振器の出力周波数を、自身の符号発生器用のクロックに従ってカウントする手段と、前記従属側センサに設けられ、前記基準側センサのカウント手段及び前記従属側センサのカウント手段のカウント値に基づいて、前記検出したドップラー周波数の補正を行う手段とを設ける。
【００２１】
本発明の第３の態様によれば、上記第１および第２の態様において符号発生器の駆動クロックが同期させられていることを利用して、基準側センサ及び従属側センサの高周波ローカル発振器の周波数のずれを検出する。そして、このずれを利用することにより、検出したドップラー周波数を正確に補正することができる。
【発明の効果】
【００２２】
本発明によれば、１台の送信センサに対して複数の受信センサを設けるＵＷＢセンサにおいて、基準側センサと従属側センサとの間で完全な同期がとれるようにし、これにより、各センサを物理的にはなれて配置することを可能とし、検出精度を向上させることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施例について図を参照しながら説明する。
【実施例１】
【００２４】
図６を用いて本発明の第１の実施例を説明する。
マスタ装置１に送信センサと受信センサが一体に組み込まれ、スレーブ装置２に受信センサが組み込まれる。マスタ装置１とスレーブ装置２とは、離れた位置に配置され、両装置間の同期をとるための配線がされる。
マスタ装置１に基準発振器３が搭載され、マスタ装置１の送信センサ、受信センサと、スレーブ装置２の受信センサに基準クロックを供給する。
【００２５】
基準クロックは、マスタ装置１においては、バッファ４、バッファ５を通して、例えば１．５ＧクロックのＰＬＬ６に入力される。スレーブ装置２においては、マスタ装置１のバッファ４からの基準クロックがバッファ５に供給される。スレーブ装置２においても、バッファ５から基準クロックがＰＬＬ６に入力される。
ＰＬＬ６の出力は、分周器７を通して符号発生器８に入力される。また、ＰＬＬ６の出力は、送信センサ用の高速ＭＵＸ送信符号生成器９及び受信センサ用の高速ＭＵＸ逆拡散符号生成器１０に入力される。
【００２６】
制御カウンタ１１が、分周器７の出力に応じて、符号発生器８による符号生成を制御する。
マスタ装置１の高速ＭＵＸ送信符号生成器９は、ＰＬＬ出力及び符号発生器８の出力から、図２（Ａ）に示した符号を生成する。この符号は、送信側拡散・変調器１２により拡散処理及び変調がされて、送信アンテナ３８からターゲットに向けて放射される。
【００２７】
ターゲットから反射された信号は、マスタ装置１及びスレーブ装置２の受信アンテナ３９で受信される。
マスタ装置１の受信センサにおいては、受信された信号は、受信側復調器１３で復調され、相関取得器１４に入力される。相関取得器１４には、高速ＭＵＸ逆拡散符号生成器１０からの符号も入力される。
【００２８】
高速ＭＵＸ逆拡散符号生成器１０は、ＰＬＬ６の出力と符号発生器８の出力から、図２（Ｂ）に示したステップディレイを付与した符号を生成する。
相関取得器１４により受信符号と逆拡散符号との相関が取られ、距離等演算器１５により、ターゲットまでの距離、方位、相対速度などが演算される。この演算結果は、車両の自動走行制御、警報装置の制御などに使用される。
【００２９】
スレーブ装置２の受信アンテナ３９で受信された符号は、受信側復調器１３で復調され、相関取得器１４に入力される。相関取得器１４、距離等演算器１５の動作は、マスタ装置１の場合と同様であるので、ここでの重複する説明は省略する。
なお、図６の符号発生器８と制御カウンタ１１と高速ＭＵＸ送信符号生成器９とが、図１の符号発生器８に対応する。また、図６においては、図１に示した高周波ローカル発振器３２は図示を省略している。
【００３０】
マスタ装置１及びスレーブ装置２はいずれも、演算用発振器１６を具備している。スレーブ装置２では、断線検出器１７により、演算用発振器１６の出力とバッファ５の出力とを比較することにより、バッファ４とバッファ５の間の断線検出を行う。
【００３１】
次に、マスタ装置１とスレーブ装置２との間の同期処理について説明する。
図４、図５を用いて説明したように、マスタ装置１とスレーブ装置２との間では、接続するケーブル長などにより、両装置間で伝送される信号に位相のずれが生じる。このため、マスタ装置１とスレーブ装置２との間で同期をとる必要が生じる。
【００３２】
最初に、図６における同期処理のための回路構成を説明する。
第１に、マスタ装置１のＰＬＬ６の出力信号から、低速基準信号発生器２８により低速の基準パルスを生成し、スレーブ側へ送信する。スレーブ装置２では、受信した基準パルスを用いて符号発生器８の制御カウンタ１１を制御する。
【００３３】
第２に、スレーブ装置２において、マスタ装置１と同様に、ＰＬＬ６の出力と符号発生器８の出力に基づいて、高速ＭＵＸ送信符号生成器９により送信信号が生成される。このスレーブ装置２で生成した送信信号とマスタ装置１で生成した送信信号との相関が、スレーブ装置２の相関取得器１８により取られる。
【００３４】
高速ＭＵＸ送信符号生成器９と相関取得器１８の間にビットシフト制御器１９が挿入される。マスタ装置１の高速ＭＵＸ送信符号生成器９と相関取得器１８を接続する同軸線２１と、ビットシフト制御器１９と相関取得器１８とを接続する同軸線２２が、同素材、等長の同軸線とされる。これにより、マスタ装置１及びスレーブ装置２の高速ＭＵＸ送信符号生成器９で生成した送信信号が、ほぼ同一位相遅れでもって相関取得器１８に伝送される。
【００３５】
相関取得器１８は、ビットシフト制御器１９の制御により、高速ＭＵＸ送信符号生成器９のビット位相をシフト制御する。また、バッファ５とＰＬＬ６の間に挿入されたディレイ制御器２０の制御を行う。
ビットシフト制御器１９により位相シフトされた信号は、符号発生器８の制御カウンタ１１に入力される。
【００３６】
図７を用いて、同期処理を説明する。図７は、センサ間の高速符号ビット位相同期処理のイメージを示す。
（Ａ）は、マスタ装置１の高速ＭＵＸ送信符号生成器９が生成した送信符号の位相を示す。（Ｂ）は、マスタ装置１から同軸線２１を通してスレーブ装置２の相関取得器１８へ伝送された送信符号の位相を示す。この送信信号では、同軸線２１による伝送遅延により位相遅れ２４が発生している。
【００３７】
（Ｃ）は、スレーブ装置２の高速ＭＵＸ送信符号生成器９が生成した送信符号の位相を示す。バッファ５、ＰＬＬ６、高速ＭＵＸ送信符号生成器９などの特性の相違により、スレーブ装置２が生成した送信符号（Ｃ）は、マスタ装置１が生成した送信符号（Ａ）に対して進み又は遅れが生じる。図示の例では、スレーブ装置２の送信信号（Ｃ）が、マスタ装置１の送信信号（Ａ）より遅れ２５だけ遅れている。
【００３８】
（Ｄ）は、スレーブ装置２のビットシフト制御器１９から相関取得器１４に入力される送信符号の位相を示す。この送信符号（Ｄ）は、スレーブ装置２の送信信号（Ｃ）に対して、同軸線２２による伝送遅延による遅れ２６が発生する。また、遅れ２５と遅れ２６により、マスタ装置１から届いた送信信号（Ｂ）とスレーブ装置２側の送信信号（Ｄ）との間に、遅れ２７が発生する。
【００３９】
第１の同期処理として、上記のように、同軸線２１と同軸線２２とが、同素材、等長とされている。これにより、図７の遅れ２４と遅れ２６とを等しくできる。ただ、同軸線２１と同軸線２２とを同素材、等長としても、製造特性、温度変動などにより、数１０ｐｓ程度の遅れの差（誤差数％）は残る。
【００４０】
第２の同期処理として、図７の遅れ２５、２７の制御を行う。各符号発生器８の出力符号の１周期は数万ビット程度と大変長い。したがって、マスタ装置１のＰＬＬ６の出力信号から、低速基準信号発生器２８により低速の基準パルスを生成し、スレーブ側へ送信する。スレーブ装置２では、受信した低速の基準パルスを用いて、制御カウンタ１１によりスレーブ装置２の符号発生器８を制御するカウンタをほぼ同じカウント状態となるように合わせ込む。
【００４１】
第３の同期処理として、スレーブ装置２の相関取得器１８により、マスタ装置１の高速ＭＵＸ送信符号生成器９で生成する高速送信符号とスレーブ装置２内の高速ＭＵＸ送信符号生成器９で生成する高速符号との相関を取る。この相関取得器１４の出力により、ビットシフト制御器１９を制御し、ピークが検出できるまでビットシフト制御を行い、位相ずれが１．５Ｇクロックにおける１ビット以内となる位置でビットシフト制御を停止する。また、このときのビットシフト量の値で制御カウンタ１１の動作を補正し、ビットシフト制御を０（制御なし）状態に戻す。
【００４２】
第４の同期処理として、１．５Ｇクロックにおける１ビット以内のずれについての制御が行われる。相関取得器１８は、スレーブ装置２のＰＬＬ６の前段に挿入されたディレイ制御器２０により、ピークが最大になる値まで微調整を行う。これにより、マスタ装置１とスレーブ装置２との間で、ほぼ完全に高速符号のビット位相が同期した状態を確立することができる。
【００４３】
以上説明した同期処理により、マスタ装置１とスレーブ装置２の高速符号のビット位相を完全に同期させることができる。これにより、マスタ装置１とスレーブ装置２の間の距離を大きくとることが可能となり、ＵＷＢセンサの精度を向上させることができる。
なお、ＵＷＢセンサ３７が距離検出処理等を継続する間に、温度・電源電圧の変動により、微妙な位相変動が発生する。この微妙な位相変動に対しては、１回あるいはｎ回の距離検出処理を行う度に、上記第４の同期処理を実行することで対処できる。つまり、ＰＬＬ６の前段のディレイ制御器２０により、位相シフトを前後させてピークが最大となる状態に合わせ込むことで、ほぼ完全に高速符合のビット位相が同期した状態を維持することができる。
【実施例２】
【００４４】
上記実施例１に示した内容は、相関処理を行っているため、回路構成が複雑で高価になる傾向がある。これに対して、相関処理を行わず、回路構成を簡単で廉価なものとする例を以下に説明する。
図８は、実施例２のＵＷＢセンサの回路構成を示す。図９は、図８の回路による同期処理を示す。以下の説明では、主として実施例１の図６と異なる点について説明をし、重複する説明は省略する。
【００４５】
図８の回路における、ターゲットの距離等の演算を行うための回路構成は、図６と同様である。つまり、マスタ装置１の送信センサにおいて、高速ＭＵＸ送信符号生成器９が生成した送信符号を送信アンテナ３８で放射する。マスタ装置１及びスレーブ装置２の受信センサでは、受信アンテナ３９で受信した信号と、高速ＭＵＸ逆拡散符号生成器１０で生成された逆拡散符号との相関を取得することで、距離等の演算が行われる。
【００４６】
図８の同期処理のための回路構成は、以下に説明するように図６の構成と異なる。
マスタ装置１の符号発生器８の出力信号とＰＬＬ６の出力クロック（図９（Ａ））とがフレーム信号発生器２９に入力され、フレーム信号（Ｂ）が生成される。このフレーム信号は、同軸線２１を通して、スレーブ装置２のＥＯＲ制御回路３１と制御カウンタ１１に入力される。
制御カウンタ１１は、フレーム信号を用いて、符号発生器８を、マスタ装置の制御カウンタ１１とほぼ同じカウント状態となるように合わせ込ませる。
【００４７】
ＥＯＲ制御回路３１に届いたフレーム信号（Ｃ）は、同軸線２１の遅延により、生成されたフレーム信号（Ｂ）に対して遅れが生じる。
スレーブ装置２においてもフレーム信号発生器２９によりフレーム信号（Ｄ）が生成される。スレーブ装置２で生成されたフレーム信号（Ｄ）は、マスタ装置１データ生成されたフレーム信号（Ｂ）に対して、同期のずれにより、遅れ又は進みが生じる。図示の例では、遅れ４５が生じている。
【００４８】
スレーブ装置２で生成されたフレーム信号（Ｄ）は、ビットシフト制御器１９を通してＥＯＲ制御回路３１に入力される。ビットシフト制御器１９とＥＯＲ制御回路３１とは、同軸線２２により接続される。同軸線２２の遅れにより、ＥＯＲ制御回路３１に届いたフレーム信号（Ｅ）は、生成されたフレーム信号（Ｄ）に対して遅れ４６が生じる。
【００４９】
ＥＯＲ制御回路３１は、２つのフレーム信号（Ｃ）（Ｅ）のＥＯＲ信号（Ｆ）を生成する。さらに、マスタ装置１のフレーム信号（Ｃ）でセットされ、スレーブ装置２のフレーム信号（Ｅ）でリセットされる信号（Ｇ）を生成する。さらに、スレーブ装置２のフレーム信号（Ｅ）でセットされマスタ装置１のフレーム信号（Ｃ）でリセットされる信号（Ｈ）を生成する。
【００５０】
ＥＯＲ制御回路３１の出力信号は、ビットシフト制御器１９に入力される。ビットシフト制御器１９の出力とＥＯＲ制御回路３１の出力が、制御カウンタ１１とディレイ制御器２０に入力される。
制御カウンタ１１は、ビットシフト量の値で補正されて、ビットシフト制御を０状態とする。この点は実施例１と同様である。
【００５１】
ビットシフト制御器１９とディレイ制御器２０の動作原理は次のとおりである。
マスタ装置１のフレーム信号（Ｃ）がスレーブ装置２のフレーム信号（Ｅ）より進んでいる場合では、（Ｇ）信号のＨ区間の方が（Ｈ）信号のＨ区間より狭くなる。逆に、マスタ装置１のほうが遅れていれば、（Ｈ）信号のＨ区間の方が（Ｇ）信号のＨ区間より狭くなる。したがって、（Ｇ）信号と（Ｈ）信号のＨ区間の広さを比較することによりマスタ装置１のフレーム信号が早いか遅いかが判断できる。
【００５２】
また、両フレーム信号間のずれの補正量は信号（Ｆ）より把握することができる。ビットシフト制御器１９とディレイ制御器２０は、信号（Ｇ）（Ｈ）を用いて、同期の送れ又は進みを判定し、ずれの補正量は信号（Ｆ）により把握し、実施例１と同様の処理を行うことにより同期をとる。
【００５３】
以上説明したように、本例によれば、相関取得を必要としない比較的安価な方法で、実施例１と同様に、同じターゲットから検出する結果をマスタ装置１とスレーブ装置２とで同等にすることができる。
なお、本例においては、セット／リセットを処理する上で最小パルス幅（Ａ）以下では動作しない。したがって、実施例１に示す構成より簡易的であるが若干の精度劣化を伴う。
【実施例３】
【００５４】
実施例１の図６、実施例２の図８では図示を省略したが、図１に示したように、拡散・送信処理、受信処理、逆拡散処理のために高周波ローカル発振器３２が設けられている。ドップラー周波数を検出してターゲットの相対速度を検出する必要がある場合、マスタ装置１とスレーブ装置２の高周波ローカル発振器３２を同期させる必要がある。しかし、発振周波数が高くなればなるほどこれを同期させることは技術的に困難になる。また、実現可能な場合であっても高価な構成を取る必要があり、製品として価格的に問題となる。
【００５５】
図１０を用いて、本例における、マスタ装置１とスレーブ装置２の高周波ローカル発振器３２を同期させる方法を説明する。
図１０においては、高周波ローカル発振器３２の同期に関する回路構成を主として示しており、そのほかの回路構成については図示を省略している。ターゲットの距離演算のための構成、マスタ装置１とスレーブ装置２との同期をとるための構成については、実施例１、実施例２の説明を参照されたい。
【００５６】
マスタ装置１及びスレーブ装置２において、拡散・送信処理、受信処理、逆拡散処理のための高周波ローカル発振器３２が存在する。
マスタ装置１及びスレーブ装置２において、受信センサの逆拡散処理の結果に従って、相関値／ドップラー検出器３３によりドップラー周波数が検出される。
マスタ装置１及びスレーブ装置２の高周波ローカル発振器３２に同期ずれがある場合に、その同期ずれを補償するため、ドップラー結果補正器３４がスレーブ装置２に設けられる。
【００５７】
マスタ装置１及びスレーブ装置２において、高周波ローカル発振器３２の出力信号が分周器３６により分周されて、周波数カウンタ３５に入力される。周波数カウンタ３５は、ＰＬＬ６と符号発生器８の間にある分周器７の分周クロックに従って、高周波ローカル発振器の分周クロック数をカウントする。マスタ装置１及びスレーブ装置２におけるこのカウント値は、スレーブ装置２のドップラー結果補正器３４に入力される。
【００５８】
ここで、マスタ装置１とスレーブ装置２の符号発生器８は、実施例１、２で説明した方法により同期しており、分周器７の生成クロックも同期している。したがって、周波数カウンタ３５は、マスタ装置１及びスレーブ装置２の高周波ローカル発振器３２の分周クロック数を同じ周期でカウントすることができる。
【００５９】
ドップラー結果補正器３４は、マスタ装置１から送られてくるカウント数とスレーブ装置２におけるカウント数とから、マスタ装置１の高周波ローカル発振器３２に対するスレーブ装置２の高周波ローカル発振器３２の周波数偏差を求める。そして、この周波数偏差に基づいて、自身の相関値／ドップラー検出器３３が検出したドップラー周波数の補正を行う。
【００６０】
本例によれば、周波数カウンタ３５を使用するという簡単な構成により、マスタ装置１の高周波ローカル発振器３２とスレーブ装置２の高周波ローカル発振器３２とを同期させることができる。
【図面の簡単な説明】
【００６１】
【図１】従来のＵＷＢセンサの構成を示す図である。
【図２】図１のＵＷＢセンサの処理を示すタイムチャートである。
【図３】従来の複数の送受信センサを用いた場合の問題点（その１）を説明する図である。
【図４】従来の複数の送受信センサを用いた場合の問題点（その２）を説明する図である。
【図５】図４の問題点を説明する図である。
【図６】本発明を適用したＵＷＢセンサの第１の実施例を示す回路図である。
【図７】図６のＵＷＢセンサにおける同期処理を説明する図である。
【図８】本発明を適用したＵＷＢセンサの第２の実施例を示す回路図である。
【図９】図８のＵＷＢセンサにおける同期処理を説明する図である。
【図１０】本発明を適用したＵＷＢセンサの第３の実施例を示す回路図である。
【符号の説明】
【００６２】
１…マスタ装置
２…スレーブ装置
３…基準発振器
４、５…バッファ
６…ＰＬＬ
７…分周器
８…符号発生器
９…高速ＭＵＸ送信符号生成器
１０…高速ＭＵＸ逆拡散符号生成器
１１…制御カウンタ
１２…送信側拡散変調器
１３…受信側復調器
１４…相関取得器
１５…距離等演算器
１６…演算用発振器
１７…断線検出器
１８…相関取得器
１９…ビットシフト制御器
２０…ディレイ制御器
２１…同軸線
２２…同軸線
２４、２５、２６、２７…遅れ
２８…低速基準信号発生器
２９…フレーム信号発生器
３１…ＥＯＲ制御回路
３２…高周波ローカル発振器
３３…相関値／ドップラー検出器
３４…ドップラー結果補正器
３５…周波数カウンタ
３６…分周器
３７…ＵＷＢセンサ
３８…送信アンテナ
３９…受信アンテナ
４１…ターゲット
４２…送受信センサ
４３…受信センサ
４４…ずれ
４５、４６…遅れ
【図１】
2005181215.tif 000003
【図２】
2005181215.tif 000004
【図３】
2005181215.tif 000005
【図４】
2005181215.tif 000006
【図５】
2005181215.tif 000007
【図６】
2005181215.tif 000008
【図７】
2005181215.tif 000009
【図８】
2005181215.tif 000010
【図９】
2005181215.tif 000011
【図１０】
2005181215.tif 000012