(57)【要約】【課題】複数種類の単位ビット長の画像データに対応可能であり、画像データに基づいて画像表示デバイスの複数の電極に複数の表示信号をそれぞれ供給するためのドライバＩＣにおいて、消費電力を低減する。【解決手段】この半導体集積回路は、クロック信号をカウントしてカウント値を出力するカウンタ６０と、カウンタから出力されるカウント値に基づいて、画像データの単位ビット長の種類毎に複数種類の比較データを出力する比較データ生成回路６１と、単位ビット長の画像データと前記比較データ生成回路から順次出力される比較データとを比較する比較回路６４と、比較回路における比較結果に基づいて、複数の電極にそれぞれ供給される複数の表示信号のパルス幅を決定してこれらの表示信号を出力するパルス出力回路６５とを具備する。【選択図】  図３
2005003848.tif 000002
【特許請求の範囲】
【請求項１】
複数種類の単位ビット長の画像データに対応可能であり、画像データに基づいて画像表示デバイスの複数の電極に複数の表示信号をそれぞれ供給するための半導体集積回路であって、
クロック信号をカウントしてカウント値を出力するカウンタと、
前記カウンタから出力されるカウント値に基づいて、画像データの単位ビット長の種類毎に複数種類の比較データを出力する比較データ生成回路と、
単位ビット長の画像データと前記比較データ生成回路から順次出力される比較データとを比較する比較回路と、
前記比較回路における比較結果に基づいて、前記複数の電極にそれぞれ供給される複数の表示信号のパルス幅を決定してこれらの表示信号を出力するパルス出力回路と、
を具備する半導体集積回路。
【請求項２】
前記比較データ生成回路が、画像データの最大の単位ビット長と同じビット長を有する比較データを出力する、請求項１記載の半導体集積回路。
【請求項３】
最大の単位ビット長を有する画像データ以外の画像データについては、画像データの下位ビット側に固定値を挿入することにより最大の単位ビット長に変換し、前記比較回路において画像データの固定値の部分について常に比較条件が満たされるようにした請求項２記載の半導体集積回路。
【請求項４】
最大の単位ビット長を有する画像データ以外の画像データに対しては、当該画像データの単位ビット長を有する比較データの下位ビット側に固定値を挿入することにより、前記比較回路において比較データの固定値の部分について常に比較条件が満たされるようにした請求項２記載の半導体集積回路。
【請求項５】
前記比較回路が、
画像データの複数ビットを表すパラレル信号がそれぞれのゲートに入力される直列接続された第１群のトランジスタと、
前記第１群のトランジスタとそれぞれ並列接続された第２群のトランジスタであって、比較データの複数ビットを表すパラレル信号がそれぞれのゲートに入力される直列接続された前記第２群のトランジスタと、
を含み、画像データ又は比較データの固定値がゲートに入力されるトランジスタがオン状態となる、請求項３又は４記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＣＤ（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｄｉｓｐｌａｙ：液晶表示パネル）等の表示デバイスを駆動するための半導体集積回路（ドライバＩＣ）に関し、特に、ＰＷＭ（ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎ：パルス幅変調）方式を用いて表示デバイスを駆動する半導体集積回路に関する。
【０００２】
【従来の技術】
腕時計や携帯電話等の小型機器の表示部において、液晶パネルが広く利用されている。液晶パネルに表示される画像の色調（色相及び明度）は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のそれぞれの画像データに基づいて表示される各色の明度によって決定される。
【０００３】
例えば、１６ビットの画像データを用いる場合には、一般に、Ｒ（赤）に５ビット、Ｇ（緑）に６ビット、Ｂ（青）に５ビットを割り当て、Ｇ（緑）について２６＝６４階調の明度を表示し、トータルで２１６＝約６５ｋ色の色調を表現することができる。なお、Ｒ（赤）とＢ（青）の画像データについても、回路を共通化するために、単位ビット長を５ビットから６ビットに変換して用いられる。
【０００４】
また、１２ビットの画像データを用いる場合には、各色の画像データの単位ビット長が４ビットであり、各色について２４＝１６階調の明度を表示し、トータルで２１２＝４０９６色の色調を表現することができる。各色の画像データの単位ビット長が４ビットと６ビットの双方の画像データに対応する場合には、４ビットの単位ビット長を６ビットに変換することが行われている。
【０００５】
ところで、各色の明度を決定するために液晶パネルに供給する表示信号を、ＰＷＭ方式を用いて生成することが行われている。例えば、６４階調の明度による表示は、単位ビット長が６ビットの画像データと、所定のタイミングごとにカウントアップされて出力される６ビットのデータとを比較し、両者が一致する迄は液晶パネルの画素を発光させ、一致した後は液晶パネルの画素を発光させないことで行われる。
【０００６】
図９は、従来のドライバＩＣの構成の一部を示す図である。図９に示すように、このドライバＩＣは、各色の画像データの単位ビット長が４ビット又は５ビットの場合に６ビットに変換する画像データ変換テーブル１００と、画像データを記憶するＲＡＭ（ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ：ランダムアクセスメモリ）１０１と、入力されるクロック信号をカウントすることによりカウント値を出力するカウンタ１０２と、所定のカウント値に対応するデータを出力する比較データ生成回路１０３と、ＲＡＭ１０１から出力された画像データと比較データ生成回路１０３から順次出力される比較データとを比較してそれらの一致を検出する一致検出回路１０４とを含んでいる。
【０００７】
図１０は、図９に示す比較データ生成回路が格納しているカウント値を示す図である。比較データ生成回路１０３には、図１０に示すような６３種類のカウント値が格納されている。ここで、比較データ生成回路１０３は、入力されたカウント値と一致するカウント値を格納している場合に、「００００００」から「１１１１１１」まで「１」ずつインクリメントされた比較データを出力する。例えば、比較データ生成回路１０３は、カウント値として「００００００１０１０」が入力された場合に比較データ「０００００１」を出力し、カウント値として「１１０１００１０００」が入力された場合に比較データ「１１１１１１」を出力するまで、１つの表示信号を発生するために比較データを全部で６３回変化させる。
【０００８】
再び、図９を参照すると、一致検出回路１０４は、ＲＡＭ１０１から出力された６ビットの画像データと、比較データ生成回路１０３から順次出力される「００００００」〜「１１１１１１」の比較データとを比較して、それらの一致を検出する。一方、各色の画像データの単位ビット長が４ビットである場合においても、比較データ生成回路１０３は、１つの表示信号を発生するために比較データを全部で６３回変化させるので、無駄な電力を消費してしまうという問題があった。
【０００９】
関連する技術として、下記の特許文献１には、２ｎレベルの多階調な表示を行うことができ、かつ外部電源入力ライン数及びアナログスイッチ数の削減が可能な低コストの液晶表示装置の階調駆動回路について述べられている。この階調駆動回路においては、ＡＮＤ回路及び複数のＥＸＮＯＲ回路を用いて、階調データとクロック数カウンタより出力されるデータとの一致を検出し、一致を表す出力信号に基づいて、パルス幅を変調している。
【００１０】
しかしながら、このような階調駆動回路（ドライバＩＣ）を用いて、例えば、６５ｋ色や４０９６色のような異なる色調数の画像を表示する場合においては、４０９６色（各色４ビット）の画像データを表示するときでも、各画素の画像データを、所定のタイミングごとに出力される６４個の６ビットデータと比較する必要があった。
【００１１】
【特許文献１】
特開平７−３０６６６０号公報  （第４〜５頁、図５）
【００１２】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、複数種類の単位ビット長の画像データに対応可能であり、画像データに基づいて画像表示デバイスの複数の電極に複数の表示信号をそれぞれ供給するための半導体集積回路（ドライバＩＣ）において、消費電力を低減することを目的とする。
【００１３】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体集積回路は、クロック信号をカウントしてカウント値を出力するカウンタと、カウンタから出力されるカウント値に基づいて、画像データの単位ビット長の種類毎に複数種類の比較データを出力する比較データ生成回路と、単位ビット長の画像データと前記比較データ生成回路から順次出力される比較データとを比較する比較回路と、比較回路における比較結果に基づいて、複数の電極にそれぞれ供給される複数の表示信号のパルス幅を決定してこれらの表示信号を出力するパルス出力回路とを具備する。
【００１４】
ここで、上記比較データ生成回路が、画像データの最大の単位ビット長と同じビット長を有する比較データを出力するようにしても良い。その際、最大の単位ビット長を有する画像データ以外の画像データについては、画像データの下位ビット側に固定値を挿入することにより最大の単位ビット長に変換し、比較回路において画像データの固定値の部分について常に比較条件が満たされるようにしても良い。あるいは、最大の単位ビット長を有する画像データ以外の画像データに対しては、当該画像データの単位ビット長を有する比較データの下位ビット側に固定値を挿入することにより、比較回路において比較データの固定値の部分について常に比較条件が満たされるようにしても良い。
【００１５】
以上において、比較回路が、画像データの複数ビットを表すパラレル信号がそれぞれのゲートに入力される直列接続された第１群のトランジスタと、第１群のトランジスタとそれぞれ並列接続された第２群のトランジスタであって、比較データの複数ビットを表すパラレル信号がそれぞれのゲートに入力される直列接続された第２群のトランジスタとを含み、画像データ又は比較データの固定値がゲートに入力されるトランジスタがオン状態となるようにしても良い。
【００１６】
本発明によれば、画像データの単位ビット長の種類毎に複数種類の比較データを比較データ生成回路が出力するようにしたので、画像データの単位ビット長に適した一致検出を行うことにより、消費電力を低減することができる。
【００１７】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態について説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１に、本発明の一実施形態に係る半導体集積回路を用いた画像表示装置の構成を示す。本実施形態においては、液晶表示装置を例にとって説明する。なお、本願において、基板とは、透明絶縁基板、プリント基板、フレキシブル基板等、液晶表示パネル及びドライバＩＣを実装して電気的に配線を行うことが可能なものをいうが、本実施形態においてはガラス基板を用いるものとする。
【００１８】
図１に示すように、この画像表示装置は、基板５と、基板５上に実装されたドライバＩＣ１及び２と、液晶パネル３とを含んでいる。ドライバＩＣ（Ｙドライバ）１は、ラインパルスに同期して、液晶パネル３を駆動するための走査信号を出力する。一方、ドライバＩＣ（Ｘドライバ）２は、液晶パネル３に表示すべき画像情報を表す画像データを記憶するＲＡＭ２０を内蔵しており、液晶パネル３を駆動するための表示信号を出力すると共に、Ｙドライバ１にラインパルスを供給する。ここで、Ｘドライバ２には、ＭＰＵ４が接続されており、ＭＰＵ４から出力される画像データや、ＲＡＭ２０における画像データの記憶領域を指定するために用いられるアドレスや、各種の制御信号が、Ｘドライバ２に入力される。
【００１９】
液晶パネル３は、セグメント方向において複数の領域を有し、コモン方向においても複数の領域を有している。ここで、セグメント方向の１つの領域とコモン方向の１つの領域を特定することにより、１つの画素（ドット）が特定される。カラー画像表示装置の場合には、ＲＧＢ（赤、緑、青）の３つのドットが１つの点の画像情報を表すために用いられる。一例としては、液晶パネル３が、セグメント方向において１３２個（ＲＧＢの各々について４４個）の領域を有し、コモン方向において６４個の領域を有する。この場合には、液晶パネル３は、１３２×６４の画素を有することになる。
【００２０】
これらの領域に電圧を印加するため、液晶パネル３には、セグメント方向に複数の信号電極が並べられ、コモン方向に複数の走査電極が並べられている。これらの信号電極は、Ｘドライバ２に設けられた複数の出力端子にそれぞれ接続され、これらの走査電極は、Ｙドライバ１に設けられた複数の出力端子にそれぞれ接続されている。
【００２１】
Ｘドライバ２は、ＲＡＭ２０に記憶されている画像データに基づいて、液晶パネル３のセグメント方向に並べられた複数の信号電極に供給するための表示信号Ｓ１〜Ｓ１３２を生成する。ここで、表示信号Ｓ（３ｉ＋１）は、Ｒ（赤）の画像データに基づく表示信号であり、表示信号Ｓ（３ｉ＋２）は、Ｇ（緑）の画像データに基づく表示信号であり、表示信号Ｓ（３ｉ＋３）は、Ｂ（青）の画像データに基づく表示信号である。ただし、ｉ＝０、１、２、・・・、４３である。
【００２２】
また、Ｙドライバ１は、Ｘドライバ２から供給されるラインパルスに従って、液晶パネル３を走査するための走査信号Ｃ１〜Ｃ６４を生成し、液晶パネル３のコモン方向に並べられた複数の走査電極にそれぞれ供給する。
【００２３】
図２に、本発明の一実施形態に係る半導体集積回路の構成を示す。図２に示すように、Ｘドライバ２は、ＭＰＵ４との接続を行うためのＭＰＵインタフェース２１と、各色の画像データの単位ビット長が４ビット又は５ビットの場合に６ビットに変換する画像データ変換テーブル２２と、ＭＰＵ４から入力される画像データを記憶するＲＡＭ２０と、ＲＡＭ２０における画像データの記憶領域（アドレス）を指定すると共に画像データの書込み及び読出しを制御するアドレス制御回路２３と、ＲＡＭ２０から読み出される画像データに基づいて表示信号Ｓ１〜Ｓ１３２を生成する表示側駆動回路２４と、表示信号及び走査信号の出力タイミングを制御するタイミング制御回路２５とを含んでいる。
【００２４】
ＲＡＭ２０における画像データの記憶領域は、ＭＰＵ４から入力されるアドレスに基づいて、アドレス制御回路２３によって指定される。また、ＲＡＭ２０から読み出される画像データも、アドレス制御回路２３によって指定される。表示側駆動回路２４は、ＲＡＭ２０から入力される画像データと、タイミング制御回路２５から入力されるクロック信号及びラインパルスとに基づいて、表示信号Ｓ１〜Ｓ１３２を生成して信号電極に出力する。
【００２５】
タイミング制御回路２５は、表示側駆動回路２４における表示信号の出力タイミングを制御すると共に、ライン走査のタイミングを規定するラインパルスをＹドライバ１に供給して、Ｙドライバ１における走査信号の出力タイミングを制御する。
【００２６】
Ｙドライバ１は、シフトレジスタ１０と走査側駆動回路１１とを含んでいる。シフトレジスタ１０は、ラインパルスに同期してシフト信号ＳＨ１〜ＳＨ６４を順次出力する。走査側駆動回路１１は、シフトレジスタ１０から出力されるシフト信号ＳＨ１〜ＳＨ６４に基づいて、走査信号Ｃ１〜Ｃ６４を順次生成して走査電極に出力する。
【００２７】
図３に、図２に示す表示側駆動回路の詳細な構成を示す。図３に示すように、表示側駆動回路２４は、クロック信号をカウントしてカウント値を出力するカウンタ６０と、カウンタ６０から所定のカウント値が入力された場合に、カウント値に対応する比較データを出力する比較データ生成回路６１とを含んでいる。カウンタ６０は、ラインパルスによってリセットされる。
【００２８】
ＭＰＵからＭＰＵインタフェース２１を介して比較データ生成回路６１に入力されるモード信号は、１６ビット画像データによる６５ｋ色表示を行うか、又は、１２ビット画像データによる４０９６色表示を行うかを示す信号である。いずれにしても、ＭＰＵインタフェース２１から出力された画像データは、単位ビット長が６ビットの画像データに変換される。
【００２９】
比較データ生成回路６１は、単位ビット長の画像データと比較される比較データをカウント値に対応して出力する回路であって、画像データの単位ビット長の種類毎に複数種類のカウント値を格納している。比較データ生成回路６１にはモード信号が供給されており、カウンタ６０から所定のカウント値が入力された場合に、モードに応じて、そのカウント値に対応する比較データが出力される。
【００３０】
図４は、図３に示す比較データ生成回路が格納しているカウント値を示す図である。図４に示すように、比較データ生成回路６１には、４０９６色モードにおけるカウント値として１５種類、６５ｋ色モードにおけるカウント値として６３種類のカウント値が格納されている。
【００３１】
比較データ生成回路６１は、入力されたカウント値と同じカウント値を格納している場合に、４０９６色モードにおいて、「０００１００」ずつインクリメントした比較データを出力し、６５ｋ色モードにおいて、「０００００１」ずつインクリメントした比較データを出力する。例えば、４０９６色モードにおいて、比較データ生成回路６１は、カウント値として「００００１１００１０」が入力された場合には、比較データ「０００１１１」を出力し、カウント値として「０００１１００１００」が入力された場合には、比較データ「００１０１１」を出力する。また、６５ｋ色モードにおいて、比較データ生成回路６１は、カウント値として「００００００１０１０」が入力された場合には、比較データ「０００００１」を出力し、カウント値として「０００００１１００１」が入力された場合には、比較データ「００００１０」を出力する。
【００３２】
次に、比較データ生成回路６１の構成について説明する。図５は、図３に示す比較データ生成回路の構成を示す図である。図５に示すように、比較データ生成回路６１は、４０９６色モード用の１５個のレジスタ８０と、４０９６色モード用の１５個の一致検出回路８１と、４ビット出力のカウンタ８２と、カウンタ８２から出力される４ビットのカウント値を６ビットに変換するデータ変換回路８３とを有している。
【００３３】
レジスタ８０は、それぞれ、図４に示す４０９６色モードにおけるカウント値を格納している。一致検出回路８１は、レジスタ８０の格納するカウント値とカウンタ６０から出力されるカウント値とをそれぞれ比較し、一致した場合に１つのパルスを出力する。ここで、複数の一致検出回路８０の出力が、ワイアードＯＲ接続されている。カウンタ８２は、いずれかの一致検出回路８１が出力するパルスをカウントして、４ビットのカウント値を出力する。データ変換回路８３は、カウンタ８２から出力されたカウント値の最下位ビットに「１１」を付して６ビットのデータに変換し、比較データとして出力する。従って、４０９６色モードにおける比較データとして、「００００１１」から「１１１１１１」まで、カウント値が大きくなるにつれて「１００」ずつインクリメントされた比較データが出力される。
【００３４】
また、比較データ生成回路６１は、６５ｋ色モード用の６３個のレジスタ９０と、６５ｋ色モード用の６３個の一致検出回路９１と、６ビット出力のカウンタ９２とを有している。
【００３５】
レジスタ９０は、それぞれ、図４に示す６５ｋ色モードにおけるカウント値を格納している。一致検出回路９１は、レジスタ９０の格納するカウント値とカウンタ６０から出力されるカウント値とをそれぞれ比較し、一致した場合に１つのパルスを出力する。ここで、複数の一致検出回路９０の出力が、ワイアードＯＲ接続されている。カウンタ９２は、いずれかの一致検出回路９１が出力するパルスをカウントして、比較データとして６ビットのカウント値を出力する。従って、６５ｋ色モードにおける比較データとして、「００００００」から「１１１１１１」まで、カウント値が大きくなるにつれて「１」ずつインクリメントされた比較データが出力される。
【００３６】
さらに、比較データ生成回路６１は、セレクタ８４及びカウント値切換回路８５を有している。セレクタ８４は、モード信号に基づいて、１２ビット画像データによる４０９６色表示を行う場合には、データ変換回路８３から出力される比較データを選択し、１６ビット画像データによる６５ｋ色表示を行う場合には、カウンタ９２から出力される比較データを選択して出力する。
【００３７】
カウント値切換回路８５は、モード信号及び１０ビットのカウント値が入力され、それらの信号に基づいて、一致検出回路８１に出力する信号をそれぞれ生成する１０個のＡＮＤ回路と、反転モード信号及び１０ビットのカウント値が入力され、それらの信号に基づいて、一致検出回路９１に出力する信号をそれぞれ生成する１０個のＡＮＤ回路とを含んでいる。
【００３８】
カウント値切換回路８５は、モード信号に基づいて、１２ビット画像データによる４０９６色表示を行う場合には、一致検出回路８１にカウンタ６０から出力されるカウント値を出力し、一致検出回路９１にデータ「００００００００００」を出力する。一方、カウント値切換回路８５は、１６ビット画像データによる６５ｋ色表示を行う場合には、一致検出回路９１にカウンタ６０から出力されるカウント値を出力し、一致検出回路８１にデータ「００００００００００」を出力する。
【００３９】
再び、図３を参照すると、Ｘドライバ２は、ＲＡＭ２０から供給される画像データをシフトさせて出力するシフトレジスタ６２と、シフトレジスタ６２から出力された画像データＤをラインパルスに同期して保持するラッチ回路６３とを含んでいる。
【００４０】
さらに、Ｘドライバ２は、ラッチ回路６３から出力された反転画像データＤバーと、比較データ生成回路６１から順次出力される比較データＰとを比較する比較回路６４と、比較回路６４における比較結果及びラインパルスに基づいて表示信号Ｓ１〜Ｓ１３２を出力するパルス出力回路６５とを含んでいる。ここで、比較回路６４は、順次大きな値に変更される比較データＰが反転画像データＤバーに対して反転した関係となったとき（比較データＰが画像データＤに一致したとき）に、ローレベルの信号を出力する。
【００４１】
図６に、１個の信号電極当りの比較回路及びパルス出力回路の構成を示す。図６に示すように、比較回路６４は、ＮチャネルＭＯＳトランジスタＱ１１〜Ｑ１６及びＱ２１〜Ｑ２６によって構成される。ここで、トランジスタＱ１１〜Ｑ１６は直列に接続され、トランジスタＱ２１〜Ｑ２６も直列に接続されている。また、トランジスタＱ１１〜Ｑ１６は、トランジスタＱ２１〜Ｑ２６とそれぞれ並列に接続されている。
【００４２】
トランジスタＱ１１のソースとトランジスタＱ２１のソースとの接続点におけるノードＮ１は、電源電圧ＶＳＳに接続されている。また、トランジスタＱ１６のドレインとトランジスタＱ２６のドレインとの接続点におけるノードＮ２は、パルス出力回路６５に接続されている。
【００４３】
比較回路６４は、比較データの第１ビット（ＬＳＢ）Ｐ１又は反転画像データの第１ビット（ＬＳＢ）Ｄ１バーがハイレベルであり、比較データの第２ビットＰ２又は反転画像データの第２ビットＤ２バーがハイレベルであり、・・・、かつ、比較データの第６ビット（ＭＳＢ）Ｐ６又は反転画像データの第６ビット（ＭＳＢ）Ｄ６バーがハイレベルである場合に、ノードＮ１〜Ｎ２間を導通させることにより、ローレベルの信号を出力する。
【００４４】
パルス出力回路６５は、入力された信号のレベルを保持するための２つのインバータ７０及び７１と、インバータ７０の出力値に基づいて表示信号を出力する出力回路７２と、ラインパルスに同期してインバータ７０及び７１の状態をリセットするリセット回路７３とを含んでいる。
【００４５】
次に、本実施形態に係る半導体集積回路の動作について説明する。まず、図３〜図７を参照しながら、６５ｋ色モードの場合について説明する。図７は、本実施形態に係る半導体集積回路の６５ｋ色モードにおける動作を説明するためのタイミングチャートである。ここでは、画像データＤが「００００１０」であり、反転画像データＤバーが「１１１１０１」であるとする。
【００４６】
図７に示すように、ラインパルスＬＰＸに同期して、カウンタ６０がリセットされると共に、リセット回路７３が、インバータ７０の入力にハイレベルの信号を出力して状態をリセットすることにより、パルス出力回路６５がローレベルの表示信号を出力し、液晶パネルの対応する画素が明るくなる。
【００４７】
次に、カウンタ６０がクロック信号ＣＬＫのカウントを開始し、クロック信号ＣＬＫに含まれている１０番目のパルスをカウントして、カウント値「００００００１０１０」を出力すると、比較データ生成回路６１は、６５ｋ色モードにおいてカウント値「００００００１０１０」に対応する比較データ「０００００１」を比較回路６４に出力する。
【００４８】
比較回路６４は、比較データ生成回路６１から出力された比較データ「０００００１」に基づいて、トランジスタＱ１１をオンし、トランジスタＱ１２〜Ｑ１６をオフする。一方、比較回路６４は、反転画像データ「１１１１０１」に基づいて、トランジスタＱ２１及びＱ２３〜Ｑ２６をオンし、トランジスタＱ２２をオフする。したがって、ノードＮ１〜Ｎ２間が導通せず、パルス出力回路６５は、ローレベルの表示信号を出力し続ける。
【００４９】
次に、カウンタ６０が、クロック信号ＣＬＫに含まれている２５番目のパルスをカウントして、カウント値「０００００１１００１」を出力すると、比較データ生成回路６１は、６５ｋ色モードにおいてカウント値「０００００１１００１」に対応する比較データ「００００１０」を比較回路６４に出力する。
【００５０】
比較回路６４は、比較データ生成回路６１から出力された比較データ「００００１０」に基づいて、トランジスタＱ１２をオンし、トランジスタＱ１１及びＱ１３〜Ｑ１６をオフする。一方、比較回路６４は、反転画像データ「１１１１０１」に基づいて、トランジスタＱ２１及びＱ２３〜Ｑ２６をオンし、トランジスタＱ２２をオフする。したがって、ノードＮ１〜Ｎ２間が導通して、パルス出力回路６５は、表示信号をハイレベルとし、液晶パネルの対応する画素が暗くなる。
【００５１】
このように、カウント値の増加と共に、カウント値に対応して比較データの値をインクリメントしているので、比較回路６４においてノードＮ１〜Ｎ２間が最初に導通するタイミングにおいて、表示信号をハイレベルに遷移させる。その後は、ノードＮ１〜Ｎ２間が導通しなくても、インバータ７０及び７１によって表示信号の状態が保持される。その結果、比較データが画像データに一致するタイミングによって、各色を発光するために用いられる表示信号におけるパルス幅が決定されて、液晶パネルにおける対応する画素の明度が決定される。
【００５２】
次に、図３〜図６及び図８を参照しながら、４０９６色モードの場合について説明する。図８は、本実施形態に係る半導体集積回路の４０９６色モードにおける動作を説明するためのタイミングチャートである。ここでは、画像データＤが「００１０」であり、反転画像データＤバーが「１１０１」であるとする。なお、画像データが４ビットの場合には、それらのビットを上位４ビットＤ６〜Ｄ３とし、下位２ビットＤ２及びＤ１には固定値を挿入する。ここで、固定値を「００」とすれば、比較データの下位２ビットＰ２及びＰ１の値に関わらず、下位２ビットについて常に比較条件が満たされるようにすることができる。
【００５３】
図８に示すように、ラインパルスＬＰＸに同期して、カウンタ６０がリセットされると共に、リセット回路７３が、インバータ７０の入力にハイレベルの信号を出力して状態をリセットすることにより、パルス出力回路６５がローレベルの表示信号を出力し、液晶パネルの対応する画素が明るくなる。
【００５４】
次に、カウンタ６０がクロック信号ＣＬＫのカウントを開始し、クロック信号ＣＬＫに含まれている５０番目のパルスをカウントして、カウント値「００００１１００１０」を出力すると、比較データ生成回路６１は、４０９６色モードにおいてカウント値「００００１１００１０」に対応する比較データ「０００１１１」を比較回路６４に出力する。
【００５５】
比較回路６４は、比較データ生成回路６１から出力された比較データ「０００１１１」に基づいて、トランジスタＱ１１〜Ｑ１３をオンし、トランジスタＱ１４〜Ｑ１６をオフする。一方、比較回路６４は、反転画像データ「１１０１」に基づいて、トランジスタＱ２３、Ｑ２５〜Ｑ２６をオンし、トランジスタＱ２４をオフする。したがって、ノードＮ１〜Ｎ２間が導通せず、パルス出力回路６５は、ローレベルの表示信号を出力し続ける。
【００５６】
次に、カウンタ６０がクロック信号ＣＬＫのカウントを開始し、クロック信号ＣＬＫに含まれている１００番目のパルスをカウントして、カウント値「０００１１００１００」を出力すると、比較データ生成回路６１は、４０９６色モードにおいてカウント値「０００１１００１００」に対応する比較データ「００１０１１」を比較回路６４に出力する。
【００５７】
比較回路６４は、比較データ生成回路６１から出力された比較データ「００１０１１」に基づいて、トランジスタＱ１１〜Ｑ１２、Ｑ１４をオンし、トランジスタＱ１３、Ｑ１５〜Ｑ１６をオフする。一方、比較回路６４は、反転画像データ「１１０１」に基づいて、トランジスタＱ２３、Ｑ２５〜Ｑ２６をオンし、トランジスタＱ２４をオフする。そのため、ノードＮ１〜Ｎ２間が導通し、パルス出力回路６５は、表示信号をハイレベルとし、液晶パネルの対応する画素が暗くなる。
【００５８】
本実施形態において、各色の画像データの単位ビット長が４ビットの場合には、画像データの下位ビット側に２ビットの固定値「００」を挿入するか、又は、上記のように、比較データ生成回路６１において比較データの下位ビット側に２ビットの固定値「１１」を挿入すれば良い。いずれにしても、６ビットの比較を行うのと比較して、ＰＩ信号が変化する回数を１５／６３に減少させ、ＰＩ信号の変化に伴う消費電力を低減させることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体集積回路を用いた画像表示装置を示す図。
【図２】本発明の一実施形態に係る半導体集積回路の構成を示す図。
【図３】図２に示す表示側駆動回路の詳細な構成を示す図。
【図４】図３に示す比較データ生成回路が格納しているカウント値を示す図。
【図５】図３に示す比較データ生成回路の構成を示す図。
【図６】１信号電極当りの比較回路及びパルス出力回路の構成を示す図。
【図７】６５ｋ色モードにおける動作を説明するための図。
【図８】４０９６色モードにおける動作を説明するための図。
【図９】従来のドライバＩＣの構成の一部を示す図。
【図１０】図９に示す比較データ生成回路が格納しているカウント値を示す図。
【符号の説明】
１  Ｙドライバ、  ２  Ｘドライバ、  ３  液晶パネル、  ４  ＭＰＵ（マイクロプロセッサユニット）、  ５  基板、  １０  シフトレジスタ、  １１  走査側駆動回路、  ２０  ＲＡＭ（ランダムアクセスメモリ）、  ２１  ＭＰＵインタフェース、  ２２  画像データ変換回路、  ２３  アドレス制御回路、  ２４  表示側駆動回路、  ２５  タイミング制御回路、  ６０  カウンタ、  ６１比較データ生成回路、  ６２  シフトレジスタ、  ６３  ラッチ回路、  ６４比較回路、  ６５  パルス出力回路、  ７０、７１  インバータ、  ７２  出力回路、  ７３  リセット回路、  ８０、９０  レジスタ、  ８１、９１  一致検出回路、  ８２、９２  カウンタ、  ８３  データ変換回路、  ８４  セレクタ、  ８５  カウント値切換回路、  Ｑ１１〜Ｑ１６、Ｑ２１〜Ｑ２６  ＮチャネルＭＯＳトランジスタ
【図１】
2005003848.tif 000003
【図２】
2005003848.tif 000004
【図３】
2005003848.tif 000005
【図４】
2005003848.tif 000006
【図５】
2005003848.tif 000007
【図６】
2005003848.tif 000008
【図７】
2005003848.tif 000009
【図８】
2005003848.tif 000010
【図９】
2005003848.tif 000011
【図１０】
2005003848.tif 000012