(57)【要約】【課題】発電効率の高い優れた光電変換装置を提供すること。【解決手段】結晶系半導体基板１上に、少なくとも一導電型半導体層３を形成して成り、一導電型半導体層３は、Ｗ，Ｔａ，Ｍｏ，Ｔｉ，Ｉｒ，Ｎｂ，Ｐｄ，Ｐｔ，Ｒｕから選択される１種以上の金属元素を含有している光電変換装置とする。【選択図】  図１
2005050976.tif 000002
【特許請求の範囲】
【請求項１】
結晶系半導体基板上に、少なくとも一導電型半導体層を形成して成る光電変換装置において、前記一導電型半導体層は、Ｗ，Ｔａ，Ｍｏ，Ｔｉ，Ｉｒ，Ｎｂ，Ｐｄ，Ｐｔ，Ｒｕから選択される１種以上の金属元素を含有していることを特徴とする光電変換装置。
【請求項２】
結晶系半導体基板上に、少なくとも真性半導体層および一導電型半導体層を順次積層して成る光電変換装置において、前記真性半導体層は、Ｗ，Ｔａ，Ｍｏ，Ｔｉ，Ｉｒ，Ｎｂ，Ｐｄ，Ｐｔ，Ｒｕから選択される１種以上の金属元素を含有していることを特徴とする光電変換装置。
【請求項３】
前記結晶系半導体基板側に前記金属元素が多く含有するように分布していることを特徴とする請求項１または請求項２に記載の光電変換装置。
【請求項４】
前記一導電型半導体層は、触媒ＣＶＤ法によって形成されたことを特徴とする請求項１または請求項２に記載の光電変換装置。
【請求項５】
前記真性半導体層は、触媒ＣＶＤ法によって形成されたことを特徴とする請求項２に記載の光電変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、結晶系半導体基板を用い、この上に少なくとも一導電型半導体層、または、少なくとも真性半導体層および一導電型半導体層を順次積層して成る光電変換装置に関する。
【０００２】
【従来の技術】
現在、光電変換装置の一つである太陽電池の分野において、バルク型結晶Ｓｉ（シリコン）太陽電池が実用化されている。しかし、原料不足問題や原料コストの問題等が、最近になって顕在化してきている。
【０００３】
これまで、太陽電池の低コスト化について薄膜Ｓｉ系太陽電池を中心とした製造技術開発が活発に行われているが、中枢課題である高製膜速度でかつ高品質Ｓｉ膜を形成する技術については未だ開発途上の段階にあり、民生用電力用途の太陽電池の主力となり得るまでにいくつかの問題をクリアしなければならない。
【０００４】
一方、バルク型結晶Ｓｉ太陽電池についても様々な試みがなされており、高効率化を目指した要素技術開発の一つとして接合部の品質改善が挙げられる。従来、バルク型結晶Ｓｉ太陽電池における接合形成は、高温でのガス拡散または固相拡散プロセスが主流であり、大量バッチ処理が可能なことから、量産性に優れているというメリットを有していた。
【０００５】
【特許文献１】
特開昭５７−１２４４８２号公報
【０００６】
【特許文献２】
特開平４−１３０６７１号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、急峻な拡散プロファイルの制御が困難であること、高温の熱履歴によりバルク型結晶Ｓｉの少数キャリアのライフタイムが低下することなど、特性面においては欠点がある。
【０００８】
他にはバルク型結晶Ｓｉ上に導電型半導体層を製膜することにより接合形成を行う技術が知られている（例えば、特許文献１，２参照）。
【０００９】
この例においては、接合深さを浅くできるとともに、基板温度が低温で良く、バルクの品質低下が抑制されるというメリットがあるが、導電型半導体層または真性半導体層の形成をプラズマＣＶＤ法で行っているため、基板となるバルクへのプラズマダメージが存在し、界面特性の低下が避けられないといった問題があった。
【００１０】
本発明は上述の問題点に鑑みてなされたものであり、その目的は発電効率の高い優れた光電変換装置を提供することにある。
【００１１】
【課題を解決するための手段】
前述の課題を解決するために、本発明の光電変換装置は、１）結晶系半導体基板上に、少なくとも一導電型半導体層を形成して成る光電変換装置において、前記一導電型半導体層は、Ｗ，Ｔａ，Ｍｏ，Ｔｉ，Ｉｒ，Ｎｂ，Ｐｄ，Ｐｔ，Ｒｕから選択される１種以上の金属元素を含有していることを特徴とする。
【００１２】
また、２）結晶系半導体基板上に、少なくとも真性半導体層および一導電型半導体層を順次積層して成る光電変換装置において、前記真性半導体層は、Ｗ，Ｔａ，Ｍｏ，Ｔｉ，Ｉｒ，Ｎｂ，Ｐｄ，Ｐｔ，Ｒｕから選択される１種以上の金属元素を含有していることを特徴とする。
【００１３】
また、３）１）または２）において、前記結晶系半導体基板側に前記金属元素が多く含有するように分布していることを特徴とする。
【００１４】
また、４）１）または２）において、前記一導電型半導体層は、触媒ＣＶＤ法によって形成されることを特徴とする。
【００１５】
また、５）２）〜４）のいずれかにおいて、前記真性半導体層は、触媒ＣＶＤ法によって形成されることを特徴とする。
【００１６】
また、６）１）〜５）のいずれかにおいて、前記結晶系半導体基板は単結晶または多単結晶のシリコンから成ることを特徴とする。
【００１７】
さらに、７）１）〜６）のいずれかにおいて、前記真性半導体層および一導電型半導体層は、ともに非晶質シリコンであることを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の光電変換装置の実施形態を図面に基づいて詳細に説明する。
【００１９】
バルク型太陽電池においては、基板形成技術の熟成に伴い、界面すなわち接合部の品質が素子特性に大きな影響を及ぼすようになっている。基板上へ導電型層を製膜して電界接合形成を行うタイプの太陽電池の場合においては、同導電型層製膜をプラズマＣＶＤ法により形成するのが一般的であったが、製膜時におけるプラズマダメージにより界面準位密度が増大し、素子特性が低下する等の問題が存在していた。
【００２０】
本発明では、同導電型層製膜をプラズマを使用しない、いわゆるプラズマレスの製膜手法である触媒ＣＶＤ法により行うことで界面準位を増大させることなく、高品質接合を形成することができる。触媒ＣＶＤ法は大面積化が容易でありガス利用効率が高い、装置コストが安価といった、プロセス面でのメリットも有していることから、生産性の向上も期待できる。
【００２１】
さらに、基板上へ真性半導体層、次いで導電型層を製膜して電界接合形成を行うタイプの太陽電池の場合においても、同真性半導体層の製膜を触媒ＣＶＤ法により行うことで上記と同様の効果が得られる。
【００２２】
次に、本発明の手法を用いて光電変換装置を作製した例について示し、その具体的効果について詳細に説明する。図１に断面図で示すように、結晶系半導体基板（以下、基板ともいう）であるｐ型の多結晶Ｓｉ基板１の一主面上に、真性半導体層であるｉ型の非晶質Ｓｉ層２、一導電型半導体層であるｎ型の非晶質Ｓｉ層３、透明電極５、および表取り出し電極６が順次積層形成され、多結晶Ｓｉ基板１の裏面側である他主面上に、ｐ型の非単結晶Ｓｉ層４、および裏面電極７が順次積層形成されて構成されている。なお、多結晶Ｓｉ基板１と、非晶質Ｓｉ層３および非単結晶Ｓｉ層４の導電型はそれぞれ反転していてもよい。また、素子特性に問題のない場合には、ｉ型の非晶質Ｓｉ層２は不要であってもよい。また、多結晶Ｓｉ基板１の反り等に問題が生じる場合には、ｉ型の非単結晶Ｓｉ層を多結晶Ｓｉ基板１および非単結晶Ｓｉ層４間に介在させてもよい。
【００２３】
このような光電変換装置を作製するには、まず、比抵抗が１〜１．５Ωｃｍ程度となるようにｐ型にドープされた多結晶Ｓｉ基板１の表面に凹凸構造を形成する。具体的には、ＲＩＥ（反応性イオンエッチング）法、ＮａＯＨ水溶液を用いたウエットエッチング等により形成する。このとき、基板としては生産性に問題のない場合には単結晶Ｓｉ基板を用いてもよい。これらの基板は原材料の埋蔵量、コスト、およびバンドギャップ等を統括的に考慮すると、太陽電池用基板として最も好適である。
【００２４】
次に、ｉ型の非晶質Ｓｉ層２を前記多結晶Ｓｉ基板１上に形成する。具体的には、触媒ＣＶＤ法により膜厚５〜３０ｎｍ程度で形成する。このとき、Ｗ（タングステン）から構成される触媒体を用いて、この触媒体の温度を１５００〜１８００℃、ガス圧力を１〜１００ｍｔｏｒｒ、およびＳｉＨ４とＨ２のガス流量比を１：０．２〜５とし、基板温度を２００〜３５０℃に選定すると高品質層が得られる。同条件で得られる膜は不純物の影響により弱ｎ型を示す場合があるが、実質的にｉ型とみなすものとする。また、触媒体材料としてはＷの他にＴａ（タンタル），Ｃ（炭素），Ｍｏ（モリブデン），Ｔｉ（チタン）、またはそれらの窒化物等が好ましい。これは、前記材料が高融点で導電性が高く、且つ比較的加工が容易であるからである。また、特にｐ−ｉ界面における誘起構造欠陥の生成が抑制され、高い開放電圧を有する高効率の光電変換装置を提供できるからである。これらのうち、特にＷおよびＴａが、触媒体として好適なワイヤー形状に加工しやすく、高純度のものが得られやすいといった点で最も望ましい。
【００２５】
次に、前記非晶質Ｓｉ層２上にｎ型の非晶質Ｓｉ層３を、触媒ＣＶＤ法により厚さ５〜３０ｎｍの範囲内で形成する。このとき、触媒体の温度を１５００〜１８００℃、ガス圧力を１〜１００ｍｔｏｒｒ、ＳｉＨ４とＨ２とＰＨ３のガス流量比を１：０．２〜５：０．０００１〜０．０１とし、基板温度を２００〜３５０℃に選定すると高品質層が得られる。
【００２６】
上記の接合形成では、非晶質Ｓｉ層２および非晶質Ｓｉ層３をヘテロ接合層として設けていることから、素子特性における短絡電流および開放電圧を向上させることができる。
【００２７】
また、触媒体温度を高温とした条件では、非晶質Ｓｉ層２および非晶質Ｓｉ層３に微量のＷが含有される。製膜シャッター等を使用しない場合では、製膜初期すなわち基板側のＷ濃度が高濃度となる。これにより、Ｗの濃度分布により基板との接着が強固となり、長期にわたって高い効率を有する光電変換装置を得ることができる。
【００２８】
上記の例として、多結晶Ｓｉ基板１上にｉ型の非晶質Ｓｉ層２を１６０Å形成した時の膜中のＷ濃度をＳＩＭＳにより評価した結果を図２に示す。
【００２９】
この微量のＷは膜中の引っ張り応力を低減させることが知られており、上記のように、特に基板近傍でのＷ濃度が高い場合には接合部での応力が緩和され、膜剥がれが生じにくいことが分かった。但し、Ｗが欠陥サイトとして機能して、表面再結合速度が増大するようなデメリットが顕著とならないように、含有濃度の絶対値は１×１０１７ｃｍ−３以下とすることが望ましい。このような作用・効果は前述した他の元素も同様である。
【００３０】
次に、多結晶Ｓｉ基板１の非晶質Ｓｉ層２の形成側と反対の主面上にｐ型の非単結晶Ｓｉ層４をプラズマＣＶＤ法や触媒ＣＶＤ法等の真空製膜法により厚さ５０ｎｍ以下に形成する。
【００３１】
その後、非晶質Ｓｉ層３上にＩＴＯ等から成る透明電極５をスパッタリング法等の真空製膜法により厚さ１００ｎｍ以下に形成する。
【００３２】
表取り出し電極６および裏面電極７については、スパッタリング法等の真空製膜技術、プリント及び焼成技術、さらにはメッキ技術等を用いて形成することができる。
【００３３】
以上の方法よって作製された素子の明特性を表１に示す。なお、比較として従来のプラズマＣＶＤ法により接合形成を行った素子の特性についても示す。本発明の手法にて形成した素子では、開放電圧が従来に比して大きく増加しており、半導体接合部における品質改善にともなって同部での再結合電流が減少したことが考えられる。
【００３４】
【表１】
2005050976.tif 000003
【００３５】
以上のことから、本発明の手法およびそれによって得られた光電変換装置が、特にバルク型太陽電池の特性向上に有用であることが実証された。
【００３６】
なお、上記では簡略化された工程および素子構造のものについて述べたが、ＰＥＳＣ（ｐａｓｓｉｖａｔｅｄ  ｅｍｉｔｔｅｒ  ｓｏｌａｒ  ｃｅｌｌ）構造、ＰＥＲＣ（ｐａｓｓｉｖａｔｅｄ  ｅｍｉｔｔｅｒ  ａｎｄ  ｒｅａｒ  ｃｅｌｌ）構造、および埋め込み電極型構造等の高効率型バルク素子においても同様に適用できる。また、基板については、板状のものに限らず、例えば球状のものを用いてもよい。また、バルクセル上に薄膜セルユニットを直列接続したハイブリッド型タイプの光電変換素子等に適用した場合にも同等の効果が期待できる。このように本発明の要旨を逸脱しない範囲で適宜変更し実施が可能である。
【００３７】
【発明の効果】
以上のように、本発明の光電変換装置によれば、結晶系半導体基板上に、少なくとも一導電型半導体層を形成して成る光電変換装置において、一導電型半導体層は、Ｗ，Ｔａ，Ｍｏ，Ｔｉ，Ｉｒ，Ｎｂ，Ｐｄ，Ｐｔ，Ｒｕから選択される１種以上の金属元素を含有しているので、半導体接合部での応力が緩和され、膜剥がれが生じにくい信頼性の高い光電変換装置を得ることができる。さらに、このように半導体接合部における品質改善にともなって、半導体接合部での再結合電流が減少することにより、高効率の光電変換装置を提供できる。
【００３８】
また、結晶系半導体基板上に、少なくとも真性半導体層および一導電型半導体層を順次積層して成る光電変換装置において、真性半導体層は、Ｗ，Ｔａ，Ｍｏ，Ｔｉ，Ｉｒ，Ｎｂ，Ｐｄ，Ｐｔ，Ｒｕから選択される１種以上の金属元素を含有しているので、例えばｐ−ｉ界面における誘起構造欠陥の生成が抑制され、高い開放電圧を有する高効率の光電変換装置を提供できる。
【００３９】
また、結晶系半導体基板側に前記金属元素が多く含有するように分布しているので、この金属元素の作用によって基板との接着が強固となり、長期にわたって高い効率を有する光電変換装置を得ることができる。
【００４０】
さらに、前記一導電型半導体層や前記真性半導体層が接合部をプラズマダメージのない触媒ＣＶＤ法により形成することで、高効率な光電変換装置を生産性よく製造することが可能となる。
【図面の簡単な説明】
【図１】本発明に係る実施形態の一例を説明する断面図である。
【図２】多結晶Ｓｉ基板上にｉ型の非晶質Ｓｉ層を形成した場合のＷの濃度分布をＳＩＭＳにより分析した結果を示す線図である。
【符号の説明】
１：ｐ型の多結晶Ｓｉ基板（結晶系半導体基板）
２：ｉ型の非晶質Ｓｉ層（真性半導体層）
３：ｎ型の非晶質Ｓｉ層（一導電型半導体層）
４：ｐ型の非単結晶Ｓｉ層
５：透明電極
６：表取り出し電極
７：裏面電極
【図１】
2005050976.tif 000004
【図２】
2005050976.tif 000005