(57)【要約】【課題】エレクトロマイグレーションの耐性が劣化することを防止可能な半導体装置を提供する。【解決手段】半導体装置は、半導体基板１上に形成され、半導体基板の表面に形成された接続領域３を有する能動素子構造２を有する。コンタクトホール１２は、半導体基板上に配設された第１絶縁膜１１の表面から接続領域に達する。コンタクトホール内にはコンタクトプラグ１４が配設される。コンタクトプラグ内に形成された空隙１５内には、コンタクトプラグと異なる材料から構成される埋め込み導電膜１６が形成される。埋め込み導電膜はコンタクトプラグの表面と段差を有することなく連続する表面を有する。【選択図】    図１
2005050903.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成され、且つ前記半導体基板の表面に形成された接続領域を有する能動素子構造と、
前記半導体基板上に配設された第１絶縁膜と、
前記第１絶縁膜の表面から前記接続領域に達するコンタクトホールと、
前記コンタクトホール内に配設されたコンタクトプラグと、
前記コンタクトプラグ内に形成された空隙内に充填され、且つ前記コンタクトプラグと異なる材料から構成され、且つ前記コンタクトプラグの表面と段差を有することなく連続する表面を有する埋め込み導電膜と、
を具備することを特徴とする半導体装置。
【請求項２】
前記コンタクトプラグと前記埋め込み導電膜上に形成された配線溝内に配設され、且つ前記コンタクトプラグおよび前記埋め込み導電膜の上面と共通の底面を有するバリアメタルと、
前記配線溝内に配設され、且つ導電材料により構成された配線層と、
をさらに具備することを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記コンタクトホールの内面と前記コンタクトプラグとの間に配設された第１介在導電膜をさらに具備することを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記埋め込み導電膜と、前記第１介在導電膜とは、実質的に同じ材料から構成されることを特徴とする請求項３に記載の半導体装置。
【請求項５】
前記埋め込み導電膜および前記第１介在導電膜はＴｉＮ、ＴｉＳｉＮのいずれか、またはこれらを含む積層膜から実質的に構成されることを特徴とする請求項４に記載の半導体装置。
【請求項６】
前記第１介在導電膜は、Ｔｉ、ＴｉＮ、ＴｉＳｉＮのいずれか、またはこれらを含む積層膜から実質的に構成され、
前記埋め込み導電膜は、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮのいずれか、またはこれらを含む積層膜から実質的に構成される、
ことを特徴とする請求項３に記載の半導体装置。
【請求項７】
前記第１介在導電膜の膜厚は、前記配線溝の断面の幅の１０％以下であることを特徴とする請求項２に記載の半導体装置。
【請求項８】
前記能動素子構造は、トランジスタを含むことを特徴とする請求項１に記載の半導体装置。
【請求項９】
前記コンタクトプラグは、Ｗから実質的に構成されることを特徴とする請求項１に記載の半導体装置。
【請求項１０】
半導体基板と、
前記半導体基板上に形成され、且つ前記半導体基板の表面に形成された接続領域を有する能動素子構造と、
前記半導体基板上に配設された第１絶縁膜と、
前記第１絶縁膜の表面から前記接続領域に達するコンタクトホールと、
前記コンタクトホールの内面上に配設された第１介在導電膜と、
前記第１介在導電膜上に配設され、且つ１０ｎｍ以下の膜厚を有し、且つ前記第１介在導電膜と異なる材料から構成された、第２介在導電膜と、
前記コンタクトホール内に充填されたＣｕから実質的に構成されたコンタクトプラグと、
を具備することを特徴とする半導体装置。
【請求項１１】
前記半導体装置は、前記第１絶縁膜上の第２絶縁膜内に形成され且つ前記コンタクトホールと接続された配線溝をさらに具備し、前記第１介在導電膜および前記第２介在導電膜は、前記コンタクトホールの内面から前記配線溝の内面に延在し、前記配線溝は前記コンタクトプラグと同じ材料により充填されることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
前記第１介在導電膜は、Ｔｉ、ＴｉＮ、ＴｉＳｉＮのいずれか、またはこれらを含む積層膜から実質的に構成されることを特徴とする請求項１０に記載の半導体装置。
【請求項１３】
前記第２介在導電膜は、Ｗ、ＷＮ、ＷＳｉＮのいずれか、またはこれらを含む積層膜から実質的に構成されることを特徴とする請求項１０に記載の半導体装置。
【請求項１４】
半導体基板上に、前記半導体基板の表面に形成された接続領域を有する能動素子構造を形成する工程と、
前記半導体基板上に、表面から前記接続領域に達するコンタクトホールを有する第１絶縁膜を形成する工程と、
前記コンタクトホールを第１導電材料膜により埋め込む工程と、
前記第１導電材料膜により埋め込む工程において前記コンタクトホール内に形成された空隙を、前記第１導電材料膜の表面と段差を有することなく連続する表面を有するように前記第１導電材料膜と異なる第２導電材料膜により埋め込む工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項１５】
前記第１絶縁膜を形成後、前記コンタクトホールの内面上から前記第１絶縁膜上に亘る第３導電材料膜を形成する工程をさらに具備することを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記第２導電材料膜により埋め込む工程は、前記空隙内から前記第１絶縁膜上の前記第３導電材料膜上に前記第２導電材料膜を形成する工程と、
前記第１絶縁膜上の前記第３導電材料膜と、前記第１絶縁膜上の前記第３導電材料膜上の前記第２導電材料膜と、が除去されるように、前記第２導電材料膜および第３導電材料膜を平坦化する工程と、
を具備することを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１７】
半導体基板上に、前記半導体基板の表面に形成された接続領域を有する能動素子構造を形成する工程と、
前記半導体基板上に、表面から前記接続領域に達する配線孔を有する第１絶縁膜を形成する工程と、
前記配線孔の内面上に第１介在導電膜を形成する工程と、
前記第１介在導電膜上に、１０ｎｍ以下の膜厚を有し、且つ前記第１介在導電膜と異なる材料から構成された、第２介在導電膜を形成する工程と、
前記配線孔を、Ｃｕから実質的に構成された膜により埋め込む工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項１８】
前記配線孔はコンタクトホールであることを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記配線孔は、コンタクトホールと、前記コンタクトホール上で前記コンタクトと接続された配線溝と、を具備することを特徴とする請求項１７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、より詳しくは、例えば半導体装置の配線およびコンタクト構造に関する。
【０００２】
【従来の技術】
半導体装置の伝達信号のＲＣ遅延を抑制するために、配線材料として銅（Ｃｕ）が用いられる。この場合、銅が層間絶縁膜等の絶縁膜に拡散する事を防止するために、配線層と絶縁膜の間に拡散防止金属膜（バリアメタル）が設けられる。
【０００３】
このような半導体装置の製造方法として、まず、最下層の配線層と、半導体基板上のトランジスタ等を接続するためのコンタクトホールが、層間絶縁膜内に形成される。次に、コンタクトホールが、密着層を介してタングステンにより埋め込まれる。次に、層間絶縁膜上の余分なタングステンがＣＭＰ（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈ）法により除去されることにより、コンタクトプラグが設けられる。次に、層間絶縁膜上のさらなる層間絶縁膜内に配線溝が形成され、配線溝がバリアメタルを介して銅により埋め込まれることにより配線層が形成される。
【０００４】
この出願の発明に関連する先行技術文献情報としては次のものがある。
【０００５】
【特許文献１】
特開２００１−２９８０８３号公報
【０００６】
【特許文献２】
米国特許第６，３９９，４８６号明細書
【０００７】
【特許文献３】
米国特許第６，２５８，７０７号明細書
【０００８】
【発明が解決しようとする課題】
コンタクトホールをタングステンにより埋め込む工程の際、図１３、図１４に示すように、シーム（ボイド）５２と呼ばれる空洞が形成されることがある。図１３の場合の原因は、コンタクトホール５１が樽形状に形成されるためである。このため、コンタクトホール５１がタングステンにより埋め込まれる前に、コンタクトホール５１の開口がふさがれてしまう。
【０００９】
また、図１４の場合は、密着層５３の膜厚がコンタクトホール５１の上部で、他の部分より厚いためである。これは、密着層５３を形成する際に採用されるスパッタリング法またはＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法の性質に起因する。この場合も、図１３の場合と同様に、コンタクトホール５１がタングステン５４により埋め込まれる前に、コンタクトホール５１の開口がふさがれてしまう。
【００１０】
図１３、図１４のように、コンタクトホール５１内にシーム５２が形成された結果、以下のような問題が生じる。すなわち、余分なタングステンをＣＭＰで除去する工程、配線溝５７を形成するためのＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）工程において、シーム５２が再び開口したり、径が増大したりする。この結果、図１５に示すように、バリアメタル５５が形成される際、バリアメタル５５がシーム５２内に入り込んでしまう。このため、配線溝５７内では、バリアメタル５５の断絶部５６が形成される。
【００１１】
断絶部５６が形成された状態で、配線溝５７内に配線の材料膜（銅）が形成されると、断絶部５６を基点として配線層でのエレクトロマイグレーション耐性が劣化する等、信頼性が低下する。バリアメタル５５の膜厚の値が、シーム５２の開口部の径より小さい場合、またはシーム５２の深さより小さい場合、この問題は顕著となる。
【００１２】
なお、シーム５２が形成されない場合でも、タングステンはその表面が粗いため、コンタクトホール５１は完全には埋まらずに空隙が生じる。このため、この空隙から、配線溝５７を形成するためのＲＩＥ工程で、空隙が広がり、シームと同様と状態が形成される。
【００１３】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、エレクトロマイグレーションの耐性が劣化することを防止し、高信頼性を有する半導体装置を提供しようとするものである。
【００１４】
【課題を解決するための手段】
本発明の第１の視点による半導体装置は、半導体基板と、前記半導体基板上に形成され、且つ前記半導体基板の表面に形成された接続領域を有する能動素子構造と、前記半導体基板上に配設された第１絶縁膜と、前記第１絶縁膜の表面から前記接続領域に達するコンタクトホールと、前記コンタクトホール内に配設されたコンタクトプラグと、前記コンタクトプラグ内に形成された空隙内に充填され、且つ前記コンタクトプラグと異なる材料から構成され、且つ前記コンタクトプラグの表面と段差を有することなく連続する表面を有する埋め込み導電膜と、を具備することを特徴とする。
【００１５】
本発明の第２の視点による半導体装置は、半導体基板と、前記半導体基板上に形成され、且つ前記半導体基板の表面に形成された接続領域を有する能動素子構造と、前記半導体基板上に配設された第１絶縁膜と、前記第１絶縁膜の表面から前記接続領域に達するコンタクトホールと、前記コンタクトホールの内面上に配設された第１介在導電膜と、前記第１介在導電膜上に配設され、且つ１０ｎｍ以下の膜厚を有し、且つ前記第１介在導電膜と異なる材料から構成された、第２介在導電膜と、前記コンタクトホール内に充填されたＣｕから実質的に構成されたコンタクトプラグと、を具備することを特徴とする。
【００１６】
本発明の第３の視点による半導体装置の製造方法は、半導体基板上に、前記半導体基板の表面に形成された接続領域を有する能動素子構造を形成する工程と、前記半導体基板上に、表面から前記接続領域に達するコンタクトホールを有する第１絶縁膜を形成する工程と、前記コンタクトホールを第１導電材料膜により埋め込む工程と、前記第１導電材料膜により埋め込む工程において前記コンタクトホール内に形成された空隙を、前記第１導電材料膜の表面と段差を有することなく連続する表面を有するように前記第１導電材料膜と異なる第２導電材料膜により埋め込む工程と、を具備することを特徴とする。
【００１７】
本発明の第４の視点による半導体装置の製造方法は、半導体基板上に、前記半導体基板の表面に形成された接続領域を有する能動素子構造を形成する工程と、前記半導体基板上に、表面から前記接続領域に達する配線孔を有する第１絶縁膜を形成する工程と、前記配線孔の内面上に第１介在導電膜を形成する工程と、前記第１介在導電膜上に、１０ｎｍ以下の膜厚を有し、且つ前記第１介在導電膜と異なる材料から構成された、第２介在導電膜を形成する工程と、前記配線孔を、Ｃｕから実質的に構成された膜により埋め込む工程と、を具備することを特徴とする。
【００１８】
更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【００１９】
【発明の実施の形態】
以下に本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００２０】
（第１実施形態）
本発明者等は、本発明の開発の過程において、図１５を参照して述べたようにシーム５２上でバリアメタル５５が断絶することを回避可能な半導体装置について研究した。その結果、本発明者等は、以下に述べるような知見を得た。
【００２１】
バリアメタル５５は、その膜厚が小さいために、シーム５２に入り込む。このため、バリアメタル５５の膜厚を、シーム５２の開口部より大きくすることが考えられる。こうすることにより、バリアメタル５５はシーム５２に入り込むことを回避できるため、バリアメタル５５の断絶部５６は形成されない。
【００２２】
しかしながら、バリアメタル５５の膜厚を大きくすると以下のような問題を生じる。すなわち、バリアメタル５５の膜厚が大きくなると、バリアメタル５５が配線溝５７を占める割合が大きくなる。バリアメタル５５に用いられる材料は、通常、銅の数十倍程度の比抵抗値を有する。この結果、配線層の抵抗値が増大し、半導体装置の性能が低下する。半導体装置のさらなる微細化に伴い、配線溝５７の断面積が小さくなると、バリアメタル５５が配線溝５７を占める割合が高くなり、上記問題は、より顕著となる。以下に、このような知見に基づいて構成された本発明の第１実施形態について説明する。
【００２３】
図１は、本発明の第１実施形態に係る半導体装置の断面構造を概略的に示す図である。図１に示すように、半導体基板１上に、トランジスタ（能動素子構造）２が形成される。トランジスタ２は、ソース／ドレイン拡散層（接続領域）３、ゲート絶縁膜（図示せぬ）上のゲート電極４を有する。なお、図１では、半導体基板上に形成された能動素子構造としてトランジスタを例示している。しかしながら、これに限られず、所定の動作、作用、効果を呈し、電気的な接続領域を有していれば、いかなる素子構造であっても構わない。
【００２４】
半導体基板１上の全面に層間絶縁膜（第１絶縁膜）１１が設けられる。層間絶縁膜１１の上面から、ゲート電極４、ソース／ドレイン拡散層３に達するコンタクトホール１２が形成される。コンタクトホール１２の内面上、および層間絶縁膜１１上には、第３導電材料からなる密着層（バリアメタル）１３（第１介在導電膜）が設けられる。第３導電材料として、例えばＴｉ（チタン）、ＴｉＮ（窒化チタン）、ＴｉＳｉＮ（窒化チタンシリサイド）、およびこれらのうち幾つかを含む積層膜により構成される。
【００２５】
コンタクトホール１２が、密着層１３を介して第１導電材料により充填されることにより、コンタクトプラグ１４が形成される。第１導電材料は、Ｗ（タングステン）により実質的に構成される。
【００２６】
コンタクトプラグ１４内にはシーム（空隙）１５が形成される。シーム１５内には、埋め込み導電膜１６が設けられる。埋め込み導電膜１６は、第１導電材料と異なる第２導電材料により実質的に構成される。第２導電材料は、第１導電材料より良好に埋め込まれるような材料が選択される。具体的には、ＴｉＮ、ＴｉＳｉＮ、Ｔａ（タンタル）、ＴａＮ（窒化タンタル）、およびこれらのうち幾つかを含む積層膜を用いることができる。これらの導電材料（第２導電材料）が用いられる他の理由については後述する。埋め込み導電膜１６は、コンタクトプラグ１４の表面と段差を有することなく連続する表面を有する。
【００２７】
層間絶縁膜１１上に、層間絶縁膜２１（第２絶縁膜）が設けられる。層間絶縁膜２１は、例えば誘電率２．７以下の有機膜が用いられる。層間絶縁膜２１上に、保護膜２２が設けられる。保護膜２２は、層間絶縁膜２１を保護する機能を有し、例えばシリコン酸化膜により構成される。
【００２８】
保護膜２２および層間絶縁膜２１内に配線溝２３が形成される。配線溝２３は、保護膜２２の上面から層間絶縁膜２１を貫通して、底面がコンタクトプラグ１４に達する。
【００２９】
配線溝２３の内面上にバリアメタル２４が設けられる。バリアメタル２４は、例えばＴａ、ＴａＮ、ＴｉＳｉＮにより実質的に構成される。バリアメタル２４の底面は、コンタクトプラグ１４および埋め込み導電膜１６の表面と共通である。配線溝２３が、バリアメタル２４を介して、例えばＣｕにより充填されることにより、配線層２５が形成される。
【００３０】
次に、図１に示す半導体装置の製造方法について、図１〜図７を用いて説明する。図２〜図７は、それぞれ、図１の半導体装置の製造工程を順に示している。図２に示すように、半導体基板１の表面にトランジスタ２が形成された後、半導体基板１上に層間絶縁膜１１が形成される。次に、層間絶縁膜１１内に、例えばフォトリソグラフィ工程、およびＲＩＥ等のエッチング技術を用いて、コンタクトホール１２が形成される。
【００３１】
次に、図３に示すように、半導体基板１上の全面に、例えばスパッタリング法、ＣＶＤ法、またはこれらの併用により、密着層１３の材料膜（第３導電材料からなる膜１３ａ）が堆積される。
【００３２】
次に、図４に示すように、半導体基板１上の全面に、例えばＣＶＤ法により、コンタクトプラグ１４の材料膜（第１導電材料からなる膜）１４ａが堆積される。この結果、コンタクトホール１２が第１導電材料膜１４ａに埋め込まれる。このとき、コンタクトホール１２内にシーム１５が形成される。
【００３３】
次に、図５に示すように、層間絶縁膜１１上の第３導電材料膜１３ａ上の第１導電材料膜１４ａが、例えばＣＭＰ法により除去される。この結果、コンタクトプラグ１４が形成される。この際、第３導電材料膜１３ａがエッチングストッパーとして機能する。また、この工程の際、コンタクトホール１２上の第３導電材料膜１３ａが一部除去されることにより、シーム１５が開口する。
【００３４】
次に、図６に示すように、半導体基板１上の全面に、埋め込み導電膜１６の材料膜（第２導電材料からなる膜１６ａ）が堆積される。この際、例えばスパッタリング法に代表される物理蒸着法が用いられる。または、ＣＶＤ法を用いることもでき、こちらの方が好ましい。これは、ＣＶＤ法によれば、各部で段差があまり形成されることなく第２導電材料膜１６ａを堆積することができるからである。この工程の際、シーム１５内に埋め込み導電膜１６が形成される。また、先に形成された、シーム１５の開口も埋め込み導電膜１６によりふさがれる。
【００３５】
次に、図７に示すように、層間絶縁膜１１上の、第３導電材料膜１３ａおよび第２導電材料膜１６ａが、例えばＣＭＰ法により除去される。この結果、コンタクトプラグ１４および埋め込み導電膜１６が形成される。
【００３６】
第３導電材料膜１３ａは、上記したように、Ｔｉ、ＴｉＮ、ＴｉＳｉＮ、これらの積層膜により構成される。また、第２導電材料膜１６ａは、上記したように、ＴｉＮ、ＴｉＳｉＮ、Ｔａ、ＴａＮ、これらの積層膜により構成される。これらの材料は、同一の条件下でＣＭＰを用いて除去される。すなわち、第３導電材料膜１３ａおよび第２導電材料膜１６ａは、同一の条件下で除去されるように、同様の材料が選択される。このため、図７に示すＣＭＰ工程において、層間絶縁膜１１上の第３導電材料膜１３ａおよび第２導電材料膜１６ａは同時に除去される。
【００３７】
次に、図１に示すように、半導体基板１上の全面に、公知の方法により、層間絶縁膜２１および保護膜２２が形成される。次に、層間絶縁膜２１および保護膜２２内に、公知の方法により、配線溝２３が形成される。次に、配線溝２３内に、バリアメタル２４を介して配線層２５が、公知の方法により形成される。この際、シーム１５の開口は、埋め込み導電膜１６によりふさがれており、コンタクトプラグ１４および埋め込み導電膜１６の表面には段差が形成されていない。このため、バリアメタル２４は、シーム１５上で断絶されない。この後、所望により、さらなる層間絶縁膜、コンタクトプラグ、配線層が形成される（いずれも図示せず）。
【００３８】
本発明の第１実施形態に係る半導体装置によれば、半導体基板１に達するコンタクトプラグ１４内のシーム１５内に、埋め込み導電膜１６が設けられる。このため、シーム１５の開口は埋め込み導電膜１６によりふさがれ、コンタクトプラグ１４および埋め込み導電膜１６の表面には段差が形成されない。そして、この表面上にバリアメタル２４が設けられる。よって、バリアメタル２４がシーム１５内に入り込むことを回避することにより、バリアメタル２４が配線溝２３内で断絶されることを防止できる。バリアメタル２４の断絶を防止することにより、エレクトロマイグレーション耐性の劣化の回避が可能となる。すなわち、高信頼性の半導体装置を実現できる。
【００３９】
また、第１実施形態によれば、埋め込み導電膜１６の材料（第２導電材料）と、密着層１３の材料（第３導電材料）とが、同一の条件下のＣＭＰ工程で除去されるように選択される。よって、半導体基板１上の、これら材料膜を同一工程で除去することができ、工程数を削減できる。
【００４０】
また、第１実施形態によれば、バリアメタル２４の膜厚を厚くするという方法を採らずに、シーム１５の上部でバリアメタル２４が断絶する問題を回避できる。このため、配線層２５に対するバリアメタル２４の体積を、従来と同様に低く抑えることができる。すなわち、配線層２５の抵抗値を低く抑えつつ、高信頼性の半導体装置を実現できる。
【００４１】
配線層２５の抵抗値を増加を防ぐ観点より、バリアメタル２４の膜厚が配線溝２３の断面の幅の１０％以下の場合、シーム１５内にバリアメタル２４が入り込みやすくなる。したがって、このような場合、第１実施形態は特に有効である。
【００４２】
（第２実施形態）
本発明者等は、本発明の開発の過程において図１５の問題を回避可能な半導体装置を実現するための過程において、以下のような知見を得た。これについて、まず説明する。
【００４３】
配線層の材料として銅を用い、この銅をメッキ法により形成することが知られている。また、このような方法によれば、Ｃｕは良好に形成される。Ｗと比較した場合、良好に形成される上に、Ｃｕの比抵抗値はタングステンより小さい。そこで、コンタクトプラグの材料として、Ｃｕを用いることが考えられる。
【００４４】
しかしながら、半導体基板と接するコンタクトプラグをＣｕにより形成すると、以下のような問題を生じる。すなわち、この場合、コンタクトホール内には、バリアメタルを介してＣｕが設けられる。バリアメタルの膜厚は非常に薄く、またＣｕの有する性質のために、熱工程の際に、Ｃｕがバリアメタルを介して半導体基板に拡散してしまう。以下に、このような知見に基づいて構成された本発明の第２実施形態について説明する。
【００４５】
図８は、本発明の第２実施形態に係る半導体装置の断面構造を概略的に示す図である。図８に示すように、コンタクトホール１２の内面上には、バリアメタル１３を介して、導電膜３１（第２介在導電膜）が設けられる。導電膜３１については後に詳述する。
【００４６】
コンタクトホール１２が、バリアメタル１３および導電膜３１を介して、第４導電材料により充填されることにより、コンタクトプラグ３２が形成される。第４導電材料として、低抵抗で且つ良好に埋め込まれる材料が用いられ、典型的には、Ｃｕが用いられる。その他の構成は、第１実施形態と同様である。
【００４７】
次に、導電膜３１について説明する。導電膜３１を構成する第５導電材料として、熱処理工程の際、コンタクトプラグ３２を構成する第４導電材料の分子（原子）がバリアメタル１３を介して半導体基板１に拡散する事を防止できるようなものが選択される。具体的には、Ｗ、ＷＮ（窒化タングステン）、ＷＳｉＮ（窒化タングステンシリサイド）、およびこれらのうち幾つかを含む積層膜を用いることができる。
【００４８】
また、導電膜３１の膜厚は厚くなるほど、コンタクトプラグ３２からの金属分子の拡散を防止する機能が大きくなる。しかしながら、導電膜３１の膜厚が大きすぎると、従来技術の場合と同様に、コンタクトホール１２が埋め込まれる前に、コンタクトホール１２の開口部がふさがれてしまう。このため、以上の要素を考慮して、導電膜３１の厚さは、１〜１０ｎｍとされ、好ましくは２〜５ｎｍとされる。または、コンタクトホール１２の直径の１〜１０％、好ましくは、２〜５％と設定することもできる。
【００４９】
次に、図８の半導体装置の製造工程について説明する。図９は図８の半導体装置の製造工程の一部を概略的に示しており、図３に続く工程を示す。図１０は図９に続く工程を示している。図９に示すように、例えばスパッタリング法、ＣＶＤ法等により第５導電材料膜３１ａが、第３導電材料膜１３ａ（バリアメタルの材料膜）上に形成される。または、ＡＬＤ（Ａｔｏｍｉｃ  Ｌａｙｅｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いることにより、第５導電材料膜３１ａの膜厚を高精度で制御することが可能である。その後、層間絶縁膜１１上の第５導電材料膜３１ａ、第３導電材料膜１３ａが、ＣＭＰ法により除去されることにより、導電膜３１およびバリアメタル１３が形成される。
【００５０】
次に、図１０に示すように、半導体基板１上の全面にメッキ法により、第４導電材料からなる材料膜３２ａが堆積される。メッキ法により形成されたコンタクトプラグ３２は、タングステンを用いたＣＶＤ法等により形成された場合と異なり、コンタクトホール１２内に良好に埋め込まれる。このため、シームは形成されない。
【００５１】
次に、層間絶縁膜１１上の第４導電材料膜３２ａが除去されることにより、コンタクトプラグ３２が形成される。この後、第１実施形態と同様に、層間絶縁膜２１、バリアメタル２４、配線層２５等が形成される。この後、所望により、さらなる層間絶縁膜、コンタクトプラグ、配線層が形成される（いずれも図示せず）。
【００５２】
本発明の第２実施形態に係る半導体装置によれば、半導体基板１に達するコンタクトプラグ３２は、良好に埋め込まれる導電材料により構成される。このため、タングステンによりコンタクトプラグを形成する場合と異なり、コンタクトプラグ３２内にシームが形成されることを回避できる。よって、第１実施形態と同様の効果を得られる。また、コンタクトプラグ３２を構成する導電材料に、低抵抗の物質を使用しているため、コンタクトプラグ３２の抵抗を低く抑えることができる。
【００５３】
また、本発明の第２実施形態では、コンタクトプラグ３２は、バリアメタル１３および導電膜３１を介して、コンタクトホール１２内に形成される。このため、熱処理工程の際、コンタクトプラグ３２の分子が、半導体基板１に拡散することを防止できる。
【００５４】
（第３実施形態）
第３実施形態は、第２実施形態をいわゆるデュアルダマシン構造の半導体装置に適用した形態である。
【００５５】
図１１は、本発明の第３実施形態に係る半導体装置の断面構造を概略的に示している。図１１に示すように、バリアメタル１３は、コンタクトホール１２の内面上から、配線溝２３の内面上に亘って設けられる。導電膜３１は、バリアメタル１３上に延在する。すなわち、コンタクトホール１２内から配線溝２３内に亘って設けられる。コンタクトホール１２および配線溝２３がバリアメタル１３および導電膜３１を介して、第４導電材料膜により埋め込まれることにより、配線層２５およびコンタクトプラグ３２が形成される。
【００５６】
導電膜３１の膜厚は、コンタクトホール１２内にシームが形成されないように第２実施形態と同様にして決定される。しかしながら、第３実施形態では、さらに別の要因も考慮される。すなわち、配線溝２３内に配線層２５より高抵抗の導電膜３１が形成されるため、導電膜３１の配線層２５に対する体積の増大を防ぐ観点が必要となる。以上を考慮して、第３実施形態における導電膜３１の膜厚は、１〜７ｎｍ、好ましくは２〜５ｎｍとされる。
【００５７】
次に、図１１の半導体装置の製造工程について説明する。図１２は、図１１の半導体装置の製造工程を概略的に示している。図１２に示すように、半導体基板１の表面にトランジスタ２が形成された後、半導体基板１上に層間絶縁膜１１が形成される。次に、層間絶縁膜１１内に、例えばフォトリソグラフィ工程、およびＲＩＥ等のエッチング技術を用いて、ソース／ドレイン拡散層３と接続された配線溝２３およびコンタクトホール１２が形成される。
【００５８】
次に、図１１に示すように、例えばスパッタリング法、ＣＶＤ法、またはこれらの併用によりコンタクトホール１２内および配線溝２３内の表面に、第３導電材料膜１３ａ（バリアメタル１３の材料膜）が堆積される。次に、第３導電材料膜１３ａ上に、スパッタリング法、ＣＶＤ法、これらの併用により、第５導電材料膜３１ａ（導電膜３１の材料膜）が堆積される。第５導電材料膜３１ａの形成に、第２実施形態と同様にＡＬＤ法を用いることももちろん可能である。次に、コンタクトホール１２および配線溝２３が、例えばメッキ法を用いて第４材料膜３２ａにより充填される。次に、層間絶縁膜１１上の第４材料膜３２ａがＣＭＰ法等により除去されることにより、コンタクトプラグ３２、配線層２５が形成される。この後、所望により、さらなる層間絶縁膜、コンタクトプラグ、配線層が形成される（いずれも図示せず）。
【００５９】
本発明の第３実施形態に係る半導体装置によれば、第２実施形態と同様の効果を得られる。さらに、第３実施形態によれば、コンタクトプラグ３２と配線層２５とがデュアルダマシン構造を有する。このため、製造工程数の削減、低抵抗の配線層２５およびコンタクトプラグ１４、コンタクトプラグ１４内でのシーム形成の回避、を同時に達成可能な半導体装置を実現できる。
【００６０】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【００６１】
【発明の効果】
以上、詳述したように本発明によれば、配線層を低抵抗値に抑え、且つ半導体基板にコンタクトプラグの材料の分子が拡散する事を防止しつつ、配線層のバリアメタルが断絶されることを回避可能な半導体装置を提供できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る半導体装置を概略的に示す断面図。
【図２】図１の半導体装置の製造工程を概略的に示す断面図。
【図３】図２に続く工程を概略的に示す断面図。
【図４】図３に続く工程を概略的に示す断面図。
【図５】図４に続く工程を概略的に示す断面図。
【図６】図５に続く工程を概略的に示す断面図。
【図７】図６に続く工程を概略的に示す断面図。
【図８】本発明の第２実施形態に係る半導体装置を概略的に示す断面図。
【図９】図８の半導体装置の製造工程を概略的に示す断面図。
【図１０】図９に続く工程を概略的に示す断面図。
【図１１】本発明の第３実施形態に係る半導体装置を概略的に示す断面図。
【図１２】図１１の半導体装置の製造工程を概略的に示す断面図。
【図１３】従来の半導体装置のコンタクトプラグ近傍を示す断面図。
【図１４】従来の半導体装置のコンタクトプラグ近傍を示す断面図。
【図１５】従来の半導体装置のコンタクトプラグ近傍を示す断面図。
【符号の説明】
１…半導体基板、２…トランジスタ、３…ソース／ドレイン拡散層、４…ゲート電極、１１…層間絶縁膜、１２…コンタクトホール、１３…密着層（バリアメタル）、１３ａ…第３導電材料膜、１４…コンタクトプラグ、１４ａ…第１導電材料膜、１５…シーム、１６…埋め込み導電膜、１６ａ…第２導電材料膜、２１…層間絶縁膜、２２…保護膜、２３…配線溝、２４…バリアメタル、２５…配線層、３１…導電膜、３１ａ…第５導電材料膜、３２…コンタクトプラグ、３２ａ…第４導電材料膜。
【図１】
2005050903.tif 000003
【図２】
2005050903.tif 000004
【図３】
2005050903.tif 000005
【図４】
2005050903.tif 000006
【図５】
2005050903.tif 000007
【図６】
2005050903.tif 000008
【図７】
2005050903.tif 000009
【図８】
2005050903.tif 000010
【図９】
2005050903.tif 000011
【図１０】
2005050903.tif 000012
【図１１】
2005050903.tif 000013
【図１２】
2005050903.tif 000014
【図１３】
2005050903.tif 000015
【図１４】
2005050903.tif 000016
【図１５】
2005050903.tif 000017