(57)【要約】【課題】  直流回路と交流回路との間で双方向の電力変換を行う装置にあって、安価、簡便に素子の発生損失、発熱の低減を可能とすることを目的とする。【解決手段】  Ｕ相電圧Ｖｕを分圧した電圧と直流回路の電圧Ｖｐｎを分圧した電圧とをコンパレータＣＰ１で比較し、その出力タイミングで、ＭＯＳＦＥＴ  ＵＦＥＴｈをオンさせる。Ｖ相電圧Ｖｖを分圧した電圧と直流回路の電圧Ｖｐｎを分圧した電圧とをコンパレータＣＰ２で比較し、その出力タイミングで、ＭＯＳＦＥＴ  ＵＦＥＴｈをオフさせる。【選択図】        図２
2005110348.tif 000002
【特許請求の範囲】
【請求項１】
直流回路と交流回路との間に接続され、双方向に通電可能なスイッチング素子およびこのスイッチング素子と並列に接続されたダイオードからなる電力変換回路を備え、
上記スイッチング素子をスイッチング制御することにより上記直流回路からの直流電力を交流電力に変換して上記交流回路へ出力するインバータ動作と、上記ダイオードにより上記交流回路からの交流電力を直流電力に変換して上記直流回路に出力する整流動作とを行う電力制御装置において、
上記整流動作における上記ダイオードの通電期間内に当該ダイオードに並列に接続されている上記スイッチング素子を当該ダイオードと同一の方向に通電させるようにしたことを特徴とする電力制御装置。
【請求項２】
上記電力変換回路は、それぞれ上記スイッチング素子とダイオードとの並列接続体からなる高圧側スイッチング回路と低圧側スイッチング回路とを直列に接続したものを３相分、上記直流回路の高圧側端子と低圧側端子との間に接続し、上記高圧側および低圧側スイッチング回路の各直列接続点を３相の上記交流回路の各相端子に接続してなる３相電力変換回路としたことを特徴とする請求項１記載の電力制御装置。
【請求項３】
上記３相交流回路の各相の電圧および上記直流回路の電圧を検出し、これら電圧検出値に基づく比較演算により上記各ダイオードの通電開始タイミングを検出する第１の検出手段を備え、この第１の検出手段で検出した通電開始タイミングで当該ダイオードに並列に接続された上記スイッチング素子をオンさせるようにしたことを特徴とする請求項２記載の電力制御装置。
【請求項４】
上記３相交流回路の各相の内、請求項３でスイッチング素子をオンさせた相（以下、当該相という）から（２／３）π位相角が遅れた相（以下、次相という）の電圧および上記直流回路の電圧を検出し、これら電圧検出値に基づく比較演算により上記次相のダイオードの通電開始タイミングを検出する第２の検出手段を備え、この第２の検出手段で検出した通電開始タイミングで上記当該相のスイッチング素子をオフさせるようにしたことを特徴とする請求項３記載の電力制御装置。
【請求項５】
上記当該相のスイッチング素子をオフさせるタイミングを、上記当該相のダイオードの通電期間内で所定時間遅らせる遅延手段を備えたことを特徴とする請求項４記載の電力制御装置。
【請求項６】
上記遅延手段で遅延させる遅延時間を、上記交流回路の周波数に応じて変化させることにより、上記スイッチング素子の位相角で表した通電期間が、上記周波数の如何に拘わらず一定となるようにしたことを特徴とする請求項５記載の電力制御装置。
【請求項７】
上記スイッチング素子をオンさせた後、当該スイッチング素子に並列に接続されたダイオードの通電期間内で設定される所定のオン時間後当該スイッチング素子をオフさせるオン時間設定手段を備え、上記オン時間設定手段で設定するオン時間を、上記交流回路の周波数に応じて変化させることにより、上記スイッチング素子の位相角で表した通電期間が、上記周波数の如何に拘わらず一定となるようにしたことを特徴とする請求項３記載の電力制御装置。
【請求項８】
上記直流回路は、充放電可能な直流電源を備え、上記交流回路は、機械動力の交流電力への変換と交流電力の機械動力への変換とを行う発電電動機を備えたことを特徴とする請求項１ないし７のいずれかに記載の電力制御装置。
【請求項９】
上記スイッチング素子は、ＭＯＳＦＥＴであることを特徴とする請求項１ないし８のいずれかに記載の電力制御装置。
【請求項１０】
上記ダイオードは、上記ＭＯＳＦＥＴの寄生ダイオードであることを特徴とする請求項９記載の電力制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流回路と交流回路との間で双方向の電力変換を行う電力変換回路を備えた電力制御装置に係り、特に、その発生損失の低減を図るものである。
【背景技術】
【０００２】
直流電源と発電電動機との間で双方向の電力変換を行う従来の電力制御装置では、例えば、特許文献１では、発電動作時ダイオードの過熱状態をサーミスタにより検知し、過熱状態がある時間継続した場合発電動作を停止するようにしている。
【０００３】
ダイオードの発生損失を低減させるものとして、例えば、特許文献２には、交流発電機の整流装置であって、ダイオードに並列にスイッチング素子を接続する回路が開示されている。
【０００４】
【特許文献１】特開平１０−１９１６９１号公報（段落００２５〜００３４参照）
【特許文献２】特開平１１−１９６５７７号公報（図３、段落００１７、００３６参照）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に示された電力制御装置においては、発電動作時ダイオードの温度がある一定時間ある閾値を超えていると、過熱による焼損を防止するために発電動作を停止しなければならず、大きな電力を扱う発電動作を長時間継続することができないという課題があった。すなわち、発電動作時に動作するダイオードのオン電圧（順方向電圧）が高いため、ダイオードでの損失が大きいという課題があった。
また、特許文献２では、スイッチング素子を並列に接続することでダイオードの発生損失が低減するが、このスイッチング素子はもっぱら発電動作（整流動作）専用に使用されるもので、本願が前提とする双方向変換装置、即ち、直流電力を交流電力に変換するインバータ動作と、交流電力を直流電力に変換する整流（発電）動作との双方向の変換を行う装置には適用できないという課題があった。
【０００６】
この発明は以上のような課題を解決するためになされたもので、直流回路と交流回路との間で双方向の電力変換を行う装置にあって、安価、簡便に素子の発生損失、発熱の低減を可能とすることを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る電力制御装置は、直流回路と交流回路との間に接続され、双方向に通電可能なスイッチング素子およびこのスイッチング素子と並列に接続されたダイオードからなる電力変換回路を備え、
上記スイッチング素子をスイッチング制御することにより上記直流回路からの直流電力を交流電力に変換して上記交流回路へ出力するインバータ動作と、上記ダイオードにより上記交流回路からの交流電力を直流電力に変換して上記直流回路に出力する整流動作とを行う電力制御装置において、
上記整流動作における上記ダイオードの通電期間内に当該ダイオードに並列に接続されている上記スイッチング素子を当該ダイオードと同一の方向に通電させるようにしたものである。
【発明の効果】
【０００８】
この発明に係る電力制御装置においては、本来、専らインバータ動作のためのスイッチング制御を担っており整流動作時には動作させないスイッチング素子を、整流動作時のダイオード通電期間内に通電させるようにしたので、新たにスイッチング素子を付加することなく安価に、電流経路の抵抗が低下し、ダイオードの損失は勿論、整流動作時の発生損失を低減させることが出来る。
【発明を実施するための最良の形態】
【０００９】
実施の形態１．
図１は、この発明の実施の形態１における電力制御装置の全体構成を示している。３相の電力変換回路１は、制御回路３により双方向の電力変換動作を行う。Ｖｐｎは、直流電源のＤＣ電圧を示し、端子間はバッテリー等のエネルギー蓄積源に接続されている。発電電動機であるモータ／ジェネレータ２は、電力変換回路１をインバータ動作させることにより、エネルギー蓄積源からモータ／ジェネレータ２へ電力を移行し、モータ／ジェネレータ２が回転駆動力を発生させ、車軸等を回転させる（モータ駆動動作）。また、外部からの動力によりモータ／ジェネレータ２は回転され、３相の交流電力を発生し、発生された交流電力は電力変換回路１により整流され、バッテリー等のエネルギー蓄積源への充電を行う（発電動作）。
【００１０】
電力変換回路１は、ＵＶＷの３相インバータであり、制御回路３が発生するゲート信号によりコントロールされている。Ｕ相の電力を供給する回路は、高電圧ラインとＵ相の接続を制御するパワーＭＯＳＦＥＴ  ＵＦＥＴｈ、このＭＯＳＦＥＴ  ＵＦＥＴｈを駆動するドライバ回路ＵＧａｔｅＣ＿ｈ、低電圧ラインとＵ相の接続を制御するパワーＭＯＳＦＥＴ  ＵＦＥＴｌ、このＭＯＳＦＥＴ  ＵＦＥＴｌを駆動するドライバ回路ＵＧａｔｅＣ＿ｌ、ＭＯＳＦＥＴ  ＵＦＥＴｈに並列に接続されＭＯＳＦＥＴ  ＵＦＥＴｈとで高圧側スイッチング回路を形成するダイオードＵＤｈ、ＭＯＳＦＥＴ  ＵＦＥＴｌに並列に接続されＭＯＳＦＥＴ  ＵＦＥＴｌとで低圧側スイッチング回路を形成するダイオードＵＤｌで構成されている。
【００１１】
同様に、Ｖ相の回路は、パワーＭＯＳＦＥＴ  ＶＦＥＴｈ、ＶＦＥＴｌ、ドライバ回路ＶＧａｔｅＣ＿ｈ、ＶＧａｔｅＣ＿ｌ、ダイオードＶＤｈ、ＶＤｌで構成され、Ｗ相の回路は、パワーＭＯＳＦＥＴ  ＷＦＥＴｈ、ＷＦＥＴｌ、ドライバ回路ＷＧａｔｅＣ＿ｈ、ＷＧａｔｅＣ＿ｌ、ダイオードＷＤｈ、ＷＤｌで構成されている。上記ドライバ回路は、パワーＭＯＳＦＥＴを駆動するため、制御ＧＮＤ基準で送られてきた電圧信号の電圧レベル変換と駆動力増幅を行っている。本実施の形態では、ダイオードＵＤｈ、ＵＤｌ、ＶＤｈ、ＶＤｌ、ＷＤｈ、ＷＤｌが各パワーＭＯＳＦＥＴに並列に接続されているが、ＭＯＳＦＥＴ内部に形成される寄生ダイオードを利用する場合、これらダイオードを別途配置しなくてもよい。
【００１２】
以上で説明した範囲は、従来からの電力制御装置と同様である。即ち、スイッチング素子であるＭＯＳＦＥＴをスイッチング制御することにより、直流電源からの直流電力を交流電力に変換してモータ／ジェネレータ２へ出力し、モータ／ジェネレータ２はこの交流電力を受け電動機として回転駆動する。また、ダイオードにより発電機として動作するモータ／ジェネレータ２からの交流電力を直流電力に変換して直流電源に出力する。
この発明は、この後者の動作、即ち、通常ではスイッチング素子が使用されていない発電（整流）動作時に着目し、この整流動作自体には必要とされないスイッチング素子をダイオードの通電期間内であえて通電させることで、ダイオードに流れる電流をスイッチング素子にも分流させ、ダイオードは勿論、スイッチング素子を含めた発生損失、発熱を低減するものである。
即ち、元々、インバータ動作のために設置されているスイッチング素子をこの発明で新たに発電動作時に使用利用するもので、変換回路としては、新たにスイッチング素子を設けることなく、従って、素子の発生損失、発熱の低減が、安価、簡便に実現できるわけである。
【００１３】
次に、本発明の第１の実施の形態の要部である同期整流信号発生回路、即ち、発電動作時にダイオードの通電電流を低減すべくＭＯＳＦＥＴをスイッチング制御するための信号を発生する回路を中心とした構成を図２に示す。Ｕ相のみの構成が示されている。制御回路３はマイコンであり、制御ＧＮＤ基準で動作している。制御回路出力線ＵＨは、抵抗Ｒ２を介してドライバ回路ＵＧａｔｅＣ＿ｈの入力端子ＵＨｉｎに接続され、ドライバ回路ＵＧａｔｅＣ＿ｈの入力端子ＵＨｉｎはダイオードＤ１のカソードに、ダイオードＤ１のアノードは抵抗Ｒ１を介して制御ＧＮＤ基準の電源端子Ｖｃｃ、コンパレータＣＰ１、ＣＰ２の出力端子、およびＭＯＳＦＥＴＳｗ１のドレインに接続されている。
制御回路出力線ＵＬは、抵抗Ｒ４を介してドライバ回路ＵＧａｔｅＣ＿ｌの入力端子ＵＬｉｎに接続され、ドライバ回路ＵＧａｔｅＣ＿ｌの入力端子ＵＬｉｎはダイオードＤ２のカソードに、ダイオードＤ２のアノードは抵抗Ｒ３を介して電源端子Ｖｃｃ、コンパレータＣＰ３、ＣＰ４の出力端子、およびＭＯＳＦＥＴＳｗ２のドレインに接続されている。
【００１４】
電圧Ｖｐｎを抵抗Ｒ６とＲ７とで分圧した電圧Ｖｐｎ×Ｒ７／（Ｒ６＋Ｒ７）がコンパレータＣＰ１のマイナス入力端子とコンパレータＣＰ２のプラス入力端子に入力されている。Ｕ相電圧ＶｕをＲ１０とＲ１１とで分圧した電圧Ｖｕ×Ｒ１１／（Ｒ１０＋Ｒ１１）がコンパレータＣＰ１のプラス入力端子とコンパレータＣＰ３のマイナス入力端子に入力されている。Ｖ相電圧ＶｖをＲ１２とＲ１３とで分圧した電圧Ｖｖ×Ｒ１３／（Ｒ１２＋Ｒ１３）がコンパレータＣＰ２のマイナス入力端子とコンパレータＣＰ４のプラス入力端子に入力されている。また、電圧ＶｐｎをＲ８とＲ９とで分圧した電圧Ｖｐｎ×Ｒ９／（Ｒ８＋Ｒ９）がコンパレータＣＰ３のプラス入力端子とコンパレータＣＰ４のマイナス入力端子に入力されている。
電圧Ｖｐｎ×Ｒ７／（Ｒ６＋Ｒ７）は、電圧Ｖｕ×Ｒ１１／（Ｒ１０＋Ｒ１１）の最大値より０．５Ｖ〜１Ｖ小さい値に設定され、電圧Ｖｐｎ×Ｒ９／（Ｒ８＋Ｒ９）は、電圧Ｖｕ×Ｒ１１／（Ｒ１０＋Ｒ１１）の最小値より０．５Ｖ〜１Ｖ大きな値に設定されている。
【００１５】
スイッチＳｗ１、Ｓｗ２のソース端子は制御ＧＮＤに接続され、ゲート端子は制御回路３のＣｏｎｔ端子に接続されている。制御線ＵＨ、ＵＬは制御回路３のＵＨ端子、ＵＬ端子に接続されている。ドライバ回路ＵＧａｔｅＣ＿ｈ、ＵＧａｔｅＣ＿ｌはパワーＭＯＳＦＥＴ  ＵＦＥＴｈ、ＵＦＥＴｌを駆動するためにＵＨｉｎ、ＵＬｉｎに入力された信号をレベルシフトし、かつ、駆動能力を増加させパワーＭＯＳＦＥＴのゲートに信号を伝えている。制御回路３のＣｏｎｔ端子は抵抗Ｒ５を介して電源Ｖｃｃに接続され、制御回路３内でスイッチを介して制御ＧＮＤに接続されている。
【００１６】
Ｃｏｎｔ端子の役割について説明する。モータ駆動（電力変換回路１はインバータ動作）時においては、制御回路３内のスイッチＴＣ、ＴＨ２、ＴＬ２はオフされ、Ｃｏｎｔ端子とＧＮＤ間はハイインピーダンス状態となり、信号Ｃｏｎｔラインの電圧は、電源端子の電圧Ｖｃｃとなる。Ｃｏｎｔラインが電圧Ｖｃｃになると、スイッチＳｗ１，Ｓｗ２のゲートはハイ電圧になってオン状態となり、ダイオードＤ１，Ｄ２のアノード端子電圧がＧＮＤ（ゼロ）電圧に固定される。この結果、後述するコンパレータＣＰ１〜ＣＰ４がどのように動作しても、ダイオードＤ１，Ｄ２のアノード端子電圧がＧＮＤ電圧であるため、ドライバ回路の入力端子ＵＨｉｎ、ＵＬｉｎではこれらの影響を受けることはない。
そして、モータ駆動時には、制御回路３内のスイッチＴＨ１，ＴＨ２，ＴＬ１，ＴＬ２は、ＰＷＭモータ制御に基づくオンオフ動作を行い、ＵＨ，ＵＬ信号がドライブ回路の入力端子ＵＨｉｎ，ＵＬｉｎにそのまま伝達され、電力変換回路１は所望の交流電圧を発生しモータが駆動される。
【００１７】
次に、発電時の動作について説明する。発電時は、制御回路３内のスイッチＴＣ，ＴＨ２，ＴＬ２は、図示のとおり、共にオンの状態になっており、スイッチＳｗ１，Ｓｗ２も共にオフ状態となる。従って、コンパレータＣＰ１、ＣＰ２およびＣＰ３、ＣＰ４で形成される信号は、そのままドライバ回路ＵＧａｔｅＣ＿ｈ、ＵＧａｔｅＣ＿ｌの入力端子ＵＨｉｎ、ＵＬｉｎに伝達されることになる。
【００１８】
図３に、ＵＶＷ相の検出電圧Ｖｕ×Ｒ１１／（Ｒ１０＋Ｒ１１）、Ｖｖ×Ｒ１３／（Ｒ１２＋Ｒ１３）、ＵＶＷ相電流、ドライバ回路ＵＧａｔｅＣ＿ｈ、ＵＧａｔｅＣ＿ｌ、ＶＧａｔｅＣ＿ｈ、ＶＧａｔｅＣ＿ｌ、ＷＧａｔｅＣ＿ｈ、ＷＧａｔｅＣ＿ｌの入力ＵＨｉｎ、ＵＬｉｎ、ＶＨｉｎ、ＶＬｉｎ、ＷＨｉｎ、ＷＬｉｎの電圧が示されている。電流の方向は図１に示したように電力変換回路１からモータ／ジェネレータ２へ流れる方向を正としている。
先ず、パワーＭＯＳＦＥＴ  ＵＦＥＴｈの動作について説明する。Ｕ相電流Ｉｕの電流方向がプラスからマイナスになると、Ｕ相電圧は約−１Ｖから約Ｖｐｎ＋１Ｖに上昇する。Ｕ相電圧が電圧Ｖｐｎ以上になっている期間ダイオードＵＤｈが導通している。Ｕ相検知電圧Ｖｕ×Ｒ１１／（Ｒ１０＋Ｒ１１）が比較電圧Ｖｐｎ×Ｒ７／（Ｒ６＋Ｒ７）を超えた時（時刻Ｔ１）、第１の検出手段としてのコンパレータＣＰ１の出力はハイ電圧となり、電圧ＶｃｃをＲ１とＲ２とで分圧した電圧がドライバ回路ＵＧａｔｅＣ＿ｈの入力端子ＵＨｉｎに入力される。ドライバ回路ＵＧａｔｅＣ＿ｈは、この電圧をハイ電圧と認識し、パワーＭＯＳＦＥＴ  ＵＦＥＴｈのゲートにハイ電圧が出力されオン状態となる。このとき、ダイオードＵＤｈに流れていた電流がＭＯＳＦＥＴ  ＵＦＥＴｈにも流れる。
【００１９】
次に、Ｖ相電流Ｉｖの電流方向がプラスからマイナスになる。Ｖ相電圧も同様に約−１Ｖから約Ｖｐｎ＋１Ｖに上昇し、ダイオードＶＤｈに電流が流れ始める。Ｖ相検知電圧Ｖｖ×Ｒ１３／（Ｒ１２＋Ｒ１３）が比較電圧Ｖｐｎ×Ｒ７／（Ｒ６＋Ｒ７）を超えた時（時刻Ｔ２）、第２の検出手段としてのコンパレータＣＰ２の出力はロウ電圧となり、パワーＭＯＳＦＥＴ  ＵＦＥＴｈのゲートにロウ電圧が出力されオフ状態となる。このとき、パワーＭＯＳＦＥＴ  ＦＥＴｈはオフするが、Ｕ相電流ＩｕはダイオードＵＤｈを通って流れ続ける。
【００２０】
パワーＭＯＳＦＥＴ  ＵＦＥＴｌの動作について説明する。Ｕ相電流Ｉｕの電流方向がマイナスからプラスになると、Ｕ相電圧は約Ｖｐｎ＋１Ｖから約−１Ｖに低下する。Ｕ相電圧が電圧０Ｖ以下になっている期間ダイオードＵＤｌが導通している。Ｕ相検知電圧Ｖｕ×Ｒ１１／（Ｒ１０＋Ｒ１１）が比較電圧Ｖｐｎ×Ｒ９／（Ｒ８＋Ｒ９）より低下した時（時刻Ｔ３）、第１の検出手段としてのコンパレータＣＰ３の出力はハイ電圧となり、電圧ＶｃｃをＲ３とＲ４とで分圧した電圧がドライバ回路ＵＧａｔｅＣ＿ｌの入力端子ＵＬｉｎに入力される。ドライバ回路ＵＧａｔｅＣ＿ｌはこの電圧をハイ電圧と認識し、パワーＭＯＳＦＥＴ  ＵＦＥＴｌのゲートにハイ電圧が出力されオン状態となる。このとき、ダイオードＵＤｌに流れていた電流がＭＯＳＦＥＴ  ＵＦＥＴｌにも流れる。
【００２１】
次にＶ相電流Ｉｖの電流方向がマイナスからプラスになる。Ｖ相電圧も同様に約Ｖｐｎ＋１Ｖから約−１Ｖに低下し、ダイオードＶＤｌに電流が流れ始める。Ｖ相検知電圧Ｖｖ×Ｒ１３／（Ｒ１２＋Ｒ１３）が比較電圧Ｖｐｎ×Ｒ９／（Ｒ８＋Ｒ９）より低下した時（時刻Ｔ４）、第２の検出手段としてのコンパレータＣＰ４の出力はロウ電圧となり、パワーＭＯＳＦＥＴ  ＵＦＥＴｌのゲートにロウ電圧が出力されオフ状態となる。このとき、パワーＭＯＳＦＥＴ  ＦＥＴｌはオフするが、Ｕ相電流ＩｕはダイオードＵＤｌを通って流れ続ける。
電力制御装置は、電流１周期のうち１／２周期ダイオードに電流が流れる。本発明においては、電流１周期のうち１／３周期、即ち、ダイオード導通期間の２／３、ＭＯＳＦＥＴがＯＮする。ダイオード導通時、ＭＯＳＦＥＴをオンし電流の流れる経路を低抵抗化することにより、電流による電力損失を抑え発熱を抑えている。
【００２２】
図４は、波形の観測結果を示す。ここでは、ＭＯＳＦＥＴ  ＵＦＥＴｌのドレインーソース間電圧Ｖｄｓを例にとって示しているが、ドライバ回路ＵＧａｔｅＣ＿ｌへの入力ＵＬｉｎがハイの期間でＭＯＳＦＥＴ  ＵＦＥＴｌがオンし、電圧Ｖｄｓがこの期間でほぼ零になり、従って、素子の発生損失が大きく低減していることが判る。
【００２３】
なお、以上では、Ｕ相の構成についてのみ述べたが、Ｖ相、Ｗ相についても同様であり、自分の相の電圧を検知することによりダイオード導通に合わせてパワーＭＯＳＦＥＴをオンし、（２／３）π位相角が遅れた他相（Ｕ相ならばＶ相、Ｖ相ならばＷ相、Ｗ相ならばＵ相）の電圧を検知しパワーＭＯＳＦＥＴをオフしている。
【００２４】
以上のように、この発明の実施の形態１では、３相交流回路の各相の電圧および直流回路の電圧を検出し、これら電圧検出値に基づく比較演算により各ダイオードの通電開始タイミングを検出する第１の検出手段を備え、この第１の検出手段で検出した通電開始タイミングで当該ダイオードに並列に接続されたスイッチング素子をオンさせるようにした
ので、たとえ、回路の電圧の絶対値や周波数に変化が生じても、スイッチング素子をそれに並列接続されたダイオードの通電開始タイミングに合わせて確実にオンさせることが出来る。
【００２５】
また、３相交流回路の各相の内、スイッチング素子をオンさせた当該相から（２／３）π位相角が遅れた次相の電圧および直流回路の電圧を検出し、これら電圧検出値に基づく比較演算により次相のダイオードの通電開始タイミングを検出する第２の検出手段を備え、この第２の検出手段で検出した通電開始タイミングで当該相のスイッチング素子をオフさせるようにしたので、たとえ、回路の電圧の絶対値や周波数に変化が生じても、スイッチング素子をそれに並列接続されたダイオードの通電期間内で確実に通電させることが出来る。
【００２６】
実施の形態２．
先の実施の形態１では、ドライバ回路の入力がハイアクティブ（ハイ電圧でパワーＭＯＳＦＥＴのゲートにハイ電圧を供給）の場合の回路構成について述べた。この実施の形態２では、ロウアクティブ（ロウ電圧でパワーＭＯＳＦＥＴのゲートにハイ電圧を供給）の場合の回路構成について説明する。図５に、Ｕ相高電圧側の構成について示す。ドライバ回路の入力がロウアクティブの場合でも、低電圧側、他相の構成は同様であることは言うまでもない。
【００２７】
コンパレータＣＰ１、ＣＰ２、抵抗Ｒ５、Ｒ６、Ｒ７、Ｒ１０、Ｒ１１、Ｒ１２、Ｒ１３の接続は、実施の形態１と同様である。コンパレータＣＰ１とＣＰ２の出力端子は、抵抗Ｒ１０１を介して電源ＶｃｃおよびスイッチＳｗ１０３のゲートに接続されている。スイッチＳｗ１０３のソースはＧＮＤに接続され、ドレインは抵抗Ｒ１１４を介して電源Ｖｃｃ、かつ、ダイオードＤ１０１のカソード端子に接続されている。ダイオードＤ１０１のアノード端子は抵抗Ｒ２を介して制御回路端子ＵＨに接続され、かつ、ドライバ回路ＵＧａｔｅＣ＿ｈの入力端子ＵＨｉｎに接続されている。
モータ駆動動作時にこの同期整流信号発生回路の動作を無効にするための制御回路端子Ｃｏｎｔは、スイッチＳｗ１０１のゲートに接続される。このスイッチＳｗ１０１のソースはＧＮＤに接続され、ドレインはコンパレータＣＰ１のプラス入力端子に接続されている。低電圧側のスイッチは、コンパレータＣＰ４のプラス入力端子に接続されている。
【００２８】
モータ駆動時において、Ｃｏｎｔ端子は制御回路３内でハイインピーダンス状態となる。従って、スイッチＳｗ１０１がオンすることにより、コンパレータＣＰ１の出力端子がＧＮＤ電圧になり、スイッチＳｗ１０３がオフしダイオードＤ１０１のカソード電圧が常時Ｖｃｃになる。この結果、電圧Ｖｕ，Ｖｖが変化しても、ドライバ回路入力ＵＨｉｎに発生するモータ駆動用パルスに影響を及ぼすことはない。低電圧側も同様である。発電動作時には、制御回路端子Ｃｏｎｔは、制御回路３内でＧＮＤに接続され、スイッチＳｗ１０１はオフし、同期整流信号発生回路が動作することになる。この発電動作時の制御回路出力ＵＨはＶｃｃ電圧に固定されている。
【００２９】
動作は基本的には実施の形態１の場合と同様である。即ち、上述のようにＵ相、Ｖ相電圧と基準電圧とを比較してコンパレータの出力に矩形電圧波形が現れる。この矩形電圧波形によりスイッチＳｗ１０３を動作させる。コンパレータ出力がハイ電圧のときドライバ回路ＵＧａｔｅＣ＿ｈの入力端子ＵＨｉｎはロウ電圧になり、ロウ電圧のときドライバ回路ＵＧａｔｅＣ＿ｈの入力端子ＵＨｉｎはハイ電圧になる。低電圧側および他相の動作もこれと同様である。
【００３０】
実施の形態３．
先の実施の形態１および２において、ダイオード導通期間内のパワーＭＯＳＦＥＴのオン期間が、ダイオード全通電期間の２／３の割合であることについて述べた。このオン期間が長くなればさらに素子の発熱を抑えることができる。本実施の形態３では、このオン期間を長くするための回路構成および動作について述べる。
【００３１】
図６に、実施の形態３の構成を示す。Ｕ相高電圧側のみの構成が示されている。低電圧側、他相の構成も同様である。コンパレータＣＰ１、ＣＰ２、抵抗Ｒ２、Ｒ５、Ｒ６、Ｒ７、Ｒ１０、Ｒ１１、Ｒ１２、Ｒ１３、スイッチＳｗ１、ダイオードＤ１の接続は、実施の形態１と同様である。
コンパレータＣＰ１とＣＰ２の出力端子は、抵抗Ｒ２０１を介して電源Ｖｃｃ、かつ、ＮＯＲ回路ＩＣ２０１の一方の入力端子、かつ、抵抗Ｒ２１５に接続されている。ＮＯＲ回路ＩＣ２０１のもう一方の入力端子は抵抗Ｒ２１６を介して電源Ｖｃｃ、かつ、コンパレータＣＰ２０３の出力端子に接続されている。抵抗Ｒ２１５のもう一方の端子はコンデンサＣ２０１、かつ、コンパレータＣＰ２０３のプラス入力端子に接続されている。コンデンサＣ２０１のもう一方はＧＮＤに接続されている。抵抗Ｒ２１７とＲ２１８とで電圧Ｖｃｃを分圧した電圧がコンパレータＣＰ２０３のマイナス入力端子に入力されている。ＮＯＲ回路ＩＣ２０１の出力端子はスイッチＳｗ２０２のゲートに接続され、スイッチＳｗ２０２のソースはＧＮＤに接続されている。ドレインは抵抗Ｒ２１４を介して電源Ｖｃｃ、かつ、スイッチＳｗ１のドレイン、かつ、ダイオードＤ１のアノードに接続されている。
【００３２】
次に動作、特に発電時の動作について説明する。図７に回路の各ポイントの電圧を時系列で示す。Ｖ１はコンパレータＣＰ１、ＣＰ２の出力電圧、Ｖ２はコンパレータＣＰ２０３のプラス入力電圧、Ｖ３はコンパレータＣＰ２０３のマイナス入力電圧、Ｖ４はコンパレータＣＰ２０３の出力電圧、Ｖ５はＮＯＲ回路ＩＣ２０１の出力電圧、ＵＨｉｎはドライバ回路ＵＧａｔｅＣ＿ｈの入力電圧を示す。
電圧Ｖ１は、上述のようにダイオードＵＤｈが導通してから電流の１／３周期分の期間ハイ電圧になる。電圧Ｖ２は、抵抗Ｒ２１５とコンデンサＣ２０１の影響で図７に示したように、電圧Ｖ１の立ち上がり、立ち下がりが鈍った波形になる。電圧Ｖ３は、基準の電圧であり、コンパレータＣＰ２０３により電圧Ｖ２とＶ３とを比較することにより、図に示したような電圧波形Ｖ４を得ることができる。電圧Ｖ１とＶ４とを入力するＮＯＲ回路ＩＣ２０１の出力Ｖ５は、電圧Ｖ１の立ちあがりと同時刻で立ち下がり、電圧Ｖ１の立ち下がりポイントより遅れ、電圧Ｖ４の立ち下がりと同時刻で立ち上がる電圧波形になる。この電圧Ｖ５をスイッチＳｗ２０２のゲートに入力することにより、その信号の反転信号がドライバ回路ＵＧａｔｅＣ＿ｈの入力ＵＨｉｎに入力される。
その結果、実施の形態１、２の場合よりもパワーＭＯＳＦＥＴ  ＦＥＴｈのオン期間が長くなり、素子発熱をさらに抑えることができる。モータ駆動動作時の同期整流信号発生回路の無効化動作は先の実施の形態と同じである。
【００３３】
ここで、Ｒ２１５を３９０ｋΩ、Ｃ２０１を１０００ｐＦ、電圧Ｖ３をＶｃｃ×０．４１とした場合の３相交流電流の周波数とＯＮ角度の関係について示す。ＯＮ角度は、電流一周期に対するパワーＭＯＳＦＥＴオン時間の割合に３６０°を掛けた値である。図８に結果を示す。本電力制御装置で想定される発電電流周波数において１５０°〜１７９°のＯＮ角度になることがわかる。実施の形態１および２では、このＯＮ角度が１２０°であったことから、オン期間を１．２５倍以上に大きくしていることがわかる。ＯＮ角度が１８０°以上になると高電圧側、低電圧側のパワーＭＯＳＦＥＴの同時オン状態が発生してしまい、発電電力を低下させてしまうので、ＯＮ角度は１８０°以下に設定しなければならない。
低電圧側および他相の構成、動作もこれと同様である。
【００３４】
以上のように、この発明の実施の形態３では、当該相のスイッチング素子をオフさせるタイミングを、当該相のダイオードの通電期間内で所定時間遅らせる遅延手段を備えたので、素子の発生損失および発熱を一層抑制することが出来る。
なお、ここでいう遅延手段は、図６を参照して説明すると、電圧Ｖ１の波形を鈍らせる、抵抗Ｒ２１７とコンデンサＣ２０１とからなるＣＲ回路、抵抗Ｒ２１７，Ｒ２１８からなる基準信号発生回路、ＣＲ回路の出力Ｖ２と基準信号発生回路の出力Ｖ３とを比較するコンパレータＣＰ２０３、および電圧Ｖ１とコンパレータＣＰ２０３の出力Ｖ４とのＮＯＲを出力するＮＯＲ回路ＩＣ２０１から構成されている。
【００３５】
実施の形態４．
先の実施の形態３では、ドライバ回路の入力がハイアクティブ（ハイ電圧でパワーＭＯＳＦＥＴのゲートにハイ電圧を供給）の場合の回路構成について述べた。この実施の形態４では、ロウアクティブ（ロウ電圧でパワーＭＯＳＦＥＴのゲートにハイ電圧を供給）の場合の回路構成について説明する。図９に、Ｕ相高電圧側の構成について示す。ドライバ回路の入力がロウアクティブの場合でも、低電圧側、他相の構成は同様であることは言うまでもない。
【００３６】
図９において、スイッチＳｗ１０１と、低圧側の同期整流信号発生回路を無効化するスイッチ（図示せず）と、ダイオードＤ１０１の接続は実施の形態２の場合と同様であり、実施の形態２と同じ部分とＯＲ回路ＩＣ３０１以外は実施の形態３と同様である。動作はＯＲ回路ＩＣ３０１の出力Ｖ５が実施の形態３の反転信号になり、ＵＨｉｎの信号も反転信号になる。もちろん効果は実施の形態３の場合と同じである。
【００３７】
実施の形態５．
先の実施の形態３、４において、パワーＭＯＳＦＥＴのＯＮ角度が１５０°〜１７９°になる方式について説明した。本実施の形態５は、どのような発電電流の周波数であっても常に１８０°弱にＯＮ角度を設定することができる。図１０に本実施の形態５の回路構成の一部を示す。図６に示した実施の形態３の信号Ｖ１とＶ５とのポイント間に配置された回路を図１０の回路で置き換えた構成になっている。
信号Ｖ１は、ｆ／Ｖ変換部の入力端子、ＮＯＲ回路ＩＣ４０１の入力端子、スイッチＳｗ４０３（ＭＯＳＦＥＴ）およびスイッチＳｗ４０４（ＭＯＳＦＥＴ）のゲートに接続されている。スイッチＳｗ４０３のソースはＧＮＤに、ドレインはオペアンプＯＰＡ４０１のマイナス入力端子に接続され、また抵抗Ｒ４１７を介して電源Ｖｃｃに接続されている。オペアンプＯＰＡ４０１のプラス入力端子は、電圧Ｖｃｃを抵抗Ｒ４１８とＲ４１９とで分圧した電圧が入力され、マイナス入力端子はコンデンサＣ４０２を介して出力端子に接続されている。
オペアンプＯＰＡ４０１の出力（Ｖ２＊）は、スイッチＳｗ４０４のドレインとコンパレータＣＰ４０３のプラス入力端子に接続されている。スイッチＳｗ４０４のソースはＧＮＤに接続されている。ｆ／Ｖ変換部の出力端子（Ｖ３＊）は、コンパレータＣＰ４０３のマイナス入力端子に接続され、コンパレータＣＰ４０３の出力端子は抵抗Ｒ４２０を介して電源Ｖｃｃに、またＮＯＲ回路ＩＣ４０１のもう一方の入力端子に接続されている。ＮＯＲ回路ＩＣ４０１の出力信号は信号Ｖ５になる。
【００３８】
上記ｆ／Ｖ変換部は周波数／電圧変換回路部であり、単安定マルチバイブレータと抵抗、コンデンサ等で構成されている。信号Ｖ１の立ち上がりでどのような周波数であっても一定パルス幅の信号を、単安定マルチバイブレータを用いて形成し、その信号を平滑化することにより周波数／電圧変換を行っている。一定傾斜で減衰する信号を形成するために、オペアンプＯＰＡ４０１を用い積分回路が構成されている。
【００３９】
次に動作、特に発電時の動作について説明する。図１１に各電圧ポイントにおける電圧波形を示す。上述のように、電圧Ｖ１はＯＮ角度１２０°の矩形波形である。電圧Ｖ２＊はオペアンプＯＰＡ４０１の出力電圧であり、電圧Ｖ１がハイの期間、スイッチＳｗ４０４がオン状態であるため電圧Ｖ２＊はＧＮＤ電圧になっている。電圧Ｖ１がロウになると、スイッチＳｗ４０３、Ｓｗ４０４がオフ状態になり、電圧Ｖ２＊は、Ｖｃｃ×Ｒ４１９／（Ｒ４１８＋Ｒ４１９）に一瞬上昇し、図に示すように一定傾斜で低下する。スイッチＳｗ４０４の寄生ダイオードの効果とオペアンプＯＰＡ４０１の動作電源のマイナス電圧入力がＧＮＤ電圧であるため、電圧Ｖ２＊はＧＮＤ電圧以下になることはない。
一方、電圧Ｖ３＊は上述のように、矩形パルス電圧Ｖ１の周波数に依存して電圧値が変化する。周波数が低く周期が長い場合、電圧Ｖ３＊は低い電圧になり、周波数が高く周期が短い場合、電圧Ｖ３＊は高い電圧になる。電圧Ｖ２＊とＶ３＊とをコンパレータＣＰ４０３で比較することにより、電圧Ｖ１の立ち下がり時刻と立ち上がり時刻が一致し、周波数に依存したパルス幅を有した矩形電圧Ｖ４＊を得ている。電圧Ｖ４＊のパルス幅は、電圧Ｖ１の周波数が低くなると長くなり、周波数が高くなると短くなる。
電圧Ｖ４＊とＶ１とをＮＯＲ回路ＩＣ４０１に入力することにより信号Ｖ５を形成し、図６に示したスイッチＳｗ２０２のゲートに信号Ｖ５が入力され、パワーＭＯＳＦＥＴのゲート駆動信号が形成されている。
【００４０】
本方式は、ｆ／Ｖ変換回路の定数設定と電圧Ｖ２＊の電圧傾斜の定数設定により、２５０Ｈｚ〜２．５ｋＨｚの範囲でＯＮ角度を常に１８０°弱に設定することができる。本実施の形態５により、さらに発電動作時の発熱を低減することができる。
低電圧側および他相の構成、動作もこれと同様である。
【００４１】
以上のように、この発明の実施の形態５では、遅延手段で遅延させる遅延時間を、交流回路の周波数に応じて変化させることにより、スイッチング素子の位相角で表した通電期間が、周波数の如何に拘わらず一定となるようにしたので、周波数が変化しても、素子の発生損失、発熱を最大限低減することが出来る。
【００４２】
なお、実施の形態５では、ドライバ回路の入力がハイアクティブの回路構成について述べたが、先の実施の形態４（図９）と同様、ＩＣ４０１のＮＯＲ論理回路をＯＲ論理回路に入れ替え、ドライバ回路の入力部の回路構成を図９と同様に構成すれば、ドライバ回路の入力がロウアクティブでも動作可能である。また、低電圧側および他相の構成、動作もこれと同様である。
【００４３】
実施の形態６．
実施の形態５において、どのような発電電流の周波数であっても常に１８０°弱にＯＮ角度を設定することができる方式について述べた。本実施の形態６も、常に１８０°弱にＯＮ角度を設定できる他の構成について示す、図１２に、本実施の形態６の同期整流信号発生回路のＵ相高電圧側の回路構成を示す。
【００４４】
ドライバ回路ＵＧａｔｅＣ＿ｈ、抵抗Ｒ２、ダイオードＤ１、制御回路３のＵＨ端子、Ｃｏｎｔ端子、スイッチＳｗ１、抵抗Ｒ５の接続、そして、コンパレータＣＰ１、抵抗Ｒ６、Ｒ７、Ｒ１０、Ｒ１１の接続は実施の形態１（図２）と同じである。
コンパレータＣＰ１の出力（Ｖ１）は、抵抗Ｒ５２１を介して電源Ｖｃｃと、ｆ／Ｖ変換回路の入力と、コンデンサＣ５０４の端子に接続されている。コンデンサＣ５０４のもう一方の端子は、抵抗Ｒ５２５、ダイオードＤ５０２のカソード、そして単安定マルチバイブレータＩＣ５０２の入力端子に接続されている。抵抗Ｒ５２５、ダイオードＤ５０２のアノードはＧＮＤに接続されている。
【００４５】
単安定マルチバイブレータＩＣ５０２の出力（Ｖ２）端子は、スイッチＳｗ５０５（ＭＯＳＦＥＴ）およびスイッチＳｗ５０６（ＭＯＳＦＥＴ）のゲートに接続されている。スイッチＳｗ５０５のソースはＧＮＤに、ドレインはオペアンプＯＰＡ５０２のマイナス入力端子に接続され、また抵抗Ｒ５２２を介して電源Ｖｃｃに接続されている。オペアンプＯＰＡ５０２のプラス入力端子は、電圧Ｖｃｃを抵抗Ｒ５２３とＲ５２４とで分圧した電圧が入力され、マイナス入力端子はコンデンサＣ５０３を介して出力端子に接続されている。スイッチＳｗ５０６のソースはＧＮＤに、ドレインはオペアンプＯＰＡ５０２の出力（Ｖ３）端子と、コンパレータＣＰ５０４のプラス入力端子に接続されている。コンパレータＣＰ５０４のマイナス入力端子は、ｆ／Ｖ変換回路の出力（Ｖ４）端子に接続され、出力（Ｖ５）端子はダイオードＤ１のアノードと、抵抗Ｒ５２６を介して電源Ｖｃｃに接続されている。
上記ｆ／Ｖ変換部は、周波数／電圧変換回路部であり、先の実施の形態５で述べたのと同じものである。また、一定傾斜で減衰する信号を形成するために、オペアンプＯＰＡ５０２を用い積分回路が構成されている。
【００４６】
次に動作、特に発電動作について説明する。図１３に各電圧ポイントにおける電圧波形を示す。コンパレータＣＰ１の働きにより、主回路ダイオードＵＤｈの導通開始と立ち上がりのタイミングが一致した信号Ｖ１を得ることができる。電圧Ｖ１の立ち上がりを利用して、モータ電流周波数に依存しない一定パルス幅の信号Ｖ２を形成する。信号Ｖ２により、オペアンプＯＰＡ５０２で構成する積分回路を毎回リセットすることで信号Ｖ３を形成する。ｆ／Ｖ変換回路により形成されたＤＣ電圧（信号）Ｖ４と、信号Ｖ３とをコンパレータＣＰ５０４で比較することにより、ＯＮ角度１８０°弱のパワーＭＯＳＦＥＴのゲート駆動信号を形成している。
低電圧側および他相の構成、動作もこれと同様である。
【００４７】
以上のように、この発明の実施の形態６では、スイッチング素子をオンさせた後、当該スイッチング素子に並列に接続されたダイオードの通電期間内で設定される所定のオン時間後当該スイッチング素子をオフさせるオン時間設定手段を備え、このオン時間設定手段で設定するオン時間を、交流回路の周波数に応じて変化させることにより、スイッチング素子の位相角で表した通電期間が、周波数の如何に拘わらず一定となるようにしたので、電圧検知の回路が簡単になると共に、周波数が変化しても、素子の発生損失、発熱を最大限低減することが出来る。
【００４８】
実施の形態６においては、ドライバ回路の入力がハイアクティブの回路構成について述べた。実施の形態２（図５）と同様、コンパレータＣＰ１の出力信号を論理反転させれば、ドライバ回路の入力がロウアクティブでも動作可能である。また、低電圧側および他相の構成、動作もこれと同様である。
【００４９】
最後に、本発明の効果について述べる。図１４には、ダイオードが導通するときにパワーＭＯＳＦＥＴをオンしない場合と、実施の形態１、２の場合と、実施の形態３、４の場合と、実施の形態５、６の場合における、モータ電流（ＵＶＷ相に流れる電流）と素子全部の発熱量（Ｗ）の関係の一例を示している。図より、本発明により大幅に装置の発熱を抑えることができることがわかる。この内、実施の形態３、４の場合の特性に幅が存在しているのは、周波数によってＯＮ角度が変化するためである（図８参照）。
【００５０】
なお、以上の説明では、スイッチング素子としてＭＯＳＦＥＴを使用しているが、モータ駆動を行うインバータ動作と、発電整流時に並列接続されているダイオードと同一の方向に通電してダイオードに流れる電流を低減させる動作とが共に達成できるよう、双方向に通電可能なスイッチング素子であれば、ＭＯＳＦＥＴに限られるものではなく、他の種別の素子を適用してもよい。
【図面の簡単な説明】
【００５１】
【図１】この発明の実施の形態１における電力制御装置の全体構成を示す主回路図である。
【図２】実施の形態１の同期整流信号発生回路を示す図である。
【図３】実施の形態１の動作を説明するための波形図である。
【図４】波形の観測結果である。
【図５】この発明の実施の形態２における電力制御装置の同期整流信号発生回路を一部省略して示す図である。
【図６】この発明の実施の形態３における電力制御装置の同期整流信号発生回路を一部省略して示す図である。
【図７】実施の形態３の動作を説明するための波形図である。
【図８】ＯＮ角度と周波数の関係を示す図である。
【図９】この発明の実施の形態４における電力制御装置の同期整流信号発生回路を一部省略して示す図である。
【図１０】この発明の実施の形態５における電力制御装置の同期整流信号発生回路の要部を示す図である。
【図１１】実施の形態５の動作を説明するための波形図である。
【図１２】この発明の実施の形態６における電力制御装置の同期整流信号発生回路を一部省略して示す図である。
【図１３】実施の形態６の動作を説明するための波形図である。
【図１４】この発明の各実施の形態における、発明の効果（素子の損失軽減）を示す図である。
【符号の説明】
【００５２】
１  電力変換回路、２  モータ／ジェネレータ、３  制御回路、
ＵＦＥＴｈ等  パワーＭＯＳＦＥＴ、ＵＤｈ等  ダイオード、
ＵＧａｔｅＣ＿ｈ等  ドライバ回路、ＣＰ１〜ＣＰ４  コンパレータ、Ｖｕ  Ｕ相電圧、
Ｖｖ  Ｖ相電圧、Ｖｐｎ  直流回路の電圧、Ｖｃｃ  基準電圧。
【図１】
2005110348.tif 000003
【図２】
2005110348.tif 000004
【図３】
2005110348.tif 000005
【図４】
2005110348.tif 000006
【図５】
2005110348.tif 000007
【図６】
2005110348.tif 000008
【図７】
2005110348.tif 000009
【図８】
2005110348.tif 000010
【図９】
2005110348.tif 000011
【図１０】
2005110348.tif 000012
【図１１】
2005110348.tif 000013
【図１２】
2005110348.tif 000014
【図１３】
2005110348.tif 000015
【図１４】
2005110348.tif 000016