(57)【要約】【課題】    各スイッチの開閉を制御する制御回路を加えた駆動回路により、逆起電力の影響によるスイッチの誤動作の発生を防ぐ、DCファンモータのスイッチ駆動回路の提供。【解決手段】    本発明のDCファンモータのスイッチ駆動回路は、複数のスイッチと、第一制御回路と、第二制御回路と、を備え、前記複数のスイッチは、第一パルス幅変調信号及び第二パルス幅変調信号により駆動され、且つDCファンモータとブリッジコネクションを形成し、第一制御回路は、第一パルス幅変調信号により駆動される複数のスイッチのうちの少なくとも一つと電気的に接続され、且つ第三パルス幅変調信号により駆動され、第二制御回路は、第二パルス幅変調信号により駆動される複数のスイッチのうちの少なくとも一つと電気的に接続され、且つ第四パルス幅変調信号により駆動され、さらに、第三パルス幅変調信号と第四パルス幅変調信号が、第一パルス幅変調信号と第二パルス幅変調信号のうちの一つであることを特徴とする。【選択図】    図2
2005020982.tif 000002
【特許請求の範囲】
【請求項１】
第一パルス幅変調信号及び第二パルス幅変調信号により駆動される複数のスイッチと、
前記第一パルス幅変調信号により駆動される前記複数のスイッチのうちの少なくとも一つと電気的に接続され、第三パルス幅変調信号により駆動される第一制御回路と、
前記第二パルス幅変調信号により駆動される前記複数のスイッチのうちの少なくとも一つと電気的に接続され、第四パルス幅変調信号により駆動される第二制御回路と、
を含むDCファンモータのスイッチ駆動回路であって、
前記第一パルス幅変調信号が低レベルにあるとき、前記第一パルス幅変調信号により駆動される前記複数のスイッチはOFF状態にあり、且つ前記第三パルス幅変調信号が前記第一制御回路を駆動し、前記第一パルス幅変調信号により駆動される前記複数のスイッチをOFF状態にロックし、前記第二パルス幅変調信号が低レベルにあるとき、前記第二パルス幅変調信号により駆動される前記複数のスイッチはOFF状態にあり、且つ前記第四パルス幅変調信号が前記第二制御回路を駆動し、前記第二パルス幅変調信号により駆動される前記複数のスイッチをOFF状態にロックする、ことを特徴とするDCファンモータのスイッチ駆動回路。
【請求項２】
前記第三パルス幅変調信号は、前記第一パルス幅変調信号であり、前記第四パルス幅変調信号は、前記第二パルス幅変調信号である、ことを特徴とする請求項１に記載のDCファンモータのスイッチ駆動回路。
【請求項３】
前記第三パルス幅変調信号は、前記第二パルス幅変調信号であり、前記第四パルス幅変調信号は、前記第一パルス幅変調信号である、ことを特徴とする請求項1に記載のDCファンモータのスイッチ駆動回路。
【請求項４】
前記第一パルス幅変調信号により駆動される前記複数のスイッチのうちの少なくとも一つと電気的に接続され、第五パルス幅変調信号により駆動される第三制御回路と、
前記第二パルス幅変調信号により駆動される前記複数のスイッチの少なくとも一つと電気的に接続され、第六パルス幅変調信号により駆動される第四制御回路と、
をさらに含むDCファンモータのスイッチ駆動回路であって、
前記第一パルス幅変調信号と前記第二パルス幅変調信号が同時に低レベルにあるとき、前記第五パルス幅変調信号が前記第三制御回路を駆動し、前記第一パルス幅変調信号により駆動される前記スイッチをOFF状態にロックし、且つ前記第六パルス幅変調信号が前記第四制御回路を駆動し、前記第二パルス幅変調信号により駆動される前記スイッチをOFF状態にロックする、ことを特徴とする請求項1に記載のDCファンモータのスイッチ駆動回路。
【請求項５】
前記第五パルス幅変調信号と前記第六パルス幅変調信号は同じであり、NOR論理ゲートにより処理された前記第一パルス幅変調信号と前記第二パルス幅変調信号の出力信号である、ことを特徴とする請求項４に記載のDCファンモータのスイッチ駆動回路。
【請求項６】
DCモータとブリッジコネクションを形成し、第一パルス幅変調信号と第二パルス幅変調信号によりそれぞれ駆動される、二つの第一スイッチと、
前記第一パルス幅変調信号により駆動される前記第一スイッチと電気的に接続され、且つ前記第一パルス幅変調信号及び第一印加電圧により駆動される第一制御回路と、
前記第二パルス幅変調信号により駆動される前記第一スイッチと電気的に接続され、且つ前記第二パルス幅変調信号及び第二印加電圧により駆動される第二制御回路と、
を含むDCファンモータのスイッチ駆動回路であって、
前記第一パルス幅変調信号が低レベルにあるとき、前記第一パルス幅変調信号により駆動される前記第一スイッチはOFF状態にあり、且つ前記第二パルス幅変調信号が低レベルにあるとき、前記第二パルス幅変調信号により駆動される前記第一スイッチはOFF状態にある、ことを特徴とするDCファンモータのスイッチ駆動回路。
【請求項７】
DCモータとブリッジコネクションを形成し、第一パルス幅変調信号と第二パルス幅変調信号によりそれぞれ駆動される、二つの第一スイッチと、
前記第一パルス幅変調信号により駆動される前記第一スイッチと電気的に接続され、且つ前記第二パルス幅変調信号により駆動される第一制御回路と、
前記第二パルス幅変調信号により駆動される前記第一スイッチと電気的に接続され、且つ前記第一パルス幅変調信号により駆動される第二制御回路と、
前記第一パルス幅変調信号及び前記第二パルス幅変調信号を受信し、且つ第三パルス幅変調信号を出力するNOR論理ゲートと、
前記第一パルス幅変調信号により駆動される前記第一スイッチと電気的に接続され、且つ前記第三パルス幅変調信号により駆動される第三制御回路と、
前記第二パルス幅変調信号により駆動される前記第一スイッチと電気的に接続され、且つ前記第三パルス幅変調信号により駆動される第四制御回路と、
を含むDCファンモータのスイッチ駆動回路であって、
前記第一パルス幅変調信号が低レベルにあるとき、前記第一パルス幅変調信号により駆動される前記第一スイッチはOFF状態にあり、且つ前記第二パルス幅変調信号が低レベルにあるとき、前記第二パルス幅変調信号により駆動される前記第一スイッチはOFF状態にある、ことを特徴とするDCファンモータのスイッチ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、DCファンモータの制御回路に関し、特に、DCファンモータのスイッチ駆動回路に関する。
【背景技術】
【０００２】
図１に示すように、従来のDCファンモータ回路においては、二つのパルス幅変調（Pulse Width Modulation；PWM）信号A及びBを利用し、四つのフルブリッジ・スイッチ（switch）11、12、13、14を駆動することにより、DCファンモータ1の回転速度を制御するのが一般的である。実際の応用においては、エンハンスメントモード（enhancement mode）の金属酸化物電界効果トランジスタ（Metal-Oxide-Semiconductor FET；MOSFET）が上記スイッチ11、12、13及び14に広く採用されている。
【０００３】
DCファンモータ1が動作している期間に、PWM信号A及びBは、高（H）レベルでスイッチ11、12、13及び14を駆動し、低（L）レベルで駆動を停止させる。即ち、PWM信号Aが高（H）レベルでスイッチ12及び13をON状態にさせるとき、PWM信号Bが低（L）レベルでスイッチ11及び14をOFF状態にさせ、これにより、DCファンモータ1が導通され、その電流方向は矢印15が示す通りとなる。一方、PWM信号Aが低（L）レベルで、スイッチ12及び13をOFF状態にさせるとき、PWM信号Bは、高（H）レベルでスイッチ11及び14をON状態にさせ、これにより、DCファンモータ１が導通され、その電流方向は矢印16が示す通りとなる。つまり、スイッチ12及び13がON状態にあるとき、スイッチ11及び14がOFF状態になり、スイッチ11及び14がON状態にあるとき、スイッチ12及び13がOFF状態になる。
【０００４】
しかしながら、DCファンモータ1は誘導負荷に属し、且つ、これらスイッチが主にトランジスタであるため、スイッチ11及び14またはスイッチ12及び13がON状態からOFF状態に切り換わる瞬間、DCファンモータ1内に発生する逆起電力により、OFF状態にあるスイッチ11、12、13及び14をON状態に切り換えられてしまい、「OFFであるべきときにON」という誤動作を招く可能性があり、この誤動作は、スイッチとスイッチの間に短絡を引き起こし、スイッチが焼き切られてしまうだけでなく、ひどい場合は、DCファンモータ1の破損につながりかねない。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述したように、従来のDCファンモータのスイッチは、モータの電流方向の切換時に発生する逆起電力の影響を受け、誤動作を起こし、この誤動作がスイッチの破損と、さらにはモータの破損を同時に引き起こす可能性がある。
【０００６】
上記問題に鑑みて、本発明は、各スイッチの開閉を制御する制御回路を加えた駆動回路により、スイッチの「OFFであるべきときにON」という誤動作の発生を防ぐ、DCファンモータのスイッチ駆動回路を提供する。
【０００７】
本発明は、スイッチがON状態からOFF状態に切り換わるとき、各スイッチ自身の駆動信号を利用し、制御回路を駆動することにより、スイッチを強制的にOFF状態にロックし、スイッチの誤動作を防ぐ、DCファンモータのスイッチ駆動回路を提供することを一つの目的とする。
【０００８】
さらに、本発明は、スイッチがON状態からOFF状態に切り換わるとき、相手スイッチの駆動信号を利用し、制御回路を駆動することにより、スイッチを強制的にOFF状態にロックし、スイッチの誤動作を防ぐ、DCファンモータのスイッチ駆動回路を提供することをもう一つの目的とする。
【課題を解決するための手段】
【０００９】
本発明のDCファンモータのスイッチ駆動回路は、複数のスイッチと、第一制御回路及び第二制御回路を備える。前記スイッチは、第一パルス幅変調信号及び第二パルス幅変調信号により駆動され、且つ、DCファンモータとブリッジコネクションを形成する。このほか、前記第一制御回路は、前記第一パルス幅変調信号により駆動される前記複数のスイッチのうちの少なくとも一つと電気的に接続され、且つ、第三パルス幅変調信号により駆動される。前記第二制御回路は、前記第二パルス幅変調信号により駆動される前記複数のスイッチのうちの少なくとも一つと電気的に接続され、且つ、第四パルス幅変調信号により駆動される。
【００１０】
本発明は、前記第一パルス幅変調信号が低レベルにあるとき、前記第一パルス幅変調信号により駆動される前記複数のスイッチはOFF状態になり、且つ、前記第三パルス幅変調信号が前記第一制御回路を駆動し、前記第一パルス幅変調信号により駆動される前記複数のスイッチをOFF状態にロックし、また、前記第二パルス幅変調信号が低レベルにあるとき、前記第二パルス幅変調信号により駆動される前記複数のスイッチはOFF状態になり、且つ、前記第四パルス幅変調信号により駆動される前記第二制御回路は、前記第二パルス幅変調信号により駆動される前記複数のスイッチをOFF状態にロックすることを特徴とする。
【００１１】
さらに、本発明は、前記第三パルス幅変調信号及び第四パルス幅変調信号が、前記第一パルス幅変調信号及び前記第二パルス幅変調信号のうちの一つであることを特徴とする。
【発明の効果】
【００１２】
本発明によれば、第一に、スイッチのDCファンモータ本体の逆起電力の影響による誤動作を防ぐことができ、第二に、スイッチの短絡電流の発生を防止でき、第三に、DCファンモータのスイッチの誤動作による破損を防ぐことができる。
【発明を実施するための最良の形態】
【００１３】
以下、図面に基づき、本発明の各実施例について詳細に説明する。図2に示すように、本発明のDCファンモータ10のスイッチ駆動回路は、全ブリッジコネクションのスイッチ101、102、103、104と、制御回路105、106とを含み、制御回路105と106は、スイッチ103と104にそれぞれ電気的に接続される。本発明の主な動作原理は、PWM信号Aを利用してスイッチ102と103を駆動し、且つ、PWM信号Bを利用してスイッチ101と104を駆動することにより、DCファンモータ10を導通させ、PWM信号Aが高レベルから低レベルに切り換わるとき、PWM信号Bが低レベルから高レベルに切り換わる。PWM信号Aが高レベルから低レベルに切り換わる瞬間、スイッチ102及び103は、ON状態からOFF状態に切り換わると同時に、PWM信号Cの適切な（高または低）レベルを利用して制御回路105を駆動することにより、制御回路105はスイッチ103を強制的にOFF状態にロックさせる。同様に、PWM信号Bが高レベルから低レベルに切り換わる瞬間、スイッチ101及び104は、ON状態からOFF状態に切り換わると同時に、PWM信号Dの適切な（高または低）レベルを利用して制御回路106を駆動することにより、制御回路106はスイッチ104を強制的にOFF状態にロックさせる。本発明において、特に上記PWM信号Cを、PWM信号AまたはPWM信号Bのうちの一つとすることができ、上記PWM信号Dもまた、PWM信号AまたはPWM信号Bのうちの一つとすることができる。
【００１４】
このほか、本発明のDCファンモータ10のスイッチ駆動回路は、上記PWM信号A、B、C及びDのデューティサイクル（duty cycle）の変化により、他の制御回路を配置することができる。例えば、PWM信号Cが低レベルで、且つ制御回路105を駆動することができない期間には、PWM信号Eを利用して制御回路107を駆動することにより、スイッチ103を強制的にOFF状態にロックさせる。同様に、PWM信号Dが低レベルで、且つ制御回路106を駆動することができない期間には、PWM信号Fを利用して制御回路108を駆動することにより、スイッチ104を強制的にOFF状態にロックさせる。本発明の一実施例に採用されたPWM信号E及びFは、PWM信号A及びBが論理ゲート（図示せず）を介して処理された後の出力信号である。
【００１５】
これにより、スイッチ101及び104、またはスイッチ102及び103が、ON状態からOFF状態に切り換わるとき、DCファンモータ10に瞬間的に発生する逆起電力により、「OFFであるべきときにON」という誤動作の発生を確実に防ぐことができる。
【実施例１】
【００１６】
まず、本発明の実施例1におけるDCファンモータのスイッチ駆動回路を図3に示す。本実施例1において、コイル20はDCファンモータを表し、その入力電圧はVinである。このほか、PWM信号Aによりスイッチ202及び203が駆動され、PWM信号Bによりスイッチ201及び204が駆動され、スイッチ201及び202は、pチャネルエンハンスメントモードのMOSFETであり、スイッチ203及び204は、nチャネルエンハンスメントモードのMOSFETである。本実施例1の特徴として、さらに、PWM信号A、印加電圧V1及び制御回路205によりスイッチ203を制御し、且つPWM信号B、印加電圧V2及び制御回路206によりスイッチ204を制御することにより、スイッチ203及び204がOFF状態において、そのゲートとソースとの間の電圧差が実質的に０である。これにより、スイッチ203及び204を強制的にOFF状態にロックすることができ、スイッチ203及び204の誤動作を防止することができる。ここでは、制御回路206と制御回路205は同じであり、それぞれ二つのnチャネルエンハンスメントモードMOSFETのスイッチ2061、2062と2051、2052を含む。
【００１７】
本実施例1のDCファンモータのスイッチ駆動原理は、まず、PWM信号Aがその高レベルでスイッチ202、203、2051をオンにするとき、スイッチ202、203、2051はON状態になり、スイッチ2052はOFF状態となり、DCファンモータが導通され、その電流方向は矢印207の示す通りとなる。
【００１８】
次に、PWM信号Aがその低レベルでスイッチ202、203、2051をオフにするとき、スイッチ202、203、2051はOFF状態となり、スイッチ2052は、印加電圧V1に駆動されてON状態となり、スイッチ203と回路を形成し、スイッチ203のゲートGとソースSを強制的に短絡させる。また、スイッチ204については、PWM信号Bが低レベルであるため、スイッチ2061がOFF状態となり、スイッチ2062は印加電圧V2に駆動されてON状態となり、スイッチ204と回路を形成し、スイッチ204のゲートGとソースSを強制に短絡させる。このため、スイッチ202及び203がOFFになる瞬間、DCファンモータ内部に発生する逆起電力の影響により、スイッチ203及び204が誤動作してON状態になってしまう問題を解決することができ、スイッチ203及び204の正常な動作を確保することができる。
【００１９】
同様に、PWM信号Bがその高レベルでスイッチ201、204、2061をオンにするとき、スイッチ201、204、2061はON状態となり、スイッチ2062はOFF状態となり、DCファンモータが導通され、その電流方向は矢印208が示す通りとなる。
【００２０】
PWM信号Bがその低レベルでスイッチ201、204、2061をオフにするとき、スイッチ201、204、2061はOFF状態となり、スイッチ2062は印加電圧V2に駆動されてON状態となり、スイッチ204と回路を形成し、スイッチ204のゲートGとソースSを強制的に短絡させる。スイッチ203については、PWM信号Aが低レベルにあるため、スイッチ2051はOFF状態となり、スイッチ2052は印加電圧V1に駆動されてON状態となり、スイッチ203と回路を形成し、スイッチ203のゲートGとソースSを強制的に短絡させる。このため、スイッチ201及び204がオフになる瞬間、DCファンモータ内部に発生する逆起電力の影響により、スイッチ204及び203が誤動作してON状態になってしまう問題を解決することができる。
【００２１】
特に、本実施例のスイッチ203と204は、その自身の駆動信号、つまりPWM信号A及びびBを利用して制御回路205と206を駆動し、よってスイッチ自身をOFF状態にロックするため、本実施例のスイッチ駆動回路は、セルフロッキング（self-locking）回路に属する。
【実施例２】
【００２２】
次に、本発明の実施例2におけるDCファンモータのスイッチ駆動回路を図4に示す。本実施例2においては、コイル30はDCファンモータを表し、その入力電圧はVinである。このほか、PWM信号Aによりスイッチ302と303を駆動し、PWM信号Bによりスイッチ301と304を駆動し、スイッチ301と302は、PチャネルエンハンスメントモードMOSFETであり、スイッチ303と304は、nチャネルエンハンスメントモードMOSFETである。
【００２３】
本実施例2の特徴は、さらにPWM信号B、制御回路305、制御回路307及びPWM信号Gによりスイッチ303を制御し、且つPWM信号A、制御回路306、制御回路308及びPWM信号Gによりスイッチ304を制御する。このようにして、スイッチ303と304がOFF状態において、そのゲートとソース間の電圧差が実質的に０である。これにより、スイッチ303と304を強制的にOFF状態にロックすることができ、スイッチ303と304の誤動作を防止する。ここでは、制御回路305と306の回路配置は同じであり、スイッチとするnチャネルエンハンスメントモードMOSFET 3051と3061をそれぞれ備え、制御回路307と308の回路配置は同じであり、スイッチとするnチャネルエンハンスメントモードMOSFET 3071と3081をそれぞれ備える。また、本実施例2のPWM信号Gは、NOR論理ゲート309によりPWM信号AとBのレベルを処理した後に決定され、例えば、PWM信号AとBが共に低レベル信号であるとき、PWM信号Gは高レベル信号となる。
【００２４】
本実施例2のDCファンモータのスイッチ駆動原理は、PWM信号Aがその高レベルでスイッチ302と303をオンにするとき、スイッチ302と303はON状態となり、DCファンモータが導通され、その電流方向は矢印311が示す通りとなる。
【００２５】
PWM信号Aが高レベルから低レベルに切り換わり、スイッチ302、303がOFF状態にある短い間、PWM信号Bはまだ低レベルにあるため、スイッチ3051がOFF状態にあり、このとき、スイッチ303と304は、主にPWM信号Gによりそのゲートとソースを強制的に短絡させる。つまり、PWM信号AとBが共に低レベル状態にあるとき、NOR論理ゲート309が高レベル信号をスイッチ3071と3081に出力し、スイッチ3071と3081がON状態となり、スイッチ303及び304と回路を形成し、スイッチ303と304が強制的にOFF状態にロックされる。
【００２６】
同様に、PWM信号Bがその高レベルでスイッチ301と304をオンにするとき、スイッチ301と304はON状態にあり、DCファンモータが導通され、その電流方向は矢印312の示す通りとなる。PWM信号Bが高レベルから低レベルに切り換わり、スイッチ301と304がOFF状態にある短い間、PWM信号Aはまだ低レベルにあるため、スイッチ3061がOFF状態にあり、このとき、スイッチ303と304は、主にPWM信号Gによりそのゲートとソースを強制的に短絡させる。
【００２７】
これにより、スイッチ302と303がオフになる瞬間、或いは、スイッチ301と304がオフになる瞬間、DCファンモータ内部に発生する逆起電力の影響により、スイッチ303と304が誤動作してON状態になってしまう問題を解決することができる。
【００２８】
本実施例2において、スイッチ303はスイッチ304のPWM信号Bにより制御回路305を駆動し、よってスイッチ303自身をOFF状態にロックし、スイッチ304はスイッチ303のPWM信号Aにより制御回路306を駆動し、よってスイッチ304自身をOFF状態にロックするため、本実施例2のスイッチ駆動回路は、インタロッキング（interlocking）回路に属する。
【００２９】
以上、本発明の実施例を図面に基づいて詳述してきたが、具体的な構成は、この実施例に限られるものではなく、本発明の要旨を逸脱しない範囲の修正や変更等があっても、本発明に含まれる。例えば、上記DCファンモータ10は、スイッチ103及び104のみと半ブリッジ式の電気接続を形成することもできる。よって、本発明は後付する特許請求の範囲により限定される。
【図面の簡単な説明】
【００３０】
【図１】従来のDCファンモータスイッチの駆動回路を示す模式図である。
【図２】本発明のDCファンモータスイッチの駆動回路を示す模式図である。
【図３】本発明の実施例1におけるDCファンモータスイッチの駆動回路を示す回路図である。
【図４】本発明の実施例2におけるDCファンモータスイッチの駆動回路を示す回路図である。
【符号の説明】
【００３１】
１          DCファンモータ
10          DCファンモータ
11、12、13、14スイッチ
15、16      矢印
101、102、103、104      スイッチ
105、106、107、108制御回路
20          コイル
201、202    pチャネルエンハンスメントモードMOSFET
203、204    nチャネルエンハンスメントモードMOSFET
205、206    制御回路
207、208    矢印
2051、2052、2061、2062        nチャネルエンハンスメントモードMOSFET
30          コイル
301、302          pチャネルエンハンスメントモードMOSFET
303、304          nチャネルエンハンスメントモードMOSFET
305、306、307、308、309       制御回路
3051、3061、3071、3081        nチャネルエンハンスメントモードMOSFET
【図１】
2005020982.tif 000003
【図２】
2005020982.tif 000004
【図３】
2005020982.tif 000005
【図４】
2005020982.tif 000006