(57)【要約】【課題】複数のメモリーアクセス系を有するバッファメモリーにデータを蓄えて誤り訂正をする場合、誤り訂正のために読み出して訂正して書き戻すときに他のメモリーアクセスが発生していると誤り訂正処理が待たされるか、バッファーメモリーがページアドレス方式を採用している場合には更にページアクセス中は誤り訂正処理が待たされたりページアクセスが中断されメモリーアクセス効率が低下するという問題を有していた。【解決手段】誤り訂正演算部で算出した誤り位置と誤り数値を一旦記憶手段に記憶しておき、誤り訂正が発生したときにメモリーアクセス要求を発生させ、バッファーメモリーからのデータの読み出し、排他的論理和、書き戻しの一連の処理手段を設けることにより、誤り訂正部がメモリーアクセスの間待たされることはなく、ページアクセスが妨げられないようにした。【選択図】図１
2005050428.tif 000002
【特許請求の範囲】
【請求項１】
データを格納するメモリーと、前記メモリーに格納されたデータを誤り訂正するために誤り位置と誤り数値を演算する誤り訂正演算部と、誤り位置と誤り数値を記憶する記憶手段と、誤り訂正が発生して前記記憶手段に記憶された場合に前記メモリーに対してメモリーアクセス要求するためのメモリーアクセス要求手段と、前記メモリーから読み出した信号と前記記憶手段で記憶された誤り数値と排他的論理和演算するための排他的論理和回路と、前記メモリーからの読み出し、誤り数値との排他的論理和、前記メモリーへの書き込みを一連の動作として発生させるように切り換える切換手段から構成されたことを特徴とする誤り訂正装置。
【請求項２】
前記誤り位置と前記誤り数値を記憶する記憶手段は独立したレジスターであり、前記メモリーアクセス要求手段は前記誤り演算部が前記記憶手段に書き込んだときにセットされメモリーアクセスが終了するとリセットされるフラグであり、前記フラグのセットに対応してメモリーアクセス要求が発生するように構成したことを特徴とする特許請求項１記載の誤り訂正装置。
【請求項３】
前記誤り位置と前記誤り数値を記憶する記憶手段は第２のメモリーであり、前記メモリーアクセス要求手段は前記第２のメモリーの記憶位置と読み出し位置を示すメモリーポインターであり、前記メモリーポインターの値が初期値でない場合にメモリーアクセス要求が発生するように構成したことを特徴とする特許請求項１記載の誤り訂正装置。
【請求項４】
データのスクランブルを解くアンスクランブル処理のためのアンスクランブルデータを発生するアンスクランブルデータ発生手段と、前記排他的論理和回路の入力を誤り数値とアンスクランブルデータと選択する選択手段を有し、前記選択手段によって誤り訂正時には誤り数値を、アンスクランブル時にはアンスクランブルデータを選択することにより、アンスクランブル時には前記メモリーからの読み出し、アンスクランブルデータとの排他的論理和、前記メモリーへの書き込みを一連の動作をするように構成したことを特徴とする特許請求項１記載の誤り訂正装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク等のメディアや通信装置からのデータのような誤りのあるデータをバッファメモリーに格納した後、バッファメモリー上の誤ったデータを誤り訂正する誤り訂正装置に関するものである。
【背景技術】
【０００２】
従来から、ＤＶＤ（デジタルビデオディスク）のような光ディスクドライブ装置ではメディアからのデータをバッファメモリーに一旦格納した後、バッファメモリー上の誤りデータを誤り訂正して、コンピュータや音声・画像デコーダにデータを送る誤り訂正装置が使用されていた。
【０００３】
例えば特許文献１に記載の誤り訂正装置は、光ディスクドライブ装置等に備えられ、光ディスクから読み出されたデータの誤りを訂正する装置であり、バッファメモリーと、そのバッファメモリーにアクセスする３つの処理ブロック（ディスクインターフェース部、誤り訂正部およびホストインターフェース部）と、それらアクセスの排他制御を行うバスコントロール部とから構成されている。
誤り訂正部は、ディスクインターフェース部からバッファメモリーに書き込まれたデータを順次に読み出して誤りが発生していないか検出し、もし誤りが発見された場合にバッファメモリー上の誤りを訂正する回路である。具体的には、誤り訂正部は、４つの符号列に対して同時並列に誤り訂正を行う回路であり、データ分配部、４つのシンドローム生成部、誤り位置・誤り数値演算部および誤りデータ更新部から構成される。
【０００４】
誤り位置・誤り数値演算部は、４つのシンドローム生成部それぞれについて順に、生成された１０個のシンドローム中に非零が存在するか否かを判断し、存在する場合に、それらシンドロームを用いて誤り位置と誤り数値を算出する。具体的には、１０個のシンドロームを基にしてユークリッド法等により誤り位置多項式と誤り数値多項式を特定するための各項の係数を算出した後に、その誤り位置多項式の根（誤り位置）をチェーン検索と呼ばれる方法等によって算出し、さらに、誤り数値多項式を用いて誤り数値を算出する。
【０００５】
誤りデータ更新部は、誤り位置・誤り数値演算部によって算出された誤り位置に基づいてバッファメモリー中の誤りデータを読み出し、読み出した誤りデータと誤り位置・誤り数値演算部によって算出された誤り数値との排他的論理和を計算し、得られた値をバッファメモリー内の元の位置に書き戻す。
【０００６】
ホストインターフェース部は、誤り訂正部５による処理が終わったデータをバッファメモリーから読み出してコンピュータ等のホストに出力するインターフェース回路である。バスコントロール部は、バッファメモリーと、ディスクインターフェース部、誤り訂正部およびホストインターフェース部の３つの処理ブロックのいずれかとの間で８ビット幅のデータバスを介するデータ転送を行わせる制御回路であり、バッファメモリーへのアクセスを排他制御するバス調停制御部と、バッファメモリーへのアクセスのためのアドレスを生成して出力するアドレス生成部と、ディスクインターフェース部、誤り訂正部５およびホストインターフェース部のいずれかとバッファメモリーとをバス接続しＤＭＡ（Direct Memory Access）によるデータ転送を行わせるＤＭＡチャネル部とを有する。
【特許文献１】特開平１１−３３８７２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、このように構成された誤り訂正装置では、バッファメモリーにアクセスするディスクインターフェース部、誤り訂正部およびホストインターフェース部の３つの処理ブロックのメモリーアクセスを排他制御しているため、誤り訂正部においてバッファメモリー内の誤ったデータを読み出して誤りを訂正してバッファーメモリーに書き戻す処理の内、誤ったデータの読み出し要求を出してから実際にデータが読み出されるまでの間誤り訂正部の処理が待たされるという問題があった。そのため誤り訂正部は実際に必要な処理速度能力を超えた処理速度で処理せねばならないという問題があり、またバッファーメモリーがページアドレス方式を採用している場合はメモリーアクセス効率を上げるためにはディスクインターフェース部からの書き込み処理やホストインターフェース部への読み出し処理をまとめてページアクセスさせるために更に誤り訂正処理が待たされるかまたはページアクセスを中断してメモリーアクセス効率を低下させるという問題があった。
また、ＤＶＤやＣＤ−ＲＯＭ等のメディアでは０データが連続しないように元データと疑似乱数とを排他的論理和をとってメディア内のデータとするというような方式でデータにスクランブルをかけているものがある。その場合、スクランブルを解くのにスクランブル時と同じ疑似乱数で排他的論理和をとるというアンスクランブル処理をする必要がある。この場合でもバッファーメモリーからデータを読みだして排他的論理和をとって書き戻すという処理をするので、その間メモリーアクセスが休止したりページアクセスが中断するという問題があった。
本発明は前記問題点を解決し、誤り訂正時に誤り訂正部が待たされることがなく、また誤り訂正時あるいはアンスクランブル時に、メモリーアクセス効率を低下させることがない誤り訂正装置を提供することを目的としてなされたものである。
【課題を解決するための手段】
【０００８】
本発明は、誤り訂正演算部で算出した誤り位置と誤り数値を一旦記憶手段に記憶しておき、バッファーメモリーからのデータの読み出し、排他的論理和をとってバッファーメモリーに書き戻すという一連の処理手段を設けることにより、誤り訂正部がメモリーアクセスの間待たされたりメモリーアクセスが休止したりすることはなく、ページアクセスが妨げられないためメモリーアクセス効率を改善したことを第１の主要な特徴とする。
また、アンスクランブル時においても、バッファーメモリーからのデータの読み出し、排他的論理和をとってバッファーメモリーに書き戻すという一連の処理手段を行うことにより、バッファーメモリーからデータを読みだして排他的論理和をとって書き戻すまでの間、メモリーアクセスが休止したり、ページアクセスが中断しないように改善したことを第２の主要な特徴とする。
【発明の効果】
【０００９】
本発明の誤り訂正装置は、誤り訂正時に誤り訂正部がメモリーアクセスの間待たされることがないので誤り訂正に必要な処理速度以上の処理速度を必要とすることはなく、またメモリーアクセスが休止したりページアクセスが妨げられるということがないためメモリーアクセス効率を改善できるという効果がある。
また、アンスクランブル時においても、バッファーメモリーからデータを読みだして排他的論理和をとって書き戻すまでの間、メモリーアクセスが休止したり、ページアクセスが中断することがないためメモリーアクセス効率を改善できるという効果がある。
【発明を実施するための最良の形態】
【００１０】
本発明は、誤り訂正演算部で算出した誤り位置と誤り数値を一旦記憶手段に記憶しておき、誤り訂正が発生したときにメモリーアクセス要求する手段を設け、バッファーメモリーからのデータの読み出し、排他的論理和をとってバッファーメモリーに書き戻す一連の処理手段を設けることにより、誤り訂正部がメモリーアクセスの間待たされたりメモリーアクセスが休止したりすることはなく、ページアクセスが妨げられないためメモリーアクセス効率を改善した。
また、アンスクランブル時においても、排他的論理和回路の入力を誤り数値とアンスクランブルデータと選択的に切り換えることによって、バッファーメモリーからのデータの読み出し、アンスクランブルデータと排他的論理和をとってバッファーメモリーに書き戻す一連の処理手段を行うようにすることにより、バッファーメモリーからデータを読みだして排他的論理和をとって書き戻すまでの間、メモリーアクセスが休止したり、ページアクセスが中断しないように改善した。
【実施例１】
【００１１】
図１は本発明の第１の実施例を示すブロック図で、ＤＶＤ再生装置に用いられる誤り訂正装置の例であり、１はバッファーメモリー、２はメモリーコントローラ、３はメディアインターフェース、４はシンドローム生成部、５は誤り訂正演算部、６は誤り位置レジスタ、７は誤り数値レジスタ、８はアクセスフラグ、９はアンスクランブル回路、１０はホストインターフェースであり、誤り訂正演算部５、誤り位置レジスタ６、誤り数値レジスタ７、アクセスフラグ８で誤り訂正部１６を構成している。また、メモリーコントローラ２はバッファメモリー１の書き込み、読み出し制御する装置であって、バッファメモリー１へは、書き込みを指示する書き込み許可信号１１、読み出しを指示する読み出し許可信号１２、バッファーメモリー１の書き込み、読み出しアドレスを示す複数ビット数のメモリーアドレス信号１３、複数ビット数のメモリー書き込みデータ信号１４、複数ビット数のメモリー読み出しデータ信号１５が接続されている。
【００１２】
メモリーコントローラ２は、メディアからのデータを書き込むためのメディアインターフェース３、誤り訂正用のシンドローム演算のためにデータを読み出すシンドローム生成部４、誤り訂正のための読み出し・書き込みを行う誤り訂正部１６、アンスクランブル処理のための読み出し・書き込みを行うアンスクランブル回路９、ＰＣやＤＶＤプレーヤ等で再生処理をするためのデコーダに接続されるホストインターフェース１０が接続され、アクセス順序を調停をするアービター機能を有している。メディアインターフェース３からメモリーコントローラ２にはメディアデータ書き込み要求信号、メディアデータ書き込みアドレス信号、メディアデータ信号が、シンドローム生成部４からメモリーコントローラ２にはシンドローム読み出し要求信号、シンドローム読みだしアドレス信号、シンドローム生成データ信号が、誤り訂正部１６からメモリーコントローラ２にはアクセスフラグ８の出力である誤り訂正読み出し書き込み要求信号、アクセスフラグ８のリセット信号、誤り位置レジスタ６の出力である誤り訂正アドレス信号、誤り数値レジスター７の出力である誤り訂正データ信号が、アンスクランブル回路９からメモリーコントローラ２にはアンスクランブル読み出し書き込み要求信号、アンスクランブルアドレス信号、アンスクランブルデータ信号が、ホストインターフェース１０からメモリーコントローラ２にはホスト読みだし要求信号、ホスト読み出しアドレス信号、ホスト読みだしデータ信号が接続されている。
【００１３】
メディアからのデータは、メディアインターフェース３によってメモリーコントローラ２を経由してバッファーメモリー１に書き込まれ、誤り訂正ブロックの行または列の順序で読み出されてシンドローム生成部４に引き渡されてシンドローム演算し、シンドローム演算結果が誤りありと判断された場合にはシンドローム生成部４で生成されたシンドロームに基づいて誤り訂正演算部５で誤り位置と誤り数値が演算されて求められ、それぞれ誤り位置レジスタ６、誤り数値レジスタ７に出力されて記憶される。誤り位置と誤り数値が出力されると誤り演算部５はアクセスフラグ８を１にセットしてメモリーコントローラ２に対してアクセス要求を出し次の誤り位置と誤り数値の演算を開始し、メモリーコントローラ２はアクセスが完了するとアクセスフラグ８を０にリセットする。誤り訂正演算部５は誤り位置と誤り数値の演算が完了したときにアクセスフラグ８をチェックし、０ならば誤り位置と誤り数値を誤り位置レジスタ６、誤り数値レジスタ７に出力し、１ならば０になるまで待つ。ここでアクセスフラグ８は誤り数値が誤り数値レジスター７に書き込まれたときに、その書き込み信号で自動的に１をセットするようにしてもよい
【００１４】
誤り訂正はブロック単位で行われ、１ブロックの訂正が終了すると誤り訂正演算部５はアンスクランブル回路９に訂正終了を通知し、アンスクランブル回路９のアンスクランブル処理が起動する。アンスクランブル処理とは、メディアデータは記録時に決められた規格に基づいて疑似乱数と排他的論理和がとられているので、それを元に戻すために記録時と同じ疑似乱数を発生させてその信号と排他的論理和をとることを意味し、アンスクランブル回路９には、アンスクランブルの位置（バッファメモリー１のアドレス）を決めるカウンタと、決められたデータ位置のデータから初期値を決めて疑似乱数を発生させる疑似乱数発生回路を有しており、後述のアンスクランブルデータ信号とは、その疑似乱数のデータ信号である。
【００１５】
アンスクランブル処理の終わったデータはホストインターフェース１０によって読み出され、ＰＣやＤＶＤプレーヤ用のデコーダ等にデータが出力される。
【００１６】
図２は本発明のメモリーコントローラ２の第１の実施例を示すブロック図であり、破線で囲んだが部分メモリーコントローラ２を示し、２１はアービター、２２は書き込み信号発生回路、２３は読み出し信号発生回路、２４はアドレスレジスター、２５は書き込みデータレジスター、２６は読み出しデータレジスター、２７は論理和回路、２８は読み出し完了信号発生回路、２９および３０は切換スイッチ、３１は排他的論理和回路、３２はセレクタであり、アービター２１から出力される信号線である４１は書き込み要求信号、４２は読み出し要求信号、４３は複数ビット数のアドレスデータ信号、４４は複数ビット数の書き込みデータ信号、４５は読み出し完了信号、４６は複数ビット数の読み出しデータ信号である。
図３は図２におけるメモリーコントローラ２の動作タイミングチャートであり、（ａ）は書き込み時のタイミング、（ｂ）は読み出し時のタイミング、（ｃ）は誤り訂正時やアンスクランブル時のタイミングであり、図２と図３を用いてメモリーコントローラ２の動作を説明する。
【００１７】
アービター２１には図示していないが、メディアインターフェース３からはメディアデータ書き込み要求信号、メディアデータ書き込みアドレス信号、メディアデータ信号が、シンドローム生成部４からはシンドローム読み出し要求信号、シンドローム読みだしアドレス信号、シンドローム生成データ信号が、誤り訂正部１６からはアクセスフラグ８の出力である誤り訂正読み出し書き込み要求信号、アクセスフラグ８のリセット信号、誤り位置レジスタ６の出力である誤り訂正アドレス信号、誤り数値レジスター７の出力である誤り訂正データ信号が、アンスクランブル回路９からはアンスクランブル読み出し書き込み要求信号、アンスクランブルアドレス信号、アンスクランブルデータ信号が、ホストインターフェース１０からはホスト読みだし要求信号、ホスト読み出しアドレス信号、ホスト読みだしデータ信号が接続されている。
【００１８】
各メモリーアクセス要求が発生すると、アービター２１によってメモリーアクセスの順序が調停され、まずメモリーに書き込みが選択された場合には書き込み要求信号４１、アドレス信号４３、書き込みデータ信号４４が発生し、書き込み要求信号４１はラッチ信号として論理和回路２７を経由してアドレスレジスタ２４にアドレス信号４３をラッチしてその出力はメモリーアドレス信号１３としてメモリーに与えられ、書き込みデータレジスタ２５に与えられ書き込みデータ信号４４がラッチされメモリー書き込みデータ信号１４としてメモリーに与えられ、書き込み信号発生回路２２で１クロック遅延されて書き込み許可信号１１としてメモリーに与えられる。通常の書き込み時は、書き込み信号発生回路２２の入力を切り換える切換スイッチ２９は書き込み要求信号４１を選択し、メモリー書き込みデータ信号１４を切り換える切換スイッチ３０は書き込みデータレジスタ２５の出力を選択するように構成されているので、このときは切換スイッチ２９は書き込み要求信号４１を選択しており、切換スイッチ３０は書き込みデータレジスタ２５の出力を選択している。
次にアービター２１によってメモリーからの読み出しが選択された場合には、読み出し要求信号４２、アドレス信号４３が発生し、読み出し要求信号４２はラッチ信号として論理和回路２７を経由してアドレスレジスタ２４にアドレス信号４３をラッチしてその出力はメモリーアドレス信号１３としてメモリーに与えられ、読み出し信号発生回路２３で１クロック遅延されて読み出し許可信号１２としてメモリーに与えられる。そうするとバッファメモリー１からはメモリー読みだしデータ信号１５が発生し、読み出し許可信号１２によって読み出しデータレジスター２６にラッチされ、読み出しデータ信号４６として出力される。読み出し許可信号１２は読み出し完了信号発生回路２８で１クロック遅延されて読み出し完了信号４５が出力され、読み出し要求をしたブロックにおいて読み出しデータ信号４６を参照するタイミングとして使用される。
【００１９】
誤り訂正時やアンスクランブル時には、書き込み信号発生回路２２の入力を切り換える切換スイッチ２９は読み出し信号発生回路２３の出力を選択し、メモリー書き込みデータ信号１４を切り換える切換スイッチ３０は排他的論理和回路３１の出力を選択するように構成されており、アクセス要求時には読み出し要求信号４２とアドレス信号４３が発生し、読み出し要求信号４２はラッチ信号として論理和回路２７を経由してアドレスレジスタ２４にアドレス信号４３をラッチしてその出力はメモリーアドレス信号１３としてメモリーに与えられ、読み出し信号発生回路２３で１クロック遅延されて読み出し許可信号１２としてメモリーに与えられる。そうするとバッファメモリー１からはメモリー読みだしデータ信号１５が発生し、読み出し許可信号１２によって読み出しデータレジスター２６にラッチされ、その出力は排他的論理和回路３１に入力され、セレクタ３２の出力と排他的論理和が演算され切換スイッチ３０を経由してメモリー書き込みデータ信号１４としてバッファメモリー１に与えられる。また読み出し信号発生回路２３の出力である読み出し許可信号１２は切換スイッチ２９を経由して書き込み信号発生回路２２に入力され、１クロック遅延されて書き込み許可信号１１を発生する。セレクター３２には誤り数値レジスター７の出力である誤り訂正データ信号とアンスクランブル回路９からのアンスクランブルデータ信号が入力されており、誤り訂正かアンスクランブルかによってアービター２１によって選択される。
【００２０】
図４は本発明のメモリーコントローラ２の第２の実施例を示すブロック図であり、破線で囲んだが部分メモリーコントローラ２を示す。図２の第１の実施例におけるメモリーコントローラ２と異なる点は、排他的論理和回路３１の入力がメモリー読みだしデータ信号１５になっており、切換スイッチ３０は書き込みデータレジスタ２５の入力にあり、排他的論理和回路３１の出力が切換スイッチ３０を経由して書き込みデータレジスタ２５の入力に接続されていることと、書き込みデータレジスタ２５のラッチ信号として論理和回路３３が設けられていることである。このように構成するとバッファメモリー１から読み出されたメモリー読み出し信号１５は直ちに排他的論理和の演算が行われ、読み出し許可信号１２のタイミングで論理和回路３３の出力が書き込みデータレジスタ２５にラッチされてメモリー書き込みデータ信号１４としてバッファメモリー１に入力され、書き込み許可信号１１のタイミングでバッファーメモリー１に書き込まれる。
【実施例２】
【００２１】
図５は本発明の第２の実施例を示すブロック図である。図１の第１の実施例の誤り訂正装置と異なる点は、誤り位置レジスタ６および誤り数値レジスタ７の代わりにメモリー５１を設け、アクセスフラグ８の代わりにメモリーポインター５２を設けたことである。このように構成された誤り訂正装置は誤り訂正部５が誤り訂正を実行すると、その結果の誤り位置と誤り数値をメモリー５１に書き込み、メモリーポインターをインクリメントさせ、またメモリーコントローラ２はメモリーポインター５２が０以外を示していたらアービター２１による調停結果に応じて誤り訂正のメモリーアクセスを行い、メモリーアクセスが行われるとメモリーポインター５２をデクリメントさせる。このように構成すると誤り訂正演算部５はメモリーアクセスの完了を待つことなく、メモリーが満杯になるまでは次々と演算を進行させることができるため、より効率よくメモリーアクセスの順序を決めることができる。また、メモリーコントローラ２は図２または図４のブロック図で示されたものと同じである。
【００２２】
このように構成すると例えばホストインターフェースには圧縮画像のデコーダを接続し、圧縮をデコードするための中間処理データや動き予測の参照画像等をバッファーメモリー１に置いた場合、画像のデコード処理をしている間は画像処理にメモリーアクセスが優先的に使用されるが、その間に演算した誤り位置と誤り数値をメモリー５１に保存しておけば、垂直ブランキング期間等の画像処理が停止した期間に集中的に誤り訂正のメモリーアクセスを行うことが可能である。
【産業上の利用可能性】
【００２３】
本発明にかかる誤り訂正装置は、実施例で説明したＤＶＤ再生装置に用いられる誤り訂正装置だけではなく、バッファーメモリーと誤り訂正する誤り訂正回路を有する誤り訂正装置であれば、いかなるディスクやテープやそれ以外のメディアや、あるいは通信装置等であっても、すべてに適用できる。
【図面の簡単な説明】
【００２４】
【図１】本発明の第１の実施例を示すブロック図である。
【図２】本発明のメモリーコントローラの第１の実施例を示すブロック図である。
【図３】本発明の実施例におけるメモリーコントローラのタイミング図である。
【図４】本発明のメモリーコントローラの第２の実施例を示すブロック図である。
【図５】本発明の第２の実施例を示すブロック図である。
【符号の説明】
【００２５】
１  バッファーメモリー
２  メモリーコントローラ
３  メディアインターフェース
４  シンドローム生成部
５  誤り訂正演算部
６  誤り位置レジスタ
７  誤り数値レジスタ
８  アクセスフラグ
９  アンスクランブル回路
１０  ホストインターフェース
１１  書き込み許可信号１１
１２  読み出し許可信号１２
１３  メモリーアドレス信号
１４  メモリー書き込みデータ信号
１５  メモリー読み出しデータ信号
２１  アービター
２２  書き込み信号発生回路
２３  読み出し信号発生回路
２４  アドレスレジスター
２５  書き込みデータレジスター
２６  読み出しデータレジスター
２７、３３  論理和回路
２８  読み出し完了信号発生回路
２９、３０  切換スイッチ
３１  排他的論理和回路
３２  セレクタ
４１  書き込み要求信号
４２  読み出し要求信号
４３  アドレスデータ信号
４４  書き込みデータ信号
４５  読み出し完了信号
４６  読み出しデータ信号
５１  メモリー
５２  メモリーポインター
【図１】
2005050428.tif 000003
【図２】
2005050428.tif 000004
【図３】
2005050428.tif 000005
【図４】
2005050428.tif 000006
【図５】
2005050428.tif 000007