(57)【要約】【課題】  第１入力、第２入力、出力及び前記出力と前記第１入力との間に接続される第１抵抗を備える演算増幅器のオフセット電圧を無効化する装置及び方法を提供する。【解決手段】  前記第１抵抗に電気的に接続されて、前記演算増幅器の前記第１入力で第１フィードバック比率を有する第１抵抗回路網を形成する可変抵抗と、第１入力と第２入力とを備え、前記第１入力が第２抵抗を通じて前記演算増幅器の出力に電気的に接続される比較器と、前記第２抵抗に接続されて前記比較器の前記第１入力で第２フィードバック比率を有する第２抵抗回路網を形成する第３抵抗と、前記比較器と前記可変抵抗とに電気的に接続されて前記比較器の出力値を測定し、その測定出力値に基づいて前記可変抵抗を調節するオフセット測定器と、を含む装置。【選択図】  図２
2005218115.tif 000002
【特許請求の範囲】
【請求項１】
第１入力、第２入力、出力及び前記出力と前記第１入力との間に接続される第１抵抗を備える演算増幅器のオフセット電圧を無効化する装置において、
前記第１抵抗に電気的に接続されて、前記演算増幅器の前記第１入力で第１フィードバック比率を有する第１抵抗回路網を形成する可変抵抗と、
第１入力と第２入力とを備え、前記第１入力が、第２抵抗を通じて前記演算増幅器の前記出力に電気的に接続される比較器と、
前記第２抵抗に接続されて、前記比較器の前記第１入力で第２フィードバック比率を形成する第３抵抗と、
前記比較器と前記可変抵抗とに電気的に接続されて、前記比較器の出力値を測定し、その測定出力値に基づいて前記可変抵抗を調節するオフセット測定器と、を含むことを特徴とする演算増幅器のオフセット電圧を無効化する装置。
【請求項２】
前記第１フィードバック比率と前記第２フィードバック比率とは、同じであることを特徴とする請求項１に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項３】
前記第２抵抗回路網を選択的に前記演算増幅器に接続し、前記オフセット測定器をイネーブルさせるイネーブル信号を受信するためのイネーブル信号ノードを更に含むことを特徴とする請求項１に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項４】
前記可変抵抗は、前記イネーブル信号が非活性である時、ゼロオフセット電圧に対応する初期値に設定されることを特徴とする請求項３に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項５】
前記オフセット測定器は、カウンタであることを特徴とする請求項１に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項６】
前記カウンタは、前記比較器が第１ロジック値を出力する時にその値をアップカウントし、前記比較器が第２ロジック値を出力する時にその値をダウンカウントし、
前記可変抵抗は、前記カウンタの値に比例的に調節可能に増加または減少することを特徴とする請求項５に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項７】
前記オフセット測定器から出力される前記値を平均する平均回路を更に含み、前記平均回路の出力は、前記可変抵抗をゼロオフセットに対応する値に調節するように使用されることを特徴とする請求項１に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項８】
前記平均回路は、第１ラッチ、第２ラッチ及びアダーを含み、前記第１ラッチは、前記比較器が前記第１値を出力する時に前記オフセット測定器の出力を保存し、前記第２ラッチは、前記比較器が前記第２値を出力する時に前記オフセット測定器の出力を保存し、前記アダーは、前記第１ラッチと前記第２ラッチとの出力値を加算して平均値を導出することを特徴とする請求項７に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項９】
前記オフセット測定器は、ルックアップテーブルであることを特徴とする請求項１に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項１０】
前記ルックアップテーブルは、フラッシュメモリで実行されることを特徴とする請求項９に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項１１】
前記ルックアップテーブルは、プログラマブルＲＯＭで実行されることを特徴とする請求項９に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項１２】
前記演算増幅器の前記第２入力と前記比較器の第２入力とは、入力電圧を受信するための共通ノードに電気的に接続されることを特徴とする請求項１に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項１３】
前記演算増幅器の前記第１入力は、前記第１抵抗回路網の少なくとも一部分を通じて増幅される入力電圧を受信することを特徴とする請求項１に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項１４】
前記演算増幅器の前記第２入力と前記比較器の前記第２入力とは、共通でグラウンドに接続されることを特徴とする請求項１３に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項１５】
前記比較器は、差動増幅器を含むことを特徴とする請求項１に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項１６】
前記比較器は、チョッピング比較器であることを特徴とする請求項１に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項１７】
前記演算増幅器の前記第１入力は、反転入力端子であることを特徴とする請求項１に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項１８】
第１入力、第２入力、出力及び前記出力と前記第１入力との間に接続される第１抵抗を備える演算増幅器のオフセット電圧を無効化する装置において、
前記第１抵抗に電気的に接続されて、前記演算増幅器の前記第１入力で第１フィードバック比率を有する第１抵抗回路網を形成する可変抵抗と、
前記演算増幅器の前記出力と前記可変抵抗とに電気的に接続され、前記演算増幅器の前記入力に存在するオフセット電圧を追跡して、オフセットエラー値を発生させる第２フィードバック比率を有する第２抵抗回路網を備えるオフセット制御部と、を含み、
前記オフセット制御部は、前記オフセットエラー値に基づいて前記可変抵抗を調節して、前記オフセット電圧を無効化することを特徴とする演算増幅器のオフセット電圧を無効化する装置。
【請求項１９】
前記オフセット制御部は、
第１入力と第２入力とを備え、前記第１入力が第２抵抗を通じて前記演算増幅器の前記出力に電気的に接続される比較器と、
前記第２抵抗に接続され、前記比較器の前記第１入力で第２フィードバック比率を有する前記第２抵抗回路網を形成する第３抵抗と、
前記比較器と前記可変抵抗との間に電気的に接続されて、前記比較器の出力値を測定し、その測定出力値に基づいて前記可変抵抗を調節するオフセット測定器と、を更に含むことを特徴とする請求項１８に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項２０】
前記第２フィードバック比率は、前記第１フィードバック比率と同じであることを特徴とする請求項１８に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項２１】
前記第２抵抗回路網を前記演算増幅器に選択的に接続し、前記オフセット測定器をイネーブルさせるイネーブル信号を受信するためのイネーブル信号ノードを更に含むことを特徴とする請求項１８に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項２２】
前記オフセット測定器は、カウンタであることを特徴とする請求項１８に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項２３】
前記カウンタは、前記比較器が第１ロジック値を出力する時にその値をアップカウントし、前記比較器が第２ロジック値を出力する時にその値をダウンカウントし、
前記可変抵抗は、前記カウンタの値に比例的に調節可能に増加または減少することを特徴とする請求項２２に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項２４】
前記オフセット測定器から出力される値を平均する平均回路を更に含み、
前記平均回路の出力は、前記可変抵抗をゼロオフセットに対応する値に調節するように使用されることを特徴とする請求項１９に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項２５】
前記オフセット測定器は、ルックアップテーブルであることを特徴とする請求項１９に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項２６】
前記ルックアップテーブルは、フラッシュメモリで実行されることを特徴とする請求項２０に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項２７】
前記ルックアップテーブルは、プログラマブルＲＯＭで実行されることを特徴とする請求項２０に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項２８】
前記比較器は、差動増幅器を含むことを特徴とする請求項１９に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項２９】
前記比較器は、チョッピング比較器であることを特徴とする請求項１９に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項３０】
第１入力、第２入力、出力及び前記出力と前記第１入力との間に接続される第１抵抗を備える演算増幅器のオフセット電圧を無効化する装置において、
前記第１抵抗は可変抵抗であり、前記第１抵抗に電気的に接続されて、前記演算増幅器の前記第１入力で第１フィードバック比率を有する第１抵抗回路網を形成する第２抵抗と、
前記演算増幅器の出力と前記可変抵抗とに電気的に接続され、前記演算増幅器の入力に存在するオフセット電圧を追跡し、オフセットエラー値を発生させる第２フィードバック比率を有する第２抵抗回路網を備えるオフセット制御部と、を含み、
前記オフセット制御部は、前記オフセットエラー値に基づいて前記可変抵抗を調節して、前記オフセット電圧を無効化することを特徴とする演算増幅器のオフセット電圧を無効化する装置。
【請求項３１】
前記オフセット制御部は、
第１入力と第２入力とを備え、前記第１入力が第３抵抗を通じて前記演算増幅器の出力に電気的に接続される比較器と、
前記第３抵抗に接続されて、前記比較器の前記第１入力に前記第２フィードバック比率を有する前記第２抵抗回路網を形成する第４抵抗と、
前記比較器と前記可変抵抗との間に電気的に接続されて、前記比較器の出力値を測定し、その測定出力値に基づいて前記可変抵抗を調節するオフセット測定器と、を更に含むことを特徴とする請求項３０に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項３２】
前記第２フィードバック比率は、前記第１フィードバック比率と同じであることを特徴とする請求項３０に記載の演算増幅器のオフセット電圧を無効化する装置。
【請求項３３】
第１入力、第２入力、出力及び前記出力と前記第１入力との間に接続される第１抵抗を備える演算増幅器のオフセット電圧を無効化する方法において、
前記第１抵抗に電気的に接続されて、前記演算増幅器の前記第１入力で、第１フィードバック比率を有する第１抵抗回路網を形成する可変抵抗をゼロオフセットに対応する初期値に設定する段階と、
前記演算増幅器の出力と前記可変抵抗とに電気的に接続され、第２フィードバック比率を有する第２抵抗回路網を備えるオフセット制御部を利用することで、前記演算増幅器の前記入力に存在するオフセット電圧を追跡する段階と、
オフセットエラー値を発生させる段階と、
前記可変抵抗を、前記オフセットエラー値に基づいて調節して、前記オフセット電圧を無効化する段階と、を含むことを特徴とする演算増幅器のオフセット電圧を無効化する方法。
【請求項３４】
前記オフセット電圧を追跡する段階は、
比較器によって、前記演算増幅器の入力電圧を、前記第２フィードバック比率を有する前記第２抵抗回路網に存在する前記電圧と比較する段階と、
前記比較器の出力値を測定し、その測定出力値に基づいて前記可変抵抗を調節する段階と、を含むことを特徴とする請求項３３に記載の演算増幅器のオフセット電圧を無効化する方法。
【請求項３５】
前記第２フィードバック比率は、前記第１フィードバック比率と同じになるように設定されることを特徴とする請求項３３に記載の演算増幅器のオフセット電圧を無効化する方法。
【請求項３６】
イネーブル信号を利用して、前記第２抵抗回路網を前記演算増幅器に選択的に接続する段階と、前記イネーブル信号が非活性である時に、前記可変抵抗を前記初期値にリセットする段階と、を更に含むことを特徴とする請求項３３に記載の演算増幅器のオフセット電圧を無効化する方法。
【請求項３７】
前記測定段階は、前記比較器が第１ロジック値を出力する時にカウンタの値をアップカウントする段階と、前記比較器が第２ロジック値を出力する時にカウンタの値をダウンカウントする段階と、を含み、
前記可変抵抗を調節する段階は、前記カウンタの値に比例的に調節可能に抵抗を増加または減少させる段階を含むことを特徴とする請求項３４に記載の演算増幅器のオフセット電圧を無効化する方法。
【請求項３８】
前記測定値を平均する段階と、前記平均値に基づいてゼロオフセットに対応する値に前記可変抵抗をリセットする段階と、を更に含むことを特徴とする請求項３４に記載の演算増幅器のオフセット電圧を無効化する方法。
【請求項３９】
前記平均する段階は、前記比較器が第１値を出力する時に第１測定値を保存する段階、前記比較器が第２値を出力する時に第２測定値を保存する段階、及び前記第１測定値を前記第２測定値に加算して平均値を導出する段階を含むことを特徴とする請求項３８に記載の演算増幅器のオフセット電圧を無効化する方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、演算増幅器と共に使用するための装置及び方法に係り、特に、演算増幅器のオフセット電圧を無効化する装置及び方法に関する。
【背景技術】
【０００２】
演算増幅器は、信号の増幅に幅広く使用されている装置である。演算増幅器は、信号増幅器または信号減衰器として使用するために接続され得る。従来の演算増幅器の一例が、特許文献１に記載されている。図１Ａは、非反転増幅器として知られている信号増幅のために接続された演算増幅器を示す。前記非反転増幅器の電圧は、増幅利得が１＋（Ｒ２／Ｒ１）である時、ＶＯＵＴ１＝（（Ｒ２／Ｒ１）＋１）Ｖｉｎ１として表現され得る。図１Ｂは、前記増幅器の入力信号と比較される時、前記増幅器の出力信号が負の極性を有するため、入力信号を減衰させるために使用され得る反転増幅器を示す。前記反転増幅器の電圧は、ＶＯＵＴ２＝−（Ｒ２／Ｒ１）Ｖｉｎ２として表現され得る。２つの場合で、前記演算増幅器の出力に存在する電圧は、前記演算増幅器の２つの入力端子間に存在する電圧が前記利得によって増加された電圧である。したがって、前記演算増幅器の２つの入力端子間に存在する入力電圧以外に、いくらかの浮遊（ｓｔｒａｙ）電圧またはオフセット電圧Ｖｏｆｆがあれば、前記演算増幅器の前記出力電圧は、前記で表現したように、Ｖｏｆｆに前記利得が乗算された電圧と同じエラー電圧が加えられた、前記入力電圧の増幅されたバージョンを有することになる。前記演算増幅器が信号の増幅に使用されても、または減衰に使用されても、前記増幅または減衰された信号は、前記増幅されたオフセット電圧によって歪曲される。
【０００３】
したがって、前記演算増幅器の入力に存在するオフセット電圧の影響を無効化するための装置及び方法が要求される。
【特許文献１】特開平１１−２９８２７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明が達成しようとする技術的課題は、演算増幅器の入力に存在するオフセット電圧の影響を無効化して、演算増幅器の出力電圧の歪曲を減少させる装置及び方法を提供するところにある。
【課題を解決するための手段】
【０００５】
本発明の一実施例によれば、演算増幅器のオフセット電圧を無効化する装置が提供され、前記演算増幅器は、第１入力、第２入力、出力及び前記出力と前記第１入力との間に接続される第１抵抗を備える。前記装置は、前記第１抵抗に電気的に接続されて、前記演算増幅器の前記第１入力で第１フィードバック比率を有する第１抵抗回路網を形成する可変抵抗と、第１入力と第２入力とを備え、前記第１入力が第２抵抗を通じて前記演算増幅器の前記出力に電気的に接続される比較器と、前記第２抵抗に接続され、前記比較器の前記第１入力で第２フィードバック比率を有する第２抵抗回路網を形成する第３抵抗と、前記比較器と前記可変抵抗との間に電気的に接続されて、前記比較器の出力値を測定し、その測定出力値に基づいて前記可変抵抗を調節するオフセット測定器と、を含み、前記第１フィードバック比率と前記第２フィードバック比率とは同じである。
【０００６】
前記装置は、第２抵抗回路網を前記演算増幅器に選択的に接続し、前記オフセット測定器をイネーブルさせるためのイネーブル信号を受信するイネーブル信号ノードを含む。好ましくは、前記可変抵抗は、前記イネーブル信号が非活性である時、ゼロのオフセット電圧に対応する初期値に設定される。前記オフセット測定器はカウンタとなり得ると共に、前記カウンタは、前記比較器が第１ロジック値を出力する時にその値をアップカウントし、前記比較器が第２ロジック値を出力する時にその値をダウンカウントし、前記可変抵抗は、前記カウンタの値に比例して調節可能に増加または減少する。
【０００７】
前記装置は、前記オフセット測定器から出力される前記値を平均する平均回路を更に含み、前記平均回路の出力は、前記可変抵抗をゼロオフセットに対応する値に調節するために使用され、前記平均回路は、第１ラッチ、第２ラッチ及びアダーを含み、前記第１ラッチは、前記比較器が前記第１値を出力する時に前記オフセット測定器の出力を保存し、前記第２ラッチは、前記比較器が前記第２値を出力する時に前記オフセット測定器の出力を保存し、前記アダーは、前記第１ラッチと前記第２ラッチとの出力値を加算して平均値を導出する。
【０００８】
前記オフセット測定器は、ルックアップテーブル（Ｌｏｏｋｕｐ Ｔａｂｌｅ：以下、ＬＵＴ）ともなり得ると共に、前記ＬＵＴは、フラッシュメモリまたはプログラマブルＲＯＭで実行され得る。
【０００９】
前記装置は、入力電圧を受信するために、共通ノードに電気的に接続される前記演算増幅器の第２入力と前記比較器の第２入力とを備える。前記演算増幅器の第１入力は、前記第１抵抗回路網の少なくとも一部分を通じて増幅される入力電圧を受信する。
【００１０】
本発明の他の一例によれば、前記演算増幅器の前記第２入力と前記比較器の前記第２入力とが共通的にグラウンドに接続されるか、または前記演算増幅器の前記第１入力は反転入力端子である。
【００１１】
好ましくは、前記比較器は差動増幅器を含む。
【００１２】
前記比較器は、チョッピング比較器となり得る。
【００１３】
本発明の更に他の一例によれば、演算増幅器のオフセット電圧を無効化する装置が提供され、前記演算増幅器は、第１入力、第２入力、出力及び前記出力と前記第１入力との間に接続される第１抵抗を備え、前記装置は前記第１抵抗に電気的に接続されて、前記演算増幅器の前記第１入力で第１フィードバック比率を有する第１抵抗回路網を形成する可変抵抗と、前記演算増幅器の出力と前記可変抵抗とに電気的に接続されるオフセット制御部と、を含み、前記オフセット制御部は、第２フィードバック比率を有し、演算増幅器の入力に存在するオフセット電圧を追跡して、オフセットエラー値を発生させる第２抵抗回路網を備え、前記オフセット制御部は、前記オフセットエラー値に基づいて前記可変抵抗を調節して前記オフセット電圧を無効化する。
【００１４】
前記オフセット制御部は、第１入力と第２入力とを備え、前記第１入力が第２抵抗を通じて前記演算増幅器の出力に電気的に接続される比較器と、前記第２抵抗に接続されて、前記比較器の前記第１入力で第２フィードバック比率を有する前記第２抵抗回路網を形成する第３抵抗と、前記比較器と前記可変抵抗との間に電気的に接続され、前記比較器の出力値を測定し、その測定出力値に基づいて前記可変抵抗を調節するオフセット測定器と、を含み、前記第２フィードバック比率は前記第１フィードバック比率と同じである。
【００１５】
本発明の更に他の実施例によれば、演算増幅器のオフセット電圧を無効化する装置が提供され、前記演算増幅器は、第１入力、第２入力、出力及び前記出力と前記第１入力との間に接続される第１抵抗を備え、前記装置は、可変抵抗である前記第１抵抗に電気的に接続されて、前記演算増幅器の前記第１入力で第１フィードバック比率を有する第１抵抗回路網を形成する第２抵抗と、前記演算増幅器の出力と前記可変抵抗とに電気的に接続されるオフセット制御部と、を含み、前記オフセット制御部は、第２フィードバック比率を有し、演算増幅器の入力に存在するオフセット電圧を追跡してオフセットエラー値を発生させる第２抵抗回路網を備え、前記オフセット制御部は、前記オフセットエラー値に基づいて前記可変抵抗を調節して前記オフセット電圧を無効化する。
【００１６】
前記オフセット制御部は、第１入力と第２入力とを備え、前記第１入力が第３抵抗を通じて前記演算増幅器の出力に電気的に接続される比較器と、前記第３抵抗に接続されて、前記比較器の前記第１入力で第２フィードバック比率を有する前記第２抵抗回路網を形成する第４抵抗と、前記比較器と前記可変抵抗との間に電気的に接続されて、前記比較器の出力値を測定し、その測定出力値に基づいて前記可変抵抗を調節するオフセット測定器と、を含み、前記第２フィードバック比率は前記第１フィードバック比率と同じである。
【００１７】
本発明の更に他の実施例によれば、演算増幅器のオフセット電圧を無効化する装置が提供され、前記演算増幅器は、第１入力、第２入力、出力及び前記出力と前記第１入力との間に接続される第１抵抗を備え、前記方法は、前記第１抵抗に電気的に接続される可変抵抗をゼロオフセットに対応する初期値に設定する段階と、前記演算増幅器の前記第１入力で第１フィードバック比率を有する第１抵抗回路網を形成する段階と、前記演算増幅器の出力と前記可変抵抗とに電気的に接続され、第２フィードバック比率を有する第２抵抗回路網を備えるオフセット制御部を使用して、前記演算増幅器の入力に存在するオフセット電圧を追跡する段階と、オフセットエラー値を発生させる段階と、前記オフセットエラー値に基づいて前記可変抵抗を調節して前記オフセット電圧を無効化する段階と、を含む。
【００１８】
前記オフセット電圧を追跡する段階は、比較器によって前記演算増幅器の入力電圧を、前記第２フィードバック比率を有する前記第２抵抗回路網に存在する前記電圧と比較する段階と、前記比較器の出力値を測定し、前記測定出力値に基づいて前記可変抵抗を調節する段階と、を含み、前記第２フィードバック比率は前記第１フィードバック比率と同じに設定される。
【００１９】
前記方法は、イネーブル信号を使用して前記第２回路網を前期演算器に選択的に接続する段階と、前記イネーブル信号が非活性化である時に、前記可変抵抗を前記初期値にリセットする段階と、を含み得る。
【００２０】
前記測定段階は、前記比較器が第１ロジック値を出力する時にその値をアップカウントする段階と、前記比較器が第２ロジック値を出力する時にその値をダウンカウントする段階と、を含み得ると共に、前記可変抵抗の調節段階は、前記カウンタの値に比例的に前記抵抗を調節可能に増加または減少させる段階を含む。
【００２１】
前記方法は、前記測定値を平均する段階と、前記平均値に基づいて前記可変抵抗をゼロオフセットに対応する値にリセットする段階と、を含み得ると共に、前記平均段階は、前記比較器が第１値を出力する時に第１測定値を保存する段階と、前記比較器が第２値を出力する時に第２測定値を保存する段階と、前記第１測定値を前記第２測定値に加算して平均値を導出する段階と、を含む。
【発明の効果】
【００２２】
本発明による演算増幅器のオフセット電圧を無効化する装置及び方法は、演算増幅器の入力に存在するオフセット電圧の影響を無効化できる。
【発明を実施するための最良の形態】
【００２３】
本発明と本発明の動作上の利点、及び本発明の実施によって達成される目的を十分に理解するには、本発明の好ましい実施例を示す添付図面及び図面に記載された内容を参照せねばならない。
【００２４】
以下、添付図面を参照して本発明の好ましい実施例を説明することで、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
【００２５】
図２は、本発明の一実施例に係るオフセット電圧を無効化する装置を示す。演算増幅器１０１が、入力電圧Ｖｉｎを受信するためのノードに接続される非反転端子を備える非反転増幅器として接続され、前記演算増幅器１０１の出力ノードＮＤ１がフィードバック抵抗Ｒ２を通じて前記反転入力に接続される。また、前記演算増幅器１０１の反転入力端子は、抵抗Ｒ０を通じてグラウンド電圧ＶＳＳに接続された他の抵抗ＲＣに接続される。前記抵抗ＲＣは、好ましくは、下記で更に詳細に説明する可変抵抗である。前記オフセット電圧Ｖｏｆｆがゼロであると仮定すれば、前記演算増幅器１０１の出力電圧はＶＯＵＴ＝（Ｒ２／（Ｒ０＋ＲＣ）＋１）Ｖｉｎとして表現できる。イネーブル信号ＣＡＬ＿ＯＮが活性化される時、スイッチ２２２が、前記演算増幅器１０１をオフセット測定器２２０に接続するように閉まり、カウンタ２２４がイネーブルされて、前記比較器２２３の出力ＶＣＯＭで指示する方向にカウントする。例えば、ＶＣＯＭがハイレべルである時に前記カウンタ２２４はアップカウントし、ＶＣＯＭがローレベルである時に前記カウンタ２２４はダウンカウントする。前記カウンタ２２４の出力は、前記オフセット電圧ＶｏｆｆとＶｉｎとの変化の方向の値を示す。前記オフセット電圧Ｖｏｆｆがゼロでなければ、前記演算増幅器の出力に表れるエラー電圧はＶＯＵＴ＝（Ｒ２／（Ｒ０＋ＲＣ）＋１）Ｖｏｆｆとして表現される。本発明の実施例によれば、オフセット制御部２００が前記演算増幅器の出力と前記可変抵抗ＲＣとに電気的に接続され、前記オフセット制御部２００は、第２フィードバック比率を有する第２抵抗回路網を備え、前記演算増幅器１０１の入力に存在するオフセット電圧を追跡してオフセットエラー値を発生させ、前記オフセット制御部２００は、前記オフセットエラー値に基づいて前記可変抵抗ＲＣを調節して前記オフセット電圧を無効化する。
【００２６】
前記オフセット制御部２００はオフセット測定器２２０を含む。前記オフセット測定器２２０は、前記入力電圧Ｖｉｎを受信するためのノードに２つの入力端子のうち１つが接続される比較器２２３を含む。他の入力端子は、抵抗Ｒ３１と抵抗Ｒ３２とにより構成される抵抗回路網に接続される。前記抵抗Ｒ３１は、前記抵抗Ｒ３２とスイッチ２２２とを通じて前記演算増幅器１０１の出力とに接続され、前記抵抗Ｒ３２は、好ましくは、グラウンド電圧ＶＳＳであるバイアス電圧に接続される。好ましくは、前記抵抗Ｒ３１は前記抵抗Ｒ２の抵抗値と同じであり、前記抵抗Ｒ３２は前記抵抗Ｒ０＋ＲＣの抵抗値と同じである。したがって、比較器２２３の第２入力端子（ノードＮＤ２）で存在する前記抵抗比率は、演算増幅器１０１の反転入力端子で存在する抵抗比率と同じである。そのような構成で、前記比較器２２３の入力に存在する前記電圧Ｖｃｉｎは、演算増幅器１０１の反転入力端子での電圧と事実上、等価である。したがって、前記オフセット電圧Ｖｏｆｆ＞０Ｖならば、Ｖｃｉｎの電圧は前記入力電圧Ｖｉｎより更に高くなる。前記比較器２２３は、ＶＣＯＭをローレベルで出力する。前記演算増幅器１０１のオフセット電圧Ｖｏｆｆが０Ｖより小さければ、Ｖｃｉｎの電圧は前記入力電圧Ｖｉｎより低くなり、前記比較器２２３はＶＣＯＭをハイレベルで出力する。前記オフセット電圧Ｖｏｆｆがゼロならば、Ｖｃｉｎ＝Ｖｉｎであり、前記比較器２２３はローでもハイでもない電圧を出力する。前記スイッチ２２２は、イネーブル信号ＣＡＬ＿ＯＮによって制御されて、前記オフセット制御部２００を前記演算増幅器１０１に選択的に接続する。カウンタ２２４は前記比較器２２３の出力に接続される。前記カウンタ２２４は、好ましくは、アップダウンカウンタである。前記カウンタ２２４はクロックＣＬＫによって駆動され、スイッチ２２２を制御するイネーブル信号ＣＡＬ＿ＯＮによってイネーブルされる。前記カウンタ２２４は、その出力ＲＣＴＬが順に前記可変抵抗ＲＣに接続され、前記カウンタ２２４の出力に基づいて前記可変抵抗ＲＣがその抵抗値を調節する。
【００２７】
前記イネーブル信号ＣＡＬ＿ＯＮが活性化される時、前記スイッチ２２２が、前記演算増幅器１０１を前記オフセット測定器２２０に接続するように閉まり、前記カウンタ２２４がイネーブルされて前記比較器２２３の出力ＶＣＯＭで指示する方向にカウントする。例えば、ＶＣＯＭがハイレベルである時に前記カウンタ２２４はアップカウントし、ＶＣＯＭがローレベルである時に前記カウンタ２２４がダウンカウントし、前記カウンタ２２４の出力は、前記オフセット電圧ＶｏｆｆとＶｉｎとの変化の方向の値を示す。
【００２８】
前記オフセット測定器２２０が前記演算増幅器１０１に接続される前に、前記可変抵抗ＲＣがＶｏｆｆの予想されるゼロオフセット電圧に対応する“１０００００”のような予め設定された初期値に設定される。同様に、ＲＣが前記初期値に設定される時、前記抵抗Ｒ３２が、抵抗Ｒ０と可変抵抗ＲＣとの和と同じ抵抗値として選択される。演算増幅器１０１の前記オフセット電圧Ｖｏｆｆがゼロでなければ、前記スイッチ２２２が閉まって（ＣＡＬ＿ＯＮがイネーブルされて）前記オフセット測定器２２０が前記演算増幅器１０１に接続され、増幅器１０１の出力ＶＯＵＴでの電圧差が前記オフセット測定器２２０の抵抗回路網Ｒ３１、Ｒ３２によって検出される。前記比較器２２３は、前記演算増幅器１０１に存在する前記オフセット電圧Ｖｏｆｆの方向に対応する電圧レベルを出力する。前記比較器２２３の出力は、設定されたクロック信号数の時間の間に前記カウンタ２２４にアップまたはダウン方向のカウントを引き起こす。カウンタ２２４からＲＣＴＬに出力される前記カウントされた値は、可変抵抗ＲＣを調節するのに使用される。前記可変抵抗ＲＣの調節は、前記抵抗Ｒ２、Ｒ０、ＲＣによって形成される抵抗比率回路網を、前記演算増幅器１０１に存在する前記オフセット電圧Ｖｏｆｆの値の逆方向に変化させ、それによって前記演算増幅器１０１の出力、ＶＯＵＴに存在するエラー電圧を減少させるフィードバックループを形成する。
【００２９】
図３は、本発明の一実施例に係る可変抵抗ＲＣを示す。前記したように、前記可変抵抗ＲＣはカウンタ２２４からの前記カウント出力ＲＣＴＬを受信し、その抵抗値を適切に調節する。この実施例によれば、複数の抵抗ＲＣ１ないしＲＣＮが直列に接続され、各抵抗の値は、カウンタ２２４の現在のカウント方向によってＲＣ１からＲＣＮに徐々に増加または減少する。前記抵抗値は、全体スイッチＳＷ１ないしＳＷＮのうち少なくとも１つをオンさせることで調節される。この実施例によれば、スイッチ、すなわち、ＳＷＮが閉まることにより前記抵抗ＲＣＮが全体抵抗値から除去される。例えば、カウンタ２２４から出力される前記出力ＲＣＴＬが“０１１１００”である時、ＳＷ６、ＳＷ２及びＳＷ１がターンオフされ、ＳＷ５、ＳＷ４及びＳＷ３がターンオンされる。前記したように、カウンタ２２４の出力ＲＣＴＬの初期値が中間値を示す“１０００００”と設定され、オフセット電圧ＶｏｆｆがＶｉｎより大きければ、前記カウンタ２２４はダウンカウントできる。その場合、前記カウント値ＲＣＴＬは“１０００００”から“０１１１１１”及び“０１１１１０”などにカウントされる。ＲＣの抵抗値が増加して、（Ｒ２／（Ｒ０＋ＲＣ）＋１）で表現される前記演算増幅器の利得を減少させ、それによって前記オフセット電圧Ｖｏｆｆによって発生されるＶＯＵＴのエラー電圧が減少する。
【００３０】
図４Ａと図４Ｂは、Ｖｏｆｆの他のオフセット電圧について、前記比較器２２４のＶｃｉｎ入力に存在する電圧と、前記演算増幅器１０１のＶＯＵＴに出力される電圧との変化をそれぞれ示すグラフである。周知のように、時間Ａの以内に図２の装置の動作で前記オフセット電圧が無効化されるか、またはゼロに減少する。
【００３１】
図５は、本発明の他の実施例に係るオフセット電圧を無効化する更に他の装置を示す。グラウンド電圧ＶＳＳに非反転入力が接続される反転増幅器として演算増幅器１０２が接続され、その出力ノードＮＤ１がフィードバック抵抗Ｒ２を通じて反転入力に接続される。抵抗Ｒ２、抵抗Ｒ０及び可変抵抗ＲＣによって形成される抵抗回路網が入力電圧Ｖｉｎに接続される。前記演算増幅器１０２は、抵抗回路網比率Ｒ２／（Ｒ０＋ＲＣ）と−Ｒ２（Ｒ０＋ＲＣ）との利得で反転モードで動作する。前記演算増幅器１０２の出力ノードＮＤ１は、入力電圧ノードＶｉｎに順に接続されるスイッチ３２２と抵抗Ｒ４１、Ｒ４２によって形成される抵抗回路網とを通じて、オフセット測定器３２０に接続される。前記オフセット測定器３２０で前記抵抗回路網は、比較器３２３の２つの入力端子のうち１つに接続される。前記抵抗Ｒ４１、Ｒ４２は、ノードＮＤ２または前記比較器３２３の入力での比率Ｒ４１／Ｒ４２が形成する値が、前記演算増幅器１０２の反転入力端子に存在する抵抗回路網の比率Ｒ２／（Ｒ０＋ＲＣ）と同じになるように設定される。前記比較器３２３の第２入力はＶＳＳに接続される。前記比較器３２３の出力はカウンタに接続され、前記演算増幅器１０２の出力ＶＯＵＴに出力される初期値からのオフセットの範囲を測定する。前記カウンタ３２４は、前記比較器３２３によって測定される変化の範囲に対応してカウントし、それによって演算増幅器１０２の出力からのオフセットを測定する。カウンタ３２４の出力ＲＣＴＬは、可変抵抗ＲＣ３１０の抵抗を調節するのに使用される。スイッチ３２２とカウンタ３２４のいずれも、イネーブル信号ＣＡＬ＿ＯＮによってイネーブルされる。好ましくは、スイッチ３２２が開き、カウンタ３２４がイネーブルされる時、前記可変抵抗ＲＣは、好ましくは、初期値として１０００００に設定される。図５の装置は、カウンタ３２４が逆方向になりうることを除き、図２の装置について説明したように、根本的に前記演算増幅器１０２の入力に存在するオフセット電圧Ｖｏｆｆを無効化するように動作する。
【００３２】
図６は、本発明の更に他の実施例に係る増幅器のオフセット電圧を無効化する装置を示す。演算増幅器１０３は、電圧入力端子Ｖｉｎに接続された非反転入力と、フィードバック抵抗Ｒ２を通じてその出力ＮＤ１に接続される反転入力端子とを有する。また、前記反転入力端子は、抵抗Ｒ０を通じてグラウンド電圧ノードＶＳＳに接続された可変抵抗ＲＣに接続される。ノードＮＤ１の前記演算増幅器１０３の出力は、スイッチ４２２を通じてオフセット測定器４２０に接続され、前記スイッチ４２２は、抵抗Ｒ５１と、前記グラウンド電圧ノードＶＳＳに接続された抵抗Ｒ５２とによって形成される抵抗回路網に接続される。比較器４２３とカウンタ４２４とは、本質的に図２で説明したように、前記演算増幅器１０３に存在できるオフセット電圧を測定するように接続される。本実施例によれば、前記オフセット測定器４２０は、前記比較器４２３に存在できるオフセット電圧を補償する回路を更に含む。前記比較器４２３は、好ましくは、チョッピング比較器であり、更に詳細な回路図が図７に示される。前記比較器４２３は、差動増幅器４３１、第１スイッチング部４３２、第２スイッチング部４３３及び出力部４３４を含む。差動増幅器とスイッチング部を含むチョッピング増幅器との動作は、当業者には公知のものである。前記スイッチング部のスイッチは、互いに極性が逆に反転される信号ＰＯＬ及び信号ＰＯＬＢによって制御される。そのように、前記信号ＰＯＬ及びＰＯＬＢは、前記比較器４２３の入力Ｖｉｎ及びＶｃｉｎが、前記差動増幅器４３１の２つの入力端子に交互に適用されるように作用する。例えば、ＰＯＬがローであり、ＰＯＬＢがハイである時、スイッチＳＷ１１ないしＳＷ１４はターンオンされ、スイッチＳＷ２１ないしＳＷ２４はターンオフされる。
【００３３】
図６を再び参照すれば、前記オフセット測定器４２０は第１ラッチ４２５と第２ラッチ４２６とを含み、前記第１ラッチ４２５と前記第２ラッチ４２６のいずれもカウンタ４２４の出力ＣＮＴ０を受信するように接続される。前記第１ラッチ４２５のクロック端子はスイッチ信号ＰＯＬＢに接続され、第２ラッチ４２６のクロック端子はスイッチ信号ＰＯＬに接続される。したがって、比較器４２３がＰＯＬアクティブで動作する時、前記第２ラッチ４２６がカウンタ４２４の前記カウンタ出力ＣＯＮＴ０をラッチする。同様に、ＰＯＬＢが活性化される時に前記比較器４２３が動作すれば、前記第１ラッチ４２５が前記カウンタ４２４からの出力ＣＮＴ０をラッチする。前記第１ラッチ４２５と前記第２ラッチ４２６とは交互にアダー４２７に接続される。前記アダー４２７は、前記第１ラッチ４２５と前記第２ラッチ４２６とでラッチされた値を蓄積するために使用される。前記蓄積された値は比較器４２３から出力される平均値である。前記アダー４２７の出力は順にセレクタ４２８に接続される。前記セレクタ４２８には、前記第１ラッチ４２５、前記第２ラッチ４２６及び前記アダー４２７の出力が供給される。入力ＰＯＬ、ＰＯＬＢ、ＣＡＬ＿ＯＮのうち１つを活性化させることで、前記セレクタ４２８によって受信される３つの出力のうち１つが選択的に出力される。したがって、可変抵抗ＲＣが前記平均値と、ＰＯＬが活性化される時の前記オフセット測定出力、またはＰＯＬＢが活性化される時の前記オフセット測定値のうちいずれか１つとによって調節され得る。前記アダー４２７からの前記平均値の選択は、前記比較器４２３の入力に存在するオフセット電圧Ｖｃｏｆｆを無効化する。
【００３４】
図８は、制御信号ＰＯＬ、ＰＯＬＢが適用された前記比較器４２３の入力及び出力信号のタイミング波形を示す。例えば、期間Ｆの間、ＰＯＬがローであり、ＰＯＬＢがハイであれば、ＳＷ１１ないしＳＷ１４が閉まり、ＳＷ２１ないしＳＷ２４が開く。前記比較器４２３に正のオフセット電圧Ｖｃｏｆｆが存在することが分かる。期間Ｇの間、ＰＯＬがハイに転換し、ＰＯＬＢがローに転換すれば、ＳＷ１１ないしＳＷ１４が開き、ＳＷ２１ないしＳＷ２４が閉まり、前記差動増幅器４３１の入力に入力Ｖｉｎ及びＶｃｉｎが交互に印加される。前記比較器４２３の入力電圧Ｖｃｉｎと出力電圧ＶＣＯＭとのエラー成分は、極性が逆に転換され徐々に無効化される。
【００３５】
図９は、本発明の更に他の実施例に係るオフセット電圧を無効化する装置を示す。演算増幅器５０３は、グラウンド端子ＶＳＳに接続された非反転入力端子と、フィードバック抵抗Ｒ２を通じて出力ＮＤ１に接続された反転入力端子とを備える。また、前記反転入力端子は、抵抗Ｒ１を通じて入力電圧Ｖｉｎに接続された可変抵抗ＲＣに接続される。ノードＮＤ１の前記演算増幅器５０３の出力は、スイッチ５２２を通じてオフセット測定器５２０に接続され、前記スイッチ５２２は、抵抗Ｒ５１と入力電圧ノードＶｉｎに接続された抵抗Ｒ５２とによって形成される抵抗回路網に接続される。比較器５２３とカウンタ５２４とは、本質的に図６で説明したように、演算増幅器５０３に存在できるオフセット電圧を測定するように接続される。本実施例によれば、前記オフセット測定器５２０は、前記比較器５２３に存在できるオフセット電圧を補償する回路を更に含む。前記比較器５２３は、好ましくはチョッピング比較器であり、更に詳細な回路図が図７に示され且つ前記で説明された。
【００３６】
前記オフセット測定器５２０は、第１ラッチ５２５と第２ラッチ５２６とを含み、前記第１ラッチ５２５と前記第２ラッチ５２６のいずれもカウンタ５２４の出力ＣＮＴ０を受信するように接続される。前記第１ラッチ５２５のクロック端子はスイッチ信号ＰＯＬＢに接続され、前記第２ラッチ５２６のクロック端子はスイッチ信号ＰＯＬに接続される。そのように、比較器５２３がＰＯＬアクティブで動作される時、前記第２ラッチ５２６はカウンタ５２４のカウンタ出力ＣＮＴ０をラッチする。同様に、ＰＯＬＢが活性化される時に前記比較器５２３が動作する時、前記第１ラッチ５２５が前記カウンタ５２４からの出力ＣＮＴ０をラッチする。前記第１ラッチ５２５と前記第２ラッチ５２６とは交互にアダー５２７に接続される。前記アダー５２７は、前記第１ラッチ５２５と前記第２ラッチ５２６とでラッチされた値を蓄積するために使用される。前記蓄積された値は、比較器５２３から出力された平均値である。前記アダー５２７の出力は順にセレクタ５２８に接続される。前記セレクタ５２８には、前記第１ラッチ５２５、前記第２ラッチ５２６及び前記アダー５２７の出力が供給される。入力ＰＯＬ、ＰＯＬＢ、ＣＡＬ＿ＯＮのうち１つを活性化させることで、前記セレクタ５２８に受信される前記３つの出力のうち１つが選択的に出力される。そのように、可変抵抗ＲＣは、前記平均値と、ＰＯＬが活性化される時の前記オフセット測定出力、またはＰＯＬＢが活性化される時の前記オフセット測定値のうちいずれか１つとによって調節され得る。前記アダー５２７からの前記平均値の選択は、前記比較器５２３の入力に存在するオフセット電圧Ｖｃｏｆｆを無効化する。
【００３７】
前記実施例が具体的かつ代表的な回路で説明されたが、当業者ならば、他の同じ回路がオフセット電圧を無効化するのに使用され得ることは容易に理解できる。例えば、複数の実施例に係る前記オフセット測定器に使用されたカウンタの機能は、ＬＵＴによって代替できる。図１０は、前記ＬＵＴに保存された代表的なデータテーブルを示す。図示されたように、ポインタは値“００００１１１１”を有する初期位置を指示する。比較器（例えば、図９の５２３）の出力に依存する時、前記ポインタは、比較器出力ＶＣＯＭがローレベルならば上に移動し、比較器出力ＶＣＯＭがハイレベルならば下に移動する。前記ポインタは、ＣＬＫの各クロックサイクルごとに増加的に上下に移動する。前記ＬＵＴは、前記でカウンタについて説明したものと同様に、前記抵抗値を調節するように前記可変抵抗ＲＣに前記データＲＣＴＬを出力する。好ましくは、前記ＬＵＴはフラッシュメモリまたはプログラマブルＲＯＭで実行できる。他の例で、前記演算増幅器に接続された前記抵抗回路網は、前記実施例について３つの抵抗、例えば、Ｒ２、Ｒ０及びＲＣを含むように説明される。前記フィードバック抵抗Ｒ２と他の２つの抵抗Ｒ０、ＲＣが、説明された装置の動作に影響を及ぼさずに単一の可変抵抗に代替されうることは、当業者には明らかである。
【００３８】
本発明は、図示された実施例を参照して説明したが、これは例示的なものにすぎず、当業者ならば、これから多様な変形及び均等な他の実施例が可能であるということが理解できる。したがって、本発明の真の技術的保護範囲は、特許請求の範囲の技術的思想によって決まらねばならない。
【産業上の利用可能性】
【００３９】
本発明に係る演算増幅器のオフセット電圧を無効化する装置及び方法は、演算増幅器の出力電圧の歪曲を減少させ得る。
【図面の簡単な説明】
【００４０】
【図１Ａ】従来の非反転演算増幅器を示す図面である。
【図１Ｂ】従来の反転演算増幅器を示す図面である。
【図２】本発明の一実施例に係るオフセット電圧を無効化する装置を示す図面である。
【図３】可変抵抗器の一例を示す図面である。
【図４Ａ】オフセット電圧のグラフとオフセット電圧の無効化とを示す図面である。
【図４Ｂ】オフセット電圧のグラフとオフセット電圧の無効化とを示す図面である。
【図５】本発明の他の実施例に係るオフセット電圧を無効化する装置を示す図面である。
【図６】本発明の更に他の実施例に係るオフセット電圧を無効化する装置を示す図面である。
【図７】図６の比較器の概要図である。
【図８】図６の回路における信号のタイミング波形を示す図面である。
【図９】本発明の更に他のオフセット電圧を無効化する装置を示す図面である。
【図１０】抵抗調節コードのＬＵＴ保存装置を示す図面である。
【符号の説明】
【００４１】
１０１    演算増幅器
２００    オフセット制御部
２２０    オフセット測定器
２２２    スイッチ
２２３    比較器
２２４    カウンタ
ＮＤ１、ＮＤ２    ノード
Ｒ０、Ｒ２、Ｒ３１、Ｒ３２、ＲＣ    抵抗
ＣＡＬ＿ＯＮ    イネーブル信号
ＣＬＫ    クロック
ＶＳＳ    グラウンド電圧
Ｖｏｆｆ    オフセット電圧
ＶＣＯＭ    出力電圧
Ｖｉｎ    入力電圧
Ｖｃｉｎ    入力電圧
ＲＣＴＬ    カウント値
【図１Ａ】
2005218115.tif 000003
【図１Ｂ】
2005218115.tif 000004
【図２】
2005218115.tif 000005
【図３】
2005218115.tif 000006
【図４Ａ】
2005218115.tif 000007
【図４Ｂ】
2005218115.tif 000008
【図５】
2005218115.tif 000009
【図６】
2005218115.tif 000010
【図７】
2005218115.tif 000011
【図８】
2005218115.tif 000012
【図９】
2005218115.tif 000013
【図１０】
2005218115.tif 000014