(57)【要約】      （修正有）【課題】基板の捩じり等の外部衝撃によるセラミック多層基板の端子電極部における応力の増加を低減する。【解決手段】略矩形状のセラミック積層体１と、前記セラミック積層体の主面のうち基板に半田付け実装される側の外表面に複数の略多角形の端子電極２を有し、前記端子電極はセラミック積層体に形成される下地層と、前記下地層の表面に電界めっき又は無電界めっきで形成される導体層からなる高周波電子部品において、矩形セラミック積層体の端子電極のうち、セラミック積層体の底面にある四隅から最近接の４つの前記端子電極について、前記セラミック積層体頂点に最も近い角に当該端子電極の最短辺の１／５以上または０.１ｍｍ以上面取りを施した高周波電子部品。【選択図】        図１
2005026312.tif 000002
【特許請求の範囲】
【請求項１】
略矩形状のセラミック積層体と、前記セラミック積層体の主面のうち基板に実装される側の外表面に複数の略多角形の端子電極を形成し、前記セラミック積層体の基板に実装される主面の四隅に近接して形成された４つの端子電極について、当該端子電極の最も短い辺の長さをａとした場合に、前記セラミック積層体の四隅に最も近い角にａ／５ｍｍ以上の面取りを施したことを特徴とする高周波電子部品。
【請求項２】
前記基板に実装される主面の四隅に近接して形成された４つの端子電極について、前記セラミック積層体の四隅に最も近い角に０．１ｍｍ以上の面取りを施したことを特徴とする請求項１記載の高周波電子部品。
【請求項３】
前記端子電極は、セラミック積層体に形成される下地層と、前記下地層の表面に形成した導体層とからなり、前記導体層の表面は前記セラミック積層体表面より突出していることを特徴とする請求項１又は２に記載の高周波電子部品。
【請求項４】
請求項１乃至３に記載の高周波電子部品を基板に実装する方法であって、前記基板上のランドのうち、前記面取りを施した端子電極と電気的に接続するランドについては、前記端子電極と略相似形の面取りを施した上で実装することを特徴とする高周波電子部品の実装方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は面実装タイプの高周波電子部品に関し、特にそのセラミック積層体に形成される端子電極の構造、ならびに基板への実装方法に関するものである。本発明の活用例としては、携帯電話等無線通信機における高周波回路部を構成するアンテナスイッチ、フィルタ、方向性結合器、高周波増幅器、分波器、アンテナ共用器などを構成するセラミック積層体に適用することで、通信機組立時の基板の捩じり等に強く扱いやすい電子部品を提供することができる。
【０００２】
【従来の技術】
従来からプラスチックやセラミックスなどからなる回路基板の表面に、トランジスタ、ＦＥＴ、ダイオード、ＩＣ等の半導体素子や抵抗素子、コンデンサ素子、インダクタ素子などの電子部品を搭載した回路基板が知られている。この様な回路基板は、半導体素子や電子部品の機械的応力からの保護、電気的特性の向上が要求される。上述したような回路基板においては、電気的特性、信頼性等をはじめとして総合的に優れたセラミックスが、回路基板材料として多用される。この様なセラミックスとして主にＡｌ２  Ｏ３  が用いられて来た。
一方、携帯電話などの移動体通信分野においては、用いられる回路部品を小型化する要求が強く、コンデンサ素子、インダクタ素子などをＬＴＣＣ（ｌｏｗ  ｔｅｍｐｅｒａｔｕｒｅ  ｃｏ−ｆｉｒｅａｂｌｅ  ｃｅｒａｍｉｃｓ  ｕｓｅｄ）技術により回路基板に内蔵させたＬＣフィルタ等が広く用いられる様になってきている。
【０００３】
このような回路部品は、例えば１０００℃以下で焼結可能な低温焼結セラミックス材料を用いて、ドクターブレード等によりキャリアフィルムに塗こう形成（キャスティング）してセラミックスグリーンシートとし、所望形状に切断した前記シートに、コンデンサ素子やインダクタンス素子を構成する所望の回路パターンをＡｇやＣｕなどの導体ペーストで形成し、さらに孔開け装置によりシートの上下を貫通するビアホールを形成し、次いで、各シートに形成したビアホールに、前記回路パターンを形成した導体パターンと同じＡｇやＣｕなどの金属を主成分とする導体ペーストを印刷充填し、そして前記セラミックスグリーンシートを必要枚数重ね、積層、圧着し、その後、必要な寸法に切断し、セラミックスグリーンシートと導体ペーストとの同時焼成を行う事によって得られる。以下このようなＬＴＣＣ技術を用いて構成した回路基板をセラミック積層体と呼ぶ。
【０００４】
近年、移動体通信機器の小型化に対する要求が高まっており、高周波電子部品にも一層の小型化・低背化が求められるように成ってきた。このような高周波電子部品として、例えば携帯電話の高周波回路部を構成するアンテナスイッチ、フィルタ、方向性結合器、高周波増幅器などを前記セラミック積層基板に複合一体化することが行われている（例えば特許文献１参照）。
【０００５】
【特許文献１】
特開２００１−３５２２６９公報
【０００６】
このような高周波電子部品にあっては、これを構成する矩形状のセラミック積層体の一方の主面（上面）にトランジスタ、ＦＥＴ、ダイオード、ＩＣ等の半導体素子や抵抗素子、コンデンサ素子、インダクタ素子などの電子部品を搭載し、もう一方の主面（下面）には基板への実装時に基板と半田付けされる様々な機能を持つ端子電極、例えば半導体素子への駆動電圧を供給する電極や、高周波電力が入力する電極や、高周波電力が出力する電極や、接地電極などの複数の端子電極がスクリーン印刷などで形成される。
前記のように移動体通信機の小型化に伴い高周波電子部品にも小型化・低背化が強く求められ、このような要望からセラミック積層体も小型化・低背化することが必須となってきており、またそのセラミック積層体表面の端子電極の形成面積を小さくせざるを得なくなってきている。
【０００７】
また、携帯電話においてはその組立作業時に基板に捩じりが加わることから基板の捩じりに強い高周波電子部品が求められている。このような基板の捩じりに対する評価方法として、捩じり試験がある。この捩じり試験は前記高周波電子部品を所定の評価基板にはんだを用いて実装し、その評価基板を所定の角度だけ捩じりを加えた後、高周波電子部品の評価基板との接合状況や、セラミック積層体に実装された回路素子の接合状況を拡大鏡で目視評価したり、端子電極間の導通評価を行うものである。前記のように高周波電子部品のセラミック積層体が低背化することにより積層体の機械的強度は自ずと不十分になりやすい。またセラミック積層体の端子電極は前記のように小面積化する傾向にあるが、端子電極の面積が小さくなるに従い前記端子電極とセラミック積層体との密着部においてセラミック積層体に応力が集中しやすくなる。その為基板に捩じりを加えた際にセラミック積層体にクラックが入ることがある。このような場合には、セラミック積層体内部のスルーホールや印刷形成された伝送線路が断線するため、高周波電子部品が要求される機能を発揮出来ないばかりか、携帯電話そのものの通話を不能としてしまう。
【０００８】
従来このような端子電極としては、例えば図１１に示すように高周波電子部品のセラミック積層体の裏面に略多角形の端子電極を複数配置する構造であった。一方の基板上にはこれら端子電極と１対１に対応するランドが形成されており、前記端子電極と基板上のランドを半田付けすることにより前記高周波部品は基板上に実装されていた。
【０００９】
【発明が解決しようとする課題】
従来の手法では基板の捩じり等による外的衝撃や端子電極の小型化がセラミック積層体に及ぼす応力について十分な考慮がなされておらず、高周波積層部品のクラック発生の十分な対策がとられていなかった。
【００１０】
そこで本発明では、基板の捩じり等の外的衝撃がセラミック積層体に与える応力を低下させ、前記問題を解決することを目的とする。
【００１１】
【課題を解決するための手段】
第１の発明は、略矩形状のセラミック積層体と、前記セラミック積層体の主面のうち基板に実装される側の外表面に複数の略多角形の端子電極を形成し、前記セラミック積層体の基板に実装される主面の四隅に近接して形成された４つの端子電極について、当該端子電極の最も短い辺の長さをａとした場合に、前記セラミック積層体の四隅に最も近い角にａ／５ｍｍ以上の面取りを施したことを特徴とする高周波電子部品である。
本発明においては、端子電極の最も短い一辺の長さをａとした場合に少なくともａ／５ｍｍ以上、または少なくとも０．１ｍｍ以上、望ましくは０．２５ｍｍ面取りをすることが望ましい。
【００１２】
前記端子電極は、セラミック積層体に形成される下地層と、前記下地層の表面に形成した導体層とからなり、その表面はセラミック積層体の表面に対して実質的に突き出ていることが望ましい。このように構成することで、セラミック積層体の下側表面と実装基板までの距離（バッギング高さ）を確保することが出来る。端子電極をセラミック積層体表面から５μｍ以上、好ましくは１０μｍ以上突き出すことで、前記高周波電子部品が回路基板に実装された後、前記回路基板に撓みや捩じりが生じた場合でも、セラミック積層体の隅部が実装基板と接触することを防ぎ、ひいては前記接触によって生じるセラミック積層体のクラック・割れなどを低減することが出来る。
【００１３】
端子電極は平面視で略多角形に形成され、その各隅部はアールが形成されているのが好ましい。このように形成することにより、端子電極に外力が作用するときに端子電極の各隅部においても応力を低減することができる。アールは好ましくはＲ０．０５ｍｍ以上である。
【００１４】
第２の発明は、請求項１乃至３に記載の高周波電子部品を基板に半田付け実装する方法について、その基板上のランドのうち、前記面取りを施した端子電極と半田付けされるランドについては端子電極と略相似形の面取りを施した上で半田付け等で実装することを特徴とする高周波電子部品の実装方法である。
【００１５】
第１の発明にて示したように端子電極の面取りを施した場合においても、図２（ａ）のように実装する基板上のランド４に同様の面取りがなされていない場合、基板に撓みや捩じりが生じたとき、図２（ａ）中の丸部に示すように余分な半田３が端子電極２以外の部位のセラミック積層体に接触し、第１の発明の効果を少なくしてしまう。これに対して図２（ｂ）に示すように基板５上のランド４に同様の面取りを施すことにより、基板に撓みや捩じりが生じた場合においても、基板に応力のかかる部位を第１の発明にて規定した形状に保つことが可能となり、応力低減の効果をより確実にすることができる。
【００１６】
【発明の実施の形態】
本発明に係る高周波部品の一例を斜視図として図３に示す。
この高周波部品は携帯電話で用いられる高周波アンテナスイッチモジュールであって、セラミック積層体１の表面にトランジスタ、ＦＥＴ、ダイオード、ＩＣ等の半導体素子や抵抗素子、コンデンサ素子、インダクタ素子などの電子部品７を搭載し、それら電子部品を搭載した面を金属製のケース６または樹脂で覆った構造をしている。
【００１７】
このセラミック積層体１は図３に示すセラミック積層体の斜視図のように、焼成により多層一体化された複数のセラミックス層と、電極パターンを主構成とするものである。
【００１８】
以下セラミック積層体の製造方法について、詳細に説明する。
まず、低温焼成セラミック材料と適量の有機バインダや有機溶剤とを共に混合し、これをキャリアフィルム上にドクターブレート法によってキャスティングして、セラミックグリーンシートを成形した。前記キャリアフィルムは、例えばポリエステル、ポリエチレンテレフタレートで出来ており、熱的安定性、機械的強度にすぐれており、柔らかいセラミックグリーンシートを保持するのに適している。低温焼成セラミック材料としては、例えばＡｌ−Ｓｉ−Ｂａ−Ｏ系誘電体材料を用いられる。セラミック層厚さは好ましくは１０〜１５０μｍの範囲で選択する。
【００１９】
他の低温焼成セラミック材料としては、例えば低誘電率（比誘電率５〜１０）のＡｌ−Ｍｇ−Ｓｉ−Ｇｄ−Ｏ系誘電体材料、Ｍｇ２ＳＯ４からなる結晶相とＳｉ−Ｂａ−Ｌａ−Ｂ−Ｏ系からなるガラス等からなる誘電体材料、Ａｌ−Ｓｉ−Ｓｒ−Ｏ系誘電体材料、Ａｌ−Ｓｉ−Ｂａ−Ｏ系誘電体材料、高誘電率（比誘電率５０以上）のＢｉ−Ｃａ−Ｎｂ−Ｏ系誘電体材料等様々な材料が開発されている。セラミック積層体には、これらの低温焼成セラミック材料を単独で使用する場合もあるし、インダクタンス素子、コンデンサ素子を構成するセラミック層に応じて低誘電率の材料、高誘電率の材料を選択的に用いる場合もある。
【００２０】
次に、キャスティングされたセラミックグリーンシートをキャリアフィルムごと切断し、その一部のセラミックグリーンシートにビアホールを形成する。ビアホールは、セラミックグリーンシート側からＣＯ２レーザを照射し、照射面側の孔径が０．０５ｍｍ〜０．３ｍｍとなる、円筒又は略円錐形状を有するビアホールを形成する。前記ビアホールは、積層配置される回路素子間の電気的な接続や放熱の為のサーマルビアに用いられる。
【００２１】
次に、セラミックグリーンシートに形成されたビアホールに導体ペーストを埋込む。導体ペーストとしては銀，銅等が用いられ、メタルマスク又はメッシュマスクによるスクリーン印刷によってビアホール部に埋込まれる。
【００２２】
次に、セラミックグリーンシートの表面にインダクタンス素子やコンデンサ素子を構成する回路パターン、インダクタンス素子やコンデンサ素子等を接続する接続電極を形成する内部金属導体層を形成する。信号配線、及び電源配線の導体パターンを形成する導体ペースト材はビアホール部と同じものを用いても良いし、異なるものを用いても良い。なお、導体パターンの形成と前記ビアホールへの導体ペーストの充填を同時に行ってもよい。
【００２３】
以上の様にして、キャリアフィルムを付けたままセラミックグリーンシートを作成した。そして、これを積層用金型に配置するが、前記金型の下側金型には吸着孔が形成されており、これにより最下層となるセラミックグリーンシートをキャリアフィルムが付いたまま、かつキャリアフィルムを積層治具側として吸着固定する。
【００２４】
そして、キャリアフィルムを付けたままセラミックグリーンシートを、セラミックグリーンシートが相対向するようにして積層し、熱圧着させ、キャリアフィルムをとり除く。これを数次繰り返し仮圧着体とする。その後この仮圧着体の一方の面に端子電極を構成する下地層を形成した。この下地層は例えばスクリーン印刷等の手段により導体ペーストを印刷することにより形成される。この時印刷するパターンは請求項１に示したように、四隅に近接して形成された４つの端子電極について、四隅に最も近い角に当該端子電極の最短の辺の５分の１乃至０．１ｍｍ以上の面取りを施すように形成する。この時印刷する導体ペースト材はビアホール部や内部金属導体層と同じものを用いても良いし、異なるものを用いても良い。
【００２５】
このとき、前記下地層１２は、図４（ａ）に示すように仮圧着体１４の表面上に盛り上がるように形成されている。この仮の圧着体１４を金型に配置し、前記仮圧着体の両主面に一対の金属板を配置し、これをＣＩＰ（静水圧等方プレス装置）して本圧着した。この時の圧着体表面に形成された下地層１２は図４（ｂ）に示すように圧着体１５に押込まれ、実質的に平らに形成される。この圧着体１５の端子電極を構成する下地層の上に、この端子電極と略相似形に導体ペースト１３を印刷する。これにより端子電極は図４（ｃ）に示すように圧着体の表面から突き出した構造となる。
【００２６】
この圧着体を鋼刃で碁盤目状に個々に分割した後、セッタ等の焼成治具上に配置して大気中９００℃で焼成することで焼成体を得た。なお導体ペーストとしてＣｕを用いる場合には、所定のガス雰囲気中（還元雰囲気）で焼成する。なおここでは焼成前に鋼刃で個々に分割しているが、圧着体に鋼刃で分割溝を刻設形成した後焼成を行い、その後の任意の工程で分割しても良い。
【００２７】
この焼成体の端子電極及びランドに、Ｎｉめっき或いはＡｕめっきの電界又は無電界めっき処理を行うことでセラミック積層体を得る。
【００２８】
このセラミック積層体上に図３に示すように電子部品７や金属ケース６を搭載することで請求項１の高周波電子部品を得る。そしてこの高周波電子部品を所定の基板上に実装することで高周波電子部品を機能させる。図１０に示すように実装する基板１８上のランド１９を前記高周波電子部品の端子電極と略相似形にする、即ち、四隅に近接して形成された４つのランドについて、四隅に最も近い角を、当該端子電極の最短の辺の５分の１乃至０．１ｍｍ以上の面取りを施すように形成する。そして面取りした端子電極とランド同士を合わせて半田接続することで本発明の実装方法を実現することができる。
【００２９】
図１中にて丸で囲んだ４つの端子電極の面取り量ｃを変化させた場合におけるセラミック積層体にかかる応力の変化を有限要素法を用いた機械的構造シミュレーションにて確認した。セラミック積層体の大きさは５．４ｍｍ×４．０ｍｍ×０．６５ｍｍＨとし、積層体底面には図１に示すような一辺０．５ｍｍの略多角形の端子電極が１６個形成されている。このセラミック積層体を厚さ１．０ｍｍのガラエポ基板上に図５に示す位置に配置する。図５中の１点鎖線で示した中心線を回転軸として図５中の可動端を１０度捩った場合にセラミック積層体にかかる応力の最大値を計算した。その結果を図６に示す。応力の最大値は図１中にて丸で囲んだ４つ電極端子部で最大となっており、面取り量ｃが０ｍｍすなわち面取りを施さない場合は、セラミック積層体の電極部に１６８８Ｍｐａの応力がかかっている（図７）が０．１ｍｍまで削るうちに応力は急激に減少し（図８）、０．２５ｍｍまで面取りをすることでその応力は１１００ＭＰａ（図９）まで低下することが分かった。０．２５ｍｍ以上では若干の応力の変動はあるもののほとんど変化は見られない。もっともこれ以上面取り量を大きくしては端子電極自体の機能に支障をきたすので好ましくない。端子電極の一辺ａに対し、面取り量ｃはａ／５〜ａ／２の範囲が適当である。
【００３０】
【発明の効果】
本発明の効果として高周波部品に使用されるセラミック積層体において、基板の捩じりなどの外的衝撃がセラミック積層体に与える応力を低下させ、セラミック積層体にクラックが発生することを抑えることが出来る。
【図面の簡単な説明】
【図１】本発明の一実施例に係る高周波電子部品の端子電極図である。
【図２】本発明の一実施例に係る高周波電子部品の実装状態を示す要部断面図である。
【図３】本発明の一実施例に係る高周波電子部品の分解斜視図である。
【図４】本発明の一実施例に係る高周波電子部品に用いられるセラミック積層体の端子電極の形成工程を示す斜視図である。
【図５】捩じり試験の機械的強度シミュレーションの計算条件図である。
【図６】捩じり試験の機械的強度シミュレーションの計算結果で、面取り量と応力の相関を示す線図である。
【図７】捩じり試験の機械的強度シミュレーションの計算結果１である。
【図８】捩じり試験の機械的強度シミュレーションの計算結果２である。
【図９】捩じり試験の機械的強度シミュレーションの計算結果３である。
【図１０】高周波電子部品と実装基板の実装方法を説明する図である。
【図１１】従来の高周波電子部品の端子電極図である。
【符号の説明】
１：セラミック積層体
２：端子電極
３：基板上のランドと端子電極を繋ぐ半田
４：基板上のランド
５：基板
６：金属ケース
７：搭載電子部品
８：セラミック積層体内部の伝送線路層
９：セラミック積層体内部の接地層
１０：セラミック積層体内部の容量電極層
１１：セラミック積層体の裏面
１２：仮圧着体表面に形成された下地層
１３：圧着体中の下地層の上に形成された導体層
１４：仮圧着体
１５：圧着体
１６：捩じり試験の機械的強度シミュレーションにおける基板
１７：本発明の高周波電子部品に係わる電子部品
１８：実装基板
１９：本発明よる高周波電子部品を実装するランド
【図１】
2005026312.tif 000003
【図２】
2005026312.tif 000004
【図３】
2005026312.tif 000005
【図４】
2005026312.tif 000006
【図５】
2005026312.tif 000007
【図６】
2005026312.tif 000008
【図７】
2005026312.tif 000009
【図８】
2005026312.tif 000010
【図９】
2005026312.tif 000011
【図１０】
2005026312.tif 000012
【図１１】
2005026312.tif 000013