(57)【要約】【課題】十分なオン・オフ特性を示し、低電圧で高効率な電子放出が可能な電界放出型の電子放出素子を提供する。【解決手段】  基板３１上に、カソード電極１とゲート電極３２を配置し、カソード電極１表面を絶縁層２で覆い、該絶縁層２の表面を水素で終端することによりダイポール層２０を形成した電子放出素子とする。【選択図】      図３
2005026209.tif 000002
【特許請求の範囲】
【請求項１】
電子放出素子であって、
（Ａ）カソード電極と、
（Ｂ）カソード電極の表面の少なくとも一部を覆い、表面にダイポール層を有する絶縁層と、
（Ｃ）引き出し電極と、
を有しており、
カソード電極と引き出し電極との間に電圧を印加することにより、
絶縁層の表面における伝導帯よりも、ダイポール層に接する真空障壁が高い状態で、電子を、カソード電極から絶縁層と真空障壁とをトンネルさせて、真空中に放出することを特徴とする電子放出素子。
【請求項２】
前記絶縁層の厚さが１０ｎｍ以下である請求項１に記載の電子放出素子。
【請求項３】
前記ダイポール層が、前記絶縁層表面を水素で終端することにより形成されている請求項１または２に記載の電子放出素子。
【請求項４】
電子放出時の前記絶縁層の表面が正の電子親和力を有する請求項１乃至３のいずれかに記載の電子放出素子。
【請求項５】
前記絶縁層が炭素を主成分として構成されている請求項１乃至４のいずれかに記載の電子放出素子。
【請求項６】
前記絶縁層の主成分である炭素がｓｐ3炭素を主成分とする請求項５に記載の電子放出素子。
【請求項７】
前記絶縁層表面の表面粗さが、ＲＭＳ表記で前記絶縁層の膜厚の１／１０より小さい請求項１乃至６のいずれかに記載の電子放出素子。
【請求項８】
前記カソード電極表面の表面粗さが、ＲＭＳ表記で前記絶縁層の膜厚の１／１０より小さい請求項１乃至７のいずれかに記載の電子放出素子。
【請求項９】
前記カソード電極表面の表面粗さが、ＲＭＳ表記で１ｎｍ以下である請求項１乃至８のいずれかに記載の電子放出素子。
【請求項１０】
前記引き出し電極と前記カソード電極とが、基板上に間隔を置いて配置されている請求項１乃至９のいずれかに記載の電子放出素子。
【請求項１１】
前記カソード電極と前記引き出し電極との間隙に露出した前記基板の表面が凹部を有する請求項１０に記載の電子放出素子。
【請求項１２】
前記絶縁層の少なくとも一部は、前記カソード電極表面の、前記引き出し電極との対向面に配置されてなる請求項１０または１１に記載の電子放出素子。
【請求項１３】
前記絶縁層の端部が前記基板表面と接していない請求項１０または１１に記載の電子放出素子。
【請求項１４】
前記絶縁層の端部が、前記カソード電極の前記引き出し電極との対向面より離れて位置する請求項１０または１１に記載の電子放出素子。
【請求項１５】
前記引き出し電極が前記カソード電極の上方に離れて配置され、且つ電子を通過させる開口部を有し、前記絶縁層が前記カソード電極を露出させる開口部を前記引き出し電極の開口部に対応する位置に有する請求項１乃至９のいずれかに記載の電子放出素子。
【請求項１６】
前記カソード電極の表面と前記絶縁層との間に、抵抗層が配置されてなることを特徴とする請求項１乃至１５のいずれかに記載の電子放出素子。
【請求項１７】
前記引出し電極は、基板上に配置されており、前記抵抗層の少なくとも一部は、前記引出し電極と前記カソード電極との間に配置されてなる、ことを特徴とする請求項１６に記載の電子放出素子。
【請求項１８】
請求項１乃至１７のいずれかに記載の電子放出素子を複数有することを特徴とする電子源。
【請求項１９】
請求項１８に記載の電子源と発光体とを有することを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子放出膜を用いた電界放出型の電子放出素子、該電子放出素子を多数配置してなる電子源、該電子源を用いて構成した画像表示装置に関する。
【背景技術】
【０００２】
電子放出素子には、電界放出型（以下、「ＦＥ型」と称する）や、表面伝導型電子放出素子等がある。
【０００３】
ＦＥ型電子放出素子は、カソード電極（及びその上に配置された電子放出膜）と、ゲート電極との間に電圧を印加し、該電圧（電界）によってカソード電極（或いは電子放出膜）から電子を真空中に引き出す素子である。そのため、用いるカソード電極（電子放出膜）の仕事関数やその形状などによって動作電界が大きく左右され、一般には仕事関数の小さいカソード電極（電子放出膜）を選ぶことが必要といわれている。
【０００４】
例えば特許文献１には、カソード電極としての金属体と、その金属体と接合された半導体（ダイアモンド、ＡｌＮ、ＢＮ等）とを備えた電子放出装置が開示されている。上記文献には、膜厚が１０ｎｍ程度以下のダイアモンドからなる半導体膜表面を水素終端することで、半導体膜の電子親和力を負にさせる方法が開示されている。図１４に特許文献１に開示された電子放出素子の電子放出原理を示すバンドダイヤグラムを示す。図中、１はカソード電極、１４１は半導体膜、３は引き出し電極（ゲート電極またはアノード電極）、４は真空障壁、６は電子である。
【０００５】
上記表面が水素終端されたダイアモンドは負性電子親和力を持つ材料として代表的なものであり、負性電子親和力を持つダイアモンド表面を電子放出面として利用する電子放出素子としては特許文献２、３、非特許文献１に開示されている。
【０００６】
【特許文献１】特開平９−１９９００１号公報
【特許文献２】米国特許第５２８３５０１号明細書
【特許文献３】米国特許第５１８０９５１号明細書
【非特許文献１】Ｖ．Ｖ．ジノフ（Ｚｈｉｎｏｖ），Ｊ．リュー（Ｌｉｕ）等著、「エンヴァイロメンタル  エフェクト  オン  ジ  エレクトロン  エミッション  フロム  ダイアモンド  サーフェイセズ（Ｅｎｖｉｒｏｎｍｅｎｔａｌ  ｅｆｆｅｃｔ  ｏｎ  ｔｈｅ  ｅｌｅｃｔｒｏｎ  ｅｍｉｓｓｉｏｎ  ｆｒｏｍ  ｄｉａｍｏｎｄ  ｓｕｒｆａｃｅｓ）」，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．，Ｂ１６（３），１９９８年５／６月，ｐｐ．１１８８−１１９３
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記した、従来のダイアモンドなどを用いた電子放出素子においては、低い閾値電界での電子放出及び大きな放出電流を可能とする。一方で、負の電子親和力を有する半導体ないしは非常に小さな正の電子親和力を有する半導体を電子放出素子に用いた場合、一旦電子が半導体に注入されると、その電子は必ずと言って良いほど、放出されてしまうことになる。そのため、この容易に電子を放出する特性は、ディスプレイや電子源などに適用する場合において、各電子放出素子からの電子の放出量の制御（特にはオンとオフとの切り替え）が非常に困難になる場合がある。
【０００８】
一般に、ＦＥ型の電子放出素子をマトリクス状に配置した電子源や、このマトリクス状に配置した電子源を用いたディスプレイ（ＦＥＤ）においては、各々の電子放出素子は、複数のＸ方向配線（走査信号が印加される走査配線）の中の１本、及び、複数のＹ方向配線（変調信号が印加される信号配線）の１本に接続される。１ライン毎にいわゆる「線順次駆動」を行う場合には、複数のＸ方向配線の中から所望のＸ方向配線を１本選択して走査信号を印加すると同時に、該走査信号に同期して該選択されたＸ方向配線に接続する複数の電子放出素子のうちの所望の電子放出素子に接続するＹ方向配線に変調信号を印加する。この操作を順次、他のＸ方向配線に対して行うことで、１ライン毎の「線順次駆動」が行われる。尚、「線順次駆動」においては、１ライン毎の駆動に限らず、複数ラインを同時に駆動する場合もある。
【０００９】
この「線順次駆動」においては、非選択の電子放出素子（非選択の走査配線に接続された電子放出素子）においては、０Ｖではない電圧（典型的には選択されている電子放出素子に印加されている駆動電圧の半分の電圧）が印加される電子放出素子が存在してしまう場合がある。このような非選択の電子放出素子に印加される、選択時の駆動電圧よりも低い電圧であって、且つ、０Ｖではない電圧が印加された状態を「半選択」状態と呼ぶ。そして、この「半選択」状態の電子放出素子に印加される電圧を「半選択電圧」と呼ぶ。また、「半選択」状態の電子放出素子から放出される電流、及び／または、「半選択」状態の電子放出素子を流れる電流、を「半選択電流」と呼ぶ。そして、選択された電子放出素子から放出される電流、及び／または、選択状態の電子放出素子を流れる電流、を「選択電流」と呼び、上述した「半選択電流」と「選択電流」の比率を「半選択電流比」と呼ぶ。
【００１０】
上述した負の電子親和力を有する半導体ないしは非常に小さな正の電子親和力を有する半導体を用いた電子放出素子を、上述したマトリクス状に配列し、線順次駆動することで、マトリクス型の電子源やテレビ等の画像表示装置に適用しようとすると、上述した「半選択電流」が生じ易く、画像を表示するためのコントラストが取りにくい。
【００１１】
次に、コントラストに関わる「半選択電流」について説明する。ＦＥ型の電子放出素子からの電界放出電流Ｊは、Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍモデルに従い、
【００１２】
【数１】
2005026209.tif 000003
で表される。ここで、Ａ、Ｂは定数、φは障壁の高さ（電子親和力に相当）、Ｖは印加電圧、βは電界増強因子である。ゆえに半選択電流Ｊhalfは
【００１３】
【数２】
2005026209.tif 000004
となり、半選択電流比は
【００１４】
【数３】
2005026209.tif 000005
と表される。
【００１５】
上述した「半選択電流比」は、表示を行う場合の表示部（発光部）と非表示部（非発光部）とのコントラストに対応するものである。例えばディスプレイにおいてはコントラスト比＝１／１０００をとることが重要となるが、このコントラスト比＝１／１０００を実現する場合において、カソード電極（または電子放出膜）から電界放出された電子の全てが発光体の発光に寄与すると仮定すると、「半選択電流比」は
【００１６】
【数４】
2005026209.tif 000006
となる。
【００１７】
（５）式から明らかなように、コントラスト比＝１／１０００をとるためにはＶ、βは小さく、φは大きいほうが良い。また負性電子親和力をもった材料を用いた場合、（５）式を満足することができず、このような電子放出素子を用いた画像表示装置では、充分なコントラストを実現できない。図１５に各φでのＶβとφ1.5／Ｖβの関係を示した。
【００１８】
尚、ここでは、カソード電極（または電子放出膜）から放出された電子が全て放出電流になる場合について述べた。しかし、上記した「半選択」状態において、放出された電子の一部（或いは全て）がゲート電極などに流れてしまう場合においても、装置自体の消費電力が大きくなるだけでなく、いわゆる「線順次駆動」が実質的に行えない状態になってしまうなどの問題が生じる。
【００１９】
また、ここでは、電子放出素子をマトリクス駆動したときの問題を述べたが、上記した負の電子親和力を有する半導体ないしは非常に小さな正の電子親和力を有する半導体を用いた電子放出素子においては、他の問題もある。即ち、上記したような電子放出素子は、非常に低い閾値電界を有するため、画像表示装置などのように、アノード電極と電子放出素子とを対向させて配置する場合には、常に、アノード電極による高電界に晒されることとなる。そのため、単純に、アノード電極と電子放出素子を対向配置してしまうと、例え、印加電圧が０Ｖの非選択の電子放出素子であっても、アノード電極による電界により容易に電子が放出されてしまう場合もある。その結果、上述した線順次駆動時の問題と同様に、オンとオフのコントラストに問題が生じ、結果、画像表示装置として機能できなくなる場合がある。
【００２０】
本発明の課題は、上記問題を解決し、十分なオン・オフ特性を示し、低電圧で高効率な電子放出が可能な電子放出素子を提供し、該電子放出素子を用いてなる電子源、さらには高いコントラストを示す画像表示装置を提供することにある。
【課題を解決するための手段】
【００２１】
本発明の電子放出素子は、
（Ａ）カソード電極と、
（Ｂ）カソード電極の表面の少なくとも一部を覆い、表面にダイポール層を有する絶縁層と、
（Ｃ）引き出し電極と、
を有しており、
カソード電極と引き出し電極との間に電圧を印加することにより、
絶縁層の表面における伝導帯よりも、ダイポール層に接する真空障壁が高い状態で、電子を、カソード電極から絶縁層と真空障壁とをトンネルさせて、真空中に放出することを特徴とする。
【００２２】
また、本発明の電子源は、上記本発明の電子放出素子を複数有することを特徴とし、本発明の画像表示装置は、本発明の電子源と発光体とを有することを特徴とする。
【００２３】
本発明の電子放出素子は、下記の各構成を好ましい実施態様として含むものである。
前記絶縁層の厚さが１０ｎｍ以下である。
前記ダイポール層が、前記絶縁層表面を水素で終端することにより形成されている。
電子放出時の前記絶縁層の表面が正の電子親和力を有する。
前記絶縁層が炭素を主成分として構成されており、さらに好ましくは炭素の主成分がｓｐ3炭素である。
前記絶縁層表面の表面粗さが、ＲＭＳ表記で前記絶縁層の膜厚の１／１０より小さい。
前記カソード電極表面の基板表面の表面粗さが、ＲＭＳ表記で前記絶縁層の膜厚の１／１０より小さい。
前記カソード電極表面の表面粗さが、ＲＭＳ表記で１ｎｍ以下である。
前記引き出し電極と前記カソード電極とが、基板上に間隔を置いて配置されている。さらに好ましくは、
前記カソード電極と前記引き出し電極との間隙に露出した前記基板の表面が凹部を有する、
前記絶縁層の少なくとも一部は、前記カソード電極表面の、前記引き出し電極との対向面に配置されてなる、
前記絶縁層の端部が前記基板表面と接していない、
前記絶縁層の端部が、前記カソード電極の前記引き出し電極との対向面より離れて位置する、
のいずれかである。
前記引き出し電極が前記カソード電極の上方に離れて配置され、且つ電子を通過させる開口部を有し、前記絶縁層が前記カソード電極を露出させる開口部を前記引き出し電極の開口部に対応する位置に有する。
【発明の効果】
【００２４】
本発明の電子放出素子は、充分なオン・オフ特性と低電圧で高効率な電子放出が可能な電界放出型の電子放出素子であり、当該素子を用いることにより、コントラストの高いディスプレイが実現する。
【発明を実施するための最良の形態】
【００２５】
本発明は、低い閾値電界（電子を放出し始めるのに必要とする電界強度）を有する電子放出素子をマトリクス駆動などのように基板上に複数配列形成して選択的に駆動するに当り、その優れた電子放出特性を生かしつつ、その制御性を向上するものである。具体的には、絶縁層中のキャリアの量子学的トンネル現象と、電子放出材料を水素で終端することで低減した真空障壁のトンネル現象とを用いて、電子放出材料から真空中に電子を取り出す電子放出素子を提供するものである。
【００２６】
本発明の電子放出素子は、基本構成として、（Ａ）カソード電極と、（Ｂ）カソード電極の表面の少なくとも一部を覆い、表面にダイポール層を有する絶縁層（カソード電極に電気的に接続し、表面にダイポール層を有する絶縁層）と、（Ｃ）引き出し電極（ゲート電極及び／或いはアノード電極）とを有している。
【００２７】
以下に図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。但し、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などは、特に特定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
【００２８】
本発明の電子放出素子における電子放出原理を図１を用いて説明する。図中、１はカソード電極、２は絶縁層、３は引き出し電極、４は真空障壁、５はダイポール層がその表面に形成された絶縁層２と真空との界面、６は電子である。
【００２９】
尚、カソード電極１から電子６を真空中に引き出すための駆動電圧は、カソード電極１の電位に対して高い電位を引き出し電極３に印加した状態におけるカソード電極１と引き出し電極３との間の電圧である。
【００３０】
図１（ａ）は本発明の電子放出素子における駆動電圧が０［Ｖ］の時のバンドダイヤグラムであり、図１（ｂ）は駆動電圧Ｖ［Ｖ］を印加した時のバンドダイヤグラムである。図１（ａ）において絶縁層２は表面に形成されたダイポール層により分極されδ分電圧が印加された状態になっている。この状態にさらに電圧Ｖ［Ｖ］を印加すると上記絶縁層２のバンドはより急峻にベンディングし、同時に真空障壁４のベンディングもより急峻となる。この状態では絶縁層２の表面における伝導帯よりも、ダイポール層に接する真空障壁４が高い状態になっている〔図１（ｂ）参照。〕。当該状態になると、カソード電極１から注入された電子６は絶縁層２および真空障壁４をトンネリングして真空へ電子放出することができる。尚、本発明の電子放出素子における駆動電圧は好ましくは５０［Ｖ］以下であり、さらに好ましくは５［Ｖ］以上、５０［Ｖ］以下である。
【００３１】
図２を用いて図１（ａ）の状態を説明する。図中、２０はダイポール層、２１は炭素原子、２２は水素原子である。尚、ここでは、ダイポール層２０が、水素２２で絶縁層２の表面（真空との界面）を終端することで構成される場合を示すが、本発明におけるダイポール層２０は、水素２２によって終端されるものに限定されるものではない。また、ここでは、絶縁層２として、カーボン層を用いた例を示しているが、絶縁層２の材料もカーボンに限定されるものではない。しかし、電子放出特性や製造容易性の観点からはカーボン層であることが好ましい。絶縁層２の表面を終端する材料は、絶縁層２に対し、カソード電極１と引き出し電極３との間に電圧を印加していない状態下において、絶縁層２の表面準位を下げるものであればよいが、好ましくは水素が用いられる。また、絶縁層２の表面を終端する材料は、絶縁層２の表面準位を、カソード電極１と引出し電極３との間に電圧を印加していない状態下において、０．５ｅＶ以上好ましくは１ｅＶ以上引き下げるものであることが好ましい。但し、本発明の電子放出素子においては、カソード電極１と引出し電極３との間に駆動電圧を印加している時及び駆動電圧を印加していない時の両方において、絶縁層２の表面の準位は正の電子親和力を示す必要がある。また、アノード電極に印加される電圧は，一般に十数ｋＶ〜３０ｋＶ程度である。そのため、アノード電極と電子放出素子との間に形成される電界強度は、一般に、おおよそ１×１０5Ｖ／ｃｍ以下と考えられる。従って、この電界強度によって電子放出素子から電子が放出しないようにすることが好ましい。そのため、ダイポール層が形成された絶縁層２の表面の電子親和力は、後述する絶縁層の膜厚も考慮して、２．５ｅＶ以上とすることが好ましい。
【００３２】
また、絶縁層２の膜厚は、駆動電圧によって決めることができるが、好ましくは２０ｎｍ以下、さらに好ましくは１０ｎｍ以下に設定される。また、絶縁層２の膜厚の下限としては、駆動時に、カソード電極１から供給された電子６が、トンネルすべき障壁（絶縁層２と真空バリア）を形成していれば良いが、成膜再現性などの観点から好ましくは１ｎｍ以上に設定される。
【００３３】
このように、本発明の電子放出素子においては、絶縁層２が常に正の電子親和力を示すことで、従来課題としていた選択時と非選択時での明確な電子放出量のオン・オフの比を確保することができる。
【００３４】
図２の例では、ダイポール層２０は、絶縁層２の表面を水素２２で終端された例を示している。一般に水素原子２２は僅かながら正に分極（δ+）する。これにより絶縁層２の表面の原子（この場合は炭素原子２１）は僅かながら負に分極（δ-）され、ダイポール層（「電気二重層」と言い換えることもできる）２０が形成されている。
【００３５】
よって図１（ａ）に示すように、本発明の電子放出素子においては、カソード電極１と引き出し電極３との間に駆動電圧が印加されていない状態であっても、前記絶縁層の表面には、電気二重層の電位δ［Ｖ］が印加されているのと等価の状態が形成される。また、図１（ｂ）に示すように、駆動電圧Ｖ［Ｖ］の印加により、絶縁層２の表面の準位降下は進行し、これと連動して、真空障壁４も引き下げられる。本発明においては、絶縁層２の膜厚は駆動電圧Ｖ［Ｖ］によって電子が絶縁層２をトンネルできる膜厚に適宜設定されるが、駆動回路の負担などを考慮すると１０ｎｍ以下が好ましい。膜厚が１０ｎｍ程度になると、駆動電圧Ｖ［Ｖ］の印加により、カソード電極１から供給された電子６の、絶縁層２を通りぬける空間的な距離も縮めることができ、結果、トンネル可能な状態となる。
【００３６】
上記したように、駆動電圧Ｖ［Ｖ］の印加に連動して真空障壁４も下げられ、且つその空間的距離も絶縁層２と同様に縮められるため、真空障壁４もトンネル可能な状態となるため、真空への電子放出が実現される。
【００３７】
本発明の電子放出素子においては、様々な形態を採用することができる。構成例を図３〜図６に示す。図中、３１は基板、３２は引き出し電極としてのゲート電極、３３はアノード電極であり、図１、図２と同じ部材には同じ符号を付した。
【００３８】
図３〜図６に示すように、本発明においては、基板３１の表面に、ゲート電極３２とカソード電極１とを間隔をおいて配置し、カソード電極１の表面をダイポール層２０を有する絶縁層２で被覆し、さらに、カソード電極１と対向するようにアノード電極３３を配置したいわゆる３端子構造を採用することができる。
【００３９】
図３〜図６において、Ｖｇはゲート電極３２とカソード電極１との間に印加される電圧、ＶａはＶｇよりも高く、カソード電極１とアノード電極３３との間に印加される電圧である。
【００４０】
図３〜図６の構成において、素子を駆動させるためにＶｇ［Ｖ］、Ｖａ［Ｖ］を印加すると、カソード電極１上の絶縁層２に強い電界が形成され、Ｖｇ［Ｖ］や絶縁層２の厚さ、形状、絶縁層２の誘電率等により等電位面の形状が定められる。絶縁層２周囲の電位はアノード電極３３とカソード電極１との距離にもよるがＶａ［Ｖ］によりほぼ平行な等電位面となる。
【００４１】
電子放出膜である絶縁層２にかかる電界がある閾値を超えると絶縁層２から電子が放出される。放出電子は今度はアノード電極３３に向かって加速され、アノード電極３３に設けられている蛍光体（不図示）に衝突し発光する。
【００４２】
尚、図３は、上記したダイポール層２０が形成された絶縁層２がカソード電極１表面を実質的に全て覆う形態であり、図４はカソード電極１の、ゲート電極３２に対向する側面において、絶縁層２が基板３１に接しておらず、カソード電極１の下部が一部露出している形態である。図５は絶縁層２がカソード電極１の上面（アノード電極３３との対向面或いは基板１に対して実質的に平行な表面）のみに配置された形態であり、図６は、図５の絶縁層２の端部を、カソード電極１のゲート電極３２との対向面の端部（エッジ）から後退させて、カソード電極１のエッジが露出した形態である。電子放出に関して、その効率（カソード電極１から放出された電子の総量に対するアノード電極３３に到達した電子の割合）の観点においては、図３＜図４＜図５＜図６の順で優れる傾向にある。また、図６の形態においては、絶縁層２に印加される電界強度の均一性が高いので、放出電流分布もより均一とすることができるので特に好ましい。
【００４３】
尚、上記した例においては、３端子構造としたが、図３〜図６に示した構成からゲート電極３２を省き、いわゆる２端子構造とすることもできる。この場合には、アノード電極が引き出し電極となる。また、図３〜図６においては、ゲート電極３２をカソード電極１と同一基板上に配置したが、いわゆるスピント型のように、ゲート電極３２をカソード電極１とアノード電極３３との間で、且つ、カソード電極１の上方に配置する形態を採用することもできる。このような形態においては、ゲート電極３２に、電子が通過できる開口部（いわゆる「ゲートホール」）を形成しておくことが好ましい。このような開口部を有する場合には、一般的に、絶縁層にカソード電極が露出するように開口部を設け、絶縁層の開口部を、ゲート電極の開口部に対応させて（連通させて）配置させることで構成することができる。また、図３〜図６などにおいて示した形態などの３端子構造においては、ゲート電極３２およびアノード電極３３の双方により作り出される複合電界によって、カソード電極１（絶縁層２）から電子を放出させることもできる。このような場合においては、ゲート電極３２およびアノード電極３３とで引き出し電極が構成される。尚、本発明の電子放出素子は、典型的には、絶縁層の表面（絶縁層は後述するように非常に薄いので実効的にはカソード電極と見なすことができる）と引き出し電極との間に、１×１０6Ｖ／ｃｍ未満の低い電界を印加することで電子を放出し得る。
【００４４】
尚、本発明においては、カソード電極１の形態は、図３〜図６に示すように平坦な形状であることが好ましいが、形状による電界増倍効果を得るためにカソード電極１は、いわゆるスピント型のように円錐形状などの突起形状であっても良い。しかしながら、突起形状は、電界が局所的に過度に集中する傾向が強いため、例えば、ディスプレイなどのように、大面積に多数の電子放出素子を高密度に形成する場合には、逆に、均一性が低下する場合がある。このため、均一性高く大面積に多数の電子放出素子を形成する上では、カソード電極の表面形状（絶縁層２の表面）は平坦であることが好ましい。具体的には、カソード電極１の表面粗さ及び／または絶縁層２の表面粗さは、ＲＭＳ（Ｒｏｏｔ−Ｍｅａｎ−Ｓｑｕａｒｅ）で、絶縁層２の膜厚の１／１０よりも小さいことが好ましい。さらには、カソード電極１の表面粗さ及び／または絶縁層２の表面粗さは、ＲＭＳで、１ｎｍ以下の範囲内にあることが好ましい。尚、ＲＭＳは、平均線から測定曲線までの偏差の二乗を平均した値の平方根で表す、ＪＩＳ規格である。
【００４５】
次に、本発明の電子放出素子の製造方法の一例を図７を用いて説明する。但し、以下に示す製造方法は一例であり、本発明が以下に示す製造方法に限定されないことは言うまでもない。特に、構造の違いによる堆積順序、エッチング方法に関しては限定されず、実施例においても別途説明する。
【００４６】
（工程１）
予め、その表面を十分に洗浄した、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、基板表面にＳｉＯ2を積層した積層体、セラミックスなどから構成される絶縁性基板のうち、いずれか一つを基板３１として用い、基板３１上に電極層７１を積層する。
【００４７】
電極層７１は一般的に導電性を有しており、蒸着法、スパッタ法等の一般的真空成膜技術により形成される。電極層７１の材料は、例えば、Ｂｅ、Ｍｇ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ａｌ、Ｃｕ、Ｎｉ、Ｃｒ、Ａｕ、Ｐｔ、Ｐｄ等の金属または合金材料から適宜選択される。電極層７１の厚さとしては、数十ｎｍから数百μｍの範囲で設定され、好ましくは１００ｎｍから１０μｍの範囲で選択される。
【００４８】
（工程２）
図７（ａ）に示すように電極層７１上に絶縁層２を堆積する。絶縁層２は蒸着法、スパッタ法、ＨＦＣＶＤ（Ｈｏｔ  Ｆｉｌａｍｅｎｔ  ＣＶＤ）法、プラズマＣＶＤ法等の一般的成膜技術で形成されるが、その方法は限定されない。絶縁層２の膜厚としては、電子がトンネルすることができる膜厚の範囲で設定され、好ましくは数４ｎｍ〜１０ｎｍの範囲で選択される。
【００４９】
絶縁層２の材料は、基本的にはどんな材料でも良いが、電界集中だけを考えると誘電率が小さい材料ほど好ましい。抵抗率としては１×１０8〜１×１０14Ωｃｍの抵抗率を有することが好ましい。電子放出材料として考えると、好ましくは、炭素が用いられる。但し、前述したように、絶縁層２の抵抗は高く、実質的に絶縁体として機能することは重要である。そのため、上記絶縁層２の主体が、例えばダイアモンドライクカーボン（ＤＬＣ）、アモルファスカーボン、金属の窒化物、金属の酸化物、金属の炭化物などを用いることができる。特にｓｐ3炭素を主成分とすることが好ましい。
【００５０】
（工程３）
電極層７１をカソード電極１とゲート電極３２に分離するため、フォトレジスト７２のパターニングを行う〔図７（ｂ）〕。
【００５１】
（工程４）
エッチング処理を行い、図７（ｃ）に示すように、電極層７１を２つの電極（ゲート電極３２とカソード電極１）に分離する。電極層７１及び絶縁層２のエッチング工程では、平滑且つ垂直、或いは平滑且つテーパー形状であるようなエッチング面を形成することが望ましく、それぞれの材料に応じて、エッチング方法を選択すれば良い。ドライでもウエットでも構わない。通常、開口部（凹部）７３の幅Ｗは素子を構成する材料や抵抗値、電子放出素子の材料の仕事関数と駆動電圧、必要とする電子放出ビームの形状により適宜設定される。また、ゲート電極３２とカソード電極１との間隔Ｗは数百ｎｍ〜１００μｍに好ましくは設定される。
【００５２】
尚、カソード電極１とゲート電極３２間に露出する基板３１の表面は、図７（ｃ）に示すように、掘り込むことが好ましい。このように、カソード電極１とゲート電極３２間の基板１表面を凹状にする（凹部）ことで、電子放出素子として駆動した際のカソード電極１とゲート電極３２との間の沿面距離を実効的に長くすることができ、また、カソード電極１とゲート電極３２間のリーク電流を低減することができる。
【００５３】
（工程５）
図７（ｄ）に示すように、レジスト７２を除去する。
【００５４】
（工程６）
最後に熱処理により絶縁層２の表面を化学修飾することで水素の終端処理を行い、ダイポール層２０を形成する。図７（ｅ）の７４はその雰囲気を示している。上記熱処理は水素と炭化水素ガスとを含む雰囲気中で加熱することによって行ってもよい。また、炭化水素ガスとしては、特にアセチレンガス、エチレンガス、メタンガス等、鎖状炭化水素が好ましい。
【００５５】
尚、ここで説明した形態においては、カソード電極１及びゲート電極３２の双方の表面にダイポール層２０を有する絶縁層２を形成する例を示しているが、好ましくは、カソード電極１上だけにダイポール層２０を有する絶縁層２を形成する。
【００５６】
また、本発明の電子放出素子においては、図１６（ｅ）または図１７（ｈ）の示す様に、カソード電極１と絶縁層２との間に抵抗層１６１を配置することもできる。上記抵抗層１６１を加えることで、電子放出時の放出電流量の時間的変化が軽減される効果がある。詳細な作製方法などは後述する実施例において説明する。
【００５７】
抵抗層１６１の膜厚は、数十ｎｍ〜数ｍｍの範囲であり、好ましくは、数十ｎｍ〜数μｍの範囲である。上記厚みの範囲における抵抗層１６１の抵抗値は、１×１０5Ω以上１×１０8Ω以下の範囲から選択され、実用的には、１×１０6Ω以上１×１０7Ω以下の範囲が選択される。抵抗層の材料としては、ＤＬＣ（ダイアモンドライクカーボン）、アモルファスカーボン、ドーピングされたアモルファスシリコンなどを用いることができるが、これらの材料に限定されるものではない。
【００５８】
次に本発明の電子放出素子の応用例について以下に述べる。本発明の電子放出素子の複数個を基体上に配列し、例えば電子源、さらには画像表示装置が構成できる。
【００５９】
電子放出素子の配列については、種々のものを採用することができる。一例としては、電子放出素子をＸ方向及びＹ方向に行列状に複数個配し、同じ行に配された複数の電子放出素子を構成するカソード電極或いはゲート電極の一方を、Ｘ方向の配線に共通に接続し、同じ列に配された複数の電子放出素子を構成するカソード電極或いはゲート電極の他方を、Ｙ方向の配線に共通に接続するいわゆるマトリクス配置がある。
【００６０】
以下、本発明を適用可能な電子放出素子を複数配して得られるマトリクス配置の電子源について、図８を用いて説明する。図８において、８１は電子源基体、８２はＸ方向配線、８３はＹ方向配線である。８４は本発明の電子放出素子、８５は開口部である。ここで説明する本発明の電子放出素子においては、電子放出膜を有するカソード電極１上に、開口部８５を有するゲート電極３２を配置した形態の例である。
【００６１】
ｍ本のＸ方向配線８２は、Ｄｘ１、Ｄｘ２…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は、適宜設計される。Ｙ方向配線８３は、Ｄｙ１、Ｄｙ２…Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線８２と同様に形成される。これらｍ本のＸ方向配線８２とｎ本のＹ方向配線８３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ、ｎは共に正の整数）。
【００６２】
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ2等で構成される。Ｘ方向配線８２とＹ方向配線８３のそれぞれの端部は、外部回路との接続端子として用いられる。
【００６３】
各々の電子放出素子８４を構成する電極（即ち、カソード電極１、ゲート電極３２）は、ｍ本のＸ方向配線８２のうちの１本と、ｎ本のＹ方向配線８３のうちの１本とに電気的に接続されている。
【００６４】
Ｘ方向配線８２とＹ方向配線８３を構成する材料、及びカソード電極１、ゲート電極３２を構成する材料は、その構成元素の一部或いは全部が同一であっても、またそれぞれ異なってもよい。カソード電極１、ゲート電極３２を構成する材料と配線材料が同一である場合には、配線８２及び８３はそれぞれ、カソード電極１またはゲート電極３２ということもできる。
【００６５】
Ｘ方向配線８２には、Ｘ方向に配列した電子放出素子８４の行を選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Ｙ方向配線８３には、Ｙ方向に配列した電子放出素子８４の各列を入力信号に応じて変調するための不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。尚、ここではゲート電極３２に走査信号を印加し、カソード電極１に変調信号を印加した例を示したが、ゲート電極３２に変調信号を印加し、カソード電極１に走査信号を印加する形態であってもよい。
【００６６】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。このような単純マトリクス配置の電子源を用いて構成した画像表示装置について、図９を用いて説明する。図９は、画像表示装置の表示パネルの一例を示す模式図である。図９において用いた符号のうち、図８で用いた符合と同じ符号で示した部材は、図８で説明した部材と同じである。
【００６７】
図９において、８１は本発明の電子放出素子８４を複数配した電子源基体、９１は電子源基体８１を固定したリアプレート、９６はガラスなどの透明な基体９３の内面に、蛍光膜９４とメタルバック９５等からなる画像形成部材が形成されたフェースプレートである。９２は支持枠であり、支持枠９２には、リアプレート９１、フェースプレート９６がフリットガラス等を用いて接続されている。９７は外囲器（パネル）である。
【００６８】
外囲器９７は、上述の如く、フェースプレート９６、支持枠９２、リアプレート９１で構成される。リアプレート９１は主に基体８１の強度を補強する目的で設けられるため、基体８１自体で十分な強度を持つ場合は別体のリアプレート９１は不要とすることができる。即ち、基体８１に直接支持枠９２を封着し、フェースプレート９６、支持枠９２及び基体８１で外囲器９７を構成しても良い。一方、フェースプレート９６、リアプレート９１間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器９７を構成することもできる。
【００６９】
次に、封着工程を施した外囲器を封止する。封止工程は、外囲器９７を加熱しながら、排気装置により排気管（不図示）を通じて外囲器９７内部を排気した後、排気管を封じきることによって行われる。外囲器９７の封止後の圧力を維持するために、ゲッター処理を行うこともできる。ゲッターとしてはＢａ等の蒸発型や、非蒸発型を用いることができる。また、ここでは、封着後に排気管を封止する方法を示したが、真空チャンバー中で上記封着工程を行えば、上記封止工程を封着工程後に設ける必要はなく、さらには排気管自体が必要なくなる。
【００７０】
以上の工程によって製造されたマトリクス配置の電子源を用いて構成した画像表示装置は、各電子放出素子に、容器外端子Ｄｘ１〜Ｄｘｍ、Ｄｙ１〜Ｄｙｎを介して電圧を印加することにより、所望の電子放出素子から電子を放出させることができる。また、高圧端子９８を介してメタルバック９５、或いは透明電極（不図示）に高圧Ｖａを印加して、電子ビームを加速する。加速された電子は、蛍光膜９４に衝突し、発光が生じて画像が形成される。
【００７１】
本発明の画像表示装置は、テレビジョン放送用のディスプレイ、テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像表示装置等としても用いることができる。本発明の画像表示装置をテレビに用いる場合には、少なくともテレビ信号の受信回路を有することになる。
【実施例】
【００７２】
以下、本発明の実施例を詳細に説明する。
【００７３】
［実施例１］
図１０に示す製造方法に従って、本発明にかかる、ダイポール層を備えた半導体層（電子放出膜）を作製した。図１０中の符号は、図７で用いた符号と同様である。
【００７４】
基板３１として石英を用い、十分洗浄を行った後、スパッタ法によりカソード電極１として厚さ５００ｎｍのＴｉＮを成膜した〔図１０（ａ）〕。成膜条件は、
Ｒｆ電源：１３．５６ＭＨｚ
Ｒｆパワー：７．７Ｗ／ｃｍ2
ガス圧：０．６Ｐａ
雰囲気ガス：Ｎ2／Ａｒ（Ｎ2：１０％）
基板温度：室温
ターゲット：Ｔｉ
である。
【００７５】
次いでスパッタ法により炭素膜をカソード電極１上に４ｎｍ堆積し、絶縁層２を形成した〔図１０（ｂ）〕。ターゲットとしてグラファイトターゲットを用い、アルゴン雰囲気中で成膜を行った。
【００７６】
次に、上記絶縁層２を、メタンと水素の混合ガス雰囲気中で熱処理し、表面にダイポール層２０を形成した〔図１０（ｃ）〕。熱処理条件を以下に示す。
熱処理温度：６００℃
加熱方式：ランプ加熱
処理時間：６０ｍｉｎ
混合ガス比：メタン／水素＝１５／６
熱処理時圧力：６．６５ＫＰａ
【００７７】
上記製造方法で得られた、ダイポール層２０を備えた絶縁層２（電子放出膜）の二次電子エネルギー分光スペクトラム（以下、「ＳＥＳ」と略記する）を図１１（ａ）に模式的に示す。
【００７８】
ＳＥＳは試料に電子線を照射し、その際放出される二次電子のエネルギー分布を測定するもので、ＳＥＳの切片から測定試料の仕事関数を見積もることができる。
【００７９】
また、図１１（ｂ）に、リファレンスとしてのダイアモンドライクカーボン（ＤＬＣ）膜のＳＥＳを模式的に示す。尚、図１１（ｂ）のＡは、ＤＬＣ膜のＳＥＳで、図１１（ｂ）のＢはＤＬＣ膜に２Ｖをバイアス印加した状態で測定したＳＥＳである。図１１（ｂ）に示されるように、ＤＬＣ膜の表面に電位が印加されると、その見かけ上の仕事関数は与えられた電位分だけ減少していることがわかる。
【００８０】
本発明の電子放出素子においては、絶縁層表面に形成されたダイポール層によりバンドがベンディングし、電子が放出されやすくなるわけであり、そのようなことが実際におきていれば、試料のＳＥＳは、図１１（ｂ）のように、あたかも表面に電位を印加しているような測定結果が得られるはずである。
【００８１】
図１１（ａ）のＤは本実施例で作製した、ダイポール層を備えた絶縁層のＳＥＳであり、図１１（ａ）のＣは本実施例において、絶縁層表面の熱処理だけを行わなかった、ダイポール層を有していない絶縁層のＳＥＳである。図１１（ａ）において、そのＳＥＳから見積もられる仕事関数は、上記熱処理で約２ｅＶ減少している。図１１（ｂ）の結果とあわせて考察すると、熱処理により図２で説明したように絶縁層表面が水素により化学修飾され、ダイポール層が形成されたため、仕事関数が減少していると考えることができる。
【００８２】
次に、本実施例で作製した絶縁層の電子放出特性を測定した。本実施例で作製した絶縁層から離れて、アノード電極（面積は１ｍｍ2）を対向して配置し、アノード電極とカソード電極との間に駆動電圧を印加した。この時の電圧電流特性を図１２に示す。尚、横軸は電界強度、縦軸は放出電流密度である。図１２においてＡは本実施例で作製した、ダイポール層を備えた絶縁層の電圧電流特性であり、Ｂはメタンと水素との雰囲気下での熱処理を行わなかった、ダイポール層を持たない絶縁層の電圧電流特性である。
【００８３】
本実施例のダイポール層を備えた絶縁層は明確な閾値電界を有し、低い電界強度で電子を放出する、良好な電子放出特性を示すことが確認できた。
【００８４】
［実施例２］
図１０に示した製造方法に沿って、本発明にかかるダイポール層を備えた絶縁層を作製した。
【００８５】
基板３１として石英を用い、十分洗浄を行った後、スパッタ法によりカソード電極１として厚さ５００ｎｍのＷを成膜した〔図１０（ａ）〕。
【００８６】
次いでスパッタ法によりＳｉＯ2をカソード電極１上に４ｎｍ堆積して絶縁層２を形成した〔図１０（ｂ）〕。雰囲気ガスはＡｒとＯ2ガスの１／１の混合ガスを用いた。条件を以下に示す。
Ｒｆ電源：１３．５６ＭＨｚ
Ｒｆパワー：１１０Ｗ／ｃｍ2
ガス圧：０．５Ｐａ
基板温度：３００℃
ターゲット：ＳｉＯ2
【００８７】
次に、メタンと水素の混合ガス雰囲気中で基板加熱処理を行い、絶縁層２表面にダイポール層２０を形成した〔図１０（ｃ）〕。熱処理条件を以下に示す。
熱処理温度：６００℃
加熱方式：ランプ加熱
処理時間：６０ｍｉｎ
混合ガス比：メタン／水素＝１５／６
熱処理時圧力：７ＫＰａ
【００８８】
このようにして作製したダイポール層を備えた絶縁層の電子放出特性を測定した。上記ダイポール層を備えた絶縁層から離れて、アノード電極を対向して配置し、アノード電極とカソード電極との間に駆動電圧を印加した。その結果、実施例１と同様に、明確な閾値を持ち、低い電界強度で電子を放出する、良好な電子放出特性を得ることができた。
【００８９】
［実施例３］
図７に示した製造工程に沿って電子放出素子を作製した。
【００９０】
（工程１）
基板３１に石英を用い、十分洗浄を行った後スパッタ法により電極層７１として厚さ５００ｎｍのＴｉＮを形成した。
【００９１】
（工程２）
次いでＥＣＲプラズマＣＶＤ法により炭素膜を６ｎｍ程度堆積し、半導体層２を形成した〔図７（ａ）〕。このときはＤＬＣ（ダイアモンドライクカーボン）が成長する条件で形成した。成長条件を以下に示す。
ガス：ＣＨ4
マイクロ波パワー：４００Ｗ
基板バイアス：−９０Ｖ
ガス圧：２５ｍｍＰａ
基板温度：室温
【００９２】
（工程３）
次に、図７（ｂ）に示すように、フォトリソグラフィーで、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光し、現像し、マスクパターン（レジスト７２）を形成した。
【００９３】
（工程４）
図７（ｃ）に示すように、マスクパターンをマスクとして、ＤＬＣ膜とＴｉＮ電極を連続してドライエッチングした。尚、ゲート電極−カソード電極の熱処理時にごく僅かながら生成されるカーボンによるリークを低減させるためにエッチングは石英も多少エッチングされる程度の多少オーバーエッチングぎみで行った。
【００９４】
（工程５）
図７（ｄ）に示すように、マスクパターンを完全に除去した。
【００９５】
（工程６）
最後に図７（ｅ）に示すように、メタンと水素の混合ガス雰囲気中で基板加熱処理を行い、ＤＬＣからなる絶縁層２表面にダイポール層２０を形成し、電子放出素子を完成させた。熱処理条件を以下に示す。
熱処理温度：６００℃
加熱方式：ランプ加熱
処理時間：６０ｍｉｎ
混合ガス比：メタン／水素＝１５／６
熱処理時圧力：６ＫＰａ
【００９６】
以上のようにして作製した電子放出素子の上方に、図３のようにアノード電極３３を配置して、カソード電極１とゲート電極３２との間、及びアノード電極３３に電圧を印加し駆動した。図１３は電子放出素子の電圧電流特性のグラフである。本実施例の電子放出素子では、低電圧で電子を放出することができ、且つ、明確な閾値をもつことができた。実際の駆動電圧としては、Ｖｇ（カソード電極１とゲート電極３２間に印加する電圧）＝２０［Ｖ］、Ｖａ（アノード電極３３とカソード電極１との間に印加する電圧）＝１０ｋＶであった。
【００９７】
［実施例４］
実施例３で作製した電子放出素子を用いて画像表示装置を作製した。
【００９８】
実施例３で形成した電子放出素子を１００×１００のマトリクス状に配置して電子源を構成した。配線の構造は、図８のようにＸ側の配線８２をカソード電極１に、Ｙ側の配線８３をゲート電極３２に接続した。尚、図８においては、電子放出素子８４は、カソード電極１上に開口部８５を有するゲート電極３２を配置した模式図で示しているが、本例の画像表示装置の電子放出素子はこれには該当しない。本実施例は、電子放出素子の構造（実施例３で示した構造）を除いて図８に模式的に示した構成と同じである。本例の電子放出素子は、横３００μｍ、縦３００μｍのピッチで配置した。各電子放出素子の上方に、赤、青、緑に発光する蛍光体の中のいずれかの蛍光体を配置した。
【００９９】
そして、上記電子源を線順次駆動することによって、画像を表示したところ、コントラストに優れた、高輝度・高精細な画像表示装置を行うことができた。
【０１００】
［実施例５］
（工程１）
先ず、図１６（ａ）に示すように、基板３１に石英を用い、十分洗浄を行った後スパッタ法により電極層７１として厚さ５００ｎｍのＴｉＮを形成した。
【０１０１】
（工程２）
次に、抵抗層１６１として、厚さ５０ｎｍのカーボンをスパッタ法により成膜した。このときのカーボンは、抵抗値として、１×１０6Ωとなるように調整した。
ターゲット：グラファイト
ガス：Ａｒ
ｒ．ｆ．パワー：５００Ｗ
ガス分圧：０．２７Ｐａ
【０１０２】
（工程３）
次いでＥＣＲプラズマＣＶＤ法により絶縁層２として炭素膜を６ｎｍ程度堆積した。このときはＤＬＣが成長する条件で形成した。成長条件を以下に示す。
ガス：ＣＨ4
マイクロ波パワー：４００Ｗ
基板バイアス：−９０Ｖ
ガス圧：２５ｍｍＰａ
基板温度：室温
【０１０３】
（工程４）
次に、図１６（ｂ）に示すように、フォトリソグラフィーで、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光し、現像し、マスクパターン（レジスト７２）を形成した。
【０１０４】
（工程５）
図１６（ｃ）に示すように、マスクパターンをマスクとして、絶縁層２と抵抗層１６１と電極層７１を連続してドライエッチングした。尚、エッチングは石英も多少エッチングされる程度の多少オーバーエッチングぎみで行った。尚、本実施例では、開口部７３の幅Ｗは２μｍに設定した。
【０１０５】
（工程６）
図１６（ｄ）に示すように、マスクパターンを完全に除去した。尚、膜応力は少なく、膜はがれやその他のプロセス上の問題は起きなかった。
【０１０６】
（工程７）
最後に図１６（ｅ）に示すように、水素雰囲気中（９９．９％水素）で基板を６３０℃、６０分間ランプ加熱で熱処理を行い、本実施例の電子放出素子を完成させた。
【０１０７】
以上のようにして作製した電子放出素子の上方にアノード電極を配置して、実施例３と同様にして駆動した。その結果、本実施例の電子放出素子では、実施例３の電子放出素子に比べ、電子放出時の放出電流量の時間的変化が軽減されていた。
【０１０８】
［実施例６］
（工程１）
先ず、図１７（ａ）に示すように、基板３１に石英を用い、十分洗浄を行った後スパッタ法により電極層７１として厚さ５００ｎｍのＴｉＮを形成した。
【０１０９】
（工程２）
次に、図１７（ｂ）に示すように、フォトリソグラフィーで、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光し、現像し、マスクパターン（レジスト７２）を形成した。
【０１１０】
（工程３）
図１７（ｃ）に示すように、マスクパターンをマスクとして、電極層７１をドライエッチングした。尚、エッチングは石英も多少エッチングされる程度の多少オーバーエッチングぎみで行った。
【０１１１】
（工程４）
次に、抵抗層１６１として、厚さ５０ｎｍのカーボンをスパッタ法により成膜した。このときのカーボンは、抵抗値として、１×１０7Ωとなるように調整した。
ターゲット：グラファイト
ガス：Ａｒ
ｒ．ｆ．パワー：５００Ｗ
ガス分圧：０．２７Ｐａ
【０１１２】
（工程５）
次いでＥＣＲプラズマＣＶＤ法により絶縁層２として炭素膜を６ｎｍ程度堆積した。このときはＤＬＣが成長する条件で形成した。成長条件を以下に示す。
ガス：ＣＨ4
マイクロ波パワー：４００Ｗ
基板バイアス：−９０Ｖ
ガス圧：２５ｍｍＰａ
基板温度：室温
【０１１３】
（工程６）
次に、図１７（ｆ）に示すように、フォトリソグラフィーで、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光し、現像し、マスクパターン（レジスト７２’）を形成した。
【０１１４】
（工程７）
図１７（ｇ）に示すように、マスクパターンをマスクとして、絶縁層２と抵抗層１６１とを連続してドライエッチングした後、マスクパターンを完全に除去した。尚、本実施例では、開口部７３の幅Ｗは１μｍに設定した。尚、膜応力は少なく、膜はがれその他のプロセス上の問題は起きなかった。
【０１１５】
（工程８）
最後に図１７（ｈ）に示すように、水素雰囲気中（９９．９％水素）で基板を６３０℃、６０分間ランプ加熱で熱処理を行い、本実施例の電子放出素子を完成させた。
【０１１６】
以上のようにして作製した電子放出素子の上方にアノード電極を配置して、実施例３と同様にして駆動した。その結果、本実施例の電子放出素子では、実施例５の電子放出素子に比べ、電子放出時の放出電流量の時間的変化が軽減されていた。
【０１１７】
［実施例７］
本実施例では、実施例５及び実施例６でそれぞれ作製した電子放出素子を多数配列した電子源をそれぞれ形成し、それぞれの電子源を用いた画像表示装置を作製した。
【０１１８】
それぞれの電子源において、電子放出素子の構造以外は実施例４と同様にして電子源を作製した。そして、上記電子源を線順次駆動することによって、画像を表示させたところ、コントラストに優れた、高輝度・高精細な画像を長期に渡って安定に表示することができた。
【図面の簡単な説明】
【０１１９】
【図１】本発明の電子放出素子の電子放出原理を説明するバンドダイヤグラムである。
【図２】本発明の電子放出素子の部分拡大模式図である。
【図３】本発明の電子放出素子の構成例を示す断面模式図である。
【図４】本発明の電子放出素子の構成例を示す断面模式図である。
【図５】本発明の電子放出素子の構成例を示す断面模式図である。
【図６】本発明の電子放出素子の構成例を示す断面模式図である。
【図７】本発明の電子放出素子の製造方法の一例を示す断面模式図である。
【図８】本発明の電子源の一例を示す概略構成図である。
【図９】本発明の画像表示装置の一例を示す概略構成図である。
【図１０】本発明の電子放出素子の製造方法の他の例を示す断面模式図である。
【図１１】本発明の実施例１の絶縁層のＳＥＳスペクトルである。
【図１２】本発明の実施例１の絶縁層の電子放出時の電流電圧特性を示す図である。
【図１３】本発明の実施例３の電子放出素子の電圧電流特性を示す図である。
【図１４】従来の電子放出素子の電子放出原理を説明するバンドダイヤグラムである。
【図１５】本発明にかかる電子放出素子においてコントラスト比＝１／１０００が得られる範囲を示した図である。
【図１６】本発明の電子放出素子の製造方法の一例を示す断面模式図である。
【図１７】本発明の電子放出素子の製造方法の一例を示す断面模式図である。
【符号の説明】
【０１２０】
１  カソード電極
２  絶縁層
３  引き出し電極
４  真空障壁
５  界面
６  電子
２０  ダイポール層
２１  炭素原子
２２  水素原子
３１  基板
３２  ゲート電極
３３  アノード電極
７１  電極層
７２，７２’  フォトレジスト
７３  開口部（凹部）
７４  雰囲気
８１  電子源基体
８２  Ｘ方向配線
８３  Ｙ方向配線
８４  電子放出素子
８５  開口部
９１  リアプレート
９２  支持枠
９３  ガラス基体
９４  蛍光膜
９５  メタルバック
９６  フェースプレート
９７  外囲器
９８  高圧端子
１４１  半導体膜
１６１  抵抗層
【図１】
2005026209.tif 000007
【図２】
2005026209.tif 000008
【図３】
2005026209.tif 000009
【図４】
2005026209.tif 000010
【図５】
2005026209.tif 000011
【図６】
2005026209.tif 000012
【図７】
2005026209.tif 000013
【図８】
2005026209.tif 000014
【図９】
2005026209.tif 000015
【図１０】
2005026209.tif 000016
【図１１】
2005026209.tif 000017
【図１２】
2005026209.tif 000018
【図１３】
2005026209.tif 000019
【図１４】
2005026209.tif 000020
【図１５】
2005026209.tif 000021
【図１６】
2005026209.tif 000022
【図１７】
2005026209.tif 000023