(57)【要約】【課題】従来よりも少ない段数で、所望の出力電圧を得ることができるチャージポンプ回路を提供するものである。【解決手段】クロックドライバー３の電源電圧として、前々段のＭＯＳトランジスタＭ１の出力電圧（ＭＯＳトランジスタＭ１，Ｍ２の接続点の電圧Ｖ１）を用い、クロックドライバー４の電源電圧として、前々段のＭＯＳトランジスタＭ２の出力電圧（ＭＯＳトランジスタＭ２，Ｍ３の接続点の電圧Ｖ２）を用いる。クロックドライバー３のハイレベル出力は、Ｖ１（２Ｖｄｄ）というＶｄｄより高い電圧なり、クロックドライバー４のハイレベル出力は、Ｖ２（３Ｖｄｄ）という更に高い電圧になる。これにより、従来のチャージポンプ回路に比して、同じ段数でより高い昇圧電圧Ｖｏｕｔ＝８Ｖｄｄを得ることができる。【選択図】  図１
2005102375.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された複数の電荷転送素子と、
初段の前記電荷転送素子に接続された入力電圧源と、
前記複数の電荷転送素子の各接続点に一端が接続された複数のコンデンサと、
前記複数のコンデンサの他端に交互に逆相のクロックパルスを供給する複数のクロックドライバーと、を具備するチャージポンプ回路において、
前記複数のクロックドライバーの中、少なくとも１つのクロックドライバーの電源電圧として、前々段の電荷転送素子の出力電圧を用いることを特徴とするチャージポンプ回路。
【請求項２】
前記前々段の電荷転送素子の出力電圧が電源電圧として用いられたクロックドライバーがレベルシフト回路であることを特徴とする請求項１に記載のチャージポンプ回路。
【請求項３】
直列接続された複数の電荷転送素子と、
初段の前記電荷転送素子に接続された入力電圧源と、
前記複数の電荷転送素子の各接続点に一端が接続された複数のコンデンサと、
前記複数のコンデンサの他端に交互に逆相のクロックパルスを供給する複数のクロックドライバーと、を具備するチャージポンプ回路において、
前記入力電圧源の電圧と、少なくとも１つのクロックドライバーに供給される電源電圧とが異なる電圧であることを特徴とするチャージポンプ回路。
【請求項４】
前記電荷転送素子は、ＭＯＳトランジスタから成ることを特徴とする請求項１、２、３のいずれかに記載のチャージポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ回路に関し、特にコンデンサと電荷転送素子を用いたチャージポンプ回路に関する。
【背景技術】
【０００２】
ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）やフラッシュメモリ(Flash Memory)の書き込み／消去システム、ＬＣＤ(Liquid Crystal Display)システム、アナログスイッチを駆動するシステムなどにおいては、電源電圧より高い電圧を供給する必要がある。このために、多種類の電源を独立に提供するのはシステムとして複雑化、大規模化、高コスト化となり、単一電源化が望まれる。 
【０００３】
そこで、ＭＯＳ集積回路においてはチャージポンプ回路を内蔵する方法が幅広く用いられている。チャージポンプ回路は簡単な回路で電源電圧を昇圧できる回路であり、システムの単一電源で、より高い電圧を提供することができる。
【０００４】
図５は４段のチャージポンプ回路を示す回路図である。Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５は直列接続された５個のＮチャネル型ＭＯＳトランジスタ、Ｃ１，Ｃ２，Ｃ３，Ｃ４は４個のコンデンサであり、Ｎチャネル型ＭＯＳトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５の各接続点にコンデンサＣ１，Ｃ２，Ｃ３，Ｃ４の一方の端子が接続されている。
１０，１１，１２，１３はインバータ回路から成るクロックドライバーであり、クロックドライバー１０，１２にはクロックパルスΦが入力され、クロックドライバー１１，１３には、クロックパルスΦと逆相のクロックパルス＊Φが入力されている。
クロックドライバー１０，１２の出力はそれぞれコンデンサＣ１，Ｃ３の他方の端子に印加され、クロックドライバー１１，１３の出力はそれぞれコンデンサＣ２，Ｃ４の他方の端子に印加されている。
【０００５】
Ｖｄｄは入力電圧源１５から発生された入力電圧であり、初段のＮチャネル型ＭＯＳトランジスタＭ１のドレインに印加されている。また、この電圧Ｖｄｄは、クロックドライバー１０，１１，１２，１３の電源電圧としても用いられている。
Ｖｏｕｔは出力電圧であり、後段のＮチャネル型ＭＯＳトランジスタＭ５のソースより出力されている。各Ｎチャネル型ＭＯＳトランジスタＭ１、Ｍ２，Ｍ３，Ｍ４，Ｍ５のドレインとゲートは互いに接続され、ダイオードとして機能している。
【０００６】
図６は、このチャージポンプ回路の定常状態における動作波形図である。図において、Ｖ１はＮチャネル型ＭＯＳトランジスタＭ１，Ｍ２の接続点の電圧、Ｖ２はＮチャネル型ＭＯＳトランジスタＭ２，Ｍ３の接続点の電圧、Ｖ３はＮチャネル型ＭＯＳトランジスタＭ３，Ｍ４の接続点の電圧、Ｖ４はＮチャネル型ＭＯＳトランジスタＭ４，Ｍ５の接続点の電圧を示している。なお、図において、説明を簡単にするためにＮチャネル型ＭＯＳトランジスタのしきい値電圧を０Ｖとしている。
【０００７】
このチャージポンプ回路において、ＶｔをＮチャネル型ＭＯＳトランジスタのしきい値電圧とすると、昇圧電圧Ｖｏｕｔは次式で表される。
Ｖｏｕｔ＝５（Ｖｄｄ−Ｖｔ）
そして、一般に、ｎ段チャージポンプ回路において、昇圧電圧Ｖｏｕｔは次式で表される。Ｖｏｕｔ＝（ｎ＋１）（Ｖｄｄ−Ｖｔ）
なお、先行技術文献として以下の特許文献１、非特許文献１がある。
【特許文献１】特開２００１−２１１６３７号公報
【非特許文献１】「改良された電圧増幅回路技術を用いたＮＭＯＳ集積回路におけるオンチップ高電圧の発生」“On-chip High-Voltage Generation in NMOS Integrated Circuits Using an Improved Voltage Multiplier Technique” アイ・イー・イー・イー  ジャーナル・オブ・ソリッドステート  サーキット  ＳＣ−１１巻  ＮＯ．３  ３７４−３７８頁  １９７６年６月
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来のチャージポンプ回路では、単一電源の電圧を１倍、２倍、３倍と順次昇圧し、所望の出力電圧を発生させていたため、大きな出力電圧を得るためにはチャージポンプの段数が多くなってしまい、素子数、特に外付けコンデンサの数が多くなり、コスト高を招いていた。
【課題を解決するための手段】
【０００９】
そこで、本発明は、従来よりも少ない段数で、所望の出力電圧を得ることができるチャージポンプ回路を提供するものである。
【００１０】
本発明のチャージポンプ回路は、複数のクロックドライバーの中、少なくとも１つのクロックドライバーの電源電圧として、前々段の電荷転送素子の出力電圧を用いることを特徴とするものである。
【００１１】
また、本発明のチャージポンプ回路は、初段の電荷転送素子に印加される入力電圧源の電圧と、少なくとも１つのクロックドライバーに供給される電源電圧とが異なる電圧であることを特徴とするものである。
【発明の効果】
【００１２】
本発明によれば、少ないチャージポンプ段数で所望の出力電圧を得ることが可能になるので、チャージポンプ回路の素子数、特に、外付けコンデンサの数を削減でき、ＩＣのコストを削減することができる。また、これに加えて、様々な電源電圧を組み合わせることができ、チャージポンプ回路を電源回路として用いる場合に、その回路効率を向上させることができる。
【発明を実施するための最良の形態】
【００１３】
次に本発明の実施形態について、図面を参照しながら、詳しく説明する。まず、第１の実施形態に係るチャージポンプ回路について説明する。図１は、４段チャージポンプ回路の回路図である。
【００１４】
Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５は直列接続された、電荷転送素子である５個のＮチャネル型ＭＯＳトランジスタ、Ｃ１，Ｃ２，Ｃ３，Ｃ４は４個のコンデンサであり、Ｎチャネル型ＭＯＳトランジスタＭ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５の各接続点にコンデンサＣ１，Ｃ２，Ｃ３，Ｃ４の一方の端子が接続されている。
【００１５】
１，２，３，４はクロックドライバーであり、クロックドライバー１，３にはクロックパルスΦが入力され、クロックドライバー２，４には、クロックパルスΦと逆相のクロックパルス＊Φが入力されている。クロックドライバー１，３の出力はそれぞれコンデンサＣ１，Ｃ３の他方の端子に印加され、クロックドライバー２，４の出力はそれぞれコンデンサＣ２，Ｃ４の他方の端子に印加されている。
【００１６】
Ｖｄｄは入力電圧源１５から発生された入力電圧であり、初段のＮチャネル型ＭＯＳトランジスタＭ１のドレインに印加されている。また、この電圧Ｖｄｄは、クロックドライバー１，２の電源電圧としても用いられている。
【００１７】
Ｖｏｕｔは出力電圧であり、後段のＮチャネル型ＭＯＳトランジスタＭ５のソースより出力されている。各Ｎチャネル型ＭＯＳトランジスタＭ１、Ｍ２，Ｍ３，Ｍ４，Ｍ５のドレインとゲートは互いに接続され、ダイオードとして機能している。
【００１８】
本実施形態の特徴とする点は、クロックドライバー３の電源電圧として、前々段のＭＯＳトランジスタＭ１の出力電圧（ＭＯＳトランジスタＭ１，Ｍ２の接続点の電圧Ｖ１）を用い、クロックドライバー４の電源電圧として、前々段のＭＯＳトランジスタＭ２の出力電圧（ＭＯＳトランジスタＭ２，Ｍ３の接続点の電圧Ｖ２）を用いた点である。クロックドライバー３のハイレベル出力は、Ｖ１（２Ｖｄｄ）というＶｄｄより高い電圧となり、クロックドライバー４のハイレベル出力は、Ｖ２（３Ｖｄｄ）という更に高い電圧になる。これにより、従来のチャージポンプ回路に比して、同じ段数でより高い昇圧電圧Ｖｏｕｔ＝８Ｖｄｄを得ることができる。換言すれば、より少ない段数でより高い昇圧電圧を得ることが可能になる。なお、ここでは、説明の都合上、Ｎチャネル型ＭＯＳトランジスタＭ１、Ｍ２，Ｍ３，Ｍ４，Ｍ５のしきい値電圧を無視している。
【００１９】
図２は、このチャージポンプ回路の定常状態における動作波形図である。図２において、Ｖ１はＮチャネル型ＭＯＳトランジスタＭ１，Ｍ２の接続点の電圧、Ｖ２はＮチャネル型ＭＯＳトランジスタＭ２，Ｍ３の接続点の電圧、Ｖ３はＮチャネル型ＭＯＳトランジスタＭ３，Ｍ４の接続点の電圧、Ｖ４はＮチャネル型ＭＯＳトランジスタＭ４，Ｍ５の接続点の電圧を示している。
【００２０】
この図からも理解されるように、クロックパルスΦがロウレベルの時に、クロックドライバー１，３はハイレベルを出力し、電圧Ｖ１は２Ｖｄｄに昇圧され、その昇圧された電圧Ｖ１がクロックドライバー３の電源電圧に用いられるので、電圧Ｖ３は、５Ｖｄｄに昇圧される。また、クロックパルスΦがハイレベルの時に、クロックドライバー２，４はハイレベルを出力し、電圧Ｖ２は３Ｖｄｄに昇圧され、その昇圧された電圧Ｖ２がクロックドライバー４の電源電圧に用いられるので、電圧Ｖ４は、８Ｖｄｄに昇圧される。そして、電圧Ｖ４は、最終段のＮチャネル型ＭＯＳトランジスタＭ５によって整流され、出力電圧Ｖｏｕｔとして直流電圧８Ｖｄｄが得られる。
【００２１】
なお、クロックドライバー１，２，３，４はいずれもＣＭＯＳインバータで構成することができる。この場合、クロックドライバー１，２については、Ｐチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタが電圧Ｖｄｄと接地電圧Ｖｓｓとの間に接続される。クロックドライバー３は、Ｐチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタを電圧Ｖ１と接地電圧Ｖｓｓとの間に直列に接続して構成している。クロックドライバー４については、Ｐチャネル型ＭＯＳトランジスタとＮチャネル型ＭＯＳトランジスタとを電圧Ｖ２と接地電圧Ｖｓｓとの間に直列に接続して構成している。
【００２２】
ここで、クロックパルスΦ，＊Φは、電圧Ｖｄｄと接地電圧Ｖｓｓの間でスイングするので、クロックドライバー３，４の出力がフルスイングしないおそれがある。そこで、クロックドライバー３，４については、レベルシフト回路で構成することが好ましい。すなわち、クロックドライバー３は、クロックパルスφをＶ１とＶｓｓの間でスイングするクロックにレベルシフトし、クロックドライバー４は、クロックパルス＊φをＶ２とＶｓｓの間でスイングするクロックにレベルシフトする。
【００２３】
また、Ｎチャネル型ＭＯＳトランジスタＭ１、Ｍ２，Ｍ３，Ｍ４，Ｍ５はダイオード接続されているが、これに限らず、それらのゲートにスイッチング信号を印加するようにしてもよい。また、チャージポンプの段数は任意に選択することができる。
【００２４】
次に、第２の実施形態に係るチャージポンプ回路ついて説明する。図３は、本実施形態の４段チャージポンプ回路の回路図である。図３において、図１と同一の構成部分については同一符号を付してその説明を省略する。図４は、このチャージポンプ回路の定常状態における動作波形図である。図において、Ｖ１はＮチャネル型ＭＯＳトランジスタＭ１，Ｍ２の接続点の電圧、Ｖ２はＮチャネル型ＭＯＳトランジスタＭ２，Ｍ３の接続点の電圧、Ｖ３はＮチャネル型ＭＯＳトランジスタＭ３，Ｍ４の接続点の電圧、Ｖ４はＮチャネル型ＭＯＳトランジスタＭ４，Ｍ５の接続点の電圧を示している。
【００２５】
入力電圧源２０の電圧をＶｄｄ１、クロックドライバー５，６，７，８の電源電圧を、それぞれＶｄｄ２，Ｖｄｄ３，Ｖｄｄ４，Ｖｄｄ５とすると、出力電圧Ｖｏｕｔは、これらの和となるため、Ｖｏｕｔ＝Ｖｄｄ１＋Ｖｄｄ２＋Ｖｄｄ３＋Ｖｄｄ４＋Ｖｄｄ５となる。ただし、簡単のために、Ｎチャネル型ＭＯＳトランジスタＭ１、Ｍ２，Ｍ３，Ｍ４，Ｍ５を０Ｖとしている。
【００２６】
従来のチャージポンプ回路では、入力電圧源２０の電圧Ｖｄｄ１とすべてのクロックドライバーの電圧は等しく設定されていたのに対して、本実施形態の特徴とする点は、Ｖｄｄ１と、Ｖｄｄ２，Ｖｄｄ３，Ｖｄｄ４，Ｖｄｄ５のうち少なくとも１つの電圧が異なる電圧である点である。例えば、Ｖｄｄ１＝３Ｖ、Ｖｄｄ２＝１０Ｖ、
Ｖｄｄ３＝Ｖｄｄ４＝Ｖｄｄ５＝３Ｖに設定されれば、Ｖｏｕｔ＝２４Ｖとなる。
【００２７】
これにより、このチャージポンプ回路は、従来のチャージポンプ回路に比して、同じ段数でより高い昇圧電圧Ｖｏｕｔを得ることができる。換言すれば、より少ない段数でより高い昇圧電圧を得ることが可能になる。
【００２８】
また、このチャージポンプ回路によれば、様々な電源電圧を組み合わせることができ、チャージポンプ回路を電源回路として用いる場合に、その効率を向上させることができる。例えば、入力電圧源２０が５Ｖの電圧源の場合に１６Ｖの昇圧電圧Ｖｏｕｔを得ようとすると、従来では、４段の通常のチャージポンプ回路で２０Ｖを発生させ、この２０Ｖをレギュレータで１６Ｖに落とさなければならない。すると、回路の効率（所望電圧／昇圧電圧Ｖｏｕｔ×１００％）は、８０％に低下してしまう。
【００２９】
これに対して、本実施形態のチャージポンプ回路によれば、５Ｖと３Ｖの２電源が利用できるので、５Ｖ３段＋３Ｖ１段でチャージポンプ回路を構成することによって１８Ｖを得ることができる。例えば、Ｖｄｄ１＝Ｖｄｄ２＝Ｖｄｄ３＝５Ｖ、Ｖｄｄ４＝３Ｖに設定すればよい。これにより、回路効率は８９％に向上する。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１の実施形態に係る４段チャージポンプ回路の回路図である。
【図２】図１のチャージポンプ回路の定常状態における動作波形図である。
【図３】本発明の第２の実施形態に係る４段チャージポンプ回路の回路図である。
【図４】図３のチャージポンプ回路の定常状態における動作波形図である。
【図５】従来例に係る４段チャージポンプ回路の回路図である。
【図６】図５のチャージポンプ回路の定常状態における動作波形図である。
【符号の説明】
【００３１】
１，２，３，４  クロックドライバー    
５，６，７，８  クロックドライバー
Ｃ１，Ｃ２，Ｃ３，Ｃ４    コンデンサ
Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５    Ｎチャネル型ＭＯＳトランジスタ
１５，２０  入力電圧源    
【図１】
2005102375.tif 000003
【図２】
2005102375.tif 000004
【図３】
2005102375.tif 000005
【図４】
2005102375.tif 000006
【図５】
2005102375.tif 000007
【図６】
2005102375.tif 000008