(57)【要約】【課題】  出力のリニアリティが良好でしかも低出力時における効率が良いオープンループ方式の送信が可能な高周波電力増幅回路を実現する。【解決手段】  出力レベルの制御信号に基づいて出力パワーＦＥＴの電源電圧を制御することによって要求される出力レベルに応じたレベルの信号を出力させるようにしたオープンループ方式の高周波電力増幅回路において、出力レベルの制御信号に基づいて出力パワーＦＥＴの電源電圧を制御する電源制御回路（２２１）の出力電圧に応じて出力パワーＦＥＴのゲートバイアス電圧を生成するバイアス電圧生成回路（２２２）を設けるようにした。【選択図】  図１
2005110327.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子とを備え、第１の周波数を有する第１の信号を増幅するための第１の電力増幅用トランジスタと、
入力端子と出力端子とを備え、前記第１の周波数と異なる第２の周波数を有する第２の信号を増幅するための第２の電力増幅用トランジスタと、
電源電圧と第３の信号とを受けて、第３の信号に従って前記第１の電力増幅用トランジスタと前記第２の電力増幅用トランジスタの出力端子に動作電圧を供給する電源制御回路とを備えることを特徴とする高周波電力増幅用電子部品。
【請求項２】
前記電源制御回路は、前記第１の電力増幅用トランジスタと前記第２の電力増幅用トランジスタの出力端子に動作電圧を供給する第１トランジスタを含んでいることを特徴とする請求項１に記載の高周波電力増幅用電子部品。
【請求項３】
動作電圧を受けて前記第１の電力増幅用トランジスタと前記第２の電力増幅用トランジスタの入力端子に供給されるバイアス電圧を生成するバイアス電圧生成回路をさらに有することを特徴とする請求項１に記載の高周波電力増幅用電子部品。
【請求項４】
前記電源制御回路は、
前記第１の電力増幅用トランジスタと前記第２の電力増幅用トランジスタの一方の出力レベルを設定するための第３の信号とフィードバック信号との電位差を増幅する増幅回路と、
ゲート端子が前記増幅回路の出力端子に接続され、ソース端子が電源電圧端子に接続され、ドレイン端子が前記第１の電力増幅用トランジスタと前記第２の電力増幅用トランジスタに接続されたＭＯＳＦＥＴとを備え、
前記ＭＯＳＦＥＴのドレイン電圧が前記フィードバック信号として前記増幅回路にフィードバックされていることを特徴とする請求項１に記載の高周波電力増幅用電子部品。
【請求項５】
前記電源制御回路は、
前記増幅回路と前記第１の電力増幅用トランジスタと前記第２の電力増幅用トランジスタの出力端子に動作電圧を出力する前記ＭＯＳＦＥＴのゲート端子との間に設けられた位相補償回路を備えることを特徴とする請求項４に記載の高周波電力増幅用電子部品。
【請求項６】
前記第１の電力増幅用トランジスタと従属接続され前記電源制御回路からの動作電圧が出力端子に供給される第３の電力増幅用トランジスタと、前記第２の電力増幅用トランジスタと従属接続され前記電源制御回路からの動作電圧が出力端子に供給される第４の電力増幅用トランジスタとをさらに有することを特徴とすることを特徴とする請求項１に記載の高周波電力増幅用電子部品。
【請求項７】
前記電源制御回路の出力に接続された制御端子と入力端子と出力端子とを備え、電源電圧端子と前記バイアス電圧生成回路との間に設けられた第２のトランジスタと、
前記第２のトランジスタの出力端子に接続され前記第２のトランジスタがオフされているときの電圧に基づく動作電圧を受ける電圧端子とを、さらに有することを特徴とする請求項１に記載の高周波電力増幅用電子部品。
【請求項８】
バンド切替え信号を受ける選択端子と、該選択端子と前記第１の電力増幅用トランジスタと前記第２の電力増幅用トランジスタに結合され前記バンド切替え信号に従って、前記第１の電力増幅用トランジスタおよび前記第２の電力増幅用トランジスタを前記バンド切替え信号が指示する電力増幅用トランジスタを活性化させる電力増幅用トランジスタ制御回路を有することを特徴とする請求項１に記載の高周波電力増幅用電子部品。
【請求項９】
前記第１の電力増幅用トランジスタと前記第２の電力増幅用トランジスタと前記第３の電力増幅用トランジスタと前記第４の電力増幅用トランジスタは、ＭＯＳＦＥＴまたはヘテロ接合バイポーラ・トランジスタであることを特徴とする請求項６に記載の高周波電力増幅用電子部品。
【請求項１０】
前記電源制御回路は、前記第１の電力増幅用トランジスタと前記第２の電力増幅用トランジスタの出力端子に動作電圧を供給するのに用いられる第１トランジスタを含むことを特徴とする請求項３に記載の高周波電力増幅用電子部品。
【請求項１１】
前記電源制御回路は、前記第１の電力増幅用トランジスタと前記第２の電力増幅用トランジスタの出力端子に動作電圧を供給するのに用いられる第１トランジスタを含むことを特徴とする請求項８に記載の高周波電力増幅用電子部品。
【請求項１２】
入力端子と出力端子とを備え、第１の周波数を有する第１の信号を増幅するための第１の電力増幅用トランジスタと、
入力端子と出力端子とを備え、前記第１の周波数と異なる第２の周波数を有する第２の信号を増幅するための第２の電力増幅用トランジスタと、
電源電圧と第３の信号とを受けて、第３の信号に従って前記第１の電力増幅用トランジスタと前記第２の電力増幅用トランジスタの出力端子に動作電圧を供給する電源制御回路とを備えることを特徴とする高周波電力増幅システム。
【請求項１３】
前記電源制御回路は、前記第１の電力増幅用トランジスタと前記第２の電力増幅用トランジスタの出力端子に動作電圧を供給する第１トランジスタを含んでいることを特徴とする請求項１２に記載の高周波電力増幅システム。
【請求項１４】
動作電圧を受けて前記第１の電力増幅用トランジスタと前記第２の電力増幅用トランジスタの入力端子に供給されるバイアス電圧を生成するバイアス電圧生成回路をさらに有することを特徴とする請求項１２に記載の高周波電力増幅システム。
【請求項１５】
前記電源制御回路は、
前記第１の電力増幅用トランジスタと前記第２の電力増幅用トランジスタの一方の出力レベルを設定するための第３の信号とフィードバック信号との電位差を増幅する増幅回路と、
ゲート端子が前記増幅回路の出力端子に接続され、ソース端子が電源電圧端子に接続され、ドレイン端子が前記第１の電力増幅用トランジスタと前記第２の電力増幅用トランジスタに接続されたＭＯＳＦＥＴとを備え、
前記ＭＯＳＦＥＴのドレイン電圧が前記フィードバック信号として前記増幅回路にフィードバックされていることを特徴とする請求項１２に記載の高周波電力増幅システム。
【請求項１６】
前記電源制御回路は、
前記増幅回路と前記第１の電力増幅用トランジスタと前記第２の電力増幅用トランジスタの出力端子に動作電圧を出力する前記ＭＯＳＦＥＴのゲート端子との間に設けられた位相補償回路を備えることを特徴とする請求項１２に記載の高周波電力増幅システム。
【請求項１７】
前記第１の電力増幅用トランジスタと従属接続され前記電源制御回路からの動作電圧が出力端子に供給される第３の電力増幅用トランジスタと、前記第２の電力増幅用トランジスタと従属接続され前記電源制御回路からの動作電圧が出力端子に供給される第４の電力増幅用トランジスタとをさらに有することを特徴とすることを特徴とする請求項１２に記載の高周波電力増幅システム。
【請求項１８】
前記電源制御回路の出力に接続された制御端子と入力端子と出力端子とを備え、電源電圧端子と前記バイアス電圧生成回路との間に設けられた第２のトランジスタと、
前記第２のトランジスタの出力端子に接続され前記第２のトランジスタがオフされているときの電圧に基づく動作電圧を受ける電圧端子とを、さらに有することを特徴とする請求項１２に記載の高周波電力増幅システム。
【請求項１９】
バンド切替え信号を受ける選択端子と、該選択端子と前記第１の電力増幅用トランジスタと前記第２の電力増幅用トランジスタに結合され前記バンド切替え信号に従って、前記第１の電力増幅用トランジスタおよび前記第２の電力増幅用トランジスタを前記バンド切替え信号が指示する電力増幅用トランジスタを活性化させる電力増幅用トランジスタ制御回路を有することを特徴とする請求項１２に記載の高周波電力増幅システム。
【請求項２０】
前記第１の電力増幅用トランジスタと前記第２の電力増幅用トランジスタと前記第３の電力増幅用トランジスタと前記第４の電力増幅用トランジスタは、ＭＯＳＦＥＴまたはヘテロ接合バイポーラ・トランジスタであることを特徴とする請求項１７に記載の高周波電力増幅システム。
【請求項２１】
前記電源制御回路は、前記第１の電力増幅用トランジスタと前記第２の電力増幅用トランジスタの出力端子に動作電圧を供給するのに用いられる第１トランジスタを含むことを特徴とする請求項１４に記載の高周波電力増幅システム。
【請求項２２】
前記電源制御回路は、前記第１の電力増幅用トランジスタと前記第２の電力増幅用トランジスタの出力端子に動作電圧を供給するのに用いられる第１トランジスタを含むことを特徴とする請求項１９に記載の高周波電力増幅システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波電力増幅回路およびこの高周波電力増幅回路を組み込んだ携帯電話機等の無線通信装置に適用して有効な技術に関し、特に高周波電力増幅回路を構成する出力パワーＦＥＴの電源電圧を制御して出力電力を制御可能なオープンループ方式の高周波電力増幅回路における高速化および低出力時の効率を向上させる技術に関する。
【背景技術】
【０００２】
自動車電話機、携帯電話機等の無線通信装置（移動体通信装置）の送信側出力部には、ＭＯＳＦＥＴ（電界効果トランジスタ）やＧａＡｓ−ＭＥＳＦＥＴ等の半導体増幅素子を用いた高周波電力増幅回路（一般には多段構成にされる）とそのバイアス回路を一体にしたモジュール（ＲＦパワーモジュールと呼ばれる）が組み込まれている。
【０００３】
ところで、一般に、携帯電話機では使用環境に合わせて基地局からのパワーレベル指示情報によって周囲環境に適応するように出力（送信パワー）を変えて通話を行ない、他の携帯電話機との間で混信を生じさせないようシステムが構成されている。
例えば北米の９００ＭＨｚ帯の標準方式や欧州のＧＳＭ（Global System for Mobile Communication）方式等のセルラ方式携帯電話機における送信側出力段のＲＦパワーモジュールは、出力のＤＣレベルを検出し通話に必要な出力電力となるように、出力パワー素子のゲートバイアス電圧を生成するゲートバイアス回路にフィードバックをかけるＡＰＣ（Automatic Power Control）回路が設けられている（例えば特許文献１）。このような制御方式は一般にクローズドループ方式と呼ばれている。
【特許文献１】特開２０００−１５１３１０号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記ＡＰＣ回路による出力電力の制御方式は回路規模が大きくなり実装密度を低下させるという問題点がある。そこで、要求出力レベルに対応した出力レベル指定信号に基づいて出力パワーＦＥＴの電源電圧を制御することによって、要求される出力レベルに応じたレベルの信号を高周波電力増幅回路から出力させるようにした方式がある。この方式は、オープンループ方式と呼ばれ、クローズドループ方式に比べて回路規模を小さくできるという利点がある。
【０００５】
ところが、従来のオープンループ方式の高周波電力増幅回路は、出力のリニアリティは良くても低出力時における効率が悪いという課題があった。また、出力レベルを指定する信号に対する応答速度が遅いという課題もあることが分かった。特に、音声信号の通信は搬送波の位相を送信データに応じて位相シフトするＧＭＳＫ（Gaussian filtered Minimum Shift Keying）変調方式で行ない、データ通信はＧＭＳＫ変調の位相シフトにさらに振幅シフトを加えたＥＤＧＥ（Enhanced Data Rates for GMS Evolution）変調方式で行なうようにした通信機に用いられる高周波電力増幅回路において、送信信号の振幅情報に基づいて出力パワーＦＥＴの電源電圧を変化させて振幅制御をかけようとすると、回路の応答速度が充分でないことが明らかとなった。
【０００６】
本発明の目的は、出力のリニアリティが良好でしかも低出力時における効率が良いオープンループ方式の送信が可能な高周波電力増幅回路を提供することにある。
本発明の他の目的は、出力パワーＦＥＴの電源電圧を制御することによって出力レベルを制御する場合における制御信号に対する応答性に優れた高周波電力増幅回路を提供することにある。
本発明の他の目的は、搬送波の位相を送信データに応じて位相シフトするＧＭＳＫ変調方式の他に、送信信号の振幅情報に基づいて出力パワーＦＥＴの電源電圧を変化させて振幅制御をかけるＥＤＧＥ変調方式による送信が可能な多機能の高周波電力増幅回路を提供することにある。
本発明のさらに他の目的は、無線通信装置の通話時間および電池寿命を長くできる高周波電力増幅回路を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、出力レベルを指定する信号に基づいて出力パワーＦＥＴの電源電圧を制御することによって要求される出力レベルに応じたレベルの信号を出力させるようにしたオープンループ方式の高周波電力増幅回路において、出力レベルを指定する信号に基づいて出力パワーＦＥＴの電源電圧を制御する電源制御回路の出力電圧に応じて出力パワーＦＥＴのゲートバイアス電圧を生成するバイアス電圧生成回路を設けるようにした。
上記した手段によれば、出力のリニアリティを保証しつつ低出力時における効率を向上させることができる高周波電力増幅回路が得られる。また、これによって、比較的使用頻度の高い低出力での効率が向上されるため、トータルの消費電流が減少し、この高周波電力増幅回路を使用した携帯電話機等の無線通信装置においては通話時間および電池寿命を長くすることができる。
【０００８】
また、望ましくは、出力レベルを指定する信号に基づいて出力パワーＦＥＴの電源電圧を制御する電源制御回路として、出力レベル指定する信号を増幅する演算増幅回路と該演算増幅回路の出力に基づいてゲートが制御されてドレインから出力パワーＦＥＴの電源電圧を出力するＭＯＳＦＥＴとからなり該ＭＯＳＦＥＴのドレイン電圧を上記演算増幅回路にフィードバックさせることで所望の電源電圧を発生するように構成された回路を使用し、上記演算増幅回路と出力パワーＦＥＴの電源電圧を出力する上記ＭＯＳＦＥＴのゲート端子との間にバイポーラ・トランジスタを能動素子とするバッファ回路を設ける。これによって、制御信号に対する応答性が向上され、送信信号の振幅情報に基づいて出力パワーＦＥＴの電源電圧を変化させて振幅制御をかけるＥＤＧＥ変調方式による送信も可能な高周波電力増幅回路が得られる。
さらに、望ましくは、上記演算増幅回路と出力パワーＦＥＴの電源電圧を出力するＭＯＳＦＥＴのゲート端子との間には、容量と抵抗が並列に接続されたＣＲ回路などからなる位相補償回路を設ける。これにより、電源制御回路に位相余裕が生じ、出力の歪みを小さくすることができるようになる。
【０００９】
また、前記バイアス電圧生成回路から出力されるバイアス電圧に代えて、要求される出力レベルに応じたバイアス電圧を前記高周波電力増幅回路に供給可能にするバイアス電圧切替え手段を設ける。これにより、前記高周波電力増幅回路にＥＤＧＥ変調方式による位相変調された信号を入力させ、前記電源制御回路に前記出力レベルを指定する信号の代わりに出力の振幅制御情報信号を入力させる場合には、前記バイアス電圧生成回路から出力されるバイアス電圧に代えて、要求される出力レベルに応じたバイアス電圧を前記高周波電力増幅回路に供給させることにより、ＥＤＧＥ変調方式による送信が可能なシステムを構成できるとともに、そのような送信の際に出力レベルに応じたバイアス電圧を前記高周波電力増幅回路に供給して動作させることができるようになる。
【発明の効果】
【００１０】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
すなわち、本発明に従うと、出力のリニアリティが良好でしかも低出力時における効率が良いオープンループ方式の送信が可能な高周波電力増幅回路を実現することができる。また、出力パワーＦＥＴの電源電圧を制御することによって出力レベルを制御する場合における制御電圧に対する応答性を向上させることができ、これによって、搬送波の位相を送信データに応じて位相シフトするＧＭＳＫ変調方式の他に、送信信号の振幅情報に基づいて出力パワーＦＥＴの電源電圧を変化させて振幅制御をかけるＥＤＧＥ変調方式による送信も可能な多機能の高周波電力増幅回路を実現することができる。その結果、本発明の高周波電力増幅回路を使用した携帯電話機においては、通話時間および電池寿命が長くなるという効果がある。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、本発明の実施の形態を説明するための全図において、同一機能を有するものには同一符号を付けて説明する。
図１は、本発明に係る高周波電力増幅回路の実施例の概略構成を示す。図１において、２１０は高周波電力増幅回路、２２０は該高周波電力増幅回路２１０の印加電圧を発生する動作電圧制御回路である。上記高周波電力増幅回路２１０は３段の増幅段２１１、２１２、２１３と、これらの増幅段にバイアス電圧Ｖｇ１，Ｖｇ２，Ｖｇ３を印加するバイアス回路２１４とから構成されている。また、動作電圧制御回路２２０は、高周波電力増幅回路２１０を構成する各増幅段の出力パワーＦＥＴのドレイン端子に印加される電源電圧Ｖｄｄ１を生成する電源制御回路２２１と、上記バイアス回路２１４の制御電圧Ｖａｂｃを生成するバイアス電圧生成回路２２２とから構成されている。
【００１２】
この実施例では、電源制御回路２２１は、図示しないベースバンド回路から供給される出力レベルを指定する出力レベル指定信号ＶPLに基づいて高周波電力増幅回路２１０の出力パワーＦＥＴのドレイン端子に印加する電源電圧Ｖｄｄ１を生成する。そして、バイアス電圧生成回路２２２は電源制御回路２２１で生成された電源電圧Ｖｄｄ１に基づいてバイアス電圧Ｖａｂｃを生成するように構成されている。ベースバンド回路は、例えば基地局との間の距離すなわち電波の強さに応じて決定される出力レベルに基づいて出力レベル指定信号ＶPLを生成する。
【００１３】
さらに、この実施例では、ＧＭＳＫ変調方式による送信の他にＥＤＧＥ変調方式による送信を可能にするため、上記出力レベル指定信号ＶPLの代わりにコンパレータ４３１から供給される送信データの振幅情報に相当する信号ＬＤＯを上記電源制御回路２２１に入力させるための切替えスイッチＳＷ１が設けられている。
このスイッチＳＷ１は、図示しない変復調用回路に設けられ、例えば変調方式を指示するモード信号ＭＯＤＥによって切り替えが行なわれる。上記コンパレータ４３１は、送信信号ＩＮを位相情報信号Ｐｉｎと振幅情報信号Ｖｉｎとに分離する位相振幅分離回路４３２からの振幅情報信号Ｖｉｎと、高周波電力増幅回路２１０の出力側に設けられた出力レベル検出用のカップラ２４０からの検出信号Ｖｄｔとを比較して電位差に応じた信号を出力するように構成される。これによって、高周波電力増幅回路２１０の出力レベルを振幅情報信号Ｖｉｎのレベルに一致させるようなフィードバック制御が行なわれる。尚、カップラ２４０の出力は、ミクサＭＩＸにより周波数変換され、フィルタＦＬＴとアンプＡＭＰを介して、上記検出信号Ｖdtとしてコンパレータ４３１に供給されている。
【００１４】
なお、ＥＤＧＥ変調モードにおいては、電源制御回路２２１に対して出力レベル指定信号ＶPLが入力されないため、バイアス電圧生成回路２２２は電源制御回路２２１からの電圧Ｖｄｄ１に基づいて必要な出力レベルに応じたバイアス電圧Ｖａｂｃを生成することができない。そこで、バイアス電圧生成回路２２２からの電圧に代えて、ベースバンド回路もしくは変復調用回路から供給される出力レベル制御電圧Ｖａｐｃをバイアス制御回路２１４に供給する切替えスイッチＳＷ２が設けられている。この切替えスイッチＳＷ２は変調方式を指示するモード信号ＭＯＤＥによって切り替えが行なわれる。
【００１５】
図２は、上記高周波電力増幅回路２１０の回路構成例を示す。
本実施形態の高周波電力増幅回路２１０は、能動素子として複数の電界効果トランジスタを順次従属接続して回路的に多段構成にした構造になっている。すなわち、初段トランジスタＱ１のドレイン端子に中段トランジスタＱ２のゲート端子を接続し、この中段トランジスタＱ２のドレイン端子に終段トランジスタＱ３のゲート端子を接続した３段構成になっている。
【００１６】
図２の高周波電力増幅回路２１０は、初段トランジスタＱ１のゲート端子に容量素子Ｃ１を介して高周波信号Ｐｉｎが入力され、終段トランジスタＱ３のドレイン端子が容量素子Ｃ４を介して出力端子Ｐｏｕｔに接続されており、高周波入力信号Ｐｉｎの直流成分をカットし交流成分を増幅して出力する。そして、このときの出力レベルがバイアス回路２１４と前記電源制御回路２２１からの電源電圧Ｖｄｄ１によって制御される。この電源電圧Ｖｄｄ1は前記電力増幅用トランジスタ２１１，２１２，２１３のドレイン端子に接続されるが、この他に２１２と２１３のみ接続、２１１と２１３のみ接続、あるいは２１３のみ接続等の組合せ方法もあり、用途別の最適制御方式も可能である。この場合、Ｖｄｄ1と接続されないトランジスタは定電圧電源と接続させておく。
上記バイアス回路２１４は、抵抗Ｒ１，Ｒ２，Ｒ３により構成されており、前記バイアス電圧生成回路２２２からの制御電圧ＶａｂｃまたはスイッチＳＷ２を介して供給される出力レベル制御電圧Ｖａｐｃは、抵抗Ｒ１，Ｒ２，Ｒ３を介してトランジスタＱ１，Ｑ２，Ｑ３のゲートに供給され、バイアス電圧Ｖｇ１，Ｖｇ２，Ｖｇ３が印加される。これらの抵抗Ｒ１，Ｒ２，Ｒ３は、高周波入力信号がバイアス電圧生成回路２２２へ漏れるのを防ぐ働きがある。
【００１７】
なお、図２において、符号ＭＳ１〜ＭＳ６はそれぞれ各段間のインピーダンスの整合をとるためのインダクタンス素子として働くマイクロストリップ線路、ＭＳ７〜ＭＳ９は電源制御回路２２１との間のインピーダンスを整合させるマイクロストリップ線路である。マイクロストリップ線路ＭＳ１〜ＭＳ６と直列に接続されたコンデンサＣ１，Ｃ２，Ｃ３，Ｃ４は、電源電圧Ｖdd1とゲートバイアス電圧（Ｖg1，Ｖg2，Ｖg3）の直流電圧を遮断する働きがある。
【００１８】
特に制限されるものでないが、本実施例では、高周波電力増幅回路２１０は、終段トランジスタＱ３がディスクリートの部品（出力パワーＭＯＳＦＥＴ等）で構成され、初段および中段のトランジスタＱ１，Ｑ２およびゲートバイアス電圧Ｖｇ１，Ｖｇ２，Ｖｇ３を生成するバイアス回路２１４は１つの半導体チップ上に半導体集積回路として構成される。
【００１９】
また、この半導体集積回路と、コンデンサＣ１，Ｃ２，Ｃ３，Ｃ４などの素子が共通のセラミック基板上に実装され、モジュールとして構成される。上記マイクロストリップ線路ＭＳ１〜ＭＳ９は、例えばトランジスタＱ１，Ｑ２やバイアス回路２１４を構成する抵抗Ｒ１〜Ｒ３が形成された半導体チップが搭載されるセラミック基板上に、所望のインダクタンス値となるように形成された銅などの導電層パターンで構成される。
【００２０】
なお、図２においては、バイアス回路２１４として、抵抗Ｒ１〜Ｒ３のみからなる最も簡単な構成のものを一例として示したが、これ以外に例えば温度補償したバイアス電圧を発生する回路や素子のばらつきによるバイアス電圧のずれを補正する回路などを含むバイアス回路を用いるようにしても良い。
【００２１】
図３には、前記電源制御回路２２１とバイアス電圧生成回路２２２の具体的な回路構成例が示されている。
図３において、ＶrampはスイッチＳＷ１を介してベースバンド回路から供給される出力レベル指定信号ＶPLまたはコンパレータ４３１から供給される振幅情報信号ＬＤＯである。電源制御回路２２１は、Ｖrampを入力とするオペアンプ（演算増幅回路）ＯＰ１と該オペアンプＯＰ１の出力によって制御されドレイン端子から出力電圧Ｖｄｄ１が取り出されるようにされたＰチャネルＭＯＳＦＥＴ  Ｑ１１と、該ＭＯＳＦＥＴ  Ｑ１１のドレイン端子から上記オペアンプＯＰ１の非反転入力端子にフィードバックをかけるＣＲ回路からなる帰還回路２２３と、上記オペアンプＯＰ１とＭＯＳＦＥＴ  Ｑ１１のゲート端子との間に設けられたバッファ回路２２４および位相補償回路２２５と、出力を安定化させる平滑容量Ｃ１０とから構成されている。
【００２２】
出力電圧Ｖｄｄ１がＣＲ回路２２３を介してオペアンプＯＰ１の非反転入力端子にフィードバックされることにより、この実施例の電源制御回路２２１は入力電圧Ｖrampに対してほぼリニアに変化する電圧Ｖｄｄ１を出力するように構成されている。なお、上記出力ＭＯＳＦＥＴ  Ｑ１１としてＰチャネル型が使用されているのは、Ｎチャネル型ＭＯＳＦＥＴに比べて出力電源電圧Ｖｄｄ１を電源電圧Ｖｄｄの近くまで上げることができるためである。これにより、電力ロスを小さくすることができる。
【００２３】
上記バッファ回路２２４は、オペアンプＯＰ１の出力端子にベース端子が接続されたｐｎｐバイポーラ・トランジスタＱ２１と、該トランジスタＱ２１のエミッタ側に接続された定電流源ＣＩとから構成されており、エミッタフォロワとして動作する。上記出力ＭＯＳＦＥＴ  Ｑ１１は、出力パワーＦＥＴ  Ｑ１〜Ｑ３に大きな電流を流すことができるようにするため素子サイズが大きく設計されるので、そのゲートに寄生する容量Ｃｓも比較的大きなものとなる。尚、同図に示されている定電流源ＣＩは、上記オペアンプＯＰ１から上記トランジスタＱ２１のエミッタへ供給される電流を、電流源として表したものである。
そのため、バッファ回路２２４がない場合にはオペアンプＯＰ１でこのゲート寄生容量Ｃｓを駆動しなくてはならないので、ＥＤＧＥ変調モードで動作する場合に入力電圧Ｖrampとして振幅情報信号ＬＤＯが入力され、それが変化するときの応答が遅くなる。これに対し、実施例の電源制御回路２２１はバッファ回路２２４を備えており、ゲート電圧を上げるときは定電流源ＣＩから強制的に出力ＭＯＳＦＥＴ  Ｑ１１のゲート寄生容量Ｃｓに電流を流し込み、またゲート電圧を下げるときはトランジスタＱ２１のコレクタ電流でゲート寄生容量Ｃｓから電流を引き込むことができる。その結果、高速の動作が可能となる。
【００２４】
また、位相補償回路２２５は、上記トランジスタＱ２１のエミッタ端子と出力ＭＯＳＦＥＴ  Ｑ１１のゲート端子との間に並列に接続された容量Ｃ２１と抵抗Ｒ２１からなる。この位相補償回路２２５があることによって、電源制御回路２２１に位相余裕が与えられるため、カットオフ周波数が改善されＥＤＧＥ変調モードで動作する際に所望の周波数まで、利得すなわち入力振幅と出力振幅との比を一定にすることができる。
【００２５】
図５に、バッファ回路２２４と位相補償回路２２５を有する実施例の電源制御回路２２１について、制御電圧Ｖｄｄ１の出力端子に出力パワーＦＥＴ  Ｑ１〜Ｑ３の代わりに等価抵抗（３Ω）を接続してシミュレーションを行なって得られた周波数特性を鎖線Ａで、また実施例の電源制御回路２２１から位相補償回路２２５を除きバッファ回路２２４のみとした場合の回路における周波数特性を破線Ｂで、さらに実施例の電源制御回路２２１から位相補償回路２２５およびバッファ回路２２４を除いた回路における周波数特性を実線Ｃで示す。図５より、バッファ回路２２４と位相補償回路２２５を入れることによって、カットオフ周波数が高い方へ延びることが分かる。
この実施例では、ＥＤＧＥ変調モードにおいては、送信信号を位相と振幅に分離して、位相は図示しないＰＬＬ回路でシフトさせ、振幅は上記振幅情報信号ＬＤＯに基づいて電源制御回路２２１で高周波増幅回路の電源電圧をシフトさせることで行なうため、この振幅制御の際に位相が大きくずれると位相変調による位相シフト量と区別がつかなくなるため、上記のように電源制御回路２２１に位相余裕を与えるのが望ましい。
【００２６】
なお、上記実施例のようにＭＯＳＦＥＴ  Ｑ１１としてＰチャネル型ＭＯＳＦＥＴを使用した場合には、バッファ回路２２４を構成するバイポーラ・トランジスタＱ２１としてｐｎｐ型を使用するのが望ましい。これは、このトランジスタＱ２１としてｐｎｐ型を使用するとＭＯＳＦＥＴ  Ｑ１１のゲート電圧は、電源電圧Ｖｄｄよりも定電流源ＣＩの内部抵抗Ｒｅにより生じる電圧ドロップ分だけ低い電圧まで高くすることができるのに対し、ｎｐｎ型を使用した図４のような構成のバッファ回路を使用すると、仮にオペアンプＯＰ１の出力が電源電圧Ｖｄｄまで振れるとしたとしても、ＭＯＳＦＥＴ  Ｑ１１のゲート電圧は、電源電圧Ｖｄｄよりもｎｐｎトランジスタのベース・エミッタ間電圧Ｖbe（約０．７Ｖ）だけ低い電圧までしか持ち上げられず、出力される電源電圧Ｖｄｄ１もその分低くなってしまうからである。
【００２７】
次に、図３に示されているバイアス電圧生成回路２２２について説明する。この実施例のバイアス電圧生成回路２２２は、上記電源制御回路２２１の出力ノードｎ０に抵抗Ｒ３１を介して非反転入力端子入力されたオペアンプＯＰ２と、該オペアンプＯＰ２の非反転入力端子と電源電圧Ｖｄｄの間に接続された抵抗Ｒ３２と、オペアンプＯＰ２の出力端子と反転入力端子との間に接続されたフィードバック抵抗Ｒ３３と、オペアンプＯＰ２の各入力端子に抵抗Ｒ３４，Ｒ３５を介して接続された定電圧源ＣＶとにより構成されている。定電圧源ＣＶは例えば２．２Ｖの定電圧を与えるように構成される。これによって、バイアス電圧生成回路２２２は、オフセットを有するボルテージフォロワとして動作し、抵抗Ｒ３１〜Ｒ３５の抵抗比で決まる比例定数に従って入力電圧Ｖｄｄ１に比例した電圧Ｖａｂｃを出力する。
【００２８】
図６に、実施例の動作電圧制御回路２２０の入出力特性を示す。図において、横軸は電源制御回路２２１への入力電圧Ｖramp、縦軸はバイアス電圧生成回路２２２の出力電圧Ｖａｂｃである。同図には、電源電圧Ｖｄｄを４．７Ｖと３．５Ｖと２．９Ｖにした場合における入力電圧Ｖrampと出力電圧Ｖａｂｃの関係を示す。図６において、黒△印は電源電圧Ｖｄｄが４．７Ｖの時の入力電圧Ｖrampと出力電圧Ｖａｂｃとの関係、◆印は電源電圧Ｖｄｄが３．５Ｖの時の入力電圧Ｖrampと出力電圧Ｖａｂｃとの関係、■印は電源電圧Ｖｄｄが２．９Ｖの時の入力電圧Ｖrampと出力電圧Ｖａｂｃとの関係を示す。
同図において、入力電圧Ｖrampが０Ｖのときの初期出力電圧（約１．４Ｖ）は、上記定電圧源ＣＶの定電圧と抵抗Ｒ３２〜Ｒ３５の比によって決定される。このように、入力電圧Ｖrampが０Ｖのときの初期電圧を与えてこの電圧から出力されるバイアス電圧Ｖａｂｃを変化させることにより、入力電圧Ｖrampが低い領域でも所望の出力レベルを与えつつ入力電圧Ｖrampに比例して出力レベルをリニアに変化させることができる。
【００２９】
なお、入力電圧Ｖrampに対する電源制御回路２２１の出力電圧Ｖｄｄ１の変化は、図６とほぼ同様であり、直線の傾きが図６のものよりも大きい点が異なるのみであるので、図示を省略する。また、高温時の入出力温度特性曲線と低温時の入出力温度特性曲線との交点に相当するＱ点で動作電圧制御回路２２０の出力電圧Ｖａｂｃがクランプするように、定電圧Ｖapc1と抵抗Ｒ３２〜Ｒ３５の比を適宜設定することによって、温度補償すなわち温度変化によって出力パワーＦＥＴ  Ｑ１〜Ｑ３の入出力特性が変動しないバイアス電圧Ｖａｂｃを発生させるようにすることができる。
【００３０】
図６に、Ｑ点の電圧（例えば１．６Ｖ）でバイアス電圧Ｖａｂｃをクランプさせるようにした場合の動作電圧制御回路２２０の入出力特性を破線Ｄで示す。なお、Ｑ点の電圧は回路構成や使用するプロセス等によって変わるものであり、図６のように、１．６Ｖに限定されるものでない。バイアス電圧ＶａｂｃをＱ点でクランプさせると、温度変化に対して安定な動作を保証することができるが、クランプしない場合に比べて出力レベルを大きくしたい領域において若干出力レベルが低くなるとともに効率も少し低下するので、いずれの特性を優先したいかによって、クランプするか否かを決定してやればよい。
上記のような電源電圧Ｖｄｄ１とバイアス電圧Ｖａｂｃが高周波電力増幅回路２１０に供給されることにより、高周波電力増幅回路２１０の出力Ｖｏｕｔは、入力電圧Ｖrampの変化に対して図７に示すようにほぼ直線的に変化されるようになる。また、上記のようなバイアス電圧Ｖａｂｃがバイアス回路２１４に供給されることにより、高周波電力増幅回路２１０の効率は図８の実線ａのようになる。一方、図６のような特性のバイアス電圧Ｖａｂｃの代わりに固定電圧をバイアス回路２１４に与える場合には、高周波電力増幅回路２１０の効率は図８の破線ｂのようになる。実線ａと破線ｂとを比較すると、本実施例のバイアス電圧生成回路２２２を使用することにより低出力領域での高周波電力増幅回路２１０の効率が高くなることが分かる。
【００３１】
このように、効率が良くなるのは、固定のバイアス電圧を与えるようにした場合には、入力電圧Ｖrampが小さくなって電源電圧Ｖｄｄ１が下がった時に出力パワーＦＥＴ  Ｑ１〜Ｑ３のゲート−ドレイン間電圧が小さくなってＦＥＴの増幅率が極端に小さくなってしまうのに対し、実施例のように電源電圧Ｖｄｄ１が下がった時にこれに応じてゲートバイアス電圧Ｖａｂｃも下げてやると、電源電圧Ｖｄｄ１が低い領域では出力ＭＯＳＦＥＴ  Ｑ１〜Ｑ３のゲート−ドレイン間電圧が固定バイアスの場合よりも大きく保たれるため、ＦＥＴの増幅率が極端に小さくなってしまうのを回避できるためと考えられる。
【００３２】
なお、図８を参照すると分かるように、実施例を適用することにより電源電圧Ｖｄｄ１が高い領域での効率が固定バイアスの場合よりも少し低下する。しかし、携帯電話機は、高出力で使用されることよりも低出力で使用されることが多いので、実施例のように低出力の領域での効率が向上されることで、トータルの消費電力を抑える効果が期待できる。
【００３３】
図１３には、上記実施例における出力パワーＦＥＴのドレイン端子に印加される電源電圧Ｖｄｄ１を生成する電源制御回路２２１の他の実施例を示す。この実施例の電源制御回路２２１は、図３の実施例の電源制御回路２２１における出力ＭＯＳＦＥＴ  Ｑ１１としてＮチャネル型ＭＯＳＦＥＴの代わりにＰチャネル型ＭＯＳＦＥＴを使用すると共に、トランジスタＱ２１のエミッタ端子と出力ＭＯＳＦＥＴ  Ｑ１１のゲート端子との間に並列に接続された容量Ｃ２１と抵抗Ｒ２１からなる位相補償回路２２５の代わりに、出力ＭＯＳＦＥＴ  Ｑ１１のソース端子とトランジスタＱ２１のベース端子との間に容量Ｃ２３と抵抗Ｒ２３が直列に接続された位相補償回路２２６を設けたものである。
【００３４】
この実施例の電源制御回路２２１においては、オペアンプＯＰ１の非反転入力端子と接地点との間の抵抗Ｒ２０と、オペアンプＯＰ１の非反転入力端子と出力ノードｎ０との間のフィードバック抵抗Ｒ２３との比によりゲインが決定される。また、位相補償回路２２６は回路全体のフィードバックループの発振を防止するためのもので、Ａ点と出力ノードｎ０とは逆相になっており、出力ノードｎ０からトランジスタＱ２１のベースに容量Ｃ２３と抵抗Ｒ２３を介して逆位相の信号をフィードバックすることにより、ループの発振を防止することができる。容量Ｃ２３と抵抗Ｒ２３のインピーダンスをＺ０、位相補償回路から見たオペアンプＯＰ１の出力インピーダンスとバッファ用ＰＮＰトランジスタＱ２１の入力インピーダンスとの並列インピーダンスをＺｉｎとおくと、フィードバック量はＺｉｎ／（Ｚｉｎ＋Ｚ０）で表わされる。この定数を変えることにより回路の周波数特性の可変が可能である。
【００３５】
図９には、上記実施例の動作電圧制御回路２２０と高周波電力増幅回路２１０とを１つのセラミック基板上に搭載してＲＦパワーモジュールとして構成した場合の実施例を示す。
図９において、２１０ａ，２１０ｂは図２に示されている高周波電力増幅回路２１０のうち初段および中段の出力パワー・トランジスタＱ１，Ｑ２およびバイアス回路２１４がそれぞれ１つの半導体チップ上に半導体集積回路（以下、パワーアンプＩＣと称する）として構成されたもの、２１３ａ，２１３ｂは終段トランジスタＱ３をディスクリートの部品（出力パワーＭＯＳＦＥＴ）で構成したもので、一方（上段）はＤＣＳ（Digital Cellular System）用、他方（下段）はＧＳＭ用ある。また、２２０は図３に示すような構成を有し半導体集積回路化された動作電圧制御回路で、この実施例ではＤＣＳ用の電力増幅回路とＧＳＭ用の電力増幅回路に共通の回路として設けられている。
【００３６】
さらに、図９において、ＳＷ２は動作電圧制御回路２２０で生成される電源電圧Ｖｄｄ１の代わりに図示しないベースバンド回路もしくは変復調用回路から供給される出力レベル制御電圧Ｖａｐｃを上記動作電圧制御回路２２０に入力させるための切替えスイッチである。この切替えスイッチＳＷ２は、ベースバンド回路から供給される変調方式を指示するモード信号ＭＯＤＥによって切り替えが行なわれる。このように、この実施例のＲＦパワーモジュールにおいては、ＧＳＭとＤＣＳの２つのバンドでそれぞれＧＭＳＫ変調方式の送信とＥＤＧＥ変調方式の送信を行なえるように構成されている。
【００３７】
そのため、この実施例のモジュールにおいては、出力パワーＭＯＳＦＥＴ  Ｑ３ａ，Ｑ３ｂの出力端子がモジュールの出力端子ＯＵＴａ，ＯＵＴｂとの間にコンデンサＣａ，Ｃｂを介して接続されており、この接続はセラミック基板上に形成された導電層パターンからなるマイクロストリップ線路ＭＳａ，ＭＳｂによって構成されるとともに、この出力線としてのマイクロストリップ線路ＭＳａ，ＭＳｂの途中には、誘電体層を挟んで対向するように形成された導電体層からなるカップラ２４０ａ，２４０ｂが設けられている。
このうち、２４０ａはＤＣＳバンドのＥＤＧＥ変調モードで使用されるカップラ、２４０ｂはＧＳＭバンドのＥＤＧＥ変調モードで使用されるカップラである。このカップラ２４０ａ，２４０ｂはＲＦパワーモジュールとは別個に構成することも可能であるが、上記のように、高周波電力増幅回路２１０が搭載されるセラミック基板上にカップラ２４０ａ，２４０ｂを設けることにより、部品点数を減らし、当該モジュールを使用した携帯電話器の小型化が図れるようになる。
【００３８】
さらに、この実施例のモジュールにおいては、ＧＳＭとＤＣＳの２つのバンドでそれぞれＧＭＳＫ変調方式の送信を行なえるようにするため、ＧＳＭ方式の送信の際の初期バイアス電圧とＤＣＳ方式の送信の際の初期バイアス電圧を切り替える抵抗Ｒ１１，Ｒ１２と切替えスイッチＳＷ３とが設けられている。この切替えスイッチＳＷ３は、ＧＳＭとＤＣＳのバンド切替え信号ＢＡＮＤによって切り替え制御が行なわれるようにされる。
【００３９】
なお、２５０は上記動作電圧制御回路２２０を動作させたり非動作状態にさせたりするための電源スイッチ回路で、Ｔｘｏｎはこの電源スイッチ回路２５０を制御する信号が入力される端子、Ｖｒｅｇはこの電源スイッチ回路２５０を介して動作電圧制御回路２２０に供給される動作電圧が印加される電源端子であり、電源スイッチ回路２５０によって動作電圧制御回路２２０への動作電圧（Ｖｒｅｇ）が遮断されると動作電圧制御回路２２０の動作が停止されるようにされている。また、このような状態においても外部から直接供給される電圧でパワーアンプＩＣ２１０ａ，２１０ｂおよびパワーＭＯＳＦＥＴ  Ｑ３ａ，Ｑ３ｂが動作できるようにするため、電源端子Ｖｃｔｌが設けられている。
【００４０】
図１０には、実施例のＲＦパワーモジュール２００のデバイス構造を示す。なお、図１０は実施例のＲＦパワーモジュールの構造を正確に表わしたものではなく、その概略が分かるように一部の部品や配線などを省略した構造図として表わしたものである。
図１０に示されているように、本実施例のモジュールの本体１０は、アルミナなどのセラミック板からなる複数の誘電体板１１を積層して一体化した構造にされている。各誘電体板１１の表面または裏面には、所定のパターンに形成し表面に金メッキを施した銅などの導電体からなる導体層１２が設けられている。１２ａは導体層１２からなる配線パターンである。前述のマイクロストリップ配線ＭＳａ，ＭＳｂ等はこの配線パターンにより構成される。また、カップラ２４０ａ，２４０ｂは、例えば基板表面の配線パターン１２ａと誘電体板１１を挟んでこれと並行に配設された基板内部の導体層１２とによって構成される。さらに、各誘電体板１１の表裏の導体層１２もしくは配線パターン同士を接続するために、各誘電体板１１にはスルーホールと呼ばれる孔１３が設けられ、この孔内には導電体が充填されている。
【００４１】
図１０の実施例のモジュールでは、６枚の誘電体板１１が積層されており、上から第１層目と第３層目と第６層目の裏面側にはほぼ全面にわたって導体層１２が形成され、それぞれ接地電位ＧＮＤを供給するグランド層とされている。そして、残りの各誘電体板１１の表裏面の導体層１２は、伝送線路等を構成するのに使用されている。この導体層１２の幅と誘電体板１１の厚みを適宜に設定することにより、伝送線路はインピーダンスが５０Ωとなるように形成される。
【００４２】
第１層目から第３層目の誘電体板１１には、ＤＣＳ系のパワーアンプＩＣ２１０ａとＧＳＭ系のパワーアンプＩＣ２１０ｂを設置するために矩形状の穴が設けられ、この穴の内側に各ＩＣが挿入され穴の底に接合材１４によって固定されているとともに、その穴の底に相当する第４層目の誘電体板１１とそれよりも下側の各誘電体板１１にはビアホールと呼ばれる孔１５が設けられ、この孔内にも導電体が充填されている。このビアホール内の導電体は、ＩＣ２１０ａ，ＩＣ２１０ｂで発生した熱を最下層の導体層に伝達して放熱効率を向上させる役目を担っている。
ＩＣ２１０ａ，ＩＣ２１０ｂの上面の電極と所定の導体層１２とはボンディングワイヤ３１により電気的に接続されている。また、第１層目の誘電体板１１の表面には、前記整合回路や電源スイッチ回路２５０等を構成するための容量素子や抵抗素子、ダイオード素子、トランジスタ素子などのチップ型電子部品３２が複数個搭載されている。なお、これらの素子のうち容量素子は、電子部品を使用せずに誘電体板１１の表裏面の導体層を利用して基板内部に形成することも可能である。
【００４３】
実施例のモジュールをプリント基板に実装して電気的接続を図るための外部端子は、図１１に示すように、モジュール本体１０の裏面に所定の形状に形成された導体層からなる電極パッド４１として設けられており、この電極パッドとシステムのプリント基板上に設けられている対応する部位（配線の一部もしくは配線と接続されている導電層）との間に半田ボール等を介在させることによりプリント基板上に実装させることができるように構成されている。
なお、図１１に示されている電極パッド４１の配置と形状は一例であり、これに限定されるものでない。また、図１１において、電極パッド４１以外の部位には、前述したように、接地電位を供給するグランド層となる導体層１２がほぼ全面的に形成されている。
【００４４】
図１２は、上記実施例のＲＦパワーモジュールを使用したＧＳＭとＤＣＳの２つの方式による送受信が可能なデュアルバンド方式の携帯電話機システムの一実施例を示す。
図１２において、ＡＮＴは信号電波の送受信用アンテナ、１００はフロントエンド・モジュール、２００は上記実施例のＲＦパワーモジュール、３００は音声信号をベースバンド信号に変換したり受信信号を音声信号に変換したり変調方式切替え信号やバンド切替え信号を生成したりするベースバンド回路、４００は受信信号をダウンコンバートして復調しベースバンド信号を生成したり送信信号を変調したりする変復調用ＬＳＩ、ＦＬＴ１，ＦＬＴ２は受信信号からノイズや妨害波を除去するフィルタである。
なお、これらのうち例えばフィルタＦＬＴ１はＧＳＭ用の回路、フィルタＦＬＴ２はＤＣＳ用の回路とされる。ベースバンド回路３００は、ＤＳＰ（Digital Signal Processor）やマイクロプロセッサ、半導体メモリなど複数のＬＳＩやＩＣで構成することができる。
【００４５】
フロントエンド・モジュール１００は、ＲＦパワーモジュール２００の送信出力端子に接続されてインピーダンスの整合を行なうインピーダンス整合回路１２１，１２２、高調波を減衰させるロウパスフィルタ１３１，１３２、送受信切替え用のスイッチ回路１４１，１４２、受信信号から直流成分をカットする容量１５１，１５２、９００ＭＨｚ帯のＧＳＭ方式の信号と１．８ＧＨｚ帯のＤＣＳ方式の信号の分波を行なう分波器１６０などから構成され、これらの回路および素子は１つのセラミック基板上に実装されてモジュールとして構成されている。送受信切替え用のスイッチ回路１４１，１４２の切替え信号ＣＮＴ１，ＣＮＴ２はベースバンド回路３００から供給される。
【００４６】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、出力用トランジスタを３段接続しているが、２段構成あるいは４段以上であっても良い。また、前記実施例では、最終段の出力用トランジスタＱ３を別のチップで構成していると説明したが、他の出力トランジスタＱ１，Ｑ２と同様にバイアス回路と同一のチップ上に形成されていても良い。
【００４７】
さらに、上記実施例では、ＧＳＭ方式とＤＣＳ方式の２つの方式の通信が可能な高周波電力増幅回路について説明したが、上記２つの方式の他に、例えば１８５０〜１９１５ＭＨｚ帯のＰＣＳ（Personal Communication System）の信号を扱えるトリプルバンド方式の高周波電力増幅回路に適用することができる。そして、その場合、ＤＣＳとＰＣＳは比較的周波数帯が近いので、ＤＣＳとＰＣＳの信号の入力及び出力と信号の増幅に、図９の入出力端子ＩＮａ，ＯＵＴａと高周波電力増幅回路２１０ａ，２１３ａを共用するように  構成しても良い。
【図面の簡単な説明】
【００４８】
【図１】本発明に係る高周波電力増幅回路の概略構成を示すブロック図である。
【図２】実施例の高周波電力増幅回路の増幅回路部分の具体例を示す回路構成図である。
【図３】実施例の高周波電力増幅回路の動作電圧制御回路の具体例を示す回路構成図である。
【図４】本発明にあたって検討した電源制御回路の例を示す回路図である。
【図５】実施例の高周波電力増幅回路の動作電圧制御回路の周波数特性を示すグラフである。
【図６】実施例の動作電圧制御回路の入出力特性を示すグラフである。
【図７】実施例の高周波電力増幅回路の入出力特性を示すグラフである。
【図８】実施例の高周波電力増幅回路の入力電圧と効率との関係を示すグラフである。
【図９】実施例の高周波電力増幅回路を用いたＲＦパワーモジュールの構成例を示すブロック図である。
【図１０】図９に示されているＲＦパワーモジュールのデバイス構造の一例を示す一部断面斜視図である。
【図１１】実施例のモジュールの裏面の構成例を示す底面図である。
【図１２】実施例のＲＦパワーモジュールを用いた携帯電話機の全体構成を示すブロック図である。
【図１３】電源制御回路の他の実施例を示す回路図である。
【符号の説明】
【００４９】
２１０  高周波電力増幅回路
２１１〜２１３  出力パワーＦＥＴ
２１４  バイアス回路
２２０  動作電圧制御回路
２２１  電源制御回路
２２２  バイアス電圧生成回路
２２４  バッファ回路
２２５  位相補償回路
【図１】
2005110327.tif 000003
【図２】
2005110327.tif 000004
【図３】
2005110327.tif 000005
【図４】
2005110327.tif 000006
【図５】
2005110327.tif 000007
【図６】
2005110327.tif 000008
【図７】
2005110327.tif 000009
【図８】
2005110327.tif 000010
【図９】
2005110327.tif 000011
【図１０】
2005110327.tif 000012
【図１１】
2005110327.tif 000013
【図１２】
2005110327.tif 000014
【図１３】
2005110327.tif 000015