(57)【要約】【課題】  誤差拡散を利用したディジタルＯＢクランプ回路において簡単な構成で周期性の少ない乱数発生回路を提供するとともに、簡単な構成の誤差拡散ディジタルクランプ回路を提供する。  【解決手段】  クランプされるディジタル画像信号の最下位ビットを決まった規則でクランプレベルにおける少数点未満の数値と同じビット数のパラレル信号に変換し、これを乱数とする。また、クランプレベルにおける少数点未満の数値のビット数と等しいかそれ以上の段数だけ画像信号の最下位ビットを該画像信号の基準クロックにて順次遅延させ、該遅延素子の各出力から該少数点未満の数値のビット数と同じ数の最下位ビットを取り出したものを乱数とする。【選択図】  図１
2005175546.tif 000002
【特許請求の範囲】
【請求項１】
オプティカルブラック領域の複数画素を積分して平均値を演算することにより画像信号のクランプレベルを小数点以下の精度で算出し、前記クランプレベルにおける少数点以上の数値を、クランプ対象領域の画像信号から一律に減算する撮像信号のクランプ方式であるとともに、前記クランプレベルにおける少数点未満の数値と等しいビット数を有し、ゼロからオール１までの出現確率が等しくランダムであるとみなせる乱数と、前記少数点未満の数値とを比較し、前記少数点未満の数値のほうが大きい場合に、前記減算手段にて前記クランプ対象領域の画素データから減算するクランプレベルにおける少数点以上の数値に対して１を加算するものである撮像信号のクランプ方式において、
クランプされるディジタル画像信号の最下位ビットを決まった規則で前記クランプレベルにおける少数点未満の数値と同じビット数のパラレル信号に変換し、これを前記乱数とすることを特徴とする撮像信号のクランプ方式。
【請求項２】
オプティカルブラック領域の複数画素を積分して平均値を演算することにより画像信号のクランプレベルを小数点以下の精度で算出する積分手段と、
前記クランプレベルにおける少数点以上の数値を、クランプ対象領域の画像信号から一律に減算する減算手段と、
前記クランプレベルにおける少数点未満の数値と等しいビット数を有し、ゼロからオール１までの出現確率が等しくランダムであるとみなせる乱数と前記少数点未満の数値とを比較し、前記少数点未満の数値のほうが大きい場合に、前記減算手段にて前記クランプ対象領域の画素データから減算するクランプレベルにおける少数点以上の数値に対して１を加算する加算手段とを有する撮像装置において、  
前記少数点未満の数値のビット数と等しいかそれ以上の段数だけ前記画像信号の最下位ビットを前記画像信号の基準クロックにて順次遅延させ、前記遅延素子の各出力から前記少数点未満の数値のビット数と同じ数の最下位ビットを取り出したものを前記乱数とすることを特徴とする撮像装置。
【請求項３】
請求項２に記載の撮像装置であって、前記画像信号の最下位ビットが入力する第１の遅延素子と、
前記第１の遅延素子の出力が入力する第２の遅延素子と、
前記第２の遅延素子の出力が入力する第３の遅延素子と、
・
・
・
第ｎ−１の遅延素子の出力が入力する第ｎの遅延素子とを有し、
前記各遅延素子の出力を順番に該第１の遅延素子出力がＬＳＢ、前記第ｎの遅延素子出力がＭＳＢとなるように並べ、これを前記ディジタル画像信号の少数点以下の数値と比較するための乱数として用いる撮像装置。
【請求項４】
請求項２に記載の撮像装置であって、前記画像信号の最下位ビットが入力する第１の遅延素子と、
前記第１の遅延素子の出力が入力する第２の遅延素子と、
前記第２の遅延素子の出力が入力する第３の遅延素子と、
・
・
・
前記第ｎ−１の遅延素子の出力が入力する第ｎの遅延素子とを有し、
前記各遅延素子の出力を順番に前記第１の遅延素子出力がＭＳＢ、前記第ｎの遅延素子出力がＬＳＢとなるように並べ、これを前記ディジタル画像信号の少数点以下の数値と比較するための乱数として用いる撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル画像処理装置における画像信号の基準レベルを決定する回路であって、特に誤差拡散を用いて量子化誤差の発生を目立たなくするための、ディジタルＯＢクランプ回路の構成に関する。
【背景技術】
【０００２】
一般的なディジタルスチルカメラの構成は以下のようになっている。図７は一般的なディジタルスチルカメラの構成を示す。
【０００３】
主電源オン・オフスイッチ、並びにレリーズボタンからなるカメラ操作スイッチ１０１と、カメラ操作スイッチ１０１の状態変化を検出してカメラを制御するための全体制御回路１００がシステムの中核となっており、撮像素子１０４に被写体像を結像するためのレンズである光学系１０２、そして光量を調節するための絞り、あるいはシャッター幕としての光量制御手段１０３が撮像素子１０４の手前に設置されている。撮像素子１０４から出力された電気信号から相関二重サンプリング等の方法でリセットノイズを除去し、入力信号からオプティカルブラック（ＯＢ）画素値を減算してアナログクランプ処理を行うためのＣＤＳ／ＡＧＣ１０５と、ＣＤＳ／ＡＧＣ１０５の出力をアナログ・ディジタル変換するためのＡ／Ｄ変換回路１０６とが、カメラＤＳＰ１１０の前段に設けられている。また、撮像素子１０４の駆動タイミングを決定するためのタイミングジェネレータ１０８、タイミングジェネレータ１０８が出力する基準信号を増幅して実際に撮像素子１０４を駆動するためのドライバ回路１０７が図１に示す構成の前段に設けられている。Ａ／Ｄ変換回路１０６によってディジタル信号に変換された撮像信号か、フレームメモリ１１６に格納された撮像信号かを選択してカメラＤＳＰ１１０に入力するためのセレクタ１０９が撮像信号に画像処理を施すためのカメラＤＳＰ１１０に接続されている。  
【０００４】
このセレクタ１０９はメモリコントローラ１１５によって制御されている。メモリコントローラ１１５は、全体制御回路１００からの制御を受けてフレームメモリ１１６を制御し、撮像信号を格納、あるいはフレームメモリ１０６から撮像信号を読み出すための制御手段である。
【０００５】
カメラＤＳＰ１１０の出力段には、画像信号を１時的に格納するためのビデオメモリ１１１が接続され、その後段にはカメラＤＳＰによって信号処理された画像信号をモニタ表示するための表示装置１１２が接続されている。さらにカメラＤＳＰ１１０の出力には、ワークメモリ１１３が設けられ、その先にはワークメモリ１１３に１時的に格納されたデータを圧縮・伸張するための圧縮・伸張手段１１４が設けられている。そして圧縮・伸張手段１１４には、最終的に画像データを格納するための不揮発性メモリ１１７が接続されている。
【０００６】
次に、カメラＤＳＰ１１０内に設けられたディジタルクランプ回路の原理と構成について説明する。上述したようなアナログクランプ回路だけでは精度の高いクランプが難しく、黒レベルを高精度に決定するためにはディジタルクランプを併用することが多くなってきている（特許文献１参照）
【０００７】
図４はディジタルクランプの方法を説明するための撮像画像の模式図である。画像の左側にはオプティカルブラック（ＯＢ）領域があり、画像の黒レベルをあらわす。あるラインに注目したとき、このＯＢ領域の画素の平均値を取ったものをクランプレベルとし、このクランプレベルをライン内のすべての有効画素から減算するのがディジタルクランプである。従来のディジタルクランプ動作は、減算の際に量子化ステップの精度でしか減算できなかったため、クランプ領域の平均値そのものは量子化ステップ以下の精度で算出できるが、減算の際にライン毎に量子化ステップ以上のレベルばらつきが生じてしまい、画像上で横筋模様のノイズとなって画質が劣化する問題があった。例えば、有効画素領域がすべて１０ＬＳＢというレベルを持っているときに、ライン１のクランプレベルが５ＬＳＢ、ライン２のクランプレベルが４ＬＳＢであると、ディジタルクランプ後のライン１の有効画素は５ＬＳＢ、ライン２の有効画素は６ＬＳＢとなり、クランプ前の画像ではライン１とライン２の有効画素のレベルに差は無かったが、ディジタルクランプによる量子化誤差ノイズによって、クランプ後は１ＬＳＢの差が出てしまう。そこで、下記のようにＯＢ画素の平均値を算出したときの少数点以下の値を使って量子化ステップ以下の精度でディジタルクランプする方法が考案された。
【０００８】
図５は１２ビットの量子化ビット数を持つ画像データのある１ラインに着目したものである。有効画素部の長さは２４ピクセルであり、ＯＢ領域の平均値を求める等の方法で算出したクランプレベルは１１.６２５ＬＳＢとしている。クランプレベルは１２ビットの整数に加え、４ビットの小数部を用いて、１６進数で００ＢＡとあらわすことができる。ここでは１２ビットの画像データから１６ビットの精度でディジタルクランプを行う場合を述べる。図５（ａ）が元画像の状態であり、ここからクランプレベルの整数部１１ＬＳＢを減算したのが図５（ｂ）である。この状態からクランプレベルの残りの０.６２５ＬＳＢを減算するために、図５（ｃ）のように、１ライン２４ピクセル中、減算するレベル（０.６２５ＬＳＢ）で表される確率、つまり２４ピクセルの６２.５％の１５ピクセルを乱数と大小関係を比較することによって選択する。このように選択したピクセルが、図５（ｃ）において番号をふったピクセルである。この選択したピクセルから、図５（ｄ）のように１ＬＳＢを減算すると、１ライン全体として０.６２５ＬＳＢ減算できたことになり、結局、図５（ａ）のディジタルクランプ前の状態から等価的に１１.６２５ＬＳＢを減算できたことになる。
【０００９】
図３は上述した原理を用いた誤差拡散ディジタルクランプ回路の一例である。この例では減算する対象の領域の画像データが８ビット整数データであるとして、その画像データから整数部８ビット、小数点以下４ビットという計１２ビット精度のデータを減算する場合を示している。画像データと減算データの整数部は減算回路１０に入力し、整数演算で減算される。この減算の結果は、演算によるオーバーフローが無ければ８ビットとなり、演算前と同じである。演算によってオーバーフローが生じた場合は、符号ビットが１ビット付くことになる。ここでは符号ビットをｓであらわし、演算結果のビット数をｓ＋８ビットと表現している。減算データの小数部４ビットは、４ビット乱数発生回路１１によって発生した乱数とともに比較回路１２に入力する。４ビット乱数発生回路によって発生する乱数は、０ＬＳＢから１５ＬＳＢまでの値を取り、それぞれの値が均等の確率で発生するものとする。  
【００１０】
比較回路では減算データの小数部Ａと４ビット乱数Ｂとを比較する。このとき、減算データの小数部Ａのほうが４ビット乱数Ｂよりも大きければ、比較回路１２の結果Ｙは１となり、ＢがＡよりも等しいか同じならば、比較回路１２の結果Ｙは０となる。減算データの小数部４ビットＡが０ＬＳＢから１５ＬＳＢまでの値を取ると表現すれば、比較回路１２の結果Ｙが１となる確率は、Ａ÷１６となる。つまり、減算データの小数点以下の数値で表される確率でＹが１となる。比較回路１２の結果Ｙは、減算回路１３に入力し、減算回路１０の結果からさらに減算されて次のブロックへと送られる。結局、減算データの小数部Ａであらわされる確率で、減算回路１０の出力から１が減算されることになり、加減算の対象とする領域の画像データ全体を見ると、等価的に画像データから減算データの整数部と小数部Ａが減算されたことになり、８ビット整数の画像データから８ビット整数＋４ビット小数の計１２ビット精度の減算データを減算できたことになる。演算によるオーバーフローが無いとすると、元画像データの量子化ビット数と減算結果の量子化ビット数は等しく、画像データの増加無しに、画像データの量子化ステップよりも高い精度で減算できたことになる。また、演算によるオーバーフローが生じた場合も、演算後の画像データの増加量は１ビットのみとなり、演算前の画像データ量からの増加量はわずかである。さらに、オーバーフロー分をクリップ回路等でクリップしてやれば演算前の画像データとデータ量は同じになり、画像データの増加無しに、画像データの量子化ステップよりも高い精度で減算ができる。この場合、クリップ回路による画像の劣化もわずかであると期待できる。
【００１１】
次に、乱数発生回路の構成について説明する。
【００１２】
一般によく使用される、Ｍ系列を利用した乱数発生回路を示す。Ｍ系列とは、シフトレジスタ出力の排他的論理和を帰還させることで発生する符号である。ｎ段のシフトレジスタを用いた場合、Ｍ系列の（最長）符号長は２ｎ−１となり、０から２ｎ−１までの値がランダムに出現する。これを乱数発生回路として応用したものを、図６に示す。たとえば０から１５までの値をランダムに出現させたい場合、４段のシフトレジスタを用いて出力の排他的論理和を帰還させる。このとき、初期値として各シフトレジスタの値が０であると乱数を生成しないので、リセット端子には初期値１を与えるなどの工夫を要する。水平ＯＢクランプ回路のシフトレジスタ駆動クロックと同期したクロックをＭ系列のシフトレジスタに入力することにより、４つのシフトレジスタ出力から画像データに同期した４ビットの擬似乱数が得られる。この４ビットの乱数と、上述した水平ＯＢ値の小数点以下４ビットとを１クロック毎に（１画素毎に）比較し、乱数より水平ＯＢ値の少数点の方が大きい場合にはＯＢ値の整数部に１を加算した値をＯＢ値とする。すなわちＯＢ値の少数点以下の値が１５に近いほど、比較される乱数よりもこの少数点以下の値の方が大きい確率が高く、結果としてＯＢ値の小数点以下の値が切り上げられる確率が高くなる。それまでのＯＢクランプ回路では１ラインの画像信号の１画素毎に画像信号から固定値である水平ＯＢ値を減算していたため、水平方向になだらかに変化するような画像において隣り合うラインのＯＢ値がノイズや平均値計算の誤差によって変化すると、特にディジタル画像データの語長に余裕がない場合に、クランプされた画像データに横筋上のノイズが見えてしまうという問題があった。しかしながら、上述した様に構成された水平ＯＢ値算出回路を使用することにより、ＯＢ値を計算する際の平均値計算によって得られる少数部を有効に活用することが可能であり、ＯＢ値の小数部の大小で、クランプに使うそのラインにおける計算済みのＯＢ値（整数値）を誤差拡散できるので、語長不足等に起因する横筋ノイズを軽減できる。
【特許文献１】特開２００１−２４５２２１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上述した従来の誤差拡散方式ディジタルクランプ回路は、乱数発生回路にＭ系列擬似乱数発生回路を用いて構成するなどしているため、次のような欠点があった。  
【００１４】
即ち、撮像素子の画素数が近年ますます多くなり、数百万を超えるものが出てきているにもかかわらず、Ｍ系列が発生できる擬似乱数の繰り返し周期は、ｎ段のシフトレジスタを用いた場合２ｎ−１であり、画像データに対して周期性が非常に高くなってしまう。これを回避するためには、シフトレジスタの段数を大きくする必要があり、Ｍ系列の繰り返し周期を画像データ１フレーム分以上にするためには、例えば、２００万画素の場合、１００万段のシフトレジスタより構成しなければならず、回路規模がとてつもなく大きなものになるという欠点があった。
【００１５】
さらに、その他の乱数発生回路としてよく知られているものに、ダイオードノイズを利用したものがある。これについて以下に説明する。図６はツエナー・ダイオードの熱雑音を利用した乱数発生回路の模式図である。ツエナー・ダイオードのカソードに発生する雑音を高い利得で増幅し、一定周期でサンプリングすることによって乱数を得るものである。しかしながら、高速ディジタル回路の中に、このような高利得のアナログ増幅回路を実装するのは難しく、ディジタルノイズ等の影響を受けて動作点が変動し、出力としての乱数が結果的に「１」や「０」に張り付いてしまったり、画像信号のサンプリングクロックと同じ周期である数ＭＨｚから数１０ＭＨｚで乱数を発生させる必要があるにもかかわらず、アナログ回路の周波数特性、ダイオード自身の雑音発生周期が追いつかず、満足できる乱数を発生させることが非常に難しいという欠点があった。
【００１６】
そこで本発明は、誤差拡散を利用したディジタルＯＢクランプ回路において簡単な構成で周期性の少ない乱数発生回路を提供するとともに、簡単な構成の誤差拡散ディジタルクランプ回路を提供することを目的とする。
【課題を解決するための手段】
【００１７】
上記課題を解決するために本発明は、クランプされるディジタル画像信号の最下位ビットを決まった規則でクランプレベルにおける少数点未満の数値と同じビット数のパラレル信号に変換し、これを乱数とする。
【００１８】
また、クランプレベルにおける少数点未満の数値のビット数と等しいかそれ以上の段数だけ画像信号の最下位ビットを該画像信号の基準クロックにて順次遅延させ、該遅延素子の各出力から該少数点未満の数値のビット数と同じ数の最下位ビットを取り出したものを乱数とする。
【発明の効果】
【００１９】
本発明による乱数発生装置は、非常に簡単な構成で周期性の無視できるほど不規則な乱数を得ることができ、固定パターンノイズの目立たない、誤差拡散ディジタルクランプ回路を実現できるという効果がある。
【発明の最良の実施形態】
【００２０】
以下に本発明の実施例について説明する。
【実施例１】
【００２１】
図４は本発明の実施例におけるディジタルクランプ回路の原理と構成について説明するための模式図である。
【００２２】
画像の左側にはオプティカルブラック（ＯＢ）領域があり、この部分には一般的に十分遮光されたフォトダイオードが配置してある。したがってこの場所は画像の黒レベルをあらわす。あるラインに注目したとき、そのラインのＯＢ領域の画素の値を積分し、積分したＯＢ画素の員数で除算することにより平均値を取ったものをクランプレベルという。このクランプレベルをライン内のすべての有効画素から減算するのがディジタルクランプである。従来のディジタルクランプ動作は、減算の際に量子化ステップの精度でしか減算できなかったため、クランプ領域の平均値そのものは量子化ステップ以下の精度で算出できるが、減算の際にライン毎に量子化ステップ以上のレベルばらつきが生じてしまい、画像上で横筋模様のノイズとなって画質が劣化する問題があった。例えば、有効画素領域がすべて１０ＬＳＢというレベルを持っているときに、ライン１のクランプレベルが５ＬＳＢ、ライン２のクランプレベルが４ＬＳＢであると、ディジタルクランプ後のライン１の有効画素は５ＬＳＢ、ライン２の有効画素は６ＬＳＢとなり、クランプ前の画像ではライン１とライン２の有効画素のレベルに差は無かったものの、ディジタルクランプ後には量子化誤差ノイズによって、１ＬＳＢの差が出てしまう。そこで、ＯＢ画素の平均値を算出したときの少数点以下の値を使うことにより、量子化ステップ以下の精度でディジタルクランプを行う方法を以下に示す。
【００２３】
図５は１２ビットの量子化ビット数を持つ画像データのある１ラインに着目したものである。有効画素部の長さは２４ピクセルであり、ＯＢ領域の平均値を求める等の方法で算出したクランプレベルは１１.６２５ＬＳＢとしている。クランプレベルは１２ビットの整数に加え、４ビットの小数部を用いて、１６進数で００ＢＡとあらわすことができる。ここでは１２ビットの画像データから１６ビットの精度でディジタルクランプを行う場合を述べる。図５（ａ）が元画像の状態であり、ここからクランプレベルの整数部１１ＬＳＢを減算したのが図５（ｂ）である。この状態からクランプレベルの残りの０.６２５ＬＳＢを減算するために、図５（ｃ）のように、１ライン２４ピクセル中、減算するレベル（０.６２５ＬＳＢ）で表される確率、つまり２４ピクセルの６２.５％の１５ピクセルをランダムに選択する。このように選択したピクセルが、図５（ｃ）において番号をふったピクセルである。この選択したピクセルから、図５（ｄ）のように１ＬＳＢを減算すると、１ライン全体として０.６２５ＬＳＢ減算できたことになり、結局、図５（ａ）のディジタルクランプ前の状態から等価的に１１.６２５ＬＳＢを減算できたとみなせる。
【００２４】
図３は本発明の乱数発生回路を用いた誤差拡散ディジタルクランプ回路の構成を示す模式図である。本実施例では、減算する対象領域の画像データが８ビット整数データであるとして、その画像データから整数部８ビット、小数点以下４ビットの計１２ビット精度のデータを減算する場合を示す。画像データと減算データの整数部は減算回路１０に入力し、整数演算で減算される。この減算の結果は、演算によるオーバーフローが無ければ８ビットとなり、演算前と同じである。演算によってオーバーフローが生じた場合は、符号ビットが１ビット付くことになる。ここでは符号ビットをｓであらわし、演算結果のビット数をｓ＋８ビットと表現することにする。減算データの小数部４ビットは、４ビット乱数発生回路１１によって発生した乱数とともに比較回路１２に入力する。４ビット乱数発生回路によって発生する乱数は、０ＬＳＢから１５ＬＳＢまでの値を取り、それぞれの値が均等の確率で発生するものとする。比較回路では減算データの小数部Ａと４ビット乱数Ｂとを比較する。このとき、減算データの小数部Ａのほうが４ビット乱数Ｂよりも大きければ、比較回路１２の結果Ｙは１となり、ＢがＡよりも等しいか同じならば、比較回路１２の結果Ｙは０となる。減算データの小数部４ビットＡが０ＬＳＢから１５ＬＳＢまでの値を取ると表現すれば、比較回路１２の結果Ｙが１となる確率は、Ａ÷１６となる。つまり、減算データの小数点以下の数値で表される確率でＹが１となる。比較回路１２の結果Ｙは、減算回路１３に入力し、減算回路１０の結果からさらに減算されて次のブロックへと送られる。結果として、減算データの小数部Ａであらわされる確率で、減算回路１０の出力から１が減算されることになり、減算の対象とする領域の画像データ全体を見ると、等価的に画像データから減算データの整数部と小数部Ａが減算されたとみなすことができ、８ビット整数の画像データから、８ビット整数＋４ビット小数の計１２ビット精度の減算データを減算できたことになる。演算によるオーバーフローが無いとすると、元画像データの量子化ビット数と減算結果の量子化ビット数は等しく、画像データの増加無しに、画像データの量子化ステップよりも高い精度で減算できたことになる。また、演算によるオーバーフローが生じた場合も、演算後の画像データの増加量は１ビットのみとなり、演算前の画像データ量からの増加量はわずかである。さらに、オーバーフロー分をクリップ回路等でクリップしてやれば演算前の画像データとデータ量は同じになり、画像データの増加無しに、画像データの量子化ステップよりも高い精度で減算ができるし、クリップ回路による画像の劣化もわずかである。
【００２５】
次に、本発明の実施例である乱数発生回路の構成について説明する。
【００２６】
図１は、本発明の第１実施例である乱数発生回路の構成を示す模式図である。本実施例では、小数点以下４ビットの精度を持たせることとする。クランプレベルを減算されるディジタル画像信号が、アナログ・ディジタル変換器５から出力され、その最下位ビットが第１の遅延素子であるフリップフロップ１のデータ入力端子に入力している。フリップフロップ１のデータ出力端子の出力が、第２の遅延素子であるフリップフロップ２のデータ入力端子に入力し、フリップフロップ２のデータ出力端子の出力が、第３の遅延素子であるフリップフロップ３のデータ入力端子に入力している。さらに、フリップフロップ３のデータ出力端子の出力が、第４の遅延素子であるフリップフロップ４のデータ入力端子に入力している。フリップフロップ１の出力端子、フリップフロップ２の出力端子、フリップフロップ３の出力端子、そしてフリップフロップ４の出力端子が、フリップフロップ１の出力がＬＳＢ、フリップフロップ４の出力がＭＳＢというように順番にパラレルに並び替えられ、クランプレベルの小数点以下４ビットの値と１クロックごとに比較され、クランプレベルの小数部が４ビット乱数よりも大きければ、比較回路１２の結果画像領域から減算されるクランプレベルの整数部に１を加算し、そうでない場合には、クランプレベルの整数部はそのままとする。減算データの小数部４ビットが０ＬＳＢから１５ＬＳＢまでの値を取ると表現すれば、クランプレベルの整数部に１が加算される確率は小数部の値÷１６である。
【実施例２】
【００２７】
図２は、本発明の第２実施例である乱数発生回路の構成を示す模式図である。本実施例では、小数点以下４ビットの精度を持たせることとする。クランプレベルを減算されるディジタル画像信号が、アナログ・ディジタル変換器５から出力され、その最下位ビットが第１の遅延素子であるフリップフロップ１のデータ入力端子に入力している。フリップフロップ１のデータ出力端子の出力が、第２の遅延素子であるフリップフロップ２のデータ入力端子に入力し、フリップフロップ２のデータ出力端子の出力が、第３の遅延素子であるフリップフロップ３のデータ入力端子に入力している。さらに、フリップフロップ３のデータ出力端子の出力が、第４の遅延素子であるフリップフロップ４のデータ入力端子に入力している。フリップフロップ１の出力端子、フリップフロップ２の出力端子、フリップフロップ３の出力端子、そしてフリップフロップ４の出力端子が、フリップフロップ１の出力がＭＳＢ、フリップフロップ４の出力がＬＳＢというように順番にパラレルに並び替えられ、クランプレベルの小数点以下４ビットの値と１クロックごとに比較され、クランプレベルの小数部が４ビット乱数よりも大きければ、比較回路１２の結果画像領域から減算されるクランプレベルの整数部に１を加算し、そうでない場合には、クランプレベルの整数部はそのままとする。減算データの小数部４ビットが０ＬＳＢから１５ＬＳＢまでの値を取ると表現すれば、クランプレベルの整数部に１が加算される確率は小数部の値÷１６である。  上述した第１実施例、あるいは第２実施例では、各フリップフロップ出力の１ビットシリアル信号を、フリップフロップ１から順番にシリアル・パラレル変換していったが、順番にこだわらず、任意にシリアル・パラレル変換しても良い。また、本実施例では、小数点以下を４ビットとしているが、これに限定されるものではないことは自明である。さらに、アナログ・ディジタル変換器出力の最下位ビットを乱数として使用しているが、量子化ビット数が十分に大きい場合にはさらに上位のビットでも良いし、アナログ・ディジタル変換器出力以降の任意の信号処理回路中の最下位ビットを利用してもかまわない。本発明では、量子化ビット数が１２ビット程度あれば、最下位ビットは実質上乱数とみなせるほどに規則性、周期性が少ないことを利用している。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１実施例である乱数発生回路の構成を示す模式図である。
【図２】本発明の第２実施例である乱数発生回路の構成を示す模式図である。
【図３】誤差拡散ディジタルクランプ回路の構成を示す模式図である。
【図４】ディジタルクランプ回路の原理と構成について説明するための模式図である。
【図５】１２ビットの量子化ビット数を持つ画像データのある１ラインに着目した模式図である。
【図６】Ｍ系列を用いた乱数発生回路である。
【図７】一般的なディジタルスチルカメラの構成図である。
【符号の説明】
【００２９】
１  フリップフロップ
２  フリップフロップ
３  フリップフロップ
４  フリップフロップ
５  アナログ・ディジタル変換器
１０  減算回路
１１  乱数発生回路
１２  比較回路
１３  減算回路
５１  シフトレジスタ
５２  シフトレジスタ
５３  シフトレジスタ
５４  シフトレジスタ
１００  全体制御回路
１０１  カメラ操作スイッチ
１０２  光学系
１０３  光量制御手段
１０４  撮像素子
１０５  ＣＤＳ／ＡＧＣ
１０６  Ａ／Ｄ変換回路
１０７  ドライバ回路
１０８  タイミングジェネレータ
１０９  セレクタ
１１０  カメラＤＳＰ
１１１  ビデオメモリ
１１２  表示装置
１１３  ワークメモリ
１１４  圧縮・伸張手段
１１５  メモリコントローラ１１５
１１６  フレームメモリ
１１７  不揮発性メモリ
【図１】
2005175546.tif 000003
【図２】
2005175546.tif 000004
【図３】
2005175546.tif 000005
【図４】
2005175546.tif 000006
【図５】
2005175546.tif 000007
【図６】
2005175546.tif 000008
【図７】
2005175546.tif 000009