(57)【要約】【課題】構成が複雑なバイアス回路を搭載することなく、プロセスばらつきによる閾値電圧のばらつきを補償することができるモノリシック高周波増幅器を得ることを目的とする。【解決手段】高周波トランジスタ３と異なるデバイスプロセス方式により製造された直流動作専用トランジスタ７が定電流バイアスを高周波トランジスタ３に与えるように構成した。これにより、構成が複雑なバイアス回路を搭載することなく、プロセスばらつきによる閾値電圧のばらつきを補償することができる効果を奏する。【選択図】        図１
2005026972.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号がゲート電極に与えられると、その高周波信号を増幅して、ドレイン電極から増幅後の高周波信号を出力する高周波トランジスタと、上記高周波トランジスタと異なるデバイスプロセス方式により製造され、定電流バイアスを上記高周波トランジスタに与える直流動作専用トランジスタとを備えたモノリシック高周波増幅器。
【請求項２】
直流動作専用トランジスタのゲート電極とソース電極を短絡するとともに、上記直流動作専用トランジスタのソース電極と高周波トランジスタのドレイン電極を接続して、上記高周波トランジスタのソース電極を接地する一方、上記直流動作専用トランジスタのドレイン電極に駆動電圧を印加して、上記高周波トランジスタのドレイン電極と外部負電圧間に接続された分圧抵抗により上記高周波トランジスタのゲート電位を設定することを特徴とする請求項１記載のモノリシック高周波増幅器。
【請求項３】
直流動作専用トランジスタのゲート電極とソース電極を短絡するとともに、上記直流動作専用トランジスタのソース電極と高周波トランジスタのドレイン電極を接続して、上記高周波トランジスタのソース電極を抵抗と高周波短絡用キャパシタからなる並列回路を介して接地する一方、上記直流動作専用トランジスタのドレイン電極に駆動電圧を印加して、上記高周波トランジスタのドレイン電極とグランド間に接続された分圧抵抗により上記高周波トランジスタのゲート電位を設定することを特徴とする請求項１記載のモノリシック高周波増幅器。
【請求項４】
直流動作専用トランジスタのゲート電極とソース電極を短絡して接地するとともに、上記直流動作専用トランジスタのドレイン電極と高周波トランジスタのソース電極を接続して、上記高周波トランジスタのソース電極を高周波短絡用キャパシタを介して接地する一方、上記高周波トランジスタのドレイン電極に駆動電圧を印加して、上記高周波トランジスタのドレイン電極とグランド間に接続された分圧抵抗により上記高周波トランジスタのゲート電位を設定することを特徴とする請求項１記載のモノリシック高周波増幅器。
【請求項５】
直流動作専用トランジスタのゲート電極とドレイン電極を抵抗を介して短絡するとともに、上記直流動作専用トランジスタのゲート電極と高周波トランジスタのドレイン電極を接続して、上記高周波トランジスタのソース電極を接地する一方、上記直流動作専用トランジスタのドレイン電極に駆動電圧を印加して、上記直流動作専用トランジスタのソース電極と外部負電圧間に接続された分圧抵抗により上記高周波トランジスタのゲート電位を設定することを特徴とする請求項１記載のモノリシック高周波増幅器。
【請求項６】
直流動作専用トランジスタのゲート電極とドレイン電極を抵抗を介して短絡するとともに、上記直流動作専用トランジスタのゲート電極と高周波トランジスタのドレイン電極を接続して、上記高周波トランジスタのソース電極を抵抗と高周波短絡用キャパシタからなる並列回路を介して接地する一方、上記直流動作専用トランジスタのドレイン電極に駆動電圧を印加して、上記直流動作専用トランジスタのソース電極とグランド間に接続された分圧抵抗により上記高周波トランジスタのゲート電位を設定することを特徴とする請求項１記載のモノリシック高周波増幅器。
【請求項７】
高周波トランジスタがシリコン基板上に形成された化合物半導体層上に形成され、直流動作専用のトランジスタが上記シリコン基板のシリコン層上に形成されたＭＯＳトランジスタあるいはバイポーラトランジスタからなることを特徴とする請求項１から請求項６のうちのいずれか１項記載のモノリシック高周波増幅器。
【請求項８】
高周波信号がゲート電極に与えられると、その高周波信号を増幅して、ドレイン電極から増幅後の高周波信号を出力する第１の高周波トランジスタと、上記第１の高周波トランジスタよりもゲート長が長くなるように製造され、定電流バイアスを上記第１の高周波トランジスタに与える第２の高周波トランジスタとを備えたモノリシック高周波増幅器。
【請求項９】
第２の高周波トランジスタのソース電極を高周波短絡用キャパシタを介して接地するとともに、上記第２の高周波トランジスタのソース電極と自己バイアス用抵抗を介して第１の高周波トランジスタのドレイン電極を接続して、上記第１の高周波トランジスタのソース電極を接地する一方、上記第２の高周波トランジスタのドレイン電極に駆動電圧を印加して、上記第１の高周波トランジスタのドレイン電極と外部負電圧間に接続された分圧抵抗により上記第１の高周波トランジスタのゲート電位を設定することを特徴とする請求項８記載のモノリシック高周波増幅器。
【請求項１０】
第２の高周波トランジスタのソース電極を高周波短絡用キャパシタを介して接地するとともに、上記第２の高周波トランジスタのソース電極と自己バイアス用抵抗を介して第１の高周波トランジスタのドレイン電極を接続して、上記第１の高周波トランジスタのソース電極を抵抗と高周波短絡用キャパシタからなる並列回路を介して接地する一方、上記第２の高周波トランジスタのドレイン電極に駆動電圧を印加して、上記第１の高周波トランジスタのドレイン電極とグランド間に接続された分圧抵抗により上記第１の高周波トランジスタのゲート電位を設定することを特徴とする請求項８記載のモノリシック高周波増幅器。
【請求項１１】
第２の高周波トランジスタのソース電極を抵抗と高周波短絡用キャパシタからなる並列回路を介して接地するとともに、上記第２の高周波トランジスタのゲート電極を直流接地して、第１の高周波トランジスタのソース電極を高周波短絡用キャパシタを介して接地し、かつ、そのソース電極と上記第２の高周波トランジスタのドレイン電極を接続する一方、上記第１の高周波トランジスタのドレイン電極に駆動電圧を印加して、上記第１の高周波トランジスタのドレイン電極とグランド間に接続された分圧抵抗により上記第１の高周波トランジスタのゲート電位を設定することを特徴とする請求項８記載のモノリシック高周波増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、高周波トランジスタに与える定電流バイアスの省電力を実現するモノリシック高周波増幅器に関するものである。
【０００２】
【従来の技術】
最先端のデバイスプロセス技術で製造される化合物半導体高性能モノリシック高周波増幅器では、化合物半導体デバイスのプロセス条件が安定しないためにトランジスタの閾値電圧や飽和電流がロット毎、あるいは、チップ毎にばらつくことがある。
他方、このようにプロセスばらつきによるトランジスタ特性のばらつきがある場合でも、トランジスタを定電流でバイアスすれば、高周波特性のばらつきが比較的小さくなることが知られている。
【０００３】
そのため、従来は、トランジスタ毎にゲート電圧が設定できるように調整用分圧抵抗をチップ内部あるいはチップ外部に搭載するようにしている。あるいは、定電流バイアス回路を別に構成して定電流動作を実現している。
下記の特許文献１に開示されている高周波増幅器は、基準電圧発生部、ソースフォロワ定電流回路及びレベル変換回路からなるバイアス回路を搭載し、トランジスタのゲート電圧を設定するようにしている。
【０００４】
【特許文献１】
特開平９−２５２２２５号公報（段落番号［００１９］から［００２９］、図１）
【０００５】
【発明が解決しようとする課題】
従来のモノリシック高周波増幅器は以上のように構成されているので、半導体デバイスのプロセスばらつきによる閾値電圧のばらつきを補償することができるが、構成が複雑なバイアス回路を搭載する必要があるため、モノリシック形成時にチップ面積が大きくなるとともに、消費電流が大きくなる課題があった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、構成が複雑なバイアス回路を搭載することなく、プロセスばらつきによる閾値電圧のばらつきを補償することができるモノリシック高周波増幅器を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係るモノリシック高周波増幅器は、高周波トランジスタと異なるデバイスプロセス方式により製造された直流動作専用トランジスタが定電流バイアスを高周波トランジスタに与えるようにしたものである。
【０００８】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるモノリシック高周波増幅器を示す構成図であり、図において、高周波入力端子１は高周波信号を入力し、入力整合回路２は高周波トランジスタ３に対するインピーダンス整合を実施して、その高周波信号を高周波トランジスタ３のゲート電極に出力する。化合物半導体の高周波トランジスタ３は高周波信号がゲート電極に与えられると、その高周波信号を増幅して、ドレイン電極から増幅後の高周波信号を出力する。出力整合回路４は高周波トランジスタ３に対するインピーダンス整合を実施して、高周波トランジスタ３のドレイン電極から出力された増幅後の高周波信号を高周波出力端子５に出力する。
駆動電源端子６には駆動電圧が印加されており、化合物半導体の直流動作専用トランジスタ７は高周波トランジスタ３と異なるデバイスプロセス方式により製造され、定電流バイアスを高周波トランジスタ３に与える。分圧抵抗８，９は高周波トランジスタ３のドレイン電極と外部負電圧端子１０間に接続され、高周波トランジスタ３のゲート電位を設定する。外部負電圧端子１０には負電圧が印加されている。
【０００９】
図２は高周波トランジスタ３（ＨＥＭＴ構造）の能動部分を示す概略断面図である。
高周波トランジスタ３では、その高周波性能を改善するために、電子ビーム描画装置を用いて微細な長さのゲート電極３１を形成するとともに、ゲート電極３１の直下をリセスエッチングすることにより相互コンダクタンスを上昇させている。
高周波トランジスタ３におけるゲート長は、近年では０．１μｍ以下まで高精細化しているが、これは電子ビームの電子波、あるいは、レジストの粒子径に匹敵するサイズであり、製造上のゲート長のばらつきは不可避的である。
特にデバイスプロセス開発の初期段階では、安定に微細ゲートが形成できるためのプロセスパラメータが確定できないために、ロット毎、あるいは、チップ毎のトランジスタのゲート長はばらつきを有する。このため、一般にゲート長が短くなる程、高周波特性が改善されるが、プロセスばらつきによる電気特性変動が大きくなる。
【００１０】
また、低雑音増幅器など、デバイスプロセスによる結晶層のダメージが電気特性に大きな影響を及ぼす場合には、溶解液の化学的作用を利用したウェットエッチングによりリセスエッチングが行われる。ウェットエッチングでは溶解液の濃度調整や均一な攪拌が困難であることから、ロット毎、あるいは、チップ毎のエッチング深さは不可避的にばらつきを有する。トランジスタの閾値電圧はエッチング表面から高移動度２次元電子ガス３４までの距離に大きく依存するので、このエッチングプロセスのばらつきにより、ロット毎、あるいは、チップ毎のトランジスタの閾値電圧が変動する。
なお、図２において、３０はドレイン電極、３２はソース電極、３３はエピタキシャル層である。
【００１１】
図３は直流動作専用トランジスタ７の能動部分を示す概略断面図である。
上記のようなプロセスばらつきによるトランジスタの電気特性のばらつきを鑑みて、ゲート長は紫外線露光で形成可能な程度（１μｍ程度）とし、リセスエッチングは行わない。あるいは、エッチングが必要な場合は、エッチング深さ制御が容易なドライエッチングでリセスエッチングを行ってもよい。
このような方法で製造したトランジスタは高周波特性では劣るが、プロセスばらつきによる直流電気特性のばらつきが極めて小さくなる。
【００１２】
次に動作について説明する。
直流動作専用トランジスタ７は、ゲート−ソース間が接続されているので、そのバイアス点が飽和領域に入るように十分な駆動電圧を駆動電源端子６より印加すれば、ソースフォロワの定電流源として作用する。
一方、高周波トランジスタ３は、直流動作専用トランジスタ７と直列に接続されているので、分圧抵抗８，９の抵抗値を高周波トランジスタ３の入力インピーダンスに比べて十分大きく選べば、直流動作専用トランジスタ７を流れるドレイン電流と高周波トランジスタ３を流れるドレイン電流は同一に保たれる。
【００１３】
上述したように、直流動作専用トランジスタ７は、プロセスばらつきによる閾値電圧の変化をほとんど受けないので、直流動作専用トランジスタ７，高周波トランジスタ３を流れるドレイン電流は定電流に保たれる。
この作用は、分圧抵抗８，９が直流動作専用トランジスタ７，高周波トランジスタ３を流れるドレイン電流の変化に対して負帰還制御するように作用することにより達成される。
【００１４】
以上で明らかなように、この実施の形態１によれば、高周波トランジスタ３と異なるデバイスプロセス方式により製造された直流動作専用トランジスタ７が定電流バイアスを高周波トランジスタ３に与えるように構成したので、構成が複雑なバイアス回路を搭載することなく、プロセスばらつきによる閾値電圧のばらつきを補償することができる効果を奏する。
即ち、少ない構成部品で高周波トランジスタ３の高周波性能の優位性を保ちつつ、無調整で高周波トランジスタ３を定電流バイアスすることができる。また、直流動作専用トランジスタ７によって構成されるソースフォロワ回路は出力インピーダンスが非常に大きいので、電源回路とのアイソレーション特性が改善されるという副次的な効果も奏する。
【００１５】
実施の形態２．
上記実施の形態１では、高周波トランジスタ３のソース電極を接地して、そのゲート電極には負電位を与えるものについて示したが、図４に示すように、高周波トランジスタ３のソース電極を抵抗１２と高周波短絡用キャパシタ１１からなる並列回路を介して接地することにより、高周波トランジスタ３を自己バイアスするようにしてもよい。この際、分圧抵抗９は外部負電圧の代わりに接地電位に接続されている。
【００１６】
即ち、化合物半導体の電界効果トランジスタは、通常、ゲート電位がソース電位に比べて負極性となるようにバイアスされるが、図４の例では、抵抗１２における電位降下量が分圧抵抗９における電位降下量よりも大きくなるように抵抗値を選ぶことにより、高周波トランジスタ３を自己バイアスすることができる。
この構成でも、高周波トランジスタ３のドレイン電流が一定に保たれる作用は上記実施の形態１と同じである。
【００１７】
この実施の形態２によれば、外部負電圧端子１０を割愛することができるので、外部回路の簡素化を図ることができる効果を奏する。また、自己バイアス回路にはソース帰還抵抗による自己補償効果があるので、高周波トランジスタ３のプロセスばらつきの影響を更に低減する副次的な効果も奏する。
【００１８】
実施の形態３．
上記実施の形態２では、高周波トランジスタ３を自己バイアスすることにより、外部負電圧端子１０を割愛するものについて示したが、図５に示すように、ゲート電極とドレイン電極が短絡して接地されている直流動作専用トランジスタ７がソースフォロワ回路を構成することにより、外部負電圧端子１０を割愛するようにしてもよい。
【００１９】
即ち、この実施の形態３では、直流動作専用トランジスタ７がソースフォロワ回路を構成することにより、直流動作専用トランジスタ７が定電流動作するようにして、上記実施の形態１，２と同様に、直流動作専用トランジスタ７が高周波トランジスタ３を定電流バイアスするが、更に、この実施の形態３では、高周波トランジスタ３のソース電位が適応的に変化することにより、高周波トランジスタ３のドレイン電流が定電流に保つように作用する。
【００２０】
この実施の形態３によれば、自己バイアスに用いる抵抗１２を省略することができるので、回路を更に小型化することができる効果を奏する。また、直流動作専用トランジスタ７が構成するソースフォロワ回路は、出力インピーダンスが非常に大きいので、上記実施の形態２よりも、高周波短絡用キャパシタ１１の容量を小さくすることができる副次的な効果も奏する。
【００２１】
実施の形態４．
上記実施の形態１〜３では、直流動作専用トランジスタ７と高周波トランジスタ３を直列に接続することにより、高周波トランジスタ３に対して定電流バイアスを与えるものについて示したが、図６に示すように、直流動作専用トランジスタ７と高周波トランジスタ３を並列に接続するようにしてもよい。
図６において、直流動作専用トランジスタ７のゲート電極とドレイン電極は抵抗１３を介して短絡されており、抵抗１３を設けることにより高周波トランジスタ３のドレイン電流をモニタすることができる。
図６の例では、直流動作専用トランジスタ７のゲート電極は高周波トランジスタ３のドレイン電極に接続され、直流動作専用トランジスタ７のソース電極は分圧抵抗８に接続されている。
【００２２】
次に動作について説明する。
例えば、プロセスばらつきにより高周波トランジスタ３のドレイン電流が減少するように変化すると、抵抗１３における電位降下量が減少するので、直流動作専用トランジスタ７のゲート電位が上昇して、高周波トランジスタ３を流れるドレイン電流が増大する。
分圧抵抗９を流れる電流は、高周波トランジスタ３を流れるドレイン電流と同一であるから、分圧抵抗９における電位降下量が増大し、直流動作専用トランジスタ７のゲート電位が上昇する。これにより、プロセスばらつきによる高周波トランジスタ３のドレイン電流の減少を補償するように作用する。
【００２３】
なお、図６において、直流動作専用トランジスタ７を高周波トランジスタ３と同一のプロセスで製造した場合、上記の補償効果は大幅に減滅する。
その理由は、直流動作専用トランジスタ７と高周波トランジスタ３を同一プロセスで製造すると、プロセスばらつきの類似性により直流動作専用トランジスタ７のドレイン電流が減少する際には、高周波トランジスタ３のドレイン電流も同時に減少する。これは、直流動作専用トランジスタ７のゲート電位を押し下げるように作用するので、上述した作用による直流動作専用トランジスタ７のゲート電位上昇効果を相殺してしまうからである。
【００２４】
この実施の形態４によれば、直流動作専用トランジスタ７と高周波トランジスタ３を直列に接続する必要がないので、直流動作専用トランジスタ７のゲート幅を小さく選ぶことにより、バイアス設定回路で消費される電流を大幅に低減することができる効果を奏する。
【００２５】
実施の形態５．
上記実施の形態４では、高周波トランジスタ３のソース電極を接地して、そのゲート電極には負電位を与えるものについて示したが、図７に示すように、高周波トランジスタ３のソース電極を抵抗１２と高周波短絡用キャパシタ１１からなる並列回路を介して接地することにより、高周波トランジスタ３を自己バイアスするようにしてもよい。この際、分圧抵抗９は外部負電圧の代わりに接地電位に接続されている。
【００２６】
即ち、化合物半導体の電界効果トランジスタは、通常、ゲート電位がソース電位に比べて負極性となるようにバイアスされるが、図７の例では、抵抗１２における電位降下量が分圧抵抗９における電位降下量よりも大きくなるように抵抗値を選ぶことにより、高周波トランジスタ３を自己バイアスすることができる。
この構成でも、高周波トランジスタ３のドレイン電流が一定に保たれる作用は上記実施の形態４と同じである。
【００２７】
この実施の形態５によれば、外部負電圧端子１０を割愛することができるので、外部回路の簡素化を図ることができる効果を奏する。また、自己バイアス回路にはソース帰還抵抗による自己補償効果があるので、高周波トランジスタ３のプロセスばらつきの影響を更に低減する副次的な効果も奏する。
【００２８】
実施の形態６．
図８はこの発明の実施の形態６によるモノリシック高周波増幅器を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
第２の高周波トランジスタ２１は第１の高周波トランジスタ３よりもゲート長が長くなるように製造され、定電流バイアスを第１の高周波トランジスタ３に与える。段間整合回路２２は第１の高周波トランジスタ３のドレイン電極と第２の高周波トランジスタ２１のゲート電極間に接続され、抵抗２３は第２の高周波トランジスタ２１を自己バイアスするために、第１の高周波トランジスタ３のドレイン電極と第２の高周波トランジスタ２１のソース電極間に接続されている。なお、第２の高周波トランジスタ２１のソース電極は高周波短絡用キャパシタ２４を介して接地されている。
【００２９】
上記実施の形態１〜５では、同一チップ内に高周波特性に優れる高周波トランジスタ３とプロセスばらつきに強い直流動作専用トランジスタ７をモノリシックに構成することにより、無調整に高周波特性トランジスタ３を定電流バイアスするものについて示したが、直流動作専用トランジスタ７の代わりに、第１の高周波トランジスタ３よりもゲート長が長い第２の高周波トランジスタ２１を用いるようにしてもよい。
【００３０】
図８の例では、第１の高周波トランジスタ３は、高周波電気特性を重視してゲート長の短い構造であるのに対して、第２の高周波トランジスタ２１は、プロセスばらつきによる電気特性のばらつきを鑑みて、第１の高周波トランジスタ３よりもゲート長が長くなるように構成されている。
これにより、第２の高周波トランジスタ２１は、ゲート長が長いので、相対的にはプロセスばらつきに強く、また、抵抗２３により自己バイアスの回路構成となっているので、プロセスばらつきによるドレイン電流の変動量が小さい。
【００３１】
したがって、第１の高周波トランジスタ３のゲートバイアスを与える分圧抵抗８，９の値を十分に大きく選べば、第１の高周波トランジスタ３のドレイン電流と第２の高周波トランジスタ２１のドレイン電流はほぼ同一となるので、分圧抵抗８，９によって与えられる第１の高周波トランジスタ３のゲート電位が、第１の高周波トランジスタ３を流れるドレイン電流の変化に対して負帰還制御するように作用することにより、第１の高周波トランジスタ３のドレイン電流の変化を補償するように作用する。
【００３２】
第２の高周波トランジスタ２１の高周波特性は、ゲート長の短い第１の高周波トランジスタ３に比べて劣るが、例えば、低雑音増幅器の雑音指数を考えると、以下に示すフリスの式から簡単に分かるように、後段の雑音指数が多段増幅器の全体の雑音指数に与える寄与は小さくなるので、第１の高周波トランジスタ３による増幅効果が十分であれば、ゲート長を長くしたことによる雑音指数の劣化は実際上問題ではなくなる。
【００３３】
【数１】
2005026972.tif 000003
ただし、Ｆｔｏｔａｌはモノリシック高周波増幅器全体の雑音指数、ｋはモノリシック高周波増幅器の段数、Ｆｎはｎ段目の増幅段の雑音指数、Ｇｎはｎ段目の増幅段の利得である。
【００３４】
この実施の形態６によれば、第１の高周波トランジスタ３の後段にプロセスばらつきの影響を受けにくい第２の高周波トランジスタ２１で電流変化補償回路を構成するので、第１の高周波トランジスタ３の高周波性能の優位性を損なうことなく、プロセスばらつきによるドレイン電流の変化を補償することができる効果を奏する。また、トランジスタを流れる電流は、すべて高周波増幅作用にも使用されるので、上記実施の形態１〜５と比べて電源効率が高くなる効果を奏する。
【００３５】
実施の形態７．
上記実施の形態６では、第１の高周波トランジスタ３のソース電極を接地して、そのゲート電極には負電位を与えるものについて示したが、図９に示すように、第１の高周波トランジスタ３のソース電極を抵抗１２と高周波短絡用キャパシタ１１からなる並列回路を介して接地することにより、高周波トランジスタ３を自己バイアスするようにしてもよい。この際、分圧抵抗９は外部負電圧の代わりに接地電位に接続されている。
【００３６】
即ち、化合物半導体の電界効果トランジスタは、通常、ゲート電位がソース電位に比べて負極性となるようにバイアスされるが、図９の例では、抵抗１２における電位降下量が分圧抵抗９における電位降下量よりも大きくなるように抵抗値を選ぶことにより、高周波トランジスタ３を自己バイアスすることができる。
この構成でも、高周波トランジスタ３，２１のドレイン電流が一定に保たれる作用は上記実施の形態６と同じである。
【００３７】
この実施の形態７によれば、外部負電圧端子１０を割愛することができるので、外部回路の簡素化を図ることができる効果を奏する。また、自己バイアス回路にはソース帰還抵抗による自己補償効果があるので、第１の高周波トランジスタ３のプロセスばらつきの影響を更に低減する副次的な効果も奏する。
【００３８】
実施の形態８．
上記実施の形態６，７では、後段の第２の高周波トランジスタ２１のソース電極から前段の第１の高周波トランジスタ３のドレイン電極に電流が流入するものについて示したが、図１０に示すように、前段の第１の高周波トランジスタ３のソース電極から後段の第２の高周波トランジスタ２１のドレイン電極に電流が流入するようにしてもよい。
なお、図１０の例では、第２の高周波トランジスタ２１のソース電極は抵抗２５と高周波短絡用キャパシタ２４からなる並列回路を介して接地され、第２の高周波トランジスタ２１のゲート電極は抵抗２６を介して直流接地されている。
また、第１の高周波トランジスタ３のソース電極は高周波遮断インダクタ２７を介して第２の高周波トランジスタ２１のドレイン電極と接続され、第１の高周波トランジスタ３のドレイン電極は直流遮断キャパシタ２８を介して段間整合回路２２と接続されている。
【００３９】
この実施の形態８では、第２の高周波トランジスタ２１のゲート長が長いので、相対的にはプロセスばらつきによる電気特性の変動が小さい。また、抵抗２５により自己バイアスの回路構成となっているので、プロセスばらつきによるドレイン電流の変動量が小さい。
第１の高周波トランジスタ３と第２の高周波トランジスタ２１は、高周波遮断インダクタ２７を介して直列接続されているので、第１の高周波トランジスタ３のドレイン電流と第２の高周波トランジスタ２１のドレイン電流は同一となる。したがって、プロセスばらつきによる第１の高周波トランジスタ３のドレイン電流の変化は、第１の高周波トランジスタ３のソース電位が変化して、第１の高周波トランジスタ３のドレイン電流と第２の高周波トランジスタ２１のドレイン電流を同一に保とうとする作用により補償される。
【００４０】
この実施の形態８によれば、外部負電圧端子１０を割愛することができるので、外部回路の簡素化を図ることができる効果を奏する。また、プロセスばらつきの影響が大きいトランジスタのソース電位に対して直接的に補償作用するので、大きい補償効果が得られる効果を奏する。
【００４１】
実施の形態９．
上記実施の形態１〜５では、直流動作専用トランジスタ７と高周波トランジスタ３の双方を化合物半導体基板上に結晶成長された化合物半導体エピタキシャル層３３に形成するものについて示したが、図１１に示すように、シリコン基板３５上に結晶成長された化合物半導体エピタキシャル層３３に高周波トランジスタ３を形成して、下地のシリコン基板３５内に直流動作専用トランジスタ７を形成するようにしてもよい。
【００４２】
このような構造は、シリコン基板３５上に結晶成長された化合物半導体エピタキシャル層３３に高周波トランジスタ３を形成した後に、不要部分をエッチングで除去して、イオン打ち込みと酸化膜形成プロセス・電極形成プロセスによりＭＯＳトランジスタを形成し、配線プロセスを行うことで実現することができる。即ち、この実施の形態９の回路構成は、上記実施の形態１〜５において、直流動作専用トランジスタ７を下地のシリコン基板３５上に形成したＭＯＳトランジスタで置き換えることで実施される。したがって、その作用・効果は、上記実施の形態１〜５と同一である。ただし、エンハンスメント型ＭＯＳトランジスタを用いる場合は、ゲート−ソース間電圧を正にバイアスする必要があるから、直流動作専用トランジスタ７に一定の正電圧が加わるように、適宜、分圧抵抗を追加する必要がある。
なお、図１１において、３６はＭＯＳトランジスタのドレイン電極、３７はＭＯＳトランジスタのゲート電極、３８はＭＯＳトランジスタのソース電極、３９はシリコン酸化膜、４０は配線層である。
【００４３】
この実施の形態９によれば、安価なシリコン基板３５上に形成するので、製造コストを大幅に削減することができる効果を奏する。また、一般にシリコン基板３５の熱伝導率は化合物半導体の熱伝導率よりも高いので、高周波トランジスタ３の放熱特性を改善することができる効果を奏する。
また、ＭＯＳトランジスタの製造プロセスは化合物半導体の製造プロセスよりも成熟しているので、直流動作専用トランジスタ７のプロセスばらつきが非常に小さくなり、上記実施の形態１〜５に示した高周波トランジスタ３の定電流動作の作用を最大限に享受することができる効果を奏する。
【００４４】
なお、下地のシリコン基板３５上に形成するトランジスタとして、ＭＯＳトランジスタの代わりにバイポーラトランジスタを使用しても、定電流回路をバイポーラトランジスタに適したものに変更することにより同様の効果を得ることができる。
【００４５】
【発明の効果】
以上のように、この発明によれば、高周波トランジスタと異なるデバイスプロセス方式により製造された直流動作専用トランジスタが定電流バイアスを高周波トランジスタに与えるように構成したので、構成が複雑なバイアス回路を搭載することなく、プロセスばらつきによる閾値電圧のばらつきを補償することができる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるモノリシック高周波増幅器を示す構成図である。
【図２】高周波トランジスタ（ＨＥＭＴ構造）の能動部分を示す概略断面図である。
【図３】直流動作専用トランジスタの能動部分を示す概略断面図である。
【図４】この発明の実施の形態２によるモノリシック高周波増幅器を示す構成図である。
【図５】この発明の実施の形態３によるモノリシック高周波増幅器を示す構成図である。
【図６】この発明の実施の形態４によるモノリシック高周波増幅器を示す構成図である。
【図７】この発明の実施の形態５によるモノリシック高周波増幅器を示す構成図である。
【図８】この発明の実施の形態６によるモノリシック高周波増幅器を示す構成図である。
【図９】この発明の実施の形態７によるモノリシック高周波増幅器を示す構成図である。
【図１０】この発明の実施の形態８によるモノリシック高周波増幅器を示す構成図である。
【図１１】この発明の実施の形態９によるトランジスタを示す断面構成図である。
【符号の説明】
１  高周波入力端子、２  入力整合回路、３  高周波トランジスタ（第１の高周波トランジスタ）、４  出力整合回路、５  高周波出力端子、６  駆動電源端子、７  直流動作専用トランジスタ、８，９  分圧抵抗、１０  外部負電圧端子、１１  高周波短絡用キャパシタ、１２  抵抗、１３  抵抗、２１  第２の高周波トランジスタ、２２  段間整合回路、２３  抵抗、２４  高周波短絡用キャパシタ、２５  抵抗、２６  抵抗、２７  高周波遮断インダクタ、２８  直流遮断キャパシタ、３０  ドレイン電極、３１  ゲート電極、３２  ソース電極、３３エピタキシャル層、３４  高移動度２次元電子ガス、３５  シリコン基板、３６  ＭＯＳトランジスタのドレイン電極、３７  ＭＯＳトランジスタのゲート電極、３８  ＭＯＳトランジスタのソース電極、３９  シリコン酸化膜、４０  配線層。
【図１】
2005026972.tif 000004
【図２】
2005026972.tif 000005
【図３】
2005026972.tif 000006
【図４】
2005026972.tif 000007
【図５】
2005026972.tif 000008
【図６】
2005026972.tif 000009
【図７】
2005026972.tif 000010
【図８】
2005026972.tif 000011
【図９】
2005026972.tif 000012
【図１０】
2005026972.tif 000013
【図１１】
2005026972.tif 000014