(57)【要約】【課題】  ＩＯ数（パッド数）によってチップサイズが制限されてしまうような超多ピンのＩＣにおいて、ＥＭやＩＲdropの問題を解決しながら、千鳥配列パッドのパッドピッチをさらに狭くし、チップサイズをより小さくすることができるＩＣチップを提供する。【解決手段】  内部回路１０からの引出配線が接続されたパッド２，３が千鳥配列され、その千鳥配列の遠方パッド３に接続される引出配線が、千鳥配列のパッドが載置される層と同じ層に位置する表層配線４ａと、それより下に位置し、線幅が表層配線の線幅より広い少なくとも１つの下層配線とを有する。【選択図】        図２
2005235809.tif 000002
【特許請求の範囲】
【請求項１】
内部回路からの引出配線が接続されたパッドが、千鳥配列されるＩＣ(Integrated Circuit)チップにおいて、
その千鳥配列の前記内部回路から遠い方の遠方パッドに接続される前記引出配線が、前記千鳥配列のパッドが形成される層と同じ層に位置する表層配線と、その表層配線と電気的に接続され、その表層配線より下層に位置し、線幅が前記表層配線の線幅より広い少なくとも１つの下層配線とを有する、ＩＣチップ。
【請求項２】
前記下層配線は複数の層から構成され、その下層配線のすべての線幅が、前記表層配線の線幅より広い、請求項１に記載のＩＣチップ。
【請求項３】
前記下層配線は複数の層から構成され、その下層配線のうち、所定の層以下に位置する下層配線の線幅が、前記表層配線の線幅よりも広く、前記所定の層より上に位置する下層配線の線幅が前記表層配線の線幅と同じである、請求項１に記載のＩＣチップ。
【請求項４】
前記下層配線は複数の層から構成され、その下層配線のうち、所定の層以上に位置する下層配線の線幅が、前記表層配線の線幅よりも広く、前記所定の層より下に位置する下層配線の線幅が、前記所定の層以上に位置し、前記表層配線の線幅より広い線幅を有する下層配線の線幅よりも広い、請求項１に記載のＩＣチップ。
【請求項５】
内部回路からの引出配線が接続されたパッドが、千鳥配列されるＩＣ(Integrated Circuit)チップにおいて、
その千鳥配列のパッドにおいて、その千鳥配列の前記内部回路から遠い側の遠方パッドに接続される前記引出配線が、前記千鳥配列のパッドが形成される層と同じ層に位置する配線層を含まず、前記千鳥配列のパッドが形成される層より下層に位置する、少なくとも１つの下層配線を有する、ＩＣチップ。
【請求項６】
前記下層配線は複数の層から構成され、前記千鳥配列の内部回路に近い方の近接パッドが２つ隣り合う間隔よりも広い線幅の下層配線を少なくとも１つ含む、請求項５に記載のＩＣチップ。
【請求項７】
前記下層配線は複数の層から構成され、その下層配線が、下に位置するにしたがいその線幅が広くなっている、請求項１、５、６のいずれかに記載のＩＣチップ。
【請求項８】
前記ＩＣチップにおいて、前記千鳥配列のパッドは開口領域が設けられた保護膜で被覆され、前記下層配線は、平面的に見て、その下層配線が接続する前記遠方パッドに隣り合う、前記千鳥配列の前記内部回路に近い方の近接パッドにおける前記開口領域にはみ出さない線幅を有する、請求項１〜７のいずれかに記載のＩＣチップ。
【請求項９】
前記ＩＣチップにおいて、前記千鳥配列のパッドが開口領域が設けられた保護膜で被覆され、前記下層配線は複数の層から構成され、所定の層より下に位置する下層配線は、平面的に見てその下層配線が接続する前記遠方パッドに隣り合う、前記千鳥配列の前記内部回路に近いほうの２つの近接パッドにおける開口領域にはみ出す線幅を有する、請求項１〜７のいずれかに記載のＩＣチップ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、パッドと内部回路とを接続する引出配線のエレクトロマイグレーション（以下ＥＭと称す）、およびこの引出配線による電圧降下、すなわちＩＲdropとを抑止するための引出配線構造を有するＩＣチップに関するものである。
【背景技術】
【０００２】
先端技術の進歩を取り込み、微細で高集積かつ大規模な高速ＩＣチップの製造ができるようになると、１つのＩＣチップで大容量の情報を取扱うことが可能となる。それに伴いＩＣチップ外部との情報交換量も増え、１チップにおけるＩＯ（Input-Output)ピン数も増加してくる。こうした超多ピンのＩＣチップで、ワイヤボンディングを用いてパッケージするような場合、非常に多くのパッドをより小さいピッチで配列するために、パッド配列を千鳥配列の構造にする手法が用いられる。このとき、パッドピッチが狭いと、チップ内部回路の入出力回路セルや電源セルからより遠くに位置するパッド、すなわち千鳥配列の外側のパッドとその入出力回路セルや電源セルとを接続する引出配線が細くなり、ＥＭやＩＲdropが問題となる可能性がある。このため、パッドに複数の配線を接続して電流密度の低下を実現する構造などが提案されている（たとえば特許文献１参照）。また、上記問題を解決するために、引出配線を複数層で構成する手法が知られている。
【０００３】
千鳥配列のパッド構造では、内部回路を囲むように並べられた入出力回路セルの周囲に、各パッドを、入出力回路セルに近い内側と、それより遠い側の外側とに、交互（千鳥）に二重に配置する。入出力回路セルや電源セルと、上記内側および外側のパッドとを接続する構成とすることにより、より多くのパッドが配置できるようなる。このような構造をとる場合、入出力回路セルや電源セルから千鳥配列の外側のパッドへ接続するためには、引出配線は内側のパッドの間を通る。
【０００４】
上記のように千鳥配列の遠方パッドに対する引出配線は、上述のように多層配線とする場合が多い。すなわち、隣り合う近接パッドの間の狭い間隙を通る遠方パッドへの引出配線を、その間隙に合わせてその幅を狭くして、かつ一定の断面積を確保するためにその下層に、さらに同じ幅の引出配線を層が異なるようにして配置する。これら外側のパッドへの各層の引出配線は、スルーホールによって全層が結合される。
【特許文献１】特開２００２−１６０６５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
微細で高集積かつ大規模な高速ＩＣにおいて、どれだけチップサイズを小さくできるかが商品価値およびコストの面において、非常に重要になってくる。内部回路の規模ではなくＩＯ数（パッド数）によりチップサイズが決定される超多ピンＩＣチップでは、千鳥配列パッド構造にするだけでは小サイズ化は不十分である。千鳥配列パッドのピッチをいかに狭くできるかが、チップサイズに大きく影響し、ひいてはコストに影響する。パッドピッチをいかに狭くできるかは、高集積になるほど、また超多ピンになればなるほどチップサイズを小さくするために重要になってくる。
【０００６】
このパッドピッチをより一層狭めるために、千鳥配列パッドの外側に配置されるパッドに接続される引出配線の線幅をできるだけ狭くすることが必要となる。しかし、回路の規模が大きく微細で、高集積になればなるほど、流れる電流量も増加し、ＥＭやＩＲdropへの影響も非常に大きくなるため、上記引出配線の複数層のすべてを合わせて、これらに耐え得るだけの断面積を確保しなければならない。しかし、従来の引出配線の構造では、複数層の引出配線の線幅が同一であるため、引出配線の線幅は、千鳥配列パッドの近接パッド間を通る最上層の表層配線の線幅で決定されていた。とくに、配置できる層数が少ない場合には、ＥＭやＩＲdropを考慮すると線幅を十分狭くできず、パッドピッチを狭くできないという問題があった。
【０００７】
本発明は、上記のような問題点を解決するためになされたもので、ＩＯ数（パッド数）によってチップサイズが決定されてしまうような超多ピンのＩＣチップにおいて、ＥＭやＩＲdropの問題を解決しながら、千鳥配列パッドのパッドピッチをさらに狭くし、チップサイズをより小さくすることができるＩＣチップを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明のＩＣチップは、内部回路からの引出配線が接続されたパッドが千鳥配列されるＩＣチップである。このＩＣチップでは、その千鳥配列の前記内部回路から遠い方の遠方パッドに接続される引出配線が、千鳥配列のパッドが形成される層と同じ層に位置する表層配線と、それより下層に位置し、線幅が表層配線の線幅より広い少なくとも１つの下層配線とを有する。
【０００９】
この構成により、ＥＭによる断線や電気抵抗の増大をきたすことなく、パッドピッチを狭くしてＩＣチップを小型化することができる。なお、多層に配置された外方パッドへの引出配線はすべて１つの外方パッドに、たとえばスルーホールなどを設け導電材料を充填することにより電気的に接続される。
【００１０】
本発明の別のＩＣチップは、内部回路からの引出配線が接続されたパッドが、千鳥配列されるＩＣチップである。このＩＣチップのその千鳥配列のパッドにおいて、その千鳥配列の内部回路から遠い側の遠方パッドに接続される引出配線が、千鳥配列のパッドが形成される層と同じ層に位置する配線層を含まず、千鳥配列のパッドが形成される層より下層に位置する、少なくとも１つの下層配線を有する。
【００１１】
上記のように、表層配線が設けられず、下層配線のみで引出配線を構成することによっても、ＥＭによる断線や電気抵抗の増大をきたすことなく、パッドピッチを狭くしてＩＣチップの小型化を実現することができる。
【発明を実施するための最良の形態】
【００１２】
次に本発明の実施の形態について図面を用いて説明する。
【００１３】
（実施の形態１）
（１）  構成
本発明の実施の形態１の詳細な構成を図１〜３により説明する。図１は本実施の形態におけるＩＣチップ１５をアセンブリした半導体装置２０の概要を示す図であり、本実施の形態における特徴部分である遠方パッドへの引出配線等は省略されている。このＩＣチップ１５は、内部回路１０の辺に沿って、千鳥状に近接パッド２と遠方パッド３とに配置されたパッドを有している。このパッドは内部回路から引き出される、図示していない引出配線によって内部回路と電気的に接続されている。パッド２，３は外部リード１２と金線１１によりワイヤボンディングされている。
【００１４】
図２は、千鳥配列パッドで構成された本発明に係るパッド周辺を示したものであり、図３は、図２のＩＩＩ−ＩＩＩ線に沿う断面図である。図２において、内部回路に含まれる入出力回路セル１の辺に沿って、千鳥状に近接パッド２と、遠方パッド３とが配列され、その入出力回路セル１と千鳥配列されたパッドとは引出配線により電気的に接続されている。とくに遠方パッドは、表層部では、隣り合う近接パッド２の間の間隙を通る細い引出配線４ａによって接続される。図２に示す引出配線４ａは、各パッドと同じ層に形成された表層配線であり、図３に示すように、その下により線幅の広い下層配線４ｂが設けられている。
【００１５】
図３において、遠方パッドへの引出配線は、表層配線４ａと、それより下に位置し、層間絶縁膜７の中に設けられた複数の下層配線４ｂとで構成される。本実施の形態では、下層配線４ｂのすべてにおいてその線幅が同じであり、かつ表層配線４ａの線幅より広い点に特徴がある。ここで、各層の引出配線４ａ、４ｂは、各々スルーホールによって全層が結合され遠方パッドに電気的に接続されるが、図面が複雑になるため省略されている。
【００１６】
上記遠方パッドに接続される引出配線が従来と異なるところは、入出力回路セル１と遠方パッドとを接続する引出配線４における表層配線４ａと、下層配線４ｂとの線幅が異なり、下層配線４ｂの線幅が表層配線４ａの線幅より広いことにある。すなわち、従来の遠方パッドへの引出配線では、表層配線４ａと下層配線４ｂとが同じ線幅であるのに対し、本実施の形態では、下層配線４ｂは、表層配線４ａより同じ線幅で広くしたことを特徴とする。
【００１７】
従来の構成においては、表層配線と下層配線との線幅を同一としていたために、表層配線４ａの幅を狭くすることは、その下に位置するすべての下層配線の全線幅を狭くすることになる。このため、ＥＭによる断線や電圧降下によるＩＣの誤動作を防止するのに必要なトータルの線幅、ひいては断面積を確保することができなくなる。この結果、表層配線４ａの線幅の縮小には限界があった。しかし、本実施の形態においては、下層配線４ｂの線幅を揃えて、表層配線４ａの線幅より広くすることにより、必要なトータルの線幅、または断面積を確保することが可能である。
【００１８】
また、上記実施の形態の変形例であるが、図３において、表層配線４ａが設けられず、下層配線４ｂのみが配置される構成であってもよい。この場合、隣り合う２つの近接パッド２の間の隙間Ｌより広い線幅の下層配線４ｂを含んでもよい。本変形例のように表層配線４ａが配置されず、下層配線のみで引出配線を構成してもよい。上記変形例は、以後の実施の形態２〜実施の形態６において図示するＩＣチップの遠方パッドへの引出配線のすべてに共通して存在する。実施の形態２〜実施の形態６における変形例については、その作用効果はそれぞれの実施の形態における作用効果が変形例にもそのまま当て嵌まるので説明を省略する。しかし、以後のすべての実施の形態の図４〜図８において、変形例として表層配線４ａが設けられず、下層配線４ｂのみで遠方パッドへの引出配線が形成される変形例があるものとする。その場合、下層配線のなかに隣り合う２つの近接パッド２の間の隙間Ｌより広い線幅の下層配線４ｂが含まれている。
【００１９】
（２）  作用効果
本実施の形態では、入出力回路セルや電源セルから、千鳥配列の遠方パッドに接続される引出配線の表層配線４ａの線幅をより狭くし、下層配線４ｂの線幅をすべて表層配線４ａの線幅より広くする。このため、ＥＭによる断線やＩＲdropによるＩＣの誤動作を防止できるだけのトータルの配線幅を確保しつつ、千鳥配列パッド構造のパッドピッチをより狭くすることが可能になる。この結果、チップサイズをより小さくでき、コストの削減をすることが可能となる。特に、本実施の形態の構成は、内部回路の規模ではなく、ＩＯ数（パッド数）によってチップサイズが決定される超多ピンのＩＣや、配線層数の少ない仕様のＩＣのパッドピッチを狭くする場合に有効である。
【００２０】
表層配線を設けないで下層配線のみで引出配線を構成する変形例の場合、ＥＭによる断線やＩＲdropによるＩＣの誤動作を防止できるだけのトータルの配線幅を確保しつつ、千鳥配列パッド構造のパッドピッチをより狭くすることが可能になる。この結果、チップサイズをより小さくでき、コストの削減をすることが可能となる。特に、本実施の形態の構成は、内部回路の規模ではなく、ＩＯ数（パッド数）によってチップサイズが決定される超多ピンのＩＣや、配線層数の少ない仕様のＩＣのパッドピッチを狭くする場合に有効である。
【００２１】
ここで、配線はどのような金属を用いても構わない。また、実装に際して、ＴＡＢ等のワイヤボンディング以外の方法で上記のＩＣチップをパッケージングしてもよい。
【００２２】
（実施の形態２）
（１）  構成
図４は、本発明の実施の形態２における遠方パッドへの引出配線の断面図である。図４は、図２におけるＩＩＩ−ＩＩＩ線と同じ位置の断面図である。図４において、千鳥配列されたパッドの隣り合う近接パッド２の間の間隙に、入出力回路セル１と遠方パッド３とを接続する引出配線４の表層配線４ａが配置される。この引出配線４は、表層配線４ａと、複数層からなる下層配線４ｂとで構成されており、下層配線４ｂは、最下層を第１層として、上に順に積層番号をカウントする。（ｎ−１）、ｎ、（ｎ＋１）は、それぞれ最下層から数えて、（ｎ−１）番目、ｎ番目、（ｎ＋１）番目の引出配線の層を示している。
【００２３】
上記実施の形態１では、下層配線４ｂの太さを表層配線４ａに対し太くすることで、表層配線４ａの線幅を狭くして、パッドピッチを狭くしても、ＥＭによる断線やＩＲdropによるＩＣの誤動作を防止できるだけのトータルの線幅を確保した。しかし、本実施の形態における引出配線の構造は、下層配線の線幅の広げ方によってはパッドへのワイヤボンディング時の応力等の影響が懸念される場合に対処可能である点に特徴がある。
【００２４】
図４に示す本実施の形態における引出配線の構造では、入出力回路セルや電源セルと、千鳥配列の遠方パッドとを接続する引出配線４の下層配線４ｂにおいて、ｎ番目から下の層の配線の線幅を、表層配線４ａの線幅より広くしている。つまり、（ｎ＋１）番目以上（（ｎ＋１）番目の層を含む）の層の引出配線の線幅は、表層配線４ａの線幅と同じにし、ｎ番目以下（ｎ番目の層を含む）の引出配線の線幅を表層配線４ａの線幅より広くしたことに特徴がある。
【００２５】
表層配線のエッジとその隣の近接パッド２のエッジとの距離ｇとし、（ｎ＋１）番目の配線層のエッジと隣の近接パッド２のエッジとの距離Ｓn+1とし、ｄnは、パッドの底面と、ｎ番目の配線層の上面との間の距離を示す。各層の引出配線４ａ、４ｂは、各々スルーホールによって全層が結合され遠方パッドに電気的に接続されるが、図面が複雑になるため省略されている。
【００２６】
上記の引出配線は、近接パッドにワイヤボンディングで金線を接続する際にワイヤボンディングの応力の影響を受ける。しかし、図２に示す構成のように、近接パッド２からワイヤボンディングの応力の影響を受けやすい（ｎ＋１）番目以上の層の引出配線を、表層配線の線幅と同じにし、かつ線幅を広くする配線層をｎ番目以下の層とするため、近接パッドからの距離Ｓn+1およびｄnが増すためワイヤボンディングにおける応力の影響を避けることができる。表層配線４ａと近接パッド２との距離ｇは、上記距離Ｓn+1およびｄnに比較して小さいが、表層配線方向のワイヤボンディングによる応力は小さいため問題ない。
【００２７】
（２）  作用効果
本実施の形態では、入出力回路セルや電源セルから千鳥配列の遠方パッドに接続される引出配線４のうち、下層配線４ｂにおいて、（ｎ＋１）番目以上の層の配線を表層配線４ａの線幅と同様にし、ｎ番目以下の層における引出配線の線幅を表層配線４ａの線幅より広くする。このため、入出力回路セルや電源セルから千鳥配列の遠方パッドに接続される引出配線において、表層配線４ａとその表層配線４ａに隣り合う近接パッド２との距離ｇをできるだけ狭めた場合でも、ＥＭによる断線やＩＲdropによるＩＣの誤動作を防止できるだけのトータルの線幅、または断面積を確保できる。このため、千鳥配列パッド構造のパッドピッチをより狭くすることが可能になり、チップサイズをより小さくでき、コストの削減が可能となる。
【００２８】
また、上記の下層配線４ｂのエッジと両側に位置する近接パッド２のエッジとが近接することを避け、すなわちＳn+1などを大きくとり、線幅を広くする下層配線においても、近接パッド２の底面からのｄnを十分大きく確保した。このため、近接パッドへのワイヤボンディングの際、近接パッドにかかる圧力によって発生する下方向への応力の影響を軽減でき、製造時のトラブルを防ぐことができる。
【００２９】
（実施の形態３）
（１）  構成
図５は本発明の実施の形態３における引出配線の構成を示す図である。図５において、２は千鳥配列の近接パッドを示し、４は入出力回路セルや電源セルと遠方パッドを接続する引出配線を示す。遠方パッドへの引出配線４は、表層配線４ａと、下層配線４ｂとで構成されている。下層配線（ｎ−１）、ｎ、（ｎ＋１）、（ｎ＋２）は、それぞれ最下層から数えて、（ｎ−１）、ｎ、（ｎ＋１）、（ｎ＋２）番目の下層配線の層を示している。
【００３０】
図５において、入出力回路セルや電源セルと千鳥配列の遠方パッドとを接続する引出配線４のうち、複数の下層配線４ｂにおいて、（ｎ＋１）番目以上（（ｎ＋１）番目を含む）の層における引出配線の線幅を、表層配線４ａの線幅よりも所定の大きさだけ広くし、さらにｎ番目以下（ｎ番目を含む）の層における引出配線の線幅を、上記（ｎ＋１）番目以上の層における配線の線幅より広くしたものである。要約すると、下層配線４ｂを上部と下部とに分けて、上部の下層配線の線幅を表層配線４ａよりも所定値分だけ広くし、下部の下層配線の線幅をさらに上記上部の下層配線の線幅よりも広くした構成を有する。
【００３１】
ｇは、表層配線４ａのエッジと隣り合う近接パッド２のエッジとの距離であり、Ｓn+2は、上記上部の下層配線のうちワイヤボンディングの応力の影響を受けやすいと予測される（たとえば後で説明するワイヤボンディングの影響が及ぶ範囲Ｆに最も近いエッジを有する下層配線）下層線層のエッジ、図５の構造では（ｎ＋２）番目の下層配線のエッジ、と近接パッド２のエッジとの距離である。またｄnは、近接パッドの底面とｎ番目の下層配線の重なり部分までの距離を示す。各層の引出配線は、々スルーホールによって全層が結合されているが、図面を明確に示すために記載を省略している。
【００３２】
ここで、（ｎ＋１）番目以上の引出配線の線幅は、（ｎ＋１）番目以上の層における引出配線のエッジと、近接パッド２のエッジとが近接することによって近接パッドへのワイヤボンディングによるダメージや応力の影響を受けない範囲内で広くする。また、（ｎ＋１）番目以上の引出配線の線幅よりさらに広くする下部の下層配線を、ｎ番目以下の層にすることで、ｎ番目以下の層における配線が、両側のパッド領域に重なるほど広く配線幅になった場合においても、近接パッド２の底面と下層配線との距離ｄn+1は、パッドへワイヤをボンディングする際のダメージや応力の影響を受けるおそれの少ない距離だけ離れる。
【００３３】
（２）  作用効果
本実施の形態では、入出力回路セルや電源セルから千鳥配列の遠方パッドに接続される引出配線４のうち、下層配線４ｂにおいて、（ｎ＋１）番目以上の引出配線の線幅を表層配線４ａの線幅より広くし、ｎ番目以下の層の引出配線幅を（ｎ＋１）番目以上の引出配線幅よりさらに広くする。この構成により、表層配線４ａの線幅を狭くし、表層配線４ａに隣接する近接パッド２との距離ｇをできるだけ狭めても、ＥＭによる断線やＩＲdropによるＩＣの誤動作を防止できるだけのトータルの線幅を確保することができる。これにより、千鳥配列パッド構造のパッドピッチをより狭くすることが可能になり、チップサイズをより小さくすることにより、コストの削減が可能となる。
【００３４】
また、（ｎ＋１）番目以上の層の引出配線幅は、（ｎ＋１）番目以上の層の引出配線のエッジと近接パッド２のエッジとが近接しても、近接パッドへワイヤをボンディングする際のダメージや応力の影響を受けない距離までを限度として広くしてある。このため、ｎ番目以下の層の引出配線は、その線幅を広くした領域が近接パッドの領域に重なるような配線幅になった場合においても、近接パッド底面と上記引出配線までの距離ｄnがパッドへワイヤをボンディングする際のダメージや応力の影響を受けるおそれの少ない距離だけ離れているので、製造時のトラブルを防ぐことができる。
【００３５】
（実施の形態４）
（１）  構成
図６は、本発明の実施の形態４における引出配線の構造を示す断面図である。図６において、２は千鳥配列の近接パッドを示し、４は入出力回路セルや電源セルと千鳥配列の遠方パッドとを接続する引出配線を示す。引出配線４は、表層配線４ａと、その下に位置する複数の下層配線４ｂで構成されている。複数の下層配線４ｂにおいて、（ｎ−１）、ｎ、（ｎ＋１）は、それぞれ最下層から数えて、（ｎ−１）、ｎ、（ｎ＋１）番目の配線層を示している。
【００３６】
図６に示す引出配線では、入出力回路セルや電源セルと遠方パッドとを接続する引出配線４の下層配線４ｂにおいて、その線幅を表層配線４ａの線幅より広くして下の位置になるにつれて、徐々に太くしていく。すなわち、（ｎ＋１）番目よりｎ番目、ｎ番目より（ｎ−１）番目の層というように、下に位置する層にしたがって線幅を広くしていくことを特徴とする。
【００３７】
ｇは、表層配線４ａのエッジと隣接する近接パッド２のエッジとの距離、Ｓn+2は、上記上部の下層配線のうちワイヤボンディングの応力の影響を受けやすいと予測される（すぐ後に説明するワイヤボンディングの影響が及ぶ範囲Ｆに近い）下層配線のエッジ、図５の構造と同様に（ｎ＋２）番目の配線層のエッジ、と近接パッド２のエッジとの距離である。ｄnは、パッドの底面とｎ番目の配線層の重なり部分までの距離を示す。またＦは、ワイヤボンディングにおいてパッドにかかる圧力、ダメージ等の影響が伝播される範囲を示す。
【００３８】
ここで、線幅を徐々に広くしていく際、近接パッドへワイヤボンディングする際のダメージや応力の影響を受けないよう、近接パッドのエッジと下層配線のエッジとの距離Ｓn+2や、下層配線と近接パッドの底面までの距離ｄnを十分大きく確保する。
【００３９】
また、通常、パッドへのワイヤリングは、近接パッド領域全体にワイヤボンディングされるのではなく、近接パッドの中心を標的にしてボンディングされる。したがって、図６に示す範囲Ｆのように、近接パッドへワイヤをボンディングする際のダメージや応力の影響する範囲は、近接パッドの中心から一定距離の範囲内と考えられる。近接パッド２の中心から下層配線までの距離が常に範囲Ｆに入らないように、下層配線の線幅を徐々に広くしている。
【００４０】
上記引出配線は、本来は各々スルーホールによって全層が結合されているが、ここでは記載を省略している
（２）  作用効果
本実施の形態では、入出力回路セルや電源セルから千鳥配列の遠方パッドに接続される引出配線のうち、下層配線においてその線幅を下層になるにつれ、徐々に広くしていく。このため、表層配線４ａと表層配線４ａに隣り合う近接パッド２との距離ｇをできるだけ狭めても、ＥＭによる断線やＩＲdropによるＩＣの誤動作を防止できるだけのトータルの配線幅を確保することができる。そして、千鳥配列パッド構造のパッドピッチをより狭くすることが可能になり、チップサイズをより小さくすることにより、コストの削減を得ることができる。また、近接パッドへのワイヤボンディングの際にかかる圧力によって発生し得る応力による影響が少なくなるよう、下層配線の線幅を下に位置するにしたがって徐々に広くしていくことで、製造時のトラブルを防ぐことができる。
【００４１】
（実施の形態５）
（１）  構成
図７は、本発明の実施の形態５における引出配線の構成を示す図である。図７において、２は、千鳥配列の近接パッドを示し、４は入出力回路セルや電源セルと遠方パッドとを接続する引出配線を示す。引出配線４は、最上層の表層配線４ａと、その下に位置する複数の下層配線４ｂで構成されており、８は保護膜であり、９はワイヤボンディングのために保護膜が設けられない開口領域である。
【００４２】
各層の引出配線は、すべて本来は各々スルーホールによって全層が結合されているが、ここでは構造を明確にするために記載を省略している。
【００４３】
通常、半導体集積回路の全表面は、保護膜８によって保護されており、近接パッドの中央部分のみワイヤリング接続等のため保護膜が形成されず、開口領域９が開けられている。近接パッドへのワイヤボンディングは近接パッドの中心を標的にその保護膜より内側の開口領域９にボンディングされる。したがって、保護膜で被覆されている領域の下部では、近接パッドへのワイヤボンディングの直接の影響は小さいと考えられる。
【００４４】
本実施の形態では、表層配線４ａを細くし、下層配線４ｂの線幅を表層配線より広くした場合に、下層配線の線幅の拡張範囲を、隣り合う近接パッドにおける開口領域９にはみ出さないようにしたことを特徴とする。
【００４５】
（２）  作用効果
本発明は、入出力回路セルや電源セルから外側の千鳥配列パッドに接続される引出配線の下層配線において、その線幅を広くすることで、表層配線４ａと表層配線４ａに隣り合う近接パッド２との距離ｇをできるだけ狭めても、ＥＭによる断線やＩＲdropによるＩＣの誤動作を防止できるだけのトータルの配線幅を確保することができる。そして千鳥配列パッド構造のパッドピッチを狭く、チップサイズをより小さくして、コストの削減をする場合、下層配線の線幅の拡張を隣接する近接パッド上の開口領域にはみ出さない範囲とする。このことにより、トータルの線幅（断面積）を十分大きく確保し、ＥＭによる断線やＩＲdropによるＩＣの誤動作を防止したＩＣの動作を提供することができる。また、近接パッドへのワイヤボンディングの際にかかる圧力によって発生し得る下方向への応力による影響を軽減でき、製造時のトラブルを防ぐことができる。
【００４６】
（実施の形態６）
（１）  構成
図８は、本発明の実施の形態６における引出配線の構造を示す図である。図８において、２は千鳥配列パッドの近接パッドを示し、４は入出力回路セルや電源セルと遠方パッドとを接続する引出配線を示す。引出配線４は、最上層の表層配線４ａと、その下に位置する複数の下層配線４ｂとで構成されている。複数の下層配線４ｂにおいて、（ｎ−１）、ｎ、（ｎ＋１）は、それぞれ最下層から数えて（ｎ−１）、ｎ、（ｎ＋１）番目の配線層を示している。８は保護膜であり、９はワイヤボンディングのために保護膜が配置されない開口領域である。
【００４７】
従来と同様に、各層の引出配線は、すべて本来は各々スルーホールによって全層が結合されているが、ここでは今回の発明を明確にするために記載を省略している。
【００４８】
図８において、入出力回路セルや電源セルと千鳥配列の遠方パッドとを接続する引出配線４のうち、下層配線４ｂにおいて、その線幅を表層配線４ａの線幅から下に位置するにつれて徐々に広くしていく場合に、ｎ番目以上の層の引出配線の線幅を表層配線４ａの線幅より広く広げる場合は、その線幅を表層配線に隣り合う近接パッド上の開口領域にはみ出さない範囲とする。そして、ｎ番目以下の層において引出配線の線幅を広く広げる場合は、その線幅を、平面的に見て表層配線に隣り合う近接パッド上の開口領域９にはみ出すように拡張する。
【００４９】
（２）  作用効果
本実施の形態では、入出力回路セルや電源セルから千鳥配列の遠方パッドに接続される引出配線の表層配線４ａと、表層配線４ａに隣り合う近接パッド２との距離ｇをできるだけ狭めて、下層配線において、平面的に見て保護膜の範囲を越える程度にまで線幅を広くすることで、ＥＭによる断線やＩＲdropによるＩＣの誤動作を防止できるだけのトータルの配線幅を確保することができる。そして、千鳥配列パッド構造のパッドピッチをより狭くし、チップサイズをより小さくしてコストの削減を行なう場合において、（ｎ＋１）番目以上の下層配線の線幅を広くする場合は、表層配線に隣り合う近接パッド上の保護膜の端までとすることで、近接パッドへのワイヤボンディングの際にかかる圧力によって発生し得る下方向への応力による影響を少なくできる。さらに、近接パッドからの応力による影響の少ないｎ番目以下の配線層は、近接パッドの保護膜上の端を超えて広げることで、トータルの配線幅をより多く確保し、ＥＭによる断線やＩＲdropによるＩＣの誤動作を防止したＩＣの動作を提供できる。また、近接パッドへのワイヤボンディングの際にかかる圧力によって発生し得る下方向への応力による影響を軽減でき、製造時のトラブルを防ぐことができる。
【００５０】
次に、上記の実施の形態を含めて、本発明の他の実施の形態を羅列的に紹介する。
【００５１】
上記の下層配線は複数の層から構成され、その下層配線のすべての線幅を、表層配線の線幅より広くすることができる。
【００５２】
この構成により、遠方パッドへの引出配線の断面積合計を大きくして、電気抵抗を小さくでき、したがって引出配線における電圧降下やＥＭを最小限に抑えることができる。
【００５３】
また、上記の下層配線は複数の層から構成され、その下層配線のうち、所定の層以下に位置する下層配線の線幅が、表層配線の線幅よりも広く、上記所定の層より上に位置する下層配線の線幅が表層配線の線幅と同じであるようにできる。
【００５４】
下層配線の線幅を自由に変えられない場合、所定の層より上では表層配線と同じ線幅とし、所定の層以下に位置する下層配線の線幅を表層配線より広くすることにより、上記電圧降下やＥＭを抑制することができる。
【００５５】
上記の下層配線は複数の層から構成され、その下層配線のうち、所定の層以上に位置する下層配線の線幅が、表層配線の線幅よりも広く、所定の層より下に位置する下層配線の線幅が、所定の層以上に位置し、表層配線の線幅より広い線幅を有する下層配線の線幅よりも広いようにできる。
【００５６】
また、下層配線は複数の層から構成され、千鳥配列の内部回路に近い方の近接パッドが２つ隣り合う間隔よりも広い線幅の下層配線を少なくとも１つ含むようにできる。
【００５７】
上記のように、少なくとも１つの下層配線の線幅を近接パッド間隔より広くすることにより、上記電圧降下やＥＭを抑制することができる。
【００５８】
また、上記の下層配線は複数の層から構成され、その下層配線は、下に位置するにしたがい徐々にその線幅が広くなっているようにできる。
【００５９】
上記の態様によっても、遠方パッドへの引出配線の断面積合計を大きくすることができる。
【００６０】
上記のＩＣチップにおいて、千鳥配列のパッドは開口領域が設けられた保護膜で被覆され、下層配線は、平面的に見て、その下層配線が接続する遠方パッドに隣り合う近接パッドにおける開口領域にはみ出さない線幅を有するようにできる。
【００６１】
この構成により、下層配線は平面的に見てとくに保護膜の範囲内に限定される。このため、保護膜を形成後に近接パッド上の保護膜開口領域にワイヤボンディングする際に、その応力の影響を軽減することができる。
【００６２】
上記のＩＣチップにおいて、千鳥配列のパッドは開口領域が設けられた保護膜で被覆され、上記の下層配線は複数の層から構成され、所定の層より下に位置する下層配線は、平面的に見てその下層配線が接続する遠方パッドに隣り合う近接パッドにおける開口領域にはみ出す線幅を有するようにできる。
【００６３】
この構成により、ワイヤボンディングの応力の影響が及ばない下の領域の下層配線の線幅を非常に広くでき、より確実にＥＭによる断線やＩＲdropを防止することが可能になる。
【００６４】
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【産業上の利用可能性】
【００６５】
本発明は、ＩＯ数（パッド数）によってチップサイズが決められてしまうような超多ピンのＩＣチップにおいて、千鳥配列の遠方パッドへの引出配線を多層にして、表層配線の線幅を狭く、下層配線の線幅をそれより広くすることにより、ＥＭやＩＲdropの問題を解決しながら、千鳥配列パッドのパッドピッチをさらに狭くし、チップサイズをより小さくすることができる。今後ますます半導体装置の微細化の傾向が強まるので、上記本発明のＩＣチップは、すべてのエレクトロニクス分野に広範に利用されることが期待される。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施の形態１におけるＩＣチップを含む半導体装置の概要を示す図である。
【図２】図１のＩＣチップにおける千鳥配列のパッドを示す図である。
【図３】図２におけるＩＩＩ−ＩＩＩ線に沿う断面図である。
【図４】本発明の実施の形態２におけるＩＣチップの遠方パッドへの引出配線を示す断面図である。
【図５】本発明の実施の形態３におけるＩＣチップの遠方パッドへの引出配線を示す断面図である。
【図６】本発明の実施の形態４におけるＩＣチップの遠方パッドへの引出配線を示す断面図である。
【図７】本発明の実施の形態５におけるＩＣチップの遠方パッドへの引出配線を示す断面図である。
【図８】本発明の実施の形態６におけるＩＣチップの遠方パッドへの引出配線を示す断面図である。
【符号の説明】
【００６７】
１  入出力回路セル、２  近接パッド、３  遠方パッド、４  遠方パッドへの引出配線、４ａ  表層配線、４ｂ  下層配線、７  層間絶縁膜、８  保護膜、９  保護膜の開口領域、１０  半導体チップの内部回路、１１  金線、１２  外部リード、１５  ＩＣチップ、２０  半導体装置、ｇ  表層配線のエッジと隣の近接パッドのエッジとの距離、ｄn  隣の近接パッドと線幅が重複する下層配線との最小距離、Ｓn+1，Ｓn+2  隣の内側エッジと、その近接パッドの線幅が重複しない下層配線のエッジとの距離、Ｆ  ワイヤボンディングの影響が及ぶ範囲、Ｌ  隣り合う２つの近接パッド２の間の隙間。
【図１】
2005235809.tif 000003
【図２】
2005235809.tif 000004
【図３】
2005235809.tif 000005
【図４】
2005235809.tif 000006
【図５】
2005235809.tif 000007
【図６】
2005235809.tif 000008
【図７】
2005235809.tif 000009
【図８】
2005235809.tif 000010