(57)【要約】【課題】端子電極下に配置された素子にかかる衝撃を低減する。【解決手段】層間絶縁層１１上に形成される配線層の一部を用いて、電極パッド１４下に配置された応力緩衝層１２を層間絶縁層１１上に形成し、層間絶縁層１３上には、ゲート電極３上に配置された電極パッド１４を形成する。【選択図】      図１
2005050963.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された能動素子と、
前記能動素子上に配置された電極パッドと、
前記能動素子と前記電極パッドとの間に形成された配線層と、
前記配線層と同一層に形成され、前記電極パッド下に配置された応力緩和層とを備えることを特徴とする半導体装置。
【請求項２】
半導体基板上に形成された能動素子と、
前記能動素子上に配置された電極パッドと、
前記能動素子と前記電極パッドとの間に形成された配線層と、
前記電極パッド下に配置され、前記配線層に接続された金属プラグと、
前記配線層と同一層に形成され、前記電極パッド下に配置された応力分散層とを備えることを特徴とする半導体装置。
【請求項３】
半導体基板上に形成された能動素子と、
前記能動素子上に配置された電極パッドと、
前記能動素子と前記電極パッドとの間に形成された配線層と、
前記電極パッド下に配置され、前記電極パッドと前記配線層とを接続する第１金属プラグと、
前記第１金属プラグと重ならない位置に配置され、前記配線層と前記能動素子とを接続する第２金属プラグとを備えることを特徴とする半導体装置。
【請求項４】
半導体基板上に形成された能動素子と、
前記能動素子上に配置された電極パッドと、
前記能動素子と前記電極パッドとの間に形成された配線層と、
前記電極パッドの接合面下を避けるようにして配置され、前記電極パッドと前記配線層とを接続する金属プラグとを備えることを特徴とする半導体装置。
【請求項５】
半導体基板上に形成された能動素子と、
前記能動素子上に配置された電極パッドと、
前記電極パッド上に形成された保護膜と、
前記保護膜上に形成された樹脂層と、
前記保護膜に形成され、前記電極パッドの表面を露出させる第１開口部と、
前記樹脂層に形成され、前記第１開口部を介して前記電極パッドの表面を露出させる第２開口部とを備えることを特徴とする半導体装置。
【請求項６】
基板上に形成された電子素子と、
前記電子素子上に配置された端子電極と、
前記電子素子と前記端子電極との間に形成された配線層と、
前記配線層と同一層に形成され、前記端子電極下に配置された応力緩和層とを備えることを特徴とする電子デバイス。
【請求項７】
半導体基板上に形成された能動素子と、
前記能動素子上に配置された電極パッドと、
前記能動素子と前記電極パッドとの間に形成された配線層と、
前記配線層と同一層に形成され、前記電極パッド下に配置された応力緩和層と、
前記電極パッド上に形成された突出電極と、
前記突出電極が接合された配線基板と、
前記配線基板を介して前記能動素子に接続された電子部品とを備えることを特徴とする電子機器。
【請求項８】
半導体基板上に能動素子を形成する工程と、
前記能動素子が形成された半導体基板上に第１層間絶縁層を形成する工程と、
前記能動素子に接続された第１タングステンプラグを前記第１層間絶縁層に埋め込む工程と、
前記第１タングステンプラグが埋め込まれた第１層間絶縁層上に第１導電膜を成膜する工程と、
前記第１導電膜をパターニングすることにより、前記第１タングステンプラグに接続された第１配線層を形成する工程と、
前記第１配線層が形成された第１層間絶縁層上に第２層間絶縁層を形成する工程と、
前記第２層間絶縁層上に第２導電膜を成膜する工程と、
前記第２導電膜をパターニングすることにより、第２配線層を形成するとともに、前記能動素子上に配置された応力緩衝層を形成する工程と、
前記第２配線層および応力緩衝層が形成された第２層間絶縁層上に第３層間絶縁層を形成する工程と、
前記第３層間絶縁層上に第３導電膜を成膜する工程と、
前記第３導電膜をパターニングすることにより、前記能動素子上に配置された電極パッドを形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項９】
半導体基板上に能動素子を形成する工程と、
前記能動素子が形成された半導体基板上に第１層間絶縁層を形成する工程と、
前記能動素子に接続された第１タングステンプラグを前記第１層間絶縁層に埋め込む工程と、
前記第１タングステンプラグが埋め込まれた第１層間絶縁層上に第１導電膜を成膜する工程と、
前記第１導電膜をパターニングすることにより、前記第１タングステンプラグに接続された第１配線層を形成する工程と、
前記第１配線層が形成された第１層間絶縁層上に第２層間絶縁層を形成する工程と、
前記第１配線層に接続された第２タングステンプラグを前記第２層間絶縁層に埋め込む工程と、
前記第２層間絶縁層上に第２導電膜を成膜する工程と、
前記第２導電膜をパターニングすることにより、前記第２タングステンプラグに接続された第２配線層を形成するとともに、前記能動素子上に配置された応力分散層を形成する工程と、
前記第２配線層および応力分散層が形成された第２層間絶縁層上に第３層間絶縁層を形成する工程と、
前記第２配線層に接続された第３タングステンプラグを前記第３層間絶縁層に埋め込む工程と、
前記第３層間絶縁層上に第３導電膜を成膜する工程と、
前記第３導電膜をパターニングすることにより、前記能動素子上に配置され、前記第３タングステンプラグに接続された電極パッドを形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１０】
半導体基板上に能動素子を形成する工程と、
前記能動素子が形成された半導体基板上に第１層間絶縁層を形成する工程と、
前記能動素子に接続された第１タングステンプラグを前記第１層間絶縁層に埋め込む工程と、
前記第１タングステンプラグが埋め込まれた第１層間絶縁層上に第１導電膜を成膜する工程と、
前記第１導電膜をパターニングすることにより、前記第１タングステンプラグに接続された第１配線層を形成する工程と、
前記第１配線層が形成された第１層間絶縁層上に第２層間絶縁層を形成する工程と、
前記第１配線層に接続され、前記第１タングステンプラグと重ならないように配置された第２タングステンプラグを前記第２層間絶縁層に埋め込む工程と、
前記第２層間絶縁層上に第２導電膜を成膜する工程と、
前記第２導電膜をパターニングすることにより、前記第２タングステンプラグに接続された第２配線層を形成する工程と、
前記第２配線層が形成された第２層間絶縁層上に第３層間絶縁層を形成する工程と、
前記第２配線層に接続され、前記第２タングステンプラグと重ならないように配置された第３タングステンプラグを前記第３層間絶縁層に埋め込む工程と、
前記第３層間絶縁層上に第３導電膜を成膜する工程と、
前記第３導電膜をパターニングすることにより、前記能動素子上に配置され、前記第３タングステンプラグに接続された電極パッドを形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１１】
半導体基板上に能動素子を形成する工程と、
前記能動素子が形成された半導体基板上に第１層間絶縁層を形成する工程と、
前記能動素子に接続された第１タングステンプラグを前記第１層間絶縁層に埋め込む工程と、
前記第１タングステンプラグが埋め込まれた第１層間絶縁層上に第１導電膜を成膜する工程と、
前記第１導電膜をパターニングすることにより、前記第１タングステンプラグに接続された第１配線層を形成する工程と、
前記第１配線層が形成された第１層間絶縁層上に第２層間絶縁層を形成する工程と、
前記第１配線層に接続された第２タングステンプラグを前記第２層間絶縁層に埋め込む工程と、
前記第２層間絶縁層上に第２導電膜を成膜する工程と、
前記第２導電膜をパターニングすることにより、前記第２タングステンプラグに接続された第２配線層を形成する工程と、
前記第２配線層が形成された第２層間絶縁層上に第３層間絶縁層を形成する工程と、
前記第２配線層に接続された第３タングステンプラグを前記第３層間絶縁層に埋め込む工程と、
前記第３層間絶縁層上に第３導電膜を成膜する工程と、
前記第３導電膜をパターニングすることにより、前記能動素子上に配置され、前記第３タングステンプラグが外周部に接続された電極パッドを形成する工程と、
前記電極パッドが形成された前記第３層間絶縁層上に保護膜を形成する工程と、
前記電極パッドの外周部にかかるようにして前記電極パッドの表面を露出させる開口部を前記保護膜に形成する工程とを備えることを特徴とする半導体装置の製造方法。
【請求項１２】
半導体基板上に能動素子を形成する工程と、
前記能動素子が形成された半導体基板上に第１層間絶縁層を形成する工程と、
前記能動素子に接続された第１タングステンプラグを前記第１層間絶縁層に埋め込む工程と、
前記第１タングステンプラグが埋め込まれた第１層間絶縁層上に第１導電膜を成膜する工程と、
前記第１導電膜をパターニングすることにより、前記第１タングステンプラグに接続された第１配線層を形成する工程と、
前記第１配線層が形成された第１層間絶縁層上に第２層間絶縁層を形成する工程と、
前記第２層間絶縁層上に第２導電膜を成膜する工程と、
前記第２導電膜をパターニングすることにより、前記能動素子上に配置された電極パッドを形成する工程と、
前記電極パッドが形成された前記第２層間絶縁層上に保護膜を形成する工程と、
前記電極パッドの表面を露出させる第１開口部を前記保護膜に形成する工程と、
前記第１開口部が形成された保護膜上に樹脂層を形成する工程と、
前記電極パッドの表面を露出させる第２開口部を前記樹脂層に形成する工程とを備えることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置、電子デバイス、電子機器および半導体装置の製造方法に関し、特に、能動素子上に電極パッドが配置された半導体装置に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、例えば、特許文献１に開示されているように、端子電極と素子との間の絶縁層の平坦度を０．５μｍ以下に制御することにより、ボンディング衝撃による応力集中を防止して、素子や配線を破壊することなく実装できるようにしたものがある。
【０００３】
【特許文献１】
特開平１１−３４５４５２６号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、端子電極と素子との間の絶縁層の平坦度を制御するだけでは、端子電極にかかる衝撃が端子電極下に配置された素子にストレートに加わり、端子電極下に配置された素子に及ぶダメージが大きいという問題があった。
そこで、本発明の目的は、端子電極下に配置された素子にかかる衝撃を低減することが可能な半導体装置、電子デバイス、電子機器および半導体装置の製造方法を提供することである。
【０００５】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、半導体基板上に形成された能動素子と、前記能動素子上に配置された電極パッドと、前記能動素子と前記電極パッドとの間に形成された配線層と、前記配線層と同一層に形成され、前記電極パッド下に配置された応力緩和層とを備えることを特徴とする。
【０００６】
これにより、電極パッドの接合時に電極パッドに加わる衝撃を応力緩和層に吸収させることが可能となる。このため、電極パッド下に能動素子を配置した場合においても、電極パッドにかかる衝撃が能動素子にストレートに加わることを防止することができ、能動素子にかかる衝撃を緩和することが可能となる。この結果、能動素子に及ぶダメージを抑制することを可能としつつ、電極パッド下に能動素子を配置することが可能となり、半導体チップの面積を削減することが可能となる。
【０００７】
また、本発明の一態様に係る半導体装置によれば、半導体基板上に形成された能動素子と、前記能動素子上に配置された電極パッドと、前記能動素子と前記電極パッドとの間に形成された配線層と、前記電極パッド下に配置され、前記配線層に接続された金属プラグと、前記配線層と同一層に形成され、前記電極パッド下に配置された応力分散層とを備えることを特徴とする。
【０００８】
これにより、電極パッドが金属プラグを介して配線層に接続されている場合においても、電極パッドの接合時に電極パッドに加わる衝撃を応力分散層に吸収させることが可能となる。このため、電極パッド下に伝わる衝撃を均一化することが可能となり、電極パッド下に能動素子を配置した場合においても、電極パッドにかかる衝撃が局所的に集中することを防止することができる。この結果、能動素子に及ぶダメージを抑制することを可能としつつ、電極パッド下に能動素子を配置することが可能となり、半導体チップの面積を削減することが可能となる。
【０００９】
また、本発明の一態様に係る半導体装置によれば、半導体基板上に形成された能動素子と、前記能動素子上に配置された電極パッドと、前記能動素子と前記電極パッドとの間に形成された配線層と、前記電極パッド下に配置され、前記電極パッドと前記配線層とを接続する第１金属プラグと、前記第１金属プラグと重ならない位置に配置され、前記配線層と前記能動素子とを接続する第２金属プラグとを備えることを特徴とする。
【００１０】
これにより、電極パッド下に配置される金属プラグをずらして配置することが可能となり、電極パッドと能動素子とに間に金属プラグの積層構造が配置されないようにすることができる。このため、電極パッド下に能動素子を配置した場合においても、電極パッドの接合時に電極パッドに加わる衝撃が金属プラグを介して能動素子にストレートに伝わることを防止することができ、能動素子に及ぶダメージを抑制することを可能となる。
【００１１】
また、本発明の一態様に係る半導体装置によれば、半導体基板上に形成された能動素子と、前記能動素子上に配置された電極パッドと、前記能動素子と前記電極パッドとの間に形成された配線層と、前記電極パッドの接合面下を避けるようにして配置され、前記電極パッドと前記配線層とを接続する金属プラグとを備えることを特徴とする。
【００１２】
これにより、電極パッドの接合面下を避けるようにして、電極パッドに接続された金属プラグを配置することが可能となり、電極パッドに接続された金属プラグが電極パッドの接合面の直下に配置されないようにすることができる。このため、電極パッド下に能動素子を配置した場合においても、電極パッドの接合時に電極パッドに加わる衝撃が金属プラグを介して能動素子にストレートに加わることを防止することができ、能動素子に及ぶダメージを抑制することが可能となる。
【００１３】
また、本発明の一態様に係る半導体装置によれば、半導体基板上に形成された能動素子と、前記能動素子上に配置された電極パッドと、前記電極パッド上に形成された保護膜と、前記保護膜上に形成された樹脂層と、前記保護膜に形成され、前記電極パッドの表面を露出させる第１開口部と、前記樹脂層に形成され、前記第１開口部を介して前記電極パッドの表面を露出させる第２開口部とを備えることを特徴とする。
【００１４】
これにより、電極パッドの接合時に電極パッドに加わる衝撃を樹脂層に吸収させることが可能となる。このため、電極パッド下に能動素子を配置した場合においても、電極パッドにかかる衝撃が能動素子にストレートに加わることを防止することができ、能動素子にかかる衝撃を緩和することが可能となる。この結果、能動素子に及ぶダメージを抑制することを可能としつつ、電極パッド下に能動素子を配置することが可能となり、半導体チップの面積を削減することが可能となる。
【００１５】
また、本発明の一態様に係る電子デバイスによれば、基板上に形成された電子素子と、前記電子素子上に配置された端子電極と、前記電子素子と前記端子電極との間に形成された配線層と、前記配線層と同一層に形成され、前記端子電極下に配置された応力緩和層とを備えることを特徴とする。
これにより、端子電極の接合時に端子電極に加わる衝撃を応力緩和層に吸収させることが可能となる。このため、端子電極下に電子素子を配置した場合においても、端子電極にかかる衝撃が電子素子にストレートに加わることを防止することができ、電子素子にかかる衝撃を緩和することが可能となる。この結果、電子素子に及ぶダメージを抑制することを可能としつつ、端子電極下に電子素子を配置することが可能となり、チップ面積を削減することが可能となる。
【００１６】
また、本発明の一態様に係る電子機器によれば、半導体基板上に形成された能動素子と、前記能動素子上に配置された電極パッドと、前記能動素子と前記電極パッドとの間に形成された配線層と、前記配線層と同一層に形成され、前記電極パッド下に配置された応力緩和層と、前記電極パッド上に形成された突出電極と、前記突出電極が接合された配線基板と、前記配線基板を介して前記能動素子に接続された電子部品とを備えることを特徴とする。
【００１７】
これにより、能動素子に及ぶダメージを抑制することを可能としつつ、電極パッド下に能動素子を配置することが可能となり、電子機器の信頼性を劣化させることなく、電子機器の小型・軽量化を図ることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に能動素子を形成する工程と、前記能動素子が形成された半導体基板上に第１層間絶縁層を形成する工程と、前記能動素子に接続された第１タングステンプラグを前記第１層間絶縁層に埋め込む工程と、前記第１タングステンプラグが埋め込まれた第１層間絶縁層上に第１導電膜を成膜する工程と、前記第１導電膜をパターニングすることにより、前記第１タングステンプラグに接続された第１配線層を形成する工程と、前記第１配線層が形成された第１層間絶縁層上に第２層間絶縁層を形成する工程と、前記第２層間絶縁層上に第２導電膜を成膜する工程と、前記第２導電膜をパターニングすることにより、第２配線層を形成するとともに、前記能動素子上に配置された応力緩衝層を形成する工程と、前記第２配線層および応力緩衝層が形成された第２層間絶縁層上に第３層間絶縁層を形成する工程と、前記第３層間絶縁層上に第３導電膜を成膜する工程と、前記第３導電膜をパターニングすることにより、前記能動素子上に配置された電極パッドを形成する工程とを備えることを特徴とする。
【００１８】
これにより、配線層を形成する際に、電極パッド下に配置された応力緩衝層を形成することが可能となる。このため、能動素子上に電極パッドを配置した場合においても、工程数を増加させることなく、電極パッドの接合時に能動素子にかかる衝撃を緩和することが可能となり、能動素子に及ぶダメージを抑制することを可能としつつ、半導体チップの面積を削減することが可能となる。
【００１９】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に能動素子を形成する工程と、前記能動素子が形成された半導体基板上に第１層間絶縁層を形成する工程と、前記能動素子に接続された第１タングステンプラグを前記第１層間絶縁層に埋め込む工程と、前記第１タングステンプラグが埋め込まれた第１層間絶縁層上に第１導電膜を成膜する工程と、前記第１導電膜をパターニングすることにより、前記第１タングステンプラグに接続された第１配線層を形成する工程と、前記第１配線層が形成された第１層間絶縁層上に第２層間絶縁層を形成する工程と、前記第１配線層に接続された第２タングステンプラグを前記第２層間絶縁層に埋め込む工程と、前記第２層間絶縁層上に第２導電膜を成膜する工程と、前記第２導電膜をパターニングすることにより、前記第２タングステンプラグに接続された第２配線層を形成するとともに、前記能動素子上に配置された応力分散層を形成する工程と、前記第２配線層および応力分散層が形成された第２層間絶縁層上に第３層間絶縁層を形成する工程と、前記第２配線層に接続された第３タングステンプラグを前記第３層間絶縁層に埋め込む工程と、前記第３層間絶縁層上に第３導電膜を成膜する工程と、前記第３導電膜をパターニングすることにより、前記能動素子上に配置され、前記第３タングステンプラグに接続された電極パッドを形成する工程とを備えることを特徴とする。
【００２０】
これにより、配線層を形成する際に、電極パッド下に配置された応力分散層を形成することが可能となる。このため、タングステンプラグに接続された電極パッドを能動素子上に配置した場合においても、工程数を増加させることなく、電極パッドの接合時に能動素子にかかる衝撃を均一化することが可能となり、能動素子に及ぶダメージを抑制することを可能としつつ、半導体チップの面積を削減することが可能となる。
【００２１】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に能動素子を形成する工程と、前記能動素子が形成された半導体基板上に第１層間絶縁層を形成する工程と、前記能動素子に接続された第１タングステンプラグを前記第１層間絶縁層に埋め込む工程と、前記第１タングステンプラグが埋め込まれた第１層間絶縁層上に第１導電膜を成膜する工程と、前記第１導電膜をパターニングすることにより、前記第１タングステンプラグに接続された第１配線層を形成する工程と、前記第１配線層が形成された第１層間絶縁層上に第２層間絶縁層を形成する工程と、前記第１配線層に接続され、前記第１タングステンプラグと重ならないように配置された第２タングステンプラグを前記第２層間絶縁層に埋め込む工程と、前記第２層間絶縁層上に第２導電膜を成膜する工程と、前記第２導電膜をパターニングすることにより、前記第２タングステンプラグに接続された第２配線層を形成する工程と、前記第２配線層が形成された第２層間絶縁層上に第３層間絶縁層を形成する工程と、前記第２配線層に接続され、前記第２タングステンプラグと重ならないように配置された第３タングステンプラグを前記第３層間絶縁層に埋め込む工程と、前記第３層間絶縁層上に第３導電膜を成膜する工程と、前記第３導電膜をパターニングすることにより、前記能動素子上に配置され、前記第３タングステンプラグに接続された電極パッドを形成する工程とを備えることを特徴とする。
【００２２】
これにより、タングステンプラグの配置位置を調整することで、電極パッドに加わる衝撃がタングステンプラグを介して能動素子にストレートに伝わることを防止することができる。このため、タングステンプラグに接続された電極パッドを能動素子上に配置した場合においても、工程数を増加させることなく、電極パッドの接合時に能動素子にかかる衝撃を緩和することが可能となり、能動素子に及ぶダメージを抑制することを可能としつつ、半導体チップの面積を削減することが可能となる。
【００２３】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に能動素子を形成する工程と、前記能動素子が形成された半導体基板上に第１層間絶縁層を形成する工程と、前記能動素子に接続された第１タングステンプラグを前記第１層間絶縁層に埋め込む工程と、前記第１タングステンプラグが埋め込まれた第１層間絶縁層上に第１導電膜を成膜する工程と、前記第１導電膜をパターニングすることにより、前記第１タングステンプラグに接続された第１配線層を形成する工程と、前記第１配線層が形成された第１層間絶縁層上に第２層間絶縁層を形成する工程と、前記第１配線層に接続された第２タングステンプラグを前記第２層間絶縁層に埋め込む工程と、前記第２層間絶縁層上に第２導電膜を成膜する工程と、前記第２導電膜をパターニングすることにより、前記第２タングステンプラグに接続された第２配線層を形成する工程と、前記第２配線層が形成された第２層間絶縁層上に第３層間絶縁層を形成する工程と、前記第２配線層に接続された第３タングステンプラグを前記第３層間絶縁層に埋め込む工程と、前記第３層間絶縁層上に第３導電膜を成膜する工程と、前記第３導電膜をパターニングすることにより、前記能動素子上に配置され、前記第３タングステンプラグが外周部に接続された電極パッドを形成する工程と、前記電極パッドが形成された前記第３層間絶縁層上に保護膜を形成する工程と、前記電極パッドの外周部にかかるようにして前記電極パッドの表面を露出させる開口部を前記保護膜に形成する工程とを備えることを特徴とする。
【００２４】
これにより、電極パッド下のタングステンプラグの配置位置を調整することで、電極パッドに加わる衝撃がタングステンプラグを介して能動素子に伝わることを防止することができる。このため、タングステンプラグに接続された電極パッドを能動素子上に配置した場合においても、工程数を増加させることなく、電極パッドの接合時に能動素子にかかる衝撃を緩和することが可能となり、能動素子に及ぶダメージを抑制することを可能としつつ、半導体チップの面積を削減することが可能となる。
【００２５】
また、本発明の一態様に係る半導体装置の製造方法によれば、半導体基板上に能動素子を形成する工程と、前記能動素子が形成された半導体基板上に第１層間絶縁層を形成する工程と、前記能動素子に接続された第１タングステンプラグを前記第１層間絶縁層に埋め込む工程と、前記第１タングステンプラグが埋め込まれた第１層間絶縁層上に第１導電膜を成膜する工程と、前記第１導電膜をパターニングすることにより、前記第１タングステンプラグに接続された第１配線層を形成する工程と、前記第１配線層が形成された第１層間絶縁層上に第２層間絶縁層を形成する工程と、前記第２層間絶縁層上に第２導電膜を成膜する工程と、前記第２導電膜をパターニングすることにより、前記能動素子上に配置された電極パッドを形成する工程と、前記電極パッドが形成された前記第２層間絶縁層上に保護膜を形成する工程と、前記電極パッドの表面を露出させる第１開口部を前記保護膜に形成する工程と、前記第１開口部が形成された保護膜上に樹脂層を形成する工程と、前記電極パッドの表面を露出させる第２開口部を前記樹脂層に形成する工程とを備えることを特徴とする。
【００２６】
これにより、電極パッドに加わる衝撃を樹脂層に吸収させることが可能としつつ、電極パッドの接合を行うことが可能となる。このため、能動素子上に電極パッドを配置した場合においても、電極パッドの接合時に能動素子にかかる衝撃を緩和することが可能となり、能動素子に及ぶダメージを抑制することを可能としつつ、半導体チップの面積を削減することが可能となる。
【００２７】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置およびその製造方法について図面を参照しながら説明する。
図１（ａ）は、本発明の第１実施形態に係る半導体装置の概略構成を示す断面図、図１（ｂ）は、応力緩衝１２の形状を示す平面図である。
【００２８】
図１において、半導体基板１上には、ゲート絶縁膜２を介してゲート電極３が形成されている。そして、ゲート電極３の側壁にはサイドウォール４が形成され、ゲート電極３の両側の半導体基板１には不純物導入層５が形成されている。なお、半導体基板１としては、例えば、Ｓｉ基板、ＳｉＧｅ基板、ＧａＡｓ基板などを用いることができ、ゲート絶縁膜２としては、例えば、シリコン酸化膜を用いることができ、ゲート電極３としては、例えば、多結晶シリコンを用いることができる。
【００２９】
そして、ゲート電極３が形成された半導体基板１上には、層間絶縁層６が形成され、層間絶縁層６には、バリアメタル膜を介してタングステンプラグ７、８が埋め込まれている。そして、タングステンプラグ７、８が埋め込まれた層間絶縁層６上には、タングステンプラグ７、８にそれぞれ接続された配線層９、１０が形成され、配線層９、１０が形成された層間絶縁層６上には層間絶縁層１１が積層されている。
【００３０】
そして、層間絶縁層１１上には、配線層が形成されるとともに、電極パッド１４下に配置された応力緩衝層１２が形成され、応力緩衝層１２が形成された層間絶縁層１１上には層間絶縁層１３が積層されている。そして、層間絶縁層１３上には、ゲート電極３上に配置された電極パッド１４が形成され、電極パッド１４上には保護膜１５が形成されている。
【００３１】
なお、応力緩衝層１２は、例えば、図１（ｂ）に示すように、格子状に配置することができる。また、応力緩衝層１２を層間絶縁層１１上に形成する場合、層間絶縁層１１上に形成される配線層の一部を用いて形成することができる。
また、配線層９、１０および応力緩衝層１２として、例えば、ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造の他、ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ａｌ−Ｃｕ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮ構造、Ｔｉ／ＴｉＮ／Ｔｉ／Ａｌ−Ｃｕ／Ｔｉ／ＴｉＮ構造またはＴｉ／ＴｉＮ／Ｔｉ／Ａｌ／Ｔｉ／ＴｉＮ構造などをそれぞれ用いることができる。
【００３２】
また、層間絶縁層６、１１、１３としては、シリコン酸化膜などの無機膜の他、有機ｌｏｗｋ膜を用いるようにしてもよく、例えば、「ＳｉＬＫ（米Ｔｈｅ  Ｄｏｗ  Ｃｈｅｍｉｃａｌ  Ｃｏ．製）」などのＰＡＥ（ｐｏｌｙ  ａｒｙｌｅｎｅｅｔｈｅｒ）系膜の他、ＨＳＱ（ｈｙｄｒｏｇｅｎ  ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系膜、ＭＳＱ（ｍｅｔｈｙｌ  ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）系膜、ＰＣＢ系膜、ＣＦ系膜、「ＣＯＲＡＬ（米Ｎｏｖｅｌｌｕｓ  Ｓｙｓｔｅｍｓ，Ｉｎｃ製）」、「Ｂｌａｃｋ  Ｄｉａｍｏｎｄ（米Ａｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ製）」、「Ａｕｒｏｒａ２．７（日本エー・エス・エム社製」などのＳｉＯＣ系膜、ＳｉＯＦ系膜、或いはこれらのポーラス膜を用いることができる。
【００３３】
また、保護膜１５としては、例えば、シリコン窒化膜またはシリコン窒化膜とシリコン酸化膜との積層構造などを用いることができる。
そして、電極パッド１４上に形成された保護膜１５には、電極パッド１４の表面を露出させる開口部１６が形成され、開口部１６を介して露出された電極パッド１４上にはバンプ電極１７が形成されている。
【００３４】
なお、バンプ電極１７としては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができる。
そして、電極パッド１４上に形成されたバンプ電極１７を配線基板上に接合させることにより、電極パッド１４下にゲート電極３および不純物導入層５が形成された半導体基板１を配線基板上に実装することができる。
【００３５】
ここで、電極パッド１４下に応力緩衝層１２を形成することにより、バンプ電極１７の接合時に電極パッド１４に加わる衝撃を応力緩和層１２に吸収させることが可能となる。
このため、電極パッド１４下にゲート電極３または不純物導入層５を配置した場合においても、電極パッド１４にかかる衝撃がゲート電極３または不純物導入層５にストレートに加わることを防止することができ、ゲート電極３または不純物導入層５にかかる衝撃を緩和することが可能となる。この結果、ゲート電極３または不純物導入層５に及ぶダメージを抑制することを可能としつつ、電極パッド１４下にゲート電極３または不純物導入層５を配置することが可能となり、半導体チップの面積を削減することが可能となる。
【００３６】
図２は、本発明の第２実施形態に係る半導体装置の概略構成を示す断面図である。
図２において、半導体基板２１上には、ゲート絶縁膜２２を介してゲート電極２３が形成されている。そして、ゲート電極２３の側壁にはサイドウォール２４が形成され、ゲート電極２３の両側の半導体基板２１には不純物導入層２５が形成されている。
【００３７】
そして、ゲート電極２３が形成された半導体基板２１上には、層間絶縁層２６が形成され、層間絶縁層２６には、バリアメタル膜を介してタングステンプラグ２７ａが埋め込まれている。そして、タングステンプラグ２７ａが埋め込まれた層間絶縁層２６上には、タングステンプラグ２７ａに接続された配線層２９が形成されるとともに、電極パッド３４下に配置された応力分散層３０ａが形成されている。
【００３８】
なお、応力分散層３０ａを層間絶縁層２６上に形成する場合、層間絶縁層２６上に形成される配線層２９の一部を用いて形成することができる。そして、配線層２９および応力分散層３０ａが形成された層間絶縁層２６上には層間絶縁層３１が積層され、層間絶縁層３１には、バリアメタル膜を介して配線層２９に接続されたタングステンプラグ２７ｂが埋め込まれている。
【００３９】
そして、タングステンプラグ２７ｂが埋め込まれた層間絶縁層３１上には、タングステンプラグ２７ｂに接続された配線層３２が形成されるとともに、電極パッド３４下に配置された応力分散層３０ｂが形成されている。なお、応力分散層３０ｂを層間絶縁層３１上に形成する場合、層間絶縁層３１上に形成される配線層３２の一部を用いて形成することができる。そして、配線層３２および応力分散層３０ｂが形成された層間絶縁層３１上には層間絶縁層３３が積層され、層間絶縁層３３には、バリアメタル膜を介して配線層３２に接続されたタングステンプラグ２７ｃが埋め込まれている。
【００４０】
そして、タングステンプラグ２７ｃが埋め込まれた層間絶縁層３３上には、ゲート電極２３上に配置され、タングステンプラグ２７ｃに接続された電極パッド３４が形成され、電極パッド３４上には保護膜３５が形成されている。なお、保護膜３５としては、例えば、シリコン窒化膜またはシリコン窒化膜とシリコン酸化膜との積層構造などを用いることができる。
【００４１】
そして、電極パッド３４上に形成された保護膜３５には、電極パッド３４の表面を露出させる開口部３６が形成され、開口部３６を介して露出された電極パッド３４上にはバンプ電極３７が形成されている。
そして、電極パッド３４上に形成されたバンプ電極３７を配線基板上に接合させることにより、電極パッド３４下にゲート電極２３および不純物導入層２５が形成された半導体基板２１を配線基板上に実装することができる。
【００４２】
ここで、電極パッド３４下に応力分散層３０ａ、３０ｂを形成することにより、電極パッド３４がタングステンプラグ２７ｃ、２７ｂをそれぞれ介して配線層３２、２９に接続されている場合においても、電極パッド３４の接合時に電極パッド３４に加わる衝撃を応力分散層３０ａ、３０ｂに吸収させることが可能となる。
【００４３】
このため、電極パッド３４下に伝わる衝撃を均一化することが可能となり、電極パッド３４下にゲート電極２３または不純物導入層２５を配置した場合においても、電極パッド３４にかかる衝撃が局所的に集中することを防止することができる。この結果、ゲート電極２３または不純物導入層２５に及ぶダメージを抑制することを可能としつつ、電極パッド３４下にゲート電極２３または不純物導入層２５を配置することが可能となり、半導体チップの面積を削減することが可能となる。
【００４４】
図３は、本発明の第３実施形態に係る半導体装置の概略構成を示す断面図である。
図３において、半導体基板４１上には、ゲート絶縁膜４２を介してゲート電極４３が形成されている。そして、ゲート電極４３の側壁にはサイドウォール４４が形成され、ゲート電極４３の両側の半導体基板４１には不純物導入層４５が形成されている。
【００４５】
そして、ゲート電極４３が形成された半導体基板４１上には、層間絶縁層４６が形成され、層間絶縁層４６には、バリアメタル膜を介してタングステンプラグ４７ａ、４８がそれぞれ埋め込まれている。そして、タングステンプラグ４７ａ、４８が埋め込まれた層間絶縁層４６上には、タングステンプラグ４７ａ、４８にそれぞれ接続された配線層４９、５０が形成されている。そして、配線層４９、５０が形成された層間絶縁層４６上には層間絶縁層５１が積層され、層間絶縁層５１には、バリアメタル膜を介して配線層４９に接続されたタングステンプラグ４７ｂが埋め込まれている。
【００４６】
そして、タングステンプラグ４７ｂが埋め込まれた層間絶縁層５１上には、タングステンプラグ４７ｂに接続された配線層５２が形成され、配線層５２が形成された層間絶縁層５１上には層間絶縁層５３が積層されている。そして、層間絶縁層５３には、タングステンプラグ４７ｂと重ならないようにして、バリアメタル膜を介して配線層５２に接続されたタングステンプラグ４７ｃが埋め込まれている。ここで、タングステンプラグ４７ｂと重ならないようにしてタングステンプラグ４７ｃを配置する場合、少なくともタングステンプラグ４７ｃの径だけタングステンプラグ４７ｂの位置をずらすことができる。
【００４７】
そして、タングステンプラグ４７ｃが埋め込まれた層間絶縁層５３上には、ゲート電極４３上に配置され、タングステンプラグ４７ｃに接続された電極パッド５４が形成され、電極パッド５４上には保護膜５５が形成されている。なお、保護膜５５としては、例えば、シリコン窒化膜またはシリコン窒化膜とシリコン酸化膜との積層構造などを用いることができる。
【００４８】
そして、電極パッド５４上に形成された保護膜５５には、電極パッド５４の表面を露出させる開口部５６が形成され、開口部５６を介して露出された電極パッド５４上にはバンプ電極５７が形成されている。
そして、電極パッド５４上に形成されたバンプ電極５７を配線基板上に接合させることにより、電極パッド５４下にゲート電極４３および不純物導入層４５が形成された半導体基板４１を配線基板上に実装することができる。
【００４９】
ここで、タングステンプラグ４７ｃがタングステンプラグ４７ｂと重ならないように配置することにより、電極パッド５４下に配置されるタングステンプラグ４７ｂ、４７ｃをずらして配置することが可能となり、電極パッド５４とゲート電極４３または不純物導入層４５とに間にタングステンプラグ４７ａ〜４７ｃの積層構造が配置されないようにすることができる。
【００５０】
このため、電極パッド５４下にゲート電極４３または不純物導入層４５を配置した場合においても、バンプ電極５７の接合時に電極パッド５４に加わる衝撃がタングステンプラグ４７ａ〜４７ｃを介してゲート電極４３または不純物導入層４５にストレートに伝わることを防止することができ、ゲート電極４３または不純物導入層４５に及ぶダメージを抑制することを可能となる。
【００５１】
なお、上述した実施形態では、タングステンプラグ４７ｂとタングステンプラグ４７ｃとをずらして配置する方法について説明したが、タングステンプラグ４７ａとタングステンプラグ４７ｃとをずらして配置するようにしてもよく、タングステンプラグ４７ａ〜４７ｃの全てをずらして配置するようにしてもよい。
図４は、本発明の第４実施形態に係る半導体装置の概略構成を示す断面図である。
【００５２】
図４において、半導体基板６１上には、ゲート絶縁膜６２を介してゲート電極６３が形成されている。そして、ゲート電極６３の側壁にはサイドウォール６４が形成され、ゲート電極６３の両側の半導体基板６１には不純物導入層６５が形成されている。
そして、ゲート電極６３が形成された半導体基板６１上には、層間絶縁層６６が形成され、層間絶縁層６６には、バリアメタル膜を介してタングステンプラグ６７、６８ａが埋め込まれている。そして、タングステンプラグ６７、６８ａが埋め込まれた層間絶縁層６６上には、タングステンプラグ６７、６８ａにそれぞれ接続された配線層６９、７０ａが形成されている。そして、配線層６９、７０ａが形成された層間絶縁層６６上には層間絶縁層７１が積層され、層間絶縁層７１には、バリアメタル膜を介して配線層７０ａに接続されたタングステンプラグ６８ｂが埋め込まれている。
【００５３】
そして、タングステンプラグ６８ｂが埋め込まれた層間絶縁層７１上には、タングステンプラグ６８ｂに接続された配線層７０ｂが形成され、配線層７０ｂが形成された層間絶縁層７１上には層間絶縁層７３が積層されている。そして、層間絶縁層７３には、バリアメタル膜を介して配線層７０ｂに接続されたタングステンプラグ６８ｃが埋め込まれている。
【００５４】
そして、タングステンプラグ６８ｃが埋め込まれた層間絶縁層７３上には、ゲート電極６３上に配置され、タングステンプラグ６８ｃが外周部に接続された電極パッド７４が形成され、電極パッド７４上には保護膜７５が形成されている。なお、保護膜７５としては、例えば、シリコン窒化膜またはシリコン窒化膜とシリコン酸化膜との積層構造などを用いることができる。
【００５５】
そして、電極パッド７４上に形成された保護膜７５には、タングステンプラグ６８ｃが接続された電極パッド７４の外周部の表面側を覆うようにして、電極パッド７４の表面を露出させる開口部７６が形成されている。そして、開口部７６を介して露出された電極パッド７４上には、バンプ電極７７が形成されている。
そして、電極パッド７４上に形成されたバンプ電極７７を配線基板上に接合させることにより、電極パッド７４下にゲート電極６３および不純物導入層６５が形成された半導体基板６１を配線基板上に実装することができる。
【００５６】
これにより、バンプ電極７７の直下を避けるようにして、電極パッド７４に接続されたタングステンプラグ６８ｃを配置することが可能となり、電極パッド７４に接続されたタングステンプラグ６８ｃがバンプ電極７７の直下に配置されないようにすることができる。
このため、電極パッド７４下にゲート電極６３または不純物導入層６５を配置した場合においても、バンプ電極７７の接合時に電極パッド７４に加わる衝撃がタングステンプラグ６８ｃを介してゲート電極６３または不純物導入層６５にストレートに加わることを防止することができ、ゲート電極６３または不純物導入層６５に及ぶダメージを抑制することが可能となる。
【００５７】
図５は、本発明の第５実施形態に係る半導体装置の概略構成を示す断面図である。
図５において、半導体基板８１上には、ゲート絶縁膜８２を介してゲート電極８３が形成されている。そして、ゲート電極８３の側壁にはサイドウォール８４が形成され、ゲート電極８３の両側の半導体基板８１には不純物導入層８５が形成されている。
【００５８】
そして、ゲート電極８３が形成された半導体基板８１上には、層間絶縁層８６が形成され、層間絶縁層８６には、バリアメタル膜を介してタングステンプラグ８７、８８が埋め込まれている。そして、タングステンプラグ８７、８８が埋め込まれた層間絶縁層８６上には、タングステンプラグ８７、８８にそれぞれ接続された配線層８９、９０が形成され、配線層８９、９０が形成された層間絶縁層８６上には層間絶縁層９１が積層されている。
【００５９】
そして、層間絶縁層９１上には、配線層９２が形成され、配線層９２が形成された層間絶縁層９１上には層間絶縁層９３が積層されている。そして、層間絶縁層９３上には、ゲート電極８３上に配置された電極パッド９４が形成され、電極パッド９４上には保護膜９５ａが形成されている。なお、保護膜９５ａとしては、例えば、シリコン窒化膜またはシリコン窒化膜とシリコン酸化膜との積層構造などを用いることができる。
【００６０】
そして、電極パッド９４上に形成された保護膜９５ａには、電極パッド９４の表面を露出させる開口部９６ａが形成されている。そして、開口部９６ａが形成された保護膜９５ａ上には、樹脂層９５ｂが形成され、保護膜９５ａ上に形成された樹脂層９５ｂには、保護膜９５ａに形成された開口部９６ａと重なるように配置され、電極パッド９４の表面を露出させる開口部９６ｂが形成されている。
【００６１】
そして、開口部９６ａ、９６ｂを介して露出された電極パッド９４上にはバンプ電極９７が形成されている。なお、樹脂層９５ｂとしては、例えば、ポリイミド樹脂またはエポキシ樹脂などを用いることができる。
そして、電極パッド９４上に形成されたバンプ電極９７を配線基板上に接合させることにより、電極パッド９４下にゲート電極８３および不純物導入層８５が形成された半導体基板８１を配線基板上に実装することができる。
【００６２】
ここで、開口部９６ｂが形成された樹脂層９５ｂを保護膜９５ａ上に設けることにより、電極パッド９４に加わる応力を樹脂層９５ｂを介して横方向に逃すことが可能となり、バンプ電極９７の接合時に電極パッド９４に加わる衝撃を樹脂層９５ｂに吸収させることが可能となる。
このため、電極パッド９４下にゲート電極８３または不純物導入層８５を配置した場合においても、電極パッド９４にかかる衝撃がゲート電極８３または不純物導入層８５にストレートに加わることを防止することができ、ゲート電極８３または不純物導入層８５にかかる衝撃を緩和することが可能となる。この結果、ゲート電極８３または不純物導入層８５に及ぶダメージを抑制することを可能としつつ、電極パッド９４下にゲート電極８３または不純物導入層８５を配置することが可能となり、半導体チップの面積を削減することが可能となる。
【００６３】
なお、上述した実施形態では、電極パッド上にバンプ電極を設ける方法について説明したが、電極パッド上にバンプ電極を必ずしも設ける必要はなく、ワイヤボンドを電極パッド上に行うようにしてもよい。
また、上述した実施形態では、半導体装置を例にとって説明したが、本発明は半導体装置に限定されることなく、例えば、液晶表示装置、有機ＥＬ素子、プラズマディスプレイあるいはビルドアップ多層配線板などに適用するようにしてもよい。また、弾性表面波（ＳＡＷ）素子などのセラミック素子、光変調器や光スイッチなどの光学素子、磁気センサやバイオセンサなどの各種センサ類などに適用するようにしてもよい。
【００６４】
また、上述した半導体装置は、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、ＭＤ（Ｍｉｎｉ  Ｄｉｓｃ）プレーヤなどの電子機器に適用することができ、電子機器の信頼性を劣化させることなく、電子機器の小型・軽量化を図ることが可能となる。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の概略構成を示す断面図。
【図２】第２実施形態に係る半導体装置の概略構成を示す断面図。
【図３】第３実施形態に係る半導体装置の概略構成を示す断面図。
【図４】第４実施形態に係る半導体装置の概略構成を示す断面図。
【図５】第５実施形態に係る半導体装置の概略構成を示す断面図。
【符号の説明】
１、２１、４１、６１、８１  半導体基板、２、２２、４２、６２、８２  ゲート絶縁膜、３、２３、４３、６３、８３  ゲート電極、４、２４、４４、６４、８４  サイドウォール、５、２５、４５、６５、８５  不純物導入層、６、１１、１３、２６、３１、３３、４６、５１、５３、６６、７１、７３  層間絶縁膜、７、８、２７ａ〜２７ｃ、４７ａ〜４７ｃ、４８、６７、６８ａ〜６８ｃ、８７、８８  タングステンプラグ、９、１０、２９、３２、４９、５０、５２、６９、７０ａ、７０ｂ、８２、９０、９２  配線層、１２  応力緩衝層、１４、３４、５４、７４、９４  電極パッド、１５、３５、５５、７５、９５ａ  保護膜、１６、３６、５６、７６、９６ａ、９６ｂ  開口部、１７、３７、５７、７７、９７  バンプ電極、３０ａ、３０ｂ  応力分散層、９５ｂ  樹脂層
【図１】
2005050963.tif 000003
【図２】
2005050963.tif 000004
【図３】
2005050963.tif 000005
【図４】
2005050963.tif 000006
【図５】
2005050963.tif 000007