(57)【要約】【課題】  引き廻し配線の面積を縮小化することにより短辺長の削減を図り、より小型で低コストの表示パネル駆動装置および表示装置を提供する。【解決手段】  ソースドライバ１２において、金属配線パターン１００５を構成する複数の配線のうち、出力端子Ｙ１〜Ｙ３９・Ｙ３４４〜Ｙ３８４に接続された配線を、液晶駆動出力回路１００３との接続点から、液晶駆動出力回路１００３と重なる領域を通り、その領域とその領域外との境界線における基板１００７短辺側の部分を跨いで液晶駆動電圧出力端子１００２まで引き廻す。また、回路セルＹ１〜Ｙ３９・Ｙ３４４〜Ｙ３８４を、配線との接続点の並び順が出力端子Ｙ１〜Ｙ３９・Ｙ３４４〜Ｙ３８４の並び順と逆の順序となるように配置する。【選択図】  図２
2005107239.tif 000002
【特許請求の範囲】
【請求項１】
複数の表示画素と該表示画素を駆動するための複数の駆動用配線とを含む表示パネルに対し、上記表示画素を駆動するための駆動電圧を上記駆動用配線を介して上記表示画素に印加するための表示パネル駆動装置であって、
長方形またはそれに類似の形状を有する基板と、
上記基板の周縁部に配置された、上記駆動電圧を出力するための複数の電極パッドと、
上記基板上における電極パッドよりも内側に配置された、上記駆動電圧を上記表示パネルに出力するための駆動電圧出力回路と、
上記駆動電圧出力回路と上記電極パッドとを接続する複数の配線とを備え、
配線の一部が、駆動電圧出力回路との接続点から、駆動電圧出力回路と重なる領域を通り、その領域とその領域外との境界線における基板短辺側の部分を跨いで電極パッドまで引き廻されていることを特徴とする表示パネル駆動装置。
【請求項２】
上記駆動電圧出力回路は、表示パネルの個々の駆動配線に対応する複数の回路セルが基板の長辺方向に並べられてなり、
上記複数の回路セルは、
回路セルに接続された配線が、回路セルとの接続点から、駆動電圧出力回路と重なる領域を通り、その領域とその領域外との境界線における基板短辺側の部分を跨いで電極パッドまで引き廻されている第１の回路セル群と、
回路セルに接続された配線が、回路セルとの接続点から、駆動電圧出力回路と重なる領域を通ることなく電極パッドまで引き廻されている第２の回路セル群とを含み、
第１の回路セル群は、その回路セルと配線との接続点の並び順が、その回路セルに接続された電極パッドの並び順と逆の順序となるように配置されており、
第２の回路セル群は、その回路セルと配線との接続点の並び順が、その回路セルに接続された電極パッドの並び順と同じ順序となるように配置されていることを特徴とする請求項１記載の表示パネル駆動装置。
【請求項３】
上記各回路セルが、シフトレジスタを備え、
上記複数の回路セルは、第１の回路セル群内におけるシフトレジスタ間のシフト順序が、第２のセル群内におけるシフトレジスタ間のシフト順序と逆の順序となるように配置されていることを特徴とする請求項２記載の表示パネル駆動装置。
【請求項４】
上記駆動電圧出力回路は、表示パネルの個々の駆動配線に対応する複数の回路セルが基板の長辺方向に並べられてなり、
上記複数の回路セルは、
回路セルに接続された配線が、回路セルとの接続点から、駆動電圧出力回路と重なる領域を通り、その領域とその領域外との境界線における基板短辺側の部分を跨いで電極パッドまで引き廻されている第１の回路セル群と、
回路セルに接続された配線が、回路セルとの接続点から、駆動電圧出力回路と重なる領域を通ることなく電極パッドまで引き廻されている第２の回路セル群とを含み、
上記各回路セルが、シフトレジスタを備え、
上記複数の回路セルは、第１の回路セル群内におけるシフトレジスタ間のシフト順序が、第２のセル群内におけるシフトレジスタ間のシフト順序と逆の順序となるように配置されていることを特徴とする請求項１記載の表示パネル駆動装置。
【請求項５】
駆動電圧出力回路と重なる領域を通る配線が、２層以上の配線パターンで形成されていることを特徴とする請求項１記載の表示パネル駆動装置。
【請求項６】
上記液晶駆動出力回路が、複数のブロックに分割され、
上記配線の一部が、駆動電圧出力回路との接続点から、ブロック間のスペースを通して上記電極パッドまで引き廻されていることを特徴とする請求項１記載の表示パネル駆動装置。
【請求項７】
第２の回路セル群に属する回路セルと電極パッドとを接続する配線が、２層以上の配線パターンで形成されており、
第１の回路セル群に属する回路セルと電極パッドとを接続する配線が、３層以上の配線パターンで形成されていることを特徴とする請求項２記載の表示パネル駆動装置。
【請求項８】
複数の表示画素と該表示画素を駆動するための複数の駆動用配線とを含む表示パネルに対し、上記表示画素を駆動するための駆動電圧を上記駆動用配線を介して上記表示画素に印加するための表示パネル駆動装置であって、
基板と、
上記基板の周縁部に配置された、上記駆動電圧を出力するための複数の電極パッドと、
上記基板上における電極パッドよりも内側に配置された、上記駆動電圧を上記表示パネルに出力するための駆動電圧出力回路と、
上記駆動電圧出力回路と上記電極パッドとを接続する複数の配線とを備え、
上記液晶駆動出力回路が、複数のブロックに分割され、
上記配線の一部が、駆動電圧出力回路との接続点から、ブロック間のスペースを通して上記電極パッドまで引き廻されていることを特徴とする表示パネル駆動装置。
【請求項９】
上記各回路セルは、
パルス信号を順次シフトするためのシフトレジスタ回路と、
シフトレジスタ回路から出力されたパルス信号に同期して、表示データ信号を時分割で記憶するためのサンプリングメモリ回路と、
シフトレジスタ回路から出力された表示データ信号を所定の期間保持した後、出力するためのホールドメモリ回路と、
ホールドメモリ回路から出力された表示データ信号のレベルを変換するためのレベルシフタ回路と、
複数種類のアナログ電圧から、レベルシフタ回路でレベル変換された表示データ信号に応じたアナログ電圧を選択して出力するためのＤＡ変換回路と、
ＤＡ変換回路から出力されたアナログ電圧を表示パネルへ出力するための出力回路とを備えることを特徴とする請求項１または８に記載の表示パネル駆動装置。
【請求項１０】
上記表示パネルが、上記表示画素として液晶を含む液晶表示パネルであることを特徴とする請求項１または８に記載の表示パネル駆動装置。
【請求項１１】
複数の表示画素と該表示画素を駆動するための複数の駆動配線とを含む表示パネル、および、請求項１または８に記載の表示パネル駆動装置を備える表示装置。
【請求項１２】
上記表示パネルが、上記表示画素として液晶を含む液晶表示パネルであることを特徴とする請求項１１記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示パネル等の表示パネルを駆動すべく表示パネルの外縁に配される、一般に長方形をなす表示パネル駆動装置、およびそれを用いた液晶表示装置等の表示装置に関するものである。
【背景技術】
【０００２】
図９は、従来のアクティブマトリクス方式の代表例であるＴＦＴ（薄膜トランジスタ）方式の液晶表示装置のブロック構成を示している。
【０００３】
この液晶表示装置は、液晶表示部とそれを駆動する液晶駆動装置９００とで構成されている。上記液晶表示部は、ＴＦＴ方式の液晶パネル（表示パネル）９０１を含んでいる。この液晶パネル９０１内には、図示しない液晶表示素子と、後述の対向電極（共通電極）９０６とが設けられている。
【０００４】
一方、上記液晶駆動装置９００は、それぞれＩＣ(Integrated Circuit)チップからなるソースドライバ９０２およびゲートドライバ９０３と、コントローラ９０４と、液晶駆動電源９０５とを含んでいる。
【０００５】
ソースドライバ９０２やゲートドライバ９０３は、一般的には、配線のあるフィルム上に前記ＩＣチップを搭載したもの、例えばＴＣＰ（Tape Carrier Package）を、液晶パネル９０１のＩＴＯ（Indium Tin Oxide；インジウムすず酸化膜）端子等の端子上に実装し、接続する方法や、前記ＩＣチップをＡＣＦ（Anisotropic Conductive Film；異方性導電膜）を介して直接、液晶パネル９０１のＩＴＯ端子等の端子に熱圧着して実装し、接続する方法で、液晶パネル９０１に接続されている。
【０００６】
また、液晶表示装置の小型化に対応するため、前述したコントローラ９０４、液晶駆動電源９０５、ソースドライバ９０２、およびゲートドライバ９０３が、１チップで構成されたり、２ないし３チップで構成されたりすることもある。図９では、これらの構成を機能別に分離した形で示している。
【０００７】
コントローラ９０４は、デジタル化された表示データ（例えば、赤、緑、青に対応するＲＧＢの各信号）および各種制御信号をゲートドライバ９０３に出力している。
【０００８】
ソースドライバ９０２への主な制御信号は、水平同期信号、スタートパルス信号及びソースドライバ用クロック信号等があり、図中ではＳ１１で示されている。一方、ゲートドライバ９０３への主な制御信号は、垂直同期信号やゲートドライバ用クロック信号等があり、図中ではＳ１２で示されている。なお、図中、各ＩＣ（ソースドライバ９０２およびゲートドライバ９０３）を駆動するための電源は省略している。
【０００９】
液晶駆動電源９０５は、ソースドライバ９０２およびゲートドライバ９０３へ液晶パネル表示用電圧（階調表示用電圧を発生させるための参照電圧）を供給するものである。
【００１０】
外部から入力された表示データは、コントローラ９０４を通してデジタル信号でソースドライバ９０２へ上記表示データＤとして入力される。
【００１１】
ソースドライバ９０２は、入力された表示データＤを時分割で内部にラッチし、その後、コントローラ９０４から入力される上記水平同期信号（ラッチ信号Ｌｓとも言う）に同期してＤＡ（デジタル−アナログ）変換を行なう。そして、ソースドライバ９０２は、ＤＡ変換によって得られた、階調表示用のアナログ電圧を、液晶駆動電圧出力端子（後述する液晶駆動電圧出力端子１３０８）から、後述のソース信号ライン１０４を介して、その液晶駆動電圧出力端子に対応した、液晶パネル９０１内の液晶表示素子（図示せず）へそれぞれ出力する。
【００１２】
図１０に基づいて、上記液晶パネル９０１について説明する。図１０は、上記液晶パネル９０１の構成を示している。液晶パネル９０１には、画素電極１０１、液晶からなる画素容量１０２、画素容量１０２への電圧印加をオン／オフするスイッチング素子としてのＴＦＴ１０３、ソース信号ライン１０４、ゲート信号ライン１０５、液晶パネルの対向電極１０６が設けられている。図中、Ａで示す領域が、１画素分の液晶表示素子であり、１つの画素電極１０１、１つの画素電極１０１と重なる部分の液晶で構成される画素容量１０２、および１つのＴＦＴ１０３で構成されている。
【００１３】
ソース信号ライン１０４には、ソースドライバ９０２から、表示対象の画素の明るさに応じた階調表示電圧が与えられる。ゲート信号ライン１０５には、ゲートドライバ９０３から、縦方向に並んだＴＦＴ１０３が順次オンするように走査信号が与えられる。オン状態のＴＦＴ１０３を通して、該ＴＦＴ１０３のドレインに接続された画素電極１０１にソース信号ライン１０４の電圧が印加され、対向電極１０６との間の画素容量１０２に蓄積される。これにより、液晶において光透過率が変化し、表示が行われる。
【００１４】
図１１および図１２は、液晶駆動波形の一例を示している。これらの図中、駆動波形１１０１，１２０１は、ソースドライバ９０２からの出力信号の駆動波形、駆動波形１１０２，１２０２はゲートドライバ９０３からの出力信号の駆動波形である。電位１１０３，１２０３は対向電極の電位であり、電圧波形１１０４，１２０４は画素電極の電圧波形である。液晶に印加される電圧は、画素電極１０１と対向電極１０６との電位差であり、図中には斜線で示されている。
【００１５】
例えば、図１１では、駆動波形１１０２で示すゲートドライバ９０３からの出力信号がＨｉｇｈレベルのときＴＦＴ１０３がオンし、駆動波形１１０１で示すソースドライバ９０２からの出力信号と対向電極１０６の電位１１０３との差が画素電極１０１に印加される。このあと、駆動波形１１０２で示されるように、ゲートドライバ９０３からの出力信号はＬｏｗレベルとなり、ＴＦＴ１０３はオフ状態となる。このとき、画素では、画素容量１０２があるため、上述の電圧が維持される。図１２の場合も同様である。
【００１６】
図１１と図１２とは、液晶に印加される電圧が異なる場合を示しており、図１２の場合は、図１１の場合と比べて印加電圧が低い。このように、液晶に印加される電圧をアナログ電圧として変化させることで、液晶の光透過率をアナログ的に変え、多階調表示を実現している。表示可能な階調数は、液晶に印加されるアナログ電圧の選択肢の数により決定される。
【００１７】
図１３は、上記ソースドライバ９０２のブロック図の構成を示している。以下、基本的な部分のみ説明する。コントローラ９０４から転送されてきた各表示データＤＲ・ＤＧ・ＤＢ（例えば各６ビット）は、一旦、入力ラッチ回路１３０１でラッチされる。なお、各表示データＤＲ・ＤＧ・ＤＢは、それぞれ赤、緑、青に対応している。
【００１８】
一方、スタートパルス信号ＳＳＰＩは、クロック信号ＳＣＫに同期を取り、シフトレジスタ回路１３０２内を転送され、シフトレジスタ回路１３０２の最終段から次段のソースドライバにスタートパルス信号ＳＳＰＯ（カスケード信号）として出力される。
【００１９】
このシフトレジスタ回路１３０２の各段からの出力信号に同期して、先の入力ラッチ回路１３０１にてラッチされた表示データＤＲ・ＤＧ・ＤＢは、時分割でサンプリングメモリ回路１３０３内に一旦記憶されると共に、次のホールドメモリ回路１３０４に出力される。
【００２０】
１水平同期期間の表示データがサンプリングメモリ回路１３０３に記憶されると、ホールドメモリ回路１３０４は、水平同期信号（ラッチ信号Ｌｓ）に基づいてサンプリングメモリ回路１３０３からの出力信号を取り込み、次の水平同期信号が入力されるまでその表示データを維持する。
【００２１】
レベルシフタ回路１３０５は、液晶パネル９０１へ印加されるアナログ電圧に係る処理を行う次段のＤＡ変換回路１３０６に表示データの信号レベルを適合させるために、信号レベル昇圧等により表示データの信号レベルを変換する回路である。基準電圧発生回路１３０９は、先述の液晶駆動電源９０５からの参照電圧ＶＲに基づき、階調表示用の各種アナログ電圧を発生させ、ＤＡ変換回路１３０６に出力する。
【００２２】
ＤＡ変換回路１３０６は、基準電圧発生回路１３０９から供給される各種アナログ電圧から、レベルシフタ回路１３０５にてレベル変換された表示データに応じてアナログ電圧を選択する。この階調表示を表すアナログ電圧は、出力回路１３０７を介して、各液晶駆動電圧出力端子１３０８から液晶パネル９０１の各ソース信号ラインへ出力される。出力回路１３０７は、基本的にはバッファ回路であり、例えば差動増幅回路を用いたボルテージフォロワ回路で構成されるものである。
【００２３】
次に、上記ソースドライバ９０２中における電極パッドと液晶駆動出力回路との接続構成例を図１４に示す。図１４には図示していないが、液晶駆動出力回路２００３は、図１３のソースドライバ９０２と同様に、シフトレジスタ回路１３０２、サンプリングメモリ回路１３０３、ホールドメモリ回路１３０４、レベルシフタ回路１３０４、ＤＡ変換回路１３０６、出力回路１３０７とを備えている。
【００２４】
ソースドライバ９０２には、電極パッドとして、電源端子２０００、入力端子２００１、および液晶駆動電圧出力端子２００２（Ｙ１〜Ｙ３８４）が配置されている。ソースドライバ９０２は、一般に長方形の平面形状を有している。メタル配線パターン２００５と液晶駆動出力回路２００３との電気接続のための電極パッド（液晶駆動電圧出力端子）２００２（Ｙ１〜Ｙ３８４）が、ソースドライバ９０２の周囲に沿って所定の配列ピッチで複数配列されている。前記液晶駆動電圧出力端子２００２は、３８４個の出力端子Ｙ１〜Ｙ３８４により構成されており、ソースドライバチップの３辺または４辺（同図においては４辺）に並行に配置され、長辺の１辺側に画像信号入力用の入力端子２００１・・・及び電源端子２０００・・・等の電極パッドが配置されている。液晶駆動電圧出力端子２００２の内側に、複数配列された液晶駆動出力回路２００３が構成され、該液晶駆動出力回路２００３による各セルの並びは、出力回路セルの配置順及びシフトレジスタのシフト順序が規則正しく同じ順序（液晶駆動電圧出力端子２００２の並び順と同じ順序）に配置されている。
【００２５】
特許文献１には、テープキャリアパッケージ基材の左端および右端に設けられた入出力信号用の外部接続端子に接続された一対の接続パッドと、該一対の接続パッド間を電気的に接続する内部配線とを有する液晶ドライバＩＣが開示されている。
【特許文献１】特開平６−３６８４号広報（平成６年（１９９４）１月１４日公開；特許第２８３７０２７号に対応；図１・２参照）
【発明の開示】
【発明が解決しようとする課題】
【００２６】
近年、深刻なデフレーションによる液晶パネル製品への価格破壊は、セットメーカーのみならず部品メーカーにとっても年々厳しさを増しており、ソースドライバ、ゲートドライバ並びにコントローラ等々においても、より一層のコストダウンが強く求められているのが現状である。本願発明は、そのなかでも特にソースドライバチップでのコストダウンを図るものである。以下、従来技術の課題について説明を行うものとする。
【００２７】
上記図１４に示す従来のソースドライバチップは、一般に図１４に示すように長方形の平面形状を有しており、その周囲に沿って配線パターンと液晶駆動出力回路との電気接続用のパッド、即ち液晶駆動電圧出力端子（Ｙ１〜Ｙ３８４）が所定の配列ピッチで４辺に並行に配置されている。ここでは、液晶駆動出力回路の各セルの並びは、出力回路セルの配置順及びシフトレジスタのシフト順序が規則正しく同じ順序（液晶駆動電圧出力端子２００２の並び順と同じ順序）に配置されている。
【００２８】
しかしながら、昇順された液晶駆動出力回路のセルから長辺側に設けられた液晶駆動電圧出力端子（Ｙ１〜Ｙ３８４）に配線パターンを引き廻す場合、配線間での制約等を受けて配線による積み重なりが集中するため、配線効率が悪くなるという問題点を有している。そのため、引き廻し配線のパターン面積は大きくなり、その結果、ソースドライバチップの外形寸法は大きくなり、製造コスト等がアップするという問題がある。
【００２９】
本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、引き廻し配線の面積を縮小化することにより短辺長の削減を図り、より小型で低コストの表示パネル駆動装置および表示装置を提供することにある。
【課題を解決するための手段】
【００３０】
本発明の表示パネル駆動装置は、上記の課題を解決するために、複数の表示画素と該表示画素を駆動するための複数の駆動用配線とを含む表示パネルに対し、上記表示画素を駆動するための駆動電圧を上記駆動用配線を介して上記表示画素に印加するための表示パネル駆動装置であって、長方形またはそれに類似の形状を有する基板と、上記基板の周縁部に配置された、上記駆動電圧を出力するための複数の電極パッドと、上記基板上における電極パッドよりも内側に配置された、上記駆動電圧を上記表示パネルに出力するための駆動電圧出力回路と、上記駆動電圧出力回路と上記電極パッドとを接続する複数の配線とを備え、配線の一部が、駆動電圧出力回路との接続点から、駆動電圧出力回路と重なる領域を通り、その領域とその領域外との境界線における基板短辺側の部分を跨いで電極パッドまで引き廻されていることを特徴としている。
【００３１】
なお、本願明細書において、「長方形またはそれに類似の形状」とは、長方形以外に、短辺側と長辺側とが識別できる程度に長方形を変形させた形状を含むものとする。
【００３２】
本発明の表示パネル駆動装置は、上記の課題を解決するために、複数の表示画素と該表示画素を駆動するための複数の駆動用配線とを含む表示パネルに対し、上記表示画素を駆動するための駆動電圧を上記駆動用配線を介して上記表示画素に印加するための表示パネル駆動装置であって、基板と、上記基板の周縁部に配置された、上記駆動電圧を出力するための複数の電極パッドと、上記基板上における電極パッドよりも内側に配置された、上記駆動電圧を上記表示パネルに出力するための駆動電圧出力回路と、上記駆動電圧出力回路と上記電極パッドとを接続する複数の配線とを備え、上記液晶駆動出力回路が、複数のブロックに分割され、上記配線の一部が、駆動電圧出力回路との接続点から、ブロック間のスペースを通して上記電極パッドまで引き廻されていることを特徴としている。
【００３３】
上記各回路セルは、典型的には、パルス信号を順次シフトするためのシフトレジスタ回路と、シフトレジスタ回路から出力されたパルス信号に同期して、表示データ信号を時分割で記憶するためのサンプリングメモリ回路と、シフトレジスタ回路から出力された表示データ信号を所定の期間保持した後、出力するためのホールドメモリ回路と、ホールドメモリ回路から出力された表示データ信号のレベルを変換するためのレベルシフタ回路と、複数種類のアナログ電圧から、レベルシフタ回路でレベル変換された表示データ信号に応じたアナログ電圧を選択して出力するためのＤＡ変換回路と、ＤＡ変換回路から出力されたアナログ電圧を表示パネルへ出力するための出力回路とを備えるものである。また、上記表示パネルは、典型的には、上記表示画素として液晶を含む液晶表示パネルである。
【００３４】
本発明の表示装置は、上記の課題を解決するために、複数の表示画素と該表示画素を駆動するための複数の駆動配線とを含む表示パネル、および、上記構成の表示パネル駆動装置を備えることを特徴としている。
【発明の効果】
【００３５】
本発明の表示パネル駆動装置は、長方形の基板と、上記基板の周縁部に配置された、上記駆動電圧を出力するための複数の電極パッドと、上記基板上における電極パッドよりも内側に配置された、上記駆動電圧を上記表示パネルに出力するための駆動電圧出力回路と、上記駆動電圧出力回路と上記電極パッドとを接続する複数の配線とを備え、配線の一部が、駆動電圧出力回路との接続点から、駆動電圧出力回路と重なる領域を通り、その領域とその領域外との境界線における基板短辺側の部分を跨いで電極パッドまで引き廻されている構成である。
【００３６】
それゆえ、従来は全て駆動電圧出力回路の外側の領域に引き廻されていた配線の一部を駆動電圧出力回路と重ねたことで、駆動電圧出力回路の外側の配線領域（配線を配置するために必要な基板上の領域）の面積を削減することができ、短辺長のサイズを縮小することができる。その結果、本発明は、小型で低コストの表示パネル駆動装置を提供できるという効果を奏する。
【００３７】
上記表示パネル駆動装置において、上記駆動電圧出力回路は、表示パネルの個々の駆動配線に対応する複数の回路セルが基板の長辺方向に並べられてなり、上記複数の回路セルは、回路セルに接続された配線が、回路セルとの接続点から、駆動電圧出力回路と重なる領域を通り、その領域とその領域外との境界線における基板短辺側の部分を跨いで電極パッドまで引き廻されている第１の回路セル群と、回路セルに接続された配線が、回路セルとの接続点から、駆動電圧出力回路と重なる領域を通ることなく電極パッドまで引き廻されている第２の回路セル群とを含み、第１の回路セル群は、その回路セルと配線との接続点の並び順が、その回路セルに接続された電極パッドの並び順と逆の順序となるように配置されており、第２の回路セル群は、その回路セルと配線との接続点の並び順が、その回路セルに接続された電極パッドの並び順と同じ順序となるように配置されている構成であれば、さらに以下の効果を奏する。すなわち、この構成では、電極パッドの並び順が表示パネルの駆動配線の並び順と一致することになるので、現在の通常の仕様の表示パネルに対して通常の仕様のＴＣＰ等を用いて容易に接続することができる。
【００３８】
上記表示パネル駆動装置において、上記各回路セルが、シフトレジスタを備え、上記複数の回路セルは、第１の回路セル群内におけるシフトレジスタ間のシフト順序が、第２のセル群内におけるシフトレジスタ間のシフト順序と逆の順序となるように配置されている構成であれば、さらに以下の効果を奏する。すなわち、この構成では、電極パッドの並び順が表示パネルの駆動配線の並び順と一致することになるので、現在の通常の仕様の表示パネルに対して通常の仕様のＴＣＰ等を用いて容易に接続することができる。
【００３９】
上記表示パネル駆動装置において、上記駆動電圧出力回路は、表示パネルの個々の駆動配線に対応する複数の回路セルが基板の長辺方向に並べられてなり、上記複数の回路セルは、回路セルに接続された配線が、回路セルとの接続点から、駆動電圧出力回路と重なる領域を通り、その領域とその領域外との境界線における基板短辺側の部分を跨いで電極パッドまで引き廻されている第１の回路セル群と、回路セルに接続された配線が、回路セルとの接続点から、駆動電圧出力回路と重なる領域を通ることなく電極パッドまで引き廻されている第２の回路セル群とを含み、上記各回路セルが、シフトレジスタを備え、上記複数の回路セルは、第１の回路セル群内におけるシフトレジスタ間のシフト順序が、第２のセル群内におけるシフトレジスタ間のシフト順序と逆の順序となるように配置されている構成であれば、さらに以下の効果を奏する。すなわち、この構成では、電極パッドの並び順が表示パネルの駆動配線の並び順と一致することになるので、現在の通常の仕様の表示パネルに対して通常の仕様のＴＣＰ等を用いて容易に接続することができる。
【００４０】
上記表示パネル駆動装置において、上記液晶駆動出力回路が、複数のブロックに分割され、上記配線の一部が、駆動電圧出力回路との接続点から、ブロック間のスペースを通して上記電極パッドまで引き廻されていれば、さらに以下の効果を奏する。すなわち、この構成では、従来は駆動電圧出力回路の外側における長辺側の領域に引き廻されて短辺長のサイズを増大させていた配線の一部を、液晶駆動出力回路のブロック間のスペースを通して引き廻したことで、駆動電圧出力回路の外側における長辺側の配線領域の幅（基板短辺長のサイズ）を削減でき、短辺長のサイズを縮小することができる。その結果、本発明は、小型で低コストの表示パネル駆動装置を提供できるという効果を奏する。
【００４１】
また、本発明の表示パネル駆動装置は、基板と、上記基板の周縁部に配置された、上記駆動電圧を出力するための複数の電極パッドと、上記基板上における電極パッドよりも内側に配置された、上記駆動電圧を上記表示パネルに出力するための駆動電圧出力回路と、上記駆動電圧出力回路と上記電極パッドとを接続する複数の配線とを備え、上記液晶駆動出力回路が、複数のブロックに分割され、上記配線の一部が、駆動電圧出力回路との接続点から、ブロック間のスペースを通して上記電極パッドまで引き廻されている構成である。
【００４２】
それゆえ、従来は駆動電圧出力回路の外側における長辺側の領域に引き廻されて短辺長のサイズを増大させていた配線の一部を、液晶駆動出力回路のブロック間のスペースを通して引き廻したことで、駆動電圧出力回路の外側における長辺側の配線領域の幅（基板短辺長のサイズ）を削減でき、短辺長のサイズを縮小することができる。その結果、本発明は、小型で低コストの表示パネル駆動装置を提供できるという効果を奏する。
【００４３】
また、本発明によれば、複数の表示画素と該表示画素を駆動するための複数の駆動配線とを含む表示パネル、および、上記構成の表示パネル駆動装置を備えるので、小型で低コストの表示装置を提供できるという効果を奏する。
【発明を実施するための最良の形態】
【００４４】
〔実施の形態１〕
本発明に係る液晶駆動装置およびその駆動回路の実施の形態につき、図面に基づいて説明する。
【００４５】
本発明の実施の一形態について、図面に基づいて説明すれば以下の通りである。
なお、以下で説明する液晶駆動装置を含んでいる上記液晶表示装置の液晶パネルの構成および液晶駆動波形については、図１０ないし図１２に基づいて先に説明した従来の構成と同一であるため、ここではその説明を省略する。以下では、主に、本発明の特徴である液晶駆動装置の駆動回路（ソースドライバ）について説明する。
【００４６】
図１は、本発明の実施形態におけるアクティブマトリクス方式の代表例であるＴＦＴ（薄膜トランジスタ）方式の液晶表示装置のブロック構成を示している。
【００４７】
この液晶表示装置は、液晶表示部とそれを駆動する液晶駆動装置１０とで構成されている。上記液晶表示部は、ＴＦＴ方式の液晶パネル１１を含んでいる。この液晶パネル１１内には、図示しない液晶や画素電極、ＴＦＴ等からなる液晶表示素子と、後述の対向電極（共通電極）１６とが設けられている。また、液晶パネル１１内には、図示しないが、後述するソースドライバ（表示パネル駆動装置）１２からの信号を液晶表示素子（図示しない）のＴＦＴに供給するためのソース信号ライン（駆動用配線）と、ゲートドライバ１３からの信号を液晶表示素子（図示しない）に供給するためのゲート信号ラインとが設けられている。
【００４８】
一方、上記液晶駆動装置１０は、それぞれＩＣ(Integrated Circuit)からなるソースドライバ（表示パネル駆動装置）１２およびゲートドライバ１３と、コントローラ１４と、液晶駆動電源１５とを含んでいる。
【００４９】
ソースドライバ１２やゲートドライバ１３は、一般的には、配線のあるフィルム上に前記ＩＣチップを搭載したもの、例えばＴＣＰを、液晶パネル１１のＩＴＯ端子等の端子上に実装し、接続する方法や、前記ＩＣチップをＡＣＦ（Anisotropic Conductive Film；異方性導電膜）を介して直接、液晶パネル１１のＩＴＯ端子等の端子に熱圧着して実装し、接続する方法で、液晶パネル１１に接続されている。
【００５０】
また、液晶表示装置の小型化に対応するため、前述したコントローラ１４、液晶駆動電源１５、ソースドライバ１２、ゲートドライバ１３が１チップで構成されたり、２ないし３チップで構成されたりすることもある。図１では、これらの構成を機能別に分離した形で示している。
【００５１】
コントローラ１４は、デジタル化された表示データ（例えば、赤、緑、青に対応するＲＧＢの各信号）および各種制御信号をゲートドライバ１３に出力している。
【００５２】
ソースドライバ１２への主な制御信号は、水平同期信号、スタートパルス信号及びソースドライバ用クロック信号等があり、図中ではＳ１１で示されている。一方、ゲートドライバ１３への主な制御信号は、垂直同期信号やゲートドライバ用クロック信号等があり、図中ではＳ１２で示されている。なお、図中、各ＩＣを駆動するための電源は省略している。
【００５３】
液晶駆動電源１５は、ソースドライバ１２およびゲートドライバ１３へ液晶パネル表示用電圧（本発明に関係するものとしては、階調表示用電圧を発生させるための参照電圧）を供給するものである。
【００５４】
外部から入力された表示データＤは、コントローラ１４を通してデジタル信号でソースドライバ１２へ上記表示データＤとして入力される。
【００５５】
ソースドライバ１２は、入力された表示データを時分割で内部にラッチし、その後、コントローラ１４から入力される上記水平同期信号（ラッチ信号Ｌｓとも言う）に同期してＤＡ（デジタル−アナログ）変換を行なう。そして、ソースドライバ１２は、ＤＡ変換によって得られた、階調表示用のアナログ電圧（液晶パネル１１の表示画素を駆動するための駆動電圧）を、液晶駆動電圧出力端子（電極パッド）１００２（後述する）から、その液晶駆動電圧出力端子１００２に対応した液晶パネル１１内の複数のソース信号ライン（液晶パネル１１の表示画素を駆動するための駆動用配線）を介して、その液晶駆動電圧出力端子に対応した、液晶パネル１１内の液晶表示素子（表示画素；図示せず）へそれぞれ出力（印加）する。
【００５６】
次に、前記ソースドライバ１２における電極パッドと液晶駆動出力回路との接続構成例を図２に示す。
【００５７】
上記ソースドライバ１２は、長方形の基板１００７上に、各種の回路や配線パターンが形成されて構成されている。ソースドライバ１２は、平面形状を有している。
【００５８】
ソースドライバ１２では、複数の金属配線からなる金属配線パターン１００５と液晶駆動出力回路１００３との電気的接続のための液晶駆動電圧出力端子１００２が、基板１００７の周囲に沿って所定の配列ピッチで複数配列されている。液晶駆動電圧出力端子１００２は、前記階調表示用のアナログ電圧（液晶パネル１１の表示画素を駆動するための駆動電圧）を液晶パネル１１に出力するための出力端子である。本実施形態のソースドライバ１２は、液晶駆動電圧出力端子１００２として３８４個の出力端子（電極パッド）Ｙ１〜Ｙ３８４を持っている。出力端子Ｙ１〜Ｙ３８４は、液晶パネル１１に電気的に接続される電極パッドとして、該ソースドライバ１２の４辺（基板１００７の４辺）に並行に配置される。また、他方の長辺側には液晶駆動電圧出力端子１００２の他に、前記複数の電源端子（電極パッド）１０００、及び複数の入力端子（電極パッド）１００１等が設けられている。
【００５９】
上記電極パッド１０００〜１００２は、上記基板１００７の片面の周縁部に配置されている。すなわち、上記基板１００７の表面には、基板１００７の両方の長辺と両方の短辺に沿って多数の電極としての電極パッド１０００，１００１，１００２が形成されている。
【００６０】
上記の電極パッド１０００〜１００２は、後述する金属配線パターン１００５に接続された銅やアルミニウム等のような金以外の金属からなるパッド上に、メッキにて図示しない金バンプ(bump)が形成されて構成されている。上記金バンプの高さや平面方向のサイズはバンプピッチ（金バンプと金バンプの間隔）によって変わるが、例えば、典型的には、平面方向のサイズが４０〜９０μｍ、高さが１０〜２０μｍの金バンプが使用される。
【００６１】
基板１００７上における、前記電極パッド１０００〜１００２よりも内側には、前記階調表示用のアナログ電圧（液晶パネル１１の表示画素を駆動するための駆動電圧）を液晶パネル１１に出力するための液晶駆動出力回路（駆動電圧出力回路）１００３と、基準電圧発生回路（図示しない）及び入力ラッチ回路（図示しない）を含む制御回路１００４とが設けられている。金属配線パターン１００５の各金属配線は各々、液晶駆動出力回路１００３を構成する１つの回路セル（後述）と１つの液晶駆動電圧出力端子１００２とを接続するようになっている。
【００６２】
図３に、上記液晶駆動出力回路１００３のより詳細な回路構成例を示す。図３における液晶駆動出力回路１００３は、液晶パネル１１の個々のソース信号ライン（駆動用配線）に対応する複数の回路セルが基板１００７の長辺方向に並べられてなり、各回路セルは、シフトレジスタ回路（シフトレジスタ）３０２、サンプリングメモリ回路３０３、ホールドメモリ回路３０４、レベルシフタ回路３０５、ＤＡ変換回路３０６、出力回路３０７とを備えている。以下、各回路セルを、それに接続された電極パッドの符号（Ｙ１〜Ｙ３８４）で表す。
【００６３】
以下、基本的な部分について機能説明をする。制御回路１００４は、基準電圧発生回路３００及び図示しない入力ラッチ回路を含んでいる。基準電圧発生回路３００（は、表示データの階調数ｍ（ｍは４以上）に対応するｍ種類のアナログ電圧を発生させ、ＤＡ変換回路３０６に出力するものである。例えば、表示データがＲＧＢに対応する表示データ（表示デジタル信号；表示データ信号）ＤＲ・ＤＧ・ＤＢであり、表示データＤＲ・ＤＧ・ＤＢが各々６ビットのデジタル信号で構成されている場合、基準電圧発生回路３００は、６４種類の参照電圧ＶＲｉ（ｉ＝０〜６３の中から選択される６４通りの値）から２６＝６４通りの階調表示に対応する６４種類のアナログ電圧Ｖ０〜Ｖ６３を発生させ、ＤＡ変換回路３０６に出力する。
【００６４】
入力ラッチ回路３０１は、コントローラ１４から転送されてきた各表示データＤＲ・ＤＧ・ＤＢを、一旦、ラッチするよう構成される。制御回路１００４は、シフトレジスタ関係のクロック等を制御する回路である。
【００６５】
シフトレジスタ回路３０２は、クロック信号に同期を取り、外部より入力されるスタートパルス信号を各段で順次シフトして出力信号（パルス信号）として出力するものである。サンプリングメモリ回路３０３は、該シフトレジスタ回路３０２の各段からの出力信号に同期して、先の入力ラッチ回路３０１にてラッチされた表示データＤＲ・ＤＧ・ＤＢを、時分割で一旦記憶すると共に、次のホールドメモリ回路３０４に出力する。
【００６６】
ホールドメモリ回路３０４は、シフトレジスタ回路３０２から出力された表示データを、所定の期間（一般には１水平同期期間）保持した後、出力するものである。具体的には、１水平同期期間の表示データがサンプリングメモリ回路３０３に記憶されると、ホールドメモリ回路３０４は、水平同期信号（ラッチ信号Ｌｓ）に基づいてサンプリングメモリ回路３０３からの出力信号を取り込み、次の水平同期信号が入力されるまでその表示データを維持する。
【００６７】
レベルシフタ回路３０５は、液晶パネル１１へ印加されるアナログ電圧に係る処理を行う次段のＤＡ変換回路３０６に表示データの信号レベルを適合させるために、表示データに対して信号レベル昇圧等の信号レベルの変換を行う回路である。
【００６８】
ＤＡ変換回路３０６は、前記、基準電圧発生回路３００から供給される複数種類のアナログ電圧から、レベルシフタ回路３０５にてレベル変換された表示データに応じたアナログ電圧を選択する。この階調表示を表すアナログ電圧は、出力回路３０７を介して、各液晶駆動電圧出力端子（電極パッド）１００２（Ｙ１〜Ｙ３８４）から液晶パネルの各ソース信号ラインへ出力される。
【００６９】
該出力回路３０７は、基本的には、ＤＡ変換回路３０６から出力されたアナログ電圧をバッファするバッファ回路であり、例えば差動増幅回路を用いたボルテージフォロワ回路で構成されるものである。尚、１出力端子に１個の液晶駆動出力回路１００３からなる。
【００７０】
本実施形態のソースドライバ１２においては、金属配線パターン１００５を構成する複数の配線のうち、基板１００７における金属配線パターン１００５と液晶駆動出力回路１００３との接続点から遠い方の長辺の側または短辺の側に配置された出力端子Ｙ１〜Ｙ３９・Ｙ３４４〜Ｙ３８４に接続された配線が、液晶駆動出力回路１００３との接続点から、液晶駆動出力回路１００３と重なる領域を通り、その領域とその領域外との境界線における基板１００７短辺側の部分（この場合、基板１００７の短辺）を跨いで液晶駆動電圧出力端子１００２まで引き廻されている。
【００７１】
これにより、従来は全て液晶駆動出力回路１００３の外側の領域に引き廻されていた配線の一部を液晶駆動出力回路１００３と重ねたことで、液晶駆動出力回路１００３の外側の配線領域（金属配線パターン１００５を配置するために必要な基板１００７上の領域）の面積を削減することができ、ソースドライバ１２の短辺長のサイズを縮小することができる。その結果、本発明は、小型で低コストのソースドライバ１２を提供できる。
【００７２】
また、出力回路３０７上へは多層金属配線からなる金属配線を複数本、積み重ねて形成することが可能となるため、（配線パターンの有効活用が可能）、その結果、ソースドライバ１２の短辺長を削減することを実現できる。
【００７３】
なお、液晶駆動出力回路１００３と重なる領域を通る配線は、２層以上の配線パターンで形成されていることが好ましい。また、第２の回路セル群に属する回路セルと電極パッドとを接続する配線を、２層以上の配線パターンで形成し、第１の回路セル群に属する回路セルと電極パッドとを接続する配線を、３層以上の配線パターンで形成することも好ましい。これらによれば、配線領域をさらに縮小化できる。
【００７４】
本実施形態のソースドライバ１２においては、液晶駆動出力回路１００３の回路セルの配置順を全て昇順とはせずに、液晶駆動出力回路１００３から液晶駆動電圧出力端子１００２までの金属配線パターン１００５の領域が削減できるように、液晶駆動出力回路１００３の各回路セルの配置順の一部を昇順とは逆の順序に入れ替えている。
【００７５】
すなわち、上記複数の回路セルは、回路セルに接続された配線が、回路セルとの接続点から、液晶駆動出力回路１００３と重なる領域を通り、その領域とその領域外との境界線における基板１００７短辺側の部分を跨いで電極パッドまで引き廻されている第１の回路セル群（回路セルＹ１〜Ｙ３９および回路セルＹ３４４〜Ｙ３８４）と、回路セルに接続された配線が、回路セルとの接続点から、駆動電圧出力回路と重なる領域を通ることなく電極パッドまで引き廻されている第２の回路セル群（回路セルＹ４０〜Ｙ１９３および回路セルＹ１９４〜Ｙ３４３）とを含み、第１の回路セル群は、その回路セルと配線との接続点の並び順が、その回路セルに接続された出力端子Ｙ１〜Ｙ３９・Ｙ３４４〜Ｙ３８４の並び順（図の右側から昇順）と逆の順序（図の右側から降順）となるように配置されており、第２の回路セル群は、その回路セルと配線との接続点の並び順（基板の周囲に沿った並び順）が、その回路セルに接続された出力端子Ｙ４０〜Ｙ１９３・Ｙ１９４〜Ｙ３４３の並び順（図の右側から昇順）と同じ順序となるように配置されている。
【００７６】
これにより、出力回路３０７上へは多層金属配線からなるメタル配線を複数本、積み重ねて形成することが可能となるため、（金属配線パターンの有効活用が可能）、その結果、ソースドライバ１２の短辺長を削減できる。
【００７７】
本実施形態のソースドライバ１２においては、回路セルの並び順の入れ替えに対応して、液晶駆動出力回路１００３の各シフトレジスタ回路３０２間のシフト順を入れ替えている。すなわち、本実施形態のソースドライバ１２においては、第１の回路セル群内におけるシフトレジスタ回路３０２間のシフト順序（転送順序）が、第２のセル群内におけるシフトレジスタ回路３０２間のシフト順序と逆の順序となるように配置されている。
【００７８】
図４および図５は、前記ソースドライバ１２に配置される液晶駆動出力回路１００３のセルの配置順とシフトレジスタ回路３０２内を転送するスタートパルス信号（スタート信号）ＳＳＰＩのシフト方向との関係を示す。図４及び図５はそれぞれシフトレジスタ回路３０２内を転送するスタートパルス信号ＳＳＰＩのシフト方向による一例を示し、図４は左シフトＹ１→Ｙ３８４による一例を、図５は右シフトＹ３８４→Ｙ１による一例をそれぞれ示す。
【００７９】
図４の例では、スタートパルス信号ＳＳＰＩは、回路セルＹ１〜Ｙ３９内では図４の左から右へ向かう方向に転送され（Ｓ１）、回路セルＹ３９から回路セルＹ４０へは図４の右から左へ向かう方向に転送され（Ｓ２）、回路セルＹ４０〜Ｙ３４３内ではスタートパルス信号ＳＳＰＩは図４の右から左へ転送され（Ｓ３・Ｓ４）、回路セルＹ３４３から回路セルＹ３４４へは図４の右から左へ向かう方向に転送され（Ｓ５）、回路セルＹ３４４〜Ｙ３８４内では図４の左から右へ向かう方向に転送される（Ｓ６）。
【００８０】
これにより、出力回路３０７上へは多層金属配線からなるメタル配線を複数本、積み重ねて形成することが可能となるため、（配線パターンの有効活用が可能）、その結果、ソースドライバの短辺長を削減できる。
【００８１】
図５の例では、スタートパルス信号ＳＳＰＩは、回路セルＹ３４４〜Ｙ３８４内では図５の右から左へ向かう方向に転送され（Ｓ１）、回路セルＹ３４４から回路セルＹ３４３へは図５の左から右へ向かう方向に転送され（Ｓ２）、回路セルＹ４０〜Ｙ３４３内ではスタートパルス信号ＳＳＰＩは図５の左から右へ転送され（Ｓ３・Ｓ４）、回路セルＹ４０から回路セルＹ３９へは図５の左から右へ向かう方向に転送され（Ｓ５）、回路セルＹ１〜Ｙ３９内では図５の右から左へ向かう方向に転送される（Ｓ１）。
【００８２】
なお、図４のＳ２のようなスタートパルス信号ＳＳＰＩの流れを実現するためには、離れた位置の回路セル同士でスタートパルス信号ＳＳＰＩの転送を行うための特別な配線を追加することが必要になる。しかしながら、ここで必要とされる配線は、異なる回路セルに属するシフトレジスタ回路３０２同士を接続する配線である。
【００８３】
シフトレジスタ回路３０２同士を接続する配線には、通常、微細な配線幅（１本当たり約１．０μｍ程度）の金属配線を使ってレイアウトを行う。そのため、シフトレジスタ回路３０２同士を接続する配線の数の増大による、ソースドライバ１２内の引き廻し配線領域の面積の増大は、比較的小さい。
【００８４】
それに対し、通常、液晶駆動出力回路１００３外側の配線（金属配線パターン１００５）には、配線抵抗等を考慮し、１本当たり約５．０μｍ程度の太い配線幅の金属配線パターンを使用してレイアウトを行う。そのため、液晶駆動出力回路１００３外側の配線の数（出力端子数）が多くなればなるほど、ソースドライバ１２内の引き廻し配線領域の面積が顕著に増大する。したがって、液晶駆動出力回路１００３外側の配線の数の増大による、ソースドライバ１２内の引き廻し配線領域の面積の増大は、比較的大きい。
【００８５】
よって、シフトレジスタ回路３０２同士を接続する配線が１本増えることによるソースドライバ１２内の引き廻し配線領域の面積の増大量は、液晶駆動出力回路１００３外側の配線の数の削減によるソースドライバ１２内の引き廻し配線領域の面積の削減量に比べると僅かなものであり、ほとんど影響がない。したがって、本発明においては、ソースドライバ１２内の引き廻し配線領域の面積削減と、ソースドライバ１２の短辺長の外形寸法の縮小とが可能となる。
【００８６】
〔実施の形態２〕
本発明に係るその他の実施の一形態を図６〜図８に基づいて説明すれば、以下のとおりである。なお、説明の便宣上、実施の形態１で用いた部材と同じ機能を有する部材には同じ符号を付して説明する。
【００８７】
実施の形態１では、液晶駆動出力回路１００３から液晶駆動電圧出力端子１００２までの金属配線パターン１００５の領域は、特にソースドライバ１２の短辺長（チップ短辺長）が削減できるように液晶駆動出力回路１００３の各回路セルの配置順が昇順（対応する電極パッドの配置順と同じ順序）と逆の順序に並び替えられて構成されている。
【００８８】
これに対し、本実施の形態２では、各回路セルの配置順が昇順（対応する電極パッドの配置順と同じ順序）と逆の順序に並び替えられて構成されているのに加えて、図６に示すように、液晶駆動出力回路１００３が４つのブロック１００３−１〜１００３−４に分割され、液晶駆動出力回路１００３と液晶駆動電圧出力端子１００２とを接続する金属配線パターン１００５の一部が、液晶駆動出力回路１００３との接続点から、ブロック１００３−１・１００３−２間のスペースおよびブロック１００３−３・１００３−４間のスペースを通して液晶駆動電圧出力端子１００２まで引き廻されている。すなわち、液晶駆動出力回路１００３におけるブロック１００３−１とブロック１００３−２との間およびブロック１００３−３とブロック１００３−４との間を金属配線パターン１００５が通るように、ブロック１００３−１・１００３−２間およびブロック１００３−３・１００３−４間に、金属配線パターン１００５を配置するための配線スペース領域１００６を設けている。そして、金属配線パターン１００５を構成する配線の一部該は、配線スペース領域１００６を介し、一方の長辺側の縁部に設けられた複数の電源端子（電極パッド）１０００、及び複数の入力端子（電極パッド）１００１側の列に配置される液晶駆動出力回路１００３との電気的接続のための液晶駆動電圧出力端子（電極パッド）１００２に接続されるよう構成されている。本実施の形態２に係る発明は、ソースドライバ１２の短辺側のサイズ（短辺側のチップサイズ）が実施の形態１に対し更に小さくなるように構成することにより、チップ面積の縮小化を図ることを目的としている。
【００８９】
なお、液晶駆動出力回路１００３におけるブロック１００３−１とブロック１００３−２との間およびブロック１００３−３とブロック１００３−４との間に金属配線パターン１００５を通すことで、ソースドライバ１２の長辺側のサイズ（長辺側のチップサイズ）は若干大きくなるが、それ以上にソースドライバ１２の短辺側のサイズ（短辺側のチップサイズ）を小さくできるため、ソースドライバ１２の平面サイズ（チップ面積）の縮小化が実現できる。
【００９０】
本発明の他の実施の一形態による、前記ソースドライバ１２における電極パッドと上記液晶駆動出力回路１００３との接続構成例を図６に示す。
【００９１】
上記ソースドライバ１２は、長方形の基板１００７上に、各種の回路や配線パターンが形成されて構成されている。ソースドライバ１２は、平面形状を有している。
【００９２】
ソースドライバ１２では、複数の金属配線からなる金属配線パターン１００５と液晶駆動出力回路１００３との電気的接続のための液晶駆動電圧出力端子１００２が、基板１００７の周囲に沿って所定の配列ピッチで複数配列されている。液晶駆動電圧出力端子１００２は、前記階調表示用のアナログ電圧（液晶パネル１１の表示画素を駆動するための駆動電圧）を液晶パネル１１に出力するための出力端子である。本実施形態のソースドライバ１２は、液晶駆動電圧出力端子１００２として３８４個の出力端子（電極パッド）Ｙ１〜Ｙ３８４を持っている。出力端子Ｙ１〜Ｙ３８４は、液晶パネル１１に電気的に接続される電極パッドとして、該ソースドライバ１２の４辺（基板１００７の４辺）に並行に配置される。また、他方の長辺側には液晶駆動電圧出力端子１００２の他に、前記複数の電源端子（電極パッド）１０００、及び複数の入力端子（電極パッド）１００１等が設けられている。
【００９３】
上記電極パッド１０００〜１００２は、上記基板１００７の片面の周縁部に配置されている。すなわち、上記基板１００７の表面には、基板１００７の両方の長辺と両方の短辺に沿って多数の電極としての電極パッド１０００，１００１，１００２が形成されている。
【００９４】
上記の電極パッド１０００〜１００２は、後述する金属配線パターン１００５に接続された銅やアルミニウム等のような金以外の金属からなるパッド上に、メッキにて図示しない金バンプ(bump)が形成されて構成されている。上記金バンプの高さや平面方向のサイズはバンプピッチ（金バンプと金バンプの間隔）によって変わるが、例えば、典型的には、平面方向のサイズが４０〜９０μｍ、高さが１０〜２０μｍの金バンプが使用される。
【００９５】
基板１００７上における、前記電極パッド１０００〜１００２よりも内側には、前記階調表示用のアナログ電圧（液晶パネル１１の表示画素を駆動するための駆動電圧）を液晶パネル１１に出力するための液晶駆動出力回路（駆動電圧出力回路）１００３と、基準電圧発生回路（図示しない）及び入力ラッチ回路（図示しない）を含む制御回路１００４とが設けられている。金属配線パターン１００５の各金属配線は各々、液晶駆動出力回路１００３を構成する１つの回路セル（後述）と１つの液晶駆動電圧出力端子１００２とを接続するようになっている。
【００９６】
図６に示す液晶駆動出力回路１００３は、回路セルＹ３４４〜Ｙ３６４からなるブロック１００３−１と、回路セルＹ１９４〜Ｙ３４３・Ｙ３６５〜Ｙ３８４からなるブロック１００３−２と、回路セルＹ１〜Ｙ１９・Ｙ４１〜Ｙ１９３からなるブロック１００３−３と、回路セルＹ２０〜Ｙ４０からなるブロック１００３−４との４つに分割されている。なお、液晶駆動出力回路１００３は、４つ以外の数の複数ブロックに分割されていても構わない。
【００９７】
図７に上記液晶駆動出力回路１００３のより詳細な回路構成例を示す。上記図６で既に説明したように、液晶駆動出力回路１００３は４つのブロック１００３−１〜１００３−４に分割されて構成されており、液晶駆動出力回路１００３におけるブロック１００３−１とブロック１００３−２との間およびブロック１００３−３とブロック１００３−４との間を金属配線パターン１００５が通るように、ブロック１００３−１・１００３−２間およびブロック１００３−３・１００３−４間に、金属配線パターン１００５を配置するための配線スペース領域１００６が設けられている。そして、ブロック１００３−２の回路セルＹ３６５〜Ｙ３８４、およびブロック１００３−３の回路セルＹ１〜Ｙ１９に接続された配線は、該配線スペース領域１００６を介し、一方の長辺側（基板１００７における金属配線パターン１００５と液晶駆動出力回路１００３との接続点から遠い方の長辺の側）、すなわち複数の電源端子（電極パッド）１０００及び入力端子（電極パッド）１００１の側の縁部に設けられた出力端子（電極パッド）Ｙ１〜Ｙ１９・Ｙ３６５〜Ｙ３８４に接続されている。
【００９８】
また、出力端子（電極パッド）Ｙ１〜Ｙ１９・Ｙ３６５〜Ｙ３８４に接続された配線は、液晶駆動出力回路１００３との接続点から、液晶駆動出力回路１００３と重なる領域を通り、その領域とその領域外との境界線における基板１００７短辺側の部分（この場合、基板１００７の短辺）を跨いで液晶駆動電圧出力端子１００２まで引き廻されている。液晶駆動出力回路１００３の回路セルＹ１〜Ｙ１９・Ｙ３６５〜Ｙ３８４の配置順は、液晶駆動出力回路１００３からの金属配線パターン１００５と液晶駆動電圧出力端子（電極パッド）１００２までの金属配線パターン１００５の領域の面積を削減できるように、図３と同様に、その回路セルＹ１〜Ｙ１９・Ｙ３６５〜Ｙ３８４に接続された出力端子Ｙ１〜Ｙ１９・Ｙ３６５〜Ｙ３８４の並び順（昇順）とはせず、その並び順の逆順に並び替えて構成される。また、回路セルＹ１〜Ｙ１９・Ｙ３６５〜Ｙ３８４のシフトレジスタ回路３０２のシフト順序も、他の回路セルのシフト順序とは逆の順序に入れ替えている。それ以外の構成は図３と同じであるため、特にここでの説明は省略する。
【００９９】
図８に、前記液晶駆動出力回路１００３、およびその周辺の金属配線パターン１００５の部分を示す。本発明による液晶駆動出力回路１００３と液晶駆動電圧出力端子（電極パッド）１００２とを接続するための金属配線には、２層からなる金属配線（２ＭＲ配線）と３層からなる金属配線（３ＭＲ配線）との両方を使用している。前記３層からなる金属配線（３ＭＲ配線）は、回路セルＹ１〜Ｙ１９・Ｙ３６５〜Ｙ３８４に使用されており、液晶駆動出力回路１００３の内側から液晶駆動電圧出力端子１００２（出力端子Ｙ１〜Ｙ１９・Ｙ３６５〜Ｙ３８４）へ接続されている。これにより、配線の積み重なり（上段側）が低減可能となり、前述した実施の形態１と同様に、ソースドライバ１２の短辺方向のサイズ（短辺側のチップサイズ）を小さくできる。また、回路セルＹ２０〜Ｙ３６４にが前記２層からなる金属配線（２ＭＲ配線）が使用されているが、この２ＭＲ配線の積み重なり、すなわち高さＨを低減できる。
【０１００】
本実施形態では、さらに２ＭＲ配線の高さＨを低減するために、金属配線パターン１００５が、液晶駆動出力回路１００３におけるブロック１００３−１とブロック１００３−２との間およびブロック１００３−３とブロック１００３−４との間を通るように配線スペース領域１００６を設け、金属配線パターン１００５が、液晶駆動出力回路１００３から一方の長辺側の縁部に設けられた複数の電源端子（電極パッド）１０００及び入力端子（電極パッド）１００１側の列に配置される液晶駆動電圧出力端子（電極パッド）１００２に接続されている。これにより、２ＭＲ配線の高さＨが低減可能となり、その結果、ソースドライバ１２の短辺方向のサイズ（短辺側のチップサイズ）を更に小さくすることが実現可能となる。
【０１０１】
なお、本実施形態では、実施の形態１と同様に回路セルの一部の配置順序を図１４の配置順序と逆順に変更し、それら回路セルと電極パッドとを接続する配線を液晶駆動出力回路１００３と重なる領域を通して引き廻していたが、全ての回路セルの配置順序を図１４の配置順序に合わせ、全ての回路セルと電極パッドとを接続する配線を液晶駆動出力回路１００３と重なる領域を通すことなく引き廻してもよい。この場合にも、従来の図１４の構成と比較してソースドライバ１２の短辺方向のサイズ（短辺側のチップサイズ）を小さくすることができる。
【０１０２】
また、実施の形態１および実施の形態２では、一部の配線を液晶駆動出力回路１００３と重なる領域を通して引き廻すと共に、その一部の配線に接続した回路セルの並び順を１４の配置順序と逆順に変更していたが、単に一部の配線を液晶駆動出力回路１００３と重なる領域を通して引き廻し、全ての回路セルの並び順を１４の配置順序と同じ順のままにしてもよい。この構成では、電極パッドの並び順が表示パネルの駆動配線の並び順と一致しないことになるので、電極パッドと表示パネルのソース信号ラインとの接続順序を一部入れ替える必要がある。
【０１０３】
また、ここでは、本発明をソースドライバに適用した例について説明したが、本発明は、ゲートドライバにも適用可能である。また、ここでは、ＴＦＴ方式の液晶パネルを駆動する表示パネル駆動装置について説明したが、本発明は、他の方式の液晶パネル、例えば単純マトリクス型の液晶パネルを駆動する駆動装置にも適用できるし、液晶パネル以外のマトリクス型の表示パネル、例えば、ＴＦＴ方式の有機ＥＬパネル等にも適用可能である。
【０１０４】
以上のように、本発明に係る液晶表示装置及びその駆動回路は、液晶表示装置を駆動すべく液晶表示パネルの外縁に配される長方形をなす半導体素子を備え、上記半導体素子は一般に長方形の平面形状を有しており、前記、半導体素子には画像信号入力用の入力端子及び電源端子と液晶駆動電圧出力端子用の電極パッドが形成されてなり、その周囲に沿って金属配線パターンと液晶駆動出力回路との電気接続用のパッドが所定の配列ピッチで複数配列され、前記液晶駆動出力回路は、複数の回路セルからなり、前記液晶駆動出力回路に備えられたシフトレジスタの各セルによる配置順はシフトレジスタのシフト順序を入れ替えて配列されている構成である。
【０１０５】
また、以上のように、本発明に係る液晶表示装置及びその駆動回路は、液晶表示装置を駆動すべく液晶表示パネルの外縁に配される長方形をなす半導体素子を備え、上記半導体素子は一般に長方形の平面形状を有しており、前記、半導体素子には画像信号入力用の入力端子及び電源端子と液晶駆動電圧出力端子用の電極パッドが形成されてなり、その周囲に沿って金属配線パターンと液晶駆動出力回路との電気接続用のパッドが所定の配列ピッチで複数配列され、前記液晶駆動出力回路は、複数の回路セルからなり、前記液晶駆動出力回路の各セルによる配置順は順序を入れ替えて並べられている構成である。
【０１０６】
また、以上のように、上記構成の液晶表示装置及びその駆動回路では、前記各セルが、シフトレジスタ回路、サンプリングメモリ回路、ホールドメモリ回路、レベルシフタ回路、ＤＡ変換回路、出力回路とを備えていてもよい。
【０１０７】
また、以上のように、上記構成の液晶表示装置及びその駆動回路は、前記液晶駆動出力回路内に備えられたシフトレジスタの各セルによる配置順がシフトレジスタのシフト順序を入れ替えて配列されている構成であってもよい。
【０１０８】
また、以上のように、上記構成の液晶表示装置及びその駆動回路では、前記液晶駆動出力回路上には金属からなる多層メタル配線パターンが複数本積み重なり構成されていてもよい。
【０１０９】
また、以上のように、本発明に係る液晶表示装置及びその駆動回路は、液晶表示装置を駆動すべく液晶表示パネルの外縁に配される長方形をなす半導体素子を備え、上記半導体素子は一般に長方形の平面形状を有しており、前記、半導体素子には画像信号入力用の入力端子及び電源端子と液晶駆動電圧出力端子用の電極パッドが形成されてなり、その周囲には金属配線パターンと液晶駆動出力回路との電気接続用のパッドが所定の配列ピッチで複数配列され、前記、液晶駆動出力回路は各セルからなる複数のブロックが形成される共に、該ブロックの間にはメタル配線専用の配線スペース領域が設けられてなり、前記、液晶駆動出力回路からのメタル配線はメタル配線専用の配線スペース領域を介して、液晶駆動電圧出力端子用のパッドに接続されている構成である。
【０１１０】
また、以上のように、上記構成の液晶表示装置及びその駆動回路では、前記各セルが、シフトレジスタ回路、サンプリングメモリ回路、ホールドメモリ回路、レベルシフタ回路、ＤＡ変換回路、出力回路とを備えていてもよい。
【０１１１】
また、以上のように、上記構成の液晶表示装置及びその駆動回路は、前記液晶駆動出力回路内に備えられたシフトレジスタの各セルによる配置順がシフトレジスタのシフト順序を入れ替えて配列されている構成であってもよい。
【０１１２】
また、以上のように、上記構成の液晶表示装置及びその駆動回路は、前記液晶駆動出力回路と液晶駆動電圧出力端子用のパッドとを接続するための配線として、2層からなる金属配線（２ＭＲ）と３層からなる金属配線（３ＭＲ）との両方を使用しており、前記３層からなる金属配線（３ＭＲ）は、チップの内側より液晶駆動電圧出力端子用のパッドへ接続されている構成であってもよい。
【０１１３】
本発明の液晶表示装置及びその駆動回路によれば、液晶駆動出力回路の各セルの配置は昇順とはせずに液晶駆動出力回路からの配線パターンと、電気的接続用パッド、即ち液晶駆動電圧出力端子までの配線パターン領域を削減できるように該液晶駆動出力回路の各セルの配置順を入れ替えて構成（シフトレジスタのセルの配置順を入れ替え含む）している。これにより、出力回路上へは積み重ね配線を使って形成することができる。このようにしてソースドライバチップにおける液晶駆動出力回路と液晶駆動電圧出力端子との配線パターンを効率的に行うことで、ソースドライバチップ内の引き廻し配線領域の面積の削減と、それに伴いソースドライバの短辺長の外形寸法を小さくすることが可能となり、製造コストの低減を実現できるという効果を奏する。
【産業上の利用可能性】
【０１１４】
本発明は、液晶表示パネル等の表示パネルを駆動すべく表示パネルの外縁に配される表示パネル駆動装置、およびそれを用いた液晶表示装置等の表示装置に適用でき、特に、低コストおよび小型化が要求される用途に有用である。
【図面の簡単な説明】
【０１１５】
【図１】本発明の代表的な実施の一形態に係るアクティブマトリクス方式の液晶表示装置の概略構成を示すブロック図である。
【図２】本発明の実施の一形態に係るソースドライバにおける電極パッドと液晶駆動出力回路との接続構成例の概略を示す平面図である。
【図３】上記液晶駆動出力回路のより詳細な回路構成を示す平面図である。
【図４】本発明のソースドライバに配置される液晶駆動出力回路のセルの配置順とシフトレジスタ回路内を転送されるスタートパルス信号の流れとの関係の一例を示す図である。
【図５】本発明のソースドライバに配置される液晶駆動出力回路のセルの配置順とシフトレジスタ回路内を転送されるスタートパルス信号の流れとの関係の他の例を示す図である。
【図６】本発明の他の実施の形態に係るアクティブマトリクス方式の液晶表示装置における、ソースドライバにおける電極パッドと液晶駆動出力回路との接続構成例の概略を示す平面図である。
【図７】図６の液晶表示装置における液晶駆動出力回路のより詳細な回路構成例を示す平面図である。
【図８】図６の液晶表示装置における液晶駆動出力回路およびその周辺の部分を示す図である。
【図９】液晶駆動装置と液晶パネルとを少なくとも含んでいる従来の液晶表示装置の概略の構成を示すブロック図である。
【図１０】上記従来の液晶表示装置における液晶パネルの概略の構成を示す図である。
【図１１】上記従来の液晶表示装置における液晶駆動波形の一例を示す波形図である。
【図１２】上記従来の液晶表示装置における液晶駆動波形の他の一例を示す波形図である。
【図１３】上記従来の液晶表示装置におけるソースドライバの一例の概略構成を示すブロック図である。
【図１４】上記従来の液晶表示装置におけるソースドライバによる電極パッドと液晶駆動出力回路との接続構成例の概略を示す平面図である。
【符号の説明】
【０１１６】
１１  液晶パネル（表示パネル）
１２  ソースドライバ（表示パネル駆動装置）
１００２  液晶駆動電圧出力端子（電極パッド）
１００３  液晶駆動出力回路（駆動電圧出力回路）
１００３−１〜１００３−４  ブロック
１００４  制御回路
１００５  金属配線パターン（配線）
１００６  配線スペース領域
１００７  基板
Ｙ１〜Ｙ３８４  回路セル
Ｙ１〜Ｙ３８４  出力端子
Ｙ１〜Ｙ３９・Ｙ３４４〜Ｙ３８４  回路セル（第１の回路セル群）
Ｙ４０〜Ｙ１９３・Ｙ１９４〜Ｙ３４３  回路セル（第２の回路セル群）
【図１】
2005107239.tif 000003
【図２】
2005107239.tif 000004
【図３】
2005107239.tif 000005
【図４】
2005107239.tif 000006
【図５】
2005107239.tif 000007
【図６】
2005107239.tif 000008
【図７】
2005107239.tif 000009
【図８】
2005107239.tif 000010
【図９】
2005107239.tif 000011
【図１０】
2005107239.tif 000012
【図１１】
2005107239.tif 000013
【図１２】
2005107239.tif 000014
【図１３】
2005107239.tif 000015
【図１４】
2005107239.tif 000016