(57)【要約】【課題】チップ部品を基板に高密度に実装し、回路基板を小型化する。【解決手段】回路基板１は、配線パターン２２が形成された基板２と、基板２上にはんだ７０ｃを介して実装されたチップコンデンサである第１チップ部品３ａ，３ｂと、第１チップ部品３ａ、３ｂの電極３１上の基板２とは反対側にはんだ７０ａを介して実装された補助基板１１と、補助基板１１の第１チップ部品３ａ、３ｂとは反対側にはんだ７０ｂを介して実装されたチップ抵抗器である第２チップ部品４とを備える。第２チップ部品４は、補助基板１１の電極を介して、一方の電極４１が第１チップ部品３ａの電極３１と電気的に接続され、他方の電極４１が第１チップ部品３ｂの電極３１と電気的に接続される。チップ部品を局所的に多段に積み重ねることにより、簡易にチップ部品を基板に高密度に実装することができ、回路基板１が小型化される。【選択図】図１
2005235819.tif 000002
【特許請求の範囲】
【請求項１】
チップ部品が実装された回路基板であって、
配線パターンが形成された基板と、
前記基板上に導電性の接合材料を介して実装された複数の第１チップ部品と、
前記複数の第１チップ部品の前記基板とは反対側に導電性の接合材料を介して実装された補助基板と、
前記補助基板の前記複数の第１チップ部品とは反対側に導電性の接合材料を介して実装され、前記補助基板を介して前記複数の第１チップ部品と電気的に接合された少なくとも１つの第２チップ部品と、
を備え、
前記複数の第１チップ部品の前記基板上における高さがほぼ等しく、前記基板と前記補助基板との間に存在する電子部品が前記複数の第１チップ部品のみであることを特徴とする回路基板。
【請求項２】
請求項１に記載の回路基板であって、
前記複数の第１チップ部品および前記少なくとも１つの第２チップ部品に含まれる各チップ部品の長さが、２ｍｍ以下であることを特徴とする回路基板。
【請求項３】
請求項１または２に記載の回路基板であって、
前記複数の第１チップ部品および前記少なくとも１つの第２チップ部品に含まれる各チップ部品が、抵抗器、コンデンサまたはインダクタであることを特徴とする回路基板。
【請求項４】
請求項１ないし３のいずれかに記載の回路基板であって、
前記複数の第１のチップ部品が２つであることを特徴とする回路基板。
【請求項５】
配線パターンが形成された基板上にチップ部品を実装するチップ部品実装方法であって、
ａ）補助基板の一の主面上に複数の第１チップ部品を装着する工程と、
ｂ）導電性の接合材料を介して前記一の主面の電極上に前記複数の第１チップ部品の電極を固定する工程と、
ｃ）前記補助基板の前記一の主面とは反対側の他の主面上に少なくとも１つの第２チップ部品を装着する工程と、
ｄ）導電性の接合材料を介して前記他の主面の電極上に前記少なくとも１つの第２チップ部品の電極を固定して前記少なくとも１つの第２チップ部品を前記複数の第１チップ部品と電気的に接合し、チップ部品構造体を形成する工程と、
ｅ）前記チップ部品構造体の前記複数の第１チップ部品側を基板に向けて、前記基板上に前記チップ部品構造体を装着する工程と、
ｆ）導電性の接合材料を介して前記基板の電極上に前記複数の第１チップ部品の電極を固定する工程と、
を備え、
前記複数の第１チップ部品の前記基板上における高さがほぼ等しく、前記基板と前記補助基板との間に存在する電子部品が前記複数の第１チップ部品のみであることを特徴とするチップ部品実装方法。
【請求項６】
配線パターンが形成された基板上にチップ部品を実装するチップ部品実装方法であって、
ａ）基板上に複数の第１チップ部品を装着する工程と、
ｂ）前記複数の第１チップ部品の前記基板とは反対側に、一の主面を前記複数の第１チップ部品に向けつつ補助基板を装着する工程と、
ｃ）前記補助基板の前記一の主面とは反対側の他の主面上に少なくとも１つの第２チップ部品を装着する工程と、
ｄ）導電性の接合材料を介して前記基板の電極上に前記複数の第１チップ部品の電極を固定し、前記複数の第１チップ部品の電極上に前記補助基板の前記一の主面の電極を固定し、前記補助基板の前記他の主面の電極に前記少なくとも１つの第２チップ部品の電極を固定する工程と、
を備え、
前記複数の第１チップ部品の前記基板上における高さがほぼ等しく、前記基板と前記補助基板との間に存在する電子部品が前記複数の第１チップ部品のみであることを特徴とするチップ部品実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品であるチップ部品が実装された回路基板およびチップ部品の実装方法に関する。
【背景技術】
【０００２】
近年、携帯電話やコンピュータ等の電子機器の小型、薄型、高機能化に伴い、配線パターンが形成された基板に電子部品を実装した回路基板の更なる高密度実装化の要求が高まっている。これに対応すべく、表面実装用の微細な電子部品であるチップ部品の実装においては、部品サイズの小型化および実装された部品間隔の狭ピッチ化が進んでいる。また、チップ部品を挟んで複数の大きな回路基板を重ねることによる高密度実装も提案されている。
【０００３】
例えば、特許文献１の図７および特許文献２の図２０には、第１の基板上に抵抗、コンデンサ等のチップ部品を介して第２の基板を電気的に接続し、第２の基板の上下両主面上にさらに別の電子部品を実装した基板構造が記載されている。特許文献１および特許文献２に記載の構造では、第１の基板と第２の基板との間のチップ部品は両基板を接続する導電体に代えて設けられたものであり、第１の基板と第２の基板との電気的接続に寄与しない他の電子部品がこれらの基板の間の領域の大部分を占有する。
【特許文献１】国際公開第０１／０４８８２１号パンフレット
【特許文献２】特開２００３−１０８９６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、チップ部品の実装においては、部品サイズの小型化と実装する部品間隔の狭ピッチ化に伴って、微細で高精度な実装が必要になり、欠品やショート等の実装不良が増加する等の理由により、更なる高密度実装が困難になる。すなわち、チップ部品の実装において、部品サイズの小型化および部品間隔の狭ピッチ化による実装の高密度化が限界に達している。一方、実装後の回路基板の総厚みは、チップ部品よりも部品高さが高いパッケージ部品に制約されるため、小型のチップ部品を狭い間隔で実装したとしてもチップ部品の上に空間が余る状態になり、チップ部品を含む電子部品の実装のために空間を無駄に占有することとなる。
【０００５】
また、特許文献１および特許文献２に開示された基板構造は、多層化による高密度実装を実現しているが、このような高密度化には回路基板の大幅な設計変更が必要であり、局所的ではあるが簡単にチップ部品の実装を高密度化したいという要望に応えることができない。
【０００６】
本発明は、上記課題を解決するためになされたものであり、簡易な手法で電子部品の実装に利用される空間を有効に活用してチップ部品を基板に高密度に実装し、回路基板を小型化することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１に記載の発明は、チップ部品が実装された回路基板であって、配線パターンが形成された基板と、前記基板上に導電性の接合材料を介して実装された複数の第１チップ部品と、前記複数の第１チップ部品の前記基板とは反対側に導電性の接合材料を介して実装された補助基板と、前記補助基板の前記複数の第１チップ部品とは反対側に導電性の接合材料を介して実装され、前記補助基板を介して前記複数の第１チップ部品と電気的に接合された少なくとも１つの第２チップ部品とを備え、前記複数の第１チップ部品の前記基板上における高さがほぼ等しく、前記基板と前記補助基板との間に存在する電子部品が前記複数の第１チップ部品のみである。
【０００８】
請求項２に記載の発明は、請求項１に記載の回路基板であって、前記複数の第１チップ部品および前記少なくとも１つの第２チップ部品に含まれる各チップ部品の長さが、２ｍｍ以下である。
【０００９】
請求項３に記載の発明は、請求項１または２に記載の回路基板であって、前記複数の第１チップ部品および前記少なくとも１つの第２チップ部品に含まれる各チップ部品が、抵抗器、コンデンサまたはインダクタである。
【００１０】
請求項４に記載の発明は、請求項１ないし３のいずれかに記載の回路基板であって、前記複数の第１のチップ部品が２つである。
【００１１】
請求項５に記載の発明は、配線パターンが形成された基板上にチップ部品を実装するチップ部品実装方法であって、ａ）補助基板の一の主面上に複数の第１チップ部品を装着する工程と、ｂ）導電性の接合材料を介して前記一の主面の電極上に前記複数の第１チップ部品の電極を固定する工程と、ｃ）前記補助基板の前記一の主面とは反対側の他の主面上に少なくとも１つの第２チップ部品を装着する工程と、ｄ）導電性の接合材料を介して前記他の主面の電極上に前記少なくとも１つの第２チップ部品の電極を固定して前記少なくとも１つの第２チップ部品を前記複数の第１チップ部品と電気的に接合し、チップ部品構造体を形成する工程と、ｅ）前記チップ部品構造体の前記複数の第１チップ部品側を基板に向けて、前記基板上に前記チップ部品構造体を装着する工程と、ｆ）導電性の接合材料を介して前記基板の電極上に前記複数の第１チップ部品の電極を固定する工程とを備え、前記複数の第１チップ部品の前記基板上における高さがほぼ等しく、前記基板と前記補助基板との間に存在する電子部品が前記複数の第１チップ部品のみである。
【００１２】
請求項６に記載の発明は、配線パターンが形成された基板上にチップ部品を実装するチップ部品実装方法であって、ａ）基板上に複数の第１チップ部品を装着する工程と、ｂ）前記複数の第１チップ部品の前記基板とは反対側に、一の主面を前記複数の第１チップ部品に向けつつ補助基板を装着する工程と、ｃ）前記補助基板の前記一の主面とは反対側の他の主面上に少なくとも１つの第２チップ部品を装着する工程と、ｄ）導電性の接合材料を介して前記基板の電極上に前記複数の第１チップ部品の電極を固定し、前記複数の第１チップ部品の電極上に前記補助基板の前記一の主面の電極を固定し、前記補助基板の前記他の主面の電極に前記少なくとも１つの第２チップ部品の電極を固定する工程とを備え、前記複数の第１チップ部品の前記基板上における高さがほぼ等しく、前記基板と前記補助基板との間に存在する電子部品が前記複数の第１チップ部品のみである。
【発明の効果】
【００１３】
本発明によれば、簡易にチップ部品を基板に高密度に実装することができ、これにより、回路基板を小型化することができる。
【発明を実施するための最良の形態】
【００１４】
図１は、本発明の一の実施の形態に係る回路基板１の一部を示す斜視図である。図２は、図１に示す構造の３方向から見た様子をまとめて示す図であり、正面図を左下に、平面図を左上に、側面図を右下に示している。
【００１５】
図１および図２では、回路基板１が、基板２と、基板２上の２つのチップ部品（以下、「第１チップ部品」という。）３ａ，３ｂと、第１チップ部品３ａ，３ｂ上の補助基板１１と、補助基板１１上の１つのチップ部品（以下、「第２チップ部品」という。）４とを備える様子を示しており、第１チップ部品３ａ，３ｂ、補助基板１１および第２チップ部品４が、はんだ７０ｃ，７０ａ，７０ｂを順に介して、基板２の表面に対して垂直な方向に２段に積み重ねられて立体的に実装されている。なお、第１チップ部品の側面でははんだが上下に連続しており、このはんだの下部をはんだ７０ｃと呼び、上部をはんだ７０ａと呼んでいる。
【００１６】
また、回路基板１の構造を明瞭に示すために、図１において、補助基板１１およびはんだ７０ａ，７０ｂ，７０ｃの輪郭を破線で示し、図２において、はんだ７０ａ，７０ｂ，７０ｃの輪郭を破線で示し、図２の右下部でははんだ７０ｂの図示を省略し、左下部でははんだ７０ａ，７０ｃの図示を省略し、左上部でははんだ７０ａ，７０ｂ，７０ｃおよび基板２上の配線の図示を省略している。後述するように実際には第１チップ部品３ａ，３ｂ、補助基板１１および第２チップ部品４は接合を補強するための補強樹脂にて覆われている。
【００１７】
基板２は、図１に示すように基板本体２１の表面に導体の配線パターン２２が形成された、いわゆる配線基板であり、配線パターン２２の一部が電子部品の電極と接合される電極２３となっている。基板本体２１は、ガラスエポキシ樹脂やポリイミド樹脂等の樹脂あるいはセラミックにより板状またはフィルム状に形成されており、配線パターン２２および電極２３は、銅により形成されている。
【００１８】
第１チップ部品３ａ，３ｂおよび第２チップ部品４は、表面実装技術においてパッケージ部品と対比されるいわゆるチップ部品である。チップ部品は典型的には長手方向の両端に電極を備えた略直方体状（角形）または円筒状の電子部品であるが、その他のチップ部品として、多数の微小部品をまとめた多連型（または、ネットワーク型）のチップ部品も知られている。
【００１９】
補助基板１１には、図２に示すように一方の主面に複数の電極１０１が形成されるとともに他方の主面（一方の主面の裏側の面）に複数の電極１０２が形成され、第１チップ部品３ａ，３ｂと第２チップ部品４との電気的接合用の基板（インターポーザとも呼ばれる。）である。電極１０１と電極１０２とは、図示省略の配線パターンやビア等により電気的に接続されており、その接続関係は、回路基板１上に形成する回路に合わせて様々なものとされる。補助基板１１は、基板２と同様に、ガラスエポキシ樹脂やポリイミド樹脂等の樹脂あるいはセラミックにより板状またはフィルム状に形成されており、電極１０１，１０２は、銅により形成されている。
【００２０】
図１および図２では、第１チップ部品３ａ，３ｂはそれぞれ両端に電極３１を備えた略直方体の同サイズのチップコンデンサであり、例えば、それぞれ長さが約０．６ｍｍ、幅が約０．３ｍｍ、厚さ（高さ）が約０．３ｍｍである。そして、電極３１がはんだ７０ｃにより基板２の電極２３に接合されることにより、第１チップ部品３ａ，３ｂが基板２上にはんだ７０ｃを介して実装されている。
【００２１】
第１チップ部品３ａと第１チップ部品３ｂとは、平行に並んでおり（すなわち、両チップ部品の長手方向が同じ方向を向き、かつ、長手方向に垂直な方向に並んでおり）、基板２上における両チップ部品３ａ，３ｂの高さがほぼ等しくされている。なお、基板２上における高さがほぼ等しいとは、チップ部品の製造誤差や実装誤差に起因する高さの差を無視すると、高さが等しいことを意味する。第１チップ部品３ａと第１チップ部品３ｂとの間の間隙は、例えば約０．２ｍｍとされる。
【００２２】
補助基板１１は、第１チップ部品３ａ，３ｂ上に（すなわち、第１チップ部品３ａ，３ｂの基板２とは反対側に）はんだ７０ａを介して実装されており、電極１０１が第１チップ部品３ａ，３ｂの電極３１にはんだ７０ａにより接合される。すなわち、第１チップ部品３ａ，３ｂは、基板２と補助基板１１との間に存在して、基板２と補助基板１１の両方に接合される。ここで、基板２と補助基板１１との間に存在する電子部品は、第１チップ部品３ａ，３ｂのみとされる。
【００２３】
第２チップ部品４は、第１チップ部品３ａ，３ｂとは異種の部品あり、両端に電極４１を備え、電極４１間に抵抗体４２（図１参照）を有する略直方体のチップ抵抗器である。第２チップ部品４は、第１チップ部品３ａ，３ｂとほぼ同じサイズであり、長さが約０．６ｍｍ、幅が約０．３ｍｍ、厚さ（高さ）が約０．２５ｍｍとなっている。第２チップ部品４は、補助基板１１上に（すなわち、補助基板１１の第１チップ部品３ａ，３ｂとは反対側に）はんだ７０ｂを介して実装されており、電極４１が補助基板１１の電極１０２にはんだ７０ｂにより接合される。
【００２４】
第２チップ部品４は、補助基板１１の電極１０１，１０２、配線、ビア等を介して、例えば、一方の電極４１が第１チップ部品３ａの電極３１と電気的に接続され、他方の電極４１が第１チップ部品３ｂの電極３１と電気的に接続される。第２チップ部品４に接続されない２つの電極３１は互いに接続される（接続されない場合もあり、この場合、接合される電極１０１はダミー電極となる。）。これにより、第１チップ部品３ａ，３ｂおよび第２チップ部品４を、補助基板１１およびはんだ７０ａ，７０ｂ，７０ｃを介して、基板２の表面に対して垂直な方向に２段に積み重ねて立体的に実装するとともに、基板２と補助基板１１との間に第１チップ部品３ａ，３ｂのみを配置した構造が構成される。なお、図示を省略しているが、回路基板１には、第１チップ部品３ａ，３ｂの周囲に他のチップ部品やパッケージ化された電子部品等が実装されている。
【００２５】
図３は、回路基板１を製造する際のチップ部品の実装方法を、第１チップ部品３ａ，３ｂ、補助基板１１、および第２チップ部品４の実装に注目して示すフローチャートである。また、図４．Ａないし図４．Ｅ並びに図５．Ａないし図５．Ｄは、第１チップ部品３ａ，３ｂ、補助基板１１、および第２チップ部品４の実装の様子を示す図である。以下、回路基板１を製造する際のチップ部品の実装方法について説明する。
【００２６】
まず、図４．Ａに示すように、補助基板１１の一の主面（以下、「第１主面」という。）１１１の各電極１０１上に、ペースト状のはんだ（以下、「第１はんだ」という。）７１がスクリーン印刷により付与される（ステップＳ１１）。第１はんだ７１は、いわゆるクリームはんだであり、粉末状のはんだと粘性を有するフラックスとを混合してペースト状にしたものである。続いて、図４．Ｂに示すように、補助基板１１上の第１はんだ７１上に第１チップ部品３ａ，３ｂが装着される（ステップＳ１２）。
【００２７】
そして、補助基板１１がリフロー装置へと搬入され、高温槽により第１はんだ７１が加熱されて溶融し、フラックス成分が揮発してはんだ成分のみが残存し、その後、冷却により第１はんだ７１を凝固させることにより、第１チップ部品３ａ，３ｂの電極３１上に広がる固体のはんだ７０ａ（上下が反転された図４．Ｃ参照）となって、補助基板１１の電極１０１上に第１チップ部品３ａ，３ｂの電極３１が電気的に接合されるとともに機械的に固定される（ステップＳ１３）。
【００２８】
次に、図４．Ｃに示すように、第１チップ部品３ａ，３ｂが固定された補助基板１１が上下反転され、補助基板１１の第１主面１１１とは反対側の主面（以下、「第２主面」という。）１１２の各電極１０２上に、ペースト状のクリームはんだ（以下、「第２はんだ」という。）７２が、スクリーン印刷または微細なノズルを用いて付与される（ステップＳ１４）。続いて、図４．Ｄに示すように、補助基板１１上の第２はんだ７２上に第２チップ部品４が装着される（ステップＳ１５）。
【００２９】
そして、補助基板１１がリフロー装置へと搬入され、高温槽により第２はんだ７２を加熱して溶融させた後冷却することにより、図４．Ｅに示すように、第２はんだ７２が固体のはんだ７０ｂとなって、補助基板１１の電極１０２上に第２チップ部品４の電極４１が電気的に接合されるとともに機械的に固定される。これにより、第１チップ部品３ａ，３ｂが補助基板１１の第１主面１１１に固定され、第２チップ部品４が補助基板１１の第２主面１１２に固定されたチップ部品構造体１０が形成される（ステップＳ１６）。
【００３０】
次に、図５．Ａに示すように、基板２の電極２３上に、ペースト状のはんだ（以下、「第３はんだ」という。）７３がスクリーン印刷または微細なノズルを用いて付与される（ステップＳ２１）。続いて、図５．Ｂに示すように、基板２上の第３はんだ７３上に、第１チップ部品３ａ，３ｂ側を基板２に向けてチップ部品構造体１０が装着される（ステップＳ２２）。このとき、必要に応じて、他のチップ部品８１，８２やパッケージ化された電子部品（図示省略）等も、チップ部品構造体１０と同様に第３はんだ７３上に装着される。なお、第１チップ部品３ａと第１チップ部品３ｂの補助基板１１上における高さ（基板２上の高さでもある。）がほぼ等しくされるため、補助基板１１を水平にしてチップ部品構造体１０を安定して装着することができる。
【００３１】
そして、基板２がリフロー装置へと搬入され、高温槽により第３はんだ７３を加熱して溶融させた後冷却することにより、図５．Ｃに示すように、第３はんだ７３が固体のはんだ７０ｃとなって、基板２の電極２３上にチップ部品構造体１０の第１チップ部品３ａ，３ｂの電極３１が電気的に接合されるとともに機械的に固定される（ステップＳ２３）。これにより、チップ部品構造体１０が基板２に実装される。他のチップ部品８１，８２やパッケージ化された電子部品（図示省略）等も、チップ部品構造体１０と同様に基板２に実装される。
【００３２】
その後、図５．Ｄに示すように第１チップ部品３ａ，３ｂ、補助基板１１、および第２チップ部品４を覆うように（アンダーフィルのみであってもよく、少なくとも電極同士の接合部を覆うように）、電極同士の接合を補強するための補強樹脂５（光や熱により硬化する樹脂、あるいは、自然に硬化する樹脂であってもよい。）がノズルを用いて塗布され（ステップＳ２４）、補強樹脂５の硬化が行われる（ステップＳ２５）。これにより、第１チップ部品３ａ，３ｂ、補助基板１１、および第２チップ部品４により構成される構造が補強され、回路基板１の信頼性が向上する。
【００３３】
以上の工程を経ることにより、チップ部品の実装が完了し、はんだ７０ｃにより基板２上に第１チップ部品３ａ，３ｂが実装され、はんだ７０ｃと連続するはんだ７０ａにより第１チップ部品３ａ，３ｂ上に補助基板１１が実装され、はんだ７０ｂにより補助基板１１上に第２チップ部品４が実装され、さらに、第１チップ部品３ａ，３ｂ、補助基板１１、および第２チップ部品４が補強樹脂５により補強された回路基板１が得られる（図１、図２および図５．Ｄ参照）。
【００３４】
なお、第２はんだ７２を溶融させる際に一旦固化したはんだ７０ａが再溶融してもよいが、再溶融が好ましくない場合には、はんだ７０ａ（すなわち、第１はんだ７１）の再溶融温度よりも低い融点を有する第２はんだ７２が使用され、２回目のリフロー温度は第２はんだ７２は溶融するがはんだ７０ａは再溶融しない温度とされる。同様に、第３はんだ７３を溶融させる際に一旦固化したはんだ７０ａ，７０ｂが再溶融してもよいが、再溶融が好ましくない場合には、はんだ７０ａ，７０ｂ（すなわち、第１はんだ７１および第２はんだ７２）の再溶融温度よりも低い融点を有する第３はんだ７３が使用され、３回目のリフロー温度は第３はんだ７３は溶融するがはんだ７０ａ，７０ｂは再溶融しない温度とされる。
【００３５】
また、チップ部品構造体１０を基板２に実装する際には、チップ部品構造体１０を含む微小な領域が熱風や光を用いて局所的に加熱されてもよい。これにより、他の領域への影響を最小限に抑えつつ、第１チップ部品３ａ，３ｂ、補助基板１１、および第２チップ部品４を実装することができる。
【００３６】
図６は、回路基板１を製造する際のチップ部品の他の実装方法を、第１チップ部品３ａ，３ｂ、補助基板１１、および第２チップ部品４の実装に注目して示すフローチャートである。また、図７．Ａないし図７Ｅは、第１チップ部品３ａ，３ｂ、補助基板１１、および第２チップ部品４の実装の様子を示す図である。
【００３７】
図６に示すチップ部品の実装方法では、まず、図５．Ａと同様に、基板２の各電極２３上に、ペースト状のはんだ（以下、「第１はんだ」という。）７４（図５．Ａの符号７３を符号７４に置き換えるものとする。）がスクリーン印刷により付与される（ステップＳ３１）。続いて、図７．Ａに示すように、基板２上の第１はんだ７４上に第１チップ部品３ａ，３ｂが装着される（ステップＳ３２）。このとき、必要に応じて、他のチップ部品８１，８２やパッケージ化された電子部品（図示省略）等も、第１チップ部品３ａ，３ｂと同様に第１はんだ７４上に装着される。
【００３８】
次に、図７．Ｂに示すように、第１チップ部品３ａ，３ｂの電極３１上に、ペースト状のはんだ（以下、「第２はんだ」という。）７５がスクリーン印刷または微細なノズルを用いて付与される（ステップＳ３３）。続いて、図７．Ｃに示すように、第１チップ部品３ａ，３ｂの第２はんだ７５上に、補助基板１１が装着される（ステップＳ３４）。このとき、補助基板１１は、第１主面１１１の各電極１０１が第２はんだ７５上に位置するように装着される。なお、第１チップ部品３ａと第１チップ部品３ｂの基板２上における高さはほぼ等しいため、補助基板１１を第１チップ部品３ａ，３ｂ上に安定して積み重ねることができる。
【００３９】
次に、図７．Ｄに示すように、補助基板１１の第２主面１１２の各電極１０２上に、ペースト状のはんだ（以下、「第３はんだ」という。）７６がスクリーン印刷または微細なノズルを用いて付与される（ステップＳ３５）。続いて、図７．Ｅに示すように、補助基板１１上の第３はんだ７６上に第２チップ部品４が装着される（ステップＳ３６）。
【００４０】
基板２はリフロー装置へと搬入され、基板２全体にリフロー処理が施される（ステップＳ３７）。すなわち、高温槽により第１はんだ７４、第２はんだ７５および第３はんだ７６を一括して加熱して溶融させた後、冷却することにより、第１はんだ７４、第２はんだ７５および第３はんだ７６が固化される。これにより、図５．Ｃおよび図２に示したものと同様の構造が得られる。すなわち、図２に示すように、第１はんだ７４が固体のはんだ７０ｃとなって、基板２の電極２３上に第１チップ部品３ａ，３ｂの電極３１が電気的に接合されるとともに機械的に固定され、第２はんだ７５が固体のはんだ７０ａとなって、第１チップ部品３ａ，３ｂの電極３１上に補助基板１１の電極１０１が電気的に接合されるとともに機械的に固定され、第３はんだ７６が固体のはんだ７０ｂとなって、補助基板１１の電極１０２上に第２チップ部品４の電極４１が電気的に接合されるとともに機械的に固定される。図７．Ｅおよび図５．Ｃに示すように、他のチップ部品８１，８２やパッケージ化された電子部品（図示省略）等も、第１はんだ７４が固体のはんだ７０ｃとなって、基板２に実装される。
【００４１】
その後、図５．Ｄに示すように、第１チップ部品３ａ，３ｂ、補助基板１１、および第２チップ部品４を覆うように、電極同士の接合を補強するための補強樹脂５が塗布され（ステップＳ３８）、補強樹脂５の硬化が行われる（ステップＳ３９）。
【００４２】
以上の工程を経ることにより、第１チップ部品３ａ，３ｂ、補助基板１１、および第２チップ部品４が基板２側から順に積み上げられた回路基板１が得られる（図１、図２および図５．Ｄ参照）。図６に示す実装方法の場合、第１チップ部品３ａ，３ｂの基板２への固定と、補助基板１１の第１チップ部品３ａ，３ｂへの固定と、第２チップ部品４の補助基板１１への固定とが一括して行われるため、実装作業を効率よく行うことができる。
【００４３】
なお、第１チップ部品３ａ，３ｂの基板２への固定、補助基板１１の第１チップ部品３ａ，３ｂへの固定、第２チップ部品４の補助基板１１への固定は、それぞれ個別に行われてもよい。すなわち、第１はんだ７４、第２はんだ７５および第３はんだ７６のそれぞれが塗布される毎に、あるいは、いずれか２つのはんだのみに対して同時にリフローが行われてもよい。
【００４４】
以上、回路基板１の構造およびチップ部品の実装方法について説明してきたが、回路基板１では、第１チップ部品３ａ，３ｂ上に第２チップ部品４が積み重なるようにして立体的に実装される。これにより、実装に利用される空間を有効に活用して、チップ部品を基板２上に高密度に実装することができ、回路基板１を小型化することができる。
【００４５】
例えば、図８．Ａに示すように、第１チップ部品３ａ，３ｂ、第２チップ部品４、および他のパッケージ化された電子部品８５，８６を基板２に実装した場合、第１チップ部品３ａ，３ｂおよび第２チップ部品４の上に空間が余る状態になり、実装に必要な空間が大きくなる。これに対して、図８．Ｂに示す回路基板１のように、第１チップ部品３ａ，３ｂ上に（補助基板１１を介して）第２チップ部品４を実装した場合、第２チップ部品４の上面の高さがパッケージ化された電子部品８５，８６の高さ程度に納まることにより、基板２上の空間を有効活用してチップ部品を高密度に実装することができ、回路基板１の厚さを大幅に増すことなく、回路基板１の面積を小さくすることができる。
【００４６】
また、回路基板１では、補助基板１１を介して第１チップ部品３ａ，３ｂ上に第２チップ部品４を実装しているため、補助基板１１の配線パターンや第２チップ部品４の配置によって第１チップ部品と第２チップ部品との接続関係を多様化することができ、回路設計の自由度が高まる。
【００４７】
さらに、基板２と補助基板１１との間には基板２と補助基板１１の両方に接合される第１チップ部品３ａ，３ｂのみが配置され、補助基板１１の大きさが必要最小限とされるため、従来のように基板の上に大きな別の基板が積層される場合に比べて回路基板の曲げに対する耐久性、および、回路基板の単位面積当たりの外力に対する強度を高くすることができる。これにより、回路基板１の信頼性を高めることができる。加えて、非常に微小な領域で回路基板１の多層化が行われるため、回路基板１上の多数の箇所で局所的に簡易な設計変更を行うことが可能となる。その結果、回路基板１の設計コストの増大を抑えつつ、チップ部品の高密度実装が実現される。
【００４８】
図９ないし図１３は、基板２上にチップ部品が積層される回路基板１の他の例を示す図であり、それぞれ図２と同様に３方向から見た様子をまとめて示しており、正面図を左下に、平面図を左上に、側面図を右下に示している。また、これらの図では、補助基板１１およびはんだ７０ａ，７０ｂ，７０ｃの輪郭を破線で示しており、補助基板１１の電極の図示を省略している。図９ないし図１２では、右下部においてはんだ７０ｂの図示を省略し、左下部においてはんだ７０ａ，７０ｃの図示を省略し、左上部においてはんだ７０ａ，７０ｂ，７０ｃおよび基板２上の配線の図示を省略している。さらに、積層されるチップ部品は必要に応じて補強樹脂にて覆われる。
【００４９】
図９に示す回路基板１では、２つの第１チップ部品３ａ，３ｂおよび２つの第２チップ部品４ａ，４ｂが、補助基板１１を介して基板２の表面に対して垂直な方向に２段に積み重ねて立体的に実装されている。図９に示す例では、第１チップ部品３ａ，３ｂはチップコンデンサであり、第２チップ部品４ａ，４ｂはチップ抵抗器であり、第２チップ部品４ａ，４ｂが２個であるという点を除いて図２と同様であり、同様の構成には同符号を付している（図１０ないし図１３においても同様）。なお、第１チップ部品３ａ，３ｂの電極３１と第２チップ部品４ａ，４ｂの電極４１との接続関係は、補助基板１１の配線やビア等により任意に設定され、回路の設計変更に柔軟に対応可能とされる。
【００５０】
図１０に示す回路基板１では、２つの第１チップ部品３ａ，３ｂが第２チップ部品４ａ，４ｂよりも相対的に大きいという点を除いて図９と同様である。図１０に示すように、第１チップ部品の高さがほぼ等しくされるのであるならば、第１チップ部品や第２チップ部品として様々な大きさのものが用いられてよい。
【００５１】
図１１に示す回路基板１では、２つの第１チップ部品３ａ，３ｂおよび３つの第２チップ部品４ａ，４ｂ，４ｃが、補助基板１１を介して基板２の表面に対して垂直な方向に２段に積み重ねて立体的に実装されており、第２チップ部品が３個であるという点を除いて図１０と同様である。一方、図１２に示す回路基板１では、２つの第１チップ部品３ａ，３ｂ上に補助基板１１が実装され、補助基板１１上に１つの大きな第２チップ部品４が実装される。このように、第２チップ部品は１個であってもよく、３個以上であってもよい。さらには、第２チップ部品が２列に配列されてもよい。なお、第２チップ部品が実装される向きも第１チップ部品と平行であってもよい。
【００５２】
図１３に示す回路基板１では、第２チップ部品４として多連型のチップ部品が利用される。図１３では、第２チップ部品４として４つの電極４１を有するものが例示されている。なお、図１３では、左下部においてはんだ７０ａ，７０ｂ，７０ｃの図示を省略し、左上部においてはんだ７０ａ，７０ｂ，７０ｃおよび基板２上の配線の図示を省略している。第１チップ部品３ａ，３ｂおよび補助基板１１の配置は図２の場合と同様である。第１チップ部品３ａ，３ｂは、はんだ７０ｃを介して電極３１が基板２の電極２３に接合され、補助基板１１は、第１チップ部品３ａ，３ｂ上にはんだ７０ａを介して実装される。第２チップ部品４は、補助基板１１上にはんだ７０ｂを介して実装され、各電極４１が補助基板１１の配線を介して、例えば、２つの第１チップ部品３ａ，３ｂの各電極３１に電気的に接続される。このように、チップ部品としては多連型のものが用いられてもよく、チップ部品の電極の数は２つには限定されない。なお、第１チップ部品として多連型のチップ部品が用いられてもよい。
【００５３】
図９ないし図１３に示す回路基板１は、いずれも図３または図６に示した方法によって製造することができる。そして、補助基板１１を挟んで第２チップ部品を第１チップ部品上に基板２に対して垂直な方向に積み重ねるようにして実装することにより、図１および図２に示す回路基板１と同様に、実装に利用される空間を有効に利用することができ、回路基板１の小型化が実現される。さらに、異種部品を積み上げて、すなわち、基板２上に実装される少なくとも１つの第１チップ部品に含まれる一の第１チップ部品と、この第１チップ部品の電極に接合される第２チップ部品とを機能の異なる異種部品とすることにより、局所的かつ柔軟に回路構造の立体化が実現され、回路基板１の大幅な小型化が実現される。
【００５４】
以上、本発明の実施の形態について説明してきたが、本発明は上記実施の形態に限定されるものではなく、様々な変形が可能である。
【００５５】
基板２上に実装される第１チップ部品や補助基板１１を介して第１チップ部品上に実装される第２チップ部品は、典型的には、チップ抵抗器、チップコンデンサまたはチップインダクタであるが、他の機能を有するチップ部品であってもよく、また、既述のように、多連チップ抵抗器、チップ形ネットワーク等の多連型（同種のチップ部品を連結したものであってもよく、異種のチップ部品を連結したものであってもよい。）のチップ部品であってもよい。なお、多連型のチップ部品の場合は、電極は必ずしも長手方向の端部には存在しない。さらに、メルフ形抵抗器や円筒形チップ抵抗器のように略直方体ではないチップ部品が利用されてもよい。
【００５６】
第１チップ部品および第２チップ部品の大きさは様々なものであってよいが、通常、長さが２ｍｍ以下の微細なチップ部品は１つの基板に多数実装され、かつ、これらのチップ部品の高さは通常１ｍｍ以下であり、２段に積層する程度では回路基板の高さに影響を与えない。したがって、チップ部品の積み重ねは、長さが２ｍｍ以下の微細なチップ部品に対して行われることが好ましいといえる。
【００５７】
上記実施の形態では、ペースト状のはんだを用いて第１チップ部品、補助基板１１、および第２チップ部品が実装されるが、基板２、第１チップ部品、補助基板１１、または第２チップ部品にメッキやディップ等の手法によりプリコーティングされたはんだ層を設けておき、プリコーティングされたはんだ層を利用した実装が行われてもよい。このような実装を行うことにより、回路基板１の製造作業が簡素化される。さらには、銀ペースト、導電性樹脂などの導電性の他の接合材料を用いて第１チップ部品、補助基板１１、または第２チップ部品の実装が行われてもよい。また、例えば、熱硬化性の接着樹脂を用いる場合のように、チップ部品の装着と固定とが同時に行われてもよい。この場合、装着時点でチップ部品の実装が完了することとなる。
【００５８】
第１チップ部品および第２チップ部品は３以上であってもよく、これらのチップ部品は様々に配置されてよい。すなわち、複数の第１チップ部品が基板２に実装され、少なくとも１つの第２チップ部品が補助基板１１を介して第１チップ部品の上に実装され、このとき、基板２と補助基板１１との間に存在する電子部品を第１チップ部品のみとすることにより、柔軟で局所的な多層化が実現される。
【００５９】
特に、第１チップ部品を２つにすることで、多くの箇所で回路構造を簡易に部分的に立体化することができ、これにより、回路構造の立体化が最も効率よく実現され、チップ部品の高密度実装が実現される。しかも、第１チップ部品を２つにすることで、回路基板１の歪みに対する補助基板１１の歪を最小限に抑えることができ、回路基板１の信頼性が高められる。
【００６０】
なお、回路基板１上には第１チップ部品および第２チップ部品を２段に積み重ねて実装した構造以外に、複数の補助基板を挟んでチップ部品を３段以上に積み重ねて実装した構造が設けられてもよい。
【産業上の利用可能性】
【００６１】
本発明は、配線パターンが形成された基板にチップ部品を実装する技術に利用することができる。
【図面の簡単な説明】
【００６２】
【図１】回路基板の一部を示す斜視図
【図２】回路基板上の構造を示す図
【図３】チップ部品の実装方法を示すフローチャート
【図４．Ａ】チップ部品構造体の形成を示す図
【図４．Ｂ】チップ部品構造体の形成を示す図
【図４．Ｃ】チップ部品構造体の形成を示す図
【図４．Ｄ】チップ部品構造体の形成を示す図
【図４．Ｅ】チップ部品構造体の形成を示す図
【図５．Ａ】チップ部品構造体の実装を示す図
【図５．Ｂ】チップ部品構造体の実装を示す図
【図５．Ｃ】チップ部品構造体の実装を示す図
【図５．Ｄ】チップ部品構造体の実装を示す図
【図６】チップ部品の他の実装方法を示すフローチャート
【図７．Ａ】第１および第２チップ部品の実装を示す図
【図７．Ｂ】第１および第２チップ部品の実装を示す図
【図７．Ｃ】第１および第２チップ部品の実装を示す図
【図７．Ｄ】第１および第２チップ部品の実装を示す図
【図７．Ｅ】第１および第２チップ部品の実装を示す図
【図８．Ａ】積み重ねられなかった場合のチップ部品を示す図
【図８．Ｂ】積み重ねられたチップ部品を示す図
【図９】回路基板上の構造の他の例を示す図
【図１０】回路基板上の構造の他の例を示す図
【図１１】回路基板上の構造の他の例を示す図
【図１２】回路基板上の構造の他の例を示す図
【図１３】回路基板上の構造の他の例を示す図
【符号の説明】
【００６３】
１    回路基板
２    基板
３，３ａ，３ｂ    第１チップ部品
４，４ａ，４ｂ，４ｃ    第２チップ部品
５    補強樹脂
１０    チップ部品構造体
１１    補助基板
２２    配線パターン
２３，３１，４１    電極
７０ａ，７０ｂ，７０ｃ    はんだ
１０１，１０２    電極
１１１    第１主面
１１２    第２主面
Ｓ１１〜Ｓ１６，Ｓ２１〜Ｓ２５，Ｓ３１〜Ｓ３９    ステップ
【図１】
2005235819.tif 000003
【図２】
2005235819.tif 000004
【図３】
2005235819.tif 000005
【図４．Ａ】
2005235819.tif 000006
【図４．Ｂ】
2005235819.tif 000007
【図４．Ｃ】
2005235819.tif 000008
【図４．Ｄ】
2005235819.tif 000009
【図４．Ｅ】
2005235819.tif 000010
【図５．Ａ】
2005235819.tif 000011
【図５．Ｂ】
2005235819.tif 000012
【図５．Ｃ】
2005235819.tif 000013
【図５．Ｄ】
2005235819.tif 000014
【図６】
2005235819.tif 000015
【図７．Ａ】
2005235819.tif 000016
【図７．Ｂ】
2005235819.tif 000017
【図７．Ｃ】
2005235819.tif 000018
【図７．Ｄ】
2005235819.tif 000019
【図７．Ｅ】
2005235819.tif 000020
【図８．Ａ】
2005235819.tif 000021
【図８．Ｂ】
2005235819.tif 000022
【図９】
2005235819.tif 000023
【図１０】
2005235819.tif 000024
【図１１】
2005235819.tif 000025
【図１２】
2005235819.tif 000026
【図１３】
2005235819.tif 000027