(57)【要約】【課題】  負荷電圧の電圧範囲を広くすることができ、かつ低消費電力で安価な検出抵抗を使用することができる負荷駆動回路を提供すること。【解決手段】  図１に示す負荷駆動回路の場合、検出抵抗１２３には駆動電流Ｉoの１／Ｎの検出電流Ｉs（＝Ｉo／Ｎ）が流れる。ここで、Ｎは出力用ソース（Ｓ１）に流れる電流（＝駆動電流Ｉo）と、検出用ソース（Ｓ２）に流れる電流（＝検出電流Ｉs）との分流比である。分流比Ｎは出力用ソース（Ｓ１）及び検出用ソース（Ｓ２）のセル比によって決定される。【選択図】      図１
2005114477.tif 000002
【特許請求の範囲】
【請求項１】
検出抵抗により検出された検出電流に基づき負荷を駆動する駆動電流を制御する負荷駆動回路において、
ドレイン電流を所定の分流比にて分割し、一方を前記検出電流として出力する検出用ソースと、他方を前記駆動電流として出力する出力用ソースとを有する電流供給用ＭＯＳトランジスタと、
両入力端が前記検出用ソースと前記出力用ソースとにそれぞれ接続され、出力端から前記検出電流を前記検出抵抗に供給する電流バッファ回路とを具備したことを特徴とする負荷駆動回路。
【請求項２】
請求項１に記載の負荷駆動回路において、
前記電流供給用ＭＯＳトランジスタは検出用セルと出力用セルとを有し、
前記検出用ソースは前記検出用セルを流れる電流を前記検出電流として出力し、前記出力用ソースは前記出力用セルを流れる電流を前記駆動電流として出力することを特徴とする負荷駆動回路。
【請求項３】
請求項１又は請求項２に記載の負荷駆動回路において、
前記分流比は、前記検出用セル及び前記出力用セルのセル比に比例することを特徴とする負荷駆動回路。
【請求項４】
請求項１乃至請求項３のいずれかに記載の負荷駆動回路において、
前記負荷は、モータであることを特徴とする負荷駆動回路。
【請求項５】
検出抵抗により検出された検出電流に基づき負荷を駆動する駆動電流を制御する負荷駆動回路において、
ソース電流を所定の分流比にて分割し、一方を前記検出電流として出力する検出用ドレインと、他方を前記駆動電流として出力する出力用ドレインとを有する電流供給用ＭＯＳトランジスタと、
両入力端が前記検出用ドレインと前記出力用ドレインとにそれぞれ接続され、出力端から前記検出電流を前記検出抵抗に供給する電流バッファ回路とを具備したことを特徴とする負荷駆動回路。
【請求項６】
請求項５に記載の負荷駆動回路において、
前記電流供給用ＭＯＳトランジスタは検出用セルと出力用セルとを有し、
前記検出用ドレインは前記検出用セルを流れる電流を前記検出電流として出力し、前記出力用ドレインは前記出力用セルを流れる電流を前記駆動電流として出力することを特徴とする負荷駆動回路。
【請求項７】
請求項５又は請求項６に記載の負荷駆動回路において、
前記分流比は、前記検出用ドレイン及び前記出力用ドレインのセル比に比例することを特徴とする負荷駆動回路。
【請求項８】
請求項５乃至請求項７のいずれかに記載の負荷駆動回路において、
前記負荷は、モータであることを特徴とする負荷駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、モータドライバ等の負荷駆動回路に関するものであり、より具体的には、カレントミラーを構成して駆動電流を検出する電流検出機能を有する負荷駆動回路に関する。
【背景技術】
【０００２】
図８は従来のモータ駆動回路のブロック図である。図８において、Ｔｒ８０１〜８１１はトランジスタ、ＶＭは電源電圧、８１９はモータ、８２１は電流検出用アンプ、８２３は駆動電流Ｉｏの検出抵抗を表している。図中の点線はＴｒ８０５→Ｖ相駆動端子→Ｗ相駆動端子→Ｔｒ８１１を流れる駆動電流Ｉｏを表している。
図８において、検出抵抗８２３の一端とトランジスタＴｒ８０３〜８１１との接続点Ｃは、電流検出用アンプ８２１の反転入力端子に接続されており、検出抵抗８２３の他端は接地されている。また、電流検出用アンプ８２１の非反転入力端子も接地されている。電流検出用アンプ８２１の出力端子は制御回路（図示せず）に接続されており、当該制御回路は電流検出用アンプ８２１の出力電圧に応じてトランジスタＴｒ８０１〜８１１のゲート電圧を制御する。
【０００３】
すなわち、駆動電流Ｉｏが変化し、Ｃ点の電圧が変化すると、電流検出用アンプ８２１の出力電圧が変化する。図示しない制御回路は、電流検出用アンプ８２１の出力電圧に応じ、例えば、駆動電流Ｉｏが過電流になったことを検出すると、トランジスタＴｒ８０１〜８１１のゲート電圧を制御して電流制限を行う。
以上のような手順で、従来は駆動電流Ｉoの制御を行っていたが、図８のような回路構成にした場合、検出抵抗８２３に発生する電圧はそのまま、電源電圧ＶＭのロスになるといった問題があった。
上記問題に対処する方法として、２個の並列ｎチャネルＭＯＳＦＥＴトランジスタの一方を出力用トランジスタとして用い、他方を検出用トランジスタとして用いる電流検出回路がある（特許文献１の図１参照）。確かに、この電流検出回路を利用すれば、電源からパワーグラウンドへの駆動電流のパスから検出抵抗を除くことができた。
【特許文献１】特許第２５７０５２３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記電流検出回路を正しく動作させるためには、検出抵抗の抵抗値を小さくしなければならず、今度は、電圧の検出が困難になるといった問題があった。これに対して、特許文献１では駆動電流をパワー部と検出部とに分割しない電流検出回路（図３）を提案しているが、この電流検出回路を動作させるには検出用の定電流源を設ける必要があった。
本発明は、上記従来技術に鑑みて、負荷電圧の電圧範囲を広くすることができ、かつ低消費電力で安価な検出抵抗を使用することができる負荷駆動回路を提供することを目的とする。特に低電圧駆動を要求されるノートパソコン等のポータブル機器におけるモータ駆動に適した負荷駆動回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するため、本願第１の発明である負荷駆動回路は、検出抵抗により検出された検出電流に基づき負荷を駆動する駆動電流を制御し、ドレイン電流を所定の分流比にて分割し、一方を検出電流として出力する検出用ソースと、他方を駆動電流として出力する出力用ソースとを有する電流供給用ＭＯＳトランジスタと、両入力端が検出用ソースと出力用ソースとにそれぞれ接続され、出力端から検出電流を検出抵抗に供給する電流バッファ回路とを具備したことを特徴とする。
【０００６】
前記電流供給用ＭＯＳトランジスタは検出用セルと出力用セルとを有し、検出用ソースは検出用セルを流れる電流を検出電流として出力し、出力用ソースは出力用セルを流れる電流を駆動電流として出力することが好ましい。
前記分流比は、検出用セル及び出力用セルのセル比に比例する。
前記負荷は、モータであることが好ましい。
また、本願第２の発明である負荷駆動回路は、検出抵抗により検出された検出電流に基づき負荷を駆動する駆動電流を制御し、ソース電流を所定の分流比にて分割し、一方を検出電流として出力する検出用ドレインと、他方を駆動電流として出力する出力用ドレインとを有する電流供給用ＭＯＳトランジスタと、両入力端が検出用ドレインと出力用ドレインとにそれぞれ接続され、出力端から検出電流を検出抵抗に供給する電流バッファ回路とを具備したことを特徴とする。
前記電流供給用ＭＯＳトランジスタは、検出用セルと出力用セルとを有し、検出用ドレインは検出用セルを流れる電流を検出電流として出力、出力用ドレインは出力用セルを流れる電流を駆動電流として出力することが好ましい。
前記分流比は、検出用ドレイン及び出力用ドレインのセル比に比例する。
前記負荷は、モータであることが好ましい。
【発明の効果】
【０００７】
本発明の負荷駆動回路によれば、負荷電圧の電圧範囲を広くすることができ、かつ低消費電力で安価な検出抵抗を使用することができる。
【発明を実施するための最良の形態】
【０００８】
図１及び図２は本発明の実施の形態である負荷駆動回路のブロック図であり、図３乃至図５は本発明の実施の形態であるトランジスタ、電流バッファ回路、及び検出抵抗の回路構成図であり、図６及び図７は本発明の実施の形態であるＭＯＳトランジスタを上方から見たときの平面図である。以下、添付図面を参照しながら、本発明の実施の形態を詳細に説明する。
【０００９】
１．本発明の第１の実施の形態
１−（１）負荷駆動回路についての説明
本実施の形態では、トランジスタＴｒ（以下、Ｔｒという）１０１〜１１１として「ｎチャネルＭＯＳトランジスタ」を用いる。
図１を用いて、本発明の第１の実施の形態である負荷駆動回路を説明する。図示しない制御回路がＴｒ１０１〜１１１のＯＮ／ＯＦＦ切替えを行うことにより、モータ１１９を構成するＵ相〜Ｗ相電流駆動端子に所定のパターンで駆動電流Ｉoを送り、モータ１１９を駆動させている。
【００１０】
Ｔｒ１０１，Ｔｒ１０５，Ｔｒ１０９はモータ電源ＶＭに対して並列接続されており、各Ｔｒのドレインはモータ電源ＶＭ側に接続され、ゲートは図示しない制御回路に接続されている。ソースは出力用ソース（Ｓ１）と検出用ソース（Ｓ２）とに分離されているが詳しくは後述する。
Ｔｒ１０３，Ｔｒ１０７，Ｔｒ１１１は、それぞれＴｒ１０１，Ｔｒ１０５，Ｔｒ１０９と直列接続されている。Ｔｒ１０３のドレインはＴｒ１０１の出力用ソース（Ｓ１）と接続され、Ｔｒ１０７のドレインはＴｒ１０５の出力用ソース（Ｓ１）と接続され、Ｔｒ１１１のドレインはＴｒ１０９の出力用ソース（Ｓ１）と接続されている。
【００１１】
Ｔｒ１０１〜１０９の出力用ソース（Ｓ１）とＴｒ１０３〜１１１のドレインとの接続点は全てモータ１１９に接続されており、各Ｔｒに流れる電流（駆動電流Ｉo）がモータ１１９に供給されるようになっている。また、Ｔｒ１０３，Ｔｒ１０７，Ｔｒ１１１の全てについて、そのゲートは図示しない制御回路に接続され、ソースは接地されている。
前述のとおり、Ｔｒ１０１〜１０９のソースは出力用ソース（Ｓ１）と検出用ソース（Ｓ２）とに分離されている。そして、Ｔｒ１０１の検出用ソース（Ｓ２）は電流バッファ回路（以下、ＶＦという）１１３の反転入力端子に、Ｔｒ１０５の検出用ソース（Ｓ２）はＶＦ１１５の反転入力端子に、Ｔｒ１０９の検出用ソース（Ｓ２）はＶＦ１１７の反転入力端子に接続している。
【００１２】
一方、ＶＦ１１３の非反転入力端子はＴｒ１０１の出力用ソース（Ｓ１）に接続され、ＶＦ１１５の非反転入力端子はＴｒ１０５の出力用ソース（Ｓ１）に接続され、ＶＦ１１７の非反転入力端子はＴｒ１０９の出力用ソース（Ｓ１）に接続されている。
ＶＦ１１３〜１１７の出力端子は検出抵抗１２３と接続されており、その接続点Ｃは電流検出用アンプ１２１の反転入力端子に接続されており、検出抵抗１２３の他端は接地されている。また、電流検出用アンプ１２１の非反転入力端子も接地されている。電流検出用アンプ１２１の出力端子は制御回路（図示せず）に接続されており、当該制御回路は電流検出用アンプ１２１の出力電圧に応じてトランジスタＴｒ１０１〜１１１のゲート電圧を制御する。
【００１３】
図１に示す負荷駆動回路の場合、検出抵抗１２３には駆動電流Ｉoの１／Ｎの検出電流Ｉs（＝Ｉo／Ｎ）が流れる。ここで、Ｎは出力用ソース（Ｓ１）に流れる電流（＝駆動電流Ｉo）と、検出用ソース（Ｓ２）に流れる電流（＝検出電流Ｉs）との分流比である。分流比Ｎは出力用ソース（Ｓ１）及び検出用ソース（Ｓ２）のセル比によって決定され、本実施の形態ではＮ＝１００とする。
このように、図１に示すような回路構成にした場合、モータ電源ＶＭからパワーグラウンドへの駆動電流のパスから、検出抵抗１２３を除くことができるため、モータ電源ＶＭの電圧範囲を広くすることができる。また、検出電流Ｉsは駆動電流Ｉoの１／Ｎであるため、検出抵抗１２３のインピータンスをＮ倍以上にしたり、検出抵抗１２３での消費電力を１／Ｎ２にすることができる。
【００１４】
ここで、適切な電流検出を行うためには、検出電流Ｉsと駆動電流Ｉoとの分流比を常時Ｎにしておく必要がある。そのため、本発明の実施の形態では、出力用ソース（Ｓ１）と検出用ソース（Ｓ２）に流れる電流がカンレントミラーを構成し、そのミラー比を保つよう、電流バッファ回路（ＶＦ１１３，１１５，１１７）を設けている。
【００１５】
１−（２）トランジスタ及び電流バッファ回路についての説明
図３（ａ）は、本発明の実施の形態であるトランジスタ、電流バッファ回路、及び検出抵抗の回路構成図である。なお、ここでは、図１におけるＴｒ１０１、ＶＦ１１３、及び検出抵抗１２３の回路構成を説明するが、Ｔｒ１０５〜１０９とＶＦ１１５〜１１７との回路構成についても同じことが言える。また、本発明の実施の形態では、電流バッファ回路ＶＦ１１３〜１１７として差動増幅回路とトランジスタとを組合せたものを用いるが、これに限定されないことは明らかである。
【００１６】
図３（ａ）に示すとおり、Ｔｒ１０１はそのソースが出力用ソース（Ｓ１）と検出用ソース（Ｓ２）とに分離され、出力用ソース（Ｓ１）はＶＦ１１３の非反転出力端子とモータ１１９とに接続され、検出用ソース（Ｓ２）はＶＦ１１３の反転出力端子に接続されている。ＶＦ１１３の出力端子は検出抵抗１２３に接続され、検出電流Ｉsを検出抵抗１２３に供給できるようになっている。電流バッファ回路は入力インピーダンスが極めて高く、また低出力インピーダンスであるため、電圧利得がほぼ１となる。すなわち、ＶＦ１１３の出力電圧は出力用ソース（Ｓ１）の電圧とほぼ等しくなる。
したがって、Ｔｒ１０１のゲート−出力用ソース（Ｓ１）間の電圧（ＶＧＳ１）とゲート−検出用ソース（Ｓ２）間の電圧（ＶＧＳ２）、並びに、Ｔｒ１０１のドレイン−出力用ソース（Ｓ１）間の電圧（ＶＤＳ１）とドレイン−検出用ソース（Ｓ２）間の電圧（ＶＤＳ２）はそれぞれ等しくなり、ＶＦ１１３の設置により、両ソース（Ｓ１，Ｓ２）の分流比Ｎに応じた検出電流Ｉs（＝Ｉo／Ｎ）を検出抵抗１２３に供給することができる。
【００１７】
図３（ｂ）に図３（ａ）の等価回路を示す。
Ｔｒ３０１のドレインとＴｒ１０１のドレインとは共通接続されているため、双方のドレイン電圧は等しく、また、Ｔｒ３０１のゲートとＴｒ１０１のゲートとも共通接続されているため、双方のゲート電圧も等しい。
図３（ｂ）において、Ｔｒ１０１のソース（Ｓ１）は出力用ソースに相当し、Ｔｒ３０１のソース（Ｓ２）は検出用ソースに相当する。前述したとおり、出力用ソース（Ｓ１）と検出用ソース（Ｓ２）との分流比が常にＮになるためには、Ｔｒ１０１とＴｒ３０１とがカレントミラー回路を構成している必要がある。
【００１８】
Ｔｒ１０１とＴｒ３０１とがカレントミラー回路を構成するためには、両者のソース電圧、並びに両者のドレイン電圧を等しくなければならない。したがって、Ｔｒ１０１のソース（Ｓ１）をＶＦ１１３の非反転入力端子とモータ１１９とに接続し、Ｔｒ３０１のソース（Ｓ２）をＶＦ１１３の反転入力端子に接続し、ＶＦ１１３の出力端子を検出抵抗１２３に接続して、Ｔｒ３０１のソース電圧をＴｒ１０１のソース電圧と等しくしている。さらに、Ｔｒ１０１のドレインとＴｒ３０１のドレインとを共通接続し、Ｔｒ１０１のドレイン電圧とＴｒ３０１のドレイン電圧とを等しくしている。
【００１９】
１−（３）分流比及びセル比についての説明
図６（ａ）を用いて本発明の実施の形態である「ｎチャネルＭＯＳトランジスタ」を上方から見たときの平面図を説明する。６０１はＴｒ１０１，１０５，１０９であり、図中のセル６０５はドレイン、セル６０７はソース、セル６０５及びセル６０７の間を交差する線６０３はゲートを表している。本発明の実施の形態では、セル数は全部で約数千セルであるものとする。
【００２０】
電流検出に用いる検出用セルＳ２は高効率のものでなくてはならないため、トランジスタ６０１内の温度傾斜が範囲の中央にある、トランジスタ６０１の中央付近のセルを使用する。よって、本実施の形態ではトランジスタ６０１の中央付近からセルを約数十個選択し、これを検出用セルとして用いる。そして、残りのセルを出力用セルとして用いる。
前述のとおり、本実施の形態ではセル比Ｎを１００としたが、Ｎは全セル数やトランジスタの形に合わせて適宜変更可能である。
同図に示すとおり、出力用セルを流れる駆動電流Ｉoは出力用ソース（Ｓ１）から出力され、検出用セルを流れる検出電流Ｉo／Ｎは検出用ソース（Ｓ２）から出力される。
【００２１】
図６（ｂ）を用いて本発明の他の実施の形態である「ｎチャネルＭＯＳトランジスタ」を上方から見たときの平面図を説明する。６０９はＴｒ１０１，１０５，１０９であり、図中のセル６１１はドレイン、セル６１５はソース、６１３はゲートを表している。本発明の実施の形態では、セル数は全部で約数千セルであるものとする。
電流検出に用いる検出用セルＳ２は高効率のものでなくてはならないため、トランジスタ６０９内の温度傾斜が範囲の中央にある、トランジスタ６０９の中央付近のセルを使用する。よって、本実施の形態ではトランジスタ６０９の中央付近からセルを約数十個選択し、これを検出用セルとして用いる。そして、残りのセルを出力用セルとして用いる。
前述のとおり、本実施の形態ではセル比Ｎを１００としたが、Ｎは全セル数やトランジスタの形に合わせて適宜変更可能である。
同図に示すとおり、出力用セルを流れる駆動電流Ｉoは出力用ソース（Ｓ１）から出力され、検出用セルを流れる検出電流Ｉo／Ｎは検出用ソース（Ｓ２）から出力される。
【００２２】
２．本発明の第２の実施の形態
２−（１）負荷駆動回路についての説明
本実施の形態では、トランジスタＴｒ（以下、Ｔｒという）１０１，１０５，１０９として「ｐチャネルＭＯＳトランジスタ」を用い、Ｔｒ１０３，１０７，１１１として「ｎチャネルＭＯＳトランジスタ」を用いる。
図１を用いて本発明の第２の実施の形態である負荷駆動回路を説明する。図示しない制御回路がＴｒ１０１〜１１１のＯＮ／ＯＦＦ切替えを行うことにより、モータ１１９を構成するＵ相〜Ｗ相電流駆動端子に所定のパターンで駆動電流Ｉoを送り、モータ１１９を駆動させている。
【００２３】
Ｔｒ１０１，Ｔｒ１０５，Ｔｒ１０９はモータ電源ＶＭに対して並列接続されており、各Ｔｒのソースはモータ電源ＶＭ側に接続され、ゲートは図示しない制御回路に接続されている。ドレインは出力用ドレイン（Ｄ１）と検出用ドレイン（Ｄ２）とに分離されているが詳しくは後述する。
Ｔｒ１０３，Ｔｒ１０７，Ｔｒ１１１は、それぞれＴｒ１０１，Ｔｒ１０５，Ｔｒ１０９と直列接続されている。Ｔｒ１０３のソースはＴｒ１０１の出力用ドレイン（Ｄ１）と接続され、Ｔｒ１０７のソースはＴｒ１０５の出力用ドレイン（Ｄ１）と接続され、Ｔｒ１１１のソースはＴｒ１０９の出力用ドレイン（Ｄ１）と接続されている。
【００２４】
Ｔｒ１０１〜１０９の出力用ドレイン（Ｄ１）とＴｒ１０３〜１１１のソースとの接続点は全てモータ１１９に接続されており、各Ｔｒに流れる電流（駆動電流Ｉo）がモータ１１９に供給されるようになっている。また、Ｔｒ１０３，Ｔｒ１０７，Ｔｒ１１１の全てについて、そのゲートは図示しない制御回路に接続され、ドレインは接地されている。
前述のとおり、Ｔｒ１０１〜１０９のドレインは出力用ドレイン（Ｄ１）と検出用ドレイン（Ｄ２）とに分離されている。そして、Ｔｒ１０１の検出用ドレイン（Ｄ２）は電流バッファ回路（以下、ＶＦという）１１３の反転入力端子に、Ｔｒ１０５の検出用ドレイン（Ｄ２）はＶＦ１１５の反転入力端子に、Ｔｒ１０９の検出用ドレイン（Ｄ２）はＶＦ１１７の反転入力端子に接続している。
【００２５】
一方、ＶＦ１１３の非反転入力端子はＴｒ１０１の出力用ドレイン（Ｄ１）に接続され、ＶＦ１１５の非反転入力端子はＴｒ１０５の出力用ドレイン（Ｄ１）に接続され、ＶＦ１１７の非反転入力端子はＴｒ１０９の出力用ドレイン（Ｄ１）に接続されている。
ＶＦ１１３〜１１７の出力端子は検出抵抗１２３と接続されており、その接続点Ｃは電流検出用アンプ１２１の反転入力端子に接続されており、検出抵抗１２３の他端は接地されている。また、電流検出用アンプ１２１の非反転入力端子も接地されている。電流検出用アンプ１２１の出力端子は制御回路（図示せず）に接続されており、当該制御回路は電流検出用アンプ１２１の出力電圧に応じてトランジスタＴｒ１０１〜１１１のゲート電圧を制御する。
【００２６】
図１に示す負荷駆動回路の場合、検出抵抗１２３には駆動電流Ｉoの１／Ｎの検出電流Ｉs（＝Ｉo／Ｎ）が流れる。ここで、Ｎは出力用ドレイン（Ｄ１）に流れる電流（＝駆動電流Ｉo）と、検出用ドレイン（Ｄ２）に流れる電流（＝検出電流Ｉs）との分流比である。分流比Ｎは出力用ドレイン（Ｄ１）及び検出用ドレイン（Ｄ２）のセル比によって決定され、本実施の形態ではＮ＝１００とする。
このように、図１に示すような回路構成にした場合、モータ電源ＶＭからパワーグラウンドへの駆動電流のパスから、検出抵抗１２３を除くことができるため、モータ電源ＶＭの電圧範囲を広くすることができる。また、検出電流Ｉsは駆動電流Ｉoの１／Ｎであるため、検出抵抗１２３のインピータンスをＮ倍以上にしたり、検出抵抗１２３での消費電力を１／Ｎ２にすることができる。
【００２７】
ここで、適切な電流検出を行うためには、検出電流Ｉsと駆動電流Ｉoとの分流比を常時Ｎにしておく必要がある。そのため、本発明の実施の形態では、出力用ドレイン（Ｄ１）と検出用ドレイン（Ｄ２）に流れる電流がカンレントミラーを構成し、ミラー比を保つよう、電流バッファ回路（ＶＦ１１３，１１５，１１７）を設けている。
【００２８】
２−（２）トランジスタ及び電流バッファ回路についての説明
図４（ａ）は、本発明の実施の形態であるトランジスタ、電流バッファ回路、及び検出抵抗の回路構成図である。なお、ここでは、図１におけるＴｒ１０１、ＶＦ１１３、及び検出抵抗１２３の回路構成を説明するが、Ｔｒ１０５〜１０９とＶＦ１１５〜１１７との回路構成についても同じことが言える。
図４（ａ）に示すとおり、Ｔｒ１０１はそのドレインが出力用ドレイン（Ｄ１）と検出用ドレイン（Ｄ２）とに分離され、出力用ドレイン（Ｄ１）はＶＦ１１３の非反転出力端子とモータ１１９に接続され、検出用ドレイン（Ｄ２）はＶＦ１１３の反転出力端子に接続されている。ＶＦ１１３の出力端子は検出抵抗１２３に接続され、検出電流Ｉsを検出抵抗１２３に供給できるようになっている。電流バッファ回路は入力インピーダンスが極めて高く、また低出力インピーダンスであるため、電圧利得がほぼ１となる。すなわち、ＶＦ１１３の出力電圧は出力用ドレイン（Ｄ１）の電圧とほぼ等しくなる。
したがって、Ｔｒ１０１のソース−出力用ドレイン（Ｄ１）間の電圧（ＶＳＤ１）とソース−検出用ドレイン（Ｄ２）間の電圧（ＶＳＤ２）も等しくなり、ＶＦ１１３の設置により、両ドレイン（Ｄ１，Ｄ２）の分流比に応じた検出電流Ｉs（＝Ｉo／Ｎ）を検出抵抗１２３に供給することができる。
【００２９】
図４（ｂ）に図４（ａ）の等価回路を示す。
Ｔｒ４０１のソースとＴｒ１０１のソースとは共通接続されているため、双方のソース電圧は等しく、また、Ｔｒ４０１のゲートとＴｒ１０１のゲートとも共通接続されているため、双方のゲート電圧も等しい。
図４（ｂ）において、Ｔｒ１０１のドレイン（Ｄ１）は出力用ドレインに相当し、Ｔｒ４０１のドレイン（Ｄ２）は検出用ドレインに相当する。前述したとおり、出力用ドレイン（Ｄ１）と検出用ドレイン（Ｄ２）との分流比が常にＮになるためには、Ｔｒ１０１とＴｒ４０１とがカレントミラー回路を構成している必要がある。
【００３０】
Ｔｒ１０１とＴｒ４０１とがカレントミラー回路を構成するためには、両者のドレイン電圧が等しくなければならない。したがって、Ｔｒ１０１のドレイン（Ｄ１）をＶＦ１１３の非反転入力端子とモータ１１９とに接続し、Ｔｒ４０１のドレイン（Ｄ２）をＶＦ１１３の反転入力端子に接続し、ＶＦ１１３の出力端子を検出抵抗１２３に接続して、Ｔｒ４０１のドレイン電圧をＴｒ１０１のドレイン電圧と等しくしている。
【００３１】
２−（３）分流比及びセル比についての説明
図７（ａ）を用いて本発明の実施の形態である「ｐチャネルＭＯＳトランジスタ」を上方から見たときの平面図を説明する。７０１はＴｒ１０１，１０５，１０９であり、図中のセル７０５はドレイン、セル７０７はソース、セル７０５及びセル７０７の間を交差する線７０３はゲートを表している。本発明の実施の形態では、セル数は全部で約数千セルであるものとする。
【００３２】
電流検出に用いる検出用セルＤ２は高効率のものでなくてはならないため、トランジスタ７０１内の温度傾斜が範囲の中央にある、トランジスタ７０１の中央付近のセルを使用する。よって、本実施の形態ではトランジスタ７０１の中央付近からセルを約数十個選択し、これを検出用セルとして用いる。そして、残りのセルを出力用セルとして用いる。
前述のとおり、本実施の形態ではセル比Ｎを１００としたが、Ｎは全セル数やトランジスタの形に合わせて適宜変更可能である。
同図に示すとおり、出力用セルを流れる駆動電流Ｉoは出力用ドレイン（Ｄ１）から出力され、検出用セルを流れる検出電流Ｉo／Ｎは検出用ドレイン（Ｄ２）から出力される。
【００３３】
図７（ｂ）を用いて本発明の他の実施の形態である「ｐチャネルＭＯＳトランジスタ」を上方から見たときの平面図を説明する。７０９はＴｒ１０１，１０５，１０９であり、図中のセル７１１はドレイン、セル７１５はソース、７１３はゲートを表している。本発明の実施の形態では、セル数は全部で約数千セルであるものとする。
電流検出に用いる検出用セルＤ２は高効率のものでなくてはならないため、トランジスタ７０９内の温度傾斜が範囲の中央にある、トランジスタ７０９の中央付近のセルを使用する。よって、本実施の形態ではトランジスタ７０９の中央付近からセルを約数十個選択し、これを検出用セルとして用いる。そして、残りのセルを出力用セルとして用いる。
前述のとおり、本実施の形態ではセル比Ｎを１００としたが、Ｎは全セル数やトランジスタの形に合わせて適宜変更可能である。
同図に示すとおり、出力用セルを流れる駆動電流Ｉoは出力用ドレイン（Ｄ１）から出力され、検出用セルを流れる検出電流Ｉo／Ｎは検出用ドレイン（Ｄ２）から出力される。
【００３４】
３．本発明の第３の実施の形態
３−（１）負荷駆動回路についての説明
本実施の形態では、トランジスタＴｒ（以下、Ｔｒという）２０１〜２１１として「ｎチャネルＭＯＳトランジスタ」を用いる。
図２を用いて本発明の第３の実施の形態である負荷駆動回路を説明する。図示しない制御回路がＴｒ２０１〜２１１のＯＮ／ＯＦＦ切替えを行うことにより、モータ２１９を構成するＵ相〜Ｗ相電流駆動端子に所定のパターンで駆動電流Ｉoを送り、モータ２１９を駆動させている。
【００３５】
Ｔｒ２０１，Ｔｒ２０５，Ｔｒ２０９はモータ電源ＶＭに対して並列接続されており、各Ｔｒのドレインはモータ電源ＶＭ側に接続され、ゲートは図示しない制御回路に接続されている。Ｔｒ２０１のソースはＴｒ２０３の出力用ドレイン（Ｄ１）と接続され、Ｔｒ２０５のソースはＴｒ２０７の出力用ドレイン（Ｄ１）と接続され、Ｔｒ２０９のソースはＴｒ２１１の出力用ドレイン（Ｄ１）と接続されている。
Ｔｒ２０３，Ｔｒ２０７，Ｔｒ２１１のドレインは出力用ドレイン（Ｄ１）と検出用ドレイン（Ｄ２）とに分離されているが詳しくは後述する。
Ｔｒ２０３〜２１１の出力用ドレイン（Ｄ１）とＴｒ２０１〜２０９のソースとの接続点は全てモータ２１９に接続されており、各Ｔｒに流れる電流（駆動電流Ｉo）がモータ２１９に供給されるようになっている。また、Ｔｒ２０３，Ｔｒ２０７，Ｔｒ２１１の全てについて、そのゲートは図示しない制御回路に接続され、ソースは接地されている。
【００３６】
前述のとおり、Ｔｒ２０３〜２１１のドレインは出力用ドレイン（Ｄ１）と検出用ドレイン（Ｄ２）とに分離されている。そして、Ｔｒ２０３の検出用ドレイン（Ｄ２）は電流バッファ回路（以下、ＶＦという）２１３の反転入力端子に、Ｔｒ２０７の検出用ドレイン（Ｄ２）はＶＦ２１５の反転入力端子に、Ｔｒ２１１の検出用ドレイン（Ｄ２）はＶＦ２１７の反転入力端子に接続している。
【００３７】
一方、ＶＦ２１３の非反転入力端子はＴｒ２０３の出力用ドレイン（Ｄ１）に接続され、ＶＦ２１５の非反転入力端子はＴｒ２０７の出力用ドレイン（Ｄ１）に接続され、ＶＦ２１７の非反転入力端子はＴｒ２１１の出力用ドレイン（Ｄ１）に接続されている。
ＶＦ２１３〜２１７の出力端子は検出抵抗２２３と接続されており、その接続点Ｃは電流検出用アンプ２２１の反転入力端子に接続されており、検出抵抗２２３の他端は接地されている。また、電流検出用アンプ２２１の非反転入力端子も接地されている。電流検出用アンプ２２１の出力端子は制御回路（図示せず）に接続されており、当該制御回路は電流検出用アンプ２２１の出力電圧に応じてトランジスタＴｒ２０１〜２１１のゲート電圧を制御する。
【００３８】
図２に示す負荷駆動回路の場合、検出抵抗２２３には駆動電流Ｉoの１／Ｎの検出電流Ｉs（＝Ｉo／Ｎ）が流れる。ここで、Ｎは出力用ドレイン（Ｄ１）に流れる電流（＝駆動電流Ｉo）と、検出用ドレイン（Ｄ２）に流れる電流（＝検出電流Ｉs）との分流比である。分流比Ｎは出力用ドレイン（Ｄ１）及び検出用ドレイン（Ｄ２）のセル比によって決定され、本実施の形態ではＮ＝１００とする。
【００３９】
このように、図２に示すような回路構成にした場合、モータ電源ＶＭからパワーグラウンドへの駆動電流のパスから、検出抵抗２２３を除くことができるため、モータ電源ＶＭの電圧範囲を広くすることができる。また、検出電流Ｉsは駆動電流Ｉoの１／Ｎであるため、検出抵抗２２３のインピータンスをＮ倍以上したり、検出抵抗２２３での消費電力を１／Ｎ２にすることができる。
ここで、適切な電流検出を行うためには、検出電流Ｉsと駆動電流Ｉoとの分流比を常時Ｎにしておく必要がある。そのため、本発明の実施の形態では、出力用ドレイン（Ｄ１）と検出用ドレイン（Ｄ２）に流れる電流がカンレントミラーを構成するよう、電流バッファ回路（ＶＦ２１３，２１５，２１７）を設けている。
【００４０】
３−（２）トランジスタ及び電流バッファ回路についての説明
図５（ａ）は、本発明の実施の形態であるトランジスタ、電流バッファ回路、及び検出抵抗の回路構成図である。なお、ここでは、図２におけるＴｒ２０３、ＶＦ２１３、及び検出抵抗２２３の回路構成を説明するが、Ｔｒ２０５〜２０９とＶＦ２１５〜２１７との回路構成についても同じことが言える。また、本発明の実施の形態では、電流バッファ回路ＶＦ２１３〜２１７として差動増幅回路とトランジスタとを組合せたものを用いるが、これに限定されないことは明らかである。
【００４１】
図５（ａ）に示すとおり、Ｔｒ２０３はそのドレインが出力用ドレイン（Ｄ１）と検出用ドレイン（Ｄ２）とに分離され、出力用ドレイン（Ｄ１）はＶＦ２１３の非反転出力端子とモータ２１９とに接続され、検出用ドレイン（Ｄ２）はＶＦ２１３の反転出力端子に接続されている。ＶＦ２１３の出力端子は検出抵抗２２３に接続され、検出電流Ｉsを検出抵抗２２３に供給できるようになっている。電流バッファ回路は入力インピーダンスが極めて高く、また低出力インピーダンスであるため、電圧利得がほぼ１となる。すなわち、ＶＦ２１３の出力電圧は出力用ドレイン（Ｄ１）の電圧とほぼ等しくなる。
したがって、Ｔｒ２０３の出力用ドレイン（Ｄ１）−ソース間の電圧（ＶＤ１Ｓ）と検出用ドレイン（Ｄ２）−ソース間の電圧（ＶＤ２Ｓ）も等しくなり、ＶＦ２１３の設置により、両ドレイン（Ｄ１，Ｄ２）の分流比に応じた検出電流Ｉs（＝Ｉo／Ｎ）を検出抵抗２２３に供給することができる。
【００４２】
図５（ｂ）に図５（ａ）の等価回路を示す。
Ｔｒ５０１のソースとＴｒ２０３のソースとは共通接続されているため、双方のソース電圧は等しく、また、Ｔｒ５０１のゲートとＴｒ２０３のゲートとも共通接続されているため、双方のゲート電圧も等しい。
図５（ｂ）において、Ｔｒ２０３のドレイン（Ｄ１）は出力用ドレインに相当し、Ｔｒ５０１のドレイン（Ｄ２）は検出用ドレインに相当する。前述したとおり、出力用ドレイン（Ｄ１）と検出用ドレイン（Ｄ２）との分流比が常にＮになるためには、Ｔｒ２０３とＴｒ５０１とがカレントミラー回路を構成している必要がある。
Ｔｒ２０３とＴｒ５０１とがカレントミラー回路を構成するためには、両者のドレイン電圧が等しくなければならない。したがって、Ｔｒ２０３のドレイン（Ｄ１）をＶＦ２１３の非反転入力端子とモータ２２９とに接続し、Ｔｒ５０１のドレイン（Ｄ２）をＶＦ２１３の反転入力端子に接続し、ＶＦ２１３の出力端子を検出抵抗２２３に接続して、Ｔｒ５０１のドレイン電圧をＴｒ２０３のドレイン電圧と等しくしている。
【００４３】
３−（３）分流比及びセル比についての説明
図７（ａ）を用いて本発明の実施の形態である「ｎチャネルＭＯＳトランジスタ」を上方から見たときの平面図を説明する。７０１はＴｒ２０３，２０７，２１１であり、図中のセル７０５はドレイン、セル７０７はソース、セル７０５及びセル７０７の間を交差する線７０３はゲートを表している。本発明の実施の形態では、セル数は全部で約数千セルであるものとする。
【００４４】
電流検出に用いる検出用セルＤ２は高効率のものでなくてはならないため、トランジスタ７０１内の温度傾斜が範囲の中央にある、トランジスタ７０１の中央付近のセルを使用する。よって、本実施の形態ではトランジスタ７０１の中央付近からセルを約数十個選択し、これを検出用セルとして用いる。そして、残りのセルを出力用セルとして用いる。
前述のとおり、本実施の形態ではセル比Ｎを１００としたが、Ｎは全セル数やトランジスタの形に合わせて適宜変更可能である。
同図に示すとおり、出力用セルを流れる駆動電流Ｉoは出力用ドレイン（Ｄ１）から出力され、検出用セルを流れる検出電流Ｉo／Ｎは検出用ドレイン（Ｄ２）から出力される。
【００４５】
図７（ｂ）を用いて本発明の他の実施の形態である「ｎチャネルＭＯＳトランジスタ」を上方から見たときの平面図を説明する。７０９はＴｒ２０３，２０７，２１１であり、図中のセル７１１はドレイン、セル７１５はソース、７１３はゲートを表している。本発明の実施の形態では、セル数は全部で約数千セルであるものとする。
電流検出に用いる検出用セルＤ２は高効率のものでなくてはならないため、トランジスタ７０９内の温度傾斜が範囲の中央にある、トランジスタ７０９の中央付近のセルを使用する。よって、本実施の形態ではトランジスタ７０９の中央付近からセルを約数十個選択し、これを検出用セルとして用いる。そして、残りのセルを出力用セルとして用いる。
前述のとおり、本実施の形態ではセル比Ｎを１００としたが、Ｎは全セル数やトランジスタの形に合わせて適宜変更可能である。
同図に示すとおり、出力用セルを流れる駆動電流Ｉoは出力用ドレイン（Ｄ１）から出力され、検出用セルを流れる検出電流Ｉo／Ｎは検出用ドレイン（Ｄ２）から出力される。
【００４６】
以上、本発明の第１乃至第３の実施の形態について詳細に説明したが、いずれの場合も本発明によれば、検出抵抗の抵抗値を従来のＮ倍以上（例えば、従来が０．２Ω〜０．５Ωであれば、２０Ω〜５０Ω）にすることができる。
また、従来の検出抵抗の消費電力がＰ＝Ｉo２Ｒであったのに対し、本発明によれば検出抵抗の消費電力をＰ＝（Ｉo／Ｎ）２（ＮＲ）＝Ｉo２Ｒ／Ｎ、すなわち、従来の消費電力の１／Ｎ（例えば、１／１００）にすることができる。
なお、本発明の負荷駆動回路の負荷は、３相モータに限定されるものではなく、他のモータであってもよい。
さらに、本発明は上述した実施形態だけに限定されるものではなく、本発明の要旨を逸脱しない範囲で改良や変更したものにも適用できることは言う迄もない。
【産業上の利用可能性】
【００４７】
本発明は、ノートパソコンなどに搭載される低電圧駆動モータの負荷駆動回路や、その他様々な負荷の駆動回路としても利用することができる。
【図面の簡単な説明】
【００４８】
【図１】本発明の第１及び第２の実施の形態である負荷駆動回路のブロック図。
【図２】本発明の第３の実施の形態である負荷駆動回路のブロック図。
【図３】本発明の第１の実施の形態であるトランジスタと電流バッファ回路との回路構成図。
【図４】本発明の第２の実施の形態であるトランジスタと電流バッファ回路との回路構成図。
【図５】本発明の第３の実施の形態であるトランジスタと電流バッファ回路との回路構成図。
【図６】本発明の実施の形態であるＭＯＳトランジスタを上方から見たときの平面図。
【図７】本発明の実施の形態であるＭＯＳトランジスタを上方から見たときの平面図。
【図８】従来の負荷駆動回路のブロック図。
【符号の説明】
【００４９】
Ｔｒ１０１，Ｔｒ１０３，Ｔｒ１０５    トランジスタ
Ｔｒ１０７，Ｔｒ１０９，Ｔｒ１１１    トランジスタ
Ｔｒ２０１，Ｔｒ２０３，Ｔｒ２０５    トランジスタ
Ｔｒ２０７，Ｔｒ２０９，Ｔｒ２１１    トランジスタ
ＶＦ１１３，ＶＦ１１５，ＶＦ１１７    電流バッファ回路
ＶＦ２１３，ＶＦ２１５，ＶＦ２１７    電流バッファ回路
１２３，２２３    検出抵抗
【図１】
2005114477.tif 000003
【図２】
2005114477.tif 000004
【図３】
2005114477.tif 000005
【図４】
2005114477.tif 000006
【図５】
2005114477.tif 000007
【図６】
2005114477.tif 000008
【図７】
2005114477.tif 000009
【図８】
2005114477.tif 000010