(57)【要約】【課題】通常動作時における出力電圧変動に対する敏感な反応能力を損なわず、低電位から通常動作時の出力電圧にまで電圧制御を行なう場合にも、定電圧電源回路内を過大な電流を流すことなく電圧制御を行うことができる定電圧電源回路を提供する。【解決手段】制御信号に応じたインピーダンスにより一定の出力電圧を出力するトランジスタＱ１２と、参照電圧ＶｒｅｆおよびトランジスタＱ１２の出力電圧を基に、第１の駆動能力により、出力電圧を一定にさせる制御信号Ｓ１１１を出力するＯＴＡ１１１と、制御信号Ｓ１１１を基に第１の駆動能力よりも大きい第２の駆動能力により出力電圧を一定にさせる制御信号Ｓ１１２を出力するバッファ回路１１２とを含む増幅回路１１と、参照電圧Ｖｒｅｆおよび出力電圧を基に制御信号Ｓ１１１または制御信号Ｓ１１２を選択してトランジスタＱ１２に出力するコンパレータ１４および切替部１３とを設ける。【選択図】図１
2005070981.tif 000002
【特許請求の範囲】
【請求項１】
制御信号に応じたインピーダンスにより一定の出力電圧を出力する電圧供給手段と、
参照電圧および前記電圧供給手段の出力電圧を基に、第１の駆動能力により、前記出力電圧を一定にさせる制御信号を出力する第１の増幅手段と、前記第１の増幅手段からの前記制御信号を基に、前記第１の駆動能力よりも大きい第２の駆動能力により、前記出力電圧を一定にさせる制御信号を出力する第２の増幅手段とを含む制御手段と、
前記参照電圧および前記電圧供給手段の出力電圧を基に、前記第１の増幅手段または前記第２の増幅手段からの制御信号を選択して前記電圧供給手段に出力する選択手段と
を有する定電圧電源回路。
【請求項２】
前記選択手段は、前記参照電圧および前記電圧供給手段からの出力電圧を基に、前記出力電圧が設定電圧よりも低い場合に、前記第１の増幅手段からの制御信号を前記電圧供給手段に出力し、前記設定電圧よりも高い場合に、前記第２の増幅手段からの制御信号を前記電圧供給手段に出力する
請求項１に記載の定電圧電源回路。
【請求項３】
前記選択手段は、
前記電圧供給手段からの出力電圧を分圧して、前記設定電圧を設定する分圧手段と、
前記分圧手段による前記設定電圧と前記参照電圧を基に比較処理を行う比較手段と、
前記比較手段の比較結果に応じて、前記第１の増幅手段または前記第２の増幅手段からの制御信号を切り替えて前記電圧供給手段に出力する切替手段と
を含む請求項１に記載の定電圧電源回路。
【請求項４】
前記比較手段は、ヒステリシス特性を含み、
前記切替手段は、前記比較手段のヒステリシス特性に応じた比較結果に基づいて、前記第１の増幅手段または前記第２の増幅手段からの制御信号を切り替えて前記電圧供給手段に出力する
請求項３に記載の定電圧電源回路。
【請求項５】
制御信号に応じたインピーダンスにより一定の出力電圧を出力するトランジスタと、
参照電圧および前記トランジスタの出力電圧を基に、第１の駆動能力により、前記出力電圧を一定にさせる制御信号を出力する増幅手段と、前記増幅手段からの前記制御信号を基に、前記第１の駆動能力よりも大きい第２の駆動能力により、前記出力電圧を一定にさせる制御信号を出力するバッファ回路とを含む制御手段と、
前記参照電圧および前記トランジスタの出力電圧を基に、前記増幅手段または前記バッファ回路からの制御信号を選択して前記トランジスタに出力する選択手段と
を有する定電圧電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、参照電圧を基に一定の出力電圧を供給する定電圧電源回路に関するものである。
【背景技術】
【０００２】
従来、参照電圧を基に一定の出力電圧を供給する定電圧電源回路が知られている（例えば、特許文献１参照）。
例えば、一般的な定電圧電源回路は、参照電圧を基に一定の出力電圧を、出力ノードにつながる負荷要素に供給するもので、この定電圧電源回路はその自身内に参照電圧と自己の出力電圧からなるある電圧を比較し、定電圧電源回路の出力電圧の変動を検知し、修正する要素持つもので、これにより、一定の出力電圧を出力するものである。
【特許文献１】特開２００２−７８１８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、従来の定電圧電源回路では、例えば電源投入時やシャットダウン解除時等に、その出力電圧を接地電圧などの低電圧から通常動作時の出力電圧にまで電圧制御を行う際に、通常動作時に必要となる出力電圧変動に対する敏感な反応能力のために、急激に出力ノードをチャージし、定電圧電源の出力電圧を通常動作時の出力電圧にしようとする。
しかし、この時、定電圧電源回路内では、過渡的にこの急激な出力ノードチャージ対応する過大な電流が流れてしまうという問題点がある。この過大電流は通常動作時に定電圧電源回路内を流れる電流に対してはるかに大きいもので、この過大電流により周辺回路等に悪影響を与えてしまう場合がある。
このため、通常動作時における出力電圧変動に対する敏感な反応能力を損なわず、低電圧から通常動作時の出力電圧にまで電圧制御行なう場合には、定電圧電源回路内を過大な電流を流すことなく電圧制御を行うことができる定電圧電源回路が望まれている。
【０００４】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、通常動作時における出力電圧変動に対する敏感な反応能力を損なわず、低電位から通常動作時の出力電圧にまで電圧制御行なう場合にも、定電圧電源回路内を過大な電流を流すことなく電圧制御を行うことができる定電圧電源回路を提供することにある。
【課題を解決するための手段】
【０００５】
前記目的を達成するために、本発明の定電圧電源回路の第１の観点は、制御信号に応じたインピーダンスにより一定の出力電圧を出力する電圧供給手段と、参照電圧および前記電圧供給手段の出力電圧を基に、第１の駆動能力により、前記出力電圧を一定にさせる制御信号を出力する第１の増幅手段と、前記第１の増幅手段からの前記制御信号を基に、前記第１の駆動能力よりも大きい第２の駆動能力により、前記出力電圧を一定にさせる制御信号を出力する第２の増幅手段とを含む制御手段と、前記参照電圧および前記電圧供給手段の出力電圧を基に、前記第１の増幅手段または前記第２の増幅手段からの制御信号を選択して前記電圧供給手段に出力する選択手段とを有する。
【０００６】
好適には、前記選択手段は、前記参照電圧および前記電圧供給手段からの出力電圧を基に、前記出力電圧が設定電圧よりも低い場合に、前記第１の増幅手段からの制御信号を前記電圧供給手段に出力し、前記設定電圧よりも高い場合に、前記第２の増幅手段からの制御信号を前記電圧供給手段に出力する。
【０００７】
本発明の定電圧電源回路の第１の観点によれば、電源供給手段は、制御信号に応じたインピーダンスにより一定の出力電圧を出力する。
制御手段の内の第１の増幅手段では、参照電圧および電圧供給手段の出力電圧を基に、第１の駆動能力により、出力電圧を一定にさせる制御信号を出力する。
制御手段の内の第２の増幅手段では、第１の増幅手段からの制御信号を基に、第１の駆動能力よりも大きい第２の駆動能力により、出力電圧を一定にさせる制御信号を出力する。
選択手段では、参照電圧および電圧供給手段の出力電圧を基に、第１の増幅手段または第２の増幅手段からの制御信号を選択して電圧供給手段に出力する。
【０００８】
さらに、前記目的を達成するために、本発明の定電圧電源回路の第２の観点によれば、制御信号に応じたインピーダンスにより一定の出力電圧を出力するトランジスタと、参照電圧および前記トランジスタの出力電圧を基に、第１の駆動能力により、前記出力電圧を一定にさせる制御信号を出力する増幅手段と、前記増幅手段からの前記制御信号を基に、前記第１の駆動能力よりも大きい第２の駆動能力により、前記出力電圧を一定にさせる制御信号を出力するバッファ回路とを含む制御手段と、前記参照電圧および前記トランジスタの出力電圧を基に、前記増幅手段または前記バッファ回路からの制御信号を選択して前記トランジスタに出力する選択手段とを有する。
【発明の効果】
【０００９】
本発明によれば、選択手段によって通常動作時と低電圧から通常動作時電圧への電圧制御時において、その制御系統を選択することが出来ることで、通常動作時における出力電圧変動に対する敏感な反応能力を損なわず、低電位から通常動作時の出力電圧にまで電圧制御を行なう場合にも、定電圧電源回路内を過大な電流を流すことなく電圧制御を行うことができる定電圧電源回路を提供することができる。
【発明を実施するための最良の形態】
【００１０】
まず、一般的な定電圧電源回路を説明した後、本発明に係る定電圧電源回路を図面を参照しながら説明する。
【００１１】
図３は、一般的な定電圧電源回路の機能ブロック図である。
一般的な定電圧電源回路１ａは、例えば図３に示すように、増幅回路（オペアンプ）１１ａ、トランジスタＱ１２、抵抗素子Ｒ１，Ｒ２を有する。
【００１２】
トランジスタＱ１２のゲートは、増幅回路１１ａの出力端に接続され、トランジスタＱ１２のソースは電源電圧Ｖｉｎに接続され、トランジスタＱ１２のドレインは、例えば直列接続された抵抗素子Ｒ１，Ｒ２を介して基準電位ＧＮＤに接続されている。
トランジスタＱ１２のドレインと抵抗素子Ｒ２の間には、出力端子Ｔｏｕｔが接続されている。
【００１３】
増幅回路１１ａには、例えば図３に示すように、ＯＴＡ（Operational trans conductance amp ）１１１およびバッファ回路（buffer）１１２を有する。
また、増幅回路１１ａは、イネーブル信号ENABLEが入力されるイネーブル信号入力端子Ｔｅが接続されている。
【００１４】
増幅回路１１ａの反転入力端子は参照電圧入力端子Ｔｒｅｆに接続されている。増幅回路１１ａの非反転入力端子は、抵抗素子Ｒ１と抵抗素子Ｒ２の間のノードｎ１２に接続されている。
【００１５】
増幅回路１１ａは、抵抗素子Ｒ１，Ｒ２からなる分圧回路により検出されたノードｎ１２の出力電圧と、参照電圧入力端子Ｔｒｅｆから入力される参照電圧Ｖｒｅｆとに基づいて、出力電圧の誤差増幅を行う。
また、増幅回路１１ａは、例えばイネーブル信号ENABLEがハイレベルを示す場合に増幅動作を行い、ロウレベルの場合に増幅動作を停止する。
【００１６】
図４は、図３に示した一般的な定電圧電源回路１ａの動作を説明するためのタイミングチャートである。以上の構成の一般的な定電圧電源回路１ａの動作を図４を参照しながら説明する。
【００１７】
例えば初期状態の時間ｔ０において、イネーブル信号ENABLEは図４（ａ）に示すようにロウレベルＬに設定されている。出力電圧Ｖｏｕｔは図４（ｂ）に示すように０ボルト（Ｖ）であり、トランジスタＱ１２を流れる電流Ｉｑは図４（ｃ）に示すようにＩｑ１=０（Ａ）である。
【００１８】
一般的に、エラーアンプとしての増幅回路１１ａは、通常動作時に、出力電圧Ｖｏｕｔを一定に保つために高い増幅能力が要求される。
このため、例えば時間ｔ１において、図４（ａ）に示すように、入力端子ＴｅからハイレベルＨのイネーブル信号ENABLEが入力された時や電源投入時には、出力電圧Ｖｏｕｔが略０ボルトであり、分圧回路によるノードｎ１２の電圧Ｖ１と参照電圧Ｖｒｅｆとの差が大きく、また増幅回路１１ａの増幅能力が高いために、増幅回路１１ａは、ノードｎ１２の電圧が参照電圧Ｖｒｅｆと同じになるように、出力電圧Ｖｏｕｔを通常時の出力電圧Ｖｏｕｔ１にまで上昇させる（ｔ１〜ｔ１３）。
【００１９】
この際、図４（ｃ）に示すように、瞬間的にトランジスタＱ１２に流れる電流Ｉｑは、値Ｉｑ１＝０（ｔ１）から、一般的に通常動作時で想定されている負荷電流値よりも大きい値Ｉｑ２に上昇し（ｔ１２）、出力電圧が通常動作時の出力電圧Ｖｏｕｔ１になると出力端子Ｔｏｕｔにつながる負荷電流値Ｉｑ３になる（ｔ１３）。
このトランジスタを流れる過大な電流値Ｉｑ２により、他の周辺回路等へのノイズや断線等の問題が起こる可能性がある。
【００２０】
その後、時間ｔ２において、例えばイネーブル信号ENABLEがロウレベルＬに設定されると、出力電圧Ｖｏｕｔは図４（ｂ）に示すように、所定の時定数で電圧０ボルトにまで低下し、トランジスタＱ１２を流れる電流ＩｑはＩｑ１＝０に戻る（ｔ３）。
【００２１】
本実施形態に係る定電圧電源回路１は、制御信号に応じたインピーダンスにより一定の出力電圧を出力する電圧供給手段と、参照電圧および電圧供給手段の出力電圧を基に、第１の駆動能力により、出力電圧を一定にさせる制御信号を出力する第１の増幅手段と、第１の増幅手段からの制御信号を基に、第１の駆動能力よりも大きい第２の駆動能力により、出力電圧を一定にさせる制御信号を出力する第２の増幅手段とを含む制御手段と、参照電圧および電圧供給手段の出力電圧を基に、第１の増幅手段または第２の増幅手段からの制御信号を選択して電圧供給手段に出力する選択手段とを設ける。
以下、図１〜２を参照しながら、詳細に説明する。
【００２２】
図１は、本発明の定電圧電源回路の一実施形態の機能ブロック図である。
本実施形態に係る定電圧電源回路１は、例えば図１に示すように、増幅回路（オペアンプ）１１、トランジスタＱ１２、切替部１３、コンパレータ１４、および抵抗素子Ｒ１〜Ｒ３を有する。
【００２３】
増幅回路１１は本発明に係る制御手段に相当し、トランジスタＱ１２は本発明に係る電圧供給手段に相当し、切替部１３，コンパレータ１４，および直列接続された抵抗素子Ｒ１〜Ｒ３により構成される分圧回路は本発明に係る選択手段に相当し、切替部１３は本発明に係る切替手段に相当し、コンパレータ１４は本発明に係る比較手段に相当し、抵抗素子Ｒ１〜Ｒ３により構成される分圧回路は本発明に係る分圧手段に相当する。
【００２４】
トランジスタＱ１２は、増幅回路１１から切替部１３を介した制御信号に応じたインピーダンスにより一定の出力電圧を出力する。
【００２５】
増幅回路１１は、参照電圧および電圧供給手段の出力電圧を基に、第１の駆動能力により、出力電圧を一定にさせる制御信号を出力する。
【００２６】
詳細には、増幅回路１１は、ＯＴＡ１１１、およびバッファ回路１１２を有する。
ＯＴＡ１１１は、参照電圧およびトランジスタの出力電圧を基に、第１の駆動能力により、出力電圧を一定にさせる制御信号Ｓ１１１を出力する。
ＯＴＡ１１１は、例えば２つの入力電圧の差に比例した電流を、バッファ回路１１２に出力する。
【００２７】
バッファ回路１１２は、ＯＴＡ１１１からの制御信号Ｓ１１１を基に、第１の駆動能力よりも大きい第２の駆動能力により、出力電圧を一定にさせる制御信号Ｓ１１２を出力する。
バッファ回路１１２は、例えばＯＴＡ１１１から出力された電流を増幅する。
【００２８】
ここで、駆動能力とは、参照電圧とトランジスタＱ１２からの出力電圧を基に、その電圧の差を増幅して、制御信号としてトランジスタＱ１２のゲートに供給する際の増幅の度合いをいう。
【００２９】
切替部１３，コンパレータ１４，および直列接続された抵抗素子Ｒ１〜Ｒ３により構成される選択手段は、参照電圧ＶｒｅｆおよびトランジスタＱ１２の出力電圧を基に、ＯＴＡ１１１からの制御信号Ｓ１１１またはバッファ回路１１２からの制御信号Ｓ１１２を選択してトランジスタＱ１２に出力する。
また、選択手段は、参照電圧ＶｒｅｆおよびトランジスタＱ１２からの出力電圧を基に、出力電圧が設定電圧よりも低い場合に、バッファ回路１１２からの制御信号Ｓ１１２をトランジスタＱ１２に出力し、設定電圧よりも高い場合に、ＯＴＡ１１１からの制御信号Ｓ１１１をトランジスタＱ１２に出力する。
【００３０】
選択手段は、詳細には上述したように、トランジスタＱ１２からの出力電圧を分圧して、設定電圧を設定する分圧回路としての抵抗素子Ｒ１〜Ｒ３と、分圧回路による設定電圧と参照電圧Ｖｒｅｆを基に比較処理を行うコンパレータ１４と、コンパレータ１４の比較結果に応じて、ＯＴＡ１１１またはバッファ回路１１２からの制御信号を切り替えてトランジスタＱ１２に出力する切替部１３とを有する。
【００３１】
切替部１３は、コンパレータ１４からの出力信号Ｓ１４に基づいて、オペアンプ１１の前段の出力または後段の出力のいずれかを選択し、選択したオペアンプの前段の出力または後段の出力を、トランジスタＱ１２のゲートに出力する。
詳細には、切替部１３は、例えば図１に示すように、端子Ｔ１３１〜Ｔ１３３を有する。
端子Ｔ１３１は、オペアンプ１１の後段回路のバッファ回路１１２の出力端に接続されている。端子Ｔ１３２は、トランジスタＱ１２のゲートに接続されている。端子Ｔ１３３は、オペアンプ１１の前段回路のＯＴＡ１１１の出力端に接続されている。
【００３２】
切替部１３は、コンパレータ１４からの出力信号Ｓ１４に基づいて、例えば、端子Ｔ１３１と端子Ｔ１３２を接続、または端子Ｔ１３３と端子Ｔ１３２を接続する。
【００３３】
トランジスタＱ１２のドレインは、電源電圧Ｖｉｎに接続されている。トランジスタＱ１２のソースは、例えば直列接続された抵抗素子Ｒ１〜Ｒ３を介して基準電位ＧＮＤに接続されている。
【００３４】
詳細には、抵抗素子Ｒ３の一端がトランジスタＱ１２のソースに接続され、抵抗素子Ｒ３の他端がノードｎ２３を介して抵抗素子Ｒ２の一端に接続されている。
抵抗素子Ｒ２の他端はノードｎ１２を介して抵抗素子Ｒ１の一端に接続され、抵抗素子Ｒ１の他端が基準電位ＧＮＤに接続されている。
【００３５】
トランジスタＱ１２と抵抗素子Ｒ３の間には電源電圧出力端子Ｔｏｕｔが接続されている。ノードｎ１２は、増幅回路１１のＯＴＡ１１１の入力端に接続され、ＯＴＡ１１１の他の入力端は参照電圧入力端子Ｔｒｅｆに接続されている。ノードｎ２３は、コンパレータ１４の入力端に接続され、コンパレータ１４の他の入力端は参照電圧入力端子Ｔｒｅｆに接続されている。
ここで直列接続された抵抗素子Ｒ１〜Ｒ３の内、抵抗素子Ｒ３と抵抗素子Ｒ２間のノードｎ２３の電圧Ｖ２は、抵抗素子Ｒ２と抵抗素子Ｒ１間のノードｎ１２の電圧Ｖ１よりも大きい。
【００３６】
コンパレータ１４の出力端は切替部１３に接続されている。ＯＴＡ１１１の出力端はバッファ回路１１２の入力端に接続されている。
本実施形態では、オペアンプ１１には、イネーブル信号ENABLEが入力される端子Ｔｅが接続される。
コンパレータ１４は、例えば、抵抗素子Ｒ２とＲ３間のノードｎ２３の電圧（分圧）Ｖ２と、参照電圧Ｖｒｅｆとを比較し、比較結果に基づいて、切替部１３に制御信号Ｓ１４を出力する。
【００３７】
詳細には、例えばコンパレータ１４は、ノードｎ２３の電圧Ｖ２が参照電圧Ｖｒｅｆよりも低い場合には、ＯＴＡ１１１の出力信号Ｓ１１１をバッファ回路１１２を介さずにトランジスタＱ１２に出力させる制御信号Ｓ１４を、切替部１３に出力する。切替部１３はその制御信号Ｓ１３が入力されると端子Ｔ１３３と端子Ｔ１３２を接続する。
【００３８】
また、コンパレータ１４は、ノードｎ２３の電圧Ｖ２が参照電圧Ｖｒｅｆよりも高い場合には、ＯＴＡ１１１の出力信号１１１をバッファ回路１１２を介して、バッファ回路１１２の出力信号Ｓ１１２をトランジスタＱ１２に出力させる制御信号Ｓ１４を、切替部１３に出力する。切替部１３はその制御信号Ｓ１４が入力されると端子Ｔ１３１と端子Ｔ１３２を接続する。
【００３９】
図２は、図１に示す定電圧電源回路の動作を説明するためのタイミングチャートである。図２を参照しながら、定電圧電源回路１の動作を説明する。
本発明に係る定電圧電源回路１は、出力電圧をモニターして、その出力電圧が所定値に達するまでの一定期間、出力トランジスタを制御するオペアンプ１１に対して、少なくとも駆動能力の高い最終段の回路を迂回して、それより前段の回路の出力でトランジスタＱ１２の制御を行う。以下、詳細に動作を説明する。
【００４０】
時間ｔ０において、図２（ａ）に示すようにイネーブル信号ENABLEはロウレベルＬに設定されている。図２（ｂ）に示すように出力電圧Ｖｏｕｔは略０ボルト（Ｖ）である。
この際、コンパレータ１４は、抵抗素子Ｒ２，Ｒ３間のノードｎ２３の電圧（分圧）Ｖ２が、参照電圧Ｖｒｅｆよりも低い略０ボルトであるので、ＯＴＡ１１１の出力信号Ｓ１１１をバッファ回路１１２を介さずにトランジスタＱ１２に出力させる制御信号Ｓ１４、例えば図２（ｃ）に示すようにロウレベルＬの制御信号Ｓ１４を、切替部１３に出力する。
【００４１】
例えば、電圧Ｖ２は、分圧回路の抵抗素子Ｒ１，Ｒ２，Ｒ３それぞれの抵抗値ｒ１，ｒ２，ｒ３により、数式（１）に示すように設定される。
【００４２】
【数１】
2005070981.tif 000003
【００４３】
切替部１３はロウレベルＬの制御信号Ｓ１４が入力されると端子Ｔ１３３と端子Ｔ１３２を接続する。この状態は、オペアンプ（増幅回路）１１において、ＯＴＡ１１１の出力信号Ｓ１１１がバッファ回路１１２を介さずにトランジスタＱ１２に出力される状態である。
トランジスタＱ１２を流れる電流Ｉｑは、例えば図２（ｄ）に示すように所定値Ｉｑ１＝０である。
【００４４】
時間ｔ１０１において、例えば図２（ａ）に示すように入力端子ＴｅからハイレベルＨのイネーブル信号ENABLEが入力された場合や、電源投入時には、増幅回路１１のＯＴＡ１１１は、分圧回路である抵抗素子Ｒ１，Ｒ２間のノードｎ１２の電圧Ｖ１および参照電圧Ｖｒｅｆの電圧の差に基づいて、その電圧の差を０にさせる制御信号Ｓ１１１を出力する。
【００４５】
例えば、この電圧Ｖ１は、分圧回路の抵抗素子Ｒ１，Ｒ２，Ｒ３それぞれの抵抗値ｒ１，ｒ２，ｒ３により数式（２）に示すように設定される。
【００４６】
【数２】
2005070981.tif 000004
【００４７】
この際、ＯＴＡ１１１による制御信号Ｓ１１１の直流成分の増加の度合いは、バッファ回路１１２を介すことによる信号Ｓ１１２の増加の度合いに比べて小さい。
制御信号Ｓ１１１は、切替部１３の端子Ｔ１３３および端子Ｔ１３２を介してトランジスタＱ１２のゲートに入力される。トランジスタＱ１２では、制御信号Ｓ１１１に基づいて増幅動作を行い、例えば図２（ｂ）に示すように出力電圧０〜Ｖｏｕｔ２まで増幅を行う（ｔ１０１〜ｔ１０２）。
【００４８】
時間ｔ１０１〜ｔ１０２において、トランジスタＱ１２は制御信号Ｓ１１１による緩やかな増幅動作により、トランジスタＱ１２を流れる電流Ｉｑは、例えば図２（ｄ）に示すように電流値Ｉｑ１から最大値Ｉｑ４に増大した後、そのときの負荷電流値Ｉｑ３に向けて減少する傾向をみせる。この出力トランジスタを流れる電流Ｉｑの最大値Ｉｑ４は、一般的な定電圧電源回路の出力トランジスタを流れる電流の最大値Ｉｑ２よりも低い（図４参照）。
【００４９】
時間ｔ１０２において、出力端子Ｔｏｕｔの出力電圧Ｖｏｕｔが、例えば図２（ｂ）に示すように、目標電圧Ｖｏｕｔ１よりも低い電圧Ｖｏｕｔ２になる。
この際、コンパレータ１４は、この電圧Ｖｏｕｔ２に対応する、分圧回路である抵抗素子Ｒ２とＲ３間のノードｎ２３の電圧（分圧）Ｖ２が、参照電圧Ｖｒｅｆよりも大きい場合には、ＯＴＡ１１１およびバッファ回路１１２の出力信号Ｓ１１２を、切替部１３の端子Ｔ１３１および端子Ｔ１３２を介して、トランジスタＱ１２に出力する。
トランジスタＱ１２は、制御信号Ｓ１１２を基に、例えば図２（ｂ）に示すように増幅を行い、電圧Ｖｏｕｔ１まで増幅する（ｔ１０２〜ｔ１０３〜ｔ２０１）。
つまり、増幅回路１１は、出力端子Ｔｏｕｔの出力電圧Ｖｏｕｔが電圧Ｖｏｕｔ１になるように、詳細にはノードｎ１２の電圧（分圧）Ｖ１１と参照電圧Ｖｒｅｆとの差が０となるような制御信号Ｓ１１２を、トランジスタＱ１２に出力する。
時間ｔ１０２〜ｔ１０３において、トランジスタＱ１２を流れる電流Ｉｑは通常動作時の制御回路からくる制御信号Ｓ１１２によって、出力端子Ｔｏｕｔの出力電圧がＶｏｕｔ２から目標電圧Ｖｏｕｔ１になるために鋭敏な反応をする。そのため、時間ｔ１０２〜ｔ１０３間ではある最大値Ｉｑ５を持つような挙動をし、出力端子Ｔｏｕｔの出力電圧が目標のＶｏｕｔ１に近づくにつれ、減少し、時間ｔ１０３で出力端子Ｔｏｕｔの出力電圧がＶｏｕｔ１になった時、トランジスタＱ１２を流れる電流は、その時の負荷電流値Ｉｑ＝３になる。この最大値Ｉｑ５は一般的な定電圧電源回路の出力トランジスタを流れる電流の最大値Ｉｑ２よりも低い。
【００５０】
時間ｔ２０１において、例えば図２（ａ）に示すように、イネーブル信号ENABLEがロウレベルＬに設定されると、例えば増幅回路１１による増幅動作が停止して図２（ｂ）に示すように、出力電圧Ｖｏｕｔが低下する。また、トランジスタＱ１２を流れる電流ＩｑもＩｑ１＝０になる。
【００５１】
例えば時間ｔ２０２において、出力電圧ＶｏｕｔがＶｏｕｔ２よりも低くなった場合には、詳細には、ノードｎ２３の電圧（分圧）が、参照電圧Ｖｒｅｆよりも小さくなった場合には、コンパレータ１４は、図２（ｃ）に示すように、ロウレベルＬの制御信号Ｓ１４を切替部１３に出力する。
切替部１３では、その制御信号Ｓ１４が入力されると、端子Ｔ１３３と端子Ｔ１３２を接続して、ＯＴＡ１１１からの出力信号Ｓ１１１をトランジスタＱ１２に出力させる。
その後、時間ｔ２０３において、出力電圧Ｖｏｕｔは、図２（ｂ）に示すように、略０ボルトに低下する。
【００５２】
以上説明したように、制御信号Ｓ１１１またはＳ１１２に応じたインピーダンスにより一定の出力電圧を出力するトランジスタＱ１２と、参照電圧ＶｒｅｆおよびトランジスタＱ１２の出力電圧を基に、第１の駆動能力により、出力電圧を一定にさせる制御信号Ｓ１１１を出力するＯＴＡ１１１と、ＯＴＡ１１１からの制御信号Ｓ１１１を基に、第１の駆動能力よりも大きい第２の駆動能力により、出力電圧を一定にさせる制御信号Ｓ１１２を出力するバッファ回路１１２とを含む増幅回路（オペアンプ）１１と、参照電圧ＶｒｅｆおよびトランジスタＱ１２の出力電圧を基に、ＯＴＡ１１１からの制御信号Ｓ１１１またはバッファ回路１１２からの制御信号Ｓ１１２を選択してトランジスタＱ１２に出力するコンパレータ１４および切替部１３とを設けたので、出力電圧の状態によってその制御系統を自動で変えながら電圧制御を行なうことが出来る。
【００５３】
詳細には、トランジスタＱ１２からの出力電圧を分圧して、設定電圧を設定する分圧回路としての抵抗素子Ｒ１〜Ｒ３と、分圧回路による設定電圧と参照電圧Ｖｒｅｆを基に比較処理を行うコンパレータ１４と、コンパレータ１４の比較結果に応じて、ＯＴＡ１１１からの制御信号Ｓ１１１またはバッファ回路１１２からの制御信号Ｓ１１２を切り替えてトランジスタＱ１２に出力する切替部１３とを設け、出力電圧が設定電圧よりも低い場合に、駆動能力の低いＯＴＡ１１１からの制御信号Ｓ１１１をトランジスタＱ１２に出力し、設定電圧よりも高い場合に、駆動能力の高いバッファ回路１１２からの制御信号Ｓ１１２をトランジスタＱ１２に出力し、出力電圧の状態によってその制御系統を自動で変えながら電圧制御を行なうことが出来る。
【００５４】
また、例えば電源投入時やシャットダウン解除時等に、この機能により、トランジスタＱ１２に過大な電流を流すことなく、出力電圧を低電圧から通常動作時の出力電圧にまで電圧制御を行うことができ、過大電流による他の周辺回路へのノイズや、断線等を防止することができる。
【００５５】
なお、本発明は本実施形態に限られるものではなく、任意好適な種々の変更が可能である。
例えば、コンパレータ１４は、ヒステリシス特性を含み、切替部１３は、コンパレータ１４のヒステリシス特性に応じた比較結果に基づいて、ＯＴＡ１１１またはバッファ回路１１２からの制御信号を切り替えてトランジスタＱ１２に出力してもよい。こうすることにより、より高精度な電圧制御を行うことができる。
【００５６】
また、本実施形態では、トランジスタＱ１２はｐ型ＭＯＳトランジスタを用いたがこの形態に限られるものでない。
【００５７】
また、切替部は本実施形態に限られるものではない。例えば、切替のタイミング特性によって、出力トランジスタＱ１２のゲートに対してＯＴＡの出力もバッファ回路の出力も共に接続された場合には、出力トランジスタＱ１２のゲートとバッファ回路間のスイッチとして抵抗値の小さい抵抗、およびトランジスタＱ１２のゲートとＯＴＡ間の出力とのスイッチとして、その前記抵抗値よりも大きい抵抗を設けるとよい。
これにより、ＯＴＡの出力とバッファ回路の出力がスイッチング特性によりスイッチを介して短絡された場合であっても、その間には高い抵抗値のスイッチによって電圧差があるために、信号が逆流することを防止することができる。
【図面の簡単な説明】
【００５８】
【図１】本発明の定電圧電源回路の一実施形態の機能ブロック図である。
【図２】図１に示す定電圧電源回路のタイミングチャートを示す図である。
【図３】一般的な定電圧電源回路の機能ブロック図である。
【図４】図３に示した、一般的な定電圧電源回路１ａの動作を説明するためのタイミングチャートである。
【符号の説明】
【００５９】
１…定電圧電源回路、１１…増幅回路（オペアンプ）、１３…コンパレータ、１４…切替部、１１１…ＯＴＡ（Operational trans conductance amp ）、１１２…バッファ回路（buffer）、Ｑ１２…トランジスタ、Ｒ１〜Ｒ３…抵抗素子。
【図１】
2005070981.tif 000005
【図２】
2005070981.tif 000006
【図３】
2005070981.tif 000007
【図４】
2005070981.tif 000008