(57)【要約】【課題】  バッファ領域の効率的な利用を可能にする。【解決手段】  記録ヘッドを被記録媒体に対して走査させて記録を行うために、該記録ヘッドの走査方向の記録領域を複数の領域に分割し、該分割領域の画像データを格納するバッファを有する記録装置。分割領域の画像データと共に、画像データの分割領域における走査方向に係る位置情報を入力する入力手段と、分割領域の画像データをバッファに格納する格納手段と、バッファから格納されたデータを読み出し、記録データを生成する記録データ生成手段と、分割領域の走査方向に係る位置情報に基づき、記録ヘッドを駆動する駆動手段とを備える。【選択図】  図３
2005246688.tif 000002
【特許請求の範囲】
【請求項１】
記録ヘッドを被記録媒体に対して走査させて記録を行うために、該記録ヘッドの走査方向の記録領域を複数の領域に分割し、該分割領域の画像データを格納するバッファを有する記録装置であって、
前記分割領域の画像データと共に、前記画像データの前記分割領域における前記走査方向に係る位置情報を入力する入力手段と、
前記分割領域の画像データを前記バッファに格納する格納手段と、
前記バッファから前記格納されたデータを読み出し、記録データを生成する記録データ生成手段と、
前記分割領域の前記走査方向に係る位置情報に基づき、前記記録ヘッドを駆動する駆動手段とを備えることを特徴とする記録装置。
【請求項２】
前記走査方向に係る位置情報はカラム位置に関する情報であることを特徴とする請求項１に記載の記録装置。
【請求項３】
前記駆動手段は、前記カラム位置に関する情報に対応して出力される信号に基づいて前記記録ヘッドを駆動することを特徴とする請求項２に記載の記録装置。
【請求項４】
前記カラム位置に関する情報は、前記分割領域における前記記録ヘッドの走査基準位置側の前記カラム位置情報と、前記走査基準位置と反対側の前記カラム位置情報を含むことを特徴とする請求項１に記載の記録装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、記録装置および記録装置の制御方法に関するものである。
【背景技術】
【０００２】
従来、インクジェット記録装置は、低騒音化、装置の低コスト化、低ランニングコスト化、装置の小型化、が容易であることから、記録装置や複写機等において広く利用されている。そのうちの一形態である、シリアル式インクジェット記録装置は、記録ヘッドを主走査方向への動作と副走査方向への被記録媒体の搬送を繰り返して１頁の記録を行う記録装置であり、少なくとも１主走査方向に記録をするデータの全てが確定するのに十分なメモリ量を確保して、１主走査方向に記録をするデータの全部が確定してから記録へッドの主走査駆動を開始するよう制御されている。
【０００３】
しかしながら、最近の低コスト化の流れに対して、１主走査分のメモリより少ないメモリを持った装置で、記録デ−タを格納したアドレスを管理して少ないメモリを使いまわす提案がなされている（特許文献１）。
【０００４】
また、１主走査分のデータをバッファに入力完了する前に主走査を開始する提案がされている（特許文献２）。
【特許文献１】特開昭５８−１４６９２９号公報
【特許文献２】特開平１１−２５９２４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、この特許文献１には、記録しないデ−タであるヌルデ−タ（「０」データ）の扱いについては開示されておらず、データをメモリに格納するべきデータが無いにもかかわらず、メモリは所定の領域を確保することとなるため、よりメモリを効率的に使うための装置を開示するに至っていない。
【０００６】
また、記録中の記録動作に対して追加デ−タの転送が間に合わない場合にどのように動作するのかというデータの処理に関しては何等開示されていない。
【０００７】
更に、特許文献２には、印刷パスを主走査しながらその走査の印刷中は必ず、その走査を完了するのに十分なデータを受信することを前提としていた。
【０００８】
したがって、例えば、印刷中は上位装置であるホストコンピュータは、記録装置に対しデータ転送をｉｎｔｅｒｒｕｐｔｉｏｎ（妨害）なしに転送し続ける必要（５８０）がある。昨今の主流であるＷｉｎｄｏｗｓ（登録商標）  Ｓｙｓｔｅｍは、汎用性あるマルチタスクであり、ホスト処理がデータ転送に専念できる保証はなく、実現は困難である。
【０００９】
あるいは、ホスト処理がデータ転送に専念させるために、データ転送をｉｎｔｅｒｒｕｐｔｉｏｎ（妨害）無く実行できるようプリンタドライバ部のプログラムを対応させる必要があるが、汎用性あるマルチタスクシステムを妨害してしまう欠点となる場合もある。
【００１０】
また、特許文献２においても、記録しないデ−タであるヌルデ−タの扱いについては開示されておらず、よりメモリを効率的に使う提案には至っていない。
【課題を解決するための手段】
【００１１】
上記課題を解決するために本発明にかかる記録装置は、以下の構成を備えることを特徴とする。
【００１２】
すなわち、記録ヘッドを被記録媒体に対して走査させて記録を行うために、該記録ヘッドの走査方向の記録領域を複数の領域に分割し、該分割領域の画像データを格納するバッファを有する記録装置であって、前記分割領域の画像データと共に、前記画像データの前記分割領域における前記走査方向に係る位置情報を入力する入力手段と、前記分割領域の画像データを前記バッファに格納する格納手段と、前記バッファから前記格納されたデータを読み出し、記録データを生成する記録データ生成手段と、前記分割領域の前記走査方向に係る位置情報に基づき、前記記録ヘッドを駆動する駆動手段とを備える。
【発明の効果】
【００１３】
以上説明したように、本発明にかかる記録装置及び、記録装置の制御方法によれば、複数の色データを含むデータをブロック単位として、バッファへの書き込み、読み取りを行う場合、それぞれのブロックにおける有効な記録データのカラム情報を保持することで、記録バッファに記録データを詰めて格納することができ、記録バッファの効率的な利用が可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、添付した図面を参照して本発明の実施形態を詳細に説明する。
【００１５】
＜第１の実施形態＞
図１は以下に説明する実施形態において共通に用いられるインクジェットプリンタの外観斜視図であり、インクジェットプリンタは、カラープリント、白黒モノカラープリントの両方が可能な構成を示している。図１に示すように、キャリッジ１０１上にはブラックは３２０個、カラーは各色毎に１２８個ずつのノズルを有したマルチノズルの記録ヘッド１０２とカートリッジガイド１０３とが搭載されており、記録ヘッド１０２はブラック（Ｋ）のインク、或いは、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）のインクをそれぞれ吐出する。プリンタ動作時、記録ヘッド１０２にはブラックインクを収容したインクカートリッジ１１０と他の３色のインクを収容したインクカートリッジ１１１が装着されている。
【００１６】
そして、それぞれのインクカートリッジからシアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）、ブラック（Ｋ）のインクが供給される。また、多数の導線を配列したフレキシブルケーブル（不図示）を介して記録ヘッドにおける各ノズルの駆動信号が供給される。
【００１７】
図７は本発明の実施形態において、インクジェットプリンタに適用が可能なカラープリント用の記録ヘッド１０２を記録媒体１０６側から示した外観斜視図である。各色用のノズル列（イエロー（Ｙ）７０１、マゼンタ（Ｍ）７０２、シアン（Ｃ）７０３、ブラック（Ｋ）７０４）は走査方向（Ｘ方向）に対して略直交する方向に配列する。
【００１８】
一方、キャリッジ１０１は２本のガイドレール１０４、１０５上に搭載されており、キャリッジ１０１に連結した無端ベルト１０９をキャリアモータ（後述）で駆動することによりキャリッジ１０１をＸ方向（以下、このＸ方向を「主走査方向」という）に往復走査させる。また、搬送ローラ１０８は搬送モータ（後述）によって駆動され、記録媒体１０６をＹ方向（以下、このＹ方向を「副走査方向」という）に搬送する。
【００１９】
なお、ガイドレールと平行に不図示のエンコーダスリットが配置されており、キャリッジ１０１に搭載された不図示のセンサが、エンコーダスリット数を読み取ることで、走査方向の位置を捕捉し、この位置情報に基づきキャリッジの位置を１画素単位で制御する。
【００２０】
図２はインクジェットプリンタの制御回路を示すブロック図である。図２において、１７０は記録信号を入力するインタフェースであり、例えば、ホストコンピュータなどの外部装置からデータを入力する。１７１はＭＰＵであり、１７２はＭＰＵ１７１が実行する制御プログラム（必要によっては文字フォントを含む）を格納するＲＯＭ、１７３は各種データ（上記記録信号やヘッドに供給される記録データ等）を一時的に保存しておくＳＲＡＭである。
【００２１】
１７４は記録ヘッド１０２に対する記録制御を行うＡＳＩＣ（いわゆるゲートアレー）であり、インターフェース１７０、ＭＰＵ１７１、ＳＲＡＭ１７３間のデータ転送制御も行う。１７９は記録ヘッド１０２を主走査方向に移動させるためのキャリアモータであり、１７８は記録媒体を副走査方向に搬送するための搬送モータである。１７５は記録ヘッドを駆動するヘッドドライバ、１７６、１７７はそれぞれ搬送モータ１７８、キャリアモータ１７９を駆動するためのモータドライバである。
【００２２】
上記の制御回路ブロック図の動作の概要を説明すると、インターフェース１７０に記録信号が入るとＡＳＩＣ１７４とＭＰＵ１７１との間で記録信号がプリント用の記録データに変換される。そして、モータドライバ１７６、１７７が駆動されると共に、ヘッドドライバ１７５に送られた記録データに従って記録ヘッド１０２が駆動され、記録動作が実行される。
【００２３】
図５は、本発明にかかる記録装置の実施形態において、その記録装置の記録制御部を示すブロック図である。同図に於いて、参照番号１はインターフェース信号線Ｓ１を介してホストコンピュータ（不図示）から転送されてくるデータを受信し、その受信したデータの中から、記録装置の動作に必要なデータ及び画像データを抽出して一旦蓄えるインターフェース制御部（コントローラ）であり、インタフェースコントローラ１で抽出されたデータは信号線Ｓ２を介して受信バッファ２に格納される。
【００２４】
受信バッファ２はＳＲＡＭもしくはＤＲＡＭ等の記憶装置で構成され、この受信バッファに蓄えられるデータは図１０（ａ）、（ｂ）で示すような構造のものとなる。
【００２５】
図１０（ａ）において受信バッファのデータ構造が示されるように、左から順に「コマンド」（１００１），「データ長」（１００２），「設定データ」（１００３）のデータが格納され、これに続いて「コマンド」（１００４），「データ長」（１００５），「設定データ」（１００６）のデータが格納されている。これは時系列順に転送されてきたデータが、受信バッファの連続したアドレスに格納されることを示し、ここで示す設定データ１００６は、例えば給紙の実行や紙送り量の設定、使用する記録ヘッド数等を示す情報であり、この設定データで定められた情報が全て揃って初めて記録装置で記録が可能となる。この後に、記録の対象となる画像データ（１００９、１０１２）が受信バッファ２に格納される。
【００２６】
この画像データ（１００９、１０１２）は、記録ヘッドが記録媒体上を１度の走査で記録する際に必要とされるデータ量を、それより少ないデータ量としてブロック単位に分割したデータであり、そのブロック単位で画像データを区切り、順次第１ブロックデータ（１００９）、第２ブロックデータ（１０１２）、・・・として格納される。
【００２７】
図１０（ｂ）はブロック単位に分割された画像データのデータ構造を詳細に示す図であり、同図で示すように、複数の色のデータ（１０１３〜１０１４）が各々圧縮されたデータとして順次格納される。この色データは「色変えコード」（１０１６、１０１７、１０１８）で区切られる。
【００２８】
例えば、シアン、イエロー、マゼンタ、それと黒の４色の色データを想定した場合、各色毎に縦１２８ノズルを１列としたノズル列が走査方向に配列する記録ヘッドを用いると、圧縮された第１色から第４色のデータが一つのデータブロック内に格納される。このノズル列の各ノズルは、被記録媒体の搬送方向に並んでいる。
【００２９】
また、ノズル列の別の形態として、シアン、イエロー、マゼンタ、それと黒の４色で、各色毎に縦６４ノズルを１列としたノズル列が走査方向に２列づつ配列する記録ヘッドを用いた場合には、ノズル２列が４色分、すなわち、圧縮された第１色から第８色の色データが一つのブロックデータ内に画像データとして格納される。例えば、第１色と第２色がシアンのデータ、第３色と第４色はマゼンタのデータ、第５色と第６色はイエローのデータ、第７色と第８色は黒のデータとなる。
【００３０】
図１１は画像データを保持する記録バッファの構造を説明する図である。例えば１回の走査で最大約８インチの長さを記録する場合、１つのブロックデータが走査方向に約１インチの記録ができるサイズとすると、トータル８ブロックの画像データを記録処理すれば、１走査分の画像が完成することになる。
【００３１】
第１ブロックから第８ブロックは記録ヘッドの走査方向に配置され、各ブロックデータには、第１色データから第８色データが格納される。各ブロック内に格納される各色データの長さは記録ヘッドのノズル数に対応するものである。
【００３２】
なお、この各色データについて、各ブロックの縦の長さ（ブロックの高さ）はノズル数に対応する。
【００３３】
説明を図５に戻し、各制御ブロックの説明を続ける。受信バッファ２に格納されるデータのうち、記録装置の制御用の設定値である「コマンド」，「データ長」，「設定データ」は、インターフェースコントローラ１から信号線Ｓ９０２を介してＣＰＵ９により読み出され、図中にある各部制御回路（７，８）に設定される（Ｓ９０３、Ｓ９０７）。ＣＰＵ９は読み出したデータ（図１０（ａ）の１００１〜１００８に相当するデータ）を解釈し、その結果に従って記録装置の全体的な記録制御を統括する。一方、ＣＰＵ９は画像データの処理に関してはデータ展開ブロック３を起動して処理を実行させるものとする。
【００３４】
データ展開ブロック３は受信バッファ２から、図１０（ｂ）で示されるように「圧縮ＴＡＧ」と「データ」及び「色変えコード」の３種類のデータを読み出し、これらのデータに基づきデータの展開制御を実行する。本実施形態ではデータの圧縮／解凍方法としてＰａｃｋＢｉｔｓ圧縮を用いたので、圧縮ＴＡＧが８ビットで００ｈから７Ｆｈまで値の場合、非連続なデータが１から１２８個データ領域に有るとして処理し、圧縮ＴＡＧが８ビットでＦＦｈから８１ｈまで値の場合、次の１バイトデータを連続した２から１２８個のデータに解凍する処理を行う。圧縮ＴＡＧの所で、８０ｈを読み出した場合は色変えコードとして処理する。解凍したデータを信号線Ｓ４に乗せ、記録バッファ４に書き込む。
【００３５】
記録バッファ４には解凍された画像データが図１１に示すデータ構造で格納される。記録バッファ４の先頭アドレスには第１ブロックの第１色データの先頭のデータが書き込まれ、その後に続くデータは、アドレスを１ずつ加算しながら順次書き込まれる。記録バッファのアドレスに一つの色データとして格納できる領域は、最初にＣＰＵ９が読み込んだ設定データで決定され、その値以上のデータは書き込めないので画像データを圧縮する際には、その設定データに従ったデータサイズの制限が加えられることになる。色変えコードを検出した後のデータは第２色データの先頭番地から順次書き込まれる。このアドレスデータの制御は後に説明する記録バッファリング制御構造回路８が実行することになる。
【００３６】
この書き込みを第１ブロックの第１色データから第８色データまで繰り返し、第８色データの書き込みを終えて色変えコードを検知すると、第１ブロックのデータが全て書き込み終えたことになる。データ展開ブロック３はデータの展開動作を終了し、ＣＰＵ９に対しブロック１個分のデータの展開が完成したことを割込み（ＩＮＴ１）で伝え、ＣＰＵ９からの次のデータ展開の起動を待つ。この割り込み（ＩＮＴ１）は図６の最終ブロックデータに対する割り込みに該当するか否かの判断に使用される。
【００３７】
記録バッファ４上に複数ブロックの画像データが揃った段階で、ＣＰＵ９は記録動作を開始すべくキャリアモータ１７９を動作させ、記録ヘッド６が走査しながら、画像データをキャリッジエンコーダ（ＣＲエンコーダ）１０に同期して転送し、記録することで紙面上（被記録媒体に）に画像を完成させることができる。記録ヘッド６が主走査方向に走査した後、搬送手段が被記録媒体を副走査方向に搬送する。こうして、記録ヘッドの走査と、被記録媒体の搬送を繰り返し行って、１ページ分の画像の記録を行う。
【００３８】
記録データ生成ブロック５は、記録バッファ４上に有る画像データの各ブロック構造を、ＣＰＵ９から指定された値に従って、ＣＲエンコーダ１０に同期したタイミングで信号線Ｓ５を介して読み出し、記録ヘッド６が記録できるデータ構造に変換しながら信号線Ｓ６に出力していく。この記録データ生成ブロック５は後で述べる記録バッファ内のブロック幅（ブロックの長さを示す。）の情報、ブロックの各色の高さ（色データの「ラスター数」という。）についての情報を保持する。
【００３９】
＜受信バッファの書き込み、読み込み制御＞
受信バッファ２には、インターフェースコントローラ１がデータを書き込み、データ展開ブロック３が画像データのみを読み出すが、その書き込みアドレスと読み出しアドレスを制御しているのが受信バッファリング構造制御回路７である。受信バッファリング構造制御回路７は受信バッファ２の先頭アドレスと最終アドレス、それと書き込みアドレスと読み出しアドレスの管理を行っている。
【００４０】
受信バッファリング構造制御回路７はインターフェースコントローラ１から受信する書き込み要求信号（Ｓ７０１）を受け付け毎に１アドレスずつ加算し、これを書き込みアドレスの情報として受信バッファ２に出力する（信号線Ｓ７０２）。そして、受信バッファリング構造制御回路７は受信バッファ２の最終アドレスに達した場合に書き込みアドレスを受信バッファ２の先頭のアドレスに戻す制御を行う。
【００４１】
また、書き込みアドレスが読み出しアドレスに到達（一致）した場合、受信バッファ２がデータでいっぱいになり、次のデータを書き込めない旨をインターフェースコントローラ１に信号線Ｓ７０３を介して通信する。
【００４２】
このとき同時にＣＰＵ９に対しても信号線Ｓ９０４の割込み信号により、受信バッファ２はデータの書き込みができない状態であることを知らせる。受信バッファ２の構造はＣＰＵ９が信号線Ｓ９０３のバスを用いて内部のレジスタに書き込むことで設定することができる。
【００４３】
読み出しアドレスは、ＣＰＵ９が受信バッファリング構造制御回路７の中に有るデータリード用レジスタを介して直接に受信バッファ２の中のデータを読み出す場合と、データ展開ブロック３がデータ読み出し要求信号線Ｓ７０５を介して要求した場合に、読み出しアドレスとして信号線Ｓ７０６を介して１アドレスづつ加算されて受信バッファ２に出力される。
【００４４】
受信バッファリング構造制御回路７は読み出しアドレスが最終アドレスに達した場合、読み出しアドレスを受信バッファ２の先頭アドレスに戻す制御を行う。また、読み出しアドレスが書き込みアドレスに到達（一致）した場合、受信バッファ上からデータがなくなったので、次のデータを読み出せない旨をデータ展開ブロックに信号線Ｓ７０４を介して通信する。このとき同時にＣＰＵ９に対しても信号線Ｓ９０４の割込み信号線で、受信バッファ２上には、読み出すデータが無い旨を知らせる。
【００４５】
以上が受信バッファ２に対するデータの書き込み、読み取り制御の処理内容である。次に、この受信バッファ２から読み出され、展開処理されたデータを記録バッファに書き込みし、あるいはその記録バッファからデータを読み取るための処理内容を説明する。
【００４６】
＜記録バッファの書き込み、読み取り制御＞
記録バッファ４に対して、データ展開ブロック３が画像データを書き込み、記録データ生成ブロック５がその書き込まれた画像データを読み出すが、その際、書き込みアドレスと読み出しアドレスを制御しているのが記録バッファリング構造制御回路８である。
【００４７】
記録バッファリング構造制御回路８は記録バッファの先頭アドレスと、最終アドレス、それと書き込みアドレスと、読み出しアドレスの管理を行っている。
【００４８】
記録バッファリング構造制御回路８はデータ展開ブロック３から受信する書き込み要求信号（Ｓ８０１）を受け付け毎に１アドレスずつ加算し、これを書き込みアドレスの情報として記録バッファ４に出力する（信号線Ｓ８０２）。そして、記録バッファリング構造制御回路８は記録バッファ４の最終アドレスに達した場合に書き込みアドレスを記録バッファ４の先頭のアドレスに戻す制御を行う。
【００４９】
また、書き込みアドレスが読み出しアドレスに到達（一致）した場合、記録バッファ４が画像データでいっぱいになり、次の画像データを書き込めない旨をデータ展開ブロック３に信号線Ｓ８０３を介して通信する。
【００５０】
また、データ展開ブロック３が色変えコードを受信バッファ２から読み込んだ場合、データ展開ブロック３は信号線Ｓ８０４を介してその旨を通信し、記録バッファリング構造制御回路８は次の色のデータを格納する先頭番地を信号線Ｓ８０２から出力するように準備する。記録バッファ４の構造はＣＰＵ９が信号線Ｓ９０７のバスを用いて内部のレジスタに書き込むことで設定することができる。
【００５１】
読み出しアドレスは、記録データ生成ブロック５が各色毎にデータ読み出し要求信号線Ｓ８０５を介して要求すると、読み出しアドレスとして信号線Ｓ８０６を介して１アドレスづつ加算されて記録バッファ４に出力される。
【００５２】
記録バッファリング構造制御回路８は読み出しアドレスが最終アドレスに達した場合、読み出しアドレスを記録バッファ４の先頭アドレスに戻す制御を行う。
【００５３】
記録データ生成ブロック５は現在読み出している画像データブロックのデータ構造をＣＰＵ９から信号線Ｓ９０８のバスを介して、記録データ生成ブロック５内部にあるレジスタに設定する。設定された画像データブロック構造内にある画像データを全て読み出すと終了信号Ｓ９０９をＣＰＵ９に対し割り込み信号として通信する。この際、記録バッファ４上に次の画像データブロックがすでに展開されているならば、その画像データブロック構造をレジスタに書き込む。
【００５４】
記録バッファ４は１画像データブロック単位でデータの書き込みを制御しており、書き込まれていない画像データブロックに対し記録データ生成ブロックを起動しないので、記録バッファの読み出しアドレスが書き込みアドレスを越えることは起きない。１１は、バッファ構造情報メモリである。これは、記録バッファの制御用の作業用メモリ（ワークＲＡＭ）で、後で述べる記録バッファ構造についての情報を一時的に格納する領域である。
【００５５】
以上が記録制御部における記録データの流れの概要である。
【００５６】
＜記録バッファリング構造制御回路の説明＞
記録バッファリング構造制御回路の説明を図８及び図９を用いて説明する。記録バッファリング構造制御回路の処理において、図８は書き込みアドレス制御を中心に説明する図であり、図９は記録バッファリング構造制御回路８の読み出しアドレス制御を中心に説明する図である。
【００５７】
記録バッファリング構造制御回路８は読み出し制御部８Ａと書き込みアドレス制御部８Ｂで構成されている。また、記録バッファ４のバッファ領域は、記録バッファの先頭のアドレスをｔｏｐ＿ａｄｒで示し、最終アドレスをｂｏｔｔｏｍ＿ａｄｒで表示する。この先頭アドレスは書き込みアドレス制御部８Ｂ内のレジスタ８０３に格納され、最終アドレスは書き込みアドレス制御部８Ｂ内のレジスタ８０４に格納される。
【００５８】
記録バッファ４に示される「ＲＰ」はリードポインタを示し、「ＷＰ」はライトポインタを示す。記録バッファの中のＲＰとＷＰの間のハッチング部分は記録データが格納されていることを表している。また、記録バッファ４の白色部分は記録データが格納されていないことを表す。
【００５９】
読み出しアドレス制御部８Ａ内の８０２は、データの読み出しアドレス（ＲＰ：リードポインタ）を示すレジスタである。８０５から８１２は第１色から第８色について、各色の情報を格納するレジスタである。ここで、レジスタ８０５には第１色のデータのバッファの高さ情報と、第１色データの存在位置を示す情報と、第１色データの有り無しを示す情報が格納され、同様にレジスタ８０６〜８１２についても第２色〜第８色について同様の情報が設定される。
【００６０】
８１３はブロックの幅情報を設定するレジスタであり、この幅情報は第１色〜第８色までブロック単位で、共通して使用される値である。
【００６１】
尚、上述のブロックデータの高さ情報及び幅情報は、図１０（ａ）で説明した設定データに含まれる情報である。
【００６２】
８１５は次のブロックデータのアドレスを格納するレジスタであり、このアドレスは各色に関する情報を格納するレジスタ８０５からレジスタ８１２のうちのいずれかの値と、ブロックデータに関する幅の情報を格納するレジスタ８１３の値を用いて決定することができる。
【００６３】
８１６はデータの書き込みアドレスを格納する書き込みアドレスレジスタである。８１４はアドレス制御レジスタで、書き込みアドレスが読み出しアドレスを追い越さないように（両アドレスが重複したアドレスを指定しないように）書き込み処理、読み出し処理の管理をする。
【００６４】
＜読み出しアドレス制御部の説明＞
図９において左側は記録バッファリング構造制御回路８の読み出しアドレス制御部８Ａを示し、同図の右側は記録バッファ４を示す。
【００６５】
記録バッファ４のバッファ領域は、図８と同様に、記録バッファの先頭のアドレスであるｔｏｐ＿ａｄｒと、最終アドレスはｂｏｔｔｏｍ＿ａｄｒとで表される。この先頭アドレス（ｔｏｐ＿ａｄｒ）はレジスタ８０３に格納され、最終アドレス（ｂｏｔｔｏｍ＿ａｄｒ）はレジスタ８０４に格納される。記録バッファに示される「ＲＰ」は図８と同様にリードポインタであり、「ＷＰ」はライトポインタである。記録バッファ４におけるＲＰとＷＰの間のハッチング部分は記録データが格納されていることを表し、記録バッファの白色の部分は記録データが格納されていないことを表す。
【００６６】
読み出しアドレス制御部８Ａ内の８０２は、データの読み出しアドレス（ＲＰ：リードポインタ）を示すレジスタであり、破線の枠で囲った９００は第１レジスタ群、実線の枠で囲った９０１は第２レジスタ群である。
【００６７】
第１ブロックから第８ブロックの画像データを記録する場合、例えば、走査の開始時において、第１レジスタ群には第１ブロックについての情報が格納されている。また、第２レジスタ群には、第２ブロックについての情報が格納される。第１ブロックの記録が終了すると、第１レジスタ群９００には第２レジスタ群９０１の情報がコピーされ、第１レジスタ群９００には第２ブロックの情報が格納される。そして第２レジスタ群９０１には、第３ブロックの情報が格納される。以下、最後の第８ブロックのデータが格納されるまで順に行われる。そして、次の走査開始時には、再び、第１レジスタ群には第１ブロックの情報が格納され、第２レジスタ群には第２ブロックの情報が格納される。
【００６８】
第１レジスタ群内にあるレジスタ（１ｓｔ＿ｈｉｇｈｔ／１ｓｔ＿ｄａｔａ＿ｓｔａｒｔ／１ｓｔ＿ｄａｔａ＿ｅｎｄ／１  ｃｏｌｏｒ  ｂｉｔ）８１９は、第１色についての高さ情報とデータの位置情報と色データの有り無し情報を設定するレジスタである。各レジスタ８２２、８２４、８２６、８２８、８３０、８３２、８３４は第２色〜第８色についての高さ情報とデータの位置情報と色データの有り無し情報を設定するレジスタである。
【００６９】
８２０は各ブロックデータの幅情報を格納するレジスタである。この幅情報は第１色〜第８色までブロック単位で、共通して使用される値である。
【００７０】
レジスタ（１ｓｔ＿ｃｏｌｏｒ＿ａｄｒ）８１８は第１色の読み出しアドレスを格納するレジスタである。第１色のデータが格納されている記録バッファ８１９からデータが読み出されるとアドレスが更新される。レジスタ８２１、８２３、８２５、８２７、８２９、８３１、８３３はそれぞれ第２色〜第８色の読み出しアドレスを格納するレジスタであり、第２色〜第８色の色データも第１色の色データと同様に順に１カラム分のデータが読み出される。
【００７１】
記録バッファ４に格納されるデータは複数の色データを含むため、例えば、第１、第２色、・・・の色データが混在した場合、各色単位の色データを格納するためのアドレスは、連続していないものとなる。そのため、読み出しアドレスのレジスタが色データ毎に１つであれば、例えば第１色データのアドレスの次に、第２色データを読み出す際、アドレス計算をする必要があるが、記録バッファ４に各色ごとに読み出しアドレスを格納するレジスタを用意することで、カラム単位での読み出しを行う際のアドレス計算を省くことができる。
【００７２】
８１７はアドレス制御レジスタである。読み出しアドレスは、記録データ生成ブロック５が各色毎にデータ読み出し要求信号線Ｓ８０５を介して要求すると、アドレス制御レジスタ８１７は読み出しアドレスとして信号線Ｓ８０６を介して１アドレスづつ加算して記録バッファ４に出力する。
【００７３】
８３５は次のブロックのアドレスを格納するレジスタである。現在読み出されているブロックが第１ブロックであれば、このレジスタには第２ブロックの先頭のアドレスが格納される。このレジスタの値は、現在読み出されているブロックデータの読み出しが終了すると、レジスタ８０２にコピーされる。これにより、次のブロックデータの読み出しがスムーズにできる。
【００７４】
レジスタ８３６は第１色から第８色のうち、読み出す順序を特定するための情報を格納するテーブルである。このテーブルに設定された値によって記録バッファからデータを読み出す順序を自由に設定することができる。例えば、図４の場合には、第１色→第２色→第３色→第４色と読み出す。また、８色ある場合には、第１色→第２色→・・→第８色の順に読み出すことができる。また、値を変えて、第１色→第２色→第５色→第６色→第７色→第８色のように第３色、第４色のデータの読み出しをスキップすることもできる。これによって、格納されていない色の画像データについては、正確に読みとばすことができる。
【００７５】
第２レジスタ群９０１は次のブロックデータに関する設定データを格納するバッファの集まりである。第１レジスタ群の各レジスタが読み出されたら、第２レジスタ群の各レジスタに設定されている値が、第１レジスタ群の対応するレジスタに設定される。例えば、レジスタ８３８に設定されている値がレジスタ８１９に設定される。レジスタ８３９〜８４５は、次のブロックデータにおける第２色〜第８色の色データについて同様の情報が設定されるレジスタである。
【００７６】
レジスタ８３８には第１色データのバッファの高さ情報と、第１色データの存在位置を示す情報と、第１色データの有り無しを示す情報が格納される。レジスタ８３９〜８４５についても第２色〜第８色について同様の情報が設定されるレジスタである。
【００７７】
８４６はレジスタ８２０と同様にブロックの幅情報を設定するレジスタである。この幅情報は第１色〜第８色までブロック単位で、共通して使われる値である。
【００７８】
レジスタ８７８は、先に設定したブロックのサイズと同じブロックのサイズが同じ場合、この値を「１」とすることで、第１レジスタ群に同じ値を再設定することができる。この場合、レジスタ８３８〜８４６の設定を省くことができる。レジスタ８７８の値が「０」の場合には、各レジスタ８３８〜８４６にそれぞれの値が設定される。レジスタ（ｓａｍｅ＿ｔｙｐｅ）８７８によって、ブロックサイズが同じであれば、レジスタの設定を簡単に行うことができる。
【００７９】
以上が記録データに関するデータの書き込み、読み出し制御に関する処理の内容である。
【００８０】
図３において、被記録媒体１０６に対して記録する主走査方向のブロック（ＢＬＯＣＫ＿１〜７）と１走査分の記録領域３０２との対応を示す。被記録媒体１０６に対して対応する各ブロックデータの記録を実行することにより、１走査記録領域３０２の記録が完了する。この１走査分の記録領域３０２の記録を行うためのデータを一時格納する記録バッファを、図３に示すように主走査方向に複数分割している。この記録ブロックのそれぞれについて、管理テーブルの情報を用いて行う。詳細は後述する。ここで、各ブロックにおいて、斜線部は記録でなされるデータがあることを示している。空白部分はヌルデータ（ゼロデータ）の領域である。これらの位置は、記録される主走査方向の位置に対応している。
【００８１】
例えば、この図３において、図の左側が記録の走査の基準位置とすると、データＢＫ＿１は、ＢＬＯＣＫ＿１（ブロック１）の基準位置の反対側（右側）にあることを示している。同様に、データＹ＿６は、ＢＬＯＣＫ＿６（ブロック６）の基準位置側（左側）にあり、データＢＫ＿４は、ＢＬＯＣＫ＿４（ブロック４）のほほ中央にあることを示す。なお、データＢＫ＿２は、ＢＬＯＣＫ２の全域に記録データがあることを示している。
【００８２】
＜ブロック内の記録データの管理＞
図４は記録バッファに記録データを格納した場合の内部構成を例示する図である。ここで、説明を簡単にするために、記録ブロックは７つ（ＢＬＯＣＫ＿１〜７：この数字をブロックの識別ＩＤとする。）とし、１つのブロックに最大４色分のデータが格納できるとする。
【００８３】
記録ブロックに格納される色データは、第１ブロックが４つ（ＢＫ＿１、Ｃ＿１、Ｍ＿１、Ｙ＿１：この数字を色データの識別ＩＤとする。）、第２ブロックが４つ、第３ブロックが２つ、第４ブロックが１つ、第５ブロックが４つ、第６ブロックが１つ、そして第７ブロックが０とした合計１６個の色データが格納された状態である。
【００８４】
記録バッファのアドレスはＳＲＡＭ１７３のメモリアドレス“８０００００（ｈ：１６進表現を示す）”を開始アドレスとし、次々にＳＲＡＭ１７３の領域を分割して、各ブロックの色データ毎の記憶領域を割り当てる。
【００８５】
色データとブロックデータとの識別ＩＤの対応関係から、ＢＫ＿１は第１ブロックにおける黒の色データを示し、その記録領域の先頭アドレスは、黒は８０００００（ｈ）となり、シアン（Ｃ＿１）は８００４００（ｈ）、マゼンタ（Ｍ＿１）は８００８００（ｈ）、そしてイエロー（Ｙ＿１）は８００Ｃ００（ｈ）となる。第１ブロックには４色分の記録データが６４カラム分格納されている。
【００８６】
第２ブロックについては、黒の色データ（ＢＫ＿２）の記録領域の先頭アドレスは８０１０００（ｈ）、シアン（Ｃ＿２）は８０１８００（ｈ）、マゼンタ（Ｍ＿２）は８０２０００（ｈ）、イエロー（Ｙ＿２）は８０２８００（ｈ）となる。第２ブロックには、４色分の記録データが１２８カラム分格納される。
【００８７】
第３ブロックについては、黒の色データ（ＢＫ＿３）の記録領域の先頭アドレスは８０３０００（ｈ）、シアン（Ｃ＿３）は８０３４００（ｈ）となる。ブロック３にはブラックとシアンの２色分の記録データが６４カラム分格納されているが、マゼンタとイエローの画像データが無いので、記録バッファの割り当てはなされていない。
【００８８】
第４ブロックについては、黒の色データ（ＢＫ＿４）の記録領域の先頭アドレスは８０３８００（ｈ）となる。従って、ブロック４にはブラック１色分の記録データが６４カラム分格納されている。その他のシアン、マゼンタ、イエローについては、画像データが無いので、記録バッファの割り当てはされていない。
【００８９】
第５ブロックについては、黒の色データ（ＢＫ＿５）の記録領域の先頭アドレスは８０３Ｃ００（ｈ）となり、シアン（Ｃ＿５）は８０４０００（ｈ）、マゼンタ（Ｍ＿５）は８０４４００（ｈ）、イエロー（Ｙ＿５）は８０４８００（ｈ）となる。第５ブロックについては、第１ブロックと同様に４色分の色データが６４カラム分格納される。
【００９０】
第６ブロックについては、イエローの色データ（Ｙ＿６）の記録領域の先頭アドレスは８０４Ｃ００（ｈ）となる。このブロックでは、黒、シアン、マゼンタに対応する画像データが無いので、その分のデータを格納するための記録バッファの割り当てはされていない。
【００９１】
なお、ＳＲＡＭ１７３を記録バッファとして、データの格納領域を循環的に使用するため、第７ブロックとして示す領域の先頭アドレスは、第１ブロックにおける画像データの記録終了後、使用可能となった領域の先頭アドレス８０００００（ｈ）となる。
【００９２】
以上のように、被記録媒体における記録領域に記録される画像データを、記録バッファに詰めて格納する（画像データの存在しない場合は、データを格納する領域を確保しない）ことにより、メモリを効率良く使うことができる。
【００９３】
図３で述べた記録データの管理について説明する。管理テーブルには、各ブロックに対応して３０１ａ〜ｇの欄を設けている。この管理テーブルはＳＲＡＭ１７３に備える。この欄（３０１ａ〜ｇ）には、それぞれブロックに格納される色データの情報（ＢＫ＿１、Ｃ＿１、・・・）、色データの有り無し、カラム数、記録データが格納されているカラム位置等の情報が格納される。記録データがブロック単位で格納されると、そのデータに対応するこれらの情報が更新される。
【００９４】
ここで記録データのカラム位置情報について説明を補足すると、図３の左側が記録の走査の基準位置とすると、この基準位置側のカラム位置と基準位置側と反対側のカラム位置の情報が格納されている。例えば、ＢＫ＿１は、ブロック１には記録データが、６５カラム目から１２８カラム目までの任意の位置にあるので、カラム位置（６５と１２８）を示す情報が格納されている。また、ＢＫ＿４は、３３カラム目から９６カラム目までの任意の位置に記録データがあるので、カラム位置（３３と９６）を示す情報が格納されている。以上説明したカラム位置情報を参照して、記録ブロック単位での記録ヘッドの駆動制御を行う。この基準位置側のカラム位置の情報、基準位置と反対側のカラム位置の情報はホストコンピュータからコマンドと共に送られてくる。
【００９５】
また、ＳＲＡＭ１７３には記録の際に使用する記録ブロック（１〜７）の順番を管理するために、次に使用する記録ブロックのＩＤ番号を管理する記録ブロックＩＤ番号格納領域を設ける。この記録ブロックＩＤ番号格納領域に格納されるＩＤ番号は記録バッファの記録ブロックが記録されることにより順次更新され、常に次に用いる記録ブロックのＩＤ番号がセットされる。
【００９６】
このＩＤ番号により、次に読み出すべき記録ブロックを特定することができ、更に、記録が完了した記録ブロックには、後続のブロックデータが順次格納さる。
【００９７】
記録動作中、記録バッファのどのアドレスにデータを書き込めば良いかが管理できることになる。記録データの書き込みと、読み出しは一連の記録動作中、記録バッファを循環的に利用して制御される。
【００９８】
＜記録制御の処理＞
図６は記録制御のフローを示した図である。ステップＳ６０１で記録バッファから画像データの読み出しを行うために、第１レジスタ群（複数のレジスタで構成）の設定を行う。この第１レジスタ群の設定では、第１ブロックにおける色データの有無、ノズル数、カラム数、色毎の記録データカラム数などの設定データが設定される。例えば、図４で示すように第１ブロックには４色の画像データすべてが格納されているので、全ての色データが有る旨が設定される。この第１レジスタ群は先に説明した図９の９００に対応する。
【００９９】
ステップＳ６０２で第２レジスタ群（複数のレジスタで）の設定を行う。この第２レジスタ群の設定では、第２ブロックにおける色データの有無、ノズル数、カラム数、色毎の記録データカラム数などの設定データが設定される。第１レジスタ群の各レジスタは、第２レジスタ群の各レジスタにそれぞれ対応しており、第２レジスタ群に設定された値は、割り込み信号を受けて、第１レジスタ群にコピーされるので、設定を容易に行うことができる。なお、図４の第３ブロックのデータを設定する場合には、マゼンタ（Ｍ）とイエロー（Ｙ）のデータは格納されていないので、マゼンタ（Ｍ）とイエロー（Ｙ）のレジスタには色無し情報が設定されることになる。
【０１００】
ステップＳ６０３で記録動作を開始する。各ブロックにおける画像データは、そのアドレス情報（８１８、８２１、８２３、８２５、８２７、８２９、８３１、８３３）に従い読み出され、第１レジスタ群９００に格納されている設定データに従い記録データ生成ブロック５が記録データを生成する。例えば、キャリッジが走査を開始し、記録領域の手前まで加速し、その後等速で移動する。そして、記録開始位置にキャリッジが到達したところで、第１ブロックに格納された画像データの記録が開始される。従って、記録データが処理されるためには、データの準備は記録開始位置にキャリッジが到達する前に完了することになる。
【０１０１】
ここで、図１２は黒（ＢＫ）の記録ヘッドの駆動を許可する許可信号（ヒートウインドウ）の出力タイミングを説明する図である。ブロックごとに、上述したカラム位置情報に基づいて、記録ヘッドの駆動許可信号（ヒートウインドウ）が出力される。例えば、第１ブロックでは、記録ヘッドの駆動許可信号は６５カラム目に相当するタイミングから出力される。また、第４ブロックでは、記録ヘッドの駆動許可信号は３３カラム目から９６カラム目に相当する期間において出力される（アクティブ状態になる）。つまり、画像データのブロックの位置に対応して、記録ヘッドの駆動許可信号の出力レベルが切り替わる。
【０１０２】
この駆動許可信号（ヒートウインドウ）は、黒色以外に各色データ（シアン、イエロー、マゼンタ）に対応した信号が出力される。この駆動許可信号（ヒートウインドウ）を生成する信号生成手段は、記録データ生成ブロック５に設けられており、駆動許可信号は記録データ生成ブロック５から記録ヘッド６へ出力される（図５参照）。
【０１０３】
ステップＳ６０４では現在、第１ブロックに格納されているデータの記録終了を示す割り込み信号の有無をチェックする。割り込み信号が有れば（Ｓ６０４−Ｙｅｓ）、現在第１ブロックに格納されている画像データは全て記録されたことになるので、第２レジスタ群に格納されているデータをそれぞれ第１レジスタ群へコピーして、次の記録処理が実行される。
【０１０４】
一方、記録が完了した第１ブロックに対応する記録バッファには、次のブロックのデータが格納される。本実施形態では、図４に示すように記録バッファに第６ブロックまでのデータが格納されているので、７番目の第７ブロックのデータが第１ブロックの空領域に格納される。
【０１０５】
ステップＳ６０５で位置カウンタをラッチする。この位置カウンタの値は、エンコーダから得られたキャリッジの位置情報である。この位置情報は記録バッファに格納された画像データのカラム情報で、１画素単位の情報に対応する。
【０１０６】
ステップＳ６０６で、画像データの最終ブロックに対応するデータであるか否かチェックする。もし最終ブロックでなければ（Ｓ６０６−Ｎｏ）、処理をステップＳ６０７へ進める。最終ブロックであれば（Ｓ６０６−Ｙｅｓ）、１回の走査としての記録は終了するので、ステップＳ６０６で受信した最終ブロックの割り込み信号をクリアし（Ｓ６１０）、記録を終了する。
【０１０７】
ステップＳ６０７では、第２レジスタ群設定遅れ割り込みがあったかチェックする。この割り込みは、記録する位置（記録開始位置にキャリッジが到達した位置）にキャリッジが移動してきて、記録するタイミングまでに、記録バッファからの記録データ読み出しが間にあわない場合に発生する。本実施形態では、ブロック終了割り込み時に参照するフラグとして、第２レジスタ群設定遅れフラグが「１」になっているか否かで第２レジスタ群設定遅れの有無を判断する。設定遅れでなければ、このフラグは「０」である。尚、この第２レジスタ群設定遅れフラグは、第２レジスタ群にデータを設定する時、ＣＰＵ９の制御の下、ソフトウエアによる処理で「１」にセットされ、第２レジスタ群のデータが第１レジスタ群にコピーされるときに「０」に変更される、第２レジスタ群設定終了フラグを基に変更される。ブロック終了割り込み発生時、第２レジスタ群設定終了フラグが「１」であれば第２レジスタ群設定遅れフラグは「０」、第２レジスタ群設定終了フラグが「０」であれば第２レジスタ群設定遅れフラグは「１」になる。従って、第２レジスタ群設定遅れフラグが「１」の場合は、次に記録するべきブロックデータが記録バッファ４から読み出せない状態ということになる。
【０１０８】
もし、第２レジスタ群設定遅れ割り込みがあった場合（上述のフラグが１の場合）には（Ｓ６０７−Ｙｅｓ）、現在第１レジスタ群に設定されている画像データを記録後、次のブロックの記録は行わずに、記録は中断する（Ｓ６１１）。例えば第３ブロックの記録を行った後に記録を中断する場合には、ステップＳ６０５でラッチされた位置カウンタは第３ブロックの最終カラムに対応するキャリッジの位置情報を保存して記録を中断する。このときキャリッジの動作は、等速移動状態から減速して、停止した後、走査方向に原点復帰して記録開始位置に戻る。
【０１０９】
そして、ＣＰＵ９は上記のフラグの設定値をモニタしており、上述の第２レジスタ設定遅れを示すフラグが「１」で中断したとわかると（Ｓ６１１）、第２レジスタ設定遅れフラグを「１」から「０」にクリアを行い（Ｓ６１２）、再び記録ヘッド６が走査を開始するための制御を行う（Ｓ６１３）。記録の再開は中断前と同じ走査領域で（副走査方向の搬送を行わずに）記録ヘッドを走査して、記録を中断した位置から記録を実行する。この場合、第３ブロックまで記録を行ったので、第４ブロックから記録を行う。記録の再開において、位置カウンタの値は記録の中断前の値が保持されており、この値を利用することにより、記録位置の連続性は中断前と後とで確保できる。このようにして、１回中断した場合は２回の走査回数で１走査領域の記録が処理できる。
【０１１０】
ステップＳ６０７で、第２レジスタ群設定遅れ割り込みがなかった場合（上述のフラグが０の場合）には、ステップＳ６０８で割り込み信号をクリアする。
【０１１１】
ステップＳ６０９で再び第２レジスタ群の設定を行う。格納していたデータの内容を第１レジスタ群にコピーすることで空領域ができた第２レジスタ群には、第３ブロックの設定データの設定を行い、ステップ処理をステップＳ６０４に戻す。
【０１１２】
ステップＳ６０４において、ブロック終了割り込みが有れば、ステップＳ６０９で処理された第２レジスタ群に設定された第３ブロックの設定データを第１レジスタ群にコピーして、次の記録処理が実行される。
【０１１３】
以下、最終ブロックの終了まで、図６に示すフローチャートに従いデータは処理される。
【０１１４】
＜第２の実施形態＞
上述した第１の実施形態では、カラム位置情報に基づいて、ブロックごとに独立して記録ヘッドの駆動許可信号（ヒートウインドウ）の制御を行って記録を行うことを説明したが、第２の実施形態では、駆動許可信号（ヒートウインドウ）の制御は１回の主走査単位で行い、その代わり、バッファに格納されている各ブロックのデータの読出し処理をカラム位置情報に基づいて行う。
【０１１５】
この場合、例えば、記録データ生成ブロック５において、ブロック幅分（例えば１２８カラム分の）のヌルデータ生成手段を設け、カラム位置情報に基づいてバッファから読み出した記録データとのＯＲ処理を行い、記録ヘッド６へ転送しても構わない。
【０１１６】
＜その他の実施形態＞
尚、本実施形態では記録ヘッドの構造が副走査方向に各色成分に関して１６ビット分のデータを記録可能なノズルをもつものとして説明したが、本発明の趣旨はこれによって限定されるものではない。例えば、このノズルサイズは、ＭＰＵからのアクセスが容易なサイズであれば、８ビット、１６ビット、３２ビット等、何れのサイズでも良い。
【０１１７】
また、記録データのカラム位置情報は、基準位置側のカラム位置と基準位置側と反対側のカラム位置の情報が格納されているが、例えば、基準位置側のカラム位置とそのブロックの主走査方向のデータ幅のカラム数の情報を格納しても構わない。
【０１１８】
また、記録データのカラム位置情報は、ホストコンピュータから送られてくることを前提にしているが、記録装置において、ヌルデータを含むブロック単位の色データのうち、ヌルデータの有無を調べ、例えば３２カラム分（主走査方向に）連続してヌルデータがあると判断すれば、ヌルデータ以外の記録データのカラム位置を調べる構成を設け、カラム位置の情報を取得しても構わない。
【０１１９】
また、本実施形態では記録媒体よりも小さいサイズの管理テーブルをもつように構成されているが、本発明はこれによって限定されるものではない。例えば、１ページを越えるサイズの管理テーブルをもつように構成しても何ら問題なくその効果に変わりはない。その他、記録バッファの数や、記録バッファサイズについても本実施形態によって限定されるものではなく、装置構成等によって変更可能であることは言うまでもない。
【０１２０】
以上説明したように、本実施形態にかかる記録装置及び、記録装置の制御方法によれば、複数の色データを含むデータのうち、記録データの存在する部分のみを、バッファへの書き込み、読み取りを制御することが可能となる。また、この制御は、複数の記録ブロックに分割し、記録ブロック毎に記録動作の管理を行うので、記録動作に必要な記録バッファのサイズをより小さくすることができ、バッファ領域の効率的な利用が可能となる。
【０１２１】
本発明は、特にインクジェット記録方式の中でも、インク吐出を行わせるために利用されるエネルギーとして熱エネルギーを発生する手段（例えば電気熱変換体やレーザ光等）を備え、前記熱エネルギーによりインクの状態変化を生起させる方式のプリント装置について説明したが、かかる方式によれば記録の高密度化、高精細化が達成できる。
【０１２２】
本発明に係る記録装置の形態としては、コンピュータ等の情報処理機器の画像出力端末として一体または別体に設けられるものの他、リーダ等と組み合わせた複写装置、さらには送受信機能を有するファクシミリ装置の形態を取るものであっても良い。尚、本発明は、複数の機器から構成されるシステムに適用しても良いし、１つの機器から成る装置に適用しても良い。また、本発明はシステム或は装置にプログラムを供給することによって達成される場合にも適用できることは言うまでもない。
【図面の簡単な説明】
【０１２３】
【図１】実施形態で用いられる記録装置の外観斜視図。
【図２】記録装置の制御回路の構成を示すブロック図。
【図３】被記録媒体の走査方向に対応する記録データの構成の説明図。
【図４】記録バッファのデータ配置についての説明図。
【図５】記録装置の記録制御部を示すブロック図。
【図６】記録装置の記録制御工程を説明するフローチャート。
【図７】記録ヘッドを被記録媒体側から示した外観斜視図。
【図８】記録バッファリング構造制御回路の書き込みアドレス制御部の説明図。
【図９】記録バッファリング構造制御回路の読み出しアドレス制御部の説明図。
【図１０】ホストコンピュータから転送されるデータのデータ構造を示す図。
【図１１】画像データを保持する記録バッファのデータ構造を示す図。
【図１２】ブロック領域と許可信号の関係を説明する図。
【符号の説明】
【０１２４】
１  インターフェース制御部
２  受信バッファ
３  データ展開ブロック
４  記録バッファ
５  記録データ生成ブロック
６  記録ヘッド
７  受信バッファリング構造制御回路
８  記録バッファリング構造制御回路
８Ａ  読み出しアドレス制御部
８Ｂ  書き込みアドレス制御部
９  ＣＰＵ
１０  ＣＲエンコーダ
１１  バッファ構造情報メモリ
【図１】
2005246688.tif 000003
【図２】
2005246688.tif 000004
【図３】
2005246688.tif 000005
【図４】
2005246688.tif 000006
【図５】
2005246688.tif 000007
【図６】
2005246688.tif 000008
【図７】
2005246688.tif 000009
【図８】
2005246688.tif 000010
【図９】
2005246688.tif 000011
【図１０】
2005246688.tif 000012
【図１１】
2005246688.tif 000013
【図１２】
2005246688.tif 000014