(57)【要約】 【課題】  従来のセラミックス類の基板上へワイヤボンディング接続等により各素子を平面配置することなく、基板にインダクタ或いはコンデンサを埋め込み、その上に搭載部品を乗せて積層構造とし、小型・薄型化をはかった電源モジュールおよびその製造方法を提供する。  【解決手段】  両面に配線導体を有する凹型基板６に、制御回路を組み込んだベアチップ状電源用半導体チップ１５、インダクタ１７、コンデンサを配設した電源モジュールにおいて、前記コンデンサ１３は、 厚み０．３ｍｍ以下の薄型のコンデンサ１３であり、前記インダクタ１７は、巻線の両端部表面を電極構造としたチップ電極構造の、厚み０．５ｍｍ以下の薄膜磁心巻線インダクタであり、前記制御回路を組み込んだベアチップ状電源用半導体チップ１５、インダクタ１７、コンデンサ１３が、前記両面配線の凹型基板６に積層構造で配設されて、外形が樹脂にて封止された電源モジュールとする。【選択図】  図７
2005229766.tif 000002
【特許請求の範囲】
【請求項１】
両面に配線導体を有する凹型基板に、制御回路を組み込んだベアチップ状電源用半導体チップ、インダクタ、コンデンサを配設した電源モジュールにおいて、前記コンデンサは、 厚み０．３ｍｍ以下の薄型のコンデンサであり、前記インダクタは、厚み０．５ｍｍ以下の薄膜磁心巻線インダクタであり、前記ベアチップ状電源用半導体チップ、インダクタ、コンデンサが、前記両面配線凹型基板に積層構造で配設されて、外形が樹脂にて封止されたことを特徴とする電源モジュール。
【請求項２】
両面に配線導体を有する凹型基板に、制御回路を組み込んだベアチップ状電源用半導体チップ、インダクタ、コンデンサを配設した電源モジュールにおいて、前記コンデンサは、厚み０．３ｍｍ以下の薄型のコンデンサであり、前記インダクタは、厚み０．５ｍｍ以下の薄膜磁心巻線インダクタであり、前記ベアチップ状電源用半導体チップ、インダクタ、コンデンサが、前記両面配線凹型基板の両面に各素子を配して積層構造とし、外形が樹脂にて封止されたことを特徴とする電源モジュール。
【請求項３】
前記インダクタおよびコンデンサは、外ケースを有しないことを特徴とする請求項１または２のいずれかに記載の電源モジュール。
【請求項４】
請求項１ないし３のいずれかに記載の電源モジュールにおいて、前記制御回路を組み込んだベアチップ状電源用半導体チップ、インダクタ、コンデンサが前記凹型基板上の配線パターンとフリップチップ配線の併用により接続されたことを特徴とする電源モジュール。   
【請求項５】
請求項１ないし４のいずれかに記載の電源モジュールにおいて、凹型基板の側面の構造は、電極が配置された構造か、またはサイドスルー電極構造であることを特徴とする電源モジュール。 
【請求項６】
請求項１ないし５のいずれかに記載の電源モジュールで、前記制御回路を組み込んだベアチップ状電源用半導体チップ、インダクタ、コンデンサ等の電力変換に必要な素子を配設した電源モジュールにおいて、前記両面に配線導体を有する凹型基板の凹部にいずれか１つの素子を搭載し樹脂封止等により埋め込み構造とし、基板反対面に他の素子を積層したことを特徴とする電源モジュール。
【請求項７】
凹型基板部分が繰り返し整列して複数形成された母材基板に、制御回路を組み込んだベアチップ状電源用半導体チップ、インダクタ、コンデンサを配設して形成する電源モジュールの製造方法において、前記コンデンサを、厚み０．３ｍｍ以下の薄型のコンデンサとし、前記インダクタを、巻線の両端部表面を電極構造としたチップ電極構造の、厚み０．５ｍｍ以下の薄膜磁心巻線インダクタとし、前記ベアチップ状電源用半導体チップ、インダクタ、コンデンサが、前記両面配線凹型基板に積層構造で配設し、外形を樹脂にて封止して、母材基板を、個片に切断して形成することを特徴とする電源モジュールの製造方法。
【請求項８】
凹型基板部分が繰り返し整列して複数形成された母材基板に、ベアチップ状電源用半導体、インダクタ、コンデンサを配設して形成する電源モジュールの製造方法において、前記コンデンサを、厚み０．３ｍｍ以下の薄型のコンデンサとし、前記インダクタを、巻線の両端部表面を電極構造としたチップ電極構造の、厚み０．５ｍｍ以下の薄膜磁心巻線インダクタとし、前記ベアチップ状電源用半導体、インダクタ、コンデンサを、前記両面配線凹型基板の両面に素子を配し、積層構造とし、外形を樹脂にて封止して、母材基板を、個片に切断して形成することを特徴とする電源モジュールの製造方法。
【請求項９】
前記インダクタおよびコンデンサを、外ケースなしとすることを特徴とする請求項７または８のいずれかに記載の電源モジュールの製造方法。
【請求項１０】
請求項６ないし９のいずれかに記載の電源モジュールの製造方法において、前記制御回路を組み込んだベアチップ状電源用半導体チップ、インダクタ、コンデンサを凹型基板部分上の配線パターンとフリップチップ配線の併用により接続することを特徴とする電源モジュールの製造方法。     
【請求項１１】
請求項６ないし１０のいずれかに記載の電源モジュールの製造方法において、前記凹型基板の側面に電極を配し、また、サイドスルー電極構造とすることを特徴とする電源モジュールの製造方法。
【請求項１２】
請求項６ないし１１のいずれかに記載の電源モジュールの製造方法において、前記制御回路を組み込んだ電源用半導体チップ、インダクタ、コンデンサ等の電力変換に必要な素子を配設した直流電源装置において、凹型基板の凹部にいずれか１つの素子を搭載し樹脂封止等により埋め込み構造とし、基板反対面に他の素子を積層することを特徴とする電源モジュールの製造方法。   
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯機器等に使用される小型・軽量化を図った直流電源であり、特に電源半導体やコンデンサ、インダクタ等の電力変換用部品を用いて小型・薄型化を図った低電圧ＬＳＩ用電源モジュールおよびその製造方法に関する。
【背景技術】
【０００２】
電子機器の小型・薄型・高性能化が急速に進んでいる。特に、半導体メモリーの高速化、大容量処理化の急速な進展に対応してＬＳＩの発熱を押さえるため、これの駆動電圧をいかに低くするかが、各メーカのターゲットになっている。低電圧ＬＳＩを使用するデバイスは、電池電圧を２Ｖ以下の電圧に降圧する方法としてドロッパー抵抗を入れて電圧を降下する方法とか、ＤＣ−ＤＣコンバータを使用して降圧する方法が用いられている。ここで、ドロッパー抵抗を用いる方式では、電圧降下分は抵抗損失によるロス分となるため、低電圧となるほど損失は増大する。一方、低電圧化、高密度化するＬＳＩの電圧の高精度化の要求により、スイッチング制御による高変換効率のＤＣ−ＤＣコンバータを用いた電源は必要不可欠となっている。最近では、小容量品の電力変換素子の多くがＩＣ化されており、わずかな点数の外付け部品でＤＣ−ＤＣコンバータや直流電源が構成できるようになっている。
【０００３】
図１は、ＤＣ−ＤＣコンバータの構成を示す図である。また、図２は、ＤＣ−ＤＣコンバータの他の構成を示す図である。ＤＣ−ＤＣコンバータは、スイッチング用トランジスタ１、整流用ダイオード２、インダクタ３、コンデンサ４より構成されている。扱う電力にもよるが、通常は、図２に示すように、スイッチング用トランジスタ１、整流用ダイオード２がベアチップ状電源制御用ＩＣ５化され、サイズの比較的大きくなるインダクタ３、コンデンサ４は外部接続で使われる。
【０００４】
これらを構成する部品が非常に小型化されたといえ、多くの電源はパターニングした配線を有するエポキシ樹脂やセラミックス類の硬質回路基板上に、各々個別の部品として制御用のパワーＩＣやコンデンサ部品、インダクタ部品といった表面実装部品単体を平面的にもしくは２次元的に配してワイヤボンディング接続し実装してモールドしているのが実状である。特許文献１には、パワー半導体と、電子部品とを樹脂で一体成形した電源モジュールが記載されている。
【０００５】
図１０は、従来の直流電源装置の代表構造を示す図である。図１０に示すように、エポキシ樹脂やセラミックス類の回路基板２０上に配線パターン２１を形成し、該配線パターン上に制御回路を組み込んだベアチップ状電源用半導体チップ１５、インダクタ１７、コンデンサ１３を搭載し、それぞれが配線パターン２１及びワイヤボンディング２２により接続されている。電極引き出しのために電極ブロック８を配線パターン２１の一部に配置し、該電極ブロック８の一部が露出し、回路基板２０上の配線パターン２１、制御回路を組み込んだベアチップ状電源用半導体チップ１５、インダクタ１７、コンデンサ１３を覆うように封止樹脂１９を施し、ＤＣ−ＤＣコンバータや直流電源装置を構成している。
【０００６】
図１１は、従来の直流電源装置の代表的な外観を示す図である。図１１に示すように、エポキシ樹脂やセラミックス類の回路基板２０上の配線パターン２１、制御回路を組み込んだベアチップ状電源用半導体チップ１５、インダクタ１７、コンデンサ１３より構成されるＤＣ−ＤＣコンバータや直流電源が封止樹脂１９により覆われ、電極ブロック８の一部のみが露出した構成である。
【０００７】
特許文献２には、凹形状を有する電子部品用パッケージの凹部分に、半導体チップを配置した電子部品用パッケージについて記載されている。
【０００８】
【特許文献１】特開２００１−８５６１３号公報
【特許文献２】特開２００１−２９１８００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本構造では、エポキシ樹脂やセラミックス類の熱伝導率の良くない回路基板上に各部品を搭載していることから、発熱源となる制御回路を組み込んだベアチップ状電源用半導体チップ、インダクタの放熱効果が悪いという問題点があった。また、本来必要のないエポキシ樹脂やセラミックス類の回路基板を用いているため、薄型化に限界があった。その上、各部品の接続がワイヤボンディング方式のため、ワイヤループにより部品どうしを積層できず、平面配置となり、ワイヤボンディング接続用のボンディングパッドが必要となり、小面積化に限界があった。
【００１０】
そこで、本発明の目的は、従来のセラミックス類の硬質回路基板を使用せず、基板にインダクタ或いはコンデンサを埋め込み、その上に搭載部品を乗せて積層構造とし、無駄な部分を除き、全体を封止した小型・薄型化したハイブリッド型電源モジュールおよびその製造方法を提供することである。
【課題を解決するための手段】
【００１１】
上記の課題解決のため、本発明は、制御回路を組み込んだベアチップ状電源用半導体チップ、インダクタ、コンデンサ等の電力変換に必要な部品を配設した電源モジュールにおいて、厚み０．３ｍｍ以下の薄型のコンデンサ、厚み０．５ｍｍ以下のチップ電極構造の薄膜磁心巻線インダクタを用い、各構成素子を両面配線凹型基板に積層構造とし、外形を封止した電源モジュールである。ここで、前記インダクタ、コンデンサは、共に外ケースを有しないベアチップ形体のものを用いる。
【００１２】
また、制御回路を組み込んだベアチップ状電源用半導体チップ、外ケースを有しないインダクタ、外ケースを有しないコンデンサ等の電力変換に必要な部品を配設した電源モジュールにおいて、厚み０．３ｍｍ以下の薄型のコンデンサ、厚み０．５ｍｍ以下のチップ電極構造の薄膜磁心巻線インダクタを用い、各構成素子を両面配線凹型基板の両面に部品を配し積層構造とし、外形を封止した電源モジュールである。
【００１３】
即ち、本発明は、面に配線導体を有する凹型基板に、制御回路を組み込んだベアチップ状電源用半導体チップ、外ケースを有しないインダクタ、外ケースを有しないコンデンサを配設した電源モジュールにおいて、前記コンデンサは、厚み０．３ｍｍ以下の薄型のコンデンサであり、前記インダクタは、チップ電極構造の、厚み０．５ｍｍ以下の薄膜磁心巻線インダクタであり、前記ベアチップ状電源用半導体チップ、インダクタ、コンデンサが、前記両面配線凹型基板に積層構造で配設されて、外形が樹脂にて封止された電源モジュールである。
【００１４】
また、本発明は、両面に配線導体を有する凹型基板に、制御回路を組み込んだベアチップ状電源用半導体チップ、外ケースを有しないインダクタ、外ケースを有しないコンデンサを配設した電源モジュールにおいて、前記コンデンサは、厚み０．３ｍｍ以下の薄型のコンデンサであり、前記インダクタは、チップ電極構造の、厚み０．５ｍｍ以下の薄膜磁心巻線インダクタであり、前記ベアチップ状電源用半導体チップ、インダクタ、コンデンサが、前記両面配線凹型基板の両面に各素子を配して積層構造とし、外形が樹脂にて封止された電源モジュールである。
【００１５】
また、本発明は、前記電源モジュールにおいて、各素子を搭載基板上の配線パターンとフリップチップ配線の併用により接続した電源モジュールである。   
【００１６】
また、本発明は、前記電源モジュールにおいて凹型基板の側面に電極を配し、また、サイドスルー構造とした電源モジュールである。     
【００１７】
また、本発明は、前記電源モジュールで、前記制御回路を組み込んだベアチップ状電源用半導体チップ、外ケースを有しないインダクタ、外ケースを有しないコンデンサ等の電力変換に必要な部品を配設した電源モジュールにおいて、凹型基板の凹部にいずれかの素子を搭載し封止樹脂等により埋め込み構造とし、基板反対面に他の素子を積層とした電源モジュールである。
【００１８】
また、本発明は、凹型基板部分が繰り返し整列して複数形成された母材基板に、ベアチップ状電源用半導体チップ、外ケースを有しないインダクタ、外ケースを有しないコンデンサを配設して形成する電源モジュールの製造方法において、前記コンデンサを、厚み０．３ｍｍ以下の薄型のコンデンサとし、前記インダクタを、巻線の両端部表面を電極構造としたチップ電極構造の、厚み０．５ｍｍ以下の薄膜磁心巻線インダクタとし、前記ベアチップ状電源用半導体チップ、インダクタ、コンデンサを、前記両面配線凹型基板に積層構造で配設し、外形を樹脂にて封止して、母材基板を、個片に切断して形成する電源モジュールの製造方法である。
【００１９】
また、本発明は、凹型基板部分が繰り返し整列して複数形成された母材基板に、制御回路を組み込んだベアチップ状電源用半導体チップ、外ケースを有しないインダクタ、外ケースを有しないコンデンサを配設して形成する電源モジュールの製造方法において、前記コンデンサを、 厚み０．３ｍｍ以下の薄型のコンデンサとし、前記インダクタを、巻線の両端部表面を電極構造としたチップ電極構造の、厚み０．５ｍｍ以下の薄膜磁心巻線インダクタとし、前記ベアチップ状電源用半導体チップ、インダクタ、コンデンサを、前記両面配線凹型基板の両面に各素子を配し、積層構造とし、外形を樹脂にて封止して、母材基板を、個片に切断して形成する電源モジュールの製造方法である。
【００２０】
また、本発明は、前記電源モジュールの製造方法において、前記制御回路を組み込んだベアチップ状電源用半導体チップ、外ケースを有しないインダクタ、外ケースを有しないコンデンサを凹型基板部分上の配線パターンとフリップチップ配線の併用により接続する電源モジュールの製造方法である。    
【００２１】
また、本発明は、前記電源モジュールの製造方法において、前記凹型基板の側面に電極を配し、また、サイドスルー電極構造とする電源モジュールの製造方法である。
【００２２】
また、本発明は、前記電源モジュールの製造方法において、前記制御回路を組み込んだベアチップ状電源用半導体チップ、外ケースを有しないインダクタ、外ケースを有しないコンデンサ等の電力変換に必要な部品を配設した直流電源装置において、凹型基板の凹部にいずれかの素子を搭載し封止樹脂等により埋め込み構造とし、基板反対面に他の素子を積層する電源モジュールの製造方法である。
【発明の効果】
【００２３】
以上、厚み０．３ｍｍ以下の薄型のコンデンサ、厚み０．５ｍｍ以下のチップ電極構造の薄型の薄膜磁心巻線インダクタを用い凹型構造の両面配線基板に一部素子を埋め込み、該埋め込み素子と基板にＤＣ−ＤＣコンバータの配線を形成し、ワイヤボンディング無しのフリップチップ構造として搭載し、凹の側面に埋め込み電極を形成した積層型の小型・薄型の電源モジュールが実現できた。本構造は、ＤＣ−ＤＣコンバータに限定されるものではなく、その他のあらゆる電子部品の小型・薄型化の実装に適用できる。
【発明を実施するための最良の形態】
【００２４】
本発明の電源モジュールは、両面に配線導体を有する凹型基板に、制御回路を組み込んだベアチップ状電源用半導体、インダクタ、コンデンサを配設した電源モジュールであって、前記コンデンサは、厚み０．３ｍｍ以下の薄型のコンデンサであり、前記インダクタは、巻線の両端部表面を電極構造としたチップ電極構造の、厚み０．５ｍｍ以下の薄膜磁心巻線インダクタであり、前記ベアチップ状電源用半導体、インダクタ、コンデンサが、前記両面配線凹型基板に積層構造で配設されて、外形が樹脂にて封止された電源モジュールである。
【００２５】
ここで、両面配線凹型基板を使用することにより、またベアチップ状電源用半導体を実装することにより、また外ケースを有しないインダクタ、外ケースを有しないコンデンサを使用することで、外ケースの厚み分を無くすことによって、電源モジュールの全体の体積を小とできる。なお、両面配線凹型基板の材質は、ガラスエポキシ、ＢＴレジン、あるいはセラミックス等の硬質基板とする。ここで、凹型基板の側面の構造は、電極が配置された構造か、またはサイドスルー電極構造である。
【００２６】
図１および図２は、ＤＣ−ＤＣコンバータの構成を示す図である。図１は、ＤＣ−ＤＣコンバータの基本回路を示し、また、図２は、本発明における使用部品を説明するためのベアチップ状電源制御用ＩＣの構成回路を示す。
【００２７】
ＤＣ−ＤＣコンバータは、Ｖｉｎに入力電圧が印加され、スイッチング用トランジスタ１へＯＮさせる信号が入力された時に、スイッチング用トランジスタ１がＯＮしている時間だけ、インダクタ３を介して電流が流れ、インダクタ３にエネルギーが蓄積される。この時、整流用ダイオード２は逆バイアスされているので、無限大抵抗となり、電流は流れない。
【００２８】
次に、スイッチング用トランジスタ１にＯＦＦの信号が入力されると、スイッチング用トランジスタ１は、無限大抵抗とみなされ、入力Ｖｉｎ側とは絶縁状態となる。この時、インダクタ３に蓄えられていたエネルギーが整流用ダイオード２を順バイアスし、ダイオード２を通して放出されることにより電流が流れ、出力Ｖｏｕｔが得られるものである。コンデンサ４は、この出力Ｖｏｕｔの脈流分を除去するためのものである。
【実施例】
【００２９】
図３、図４、図５、図６、図７、図８、図９は、本発明の実施例の薄型直流電源モジュールの代表工程をそれぞれ順を追って示す図である。
【００３０】
（１）図３に示すように、凹型構造した凹型基板６を準備する。基板サイズは３．９Ｗ×３．９Ｄ×０．７Ｈｍｍ、凹部深さ０．４ｍｍである。また、凹部７には歯形状の電極ブロック８を形成している。凹部の底面厚みは、０．３ｍｍｔである。
【００３１】
なお、実際の工程は、凹型基板部分が複数繰り返して形成された、母材基板を扱い、工程の後半にて、個別に切断する。ここでの説明は、その一つの凹型基板部分のみについて説明することとする。
【００３２】
基板材質としては、ガラスエポキシを使用した。また、側面の電極ブロック８は、開口部に、例えば銅などを埋め込んだ構造である。電極ブロック８としては、スルーホール側面に金属メッキを施し、中心部で切断したサイドスルー構造、または、側面に金属膜を貼り付けた構造でもよい。
【００３３】
（２）図４に示すように、凹型基板６の両面に各種電子部品を搭載するための電極配線９、１０、１２を形成する。また、電極配線９、１０、１２同士、あるいは電極ブロック８、また、表面の電極配線９、１２と電極配線１０を接続するためにスルーホール１１を形成し、導電性材料を埋め込み、それぞれを接続している。ここで、電極ブロック８、電極配線９、１０、１２、スルーホール１１は、それぞれ接続され、図２に示す回路を構成している。
【００３４】
（３）図５に示すように、凹部にコンデンサ１３を配置する。コンデンサ１３のコンデンサ電極１４と電極配線１０が導電性ペーストや半田等により電気的に接続される。
【００３５】
（４）図６に示すように、凹型基板６の凹部及びコンデンサ１３を埋め込むように封止樹脂２３で封止を行う。ここで、コンデンサ１３は完全に封止樹脂２３に封止され保護膜を形成した構造となる。封止樹脂２３の高さは、凹型基板６の凹部高さとする。ここで、埋め込まれたコンデンサ１３は、アルミ箔に誘電体層を形成、該上に金属電極を形成した、３×３×０．３ｍｍの薄型構造である。コンデンサ１３を封止した封止樹脂２３の厚みは、０．１ｍｍである。
【００３６】
（５）図７に示すように、凹型基板６の上面の電極配線１２上にインダクタ１７を搭載する。ここで、インダクタ電極１８と電極配線１２は、導電性ペーストや半田等により電気的に接続される。ここで、搭載されるインダクタ１７は、１２．５μｍの薄膜フィルムにスパッタ等により、例えばＦｅＣｏＳｉＢ等の磁性薄膜形成した薄膜磁心２４に巻線２５を巻き付け、巻線の両端部被服を除去し、インダクタ電極１８とすることにより、チップ部品形状とした、寸法３．１×２．８×０．５ｍｍ形状の薄型薄膜磁心巻線インダクタである。
【００３７】
（６）さらに、電極配線９上に、制御回路を組み込んだベアチップ状電源用半導体チップ１５を搭載する。ここで、制御回路を組み込んだベアチップ状電源用半導体チップ１５の電源用半導体チップ電極１６と電極配線９は、フリップチップ実装により電気的に接続される。ここで、図７，図８ではわかりにくいが、電源用半導体チップ電極１６は破線で示されており、制御回路を組み込んだベアチップ状電源用半導体チップ１５の下側にある。接続は、金スタッドバンプや半田バンプによるもの、また、ＮＣＰやＡＣＰ実装によるもの、アンダーフィル封止構造でもよい。ここで、搭載される制御回路を組み込んだベアチップ状電源用半導体チップ１５は、ベアチップ形体であり、形状１．５×１．０×０．２ｍｍ形状のものである。
【００３８】
（７）図８に示すように、凹型基板６の上面とインダクタ１７、制御回路を組み込んだベアチップ状電源用半導体チップ１５上を封止樹脂１９によりエポキシ封止する。
【００３９】
以上、図１に示す回路構成をした、インダクタ１７、制御回路を組み込んだベアチップ状電源用半導体チップ１５およびコンデンサ１３を内蔵したワンパッケージ積層型電源モジュールが完成する。
【００４０】
形状は、３．９×３．９×１．２ｍｍである。本発明により、従来、０．５ｍｍのエポキシ樹脂やセラミックス類の回路基板上に、ベアチップ状電源用半導体チップ、インダクタ、コンデンサを搭載していた場合の容積は、幅８．０×長さ８．０×高さ１．５ｍｍであったが、凹型両面配線基板を用いて、薄型コンデンサを基板に埋め込み、該対面上部に薄型の薄膜磁心巻線インダクタ、ベアチップ状電源用半導体チップをフリップチップ接続で積層したことにより、２次元的な面積が縮小でき、また、基板単体とコンデンサを合わせた厚みも、単純プラスとならずに薄くできた。モールド封止タイプで幅３．９×長さ３．９×高さ１．２ｍｍが実現でき、従来の面積比で７６％小さくでき、容積比８１％減で著しく小型化できた。また、基板に一部素子を埋め込み、埋め込み部分の下面の基板の厚みを著しく薄くでき、放熱特性も向上した。
【００４１】
本発明では、コンデンサを基板に埋め込んであるが、限定されるものではなく、インダクタを基板に埋め込む場合もあり、電源モジュールの扱う電力、発熱、保護膜の必要性から、様々な組み合わせが可能である。
【図面の簡単な説明】
【００４２】
【図１】ＤＣ−ＤＣコンバータの構成を示す図。
【図２】ＤＣ−ＤＣコンバータの他の構成を示す図。
【図３】本発明の実施例の薄型直流電源モジュールの代表工程を示す図。図３（ａ）は上側から見た斜視図、図３（ｂ）は下側から見た斜視図。
【図４】本発明の実施例の薄型直流電源モジュールの代表工程を示す図。図４（ａ）は上側から見た斜視図、図４（ｂ）は下側から見た斜視図。
【図５】本発明の実施例の薄型直流電源モジュールの代表工程を示す図。図５（ａ）は上側から見た斜視図、図５（ｂ）は下側から見た斜視図。
【図６】本発明の実施例の薄型直流電源モジュールの代表工程を示す図。図６（ａ）は上側から見た斜視図、図６（ｂ）は下側から見た斜視図。
【図７】本発明の実施例の薄型直流電源モジュールの代表工程を示す図。図７（ａ）は上側から見た斜視図、図７（ｂ）は下側から見た斜視図。
【図８】本発明の実施例の薄型直流電源モジュールの代表工程を示す図。図８（ａ）は上側から見た斜視図、図８（ｂ）は下側から見た斜視図。
【図９】本発明の実施例の薄型直流電源モジュールの代表工程を示す図。図９（ａ）は上側から見た斜視図、図９（ｂ）は下側から見た斜視図。
【図１０】従来の直流電源装置の代表構造を示す図。図１０（ａ）は上側から見た斜視図、図１０（ｂ）は側面図。
【図１１】従来の直流電源装置の代表的な外観を示す図。図１１（ａ）は上側から見た斜視図、図１１（ｂ）は側面図。
【符号の説明】
【００４３】
１    スイッチング用トランジスタ
２    ダイオード
３    インダクタ
４    コンデンサ
５，１５    制御回路を組み込んだベアチップ状電源用半導体チップ
６    凹型基板
７    凹部（側壁）
８    電極ブロック
９    電極配線
１０    電極配線
１１    スルーホール
１２    電極配線
１３    コンデンサ
１４    コンデンサ電極
１６    電源用半導体チップ電極
１７    インダクタ
１８    インダクタ電極
１９    封止樹脂
２０    回路基板
２１    配線パターン
２２    ワイヤボンディング
２３    封止樹脂
２４    薄膜磁心
２５    巻線
【図１】
2005229766.tif 000003
【図２】
2005229766.tif 000004
【図３】
2005229766.tif 000005
【図４】
2005229766.tif 000006
【図５】
2005229766.tif 000007
【図６】
2005229766.tif 000008
【図７】
2005229766.tif 000009
【図８】
2005229766.tif 000010
【図９】
2005229766.tif 000011
【図１０】
2005229766.tif 000012
【図１１】
2005229766.tif 000013