(57)【要約】【課題】  ピーク輝度制御において、フレーム毎の制御に比べてより滑らかに輝度を制御し、フレーム切替えの際に大電流が流れるのを防止することのできる電気光学装置、電気光学装置の駆動方法及び電子機器を提供する。【解決手段】  階調データ平均値演算部３３は、１フレーム長の画像に対応する画像の階調データの平均値の算出を１ライン毎に行う。そして、１フレーム長分の平均値に基づいて、その１ラインにおける輝度制御するためのモード信号Ｍ１〜Ｍ４を出力する。ドライバ入力データ変換部３４はフレームメモリ部３１からの階調データを階調データ平均値演算部３３からのモード信号Ｍ１〜Ｍ４に基づいてその１ライン分の階調データＨＤを階調データＤＤに書き換える。ドライバ入力データ変換部３４は、信号生成回路に輝度調整された１フレーム長の画像データである階調データＤＤを出力する。【選択図】      図４
2005070426.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応してそれぞれ設けられた電気光学素子を有した画素回路と、階調データに基づいてピーク輝度制御のための前記各画素回路の電気光学素子の輝度を制御する輝度制御回路とを備えた電気光学装置において、
前記輝度制御回路は、
１ライン分又は複数ライン分の階調データを入力する毎に、そのラインを含む１フレーム長分の輝度状態を算出し、その算出結果に基づいて輝度状態を判断する輝度状態判断回路部と、
１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン分又は複数ライン分の画素回路の電気光学素子の輝度を前記輝度状態判断回路部の判断結果に基づいて制御する輝度制御回路部と、
を備えることを特徴とした電気光学装置。
【請求項２】
請求項１に記載の電気光学装置において、
前記輝度状態判断回路部は、
１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン分又は複数ライン分の階調データをそれぞれ加算する第１の加算回路と、
前記第１の加算回路の加算結果を１フレーム長分保持するシフト回路と、
１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン又は複数ライン分を含む１フレーム長分のライン数の前記シフト回路の出力データをそれぞれ加算する第２の加算回路と、
前記第２の加算回路の加算結果に基づいて、１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン又は複数ライン分を含む１フレーム長分の輝度状態を判断する判断回路と
前記判断回路の判断結果に基づいて、複数の輝度モードのうちの１つを選択する輝度モード選択回路と、
を備えることを特徴とした電気光学装置。
【請求項３】
請求項１に記載の電気光学装置において、
前記輝度状態判断回路部は、
１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン分又は複数ライン分の階調データをそれぞれ加算する第１の加算回路と、
前記第１の加算回路の加算結果を１フレーム長分保持する第１のシフト回路と、
１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン又は複数ライン分を含む１フレーム長分のライン数の前記第１のシフト回路の出力データをそれぞれ加算する第２の加算回路と、
前記第２の加算回路の加算結果を多数のフレーム長分保持する第２のシフト回路と、
１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン又は複数ライン分を含む多数のフレーム長分のライン数の前記第２のシフト回路の出力データをそれぞれ加算する第３の加算回路と、
前記第３の加算回路の加算結果に基づいて、１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン又は複数ライン分を含む１フレーム長分の輝度状態を判断する判断回路と、
前記判断回路の判断結果に基づいて、複数の輝度モードのうちの１つを選択する選択回路と、
を備えることを特徴とする電気光学装置。
【請求項４】
請求項１〜３のいずれか１つに記載の電気光学装置において、
前記輝度状態判断回路部は、
１フレーム長分の輝度状態の変化に応じて、前記第２の加算回路の加算結果と前記第３の加算回路の加算結果のうちの１つを選択する選択回路と、
前記選択回路の選択結果に基づいて、１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン分又は複数ライン分を含む１フレーム長分の輝度状態を判断する判断回路と、
前記判断回路の判断結果に基づいて、複数の輝度モードのうちの１つを選択する輝度モード選択回路と、
を備えることを特徴とする電気光学装置。
【請求項５】
請求項１〜４のいずれか１つに記載の電気光学装置において、
前記輝度制御回路部は、
前記輝度モード選択回路により選択された輝度モードに応じて、階調データを変換する変換回路を備えていることを特徴とする電気光学装置。
【請求項６】
請求項１〜４のいずれか１つに記載の電気光学装置において、
前記輝度制御回路部は、
前記輝度モード選択回路により選択された輝度モードに応じて、前記画素回路の複数の発光期間のうちの１つを設定することを特徴とする電気光学装置。
【請求項７】
複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応してそれぞれ設けられた電気光学素子を有した画素回路と、階調データに基づいてピーク輝度制御のための前記各画素回路の電気光学素子の輝度を制御する輝度制御回路とを備えた電気光学装置の駆動方法であって、
１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン分又は複数ライン分を含む１フレーム長の輝度状態を算出し、その算出結果に基づいて輝度状態を判断し、
その判断結果に基づいて、１ライン分又は複数ライン分の階調データを入力する毎にその１ライン分又は複数ライン分の輝度を制御することを特徴とした電気光学装置の駆動方法。
【請求項８】
請求項７に記載の電気光学装置の駆動方法において、
前記判断結果に基づく１ライン分又は複数ライン分の輝度の制御は、階調データを変更することにより行うことを特徴とした電気光学装置の駆動方法。
【請求項９】
請求項７に記載の電気光学装置の駆動方法において、
前記判断結果に基づく１ライン分又は複数ライン分の輝度の制御は、前記電気光学素子の駆動期間を変更することにより行うことを特徴とした電気光学装置の駆動方法。
【請求項１０】
請求項１〜６のいずれか１つに記載の電気光学装置を実装したことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電気光学装置の駆動方法及び電子機器に関するものである。
【背景技術】
【０００２】
従来、電気光学装置として、液晶素子からなる液晶表示装置、有機エレクトロルミネッセンス素子からなる有機エレクトロルミネッセンス表示装置、電気泳動素子からなる電気泳動装置等がある。これら電気光学装置において、画像を表示する際、比較的暗い階調表示のときには全体に輝度を明るくするように、比較的明るい階調表示のときには全体に輝度を暗くするような輝度制御（ピーク輝度制御）が行われている（例えば、特許文献１）。一般に、ピーク輝度制御は、１フレーム毎にその１フレーム分の画像データから該フレームの総輝度を求める。そして、求めた総輝度に基づいてそのフレームの画像が明るい画像か、暗い画像かを判断して全体の輝度を調整する。このピーク輝度制御を行うことによって、画面を見やすくするとともに低消費電力化を図ることができる。
【特許文献１】特開平６−３４９４６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、上述のピーク輝度制御は、１フレーム毎に、該フレームの総輝度を求め、全体の輝度が制御されることから、例えばフレーム画像が全黒から全白に変化するときのようにフレーム間の輝度変化が大きいと、フレーム切替えの際に急激に大電流が流れ、ノイズの原因となっていた。しかも、電気光学装置を駆動させるための各画素回路に電源を供給する電源回路にも高い駆動能力が要求されていた。
【０００４】
本発明は上記問題点を解消するためになされたものであって、その目的は、輝度制御（ピーク輝度制御）において、フレーム毎の制御に比べてより滑らかに輝度を制御し、フレーム切替えの際に大電流が流れるのを防止することのできる電気光学装置、電気光学装置の駆動方法及び電子機器を提供することにある。
【課題を解決するための手段】
【０００５】
本発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応してそれぞれ設けられた電気光学素子を有した画素回路と、階調データに基づいてピーク輝度制御のための前記各画素回路の電気光学素子の輝度を制御する輝度制御回路とを備えた電気光学装置において、前記輝度制御回路は、１ライン分又は複数ライン分の階調データを入力する毎に、そのラインを含む１フレーム長分の輝度状態を算出し、その算出結果に基づいて輝度状態を判断する輝度状態判断回路部と、１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン分又は複数ライン分の画素回路の電気光学素子の輝度を前記輝度状態判断回路部の判断結果に基づいて制御する輝度制御回路部とを備えた。
【０００６】
これによれば、１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン分又は複数ライン分を含む１フレーム長分の輝度状態を算出し、その算出結果に基づいて１フレーム長分の輝度状態を判断している。そして、その判断結果に基づいて、１ライン分又は複数ライン分の階調データを入力する毎にそのラインを含む１フレーム長分の輝度を制御している。１フレーム分よりも１ライン分又は複数ライン分の輝度状態の変化の方が小さいため、滑らかに輝度を制御できる。従って、フレーム切替えの際に大電流が流れるのを防止することができ、電気光学装置を駆動させるための各画素回路に供給している電源回路の電源変動を小さくできる。
【０００７】
この電気光学装置において、前記輝度状態判断回路部は、１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン分又は複数ライン分の階調データをそれぞれ加算する第１の加算回路と、前記第１の加算回路の加算結果を１フレーム長分保持するシフト回路と、１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン又は複数ライン分を含む１フレーム長分のライン数の前記シフト回路の出力データをそれぞれ加算する第２の加算回路と、前記第２の加算回路の加算結果に基づいて、１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン又は複数ライン分を含む１フレーム長分の輝度状態を判断する判断回路と、前記判断回路の判断結果に基づいて、複数の輝度モードのうちの１つを選択する輝度モード選択回路とを備えてもよい。
【０００８】
これによれば、加減算回路の組み合わせで、１ライン又は複数ライン毎にそのラインを含む１フレーム長分の輝度状態の算出及び判断が可能である。そのため、小さな演算負荷で電気光学素子の輝度をより滑らかに制御することができ、電気光学装置を駆動させるために各画素回路に供給している電源回路の電源変動を小さくできる。
【０００９】
この電気光学装置において、前記輝度状態判断回路部は、１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン分又は複数ライン分の階調データをそれぞれ加算する第１の加算回路と、前記第１の加算回路の加算結果を１フレーム長分保持する第１のシフト回路と、１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン又は複数ライン分を含む１フレーム長分のライン数の前記第１のシフト回路の出力データをそれぞれ加算する第２の加算回路と、前記第２の加算回路の加算結果を多数のフレーム長分保持する第２のシフト回路と、１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン又は複数ライン分を含む多数のフレーム長分のライン数の前記第２のシフト回路の出力データをそれぞれ加算する第３の加算回路と、前記第３の加算回路の加算結果に基づいて、１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン又は複数ライン分を含む１フレーム長分の輝度状態を判断する判断回路と、前記判断回路の判断結果に基づいて、複数の輝度モードのうちの１つを選択する選択回路とを備えてもよい。
【００１０】
これによれば、多数のフレーム長分の輝度状態の算出及び判断をするため、より大きな時定数でゆっくりと輝度を制御することができる。従って、人間の視覚特性や装置の特性に合わせた輝度制御及び設定が可能となり、電気光学装置を駆動させるために各画素回路に供給している電源回路の電源変動をより小さくできる。
【００１１】
この電気光学装置において、前記輝度状態判断回路部は、１フレーム長分の輝度状態の変化に応じて、前記第２の加算回路の加算結果と前記第３の加算回路の加算結果のうちの１つを選択する選択回路と、前記選択回路の選択結果に基づいて、１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン分又は複数ライン分を含む１フレーム長分の輝度状態を判断する判断回路と、前記判断回路の判断結果に基づいて、複数の輝度モードのうちの１つを選択する輝度モード選択回路とを備えてもよい。
【００１２】
これによれば、１フレーム長分の輝度状態の変化に応じて、１フレーム長分か多数のフレーム長分かどちらかを選択し、輝度状態の算出及び判断をすることができる。例えば、人間の目の特性に応じて、輝度が暗くなるときは、多数のフレーム長分の輝度状態の算出及び判断をして、明るくなるときに比べて緩やかに輝度状態を変化させることができる。そのため、より自然に輝度を制御することができる。
【００１３】
また、例えば、輝度が明るくなるときに緩やかな輝度変化が必要でない場合は、１フレーム長分の輝度状態の算出及び判断をする。従って、人間の視覚特性や装置の特性に合わ
せた輝度制御及び設定が可能となり、電気光学装置を駆動させるために各画素回路に供給している電源回路の電源変動を小さくできる。
【００１４】
この電気光学装置において、前記輝度制御回路部は、前記輝度モード選択回路により選択された輝度モードに応じて、階調データを変換する変換回路を備えてもよい。
これによれば、複数の輝度モードを用意し、輝度状態の変化に応じて、それらのうちの１つを選択することができるので、より柔軟な輝度制御が可能である。また、階調データの変換を折れ線により与えた階調特性に従い行う場合、シフト及び加減算による変換が可能となり、階調データを変換する演算負荷を減少することができる。
【００１５】
この電気光学装置において、前記輝度制御回路部は、前記輝度モード選択回路により選択された輝度モードに応じて、前記画素回路の複数の発光期間のうちの１つを設定してもよい。
【００１６】
これによれば、輝度状態の変化に応じて、複数の画素回路の発光期間のうちの１つを選択することができるので、より柔軟な輝度制御が可能である。
また、階調データの変換が不要となるため、階調データを変換する演算負荷を減少することができる。
【００１７】
本発明の電気光学装置の駆動方法は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応してそれぞれ設けられた電気光学素子を有した画素回路と、階調データに基づいてピーク輝度制御のための前記各画素回路の電気光学素子の輝度を制御する輝度制御回路とを備えた電気光学装置の駆動方法であって、１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン分又は複数ライン分を含む１フレーム長の輝度状態を算出し、その算出結果に基づいて輝度状態を判断し、その判断結果に基づいて、１ライン分又は複数ライン分の階調データを入力する毎にその１ライン分又は複数ライン分の輝度を制御する。
【００１８】
これによれば、１ライン分又は複数ライン分の階調データを入力する毎に、その１ライン分又は複数ライン分を含む１フレーム長分の輝度状態を算出し、その算出結果に基づいて１フレーム長分の輝度状態を判断している。そして、その判断結果に基づいて、１ライン分又は複数ライン分の階調データを入力する毎にそのラインを含む１フレーム長分の輝度を制御している。１フレーム分よりも１ライン分又は複数ライン分の輝度状態の変化の方が小さいため、滑らかに輝度を制御できる。従って、フレーム切替えの際に大電流が流れるのを防止することができ、電気光学装置を駆動させるための各画素回路に供給している電源回路の電源変動を小さくできる。また、１フレーム分よりも１ライン分又は複数ライン分の輝度状態の変化の方が小さいため、輝度状態算出の演算負荷を少なくすることができる。
【００１９】
この電気光学装置の駆動方法において、前記判断結果に基づく１ライン分又は複数ライン分の輝度の制御は、階調データを変更することにより行うようにしてもよい。
この発明によれば、階調データを変更することによって画素回路の輝度状態が調整される。
【００２０】
この電気光学装置の駆動方法において、前記判断結果に基づく１ライン分又は複数ライン分の輝度の制御は、前記電気光学素子の駆動期間を変更することにより行うようにしてもよい。
【００２１】
この発明によれば、電気光学素子の駆動期間を変更することによって画素回路の輝度状態が調整される。
本発明における電子機器は、上記電気光学装置を実装している。
【００２２】
これによれば、電気光学装置部の輝度をより滑らかに制御することができ、電気光学装置を駆動させるために各画素回路に供給している電源回路の電源変動を小さくできる。
【発明を実施するための最良の形態】
【００２３】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜図５に従って説明する。図１は、電気光学装置として有機エレクトロルミネッセンス素子を用いた有機エレクトロルミネッセンス表示装置の電気的構成を示すブロック回路図である。図２は、表示パネル部の回路構成を示すブロック回路図である。図３は、画素回路の内部構成を示す回路図である。
【００２４】
有機エレクトロルミネッセンス表示装置１０は、ホストＩ／Ｆ１１、輝度制御回路としての輝度制御回路１２、信号生成回路１３、表示パネル部１４、走査線駆動回路１５及びデータ線駆動回路１６を備えている。尚、本実施形態における有機エレクトロルミネッセンス表示装置１０は、アクティブマトリクス駆動方式である。
【００２５】
有機エレクトロルミネッセンス表示装置１０の輝度制御回路１２、信号生成回路１３、走査線駆動回路１５及びデータ線駆動回路１６は、それぞれが独立した電子部品によって構成されていてもよい。例えば、輝度制御回路１２、信号生成回路１３、走査線駆動回路１５及びデータ線駆動回路１６が、各々１チップの半導体集積回路装置によって構成されていてもよい。又、輝度制御回路１２、信号生成回路１３、走査線駆動回路１５及びデータ線駆動回路１６の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００２６】
外部装置としてのホストＩ／Ｆ１１は、画像を表示するための階調データＨＤを輝度制御回路１２に出力する。輝度制御回路１２は前記階調データＨＤに基づいてピーク輝度制御のための信号処理を行い、その信号処理によってピーク輝度調整された階調データＤＤを信号生成回路１３に出力する。また、輝度制御回路１２は、システムクロックＳＣＬＫ、フレーム同期信号ＦＣＬＫ、垂直同期信号ＶＣＬＫ及び水平同期信号ＨＣＬＫを生成し信号生成回路１３に出力する。
【００２７】
信号生成回路１３は、輝度制御回路１２からの階調データＤＤを８ビットの画像データとしてデータ線駆動回路１６に出力する。また、信号生成回路１３は、垂直同期信号ＶＣＬＫを走査線駆動回路１５に出力するとともに、水平同期信号ＨＣＬＫをデータ線駆動回路１６に出力する。
【００２８】
表示パネル部１４は、図２に示すように、その列方向に沿って延びるＭ本のデータ線Ｘｍ（ｍは自然数）を備えている。また、表示パネル部１４は、その行方向に沿って延びるＮ本の走査線Ｙｎ（ｎは自然数）を備えている。
【００２９】
そして、表示パネル部１４は、前記各データ線Ｘｍと前記各走査線Ｙｎとの交差部に対応した位置に画素回路２０が配設されている。前記各画素回路２０は、前記データ線Ｘｍを介してデータ線駆動回路１６に接続されている。又、各画素回路２０は、前記走査線Ｙｎを介して走査線駆動回路１５に接続されている。ここで、前記Ｍ本のデータ線Ｘ１，Ｘ２，・・・，Ｘｍは、この記載した順番で図２において左から右に形成されているものとする。同様に、前記Ｎ本の走査線Ｙ１，Ｙ２，・・・，Ｙｎは、この記載した順番で図２において上から下に形成されているものとする。更に、各画素回路２０は、列方向に伸びるＭ本の電源線Ｌｍ（ｍは自然数）と接続されている。従って、前記各画素回路２０は、電源線Ｌｍを介して駆動電圧Ｖｄｄが供給される。
【００３０】
図３は、ｍ番目のデータ線Ｘｍとｎ番目の走査線Ｙｎとの交差部にそれぞれ対応して配設された画素回路２０の内部構成を示す回路図である。画素回路２０は、２個のトランジスタと１つの容量素子と１つの電気光学素子としての有機エレクトロルミネッセンス素子とから構成されている。詳述すると、画素回路２０は、駆動トランジスタＱｄ、スイッチングトランジスタＱｓｗ１、保持キャパシタＣｏ及び有機エレクトロルミネッセンス素子ＯＬＥＤを備えている。駆動トランジスタＱｄはｐ型ＴＦＴであり、スイッチングトランジスタＱｓｗ１はｎ型ＴＦＴである。また、電子素子または発光素子としての有機エレクトロルミネッセンス素子ＯＬＥＤは、その発光層が有機材料で構成されており、駆動電流が供給されることによって発光する発光素子である。
【００３１】
駆動トランジスタＱｄは、そのソースが駆動電圧Ｖｄｄを供給するｍ番目の電源線Ｌｍに接続されている。駆動トランジスタＱｄは、そのドレインが有機エレクトロルミネッセンス素子ＯＬＥＤの陽極Ｅ１に接続されている。有機エレクトロルミネッセンス素子ＯＬＥＤの陰極Ｅ２は接地されている。また、駆動トランジスタＱｄのゲートには、保持キャパシタＣｏの第１電極Ｄ１が接続されている。保持キャパシタＣｏの第２電極Ｄ２は電源線Ｌｍに接続されている。
【００３２】
前記スイッチングトランジスタＱｓｗ１のゲートはｎ番目の走査線Ｙｎに接続されている。また、前記スイッチングトランジスタＱｓｗ１のドレインはｍ番目のデータ線Ｘｍに接続されているとともに、ソースは駆動トランジスタＱｄのゲートに接続されている。尚、本実施形態においては、画素回路２０を、駆動トランジスタＱｄと、スイッチングトランジスタＱｓｗ１と、保持キャパシタＣｏと、有機エレクトロルミネッセンス素子ＯＬＥＤとで構成したが、これに限定されるものではなく、適宜変更してもよい。
【００３３】
走査線駆動回路１５は、前記信号生成回路１３からの垂直同期信号ＶＣＬＫに基づいて、表示パネル部１４に設けられた前記Ｎ本の走査線Ｙｎのうち、１本の走査線を選択し、その選択された走査線に対応する走査信号ＳＣ１〜ＳＣｎ（ｎは自然数）を出力する。そして、これら走査信号ＳＣ１〜ＳＣｎによって、保持キャパシタＣｏへのデータ線駆動回路１６から出力されるデータ電圧に応じた電荷を書き込むタイミング及び有機エレクトロルミネッセンス素子ＯＬＥＤが発光するタイミングが制御される。
【００３４】
データ線駆動回路１６には、信号生成回路１３から出力される８ビットの階調データＤＤ及び水平同期信号ＨＣＬＫが入力される。データ線駆動回路１６は、階調データＤＤに基づいて前記選択される走査線上の各画素回路２０に供給するデータ電圧Ｖｄａｔａ１〜Ｖｄａｔａｍ（ｍは自然数）をそれぞれ生成する。つまり、データ線駆動回路１６は、８ビットの階調データＤＤに基づいて前記各走査線が順次選択される毎に、その選択される走査線上の各画素回路２０に供給するデータ電圧Ｖｄａｔａ１〜Ｖｄａｔａｍをそれぞれ生成し前記データ線Ｘｍを介して各画素回路２０に出力する。
【００３５】
そして、走査線駆動回路１５から順番に出力される前記走査信号ＳＣ１〜ＳＣｎによって選択された走査線Ｙ１〜Ｙｎ上の各画素回路２０においては、そのスイッチングトランジスタＱｓｗ１がそれぞれオン状態に設定される。このことによって、データ線駆動回路１６からデータ線Ｘ１〜Ｘｍを介してそれぞれの画素回路２０に出力されたデータ電圧Ｖｄａｔａ１〜Ｖｄａｔａｍに対応した電荷が前記スイッチングトランジスタＱｓｗ１を介して保持キャパシタＣｏに書き込まれる。すると、前記駆動トランジスタＱｄには、保持キャパシタＣｏに書き込まれた電荷に応じた大きさの駆動電流Ｉoｅｌが流れる。このこ
とによって、有機エレクトロルミネッセンス素子ＯＬＥＤが前記駆動電流Ｉoｅｌ（デー
タ電圧の値）に応じた輝度階調で発光する。
【００３６】
次に、前記した外部装置としてのホストＩ／Ｆ１１からの階調データをピーク輝度制御のための信号処理を行い、その信号処理によって輝度調整された階調データを信号生成回路１３に出力する輝度制御回路１２について図４〜図８に従って詳述する。
【００３７】
図４は、輝度制御回路１２の内部構成図である。図４に示すように、輝度制御回路１２は、フレームメモリ部３１、輝度状態判断回路部としての階調データ平均値演算部３３、輝度制御回路部及び変換回路としてのドライバ入力データ変換部３４、制御部３５を備えている。
【００３８】
フレームメモリ部３１は、ホストＩ／Ｆ１１からの画像を表示するための８ビットの階調データＨＤを１フレーム分、すなわち、表示パネル部１４に形成されたｎ×ｍ個の画素回路２０分の階調データＨＤを記憶する。フレームメモリ部３１は、この記憶した１フレーム分（ｎ×ｍ×８ビット）の階調データＨＤを１ライン分（ｍ×８ビット）、すなわち、１つの走査線に接続されたｍ個の画素回路２０分の階調データを順番に読み出して、階調データ平均値演算部３３及びドライバ入力データ変換部３４に出力する。
【００３９】
階調データ平均値演算部３３は、制御部３５からのシステムクロックＳＣＬＫ、フレーム同期信号ＦＣＬＫ、垂直同期信号ＶＣＬＫ及び水平同期信号ＨＣＬＫを入力する。そして、階調データ平均値演算部３３は、制御部３５からの水平同期信号ＨＣＬＫに同期してフレームメモリ部３１からの階調データＨＤを入力する。そして、階調データ平均値演算部３３は、垂直同期信号ＶＣＬＫに同期して、すなわち、フレームメモリ部３１からの１ライン分の階調データＨＤが入力される毎に、１フレーム長分、すなわちｎ×ｍ個の階調データの輝度状態としての平均値を演算するようになっている。階調データ平均値演算部３３は１ライン分の階調データＨＤを入力すると、先に記憶していた１フレーム分の階調データＨＤのうち最も古い１ライン分の階調データＨＤを消去して新たに入力された１ライン分の階調データＨＤに置き換える（更新する）。この更新は、１ライン分の階調データＨＤを入力する毎に行われる。そして、階調データ平均値演算部３３は、更新が行われる毎に、その更新後の１フレーム長分の階調データＨＤの総輝度を求め、その求めた総輝度を全画素回路２０の数（ｎ×ｍ）で割り算してその時の１フレーム長分の輝度の平均値を算出する。
【００４０】
なお、本実施形態では、演算処理の負荷を軽減するために、階調データ平均値演算部３３は、８ビットからなる各階調データＨＤについて、その８ビットのうち上位２ビットを用いて、前記１フレーム長分の輝度の平均値を算出するようになっている。
【００４１】
階調データ平均値演算部３３は、平均値を求めると、その平均値がどのモードに属するかを判断する。つまり、階調データ平均値演算部３３は、平均値が０〜２５の時は全体として非常に暗いとして第１モード、２６〜５０の時は全体としてやや暗いとして第２モードと判断する。また、階調データ平均値演算部３３は、平均値が５１〜７５の時は全体としてやや明るいとして第３モード、７６〜１００の時は全体として非常に明るい第４モードと判断するようになっている。階調データ平均値演算部３３は、第１モードと判断の時には第１モード信号Ｍ１を、第２モードと判断の時には第２モード信号Ｍ２を前記ドライバ入力データ変換部３４に出力する。また、階調データ平均値演算部３３は、第３モードと判断の時には第３モード信号Ｍ３を、第４モードと判断の時には第４モード信号Ｍ４を前記ドライバ入力データ変換部３４に出力する。
【００４２】
前記ドライバ入力データ変換部３４は、システムクロックＳＣＬＫ、フレーム同期信号ＦＣＬＫ、垂直同期信号ＶＣＬＫ及び水平同期信号ＨＣＬＫを生成し、信号生成回路１３に出力する。そして、ドライバ入力データ変換部３４は、前記制御部３５からの水平同期信号ＨＣＬＫに同期してフレームメモリ部３１からの階調データＨＤを入力する。そして
、ドライバ入力データ変換部３４は、垂直同期信号ＶＣＬＫに同期して、すなわち、フレームメモリ部３１からの１ライン分の階調データＨＤが入力されると、前記階調データ平均値演算部３３から第１モード信号Ｍ１〜第４モード信号Ｍ１〜Ｍ４のいずれかを入力する。
【００４３】
つまり、ドライバ入力データ変換部３４は、フレームメモリ部３１からの１ライン分の階調データＨＤが入力される毎に、前記階調データ平均値演算部３３から第１モード信号Ｍ１〜第４モード信号Ｍ４に基づいて１ライン分の各階調データＨＤをピーク輝度制御のためにデータ変換する。ドライバ入力データ変換部３４は、図５に示すように、各モード信号Ｍ１〜Ｍ４に応じた１ライン分の各階調データＨＤに対する変換テーブルが用意されている。因みに、第１モード信号Ｍ１の場合には、図５に示す特性線ＭＬ１に従って、１ライン分の各階調データＨＤをピーク輝度調整後の階調データＤＤに変換する。また、第２モード信号Ｍ２の場合には、特性線ＭＬ２に従って、１ライン分の各階調データＨＤをピーク輝度調整後の階調データＤＤに変換する。さらに、第３モード信号Ｍ３の場合には、特性線ＭＬ３に従って、１ライン分の各階調データＨＤをピーク輝度調整後の階調データＤＤに変換する。さらにまた、第４モード信号Ｍ４の場合には、特性線ＭＬ４に従って、１ライン分の各階調データＨＤをピーク輝度調整後の階調データＤＤに変換する。
【００４４】
詳述すると、輝度の平均値が非常に暗い第１モード信号Ｍ１の場合であって特性線ＭＬ１を使った階調データＨＤを変換する場合には、本実施形態では、階調データＨＤに対して１対１でピーク輝度調整後の階調データＤＤに変換する。
【００４５】
また、輝度の平均値がやや暗い第２モード信号Ｍ２の場合であって特性線ＭＬ２を使った階調データＨＤを変換する場合には、本実施形態では、階調データＨＤが０〜１２７までは２分の１の割合で、階調が１２８以上では特性線ＭＬ１と同じ割合で階調データＨＤに対してピーク輝度調整後の階調データＤＤに変換される。
【００４６】
さらに、輝度の平均値がやや明るい第３モード信号Ｍ３の場合であって特性線ＭＬ３を使った階調データＨＤを変換する場合には、本実施形態では、階調データＨＤに対して２分の１の割合でピーク輝度調整後の階調データＤＤに変換される。
【００４７】
さらにまた、輝度の平均値が非常に明るい第４モード信号Ｍ４の場合であって特性線ＭＬ４を使った階調データＨＤを変換する場合には、本実施形態では、階調データＨＤに対して４分の１の割合でピーク輝度調整後の階調データＤＤに変換される。
【００４８】
このように、ドライバ入力データ変換部３４（輝度制御回路１２）でピーク輝度調整された１ライン分の階調データＤＤは、水平同期信号ＨＣＬＫに同期して前記信号生成回路１３を介してデータ線駆動回路１６に出力される。そして、データ線駆動回路１６に１ライン分の階調データＤＤが入力されと、その１ライン分の階調データＤＤに対応する走査線が選択される。すると、その１ライン分の階調データＤＤはそれぞれデータ電圧Ｖｄａｔａ１〜Ｖｄａｔａｍとなってそれぞれ対応するデータ線Ｘｍを介してその選択された走査線上の画素回路２０にそれぞれ供給される。従って、画素回路２０の有機エレクトロルミネッセンス素子ＯＬＥＤはデータ電圧Ｖｄａｔａ１〜Ｖｄａｔａｍに応じた輝度で発光する。以後、このような動作を走査線を選択する毎に繰返すことにより、表示パネル部１４に画像が表示される。
【００４９】
次に上記のように構成した実施形態の効果を以下に記載する。
（１）本実施形態では、輝度制御回路１２は１ライン分の階調データＨＤを入力するごとに、その１ライン分の階調データを含んだ先に入力された１フレーム長分の階調データＨＤを使って、その入力した１ライン分の階調データＨＤをピーク輝度調整した階調デー
タＤＤに変換して出力する。従って、従来のピーク輝度制御と相違して１ライン分の階調データＨＤについて、その１ライン分の階調データを含んだ先に入力された１フレーム長分の階調データＨＤを使って、ピーク輝度調整したので、輝度変化が滑らかになる。ピーク輝度制御に基づく輝度変化が滑らかになることによって、電源変動が小さくなる。つまり、フレーム切替えの際に大電流が流れるのを防止することができる。
【００５０】
（２）本実施形態では、１ライン分の階調データＨＤを入力するごとに、その入力した１ライン分の階調データＨＤをピーク輝度調整した階調データＤＤに変換するため、細やかなピーク輝度制御ができる。
【００５１】
（３）階調データ平均値演算部３３は、８ビットの階調データＨＤのうち上位２ビットを用いて、１フレーム長分の階調データＨＤの平均値を求めるようにした。従って、１フレーム長分の階調データＨＤの平均をとる演算の負荷を小さくするができるとともに、階調データ平均値演算部３３の回路規模を小さくすることができる。
【００５２】
（４）本実施形態では、１ライン毎に１フレーム長の階調データＨＤの平均値をとって、それに基づいて輝度制御のモードを選択し、階調データをドライバ入力データに変換した。
【００５３】
このようにすることによって、従来のように１フレーム分の階調データＨＤの平均値を求め、その平均値に基づいて１フレーム分の階調データＨＤをピーク輝度調整して表示パネル部１４に書き込むことはない。
（第２実施形態）
本発明を具体化した第２実施形態について説明する。本実施形態では、第１実施形態で説明した輝度制御回路１２中の階調データ平均値演算部３３に特徴を有する。従って、説明の便宜上、階調データ平均値演算部３３について図６〜図８に従って説明する。
【００５４】
図６において、階調データ平均値演算部３３は、第１の加算回路としてのライン加算器４１、シフト回路及び第１のシフト回路としてのライン平均シフトレジスタ４２、第２の加算回路としてのフレーム長加算器４３、第２のシフト回路としてのフレーム長平均シフトレジスタ４４、フレーム長取り込みタイミング生成回路４５及び１０フレーム長加減算器４６を備えている。なお、説明の便宜上、走査線の数を２０８本とし、データ線の数を５２８本とする。
【００５５】
ライン加算器４１は、水平同期信号ＨＣＬＫに同期して前記フレームメモリ部３１から１ピクセル（１画素回路２０）ごとの階調データＨＤを入力し、その入力した階調データＨＤを順次加算する。そして、ライン加算器４１は、５２８個の水平同期信号ＨＣＬＫが出力されて１ライン分（５２８個）の階調データＨＤが加算されると、図８に示すように、制御部３５からの垂直同期信号ＶＣＬＫに同期して、その１ライン分（５２８個）の加算値をライン総輝度値ＬＡとしてライン平均シフトレジスタ４２に出力するようになっている。
【００５６】
ライン平均シフトレジスタ４２は、２０８個の第１〜第２０８レジスタ部を有する。ライン平均シフトレジスタ４２は、前記垂直同期信号ＶＣＬＫに同期して、ライン加算器４１から新たなライン総輝度値ＬＡを入力するともに、各レジスタ部の出力データとしてのライン総輝度値ＬＡ１〜ＬＡ２０８をそれぞれ次段のレジスタ部にシフトする。
【００５７】
つまり、第１レジスタ部に保持された１つ前のライン総輝度値ＬＡ１を第２レジスタ部にライン総輝度値ＬＡ２として、第２レジスタ部に保持された２つ前のライン総輝度値ＬＡ２を第３レジスタ部にライン総輝度値ＬＡ３として書き換える。そして、最後の、すな
わち第２０８レジスタ部に保持されたライン総輝度値ＬＡ２０８は消去され、第２０７レジスタ部に保持されたライン総輝度値ＬＡ２０７がライン総輝度値ＬＡ２０８として書き換えられる。このとき、第１レジスタ部にはライン加算器４１からの最新のライン総輝度値ＬＡがライン総輝度値ＬＡ１として保持される。
【００５８】
そして、ライン平均シフトレジスタ４２は、垂直同期信号ＶＣＬＫが入力されるごとに、第１〜第２０８レジスタ部に保持されたライン総輝度値ＬＡ１〜ＬＡ２０８がそれぞれフレーム長加算器４３に出力される。
【００５９】
フレーム長加算器４３は、垂直同期信号ＶＣＬＫに同期して、第１〜第２０８レジスタ部に保持されたライン総輝度値ＬＡ１〜ＬＡ２０８を入力すると、その入力した全てのライン総輝度値ＬＡ１〜ＬＡ２０８をそれぞれ加算する。つまり、フレーム長加算器４３は、前記ライン加算器４１が１ライン分のライン総輝度値ＬＡを演算するとその１ライン分のライン総輝度値ＬＡ（＝ＬＡ１）と先に求めた２０７個のライン総輝度値ＬＡ２〜ＬＡ２０７の合計、すなわち１フレーム長分の総輝度を加算する。フレーム長加算器４３は、図８に示すように、その加算して得た総輝度値を１フレーム長分のフレーム総輝度値ＦＡとしてフレーム長平均シフトレジスタ４４に出力する。
【００６０】
フレーム長平均シフトレジスタ４４は、１０個の第１〜第１０レジスタ部を有する。フレーム長平均シフトレジスタ４４は、フレーム長取り込みタイミング生成回路４５からのクロックＭＦＣＬＫに同期してフレーム長加算器４３からフレーム総輝度値ＦＡを入力すると、各レジスタ部の出力データとしてのフレーム総輝度値ＦＡ１〜ＦＡ１０をそれぞれ次段のレジスタ部にシフトする。つまり、第１レジスタ部に保持された１つ前のフレーム総輝度値ＦＡ１を第２レジスタ部にフレーム総輝度値ＦＡ２として、第２レジスタ部に保持された２つ前のフレーム総輝度値ＦＡ２を第３レジスタ部にフレーム総輝度値ＦＡ３として書き換える。そして、最後の、すなわち第１０レジスタ部に保持されたフレーム総輝度値ＦＡ１０は消去され第９レジスタ部に保持されたフレーム総輝度値ＦＡ９がフレーム総輝度値ＦＡ１０として書き換えられる。このとき、第１レジスタ部にはフレーム長加算器４３からの最新のフレーム総輝度値ＦＡがフレーム総輝度値ＦＡ１として保持される。そして、フレーム長平均シフトレジスタ４４は、前記クロックＭＦＣＬＫに応答して、その時の第１〜第１０レジスタ部のフレーム総輝度値ＦＡ１〜ＦＡ１０を１０フレーム長加減算器４６に出力するようになっている。
【００６１】
フレーム長取り込みタイミング生成回路４５は、フレーム総輝度値ＦＡ１〜ＦＡ１０をフレーム長平均シフトレジスタ４４から１０フレーム長加減算器４６に出力するタイミングを決定するクロックＭＦＣＬＫを生成する。フレーム長取り込みタイミング生成回路４５は、垂直同期信号ＶＣＬＫ及びフレーム同期信号ＦＣＬＫを入力してクロックＭＦＣＬＫを生成する。本実施形態では、フレーム長取り込みタイミング生成回路４５は、フレーム長加算器４３にてフレーム総輝度値ＦＡが求められ、フレーム長平均シフトレジスタ４４に出力される毎にクロックＭＦＣＬＫを出力するようになっている。
【００６２】
１０フレーム長加減算器４６は、図７に示すように、レジスタ５１、コンパレータ５２、判断回路及び輝度モード選択回路及び選択回路としてのセレクタ５３、第３の加算回路としての加算器５４を有している。レジスタ５１は、前記フレーム長平均シフトレジスタ４４の第１レジスタ部のフレーム総輝度値ＦＡ１を保持する。そして、レジスタ５１は、垂直同期信号に同期してその保持したフレーム総輝度値ＦＡ１をコンパレータ５２に出力するとともに、新たにフレーム長平均シフトレジスタ４４の第１レジスタ部から出力されるフレーム総輝度値ＦＡ１を保持するようになっている。
【００６３】
コンパレータ５２は、フレーム長平均シフトレジスタ４４の第１レジスタ部のフレーム
総輝度値ＦＡ１を入力するとともに、レジスタ５１の保持していた１つ前のフレーム総輝度値ＦＡ１を入力し比較する。コンパレータ５２は、第１レジスタ部のフレーム総輝度値ＦＡ１がレジスタ５１が保持していた１つ前のフレーム総輝度値ＦＡ１以上のとき、総輝度は明るくなる傾向にあると判断しその判断結果をセレクタ５３に出力する。反対に、コンパレータ５２は、第１レジスタ部のフレーム総輝度値ＦＡ１がレジスタ５１が保持していた１つ前のフレーム総輝度値ＦＡ１未満のとき、総輝度は暗くなる傾向にあると判断しその判断結果をセレクタ５３に出力する。
【００６４】
加算器５４は、前記フレーム長平均シフトレジスタ４４の第２〜第１０レジスタ部に保持されたフレーム総輝度値ＦＡ２〜ＦＡ１０を入力し加算する。加算器５４は、その加算した値を９フレーム総輝度値ＴＦＡとしてセレクタ５３に出力する。
【００６５】
セレクタ５３には、コンパレータ５２の判断結果及び加算器５４からの９フレーム総輝度値ＴＦＡが入力されるとともに、フレーム長平均シフトレジスタ４４の第１レジスタ部に保持されたフレーム総輝度値ＦＡ１が入力される。また、セレクタ５３は、第１〜第４モード選択信号ＳＭＤ１〜ＳＭＤ４のいずれか１つが入力される。第１〜第４モード選択信号ＳＭＤ１〜ＳＭＤ４は、ピーク輝度制御を実行する際の４通り制御モードのうち１つを指定する信号であって、予め出荷する際に所定の１つに設定される。
【００６６】
因みに、第１モード選択信号ＳＭＤ１が入力されると、セレクタ５３は、コンパレータ５２の判断結果に関係なく、第１レジスタ部に保持されたフレーム総輝度値ＦＡ１のみ使って１フレーム長分の輝度の平均値を算出する。そして、セレクタ５３は、平均値が０〜１２７の時は前記第１モード判断し第１モード信号Ｍ１を、平均値が１２８〜２５５の時は前記第３モードと判断し第３モード信号Ｍ３を図４に示すドライバ入力データ変換部３４に出力する。
【００６７】
次に、第２モード選択信号ＳＭＤ２が入力されると、セレクタ５３は、コンパレータ５２の判断結果に関係なく、第１レジスタ部に保持されたフレーム総輝度値ＦＡ１のみ使って１フレーム長分の輝度の平均値を算出する。そして、前記第１実施形態と同様に、セレクタ５３は、平均値が０〜２５の時は第１モードと判断して第１モード信号Ｍ１を、２６〜５０の時は第２モードと判断して第２モード信号Ｍ２をドライバ入力データ変換部３４に出力する。また、セレクタ５３は、平均値が５１〜７５の時は第３モードと判断して第３モード信号Ｍ３を、７６〜１００の時は第４モードと判断して第４モード信号Ｍ４をドライバ入力データ変換部３４に出力する。
【００６８】
次に、第３モード選択信号ＳＭＤ３が入力されると、セレクタ５３は、コンパレータ５２の判断結果に基づいて第１モード信号Ｍ１〜第４モード信号Ｍ４の生成方法をかえている。コンパレータ５２が総輝度は明るくなる傾向にあると判断した場合、セレクタ５３は、第１レジスタ部に保持されたフレーム総輝度値ＦＡ１のみ使って１フレーム長分の輝度の平均値を算出する。そして、セレクタ５３は、平均値が０〜１２７の時は前記第１モードと判断して第１モード信号Ｍ１を、平均値が１２８〜２５５の時は前記第３モードと判断して第３モード信号Ｍ３を図４に示すドライバ入力データ変換部３４に出力する。
【００６９】
一方、コンパレータ５２が総輝度は暗くなる傾向にあると判断した場合、セレクタ５３は、第１レジスタ部に保持されたフレーム総輝度値ＦＡ１と加算器５４からの９フレーム総輝度値ＴＦＡとを使って１フレーム長分の輝度の平均値を算出する。すなわち、セレクタ５３は、フレーム長平均シフトレジスタ４４の各レジスタ部のフレーム総輝度値ＦＡ１〜ＦＡ１０の合計を求め、その合計値をフレーム数と画素回路数で割算して平均値を求める。そして、セレクタ５３は、平均値が０〜１２７の時は前記第１モードと判断して第１モード信号Ｍ１を、平均値が１２８〜２５５の時は前記第３モードと判断して第３モード
信号Ｍ３をドライバ入力データ変換部３４に出力する。
【００７０】
次に、第４モード選択信号ＳＭＤ４が入力されると、セレクタ５３は、コンパレータ５２の判断結果に基づいて第１モード信号Ｍ１〜第４モード信号Ｍ４の生成方法をかえている。コンパレータ５２が総輝度は明るくなる傾向にあると判断した場合、セレクタ５３は、第１レジスタ部に保持されたフレーム総輝度値ＦＡ１のみ使って１フレーム長分の輝度の平均値を算出する。そして、セレクタ５３は、平均値が０〜２５の時は第１モードと判断して第１モード信号Ｍ１を、２６〜５０の時は第２モードと判断して第２モード信号Ｍ２をドライバ入力データ変換部３４に出力する。また、セレクタ５３は、平均値が５１〜７５の時は第３モードと判断して第３モード信号Ｍ３を、７６〜１００の時は第４モードと判断して第４モード信号Ｍ４をドライバ入力データ変換部３４に出力する。
【００７１】
一方、コンパレータ５２が総輝度は暗くなる傾向にあると判断した場合、セレクタ５３は、第１レジスタ部に保持されたフレーム総輝度値ＦＡ１と加算器５４からの９フレーム総輝度値ＴＦＡとを使って１フレーム長分の輝度の平均値を算出する。すなわち、セレクタ５３は、フレーム長平均シフトレジスタ４４の各レジスタ部のフレーム総輝度値ＦＡ１〜ＦＡ１０の合計を求め、その合計値をフレーム数と画素回路数で割算して平均値を求める。そして、セレクタ５３は、平均値が０〜２５の時は第１モードと判断して第１モード信号Ｍ１を、２６〜５０の時は第２モードと判断して第２モード信号Ｍ２をドライバ入力データ変換部３４に出力する。また、セレクタ５３は、平均値が５１〜７５の時は第３モードと判断して第３モード信号Ｍ３を、７６〜１００の時は第４モードと判断して第４モード信号Ｍ４をドライバ入力データ変換部３４に出力する。
【００７２】
このように本実施形態によれば、前記第１実施形態の効果に加えて以下の効果を有する。
（５）本実施形態では、セレクタ５３において、第１〜第４モード選択信号ＳＭＤ１〜ＳＭＤ４に基づいて、４種類のピーク輝度制御が行え、有機エレクトロルミネッセンス表示装置１０の用途に応じて柔軟なピーク輝度制御を選択することができる。
【００７３】
なお、本実施形態では、ライン総輝度値ＬＡを演算する際、８ビットの階調データＨＤのビット数を特に限定していなかったが、第１実施形態と同様に、８ビットの階調データＨＤのうち上位２ビットを用いて、ライン総輝度値ＬＡ、１フレーム長分の平均値等を求めるようにした。このようにすることによって、階調データ平均値演算部３３の回路規模を小さくすることができるとともに、演算の負荷を小さくするができる。
（第３実施形態）
次に、第１実施形態及び第２実施形態で説明した電気光学装置としての有機エレクトロルミネッセンス素子を用いた有機エレクトロルミネッセンス表示装置１０の電子機器への適用について図９に従って説明する。有機エレクトロルミネッセンス表示装置１０は、モバイル型パーソナルコンピュータ、携帯電話、ビューワ、ゲーム機等の携帯情報端末、電子書籍、電子ペーパー等種々の電子機器に適用できる。また、有機エレクトロルミネッセンス表示装置１０は、ビデオカメラ、デジタルスチルカメラ、カーナビゲーション、カーステレオ、運転操作パネル、パーソナルコンピュータ、プリンタ、スキャナ、テレビ、ビデオプレーヤー等種々の電子機器に適用できる。
【００７４】
図９は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図９において、モバイル型パーソナルコンピュータ１００は、キーボード１０１を備えた本体部１０２と、有機エレクトロルミネッセンス表示装置１０を用いた表示ユニット１０３とを備えている。この場合においても、有機エレクトロルミネッセンス表示装置１０を用いた表示ユニット１０３は前記第１実施形態及び第２実施形態と同様な効果を発揮する。この結果、モバイル型パーソナルコンピュータ１００は、ピーク輝度制御において表示部の輝度をよ
り滑らかに制御することができ、低消費電力と十分な表示品位の両立を実現することができる。
【００７５】
尚、本発明の実施形態は、以下のように変更してもよい。
○上記実施形態では、ドライバ入力データ変換部３４が、図５に示す特性線ＭＬ１〜ＭＬ４に従って、８ビットの階調データＨＤを８ビットの階調データＤＤに変換した。すなわち、各データ線Ｘ１〜Ｘｍを介してそれぞれの画素回路２０に書き込むデータ電圧Ｖｄａｔａ１〜Ｖｄａｔａｍをピーク輝度制御のために変更するようにした。
【００７６】
これを、書き込むデータ電圧Ｖｄａｔａ１〜Ｖｄａｔａｍをピーク輝度制御のために変更しないで、画素回路２０の有機エレクトロルミネッセンス素子ＯＬＥＤの発光期間を、階調データ平均値演算部３３が算出した輝度の平均値に基づいて制御するようにしてもよい。この場合、図１０に示す画素回路２０を用いる。図１０に示す画素回路２０は、駆動トランジスタＱｄと有機エレクトロルミネッセンス素子ＯＬＥＤの間に、駆動開始トランジスタＱｓｗ２が設けられている点が第１実施形態の画素回路２０と相違する。そして、同じ走査線上の各画素回路２０の駆動開始トランジスタＱｓｗ２のゲートは、それぞれ共通の信号線でそれぞれ接続されている。
【００７７】
有機エレクトロルミネッセンス素子ＯＬＥＤは、駆動開始トランジスタＱｓｗ２がオンされることによって駆動電流Ｉｏｅｌが流れ発光する。反対に、有機エレクトロルミネッセンス素子ＯＬＥＤは、この駆動開始トランジスタＱｓｗ２がオフされることによって駆動電流Ｉｏｅｌが流れず発光しない。つまり、駆動開始トランジスタＱｓｗ２のオン・オフのタイミングを階調データ平均値演算部３３が算出した輝度の平均値に基づいて決定することによってピーク輝度制御された発光期間を調整することができる。
【００７８】
このようにすることによって、前記実施形態と同様な効果を得るとともに輝度調整を１つの駆動開始トランジスタＱｓｗ２のオン・オフのみで実現できるため、回路規模を削減できる。
【００７９】
○上記実施形態では、輝度状態としての輝度の平均値に基づいて第１〜第４モードのいずれに属するかを判断したが、輝度の平均値を演算する前の総輝度値を輝度状態として第１〜第４モードのいずれに属するかを判断するようにしてもよい。
【００８０】
○上記実施形態では、階調データＨＤを８ビットとし、その８ビットの階調データに応じて、ピーク輝度制御を行った。これを８ビット以外の階調データのピーク輝度制御に適用してもよい。このようにすることで、上記実施形態と同様の効果を得ることができる。
【００８１】
○上記実施形態では、１ライン分の階調データＨＤを入力する毎に、その１ライン分の階調データを含んだ先に入力された１フレーム長分の階調データＨＤの輝度状態を判断していた。これを２ライン分、３ライン分、又はそれ以上の複数ライン数分の階調データを入力する毎に、その複数ライン分の階調データを含んだ先に入力された１フレーム長分の階調データＨＤの輝度状態を判断することにしてもよい。
【００８２】
○上記実施形態では、輝度制御回路１２は各階調データＨＤのうち上位２ビットのみを用いて、輝度状態を判断していた。これを２ビット以外のビット数にしてもよい。また、階調データ平均値演算部３３に備えられた各加算回路のビット数をそれぞれ変更してもよい。
【００８３】
○上記実施形態では、輝度制御回路１２はフレームメモリ部３１を備えているが、フレームメモリ部３１を備えず、ホストＩ／Ｆ１１から階調データ平均値演算部３３及びドラ
イバ入力データ変換部３４に、階調データを直接入力する構成としてもよい。
【００８４】
○上記実施形態では、１色からなる有機エレクトロルミネッセンス素子ＯＬＥＤの画素回路２０を設けた有機エレクトロルミネッセンス表示装置１０であった。これを、赤色、緑色及び青色の３色の有機エレクトロルミネッセンス素子ＯＬＥＤに対して各色用の画素回路２０を設けた有機エレクトロルミネッセンス表示装置に応用しても良い。
【００８５】
○上記実施形態では、画素回路２０に具体化して好適な効果を得たが、有機エレクトロルミネッセンス素子ＯＬＥＤ以外の例えばＬＥＤやＦＥＤ等の発光素子のような電流駆動素子を駆動する単位回路に具体化してもよい。ＲＡＭ等（特にＭＲＡＭ）の記憶装置に具体化してもよい。
【００８６】
○上記実施形態では、電流駆動素子として有機エレクトロルミネッセンス素子ＯＬＥＤについて具体化したが、無機エレクトロルミネッセンス素子に具体化してもよい。つまり、無機エレクトロルミネッセンス素子からなる無機エレクトロルミネッセンス表示装置に応用しても良い。
【００８７】
○上記実施形態では、有機ＥＬ素子を用いた場合を例に説明したが、本発明はこれに限定されるものではなく、液晶素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）やＳＥＤ（Ｓｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−Ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）等にも適用可能である。
【図面の簡単な説明】
【００８８】
【図１】第１実施形態の有機エレクトロルミネッセンス表示装置の電気的構成を示すブロック回路図。
【図２】同じく、表示パネル部の回路構成を示すブロック回路図。
【図３】同じく、画素回路の回路図。
【図４】同じく、輝度制御回路の内部構成図。
【図５】同じく、ピーク輝度制御のためのデータ変換を説明するためのグラフ。
【図６】第２実施形態の階調データ平均値演算部の内部構成図。
【図７】同じく、１０フレーム長加減算器の内部構成図。
【図８】同じく、階調データ平均値演算部のタイミングチャート。
【図９】第３実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図。
【図１０】別例を説明するための画素回路の回路図。
【符号の説明】
【００８９】
Ｃｏ…保持キャパシタ、Ｘｍ…データ線、Ｙｎ…走査線、ＯＬＥＤ…有機エレクトロルミネッセンス素子、Ｑｓｗ１…スイッチングトランジスタ、Ｑｓｗ２…駆動開始トランジスタ、１０…有機エレクトロルミネッセンス表示装置、１２…輝度制御回路、１３…信号生成回路、１４…表示パネル部、１５…走査線駆動回路、１６…データ線駆動回路、２０…画素回路、３１…フレームメモリ部、３３…階調データ平均値演算部、３４…ドライバ入力データ変換部、４１…ライン加算器、４２…ライン平均シフトレジスタ、４３…フレーム長加算器、４４…フレーム長平均シフトレジスタ、４５…フレーム長取り込みタイミング生成回路、４６…１０フレーム長加減算器、５３…セレクタ、５４…加算器、１００…モバイル型パーソナルコンピュータ。
【図１】
2005070426.tif 000003
【図２】
2005070426.tif 000004
【図３】
2005070426.tif 000005
【図４】
2005070426.tif 000006
【図５】
2005070426.tif 000007
【図６】
2005070426.tif 000008
【図７】
2005070426.tif 000009
【図８】
2005070426.tif 000010
【図９】
2005070426.tif 000011
【図１０】
2005070426.tif 000012