(57)【要約】【課題】昇降圧モードでの効率を改善するとともに、昇圧モードと昇降圧モードとの切り替わりで出力電圧にリップルを生じないようにすること。【解決手段】このＤＣ−ＤＣコンバータは、電圧入力端子ＩＮとチョークコイル１０の一方の端子またはノードＮXとの間に局所フィードバック制御型の前置回路１２を設け、チョークコイル１０の他方の端子と電圧出力端子ＯＵＴとの間に出力フィードバック制御型の昇圧回路１４とを設ける。前置回路１２は、スイッチング素子１６，１８と、両スイッチング素子１６，１８を相補的にオン・オフ動作させる制御回路２０とを有する。制御回路２０は、誤差増幅器２２と、基準電圧発生回路２４と、ＰＷＭコンパレータ２６と、反転回路２８と、ローパスフィルタ（ＬＰＦ）３０とを有している。【選択図】    図１
2005192323.tif 000002
【特許請求の範囲】
【請求項１】
インダクタンス素子の一方の端子に所定のノードを介して接続された第１のスイッチング素子を有し、直流の入力電圧に応じて、前記入力電圧が第１の設定電圧よりも低い第１のモードでは前記入力電圧にほぼ等しいノード電圧を前記ノードに生成し、前記入力電圧が前記第１の設定電圧よりも高い第２のモードでは前記第１の設定電圧にほぼ等しい直流成分を有するノード電圧を前記ノードに生成する前置回路と、
前記インダクタンス素子の他方の端子に接続された第２のスイッチング素子を有し、前記ノードに得られるノード電圧の直流成分を昇圧して前記第１の設定電圧よりも所定値だけ高い第２の設定電圧にほぼ等しい直流の出力電圧を出力する昇圧回路と
を有するＤＣ−ＤＣコンバータ。
【請求項２】
前記前置回路が、
前記第１のモードでは、前記第１のスイッチング素子をオン状態に保持し、オン状態に保持された前記第１のスイッチング素子を介して前記入力電圧を前記ノードへ伝送し、
前記第２のモードでは、前記第１のスイッチング素子を第１の周波数でスイッチング動作させ、スイッチング動作する前記第１のスイッチング素子を介して前記入力電圧を前記ノードへ伝送する請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記前置回路が、
前記ノード電圧の直流成分に対応した電圧レベルを有する第１のフィードバック信号を生成する第１のフィードバック信号生成回路と、
前記第１の設定電圧に対応した第１の基準電圧を出力する第１の基準電圧発生回路と、
前記第２のモードで前記第１のフィードバック信号を前記第１の基準電圧に一致させるように前記第１のスイッチング素子をスイッチング動作させる第１のスイッチング制御回路と
を有する請求項２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記第１のスイッチング制御回路が、前記第１のスイッチング素子をパルス幅制御でスイッチング動作させる請求項３に記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記第１のスイッチング制御回路が、
前記第１のフィードバック信号と前記第１の基準電圧とを比較して、その比較誤差に応じた第１の誤差信号を生成する第１の誤差増幅器と、
前記第１の周波数を有する第１の三角波信号を発生する第１の三角波発生回路と、
前記第１の誤差信号と前記第１の三角波信号とを比較して、両信号の大小関係に応じた二値論理の第１のスイッチング制御信号を生成する第１のコンパレータと
を有し、前記第１のスイッチング制御信号によって前記第１のスイッチング素子をスイッチング動作させる請求項４に記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記第１のフィードバック信号生成回路が、前記ノードからの前記ノード電圧を入力し、前記ノード電圧から交流成分を除去して直流成分を表す直流電圧を前記第１のフィードバック信号として出力するローパス・フィルタを有する請求項３〜５のいずれか一項に記載のＤＣ−ＤＣコンバータ。
【請求項７】
前記第１のフィードバック信号生成回路が、前記ノードからの前記ノード電圧を入力し、前記ノード電圧を時間積分して積分値を表す直流電圧を前記第１のフィードバック信号として出力する積分器を有する請求項３〜５のいずれか一項に記載のＤＣ−ＤＣコンバータ。
【請求項８】
前記第１のフィードバック信号生成回路が、
前記第１のコンパレータからの前記第１のスイッチング制御信号を入力し、前記第１のスイッチング制御信号とほぼ等しいデューティ比を有し、かつ前記入力電圧とほぼ等しい電圧レベルを有する擬似ノード電圧を生成する擬似ノード電圧生成回路と、
前記擬似ノード電圧生成回路からの前記擬似ノード電圧を入力し、前記擬似ノード電圧から交流成分を除去して直流成分を表す直流電圧を前記第１のフィードバック信号として出力するローパス・フィルタを有する請求項３〜５のいずれか一項に記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記第１のフィードバック信号生成回路が、
前記第１のコンパレータからの前記第１のスイッチング制御信号を入力し、前記第１のスイッチング制御信号とほぼ等しいデューティ比を有し、かつ前記入力電圧とほぼ等しい電圧レベルを有する擬似ノード電圧を生成する擬似ノード電圧生成回路と、
前記擬似ノード電圧生成回路からの前記擬似ノード電圧を入力し、前記前記擬似ノード電圧を時間積分して積分値を表す直流電圧を前記第１のフィードバック信号として出力する積分器を有する請求項３〜５のいずれか一項に記載のＤＣ−ＤＣコンバータ。
【請求項１０】
前記昇圧回路が、
前記出力電圧に対応した電圧レベルを有する第２のフィードバック信号を生成する第２のフィードバック信号生成回路と、
前記第２の設定電圧に対応した第２の基準電圧を出力する第２の基準電圧発生回路と、
前記第２のフィードバック信号を前記第２の基準電圧に一致させるように前記第２のスイッチング素子を第２の周波数でスイッチング動作させる第２のスイッチング制御回路と
を有する請求項１〜９のいずれか一項に記載のＤＣ−ＤＣコンバータ。
【請求項１１】
前記第２のスイッチング制御回路が、前記第２のスイッチング素子をパルス幅制御でスイッチング動作させる請求項１０に記載のＤＣ−ＤＣコンバータ。
【請求項１２】
前記第２のスイッチング制御回路が、
前記第２のフィードバック信号と前記第２の基準電圧とを比較して、その比較誤差に応じた第２の誤差信号を生成する第２の誤差増幅器と、
前記第２の周波数を有する第２の三角波信号を発生する第２の三角波発生回路と、
前記第２の誤差信号と前記第２の三角波信号とを比較して、両信号の大小関係に応じた二値論理の第２のスイッチング制御信号を生成する第２のコンパレータと
を有し、前記第２のスイッチング制御信号によって前記第２のスイッチング素子をスイッチング動作させる請求項１１に記載のＤＣ−ＤＣコンバータ。
【請求項１３】
前記前置回路が、
前記入力電圧を入力するための入力端子と前記ノードとの間に前記第１のスイッチング素子を接続するとともに、前記ノードと基準電位との間に第３のスイッチング素子を接続し、
前記第１のモードでは前記第３のスイッチング素子をオフ状態に保持し、
前記第２のモードでは前記第３のスイッチング素子を前記第１のスイッチング素子と相補的にオン・オフさせる請求項２〜１２のいずれか一項に記載のＤＣ−ＤＣコンバータ。
【請求項１４】
前記前置回路が、
前記入力電圧を入力するための電圧入力端子と前記ノードとの間に前記第１のスイッチング素子を接続するとともに、前記ノードと基準電位との間に第１の整流素子を接続し、
前記第１のモードでは前記第１の整流素子をオフ状態に保持し、
前記第２のモードでは前記第１の整流素子を前記第１のスイッチング素子と相補的にオン・オフさせる請求項２〜１２のいずれか一項に記載のＤＣ−ＤＣコンバータ。
【請求項１５】
前記昇圧回路が、
前記インダクタンス素子の他方の端子と基準電位との間に前記第２のスイッチング素子を接続するとともに、前記インダクタンス素子の他方の端子と前記出力電圧を出力するための電圧出力端子との間に第４のスイッチング素子を接続し、
前記第４のスイッチング素子を前記第２のスイッチング素子と相補的にオン・オフさせる請求項２〜１４のいずれか一項に記載のＤＣ−ＤＣコンバータ。
【請求項１６】
前記昇圧回路が、
前記インダクタンス素子の他方の端子と基準電位との間に前記第２のスイッチング素子を接続するとともに、前記インダクタンス素子の他方の端子と前記出力電圧を出力するための電圧出力端子との間に第２の整流素子を接続し、
前記第２の整流素子を前記第２のスイッチング素子と相補的にオン・オフさせる請求項２〜１４のいずれか一項に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力するＤＣ（直流）電力を任意のＤＣ（直流）電力に変換するためのＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータは、半導体のスイッチング素子を用いる小型・軽量・高効率の直流電源であり、電子機器等に広く利用されており、近年、小型・軽量・高効率の要求が高くなっている。ＤＣ−ＤＣコンバータの基本原理は、スイッチング素子を高周波数でオン・オフさせて、オン時間とオフ時間の比率つまりデューティ比を可変制御して、直流の出力電圧を一定レベルに維持するものである。いわゆる非絶縁型またはチョッパ方式のＤＣ−ＤＣコンバータには、入力電圧より高い出力電圧が得られる昇圧型、入力電圧より低い出力電圧が得られる降圧型、入力電圧に依存せず一定の出力電圧が得られる昇降圧型の３種類がある。
【０００３】
従来より昇圧型と昇降圧型とを兼用できるＤＣ−ＤＣコンバータが知られており、図８にその代表例の回路構成を示す。このＤＣ−ＤＣコンバータは、インダクタンス素子としてたとえばチョークコイル１００を有し、外部のバッテリＢＴより直流の入力電圧Ｖinを入力する電圧入力端子ＩＮとチョークコイル１００の一方の端子またはノードＮxとの間に入力電圧制御型のフィードフォワード・コンバータ１０２を設け、チョークコイル１００の他方の端子と電圧出力端子ＯＵＴとの間に出力フィードバック制御方式の昇圧回路１０４とを設ける。昇圧回路１０４は、フィードフォワード・コンバータ１０２からノードＮxに与えられる電圧Ｖx（以下、「ノード電圧Ｖx」と称する。）を昇圧して定格値の出力電圧Ｖoutを電圧出力端子ＯＵＴに出力する昇圧機能に特化されている。したがって、フィードフォワード・コンバータ１０２は、入力電圧Ｖinの値に係らず出力電圧Ｖoutの定格値よりも低いノード電圧ＶxをノードＮxに出力しなければならない。
【０００４】
フィードフォワード・コンバータ１０２は、電圧入力端子ＩＮとノードＮxとの間に接続されたスイッチング素子１０６と、ノードＮxとグランド電位との間に接続されたスイッチング素子１０８と、電圧入力端子ＩＮに入力される入力電圧Ｖinに応じて両スイッチング素子１０６，１０８を相補的にオン・オフ動作またはスイッチング動作させるフィードフォワード制御回路１１０とで構成される。両スイッチング素子１０６，１０８には、通常はトランジスタたとえばＮＭＯＳトランジスタが用いられる。フィードフォワード制御回路１１０は、入力電圧監視回路１１２と、ＰＷＭ（Pulse Width Modulation）コンパレータ１１４と、反転回路１１６とを有している。ここで、入力電圧監視回路１１２は、抵抗分圧回路１１８、演算増幅器１２０、帰還抵抗１２２および基準電圧発生回路１２４で構成されている。
【０００５】
入力電圧監視回路１１２では、入力電圧Ｖinに抵抗分圧回路１１８の分圧比および帰還抵抗１２２の抵抗値で決まる係数−Ｋa（Ｋa＞０）を乗じてその乗算結果に基準電圧発生回路１２４からの基準電圧Ｖrefに応じた定数Ｃ（Ｃ＞０）を加算したものに相当する直流電圧Ｖf（以下、「フィードフォワード電圧Ｖf」と称する。）が得られる。すなわち、フィードフォワード電圧Ｖfは下記の式（１）で表される。
Ｖf＝−ＫaＶin＋Ｃ      ‥‥‥‥（１）
【０００６】
したがって、図９に示すように、入力電圧Ｖinの電圧レベルが高くなるほど、これに反比例してフィードフォワード電圧Ｖfは低くなる。入力電圧監視回路１１２からのフィードフォワード電圧Ｖfはコンパレータ１１４の一方の入力端子(-)に入力される。一方、図示しない三角波発生回路より所定の周波数と所定の電圧レベルないし尖頭値（ピーク・ツー・ピーク値）とを有する三角波信号Ｗaがコンパレータ１１４の他方の入力端子(+)に入力される。
【０００７】
コンパレータ１１４は、フィードフォワード電圧Ｖfの電圧レベルと三角波信号Ｗaの電圧レベルとを比較し、Ｖf＞ＷaのときはＬレベルの出力電圧つまり制御信号Ｓaを出力し、Ｖf＜ＷaのときはＨレベルの制御信号Ｓaを出力する。制御信号Ｓaはスイッチング素子１０８の制御端子に与えられ、Ｓaを反転回路１１６で論理反転して得られる制御信号Ｓbがスイッチング１０６の制御端子に与えられる。
【０００８】
このフィードフォワード・コンバータ１０２では、図９および図１０に示すように、入力電圧Ｖinが設定値Ｖsに等しいときに、フィードフォワード電圧Ｖfが三角波信号Ｗaの極大ピーク値にほぼ一致するように設定される。ここで、設定値Ｖsは出力電圧Ｖout（定格値）よりも相当低い値に選ばれる。
【０００９】
入力電圧Ｖinが設定値Ｖsよりも低いときは、Ｖf＞Ｗaの関係が維持され、コンパレータ１１４は出力をＬレベルに維持する。つまり、両制御信号Ｓa，ＳbはＳa＝Ｌレベル、Ｓb＝Ｈレベルに維持され、スイッチング素子１０６はオン状態に保持され、スイッチング素子１０８はオフ状態に保持される。これにより、電圧入力端子ＩＮからの入力電圧Ｖinはオン状態のスイッチング素子１０６を介してノードＮxに伝送され、ノードＮxには入力電圧Ｖinにほぼ等しいノード電圧Ｖxが得られる。昇圧回路１０４は、ノードＮxからのノード電圧Ｖx（＝Ｖin）をチョークコイル１００に通して入力し、フィードバック制御の昇圧動作によって定格値の出力電圧Ｖoutを出力端子ＯＵＴに出力する。このように、入力電圧Ｖinがフィードフォワード・コンバータ１０２をスルーで抜けてからチョークコイル１００を介して昇圧回路１０４に与えられ、ＤＣ−ＤＣコンバータ全体では昇圧型の動作が行われる。
【００１０】
入力電圧Ｖinが設定値Ｖsよりも高くなると、図１０に示すように、フィードフォワード電圧Ｖfが三角波信号Ｗaと交差し、三角波信号Ｗaの１サイクルがＶf＜Ｗaの期間とＶf＞Ｗaの期間とに分割されるようになる。Ｖf＜Ｗaの期間中は、コンパレータ１１４の出力側でＳa＝Ｈレベル、Ｓb＝Ｌレベルであり、スイッチング素子１０８がオンし、スイッチング素子１０６がオフになる。一方、Ｖf＞Ｗaの期間中は、コンパレータ１１４の出力側でＳa＝Ｌレベル、Ｓb＝Ｈレベルであり、スイッチング素子１０６がオンし、スイッチング素子１０８がオフになる。ノードＮxに得られるノード電圧Ｖxを時間的に平均化した値Ｅx（以下、「仮想入力電圧Ｅx」と称する。）は、三角波信号Ｗaの１サイクルの中でスイッチング素子１０６がオンしている期間のデューティ比をｄとすると、下記の式（２）で表される。
Ｅx＝ｄ・Ｖin      ‥‥‥‥（２）
【００１１】
このように、入力電圧Ｖinが設定値Ｖsよりも高いときは、入力電圧Ｖinがフィードフォワード・コンバータ１０２でデューティ比ｄに応じた仮想入力電圧Ｅxの電圧レベルまで直流的に降圧されてからチョークコイル１００を介して昇圧回路１０４に与えられ、このＤＣ−ＤＣコンバータ全体では昇降圧型の動作が行われる。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上記のような従来のＤＣ−ＤＣコンバータでは、フィードフォワード・コンバータ１０２におけるデューティ比ｄが、昇圧モードではｄ＝１（１００％）で固定されるものの、昇降圧モードでは図９および図１０から理解されるように入力電圧Ｖinに反比例して線形的に変化するようになっている。すなわち、図１０から昇降圧モードにおけるデューティ比ｄは下記の式（３）のようにフィードフォワード電圧Ｖfの一次関数として表される。
ｄ＝１−（Ｖfs−Ｖf）／（Ｖfs−Ｖfe）  ‥‥‥‥（３）  
ここで、Ｖfsは三角波信号Ｗaの極大ピーク値に一致するときのＶfの値、Ｖfeは三角波信号Ｗaの極小ピーク値に一致するときのＶfの値である。
【００１３】
上記の式（１）と式（３）とから、デューティ比ｄは下記の式（４）のように入力電圧Ｖinの一次関数として表される。
ｄ＝−Ａ・Ｖin＋Ｂ    ‥‥‥‥（４）
ただし、Ａ＝Ｋa／（Ｖfs−Ｖfe），Ｂ＝（Ｃ−Ｖfe）／（Ｖfs−Ｖfe）である。
【００１４】
上記の式（２）と式（４）とから、ノードＮxにおける仮想入力電圧Ｅxは、下記の式（５）のように入力電圧Ｖinの二次関数として表される。
Ｅx＝−Ａ・Ｖin2＋ＢＶin    ‥‥‥‥（５）
【００１５】
図１１に、入力電圧Ｖinと仮想入力電圧Ｅxとの関係を示す。上記のように、入力電圧Ｖinが設定値Ｖsよりも低いとき、つまり昇圧モードではＥx＝Ｖinであり、入力電圧Ｖinが設定値Ｖsよりも高いとき、つまり昇降圧モードで上記の式（５）があてはまる。なお、抵抗分圧回路１１８の分圧比を調整することによって、図１１のＶs1，Ｖs2，Ｖs3のように設定値Ｖsを任意に選定することができる。
【００１６】
図１１において、ＶLは仮想入力電圧Ｅxに対する上限値である。仮想入力電圧Ｅxがこの上限値ＶLを越えると、昇圧回路１０４側の昇圧マージン（Ｖout−ＶL）が確保されず、出力電圧Ｖoutが定格値を超えたり、昇圧回路１０４のレギュレーションが効かなくなって過渡応答が悪くなるなどの不具合を来す。したがって、仮想入力電圧Ｅxが上限値ＶLを超えないように余裕をもって設定値Ｖsを選定する必要がある。しかしながら、図１２に示すように、設定値Ｖsを低くするほど、昇降圧モードにおける効率φが低下する。ここで、効率φは、出力電力を有効入力電力で除したもの（１００％表示値）である。また、図１２の特性曲線ｇ1，ｇ2，ｇ3は図１１の特性曲線Ｇ1，Ｇ2，Ｇ3にそれぞれ対応している。昇降圧モードではフィードフォワード・コンバータ１０２内でスイッチングのロス（電力損失）が発生するため、ただでさえ昇圧モードのときよりも効率が低くなる傾向があり、更なる効率の悪化は好ましくない。したがって、図１１の特性曲線Ｇ1が得られるような設定値Ｖs1を選定することが相対的な最適化といえるが、十分なものではない（絶対的な最適化ではない）。
【００１７】
さらに、上記従来のＤＣ−ＤＣコンバータでは、昇圧モードと昇降圧モードとの切り替わりで各部の電圧にリップルが発生するという問題があり、図１３にその一例をシミュレーションで示す。このようなリップルの発生する仕組み（原因）は次の通りである。
【００１８】
通常、バッテリＢＴからの入力電圧Ｖinは回路基板上の電源ライン（配線）を介して電圧入力端子ＩＮに入力されるが、その際に電源ラインのインピーダンス（固有値）と入力電流Ｉinとの積に比例した電圧降下δＶを伴なう。したがって、厳密にはバッテリＢＴの出力電圧ＶBTから電源ライン上の電圧降下δＶを差し引いたもの（ＶBT−δＶ）が入力電圧Ｖinとして電圧入力端子ＩＮに入力される。
【００１９】
いま、バッテリＢＴの出力電圧ＶBTがたとえば充電モードで上昇して、電圧入力端子ＩＮに入力される入力電圧Ｖinが上記設定値Ｖsを超えたとする。当該ＤＣ−ＤＣコンバータにおいては、上記のように、Ｖin＜Ｖsのときは昇圧モードで動作しており、Ｖin＞Ｖsになると昇降圧モードに切り替わるようになっている。ところが、昇降圧モードに切り替わった途端に、図１２のように効率φが大きく落ちるため消費電流または入力電流Ｉinが一段増える。そうすると、電源ライン上の電圧降下δＶが一段増して、入力電圧Ｖin（ＶB−δＶ）がＶin＜Ｖsの関係に逆戻りし、当該ＤＣ−ＤＣコンバータは昇降圧モードから昇圧モードに切り替わる。しかし、昇圧モードに戻るや否や、効率φが一段高くなって入力電流Ｉinが一段減少し、それによって電源ライン上の電圧降下δＶも一段減少して、入力電圧Ｖin（ＶBT−δＶ）が再び上昇する。そして、Ｖin＞Ｖsとなった途端に、当該ＤＣ−ＤＣコンバータは再び昇圧モードから昇降圧モードに切り替わり、以後も上記の動作を繰り返して、昇圧モードと昇降圧モードとの間で行き来する。
【００２０】
こうして、コンバータ内の各部の電圧に不所望なリップルが現れる。その中でも、電圧出力端子ＯＵＴの出力電圧Ｖoutに現れるリップルは、負荷に対する電源供給電圧の品質ないし信頼性を著しく損なうものであり、非常に望ましくない。バッテリＢＴの出力電圧ＶBTが下がって昇降圧モードから昇圧モードに移行するときも各部の電圧に上記と同様のリップルが発生する。バッテリ電圧ＶBTの変化（上昇または低下）が緩やかなときは、モード移行時でリップル現象が継続して、発振状態にまで発展してしまう。
【００２１】
本発明は、上記のような従来技術の問題点に鑑みてなされたものであり、昇降圧モードでの効率を改善するとともに、昇圧モードと昇降圧モードとの切り替わりで出力電圧にリップルを生じないようにしたＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００２２】
上記目的を達成するために、本発明のＤＣ−ＤＣコンバータは、インダクタンス素子の一方の端子に所定のノードを介して接続された高周波数でオン・オフ可能な第１のスイッチング素子を有し、直流の入力電圧に応じて、前記入力電圧が第１の設定電圧よりも低い第１のモードでは前記入力電圧にほぼ等しいノード電圧を前記ノードに生成し、前記入力電圧が前記第１の設定電圧よりも高い第２のモードでは前記第１の設定電圧にほぼ等しい直流成分を有するノード電圧を前記ノードに生成する前置回路と、前記インダクタンス素子の他方の端子に接続された高周波数でオン・オフ可能な第２のスイッチング素子を有し、前記ノードに得られるノード電圧の直流成分を昇圧して前記第１の設定電圧よりも所定値だけ高い第２の設定電圧にほぼ等しい直流の出力電圧を出力する昇圧回路とを有する。
【００２３】
本発明のＤＣ−ＤＣコンバータにおいて、入力電圧が第１の設定電圧よりも低い第１のモードでは、前置回路が入力電圧にほぼ等しいノード電圧を上記所定のノードに生成し、昇圧回路では上記ノードからの入力電圧に相当するノード電圧をインダクタンス素子に通して入力し、第２の設定電圧まで昇圧したものを出力電圧として出力する。入力電圧が第１の設定電圧よりも高い第２のモードでは、前置回路が入力電圧の電圧レベルに係りなく第１の設定電圧にほぼ等しい直流成分を有するノード電圧を上記ノードに生成し、昇圧回路は上記ノードからのノード電圧のうち直流成分をインダクタンス素子に通して入力し、第２の設定電圧まで昇圧したものを出力電圧として出力する。
【００２４】
本発明の好ましい一態様によれば、前置回路が、第１のモードでは、第１のスイッチング素子をオン状態に保持し、オン状態に保持された第１のスイッチング素子を介して入力電圧を上記ノードへ伝送し、第２のモードでは、第１のスイッチング素子を第１の周波数でスイッチング動作させ、スイッチング動作する第１のスイッチング素子を介して入力電圧を上記ノードへ伝送する。第１のスイッチング素子は、通常はトランジスタたとえばＭＯＳＦＥＴで構成されてよい。
【００２５】
また、別の好ましい一態様によれば、前置回路が、ノード電圧の直流成分に対応した電圧レベルを有する第１のフィードバック信号を生成する第１のフィードバック信号生成回路と、第１の設定電圧に対応した第１の基準電圧を出力する第１の基準電圧発生回路と、第２のモードで第１のフィードバック信号を第１の基準電圧に一致させるように第１のスイッチング素子をスイッチング動作させる第１のスイッチング制御回路とを有する。この場合、好ましくは、第１のスイッチング制御回路が、第１のスイッチング素子をパルス幅制御でスイッチング動作させてよい。構成的には、第１のスイッチング制御回路が、第１のフィードバック信号と第１の基準電圧とを比較して、その比較誤差に応じた第１の誤差信号を生成する第１の誤差増幅器と、第１の周波数を有する第１の三角波信号を発生する第１の三角波発生回路と、第１の誤差信号と第１の三角波信号とを比較して、両信号の大小関係に応じた二値論理の第１のスイッチング制御信号を生成する第１のコンパレータとを有し、第１のスイッチング制御信号によって第１のスイッチング素子をスイッチング動作させてよしい。かかるフィードバックループによれば、第２のモードにおいてノード電圧の直流成分が第１の設定電圧付近に安定に保持される。
【００２６】
本発明の好適な一態様として、第１のフィードバック信号生成回路が、上記ノードからのノード電圧を入力し、このノード電圧から交流成分を除去して直流成分を表す直流電圧を第１のフィードバック信号として出力するローパス・フィルタを有する構成であってよい。
【００２７】
別の好適な一態様として、第１のフィードバック信号生成回路が、上記ノードからのノード電圧を入力し、このノード電圧を時間積分して積分値を表す直流電圧を第１のフィードバック信号として出力する積分器を有する構成であってよい。
【００２８】
別の好適な一態様として、第１のフィードバック信号生成回路が、第１のコンパレータからの第１のスイッチング制御信号を入力し、この第１のスイッチング制御信号とほぼ等しいデューティ比を有し、かつ入力電圧の電圧レベルとほぼ等しい電圧レベルを有する擬似ノード電圧を生成する擬似ノード電圧生成回路と、この擬似ノード電圧生成回路からの擬似ノード電圧を入力し、この擬似ノード電圧から交流成分を除去して直流成分を表す直流電圧を第１のフィードバック信号として出力するローパス・フィルタとを有する構成であってよい。
【００２９】
別の好適な一態様として、第１のフィードバック信号生成回路が、第１のコンパレータからの第１のスイッチング制御信号を入力し、この第１のスイッチング制御信号とほぼ等しいデューティ比を有し、かつ入力電圧の電圧レベルとほぼ等しい電圧レベルを有する擬似ノード電圧を生成する擬似ノード電圧生成回路と、この擬似ノード電圧生成回路からの擬似ノード電圧を入力し、この擬似ノード電圧を時間積分して積分値を表す直流電圧を第１のフィードバック信号として出力する積分器とを有する構成であってもよい。
【００３０】
本発明の好適な一態様によれば、昇圧回路が、出力電圧に対応した電圧レベルを有する第２のフィードバック信号を生成する第２のフィードバック信号生成回路と、第２の設定電圧に対応した第２の基準電圧を出力する第２の基準電圧発生回路と、第２のフィードバック信号を第２の基準電圧に一致させるように第２のスイッチング素子を第２の周波数でスイッチング動作させる第２のスイッチング制御回路とを有する。この場合、好ましくは、第２のスイッチング制御回路が、第２のスイッチング素子をパルス幅制御でスイッチング動作させてよい。構成的には、第２のスイッチング制御回路が、第２のフィードバック信号と第２の基準電圧とを比較して、その比較誤差に応じた第２の誤差信号を生成する第２の誤差増幅器と、第２の周波数を有する第２の三角波信号を発生する第２の三角波発生回路と、第２の誤差信号と第２の三角波信号とを比較して、両信号の大小関係に応じた二値論理の第２のスイッチング制御信号を生成する第２のコンパレータとを有し、第２のスイッチング制御信号によって第２のスイッチング素子をスイッチング動作させてよい。
【００３１】
本発明の好適な一態様によれば、前置回路が、入力電圧を入力するための入力端子と第１のノードとの間に第１のスイッチング素子を接続するとともに、第１のノードと基準電位との間に第３のスイッチング素子を接続し、第１のモードでは第３のスイッチング素子をオフ状態に保持し、第２のモードでは第３のスイッチング素子を第１のスイッチング素子と相補的にオン・オフさせる。
【００３２】
別の好適な態様として、前置回路が、入力電圧を入力するための電圧入力端子と上記ノードとの間に第１のスイッチング素子を接続するとともに、上記ノードと基準電位との間に第１の整流素子を接続し、第１のモードでは前記第１の整流素子をオフ状態に保持し、第２のモードでは第１の整流素子を第１のスイッチング素子と相補的にオン・オフさせるようにしてもよい。
【００３３】
本発明の好適な一態様によれば、昇圧回路が、インダクタンス素子の他方の端子と基準電位との間に第２のスイッチング素子を接続するとともに、インダクタンス素子の他方の端子と出力電圧を出力するための電圧出力端子との間に第４のスイッチング素子を接続し、第４のスイッチング素子を第２のスイッチング素子と相補的にオン・オフさせる。
【００３４】
別の好適な態様として、昇圧回路が、インダクタンス素子の他方の端子と基準電位との間に第２のスイッチング素子を接続するとともに、インダクタンス素子の他方の端子と電圧出力端子との間に第２の整流素子を接続し、第２の整流素子を第２のスイッチング素子と相補的にオン・オフさせるようにしてもよい。
【発明の効果】
【００３５】
本発明のＤＣ−ＤＣコンバータによれば、上記のような構成と作用により、第２のモード（一般に昇降圧モード）での効率を改善できるとともに、第１のモード（一般に昇圧モード）と第２のモードとの切り替わりで出力電圧にリップルを生じないようにすることができる。
【発明を実施するための最良の形態】
【００３６】
以下、図１〜図７を参照して本発明の好適な実施形態を説明する。
【００３７】
図１に、本発明におけるＤＣ−ＤＣコンバータの基本構成を示す。このＤＣ−ＤＣコンバータは、昇圧型と昇降圧型とを兼用できるチョッパ方式のスイッチングレギュレータとして構成されており、インダクタンス素子としてたとえばチョークコイル１０を有し、外部のバッテリＢＴより直流の入力電圧Ｖinを入力する電圧入力端子ＩＮとチョークコイル１０の一方の端子またはノードＮXとの間に局所フィードバック制御型の前置回路１２を設け、チョークコイル１０の他方の端子と電圧出力端子ＯＵＴとの間に出力フィードバック制御型の昇圧回路１４とを設ける。昇圧回路１４は、前置回路１２よりノードＮXに生成される電圧ＶX（以下、「ノード電圧ＶX」と称する。）を昇圧して定格値の出力電圧Ｖoutを電圧出力端子ＯＵＴに出力する昇圧機能に特化されている。前置回路１２は、以下に述べるように、入力電圧Ｖinの値に係らず出力電圧Ｖoutの定格値よりも低いノード電圧ＶXをノードＮXに生成するように構成されている。
【００３８】
前置回路１２は、電圧入力端子ＩＮとノードＮXとの間に接続されたスイッチング素子１６と、ノードＮXとグランド電位との間に接続されたスイッチング素子１８と、電圧入力端子ＩＮに入力される入力電圧Ｖinに応じて両スイッチング素子１６，１８を相補的にオン・オフ動作またはスイッチング動作させる制御回路２０とで構成される。スイッチング素子１６，１８には、たとえばＮＭＯＳトランジスタが用いられる。制御回路２０は、誤差増幅器２２と、基準電圧発生回路２４と、ＰＷＭコンパレータ２６と、反転回路２８と、ローパスフィルタ（ＬＰＦ）３０とを有している。
【００３９】
ＬＰＦ３０は、ノードＮXに得られるノード電圧ＶXを入力し、ノード電圧ＶXから交流成分を除去して直流成分だけを局所フィードバック信号ＶFとして出力する。この局所フィードバック信号ＶFは、ノード電圧ＶXを時間的に平均化した値ＥX（以下、「仮想入力電圧ＥX」と称する。）に相当するものであり、誤差増幅器２２の反転入力端子(-)に入力される。
【００４０】
誤差増幅器２２の非反転入力端子(+)には、基準電圧発生回路２４より所望の設定電圧ＶSとして基準電圧ＶREFが入力される。誤差増幅器２２は、演算増幅器からなり、両入力電圧ＶF，ＶREFの差分をとって増幅し、β（ＶREF−ＶF）で表される誤差電圧ＶE（以下、「フィードバックエラー電圧ＶE」と称する。）を出力する。ここで、βは増幅率に相当する係数である。誤差増幅器２２より出力されるフィードバックエラー電圧ＶEはコンパレータ２６の一方の入力端子(-)に入力される。
【００４１】
コンパレータ２６の他方の入力端子(+)には、図示しない三角波発生回路より所定の周波数と所定の電圧レベルないし尖頭値とを有する三角波信号ＷAが入力される。コンパレータ２６は、両入力信号ＶE，ＷAの電圧レベルを比較し、ＶE＞ＷAのときはＬレベルの出力電圧つまり制御信号ＳAを出力し、ＶE＜ＷAのときはＨレベルの制御信号ＳAを出力する。制御信号ＳAはスイッチング素子１８の制御端子に与えられ、ＳAを反転回路２８で論理反転して得られる制御信号ＳBがスイッチング１６の制御端子に与えられる。
【００４２】
図示の構成例において、コンパレータ２６の入力端子(+)に入力される三角波信号ＷAの極大ピーク値は所定値たとえば零ボルトに設定される。ＬＰＦ３０より出力される局所フィードバック信号ＶFの電圧レベルが基準電圧ＶREF（設定値ＶS）よりも低いときは、誤差増幅器２２より正の誤差電圧ＶEが出力され、コンパレータ２６はＬレベルの出力電圧を発生する。これにより、制御信号ＳAがＬレベルでスイッチング素子１８はオフし、制御信号ＳBがＨレベルでスイッチング素子１６はオンする。電圧入力端子ＩＮに入力された入力電圧Ｖinは、オン状態のスイッチング素子１６を介してノードＮXに伝送される。入力電圧Ｖinが基準電圧ＶREF（設定値ＶS）よりも定常的に低いときは、上記の状態が定常的に維持され、スイッチング素子１８がオフ状態でスイッチング素子１６がオン状態に保持される。ノードＮXには入力電圧Ｖinに等しい直流成分のみのノード電圧ＮXが得られ、局所フィードバック信号ＶFもノード電圧ＶXひいては入力電圧Ｖinに等しいものになる。昇圧回路１４は、ノードＮXからのノード電圧ＶX（＝Ｖin）をチョークコイル１０に通して入力し、フィードバック制御の昇圧動作によって定格値の出力電圧Ｖoutを出力端子ＯＵＴに出力する。このように、入力電圧Ｖinが前置回路１２をスルーで抜けてからチョークコイル１０を介して昇圧回路１４に与えられ、ＤＣ−ＤＣコンバータ全体では昇圧モードの動作が行われる。
【００４３】
入力電圧Ｖinが基準電圧ＶREF（設定電圧ＶS）よりも高くなって、ノードＮXにおけるノード電圧ＶXの直流成分が基準電圧ＶREF（設定値ＶS）よりも高くなると、ＬＰＦ３０より出力される局所フィードバック信号ＶFの電圧レベルも基準電圧ＶREFより高くなる。そうすると、図２に示すように、誤差増幅器２２より出力される誤差電圧ＶEが負の値（ＶE1，ＶE2）になって三角波信号ＷAと交差するようになり、三角波信号ＷAの１サイクルがＶE＜ＷAの期間とＶE＞ＷAの期間とに分割される。ＶE＜ＷAの期間中は、コンパレータ２６の出力側でＳA＝Ｈレベル、ＳB＝Ｌレベルであり、スイッチング素子１８がオンし、スイッチング素子１６がオフになる。一方、ＶE＞ＷAの期間中は、コンパレータ２６の出力側でＳA＝Ｌレベル、ＳB＝Ｈレベルであり、スイッチング素子１６がオンし、スイッチング素子１８がオフになる。ノードＮXに得られるノード電圧ＶXを時間的に平均化した値つまり仮想入力電圧ＥXは、三角波信号ＷAの１サイクルの中でスイッチング素子１６がオンしている期間のデューティ比をＤAとすると、下記の式（６）で表される。
ＥX＝ＤA・Ｖin      ‥‥‥‥（６）
【００４４】
このように、入力電圧Ｖinが設定値ＶSよりも高いときは、入力電圧Ｖinが前置回路１２でデューティ比ＤA（０＜ＤA＜１）に応じた仮想入力電圧ＥAの電圧レベルまで直流的に降圧されてからチョークコイル１０を介して昇圧回路１４に与えられ、このＤＣ−ＤＣコンバータ全体では昇降圧モードの動作が行われる。
【００４５】
このＤＣ−ＤＣコンバータの昇降圧モードで注目すべき点は、前置回路１２におけるデューティ比Ｄが、ＬＰＦ３０より出力される局所フィードバック信号ＶFを基準電圧ＶREF（設定値ＶS）に一致させる方向にフィードバック制御で動的に可変制御される点である。すなわち、局所フィードバック信号ＶFが基準電圧ＶREF（設定値ＶS）より離れる方向に高くなると、誤差増幅器２２より出力される誤差電圧ＶEの絶対値が負の極性で大きくなり、コンパレータ２６の出力側でＳB＝Ｈレベルの期間つまりスイッチング素子１６のオン時間が短くなり、ノードＮXにおけるノード電圧ＶAの直流成分は下がる。そうすると、局所フィードバック信号ＶFが基準電圧ＶREF（設定値ＶS）に接近する方向に低下する。そして、局所フィードバック信号ＶFが基準電圧ＶREF（設定電圧ＶS）よりも低くなると、誤差増幅器２２より出力される誤差電圧ＶEが正の値となり、コンパレータ２６の出力側でＳB＝Ｈレベルの期間つまりスイッチング素子１６のオン状態が持続的に保持され、ノードＮXにおけるノード電圧ＶAの直流成分が上昇する。そうすると、局所フィードバック信号ＶFが上昇して基準電圧ＶREF（設定値ＶS）を再び超える。以後も上記と同様の動作が繰り返される。
【００４６】
このように、昇降圧モードでは、ＰＷＭのフィードバック制御が前置回路１２で行われることにより、ノードＮXにおけるノード電圧ＶXの直流成分つまり仮想入力電圧ＥXが基準電圧ＶREF（設定値ＶS）付近に保持される。
【００４７】
図３に、この実施形態のＤＣ−ＤＣコンバータにおける入力電圧Ｖinと仮想入力電圧ＥXとの関係を示す。上記のように、入力電圧Ｖinが設定値ＶSよりも低い昇圧モードではＥX＝Ｖinであり、入力電圧Ｖinが設定値ＶSよりも高い昇降圧モードではＶinの値に関係なくＥX≒ＶSとなる。したがって、設定値ＶSを安全な昇降圧動作を保証するための仮想入力電圧ＥXの上限値ＶLに等しい値に選ぶことで、昇降圧モードではＶinの値に係りなくノードＮXにおける仮想入力電圧ＥXを上限値ＶL（ＶS）付近に固定して理想特性に近づけ、出力電圧Ｖoutの精度や過渡応答特性を損なわずにぎりぎりまで効率φを上げることができる。つまり、絶対的な最適化を実現することができる。
【００４８】
さらに、昇圧モードと昇降圧モードとの切り替わりで各部の電圧にリップルが発生するのを効果的に抑制ないし阻止することができる。すなわち、このＤＣ−ＤＣコンバータは、昇降圧モードでも昇圧モードと遜色ない効率φが得られるため、モード切替時における入力電流の変動つまり電源ライン上の電圧効果δＶの変動が小さく、従来のコンバータのように昇圧モードと昇降圧モードとの間で何度も行き来する可能性は低い。また、入力電圧ラインにリップルがのったとしても、前置回路１２のノードＮXにおける仮想入力電圧ＥXが上記のような局所フィードバック制御によって設定値ＶS付近に一定レベルで保持されるため、入力リップルの影響が遮断され、昇圧回路１４の電圧出力端子ＯＵＴに得られる出力電圧Ｖoutにリップルは生じない。
【実施例１】
【００４９】
図４に、第１の実施例によるＤＣ−ＤＣコンバータの回路構成を示す。この実施例において、前置回路１２は、上述した基本回路（図１）のものと同じ構成を有し同じ動作を行う。ただし、コンパレータ２６は、三角波発生回路３２からの三角波信号ＷAを入力するようになっている。
【００５０】
昇圧回路１４は、チョークコイル１０の他方の端子またはノードＮYと電圧出力端子ＯＵＴとの間に接続されたスイッチング素子３４と、ノードＮYとグランド電位との間に接続されたスイッチング素子３６と、電圧出力端子ＯＵＴに得られる出力電圧Ｖoutに応じて両スイッチング素子３４，３６を相補的にオン・オフ動作またはスイッチング動作させる制御回路３８と、出力電圧Ｖoutを平滑化するためのコンデンサＣoとで構成される。スイッチング素子３４，３６には、たとえばＮＭＯＳトランジスタが用いられる。
【００５１】
制御回路３８は、誤差信号検出回路４０と、ＰＷＭコンパレータ４２と、反転回路４３とを有している。ここで、誤差信号検出回路４０は、抵抗分圧回路４４、電流出力型増幅器４６、出力回路４８および基準電圧発生回路５０とで構成されている。電流出力型増幅器４６は、入力電圧に応じて出力電流の値が制御される、いわゆるｇmアンプであり、出力電圧Ｖoutを抵抗分圧回路４４により所定の分圧比Ｋbで分圧して得られる直流電圧ＫbＶoutを一方の入力端子に入力するとともに、基準電圧発生回路５０からの基準電圧ＶREFを他方の入力端子に入力し、両入力電圧の差分（ＫbＶout−ＶREF）を表す誤差信号またはフィードバックエラー信号ＶMを出力する。出力回路４８は、電流出力型増幅器４６の出力端子とグランド電位との間で直列接続された抵抗ＲcとコンデンサＣcとで構成され、ゲインの調整やフィードバックエラー信号ＶMの安定化に作用する。
【００５２】
電流出力型増幅器４６の出力端子に得られるフィードバックエラー信号ＶMは、コンパレータ４２の一方の入力端子(+)に入力される。コンパレータ４６の他方の入力端子(-)には、三角波発生回路３２からの三角波信号ＷBが入力される。この三角波信号ＷBは、前置回路１２のコンパレータ２６に与えられる三角波信号ＷAと同じものであってもよく、周波数、位相、電圧または尖頭値の少なくとも１つが異なるものであってもよい。
【００５３】
コンパレータ４２は、フィードバックエラー信号ＶMの電圧レベルと三角波信号ＷBの電圧レベルとを比較し、ＶM＞ＷBのときはＨレベルの出力電圧つまり制御信号ＳCを出力し、ＶM＜ＷBのときはＬレベルの制御信号ＳCを出力する。制御信号ＳCがスイッチング素子３６の制御端子に与えられ、ＳCを反転回路４３で論理反転して得られる制御信号ＳDがスイッチング素子３４の制御端子に与えられる。
【００５４】
スイッチング素子３４がオフで、スイッチング素子３６がオンのときは、前置回路１２側のノードＮXからチョークコイル１０およびスイッチング素子３６を通ってグランドへ向う経路で比較的大きなコイル電流ＩLが流れ、チョークコイル１０にエネルギーが蓄積される。この状態から、スイッチング素子３４がオン、スイッチング素子３６がオフにそれぞれ切り替わると、チョークコイル１０からのエネルギーがスイッチング素子３４を介して電圧出力端子ＯＵＴ側へ放出される。電圧出力端子ＯＵＴに得られる出力電圧Ｖoutは、三角波信号ＷBの１サイクルの中でスイッチング素子３４がオンしている期間のデューティ比をＤBとすると、下記の式（７）で表される。
Ｖout＝ＥX／ＤB      ‥‥‥‥（７）
【００５５】
デューティ比ＤBは０〜１の範囲内に制限されるため、出力電圧Ｖoutは前置回路１２側のノードＮXにおける仮想入力電圧ＥXをかならず上回るようになっている。この実施例における昇降圧モードでは、上記のように仮想入力電圧ＥXが入力電圧Ｖinの電圧レベルに係りなく設定値ＶS付近に安定に保持されるため、昇圧回路１４側のデューティ比ＤBも一定値付近に保たれ、安定かつ高効率の昇圧動作が行われる。
【００５６】
図５に、この実施例のＤＣ−ＤＣコンバータにおいて昇圧モードから昇降圧モードへの切り替えに際して得られる各部の電圧、つまり入力電圧Ｖin、仮想入力電圧ＥX、ノード電圧ＶX、出力電圧Ｖoutの波形をシミュレーションで示す。このシミュレーションでは、設定値ＶSを２．５３５ボルトに選定し、入力電圧Ｖinをある時点で設定値Ｖinを超えるように時間の経過とともに線形的に上昇させている。上述したように、入力電圧Ｖinが設定値ＶSに達するまでは昇圧モードの動作が行われ、入力電圧Ｖinが設定値ＶSを超えてからは昇降圧モードの動作が行われる。
【００５７】
図５に示すように、入力電圧Ｖinが設定値ＶSに達するまでは（昇圧モードでは）、仮想入力電圧ＥXが入力電圧Ｖinと同じ値で時間の経過とともに線形的に上昇する。しかし、入力電圧Ｖinが設定値ＶSを超えた後は（昇降圧モードでは）、仮想入力電圧ＥXが入力電圧Ｖinの電圧レベルに係りなく設定値ＶS（２．５３５ボルト）付近で一定に維持される。また、ノード電圧ＶXは、入力電圧Ｖinが設定値ＶSに達するまでは（昇圧モードでは）、スイッチング素子１６が持続的にオン状態に保持されることにより入力電圧Ｖinと同じ直流成分のみで時間の経過とともに線形的に上昇する。しかし、入力電圧Ｖinが設定値ＶSを超えた後は（昇降圧モードでは）、上記したように前置回路１２でスイッチング素子１６が可変の（図５では次第に小さくなる）デューティ比ＤAでオン・オフ動作することにより、ノード電圧ＶXに負極性のパルスまたは交流成分が現れる。出力電圧Ｖoutは、昇圧モードおよび昇降圧モードを通じて殆ど何の変化もなく（移行時にリップルもなく）常に定格値（２．８０ボルト）に維持されている。
【実施例２】
【００５８】
図６に、第２の実施例によるＤＣ−ＤＣコンバータの回路構成を示す。図中、上記第１の実施例（図４）のものと同様の構成または機能を有する部分には同一の符号を附してある。
【００５９】
この第２の実施例では、前置回路１２においてノードＮXにおける仮想入力電圧ＶXを局所フィードバック信号ＶFの形態で擬似的に生成するためのフィードバック回路として、２段の反転回路５４，５６と積分器５８とを設けている。前段の反転回路５４にはノードＮXからのノード電圧ＶXが入力される。各反転回路５４，５６は、入力電圧Ｖinを電源電圧とする演算増幅器からなり、入力がＨレベルのときはＬレベルの出力電圧を出力し、入力がＬレベルのときは入力電圧Ｖinの電圧レベルを有するＨレベルの出力電圧を出力する。これにより、後段の反転回路５６の出力端子にはノードＮXにおけるノード電圧ＶXに相当する電圧ＶX'が得られる。積分器５８は、反転回路５６の出力電圧ＶX'を入力し、この電圧ＶX'を時間積分して積分値を表す直流電圧を局所フィードバック信号ＶFとして出力する。なお、この積分器５８をローパスフィルタ（ＬＰＦ）で置き換えることが可能である。上記第１の実施例（図４）でも、ローパスフィルタ（ＬＰＦ）３０を積分器で置き換えることが可能である。
【００６０】
また、この第２の実施例では、前置回路１２においてノードＮXとグランド電位との間にダイオード６０を接続し、昇圧回路１４においてノードＮYと電圧出力端子ＯＵＴとの間にダイオード６２を接続している。ダイオード６０は、カソード端子をノードＮXに向けており、スイッチング素子１６がオンのときは逆方向バイアス状態で実質的にオフになり、スイッチング素子１６がオフのときは順方向バイアス状態で実質的にオン（導通）する。ダイオード６２は、アノード端子をノードＮYに向けており、スイッチング素子３６がオンのときは逆方向バイアス状態で実質的にオフになり、スイッチング素子３６がオフのときは順方向バイアス状態で実質的にオン（導通）する。このように、これらのダイオード６０，６２は、上記第１の実施例（図４）におけるスイッチング素子１８，３４とそれぞれ実質的に同等の作用を奏する。
【００６１】
この第２の実施例においても、各モード（昇圧モード／昇降圧モード）で上記第１の実施例と同様の作用効果が得られる。
【実施例３】
【００６２】
図７に、第３の実施例によるＤＣ−ＤＣコンバータの回路構成を示す。図中、上記第１の実施例（図１）または第２の実施例（図６）のものと同様の構成または機能を有する部分には同一の符号を附してある。
【００６３】
この第３の実施例でも、前置回路１２における局所フィードバック回路を２段の反転回路５４，５６と積分器５８とで構成としている。ただし、前段の反転回路５４にはコンパレータ２６の出力電圧（ＳB）が入力される。各反転回路５４，５６は上記のように入力がＬレベルのときに入力電圧Ｖinの電圧レベルを有するＨレベルの出力電圧を出力するので、後段の反転回路５６の出力端子にはノードＮXにおけるノード電圧ＶXに相当する擬似ノード電圧ＶX"が得られる。したがって、積分器５８の出力端子より、仮想入力電圧ＶXを擬似的に生成した直流電圧つまり局所フィードバック信号ＶFが得られる。他の構成ないし作用は上記第１または第２の実施例と同じである。
【００６４】
図示省略するが、他の変形例として、各スイッチング素子にＰＭＯＳトランジスタやバイポーラ・トランジスタ等を用いることも可能である。また、前置回路１２、昇圧回路１４内の各部の構成、特に制御部の構成も種々の変形が可能であり、チョークコイル１０に代えて他のインダクタンス素子を使用することも可能である。また、上記三角波信号については、周期的な信号であれば必ずしも三角波である必要はなく、たとえば、サイン信号であってもよい。
【図面の簡単な説明】
【００６５】
【図１】本発明によるＤＣ−ＤＣコンバータの基本構成を示す回路図である。
【図２】図１のＤＣ−ＤＣコンバータにおけるＰＷＭコンパレータの作用を示す図である。
【図３】図１のＤＣ−ＤＣコンバータにおける入力電圧と仮想入力電圧との関係を示す図である。
【図４】第１の実施例によるＤＣ−ＤＣコンバータの構成を示す回路図である。
【図５】図４のＤＣ−ＤＣコンバータでシミュレーションにより得られる各部の電圧の波形を示す図である。
【図６】第２の実施例によるＤＣ−ＤＣコンバータの構成を示す回路図である。
【図７】第３の実施例によるＤＣ−ＤＣコンバータの構成を示す回路図である。
【図８】従来のＤＣ−ＤＣコンバータの構成を示す回路図である。
【図９】図８のＤＣ−ＤＣコンバータにおける入力電圧とフィードフォワード電圧との関係を示す図である。
【図１０】図８のＤＣ−ＤＣコンバータにおけるＰＷＭコンパレータの作用を示す図である。
【図１１】図８のＤＣ−ＤＣコンバータにおける入力電圧と仮想入力電圧との関係を示す図である。
【図１２】図８のＤＣ−ＤＣコンバータにおける入力電圧と効率との関係を示す図である。
【図１３】図８のＤＣ−ＤＣコンバータでシミュレーションにより得られる各部の電圧の波形を示す図である。
【符号の説明】
【００６６】
１０    チョークコイル
１２    前置回路
１４    昇圧回路
１６，１８    スイッチング素子
２０    制御回路
２２    誤差増幅器
２４    基準電圧発生回路
２６    ＰＷＭコンパレータ
２８    反転回路
３０    ローパスフィルタ（ＬＰＦ）
３２    三角波発生回路
３４，３６    スイッチング素子
３８    制御回路
４０    誤差信号検出回路
５４，５６    反転回路
５６    積分器
【図１】
2005192323.tif 000003
【図２】
2005192323.tif 000004
【図３】
2005192323.tif 000005
【図４】
2005192323.tif 000006
【図５】
2005192323.tif 000007
【図６】
2005192323.tif 000008
【図７】
2005192323.tif 000009
【図８】
2005192323.tif 000010
【図９】
2005192323.tif 000011
【図１０】
2005192323.tif 000012
【図１１】
2005192323.tif 000013
【図１２】
2005192323.tif 000014
【図１３】
2005192323.tif 000015