(57)【要約】【課題】増幅部の周波数帯域を劣化させずに群遅延偏差を傾け、かつ外部制御によって一定の群遅延偏差量に制御することができる群遅延調整回路、群遅延調整システムおよび群遅延調整方法を提供する。【解決手段】群遅延調整回路41は、入力端子INに接続される第1の容量21と、前記第1の容量21と出力端子OUT間に接続される第2の容量22と、調整端子24とモニタ端子25とを有するとともに、前記第1、第2の容量21,22の接続点とGND間に接続され、前記調整端子24に供給される信号に応じてインピーダンスを変化させ、前記入力端子INから前記出力端子OUTに伝送される信号の群遅延偏差量を調整し、前記モニタ端子25から前記群遅延偏差量に対応するモニタ信号を出力可能なインピーダンス可変部23とを具備したことを特徴とする。【選択図】  図１
2005311514.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に接続される第1の容量と、
前記第1の容量と出力端子間に接続される第2の容量と、
調整端子とモニタ端子とを有するとともに、前記第1、第2の容量の接続点とGND間に接続され、前記調整端子に供給される信号に応じてインピーダンスを変化させ、前記入力端子から前記出力端子に伝送される信号の群遅延偏差量を調整し、前記モニタ端子から前記群遅延偏差量に対応するモニタ信号を出力可能に構成されたインピーダンス可変部とを具備したことを特徴とする群遅延調整回路。
【請求項２】
請求項1記載の群遅延調整回路であって、
前記インピーダンス可変部は、電源と前記第1、第2の容量の接続点間に接続される素子部と、
前記第1、第2の容量の接続点にアノードが接続されるダイオードと、
前記ダイオードのカソードにコレクタが接続される第1のトランジスタと、
前記第1のトランジスタのエミッタと前記GND間に接続される第1の抵抗と、
前記電源と前記調整端子間に接続される第2の抵抗と、
前記調整端子および前記第1のトランジスタのベースに、コレクタおよびベースが接続され、前記モニタ端子にエミッタが接続される第2のトランジスタと、
前記モニタ端子と前記GND間に接続される第3の抵抗とを具備したことを特徴とする群遅延調整回路。
【請求項３】
請求項２記載の群遅延調整回路であって、
前記素子部は、インダクタ、抵抗またはダイオードのいずれか、またはその組合わせであることを特徴とする群遅延調整回路。
【請求項４】
請求項２または３記載の群遅延調整回路であって、
前記調整端子に電圧を印加することにより、前記第1のトランジスタに流れる電流値を変化させ、前記素子部および前記ダイオードのインピーダンスを変化させて前記群遅延偏差量を制御することを特徴とする群遅延調整回路。
【請求項５】
請求項１乃至４のいずれかに記載の群遅延調整回路であって、
前記モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を前記調整端子に入力して前記群遅延偏差量を一定に制御することを特徴とする群遅延調整回路。
【請求項６】
請求項１記載の群遅延調整回路であって、
前記インピーダンス可変部は、電源に接続される第1の抵抗と、
前記第1の抵抗と前記第1、第2の容量の接続点間に接続される第2の抵抗と、
前記第1、第2の容量の接続点と前記モニタ端子間に接続される第3の抵抗と、
前記モニタ端子と前記GND間に接続される第4の抵抗と、
前記第1の抵抗に並列に接続され、前記調整端子に入力される信号に応じて抵抗値を変化させる第5の抵抗とを具備したことを特徴とする群遅延調整回路。
【請求項７】
請求項６記載の群遅延調整回路であって、
前記第5の抵抗の抵抗値を変化させることにより、前記インピーダンス可変部のインピーダンスを変化させ、前記群遅延偏差量を制御することを特徴とする群遅延調整回路。
【請求項８】
請求項６または７項記載の群遅延調整回路であって、
前記モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を前記調整端子に入力し、前記第5の抵抗の抵抗値を変化させて前記群遅延偏差量を一定に制御することを特徴とする群遅延調整回路。
【請求項９】
請求項１乃至８のいずれかに記載の群遅延調整回路と、
前記モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を前記調整端子に入力して前記群遅延偏差量を一定に制御する群遅延制御回路とを具備したことを特徴とする群遅延調整システム。
【請求項１０】
請求項１乃至９のいずれかに記載の群遅延調整回路における群遅延調整方法であって、
前記モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を前記調整端子に入力して前記群遅延偏差量を一定に制御することを特徴とする群遅延調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、MMIC（Monolithic Microwave Integrated Circuits）全般、またMMICを使用する装置および関連技術に関し、特に、MMICを使用する群遅延調整回路、群遅延調整システムおよび群遅延調整方法に関する。
【背景技術】
【０００２】
図６は、一般的な群遅延偏差量を調整する回路構成を示すもので、回路A61と回路B62の間に容量63が接続され、さらに容量63とGND間に可変抵抗64が接続されている構成を示す。この回路構成では、可変抵抗64の値を変化させることにより、群遅延偏差量を可変・調整するものであり、可変抵抗64の値を小さくすると、群遅延偏差量は大きくなる。
【０００３】
また、フィルタ時定数を固定して遅延調整を行なうものも提案されている（例えば、特許文献１参照）。この可変遅延回路は、図７に示すように、入力信号Viを第1の抵抗Ｒ１および第2の抵抗Ｒ２を通して第1のコンデンサＣ２とバッファアンプ２に供給し、このバッファアンプ２の出力を出力信号Voとして導出するとともに、第2のコンデンサＣ１を介して第1の抵抗Ｒ１の出力端に帰還し、さらに、入力信号Viを可変分圧器71に供給し、その出力を低域フィルタＬＰＦ72を介して第1のコンデンサＣ２の他端に供給することにより、フィルタ時定数を固定して遅延特性を可変できるようにしたものである。
【特許文献１】特開平7-58591号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記図６のような構成にあっては、群遅延偏差量を可変させるために可変抵抗64の値を小さくすることにより、信号ラインに接続されている容量成分が大きくなり周波数帯域を劣化させてしまうという問題があった。
【０００５】
また、位相回転量が０となるように、帰還ループの位相特性を調整して、高周波で利得を補償し、高周波特性を高めるいわゆるピーキングとよばれる手法がとられるが、上記図７に示したような構成では、群遅延特性にピーキングを生成し、かつその量を制御することが困難であるという問題があった。
【０００６】
本発明は、前記実情に鑑みてなされたものであって、増幅部の周波数帯域を劣化させることなく、群遅延偏差を傾け、かつ外部制御によって一定の群遅延偏差量に制御することができる群遅延調整回路、群遅延調整システムおよび群遅延調整方法を提供することを目的としている。
【課題を解決するための手段】
【０００７】
本発明の群遅延調整回路は、入力端子に接続される第1の容量と、前記第1の容量と出力端子間に接続される第2の容量と、調整端子とモニタ端子とを有するとともに、前記第1、第2の容量の接続点とGND間に接続され、前記調整端子に供給される信号に応じてインピーダンスを変化させ、前記入力端子から前記出力端子に伝送される信号の群遅延偏差量を調整し、前記モニタ端子から前記群遅延偏差量に対応するモニタ信号を出力可能なインピーダンス可変部とを具備したことを特徴とする。
【０００８】
本発明の群遅延調整回路によれば、調整端子に供給される信号に応じてインピーダンスを変化させ、入力端子から出力端子に伝送される信号の群遅延偏差量を調整することにより、増幅部の周波数帯域を劣化させることなく群遅延偏差を傾け、かつ外部制御によって一定の群遅延偏差量に制御することができる。
【０００９】
また、本発明の群遅延調整回路の前記インピーダンス可変部は、電源と前記第1、第2の容量の接続点間に接続される素子部と、前記第1、第2の容量の接続点にアノードが接続されるダイオードと、前記ダイオードのカソードにコレクタが接続される第1のトランジスタと、前記第1のトランジスタのエミッタと前記GND間に接続される第1の抵抗と、前記電源と前記調整端子間に接続される第2の抵抗と、前記調整端子および前記第1のトランジスタのベースに、コレクタおよびベースが接続され、前記モニタ端子にエミッタが接続される第2のトランジスタと、前記モニタ端子と前記GND間に接続される第3の抵抗とを具備したことを特徴とする。
【００１０】
また、本発明の群遅延調整回路の前記素子部は、インダクタ、抵抗またはダイオードのいずれか、またはその組合わせであることを特徴とする。
【００１１】
また、本発明の群遅延調整回路は、前記調整端子に電圧を印加することにより、前記第1のトランジスタに流れる電流値を変化させ、前記素子部および前記ダイオードのインピーダンスを変化させて前記群遅延偏差量を制御することを特徴とする。
【００１２】
本発明の群遅延調整回路によれば、調整端子に電圧を印加することにより、第1のトランジスタに流れる電流値を変化させ、素子部およびダイオードのインピーダンスを変化させることにより、増幅部の周波数帯域を劣化させることなく群遅延偏差を傾け、かつ外部制御によって一定の群遅延偏差量に制御することができる。
【００１３】
また、本発明の群遅延調整回路は、前記モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を前記調整端子に入力して前記群遅延偏差量を一定に制御することを特徴とする。
【００１４】
本発明の群遅延調整回路によれば、モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を調整端子に入力することにより、増幅部の周波数帯域を劣化させることなく群遅延偏差を傾け、かつ外部制御によって一定の群遅延偏差量に制御することができる。
【００１５】
また、本発明の群遅延調整回路の前記インピーダンス可変部は、電源に接続される第1の抵抗と、前記第1の抵抗と前記第1、第2の容量の接続点間に接続される第2の抵抗と、前記第1、第2の容量の接続点と前記モニタ端子間に接続される第3の抵抗と、前記モニタ端子と前記GND間に接続される第4の抵抗と、前記第1の抵抗に並列に接続され、前記調整端子に入力される信号に応じて抵抗値を変化させる第5の抵抗とを具備したことを特徴とする。
【００１６】
また、本発明の群遅延調整回路は、前記第5の抵抗の抵抗値を変化させることにより、前記インピーダンス可変部のインピーダンスを変化させ、前記群遅延偏差量を制御することを特徴とする。
【００１７】
本発明の群遅延調整回路によれば、第5の抵抗の抵抗値を変化させてインピーダンス可変部のインピーダンスを変化させることにより、増幅部の周波数帯域を劣化させずに群遅延偏差を傾け、かつ外部制御によって一定の群遅延偏差量に制御することができる。
【００１８】
また、本発明の群遅延調整回路は、前記モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を前記調整端子に入力し、前記第5の抵抗の抵抗値を変化させて前記群遅延偏差量を一定に制御することを特徴とする。
【００１９】
本発明の群遅延調整回路によれば、モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を調整端子に入力し、第5の抵抗の抵抗値を変化させることにより、増幅部の周波数帯域を劣化させずに群遅延偏差を傾け、かつ外部制御によって一定の群遅延偏差量に制御することができる。
【００２０】
また、本発明の群遅延調整システムは、前記群遅延調整回路と、前記モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を前記調整端子に入力して前記群遅延偏差量を一定に制御する群遅延制御回路とを具備したことを特徴とする。
【００２１】
本発明の群遅延調整システムによれば、モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を調整端子に入力することにより、増幅部の周波数帯域を劣化させずに群遅延偏差を傾け、かつ外部制御によって一定の群遅延偏差量に制御することができる。
【００２２】
また、本発明の群遅延調整方法は、前記群遅延調整回路における群遅延調整方法であって、前記モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を前記調整端子に入力して前記群遅延偏差量を一定に制御することを特徴とする。
【００２３】
本発明の群遅延調整方法によれば、モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を調整端子に入力することにより、増幅部の周波数帯域を劣化させずに群遅延偏差を傾け、かつ外部制御によって一定の群遅延偏差量に制御することができる。
【発明の効果】
【００２４】
以上説明したように、本発明の群遅延調整回路、群遅延調整システムおよび群遅延調整方法によれば、モニタ端子から出力される電圧を所定の参照電圧と比較し、比較結果に対応する信号を調整端子に入力して群遅延偏差量を一定に制御することにより、増幅部の周波数帯域を劣化させることなく群遅延偏差を傾け、かつ外部制御によって一定の群遅延偏差量に制御することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態について、図面を用いて説明する。
（実施の形態１）
【００２６】
図１は、本発明の実施の形態を説明するための群遅延調整回路41の概略構成を示す図である。また、図２は、群遅延調整回路41のインピーダンス可変部23を説明するための概略構成を示す図である。
【００２７】
以下、図１および図２に基づいて、本実施の形態の構成および動作を説明する。なお、図１および図２は、本実施の形態が理解できる程度に概略的に示してあるに過ぎず、従って本発明を図１および図２の構成および動作に限定するものではない。
【００２８】
図１に示すように、本実施の形態の群遅延調整回路41は、入力端子INに接続される容量21と、容量21と出力端子OUT間に接続される容量22と、容量21および容量22の接続点とGND間に接続されるインピーダンス可変部23とで構成される。群遅延調整回路41の入力端子INに入力される信号Vinは、容量21、容量22を通り出力端子OUTから信号Voutとして出力される。
【００２９】
このように、容量21と容量22の接続部とGND間にインピーダンス可変部23が接続されている。このインピーダンス可変部23のインピーダンスを変化させると、容量21、容量22およびインピーダンス可変部23を合計したインピーダンスが変化し、群遅延偏差を調整することができる。
【００３０】
図１において、容量21の容量値をC1、容量22の容量値をC2、インピーダンス可変部23の抵抗をRとした場合、入力端子INの入力信号Vinと電流ｉの関係は、
ｉ=｛Vin/［R＋（1/jωC1）］｝  ・・・（式1）
となる。
【００３１】
また、出力端子OUTの出力信号Voutと電流ｉの関係は、
Vout=ｉ×R=｛Vin/［R＋（1/jωC1）］｝×R  ・・・（式2）
となる。
【００３２】
ここで、出力信号Voutを入力信号Vinで割ると、
（Vout/Vin）=｛1/［1＋（1/jωC1R）］｝=jωC1R/（1＋jωC1R）  ・・・（式3）
となる。
【００３３】
ここで、図１に示す群遅延調整回路41の位相特性をθとすると、θは以下の式で表される。
θ=∠（Vout/Vin）=tan−１（1/ωC1R）  ・・・（式4）
【００３４】
このθを、正規化角周波数ωTで微分したものが群遅延となる。群遅延をτとすると、
τ=-dθ/dω=［1/（C1Rω２）］/｛1＋［1/（ωC1R）］２｝
=C1R/（ω２C1２R２＋1）  ・・・（式5）
となる。
【００３５】
ここでインピーダンス可変部23の抵抗Rの値が小さくなるとτの値は大きくなり、Rの値が大きくなるとτの値は小さくなる。よって、群遅延が変化する。
【００３６】
以下、インピーダンス可変部23について図２を用いて説明する。図２に示すように、インピーダンス可変部23は、電源Vccと信号ライン26間に接続される素子10と、信号ライン26にアノードが接続されるダイオード11と、ダイオード11のカソードにコレクタが接続されるトランジスタ12と、トランジスタ12のエミッタとGND間に接続される抵抗13と、電源Vccと調整端子24間に接続される抵抗14と、調整端子24およびトランジスタ12のベースにコレクタおよびベースが接続され、エミッタにモニタ端子25が接続されるトランジスタ15と、モニタ端子25とGND間に接続される抵抗16とで構成されている。なお、素子10は、ダイオード、インダクタまたは抵抗のいずれか、あるいはその組合わせであってもよい。
【００３７】
図２に示すように、群遅延調整回路41の入力端子INに入力される信号Vinは、容量21を通った後、容量22を通り出力端子OUTから信号Voutとして出力される。この時、容量21と容量22の間には、素子10とダイオード11のアノード端子が接続されており、電流I1が流れている。
【００３８】
この場合、調整端子24に電圧Vdcを印加することにより電流I1は変化し、素子10、およびダイオード11のインピーダンスが変化し、群遅延偏差量が変化する。この時、トランジスタ15にも同程度の電流I2が流れており、その電流値に応じた電圧Vmonがモニタ端子25から出力される。
【００３９】
本実施の形態では、群遅延偏差量を調整し、かつ一定の群遅延偏差量に制御するために、調整端子24およびモニタ端子25を利用する。
【００４０】
調整端子24に印加する電圧Vdcを変化させると電流I1の値は変化し、素子10およびダイオード11のインピーダンスが変化し、群遅延偏差量が変化する。その時、電流I2の値も変化し、モニタ端子25の電圧Vmonの値が変化する。
【００４１】
図3は、電圧Vmonと群遅延偏差量の関係を示す特性図である。電圧Vmonの値が大きくなると、すなわち電流I2が大きくなると、素子10、ダイオード11のインピーダンスが変化し、群遅延偏差量が大きくなる。
【００４２】
従って、群遅延偏差量をある値に一定に制御するには、電圧Vmonの値をある一定の値に制御するように外部で制御回路を構成し、調整端子24に電圧Vdcを印加すれば良い。
【００４３】
図4は、群遅延調整回路41と、モニタ端子25から出力される電圧Vmonの値をある一定の値に制御するように、調整端子24に電圧Vdcを印加する群遅延制御回路42とで構成される群遅延調整システム100の接続例を示す。
【００４４】
群遅延調整回路41のモニタ端子25からの出力信号Vmonを群遅延制御回路42に入力する。また、群遅延制御回路42に参照電圧Vrefを入力し、参照電圧Vrefと出力信号Vmonとを比較する。この時、参照電圧Vrefは、一定にしたい群遅延偏差量を生成する時の出力信号Vmonと同じ値である。群遅延制御回路42で参照電圧Vrefと出力信号Vmonを比較した後、信号Vdcを生成し、群遅延調整回路41の調整端子24に信号Vdcを送出する。
【００４５】
このように本実施の形態では、群遅延調整回路41において、素子10、およびダイオード11に流れる電流I1の値を、調整端子24から印加する電圧Vdcによって可変することで、素子10、およびダイオード11のインピーダンスを変化させ、群遅延偏差量を可変することができる。
【００４６】
また、群遅延制御回路42を外部に設け、群遅延調整回路41から出力されるモニタ電圧Vmonと参照電圧Vrefを用い、群遅延制御回路42内で比較して信号Vdcを生成し、その信号Vdcを群遅延調整回路41の調整端子24に入力することで、所定の群遅延偏差量に制御することができる。
(実施の形態２) 
【００４７】
図5は、インピーダンス可変部23の他の構成例を示す。以下、図5に基づいて、インピーダンス可変部23の構成および動作を説明する。なお、図5は、この実施の形態を実現するための具体例を概略的に示したもので、従って本発明を図5の構成および動作に限定するものではない。
【００４８】
図5に示すように、本実施の形態のインピーダンス可変部23は、電源Vccに一端が接続される抵抗51と、一端が抵抗51に接続され他端が信号ライン26に接続される抵抗52と、一端が信号ライン26に接続され他端がモニタ端子25に接続される抵抗53と、モニタ端子25とGND間に接続される抵抗54と、抵抗51に並列に接続され、調整端子24から入力される電圧Vdcによって抵抗値が可変となる抵抗55とで構成されている。
【００４９】
群遅延調整回路41の入力端子INに入力される信号Vinは、容量21を通った後、容量22を通り出力端子OUTから信号Voutとして出力される。この時、容量21と容量22の間の信号ライン26には、抵抗52と抵抗53が接続されている。
【００５０】
図２で示した構成と同様に、図5の構成においても、群遅延偏差量を調整するために信号ライン26のインピーダンスを変化させるために、本実施の形態では、抵抗51に並列に配置した抵抗55の抵抗値を可変する。抵抗55の値が変化すると、信号ライン26のインピーダンスが変化し、群遅延偏差量を可変することができる。
【００５１】
この時、電源VccからGND間には電流I3が流れており、その電流値に応じた電圧がモニタ端子25からモニタ電圧Vmonとして出力される。本実施の形態においても、群遅延偏差量を調整し、かつ一定の群遅延偏差量に制御するために、調整端子24およびモニタ端子25を利用する。
【００５２】
本実施の形態において、抵抗55の抵抗値R5を変化させると電流I3の値は変化し、インピーダンス可変部23のインピーダンスが変化し、群遅延偏差量が変化する。同時に電流I3の値も変化し、モニタ端子25のモニタ電圧Vmonの値が変化する。
【００５３】
本実施の形態においても、図３に示すように、モニタ電圧Vmonの値が大きくなると、すなわち電流I3が大きくなると、群遅延偏差量が大きくなる。従って、群遅延偏差量をある値に一定に制御するには、モニタ電圧Vmonの値をある値に制御するように外部で制御回路を構成し、調整端子24に電圧Vdcを印加して、抵抗55の抵抗値R5を可変するように調整すれば良い。
【００５４】
上述の構成は図4に示す構成と同様になる。すなわち、群遅延調整回路41のモニタ端子25からの出力信号Vmonを群遅延制御回路42に入力する。また、群遅延制御回路42に参照電圧Vrefを入力し、参照電圧Vrefと出力信号Vmonとを比較する。
【００５５】
この時、参照電圧Vrefは、一定にする群遅延偏差量の時に生成されるモニタ電圧Vmonと同じ値である。群遅延制御回路42で参照電圧Vrefと出力電圧Vmonを比較した後、信号Vdcを生成し、群遅延調整回路41の調整端子24に信号Vdcを送出する。この信号Vdcにより図５に示すインピーダンス可変部23の抵抗55の抵抗値R5が変化する。
【００５６】
このように図5に示す実施の形態では、抵抗51に並列に接続されている抵抗55の値を可変し、信号ライン26のインピーダンスを変化させることで、群遅延偏差量を可変することができる。
【００５７】
また、群遅延制御回路42を外部に設け、群遅延調整回路41から出力されるモニタ電圧Vmonと参照電圧Vrefを用い、群遅延制御回路42内で比較して信号Vdcを生成し、その信号Vdcを群遅延調整回路41の調整端子24に入力して抵抗55の値を変化させ調整することで、所定の群遅延偏差量に制御することができる。
【産業上の利用可能性】
【００５８】
本発明は、MMICを使用する群遅延調整回路、群遅延調整システムおよび群遅延調整方法に利用可能である。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態１を説明するための群遅延調整回路41の概略構成を示すブロック図である。
【図２】本発明の実施の形態１にかかる群遅延調整回路41のインピーダンス可変部23の概略構成を示すブロック図である。
【図３】本発明の実施の形態１におけるモニタ電圧Vmonの値と群遅延偏差量との関係を示す特性図である。
【図４】本発明の実施の形態１にかかる群遅延調整システム100において群遅延を一定に制御する場合の概略構成図である。
【図５】本発明の実施の形態２を説明するためのインピーダンス可変部23の概略構成を示すブロック図である。
【図６】従来において群遅延偏差量を調整するための概略構成図である。
【図７】従来の可変遅延回路の構成を示すブロック図である。
【符号の説明】
【００６０】
1,2       バッファアンプ
10        素子
11        ダイオード
12,15     トランジスタ
13,14,16,51,52,53,54,55    抵抗
21,22,63  容量
23        インピーダンス可変部
24        調整端子
25        モニタ端子
26        信号ライン
41        群遅延調整回路
42        群遅延制御回路
61        回路Ａ
62        回路Ｂ
63        可変抵抗
71        可変分圧器
72        ＬＰＦ
100       群遅延調整システム
【図１】
2005311514.tif 000003
【図２】
2005311514.tif 000004
【図３】
2005311514.tif 000005
【図４】
2005311514.tif 000006
【図５】
2005311514.tif 000007
【図６】
2005311514.tif 000008
【図７】
2005311514.tif 000009