(57)【要約】  【課題】逆方向リーク電流を低減させながらも、順方向電圧降下を抑制することが可能なショットキーバリアダイオードを提供する。  【解決手段】第一導電型の半導体基板１上に形成された第一導電型のエピタキシャル層２の表面に、ショットキー接合を形成するアノード電極５が設けられ、エピタキシャル層の表面部にアノード電極の下部領域を包囲するように第二導電型のガードリング６が形成される。アノード電極の下方のエピタキシャル層の内部には、半導体基板の面方向に配列されて埋め込まれた複数の第二導電型の埋め込み層を備える。埋め込み層は、ガードリングと接触している複数の同電位埋め込みｐ型層３ａと、ガードリングと接触していない分離埋め込みｐ型層３ｂとを含み、分離埋め込み層は、同電位埋め込み層の間の間隙中に複数に分離して配置され、同電位埋め込み層と分離埋め込み層の間の距離は、逆電圧印加時に空乏層が接合する範囲内に設定される。【選択図】  図１
2005229072.tif 000002
【特許請求の範囲】
【請求項１】
第一導電型の半導体基板と、前記半導体基板上に形成された第一導電型のエピタキシャル層と、前記エピタキシャル層の表面に設けられショットキー接合を形成するアノード電極と、前記半導体基板の裏面にオーミック接触するカソード電極と、前記エピタキシャル層の表面部に前記アノード電極の下部領域を包囲するように形成され、前記アノード電極と同電位とされる第二導電型のガードリングと、前記アノード電極の下方の前記エピタキシャル層の内部に、前記半導体基板の面方向に配列されて埋め込まれた複数の第二導電型の埋め込み層とを備えたショットキーバリアダイオードにおいて、
前記埋め込み層は、前記ガードリングと接触している複数の同電位埋め込み層と、前記ガードリングと接触していない分離埋め込み層とを含み、前記分離埋め込み層は、前記同電位埋め込み層の間の間隙中に複数に分離して配置され、前記同電位埋め込み層と前記分離埋め込み層の間の距離は、逆電圧印加時に空乏層が接合する範囲内に設定されたことを特徴とするショットキーバリアダイオード。
【請求項２】
前記エピタキシャル層は、下部エピタキシャル層と上部エピタキシャル層を積層した二重構造を有し、前記下部エピタキシャル層の表面部に前記同電位埋め込み層および分離埋め込み層が形成され、その上に前記上部エピタキシャル層が積層されることにより、前記アノード電極と、前記同電位埋め込み層および分離埋め込み層との間の間隔が設けられている請求項１に記載のショットキーバリアダイオード。
【請求項３】
前記同電位埋め込み層は、端部が前記ガードリングと接触しているストライプ形状を有し、互いに平行に配置されて、各前記同電位埋め込み層の間にストライプ状の間隙が形成され、前記分離埋め込み層は、前記ストライプ状の間隙の長手方向に複数個が配列された形状を有する請求項１または２に記載のショットキーバリアダイオード。
【請求項４】
前記分離埋め込み層は、矩形の平面形状を有する請求項３に記載のショットキーバリアダイオード。
【請求項５】
第一導電型の半導体基板と、前記半導体基板上に形成された第一導電型のエピタキシャル層と、前記エピタキシャル層の表面に設けられショットキー接合を形成するアノード電極と、前記半導体基板の裏面にオーミック接触するカソード電極と、前記エピタキシャル層の表面部に前記アノード電極の下部領域を包囲するように形成され、前記アノード電極と同電位とされる第二導電型のガードリングと、前記アノード電極の下方の前記エピタキシャル層の内部に、前記半導体基板の面方向に配列されて埋め込まれた複数の第二導電型の埋め込み層とを備えたショットキーバリアダイオードの製造方法において、
第一導電型の半導体基板上に第一導電型のエピタキシャル層を形成して、その表面にシリコン酸化膜を形成し、前記シリコン酸化膜に形成した開口を通して第二導電型の不純物イオンが拡散されたガードリングを形成し、
前記シリコン酸化膜上に形成したレジストのパターンを通してイオン注入を行った後、前記レジストを剥離してァニールを行うことにより、前記埋め込み層として、前記ガードリングと接触している複数の同電位埋め込み層と、前記ガードリングと接触していない分離埋め込み層とを形成して、前記分離埋め込み層は前記同電位埋め込み層の間の間隙中に複数に分離して配置し、前記同電位埋め込み層と前記分離埋め込み層の間の距離は、逆電圧印加時に空乏層が接合する範囲内となるように設定し、
前記シリコン酸化膜を剥離した表面に前記アノード電極を形成することを特徴とするショットキーバリアダイオードの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ショットキーバリアダイオード、特に順方向電圧降下及び逆方向リーク電流が抑制された低損失ショットキーバリアダイオードおよびその製造方法に関する。
【背景技術】
【０００２】
ショットキーバリアダイオードは、ｐｎ接合ダイオードと比較すると、高速のスイッチングが可能である特徴を有する。また、ショットキーバリアダイオードの順方向特性を決定するショットキー障壁は、ｐｎ接合ダイオードの電位障壁より小さいため、順方向電圧降下が低く、順方向損失を低減できる。しかしながら、ショットキー障壁が小さい故に、逆方向リーク電流はｐｎ接合ダイオードに比べて増加するため、総合的な損失を低減する妨げとなっていた。この問題を解決するために、従来いくつかの構造が提案されてきた。
【０００３】
逆方向リーク電流の低減を図る対策の一例として、特許文献１には、アノード電極の下方に埋め込み層を配置した構造が開示されている。すなわち、第一導電型半導体層の表面にショットキー接合を形成する金属のアノード電極を配置し、第一導電型半導体層の裏面側にオーミックなカソード電極を設けたショットキーバリアダイオードにおいて、アノード電極の下方の第一導電型半導体層の内部に、表面に達しない第二導電型埋め込み層を形成する。この埋め込み層は、アノード電極と同電位とし、また、逆方向バイアス時に空乏層が連続するような間隔で形成される。
【０００４】
この構造によれば、逆方向バイアス時には、埋め込み層から広がる空乏層により、リーク電流を低く抑えることができる。また埋め込み層は、第一導電型半導体層の内部に配置され、アノード電極が形成された表面には達しないので、ショットキー接合の面積が狭くなることはなく、半導体基板面の利用効率が低減されることはない。
【特許文献１】特開平１１−３３０４９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１に開示された上記従来例の構造では、複数本のストライプ状の埋め込み層が並列に配置され、順方向電圧印加時には、各ストライプの間の間隙が順方向電流の通電路となる。そのため、埋め込み層が無い場合に比べると、順方向電流の通電路の断面積が減少して抵抗が大きくなり、従って順方向電圧降下が大きく、順方向の直線性が悪化する問題を有していた。
【０００６】
また、埋め込み層がガードリングを介してアノード電極と接続されるため、容量が増加する問題も有する。
【０００７】
本発明は、逆方向リーク電流を低減させながらも、順方向電圧降下を抑制することが可能なショットキーバリアダイオードを提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明のショットキーバリアダイオードは、第一導電型の半導体基板と、前記半導体基板上に形成された第一導電型のエピタキシャル層と、前記エピタキシャル層の表面に設けられショットキー接合を形成するアノード電極と、前記半導体基板の裏面にオーミック接触するカソード電極と、前記エピタキシャル層の表面部に前記アノード電極の下部領域を包囲するように形成され、前記アノード電極と同電位とされる第二導電型のガードリングと、前記アノード電極の下方の前記エピタキシャル層の内部に、前記半導体基板の面方向に配列されて埋め込まれた複数の第二導電型の埋め込み層とを備える。上記課題を解決するため、前記埋め込み層は、前記ガードリングと接触している複数の同電位埋め込み層と、前記ガードリングと接触していない分離埋め込み層とを含み、前記分離埋め込み層は、前記同電位埋め込み層の間の間隙中に複数に分離して配置され、前記同電位埋め込み層と前記分離埋め込み層の間の距離は、逆電圧印加時に空乏層が接合する範囲内に設定されたことを特徴とする。
【発明の効果】
【０００９】
上記構成によれば、逆方向電圧印加時に同電位埋め込み層から空乏層が広がり、分離埋め込み層に接すると、そこからも空乏層が広がりショットキー接合部全面を空乏層で覆うことができるので、逆方向リーク電流を十分に低減させることができる。しかも、一部の埋め込み層が分離埋め込み層であることにより、分離箇所が通電領域として寄与し、通電領域の減少が軽減される。それにより、順方向電流に対する抵抗の増加を、全て同電位埋め込み層である場合に比べて低減できる。したがって、順方向電圧降下を抑制し、順方向の直線性を改善することができる。
【００１０】
また、ガードリングと接触している同電位埋め込み層は埋込み層の一部のみであるため、容量の増加を抑制することができる。
【発明を実施するための最良の形態】
【００１１】
本発明のショットキーバリアダイオードにおいて、例えば、前記エピタキシャル層は、下部エピタキシャル層と上部エピタキシャル層を積層した二重構造を有し、前記下部エピタキシャル層の表面部に前記同電位埋め込み層および分離埋め込み層が形成され、その上に前記上部エピタキシャル層が積層された構造とすることができる。それにより、前記アノード電極と、前記同電位埋め込み層および分離埋め込み層との間の間隔を設ける。
【００１２】
本発明のショットキーバリアダイオードにおいて好ましくは、前記同電位埋め込み層は、端部が前記ガードリングと接触しているストライプ形状を有し、互いに平行に配置されて、各前記同電位埋め込み層の間にストライプ状の間隙が形成され、前記分離埋め込み層は、前記ストライプ状の間隙の長手方向に複数個が配列された形状を有する。それにより、分離埋め込み層を用いて通電領域の減少を抑制する効果を、十分に得ることができる。
【００１３】
前記分離埋め込み層は、矩形の平面形状とすることができる。
【００１４】
本発明のショットキーバリアダイオードの製造方法は、上記基本構成のショットキーバリアダイオードを製造する方法であって、第一導電型の半導体基板上に第一導電型のエピタキシャル層を形成して、その表面にシリコン酸化膜を形成し、前記シリコン酸化膜に形成した開口を通して第二導電型の不純物イオンが拡散されたガードリングを形成し、前記シリコン酸化膜上に形成したレジストのパターンを通してイオン注入を行った後、前記レジストを剥離してァニールを行うことにより、前記埋め込み層として、前記ガードリングと接触している複数の同電位埋め込み層と、前記ガードリングと接触していない分離埋め込み層とを形成して、前記分離埋め込み層は前記同電位埋め込み層の間の間隙中に複数に分離して配置し、前記同電位埋め込み層と前記分離埋め込み層の間の距離は、逆電圧印加時に空乏層が接合する範囲内となるように設定し、前記シリコン酸化膜を剥離した表面に前記アノード電極を形成することを特徴とする。
【００１５】
この製造方法は、シリコン酸化膜を介してイオン注入を行うため、結晶欠陥の発生を抑制できる利点がある。
【００１６】
以下に、本発明の実施の形態におけるショットキーバリアダイオードについて、図面を参照してより具体的に説明する。
【００１７】
（実施の形態１）
実施の形態１におけるショットキーバリアダイオードの構造を図１に示す。（ａ）は側断面図、（ｂ）は平面断面図である。（ａ）の側断面図は（ｂ）におけるＢ−Ｂ線に沿って示した図、（ｂ）の平面断面図は（ａ）におけるＡ−Ａ線に沿って示した図である。
【００１８】
１は第一導電型（本実施の形態ではｎ＋）の半導体基板である。半導体基板１の上面には、ｎ型エピタキシャル層２が形成されている。ｎ型エピタキシャル層２の表面には、チタンと銀の積層膜からなるアノード電極４が設けられ、ショットキー接合を形成している。半導体基板１の裏面には、オーミック接触するカソード電極５が設けられている。第二導電型（ｐ＋）のガードリング６がｎ型エピタキシャル層２の表面部に形成され、アノード電極４と接触するとともにアノード電極４の下部領域を包囲している。
【００１９】
アノード電極４の下方のｎ型エピタキシャル層２の内部に、複数の第二導電型（ｐ＋）の同電位埋め込みｐ型層３ａおよび分離埋め込みｐ型層３ｂが形成されている。同電位埋め込みｐ型層３ａは平面形状がストライプ状であり、互いに平行に配置されて、各々の間にストライプ状の間隙を形成している。同電位埋め込みｐ型層３ａの両端は、ガードリング６と接触している。分離埋め込みｐ型層３ｂは平面形状が矩形であり、同電位埋め込みｐ型層３ａの間の間隙中に配置され、長手方向に複数個に分離されて配列されている。同電位埋め込みｐ型層３ａと分離埋め込みｐ型層３ｂの間の距離は、逆電圧印加時に空乏層が接合する範囲となるように設定されている。本実施の形態では、分離埋め込みｐ型層３ａは、同電位埋め込みｐ型層３ｂとの間に等間隔の距離を保って配置されている。
【００２０】
各部の材質および寸法の一例は、次のとおりである。半導体基板１には、Ｓｉを用い、不純物濃度２×１０19ｃｍ-3、厚さ１６０μｍである。ｎ型エピタキシャル層２は、不純物濃度１×１０16ｃｍ-3、厚さ５μｍである。アノード電極４を形成するチタン銀は、例えば、０．１μｍのＴｉ層上に６μｍのＡｇ層を積層したもである。ガードリング６は、不純物ピーク濃度１×１０20ｃｍ-3、深さ１．３μｍ、幅３０μｍである。同電位埋め込みｐ型層３ａおよび分離埋め込みｐ型層３ｂは、不純物ピーク濃度１×１０17ｃｍ-3、厚さ０．５μｍ、幅２．０μｍである。同電位埋め込みｐ型層３ａの幅方向の間隔は７μｍ、同電位埋め込みｐ型層３ａと分離埋め込みｐ型層３ｂの間隔は２．５μｍ、分離埋め込みｐ型層３ｂの長手方向の間隔は、２．５μｍである。また、同電位埋め込みｐ型層３ａおよび分離埋め込みｐ型層３ｂの上部における、ｎ型エピタキシャル層２の厚さは１μｍである。
【００２１】
本実施の形態のショットキーバリアダイオードによれば、逆方向電圧印加時に、ガードリング６と接してる同電位埋め込みｐ型層３ａから空乏層が広がり、ガードリング６と接していない分離埋め込みｐ型層３ｂに接すると、分離埋め込みｐ型層３ｂからも空乏層が広がり、ショットキー接合部全面が空乏層で覆われる。したがって、リーク電流を十分に低減させることができる。しかも、ストライプ状の同電位埋め込みｐ型層３ａと、矩形状の分離埋め込みｐ型層３ｂが交互に配置されているので、全てがストライプ状の同電位埋め込みｐ型層３ａである場合に比べて、分離埋め込みｐ型層３ｂの部分で通電領域の面積を十分に確保できる。その結果、ｎ型エピタキシャル層２での抵抗増大が抑制され、順方向の直線性が良好となる。例えば、埋め込み層によるｎ型エピタキシャル層２の抵抗の増加を、全てストライプ状の場合と比較して約３／４にすることが可能である。また、ガードリング６と接する同電位埋め込みｐ型層３ａを例えば半分にすれば、全て同電位埋め込みｐ型層３ａの場合と比較して容量の増加は約１／２となる。一方、全てを分離埋め込みｐ型層３ｂとした場合に比べると、一部が同電位埋め込みｐ型層３ａであることにより空乏層がより早く広がり、空乏層がショットキー接合部を覆う動作が高速で完了する。
【００２２】
なお、図１には、同電位埋め込みｐ型層３ａがストライプ状であり、分離埋め込みｐ型層３ｂが矩形状であって、交互に配置されている構造の場合を示したが、逆電圧印加時に空乏層がつながる範囲であれば、他の任意形状をなす同電位埋め込み層を複数配置した構造とすることもできる。分離埋め込み層についても、矩形状以外に、円や長方形とすることもできる。
【００２３】
次に、上記構成のショットキーバリアダイオードの製造方法について、各工程を示す図２Ａ〜図２Ｅを参照して説明する。
【００２４】
まず図２Ａに示すように、Ｓｉを材料とするｎ＋半導体基板１に、ｎ型エピタキシャル層２を形成する。その後、熱酸化法によりシリコン酸化膜７を形成し、パターニングを行いシリコン酸化膜７を選択的に除去して、環状の開口８を形成する。この開口８を通してホウ素イオン（Ｂ＋）９の注入を行い、表面部にイオン注入部１０を形成する。このイオン注入は、例えば、ドーズ量２×１０15ｉｏｎｓ／ｃｍ2、加速電圧５０ｋｅＶで行う。なお、イオン注入の変わりにボロン珪化ガラスを蒸着しても良い。
【００２５】
次に図２Ｂに示すように、熱拡散を行い、深さが例えば１．３μｍ程度のｐ＋のガードリング６を形成する。
【００２６】
次に図２Ｃに示すように、レジスト１１を塗布しパターニングして、所定の間隔の複数のスリット状開口１１ａ、矩形状開口１１ｂ、および環状開口１１ｃを形成する。スリット状開口１１ａ、矩形状開口１１ｂ、および環状開口１１ｃは各々、図１に示した同電位埋め込みｐ型層３ａのストライプ状部分、矩形状の分離埋め込みｐ型層３ｂ、および同電位埋め込みｐ型層３ａの環状部分に対応する。これらの開口を通してホウ素イオン１２の高エネルギーイオン注入を行い、ｎ型エピタキシャル層２の内部にＢ不純物１３を導入する。その際の条件は、例えば、ドーズ量１×１０13ｉｏｎｓ／ｃｍ2、加速電圧１ＭｅＶ程度とする。
【００２７】
次に、レジスト１１剥離後、Ｂ不純物１３イオンを活性化するために９００℃で３０分アニールを行ない、図２Ｄに示すように、同電位埋め込みｐ型層３ａおよび分離埋め込みｐ型層３ｂを形成する。同電位埋め込みｐ型層３ａは、環状の部分を介してガードリング６と接続される。
【００２８】
次に図２Ｅに示すように、シリコン酸化膜７が剥離された表面に、アノード電極４としてＴｉ層およびＡｇ層の積層膜を、周縁部がガードリング６上に重なるように、蒸着により形成する。最後に、半導体基板１の裏面に電極メタルを蒸着して、半導体基板１とオーミック接触するカソード電極５を形成する。なお、ガードリング６の外側のシリコン酸化膜７は、必ずしも剥離する必要はない。
【００２９】
（実施の形態２）
実施の形態２におけるショットキーバリアダイオードの構造を図３に示す。（ａ）は側断面図、（ｂ）は平面断面図である。（ａ）の側断面図は（ｂ）におけるＤ−Ｄ線に沿って示した図、（ｂ）の平面断面図は（ａ）におけるＣ−Ｃ線に沿って示した図である。
【００３０】
このショットキーバリアダイオードの構造は、概ね、実施の形態１の場合と同様である。相違点は、ｎ型エピタキシャル層が下部ｎ型エピタキシャル層２ａと上部ｎ型エピタキシャル層２ｂを積層した二重構造を有する点である。下部ｎ型エピタキシャル層２ａの表面部に同電位埋め込みｐ型層３ａおよび分離埋め込みｐ型層３ｂを形成し、その上に上部ｎ型エピタキシャル層２ｂを積層することにより、アノード電極４と、同電位埋め込みｐ型層３ａおよび分離埋め込みｐ型層３ｂとの間に間隔が形成されている。
【００３１】
この構造は、製造工程において、高エネルギーイオン注入を不要とする点に利点を有する。以下に、上記構成のショットキーバリアダイオードの製造方法について、各工程を示す図４Ａ〜図４Ｅを参照して説明する。
【００３２】
まず、図４Ａに示すように、Ｓｉを材料とするｎ＋半導体基板１に、ｎ型半導体層の下部ｎ型エピタキシャル層２ａを形成する。その後、熱酸化法によりシリコン酸化膜１４を形成し、パターニングを行いシリコン酸化膜１４を選択的に除去して、所定の間隔の複数のスリット状開口１４ａ、矩形状開口１４ｂ、および環状開口１４ｃを形成する。スリット状開口１４ａ、矩形状開口１４ｂ、および環状開口１４ｃは各々、図３に示した同電位埋め込みｐ型層３ａのストライプ状部分、矩形状の分離埋め込みｐ型層３ｂ、および同電位埋め込みｐ型層３ａの環状部分に対応する。これらの開口１４ａ〜１４ｃを通してホウ素イオン１２の注入を行い、Ｂ不純物１３を導入する。このイオン注入は、例えば、ドーズ量１×１０13ｉｏｎｓ／ｃｍ2、加速電圧５０ｋｅＶ程度で行なう。
【００３３】
次に図４Ｂに示すように、シリコン酸化膜１４を剥離し、下部ｎ型エピタキシャル層２ａの上部にｎ型半導体層の上部ｎ型エピタキシャル層２ｂを気相成長させる。そのときＢ不純物１３が活性化されて、同電位埋め込みｐ型層３ａおよび分離埋め込みｐ型層３ｂが形成される。
【００３４】
次に図４Ｃに示すように、シリコン酸化膜１５を形成し、パターニングを行いシリコン酸化膜１５を選択的に除去して、環状の開口１５ａを形成する。開口１５ａは、同電位埋め込みｐ型層３ａの環状部分と重なるように配置する。次に開口１５ａを通してホウ素イオン９の注入を行い、イオン注入部１０を形成する。このイオン注入は、例えば、ドーズ量２×１０15ｉｏｎｓ／ｃｍ2、加速電圧５０ｋｅＶで行う。なお、イオン注入の変わりにボロン珪化ガラスを蒸着しても良い。
【００３５】
次に図４Ｄに示すように、Ｂ＋拡散源１０からの熱拡散を行い、深さが例えば１．３μｍのｐ+層からなるガードリング６を形成する。
【００３６】
次に図４Ｅに示すように、アノード電極４としてＴｉ層およびＡｇ層の積層膜を、周縁部がガードリング６上に重なるように、蒸着により形成する。最後に、半導体基板１の裏面に電極メタルを蒸着して、半導体基板１とオーミック接触するカソード電極５を形成する。
【産業上の利用可能性】
【００３７】
本発明のショットキーバリアダイオードによれば、逆方向リーク電流を低減させながらも、順方向電圧降下を抑制する効果が得られるので、高速のスイッチングデバイスとしての有用性が高い。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施の形態１におけるショットキーバリアダイオードの構造を示し、（ａ）は断面図、（ｂ）は平面断面図
【図２Ａ】同ショットキーバリアダイオードの製造方法の工程の一部を示す断面図
【図２Ｂ】図２Ａに続く工程を示す断面図
【図２Ｃ】図２Ｂに続く工程を示す断面図
【図２Ｄ】図２Ｃに続く工程を示す断面図
【図２Ｅ】図２Ｄに続く工程を示す断面図
【図３】本発明の実施の形態２におけるショットキーバリアダイオードの構造を示し、（ａ）は断面図、（ｂ）は平面断面図
【図４Ａ】同ショットキーバリアダイオードの製造方法の工程の一部を示す断面図
【図４Ｂ】図４Ａに続く工程を示す断面図
【図４Ｃ】図４Ｂに続く工程を示す断面図
【図４Ｄ】図４Ｃに続く工程を示す断面図
【図４Ｅ】図４Ｄに続く工程を示す断面図
【符号の説明】
【００３９】
１  半導体基板
２  ｎ型エピタキシャル層
２ａ  下部ｎ型エピタキシャル層
２ｂ  上部ｎ型エピタキシャル層
３ａ  同電位埋め込み層
３ｂ  分離埋め込み層
４  アノード電極
５  カソード電極
６  ガードリング
７、１４、１５  シリコン酸化膜
８、１５ａ  開口
９、１２  ホウ素イオン
１０  イオン注入部
１１  レジスト
１１ａ、１４ａ  スリット状開口
１１ｂ、１４ｂ  矩形状開口
１１ｃ、１４ｃ  環状開口
１３  Ｂ不純物
【図１】
2005229072.tif 000003
【図２Ａ】
2005229072.tif 000004
【図２Ｂ】
2005229072.tif 000005
【図２Ｃ】
2005229072.tif 000006
【図２Ｄ】
2005229072.tif 000007
【図２Ｅ】
2005229072.tif 000008
【図３】
2005229072.tif 000009
【図４Ａ】
2005229072.tif 000010
【図４Ｂ】
2005229072.tif 000011
【図４Ｃ】
2005229072.tif 000012
【図４Ｄ】
2005229072.tif 000013
【図４Ｅ】
2005229072.tif 000014