(57)【要約】【課題】  周波数シンセサイザのロックアップタイムの短縮を図る。【解決手段】  粗調モードと微調モードを有し、粗調モードでは、電圧制御発振器（ＶＣＯ）の出力周波数を分周した信号を出力する第１の分周器の出力信号ｆｄｉｖと、基準信号の周波数を分周する第２の分周器の出力信号ｆｒｅｆをクロックとしてそれぞれの信号を所定数カウントするカウンタ１０２、１０３と、カウンタ１０２と１０３のカウントが終了する時間差を検出する時間差検出手段１０４とを有し、その検出信号に応じて、ＶＣＯのキャパシタ値を切り換え、更に、微調モードでは、カウンタ１０２、１０３の分周比を変更し、より高精度に時間差を検出させ、その検出信号に応じてＶＣＯのキャパシタ値を切り換える。任意にカウンタ１０２と１０３の分周比を変化させ粗調時は短く、微調時は長くする事により固定時と比較しトータルのロックアップタイムを短縮できる。【選択図】  図２
2005311594.tif 000002
【特許請求の範囲】
【請求項１】
発振周波数帯域の切換を行なうためにキャパシタ値またはインダクタ値の変更手段を有し、かつ制御電圧に応じた周波数を出力する電圧制御発振器と、前記電圧制御発振器の出力周波数を分周した信号を出力する第１の分周器と、基準信号の周波数を分周する第２の分周器と、前記第１の分周器の出力信号と前記第２の分周器の出力信号との位相を比較してその位相差を出力する位相比較器と、前記位相比較器の出力信号をループフィルタを介して前記電圧制御発振器の制御電圧端子に出力するチャージポンプとを備えた周波数シンセサイザであって、
第1の分周器の出力信号と第2の分周器の出力信号をクロックとしてそれぞれの信号を所定数カウントし、このカウントする所定数を可変可能な第1および第２のカウンタと、前記第1および第2のカウンタによるカウントの終了する時間差を検出する時間差検出手段とを有し、前記時間差検出手段で検出された時間差に応じて前記第1の分周器の出力信号と第2の分周器の出力信号の周波数差が小さくなるように前記電圧制御発振器のキャパシタ値またはインダクタ値を変更する信号を前記電圧制御発振器の前記変更手段へ出力する周波数調整手段と、
前記周波数調整手段の動作時に、前記電圧制御発振器の制御電圧端子に任意の電圧を印加する制御電圧セレクタとを設けたことを特徴とする周波数シンセサイザ。
【請求項２】
前記電圧制御発振器は、キャパシタ値またはインダクタ値の前記変更手段を粗調モードと微調モードの２種類有し、
前記周波数調整手段は、粗調モードでは前記時間差検出手段で検出される時間差に応じて前記電圧制御発振器のキャパシタ値またはインダクタ値を変更する信号を前記電圧制御発振器の粗調モードの前記変更手段へ出力し、粗調モードが終了した後の微調モードでは前記第1の分周器の出力信号と第2の分周器の出力信号をカウントする第1および第２のカウンタの所定数を粗調モード時よりも大きな値に変更し、前記時間差検出手段で検出される時間差に応じて前記電圧制御発振器のキャパシタ値またはインダクタ値を変更する信号を前記電圧制御発振器の微調モードの前記変更手段へ出力することを特徴とする請求項１記載の周波数シンセサイザ。
【請求項３】
前記周波数調整手段は、粗調モードと微調モードの各モードの動作を複数回繰り返す場合、前記電圧制御発振器の前記変更手段によりキャパシタ値またはインダクタ値を変更後に、前記第1の分周器の出力信号と第2の分周器の出力信号をカウントする第1および第２のカウンタの所定数を大きな値に変更し、同じモードの動作を繰り返すことを特徴とする請求項２記載の周波数シンセサイザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動無線機等に使用して好適な周波数シンセサイザに関し、特に良好なＣ／Ｎを保持しつつ高速ロックアップタイムを実現し、電圧制御発振器を集積化出来るようにした周波数シンセサイザに関するものである。
【背景技術】
【０００２】
近年、移動無線機ＩＣに用いられる周波数シンセサイザＩＣでは、高集積化、高速化が急速に進み、これに伴って、従来外部部品で構成されていた電圧制御発振器を集積化し、更に、高速ロックアップタイム、高Ｃ／Ｎ化が求められている。電圧制御発振器を集積化しつつ高速性の実現について以下にその説明をする。
【０００３】
まず、図面を参照しながら従来の周波数シンセサイザについて説明する。
【０００４】
図９は一般的な従来の周波数シンセサイザの回路構成を示すブロック図である。
【０００５】
図９において、１は電圧制御発振器、２はプリスケーラ、３はカウンタ、４は基準信号源、５は基準分周器６は位相比較器、７はチャージポンプ回路、８はループフィルタである。プリスケーラ２とカウンタ３はパルススワロー方式等で用いる分周器を構成している。その動作としては、まず基準信号源４の出力信号ｆｏｓｃを基準分周器５で分周した信号(ｆｒｅｆ)と、電圧制御発振器１の出力信号をプリスケーラ２とカウンタ３により分周した信号(ｆｄｉｖ)との位相差を位相比較器６で検出し、その位相差に応じたパルス幅の電圧パルスを位相比較器６からチャージポンプ回路７に送出する。チャージポンプ回路７は、位相比較器６の出力に応じて電流の吐き出し、吸い込み、またはハイインピーダンスの状態のいずれかの状態にあるチャージポンプ出力電流を出力する。このチャージポンプ出力電流はループフィルタ８で平滑化され、かつ電圧に変換されて電圧制御発振器１の制御電圧(Ｖｔ)となる。電圧制御発振器１の出力信号(ｆｖｃｏ)は、プリスケーラ２、カウンタ３で周波数を分周し、比較信号(ｆｄｉｖ)として位相比較器６へフィードバックされる。一般的なパルススワロー方式の場合、プリスケーラ２をＰ,Ｐ＋１、カウンタ３をＡ,Ｎとすれば以下の式（１）のようになる。
【０００６】
ｆｖｃｏ＝(ＰＮ＋Ａ)×ｆｒｅｆ・・・（１）
このように、周波数シンセサイザは、基準分周器５の分周信号出力(ｆｒｅｆ)の整数(ＰＮ＋Ａ)倍の周波数を有する出力信号(ｆｖｃｏ)を得る事ができるため、整数値(ＰＮ＋Ａ)を切り換えることにより、出力信号の周波数を比較周波数(ｆｒｅｆ)間隔で自由に切り換えることが出来る。
【０００７】
図９の構成に周波数調整手段を設けたのが図６の構成である。図６は特許文献１に開示された従来の周波数シンセサイザの回路構成を示すブロック図、図７はその周波数調整手段の回路構成を示すブロック図である。
【０００８】
周波数調整手段９は、基準分周器５の出力信号(ｆｒｅｆ)とカウンタ３の出力信号(ｆｄｉｖ)はカウンタ１０２とカウンタ１０３でそれぞれ同じ所定数をカウントされる。カウンタ１０２とカウンタ１０３は所定数のカウントが終了するとカウント終了信号を出力する。このとき、ｆｒｅｆとｆｄｉｖの周波数が異なるため、カウンタ１０２とカウンタ１０３のカウント終了時刻には時間差が生じる。時間差検出手段１０４は、この時間差内にプリスケーラ２の出力信号ｆｃｋが何パルス発生するかをカウントする。このカウントの結果からその時の電圧制御発振器１の発振周波数を類推できるので、ＶＣＯ制御データ生成手段１０５は、電圧制御発振器１を目標周波数で発振させるため制御データをＣＮＴ１として出力する。時間差判定手段１１０は、時間差検出手段１０４によるｆｃｋパルスのカウント値が所定の値を超えていたら、カウンタ１０２、カウンタ１０３をリセットし、かつリセット信号生成手段１０１に遅延手段１０９を介して信号を送る。リセット信号生成手段１０１は、遅延手段１０９から信号を受け取ると、そのタイミングでｆｏｓｃをＣＮＴ３（リセット信号）として出力し、基準分周器５とプリスケーラ２、カウンタ３をリセットし再度調整動作を行なう。同様な動作を繰り返し、ｆｃｋのカウント値が所定値以内なら調整を終了し、バイアス制御手段１０８を介して制御電圧セレクタ１０を切り換え通常のＰＬＬ動作に戻る。
【０００９】
図８は図６で用いられている電圧制御発振器１の原理を示す回路図である。ＶＣＯ制御データ生成手段１０５の出力信号であるＣＮＴ１により発振周波数を可変させる。発振周波数(ｆｖｃｏ)は以下の式（２）で表される。
【００１０】
ｆｖｃｏ＝１／２π√Ｌ（Ｃ０＋Ｃｓ１・Ｃｖ１／(Ｃｓ１＋Ｃｖ１)）・・・（２）
ここで、Ｃｖ１は可変容量ダイオードＣｖの可変容量であり、Ｃ０は、容量Ｃ１〜Ｃ４のうち、オンしているスイッチ（ＳＷ１〜ＳＷ４）に接続された容量の合成容量であり、ＳＷ１〜ＳＷ４の全てがオンしていると、
Ｃ０＝Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４
となる。
【００１１】
したがって、ＶＣＯ制御データ生成手段１０５の出力信号ＣＮＴ１によりＳＷ１〜ＳＷ４のスイッチを選択的にオン、オフさせ、Ｃ０の容量値を切り換える事により発振周波数を調整できる。また、周波数シンセサイザの閉ループ時にはローパスフィルタ（ループフィルタ８）から出力される電圧により可変容量Ｃｖ１が可変し発振周波数(ｆｖｃｏ)が変化する。
【特許文献１】特開２００１−３３９３０１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、周波数シンセサイザのロックアップタイムの高速性を実現するには、一般的にはローパスフィルタ定数で調整を行なうが、Ｃ／Ｎを犠牲にしてしまう。そのために、周波数シンセサイザが閉ループになる前に周波数調整を高精度に行ない、所望発振周波数≒ＶＣＯ発振周波数にする事により、閉ループ切り換え時に短時間で所望の周波数に引き込むことができる。
【００１３】
高精度に周波数を調整するには、図８の容量およびＭＯＳスイッチ（Ｃ１，ＳＷ１〜Ｃ４，ＳＷ４）をさらに追加する事が一般的である。しかし、高精度に周波数を調整するため、ＭＯＳスイッチのオン、オフによる周波数のバンド差が狭くなる。そのために図７において、（１）ｆｃｋ（プリスケーラ２の出力信号）の周波数を高くする、または、（２）カウンタ１０２、カウンタ１０３の分周比を大きくして時間差を大きくし差を発生させる。（１）はＣＭＯＳの動作スピードで決定されてしまうため一般的でない。（２）はカウンタの分周比を大きくし時間差を大きくさせるため、この事により、調整時間が延び、閉ループ時の周波数シンセサイザとしてのロックアップタイムが長くなるという問題があった。
【００１４】
本発明の目的は、Ｃ／Ｎ値を劣化させることなく、ロックアップタイムを短縮できる周波数シンセサイザを提供することである。
【課題を解決するための手段】
【００１５】
本発明の周波数シンセサイザが、発振周波数帯域の切換を行なうためにキャパシタ値またはインダクタ値の変更手段を有し、かつ制御電圧に応じた周波数を出力する電圧制御発振器と、電圧制御発振器の出力周波数を分周した信号を出力する第１の分周器と、基準信号の周波数を分周する第２の分周器と、第１の分周器の出力信号と第２の分周器の出力信号との位相を比較してその位相差を出力する位相比較器と、位相比較器の出力信号をループフィルタを介して電圧制御発振器の制御電圧端子に出力するチャージポンプとを備えた周波数シンセサイザであって、第1の分周器の出力信号と第2の分周器の出力信号をクロックとしてそれぞれの信号を所定数カウントし、このカウントする所定数を可変可能な第1および第２のカウンタと、第1および第2のカウンタによるカウントの終了する時間差を検出する時間差検出手段とを有し、時間差検出手段で検出された時間差に応じて第1の分周器の出力信号と第2の分周器の出力信号の周波数差が小さくなるように電圧制御発振器のキャパシタ値またはインダクタ値を変更する信号を電圧制御発振器の変更手段へ出力する周波数調整手段と、周波数調整手段の動作時に、電圧制御発振器の制御電圧端子に任意の電圧を印加する制御電圧セレクタとを設けたことを特徴とする。
【００１６】
本発明において、電圧制御発振器は、キャパシタ値またはインダクタ値の変更手段を粗調モードと微調モードの２種類有し、周波数調整手段は、粗調モードでは時間差検出手段で検出される時間差に応じて電圧制御発振器のキャパシタ値またはインダクタ値を変更する信号を電圧制御発振器の粗調モードの変更手段へ出力し、粗調モードが終了した後の微調モードでは第1の分周器の出力信号と第2の分周器の出力信号をカウントする第1および第２のカウンタの所定数を粗調モード時よりも大きな値に変更し、時間差検出手段で検出される時間差に応じて電圧制御発振器のキャパシタ値またはインダクタ値を変更する信号を電圧制御発振器の微調モードの変更手段へ出力することが好ましい。
【００１７】
また、この場合周波数調整手段は、粗調モードと微調モードの各モードの動作を複数回繰り返す場合、電圧制御発振器の変更手段によりキャパシタ値またはインダクタ値を変更後に、第1の分周器の出力信号と第2の分周器の出力信号をカウントする第1および第２のカウンタの所定数を大きな値に変更し、同じモードの動作を繰り返すようにすればよい。
【発明の効果】
【００１８】
本発明によれば、第1および第２のカウンタの所定カウント数（分周比）を変化させ、粗調時は短く、微調時は長くする事により、所定カウント数が固定の場合に比べ、高精度に発振周波数を調整することによる周波数調整時間の増加を抑えられ、かつ高精度に調整しているため所望周波数≒発振周波数となっており、閉ループ時の周波数シンセサイザとしてのロックアップタイム時間の短縮が実現できる。
【発明を実施するための最良の形態】
【００１９】
図１は本発明の実施形態における周波数シンセサイザの回路構成を示すブロック図である。図６で示した周波数シンセサイザとは、周波数調整手段９および電圧制御発振器１の構成が異なり、これら以外の構成は同様である。
【００２０】
図２は本実施形態における周波数調整手段９のブロック図であり、図７で示した従来の周波数調整手段の構成と比べ、２つのＶＣＯ制御データ生成手段１１３、１１４を有し、分周比可変信号１１１を追加して周波数調整時にカウンタ１０２、カウンタ１０３の分周比（所定カウント数）を切り換え、粗調モード、微調モードの切り替え機能を追加した。これにより、従来例ではカウンタ１０２、１０３の分周比が固定であり、その分周比に応じて周波数調整時間が決定されていたが、本実施形態では、周波数調整毎にカウンタ１０２、１０３の分周比を切り換え、初期状態では粗く（分周比小さく）、ある程度の周波数まで追いこめたら細かく（分周比大きく）調整する、粗調モード・微調モードの切り換えを行なうことにより周波数調整時間を短縮する。以下詳しく説明する。
【００２１】
図３は本実施形態における電圧制御発振器１の回路図であり、図８で示した従来の回路と同様、容量Ｃｓ１と、可変容量ダイオードＣｖ、インダクタＬと、負性抵抗−Ｒと、容量Ｃ０（Ｃ１、Ｃ２、Ｃ３、Ｃ４）と、スイッチＳＷ１〜ＳＷ４と、スイッチＳＷ１〜ＳＷ４をオンオフする制御データ入力（ＣＮＴ１）とを有しており、さらに、容量ｃ０（ｃ１、ｃ２、ｃ３、ｃ４）と、スイッチｓｗ１〜ｓｗ４と、スイッチｓｗ１〜ｓｗ４をオンオフする制御データ入力（ＣＮＴ２）とを備える。
【００２２】
図２の周波数調整手段９は、まず粗調モードの時には、基準分周器５の出力信号(ｆｒｅｆ)とカウンタ３の出力信号(ｆｄｉｖ)はカウンタ１０２とカウンタ１０３でそれぞれ同じ所定数をカウントされる。カウンタ１０２とカウンタ１０３は所定数のカウントが終了するとカウント終了信号を出力する。このとき、ｆｒｅｆとｆｄｉｖの周波数が異なるため、カウンタ１０２とカウンタ１０３のカウント終了時刻には時間差が生じる。時間差検出手段１０４は、この時間差内にプリスケーラ２の出力信号ｆｃｋが何パルス発生するかをカウントする。このカウントの結果からその時の電圧制御発振器１の発振周波数を類推できるので、ＶＣＯ制御データ生成手段１１３は、電圧制御発振器１を目標周波数で発振させるため制御データをＣＮＴ１として出力する。時間差判定手段１１０は、プリスケーラ２の出力信号ｆｃｋによるカウント値が所定の値を超えていたら、カウンタ１０２、カウンタ１０３をリセットし、かつリセット信号生成手段１０１に遅延手段１０９を介して信号を送る。リセット信号生成手段１０１は、遅延手段１０９から信号を受け取ると、そのタイミングでｆｏｓｃをＣＮＴ３（リセット信号）として出力し、基準分周器５とプリスケーラ２、カウンタ３をリセットし再度調整動作を行なう。同様な動作を繰り返し、ｆｃｋのカウント値が所定値以内なら粗調モードの調整を終了する。また、複数回粗調モードを行なう場合は、１回目の周波数調整終了信号によりカウンタ１０２、１０３のカウント数を切り換える。カウンタ１０２、１０３のカウント数は当然初期カウント数より大きくし、より高精度に調整を行なう。この場合、図３の電圧制御発振器内の粗調モード用切り換え容量はＣ１〜Ｃ４のように複数個必要になる。これらを複数回繰り返し、周波数調整終了信号により粗調／微調モード切り換えを行なう。
【００２３】
微調モードは、粗調／微調モード切り換え信号（前述の周波数調整終了信号）によりカウンタ１０２、１０３のカウント数をさらに粗調モード時から変更する。動作は、上記の粗調モードと同様に基準分周器５の出力信号(ｆｒｅｆ)とカウンタ３の出力信号(ｆｄｉｖ)はカウンタ１０２とカウンタ１０３でそれぞれ同じ所定数をカウントし、カウント終了信号を出力する。これらのカウント終了時刻の時間差から時間差検出手段１０４で位相が進んでいるか、遅れているかを検出し、その結果をもとにＶＣＯ制御データ生成手段１１４は演算を行ない、電圧制御発振器１を目標周波数で発振させるため制御データをＣＮＴ２として出力を行なう。ＣＮＴ２の出力のタイミングで時間差判定手段１１０はカウンタ１０２、カウンタ１０３をリセットし、かつリセット信号生成手段１０１に遅延手段１０９を介して信号を送る。リセット信号生成手段１０１は、遅延手段１０９から信号を受け取ると、基準分周器５とプリスケーラ２、カウンタ３をリセットし再度調整動作を行なう。この際、カウンタ１０２とカウンタ１０３のカウント数を再調整毎に変更し、微調用ＶＣＯ制御データＣＮＴ２のＬＳＢが“Ｈ”を出力して微調モードを終了し制御電圧セレクタ１０を切り換え、通常のＰＬＬ動作に戻る。制御電圧セレクタ１０は、ｆ調スタート時はバイアス制御手段１０８から出力される制御信号ＢＣＮＴをもってＶｃｏｎｔ＝Ｖｃｃ／２を選択する。粗調モード、微調モード時はＶｃｏｎｔ＝Ｖｃｃ／２を保持し、微調モード終了(ＣＮＴ２のＬＳＢが“Ｈ”)でクローズループとする。
【００２４】
ＶＣＯ制御データ生成手段１１４の演算回路は、例えば、図３のようにＶＣＯ制御データＣＮＴ２を４ｂｉｔで構成しているとすると、初期状態はＣＮＴ２(ＣＮＴ２−４〜ＣＮＴ２−１)＝(１,０,０,０)＝８で設定され、ｓｗ４がオン、ｓｗ３、ｓｗ２、ｓｗ１がオフである。まず、時間差検出手段１０４で位相が進んでいるか、遅れているかを検出し、位相が遅れているときはＣＮＴ２(ＣＮＴ２−４〜ＣＮＴ２−１)＝(０,１,０,０)＝４、進んでいるときはＣＮＴ２(ＣＮＴ２−４〜ＣＮＴ２−１)＝(１,１,０,０)＝１２に設定される。このように±４→±２→±１の規則性で表すことが出来る。これらのスイッチ(ｓｗ４〜ｓｗ１)を切り換える毎にリセット信号で基準分周器５とプリスケーラ２、カウンタ３をリセットし、更にカウンタ１０２、カウンタ１０３のカウント数を順次切り換える。また、ＣＮＴ２をｎｂｉｔで構成し、より高精度で調整を行なうこともできる。
【００２５】
具体的な動作を図４及び図５を参照しながら説明する。
【００２６】
図４のｃｈ１〜ｃｈ２に周波数を切り換えたとする。まず電圧制御発振器１のスイッチＳＷ、ｓｗをオン、オフさせる事により発振周波数を調整する。ｃｈ２のチャネル切り換え信号をもって周波数調整を開始し、まず粗調モードとなる。電圧制御発振器１の初期状態をＳＷ４がオフ、ＳＷ３〜ＳＷ１がオフとなるようにＣＮＴ１(ＣＮＴ１−４〜ＣＮＴ１−１)＝(０,１,１,１)とすると、リセット信号でまず基準分周器５とプリスケーラ２、カウンタ３をリセットする。目標周波数ｃｈ２に対して電圧制御発振器１が初期状態のときにカウンタ１０２とカウンタ１０３のカウント終了時刻の差がｆｃｋの何パルス分に相当するかを検出する。図５のｔ１はカウンタ１０２、カウンタ１０３のカウント数で決定され、ｔ１時間後に特性３に移動する。この時リセット信号によって基準分周器５とプリスケーラ２、カウンタ３をリセットし再調整を行なう。特性３において、ｃｈ２はｆｃｋのパルス数は所定の範囲内となりｔ２時間後に特性３で粗調モードは終了し、粗調／微調モード切り換え信号により微調モードに切り換わる。粗調モードの時間は(ｔ１＋ｔ２)となる。複数回粗調を行なう場合はカウンタ１０２、カウンタ１０３のカウント数を可変する事により(ｔ１＋ｔ２)を可変させる。
【００２７】
粗調／微調モード切り換え信号により基準分周器５とプリスケーラ２、カウンタ３をリセットし、カウンタ１０２、カウンタ１０３のカウント数を可変し再調整を行なう。同様に目標周波数に対して位相が進んでいるかもしくは遅れているか検出し、この場合、ｃｈ２に対して遅れている為、ｓｗ４がオン、ｓｗ３〜ｓｗ１がオフの初期状態のＣＮＴ２(ＣＮＴ２−４〜ＣＮＴ２−１)＝(１,０,０,０)＝８から４減算を行ない、ｓｗ３がオン、ｓｗ４、ｓｗ２、ｓｗ１がオフのＣＮＴ２(ＣＮＴ２−４〜ＣＮＴ２−１)＝(０,１,０,０)となりｔ３時間後に移動し、基準分周器５とプリスケーラ２、カウンタ３をリセットし、カウンタ１０２、カウンタ１０３のカウント数を可変する。さらに(ＣＮＴ２−４〜ＣＮＴ２−１)＝(０,１,０,０)はｃｈ２に対して位相が遅れている為、２減算を行ない、ｓｗ２がオン、ｓｗ４、ｓｗ３、ｓｗ１がオフのＣＮＴ２(ＣＮＴ２−４〜ＣＮＴ２−１)＝(０,０,１,０)となりｔ４時間後に移動し、基準分周器５とプリスケーラ２、カウンタ３をリセットし、カウンタ１０２、カウンタ１０３のカウント数を可変する。さらに(ＣＮＴ２−４〜ＣＮＴ２−１)＝(０,０,１,０)はｃｈ２に対して位相が進んでいる為、1加算を行ない、ｓｗ２、ｓｗ１がオン、ｓｗ４、ｓｗ３がオフのＣＮＴ２(ＣＮＴ２−４〜ＣＮＴ２−１)＝(０,０,１,１)となりｔ５時間後に移動する。制御データＣＮＴ２のＬＳＢ(ｓｗ１)のｂｉｔのＨ信号を持って周波数調整を終了し制御電圧セレクタ１０を切り換え、通常のＰＬＬ動作に戻る。発振周波数(ｆｖｃｏ)は次式（３）で表される。
【００２８】
ｆｖｃｏ＝１／２π√Ｌ（Ｃ０＋ｃ０＋Ｃｓ１・Ｃｖ１／(Ｃｓ１＋Ｃｖ１)）
＝１／２π√Ｌ（Ｃ１＋Ｃ２＋ｃ１＋ｃ２＋Ｃｓ１・Ｃｖ１／(Ｃｓ１＋Ｃｖ１)）
・・・（３）
ここで、Ｃｖ１は可変容量ダイオードＣｖの可変容量である。また、Ｃ０は、容量Ｃ１〜Ｃ４のうち、オンしているスイッチ（ＳＷ１〜ＳＷ４）に接続された容量の合成容量であり、ＳＷ１〜ＳＷ４の全てがオンしていると、Ｃ０＝Ｃ１＋Ｃ２＋Ｃ３＋Ｃ４となり、同様に、ｃ０は、容量ｃ１〜ｃ４のうち、オンしているスイッチ（ＳＷ１〜ＳＷ４）に接続された容量の合成容量である。
【００２９】
図５の場合、周波数調整時間は、ｔ１＝ｔ２＜ｔ３＜ｔ４＜ｔ５となり、(ｔ１＋ｔ２＋ｔ３＋ｔ４＋ｔ５)で表される。周波数シンセサイザのロックアップタイムは、(周波数調整時間＋制御電圧セレクタ１０を切り換え後の周波数引き込み時間)となる。なお、Ｃ０（Ｃ４〜Ｃ１）の各容量値については、Ｃ４＞Ｃ３＞Ｃ２＞Ｃ１となり、ｃ０（ｃ４〜ｃ１）の各容量値については、ｃ４＞ｃ３＞ｃ２＞ｃ１となり、また、Ｃ４〜Ｃ１、ｃ４〜ｃ１の容量比を８：４：２：１のように倍々になるように設定する必要がある。
【００３０】
このように、高精度に周波数を調整し、さらに、粗調／微調モードを切り換える事により精度を必要とする時とそうでない時でカウンタ１０２、カウンタ１０３のカウント数を可変して周波数調整時間を短縮し、トータルとして周波数シンセサイザとしてのロックアップタイムを短縮できる。
【００３１】
なお、上記説明では、粗調／微調モードの制御データＣＮＴ１、ＣＮＴ２をいずれも４ビットとし、各ビットに対応して容量およびスイッチを設けたが、ＣＮＴ１、ＣＮＴ２は１ビットでも構わない。ＣＮＴ１、ＣＮＴ２を複数ビットにすることで、各モードで精度の高い調整が可能となる。
【００３２】
また、上記説明では、スイッチ（ＳＷ１〜ＳＷ４、ｓｗ１〜ｓｗ４）のオン／オフにより容量（固定容量）の接続または切り離しを行うことで共振回路の周波数を変化させているが、可変容量ダイオードＣｖまたはインダクタＬの接続または切り離しを行うことで共振周波数を変化させても良い。つまり、キャパシタ（固定容量、可変容量）もしくはインダクタの接続または切り離しを行うことで共振周波数を変化させても良い。
【産業上の利用可能性】
【００３３】
以上説明したように、本発明では、Ｃ／Ｎ値を劣化させる事無く周波数シンセサイザのロックアップタイムの短縮に有効である。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施の形態の周波数シンセサイザの回路構成を示すブロック図
【図２】本発明の実施の形態における周波数調整手段の回路構成を示すブロック図
【図３】本発明の実施形態における電圧制御発振器の一構成例を示す回路図
【図４】図３に示す電圧制御発振器の制御電圧対出力周波数特性を示す図
【図５】本発明の実施の形態における周波数シンセサイザの動作タイミングチャート
【図６】従来例の周波数シンセサイザの回路構成を示すブロック図
【図７】従来例における周波数調整手段の回路構成を示すブロック図
【図８】従来例における電圧制御発振器の原理を示す回路図
【図９】従来の他の一般的な周波数シンセサイザの回路構成を示すブロック図
【符号の説明】
【００３５】
１    電圧制御発振器（ＶＣＯ）
２    プリスケーラ
３,１０２,１０３    カウンタ
４    基準信号源（ＴＣＸＯ）
５    基準分周器
６    位相比較器（ＰＤ）
７    チャージポンプ（ＣＰ）
８    ループフィルタ（ＬＰＦ）
９    周波数調整手段
１０    制御電圧セレクタ
１０１    リセット信号生成手段
１０４    時間差検出手段
１０５    ＶＣＯ制御データ生成手段
１０６    判定検出
１０７,１０９    遅延回路
１０８    バイアス制御手段
１１０    時間差判定手段
１１１    分周比可変信号
１１３    ＶＣＯ制御データ生成手段(粗調時)
１１４    ＶＣＯ制御データ生成手段(微調時)
【図１】
2005311594.tif 000003
【図２】
2005311594.tif 000004
【図３】
2005311594.tif 000005
【図４】
2005311594.tif 000006
【図５】
2005311594.tif 000007
【図６】
2005311594.tif 000008
【図７】
2005311594.tif 000009
【図８】
2005311594.tif 000010
【図９】
2005311594.tif 000011