(57)【要約】    【課題】  使用電流の変動に拘らずスイッチング素子の損失を抑えた高効率運転を実現できるスイッチング電源装置を提供する。    【解決手段】  ＭＯＳ型ＦＥＴ７とＩＧＢＴ22とを並列接続して、スイッチング素子21を構成する。また、スイッチング素子21に流れ込む電流Ｉaが少なくなるにしたがって、その電流ＩaがＭＯＳ型ＦＥＴ７に多く流れ、スイッチング素子21に流れ込む電流Ｉaが多くなるにしたがって、その電流ＩaがＩＧＢＴ22に多く流れるように構成する。このようにすれば、使用電流の変動に関係なくスイッチング素子21の損失を抑制した高効率運転を実現できる。    【選択図】    図１
2005295653.tif 000002
【特許請求の範囲】
【請求項１】
スイッチング素子のスイッチングにより所要の出力電圧を取り出すスイッチング電源装置において、前記スイッチング素子はＭＯＳ型ＦＥＴとＩＧＢＴとを並列接続してなり、前記スイッチング素子に流れ込む電流が少なくなるにしたがって、その電流が前記ＭＯＳ型ＦＥＴに多く流れ、前記スイッチング素子に流れ込む電流が多くなるにしたがって、その電流が前記ＩＧＢＴに多く流れるように構成したことを特徴とするスイッチング電源装置。
【請求項２】
並列接続した前記ＭＯＳ型ＦＥＴと前記ＩＧＢＴとを共通のパッケージに封入したことを特徴とする請求項１記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、バックアップ電源を搭載した無停電電源装置や、力率改善用の昇圧コンバータなどを含むスイッチング電源装置に関するものである。
【背景技術】
【０００２】
一般に、この種のスイッチング電源装置として知られるＤＣ／ＤＣコンバータは、直流電源からの入力電圧をスイッチング素子のスイッチング動作により巻線素子であるトランスの一次巻線に断続的に印加し、このトランスの二次巻線より誘起される電圧を出力側の整流平滑回路で整流平滑して、所要の直流出力電圧を得るようにしている。また、バックアップ電源を有するＵＰＳ（無停電電源装置）においても、商用電源からの交流電圧が正常に供給されている場合は、この交流電圧を整流器で直流に変換した入力電圧を、トランスとスイッチング素子からなるインバータにより、所要の交流出力電圧に変換して付加に供給する一方で、前記交流電圧の低下時若しくは停電時になると、それまで充電されていたバッテリからの入力電圧を前記インバータの入力側に供給して、負荷に引き続き交流出力電圧を供給するようになっている。
【０００３】
図３は、上記ＤＣ／ＤＣコンバータや無停電電源装置と同様に、スイッチング電源装置の一種として利用される力率改善用の昇圧コンバータを示している。この昇圧コンバータの回路構成は、例えば特許文献１などで従来から知られている。
【０００４】
同図において、交流電源に相当する商用電源１の両端には入力端子２，３を介して整流部としての例えばダイオードブリッジからなる整流回路４が接続され、前記商用電源１からの交流電源電圧を整流して、後段の昇圧チョッパ回路５に供給する。この昇圧チョッパ回路５は周知のように、巻線素子であるチョークコイル６と、スイッチング素子であるＭＯＳ型ＦＥＴ７との直列回路を、入力電圧Ｖｉが発生する整流回路４の出力端間に接続すると共に、整流ダイオード８と平滑コンデンサ９との直列回路を、ＭＯＳ型ＦＥＴ７の両端間すなわちドレイン−ソース間に接続して構成される。そして、ＭＯＳ型ＦＥＴ７がオンのときには、整流回路４からの全波整流された直流電流によって、チョークコイル６にエネルギーを蓄え、ＭＯＳ型ＦＥＴ７がオフのときには、このチョークコイル６に蓄えられたエネルギーを整流回路４の出力端間に発生する電圧に重畳させて、昇圧チョッパ回路５の入力電圧Ｖｉよりも高い直流出力電圧Ｖｏを平滑コンデンサ９の両端間に発生させるようにしている。
【０００５】
一方11は、前記平滑コンデンサ９により平滑された直流出力電圧Ｖｏをフィードバック信号として監視し、この直流出力電圧Ｖｏが一定となるようにＭＯＳ型ＦＥＴ７のパルス導通幅を制御する制御部である。この制御部11は、直流出力電圧Ｖｏが上昇するとＭＯＳ型ＦＥＴ７のパルス導通幅を狭め、逆に直流出力電圧Ｖｏが低下するとＭＯＳ型ＦＥＴ７のパルス導通幅を広げるように制御を行なうとともに、ＭＯＳ型ＦＥＴ７をスイッチングすることで、チョークコイル６を介して取り込まれる電流波形を商用電源１からの正弦波状の電圧波形に近付け、入力力率を改善するようにしている。
【特許文献１】特開２００３−１５２３４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記従来技術において、ＭＯＳ型ＦＥＴ７のドレイン電流をＩd，オン抵抗をＲonとすると、当該ＭＯＳ型ＦＥＴ７のオン時における損失は、Ｉd２×Ｒonとして表せる。即ち入力電圧Ｖｉが低く、ＭＯＳ型ＦＥＴ７のドレイン電流Ｉdが多く流れている場合には、その損失が大きくなって高効率での運転が不可能になる。
【０００７】
このような問題に対し、前記ＭＯＳ型ＦＥＴ７に代えてＩＧＢＴ（insulated gate bipolar transistor）をスイッチング素子として利用することが考えられる。このＩＧＢＴは、ＭＯＳ型ＦＥＴ７よりもオン抵抗Ｒonが小さく、同程度のスイッチング速度を有すると共に、大電力給電に適しているという利点があるが、そのオン時における損失は、コレクタ電流をＩc，コレクタ−エミッタ間飽和電圧をＶce(set)とすると、Ｉc×Ｖce(set)として表せるため、今度は入力電圧Ｖｉが高く、ＩＧＢＴのコレクタ電流をＩcが少ない状況下で、やはりその損失が大きくなってしまう。つまり従来のスイッチング素子は、ＭＯＳ型ＦＥＴ７若しくはＩＧＢＴのどちらを採用しても、入力電圧Ｖｉひいてはスイッチング素子に流れ込む使用電流の変動に拘らず、スイッチング素子の損失を抑えた高効率運転を実現することができなかった。
【０００８】
本発明は上記の課題に着目してなされたもので、使用電流の変動に拘らずスイッチング素子の損失を抑えた高効率運転を実現することが可能なスイッチング電源装置を提供することをその目的とする。
【課題を解決するための手段】
【０００９】
請求項１の発明は、スイッチング素子のスイッチングにより所要の出力電圧を取り出すスイッチング電源装置において、前記スイッチング素子はＭＯＳ型ＦＥＴとＩＧＢＴとを並列接続してなり、前記スイッチング素子に流れ込む電流が少なくなるにしたがって、その電流が前記ＭＯＳ型ＦＥＴに多く流れ、前記スイッチング素子に流れ込む電流が多くなるにしたがって、その電流が前記ＩＧＢＴに多く流れるように構成される。
【００１０】
この場合、ＭＯＳ型ＦＥＴのドレインとＩＧＢＴのコレクタ，およびＭＯＳ型ＦＥＴのソースとＩＧＢＴのエミッタをそれぞれ繋いで、ＭＯＳ型ＦＥＴとＩＧＢＴとを並列接続したスイッチング素子を構成すると共に、スイッチング素子に流れ込む電流が少なくなるにしたがって、その電流がＭＯＳ型ＦＥＴに多く流れ、スイッチング素子に流れ込む電流が多くなるにしたがって、その電流がＩＧＢＴに多く流れるように構成する。
このようにすれば、スイッチング素子への電流の流れ込みが少ない領域で、ＭＯＳ型ＦＥＴに電流が流れ、スイッチング素子への電流の流れ込みが多い領域で、ＩＧＢＴに電流が流れることになり、使用電流の変動に関係なくスイッチング素子の損失を抑制した高効率運転を実現できる。
【００１１】
請求項２の発明は、前記ＭＯＳ型ＦＥＴと前記ＩＧＢＴとを共通のパッケージに封入したことを特徴とする。
【００１２】
このようにすれば、ＭＯＳ型ＦＥＴとＩＧＢＴを選定して並列に繋ぎ合せなくても、ＭＯＳ型ＦＥＴとＩＧＢＴが並列接続された状態でパッケージ封入されているので、設計および作業上の手間を省くことができる。
【発明の効果】
【００１３】
請求項１の発明によれば、使用電流の変動に拘らずスイッチング素子の損失を抑えた高効率運転を実現することが可能なスイッチング電源装置を提供できる。
【００１４】
請求項２の発明によれば、スイッチング素子の設計および作業上の手間を省くことができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明におけるスイッチング電源装置の好ましい実施形態について、添付図面を参照しながら説明する。
【実施例１】
【００１６】
図１は、力率改善用の昇圧コンバータに適用した例を示している。なお、従来の図３と同一の部分には同一符号を付し、その共通する箇所の説明は重複するため極力省略する。同図において、本実施例では、昇圧チョッパ回路５のスイッチング素子21として、前述のＭＯＳ型ＦＥＴ７とＩＧＢＴ22とを用いている。より具体的には、ＭＯＳ型ＦＥＴ７のドレインとＩＧＢＴ22のコレクタを接続すると共に、ＭＯＳ型ＦＥＴ７のソースとＩＧＢＴ22のエミッタをそれぞれ繋いで、ＭＯＳ型ＦＥＴ７とＩＧＢＴ22とを並列接続している。また、前記ＭＯＳ型ＦＥＴ７とＩＧＢＴ22は、好ましくは並列接続された状態で共通する樹脂体などのパッケージ23に封入される。
【００１７】
本実施例における制御部７は、ＭＯＳ型ＦＥＴ７のゲートとＩＧＢＴ22のベースに同一の駆動信号を与えていることが注目される。ここでは、スイッチング素子21に流れ込む電流Ｉaが少ない領域では、ＭＯＳ型ＦＥＴ７よりもＩＧＢＴ22のインピーダンスが高く、スイッチング素子21に流れ込む電流Ｉaが多い領域では、ＩＧＢＴ22よりもＭＯＳ型ＦＥＴ７のインピーダンスが高くなるような素子がそれぞれ選定される。このようにすれば、制御部７からＭＯＳ型ＦＥＴ７のゲートとＩＧＢＴ22のベースに共通の駆動信号を与えても、スイッチング素子21に流れ込む電流Ｉaが多い領域で、ＩＧＢＴ22はコレクタに電流が殆ど流れない空転状態となり、スイッチング素子21に流れ込む電流Ｉaが少ない領域で、ＭＯＳ型ＦＥＴ７はドレインに電流が殆ど流れない空転状態となる。なお、それ以外の各部の構成は、従来例に示すものと共通している。
【００１８】
次に上記構成についてその作用を説明すると、スイッチング素子21がオンのときには、整流回路４からの全波整流された直流電流によって、チョークコイル６にエネルギーが蓄えられ、スイッチング素子21がオフのときには、このチョークコイル６に蓄えられたエネルギーが整流回路４の出力端間に発生する電圧に重畳し、昇圧チョッパ回路５の入力電圧Ｖｉよりも高い直流出力電圧Ｖｏが平滑コンデンサ９の両端間に発生する。また制御部11は、直流出力電圧Ｖｏが上昇するとＭＯＳ型ＦＥＴ７およびＩＧＢＴ22のパルス導通幅を狭め、逆に直流出力電圧Ｖｏが低下するとＭＯＳ型ＦＥＴ７およびＩＧＢＴ22のパルス導通幅を広げるように制御を行なうとともに、ＭＯＳ型ＦＥＴ７およびＩＧＢＴ22をスイッチングすることで、チョークコイル６を介して取り込まれる電流波形を商用電源１からの正弦波状の電圧波形に近付け、入力力率を改善する。以上の昇圧チョッパ回路５としての動作は、ＩＧＢＴ22がＭＯＳ型ＦＥＴ７と共にオン，オフすることを除いて全て共通している。
【００１９】
上記一連の動作で、入力電圧Ｖｉは脈動した全波整流波形となっている。ここで制御部11からスイッチング素子21のＭＯＳ型ＦＥＴ７およびＩＧＢＴ22に駆動パルスが与えられると、当該ＭＯＳ型ＦＥＴ７およびＩＧＢＴ22はいずれもオン状態となるが、入力電圧Ｖｉが低い領域では、スイッチング素子21に流れ込む電流Ｉaが多く、ＭＯＳ型ＦＥＴ７よりもインピーダンスの低いＩＧＢＴ22のコレクタに、その電流Ｉaの大部分が流れる。そのため、比較的電流Ｉaが多い領域では、損失の少ないＩＧＢＴ22だけが実質的に運転動作（ＭＯＳ型ＦＥＴ７は空転状態）することになる。
【００２０】
一方、入力電圧Ｖｉが高くなるにしたがって、スイッチング素子21に流れ込む電流Ｉaが次第に減少するため、ＭＯＳ型ＦＥＴ７とＩＧＢＴ22にそれぞれ流れる電流の比率が変化する。そして、入力電圧Ｖｉが高い領域になると、ＩＧＢＴ22よりもインピーダンスの低いＭＯＳ型ＦＥＴ７のドレインに、その電流Ｉaの大部分が流れ、損失の少ないＭＯＳ型ＦＥＴ７だけが実質的に運転動作（ＩＧＢＴ22は空転状態）するようになる。このように、制御部11は単に共通の駆動信号を送っているだけにも拘らず、スイッチング素子21に流れ込む電流Ｉaの量に応じて、ＭＯＳ型ＦＥＴ７とＩＧＢＴ22の運転状態が自動的に最適な状態に設定され、スイッチング素子21としての損失が低減する。これにより、高効率運転の昇圧コンバータを実現することができる。
【００２１】
以上のように本実施例では、スイッチング素子21のスイッチングにより所要の出力電圧を取り出すスイッチング電源装置において、スイッチング素子21はＭＯＳ型ＦＥＴ７とＩＧＢＴ22とを並列接続してなり、スイッチング素子21に流れ込む電流Ｉaが少なくなるにしたがって、その電流ＩaがＭＯＳ型ＦＥＴ７に多く流れ、スイッチング素子21に流れ込む電流Ｉaが多くなるにしたがって、その電流ＩaがＩＧＢＴ22に多く流れるように、ＭＯＳ型ＦＥＴ７およびＩＧＢＴ22の各素子を選定している。
【００２２】
即ち、ＭＯＳ型ＦＥＴ７のドレインとＩＧＢＴ22のコレクタ，およびＭＯＳ型ＦＥＴ７のソースとＩＧＢＴ22のエミッタをそれぞれ繋いで、ＭＯＳ型ＦＥＴ７とＩＧＢＴ22とを並列接続したスイッチング素子21を構成すると共に、スイッチング素子21に流れ込む電流Ｉaが少なくなるにしたがって、その電流ＩaがＭＯＳ型ＦＥＴ７に多く流れ、スイッチング素子21に流れ込む電流Ｉaが多くなるにしたがって、その電流ＩaがＩＧＢＴ22に多く流れるように構成する。このようにすれば、スイッチング素子21への電流Ｉaの流れ込みが少ない領域で、ＭＯＳ型ＦＥＴ７に大部分の電流Ｉaが流れ、スイッチング素子への電流Ｉaの流れ込みが多い領域で、ＩＧＢＴ22に電流Ｉaが流れることになり、使用電流の変動に関係なくスイッチング素子21の損失を抑制した高効率運転を実現できる。
【００２３】
また本実施例では、並列接続したＭＯＳ型ＦＥＴ７とＩＧＢＴ22とを共通のパッケージ23に封入している。
【００２４】
このようにすると、好ましい特性のＭＯＳ型ＦＥＴ７とＩＧＢＴ22を選定してわざわざ並列に繋ぎ合せなくても、予め選定されたＭＯＳ型ＦＥＴ７とＩＧＢＴ22が並列接続された状態でパッケージ封入されているので、設計および作業上の手間を省くことができる。
【実施例２】
【００２５】
次に、本発明の第２実施例を図２の回路図に基づき説明する。ここでは、第１実施例におけるスイッチング素子21の構成を絶縁型のＤＣ／ＤＣコンバータに適用した例を示している。
【００２６】
同図において、31は一次側と二次側とを絶縁するトランス、21はトランス31とともに電力変換部たるインバータ部33を構成する前述のスイッチング素子であり、ここでもスイッチング素子21は、並列接続したＭＯＳ型ＦＥＴ７とＩＧＢＴ22とを共通のパッケージ23に封入して構成される。そして、スイッチング素子21のＭＯＳ型ＦＥＴ７とＩＧＢＴ22を同時にスイッチングすることにより、入力端子２，３間に接続された直流電源30から、直流入力電圧Ｖｉがトランス31の一次巻線34に断続的に印加される。これにより、トランス31の二次巻線35に誘起された電圧は、整流平滑回路36を構成する整流ダイオード37，38で整流された後、チョークコイル39と平滑コンデンサ40とにより平滑され、出力端子＋Ｖout ，−Ｖout 間に直流出力電圧Ｖｏとして出力される。
【００２７】
一方、前記直流出力電圧Ｖｏを安定化させるための帰還回路として、ここでは直流出力電圧Ｖｏの変動を検出する出力電圧検出回路41と、スイッチング素子21へのパルス導通幅を制御する制御回路たる制御用ＩＣ42が各々設けられる。出力電圧検出回路41は、前記出力端子＋Ｖout ，−Ｖout 間に発生する直流出力電圧Ｖｏに応じた電圧検出信号を出力し、この出力電圧検出回路11からの電圧検出信号を受けた制御用ＩＣ42は、直流出力電圧Ｖｏを一定に保つようにスイッチング素子21のパルス導通幅を制御する。なお、スイッチング素子21の構成は、第１実施例で説明したとおりである。
【００２８】
そしてここでも、ＭＯＳ型ＦＥＴ７のドレインとＩＧＢＴ22のコレクタ，およびＭＯＳ型ＦＥＴ７のソースとＩＧＢＴ22のエミッタをそれぞれ繋いで、ＭＯＳ型ＦＥＴ７とＩＧＢＴ22とを並列接続したスイッチング素子21を有し、スイッチング素子21に流れ込む電流Ｉaが少なくなるにしたがって、その電流ＩaがＭＯＳ型ＦＥＴ７に多く流れ、スイッチング素子21に流れ込む電流Ｉaが多くなるにしたがって、その電流ＩaがＩＧＢＴ22に多く流れるように構成している。このようにすれば、スイッチング素子21への電流Ｉaの流れ込みが少ない領域で、ＭＯＳ型ＦＥＴ７に大部分の電流Ｉaが流れ、スイッチング素子への電流Ｉaの流れ込みが多い領域で、ＩＧＢＴ22に電流Ｉaが流れることになり、使用電流の変動に関係なくスイッチング素子21の損失を抑制した高効率運転のＤＣ／ＤＣコンバータを得ることができる。
【００２９】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲において種々の変形実施が可能である。例えば実施例では、非絶縁型および絶縁型のスイッチング電源装置についてそれぞれ説明したが、このスイッチング電源装置は二石式若しくはそれ以外の構成のものでもよい。また、同様にスイッチング素子のスイッチングにより所要の出力電圧を取り出す無停電電源装置などにも、本発明を適用できる。
【図面の簡単な説明】
【００３０】
【図１】本発明の第１実施例における昇圧コンバータの回路図である。
【図２】本発明の第２実施例におけるＤＣ／ＤＣコンバータの回路図である。
【図３】従来例における昇圧コンバータの回路図である。
【符号の説明】
【００３１】
７  ＭＯＳ型ＦＥＴ
21  スイッチング素子
22  ＩＧＢＴ
23  パッケージ
【図１】
2005295653.tif 000003
【図２】
2005295653.tif 000004
【図３】
2005295653.tif 000005