(57)【要約】【課題】  フォトリソグラフィ工程においてマスクパターンが近接していることによるレジストパターンの変形が小さく、この結果、各メモリ素子間で書き込みに要する磁界のばらつきが小さく、大容量化できる磁気メモリ装置を提供すること。【解決手段】  ＭＲＡＭにおいて、１つのメモリセルを１つのＴＭＲ素子１０、１つの読み出し用（選択）トランジスタ、ＴＭＲ素子１０と読み出し用（選択）トランジスタとを接続する読み出し用プラグ３０などで構成し、これらのメモリセルをＴＭＲ素子１０が並進対称性を有する配列を形成するように配置する。書き込みのために、各メモリセルをつないで互いに直交するビット線１１と書き込み用ワード配線１２を設けるが、ＴＭＲ素子１０の長軸をこれらに対し４５度に配向させ、トグルモードでの書き込みを可能にしてもよい。【選択図】          図１
2005311132.tif 000002
【特許請求の範囲】
【請求項１】
情報記憶部分が２次元的に配列されている固体メモリ装置において、
前記配列が少なくとも並進対称性を有するパターンに形成されている
ことを特徴とする、固体メモリ装置。
【請求項２】
磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁化自由層との積層体を、前記情報記憶部分として有する磁気メモリ素子が配列され、前記積層体と電気的に接続されている第１配線と、前記積層体と電気的に絶縁されている第２配線とによって前記積層体が駆動される磁気メモリ装置として構成されている、請求項１に記載した固体メモリ装置。
【請求項３】
前記積層体のパターンが線対称軸を有していて、隣接し合う前記積層体が、前記線対称軸に関して対称になるように配置されている、請求項２に記載した固体メモリ装置。
【請求項４】
隣接し合う前記積層体が、前記第２配線に沿う方向において半ピッチずれて配置されている、請求項２に記載した固体メモリ装置。
【請求項５】
前記第１配線と前記第２配線とが直交し、前記積層体のパターンが線対称軸を持ち、この線対称軸が前記第１又は前記第２配線に対して、０度、９０度、１８０度、２７０度と異なる角度をとるように配置されている、請求項２又は３に記載した固体メモリ装置。
【請求項６】
前記積層体の引き出し配線を下層配線と接続するための接続孔のパターンも、前記線対称軸を有し、隣接し合う前記接続孔が前記線対称軸に関して対称になるように配置されている、請求項５に記載した固体メモリ装置。
【請求項７】
前記積層体の配列領域の外側に前記積層体と同一形状のダミーパターンが形成されている、請求項２〜６のいずれか１項に記載した固体メモリ装置。
【請求項８】
前記磁化固定層と前記磁化自由層との間に前記トンネルバリア層が挟持され、前記第１配線としてのビット線及び前記第２配線としての書き込みワード線にそれぞれ電流を流すことによって誘起される磁界で前記磁化自由層を所定方向に磁化して情報を書き込み、この書き込み情報を前記トンネルバリア層を介してのトンネル磁気抵抗効果によって読み出すように構成された、請求項２に記載した固体メモリ装置。
【請求項９】
前記情報記憶部分が線対称軸をもつ平面形状パターンを有し、隣接し合う前記情報記憶部分が、前記線対称軸に関して対称になるように配置されている、請求項１に記載した固体メモリ装置。
【請求項１０】
隣接し合う前記情報記憶部分が、配線に沿う方向において半ピッチずれて配置されている、請求項１に記載した固体メモリ装置。
【請求項１１】
前記情報記憶部分が線対称軸をもつ平面形状パターンを有し、この線対称軸が配線に対して、０度、９０度、１８０度、２７０度と異なる角度をとるように配置されている、請求項１又は９に記載した固体メモリ装置。
【請求項１２】
前記情報記憶部分の配列領域の外側に、前記情報記憶部分と同一形状のダミーパターンが形成されている、請求項１又は請求項９〜１１のいずれか１項に記載した固体メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リソグラフィ工程で作製される固体メモリ装置、具体的には、ＭＲＡＭ（Magnetic Random Access Memory）をはじめとして、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、ＦＲＡＭ（Ferroelectric Random Access Memory ）、ＲＯＭ（Read Only Memory）、ＰＲＯＭ（Programmable ROM）、そしてＥＰＲＯＭ（Erasable and Programmable ROM）に関し、より詳しくは、メモリ素子の情報記憶部分の配列パターンに関するものである。
【背景技術】
【０００２】
情報通信機器、特に携帯端末などの個人用小型機器の飛躍的な普及に伴い、これを構成するメモリやロジックなどの素子には、高集積化、高速化、低消費電力化など、一層の高性能化が要求されている。
【０００３】
特に不揮発性メモリは、ユビキタス時代に必要不可欠であると考えられている。電源の消耗やトラブルが生じた場合や、サーバーとネットワークが何らかの障害により切断された場合でも、不揮発性メモリは、個人情報を含めた重要な情報を保護することができる。また、最近の携帯機器は、不要の回路ブロックをスタンバイ状態にしてできるだけ消費電力を抑えるように設計されているが、高速のワークメモリと大容量ストレージメモリとを兼ねることができる不揮発性メモリが実現できれば、消費電力とメモリの無駄を無くすことができる。また、高速の大容量不揮発性メモリが実現できれば、電源を入れると瞬時に起動できる“インスタント・オン”機能も可能になってくる。
【０００４】
不揮発性メモリとしては、半導体を用いたフラッシュメモリや、強誘電体を用いたＦＲＡＭ（Ferroelectric Random Access Memory ）なども挙げられる。
【０００５】
しかしながら、フラッシュメモリは、情報の書き込み時間がμ秒のオーダーであり、書き込み速度が遅いという欠点がある。一方、ＦＲＡＭにおいては、書き換え可能回数が１０12〜１０14であり、完全にＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）に置き換えるには持久力（Endurance）が小さく、また強誘電体キャパシタの微細加工が難しいという問題が指摘されている。
【０００６】
これらの欠点を有さず、高速、大容量（高集積化）、低消費電力の不揮発性メモリとして注目されているのが、ＭＲＡＭ（Magnetic Random Access Memory）と称される磁気メモリである。
【０００７】
初期のＭＲＡＭは、J.M.Daughton，Thin Solid Films，vol.216, pp.162-168, 1992で報告されているＡＭＲ（Anisotropic Magnetoresistive）効果や、D.D.Tang et al.，IEDM Technical Digest，pp.995-997，1997で報告されているＧＭＲ（Giant Magnetoresistance）効果を使ったスピンバルブをベースにしたものであった。しかし、これらのメモリは、負荷のメモリセル抵抗が１０〜１００Ωと低いため、読み出し時のビットあたりの消費電力が大きく、大容量化が難しいという欠点があった。
【０００８】
一方、トンネル磁気抵抗ＴＭＲ（Tunnel Magnetoresistance）効果は、R.Meservey et al.，Physics Reports，vol.238，pp.214-217，1994で報告されているように、当初は抵抗変化率が室温で１〜２％の材料しかなかったが、T.Miyazaki et al.，J.Magnetism & Magnetic Material，vol.139，(L231)，1995で報告されているように、２０％近くの抵抗変化率を有する材料が得られるようになった。このような近年のＴＭＲ材料の特性向上によって、ＴＭＲ効果を用いたＭＲＡＭに注目が集まるようになってきている。
【０００９】
ＴＭＲ素子は、磁化自由層（記憶層）と磁化固定層との２つの磁性層の間にトンネルバリア層を挟持した構造をもち、２つの磁性層の磁化方向が「平行」であるか、「反平行」であるかを”０”または”１”の情報として記憶し、この相対的な磁化方向の違いによってトンネルバリア層を流れる電流の強度が変化することを利用して、情報の読み出しを行う記憶素子である。
【００１０】
ＴＭＲ型のＭＲＡＭは、マトリクス状に配列されたＴＭＲ素子を有するとともに、所望のＴＭＲ素子に情報を記録するために、行方向および列方向からアクセスするためのビット線と書き込み用ワード線とを有しており、その交差領域に位置するＴＭＲ素子にのみ、後述するアステロイド特性を利用して選択的に情報の書き込みを行い得るように構成されている。
【００１１】
ＴＭＲ型のＭＲＡＭは、ナノ磁性体特有のスピン依存伝導現象に基づく磁気抵抗効果を利用して情報の読み出しを行い得る半導体磁気メモリであり、外部から電力を供給することなしに記憶を保持できる不揮発性メモリである。しかも、構造が単純であるため、高集積化が容易である。また、磁気モーメントの反転により記録を行うため、書き換え可能回数が大であり、アクセス時間についても非常に高速であることが予想され、既に１００ＭＨｚで動作可能であることがR. Scheuerlein et al.，ISSCC Digest of Technical Papers，pp.128-129，Feb.2000で報告されている。
【００１２】
以下、ＴＭＲ型のＭＲＡＭについて更に詳細に説明する。
【００１３】
図６は、ＭＲＡＭのメモリセルの記憶素子となるＴＭＲ素子１０の斜視図である。ＴＭＲ素子１０は、支持基板８の上に設けられ、磁化の方向が比較的容易に反転する磁化自由層（記憶層）２と、磁化の方向が固定されている磁化固定層４とを含んでいる。磁化自由層（記憶層）２と磁化固定層４とには、例えばニッケル、鉄、コバルト、またはこれらの合金を主成分とする強磁性体が用いられる。また、磁化固定層４は、合成反強磁性結合（ＳＡＦ: Synthetic Antiferromagnet）をもつ多層膜（強磁性体／金属／強磁性体の積層膜）であってもよい。ＳＡＦについては、S.S.Parkin et.al.，Physical Review Letters，7，May，pp.2304-2307(1990)で報告されている。
【００１４】
磁化固定層４は反強磁性体層５に接して形成されており、両層間に働く交換相互作用によって、磁化固定層４は強い一方向の磁気異方性を持つことになる。反強磁性体層５の材料としては、例えば、鉄、ニッケル、白金、イリジウムおよびロジウムなどのマンガン合金、あるいはコバルトやニッケル酸化物などを使用できる。
【００１５】
磁化自由層（記憶層）２は、磁化固定層４の磁化方向と平行な磁化容易軸（強磁性体が容易に磁化される方向軸）を有し、磁化固定層４の磁化方向に対し平行または反平行のいずれかの方向に磁化されやすく、この２つの状態間で比較的容易に磁化方向を反転させ得るように構成されている。従って、磁化自由層（記憶層）２を情報記憶媒体として用いる場合には、磁化固定層４の磁化方向に対し「平行」および「反平行」に磁化した磁化自由層（記憶層）２の２つの状態を、情報の“０”と“１”に対応させる。
【００１６】
また、磁化自由層（記憶層）２と磁化固定層４との間には、アルミニウム、マグネシウム、シリコン等の酸化物もしくは窒化物等からなる絶縁体によるトンネルバリア層３が形成されており、磁化自由層（記憶層）２と磁化固定層４との磁気的結合を切るとともに、磁化自由層（記憶層）２の磁化方向に応じたトンネル電流を流す役割を担っている。ＴＭＲ素子１０を構成する磁性層および導体層は、主にスパッタリング法により形成されるが、トンネルバリア層３は、スパッタリングで形成された金属膜を酸化もしくは窒化させることにより得ることができる。
【００１７】
トップコート層１は、ＴＭＲ素子１０と、ＴＭＲ素子１０に接続される配線との相互拡散防止や、接触抵抗低減および磁化自由層（記憶層）２の酸化防止という役割があり、通常は、銅、タンタル、窒化チタンおよびチタン等の材料が使用できる。引き出し電極層６は、ＴＭＲ素子１０と直列に接続される読み出し用のスイッチング素子との接続に用いられる。この引き出し電極層６は反強磁性体層５を兼ねてもよい。
【００１８】
図７は、一般的なＭＲＡＭのメモリ部の一部を簡略化して示す拡大斜視図である。ここでは、簡略化のために読み出し回路部分は省略し、１例として９個のメモリセルを示している。ＭＲＡＭは、相互に交差するビット線１１および書き込み用ワード線１２を有し、これらの配線１１と１２が交差する層間に、ＴＭＲ素子１０がマトリックス状に配置されている。
【００１９】
図８および９は、ＭＲＡＭの等価回路図を示している。図８は全体の構成を示し、図９はその部分拡大図である。図９では、１例として６個のメモリセルを示しているが、ビット線１１と書き込み用ワード線１２との交差点には、ＴＭＲ素子１０と共に、ＴＭＲ素子１０に直列に接続され、情報の読み出しの際に素子選択を行う電界効果トランジスタ１５が配されている。更に、電界効果トランジスタ１５のＯＮ、ＯＦＦを制御する読み出し用ワード線１３、および読み出された情報を出力するセンスライン１４が設けられている。そして、周辺回路部において、ビット線１１にはビット線電流駆動回路１６が接続され、書き込み用ワード線１２には双方向の書き込み用ワード線電流駆動回路１７が接続され、センスライン１４には読み出された情報を検出するセンスアンプ１８が接続されている。
【００２０】
図１０は、従来のＭＲＡＭのメモリ部に配置されるメモリセルの１つを示す模式的な断面図である。但し、図１０では、見やすくするため、層間絶縁膜４０は、層間絶縁膜間の境界やハッチングを図示省略して示している（以下、同様。）。
【００２１】
メモリセルの上部には、前述したＴＭＲ素子１０、ビット線１１、および書き込み用ワード線１２が配置されている。ビット線１１は、ＴＭＲ素子１０の上部に設けられ、トップコート層１に電気的に接続されている。書き込み用ワード線１２は、絶縁層を間に挟んでＴＭＲ素子１０の下方に設けられている。
【００２２】
一方、メモリセルの下部には、例えばｐ型シリコン半導体基板２０内に形成されたｐ型ウエル領域２１に、ドレイン電極２３、ドレイン領域２４、ゲート電極１３、ゲート絶縁膜２５、ソース領域２６、およびソース電極２７よりなるｎ型のＭＯＳ型電界効果トランジスタ１５が設けられている。トランジスタ１５のゲート電極１３は、セル間をつないで帯状に形成され、読み出し用ワード線１３を兼ねている。また、ドレイン電極２３は、引き出し配線７、読み出し用接続プラグ３０、３２や、読み出し用ランディングパッド３１、３３を介してＴＭＲ素子１０の引き出し電極層６に接続されており、ソース電極２７はセンスライン１４に接続されている（以下の図中では、接続プラグはプラグ、ランディングパッドはランドと略記する。）。ここでは、引き出し配線７と読み出し用ランディングパッド３１との接続を、読み出し用接続プラグ３０を介して行う例を示したが、読み出し用接続プラグ３０を省略して接続孔に引き出し配線層を直接形成することも可能である（以下、同様。）。
【００２３】
このように構成されたメモリセルにおいて、ＴＭＲ素子１０への情報の書き込みは、ビット線１１および書き込み用ワード線１２に電流を流し、これらから発生する磁界の合成磁界によって、磁化自由層（記憶層）２の磁化方向を、磁化固定層４の磁化方向に対して「平行」または「反平行」に定めることによって行う。
【００２４】
ＴＭＲ素子１０の磁化自由層（記憶層）２における磁界は、通常、磁化容易軸方向の磁界ＨEAがビット線１１を流れる書き込み電流によって印加され、磁化困難軸方向の磁界ＨHAが書き込み用ワード線１２を流れる書き込み電流によって印加され、これらの磁界ＨEAとＨHAとのベクトル合成による合成磁界が作用する。
【００２５】
ＭＲＡＭでは、それぞれ一方のみでは磁化反転が起こらない強さの磁界ＨEA（＜一方向反転磁界Ｈs）およびＨHA（＜Ｈs）を印加し、アステロイド磁化反転特性を利用して、電流を流しているビット線１１と書き込み用ワード線１２との交差点にあり、ＨEAとＨHAの両磁界が共に作用するメモリセルにだけ磁性スピンの反転を起こさせ、書き込みを行うことが一般的である。以下、この原理を詳述する（米国特許 第６０８１４４５号明細書参照。）。
【００２６】
図１１は、情報書き込み動作時における、ＴＭＲ素子の磁化自由層（記憶層）２の磁界応答特性を示すアステロイド曲線のグラフである。アステロイド曲線は、エネルギー最小の条件から、次式
ＨEA2/3 ＋ ＨHA2/3 ＝ Ｈs2/3
で与えられ、ＴＭＲ素子の書き込み条件、すなわち印加された磁界によって磁化自由層（記憶層）２の磁化方向が反転可能となるしきい値を表している。ここで、一方向反転磁界Ｈsの大きさは、磁化自由層（記憶層）２の材質ばかりでなく、形状などにも依存する。
【００２７】
図１１に示すように、磁化容易軸方向に印加された磁界ＨEAをＨx（＜Ｈs）とし、磁化困難軸方向に印加された磁界ＨHAをＨy（＜Ｈs）とすると、ＨxとＨyとのベクトル和である合成磁界Ｈが磁化自由層（記憶層）２に作用し、この合成磁界Ｈがアステロイド曲線上の点Ｃに対応するしきい値Ｈcより大きく、アステロイド曲線の外部の領域１５１または１５２Ａに達する大きさであるとき、磁化自由層（記憶層）２の磁化方向を反転させることが可能となる。他方、ベクトル和がアステロイド曲線の内部の領域１５０にとどまる合成磁界Ｈは、磁化自由層（記憶層）２の磁化方向を反転させることができない。
【００２８】
上述の磁化方向反転特性は、磁化容易軸方向磁界ＨEAと磁化困難軸方向磁界ＨHAとが共に存在する場合には、磁化方向を反転させるのに必要な磁界の大きさが、それぞれが単独で作用する場合に比べて低減されると共に、ビット線１１と書き込み用ワード線１２の２本の書き込み用配線を用いることにより、両者の交差点にあるメモリセルのＴＭＲ素子１０にだけ選択的に情報を書き込むことが可能になる原理を示している。
【００２９】
即ち、ビット線１１を流れる書き込み電流によって、そのビット線１１の下方に配置されたすべてのＴＭＲ素子１０に、磁化容易軸方向磁界ＨEAであるＨxが印加され、また、書き込み用ワード線１２を流れる書き込み電流によって、その書き込み用ワード線１２の上方に配置されたすべてのＴＭＲ素子１０Ａに、磁化困難軸方向磁界ＨHAであるＨｙが印加される。しかし、磁化容易軸方向又は磁化困難軸方向に単独の磁界が作用する場合、磁化反転に必要になる磁界のしきい値は、上記のアステロイド曲線の磁化容易軸（ｘ軸）または磁化困難軸（ｙ軸）上での値、一方向反転磁界Ｈsである。従って、Ｈsより小さいＨxやＨyを作用させても、それぞれ単独では磁化自由層（記憶層）２の磁化方向を反転させることはできない。しかしながら、書き込み電流が流れるビット線１１と書き込み用ワード線１２との交点にあり、ＨxとＨｙとが共に作用するメモリセルでは、その合成磁界Ｈがアステロイド曲線上のしきい値Ｈcをこえてアステロイド曲線の外部の領域１５１（Ａ）に達し、磁化自由層（記憶層）２の磁化方向を反転させることが可能である。
【００３０】
なお、ＨxまたはＨｙが一方向反転磁界Ｈsより大きいと、それが印加されるすべてのメモリセルに情報が書き込まれてしまう不都合が生じるから、ＨxおよびＨｙは、Ｈs未満でなければならず、領域１５２は不適当である。従って、情報の書き込みのために磁化自由層（記憶層）２に印加する合成磁界として適切な領域は、図１１に灰色で示した領域１５１（Ａ）である。
【００３１】
単一のメモリセルに関しては、上記の通りである。しかし、１ＭビットのＭＲＡＭには約１００万個というように、磁気メモリ装置には非常に多数のＴＭＲ素子１０が含まれる。後述するように、その磁気特性は素子ごとに多かれ少なかれ異なっており、このため、アステロイド曲線で表されるしきい値や、書き込みのために印加する合成磁界の適切な領域Ａは、素子ごとに多かれ少なかれ異なっていることに注意しなければならない。
【００３２】
図１２は、一方向反転磁界Ｈsの大きさが異なる２つのＴＭＲ素子１０に情報の書き込みを行うために磁化自由層（記憶層）２に印加する合成磁界の適切な領域を示すグラフである。一方向反転磁界がＨs1であるＴＭＲ素子１０への情報の書き込みのために印加する合成磁界の適切な領域をＡ1とし、一方向反転磁界がＨs2であるＴＭＲ素子１０への情報の書き込みのために印加する合成磁界の適切な領域をＡ2とすると、これら２つのＴＭＲ素子に対して適切に情報の書き込みを行うために印加する合成磁界は、Ａ1とＡ2とが重なる領域でなければならない。メモリセルの中に一方向反転磁界Ｈsが大きく異なるＴＭＲ素子１０が含まれていると、すべてのＴＭＲ素子１０を正しく駆動できる合成磁界は著しく狭い範囲になる。
【００３３】
図１３は、ＴＭＲ素子１０における情報の読み出し動作を説明するための概略断面図である。ここでは、ＴＭＲ素子１０の層構成を概略図示しており、トップコート層１、反強磁性体層５および引き出し電極層６は図示を省略している。
【００３４】
ＴＭＲ素子１０に記録された情報の読み出しは、磁気抵抗効果の１種であるＴＭＲ効果を利用して行う。ＴＭＲ効果とは、トンネルバリア層を挟んで対向している２つの磁性層間を流れるトンネル電流に対する抵抗が、２つの磁性層の磁性スピンの向きが「平行」であれば小さくなり、「反平行」であれば大きくなる現象である。
【００３５】
具体的には、図１３に示すように、ビット線１１から磁化自由層（記憶層）２、トンネルバリア層３および磁化固定層４を貫いて流れるトンネル電流を供給し、上記の抵抗の大小に対応した読み出し電流を引き出し電極層６から取り出し、読み出し電流の大小によって磁化自由層（記憶層）２の磁性スピンの向きを検出する。
【００３６】
即ち、図１３の左図に示すように、磁化自由層（記憶層）２と磁化固定層４との磁化の方向が「平行」で、磁性スピンが揃っている場合には、これら２つの層の間の抵抗は小さく、大きな読み出し電流がトンネルバリア層３を貫いて流れる。他方、図１３の右図に示すように、磁化自由層（記憶層）２と磁化固定層４との磁化の方向が「反平行」で、磁性スピンが逆向きの場合には、これら２つの層の間の抵抗は大きく、トンネルバリア層３を貫いて流れる読み出し電流は小さい。
【００３７】
図１０に示したように、ＴＭＲ素子１０の引き出し電極層６は、引き出し配線７、読み出し用接続プラグ３０と３２、および読み出し用ランディングパッド３１と３３によって読み出し用トランジスタ１５のドレイン電極２３へ接続され、読み出し用トランジスタ１５のソース電極２７はセンスライン１４へ接続されている。従って、ＭＲＡＭの読み出し動作時には、駆動電流が印加されたビット線１１へ接続されているＴＭＲ素子１０のうち、ゲート電極（読み出し用ワード線）１３への制御信号の印加によって選択されたＴＭＲ素子１０の読み出し電流のみが、読み出し用電界効果トランジスタ１５を介してセンスライン１４へ出力される。このように電界効果トランジスタ１５は、ＴＭＲ素子１０に記憶されている情報を選択的に読み出すためのスイッチング素子として機能する。
【００３８】
なお、トランジスタ１５は、ｎ型またはｐ型電界効果トランジスタであってよいが、その他、ダイオード、バイポーラトランジスタ、ＭＥＳＦＥＴ（Metal Semiconductor Field Effect Transistor）等、各種のスイッチング素子を用いることができる。
【００３９】
図１４は、１ＭビットＭＲＡＭの配置を示す平面図である。図１４に示されているように、メモリセルは多数集積してメモリ部に形成され、その周囲に制御回路などの周辺回路が形成されている。
【００４０】
図１５は、ＭＲＡＭにおける従来のメモリセル間の配置関係の一例を示す平面図である（例えば、後述の特許文献１参照。）。図のＭＲＡＭでは、互いに左右対称に作られた２つのメモリセルが１組を形成し、この１組を単位として多数のメモリセルが配置されている。１つのメモリセルは、１つのＴＭＲ素子１０と１つの読み出し用（選択）トランジスタを含む１Ｔ１Ｊ型のメモリセルで、ＴＭＲ素子１０の引き出し電極６からのびる引き出し配線７や、引き出し配線７と読み出し用（選択）トランジスタのドレイン電極とを接続する読み出し用接続プラグ３０を含み、各メモリセルをつないでビット線１１や書き込み用ワード配線１２が設けられている。簡単化のため、より下層に設けられている配線や読み出し用（選択）トランジスタは、図示を省略した。
【００４１】
図１６は、上記のＭＲＡＭにおける４つのメモリセルの配置関係を示す模式的な断面図である。１つのメモリセルの構造は、図１０に示したメモリセルと本質的には同じである。即ち、メモリセルの上部には、前述したＴＭＲ素子１０、ビット線１１、および書き込み用ワード線１２が配置され、ビット線１１は、ＴＭＲ素子１０の上部に設けられ、ＴＭＲ素子１０のトップコート層１に電気的に接続され、書き込み用ワード線１２は、絶縁層を間に挟んでＴＭＲ素子１０の下方に設けられている。メモリセルの下部には、例えばｐ型シリコン半導体基板２０内に形成されたｐ型ウエル領域２１に、ドレイン電極２３、ドレイン領域２４、ゲート電極１３、ゲート絶縁膜２５、ソース領域２６、およびソース電極２７よりなるｎ型の選択用ＭＯＳ型電界効果トランジスタ１５が設けられている。トランジスタ１５のゲート電極１３は、セル間をつないで帯状に形成され、読み出し用ワード線１３を兼ねている。また、ドレイン電極２３は、引き出し配線７、読み出し用接続プラグ３０、３２、３４および読み出し用ランディングパッド３１、３３、３５を介してＴＭＲ素子１０の引き出し電極層６に接続されており、ソース電極２７はセンスライン１４に接続されている。
【００４２】
互いに左右対称に作られた２つのメモリセルは、ソース領域２６、ソース電極２７およびセンスライン１４を共用している。
【００４３】
図１５と１６に示したＭＲＡＭのメモリ部の作製工程の概略は、次の通りである。
【００４４】
まず、公知の半導体技術によって、例えば、シリコン基板２０のｐ型ウエル領域２１に読み出し用ＭＯＳ電界効果トランジスタ１５と、その間を分離するＳＴＩ（Shallow Trench Isolation）またはＬＯＣＯＳ（Local Oxidation of Silicon）などの酸化膜２２を形成する。
【００４５】
次に、その上に積層した絶縁膜に下部配線を形成する。例えば、書き込み用ワード線１２と読み出し用ランディングパッド３１の形成では、ＣＶＤ（Chemical Vapor Deposition）法により層間絶縁膜として酸化シリコン膜を堆積させ、フォトリソグラフィ技術とドライエッチングにより層間絶縁膜をパターニングした後、バリア層としてタンタルまたは窒化タンタルの薄膜（図示省略）を層間絶縁膜の全面にスパッタ法によって形成し、ＣＶＤ法やメッキ法により配線溝と開口部に銅を埋め込み、ＣＭＰ（化学的機械研磨）法により表面を平坦化して、書き込み用ワード線１２と読み出し用ランディングパッド３１を形成する。また、センスライン１４の形成では、スパッタ法や蒸着法によりアルミニウム薄膜を形成し、フォトリソグラフィ技術とドライエッチングによりパターニングして、アルミニウム配線を形成する。
【００４６】
図１７と１８は、上記のようにして形成した下部配線層の上にＴＭＲ素子１０などの上部構造を作製する工程のフローを示す概略断面図である。但し、これらの図の断面の位置は図１６に示した断面の位置と同じであり、簡略化のため、書き込み用ワード線１２および読み出し用ランディングパッド３１が形成された層間絶縁膜より上部のみを示した。
【００４７】
銅イオンの拡散を防止する拡散防止膜として、図示省略した窒化シリコン膜をＣＶＤ法により形成した後、図１７（ａ）に示すように、層間絶縁膜５０として酸化シリコン膜をＣＶＤ法によって堆積させ、フォトリソグラフィ技術とドライエッチングによりパターニングして、開口部５１を形成する。
【００４８】
次に、図１７（ｂ）に示すように、バリア層として窒化チタンの薄膜（図示省略）を、層間絶縁膜５０の全面にスパッタ法によって形成した後、ＣＶＤ法によりタングステンなどを開口部５１に埋め込み、その後、表面をＣＭＰ法によって平坦化して、タングステン接続プラグなどの読み出し用接続プラグ３０を形成する。
【００４９】
次に、図１７（ｃ）に示すように、スパッタ法などによって全面に、例えば、引き出し電極層６および引き出し配線７となるタンタル層、反強磁性体層５として白金などのマンガン合金層、磁化固定層４として鉄とコバルトの合金層、トンネルバリア層３として酸化アルミニウム層、磁化自由層２として鉄とコバルトとホウ素との合金層ＣｏＦｅ−３０Ｂ、トップコート層１としてタリウム層を積層し、ＴＭＲ素子１０を構成する各層を形成する。トンネルバリア層３は、スパッタ法で形成された金属膜を酸化もしくは窒化させることにより得ることができる。
【００５０】
次に、図１７（ｄ）に示すように、表面にポジ型レジスト層５２を塗布などにより形成し、ＴＭＲ素子の形状に対応した露光パターンを有するフォトマスク５５を用いてレジスト層５２を露光した後、現像して、ＴＭＲ素子の形状にパターニングされたレジストマスク５６を形成する。後述するように、この際、ＴＭＲ素子パターンが近接していると、近接効果によって露光パターン５３が変形し、正しくＴＭＲ素子の形状にパターニングされたレジストマスク５６を形成することができない。
【００５１】
次に、図１８（ｅ）に示すように、レジストマスク５６をマスクとしてドライエッチングにより、トップコート層１をＴＭＲ素子の形状に加工する。
【００５２】
次に、レジストマスク５６を除去後、図１８（ｆ）に示すように、トップコート層１をマスクとして、記憶層２、トンネルバリア層３、磁化固定層４および反強磁性層５をエッチングして、ＴＭＲ素子１０の形状に加工する。
【００５３】
次に、図１８（ｇ）に示すように、フォトリソグラフィ技術によりレジストマスク５７を形成し、引き出し電極層６をエッチングして、ＴＭＲ素子１０の引き出し電極層６と引き出し配線７の形状に加工する。この後、レジストマスク５７を除去する。
【００５４】
次に、図示は省略したが、ＣＶＤ法により層間絶縁膜５４として酸化シリコン膜を堆積させ、ＴＭＲ素子１０と引き出し配線７の埋め込みを行った後、前述した方法で銅やアルミニウムなどからなるビット線１１を形成し、その上に保護層を形成する。
【００５５】
ここでは、引き出し配線７と読み出し用ランディングパッド３１との接続を、読み出し用接続プラグ３０を介して行う例を示したが、図１７（ｂ）に示した読み出し用接続プラグ３０の形成を省略し、開口部５１に引き出し配線層７を直接形成することも可能である。
【００５６】
いずれにしても、ＴＭＲ素子１０に近接して読み出し用トランジスタ１５と接続するための接続孔などを設けることが必要である。一方、接続孔などの周辺は表面形状が平坦ではないことが多く、ＴＭＲ素子１０の平面形状を乱す原因となる。従って、平面形状の乱れの少ないＴＭＲ素子１０を形成するには、特定の読み出し用接続プラグ３０などの接続孔がＴＭＲ素子１０に近接して設けられるのではなく、ＴＭＲ素子１０の周囲に設けられるすべての接続孔が均等に遠ざけて配置されるのが望ましい。
【００５７】
【特許文献１】米国特許第６１７４７３７号明細書（第２−６頁、図１−１３）
【発明の開示】
【発明が解決しようとする課題】
【００５８】
上述した通り、ＴＭＲ素子を用いるＭＲＡＭは、構造が単純で、磁気モーメントの反転によって高速の書き込みができる不揮発性のＲＡＭという特徴を有するが、大容量（高集積化）メモリを高歩留まりで実現し、ＭＲＡＭを実用化するためには、書き込みおよび読み出し動作を広いマージンをもって行えるように、ＴＭＲ素子の書き込みおよび読み出し特性のばらつきを抑えることが必要である。
【００５９】
読み出し特性については、メモリセルを構成する各ＴＭＲ素子において、磁化自由層（記憶層）と磁化固定層との間に挟持されるトンネルバリア層の接合面積（投影面積）を均一にして、抵抗値のばらつきを抑えることが、読み出し時の出力特性のばらつきを低減させることにつながり、歩留まりを向上させる効果がある。
【００６０】
図１９は、ＴＭＲ素子の読み出し抵抗の分布の一例を示すグラフである。平均値では“０”の状態での抵抗値と“１”の状態での抵抗値との差が同じである場合、読み出し抵抗の分散幅を抑えることによって、動作マージンが大きくなり高歩留まりが期待できる。また、設計マージンを同じにすると、信号電圧が大きく取れ、高速動作が可能になる。
【００６１】
一方、書き込み特性については、メモリセルを構成する各ＴＭＲ素子１０の一方向反転磁界Ｈsの分散幅を抑えることが大容量メモリを実現するために必要である。図１２のアステロイド特性を用いて先述したように、Ｈsの分散幅が大きいとＴＭＲ素子の書き込みのために印加できる合成磁界の範囲が狭くなるので、図２０のようにＨｓの分散幅が大きすぎると印加できる合成磁界の範囲が狭くなりすぎ、１つのＭＲＡＭ装置に含まれるすべてのＴＭＲ素子に安定した書き込みを行うことが不可能になり、大容量のメモリを実現することができなくなる。
【００６２】
一方向反転磁界Ｈsは、磁化自由層（記憶層）２の材質が同じであれば、主に磁化自由層（記憶層）２の形状異方性で決まるため、その分散幅を抑えるには、ＴＭＲ素子１０の磁化自由層（記憶層）２の面積とその形状アスペクト比（縦横比）を制御することが重要である。
【００６３】
この点から、従来のＭＲＡＭのメモリセルの製造工程のうち、図１７（ｄ）に示したフォトリソグラフィによるレジスト層５２のパターニング工程が、特に重要である。なぜなら、ここで形成された露光パターン５３が、現像によってレジストマスク５６のパターンになり、このレジストマスク５６を用いたエッチングによってＴＭＲ素子１０の形状が形成されるので、このパターニング工程での精度の不足は、そのままＴＭＲ素子１０の形状精度の不足を引き起こすからである。
【００６４】
しかしながら、図１５に示した従来のメモリセルの配置はこの点での配慮が十分ではなかった。即ち、図１５に示した配置は左右対称の２つ１組のメモリセルを単位としてメモリセルを配置しているため、ＴＭＲ素子１０同士が等間隔に配列せず、図２１にＴＭＲ素子１０のみを取り出して模式的に示したように、左右対称の２つのＴＭＲ素子が近接して配置されている。このように２つのマスクパターンが近接して配置されると、照射光の散乱などによる露光パターン５３間の近接効果によって、レジストマスクパターン５６が変形するという問題が生じる。この際、近接する２つのＴＭＲ素子に対応するレジストマスクパターン５６のうち、片方が大きく変形する傾向があるため、これらから形成されるＴＭＲ素子の形状は、ばらつきが大きくなりやすい傾向がある。
【００６５】
近接効果による変形は、ＯＰＣ（Optical Proximity correction）法によって修正する方法はあるものの、ＴＭＲ素子１０のように二次元パターン形状に書き込み特性及び読み出し特性が敏感な素子の場合、この方法による補正は不十分である。また、ＴＭＲ素子１０を加工する上で、ドライエッチングのローディング効果、イオンミリングのシャドウ効果などが加わり、ＴＭＲ素子１０の平面形状がマスクパターンやレジストパターンから変形し、この結果、一方向反転磁界のばらつきが更に大きくなるという問題もある。
【００６６】
本発明は、上記のような事情に鑑みてなされたものであって、その目的は、情報記憶部分に対応したレジストマスクパターンの作製に際し、その変形が均等になり、この結果、情報記憶部分における書き込み特性及び読み出し特性のばらつきが小さく抑えられ、信頼性の高い大容量のメモリ装置を歩留まりよく製造できる、ＭＲＡＭなどの固体メモリ装置を提供することにある。
【課題を解決するための手段】
【００６７】
即ち、本発明は、情報記憶部分が２次元的に配列されている固体メモリ装置において、
前記配列が少なくとも並進対称性を有するパターンに形成されている
ことを特徴とする、固体メモリ装置に係わるものである。
【発明の効果】
【００６８】
本発明によれば、前記情報記憶部分が並進対称性を有する前記配列を形成するように配置されていて、前記情報記憶部分とその周囲の前記情報記憶部分との関係が、どの前記情報記憶部分についても同じになるように配置されている。このため、前記情報記憶部分の作製工程の、前記情報記憶部分の形状に対応したレジストマスクパターンを作製するリソグラフィ工程において、近接効果が特定の情報記憶部分間に特に大きく現れることがない。
【００６９】
リソグラフィ工程でおこる近接効果が、前記情報記憶部分の各々に対応するレジストマスクパターンで均等に生じ、更に、その後の前記情報記憶部分作製工程においても、ドライエッチングのローディング効果や、イオンミリングのシャドウ効果などの影響も、前記情報記憶部分の各々に均等に現れるので、前記情報記憶部分の形状のばらつきが抑えられる。この結果、前記情報記憶部分における書き込み特性及び読み出し特性のばらつきが抑えられ、信頼性の高い、大容量の固体メモリ装置を、高い生産性で実現できる。
【００７０】
本発明は、磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁化自由層との積層体を、前記情報記憶部分として有する磁気メモリ素子が配列された磁気メモリ装置に適用されるが、これ以外に、ＭＯＳ（Metal Oxide Semiconductor）トランジスタで駆動されるキャパシタを前記情報記憶部分として有するＤＲＡＭ（Dynamic Random Access Memory）でも、同様のリソグラフィ工程で前記キャパシタが形成されるので、同様の効果が得られる。また、ＳＲＡＭ（Static Random Access Memory）、ＦＲＡＭ（Ferroelectric Random Access Memory ）、ＲＯＭ（Read Only Memory）、ＰＲＯＭ（Programmable ROM）、そしてＥＰＲＯＭ（Erasable and Programmable ROM）についても同様である。
【発明を実施するための最良の形態】
【００７１】
本発明において、磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁化自由層との積層体を、前記情報記憶部分として有する磁気メモリ素子が配列され、前記積層体と電気的に接続されている第１配線と、前記積層体と電気的に絶縁されている第２配線とによって前記積層体が駆動される磁気メモリ装置として構成されているのがよい。前記磁気メモリ素子は、書き込み特性及び読み出し特性が前記積層体の二次元パターン形状に敏感であるので、本発明は特に効果的である。
【００７２】
また、前記積層体のパターンが線対称軸を有していて、隣接し合う前記積層体が、前記線対称軸に関して対称になるように配置されているのがよい。
【００７３】
また、隣接し合う前記積層体が、前記第２配線に沿う方向において半ピッチずれて配置されているのがよい。このようにすると、後に実施の形態２で図を用いて説明するように、前記磁気メモリ素子の周囲に設けられる接続孔などを前記磁気メモリ素子から均等に遠ざけて配置することができ、前記接続孔などの形成によって生じる表面形状の乱れが前記磁気メモリ素子の形状へ及ぼす影響を、できるだけ小さく抑えることができる。
【００７４】
また、前記第１配線と前記第２配線とが直交し、前記積層体のパターンが線対称軸を持ち、この線対称軸が前記第１又は前記第２配線に対して、０度、９０度、１８０度、２７０度と異なる角度をとるように配置されているのがよい。このようにすると、トグルモードで前記磁気メモリ素子に書き込みを行うことができる。トグルモードによる書き込みでは、書き込み電流の方向を反転させる必要がないので、駆動回路を簡素化および高速化することができる。また、書き込み用配線と読み出し用配線とを独立に設けることで、書き込み動作と読み出し操作をほぼ独立に行うことができる。
【００７５】
この際、前記積層体の引き出し配線を下層配線と接続するための接続孔のパターンも、前記線対称軸を有し、隣接し合う前記接続孔が前記線対称軸に関して対称になるように配置されているのがよい。これは前述したと同様に、前記磁気メモリ素子の周囲に設けられる接続孔などを均等に遠ざけて配置して、前記接続孔などの形成によって生じる表面形状の乱れが前記磁気メモリ素子の形状へ及ぼす影響をできるだけ小さくするためである。
【００７６】
また、前記積層体の配列領域の外側に前記積層体と同一形状のダミーパターンが形成されているのがよい。このようにすると、配列の最も外側に位置する前記積層体も、配列内部の前記積層体と同様に、周囲を完全に前記積層体で取り囲まれた状態になり、配列内部の前記積層体と同じ条件下で形成することができる。
【００７７】
また、前記磁化固定層と前記磁化自由層との間に前記トンネルバリア層が挟持され、前記第１配線としてのビット線及び前記第２配線としての書き込みワード線にそれぞれ電流を流すことによって誘起される磁界で前記磁化自由層を所定方向に磁化して情報を書き込み、この書き込み情報を前記トンネルバリア層を介してのトンネル磁気抵抗効果によって読み出すように構成されているのがよい。これらは、ＭＲＡＭの標準的な構成である。
【００７８】
また、前記情報記憶部分が線対称軸をもつ平面形状パターンを有し、隣接し合う前記情報記憶部分が、前記線対称軸に関して対称になるように配置されているのがよい。
【００７９】
また、隣接し合う前記情報記憶部分が、配線に沿う方向において半ピッチずれて配置されているのがよい。
【００８０】
また、前記情報記憶部分が線対称軸をもつ平面形状パターンを有し、この線対称軸が配線に対して、０度、９０度、１８０度、２７０度と異なる角度をとるように配置されているのがよい。
【００８１】
また、前記情報記憶部分の配列領域の外側に、前記情報記憶部分と同一形状のダミーパターンが形成されているのがよい。
【００８２】
以下、本発明の好ましい実施の形態を図面参照下に具体的に説明する。なお、下記の実施の形態１〜４は、前記固体メモリ装置が磁気メモリ装置（ＭＲＡＭ）である場合である。
【００８３】
実施の形態１
図１は、実施の形態１に基づく磁気メモリ装置（ＭＲＡＭ）におけるメモリセルの配置を示す平面図である。この磁気メモリ装置は、図１５に示した従来例のＭＲＡＭと対比されるべきものであり、図１５と同様、簡単化のため、より下層に設けられている配線や読み出し用（選択）トランジスタは、図示を省略している。
【００８４】
図１に示すＭＲＡＭにおいて、１つのメモリセルは、１つのＴＭＲ素子１０と１つの読み出し用（選択）トランジスタを含む１Ｔ１Ｊ型のメモリセルで、ＴＭＲ素子１０の引き出し電極６からのびる引き出し配線７や、引き出し配線７と読み出し用（選択）トランジスタのドレイン電極とを接続する読み出し用接続プラグ３０を含み、各メモリセルをつないでビット線１１や書き込み用ワード配線１２が設けられている点で、図１５に示した従来例のＭＲＡＭと同様である。
【００８５】
異なっているのは、図１５に示した従来例のＭＲＡＭでは左右対称の２つ１組のメモリセルを単位として多数のメモリセルが配置されていたのに対し、図１に示すＭＲＡＭでは１つのメモリセルを単位とし多数のメモリセルが横方向および縦方向に等間隔で配置されていること、即ち、その配列が並進対称性を有していることである。
【００８６】
図１に示されているように、本実施の形態のＭＲＡＭでは、１つのＴＭＲ素子とそれを取り囲むＴＭＲ素子との関係が、すべてのＴＭＲ素子で同等になるように配置されているため、近接効果がすべてのＴＭＲ素子で均等になり、ばらつきが改善される。
【００８７】
ただし、配列の最も外側に位置するＴＭＲ素子１０だけには、その外側にこのＴＭＲ素子１０を取り囲むＴＭＲ素子１０が存在しない。そこで、この配列領域の外側にＴＭＲ素子１０と同一形状のダミーパターンを形成しておくのがよい。このようにすると、配列の最も外側に位置するＴＭＲ素子１０も、配列の内部のＴＭＲ素子１０と同様に、周囲を完全にＴＭＲ素子１０とダミー１０ｂで取り囲まれた状態になり、配列の内部のＴＭＲ素子１０と同様の条件下で形成することができる。なお、図１では、メモリセルの配列領域と周辺領域との境界が、図の上部および右側に配列されたダミーパターン１０ｂの位置にあると想定しているものとする。
【００８８】
図２は、上記のＭＲＡＭにおける４つのメモリセルの配置関係を示す模式的な断面図である。
【００８９】
１つのメモリセルの構成要素は、図１６に示した従来のメモリセルとほぼ同じである。即ち、メモリセルの上部には、前述したＴＭＲ素子１０、ビット線１１、および書き込み用ワード線１２が配置され、ビット線１１は、ＴＭＲ素子１０の上部に設けられ、ＴＭＲ素子１０のトップコート層１に電気的に接続され、書き込み用ワード線１２は、絶縁層を間に挟んでＴＭＲ素子１０の下方に設けられている。メモリセルの下部には、例えばｐ型シリコン半導体基板２０内に形成されたｐ型ウエル領域２１に、ドレイン電極２３、ドレイン領域２４、ゲート電極１３、ゲート絶縁膜２５、ソース領域２６、およびソース電極２７よりなるｎ型の選択用ＭＯＳ型電界効果トランジスタ１５が設けられている。トランジスタ１５のゲート電極１３は、セル間をつないで帯状に形成され、読み出し用ワード線１３を兼ねている。また、ドレイン電極２３は、引き出し配線７、読み出し用接続プラグ３０、３２、３４および読み出し用ランディングパッド３１、３３、３５を介してＴＭＲ素子１０の引き出し電極層６に接続されており、ソース電極２７はセンスライン１４に接続されている。
【００９０】
ＴＭＲ素子１０は、従来例と同様、図６に示した構造を有する。ＴＭＲ素子１０は、支持基板８（ここでは、層間絶縁膜）の上に設けられ、磁化の方向が比較的容易に反転する磁化自由層（記憶層）２と、磁化の方向が固定されている磁化固定層４とを含んでいる。磁化自由層（記憶層）２と磁化固定層４とには、例えばニッケル、鉄、コバルト、またはこれらの合金を主成分とする強磁性体が用いられる。また、磁化固定層４は、合成反強磁性結合（ＳＡＦ）をもつ多層膜（強磁性体／金属／強磁性体の積層膜）であってもよい。
【００９１】
磁化固定層４は反強磁性体層５に接して形成されており、両層間に働く交換相互作用によって、磁化固定層４は強い一方向の磁気異方性を持つことになる。反強磁性体層５の材料としては、例えば、鉄、ニッケル、白金、イリジウムおよびロジウムなどのマンガン合金、あるいはコバルトやニッケル酸化物などを使用できる。
【００９２】
磁化自由層（記憶層）２は、磁化固定層４の磁化方向と平行な磁化容易軸（強磁性体が容易に磁化される方向軸）を有し、磁化固定層４の磁化方向に対し平行または反平行のいずれかの方向に磁化されやすく、この２つの状態間で比較的容易に磁化方向を反転させ得るように構成されている。従って、磁化自由層（記憶層）２を情報記憶媒体として用いる場合には、磁化固定層４の磁化方向に対し「平行」および「反平行」に磁化した磁化自由層（記憶層）２の２つの状態を、情報の“０”と“１”に対応させる。
【００９３】
また、磁化自由層（記憶層）２と磁化固定層４との間には、アルミニウム、マグネシウム、シリコン等の酸化物もしくは窒化物等からなる絶縁体によるトンネルバリア層３が形成されており、磁化自由層（記憶層）２と磁化固定層４との磁気的結合を切るとともに、磁化自由層（記憶層）２の磁化方向に応じたトンネル電流を流す役割を担っている。ＴＭＲ素子１０を構成する磁性層および導体層は、主にスパッタリング法により形成されるが、トンネルバリア層３は、スパッタリングで形成された金属膜を酸化もしくは窒化させることにより得ることができる。
【００９４】
トップコート層１は、ＴＭＲ素子１０と、ＴＭＲ素子１０に接続される配線との相互拡散防止や、接触抵抗低減および磁化自由層（記憶層）２の酸化防止という役割があり、通常は、銅、タンタル、窒化チタンおよびチタン等の材料が使用できる。引き出し電極層６は、ＴＭＲ素子１０と直列に接続される読み出し用のスイッチング素子との接続に用いられる。ここでは、この引き出し電極層６は反強磁性体層５を兼ねてもよい。
【００９５】
図１６に示した従来のメモリセルと異なっているのは、隣接する２つのメモリセルの間でソース領域２６、ソース電極２７およびセンスライン１４を共用するため、一方のメモリセルでは読み出し用ランディングパッド３３である部分が、もう一方のメモリセルでは読み出し用配線３３ｂになっていることである。
【００９６】
図２に示すＭＲＡＭでは、図１５に示したＭＲＡＭと同様、４層配線のプロセスを想定している。ＭＲＡＭセルアレイとして基本機能を満足させるためには、３層メタル配線で可能であるが、０．１８μｍ以降の大部分の高速メモリ回路プロセスやロジック回路プロセスは４層以上のメタル配線を用いているので、これに合わせた仕様にしている。
【００９７】
図２と図１６とを比べると、従来例の図１６では、下部も上部も左右対称の２つ１組のメモリセルで構成されている。これは、下部構造として配線を簡略化できる左右対称の構造を採用したため、それに引きずられて、上部のＴＭＲ素子１０の配置までもが左右対称の配置になっていたものである。それに対し本実施の形態では、読み出し用ランディングパッド３３ｂを設けることによって、下部構造は従来と同様、配線を簡略化できる左右対称の構造としたまま、上部の配置を並進対称を有する構造に変更し、下部構造は左右対称、上部構造は並進対称のそれぞれに最適化した構造を実現することに成功している。
【００９８】
実施の形態２
図３は、実施の形態２に基づく磁気メモリ装置（ＭＲＡＭ）におけるメモリセルの配置を示す平面図である。
【００９９】
図１に示した実施の形態１のＭＲＡＭと同様に、図３に示すＭＲＡＭにおいて、１つのメモリセルは、１つのＴＭＲ素子１０と１つの読み出し用（選択）トランジスタを含む１Ｔ１Ｊ型のメモリセルで、ＴＭＲ素子１０の引き出し電極６からのびる引き出し配線７や、引き出し配線７と読み出し用（選択）トランジスタのドレイン電極とを接続する読み出し用接続プラグ３０を含み、各メモリセルをつないでビット線１１や書き込み用ワード配線１２が設けられている。図１と同様、簡単化のため、より下層に設けられている配線や読み出し用（選択）トランジスタは、図示を省略している。
【０１００】
実施の形態１と異なっているのは、実施の形態１の配列では、すべての列でＴＭＲ素子１０が書き込み用ワード線１２に沿う列方向において同じ位置に配置されているのに対し、実施の形態２では、ＴＭＲ素子１０の位置が書き込み用ワード線１２に沿う列方向において半ピッチずれて配置されている第１列と第２列とが交互に繰り返されて配列が形成されていることである。
【０１０１】
実施の形態１の配列では、左右の列でＴＭＲ素子１０の位置が書き込み用ワード線１２に沿う列方向において揃っているので、左の列のメモリセルの読み出し用接続プラグ３０が右の列のＴＭＲ素子１０に近接して配置されることになる。先述したように、読み出し用接続プラグ３０などが形成されている領域では表面形状が乱れていることが多く、実施の形態１の配列では、ＴＭＲ素子１０がこの影響をうけやすい。
【０１０２】
これに対して、実施の形態２の配列では、左右の列でＴＭＲ素子１０の位置が書き込み用ワード線１２に沿う列方向において半ピッチずれているので、左の列のメモリセルの読み出し用接続プラグ３０と右の列のＴＭＲ素子１０との距離が大きくなる。このため、実施の形態２の配列では、ＴＭＲ素子１０が、読み出し用接続プラグ３０などが形成されている領域での表面形状の乱れの影響をうけにくくなる利点がある。
【０１０３】
その他の特徴は、実施の形態１と同様である。即ち、１つのＴＭＲ素子とそれを取り囲むＴＭＲ素子との関係が、すべてのＴＭＲ素子で同等になるように配置されているため、近接効果がすべてのＴＭＲ素子で均等になり、ばらつきが改善される。
【０１０４】
また、図示は省略しているが、実施の形態１と同様、メモリセルの配列領域の外側には、ＴＭＲ素子１０と同一形状のダミーパターンを形成しておくのがよい。このようにすると、配列の最も外側に位置するＴＭＲ素子１０も、配列の内部のＴＭＲ素子１０と同様の条件下で形成することができる。
【０１０５】
実施の形態３
図４は、実施の形態３に基づく磁気メモリ装置（ＭＲＡＭ）におけるメモリセルの配置を示す平面図である。
【０１０６】
図１に示した実施の形態１のＭＲＡＭと同様に、図４に示すＭＲＡＭにおいて、１つのメモリセルは、１つのＴＭＲ素子１０と１つの読み出し用（選択）トランジスタを含む１Ｔ１Ｊ型のメモリセルで、ＴＭＲ素子１０の引き出し電極６からのびる引き出し配線７や、引き出し配線７と読み出し用（選択）トランジスタのドレイン電極とを接続する読み出し用接続プラグ３０を含み、各メモリセルをつないでビット線１１や書き込み用ワード配線１２が設けられている。図１と同様、簡単化のため、より下層に設けられている配線や読み出し用（選択）トランジスタは、図示を省略している。
【０１０７】
異なっているのは、実施の形態１の配列では、ＴＭＲ素子１０のパターンの長軸がビット線１１の向きに直交するように配向されていたのに対し、図４に示したＭＲＡＭでは、ＴＭＲ素子１０のパターンの長軸がビット線１１の向きおよび書き込み用ワード線１２の向きに対し４５度傾く向きに配向されていることである。このＴＭＲ素子１０のパターンの配向は、米国特許６５４３９０６号明細書に開示されているトグルモードでの書き込みを可能にする構造である。
【０１０８】
トグルモードで用いられるＴＭＲ素子１０では、磁化自由層がＳＡＦの３層構造（強磁性体層／反強磁性結合層／強磁性体層の積層膜）からなり、上層の強磁性体層の磁化の向きと下層の強磁性体層の磁化の向きは互いに逆方向で、強さはほぼ釣り合うように作られている。情報として読み出されるのはトンネルバリア層に接している下層の磁化方向である。トグルモードによる書き込みでは、書き込み電流の方向を反転させる必要がないので、駆動回路を簡素化および高速化することができる。また、書き込み用配線と読み出し用配線とを独立に設けることで、書き込み動作と読み出し操作をほぼ独立に行うことができる。
【０１０９】
その他の特徴は、実施の形態１と同様である。即ち、１つのＴＭＲ素子とそれを取り囲むＴＭＲ素子との関係が、すべてのＴＭＲ素子で同等になるように配置されているため、近接効果がすべてのＴＭＲ素子で均等になり、ばらつきが改善される。
【０１１０】
また、図示は省略しているが、実施の形態１と同様、メモリセルの配列領域の外側には、ＴＭＲ素子１０と同一形状のダミーパターンを形成しておくのがよい。このようにすると、配列の最も外側に位置するＴＭＲ素子１０も、配列の内部のＴＭＲ素子１０と同様の条件下で形成することができる。
【０１１１】
実施の形態４
図５は、実施の形態４に基づく磁気メモリ装置（ＭＲＡＭ）におけるメモリセルの配置を示す平面図である。
【０１１２】
図４に示した実施の形態３のＭＲＡＭと同様に、図５に示すＭＲＡＭにおいて、１つのメモリセルは、１つのＴＭＲ素子１０と１つの読み出し用（選択）トランジスタを含む１Ｔ１Ｊ型のメモリセルで、ＴＭＲ素子１０の引き出し電極６からのびる引き出し配線７や、引き出し配線７と読み出し用（選択）トランジスタのドレイン電極とを接続する読み出し用接続プラグ３０を含み、各メモリセルをつないでビット線１１や書き込み用ワード配線１２が設けられている。図１と同様、簡単化のため、より下層に設けられている配線や読み出し用（選択）トランジスタは、図示を省略している。
【０１１３】
また、トグルモードでの書き込みを可能にするために、ＴＭＲ素子１０のパターンの長軸が、ビット線１１の向きおよび書き込み用ワード線１２の向きに対し４５度傾く向きに配向されていることも同じである。
【０１１４】
図５に示したＭＲＡＭは、図４に示した実施の形態３のＭＲＡＭをさらに対称性のよい配置としたものである。図５には、パターン形状の対称性を分かりやすくするために一点鎖線の補助線を入れてある。図４に示したＭＲＡＭでは、ＴＭＲ素子１０とその隣接ＴＭＲ素子１０との位置関係はセルアレイで同じになるがビットの長軸に対して左右は非対称になり、レジストパターンは長軸に対して非対称に歪む恐れがある。本実施の形態では、ＴＭＲ素子１０のパターンはそれぞれのビットパターンの長軸、短軸に対しても対称になり、各々の素子パターンの近接効果が均等になりさらに対称性の良いパターンが形成されるため、ＴＭＲ素子１０間のばらつきが改善されるとともに、特性を制御しやすい対称形状のＭＲＡＭ装置を形成できる。
【０１１５】
その他の特徴は、実施の形態１と同様である。即ち、１つのＴＭＲ素子とそれを取り囲むＴＭＲ素子との関係が、すべてのＴＭＲ素子で同等になるように配置されているため、近接効果がすべてのＴＭＲ素子で均等になり、ばらつきが改善される。
【０１１６】
また、図示は省略しているが、実施の形態１と同様、メモリセルの配列領域の外側には、ＴＭＲ素子１０と同一形状のダミーパターンを形成しておくのがよい。このようにすると、配列の最も外側に位置するＴＭＲ素子１０も、配列の内部のＴＭＲ素子１０と同様の条件下で形成することができる。
【０１１７】
以上、本発明を実施の形態に基づいて説明したが、本発明はこれらの例に何ら限定されるものではなく、発明の主旨を逸脱しない範囲で適宜変更可能であることは言うまでもない。
【産業上の利用可能性】
【０１１８】
本発明が適用可能なＭＲＡＭは、高速かつ不揮発性の大容量メモリとしてユビキタス時代に必要不可欠なものであると考えられており、あらゆる電子装置、とりわけ、高速化、低消費電力化、高集積化などの、一層の高性能化が要求されている情報通信機器、特に携帯端末などの個人用小型機器に好適である。
【図面の簡単な説明】
【０１１９】
【図１】本発明の実施の形態１に基づくＭＲＡＭにおけるメモリセルの配置を示す平面図である。
【図２】同、ＭＲＡＭにおけるメモリセル間の配置関係を示す断面図である。
【図３】本発明の実施の形態２に基づくＭＲＡＭにおけるメモリセルの配置を示す平面図である。
【図４】本発明の実施の形態３に基づくＭＲＡＭにおけるメモリセルの配置を示す平面図である。
【図５】本発明の実施の形態４に基づくＭＲＡＭにおけるメモリセルの配置を示す平面図である。
【図６】ＭＲＡＭのＴＭＲ素子の概略斜視図である。
【図７】ＭＲＡＭのメモリセル部の一部の概略斜視図である。
【図８】ＭＲＡＭの等価回路図である。
【図９】ＭＲＡＭの等価回路図である。
【図１０】従来のＭＲＡＭのメモリセルの模式的な断面図である。
【図１１】ＴＭＲ素子の書き込み時の磁界応答特性図である。
【図１２】２つのＴＭＲ素子の書き込み時の磁界応答特性図である。
【図１３】ＴＭＲ素子の読み出し動作を示す原理図である。
【図１４】１ＭｂｉｔＭＲＡＭの配置図である。
【図１５】従来のＭＲＡＭにおけるメモリセルの配置を示す平面図である。
【図１６】従来のＭＲＡＭにおけるメモリセル間の配置関係を示す断面図である。
【図１７】従来のＭＲＡＭのメモリセルの製造工程の一部を示す概略断面図である。
【図１８】従来のＭＲＡＭのメモリセルの製造工程の一部を示す概略断面図である。
【図１９】従来のＴＭＲ素子の読み出し抵抗の分布の一例を示すグラフである。
【図２０】従来のＴＭＲ素子のアステロイド書き込み特性の分布の一例を示すグラフである。
【図２１】従来のＭＲＡＭのメモリセルの作製において、ＴＭＲ素子の形状に対応したレジストマスクパターンを形成する工程における近接効果を示す説明図である。
【符号の説明】
【０１２０】
１…トップコート層、２…磁化自由層（記憶層）、３…トンネルバリア層、
４…磁化固定層、５…反強磁性体層、６…引き出し電極層、７…引き出し配線、
８…支持基板、１０…ＴＭＲ素子、１１…ビット線、１２…書き込み用ワード線、
１３…ゲート電極（読み出し用ワード線）、１４…センスライン、
１５…読み出し用電界効果トランジスタ（選択用トランジスタ）、
１６…ビット線電流駆動回路、１７…ワード線電流駆動回路、１８…センスアンプ、
２０…シリコン基板、２１…ウエル領域、
２２…酸化シリコン膜（例えばＳＴＩ）、２３…ドレイン電極、２４…ドレイン領域、
２５…ゲート絶縁膜、２６…ソース領域、２７…ソース電極、
３０、３２、３４…読み出し用接続プラグ、
３１、３３、３５…読み出し用ランディングパッド、
４０、５０…層間絶縁膜、５１…開口部、５２…ポジ型レジスト層、５３…露光部、
５４…非露光部、５５…フォトマスク、５６、５７…レジストマスク
【図１】
2005311132.tif 000003
【図２】
2005311132.tif 000004
【図３】
2005311132.tif 000005
【図４】
2005311132.tif 000006
【図５】
2005311132.tif 000007
【図６】
2005311132.tif 000008
【図７】
2005311132.tif 000009
【図８】
2005311132.tif 000010
【図９】
2005311132.tif 000011
【図１０】
2005311132.tif 000012
【図１１】
2005311132.tif 000013
【図１２】
2005311132.tif 000014
【図１３】
2005311132.tif 000015
【図１４】
2005311132.tif 000016
【図１５】
2005311132.tif 000017
【図１６】
2005311132.tif 000018
【図１７】
2005311132.tif 000019
【図１８】
2005311132.tif 000020
【図１９】
2005311132.tif 000021
【図２０】
2005311132.tif 000022
【図２１】
2005311132.tif 000023
【手続補正書】
【提出日】平成17年4月18日(2005.4.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
情報記憶部分が２次元的に配列されている固体メモリ装置において、
前記配列が少なくとも並進対称性を有するパターンに形成されている
ことを特徴とする、固体メモリ装置。
【請求項２】
磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁化自由層との積層体を、前記情報記憶部分として有する磁気メモリ素子が配列され、前記積層体と電気的に接続されている第１配線と、前記積層体と電気的に絶縁されている第２配線とによって前記積層体が駆動される磁気メモリ装置として構成されている、請求項１に記載した固体メモリ装置。
【請求項３】
前記積層体のパターンが線対称軸を有していて、隣接し合う前記積層体が、前記線対称軸に関して対称になるように配置されている、請求項２に記載した固体メモリ装置。
【請求項４】
隣接し合う前記積層体が、前記第２配線に沿う方向において半ピッチずれて配置されている、請求項２に記載した固体メモリ装置。
【請求項５】
前記第１配線と前記第２配線とが直交し、前記積層体のパターンが線対称軸を持ち、この線対称軸が前記第１又は前記第２配線に対して、０度、９０度、１８０度、２７０度と異なる角度をとるように配置されている、請求項２又は３に記載した固体メモリ装置。
【請求項６】
前記積層体の引き出し配線を下層配線と接続するための接続孔のパターンも、前記線対称軸を有し、隣接し合う前記接続孔が前記線対称軸に関して対称になるように配置されている、請求項５に記載した固体メモリ装置。
【請求項７】
前記積層体の配列領域の外側に前記積層体と同一形状のダミーパターンが形成されている、請求項２〜６のいずれか１項に記載した固体メモリ装置。
【請求項８】
前記磁化固定層と前記磁化自由層との間に前記トンネルバリア層が挟持され、前記第１配線としてのビット線及び前記第２配線としての書き込みワード線にそれぞれ電流を流すことによって誘起される磁界で前記磁化自由層を所定方向に磁化して情報を書き込み、この書き込み情報を前記トンネルバリア層を介してのトンネル磁気抵抗効果によって読み出すように構成された、請求項２に記載した固体メモリ装置。
【請求項９】
前記情報記憶部分が線対称軸をもつ平面形状パターンを有し、隣接し合う前記情報記憶部分が、前記線対称軸に関して対称になるように配置されている、請求項１に記載した固体メモリ装置。
【請求項１０】
隣接し合う前記情報記憶部分が、配線に沿う方向において半ピッチずれて配置されている、請求項１に記載した固体メモリ装置。
【請求項１１】
前記情報記憶部分が線対称軸をもつ平面形状パターンを有し、この線対称軸が配線に対して、０度、９０度、１８０度、２７０度と異なる角度をとるように配置されている、請求項１又は９に記載した固体メモリ装置。
【請求項１２】
前記情報記憶部分の配列領域の外側に、前記情報記憶部分と同一形状のダミーパターンが形成されている、請求項１又は請求項９〜１１のいずれか１項に記載した固体メモリ装置。
【請求項１３】
情報記憶部分が２次元的に配列される固体メモリ装置の配列において、前記配列が少なくとも並進対称性を有するパターンに形成されていることを特徴とする、固体メモリ装置の配列方法。
【請求項１４】
磁化方向が固定された磁化固定層と、トンネルバリア層と、磁化方向の変化が可能な磁化自由層との積層体を、前記情報記憶部分として有する磁気メモリ素子の配列方法であって、前記積層体と電気的に接続されている第１配線と、前記積層体と電気的に絶縁されている第２配線とによって前記積層体が駆動される磁気メモリ装置として構成されている、請求項１３に記載した固体メモリ装置の配列方法。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
本発明は、上記のような事情に鑑みてなされたものであって、その目的は、情報記憶部分に対応したレジストマスクパターンの作製に際し、その変形が均等になり、この結果、情報記憶部分における書き込み特性及び読み出し特性のばらつきが小さく抑えられ、信頼性の高い大容量のメモリ装置を歩留まりよく製造できる、ＭＲＡＭなどの固体メモリ装置、及びその配列方法を提供することにある。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００６７
【補正方法】変更
【補正の内容】
【００６７】
即ち、本発明は、情報記憶部分が２次元的に配列されている固体メモリ装置において、
前記配列が少なくとも並進対称性を有するパターンに形成されている
ことを特徴とする、固体メモリ装置、及びその配列方法に係わるものである。