(57)【要約】【課題】              ガンマ特性を有する発光素子駆動回路の回路規模を縮減し、チップ面積を縮減可能とすることができる回路と表示装置の提供。【解決手段】  基準電流（ＩＲＥＦ）に基づき出力する電流の値が規定される複数の電流源（図１のＭ００〜Ｍ０ｉ）と、複数の電流源と電流出力端間の電流パスを映像信号の所定の下位ビット信号に基づきオン・オフ制御するスイッチ回路（ＳＷ０１〜ＳＷ０ｉ）とを備え、映像信号の所定の下位ビット信号に応じた第１の出力電流を出力する第１の電流駆動回路（１０）と、映像信号の上位ビット信号に応じた第２の出力電流を出力する第２の電流駆動回路（２０）と、基準電流（ＩＲＥＦ）を映像信号の上位ビットに基づき可変制御させる電流源回路（３０）を備え、第１及び第２の電流駆動回路からの前記第１及び第２の出力電流を合成した電流が出力電流として出力され、映像信号の１LSBの変化に対応する出力電流の変化量が映像信号の値に応じて可変され、ガンマ特性を線形近似し、輝度調節回路（４０）からの制御信号に基づき、表示パネル全体の輝度を可変制御する。【選択図】            図１
2005208242.tif 000002
【特許請求の範囲】
【請求項１】
複数ビットの入力信号を入力する入力端子と、
出力電流を出力する出力端子と、
を有し、前記入力端子から入力された前記入力信号は、所定の下位ビットと、前記下位ビットよりも上位に位置する上位ビットとに区分され、
基準電流を生成する電流源を有し、前記入力信号の前記上位ビットに基づき、出力する基準電流の値を可変制御する電流源回路と、
前記入力信号の前記下位ビット信号に対応する第１の出力電流を、前記基準電流に基づき生成して出力する第１の電流生成回路と、
前記入力信号の前記上位ビット信号に対応する第２の出力電流を、前記基準電流の電流源とは別の電流源から生成して出力する第２の電流生成回路と、
を含み、
前記第１の出力電流及び前記第２の出力電流を合成した電流が前記出力電流として前記出力端子から出力され、
前記入力端子に入力される前記入力信号と、前記出力端子から出力される前記出力電流間の特性が、予め定められた所定の非直線性の入出力特性とされる、ことを特徴とする駆動回路。
【請求項２】
前記入力信号の単位変化が、前記入力信号の最下位ビット（ＬＳＢ）の１ビット相当分に対応する、ことを特徴とする請求項１記載の駆動回路。
【請求項３】
前記入力信号の前記上位ビット信号が値を変えず定値とされ、前記入力信号の前記下位ビット信号のみが値を変える区分では、前記基準電流及び前記第２の出力電流は、前記入力信号の前記上位ビット信号の前記定値にそれぞれ対応する値に設定される、ことを特徴とする請求項１記載の駆動回路。
【請求項４】
前記入力信号の前記区分の少なくとも一端に対応する前記出力電流の電流値が、予め定められた非直線性の入出力特性の理論値に対応する電流値に設定されており、区分ごとに、非直線性の入出力特性の線形近似が行われる、ことを特徴とする請求項３記載の駆動回路。
【請求項５】
供給される電流に応じて発光が制御される発光素子に対して、入力端子から入力される映像信号を受け、前記映像信号に対応する電流を生成して出力端子から出力する発光素子駆動回路において、
前記映像信号は、所定の下位ビットと前記下位ビットよりも上位に位置する上位ビットとに区分され、
与えられた基準電流に基づき、それぞれに流れる電流の値が規定される複数の電流源と、前記複数の電流源と電流出力端間の電流パスを、前記映像信号の前記下位ビット信号に基づき、それぞれオン・オフ制御するスイッチ回路と、を備え、前記映像信号の前記下位ビット信号に応じた第１の出力電流を生成して出力する第１の電流駆動回路と、
前記映像信号の前記上位ビット信号に応じた第２の出力電流を、前記基準電流とは別の電流源から生成して出力する第２の電流駆動回路と、
前記基準電流を生成する電流源を有し、前記映像信号の前記上位ビット信号に基づき、出力する前記基準電流を可変制御する電流源回路と、
を備え、
前記第１及び第２の電流駆動回路からの前記第１及び第２の出力電流を合成した電流が出力電流として前記出力端子から出力され、
前記映像信号の単位量の変化に対応する前記出力電流の変化量が、前記映像信号に応じて可変される、ことを特徴とする発光素子駆動回路。
【請求項６】
前記映像信号の前記下位ビット信号を入力してデコードする第１のデコーダと、
前記映像信号の前記上位ビット信号を入力してデコードする第２のデコーダと、
前記映像信号の前記上位ビット信号を入力してデコードする第３のデコーダと、
を備え、
前記第１乃至第３のデコーダの出力が、前記第１の電流駆動回路、前記第２の電流駆動回路、及び前記電流源回路にそれぞれ供給される、ことを特徴とする請求項５記載の発光素子駆動回路。
【請求項７】
前記映像信号の単位量が、前記映像信号の最下位ビット（ＬＳＢ）の１ビット相当分である、ことを特徴とする請求項５記載の発光素子駆動回路。
【請求項８】
前記映像信号の前記上位ビット信号が値を変えず定値とされ、前記映像信号の前記下位ビット信号のみが値を変える区分では、前記基準電流及び前記第２の出力電流は、前記映像信号の前記上位ビット信号の前記定値にそれぞれ対応する値に設定される、ことを特徴とする請求項５に記載の発光素子駆動回路。
【請求項９】
前記映像信号の前記区分の少なくとも一端に対応する前記出力電流の電流値が、予め定められた非直線性の入出力特性の理論値に対応する電流値に設定されており、区分ごとに非直線性の入出力特性の線形近似が行われる、ことを特徴とする請求項８記載の発光素子駆動回路。
【請求項１０】
制御端子より入力される制御信号に基づき、出力する制御電位を可変させる輝度調節回路をさらに備え、
前記電流源回路は、前記輝度調節回路から出力される前記制御電位を受け、前記制御電位に基づき、出力する前記基準電流の電流値を可変制御する、ことを特徴とする請求項５記載の発光素子駆動回路。
【請求項１１】
前記第２の電流駆動回路は、前記制御電位に基づき、前記第２の出力電流の電流値を可変制御する、ことを特徴とする請求項１０記載の発光素子駆動回路。
【請求項１２】
前記第１の電流駆動回路が、
前記基準電流を入力端より入力し、前記基準電流を折り返した電流を、複数の出力端からそれぞれ出力する複数出力型のカレントミラー回路と、
前記映像信号の前記下位ビット信号、又は、前記映像信号の前記下位ビット信号をデコーダでデコードした信号を、制御端子に受け、一端が、前記カレントミラー回路の複数の出力端にそれぞれ接続され、他端が前記電流出力端に共通に接続されてなる複数のスイッチ素子と、
を備えている、ことを特徴とする請求項５記載の発光素子駆動回路。
【請求項１３】
前記電流源回路が、
第１の電位に一端が共通に接続されている複数の電流源と、
前記複数の電流源の出力端に一端がそれぞれ接続され、他端が、前記基準電流を出力する基準電流出力端に共通に接続され、前記第３のデコーダから出力される信号に基づきオン・オフ制御される複数のスイッチ素子と、
を備えている、ことを特徴とする請求項６記載の発光素子駆動回路。
【請求項１４】
前記電流源回路が、
第１の電位に一端が接続され、各出力端が、前記基準電流を出力する電流出力端に接続されている、１つ又は複数の電流源と、
前記第３のデコーダでのデコード結果に基づき、前記１つ又は複数の電流源にバイアス電圧を供給する電圧選択回路と、
を備え、
前記電流源は、前記バイアス電圧に応じて前記電流源の前記出力端からの出力電流を可変させる、ことを特徴とする請求項６記載の発光素子駆動回路。
【請求項１５】
前記電流源回路において、前記電圧選択回路は、
高位側基準電位と低位側基準電位との間に直列接続された複数の抵抗を有し、前記高位側基準電位と前記低位側基準電位、並びに前記抵抗同士の接続点のうち予め定められた複数のタップから、対応する電圧を出力する抵抗回路と、
前記抵抗回路の前記複数のタップと、前記バイアス電圧を出力する出力端との間に接続され、前記第３のデコーダからの出力信号によりオン・オフが制御される複数のスイッチ素子と、
を備えている、ことを特徴とする請求項１４記載の発光素子駆動回路。
【請求項１６】
入力される制御信号に基づき制御電圧を可変に生成する輝度調節回路をさらに備え、
前記制御電圧が、前記電流源回路の前記第１の電位として供給される、ことを特徴とする請求項１３記載の発光素子駆動回路。
【請求項１７】
前記第２の電流駆動回路が、
第２の電位に一端が共通に接続される複数の電流源と、
前記複数の電流源の出力端に一端がそれぞれ接続され、他端が電流出力端に共通に接続され、前記第２のデコーダからの信号を制御端子に受けてそれぞれオン・オフ制御される第１群のスイッチ素子と、
を備えている、ことを特徴とする請求項６記載の発光素子駆動回路。
【請求項１８】
前記第２の電流駆動回路が、
第２の電位に一端が接続され、各出力端が、前記基準電流を出力する電流出力端に接続されている、１つ又は複数の電流源と、
前記第２のデコーダでのデコード結果に基づき、前記１つ又は複数の電流源にバイアス電圧を供給する電圧選択回路と、
を備え、
前記電流源は、前記バイアス電圧に応じて前記電流源の前記出力端からの出力電流を可変させる、ことを特徴とする請求項６記載の発光素子駆動回路。
【請求項１９】
前記電圧選択回路が、
高位側基準電位と低位側基準電位との間に直列接続された複数の抵抗を有し、前記高位側基準電位と前記低位側基準電位、並びに前記抵抗同士の接続点のうち予め定められた複数のタップから、対応する電圧を出力する抵抗回路と、
前記抵抗回路の前記複数のタップと、前記バイアス電圧を出力する出力端との間に接続され、前記第２のデコーダからの出力信号によりオン・オフが制御される複数のスイッチ素子と、
を備えている、ことを特徴とする請求項１８記載の発光素子駆動回路。
【請求項２０】
制御信号入力端子から入力される制御信号に基づき、出力する制御電位を可変に生成する輝度調節回路をさらに備え、
前記輝度調節回路から出力される前記制御電位が、前記第２の電流駆動回路の前記第２の電位として供給される、ことを特徴とする請求項１７又は１８記載の発光素子駆動回路。
【請求項２１】
前記非直線性の入出力特性が所定のガンマ値の特性とされ、前記映像信号を所定のガンマ値にしたがって補正された前記出力電流される、ことを特徴とする請求項１０記載の発光素子駆動回路。
【請求項２２】
表示素子パネルの表示素子を駆動する表示素子駆動回路として、請求項５乃至２１のいずれか一に記載の前記発光素子駆動回路を備え、前記表示素子駆動回路の前段に、ガンマ補正回路を設けることを不要としてなる、ことを特徴とする表示装置。
【請求項２３】
水平方向に沿って配設される複数の走査線と、垂直方向に沿って配設される複数のデータ線と、前記各走査線と前記各データ線との交差部に設けられる複数の発光素子とを備えた表示パネルと、
前記走査線を駆動する走査ドライバと、
映像信号を入力し前記データ線を駆動するデータドライバと、
を備え、
前記データドライバは、前記データ線を駆動する駆動回路として、請求項５乃至２１のいずれか一に記載の前記発光素子駆動回路を備えている、ことを特徴とする表示装置。
【請求項２４】
前記発光素子の色に対応させて設けられている前記発光素子駆動回路を色ごとに個別に制御し、パネル輝度を均一化させる、ことを特徴とする請求項２３記載の表示装置。
【請求項２５】
請求項１乃至４のいずれか一に記載の駆動回路を備えた半導体装置。
【請求項２６】
デジタル信号を入力し該デジタル信号に応じた出力電流に変換して出力する、電流出力型のデジタル・アナログ変換装置において、
前記入力された前記デジタル信号は、上位ビットと下位ビットに区分され、
与えられた基準電流に基づき、出力する電流の値が規定される複数の電流源と、前記複数の電流源と電流出力端間の電流パスを、前記デジタル信号の下位ビット信号に基づき、オン・オフ制御するスイッチ回路と、を備え、前記下位ビット信号に応じた第１の出力電流を生成して出力する第１の電流駆動回路と、
前記デジタル信号の前記上位ビット信号を入力し、前記上位ビット信号に応じた第２の出力電流を生成して出力する第２の電流駆動回路と、
前記基準電流を出力する電流源を有し、前記デジタル信号の前記上位ビット信号の値に基づき可変制御させる基準電流源回路と、
を含み、
前記第１及び第２の電流駆動回路からの前記第１及び第２の出力電流を合成した電流が出力電流として出力され、
前記デジタル信号の単位量の変化に対応する前記出力電流の変化量が、前記入力信号の値に応じて可変される、ことを特徴とするデジタル・アナログ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子駆動回路及び表示装置に関し、特に、ガンマ補正を行う駆動回路及び装置に関する。
【背景技術】
【０００２】
ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｃｅｎｃｅ）ストレージデバイスとして、例えば図１３に示すような構成が知られている（後記特許文献１参照）。図１３を参照すると、この従来のＥＬストレージデバイスは、ＥＬ素子４０と、ＥＬ素子４０に対応して設けられた複数のメモリセル２２と、ＥＬ素子４０に接続された電流源２８（トランジスタ２６、２７よりなるカレントミラー回路）と、複数のメモリセル２２に対応して設けられ、それぞれが対応するメモリセル２２に接続されるとともに、メモリセル２２内に保持されている信号に応答して電流源２８からＥＬ素子４０へ流れる電流を制御する電流制御手段（トランジスタ）２４と、ＥＬ素子４０により要求された輝度を表す信号Ｂｎ〜Ｂ０をメモリセル２２へ供給するための、いずれも図示されない、制御論理回路、コラムデータレジスタ、ディスプレイ入力読出論理回路、ローストローブレジスタ等を備えている。
【０００３】
メモリセル２２内に保持された信号に対応した電流がトランジスタ２４ｎ〜２４ｎ−３に流れ、電流源（カレントミラー回路）２８の入力端をなすトランジスタ２６のドレインには、トランジスタ２４ｎ〜２４ｎ−３に流れる電流が足し合わされた電流が入力され、電流源（カレントミラー回路）の出力端をなすトランジスタ２７のドレインからは、入力電流のミラー電流が出力され、ＥＬ素子４０に供給される。
【０００４】
図１３に示す構成においては、入力データ信号と、出力電流（したがって輝度）の関係は、正比例の関係（ガンマ値＝１．０）にある。このため、ガンマ値＝２．２等のガンマ補正を行うには、メモリセル２２に記憶される映像信号に対して、ガンマ補正を行わなくてはならない。人の目は暗い色に敏感であるため、入力信号の輝度が正比例の関係にあるよりも、輝度＝（シグナル強度）γ（例えばγ＝１．８、２．２など）の関係にあるほうが、画像が自然に見えるため、パネルの輝度と映像信号との関係にガンマ特性をもたせるのが一般的である。
【０００５】
一般に、ガンマ補正を行う場合は、例えば図１４に示すように、入力信号（映像信号）と輝度との関係をガンマ特性に合わせるためのガンマ補正回路１３１が、表示素子駆動回路１３２の前段に設けらる。ガンマ補正回路１３１でガンマ補正された信号が表示素子駆動回路１３２に入力され、表示素子駆動回路１３２からデータ信号線を介して表示素子パネル１３３にデータ信号が供給される。しかしながら、かかる構成では、ガンマ補正回路１３１が必要とされるため、回路規模が大きくなるほか、表現できる階調が少なくなるという問題点もある。例えば、８ビット（２５６階調）の表示素子駆動回路１３２を用いて、ガンマ特性（ガンマ値＝２．２）を表現した場合、１８７階調しか実現することができない。
【０００６】
一方、入力信号と同じ階調（２５６階調）のガンマ補正を実現するためには、図１５に示すように、ガンマ補正回路１３１及び表示素子駆動回路１３２は、入力信号以上の階調に対応可能とする必要がある。このため、回路規模が大きくなる。図１５に示す例では、ガンマ補正回路１３１及び表示素子駆動回路１３２とも５１２階調（９ビット）対応とされている。
【０００７】
【特許文献１】特開平２−１４８６８７号公報（第５−６頁、第２図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記したように、従来の表示回路にガンマ補正機能を設ける場合、回路規模が増大するという問題点を有している。また、入力信号と同じ階調のガンマ補正を実現する場合も、回路規模が増大する、という問題点を有している。
【０００９】
したがって、本発明の目的は、ガンマ特性を実現するにあたり、回路規模を縮減し、チップ面積を縮減可能とする駆動回路及び該駆動回路を有する表示装置を提供することにある。
【００１０】
また本発明の他の目的は、ガンマ特性を維持したまま、表示パネル全体の輝度調節を可能とする駆動回路及び該駆動回路を有する表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
本願で開示される発明は、前記目的を達成するため、以下のような構成とされる。
【００１２】
本発明は、その概略を述べれば、電流源回路に流れる基準電流を映像信号の上位ビットと下位ビット信号に基づき、可変制御することにより、発光素子を駆動する回路の入出力特性を、例えばガンマ特性に近似させ、最適な表示を可能としたものである。より詳細には、該基準電流は、入力信号の単位変化に対する前記出力電流の変化量を規定するものであり、本発明の一の側面（アスペクト）に係る回路において、入力信号は、所定の下位ビットと、前記下位ビットよりも上位に位置する上位ビットとに区分され、前記入力信号の単位変化に対する前記出力電流の変化量を規定する基準電流を生成する回路であって、前記入力信号の前記上位ビットに基づき、前記基準電流の値を可変させる電流源回路と、前記入力信号の前記下位ビット信号に対応する第１の出力電流を、前記基準電流に基づき生成する第１の電流生成回路と、前記入力信号の前記上位ビット信号に対応する第２の出力電流を、前記電流源回路とは別の電流源から生成する第２の電流生成回路と、を含み、前記第１の出力電流及び前記第２の出力電流を合成した電流が、前記出力電流として、前記出力端子から出力され、前記入力端子に入力される前記入力信号と、前記出力端子から出力される前記出力電流間の特性が、予め定められた所定の非直線性の入出力特性とされる。
【００１３】
本発明において、前記入力信号の前記上位ビット信号が値を変えず定値とされ、前記入力信号の前記下位ビット信号のみが値を変える区分では、前記基準電流及び前記第２の出力電流は、前記入力信号の前記上位ビット信号の前記定値にそれぞれ対応する値に設定される。また、本発明において、前記入力信号の前記区分の少なくとも一端に対応する前記出力電流の電流値が、予め定められた非直線性の入出力特性の理論値に対応する電流値に設定されており、区分ごとに、非直線性の入出力特性の線形近似が行われる。
【００１４】
本発明の別のアスペクトに係る発光素子駆動回路は、供給される電流に応じて発光が制御される発光素子に対して、入力端子から入力される映像信号を受け、前記映像信号に対応する電流を生成して出力端子から出力するものであり、前記映像信号は、所定の下位ビットと前記下位ビットよりも上位に位置する上位ビットとに区分され、与えられた基準電流に基づき、それぞれに流れる電流の値が規定される複数の電流源と、前記複数の電流源と電流出力端間の電流パスを、前記映像信号の前記下位ビット信号に基づき、それぞれオン・オフ制御するスイッチ回路と、を備え、前記映像信号の前記下位ビット信号に応じた第１の出力電流を生成して出力する第１の電流駆動回路と、前記映像信号の前記上位ビット信号に応じた第２の出力電流を、前記基準電流とは別の電流源から生成して出力する第２の電流駆動回路と、前記基準電流を生成する電流源を有し、前記映像信号の前記上位ビット信号に基づき、出力する前記基準電流を可変制御する電流源回路と、を備え、前記第１及び第２の電流駆動回路からの前記第１及び第２の出力電流を合成した電流が出力電流として前記出力端子から出力され、前記映像信号の単位量の変化に対応する前記出力電流の変化量が、前記映像信号に応じて可変される。
【００１５】
本発明の別のアスペクトに係る発光素子駆動回路は、制御端子より入力される制御信号に基づき、出力する制御電位を可変させる輝度調節回路をさらに備え、前記電流源回路は、前記輝度調節回路から出力される前記制御電位を受け、前記制御電位に基づき、出力する前記基準電流の電流値を可変制御する構成としてもよい。また、本発明の別のアスペクトに係る発光素子駆動回路において、前記第２の電流駆動回路は、前記制御電位に基づき、前記第２の出力電流の電流値を可変制御する構成としてもよい。
【発明の効果】
【００１６】
本発明によれば、映像信号を上位ビット及び下位ビットを分けて出力電流を制御することにより、回路規模の特段の縮減を実現しており、ガンマ特性を有す発光素子駆動回路を小さなチップ面積で実現することができる。
【００１７】
本発明によれば、ガンマ特性を維持したままパネル全体の輝度調節を行うことが可能である。
【００１８】
本発明によれば、発光素子の色によって発光素子駆動回路を使い分けることにより、パネルの輝度を均一にする。
【発明を実施するための最良の形態】
【００１９】
本発明について詳細に説述すべく、添付図面を参照してこれを説明する。まず、図１２を参照して、本発明の一実施形態に係る表示装置の全体構成について概説する。図１２に示すように、本発明の一実施形態に係る表示装置は、入力信号（映像信号）を入力し、表示パネルの表示素子を電流駆動する表示素子駆動回路１３０内にガンマ補正機能を具備している。本発明の一実施形態に係る表示装置は、かかる構成により、図１４、図１５等に示した従来の構成と較べて、集積化したときの回路面積、チップ面積を削減可能としている。また、表示素子駆動回路１３０は２５６階調（８ビット）対応とされ、２５６階調の入力信号を表示素子パネル１３３に出力できることも、本発明の特徴の１つをなしている。図１５に示した構成のように、５１２階調（９ビット）対応のガンマ補正回路と９ビット対応の表示素子駆動回路を必要としない。
【００２０】
本発明の一実施形態に係る表示装置駆動装置は、電流源回路（図１の３０）から与えられた基準電流（ＩＲＥＦ）に基づき、出力する電流の値が規定される複数の電流源（図１のＭ００、Ｍ０１〜Ｍ０ｉ）と、複数ビットからなる映像信号の所定の下位ビット信号（ＬＳＢを含む）に基づき前記複数の電流源（図１のＭ０１〜Ｍ０ｉ）と、電流出力端（２）間の電流パスをオン・オフ制御するスイッチ回路（ＳＷ０１〜ＳＷ０ｊ）を備え、映像信号の下位ビット信号に応じた第１の出力電流を出力する第１の電流駆動回路（１０）と、映像信号の所定の上位ビット信号（ＭＳＢ（Most  Significant  Bit）を含む）に応じた第２の出力電流を出力する第２の電流駆動回路（２０）と、映像信号の所定の上位ビット信号に基づき、基準電流（ＩＲＥＦ）を生成する電流源を有し、基準電流（ＩＲＥＦ）を映像信号の値に基づき可変制御させる電流源回路（３０）とを備え、第１及び第２の電流駆動回路からの第１及び第２の出力電流を合成した電流が、出力端子（２）から出力電流（ＩＯＵＴ）として出力される。本発明の一実施形態に係る表示装置駆動装置において、映像信号の単位量の変化に対応する出力電流（ＩＯＵＴ）の変化量は、前記映像信号の値に応じて可変され、前記映像信号に対する出力電流の入出力特性は、所望の特性を有する。映像信号に応じた駆動電流を出力するための基準電流（ＩＲＥＦ）を、映像信号（階調）の上位ビットの値に応じて変更することにより、表示素子駆動回路の出力電流の増分（ＬＳＢ（Least Significant Bit）単位での変化量）を可変させることで、ガンマ値＝２．２等のガンマ特性を、区分線形近似することができる。本実施形態によれば、例えば第１の電流駆動回路（１０）、電流源回路（３０）において、出力電流を、映像信号全ビットを用いて可変制御する場合と比較して、ガンマ補正の近似の精度は劣るものの、回路規模の縮減に顕著な効果を奏する。そして、映像信号（階調）の最小値から最大値の範囲が、複数に区分され、一の区分の少なくとも一の端部では第１の出力電流は零とされ、第２の出力電流が前記出力電流とされる。これにより、所望の非直線特性に対して区分の端部では理想値と一致させることができ、構成の簡易化、回路規模の縮減を図りながら、区分線形近似を実現している。
【００２１】
本発明の一実施形態によれば、さらに、入力されるパネル輝度調節信号に基づき、基準電流（ＩＲＥＦ）及び／又は第２の出力電流を可変させることで、表示パネル全体の輝度を可変制御することができる。すなわち、輝度調節信号により、全ての電流源の電流を数倍することにより、ガンマ特性を維持したままパネル全体の輝度調節を行うことができる。さらに、本発明によれば、発光素子の輝度と電流との関係は、色ごとに特性が異なっている。このため、発光素子の色ごとに発光素子駆動回路から供給される電流を調節することにより、パネルの均一性を実現する。以下実施例に即して説明する。
【実施例】
【００２２】
図１は、本発明の一実施例の発光素子駆動回路の構成を示す図である。図１を参照すると、発光素子駆動回路は、第１の電流駆動回路１０、第２の電流駆動回路２０、電流源回路３０、デコーダ１１、デコーダ１２、デコーダ１３、及び、輝度調節回路４０を備えている。
【００２３】
デコーダ１１は、入力端子１から入力されるＫビットの映像信号（入力信号）の下位Ｉビットを入力しデコード信号Ｄ１を出力する。
【００２４】
デコーダ１２は、Ｋビットの映像信号（入力信号）の上位Ｊビット（Ｊ＝Ｋ−Ｉ）を入力しデコード信号Ｄ２を出力する。
【００２５】
デコーダ１３は、Ｋビットの映像信号（入力信号）の上位Ｊビットを入力しデコード信号Ｄ３を出力する。
【００２６】
第１の電流駆動回路１０は、一端が出力端子２に共通接続され、デコーダ１１から出力されるｉビット（ビット幅がｉ）のデコード信号Ｄ１を制御端子にそれぞれ入力するスイッチＳＷ０１〜ＳＷ０ｉと、スイッチＳＷ０１〜ＳＷ０ｉの他端にドレインが接続され、ソースがグランド電位に接続されゲートが共通接続されたＮＭＯＳトランジスタＭ０１〜Ｍ０ｉと、ドレインとゲートが接続され、ＮＭＯＳトランジスタＭ０１〜Ｍ０ｉのゲートと共通接続され、ソースがグランド電位に接続されたＮＭＯＳトランジスタＭ００を備え、ＮＭＯＳトランジスタＭ００〜Ｍ０ｉは多出力のカレントミラー回路を構成している。ＮＭＯＳトランジスタＭ００のドレインは、電流源回路３０から出力される基準電流を入力とし、ＮＭＯＳトランジスタＭ０１〜Ｍ０ｉのうち、オンされたスイッチＳＷ０１〜ＳＷ０ｉに接続するＮＭＯＳトランジスタのドレインからミラー電流の和が出力される。
【００２７】
第２の電流駆動回路２０は、デコーダ１２から出力されるｊビット（ビット幅がｊ）のデコード信号Ｄ２を制御端子にそれぞれ入力するスイッチＳＷ１〜ＳＷｊと、これらのスイッチＳＷ１〜ＳＷｊの他端にドレインが接続され、ソースが電位ＶＣＯＮ２に共通に接続され、ゲートが第２の参照電位ＶＲＥＦ２に共通接続されたＮＭＯＳトランジスタＭ１〜Ｍｊを備えている。
【００２８】
電流源回路３０は、電位ＶＣＯＮ１にソースが共通接続され、ゲートが第１の参照電位ＶＲＥＦ１に共通接続されたＰＭＯＳトランジスタＭＲｅｆ１〜ＭＲｅｆｊと、一端が、ＰＭＯＳトランジスタＭＲｅｆ１〜ＭＲｅｆｊのドレインにそれぞれ接続され、デコーダ１３から出力されるｊビットのデコード信号Ｄ３を制御端子にそれぞれ入力するスイッチＳＷＲｅｆ１〜ＳＷＲｅｆｊを備え、スイッチＳＷＲｅｆ１〜ＳＷＲｅｆｊの他端は、共通接続され、第１の電流駆動回路１０のＮＭＯＳトランジスタＭ００のドレイン（カレントミラー回路の入力端）に接続されている。
【００２９】
本実施例では、発光素子駆動回路の入出力特性（階調と出力電流の特性）を、図２に示すようなガンマ特性に近づけるため、ガンマ特性を区分線形近似することにより、ガンマ特性を実現している。
【００３０】
電流源回路３０は、映像信号の上位Ｊビットの信号をデコーダ３により変換し、その信号を基に、第１の電流駆動回路１０に流れる基準電流ＩＲｅｆを供給する。
【００３１】
基準電流ＩＲｅｆを映像信号の上位ビットによって変化させることにより、ある階調における１階調分（１ＬＳＢ）の出力電流の増加量を変化させることができる。
【００３２】
電流源回路３０には、映像信号の上位Ｊビットの信号（２Ｊ組の値をとる）に対応して２Ｊ種類の電流値を実現できる基準電流源が設けられている。ＰＭＯＳトランジスタＭＲｅｆ１〜ＭＲｅｆｊのゲートには、共通の電圧ＶＲｅｆ１が入力されている。このため、それぞれのトランジスタ（電流源）に流れる電流は、トランジスタのアスペクト比（チャネル幅／チャネル長）を重み付けすることにより調節する。
【００３３】
パネル輝度調節回路４０からの電位ＶＣＯＮ１は、電流源回路３０の基準電流ＩＲｅｆを可変させる。図示されない発光素子（例えばＥＬ素子）は、発光素子に流れる電流値に比例して輝度が変化する。このため、電流源回路３０のＰＭＯＳトランジスタＭＲｅｆ１〜ＭＲｅｆｊのソース電位を制御することにより、パネル全体の輝度を調節することができる。
【００３４】
図１に示した電流源回路３０において、電流源トランジスタＭＲｅｆ１〜ＭＲｅｆｊのゲート電位を共通としたが、本発明はかかる構成にのみ限定されるものではない。
【００３５】
電流源回路３０の他の構成例として、例えば図７に示すように、電流源をなすＰＭＯＳトランジスタＭＲｅｆ１〜ＭＲｅｆｊのそれぞれのゲート電位ＶＲｅｆ１〜ＶＲｅｆｊを個別に設定する構成としてもよい。
【００３６】
あるいは、電流源回路３０として、図８に示すように、電流源をなす１つのＰＭＯＳトランジスタＭＲｅｆ１のゲートに印加する電位ＤＣＯＮを、デコーダ１３からの出力信号Ｄ３に基づき選択する電圧制御回路３１を備えた構成としてもよい。
【００３７】
図９は、図８の電圧制御回路３１の構成の一例を示す図である。図９に示すように、電圧制御回路３１は、高位側基準電位ＶＲＣＯＮＨと低位側基準電位ＶＲＣＯＮＬ間に直列形態に接続された抵抗Ｒｃｏｎ１〜Ｒｃｏｎｊ−１よりなる抵抗ストリングと、基準電位ＶＲＣＯＮＨ及びＶＲＣＯＮＬ、抵抗Ｒｃｏｎ１〜Ｒｃｏｎｊ−１の接続点（タップ）と、出力端子Ｄｃｏｎ間に接続され、信号Ｄ３を入力とするデコーダ３２からの出力信号を制御端子に入力するスイッチＳＷｃｏｎ１〜ＳＷｃｏｎｊを備え、スイッチＳＷｃｏｎ１〜ＳＷｃｏｎｊをそれぞれオン、オフすることにより、電流源回路３０の電流源トランジスタＭＲｅｆ１に必要なゲート電圧を選択し、出力端子Ｄｃｏｎから出力する。
【００３８】
再び図１を参照すると、第１の電流駆動回路１０は、電流源回路３０から出力される基準電流ＩＲｅｆと、デコーダ１１から出力される信号Ｄ１によりガンマ特性を分割した１区間の出力を生成する。
【００３９】
デコーダ１１は、映像信号の下位Ｉビットの信号を入力してデコードする。このため、ガンマ特性を区分線形に近似した区間の幅はＩビット（２Ｉ階調分）となる。
【００４０】
第１の電流駆動回路１０のＮＭＯＳトランジスタＭ００〜Ｍ０ｉを、バイナリに重み付けした場合、デコーダ１１を設けることなく、直接、映像信号の下位Ｉビットを、スイッチＳＷ０１〜ＳＷ０ｉの制御信号として用いることも可能である。
【００４１】
すなわち、ＮＭＯＳトランジスタＭ００〜Ｍ０ｉを、バイナリに重み付けする場合、ＮＭＯＳトランジスタＭ０１〜Ｍ０ｉのアスペクト比は、ＮＭＯＳトランジスタＭ００を１＝２０として、２０、２１、…、２（ｉ−１）とされる。
【００４２】
第２の電流駆動回路２０では、第１の電流駆動回路１０で桁上げを行った際の出力電流ＩＯＵＴを制御する。
【００４３】
第１の電流駆動回路１０では、映像信号の下位Ｉビットの信号を基に、第１の電流駆動回路の第１の出力電流を生成する。このため、映像信号が値２Ｉのときは、第１の電流駆動回路１０の出力電流（＝ＩＯＵＴ１）は０となる。
【００４４】
そこで、第２の電流駆動回路２０で桁上げを行った際の電流を供給する。第２の電流駆動回路２０は、映像信号の上位Ｊビットの信号に対応した第２の出力電流を出力する。第２の電流駆動回路２０において、トランジスタＭ１〜Ｍｊに共通のゲート電圧ＶＲｅＦ２が印加され、アスペクト比を変えることにより、それぞれのトランジスタに流れる電流を調整している。また、輝度調節回路４０からの電位ＶＣＯＮ２により、トランジスタＭ１〜Ｍｊのソース電圧を変化させることにより、第２の電流駆動回路２０からの出力電流を制御し、パネル全体の輝度調節を行う。
【００４５】
第２の電流駆動回路２０も、図７、又は図８に示したような回路構成としてもよいことは勿論である。なお、図１に示す例では、出力端子２からの出力電流ＩＯＵＴは、吸込電流として出力する構成とされているが、吐出電流として構成してもよいことは勿論である。この場合、第１の電流駆動回路１０の電流源を構成するカレントミラー回路（Ｍ００〜Ｍ０ｉ）は、ＮＭＯＳトランジスタのかわりに、ＰＭＯＳトランジスタ（ＰＭＯＳ電流源）で構成され、第２の電流駆動回路２０の電流源（Ｍ１〜Ｍｊ）もＰＭＯＳ電流源で構成され、電流源回路３０の電流源（ＭＲｅｆ１〜ＭＲｅｆｊ）は、ＮＭＯＳ電流源で構成される。
【００４６】
次に、本発明の一実施例として、６４階調（２６階調）を実現する発光素子駆動回路の設計仕様の一例について以下の表１を参照して説明する。下記表１には、区分、映像信号（階調）、ガンマ２．２の電流値、ＩＯＵＴ（図１の出力端子２の出力電流）、ＩＲｅｆ（図１の電流源回路３０からの基準電流）、ＩＯＵＴ２（図１の第２の電流駆動回路２０の出力電流）が一覧で示されている。
【００４７】
この設計では、映像信号を、上位３ビット（図１のＪ＝３）と、下位３ビット（図１のＩ＝３）に分割し、発光素子駆動回路の入出力特性を、８（＝２３）区間に分割し、ガンマ特性に区分線形近似を行う。
【００４８】
図３（Ａ）、図３（Ｂ）、図３（Ｃ）に、第１の電流駆動回路１０、第２の電流駆動回路２０、電流源回路３０の動作を説明する真理値表一例を示し、表１に電流源の設計値を一覧形式で示す。図３（Ａ）乃至（Ｃ）において、映像信号の値、（２進値３ビット）と、スイッチのオン、オフの関係が示されており、”１”は対応するスイッチがオン、”０”はスイッチがオフを表す。
【００４９】
【表１】
2005208242.tif 000003
【００５０】
表１において、ガンマ２．２はガンマ曲線の値である。つまり
ガンマ２．２＝ＩＭＡＸ×（映像信号／階調数）２．２      …（１）
で与えられる。
【００５１】
上記表１に示す設計では、６３階調目の時に６３ｕＡ流れるように設計を行うため、
ガンマ２．２＝６３ｕＡ×（映像信号／６３階調）２．２    …（２）
となる。
【００５２】
区分１の基準電流ＩＲｅｆ１は、階調０から階調７の区間の１ＬＳＢ分の基準電流である。区分１の階調７のときに出力電流ＩＯＵＴが０．５０ｕＡ流れるようにすればよい。このため、基準電流ＩＲｅｆ１は、０．５０÷７＝０．０７１４＝０．０７ｕＡとなる。区分１における第１の電流駆動回路１０の出力電流ＩＯＵＴ１は、
ＩＯＵＴ１＝０．０７ｕＡ×映像信号（下位３ビット）    
となる（表１では、数値は有効桁数を小数点第２位に揃えている）。また、区分１での第２の電流駆動回路２０の出力電流ＩＯＵＴ２が０ｕＡであるため、発光素子駆動回路の出力電流ＩＯＵＴは、
ＩＯＵＴ＝ＩＯＵＴ１＋ＩＯＵＴ２
＝０．０７ｕＡ×映像信号（下位３ビット）        …（３）
となる。
【００５３】
映像信号が８の場合、図３（Ａ）乃至（Ｃ）より、基準電流がＩＲｅｆ１からＩＲｅｆ２へ切り替わる。また、これに伴い、第２の電流駆動回路２０から桁上げ分の出力電流としてＩＯＵＴ２が出力される。このため、出力電流ＩＯＵＴは、映像信号が８のとき、
ＩＯＵＴ＝ＩＲｅｆ２×０（映像信号下位３ビット）＋ＩＯＵＴ２
＝０．６７ｕＡ                                …（４）
となる。
【００５４】
第１項は、第１の電流駆動回路１０の出力電流、第２項は第２の電流駆動回路２０の出力電流である。これより、第２の電流駆動回路２０の出力電流ＩＯＵＴ２は０．６７ｕＡとなる。また、基準電流ＩＲｅｆ２は、区分２（階調８から階調１５）の基準電流である。基準電流ＩＲｅｆ２は
（１５階調目のガンマ２．２−８階調目の発光素子駆動回路の出力電流ＩＯＵＴ）÷７
＝（２．６８ｕＡ−０．６７ｕＡ）÷７
＝０．２９ｕＡ                                            …（５）
で与えられる。
【００５５】
よって区分２における出力電流ＩＯＵＴは、
ＩＯＵＴ＝ＩＲｅｆ２×映像信号（下位３ビット）＋ＩＯＵＴ２
＝０．２９ｕＡ×映像信号（下位３ビット）＋０．６７ｕＡ    …（６）
となる。
【００５６】
同様に基準電流ＩＲｅｆ３、基準電流ＩＲｅｆ４、第２の電流駆動回路の出力電流ＩＯＵＴ２を求めると表１のようになる。
【００５７】
本実施例では、パネル輝度調節信号を用いて、出力電流ＩＯＵＴの最大値ＩＭＡＸを変更することができる。
【００５８】
次に、別の設計仕様について説明する。以下では、階調０〜６３を、等間隔に４つの分割した区分１〜区分４とした場合について、図４を参照して、説明する。図４において、グラフａは、ガンマ曲線（ガンマ値＝２．２）を表し、グラフｂは、本発明による６４階調の発光素子駆動回路の入出力特性（区分線形近似特性）を示す。図４に示すように、本発明による６４階調（０〜６３階調）の発光素子駆動回路の入出力特性ｂは、階調０〜１５、１６〜３１、３２〜４７、４８〜６３の計４つの区分における、各区分の始端と終端における出力電流ＩＯＵＴが、ガンマ曲線の値（γ＝２．２）と一致するように設定されており、各区分間で、基準電流ＩＲｅｆの値を可変制御することで、１つの階調（映像信号の１ＬＳＢ）の変化に対する出力電流の変化（勾配）が異なっており、区分線形近似を実現している。また、区分１の階調１５での出力電流、区分２の階調１６での出力電流等、区分間の出力電流も、連続的に推移しており、良好な近似を実現している。なお、ガンマ曲線ａ（γ＝２．２）は、本発明による近似ｂに対して、各区間で下に凸の曲線とされている。
【００５９】
本実施例の設計仕様では、６ビットの映像信号を下位４ビット、上位２ビットに区分している。図１の第１の電流駆動回路１０は、下位４ビット信号に対応した出力電流を出力し、第２の電流駆動回路２０は、４つの区分に対応して、上位２ビット信号に対応した出力電流を出力し、電流源回路３０は、４つの区分に対応して、上位２ビットに基づき可変制御する。下記表２には、区分、映像信号（階調）、ガンマ２．２の電流値、ＩＯＵＴ（出力電流）、ＩＯＵＴ１（第１の出力電流）、ＩＲｅｆ（基準電流）、ＩＯＵＴ２（第２の出力電流）が一覧で示されている。
【００６０】
【表２】
2005208242.tif 000004
【００６１】
上記表２において、ガンマ２．２は、ガンマ曲線の値であり、ガンマ２.２＝ＩＭＡＸ×（映像信号／階調数）２.２で与えられる。ただし、出力電流ＩＯＵＴのＩＭＡＸは、電流の最大値である。本実施例では、
ガンマ２.２＝６３×（映像信号／６３階調）２.２        …（７）
となる。
【００６２】
上記表２に示すように、区分１〜４における基準電流ＩＲｅｆは、０．１８ｕＡ、０．６８ｕＡ、１．２６ｕＡ、１．８９ｕＡとされ、第１の出力電流ＩＯＵＴ１に加算される第２の出力電流ＩＯＵＴ２は、区分１〜４において、０、３．０９ｕＡ、１４．１９ｕＡ、３４．６４ｕＡに設定されている。
【００６３】
以下、基準電流ＩＲｅｆ、第２の出力電流ＩＯＵＴ２の設定値について説明する。区分１において、基準電流ＩＲｅｆは、映像信号が０〜１５（階調０〜１５）までの基準電流である。したがって、階調１５のときに、出力電流ＩＯＵＴが２.６８ｕＡ流れるようにすればよい。このため、区分１における基準電流はＩＲｅｆは、
ＩＲｅｆ＝２．６８ｕＡ／１５
＝０．１８ｕＡ                                    …（８）
となる（表２参照）。
【００６４】
区分１における第１の電流駆動回路１０の出力電流ＩＯＵＴ１は、
ＩＯＵＴ１＝０．１８ｕＡ×映像信号（下位４ビットの値）      …（９）
となる。
【００６５】
また、第２の電流駆動回路２０の第２の出力電流ＩＯＵＴ２は０ｕＡであるため、発光素子駆動回路の出力電流ＩＯＵＴは、
ＩＯＵＴ＝ＩＯＵＴ１＋ＩＯＵＴ２
＝０．１８ｕＡ×映像信号（下位４ビットの値）        …（１０）
となる。
【００６６】
区分２において、映像信号が１６（階調１６）の場合、映像信号の下位４ビットは０（バイナリ値＝”００００”）になる。第１の電流駆動回路１０（図１参照）は、映像信号の下位４ビット（１６階調）に対応しているため、スイッチＳＷ１〜ＳＷ４はオフとされ、よって、第１の出力電流ＩＯＵＴ１は０ｕＡとなる。第２の電流駆動回路２０では、映像信号の上位２ビットに対応する第２の出力電流ＩＯＵＴ２を出力する。階調１６におけるガンマ２．２の値（理論値）は、３．０９ｕＡである。したがって、区分２における第２の電流駆動回路２０の第２の出力電流ＩＯＵＴ２は、３．０９ｕＡとなる。
【００６７】
よって、階調１６における発光素子駆動回路の出力電流ＩＯＵＴは、
ＩＯＵＴ＝ＩＯＵＴ１＋ＩＯＵＴ２
＝３．０９ｕＡ                                    …（１１）
となる。
【００６８】
また、上記表２より、階調１６におけるガンマ２．２は３．０９ｕＡであり、階調３１におけるガンマ２．２は１３．２４ｕＡである。このため、階調１６から階調３１までの区分２におけるファレンス電流ＩＲｅｆは、
ＩＲｅｆ＝(１３．２４ｕＡ−３．０９ｕＡ)／１５
＝０．６８ｕＡ                                    …（１２）
となる。
【００６９】
また、区分２における第２の電流駆動回路２０の出力は３．０９ｕＡ流れているため、発光素子駆動回路の出力電流ＩＯＵＴは、
ＩＯＵＴ＝ＩＯＵＴ１＋ＩＯＵＴ２
＝０．６８ｕＡ×映像信号（下位４ビットの値）＋３．０９ｕＡ  …（１３）
となる。
【００７０】
区分３、区分４についても、同様に、基準電流ＩＲｅｆ、及び第２の電流駆動回路２０の第２の出力電流ＩＯＵＴ２を求めることができる。
【００７１】
上記表２の設計仕様では、６４階調を等間隔にて４つの区分に分割したが、本発明は、かかる仕様に限定されるものでなく、分割する数、及び区分の幅は、電流源回路３０の電流の数、第１、第２の電流駆動回路１０、２０の電流源の数、階調数に応じて任意に設定できることは勿論である。
【００７２】
図５は、上記表２に示したように、６４階調（映像信号６ビット）を等間隔にて、４区間に分割した場合の、下位４ビットの信号に対応する出力電流（ＩＯＵＴ１）を出力する第１の電流駆動回路１０を制御するデコーダ１１（図１参照）の動作の一例を説明するための真理値表を示す図ある。図５に示す例は、図１において、第１の電流駆動回路１０のスイッチＳＷ０１〜ＳＷ０ｉを、ＳＷ０１〜ＳＷ０４の計４個とし、ＰＭＯＳトランジスタＭ０１〜Ｍ０ｉを、Ｍ０１〜Ｍ０４としている。なお、６４階調を等分割した４つの区分は、６ビット映像信号の上位２ビットで確定され、第２の電流駆動回路２０は、６ビット映像信号の上位２ビットに対応する第２の出力電流を出力する。
【００７３】
図５に示すように、映像信号の値０〜１５（階調０〜１５）は区分１とされ、第１の電流駆動回路１０のスイッチＳＷ０１〜ＳＷ０４は、映像信号の下位４ビットの２進表示の”１”に対応してオンされ、映像信号が１５で全てオンとされ、第１の出力電流（ＩＯＵＴ１）は、ＩＲｅｆ×１５とされる。
【００７４】
映像信号の値が１６〜３１（階調１６〜３１）は区分２とされ、映像信号１６（下位４ビットはすべて”０”）では、第１の電流駆動回路１０のスイッチＳＷ０１〜ＳＷ０４は、すべてオフとされ、出力電流（ＩＯＵＴ１）は０ｕＡとされる。映像信号の値が１７〜３１では、第１の電流駆動回路１０のスイッチＳＷ０１〜ＳＷ０４は、下位４ビットの２進表示の”１”に対応してオンされ、映像信号が３１で、全てオンとされ、第１の出力電流（ＩＯＵＴ１）は、ＩＲｅｆ×１５とされる。以下、区分３、４についても同様な制御が行われる。
【００７５】
第２の電流駆動回路２０は、２個のスイッチＳＷ１、ＳＷ２と、２つのスイッチにそれぞれ対応する重み付けされた電流源トランジスタＭ１、Ｍ２を有し、電流源回路３０も、２個のスイッチＳＷＲｅｆ１、ＳＷＲｅｆ２と、２つのスイッチにそれぞれ対応する重み付けされた電流源トランジスタＭＲｅｆ１、ＭＲｅｆ２を有する。第２の電流駆動回路２０、電流源回路３０において、区分１（映像信号上２ビット＝”００”）では、２つのスイッチはすべてオフ、区分２（映像信号上２ビット＝”０１”）では、スイッチＳＷ１、ＳＷＲｅｆ１がオン、区分３（映像信号上２ビット＝”１０”）では、スイッチＳＷ２、ＳＷＲｅｆ２がオン、区分４（映像信号上２ビット＝”１１”）では、スイッチＳＷ１、ＳＷ２、スイッチＳＷＲｅｆ１、ＳＷＲｅｆ２がオンに設定される。
【００７６】
発光素子は発光素子に流れる電流に比例して輝度が変化するため、基準電流ＩＲｅｆ、第２の電流駆動回路２０の出力電流ＩＯＵＴ２を、変化させることにより、パネル全体の輝度を調節することができる。
【００７７】
図６には、パネルの輝度調節信号を用いて、基準電流ＩＲｅｆ、第２の電流駆動回路２０の出力電流ＩＯＵＴ２をともに１．２倍とした場合の入出力特性（図６のｂ）と、パネルの輝度調節信号を用いて基準電流ＩＲｅｆ、第２の電流駆動回路２０の出力電流ＩＯＵＴ２を、ともに０．８倍（図６のｃ）に変化させた場合の発光素子駆動回路の入出力特性が示されている。
【００７８】
次に、図１のパネル輝度調節回路４０について説明する。パネル輝度調節回路４０は、制御端子より入力されるパネル輝度調節信号により、電流源回路３０、第２の電流駆動回路２０のＰＭＯＳ、ＮＭＯＳ電流源のソース電位の制御を行う。一般に、ＭＯＳトランジスタを電流源として使用する場合には、トランジスタの飽和領域を使用する。ＭＯＳトランジスタの飽和領域のドレイン電流は以下のように表現される。
【００７９】
ＩＤ＝β{ＶＧＳ−ＶＴ}２              …（１４）
【００８０】
ただし、ＩＤはドレイン電流、βは利得係数であり、β＝μＣＯＸ  Ｗ／Ｌ（ここで、μは電子の移動度、ＣＯＸは単位あたりのゲート容量、Ｗはチャネル幅、Ｌはチャネル長）、ＶＧＳはゲート・ソース間電圧、ＶＴはしきい値である。
【００８１】
上記式からも分かるように、ＭＯＳトランジスタのゲート・ソース間電圧ＶＧＳが変化すると、ＭＯＳトランジスタに流れる電流ＩＤの値が変化する。
【００８２】
なお、パネル輝度調節信号が電圧値で与えられ、そのまま、ＰＭＯＳ、ＮＭＯＳ電流源のソース電圧として供給できる場合には、輝度調節回路４０は設ける必要はない。一方、パネル輝度調節信号がデジタル信号等で与えられる場合は、デジタルのパネル輝度調節信号から電圧に変換して出力する電圧変換回路が必要となる。例えば輝度調節回路４０は、図９に示す回路構成とされる。ただし、図９の信号Ｄ３は、パネル輝度調節信号とされ、出力信号ＤＣＯＮは、制御電位ＶＣＯＮ１とされる。なお、図示されない、予めメモリ（不図示）にデータを格納しておき、その情報を呼び出して、電位ＶＣＯＮ１を設定するようにしてもよい。
【００８３】
本実施例では、電流源から供給する電流値を一括して制御しているため、ガンマ特性を維持したままパネル全体の輝度調節を行うことが可能である。
【００８４】
上記実施例は、あくまで本発明の一例であり、論理構成（真理値表）、及び電流源等の組み合わせは、上記実施例に限定されるものではない。上記実施例では、吸込型の電流駆動回路について説明したが、吐出し型の電流駆動回路については、ＰＭＯＳ、ＮＭＯＳを入れ替えることにより実現できる。
【００８５】
次に、本発明に係る表示装置について説明する。図１０は、本発明に係る表示駆動装置をアクティブマトリックス駆動型のディスプレイ装置に適用した構成を示す図である。表示パネル２００は、１画面の複数本（ｎ本）の水平走査ラインＡ１〜Ａｎと、各走査ラインに交差して配列された、ｍ本の赤色駆動データラインＤＲ１〜ＤＲｍ、ｍ本の緑色駆動データラインＤＧ１〜ＤＧｍ、ｍ本の青色駆動データラインＤＢ１〜ＤＢｍとの各交差部に、それぞれの赤色発光を担う発光ユニットＥＲ、緑色発光を担う発光ユニットＥＧ、青色発光を担う発光ユニットＥＢが配設されている。発光ユニットは、例えばＥＬ素子よりなる。
【００８６】
タイミング信号発生回路２０３は、入力された映像信号に応じて、走査ラインＡ１〜Ａｎの各々に順次印加すべき走査パルスの印加タイミングを示すタイミング信号を生成し、走査ドライバ２０２に供給する。
【００８７】
走査ドライバ２０２は、タイミング信号発生回路２０３から供給されるタイミング信号に応じて、表示パネルの走査ラインＡ１〜Ａｎに順次走査パルスを供給する。
【００８８】
データドライバ２０１は、映像信号の論理レベルに対応した電流を生成し、駆動データラインＤＲ１〜ＤＲｍ、ＤＧ１〜ＤＧｍ、ＤＢ１〜ＤＢｍを駆動する。
【００８９】
図１１は、図１０のデータドライバ２０１の構成をブロック図にて示したものである。図１１を参照すると、データドライバ２０１は、シフトレジスタ２１１、データレジスタ２１２、ラッチ回路２１３、及び、出力回路２１４を備えている。シフトレジスタ２１１等に入力される信号は、タイミング信号発生回路２０３から供給される同期用のクロック信号ＣＬＫ、スタートパルス信号ＳＴＨ、ラッチ信号（ストローブ信号）ＳＴＢである。データレジスタ２１２には、映像信号が入力され、出力回路２１４には、パネル輝度調節信号が入力される。出力回路２１４は、ｍ本の赤色駆動データライン、緑色駆動データライン、青色駆動データラインにそれぞれ出力端子が接続された複数（ｍ×３個）の発光素子駆動回路２１５を備えて構成される。発光素子駆動回路２１５は、図１等を参照して説明した本発明の実施例の発光素子駆動回路で構成されている。
【００９０】
シフトレジスタ２１１は、水平走査期間の開始タイミングをなすスタートパルスＳＴＨで供給されるストローブ信号ＳＴＢをクロック信号ＣＬＫにしたがって転送し、データレジスタ２１２に、順次、ストローブ信号を供給する。
【００９１】
データレジスタ２１２は、映像信号を、シフトレジスタ２１１からのストローブ信号でサンプルして、ラッチ回路２１３に転送する。
【００９２】
ラッチ回路２１３は、データレジスタ２１２によってラッチされた複数の映像信号をストローブ信号ＳＴＢで一斉にラッチし、ラッチした信号を、対応する発光素子駆動回路２１５へ供給する。図１の入力端子１に供給される映像信号は、ラッチ回路２１３でラッチされた信号である。発光素子駆動回路２１５は、映像信号に応じた出力電流を生成する。発光素子駆動回路２１５は、ガンマ値＝２．２等のガンマ補正も行う。また発光素子駆動回路２１５は、パネル輝度調節信号を入力し、表示パネル２００全体の輝度の調整も行う。
【００９３】
ところで、赤色発光を担う発光ユニットＥＲと、緑色発光を担う発光ユニットＥＧ、青色発光を担う発光ユニットＥＢは、流れる電流と輝度との関係において、互いに同一ではない。そこで、本実施例においては、発光素子駆動回路２１５からそれぞれ供給される電流を、各色ごとに、予め調節することにより、パネル輝度を均一にすることができる。すなわち、本実施例においては、発光素子の色によって、発光素子駆動回路２１５をそれぞれ個別に制御することにより、パネルの輝度を均一にする。発光素子駆動回路２１５は、ガンマ補正を駆動回路内部で行うことで、ガンマ補正回路を設けることを不要とし、集積化した場合の、チップ面積を縮減し、半導体装置に適用して好適とされる。
【００９４】
なお、図１に示した発光素子駆動回路は、ガンマ補正等の非直線特性の変換を行う電流出力型のデジタルアナログ変換回路（ＤＡＣ）の構成そのものといえる。すなわち、デジタル入力信号を入力し該デジタル入力信号に応じた出力電流に変換して出力するＤＡ変換回路は、基準電流ＩＲｅｆに基づき、出力する電流の値が規定される複数の電流源と、デジタル入力信号の所定の下位ビット信号に基づき前記複数の電流源と、電流出力端間の電流パスをオン・オフ制御するスイッチ回路とを備え、デジタル入力信号の所定の下位ビット信号に応じた第１の出力電流ＩＯＵＴ１を出力する第１の電流駆動回路１０と、デジタル入力信号の所定の上位ビット信号を入力し、デジタル入力信号の所定の上位ビット信号に応じた第２の出力電流ＩＯＵＴ２を出力する第２の電流駆動回路２０と、基準電流ＩＲｅｆを生成する電流源ＩＲｅｆを有し、デジタル入力信号の値に基づき可変制御させる電流源回路３０と、を備え、第１及び第２の電流駆動回路からの第１の出力電流ＩＯＵＴ１及び第２の出力電流ＩＯＵＴ２を合成した電流が出力電流ＩＯＵＴとして出力され、デジタル入力信号の単位量（１ＬＳＢ）の変化に対応する出力電流ＩＯＵＴの変化量（量子化ステップ）が、デジタル入力信号の値（区分）に応じて可変される構成とされる。また、変換回路から出力される電流を、電圧に変換してドライバ回路から入力電圧に応じた電圧を出力することで、液晶等、電圧駆動型の表示素子を、階調に応じガンマ補正されたデータ信号で駆動する構成としてもよいことは勿論である。入力信号と出力電流の間の入出力特性は、例えば２つの変極点（極率の極性が反転する点）を有するガンマ特性に設定することもできる。また、本発明において、第１、第２の電流駆動回路、電流源回路の電流源の個数及びその電流値の設定、及び入力信号のビットの割り当ての仕方により、入力信号と出力電流の間の入出力特性は、所望の特性に設定することも可能である。
【００９５】
以上本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ限定されるものでなく、特許請求の範囲の各請求項の発明の範囲で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【００９６】
【図１】本発明の一実施例の発光素子駆動回路の構成を示す図である。
【図２】本発明の一実施例のガンマ特性の一例を示す図である。
【図３】（Ａ）は、図１の第１の電流駆動回路、（Ｂ）は、図１の第２の電流駆動回路、（Ｃ）は電流源回路の動作を説明する真理値表である。
【図４】ガンマ特性と、本発明による発光素子駆動回路の入出力特性を説明するための図である。
【図５】本発明の一実施例の発光素子駆動回路のデコーダ１１の動作を説明するための図である。
【図６】本発明の一実施例におけるパネル輝度の制御の一例を示す図である。
【図７】本発明の一実施例で用いられる電流源回路の別の構成例を示す図である。
【図８】本発明の一実施例で用いられる電流源回路のさらに別の構成例を示す図である。
【図９】図８の電圧制御回路の構成の一例を示す図である。
【図１０】本発明の一実施例の表示装置の構成を示す図である。
【図１１】図１０のデータドライバの構成を示す図である。
【図１２】本発明の表示装置の構成を示す図である。
【図１３】従来のＥＬストレージディスプレイ装置の構成を示す図である。
【図１４】ガンマ補正機能を具備した表示装置の構成を示す図である。
【図１５】ガンマ補正機能を具備した表示装置の構成を示す図である。
【符号の説明】
【００９７】
１  入力端子（映像信号入力端子）
２  出力端子（電流出力端子）
３  パネル輝度調節信号入力端子
１０  第１の電流駆動回路
１１、１２、１３  デコーダ
１４  パネル輝度調節回路
２０  第２の電流駆動回路
２２ｎ〜２２ｎ−３  メモリセル
２４ｎ〜２４ｎ−３  スイッチトランジスタ
２６、２７  トランジスタ（カレントミラー）
２７  電源端子
２８  電流源
３０  電流源回路
３１  電圧制御回路
３２  デコーダ
４０  発光素子
１３０  表示素子駆動回路
１３１  ガンマ補正回路
１３２  表示素子駆動回路
１３３  表示素子パネル
２００  表示パネル
２０１  データドライバ
２０２  走査ドライバ
２０３  タイミング信号発生回路
２１１  シフトレジスタ
２１２  データレジスタ
２１３  ラッチ
２１４  出力回路
２１５  発光素子表示素子駆動回路
Ａ１、Ａ２、…、Ａｎ  走査線
Ｄｃｏｎ  制御信号
ＤＲ１、ＤＲ２  赤色データ線
ＤＧ１    緑色データ線
ＤＢ１、ＤＢｍ    青データ線
ＥＲ１１、ＥＲ２１、ＥＲｎ１、ＥＲ１２、ＥＲ２２  赤色表示セル
ＥＧ１１、ＥＧ２１、ＥＧｎ１    緑色表示セル
ＥＢ１１、ＥＢ２１、ＥＢ１ｍ、ＥＢ２ｍ、ＥＢｎｍ  青色表示セル
ＩＯＵＴ  出力電流
ＩＲｅｆ１、ＩＲｅｆ２、…、ＩＲｅｆｎ  電流
Ｍ００、Ｍ０１、…、Ｍ０ｉ  ＮＭＯＳトランジスタ
Ｍ１、Ｍ２、…、Ｍｊ  ＮＭＯＳトランジスタ
ＭＲｅｆ１、ＭＲｅｆ２、…、ＭＲｅｆｊ  ＰＭＯＳトランジスタ
Ｒｃｏｎ１、…、Ｒｃｏｎｂｊ−１  抵抗
ＳＷ１、ＳＷ２、ＳＷｊ  スイッチ
ＳＷ０１、ＳＷ０ｊ  スイッチ
ＳＷＲｅｆ１、ＳＷＲｅｆ２、…ＳＷＲｅｆｊ  スイッチ
【図１】
2005208242.tif 000005
【図２】
2005208242.tif 000006
【図３】
2005208242.tif 000007
【図４】
2005208242.tif 000008
【図５】
2005208242.tif 000009
【図６】
2005208242.tif 000010
【図７】
2005208242.tif 000011
【図８】
2005208242.tif 000012
【図９】
2005208242.tif 000013
【図１０】
2005208242.tif 000014
【図１１】
2005208242.tif 000015
【図１２】
2005208242.tif 000016
【図１３】
2005208242.tif 000017
【図１４】
2005208242.tif 000018
【図１５】
2005208242.tif 000019