(57)【要約】【課題】外部電極のセラミック積層素子への固着強度が大きく、信頼性の高い積層セラミック電子部品を提供する。【解決手段】セラミック積層素子１の表面の、外部電極４ａ，４ｂが形成される領域の少なくとも一部に、凹部と凸部の段差が５〜２５μmの凹凸９を形成し、該凹凸９が形成された領域を含む所定の領域に外部電極４ａ，４ｂを形成する。  また、セラミック積層素子の内部電極が引き出された領域を除く領域に凹凸を形成する。  また、セラミック積層素子の内部電極が引き出された端面を除く領域に凹凸を形成する。  また、セラミック積層素子の、内部電極が引き出された端面から回り込んだ側面の外部電極が形成された領域に、該端面に向かって角度３〜１０°の上り勾配となるような傾斜を形成し、該傾斜が形成された領域を含む領域に外部電極を形成する。【選択図】図１
2005197530.tif 000002
【特許請求の範囲】
【請求項１】
セラミック層を介して複数の内部電極が互いに対向するように配設され、所定の内部電極の一端が一方の端面に、所定の他の内部電極の一端が他方の端面に引き出されたセラミック積層素子の両端側に、内部電極と導通するように外部電極が配設された構造を有する積層セラミック電子部品において、
セラミック積層素子の表面の、外部電極が形成された領域の少なくとも一部に、凹部と凸部の段差が５〜２５μmの凹凸が形成されていること
を特徴とする積層セラミック電子部品。
【請求項２】
前記凹凸が、前記セラミック積層素子の前記内部電極が引き出された領域を除く領域に形成されていることを特徴とする請求項１記載の積層セラミック電子部品。
【請求項３】
前記凹凸が、前記セラミック積層素子の前記内部電極が引き出された端面を除く領域に形成されていることを特徴とする請求項１記載の積層セラミック電子部品。
【請求項４】
セラミック層を介して複数の内部電極が互いに対向するように配設され、かつ、その一端側が所定の端面に引き出されたセラミック積層素子の両端側に、内部電極と導通するように外部電極が配設された構造を有する積層セラミック電子部品において、
セラミック積層素子の、前記内部電極が引き出された端面から回り込んだ側面の外部電極が形成された領域には、該端面に向かって角度３〜１０°の上り勾配となるような傾斜部が形成されていること
を特徴とする積層セラミック電子部品。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明はセラミック電子部品に関し、詳しくは、セラミック層を介して複数の内部電極が互いに対向するように配設され、所定の内部電極の一端が一方の端面に、所定の他の内部電極の一端が他方の端面に引き出されたセラミック積層素子の両端側に、内部電極と導通するように外部電極が配設された構造を有する積層セラミック電子部品に関する。
【背景技術】
【０００２】
代表的な積層セラミック電子部品の一つである積層セラミックコンデンサは、例えば、図６(ａ)，(ｂ)に示すように、セラミック積層素子５１中に、複数の内部電極５３ａ，５３ｂがセラミック層５２を介して互いに対向するように配設され、その一端側が交互にセラミック積層素子５１の異なる側の端面５５ａ，５５ｂに引き出されており、かつ、セラミック積層素子５１の両端側に、内部電極５３ａ，５３ｂと導通するように一対の外部電極５４ａ，５４ｂが配設された構造を有している。
さらに、外部電極５４ａ，５４ｂの表面には、通常、Ａｇ電極のはんだくわれを防止するためのＮｉめっき膜５５およびはんだ付け性を向上させるためのＳｎめっき膜５６が形成されている。
【０００３】
そして、上記外部電極５４ａ，５４ｂを形成するにあたっては、通常、セラミック積層素子５１の端部を導電ペーストに浸漬するディッピング法により、導電ペーストを、セラミック積層素子５１の端部の外部電極を形成すべき位置に付着させ、乾燥させた後、焼き付けることにより形成されている。
【０００４】
しかしながら、上記従来の外部電極の形成方法では、セラミック積層素子の端部を導電ペーストに浸漬した後、セラミック積層素子を引き上げる際に、導電ペーストの表面張力と、導電ペーストの自重によるセラミック積層素子の端面への流動によって、セラミック積層素子の側面、セラミック積層素子の端面と側面の境界部である稜線部（エッジ部）やコーナ部において、導電ペーストの塗布厚が薄くなってしまう場合がある。そして、結果的に、ニッケルめっきやＳｎめっきなどを行う際における、めっき液の侵入によるセラミック積層素子への構造欠陥（クラックなど）の発生により、絶縁抵抗不良が生じるという問題点がある。
【０００５】
そこで、図７(ａ)に示すように、セラミック積層素子５１の、内部電極５３が引き出された端面５５に、複数の溝５６を形成して外部電極形成面を凹凸化した後、図７(ｂ)に示すように、外部電極５４を形成する方法が提案されている（特許文献１）。
【０００６】
しかしながら、この方法では、外部電極を構成する導電ペーストに含まれる導電性の金属粒子の粒径や、それが焼き付けられて形成される厚膜電極の表面粗さなどが必ずしも溝の幅や深さなどの寸法と十分にマッチせず、形成される外部電極のセラミック積層素子への密着強度を所望の大きさにまで向上させることができない場合がある。
【０００７】
また、セラミック電子部品の外部電極を形成するにあたって、図８(ａ)に示すように、セラミック電子部品を構成するセラミック素体６１の表面の、外部電極を形成すべき領域に、ノズル６２から研削用粒子６３を吹き付けてサンドブラスト処理を行い、セラミック素体６１の表面を研磨して、浄化した後、図８(ｂ)に示すように、外部電極５４を形成する方法が提案されている（特許文献２）。
【０００８】
この方法は、セラミック素体の表面ににじみ出たガラス質を除去するためにサンドブラスト加工を行うものであり、その際にセラミック素体の表面が適度に粗くなることから、外部電極のセラミック素体への固着力を向上させる効果が得られるものである。
【０００９】
しかしながら、この特許文献２の方法は、セラミック素体の表面ににじみ出たガラス質を除去することを主たる目的としてサンドブラスト加工を行うものであり、セラミック素体の表面粗さを制御するものではないことから、必ずしも十分な固着力を得ることができない場合がある。
【特許文献１】特開２０００−２７７３８１号公報
【特許文献２】特開平５−４７５９２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本願発明は、上記問題点を解決するものであり、外部電極のセラミック積層素子への固着強度が大きく、信頼性の高い積層セラミック電子部品を提供することを課題とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するために、本願発明（請求項１）の積層セラミック電子部品は、
セラミック層を介して複数の内部電極が互いに対向するように配設され、所定の内部電極の一端が一方の端面に、所定の他の内部電極の一端が他方の端面に引き出されたセラミック積層素子の両端側に、内部電極と導通するように外部電極が配設された構造を有する積層セラミック電子部品において、
セラミック積層素子の表面の、外部電極が形成された領域の少なくとも一部に、凹部と凸部の段差が５〜２５μmの凹凸が形成されていること
を特徴としている。
【００１２】
また、請求項２の積層セラミック電子部品は、前記凹凸が、前記セラミック積層素子の前記内部電極が引き出された領域を除く領域に形成されていることを特徴としている。
【００１３】
また、請求項３の積層セラミック電子部品は、前記凹凸が、前記セラミック積層素子の前記内部電極が引き出された端面を除く領域に形成されていることを特徴としている。
【００１４】
また、本願発明（請求項４）の積層セラミック電子部品は、
セラミック層を介して複数の内部電極が互いに対向するように配設され、かつ、その一端側が所定の端面に引き出されたセラミック積層素子の両端側に、内部電極と導通するように外部電極が配設された構造を有する積層セラミック電子部品において、
セラミック積層素子の、前記内部電極が引き出された端面から回り込んだ側面の外部電極が形成された領域には、該端面に向かって角度３〜１０°の上り勾配となるような傾斜部が形成されていること
を特徴としている。
【発明の効果】
【００１５】
本願発明（請求項１）の積層セラミック電子部品は、セラミック積層素子の表面の、外部電極が形成された領域の少なくとも一部に、凹部と凸部の段差が５〜２５μmの凹凸を形成し、該領域を含む所定の領域に外部電極を形成するようにしているので、外部電極のセラミック積層素子への固着強度が大きく、信頼性の高い積層セラミック電子部品を提供することが可能になる。
凹部と凸部の段差を５〜２５μmとするのが好ましいのは、段差が５μm未満になると絶縁抵抗不良が発生し、また、段差が２５μmを超えると外部電極内部に空隙ができる不良が発生することによる。
【００１６】
なお、凹凸を形成するための凹凸加工処理としては、例えば、セラミック積層素子の表面にノズルから微細な研削用粒子を吹き付けてセラミック積層素子の表面を粗くするサンドブラスト法や、金型を押し付けて（プレスして）溝加工を施す方法などが例示される。
また、プラズマ加工、レーザー加工、エッチング加工などの種々の方法を適用することも可能である。
【００１７】
また、セラミック積層素子の端面の内部電極が引き出された領域にサンドブラスト加工などの凹凸加工処理を施すと、セラミック積層素子の端面に露出した内部電極が後退してしまい、外部電極との導通不良を引き起こす場合があるが、請求項２の積層セラミック電子部品のように、凹凸を、セラミック積層素子の内部電極が引き出された領域を除く領域に形成するようにした場合、露出した内部電極が端面から後退してしまうことを防止して、外部電極のセラミック積層素子への固着強度が大きく、しかも、外部電極と内部電極の導通信頼性の高い積層セラミック電子部品を確実に得ることが可能になる。
【００１８】
請求項３のように、凹凸を、セラミック積層素子の内部電極が引き出された端面を除く領域に形成するようにした場合、さらに容易かつ確実に、露出した内部電極が端面から後退してしまうことを防止して、外部電極のセラミック積層素子への固着強度が大きく、しかも、外部電極と内部電極の導通信頼性の高い積層セラミック電子部品を得ることが可能になる。
【００１９】
また、本願発明（請求項４）の積層セラミック電子部品は、セラミック積層素子の、内部電極が引き出された端面から回り込んだ側面の外部電極を形成すべき領域に、該端面に向かって角度３〜１０°の上り勾配となるような傾斜部を形成し、該傾斜部が形成された領域を含む領域に外部電極を形成するようにしているので、上記傾斜部を形成していない場合に生じるような導電ペーストの表面張力と、導電ペーストの自重によるセラミック積層素子の端面への流動を抑制して、セラミック積層素子の側面およびセラミック積層素子の端面と側面の境界部である稜線部（エッジ部）やコーナ部において、導電ペーストの塗布厚が薄くなってしまうことを防止し、外部電極のセラミック積層素子への固着強度が大きく、信頼性の高い積層セラミック電子部品を提供することが可能になる。
なお、傾斜部の傾斜角度が３°未満になると絶縁抵抗不良が発生するため好ましくない。また、傾斜角度が１０°を超えると端面外周部にカケ、ワレの外観不良が発生するようになるので、傾斜角度は３〜１０°の範囲とすることが好ましい。
【００２０】
なお、上記傾斜部を形成した領域にさらに凹凸を形成することにより、さらに、外部電極のセラミック積層素子への固着強度が大きく、信頼性の高い積層セラミック電子部品を提供することが可能になる。
【発明を実施するための最良の形態】
【００２１】
以下、本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。
【実施例１】
【００２２】
図１は本願発明の一実施例にかかる積層セラミック電子部品（この実施例１では積層セラミックコンデンサ）を示す断面図である。
【００２３】
この実施例の積層セラミックコンデンサは、図１に示すように、複数の内部電極３ａ，３ｂがセラミック層２を介して互いに対向するように配設され、かつ、その一端側が交互に異なる側の端面５ａ，５ｂに引き出されたセラミック積層素子（積層セラミックコンデンサ素子）１の両端側に、外部電極４ａ，４ｂが配設された構造を有している。さらに、外部電極４ａ，４ｂの表面には、通常、Ａｇ電極のはんだくわれを防止するためのＮｉめっき膜１５およびはんだ付け性を向上させるためのＳｎめっき膜１６が形成されている。
【００２４】
そして、この積層セラミックコンデンサにおいては、セラミック積層素子１の各稜線部７およびコーナ部８にはＲ（丸み）が付けられており、外部電極４ａ，４ｂが形成された、セラミック積層素子１の両端側の領域のうち、セラミック積層素子１の内部電極３ａ，３ｂが引き出された端面５ａ，５ｂを除いた領域（すなわち、端面５ａ，５ｂに続く側面６の両端側部分６ａ，６ｂ、Ｒが付けられた稜線部７およびコーナ部８）には、凹部と凸部の段差が表１に示すような値（１．５〜３０μm）の凹凸９が付与されている。
【００２５】
次に、上記の積層セラミックコンデンサを製造する方法について説明する。
(１)まず、セラミックグリーンシート上に、内部電極パターンが配設されたセラミックグリーンシートを用意し、このセラミックグリーンシートを所定枚数積層するとともに、その上下両面側に、内部電極パターンの配設されていないセラミックグリーンシートを積層し、圧着することにより、マザー積層体を形成した。
(２)それから、上述のように構成されたマザー積層体を、所定の位置で切断し、個々の未焼成のセラミック積層素子１に分割した。
【００２６】
(３)次いで、未焼成のセラミック積層素子を焼成することにより、寸法が、長さＬ３．２mm、幅Ｗ１．６mm、厚みＴ１．４mmのセラミック積層素子を得た。
(４)そして、図２に示すように、切削用セラミック積層素子の表面に、ノズル１１から微細な研削用粒子１２を吹き付けて、サンドブラストを施し、セラミック積層素子１の内部電極３ａ，３ｂが引き出された端面５ａ，５ｂを除いた領域、すなわち、セラミック積層素子１の端面５ａ，５ｂに続く側面６の両端側部分６ａ，６ｂの表面に、表１に示すように、凹部と凸部の段差が１．５〜３０μmの凹凸９を形成した。
このとき、セラミック積層素子１の各稜線部７およびコーナ部８が研削され、Ｒ（丸み）が付与される。
(５)そして、このようにサンドブラスト処理が施されたセラミック積層素子の一方の端部を導電ペーストに浸漬した後、他方の端部も導電ペーストに浸漬し、焼き付けることにより外部電極４ａ，４ｂを形成した。
(６)それから、外部電極４ａ，４ｂの表面に、はんだ食われを抑制するためのＮｉめっき膜１５およびはんだ付け性を向上させるためのＳｎめっき膜１６を順に形成した。
このようにして、図１に示すような構造を有し、外部電極の端面部、側面部、稜線部（エッジ部）およびコーナ部の厚みが表１に示すような厚みの外部電極を有する積層セラミックコンデンサを得た。
【００２７】
そして、得られた各積層セラミックコンデンサ（試料）について、絶縁抵抗不良率、および、セラミック積層素子の、端面から回り込んだ側面に形成された外部電極中に空隙が存在する外部電極異常の発生率を調べた。
【００２８】
また、比較のため、セラミック積層素子１の端面５ａ，５ｂ及びそれに続く側面６の両端側部分６ａ，６ｂの表面に凹凸を形成していない積層セラミックコンデンサ（試料番号１の従来例の試料）を作製し、これについても、同様にして特性を調べた。
その結果を表１に示す。
【００２９】
【表１】
2005197530.tif 000003
【００３０】
表１に示すように、凹凸加工処理を施していない試料番号１の試料（従来例）では、絶縁抵抗不良率が５００ppmと非常に高い値となることが確認された。
また、凹凸の段差が本願発明の範囲より小さい試料番号２（１．５μm）および試料番号３の試料（３．０μm）の場合には、絶縁抵抗不良率が２５０ppm（試料番号２）、１２０ppm（試料番号３）と高い値となることが確認された。
さらに、凹凸の段差が本願発明の範囲より大きい（３０μm）試料番号７の試料の場合は、絶縁不良率は０ppmであったが、外部電極異常の発生率が１％となることが確認された。
【００３１】
これに対し、凹凸の段差を本願発明の範囲内の５〜２５μmとした試料番号４，５，６の試料では、外部電極の端面部における厚みを目標値の１５０μmとした場合において、側面部、稜線部およびコーナ部の塗布厚として必要な厚みを確保することが可能になり、その結果として、セラミック積層素子へのめっき液の侵入によるクラックなどの構造欠陥の発生に起因する絶縁抵抗不良の発生が防止されることが確認された。また、外部電極異常の発生も認められなかった。
【００３２】
なお、サンドブラストなどの凹凸加工処理を、内部電極が引き出されたセラミック積層素子の端面に施すことは、内部電極がセラミック積層素子の端面から後退して外部電極との間に隙間が形成され、導通信頼性が低下するという問題点があるため、好ましくない。
【実施例２】
【００３３】
図３は本願発明の一実施例にかかる積層セラミック電子部品（この実施例２では積層セラミックコンデンサ）を示す断面図、図４は図３の積層セラミックコンデンサの外部電極を形成する前の状態（セラミック積層素子）を示す斜視図である。
【００３４】
この実施例２の積層セラミックコンデンサは、図３に示すように、複数の内部電極３ａ，３ｂがセラミック層２を介して互いに対向するように配設され、かつ、その一端側が交互に異なる側の端面５ａ，５ｂに引き出されたセラミック積層素子（積層セラミックコンデンサ素子）１の両端側に、外部電極４ａ，４ｂが配設された構造を有している。さらに、外部電極４ａ，４ｂの表面には、通常、Ａｇ電極のはんだくわれを防止するためのＮｉめっき膜１５およびはんだ付け性を向上させるためのＳｎめっき膜１６が形成されている。
【００３５】
そして、この積層セラミックコンデンサにおいては、図３および４に示すように、セラミック積層素子１の、外部電極４ａ，４ｂが形成された、セラミック積層素子１の両端側の領域のうち、セラミック積層素子１の内部電極３ａ，３ｂが引き出された端面５ａ，５ｂを除いた領域（すなわち、端面５ａ，５ｂに続く側面６の両端側部分６ａ，６ｂ）に、幅が約１０μm、深さが１０μmの溝１９がピッチＰ＝５０μmで複数本配設されている。
なお、本願発明においては、溝１９の幅は５〜２００μm、深さは５〜２５μmの範囲とすることが望ましい。
【００３６】
なお、この実施例２では、焼成後のセラミック積層素子１に金型を押し付けて、プレスすることにより溝１９を形成した後、外部電極４ａ，４ｂを形成することにより図３，４に示すような構造を有する積層セラミックコンデンサを作製した。
また、積層セラミックコンデンサの製造方法の他の工程は、上記実施例１の場合と同様である。
【００３７】
この実施例２の積層セラミックコンデンサについても、上記実施例１の場合と同様に、絶縁抵抗不良率を調べた。その結果を表２に試料番号８の試料として示す。なお、表２の試料番号１の試料は、表１の試料番号１の試料と同じ、凹凸加工処理を施していない試料（従来例）である。
【００３８】
【表２】
2005197530.tif 000004
【００３９】
この実施例２の積層セラミックコンデンサ（試料）についても、表２に示すように、外部電極の端面部における厚みを目標値の１５０μmとした場合に、側面部、稜線部およびコーナ部の塗布厚として必要な厚みを確保することが可能になり、その結果として、めっき液の侵入によるセラミック積層素子へのクラックなどの構造欠陥の発生に起因する絶縁抵抗不良の発生が防止されることが確認された。
【実施例３】
【００４０】
図５は、本願発明のさらに他の実施例にかかる積層セラミック電子部品（この実施例３では積層セラミックコンデンサ）を示す断面図である。
【００４１】
この実施例３の積層セラミックコンデンサは、図５に示すように、複数の内部電極３ａ，３ｂがセラミック層２を介して互いに対向するように配設され、かつ、その一端側が交互に異なる側の端面５ａ，５ｂに引き出されたセラミック積層素子（積層セラミックコンデンサ素子）１の両端側に、外部電極４ａ，４ｂが配設された構造を有している。さらに、外部電極４ａ，４ｂの表面には、通常、Ａｇ電極のはんだくわれを防止するためのＮｉめっき膜１５およびはんだ付け性を向上させるためのＳｎめっき膜１６が形成されている。
【００４２】
そして、この積層セラミックコンデンサにおいては、図５に示すように、セラミック積層素子１の、内部電極３ａ，３ｂが引き出された端面５ａ，５ｂから回り込んだ４つの側面６の両端側部分６ａ，６ｂの外部電極が形成された領域には、該端面に向かって所定の角度（この実施例では、２゜，３°，５°）の上り勾配となるような傾斜部２９が形成されている。
【００４３】
なお、この実施例３の積層セラミックコンデンサは、焼成後のセラミック積層素子１の４つの側面６の両端側部分６ａ，６ｂをカッターで切削加工して傾斜部２９を形成した後、外部電極４ａ，４ｂを形成することにより作製した。
また、積層セラミックコンデンサの製造方法の他の工程は、上記実施例１の場合と同様である。
【００４４】
この実施例３の積層セラミックコンデンサについても、上記実施例１，２の場合と同様に、絶縁抵抗不良率を調べた。その結果を表３に示す。なお、表３の試料番号１の試料は、表１の試料番号１の試料と同じ、凹凸加工処理を施していない試料（従来例）である。
【００４５】
【表３】
2005197530.tif 000005
【００４６】
表３に示すように、傾斜部２９の傾斜角度が２゜の試料番号９の試料の場合、絶縁抵抗不良率が２５０ppmとなっているが、傾斜部２９の傾斜角度が３°および５°の試料番号１０，１１の試料の場合、外部電極の端面部における厚みを目標値の１５０μmとした場合にも、側面部、稜線部およびコーナ部の塗布厚として必要な厚みを確保することが可能になり、その結果として、めっき液の侵入によるセラミック積層素子へのクラックなどの構造欠陥の発生に起因する絶縁抵抗不良の発生が防止されることが確認された。
【００４７】
なお、上記実施例１，２，３では、積層セラミックコンデンサを例にとって説明したが、本願発明は積層セラミックコンデンサに限られるものではなく、内部電極を備えたセラミック積層素子に外部電極が配設された構造を有する種々のセラミック電子部品（例えば、セラミックコンデンサアレイ、セラミックバリスタ、セラミック多層基板など）に広く適用することが可能である。
【００４８】
また、本願発明はさらにその他の点においても上記実施例に限定されるものではなく、セラミック積層素子の具体的な構成、凹凸を形成するための加工処理の具体的な方法や条件、セラミック積層素子への傾斜部の形成方法などに関し、発明の範囲内において、種々の応用、変形を加えることができる。
【産業上の利用可能性】
【００４９】
本願発明においては、セラミック積層素子の表面の、外部電極が形成された領域の少なくとも一部に、凹部と凸部の段差が５〜２５μmの凹凸を形成し、該領域を含む所定の領域に外部電極を形成するか、セラミック積層素子の、内部電極が引き出された端面から回り込んだ側面の外部電極が形成された領域に、該端面に向かって角度３〜１０°の上り勾配となるような傾斜部を形成し、該傾斜部が形成された領域を含む領域に外部電極を形成するようにしているので、外部電極のセラミック積層素子への固着強度が大きく、信頼性の高い積層セラミック電子部品を提供することが可能になる。
したがって、本願発明は、内部電極を有するセラミック積層素子に外部電極が配設された構造を有する種々のセラミック電子部品（例えば、セラミックコンデンサアレイ、セラミックバリスタ、セラミック多層基板など）に広く利用することが可能である。
【図面の簡単な説明】
【００５０】
【図１】(ａ)は本願発明の一実施例にかかる積層セラミックコンデンサを示す正面断面図、(ｂ)は斜視図である。
【図２】本願発明の一実施例にかかる積層セラミックコンデンサの製造工程において、セラミック積層素子の表面に凹凸を形成している状態を示す図である。
【図３】本願発明の他の実施例（実施例２）にかかる積層セラミックコンデンサを示す正面断面図である。
【図４】図３の積層セラミックコンデンサの、外部電極を形成する前の状態（セラミック積層素子）を示す斜視図である。
【図５】本願発明のさらに他の実施例（実施例３）にかかる積層セラミックコンデンサを示す正面断面図である。
【図６】(ａ)は従来の積層セラミックコンデンサの正面断面図、(ｂ)は斜視図である。
【図７】従来の他の積層セラミックコンデンサを示す図であり、(ａ)は外部電極を形成する前の状態を示す斜視図、(ｂ)は外部電極を形成した後の状態を示す斜視図である。
【図８】従来のセラミック電子部品の製造方法を示す図であり、(ａ)は外部電極を形成する前に、サンドブラスト処理を行っている状態を示す斜視図、(ｂ)は外部電極を形成した後の状態を示す斜視図である。
【符号の説明】
【００５１】
１              セラミック積層素子
２              セラミック層
３ａ，３ｂ      内部電極
４ａ，４ｂ      外部電極
５ａ，５ｂ      セラミック積層素子の端面
６              セラミック積層素子の側面
６ａ，６ｂ      セラミック積層素子の側面の両端側部分
７              稜線部
８              コーナ部
９              凹凸
１１            ノズル
１２            研削用粒子
１５            Ｎｉめっき膜
１６            Ｓｎめっき膜
１９            溝
２９            傾斜部
【図１】
2005197530.tif 000006
【図２】
2005197530.tif 000007
【図３】
2005197530.tif 000008
【図４】
2005197530.tif 000009
【図５】
2005197530.tif 000010
【図６】
2005197530.tif 000011
【図７】
2005197530.tif 000012
【図８】
2005197530.tif 000013