(57)【要約】【課題】  チップ型ＰＴＣサーミスタ１０に関し、クラックがサーミスタ素体表面や内部に発生してもショートモードが発生せず、安全にオープン破壊する。【解決手段】  サーミスタ素体１１の両端部にそれぞれ端子電極１２を設けたチップ型ＰＴＣサーミスタ１０であって、サーミスタ素体１１の少なくとも一部に電気量の印加による熱的あるいは電気的なストレスが他の部分よりも集中する部分１３を設けたものである。ストレス集中部１３は、好ましくは、その断面積が他の部分の断面積よりも小さい部分により構成されている。【選択図】  図１
2005311228.tif 000002
【特許請求の範囲】
【請求項１】
サーミスタ素体の両端部にそれぞれ端子電極を設けたチップ型ＰＴＣサーミスタであって、上記サーミスタ素体の少なくとも一部に、電気量の印加により発生する熱的あるいは電気的なストレスが他の部分よりも多く集中する部分（ストレス集中部）を設けた、ことを特徴とするチップ型ＰＴＣサーミスタ。
【請求項２】
上記ストレス集中部は、上記他の部分よりも小さい断面積部分により構成されている、ことを特徴とする請求項１に記載のチップ型ＰＴＣサーミスタ。
【請求項３】
上記ストレス集中部は、当該サーミスタ素体の両端間の略中央部に形成されている、ことを特徴する請求項１または２に記載のチップ型ＰＴＣサーミスタ。
【請求項４】
上記ストレス集中部は、上記サーミスタ素体に凹部を形成して構成されている、ことを特徴とする請求項２に記載のチップ型ＰＴＣサーミスタ。
【請求項５】
上記ストレス集中部は、上記サーミスタ素体にスリットを形成して構成されている、ことを特徴とする請求項２に記載のチップ型ＰＴＣサーミスタ。
【請求項６】
上記ストレス集中部は、上記サーミスタ素体に孔を形成して構成されている、ことを特徴とする請求項２に記載のチップ型ＰＴＣサーミスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チップ型のＰＴＣ（正特性）サーミスタに関する。
【背景技術】
【０００２】
チップ型ＰＴＣサーミスタには、半導体セラミックスからなる矩形状のサーミスタ素体内に、当該サーミスタ素体の厚み方向に互いに平行であり、かつ、交互にサーミスタ素体の端部に延びる複数の内部電極を設け、サーミスタ素体の両端に、上記各内部電極と電気的に接続されるよう外部電極を形成してチップ型としたＰＴＣサーミスタがある（例えば、特許文献１参照。）。
【０００３】
また、最も単純なものとして上記内部電極が省略されたチップ型ＰＴＣサーミスタとして、図９に示すように、矩形状のサーミスタ素体の両端面に、端子電極（上記外部電極に対応するもので内部電極が無いため端子電極と称す。）が形成されたものがある。このような構成を有するチップ型ＰＴＣサーミスタの製法のうち、いわゆるタブレット成形法とシート圧着成形法とを説明する。
【０００４】
タブレット成形法においては、ＢａＴｉＯ３（チタン酸バリウム）を主成分とする半導体セラミックとなるように、半導体化剤などを含む出発原料を配合・混合して、所定の焼成温度にて仮焼する。得られた仮焼粉に、有機系などのバインダを加えて造粒粉とし、この造粒粉を乾式のタブレット成形法を用いて、所望の大きさの矩形状をしたグリーン体を得る。このグリーン体を所定の焼成温度にて、所定時間、本焼成を行って、上記矩形状をなすサーミスタ素体９１を得る。このサーミスタ素体９１の両端に、スパッタリング法などを用いて端子電極９２を形成して、内部電極が無いチップ型ＰＴＣサーミスタ９０を作製する。
【０００５】
シート圧着成形法においては、タブレット成形法と同様に、上記主成分としてＢａＴｉＯ３に、半導体化剤などを配合し、これらを混合・粉砕した後、仮焼する。得られた仮焼粉に、有機バインダを混合し、セラミックスラリーを調整する。調整されたセラミックスラリーを用い、所定の均一な厚みのセラミックグリーンシートを成形する。次いで、このセラミックグリーンシートを所定のサイズに打ち抜く。次いで複数枚のセラミックグリーンシートを積層し、その積層方向に圧着して、セラミックグリーン積層体を得る。得られたセラミックグリーン積層体を、所定寸法に切断し、所定の焼成温度にて所定時間焼成し、しかる後に、バレル研磨を行い、内部電極が無いサーミスタ素体９１を得る。このサーミスタ素体９１の両端にスパッタリング法などを用いて端子電極９２を形成して上記内部電極が無いチップ型ＰＴＣサーミスタ９０を作製する。
【０００６】
このように従来の内部電極が無いチップ型ＰＴＣサーミスタ９０においては、両端子電極９２間に挟まれたサーミスタ素体９１の形状は、両端子電極９２間でその断面積が一様をなす矩形状となっている。
【０００７】
サーミスタ素体９１が上記形状をなすチップ型ＰＴＣサーミスタ９０を、過電流保護の用途に供する場合、当該サーミスタ素体９１がその内部にかかる定格以上の電圧・電流・電力により耐電圧破壊に至るとき、サーミスタ素体９１の表面および内部にクラックが生じて、両端子電極９２間が電気的に短絡されてしまう現象（いわゆる、ショートモード）が発生し、当該両端子電極９２間の抵抗値が通常時よりも低下して、過電流の保護対象となる電気回路に所期以上の電気的負荷がかかるという課題があった。
【特許文献１】特開平６−２６０３０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
したがって、本発明により解決すべき課題は、サーミスタ素体が定格以上の電圧・電流・電力により耐電圧破壊に至っても、上記ショートモードを来たさないようにすることである。
【課題を解決するための手段】
【０００９】
本発明は、サーミスタ素体の両端部にそれぞれ端子電極を設けたチップ型ＰＴＣサーミスタであって、サーミスタ素体の少なくとも一部に電気量の印加により発生する熱的あるいは電気的なストレスが他の部分よりも集中する部分（ストレス集中部）を設けたものである。
【００１０】
本発明のチップ型ＰＴＣサーミスタによると、サーミスタ素体の少なくとも一部に電気量の印加による熱的あるいは電気的なストレスが他の部分よりも集中する部分（ストレス集中部）を設けておくことで、定格以上の電圧・電流・電力がかかり、耐電圧破壊に至る場合でも、当該ストレス集中部に熱的あるいは電気的なストレスが集中するようになる。その結果、サーミスタ素体に定格以上の電圧・電流・電力がかかり、耐電圧破壊に至る場合、ストレス集中部が他の部分よりも先にクラックが起きて電気的にオープン破壊（いわゆる、オープンモード）が発生するので、従来のようにショートモードを来たすクラックが発生することを回避することができるので、チップ型ＰＴＣサーミスタを過電流保護の用途に供する場合、過電流から保護すべき負荷に過電流が流れることを防止することができる。
【発明の効果】
【００１１】
本発明のチップ型ＰＴＣサーミスタによると、定格以上の電圧・電流・電力がかかり、耐電圧破壊に至る場合でも、特定部分が電気的にオープンモードとなる結果、ショートモードを来たすクラックの発生を防止でき、例えば、過電流保護の用途に供される場合、過電流から保護すべき負荷に過電流が流れることを有効かつ確実に防止することができる。
【発明を実施するための最良の形態】
【００１２】
本発明のチップ型ＰＴＣサーミスタは、サーミスタ素体の両端部にそれぞれ端子電極を設けたものであって、サーミスタ素体の少なくとも一部に、電気量の印加による熱的あるいは電気的なストレスが他の部分よりも集中するストレス集中部を設けたことに特徴を備えたものである。このストレス集中部は、好ましくは、当該サーミスタ素体の両端間の略中央部に設けられ、当該略中央部の断面積を他の部分の断面積よりも小さい部分で構成されている。ストレス集中部の断面積を小さくする構成として、好ましくは、上記サーミスタ素体に凹部を形成した構成、上記サーミスタ素体にスリットを形成した構成、上記サーミスタ素体に孔を形成した構成、等がある。ストレス集中部の形成位置は、サーミスタ素体の両端間の略中央部に形成するのが好ましいが、特にサーミスタ素体の両端間の略中央部に限定されるものではない。
【００１３】
以上のように構成されたチップ型ＰＴＣサーミスタによると、サーミスタ素体の少なくとも一部に電気量の印加による熱的あるいは電気的なストレスが他の部分よりも集中するストレス集中部を設けておくことで、定格以上の電圧・電流・電力がかかり、耐電圧破壊に至る場合でも、当該ストレス集中部に熱および電流が集中し、ストレス集中部が完全にオープン破壊（オープンモード）する。その結果、本発明のチップ型ＰＴＣサーミスタによれば、定格以上の電圧・電流・電力がかかり、耐電圧破壊に至ったとしても、従来のチップ型ＰＴＣサーミスタのように、ショートモードになって過電流が流れることはなく、例えば、過電流保護の用途に供される場合、過電流の保護対象である回路を当該過電流から有効かつ確実に保護することができる。
【００１４】
（実施例１）
図１に、実施例１のチップ型ＰＴＣサーミスタ１０を示す。
【００１５】
実施例１は、サーミスタ素体１１の両端間の略中央部に凹部１４を設けて、断面積が他の部分より小さいストレス集中部１３を形成したチップ型ＰＴＣサーミスタ１０であって、タブレット成形により作製することを特徴とするものである。
【００１６】
ＢａＴｉＯ３を主成分とする半導体セラミックとなるように、半導体化剤などを含む出発原料を配合・混合して、所定の焼成温度にて仮焼する。ただし、半導体セラミックの組成系はこれに限定されない。
【００１７】
得られた仮焼粉に、有機系などのバインダを加えて造粒粉とし、この造粒粉を乾式のタブレット成形法を用いて、所望の大きさの矩形グリーン体を得る。この際、金型を用いて、所望の形体となるようにする。所望の形体とは、矩形グリーン体の両端間の略中央部において全周にテーパ状の凹部１４が形成されるものであって、当該凹部１４がストレス集中部１３となる。
【００１８】
この矩形グリーン体を所定の焼成温度にて所定時間本焼成を行い、最終的にＬ１．６ｍｍ×Ｗ０．８ｍｍ×ｔ０．８ｍｍ程度の大きさの矩形セラミック焼結体からなるサーミスタ素体１１を得る。
【００１９】
このサーミスタ素体１１の両端に、Ａｇなどの金属をスパッタリング法などを用いて、数μｍ程度の厚みの端子電極１２を形成し、所望のチップ型ＰＴＣサーミスタ１０を作製する。
【００２０】
（実施例２）
図２，図３に、実施例２のチップ型ＰＴＣサーミスタ２０，３０を示す。
【００２１】
実施例２は、サーミスタ素体２１，３１の両端間の略中央部に凹部２４，３４を設けて、断面積が他の部分より小さいストレス集中部２３，３３を形成したチップ型ＰＴＣサーミスタ２０，３０であって、シート圧着による成形により作製することを特徴とするものである。
【００２２】
図２に示すチップ型ＰＴＣサーミスタ２０と図３に示すチップ型ＰＴＣサーミスタ３０との違いは、凹部２４，３４を形成する方向のみであり、以下に製法について述べる。
【００２３】
主成分としてＢａＴｉＯ３に、半導体化剤などを配合し、これらを混合・粉砕した後、仮焼する。得られた仮焼粉に、アクリル系有機バインダを混合し、セラミックスラリーを調整した。調整されたセラミックスラリーを用い、所定の均一な厚みのセラミックグリーンシートを成形する。次いで、このセラミックグリーンシートを所定のサイズに打ち抜く。この際、所望の形体となるように打ち抜いて矩形グリーン体を得る。所望の形体とは、セラミックグリーンシートの両端間の略中央部において対向する両側面にテーパ状の凹部２４，３４が形成されるものであって、当該凹部２４，３４がストレス集中部２３，３３となる。
【００２４】
次に、複数枚の上記矩形グリーン体を積層し、厚み方向に圧着して、所定の厚みのセラミックグリーン積層体を得る。
【００２５】
得られたセラミックグリーン積層体を、所定の寸法に切断し、所定の焼成温度にて所定時間焼成し、しかる後に、バレル研磨を行い、所定の大きさの矩形状のセラミック焼結体からなるサーミスタ素体２１，３１を得る。
【００２６】
このサーミスタ素体２１，３１の両端に、Ａｇなどの金属をスパッタリング法などを用いて、数μｍ程度の厚みの端子電極２２，３２を形成させて、所望のチップ型ＰＴＣサーミスタ２０，３０を作製する。
【００２７】
（実施例３）
図４，図５，図６に、実施例３のチップ型ＰＴＣサーミスタ４０，５０，６０を示す。
【００２８】
実施例３は、サーミスタ素体４１，５１，６１の両端間の略中央部にスリット４４，５４，６４を切削して、断面積が他の部分より小さいストレス集中部４３，５３，６３を形成したチップ型ＰＴＣサーミスタ４０，５０，６０であって、タブレット成形またはシート圧着による成形により作製することを特徴とするものである。
【００２９】
図４に示すチップ型ＰＴＣサーミスタ４０と図５に示すチップ型ＰＴＣサーミスタ５０との違いは、スリット４４，５４を形成する方向のみであり、また図６に示すチップ型ＰＴＣサーミスタ６０は、サーミスタ素体６１の全周にスリット６４を形成するものであり、以下に製法について述べる。
【００３０】
タブレット成形またはシート圧着による成形は、図９の例で示した方法と同様であり、セラミック焼結体を成形した後、当該セラミック焼結体をダイサー（ダイシング・ソー）にて切削する。図４，５の実施例では、サーミスタ素体４１，５１の対向する両側面を各々ダイサーにて切削して一対のスリット４４，５４を形成し、集中部分４３，５３を形成する。図６の実施例では、サーミスタ素体６１の全周をダイサーにて切削してスリット６４を形成し、ストレス集中部６３を形成する。このようにして、所望の形体のチップ型ＰＴＣサーミスタ４０，５０，６０を作製する。
【００３１】
（実施例４）
図７，図８に、実施例４のチップ型ＰＴＣサーミスタ７０，８０を示す。
【００３２】
実施例４は、サーミスタ素体７１，８１の両端間の略中央部に孔７４，８４を穿設して、断面積が他の部分より小さいストレス集中部７３，８３を形成したチップ型ＰＴＣサーミスタ７０，８０であって、タブレット成形またはシート圧着による成形を用いて作製することを特徴とするものである。
【００３３】
図７に示すチップ型ＰＴＣサーミスタ７０は、サーミスタ素体７１の対向する両側面に各々孔７４を形成するものであり、図８に示すチップ型ＰＴＣサーミスタ８０は、サーミスタ素体８１に貫通孔８４を形成するものであり、以下に製法について述べる。
【００３４】
タブレット成形またはシート圧着による成形は、図９の例で示した方法と同様であり、セラミック焼結体を成形した後、当該セラミック焼結体をリューターにて穿設する。図７の実施例では、サーミスタ素体７１の対向する両側面を、各々リューターにて穿設して一対の孔７４を形成し、集中部分７３を形成する。図８の実施例では、サーミスタ素体８１に貫通孔８４をリューターにて穿設し、ストレス集中部８３を形成する。このようにして、所望の形体のチップ型ＰＴＣサーミスタ７０，８０を作製する。
【産業上の利用可能性】
【００３５】
本発明は、過電流保護などに使用されるチップ型ＰＴＣサーミスタとして有用である。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施例１におけるチップ型ＰＴＣサーミスタの斜視図
【図２】本発明の実施例２におけるチップ型ＰＴＣサーミスタの斜視図
【図３】本発明の実施例２におけるその他のチップ型ＰＴＣサーミスタの斜視図
【図４】本発明の実施例３におけるチップ型ＰＴＣサーミスタの斜視図
【図５】本発明の実施例３におけるその他のチップ型ＰＴＣサーミスタの斜視図
【図６】本発明の実施例３におけるその他のチップ型ＰＴＣサーミスタの斜視図
【図７】本発明の実施例４におけるチップ型ＰＴＣサーミスタの斜視図
【図８】本発明の実施例４におけるその他のチップ型ＰＴＣサーミスタの斜視図
【図９】従来例におけるチップ型ＰＴＣサーミスタの斜視図
【符号の説明】
【００３７】
１０  チップ型ＰＴＣサーミスタ
１１  サーミスタ素体
１２  端子電極
１３  ストレス集中部
【図１】
2005311228.tif 000003
【図２】
2005311228.tif 000004
【図３】
2005311228.tif 000005
【図４】
2005311228.tif 000006
【図５】
2005311228.tif 000007
【図６】
2005311228.tif 000008
【図７】
2005311228.tif 000009
【図８】
2005311228.tif 000010
【図９】
2005311228.tif 000011