(57)【要約】  【課題】  レジスタにアクセスするＣＰＵの優先度を柔軟に変えることが可能で、しかも、ＣＰＵで実行されるプログラムの作成が容易なバス調停装置を提供する。  【解決手段】  レジスタを特定するための部分とＣＰＵの優先度を示す部分から成る仮想アドレスをレジスタに定めて、優先度を示す部分が異なる複数の仮想アドレスを同一のレジスタに割り当てる。ＣＰＵは、アクセス先のレジスタを仮想アドレスによってバス調停装置に示し、バス調停装置は、仮想アドレスに示されているＣＰＵの優先度と、メモリにアクセスする他の回路固有の優先度に従って、バスの使用要求を調停する。【選択図】      図２
2005316621.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵによるＣＰＵ以外の回路のレジスタへのアクセスと、ＣＰＵ以外の回路によるメモリへのアクセスとに共用されるバスの使用を、ＣＰＵとＣＰＵ以外の回路の優先度に従って調停するバス調停装置において、
レジスタを特定する第１の部分と優先度を示す第２の部分より成る仮想アドレスをＣＰＵ以外の回路のレジスタに定めて、同一のレジスタに、ＣＰＵ以外の回路の優先度よりも低い優先度を示す第２の部分を含む仮想アドレスと、ＣＰＵ以外の回路の優先度以上の優先度を示す第２の部分を含む仮想アドレスとを割り当てておき、
ＣＰＵ以外の回路のレジスタにアクセスするＣＰＵの優先度を、ＣＰＵが示すレジスタの仮想アドレスの第２の部分に応じて変えることを特徴とするバス調停装置。
【請求項２】
画像を表す画像データを処理する画像処理装置であって、当該装置を制御するＣＰＵと、画像データを処理する画像処理回路と、画像処理回路が処理する画像データを記憶するメモリと、ＣＰＵによる画像処理回路のレジスタへのアクセスと画像処理回路によるメモリへのアクセスに共用されるバスと、バスの使用を調停するバス調停部とを含むものにおいて、
バス調停部として請求項１に記載のバス調停装置を備えることを特徴とする画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ転送に共用されるバスの使用を調停するバス調停装置、およびこれを備える画像処理装置に関する。
【背景技術】
【０００２】
原稿から画像を読み取って画像をシートに形成する複写機等の画像処理装置は、装置の制御を司るＣＰＵ、画像を読み取ってその画像を表す画像データを生成するイメージスキャナ、画像データを記憶するメモリ、画像データを処理するデータ処理回路をはじめ、様々な回路を備えている。イメージスキャナやデータ処理回路には、制御のためにＣＰＵがデータを書き込んだり読み出したりするレジスタが設けられる。また、レジスタへのＣＰＵのアクセスやメモリへのイメージスキャナあるいはデータ処理回路のアクセスは、共通のバスを介して行われ、また、バス調停装置が備えられる。
【０００３】
バス調停装置は、ＣＰＵ等からのバスの使用要求を受けて使用許可を与えるもので、一時に１つの要求のみがあったときは直ちに使用許可を与え、一時に複数の要求があったとき、すなわちバスの使用要求が競合したときは、あらかじめＣＰＵ等に定められている優先度に従って、使用許可を与える。
【０００４】
イメージスキャナやデータ処理回路は、画像データを一定の速度でメモリに書き込んだり一定の速度でメモリから読み出したりする必要があるため、通常、ＣＰＵよりも高い優先度とされる。したがって、ＣＰＵからのバスの使用要求と、イメージスキャナやデータ処理回路からの使用要求が競合したときには、後者に許可が与えられ、ＣＰＵは、イメージスキャナやデータ処理回路のメモリへのアクセスが終了するまで、バスの使用を待つことになる。しかし、画像データは量が多いため、ＣＰＵの待ち時間は長くなりがちであり、ＣＰＵによる装置の制御に支障が生じることもある。
【０００５】
この不都合を避けるために、ＣＰＵの優先度を可変とし、必要に応じてＣＰＵの優先度を高くすることが提案されている（例えば、特開平１−２４８２６３号）。
【特許文献１】特開平１−２４８２６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところが、バスの使用に関するＣＰＵの優先度を可変とした従来のバス調停装置では、あらかじめＣＰＵの優先度をレジスタごとに定めておいて、あるレジスタにアクセするときには高い優先度、別のレジスタにアクセスするときには低い優先度とするようにしているため、ＣＰＵの優先度を柔軟に変えることは難しい。すなわち、レジスタのアドレスとＣＰＵの優先度との対応関係が固定であるため、ＣＰＵの優先度を変えるためには、各回路に優先度の異なるレジスタを設けて、優先度を変えるごとにレジスタを使い分けなければならず、各回路に設けるレジスタの数の制約により、それが困難になり易い。また、プログラムの作成に際しては、常にレジスタのアドレスを意識しながらＣＰＵがアクセスするレジスタを決めなければならない。
【０００７】
本発明は、このような問題点に鑑みてなされたもので、レジスタにアクセスするＣＰＵの優先度を柔軟に変えることが可能で、しかも、ＣＰＵで実行されるプログラムの作成が容易なバス調停装置を提供することを目的とする。また、そのようなバス調停装置を備えた効率のよい画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明では、ＣＰＵによるＣＰＵ以外の回路のレジスタへのアクセスと、ＣＰＵ以外の回路によるメモリへのアクセスとに共用されるバスの使用を、ＣＰＵとＣＰＵ以外の回路の優先度に従って調停するバス調停装置は、レジスタを特定する第１の部分と優先度を示す第２の部分より成る仮想アドレスをＣＰＵ以外の回路のレジスタに定めて、同一のレジスタに、ＣＰＵ以外の回路の優先度よりも低い優先度を示す第２の部分を含む仮想アドレスと、ＣＰＵ以外の回路の優先度以上の優先度を示す第２の部分を含む仮想アドレスとを割り当てておき、ＣＰＵ以外の回路のレジスタにアクセスするＣＰＵの優先度を、ＣＰＵが示すレジスタの仮想アドレスの第２の部分に応じて変えものとする。
【０００９】
このバス調停装置は、ＣＰＵ以外の回路のレジスタにアクセスするＣＰＵの優先度を、レジスタの仮想アドレスの第２の部分によって判断する。レジスタにアクセスするＣＰＵからのバスの使用要求と、メモリにアクセスするＣＰＵ以外の回路からのバスの使用要求が競合したとき、仮想アドレスの第２の部分の示す優先度がＣＰＵ以外の回路の優先度よりも低いときは、ＣＰＵは、他の回路がメモリへのアクセスを終了するまで、レジスタへのアクセスを待たされることになるが、第２の部分の示す優先度がＣＰＵ以外の回路の優先度以上のときは、ＣＰＵは速やかにレジスタにアクセスすることができる。
【００１０】
前記目的を達成するために、本発明ではまた、画像を表す画像データを処理する画像処理装置であって、当該装置を制御するＣＰＵと、画像データを処理する画像処理回路と、画像処理回路が処理する画像データを記憶するメモリと、ＣＰＵによる画像処理回路のレジスタへのアクセスと画像処理回路によるメモリへのアクセスに共用されるバスと、バスの使用を調停するバス調停部とを含むものにおいて、バス調停部として上記のバス調停装置を備えるようにする。
【発明の効果】
【００１１】
本発明のバス調停装置では、レジスタとＣＰＵの優先度の対応関係が固定されておらず、同一のレジスタにアクセスするときでもＣＰＵの優先度を変えることができる。したがって、優先度の高低にかかわらず全てのレジスタを利用することができて、ＣＰＵの優先度を柔軟に変えることができる。また、レジスタのアドレスの第２の部分を変えるだけで、ＣＰＵの優先度を変えることができるため、優先度を変えるために別のレジスタを用いる必要がなくなって、ＣＰＵで実行されるプログラムの作成も容易である。
【００１２】
また、本発明の画像処理装置は、通常はメモリへの画像処理回路のアクセスを優先しながら、必要に応じてレジスタへのＣＰＵのアクセスを優先する制御を柔軟に行うことができて、効率よく画像データを処理することが可能である。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の画像処理装置の一実施形態である複写機について図面を参照しながら説明する。本実施形態の複写機１の要部を図１に模式的に示す。複写機１は、ＣＰＵ２、メモリ３、種々の回路を内蔵したＩＣ（集積回路）４、およびバス５を備えている。
【００１４】
ＣＰＵ２は、複写機１の全体の動作を制御し、メモリ３は、画像を表す画像データを記憶する。ＩＣ４には、ＤＭＡコントローラ４１、メモリインターフェース４２、バスコントローラ４３、ＩＥＥＥ１２８４パラレルポート４４、ＵＳＢインターフェース４５、スキャンインターフェース４６、プリントインターフェース４７、および画像処理回路４８が含まれており、これらにはそれぞれ、レジスタ６が設けられている。各レジスタ６にはＣＰＵ２がデータの授受のためにアクセスする。
【００１５】
ＤＭＡコントローラ４１は、ＤＭＡ方式によるメモリ３へのアクセスを制御し、メモリインターフェース４２は、メモリ３の直接の入出力を司る。バスコントローラ４３については後述する。ＩＥＥＥ１２８４ポート４４は、外部からのパラレルデータの入力に用いられ、ＵＳＢインターフェース４５は、外部からのデータ入力および外部へのデータ出力に用いられる。
【００１６】
図示しないが、複写機１は、画像を読み取って、読み取った画像を表す画像データを生成するイメージスキャナと、画像データが表す画像をシートに形成するプリント部とを備えており、スキャンインターフェース４６は、イメージスキャナから出力される画像データをメモリ３に書き込み、プリントインターフェース４７は、メモリ３から画像データを読み出してプリント部に与える。
【００１７】
画像処理回路４８は、メモリ３から画像データを読み出して、圧縮・伸張、画像のエッジの強調、画像の拡大・縮小、ノイズの除去等の諸処理を画像データに施す。処理後の画像データは再びメモリ３に書き込まれる。
【００１８】
バス５は、上記の各部を接続するもので、ＤＭＡコントローラ４１、メモリインターフェース４２、バスコントローラ４３、ＩＥＥＥ１２８４ポート４４、ＵＳＢインターフェース４５、スキャンインターフェース４６、プリントインターフェース４７および画像処理回路４８のレジスタ６へのＣＰＵ２のアクセスと、メモリインターフェース４２を介してのスキャンインターフェース４６、プリントインターフェース４７および画像処理回路４８のメモリ３へのアクセスとに共用される。
【００１９】
バスコントローラ４３は、バス５の使用を調停するもので、本発明のバス調停装置の一実施形態である。バスコントローラ４３は、バス５を使用する各部からバス５の使用要求を受けて、一時に１つの要求があったときは直ちにバス５の使用許可を与える。一方、要求が競合したときは、バスコントローラ４３は、要求を発した各部の優先度に従って、バス５の使用許可を与える。優先度が同じ場合は、要求を早くしたものに使用許可を与える。
【００２０】
バス５を共用する各部のうち、ＣＰＵ２以外のスキャンインターフェース４６、プリントインターフェース４７等には、バスコントローラ４３が調停に用いる優先度があらかじめ１つ定められている。イメージスキャナから連続して出力される画像データを直ちにメモリ３に書き込む必要があるスキャンインターフェース４６の優先度は、最も高く設定されている。また、プリント部に連続して画像データを出力する必要があるプリントインターフェース４７の優先度は、スキャンインターフェース４６に次いで高く設定されており、画像データを処理する画像処理回路４８の優先度は、プリントインターフェース４７に次いで高く設定されている。
【００２１】
なお、スキャンインターフェース４６、プリントインターフェース４７、および画像処理回路４８は、メモリ３へのアクセスの要求をＤＭＡコントローラ４１に対して行い、ＤＭＡコントローラ４１はそれらの要求を調停するとともに、メモリ３へのアクセスを許可したスキャンインターフェース４６等に代わって、バス５の使用要求をバスコントローラ４３に対してする。つまり、スキャンインターフェース４６、プリントインターフェース４７、および画像処理回路４８は、ＤＭＡコントローラ４１を介して間接的に、バス５の使用要求をバスコントローラ４３にすることになる。
【００２２】
ＣＰＵ２には、レジスタ６にアクセスするためのバス５の使用に関する優先度を、複数定めることができる。各レジスタ６には実アドレスが定められているが、ＣＰＵ２およびバスコントローラ４３は、実アドレスに加えてＣＰＵ２の優先度をも示す複数の仮想アドレスを各レジスタ６に定めて、仮想アドレスをバス５の調停に利用する。
【００２３】
各レジスタ６の実アドレスと仮想アドレスの関係を図２に示す。この例は、ＣＰＵ２の優先度を２段階として、各レジスタ６に２つの仮想アドレスを定めたときのものである。各仮想アドレスには、実アドレスのうちレジスタ６を特定するに足る部分（下位の「２０」、「４０」等）と、優先度を示す部分（上位の「０Ｘ１０」、「０Ｘ２０」等）とが含まれる。低い優先度を示す仮想アドレスのうち優先度を示す上位の部分は、全てのレジスタ６に共通であり、高い優先度を示す仮想アドレスのうち優先度を示す上位の部分も、全てのレジスタ６に共通である。
【００２４】
ＣＰＵ２は、例えばレジスタＡにアクセスするとき、実アドレス「０Ｘ２０」ではなく、仮想アドレス「０Ｘ１０２０」または「０Ｘ２０２０」をバスコントローラ４３に対して示す。バスコントローラ４３は、示された仮想アドレスのうち優先度を示す上位の部分が「０Ｘ１０」であるか「０Ｘ２０」であるかによって、ＣＰＵ２の優先度を判断する。
【００２５】
バスコントローラ４３の構成を図３に模式的に示す。バスコントローラ４３は、バス使用許可回路４３ａと、選択回路４３ｂより成る。バス使用許可回路４３ａは、複数の入力ポートＰ１〜Ｐ５を有しており、これらの入力ポートＰ１〜Ｐ５には、レジスタ６またはメモリ３へのアクセスのためにバス５の使用を要求するＣＰＵ２、スキャンインターフェース４６等のアドレスと、アクセス先のレジスタ６またはメモリ３のアドレスが入力される。バス使用許可回路４３ａは、入力ポートＰ１〜Ｐ５から入力されたアクセス要求元の入出力端子とアクセス先の入出力端子をイネーブル状態にして、アクセス可能にするとともに、アクセス要求元に対して、バス５の使用を許可することを通知する。
【００２６】
入力ポートＰ１〜Ｐ５にはこの順で優先度が定められており、バス使用許可回路４３ａは、最も優先度の高い入力ポートＰ１から順にアドレス入力の有無を調べて、最初に入力が検出されたポートのアドレスについて、上記の処理を行う。これで、バス５の使用要求が競合したときには、最も優先度の高いアクセス要求元にバス５の使用が許可されることになる。
【００２７】
選択回路４３ｂは、アクセス要求元から、要求元自体のアドレスとアクセス先のアドレスを入力されて、それらのアドレスをバス使用許可回路４３ａの入力ポートＰ１〜Ｐ５に出力する。その際、選択回路４３ｂは、出力先であるバス使用許可回路４３ａの入力ポートＰ１〜Ｐ５をアクセス要求元の優先度に応じて選択する。例えば、アクセス要求元がスキャンインターフェース４６のときは最も優先度の高い入力ポートＰ１を選択し、アクセス要求元がＣＰＵ２のときは、最も優先度の低い入力ポートＰ５、あるいは、２番目に優先度の高い入力ポートＰ２を選択する。
【００２８】
メモリ３にアクセスするスキャンインターフェース４６、プリントインターフェース４７、および画像処理回路４８は、アクセス先のアドレスとしてメモリ３の実アドレスを選択回路４３ｂに入力し、レジスタ６にアクセスするＣＰＵ２は、アクセス先のアドレスとしてレジスタ６の仮想アドレスを選択回路４３ｂに入力する。選択回路４３ｂは、メモリ３の実アドレスが入力されたときはそのアドレスをそのままバス使用許可回路４３ａに出力し、レジスタ６の仮想アドレスが入力されたときは、その仮想アドレスに対応する実アドレスをバス使用許可回路４３ａに出力する。レジスタ６の実アドレスを出力する際、選択回路４３ｂは、仮想アドレスのうち優先度を示す部分を参照して、出力先であるバス使用許可回路４３ａの入力ポートＰ１〜Ｐ５を決定する。
【００２９】
上記構成のバスコントローラ４３を備える複写機１では、レジスタ６にアクセスするＣＰＵ２のバス５の使用の優先度を、異なる仮想アドレスを示すだけで、容易に変更することができる。また、同一のレジスタ６へのアクセスを異なる優先度で行うことができるため、使用し得るレジスタ６に制約がなく、ＣＰＵ２で実行するプログラムの作成も容易になる。
【００３０】
なお、本実施形態では、ＣＰＵ２の優先度を２段階とした例を掲げたが、ＣＰＵ２の優先度を３段階以上としてもよい。また、ここでは、仮想アドレスの下位の部分でレジスタを特定し、上位の部分で優先度を示すようにしたが、仮想アドレスの表現形式は任意に定めることができる。さらに、本発明のバス調停装置は、ここに示した複写機に限らず、あらゆる画像処理装置に採用することが可能である。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施形態の複写機の要部を模式的に示す図。
【図２】上記複写機のレジスタの実アドレスと仮想アドレスの対応関係を示す図。
【図３】上記複写機のバスコントローラの構成を模式的に示す図。
【符号の説明】
【００３２】
１    複写機
２    ＣＰＵ
３    メモリ
４    ＩＣ
５    バス
６    レジスタ
４１    ＤＭＡコントローラ
４２    メモリインターフェース
４３    バスコントローラ
４３ａ  バス使用許可回路
４３ｂ  選択回路
４４    ＩＥＥＥ１２８４パラレルポート
４５    ＵＳＢインターフェース
４６    スキャンインターフェース
４７    プリントインターフェース
４８    画像処理回路
【図１】
2005316621.tif 000003
【図２】
2005316621.tif 000004
【図３】
2005316621.tif 000005