(57)【要約】【課題】  低誘電率膜が加工工程において受けたダメージを除去可能な半導体装置を提供する。【解決手段】  多孔質絶縁膜２１は、半導体基板の上方に配設される。ビア２３は、多孔質絶縁膜内に形成されたビアホール３２内に配設された導電材料からなる。第１配線２２は、多孔質絶縁膜内のビア上に形成された配線溝３１内に配設された導電材料からなる。第１高密度領域３４は、多孔質絶縁膜内に形成され、ビアを囲む筒形状を有し、ビアの境界と共通の内面を有し、多孔質絶縁膜より高い膜密度を有する。【選択図】      図１
2005197606.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上方に配設された多孔質絶縁膜と、
前記多孔質絶縁膜内に形成されたビアホール内に配設された導電材料からなるビアと、
前記多孔質絶縁膜内で前記ビア上に形成された配線溝内に配設された導電材料からなる第１配線と、
前記多孔質絶縁膜内に形成され、且つ前記ビアホールを囲む筒形状を有し、且つ前記ビアホールの境界と共通の内面を有し、且つ前記多孔質絶縁膜より高い膜密度を有する、第１高密度領域と、
を具備することを特徴とする半導体装置。
【請求項２】
請求項１に記載の前記多孔質絶縁膜内に形成され、且つ前記配線溝を囲む筒形状を有し、且つ前記配線溝の境界と共通の内面を有し、且つ前記多孔質絶縁膜より高い膜密度を有する、第２高密度領域をさらに具備することを特徴とする半導体装置。
【請求項３】
半導体基板の上方に配設された多孔質絶縁膜と、
前記多孔質絶縁膜内に形成されたビアホール内に配設された導電材料からなるビアと、
前記多孔質絶縁膜内で前記ビア上に形成された配線溝内に配設された導電材料からなる第１配線と、
前記多孔質絶縁膜内に形成され、且つ前記ビアホールを囲む筒形状を有し、且つ前記ビアホールの境界と共通の内面を有し、且つ前記多孔質絶縁膜より高い炭素濃度を有する、第１高濃度領域と、
を具備することを特徴とする半導体装置。
【請求項４】
半導体基板の上方に、ビアホールを有する多孔質絶縁膜を形成する工程と、
前記ビアホールを埋めこみながら前記多孔質絶縁膜上に埋め込み絶縁膜を形成する工程と、
前記埋め込み絶縁膜および前記多孔質絶縁膜内に、前記ビアホールと接続された配線溝を形成する工程と、
前記埋め込み絶縁膜を除去する工程と、
前記ビアホールおよび前記配線溝を導電材料により埋め込む工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項５】
半導体基板の上方に、ビアホールを有する第１多孔質絶縁膜を形成する工程と、
前記第１多孔質絶縁膜と異なる第２多孔質絶縁膜を、前記ビアホールを埋めこみながら前記第１多孔質絶縁膜上に形成する工程と、
前記第２多孔質絶縁膜内に前記ビアホールと接続された配線溝を形成するとともに前記ビアホール内の第２多孔質絶縁膜を除去する工程と、
前記ビアホールおよび前記配線溝を導電材料により埋め込む工程と、
を具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、例えば、層間絶縁膜として比誘電率の低い材料（低誘電率材料）が用いられた半導体装置に関する。
【背景技術】
【０００２】
多層配線構造を有する半導体装置において、配線間の容量を低減するために、層間絶縁膜として低誘電率材料を用いることが知られている。一般に、比誘電率ｋ<２．７以下の低誘電率を有する材料を実現するために、材料中に細孔（ポア）を形成することにより材料を低密度化することが行われる。
【０００３】
しかしながら、上記した細孔を含む多孔質膜（または膜密度１．５程度以下の低密度膜）を用いて多層配線構造の半導体装置を製造する際、以下のような問題が発生する。
【０００４】
第１に、低誘電率膜が強度が弱いため、加工中に膜が割れることがある。また、低誘電率膜中に設けられたビアおよび配線の形状が、その周囲が脆弱であるため、不安定となる。第２に、低誘電率膜の密度が低いため、膜内に形成されたビアホールの側面等から、プロセスガスおよび水分等が浸透することがある。この結果、浸透したガスが膜中より脱離し、続く工程において影響を及ぼす。第３に、コンタクトホールおよび配線溝の加工の際に用いられる、ＲＩＥ（Reactive Ion Etching）およびアッシング等のドライプロセスによって、低誘電率膜がダメージを受ける。
【０００５】
低誘電率膜が受けるダメージとは、低誘電率膜を構成する本来の結合が破壊された状態を意味する。例えばＳｉＯＣＨ系の低誘電率膜の場合、Ｓｉ−ＣＨ3の結合、およびＳｉ−Ｃの結合が切れる。この結果、Ｓｉ−のダングリングボンドが形成されたり、Ｓｉ−ＯＨおよびＳｉ−ＮＨ等が形成されたりする。このようなダメージを受けた部分は、結合が切れた結果、Ｃの濃度が低下する。Ｃの濃度の低下に伴って膜密度が低下するため、この部分は、プロセスガスおよび水分を吸着しやすい。吸着された水分およびガスは、低誘電率膜中に拡散し、低誘電率膜が有する電気的特性に悪影響を及ぼす。具体的には、低誘電率膜の実効誘電率を増大させたり、膜中の配線相互間のリーク電流を誘発したり、経時絶縁膜破壊（Time Dependent Dielectric Breakdown: TDDB）が発生することによって耐圧信頼性を劣化させたりする。また、低誘電率膜中に残留していたガスが、脱離することにより他の膜を剥離させたりする。さらに、Ｃ濃度の落ちたダメージ領域は、半導体装置の製造工程で多用されるＨＦやＮＨＦ3系の薬液により溶解する場合がある。このため、ダメージ領域周囲の寸法制御が困難になる。
【０００６】
この出願の発明に関連する先行技術文献情報としては次のものがある。
【特許文献１】米国特許第6,469,123号明細書
【特許文献２】米国特許第6,451,712号明細書
【特許文献３】米国特許第6,432,811号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記事情に鑑みてなされたものであり、その目的とするところは、低誘電率膜が加工工程において受けたダメージを除去可能な半導体装置およびその製造方法を提供しようとするものである。
【課題を解決するための手段】
【０００８】
本発明の第１の視点による半導体装置は、半導体基板の上方に配設された多孔質絶縁膜と、前記多孔質絶縁膜内に形成されたビアホール内に配設された導電材料からなるビアと、前記多孔質絶縁膜内で前記ビア上に形成された配線溝内に配設された導電材料からなる第１配線と、前記多孔質絶縁膜内に形成され、且つ前記ビアホールを囲む筒形状を有し、且つ前記ビアホールの境界と共通の内面を有し、且つ前記多孔質絶縁膜より高い膜密度を有する、第１高密度領域と、を具備することを特徴とする。
【０００９】
本発明の第２の視点による半導体装置は、半導体基板の上方に配設された多孔質絶縁膜と、前記多孔質絶縁膜内に形成されたビアホール内に配設された導電材料からなるビアと、前記多孔質絶縁膜内で前記ビア上に形成された配線溝内に配設された導電材料からなる第１配線と、前記多孔質絶縁膜内に形成され、且つ前記ビアホールを囲む筒形状を有し、且つ前記ビアホールの境界と共通の内面を有し、且つ前記多孔質絶縁膜より高い炭素濃度を有する、第１高濃度領域と、を具備することを特徴とする。
【００１０】
本発明の第３の視点による半導体装置の製造方法は、半導体基板の上方に、ビアホールを有する多孔質絶縁膜を形成する工程と、前記ビアホールを埋めこみながら前記多孔質絶縁膜上に埋め込み絶縁膜を形成する工程と、前記埋め込み絶縁膜および前記多孔質絶縁膜内に、前記ビアホールと接続された配線溝を形成する工程と、前記埋め込み絶縁膜を除去する工程と、前記ビアホールおよび前記配線溝を導電材料により埋め込む工程と、を具備することを特徴とする。
【００１１】
本発明の第４の視点による半導体装置の製造方法は、半導体基板の上方に、ビアホールを有する第１多孔質絶縁膜を形成する工程と、前記第１多孔質絶縁膜と異なる第２多孔質絶縁膜を、前記ビアホールを埋めこみながら前記第１多孔質絶縁膜上に形成する工程と、前記第２多孔質絶縁膜内に前記ビアホールと接続された配線溝を形成するとともに前記ビアホール内の第２多孔質絶縁膜を除去する工程と、前記ビアホールおよび前記配線溝を導電材料により埋め込む工程と、を具備することを特徴とする。
【００１２】
更に、本発明に係る実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施の形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【発明の効果】
【００１３】
本発明によれば、低誘電率膜が加工工程において受けたダメージが除去された半導体装置およびその製造方法を提供できる。
【発明を実施するための最良の形態】
【００１４】
以下に本発明の実施の形態について図面を参照して説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
【００１５】
（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置を概略的に示す断面図であり、多層配線構造の半導体装置の一部を示している。図１に示すように、層間絶縁膜２１は、例えば多孔質絶縁膜を含んで構成される。より詳しくは、層間絶縁膜２１として、比誘電率ｋが２．７以下のＳｉＯＣ膜が用いられる。また、ＳｉＯＣの代替としてＳｉＯＣＨ等を含むメチルシロキサン、メチルシルセスキオキサン（Methyl Silsesquioxane: MSQ）、ポリアリレンハイドロカーボン、ベンズオキサゾールなどの有機ポリマー（有機高分子膜）を用いることもできる。また、この図では図示していないが、層間絶縁膜２１はＳｉＯ2やＳｉＣなどの非低誘電率膜の積層で構成される。
【００１６】
層間絶縁膜２１内には、配線溝３１、ビアホール３２が形成される。配線溝３１、ビアホール３２が、バリアメタル３３を介して導電材により埋め込まれることにより、配線２２、ビア２３が形成される。ビア２３の径は、配線２２の幅より小さい値を有する。導電材として、Ｃｕ、Ａｌ、Ｗ等を用いることができる。
【００１７】
ビア２３の周囲の層間絶縁膜２１内には、高密度領域（高濃度領域）３４が形成される。高密度領域３４は、層間絶縁膜２１のバルク部分より高い膜密度、または炭素濃度を有する。高密度領域３４は、ビア２３（ビアホール３２）を囲む筒形状を有し、内面が、ビア２３と層間絶縁膜２１との境界と共通である。高密度領域３４はまた、層間絶縁膜２１の下面から上面に達する。
【００１８】
高密度領域３４の膜密度を上げる方法の１つとして、開口したビア２３内の表面から多孔膜のバルク中に向かって絶縁材料を浸透させ、ビア２３の内表面側の膜密度を高める方法がある。
【００１９】
高密度領域３４の膜密度または炭素濃度は、上記した範囲の領域が、例えば、高密度領域３４の径方向において一定とすることができる。または、図２に示すように、高密度領域３４の中心から縁に向かう方向において連続的に減少する構成とすることもできる。
【００２０】
なお、配線溝３１の周囲の膜密度または炭素濃度は、バルク部分の膜密度または炭素濃度と同じである。
【００２１】
次に、第１実施形態の変形例について説明する。図３は、第１実施形態の一変形例を概略的に示す断面図である。図３に示すように、１つのビア２３および配線２２に至る層（以下、単に１層）は、下から順に積層された拡散防止膜（ストッパー膜）２４、層間絶縁膜２１ａ、キャップ膜２５により構成される。拡散防止膜２４は、例えばＳｉＣ、ＳｉＣＮ等により構成され、配線２２としてＣｕが用いられた場合に、配線２２から層間絶縁膜２１ａにＣｕ原子が拡散することを防止する。
【００２２】
図４は、第１の実施形態の例において、キャップ膜２５が用いられていない層間絶縁膜構成を持つ例を示す断面図である。図３、図４に示す変形例によっても、同様に後述する効果を得られる。
【００２３】
次に、第１実施形態に係る半導体装置の製造方法の一例について、図５〜図１０を参照しながら説明する。図５〜図１０は、第１実施形態に係る半導体装置の製造方法を順に示す断面図である。なお、ここでは、１層が、拡散防止膜２４、層間絶縁膜２１ａ、キャップ膜２５により構成される場合（図３）を例に取り説明する。拡散防止膜２４、キャップ膜２５を有さない場合については、これらの膜の形成工程が省略されることにより実現される。
【００２４】
図５に示すように、図示せぬ半導体基板の上方に、下層の層間絶縁膜２１が形成される。次に、層間絶縁膜２１の表面内の配線溝内に、バリアメタル３３を介して配線２２が形成される。次に、層間絶縁膜２１上に、拡散防止膜２４、層間絶縁膜２１ａ、キャップ膜２５がＣＶＤ（Chemical Vapor Deposition）法、塗布法等により順次堆積される。
【００２５】
次に、図６に示すように、キャップ膜２５上に、レジスト膜（図示せぬ）が塗布法により堆積される。次に、リソグラフィ、およびＲＩＥ法等のドライエッチングを用いて、レジスト膜にビアホール３２に対応する開口が形成される。次に、このレジスト膜を用いてキャップ膜２５、層間絶縁膜２１ａがＲＩＥ法等によりエッチングされることによりビアホール３２が形成される。次に、レジスト膜がアッシングにより除去される。エッチングおよびアッシングの工程の際、ビアホール３２の内壁に対応する位置の層間絶縁膜２１ａ内にドライエッチングにより生じたダメージ領域４１が形成されることがある。
【００２６】
次に、図７に示すように、半導体基板上の全面に、例えば塗布法により有機膜４２（埋め込み絶縁膜）が形成され、次いで、有機膜４２が加熱される。有機膜４２として、層間絶縁膜２１（層間絶縁膜２１ａ）と同じ材料、Ｃを含まないＳＯＧ（塗布シリコン酸化膜）、層間絶縁膜２１と同じ材料で、層間絶縁膜２１ａより高い膜密度または炭素濃度を有するもの、有機ポリマー、メチル基を持つ材料等を用いることができる。ビアホール３２に埋め込まれ、次いで加熱された有機膜４２から分子が層間絶縁膜２１ａに染み込む結果、ダメージ領域４１が高密度領域３４として形成される。
【００２７】
次に、図８に示すように、有機膜４２上に、ハードマスク膜４３、レジスト膜（図示せぬ）が形成される。次に、リソグラフィおよびエッチングにより、レジスト膜に配線パターン（配線溝）に対応する開口が形成される。次に、レジスト膜を用いたエッチングによりハードマスク膜４３にパターンが形成される。次に、ハードマスク膜４３を用いたエッチングにより、キャップ膜２５上の有機膜の一部が除去されるとともに、ビアホール３２内の有機膜４２がエッチバックされる。
【００２８】
次に、図９に示すように、図８の工程と異なる条件下においてハードマスク膜４３を用いたエッチングにより、キャップ膜２５および層間絶縁膜２１ａの一部が除去される。この結果、配線溝３１が形成される。
【００２９】
次に、図１０に示すように、ハードマスク膜４３が除去され、次いで、アッシングまたはウェットエッチングにより有機膜４２が除去される。ウェットエッチングを用いることにより、ビアホール３２の内壁（層間絶縁膜２１ａの表面）が再びダメージを受けることを回避できる。次に、図３に示すように、拡散防止膜２４がエッチングされることにより、ビアホール３２が配線２２まで連通する。次に、ビアホール３２および配線溝３１内が、バリアメタル３３を介して導電材料により埋め込まれることにより、ビア２３および配線２２が形成される。
【００３０】
本発明の第１実施形態に係る半導体装置によれば、多孔質の層間絶縁膜２１内に形成されたビアホール３２の周囲に、層間絶縁膜２１の膜密度または炭素密度より高い膜密度または炭素密度を有する高密度領域３４が形成される。この結果、プロセスにおいてビアホール３２の側面が受けたダメージを修復することができる。このため、ビアホール３２の側面から層間絶縁膜２１内に侵入するガスおよび水分を大幅に減少することができる。よって、ガスおよび水分に起因した上層の層間絶縁膜２１の剥離、層間絶縁膜２１の電気的特性の低下、層間絶縁膜２１中の配線２２相互間のリーク電流、耐圧信頼性の劣化、を防止することができる。
【００３１】
また、ビアホール３２側面のダメージが修復することにより、この部分が、製造工程において用いられる薬液により溶解することを防止できる。したがって、ダメージ領域周囲の寸法が設計時のものから大幅に乖離することを回避できる。
【００３２】
また、高密度領域３４が設けられることにより、この領域の機械的強度がバルク領域の機械的強度より増大する。このため、高密度領域３４、周囲の層間絶縁膜２１、配線２２の形状および状態を安定させることができる。
【００３３】
また、高密度領域３４が設けられることにより、ビアホール３２の側面の多孔度を低下させる、すなわち細孔の多くを塞ぐことができる。このため、ビアホール３２が金属材料で埋め込まれる際に、ビアホール３２の側面から層間絶縁膜２１内に金属の原子が侵入することを防止できる。
【００３４】
また、第１実施形態によれば、有機膜４２として層間絶縁膜２１と同じ材料が用いられる。このため、有機膜４２と層間絶縁膜２１との間で、熱膨張係数、脱ガス特性、密着性等の整合性がよい。したがって、高密度領域３４を容易に形成することができる。
【００３５】
（第２実施形態）
第２実施形態では、層間絶縁膜２１が２種類以上の低誘電率膜により構成される。
【００３６】
図１１は、本発明の第２実施形態に係る半導体装置の一部を概略的に示す断面図である。図１１に示すように、層間絶縁膜２１は、比誘電率ｋが２．７以下の、メチルシロキサンまたはメチルシルセスキオキサンからなる層間絶縁膜２１ｅと、比誘電率ｋが２．７以下の有機ポリマーからなる層間絶縁膜２１ｆとから構成される。層間絶縁膜２１ｅ、２１ｆは、何れが下となっても構わない。図１１では、層間絶縁膜２１ｅが下の場合を例示している。層間絶縁膜２１ｅ、２１ｆの特徴は、第１実施形態に示した層間絶縁膜２１の特徴と同じである。
【００３７】
層間絶縁膜２１ｅと層間絶縁膜２１ｆとの境界は、配線溝３１の下面と同じ高さに位置する。層間絶縁膜２１ｅ内に、第１実施形態と同様の特徴を有する高密度領域３４が形成される。図１２に示すように、配線溝３１の周囲の膜密度または炭素濃度は、層間絶縁膜２１ｆのバルク領域と同じである。
【００３８】
次に、第２実施形態の変形例について説明する。図１３〜図１８は、第２実施形態の変形例を概略的に示す断面図である。図１３に示すように、層間絶縁膜は、下から順に積層された拡散防止膜２４、層間絶縁膜２１ｅ、層間絶縁膜２１ｆ、キャップ膜２５から構成される。
【００３９】
第２実施形態の一変形例として、図１４に示すように、１層は、下から順に積層された拡散防止膜２４、層間絶縁膜２１ｆ、層間絶縁膜２１ｅ、キャップ膜２５から構成される。この変形例のキャップ膜２５の材料として、有機ポリマーも用いることができる。
【００４０】
第２実施形態の一変形例として、図１５に示すように、１層は、下から順に積層された拡散防止膜２４、層間絶縁膜２１ｅ、エッチングストッパー膜２６、層間絶縁膜２１ｆ、キャップ膜２５から構成される。エッチングストッパー膜２６は、配線溝をエッチングする際のストッパーの機能を有し、その材料として、例えばＳｉＯ2、ＳｉＣ、ＳｉＣＮ、ＳｉＮを用いることができる。
【００４１】
第２実施形態の一変形例として、図１６に示すように、１層は、下から順に積層された拡散防止膜２４、層間絶縁膜２１ｆ、エッチングストッパー膜２６、層間絶縁膜２１ｅ、キャップ膜２５から構成される。図１６のキャップ膜２５の材料として、有機ポリマーも用いることができる。
【００４２】
第２実施形態の一変形例として、図１７に示すように、１層は、下から順に積層された拡散防止膜２４、層間絶縁膜２１ｅ、エッチングストッパー膜２７、層間絶縁膜２１ｅ、キャップ膜２５から構成される。エッチングストッパー膜２７の材料として、層間絶縁膜２１と同じ特徴を有する有機ポリマーを用いることができる。
【００４３】
第２実施形態の一変形例として、図１８に示すように、１層は、下から順に積層された拡散防止膜２４、層間絶縁膜２１ｆ、エッチングストッパー膜２８、層間絶縁膜２１ｆ、キャップ膜２５から構成される。エッチングストッパー膜２８の材料として、層間絶縁膜２１と同じ特徴を有するシロキサンまたはメチルシルセスキオキサンを用いることができる。
【００４４】
上記各変形例によっても、後述する効果を得ることができる。また、各変形例において、キャップ膜２５を除いた構成とすることも可能である。
【００４５】
次に、第２実施形態に係る半導体装置の製造方法の一例について、図１９〜図２３を参照しながら説明する。図１９〜図２３は、第２実施形態に係る半導体装置の製造工程を順に示す断面図である。なお、ここでは、１層が、拡散防止膜２４、層間絶縁膜２１ｅ、２１ｆ、キャップ膜２５により構成される場合（図１３）を例に取り説明する。
【００４６】
図１９に示すように、図示せぬ半導体基板の上方に、下層の層間絶縁膜２１が形成される。次に、層間絶縁膜２１の表面に、バリアメタル３３を介した配線２２が形成される。次に、層間絶縁膜２１上に、拡散防止膜２４、層間絶縁膜２１ｅがＣＶＤ法、塗布法等により順次堆積される。次に、層間絶縁膜２１ｅ上に、ビアホール３２に対応する開口を有するレジスト膜５１が形成される。
【００４７】
次に、図２０に示すように、レジスト膜５１を用いて層間絶縁膜２１ｅがエッチングされることにより、ビアホール３２が形成される。次に、レジスト膜５１がアッシングにより除去される。エッチングおよびアッシングの工程の際、ビアホール３２の内壁に対応する位置の層間絶縁膜２１ｅ内にダメージ領域４１が形成されることがある。
【００４８】
次に、図２１に示すように、半導体基板上の全面に、層間絶縁膜２１ｆの材料膜が形成される。この際、ビアホール３２が層間絶縁膜２１ｆの材料膜により埋め込まれることにより、ダメージ領域４１のダメージが修復されるとともに、高密度領域３４が形成される。
【００４９】
次に、図２２に示すように、層間絶縁膜２１ｆ上にキャップ膜２５が形成される。次に、キャップ膜２５上に、配線溝３１に対応する開口を有するレジスト膜５２が形成される。
【００５０】
次に、図２３に示すように、レジスト膜５２を用いてキャップ膜２５および層間絶縁膜２１ｆがエッチングされる。この際、ビアホール３２内の層間絶縁膜２１ｆが除去されることによりビアホール３２が開口する。次に、レジスト膜５２が除去された後、図１３に示すように、拡散防止膜２４がエッチングされることにより、ビアホール３２が配線２２まで連通する。次に、ビアホール３２および配線溝３１内が、バリアメタル３３を介して導電材料により埋め込まれることにより、ビア２３および配線２２が形成される。
【００５１】
本発明の第２実施形態に係る半導体装置によれば、１層が、２種類の層間絶縁膜２１ｅ、２１ｆの積層構造を有し、その他に関しては、第１実施形態と同じ構造を有する。このため、第１実施形態と同じ効果を得られる。
【００５２】
また、第２実施形態によれば、ビア２３が形成される層の層間絶縁膜と２１ｅと、配線２２が形成される層間絶縁膜２１ｆと、は異なる材料により構成される。このため、ビアホール３２および配線溝３１をＲＩＥ法により加工する際、エッチング選択比を大きく取ることができる。従って、ビアホール３２および配線溝３１の加工を容易に行うことができる。
【００５３】
（第３実施形態）
第３実施形態は、第２実施形態の構造の半導体装置の製造方法の他の例に関する。
【００５４】
図２４〜図２９は、本発明の第３実施形態を示しており、第２実施形態に係る半導体装置の製造工程を順に示す断面図である。図２４に示すように、図示せぬ半導体基板の上方に、下層の層間絶縁膜２１が形成される。層間絶縁膜２１の表面内には、バリアメタル３３を介して配線２２が形成されている。次に、層間絶縁膜２１上に、ストッパー膜２４、層間絶縁膜２１ｅ、キャップ膜２５がＣＶＤ法、塗布法等により順次堆積される。次に、キャップ膜２５上に、ハードマスク膜５３、５４が順次形成される。
【００５５】
次に、図２５に示すように、ハードマスク膜５４上に、配線溝３１に対応する開口を有するレジスト膜５５が形成される。次に、レジスト膜５５をマスクとしてハードマスク膜５４がエッチングされる。
【００５６】
次に、図２６に示すように、レジスト膜５５が除去された後、半導体基板上の全面にビアホール３２に対応する開口を有するレジスト膜５６が形成される。次に、レジスト膜５６をマスクとして用いて、ハードマスク膜５３、キャップ膜２５がエッチングされる。
【００５７】
次に、図２７に示すように、レジスト膜５６が除去された後、ハードマスク膜５３をマスクとして用いて、層間絶縁膜２１ｆがエッチングされる。この結果、層間絶縁膜２１ｆに、ビアホール３２に対応する開口が形成される。
【００５８】
次に、図２８に示すように、ハードマスク膜５３をマスクとして用いて、層間絶縁膜２１ｅがエッチングされることにより、層間絶縁膜２１ｅ内にビアホール３２が形成される。この際、ビアホール３２の内壁に対応する位置の層間絶縁膜２１ｅ、２１ｆ内にダメージ領域４１が形成されることがある。次に、ハードマスク膜５４をマスクとしてハードマスク膜５３がエッチングされることにより、ハードマスク膜５３に配線溝３１に対応する開口が形成される。次に、ハードマスク膜５４が除去される。
【００５９】
次に、図２９に示すように、半導体基板上の全面に有機膜４２が形成され、次いで有機膜４２が加熱される。ビアホール３２に埋め込まれ、次いで加熱された有機膜４２により、ダメージ領域４１のダメージが修復されるとともに、高密度領域３４が形成される。
【００６０】
次に、図３０に示すように、有機膜４２、ハードマスク膜５３が除去される。有機膜４２の除去は、例えばウェットエッチングにより行うことができる。次に、図１３に示すように、拡散防止膜２４がエッチングされ、ビアホール３２および配線溝３１内が、バリアメタル３３を介して導電材料により埋め込まれることにより、ビア２３および配線２２が形成される。
【００６１】
次に、第３実施形態の第１変形例（バリエーション）について図１３、図３７〜図３９を参照して説明する。図３７〜図３９は、第３実施形態の第１変形例に係る半導体装置の製造工程の一部を示す図である。まず、図２７までと同じ工程が行われる。次に、図３７に示すように、ハードマスク５３を用いたＲＩＥ法等のエッチングにより、層間絶縁膜２１ｅがエッチングされる。また、ハードマスク５４を用いたＲＩＥ法等によりハードマスク５３およびキャップ膜２５がエッチングされ、次いで、ハードマスク５４が除去される。
【００６２】
次に、図３８に示すように、半導体基板上の全面に、例えば塗布法により有機膜４２が形成され、次いで、有機膜４２が加熱される。この結果、ダメージ領域４１が高密度形成領域３４として形成される。
【００６３】
次に、図３９に示すように、有機膜４２がウェットエッチング等により除去される。次に、ハードマスク５３を用いたＲＩＥ法等のエッチングにより、層間絶縁膜２１ｆがエッチングされることにより配線溝が形成される。また、同時に、層間絶縁膜２１ｆをマスクとして拡散防止膜２４がエッチングされることにより、ビアホール３２が配線３３と接続されるとともに、ハードマスク膜５３が除去される。次に、図１３に示すように、ビアホール３２および配線溝３１内が、バリアメタル３３を介して導電材料により埋め込まれることにより、ビア２３および配線２２が形成される。
【００６４】
次に、第３実施形態の第２変形例について図１３、図４０、図４１を参照して説明する。図４０、図４１は、第３実施形態の第２変形例に係る半導体装置の製造工程の一部を示す断面図である。まず、第１変形例の図３７までと同じ工程が行われる。次に、図４０に示すように、層間絶縁膜２１ｆをマスクとして拡散防止膜２４がＲＩＥ法等によりエッチングされるとともにハードマスク５３が除去される。
【００６５】
次に、図４１に示すように、半導体基板上の全面に、例えば塗布法により有機膜４２が形成され、次いで、有機膜４２が加熱されることにより、ダメージ領域４１が高密度形成領域３４として形成される。
【００６６】
次に、図３９に示すように、有機膜４２がウェットエッチングにより除去される。次に、キャップ膜２５をマスクとしたＲＩＥ法等のエッチングにより、層間絶縁膜２１ｆがエッチングされることにより配線溝が形成される。
【００６７】
次に、図１３に示すように、ビアホール３２および配線溝３１内が、バリアメタル３３を介して導電材料により埋め込まれることにより、ビア２３および配線２２が形成される。
【００６８】
次に、第３実施形態の第３変形例について図１３、図４２、図４３を参照して説明する。図４２、図４３は、第３実施形態の第３変形例に係る半導体装置の製造工程の一部を示す断面図である。説明する。まず、第２変形例の図４０までと同じ工程が行われる。次に、図４２に示すように、キャップ膜２５をマスクとして用いたＲＩＥ法等のエッチングにより層間絶縁膜２１ｆがエッチングされることにより、配線溝が形成される。
【００６９】
次に、図４３に示すように、半導体基板上の全面に、例えば塗布法により有機膜４２が形成され、次いで、有機膜４２が加熱されることにより、ダメージ領域４１が高密度形成領域３４として形成される。次に、図３９に示すように、有機膜４２が除去される。
【００７０】
次に、図１３に示すように、ビアホール３２および配線溝３１内が、バリアメタル３３を介して導電材料により埋め込まれることにより、ビア２３および配線２２が形成される。
【００７１】
本発明の第３実施形態に係る半導体装置の製造方法によれば、第２実施形態と同じ構造を実現することができる。
【００７２】
（第４実施形態）
第４実施形態は、第１実施形態および第２実施形態に付加して用いられ、配線溝周囲にも高密度領域が設けられる。
【００７３】
図３１は、本発明の第４実施形態に係る半導体装置の一部を概略的に示す断面図である。以下、１層が層間絶縁膜２１ｅ、層間絶縁膜２１ｆにより構成される場合（第２実施形態の図１１に対応）を例に取り説明する。しかしながら、本実施形態は、第１、第２実施形態の、変形例を含む全ての形態においても同様に適用可能である。
【００７４】
図３１に示すように、配線溝３１の周囲の層間絶縁膜２１ｆ内に、高密度領域６１が形成される。高密度領域６１は、配線溝３１の端部からの距離Ｗ２（高密度領域の幅）が、高密度領域３４の内面から縁までの距離Ｗ１より小さいことを除いて、高密度領域３４と同じ特徴を有する。
【００７５】
次に、第４実施形態に係る半導体装置の製造方法について、図３２を用いて説明する。まず第２実施形態の図２３または図３０に示す工程までと同じ工程が行われる。次に、図３２に示すように、半導体基板上の全面に有機膜４２が形成される。有機膜４２が、配線溝３１およびビアホール３２内に埋め込まれることにより、高密度領域６１が形成されるとともに、高密度領域３４の径が増大する。この結果、図３１に示す構造を得られる。
【００７６】
図２３または図３０の工程後、配線溝３１の側面に紫外線やＡｒ、Ｈｅ等のイオン照射などのエネルギー線照射によっても高密度領域６１を形成することができる。
【００７７】
なお、図３２に示す工程が、図１０の工程の後に行われることにより、第４実施形態が第１実施形態に付加された構造を得ることができる。
【００７８】
また、先に高密度領域３４、６１を形成することなく、層間絶縁膜２１ｅ、２１ｆ内にビアホール３２および配線溝３１を形成後、一括して高密度領域３４、６１を形成する工程とすることもできる。すなわち、図３３に示すように、層間絶縁膜２１上に、拡散防止膜２４、層間絶縁膜２１ｅ、層間絶縁膜２１ｆ、キャップ膜２５が形成される。次に、フォトリソグラフィおよびエッチングにより、層間絶縁膜２１ｅ内にビアホール３２が形成され、層間絶縁膜２１ｆ内に配線溝３１が形成される。
【００７９】
次に、図３４に示すように、ビアホール３２および配線溝３１が、有機膜４２により埋め込まれることにより、高密度領域３４、６１が一括して形成される。このとき、例えば層間絶縁膜２１ｅの多孔度を層間絶縁膜２１ｆの多孔度より高くしておくことにより、距離Ｗ１が、高密度領域６１の幅Ｗ２より大きく形成される。層間絶縁膜２１ｅの膜密度を層間絶縁膜２１ｆの膜密度より小さくしておくことによっても同様の構成を実現できる。
【００８０】
本発明の第４実施形態に係る半導体装置によれば、第１実施形態および第２実施形態と同様に、層間絶縁膜２１ｅ内のビアホール３２の周囲に、層間絶縁膜２１ｅの膜密度または炭素密度より高い膜密度または炭素密度を有する高密度領域３４が形成される。このため、第１実施形態および第２実施形態と同様の効果を得られる。
【００８１】
また、第４実施形態では、層間絶縁膜２１ｆ内の配線溝３１の周囲に、高密度領域３４と同様の高密度領域６１が形成される。このため、配線溝３１の周囲においても、ビアホール３２の周囲に関して第１実施形態において記載したのと同じ効果を得られる。
【００８２】
（第５実施形態）
第５実施形態では、第１、第２、第４実施形態と同様に、高密度領域３４、６１が形成されるとともに、高密度領域６１の幅Ｗ２が、隣接する配線２２との間の距離を考慮して決定される。
【００８３】
図３５は、本発明の第５実施形態に係る半導体装置の一部を概略的に示す断面図である。以下、１層が層間絶縁膜２１ｅ、層間絶縁膜２１ｆにより構成される場合（第２実施形態の図１１に対応）を例に取り説明する。しかしながら、本実施形態は、第１、第２実施形態の、変形例を含む全ての形態においても同様に適用可能である。
【００８４】
図３５に示すように、高密度領域６１の幅Ｗ２は、層間絶縁膜２１ｆ中の配線相互間の最短距離Ｗ３の２５％未満とされている。０．２５×径Ｗ３＞径Ｗ２の条件を満たしていれば、径Ｗ３は任意の値をとることができる。幅Ｗ１は、幅Ｗ２以下である。
【００８５】
本発明の第５実施形態に係る半導体装置によれば、第１、第２、第４実施形態と同様の効果を得られる。また、第５実施形態では、高密度領域６１の幅Ｗ２は、層間絶縁膜２１ｆ中の配線相互間の最短距離Ｗ３の２５％未満とされている。このため、高密度領域６１が、相互に隣接する配線２２の間の容量の増大に寄与することを回避できる。
【００８６】
（第６実施形態）
第６実施形態では、第１、第２、第４実施形態と同様に、高密度領域３４、６１が形成されるとともに、１層を構成する２つの層間絶縁膜のそれぞれの膜密度と、各層間絶縁膜内に形成された高密度領域のそれぞれの膜密度と、が以下に説明されるような所定の関係を有する。
【００８７】
図３６は、本発明の第６実施形態に係る半導体装置の一部を概略的に示す断面図である。図３６に示すように、１層が、層間絶縁膜２１ｇと、層間絶縁膜２１ｇ上に設けられた層間絶縁膜２１ｈとから構成される。層間絶縁膜２１ｇ、２１ｈは、層間絶縁膜２１と同様に、シロキサン、メチルシルセスキオキサン、有機ポリマーから構成される。
【００８８】
層間絶縁膜２１ｇは、２．５以下の比誘電率を有する。層間絶縁膜２１ｈは、層間絶縁膜２１ｈより低い比誘電率を有する。一例として、層間絶縁膜２１ｇの比誘電率ｋは２．５であり、層間絶縁膜２１ｈの比誘電率ｋは２．２である。
【００８９】
高密度領域３４の膜密度をＮvia1、層間絶縁膜２１ｇの膜密度をＮvia2、高密度領域６１の膜密度をＮILD1、層間絶縁膜２１ｈの膜密度をＮILD2とすると、ＮILD2とＮvia1との間には以下の関係が成立する。なお、以下、膜密度に関して説明するが、炭素濃度の値に注目しても同様の関係が成立する。
【００９０】
ＮILD2＜Ｎvia1                                                      ・・・（１）
さらに、Ｎvia1、Ｎvia2、ＮILD1、ＮILD2の間には、式（１）の関係を包含する以下の式（２）〜（５）のいずれかの関係が成立する。
【００９１】
ＮILD2＜ＮILD1＝Ｎvia2＝Ｎvia1                                      ・・・（２）
ＮILD2＜ＮILD1＝Ｎvia2＜Ｎvia1                                      ・・・（３）
ＮILD2＜ＮILD1＜Ｎvia2＜Ｎvia1                                      ・・・（４）
ＮILD2＜Ｎvia2＜ＮILD1＜Ｎvia1                                      ・・・（５）
本発明の第６実施形態に係る半導体装置によれば、第１、第２、第４実施形態と同様の効果を得られる。また、第６実施形態では、層間絶縁膜２１ｇの膜密度が層間絶縁膜２１ｈの膜密度より大きい場合において、高密度領域３４は、層間絶縁膜２１ｈより大きい膜密度を有する。すなわち、配線２２相互間の容量の増大に最も寄与する層間絶縁膜２１ｈの膜密度が、層間絶縁膜２１ｇ、２１ｈ、高密度領域３４、６１の中で最小となる。よって、配線２２相互間の容量の増加を抑制することができる。
【００９２】
高密度領域３４の内面から縁までの距離Ｗ１、高密度領域６１の幅Ｗ２が、第４、第５実施形態の関係を満たすようにすることにより、さらに、配線２２相互間の容量の増加を抑制することができる。
【００９３】
各実施形態に示す構造は、多層配線構造の半導体装置において、いわゆるインターミディエイト配線（およびプラグ、以下同）が設けられる層、セミグローバル配線が設けられる層に用いることができる。配線層によって、層間絶縁膜の構成、材料等が異なる。ローカル配線層、インターミディエイト配線層、セミグローバル配線層は、半導体基板の表面から順に積層される。インターミディエイト配線層、セミグローバル配線層は、例えば２層以上に亘っていてもよい。ローカル配線層、インターミディエイト配線層の層間絶縁膜は、例えば比誘電率が２．３以下の多孔質絶縁膜が主に用いられる。セミグローバル配線層の層間絶縁膜として、例えば比誘電率が３以下の材料が主に用いられる。なお、セミグローバル配線層上には、非低誘電率材料（例えば４以上）が主に用いられるグローバル配線層が設けられる。
【００９４】
また、上記各実施形態は、例えば例えば全体で１５％以上の多孔度、または１．２ｇ／ｃｍ3以下の膜密度を有する層間絶縁膜に対して有効である。
【００９５】
また、上記各実施形態の幾つかの製造工程（各変形例を含む）において、ビアホール３２の開口後、拡散防止膜２５を開口する前にダメージ領域４１が高密度領域３４として形成されている。このため、有機膜４２の埋め込み、加熱の際に、配線３３の表面が酸化したり、反応物が形成されることを防止できる。また、幾つかの製造工程においては、拡散防止膜２５を開口後に、有機膜４２の埋め込み、加熱が行われる。しかしながら、有機膜４２に加える温度や時間を最適化したり、反応装置の雰囲気を不活性ガス雰囲気にするなどの工夫をすることにより、配線３３の表面の酸化、反応物の生成を回避できる。このため、有機膜４２の埋め込み、加熱の処理は、拡散防止膜２４の開口の前後にこだわらずに行うことができる。
【００９６】
また、有機膜４２の埋め込み、加熱の処理は、上記各実施形態の製造工程の位置に限られない。すなわち、一般に、ビアおよび配線の加工方法は多数あるので、その全てを実施することが不可能である。しかしながら、有機膜４２の埋め込み、加熱等が行われる趣旨に従って、ビアホールまたは配線溝を加工した内側の面が露出した後、任煮の工程で有機膜による処理が行われればよい。
【００９７】
また、上記各実施形態において用いられる層間絶縁膜２１として、有機ポリマー膜とＳｉＯＣ膜との積層膜、単一材料とデュアルダマシン構造との併用、の形態とすることができ、またキャップ膜や拡散防止膜２４を低誘電率膜と積層して使う、ことも可能である。として実現することも可能である。すなわち、低誘電率膜の構成、および低誘電率膜とともに積層される非低誘電率膜などの構成によって、本発明は限定されるものではない。
【００９８】
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
【図面の簡単な説明】
【００９９】
【図１】第１実施形態に係る半導体装置の一部を概略的に示す断面図。
【図２】図１の一部の領域に沿った膜密度または炭素濃度を示す図。
【図３】第１実施形態の一変形例を概略的に示す断面図。
【図４】第１実施形態の一変形例を概略的に示す断面図。
【図５】第１実施形態に係る半導体装置の製造工程の一部を示す断面図。
【図６】図５に続く工程を示す断面図。
【図７】図６に続く工程を示す断面図。
【図８】図７に続く工程を示す断面図。
【図９】図８に続く工程を示す断面図。
【図１０】図９に続く工程を示す断面図。
【図１１】第２実施形態に係る半導体装置の一部を概略的に示す断面図。
【図１２】図１１の一部の領域に沿った膜密度または炭素密度を示す図。
【図１３】第２実施形態の一変形例を概略的に示す断面図。
【図１４】第２実施形態の一変形例を概略的に示す断面図。
【図１５】第２実施形態の一変形例を概略的に示す断面図。
【図１６】第２実施形態の一変形例を概略的に示す断面図。
【図１７】第２実施形態の一変形例を概略的に示す断面図。
【図１８】第２実施形態の一変形例を概略的に示す断面図。
【図１９】第２実施形態に係る半導体装置の製造工程の一部を示す断面図。
【図２０】図１９に続く工程を示す断面図。
【図２１】図２０に続く工程を示す断面図。
【図２２】図２１に続く工程を示す断面図。
【図２３】図２２に続く工程を示す断面図。
【図２４】第３実施形態に係る半導体装置の製造工程の一部を示す断面図。
【図２５】図２４に続く工程を示す断面図。
【図２６】図２５に続く工程を示す断面図。
【図２７】図２６に続く工程を示す断面図。
【図２８】図２７に続く工程を示す断面図。
【図２９】図２８に続く工程を示す断面図。
【図３０】図２９に続く工程を示す断面図。
【図３１】第４実施形態に係る半導体装置の一部を概略的に示す図。
【図３２】第４実施形態に係る半導体装置の製造工程の一部を示す図。
【図３３】第４実施形態の一変形例を概略的に示す断面図。
【図３４】第４実施形態の一変形例に係る半導体装置の製造工程の一部を示す断面図。
【図３５】第５実施形態に係る半導体装置の一部を概略的に示す断面図。
【図３６】第６実施形態に係る半導体装置の一部を概略的に示す断面図。
【図３７】第３実施形態の第１変形例に係る半導体装置の製造工程の一部を示す断面図。
【図３８】図３７に続く工程の一部を示す断面図。
【図３９】図３８に続く工程の一部を示す断面図。
【図４０】第３実施形態の第２変形例に係る半導体装置の製造工程の一部を示す断面図。
【図４１】図４０に続く工程の一部を示す断面図。
【図４２】第３実施形態の第３変形例に係る半導体装置の製造工程の一部を示す断面図。
【図４３】図４２に続く工程の一部を示す断面図。
【符号の説明】
【０１００】
２１、２１ａ、２１ｂ、２１ｃ、２１ｄ、２１ｅ、２１ｆ、２１ｇ、２１ｈ…層間絶縁膜、２２…配線、２３…ビア、２４…拡散防止膜、２５…キャップ膜、２６…エッチングストッパー膜、２７…保護膜、３１…配線溝、３２…ビアホール、３３…バリアメタル、３４…高密度領域、４１…ダメージ領域、４２…有機膜、４３、５３、５４…ハードマスク膜、５１、５２、５５、５６…レジスト膜、６１…高密度領域。
【図１】
2005197606.tif 000003
【図２】
2005197606.tif 000004
【図３】
2005197606.tif 000005
【図４】
2005197606.tif 000006
【図５】
2005197606.tif 000007
【図６】
2005197606.tif 000008
【図７】
2005197606.tif 000009
【図８】
2005197606.tif 000010
【図９】
2005197606.tif 000011
【図１０】
2005197606.tif 000012
【図１１】
2005197606.tif 000013
【図１２】
2005197606.tif 000014
【図１３】
2005197606.tif 000015
【図１４】
2005197606.tif 000016
【図１５】
2005197606.tif 000017
【図１６】
2005197606.tif 000018
【図１７】
2005197606.tif 000019
【図１８】
2005197606.tif 000020
【図１９】
2005197606.tif 000021
【図２０】
2005197606.tif 000022
【図２１】
2005197606.tif 000023
【図２２】
2005197606.tif 000024
【図２３】
2005197606.tif 000025
【図２４】
2005197606.tif 000026
【図２５】
2005197606.tif 000027
【図２６】
2005197606.tif 000028
【図２７】
2005197606.tif 000029
【図２８】
2005197606.tif 000030
【図２９】
2005197606.tif 000031
【図３０】
2005197606.tif 000032
【図３１】
2005197606.tif 000033
【図３２】
2005197606.tif 000034
【図３３】
2005197606.tif 000035
【図３４】
2005197606.tif 000036
【図３５】
2005197606.tif 000037
【図３６】
2005197606.tif 000038
【図３７】
2005197606.tif 000039
【図３８】
2005197606.tif 000040
【図３９】
2005197606.tif 000041
【図４０】
2005197606.tif 000042
【図４１】
2005197606.tif 000043
【図４２】
2005197606.tif 000044
【図４３】
2005197606.tif 000045