(57)【要約】【課題】従来技術に比較して、構造が簡単であって、製造工程が簡単であり、しかも伝送損失をさらに低減できる高周波装置とその製造方法を提供する。【解決手段】シリコン基板の一方の面に互いに独立した複数の窪み部を穿ち、この窪み部側の表面にグランドと導体パターンの金属膜を形成し、この金属膜の上にさらに誘電体の膜を形成し、この誘電体の膜上で且つ上記窪み部に対応する位置にコンデンサ、インダクタ、線路、スイッチの何れか異なる２つの金属パターンを同一の工程で形成してシリコン基板上にコンデンサ、インダクタ、線路、スイッチの何れか異なる２つの素子を形成してなる高周波集積回路。【選択図】図１
2005229057.tif 000002
【特許請求の範囲】
【請求項１】
シリコン基板の一方の面に互いに独立した複数の窪み部を穿ち、この窪み部側の表面に金属膜の導体パターンを形成し、この金属膜の上に空気層を挟んで誘電体の膜を形成し、この誘電体の膜上あるいは膜の両面で且つ上記窪み部に対応する位置にコンデンサ、インダクタ、線路、スイッチの何れか異なる２つの金属パターンを同一の工程で形成してシリコン基板上にコンデンサ、インダクタ、線路、スイッチの何れか異なる２つの素子を形成してなる高周波集積回路。
【請求項２】
シリコン基板の表面をエッチングして、所定の深さを有する窪み部を形成する工程と、シリコン基板の窪み部側全表面に、金属膜を形成する工程と、導体パターンを形成するため金属膜の不要な箇所を除去する工程と、シリコン基板の表面、その窪み部及び金属膜上に、レジスト犠牲層を塗布し、窪み部の内部をレジスト犠牲層のレジストにより充填する工程と、レジスト犠牲層のうち、窪み部より大きいパターン部分を残すようにエッチングし、それ以外のパターン部分を除去する工程と、レジスト犠牲層が形成されたシリコン基板上を、化学機械的研磨法を用いてレジスト犠牲層の表面をシリコン基板表面と同一平面上になるまで研磨し平坦化する工程と、この研磨した表面に誘電体膜を形成した後、誘電体膜上に、金属性配線導体膜を形成した後、写真製版法とイオンビームエッチング法を用いて、当該配線導体膜がインダクタ、コンデンサ、スイッチ、線路の何れか２以上の所定形状の導体となるように所定のパターンでエッチングすることによりインダクタ、コンデンサ、スイッチ、線路の何れか２以上のための配線導体膜を形成する工程と、レジスト犠牲層の直上部であって、配線導体膜が形成されていない誘電体支持膜の部分において、写真製版法及び反応性イオンエッチング法を用いて、誘電体支持膜をその厚さ方向で貫通する矩形形状の開口部を形成し、ウェットエッチング法を用いて開口部を介してレジスト犠牲層をエッチングすることにより、当該レジスト犠牲層を除去する工程とを備えた高周波集積回路の製造方法。
【請求項３】
上記高周波集積回路は、スイッチと２個のコンデンサの直列回路の上記コンデンサとコンデンサの間に接地されたコイルが接続された高域通過フィルタ回路と、スイッチと２個のコイルの直列回路の上記コイルとコイルの間にコンデンサ接地されたが接続された低域通過フィルタ回路とが切り換え可能な移相回路であることを特徴とする請求項１記載の高周波集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波、準ミリ波及びミリ波などの高周波信号を伝送し又は処理する、高周波伝送線路、高周波デバイスや高周波回路などの高周波集積回路に関する。
【背景技術】
【０００２】
近年、高周波伝送技術の向上への要望が高まるなか、マイクロ波、準ミリ波及びミリ波などの高周波信号を処理するための高周波受動回路では、挿入損失を小さくするために、ガリウム砒素基板などの半導体基板や、サファイア基板などの低誘電率の誘電体基板を用い、かつその基板の厚さを薄くしていた。しかしながら、低誘電率の誘電体基板は一般に高価であり、また、誘電体基板の薄板化はせいぜい１００μｍ程度までで、高い周波数帯での電気的性能の向上には限界があった。一方、安価なシリコン基板などの半導体基板では誘電損失が大きいため、十分な電気的特性が得られなかった。
【０００３】
近年、マイクロマシニング技術を用いた高周波デバイスである、いわゆるＲＦ  ＭＥＭＳ（Radio Frequency Micro-Electro-Mechanical-Systems）デバイスが注目されている。本技術では、高アスペクト構造やメンブレイン構造を作製できるため、安価なシリコン基板上に高周波回路を作製しても基板の影響を受けにくく、従って、低コストで高性能な高周波デバイスが期待できる。また、近年、高周波用のシリコンＣＭＯＳ回路において、その使用可能な上限周波数がＧＨｚ帯まで伸びており、シリコンのＣＭＯＳ能動回路とＲＦ−ＭＥＭＳ受動回路をモノリシック化することによって、高周波用モジュールの高機能化と小型化が期待されている。
【０００４】
これまで、ＲＦ  ＭＥＭＳ技術を用いて基板の誘電損失を低減する代表的な構造として、誘電体メンブレイン支持膜上に配線導体を形成する構造（以下、メンブレイン構造という。）が例えば、非特許文献１において開示されている。この非特許文献１において開示された、シールドされたメンブレインマイクロストリップ線路においては、上面に接地導体膜を有する第１の半導体基板上に、上面にストリップ導体を有する誘電体メンブレイン支持膜が形成されかつ下面に空隙が形成された第２の半導体基板を重ね、さらに、当該第２の半導体基板上に、下面に凹部を有する半導体基板を重ねることにより、マイクロストリップ線路を構成している。
【０００５】
以上のように構成された従来技術に係るメンブレインマイクロストリップ線路において、高周波信号を伝送させたとき、当該高周波信号の電磁界は、ストリップ導体と接地導体膜との間の誘電体メンブレイン支持膜と空隙の空気層とに分布するが、これら半導体基板にはほとんど電磁界が発生しないために、伝送損失を低減できるという効果を有している。
【０００６】
【非特許文献１】Stephen V. Robertson et al.,“A 10-60-GHz Micromachined Directional Coupler”，IEEE Transactions on Microwave Theory & Techniques, Vol.46, No.11, p.1845-1849, November 1998。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来技術に係るメンブレインマイクロストリップ線路においては、２枚以上の半導体基板を用いるために、その構造が複雑であり、また、製造工程が複雑となり、製造コストが増大するという問題点があった。また、この従来技術において、いまだ伝送損失が比較的高いという問題点があった。
【０００８】
本発明の目的は以上の問題点を解決し、従来技術に比較して、構造が簡単であって、製造工程が簡単であり、しかも伝送損失をさらに低減できる高周波集積回路とその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係る高周波集積回路は、シリコン基板の一方の面に互いに独立した複数の窪み部を穿ち、この窪み部側の表面に導体パターンの金属膜を形成し、この金属膜の上に空気層を挟んでさらに誘電体の膜を形成し、この誘電体の膜上で且つ上記窪み部に対応する位置にコンデンサ、インダクタ、線路、スイッチの何れか異なる２つの金属パターンを同一の工程で形成してシリコン基板上にコンデンサ、インダクタ、線路、スイッチの何れか異なる２つの素子を形成してなる。
【００１０】
また、本発明に係る高周波集積回路の製造方法は、シリコン基板の表面をエッチングして、所定の深さを有する窪み部を形成する工程と、シリコン基板の窪み部側全表面に、金属膜を形成する工程と、導体パターンを形成するため金属膜の不要な箇所を除去する工程と、シリコン基板の表面、その窪み部及び金属膜上に、レジスト犠牲層を塗布し、窪み部の内部をレジスト犠牲層のレジストにより充填する工程と、レジスト犠牲層のうち、窪み部より大きいパターン部分を残すようにエッチングし、それ以外のパターン部分を除去する工程と、レジスト犠牲層が形成されたシリコン基板上を、化学機械的研磨法を用いてレジスト犠牲層の表面をシリコン基板表面と同一平面上になるまで研磨し平坦化する工程と、この研磨した表面に誘電体膜を形成した後、誘電体膜上に、金属性配線導体膜を形成した後、写真製版法とイオンビームエッチング法を用いて、当該配線導体膜がインダクタ、コンデンサ、スイッチ、線路の何れか２以上の所定形状の導体となるように所定のパターンでエッチングすることによりインダクタ、コンデンサ、スイッチ、線路の何れか２以上のための配線導体膜を形成する工程と、レジスト犠牲層の直上部であって、配線導体膜が形成されていない誘電体支持膜の部分において、写真製版法及び反応性イオンエッチング法を用いて、誘電体支持膜をその厚さ方向で貫通する矩形形状の開口部を形成し、ウェットエッチング法を用いて開口部を介してレジスト犠牲層をエッチングすることにより、当該レジスト犠牲層を除去する工程とを備える。
【発明の効果】
【００１１】
本発明に係る高周波集積回路によれば、基板表面に窪み部を有する基板と、少なくとも上記窪み部を含む上記基板上に形成された第１の導体パターンと、上記基板の窪み部の直上に空隙を挟んで上記基板上に形成された誘電体膜と、上記誘電体膜の表面の一部に形成された第２の導体パターンとを備え、上記第１の導体パターンと第２の導体パターンはインダクタ、コンデンサ、スイッチ、線路の異なる２つの機能要素を同一の工程で形成する。従って、従来技術に比較して、構造が簡単であって、製造工程が簡単であり、しかも伝送損失をさらに低減できる高周波装置とその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図1はこの発明の実施の形態による移相回路である。１０１，１０２は中空線路を用いた分岐線路，１０３，１０４，１０５，１０６は静電力により動作する微小なスイッチ，１０７，１０８はコの字を交互に複数組み合わせた形状の低域通過フィルタのコイル，１０９は低域通過フィルタのコンデンサ，１１０，１１１は高域通過フィルタのコンデンサ，１１２は渦巻状の高域通過フィルタのコイル，２０１は入力端子，２０２は出力端子，２０３はスイッチ１０３の制御端子，２０４はスイッチ１０４の制御端子，２０５はスイッチ１０５の制御端子，２０６はスイッチ１０６の制御端子である。
【００１３】
次に作成方法について説明する。
図2はシリコン基板の加工を示す図である。３００はシリコン基板，３０１は入力部の分岐中空線路のための窪み部，３０２は出力部の分岐中空線路のための窪み部，３０３はスイッチ１０３のための窪み部，３０４はスイッチ１０４のための窪み部，３０５はスイッチ１０５のための窪み部，３０６はスイッチ１０６のための窪み部，３０７はコイル１０７のための窪み部，３０８はコイル１０８のための窪み部，３０９はコンデンサ１０９のための窪み部，３１０は高域通過フィルタのコンデンサ１１０，１１１，コイル１１２のための窪み部，３１１はコイル１１２をグランドへ接続するため窪み３１０内に残された突起である。以上のシリコン基板上の窪み部はウェットエッチングあるいはドライエッチングにより作成される。
【００１４】
図３は図2のシリコン基板上の第1の導体パターン層を示す図である。４００は共通のグランド，４０１aはスイッチ１０３の上部誘電体膜を引き付けるための電極，４０２ａはスイッチ１０３の誘電体膜上の切り欠き線路との接点，４０３ａは上記電極電圧をかけるための制御線，４０４ａは上記制御線を外部と接続するための電極パッド，４０１ｂはスイッチ１０４の上部誘電体膜を引き付けるための電極，４０２ｂはスイッチ１０４の誘電体膜上の切り欠き線路との接点，４０３ｂは上記電極電圧をかけるための制御線，４０４ｂは上記制御線を外部と接続するための電極パッド，４０１ｃはスイッチ１０５の上部誘電体膜を引き付けるための電極，４０２ｃはスイッチ１０５の誘電体膜上の切り欠き線路との接点，４０３ｃは上記電極電圧をかけるための制御線，４０４ｃは上記制御線を外部と接続するための電極パッド，４０１ｄはスイッチ１０６の上部誘電体膜を引き付けるための電極，４０２ｄはスイッチ１０６の誘電体膜上の切り欠き線路との接点，４０３ｄは上記電極電圧をかけるための制御線，４０４ｄは上記制御線を外部と接続するための電極パッド，４０５は入力端子のためのグランド除去部，４０６は出力端子のためのグランド除去部である。
この導体パターンの形成はシリコン基板３００の全面にスパッタリング法などを用いて共通のグランド４００を形成し、その後写真製版法などにより、グランド４００から上記各パターンを形成する。
【００１５】
図４は図3の導体パターン形成後，レジスト剤を表面に塗布し，その後，窪みの中に充填されたレジスト剤以外のレジスト剤を平坦化プロセスにより取り除いた上に作成された第２の導体パターン層を示す図である。５０１は低域通過フィルタのコンデンサ１０９の下部電極，５０２は上記下部電極と共通グランド４００を接続するためのパターン，５０３は高域通過フィルタのコンデンサ１１０の下部電極，５０４は後に作成する誘電体膜上の線路と上記下部電極を接続する為のパターン，５０５は高域通過フィルタのコンデンサ１１１の下部電極，５０６は後に作成する誘電体膜上の線路と上記下部電極を接続する為のパターンである。これらは窪み部に充填されたレジスト剤の上に形成される。この後，例えば窒化シリコンのような誘電体を１μｍほどの厚みで積層することで誘電体膜を作成し，その上に第３の導体パターンを図1のように作成し，最後に窪み部の上部に作成された誘電体膜にあけた穴より，内部のレジスト剤をアセトンなどを利用して取り除く。
【００１６】
次に動作について説明する。
図５は図1の移相回路の等価回路を示す図である。６０１は入力端子１０１，６０２は出力端子１０２，６０３はスイッチ１０３，６０４はスイッチ１０４，６０５はスイッチ１０５，６０６はスイッチ１０６，６０７はコイル１０７，６０８はコイル１０８，６０９はコンデンサ１０９，６１０はコンデンサ１１０，６１１はコンデンサ１１１，６１２はコイル１１２を等価的に表している。スイッチ６０３，６０４が接続状態，スイッチ６０５，６０６が開放状態のとき，入力端子６０１から入力された高周波信号はコイル６０７，６０８，およびコンデンサ６０９で構成された低域通過フィルタを通り，出力端子６０２へ出力される。コイル６０７，６０８は導体の下部が中空になっているためシリコン基板の影響を受けず，低損失である。
【００１７】
スイッチ６０３，６０４が開放状態，スイッチ６０５，６０６が接続状態のとき，入力端子６０１から入力された高周波信号はコンデンサ６１０，６１１，およびコイル６１２で構成された高域通過フィルタを通り，出力端子６０２へ出力される。コイル６１２は導体の下部が中空になっているためシリコン基板の影響を受けず，低損失である。また，どちらの場合にも入力端子６０１からスイッチ６０３あるいは６０５までの線路は中空構造のためシリコン基板の影響を受けず，低損失である。また，どちらの場合にもスイッチ６０４あるいは６０６から出力端子６０２までの線路は中空構造のためシリコン基板の影響を受けず，低損失である。さらに，低域通過フィルタと高域通過フィルタの通過域での位相は大きな差があり，これらのフィルタを上記のように切り替えることで位相を変化させることができる。
【００１８】
このようにして，高機能な高周波回路に低損失なコイルやコンデンサと同時に低損失な線路や低損失な切り替えスイッチを一つの基板の上に，共通したプロセスで，同時に作成することができるので，高周波回路を低価格に製造することができる。
【００１９】
また，上記は移相回路の例であるが，半導体回路を含むシリコン基板上に回路を切り替えるための微小な機械スイッチや，発信器や増幅器の高性能化に有効な低損失コイルを作成して，低価格で高性能な携帯端末装置を得ることもできる。
【００２０】
ここで微小なスイッチ（高周波スイッチ）の原理について説明する
図６はこの微小なスイッチ（高周波スイッチ）の原理を説明するための図である。図において、制御端子４ａ，４ｂに電圧を印加した場合、例えば正の電圧を印加した場合、第１の電極６ａ，６ｂの表面上に正電荷が発生すると共に、静電誘導により第２の電極８ａ，８ｂの下面に負電荷が現れ、両者間の吸引力により、第２の電極８ａ，８ｂは第１の電極６ａ，６ｂ側に引き寄せられる。その際、誘電体膜７上に形成されている信号線９も同時に第１の電極６ａ，６ｂ側に引き寄せられ、信号線９ａと地導体３とが誘電体膜７ａを介して接触することになる。
これら信号線９ａおよび地導体３の接触時における誘電体膜７ａは、容量とみなすことができ、この実施の形態２による高周波スイッチでは、電気的結合の強弱によってスイッチをオフ状態またはオン状態に切換えることができる。
【産業上の利用可能性】
【００２１】
この発明は、半導体回路を含むシリコン基板上に回路を切り替えるための微小な機械スイッチや，発信器や増幅器の高性能化に有効な低損失コイルを作成でき，低価格で高性能な携帯端末装置に適用できる。
【図面の簡単な説明】
【００２２】
【図１】この発明の実施の形態１による移相回路の斜視図である。
【図２】図１のシリコン基板の加工を示す図である。
【図３】図2のシリコン基板上の第1の導体パターン層を示す図である。
【図４】レジスト剤の平坦化プロセス後に作成された第２の導体パターン層を示す図である。
【図５】図1の移相回路の等価回路を示す図である。
【図６】この発明の微小なスイッチの原理を説明するための図である。
【符号の説明】
【００２３】
４ａ，４ｂ；制御端子、６ａ，６ｂ；第１の電極、８ａ，８ｂ；第２の電極、７；誘電体膜、９；信号線、３；地導体、７ａ；誘電体膜、１０１，１０２；分岐線路、１０３，１０４，１０５，１０６；微小なスイッチ、１０７，１０８；低域通過フィルタのコイル、１０９；低域通過フィルタのコンデンサ、１１０，１１１；高域通過フィルタのコンデンサ、１１２；高域通過フィルタのコイル、２０１；入力端子、２０２；出力端子、２０３〜２０６；制御端子、３００；シリコン基板、３０１〜３１０；窪み部、３１１；突起、４００；共通のグランド、４０１a，４０１ｂ，４０１ｃ，４０１ｄ；電極、４０２ａ，４０２ｂ，４０２ｃ，４０２ｄ；接点、４０３ａ，４０３ｂ，４０３ｃ，４０３ｄ；制御線、４０４ａ，４０４ｂ，４０４ｃ，４０４ｄ；電極パッド、４０５；切り欠き、４０６；切り欠き、５０１；下部電極、５０２；パターン、５０３；下部電極、５０４；パターン、５０５；下部電極、５０６；パターン、６０１；入力端子、６０２；出力端子、６０３；スイッチ、６０４；スイッチ、６０５；スイッチ、６０６；スイッチ、６０７；コイル、６０８；コイル、６０９；コンデンサ、６１０；コンデンサ、６１１；コンデンサ、６１２；コイル。
【図１】
2005229057.tif 000003
【図２】
2005229057.tif 000004
【図３】
2005229057.tif 000005
【図４】
2005229057.tif 000006
【図５】
2005229057.tif 000007
【図６】
2005229057.tif 000008