(57)【要約】【課題】  チップ素子等の電子素子を回路基板等に実装した場合に、実装の正常／不良の別を直接確認し得る電子素子の半田接続確認方法を提供する。【解決手段】  チップ素子１０を回路基板１５に実装するには、フェースダウンにより、チップ素子１０の電極端子１２部分を、回路基板１５のランド電極１６に対応させて、回路基板１５上に載置し、半田付け処理を行う。半田付け処理を行った後、チップ素子１０を上方から目視した結果、電極端子１２ａとランド電極１６ａとの半田部１３ａがスルーホール１４ａの深部に見える場合は、正常実装と確認し、電極端子１２ｂとランド電極１６ｂとの半田部１３ｂがスルーホール１４ｂの上開口から近い浅部に見える場合は、不良実装と確認する。【選択図】      図２
2005311387.tif 000002
【特許請求の範囲】
【請求項１】
板状の本体の回路基板実装側の一面に回路基板のランド電極に対応する電極端子を設け、更に電極端子に半田バンプを形成し、本体の一面とは反対側の他面における前記電極端子の対向箇所に電極端子を設けない電子素子において、
前記電極端子及び本体に、電極端子から本体の他面の前記対向箇所に至る半田接続確認用のスルーホールを設け、当該電子素子の電極端子と前記回路基板のランド電極との半田付け処理後の上方からの目視により、半田が前記スルーホールの深部にある場合は正常実装と確認し、半田が前記スルーホールの浅部にある場合は不良実装と確認するようにしたことを特徴とする電子素子の半田接続確認方法。
【請求項２】
板状の本体の回路基板実装側の一面に回路基板のランド電極に対応する電極端子を設け、本体の一面とは反対側の他面における前記電極端子の対向箇所に電極端子を設けない電子素子において、
前記電極端子及び本体に、電極端子から本体の他面の前記対向箇所に至る半田接続確認用のスルーホールを設け、当該電子素子の電極端子と前記回路基板のランド電極上に形成した半田バンプとの半田付け処理後の上方からの目視により、半田が前記スルーホールの深部にある場合は正常実装と確認し、半田が前記スルーホールの浅部にある場合は不良実装と確認するようにしたことを特徴とする電子素子の半田接続確認方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、チップ抵抗、チップコンデンサ、半導体素子等の本体が板状をした電子素子の半田接続確認方法に関する。
【背景技術】
【０００２】
フェースダウン方式で回路基板等に実装するチップ素子（電子素子）は、図５に示すように、板状の素子本体５１の下面に設けた電極端子５２に、さらに半田バンプ５３を形成し、この半田バンプ５３部分を、フェースダウンにより、回路基板５５上のランド電極５４に載置し、半田処理して、回路基板５５に実装している。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記した従来のチップ素子では、回路基板に実装した後の半田付け状態で、図６に示すチップ素子５１ａのように、電極端子５２がランド電極５４に半田５３で確実に接続された場合と、チップ素子５１ｂのように、電極端子５２がランド電極５４に接続されない場合が生じる。チップ素子５１ａは正しく実装され、チップ素子５１ｂは実装不良であり、実装後、これが確実に視認識別できることが好ましいが、従来のチップ素子は、本体で半田付け部が覆われてしまうので、正常実装と不良実装を直接、確認することができないという問題があった。
【０００４】
この発明は、上記問題点に着目してなされたものであって、チップ素子等の電子素子を回路基板等に実装した場合に、実装の正常／不良の別を直接確認し得る電子素子の半田接続確認方法を提供することを目的としている。
【課題を解決するための手段】
【０００５】
上記課題を解決するために、請求項１記載の電子素子の半田接続確認方法は、板状の本体の回路基板実装側の一面に回路基板のランド電極に対応する電極端子を設け、更に電極端子に半田バンプを形成し、本体の一面とは反対側の他面における前記電極端子の対向箇所に電極端子を設けない電子素子において、前記電極端子及び本体に、電極端子から本体の他面の前記対向箇所に至る半田接続確認用のスルーホールを設け、当該電子素子の電極端子と前記回路基板のランド電極との半田付け処理後の上方からの目視により、半田が前記スルーホールの深部にある場合は正常実装と確認し、半田が前記スルーホールの浅部にある場合は不良実装と確認するようにしたことを特徴としている。
【０００６】
この電子素子の半田接続確認方法では、回路基板に実装され、電極端子と回路基板のランド電極が半田で正常に接続されると、半田が本体のスルーホールにほとんど入らない。これに対し、半田接続が不良な状態では、半田がスルーホール内に入り、本体上面付近に至る。本体上面より、スルーホールを目視することにより、スルーホール内の半田の上がり具合で、実装の正常／不良を確認できる。
【０００７】
請求項２記載の電子素子の半田接続確認方法は、板状の本体の回路基板実装側の一面に回路基板のランド電極に対応する電極端子を設け、本体の一面とは反対側の他面における前記電極端子の対向箇所に電極端子を設けない電子素子において、前記電極端子及び本体に、電極端子から本体の他面の前記対向箇所に至る半田接続確認用のスルーホールを設け、当該電子素子の電極端子と前記回路基板のランド電極上に形成した半田バンプとの半田付け処理後の上方からの目視により、半田が前記スルーホールの深部にある場合は正常実装と確認し、半田が前記スルーホールの浅部にある場合は不良実装と確認するようにしたことを特徴としている。
【０００８】
この電子素子の半田接続確認方法では、回路基板のランド電極側に半田バンプが形成されるものであり、実装された後は、請求項１記載の半田接続確認方法と全く同様の理由で、素子本体上面より、直接、実装の正常／異常を確認することができる。
【発明の効果】
【０００９】
この発明によれば、本体の一面の電極端子及び本体に、その電極端子から本体の他面の電極端子対応箇所に至る半田接続確認用のスルーホールを設けているので、半田付け処理後に、チップ素子の上方から、スルーホールを目視し、スルーホールに、半田がつまっているか否かを確認することにより、実装後、直ちに、実装の正常／異常を識別確認することができる。
【発明を実施するための最良の形態】
【００１０】
以下、実施例により、この発明をさらに詳細に説明する。
【００１１】
図１は、この発明の一実施例を示す側面図である。
【００１２】
図１において、チップ素子１０は、板状の本体１１の一面（下面）に電極端子１２が設けられており、この電極端子１２の表面には、さらに半田バンプ１３が形成されている。以上の構成は図５に示したチップ素子と特に変わるところはない。
【００１３】
この実施例のチップ素子１０の特徴は、本体１１、及び電極端子１２に、電極端子１２からチップ素子本体１１の他面（上面）にかけてスルーホール１４を設けたことである。
【００１４】
このようなチップ素子１０を回路基板１５に実装するには、フェースダウンにより、チップ素子１０の電極端子１２部分を、回路基板１５のランド電極１６に対応させて、回路基板１５上に載置し、半田付け処理を行う。
【００１５】
半田付け処理を行った後、チップ素子１０を、図２に示すように、上方から目視すると、図２の左側の電極端子１２ａとランド電極１６ａの半田部１３ａのように、完全な接続がなされていると、半田はスルーホール１４ａを上昇しない。したがって、上方から目視すると、半田部１３ａはスルーホール１４ａの深部に見える。
【００１６】
これに対し、図２の右側の電極端子１２ｂとランド電極１６ｂの半田部１３ｂのように、完全な接続がなされていず、半田部１３ｂが上下に離隔していると、この場合は、半田部１３ｂがスルーホール１４ｂの上部まで上昇している。したがって、上方から目視すると、半田部１３ｂがスルーホール１４ｂの上開口から近い浅部に見える。
【００１７】
これら両者を比較すると、半田部１３ａと１３ｂの見える深さにＬの差があり、目視により、そのいずれであるかを確認することにより、つまり半田部１３がスルーホール１４の深部にある場合には、正常実装、浅部にあれば、不良実装であることを確認することができる。
【００１８】
図３は、この発明の他の実施例を示す断面図である。
【００１９】
図３において、チップ素子２０は、板状の本体２１の一面（下面）に電極端子２２が設けられており、またチップ素子本体２１及び電極端子２２に、電極端子２２からチップ素子本体２１の他面（上面）にかけてスルーホール２４を設けている。以上の構成は、図１に示したチップ素子と同様である。しかしながら、この実施例のチップ素子は、図１に示すものと相違して、電極端子２２には半田バンプを形成していない。
【００２０】
このチップ素子２０は、自身に半田バンプを備えていない代わりに、回路基板２５に実装する場合に、回路基板２５のランド電極２６上面に、半田バンプ２７を形成しておき、チップ素子２０の電極端子２２を、回路基板２５の半田バンプ２７に対応させて、回路基板２５上にフェースダウンにより載置し、半田付け処理を行う。
【００２１】
半田付け処理を行った後、チップ素子２０を図４に示すように、上方から目視すると、図４の左側の電極端子２２ａとランド電極２６ａの半田部２７ａのように、完全な接続がなされていると、半田はスルーホール２４ａを上昇しない。したがって、上方から目視すると、半田部２７ａはスルーホール２４ａの深部に見える。
【００２２】
これに対し、図４の右側の電極端子２２ｂとランド電極２６ｂの半田部２７ｂのように、完全な接続がなされていず、半田部２７ｂが上下に離隔していると、この場合は、やはり半田部２７ｂがスルーホール２４ｂの上部まで上昇している。そのため、上方から目視すると、半田部２７ｂがスルーホール２４ｂの上開口付近に見える。
【００２３】
したがって、図１の実施例の場合と同様に、半田付け処理後にチップ素子の上方からスルーホールを目視し、スルーホールに半田部がどの程度上昇しているかにより、正常実装／不良実装の別を確認することができる。
【図面の簡単な説明】
【００２４】
【図１】この発明の一実施例を示す側面図である。
【図２】同実施例の実装状態の正常／異常の識別確認を説明するための断面図である。
【図３】この発明の他の実施例を示す断面図である。
【図４】同実施例の実装状態の正常／異常の識別確認を説明するための断面図である。
【図５】従来のチップ素子の実装を説明するための側面図である。
【図６】同従来のチップ素子の実装状態の問題点を説明するための側面図である。
【符号の説明】
【００２５】
１０，２０        チップ素子
１１，２１        チップ素子本体
１２，２２        電極端子
１３，２７        半田バンプ
１３ａ，１３ｂ    半田部
１４，２４        スルーホール
１５，２５        回路基板
１６，２６        ランド電極
２７ａ，２７ｂ    半田部
【図１】
2005311387.tif 000003
【図２】
2005311387.tif 000004
【図３】
2005311387.tif 000005
【図４】
2005311387.tif 000006
【図５】
2005311387.tif 000007
【図６】
2005311387.tif 000008