(57)【要約】【課題】  Ｌｏｗ−ｋ膜中でボイドが形成されるのを抑制可能な半導体装置の製造方法を提供する。【解決手段】  シリコン基板１上に、ＳｉＯ２膜２、拡散防止膜３、層間絶縁膜４およびキャップ膜５を順に形成した後、レジスト膜７をマスクとし、フッ素を含むエッチングガスを用いてドライエッチングすることによって、ＳｉＯ２膜２に至る開口部８を形成する。次に、レジスト膜７をアッシングによって除去した後、シリコン基板１の表面に水を含む液体で洗浄処理を施す。その後、不活性ガス雰囲気下で加熱処理を施すことによって、層間絶縁膜４中に取り込まれたフッ素および水を除去することができる。加熱処理は、水素を含む不活性ガス雰囲気下で行ってもよい。【選択図】      図４
2005197365.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の上方に、比誘電率が３．０以下である層間絶縁膜を形成する工程と、
所定のパターンに加工されたレジスト膜をマスクとし、前記層間絶縁膜をフッ素を含むエッチングガスを用いてドライエッチングすることによって、前記層間絶縁膜に開口部を形成する工程と、
前記レジスト膜をアッシングにより除去する工程と、
前記アッシング後の前記半導体基板の表面に水を含む液体で洗浄処理を施す工程と、
前記洗浄処理後の前記半導体基板に不活性ガス雰囲気下で加熱処理を施す工程と、
前記加熱処理後の前記開口部を埋設するように金属膜を形成する工程と、
前記開口部内にのみ前記金属膜を残すようにＣＭＰ法を用いて表面を平坦化し、金属配線層を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板の上方に、比誘電率が３．０以下である層間絶縁膜を形成する工程と、
所定のパターンに加工されたレジスト膜をマスクとし、前記層間絶縁膜をフッ素を含むエッチングガスを用いてドライエッチングすることによって、前記層間絶縁膜に開口部を形成する工程と、
前記レジスト膜をアッシングにより除去する工程と、
前記アッシング後の前記半導体基板の表面に水を含む液体で洗浄処理を施す工程と、
前記洗浄処理後の前記半導体基板に、水素ガスを含む不活性ガス雰囲気下で加熱処理を施す工程と、
前記加熱処理後の前記開口部を埋設するように金属膜を形成する工程と、
前記開口部内にのみ前記金属膜を残すようにＣＭＰ法を用いて表面を平坦化し、金属配線層を形成する工程とを有することを特徴とする半導体装置の製造方法。
【請求項３】
前記水素ガスの濃度は、前記不活性ガスに対して０．１体積％〜１０体積％の範囲内である請求項２に記載の半導体装置の製造方法。
【請求項４】
前記水素ガスの濃度は、前記不活性ガスに対して１体積％〜４体積％の範囲内である請求項３に記載の半導体装置の製造方法。
【請求項５】
前記加熱処理は、１５０℃〜３５０℃の範囲内の温度で行われる請求項１〜４のいずれか１に記載の半導体装置の製造方法。
【請求項６】
前記加熱処理は、１Ｐａ〜１００，０００Ｐａの範囲内の減圧下で行われる請求項１〜５のいずれか１に記載の半導体装置の製造方法。
【請求項７】
前記加熱処理は、１００Ｐａ〜１０，０００Ｐａの範囲内の減圧下で行われる請求項６に記載の半導体装置の製造方法。
【請求項８】
前記アッシングを水素を含む還元性雰囲気下で行う請求項１〜７のいずれか１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、より詳しくは、層間絶縁膜として低誘電率の絶縁膜を用いた半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体デバイスの高速化は著しく、多層配線部における配線抵抗と配線層間の寄生容量に起因する信号伝搬速度の低下による伝送遅延が問題となってきている。こうした問題は、半導体デバイスの高集積化に伴う配線幅および配線間隔の微細化につれて配線抵抗が上昇し且つ寄生容量が増大するので、益々顕著となる傾向にある。
【０００３】
配線抵抗および寄生容量の増大に基づく信号遅延を防止するために、従来より、アルミニウム配線に代わる銅配線の導入が行われるとともに、層間絶縁膜として低誘電率の絶縁膜（以下、Ｌｏｗ−ｋ膜という。）を用いることが試みられてきた。
【０００４】
Ｌｏｗ−ｋ膜を用いた銅配線の形成方法としては、ダマシン法によるものがある。これは、銅がアルミニウムに比較してエッチングレートの制御が困難であることに鑑み、銅をエッチングせずに配線を形成する技術として知られている。
【０００５】
ダマシン法は、具体的には、レジスト膜をマスクとしたＬｏｗ−ｋ膜のドライエッチングによって開口部を形成した後、レジスト膜をアッシングにより除去してから開口部に銅層を埋込むことによって銅配線層を形成する方法である。銅層の埋込みは、メッキ法により開口部を埋設するように銅膜を形成した後、開口部内にのみ銅膜を残すようにＣＭＰ（化学的機械研磨）法を用いて表面を平坦化することによって実現することができる。
【０００６】
上記の方法において、Ｌｏｗ−ｋ膜のドライエッチングにはフッ素含有ガスが用いられる。このエッチングガス由来のフッ素は、ドライエッチング工程でＬｏｗ−ｋ膜中に取り込まれる。その後、メッキ工程で使用される水分もＬｏｗ−ｋ膜中に取り込まれ、加熱処理を通じてこれらが反応すると、Ｌｏｗ−ｋ膜中にフッ化水素酸（ＨＦ）が生成する。このフッ化水素酸はＬｏｗ−ｋ膜を侵すので、Ｌｏｗ−ｋ膜中にボイド（空洞）が形成されて半導体装置の電気的特性の低下を招くという問題があった（例えば、非特許文献１参照。）。
【０００７】
【非特許文献１】テュー・ヤコブス（Ｔｈｉｅｕ  Ｊａｃｏｂｓ）ら、超ポーラスＬｏｗ−ｋ材料中の空洞化、推定機構、検出および（空洞化を回避）可能な溶液（Ｖｏｉｄｉｎｇ  ｉｎ  Ｕｌｔｒａ  Ｐｏｒｏｕｓ  Ｌｏｗ−ｋ  Ｍａｔｅｒｉａｌｓ，  Ｐｒｏｐｏｓｅｄ  Ｍｅｃｈａｎｉｓｍ，  Ｄｅｔｅｃｔｉｏｎ  ａｎｄ  Ｐｏｓｓｉｂｌｅ  Ｓｏｌｕｔｉｏｎｓ）、２００２年配線技術国際会議（Ｉｎｔｅｒｎａｔｉｏｎａｌ  Ｉｎｔｅｒｃｏｎｎｅｃｔ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｎｆｅｒｅｎｃｅ  ２００２）、ｐ．２３６−２３８
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記の問題に対しては、従来より、フッ素含有率の低いエッチングガスを用いて、Ｌｏｗ−ｋ膜のドライエッチングを行う方法が提案されている。しかしながら、この方法によってもＬｏｗ−ｋ膜中にフッ素が取り込まれるのを完全に抑制することはできない。
【０００９】
また、従来は、Ｌｏｗ−ｋ膜中への水分の浸入をメッキ工程に限定しており、ドライエッチングまたはアッシングの後に行う洗浄工程で水分が浸入することを考慮していなかった。
【００１０】
また、比誘電率３．０以下のポーラスＬｏｗ−ｋ膜では、膜の空孔率（ｐｏｒｉｓｉｔｙ）が大きい。このため、ボイドが空孔を通じて成長し、さらに大きなボイドを形成するという問題もあった。
【００１１】
本発明はこのような問題点に鑑みてなされたものである。即ち、本発明の目的は、Ｌｏｗ−ｋ膜中でボイドが形成されるのを抑制可能な半導体装置の製造方法を提供することにある。
【００１２】
本発明の他の目的および利点は、以下の記載から明らかとなるであろう。
【課題を解決するための手段】
【００１３】
本発明の半導体装置の製造方法は、半導体基板の上方に、比誘電率が３．０以下である層間絶縁膜を形成する工程と、所定のパターンに加工されたレジスト膜をマスクとし、層間絶縁膜をフッ素を含むエッチングガスを用いてドライエッチングすることによって、層間絶縁膜に開口部を形成する工程と、レジスト膜をアッシングにより除去する工程と、アッシング後の半導体基板の表面に水を含む液体で洗浄処理を施す工程と、洗浄処理後の半導体基板に不活性ガス雰囲気下で加熱処理を施す工程と、加熱処理後の開口部を埋設するように金属膜を形成する工程と、開口部内にのみ金属膜を残すようにＣＭＰ法を用いて表面を平坦化し、金属配線層を形成する工程とを有することを特徴とするものである。
【００１４】
また、本発明の半導体装置の製造方法は、半導体基板の上方に、比誘電率が３．０以下である層間絶縁膜を形成する工程と、所定のパターンに加工されたレジスト膜をマスクとし、層間絶縁膜をフッ素を含むエッチングガスを用いてドライエッチングすることによって、層間絶縁膜に開口部を形成する工程と、レジスト膜をアッシングにより除去する工程と、アッシング後の半導体基板の表面に水を含む液体で洗浄処理を施す工程と、洗浄処理後の半導体基板に、水素ガスを含む不活性ガス雰囲気下で加熱処理を施す工程と、加熱処理後の開口部を埋設するように金属膜を形成する工程と、開口部内にのみ金属膜を残すようにＣＭＰ法を用いて表面を平坦化し、金属配線層を形成する工程とを有することを特徴とするものである。
【００１５】
本発明において、水素ガスの濃度は、不活性ガスに対して０．１体積％〜１０体積％の範囲内とすることができる。また、水素ガスの濃度は、不活性ガスに対して１体積％〜４体積％の範囲内とすることが好ましい。
【００１６】
本発明において、加熱処理は、１５０℃〜３５０℃の範囲内の温度で行うことができる。
【００１７】
本発明において、加熱処理は、１Ｐａ〜１００，０００Ｐａの範囲内の減圧下で行うことが好ましく、１００Ｐａ〜１０，０００Ｐａの範囲内の減圧下で行うことがより好ましい。
【００１８】
本発明において、アッシングは水素を含む還元性雰囲気下で行うことが好ましい。
【発明の効果】
【００１９】
本発明によれば、洗浄処理後の半導体基板に対して、不活性ガス雰囲気下で加熱処理を施すので、層間絶縁膜中に入り込んだフッ素および水分を除去することができる。したがって、層間絶縁膜中にフッ化水素酸が生成して層間絶縁膜を侵し、層間絶縁膜中にボイドを形成するのを抑制することが可能になる。
【００２０】
また、本発明によれば、洗浄処理後の半導体基板に対して、水素ガスを含む不活性ガス雰囲気下で加熱処理を施すので、層間絶縁膜中に入り込んだフッ素および水分を効率的に除去することができる。したがって、層間絶縁膜中にボイドを形成するのを効果的に抑制することが可能になる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。尚、ＭＯＳトランジスタ、拡散層およびプラグ形成などの通常のＬＳＩ製造工程については便宜上割愛し、金属配線の形成工程について説明する。
【００２２】
図１〜図５は、本実施の形態における半導体装置の製造方法を示す断面図である。尚、これらの図において、同じ符号を付した部分は同じものであることを示している。
【００２３】
まず、半導体基板としてのシリコン基板１上に、エッチングストッパ膜としてのＳｉＯ２膜２、拡散防止膜３、層間絶縁膜４およびキャップ膜５を順に形成する（図１）。
【００２４】
本実施の形態では、層間絶縁膜４として、比誘電率が３．０以下である低誘電率の絶縁膜（Ｌｏｗ−ｋ膜）を用いる。このような膜であれば、如何なる方法によって形成された膜であってもよい。例えば、膜中に空孔（ポア）を有するポーラスな絶縁膜であってもよいし、空孔のない絶縁膜であってもよい。さらに、空孔を有する場合の空孔のサイズや空孔の密度などにも特に制限があるものではない。具体的には、ＳｉＯ２系、ＳｉＯＣ系、ＨＳＱ（水素化シルセスキオキサン）系、ＭＳＱ（メチルシルセスキオキサン）系、ポーラスＨＳＱ系およびポーラスＭＳＱ系などの無機絶縁膜の他に、フッ素を含む有機ポリマー系の絶縁膜なども用いることができる。
【００２５】
また、拡散防止膜３およびキャップ膜５もできるだけ低い誘電率の絶縁膜であることが好ましい。但し、低誘電率の絶縁膜であれば、膜質、膜厚および形成方法などに特に制限があるものではない。尚、比較的誘電率の高い材料を用いる場合には、膜の特性を損ねない程度にできるだけ薄く形成することが好ましい。拡散防止膜３およびキャップ膜５としては、例えば、ＳｉＯ２系、ＳｉＮ系、ＳｉＣ系またはＡｌＯ系などの無機絶縁膜などを用いることができる。
【００２６】
キャップ膜５を形成した後は、所定のパターンを有するレジスト膜７を形成する（図１）。具体的には、キャップ膜５の全面にレジスト膜（図示せず）を形成した後、所定のパターンを有するマスクを介してレジスト膜に露光光を照射する。次に、適当な現像液を用いてこのレジスト膜を現像することによって、所定のパターンを有するレジスト膜７を形成することができる。
【００２７】
露光光の種類は、半導体装置のデザイン・ルールに応じて適宜選択することができる。例えば、０．２５μｍ〜０．１３μｍのデザイン・ルールではＫｒＦ（フッ化クリプトン）エキシマレーザ（波長：２４８ｎｍ）が、９０ｎｍのデザイン・ルールではＡｒＦ（フッ化アルゴン）エキシマレーザ（波長：１９３ｎｍ）が、６５ｎｍ以下のデザイン・ルールではＦ２レーザ（波長：１５７ｎｍ）が、それぞれ露光装置の光源として用いられる。
【００２８】
次に、レジスト膜７をマスクとして、キャップ膜５、層間絶縁膜４および拡散防止膜３を順にドライエッチングする。これにより、図２に示すように、ＳｉＯ２膜２に至る開口部８を形成することができる。
【００２９】
上記のドライエッチング工程においては、エッチングガスとしてフッ素を含有するガスを用いる。例えば、オクタフルオロブテン（Ｃ４Ｆ８）、窒素（Ｎ２）およびアルゴン（Ａｒ）からなる混合ガスや、テトラフルオロメタン（ＣＦ４）、ジフルオロメタン（ＣＨ２Ｆ２）、ネオン（Ｎｅ）およびアルゴン（Ａｒ）からなる混合ガスなどを用いることができる。このようなエッチングガスを使用することによって、層間絶縁膜４中にはフッ素が取り込まれる（図２）。
【００３０】
ドライエッチングを終えた後は、不要となったレジスト膜７を除去するためにアッシングを行う。アッシングの際の温度が高いほどレジスト膜７の除去を速く行うことができるが、温度が高すぎると周辺材料へのダメージが大きくなって半導体装置の信頼性低下の原因となる。したがって、シリコン基板１の表面温度が室温（２５℃程度）〜３５０℃の範囲内で行うことが好ましい。
【００３１】
アッシングは酸素を用いて行うこともできるが、層間絶縁膜４にダメージを与えないためには、水素を含む還元性雰囲気下でのアッシングが好ましい。
【００３２】
アッシングを終えた後は、レジスト残渣９を除去するために、シリコン基板１の表面に対して洗浄処理を施す。洗浄処理は、具体的には、回転状態にあるシリコン基板１に薬液を吹き付けてシリコン基板１を１枚づつ洗浄する枚様方式により行うことができる。また、複数枚のシリコン基板１を薬液に浸漬するバッチ方式により行うこともできる。尚、いずれの場合であっても、薬液処理に続いて純水を用いた水洗処理を行うことが好ましい。
【００３３】
薬液は水を含む液体であって、レジスト残渣９を除去することができるとともに、層間絶縁膜４に対して実質的なダメージを与えないものであることを要する。また、洗浄処理時の温度を高くするほど、レジスト残渣９を速く除去することができるが、温度をあまり高くすると層間絶縁膜４に与えるダメージが大きくなるので、半導体基板１の表面温度が室温（２５℃程度）〜７０℃の範囲内にあるように設定することが好ましい。このような洗浄処理を行うことによって、層間絶縁膜４の内部には水分が取り込まれる（図３）。
【００３４】
本実施の形態においては、上記の洗浄処理を終えた後に、層間絶縁膜４中に取り込まれたフッ素および水分を除去することを目的として加熱処理を行うことを特徴とする。
【００３５】
本発明者は、鋭意研究した結果、層間絶縁膜の比誘電率が低くなるほど、また、層間絶縁膜中の空孔率が大きくなるほど、ボイドの発生率が高くなることを見出した。具体的には、比誘電率が低く空孔率の大きい層間絶縁膜のボイドの発生率が最も高くなり、比誘電率が低く空孔率の小さい層間絶縁膜がこれに次ぎ、比誘電率が高く空孔率の大きい層間絶縁膜、比誘電率が高く空孔率の小さい層間絶縁膜の順にボイドの発生率は低くなる。
【００３６】
また、本発明者は、加熱処理時の温度が高いほどフッ素および水分を有効に除去できることから、ボイドの発生率を低くすることができることを見出した。しかし、温度が高すぎると、周辺材料へのダメージを大きくして半導体装置の信頼性を低下させることになる。したがって、１５０℃〜３５０℃の範囲内の温度で加熱処理することが好ましい。
【００３７】
酸素による酸化反応を防ぐため、加熱処理は、窒素（Ｎ２）ガスや、アルゴン（Ａｒ）ガスまたはヘリウム（Ｈｅ）ガスなどの不活性ガス雰囲気下で行う。また、加熱処理は、水素（Ｈ２）を添加した不活性ガス雰囲気下で行ってもよい。水素は分子サイズが小さく拡散距離が長いので、層間絶縁膜中を拡散してフッ素および水素を有効に除去することができる。また、水素を添加することによって、加熱処理の温度を低くすることも可能である。添加する水素の濃度は、不活性ガスに対して０．１体積％〜１０体積％の範囲内であることが好ましく、１体積％〜４体積％の範囲内であることがより好ましい。
【００３８】
また、ボイドの発生率を低くするには、減圧下で加熱処理を行うことが好ましい。具体的には、１Ｐａ〜１００，０００Ｐａ（大気圧）の範囲内の圧力下で行うことが好ましく、１００Ｐａ〜１０，０００Ｐａの範囲内の圧力下で行うことがより好ましい。
【００３９】
上述したように、ボイドの発生率は層間絶縁膜の比誘電率と空孔率とに関係するので、これらに応じて加熱処理時の温度、圧力および水素添加量を適宜調整することが好ましい。
【００４０】
加熱処理を行うことによって、図４に示すように、層間絶縁膜４の内部からフッ素および水分を除去することができる。
【００４１】
加熱処理を終えた後は、開口部８の内面に窒化タンタル（ＴａＮ）膜などのバリアメタル膜１０を形成してから、銅層１１を埋め込むことによって銅配線層１２を形成する。具体的には、スパッタ法によってシード銅としての銅膜（図示せず）を形成した後にメッキ法を用いて開口部８を埋設するように銅層１１を形成する。次に、開口部８内にのみ銅層１１を残すようにＣＭＰ（化学的機械研磨）法を用いて表面を平坦化する。これにより、銅配線層１２を形成することができる。
【００４２】
本実施の形態においては、洗浄処理後の加熱処理によって層間絶縁膜４中のフッ素を除去するので、銅配線層１２を形成する際のメッキ工程で層間絶縁膜４中に水分が侵入しても、その後の加熱工程によって層間絶縁膜４中にフッ化水素酸（ＨＦ）が生成することはない。したがって、層間絶縁膜４中にボイドが形成されるのを防ぐことができる。
【００４３】
尚、本実施の形態においては、レジスト膜７をマスクとして、キャップ膜５、層間絶縁膜４および拡散防止膜３を順にドライエッチングした後に、レジスト膜７をアッシングによって除去したが、本発明はこれに限られるものではない。例えば、レジスト膜７をマスクとして、キャップ膜５および層間絶縁膜４をドライエッチングした後、レジスト膜７をアッシングによって除去してから、キャップ膜５をマスクとして拡散防止膜３をドライエッチングしてもよい。この場合、拡散防止膜３のドライエッチング後に洗浄処理を行い、その後、加熱処理を行うことによって、層間絶縁膜４中に含まれるフッ素および水分を除去することができる。
【図面の簡単な説明】
【００４４】
【図１】本実施の形態における半導体装置の製造工程を示す断面図である。
【図２】本実施の形態における半導体装置の製造工程を示す断面図である。
【図３】本実施の形態における半導体装置の製造工程を示す断面図である。
【図４】本実施の形態における半導体装置の製造工程を示す断面図である。
【図５】本実施の形態における半導体装置の製造工程を示す断面図である。
【符号の説明】
【００４５】
１  シリコン基板
２  ＳｉＯ２膜
３  拡散防止膜
４  層間絶縁膜
５  キャップ膜
７  レジスト膜
８  開口部
９  レジスト残渣
１０  バリアメタル膜
１１  銅層
１２  銅配線層
【図１】
2005197365.tif 000003
【図２】
2005197365.tif 000004
【図３】
2005197365.tif 000005
【図４】
2005197365.tif 000006
【図５】
2005197365.tif 000007