(57)【要約】【課題】  表示効率が高く且つ安価に構成可能な表示装置を得る。【解決手段】  １フレームを順次ＰＳ１、ＰＳ２、ＰＳ３、ＰＳ４と書かれた画素に分割する。ＰＳ１〜ＰＳ４各画素を個別に取り出してサブフレームを構成すると、各サブフレームは、光変調素子の画素数と同じ表示容量になる。画素をサブフレームに分解した例をＰＳ１−時間分割による表示装置（時間分割による表示装置は自然数）〜ＰＳ４−時間分割による表示装置、として示す。垂直配向の強誘電液晶を使用して光を変向し、かつ偏向した位置に対応するサブフレームデータを光変調素子に入力する。このことで、画素数が、光変調素子に対して４倍画の画像を再現することができる。複数のサブフレームを入力して順次シリアルにサブフレームを出力する光変調素子の制御回路を使用して、光変調素子に前記時間分割で表示を行うために必要な順序で光変調素子に表示データが出力されるよう、制御回路に入力するサブフレームの組み合わせを制御して、高精細表示を実現する。【選択図】  図１
2005077956.tif 000002
【特許請求の範囲】
【請求項１】
自発光、透過光、及び反射光の少なくとも一つを、入力された信号に応じて変調する機能をもつ光変調素子を使用し、該光変調素子に入力するための信号を出力する制御回路を具備し、
前記制御回路は、複数の信号を並列（以下パラレルと記載）に入力する入力手段と、
前記入力した複数の信号を表示に必用な各信号単位で順次シリアルに出力する出力手段とを有し、
１フレームの表示を時間分割により実現することを特徴とする表示装置。
【請求項２】
請求項１記載の表示装置において、前記１フレームの表示はｍ個（ｍ≦２）のサブフレームから構成され、前記制御回路は、同時にｎサブフレームを入力する手段をもち、ｎサブフレーム毎にパラレルに前記制御回路に入力されたサブフレームは、前記制御回路からの出力として、１サブフレーム毎に順次配列されて出力され、かつサブフレームの順序は前記制御回路が光変調素子に表示を行うために必用な順序に従って配列を行うことを特徴とする表示装置。
【請求項３】
請求項２記載の表示装置において、前記サブフレームの組み合わせの数は、前記ｍと前記ｎの最小公倍数をＭとして、Ｍ／ｎ組で示される組み合わせの数で順次繰り返して表示を行うことを特徴とする表示装置。
【請求項４】
請求項１から３の何れかに記載の表示装置において、電気的な信号により光を偏向する光学素子を使用し、１フレームの表示データをサブフレームに分割し、サブフレームに対応した位置に光変調素子からの変調された光を偏向し、順次、該偏向する方向とサブフレームの表示内容を対応させることで、光変調素子画素数以上の表示容量の画像を表示することを特徴とする表示装置。
【請求項５】
請求項１から４の何れかに記載の制御回路へ入力されるデータに基き、該制御回路が入力された表示データから順次サブフレームを表示することで、１フレームの画像を時分割で表示し、該１フレームの画像にあらかじめ演算を加えることで前記サブフレームの組み合わせデータを準備し、この組み合わせのデータを記憶する手段をもち、前記記憶したサブフレームの組み合わせの準備を順次繰り返して実行し、前記表示を行うことを特徴とする表示装置。
【請求項６】
請求項５記載の１フレームの画像を時分割で表示するための、サブフレームデータの組み合わせデータを入力する手段と、該入力したサブフレームデータの組み合わせを記憶する手段と、該記憶したサブフレームデータの組み合わせを順次繰り返し表示することで、前記表示を行うことを特徴とする表示装置。
【請求項７】
請求項５又は６記載の表示装置において、記憶素子を制御する機能と、サブフレームを組み合わせた表示用のデータを入力して前記記憶素子へ記憶する手段と、該記憶した表示用のデータを表示に必要な順序で読み出す機能と、該読み出した表示用データを制御回路に出力する機能を持つ表示データ制御回路を、使用することを特徴とする表示装置。
【請求項８】
請求項１から４の何れかに記載の表示装置において、フレームデータを入力することで時分割表示を行うためのサブフレームの組み合わせに前記表示用データを配列する機能は、前記フレームデータを入力する毎に表示装置内部で実行することを特徴とする表示装置。
【請求項９】
請求項８記載の表示装置において、入力されたフレームデータをサブフレームに分割する機能と、該分割したサブフレームデータを記憶する機能と、該サブフレームデータを時分割表示のために必要な順序に配列する機能を持ち、前記フレームデータが入力される毎に該データ処理を行う表示データ制御回路を使用することを特徴とする表示装置。
【請求項１０】
請求項９記載の表示装置において、光を偏向する機能は、液晶素子を使用したことを特徴とする表示装置。
【請求項１１】
請求項１０記載の表示装置において、強誘電性液晶を、ガラス基板間に挟持する構成を持ち、該強誘電性液晶の分子が基板に対して略垂直方向に配向しており、電解を基板に対して垂直方向に印加することで、光の偏向を実現する素子を使用したことを特徴とする表示装置。
【請求項１２】
請求項１１記載の表示装置で、光変調素子を３枚準備してそれぞれをＲＧＢ各色専用に使用し、前記制御回路を前記ＲＧＢ毎に３回路使用してカラー画像を構成することを特徴とする表示装置。
【請求項１３】
請求項１から１２の何れか１項に記載の内の少なくとも１つの構成要件と、フレームバッファを３フレーム分使用して、順次表示内容の更新と表示出力とを、切り替えて行うことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、たとえば、表示装置の画像データの制御方法として、投写型表示装置でピクセルシフトによる高解像度化を実現するための画像データ制御回路として適用される、表示装置に関する。
【背景技術】
【０００２】
従来の表示装置は、フィールドシーケンシャル駆動については、回転カラーフィルタを使用して、各色を２のべき乗の期間に分割して、階調表示特性を向上させた例が開示されている（特許文献１参照）。
【０００３】
また、ＲＧＢそれぞれの信号を２つのフレームメモリを使用して、書き込みと読み出しを交互に行うことで、画素ずらしを実現したものである（特許文献２参照）。
【０００４】
特許文献３には、強誘電性液晶を使用した構成において画素ずらし（ウォブリング）について、詳細が述べられている。特に、強誘電性液晶を使用することで、ビデオレートに対応可能としている。
【０００５】
特許文献４には、１フレームの画像を分配器により４サブフレームに分解している。それぞれのサブフレームを個別のフレームメモリに記憶し、同期信号発生器を使用して順次表示を行う。これに同期して変更方向制御用液晶パネルを動作させて、高解像度化を実現している。
【特許文献１】特開２０００−２２７７８２号公報
【特許文献２】特開平０９−２３０８３３号公報
【特許文献３】特開平０７−０６４０４８号公報
【特許文献４】特許第２９３９８２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記従来の表示装置は、高解像度化には関与しない（特許文献１参照）。また、画素ずらしを実現しているが、ここでは、ＬＣＤを制御するための回路について、具体的な工夫はなされておらず、また、フレームメモリからの読み出しはＮ倍で読み出し、少しずつシフトした画像をＮ枚作成するとしているが、ＬＣＤを具体的に制御する方法については触れられていない（特許文献２参照）。
【０００７】
特許文献３に光学的な特徴については詳細に述べられているが、画像を制御するための回路構成、制御方法については述べられていない。また、特許文献４では、制御回路について新規に設計作成が必要であり、開発コストと時間が必要であるが、この点になんら解決策を与えていない。
【０００８】
本発明は、表示効率が高く且つ安価に構成可能な表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
かかる目的を達成するため、本発明の表示装置は、自発光、透過光、及び反射光の少なくとも一つを、入力された信号に応じて変調する機能をもつ光変調素子を使用し、この光変調素子に入力するための信号を出力する制御回路を具備し、制御回路は、複数の信号を並列（以下パラレルと記載）に入力する入力手段と、入力した複数の信号を表示に必用な各信号単位で順次シリアルに出力する出力手段とを有し、１フレームの表示を時間分割により実現することを特徴としている。
【００１０】
また、請求項１記載の表示装置において、上記１フレームの表示はｍ個（ｍ≦２）のサブフレームから構成され、制御回路は、同時にｎサブフレームを入力する手段をもち、ｎサブフレーム毎にパラレルに制御回路に入力されたサブフレームは、制御回路からの出力として、１サブフレーム毎に順次配列されて出力され、かつサブフレームの順序は制御回路が光変調素子に表示を行うために必用な順序に従って配列を行い、この順序に従い表示を行うとよい。
【００１１】
請求項３に記載の発明では、請求項２記載の表示装置において、上記サブフレームの組み合わせの数は、ｍとｎの最小公倍数をＭとして、Ｍ／ｎ組で示される組み合わせの数で順次繰り返して表示を行い、また、請求項１から３の何れかに記載の表示装置において、電気的な信号により光を偏向する光学素子を使用し、１フレームの表示データをサブフレームに分割し、サブフレームに対応した位置に光変調素子からの変調された光を偏向し、順次、この偏向する方向とサブフレームの表示内容を対応させることで、光変調素子画素数以上の表示容量の画像を表示するとよい。
【００１２】
また、請求項１から４の何れかに記載の制御回路へ入力されるデータに基き、制御回路が入力された表示データから順次サブフレームを表示することで、１フレームの画像を時分割で表示し、１フレームの画像にあらかじめ演算を加えることでサブフレームの組み合わせデータを準備し、この組み合わせのデータを記憶する手段とをもち、記憶したサブフレームの組み合わせの準備を順次繰り返して実行し、上記の表示を行うとよい。
【００１３】
請求項６記載の発明では、請求項５記載の１フレームの画像を時分割で表示するための、サブフレームデータの組み合わせデータを入力する手段と、この入力したサブフレームデータの組み合わせを記憶する手段と、この記憶したサブフレームデータの組み合わせを順次繰り返し表示することで表示を行うとよい。
【００１４】
請求項７記載の発明は、請求項５記載の表示装置において、記憶素子を制御する機能と、サブフレームを組み合わせた表示用のデータを入力して記憶素子へ記憶する手段と、この記憶した表示用のデータを表示に必要な順序で読み出す機能と、読み出した表示用データを制御回路に出力する機能を持つ表示データ制御回路を使用するとよい。
【００１５】
また、請求項１から４の何れかに記載の表示装置において、フレームデータを入力することで時分割表示を行うためのサブフレームの組み合わせに表示用データを配列する機能は、このフレームデータを入力する毎に表示装置内部で実行するとよい。
また、請求項６記載の表示装置で、記憶素子を制御する機能と、サブフレームを組み合わせた表示用のデータを入力して記憶素子へ記憶する手段と、この記憶した表示用のデータを必要な順序で読み出す機能と、読み出した表示用データを制御回路に出力する機能を持つ表示データ制御回路を使用するとよい。
【００１６】
さらに、請求項９記載の表示装置において、光を偏向する機能は、液晶素子を使用するとよい。
【００１７】
請求項１１記載の発明は、請求項１０記載の表示装置において、強誘電性液晶を、ガラス基板間に挟持する構成を持ち、この強誘電性液晶の分子が基板に対して略垂直方向に配向しており、電解を基板に対して垂直方向に印加することで、光の偏向を実現する素子を使用するとよい。
【００１８】
請求項１２記載の発明は、請求項１１記載の表示装置で、光変調素子を３枚準備してそれぞれをＲＧＢ各色専用に使用し、制御回路をＲＧＢ毎に３回路使用してカラー画像を構成し、請求項１３記載の発明は、請求項１から１２の何れか１項に記載の内の少なくとも１つの構成要件と、フレームバッファを３フレーム分使用して、順次表示内容の更新と表示出力とを、切り替えて行うとよい。
【発明の効果】
【００１９】
本発明の表示装置は、サブフレーム毎の表示データを順次光変調素子へ入力することで、複数のサブフレームから構成される１フレームの表示を、時間分割により実現している。これによれば、複数のサブフレームからなる表示データを、ＲＧＢ各サブフレームを切り替えて表示を行う制御回路を使用することで、専用の制御回路を作成することなく表示を行うことができ、回路コストを低減することが可能となる。
【発明を実施するための最良の形態】
【００２０】
次に、添付図面を参照して本発明による表示装置の実施の形態を詳細に説明する。図１から図１５を参照すると、本発明の表示装置の一実施形態が示されている。
【００２１】
（構成例・動作例）
本発明は、複数のサブフレームから１フレームが構成される画像データについて、光変調素子を使用して、光源からの光を変調し、各サブフレームの画像は、光変調素子からの変調された光を偏向する光学系によってサブフレーム毎に偏向され、偏向した位置に対応する画像データを、各サブフレームとして表示する。このことで、高精細表示を実現する表示方法に関するものである（以下、この表示方法を、ピクセルシフトと呼ぶ）。
【００２２】
具体的には、上記表示方法における光変調素子へのサブフレームデータの入力方法、制御回路に関するものである。以下に、具体的例を示して説明する。はじめに、上記表示方法について１例をあげて、光変調素子の画素数に対して表示を行う、画像が４倍の画素を持つ場合について説明する。
【００２３】
図１に示すように、１フレームを順次ＰＳ１、ＰＳ２、ＰＳ３、ＰＳ４と書かれた画素に分割する。ＰＳ１〜ＰＳ４各画素を個別に取り出してサブフレームを構成すると、各サブフレームは、光変調素子の画素数と同じ表示容量になる。
図２に、図１に示す画素をサブフレームに分解した例をＰＳ１−時間分割による表示装置(時間分割による表示装置は自然数)〜ＰＳ４−時間分割による表示装置、として示す。
【００２４】
ＰＳｘ−ｙで、符号ｘは、分割され、同じサブフレームにまとめられるものを示す数字
である。また、符号ｙは、光変調素子上に配列される位置を示す。なお、光変調素子上の配列は、左上から右へ、１行ずつ上から下へ配列されるとする。
光変調素子からの光を、例えば図３に示すように、平行平板とピエゾ素子を使用して光を変向、かつ偏向した位置に対応するサブフレームデータを光変調素子に入力する。このことで、本例では画素数が、光変調素子に対して４倍画の画像を再現することができる。
【００２５】
図３は、平行平板の四隅にピエゾ素子を実装したものである。ただし平行平板とピエゾ素子は固着していないので、それぞれ隣り合う２組づつのピエゾ素子を動作させることで、平行平板は４方向へ傾けることができる。図５は、本発明に使用する光学系を模式的に描いた図である。
光変調素子で変調された光は、偏向素子（図２に示した平行平板とピエゾ素子）で偏向され、投写レンズからスクリーンへ投写される。
図４に、平行平板による偏向の様子を示した模式図である。各ピエゾ素子を動作させることで、平行平板を傾けることができ、図４に示すように、傾いた方向により、偏向が可能となる。図６に、偏向素子により偏向された各場所に表示される画像の表示順序を示す。
【００２６】
続いて、本発明に使用するフィールドシーケンシャル制御回路（以下ＦＳ制御回路）について説明する。
色の３原色である赤、緑、青を順次表示することで、単板の表示パネルを使用してカラー画像を実現する方法として、フィールドシーケンシャル法が広く知られている。フィールドシーケンシャル法制御回路の接続ブロック図を図１０に示す。赤、緑、青の各色分割画像データは、それぞれ専用の入力ポートから入力される。
フィールドシーケンシャルによるデータの流れの一例を、表１に示す。表１は、赤、緑、青の各ポートに入力されるデータ、および光変調素子に出力されるデータを示している。なお、赤をＲ、緑をＧ、青をＢで示し、添え字はフレームの番号を示す。Ｒ１は第１フレームの赤データ、Ｇ５は第５フレームの緑データを示す。
【００２７】
時間１では、Ｒ１，Ｇ１，Ｂ１を同時に入力した後、時間２で光変調素子へＲ１，Ｇ１，Ｂ１データが順次出力される。同じく時間２では、第２フレームの赤、緑、青データがパラレルで入力される。以後、同じフレームのデータがパラレルで入力された後、シリアルで光変調素子に出力される。入力されたデータは、出力されるまで図２に示す記憶素子に記憶される。
【００２８】
【表１】
2005077956.tif 000003
【００２９】
光変調素子に出力されるＲ１，Ｇ１，Ｂ１等の各色の色分割画像データに対応した光で照射することで、カラー表示を実現する。
本発明は、このＦＳ制御回路を使用して時分割表示による高精細表示を実現するものである。以下に具体的に実施例を示し説明する。
【実施例１】
【００３０】
（ＰＳ＋垂直配向＋画素組み合わせ＋ＰＣ＋前処理＋プログラム）
なお、本実施例１では、光変調素子として、表示容量１０２４×７６８の強誘電性液晶表示素子を使用した。１フレームの表示データを出力する装置として、パーソナルコンピュータ（以下ＰＣと記載）を使用した。
ＰＣ上で１フレームの画像を４つのサブフレームに分解し、それぞれ個別のファイルとして出力するプログラム１を作成した。使用した画像は、静止画で、表示容量はＱＸＧＡ（２０４８×１５３６）単色８ビット階調を使用した。ファイルのフォーマットはビットマップ（ファイル名は、時間分割による表示装置.bmp）を採用した。
【００３１】
作成したプログラムは、変換のためのファイル名を指定することで、ピクセルシフトに対応した４つのサブフレームＰＳ１.bmp、ＰＳ２.bmp、ＰＳ３.bmp、ＰＳ４.bmpをそれぞれ出力する。各サブフレームの表示容量は、ＸＧＡ（１０２４×７６８）単色８ビット階調である。作成したプログラム１のフローチャートを図７に示す。本プログラム１により処理された画像データは、本発明の表示方法に使用するサブフレームの組みに配列される。この処理を行うプログラム２を作成した。
プログラム２では、入力するデータは先のプログラム１で処理したＰＳ１〜４.bmpである。出力ファイルは、各ファイルとも３サブフレームを組み合わせた４ファイルである。ファイル名はそれぞれＰＳ１１.bmp、ＰＳ２２.bmp、ＰＳ３３.bmp、ＰＳ４４.bmp、とした。
【００３２】
プログラム２のフローチャートを図８に示す。図８の各組み合わせは、表２に示す組み合わせをそれぞれ作成した。ＰＳ１１.bmpとしては、表２中の時間１欄に従い、ＰＳ１.bmpからＰＳ３.bmpを、それぞれ赤・緑・青各ポートへ出力する組み合わせを作成した。以下同様に、ＰＳ２２.bmpとしては、表２中の時間２、ＰＳ３３.bmpとしては同、時間３、ＰＳ４４.bmpとしては同、時間４に対応する組み合わせをそれぞれ作成した。プログラム２で処理を行った各組み合わせと、ＦＳ用制御回路への各ポートへ入力されるサブフレーム、および、光変調素子へ出力されるサブフレームを表２に示す。
【００３３】
入力されるサブフレームの組み合わせは、表２中の時間１〜４に示される組み合わせですべての組み合わせを実現している(以降、時間１〜４の内容で繰り返し)。
光変調素子へは、同じく表２中の時間２〜５に示されるように、ＰＳ１〜ＰＳ４までを１単位として３回表示が完了した（以降、時間２〜５の内容で繰り返し）。
各ポートへの入力内容と光変調素子の出力内容は、時間にして、１単位分のずれが生じる。これは、入力されているデータを一度記憶素子へ記憶した後、必要なデータをシリアル変換により出力するためである。入力されたデータと出力するデータ間のお互いの関係については、本発明は何ら制限を受けるものではない。本実施例では、プログラム２で作成した４組み合わせを順次ＰＣから表示装置へ出力することで、画像の表示を行った。
【００３４】
【表２】
2005077956.tif 000004
【００３５】
光学系として、光源に超高圧水銀灯を放物面リフレクタに組み合わせたランプを使用した。光を均一化するために、インテグレータ(図示せず)と、偏光を一方向に揃えるために、偏光変換器（図示せず）を使用して、光で、光変調素子の光変調を行う部分を略均一に照明した。
【００３６】
図５に示す光学系を作成した。光変調素子で変調した光（変調を加えた光は９０度偏光が回転している。）は、ＰＢＳ（偏向ビームスプリッタ）を透過して光偏向素子へ入射する。ここでは、光偏向素子として、強誘電性液晶を使用して垂直配向させた偏向素子を使用した。本内容を、以下に説明する。
液晶層を挟持するガラス基板に対して、強誘電性液晶が垂直に配向したものである。電界を印加することで、液晶分子の状態が遷移して、基板に対して垂直方向に光軸をもつ入射光が、液晶分子の状態に応じて偏向し、出射光は入射光に平行である。強誘電性液晶を使用しているため、応答速度が早い。また、基板に対して垂直に配向した液晶の状態で偏向するため、偏向量の制御性が良好で、必要な位置に偏向させることが可能となった。もちろん、液晶を使用することで可動部品がないため、静粛性を実現することができた。
【００３７】
説明図として、図１３に光軸に対して素子の断面図を示す。図中において、電界を印加するための電極４、ガラス基板３、配向膜２、液晶１を示す。入射光は液晶の状態により第１、第２の射出光にシフトされる。
図１４は液晶の状態を示している。この配向状態に応じて図１３に示す２方向のシフトを実現する。図１３に示すように、１素子で水平または垂直の１方向のシフトを実現する。
本発明に使用するために、シフト方向が互いに直交する２素子を使用する。表２に示すサブフレーム表示に応じて光偏向素子を動作することで、解像度ＸＧＡ（１０２４×７６８）の光変調素子を使用して、ＱＸＧＡ（２０４８×１５３６）の画素数を持つ画像を表示することができた。
【実施例２】
【００３８】
（静止画、１度ロードすると記憶して自動繰り返し）
光学系、光偏向素子、光変調素子、表示を行う画像は、実施例１の構成を使用した。画像の処理については、実施例１で作成したプログラム１およびプログラム２を使用して、ＰＣから各組み合わせとも１回ずつ順次転送を行う構成とした。光変調素子を直接制御するのは、実施例１と同じく３ポートの入力ポートをもつＦＳ用の制御回路を使用した。試作した制御回路のブロック図を図１１に示す。
構成は、ランダムアクセスが可能で、出力に高インピーダンス状態の設定が可能な記憶素子（実施例ではＳＲＡＭを使用した）、記憶素子へ入力するデータ、アドレスおよび記憶素子の入力状態(高インピーダンス状態を含む)を制御するメモリＩ／Ｏ・アドレスコントローラ、および出力時クロック用の発振器からなる。
【００３９】
本実施例では、外部からの入力と出力は、他の動作とは全く非同期のスイッチにより切替られる。つまり、記憶素子へ書き込み、読み出しはスイッチの切替により他の信号とは完全に非同期に制御される。ここではトグルスイッチ（図１１では書き込み／読み出し切り替えスイッチ）を使用した。また、実施例１によるプログラム１、２でサブフレームが配列されているので、１回の動作で３つのサブフレームからなるデータのみが入力される。順次、ＰＣを操作することで、異なる組みのデータを入力する。
【００４０】
表２より、４回分のデータを入力することでデータの入力は完了する（前述のとおり、以降は繰り返しで時分割表示を実現できる）。
本制御回路はＰＣ等の外部素装置に接続され、表示が行われるための制御信号（垂直・水平同期信号、クロック、データイネーブル等）と、画像信号が接続されている。なお、アナログＣＲＴ用の場合、クロック信号とデータイネーブル信号は含まれない。この場合、垂直、水平同期信号から、クロック信号を再生することができる。また、アドレスは、すべての記憶素子で共通に接続した。
【００４１】
（書き込み動作）
書き込み／読み出し切り替えスイッチで書き込み側を選択する。図１１に示す書き込み素子切り替えスイッチ（１素子のみ選択可能とするため、各素子専用のプッシュスイッチを使用した）で、書き込みを行う記憶素子のみ、書き込み許可（／ＷＥ＝Ｌ）状態とする。このとき他（書き込み素子切り替えスイッチで切り替えられていない素子）は、高インピーダンス状態（／ＣＳ＝Ｈ）状態とする。書き込みを許可された記憶素子のみに必要なデータが書き込まれる。順次書き込む記憶素子を切替ながら４回分のデータの書き込みが終了すると表示を行うことができる。
【００４２】
（読み出し動作）
前述の書き込み／読み出し切り替えスイッチで、読み出しを選択する。読み出し動作時のクロックを発生させる発振器（図１１）からの信号を元に、読み出しのタイミング、速度が決定される。発振器からのクロック信号により、フレームバッファの制御を行うのは、読み出し動作時のみである。
【００４３】
発振器からのクロック信号をもとに、垂直、水平同期信号が作成される。この垂直同期信号をもとに、順次フレームバッファを切り替える。アドレスは、すべての記憶素子で共通に供給する。このとき、読み出しを行っている記憶素子のみ、読みだし許可（／ＷＥ＝Ｈ）状態とし、他の記憶素子は全て高インピーダンス（／ＣＥ＝Ｈ）状態とする。順次、読み出しを行う記憶素子以外を全て高インピーダンス（／ＣＥ＝Ｈ）状態とすることで、すべての記憶素子に共通のアドレスを使用しながら、順次必要な記憶素子のみ出力を行っている。読み出し動作時の／ＷＥ、／ＣＳは、すべて発振器からのクロック信号をもとに作成する。
以上により、１フレームの画像について、４回の読込みを行うことで、順次単独で表示を維持することができる。また、画像の処理は外部装置（この場合はＰＣ）で行うため、低コスト化を実現することができた。
【実施例３】
【００４４】
（静止画＋カラー化）
画像として、解像度ＱＸＧＡ（２０４８×１５３６）、ＲＧＢ、各色８ｂｉｔ階調の画像を使用して、解像度ＸＧＡ（１０２４×７６８）強誘電性液晶×３枚を使用した。ＰＣでの信号処理は、解像度ＱＸＧＡ１フレームのＲＧＢ各色毎に処理を行った。実施例２で作成した制御回路をＲＧＢ毎に３回路準備し、３枚の光変調素子はそれぞれＲＧＢ各色用に使用した（光変調素子を制御するＦＳ制御回路も、それぞれの光変調素子専用に３回路準備した）。
各色用のＦＳ制御回路へ入力するサブフレームと、該ＦＳ制御回路から光変調素子へ出力されるサブフレームの関係を表３〜５に示す。表３〜５では、Ｒ、Ｇ、Ｂはそれぞれ赤、緑、青を示し、Ｒ１〜Ｒ４は表２で示すＰＳ１〜ＰＳ４に対応する赤のデータ、Ｇ１〜Ｇ４は表２で示すＰＳ１〜ＰＳ４に対応する緑のデータ、Ｂ１〜Ｂ４は表２で示すＰＳ１〜ＰＳ４に対応する青のデータをそれぞれ示す。
【００４５】
光学系の概略を図９に示す。超高圧水銀灯による光を均一化するインテグレータ、一方の偏光に揃えるための偏光変換素子をへて、ダイクロイックミラーを使用して、光源からの光をＲＧＢに分離した。ＰＢＳで光変調素子をそれぞれの色で照射した後、各色の光は、ダイクロイックプリズムを用いて合成した。合成された光は、偏向素子で、それぞれサブフレームに対応した位置に偏向され、投射レンズからスクリーンへ投射した。表３に示すサブフレーム表示に応じて光偏向素子を動作することで、解像度ＸＧＡ（１０２４×７６８)の光変調素子を３枚使用して、ＱＸＧＡ（２０４８×１５３６）の画素数を持つカラー画像を表示することができた。
【００４６】
【表３】
2005077956.tif 000005
【００４７】
【表４】
2005077956.tif 000006
【００４８】
【表５】
2005077956.tif 000007
【実施例４】
【００４９】
（ＰＳ＋垂直配向＋画素組み合わせ＋リアルタイム処理の回路）
実施例３記載の構成を使用して、表示を行う画像は、ＱＸＧＡ（２０４８×１５３６）ＲＧＢ、各色８ｂｉｔ階調の画像を使用し、画像の信号を出力する外部装置は単純にＱＸＧＡ（２０４８×１５３６）ＲＧＢ、各色８ｂｉｔ階調の画像を出力するものを使用した。
【００５０】
試作した制御回路を図１２に示す。ブロック図に従って動作を説明する。図４では、フレームバッファを２フレーム分準備することと、各フレームは４サブフレームで構成されることから、簡便のため、４サブフレームを１まとめにして記載している。外部装置から入力されたデータは、フレームバッファに記憶される。
このフレームバッファは、２フレーム分の記憶容量を持ち、一方のフレームバッファがデータを出力する動作と、新規にデータを更新する動作を、互いに交互に行う。各フレームバッファは、個別に書き込み／読み出し動作を行うため、互いに独立したアドレス線とデータＩ／Ｏをもつ。制御は、実施例３同様に／ＷＥ、／ＣＥを制御することで行った。本実施例では、書き込み／読み出しの切り替え制御から、各動作時に必要なフレームバッファの素子、アドレス領域等、すべて外部から入力された制御信号を元に制御を行った。
各フレームバッファの内容とサブフレームの組みの関係を表６に示す。表中では２フレーム分のフレームバッファをメモリ１、メモリ２と示す。
【００５１】
【表６】
2005077956.tif 000008
【００５２】
Ｆ１〜Ｆ４は解像度ＱＸＧＡのフレームを示す。ＰＳ１−１〜ＰＳ４−３はピクセルシフトを実現するサブフレームを示す（例：Ｆ１はＰＳ１−１〜ＰＳ１−４の４サブフレームから構成される）。
表６では、時間１から５までの期間を示しているが、時間１〜４までを１単位として、以下繰り返すことで新しい表示内容に対応することができる。
【実施例５】
【００５３】
画像データフォーマット、光学系は、実施例４の構成を使用した。表示を行う画像データは、ＰＣを使用して、解像度ＱＸＧＡ（２０４８×１５３６）ＲＧＢ、各色８ｂｉｔ階調のデータを使用した。入力されたフレームデータに対して３フレーム分の記憶素子を設けた。３フレーム分のフレームバファの内容(メモリ１、メモリ２、メモリ３と記載)と、サブフレーム、光変調素子への出力の関係を表７に示す。
入力されたデータの垂直同期信号等から、フレームレートを参照する。入力されたフレームデータは、順次フレームバッファに書き込む。必要なフレームバッファから、サブフレームデータを読み出して、ＦＳ制御回路へ出力する。
サブフレームの分離は、実施例４と同じくフレームデータが入力される毎に、サブフレーム毎に分離して書き込みを行った。これにより、記憶素子と記憶領域を順次指定することで、必要なサブフレームデータをＦＳ制御回路へ出力することができる。
【００５４】
【表７】
2005077956.tif 000009
【００５５】
（フレームバッファを３フレーム分使用した場合）／（Ｆ１は、表７の時間１以前にロードしている）。
フレームバッファを３フレーム分使用することで、各フレームＦ２〜Ｆ７は均一な間隔で読込むことが可能となり、連続した画像データを順次表示することができた。
【００５６】
（実施例の効果）
複数のサブフレームからなる表示データを、ＲＧＢ各サブフレームを切り替えて表示を行う制御回路１を使用することで、専用の制御回路を作成することなく表示を行うことができ、回路コストを低減することができる。
サブフレームに対応した位置に光変調素子からの変調された光を偏向し、順次、偏向する方向とサブフレームの表示内容を対応させる。このことで、画素数を増加することで価格が急激に増加する光変調素子で、画素数を増やすことなく、安価に、高解像度表示を実現する。
１フレームを表示するために必要なサブフレームへの分割と組み合わせを、あらかじめ実行しておくことで、処理された画像を表示する機能は、回路規模小さく、安価に実現することができる。
【００５７】
１フレームを表示するために必要なサブフレームへの分割と組み合わせを、表示装置以外の装置を使用してあらかじめ実行しておくことで、表示装置はあらかじめ処理された画像を表示するのみでよく、回路規模を小さくでき、安価に実現することができる。
フレームを時分割で表示するためのサブフレームの組あわせを演算により算出し、記憶素子に記憶し、必要な順序に読み出すことでフレームを時分割で表示方法を制御回路２によって提供する。
フレームデータが入力される毎に時分割表示を行うためのサブフレームの組み合わせに分割することで、連続した表示を実現する。
【００５８】
偏向素子に液晶を使用することで、物理的に動作を行う偏向手段に対して、静かな表示を実現することができる（従来技術にはピエゾ、回転体等）。
垂直配向液晶を使用することで、偏向量の制御が容易で、高信頼性を確保した表示方法を実現する。
表示容量が増加することで飛躍的に高価になる高精細な光変調素子を使用することなく、３フレーム分のフレームバッファを内容の更新とデータの処理を順次切替て行うことで、連続した表示を実現することができる。
また、光変調素子の画素数以上の高精細表示を、専用の制御回路を新規に作成することなく、安価に実現することができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の表示装置の実施形態に対応し表示する画像の画素の構成例を示している。
【図２】図１に示す画素をサブフレームに分解した例を示している。
【図３】偏向素子の一例を示し平行平板の四隅にピエゾ素子を実装したものである。
【図４】平行平板による偏向の様子を示した模式図である。
【図５】光学系模式図の一例を示す図である。
【図６】偏向素子により偏向された各場所に表示される画像の表示順序を示す。
【図７】作成したプログラム１のフローチャートである。
【図８】作成したプログラム２のフローチャートである。
【図９】３板式反射型の光学系概念図である。
【図１０】フィールドシーケンシャル制御回路接続図である。
【図１１】制御回路のブロック図を示す。
【図１２】制御回路のブロック構成例を示す。
【図１３】光学系の光軸に対して素子の断面図を示す。
【図１４】液晶の状態を示している。
【図１５】制御回路のブロック構成図を示す。
【符号の説明】
【００６０】
ＰＳ    画素
【図１】
2005077956.tif 000010
【図２】
2005077956.tif 000011
【図３】
2005077956.tif 000012
【図４】
2005077956.tif 000013
【図５】
2005077956.tif 000014
【図６】
2005077956.tif 000015
【図７】
2005077956.tif 000016
【図８】
2005077956.tif 000017
【図９】
2005077956.tif 000018
【図１０】
2005077956.tif 000019
【図１１】
2005077956.tif 000020
【図１２】
2005077956.tif 000021
【図１３】
2005077956.tif 000022
【図１４】
2005077956.tif 000023
【図１５】
2005077956.tif 000024