(57)【要約】【課題】高誘電率の高品質キャパシタ絶縁膜を有する集積キャパシタの製造方法および集積キャパシタを提供すること。【解決手段】半導体基板に穴を形成し、形成された穴の内面に誘電体膜を成膜し、成膜された誘電体膜を熱処理し、誘電体膜上にシリコン膜を成膜し、誘電体膜とシリコン膜とが成膜された穴内面の上部を除いた穴内にレジスト膜を埋め込み形成し、埋め込み形成されたレジスト膜をマスクに熱処理された誘電体膜上のシリコン膜をエッチングし、レジスト膜を除去し、エッチングのあと残存のシリコン膜をマスクに熱処理された誘電体膜をエッチング除去し、エッチング除去のあと残存の誘電体膜を有する穴内に電極材を埋め込み形成する。【選択図】図４
2005197374.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に穴を形成する工程と、
前記形成された穴の内面に誘電体膜を成膜する工程と、
前記成膜された誘電体膜を熱処理する工程と、
前記誘電体膜上にシリコン膜を成膜する工程と、
前記誘電体膜と前記シリコン膜とが成膜された前記穴内面の上部を除いた前記穴内にレジスト膜を埋め込み形成する工程と、
前記埋め込み形成されたレジスト膜をマスクに前記熱処理された誘電体膜上の前記シリコン膜をエッチングする工程と、
前記レジスト膜を除去する工程と、
前記エッチングのあと残存のシリコン膜をマスクに前記熱処理された誘電体膜をエッチング除去する工程と、
前記エッチング除去のあと残存の誘電体膜を有する前記穴内に電極材を埋め込み形成する工程と
具備することを特徴とする集積キャパシタの製造方法。
【請求項２】
半導体基板に穴を形成する工程と、
前記形成された穴の内面に誘電体膜を成膜する工程と、
前記成膜された誘電体膜上にシリコン膜を成膜する工程と、
前記誘電体膜と前記シリコン膜とが成膜された前記穴内面の上部を除いた前記穴内にレジスト膜を埋め込み形成する工程と、
前記埋め込み形成されたレジスト膜をマスクに前記成膜された誘電体膜上の前記シリコン膜をエッチングする工程と、
前記レジスト膜を除去するとともに前記エッチングのあと残存のシリコン膜をマスクに前記成膜された誘電体膜をエッチング除去する工程と、
前記エッチング除去のあと残存の誘電体膜を熱処理する工程と、
前記エッチング除去のあと残存の誘電体膜を有する前記穴内に電極材を埋め込み形成する工程と
を具備することを特徴とする集積キャパシタの製造方法。
【請求項３】
前記形成された穴の内面に誘電体膜を成膜する前記工程が、前記誘電体膜としてＡｌ２Ｏ３膜とＡｌ２Ｏ３膜以外の誘電体膜の積層膜を成膜することを特徴とする請求項１または２記載の集積キャパシタの製造方法。
【請求項４】
前記形成された穴の内面に誘電体膜を成膜する前記工程が、前記誘電体膜としてＡｌ２Ｏ３膜を用いこれをＡＬＤ法により成膜することを特徴とする請求項１または２記載の集積キャパシタの製造方法
【請求項５】
前記誘電体膜を熱処理する前記工程が、８００℃以上の温度でなされるクレーム４記載の集積キャパシタの製造方法。
【請求項６】
半導体基板と、
前記半導体基板に形成された穴の上部を除いた前記穴の内面上に形成された結晶化された誘電体膜と、
前記穴内に埋め込み形成された電極材と
を具備することを特徴とする集積キャパシタ。
【請求項７】
前記結晶化された誘電体膜が、材質としてＡｌ２Ｏ３を有することを特徴とする請求項６記載の集積キャパシタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置内に集積すべき集積キャパシタの製造方法およびそのような集積キャパシタに係り、特に、高誘電率のキャパシタ絶縁膜を有する集積キャパシタの製造方法および集積キャパシタに関する。
【背景技術】
【０００２】
集積回路であるＤＲＡＭなどの半導体メモリでは、集積素子としてトランジスタのほかに電荷を蓄積するキャパシタ（静電容量素子）が必要である。メモリ容量が２５６Ｍｂから５１２Ｍｂ、さらにギガビットクラスのものへと高容量化されるに伴い、必然的に素子集積度の向上が求められる。集積度向上のため、集積キャパシタにはすでに、半導体基板に穴を設けてその穴内面上にキャパシタ絶縁膜を形成しさらにその穴内に電極材を埋め込み形成した構造のもの（トレンチキャパシタ）が用いられている。このような構造のキャパシタには、例えば特開２００３−２８２７３４号公報（特許文献１）記載のものがある。これによれば、平面的に見たときより小さな面積で高静電容量のキャパシタを形成できる。
【０００３】
トレンチキャパシタをさらに高集積対応にするには、平面的にみたときの面積を小さくしてしかもキャパシタとしての静電容量を確保する方策が必要である。このひとつとしてキャパシタ絶縁膜として高誘電率膜を使用することが考えられる。このとき考慮すべき点は、その高誘電率膜をいかに所望の領域に高品質に形成するかである。高誘電率膜は、低誘電率膜（酸化シリコンなど）と性質が異なるので、従来とは異なる加工（エッチング）方法が必要と考えられる。なお、高誘電率膜となる材料のエッチングに関しては、例えば特開２００３−２３４３２５号公報（特許文献２）記載のものがある。
【特許文献１】特開２００３−２８２７３４号公報
【特許文献２】特開２００３−２３４３２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
キャパシタ絶縁膜として高誘電率膜を使用する場合に注意する点には、さらに、リーク電流の低減という事項がある。リーク電流が大きいとキャパシタとしての基本的な特性を確保できないからである。ここで、リーク電流の低減には、高誘電率材料を熱処理して結晶化することが有用であることがわかっている。しかしながら、結晶化された高誘電率膜は加工性という意味で非常にエッチングされにくい。したがって、高誘電率膜を用いたトレンチ構造の集積キャパシタは製造が困難である。
【０００５】
本発明は、上記の事情を考慮してなされたもので、半導体装置内に集積すべき集積キャパシタの製造方法およびそのような集積キャパシタにおいて、高誘電率の高品質キャパシタ絶縁膜を有する集積キャパシタの製造方法および集積キャパシタを提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の一態様に係る集積キャパシタの製造方法は、半導体基板に穴を形成する工程と、前記形成された穴の内面に誘電体膜を成膜する工程と、前記成膜された誘電体膜を熱処理する工程と、前記誘電体膜上にシリコン膜を成膜する工程と、前記誘電体膜と前記シリコン膜とが成膜された前記穴内面の上部を除いた前記穴内にレジスト膜を埋め込み形成する工程と、前記埋め込み形成されたレジスト膜をマスクに前記熱処理された誘電体膜上の前記シリコン膜をエッチングする工程と、前記レジスト膜を除去する工程と、前記エッチングのあと残存のシリコン膜をマスクに前記熱処理された誘電体膜をエッチング除去する工程と、前記エッチング除去のあと残存の誘電体膜を有する前記穴内に電極材を埋め込み形成する工程とを具備する。
【０００７】
また、本発明の別の態様に係る集積キャパシタの製造方法は、半導体基板に穴を形成する工程と、前記形成された穴の内面に誘電体膜を成膜する工程と、前記成膜された誘電体膜上にシリコン膜を成膜する工程と、前記誘電体膜と前記シリコン膜とが成膜された前記穴内面の上部を除いた前記穴内にレジスト膜を埋め込み形成する工程と、前記埋め込み形成されたレジスト膜をマスクに前記成膜された誘電体膜上の前記シリコン膜をエッチングする工程と、前記レジスト膜を除去するとともに前記エッチングのあと残存のシリコン膜をマスクに前記成膜された誘電体膜をエッチング除去する工程と、前記エッチング除去のあと残存の誘電体膜を熱処理する工程と、前記エッチング除去のあと残存の誘電体膜を有する前記穴内に電極材を埋め込み形成する工程とを具備する。
【０００８】
また、本発明の一態様に係る集積キャパシタは、半導体基板と、前記半導体基板に形成された穴の上部を除いた前記穴の内面上に形成された結晶化された誘電体膜と、前記穴内に埋め込み形成された電極材とを具備する。
【発明の効果】
【０００９】
本発明によれば、高誘電率の高品質キャパシタ絶縁膜を有する集積キャパシタの製造方法および集積キャパシタが提供される。
【発明を実施するための最良の形態】
【００１０】
本発明の一態様に係る集積キャパシタの製造方法によれば、誘電体膜には熱処理がされる。熱処理により結晶化させてキャパシタ絶縁膜としてリーク電流が低減される高品質な膜を形成する。また、製造途上において、熱処理された誘電体膜、シリコン膜、レジスト膜の積層構造が形成され、これらの膜それぞれに対してエッチング（または除去）を行う。すなわち、これらの材料それぞれが選択性をもってエッチング（除去）される。よって、高品質な誘電体膜を所望の領域に高品質に形成することができる。
【００１１】
ここで、実施態様として、前記誘電体膜上にシリコン膜を成膜する前記工程は、前記シリコン膜として多結晶シリコン膜またはアモルファスシリコン膜を成膜する。シリコン膜の成膜は、多結晶シリコン膜、アモルファスシリコン膜のいずれでもよい。
【００１２】
また、実施態様として、前記誘電体膜と前記シリコン膜とが成膜された前記穴内面の上部を除いた前記穴内にレジスト膜を埋め込み形成する前記工程は、前記レジスト膜としてノボラック樹脂を用い、前記レジスト膜を除去する前記工程は、硫酸と過酸化水素の混合溶液を用いて前記レジスト膜を除去する。ノボラック樹脂はレジスト膜としてもっとも一般的な材料のひとつであり、また、マスクとして使用された後のレジスト膜の除去に硫酸と過酸化水素の混合溶液を用いれば、この処理が効率的かつ容易に済む。なお、この薬液によりシリコン膜および熱処理済みの誘電体膜は有意にはエッチングされない。
【００１３】
また、実施態様として、前記形成された穴の内面に誘電体膜を成膜する前記工程は、前記誘電体膜としてＡｌ２Ｏ３膜を用いこれをＡＬＤ法により成膜する。高誘電率膜としてＡｌ２Ｏ３膜（アルミナ膜）は代表的なものである。また、これをＡＬＤ（atomic layer deposition）法で成膜すると、より小さな穴の内面に精度よくかつより薄い厚さのＡｌ２Ｏ３膜を成膜することができる。よって、高集積化に対応する場合に向いている。
【００１４】
ここで、前記成膜された誘電体膜を熱処理する前記工程は、８００℃以上の温度でなされると好ましい。高誘電率膜であるＡｌ２Ｏ３膜は、このような熱処理により、硫酸と過酸化水素の混合溶液に対する溶解性をほぼゼロとすることができる。
【００１５】
また、実施態様として、前記形成された穴の内面に誘電体膜を成膜する前記工程は、前記誘電体膜としてＡｌ２Ｏ３膜とＡｌ２Ｏ３膜以外の誘電体膜の積層膜を成膜するとしてもよい。これにより、さらに高静電容量のキャパシタを形成できる。例えば、Ａｌ２Ｏ３膜以外の前記誘電体膜は、ＨｆＯ２膜（ハフニア膜）とすることができる。
【００１６】
また、実施態様としての集積キャパシタの製造方法は、前記エッチングのあと残存の前記シリコン膜を、前記穴内に埋め込み形成する前記電極材の一部として残すようにしてもよい。電極材の一部として残す場合は、一度除去する必要がないので工程を簡素化して効率化を図ることができる。
【００１７】
本発明の別の態様に係る集積キャパシタの製造方法によれば、誘電体に熱処理がされるがその前の工程で誘電体膜、シリコン膜、レジスト膜の積層構造が形成され、シリコン膜のエッチングと、誘電体膜およびレジスト膜のエッチング（または除去）とを行う。すなわち、シリコン膜と、誘電体膜およびレジスト膜とで選択性をもってエッチング（除去）される。よって、高品質な誘電体膜を所望の領域に高品質に形成することができる。
【００１８】
ここで、実施態様として、前記成膜された誘電体膜上にシリコン膜を成膜する前記工程は、前記シリコン膜として多結晶シリコン膜またはアモルファスシリコン膜を成膜する。シリコン膜の成膜は、多結晶シリコン膜、アモルファスシリコン膜のいずれでもよい。
【００１９】
また、実施態様として、前記誘電体膜と前記シリコン膜とが成膜された前記穴内面の上部を除いた前記穴内にレジスト膜を埋め込み形成する前記工程は、前記レジスト膜としてノボラック樹脂を用い、前記レジスト膜を除去するとともに前記エッチングのあと残存のシリコン膜をマスクに前記成膜された誘電体膜をエッチング除去する前記工程は、硫酸と過酸化水素の混合溶液を用いて、前記レジスト膜を除去し、かつ前記エッチングのあと残存のシリコン膜をマスクに前記成膜された誘電体膜をエッチング除去する。ノボラック樹脂はレジスト膜としてもっとも一般的な材料のひとつであり、また、マスクとして使用された後のレジスト膜の除去に硫酸と過酸化水素の混合溶液を用いれば、熱処理前の不要な誘電体膜のエッチングも同時に済み効率的である。
【００２０】
また、実施態様として、前記形成された穴の内面に誘電体膜を成膜する前記工程は、前記誘電体膜としてＡｌ２Ｏ３膜を用いこれをＡＬＤ法により成膜する。上記の一態様と同じである。
【００２１】
ここで、前記エッチング除去のあと残存の誘電体膜を熱処理する前記工程は、８００℃以上の温度でなされると好ましい。高誘電率膜であるＡｌ２Ｏ３膜は、このような熱処理により、硫酸と過酸化水素の混合溶液に対する溶解性がほぼゼロになる。換言すると結晶化が十分に進行しリーク電流の抑制された高品質の誘電体膜が形成されると考えられる。
【００２２】
また、実施態様として、前記形成された穴の内面に誘電体膜を成膜する前記工程は、前記誘電体膜としてＡｌ２Ｏ３膜とＡｌ２Ｏ３膜以外の誘電体膜の積層膜を成膜するとしてもよい。例えば、Ａｌ２Ｏ３膜以外の前記誘電体膜は、ＨｆＯ２膜とすることができる。上記の一態様と同じである。
【００２３】
また、実施態様としての集積キャパシタの製造方法は、前記エッチングのあと残存の前記シリコン膜を、前記穴内に埋め込み形成する前記電極材の一部として残すようにしてもよい。上記の一態様と同じである。
【００２４】
また、本発明の一態様に係る集積キャパシタによれば、誘電体膜が結晶化されているので高誘電率の高品質キャパシタ絶縁膜を有する集積キャパシタが提供され得る。ここで、前記結晶化された誘電体膜は、材質としてＡｌ２Ｏ３を有するとすることができる。高誘電率膜としてＡｌ２Ｏ３膜は代表的なものである。また、前記結晶化された誘電体膜は、材質としてＡｌ２Ｏ３とＡｌ２Ｏ３以外の誘電体とを有するとすることもできる。さらに高静電容量のキャパシタを形成できる。例えば、Ａｌ２Ｏ３以外の前記誘電体は、ＨｆＯ２とすることができる。
【００２５】
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図１ないし図４は、本発明の一実施形態に係る集積キャパシタの製造方法を模式的な縦断面（一部上面）で示すプロセス図である。以下、順を追って説明する。
【００２６】
まず、図１（ａ１）、（ａ２）に示すように、シリコンの半導体基板１１にキャパシタ形成用の穴１２を例えばＲＩＥ（reactive ion etching）法で形成する。図１（ａ１）は縦断面、図１（ａ２）は上面を示す。そのサイズは、例えば直径が０．２μｍ、深さが１０μｍ程度である。なお、この穴１２形成のあと、穴１２の上部を除くその内面に面する半導体基板１１の一部領域（図でドットパターンで示した領域）に例えばヒ素（Ａｓ）を拡散させてｎ型領域を形成する。このｎ型領域がキャパシタとしての一方の電極になる。ｎ型領域の形成についてはあとで再度言及する。
【００２７】
次に、図１（ｂ）に示すように、キャパシタ絶縁膜となる高誘電率膜たるＡｌ２Ｏ３膜１３を穴１２の内面を含む全面に成膜する。その成膜方法としてＡＬＤ法を用いるとごく薄く膜厚の制御されたＡｌ２Ｏ３膜１３を形成することができる。ＡＬＤ法とは、周知のように原料ガスを用いて膜を原子層レベルで一層ずつ成長させていく方法である。複数回の成長で得る厚さは、キャパシタとして必要な静電容量（例えば数十ｆＦ）によるが、例えば５ｎｍから１０ｎｍ程度である。なお図１（ｂ）以降は上面図として自明なのでその図示を省略する。
【００２８】
次に、図１（ｂ）に示すようなＡｌ２Ｏ３膜１３が成膜された状態で、半導体基板１１ごと熱処理（アニール）を行いＡｌ２Ｏ３膜１３を結晶化させてリーク電流の発生しがたい高品質のＡｌ２Ｏ３膜１３ａに改質する。熱処理は例えば８００℃で３０分程度とする。熱処理として好ましい温度についてはあとで再度言及する。
【００２９】
次に、図１（ｃ）に示すように、シリコン膜１４を、Ａｌ２Ｏ３膜１３ａ上全面に例えばＣＶＤ（chemical vapor deposition）法を用いて成膜する。シリコン膜１４は、多結晶シリコン膜でもアモルファスシリコン膜でもよい。シリコン膜１４は、少なくとも、後述する工程で、Ａｌ２Ｏ３膜１３ａに対するエッチングマスクとして機能する。場合によっては、マスクとしての機能後、キャパシタとしての他方の電極材の一部に用いてもよい。これらの点は後述する。シリコン膜１４の厚さは、例えば５０ｎｍ程度に形成する。
【００３０】
全面に形成されたシリコン膜１４をＡｌ２Ｏ３膜１３ａに対するエッチングマスクとするパターニングのため、次に、図２（ａ）に示すように、シリコン膜１４上の穴内部を埋め込みかつ全面に例えばノボラック樹脂のレジスト膜１５を塗布・形成する。この形成されたレジスト膜１５を加工することでシリコン膜１４パターニングのためのマスクにする。
【００３１】
レジスト膜１５の加工は、図２（ｂ）に示すように、シリコン膜１４上の穴内のごく上部より上全面を除去するように行う。これにより、レジスト膜１５は、シリコン膜１４上の穴内部のごく上部を除く部位に埋め込まれた形状のレジスト膜１５ａになる。なお、レジスト膜１５に対するこのような加工は例えばＣＤＥ（chemical dry etching）法を用いて行うことができる。また、レジスト膜１５ａの上面の半導体基板１１上面からの落ち込みは例えば１μｍ程度にする。
【００３２】
次に、図２（ｃ）に示すように、加工されたレジスト膜１５ａをマスクにシリコン膜１４をパターニングしてシリコン膜１４ａを残存させる。このようなシリコン膜１４に対するパターニング（エッチング）には例えばＣＤＥ法を用いることができる。シリコン膜１４ａを残存させたあと、次に、図３（ａ）に示すように、レジスト膜１５ａを除去する。レジスト膜１５ａの除去には、薬液として例えば硫酸（濃硫酸）と過酸化水素の混合液を用いて、時間として例えば１５分のウエットエッチングを適用することができる。このウエットエッチングでは、Ａｌ２Ｏ３膜１３ａは熱処理済みで結晶化されたものなのでほとんど溶解しない。
【００３３】
次に、図３（ｂ）に示すように、残存させたシリコン膜１４ａをマスクにＡｌ２Ｏ３膜１３ａをエッチング除去し、Ａｌ２Ｏ３膜１３ａａを残存させる。熱処理済みのＡｌ２Ｏ３膜１３ａは上記のように大概の薬液によっては溶解しないエッチングしにくい膜であるが、熱を加えたリン酸をエッチングの薬液に用いて除去することができる。
【００３４】
次に、図３（ｃ）に示すように、穴内を埋め込みかつ全面に電極材としてのシリコン膜１６を形成する。シリコン膜１６は、例えばＡｓをドーピングしてｎ型にし、導電性を与えるように形成する。ここで、あらかじめ図３（ｂ）に示す状態から、マスクとして機能したシリコン膜１４ａを例えばＣＤＥ法で除去しておいてもよい。あらかじめ除去する場合はその工程が増加するが、シリコン膜１４成膜の段階（図１（ｃ））ではこれにＡｓをドーピングしておくなどの必要はなくなる。なお、電極材の一部としてシリコン膜１４ａを残存させて使用する場合には、その前までの処理によりＡｌ２Ｏ３膜１３ａからＡｌが拡散してシリコン膜１４ａにｐ型半導体が形成されることが考えられる。その悪影響が無視できない場合には、マスクとして機能した後のシリコン膜１４ａを除去したほうが無難である。
【００３５】
シリコン膜１６を形成したら、次に、図４に示すように、半導体基板１１上に堆積・形成されたシリコン膜１６を研削して除去し、穴内にのみ電極材としてのシリコン膜１６ａを残存させる。これにより集積キャパシタとしての構造ができあがる。この構造は、図４に示すように、半導体基板１１側に形成されたｎ型半導体領域と電極材としてのシリコン膜１６ａとの間にキャパシタ絶縁膜（誘電体膜）としてのＡｌ２Ｏ３膜１３ａａがごく薄く存在する構造である。
【００３６】
ここで、半導体基板１１側にｎ型半導体領域をあらかじめ形成する工程（図１（ａ１））について補足しておく。これには例えば次にようにする。図１（ａ１）に示すように半導体基板１１に集積キャパシタ用の穴１２を形成した後、穴内面を含む全面に例えばＡｓの膜を成膜する。そして、レジスト膜をほぼ図２（ｂ）に示すような形状で穴内に形成し、そのレジスト膜をマスクにＡｓ膜をエッチング除去する。Ａｓ膜のエッチングの後、レジスト膜を除去し、穴の内面に残存したＡｓ膜を半導体基板１１ごと加熱して半導体基板１１中にＡｓ原子を拡散させる。これにより、半導体基板１１の特定領域にあらかじめｎ型領域を形成しておくことができる。
【００３７】
以上のように、図１ないし図４に示した実施形態は、キャパシタ絶縁膜となる熱処理されたＡｌ２Ｏ３膜１３ａａの所定の位置への選択的な形成が、マスクとしてのシリコン膜１４ａと、またそのシリコン膜１４ａをパターニングするためのマスクであるレジスト膜１５ａとの物理的・化学的性質の違いから可能となっているものである。特に、熱処理されたＡｌ２Ｏ３膜１３ａが通常では非常にエッチングされにくいことを逆に利用（図２（ｃ）から図３（ａ））している点が特徴的である。
【００３８】
図５は、図１（ｂ）において説明したＡｌ２Ｏ３膜１３の熱処理の結果によって、これが硫酸（濃硫酸）と過酸化水素の混合液（＝ノボラック樹脂のレジスト膜１５ａを除去するための薬液）でどの程度エッチングされるかを測定したデータ例を示す図である。図５のＡｌ２Ｏ３に示すように、ほぼ処理温度８００℃を境にエッチングレートの傾向は大きく異なることがわかる。すなわち８００℃での熱処理後のＡｌ２Ｏ３膜のエッチングレートは毎分０．０８ｎｍであり、この程度では、ノボラック樹脂のレジスト膜１５ａを除去するのに１５分の処理時間を要するとしてもＡｌ２Ｏ３膜１３ａは１．２ｎｍ程度のエッチングがされるだけで主要の部分はほとんど残存することがわかる。逆に言うと８００℃以上の熱処理によりＡｌ２Ｏ３膜は十分な結晶化がされリーク電流の発生しがたい高品質な膜になったものと考えられる。
【００３９】
図５には、Ａｌ２Ｏ３膜１３にほかに、ＨｆＯ２膜についても同様な測定を行った例が示されている。その結果から、ＨｆＯ２膜についても熱処理を８００℃以上で行った場合に、硫酸（濃硫酸）と過酸化水素の混合液に対してエッチングされにくい性質となっていることがわかる。したがって、上記説明した実施形態で、Ａｌ２Ｏ３膜１３を形成すること（図１（ｂ））に代えて、他の高誘電率膜であるＨｆＯ２膜を形成しても同様な目的の集積キャパシタをほぼ製造することができる。
【００４０】
または、図１（ｂ）に示すような単層のＡｌ２Ｏ３膜１３の形成に代えて、Ａｌ２Ｏ３膜、ＨｆＯ２膜のような２層、あるいはＡｌ２Ｏ３膜、ＨｆＯ２膜、Ａｌ２Ｏ３膜のような３層の積層膜を形成するのも有用である。複数層とする場合、ＨｆＯ２膜はさらに別の誘電体膜とすることも考えられる。いずれの場合もごく薄い複数の誘電体膜を形成するのにＡＬＤ法は有用である。
【００４１】
なお、上記の実施形態では、Ａｌ２Ｏ３膜１３の熱処理を図１（ｂ）に示す段階で行っているが、図１（ｃ）に示す段階で行うようにすることも考えられる。
【００４２】
次に、上記説明した実施形態とは異なる実施形態について図６ないし図９を参照して説明する。図６ないし図９は、本発明の別の実施形態に係る集積キャパシタの製造方法を模式的な縦断面（一部上面）で示すプロセス図である。これらの図において、すでに説明した部位と同一相当の部位には同一符号を付してある。この実施形態は、高誘電率膜であるＡｌ２Ｏ３膜１３の熱処理を、その所定の位置への選択的な形成がされたあとで行うようにした点が上記の実施形態と異なる。以下、順を追って説明する。
【００４３】
図６（ａ１）、（ａ２）、および図６（ｂ）についてはそれぞれ図１（ａ１）、（ａ２）、および図１（ｂ）と同様である。ただし、図６（ｂ）に示す段階では、Ａｌ２Ｏ３膜１３を結晶化するための熱処理は行わない。次に、図６（ｃ）に示すようにシリコン膜１４を形成するが、これもほぼ図１（ｃ）での説明と同じである。そして、図７（ａ）に示すようにレジスト膜１５を形成し、さらに図７（ｂ）に示すようにこのレジスト樹脂１５を加工してレジスト膜１５ａのような形状にする。これらの図７（ａ）、図７（ｂ）もそれぞれ図２（ａ）、図２（ｂ）での説明と同様である。
【００４４】
次に、図７（ｃ）に示すように、加工されたレジスト膜１５ａをマスクにシリコン膜１４をパターニングしてシリコン膜１４ａを残存させる。これも図２（ｃ）での説明と同じである。次に、図８（ａ）に示すように、レジスト膜１５ａを除去するともにシリコン膜１４ａをマスクにＡｌ２Ｏ３膜１３にウエットエッチングを適用しＡｌ２Ｏ３膜１３ｂを残存させる。これらのレジスト膜１５ａおよびＡｌ２Ｏ３膜１３のエッチングには、薬液として例えば硫酸（濃硫酸）と過酸化水素の混合液を用いて、時間として例えば１５分のウエットエッチングを適用することができる。このウエットエッチングでは、Ａｌ２Ｏ３膜１３が熱処理されたものでないので結晶化されてなく溶解する。このような同時のエッチングで処理が効率化する。
【００４５】
次に、図８（ｂ）に示すように、半導体基板１１ごと熱処理（アニール）を行いＡｌ２Ｏ３膜１３ｂを結晶化させてリーク電流の発生しがたい高品質のＡｌ２Ｏ３膜１３ｂｂに改質する。熱処理は例えば８００℃で３０分程度とする。この温度については図５での説明と同様である。
【００４６】
次に、図８（ｃ）に示すように、穴内を埋め込みかつ全面に電極材としてのシリコン膜１６を形成する。これは、図３（ｃ）での説明と同様である。また、ここでマスクとして機能したシリコン膜１４ａをそのまま残しておくかまたは除去するかについても図３（ｃ）での説明と同様である。なおこれに関連して、図８（ｂ）の段階におけるＡｌ２Ｏ３膜１３ｂの熱処理は、シリコン膜１４ａの除去のあと行うようにすることも有力である。これによれば、ｐ型半導体の形成された電極材となることを明確に回避することができる。
【００４７】
シリコン膜１６を形成したら、次に、図９に示すように、半導体基板１１上に堆積・形成されたシリコン膜１６を研削して除去し、穴内にのみ電極材としてのシリコン膜１６ａを残存させる。これによりこの実施形態に係る集積キャパシタとしての構造ができあがる。
【００４８】
以上説明のように、図６ないし図９に示した実施形態は、キャパシタ絶縁膜となる熱処理されたＡｌ２Ｏ３膜１３ｂｂの所定の位置への選択的な形成が、熱処理前のＡｌ２Ｏ３膜１３ｂとして、マスクであるシリコン膜１４ａと物理的・化学的性質に違いがあることで可能となっているものである。特に、熱処理前のＡｌ２Ｏ３膜１３がレジスト膜１５ａと同時にエッチングされ効率化される点が特徴的である。
【００４９】
この実施形態においても、単層のＡｌ２Ｏ３膜１３の形成に代えて、Ａｌ２Ｏ３膜、ＨｆＯ２膜のような２層、あるいはＡｌ２Ｏ３膜、ＨｆＯ２膜、Ａｌ２Ｏ３膜のような３層の積層膜を形成するのも有用である。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施形態に係る集積キャパシタの製造方法を模式的な縦断面（一部上面）で示すプロセス図。
【図２】図１の続図であって、本発明の一実施形態に係る集積キャパシタの製造方法を模式的な縦断面（一部上面）で示すプロセス図。
【図３】図２の続図であって、本発明の一実施形態に係る集積キャパシタの製造方法を模式的な縦断面（一部上面）で示すプロセス図。
【図４】図３の続図であって、本発明の一実施形態に係る集積キャパシタの製造方法を模式的な縦断面（一部上面）で示すプロセス図。
【図５】図１（ｂ）において説明したＡｌ２Ｏ３膜１３の熱処理の結果によって、これが硫酸（濃硫酸）と過酸化水素の混合液（＝ノボラック樹脂のレジスト膜１５ａを除去するための薬液）でどの程度エッチングされるかを測定したデータ例を示す図。
【図６】本発明の別の実施形態に係る集積キャパシタの製造方法を模式的な縦断面（一部上面）で示すプロセス図。
【図７】図６の続図であって、本発明の別の実施形態に係る集積キャパシタの製造方法を模式的な縦断面（一部上面）で示すプロセス図。
【図８】図７の続図であって、本発明の別の実施形態に係る集積キャパシタの製造方法を模式的な縦断面（一部上面）で示すプロセス図。
【図９】図８の続図であって、本発明の別の実施形態に係る集積キャパシタの製造方法を模式的な縦断面（一部上面）で示すプロセス図。
【符号の説明】
【００５１】
１１…半導体基板、１２…キャパシタ用の穴、１３…Ａｌ２Ｏ３膜、１３ａ…熱処理されたＡｌ２Ｏ３膜、１３ａａ…熱処理され所望の領域に形成されたＡｌ２Ｏ３膜、１３ｂ…所望の領域に形成されたＡｌ２Ｏ３膜、１３ｂｂ…熱処理され所望の領域に形成されたＡｌ２Ｏ３膜、１４、１４ａ…シリコン膜、１５、１５ａ…レジスト膜、１６、１６ａ…シリコン膜（電極材）。
【図１】
2005197374.tif 000003
【図２】
2005197374.tif 000004
【図３】
2005197374.tif 000005
【図４】
2005197374.tif 000006
【図５】
2005197374.tif 000007
【図６】
2005197374.tif 000008
【図７】
2005197374.tif 000009
【図８】
2005197374.tif 000010
【図９】
2005197374.tif 000011