(57)【要約】【課題】  異なる液晶パネルに適したバッファアンプを含むディジタル−アナログコンバータ回路を提供する。【解決手段】  本発明のディジタル−アナログコンバータ回路（１００）は、ディジタル信号をアナログ信号に変換するディジタル−アナログコンバータ（１０）と、ディジタル−アナログコンバータ（１０）によって変換されたアナログ信号をバッファリングするバッファアンプ（２０）と、バッファアンプによってバッファリングされたアナログ信号の電流を制御するバッファアンプ電流制御回路（３０）とを備える。【選択図】  図１
2005295240.tif 000002
【特許請求の範囲】
【請求項１】
ディジタル信号をアナログ信号に変換するディジタル−アナログコンバータと、
前記ディジタル−アナログコンバータによって変換されたアナログ信号をバッファリングするバッファアンプと、
前記バッファアンプによってバッファリングされたアナログ信号の電流を制御するバッファアンプ電流制御回路と
を備える、ディジタル−アナログコンバータ回路。
【請求項２】
前記ディジタル−アナログコンバータは、複数の第１の抵抗器と、複数の第２の抵抗器とによって形成されたＲ−２Ｒ型ディジタル−アナログコンバータを含み、
前記複数の第１の抵抗器のそれぞれは、抵抗値Ｒを有し、
前記複数の第２の抵抗器のそれぞれは、前記第１の抵抗器の抵抗値Ｒの２倍の抵抗値２Ｒを有する、請求項１に記載のディジタル−アナログコンバータ回路。
【請求項３】
ディジタル信号をクロック信号に応じてラッチすることによって、前記ディジタル−アナログコンバータに前記ディジタル信号を出力するラッチ回路をさらに備える、請求項１に記載のディジタル−アナログコンバータ回路。
【請求項４】
前記ラッチ回路には、前記ディジタル−アナログコンバータ回路を動作状態にするか、停止状態にするかを示すパワーダウン信号が入力され、
前記パワーダウン信号が、前記ディジタル−アナログコンバータ回路を停止状態にすることを示す場合、前記ラッチ回路は、前記ディジタル−アナログコンバータによって変換されたアナログ信号の電圧が接地電圧に実質的に等しくなるように、前記ディジタル信号を前記ディジタル−アナログコンバータに出力する、請求項３に記載のディジタル−アナログコンバータ回路。
【請求項５】
前記パワーダウン信号が、前記ディジタル−アナログコンバータ回路を停止状態にすることを示す場合、前記ラッチ回路が前記ラッチする前の前記ディジタル信号によって示されるデータのうちの最上位ビットのデータに対応する信号を出力するＣＭＯＳバッファ回路をさらに備える、請求項３に記載のディジタル−アナログコンバータ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディジタル−アナログコンバータ回路に関し、より詳細には、ディジタル信号に基づいてアナログ信号を生成するディジタル−アナログコンバータ回路に関する。
【背景技術】
【０００２】
近年、液晶表示装置の需要がますます高まっており、液晶表示装置は、例えば、携帯電話にも用いられている。
【０００３】
液晶表示装置は、一般的に、表示データを表すディジタル信号に基づいてアナログ信号を生成するディジタル−アナログコンバータ回路と、そのアナログ信号を用いて表示を行う液晶パネルとを備えており、液晶パネルは、写真などの画像でも多階調に表示することができる。
【０００４】
ディジタル−アナログコンバータ回路は、ディジタル信号をアナログ信号に変換するディジタル−アナログコンバータと、ディジタル−アナログコンバータによって変換されたアナログ信号をバッファリングするバッファアンプとを含む。ディジタル−アナログコンバータは、抵抗素子等で構成されている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
液晶パネルの容量値Ｃ、抵抗値Ｒ、液晶パネルを充放電する周期Ｆ、および、電圧Ｖが特定されると、液晶パネルの電力は、電力Ｐ＝１／２（Ｃ×Ｆ×Ｖ２）と表され、液晶パネルを駆動するのに必要な電流値および電力値もシミュレーション等で予測できる。
【０００６】
また、液晶パネルの特性を抵抗値Ｒと容量値Ｃとにモデル化し、その抵抗値Ｒと容量値Ｃとを用いて、ディジタル−アナログコンバータ回路が液晶パネルを駆動するのに必要な電流を算出することができる。しかしながら、抵抗値Ｒおよび容量値Ｃは、液晶パネルに固有の値であり、液晶パネルごとに変動する。具体的には、抵抗値Ｒおよび容量値Ｃは、液晶パネルの解像度または液晶パネルを構成するガラス基板のインチ数等の条件に応じて、変動する。
【０００７】
従来の液晶表示装置では、１種類の液晶パネルの特性に合うようにバッファアンプを製造するため、バッファアンプは特定の液晶パネルの駆動には適しているが、他の液晶パネルの駆動には適していない。お互いに適していないバッファアンプと液晶パネルとを組み合わせて使用する場合、液晶パネルは表示データを示すアナログ信号を適切にサンプリングすることができず、表示パネルが不適切な表示をしたり、または、ディジタル−アナログコンバータ回路が不必要な電力を消費することになる。
【０００８】
これらを防ぐためには、バッファアンプを含むディジタル−アナログコンバータ回路を液晶パネルごとに製造する必要があり、結果として、液晶表示装置の開発期間が長くなるとともに、開発コストが増大していた。
【課題を解決するための手段】
【０００９】
本発明のディジタル−アナログコンバータ回路は、ディジタル信号をアナログ信号に変換するディジタル−アナログコンバータと、前記ディジタル−アナログコンバータによって変換されたアナログ信号をバッファリングするバッファアンプと、前記バッファアンプによってバッファリングされたアナログ信号の電流を制御するバッファアンプ電流制御回路とを備える。
【００１０】
前記ディジタル−アナログコンバータは、複数の第１の抵抗器と、複数の第２の抵抗器とによって形成されたＲ−２Ｒ型ディジタル−アナログコンバータを含み、前記複数の第１の抵抗器のそれぞれは、抵抗値Ｒを有し、前記複数の第２の抵抗器のそれぞれは、前記第１の抵抗器の抵抗値Ｒの２倍の抵抗値２Ｒを有してもよい。
【００１１】
ディジタル信号をクロック信号に応じてラッチすることによって、前記ディジタル−アナログコンバータに前記ディジタル信号を出力するラッチ回路をさらに備えてもよい。
【００１２】
前記ラッチ回路には、前記ディジタル−アナログコンバータ回路を動作状態にするか、停止状態にするかを示すパワーダウン信号が入力され、前記パワーダウン信号が、前記ディジタル−アナログコンバータ回路を停止状態にすることを示す場合、前記ラッチ回路は、前記ディジタル−アナログコンバータによって変換されたアナログ信号の電圧が接地電圧に実質的に等しくなるように、前記ディジタル信号を前記ディジタル−アナログコンバータに出力してもよい。
【００１３】
前記パワーダウン信号が、前記ディジタル−アナログコンバータ回路を停止状態にすることを示す場合、前記ラッチ回路が前記ラッチする前の前記ディジタル信号によって示されるデータのうちの最上位ビットのデータに対応する信号を出力するＣＭＯＳバッファ回路をさらに備えてもよい。
【発明の効果】
【００１４】
本発明によるディジタル−アナログコンバータ回路は、固有の抵抗値Ｒと容量値Ｃとを有する液晶パネルに応じてバッファアンプから出力する電流を制御することができるので、液晶パネルは、常に最適に信号をサンプリングするとともに、最適な電力でバッファアンプの能力を設定することができる。
【００１５】
また、１つのディジタル−アナログコンバータ回路によって、異なる液晶パネルを駆動することができ、それにより、液晶表示装置の開発期間を短縮するとともに、開発コストを低減化することができる。
【００１６】
また、本発明によれば、ディジタル−アナログコンバータ回路を停止状態にして、ディジタル−アナログコンバータの消費電力を低減したり、または、実質的にゼロにすることができる。
【００１７】
また、本発明によれば、多階調で表示する必要がない画面を表示する場合、例えば、携帯電話の待ち受け画面を表示する場合、ディジタル−アナログコンバータを停止状態にして、ＣＭＯＳバッファ回路を用いて、２値で液晶パネルを駆動することができ、それにより、表示において消費される電力を低減することができる。
【００１８】
また、液晶パネルの表示がオフの状態でディジタル−アナログコンバータ回路が待機状態になる場合、ディジタル−アナログコンバータに入力されるディジタル信号が表すデータを“０”とすると、ディジタル−アナログコンバータ内の合成抵抗は、電源と接続されず、それにより、ディジタル−アナログコンバータで消費される電力をゼロまたは実質的にゼロとすることができる。
【００１９】
ディジタル−アナログコンバータを停止するとともに、最上位ビットのデータを表すディジタル信号をＣＭＯＳバッファ回路に入力し、液晶パネルに２値の信号を出力することにより、電力の消費を抑えつつ、ＲＧＢをそれぞれ１ビットで８色表示することができる。これは、例えば、待ち受け画面を表示する時に使用される。
【００２０】
また、液晶パネルには、バックライトをオフにして、外光のみでも表示が可能な反射モードと、バックライトをオンにして、より明るく表示する透過モードとの両方で動作可能な透過反射型液晶パネルがある。
【００２１】
このような透過反射型液晶パネルを含む液晶表示装置を携帯電話に用いた場合、多階調の画像を表示したり、ユーザがキーを操作するときには、透過反射型液晶パネルは透過モードで動作し、ユーザが携帯電話のキーを使用しない時は、携帯電話のバッテリーの消費電力を抑えるため、透過反射型液晶パネルは反射モードで動作する。
【００２２】
この場合、反射モードで、待ち受け画面を表示する場合、写真などの画像を表示する場合のように多階調で表示するのではなく、ＲＧＢそれぞれ２値表示、すなわち、８色で画面を表示してもよい。その場合、画面に表示されるものは、例えば、時計、携帯電話の電池残量、または、携帯電話の電波の受信感度状態である。
【００２３】
上記のような時には、電力の消費を極力抑制するために、パーシャル表示を行うこともある。パーシャル表示とは、画面の一部を部分的に表示することである。また、携帯電話をある一定時間使用しなかったとき、例えば、一定時間携帯電話のキーが使用されなかったときには、携帯電話の表示画面をオフにすることもある。但し、これらの状態は、携帯電話のキーが操作された場合に、多階調の表示に切り替わることが必要であり、これらの状態は、この切り替わりのスピードを考慮して、液晶表示装置に供給されている電源が供給されるように動作が停止している状態である。これらの状態は、待機状態ともよばれる。
【発明を実施するための最良の形態】
【００２４】
図１は、本発明の実施の形態によるディジタル−アナログコンバータ回路１００を示す模式図である。
【００２５】
ディジタル−アナログコンバータ回路１００は、ディジタル信号をアナログ信号に変換するディジタル−アナログコンバータ１０と、ディジタル−アナログコンバータ１０によって変換されたアナログ信号をバッファリングし、バッファリングしたアナログ信号を出力するバッファアンプ２０と、バッファアンプ２０によってバッファリングされたアナログ信号の電流を制御するバッファアンプ電流制御回路３０と、ラッチ回路４４とを備える。  ディジタル−アナログコンバータ回路１００は、レベルシフター４０をさらに備える。また、ディジタル−アナログコンバータ回路１００は、ディジタル信号の一部が入力されるＣＭＯＳバッファ５０と、Ｂｉｎａｒｙ信号が入力されるレベルシフター６０とをさらに備える。
【００２６】
バッファアンプ電流制御回路３０は、バイアス電流制御信号が入力されるレベルシフター３２と、レベルシフター３２に入力されたバイアス電流制御信号に応じたバイアス電流をバッファアンプ２０に出力するバイアス回路３４とを含む。
【００２７】
ここで、ディジタル−アナログコンバータ１０は、Ｒ−２Ｒ型ディジタル−アナログコンバータであり、この場合、ディジタル−アナログコンバータ回路１００を、Ｒ−２Ｒ型ディジタル−アナログコンバータ回路ともよぶ。ただし、本発明のディジタル−アナログコンバータは、Ｒ−２Ｒ型ディジタル−アナログコンバータに限定されず、本発明のディジタル−アナログコンバータは、ディジタル信号をアナログ信号に変換する任意のコンバータであってもよい。
【００２８】
なお、以下の説明では、ディジタル−アナログコンバータ回路１００が８ビットのディジタル信号に基づいてアナログ信号を生成する形態について説明する。
【００２９】
ラッチ回路４４には、レベルシフター４０を介して８ビットのディジタル信号Ｄ０〜Ｄ７と、ラッチ回路４４の出力の同期をとるためのクロック信号Ｃｌｏｃｋと、パワーダウン信号ＰＤとが入力される。
【００３０】
ラッチ回路４４は、クロック信号Ｃｌｏｃｋに応じて、ディジタル信号Ｄ０〜Ｄ７に対応するディジタル信号Ｑ０〜Ｑ７をディジタル−アナログコンバータ１０に出力する。詳細には、ラッチ回路４４は、８ビットのディジタル信号Ｄ０〜Ｄ７を、クロック信号Ｃｌｏｃｋの立ち下がりにラッチして、ディジタル信号Ｄ０〜Ｄ７に対応するディジタル信号Ｑ０〜Ｑ７を、タイミングを揃えて、ディジタル−アナログコンバータ１０に出力する。なお、図１では、ディジタル信号Ｄ０〜Ｄ７の全体をＤ［７：０］として示している。
【００３１】
また、ラッチ回路４４には、ディジタル−アナログコンバータ回路１００を動作状態にするか、または、停止状態にするパワーダウン信号ＰＤが入力される。ディジタル−アナログコンバータ回路１００が停止状態になる場合、つまり、パワーダウン信号ＰＤがハイの場合、ラッチ回路４４はリセットされる。この詳細は、図２を参照して後述する。
【００３２】
ディジタル−アナログコンバータ１０は、ディジタル信号Ｑ０〜Ｑ７をアナログ信号ＤＡ ＯＵＴに変換する。ディジタル−アナログコンバータ１０は、８ビットのディジタル信号Ｑ０〜Ｑ７に応じた電圧を有するアナログ信号ＤＡ ＯＵＴをバッファアンプ２０に出力する。
【００３３】
バッファアンプ２０は、アナログ信号ＤＡ ＯＵＴをバッファリングし、所望の電圧のアナログ信号ＡＯＵＴを液晶パネル２００（図５、図７参照）に出力する。バッファアンプ２０は、アナログ信号ＤＡ ＯＵＴをバッファリングすることによって、液晶パネル２００とインターフェースするためのインピーダンス変換を行っている。
【００３４】
レベルシフター３２には、４ビットのバイアス電流制御信号ＩＢ ＣＮＴ０〜３と、パワーダウン信号ＰＤとが入力される。
【００３５】
バイアス回路３４は、バイアス電流制御信号ＩＢ ＣＮＴ０〜３に対応するバイアス電流をバッファアンプ２０に出力する。
【００３６】
バイアス回路３４から出力されたバイアス電流の大きさに応じて、バッファアンプ２０から出力されるアナログ信号ＡＯＵＴのセトリング時間が変更される。セトリング時間については、図６を参照して後述する。
【００３７】
また、レベルシフター３２には、パワーダウン信号ＰＤが入力される。ディジタル−アナログコンバータ回路１００を停止状態にする場合、つまり、パワーダウン信号ＰＤがハイの場合、バイアス回路３４によって出力されるバイアス電流はリセットされ、バイアス電流の供給が停止される。
【００３８】
ＣＭＯＳバッファ５０には、ディジタル信号Ｄ［７：０］の最上位ビットのデータが入力される。すなわち、ＣＭＯＳバッファ５０には、ディジタル信号Ｄ７が入力される。
【００３９】
レベルシフター６０にはＢｉｎａｒｙ信号が入力される。Ｂｉｎａｒｙ信号は、レベルシフター６０によってレベルがシフトされて、ＣＭＯＳバッファ５０に入力される。
【００４０】
ＣＭＯＳバッファ５０は、また、トライステート機能を有しており、ＣＭＯＳバッファ５０は、信号ＤＯＵＴを液晶パネル２００（図５、図７参照）に出力する。
【００４１】
アナログ信号ＡＯＵＴと信号ＤＯＵＴは、ディジタル−アナログコンバータ回路１００の内部で接続され、アナログ信号ＡＯＵＴおよび信号ＤＯＵＴの一方が、液晶パネル２００（図５、図７参照）に出力される。つまり、アナログ信号ＡＯＵＴが出力される場合、信号ＤＯＵＴはハイインピーダンスとなり、信号ＤＯＵＴが出力される場合、アナログ信号ＡＯＵＴはハイインピーダンスとなる。
【００４２】
あるいは、アナログ信号ＡＯＵＴと信号ＤＯＵＴは、別々に出力され、ディジタル−アナログコンバータ回路１００の外部で接続されてもよい。
【００４３】
Ｂｉｎａｒｙ信号が“ハイ”の場合、信号ＤＯＵＴはハイインピーダンスである。
【００４４】
ディジタル−アナログコンバータ回路１００を停止状態にする場合、すなわち、パワーダウン信号ＰＤがハイになり、バッファアンプ２０から出力されるアナログ信号ＡＯＵＴがハイインピーダンスとなると、ほぼ同時にＢｉｎａｒｙ信号は“ハイ”から“ロー”になる。
【００４５】
これにより、ＣＭＯＳバッファ５０からそのときディジタル−アナログコンバータ回路１００に入力されているディジタル信号の最上位ビットのデータ“１”か“０”のいずれかがＣＭＯＳバッファ５０の信号ＤＯＵＴとして出力される。このように、２値、すなわち、１ビットで表示すると、消費電力を大幅に抑えることができる。これは、例えば、液晶パネル２００（図５、図７参照）が待ち受け画面を表示する時に使用される。
【００４６】
以下に、ディジタル−アナログコンバータ１０およびラッチ回路４４について説明する。
【００４７】
図２は、ディジタル−アナログコンバータ１０およびラッチ回路４４の詳細を示す模式図である。図２には、外部回路７０も示される。
【００４８】
ラッチ回路４４は、８つのＤフリップフロップ４２を含み、８つのＤフリップフロップ４２のそれぞれには、ディジタル信号Ｄ０〜Ｄ７のいずれかが入力される。
【００４９】
外部回路７０は、ＡＮＤ回路７１と、ＡＮＤ回路７２と、インバータ回路７３とを含む。
【００５０】
インバータ回路７３は、パワーダウン信号ＰＤを反転する。
【００５１】
ＡＮＤ回路７１は、インバータ回路７３によって反転されたパワーダウン信号ＰＤとクロック信号ＣＫとの論理積によって、ラッチ回路４４のためのクロック信号Ｃｌｏｃｋを生成する。
【００５２】
ＡＮＤ回路７２は、インバータ回路７３によって反転されたパワーダウン信号ＰＤとクリアリセットビット信号ＣＬＲＢとの論理積によって、ラッチ回路４４のためのクリアリセットビット信号Ｃｌｅａｒｂを生成する。
【００５３】
外部回路７０によって生成されたクロック信号Ｃｌｏｃｋおよびクリアリセットビット信号Ｃｌｅａｒｂは、８つのＤフリップフロップ４２のそれぞれに入力される。
【００５４】
次いで、８つのＤフリップフロップ４２について、説明する。ここでは、説明が冗長になることを防ぐ目的で、ディジタル信号Ｄ７が入力されるＤフリップフロップ４２について説明するが、ディジタル信号Ｄ０〜Ｄ６が入力される他のＤフリップフロップ４２も同様に動作する。
【００５５】
Ｄフリップフロップ４２は、クロック信号Ｃｌｏｃｋに応じて、ディジタル信号Ｄ７に対応するディジタル信号Ｑ７をディジタル−アナログコンバータ１０に出力する。例えば、クロック信号Ｃｌｏｃｋが立ち下がった時に、ディジタル信号Ｄ７がハイを示す場合、Ｄフリップフロップ４２はディジタル−アナログコンバータ１０にハイのディジタル信号Ｑ７を出力する。ここで、ハイのディジタル信号Ｑ７の電圧は、電源電圧ＡＶＤＤである。ディジタル信号Ｑ７の電圧ＡＶＤＤは、クロック信号Ｃｌｏｃｋの次の立ち下がりまで、保持される。また、クロック信号Ｃｌｏｃｋが立ち下がった時に、ディジタル信号Ｄ７がローを示す場合、Ｄフリップフロップ４２はディジタル−アナログコンバータ１０にローのディジタル信号Ｑ７を出力する。ここで、ローのディジタル信号Ｑ７の電圧は、接地電圧、すなわち、ゼロ電圧である。
【００５６】
また、クリアリセットビット信号Ｃｌｅａｒｂがローを示す場合、Ｄフリップフロップ４２は、そのとき保持しているハイまたはローの状態をリセットし、ローになる。ここで、ディジタル信号Ｄ０〜Ｄ６が入力される他のＤフリップフロップ４２も同様に動作するため、クリアリセットビット信号Ｃｌｅａｒｂがハイになると、８つのＤフリップフロップ４２がすべてローになる。
【００５７】
ディジタル−アナログコンバータ１０は、複数の第１の抵抗器１２と複数の第２の抵抗器１４とを組み合わせて形成されている。複数の第１の抵抗器１２は、それぞれ、抵抗値Ｒを有し、複数の第２の抵抗器１４は、それぞれ、第１の抵抗器１２の抵抗値Ｒの２倍の抵抗値２Ｒを有する。
【００５８】
ディジタル−アナログコンバータ１０において、８つのＤフリップフロップ４２から出力されたディジタル信号Ｑ０〜Ｑ７のいずれもがそれぞれ異なる第２の抵抗器１４に入力される。
【００５９】
以下に、ラッチ回路４４の８つのＤフリップフロップ４２から出力されたＱ０〜Ｑ７と、ディジタル−アナログコンバータ１０の合成抵抗について説明する。
【００６０】
図３は、ディジタル信号Ｑ０〜Ｑ７がデータ（１０００００００）を表す場合、ディジタル−アナログコンバータ１０の合成抵抗について説明するための模式図である。
【００６１】
ここで、データ１はハイに対応し、データ０はローに対応している。すなわち、ディジタル信号Ｑ７の電圧は、電圧ＡＶＤＤであり、ディジタル信号Ｑ０〜Ｑ６の電圧は、接地電圧である。
【００６２】
図３に示されるように、データ（１０００００００）の場合、ディジタル−アナログコンバータ１０から出力されるアナログ信号ＤＡ ＯＵＴの電圧は１／２＊ＡＶＤＤである。
【００６３】
図４は、ディジタル信号Ｑ０〜Ｑ７がデータ（００００００００）を表す場合、ディジタル−アナログコンバータ１０の合成抵抗について説明するための模式図である。
【００６４】
図４に示されるように、データ（００００００００）の場合、ディジタル−アナログコンバータ１０から出力されたアナログ信号ＤＡ ＯＵＴの電圧は接地電圧である。
【００６５】
また、上述したように、図２に示したクリアリセットビット信号Ｃｌｅａｒｂがローの場合、すなわち、パワーダウン信号ＰＤがハイ、および、クリアリセットビット信号ＣＬＲＢがローのいずれかである場合、８つのＤフリップフロップ４２はすべてリセットされ、ディジタル信号Ｑ０〜Ｑ７がデータ（００００００００）となる。
【００６６】
このように、ディジタル−アナログコンバータ１０に入力されるディジタル信号Ｑ０〜Ｑ７がすべてデータ“０”の場合、ディジタル−アナログコンバータ１０内の合成抵抗には、電源からの経路がなくなり、したがって、ディジタル−アナログコンバータ１０で消費される電力はゼロまたは実質的にゼロになる。
【００６７】
したがって、ディジタル−アナログコンバータ回路１００を停止状態にする場合、すなわち、パワーダウン信号ＰＤが”ハイ”の場合、８ビットのＤフリップフロップのクロック入力が無効になり、かつ、リセット端子に入力されるリセットビット信号ＲＢが“ロー”となり、ディジタル−アナログコンバータ１０に入力されるディジタル信号Ｑ０〜Ｑ７は、全てデータ“０”を示す。その場合、上述したように、ディジタル−アナログコンバータ１０から出力されるアナログ信号ＤＡ ＯＵＴは“ゼロ”となり、よって、消費される電力も“ゼロ”または実質的にゼロとなる。
【００６８】
また、上述したように、ディジタル−アナログコンバータ１０は、入力されるデータによって出力されるアナログ信号ＤＡ ＯＵＴの電圧が確定され、このように、ディジタル−アナログコンバータ１０において、ディジタル信号がアナログ信号に変換される。
【００６９】
図５は、本発明の液晶パネル２００を示す模式図である。
【００７０】
図５（ａ）は液晶パネル２００の模式図であり、図５（ｂ）は、液晶パネル２００の一部を拡大した模式図である。ここで、液晶パネル２００は、低温ポリシリコン液晶パネルに代表されるモノリシック液晶パネルである。
【００７１】
図５（ａ）に示されるように、液晶パネル２００は、アナログドライバ２１０と、ゲートドライバ２２０と、表示部２３０と、共通電極２４０とを含む。
【００７２】
液晶パネル２００は、液晶に二つの基板を貼り合わせることによって形成されており、一方の基板に、アナログドライバ２１０およびゲートドライバ２２０が設けられており、他方の基板に共通電極２４０が設けられている。表示部２３０は、二つの基板によって形成されている。
【００７３】
アナログドライバ２１０は、表示部２３０に伸びた複数のソース線を制御する。
【００７４】
ゲートドライバ２２０は、表示部２３０に伸びた複数のゲート線を制御する。
【００７５】
表示部２３０は、複数の画素２３２を含む。図５（ａ）では、図面を過度に複雑にすることを防ぐ目的で、１つの画素２３２のみを示している。複数の画素２３２は、それぞれ、赤色画素２３４Ｒ、緑色画素２３４Ｇ、青色画素２３４Ｂを含む。ここで、赤色画素２３４Ｒ、緑色画素２３４Ｇ、青色画素２３４Ｂを総称して単位画素２３４とよぶ。
【００７６】
複数の単位画素２３４のそれぞれは、薄膜トランジスタ２３６と、液晶素子２３８とを含む。薄膜トランジスタ２３６は、それぞれ、ゲート線に電気的に接続されたゲートと、ソース線に電気的に接続されたソースと、液晶素子２３８に電気的に接続されたドレインとを含む。なお、ここでは、二つの基板に挟まれた液晶を電気的に等価的に液晶素子２３８として示している。
【００７７】
共通電極２４０は、液晶素子２３８に電気的に接続されている。
【００７８】
アナログドライバ２１０には、赤色アナログ信号Ｒｅｄ、緑色アナログ信号Ｇｒｅｅｎ、青色アナログ信号Ｂｌｕｅ、データクロック信号Ｄｃｋが入力される。データクロック信号Ｄｃｋは、図１に示したクロック信号Ｃｌｏｃｋと同期している。
【００７９】
アナログドライバ２１０は、単位画素２３４のソースに、赤色アナログ信号Ｒｅｄ、緑色アナログ信号Ｇｒｅｅｎ、青色アナログ信号Ｂｌｕｅのいずれかが供給するように切り替え可能な複数のアナログスイッチ２１４と、複数のアナログスイッチ２１４を制御するシフトレジスタ２１２とを含む。
【００８０】
アナログスイッチ２１４は、赤色アナログスイッチ２１４Ｒと、緑色アナログスイッチ２１４Ｇと、青色アナログスイッチ２１４Ｂとを総称したものである。
【００８１】
赤色アナログスイッチ２１４Ｒは、赤色アナログ信号Ｒｅｄが赤色画素２３４Ｒの薄膜トランジスタ２３６のソースに供給されるように切り替え可能であり、緑色アナログスイッチ２１４Ｇは、緑色アナログ信号Ｇｒｅｅｎが緑色画素２３４Ｇの薄膜トランジスタ２３６のソースに供給されるように切り替え可能であり、青色アナログスイッチ２１４Ｂは、青色アナログ信号Ｂｌｕｅが青色画素２３４Ｂの薄膜トランジスタ２３６のソースに供給されるように切り替え可能である。
【００８２】
シフトレジスタ２１２は、一つの画素２３２に対応する赤色アナログスイッチ２１４Ｒ、緑色アナログスイッチ２１４Ｇ、青色アナログスイッチ２１４Ｂが、同じタイミングで切り替わるように、赤色アナログスイッチ２１４Ｒ、緑色アナログスイッチ２１４Ｇ、青色アナログスイッチ２１４Ｂを制御することが好ましい。
【００８３】
表示部２３０の複数の画素２３４のうちの、信号を供給されるべき画素は、シフトレジスタ２１２およびゲートドライバ２２０によって、特定される。
【００８４】
ここで、図５（ｂ）を参照する。図５（ｂ）では、図面を過度に複雑にすることを防ぐ目的で、赤色画素２３４Ｒおよび対応する赤色アナログスイッチ２１４Ｒについて図示している。しかし、緑色画素２３４Ｇおよび対応する緑色アナログスイッチ２１４Ｇ、および、青色画素２３４Ｂおよび対応する青色アナログスイッチ２１４Ｂも同様であることに留意されたい。
【００８５】
赤色アナログ信号Ｒｅｄは、配線２１１を介して伝達される。シフトレジスタ２１２およびゲートドライバ２２０によって赤色画素２３４Ｒが特定されると、特定された赤色画素２３４Ｒに赤色アナログ信号Ｒｅｄが供給される。
【００８６】
ここで、配線２１１は、赤色アナログ信号Ｒｅｄなどの表示データを示す表示データ信号を伝達する配線であり、ビデオ配線ともよぶ。
【００８７】
配線２１１は、ディジタル−アナログコンバータ回路１００と液晶パネル２００とを接続する配線であり、配線２１１は、抵抗２４０と容量２５０とを有するものとみなすことができる。
【００８８】
配線２１１は、抵抗値Ｒおよび容量値Ｃによってモデル化される。
【００８９】
図６は、ディジタル−アナログコンバータ回路１００から出力されたアナログ信号の電圧の時間変化を示すグラフである。ここでは、配線２１１の抵抗値Ｒ＝２２０Ω、容量値Ｃ＝２００ｐＦとし、時間５００ｎｓの間、電圧３．５Ｖの矩形波を印加している。
【００９０】
ディジタル−アナログコンバータ回路１００から出力されたアナログ信号は、図６に示されるように、時定数ＣＲで配線の容量２５０に充電される。充電された電圧は、液晶パネル２００のシフトレジスター２１２によってアナログスイッチ２１４がオンになり、かつ、薄膜トランジスタ２３６のゲートがオンになっている単位画素２３４に印加される。
【００９１】
図６のグラフに示されるように、配線２１１の電圧は、印加した電圧に達するまで、所定の時間かかり、また、電圧の印加が終了してから、配線２１１の電圧がゼロに達するまでの時間も所定の時間がかかる。
【００９２】
本明細書において、いずれの時間もセトリング時間とよび、特に、配線の電圧が印加した電圧に達するまでの時間を立ち上がりセトリング時間、電圧の印加が終了してから配線の電圧がゼロに達するまでの時間を立ち下がりセトリング時間とよぶ。
【００９３】
ここで、図１に示したバッファアンプ電流制御回路３０およびバッファアンプ２０について説明する。
【００９４】
図７は、４ビットのバイアス電流制御信号ＩＢ ＩＮＴ［３：０］と、バッファアンプ電流制御回路３０によってバッファアンプ２０に出力されるバイアス電流との関係を示すグラフである。
【００９５】
図７に示されるように、バイアス電流制御信号ＩＢ ＩＮＴが変化するとともに、バイアス電流は変化している。バイアス電流制御信号ＩＢ ＩＮＴによって示される数が大きくなるにつれて、バイアス電流も大きくなり、バイアス電流制御信号ＩＢ ＩＮＴによって示される数とバイアス電流とは比例関係を有している。
【００９６】
図８は、４ビットのバイアス電流制御信号ＩＢ ＩＮＴ［３：０］と、セトリング時間との関係を示すグラフである。
【００９７】
バイアス電流制御信号ＩＢ ＩＮＴによって示される数が大きくなるにつれて、立ち上がりセトリング時間および立ち下がりセトリング時間は、ともに減少する。
【００９８】
したがって、図７および図８から理解されるように、バイアス電流が大きくなるとともに、立ち上がりセトリング時間および立ち下がりセトリング時間が減少する。
【００９９】
このように、本発明によれば、バッファアンプ電流制御回路３０がバッファアンプ２０に出力するバイアス電流を変化させることによって、バッファアンプ２０が出力するアナログ信号のセトリング時間を変化させることができる。したがって、液晶パネルに固有な抵抗値Ｒと容量値Ｃとのばらつきを考慮し、最適なセトリング時間を調整することができる。
【０１００】
したがって、バイアスアンプ電流制御回路３０において、容量値Ｃと抵抗値Ｒとによって表される液晶パネル２００の負荷の大きさにより、必要とする負荷電力と液晶パネル内部でセトリングするセトリング時間に応じバイアス電流が決められる。また、セトリング時間は、動作周波数以内で調整される。
【０１０１】
以上のように、バッファアンプ電流制御回路３０が、液晶パネル２００の負荷特性に応じてバイアス電流を制御することにより、バッファアンプ２０は、液晶パネル２００に最適な電流を供給することができる。
【０１０２】
なお、図７および図８は、いずれも、ＴＳＭＣ社のプロセスを用いてバッファアンプ２０の設計を行ったときのバイアス電流とセトリング時間との関係をＲ＝２２０Ω、Ｃ＝２００ｐＦの場合にて、シミュレーションした結果である。
【０１０３】
図９は、本発明によるディジタル−アナログコンバータ回路を含む液晶表示装置３００を示す模式図である。
【０１０４】
この液晶表示装置３００は、大規模集積回路（ＬＳＩ）である液晶コントローラ４００（以下、ＬＣＤＣともよぶ）と、液晶コントローラ４００に接続された液晶パネル２００とを含む。
【０１０５】
ホスト５５０は、表示データ信号および液晶コントローラ４００を制御するコマンド信号を液晶コントローラ４００に送信する。
【０１０６】
液晶コントローラ４００は、ホストインターフェース４０５と、レジスタ４１０と、発振回路（ＯＳＣ：ｏｓｃｉｌｌａｔｏｒ）４１５と、タイミング発生器４２０と、ＶＲＡＭコントローラ４２５と、ディスプレイランダムアクセスメモリ（ＲＡＭ：Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｅｏｒｙ、以下、ディスプレイＲＡＭ）４３０と、γ補正回路４３５と、ディジタル−アナログコンバータ回路部４５０とを含む。
【０１０７】
ディジタル−アナログコンバータ回路部４５０は、赤色ディジタル−アナログコンバータ回路１００Ｒと、緑色ディジタル−アナログコンバータ回路１００Ｇと、青色ディジタル−アナログコンバータ回路１００Ｂとを含む。
【０１０８】
赤色ディジタル−アナログコンバータ回路１００Ｒと、緑色ディジタル−アナログコンバータ回路１００Ｇと、青色ディジタル−アナログコンバータ回路１００Ｂは、それぞれ、図１を参照して説明したディジタル−アナログコンバータ回路１００に対応している。また、赤色ディジタル−アナログコンバータ回路１００Ｒと、緑色ディジタル−アナログコンバータ回路１００Ｇと、青色ディジタル−アナログコンバータ回路１００Ｂとを総称して、単にディジタル−アナログコンバータ回路１００ともいう。
【０１０９】
ホストインターフェース４０５には、ホスト５００から出力された表示データ信号およびコマンド信号が入力され、ホストインターフェース４０５は、表示データ信号によって示される表示データをディスプレイＲＡＭ４３０に格納し、コマンド信号によって示されるコンマンドデータをレジスタ４１０に格納する。
【０１１０】
レジスタ４１０は、格納されたコマンドデータを用いて、液晶パネル２００のためのタイミング信号を生成するタイミング発生器４２０、ディスプレイＲＡＭ４３０に表示データを書き込むタイミングを生成するＶＲＡＭコントローラ４２５にそれぞれ命令を出す。
【０１１１】
タイミング発生器４２０は、液晶パネル２００を制御するためのタイミング信号として、ソース制御信号およびゲート制御信号を発生する。
【０１１２】
ホスト５００から入力された信号は、発振回路４１５のタイミングで同期を取る。
【０１１３】
ディスプレイＲＡＭ４３０に格納された表示データは、γ補正回路４３５に入力される。
γ補正回路４３５は、赤色γ補正テーブル４３５Ｒと、緑色γ補正テーブル４３５Ｇと、青色γ補正テーブル４３５Ｂとを含む。
【０１１４】
赤色γ補正テーブル４３５Ｒ、緑色γ補正テーブル４３５Ｇ、青色γ補正テーブル４３５Ｂのそれぞれは、液晶パネル２００の画素２３２の電圧とその光透過との間の非線形な関係を、液晶の特性にあうように補償するために提供されたものである。
【０１１５】
通常、赤色γ補正テーブル４３５Ｒ、緑色γ補正テーブル４３５Ｇ、青色γ補正テーブル４３５Ｂは、参照テーブル方式になっており、書き換えも可能である。
【０１１６】
γ補正回路４３５によって補正された表示データのうち赤色に関する表示データは、赤色ディジタル−アナログコンバータ回路１００Ｒに入力され、緑色に関する表示データは、緑色ディジタル−アナログコンバータ回路１００Ｇに入力され、青色に関する表示データは、青色ディジタル−アナログコンバータ回路１００Ｂに入力される。ここで、表示データはディジタル信号で示されている。
【０１１７】
赤色ディジタル−アナログコンバータ回路１００Ｒ、緑色ディジタル−アナログコンバータ回路１００Ｇ、青色ディジタル−アナログコンバータ回路１００Ｂによって、ディジタル信号はアナログ信号に変換される。
【０１１８】
アナログ信号は、タイミング発生器４２０において発生されたソース制御信号とゲート制御信号とに同期して、液晶パネル２００に送られる。
【０１１９】
ＤＣ／ＤＣコンバータ５５０は、液晶コントローラ４００に内蔵されたディジタル−アナログコンバータ１００の電源電圧および液晶パネル２００の電源電圧を生成する。ＤＣ／ＤＣコンバータ５５０から出力される信号の立ち上げのタイミングおよび立ち下げのタイミングは、液晶コントローラ４００のタイミング発生器４２０によって制御される。
【０１２０】
アナログソースドライバ２１０は、図５を参照して説明したように、シフトレジスタ２１２と複数のアナログスイッチ２１４とを含んでいる。
【０１２１】
図１０は、本発明の実施形態による液晶表示装置３００における信号波形である。ここで、液晶表示装置３００の液晶パネル２００の解像度は、１７６×２４０である。
【０１２２】
ＯＳＣは、液晶コントローラ４００内の発振回路４１５の周波数で、タイミング発生器４２０のためのクロック信号として使用される。
【０１２３】
Ｒ［７：０］、Ｇ［７：０］、Ｂ［７：０］は、それぞれ、赤色、緑色、青色の８ビットのディジタル信号である。
【０１２４】
信号ＳＣＫおよび信号ＳＣＫＢは、アナログソースドライバ２１０のシフトレジスタ２１２のクロックとして入力される。
【０１２５】
信号ＳＳＰは水平同期信号に相当し、信号ＳＳＰが入力されると信号ＳＣＫ、ＳＣＫＢに応じて、シフトレジスタ２１２は、ＳＲ１信号からＳＲ１７６信号を順次ハイにする。ここで、ＳＲ１信号は、第１列目の画素のための信号であり、ＳＲ１７６信号は、第１７６列目の画素のための信号である。
【０１２６】
信号ＳＲ１から信号ＳＲ１７６は、アナログスイッチ２１４のオン／オフを切り替え、アナログスイッチ２１４がドット方向に順次オンになり、液晶素子２３８にＲＯＵＴ，ＧＯＵＴ、ＢＯＵＴで示される電圧が印加される。
【０１２７】
表示データが転送されている間、パワーダウン信号ＰＤは、ディジタル−アナログコンバータ回路１００が動作状態であることを示す“ロー”であり、必要な表示データを送信した後は、消費電力を低減するため“ハイ”となり、ディジタル−アナログコンバータ回路１００を停止状態にする。
【０１２８】
信号ＧＳＰＢは、垂直同期信号に相当し、液晶パネル２００内のゲートドライバ２２０に入力される。ゲートドライバ２２０は、通常、シフトレジスターによって構成されており、クロック信号ＧＣＫ１、ＧＣＫ２を入力することで、走査方向に薄膜トランジスタ２３６のゲートを順次オンにする。
【０１２９】
なお、上記説明では、ディジタル−アナログコンバータ回路が、ディジタル信号を変換することによって得られたアナログ信号を、液晶パネルに出力する形態について説明したが、本発明はこれに限定されない。本発明は、ディジタル信号を変換することによって得られたアナログ信号を、任意の装置に出力してもよい。
【０１３０】
また、上記説明では、ディジタル−アナログコンバータ回路が８ビットのディジタル信号に基づいてアナログ信号を生成する形態について説明したが、本発明はこれに限定されない。本発明は、任意の数のビットのディジタル信号に基づいてアナログ信号を生成するディジタル−アナログコンバータ回路に適用可能である。
【０１３１】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１３２】
上述したように、本発明によれば、抵抗値Ｒと容量値Ｃとによってモデル化される液晶パネルの特性に応じて、バッファアンプ電流制御回路がバッファアンプに出力するバイアス電流を調整することにより、バッファアンプから出力されるアナログ信号の電流を調整することができる。
【図面の簡単な説明】
【０１３３】
【図１】図１は、本発明のある実施の形態によるディジタル−アナログコンバータ回路の模式図である。
【図２】図２は、ディジタル−アナログコンバータおよびラッチ回路の詳細を示す模式図である。
【図３】図３は、ディジタル信号Ｑ０〜Ｑ７がデータ（１０００００００）を表す場合、ディジタル−アナログコンバータの合成抵抗について説明するための模式図である。
【図４】図４は、ディジタル信号Ｑ０〜Ｑ７がデータ（００００００００）を表す場合、ディジタル−アナログコンバータの合成抵抗について説明するための模式図である。
【図５】図５は、本発明の液晶パネルを示す模式図である。
【図６】図６は、ディジタル−アナログコンバータ回路から出力されたアナログ信号の電圧の時間変化を示すグラフである。
【図７】図７は、４ビットのバイアス電流制御信号ＩＢ ＩＮＴ［３：０］と、バッファアンプ電流制御回路によってバッファアンプに出力されるバイアス電流との関係を示すグラフである。
【図８】図８は、４ビットのバイアス電流制御信号ＩＢ ＩＮＴ［３：０］と、セトリング時間との関係を示すグラフである。
【図９】図９は、本発明によるディジタル−アナログコンバータ回路を含む液晶表示装置を示す模式図である。
【図１０】図１０は、本発明の実施形態による液晶表示装置における信号波形である。
【符号の説明】
【０１３４】
１０．      ディジタル−アナログコンバータ
１２．      抵抗器
１４．      抵抗器
２０．      バッファアンプ
３０．      バッファアンプ電流制御回路
３２．      レベルシフター
３４．      バイアス回路
４０．      レベルシフター
４２．      Ｄフリップフロップ
４４．      ラッチ回路
５０．      ＣＭＯＳバッファ
６０．      レベルシフター
７０．      外部回路
７１．      ＡＮＤ回路
７２．      ＡＮＤ回路
７３．      インバータ回路
１００．    ディジタル−アナログコンバータ回路
２００．    液晶パネル
２１０．    アナログドライバ
２１１      配線
２１２．    シフトレジスタ
２１４．    アナログスイッチ
２２０．    ゲートドライバ
２３０．    表示部
２３２．    画素
２３４．    単位画素
２３６．    薄膜トランジスタ
２３８．    液晶素子
２４０．    共通電極
３００．    液晶表示装置
４００．    液晶コントローラ
４０５．    ホストインターフェース
４１０．    レジスタ
４１５．    発振回路
４２０．    タイミング発生器
４２５．    ＶＲＡＭコントローラ
４３０      ディスプレイＲＡＭ
４３５．    γ補正回路
４５０．    ディジタル−アナログコンバータ回路部
【図１】
2005295240.tif 000003
【図２】
2005295240.tif 000004
【図３】
2005295240.tif 000005
【図４】
2005295240.tif 000006
【図５】
2005295240.tif 000007
【図６】
2005295240.tif 000008
【図７】
2005295240.tif 000009
【図８】
2005295240.tif 000010
【図９】
2005295240.tif 000011
【図１０】
2005295240.tif 000012