(57)【要約】【課題】  本発明は、低コストで製造できるＴＦＴ基板を提供し、且つ、大面積基板に対しても基板全面において均一な膜厚が得られる蒸着装置により、大画面を有する発光装置を提供するものである。【解決手段】  本発明は、アモルファス半導体膜、セミアモルファス半導体膜、または有機半導体膜を活性層とするＴＦＴを備えた画素部（または駆動回路）が設けられた大面積基板１００に向けて、蒸着源を移動させながら蒸着を行って発光素子を作製する。【選択図】  図１
2005063952.tif 000002
【特許請求の範囲】
【請求項１】
基板に対向して配置した蒸着源から有機化合物を含む材料を蒸着させて、前記基板上に設けられた第１の電極上に有機化合物を含む膜を形成し、該有機化合物を含む膜上に第２の電極を形成する発光装置の作製方法であり、
前記基板に設けられたアモルファス半導体膜またはセミアモルファス半導体膜を活性層とするＴＦＴに接続された第１の電極がマトリクス状に配置されている画素部の長辺または短辺に対して平行に蒸着源を移動させて前記第１の電極上に有機化合物を含む膜を形成する工程と、
該有機化合物を含む膜上に第２の電極を形成する工程とを有することを特徴とする発光装置の作製方法。
【請求項２】
請求項１において、前記画素部は、並行、または直列に複数配置されていることを特徴とする発光装置の作製方法。
【請求項３】
請求項１または請求項２において、蒸着の際、前記蒸着源と前記基板との間隔が、３０ｃｍ以下であることを特徴とする発光装置の作製方法。
【請求項４】
請求項１乃至３のいずれか一において、前記蒸着源は、基板のＸ方向またはＹ方向に移動することを特徴とする発光装置の作製方法。
【請求項５】
請求項１乃至４のいずれか一において、前記蒸着源には、複数の容器が設置してあり、同時に加熱して複数の方向から蒸着材料をぶつけあうことで微粒子化させることを特徴とする発光装置の作製方法。
【請求項６】
請求項１乃至５のいずれか一において、前記第１の電極は、アモルファス半導体膜またはセミアモルファス半導体膜を活性層とするＴＦＴに電気的に接続している発光素子の陰極、或いは陽極であることを特徴とする発光装置の作製方法。
【請求項７】
請求項１乃至６のいずれか一において、前記アモルファス半導体膜またはセミアモルファス半導体膜は、珪化物気体を用いたＣＶＤ法により形成することを特徴とする発光装置の作製方法。
【請求項８】
基板に対向して配置した蒸着源から有機化合物を含む材料を蒸着させて、前記基板上に設けられた第１の電極上に有機化合物を含む膜を形成し、該有機化合物を含む膜上に第２の電極を形成する発光装置の作製方法であり、
第１の導電体を形成する工程と、
前記第１の導電体上に第１の絶縁体と第１の半導体を積層形成した後、第１のパターンを用いて前記第１の半導体をパターニングする工程と、
パターニングされた前記第１の半導体に接する第２の絶縁体を形成した後、第２のパターンを用いて前記第２の絶縁体をパターニングする工程と、
前記第２の絶縁体上に第２及び第３の半導体を積層形成する工程と、
前記第３の半導体に接するように、第２の導電体を形成した後、前記第２の導電体をマスクとして、前記第２及び前記第３の半導体をパターニングして薄膜トランジスタを作製する工程と、
前記第２の導電体と接する第１の電極を形成する工程と、
蒸着源を移動させて前記第１の電極上に有機化合物を含む膜を形成する工程と、
該有機化合物を含む膜上に第２の電極を形成する工程とを有し、
前記第１乃至前記第３の半導体として、セミアモルファス半導体を形成し、
前記第１及び前記第２のパターンは、有機樹脂を含む組成物を選択的に吐出して形成し、
前記第１及び前記第２の導電体は、導電性材料を含む組成物を選択的に吐出して形成することを特徴とする発光装置の作製方法。
【請求項９】
請求項８において、前記第２及び前記第３の半導体にＮ型を付与する不純物元素を添加することを特徴とする発光装置の作製方法。
【請求項１０】
請求項８または請求項９において、前記組成物は、銀、金、銅又はインジウム錫酸化物を含むことを特徴とする発光装置の作製方法。
【請求項１１】
請求項８乃至１０のいずれか一において、前記第１及び前記第２のパターンは、感光剤を溶媒に分解又は分散させたものであることを特徴とする発光装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【０００３】
近年、自発光型の発光素子としてＥＬ素子を有した発光装置の研究が活発化している。この発光装置は有機ＥＬディスプレイ、又は有機発光ダイオードとも呼ばれている。これらの発光装置は、動画表示に適した速い応答速度、低電圧、低消費電力駆動などの特徴を有しているため、新世代の携帯電話や携帯情報端末（ＰＤＡ）をはじめ、次世代ディスプレイとして大きく注目されている。
【０００４】
有機化合物を含む層を発光層とするＥＬ素子は、有機化合物を含む層（以下、ＥＬ層と記す）が陽極と、陰極との間に挟まれた構造を有し、陽極と陰極とに電界を加えることにより、ＥＬ層からルミネッセンス（Electro Luminescence）が発光する。またＥＬ素子からの発光は、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがある。
【０００５】
上記のＥＬ層は「正孔輸送層／発光層／電子輸送層」に代表される積層構造を有している。また、ＥＬ層を形成するＥＬ材料は低分子系（モノマー系）材料と高分子系（ポリマー系）材料に大別され、低分子系材料は、蒸着装置を用いて成膜される。
【０００６】
従来の蒸着装置は基板ホルダに基板を設置し、ＥＬ材料、つまり蒸着材料を封入したルツボ（または蒸着ボート）と、昇華するＥＬ材料の上昇を防止するシャッターと、ルツボ内のＥＬ材料を加熱するヒータとを有している。そして、ヒータにより加熱されたＥＬ材料が昇華し、回転する基板に成膜される。このとき、均一に成膜を行うために、基板とルツボとの間の距離は１ｍ以上離している。
【０００７】
従来の蒸着装置や蒸着方法では、蒸着によりＥＬ層を形成する場合、昇華したＥＬ材料の殆どが蒸着装置の成膜室内の内壁、シャッターまたは防着シールド（蒸着材料が成膜室の内壁に付着することを防ぐための保護板）に付着してしまった。そのため、ＥＬ層の成膜時において、高価なＥＬ材料の利用効率が約１％以下と極めて低く、発光装置の製造コストは非常に高価なものとなっていた。
【０００８】
また従来の蒸着装置は、均一な膜を得るため、基板と蒸着源との間隔を１ｍ以上離していた。そのため、蒸着装置自体が大型化し、蒸着装置の各成膜室の排気に要する時間も長時間となるため成膜速度が遅くなり、スループットが低下してしまう。また、大面積基板になると、基板の中央部と周縁部とで膜厚が不均一になりやすい問題が生じる。さらに、蒸着装置は基板を回転させる構造であるため、大面積基板を目的とする蒸着装置には限界があった。
【０００９】
これらの点から上記課題を解決する１つの手段として、本出願人は、蒸着装置（特許文献１、特許文献２）を提案している。
【特許文献１】特開２００１−２４７９５９号公報
【特許文献２】特開２００２−６０９２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は、ＥＬ材料の利用効率を高めることによって製造コストを削減し、且つ、ＥＬ層成膜の均一性やスループットの優れた製造装置の一つである蒸着装置及び蒸着方法を提供するものである。また、本発明の蒸着装置及び蒸着方法により作製される発光装置およびその作製方法を提供するものである。
【００１１】
また本発明は、例えば、基板サイズが、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍのような大面積基板に対して、効率よくＥＬ材料を蒸着する製造装置を提供するものである。また、本発明は、低コストで製造できるＴＦＴ基板を提供し、且つ、大面積基板に対しても基板全面において均一な膜厚が得られる蒸着装置により、大画面を有する発光装置を提供するものである。
【課題を解決するための手段】
【００１２】
本発明は、アモルファスシリコンを活性層とするｎチャネル型ＴＦＴ、またはセミアモルファス半導体（以下ＳＡＳとも表記する）を活性層とするＴＦＴ、または有機半導体膜を活性層とするＴＦＴを備えた画素部（または駆動回路）が設けられた大面積基板に向けて蒸着を行って有機発光素子を作製することを特徴としている。
【００１３】
本発明において蒸着は、基板を固定し、蒸着源を移動させて成膜を行う。大面積基板と蒸着源との間隔距離を代表的には３０ｃｍ以下、好ましくは２０ｃｍ以下、さらに好ましくは５ｃｍ〜１５ｃｍに狭め、蒸着材料の利用効率及びスループットを格段に向上させる。
【００１４】
また、大面積基板を用いる場合、蒸着マスクも大きくなるため、マスクを貼り付ける枠付近は引っ張られるが、マスクの真ん中付近にたわみが生じる恐れがある。そこで本発明では、マスクに補助線を設け、引っ張ることによってマスクにたわみを生じさせることなく基板に密着させる。この補助線としてはマスク材料と異なる金属、例えば形状記憶合金などを用いることが好ましい。
【００１５】
また、本発明は、非晶質半導体膜の中に結晶粒が分散するように存在しているセミアモルファス半導体膜を用い、薄膜トランジスタ（ＴＦＴ）を作製し、該ＴＦＴを画素部または駆動回路に用いて発光装置を作製する。セミアモルファス半導体膜を用いたＴＦＴは、その移動度が２〜１０ｃｍ2／Ｖ・ｓｅｃと、非晶質半導体膜を用いたＴＦＴの２〜２０倍の移動度を有しているので、駆動回路の一部または全体を、画素部と同じ基板上に一体形成することができる。
【００１６】
ＳＡＳは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体である。この半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なＳＡＳが得られる。このようなＳＡＳに関する記述は、例えば、特許３０６５５２８号公報で開示されている。
【００１７】
また、ＳＡＳは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いＮ型の電気伝導性を示す。これは、ＳＡＳ中に含まれる不純物によるもので、代表的には酸素がＮ型の伝導性を付与するものとして考えられている。ＳＡＳに含まれる酸素は、成膜時の高周波電力密度に応じても変化する。本発明においては、ＳＡＳの酸素濃度は５×１０19atoms/cm3以下、好ましくは１×１０19atoms/cm3以下とすることが望ましい。勿論、この酸素の全てがドナーとして機能する訳ではないので、導電型を制御するには、それに応じた量の不純物元素を添加することとなる。
【００１８】
セミアモルファス半導体膜（微結晶半導体膜）は、多結晶半導体膜と異なり、セミアモルファス半導体膜として直接基板上に成膜することができる。具体的には、ＳｉＨ4をＨ2で流量比２〜１０００倍、好ましくは１０〜１００倍に希釈して、プラズマＣＶＤ法を用いて成膜することができる。上記方法を用いて作製されたセミアモルファス半導体膜は、０．５ｎｍ〜２０ｎｍの結晶粒を非晶質半導体中に含む微結晶半導体膜も含んでいる。よって、多結晶半導体膜を用いる場合と異なり、半導体膜の成膜後に結晶化の工程を設ける必要がない。そして、レーザ光を用いた結晶化を行う多結晶半導体膜を用いたＴＦＴのように、レーザビームの長軸の長さに限界があるために、基板の寸法に制限が生じるようなことがない。つまり、第５世代以降のメータ角の基板上にも簡単に作製することができる。
【００１９】
また、アモルファスシリコン膜、セミアモルファスシリコン膜、または有機半導体膜をＴＦＴの活性層とすることで、多結晶半導体膜を用いたＴＦＴと比べてＴＦＴの作製における工程数を削減することができ、その分、発光装置の歩留まりを高め、コストを抑えることができる。
【００２０】
なお、セミアモルファスシリコン膜をＴＦＴの活性層とする場合、チャネル形成領域は、その膜厚方向において全てセミアモルファス半導体である必要はなく、少なくとも一部にセミアモルファス半導体を含んでいれば良い。
【００２１】
本明細書で開示する発明の構成は、
基板に対向して配置した蒸着源から有機化合物を含む材料を蒸着させて、前記基板上に設けられた第１の電極上に有機化合物を含む膜を形成し、該有機化合物を含む膜上に第２の電極を形成する発光装置の作製方法であって、
前記基板に設けられたアモルファス半導体膜またはセミアモルファス半導体膜を活性層とするＴＦＴに接続された第１の電極がマトリクス状に配置されている画素部の長辺または短辺に対して平行に蒸着源を移動させて前記第１の電極上に有機化合物を含む膜を形成する工程と、
該有機化合物を含む膜上に第２の電極を形成する工程とを有することを特徴とする発光装置の作製方法である。
【００２２】
また、上記構成において、多面取りする場合、前記画素部は、並行、または直列に複数配置されていることを特徴としている。
【００２３】
また、上記構成において、蒸着の際、前記蒸着源と前記基板との間隔が、３０ｃｍ以下であることを特徴としている。
【００２４】
また、上記構成において、前記蒸着源は、基板のＸ方向またはＹ方向に移動することを特徴としている。
【００２５】
また、上記構成において、前記蒸着源には、複数の容器が設置してあり、同時に加熱して複数の方向から蒸着材料をぶつけあうことで微粒子化させることを特徴としている。
【００２６】
また、上記構成において、前記第１の電極は、アモルファス半導体膜またはセミアモルファス半導体膜を活性層とするＴＦＴに電気的に接続している発光素子の陰極、或いは陽極であることを特徴としている。
【００２７】
発光素子の陰極としては、仕事関数の小さい（仕事関数３．８ｅＶ以下）金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。陰極材料の具体例としては、元素周期律の１族または２族に属する元素、すなわちＬｉやＣｓ等のアルカリ金属、およびＭｇ、Ｃａ、Ｓｒ等のアルカリ土類金属、およびこれらを含む合金（Ｍｇ：Ａｇ、Ａｌ：Ｌｉ）や化合物（ＬｉＦ、ＣｓＦ、ＣａＦ2）の他、希土類金属を含む遷移金属を用いることができるが、Ａｌ、Ａｇ、ＩＴＯ等の金属（合金を含む）とを積層したものを用いることもできる。
【００２８】
発光素子の陽極としては、仕事関数の大きい（仕事関数４．０ｅＶ以上）金属、合金、電気伝導性化合物、およびこれらの混合物などを用いることが好ましい。なお、陽極材料の具体例としては、ＩＴＯ（ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）、ＩＴＳＯ、酸化亜鉛（ＺｎＯ）、酸化インジウムに２〜２０[％]の酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（ｉｎｄｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ）の他、金（Ａｕ）、白金（Ｐｔ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、または金属材料の窒化物（ＴｉＮ）等を用いることができる。
【００２９】
スパッタ法で得られるＩＴＯを用いた場合には表面に微小な凹凸を有するため、有機化合物を含む層を蒸着する前にＣＭＰ研磨を行うことが好ましいが、本発明のように大面積基板を用いる場合、ＣＭＰ研磨を行って基板全面に渡って微小な凹凸を低減することは困難である。そこで、ＩＴＯに代えて陽極を蒸着法またはスパッタ法で得られるＭｏＯｘ、またはＶＯｘとすると、ＣＭＰ研磨を行わなくてよいため、有用である。また、陽極をＭｏＯｘ、またはＶＯｘとする場合、同時に形成する端子電極（画素部の外側に形成されるＦＰＣとの接続用パッド）もＭｏＯｘ、またはＶＯｘで形成することが好ましい。
【００３０】
また、陰極上に有機化合物を含む層を蒸着する場合、一般式（１）で表される物質と、アルカリ金属、アルカリ土類金属、または遷移金属のいずれか一とを０．１〜１０（モル比）、より好ましくは０．５〜２（モル比）で含有する陰極材料を用いるとＣＭＰ研磨を行わなくてよいため、有用である。
【００３１】
【化１】
2005063952.tif 000003
（式中、Ａｒはアリール基を示し、Ｒ１〜Ｒ４は、それぞれ独立に水素、ハロゲン、シアノ基、アルキル基（ただし、炭素数１〜１０）、ハロアルキル基（ただし、炭素数１〜１０）、アルコキシル基（ただし、炭素数１〜１０）、置換または無置換のアリール基、置換または無置換の複素環残基を示す。）
【００３２】
具体的には、上記一般式（１）に示すベンゾオキサゾール誘導体（ＢｚＯＳと示す）にＬｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｍｇ、Ｃａ、Ｓｒ、Ｃｅ、Ｙｂ等をドーピングすることにより形成する。例えば、ベンゾオキサゾール誘導体とアルカリ金属であるＬｉとのモル比が２となるようにして、共蒸着法により形成する。
【００３３】
また、他の陰極材料として、一般式（２）で表される物質と、アルカリ金属、アルカリ土類金属、または遷移金属のいずれか一とを０．１〜１０（モル比）、より好ましくは０．５〜２（モル比）で含有する陰極材料を用いるとＣＭＰ研磨を行わなくてよいため、有用である。
【００３４】
【化２】
2005063952.tif 000004
（式中、二つのXは同じであっても異なる構造であってもよい。Ｒ１〜Ｒ８は、それぞれ独立に水素、ハロゲン、シアノ基、アルキル基（ただし、炭素数１〜１０）、ハロアルキル基（ただし、炭素数１〜１０）、アルコキシル基（ただし、炭素数１〜１０）、置換または無置換のアリール基、置換または無置換の複素環残基を示す。）
【００３５】
具体的には、上記一般式（２）に示すピリジン誘導体（ＰＹと示す）にＬｉ、Ｎａ、Ｋ、Ｒｂ、Ｃｓ、Ｆｒ、Ｍｇ、Ｃａ、Ｓｒ、Ｃｅ、Ｙｂ等をドーピングすることにより形成する。例えば、ピリジン誘導体とアルカリ金属であるＬｉとのモル比が２となるようにして、共蒸着法により形成する。
【００３６】
上記に示したベンゾオキサゾール誘導体やピリジン誘導体は、優れた電子注入性を有し、かつ成膜した場合に結晶化しにくい材料であることから、素子特性に優れ、素子寿命の長い発光素子を形成することができる。
【００３７】
また、陽極をＭｏＯｘ、またはＶＯｘとし、陰極をアルカリ金属、アルカリ土類金属、または遷移金属のいずれか一がドーピングされたベンゾオキサゾール誘導体、またはピリジン誘導体とすることで、ＩＴＯを用いない発光素子を作製することもできる。
【００３８】
また、上記構成において、前記アモルファス半導体膜またはセミアモルファス半導体膜は、珪化物気体を用いたＣＶＤ法により形成することを特徴としている。
【００３９】
また、インクジェット等でＴＦＴを作製してもよく、他の発明の構成は、
基板に対向して配置した蒸着源から有機化合物を含む材料を蒸着させて、前記基板上に設けられた第１の電極上に有機化合物を含む膜を形成し、該有機化合物を含む膜上に第２の電極を形成する発光装置の作製方法であって、
第１の導電体を形成する工程と、
前記第１の導電体上に第１の絶縁体と第１の半導体を積層形成した後、第１のパターンを用いて前記第１の半導体をパターニングする工程と、
パターニングされた前記第１の半導体に接する第２の絶縁体を形成した後、第２のパターンを用いて前記第２の絶縁体をパターニングする工程と、
前記第２の絶縁体上に第２及び第３の半導体を積層形成する工程と、
前記第３の半導体に接するように、第２の導電体を形成した後、前記第２の導電体をマスクとして、前記第２及び前記第３の半導体をパターニングして薄膜トランジスタを作製する工程と、
前記第２の導電体と接する第１の電極を形成する工程と、
蒸着源を移動させて前記第１の電極上に有機化合物を含む膜を形成する工程と、
該有機化合物を含む膜上に第２の電極を形成する工程とを有し、
前記第１乃至前記第３の半導体として、セミアモルファス半導体を形成し、
前記第１及び前記第２のパターンは、有機樹脂を含む組成物を選択的に吐出して形成し、
前記第１及び前記第２の導電体は、導電性材料を含む組成物を選択的に吐出して形成することを特徴とする発光装置の作製方法である。
【００４０】
また、上記構成において、前記第２及び前記第３の半導体にＮ型を付与する不純物元素を添加することを特徴としている。
【００４１】
また、上記構成において、前記組成物は、銀、金、銅又はインジウム錫酸化物を含むことを特徴としている。
【００４２】
また、上記構成において、前記第１及び前記第２のパターンは、感光剤を溶媒に分解又は分散させたものであることを特徴としている。
【００４３】
また、薄膜トランジスタの作製に際し、液滴吐出法（インクジェット法）を用いることで、選択的に組成物を吐出してパターンを形成することを特徴とする。そして、液滴吐出法を用いることで、所望の領域のみに描画されたパターンを用いて、半導体等のパターニングを行うことを特徴とする。
【００４４】
また、液滴吐出法を用いることにより、レジストによるマスクを全く用いない、又は数枚のみを用いるだけで、薄膜トランジスタを形成することが可能となる。従って、レジストの塗布、レジストの焼成、露光、現像、現像後の焼成、レジスト剥離等の工程を省略することができるため、工程の簡略化によるコストの大幅な低減や信頼性の向上が実現される。
【発明の効果】
【００４５】
本発明は、大面積基板を用いた量産工程に適した蒸着装置により蒸着材料のロスを抑えて、発光装置全体の製造コストを削減することができる。
【００４６】
また、本発明は、大面積基板を用いた量産工程に適したアモルファス半導体膜またはセミアモルファス半導体膜をＴＦＴの活性層に用いることで、成膜後における半導体膜の結晶化の工程を省略することができ、製造コストを抑えることができる。
【００４７】
また、セミアモルファス半導体膜をＴＦＴの活性層に用いれば、駆動回路をも作製できるため、ＴＦＴの工程を複雑化させることなく、発光装置のシステムオンパネル化を実現することができる。
【００４８】
また、アモルファス半導体膜をＴＦＴの活性層に用いれば、従来ある既存の製造ラインを使用してアモルファスＴＦＴ基板を作製することができ、設備コストを抑えることができる。
【発明を実施するための最良の形態】
【００４９】
本発明の最良の形態について、以下に説明する。図１に蒸着装置の上面図の一例を示す。
【００５０】
図１中、１００は大面積基板、１０１は成膜室、１０２は設置室、１０３、１０４，１１７はシャッター、１０５は搬送室、１０６はロボットアーム、１０７は蒸着された領域、１０８はパネルとなる領域、１０９は蒸着ホルダ、１１０はルツボ（材料収納容器）、１１５はルツボ設置台、１１６はルツボ搭載ユニットを指している。ここではルツボが四角状である例を示しているが、特に限定されず、円筒形であってもよい。
【００５１】
また、大面積基板１００には予め、第１の電極（陰極あるいは陽極）と、該第１の電極の端部を覆う絶縁物（隔壁）とが設けられており、第１の電極に接続している薄膜トランジスタ（電流制御用ＴＦＴ）およびその他の薄膜トランジスタ（スイッチング用ＴＦＴなど）が複数設けられている。なお、薄膜トランジスタは、アモルファスシリコン膜を活性層とするｎチャネル型ＴＦＴ、またはセミアモルファス半導体膜（微結晶半導体膜）を活性層とするＴＦＴ、または有機半導体膜を活性層とするＴＦＴを用いることができる。
【００５２】
なお、大面積基板１００には１つパネルとなる領域１０８で、例えば２２インチ〜５０インチの画面サイズを有する発光装置が一つ完成できるよう設計されている例を示している。また、大面積基板１００に複数のパネルを設計して多面どりとしてもよい。
【００５３】
また、マスク１１３が大面積基板１００に接してアライメントされている。具体的には、１枚のマスクを１画素分ずつずらして、アライメントを３回行って蒸着することによってＲＧＢを塗り分ける。
【００５４】
また、図２は図１の装置断面図を示している。なお、図２において図１の符号と同一の箇所には同一の符号を用いている。
【００５５】
パターン開口を有する薄板状のマスク１１３は、枠状のマスクフレーム１１４に接着または溶接により固定されている。蒸着する材料に適した加熱を行いながら蒸着することが好ましく、その加熱温度で適度なテンションがマスクにかかるように適宜固定する位置を決定すればよい。また、大面積基板との位置合わせは、マスク１１３およびマスクフレーム１１４を支持するマスクホルダ１１１によって行う。まず、搬送された大面積基板はアライメント機構１１２ａによって支持され、マスクホルダ１１１に搭載させる。次いで、マスク１１３に載せられた大面積基板をアライメント機構１１２ｂに近づけて磁力によりマスク１１３とともに大面積基板を引き付け固定する。なお、アライメント機構１１２ｂには永久磁石（図示しない）や加熱手段（図示しない）が設けられている。
【００５６】
また、蒸着を行う際には、ロボットアーム１０６の先端をＸ方向、Ｙ方向、またはＺ方向に移動させながら大面積基板に蒸着を行ってゆく。ロボットアーム１０６の先端には蒸着ホルダ１０９が設けられており、蒸着材料が収納された容器１１０がセットされている。
【００５７】
また、容器１１０を蒸着ホルダ１０９へ搭載する際には、設置室１０２に設けられた容器搭載ユニット１１６によって、成膜室の外部の容器設置台１１５に設置した容器を成膜室１０１内の蒸着ホルダ１０９に搭載する。また、容器を搭載しやすいようにロボットアーム１０６を移動させることが好ましい。このように設置室１０２を設け、設置室内を真空と大気圧とを適宜切り替えることで、成膜室１０１内を常に真空とすることができる。
【００５８】
なお、共蒸着を行う場合、蒸発中心が蒸着される大面積基板の一点に合うように蒸着源の取り付け角度を自在にできるしくみとしてもよい。ただし、蒸着源ごとに角度を傾けるためには２つの蒸着源の間隔がある程度必要になってくる。従って、図３（Ａ）〜図３（Ｅ）に示すように容器を角柱形状とし、容器の開口方向で蒸発中心を調節して異なる２方向からの蒸着材料をぶつけあわせて微粒子化させることが好ましい。容器は上部パーツと下部パーツとで構成し、開口から蒸着材料が飛び出す角度が異なる上部パーツを複数用意して適宜選択すればよい。蒸着材料によって蒸着の広がり方などが異なっているため、共蒸着をする際には、異なる上部パーツを取り付けた２つの蒸着源を用意すればよい。
【００５９】
共蒸着において、２種類の異なる蒸着材料を混合させることが重要であり、図３（Ａ）〜図３（Ｅ）に示す容器であれば、容器の開口から放出された直後に混合させ、大面積基板に膜を形成することができる。特に、図２に示す蒸着装置は、大面積基板と容器の開口部との間隔距離ｄを代表的には３０ｃｍ以下、好ましくは２０ｃｍ以下、さらに好ましくは５ｃｍ〜１５ｃｍに狭め、蒸着材料の利用効率を格段に向上させている。
【００６０】
なお、図３（Ａ）は容器の斜視図であり、図３（Ｂ）は鎖線Ａ−Ｂで切断した断面図であり、図３（Ｃ）は点線Ｃ−Ｄで切断した断面図である。
【００６１】
蒸着源の取付け角度を変える場合、円筒形のルツボおよびそれを取り囲むヒータまでも傾けることになるため、２つのルツボを用いて共蒸着を行う場合には、それらの間隔が大きくなってしまう。間隔が大きくなると異なる２つの蒸着材料を均一に混合することが困難になってしまう。また、蒸着源と大面積基板との間隔を狭めて蒸着を行いたい場合には、均一な膜を得ることが困難となる。
【００６２】
そこで、蒸着源の取付け角度を変えるのではなく、容器上部８００ａの開口８１０によって蒸発中心を調節する。容器は容器上部８００ａと容器下部８００ｂと中蓋８００ｃで構成する。なお、中蓋８００ｃには複数の小さいな穴が設けられており、蒸着時には蒸着材料をその穴に通過させる。また容器は、ＢＮの焼結体、ＢＮとＡｌＮの複合焼結体、石英、またはグラファイトなどの材料で形成された、高温、高圧、減圧に耐えうるものとなっている。蒸着材料によって蒸着方向や広がり方が異なるため、各蒸着材料に適した開口８１０の面積、開口のガイド部、開口の位置を調節した容器を適宜用意する。
【００６３】
本発明の容器とすることで、蒸着源のヒータを傾けることなく、蒸着中心を調節することができる。また、図３（Ｄ）に示すように共蒸着においては開口８１０ａと開口８１０ｂの両方を向かい合わせ、複数の異なる蒸着材料（材料Ａ８０５、材料Ｂ８０６）が収納された複数の容器同士の間隔を狭め、均一に混合しながら蒸着することができる。図３（Ｄ）において加熱手段８０１〜８０４は別々の電源に接続されており、互いに独立して温度調節を行う。なお、蒸着源とは、容器および加熱手段を含んでいるものとする。また、蒸着源と大面積基板との間隔、例えば２０ｃｍ以下に狭めて蒸着を行いたい場合にも、均一な膜を得ることができる。
【００６４】
また、図３（Ｄ）とは異なる例を図３（Ｅ）に示す。図３（Ｅ）においては、開口８１０ｃは垂直方向に蒸発するような上部パーツを使用し、その方向に合わせて傾いた開口８１０ｄを有する上部パーツを使用して蒸発させる例である。図３（Ｅ）においても加熱手段８０１、８０３、８０７、８０８は別々の電源に接続されており、互いに独立して温度調節を行う。
【００６５】
また、図３（Ａ）〜図３（Ｅ）に示した本発明の容器は、開口が細長いため、均一な蒸着領域が広くなり、大面積基板を固定したまま蒸着を均一に行う場合に適している。
【００６６】
また、図１に示す蒸着装置を１室として備えたマルチチャンバー型の製造装置を用いてもよい。また、図１に示す蒸着装置をインライン式の製造装置の１室として備えることも可能であることはいうまでもない。
【００６７】
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
【実施例１】
【００６８】
図４（Ａ）に、画素の回路図の一形態を示し、図４（Ｂ）に、画素部に用いられるＴＦＴの断面図を示す。２０１は画素へのビデオ信号の入力を制御するためのスイッチング用ＴＦＴに相当し、２０２は発光素子２０３への電流の供給を制御するための駆動用ＴＦＴに相当する。具体的には、スイッチング用ＴＦＴ２０１を介して画素に入力されたビデオ信号の電位に従って、駆動用ＴＦＴ２０２のドレイン電流が制御され、該ドレイン電流が発光素子２０３に供給される。なお２０４は、スイッチング用ＴＦＴ２０１がオフのときに駆動用ＴＦＴのゲート・ソース間電圧（以下、ゲート電圧とする）を保持するための容量素子に相当し、必ずしも設ける必要はない。
【００６９】
図４（Ａ）において、具体的には、スイッチング用ＴＦＴ２０１のゲート電極が走査線Ｇに接続されており、ソース領域とドレイン領域の一方は信号線Ｓに接続され、他方は駆動用ＴＦＴ２０２のゲートに接続されている。また駆動用ＴＦＴ２０２のソース領域とドレイン領域は、一方が電源線Ｖに接続され、他方が発光素子２０３の画素電極２３０に接続されている。容量素子２０４が有する２つの電極は、一方が駆動用ＴＦＴ２０２のゲート電極に接続され、他方が電源線Ｖに接続されている。
【００７０】
なお図４（Ａ）、図４（Ｂ）では、複数のスイッチング用ＴＦＴ２０１が設けられ、直列に接続されている。なおかつゲート電極が接続された複数のＴＦＴが、第１の半導体膜を共有しているような構成を有する、マルチゲート構造となっている。マルチゲート構造とすることで、スイッチング用ＴＦＴ２０１のオフ電流を低減させることができる。具体的に図４（Ａ）、図４（Ｂ）ではスイッチング用ＴＦＴ２０１が２つのＴＦＴが直列に接続されたような構成を有しているが、３つ以上のＴＦＴが直列に接続され、なおかつゲート電極が接続されたようなマルチゲート構造であっても良い。また、スイッチング用ＴＦＴは必ずしもマルチゲート構造である必要はなく、ゲート電極とチャネル形成領域が単数である通常のシングルゲート構造のＴＦＴであっても良い。
【００７１】
ＴＦＴ２０１、２０２は逆スタガ型（ボトムゲート型）である。ＴＦＴの活性層はアモルファス半導体、またはセミアモルファス半導体、または有機半導体を用いる。なお、ＴＦＴの活性層をセミアモルファス半導体とすれば、画素部だけでなく駆動回路も同一基板上に作ることができ、ｐ型よりもｎ型の方が、移動度が高いので駆動回路に適しているが、各ＴＦＴはｎ型であってもｐ型であってもどちらでも良い。いずれの極性のＴＦＴを用いる場合でも、同一の基板上に形成するＴＦＴを全て同じ極性にそろえておくことが、工程数を抑えるためにも望ましい。
【００７２】
画素部の駆動用ＴＦＴ２０２においては、基板２００上に形成されたゲート電極２２０と、ゲート電極２２０を覆っているゲート絶縁膜２１１と、ゲート絶縁膜２１１を間に挟んでゲート電極２２０と重なっているセミアモルファス半導体膜で形成された第１の半導体膜２２２と、を有している。さらにＴＦＴ２０２は、ソース領域またはドレイン領域として機能する一対の第２の半導体膜２２３と、第１の半導体膜２２２と第２の半導体膜２２３の間に設けられた第３の半導体膜２２４とを有している。
【００７３】
また第２の半導体膜２２３は、非晶質半導体膜、セミアモルファス半導体膜、または有機半導体膜で形成されており、該半導体膜に一導電型を付与する不純物が添加されている。そして一対の第２の半導体膜２２３は、第１の半導体膜２２２におけるチャネル形成領域を間に挟んで、向かい合って設けられている。
【００７４】
また第３の半導体膜２２４は、非晶質半導体膜、セミアモルファス半導体膜、または有機半導体膜で形成されており、第２の半導体膜２２３と同じ導電型を有し、なおかつ第２の半導体膜２２３よりも導電性が低くなるような特性を有している。第３の半導体膜２２４はＬＤＤ領域として機能するので、ドレイン領域として機能する第２の半導体膜２２３の端部に集中する電界を緩和し、ホットキャリア効果を防ぐことができる。第３の半導体膜２２４は必ずしも設ける必要はないが、設けることでＴＦＴの耐圧性を高め、信頼性を向上させることができる。
【００７５】
なお、ＴＦＴ２０２をｎ型とする場合、第１の半導体膜２２２を形成する際にｎ型を付与する不純物を添加する。ＴＦＴ２０２がｎ型の場合、必ずしも第３の半導体膜２２４にｎ型の不純物を添加する必要はない。ただし、チャネルが形成される第１の半導体膜には、ｐ型の導電性を付与する不純物を添加し、極力ｉ型に近づくようにその導電型を制御しておく。
【００７６】
また、一対の第３の半導体膜２２４に接するように、配線２２５が形成されている。
【００７７】
また、ＴＦＴ２０１、２０２及び配線２２５を覆うように、絶縁膜からなる第１のパッシベーション膜２４０、第２のパッシベーション膜２４１が形成されている。ＴＦＴ２０１、２０２を覆うパッシベーション膜は２層に限らず、単層であっても良いし、３層以上であっても良い。例えば第１のパッシベーション膜２４０を窒化珪素、第２のパッシベーション膜２４１を酸化珪素で形成することができる。窒化珪素または窒化酸化珪素でパッシベーション膜を形成することで、ＴＦＴ２０１、２０２が水分や酸素などの影響により、劣化するのを防ぐことができる。
【００７８】
そして、ＴＦＴ２０１、２０２および配線２２５は、平坦な層間絶縁膜２０５で覆う。平坦な層間絶縁膜２０５は、ＰＣＶＤ法による絶縁膜に対して平坦化処理を行った膜でもよいし、シロキサン系ポリマーを用いた塗布法により得られるアルキル基を含むＳｉＯｘ膜を用いてもよい。
【００７９】
そして、配線２２５に達するコンタクトホールを形成し、配線２２５の一方に電気的に接続する画素電極２３０を形成する。
【００８０】
そして、画素電極２３０の端部を覆う絶縁物２２９（バンク、隔壁、障壁、土手などと呼ばれる）を形成する。絶縁物２２９としては、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはこれらの積層などを用いることができるが、ここでは窒化シリコン膜で覆われた感光性の有機樹脂を用いる。例えば、有機樹脂の材料としてポジ型の感光性アクリルを用いた場合、絶縁物の上端部のみに曲率半径を有する曲面を持たせることが好ましい。また、絶縁物として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。また、絶縁物２２９にもシロキサン系ポリマーを用いた塗布法により得られるアルキル基を含むＳｉＯｘ膜を適用してもよい。
【００８１】
そして、発光素子２０３の画素電極２３０上に接するように、ＥＬ層（電界発光層）２３１を形成する。なお、ＥＬ層２３１は、積層構造を有しており、少なくとも１層を図１の蒸着装置で選択的に形成する。大面積基板を用いた量産工程に適した蒸着装置（図１にその一例を示す）により蒸着材料のロスを抑えて、発光装置全体の製造コストを削減することができる。
【００８２】
そして、ＥＬ層２３１に接するように対向電極２３２が形成されている。なお発光素子２０３は陽極と陰極とを有しているが、いずれか一方を画素電極、他方を対向電極として用いる。
【００８３】
また、画素電極２３０として透明導電膜を用いた場合、ＥＬ層２３１からの発光は、基板２００を通過して図中、矢印の方向に出射される。
【００８４】
本実施例では、チャネル形成領域を含んでいる第１の半導体膜２２２が、セミアモルファス半導体で形成されているので、非晶質半導体膜を用いたＴＦＴに比べて高い移動度のＴＦＴを得ることができ、よって駆動回路と画素部を同一の基板に形成することができる。
【００８５】
次に、極性が全て同一のセミアモルファスＴＦＴを用いた駆動回路、例えばシフトレジスタの一形態について説明する。図５（Ａ）に、本実施例のシフトレジスタの構成を示す。図５（Ａ）に示すシフトレジスタは、第１のクロック信号ＣＬＫ、第２のクロック信号ＣＬＫｂ、スタートパルス信号ＳＰを用いて動作する。１４０１はパルス出力回路であり、その具体的な構成を、図５(Ｂ)に示す。
【００８６】
パルス出力回路１４０１は、ＴＦＴ８０１〜８０６と、容量素子８０７を有する。ＴＦＴ８０１は、ゲートがノード２に、ソースがＴＦＴ８０５のゲートに接続されており、ドレインに電位Ｖｄｄが与えられている。ＴＦＴ８０２は、ゲートがＴＦＴ８０６のゲートに、ドレインがＴＦＴ８０５のゲートに接続されており、ソースに電位Ｖｓｓが与えられている。ＴＦＴ８０３は、ゲートがノード３に、ソースがＴＦＴ８０５のゲートに接続されており、ドレインに電位Ｖｄｄが与えられている。ＴＦＴ８０４は、ゲートがノード２に、ドレインがＴＦＴ８０５のゲートに接続されており、ソースに電位Ｖｓｓが与えられている。ＴＦＴ８０５は、ゲートが容量素子８０７の一方の電極に、ドレインがノード１に、ソースが容量素子８０７の他方の電極及びノード４に接続されている。
【００８７】
次に、図５（Ｂ）に示すパルス出力回路１４０１の動作について説明する。ただし、ＣＬＫ、ＣＬＫｂ、ＳＰは、ＨレベルのときＶｄｄ、ＬレベルのときＶｓｓとする。
【００８８】
ＳＰがＨレベルになると、ＴＦＴ８０１がオンになるため、ＴＦＴ８０５のゲートの電位が上昇していく。そして最終的には、ＴＦＴ８０５のゲートの電位がＶｄｄ−Ｖｔｈ(ＶｔｈはＴＦＴ８０１〜８０６のしきい値とする)となったところで、ＴＦＴ８０１がオフし、浮遊状態となる。一方、ＳＰがＨレベルになるとＴＦＴ８０４がオンになるため、ＴＦＴ８０２、８０６のゲートの電位は下降し、最終的にはＶｓｓとなり、ＴＦＴ８０２、８０６はオフになる。ＴＦＴ８０３のゲートは、このときＬレベルとなっており、オフしている。
【００８９】
次にＳＰはＬレベルとなり、ＴＦＴ８０１、８０４がオフし、ＴＦＴ８０５のゲートの電位がＶｄｄ−Ｖｔｈで保持される。ここで、ＴＦＴ８０５のゲート・ソース間電圧がそのしきい値Ｖｔｈを上回っていれば、ＴＦＴ８０５がオンする。
【００９０】
次に、ノード１に与えられているＣＬＫがＬレベルからＨレベルに変わると、ＴＦＴ８０５がオンしているので、ノード４、すなわちＴＦＴ８０５のソースの電位が上昇を始める。そしてＴＦＴ８０５のゲート・ソース間には容量素子８０７による電位保持のため、ノード４の電位上昇に伴い、浮遊状態となっているＴＦＴ８０５のゲートの電位が再び上昇する。最終的には、ＴＦＴ８０５のゲートの電位は、Ｖｄｄ＋Ｖｔｈよりも高くなり、ノード４の電位はＶｄｄに等しくなる。そして、上述の動作を２段目以降のパルス出力回路１４０１において同様行なわれ、順にパルスが出力される。
【００９１】
次に、図６（Ａ）に本発明の発光装置のブロック図を示す。図６（Ａ）に示す発光装置は、発光素子を備えた画素を複数有する画素部７０１と、各画素を選択する走査線駆動回路７０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路７０３とを有する。
【００９２】
図６（Ａ）において信号線駆動回路７０３は、シフトレジスタ７０４、アナログスイッチ７０５を有している。シフトレジスタ７０４には、クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）が入力されている。クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されると、シフトレジスタ７０４においてタイミング信号が生成され、アナログスイッチ７０５に入力される。
【００９３】
またアナログスイッチ７０５には、ビデオ信号（video signal）が与えられている。アナログスイッチ７０５は入力されるタイミング信号に従ってビデオ信号をサンプリングし、後段の信号線に供給する。
【００９４】
次に、走査線駆動回路７０２の構成について説明する。走査線駆動回路７０２は、シフトレジスタ７０６、バッファ７０７を有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路７０２において、シフトレジスタ７０６にクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファ７０７において緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲートが接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファ７０７は大きな電流を流すことが可能なものが用いられる。
【００９５】
フルカラーの発光装置で、Ｒ（赤）、Ｇ（緑）、Ｂ（青）に対応するビデオ信号を、順にサンプリングして対応する信号線に供給している場合、シフトレジスタ７０４とアナログスイッチ７０５とを接続するための端子数が、アナログスイッチ７０５と画素部７０１の信号線を接続するための端子数の１／３程度に相当する。よって、アナログスイッチ７０５を画素部７０１と同じ基板上に形成することで、アナログスイッチ７０５を画素部７０１と異なる基板上に形成した場合に比べて、別途形成した基板の接続に用いる端子の数を抑えることができ、接続不良の発生確率を抑え、歩留まりを高めることができる。
【００９６】
図６（Ｂ）に、図６（Ａ）とは異なる、本発明の発光装置のブロック図を示す。図６（Ｂ）において信号線駆動回路７１３は、シフトレジスタ７１４、ラッチＡ７１５、ラッチＢ７１６を有している。走査線駆動回路７１２および画素部７１１は、図６（Ａ）の場合と同じ構成を有しているものとする。
【００９７】
シフトレジスタ７１４には、クロック信号（ＣＬＫ）、スタートパルス信号（ＳＰ）が入力されている。クロック信号（ＣＬＫ）とスタートパルス信号（ＳＰ）が入力されると、シフトレジスタ７１４においてタイミング信号が生成され、一段目のラッチＡ７１５に順に入力される。ラッチＡ７１５にタイミング信号が入力されると、該タイミング信号に同期して、ビデオ信号が順にラッチＡ７１５に書き込まれ、保持される。なお、図６（Ｂ）ではラッチＡ７１５に順にビデオ信号を書き込んでいると仮定するが、本発明はこの構成に限定されない。複数のステージのラッチＡ７１５をいくつかのグループに分け、各グループごとに並行してビデオ信号を入力する、いわゆる分割駆動を行っても良い。なおこのときのグループの数を分割数と呼ぶ。例えば４つのステージごとにラッチをグループに分けた場合、４分割で分割駆動すると言う。
【００９８】
ラッチＡ７１５の全てのステージのラッチへの、ビデオ信号の書き込みが一通り終了するまでの時間を、ライン期間と呼ぶ。実際には、上記ライン期間に水平帰線期間が加えられた期間をライン期間に含むことがある。
【００９９】
１ライン期間が終了すると、２段目のラッチＢ７１６にラッチ信号（Latch Signal）が供給され、該ラッチ信号に同期してラッチＡ７１５に保持されているビデオ信号が、ラッチＢ７１６に一斉に書き込まれ、保持される。ビデオ信号をラッチＢ７１６に送出し終えたラッチＡ７１５には、再びシフトレジスタ７１４からのタイミング信号に同期して、次のビデオ信号の書き込みが順次行われる。この２順目の１ライン期間中には、ラッチＢ７１６に書き込まれ、保持されているビデオ信号が信号線に入力される。
【０１００】
なお、図６（Ａ）、図６（Ｂ）に示す構成は、一例を示したに過ぎず、信号線駆動回路と走査線駆動回路の構成はこれに限定されない。
【０１０１】
また、チャネル形成領域を含んでいる第１の半導体膜を、非晶質半導体で形成する場合には、画素部のみを基板上に形成し、駆動回路はＩＣチップ等を貼り付けて作製すればよい。
【実施例２】
【０１０２】
図７（Ａ）に、別途形成した駆動回路６０２３を基板に貼り付け、基板６０２１上に形成された画素部６０２２と接続している素子基板の形態を示す。なお、駆動回路を別途形成する場合、必ずしも駆動回路が形成されたチップを、画素部が形成された基板上に張り合わせる必要はなく、例えばＦＰＣ上に張り合わせるようにしても良い。
【０１０３】
画素部６０２２は、アモルファスＴＦＴを用いて形成する。駆動回路６０２３は、基板に設けられた接続配線（図示しない）を介して画素部６０２２と接続されている。画素部６０２２と、駆動回路６０２３とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０２５を介して供給される。
【０１０４】
また、信号線駆動回路の一部または走査線駆動回路の一部のみを、セミアモルファスＴＦＴを用いて画素部と同じ基板上に形成し、残りを別途形成して画素部と電気的に接続するようにしても良い。図７（Ｂ）に、信号線駆動回路が有するアナログスイッチ６０３３ａを、画素部６０３２、走査線駆動回路６０３４と同じ基板６０３１上に形成し、信号線駆動回路が有するシフトレジスタ６０３３ｂを別途異なる基板に形成して貼り合わせる素子基板の形態を示す。画素部６０３２及び走査線駆動回路６０３４は、セミアモルファスＴＦＴを用いて形成する。信号線駆動回路が有するシフトレジスタ６０３３ｂは、ＦＰＣ６０３５を介して画素部６０３２と接続されている。画素部６０３２と、信号線駆動回路６０３３と、走査線駆動回路６０３４とに、それぞれ電源の電位、各種信号等が、ＦＰＣ６０３５を介して供給される。
【０１０５】
なお、別途形成した基板の接続方法は、特に限定されるものではなく、公知のＣＯＧ方法やワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。また接続する位置は、電気的な接続が可能であるならば、図７（Ａ）および図７（Ｂ）に示した位置に限定されない。また、コントローラ、ＣＰＵ、メモリ等を別途形成し、接続するようにしても良い。
【０１０６】
なお本発明で用いる信号線駆動回路は、シフトレジスタとアナログスイッチのみを有する形態に限定されない。シフトレジスタとアナログスイッチに加え、バッファ、レベルシフタ、ソースフォロワ等、他の回路を有していても良い。また、シフトレジスタとアナログスイッチは必ずしも設ける必要はなく、例えばシフトレジスタの代わりにデコーダ回路のような信号線の選択ができる別の回路を用いても良いし、アナログスイッチの代わりにラッチ等を用いても良い。
【実施例３】
【０１０７】
本実施例では、本発明の発光装置が有する、アモルファスＴＦＴ、またはセミアモルファスＴＦＴを用いた画素のバリエーションについて説明する。
【０１０８】
図８（Ａ）に、本実施例の画素の一形態を示す。図８（Ａ）に示す画素は、発光素子９０１と、画素へのビデオ信号の入力を制御するためのスイッチング素子として用いるスイッチング用ＴＦＴ９０２と、発光素子９０１に流れる電流値を制御する駆動用ＴＦＴ９０３と、発光素子９０１への電流の供給の有無を選択するための電流制御用ＴＦＴ９０４とを有している。さらに本実施例のように、ビデオ信号の電位を保持するための容量素子９０５を画素に設けても良い。
【０１０９】
スイッチング用ＴＦＴ９０２、駆動用ＴＦＴ９０３及び電流制御用ＴＦＴ９０４はｎ型であってもｐ型であってもどちらでも良いが、全て同じ極性を有する。そして駆動用ＴＦＴ９０３を飽和領域で、電流制御用ＴＦＴ９０４を線形領域で動作させる。
【０１１０】
また、駆動用ＴＦＴ９０３のＬをＷより長く、電流制御用ＴＦＴ９０４のＬをＷと同じか、それより短くてもよい。より望ましくは、駆動用ＴＦＴ９０３のＷに対するＬの比が５以上にするとよい。上記構成によって、駆動用ＴＦＴ９０３の特性の違いに起因する、画素間における発光素子９０１の輝度のばらつきをさらに抑えることができる。また、駆動用ＴＦＴのチャネル長をＬ１、チャネル幅をＷ１、電流制御用ＴＦＴのチャネル長をＬ２、チャネル幅をＷ２とすると、Ｌ１／Ｗ１：Ｌ２／Ｗ２＝Ｘ：１のとき、Ｘは５以上６０００以下とするのが望ましい。例えば、Ｌ１／Ｗ１＝５００μｍ／３μｍ、Ｌ２／Ｗ２＝３μｍ／１００μｍとするのが望ましい。
【０１１１】
スイッチング用ＴＦＴ９０２のゲート電極は、走査線Ｇに接続されている。スイッチング用ＴＦＴ９０２のソースとドレインは、一方が信号線Ｓに、もう一方が電流制御用ＴＦＴ９０４のゲート電極に接続されている。駆動用ＴＦＴ９０３のゲート電極は第２の電源線Ｖｂに接続されている。そして駆動用ＴＦＴ９０３及び電流制御用ＴＦＴ９０４は、第１の電源線Ｖａから供給される電流が、駆動用ＴＦＴ９０３及び電流制御用ＴＦＴ９０４のドレイン電流として発光素子９０１に供給されるように、第１の電源線Ｖａ、発光素子９０１と接続されている。本実施例では、電流制御用ＴＦＴ９０４のソースが第１の電源線Ｖａに接続され、駆動用ＴＦＴ９０３のドレインが発光素子９０１の画素電極に接続される。
【０１１２】
なお駆動用ＴＦＴ９０３のソースを第１の電源線Ｖａに接続し、電流制御用ＴＦＴ９０４のドレインを発光素子９０１の画素電極に接続してもよい。
【０１１３】
発光素子９０１は陽極と陰極と、陽極と陰極との間に設けられた電界発光層とからなる。図８（Ａ）のように、陰極が駆動用ＴＦＴ９０３と接続している場合、陰極が画素電極、陽極が対向電極となる。発光素子９０１の対向電極と、第１の電源線Ｖａのそれぞれには、発光素子９０１に順バイアス方向の電流が供給されるように、電位差が設けられている。発光素子９０１の対向電極は、補助電極と接続されている。
【０１１４】
容量素子９０５が有する２つの電極は、一方は第１の電源線Ｖａに接続されており、もう一方は電流制御用ＴＦＴ９０４のゲート電極に接続されている。容量素子９０５はスイッチング用ＴＦＴ９０２が非選択状態（オフ状態）にある時、電流制御用ＴＦＴ９０４のゲート−ソース間の電位差を保持するために設けられている。なお図８（Ａ）では容量素子９０５を設ける構成を示したが、図８（Ａ）に示す画素はこの構成に限定されず、容量素子９０５を設けない構成にしても良い。
【０１１５】
図８（Ａ）では駆動用ＴＦＴ９０３および電流制御用ＴＦＴ９０４をｎ型とし、駆動用ＴＦＴ９０３のドレインと発光素子９０１の陰極とを接続した。逆に駆動用ＴＦＴ９０３および電流制御用ＴＦＴ９０４をｐ型とするならば、駆動用ＴＦＴ９０３のソースと発光素子９０１の陽極とを接続する。この場合、発光素子９０１の陽極が画素電極、陰極が対向電極となる。
【０１１６】
また、図８（Ａ）に対応する画素上面図の一例を図１４に示す。図１４において、図８（Ａ）と対応する箇所には同じ符号を用いて説明することとする。
【０１１７】
下地膜上に各ＴＦＴ９０２、９０３、９０４のゲート電極、走査線Ｇ、及び第２の電源線Ｖｂを同一導電膜から形成している。図示しないが、その後、ゲート絶縁膜を形成し、該ゲート絶縁膜上には発光素子９０１の第１の電極９２０を形成する。次いで、プラズマＣＶＤ法によりアモルファス半導体膜またはセミアモルファス半導体膜を全面に半導体膜を形成し、マスクを用いて所望の形状となるようにパターニングする。その後、スパッタリング法又はＣＶＤ法により形成された導電膜をパターニングして、ソース配線及びドレイン配線、信号線Ｓ、並びに第１の電源線Ｖａを形成する。また、容量素子９０５は、ＴＦＴ９０４のゲート電極９９９と第１の電源線Ｖａとにより形成されている。
【０１１８】
次に、図８（Ｂ）に、図８（Ａ）に示した画素に、電流制御用ＴＦＴ９０４を強制的にオフするためのＴＦＴ（消去用ＴＦＴ）９０６を設けた画素の回路図を示す。なお図８（Ｂ）では、図８（Ａ）において既に説明した素子については、同じ符号を付して示す。なお第１の走査線は第２の走査線と区別するために、第１の走査線をＧａで示し、第２の走査線をＧｂとして示す。消去用ＴＦＴ９０６は、ゲート電極が第１の走査線Ｇａに接続されており、ソースとドレインは、一方が電流制御用ＴＦＴ９０４のゲート電極に、他方が第１の電源線Ｖａに接続されている。消去用ＴＦＴ９０６はｎ型であってもｐ型であってもどちらでも良いが、画素内の他のＴＦＴと同じ極性を有する。
【０１１９】
次に、図８（Ｃ）に、図８（Ａ）に示した画素において、駆動用ＴＦＴ９０３のゲート電極を、第２の走査線Ｇｂに接続する画素の回路図を示す。なお図８（Ｃ）では、図８（Ａ）において既に説明した素子については、同じ符号を付して示す。図８（Ｃ）に示すように、駆動用ＴＦＴ９０３のゲート電極に与える電位を切り替えることで、ビデオ信号が有する情報に関わらず、発光素子９０１の発光を強制的に終了させることができる。
【０１２０】
次に、図８（Ｄ）に、図８（Ｃ）に示した画素において、電流制御用ＴＦＴ９０４を強制的にオフするためのＴＦＴ（消去用ＴＦＴ）９０６を設けた画素の回路図を示す。なお図８（Ｄ）では、図８（Ａ）〜図８（Ｃ）において既に説明した素子については、同じ符号を付して示す。消去用ＴＦＴ９０６は、ゲート電極が第２の走査線Ｇｂに接続されており、ソースとドレインは、一方が電流制御用ＴＦＴ９０４のゲート電極に、他方が電源線Ｖに接続されている。消去用ＴＦＴ９０６はｎ型であってもｐ型であってもどちらでも良いが、画素内の他のＴＦＴと同じ極性を有する。
【０１２１】
次に、図８（Ｅ）に、電流制御用ＴＦＴを設けない画素の構成を示す。図８（Ｅ）において、９１１は発光素子、９１２はスイッチング用ＴＦＴ、９１３は駆動用ＴＦＴ、９１５は容量素子、９１６は消去用ＴＦＴ９１６に相当する。スイッチング用ＴＦＴ９１２は、ゲート電極が第１の走査線Ｇａに接続されており、ソースとドレインが、一方は信号線Ｓに、他方が駆動用ＴＦＴ９１３のゲート電極に接続されている。駆動用ＴＦＴ９１３は、ソースが電源線Ｖに、ドレインが発光素子９１１の画素電極に接続されている。発光素子９１１の対向電極は補助電極Ｗに接続されている。消去用ＴＦＴ９１６は、ゲート電極が第２の走査線Ｇｂに、ソースとドレインは、一方が駆動用ＴＦＴ９１３のゲート電極に、他方が電源線Ｖに接続されている。
【実施例４】
【０１２２】
チャネル保護タイプのトランジスタの作製方法について、図９、図１０を用いて説明する。
【０１２３】
ガラスや石英などの基板１０上に、ゲート電極及びゲート配線（走査線）を形成するための導電体１１、１２を形成する（図９（Ａ））。この導電体１１、１２は、液滴吐出法により、導電性材料を含む組成物を基板１０上に描画することで形成される。次に、導電体１１、１２の上層に、ゲート絶縁膜として絶縁体１３、１４を形成する。
【０１２４】
続いて、絶縁体１３、１４上に、第１の半導体１５を形成する。第１の半導体１５は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜（ＳＡＳ）で形成する。この膜には、さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なＳＡＳが得られる。
【０１２５】
本実施例は、第１の半導体１５中の酸素濃度は５×１０19atoms/cm3以下、好ましくは１×１０19atoms/cm3以下とすることが望ましい。また、チャネル形成領域を具備する第１の半導体１５に対しては、Ｐ型を付与する不純物元素を、この成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。Ｐ型を付与する不純物元素としては、代表的には硼素であり、Ｂ2Ｈ6、ＢＦ3などの不純物気体を１ｐｐｍ〜１０００ｐｐｍの割合で珪化物気体に混入させると良い。そしてボロンの濃度を１×１０14〜６×１０16atoms/cm3とすると良い。
【０１２６】
次に、液滴吐出法により、紫外線に反応するフォトレジストを含む組成物を選択的に吐出して、マスクパターン１６、１７を形成する（図９（Ｂ））。このパターン１６、１７には、感光剤を含む組成物を用いればよく、例えば、代表的なポジ型レジストである、ノボラック樹脂と感光剤であるナフトキノンジアジド化合物、ネガ型レジストであるベース樹脂、ジフェニルシランジオール及び酸発生剤などを、公知の溶媒に溶解又は分散させたものを用いる。また、レジスト材料ではなく、アクリル、ベンゾシクロブテン、パリレン、フレア、透過性を有するポリイミド、シロキサンポリマーなどの有機材料を用いてもよい。
【０１２７】
次に、パターン１６、１７をマスクとして、第１の半導体１５をパターン加工して、第１の半導体１８、１９を形成する。続いて、全面にチャネル保護膜となる絶縁膜２０を形成する。
【０１２８】
次に、液滴吐出法により、マスクとなるパターン２１、２２を再度形成する。（図９（Ｃ））そして、パターン２１、２２を用いて、絶縁膜２０をパターン加工して、絶縁体２３、２４を形成する。この絶縁体２３、２４は、チャネル保護膜として機能する。
【０１２９】
なお、本実施例では、絶縁膜２０をパターン加工した薄膜をチャネル保護膜として用いるが、本発明はこれに限定されない。パターン２１、２２をチャネル保護膜として用いてもよい。そうすると、エッチングの工程や、マスクとして用いたパターン２１、２２を除去する必要がないため、工程が簡略化され好適である。
【０１３０】
また、パターン２１、２２を形成せずに、導電体１１、１２を用いて裏面露光することで、チャネル保護膜を形成してもよい。
【０１３１】
続いて、第２の半導体２５を全面に形成する。第２の半導体２５は、価電子制御を目的とした不純物元素を意図的に添加しないで形成したものであり、第１の半導体１５と同様にＳＡＳで形成することが好ましい。第２の半導体２５は、ソース及びドレインを形成する一導電型を有する第３の半導体２６と第１の半導体１５との間に形成することで、バッファ層（緩衝層）的な働きを持っている。
【０１３２】
次に、第２の半導体２５上に、第３の半導体２６を形成する。一導電型を有する第３の半導体２６は、Ｎ型のトランジスタを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、珪化物気体にＰＨ3などの不純物気体を加えれば良い。一導電型を有する第３の半導体２６は、価電子制御がされていることを除けば、ＳＡＳのような半導体、非晶質半導体、または微結晶半導体で形成されるものである。このようにして形成されるトランジスタは、チャネル形成領域がソースとドレインの間、およびＬＤＤ領域の間に挟まれて形成されず、電界集中や電流集中を緩和できる構造を有している。
【０１３３】
次に、第３の半導体２６上に、液滴吐出法により、導電体を含む組成物を選択的に吐出して、導電体２７〜３０を形成する。（図１０（Ｂ））そして、導電体２７〜３０をマスクとして、第２、第３の半導体２５、２６を同時にパターン加工して島状に分離形成する。そうすると、島状に分離された、第２の半導体３１〜３４、第３の半導体３５〜３８が形成される。（図１０（Ｃ））
【０１３４】
以上の工程を経て、チャネル保護型のトランジスタが形成される。このトランジスタは、ＳＡＳでチャネル形成領域を構成することにより２〜１０ｃｍ2／Ｖ・ｓｅｃの電界効果移動度を得ることができる。従って、このＴＦＴを画素のスイッチング用素子として利用することができる。さらに画素のスイッチング素子だけではなく、走査線（ゲート線）側の駆動回路を形成する素子として利用することができる。従って、システムオンパネル化を実現した表示装置を作製することができる。
【０１３５】
また、特筆すべき点として、本工程では、レジストによるマスクを液滴吐出法により形成する点が挙げられる。より詳しくは、第１の半導体１５は、液滴吐出法により形成されたパターン１６、１７を用いてパターニングを行っており、絶縁膜２０はパターン２１、２２を用いてパターニングを行っており、第２及び第３の半導体２５、２６は導電体２７〜３０を用いてパターニングを行っている。そのために、レジストの塗布、レジストの焼成、露光、現像、現像後の焼成等の工程を省略することができる。従って、工程の簡略化によるコストの大幅な低減や信頼性の向上が実現される。
【０１３６】
続いて、以上の工程を経て形成されたチャネル保護型のトランジスタを用いた、表示装置の作製方法について説明する。なお、以下には、発光素子を用いた表示装置の作製方法について示す。
【０１３７】
まず、公知の方法により、全面に絶縁体３９を形成する。次に、絶縁体３９の所定の箇所に、導電体３０が露出するように、開口部を形成する。開口部を形成するためのマスクは、通常のフォトリソグラフィ法を用いて行うか、液滴吐出法により選択的にマスクとなるパターンを用いて行うか、いずれかの方法を用いて行う。
【０１３８】
次に、開口部を充填するように、選択的に組成物を吐出して、画素電極に相当する導電体４０を形成する。（図１０（Ｃ））
【０１３９】
次に、全面に絶縁体４１を形成し、続いて、導電体４０が露出するように、所定の箇所に開口部を設ける。
【０１４０】
次に、図１に示す蒸着装置を用いて、蒸着源を移動させて固定している基板にＥＬ層（電界発光層）４２を形成する。。（図１０（Ｄ））ＥＬ層４２は、無機材料や有機材料等の広汎に渡る材料により形成され、単層で形成されていても、複数の層が積層され形成されていてもどちらでもよい。次に、ＥＬ層４２上に、対向電極となる導電体４３を液滴吐出法により形成する。導電体４０、ＥＬ層４２及び導電体４３の積層体が発光素子４４に相当する。
【０１４１】
この発光素子４４の形成は、ノズルから吐出する組成物を変更するか、又は組成物が充填されたヘッドを変更することで、電界発光層４２と導電体４３の複数の薄膜を連続的に作製することができる。そうすると、スループットが向上し、生産性が向上するため好適である。
【実施例５】
【０１４２】
本実施例では、本発明の表示装置の一形態に相当するパネルについて、図１１を用いて説明する。図１１は、第１の基板上に形成されたセミアモルファストランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの断面図である。
【０１４３】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有し、図１１では、画素部４００２に含まれるトランジスタ４０１０を例示している。なおトランジスタ４０１０はセミアモルファス半導体を用いたトランジスタに相当する。
【０１４４】
発光素子４０１１が有する画素電極は、トランジスタ４０１０のドレインと、配線４０１７を介して電気的に接続されている。そして、発光素子４０１１の対向電極と透明導電膜４０１２が電気的に接続されている。なお発光素子４０１１の構成は、発光素子４０１１から取り出す光の方向や、トランジスタ４０１０の導電型などに合わせて、適宜変えることができる。
【０１４５】
また、別途形成され、貼り合わせられたトランジスタ４００９を有する信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、引き回し配線４０１４及び４０１５を介して、接続端子４０１６から供給されている。
【０１４６】
本実施例では、接続端子４０１６が、発光素子４０１１が有する画素電極と同じ導電膜から形成されている。また、引き回し配線４０１４は、配線４０１７と同じ導電膜から形成されている。また引き回し配線４０１５は、トランジスタ４０１０が有するゲート電極と、同じ導電膜から形成されている。接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０１４７】
第１の基板４００１と第２の基板４００６とシール材４００５との間を満たす充填材４００７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施例では充填材として熱硬化性樹脂を用いた。
【０１４８】
また充填材４００７を吸湿性物質（好ましくは酸化バリウム）もしくは酸素を吸着しうる物質にさらしておくために、第２の基板４００６に凹部を設けて、該凹部に吸湿性物質または酸素を吸着しうる物質を配置するとよい。吸湿性物質または酸素を吸着しうる物質を設けることで、発光素子４０１１の劣化を抑制できる。
【０１４９】
また、本実施例は、上記最良の形態、実施例１乃至４に示したいずれの構成とも自由に組み合わせることができる。
【実施例６】
【０１５０】
本実施例では、有機半導体膜を活性層とするＴＦＴを用いた例を図１２に示す。
【０１５１】
基板上に下地絶縁膜６４１を形成し、その上にゲート電極６３８を形成する。次いで、ゲート絶縁膜６３９を形成し、有機半導体膜６３０を形成する。ついで、電荷輸送層６３１を形成した後にソース電極６３５とドレイン電極６３６を形成する。
【０１５２】
次いで、シロキサン系ポリマーを用いた塗布法により平坦絶縁膜（アルキル基を含むＳｉＯｘ膜）を成膜し、層間絶縁膜６４０を形成する。次いで、ドレイン電極６３６に達するコンタクトホールを形成した後、画素電極６４２を形成する。
【０１５３】
ゲート電極６３８としては、導電材料、代表的にはスパッタ法により得られる金属または合金を用いる。
【０１５４】
また、ゲート絶縁膜６３９としては、ＰＣＶＤ法により得られる酸化珪素、窒化珪素、または窒化酸化珪素を主成分とする材料を用いる。また、ゲート絶縁膜６３９をシロキサン系ポリマーを用いた塗布法により形成してアルキル基を含むＳｉＯｘ膜としてもよい。
【０１５５】
有機半導体膜６３０としては、他の元素と組み合わせて一定量の炭素または炭素の同素体（ダイヤモンドを除く）からなる物質であり、室温（２０℃）で少なくとも１０-3ｃｍ2／Ｖ・ｓの電荷キャリア移動度を示す材料、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機珪素化合物などを用いればよい。具体的には、ペンタセン、テトラセン、チオフェンオリゴマ誘導体、フェニレン誘導体、フタロシアニン化合物、ポリアセチレン誘導体、ポリチオフェン誘導体、シアニン色素等が挙げられる。
【０１５６】
また、電荷輸送層６３１としては、正孔輸送層として機能するトリフェニルジアミン、電子輸送層として機能するオキサジアゾールを用いればよい。
【０１５７】
ソース電極６３５とドレイン電極６３６の材料としては、塗布法で形成可能なポリアニリン、ポリチオフェンなどの有機材料や、導電性インクを用いることができる。
【０１５８】
次いで、発光素子の陽極または陰極となる画素電極（図示しない）、有機化合物を含む層（図示しない）、対向電極（図示しない）を順次形成する。有機化合物を含む層は、図１に示した蒸着装置を用いて成膜する。
【０１５９】
塗布法により形成して層間絶縁膜６４０の平坦性を高めたことにより、ゲート電極６３８や有機半導体膜６３０やソース電極６３５やドレイン電極６３６などに起因する凹凸部をなくし、発光素子のショートを防止することができる。
【０１６０】
また本実施例は、最良の形態、実施例１乃至５に示したいずれの構成とも自由に組み合わせることができる。
【実施例７】
【０１６１】
本発明で用いることができるセミアモルファスＴＦＴは、ｎ型であってもｐ型であってもどちらでも良い。ただしセミアモルファスＴＦＴはｐ型よりもｎ型の方が、移動度が高く、発光装置の画素により適している。本実施例では、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。
【０１６２】
図１３は、駆動用ＴＦＴ７０２１がｎ型で、発光素子７０２２から発せられる光が陽極７０２５側と陰極７０２３側の両方から抜ける場合の、画素の断面図を示す。図１３では、駆動用ＴＦＴ７０２１と電気的に接続された透明導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に電界発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、仕事関数が小さい導電膜であれば公知の材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして電界発光層７０２４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、光を透過する透明導電膜を用いて形成することができる。
【０１６３】
陰極７０２３と、電界発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図１３に示した画素の場合、発光素子７０２２から発せられる光は、白抜きの矢印で示すように陽極７０２４側と陰極７０２３側の両方に抜ける。
【０１６４】
なお本実施例では、駆動用ＴＦＴと発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０１６５】
なお、図１３に示す画素において、発光素子７０２２を覆うように保護膜を成膜しても良い。保護膜は水分や酸素などの発光素子の劣化を促進させる原因となる物質を、他の絶縁膜と比較して透過させにくい膜を用いる。代表的には、例えばＤＬＣ膜、窒化炭素膜、ＲＦスパッタ法で形成された窒化珪素膜等を用いるのが望ましい。また上述した水分や酸素などの物質を透過させにくい膜と、該膜に比べて水分や酸素などの物質を透過させやすい膜とを積層させて、保護膜として用いることも可能である。
【０１６６】
また、図１３において、陰極側から光を得るためには、陰極の膜厚を薄くする方法の他に、Ｌｉを添加することで仕事関数が小さくなったＩＴＯを用いる方法もある。
【０１６７】
また本実施例は、最良の形態、実施例１乃至６に示したいずれの構成とも自由に組み合わせることができる。
【実施例８】
【０１６８】
本発明の表示装置、及び電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機又は電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。特に、大型画面を有する大型テレビ等に本発明を用いることが望ましい。それら電子機器の具体例を図１５に示す。
【０１６９】
図１５（Ａ）は２２インチ〜５０インチの大画面を有する大型の表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。なお、表示装置は、パソコン用、ＴＶ放送受信用などの全ての情報表示用表示装置が含まれる。
【０１７０】
図１５（Ｂ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。
【０１７１】
図１５（Ｃ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。
【０１７２】
図１５（Ｄ）は広告板等の装飾表示板であり、表示部２５０１、筐体２５０２、LEDライトなどの照明部２５０３を含む。
【０１７３】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また本実施例に示した電子機器は、最良の形態、実施例１乃至７に示したいずれの構成とも自由に組み合わせることができる。
【産業上の利用可能性】
【０１７４】
大面積基板に対しても基板全面において均一な膜厚が得られ、且つ、蒸着材料のロスを抑えた蒸着装置を提供するとともに、アモルファス半導体膜、セミアモルファス半導体膜、または有機半導体膜をＴＦＴの活性層に用いることで、発光装置の製造コストを大幅に抑えることができる。
【０１７５】
また、セミアモルファス半導体膜をＴＦＴの活性層に用いれば、駆動回路をも作製できるため、ＴＦＴの工程を複雑化させることなく、発光装置のシステムオンパネル化を実現することができる。
【図面の簡単な説明】
【０１７６】
【図１】本発明の蒸着装置を示す上面図である。（最良の形態）
【図２】本発明の蒸着装置を示す断面図である。（最良の形態）
【図３】蒸着源にセットする容器の一例を示す図である。（最良の形態）
【図４】本発明の発光装置における画素の回路図及び断面図である。（実施例１）
【図５】シフトレジスタの一形態を示す図である。（実施例１）
【図６】本発明の発光装置の構成を示すブロック図である。（実施例１）
【図７】素子基板の一形態を示す図である。（実施例２）
【図８】本発明の発光装置における画素の回路図である。（実施例３）
【図９】本発明の発光装置の作製工程を示す図である。（実施例４）
【図１０】本発明の発光装置の作製工程を示す図である。（実施例４）
【図１１】本発明の発光装置を示す断面図である。（実施例５）
【図１２】他の薄膜トランジスタを示す断面図である。（実施例６）
【図１３】本発明の発光装置を示す断面図である。（実施例７）
【図１４】本発明の発光装置における画素の上面図である。（実施例３）
【図１５】電子機器の一例を示す図。（実施例８）
【符号の説明】
【０１７７】
１００：大面積基板
１０１：成膜室
１０２：設置室
１０３、１０４：シャッター
１０５：搬送室
１０６：蒸着ホルダを移動させるロボット
【図１】
2005063952.tif 000005
【図２】
2005063952.tif 000006
【図３】
2005063952.tif 000007
【図４】
2005063952.tif 000008
【図５】
2005063952.tif 000009
【図６】
2005063952.tif 000010
【図７】
2005063952.tif 000011
【図８】
2005063952.tif 000012
【図９】
2005063952.tif 000013
【図１０】
2005063952.tif 000014
【図１１】
2005063952.tif 000015
【図１２】
2005063952.tif 000016
【図１３】
2005063952.tif 000017
【図１４】
2005063952.tif 000018
【図１５】
2005063952.tif 000019