(57)【要約】【課題】  回路をバーン・イン処理等する際に、適切に回路を動作させる。【解決手段】  第１の動作モードにおいて、１サイクルの間に、通常の高レベルと低レベルとの間において遷移するクロック波形を関連回路に供給するステップ３２０、３３０と、第２の動作モードにおいて、１サイクルの間に、通常の高レベルと低レベルとの間の中間レベルを含むように、関連回路に供給されるクロック波形に修正を加えるステップ３４０、３５０、３６０とを含んでなる、関連回路を制御するための方法。第２の動作モードにおいて、通常の高レベルと低レベルとの間の中間レベルのクロック波形が供給される期間を制御するために遅延を施すステップ３４０をさらに含むこともでき、モード選択信号を受信するステップ３００と、モード選択信号に基づいて動作モードを制御するステップ３１０とをさらに含むこともできる。【選択図】  図７
2005070048.tif 000002
【特許請求の範囲】
【請求項１】
第１の動作モードにおいて、１サイクルの間に、通常の高レベルと低レベルとの間において遷移するクロック波形を関連回路に供給するステップと、
第２の動作モードにおいて、１サイクルの間に、前記通常の高レベルと低レベルとの間の中間レベルを含むように、前記関連回路に供給される前記クロック波形に修正を加えるステップと
を含んでなる、関連回路を制御する方法。
【請求項２】
前記第２の動作モードにおいて、前記中間レベルの前記クロック波形が供給される期間を制御するために遅延を施すステップをさらに含む、請求項１に記載の方法。
【請求項３】
モード選択信号を受信するステップと、
前記モード選択信号に基づいて前記動作モードを制御するステップと
をさらに含む、請求項１に記載の方法。
【請求項４】
前記モード選択信号が、バーン・イン・プロセスに関連した許可信号に対応するものである、請求項３に記載の方法。
【請求項５】
前記関連回路におけるプロセス変動を軽減する前記中間レベルで供給されるように前記クロック波形を制御するステップをさらに含む、請求項１に記載の方法。
【請求項６】
前記第２の動作モードのサイクル期間が、前記第１の動作モードのサイクル期間より長い、請求項１に記載の方法。
【請求項７】
前記クロック波形が、それぞれがプリチャージ用デバイスを備えている複数の関連回路に供給されるものであり、
前記第１の動作モードと第２の動作モードから選択されるモードに従って供給される前記クロック波形に基づいて、前記複数の関連回路の前記プリチャージ用デバイスを制御するステップをさらに含む、請求項１に記載の方法。
【請求項８】
前記第２の動作モードにおいて供給される前記クロック波形の前記中間レベルに基づいて、前記関連回路のプリチャージ用デバイスを部分的に導通させることにより、前記第２の動作モード中、前記関連回路におけるノイズと漏洩の少なくとも一方を緩和させる補助保持装置として、前記プリチャージ用デバイスを機能させるステップをさらに含む、請求項１に記載の方法。
【請求項９】
第１の動作モード中に、通常の高レベルと低レベルとの間とにおいて遷移する第１の波形を出力から送り出す手段と、
第２の動作モード中に、前記通常の高レベルと低レベルとの間の中間レベルを含む第２の波形を前記出力から送り出す手段と、
前記第１の波形と第２の波形との間において、モード選択信号に基づいて選択を行う手段と
を備えてなる、出力波形を供給するシステム。
【請求項１０】
前記出力における前記波形に基づいて関連ノードに充電する手段をさらに有し、
前記充電手段は、前記第２の動作モード中に、前記第２の波形の前記中間レベルに基づいて部分的に導通して、その結果、前記充電手段に関連した回路におけるノイズを低減する補助保持装置として機能するものである、請求項９に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気回路の制御を実現することに関し、特に、出力波形を一時的に修正する方法に関する。
【０００２】
本願は、２００３年８月２２日出願され、共にＮａｆｆｚｉｇｅｒ他に譲渡された、同時係属の米国特許出願公開第１０／６４６，９３６号（「出力波形を一時的に修正するための方法及びシステム」）に関連しており、これらの開示内容の全ては、引用することにより本明細書の一部をなすものとする。
【背景技術】
【０００３】
さまざまなタイプの集積回路（ＩＣ）の製造において、初期故障による障害を低減するため、バーン・インと呼ばれるプロセスが用いられている。バーン・インでは、過酷な動作条件下で一定期間回路を動作させることによって欠陥の発生を促進させる。その期間及び条件（入力電力サイクリング、負荷スイッチング、温度等）は、一般に、ＩＣのメーカ及びタイプによって異なる。
【０００４】
超大規模集積回路（ＶＬＳＩ）設計の場合、バーン・インの動作条件には、一般に、デバイスの通常の動作条件よりはるかに高い電圧及び温度が含まれる。従って、バーン・イン・テスト・プロセスでは、こうした過酷な条件下で回路を動作させることによって、チップの潜在的欠陥を露呈させる。例えば、コンピュータで用いられる場合のように、通常１．５Ｖ及び１１０℃の最高温度で動作するプロセッサは、２．１Ｖ及び１２０℃でバーン・インされる可能性がある。これらの高められた動作条件によって、潜在しているが、壊滅的ではない製造上の欠陥に起因する障害の生成を促進させることになる。
【０００５】
しかし、バーン・インによって、これら潜在的欠陥の生成を有効に促進するためには、回路の極めて多くの部分を動かしてデバイスを正確に動作させてみなければならない。従って、バーン・イン動作条件によって、チップのほぼ全ての部分を活動状態に保ち、さらに、チップにおいて適正なテスト・ケースを実行して、バーン・インに関連するストレスの増した動作条件下において機能を検証する。バーン・イン中の動作周波数は、通常動作中に比べてはるかに低い。従って、バーン・イン中におけるチップの適正動作を確保することは、あるタイプの回路にとって困難になる可能性があり、ＩＣとして実装されるデバイス密度が高められるにつれて、さらに困難になりつつある。
【０００６】
バーン・イン条件において動作が不完全になりがちな回路タイプの一例はドミノ・ゲートである。ドミノ・ゲートは、例えば、バーン・イン中にその回路を保護するための明確な措置を講じておかなければ、故障する可能性がある。従って、これらの及びその他のタイプの回路が正しく動作するのを助けるため、保護回路（keeper）のような補助回路が開発されている。保護回路は、例えば、ノードに電圧を供給することによって、こうしたノードまたはビットに電荷の損失が生じないようにする働きをする。保護回路のタイプによっては、こうした回路の実装に広い領域が必要になったり、あるいは、ゲートの動作速度が低下する可能性があるので、不利になる場合もあり得る。追加的に、または、代替として、適切な時に保護機能を働かせるために、既存の保護回路に外部信号を用いる必要がある場合がある。これら及びその他の保持装置の解決法に関連した余分なオーバヘッドによって、さらに、通常の動作中の性能が低下する可能性もある。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明においては、これらの問題の少なくともいくつかを解決することを課題とする。
【課題を解決するための手段】
【０００８】
以下において、本発明の態様のいくつかについて基本的な理解が得られるようにするため、本発明の単純化された要約が提示される。この要約は、本発明の広範囲にわたる概要ではない。それは、本発明の重要なまたは本質的な要素を識別することを意図したものでもないし、本発明の範囲を正確に概説することを意図したものでもない。その目的は、ただ単に、後述するさらに詳細な説明に対する前置きとして、単純化された形で、本発明のいくつかの一般的な概念を提示しようとするものにすぎない。
【０００９】
本発明は、一般に、出力波形を一時的に修正するためのシステム及び方法に関するものである。実施態様の１つによれば、本発明は、関連回路の制御方法に関するものである。この方法には、第１の動作モードにおいて、１サイクルの間に、通常の高レベルと低レベルとの間で遷移するクロック波形を関連回路に供給するステップが含まれている。関連回路に供給されるクロック波形は、第２の動作モードにおいて、１サイクルの間に、通常の高レベルと低レベルとの間の中間レベルを含むように修正される。
【００１０】
本発明のもう１つの実施態様は、少なくとも１つの制御信号に基づいて、少なくとも１つの関連回路を駆動する出力波形を送り出すドライバ（driver）を含んでいるクロック生成器に関するものである。制御ネットワークが、第１の動作モードにおいて、ドライバに通常の高レベルと低レベルとの間で遷移する出力波形を生じさせる少なくとも１つの制御信号を送り出す。制御ネットワークが、第２の動作モードにおいて、ドライバに通常の高レベルと低レベルとの間にある一時的中間レベルを含む出力波形を生じさせる少なくとも１つの制御信号を送り出す。
【発明を実施するための最良の形態】
【００１１】
本発明は、一般に、出力波形（例えば、クロック信号）を一時的に修正するシステム及び方法に関するものである。第１の動作モード（例えば、通常モード）において、出力波形は、通常の高レベルと低レベルとの間で遷移する。第２の動作モード（例えば、ノイズ低減モード）において、出力波形は、通常の高レベルと低レベルとの間の中間レベルを含むように一時的に修正される。第２の動作モードにおいて、所望の期間にわたって、中間レベルの出力波形を送り出した後、出力波形は、その対応する通常の高レベルと低レベルとの間で遷移することができる。
【００１２】
例えば、第２の動作モードは、高ストレス条件に関連したプロセス（例えば、バーン・イン）に対応させることができる。中間レベルの出力波形を送り出すと、高ストレス条件の期間中に関連回路に生じる可能性のあるノイズを和らげることによって、こうした回路の保護が可能になる。例えば、関連回路には、出力波形を受信するように結合されたプリチャージデバイスを含むことが可能である。プリチャージ用デバイスは、中間レベルの出力波形の受信に応答して、関連ノードのノイズを緩和する補助保持装置（supplemental keeper）の働きをすることができる。
【００１３】
図１には、本発明の態様の１つに従って、出力波形を一時的に修正するために利用可能なシステムのブロック図が描かれている。システム１０は、入力１２において、１つ以上の入力信号を受信して、出力１４から対応する出力信号を送り出す。出力１４からの出力信号は、所望の周波数で、通常の高レベルと低レベルとの間で遷移する。出力１４からの出力信号の周波数は、システム１０の動作モードに応じて変動する可能性がある。システム１０は、システムの動作モードに基づいて、少なくとも２つの異なる波形特性を有する波形を送り出すことが可能である。動作モードは、少なくとも部分的に、モード選択信号１６の入力に基づいて、制御することが可能である。
【００１４】
本発明の態様の１つによれば、システム１０は、通常動作モード及びノイズ低減モードを含む２つ以上のモードで動作することが可能である。本明細書において用いられる限りにおいて、ノイズ低減モードは、関連回路１８を保護することが望ましいことがある条件に関連させることができる。例えば、ノイズ低減モードは、バーン・イン・プロセスにおけるように、通常よりも高い動作電圧及び高い動作温度を含むことが可能な、高ストレス動作条件に対応する。さらに、ノイズ低減モードの場合、出力１４から送り出される出力信号の周波数は、一般に、通常動作モードで動作している場合よりも、はるかに低い（例えば、クロック速度が遅い）。
【００１５】
システム１０は、とり得る２つ以上の波形２０及び２２の１つを出力１４から選択的に送り出し、それに応じて、関連回路１８を制御する働きをする。符号２４で略示されたモード・セレクタは、少なくとも部分的に、モード選択信号１６に基づいて、出力１４から対応する信号２０及び２２のどちらを送り出すべきかを選択する働きをする。本発明の態様の１つによれば、モード・セレクタ２４は、モード選択信号１６及び入力１２に加えられた１つ以上の入力信号に基づいて、出力１４から信号を送り出す。
【００１６】
一例として、入力されるモード選択信号１６は、システム１０及び関連回路１８において、バーン・イン・プロセスが実施されていることを示すために利用されるバーン・イン許可信号に対応する。本発明の態様の１つによれば、バーン・インの期間中、モード・セレクタ２４を起動して、中間レベルを備えた信号２２が出力１４から関連回路１８に加えられるようにする。これは、バーン・インに関連した高ストレス条件下における回路１８の保護、並びに、その正確な評価の促進に役立つ。
【００１７】
図１に示す例の場合、波形２０は、一般に、所望の周波数の方形波を形成する高レベルと低レベルとの間で遷移する通常クロック信号として描かれている。波形２０の周波数は、入力１２に加えられる１つ以上の入力信号に基づいて決定することが可能である。もう一方の波形２２は、出力１４の出力信号によって制御されている回路のタイプによって決まる、低から高への遷移または高から低への遷移によって実現され得る、中間レベルにおいて期間を有している信号に対応する。例えば、波形２２は、低レベルから開始して、通常の高レベルと低レベルとの間の中間レベルに遷移することが可能である。波形２２は、対応するクロック・サイクルの第１の部分のある期間にわたって中間レベルに留まるが、この期間は、固定または可変とすることが可能である。中間レベルの期間が済むと、信号は、通常の高レベルまで遷移することが可能であり、クロック・サイクルの第１の部分の残りの期間にわたって、高レベルに留まることが可能である。次に、信号は、通常の低レベルに戻り、ノイズ低減モードの期間中に実現されるデューティ・サイクル及び周波数に従って、クロック・サイクルの第２の部分にわたって、低レベルのままである。波形２２は、ノイズ低減モードの期間中、このパターンを繰り返すことが可能である。
【００１８】
図１の例において、通常の波形２０は、ブロック２６に関連し、波形２２は、ブロック２８に関連している。ブロック２６及びブロック２８は、明らかに、各状態が、それぞれの波形２０、２２を生じるように構成されているような波形発生回路の異なる状態に対応することが可能である。あるいはまた、ブロック２６及び２８は、協働して、モード選択信号１６によって示されるような、動作モードに基づき波形２０、２２の一方を送り出す、独立した波形源（例えば、回路）に対応することが可能である。信号ブロック２８に関連した中間レベルの信号は、システム１０及び関連回路１８を実施する集積回路に関連したプロセスの変動に機能上に関連したレベルとされて送り出される。結果として、こうしたアプローチによって、関連回路の評価及び検証が容易になる。当業者であれば、出力１４から一時的に修正された出力を送り出すために利用可能な回路のさまざまな配置及び構成を理解し、認識するであろう。
【００１９】
本発明の特定の１つの態様では、関連回路１８のプリチャージ用デバイス３０を制御するため、出力１４から対応する信号が送り出される。例えば、プリチャージ用デバイス３０は、１４から送り出される信号に基づいて関連回路１８のプリチャージノードに充電するように結合されている。本発明の態様の１つによれば、１４からの出力信号が中間レベルで送り出されると、プリチャージ用デバイス３０が部分的に導通して、所望の電圧維持を助けるため、対応する量の電流をプリチャージノードに供給する。これによって、回路１８の潜在的ノイズを落ち着かせる（settle out）ことが可能になる。これによって、ノイズ低減モードに関連したバーン・イン条件または他の高ストレス条件の期間中、関連回路１８が保護されることになる。従って、こうしてプリチャージ用デバイス３０を制御することにより、ノイズ及び漏洩に対する耐性（immunity）が強化され、その結果、ノイズ低減モード（例えば、バーン・イン）期間中における回路１８の評価に関連した正確さが向上することになる。
【００２０】
図２には、本発明の態様の１つに従って実施されるクロック生成器（またはゲータ）１０２を含む集積回路（ＩＣ）１００の一部の例が示されている。クロック生成器１０２は、回路１０４及び１０６によって示す複数の回路のような関連回路を制御するように結合されている。クロック生成器１０２は、ＣＫによって示されたクロック信号により回路１０４〜１０６を制御する。クロック信号ＣＫは、例えば、それぞれの回路１０４〜１０６の１つ以上の関連プリチャージ用デバイスにゲート制御を加えて、こうした回路の状態情報（例えば、論理状態）に関する評価を容易にする。黒丸によって示されているように、１つ以上の任意の数の関連回路１０４〜１０６を設けることが可能であることが理解されよう。例えば、典型的なＶＬＳＩ設計（例えば、マイクロプロセッサ）において、一般には、クロック生成器に関連して数百又は数千のこうした回路を設けることが可能である。
【００２１】
クロック生成器１０２には、１つ以上のプリドライバ入力信号１１４に基づいて、関連付けられた波形制御ブロック１１２に１つ以上の信号を供給するプリドライバ１０８が含まれている。１つ以上のプリドライバ入力信号１１４には、クロック生成器１０２によって加えられるクロック信号ＣＫの周波数を制御する発振器入力信号（例えば、発振器によって加えられる）を含むことが可能である。動作周波数は、さらに、動作モードに基づいて変動する可能性がある。
【００２２】
制御ブロック１１２は、プリドライバ１０８と関連ドライバ１１６との間に結合されている。制御ブロック１１２は、ドライバ１１６を制御し、システム１００の動作モードに従い、かつ１つ以上の信号１１０に基づいて、クロック信号ＣＫを生じさせる。動作モードは、ＢＩによって示されたモード選択信号に基づいて決定することが可能である。例えば、モード選択信号ＢＩは、１つの状態は通常動作モードを指示し、もう１つの状態はノイズ低減モードを指示するといったように、２つ以上の状態を備えることが可能である。ノイズ低減モードは、例えば、通常動作モードの場合に比べて、高い電圧及び高い温度、並びに、通常は低い周波数といった高ストレス条件下において、関連回路１０４〜１０６を動作させるバーン・イン・プロセスに対応する。制御ブロック１１２は、プリドライバ１０８に対して、ノイズ低減モード期間中における制御ブロックの動作を示すといった、フィードバック情報を供給することも可能である。
【００２３】
通常動作モードの場合、制御ブロック１１２は、ドライバ１１６を制御して、所望のクロック周波数によって通常の高レベルと低レベルとの間で交番するクロック信号ＣＫを生じさせる。バーン・インのようなノイズ低減モードの期間中、制御ブロック１１２は、ドライバ１１６を制御して、通常の高レベルと低レベルとの間の中間レベル（例えば、シェルフ）を含むといったように、クロック信号ＣＫを一時的に修正する。クロック信号は、クロック・サイクルの第１の部分に対応する所定の期間にわたって、中間レベルで供給することが可能である。所望の期間にわたって中間レベルを維持した後、（例えば、クロック・サイクルの第１の部分の残りの期間にわたって、）クロック信号は、その通常の高クロック・レベルと低クロック・レベルの一方に遷移する。クロック信号ＣＫは、次に、クロック・サイクルの第２の（最終）部分の間にもう一方のレベル（例えば、低）に遷移する。クロック信号は、ノイズ低減モードにある間中、この波形を繰り返すことが可能である。ノイズ低減モード（例えば、バーン・イン）の期間中のクロック周波数は、通常、通常動作モードの期間中に比べてはるかに低い。すなわち、ノイズ低減モード中におけるクロック信号のサイクルは、通常モード中のクロック・サイクル（本明細書では、通常クロック・サイクルと呼ばれる）よりも長い（例えば、少なくとも、５倍、１０倍長く、数百倍長いことさえある）。
【００２４】
バーン・インの期間中、クロック信号ＣＫを一時的に中間レベルで動作させることによって、関連付けられた回路１０４〜１０６を制御し、こうした回路におけるノイズ耐性を改善し、漏洩を軽減することが可能であることが理解されよう。すなわち、クロック信号ＣＫを中間レベルにより加えることによって実施される制御モードによれば、関連回路１０４〜１０６のノイズ事象を落ち着かせることが可能になる。ドライバ１１６によって発生するクロック信号ＣＫの中間レベルは、可変または固定とすることが可能である。追加的に、または、代替として、例えば、制御ブロック１１２によって導入される遅延に基づいて、中間レベルの期間を可変または固定とすることも可能である。制御ブロック１１２は、例えば、プリドライバ１０８にフィードバックを施して、導入される遅延に基づいて、中間信号の持続期間を制御することが可能である。
【００２５】
制御ブロック１１２は、プリドライバ１０８によって制御されて、所望のように、ドライバ１１６の１つ以上のデバイスにバイアスをかける、能動バッファ・ネットワークとして実施することが可能である。当業者であれば、多くの既存のクロック生成器のモジュラ拡張部として制御ブロック１１２を実施するために利用可能な、さまざまなアプローチが明らかであろう。
【００２６】
図２の例には、制御ブロック１１２が、波形制御ブロック１１８及び波形修正器１２０として示された、第１及び第２の機能部分を含むものとして描かれている。波形制御ブロック１１８及び波形修正器１２０は、協働して、ドライバ１１６を制御し、上述のように、システムの動作モードに従ってクロック信号ＣＫを生じさせる。例えば、波形制御ブロック１１８は、所望の周波数で通常の高レベルと低レベルとの間でクロック信号ＣＫが遷移するようにドライバ１１６を制御するような、通常動作モードにおける制御機能に相当する。波形修正器１２０は、バーン・インのようなノイズ低減モードにおけるクロック・サイクルの一部にわたって、一時的な中間レベルのクロック信号ＣＫが生成されるようにドライバ１１６を制御するために設けられた制御機能に相当する。波形制御ブロック１１８及び波形修正器１２０は、制御ブロック１１２と同じ回路または異なる回路によって実施することが可能である。例えば、波形制御ブロック１１８及び波形修正器１２０が同じ回路によって実施される場合、こうした回路の異なるコンポーネントまたはデバイスを個別に起動し、動作モードに基づいて、対応する制御信号をドライバ１１６に加えることが可能である。
【００２７】
あるいはまた、波形修正器１２０は、波形制御ブロック１１８とは独立して実施することが可能であり、クロック生成器１０２に対して内部または外部に設けることが可能である。例えば、修正器１２０は、例えば、ＢＩ信号に基づいてノイズ低減モード中に起動し、所定の期間にわたって所望の中間レベルでクロック信号ＣＫを生じさせることが可能である。中間レベルのクロック信号ＣＫを直接制御するこの方法の概略が点線１２２によって示されている。当業者であれば、ノイズ低減モード期間中、一時的に中間レベルに修正されるクロック信号ＣＫを生じるために利用可能な他の方法を理解し認識するであろう。その全てが、添付の請求項の範囲内にあるとみなされる。
【００２８】
本発明の態様の１つによれば、バーン・イン中のクロック信号ＣＫの中間レベルは、例えば、ドライバ１１６を含むコンポーネントの相対強度に従って、自己バイアスがかかる（例えば、調整される）。こうしたコンポーネントの相対強度は、例えば、ＩＣ１００の製作に関連のあるプロセスの変動によって決まる。こうしたプロセス変動は、局所的なものである傾向があり、従って、ＩＣ１００全体に渡って異なっている可能性がある。クロック信号ＣＫのレベルは、ドライバ１１６における局所的なプロセス変動を反映する中間レベルに合わせて調整されるため、また、関連回路１０４〜１０６の少なくともかなりの部分が、ドライバに近接して配置されているために、クロック信号ＣＫは、こうした回路における対応するプロセス変動の影響を軽減するレベルによって関連回路を駆動する。
【００２９】
一例として、ＩＣ１００がＢｉＣＭＯＳ（バイポーラ相補型金属酸化膜半導体）プロセスを利用して製作される場合、ｐ型及びｎ型デバイスの相対強度の局所プロセス変動が存在する可能性がある。これらのプロセス変動は、ｐ型デバイスとｎ型デバイスの動作に異なる影響を及ぼす可能性がある。ノイズ低減モードの期間中、制御ブロック１１２は、ドライバ１１６を制御して、対応する中間レベルのクロック信号ＣＫを一時的に生じさせる１つ以上の信号を加える。さらに、ドライバは、制御ブロック１１２および／またはプリドライバ１０８と協働して１つの回路構成をなし、その回路構成におけるＮＭＯＳ及びＰＭＯＳデバイスの相対強度に基づいてクロック信号ＣＫが送り出されるようにする。従って、ドライバ及び関連回路に同様のプロセス変動が存在するので、中間レベルのクロック信号ＣＫによって、バーン・イン・プロセス中の関連回路１０４〜１０６におけるプロセス変動の影響を軽減することが可能である。
【００３０】
図２の例の場合、関連回路１０４は、ドミノ論理回路である。当業者であれば、この、またはその他の動的回路において利用可能なドミノ回路のさまざまな構成を理解し認識するであろう。上述のように、一般に、数百または数千のこうした回路１０４〜１０６がある特定のクロック生成器によって駆動される。例示の簡略化のため、図２には、関連回路１０４の内容のみが描かれている。それに設けられたタイプのドミノ回路を含めて、他の回路１０６は、回路１０４と同じにすることもできるし、あるいは、異なるようにすることも可能である。
【００３１】
回路１０４の内容を参照すると、プリチャージ用デバイス１２４は、ドライバ１１６からクロック信号ＣＫを受信する。例えば、プリチャージ用デバイス１２４は、ＶDDとプリチャージノード１２６の間に結合されたＰＦＥＴ（ｐ型金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ））Ｍ１として例示されている。プリチャージノード１２６は、インバータ１３０を介して出力１２８に結合されている。さらに、プリチャージノード１２６は、関連論理ブロック１３２に結合されている。当業者には明らかなように、任意のタイプの論理回路を論理ブロック１３２として導入することが可能である（例えば、ＡＮＤまたはＮＡＮＤ機能、ＯＲまたはＮＯＲ機能、排他的ＯＲまたは排他的ＮＯＲ機能、または、それらの組み合わせ）。従って、論理ブロック１３２に対する入力として、１つ以上の入力信号を加えることが可能である。従って、ノード１２６が高になるように電圧が加えられる場合のように、論理ブロック１３２によって実現される論理機能を、１つ以上の入力信号１３４について評価することが可能である。
【００３２】
例示のため、オプションのＮＦＥＴ（ｎ型ＭＯＳＦＥＴ）Ｍ２が論理ブロック１３２とアースの間に結合された、ドミノ論理回路１０４が例示されている。Ｍ２は、やはり、ドライバ１１６からのクロック信号ＣＫによって制御される。もちろん、ドライバ１１６は、Ｍ１及びＭ２に対して異なる制御信号を加えるように構成することが可能である。
【００３３】
プリチャージノード１２６における電荷を維持するため、回路１０４には、関連保持装置１３６も含まれている。この例の場合、保持装置１３６には、プリチャージノード１２６とＶDDの間に結合され、そのゲートが出力１２８に結合されたＰＦＥＴ  Ｍ３が含まれている。オプションのＮＦＥＴ  Ｍ４は、やはり、プリチャージノード１２６とアースの間に結合されており、そのゲートは、やはり、出力１２８に結合されている。保持装置１３６は、出力１２８に基づいて、プリチャージノード１２６における動的蓄積値または状態の維持を助けることによってラッチの働きをする。従って、論理ブロック１３２の論理機能は、論理ブロックに対する入力に基づいて、プリチャージノード１２６の状態を単調に変化させることにより、クロック信号ＣＫに基づいて評価することが可能である。例えば、出力１２８が低の場合、Ｍ３によってノードがＶDDに結合されるので、プリチャージノード１２６は高状態に維持される。逆に、出力１２８の出力が高の場合、Ｍ４によって、プリチャージノード１２６がアースに結合されて、低状態に保持されることになる。動作中、一般に、Ｍ４を介して、ノード１２６からアースに漏洩が生じ、この漏洩によって、回路１０４の低周波数限界が設定される。漏洩は、通常、バーン・インで導入されるような低周波数においてより顕著になる。当業者には、ノード１２６における所望の電荷の維持を助けるために利用可能な、他のさまざまなタイプの保持装置（keeper）の構成が明らかであろう。
【００３４】
本発明の態様の１つによれば、プリチャージ用デバイス１２４は、バーン・イン期間中、補助保持装置として機能する。すなわち、プリチャージ用デバイス１２４は、所定の期間にわたる中間レベルのクロック信号ＣＫに基づいて、バーン・イン期間にプリチャージノード１２６に電流を部分的に伝える。結果として、プリチャージ用デバイス１２４は、プリチャージノード１２６に電流を供給して、こうしたノードのノイズを解消させることが可能になる。クロック信号ＣＫによって駆動されるもう１つの回路１０６には、やはり、バーン・イン期間中補助保持装置の働きをして、こうした回路のノイズ及び漏洩耐性を改善することが可能な、同様のプリチャージ用デバイスが含まれている。ノイズが低減するので、関連づけられた回路の正確な動作及び評価が促進される。
【００３５】
バーン・イン期間中、例えば、レベルが低下するように、クロック信号を一時的に修正することによって、本発明の態様の１つに従って、関連回路１０４〜１０６の保持装置の設計要件を最低限に抑えることが可能になる。すなわち、クロック信号に修正が加えられて、バーン・イン期間中に既存のコンポーネント（例えば、プリチャージ用デバイス１２４）によるノード１２０のプリチャージが可能になるので、関連回路１０４〜１０６は、さもなければ、バーン・インの間、保持装置１３０の機能を強化するのに必要となってしまう、余分なコンポーネントを必要としなくなる。
【００３６】
上述のように、回路１０４〜１０６のプリチャージ用デバイスは、バーン・イン期間中、一時的に中間レベルになるようにバイアスがかけられるが、この中間レベルは、ドライバ１１６に設けられたコンポーネント（例えば、ＰＦＥＴ及びＮＦＥＴデバイス）の相対特性に基づいて変動する可能性がある。例えば、バーン・イン期間中、クロック信号ＣＫの中間レベルは、ドライバ１１６の出力ＰＦＥＴ及びＮＦＥＴデバイスの相対強度に基づいて変動する。バーン・イン期間中、これらドライバのデバイスは、制御ブロック１１２のコンポーネントと協働して、クロック信号ＣＫを生成する。プロセス変動に起因するこれらのデバイスの相対強度の相違は、関連回路１０４〜１０６におけるプロセス変動の場合とほぼ同様である。すなわち、関連回路１０４〜１０６は、ＩＣ１００においてクロック生成器１０２と比較的近接して配置されているので、クロック信号ＣＫの中間レベルには、それぞれの回路１０４〜１０６におけるプロセス変動の影響を軽減するように自己バイアスがかかる。
【００３７】
さらに、マイクロプロセッサのようなＶＬＳＩチップ全体に分散した複数クロック生成器にこうした制御ブロック（例えば、波形制御ブロック１１８及び波形修正器１２０）を導入することによって、チップ全体にわたってバーン・インを促進することが可能になる。さらに、複数の関連回路１０４〜１０６（例えば、一般に数百または数千ほどの回路）を制御するそれぞれのクロック生成器に、こうした各波形修正器を設けることができるので、バーン・イン期間中、ノイズを低減する保護システムを設けるのに必要なダイ領域が最小限の量に抑えられる。さらに、このアプローチによれば、より小さい保持装置を用いる結果として、より高いデバイス密度、並びに、より高速の回路動作を実現することが可能になる。すなわち、本発明によれば、保護回路のサイズを縮小することが容易になり、同時に、バーン・イン及び通常動作の期間中におけるこうした回路の性能が維持または改善されることになる。これは、各関連回路毎に、それ自体のより大きい保持装置を設けて、バーン・イン期間中のプリチャージノードにおける電荷の維持が助けられている従来のアプローチとは対照的である。
【００３８】
図３及び４は、本発明の態様の１つに従って実施されるゲータ・ネットワークによって発生可能な信号を示すグラフである。図３には、バーン・イン許可信号が１４０で示されている。図３に示すように、バーン・イン許可信号１４０は、高になる時点Ｔ３まで低のままである。Ｔ１で高になりＴ２で低になる通常動作の場合において対応する符号１４２で示されたクロック信号が描かれている。すなわち、クロック信号１４２は、その設定されたクロック周波数及びデューティ・サイクルに従って、その通常の高レベルと低レベルとの間で遷移する（Ｔ３まで）。
【００３９】
バーン・イン許可信号１４０が高の間に（Ｔ３の後）、ドライバは、Ｔ４からＴ５までとして示された所定の期間にわたって、その高レベルと低レベルとの間の中間レベルのクロック信号を一時的に送り出す。すなわち、バーン・イン許可信号１４０が高の間に、クロック信号１４２は、その低レベル（例えば、０ボルト）から、電圧シェルフ１４４に相当する中間レベルまで上昇する。Ｔ５の後、クロック信号１４２は、電圧シェルフ１４４からその通常の高レベルまで上昇し、Ｔ６まで高レベルにとどまる。説明の目的上、Ｔ４からＴ６までの修正パルスの持続期間は、通常動作の期間中、すなわち、Ｔ１からＴ２までの間、パルス持続期間とほぼ同じになっている。しかし、クロック周波数が、通常、ノイズ低減モード期間中よりもはるかに低くなることは、十分に認識され理解されるであろう。従って、中間レベルに対応するＴ４からＴ５までの期間は、ノイズ事象の解消を可能にするのに十分な期間（例えば、約１〜５の通常クロック・サイクル）に設定することが可能である。この期間は、クロック信号１４２によって制御される特定の回路によって決まる。
【００４０】
図３に示すクロック信号１４２は、図２に示すドライバ制御信号のような、ドライバに加えられる制御入力信号に基づいて発生することが可能である。比較の目的上、図４のグラフの縦座標軸には、図３において利用されているのと同じタイミング基準Ｔ１〜Ｔ６が含まれている。
【００４１】
図４には、本発明の態様の１つに従って、図５に描かれた出力クロック波形１４２を発生するために関連ドライバに加えることが可能な制御信号１４６及び１４８が描かれている。例えば、ドライバは、電圧レール間のＮＦＥＴに直列に結合されたＰＦＥＴを含むものとして実施可能であり、ドライバの出力は、ＰＦＥＴデバイス及びＮＦＥＴデバイスの共通コレクタに設けられる。本発明の態様の１つに従って実施される波形制御ブロックは、ＰＦＥＴデバイス及びＮＦＥＴデバイスのそれぞれのゲートに制御信号を加える。通常動作期間中、制御信号を短絡させることが可能である。従って、信号１４６及び１４８は、Ｔ４あたりまでほぼ同じになる。Ｔ４あたりで、クロック・パルス１４２が、低から高への遷移を開始し、バーン・イン許可信号１４０が高になると、信号１４６及び１４８がそれぞれ駆動されて、Ｖ１及びＶ２で示されたそれぞれの中間のレベルになる。例えば、信号１４８は、ダイオードでドライバの関連出力ＰＦＥＴを接続することによって発生可能になる。信号１４６は、やはり、低下したレベルで駆動されるので、クロック信号１４２（図３）は、信号１４６及び１４８によってゲート制御されるＰＦＥＴデバイス及びＮＦＥＴデバイスの相対強度に基づいて、対応する中間レベルにより駆動される。
【００４２】
制御信号１４６及び１４８は、関連クロック・ゲータ回路によって導入される遅延によって制御可能な所定の持続期間にわたって、その低下したレベルで駆動される。その持続期間の経過後、Ｔ５の近くで、信号１４６及び１４８は、再び短絡され、従って、その関連クロック・サイクルの残りの部分については、低レベルに戻ることになる。この結果、クロック信号は、Ｔ５からほぼＴ６まで駆動されて高になる。本発明の態様の１つによれば、ノイズ低減モード中、修正制御波形１４６及び１４８を繰り返し加えることが可能である。こうして、バーン・イン・クロック信号１４２（図３）の期間中駆動される１つ以上の関連プリチャージ用デバイスによって、電流が関連プリチャージノードに部分的に伝えられて、本明細書に解説のように、プリチャージノードにおけるノイズ耐性が改善されて漏洩が低減される。この結果、動的回路の動作が改善され、本発明の態様の１つによるバーン・インが促進される。
【００４３】
図５は、チップ全体に分散した複数のクロック発生システム１５２、１５４、１５６、及び、１５８を含む集積回路（ＩＣ）の一例である。各クロック生成器１５２〜１５８は、それによって発生するそれぞれのクロック信号ＣＫに従って、１組の関連回路１６０、１６２、１６４、及び、１６６を駆動するように結合されている。当業者には明らかなように、１つ以上の任意の数の（例えば、一般に、数百または数千の）こうした回路と各クロック生成器１５２〜１５８とを関連付けることが可能である。例えば、各回路は、関連論理回路（図示しない）の評価を可能にするように構成されたドミノ論理回路である。
【００４４】
各クロック生成器１５２〜１５８には、それぞれの波形制御ブロック１６８、１７０、１７２、及び、１７４が含まれている。制御ブロック１６８〜１７４は、関連回路１６０〜１６６に加えられるクロック出力信号ＣＫを制御するため、それぞれのドライバ１７６、１７８、１８０、及び、１８２に関連づけられている。ドライバ１７６〜１８２の特定の設計及び構成は、それによって駆動される関連回路１６０〜１６６の数及びタイプに従って変動する可能性がある。通常動作モードにおいて、ドライバ１７６〜１８２は、所望の周波数及びデューティ・サイクルによって、高レベルと低レベルとの間で交番する通常クロック信号を生じる。
【００４５】
例えば、バーン・インに関連したノイズ低減モードの場合、制御ブロック１６８〜１７４は、それぞれのドライバ１７６〜１８２に制御を加えて、一時的に修正された出力信号を生じさせる。本発明の態様の１つでは、制御ブロック１６８〜１７４は、ドライバ１７６〜１８２に制御を加えて、所定の期間にわたって、通常の高レベルと低レベルとの間の中間レベルによってクロック信号ＣＫを生じさせる。例えば、通常の低レベルからの遷移時に、関連回路１６０〜１６６のノイズを解消を可能にするのに十分な時間期間にわたって、中間レベルのクロック信号を生じさせることが可能である。所望の期間にわたって中間レベルのクロック信号ＣＫを生じさせた後、クロック・サイクルの残りの部分について、通常の高レベルでクロック信号ＣＫを生じさせることが可能である。このクロック信号は、クロック・サイクルの残りの部分の間、高レベルから低レベルに遷移する。
【００４６】
ノイズ低減モードにある間に、複数のクロック・サイクルにわたって、これらのタイプの特性を備えた波形を繰り返すことが可能である。ノイズ低減モードは、少なくとも部分的に、ＢＩ信号に基づいて制御することが可能である。例えば、ＢＩ信号は、ノイズ低減モードを選択するため、クロック生成器１５２〜１５８のそれぞれに加えることが可能なバーン・イン許可信号に対応する。中間レベル、高レベル、及び、低レベルでクロック信号を生じさせる期間は、クロック信号のデューティ・サイクル及び周波数によって決まる。バーン・イン期間中のようなノイズ低減モード期間中の周波数は、通常動作モード期間中に比べてはるかに低くなる可能性があり、中間レベルの持続期間は、通常動作モードにおいて実施されるクロック・サイクルの１倍以上持続する。
【００４７】
それぞれの制御ブロック１６８〜１７４は、図５に概略が例示されているが、クロック信号の通常の高レベルと低レベルとの間の中間レベル（例えば、電圧シェルフ）を備えるクロック信号を生じさせるため、本明細書に含まれる教示に基づく任意の方法で実施することが可能である。さらに、バーン・イン期間中に加えられる各クロック信号ＣＫの中間レベルは、それぞれ、局所プロセス変動を軽減するレベルに設定することが可能である。例えば、各ドライバ１７６〜１８２および／またはクロック生成器１５２〜１５８の他の回路は、それぞれ、こうした回路における局所プロセス変動に機能的に関連した中間周波数のクロック信号を発生する。関連回路１６０〜１６６は、ＩＣ１５０全体にわたって、それぞれのクロック生成器１５２〜１５８に近接して設けられているので、バーン・イン期間中に自己バイアス中間クロック・レベルを用いることによって、こうした回路に生じる可能性のある同様のプロセス変動を低減することが可能になる。
【００４８】
当業者であれば、こうした固定または自己バイアス電圧を実現するのに利用可能なさまざまな装置（例えば、トランジスタまたは抵抗器から構成された分圧器）を理解し、認識することであろう。その全てが、付属の請求項の範囲内に含まれるものとみなされる。
【００４９】
さらなる例証のため、図６には、本発明の態様の１つに従って実施可能なＩＣ２００のもう１つの例が示されている。図６のＩＣ２００は、図５に示され、解説されているものと同様であるが、本発明の態様の１つに従って、クロック信号ＣＫに一時的修正を施すため、異なるアプローチが利用されている。ＩＣ２００には、チップ全体に分散された複数のクロック発生システム２０２、２０４、２０６、及び、２０８が含まれている。各クロック生成器２０２〜２０８は、クロック信号ＣＫを発生して、１組の関連回路２１０、２１２、２１４、及び、２１６を駆動する。クロック生成器２０２〜２０８は、ＩＣの動作モードに従ってクロック信号ＣＫを発生するが、このモードは、少なくとも部分的にモード選択信号ＢＩによって決まる可能性がある。モード選択信号ＢＩは、例えば、ＩＣ２００に関連バーン・イン・プロセスを示すバーン・イン許可信号に対応する。
【００５０】
クロック生成器２０２〜２０８は、それぞれ、通常動作モードの期間中、所望の周波数で通常の高レベルと低レベルとの間で交番するそれぞれのクロック信号を発生するように構成されている。バーン・インのようなノイズ低減モードの間、クロック生成器２０２〜２０８は、所定の持続期間にわたって、通常の高レベルと低レベルとの間の中間レベルを維持する、一時的に修正されたクロック信号ＣＫを発生する。例えば、クロック信号ＣＫは、その低レベルから中間レベルに遷移し、所定の持続期間にわたって中間レベルにとどまることが可能である。この持続期間が過ぎると、クロック信号ＣＫは、その高レベルに遷移し、次に、その低レベルに戻る（例えば、図３に例示のように）。
【００５１】
さらに、クロック生成器２０２〜２０８には、それぞれ、遅延素子２１８、２２０、２２２、及び、２２４と、スイッチ素子２２６、２２８、２３０、及び、２３２が含まれている。図６の例では、スイッチ素子２２６及び２２８は、中間電圧源２３４に結合され、スイッチ素子２３０及び２３２は、もう１つの中間電圧源２３６に結合されている。当然明らかなように、ＩＣ２００の全体にわたって、１つ以上の任意の数のこうした中間電圧源を設けることが可能である。こうした各中間電圧源２３４、２３６によって得られる電圧レベルは、同じレベルにすることも、あるいは、異なるレベルにすることも可能である。例えば、ＩＣ２００における異なる組をなす回路２１０〜２１６に対して、通常の高電圧レベルと低電圧レベルの間の異なる中間電圧レベルを加えることが可能である。こうして、局所プロセス変動を考慮して、中間電圧源２３４〜２３６のそれぞれに異なるレベルを調整することが可能である。
【００５２】
クロック生成器２０２〜２０８は、遅延素子２１８〜２２４、及び、スイッチ素子２２６〜２３２を用いて、例えば、モード選択信号ＢＩによって指示されるノイズ低減モード中、所望の持続期間にわたって、中間レベルのクロック信号ＣＫを発生する。例えば、遅延素子２１８〜２２４は、それぞれのスイッチ素子２２６〜２３２が、クロック信号ＣＫが加えられるノード（またはバス）に対して関連中間電圧源を結合する持続期間を制御する。所定の持続期間が過ぎると、各遅延素子２１８〜２２４は、その関連スイッチ素子２２６〜２３２によって、関連中間電圧源がクロック出力から切断されるようにする。クロック生成器２０２の通常動作は、スイッチ素子２２６〜２３２による中間電圧源の切断とほぼ同時に再開可能になる。すなわち、通常モードにおける各クロック・サイクル毎に、クロック・サイクルの対応する部分において、高（または低）レベルのクロック信号を発生し、その後、クロック・サイクルの次の部分において、低（または高）レベルのクロック信号を発生することが可能になる。
【００５３】
当業者であれば、所望の中間電圧源２３４〜２３６を実施するのに利用可能なさまざまな回路が明らかであろう。電圧源２３４及び２３６は、分圧器または通常の高レベルと低レベルとの間の電圧を供給することが可能な他の回路装置として実施することが可能である。関連回路２１０〜２１６のタイプ及び構成に従って、特定のレベルを設定することが可能であるが、このレベルには、さらに、ＩＣにおけるプロセス変動を考慮することも可能である。さらに、さまざまなタイプの回路を利用して、遅延を導入することも可能である。遅延は、関連回路２１０〜２１６のノイズを解消するのに十分な持続期間に設定するのが望ましく、これによって、バーン・イン中の評価が容易になる。遅延に十分な量は、数クロック・サイクルであることが分っているが、特定の持続期間は、回路２１０〜２１６のタイプ及びＩＣの用途によって異なる。
【００５４】
上述の構造及び機能上の特徴に鑑みて、図７及び図８を参照することにより、本発明の態様の１つによる増幅技法のより十分な理解が得られるであろう。解説を単純化するため、図７及び図８の技法は、順次実施されるものとして示されて解説されるが、本発明が例示の順序に制限されるものではないのは言うまでもない。本発明による態様には、図示され、解説されるものとは異なる順序で実施されるものもあれば、同時に実施されるものもあり、あるいは、その両方で実施されるものもあり得る。さらに、本発明の態様の１つによる技法の実施には、例示された全ての特徴が必要というわけではない可能性もある。以下の技法は、１つ以上の集積回路のようなハードウェア、ソフトウェア、または、それらの任意の組み合わせによって実施することが可能であるのは言うまでもない。
【００５５】
図７には、本発明の態様の１つに従って信号（例えば、クロック信号）を発生するための技法が示されている。この技法は、例えば、１つ以上の関連回路を駆動するために結合されたクロック・ゲータによって実施可能である。例えば、関連回路には、こうした回路によって実施される論理機能を評価するために利用されるドミノ論理回路を含むことが可能である。
【００５６】
この技法は、ステップ３００から開始され、ステップ３００では１つ以上の入力制御信号を受信する。入力制御信号には、この技法の動作モードを決定するモード選択信号を含むことが可能である。本発明の態様の１つでは、入力制御信号は、こうした動作モード期間中における適正な動作を保証するために、追加保護またはノイズの低減を関連回路が必要とする動作モード（例えば、バーン・インのような高ストレス条件）を指示するバーン・イン許可信号である。
【００５７】
ステップ３１０では、ステップ３００で受信した入力信号の少なくとも１つに基づいて、動作モードに関する決定が行われる。信号が通常動作モード（ＮＯＲＭＡＬ）を指示している場合、この技法はステップ３２０に移行する。ステップ３２０では、クロック・サイクルの第１の部分において、高レベルの出力信号が送り出される。次に、ステップ３３０では、クロック・サイクルの第２の部分において、低レベルの出力信号が送り出される。システムは、通常モードで動作しているが、この技法は、ステップ３２０とステップ３３０の間でループ化されており、所望のクロック周波数で、通常の高レベルと低レベルとの間で遷移する通常クロック信号を送り出すことが可能である。
【００５８】
ステップ３１０における決定で、ノイズ低減モード（ＮＯＩＳＥ  ＲＥＤＵＣＴＩＯＮ）が指示されると、この技法はステップ３４０に移行する。上述のように、これは、モード選択信号（例えば、バーン・イン許可信号）によって、関連回路の追加の保護が求められる動作モードが指示される状況に相当する可能性がある。ステップ３４０では、クロック信号の第１の部分の一部において、中間レベルの出力信号が送り出される。中間レベルの出力信号のレベルは、関連回路のプロセス変動を軽減するように設定することが可能である。さらに、クロック・サイクルの第１の部分における中間信号の持続期間は、こうした回路に関連した評価段階を継続する前に、ノイズを適正なレベルに落ち着かせるのに十分な、任意の所定の持続期間に設定することが可能である。例えば、関連回路の大部分のノイズは、ほぼ１つの通常クロック・サイクルの間に解消することが望ましい（ノイズ低減モード期間中の１クロック・サイクルは、約数十または数百のこうした通常クロック・サイクルにわたる）。従って、ステップ３４０では、２または３以上の通常クロック・サイクルにわたって、出力信号を中間レベルに維持することが可能である。
【００５９】
ステップ３５０では、クロック・サイクルの第１の部分の残りまたは残余部分において、高レベルの出力信号が送り出される。当然ながらノイズ低減モード期間中（例えば、バーン・イン期間中）の出力信号には、通常モードの期間中におけるクロック・サイクルより実質的に長いクロック・サイクルが用いられる。クロック・サイクルの第１の部分における第２の部分には、複数の通常クロック・サイクルを含むことが可能であり、これは従って、一般にステップ３４０において得られる中間信号を超える。
【００６０】
ステップ３６０では、クロック・サイクルの第２の部分において、低レベルの出力信号が送り出される。当然ながら、ステップ３００における入力信号は、引き続き、ノイズ低減モードを許可するが、この技法は、ステップ３４０、ステップ３５０、ステップ３６０でループすることができるので、各クロックサイクル毎に、それぞれ、まず、中間レベルの出力信号が送り出され、次に、その対応する高レベルの出力信号が送り出されて、さらに低レベルに遷移する。あるいは、信号によって制御される装置のタイプに従って、ノイズ低減モード期間中のクロック・サイクルにおいて、まず、高レベルの信号を生じ、これが、中間レベルに、さらに、低レベルへと遷移してもよいことが理解されよう。
【００６１】
上述のように、こうしたモード期間中における出力信号の周波数は、ステップ３２０及びステップ３３０に関連した通常モードの期間中よりもはるかに低い。さらに、このモード期間中、デューティ・サイクルを異なる値に設定して、出力信号が、実質的に長い時間期間にわたって低（または高）レベルに維持されるようにすることができるので、関連回路の評価が容易になる。
【００６２】
図８には、本発明の態様の１つに従って、プリチャージ用デバイスの制御に利用可能な技法が例示されている。上述のように、プリチャージ用デバイスは、論理機能の状態を評価するために論理回路が結合される関連ノードにおける電荷の維持を助けるように結合することが可能である。例えば、プリチャージ用デバイスは、ドミノ論理回路内に設けられるｐ型（またはｎ型）ＭＯＳＦＥＴトランジスタとすることが可能である。プリチャージ用デバイスは、本発明の実施態様の１つによって実施されるクロック生成器（またはゲータ）回路によって供給される制御信号、すなわち、クロック信号を受信するように結合される。図８の技法では、クロック信号が、所望のクロック周波数において、通常の高レベルと通常の低レベルの間で遷移する通常モードによる初期動作が想定されている。
【００６３】
ステップ４００では、通常モードの期間中、プリチャージ用デバイスは、クロック・サイクルの第１の部分において、高レベルで駆動される。プリチャージ用デバイスがＰＦＥＴデバイスの場合、プリチャージ用デバイスは、ステップ４００において、オフ状態で動作する。ステップ４１０では、プリチャージ用デバイスは、クロック・サイクルの第２の部分において低レベルで駆動される。引き続きＰＦＥＴプリチャージ用デバイスの例について述べると、これは、その関連ノードにプリチャージを施すため、ＰＦＥＴを起動してオン状態にすることに相当する。
【００６４】
ステップ４２０では、モード決定を行って、ステップ４００及びステップ４１０に関連した通常モードとノイズ低減モード（例えば、バーン・イン）の間で選択が行われる。この例の場合、モードは、プリチャージ用デバイスに供給されるクロック信号に関連した波形によって決まる。すなわち、クロック信号が、所望のクロック周波数で、その通常の高レベルと低レベルとの間で遷移する際、この技法は、通常動作モードにある。対照的に、クロック信号が中間レベルを含むように一時的な修正を施されると、これはノイズ低減モードに相当する。通常モードにある間、この技法では、ステップ４００とステップ４１０との間でループして、上述のように、通常の高レベルと低レベルとの間でプリチャージ用デバイスが駆動される。しかし、ノイズ低減モードで動作する場合、この技法はステップ４２０からステップ４３０に移行する。
【００６５】
ステップ４３０では、プリチャージ用デバイスは、クロック・サイクルの第１の部分の一部について中間レベルで駆動される。中間レベルは、プリチャージ用デバイスのノイズ（例えば、電圧バウンス、供給バウンス等）を解消可能にするのに十分な長さの時間期間にわたって、中間レベルでクロック波形を供給することによって実現する。例えば、大部分のノイズ事象を解消するには、１または２の通常クロック・サイクルを要する可能性がある。従って、関連回路のノイズ及び漏洩耐性を改善するには、一般に、２または３のこうしたサイクルにわたって中間レベルを維持することで十分であろう。ノイズ低減モードにおけるクロック・サイクルは、一般的に、通常モードの場合よりはるかに長い（例えば、低周波数）。さらに、プリチャージ用デバイスの駆動に利用されるクロック信号の中間レベルは、プリチャージ用デバイスに関連した回路におけるプロセス変動を軽減するレベルに設定可能である。例えば、ドライバによって得られる信号には、共通のプロセス変動を含むような、ドライバによって駆動される関連回路と同じタイプのコンポーネント（例えば、ＰＦＥＴ及びＮＦＥＴデバイス）が含まれている。ノイズ事象が解消されると、この技法はステップ４４０に進むことが可能になる。
【００６６】
ステップ４４０では、プリチャージ用デバイスは、クロック・サイクルの第１の部分の残りについて、高レベルで駆動される。この結果、ＰＦＥＴとして実施される場合、プリチャージ用デバイスはオフ状態で動作することになる。次に、ステップ４５０では、プリチャージ用デバイスは、クロック・サイクルの第２の部分にわたって、通常の低レベルで駆動されることになる。クロック信号の波形特性によって決まるノイズ低減モードの期間中、この技法はステップ４３０〜ステップ４５０でループすることが可能である。
【００６７】
上述のように、プリチャージ用デバイスの動作周波数は一般に、通常モードよりかなり低い。従って、中間レベルの持続期間（例えば、通常は、２〜３の通常クロック・サイクル）は、一般に、ノイズ低減モード期間中における全サイクル時間のごくわずかな部分であり、従って、過剰電力消費が最小限に抑えられることになる。さらに、中間レベルによって、プリチャージ用デバイスは、関連プリチャージノードに電流を部分的に伝えることが可能になるので、関連回路のノイズ事象を解消することが可能になり、この結果、ノイズ低減モード（例えば、バーン・イン）期間中における関連回路の評価が容易になる。これは、ノイズ低減モードに関連する場合が多い高ストレス条件の期間中、関連回路の適正な動作を保証するのに役立つ。当業者であれば、本明細書に含まれる教示に基づいて中間レベルの制御信号を加えるのに望ましい他のさまざまな状況または動作モードが明らかであろう。中間レベルの持続期間及び振幅は、それが用いられる用途によって異なる可能性がある。
【００６８】
上述の内容は、本発明の例である。もちろん、本発明の解説のために、コンポーネントまたは技法の考え得る全ての組み合わせについて述べることは不可能であるが、通常の当業者であれば、本発明のさらなる多くの組み合わせ及び置換が可能であることは理解されよう。従って、本発明は、付属の請求項の精神及び範囲に含まれるこうした改変、修正、及び、変更の全てを包含することを意図したものである。
【図面の簡単な説明】
【００６９】
【図１】本発明の実施態様の１つに従って実施可能な信号生成器のブロック図である。
【図２】本発明の実施態様の１つに従う、複数回路を制御するためのクロック生成器の図である。
【図３】本発明の実施態様の１つに従って実施可能なサンプル波形を示すグラフである。
【図４】本発明の実施態様の１つに従う、出力波形を制御するために利用可能な制御波形の例を示すグラフである。
【図５】本発明の実施態様の１つによる、チップ全体に分散した複数クロック生成器を含む集積回路チップの一例を示す図である。
【図６】本発明のもう１つ実施態様による、チップ全体に分散した複数クロック生成器を含む集積回路チップの一例を示す図である。
【図７】本発明のもう１つの実施態様に従う、信号を一時的に修正するための基本的技法を例示した流れ図である。
【図８】本発明のもう１つの実施態様に従う、装置を制御するための技法を例示した流れ図である。
【符号の説明】
【００７０】
１０    出力波形供給システム
２４    選択手段
２６    第１の波形発生手段
２８    第２の波形発生手段
３０    充電システム
１００  出力波形供給システム
１０２  第１の波形発生手段
１１２  選択手段
１１８  第１の波形発生手段、第２の波形発生手段、選択手段
１２０  選択手段
１２２  第２の波形発生手段
１２４  充電システム
１５２〜１５８  第１の波形発生手段、第２の波形発生手段、出力波形供給システム
１６８〜１７４  選択手段
２０２〜２０８  第１の波形発生手段、第２の波形発生手段、出力波形供給システム
２２６〜２３２  選択手段
【図１】
2005070048.tif 000003
【図２】
2005070048.tif 000004
【図３】
2005070048.tif 000005
【図４】
2005070048.tif 000006
【図５】
2005070048.tif 000007
【図６】
2005070048.tif 000008
【図７】
2005070048.tif 000009
【図８】
2005070048.tif 000010