(57)【要約】【課題】  シンクコードを誤って検出している事自体を即座に検出し、誤ってシンクコードを検出した場合も必ず受信パケットの取り込みを行うことができるようにする。【解決手段】  受信したデータに含まれるシンクコード（ＳＹＮＣ）を検出する毎に、受信したデータが第１のシフトレジスタ２３１を介して取り込まれ、取り込んだデータに含まれるシンクコード（ＳＹＮＣ）を検出する毎に、データ長情報（ＬＥＮＧＴＨ）に基づいて受信したデータ（ＤＡＴＡ）のチェックコードを求め、受信したデータ（ＤＡＴＡ）に付加されているチェックコード（ＣＲＣ）と比較して一致した場合に、上記シンクコード（ＳＹＮＣ）が正規のシンクコードであると判定して、メモリ２４０に書き込んだデータのシンクコード（ＳＹＮＣ）位置を示す情報を受信データを解釈する装置に通知する複数のステータスコントロール及びＣＲＣチェック回路２３３Ａ〜２３３Ｎにより、ＣＲＣチェックを順次行って、同期を確立する。【選択図】        図９
2005229315.tif 000002
【特許請求の範囲】
【請求項１】
シンクコード、データ長情報、パケットデータ及び通信エラー検出のために付加されるエラーチェックコードを含むパケット構造のデータ伝送を行うデータ伝送システムにおけるデータ同期装置であって、
受信したデータが供給される第１のシフトレジスタと、
受信したデータが上記第１のシフトレジスタを介して書き込まれる記憶手段と、
受信したデータに含まれるシンクコードを検出する毎に、受信したデータが上記第１のシフトレジスタを介して取り込まれ、取り込んだデータに含まれるシンクコードを検出する毎に、データ長情報に基づいて受信したデータのチェックコードを求め、受信したデータに付加されているエラーチェックコードと比較して一致した場合に、上記シンクコードが正規のシンクコードであると判定して、上記記憶手段に書き込んだデータのシンクコード位置を示す情報を受信データを解釈する装置に通知する複数のエラー検出手段とを備え、
上記複数のエラー検出手段によりエラー検出を順次行って、同期を確立することを特徴とするデータ同期装置。
【請求項２】
受信したデータが供給される第２のシフトレジスタと、
上記第２のシフトレジスタを介して取り込まれたシンクコード、データ長情報、およびパケットデータのエラー検出を行い、エラーが検出されたデータに対するエラー検出を行っているエラー検出手段の動作をリセットするエラー検出リセット手段とをさらに備えることを特徴とする請求項１記載のデータ同期装置。
【請求項３】
上記エラー検出リセット手段は、受信したデータが所定の変調記録に従ったデータであるか否かを判定することによりエラー検出を行うことを特徴とする請求項２記載のデータ同期装置。
【請求項４】
シンクコード、データ長情報、パケットデータ及び通信エラー検出のために付加されるエラーチェックコードを含むパケット構造のデータ伝送を行うデータ伝送システムにおけるデータ同期装置であって、
受信したデータが供給される第１のシフトレジスタと、
受信したデータが上記第１のシフトレジスタを介して書き込まれる記憶手段と、
受信したデータに含まれるシンクコードを検出する毎に、受信データが上記第１のシフトレジスタを介して取り込まれ、取り込んだデータに含まれるシンクコードを検出する毎に、データ長情報に基づいて受信したデータのチェックコードを求め、受信データに付加されているエラーチェックコードと比較して一致した場合に、上記シンクコードが正規のシンクコードであると判定して、上記記憶手段に書き込んだデータのシンクコード位置を示す情報を受信データを解釈する装置に通知するエラー検出手段と、
受信したデータが供給される第２のシフトレジスタと、
上記第２のシフトレジスタを介して取り込まれた、シンクコード、データ長情報およびパケットデータのエラー検出を行い、エラーが検出されたデータに対するエラー検出を行っている上記エラー検出手段の動作をリセットするエラー検出リセット手段を有することを特徴とするデータ同期装置。
【請求項５】
アンテナを介して受信された送信信号から復調回路によりシンクコード、データ長情報、パケットデータ及び通信エラー検出のために付加されるエラーチェックコードを含むパケット構造のデータ列を復調し、復調したデータ列について、上記シンクコードに基づいてデータ同期装置により同期を確立して処理するデータ通信装置であって、
上記データ同期装置は、上記復調回路により復調されたデータ列が供給される第１のシフトレジスタと、復調されたデータ列が上記第１のシフトレジスタを介して書き込まれる記憶手段と、復調されたデータ列に含まれるシンクコードを検出する毎に、上記復調されたデータ列が上記第１のシフトレジスタを介して取り込まれ、取り込んだデータに含まれるシンクコードを検出する毎に、データ長情報に基づいて受信したデータのエラー検出コードを求め、受信したデータに付加されているエラーチェックコードと比較して一致した場合に、上記シンクコードが正規のシンクコードであると判定して、上記記憶手段に書き込んだデータのシンクコード位置を示す情報を受信データを解釈する装置に通知する複数のエラー検出手段とを備え、上記複数のエラー検出手段によりエラー検出を順次行って、同期を確立することを特徴とするデータ通信装置。
【請求項６】
復調されたデータ列が供給される第２のシフトレジスタと、
上記第２のシフトレジスタを介して取り込まれたデータのエラー検出を行い、上記エラーが検出されたデータに対するエラー検出を行っているエラー検出手段の動作をリセットするエラー検出リセット手段とをさらに備えることを特徴とする請求項５記載のデータ通信装置。
【請求項７】
上記エラー検出リセット手段は、復調されたデータ列が所定の変調記録に従ったデータであるか否かを判定することによりエラー検出を行うことを特徴とする請求項６記載のデータ通信装置。
【請求項８】
復調されたデータ列がマンチェスタ符号による変調信号であるか否かを判定することでエラー検出することを特徴とする請求項７に記載のデータ通信装置。
【請求項９】
アンテナを介して受信された送信信号から復調回路によりシンクコード、データ長情報、パケットデータ及び通信エラー検出のために付加されるエラーチェックコードを含むパケット構造のデータ列を復調し、復調したデータ列について、上記シンクコードに基づいてデータ同期装置により同期を確立して処理するデータ通信装置であって、
上記データ同期装置は、上記復調回路により復調されたデータ列が供給される第１のシフトレジスタと、復調されたデータ列が上記第１のシフトレジスタを介して書き込まれる記憶手段と、復調されたデータ列に含まれるシンクコードを検出する毎に、受信データが上記第１のシフトレジスタを介して取り込まれ、取り込んだデータに含まれるシンクコードを検出する毎に、データ長情報に基づいて受信したデータのチェックコードを求め、受信データに付加されているエラーチェックコードと比較して一致した場合に、上記シンクコードが正規のシンクコードであると判定して、上記記憶手段に書き込んだデータのシンクコード位置を示す情報を受信データを解釈する装置に通知するエラー検出手段と、復調されたデータ列が供給される第２のシフトレジスタと、上記第２のシフトレジスタを介して取り込まれた、シンクコード、データ長情報およびパケットデータのエラー検出を行い、エラーが検出されたデータに対するエラー検出を行っている上記エラー検出手段の動作をリセットするエラー検出リセット手段を備えることを特徴とするデータ通信装置。
【請求項１０】
アンテナを介して受信された応答信号から、復調回路を用いてデータ通信装置より送出されたシンクコード、データ長情報、データ及び通信エラー検出のために付加されるエラーチェックコードを含むパケット構造のデータ列を復調し、復調したデータ列について、上記シンクコードに基づいてデータ同期装置により同期を確立して処理するデータ通信装置の処理装置であって、
上記データ同期装置は、上記復調回路により復調されたデータ列が供給される第１のシフトレジスタと、復調されたデータ列が上記第１のシフトレジスタを介して書き込まれる記憶手段と、復調されたデータ列にシンクコードを検出する毎に、上記復調されたデータ列が上記第１のシフトレジスタを介して取り込まれ、取り込んだデータに含まれるシンクコードを検出する毎に、データ長情報に基づいて受信したデータのエラーチェックコードを求め、受信したデータに付加されているエラーチェックコードと比較して一致した場合に、上記シンクコードが正規のシンクコードであると判定して、上記記憶手段に書き込んだデータのシンクコード位置を示す情報を受信データを解釈する装置に通知する複数のエラー検出手段とを備え、上記複数のエラー検出手段によりエラー検出を順次行って、同期を確立することを特徴とするデータ通信装置の処理装置。
【請求項１１】
復調されたデータ列が供給される第２のシフトレジスタと、
復調されたデータ列が上記第２のシフトレジスタを介して取り込まれ、取り込んだデータのエラー検出を行い、上記エラーが検出されたデータに対するエラー検出を行っているエラー検出手段の動作をリセットするエラー検出リセット手段とをさらに備えることを特徴とする請求項１０記載のデータ通信装置の処理装置。
【請求項１２】
上記エラー検出リセット手段は、復調されたデータ列が所定の変調記録に従ったデータであるか否かを判定することによりエラー検出を行うことを特徴とする請求項１１記載のデータ通信装置の処理装置。
【請求項１３】
復調されたデータ列がマンチェスタ符号による変調信号であるか否かを判定することでエラー検出することを特徴とする請求項１２に記載のデータ通信装置の処理装置。
【請求項１４】
アンテナを介して受信された応答信号から、復調回路を用いてデータ通信装置より送出されたシンクコード、データ長情報、データ及び通信エラー検出のために付加されるエラーチェックコードを含むパケット構造のデータ列を復調し、復調したデータ列について、上記シンクコードに基づいてデータ同期装置により同期を確立して処理するデータ通信装置の処理装置であって、上記データ同期装置は、上記復調回路により復調されたデータ列が供給される第１のシフトレジスタと、復調されたデータ列が上記第１のシフトレジスタを介して書き込まれる記憶手段と、復調されたデータ列に含まれるシンクコードを検出する毎に、受信データが上記第１のシフトレジスタを介して取り込まれ、取り込んだデータに含まれるシンクコードを検出する毎に、データ長情報に基づいて受信したデータのチェックコードを求め、受信データに付加されているエラーチェックコードと比較して一致した場合に、上記シンクコードが正規のシンクコードであると判定して、上記記憶手段に書き込んだデータのシンクコード位置を示す情報を受信データを解釈する装置に通知するエラー検出手段と、復調されたデータ列が供給される第２のシフトレジスタと、上記第２のシフトレジスタを介して取り込まれた、シンクコード、データ長情報およびパケットデータのエラー検出を行い、エラーが検出されたデータに対するエラー検出を行っている上記エラー検出手段の動作をリセットするエラー検出リセット手段を備えることを特徴とするデータ通信装置の処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ同期装置、データ通信装置およびデータ通信装置の処理装置に関する。
【背景技術】
【０００２】
近年、人や車、荷物などの移動体について認識するためのデータキャリアとして、リーダ／ライタと呼ばれるデータ送受信装置から空間伝送された変調 信号を受信して復調、復号、解読し、解読結果に応じて、必要なデータを記憶したり、あるいはリーダ／ライタ側にデータを送信するように構成された、一般に非接触ＩＣカード あるいはＩＤタグなどとも称される、ＲＦ−ＩＤ（Radio Frequency Identification）が多用されている。
【０００３】
例えばＩＣカードを用いたＩＣカードシステムは、交通機関の改札システム、部屋の入退出管理システム等に適用されるようになされている。このようなＩＣカードシステムは、ユーザーの携帯するＩＣカードと、これらＩＣカードとの間で種々のデータを送受するリーダライタ（すなわちＩＣカード処理装置でなる）とにより構成され、これらＩＣカード及びリーダライタ間で非接触により種々のデータを送受するようになされたものが提案されている。
【０００４】
すなわち、この種のＩＣカードシステムにおいて、リーダライタは、所定周波数の搬送波を所望のデータ列により変調して送信信号を生成し、この送信信号をＩＣカードに送出する。
【０００５】
ＩＣカードは、アンテナを介してこの送信信号を受信し、この送信信号よりリーダライタから送出されたデータを復調する。さらにＩＣカードは、この受信したデータに応じて、内部に保持する個人情報等のデータを所定の搬送波により変調してリーダライタに送出する。
【０００６】
リーダライタは、このＩＣカードより送出されたデータを受信し、この受信したデータより、改札機の扉を開閉し、また部屋の入退出を許可するようになされている。
【０００７】
このようなＩＣカードシステムにおいては、例えば図１０に示すような復調器を用いて、リーダライタより送出されたデータを受信し、またＩＣカードより送信されたデータを受信するようになされている。
【０００８】
すなわちこの復調器１は、アンテナ入力より復調されたＰＳＫ変調信号Ｓ１をリミッタ回路構成の２値化回路２に入力し、ここでＰＳＫ変調信号Ｓ１を２値化する。位相比較回路３は、この２値化回路２より出力される２値化信号ＳＡと制御型発振回路４より出力されるクロックＣＫとを位相比較するイクスクルーシブオア回路等により構成され、２値化信号ＳＡの位相によらず位相比較結果をローパスフィルタ（ＬＰＦ）５に出力する。ローパスフィルタ５は、位相比較結果を帯域制限し、制御型発振回路４の制御信号を生成する。制御型発振回路４は、この制御信号に応じて発振周波数を可変する。
【０００９】
これにより復調器１は、ＰＬＬ回路を構成して２値化信号ＳＡに位相同期したクロックＣＫを生成し、ＰＳＫ変調信号よりクロックＣＫを再生する。ラッチ回路６は、このクロックＣＫにより２値化信号を順次ラッチし、これによりＰＳＫ変調信号Ｓ１を復調してなるデータ列Ｄ１を出力するようになされている。
【００１０】
ところでＩＣカードシステムにおいては、ＩＣカードとリーダライタとの距離によりアンテナ入力が大きく変化する。これに伴ってＰＳＫ変調信号Ｓ１の波形が著しく劣化し、またＳ／Ｎ比も大きく劣化する。
【００１１】
このようになると従来の復調器は、ＰＳＫ変調信号Ｓ１を２値化して得られる２値化信号においてデューティ比が変化し、これにより２値化信号ＳＡよりＰＳＫ変調信号Ｓ１のクロックを正しく再生することが困難になる問題がある。このようにクロックを正しく再生することが困難になると、その分正しくデータ再生することも困難になる。
【００１２】
この問題を解決する１つの方法として、本件出願人は、コスタスループによりＰＳＫ変調信号を復調するようにした復調回路を先に提案している（例えば、特許文献１参照）。
【００１３】
【特許文献１】特開平１１−２７４９１９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところで、パケット通信においては、シンクコード等によりパケット構造を検出することにより受信データの取り込みを開始するが、受信データが来る直前にノイズ成分から誤ってシンクコードを検出してしまうと、本来の受信データの取り込みが出来なくなる。その様な状況を回避するためには、シンクコードの長さの確保とパターンの最適化をすることが一般的に行われるが、完全な対策にはならない。
【００１５】
そこで、本発明の目的は、シンクコードを誤って検出している事自体を即座に検出する手法と、誤ってシンクコードを検出した場合も必ず受信パケットの取り込みが可能な手法を提供することにある。
【００１６】
本発明の更に他の目的、本発明によって得られる具体的な利点は、以下に説明される実施の形態の説明から一層明らかにされる。
【課題を解決するための手段】
【００１７】
本発明は、シンクコード、データ長情報、パケットデータ及び通信エラー検出のために付加されるエラーチェックコードを含むパケット構造のデータ伝送を行うデータ伝送システムにおけるデータ同期装置であって、受信したデータが供給される第１のシフトレジスタと、受信したデータが上記第１のシフトレジスタを介して書き込まれる記憶手段と、受信したデータに含まれるシンクコードを検出する毎に、受信したデータが上記第１のシフトレジスタを介して取り込まれ、取り込んだデータに含まれるシンクコードを検出する毎に、データ長情報に基づいて受信したデータのチェックコードを求め、受信したデータに付加されているエラーチェックコードと比較して一致した場合に、上記シンクコードが正規のシンクコードであると判定して、上記記憶手段に書き込んだデータのシンクコード位置を示す情報を受信データを解釈する装置に通知する複数のエラー検出手段とを備え、上記複数のエラー検出手段によりエラー検出を順次行って、同期を確立することを特徴とする。
【００１８】
また、本発明は、シンクコード、データ長情報、パケットデータ及び通信エラー検出のために付加されるエラーチェックコードを含むパケット構造のデータ伝送を行うデータ伝送システムにおけるデータ同期装置であって、受信したデータが供給される第１のシフトレジスタと、受信したデータが上記第１のシフトレジスタを介して書き込まれる記憶手段と、受信したデータに含まれるシンクコードを検出する毎に、受信データが上記第１のシフトレジスタを介して取り込まれ、取り込んだデータに含まれるシンクコードを検出する毎に、データ長情報に基づいて受信したデータのチェックコードを求め、受信データに付加されているエラーチェックコードと比較して一致した場合に、上記シンクコードが正規のシンクコードであると判定して、上記記憶手段に書き込んだデータのシンクコード位置を示す情報を受信データを解釈する装置に通知するエラー検出手段と、受信したデータが供給される第２のシフトレジスタと、上記第２のシフトレジスタを介して取り込まれた、シンクコード、データ長情報およびパケットデータのエラー検出を行い、エラーが検出されたデータに対するエラー検出を行っている上記エラー検出手段の動作をリセットするエラー検出リセット手段を有することを特徴とする。
【００１９】
また、本発明は、アンテナを介して受信された送信信号から復調回路によりシンクコード、データ長情報、パケットデータ及び通信エラー検出のために付加されるエラーチェックコードを含むパケット構造のデータ列を復調し、復調したデータ列について、上記シンクコードに基づいてデータ同期装置により同期を確立して処理するデータ通信装置であって、上記データ同期装置は、上記復調回路により復調されたデータ列が供給される第１のシフトレジスタと、復調されたデータ列が上記第１のシフトレジスタを介して書き込まれる記憶手段と、復調されたデータ列に含まれるシンクコードを検出する毎に、上記復調されたデータ列が上記第１のシフトレジスタを介して取り込まれ、取り込んだデータに含まれるシンクコードを検出する毎に、データ長情報に基づいて受信したデータのエラー検出コードを求め、受信したデータに付加されているエラーチェックコードと比較して一致した場合に、上記シンクコードが正規のシンクコードであると判定して、上記記憶手段に書き込んだデータのシンクコード位置を示す情報を受信データを解釈する装置に通知する複数のエラー検出手段とを備え、上記複数のエラー検出手段によりエラー検出を順次行って、同期を確立することを特徴とする。
【００２０】
また、本発明は、アンテナを介して受信された送信信号から復調回路によりシンクコード、データ長情報、パケットデータ及び通信エラー検出のために付加されるエラーチェックコードを含むパケット構造のデータ列を復調し、復調したデータ列について、上記シンクコードに基づいてデータ同期装置により同期を確立して処理するデータ通信装置であって、上記データ同期装置は、上記復調回路により復調されたデータ列が供給される第１のシフトレジスタと、復調されたデータ列が上記第１のシフトレジスタを介して書き込まれる記憶手段と、復調されたデータ列に含まれるシンクコードを検出する毎に、受信データが上記第１のシフトレジスタを介して取り込まれ、取り込んだデータに含まれるシンクコードを検出する毎に、データ長情報に基づいて受信したデータのチェックコードを求め、受信データに付加されているエラーチェックコードと比較して一致した場合に、上記シンクコードが正規のシンクコードであると判定して、上記記憶手段に書き込んだデータのシンクコード位置を示す情報を受信データを解釈する装置に通知するエラー検出手段と、復調されたデータ列が供給される第２のシフトレジスタと、上記第２のシフトレジスタを介して取り込まれた、シンクコード、データ長情報およびパケットデータのエラー検出を行い、エラーが検出されたデータに対するエラー検出を行っている上記エラー検出手段の動作をリセットするエラー検出リセット手段を備えることを特徴とする。
【００２１】
ここで言うデータ通信装置は、無線通信部、およびデータ送受信機能とデータ処理部を有するＩＣチップを内蔵する非接触ＩＣカード、表面に端子を有する接触ＩＣカード、認証・決済等を行ういわゆるＩＣカード機能を有するＩＣチップを携帯電話機、ＰＨＳ（Personal Handyphone System），ＰＤＡ（Pesrsonal Digital Assistance）等の情報通信端末装置に内蔵した装置である。すなわち、本発明は非接触により種々のデータを入出力するＩＣチップをカード状あるいは携帯可能な通信端末装置に搭載したデータ通信装置、およびこのデータ通信装置とデータ通信をするデータ通信装置（処理装置）に適用され得るものである。エラー検出方法としては、ＣＲＣ（巡回冗長検査）、パリティチェック、ＸＯＲサムなどがあり、ＣＲＣ値の計算を巡回して行うＣＲＣ方式は信頼性のあるチェックサム（コード）を生成できる。
【００２２】
また、本発明は、アンテナを介して受信された応答信号から、復調回路を用いてデータ通信装置より送出されたシンクコード、データ長情報、データ及び通信エラー検出のために付加されるエラーチェックコードを含むパケット構造のデータ列を復調し、復調したデータ列について、上記シンクコードに基づいてデータ同期装置により同期を確立して処理するデータ通信装置の処理装置であって、上記データ同期装置は、上記復調回路により復調されたデータ列が供給される第１のシフトレジスタと、復調されたデータ列が上記第１のシフトレジスタを介して書き込まれる記憶手段と、復調されたデータ列にシンクコードを検出する毎に、上記復調されたデータ列が上記第１のシフトレジスタを介して取り込まれ、取り込んだデータに含まれるシンクコードを検出する毎に、データ長情報に基づいて受信したデータのエラーチェックコードを求め、受信したデータに付加されているエラーチェックコードと比較して一致した場合に、上記シンクコードが正規のシンクコードであると判定して、上記記憶手段に書き込んだデータのシンクコード位置を示す情報を受信データを解釈する装置に通知する複数のエラー検出手段とを備え、上記複数のエラー検出手段によりエラー検出を順次行って、同期を確立することを特徴とする。
【００２３】
さらに、本発明は、アンテナを介して受信された応答信号から、復調回路を用いてデータ通信装置より送出されたシンクコード、データ長情報、データ及び通信エラー検出のために付加されるエラーチェックコードを含むパケット構造のデータ列を復調し、復調したデータ列について、上記シンクコードに基づいてデータ同期装置により同期を確立して処理するデータ通信装置の処理装置であって、上記データ同期装置は、上記復調回路により復調されたデータ列が供給される第１のシフトレジスタと、復調されたデータ列が上記第１のシフトレジスタを介して書き込まれる記憶手段と、復調されたデータ列に含まれるシンクコードを検出する毎に、受信データが上記第１のシフトレジスタを介して取り込まれ、取り込んだデータに含まれるシンクコードを検出する毎に、データ長情報に基づいて受信したデータのチェックコードを求め、受信データに付加されているエラーチェックコードと比較して一致した場合に、上記シンクコードが正規のシンクコードであると判定して、上記記憶手段に書き込んだデータのシンクコード位置を示す情報を受信データを解釈する装置に通知するエラー検出手段と、復調されたデータ列が供給される第２のシフトレジスタと、上記第２のシフトレジスタを介して取り込まれた、シンクコード、データ長情報およびパケットデータのエラー検出を行い、エラーが検出されたデータに対するエラー検出を行っている上記エラー検出手段の動作をリセットするエラー検出リセット手段を備えることを特徴とする。
ここで言うデータ通信装置の処理装置は、データ通信装置との間でデータを送受する装置をいい、少なくとも、搭載されたＩＣチップに記憶されているデータの読出し、書込みをするリーダ／ライタ機能を有する処理装置のことである。
【発明の効果】
【００２４】
本発明によれば、上記複数のエラー検出手段によりエラー検出を順次行って、同期を確立するので、正しいシンクコードを検出することができ、パケットデータの取り込みを確実に行うことができる。さらに、シンクコード、データ長情報、および受信データの変調方式をチェックするので誤ったシンクコードを検出する可能性を低減でき、仮に誤った場合にも即座に検出することができる。
【発明を実施するための最良の形態】
【００２５】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、本発明は以下の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で、任意に変更可能であることは言うまでもない。
【００２６】
本発明は、例えば図１に示すような構成のＩＣカードシステム１００に適用される。
【００２７】
このＩＣカードシステム１００は、例えば交通機関の改札システムに適用して、ＩＣカード１０とリーダライタ２０間でデータ通信をする。ここではデータ通信装置としてカード形状を有するＩＣカードを例にとって説明するが、認証・決済等を行ういわゆるＩＣカード機能を有するＩＣチップを携帯電話等の情報端末装置に搭載してよいのはもちろんのことである。
【００２８】
ＩＣカード１０は、集積回路を実装した基板と保護シートとを積層してカード形状に形成されており、基板上の配線パターンによりループアンテナ１１が形成され、また、この基板上に実装した集積回路により、変復調回路１２及び信号処理回路１３が形成されている。
【００２９】
ループアンテナ１１は、リーダライタ２０のループアンテナ２１と結合して、このループアンテナ２１より送出された送信信号を受信すると共に、変復調回路１２で生成した応答信号を放射する。
【００３０】
変復調回路１２は、ループアンテナ１１で受信した送信信号より、このＩＣカード１０の動作に必要な電力、クロック等を生成する。さらに変復調回路１２は、この電力、クロックにより動作して、送信信号よりリーダライタ２０より送出されたデータ列（以下送信データ列と呼ぶ）Ｄ（Ｒ→Ｃ）を復調して信号処理回路１３に出力する。また、この送信データ列Ｄ（Ｒ→Ｃ）により送信が促されて信号処理回路１３より入力されるデータ列（以下応答データ列と呼ぶ）Ｄ（Ｃ→Ｒ）より応答信号を生成し、この応答信号によりループアンテナ１１を駆動して応答信号を放射する。
【００３１】
信号処理回路１３は、変復調回路１２で生成した電力、クロックにより動作して、送信データ列Ｄ（Ｒ→Ｃ）を解析し、必要に応じて応答データ列Ｄ（Ｃ→Ｒ）を変復調回路１５に出力する。
【００３２】
リーダライタ２０において、変復調回路２２は、ＳＰＵ（シグナルプロセスユニット）２３より入力される送信データ列Ｄ（Ｒ→Ｃ）より送信信号を生成し、この送信信号によりループアンテナ２１を駆動する。また変復調回路２２は、このループアンテナ２１で受信された応答信号を信号処理して、ＩＣカード１０より送出された応答データ列Ｄ（Ｃ→Ｒ）を復調し、この応答データ列Ｄ（Ｃ→Ｒ）をＳＰＵ２３に出力する。
【００３３】
ＳＰＵ２３は、比較的簡易な処理手順を実行する演算処理ユニットにより構成され、ＩＣカード１０に送信する送信データ列Ｄ（Ｒ→Ｃ）を変復調回路２２に送出し、またこの変復調回路２２より入力される応答データ列Ｄ（Ｃ→Ｒ）を処理する。この処理において、ＳＰＵ２３は、必要に応じて表示部２４に処理経過、処理結果を表示する。また入力部２５からのコマンドにより動作を切り換え、必要に応じて外部装置２６との間で処理手順等のデータを入出力する。
【００３４】
図２は、ＩＣカード１０の変復調回路１２とリーダライタ２０の変復調回路２２を示すブロック図である。
【００３５】
リーダライタ２０の変復調回路２２において、変調器２２１は、ＳＰＵ２３より入力される送信データ列Ｄ（Ｒ→Ｃ）を所定周波数Ｆ１のクロックＣＫ１によりＰＳＫ変調し、ＰＳＫ変調信号Ｓ１を出力する。この場合、送信データレートとクロックＣＫ１の周波数が一致し、特定の位相関係の場合はマンチェスタ符号となる。変調器２２２は、変調器２２１より出力されるＰＳＫ変調信号Ｓ１を所定周波数Ｆｍの主搬送波ＳｍによりＡＳＫ変調してループアンテナ２１を駆動する。
【００３６】
これらによりリーダライタ２０は、送信データ列Ｄ（Ｒ→Ｃ）を２段階に変調して送信信号を生成し、この送信信号をループアンテナ２１より送出する。
【００３７】
ＩＣカード１０側の変復調回路１２において、電源供給回路１２１は、ループアンテナ１１に誘起される送信信号を受け、この送信信号を整流して直流電源を生成する。電源供給回路１２１は、この直流電源をＩＣカード１０の各回路ブロックに供給し、これにより送信信号の電力により変復調回路１２、信号処理回路１３を動作させる。
【００３８】
キャリア抽出器１２２は、ループアンテナ１１より送信信号を受け、この送信信号より主搬送波成分を抽出する。さらにこの主搬送波成分を動作クロックにして復調器１２３に出力する。さらにキャリア抽出器１２２は、この動作クロックを基準にして各種基準クロックを生成し、この基準クロックを信号処理回路１３等に出力する。
【００３９】
復調器１２３は、ループアンテナ１１より送信信号を受け、キャリア抽出器１２２より出力される動作クロックを用いてこの送信信号を処理することにより、この送信信号に重畳されてなる変調器２２１のＰＳＫ変調信号Ｓ１を復調する。
【００４０】
バンドパスフィルタ１２４は、この復調器１２３より出力されるＰＳＫ変調信号Ｓ１を帯域制限することにより、変調器２２１の出力信号Ｓ１に対応する信号成分を選択的に出力する。
【００４１】
復調器１２５は、このバンドパスフィルタ１２４の出力信号より送信データ列Ｄ（Ｒ→Ｃ）を復調し、この送信データ列Ｄ（Ｒ→Ｃ）を信号処理回路１３に出力する。これによりＩＣカード１０では、リーダライタ２０より送出された送信データ列Ｄ（Ｒ→Ｃ）を受信できるようになされている。
【００４２】
変調器１２６は、信号処理回路１３よりリーダライタ２０に送出する応答データ列Ｄ（Ｃ→Ｒ）を受け、この応答データ列Ｄ（Ｃ→Ｒ）を所定周波数Ｆ２のクロックＣＫ２によりＰＳＫ変調し、ＰＳＫ変調信号Ｓ２を出力する。この場合、応答データ列のレートとクロックＣＫ２の周波数が一致し、特定の位相関係の場合はマンチェスト符号となる。
【００４３】
負荷回路１２７は、電源供給回路１２１より出力される電源ラインに接続され、変調器１２６の出力信号Ｓ２に応じて抵抗値を変化させる。これにより負荷回路１２７は、電源供給回路１２１の負荷を出力信号Ｓ２に応じて変化させ、ループアンテナ１１より見た電源供給回路１２１の入力インピーダンスを出力信号Ｓ２に応じて変化させる。これにより負荷回路１２７は、ループアンテナ１１に誘起されてこのループアンテナ１１から再輻射される送信信号の電力を、変調器１２６の出力信号Ｓ２に応じて変化させる。
【００４４】
このようにしてループアンテナ１１から再輻射される電力は、主に主搬送波Ｓｍによる電力であり、ループアンテナ１１の周囲においては、変調器１２６の出力信号Ｓ２に応じて強度が変化する主搬送波Ｓｍによる電磁界が形成されることになる。これにより変復調回路１２は、等価的に、変調器１２６の出力信号Ｓ１を主搬送波ＳｍによりＡＳＫ変調して、リーダライタ２０に対して応答データ列Ｄ（Ｃ→Ｒ）を搬送する応答信号を生成し、この応答信号をループアンテナ１１より輻射する。
【００４５】
これにより負荷回路１２７は、電源供給回路１２１と共に、データ列Ｄ（Ｃ→Ｒ）を２段階で変調する変調回路を構成する。電源安定化回路１２８は、このように負荷の変化により変動する電源電圧を安定化させて出力する。
【００４６】
リーダライタ２０側の変復調回路２２において、復調器２２３は、このようにして生成されてループアンテナ２１に誘起される応答信号を受け、この応答信号に重畳されてなる変調器１２６の出力信号Ｓ２を復調する。
【００４７】
バンドパスフィルタ２２４は、この復調器２２３の出力信号を帯域制限することにより、変調器１２６の出力信号Ｓ２に対応する信号成分を選択的に出力する。
【００４８】
復調器２２５は、このバンドパスフィルタ２２４の出力信号より応答データ列Ｄ（Ｃ→Ｒ）を復調し、このデータ列Ｄ（Ｃ→Ｒ）をＳＰＵ２３に出力する。これによりリーダライタ２０では、ＩＣカード１０より送出された応答データ列Ｄ（Ｃ→Ｒ）を受信できるようになされている。
【００４９】
このようにしてデータ列を送受するＩＣカード１０及びリーダライタ２０において、クロックＣＫ１及びＣＫ２の周波数Ｆ１及びＦ２は、所定周波数だけ異なる周波数により設定される。また、この周波数Ｆ１及びＦ２は、図３に示すように、リーダライタ２０側の変調器２２１より出力されるＰＳＫ変調信号Ｓ１と、ＩＣカード１０側の変調器１２６より出力されるＰＳＫ変調信号Ｓ２とを周波数軸上で見たとき、側波帯Ｓ１Ｕ、Ｓ１Ｌ及びＳ２Ｕ、Ｓ２Ｌが重なり合わないように、またこれらＰＳＫ変調信号Ｓ１及びＳ２が重畳された際に、簡易な構成のバンドパスフィルタ１２４，２２４によりＰＳＫ変調信号Ｓ１及びＳ２の信号成分をそれぞれ抽出できるように、十分に離間した周波数に設定される。
【００５０】
これによりＩＣカード１０及びリーダライタ２０において、同時に、双方向でデータ交換できるようになされている。
【００５１】
図４は、ＩＣカード１０及びリーダライタ２０における変復調回路１２、２２に適用される復調器１２５、２２５を示すブロック図である。ＩＣカードシステム１００において、この復調器１２５、２２５は、処理する信号が異なる点を除いて同一に構成されることにより、ＩＣカード１０側の復調器１２についてだけ説明し、リーダライタ２０側の復調器２２５については、図１において相違する箇所に対応する符号を付して示し重複した説明を省略する。ＩＣカードシステム１００においては、この復調器１２５、２２５においてＰＳＫ変調信号Ｓ１、Ｓ２を処理してデータ列Ｄ（Ｒ→Ｃ）、Ｄ（Ｃ→Ｒ）を復調する。
【００５２】
なお、マンチェスタ符号は、図５に示すように、伝送に供するデータの論理レベルに応じて、クロックの１周期で位相が反転するビットコーディングである（図５（Ａ）及び（Ｂ））。これによりＰＳＫ変調信号Ｓ１、Ｓ２においては、伝送に供するデータの論理レベルに応じて、クロックＣＫ１、ＣＫ２のエッジ情報が伝送されない場合が発生する。
【００５３】
ＩＣカードシステム１００においては、ＩＣカード１０とリーダライタ２０間の距離が離間すると、復調されたＰＳＫ変調信号Ｓ１、Ｓ２のＳＮ比が劣化し、また波形歪みが発生することになる（図５（Ｃ））。
【００５４】
２値化回路２５１は、リミッタ回路構成の２値化回路により構成され、バンドパスフィルタ１２４より入力されるＰＳＫ変調信号Ｓ１を２値化して、例えば１周期８サンプルの２値化信号Ｓ３Ａ（図５（Ｄ））と、この２値化信号Ｓ３Ａの極性を反転してなる２値化信号Ｓ３Ｂとを出力する（図５（Ｅ））。この場合、２値化信号Ｓ３Ａ，Ｓ３Ｂにおいては、ＰＳＫ変調信号Ｓ１、Ｓ２の波形が歪んだ分、デューティ比が５０〔％〕より変化して再生されることになる。
【００５５】
発振器２５２は、フレームレートが例えば２１１ＫｐｓのＰＳＫ変調信号Ｓ１のクロックＣＫ１に対して、フレームレートのＮ倍（例えばＮ＝６４）の周波数（１３．５６ＭＨｚ）を発振し、矩形波信号による発振出力信号Ｓ４を出力する。
【００５６】
可変型分周器２５３は、発振器２５２の発振出力信号Ｓ４を１／Ｎに分周し、ＰＳＫ変調信号Ｓ１とほぼ周波数の等しい第１の発振出力信号Ｓ６Ｑ（図５（Ｆ））、この第１の発振出力信号Ｓ６Ｑに対して９０度位相の異なる第２の発振出力信号Ｓ６Ｉ（図５（Ｇ））を出力する。
【００５７】
イクスクルーシブオア（ＥＸ−ＯＲ）回路２５４Ｑは、第１の発振出力信号Ｓ６Ｑと２値化信号Ｓ３Ａとの排他的論理和出力として、上記第１の発振出力信号Ｓ６Ｑと２値化信号Ｓ３Ａとの位相比較結果Ｓ７Ｑを出力する。イクスクルーシブオア（ＥＸ−ＯＲ）回路２５４Ｉは、第２の発振出力信号Ｓ６Ｉと２値化信号Ｓ３Ｂと排他的論理和出力として、上記第２の発振出力信号Ｓ６Ｉと２値化信号Ｓ３Ｂとの位相比較結果Ｓ７Ｉを出力する。
【００５８】
ローパスフィルタ（ＬＰＦ）２５５Ｑは、上記ＥＸ−ＯＲ回路２５４Ｑにより得られた位相比較結果Ｓ７Ｑについて、半周期４サンプル毎に移動平均を５値出力として得、この移動平均値Ｓ８Ｑを出力する。ローパスフィルタ（ＬＰＦ）２５５Ｉは、上記ＥＸ−ＯＲ回路２５４Ｉにより得られた位相比較結果Ｓ７Ｉについて、半周期４サンプル毎に移動平均を５値出力として得、この移動平均値Ｓ８Ｉを出力する。
【００５９】
３値化回路２５６Ｑは、上記ＬＰＦ２５５Ｑから出力された５値の移動平均値Ｓ８Ｑを３値化して制御方向判定回路２５７に出力する。３値化回路２５６Ｉは、上記ＬＰＦ２５５Ｉから出力された５値の移動平均値Ｓ８Ｉを３値化して制御方向判定回路２５７と補正回路２５９に出力する。
【００６０】
制御方向判定回路２５７は、３値化回路２５６Ｑ、２５６Ｉにより得られた３値化信号Ｓ９Ｑ、Ｓ９Ｉに基づいて、上記可変型分周器５２における分周比の可変方向を決定し、この可変方向に従って制御信号Ｓ１０を出力する。
【００６１】
ここで、図６に示すように、上記第１の発振出力信号Ｓ６Ｑと２値化信号Ｓ３Ａの位相比較結果Ｓ７Ｑ及び上記第２の発振出力信号Ｓ６Ｉと２値化信号Ｓ３Ｂの位相比較結果Ｓ７Ｉの対比によりクロックＣＫ１との間の排他的論理和による位相比較結果をアナログ量Ｓ７ＩＡ、Ｓ７ＱＡにより示すと、クロックＣＫ１に対して位相が一致しているとき（位相差０及びπのとき）、位相比較結果Ｓ７Ｉ、Ｓ７Ｑは、それぞれ大きな値が得られ、このとき９０度位相の異なる位相比較結果においては、値０の位相比較結果が得られる。さらにこれらの値は、位相差の変化により三角波形状に変化する（図６（Ａ）及び（Ｂ））。
【００６２】
この関係を位相比較結果Ｓ７Ｉ、Ｓ７Ｑの符号により示すと（図６（Ｃ）及び（Ｄ））、第２の位相比較結果Ｓ７Ｉにおいては、−９０度［−π／２］から９０度［＋π／２］の範囲で値が正に立ち上がり、−９０度［−π／２］から−１８０度［−π］の範囲、９０度［＋π／２］から１８０度［＋π］の範囲で値が負に立ち下がる。またこれと９０度［π／２］位相の異なる第１の位相比較結果Ｓ７Ｑにおいては、０度［０］から９０度［＋π／２］の範囲で値が正に立ち上がり、０度［０］から−１８０度［−π］の範囲で値が負に立ち下がる。
【００６３】
これにより位相比較結果Ｓ７Ｉ、Ｓ７Ｑの符号により、２値化信号Ｓ３Ａに対する位相ずれを大まかに検出できることが判る。
【００６４】
これに対して２値化信号Ｓ３Ａの生成基準でなるマンチェスタ符号においては、データの論理レベルに応じてクロックＣＫに対して０度［０］、１８０度［π］の位相を形成する。この場合２値化信号Ｓ３Ａを用いた位相比較結果Ｓ７Ｉ、Ｓ７Ｑにおいては、ＰＳＫ変調信号Ｓ１により伝送されるデータに応じて、クロックＣＫ１に対して位相同期する箇所が位相差０度［０］、位相差１８０度［π］で切り換わることになる。
【００６５】
これにより位相比較結果Ｓ７Ｉにより検出される位相差が−９０度［−π／２］〜９０度［＋π／２］の範囲においては、矢印ａにより示すように、位相比較結果Ｓ７Ｑの位相差が０度［０］になるように制御して、位相比較結果Ｓ７Ｉの生成基準でなる発振出力信号Ｓ６ＩをクロックＣＫに同期させることができる。
【００６６】
また位相比較結果Ｓ７Ｉにより検出される位相差が−１８０度［−π］〜−９０度［−π／２］、９０度［＋π／２］〜１８０度［＋π］の範囲においては、矢印ｂにより示すように、位相比較結果Ｓ７Ｑの位相差が１８０度になるように制御して、位相比較結果Ｓ７Ｉの生成基準でなる発振出力信号Ｓ６ＩをクロックＣＫに同期させることができる。
【００６７】
この関係に従って、制御方向判定回路２５７は、図７に示すように、位相比較結果Ｓ７Ｉ、Ｓ７Ｑの符号をアドレスにしたテーブルを保持し、このテーブルにより制御方向（進め［＋］、遅れ［＋］）を決定し、この制御方向に応じた制御信号Ｓ１０を出力する。
【００６８】
積算回路２５８は、制御方向判定回路２５７により得られた制御信号Ｓ１０について１周期分８サンプルの総和Ｓ１１を求める。
【００６９】
補正回路２５９は、上記積算回路２５８により求められた制御信号Ｓ１０の１周期分８サンプルの総和Ｓ１１と上記３値化回路２５６Ｉにより得られた３値化信号Ｓ９Ｉに基づいて、データのデューティや位相状態によって原理的に存在する位相誤差が検出できない位相差が［±π／２］の場合に制御量［±］を所定の制御量とする補正処理を行い、補正処理済みの制御信号Ｓ１２を１周期に１回、可変型分周器５２に出力する。
【００７０】
図４に示した構成の復調回路によれば、９０度位相の異なる発振出力信号による第１及び第２の位相比較結果より、この第１及び第２の位相比較結果の正負に応じて制御方向を決定して発振周波数を可変したことにより、簡易な構成で、ＰＳＫ変調信号Ｓ１、Ｓ２が劣化した場合でも、確実にクロックＣＫを再生してデータを復調することができる。
【００７１】
しかも、誤ロック状態となってしまう虞のある位相差［±π／２］における制御量［±］を所定の制御量とする補正処理を補正回路２５９によって行うので、誤ロック状態に陥ることなく、確実にクロックＣＫを再生してデータを復調することができる。
【００７２】
なお、上述の実施の形態においては、送信信号の電力によりＩＣカードを動作させる場合について述べたが、本発明はこれに限らず、電池により動作させる場合等にも広く適用することができる。
【００７３】
ここで、このＩＣカードシステム１００において、ＩＣカード１０とリーダライタ２０の間で伝送される伝送データのパケット構造を図８に示す。図８において、伝送データの先頭部には６バイトのプリアンブル（ＰＲＥＡＭＢＬＥ）が配置される。プリアンブル（ＰＲＥＡＭＢＬＥ）のデータは、すべて［００ｈ］となっている。プリアンブル（ＰＲＥＡＭＢＬＥ）に続く２バイトはシンクコード（ＳＹＮＣ）である。このシンクコード（ＳＹＮＣ）がタイミング基準となってシンクコード（ＳＹＮＣ）以降のデータが検出される。シンクコード（ＳＹＮＣ）に続く１バイトは長さ情報（ＬＥＮＧＴＨ）である。長さ情報（ＬＥＮＧＴＨ）は、この長さ情報（ＬＥＮＧＴＨ）に続いて配置されるデータ（ＤＡＴＡ）の有効長を示す。続くパケットデータ（ＤＡＴＡ）には、ＩＣカード１０とリーダライタ２０の間の通信制御用データやユーザデータなどが所定のルールに則って配されている。データ（ＤＡＴＡ）に続く２バイトはデータ（ＤＡＴＡ）についてのチェックコード（例えばＣＲＣ１６）である。これら伝送データを構成するデータのうち、プリアンブル（ＰＲＥＡＭＢＬＥ）以外のデータは、ＩＣカード１０とリーダライタ２０Ｄ内で正確に再生（復調）しなければならない有意データである。
【００７４】
そして、このＩＣカードシステム１００におけるＳＰＵ２３では、解読の結果によって、受信データについての判断処理、演算処理、あるいはこれらの処理に必要なデータをメモリ書込み／読出しバスを介してメモリ２４０に書き込んだり、読み出したりするメモリ処理などを行う。また、解読の結果によっては、判断処理、演算処理あるいはメモリ処理の結果得たデータをリーダ／ライタへ送信するために上述の図８のような伝送データの形式に符号化して整える送信処理も行う。
【００７５】
このＩＣカードシステム１００におけるＳＰＵ２３は、上記復調器１２５によりＰＳＫ変調信号Ｓ２を処理して復調されたデータ列Ｄ（Ｃ→Ｒ）について、上記データ列Ｄ（Ｃ→Ｒ）に含まれるシンクコード（ＳＹＮＣ）をタイミング基準としてシンクコード（ＳＹＮＣ）以降のデータを有意データとしてメモリ２４０に取り込むものであって、図９に示すように、上記データ列Ｄ（Ｃ→Ｒ）が供給される第１及び第２のシフトレジスタ２３１，２３２、上記復調器１２５により復調されたデータ列Ｄ（Ｃ→Ｒ）に含まれているステータスコントロールデータ及びＣＲＣチェックコードが上記第１のシフトレジスタ２３１を介して取り込まれる複数のステータスコントロール及びＣＲＣチェック回路２３３Ａ〜２３３Ｎ、上記データ列Ｄ（Ｃ→Ｒ）が上記第２のシフトレジスタ２３２を介して取り込まれるエラー検出ユニット２３４からなる。
【００７６】
このＳＰＵ２３は、ＰＳＫ変調信号Ｓ２がマンチェスタ符号であることを想定して作られており、上記復調器１２５によりＰＳＫ変調信号Ｓ２を処理して復調された復調データ（Ｄ）又はシステムクロックに基づいて、復調データ（Ｄ）のサンプリングクロック（ＣＫ）及びその２倍の周波数の２倍クロック（×２ＣＫ）を生成するサンプリングクロック発生器２３０を備え、上記サンプリングクロック（ＣＫ）により、上記第１のシフトレジスタ２３１とステータスコントロール及びＣＲＣチェック回路２３３Ａ〜２３３Ｎが動作し、また、上記２倍クロック（×２ＣＫ）により上記エラー検出ユニット２３４が動作するようになっている。
【００７７】
このＳＰＵ２３においてステータスコントロール及びＣＲＣチェック回路２３３Ａ〜２３３Ｎは、上記データ列Ｄ（Ｃ→Ｒ）に含まれるシンクコード（ＳＹＮＣ）をタイミング基準としてシンクコード（ＳＹＮＣ）以降のデータを有意データとしてメモリ２４０に取り込むにあたり、シンクコード（ＳＹＮＣ）を検出する毎に、そのシンクコード（ＳＹＮＣ）に続く１バイトの長さ情報（ＬＥＮＧＴＨ）により示される有効長のデータ（ＤＡＴＡ）についてチェックコード（ＣＲＣ１６）を計算して、上記データ（ＤＡＴＡ）に続く２バイトのチェックコード（ＣＲＣ１６）と一致するか否かの判定を行い、そのチェックコード（ＣＲＣ１６）が一致した場合に、上記データ（ＤＡＴＡ）が有意データであるとして、スタートアドレス、ステータス及び制御信号を受信データを解釈する装置に通知する。
【００７８】
ここで、ノイズなどにより誤ってシンクコード（ＳＹＮＣ）を検出した場合には、上記チェックコード（ＣＲＣ１６）の判定により、上記シンクコード（ＳＹＮＣ）に続くデータは有意データでないとすることができる。
【００７９】
このＳＰＵ２３では、複数のステータスコントロールデータ及びＣＲＣチェック回路２３３Ａ〜２３３Ｎを備えることにより、１のステータスコントロール及びＣＲＣチェック回路でチェックコード（ＣＲＣ１６）の判定中に、新たにシンクコード（ＳＹＮＣ）を検出した場合には、次のステータスコントロール及びＣＲＣチェック回路でチェックコード（ＣＲＣ１６）の判定を行うことにより、常にシンクコード（ＳＹＮＣ）をチェックすることができ、これにより、本来の有意データを確実に検出してメモリ２４０に取り込むことができる。
【００８０】
また、エラー検出ユニット２３４では、上記第２のシフトレジスタ２３２を介して取り込まれる上記データ列Ｄ（Ｃ→Ｒ）について、例えば
（１）前半と後半で極性が反転している。
（２）同一論理値は３×Ｔ／２期間以上連続することはない。
などのマンチェスタ符号の符号規則に従っているか否かを判定することにより、エラー検出を行い、エラーを検出した場合に上記ステータスコントロールデータ及びＣＲＣチェック回路２３３Ａ〜２３３Ｎをリセットする。これにより、上記シンクコード（ＳＹＮＣ）のチェックによる同期確立の信頼性を高めることができる。
【００８１】
なお、上記エラー検出ユニット２３４は、１ビットを多数サンプルで取り込んでノイズの状態を判定することによってエラー検出を行うようにしてもよい。
【００８２】
ここで、上記シンクコード（ＳＹＮＣ）のチェックによる同期確立の信頼性をさらに高めるには、例えばプリアンブルもシンクコードとして使用するなどにより、シンクコード（ＳＹＮＣ）を長くすればよい。
【００８３】
なお、上述の実施の形態においては、リーダライタ２０におけるＳＰＵ２３に本発明に係るデータ同期装置の機能を実装した場合ついて説明したが、同様にＩＣカード１０側の信号処理回路１３にも本発明に係るデータ同期装置の機能を実装した実装されている。
【００８４】
また、上述の実施の形態においては、本発明をＩＣカード及びＩＣカード処理装置でなるリーダライタに適用する場合について述べたが、本発明はこれに限らず、種々のデータ伝送装置のデータ同期装置、ＩＣカード機能を有するＩＣ及びカード処理機能を有する装置の復調回路に広く適用することができる。
【図面の簡単な説明】
【００８５】
【図１】本発明を適用したＩＣカードシステムの構成を示すブロック図である。
【図２】上記ＩＣカードシステムにおけるＩＣカード及びリーダライタの変復調回路の構成を示すブロック図である。
【図３】ＩＣカードシステムにおける送信信号及び応答信号の周波数スペクトラムを示す特性曲線図である。
【図４】上記ＩＣカード及びリーダライタにおける変復調回路に適用される復調器の構成を示すブロック図である。
【図５】上記復調器の動作の説明に供する信号波形図である。
【図６】上記復調器の動作の説明に供する特性曲線図である。
【図７】上記復調器の制御方向判定回路の説明に供する図表である。
【図８】上記ＩＣカードシステムにおいて、ＩＣカードとリーダライタの間で伝送される伝送データのパケット構造を模式的に示す図である。
【図９】ＩＣカードシステムにおけるＳＰＵの構成を示すブロック図である。
【図１０】従来の復調器の構成を示すブロック図である。
【符号の説明】
【００８６】
１０  ＩＣカード、１１  ループアンテナ、１２  変復調回路、１３  信号処理回路、１５  復調回路、２０  リーダライタ、２１  ループアンテナ、２２  変復調回路、２３  ＳＰＵ、２４  表示部、２５  入力部、２６  外部装置、ＩＣカードシステム  １００、１２１  電源供給回路、１２２  キャリア抽出器、１２４  バンドパスフィルタ、１２３，１２５  復調器、１２６  変調器、１２７  負荷回路、１２８  電源安定化回路、２２１，２２２  変調器、２２３，２２５  復調器、２２４  バンドパスフィルタ、２３０  サンプリングクロック発生器、２３１，２３２  第１及び第２のシフトレジスタ、２３３Ａ〜２３３Ｎ  ステータスコントロール及びＣＲＣチェック回路、２３４  エラー検出ユニット、２４０  メモリ、２５１  ２値化回路、２５２  発振器、２５３  可変型分周器、２５４Ｑ，２５４Ｉ  イクスクルーシブオア（ＥＸ−ＯＲ）回路、２５５Ｑ，２５５Ｉ  ローパスフィルタ（ＬＰＦ）、２５６Ｑ  ３値化回路、２５７  制御方向判定回路、２５８  積算回路
【図１】
2005229315.tif 000003
【図２】
2005229315.tif 000004
【図３】
2005229315.tif 000005
【図４】
2005229315.tif 000006
【図５】
2005229315.tif 000007
【図６】
2005229315.tif 000008
【図７】
2005229315.tif 000009
【図８】
2005229315.tif 000010
【図９】
2005229315.tif 000011
【図１０】
2005229315.tif 000012