(57)【要約】【課題】  ドリフト領域に繰り返し構造を備えた半導体装置の逆回復特性を向上すること。【解決手段】  ドリフト領域２６は、電極（ドレイン電極Ｄとソース電極Ｓ）間方向に伸びるｎ型のｎ型コラム２２と、電極間方向に伸びるｐ型のｐ型コラム２４が、電極間方向に直交する面内で交互に繰返されており、トレンチゲート電極３０は、ドリフト領域２６のｐ型コラム２４の少なくとも一部にゲート絶縁膜３１を介して対向してボディ領域３２から離反させるとともに、ゲート絶縁膜３１を介してドリフト領域２６のｎ型コラム２２と対向している。【選択図】  図１
2005197497.tif 000002
【特許請求の範囲】
【請求項１】
１対の電極と、
一方の電極に接する第２導電型の半導体領域と、
その第２導電型半導体領域に接するドリフト領域を備え、
そのドリフト領域は、電極間方向に伸びる第１導電型の部分領域と、前記方向に伸びる第２導電型の部分領域が、前記方向に直交する面内で交互に繰返されており、
前記第２導電型半導体領域と前記第２導電型部分領域の接合界面の少なくとも一部に絶縁膜が形成されており、
少数キャリアの導電型が第２導電型であることを特徴とする半導体装置。
【請求項２】
カソード電極と、
そのカソード電極に接する第１導電型のカソード領域と、
そのカソード領域に接するドリフト領域と、
そのドリフト領域に接するとともにカソード領域からはドリフト領域によって隔てられている第２導電型のアノード領域と、
そのアノード領域に接するアノード電極を備え、
そのドリフト領域は、アノード電極とカソード電極を結ぶ方向に伸びる第１導電型の部分領域と、前記方向に伸びる第２導電型の部分領域が、前記方向に直交する面内で交互に繰返されており、
前記アノード領域と前記第２導電型部分領域の接合界面の少なくとも一部に第１絶縁膜が形成されていることを特徴とするダイオード型半導体装置。
【請求項３】
ドレイン電極と、
そのドレイン電極に接する第１導電型のドレイン領域と、
そのドレイン領域に接するドリフト領域と、
そのドリフト領域に接するとともにドレイン領域からはドリフト領域によって隔てられている第２導電型のボディ領域と、
そのボディ領域に接するとともにドリフト領域からはボディ領域によって隔てられている第１導電型のソース領域と、
そのソース領域とボディ領域に接するソース電極と、
前記ソース領域と前記ドリフト領域を隔てている前記ボディ領域にゲート絶縁膜を介して対向しているトレンチゲート電極を備え、
そのドリフト領域は、ドレイン電極とソース電極を結ぶ方向に伸びる第１導電型の部分領域と、前記方向に伸びる第２導電型の部分領域が、前記方向に直交する面内で交互に繰返されており、
トレンチゲート電極は、ドリフト領域の第２導電型部分領域の少なくとも一部にゲート絶縁膜を介して対向してボディ領域から離反させるとともに、ゲート絶縁膜を介してドリフト領域の第１導電型部分領域に対向していることを特徴とするＦＥＴ型半導体装置。
【請求項４】
第１導電型部分領域と第２導電型部分領域のｐｎ接合界面の少なくとも一部に第２絶縁膜が形成されており、
その第２絶縁膜がトレンチゲート電極または第１絶縁膜と離反していることを特徴とする請求項２または３の半導体装置。
【請求項５】
第２導電型部分領域とカソード領域またはドレイン領域のｐｎ接合界面の少なくとも一部に第３絶縁膜が形成されていることを特徴とする請求項２〜４のいずれかの半導体装置。
【請求項６】
第２導電型部分領域の少なくとも一部は、アノード領域またはボディ領域と接していることを特徴とする請求項２〜５のいずれかの半導体装置。
【請求項７】
アノード領域またはボディ領域に接している第２導電型部分領域と、アノード領域またはボディ領域に接していない第２導電型部分領域が、電極間方向に直交する面内で交互に配置されていることを特徴とする請求項６の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドリフト領域にｎ型の不純物を含有するｎ型部分領域と、ｐ型の不純物を含有するｐ型部分領域の互層が繰返された構造（所謂スーパージャンクション構造）を備えた半導体装置に関し、なかでも逆回復特性が向上された半導体装置に関する。
【背景技術】
【０００２】
ｎ型の不純物を含有するｎ型コラム（ｎ型部分領域）とｐ型の不純物を含有するｐ型コラム（ｐ型部分領域）の組合せを単位構造とし、その単位構造が繰返されている繰返し構造（所謂スーパージャンクション構造）を備えた半導体装置が知られている。
図２４には、この種の半導体装置の一例が例示されており、ドレイン電極Ｄと、そのドレイン電極Ｄに接するｎ＋型のドレイン領域５０と、そのドレイン領域５０に接するドリフト領域５６と、そのドリフト領域５６に接するとともにドレイン領域５０からはドリフト領域５６によって隔てられているｐ型のボディ領域６２と、そのボディ領域６２に接するとともにドリフト領域５６からはボディ領域６２によって隔てられているｎ＋型のソース領域６４が形成されている。そのソース領域６４はソース電極Ｓと接しており、またソース電極Ｓはｐ＋型のボディコンタクト領域６６を介してボディ領域６２にも接している。ソース領域６４とドリフト領域５６を隔てているボディ領域６２にゲート絶縁膜６１を介してトレンチゲート電極６０が対向している。
【０００３】
ドリフト領域５６のｎ型コラム５２とｐ型コラム５４は、ソース電極Ｓとドレイン電極Ｄを結ぶ方向Ａに沿って長く伸び、電極間方向Ａに直交する方向Ｂに沿って繰返されている。ｎ型コラム５２とｐ型コラム５４の繰返し方向は、トレンチゲート電極６０が伸びる方向Ｃに繰返されていてもよく、電極間方向Ａに直交する面内で繰返されていればよい。
【０００４】
負荷に供給する電力を半導体装置でスイッチングする場合、電源をバイパスする回路に第２の半導体装置を挿入し、前者の半導体装置をオンする間は第２の半導体装置をオフし、前者の半導体装置をオフする間は第２の半導体装置をオンする回路が利用される。
この回路では、第２の半導体装置の内蔵ダイオードが動作する。内蔵ダイオードとは、ｐ型のボディ領域６２とｐ型コラム５４のｐ型領域と、ｎ型コラム５２とｎ型のドレイン領域５０のｎ型領域とのｐｎ接合で構成される寄生的なダイオードのことである。この内蔵ダイオードにおいて重要な特性は逆回復特性である。
【０００５】
図２５には、寄生ダイオードを内蔵している半導体装置がオフしたときに、過渡的に流れる逆回復電流が模式的に示されている。ｔ１のタイミングでオフすると（通常は同時に逆バイアスが印加される）、電流は徐々に減少し、ｔ２のタイミングで逆方向の電流（逆回復電流）が流れ始める。この逆回復電流は、半導体装置がオンのときにソース電極Ｓからドリフト領域５６に注入された正孔キャリアが、半導体装置がオフすると、オンのときとは逆にソース電極Ｓへ引き抜かれていくことに起因している。この逆回復電流の絶対値は、ｔ３のタイミングまで増大し、その後に減少してｔ４のタイミングで最終的には０に収束する。この０に収束する逆回復電流Ｉｒの減少速度が逆回復電流変化率（ｄＩｒ／ｄｔ）と称される。また、逆回復電流が流れているｔ２からｔ４までの逆回復電流の積分値が逆回復電荷Ｑと称される。
逆回復特性を向上させるには、この逆回復電流変化率と逆回復電荷Ｑを小さくすることが重要である。逆回復電流変化率が大きいと、回路中のさまざまな配線に存在する寄生インダクタンスＬによって、ＶＬ＝−Ｌ・ｄＩｒ／ｄｔのリカバリーサージ電圧を発生させる。また、逆回復電荷Ｑが大きいとスイッチング損失を増大させる。
【０００６】
特許文献１と非特許文献１には、繰返し構造（スーパージャンクション構造）からなるドリフト領域とドレイン領域との間に、低濃度のｎ型の不純物を含有するｎ型半導体領域を介在させることで、逆回復電流変化率を小さくする技術が報告されている。
【特許文献１】特開２００３−１０１０２２号公報（その公報の図１参照）
【非特許文献１】電気学会研究会資料  ＥＤＤ−０１−７１  ＳＰＣ−０１−０７６  小野昇太郎、川口雄介、中川明夫
【０００７】
特許文献１と非特許文献１に記載される半導体装置は、半導体装置がオフしたときに、ドリフト領域とドレイン領域との間に介在させたｎ型半導体領域により正孔キャリアの引き抜き速度を低下させ、過渡的に流れる逆回復電流変化率を小さくする技術である。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、特許文献１と非特許文献１の半導体装置は、オン抵抗が大きくなるという問題があった。つまり、低濃度のｎ型半導体領域がドリフト領域とドレイン領域との間に介在しているために、半導体装置のオン状態では、電子キャリアがその低濃度のｎ型半導体領域を必ず通過しなければならない。したがってオン抵抗が高くなるという問題が不可避的に生じてしまう。
本発明の一つの目的は、オン抵抗を高くすることなく、半導体装置がオフしたときに過渡的に流れる逆回復電流変化率の小さい半導体装置を提供することを目的とする。他の一つの目的は、半導体装置がオフしたときに過渡的に流れる逆回復電流の逆回復電荷を小さくすることを目的とする。
【課題を解決するための手段】
【０００９】
本発明の１つの半導体装置は、１対の電極と、一方の電極と接する第２導電型の半導体領域と、その第２導電型半導体領域に接するドリフト領域を備えている。ドリフト領域は、電極間方向に伸びる第１導電型の部分領域と、電極間方向に伸びる第２導電型の部分領域が、電極間方向に直交する面内で交互に繰返されている。第２部分領域と第２導電型半導体領域の接合界面の少なくとも一部に絶縁膜が形成されている。この半導体装置の少数キャリアの導電型は第２導電型である。
本発明は、ダイオード、ＭＯＳＦＥＴ、ＩＧＢＴ、サイリスタ等に適用することができる。ダイオードであればアノード・カソード電極が一対の電極となり、ＭＯＳＦＥＴであればソース・ドレイン電極が一対の電極となり、ＩＧＢＴやサイリスタであればエミッタ・コレクタ電極が一対の電極となる。
【００１０】
上記の半導体装置の絶縁膜としては、典型的にはシリコン酸化膜やシリコン窒化膜などの高誘電体膜が挙げられるが、例えば不純物を含有しないｉ型の半導体膜であったり、あるいは低濃度の半導体膜であってもよく、要は絶縁性であればよい。絶縁膜がシリコン酸化膜やシリコン窒化膜であれば、その絶縁膜近傍においてチャージバランスが崩れないため、耐圧が劣化しない。したがって、絶縁膜として好適に用いることができる。
ドリフト領域に形成される繰返し構造は、例えば第１部分領域と第２部分領域のそれぞれが薄板状であれば、第１部分領域と第２部分領域は一方方向に繰返される。第１部分領域と第２部分領域のそれぞれの断面が長方形の柱状であれば、各柱を千鳥格子状に配置することで各部分領域が２方向に繰返されるスーパージャンクション構造が得られる。第１部分領域と第２部分領域のそれぞれの断面が正六角形の柱状であれば、交互に隙間なく配置することで各部分領域が３方向に繰返されるスーパージャンクション構造が得られる。あるいは、面的に広がる第１領域のなかに、断面が長方形の柱状の第２部分領域を相互に間隔をおいて２方向に繰返し配置したり、断面が正六角形の第２部分領域を相互に間隔をおいて３方向に繰返し配置したりすることによっても、第１部分領域と第２部分領域が電極間方向に直交する面内で交互に繰返されているスーパージャンクション構造が得られる。要は少なくとも一方方向に繰り返されていれば本発明を具現化できる。この場合、第１部分領域同士は連結していてもよい。
【００１１】
上記の半導体装置がオン状態のとき、第２導電型領域を経由して少数キャリアがドリフト領域に注入されドリフト領域内に蓄積される。この半導体装置がオフ（通常は同時に逆バイアスが印加される）すると、蓄積された少数キャリアは第２導電型半導体領域を経由して一方の電極へと引き抜かれる。このとき、第１導電型部分領域と第２導電型部分領域の繰返し構造を備えている半導体装置では、その第１導電型部分領域と第２導電型部分領域のｐｎ接合界面から空乏層が広がるために、少数キャリアは一方の電極へ急激に掃き出され易い。
上記の半導体装置によれば、第２導電型部分領域の少なくとも一部は、絶縁膜によって第２導電型半導体領域からフローティングされている。フローティングされている第２導電型部分領域と、その第２導電型部分領域と接する第１導電型部分領域のｐｎ接合界面から広がる空乏層は、フローティングされていない場合に比してゆっくりと広がる。これにより、ドリフト領域に注入されていた少数キャリアが一方の電極へゆっくりと掃き出されるため、ひいては逆回復電流変化率が小さくなる。
また、上記の半導体装置では、多数キャリアの導電型は第１導電型である。半導体装置がオンのとき、または半導体装置の順方向に電流が流れる場合には、多数キャリアが、第１導電型部分領域と第２導電型半導体領域を導通経路として流動する。第１導電型部分領域と第２導電型半導体領域の接合界面は、多数キャリアの流動を妨げないように十分に広く確保することができる。オン抵抗の上昇を避けながら逆回復電流変化率を小さくすることができる。上記の半導体装置によれば、オン抵抗を高くすることなく、半導体装置がオフしたときに過渡的に流れる逆回復電流変化率を小さくすることができる。
なお、第１部分領域と第２部分流域の不純物濃度や膜厚などを調整することで、逆回復電荷が低減した半導体装置を具現化することができる。所望する逆回復特性に合わせて、第１導電型部分領域と第２導電型部分領域の不純物濃度や膜厚などを適宜調整すればよい。
【００１２】
本発明の半導体装置は、縦型又は横型のダイオードに適用することができる。ここでいう縦型とは、一対の電極（カソード電極とアノード電極）の方向が、表裏両面に形成している場合であり、横型とは表面又は裏面に形成している場合をいう。
本発明をダイオードに適用した半導体装置は、カソード電極と、そのカソード電極に接する第１導電型のカソード領域と、そのカソード領域に接するドリフト領域と、そのドリフト領域に接するとともにカソード領域からはドリフト領域によって隔てられている第２導電型のアノード領域と、そのアノード領域に接するアノード電極を備えている。ドリフト領域は、アノード電極とカソード電極を結ぶ方向（電極間方向）に伸びる第１導電型の部分領域と、前記方向に伸びる第２導電型の部分領域が、前記方向に直交する面内で交互に繰返されている。
本発明の特徴は、第２導電型部分領域とアノード領域の接合界面の少なくとも一部に、第１絶縁膜が形成されていることであり、その第１絶縁膜が形成されている第２導電型部分領域がアノード領域からフローティングされていることを特徴としている。
第１絶縁膜は、第２導電型部分領域とは反対導電型である第１導電型の半導体膜であってもよい。第１絶縁膜が酸化シリコンや窒化シリコンであれば、その第１絶縁膜近傍においてチャージバランスが崩れず、耐圧が劣化しないため好適である。
【００１３】
上記のダイオードがオフすると、アノード領域からフローティングされている第２導電型部分領域と、その第２導電型部分領域と接する第１導電型部分領域のｐｎ接合界面から広がる空乏層は、フローティングされていない場合に比してゆっくりと広がる。これにより、少数キャリアがアノード電極へゆっくりと掃き出されるため、逆回復電流変化率が小さくなる。また、順方向の電流経路となる第１導電型部分領域とアノード電極の接合界面は、十分に広く確保することができ、オン抵抗を低く抑えることができる。
逆回復電荷を小さくしたい場合は、第１導電型部分領域と第２導電型部分領域の不純物濃度やコラム幅などを適宜調整すればよい。
【００１４】
本発明を縦型又は横型のＭＯＳに適用した半導体装置は、ドレイン電極と、そのドレイン電極に接する第１導電型のドレイン領域と、そのドレイン領域に接するドリフト領域と、そのドリフト領域に接するとともにドレイン領域からはドリフト領域によって隔てられている第２導電型のボディ領域と、そのボディ領域に接するとともにドリフト領域からはボディ領域によって隔てられている第１導電型のソース領域と、そのソース領域とボディ領域に接するソース電極と、ソース領域と前記ドリフト領域を隔てているボディ領域にゲート絶縁膜を介して対向しているトレンチゲート電極を備えている。ドリフト領域は、ドレイン電極とソース電極を結ぶ方向（電極間方向）に伸びる第１導電型の部分領域と、前記方向に伸びる第２導電型の部分領域が、前記方向に直交する面内で交互に繰返されている。
本発明の特徴は、トレンチゲート電極が、ドリフト領域の第２導電型部分領域の少なくとも一部にゲート絶縁膜を介して対向してボディ領域から離反させるとともに、ゲート絶縁膜を介してドリフト領域の第１導電型部分領域に対向しているｋとを特徴としている。
【００１５】
上記の半導体装置では、トレンチゲート電極が第２導電型部分領域の一面を塞ぐように形成される。トレンチゲート電極でその一面が塞がれた第２導電型部分領域は、その他の面が第１導電型部分領域や第１導電型のドレイン領域と対向している。したがって第２導電型部分領域はフローティング状態となる。
上記半導体装置の内蔵ダイオードがオン状態のとき、ボディ領域からドリフト領域へ少数キャリアが注入され、その少数キャリアはドリフト領域内に蓄積される。この半導体装置がオフ（通常は同時に逆バイアスが印加される）すると、蓄積された少数キャリアはソース電極へと引き抜かれる。
上記の半導体装置によれば、トレンチゲート電極と対向している第２導電型部分領域がフローティングされているために、その第２導電型部分領域と接する第１導電型部分領域のｐｎ接合界面から広がる空乏層がゆっくりと広がる。これにより、少数キャリアがソース電極へゆっくりと掃き出されるため、ひいては逆回復電流変化率が小さくなる。
また、トレンチゲート電極はゲート絶縁膜を介して第１導電型部分領域と接している。したがって、半導体装置がオンのときに、トレンチゲート電極に対向するボディ領域内に形成された反転層が、第１導電型部分領域と接することになる。多数キャリアは、第１導電型部分領域と反転層を経由して電極間を邪魔されることなく流動することができる。したがって、半導体装置のオン抵抗はほとんど増加しない。上記の半導体装置によれば、オン抵抗を高くすることなく、半導体装置の内蔵ダイオードがオフしたときに過渡的に流れる逆回復電流変化率を小さくすることができる。
なお、第１導電型部分領域と第２導電型部分領域の不純物濃度やコラム幅などを調整することで、逆回復電荷が小さくなる半導体装置を具現化することができる。所望する逆回復特性に合わせて、第１部分領域と第２部分流域の不純物濃度やコラム幅などを適宜調整すればよい。
【００１６】
ダイオードまたはＭＯＳのいずれの半導体装置においても、第１導電型部分領域と第２導電型部分領域のｐｎ接合界面の少なくとも一部に第２絶縁膜が形成されていることが好ましい。そして、ダイオードの場合はその第２絶縁膜が第１絶縁膜と離反していることが好ましく、ＭＯＳの場合はその第２絶縁膜がトレンチゲート電極と離反していることが好ましい。
上記の第２絶縁膜は、半導体装置がオフしたときに、ドリフト領域に蓄積している少数キャリアがアノード電極またはソース電極へ流動するのを制限する。とくにフローティングの第２導電型部分領域内に蓄積していた少数キャリアがアノード電極またはソース電極へ引き抜かれるのを制限する。つまり、フローティングされている第２導電型部分領域は、その一面を第１絶縁膜またはトレンチゲート電極で塞がれているため、蓄積していた少数キャリアの主な導通経路は、その第２絶縁膜が第１絶縁膜またはトレンチゲート電極とが離反している狭い経路となる。したがって、フローティングされている第２導電型部分領域内に蓄積していた少数キャリアがアノード電極またはソース電極へ引き抜かれる速度は極めて遅くなる。これにより、逆回復電流変化率が小さくなる。
【００１７】
ダイオードの場合は、第２導電型部分領域とカソード領域のｐｎ接合界面の少なくとも一部に第３絶縁膜が形成されていることが好ましく、ＭＯＳの場合は、第２導電型部分領域とドレイン領域のｐｎ接合界面の少なくとも一部に第３絶縁膜が形成されていることが好ましい。
ドリフト領域の第２導電型部分領域に蓄積していた少数キャリアの一部は、半導体装置がオフすると、第２導電型部分領域とカソード領域またはドレイン領域のｐｎ接合界面を経由してアノード電極またはソース電極へ引き抜かれる。この一部の少数キャリアの流動を、第３絶縁膜によって妨げると、より効果的に少数キャリアの引き抜き速度を低減することができる。
なお、第１導電型部分領域と第２導電型部分領域の繰返し構造を製造する場合、一般的には離間する第１導電型部分領域の間に露出するカソード領域またはドレイン領域から第２導電型部分領域を結晶成長させて形成することが多い。したがって、第３絶縁膜の一部に開口が形成されていると、その開口に露出するカソード領域またはドレイン領域から第２導電型部分領域を結晶成長させることができるので好適である。
【００１８】
ダイオードの場合は、第２導電型部分領域の少なくとも一部がアノード領域と接していることが好ましく、ＭＯＳの場合は、第２導電型部分領域の少なくとも一部がボディ領域と接していることが好ましい。
すべての第２導電型部分領域をフローティングされているよりも、一部がフローティングされていない場合に逆回復特性が向上し得る。また、第２導電型部分領域の少なくとも一部をアノード領域またボディ領域と接して形成すると、耐圧が劣化するのを抑制するとともに逆回復特性を向上することができる。
【００１９】
ダイオードの場合は、フローティングされている第２導電型部分領域と、カソード領域と接している第２導電型部分領域が、電極間方向に直交する面内で交互に配置されていることが好ましく、ＭＯＳの場合は、フローティングされている第２導電型部分領域と、ボディ領域と接している第２導電型部分領域が、電極間方向に直交する面内で交互に配置されていることが好ましい。
この場合、逆回復特性と耐圧の両方の特性をバランスよく向上させた半導体装置を実現できる。なお、第２導電型部分領域が上記の配置の場合において、第１導電型部分領域と第２導電型部分領域のｐｎ接合界面に第２絶縁膜を形成すると、第１導電型部分領域と第２導電型部分領域の不純物濃度が極めて高いチャージバランスの設定値であっても、所望の耐圧を維持することができる。したがって、オン抵抗の小さい半導体装置を実現し易い。
【発明の効果】
【００２０】
本発明によれば、ドリフト領域にフローティングされていない第２導電型部分領域を備えることで、半導体装置がオフしたときに、ドリフト領域に蓄積していた少数キャリアがゆっくりと一方の電極へ引き抜かれるようにすることができ、逆回復電流変化率を小さくすることができる。
【発明を実施するための最良の形態】
【００２１】
最初に実施例の主要な特徴を列記する。
（第１実施形態）  第１導電型の部分領域の中心から第２導電型の部分領域の中心までの距離が1.4μm以下である。
（第２実施形態）  第１導電型の部分領域の不純物濃度が1×1016cm-3以上であり、第２導電型の部分領域の不純物濃度が1×1016cm-3以上である。
（第３実施形態）  第１導電型の部分領域と、第２導電型の部分領域は薄板状であり、主電極間方向で断面視したときにストライプ状に形成されている。そのストライプ状に沿って伸びているトレンチゲート電極が、第２導電型部分領域を塞ぐように配置されている。
【実施例１】
【００２２】
図面を参照して以下に各実施例を詳細に説明する。
図１に、ドリフト領域２６にｎ型の不純物を含有するｎ型コラム２２と、ｐ型の不純物を含有するｐ型コラム２４（２４ａと２４ｂ）の互層が繰返された構造（所謂スーパージャンクション構造）を備えた半導体装置１の要部斜視図を示す。半導体装置１は、一対の主電極間（この例ではドレイン電極とソース電極）を結ぶ方向（紙面上下）に伸びるドリフト領域２６を備えた半導体装置である。
ドレイン電極Ｄ側から説明すると、例えばアルミニウムからなるドレイン電極Ｄ上にｎ＋型のシリコン単結晶のドレイン領域２０が形成されている。そのドレイン領域２０上にドリフト領域２６が形成されている。そのドリフト領域２６上にｐ型のシリコン単結晶のボディ領域３２が形成されており、このボディ領域３２はドレイン領域２０からはドリフト領域２６によって隔てられている。そのボディ領域３２内にはｎ＋型のシリコン単結晶のソース領域３４と、ｐ＋型のシリコン単結晶のボディコンタクト領域３６が選択的に形成されており、そのソース領域３４とボディコンタクト領域３６はドリフト領域２６からはボディ領域３２によって隔てられている。
例えば、アルミニウムからなるソース電極Ｓはソース領域３４に接するとともに、ボディコンタクト領域３６を介してボディ領域３２とも接している。
ドリフト領域２６は、ドレイン電極Ｄとソース電極Ｓを結ぶ方向（電極間方向であり、この例の場合は紙面上下方向となる）に伸びるｎ型のｎ型コラム２２と、電極間方向に伸びるｐ型のｐ型コラム２４が、電極間方向に直交する面内で交互に繰返されている。この例の場合、ドリフト領域２６に形成されているｎ型コラム２２とｐ型コラム２４は薄板状である。したがって、電極間方向に直交する面でドリフト領域２６を断面視すると、ｎ型コラム２２とｐ型コラム２４はストライプ状に形成されている。ｎ型コラム２２とｐ型コラム２４がストライプ状に形成されていると、後に説明するように、トレンチゲート電極３０を用いて、ｐ型コラム２４の上面を塞ぐことが容易となる。
【００２３】
ソース領域３４とドリフト領域２６を隔てているボディ領域３２にゲート絶縁膜３１を介してトレンチゲート電極３０が対向している。トレンチゲート電極３０は、例えばポリシリコンが充填されている。
トレンチゲート電極３０は、ドリフト領域２６に繰返して形成されているｐ型コラム２４のうち、一つおきの間隔でそのｐ型コラム２４の上面にゲート絶縁膜３１を介して対向するとともに、そのｐ型コラム２４に隣接するｎ型コラム２２にも対向している。トレンチゲート電極３０は、ｎ型コラム２２とｐ型コラム２４のストライプ状に沿って、長く伸びて形成されており、したがって、トレンチゲート電極３０と対向しているｐ型コラム２４は、その上面をトレンチゲート電極３０によって塞がれている。このため、トレンチゲート電極によって塞がれているｐ型コラム２４はフローティング状態となっている。このフローティング状態のｐ型コラム２４を、図示２４ａとし、ボディ領域３２に接してフローティング状態となっていないｐ型コラムを、図示２４ｂとして便宜上区別する。フローティングされているｐ型コラム２４ａと、ボディ領域３２と接しているｐ型コラム２４ｂは、電極間方向に直交する面内で、繰返し方向に沿って交互に配置されている。
【００２４】
次に、半導体装置１の内蔵ダイオードの動作を説明する。
半導体装置１がオンして内蔵ダイオードに電流が流れる場合、ソース電極Ｓにはドレイン電極Ｄに比して正電圧が印加される。電圧が印加されると、ソース電極Ｓと接触するボディコンタクト領域３６から正孔キャリアがドリフト領域２６へ注入され、正孔キャリアはドリフト領域２６内に蓄積される。その後、半導体装置１がオフすると、そのオフと同期して半導体装置１には逆バイアス（ソース電極に比してドレイン電極が正電圧）が印加される。このとき、ドリフト領域２６内に蓄積されていた正孔キャリアはソース電極Ｓへと引き抜かれ、その正孔キャリアの流れに対応して逆回復電流が流れる。また、半導体装置１には逆バイアスが印加されているので、ドリフト領域２６のｎ型コラム２２とｐ型コラム２４のｐｎ接合界面からは空乏層が広がる。このドリフト領域２６の空乏化に伴ない、正孔キャリアは更にソース電極Ｓへと掃き出され逆回復電流の特性に影響を与える。
【００２５】
半導体装置１では、フローティングされているｐ型コラム２４ａとｎ型コラム２４のｐｎ接合界面から広がる空乏層は、ｐ型コラム２４ａがフローティングされているために、空乏層の広がる速度がゆっくりとなる。フローティングされていないｐ型コラム２４ｂとｎ型コラム２２とのｐｎ接合界面から広がる空乏層に比して、ｐ型コラム２４ａがフローティングである場合の空乏層の広がる速度は遅い。空乏層の広がる速度が遅くなると、ドリフト領域２６に蓄積していた正孔キャリアがソース電極Ｓへ引き抜かれる速度が遅くなる。ひいては逆回復電流変化率が小さくなる。
半導体装置１では、フローティングされているｐ型コラム２４ａと、フローティングされていないｐ型コラム２４ｂがドリフト領域２６内の繰返し方向に沿って交互に形成されている。したがって、半導体装置１に逆バイアスが印加されたときに、ドリフト領域２６内では空乏化がバランスよく進行する。
【００２６】
ｎ型コラム２２のコラム幅（Ｌ１）と、ｐ型コラム２４（２４ａと２４ｂ）のコラム幅（Ｌ２）はとくに限定するものではなく、さまざまな範囲のコラム幅で用いることができる。同時にｎ型コラム２２とｐ型コラム２４（２４ａと２４ｂ）の不純物濃度もさまざまな範囲で用いることができる。ｎ型コラム２２とｐ型コラム２４の不純物濃度が大きい場合は、半導体装置１のオン抵抗が低減されるため好適である。
また、ｎ型コラム２２の中心からｐ型コラム２４の中心までの距離（Ｌ３）が1.4μm以下（または各コラムの不純物濃度が1×1016cm-3以上）まで微細化された場合、ｎ型コラム２２とｐ型コラム２２のｐｎ接合界面の少なくとも一部に絶縁膜を形成すると、耐圧が向上する。微細化にともない耐圧とオン抵抗が向上するとともに、さらに絶縁膜を形成することで耐圧が向上するために好適である。
なお、各コラムのコラム幅が上記の範囲で形成されている場合、コラム幅とそのコラムの不純物濃度の積（いわゆるチャージバランス）がある程度崩れているときでも、耐圧が劣化することはない。したがって、製造上の自由度が増す。さらに、従来のチャージバランスの設定値は1〜2×1012cm-2であったが、絶縁膜を形成することでチャージバランスの設定値が従来に比して高くても耐圧が劣化しない。オン抵抗の小さい半導体装置を実現できる。またその場合でもリカバリーサージ電圧を低減する効果を有する。コラムの幅やその不純物濃度などを最適化することで、所望の逆回復特性と所望の耐圧を具備した半導体装置を具現化することができる。
なお、ｎ型コラム２２とｐ型コラム２４のチャージバランスの設定値によっては、逆回復特性のうち、逆回復電荷を低減させることもできる。
【実施例２】
【００２７】
第２実施例では、ドリフト領域１２６にｎ型の不純物を含有するｎ型コラム１２２と、ｐ型の不純物を含有するｐ型コラム１２４（１２４ａと１２４ｂ）の互層が繰返された構造（所謂スーパージャンクション構造）を備えたＭＯＳトランジスタの場合に、フローティング状態のｐ型コラム１２４ａを形成したときの逆回復特性を検討した。
図２に、ＭＯＳトランジスタ２の要部断面図を示す。図示１２０はｎ＋型のドレイン領域１２０であり、その裏面側には図示しないドレイン電極が形成されており、主面側にはドリフト領域１２６が形成されている。ドリフト領域１２６上にｐ型のボディ領域１３２が形成されている。ボディ領域１３２内にｎ型のソース領域１３４が選択的に形成されている。ソース領域１３４とボディ領域１３２は図示しないソース電極と接触している。なお、ボディ領域１３２とｐ型コラム１２４の不純物濃度は等しい。
【００２８】
ドリフト領域１２６はｎ型コラム１２２とｐ型コラム１２４で構成され、ｎ型コラム１２２とｐ型コラム１２４が、図示しないドレイン電極とソース電極を結ぶ方向（電極間方向であり、紙面上下方向）に直交する面内で交互に繰り返されている。図２では、ｐ型コラム１２４のハーフサイズが左右対称に図示されている。
ソース領域１３４に隣接し、ボディ領域１３２を貫通してｐ型コラム１２４まで到達するトレンチゲート電極１３０が形成されている。そのトレンチゲート電極１３０の底面は、一方のｐ型コラム１２４ａの上面をゲート絶縁膜３１を介して塞いでおり、そのｐ型コラム１２４ａはフローティング状態である。他方のｐ型コラム１２４ｂはボディ領域１３２と接しておりフローティング状態となっていない。また、トレンチゲート電極１３０は、フローティング状態のｐ型コラム１２４ａに隣接するｎ型コラム１２２ともゲート絶縁膜３１を介して接している。トレンチゲート電極１３０は繰り返し領域１２６のｐ型コラム１２４ａとソース領域１３４との間に介在するボディ領域１３２にゲート絶縁膜１３１を介して対向している。
図２に示すＭＯＳトランジスタ２のｎ型コラム１２２のコラム幅は0.3μmであり、ｐ型コラム１２４のコラム幅は0.4μmである。したがってハーフピッチ幅は（0.3＋0.4）／２＝0.35μmで形成されている。ドリフト領域１２６の膜厚方向の厚みは12.0μmである。
【００２９】
ここで、各コラムの不純物濃度を変えた２つのＭＯＳトランジスタ２において、逆回復特性を検討した。
一つのＭＯＳトランジスタ２Ｌはｎ型コラム１２２の不純物濃度は1×101７cm-3であり、ｐ型コラム１２４の不純物濃度は7.5×1016cm-3で形成されている。したがって、ｎ型コラム１２２のチャージバランスは1.0×1017cm-3×0.3／2μm＝1.5×1012cm-2であり、ｐ型コラム１２４のチャージバランスは7.5×1016cm-3×0.4／2μm＝1.5×1012cm-2である。
一方のＭＯＳトランジスタ２Ｈのｎ型コラム１２２の不純物濃度は1.2×101７cm-3であり、ｐ型コラム１２４の不純物濃度は9×1016cm-3で形成されている。したがって、ｎ型コラム１２２のチャージバランスは1.2×1017cm-3×0.3／2μm＝1.8×1012cm-2であり、ｐ型コラム１２４のチャージバランスは9×1016cm-3×0.4／2μm＝1.8×1012cm-2である。
ＭＯＳトランジスタ２Ｈのチャージバランスの設定値が、ＭＯＳトランジスタ２Ｌのチャージバランス設定値よりも高い。
【００３０】
図３に、上記のＭＯＳトランジスタ２Ｌと２Ｈの内蔵ダイオードがオフしたときに、過渡的に流れる逆回復電流を示す。横軸が時間であり、縦軸が電極間を流れる電流値である。図中の番号はそれぞれのトランジスタの番号に対応している。図３から明らかに、ＭＯＳトランジスタ２Ｌの比して、ＭＯＳトランジスタ２Ｈの逆回復電流変化率が小さくなっている。
図４に、この過渡的なときにそれぞれの電極間に発生するリカバリーサージ電圧を示す。横軸の時間は図３の時間と対応しており、縦軸がリカバリーサージ電圧の大きさである。ＭＯＳトランジスタ２Ｈの逆回復電流変化率が低減されたことにより、ＭＯＳトランジスタ２Ｌに比して、リカバリーサージ電圧が極めて小さい。この結果から、ｐ型コラム１２４がフローティングされているＭＯＳトランジスタでは、各コラムのチャージバランスの設定値を調整することで、リカバリーサージ電圧の大きさを調整し得ることが示唆される。
【００３１】
次に、各コラムの不純物濃度がＭＯＳトランジスタ２Ｌと同一の場合において、ｎ型コラム１２２とｐ型コラム１２４のｐｎ接合界面と、ｐ型コラム１２４とドレイン領域１２０のｐｎ接合界面に絶縁膜を形成した場合の逆回復特性を検討した。
図５に示すＭＯＳトランジスタ３は、ｎ型コラム１２２とｐ型コラム１２４のｐｎ接合界面に第２絶縁膜１２７が形成されている場合である。第２絶縁膜１２７は、トレンチゲート電極１３０とは接していない。
図６に示すＭＯＳトランジスタ４は、第１絶縁膜１２７が形成されているとともに、ｐ型コラム１２４とドレイン領域１２０のｐｎ接合界面に第３絶縁膜１２８が形成されている場合である。
なお、第２絶縁膜１２７と第３絶縁膜１２８は、シリコン酸化膜であり、その膜厚は20nmである。
【００３２】
図７に、ＭＯＳトランジスタ３と４の内蔵ダイオードがオフしたときに、過渡的に流れる逆回復電流を示す。横軸が時間であり、縦軸が主電極間を流れる電流値である。なお、図示２Ｌは、ＭＯＳトランジスタ２Ｌの結果であり、図３の結果と対応している。
ＭＯＳトランジスタ３とＭＯＳトランジスタ２Ｌを比較すると、ＭＯＳトランジスタ３の逆回復電流変化率は小さくなっている。ｎ型コラム１２２とｐ型コラム１２４のｐｎ接合界面に第２絶縁膜１２７を形成することで、逆回復電流変化率が低減することがわかる。さらに、ＭＯＳトランジスタ３とＭＯＳトランジスタ４を比較すると、ＭＯＳトランジスタ４の逆回復電流変化率はさらに小さい。ｐ型コラム１２４とドレイン領域１２０のｐｎ接合界面に第３絶縁膜１２８を形成すると、さらに逆回復電流変化率を小さくなることがわかる。
なお、第２絶縁膜１２７は、トレンチゲート電極１３０と接していないために、その第２絶縁膜１２７と相隣接するフローティング状態のｐ型コラム１２４ａとｎ型コラム１２２には、半導体装置がオフしたときに空乏層が広がる。この第２絶縁膜１２７とトレンチゲート電極１３０が離反する距離はとくに限定するものではなく、所望の耐圧が確保される範囲内で離反されていればよい。
【００３３】
次に、ＭＯＳトランジスタ２（第２絶縁膜と第３絶縁膜が形成されていない場合）とＭＯＳトランジスタ３（第２絶縁膜と第３絶縁膜が形成されている場合）において、ｎ型コラム１２２とｐ型コラム１２４の不純物濃度を変えて、チャージバランスを変化させたときの耐圧への影響を検討した。なお、各コラムの不純物濃度が大きいということは、半導体装置のオン抵抗が小さいということである。
図８に、チャージバランスの設定値と耐圧の関係を示す。横軸がチャージバランスの設定値であり、縦軸が耐圧である。図中の番号がそれぞれの半導体装置の番号に対応している。なお、従来の繰返し構造におけるチャージバランスの設定値は1〜2×1012cm-2が一般的である。従来の構造では、このチャージバランスの設定値の範囲から外れると、急激に耐圧は劣化する。
図８から、ｎ型コラム１２２とｐ型コラム１２４のｐｎ接合界面に第２絶縁膜１２７を形成することで、チャージバランスの設定値に関係なく耐圧が向上する。なかでも、ＭＯＳトランジスタ３は、チャージバランスの設定値が3×1012cm-2の場合において、その耐圧が150Ｖを超えている。したがって、ＭＯＳトランジスタ３では、逆回復電流変化率を低減するとともに、オン抵抗や耐圧を向上することができる。
【実施例３】
【００３４】
図９〜図１２に、ドリフト領域２２６にｎ型の不純物を含有するｎ型コラム２２２と、ｐ型の不純物を含有するｐ型コラム２２４（２２４ａと２２４ｂ）の互層が繰返された構造（所謂スーパージャンクション構造）を備えたダイオードの要部断面図を示す。図９〜図１２に示される各ダイオード（５〜８）は、絶縁領域の形状と位置が異なるのみであり、他の基本的な構成は同一である。したがって、図９に示すダイオード５を参照してその構成を説明する。なお、ｐ型コラム２２４のうち、フローティング状態の場合は図示２２４ａとし、フローティング状態でない場合は図示２２４ｂとして区別している。
図９に示すダイオード５は、図示しないカソード電極と接するｎ＋型のシリコン単結晶のカソード領域２２０上にドリフト領域２２６が形成されている。そのドリフト領域２２６上にｐ型のシリコン単結晶のアノード領域２３２が形成されており、このアノード領域２３２はカソード領域２２０からはドリフト領域２２６によって隔てられている。アノード領域２３２は、図示しないアノード電極と接している。
ドリフト領域２２６は、裏面側のカソード電極と表面側のアノード電極を結ぶ方向（電極間方向であり、この例の場合は紙面上下方向となる）に伸びるｎ型のｎ型コラム２２２と、電極間方向に伸びるｐ型のｐ型コラム２２４ａが、電極間方向に直交する面内で交互に繰返されている。ｎ型コラム２２２のコラム幅（Ｌ１）は0.6μmであり、ｐ型コラム２２４ａのコラム幅（Ｌ２）は0.8μmである。したがってｎ型コラム２２２の中心からｐ型コラム２２４ａの中心までの距離（Ｌ３：ハーフピッチ幅ともいう）は（0.6＋0.8）／２＝0.7μmで形成されている。ドリフト領域１２６の膜厚方向の厚みは12.0μmである。
ｎ型コラム２２２の不純物濃度は5×1016cm-3であり、ｐ型コラム２２４ａの不純物濃度は3.70×1016cm-3で形成されている。したがって、ｎ型コラム２２２のチャージバランスは5.0×1016cm-3×0.6／2μm＝1.5×1012cm-2であり、ｐ型コラム２２４ａのチャージバランスは3.50×1016cm-3×0.8／2μm＝1.48×1012cm-2である。ダイオード５では若干ながらチャージバランスが崩れて形成されている。
【００３５】
アノード領域２３２を貫通してドリフト領域２２６に達する絶縁領域２４２がアノード領域２３２内に形成されており、その絶縁領域２４２はドリフト領域２２６のｐ型コラム２２４ａの上面を覆っている。ダイオード５では、絶縁領域２４２がドリフト領域２２６内の全てのｐ型コラム２２４ａを覆っており、ｐ型コラム２２４ａは全てフローティング状態である。
図１０に示すダイオード６は、絶縁領域２４４がドリフト領域２２６に繰返して形成されているｐ型コラム２２４のうち、繰返し方向に沿って一つおきの間隔でそのｐ型コラム２２４の上面に対向している。したがって、フローティングされているｐ型コラム２２４ａと、アノード領域２３２と接するｐ型コラム２２４ｂが、繰返し方向に沿って交互に形成されている。
図１１に示すダイオード７は、絶縁領域２４６が対向するｐ型コラム２２４ａの箇所と、絶縁領域２４２が対向していないｐ型コラム２２４ｂの箇所が不定期に形成されている。
図１２に示すダイオード８は、絶縁領域２４３がドリフト領域２２６のｎ型コラム２２２と対向しており、ｐ型コラム２２４とは対向していない。すべてのｐ型コラム２２４がアノード領域２３２と接しており、フローティングされていない状態である。
【００３６】
図１３は、各ダイオード（５〜８）をオフしたときに、過渡的に流れる逆回復電流を測定した結果である。横軸が時間であり、縦軸が主電極間を流れる電流値である。なお、図中の番号は各ダイオード（５〜８）の番号に対応している。
まず、ｐ型コラム２２４がすべてフローティング状態でないダイオード８を基準にすると、ｐ型コラム２２４の少なくとも一部をフローティング状態にしたダイオードはいずれも、逆回復電流値の最大値と逆回復電流の流れる時間が減少している。つまり逆回復電荷が減少していることが分かる。より詳しく検討すると、全てのｐ型コラム２２４がフローティングされているダイオード５よりも、ｐ型コラム２２４を部分的にフローティング状態にした場合（ダイオード６と７）の方が逆回復電荷はより低減されている。なお、ダイオード６とダイオード７の逆回復電流の特性には大きな違いが見られない。
【００３７】
次に、各ダイオード（５〜８）のオフ耐圧を検討した。
各ダイオード（５〜８）のアノード電極にカソード電極よりも大きい電圧（逆バイアスとなる）を印加して、主電極間を逆方向に流れる電流が急激に流れるときの電圧をブレークダウン電圧とした。
ダイオード５のブレークダウン電圧は208Ｖであり、ダイオード６のブレークダウン電圧は228Ｖであり、ダイオード７のブレークダウン電圧は225Ｖであり、ダイオード８のブレークダウン電圧は232Ｖであった。このことから、全てのｐ型コラム２２４がフローティングされているダイオード５よりも、ｐ型コラム２２４を部分的にフローティング状態にしたダイオード（６、７）の方がブレークダウン電圧は大きい。
【００３８】
次に、各ダイオード（５〜８）のｎ型コラム２２２とｐ型コラム２２４のｐｎ接合界面に膜厚が20nmのシリコン酸化膜を形成した場合のブレークダウン電圧を検討した。その場合のダイオード５のブレークダウン電圧は265Ｖであり、ダイオード６のブレークダウン電圧は261Ｖであり、ダイオード７のブレークダウン電圧は268Ｖであり、ダイオード８のブレークダウン電圧は265Ｖであった。
ｎ型コラム２２２とｐ型コラム２２４のｐｎ接合界面にシリコン酸化膜を形成すると、いずれのダイオード（５〜８）の場合でもブレークダウン電圧は大きくなる。また、ｐ型コラム２２４がフローティングされていない半導体装置８に比して、ｐ型コラム２２４を部分的にフローティング状態にしたダイオード（６、７）は、この場合はブレークダウン電圧が劣化していない。
【００３９】
図１４はこの結果を示しており、横軸がフローティング状態のｐ型コラム２２４の数であり、縦軸がブレークダウン電圧である。図示１３がｎ型コラム２２２とｐ型コラム２２４のｐｎ接合界面にシリコン酸化膜を形成した場合であり、図示１４がｎ型コラム２２２とｐ型コラム２２４のｐｎ接合界面にシリコン酸化膜が形成されていない場合である。
ｎ型コラム２２２とｐ型コラム２２４のｐｎ接合界面にシリコン酸化膜が形成されていない場合（図示１４）では、フローティング状態のｐ型コラム２２４を増やすとブレークダウン電圧は劣化する。一方、ｎ型コラム２２２とｐ型コラム２２４のｐｎ接合界面にシリコン酸化膜が形成した場合（図示１３）では、フローティング状態のｐ型コラム２２４の数とは無関係にブレークダウン電圧は一定である。
【００４０】
次に、各ダイオード（５〜８）のｎ型コラム２２２とｐ型コラム２２４の不純物濃度を変えて、チャージバランスの設定値を大きくした場合の耐圧への影響を検討した。
ｎ型コラム２２２の不純物濃度を1.33×1017cm-3とし、ｐ型コラム２２４の不純物濃度を1.0×1017cm-3とした。したがって、チャージバランスの設定値は4×1012cm-2である。このチャージバランスの設定値は、一般的な値よりも極めて高い。
全てのｐ型コラム２２４がフローティング状態であるダイオード８の場合、ブレークダウン電圧は20Ｖとなり著しく劣化した。また、ｎ型コラム２２２とｐ型コラム２２４のｐｎ接合界面にシリコン酸化膜を形成しても、ブレークダウン電圧は30Ｖであり、ほとんど向上しない。同様に、フローティング状態のｐ型コラム２２４と、ボディ領域２３２と接しているｐ型コラム２２４が不定期に形成されているダイオード７の場合でも、ブレークダウン電圧は著しく劣化し、ｎ型コラム２２２とｐ型コラム２２４のｐｎ接合界面にシリコン酸化膜を形成しても、そのブレークダウン電圧は30Ｖであった。
一方、フローティング状態のｐ型コラム２２４が繰返し方向に沿って一つおきに形成されているダイオード６の場合、ｎ型コラム２２２とｐ型コラム２２４のｐｎ接合界面にシリコン酸化膜を形成していないときのブレークダウン電圧は18Ｖであったが、シリコン酸化膜を形成するとそのブレークダウン電圧は168Ｖであった。このことから、各コラムのチャージバランスの設定値が大きい場合は、フローティング状態のｐ型コラム２２４を繰返し方向に沿って一つおきに形成することが重要であると示唆される。
【００４１】
このことをより詳細に検討するために、ダイオード６の絶縁領域２４４の形状を変えた変形例を用いて検討した。図１５に、その変形例のダイオード９の要部断面図を示す。ダイオード９の絶縁領域２４５は、ボディ領域２３２を貫通していない。その膜厚方向（紙面上下方向）の厚みは、ダイオード６の絶縁領域２４４の半分である。なお、ダイオード６と同様に、フローティング状態のｐ型コラム２２４は繰返し方向に沿って一つおきに交互に形成されている。
図１５に示すダイオード９のｎ型コラム２２２とｐ型コラム２２４のｐｎ接合界面にシリコン酸化膜を形成したときのブレークダウン電圧は165Ｖであった。ダイオード６の場合のブレークダウン電圧は168Ｖであったので、ほぼ同等のブレークダウン電圧である。このことから、絶縁領域（２４４、２４５）の形状などとは関係なく、ドリフト領域２２６のｐ型コラム２２４のうち、フローティング状態のｐ型コラム２２４が繰返し方向に沿って一つおきに形成されているときは、そのｎ型コラム２２２とｐ型コラム２２４のｐｎ接合界面にシリコン酸化膜を形成するとブレークダウン電圧が向上する。このときのチャージバランスは極めて大きくてもよい。したがって、キャリアに対するドリフト抵抗は極めて小さくすることができる。所望の耐圧を確保するとともに、オン抵抗の小さい半導体装置を実現することができる。
【００４２】
なお、ダイオード８（全てのｐ型コラム２２４がボディ領域２３２と接している）の各コラムのチャージバランスの設定値を、上述の4×1012cm-2で設定した場合と、ダイオード６（フローティング状態のｐ型コラム２２４が繰返し方向に沿って一つおきに形成）をターンオフしたときの逆回復特性を検討すると、ダイオード６の方が逆回復電流変化率が小さいことが判明した。各コラムのチャージバランスの設定値が約1.5×1012cm-2の場合は、逆回復特性のうち逆回復電荷の低減に効果があったことは前述の通りである。一方、チャージバランスの設定値が4×1012cm-2の場合は、逆回復電流変化率の低減に効果がある。このことからも、各コラムのチャージバランスの設定値などを適宜調整することで、逆回復特性のうち逆回復電荷の低減を図ることも、また逆回復電流変化率の低減を図ることも可能であることが示唆される。
なお、上述した各ダイオード（５〜８）の結果は、ＭＯＳトランジスタ等の寄生ダイオードに実質的に同様の構成を取り入れた場合に、同様の作用効果が生じると示唆される。
【００４３】
（第４実施例）  図１６〜図２３を用いて、ドリフト領域にフローティングのｐ型コラムを備えた半導体装置の主要な製造工程を説明する。
図１６に示すように、まず、ｎ＋型のシリコン単結晶からなるドレイン領域４２０上にｎ型のシリコン単結晶をエピタキシャル成長させてｎ型半導体層４２１を形成する。次に、ｎ型半導体層４２１上にフォトレジストを塗布形成した後に、所定の間隔をあけてフォトレジスト膜をパターニングし、そのフォトレジストの開口部から例えばＲＩＥ法によってｎ型半導体層４２１に浅い溝を形成する。
次に、図１７に示すように、形成した浅い溝を含めてｎ型半導体層４２１の表面に、例えばＣＶＤ法によって窒化膜４２３を形成する。
【００４４】
次に、図１８に示すように、浅い溝の底面部の窒化膜４２３と、その下方のｎ型半導体層４２１を、例えばＲＩＥによってドライエッチング（異方性エッチング）を行い、ドレイン領域４２０まで到達する深い溝（トレンチ）を形成する。これにより、ｎ型半導体層４２１は、所定の間隔を隔てて離間して存在することになる。このｎ型半導体領域４２１がドリフト領域のｎ型コラム４２２となる。
次に、図１９に示すように、離間して存在するｎ型コラム４２２の側壁と、露出するドレイン領域４２０の上面とを熱酸化して酸化膜４２８を形成する。
次に、図２０に示すように、窒化膜４２７をエッチングして酸化膜４２８はエッチングしないエッチング液（例えば、熱リン酸水溶液）を用いて、窒化膜４２７のみをエッチング除去し、その後にトレンチ底面に形成されている酸化膜４２８のみを、異方性のドライエッチングにより選択的に除去する。
【００４５】
次に、図２１に示すように、離間して存在するｎ型コラム４２２の溝内にｎ型コラム４２２を囲繞するまでｐ型のシリコン結晶を埋め込みエピタキシャル成長させて、ｐ型コラム４２４とｎ型コラム４２６が交互に繰返された繰返し領域４２６（ドリフト領域）を形成する。また、ドリフト領域４２６上に形成されているｐ型シリコン単結晶領域はボディ領域４３２となる。なお、この繰返し領域４２６の製造方法としてはエピタキシャル成長に限定されず、例えば、斜めイオン注入法、マルチエピタキシャル法、埋め込みエピタキシャル法によって形成することができる。
次に、図２２に示すように、ボディ領域４３２上にフォトレジストを塗布形成した後に、フローティングとするｐ型コラム４２４に対応する上部が開口されるように、フォトレジストをパターニングし、そのフォトレジストの開口部から、例えばＲＩＥ法によってボディ領域４３２を貫通し、ドリフト領域４２６にまで到達するトレンチを形成する。このトレンチの側壁と底面を熱酸化して酸化膜４３１を形成する。これにより、ｐ型コラム４２４の上面は酸化膜によって覆われて、この酸化膜４３１に対向するｐ型コラム４２４はフローティング状態となる。
次に、図２３に示すように、トレンチ内を例えばポリシリコンによって充填してトレンチゲート電極４３０を形成する。
この後に、公知技術を利用してトレンチゲート電極４３０に隣接する位置にソース領域を形成するなどすれば、ドリフト領域にフローティングのｐ型コラム４２４を備えた半導体装置を具現化することができる。なお、上記の半導体装置の製造方法の特徴は、ｎ型コラム４２２とｐ型コラム４２４のｐｎ接合界面に絶縁膜４２８が形成されるとともに、その絶縁膜４２８がトレンチゲート電極４３０に接していない半導体装置を具現化したことである。
【００４６】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００４７】
【図１】半導体装置１の要部斜視図を示す。
【図２】ＭＯＳトランジスタ２の要部断面図を示す。
【図３】ＭＯＳトランジスタ２の逆回復電流を示す。
【図４】ＭＯＳトランジスタ２のリカバリーサージ電圧を示す。
【図５】ＭＯＳトランジスタ３の要部断面図を示す。
【図６】ＭＯＳトランジスタ４の要部断面図を示す。
【図７】ＭＯＳトランジスタ３と４の逆回復電流を示す。
【図８】ＭＯＳトランジスタ２と３のチャージバランス設定値と耐圧の関係を示す。
【図９】ダイオード５の要部断面図を示す。
【図１０】ダイオード６の要部断面図を示す。
【図１１】ダイオード７の要部断面図を示す。
【図１２】ダイオード８の要部断面図を示す。
【図１３】各ダイオード（５〜８）の逆回復電流を示す。
【図１４】フローティングのｐ型コラムの数と耐圧の関係を示す。
【図１５】実施例４の半導体装置の製造工程（１）を示す。
【図１６】実施例４の半導体装置の製造工程（２）を示す。
【図１７】実施例４の半導体装置の製造工程（３）を示す。
【図１８】実施例４の半導体装置の製造工程（４）を示す。
【図１９】実施例４の半導体装置の製造工程（５）を示す。
【図２０】実施例４の半導体装置の製造工程（６）を示す。
【図２１】実施例４の半導体装置の製造工程（７）を示す。
【図２２】実施例４の半導体装置の製造工程（８）を示す。
【図２３】実施例４の半導体装置の製造工程（９）を示す。
【図２４】半導体装置１０の要部斜視図を示す。
【図２５】半導体装置をオフしたときの逆回復電流を示す。
【符号の説明】
【００４８】
２０：ドレイン領域
２２：ｎ型コラム
２４：ｐ型コラム
２６：ドリフト領域
３０：トレンチゲート電極
３１：ゲート絶縁膜
３２：ボディ領域
３４：ソース領域
３６：ボディコンタクト領域
【図１】
2005197497.tif 000003
【図２】
2005197497.tif 000004
【図３】
2005197497.tif 000005
【図４】
2005197497.tif 000006
【図５】
2005197497.tif 000007
【図６】
2005197497.tif 000008
【図７】
2005197497.tif 000009
【図８】
2005197497.tif 000010
【図９】
2005197497.tif 000011
【図１０】
2005197497.tif 000012
【図１１】
2005197497.tif 000013
【図１２】
2005197497.tif 000014
【図１３】
2005197497.tif 000015
【図１４】
2005197497.tif 000016
【図１５】
2005197497.tif 000017
【図１６】
2005197497.tif 000018
【図１７】
2005197497.tif 000019
【図１８】
2005197497.tif 000020
【図１９】
2005197497.tif 000021
【図２０】
2005197497.tif 000022
【図２１】
2005197497.tif 000023
【図２２】
2005197497.tif 000024
【図２３】
2005197497.tif 000025
【図２４】
2005197497.tif 000026
【図２５】
2005197497.tif 000027