(57)【要約】      （修正有）【課題】異常過熱状態が続くことがないようにした熱転写プリンタの電源回路を提供する。【解決手段】熱転写プリンタにおいて、商用電源を整流する整流回路３ｂと、この出力直流電圧を所定直流電圧ＶＨに変換するＤＣ−ＤＣコンバータ３ｃと、コンバータ３ｃの動作、不動作を制御する制御回路１１と、コンバータ３ｃを不動作状態とするラッチ回路１８と、コンバータ３ｃの出力直流電圧ＶＨをヘッドブロック２に供給する出力端子３ｅとを有する電源ブロックにおいて、この制御回路ブロック１よりのこの印画制御信号１０を積分する積分回路１２を設け、この積分回路１２の出力信号が所定電圧になったときにこのラッチ回路１８にラッチ信号１３ａを供給すると共にこの印画制御信号１０を所定周期ｔ１毎に零レベルとするようにしたものである。【選択図】図１
2005119244.tif 000002
【特許請求の範囲】
【請求項１】
商用電源を整流する整流回路と、該整流回路の出力直流電圧を所定直流電圧に変換するＤＣ−ＤＣコンバータと、
制御信号入力端子よりの制御信号により前記ＤＣ−ＤＣコンバータの動作、不動作を制御する制御回路と、
各種保護回路よりのラッチ信号により前記制御回路を前記ＤＣ−ＤＣコンバータが不動作状態とするラッチ回路と、
前記ＤＣ−ＤＣコンバータの出力直流電圧を負荷に供給する出力端子とを有する電源回路において、
前記制御信号入力端子に前記制御信号を積分する積分回路を設け、該積分回路の出力信号が所定電圧になったときに前記ラッチ回路にラッチ信号を供給するようにすると共に前記制御信号を所定周期毎に零レベルとするようにしたことを特徴とする電源回路。
【請求項２】
請求項１記載の電源回路において、
前記積分回路を抵抗器及びコンデンサで構成し、前記抵抗器に並列に放電用ダイオードを設けたことを特徴とする電源回路。
【請求項３】
電源ブロックと、制御回路ブロックと、ヘッドブロックとを有し、前記制御回路ブロックとヘッドブロックとがハーネス接続するようにした熱転写プリンタにおいて、
前記電源ブロックを商用電源を整流する整流回路と、
該整流回路の出力直流電圧を所定直流電圧に変換するＤＣ−ＤＣコンバータと、
前記制御回路ブロックよりの印画制御信号により前記ＤＣ−ＤＣコンバータの動作、不動作を制御する制御回路と、
各種保護回路よりのラッチ信号により前記制御回路を前記ＤＣ−ＤＣコンバータが不動作状態とするラッチ回路と、
前記ＤＣ−ＤＣコンバータの出力直流電圧を前記ヘッドブロックに供給する出力端子とを有する電源ブロックにおいて、
前記制御回路ブロックよりの前記印画制御信号を積分する積分回路を設け、該積分回路の出力信号が所定電圧になったときに前記ラッチ回路にラッチ信号を供給すると共に前記印画制御信号を所定周期毎に零レベルとするようにしたことを特徴とする熱転写プリンタ。
【請求項４】
請求項３記載の熱転写プリンタにおいて、
前記印画制御信号を零レベルとするのは１枚印画毎であることを特徴とする熱転写プリンタ。
【請求項５】
請求項３又は４記載の熱転写プリンタにおいて、
前記積分回路を抵抗器及びコンデンサで構成し、前記抵抗器に並列に放電用ダイオードを設けたことを特徴とする熱転写プリンタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は熱転写プリンタ及び熱転写プリンタに使用して好適な電源回路に関する。
【背景技術】
【０００２】
一般に熱転写プリンタが普及している。この熱転写プリンタは、階調（白から黒までの画像の濃淡）に応じた電流をヘッドブロックのヘッド素子に流すことによりリボンに塗布した熱溶融性又は熱昇華性の材料をこのヘッド素子の熱で媒体に転写させるか、あるいは、媒体に塗布した感熱材料をヘッド素子の熱で発色させるようにしたものである。
【０００３】
図４は従来の熱転写プリンタの概略図を示し、この熱転写プリンタは制御回路ブロック１とヘッドブロック２と電源ブロック３とを有する。
この制御回路ブロック１はマイクロコンピュータより成る中央制御装置（ＣＰＵ）１ａ等を有し、画像データよりライン上のドット数、例えば２０４８個のパルス幅変調信号の印画信号を形成する。
【０００４】
この制御回路ブロック１で形成した画像データのライン上のドット数、例えば２０４８個のパルス幅変調信号の印画信号を夫々ヘッドブロック２に設けたライン上のドット数の駆動用のｎｐｎ形トランジスタ２ａ，２ａ，‥‥のベースにハーネス接続４を介して供給する。
【０００５】
このドット数のトランジスタ２ａ，２ａ，‥‥の夫々のエミッタを接地し、このドット数のトランジスタ２ａ，２ａ，‥‥の夫々のコレクタをヘッド素子を構成する発熱用の抵抗器２ｂ，２ｂ，‥‥を介して夫々電源端子２ｃに接続する。
【０００６】
またこのヘッドブロック２の所定位置にこのヘッドブロック２の温度を検出するサーミスタ２ｄを設け、このサーミスタ２ｄで検出した温度情報をハーネス接続４を介して制御回路ブロック１のＣＰＵ１ａに供給する如くする。
【０００７】
また電源ブロック３において、３ａは例えば１００Ｖ、５０Ｈｚの商用電源が供給される電源プラグを示し、この電源プラグ３ａに得られる商用電源を整流回路３ｂに供給する。３ｈは平滑用コンデンサである。この整流回路３ｂの出力直流電圧を例えば３３Ｖの直流電圧ＶＨに変換するＤＣ−ＤＣコンバータ３ｃに供給する。
【０００８】
このＤＣ−ＤＣコンバータ３ｃの出力側に得られる例えば３３Ｖの直流電圧ＶＨを制御回路ブロック１のＣＰＵ１ａよりの印画制御信号によりオン・オフが制御される接続スイッチ３ｄを介して出力端子３ｅに供給する。この出力端子３ｅに得られる例えば３３Ｖの直流電圧ＶＨをハーネス接続４を介してヘッドブロック２の電源端子２ｃに供給する。また３ｆは制御回路ブロック１よりの印画制御信号入力端子である。
【０００９】
またＤＣ−ＤＣコンバータ３ｃの出力信号をＤＣ−ＤＣコンバータ３ｇに供給し、このＤＣ−ＤＣコンバータ３ｇの出力直流電圧より例えば５Ｖ及び１２Ｖの直流電源を得る如くする。
【００１０】
またこの電源ブロック３において、３ｉは保護用のラッチ回路を示し、このラッチ回路３ｉはこの電源ブロック３の過電圧保護回路、過電流保護回路、過熱保護回路等の各種の保護回路の保護信号であるラッチ信号がラッチ信号入力端子３ｊに供給されたときに、ＤＣ−ＤＣコンバータ３ｃを不動作としこの不動作状態をラッチする如くしたものである。
【００１１】
このラッチ回路３ｉのラッチ状態を解除するには商用電源をオフ（電源プラグ３ａを抜く）し、平滑用コンデンサ３ｈの電荷を放電する必要がある。
【００１２】
図４に示す如き従来の熱転写プリンタにおいては制御回路ブロック１のＣＰＵ１ａは、画像データの印画の枚数に応じた長さの印画制御信号を発生し、これを電源ブロック３の印画制御信号入力端子３ｆに供給する。
【００１３】
印画制御信号としては、図５Ａに示す如く、１枚印画に必要なヘッド通電時間がｔ１であるときは、例えばｎ枚印画するときにはｎ×ｔ１時間ハイレベル“１”の信号とする。
【００１４】
この印画制御信号のハイレベル“１”が印画制御信号入力端子３ｆに供給されたときは、その間接続スイッチ３ｄをオンとし、図５Ｂに示す如くヘッドブロック２の電源端子２ｃにＤＣ−ＤＣコンバータ３ｃの出力側の例えば３３Ｖの直流電圧ＶＨを供給する。
【００１５】
これと同時に制御回路ブロック１のＣＰＵ１ａよりヘッド素子２ｂ，２ｂ，‥‥を駆動するトランジスタ２ａ，２ａ，‥‥のベースにパルス幅変調信号の印画信号を供給して印画信号に応じたヘッド素子２ｂ，２ｂ，‥‥に電流を流して発熱させ印画を行う。
【００１６】
斯る図４例においてヘッドブロック２が異常に発熱したときにはサーミスタ２ｄがこの異常発熱を検出し、これをハーネス接続４を介して制御回路ブロック１のＣＰＵ１ａに通知する。
【００１７】
この異常発熱があったときは、この制御回路ブロック１のＣＰＵ１ａは印画制御信号をローレベル“０”とし接続スイッチ３ｄをオフとし、ヘッドブロック２の電源端子２ｃへの直流電圧ＶＨの供給を停止する如くしていた。同様の保護構成が特許文献１にも開示されている。
【特許文献１】特許第２９６０７９２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
然しながら、制御回路ブロック１におけるＣＰＵ１ａのソフトの暴走、サーミスタ２ｄの接続不良（所謂天プラ等）、ハーネス接続４部の断線、接続不良（所謂天プラ等）、ヘッド素子２ｂの駆動用トランジスタ２ａの不良等が発生したとき等何らかの原因により異常が発生し、図６Ａに示す如く印画制御信号のハイレベル“１”の期間が、ｎ枚印画（又はプリヒート）を指示したにもかかわらず、ｎ枚以上続くことがあったときにはＤＣ−ＤＣコンバータ３ｃの出力の直流電圧ＶＨが図６Ｂに示す如く供給され続け、異常過熱状態が続くおそれがあった。
【００１９】
本発明は斯る点に鑑み、異常過熱状態が続くことがないようにすることを目的とする。
【課題を解決するための手段】
【００２０】
本発明熱転写プリンタは、電源ブロックと、制御回路ブロックと、ヘッドブロックとを有し、この制御回路ブロックとヘッドブロックとがハーネス接続するようにした熱転写プリンタにおいて、この電源ブロックを商用電源を整流する整流回路と、この整流回路の出力直流電圧を所定直流電圧に変換するＤＣ−ＤＣコンバータと、この制御回路ブロックよりの印画制御信号によりこのＤＣ−ＤＣコンバータの動作、不動作を制御する制御回路と、各種保護回路よりのラッチ信号によりこの制御回路をこのＤＣ−ＤＣコンバータが不動作状態とするラッチ回路と、このＤＣ−ＤＣコンバータの出力直流電圧をこのヘッドブロックに供給する出力端子とを有する電源ブロックにおいて、この制御回路ブロックよりのこの印画制御信号を積分する積分回路を設け、この積分回路の出力信号が所定電圧になったときにこのラッチ回路にラッチ信号を供給すると共にこの印画制御信号を所定周期毎に零レベルとするようにしたものである。
【００２１】
斯る本発明熱転写プリンタによれば、印画制御信号を積分する積分回路を設けると共にこの印画制御信号を所定周期例えば１枚印画毎に零レベルとするようにしたので、通常時はこの積分回路は所定周期例えば１枚印画毎に放電され、この積分回路の出力信号が所定電圧以上となることはないが、異常時は印画制御信号のこの零レベルの部分がなくなり、この積分回路の出力信号が所定電圧となり、このときラッチ回路によりＤＣ−ＤＣコンバータを不動作とするので、出力直流電圧ＶＨは得られずヘッドブロックの異常加熱状態は解消する。
【００２２】
本発明電源回路は、商用電源を整流する整流回路と、この整流回路の出力直流電圧を所定直流電圧に変換するＤＣ−ＤＣコンバータと、制御信号入力端子よりの制御信号によりこのＤＣ−ＤＣコンバータの動作、不動作を制御する制御回路と、各種保護回路よりのラッチ信号によりこの制御回路をこのＤＣ−ＤＣコンバータが不動作状態とするラッチ回路と、このＤＣ−ＤＣコンバータの出力直流電圧を負荷に供給する出力端子とを有する電源回路において、この制御信号入力端子にこの制御信号を積分する積分回路を設け、この積分回路の出力信号が所定電圧になったときにこのラッチ回路にラッチ信号を供給するようにすると共にこの制御信号を所定周期毎に零レベルとするようにしたものである。
【００２３】
斯る本発明電源回路によれば、制御信号入力端子に制御信号を積分する積分回路を設けると共にこの制御信号を所定周期毎に零レベルとするようにしたので、通常時はこの積分回路は所定周期毎に放電され、この積分回路の出力信号が所定電圧以上になることはないが、異常時はこの制御信号の零レベルの部分がなくなり、この積分回路の出力信号が所定電圧となり、このときラッチ回路によりＤＣ−ＤＣコンバータを不動作とするので異常加熱状態が続くことがなくなる。
【発明の効果】
【００２４】
本発明によれば、制御回路ブロックにおけるＣＰＵのソフトの暴走、サーミスタの接続不良、ハーネス接続部の断線、接続不良、ヘッド素子の駆動用トランジスタの不良等が発生したときにも異常過熱状態が続くことがない。
【発明を実施するための最良の形態】
【００２５】
以下図１〜図３を参照して本発明熱転写プリンタ及び電源回路を実施するための最良の形態の例につき説明する。図１において図４に対応する部分には同一符号を付して示す。
【００２６】
図１は本例による熱転写プリンタの概略図を示し、この熱転写プリンタは制御回路ブロック１とヘッドブロック２と電源ブロック３とを有する。
この制御回路ブロック１はマイクロコンピュータより成る中央制御装置（ＣＰＵ）１ａ等を有し、印画する画像データよりライン上のドット数例えば２０４８個のパルス幅変調信号の印画信号を形成する。
【００２７】
この制御回路ブロック１で形成した画像データのライン上のドット数例えば２０４８個のパルス幅変調信号の印画信号を夫々ヘッドブロック２に設けたライン上のドット数の駆動用のｎｐｎ形トランジスタ２ａ，２ａ，‥‥のベースにハーネス接続４を介して供給する。
【００２８】
このドット数のトランジスタ２ａ，２ａ，‥‥の夫々のエミッタを接地し、このドット数のトランジスタ２ａ，２ａ，‥‥の夫々のコレクタを夫々ヘッド素子を構成する発熱用の抵抗器２ｂ，２ｂ，‥‥を介して電源端子２ｃに接続する。
【００２９】
またこのヘッドブロック２の所定位置にこのヘッドブロック２の温度を検出するサーミスタ２ｄを設け、このサーミスタ２ｄで検出した温度情報をハーネス接続４を介して制御回路ブロック１のＣＰＵ１ａに供給する如くする。
【００３０】
また電源ブロック３において、３ａは例えば１００Ｖ，５０Ｈｚの商用電源が供給される電源プラグを示し、この電源プラグ３ａに得られる商用電源を整流回路３ｂに供給する。この整流回路３ｂの出力側を平滑用のコンデンサ３ｈを介して接地する。
【００３１】
この整流回路３ｂの出力直流電圧を例えば３３Ｖの直流電圧ＶＨに変換するＤＣ−ＤＣコンバータ３ｃに供給する。このＤＣ−ＤＣコンバータ３ｃの出力側に得られる例えば３３Ｖの直流電圧ＶＨを出力端子３ｅに供給する。この出力端子３ｅに得られる例えば３３Ｖの直流電圧ＶＨをハーネス接続４を介してヘッドブロック２の電源端子２ｃに供給する。
【００３２】
この電源ブロック３において、３ｆは制御回路ブロック１のＣＰＵ１ａよりの印画制御信号１０が供給される印画制御信号入力端子を示す。本例においては、この印画制御信号入力端子３ｆに供給する印画制御信号１０を図２Ａに示す如く１枚の印画が終了する毎に例えば数μＳｅｃ幅の零レベル期間１０ａを設ける如くする。
【００３３】
また本例においては、この印画制御信号入力端子３ｆに供給される印画制御信号１０をオン・オフ制御回路１１に供給する。このオン・オフ制御回路１１は印画制御信号１０がハイレベル“１”のときにＤＣ−ＤＣコンバータ３ｃを動作状態とし、この印画制御信号１０がローレベル“０”のときにこのＤＣ−ＤＣコンバータ３ｃを不動作状態とする如くする。
【００３４】
この場合、印画制御信号１０のハイレベル“１”間の数μＳｅｃの零レベル期間ではＤＣ−ＤＣコンバータ３ｃは応答速度が速くないので不動作状態とはならない。
【００３５】
また本例においては、この印画制御信号入力端子３ｆを積分回路１２を構成する抵抗器１２ａを介して比較回路１３の一方の入力端子に接続し、この抵抗器１２ａとこの比較回路１３の一方の入力端子との接続中点を積分回路１２を構成するコンデンサ１２ｂを介して接地する。
【００３６】
この抵抗器１２ａ及びコンデンサ１２ｂより成る積分回路１２の時定数を所定の値とし、１枚の印画に要する印画制御信号１０を積分したときは図２Ｂに示す如くこの積分回路１２の出力電圧１２ｃはＶａとなる如くする。
【００３７】
また本例においてはこの積分回路１２の抵抗器１２ａに並列にコンデンサ１２ｂの放電を迅速化する放電用のダイオード１４を接続する。
【００３８】
また電源端子１５を図２Ｂに示す如く電圧Ｖａよりも高い所定の基準電圧Ｖｂを得る可変抵抗器１６を介して接地し、この可変抵抗器１６の可動子１６ａに得られる所定の基準電圧Ｖｂを、この比較回路１３の他方の入力端子に供給する。
【００３９】
この比較回路１３は図３に示す如く積分回路１２の出力電圧１２ｃがこの所定の基準電圧Ｖｂを越えたときにラッチ信号１３ａを得、このラッチ信号１３ａを抵抗器１７を介してラッチ回路１８のラッチ信号入力端子１８ａに供給する如くする。
【００４０】
このラッチ回路１８はラッチ信号入力端子１８ａにラッチ信号１３ａが供給されたときにラッチ状態となり、このときオン・オフ制御回路１１が制御され、このオン・オフ制御回路１１がＤＣ−ＤＣコンバータ３ｃを不動作状態とする如くする。
【００４１】
また、１９は電源ブロック３の過電圧保護回路、過電流保護回路、過熱保護回路等の各種の保護回路を示し、この各種の保護回路１９が保護を必要としたときには保護信号としてラッチ信号１３ａを発生し、このラッチ信号１３ａをラッチ信号入力端子１８ａに供給し、ラッチ回路１８をラッチ状態とする如くする。
【００４２】
また整流回路３ｂとＤＣ−ＤＣコンバータ３ｃとの接続中点を抵抗器２１及び２２の直列回路を介して接地し、この抵抗器２１及び２２の接続点に得られる電圧をラッチ回路１８の電源として供給する。
【００４３】
この場合、ＤＣ−ＤＣコンバータ３ｃが不動作となっても、このラッチ回路１８は電源が供給されているので動作状態を継続する。
【００４４】
このラッチ回路１８のラッチ状態を解除するには、商用電源をオフ（電源プラグ３ａを抜く）し、平滑用コンデンサ３ｈの電荷を放電すれば良い。
【００４５】
またＤＣ−ＤＣコンバータ３ｃの出力信号をＤＣ−ＤＣコンバータ３ｇに供給し、このＤＣ−ＤＣコンバータ３ｇの出力直流電圧より制御回路ブロック１等のその他の回路の電源とする例えば５Ｖ及び１２Ｖの直流電源を得る如くする。
【００４６】
本例による熱転写プリンタはその他は従来同様に構成する。
【００４７】
本例による熱転写プリンタは上述の如く構成されているので、画像データの印画の枚数を指示、例えば４枚印画することを指示したときには、制御回路ブロック１のＣＰＵ１ａは、図２Ａに示す如く画像データの印画の枚数に応じた個数例えば４個の時間ｔ１のハイレベル“１”の信号とこのハイレベル“１”の信号間に数μＳｅｃの零レベル部１０ａの存する印画制御信号１０を生成し、この図２Ａに示す如き印画制御信号１０を電源ブロック３の印画制御信号入力端子３ｆに供給する。
【００４８】
この印画制御信号入力端子３ｆよりの印画制御信号１０のハイレベル“１”の信号がオン・オフ制御回路１１に供給されたときは、このオン・オフ制御回路１１はこの印画制御信号のハイレベル“１”の信号がある期間例えば４個の時間ｔ１のハイレベル“１”の信号がある期間ＤＣ−ＤＣコンバータ３ｃを動作状態とし、このＤＣ−ＤＣコンバータ３ｃの出力側即ち出力端子３ｅに図２Ｄに示す如くこの間例えば３３Ｖの直流電圧ＶＨを得、ヘッドブロック２の電源端子２ｃにこの直流電圧ＶＨを供給する。
【００４９】
これと同時に、制御回路ブロック１のＣＰＵ１ａよりヘッド素子を構成する抵抗器２ｂ，２ｂ，‥‥を駆動するトランジスタ２ａ，２ａ，‥‥のベースにパルス幅変調信号の印画信号を供給して印画信号に応じた抵抗器２ｂ，２ｂ，‥‥に電流を流して発熱させ印画を行う。
【００５０】
斯る図１例において、ヘッドブロック２が異常に発熱したときにはサーミスタ２ｄが、この異常発熱を検出し、これをハーネス接続４を介して制御回路ブロック１のＣＰＵ１ａに通知する。
【００５１】
このヘッドブロック２に異常発熱があり、これをサーミスタ２ｄが検出し、これを制御回路ブロック１のＣＰＵ１ａに通知したときには、制御回路ブロック１のＣＰＵ１ａは印画制御信号１０をローレベル“０”とし、このローレベル“０”の印画制御信号１０をオン・オフ制御回路１１に供給し、このオン・オフ制御回路１１がＤＣ−ＤＣコンバータ３ｃを不動作とし、このＤＣ−ＤＣコンバータ３ｃの出力側に直流電圧ＶＨが得られないようにし、ヘッドブロック２の電源端子２ｃへの直流電圧ＶＨの供給を停止する。
【００５２】
また、本例においては、印画制御信号入力端子３ｆに供給される印画制御信号１０を積分回路１２に供給している。
【００５３】
この場合、正常動作時においては、この積分回路１２の出力信号１２ｃは図２Ｂに示す如く印画制御信号１０の印画期間ｔ１においてコンデンサ１２ｂに蓄積され、その後の零レベル部１０ａで、このコンデンサ１２ｂに蓄積された電荷が低インピーダンスの印画制御信号入力端子３ｆ側に放電される。このとき放電用のダイオード１４が抵抗器１２ａに並列に接続されているので、この放電が迅速に行われる。
【００５４】
この正常動作時は積分回路１２の出力信号１２ｃは図２Ｂに示す如く電圧Ｖａまで上昇するが所定電圧Ｖｂとはならないので比較回路１３の出力側には図２Ｃに示す如く、ラッチ信号は何ら現れない。
【００５５】
また、本例においては、制御回路ブロック１におけるＣＰＵ１ａのソフトの暴走、サーミスタ２ｄの接続不良（所謂天プラ等）、ハーネス接続４部の断線、接続不良（所謂天プラ等）、ヘッド素子の抵抗器２ｂ，２ｂ，‥‥の駆動用のトランジスタ２ａの不良等が発生したとき等何らかの原因により異常発生したときには、図３Ａに示す如くＣＰＵ１ａが発生する印画制御信号１０はハイレベル“１”の時間ｔ１毎の零レベル部１０ａがなくなり、オン・オフ制御回路１１の制御によりＤＣ−ＤＣコンバータ３ｃは動作状態を続け、図３Ｄに示す如く出力側に直流電圧ＶＨを出力し続けようとする。
【００５６】
然しながら、このときは図３Ａに示す如く印画制御信号１０の零レベル部１０ａがなくなるので、積分回路１２の出力信号１２ｃは、図３Ｂに示す如く上昇しつづけ、予め決めた所定電圧Ｖｂに達する。このときは図３Ｃに示す如く比較回路１３の出力側にラッチ信号１３ａが得られる。
【００５７】
このときは、このラッチ信号１３ａがラッチ回路１８のラッチ信号入力端子１８ａに供給され、このラッチ回路１８がオン・オフ制御回路１１をＤＣ−ＤＣコンバータ３ｃが不動作状態となるようにし、これをラッチ状態とする。
【００５８】
このときはＤＣ−ＤＣコンバータ３ｃが不動作状態となるので、図３Ｄに示す如くこのＤＣ−ＤＣコンバータ３ｃの出力側に直流電圧ＶＨが得られず、ヘッドブロック２の電源端子２ｃに直流電圧ＶＨが得られないので異常過熱状態が続くことがないと共にＤＣ−ＤＣコンバータ３ｇの出力側にも直流電圧がなくなるので、制御回路ブロック１等のその他回路の電源とする例えば５Ｖ及び１２Ｖの直流電源もなくなり、図３Ａに示す如く印画制御信号１０もなくなる。
【００５９】
以上述べた如く、本例によれば制御回路ブロック１におけるＣＰＵ１ａのソフトの暴走、サーミスタ２ｄの接続不良、ハーネス接続４部の断線、接続不良、ヘッド素子を構成する抵抗器２ｂ，２ｂ，‥‥の駆動用のトランジスタ２ａ，２ａ，‥‥の不良等が発生したときにも、異常過熱状態が続くことがない。
【００６０】
本発明は上述例に限ることなく本発明の要旨を逸脱することなく、その他種々の構成が採り得ることは勿論である。
【図面の簡単な説明】
【００６１】
【図１】本発明熱転写プリンタを実施するための最良の形態の例を示す構成図である。
【図２】本発明の説明に供する線図である。
【図３】本発明の説明に供する線図である。
【図４】従来の熱転写プリンタの例を示す構成図である。
【図５】従来の説明に供する線図である。
【図６】従来の説明に供する線図である。
【符号の説明】
【００６２】
１‥‥制御回路ブロック、１ａ‥‥ＣＰＵ、２‥‥ヘッドブロック、２ａ‥‥トランジスタ、２ｂ‥‥抵抗器、２ｃ‥‥電源端子、２ｄ‥‥サーミスタ、３‥‥電源ブロック、３ａ‥‥電源プラグ、３ｂ‥‥整流回路、３ｃ，３ｇ‥‥ＤＣ−ＤＣコンバータ、３ｅ‥‥出力端子、３ｆ‥‥印画制御信号入力端子、３ｈ‥‥コンデンサ、１０‥‥印画制御信号、１０ａ‥‥零レベル部、１１‥‥オン・オフ制御回路、１２‥‥積分回路、１２ａ‥‥抵抗器、１２ｂ‥‥コンデンサ、１３‥‥比較回路、１３ａ‥‥ラッチ信号、１４‥‥ダイオード、１６‥‥可変抵抗器、１８‥‥ラッチ回路
【図１】
2005119244.tif 000003
【図２】
2005119244.tif 000004
【図３】
2005119244.tif 000005
【図４】
2005119244.tif 000006
【図５】
2005119244.tif 000007
【図６】
2005119244.tif 000008