(57)【要約】【課題】  プロセッサーを持たないペリフェラルスロットからでもドアベル割り込みを発生させることが可能なＰＣＩバスの割り込み制御装置を提供する。【解決手段】  ペリフェラルスロットから他のペリフェラルスロットに対してドアベル割り込みを発生させるためのＰＣＩバスの割り込み制御装置であって、ドアベル割り込みを発生させたい他のペリフェラルスロットのアドレスを保持するためのドアベルアドレスアドレス１１と、Ｉ／Ｏ部２０でドアベル割り込みを発生させたいイベントが発生したときに、他のペリフェラルスロットを介して書き込むデータを保持するドアベルバリューレジスタ１２と、Ｉ／Ｏ部２０でドアベル割り込みを発生させたいイベントが発生したときに、ドアベル割り込みを発生させるか否かを設定するドアベルマスクレジスタ１３とを備えている。【選択図】  図２
2005316584.tif 000002
【特許請求の範囲】
【請求項１】
ペリフェラルスロットから他のペリフェラルスロットに対してドアベル割り込みを発生させるためのＰＣＩバスの割り込み制御装置であって、
ドアベル割り込みを発生させたい他のペリフェラルスロットのアドレスを保持するための第１レジスタと、
Ｉ／Ｏ部でドアベル割り込みを発生させたいイベントが発生したときに、前記他のペリフェラルスロットに対して書き込むデータを保持する第２レジスタとを備えていることを特徴とする割り込み制御装置。
【請求項２】
Ｉ／Ｏ部でドアベル割り込みを発生させたいイベントが発生したときに、ドアベル割り込みを発生させるか否かを設定する第３レジスタを更に備えていることを特徴とする割り込み制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ペリフェラルスロットから他のペリフェラルスロットに対してドアベル割り込みを発生させるためのＰＣＩバスの割り込み制御装置に関するものである。
【背景技術】
【０００２】
ＰＣＩバスにおける割り込みには、次の２つの方法がとられている。まず１つ目は、ＰＣＩバスの４つの割り込み線であるＩＮＴＡ＃／ＩＮＴＢ＃／ＩＮＴＣ＃／ＩＮＴＤ＃を用いる方法である。このＩＮＴ割り込み線による方法は、複数存在するペリフェラルスロットからシステムに唯一であるシステムスロットに対してのみ割り込みを発生させることができる。
【０００３】
２つ目の方法は、あるペリフェラルスロットから他のペリフェラルスロットに対して割り込みを発生させる場合や、システムスロットからペリフェラルスロットに対して割り込みを発生させる場合に用いられるドアベル割り込みという手法である。ドアベル割り込みとは、あたかも相手のドアのチャイムを押すかのごとく、割り込みを発生させたい相手側が占有するＰＣＩメモリ空間あるいはＩ／Ｏ空間に、割り込みをかける側がデータを書き込むことによって行われる。
【０００４】
通常、上記のようなデータの書き込みは、マイコンのようなプロセッサーにより行われ、ソフトウェアにより制御される。従って、マイコンのようなプロセッサーを持たないペリフェラルスロットからドアベル割り込みを発生させることはできなかった。
【０００５】
また、従来技術におけるドアベル割り込みは、割り込みを掛ける側が割り込みを掛けられる側の、すなわち、 ドアベル割り込みのためのアドレスに関する知識を有している必要がある。しかしながら、このような知識はＰＣＩのプラグアンドプレイ（周辺機器を接続した際に、自動的にその機器を認識させるための機構）には馴染まないものである。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は上記実情に鑑みてなされたものであり、その課題は、プロセッサーを持たないペリフェラルスロットからでもドアベル割り込みを発生させることが可能なＰＣＩバスの割り込み制御装置を提供することである。
【課題を解決するための手段】
【０００７】
上記課題を解決するため本発明に係るＰＣＩバスの割り込み制御装置は、
ペリフェラルスロットから他のペリフェラルスロットに対してドアベル割り込みを発生させるためのＰＣＩバスの割り込み制御装置であって、
ドアベル割り込みを発生させたい他のペリフェラルスロットのアドレスを保持するための第１レジスタと、
Ｉ／Ｏ部でドアベル割り込みを発生させたいイベントが発生したときに、前記他のペリフェラルスロットに対して書き込むデータを保持する第２レジスタとを備えていることを特徴とするものである。
【０００８】
この構成による割り込み制御装置の作用・効果は次の通りである。第１レジスタには、割り込みを発生させたい他のペリフェラルスロットのアドレスが保持されている。Ｉ／Ｏ部でイベントが発生すると、上記第１レジスタに設定・保持されているＰＣＩバスのアドレスに対して、ＰＣＩバスで規定されている所定のコマンドを発生する。また、第２レジスタには、割り込みを発生させる相手側に書き込むデータが保持される。以上のような構成によれば、第１レジスタに保持されたアドレス情報に基づいて、他のペリフェラルスロットに対してドアベル割り込みを発生させることができる。従って、プロセッサーを有しないノンインテリジェントなペリフェラルスロットでもドアベル割り込みを発生することができる。
【０００９】
本発明において、Ｉ／Ｏ部でドアベル割り込みを発生させたいイベントが発生したときに、ドアベル割り込みを発生させるか否かを設定する第３レジスタを更に備えていることが好ましい。
【００１０】
かかる設定は、割り込みを受ける他のペリフェラルスロットの都合により行われるものであり、かかる第３レジスタを設けることで、適切な割り込みを行わせることができる。
【発明を実施するための最良の形態】
【００１１】
本発明に係る割り込み制御装置の好適な実施形態を図面を用いて説明する。図１は、ＰＣＩバスと各種ボードとの接続態様の一例を示す図である。図２は、割り込み制御装置の構成を示す概念図である。
【００１２】
＜構成＞
図１において、ＰＣＩバスに対して、ペリフェラルスロット１，２，３とシステムスロット４が設けられており、それぞれＣＰＵボード、Ｉ／Ｏボードが接続されている。ペリフェラルスロット１には、ＣＰＵを搭載したインテリジェントなＣＰＵボードが接続され、ペリフェラルスロット２，３には、ＣＰＵが搭載されないノンインテリジェントなＩ／Ｏボードが接続される。
【００１３】
ＰＣＩバスのＩＮＴ割り込み線を用いた割り込みの場合、ペリフェラルスロット２，３のノンインテリジェントなＩ／Ｏボードからシステムスロット４に対して割り込みを掛ける（Ａで示すライン）ことはできるが、他のペリフェラルスロットに対して割り込みを掛ける（ＢやＣで示すライン）ことはできない。
【００１４】
図２において、本発明に係る割り込み制御装置を達成するための構成を示す。割り込み制御装置の一例として、ＰＣＩターゲットブリッジ１０が示されており、本発明を達成するための３つのレジスタが示されている。ＰＣＩターゲットブリッジ１０は、ＰＣＩバスインターフェースとして機能し、ＦＰＧＡ（使用時に利用者が機能を設定できるＩＣ）や専用のＩＣ等により構成される。コンピュータと周辺機器とのデータの入出力部として機能するＩ／Ｏ部２０が設けられている。
【００１５】
ドアベルアドレスレジスタ１１（第１レジスタに相当）は、Ｉ／Ｏ部２０でイベントが発生したときに、ドアベル割り込みを発生させる相手側のアドレスを保持する機能を有する。例えば、図１の例で、ペリフェラルスロット３からペリフェラルスロット１にドアベル割り込みを掛ける場合、ペリフェラルスロット３に接続されたＩ／Ｏボードのドアベルアドレスレジスタ１１に、ペリフェラルスロット１のアドレスを保持する。これは、割り込みを掛けられる側であるペリフェラルスロット１が割り込みを掛ける側の上記レジスタ１１にアドレスを保持させるようにする。ドアベルアドレスレジスタ１１の設定（書き込み）を行うのは、ドアベル割り込みを受ける側のボード、あるいは、ＰＣＩバス全体のマッピングを把握しているシステムスロットボードの役割である。以上のように、 割り込みを掛ける側であるペリフェラルスロット１は、割り込みを掛けられる側のアドレスに関する知識は必要がない。
【００１６】
ドアベルバリューレジスタ１２（第２レジスタに相当）は、Ｉ／Ｏ部２０で割り込みを掛けたいイベントが発生したときに、ドアベル割り込みを掛ける相手側に書き込むデータを保持する機能を有する。ドアベルマスクレジスタ１３（第３レジスタに相当）は、Ｉ／Ｏ部２０でドアベル割り込みを掛けたいイベントが発生したときに、ドアベル割り込みを発生させるか否かを設定する機能を有する。これは、割り込みを掛けられる相手側の都合により設定されるものである。
【００１７】
＜作用＞
以上のような構成によれば、Ｉ／Ｏ部２０でイベントが発生すると、ドアベル割り込みを発生させるために、自動的にＰＣＩバスに対して、メモリライトコマンドあるいはＩ／Ｏライトコマンドを発行する。メモリライトコマンドかＩ／Ｏライトコマンドの別や、割り込みを掛ける相手側のアドレス、書き込むデータが前述の各レジスタ１１，１２に保持されている。Ｉ／Ｏ部２０でイベントが発生した場合に、上記のように予め設定されたアドレスに対して、ＰＣＩターゲットブリッジ１０からデータライトコマンドを発行して、ドアベル割り込みを発生させることができる。
【００１８】
＜別実施形態＞
本発明に係る割り込み制御装置は、ＰＣＩターゲットブリッジの他に、ＰＣＩ−ＰＣＩブリッジや、ホスト−ＰＣＩブリッジにも応用できるものである。
【図面の簡単な説明】
【００１９】
【図１】ＰＣＩバスと各種ボードとの接続態様の一例を示す図
【図２】割り込み制御装置の構成を示す概念図
【符号の説明】
【００２０】
１，２，３      ペリフェラルスロット
４      システムスロット
１０    ＰＣＩターゲットブリッジ
１１    ドアベルアクセスレジスタ（第１レジスタ）
１２    ドアベルバリューレジスタ（第２レジスタ）
１３    ドアベルマスクレジスタ（第３レジスタ）
２０    Ｉ／Ｏ部
【図１】
2005316584.tif 000003
【図２】
2005316584.tif 000004