(57)【要約】【課題】  応力が低減された被膜を蒸着するための方法および装置を提供する。【解決手段】  本発明の基材を被膜する方法は、被膜材料のプラズマを発生させる工程と、該プラズマを基材上に蒸着させる工程と、該基材に-1,500V以下のバイアスを印加する工程と、を含む。基材へのバイアス印加は、可変バイアスによって行うことができる。【選択図】  なし【特許請求の範囲】
【請求項１】
被膜材料のプラズマを発生させる工程と、
該プラズマを基材上に蒸着させる工程と、
該基材に-1,500V以下のバイアスを印加する工程と、
を含む、基材を被膜する方法。
【請求項２】
被膜材料のプラズマを発生させる工程と、
該プラズマを基材上に蒸着させる工程と、
可変バイアスによって該基材にバイアスを印加する工程と、
を含む、基材を被膜する方法。
【請求項３】
印加するバイアスが-1,500V以下である、請求項２に記載の方法。
【請求項４】
印加するバイアスが-10,000V以上である、請求項１〜３のいずれかに記載の方法。
【請求項５】
印加するバイアスが-5,000V以上である、請求項４に記載の方法。
【請求項６】
印加するバイアスが-2,000V以下である、請求項１〜５のいずれかに記載の方法。
【請求項７】
印加するバイアスが-2,000V〜-4,000Vである、請求項６に記載の方法。
【請求項８】
バイアスを10kHz以下の周波数のパルスで印加する、請求項１〜７のいずれかに記載の
方法。
【請求項９】
周波数が1〜3kHzである、請求項８に記載の方法。
【請求項１０】
パルス持続時間が1〜25μsである、請求項８または９に記載の方法。
【請求項１１】
パルス持続時間が5〜10μsである、請求項１０に記載の方法。
【請求項１２】
真空室と、標的と、該標的からプラズマを発生させるための陽極および陰極と、を備えるアーク蒸着装置内で行う、請求項１〜１１のいずれかに記載の方法。
【請求項１３】
該装置がフィルタ処理陰極真空アーク源（filtered cathodic vacuum arc source）を
備える、請求項１２に記載の方法。
【請求項１４】
標的が金属である、請求項１２または１３に記載の方法。
【請求項１５】
標的がグラファイトである、請求項１３に記載の方法。
【請求項１６】
標的がチタン、クロム、アルミニウム、ガリウム、または前記金属のいずれかの混合物もしくは合金からなる、請求項１２〜１４のいずれかに記載の方法。
【請求項１７】
ガスを真空室内に導入して、該ガスと該標的との化合物の被膜を基材上に形成する、請求項１２〜１６のいずれかに記載の方法。
【請求項１８】
真空室と、標的からプラズマを発生させ、該プラズマを基材上に蒸着させて被膜を形成するための陽極および陰極の集合体と、該基材に-1,500V以下のバイアスを印加するため
の電源と、を備える、基材を被膜するための装置。
【請求項１９】
真空室と、標的からプラズマを発生させ、該プラズマを基材上に蒸着させて被膜を形成するための陽極および陰極の集合体と、該基材に可変バイアスを印加するための電源と、を備える、基材を被膜するための装置。
【請求項２０】
電源が、-1,500V以下のバイアスを基材に印加する、請求項１９に記載の装置。
【請求項２１】
電源が、-2,000V〜-4,000Vのバイアスを基材に印加する、請求項１８〜２０のいずれかに記載の装置。
【請求項２２】
電源が、1〜3kHzの周波数のパルスでバイアスを基材に印加する、請求項１８〜２１の
いずれかに記載の装置。
【請求項２３】
電源が、パルス持続時間が5〜10μsのパルスでバイアスを基材に印加する、請求項１８〜２２のいずれかに記載の装置。
【請求項２４】
アーク蒸着装置を用いて蒸着された被膜における応力を低減するための、-1,500V以下
のバイアス電圧の使用。
【請求項２５】
FCVA源を用いて蒸着された被膜における応力を低減するための、-2,000V〜-4,000Vのバイアス電圧の使用。
【請求項２６】
アーク蒸着装置を用いて蒸着された被膜における応力を低減するための、可変バイアス電圧の使用。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アーク蒸着装置、特に、基材に大きな負電圧のバイアスを印加することができるアーク蒸着装置によって蒸着された被膜における応力を低減する方法に関する。
【背景技術】
【０００２】
近年、数多くのプラズマ型蒸着方法が、多様な基材上に薄い被膜を蒸着する望ましい方法として、スパッタリング方式に取って代わった。
物理蒸着（physical vapour deposition: PVD）法による被膜の蒸着の際に、基材に電
圧バイアスを用いることが知られている。この電圧バイアスは、蒸着工程において終始約-1,000Vまたは約-600Vの定電位であることが多い。たとえば、lonbond(R)社は一連のPVD
装置を製造しており、その一つであるPVD-350という装置では、基材に-1,000Vの一定電圧のバイアスが印加される。このバイアス印加は、正の静電電位の発生を抑制し、許容しうる厚さの被膜の蒸着を可能にする。
【０００３】
このような方法および他の公知の方法によって製造される被膜は非常に高い水準の硬度を有することができるが、被膜内に高水準の応力が存在するという問題がある。この問題のために被膜の厚さは制限され、被膜が形成された製品を使用することができる用途も制限されてしまう。
【０００４】
したがって、より容易に基材に付着し、より柔軟であり（すなわち脆くなく）、より厚く、および／または改良された堅さを有することができる、低応力の被膜が求められている。
【発明の開示】
【０００５】
本発明の目的は、従来と比較して応力が低減された被膜を蒸着するための方法および装置を提供することである。本発明のさらなる目的は、改善された応力水準の被膜を製造することである。本発明のさらなる具体的な目的は、基材上に従来と比べてより厚くより堅い被膜を蒸着させることを可能にすることである。
【０００６】
本発明は、基材に印加される大きな負電圧のバイアスを使用することに基づくものである。したがって、本発明によって提供される基材に被膜を形成する方法は、次に示す工程を含む：
被膜材料のプラズマを発生させる工程；
該プラズマを基材上に蒸着させる工程；および、
該基材に-1,500V以下のバイアスを印加する工程。
【０００７】
このようなバイアスを使用することによって、電圧印加された被膜の応力が減少する。後述する実施例において、チタン製の試験板に-4,500Vのバイアスを印加したところ、こ
の電圧印加された被膜において、公知の固定バイアスを使用する場合に得られるものと比べて極めて低い応力水準が観測された。
【０００８】
本発明のもう一つの特長は、蒸着工程の間に変化するバイアスを印加することであり、基材に被膜を形成するためのさらなる方法は、次に示す工程を含む：
被膜材料のプラズマを発生させる工程；
該プラズマを基材上に蒸着させる工程；および、
可変バイアスによって該基材にバイアスを印加する工程。
【０００９】
応力低減を達成するためには大きな一定のバイアスを印加する必要はなく、本発明のこのような実施態様においては、ピーク間においてゼロまたはゼロ付近へ戻るバイアス電圧の変化もまた、蒸着被膜における応力低減を可能にする。
【００１０】
好ましくは、被膜の蒸着は、基材上のバイアスを変化させながら、かつ-1,500V以下の
バイアスを印加しながら行う。
本発明の方法を行う際には、基材に印加するバイアスは、好適には-10,000V以上、好ましくは-5,000V以上である。さらに大きなピークバイアスを印加してもよいが、上記範囲
内において応力低減が達成されることが見出された。バイアスは、さらに好適には-2,000V以下である。フィルタ処理陰極真空アーク（filtered cathodic vacuum arc: FCVA）源
では、バイアスは-2,000V〜-4,000Vの範囲であり、その他のアーク源では、-2,000V〜-3,000Vの範囲であることが、特に好ましい。
【００１１】
本発明の方法では、大きな負の値からゼロまたはゼロ付近まで変化する可変バイアスまたはパルスバイアスを使用する。バイアスは、たとえば約-1,500Vのピークに達した後、
より小さい負の値、たとえば-300V以上、好ましくは-200V以上に戻る。このようなバイアスの変化は、ある程度は使用する電源に依存し、後述する実施例においては、パルスは通常そのピーク値から約-100V〜0Vの値に戻り、一時的には正の値に達することもある。実
施例におけるバイアスの変化は、規則的または不規則な波形を含む他の変化も好適ではあるが、ほぼ矩形波型に従う。
【００１２】
蒸着の間、パルス持続時間およびパルス周波数は、主として事前に設定したパターンに従う。パルス持続時間は通常短く、1〜50μsでよい。直接アーク源（direct arc sources）においては、パルス持続時間は好ましくは1〜20μs、より好ましくは5〜10μsである。FCVA源においては、パルス持続時間は好ましくは10〜40μs、より好ましくは15〜25μsである。周波数は通常高く、一秒あたり数百または数千パルスである。好ましい方法においては、10kHz以下、好ましくは1〜3kHz、より好ましくは1.5〜2.5kHzの周波数で、基材上
にバイアスをパルスする。
【００１３】
本発明における実施態様では、電源はNanofilm Technologies International (NTI) 社製の「高電圧パルス発生器（high voltage pulse generator: HVPG）」である。しかしながら、本明細書に記載されているように基材にバイアスを印加することができる任意の電源が使用可能であることは、当業者にとって明らかである。
【００１４】
種々のバイアス電圧、パルス持続時間およびパルス周波数を用いて、窒化チタンおよび四面体型無定形炭素（tetrahedral amorphous carbon: ta-C）の被膜を試験用基材上に蒸着した。たとえばある設定においては、HVPGは、パルス持続時間20μs、周波数10kHzの-4,500Vのパルスに設定した。次に、本発明のパルス型バイアス法によって製造した窒化チ
タン被膜の応力を測定したところ、当該応力は1〜2GPaの範囲、通常は約1GPaであった。
この結果に対して、パルスバイアスを使用せずに製造した窒化チタン被膜では対照的に、3GPa以上の応力が確認された。このように、本発明は低い応力水準で被膜を蒸着することを可能にする。したがって、従来技術の被膜は脆弱なため、厚さがある値を超えると基材に固着することができないが、本発明ではより厚い被膜が蒸着可能である。応力が低減された被膜はより柔軟性の高い基材にも適用可能であるため、本発明の被膜技術の用途は広い（従来の被膜はしならせると剥離してしまう）。
【００１５】
本発明の方法は、アーク蒸着の装置および方法を用いた被膜の製造に特に好適である。したがって、本発明の具体的な方法においては、真空室と、標的と、該標的からプラズマを発生させる陽極および陰極と、を備えるアーク蒸着装置で基材を被膜する方法において、パルス型で大きい負電圧のバイアスを基材に印加する。
【００１６】
直接アーク蒸着においては、標的材料は好ましくは金属であり、チタン、クロム、アルミニウム、ガリウムまたは前記金属のいずれかの混合物もしくは合金から選ばれる標的を使用すると良好な結果が得られる。
【００１７】
バイアス印加は、複合物もしくは化合物の被膜を製造する際にも適用することができ、本発明のさらなる方法では、ガスを真空室に導入して、ガスと標的との化合物の被膜を基材上に形成する。好適なガスとしては、窒素および酸素が挙げられる。
【００１８】
FCVA蒸着においては、標的材料は好ましくはグラファイトであり、当該グラファイトは特にta-C被膜の製造に使用される。また、金属を標的材料として使用することも可能である。
【００１９】
本発明はさらに、上記方法に従って基材に被膜を形成するための装置を提供する。すなわち本発明は、真空室と、標的からプラズマを発生させ、該プラズマを基材上に蒸着させて被膜を形成するための陽極および陰極の集合体と、基材に-1,500V以下のバイアスを印
加するための電源と、を備える本発明の装置を提供する。本発明のさらなる装置は、真空室と、標的からプラズマを発生させ、該プラズマを基材上に蒸着させて被膜を形成するための陽極および陰極の集合体と、基材に可変バイアスを印加するための電源と、を備える。上記装置の電源は、大きな負電圧のバイアスを印加するとともに、上記方法のようにバイアスを変化させることができるものが好ましい。
【００２０】
本発明の方法および装置を用いる実施例においては、チタン標的はアーク蒸着装置の陰極と電気的に接触するように配置する。基材は基材の配置位置に配置し、真空室は約1μTorrまで排気する。窒素ガスを真空室に導入し、運転圧を約1〜20mTorr、好ましくは3mTorrにする。次に、アークを衝突させて、窒化チタンの蒸着物を基材上に被膜する。蒸着の
間、基材には-2,000V〜-3,000V、周波数1〜3kHz、パルス持続時間5〜10μsで、バイアス
を印加する。約2〜3μmの被膜が得られるまで蒸着を続ける。蒸着後、被膜の応力は通常1〜2GPa、硬度は通常約2,500kg/mm2である。
【００２１】
本発明の方法および装置を使用するさらなる実施例においては、グラファイトの標的をFCVA蒸着装置の陰極と電気的に接触するように設置する。基材を基材配置位置に配置し、真空室を約1μTorrまで排気する。ガスは導入しない。次に、アークを衝突させて、基材
上にta-C蒸着物を被膜する。蒸着の間、基材には-2,000V〜-4,000V、周波数1.5〜2.5kHz
、パルス持続時間15〜25μsで、バイアスを印加する。最大で約10μmの膜厚が得られるまで、蒸着を続ける。蒸着後、被膜の応力は、通常1GPa未満であり、硬度は通常約25〜40GPa、耐摩耗性は通常約1×10-8〜3×10-8mm3/Nmである。
【００２２】
本発明のさらなる実施態様においては、FCVA被膜法を、少なくとも２段階で行う。第１段階では、周波数1.5〜2.5kHz、パルス持続時間15〜25μsで、-3,000V〜-4,000Vの基材バイアスを使用する。第２段階では、周波数1.5〜2.5kHz、パルス持続時間15〜25μsで、-2,000V〜-3,500Vの基材バイアスを使用する。
【００２３】
本発明により製造される被膜は、多様な用途に用いることができる。たとえば、金敷を被膜することができ、穴開け器（tool punches）を被膜して寿命を延ばすことができ、半導体および媒体装置を被膜してより大きな保護を与えることができる。本発明のバイアス印加の利点としては、より応力の小さい被膜が製造されることが挙げられ、それにより、柔軟性がある被膜および／またはより厚い被膜の蒸着が可能となる。
【００２４】
本発明の概要は、アーク蒸着装置を用いて蒸着される被膜の応力を低減するために-1,5
00V以下のバイアス電圧を使用する方法、および／または、アーク蒸着装置を用いて蒸着
される被膜の応力を低減するために可変バイアス電圧を使用する方法を提供することである。
【００２５】
本発明の実施態様を、図表を参照して、以下説明する。
表１は、高電圧パルス発生器を用いて得たバイアスパラメーターの種々の組み合わせを示す。
【００２６】
図１は、本発明の方法において、基材にバイアスを印加するために使用した出力パルス波形を示す。
図２は、本発明の方法において、基材にバイアスを印加するために使用した出力パルス波形を示す。
【００２７】
従来のPVD装置に変更を加えて、本発明に従って基材にバイアスを印加した。その際、Nanofilm Technologies International (NTI) 社製の電源である「高電圧パルス発生器（high voltage pulse generator: HVPG）」を使用した。当該電源は、パラメーターを手動
で設定できる制御パネルを有している。また、過電流および短絡が防止されたスイッチング装置の絶縁ゲート複極トランジスター（insulated gate bipolar transistor: IGBT）
も使用される。パルス発生器にはまた、出力フューズが設置される。
【００２８】
パルス発生器の出力範囲は、-10,000V以上、好ましくは-5,000V以上、より好ましくは-2,000V〜-4,000Vであり、パルス持続時間は1〜50μs、直接アーク源では好ましくは1〜20μs、より好ましくは5〜10μsであり、FCVA源では10〜40μs、より好ましくは15〜25μs
であり、周波数は10kHz以下、好ましくは1〜３kHz、より好ましくは1.5〜2.5kHzである。
【００２９】
HVPGをPVD装置と連結し、基材と接続した（最も一般的には、基材ホルダーによって行
う）。PVD装置の操作中、HVPGを設定して、基材に大きな負電圧のパルスを印加させた。HVPGは、手動または遠隔操作によって開始および停止させた。
【００３０】
図１に図示したバイアスを用いて、試験用基材上に窒化チタンの被膜を蒸着した（この場合、チタン板は約5cm×10cm×0.5cm厚）。すなわち、HVPGを設定して、-4,500V、持続
時間20μs、周波数10kHzのパルスを発生させた。
【００３１】
同様に、図２に図示したバイアスを用いた。すなわち、HVPGを設定して、-3,000V、持
続時間10μs、周波数3kHzのパルスを発生させた。
次に、本発明のパルス型バイアス法によって製造した窒化チタン被膜の応力を、種々の試験板上において測定したところ、1〜２GPaの範囲の値であった。測定した被膜の多くについては、応力は1GPa付近の値であった。この結果に対して、パルスバイアス印加をせずに製造した窒化チタン被膜では対照的に、3GPa以上の応力が観測された。
【００３２】
また、本発明のパルス型バイアス法によって製造したta-C被膜の応力を、種々の試験板上において測定したところ、1GPa未満であった。硬度は約25〜40GPaであり、耐摩耗性は
約1×10-8〜3×10-8mm3/Nmであった。
【００３３】
したがって、本発明のバイアス印加の利点としては、より応力の小さい被膜が製造されることが挙げられ、それにより、柔軟性がある被膜および／またはより厚い被膜の蒸着が可能となる。
【００３４】
【表１】
2005206946.tif 000002
【図面の簡単な説明】
【００３５】
【図１】図１は、本発明の方法において、基材にバイアスを印加するために使用した出力パルス波形を示す。
【図２】図２は、本発明の方法において、基材にバイアスを印加するために使用した出力パルス波形を示す。
【図１】
2005206946.tif 000003
【図２】
2005206946.tif 000004