(57)【要約】【課題】  スルーホールパターンの疎密に依存することなく、照明条件の最適化を行うことができ、また、マスク補正の必要がないため、簡単で安定したスルーホールパターン形成を行う方法を提供することを目的とする。  【解決手段】  スルーホール８を形成する層間絶縁膜３上にエッチングストッパーとなるマスク膜４を形成し、次にスルーホールを形成する部分のマスク膜をあらかじめ除去する。その後、通常のリソグラフィ工程で、密パターンのみのレジスト５のパターンを形成しスルーホールのエッチングを行う。その後レジスト膜を除去し、必要があれば、マスク膜を除去する。【選択図】  図１
2005197551.tif 000002
【特許請求の範囲】
【請求項１】
基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜をエッチングしてスルーホールを開口する際のエッチングストッパーとなるマスク膜を、前記層間絶縁膜表面に形成する工程と、
前記マスク膜の前記スルーホールに対応する領域をエッチング除去する工程と、
前記マスク膜表面、及び前記マスク膜がエッチング除去されて表面に露出した前記層間絶縁膜表面にレジスト膜を形成する工程と、
前記レジスト膜にスルーホールが規則的に配置されるようにダミーパターンを配置したレジストパターンを形成する工程と、
前記ダミーパターンが形成されたレジスト膜を用いて前記層間絶縁膜をエッチングしてスルーホールを形成する工程を少なくとも備えたことを特徴とする半導体装置の製造方法。
【請求項２】
前記マスク膜の前記スルーホールに対応する領域をエッチング除去する工程において、前記マスク膜のエッチングされる領域が、矩形であり、その一辺の長さが、少なくとも前記スルーホールの直径よりも大きいことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記レジスト膜に形成される全てのダミーパターンが、レジスト膜平面において同一のピッチで格子状に直交する２方向の交点のいずれかに配置されていることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記レジスト膜に形成される全てのダミーパターンが、前記レジスト膜平面において同一ピッチで格子状に直交する２方向の交点、もしくは、２つの前記交点の中間点のいずれかに配置されており、隣接する２つのダミーパターンを含む全てのスルーホールパターンの中心は、前記ピッチの１倍もしくは１．５倍の距離で離間していることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記マスク膜が、シリコン窒化膜、シリコン酸窒化膜或いは炭素系有機膜であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、特に微細なスルーホールを形成する半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
大規模ＬＳＩの微細化に伴い微細なスルーホールの形成が要求されている。リソグラフィ工程においては、ＫｒＦ露光からＡｒＦ露光、Ｆ２露光と短波長化されているが、この波長より小さいパターンの形成が必要になってきており、マスクの改良、露光装置の改良、レジスト材料の改良などが行われている。
微細パターンを得るためにマスクにおける改良としては、ハーフトーンマスクの適用、補助パターンの導入などが行われている。また、露光装置における改良としては、Ｈｉｇｈ  ＮＡ化、変形照明の適用が行われている。さらに、レジスト材料における改良としては、高解像レジストの開発、レジスト薄膜化を目的としたハードマスクプロセス、多層レジストプロセスが進められている。
【０００３】
以下従来のスルーホール形成方法について、そのプロセスの断面図である図６を用いて説明する。従来のスルーホール形成法は、シリコン基板１上にゲート電極あるいは下層配線といった下地パターン２が形成された基板上に、層間絶縁膜３を形成する。その上にスルーホール開口用レジストパターン６１を形成している。
【０００４】
この方法において、照明条件によりレイアウトが疎な部分と密な部分でスルーホールの大きさに違いが生じる。すなわち、所望のスルーホールレイアウトが図５に示すようなレイアウトであった場合、スルーホール６ａ，６ｂのような疎な部分に存在するスルーホールと、密な部分に存在するスルーホール６ｄとでは、その径に差が生じることになる。また、一般にリソグラフィでレジスト膜に微細なスルーホールパターンを形成する場合には、Ｈｉｇｈ  ＮＡの照明条件が使われるが、孤立パターンの露光裕度を上げるためには小σの条件がよいが、小σの条件では密パターンの露光裕度が下がるという矛盾が生じる。この様子を図７に示す。図７は１２０ｎｍのスルーホールをＡｒＦ露光機によりＮＡ＝０．７５、σ＝０．５の照明条件で形成する場合のＦｏｃｕｓ方向の露光裕度（ＤＯＦ）とＤｏｓｅ方向の露光裕度（ＥＬ）のシミュレーション結果であるが、スルーホールが密接しているパターン（図７において、「１：１  １２０ｎｍＣＨ」と表記している曲線に相当）と、孤立パターン（図７において、「ｉｓｏ  １２０ｎｍＣＨ」と表記している曲線に相当）で大きな差があることがわかる。また、照明条件を変える（ＮＡ＝０．７５、σ＝０．８）ことで図８に示すように、密パターンの露光裕度を上げることができるが、逆に孤立パターンの露光裕度が低下している。
【０００５】
安定したレジストパターン形成のためには、照明条件の最適化が重要だが、実際のパターンにおいては、スルーホールが近接している密パターンから孤立パターンまで存在し、照明条件の設定が難しくなっている。また、近接効果によりパターンの大きさに疎密依存性が生じている。この疎密依存性はＯＰＣ技術によってマスクに補正されるが、ルールづくり、データ処理といったマスクパターンヘの反映が複雑で時間のかかる作業になっている。
【特許文献１】特開２００２−０５７０８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
以上に説明したように、従来の半導体装置製造のスルーホール形成においては、パターン径の疎密依存性が存在し、これを解決するために、複雑なマスクパターンの補正を行う必要があったが、本発明は、このパターン径の疎密依存性を解決し、簡単な手段で、安定したスルーホールパターンの形成を行えるようにすることを目的としている。
【課題を解決するための手段】
【０００７】
本発明は、基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜をエッチングしてスルーホールを開口する際のエッチングストッパーとなるマスク膜を、前記層間絶縁膜表面に形成する工程と、
前記マスク膜の前記スルーホールに対応する領域をエッチング除去する工程と、
前記マスク膜表面、及び前記マスク膜がエッチング除去されて表面に露出した前記層間絶縁膜表面にレジスト膜を形成する工程と、
前記レジスト膜にスルーホールが規則的に配置されるようにダミーパターンを配置したレジストパターンを形成する工程と、
前記ダミーパターンが形成されたレジスト膜を用いて前記層間絶縁膜をエッチングしてスルーホールを形成する工程を少なくとも備えたことを特徴とする半導体装置の製造方法である。
【０００８】
前記本発明において、前記マスク膜の前記スルーホールに対応する領域をエッチング除去する工程において、前記マスク膜のエッチングされる領域が、矩形であり、その一辺の長さは、前記スルーホールの直径よりも大きい。
【０００９】
前記本発明において、前記レジスト膜に形成される全てのダミーパターンが、レジスト膜平面において同一のピッチで格子状に直交する２方向の交点のいずれかに配置されているものとすることができる。
【００１０】
前記本発明において、前記レジスト膜に形成される全てのダミーパターンが、前記レジスト膜平面において同一ピッチで格子状に直交する２方向の交点、もしくは、２つの前記交点の中間点のいずれかに配置されており、隣接する２つのダミーパターンを含む全てのスルーホールパターンの中心は、前記ピッチの１倍もしくは１．５倍の距離で離間しているものとすることができる。
【００１１】
前記マスク膜が、シリコン窒化膜、シリコン酸窒化膜、または炭素系有機膜で形成することが好ましい。
【発明の効果】
【００１２】
本発明の半導体装置の製造方法によれば、リソグラフィ工程において最適な照明条件の選択が容易となり、微細スルーホールの露光裕度を広くとることができる。
【発明を実施するための最良の形態】
【００１３】
（実施形態１）
以下、本発明の第１の実施形態を、図面を参照して説明する。図１は、本発明の第１の実施形態に関わる半導体装置の製造方法のプロセスを示した断面図である。
【００１４】
図１（ａ）に示すように、まず、シリコン基板１上にゲート電極あるいは下層配線といった下層パターン２を形成する。
【００１５】
次いで、図１（ｂ）に示すように、その上に層間絶縁膜３を形成する。層間絶縁膜としては、例えば、ＳｉＯ２系の膜のような公知の材料を採用することができる。
【００１６】
次いで、図１（ｃ）に示すように、その表面にマスク膜４を成膜する。このマスク膜４は、前記層間絶縁膜３をエッチングしてスルーホールを形成する際に、エッチングストッパーとして機能させるためのものであり、層間絶縁膜３材料のエッチング時にエッチング耐性を有する材料を用いる。すなわち、このマスク膜材料としては、層間絶縁膜３とマスク膜４の間でエッチング選択比が確保できれば、マスク膜４は無機系、有機系のいずれの膜でもよい。
【００１７】
無機系マスク膜材料としては、具体的には、層間絶縁膜３にＳｉＯ２系の膜が使用されている場合には、マスク膜４にはＳｉｘＮｙあるいはＳｉｘＯｙＮｚといったシリコン窒化膜あるいはシリコン酸窒化膜を使用することができる。
【００１８】
また、上記マスク膜材料として用いることができる炭素系有機系材料としても、層間絶縁膜材料をエッチングするエッチング剤に対して耐性がある高分子有機材料であれば使用可能である。
【００１９】
次いで、図１（ｄ）に示すように、層間絶縁膜３に形成するスルーホールに相当する領域のマスク膜４をリソグラフィプロセスでレジストパターンを形成した後エッチング除去して、マスク膜開口部４ｂを形成する。
この工程で、前記層間絶縁膜３に形成する実際のスルーホールレイアウトが、図５に示すような格子状の所要位置に配置されたスルーホールを有するものであった場合、図１（ｄ）でマスク膜４を加工するマスクとしては、図３に示すように所望のスルーホール径Ｒに対し２倍の大きさで矩形に開口されたパターンをつなぎ合わせて、図２に示すようなパターンを有するマスクとする。図２において、矩形部分及び凸字状部分がマスク膜開口部４ｂである。このマスク膜をエッチングする際のレジストパターンは、実際に必要なスルーホールより大きく開口できるため、リソグラフィプロセスでの露光裕度は大きい。
【００２０】
次いで、図１（ｅ）に示すように、マスク膜開口部４ｂを形成したマスク膜４表面に、レジスト５を塗布形成する。
【００２１】
次いで、図１（ｆ）に示すように、レジスト５を、露光処理及び現像処理して、規則的なパターンでレジスト開口部７ａ〜７ｅ（これらをダミーパターンと称する）及び６を形成する。このパターンの例を図４に示す。図４に見られるように、このパターンは、格子状に規則的、かつ密に配置されたパターンとなっている。
【００２２】
こうして得られた構造体について、その層間絶縁膜３のエッチングを行うと、レジスト５の開口部と、マスク膜４の開口部４ｂとが一致する領域すなわちレジスト開口部６のみ、層間絶縁膜３がエッチング除去されてスルーホールが形成され、一方、マスク開口部４ｂとは位置が一致しないダミーパターンであるレジスト開口部７ａ〜７ｅに対応する層間絶縁膜３は、マスク膜４に阻止されて、エッチングされることはなく、従ってその部分にスルーホールが形成されることはない（図１（ｇ））。
【００２３】
上記工程において、マスク膜４は層間絶縁膜３の誘電率等の諸特性に及ぼす影響が小さければ、そのまま層間絶縁膜の一部として残してもよいが、諸特性に影響を及ぼし、除去する方が望ましい場合には、スルーホールをエッチングした後に、除去する。
【００２４】
本実施の形態の半導体装置の製造方法によれば、リソグラフィ工程において最適な照明条件の選択が容易となり、微細スルーホールの露光裕度を広くとることができる。この様子を図８に示す。照明条件を密パターンに適した大σの条件（ここではσ＝０．８）にすることにより、図７と比較して１：１パターンの露光裕度が広がっていることがわかる。また、本発明によれば光近接効果がなくなるため、煩雑なパターン補正が不要となる。
【００２５】
さらに、本実施の形態の方法に依れば、レジストパターンを密パターンにしてレジストの被覆率を均一にすることで、微細なスルーホールを形成するシュリンクプロセスやリフロープロセスが適用しやすくなるという利点を備えている。
【００２６】
（実施形態２）
以下、本発明の第２の実施の形態について説明する。この実施の形態は、任意の複数のスルーホールパターンを備えたレイアウトに対して、ダミーパターンの配置を最適化する方法に関するものである。すなわち、スルーホールパターンとダミーパターンの配置が、規則性及び均一性のあるものとすることによって、照明条件の設定を容易にすることが可能になるが、そのためのダミーパターンの最適配置を決定する方法に関するものである。
【００２７】
以下、ダミーパターンの配置レイアウトをモデル化した例である図９を用いて説明する。図９において、点線で示す複数の線分は、格子状に直交する２方向に延在しており、同一方向に複数に並列している線分の間隔は全て同一の間隔（ピッチ）とする。線分の交点はスルーホールが１：１に配置された場合のスルーホールの位置を表す。スルーホール及びダミーパターンは、この直交する線分の交点もしくは、隣接する２つの交点の中間に配置される。
【００２８】
図９において、ハッチングを施している丸印６は、スルーホールパターンを表し、ハッチングの施されていない丸印７は、ダミーパターンを表している。そして、１：１、１：２・・・等の符号を付している横方向に延在している線分すなわち行方向の線分が、スルーホールパターンの特定の位置関係を示すものである。符号１：１で示される位置関係は、同一の間隔で格子状に交差する線分の隣接する２つの交点にスルーホールパターンが存在していることを示している。また、符号１：２で示される位置関係は、２つのスルーホール間の距離（図９における符号Ａの距離）が、前記スルーホールの直径の２倍の距離となるように、２つのスルーホールが配置されることを意味している。以下１：３、１：４・・・は、スルーホールの大きさを１としたときの、スルーホール間隔が３倍、４倍になっていることを表す。
【００２９】
本実施の形態において、ダミーパターンを含むスルーホールの配置をその間隔がスルーホールの大きさと同じかもしくは２倍にすることにより、スルーホールパターン及びダミーパターンのレイアウトを、規則的にすることができ、かつ全体的にダミーパターンを含むスルーホール密度を均一に配置することができ、これによって、照明条件の選択は簡便になり、得られるパターンの寸法差も大よそ均一になる。また、マスク寸法に補正をかける必要が生じたとしても、従来よりルール作成が簡便になる。
【００３０】
上記説明では、図２及び図３に示すように隣接するスルーホールの間隔（スルーホールの中心の間隔）をスルーホールの直径の２倍とすることを前提として説明したが、リソグラフィーマージンのさらなる拡大、あるいはエッチング変換差を考慮し、スルーホールを大きく開口してもよい。
【００３１】
このように、スルーホールのレジストパターンを密パターンで形成した場合には、照明条件の選択が容易になり、微細スルーホールの露光裕度を広くとることができる。また、光近接効果による疎密差がなくなるため、パターンの疎密に関わるマスク補正も不必要となるという効果がある。
【図面の簡単な説明】
【００３２】
【図１】第１の実施形態を示す半導体装置の製造プロセスを示す工程断面図。
【図２】第１の実施形態で用いるマスク膜パターニング用マスクレイアウト図。
【図３】図２におけるマスクレイアウトの寸法の関係を示す図。
【図４】第１の実施形態を示すスルーホールレイアウト図。
【図５】第１の実施の形態において必要とするスルーホールレイアウト図。
【図６】従来の技術を示す半導体装置の断面図。
【図７】１２０ｎｍスルーホールの小σ条件での露光裕度シミュレーション結果を示すグラフ。
【図８】１２０ｎｍスルーホールの大σ条件での露光裕度シミュレーション結果を示すグラフ。
【図９】第２の実施形態を示すスルーホールレイアウト図。
【符号の説明】
【００３３】
１…シリコン基板
２…下地パターン
３…層間絶縁膜
４…マスク膜
５…レジスト膜
６…スルーホールパターン
７…ダミーパターン
８…下地パターンまで開口されたスルーホールパターン
６１…スルーホールパターン
【図１】
2005197551.tif 000003
【図２】
2005197551.tif 000004
【図３】
2005197551.tif 000005
【図４】
2005197551.tif 000006
【図５】
2005197551.tif 000007
【図６】
2005197551.tif 000008
【図７】
2005197551.tif 000009
【図８】
2005197551.tif 000010
【図９】
2005197551.tif 000011