(57)【要約】【課題】  電圧制御発振器を利用した集積回路の消費電流測定回路において、検出抵抗器を使用することによるコストの増大をなくすこと。【解決手段】  本発明は集積回路(102)の電流を測定するシステムおよび方法に関し、該方法は、第１の測定電圧を用いて第１の電圧制御発振器（ＶＣＯ）(106a)からの第１の出力計数を測定することと、第２の測定電圧を用いて第２のＶＣＯ(106b)からの第２の出力計数を同時に測定することと、前記第１の出力計数と前記第２の出力計数の差に比例した電圧を用いて集積回路の電流を計算することとを含む。【選択図】図１
2005070045.tif 000002
【特許請求の範囲】
【請求項１】
集積回路(102)の電流を測定する方法であって、
第１の測定電圧を用いて第１の電圧制御発振器（ＶＣＯ）(106a)からの第１の出力計数を測定するのと同時に、第２の測定電圧を用いて第２のＶＣＯ(106b)からの第２の出力計数を測定することと、
前記第１の出力計数と前記第２の出力計数の間の差に相当する電圧を用いて、前記集積回路(102)の電流を計算することと
からなる方法。
【請求項２】
前記第１の測定電圧および前記第２の測定電圧が、抵抗(105b)の両端に関連する電圧である、請求項１に記載の方法。
【請求項３】
前記抵抗(105b)が前記集積回路のパッケージに固有の抵抗である、請求項２に記載の方法。
【請求項４】
前記固有の抵抗は、既知の電流を前記固有の抵抗に流しながら、前記固有の抵抗の両端の電圧降下を測定することによって測定される、請求項２に記載の方法。
【請求項５】
前記第１の測定電圧および前記第２の測定電圧は、集積回路電源グリッド上の点に関連する電圧である、請求項１に記載の方法。
【請求項６】
計算された集積回路の電流に基づいて電源電流を制御することを更に含む、請求項１に記載の方法。
【請求項７】
集積回路の電流を監視するシステムであって、
第１の測定点および第２の測定点を有する集積回路電源ライン(105b)と、
前記第１の測定点と前記第２の測定点に交互に接続するように構成された制御入力部を有する電圧制御発振器（ＶＣＯ）(106a)と、
前記ＶＣＯの出力部に接続されたカウンタと
からなるシステム。
【請求項８】
前記カウンタに接続され、前記第１および第２の測定点のＶＣＯ計数の差を計算するように構成されたコントローラ(103)を更に含む、請求項７に記載のシステム。
【請求項９】
前記電源ライン(105b)が既知の固有の抵抗を有し、前記コントローラ(103)は前記集積回路の電流需要を計算するように構成される、請求項８に記載のシステム。
【請求項１０】
前記コントローラ(103)が電源電流を調節するように構成される、請求項８に記載のシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路の電流を測定するシステムおよび方法に関し、詳しくは集積回路の電源ラインの一部を利用して電圧制御発振器を用いてその電流を測定するシステムおよび方法に関する。
【０００２】
本願は、２００３年８月２０日に出願した「METHOD AND SYSTEM FOR CALIBRATION OF A VOLTAGE CONTROLLED OSCILLATOR (VCO)」と題する米国特許出願第１０／６４４，５５９号、「A SYSTEM FOR AND METHOD OF CONTROLLING A VLSI ENVIRONMENT」と題する米国特許出願第１０／６４４，６２５号、および「A METHOD FOR MEASURING INTEGRATED CIRCUIT PROCESSOR POWER DEMAND AND ASSOCIATED SYSTEM」と題する米国特許出願第１０／６４４，３７６号に関連する。
【背景技術】
【０００３】
従来、マイクロプロセッサの平均電流消費は、電流のアナログ値をマイクロプロセッサで使用可能なデジタル値に変換することによって監視される。これには、何らかの形態のアナログ／デジタル（Ａ／Ｄ）変換器と平均化回路が必要とされる。電流を測定する一般的方法は、既知の「検出」抵抗に電流を流し、その抵抗器両端の電圧降下を測定することを含む。既知の抵抗値と測定された電圧をオームの法則（Ｉ＝Ｖ／Ｒ）に代入することで、電流値を計算することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
この方法では、検出抵抗器両側の電圧を測定するため、Ａ／Ｄ変換器の設計に関係する。ダイ上にない独立したのＡ／Ｄ変換器を用いて電圧降下を測定するためには、マイクロプロセッサパッケージ上に、あるいはその非常に近くにさらに別の構成要素が必要とされ、それによってマイクロプロセッサパッケージのコストは増加する。また、マイクロプロセッサとＡ／Ｄコンバータの間にも別個のインタフェースが必要とされ、それによって設計がさらに複雑になる。
【０００５】
他の設計としてはＡ／Ｄ変換器をパッケージ内に配置するものがあるが、この設計はプロセスが非常に複雑であり、マイクロプロセッサを製造するデジタル集積回路製造プロセスにおいて、比較的精度の悪いものが生成される傾向にある。また、検出抵抗器の追加は、電力を回路内の有効な仕事に使うのではなく抵抗器で消費してしまうため、電力を浪費させる。
【課題を解決するための手段】
【０００６】
本発明の一実施形態は集積回路の電流を測定する方法に関する。この方法は、第１の測定電圧を用いて電圧制御発振器（ＶＣＯ）からの第１の出力計数を測定することと、第２の測定電圧を用いてＶＣＯからの第２の出力計数を測定することと、第１の出力計数と第２の出力計数の間の差に比例する電圧を用いて集積回路の電流を計算することとを含む。
【０００７】
本発明の他の実施形態は集積回路の電流を監視するシステムに関する。このシステムは、第１の測定点および第２の測定点を有する集積回路電源ラインと、前記第１および第２の測定点にそれぞれ接続されるように構成された制御入力部を有する２つの電圧制御発振器（ＶＣＯ）と、ＶＣＯの出力部に接続されたカウンタとを含む。
【０００８】
本発明の更に他の実施形態は、インバータと、該インバータの出力部に接続され制御電圧に比例した量の電流を流すように動作するパスゲート回路と、該パスゲート回路の出力部に接続された増幅器とを含む回路に関する。
【０００９】
本発明の更に他の実施形態は電圧制御発振器（ＶＣＯ）に関する。この電圧制御発振器は、互いに環状に接続された３つの段を含む。各段は、インバータと、該インバータの出力部に接続され制御電圧に比例した量の電流を流すように動作するパスゲート回路と、該パスゲート回路の出力部に接続された増幅器とを含む。入力制御電圧は各段のパスゲート回路に接続され、それらの段のうちの２つの間に出力部を有する。
【発明を実施するための最良の形態】
【００１０】
本発明は、マイクロプロセッサパッケージの抵抗を検出抵抗器として使用する。そのため、回路の電力損失を増大させることがない。本発明による電流計は、別個の検出抵抗器を使用する代わりに、パッケージに固有の寄生抵抗を使用する。この固有のパッケージ抵抗の両端の電圧降下を測定することで、別個の検出抵抗器が必要なくなり、基板スペースと電力の両方を節約することができる。
【００１１】
また、本発明は、別個のＡ／Ｄ変換器の代わりに、ダイ上の高利得電圧制御発振器（ＶＣＯ）とデジタルカウンタとを用いて、電圧測定値の大きさ判定機能と平均化機能の両方を実施する。電圧測定回路の入力ポートは、ＶＣＯの制御ポートである。ＶＣＯの周波数は入力制御電圧に比例する。カウンタを用いて、一定の時間間隔でＶＣＯの周波数を計数する。ＶＣＯ回路の較正により、入力制御電圧を周波数計数から推定することができる。この方法は、カウンタをかなり長い時間にわたって動かすことにより、その関心のある時間における平均指示値を生成することもでき、平均化回路を追加する必要がなくなる。
【００１２】
本発明は、新規の高利得ＶＣＯを用いて分解能の高い測定値を得る。一実施形態で使用されるＶＣＯは、新規のパスゲートを各段に有し、インバータ出力部における電流を制限するようにした、標準的なリング発振器である。これによりＶＣＯの利得が向上する。すなわち、回路の測定分解能が向上する。
【００１３】
図１は、本発明の一実施形態を含むＣＰＵ１００を示すブロック図である。マイクロプロセッサ１０１はＶＬＳＩ  ＣＰＵパッケージ１０２上に作成される。また、ＶＬＳＩ  ＣＰＵダイ１０２上にはマイクロコントローラ１０３も作成される。マイクロコントローラ１０３はＶＬＳＩ環境を監視制御して、マイクロプロセッサ１０１の動作を最適化する。マイクロコントローラ１０３が監視制御するパラメータの１つは、ＣＰＵの電力需要レベルである。
【００１４】
ＣＰＵ１００は、何らかの最大電力レベルで動作するように設計されている。動作周波数、すなわちＣＰＵ１００で１秒当たりに処理される命令数は、ＣＰＵの電力レベルに関係する。ＣＰＵが高い動作周波数で動作するためには、高い電力レベルを必要とする。マイクロコントローラ１０３はその電力レベルを監視し、ＶＬＳＩ環境を制御してマイクロプロセッサ１０１の電力レベルおよび動作周波数を最適化する。
【００１５】
電源１０４は電源グリッド１０５ａ、１０５ｂを介してマイクロプロセッサ１０１に電流を供給する。マイクロプロセッサ１０１の電力需要レベルは、電源グリッド１０５ａ、１０５ｂを介して供給される電流から判定することができる。電源ライン１０５ｂを通る電流を測定すれば、マイクロプロセッサ１０１の電力需要を判定することができる。本発明の一実施形態において、電源から流れてくるその電流は、ライン１０５ｂ両端の電圧降下を測定することによって計算される。
【００１６】
２つのＶＣＯ１０６ａ、１０６ｂを用いて、電源ライン１０５ｂ両側の電圧ＶA、ＶBを監視する。それらの電圧から、ライン１０５ｂ両端における電圧降下（ＶB−ＶA）を計算することができる。次に、ライン１０５ｂに固有の抵抗値ＲPSを用いて、オームの法則（Ｉ＝（ＶB−ＶA）／ＲPS）によりライン１０５ｂを通る電流を計算することができる。この計算を行うためには、ライン１０５ｂ両端の抵抗ＲPSの値が分かっていなければならない。固有の抵抗ＲPSを求める一つの方法は、既知の電流（Ｉknown）をライン１０５ｂに流して、その電流レベルにおけるライン１０５ｂ両端の電圧降下を測定することである。ここでも、それらの値を用いて、オームの法則（ＲPS＝（ＶB−ＶA）／Ｉknown）によりその抵抗を計算することができる。ＣＰＵパッケージに固有の抵抗を測定する他の方法およびシステムについては、２００３年８月２０日に出願された「A METHOD FOR MEASURING INTEGRATED CIRCUIT PROCESSOR POWER DEMAND AND ASSOCIATED SYSTEM」と題する米国特許出願第１０／６４４，３７６号に開示されている。ライン１０５ｂ両端の固有の抵抗ＲPSを利用することにより、電流測定のために独立した別個の抵抗器要素を有する必要がなくなる。
【００１７】
従来の電圧測定では、測定値をＡ／Ｄ変換器を用いて電力計算に使用されるデジタルフォーマットに変換する必要があった。本発明では、ＶＣＯ１０６ａ、１０６ｂがＡ／Ｄ変換器として働き、電圧を表すデジタル信号をマイクロコントローラ１０３に供給する。
【００１８】
ＶＣＯ１０６ａ、１０６ｂの出力は入力制御電圧に比例する。入力制御電圧が増大すると、ＶＣＯ１０６ａ、１０６ｂの出力周波数も増大する。デジタルカウンタを用いて、ＶＣＯ１０６ａ、１０６ｂの出力周波数を所定の時間間隔で計数することができる。出力計数（デジタル値）は入力電圧（アナログ値）に比例する。このように、ＶＣＯとデジタルカウンタの組合せはＡ／Ｄ変換器のような働きをする。
【００１９】
マイクロコントローラ１０３は、ＶＣＯ１０６ａ、１０６ｂのデジタルカウンタとして機能する。ＶＣＯ１０６ａを入力電圧ＶAに接続すると、マイクロコントローラ１０３は、計数時間間隔でＶＣＯ１０６からのパルスの第１の数を計数する。ＶＣＯ１０６ｂを入力電圧ＶBに同時に接続すると、マイクロコントローラ１０３は、その計数時間間隔でパルスの第２の数を更に計数する。２つの出力計数の差は電源ライン１０５ｂ両端の電圧降下に比例し、マイクロコントローラ１０３は、その差を用いて電流および電力を計算することができる。
【００２０】
固有の抵抗は非常に小さい値であると予想されるため、抵抗器両端の電圧降下も非常に小さい値、たとえば１０〜２０ｍＶ程度であると予想される。電圧ＶAとＶBの間にかなり大きな計数差が生まれるようにするためには、ＶＣＯを高利得にする必要がある。８マイクロ秒の測定時間で十分な計数の差ができるようにするため、ＶＣＯ１０６は、およそ１０ＧＨｚで動作する３段リング発振器にする場合がある。
【００２１】
図２は、３つのインバータ２０１〜２０３を直列に接続し、インバータ２０３から出力された信号がライン２０４を通ってインバータ２０１へ連続的にループバックするように構成された、従来技術によるリング発振器２００を示すブロック図である。発振器２００は、一定周波数の出力信号を出力部２０５に生成する。発振器２００の設計は各インバータ段の出力部にパスゲートを配置することによって変更することができ、パスゲートにより、回路を流れる電流を制御電圧に従って制限することができる。そのような発振器は、図１におけるＶＣＯ１０６として使用することができる。
【００２２】
図３は、本発明の一実施形態で使用されるリング発振器の一つの段を示す概略図である。回路３００は、３つの部分、すなわちインバータ３０１、パスゲート３０２、および増幅器３０３からなる。インバータ３０１はＰＦＥＴトランジスタ３０４とＮＦＥＴトランジスタ３０５からなり、それらのトランジスタがノード３０６の入力信号を反転させ、反転信号をノード３０７に出力するように構成される。
【００２３】
回路３００は、回路を流れる電流を制限する働きを持つ新規のパスゲート３０２を含む。パスゲート３０２は、入力制御電圧ＶINに接続されたＮＦＥＴ３０８と、反転制御電圧ＶINbに接続されたＰＦＥＴ３０９とからなる。制御電圧ＶINを増加させ、反転制御電圧ＶINbを減少させてゆくと、トランジスタ３０８および３０９が「オン」に近づき、ノード３０７からノード３１０へ流れる電流が増加する。これは、ＶINを増加させ、ＶINbを減少させると、回路３００がより高速で切り替わるようになることを意味する。増幅器部分３０３は、ＰＥＦＴ３１１とＮＦＥＴ３１２からなり、ノード３１０におけるパスゲート３０２からの信号を増幅し、ノード３１３における回路の出力３００にする。
【００２４】
回路３００は、図２の各インバータ２０１〜２０３の代わりに使用することができ、図４に示すような３段ＶＣＯ４００を形成することができる。発振器４００は、特定の入力電圧ＶINに対し、所定周波数の出力パルスを４０１に生成する。電圧ＶINを増加させるのにつれて、各段３００を流れる電流が増大し、各段におけるトランジスタが高速に切り替わるようになり、それによって４０１における出力信号の周波数が増大する。同様に、制御電流ＶINを減少させると、４０１における出力周波数計数は減少する。
【００２５】
発振器４００は、ＶＣＯ１０６（図１）として使用することができ、測定点ＶAおよびＶBからの電圧が入力電圧ＶINとして印加される。そして、たとえば８マイクロ秒といった所定の測定時間間隔で、出力信号４０１をマイクロプロセッサ１０３で計数する。一実施形態において、発振器４００はおよそ１０ＧＨｚで動作し、２０ＧＨｚ／Ｖ程度の利得を有する。それらのパラメータは、固有の抵抗ＲPS両端の測定点ＶＡおよびＶＢにおける計数に十分な差を作り出し、電圧降下を検出して定量化し、それを電流および電力の計算に利用できるようにするものと考えられる。
【００２６】
本明細書で説明したＶＣＯはマイクロプロセッサによって消費される電流の測定に使用されているが、本発明はいかなる集積回路の電圧および電流の測定にも使用可能である。
【図面の簡単な説明】
【００２７】
【図１】本発明の一実施形態を組み込んだＣＰＵを示すブロック図である。
【図２】従来技術によるリング発振器を示すブロック図である。
【図３】本発明の一実施形態で使用されるリング発振器の一段を示す概略図である。
【図４】図３の回路を組み込んだ３段リング発振器を示す図である。
【符号の説明】
【００２８】
１０２  ＶＬＳＩ  ＣＰＵパッケージ
１０３  マイクロコントローラ
１０５ｂ  電源ライン
１０６ａ、１０６ｂ  電圧制御発振器（ＶＣＯ）
【図１】
2005070045.tif 000003
【図２】
2005070045.tif 000004
【図３】
2005070045.tif 000005
【図４】
2005070045.tif 000006