(57)【要約】【課題】本発明は、動画を扱うコンピュータシステムに於いて、きめの細かな画質の改善を経済的に有利な構成で容易に実現できる情報処理装置、表示制御用半導体装置およびビデオストリームデータの表示制御方法を提供することを課題とする。【解決手段】ビデオストリームデータのパス６Ｂ上に於いて、ビデオストリームデータは、ピクセルシェーダー併用回路を構成するパス９を介してグラフィックスデータのパス５Ｂ上に設けられたプログラマブル・ピクセルシェーダー８に入力され、ピクセル単位で効果がかけられた後、さらにビデオストリームデータのパス６Ｂ上で所定の処理が施され、ＲＧＢ発色方式の表示用データとして液晶ディスプレイ３に出力される。【選択図】    図２
2005077501.tif 000002
【特許請求の範囲】
【請求項１】
ビデオストリームデータを含む複数種の表示用データを扱うことのできる表示制御回路を具備した情報処理装置に於いて、
前記表示制御回路に、前記ビデオストリームデータについてピクセルレベルの処理を行う回路を設けたことを特徴とする情報処理装置。
【請求項２】
前記ピクセルレベルの処理を行う回路は、プログラマブル・ピクセルシェーダーにより構成される請求項１記載の情報処理装置。
【請求項３】
前記表示制御回路は、
三次元陰影処理を行うプログラマブル・ピクセルシェーダーを設けた三次元グラフィックスデータの処理回路と、
前記三次元グラフィックスデータ処理回路に設けたプログラマブル・ピクセルシェーダーを前記ピクセルレベルの処理を行う回路に用いたビデオストリームデータの処理回路と
を具備することを特徴とする請求項１記載の情報処理装置。
【請求項４】
前記ビデオストリームデータの処理回路は、ＹＵＶフォーマットのビデオストリームデータをＲＧＢ発色方式の表示用データに変換する回路をさらに具備して、ＹＵＶフォーマットのビデオストリームデータを入力し、ＲＧＢ発色方式の表示用データを出力する請求項３記載の情報処理装置。
【請求項５】
三次元グラフィックスデータを入力し当該データをもとに表示用データを生成するグラフィックスデータの処理回路と、
ビデオストリームデータを入力し当該データをもとに表示用データを生成するビデオストリームデータの処理回路と、
前記グラフィックスデータの処理回路に設けられ、前記入力されたグラフィックスデータに三次元陰影処理を施すプログラマブル・ピクセルシェーダーと、
前記ビデオストリームデータの処理回路に於いて前記グラフィックスデータの処理回路に設けたプログラマブル・ピクセルシェーダーを用いて、前記入力されたビデオストリームデータにピクセルレベルの処理を行う回路手段と
を具備したことを特徴とする表示制御用半導体装置。
【請求項６】
ＹＵＶフォーマットのビデオストリームデータを入力するステップと、
前記入力されたビデオストリームデータに対してピクセルレベルの処理を行うステップと、
前記ピクセルレベルで処理したビデオストリームデータに従うＲＧＢ発色方式の表示用データを生成し出力するステップと
を具備したことを特徴とするビデオストリームデータの表示制御方法。
【請求項７】
前記ピクセルレベルの処理を行うステップは、プログラマブル・ピクセルシェーダーを用いてピクセルレベルの効果を作成する請求項５記載のビデオストリームデータの表示制御方法。
【請求項８】
前記ピクセルレベルの処理を行うステップは、三次元グラフィックスデータを処理する回路に設けられた三次元陰影処理を行うプログラマブル・ピクセルシェーダーを用いてピクセルレベルの効果を作成する請求項５記載のビデオストリームデータの表示制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ビデオストリームデータを扱うことのできる表示制御回路と表示用メモリとを具備した情報処理装置、表示制御用半導体装置およびビデオストリームデータの表示制御方法に関する。
【背景技術】
【０００２】
近年、動画の表示機能をもつパーソナルコンピュータが種々開発され提供されている。また、この種、動画を扱うコンピュータシステムを対象に、液晶ディスプレイ（ＬＣＤ）等の表示装置に表示する動画像の画質を改善するための種々の技術が提案されている（例えば特許文献１乃至３参照）。
【０００３】
ＤＶＤ再生、ＴＶ受信等によるビデオストリームデータを液晶ディスプレイに表示出力する際、元データを加工せずにそのまま出力すると、液晶の応答速度等の関係で、色の再現性が損なわれ、表示画質が低下するという問題が生じる。表示する画像に対して、面（フレーム、ライン、ブロック等）の画質改善を施すことにより、元データを加工せずにそのまま出力する場合に比して若干の表示品質の改善は図れるが、視認上に於いて十分に満足できるきめの細かい色再現性は期待できない。
【特許文献１】特開２００３−１４３５５６
【特許文献２】特開平１０−９７２２７
【特許文献３】米国特許第６，４１４，６６４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
従来、動画を扱うコンピュータシステムを対象とした動画像の画質改善技術に於いて、きめの細かな満足のゆく画質の改善を経済的に有利な構成で実現する技術が存在しない。
【０００５】
本発明は、動画を扱うコンピュータシステムに於いて、きめの細かな満足のゆく画質の改善を経済的に有利な構成で容易に実現できる情報処理装置、表示制御用半導体装置およびビデオストリームデータの表示制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明は、基本構成として、グラフィックスコントローラ、ＶＧＡコントローラ、グラフィックプロセッシングユニット（ＧＰＵ）等と称される表示制御回路に於いて、ＹＵＶフォーマットのビデオストリームデータを入力し、ＲＧＢ表示データとして出力する、ビデオストリームデータのパスに、ピクセルレベルの効果を作成する回路を介挿する。この、ピクセルレベルの効果を作成する回路は、ＡＰＩ（Application Programming Interface）を用いてピクセル単位の陰影処理（Par-Pixel Shading ）を実現するプログラマブル・ピクセルシェーダー（Pixel Shader）により実現可能である。
【０００７】
さらに本発明は経済性を考慮した実現の容易な構成として、上記表示制御回路に於いて、三次元（３Ｄ）グラフィックスデータのパスに介挿されるプログラマブル・ピクセルシェーダーを、ビデオストリームデータのパスに於けるピクセルレベルの効果を作成する回路として併用する。
【発明の効果】
【０００８】
動画を扱うコンピュータシステムに於いて、きめの細かな画質の改善を容易に実現できる。
【発明を実施するための最良の形態】
【０００９】
以下図面を参照して本発明の一実施例を説明する。
【００１０】
本発明の基本構成を図１に示している。本発明の基本構成は、表示データを処理する回路１と、表示制御回路２Ａと、液晶ディスプレイ（ＬＣＤ）３と、ビデオＲＡＭ（ＶＲＡＭ）４とからなる。
【００１１】
表示データを処理する回路１は、ＣＰＵ、主記憶に常駐するＯＳ（オペレーティングシステム）等により構成され、ＤＶＤ再生、ビデオポート入力等によるＹＵＶフォーマットによるビデオストリームデータの入出力処理、およびグラフィックスデータの入出力処理機能を実現する。表示制御回路２Ａは、グラフィックスコントローラ、ＶＧＡコントローラ、グラフィックプロセッシングユニット（ＧＰＵ）等と称される表示制御用のチップを用いて構成され、グラフィックスデータの処理回路（パス）５Ａと、ビデオストリームデータの処理回路（パス）６Ａとを具備する。
【００１２】
上記ビデオストリームデータのパス６Ａ上には、ビデオストリームデータにピクセル単位で効果をかける、ピクセルレベルの効果を作成する回路（ＰＰＥ）７が設けられる。
【００１３】
このピクセルレベルの効果を作成する回路（ＰＰＥ）７は、パーピクセルシェーディング機能をを実現するプログラマブル・ピクセルシェーダーにより実現可能である。
【００１４】
表示制御回路２Ａは、表示データを処理する回路１から、ＹＵＶフォーマットのビデオストリームデータを入力すると、当該ビデオストリームデータを、ビデオストリームデータのパス６Ａ上に供給する。
【００１５】
上記ビデオストリームデータは、ビデオストリームデータのパス６Ａ上に於いて、ピクセルレベルの効果を作成する回路（ＰＰＥ）７に供給される。
【００１６】
ピクセルレベルの効果を作成する回路（ＰＰＥ）７は、入力されたビデオストリームデータについて、ＬＣＤ固有の表示応答速度に起因する画質の低下を改善するため、ピクセル単位で効果をかける（効果を作成する）。このピクセルレベルの効果を作成する回路（ＰＰＥ）７で効果をかけた（画質を改善した）ビデオストリームデータは、さらにビデオストリームデータのパス６Ａ上に於いて、所定の処理が施され、ＲＧＢ発色方式の表示用データとして液晶ディスプレイ３に出力され、液晶ディスプレイ３に動画像として表示出力される。
【００１７】
上記した図１の構成を実現する、経済性を考慮した実現の容易な構成を図２に示している。この図２に示す構成は、表示データを処理する回路１と、表示制御回路２Ｂと、液晶ディスプレイ（ＬＣＤ）３と、ビデオＲＡＭ（ＶＲＡＭ）４とからなる。
【００１８】
表示データを処理する回路１は、上記図１に示す基本構成と同様に、ＣＰＵ、ＯＳ等により構成され、ＤＶＤ再生、ビデオポート入力等によるＹＵＶフォーマットによるビデオストリームデータの入出力処理、およびグラフィックスデータの入出力処理機能を実現する。表示制御回路２Ｂは、上記図１に示す基本構成の場合と同様に表示制御用のチップを用いて構成され、グラフィックスデータの処理回路（パス）５Ｂと、ビデオストリームデータの処理回路（パス）６Ｂとを具備する。
【００１９】
上記グラフィックスデータのパス５Ｂ上には、３Ｄグラフィックスデータについてピクセル単位の陰影処理を行う陰影処理回路（ここではプログラマブル・ピクセルシェーダー）８が設けられる。
【００２０】
上記ビデオストリームデータのパス６Ｂ上には、上記グラフィックスデータのパス５Ｂ上に設けられたプログラマブル・ピクセルシェーダー８を用いて、上記ビデオストリームデータのパス６Ｂに入力したビデオストリームデータにピクセル単位で効果をかけるためのピクセルレベルの効果を作成する回路（ＰＰＥ）を実現する、ピクセルシェーダー併用回路（パス）９が設けられる。
【００２１】
表示制御回路２Ｂは、表示データを処理する回路１から、ＹＵＶフォーマットのビデオストリームデータを入力すると、当該ビデオストリームデータを、ビデオストリームデータのパス６Ｂ上に供給する。
【００２２】
ビデオストリームデータのパス６Ｂ上に於いて、ビデオストリームデータは、ピクセルシェーダー併用回路を構成するパス９を介してグラフィックスデータのパス５Ｂ上に設けられたプログラマブル・ピクセルシェーダー８に入力され、ピクセル単位で効果がかけられた後、さらにビデオストリームデータのパス６Ｂ上で所定の処理が施され、ＲＧＢ発色方式の表示用データとして液晶ディスプレイ３に出力される。
【００２３】
このようにして、ビデオストリームデータのパス６Ｂ上に於いて、入力されたビデオストリームデータについて、上記グラフィックスデータのパス５Ｂ上に設けられたプログラマブル・ピクセルシェーダー８を用いてピクセル単位で効果がかけられ、液晶ディスプレイ３に動画像として表示出力される。
【００２４】
このような構成により、グラフィックスデータのパス５Ｂ上に設けられた陰影処理のためのプログラマブル・ピクセルシェーダー８を有効に活用した経済的に有利な構成で、ビデオストリームデータにピクセル単位で効果をかけることができる。
【００２５】
上記した図２の構成をより具現化したコンピュータシステムの構成を図３および図４に示す。本発明を適用したパーソナルコンピュータの構成を図３に示し、上記図３に示すグラフィックスプロセッシングユニット（ＧＰＵ）の構成を図４に示している。
【００２６】
図３に示すコンピュータシステムは、ＣＰＵ１１、システムコントローラハブ１２、メモリ（主記憶）１３、グラフィックスプロセッシングユニット（ＧＰＵ）１４、ＶＲＡＭ（ビデオＲＡＭ）１４１、表示デバイス（ＬＣＤ）１４２、Ｉ／Ｏハブ１５、ＢＩＯＳ−ＲＯＭ１６、ハードディスクドライブ（ＨＤＤ）１７、光ディスクドライブ１８、キーボード・エンベッテッドコントローラ（ＥＣ／ＫＢＣ）１９、キーボード２０、サウンドコントローラ２１等を備えている。図２に示す構成要素のうち、表示データを処理する回路１は上記ＣＰＵ１１および主記憶１３内のＯＳにより実現され、表示制御回路２Ｂは上記ＧＰＵ１４に相当し、液晶ディスプレイ（ＬＣＤ）３は上記表示デバイス（ＬＣＤ）１４２に相当し、ビデオＲＡＭ（ＶＲＡＭ）４は上記ＶＲＡＭ（ビデオＲＡＭ）１４１に相当する。
【００２７】
ＣＰＵ１１は、本コンピュータの動作を制御するために設けられたもので、ハードディスクドライブ１７から主メモリ１３にロードされたオペレーティングシステム（ＯＳ）、およびアプリケーションプログラム、ユーティリティプログラム等に従い各種の処理を実行する。この実施形態では、ＣＰＵ１１のＯＳに基づく制御の下に、上記図１および図２に示した表示データを処理する回路１を実現するもので、表示に関するデータとして、２Ｄグラフィックスデータ、静止画データ等に加えて、３Ｄグラフィックスデータ、およびビデオストリームデータの入出力制御処理を行う。例えば、光ディスクドライブ１８、ハードディスクドライブ（ＨＤＤ）１７等から、再生ビデオストリームデータを受けると、当該ビデオストリームデータをＡＧＰバス３０経由でＧＰＵ１４に渡す。さらには図示しないＴＶチューナー、通信手段等より入力されたビデオストリームデータをＡＧＰバス３０経由でＧＰＵ１４に渡す。
【００２８】
ＧＰＵ１４は、マイクロプロセッサを含んだ集積デバイスであり、ＣＰＵ１１が実行するオペレーティングシステム（ＯＳ）の制御の下に、ＬＣＤ構成の表示デバイス１２１を表示駆動制御するとともに、図示しないＣＲＴ端子、ＤＶＩ端子、ＴＶ端子等、各種外部ディスプレイの接続インタフェースを介して接続された外部表示デバイスを表示駆動制御する。このＧＰＵ１４には、本発明に係る構成として、ピクセルレベルの効果を作成する機能をもつビデオストリームデータの処理回路（パス）が設けられる。このＧＰＵ１４の構成並びに構成要素については図４を参照して後述する。
【００２９】
キーボード・エンベッテッドコントローラ（ＥＣ／ＫＢＣ）１９は、システム電源管理、キーボードコントローラ等の機能を実現するマイクロプロセッサを含んだ集積デバイスであり、ここでは、キーボード２０、図示しないポインティングデバイス等の入力処理を行う。
【００３０】
ＧＰＵ１４は、図４に示すように、ＲＧＢ若しくはＹＵＶフォーマットの３Ｄグラフィックスデータを入力し、３Ｄ（２Ｄを含む）のＲＧＢ表示データを出力するグラフィックスデータ処理回路２００と、ＹＵＶフォーマットのビデオストリームデータを入力し、ＲＧＢの動画像表示データを出力するビデオストリームデータ処理回路３００とを具備する。さらに図示しない静止画データの処理回路等を具備する。上記グラフィックスデータ処理回路２００は図２に示すグラフィックスデータのパス５Ｂに相当し、ビデオストリームデータの処理回路３００は図２に示すビデオストリームデータのパス６Ｂに相当する。また上記各処理回路（パス）の出力を合成し若しくは排他制御して表示出力用のＲＧＢデータをＬＣＤ構成の表示デバイス１２１に送出する表示データ出力制御回路７０を具備する。
【００３１】
上記グラフィックスデータ処理回路２００には、バーテックスシェーダー（Vertex Shader ）２０１、プログラマブル・ピクセルシェーダー（Pixel Shader）２０２、レンダラ（Renderer）２０３、ＹＵＶ−ＲＧＢ変換回路２０４等が設けられる。
【００３２】
バーテックスシェーダー２０１は、グラフィックスデータ処理回路２００に入力された３Ｄグラフィックスデータについて、面（フレーム／ライン／ブロック）を対象に陰影処理を行う。プログラマブル・ピクセルシェーダー２０２は、パーピクセル陰影処理機能（効果をピクセル単位で計算する機能）により、プログラミング可能なピクセルレベルの効果を可能するもので、バーテックスシェーダー２０１で陰影処理した３Ｄグラフィックスデータについてピクセルレベルの効果を作成する。レンダラ２０３は、３Ｄおよび２Ｄの各グラフィックスデータをもとにＣＧ映像作成に於ける最終段階としての画像を生成する。ＹＵＶ−ＲＧＢ変換回路２０４は、ＹＵＶフォーマットのグラフィックスデータについて、ＹＵＶ−ＲＧＢ変換を行う。
【００３３】
ビデオストリームデータ処理回路３００には、上記グラフィックスデータ処理回路２００に設けたプログラマブル・ピクセルシェーダー２０２を用いて、ビデオストリームデータ処理回路３００上にピクセルレベルの効果を作成する回路（ＰＰＥ）３０１を実現する、プログラマブル・ピクセルシェーダー２０２を併用するための入出力回路３１０が設けられる。さらにビデオストリームデータ処理回路３００には、ＹＵＶ−ＲＧＢ変換回路３０２、スケーラ（Scaler）３０３等が設けられる。ＹＵＶ−ＲＧＢ変換回路３０２はＹＵＶフォーマットのビデオストリームデータをＲＧＢデータに変換する。スケーラ３０３は、ＲＧＢ表示データに対して表示画面サイズの変更処理を行う。
【００３４】
上記図４に示すＧＰＵ１４のビデオストリームデータ処理動作を図６に示すフローチャートを参照して説明する。  
ＧＰＵ１４に於いて、ＡＧＰバス３０、ビデオポート等を介して入力されたＹＵＶフォーマットのビデオストリームデータは、ビデオストリームデータ処理回路３００に供給される。
【００３５】
ビデオストリームデータ処理回路３００に於いて、入出力回路３１０は、グラフィックスデータ処理回路２００に設けたプログラマブル・ピクセルシェーダー２０２を用いて、ビデオストリームデータ処理回路３００上にピクセルレベルの効果を作成する回路（ＰＰＥ）３０１を実現する。ビデオストリームデータ処理回路３００は、ＹＵＶフォーマットのビデオストリームデータを入力すると（図６ステップＳ１）、当該入力データについて、ビデオストリームデータ処理回路３００上に実現されたピクセルレベルの効果を作成する回路（ＰＰＥ）３０１により、ピクセル単位で効果を作成する（図６ステップＳ２）。このピクセル単位の効果は、ビデオストリームデータの各ピクセルを処理対象に、１ピクセル単位で、周囲のｎ×ｍピクセル（ｎ，ｍは処理対象ピクセルの周囲条件等により可変）の色彩、輝度、設定値等に応じて所定の関数を用い効果を計算することにより作成される。
【００３６】
このピクセルレベルの効果を作成する回路（ＰＰＥ）３０１により効果をかけたビデオストリームデータは、ＹＵＶ−ＲＧＢ変換回路３０２によりＲＧＢデータに変換され（図６ステップＳ３）、さらにスケーラ３０３によりスケーリング処理された後（図６ステップＳ４）、表示データ出力制御回路７０よりＬＣＤ表示データとして表示デバイス１２１に送出される（図６ステップＳ５）。上記したピクセル単位の効果の作成処理が入力されたビデオストリームデータのすべてに対して実行され、ピクセル単位で効果をかけたビデオストリームデータがＲＧＢ表示データとしてＬＣＤ構成の表示デバイス１２１に送出される（図６ステップＳ６）。
【００３７】
このようにして、ビデオストリームデータ処理回路３００は、グラフィックスデータ処理回路２００に設けたプログラマブル・ピクセルシェーダー２０２を用いて、入力されたビデオストリームデータについて、ピクセル単位で効果を作成し、ＲＧＢデータとして出力する。これにより、ＬＣＤ構成の表示デバイス１２１に表示するビデオストリームデータについて、経済的に有利な構成で、きめの細かな画質の改善を図ることができる。
【００３８】
本発明の他の実施形態によるＧＰＵ１４の構成を図５に示す。この図５に示す構成のＧＰＵ１４は、上記図１に示した本発明の基本構成に則ったもので、グラフィックスデータ処理回路４００の構成要素は一切用いずに、ビデオストリームデータ処理回路５００上に、プログラマブル・ピクセルシェーダー５０２を設け、このプログラマブル・ピクセルシェーダー５０２により、ピクセルレベルの効果を作成する回路（ＰＰＥ）を実現している。尚、この図５に示すビデオストリームデータ処理回路５００では、ＹＵＶ−ＲＧＢ変換回路５０１と、スケーラ５０３との間に、プログラマブル・ピクセルシェーダー５０２を設けた構成として、ＹＵＶ−ＲＧＢ変換回路５０１でＲＧＢデータに変換したビデオストリームデータに対してプログラマブル・ピクセルシェーダー５０２によりピクセル単位で効果を作成している。
【００３９】
このような構成に於いてもＬＣＤ構成の表示デバイス１２１に表示するビデオストリームデータについて、きめの細かな画質の改善を図ることができる。さらにビデオストリームデータについてのみ、ＬＣＤ構成の表示デバイス１２１の動画像表示に最適なピクセルレベルの効果を作成することができることから、静止画、動画、２Ｄグラフィックス、３Ｄグラフィックスのそれぞれについて、最適な画質の表示データを生成できる。
【００４０】
尚、上記した各実施形態の構成並びにその構成要素は、一例に過ぎず、グラフィックスコントローラ、ＶＧＡコントローラ、グラフィックプロセッシングユニット（ＧＰＵ）等と称される各種表示制御用のチップに搭載する機能回路によって種々の構成が実現可能である。
【図面の簡単な説明】
【００４１】
【図１】本発明に係る情報処理装置の基本構成を示すブロック図。
【図２】本発明に係る情報処理装置の経済性を考慮した基本構成を示すブロック図。
【図３】本発明に係る情報処理装置の構成を示すブロック図。
【図４】本発明に係る情報処理装置に設けたグラフィックスプロセッシングユニットの構成を示すブロック図。
【図５】本発明に係る情報処理装置に設けたグラフィックスプロセッシングユニットの他の構成例を示すブロック図。
【図６】本発明に係る情報処理装置の処理手順を示すフローチャート。
【符号の説明】
【００４２】
１…表示データを処理する回路、２Ａ，２Ｂ…表示制御回路、３…液晶ディスプレイ（ＬＣＤ）、４…ビデオＲＡＭ（ＶＲＡＭ）、５Ａ，５Ｂ…グラフィックスデータの処理回路（パス）、６Ａ，６Ｂ…ビデオストリームデータの処理回路（パス）、７…ピクセルレベルの効果を作成する回路（ＰＰＥ）、８…プログラマブル・ピクセルシェーダー、９…ピクセルシェーダー併用回路（パス）、１１…ＣＰＵ、１２…システムコントローラハブ、１３…メモリ（主記憶）、１４…グラフィックスプロセッシングユニット（ＧＰＵ）、１５…Ｉ／Ｏハブ、１６…ＢＩＯＳ−ＲＯＭ、１７…ハードディスクドライブ（ＨＤＤ）、１８…光ディスクドライブ、１９…キーボード・エンベッテッドコントローラ（ＥＣ／ＫＢＣ）、２０…キーボード、２１…サウンドコントローラ、１４１…ＶＲＡＭ（ビデオＲＡＭ）、１４２…表示デバイス（ＬＣＤ）、２００，４００…グラフィックスデータ処理回路、３００，５００…ビデオストリームデータ処理回路、２０１…バーテックスシェーダー（Vertex Shader ）、２０２…プログラマブル・ピクセルシェーダー（Pixel Shader）、２０３…レンダラ（Renderer）、２０４…ＹＵＶ−ＲＧＢ変換回路、３０１…ピクセルレベルの効果を作成する回路（ＰＰＥ）、、３０２，５０１…ＹＵＶ−ＲＧＢ変換回路、３０３，５０３…スケーラ（Scaler）３１０…プログラマブル・ピクセルシェーダーを併用するための入出力回路。
【図１】
2005077501.tif 000003
【図２】
2005077501.tif 000004
【図３】
2005077501.tif 000005
【図４】
2005077501.tif 000006
【図５】
2005077501.tif 000007
【図６】
2005077501.tif 000008