(57)【要約】【課題】バラスト装置の一般的コンセプトをさらに改善することである。【解決手段】インダクタンス（Ｗ１〜Ｗ３）はバラスト装置の駆動フェーズを形成するために第２のコイル（Ｗ２）を有し、  該第２のコイルは制御可能な第２のスイッチ（Ｔ２）を介して低抵抗に短絡され、かつ第１のコイル（Ｗ１）と結合されており、  前記駆動フェーズで第２のコイル（Ｗ２）は低抵抗に短絡される。【選択図】図３
2005063972.tif 000002
【特許請求の範囲】
【請求項１】
ランプ用の電子的バラスト装置であって、
該バラスト装置は、反復的電圧パルス（ＵＬ）を形成するためにインダクタンス（Ｗ１〜Ｗ３）を、ランプを含むランプ回路に有し、
前記インダクタンス（Ｗ１〜Ｗ３）は第１のコイル（Ｗ１）を有し、
該第１のコイルには第１の制御可能なスイッチ（Ｔ１）を介して電圧源（ＵＶ）から電流（ＩＷ１）が印加され、かつ第１のスイッチ（Ｔ１）により電圧源（ＵＶ）から分離される形式のバラスト装置において、
前記インダクタンス（Ｗ１〜Ｗ３）はバラスト装置の駆動フェーズを形成するために第２のコイル（Ｗ２）を有し、
該第２のコイルは制御可能な第２のスイッチ（Ｔ２）を介して低抵抗に短絡され、かつ第１のコイル（Ｗ１）と結合されており、
前記駆動フェーズで第２のコイル（Ｗ２）は低抵抗に短絡される、
ことを特徴とするバラスト装置。
【請求項２】
駆動フェーズは、外部からバラスト装置に到来するトリガ信号（ＴＲ）によって終了される、請求項１記載のバラスト装置。
【請求項３】
バラスト装置の内部での時間経過は完全にトリガ信号（ＴＲ）に依存する、請求項２記載のバラスト装置。
【請求項４】
インダクタンスは絶縁変圧器（Ｗ１〜Ｗ３）である、請求項１から３までのいずれか１項記載のバラスト装置。
【請求項５】
電圧パルス（ＵＬ）を形成するためにブロッキングコンバータとして構成されている、請求項１から４までのいずれか１項記載のバラスト装置。
【請求項６】
第１のコイル（Ｗ１）を電圧源（ＵＬ）から第１のスイッチ（Ｔ１）の開放により分離する際に、第２のコイル（Ｗ２）は第２のスイッチ（Ｔ２）により短絡されるように構成されており、
これにより第１のコイル（Ｗ１）の電流により形成される誘導が第２のコイル（Ｗ２）を流れる電流により引き継がれ、その後、第２のスイッチ（Ｔ２）は開放し、これによりランプ回路に電圧パルス（ＵＬ）が入力される、請求項５記載のバラスト装置。
【請求項７】
第２のスイッチ（Ｔ２）の開放後、第１のスイッチ（Ｔ１）を時間制御して閉成するために時間制御素子（Ｃ５３）を有する、請求項１から６までのいずれか１項記載のバラスト装置。
【請求項８】
トリガ信号（ＴＲ）を成形するためにパルス整形回路（Ｄ１，Ｄ２，Ｃ５０，Ｒ３４）を有し、成形されたトリガ信号パルスのパルス開始は第２のスイッチ（Ｔ２）を開放させ、パルス終了は閉成させる、請求項２から７までのいずれか１項記載のバラスト装置。
【請求項９】
双安定回路（Ｕ２−Ｄ、Ｕ２−Ｅ、Ｄ１４）を有し、
該双安定回路はトリガ信号（ＴＲ）の時間制御（Ｃ５３）によってセットされ、これにより第１のスイッチ（Ｔ１）を閉成し、
さらに第１のコイル（Ｗ１）を流れる電流（ＩＷ１）を測定するために電流測定回路（Ｒ３，Ｒ６８，Ｕ３−Ｂ）を有し、
該電流測定回路は双安定回路（Ｕ２−Ｄ、Ｕ２−Ｅ、Ｄ１４）を再セットし、これにより第１のスイッチ（Ｔ１）を開放する、請求項２から８までのいずれか１項記載のバラスト装置。
【請求項１０】
誘電的に阻止された放電のために設計された放電ランプと、放電ランプに給電するための請求項１から９までのいずれか１項記載のバラスト装置とからなる照明装置。
【請求項１１】
請求項１０記載の照明装置が組み込まれており、電気機器の動作と同調するトリガ信号のためのトリガ信号線路（ＴＲ）がバラスト装置に接続されており、トリガ信号（ＴＲ）は請求項２のバラスト装置の駆動フェーズを終了するように構成されている電気機器。
【請求項１２】
光学的読み取り装置を有し、該読み取り装置は放電ランプを有し、トリガ信号（ＴＲ）は読み取り装置の読み取りクロックに同調している、請求項１１記載の電気機器。
【請求項１３】
請求項１から９までのいずれか１項記載の電子的バラスト装置によるランプを駆動するための方法であって、
インダクタンス（Ｗ１〜Ｗ３）により反復的電圧パルス（ＵＬ）を、ランプを含むランプ回路で形成し、
インダクタンス（Ｗ１〜Ｗ３）の第１のコイル（Ｗ１）に、第１のスイッチ（Ｔ１）の制御を介して電圧源（ＵＶ）から電流（ＩＷ１）を印加し、および電圧源（ＵＶ）から分離する方法において、
第２スイッチ（Ｔ２）の制御によりインダクタンス（Ｗ１〜Ｗ３）の第２のコイル（Ｗ２）を低抵抗に短絡する、ことを特徴とする方法。
【請求項１４】
バラスト装置を電気機器の駆動に、当該バラスト装置へのトリガ信号（ＴＲ）の印加により同調する、請求項１３の方法を含む請求項１１または１２記載の電気機器の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ランプ用の電子的バラスト装置、とりわけ誘電的に阻止された放電のために設計された（いわゆる静的）放電ランプ用の電子的バラスト装置に関する。
【背景技術】
【０００２】
このような放電ランプはそれ自体公知である。この放電ランプは電子的バラスト装置により駆動しなければならず、この電子的バラスト装置は反復的に高電圧パルスを放電ランプに印加することができる。しかし本発明はまた、反復的に形成される電圧パルスにより駆動可能な他のランプ形式に対するバラスト装置にも関するものであり、とりわけ誘電的に放電が阻止される場合に誘電特性が支配的であるランプにも関するものである。
【０００３】
さらにバラスト装置において高電圧パルスを形成するためにインダクタンスを使用し、種々の変換器コンセプト（いわゆるフラックスコンバータ、ブロッキングコンバータ）によって所望の電圧パルスを形成することはそれ自体公知である。ここでインダクタンスは、簡単なチョーク、または給電回路用およびランプを含むランプ回路用のタップを有する短巻変圧器、またはここでは有利には絶縁変圧器である。給電回路はインダクタンスを流れる電流を形成し、ここでは第１のスイッチ（一次回路スイッチ）と称されるスイッチにより切り替え可能である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、バラスト装置のこれら一般的コンセプトをさらに改善することである。
【課題を解決するための手段】
【０００５】
この課題は本発明により、インダクタンスはバラスト装置の駆動フェーズを形成するために第２のコイルを有し、
該第２のコイルは制御可能な第２のスイッチを介して低抵抗に短絡され、かつ第１のコイルと結合されており、
前記駆動フェーズで第２のコイルは低抵抗に短絡されるように構成して解決される。
【０００６】
本発明はさらに請求項１０記載の照明装置、請求項１１記載の電気機器、および請求項１３と１４記載の駆動方法に関する。
【発明を実施するための最良の形態】
【０００７】
本発明の有利な実施形態は従属請求項に記載されている。
【０００８】
本発明は、インダクタンスのコイルを短絡する手段を特徴とする。この短絡は現実にはもちろんゼロとは異なるオーム抵抗を有しているが、他のインピーダンスと比較して低抵抗でなければならず、これにより以下に詳細に説明する作用を発揮することができる。コイルの低抵抗の短絡はこのコイルでの誘導電圧を阻止するか、または非常に小さな値に制限する。これにより第２のコイルを通過する磁束が時間的に一定となる。すなわち他に関与する時間経過と比較して非常に緩慢な時間的変化を示す。分かり易く言えば、本発明のバラスト装置では、第２のコイルを通過する磁束が「凍結」される。ここで第２のコイルは第１のコイルの一部とすることもでき、その反対も可能である。すなわち１つまたは複数のタップにより第１のコイルから区別される。しかし真に第２のコイルであっても良い。絶縁変圧器の場合、これは２つのコイルを有している。すなわち第１とさらなる（第３の）コイルを有している。この場合、第２のコイルは第１または第３のコイルの構成部であるか、または独立した別個のコイルであっても良い。
【０００９】
これにより開発者およびバラスト装置の駆動に対して新たな自由度が得られ、この自由度が本発明により利用される。
【００１０】
とりわけ第２のコイルを通る磁束を凍結することにより、コアの磁気的反応（いずれにしろ第２のコイルの磁気インダクタンスを基準にして）を所望であれば十分に阻止することができる。これにより短絡の間は、実インダクタンスにおいて存在する漂遊インダクタンスだけが重要なものとなる。本発明のこのアスペクトは、同時に出願された本出願人による特許願に記載されている。
【００１１】
これに対して本出願の枠内では、第２のコイルの短絡とこの短絡により定義された動作フェーズ（以下、簡単にするため短絡フェーズと称する）とをバラスト装置駆動の時間制御に使用するのが有利である。
【００１２】
このために短絡フェーズは外部からばらすと装置に到来するトリガ信号によって終了される。従ってバラスト装置駆動は外部トリガ信号に同調することができ、トリガ信号は短絡フェーズの終了（場合により開始）をトリガする。もちろんここでトリガ信号と短絡フェーズの終了とが真に同時である必要はない。むしろ不可避のまたは意図的な遅延が発生する。これは時間制御の因果律によるものである。
【００１３】
バラスト装置の自励式システムおよびトリガ信号によるバラスト装置の励振の同期化について考察するなら、トリガ信号は狭義には同期信号である。この関連から有利には狭義でのトリガ、すなわちトリガ信号によるバラスト装置の内部時間経過の完全な時間制御が取り扱われる。言い替えると：トリガ信号が存在しない場合、バラスト装置の作動は原理的に終了すべきであり、バラスト装置はその内部時間経過を完全にトリガ信号から導出すべきである。従って有利には自立的な動作クロック信号を使用しない。もちろん電気的状態およびその測定による内部経過の制御がこのことを妨げるわけではない。これらの電気的状態は本発明によれば最終的にトリガ信号に還元される。
【００１４】
インダクタンスないし有利には変圧器に対する本願の枠内で有利な変換器コンセプトはブロッキングコンバータコンセプトである。ブロッキングコンバータでは、第１のコイルに給電電流が流れ、この電流が第１のスイッチにより遮断される。遮断により形成された誘導電圧パルスはランプ回路でランプに対する点弧電圧パルスないし駆動電圧パルスとして使用される。
【００１５】
本発明の有利な実施例ではバラスト装置が次のように構成される。すなわち、第１のコイルが給電回路の電圧源から分離される際、すなわち第１のスイッチの開放時に、第２のスイッチが閉成され、これにより第２のコイルが短絡されるように構成される。このことはこの時点で瞬時に発生しても良く（スイッチが単方向に導通する場合、または整流回路の場合）、またすでに先行する時点行われても良い。これに基づき、第１のコイルで中断された電流は、短絡の結果およびこれと比較して非常に高いランプ回路のインピーダンスにより、実質的に完全に第２のコイルにより引き継がれ（変圧比を考慮して）、そこで実質的に保持される。続いて第２のスイッチが開放すると、このことはブロッキングコンバータコンセプトによれば第１のスイッチの形式的な開放にある程度等しく、すでに述べた誘導電圧パルスをランプ回路に形成する。従って短絡フェーズは、ランプ回路での電圧パルスを給電回路での第１のスイッチの開放に対して遅延させる。
【００１６】
類似の「凍結状態」は他の変換器コンセプト、例えばフラックスコンバータでも実施することができる。基本思想はこの関連から、第２のコイルの短絡がインダクタンスないし変圧器を所定の状態に「凍結」し、このことがいずれにしろ第２のコイルを通る磁束に当てはまることである。
【００１７】
ランプは反復的に駆動されるから、第２のスイッチの開放にブロッキングコンバータコンセプトの枠内では第１のスイッチの閉成が続く。有利には第１のスイッチの閉成は第２のスイッチの開放に依存して時間制御される。すなわち時間制御素子、例えばＲＣ素子により設定された時定数の経過後に行われる。このことはもちろん状態制御により行うことができ、例えば第１のスイッチに印加される電圧に依存して行われる。ＭＯＳＦＥＴの場合、これはドレイン−ソース電圧に依存して行われる。本発明ではスイッチ、とりわけ第１のスイッチに対してＩＧＢＴが使用される。ＩＧＢＴはコスト的に有利であり、技術的開発により良好な特性を有している。
【００１８】
本発明のバラスト装置の有利な実施例は、到来するトリガ信号に対するパルス整形回路を有することを特徴とする。このパルス整形回路は到来するトリガ信号の形状をバラスト装置の後続の回路部の必要性に適合し、とりわけパルスを拡張する。その結果、比較的に大きな時間的間隔がパルス開始とパルス終了との間に得られる。有利な実施形態では、成形されたトリガ信号のパルス開始が第２のスイッチを開放し、パルス終了が第２のスイッチを閉成する。ここでももちろん基本的に、所定の時間遅延がパルス開始ないしパルス終了とこれにより惹起される相応のスイッチ応答との間に存在することが当てはまる。とりわけパルス開始に関しては、遅延が不可避の遅延を越えないようにするのが有利であり、これにより瞬時のトリガが可能になる。
【００１９】
さらに有利な実施例は、双安定回路を特徴とする。この双安定回路はトリガ信号によりセットすることができる。この双安定回路はトリガ信号の開始により有利には時間遅延後にセットされ、このセットにより第１のスイッチを閉成する。この双安定回路はまた所定の電流値に達する際に、第１のコイルを流れる電流を測定する電流測定回路により再セットされる。これに基づき第１のスイッチは開放される。時間遅延は前記パラグラフと関連して、第２のスイッチの開放、すなわち短絡フェーズの終了と新たな充電フェーズの開始との間の時間間隔を定める。新たな充電フェーズの終了は時定数によってではなく、第１のコイルのコイル電流に依存する状態制御によって制御される。しかし充電の開始はトリガ信号に依存しているから、このことは確定するインダクタンスと供給電圧の結果、間接的に電流測定回路の応答にも当てはまる。
【００２０】
ここでもバラスト装置の自立的なクロッキングを取り扱われない。
【００２１】
一般的に、第１のスイッチの開放が第１のコイルを流れる電流が所定値に達することに応答するのは有利である。このブロッキングコンバータパルスにおいてインダクタンスに供給されるエネルギーは第１のコイルを流れる電流の二乗に比例する。所定の電流値で第１のスイッチが開放される場合、この「エネルギー単位」は一定である。従来のバラスト装置ではさらなる手段なしで類似のスイッチを一定の電流値にクロッキングしようとすると、供給電圧が意図せずにしかし不可避に上昇または低下してしまう。このことは相応に電流値の到達を早めたり遅らせたりし、これにより切り換え時点の時間的変動が顕著になる。最終的に供給電圧上昇は周波数上昇を引き起こし、供給電圧低下は周波数降下を引き起こす。このことは外部機器への時間的適合に対立するものであり、さらに「エネルギー単位」の周波数上昇の結果、電力が上昇することとなる。反対に切り換え時点が規則的であれば、「エネルギー単位」の増大または減少による電力変動は不可避のものであろう。
【００２２】
本発明では、第１のスイッチの切り換え時点を正しい一定の電流値に適合することができる。ここで発生する時間的変動は短絡フェーズの適合によって補償することができる。その結果全体で内在的電力安定性を達成することができる。ただ他の理由から変動するトリガ信号を伴う比較的短い時間間隔ではトリガ信号の不規則性のため、短時間の電力変動が生じる。これは電流値の切り換え時点での補正が正しく行われない場合である。しかしこの電力変動は一過性のものであり、さほど重大ではなく、供給電圧変動に起因する電力変動とは比べられないものである。
【００２３】
本発明はバラスト装置自体に関するほか、このバラスト装置とこれに適合して誘電阻止放電のために設計された放電ランプから構成される照明装置に関する。
【００２４】
本発明のとりわけ有利な適用は、有利には光学的読み取り装置を備える電気機器であり、この電気機器に本発明の照明装置が使用される。ここでランプは照明装置の一部とすることができる。この機器が光学的読み取り装置、例えばファックス装置またはその他の事務機器でのスキャナを有していれば、クロック信号は、照明装置のランプの反復的パルス駆動とこの読み取り装置の読み取りクロックとの間の同調を保証することができる。
【実施例】
【００２５】
図１は、供給電圧ＵＶとランプを給電する出力電圧ＵＬを有する従来のバラスト装置の簡略な回路図を示す。２つの電圧はアース（図１の下側端子）に接続されている。供給電圧ＵＶは絶縁変圧器の第１のコイルＷ１を有し、その一方の端子は第１のスイッチＴ１を介してアースと接続される。第１のスイッチＴ１は制御回路Ｓ１によって制御される。
【００２６】
ここでは統一性のために第３のコイルとする絶縁変圧器のコイルＷ３は第１のコイルＷ１と誘導的に結合されており、一方ではアースに、他方では給電すべき誘電阻止型放電ランプに接続されている。このことはランプ電圧ＵＬにより象徴的に示されている。従ってランプ回路はランプ、第３のコイルＷ３，および図示しない構成部材を含む。
【００２７】
図１の回路がブロッキングコンバータとして駆動されるなら、図２に示した典型的な経過が電圧ＵＬと第１のコイルを流れる電流ＩＷ１に見られる。ここでは概略的に３つのフェーズが区別される。図２に１により示したフェーズではコイル電流ＩW1が線形に上昇し、第１のコイルＷ１は充電される。フェーズ１の終了時に第１のスイッチＴ１は開放し、ＩＷ１は急激にゼロに低下する。同時に高い誘導電圧パルスＵＬが第３のコイルＷ３の出力端に発生する。この電圧パルスは放電ランプの点弧パルスないし駆動パルスとして用いられる。この電圧パルスＵＬの時間フェーズは２により示されている。フェーズ２の終了時に一般的には第１のスイッチＴ１が閉成される。電圧パルスの終了時に、フリーホイールフェーズと称されるフェーズ３で残った残留エネルギーはランプ回路から変圧器Ｗ１，Ｗ３を介してフィードバックされる。このことは実質的に（充電フェーズ１と比較して反対の極性を以て）線形に降下するコイル電流ＩＷ１の絶対値により示される。この第３のフェーズは継ぎ目なしで新たな第１フェーズに移行する。第１のスイッチＴ１の閉成は、図２の第３フェーズに見られるフィードバック過程に対して、すなわち第１のコイルＷ１を流れる誘導電流に対して、ボディダイオードを備えるＭＯＳＦＥＴの場合は必ずしも必要ではない。なぜならボディダイオードは電流ＩW1にこの極性（供給電圧ＵVへのエネルギーのフィードバック）では耐えるからである。
【００２８】
図３は本発明のバラスト装置の基本構造を示す。絶縁変圧器はここでは第２のコイルＷ２を有し、この第２のコイルは第２のスイッチＴ２とダイオードＤ５を介して短絡される。スイッチＴ２は、図１の制御部Ｓ１に変わる制御部Ｓ２により制御される。この制御部Ｓ２はさらに第１のコイルＷ１に直列に接続された第１のスイッチＴ１も制御する。
【００２９】
図４〜６は、ランプ電圧ＵＬと第１のコイルを流れる電流ＩＷ１の他に、第２のコイルＷ２を流れる電流ＩＷ２と、第１のスイッチＴ１ないし第２のスイッチＴ２に対する制御電圧ＵＴ１とＵＴ２、すなわち制御部Ｓ２の制御信号を示す。
【００３０】
図４から、制御電圧ＵＴ２はすでに述べたスイッチＴ１の開放後、すなわちＵＴ１の下降エッジの後、時間遅延された下降エッジを示すことが分かる。これは第２のスイッチＴ２の開放に相当し、図６に示すように、図２ではスイッチＴ１の開放に直接続く電圧パルスＵＬを引き起こす。図１と図２の従来の実施例との相違は、ランプ回路コイルＷ３の出力端における電圧ＵＬの時間特性が第１のスイッチＴ１の開放ではなく、第２のスイッチＴ２の開放により設定されることである。その他の時間経過は、電流ＩＷ１の相応に長い静止フェーズを除いて、図２ですでに説明したのと同じである。この場合、第１のスイッチＴ１は遅くとも電流ＩW1のゼロ通過により再びスイッチオンされる。フィードバックはすでに述べたように、スイッチＴ１のフリーホイールダイオードにより可能である。第１のスイッチＴ１のスイッチオンにより、新たな充電過程、すなわち電流ＩＷ１のさらなる線形上昇が可能となる。
【００３１】
信号ＵＴ２の上昇エッジは信号ＵＴ１の上昇エッジとは異なり傾斜している。このことは基本的に意味がない。本実施例では、信号ＵＴ２がコンデンサ放電とその後の反転により得られる。このことが傾斜した上昇形状を引き起こす。第２のスイッチＴ２のスイッチオン時点はクリティカルでない。このスイッチオン時点は単に第１のスイッチＴ１のスイッチオフ時点の前にあればよい。第２のスイッチＴ２を比較的早期にスイッチオンしても、図４に示されるように、この実施例では第１のスイッチＴ１の開放までの回路内の過程を妨害しない。なぜならそれまでは相応の誘導電圧が次のように極性付けられているからである。すなわち図３に示すダイオードＤ５が阻止され、これにより短絡が事実上、第１のスイッチＴ１の開放の際に誘導電圧が極性変化することによって行われるように極性付けられているからである。
【００３２】
さらに従来の回路と同じように、パラメータの設定の際には充電フェーズ（ＩＷ１の正の上昇）の持続時間、電圧パルスＵＬの持続時間、およびいわゆる第３フェーズ中のフィードバックが実質的に設定される。しかし第１フェーズと第２フェーズとの間に挿入される第４フェーズとしての短絡フェーズの持続時間は自由に選択することができる。これにより第２のスイッチＴ２開放、すなわち信号ＵT2の下降エッジは外部トリガ信号に応答することができ、これにより完全に外部で決定された、必要な場合には非周期的な供給パルスＵＬのクロッキングが可能となる。図３の回路の内部クロッキングは必要ない。トリガ信号は図３には制御回路Ｓ２の入力端への線路ＴＲとして象徴的に示されている。
【００３３】
図７は、図３に示した本発明のバラスト装置に対する詳細な回路図を示す。図７では、供給電圧の電圧調整回路、ノイズ防止回路、補助給電回路、および当業者には周知の、本発明で重要でない部分は省略してある。
【００３４】
上側領域には電圧源ＵＶがあり、この電圧源は供給電圧ＵＶを右上領域にある第１のコイルＷ１に印加する。抵抗Ｒ３２，Ｒ２，Ｒ５，Ｒ４，Ｒ１，Ｒ５４およびＲ３７とトランジスタＱ６のコレクタの上に示された矢印は供給電圧ＵＶから導出された供給電位を象徴する。これらはすべて正であり、詳細には説明しない。第１コイルＷ１はすでに説明した第１スイッチＴ１、電力ＭＯＳＦＥＴ、並びに電流測定抵抗（実際の実施例では電流負荷のためシャント抵抗の並列回路である）を介してアースに接続されている。第１スイッチＴ１は、２つのバイポーラトランジスタＱ１０とＱ１１からなるそれ自体公知のドライバ回路（いわゆるプッシュプル回路）を介して制御される。このためにスイッチＴ１のゲートはこれらドライバトランジスタのエミッタに接続されている。ドライバトランジスタＱ１０とＱ１１のベースは共に、図７の左下側領域に示され後で詳細に説明する制御回路（図３のＳ２）に接続されている。この端子はダイオードＤ１５を介してベース電位にプルダウンされている。これが行われないと、ベース電位は抵抗Ｒ３２とすでに述べた電圧供給部ＵＶを介してプルアップされる。
【００３５】
図７の上右領域には、コイルＷ３と他のランプ回路を象徴する２つの端子を有するランプ回路が示されており、２つの端子の間には電圧ＵＬが印加される。
【００３６】
さらに図７の上右領域には、第２コイルＷ２と第２スイッチＴ２並びにダイオードＤ５を有する短絡回路が示されている。ここでもスイッチは電力ＭＯＳＦＥＴであり、そのゲートはバイポーラドライバ回路Ｑ６とＱ７を介して駆動制御される。バイポーラトランジスタＱ６とＱ７のベースは図７の右領域を下方に向かって、さらに下側領域を左に向かって導かれる線路を介し、すでに述べた制御回路（図３のＳ２）により制御される。このことはダイオードＤ２４を介して行われる。
【００３７】
図７の下側領域には制御回路の詳細が示されている。左から外部トリガ信号ＴＲが到来し、そこから構成部材Ｒ３７とＱ４までの、すなわちバイポーラトランジスタＱ６とＱ７のベース端子にＤ２４を介して達するまでのパルス整形回路により拡張される。このために上昇エッジがダイオードＤ２と抵抗Ｒ６５および電圧増幅トランジスタＱ４を介して反転され、電圧増幅され、瞬時に通過される。Ｄ３はバイポーラトランジスタＱ４を飽和するためのショットキーダイオードである。
【００３８】
しかしトリガパルスの下降エッジは、実質的に抵抗Ｒ３４，コンデンサＣ５０からなる時限素子回路を介して時間的に遅延され、この時間遅延と共に反転され、電圧増幅されてさらに出力される。時限素子回路ではコンデンサＣ５０を、ダイオードＤ２を介して高速に放電することができるが、ダイオードＤ１と抵抗Ｒ３４を介しては緩慢にしか放電できない。
【００３９】
反転により下降することになったトリガ信号ＴＲの開始エッジはダイオードＤ２４によってドライバトランジスタＱ６とＱ７のベース電位を低下させることができ、これにより第２スイッチＴ２は開放する。スイッチＴ２は、電位がダイオードＤ２４の他方の側で時間遅延の結果、再び上昇するまで開放したままである。これによりダイオードＤ２４は阻止され、ベースは抵抗Ｒ１を解して再びプルアップされる。これにより第２スイッチＴ２は閉成される。この過程は、図４〜６の信号ＵＴ２の傾斜した上昇に相応する。
【００４０】
Ｕ２−Ｂ，Ｕ２−Ｃ，Ｕ２−ＤおよびＵ２−Ｅは反転シュミットトリガを表す。シュミットトリガＵ２−Ｂの出力端とシュミットトリガＵ２−Ｃの入力端との間にあるコンデンサＣ５３と抵抗Ｒ５４は別の時限素子を形成する。シュミットトリガＵ２−Ｂによりトリガ信号ＴＲの下の極性が再び形成される。この下降エッジによりコンデンサＣ５３は充電を開始する。コンデンサＣ５３の右の端子は抵抗Ｒ５４を介して正の電位に接続されている。
【００４１】
次にこの信号は交流電圧パルス入力端にシュミットトリガＵ２−Ｃで入力される。シュミットトリガＵ２−Ｃはこれを反転させ、ダイオードを通過させ、従って正の電圧パルスとしてシュミットトリガＵ２−Ｃの出力端に現れる。ダイオードＤ７はこのパルスをシュミットトリガＵ２−Ｄの入力端に通過させる。
【００４２】
トリガ信号ＴＲの次の上昇エッジはシュミットトリガＵ２−Ｂの出力端に上昇して現れる。コンデンサＣ５３の右側は、ここに詳細に図示しないクランプダイオードによって、シュミットトリガＵ２−Ｃの入力端で抵抗Ｒ５４の上側を介して印加される供給電位を越えることができないから、この正のパルスエッジはシュミットトリガＵ２−Ｃによってそれ以上伝送されない。
【００４３】
抵抗Ｒ６８を介してスイッチＴ１を流れる電流、すなわち充電電流ＩＷ１が測定される。相応する電圧値は抵抗Ｒ１５を介してコンパレータＵ３−Ｂの非反転入力端に印加される。反転入力端には調整可能な抵抗Ｒ３と抵抗Ｒ５により形成された基準電圧値Ｖref（別の抵抗Ｒ１６を介して）が印加される。ここでコンデンサＣ９は単にノイズ除去のために設けられている。従ってコンパレータの出力端は、電流ＩＷ１がＶrefにより定義される閾値を上回るときに正である。このことは抵抗Ｒ４とこれを介して接続された供給電位を介して正確に行われる。なぜならコンパレータＵ３−Ｂの出力端は閾値を上回ると高抵抗になるからである。これに対して、ＩＷ１の電流値が低い場合、コンパレータＵ３−Ｂの出力端は低抵抗であり、従ってダイオードＤ９は阻止される。
【００４４】
ダイオードＤ１４と抵抗Ｒ６により形成された、シュミットトリガＵ２−Ｅの出力端とシュミットトリガＵ２−Ｄの入力端との間の帰還結合によってロックが生じる。２つのシュミットトリガＵ２−ＤとＵ２−Ｅはこの帰還結合と共に双安定回路を形成する。その結果、ＩＷ１が閾値を上回ることにより形成された正のパルスがすでに述べた双安定回路をシュミットトリガＵ２−Ｅの入力端でセットし、これによりドライバトランジスタＱ１０とＱ１１を介して第１スイッチＴ１を開放する。
【００４５】
すでに述べたように、トリガ信号ＴＲの下降エッジは、抵抗Ｒ３４とコンデンサＣ５０からなる時限素子回路により時間遅延され、ダイオードＤ７を通って正のパルスとして双安定回路の入力端に印加される。このパルスは双安定回路を再セットし、これにより第１スイッチＴ１は閉成される。
【００４６】
トリガ信号ＴＲの上昇エッジは実質的に瞬時に第２スイッチＴ２を開放する。すでに述べたように第２スイッチＴ２は時限素子回路により設定された遅延後、ダイオードＤ２４を介して再び閉成される。この時間遅延は図４に示されている。
【００４７】
図示の回路は、有利にはロッド状の誘電阻止型放電ランプに対するバラスト装置の主要部分を形成するものであり、この放電ランプは光学的ＣＣＤ読み取り装置を有するスキャナを含む機器、電子的複写装置またはファックス装置で使用される。
【図面の簡単な説明】
【００４８】
【図１】従来技術による、誘電阻止型放電ランプ用のバラスト装置に対する簡単な回路図である。
【００４９】
【図２】図１の電流曲線および電圧曲線を示す線図である。
【００５０】
【図３】本発明のバラスト装置の簡略的回路図である。
【００５１】
【図４】図３のバラスト装置の電流経過および電圧経過を示す線図である。
【００５２】
【図５】図３のバラスト装置の電流経過および電圧経過を示す線図である。
【００５３】
【図６】図３のバラスト装置の電流経過および電圧経過を示す線図である。
【００５４】
【図７】図３の回路の詳細な回路図を示す。
【図１】
2005063972.tif 000003
【図２】
2005063972.tif 000004
【図３】
2005063972.tif 000005
【図４】
2005063972.tif 000006
【図５】
2005063972.tif 000007
【図６】
2005063972.tif 000008
【図７】
2005063972.tif 000009