(57)【要約】【課題】  画素数や材質の異なる新規設計の表示部（液晶パネル等）を使用した場合などでも、コントローラの構成を変更、作成することを要しない表示装置および駆動装置を実現する。【解決手段】  本発明の駆動装置は、予備充電処理時には、出力回路とソース信号ラインとの接続を切り離し、同一の水平期間においてはソース信号電位が正となるソース信号ラインとソース信号電位が負となるソース信号ライン同士を短絡させることでそのソース信号ラインの予備充電を行うスイッチ回路３０と、そのタイミングを調整するパルス幅調整回路２９とを備えているので、別途外部記憶容量を設けることなくチャージシェアを行うことができる。【選択図】  図９
2005208551.tif 000002
【特許請求の範囲】
【請求項１】
表示データ信号に基づいて出力回路からソース信号ラインに印加される電位であるソース信号電位にて水平期間ごとに表示装置の表示部の画素に電圧を印加することで表示部を駆動する駆動装置であって、上記ソース信号ラインの電位をその水平期間のソース信号電位にする前に予備充電を行う駆動装置において、
予備充電処理時には、上記出力回路とソース信号ラインとの接続を切り離し、同一の水平期間においてはソース信号電位が正となるソース信号ラインとソース信号電位が負となるソース信号ラインとを短絡させることでそのソース信号ラインの予備充電を行うスイッチ回路を備えたことを特徴とする駆動装置。
【請求項２】
上記スイッチ回路は、予備充電処理時には、Ｒ、Ｇ、Ｂ同色ごとにソース信号ライン同士を短絡させることでそのソース信号ラインの予備充電を行うことを特徴とする請求項１に記載の駆動装置。
【請求項３】
上記出力回路と上記ソース信号ラインとの接続を切り離すタイミングと、上記ソース信号ライン同士の短絡のタイミングとを、任意に設定可能なタイミング調整回路を備えたことを特徴とする請求項１に記載の駆動装置。
【請求項４】
一つ一つの画像が、１個以上の画素からなる画素群で表され、
どの画素も、各画素間の短絡スイッチを介して、着目画素が属さないすべての画素群中のいずれかの画素と接続され、
予備充電処理時には上記短絡スイッチが同時にオンオフすることを特徴とする請求項１に記載の駆動装置。
【請求項５】
同じ色同士のみが上記短絡スイッチを介して接続されていることを特徴とする請求項４に記載の駆動装置。
【請求項６】
どの画素も、バスラインと、各画素とバスラインとの間の短絡スイッチとを介して、着目画素が属さないすべての画素群中のいずれかの画素と接続されていることを特徴とする請求項４に記載の駆動装置。
【請求項７】
上記スイッチ回路は、
上記ソース信号ライン同士をＲ、Ｇ、Ｂ同色毎にそれぞれ短絡するためのものであって、一端がソース信号ラインと接続された短絡スイッチと、
上記出力回路とソース信号ラインとを切り離して出力回路を浮遊状態にする切り離しスイッチとを備え、
上記短絡スイッチの他端は、Ｒ、Ｇ、Ｂ同色ごとにそれぞれ共通のバスラインに接続され、
予備充電処理時には、Ｒ、Ｇ、Ｂ同色ごとにソース信号ライン同士を短絡させることでそのソース信号ラインの予備充電を行うことを特徴とする請求項１に記載の駆動装置。
【請求項８】
上記短絡スイッチは、表示装置の表示部に形成されていることを特徴とする請求項４に記載の駆動装置。
【請求項９】
一つ一つの画像が、２個以上の画素からなる画素群で表され、
各画素群中の画素のうちの少なくとも一つが、同一水平期間中に同じ画素群中の残りの画素とは逆極性であり、
各画素群中の全画素同士が、各画素間の短絡スイッチを介して接続され、
予備充電処理時には上記短絡スイッチが同時にオンオフすることを特徴とする請求項１に記載の駆動装置。
【請求項１０】
請求項１ないし９のいずれかに記載の駆動装置を備えたことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置等の表示装置の駆動装置に関し、特に、アクティブマトリクス型の液晶表示装置等に用いられる表示装置の駆動装置および表示装置に関するものである。
【背景技術】
【０００２】
例えば、液晶表示装置の一例が特許文献１に開示されている。
【０００３】
図１８、図１９、図２０はその一例である従来の液晶表示装置におけるドライバＩＣ間の入出力信号の接続の関係を示す。一般的にドライバＩＣ間の接続は基板(Printed Wired Board) を介して例えば図２０のように行われる。
【０００４】
図１８は、従来のドライバＩＣのＴＣＰ形状である。複数個のドライバＩＣに共通な入出力信号用外部接続端子部５１を、ＴＣＰ(Tape Carrier Package)の下側（液晶駆動出力用外部接続端子部５５の反対側）に配置し、この端子部５１とＰＷＢ７１、７２、７５の接続用リード端子をハンダにて接続することにより、ドライバＩＣ間の入出力信号の接続を行っていた。
【０００５】
ＴＣＰのほぼ中央にドライバチップ５７を配置し、上側に液晶駆動出力用外部接続端子部５５、下側に入出力信号用外部接続端子部５１（複数個のドライバＩＣに共通）を有し端子Ｓ１〜Ｓ７を引き出している。
【０００６】
チップ部分は、樹脂によりカバーされ電気的・物理的に保護されている。また、液晶駆動出力用外部接続端子部分５５は、一般的には異方性導電シートを介して、直接液晶パネルに接続される。入出力用外部接続端子部分５１には、ＴＣＰ機材を抜き取ったスリットを設けてあり、ＰＷＢにハンダ接続することにより、複数個のドライバＩＣに共通な信号を供給する事が可能である。
【０００７】
図１９は、チップ５７とＴＣＰとの接続部分の拡大図である。チップ上に設けられたパッド６７とＴＣＰの中央部分に設けられたインナーリード６４を熱的に圧着することにより、電気的・物理的に接続される。
【０００８】
この場合、入出力信号用端子部５１の端子Ｓ１〜Ｓ７は、各信号に対して１本ずつであり、当然パッドも１個ずつである。
【０００９】
図２０は、従来の液晶モジュールの形態図である。６４０（横方向）×４８０（縦方向）ドットのパネルをイメージすると、上下に配されたソースドライバ８個は、それぞれ液晶駆動出力数が１６０本、左側に配されたコモンドライバ４個は、それぞれ液晶駆動出力数が１２０本である。
【００１０】
前記液晶駆動装置による液晶の基本駆動を図２１〜図２４を参照しながら説明する。はじめに液晶の基本駆動について説明する。図２１は液晶の基本駆動方法を示す図である。液晶は電気化学的特性により、一定方向の電界を長時間印加し続けていると劣化する。したがって、液晶に印加される電界の方向が一定周期毎に逆方向になるように、図２１の（ａ）と（ｂ）のように電界の方向を変えなければならない。
【００１１】
液晶パネルにおける電界の印加方法には上記の一定周期毎の反転駆動の他、パネルのドット単位での反転駆動が考えられる。図２２ないし図２４は各種反転駆動方式の例を示すもので、●と○は互いに逆方向に電界が印加されたドットを示し、それぞれ、（ａ）はある垂直期間の様子を示し、（ｂ）はその次の垂直期間の様子を示している。図２２は反転駆動を全ドットを１フレーム単位で同時に変化させるもの、図２３は表示垂直方向に１ライン毎に反転する方法（ライン反転駆動）であり、フレームが代わればフレーム単位でも変化する。図２４は図２３に加え、水平方向のドット単位でも反転制御するもの（ドット反転駆動）である。
【００１２】
各方式において、表示システムの構築性、画質の優劣が異なるが、図２４の駆動方式が最も高画質を得られる。この図２４による駆動方式については、例えば特許文献２において開示されている。
【００１３】
図２５は特許文献２において開示されている上記図２４のドット反転用駆動装置の構成を示すブロック図である。
【００１４】
上記ドット反転用駆動装置には複数個の演算増幅器７６が設けられている。各演算増幅器７６の出力端には２個のスイッチ素子１０２、１０４が接続されている。２個のスイッチ素子１０２、１０４は第１及び第２のＭＯＳトランジスタによって形成されている。スイッチ素子１０２、スイッチ素子１０４のドレイン端子９６は、共通に付随する負荷容量Ｃ２とに結合される。
【００１５】
第１のスイッチ素子１０２のゲート端子はＳＥＬＥＣＴ信号に結合され、他方で、第２のスイッチ素子１０４のゲート端子は相補的なＳＥＬＥＣＴ信号（ＳＥＬＥＣＴ信号の反転信号）に結合されている。
【００１６】
第１のスイッチ素子１０２のソース端子は外部記憶容量６６に結合され、第２のスイッチ素子１０４のソース端子６５は演算増幅器７６の出力に結合されている。ＳＥＬＥＣＴ信号がハイのときには、スイッチ素子１０２は導通し、スイッチ素子１０４は非導通である。ＳＥＬＥＣＴ信号がローのときには、スイッチ素子１０２は非導通であり、スイッチ素子１０４は導通である。
【００１７】
外部記憶容量は、チャージシェア処理を行うためのものである。チャージシェアとは、予備充電の一種であり、ある水平期間にソース信号ラインに貯まった電荷を利用して、その後の水平期間においてソース信号ラインを予備充電することである。予備充電とは、ソース信号ラインの電位をその水平期間のソース信号電位にする前に、あらかじめソース信号ラインに電圧を印加する予備充電を行うものであり、その電圧を印加しておくことで、より早い時期に所望のソース信号電位にまで到達させることを目的とするものである。
【００１８】
図２５において外部記憶容量６６の値は、Ｃ２の値のＮ倍よりもはるかに大きくなるように選択される。但し、ここでＮは画素配列におけるソース信号ラインの数であり、Ｃ２は画素配列の１つのソース信号ラインに典型的に付随する負荷容量である。水平期間の第１の部分の間には、負荷容量Ｃ２上に蓄積された電荷は、外部記憶容量６６に放電される。外部記憶容量６６は、大型の電荷シンクとして働く。ライン反転駆動法が用いられる場合には、各ソースドライバは、各水平期間において、ハイ及びローの電圧を駆動する間に交代しなければならない。
【００１９】
この方法はランダム（すなわち、各水平期間において未知の電圧）ではなく、水平期間の間に一定の極性シフトを有するので、負荷容量をハイに駆動するエネルギの分だけ、次の負荷容量をローに駆動するために差し引かれるので、その分、水平期間の初めにあらためて印加する電圧を節約することができることになる。
【００２０】
また、その逆である。すなわち、負荷容量をローに駆動するエネルギの分だけ、次の負荷容量をハイに駆動するために差し引かれるので、その分、水平期間の初めにあらためて印加する電圧を節約することができることになる。
【００２１】
外部記憶容量６６は、時間の経過に亘ってソース信号ラインに印加される電圧を平均化する。上述したライン反転駆動技術によれば、外部記憶容量６６上に充電される平均電圧は、ソース信号ラインに印加される正の最大電圧と負の最小（絶対値が最大）電圧の中間に存在するバイアス電圧である。例えば、最も正の電圧が＋６ボルトであり最も負の電圧が−６ボルトである場合においては、バイアス電圧はゼロボルトであり、外部記憶容量は、ゼロボルトに、又はその近傍に留まる。
【００２２】
外部記憶容量６６は、共通線(図示なし)と、この場合にはグランド電位であるバイアス電圧源との間に結合され、構成されている。
【００２３】
図２５での駆動装置においてはＳＥＬＥＣＴ信号がハイのときには、一方のスイッチ素子１０２は導通し、もう片方であるスイッチ素子１０４は非導通である。
【００２４】
よって、ＳＥＬＥＣＴ信号がハイになると、複数個からなる一方のスイッチ素子１０２は一斉に導通状態となり、外部に備えられた外部記憶容量６６に結合され、該外部記憶容量６６は演算増幅器７６の出力から負荷容量９６に充電された電力を該外部記憶容量６６に回収若しくは放電するようチャージシェア動作を行う。
【特許文献１】特許第２８３７０２７号公報（公開日平成１０年１２月１４日）
【特許文献２】特表平９−５０４３８９号公報（公表日平成９年４月２８日）
【発明の開示】
【発明が解決しようとする課題】
【００２５】
これまでの液晶表示装置は、テレビ用画面やパソコン用画面等への活用のため、大画面化の要求のもとで開発が進められている。また、一方では、最近、急速に市場が拡大している携帯電話等の携帯端末への活用のため、携帯用表示装置に適した中小型の液晶表示装置ならびに液晶駆動装置の開発が進められている。
【００２６】
上記、用途に合致した液晶表示装置ならびに液晶駆動装置の画面に合わせて液晶駆動装置も、小型、軽量、多出力化、高速化、低コスト化、表示品質の向上さらには低消費電力化（電池駆動を含む）であることが強く求められる。
【００２７】
しかしながら、新規設計の液晶パネルを使用した場合などは画素数や材質の違いから生じる負荷容量等の変化により、それ以前に使用していた液晶パネルとは、十分にチャージシェアするのに要する外部記憶容量が違う。そのため、前者のパネルを使用して、後者のパネルを使用していた場合と同等のチャージシェア特性を得ようとすると、従来技術においては、出力される駆動電圧が一旦、中間の駆動電圧に近づくよう、例えばコントローラから出力されるＳＥＬＥＣＴ信号のパルス幅（ハイ期間）のタイミングを変更し調整する必要があった。それに従って、新たにコントローラの構成を変更し、作成する必要があった。
【００２８】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、画素数や材質の異なる新規設計の液晶パネルを使用した場合などでも、コントローラの構成を変更、作成することを要しない表示装置および駆動装置を実現することにある。
【課題を解決するための手段】
【００２９】
上記の課題を解決するため、本発明に係る駆動装置は、表示データ信号に基づいて出力回路からソース信号ラインに印加される電位であるソース信号電位にて水平期間ごとに表示装置の表示部の画素に電圧を印加することで表示部を駆動する駆動装置であって、上記ソース信号ラインの電位をその水平期間のソース信号電位にする前に予備充電を行う駆動装置において、予備充電処理時には、上記出力回路とソース信号ラインとの接続を切り離し、同一の水平期間においてはソース信号電位が正となるソース信号ラインとソース信号電位が負となるソース信号ラインとを短絡させることでそのソース信号ラインの予備充電を行うスイッチ回路を備えたことを特徴としている。
【００３０】
上記の構成により、同一の水平期間においてはソース信号電位が正となるソース信号ラインとソース信号電位が負となるソース信号ラインとを短絡させることで予備充電を行う。
【００３１】
したがって、表示部内部にて、ソース信号ライン同士を短絡させることで予備充電を完結してしまうので、外部記憶容量が不要であり、したがってそれを調整する必要も生じない。その結果、コントローラから出力されるＳＥＬＥＣＴ信号のパルス幅（ハイ期間）のタイミングを変更し調整する必要がなく、そのため、新たにコントローラの構成を変更したり作成したりする必要がない。
【００３２】
それゆえ、画素数や材質の異なる新規設計の表示部（液晶パネル等）を使用した場合などでも、コントローラの構成を変更、作成することを要しない表示装置および駆動装置を実現することができるという効果を奏する。
【００３３】
また、本発明に係る駆動装置は、上記の構成に加えて、上記スイッチ回路は、予備充電処理時には、Ｒ、Ｇ、Ｂ同色ごとにソース信号ライン同士を短絡させることでそのソース信号ラインの予備充電を行うことを特徴としている。
【００３４】
上記の構成により、予備充電処理時には、Ｒ、Ｇ、Ｂ同色ごとにソース信号ライン同士を短絡させることでそのソース信号ラインの予備充電が行われる。
【００３５】
したがって、上記の構成による効果に加えて、簡素な構成で所望の予備充電を行うことができるという効果を奏する。
【００３６】
また、本発明に係る駆動装置は、上記の構成に加えて、上記出力回路と上記ソース信号ラインとの接続を切り離すタイミングと、上記ソース信号ライン同士の短絡のタイミングとを、任意に設定可能なタイミング調整回路を備えたことを特徴としている。
【００３７】
上記の構成により、上記出力回路と上記ソース信号ラインとの接続を切り離すタイミングと、上記ソース信号ライン同士の短絡のタイミングとが、任意に設定可能である。
【００３８】
したがって、上記の構成による効果に加えて、表示部の設計が変わって、上記接続切り離しおよび短絡のタイミングを調整する必要が生じても、それを容易に変更することができるという効果を奏する。
【００３９】
また、本発明に係る駆動装置は、上記の構成に加えて、一つ一つの画像が、１個以上の画素からなる画素群で表され、どの画素も、各画素間の短絡スイッチを介して、着目画素が属さないすべての画素群中のいずれかの画素と接続され、予備充電処理時には上記短絡スイッチが同時にオンオフすることを特徴としている。
【００４０】
上記の構成により、どの画素群の画素も、必ずどれかの他の画素群の画素と短絡できるように接続される。
【００４１】
したがって、もしどれかのソース信号ラインにおいて画素群を切り離しても、残りの画素群は、短絡相手がなくなることがなく、必ずどれかの他の画素群の画素と短絡される。それゆえ、既知のソースドライバを流用して、画素群を減らしたものを作ったとしても、縦スジ等の表示上の不具合が出るのを抑えることができるという効果を奏する。
【００４２】
また、本発明に係る駆動装置は、上記の構成に加えて、同じ色同士のみが上記短絡スイッチを介して接続されていることを特徴としている。
【００４３】
上記の構成により、上記の構成による効果に加えて、構成を簡素化することができるという効果を奏する。
【００４４】
また、本発明に係る駆動装置は、上記の構成に加えて、どの画素も、バスラインと、各画素とバスラインとの間の短絡スイッチとを介して、着目画素が属さないすべての画素群中のいずれかの画素と接続されていることを特徴としている。
【００４５】
上記の構成により、上記の構成による効果に加えて、構成を簡素化することができるという効果を奏する。
【００４６】
また、本発明に係る駆動装置は、上記の構成に加えて、上記スイッチ回路は、上記ソース信号ライン同士をＲ、Ｇ、Ｂ同色毎にそれぞれ短絡するためのものであって、一端がソース信号ラインと接続された短絡スイッチと、上記出力回路とソース信号ラインとを切り離して出力回路を浮遊状態にする切り離しスイッチとを備え、上記短絡スイッチの他端は、Ｒ、Ｇ、Ｂ同色ごとにそれぞれ共通のバスラインに接続され、予備充電処理時には、Ｒ、Ｇ、Ｂ同色ごとにソース信号ライン同士を短絡させることでそのソース信号ラインの予備充電を行うことを特徴としている。
【００４７】
上記の構成により、どの画素群の画素も、必ずどれかの他の画素群の画素と短絡できるように接続される。
【００４８】
したがって、もしどれかのソース信号ラインにおいて画素群を切り離しても、残りの画素群は、短絡相手がなくなることがなく、必ずどれかの他の画素群の画素と短絡される。それゆえ、既知のソースドライバを流用して、画素群を減らしたものを作ったとしても、縦スジ等の表示上の不具合が出るのを抑えることができるという効果を奏する。
【００４９】
また、本発明に係る駆動装置は、上記の構成に加えて、上記短絡スイッチは、表示装置の表示部に形成されていることを特徴としている。
【００５０】
上記の構成により、上記の構成による効果に加えて、システムの簡易化を図ることができるという効果を奏する。
【００５１】
また、本発明に係る駆動装置は、上記の構成に加えて、一つ一つの画像が、２個以上の画素からなる画素群で表され、各画素群中の画素のうちの少なくとも一つが、同一水平期間中に同じ画素群中の残りの画素とは逆極性であり、各画素群中の全画素同士が、各画素間の短絡スイッチを介して接続され、予備充電処理時には上記短絡スイッチが同時にオンオフすることを特徴としている。
【００５２】
上記の構成により、どの画素群の画素も、必ず同じ画素群内のどれかの他の画素と短絡できるように接続される。
【００５３】
したがって、もしどれかのソース信号ラインにおいて画素群を切り離しても、残りの画素群は、短絡相手がなくなることがなく、必ずどれかの他の画素群の画素と短絡される。それゆえ、既知のソースドライバを流用して、画素群を減らしたものを作ったとしても、縦スジ等の表示上の不具合が出るのを抑えることができるという効果を奏する。
【００５４】
また、本発明に係る表示装置は、上記駆動装置を備えたことを特徴としている。
【００５５】
上記の構成により、同一の水平期間においてはソース信号電位が正となるソース信号ラインとソース信号電位が負となるソース信号ラインとを短絡させることで予備充電を行う。
【００５６】
したがって、表示部内部にて、ソース信号ライン同士を短絡させることで予備充電を完結してしまうので、外部記憶容量が不要であり、したがってそれを調整する必要も生じない。その結果、コントローラから出力されるＳＥＬＥＣＴ信号のパルス幅（ハイ期間）のタイミングを変更し調整する必要がなく、そのため、新たにコントローラの構成を変更したり作成したりする必要がない。
【００５７】
それゆえ、画素数や材質の異なる新規設計の表示部（液晶パネル等）を使用した場合などでも、コントローラの構成を変更、作成することを要しない表示装置および駆動装置を実現することができるという効果を奏する。
【発明の効果】
【００５８】
以上のように、本発明に係る駆動装置は、予備充電処理時には、上記出力回路とソース信号ラインとの接続を切り離し、同一の水平期間においてはソース信号電位が正となるソース信号ラインとソース信号電位が負となるソース信号ラインとを短絡させることでそのソース信号ラインの予備充電を行うスイッチ回路を備えているので、画素数や材質の異なる新規設計の表示部（液晶パネル等）を使用した場合などでも、コントローラの構成を変更、作成することを要しない表示装置および駆動装置を実現することができるという効果を奏する。
【発明を実施するための最良の形態】
【００５９】
〔実施の形態１〕
本発明の一実施形態について図１ないし図１１に基づいて説明すると以下の通りである。
【００６０】
本実施形態は、表示装置として、液晶表示装置を例にとり、すなわち、駆動装置として、液晶駆動装置を例にとって説明する。
【００６１】
図１は、アクティブマトリクス方式の代表例であるＴＦＴ（薄膜トランジスタ）方式の液晶表示装置のブロック構成を示している。
【００６２】
ここでは、同一の水平期間において、ソース信号電位が正のソース信号ラインとソース信号電位が負のソース信号ラインとが存在する様態（すなわち、基本的にはドット反転駆動）である。
【００６３】
ここで、各ソース信号ラインは負荷容量を有している。負荷容量とは、ソース信号ライン自体の容量や、選択されたライン（ゲート信号ラインに沿う方向）における画素の画素容量を含む、ソース信号ラインに関連する負荷の容量である。
【００６４】
この液晶表示装置９００は、液晶表示部（表示部）とそれを駆動する液晶駆動装置（駆動装置)）とで構成されている。
【００６５】
上記液晶表示部は、ＴＦＴ方式の液晶パネル９０１を備えている。この液晶パネル９０１内には、図示しない液晶表示素子と、対向電極（共通電極）９０６とが設けられている。
【００６６】
一方、上記液晶駆動装置は、それぞれＩＣ（Integrated Circuit）からなるソースドライバ９０２およびゲートドライバ９０３と、コントローラ９０４と、液晶駆動電源９０５とを備えている。
【００６７】
ソースドライバ９０２やゲートドライバ９０３は、一般的には、配線のあるフィルム上に先のＩＣチップを搭載した、例えばＴＣＰ（Tape Carrier Package）を液晶パネルのＩＴＯ（Indium Tin Oxide；インジウムすず酸化膜）端子上に実装し、接続したり、先のＩＣチップをＡＣＦ（Anisotropic Conductive Film；異方性導電膜）を介して直接、液晶パネルのＩＴＯ端子に熱圧着して実装し、接続する方法で構成されている。
【００６８】
コントローラ９０４は、デジタル化された表示データ（例えば、赤、緑、青に対応するＲＧＢの各信号）および各種制御信号をソースドライバ９０２に出力すると共に、各種制御信号をゲートドライバへ９０３に出力している。ソースドライバ９０２ヘの主な制御信号は、水平同期信号、スタートパルス信号およびソースドライバ用クロック信号等があり、図中ではＳ１で示されている。一方、ゲートドライバ９０３ヘの主な制御信号は、垂直同期信号やゲートドライバ用クロック信号等があり、図中ではＳ２で示されている。なお、図中、各ＩＣを駆動するための電源は省略している。
【００６９】
液晶駆動電源９０５は、ソースドライバ９０２およびゲートドライバ９０３へ液晶パネル表示用電圧（本発明に関係するものとしては、階調表示用電圧を発生させるための参照電圧）を供給するものである。
【００７０】
外部から入力された表示データは、コントローラ９０４を通してデジタル信号でソースドライバ９０２へ上記表示データＤとして入力される。
【００７１】
ソースドライバ９０２は、入力されたデジタル表示データＤを時分割で内部にラッチし、その後、コントローラ９０４から入力される水平同期信号（ラッチ信号ＬＳ（図５参照）とも言う）に同期してＤＡ（デジタル−アナログ）変換を行う。そして、ソースドライバ９０２は、ＤＡ変換によって得られた階調表示用のアナログ電圧（階調表示電圧）を、液晶駆動電圧出力端子から、後述のソース信号ライン１００４を介して、その液晶駆動電圧出力端子に対応した、液晶パネル９０１内の液晶表示素子（図示せず）へそれぞれ出力する。
【００７２】
次に、上記液晶パネル９０１について説明する。図２は、上記液晶パネル９０１の構成を示している。液晶パネル９０１には、画素電極１００１、画素容量１００２、画素への電圧印加をオン／オフする素子としてのＴＦＴ１００３、ソース信号ライン１００４、ゲート信号ライン１００５、液晶パネルの対向電極１００６（図１の対向電極９０６に相当）が設けられている。図中、Ａで示す領域が１画素分の液晶表示素子である。
【００７３】
ソース信号ライン１００４には、ソースドライバ９０２から、表示対象の画素の明るさに応じた階調表示電圧が与えられる。ゲート信号ライン１００５には、ゲートドライバ９０３から、縦方向に並んだＴＦＴ１００３が順次オンするように走査信号が与えられる。オン状態のＴＦＴ１００３を通して、該ＴＦＴ１００３のドレインに接続された画素電極１００１にソース信号ライン１００４の電圧が印加されると、画素電極１００１と対向電極１００６との間の画素容量１００２に電荷が蓄積され、液晶の光透過率が変化し、表示が行われる。
【００７４】
図３および図４は、液晶駆動波形の一例を示している。これらの図中、１１０１、１２０１はソースドライバ９０２からの出力信号（ソース信号電位）の駆動波形、１１０２、１２０２はゲートドライバ９０３からの出力信号の駆動波形である。１１０３、１２０３は対向電極１００６の電位であり、１１０４、１２０４は画素電極１００１の電圧波形である。液晶材料に印加される電圧は、画素電極１００１と対向電極１００６との電位差（表示電圧）であり、図中では斜線で示されている。
【００７５】
例えば、図３では、駆動波形１１０２で示すゲートドライバ９０３からの出力信号がハイレベルのときＴＦＴ１００３がオンし、駆動波形１１０１で示すソースドライバ９０２からの出力信号（ソース信号電位）と対向電極１００６の電位１１０３との差が画素電極１００１に印加される。このあと、駆動波形１１０２で示されるように、ゲートドライバ９０３からの出力信号はローレベルとなり、ＴＦＴ１００３はオフ状態となる。
【００７６】
このとき、画素では、画素容量１００２があるため、上述の電圧が維持される。図４の場合も同様である。
【００７７】
図３と図４とは、液晶材料に印加される電圧が異なる場合を示しており、図４の場合は、図３の場合と比べて印加電圧が低い。このように、液晶に印加される電圧をアナログ電圧として変化させることで、液晶の光透過率をアナログ的に変え、階調表示を実現している。表示可能な階調数は、液晶に印加されるアナログ電圧の選択肢の数により決定される。
【００７８】
図５は、上記ソースドライバ９０２のブロック構成を示している。以下、基本的な部分のみ説明する。図５に示すように、ソースドライバ９０２は、シフトレジスタ２１、入力ラッチ回路２２、サンプリングメモリ２３、ホールドメモリ２４、レベルシフタ２５、ＤＡ変換回路２６、基準電圧発生回路２７、出力回路２８、パルス幅調整回路（タイミング調整回路）２９、スイッチ回路３０および１／ｎ分周回路３１を備えている。
【００７９】
シフトレジスタ２１は、入力されるスタートパルスＳＰを、入力されるクロック信号ＣＫにて同期をとってシフトさせる。シフトレジスタ２１の各段からは、制御信号がサンプリングメモリ２３に出力される。なお、スタートパルスＳＰは、データ信号Ｄ（表示データＤＲ・ＤＧ・ＤＢ）の水平同期信号ＬＳと同期が取られた信号である。また、シフトレジスタ２１においてシフトされたスタートパルスＳＰは、隣のソースドライバにおけるシフトレジスタ２１にスタートパルスＳＰとして入力され、同様にシフトされる。そして、最もコントローラ４から遠いソースドライバにおけるシフトレジスタまで転送される。
【００８０】
入力ラッチ回路２２は、各色に対応した入力端子にそれぞれシリアルに入力される各６ビットの表示データＤＲ・ＤＧ・ＤＢを一時的にラッチし、サンプリングメモリ２３に送る。
【００８１】
サンプリングメモリ２３は、シフトレジスタ２１の各段からの出力信号（制御信号）を用いて、入力ラッチ回路２２から時分割して送られてくる表示データＤＲ・ＤＧ・ＤＢ（Ｒ・Ｇ・Ｂ各６ビットの合計１８ビット）をサンプリングし、１水平同期期間分の表示データＤＲ・ＤＧ・ＤＢが揃うまで、各表示データＤＲ・ＤＧ・ＤＢを記憶している。
【００８２】
ホールドメモリ２４は、ホールド信号ＬＳに基づき、入力された表示データＤＲ・ＤＧ・ＤＢをラッチする。そして、表示データＤＲ・ＤＧ・ＤＢを、次の水平同期信号ＬＳが入力されるまでの間保持し、レベルシフタ２５に出力する。
【００８３】
レベルシフタ２５は、液晶パネル９０１への印加電圧レベルを処理する次段のＤＡ変換回路２６に適合させるため、表示データＤＲ・ＤＧ・ＤＢの信号レベルを昇圧等により変換する回路である。レベルシフタ２５からは、表示データＤ´Ｒ・Ｄ´Ｇ・Ｄ´Ｂが出力される。
【００８４】
基準電圧発生回路２７は、液晶駆動電源９０５（図１参照）からの参照電圧ＶＲに基づき、階調表示に用いる６４レベルのアナログ電圧を発生させ、ＤＡ変換回路２６に出力する。
【００８５】
ＤＡ変換回路２６は、レベルシフタ２５より入力されるＲＧＢそれぞれ６ビットの表示データＤ´Ｒ・Ｄ´Ｇ・Ｄ´Ｂ（デジタル）に応じて６４レベルの電圧の内の１つを選択することでアナログ電圧に変換して出力回路２８に出力する。即ち、ＤＡ変換回路２６は、図６に示すように、６ビットそれぞれ（Ｂｉｔ０〜Ｂｉｔ５）に対応するスイッチを有している。
【００８６】
そして、ＤＡ変換回路２６は、６ビットの表示データＤ´Ｒ・Ｄ´Ｇ・Ｄ´Ｂに応じたスイッチをそれぞれ選択することにより、基準電圧発生回路２７から入力された６４レベルの電圧の内の１つを選択することとなる。
【００８７】
出力回路２８は、ＤＡ変換回路２６により選択されたアナログ信号を低インピーダンス信号に変え、スイッチ回路３０に出力する。
【００８８】
パルス幅調整回路２９（ホールド信号ＬＳ用）は、上記シフトレジスタ２１に入力されるクロック信号ＣＫを基に１／ｎ分周回路３１にて作成されたクロック信号ＣＬＫと、コントローラ９０４から出力され、ホールドメモリ２４へ入力されるホールド信号ＬＳとに基づいて、３ビットの設定信号ＣＴＲ１〜３に応じてＬＳ信号のパルス幅を任意にｎ段階変更（本実施例では８段階変更）作成するための回路である。なお、パルス幅調整回路２９の構成の詳細な説明は後述する。
【００８９】
スイッチ回路３０は、図９に示すように、アナログスイッチを有し、液晶印加電圧を出力する前に前記パルス幅調整回路２９から出力されるホールド信号ＬＳＡに基づき、出力端子間をＲ、Ｇ、Ｂ同色毎にそれぞれ短絡する短絡スイッチ（短絡手段）３０ａと出力端子を出力回路２８から切り離して出力端子を浮遊状態にする切り離しスイッチ（切り離し手段）３０ｂとを備え、出力端子間をＲ、Ｇ、Ｂ同色毎にそれぞれチャージシェア動作が可能となるよう構成される。
【００９０】
ここでは、上述の通り、同一の水平期間において、ソース信号電位が正のソース信号ラインとソース信号電位が負のソース信号ラインとが存在する様態（すなわち、基本的にはドット反転駆動）であり、そのようなソース信号ライン同士を短絡させる。これにより、液晶パネルのデータ線上に存在する正極性、負極性の電荷で予備充電動作を補助することができる。つまり、液晶パネル内の残留電荷を利用することで液晶駆動電力を低減できる。なお、スイッチ回路３０の動作の詳細な説明は後述する。
【００９１】
パルス幅調整回路２９の詳細を図７および図８を使って説明する。尚、本発明では、制御信号ＣＴＲ１〜３の設定を例えば３ビット（２3＝８となる）とし、８段階のパルス幅調整が可能な一例について説明を行う。しかしながら、以下に説明することは８段階切り替えに限定するものではなく、制御信号ＣＴＲ１〜３の設定に準じて、他の段階数についても同様に適用できる。例えば４ビットであれば、制御信号をＣＴＲ１〜４の４個とし、後述の遅延式Ｔ型フリップフロップ９やＥＸ−ＯＲ回路１１をそれぞれ４個にすればよい。
【００９２】
上記パルス幅調整回路２９は、図８に示すように第１信号生成回路としてのアップカウンタ回路６と、パルス幅信号調整回路としての比較回路７およびＲ−Ｓフリップフロップ８とを有している。
【００９３】
上記アップカウンタ回路６は、設定信号ＣＴＲ１〜ＣＴＲ３の設定数（３ビット）に応じた３つの遅延式Ｔ型フリップフロップ９に入力されるクロック信号によって順次計数動作を行う回路である。
【００９４】
比較回路７は、設定信号ＣＴＲ１〜ＣＴＲ３の設定数（ビット数）と等しい３つのExclusive-ORゲート（以下、ＥＸ−ＯＲ回路と称する)１１と、１つのＯＲ回路１２とを有している。
【００９５】
Ｒ−Ｓフリップフロップ８は、ＮＡＮＤ回路１３にて構成されている。
【００９６】
上記遅延式Ｔ型フリップフロップ９は、シフトレジスタ２１に入力されるクロック信号ＣＫを基に１／ｎ分周回路３１で１／ｎ分周されたクロック信号ＣＬＫが入力されるＣＫ端子と、ホールドメモリ２４に入力されるホールド信号と同じホールド信号ＬＳがリセット信号として入力されるＲ端子と、出力端子Ｑ・Ｑバーとを有している。
【００９７】
尚、出力端子Ｑバーは、出力端子Ｑから出力される信号の反転信号を出力する端子である。
【００９８】
上記３つの遅延式Ｔ型フリップフロップ９の各出力端子Ｑから出力される第１の信号群としての信号Ｑ１、Ｑ２、Ｑ３（図７参照）は、ＯＲ回路１０に出力されると共に、比較回路７に出力されるようになっている。一方、各出力端子Ｑバーから出力される信号は、それぞれの遅延式Ｔ型フリップフロップ９のＤ端子に入力されると共に、１段目および２段目の遅延式Ｔ型フリップフロップ９・９ではクロック信号として次段の遅延式Ｔ型フリップフロップ９のＣＫ端子に入力されるようになっている。
【００９９】
上記ＯＲ回路１０へは、各遅延式Ｔ型フリップフロップ９からの信号Ｑ１、Ｑ２、Ｑ３とホールドメモリ２４へ入力されるホールド信号ＬＳを一旦、インバータ回路５を介し、反転された信号が入力されるようになっている。
【０１００】
つまり、上記構成のアップカウンタ回路６は、設定信号ＣＴＲ１〜ＣＴＲ３の設定数（３ビット）分設けられ、シフトレジスタ２１に入力されるクロック信号ＣＫを基に１／ｎ分周されたクロック信号ＣＬＫと、ホールドメモリ２４に入力されるホールド信号ＬＳとが入力された３つの遅延式Ｔ型フリップフロップ９から、ＯＲ回路１０に、図７に示すような波形の信号Ｑ１、Ｑ２、Ｑ３を出力することで、入力されたクロック信号のパルス数を０〜７までカウントするようになっている。
【０１０１】
ここで、遅延式Ｔ型フリップフロップ９の端子Ｑからの信号について、図７を参照しながら以下、簡単に説明する。尚、各信号は、"１"、"０"の２レベルの２値信号として説明する。
【０１０２】
初段の遅延式Ｔ型フリップフロップ９の端子Ｑから出力される信号Ｑ１は、"０"と"１"とがクロック信号ＣＬＫのパルスの１周期毎に反転するパルス状の信号となっている。つまり、信号Ｑ１は、１水平期間の最初のパルスの１周期が"０"の信号となり、次の周期が、"１"の信号となっている。
【０１０３】
また、次段の遅延式Ｔ型フリップフロップ９の端子Ｑから出力される信号Ｑ２は、"０"と"１"とがクロック信号ＣＬＫのパルスの２周期毎に反転するパルス状の信号となっている。この場合も、水平期間の最初は"０"である。
【０１０４】
さらに、最終段の遅延式Ｔ型フリップフロップ９の端子Ｑから出力される信号Ｑ３は、"０"と"１"とがクロック信号ＣＬＫのパルスの４周期毎に反転するパルス状の信号となっている。この場合も、水平期間の最初は"０"である。
【０１０５】
また、アップカウンタ回路６からのカウント信号である信号ＯＲ１０は、水平期間の最初であるクロック信号ＣＬＫのパルスの１周期目は"０"であり、クロック信号ＣＬＫのパルスの２周期目からは"１"で保持されるようになっている。
【０１０６】
上記各ＥＸ−ＯＲ回路１１には、それぞれ上述のアップカウンタ回路６の遅延式Ｔ型フリップフロップ９からの信号Ｑ１、Ｑ２、Ｑ３が入力されると共に、設定信号ＣＴＲ１〜ＣＴＲ３が入力されるようになっている。
【０１０７】
また、上記ＥＸ−ＯＲ回路１１は、入力される２つの信号が同じであれば"０"となりローレベルの信号をＯＲ回路１０に出力し、２つの信号が異なれば"１"となりハイレベルの信号をＯＲ回路１０に出力するようになっている。
【０１０８】
そして、ＯＲ回路１２では、ＥＸ−ＯＲ回路１１からの信号が入力され、後段のＲ−Ｓフリップフロップ回路８に入力される第２の信号であるリセット信号を出力するようになっている。
【０１０９】
つまり、上記比較回路７は、設定信号ＣＴＲ１〜ＣＴＲ３の設定値とアップカウンタ回路６からのデータ値とを比較することで、該設定値に応じてＲ−Ｓフリップフロップ回路８をリセットするようになっている。
【０１１０】
Ｒ−Ｓフリップフロップ回路８では、上述したように、アップカウンタ回路６からの信号ＯＲ１０をセット信号として入力され、比較回路７からの信号をリセット信号として入力され、前記、設定信号ＣＴＲ１〜ＣＴＲ３の設定値に応じてホールド信号ＬＳＡのパルス幅を任意に変更し、出力できるようになっている。
【０１１１】
そのため、上記ホールド信号ＬＳＡは、即ち、設定信号ＣＴＲ１〜ＣＴＲ３の設定値に応じてクロック信号ＣＬＫのパルス数（ここでは、０〜７の８パルス分）を任意に調整し、出力できるよう構成されている。
【０１１２】
図７によるホールド信号ＬＳＡの一例では、ＣＴＲ１＝"１"、ＣＴＲ２＝"１"、ＣＴＲ３＝"０"により、クロック信号ＣＬＫのパルス数は『４』クロック分、調整された信号が出力される。
【０１１３】
すなわち、調整されるパルス数をｘとし、ＣＴＲ１、ＣＴＲ２、ＣＴＲ３の値をそれぞれａ、ｂ、ｃとすると、
ｘ＝ｃ・２2＋ｂ・２1＋ａ・２0＋１
＝０＋２＋１＋１
＝４
である。
【０１１４】
図１０は図９のスイッチ回路３０のタイミングを説明するためのタイミング図であり、ｔ１〜ｔ３の間がホールド信号ＬＳＡのハイ期間である。
【０１１５】
図１０中、Ａ、Ｂはチャージシェア動作を行わない従来の各ソース信号電位を示すものであり、Ｄ、Ｅは本発明の各ソース信号電位を示すものである。
【０１１６】
Ｄ、Ｅは、図２４で示すようなドット反転駆動における、液晶に印加される電界の方向が互いに逆方向になっている任意のソース信号ラインである。これらはすなわち、白黒表示であれば、例えば隣り合うソース信号ラインであり、カラー表示であれば、同色用（赤なら赤、青なら青）のソース信号ラインのうちで例えば隣り合うソース信号ラインである。
【０１１７】
Ａ、Ｂについても同様である。
【０１１８】
時刻ｔ１が１水平期間の開始時期である。時刻ｔ１までは、ホールド信号ＬＳＡがローレベルで、切り離しスイッチ３０ｂは閉状態（オン）、短絡スイッチ３０ａは開状態（オフ）であり、従来と同じ回路構成となり、出力回路２８から切り離しスイッチ３０ｂおよび出力端子を介して出力される出力信号Ｄ、Ｅは、従来の出力信号Ａ、Ｂと同じである。
【０１１９】
そして、まず、水平期間の開始時期ｔ１と、ＬＳＡの立ち上がりとを一致させるように設定する。その結果、時刻ｔ１のタイミングで、ホールド信号ＬＳＡがハイレベル"Ｈ"に切り換わり、切り離しスイッチ３０ｂはオフし、短絡スイッチ３０ａはオンする。切り離しスイッチ３０ｂがオフすることにより、出力回路２８と出力端子とが電気的に切り離され、短絡スイッチ３０ａがオンすることにより、Ｒ、Ｇ、Ｂ同色毎に出力端子間が電気的に接続されて端子間で電荷が移動し、ある時刻（時刻ｔ２とする）で出力信号ＤとＥは同電位となる。時刻ｔ１から時刻ｔ２までの時間は、負荷容量で決定される充放電時間であり、負荷容量の大きさによって決まる。
【０１２０】
ここで、ｔ１〜ｔ２間は出力端子間で電荷が移動するため、電力は消費されない。
【０１２１】
つぎに、時刻ｔ３のタイミングで、ホールド信号ＬＳＡがローレベル"Ｌ"に切り換わり、切り離しスイッチ３０ｂはオンし、短絡スイッチ３０ａはオフすることにより、時刻ｔ１までの回路状態と同じになり、出力回路２８がソース信号ラインの負荷容量の電荷を充放電し、電力が消費され、ある時刻（時刻ｔ４とする）で出力信号ＤとＥは所望の電位（ソース信号電位）となる。時刻ｔ３から時刻ｔ４までの時間は、負荷容量で決定される充放電時間であり、負荷容量の大きさによって決まる。
【０１２２】
このようにして、
（ａ）：１水平期間の開始時期に、ソース信号ラインとソースドライバとの切り離し
（ｂ）：（ａ）と同時に、ソース信号ライン同士の短絡
（ｃ）：（ｂ）の後、ソース信号ライン同士の短絡解除
（ｄ）：（ｃ）と同時に、ソース信号ラインとソースドライバとの再接続
とのように処理が行われる。なお、（ｂ）は（ａ）より遅い時期としてもよく、（ｄ）は（ｃ）より遅い時期としてもよい。
【０１２３】
また、（ｃ）は（ｂ）と同時（すなわち短絡時間が０）としてもよい。さらには、ＬＳＡがハイである時間を短くして、短絡ソース信号ラインの電位同士が等しくなる前に短絡を解除しても（すなわち、図１０のｔ２の電位（短絡電位）に達する前に、ｔ３からｔ４への変化工程に移ってしまっても）、予備充電の効果はある程度得ることができる。
【０１２４】
短絡させている時間（短絡時間）をどれくらいにするかは、
条件１：「中間の電位（短絡電位）へとどれくらい十分移行させたいか」
条件２：「液晶パネルに書き込みたい電圧（表示電圧）をどれくらい十分に充電させたいか」
条件３：立ち上がり・立ち下がり時間の大きさ（負荷容量の大きさによって決まるので、条件３自体を増減させることは不可能。）
を考慮して決めればよい。
【０１２５】
条件１を重視する場合は、パルス幅調整回路２９において、短絡時間が長くなるように、ＬＳＡのハイの時間を長く設定すればよい。条件２を重視する場合は、パルス幅調整回路２９において、短絡時間が短くなるように、ＬＳＡのハイの時間を短く設定すればよい。すなわち、所望のハイの期間の長さが得られるように、ＣＴＲ１〜３の値を決める。なお、もし、より微小な調整が必要ならば、パルス幅調整回路２９として、ＣＴＲを４種使ったものを用意して１６段階にしたうえでＣＴＲ１〜４の値を決めればよい。より微小な調整が必要ならば、ＣＴＲを５種とすればよい。以下同様である。
【０１２６】
このように、コントローラにおいてＳＥＬＥＣＴ信号のパルス幅（ハイ期間）のタイミングを変更し調整することなく容易に、チャージシェア動作にて中間の駆動電圧へと変化させ、その後スムーズに、液晶パネルに書き込みたい電圧（表示電圧）へと移行させることができる。
【０１２７】
図２５のような外部記憶容量を用いる従来の構成の場合は、古い周辺装置と新しい液晶パネルとの組み合わせでは、チャージシェアを正しく行おうとすると、外部記憶容量を調整する必要がある。一方、本実施形態では、外部記憶容量に頼らず、新しい液晶パネル内部にて、ソース信号ライン同士を短絡させることでチャージシェア処理を完結してしまうので、外部記憶容量が不要であり、したがってそれを調整する必要も生じない。
【０１２８】
また、上記のように、ホールド信号のパルス幅期間を容易に変更できる調整回路をソースドライバ内に内蔵している。そのため、液晶パネルの画素数や材質の違いから生じる負荷容量等の変化に対し、コントローラを構成するＬＳＩをわざわざ変更することなく、簡単にチャージシェア用の制御信号を変更することができるため、信頼性の向上並びに設計変更の高効率化を実現することができる。
【０１２９】
尚、上記説明では、ソースドライバ内に設けられたパルス幅調整回路からの出力信号による調整例の一例を説明したが、コントローラ内にも同様の回路手段を内蔵することにより簡単に変更できることは言うまでもない。この場合には、図１１に示すように、ソースドライバ内にはスイッチ回路として、出力端子間をＲ、Ｇ、Ｂ同色毎にそれぞれ短絡する短絡スイッチ（短絡手段）３０ａと出力端子を出力回路２７から切り離して出力端子を浮遊状態にする切り離しスイッチ（切り離し手段）３０ｂとを備えることで、出力端子間をＲ、Ｇ、Ｂ同色毎にそれぞれチャージシェア動作が可能となるよう構成される。
【０１３０】
この場合、コントローラは、図９のコントローラと同等の機能を有する基本制御部と、パルス幅調整回路２９に相当するパルス幅調整部（図示せず）とを内部に備え、ＬＳとして、上述のＬＳＡ同様パルス幅をパルス幅調整部にて任意に設定可能な信号をソースドライバに出力するように構成すればよい。
【０１３１】
出力端子Ｘ１〜Ｘ１２８・Ｙ１〜Ｙ１２８・Ｚ１〜Ｚ１２８は、それぞれ表示データＤＲ・ＤＧ・ＤＢに対応するものであり、Ｘ、Ｙ、Ｚそれぞれ共に１２８本の端子からなる。このようにして、６４階調表示の各ソースドライバは、表示データＤＲ・ＤＧ・ＤＢに基づいて階調レベルに対応するアナログ信号を液晶パネルに出力し、６４階調の表示を行う。
【０１３２】
また、ここではＲ、Ｇ、Ｂのそれぞれにおいて短絡させているが、ＲとＧ、ＧとＢ、などのように、異なるもの同士であってもよい。
【０１３３】
また、カラー画像以外にも、白黒画像や、さらには２値画像でも適用可能である。
【０１３４】
また、図９では、例えばＲについて、（＋）の１本（Ｘ１）と（−）の１本（Ｘ２）とを短絡しているが、例えば（＋）の２本と（−）の２本とをすべて短絡させてもよい。また、例えば（＋）の２本と（−）の１本とのように、本数が異なっていてもよい。
【０１３５】
本発明は、液晶表示装置を表示データ信号に基づいて駆動する液晶駆動回路であって、クロック信号に基づいたスタートパルス信号を転送する転送回路（シフトレジスタ）と、入力された表示データ信号をクロック信号に同期して取り込み、同期データとして出力するラッチ回路（入力ラッチ回路）と、転送されるスタートパルス信号に基づいて上記同期データをサンプリングして出力するサンプリング回路（サンプリングメモリ）と、前記サンプリング回路のデータに基づいてＤＡ変換（デジタル―アナログ変換）するＤＡ変換回路と、前記ＤＡ変換回路によって得られた階調表示用のアナログ電圧（階調表示用）を出力回路を介して液晶駆動電圧出力端子から液晶印加電圧を出力する出力回路と、を備えた液晶駆動回路において、前記出力回路が液晶印加電圧を出力する直前に出力端子間をＲ、Ｇ、Ｂ同色毎にそれぞれ短絡する短絡スイッチ回路と、前記出力端子を出力手段から切り離して出力端子を浮遊状態にする切り離しスイッチ手段とを有するスイッチ回路を備えた液晶駆動回路のように構成することもできる。
【０１３６】
また、本発明は、上記の構成において、前記スイッチ回路は、一旦、ソースドライバ内に内蔵される制御信号（ＬＳＡ）に基づきチャージシェア動作が可能となるように構成することもできる。
【０１３７】
また、本発明は、上記の構成において、前記スイッチ回路は、設定端子から入力される２値設定信号（ＣＴＲ１、ＣＴＲ２、ＣＴＲ３）に基づき任意にパルス幅期間を調整できるように構成することもできる。
【０１３８】
また、本発明は、上記の構成において、前記スイッチ回路は、コントローラからの制御信号（ＬＳ）に基づきチャージシェア動作が可能となるよう構成され、且つ、設定端子から入力される２値設定信号（ＣＴＲ１、ＣＴＲ２、ＣＴＲ３）に基づき任意にパルス幅期間を調整できるように構成することもできる。
【０１３９】
また、本発明は、上記の構成の液晶駆動回路を搭載している液晶表示装置のように構成することもできる。
【０１４０】
〔実施の形態２〕
本発明の他の実施の形態について図１２ないし図１７に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。
【０１４１】
図１０において、ユーザーからの要求によっては、既に作製されたソースドライバ９０２を基に、出力端子本数を減らしたり、また逆に増やしたりすることで新規の機種を作製することがある。
【０１４２】
例えば、図１２にそれらソースドライバ９０２による構成図の一例を示し、出力端子９１０の本数が４２０出力であったものから出力端子本数を４１４出力として切り替えて作製されるものとする。図１２による一例においては、４２０出力ある出力端子本数に対し、例えばチップ中央のロジック回路９０２ａを挟みそれぞれ３本の出力端子（計６本）は使わないよう構成されている。それにより、ソースドライバ９０２の出力端子本数は４１４出力（４２０出力−６出力）として構成され、液晶パネル９０１に複数個搭載されて使用されるものである。
【０１４３】
以上により、ソースドライバ９０２の６本の出力端子９１０は、液晶パネル９０１内のＲ、Ｇ、Ｂの各々画素には接続されないよう構成されている。すなわち、ソース信号ラインＳ１ないしＳ１８が図示されている。Ｓ１〜Ｓ６、Ｓ１３〜Ｓ１８の出力端子９１０には画素が接続されているが、Ｓ７〜Ｓ１２の出力端子９１０には画素が接続されていない。
【０１４４】
そのことによって、ソースドライバ９０２内の中央のロジック回路９０２ａを挟んだそれぞれ３本の出力端子９１０に接続される短絡スイッチ（短絡手段）３０ａについては、チャージシェア動作は働かない。ここで示した一例では、それぞれＲ、Ｇ、Ｂ画素から構成される画素群Ａ６８およびＡ６９に接続される６本の出力端子がそうであり、それら６本についてはチャージシェア動作は働かない。一方、それ以外のＡ６７およびＡ７０に接続される出力端子については、同色隣接端子間でチャージシェア動作が働くよう構成されているため、消費電力の低減が可能である。
【０１４５】
ここで、図１３は、図１２に示すソースドライバ９０２の出力端子９１０から出力される過渡電圧波形の一例を示しており、一方はＲ、Ｇ、Ｂ画素から構成される画素群Ａ６７およびＡ７０に接続されたチャージシェア動作が可能な出力端子からの過渡電圧波形を、もう一方は、Ｒ、Ｇ、Ｂ画素から構成される画素群Ａ６８およびＡ６９に接続されたチャージシェア動作が働かない出力端子から出力される過渡電圧波形による一例をそれぞれ示している。
【０１４６】
それらを比較した場合、Ｒ、Ｇ、Ｂ画素から構成される画素群Ａ６７およびＡ７０に接続された出力端子は、チャージシェア動作が働くことによって、チャージシェア動作が働かないものと比べて、（１／２）ＶＬＳへの到達が早いという結果となる。なお、ＶＬＳは出力振幅レベルの最大値であり、ＶＳＳは出力振幅レベルの最小値である。その結果、チャージシェアの有無によってドライバ出力端子間において過渡電圧波形差ができるため、図１４に示すように、液晶パネル９０１上に前記ソースドライバ９０２を複数個搭載した場合、ドライバ出力の過渡波形差により表示不具合（縦スジ）の発生が考えられる。図１４はその一例を示し、液晶パネル９０１をグレーベタ表示にした場合、ソースドライバ９０２のチップ中央に６本分の薄い縦スジ９２２が発生する可能性がある。９２１は、縦スジのない、通常の表示部分である。
【０１４７】
そこで、本形態においては、次に説明するように、ユーザーからの仕様変更要求による出力端子本数の切り替えによっても左右されることなく、同色ブロック間でチャージシェア動作が働くように構成することで、上記出力端子間の過渡波形差をなくし、消費電力の削減を実現している。
【０１４８】
図１５に示す通り、ソースドライバ内の出力回路２８にはスイッチ回路（スイッチ回路部）３０として、出力端子９１０間をＲ、Ｇ、Ｂ同色毎にそれぞれ短絡する短絡スイッチ（短絡手段）３０ａと、出力端子９１０を出力回路２８から切り離して出力端子を浮遊状態にする切り離しスイッチ（切り離し手段）３０ｂとを備えている。
【０１４９】
特に、出力端子間において各々Ｒ、Ｇ、Ｂ同色ブロック毎にそれぞれチャージシェア動作が可能となるように、短絡スイッチ（短絡手段）３０ａの一方が、それぞれ共通のバスラインＲＣＳ、ＧＣＳ、ＢＣＳに接続されて構成されている。その結果、図１２で示した構成のように出力端子本数の切り替えに左右されることなく、該ＲＣＳ、ＧＣＳ、ＢＣＳの共通のバスラインを介して、各Ｒ、Ｇ、Ｂ同色ブロック間においてそれぞれチャージシェア動作の実現が可能となるように構成されている。
【０１５０】
このように、本形態では、まず、一つ一つの画像が、１個以上の画素からなる画素群で表されている。ここで、「一つ一つの画像」とは、画面全体で表される一つの画像という意味ではなく、ユーザに一つの色を認識させるための元となる画素、すなわちここではＲ、Ｇ、Ｂの３個の画素（ここではこの３つで一つの「画素群」と称する）で表される画像という意味である。モノクロであれば１画素で１画素群の場合もありうる。
【０１５１】
また、どの画素も、各画素間の短絡スイッチ３０ａを介して、着目画素が属さないすべての画素群中のいずれかの画素と接続されている。そして、予備充電処理時には上記短絡スイッチが同時にオンオフするように構成されている。
【０１５２】
上記の構成により、どの画素群の画素も、必ずどれかの他の画素群の画素と短絡できるように接続される。例えば、着目画素が、ある画素群中のＲであったとすると、その画素Ｒが属さない他のすべての画素群中の、Ｒ、Ｇ、Ｂのうち少なくとも一つと、短絡可能なように接続されているということである。図１５の例では、着目画素が、ある画素群中のＲであったとすると、その画素Ｒが属さない他のすべての画素群中の画素Ｒと、短絡可能なように接続されている。Ｇ、Ｂについても同様である。
【０１５３】
図１５の例以外にも、例えば、第１画素群のＲと、第２画素群のＧと、第３画素群のＲとＧとＢと、第４画素群のＧとＢと、第５画素群のＲと、・・・というふうに接続されるように、短絡スイッチ３０ａを適宜増減して配置する構成とすることもできる。例えば、図１５の構成において、画素群Ａ６７の画素Ｒ、Ｇがそれぞれ接続しているバスラインが入れ替わるように短絡スイッチ３０ａの配置を変更すれば、画素群Ａ６７の画素Ｒは他のすべての画素群の画素Ｇと短絡可能に接続された構成を得ることができる。
【０１５４】
したがって、もしどれかのソース信号ラインにおいて画素群を切り離しても、残りの画素群は、短絡相手がなくなることがなく、必ずどれかの他の画素群の画素と短絡される。それゆえ、既知のソースドライバを流用して、画素群を減らしたものを作ったとしても、縦スジ等の表示上の不具合が出るのを抑えることができる。
【０１５５】
特に、本構成では、スイッチ回路３０は、短絡スイッチ３０ａと、切り離しスイッチ３０ｂとを備えている。短絡スイッチ３０ａは、ソース信号ライン１００４（Ｓ１、Ｓ２、…）同士をＲ、Ｇ、Ｂ同色毎にそれぞれ短絡するためのものであって、一端がソース信号ラインと接続されている。短絡スイッチ３０ｂの他端は、Ｒ、Ｇ、Ｂ同色ごとにそれぞれ共通のバスラインＲＣＳ、ＧＣＳ、ＢＣＳに接続されている。切り離しスイッチ３０ｂは、出力回路２８とソース信号ラインとを切り離して出力回路を浮遊状態にする。そして、予備充電処理時には、Ｒ、Ｇ、Ｂ同色ごとにソース信号ライン同士を短絡させることでそのソース信号ラインの予備充電を行うようになっている。すなわち、本形態では、どの画素も、バスラインと、各画素とバスラインとの間の短絡スイッチとを介して、着目画素が属さないすべての画素群中のいずれかの画素と接続されている。そして、本形態では、同じ色同士のみが上記短絡スイッチを介して接続されている。
【０１５６】
なお、ＲとＲ、ＧとＧ、ＢとＢとにバスラインを分けて設ける以外にも、グループ内に色が混在している構成、例えば
グループ１：Ｘ１（Ｒ）(+)、Ｘ２（Ｇ）(-)、Ｘ３（Ｒ）(+)、Ｘ４（Ｂ）(-)
グループ２：Ｙ１（Ｇ）(+)、Ｙ２（Ｒ）(-)、Ｙ３（Ｂ）(+)、Ｙ４（Ｒ）(-)
グループ３：Ｚ１（Ｂ）(+)、Ｚ２（Ｂ）(-)、Ｚ３（Ｇ）(+)、Ｚ４（Ｇ）(-)
であっても、チャージシェアの効果は得られる。
【０１５７】
また、（白黒またはカラーであって、）すべての画素が１本のバスラインで接続されているような構成」や、「すべてのＲとＧとが１本のバスラインで接続され、すべてのＢが別の１本のバスラインで接続されているような構成」であっても、チャージシェアの効果は得られる。
【０１５８】
次に、図１６に、本形態の変形例を示す。図１６に示す構成においては、図１５で構成されたソースドライバ９０２内に設けられているスイッチ回路（スイッチ回路部）３０の一部分、すなわち出力端子間をＲ、Ｇ、Ｂ同色ブロック毎にそれぞれ短絡するための短絡スイッチ（短絡手段）３０ａを、液晶パネル９０１上に作成することで、システムの簡易化を図るよう構成している。すなわち、３５は、スイッチ回路３０のうちでソースドライバ９０２の内部にある前半部であり、３６は、スイッチ回路３０のうちで液晶パネル９０１の内部にある後半部である。
【０１５９】
このように、短絡スイッチ３０ａを、表示装置の表示部である液晶パネル上に作成することで、システムの簡易化を図れる。
【０１６０】
なお、上記図１６の構成においては、スイッチ回路（スイッチ回路部）３０の一部分３０ａについて液晶パネル９０１上に作成する構成例を示しているが、無論、出力端子を浮遊状態にする切り離しスイッチ（切り離し手段）３０ｂについても同様に液晶パネル９０１上に作成しても何ら問題がないことは言うまでもない。
【０１６１】
このように、本形態においては、出力端子本数の切り替えに左右されることなく、同色ブロック間でチャージシェア動作が働くため出力端子間の過渡波形差をなくし、信頼性の更なる向上並びに低消費電力化を実現することができる。
【０１６２】
図１７はさらなる変形例である。本構成では、一つ一つの画像が、２個以上の画素からなる画素群で表されている。ここで、「一つ一つの画像」の定義は前述の通りである。そして、各画素群中の画素のうちの少なくとも一つが、同一水平期間中に同じ画素群中の残りの画素とは逆極性である。また、各画素群中の全画素（ここではＲとＧとＢ）同士が、各画素間の短絡スイッチ３０ａを介して接続されており、予備充電処理時には短絡スイッチ３０ａが同時にオンオフする構成である。
【０１６３】
すなわち、Ｒ、Ｇ、Ｂ画素から構成される一つの画素群のなかで、画素によって、同じ水平期間中の極性が異なる。例えば、第１画素群中の画素ＲとＧとは、ある水平期間中に正極性であり、第１画素群中の画素Ｂは同じ水平期間中に負極性であるということである。また例えば、第２画素群中の画素Ｒは、ある水平期間中に負極性であり、第２画素群中の画素ＧとＢとは同じ水平期間中に正極性であるということである。このようなことは、交流駆動されるソース信号ラインおよび共通電極に印加する電圧について、位相をずらすなどしてその極性を適宜設定するだけで容易に実現可能である。
【０１６４】
この構成の場合、同図に示すように、トータルで端子を三つ持つような短絡スイッチ３０ａを用いて、同一画素群中で、すべての画素同士、すなわちここではＲとＧとＢ同士を短絡させるような構成が可能である。
【０１６５】
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
【産業上の利用可能性】
【０１６６】
本発明は、液晶表示装置やその駆動装置のような用途にも適用できる。
【図面の簡単な説明】
【０１６７】
【図１】アクティブマトリクス方式の代表例であるＴＦＴ（薄膜トランジスタ）方式の液晶表示装置の構成例を示すブロック図である。
【図２】図１における液晶パネルの構成例を示す回路図である。
【図３】駆動波形の一例を示す図である。
【図４】駆動波形の他の一例を示す図である。
【図５】本発明によるソースドライバの構成例を示すブロック図である。
【図６】ＤＡ変換回路の構成例を示す回路図である。
【図７】本発明による各信号のタイミングを示す図である。
【図８】本発明によるパルス幅調整回路の構成例を示す回路図である。
【図９】本発明によるスイッチ回路の構成例を示す回路図である。
【図１０】本発明によるスイッチ回路のタイミングを示す図である。
【図１１】本発明による他のスイッチ回路の構成例を示す回路図である。
【図１２】ソースドライバの構成例を示すブロック図である。
【図１３】図１２に示すソースドライバの出力端子から出力される過渡電圧波形の一例を示す図である。
【図１４】図１２に示すソースドライバを液晶パネル上に複数個搭載した場合の一例を示す図である。
【図１５】本発明による他のスイッチ回路の構成例を示す回路図である。
【図１６】本発明による他のスイッチ回路の構成例を示す回路図である。
【図１７】本発明による他のスイッチ回路の構成例を示す回路図である。
【図１８】従来のドライバＩＣのＴＣＰ形状を示す平面図である。
【図１９】従来のチップ５７とＴＣＰとの接続部分を示す平面図である。
【図２０】従来の液晶モジュールの形態を示す平面図である。
【図２１】（ａ）および（ｂ）は、液晶の基本的な駆動方法による一例を示す図である。
【図２２】（ａ）および（ｂ）は、各種反転駆動方式による一例を示す図である。
【図２３】（ａ）および（ｂ）は、各種反転駆動方式による一例を示す図である。
【図２４】（ａ）および（ｂ）は、各種反転駆動方式による一例を示す図である。
【図２５】従来のドット反転用駆動装置の構成例を示す回路図である。
【符号の説明】
【０１６８】
５    インバータ回路
６    アップカウンタ回路
７    比較回路
８    Ｒ−Ｓフリップフロップ
９    遅延式Ｔ型フリップフロップ
１０    ＯＲ回路
１１    Exclusive-ORゲート
１２    ＯＲ回路
１３    ＮＡＮＤ回路
２１    シフトレジスタ回路
２２    入力ラッチ回路
２３    サンプリングメモリ回路
２４    ホールドメモリ回路
２５    レベルシフタ回路
２６    ＤＡ変換回路
２７    基準電圧発生回路
２８    出力回路
２９    パルス幅調整回路（タイミング調整回路）
３０    スイッチ回路
３０ａ    短絡スイッチ（短絡手段）
３０ｂ    切り離しスイッチ（切り離し手段）
３１    １／ｎ分周回路
３５    前半部
３６    後半部
９００    液晶表示装置（表示装置）
９０１    液晶パネル
９０２    ソースドライバ
９０２ａ    ロジック回路
９０３    ゲートドライバ
９０４    コントローラ
９０５    液晶駆動電源
９０６    対向電極
９１０    出力端子
９２１    通常の表示部分
９２２    縦スジ
１００１    画素電極
１００２    画素容量
１００３    ＴＦＴ
１００４    ソース信号ライン
１００５    ゲート信号ライン
１００６    対向電極
１１０１、１２０１    ソースドライバからの出力信号の駆動波形
１１０２、１２０２    ゲートドライバからの出力信号の駆動波形
１１０３、１２０３    対向電極の電位
１１０４、１２０４    画素電極の電圧波形
Ａ６７〜Ａ７０    画素群
ＲＣＳ、ＧＣＳ、ＢＣＳ    バスライン
Ｓ１〜１８    ソース信号ライン
【図１】
2005208551.tif 000003
【図２】
2005208551.tif 000004
【図３】
2005208551.tif 000005
【図４】
2005208551.tif 000006
【図５】
2005208551.tif 000007
【図６】
2005208551.tif 000008
【図７】
2005208551.tif 000009
【図８】
2005208551.tif 000010
【図９】
2005208551.tif 000011
【図１０】
2005208551.tif 000012
【図１１】
2005208551.tif 000013
【図１２】
2005208551.tif 000014
【図１３】
2005208551.tif 000015
【図１４】
2005208551.tif 000016
【図１５】
2005208551.tif 000017
【図１６】
2005208551.tif 000018
【図１７】
2005208551.tif 000019
【図１８】
2005208551.tif 000020
【図１９】
2005208551.tif 000021
【図２０】
2005208551.tif 000022
【図２１】
2005208551.tif 000023
【図２２】
2005208551.tif 000024
【図２３】
2005208551.tif 000025
【図２４】
2005208551.tif 000026
【図２５】
2005208551.tif 000027