(57)【要約】  【課題】  高い物理性を持ち、高精度のパラメータの抽出が行えるＳＰＩＣＥパラメータの物理抽出方法を提供することを目的とする。  【解決手段】  トランジスタのドレイン電流Ｉｄｓ−ドレイン電圧Ｖｄｓ特性を測定することにより出力抵抗Ｒｏｕｔ−ドレイン電圧Ｖｄｓ特性を導き、出力抵抗Ｒｏｕｔ−ドレイン電圧Ｖｄｓ特性における特性データの傾き最大点に基づいて近似曲線を作成することにより速度飽和点でのドレイン電圧Ｖｄｓａｔを決定し、速度飽和点でのドレイン電圧Ｖｄｓａｔからチャネル中電子の飽和速度ｖｓａｔを決定する。これにより、ＳＰＩＣＥパラメータの抽出を行う際に、高精度で高い物理性を所有する飽和領域に関するＳＰＩＣＥパラメータを抽出することが出来る。  【選択図】  図６
2005311210.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路の回路シミュレーション装置において使用するトランジスタのＳＰＩＣＥモデルパラメータの抽出方法であって、
前記トランジスタのドレイン電流Ｉｄｓ−ドレイン電圧Ｖｄｓ特性を測定することにより出力抵抗Ｒｏｕｔ−ドレイン電圧Ｖｄｓ特性を導き、
前記出力抵抗Ｒｏｕｔ−ドレイン電圧Ｖｄｓ特性における特性データの傾き最大点に基づいて近似曲線を作成することにより速度飽和点でのドレイン電圧Ｖｄｓａｔを決定し、
前記速度飽和点でのドレイン電圧Ｖｄｓａｔからチャネル中電子の飽和速度ｖｓａｔを決定することを特徴とするＳＰＩＣＥパラメータの物理抽出方法。
【請求項２】
半導体集積回路の回路シミュレーション装置において使用するトランジスタのＳＰＩＣＥモデルパラメータの抽出方法であって、
しきい値電圧Ｖｔｈを基板バイアス電圧Ｖｂｓで微分することにより基板電荷効果係数Ａｂｕｌｋを求める第１工程と、
前記基板電荷効果係数Ａｂｕｌｋに基づいてチャネル中電子の飽和速度ｖｓａｔを求める第２工程と、
前記基板電荷効果係数Ａｂｕｌｋおよびチャネル中電子の飽和速度ｖｓａｔに基づいて基板電荷効果関連パラメータＡ０，Ａｇｓを求める第３工程と、
前記チャネル中電子の飽和速度ｖｓａｔおよび前記基板電荷効果関連パラメータＡ０，Ａｇｓに対して収束判定を行う第４工程を有し、
前記チャネル中電子の飽和速度ｖｓａｔおよび前記基板電荷効果関連パラメータＡ０，Ａｇｓが収束するまで、前記第２工程および前記第３工程を繰返すことにより、前記チャネル中電子の飽和速度ｖｓａｔおよび前記基板電荷効果関連パラメータＡ０，Ａｇｓを更新していくことを特徴とするＳＰＩＣＥパラメータの物理抽出方法。
【請求項３】
前記収束判定の収束条件は、前記第２工程および前記第３工程を繰返す回数が予め決められた回数に達することにより満たされることを特徴とする請求項２記載のＳＰＩＣＥパラメータの物理抽出方法。
【請求項４】
前記収束判定の収束条件は、前記チャネル中電子の飽和速度ｖｓａｔおよび前記基板電荷効果関連パラメータＡ０，Ａｇｓの値を、更新前の値と比較したときの変動値が、予め決められた値よりも小さくなることにより満たされることを特徴とする請求項２記載のＳＰＩＣＥパラメータの物理抽出方法。
【請求項５】
半導体集積回路の回路シミュレーション装置において使用するトランジスタのＳＰＩＣＥモデルパラメータの抽出方法であって、
複数のゲートバイアス印加時にチャネル中電子の飽和速度ｖｓａｔが電流に与える影響を明確にするトランジスタの電気特性を複数のゲート電圧Ｖｇｓに対して測定し、
トランジスタのドレイン電流Ｉｄｓ−ドレイン電圧Ｖｄｓ特性における前記複数のゲート電圧Ｖｇｓの曲線について、傾き最大点に基づいて近似曲線を作成し、
【数５】
2005311210.tif 000014
の式を用いて、チャンネル長変調効果の影響の強度を示すパラメータＰｃｌｍ、および印加するゲートバイアス値の違いにより、飽和領域の物理現象がトランジスタ電流に与える影響の差異を補正するパラメータＰｖａｇを算出することを特徴とするＳＰＩＣＥパラメータの物理抽出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の回路シミュレーションに関し、特に高精度が要求される半導体集積回路の回路シミュレーション装置において使用するトランジスタのＳＰＩＣＥモデルパラメータの抽出方法に関する。
【背景技術】
【０００２】
高精度な回路シミュレーションを実施するためには、その対象回路の構成因子であるトランジスタの実際の電気特性を、トランジスタモデルを用いて、シミュレーション上で高精度に再現する必要がある。
【０００３】
国際的な標準ＭＯＳ型トランジスタ（以下、トランジスタと記す）モデルとして、カリフォルニア大学バークレー校の開発したＢＳＩＭ３、ＢＳＩＭ４が挙げられる。これらは微細化プロセスにおける短チャネル効果や狭チャネル効果等の物理現象をモデル化しており、それらの物理現象に対して高精度なフィッティングを可能とするためにＳＰＩＣＥモデルパラメータ（以下、パラメータと記す）と呼ばれる変数が用意されていることにより、実測特性に良い一致を示すシミュレーションを実現可能とするモデルである。
【０００４】
従来、パラメータの抽出において、高精度のパラメータを必要とする場合、ＢＳＩＭ３ユーザーズマニュアルにも記載されているように、トランジスタの動作領域、またバイアス依存性、サイズ依存性を考慮したパラメータのグルーピングを行い、最小二乗法、改訂マルカート法といった数値計算法等を利用してパラメータ値を抽出しなければ、高精度の抽出結果を得ることは出来ず、またそれだけではモデル本来の物理性を破壊するパラメータ群が抽出される可能性が高く、それぞれのパラメータのフィッティング範囲を設定する等して、対策を取っていた。しかしながら、広いバイアス範囲で使用する場合等において、異常な電気特性を示す可能性も高くなり、そのような課題に対しては、様々な確認を行わなければ実用に耐えないものであった。
【０００５】
また、パラメータの値を電気特性から直接的に算出する方法もあり、これらは、その抽出対象となるトランジスタの電気特性を、物理的現象、もしくは構造から一意に決定可能とする特徴を有する方法である。ＩＥＥＥ  ＥＤＬ学会等で、線形領域の電流式に着目してパラメータＶｔｈ０を決定する方法や、拡散領域のゲート下オーバーラップ長や寄生抵抗を求めるいくつかの方法（非特許文献１）等が提案されている。それらは、トランジスタの電気特性を基に、所望の物理現象を表現するパラメータを数式を用いて抽出可能な形にデータ変換を行い、その作成したデータを基に所望のパラメータの値を直接的に算出する方法であり、パラメータの物理抽出方法という括りで論じられている。これらの方法は、モデル所有の物理性を損なうことなくパラメータ群を抽出するため、特性異常要因を低減させる等、利点も多いが、高精度なパラメータ群を抽出することは出来ていなかった。特に、トランジスタの飽和領域で影響するパラメータの物理的な抽出方法は、これまでほとんど用意されておらず、その中でも本来固定値となるべきチャネル中電子の飽和速度ｖｓａｔは、8万程度の値になることが、実験的確認により、学会等で報告されてきているが、市販のパラメータ抽出装置においては、ｖｓａｔの値は50万程度の値が抽出されることもあった。
【非特許文献１】Yuan Taur 他、“MOSFET Channel Length: Extraction and Interpretation”  IEEE TRANSACTIONS ON ELECTRON DEVICES. P160 Vol.47, NO.1,JANUARY 2000
【発明の開示】
【発明が解決しようとする課題】
【０００６】
従来、飽和領域に顕著に影響を与えるパラメータ、および線形領域と飽和領域の境界部分で影響の強いパラメータについては、いくつかのパラメータに対する直接的な算出による抽出方法が提案されてはいるものの、物理的に正当性が低く、抽出精度としても満足な方法が存在していなかった。
【０００７】
例えば、基板電荷効果を表すパラメータであるＡ０,Ａｇｓは物理性を持たせて抽出する方法が知られている。尚、基板電荷効果とは、トランジスタのチャネル下空乏層の深さが、チャネルに沿って一定とはならない効果であり、トランジスタ電流に影響を与える。パラメータＡ０,Ａｇｓは、基板電荷効果係数Ａｂｕｌｋのゲート電圧依存性を実測した電気特性（図１（a））から作成し、その切片と傾きの値を使用することで直接的に算出することが可能である。具体的には、図１（ｂ）におけるＹ軸の切片がＡ０となり、近似直線の傾きの値がＡｇｓとなる。なお、基板電荷効果係数Ａｂｕｌｋが（Ｖｇｓ−Ｖｔｈ）に比例するのは、例えばＢＳＩＭ３であれば式（数１）より明らかである。
【０００８】
【数１】
2005311210.tif 000003
このようにして求めたパラメータＡ０,Ａｇｓの値は、測定したトランジスタの電気特性に影響を与える物理現象を反映しており、回路シミュレーションに使用するパラメータ値としては望ましいものである。しかしながら、特に長チャネルのトランジスタでは精度の良い値が得られず、実用的ではなかった。
【課題を解決するための手段】
【０００９】
本発明は、飽和領域におけるトランジスタの電気特性をシミュレーション上で再現するＢＳＩＭモデルのパラメータ（ｖｓａｔ，Ａ０,Ａｇｓ,Ｐｃｌｍ,Ｐｖａｇ,Ｐｄｉｂｌｃ１,Ｐｄｉｂｌｃ２）に対し、上記従来方法だけでは不可能であった、電流に影響を与える物理現象を正確に表し、且つ高精度なパラメータ群を抽出する方法を提供するものであり、これによって従来課題となっていた物理性と高精度の両方を兼ね備えたパラメータ群を作成することを可能とする。
【００１０】
本発明は、実測した電気特性から、トランジスタの飽和領域の電気特性に影響を与える物理現象に対し、その効果が顕著に現れる電気特性の一部を取り出し、それぞれ個別に明示するデータ作成を行う方法に特徴を有する。また、その作成したデータから直接的にパラメータを算出する数式の作成方法に特徴を有し、モデル式に対しても、物理現象を明確に示す部分に着目して高い近似精度を持つモデル式と対比させることで、実測値から直接的にパラメータを得る。
【発明の効果】
【００１１】
従来のパラメータ抽出において、物理性を持たせて実施しても、低精度しか見込めなかったトランジスタの飽和領域に関するパラメータ群に対し、本発明は、ＢＳＩＭモデルのパラメータｖｓａｔ,Ａ０,Ａｇｓ,Ｐｃｌｍ,Ｐｖａｇ,Ｐｄｉｂｌｃ１,Ｐｄｉｂｌｃ２に対して物理性が高いだけではなく、高精度なパラメータ値の抽出を提供することができる。また、本発明を初期値計算法として使用し、最適化計算法を組み合わせることで、より高精度なパラメータの抽出を可能とすることができる。
【発明を実施するための最良の形態】
【００１２】
以下、図、及び数式を参照して、本発明の実施の形態について詳細に説明する。なお、図、および数式は、この発明が理解できる程度に簡略化して記載する。また、説明は、Ｎチャネルトランジスタに限定して進めるが、Ｐチャネルトランジスタではキャリアを正孔に変更するだけで、手順としては同様である。
【００１３】
まず、トランジスタの電気的な実測特性から、速度飽和点を決定可能なデータの作成方法及び、決定方法について説明する。
ＭＯＳトランジスタは４端子を所有する電子デバイスであり、Ｎチャネルトランジスタであれば、ゲート端子にしきい値電圧以上の電圧を印加すると、チャネルと呼ばれる電子の通り道がドレイン・ソース間に形成される。その状態でチャネル中の電子の速度がドレイン端で飽和するだけの電界をチャネル中にかけるよう、ドレイン端子に電圧を印加する。この状態は速度飽和状態と称される。それ以上の電圧をドレイン端子に印加すると、線形領域の電流式が適用できる実効的なチャネル長が減少する。このような物理現象を、ＣＬＭ（Channel Length Modulation（チャネル長変調））効果といい、チャネル中電子がドレイン端で速度飽和するドレインバイアス条件が、ＣＬＭ効果が発生する直前のバイアス条件である。
【００１４】
トランジスタから実際に測定したドレイン電流Ｉｄｓ-ドレイン電圧Ｖｄｓ特性（以下、Ｉｄｓ-Ｖｄｓ特性と記す）（図２（a））から、
【００１５】
【数２】
2005311210.tif 000004
により、図２（b）に示す出力抵抗Ｒｏｕｔ−ドレイン電圧Ｖｄｓ特性を導いて特性データを作成する。この特性は、通常のＩｄｓ-Ｖｄｓ特性からは把握できないトランジスタの飽和領域の電流変動量を明確に示すデータであり、出力抵抗Ｒｏｕｔが低い領域の特性は線形領域を意味している。上記データを、モデル作成時の考慮されている物理現象に当てはめて取り扱うことにより、図２（ｂ）に示すようにバイアス条件による現象の切り分けを行うことが出来る。具体的には、ドレイン電圧Ｖｄｓが大きくなるにつれ、線形領域、ＣＬＭ領域、ＤＩＢＬ効果領域、ＳＣＢＥ領域の４つの領域に分けるものとする。
【００１６】
ドレイン電圧Ｖｄｓの増加により、図２（ｂ）にも示す通り、トランジスタは線形領域から速度飽和点に移行し、更にＣＬＭ効果の顕著なＣＬＭ領域に変動している。ドレイン端で速度飽和点を与えるドレインバイアス点（速度飽和点でのドレイン電圧）Ｖｄｓａｔは、ＣＬＭ効果によって大きく影響を受けるものであり、この特性において傾きが急になり始める位置となる。そのＶｄｓａｔの値を決定するには、飽和領域の特性となる図２（ｂ）において傾きの急となるＣＬＭ効果と記載した領域の特性より、傾き最大点を基に近似直線を作成したり、傾き最大点付近の数個のデータをもとに回帰直線を作成して近似直線を作成する等の方法により、ＣＬＭ効果の始まる位置を決定することができ、ＣＬＭ効果の始まる位置におけるドレイン電圧Ｖｄｓの値を求めることによりＶｄｓａｔを一意に決定できる。また、より高精度なＶｄｓａｔを必要とする際には、Ｖｄｓａｔのドレインバイアス印加時のアーリー電圧ＶＡｓａｔの影響を考慮して、シフトすれば良い。
【００１７】
このようにして決定したＶｄｓａｔは、単位幅当たりの規制抵抗パラメータＲＤＳＷ等の線形領域の電流特性において重要なパラメータの値に依らず、飽和領域の特性のみを参照しているため、以下で説明していく飽和領域のパラメータ抽出を順序立てて行うことにより、速度飽和点のみならず、飽和領域の広い範囲で高精度なパラメータ作成を行うことが出来る。
【００１８】
上記方法において決定したＶｄｓａｔの値およびＢＳＩＭ３で用いられている数式を使用することにより、チャネル中電子の飽和速度ｖｓａｔを決定することが可能である。トランジスタの飽和領域での電流値Ｉｄｓａｔは、端子への印加電圧Ｖｄｓａｔ,Ｖｇｓ及びパラメータｖｓａｔ,Ａ０,Ａｇｓを用いて式（数３）で一定となると扱われている。
【００１９】
【数３】
2005311210.tif 000005
しかし実際には、この電流値Ｉｄｓａｔから飽和領域において、ＣＬＭ効果等の現象により、電流はドレインバイアスに依存して増大する。そのことは、ＢＳＩＭ３,ＢＳＩＭ４モデル等においても同様に扱われており、Ｖｄｓａｔ以上のドレインバイアス印加領域（飽和領域）において、ＣＬＭ効果等の現象により、電流はドレインバイアスに依存して、増大するものとして扱われている。つまり、実デバイスにおいて、式（数３）は、速度飽和点でのトランジスタ電流（ドレイン電流）Ｉｄｓを意味しており、決定したＶｄｓａｔの時のトランジスタ電流をＩｄｓａｔとして、式（数３）を用いることで、線形領域の終端となるドレインバイアスでチャネル中電子速度が飽和するという物理的現象を正確に捉えたパラメータ、すなわちチャネル中電子の飽和速度ｖｓａｔを決定することが出来る。また、複数のゲートバイアスでのＩｄｓ−Ｖｄｓ特性を用意しておけば、それぞれのゲートバイアス印加時にチャネル中電子の飽和速度ｖｓａｔを一意に決定可能なため、平均的なチャネル中電子の飽和速度ｖｓａｔを作成、もしくはガウス分布などにより重み付けを行って、値を一意に決定する方法等が可能である。
【００２０】
次に、基板電荷効果関連パラメータＡ０,Ａｇｓ及び、既に説明したチャネル中電子の飽和速度ｖｓａｔの物理抽出方法によって得られるパラメータの高精度化方法について説明する。
【００２１】
チャネル中電子の飽和速度ｖｓａｔと基板電荷効果係数Ａｂｕｌｋは、互いにモデル式（数３）に含まれており、それぞれを独立に決定する際には、いずれかの値を仮想的にある値に固定する必要がある。しかし、そのようにパラメータを仮想的に固定して扱うと、パラメータの精度低下を招くことを避けられない。
【００２２】
そこで、従来より考えられている基板電荷効果関連パラメータＡ０,Ａｇｓ抽出方法に、先に述べたチャネル中電子の飽和速度ｖｓａｔの決定方法を適用することで、高精度で高い物理性を所有する各パラメータｖｓａｔ,Ａ０,Ａｇｓ値の決定を可能とする抽出方法を提供する。
【００２３】
これより、上記パラメータｖｓａｔ,Ａ０,Ａｇｓ値の決定を可能とする抽出方法を、図４を参照して説明する。
（ステップ−４１（第１工程））
まず、始めにモデル式（数１）の元々の定義式である
【００２４】
【数４】
2005311210.tif 000006
を出発点とし、しきい値電圧Ｖｔｈを基板バイアス電圧Ｖｂｓで微分することにより、横軸を基板バイアス電圧Ｖｂｓ、縦軸をしきい値電圧Ｖｔｈとする特性を、Ｉｄｓ−Ｖｇｓ特性（図３（a））の実測値より作成し、回帰直線等を作成して基板電荷効果係数Ａｂｕｌｋ値を決定する（図３（b））。
（ステップ−４２（第２工程））
第１工程で求められた上記基板電荷効果係数Ａｂｕｌｋ値に基づいて、チャネル中の飽和速度ｖｓａｔの値を上記で説明した方法により算出し、この算出された値をチャネル中の飽和速度ｖｓａｔの初期値として使用する。
（ステップ−４３（第３工程））
既に図１を用いて説明した基板電荷効果関連パラメータＡ０,Ａｇｓの算出方法を使用して、基板電荷効果関連パラメータＡ０,Ａｇｓを算出する。
（ステップ−４４（第４工程））
上記定義式（数４）より算出した基板電荷効果係数Ａｂｕｌｋの値、すなわち第１工程により算出された基板電荷効果係数Ａｂｕｌｋの値を初期値とし、チャネル中の飽和速度ｖｓａｔの値、および基板電荷効果関連パラメータＡ０,Ａｇｓの値が、収束判定の収束条件を満たしているか確認する。
【００２５】
ここで、収束条件を満たさなければ、チャネル中の飽和速度ｖｓａｔ算出方法および基板電荷効果関連パラメータＡ０,Ａｇｓ算出方法の反復計算が繰り返される。
この反復計算の方法としては、まず第３工程で算出された基板電荷効果関連パラメータＡ０,Ａｇｓの値を式（数１）に代入することにより再度基板電荷効果係数Ａｂｕｌｋを算出し、再度算出された基板電荷効果係数Ａｂｕｌｋに基づいて、上述した第２工程および第３工程を経ることにより、再度、チャネル中の飽和速度ｖｓａｔおよび基板電荷効果関連パラメータＡ０,Ａｇｓを算出する。
【００２６】
なお、上記収束条件としては、第２の工程および第３の工程を繰返す回数が予め決められた回数に達する場合や、チャネル中電子の飽和速度ｖｓａｔ及び基板電荷効果関連パラメータＡ０,Ａｇｓの値を、更新前の値と比較したときの変動値が、予め決められた値よりも小さくなる場合などがある。
（ステップ−４５）
上記収束条件を満たすことにより、最終的に各パラメータｖｓａｔ,Ａ０,Ａｇｓは一意に決定される。
【００２７】
このようにして求められた３種のパラメータｖｓａｔ、Ａ０,Ａｇｓのうち、チャネル中電子の飽和速度ｖｓａｔは式（数３）により、また基板電荷効果関連パラメータＡ０,Ａｇｓは式（数１）により一意に決定することが可能で、近似による誤差が生じないため、非常に高い抽出精度と物理性を所有するパラメータ群の作成を実現することができる。
【００２８】
次に、パラメータＰｃｌｍ,Ｐｖａｇの抽出方法について説明する。
ＰｃｌｍはＣＬＭ効果の影響の強度を示すパラメータであり、Ｐｖａｇは印加するゲートバイアス値の違いにより、飽和領域の物理現象がトランジスタ電流Ｉｄｓに与える影響の差異を補正するパラメータである。
【００２９】
ＣＬＭ効果は、飽和領域における抵抗Ｒｏuｔの傾きに最も影響を与える効果である（図２（ｂ））。そこで、図５のように複数のゲートバイアス印加時の測定データから、図２と同様の傾き最大点を使用する方法で近似直線を作成する。この作成したデータの傾きの急なＣＬＭ効果の影響が顕著な領域を、モデル式における表現に一致させるために、ドレイン電圧Ｖｄｓの一次関数として表現する。その一次関数の作成方法は、チャネル中電子の飽和速度ｖｓａｔ抽出方法において説明した近似直線作成と同様の方法である。
【００３０】
このようにして作成した近似直線は、実測したトランジスタのＣＬＭ効果のゲートバイアス依存性を、その傾きに含んでおり、異なるゲートバイアス印加時のＲｏｕｔの傾きはそれぞれ異なる結果を示すことになる。各ゲートバイアス条件の下で、例えば飽和領域のＢＳＩＭ３のモデル式である式（数５）より式（数６）を作成することで、連立方程式を作成することが可能であり、これを解いて各パラメータＰｃｌｍ,Ｐｖａｇの値を一意に決定できる。
【００３１】
【数５】
2005311210.tif 000007
【００３２】
【数６】
2005311210.tif 000008
更に、多数のゲートバイアス時でデータを用意すれば、各ゲートバイアス印加時の各パラメータＰｃｌｍ,Ｐｖａｇを算出し、それらを回帰直線等の使用等により、統計的に決定することも可能である。このようにして決定した各パラメータＰｃｌｍ,Ｐｖａｇは、少なくとも二つのゲートバイアスでの実測した特性から、直接算出するために、非常に高い物理性を再現し、且つ高精度なパラメータ抽出を可能とする。
【００３３】
次に、パラメータＰｄｉｂｌｃ１,Ｐｄｉｂｌｃ２の抽出方法について説明する。
これら２つのパラメータはＤＩＢＬ効果と称される物理現象を表現する目的で、モデル式（数１１）中で取り扱われている。この、ＤＩＢＬ効果は、ドレイン電圧の印加による影響で、ソース・チャネル間の電位障壁の高さが減少するためにしきい値電圧Ｖｔｈが下がる効果を表しており、飽和領域の電流特性にも、多大な影響を与える物理現象の1つである。本発明においては、その影響をもっとも顕著に示すＩｄｓ−Ｖｄｓ特性の飽和領域における傾きの比較的小さなバイアス範囲のデータを使用する。このことは、ＣＬＭ効果やＳＣＢＥ（Substrate Current induced Body Effect）といったＤＩＢＬ効果以外の飽和領域における電流増加を招く物理現象の影響が最も小さいバイアス条件を選んでいることを意味している（各現象が支配的になるドレイン電圧範囲については、図２参照）。
【００３４】
ＢＳＩＭ３モデルを使用した場合、ドレイン電流Ｉｄｓは、式（数７）のように表される。
【００３５】
【数７】
2005311210.tif 000009
ここで、
【００３６】
【数８】
2005311210.tif 000010
この式において、ＤＩＢＬ効果がドレイン電流に対し支配的なときを考え、アーリー電圧に着目すると、次のように書き換えることが出来る。
【００３７】
【数９】
2005311210.tif 000011
また、ＢＳＩＭ３モデル中では、以下のような形でＶＡｄｉｂｌを表現している。
【００３８】
【数１０】
2005311210.tif 000012
ここで、θrout(Ｌ)は、式（数１０）である。
【００３９】
【数１１】
2005311210.tif 000013
上式のθrout(Ｌ)をＬで微分し、式(数５)と関連付けることにより、θrout(Ｌ)を決定することができ、複数のゲートバイアスにおけるＩｄｓ−Ｖｄｓ特性の実測値を用意し、それを参照することにより、θrout(Ｌ)の構成因子であるパラメータＰｄｉｂｌｃ１,Ｐｄｉｂｌｃ２を算出することができる。このようにして決定したパラメータＰｄｉｂｌｃ１,Ｐｄｉｂｌｃ２は非常に高い精度で電気特性をシミュレーション上で再現し、且つ高い物理性を所有する。
【００４０】
上述した実施の形態におけるトランジスタの各パラメータの抽出手順を、図６を参照して説明する。
まず、トランジスタのドレイン電流Ｉｄｓ−ドレイン電圧Ｖｄｓ特性を測定することにより（Ｓ６１）、出力抵抗Ｒｏｕｔ−ドレイン電圧Ｖｄｓ特性（速度飽和特性）を導いて（Ｓ６２）、出力抵抗Ｒｏｕｔ−ドレイン電圧Ｖｄｓ特性における特性データの傾き最大点に基づいて近似曲線を作成することにより速度飽和点でのドレイン電圧Ｖｄｓａｔを決定し、そして、Ｉｄｓ−Ｖｇｓ特性から算出したパラメータＡｂｕｌｋの値（Ｓ６３）を使用して、速度飽和点でのドレイン電圧Ｖｄｓａｔからチャネル中電子の飽和速度（パラメータ）ｖｓａｔを算出（Ｓ６４）し、次にパラメータＡ０,Ａｇｓ,ｖｓａｔの高精度化（Ｓ６５，Ｓ６６）を行い、更にパラメータＰｃｌｍ,Ｐｖａｇを（Ｓ６７）、また、パラメータＰｄｉｂｌｃ１,Ｐｄｉｂｌｃ２を（Ｓ６８）算出する。これらを含む装置は、飽和領域の電流特性を高精度に、且つ高い物理性を持ってパラメータ値決定を行うことが出来ることを特徴とする。
【００４１】
このように、飽和領域の電流特性を高精度に、且つ高い物理性を持ってパラメータ値決定を行うことが出来るため、図７のドレイン電流Ｉｄｓ−ドレイン電圧Ｖｄｓ特性が示すように、シミュレーション値と実測値とがほぼ同一とすることができるパラメータ値の抽出を行うことができる。
【産業上の利用可能性】
【００４２】
本発明にかかるパラメータ抽出方法は、飽和領域のパラメータ値を決定する際に、パラメータの物理性、高抽出精度を必要とするＳＰＩＣＥパラメータ抽出ツール等において、プログラム言語等を用いて使用することが可能である。
【図面の簡単な説明】
【００４３】
【図１】従来の方法による基板電荷効果関連パラメータＡ０,Ａｇｓの物理抽出方法を示すものであり、（ａ）はＩｄｓ−Ｖｇｓ特性図、（ｂ）はＡｂｕｌｋ−（Ｖｇｓ-Ｖｔｈ）特性図である。
【図２】本発明の実施の形態におけるトランジスタの電気特性より作成したＣＬＭ効果を明示する特性の１つを示すものであり、（ａ）はＩｄｓ−Ｖｄｓ特性図、（ｂ）はＲｏｕｔ−Ｖｄｓ特性図である。
【図３】同基板電荷効果係数Ａｂｕｌｋの定義式を実測特性に適用し、算出するために作成した特性を示すものであり、（ａ）はＬｏｇ（Ｉｄｓ）−Ｖｇｓ特性図、（ｂ）はＶｔｈ−Ｖｂｓ特性図である。
【図４】同ＳＰＩＣＥパラメータｖｓａｔおよびＡ０,Ａｇｓを高精度に抽出するための抽出フローチャートである。
【図５】同パラメータＰｖａｇ算出のための、作成した特性の一例を示すＲｏｕｔ−Ｖｄｓ特性図である。
【図６】同ＳＰＩＣＥパラメータ抽出装置における各パラメータを抽出するための抽出フローチャートである。
【図７】同ＳＰＩＣＥパラメータ抽出装置を使用したパラメータ抽出結果を示すＩｄｓ−Ｖｄｓ特性図である。
【図１】
2005311210.tif 000015
【図２】
2005311210.tif 000016
【図３】
2005311210.tif 000017
【図４】
2005311210.tif 000018
【図５】
2005311210.tif 000019
【図６】
2005311210.tif 000020
【図７】
2005311210.tif 000021