(57)【要約】【課題】  デッドタイムによる波形の乱れがなく、尚且つ小型化・低コスト化を達成できる電圧駆動型スイッチング素子の制御方法及びこれを用いたゲート制御回路を提供する。【解決手段】  電圧駆動型スイッチング素子１Ａ、１Ｂを用いた電力変換装置において、前記スイッチング素子１Ａ、１Ｂのターンオフ時に過渡制御期間を設け、前記過渡制御期間中は、一旦ゲート電圧を通常のオンレベルから前記スイッチング素子１Ａ，１Ｂの電流飽和レベルが定格電流以下となるようなゲート電圧値まで低下させ、前記過渡制御期間終了後、前記ゲート電圧を前記スイッチング素子１Ａ、１Ｂのオフレベルまで低下させ前記スイッチング素子１Ａ、１Ｂをターンオフさせるようにする。【選択図】  図１
2005110440.tif 000002
【特許請求の範囲】
【請求項１】
電圧駆動型スイッチング素子を用いた電力変換装置において、
前記スイッチング素子のターンオフ時に過渡制御期間を設け、
前記過渡制御期間中は、一旦ゲート電圧を通常のオンレベルから前記スイッチング素子の
電流飽和レベルが定格電流以下となるようなゲート電圧値まで低下させ、
前記過渡制御期間終了後、前記ゲート電圧を前記スイッチング素子のオフレベルまで低下
させ前記スイッチング素子をターンオフさせることを特徴とする電圧駆動型スイッチング
素子の制御方法。
【請求項２】
電圧駆動型スイッチング素子を用いた電力変換装置において、
前記スイッチング素子のターンオフ時に過渡制御期間を設け、
前記過渡制御期間中は、前記スイッチング素子に流れる電流が所定値となるように前記ス
イッチング素子用ゲート電圧を制御し、
前記過渡制御期間終了後、前記ゲート電圧を前記スイッチング素子のオフレベルまで低下
させ前記スイッチング素子をターンオフさせることを特徴とする電圧駆動型スイッチング
素子の制御方法。
【請求項３】
電圧駆動型のスイッチング素子をオンオフさせるための第1のゲート駆動手段と、
前記スイッチング素子の電流飽和レベルが定格電流以下となるようなゲート電圧を発生す
る電圧源を有する第2のゲート駆動手段と、
前記スイッチング素子のゲート入力を前記第1のゲート駆動手段から前記第2のゲート駆動
手段に選択的に切換える切換制御手段と
を具備し、
前記切換制御手段は、前記第1のゲート駆動手段が前記スイッチング素子にターンオフ信
号を与えたとき前記第2のゲート駆動手段側に切換え、所定時間経過後再び前記第1のゲー
ト駆動手段側に戻すようにしたことを特徴とするゲート制御回路。
【請求項４】
電圧駆動型のスイッチング素子をオンオフさせるための第1のゲート駆動手段と、
前記スイッチング素子に流れる電流が所定値になるような制御手段を有する第2のゲート
駆動手段と、
前記スイッチング素子のゲート入力を前記第1のゲート駆動手段から前記第2のゲート駆動
手段に選択的に切換える切換制御手段と
を具備し、
前記切換制御手段は、前記第1のゲート駆動手段が前記スイッチング素子にターンオフ信
号を与えたとき前記第2のゲート駆動手段側に切換え、所定時間経過後再び前記第1のゲー
ト駆動手段側に戻すようにしたことを特徴とするゲート制御回路。
【請求項５】
前記スイッチング素子をデッドタイム０でスイッチングさせるようにしたことを特徴と
する請求項１乃至請求項４のいずれか１項に記載の電圧駆動型スイッチング素子の制御方
法またはゲート制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング時のデッドタイムによる交流出力の高調波を低減可能な電圧駆
動型スイッチング素子の制御方法及びゲート制御回路に関する。
【背景技術】
【０００２】
電圧駆動型スイッチング素子であるＩＧＢＴ（Insulated Gate Bipolar Transistor）
、或いはＭＯＳＦＥＴ（Metal-Oxide-Semiconductor  Field-Effect  Transistor）等を
用いた電力変換装置において、交流出力の高調波発生原因の1つにスイッチング素子のス
イッチング時におけるデッドタイムがある。デッドタイムは、電力変換装置の同一アーム
内のスイッチング素子のスイッチングにおいて、ターンオフのスイッチング時間を考慮し
て対となるスイッチング素子のターンオンのタイミングを正規ゲートパルスのオンタイミ
ングよりも遅らせる時間である。これにより、スイッチング切換時のスイッチングの重な
りによる上下アーム短絡を防止することができる。このようなデッドタイムを設けると、
ターンオンのタイミングが正規ゲートパルスよりも遅れるため、電力変換装置の電圧出力
が歪み、交流出力の高調波が増加してしまう。
【０００３】
従来から、交流出力の高調波低減のためのデッドタイム補償方法は研究されているが、
出力の電流位相を検出し、この信号によりＰＷＭ制御の電圧指令を補償する手法が一般的
となっている（例えば非特許文献１参照。）。
【０００４】
非特許文献１に示されている従来技術について図４及び図５を参照して説明する。図４
は、電圧駆動型スイッチング素子であるＩＧＢＴを用いた電力変換装置１アーム分の回路
構成図である。図４において、Ｓ１、Ｓ２は夫々正側及び負側のＩＧＢＴであり、夫々に
逆並列にフライホイルダイオードＤ１、Ｄ２が接続されている。Ｅ１及びＥ２は電圧Ｖｄ
を持つ正側及び負側の直流電源であり、Ｓ１及びＳ２で構成される電力変換装置１アーム
分に２Ｖｄの大きさの直流電圧が供給されている。
【０００５】
今、負荷電流Iが図４に示した方向に流れている状態でフライホイールダイオードＤ２
からＩＧＢＴＳ１へ転流する場合を考える。デッドタイムのない正規のスイッチングに対
し、デッドタイムがあるスイッチングでは、出力電圧Vｏｕｔがデッドタイムｔｄだけ遅
れて−Vｄから＋Vｄとなるため、交流出力が歪むことになる。従来の補償方法は、電流方
向と素子のスイッチング状態から、デッドタイムｔｄだけゲート信号のオン／オフの切換
を早め、Vｏｕｔの変化が正規スイッチングと同じタイミングになるようにし、これによ
り、交流出力の歪みを抑制している。
【０００６】
これらの従来のデッドタイム補償を行ったときのゲード波形と出力電圧の関係示すタイ
ムチャートが図５である。
【０００７】
図５（ａ）に示したように、デッドタイムを考慮しない本来のスイッチング動作は、負
側のＩＧＢＴＳ２をオフすると同時に正側のＩＧＢＴＳ１をオンする。この時、負荷力率
が遅れであれば、負荷に流れていた電流は負側のダーオードＤ２から正側のＩＧＢＴＳ１
に転流し、出力電圧は−Ｖｄから＋Ｖｄにステップ状に変化する。
【０００８】
ところが、前述したように、スイッチング動作の過渡時の短絡を防止するため、図５（
ｂ）に示したように、正側のＩＧＢＴＳ１の点弧タイミングをデッドタイムｔｄだけ遅ら
せることが必要となる。このため出力電圧が−Ｖｄから＋Ｖｄにステップ変化するタイミ
ングがｔｄだけ遅れ、交流電圧の波形が乱れる。
【０００９】
この対策として、図５（ｃ）に示すように、デッドイタイム補償を行い、負側のＩＧＢ
ＴＳ２のオフタイミングをデッドタイムｔｄだけ早めれば、波形の乱れのない正規の出力
電圧を得ることができる。
【非特許文献１】電気学会編「パワーエレクトロニクス回路」、第一版、第一刷、オーム社、平成１２年１１月３０日、ｐ２０２−２０５
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかし、上述した方法による補正は、どのような幅のパルスでも制御可能な場合は有効
であるが、実際には制御可能なパルスの幅には制約がある。従って特にスイッチング周波
数が高い場合には、デッドタイムを完全に補償できなくなってくる。また、各相の交流電
流の方向を検出する電流検出器が複数台必要であり、電力変換装置の構成が複雑になる。
【００１１】
本発明は、上記の事情を鑑みてなされたもので、その目的は、本質的にデッドタイムに
よる波形の乱れがなく、且つ簡単な回路構成で実現可能な電圧駆動型スイッチング素子の
制御方法及びゲート制御回路を提供することにある。
【課題を解決するための手段】
【００１２】
上前記目的を達成するために、本発明の第1の発明である電圧駆動型スイッチング素子
の制御方法は、電圧駆動型スイッチング素子を用いた電力変換装置において、前記スイッ
チング素子のターンオフ時に過渡制御期間を設け、前記過渡制御期間中は、一旦ゲート電
圧を通常のオンレベルから前記スイッチング素子の電流飽和レベルが定格電流以下となる
ようなゲート電圧値まで低下させ、前記過渡制御期間終了後、前記ゲート電圧を前記スイ
ッチング素子のオフレベルまで低下させ前記スイッチング素子をターンオフさせることを
特徴としている。
【００１３】
また、本発明の第2の発明である電圧駆動型スイッチング素子のゲート制御回路は、電
圧駆動型のスイッチング素子をオンオフさせるための第1のゲート駆動手段と、前記スイ
ッチング素子の電流飽和レベルが定格電流以下となるようなゲート電圧を発生する電圧源
を有する第2のゲート駆動手段と、前記スイッチング素子のゲート入力を前記第1のゲート
駆動手段から前記第2のゲート駆動手段に選択的に切換える切換制御手段とを具備し、前
記切換制御手段は、前記第1のゲート駆動手段が前記スイッチング素子にターンオフ信号
を与えたとき前記第2のゲート駆動手段側に切換え、所定時間経過後再び前記第1のゲート
駆動手段側に戻すようにしたことを特徴としている。
【発明の効果】
【００１４】
本発明によれば電圧駆動型スイッチング素子を用いた電力変換装置において、従来のゲ
ート回路に簡素な回路を追加するのみで、上下アーム短絡による短絡電流で素子を破壊す
ることなくデッドタイム０でスイッチング素子をスイッチングさせることができるので、
本質的にデッドタイムによる波形の乱れがなく、且つ簡単な回路構成で実現可能な電圧駆
動型スイッチング素子の制御方法及びゲート制御回路を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施例を図面を参照して説明する。
【実施例１】
【００１６】
図１は本発明に係る電圧駆動型スイッチング素子のゲート制御回路の回路構成図であり
、ＩＧＢＴを用いた電力変換装置１アーム分についての回路構成を示している。図１にお
いて、正側ＩＧＢＴ１Ａ、負側ＩＧＢＴ１Ｂには夫々逆並列にフライホイールダイオード
Ｄ１、Ｄ２が接続され、直流電源３Ａ及び３Ｂから成る直列回路から直流電圧２Ｖｄが供
給されている。
【００１７】
正側ＩＧＢＴ１Ａ、負側ＩＧＢＴ１Ｂには、夫々ゲート回路４Ａ、４Ｂからゲート抵抗
５Ａ、５Ｂを介しゲート電圧が供給されている。また、正側ＩＧＢＴ１Ａ、負側ＩＧＢＴ
１Ｂのゲート端子は、夫々スイッチ６Ａ、６Ｂ及びダイオード８Ａ、８Ｂを介してゲート
電圧低減用電源９Ａ、９Ｂに接続されている。切換制御回路７Ａ、７Ｂは、ゲート回路４
Ａ、４Ｂから与えられるゲート電圧がオフとなったとき一定時間だけ夫々スイッチ６Ａ、
６Ｂにオン指令を発するように動作する。
【００１８】
今、遅れ電流Iが図１の矢印の方向に流れているとき、フライホイールダイオードＤ２
からＩＧＢＴＳ１へ転流する場合を考える。図示しない基準ゲート信号はデッドタイム０
で制御され、ゲート回路４Ａ，４Ｂに入力される。ゲート回路４Ｂのターンオフ時のオフ
信号を切換制御回路７Ｂが検出し、スイッチ６Ｂがオンする。これにより、負側ＩＧＢＴ
１Ｂのゲート電圧は＋１５Vからゲート電圧低減用電源９Ｂの電圧Vｇｅ１Ｂに低下し短時
間ゲート電圧をVｇｅ１Ｂに保持する。Vｇｅ１Ｂの値としては、ＩＧＢＴ１Ｂの電流飽和
レベルが定格電流値よりも十分低い値となるゲート電圧値を選定しておく。
【００１９】
一方、ゲート回路４ＢからＩＧＢＴ１Ｂにオフ信号が与えられると同時に、ＩＧＢＴ１
Ａにデッドタイム０でオン信号が入力されターンオンする。この時、上下アームは短絡状
態になるが、このときの短絡電流はＩＧＢＴ１Ｂのゲート電圧値Vｇｅ１Ｂで決まる電流
値に制限されるので、スイッチング素子を破壊せずにデッドタイム０でスイッチングさせ
ることができる。
【００２０】
以上の動作を示したのが図２のタイムチャートである。図２において、Ｇａｔｅ１Ａ、
Ｇｅｔｅ１Ｂが正規のゲートパルスであり、ターンオン側の素子であるＩＧＢＴ１Ａには
ゲートパルスＧａｔｅ１Ａ通りの動作を行うようにゲート電圧Ｖｇｅ１Ａが与えられる。
ところが、タ−ンオフ側の素子ＩＧＢＴ１Ｂのゲート電圧は、Ｇａｔｅ１Ｂからオフパル
スが出て一定の期間だけＶｇｅｓ１Ｂに保持される。この一定の期間を過渡制御期間ｔｈ
と呼ぶ。
【００２１】
上記動作の結果、ＩＧＢＴ１ＡとＩＧＢＴ１Ｂは短絡状態となるが、素子ＩＧＢＴ１Ｂ
に流れる電流Ｉ１Ｂは図２に示したように定格電流より低い値となる。素子ＩＧＢＴ１Ａ
に流れる電流Ｉ１Ａは図２に示したようにこの電流に負荷電流が加わった値となる。以上
はＩＧＢＴ１Ｂのターンオフ動作についての説明であるが、ＩＧＢＴ１Ａの動作も全く同
様になる。この結果、出力電圧Ｖｏｕｔは当初狙った通りの波形を示すことになる。
【００２２】
以上説明したように、本発明によれば、デッドタイムによる高調波を本質的に抑制でき
、また従来のデッドタイム補償で必要であった電流検出器を必要としないため、簡単な回
路構成で実現可能な電圧駆動型スイッチング素子の制御方法及びゲート制御回路を提供で
きる。
【実施例２】
【００２３】
図３は本発明の実施例２を示すゲート制御回路の構成図である。この実施例２の各部に
ついて、図１の実施例１に係るゲート制御回路の各部と同一部分は同一符号で示し、その
説明を省略する。この実施例２が実施例１と異なる点は、電圧低減用電源９Ａ及び９Ｂを
可変電圧電源とし、新たに設けた電流検出器１０Ａ、１０Ｂで検出したアーム電流と電流
設定器１１Ａ、１１Ｂで設定された設定電流を夫々比較し、この誤差が０となるように電
圧低減用電源９Ａ及び９Ｂを夫々制御する電流制御回路１２Ａ、１２Ｂを追加した点であ
る。
【００２４】
このような構成とすれば、切換制御回路７Ｂにより過渡制御期間ｔｈだけゲート電源か
ゲート回路４Ｂから、電圧低減用電源９Ｂに切換えられた状態で、ＩＧＢＴ１Ｂに流れる
電流が電流設定器１１Ｂで設定した電流となるように電圧低減用電源９Ｂの電圧即ちＩＧ
ＢＴ１Ｂのゲート電圧は制御される。ＩＧＢＴ１Ａについても同様である。
【００２５】
このようにすれば、過渡制御期間ｔｈにおける短絡電流を所望の値に抑制可能となり、
デッドタイムによる高調波を本質的に抑制でき、簡単な回路構成で実現可能な電圧駆動型
スイッチング素子の制御方法及びゲート制御回路を提供できる。
【００２６】
尚、切換を高速に且つ安定に行うため電圧低減用電源９Ａ、９Ｂ及び切換制御回路７Ａ
，７Ｂは素子のゲート端子近傍に配置することが好ましい。
【図面の簡単な説明】
【００２７】
【図１】本発明に係るゲート制御回路の実施例１を示す回路構成図。
【図２】実施例１の動作を示すタイムチャート。
【図３】本発明に係るゲート制御回路の実施例２を示す回路構成図。
【図４】従来技術の回路構成図。
【図５】従来技術の動作を示すタイムチャート。
【符号の説明】
【００２８】
１Ａ、１Ｂ  ＩＧＢＴ
２Ａ、２Ｂ  フライホイールダイオード
３Ａ、３Ｂ  直流電源
４Ａ、４Ｂ  ゲート回路
５Ａ、５Ｂ  ゲート抵抗
６Ａ、６Ｂ  スイッチ
７Ａ、７Ｂ  切換制御回路
８Ａ、８Ｂ  ダイオード
９Ａ、９Ｂ  ゲート電圧値低減用電圧源
１０Ａ、１０Ｂ  電流検出器
１１Ａ、１１Ｂ  電流設定器
１２Ａ、１２Ｂ  電流制御器
【図１】
2005110440.tif 000003
【図２】
2005110440.tif 000004
【図３】
2005110440.tif 000005
【図４】
2005110440.tif 000006
【図５】
2005110440.tif 000007