(57)【要約】【課題】  画像データのデータサイズに応じた的確な補正を行うことが可能な画像変換装置を提供する。【解決手段】  プロジェクタからスクリーンに投影される画像の表示特性を補正するための所定の処理を行う複数の画像処理部１０１と、複数の画像処理部に対して着脱可能であり、入力画像データを各画像処理部で処理可能なデータサイズを有する複数の画像データに分割し、各分割画像データを各画像処理部に供給する画像分割部２００と、複数の画像処理部に対して着脱可能であり、各分割画像データに対して各画像処理部で所定の処理が施された各画像データを入力画像データのデータサイズに対応したデータサイズを有する画像データに合成し、合成された画像データをプロジェクタに供給する画像合成部３００とを備えている。【選択図】      図３
2005229385.tif 000002
【特許請求の範囲】
【請求項１】
プロジェクタからスクリーンに投影される画像の表示特性を補正するための所定の処理を行う複数の画像処理部と、
前記複数の画像処理部に対して着脱可能であり、入力画像データを前記各画像処理部で処理可能なデータサイズを有する複数の画像データに分割し、各分割画像データを前記各画像処理部に供給する画像分割部と、
前記複数の画像処理部に対して着脱可能であり、前記各分割画像データに対して前記各画像処理部で前記所定の処理が施された各画像データを前記入力画像データのデータサイズに対応したデータサイズを有する画像データに合成し、合成された画像データをプロジェクタに供給する画像合成部と、
を備えたことを特徴とする画像変換装置。
【請求項２】
前記画像分割部は、分割された画像の隣接部分が互いにオーバーラップするように前記入力画像データを分割する
ことを特徴とする請求項１に記載の画像変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マルチプロジェクションシステムにおける画像変換装置に関する。
【背景技術】
【０００２】
複数の画像をスクリーンに投影して１つの画像を形成するマルチプロジェクションシステムでは、投影された各画像間の繋ぎ目が目立たないようにする等の対策を講じる必要がある。そのため、スクリーン上にキャリブレーション用の画像（テストパターン）を投影し、それをデジタルカメラ等の撮影手段で撮影して、得られた画像データに基づいて画像変換装置により幾何補正や色補正といった各種の補正を行っている（特許文献１、特許文献２参照）。
【０００３】
図１４は、マルチプロジェクションシステムにおける従来の画像変換装置等の構成例を示したブロック図である。図１４に示すように、各入力画像信号が各画像処理部において補正処理され、補正処理された各画像信号が各プロジェクタに送出される構成となっている。すなわち、１つの画像処理部が１つの画像変換装置に対応する構成となっている。
【特許文献１】特開２００１−５４１３１号公報
【特許文献２】特開平９−３２６９８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来の画像変換装置では、装置コストや回路規模の増大を招くといった理由から、例えばＳＸＧＡ対応の専用ＩＣや容量の少ないメモリが使用されており、一定画素以上及び一定ピクセルクロックレート以上の画像を処理することはできなかった。すなわち、従来の画像変換装置は、ＳＸＧＡ等の所定の規格に対応できるように構成されているだけであり、例えばＳＸＧＡよりも高精細な画像には対応することができなかった。
【０００５】
本発明は上記従来の課題に対してなされたものであり、画像データのデータサイズに応じた的確な補正を行うことが可能な画像変換装置を提供することを目的としている。
【課題を解決するための手段】
【０００６】
本発明に係る画像変換装置は、プロジェクタからスクリーンに投影される画像の表示特性を補正するための所定の処理を行う複数の画像処理部と、前記複数の画像処理部に対して着脱可能であり、入力画像データを前記各画像処理部で処理可能なデータサイズを有する複数の画像データに分割し、各分割画像データを前記各画像処理部に供給する画像分割部と、前記複数の画像処理部に対して着脱可能であり、前記各分割画像データに対して前記各画像処理部で前記所定の処理が施された各画像データを前記入力画像データのデータサイズに対応したデータサイズを有する画像データに合成し、合成された画像データをプロジェクタに供給する画像合成部と、を備えたことを特徴とする。
【０００７】
前記画像分割部は、分割された画像の隣接部分が互いにオーバーラップするように前記入力画像データを分割することが好ましい。
【発明の効果】
【０００８】
本発明によれば、各画像処理部の処理能力以上の画像に対しては、複数の画像処理部を用いて補正処理を行うことができるため、画像データのデータサイズに応じた的確な補正を行うことが可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施形態を図面を参照して説明する。
【００１０】
図１は、本発明の実施形態に係るマルチプロジェクションシステムの機能的な構成を示したブロック図である。
【００１１】
基本的な構成は通常のマルチプロジェクションシステムと同様であり、システム全体の制御を行う制御部１１、スクリーン上に投影する画像を表示する画像表示部１２、テストパターン（キャリブレーションパターン）を生成するテストパターン生成部１３、画像表示部１２からスクリーン上に投影されたテストパターンを撮影するテストパターン撮影部１４、撮影されたテストパターンに基づいて各種画像補正データを算出する画像補正データ算出部１５及び、算出された画像補正データを用いて入力画像データを補正して出力画像データを生成する画像変換部１６を備えている。
【００１２】
図２は、本実施形態に係るマルチプロジェクションシステムの具体的な構成を説明するための説明図である。
【００１３】
パーソナルコンピュータ２１は、図１に示した制御部１１、テストパターン生成部１３及び画像補正データ算出部１５の機能を備えたものであり、システム全体の制御を行う他、各種テストパターンの生成機能、各種の演算機能を備えている。パーソナルコンピュータ２１には、収納容器（ラック）２２に収められた複数の画像変換装置が接続されている。この画像変換装置は、図１に示した画像変換部１６の機能を備えたものである。
【００１４】
収納容器２２に収められた複数の画像変換装置には、複数のプロジェクタ２３が接続されている。プロジェクタ２３は、図１に示した画像表示部１２に対応するものであり、複数のプロジェクタ２３からスクリーン２４に投影された各画像は、画像間で繋ぎ目を有するようにして（オーバーラップするようにして）、スクリーン２４上で一つの画像として合成される。プロジェクタ２３からはスクリーン２４上に、通常の静止画や動画の他、キャリブレーション時（テストパターン投影時）には所定のテストパターンが投影される。なお、プロジェクタ２３には、ＬＣＤプロジェクタやＤＬＰプロジェクタを用いることが可能である。
【００１５】
パーソナルコンピュータ２１には、テストパターン撮影用のカメラ２５も接続されている。このカメラ２５は、図１に示したテストパターン撮影部１４に対応するものであり、複数のプロジェクタ２３からスクリーン２４上に投影されたテストパターンを撮影する。このカメラ２５によって得られた画像データはパーソナルコンピュータ２１に送られ、各種画像補正データが算出される。
【００１６】
図３は、上述したマルチプロジェクションシステムに用いる画像変換装置５０の構成例を示したブロック図である。
【００１７】
各画像処理部１０１（チャンネル１）及び画像処理部１０２（チャンネル２）は、プロジェクタからスクリーンに投影される画像の表示特性を補正するための所定の処理を行うものであり、制御部１１１、各プロジェクタから投影される画像の投影位置を補正するために用いる幾何補正部１１２、各プロジェクタから投影される画像の色や輝度を補正するために用いるカラーマトリクス変換部１１３、各プロジェクタに対するガンマ変換を行うガンマ変換部１１４及びフレームメモリ１１５を備えている。これらの画像処理部１０１及び画像処理部１０２の基本的な構成は、図１４に示した従来の画像処理部の構成と同様であり、例えばＳＸＧＡ用等の既存の構成を流用することが可能である。
【００１８】
また、各画像処理部１０１及び１０２は、接続部１２０及び接続部１３０を備えており、接続部１２０に後述する画像分割部２００を、接続部１３０に後述する画像合成部３００を接続することにより、ＵＸＧＡ等の画素数の多い画像データに対しても対応することが可能である。また、ＳＸＧＡ等の画素数の比較的少ない画像データに対しては、画像分割部２００及び画像合成部３００を接続せずに、画像処理部１０１及び１０２の各接続部１２０をそれぞれＡ／Ｄ変換部４０１及び４０２の各接続部４１０に接続するとともに、画像処理部１０１及び１０２の各接続部１３０をそれぞれＤ／Ａ変換部５０１及び５０２の各接続部５１０に接続することで、画像処理部１０１及び１０２それぞれによって従来と同様の補正処理を行うことが可能である。
【００１９】
画像分割部２００は、画像処理部１０１及び１０２の入力側インターフェースとして機能するものであり、Ａ／Ｄ変換部４０１でＡ／Ｄ変換された入力画像データを各画像処理部１０１及び１０２で処理可能なデータサイズに分割するものである。この画像分割部２００は、入力信号制御部２１１、ライト制御部２１２及びリード制御部２１３からなる制御部２１０及び、複数の画像格納メモリＡ１、Ａ２、Ｂ１及びＢ２からなる画像格納部２２０を備えている。ライト制御部２１２は画像格納部２２０に対する書き込み制御を行うものであり、リード制御部２１３は画像格納部２２０に対する読み出し制御を行うものである。
【００２０】
また、画像分割部２００は、接続部２３０及び接続部２４０を備えており、これらの接続部２３０及び接続部２４０をそれぞれ、画像処理部の接続部１２０及びＡ／Ｄ変換部４０１の接続部４１０に接続することが可能である。
【００２１】
画像合成部３００は、画像処理部１０１及び１０２の出力側インターフェースとして機能するものであり、各画像処理部１０１及び１０２で補正処理の施された各分割画像データを合成して、合成された画像データをＤ／Ａ変換部５０１を介してプロジェクタに供給するものである。この画像合成部３００は、出力信号制御部３１１、ライト制御部３１２及びリード制御部３１３からなる制御部３１０及び、複数の画像格納メモリａ１、ａ２、ｂ１及びｂ２からなる画像格納部３２０を備えている。ライト制御部３１２は画像格納部３２０に対する書き込み制御を行うものであり、リード制御部３１３は画像格納部３２０に対する読み出し制御を行うものである。
【００２２】
また、画像合成部３００は、接続部３３０及び接続部３４０を備えており、これらの接続部３３０及び接続部３４０をそれぞれ、画像処理部の接続部１３０及びＤ／Ａ変換部５０１の接続部５１０に接続することが可能である。
【００２３】
図４は、図３に示した画像変換装置５０の使用状態の一例を示したブロック図である。図４に示すように、複数の画像変換装置５０を用いてスクリーン上に１枚の画像が形成される。例えば、図２に示したような４台のプロジェクタを用いて１つの画像（例えばＵＸＧＡ等の画素数の多い画像）をスクリーン上に表示する場合には、図３に示した画像変換装置５０を４つ用いればよい。また、例えばＳＸＧＡ等の画素数の比較的少ない画像を表示する場合には、従来技術で説明したのと同様に、１つのプロジェクタに対して１つの画像処理部を接続すればよい。すなわち、４台のプロジェクタを用いて１つの画像をスクリーン上に表示する場合には、図３に示した画像処理部を４つ用いればよい。
【００２４】
すでに述べたように、図３に示した画像処理部１０１及び１０２には、例えばＳＸＧＡ用等の既存の構成を流用することができるため、ＵＸＧＡ等の画像に対応できる処理能力の高い高価な画像処理部を新たに作成する必要がない。したがって、図３に示した画像分割部２００及び画像合成部３００の着脱により、安価な構成でＳＸＧＡやＵＸＧＡ等の各種画像に対応可能な装置を構成可能である。
【００２５】
次に、図３に示した装置で行われる動作について説明する。なお、以下の説明では、図３に示した各画像処理部１０１及び１０２それぞれ単独では、ＳＸＧＡ（画素数１２８０×１０２４、フレームレート６０Ｈｚ、ピクセルクロックレート１０８ＭＨｚ）までの画像データを処理することは可能であるが、それ以上となるＵＸＧＡ（画素数１６００×１２００、フレームレート６０Ｈｚ、ピクセルクロックレート１６２ＭＨｚ）等の画像データを処理することはできないとする。
【００２６】
まず、図３に示した装置で行われる動作の概要を、図５を参照して説明する。
【００２７】
アナログ画像信号が入力すると、Ａ／Ｄ変換部４０１では、アナログ画像信号をデジタル画像信号（入力画像データ）に変換するとともに、ピクセルクロックを抽出する。Ａ／Ｄ変換部４０１から画像分割部２００には、図５（ａ）に示すように、ＵＸＧＡサイズの画像データが供給される。
【００２８】
画像分割部２００では、例えば、奇数フレームの画像データを画像格納メモリＡ１又はＡ２に書き込み、偶数フレームの画像データを画像格納メモリＢ１又はＢ２に書き込む。このときの書き込みレートは、ＵＸＧＡのピクセルクロックレート１６２ＭＨｚである。書き込みに際しては、図５（ｂ）に示すように、各ラインの１画素目から１０９０画素目までは画像格納メモリＡ１又はＢ１に格納し、各ラインの５１１画素目から１６００画素目までは画像格納メモリＡ２又はＢ２に格納する。すなわち、画像の左側部分と右側部分との隣接した部分がオーバーラップするようにして、画像データの書き込みを行う。
【００２９】
画像格納メモリＡ１及びＢ１に格納された画像データ（チャンネル１の画像データ）と画像格納メモリＡ２及びＢ２に格納された画像データ（チャンネル２の画像データ）は、並列に読み出され、それぞれ画像処理部１０１及び画像処理部１０２に供給される。このときの読み出しレートは、ＳＸＧＡのピクセルクロックレート１０８ＭＨｚである。
【００３０】
画像分割部２００から読み出された画像データは、画像処理部１０１及び１０２において、幾何補正、カラーマトリクス変換及びガンマ変換等の処理が施される。これらの処理は、ＳＸＧＡのピクセルクロックレート１０８ＭＨｚで行われる。画像処理部１０１及び１０２で上述した所定の処理が施された各分割画像データは、画像合成部３００に供給される。
【００３１】
画像合成部３００では、奇数フレームの画像データを画像格納メモリａ１又はａ２に書き込み、偶数フレームの画像データを画像格納メモリｂ１又はｂ２に書き込む。このときの書き込みレートは、ＳＸＧＡのピクセルクロックレート１０８ＭＨｚである。
【００３２】
画像格納メモリに格納された画像データは、ＵＸＧＡのピクセルクロックレート１６２ＭＨｚで読み出される。読み出しに際しては、図５（ｃ）に示すように、画像処理部１０１で処理された画像データ（チャンネル１の画像データ）すなわち各ラインの１画素目から８００画素目までの画像データは画像格納メモリａ１又はｂ１から読み出され、画像処理部１０２で処理された画像データ（チャンネル２の画像データ）すなわち各ラインの８０１画素目から１６００画素目までの画像データは画像格納メモリａ２又はｂ２から読み出される。このときの読み出しレートは、ＵＸＧＡのピクセルクロックレート１６２ＭＨｚである。読み出された画像データはＤ／Ａ変換部５０１に供給される。Ｄ／Ａ変換部５０１では、画像データにＤ／Ａ変換処理を施し、Ｄ／Ａ変換されたアナログ画像信号をプロジェクタに供給する。
【００３３】
なお、上述した例では、２つの画像処理部１０１を用いて分割／合成処理を行うようにしているが、３つ以上の画像処理部１０１を用いて分割／合成処理を行うようにしてもよい。
【００３４】
次に、上述した動作の詳細を、図６〜図１３に示したタイミングチャートを参照して説明する。
【００３５】
図６〜図８は、画像分割部２００における画像格納メモリへの書き込み動作を示したタイミングチャートである。図６は１ライン目の書き込み動作を、図７は２ライン目の書き込み動作を、図８は１２００ライン（最終ライン）目の書き込み動作を、それぞれ示したものである。
【００３６】
１ライン目では、図６に示すように、１番目から１０９０番目までの１０９０画素分の画像データを、ＵＸＧＡのピクセルクロックレート１６２ＭＨｚで、画像格納メモリＡ１のアドレス００００００〜０００４４１（１６進表記、以下同様）に順次書き込む。また、５１１番目から１６００番目までの１０９０画素分の画像データを、ＵＸＧＡのピクセルクロックレート１６２ＭＨｚで、画像格納メモリＡ２のアドレス００００００〜０００４４１に順次書き込む。
【００３７】
２ライン目では、図７に示すように、１６０１番目から２６９０番目までの１０９０画素分の画像データを、ＵＸＧＡのピクセルクロックレート１６２ＭＨｚで、画像格納メモリＡ１のアドレス０００４４２〜０００８８３に順次書き込む。また、２１１１番目から３２００番目までの１０９０画素分の画像データを、ＵＸＧＡのピクセルクロックレート１６２ＭＨｚで、画像格納メモリＡ２のアドレス０００４４２〜０００８８３に順次書き込む。
【００３８】
以下、同様にして、１２００ライン目までの書き込みを行う。その結果、各ラインの１画素目から１０９０画素目までの画像データが画像格納メモリＡ１に、各ラインの５１１画素目から１６００画素目までの画像データが画像格納メモリＡ２に、それぞれ格納される。
【００３９】
次のフレームでは、上述した動作と同様の動作が画像格納メモリＢ１及びＢ２に対して行われ、各ラインの１画素目から１０９０画素目までの画像データが画像格納メモリＢ１に、各ラインの５１１画素目から１６００画素目までの画像データが画像格納メモリＢ２に、それぞれ格納される。
【００４０】
図９は、画像分割部２００における画像格納メモリからの読み出し動作を示したタイミングチャートである。
【００４１】
画像格納メモリからの読み出し動作は、画像格納メモリへの書き込み動作と並行して行われ、画像格納メモリＡ１及びＡ２への書き込み動作と並行して画像格納メモリＢ１及びＢ２からの読み出し動作が行われる。また、画像格納メモリＢ１及び画像格納メモリＢ２からの読み出し動作は並行して同時に行われる。すなわち、ＳＸＧＡのピクセルクロックレート１０８ＭＨｚで、画像格納メモリＢ１及び画像格納メモリＢ２からの読み出し動作が並行して同時に行われ、画像格納メモリＢ１から読み出された画像データは画像処理部１０１に送られ、画像格納メモリＢ２から読み出された画像データは画像処理部１０２に送られる。次のフレームでは、上述した動作と同様にして、画像格納メモリＢ１及びＢ２への書き込み動作と並行して、画像格納メモリＡ１及びＡ２からの読み出し動作が行われる。
【００４２】
図１０は、画像合成部３００における画像格納メモリへの書き込み動作を示したタイミングチャートである。
【００４３】
画像格納メモリａ１及び画像格納メモリａ２への書き込み動作は、並行して同時に行われる。すなわち、ＳＸＧＡのピクセルクロックレート１０８ＭＨｚで、画像格納メモリａ１及び画像格納メモリａ２への書き込み動作が並行して同時に行われる。
【００４４】
図１１〜図１３は、画像合成部３００における画像格納メモリからの読み出し動作を示したタイミングチャートである。図１１は１ライン目の読み出し動作を、図１２は２ライン目の読み出し動作を、図１３は１２００ライン（最終ライン）目の読み出し動作を、それぞれ示したものである。
【００４５】
画像格納メモリからの読み出し動作は、画像格納メモリへの書き込み動作と並行して行われ、画像格納メモリａ１及びａ２への書き込み動作と並行して画像格納メモリｂ１及びｂ２からの読み出し動作が行われる。
【００４６】
１ライン目では、図１１に示すように、１番目から８００番目までの８００画素分の画像データを、ＵＸＧＡのピクセルクロックレート１６２ＭＨｚで、画像格納メモリｂ１のアドレス００００００〜０００３１Ｆから順次読み出す。また、８０１番目から１６００番目までの８００画素分の画像データを、ＵＸＧＡのピクセルクロックレート１６２ＭＨｚで、画像格納メモリｂ２のアドレス０００１２２〜０００４４１から順次読み出す。
【００４７】
２ライン目では、図１２に示すように、１６０１番目から２４００番目までの８００画素分の画像データを、ＵＸＧＡのピクセルクロックレート１６２ＭＨｚで、画像格納メモリｂ１のアドレス０００４４２〜０００７６１から順次読み出す。また、２４０１番目から３２００番目までの８００画素分の画像データを、ＵＸＧＡのピクセルクロックレート１６２ＭＨｚで、画像格納メモリｂ２のアドレス０００５６４〜０００８８３から順次読み出す。
【００４８】
以下、同様にして、１２００ライン目までの読み出しを行う。次のフレームでは、上述した動作と同様にして、画像格納メモリｂ１及びｂ２への書き込み動作と並行して、画像格納メモリａ１及びａ２からの読み出し動作が行われる。
【００４９】
以上のように、本実施形態によれば、各画像処理部に接続部を設け、この接続部に対して画像分割部及び画像合成部を着脱可能に構成している。そのため、例えばＵＸＧＡのように画素数が相対的に多く（データサイズが相対的に大きく）、個々の画像処理部の処理能力を越えるような画像に対しては、上述したように、各画像処理部に画像分割部及び画像合成部を接続することにより、複数の画像処理部を用いて補正処理を行うことが可能である。また、ＳＸＧＡのように画素数の相対的に少ない（データサイズが相対的に小さい）画像に対しては、画像分割部及び画像合成部を接続せずに、個々の画像処理部を用いて補正処理を行うことが可能である。また、各画像処理部には既存の構成を流用することができるため、コスト的にも安価なものを得ることができる。このように、本実施形態によれば、画像分割部及び画像合成部を装着或いは非装着とすることにより、使用者の要求に応じて画素数の異なる画像を表示することができ、しかもそのような装置を安価に提供することが可能となる。
【００５０】
また、本実施形態によれば、分割された画像の隣接部分が互いにオーバーラップするように入力画像データを分割するため、分割画像は隣接する他の分割画像の画像データを考慮に入れて補正処理を行うことができる。したがって、隣接する分割画像間の境界が目立たないような処理を行うことができ、観察者に不自然な感じを与えることなく高精細な画像を表示することが可能となる。
【００５１】
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態に係るマルチプロジェクションシステムの機能的な構成例を示したブロック図である。
【図２】本発明の実施形態に係るマルチプロジェクションシステムの具体的な構成例を説明するための説明図である。
【図３】本発明の実施形態に係る画変換装置の構成例を示したブロック図である。
【図４】本発明の実施形態に係る画変換装置の使用例を示したブロック図である。
【図５】本発明の実施形態に係る画変換装置で行われる動作の概要を説明するための説明図である。
【図６】本発明の実施形態における動作の詳細を示したタイミングチャートである。
【図７】本発明の実施形態における動作の詳細を示したタイミングチャートである。
【図８】本発明の実施形態における動作の詳細を示したタイミングチャートである。
【図９】本発明の実施形態における動作の詳細を示したタイミングチャートである。
【図１０】本発明の実施形態における動作の詳細を示したタイミングチャートである。
【図１１】本発明の実施形態における動作の詳細を示したタイミングチャートである。
【図１２】本発明の実施形態における動作の詳細を示したタイミングチャートである。
【図１３】本発明の実施形態における動作の詳細を示したタイミングチャートである。
【図１４】従来技術に係る画変換装置の構成を説明するためのブロック図である。
【符号の説明】
【００５３】
１１…制御部    １２…画像表示部
１３…テストパターン生成部    １４…テストパターン撮影部
１５…画像補正データ算出部    １６…画像変換部
２１…パーソナルコンピュータ    ２２…収納容器
２３…プロジェクタ    ２４…スクリーン    ２５…カメラ
５０…画像変換装置
１０１、１０２…画像処理部    １１１…制御部
１１２…幾何補正部    １１３…カラーマトリクス変換部
１１４…ガンマ変換部    １１５…フレームメモリ
１２０、１３０…接続部
２００…画像分割部    ２１０…制御部
２１１…入力信号制御部    ２１２…ライト制御部
２１３…リード制御部    ２２０…画像格納部
２３０、２４０…接続部
３００…画像合成部    ３１０…制御部
３１１…出力信号制御部    ３１２…ライト制御部
３１３…リード制御部    ３２０…画像格納部
３３０、３４０…接続部
４０１、４０２…Ａ／Ｄ変換部    ４１０…接続部
５０１、５０２…Ｄ／Ａ変換部    ５１０…接続部
【図１】
2005229385.tif 000003
【図２】
2005229385.tif 000004
【図３】
2005229385.tif 000005
【図４】
2005229385.tif 000006
【図５】
2005229385.tif 000007
【図６】
2005229385.tif 000008
【図７】
2005229385.tif 000009
【図８】
2005229385.tif 000010
【図９】
2005229385.tif 000011
【図１０】
2005229385.tif 000012
【図１１】
2005229385.tif 000013
【図１２】
2005229385.tif 000014
【図１３】
2005229385.tif 000015
【図１４】
2005229385.tif 000016