(57)【要約】【課題】  分岐したＲＦ伝送線路パターン等による分配／合成特性のばらつきの発生を防止して高安定な回路性能を実現する高周波増幅回路を得る。【解決手段】  第１の半導体基板上に形成されたＦＦＴからなる増幅回路の入力伝送線路及び出力伝送線路に分配用及合成用の電極パッドを形成した第１の増幅素子と、第２の半導体基板上に形成されたＦＦＴからなる増幅回路の入力伝送線路及び出力伝送線路に前記分配用及合成用の電極パッドに対応する入力用及出力用の電極パッドを形成した第２の増幅素子とを備え、回路基板上に設けられた前記第１の増幅素子の前記分配用及合成用の電極パッド上に電極バンプをそれぞれ設け、各電極バンプと前記第２の増幅素子の前記入力用及び出力用の電極パッドとがそれぞれ接続するように前記第１の増幅素子上に前記第２の増幅素子を対向して配置した。【選択図】        図２
2005229305.tif 000002
【特許請求の範囲】
【請求項１】
第１の半導体基板上に形成されたＦＦＴからなる増幅回路の入力伝送線路及び出力伝送線路に分配用及合成用の電極パッドを形成した第１の増幅素子と、第２の半導体基板上に形成されたＦＦＴからなる増幅回路の入力伝送線路及び出力伝送線路に前記分配用及合成用の電極パッドに対応する入力用及出力用の電極パッドを形成した第２の増幅素子とを備え、回路基板上に設けられた前記第１の増幅素子の前記分配用及合成用の電極パッド上に電極バンプをそれぞれ設け、各電極バンプと前記第２の増幅素子の前記入力用及び出力用の電極パッドとがそれぞれ接続するように前記第１の増幅素子上に前記第２の増幅素子を対向して配置したことを特徴とする高周波増幅回路。
【請求項２】
前記回路基板上に設けた前記第１の増幅素子のグランドパターンと前記回路基板の下面に設けた回路基板用グランドパターンとを前記回路基板内に形成したスルーホールを介して電気的に接続したことを特徴とする請求項１記載の高周波増幅回路。
【請求項３】
前記回路基板を多層回路基板により構成し、この多層回路基板に形成したキャビティ内に前記第１及び第２の増幅素子を配置したことを特徴とする請求項１記載の高周波増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、マイクロ波帯およびミリ波帯の無線通信端末機器等に使用される高周波増幅回路に関する。
【背景技術】
【０００２】
従来、高周波増幅回路の高利得化を実現する方法として、複数の増幅素子を多段に並列接続するという方式が提案されている。この場合、増幅素子としてＭＭＩＣ（モノリシックマイクロ波集積回路、以下、ＭＭＩＣという。）増幅器等が使用される。このＭＭＩＣ増幅器は、トランジスタ等の能動素子が形成されたのと同じ半導体基板上にインピーダンス整合回路、バイアス回路等が作り込まれ、全体として増幅器等の複数の機能を有する回路が形成される。このように半導体を製作するプロセスに若干の追加を施すことによって増幅器等が製作できるので、量産性に優れる一方、接続部分を少なくでき信頼性が高い。また、半導体と回路との接続部に起因する寄生リアクタンスの影響を低減することができ、高周波特性が改善できる等の特徴を有している。
【０００３】
例えば、図６及び図７はＭＭＩＣ増幅器を使用した従来の高周波増幅回路を示す上面図、及びそのＣ−Ｃ線における断面図であり、図６及び図７において、２１は回路基板、２２，２３は回路基板２１上に設けられ、ＲＦ分配回路パターン２５ａ及びＲＦ合成回路パターン２５ｂによって並列接続されたＭＭＩＣ増幅器、２４ａ，２４ｂはそれぞれ入力側及び出力側のＲＦ伝送パターン、２６ａ，２６ｂは２つに分岐したＲＦ分配回路パターン２５ａ及びＲＦ合成回路パターン２５ｂから各ＭＭＩＣ増幅器２２，２３側に延びたＲＦ伝送線路と各ＭＭＩＣ増幅器２２，２３とをそれぞれ接続する金ワイヤ、２７は各ＭＭＩＣ増幅器２２，２３のグランドパターン、２８はグランド接続用スルーホール、２９は回路基板２１の裏面側に設けられたグランドパターンである。
【０００４】
入力側のＲＦ伝送線路パターン２４ａに供給された高周波信号（以下、ＲＦ信号という。）は、ＲＦ分配回路パターン２５ａにより２分配され、金ワイヤ２６ａを介してＭＭＩＣ増幅器２２，２３にそれぞれ入力される。各ＭＭＩＣ増幅器２２，２３において増幅処理されたＲＦ信号は、金ワイヤ２６ｂを介してＲＦ合成回路パターン２５ｂにそれぞれ出力され、このＲＦ合成回路パターン２５ｂによって合成された後、出力側のＲＦ伝送線路パターン２４ｂから外部に出力される。このように、従来の高周波増幅回路では、増幅素子としてＭＭＩＣ増幅器２２，２３を使用することにより、小型かつ軽量化された高利得の増幅回路を実現することが可能である。
【０００５】
【特許文献１】特開２０００−４９５４９（第１頁−第３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、従来の高周波増幅回路は、各ＭＭＩＣ増幅器２２，２３を回路基板１上に設ける構成となっているので、回路基板１上に２つに分岐したＲＦ分配回路パターン２５ａ及びＲＦ合成回路パターン２５ｂ、さらに分岐した各ＲＦ伝送線路パターン２５ａ，２５ｂと各ＭＭＩＣ増幅器２２，２３とを電気的に接続する金ワイヤ２６ａ，２６ｂ等を設ける必要があり、回路基板１の表面積が大きくなる一方、分岐したＲＦ伝送線路パターン２５ａ，２５ｂの長さの差異及びＲＦ伝送線路パターン２５ａ，２５ｂと各ＭＭＩＣ増幅器２２，２３とを接続する金ワイヤの長さの差異等により、分配／合成特性にばらつきが生じ、この分配／合成特性のばらつきにより高周波増幅回路の利得が大幅に低下し、所望の回路性能を得ることができないという問題点があった。
【０００７】
また、分岐した各ＲＦ伝送線路パターン２５ａ，２５ｂと各ＭＭＩＣ増幅器２２，２３とを接続する金ワイヤ２６ａ，２６ｂの本数を増やすことによって分配／合成特性のばらつきを抑えることが考えられるが、多数本の金ワイヤをワイヤボンディングするためにはそのためのワイヤボンディング領域を各ＲＦ伝送線路パターン２５ａ，２５ｂと各ＭＭＩＣ増幅器２２，２３とに確保する必要があり、ＲＦ伝送線路パターン２５ａ，２５ｂを幅広に形成しなければならない等の不具合が生じる。
【０００８】
なお、ＭＭＩＣ増幅器自身によって多段の並列接続した増幅器を構成することも考えられるが、この場合もＭＭＩＣ増幅器のチップ寸法が大きくなる等の問題点がある。
【０００９】
この発明は、上記のような課題を解消するためになされたものであり、回路面積を小さく構成できる一方、分配／合成特性のばらつきによる高周波増幅回路の利得の低下を防止して高安定な回路性能を実現することができる新規な高周波増幅回路を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る高周波増幅回路は、第１の半導体基板上に形成されたＦＦＴからなる増幅回路の入力伝送線路及び出力伝送線路に分配用及合成用の電極パッドを形成した第１の増幅素子と、第２の半導体基板上に形成されたＦＦＴからなる増幅回路の入力伝送線路及び出力伝送線路に前記分配用及合成用の電極パッドに対応する入力用及出力用の電極パッドを形成した第２の増幅素子とを備え、回路基板上に設けられた前記第１の増幅素子の前記分配用及合成用の電極パッド上に電極バンプをそれぞれ設け、各電極バンプと前記第２の増幅素子の前記入力用及び出力用の電極パッドとがそれぞれ接続するように前記第１の増幅素子上に前記第２の増幅素子を対向して配置したものである。
【発明の効果】
【００１１】
この発明によれば、回路基板上に分岐したＲＦ伝送線路パターン回路を設ける必要がなく、回路基板の回路面積を小さく構成できる一方、分岐したＲＦ伝送線路パターン及びこれらと各増幅素子との間を接続する金ワイヤの長さの差異による分配／合成特性のばらつきの発生を防止することができ、高安定な回路性能を実現することができる。
【発明を実施するための最良の形態】
【００１２】
実施の形態１．
【００１３】
以下、この発明の実施形態１について図１乃至図３を用いて説明する。図１は実施形態１による高周波増幅回路を上方から見た上面構成図、図２は図１に示す高周波増幅回路のＡ−Ａ線における断面図である。図１及び図２において、１は回路基板、２は回路基板１上にフェースアップで実装された第１の増幅素子である下段のＭＭＩＣ増幅器、３は下段のＭＭＩＣ増幅器２上にフリップチップ実装により設けられた第２の増幅素子である上段のＭＭＩＣ増幅器、４は下段のＭＭＩＣ増幅器２上と上段のＭＭＩＣ増幅器３との間に設けられ、下段のＭＭＩＣ増幅器２に供給された高周波信号（以下、ＲＦ信号という。）を上段のＭＭＩＣ増幅器３に分配供給するＲＦ分配用金バンプ、５は下段のＭＭＩＣ増幅器２と上段のＭＭＩＣ増幅器３との間に設けられ、上段のＭＭＩＣ増幅器３において増幅処理されたＲＦ信号を下段のＭＭＩＣ増幅器２に供給するＲＦ合成用金バンプ、６は下段のＭＭＩＣ増幅器２と上段のＭＭＩＣ増幅器３との間に設けられたグランド接続用金バンプである。
【００１４】
図２に示すように、下段のＭＭＩＣ増幅器２の上面側には分配用及び合成用の電極パッド２ａ，２ｂが形成され、上段のＭＭＩＣ増幅器３の下面側には入力用及び出力用の電極パッド３ａ，３ｂが形成されており、ＲＦ分配用金バンプ４を介して下段のＭＭＩＣ増幅器２の分配用電極パッド２ａと上段のＭＭＩＣ増幅器３の入力用電極パッド３ａとが電気的に接続され、ＲＦ合成用金バンプ５を介して下段のＭＭＩＣ増幅器２の合成用電極パッド２ｂと上段のＭＭＩＣ増幅器３の出力用電極パッド３ｂとが電気的に接続されている。なお、分配用及び合成用の電極パッド２ａ，２ｂの両側にはグランド接続用金バンプ６に対応する４つのグランドパッド２ｃ乃至２ｆがそれぞれ形成され（図示省略する。）、入力用及び出力用の電極パッド３ａ，３ｂの両側にもグランド接続用金バンプ６に対応する４つのグランドパッド３ｃ乃至３ｆがそれぞれ形成されており（図示省略する。）、各グランド接続用金バンプ６を介して下段のＭＭＩＣ増幅器２のグランドパッド２ｃ乃至２ｆと上段のＭＭＩＣ増幅器３のグランドパッド３ｃ乃至３ｆとが電気的に接続されている。
【００１５】
なお、下段のＭＭＩＣ増幅器２上に上段のＭＭＩＣ増幅器３をフリップ実装した後は高周波増幅回路の上方から各金バンプ４乃至６を視認することはできないが、各ＭＭＩＣ増幅器２，３に形成された各パッド２ａ乃至２ｆ，３ａ乃至３ｆの位置関係を説明するために図１において各金バンプ４乃至６をそれぞれ図示している。各パッド２ａ乃至２ｆ，３ａ乃至３ｆの形成方法等については後述する。
【００１６】
また、７ａ，７ｂは回路基板１上に形成された入力側及び出力側の信号線路であるＲＦ伝送線路パターン、８ａ，８ｂはＲＦ伝送線路パターン７ａ，７ｂと下段のＭＭＩＣ増幅器２とをそれぞれ電気的に接続する金ワイヤ、９は上下に配置された２段ＭＭＩＣ増幅器２，３のグランドパターン、１０は回路基板１のグランドパターン、１１は回路基板１に設けられ、２段ＭＭＩＣ増幅器２，３のグランドパターン９と回路基板１のグランドパターン１０とを電気的に接続するグランド接続用スルーホールである。図２に示すように、下段のＭＭＩＣ増幅器２はグランドパターン９、グランド接続用スルーホール１１及び回路基板用のグランドパターン１０を介して外部のグランドと電気的に接続されている。
【００１７】
なお、下段のＭＭＩＣ増幅器２については回路基板１上に設けたＲＦ伝送線路パターン７ａ，７ｂとの間に金ワイヤ８ａ，８ｂをワイヤボンディングするため、上段のＭＭＩＣ増幅器３のチップ寸法よりもやや大きめに形成してワイヤボンディングスペース等を確保している。この金ワイヤ８ａ，８ｂのワイヤボンディングは、下段のＭＭＩＣ増幅器２を回路基板１上にフェースアップで実装した後に行ってもよく、上段のＭＭＩＣ増幅器３を下段のＭＭＩＣ増幅器２上にフリップチップ実装した後に行ってもよい。
【００１８】
次に、動作について説明する。本実施の形態による高周波増幅回路は、例えば、携帯電話等の送信機又は受信機（以下、単に通信装置という。）に使用され、通信装置内に配置された他の回路等から回路基板１に形成されたＲＦ伝送線路パターン７ａに対してマイクロ波帯又はミリ波帯等のＲＦ信号が供給される。ＲＦ伝送線路パターン７ａに供給されたＲＦ信号は金ワイヤ８ａを介して下段のＭＭＩＣ増幅器２上に形成された入力側の伝送線路（図示省略。）に入力する。この入力側の伝送線路にはＲＦ分配用金バンプ４を設けるための分配用の電極パッド２ａを形成しており、入力側の伝送線路に入力したＲＦ信号は分配用の電極パッド２ａにおいて２分配され、２分配されたＲＦ信号の一方は分配用の電極パッド２ａ上に設けられたＲＦ分配用金バンプ４、上段のＭＭＩＣ増幅器３の下面側に形成された入力用の電極パッド３ａを介して上段のＭＭＩＣ増幅器３に供給される。
【００１９】
なお、２分配されたＲＦ信号の他方は入力側の伝送線路を介して下段のＭＭＩＣ増幅器２の半導体基板上に形成したＦＥＴ等の増幅部（図示省略。）に入力され増幅処理される。この増幅部において増幅処理されたＲＦ信号の他方は下段のＭＭＩＣ増幅器２上に形成された出力側の伝送線路に出力される。
【００２０】
一方、上段のＭＭＩＣ増幅器３の下面側に形成された入力用の電極パッド３ａに供給された２分配されたＲＦ信号の一方は、上段のＭＭＩＣ増幅器３の下面側に形成された入力側の伝送線路（図示省略。）を介して上段のＭＭＩＣ増幅器３に形成されたＦＥＴ等の増幅部に入力する。この増幅部において増幅処理されたＲＦ信号の一方は上段のＭＭＩＣ増幅器３の下面側に形成された出力側の伝送線路（図示省略。）に出力される。この出力側の伝送線路には出力用の電極パッド３ｂが形成されており、増幅部において増幅処理されたＲＦ信号の一方は出力側の伝送線路、出力用の電極パッド３ｂ、ＲＦ合成用金バンプ５を介して下段のＭＭＩＣ増幅器２に供給される。下段のＭＭＩＣ増幅器２の上面側に形成された出力側の伝送線路にはＲＦ合成用金バンプ５を設けるための合成用の電極パッド２ｂが形成されており、この合成用の電極パッド２ｂにおいて上段のＭＭＩＣ増幅器３において増幅処理されたＲＦ信号の一方と下段のＭＭＩＣ増幅器２において増幅処理されたＲＦ信号の他方とが合成される。合成用の電極パッド２ｂにおいて合成された各ＲＦ信号は、下段のＭＭＩＣ増幅器２の上面側に形成された出力側の伝送線路を伝送し、金ワイヤ８ｂ、回路基板１上に形成されたＲＦ伝送線路パターン８ｂを介して他の回路等に出力される。
【００２１】
このように、他の回路等から供給され、回路基板１に形成されたＲＦ伝送線路パターン７ａ、金ワイヤ８ａを介して下段のＭＭＩＣ増幅器２に入力したＲＦ信号は、下段のＭＭＩＣ増幅器２上に形成された分配用の電極パッド２ａにおいて２分配されたＲＦ信号の一方及び他方は、下段のＭＭＩＣ増幅器２及び上段のＭＭＩＣ増幅器３に形成された増幅部においてそれぞれ増幅処理された後、下段のＭＭＩＣ増幅器２上に形成された合成用の電極パッド２ｂにおいて合成され、下段のＭＭＩＣ増幅器２の上面側に形成された出力側の伝送線路、金ワイヤ８ｂ、及び回路基板１上に形成されたＲＦ伝送線路パターン８ｂを介して他の回路等に出力される。
【００２２】
ここで、各ＭＭＩＣ増幅器２，３の具体的構成、及び回路基板１上への実装方法について図３を用いて説明する。図３は図１及び図２に示す各ＭＭＩＣ増幅器２，３の具体的構成等を示す斜視図であって、特に、下段のＭＭＩＣ増幅器２における上面側の構成、及び上段のＭＭＩＣ増幅器３における下面側の構成をそれぞれ示している。図３において、１２は下段のＭＭＩＣ増幅器２を構成する第１の半導体基板，１３は上段のＭＭＩＣ増幅器３を構成する第２の半導体基板、１４ａ，１４ｂは第１の半導体基板１２上に形成した入力側及び出力側の伝送線路、１５は第１の半導体基板１２上に形成されたＦＥＴ等の増幅回路、整合回路等により構成した下段のＭＭＩＣ増幅器２の増幅処理部、２ａは入力側の伝送線路１４ａ上に形成した分配用の電極パッド、２ｂは出力側の伝送線路１４ｂ上に形成した合成用の電極パッド、２ｃ乃至２ｆは第１の半導体基板１２上に形成した下段のＭＭＩＣ増幅器２のグランドパッドである。
【００２３】
また、１６ａ，１６ｂは第２の半導体基板１３上に形成した入力側及び出力側の伝送線路、１７は第２の半導体基板１３上に形成されたＦＥＴ等の増幅回路、整合回路等により構成した上段のＭＭＩＣ増幅器３の増幅処理部、３ａは入力側の伝送線路１６ａ上に形成した入力用の電極パッド、３ｂは出力側の伝送線路１６ｂ上に形成した出力用の電極パッド、３ｃ乃至３ｆは第２の半導体基板１３上に形成した上段のＭＭＩＣ増幅器３のグランドパッドである。
【００２４】
これらＭＭＩＣ増幅器２，３の種類としては、例えば、トランジスタがＧａＡｓＭＥＳＦＥＴやＨＥＭＴ等の化合物半導体ＦＥＴを使用する。このような化合物半導体ＦＥＴは基板が半絶縁性のためマイクロストリップ線路等により伝送線路等を容易に集積化することが可能である。なお、図中、同一符号は同一又は相当部分を示し、これらについての詳細な説明は省略する。
【００２５】
図３に示すように、下段のＭＭＩＣ増幅器２の第１の半導体基板１２上に形成された入力側の伝送線路１４ａ及び出力側の伝送線路１４ｂには分配用の電極パッド２ａ及び合成用の電極パッド２ｂをそれぞれ形成しており、上段のＭＭＩＣ増幅器３の第２の半導体基板１３上に形成された入力側の伝送線路１６ａ及び出力側の伝送線路１６ｂには入力用の電極パッド３ａ及び出力用の電極パッド３ｂをそれぞれ形成している。また、下段のＭＭＩＣ増幅器２の分配用及び合成用の電極パッド２ａ，２ｂの両側における第１の半導体基板１２上にはグランドパッド４をそれぞれ形成しており、上段のＭＭＩＣ増幅器３の入力用及び出力用の電極パッド３ａ，３ｂの両側における第２の半導体基板１３上にも同様にグランドパッド４をそれぞれ形成している。
【００２６】
次に、各ＭＭＩＣ増幅器２，３の回路基板１への実装について説明する。回路基板１には高周波増幅回路に供給されたＲＦ信号の入力線路及び出力線路であるＲＦ伝送線路パターン７ａ，７ｂ及び２段ＭＭＩＣ増幅器２，３のグランドパターン９を形成しており、まず、グランドパターン９上に下段のＭＭＩＣ増幅器２をフェースアップで実装する。この際、第１の半導体基板１２上に形成された入力側及び出力側の伝送線路１４ａ，１４ｂ、増幅処理部１５等を形成した面が下段のＭＭＩＣ増幅器２の上面側となり、下段のＭＭＩＣ増幅器２の下面側がグランドパターン９と電気的に接触する。グランドパターン９は下段のＭＭＩＣ増幅器２とほぼ同程度の大きさに形成しており、回路基板１に設けたスルーホール１１と電気的に接続している。
【００２７】
回路基板１上に下段のＭＭＩＣ増幅器２を実装すると、次に下段のＭＭＩＣ増幅器２の上面側に形成された分配用及び合成用の電極パッド２ａ，２ｂ及びグランドパッド２ｃ乃至２ｆ上にＲＦ分配用金バンプ４、ＲＦ合成用金バンプ５及びグランド接続用金バンプ６をそれぞれ設ける。そして、これら金バンプ４，５及び６と上段のＭＭＩＣ増幅器３上に設けられた入力用及び出力用の電極パッド３ａ，３ｂ及びグランドパッド３ｃ乃至３ｆとがそれぞれ接続するように上段のＭＭＩＣ増幅器３を下段のＭＭＩＣ増幅器２上にフリップチップ実装する。このように、上段のＭＭＩＣ増幅器３は第２の半導体基板１３上に入力側及び出力側の伝送線路１６ａ，１６ｂ、増幅処理部１７等を形成した面が上段のＭＭＩＣ増幅器３の下面側となり、この上段のＭＭＩＣ増幅器３の下面側を下段のＭＭＩＣ増幅器２の上面側に対向させて下段のＭＭＩＣ増幅器２上に配置する。
【００２８】
なお、各ＭＭＩＣ増幅器２，３上に形成される伝送線路１４ａ，１４ｂ，１５ａ，１５ｂあるいはＦＥＴ等の増幅部、整合回路等により構成された増幅処理部１５，１７等の厚みはごく薄く構成されており、下段のＭＭＩＣ増幅器２上に上段のＭＭＩＣ増幅器３をフリップチップ実装してもこれら伝送線路１４ａ，１４ｂ及び１５ａ，１５ｂあるいは増幅処理部１５及び１７が互いに接触することはない。また、上段のＭＭＩＣ増幅器３との間に配置される各金バンプ４，５及び６の形状は図２に示すように安定した球状であり、フリップチップ実装後のバンプ高さも０．５乃至１．０ｍｍ程度に構成されるので、分配／合成特性のばらつきの発生が抑制された低損失な分配／合成回路を構成することができる。
【００２９】
以上のように、実施形態１による高周波増幅回路によれば、２つのＭＭＩＣ増幅器２，３を上下に配置し、各ＭＭＩＣ増幅器２，３の間に配置された各電極バンプを介して分配／合成回路を構成したので、回路基板１の面積を小さくすることができる。また、回路基板１上に分岐したＲＦ伝送線路パターン等を設ける必要がなく、分岐したＲＦ伝送線路パターンの長さの差異、及びこれらと各ＭＭＩＣ増幅器との間を接続する金ワイヤの長さの差異等による分配／合成特性のばらつきの発生を防止することができ、高安定な回路性能を実現することができる。
【００３０】
なお、実施形態１による高周波増幅回路では、ＲＦ信号を２分配／合成する高周波増幅回路について説明したが、本発明はこれに限られるものではなく、３以上に分配／合成する高周波増幅回路を構成することができる。この場合、上段のＭＭＩＣ増幅器３の上面側にも下段のＭＭＩＣ増幅器２と同様の分配用及び合成用の電極パッド２ａ，２ｂ及びグランドパッド２ｃ乃至２ｆ等を形成することが必要である。
実施の形態２．
【００３１】
次に、この発明の実施形態２について図４及び図５を用いて説明する。図４は実施形態２による高周波増幅回路を上方から見た上面構成図、図５は図４に示す高周波増幅回路のＢ−Ｂ線における断面図である。図５に示すように、この実施形態２による高周波回路基板は多層基板１８ａ乃至１８ｃからなる多層回路基板１８を用いて高周波増幅回路を構成するものである。図４及び図５において、１８は多層基板１８ａ乃至１８ｃからなる回路基板、１９は入力側及び出力側の信号線路であるＲＦ伝送線路パターン７ａ，７ｂが形成された多層基板１８ａと多層基板１８ｂ、１８ｃとにより形成されたキャビティである。２段ＭＭＩＣ増幅器２，３はキャビティ１９内に設けており、これら２段ＭＭＩＣ増幅器２，３よりもキャビティ１９を構成する多層基板１８ｂ，１８ｃを高く構成している。なお、図中、同一符号は同一又は相当部分を示し、これらの詳細な説明については省略する。
【００３２】
ここで、ＭＭＩＣ増幅器２，３の実装について説明する。まず、キャビティ１９内の多層基板１６ａの所定位置に下段のＭＭＩＣ増幅器２をフェースアップで実装する。その後、下段のＭＭＩＣ増幅器２の上面側に形成した電極パッド２ａ，２ｂ及びグランドパッド２ｃ乃至２ｆにＲＦ分配用金バンプ４、ＲＦ合成用金バンプ５及びグランド接続用金バンプ６をそれぞれ設け、これら各バンプ４，５及び６に上段のＭＭＩＣ増幅器３の下面側に形成した電極パッド３ａ，３ｂ及びグランドパッド３ａ乃至３ｆがそれぞれ接続するように上段のＭＭＩＣ増幅器３をフリップチップ実装する。
【００３３】
以上のように、実施形態２による高周波増幅回路によれば、実施形態１による高周波増幅回路と同様の技術的効果が得られる一方、多層基板１８ａ乃至１８ｃにより多層回路基板１８を構成したので、各ＭＭＩＣ増幅器２，３の気密封止を容易に実現することができ、さらに高安定な回路性能を実現することができる。なお、実施形態２による高周波増幅回路では、多層回路基板１８を３つの多層基板１８ａ乃至１８ｃにより構成したが、用途等に応じて２又は３以上の多層基板により構成することができるものである。
【図面の簡単な説明】
【００３４】
【図１】実施形態１による高周波増幅回路を示す上面構成図である。
【図２】図１に示す高周波増幅回路のＡ−Ａ線における断面図である。
【図３】各ＭＭＩＣ増幅器２，３の具体的構成等を示すブロック構成図である。
【図４】実施形態２による高周波増幅回路を示す上面構成図である。
【図５】図４に示す高周波増幅回路のＢ−Ｂ線における断面図である。
【図６】従来の高周波増幅回路を示す上面構成図である。
【図７】図６に示す高周波増幅回路のＣ−Ｃ線における断面図である。
【符号の説明】
【００３５】
１  回路基板、２  下段のＭＭＩＣ増幅器（第１の増幅素子）、
２ａ  分配用電極パッド、２ｂ  合成用電極パッド、２ｃ乃至２ｆ  グランドパッド、
３  上段のＭＭＩＣ増幅器（第２の増幅素子）、
３ａ  入力用電極パッド、３ｂ  合成用電極パッド、３ｃ乃至３ｆ  グランドパッド、
４  ＲＦ分配用金バンプ、５  ＲＦ合成用金バンプ、６  グランド接続用金バンプ、
７ａ  入力信号線路、７ｂ  出力信号線路、８ａ，８ｂ  金ワイヤ、
９  グランドパターン、１０  回路基板用グランドパターン、
１１  グランド接続用スルーホール、１２，１３  半導体基板、
１４ａ，１６ａ  入力用伝送線路、１４ｂ，１６ｂ  出力用伝送線路、
１５，１７  増幅処理部、１８  多層回路基板、１９  キャビティ。
【図１】
2005229305.tif 000003
【図２】
2005229305.tif 000004
【図３】
2005229305.tif 000005
【図４】
2005229305.tif 000006
【図５】
2005229305.tif 000007
【図６】
2005229305.tif 000008
【図７】
2005229305.tif 000009