(57)【要約】【課題】高い力率を有する力率補正回路を提供する。【解決手段】力率補正回路７１０は、直列に接続された第１の巻線、ダイオード、インダクタＬおよび第１のコンデンサを含む。第１の巻線の極性は１次巻線の極性と反対である。第２のコンデンサは１次巻線に接続されて、１次巻線を制御して第１のコンデンサを通る電圧を生成する。この電圧は変圧器Ｔ１を介して第１の巻線へ伝送され、第１のコンデンサ電圧を昇圧させて力率を向上する。【選択図】図７
2005295793.tif 000002
【特許請求の範囲】
【請求項１】
力率補正回路と、スイッチング素子に接続された第２の巻線および１次巻線を有するコンバータと、を含むスイッチング電源供給器の力率を向上させる力率補正回路であって、
前記１次巻線と反対の極性を有する巻線と、
前記巻線に接続されたダイオードと、
前記１次巻線に接続された共通のノードを有する前記ダイオードに接続されたコンデンサと、
を備えることを特徴とする力率補正回路。
【請求項２】
ノイズをフィルタするインダクタをさらに備えることを特徴とする請求項１記載の力率補正回路。
【請求項３】
前記巻線、前記第２の巻線および前記１次巻線は、同じ鉄心に巻かれることを特徴とする請求項１記載の力率補正回路。
【請求項４】
前記コンバータは、フォワード型、プッシュプル型、ハーフブリッジ型、フルブリッジ型または抵抗トランジスタ制御型のコンバータであることを特徴とする請求項１記載の力率補正回路。
【請求項５】
前記巻線と前記１次巻線との巻数比率が１に近いことを特徴とする請求項１記載の力率補正回路。
【請求項６】
前記スイッチング素子は、前記コンデンサを制御して前記１次巻線を充電することを特徴とする請求項１記載の力率補正回路。
【請求項７】
前記コンデンサは、前記ダイオードが順バイアスのときに充電されることを特徴とする請求項１記載の力率補正回路。
【請求項８】
前記ダイオードが逆バイアスのときに、前記１次巻線を介して前記第２の巻線へ電力が伝送されることを特徴とする請求項１記載の力率補正回路。
【請求項９】
力率補正回路と、スイッチング素子に接続された第２の巻線および１次巻線を有するコンバータと、を含むスイッチング電源供給器の力率を向上させる力率補正回路であって、
前記１次巻線と反対の極性を有する巻線と、
前記巻線に接続されたダイオードと、
前記ダイオードに接続されたインダクタと、
前記１次巻線に接続された共通のノードを有する前記インダクタに接続されたコンデンサと、
を備えることを特徴とする力率補正回路。
【請求項１０】
前記インダクタは、ノイズをフィルタすることを特徴とする請求項９記載の力率補正回路。
【請求項１１】
前記巻線、前記第２の巻線および前記１次巻線は、同じ鉄心に巻かれることを特徴とする請求項９記載の力率補正回路。
【請求項１２】
前記コンバータは、フォワード型、プッシュプル型、ハーフブリッジ型、フルブリッジ型または抵抗トランジスタ制御型のコンバータであることを特徴とする請求項９記載の力率補正回路。
【請求項１３】
前記巻線と前記１次巻線との巻数比率は１に近いことを特徴とする請求項９記載の力率補正回路。
【請求項１４】
前記スイッチング素子は、前記コンデンサを制御して前記１次巻線を充電することを特徴とする請求項９記載の力率補正回路。
【請求項１５】
前記コンデンサは、前記ダイオードが順バイアスのときに充電されることを特徴とする請求項９記載の力率補正回路。
【請求項１６】
前記ダイオードが逆バイアスのときに、前記１次巻線を介して前記第２の巻線へ電力が伝送されることを特徴とする請求項９記載の力率補正回路。
【請求項１７】
力率補正回路と、スイッチング素子に接続された第２の巻線および１次巻線を有するコンバータと、を含むスイッチング電源供給器の力率を向上させる力率補正回路であって、
前記１次巻線と反対の極性を有する巻線と、
前記巻線に接続されたダイオードと、
前記ダイオードに接続されたインダクタと、
前記インダクタに接続されたコンデンサと、を備え、
前記巻線、前記第２の巻線、および前記１次巻線は、同じ鉄心に巻かれ、
前記コンデンサおよび前記インダクタは、前記１次巻線に接続される共通のノードを有することを特徴とする力率補正回路。
【請求項１８】
前記インダクタは、ノイズをフィルタすることを特徴とする請求項１７記載の力率補正回路。
【請求項１９】
前記コンバータは、フォワード型、プッシュプル型、ハーフブリッジ型、フルブリッジ型または抵抗トランジスタ制御型のコンバータであることを特徴とする請求項１７記載の力率補正回路。
【請求項２０】
前記巻線と前記１次巻線との巻数比率は１に近いことを特徴とする請求項１７記載の力率補正回路。
【請求項２１】
前記スイッチング素子は、前記コンデンサを制御して前記１次巻線を充電することを特徴とする請求項１７記載の力率補正回路。
【請求項２２】
前記コンデンサは、前記ダイオードが順バイアスのときに充電されることを特徴とする請求項１７記載の力率補正回路。
【請求項２３】
前記ダイオードが逆バイアスのときに、前記１次巻線を介して前記第２の巻線へ電力が伝送されることを特徴とする請求項１７記載の力率補正回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率補正回路に関し、特に高調波電流規則（harmonic current rules）ＥＮ−６１００−３−２で要求されているクラスＡまたはクラスＤに合致するフライバックトポロジー（flyback topologies）で設計されたスイッチング電源供給器の力率を向上する力率補正回路に関する。
【背景技術】
【０００２】
図１は一般のスイッチング電源供給器を示す回路図である。このスイッチング電源供給器はＡＣ／ＤＣ整流器１およびＤＣ／ＤＣコンバータ２を備え、電解コンデンサＣ３はブリッジ整流器ＢＤ１のフィルタとして接続される。
【０００３】
図５は回路構造を示し、図１のＤＣ／ＤＣコンバータ２はハーフブリッジコンバータ（half-bridge converter）である。図５に示す回路設計は、ブリッジ整流器ＢＤ１により交流電圧源ＶＳ１を整流する。そして、この整流された交流電圧源はコンデンサＣ３によりフィルタされ、直流電圧源ＶＣ３が生成される。このコンデンサＣ１およびコンデンサＣ２は、共通ノードに接続されて分圧器が形成される。そのため、二つのコンデンサの間に設けられた共通ノードの電圧はＶＣ３／２である。
【０００４】
図６はＰＷＭ（pulse width modulation）信号を示すタイムチャートであり、ＶＨＧおよびＶＬＧは、図５のスイッチＱ１、Ｑ２の駆動信号をそれぞれ示す。
【０００５】
０≦ｔ≦ｔ１において、ＰＷＭ信号ＶＨＧ、ＶＬＧのそれぞれは低い（低電圧）状態であり、スイッチＱ１、Ｑ２がそれぞれオフとなっているとき、出力電圧ＶＯはコンデンサＣ４により提供される。
【０００６】
ｔ１≦ｔ≦ｔ２のとき、ＰＷＭ信号ＶＬＧは高く（高電圧）、ＰＷＭ信号ＶＨＧは低い（低電圧）状態であるため、スイッチＱ１はオフされ、スイッチＱ２はオン（導電）状態である。続いて電流がコンデンサＣ１、１次巻線Ｐ１およびスイッチＱ２を通って接地される。この状況下では、変圧器が１次巻線Ｐ１から２次巻線Ｓ１へ電力を変換し、コンデンサＣ４へ電力を供給して電圧ＶＯを出力する。
【０００７】
ｔ２≦ｔ≦ｔ３のとき、スイッチＱ１、Ｑ２のそれぞれは共に再びオフの状態となり、回路の動作状態は０≦ｔ≦ｔ１のときと同じ状態である。
【０００８】
ｔ３≦ｔ≦ｔ４のとき、ＰＷＭ信号ＶＬＧは低く（低電圧）、ＰＷＭ信号ＶＨＧは高い（高電圧）状態であるため、スイッチＱ１は導電されてスイッチＱ２はオフの状態である。続いて、電流はスイッチＱ１、１次巻線Ｐ１およびコンデンサＣ２を通って接地される。変圧器は１次巻線Ｐ１から２次巻線Ｓ２へ電力を変換し、コンデンサＣ４へ電力を供給して電圧ＶＯを出力する。
【０００９】
上述のパワースイッチングのサイクルが繰返されることにより電力が負荷に供給され、同時に出力電圧ＶＯはフィードバックシステム１２へ伝送される。フィードバックシステム１２は信号を高周波パルス信号制御回路５０へフィードバックすることにより、ＰＷＭ信号ＶＨＧ、ＶＬＧのデューティサイクルを調整する。例えば、出力電圧が所定値よりも低いときには負荷に供給される電力は十分でなくなるため、フィードバック信号はＰＷＭ信号ＶＨＧ、ＶＬＧのデューティサイクルを延ばすことにより、スイッチＱ１、Ｑ２の導電時間が増大される。その結果、変圧器Ｔ１の１次巻線から２次巻線へ電力が伝送される時間が延長される。つまり、２次巻線へ提供される電力は増大される。そして、出力電圧ＶＯが増大されることにより必要な電圧を維持することができる。つまり、これは出力電圧が所定値よりも高いときに、負荷に提供される電力が過剰駆動されるということである。このような場合、ＰＷＭ信号ＶＨＧ、ＶＬＧのデューティサイクルは減少されなければならない。
【００１０】
図５に示される入力電流ＩＰＣは、図２に示されるパルス電流である。入力電流の歪みは、従来のスイッチング電源供給器の力率を大幅に低減し（一般には約５０％の低減）、図１に示すように、ＡＣ／ＤＣ整流器１により整流された後に１００％を超える総高調波歪を発生させる。その結果、総高調波は大きく歪んで品質が低下し、貴重なエネルギーも浪費されることとなった。
【００１１】
そのため、多くの国では、提供される電力の効率および品質を向上させるため、製造メーカが従うべき高調波電流規則（例えば、ＥＮ−６１００−３−２など）が多数公開されている。
【００１２】
このように、従来のスイッチング電源供給器の力率を向上させるために様々な種類の力率補正回路が開発されてきた。そして典型的な従来技術である二つの実施形態を以下に示す。
【００１３】
（インダクタ型力率補正回路）
図３は、ブリッジ整流器ＢＤ１と電解コンデンサＣ１との間に直列接続された低周波大型巻線Ｌ１を示す従来技術の回路図である。巻線Ｌ１およびコンデンサＣ１により形成されたローパスフィルタはＤＣ／ＤＣコンバータ２の入力電流を整流する。この設計は、蛍光灯の力率を修正する安定器の機能に類似している。しかし、巻線Ｌ１の体積は比較的大きかったため、力率の向上は限定されたものとなり、動作するときにも異常に高い温度が発生した。
【００１４】
（アクティブ型力率補正回路）
図４は、従来技術によるＤＣ／ＤＣコンバータ２を含む２段式回路を形成するＡＣ／ＤＣ整流器を示す回路図である。また、そこには力率を向上させるために複雑な制御回路１１および大きなスイッチング素子Ｑ１が加えられている。そのため、回路設計が複雑となり製造コストも多くかかった。
【００１５】
そして、多くの力率補正回路は、上述した二つの従来技術に含まれる基本概念を基に開発されているため、同様の欠点を備えていた。
【００１６】
上述したように、従来の力率補正回路には多くの欠点があった。例えば、図３に示す回路構造は体積が比較的大きく、図４に示す回路構造は複雑で製造コストも高かった。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
本発明の第１の目的は、高い力率を有する力率補正回路を提供することにある。
本発明の第２の目的は、従来技術で存在していた問題を解決する力率補正回路を提供することにある。
本発明の第３の目的は、小型で経済的なスイッチング電源供給器を提供する力率補正回路を提供することにある。
【課題を解決するための手段】
【００１８】
上述の目的を達成するために、本発明の力率補正回路は、直列に接続された第１の巻線、ダイオード、インダクタおよび第１のコンデンサを含む。インダクタは、ダイオードからの入力電圧をフィルタするために使用される。第１の巻線は変圧器の追加の巻線である。１次巻線は、インダクタと第１のコンデンサとの間に接続される。第１の巻線の極性は１次巻線の極性と反対である。第２のコンデンサは１次巻線に接続され、１次巻線を制御して第１のコンデンサを通る電圧を生成する。この電圧は変圧器を通って第１の巻線へ伝送される。この伝送された電圧は第１のコンデンサの電圧を昇圧させて力率を向上させる。
【発明の効果】
【００１９】
本発明の力率補正回路構造は、様々なスイッチング電源供給器へ用いることができる。本発明の回路構造により、高い力率と、比較的小さい体積とを達成することができる。また、本発明は追加のインダクタや追加の力率補正クロックも必要ないため、回路構造のサイズや製造コストを減らすことができる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の力率補正回路を好適な実施形態により示すが、これは本発明の趣旨と領域を何ら制限するものではない。また当該技術に習熟している者なら分かるように、本発明の力率補正回路構造は、様々なスイッチング電源供給器へ用いることができる。
【００２１】
本発明の回路構造は、力率補正回路およびスイッチング電源供給器を含む。
図７は、本発明の好適な一実施形態によるフライバック型スイッチング電源供給器で使用されるアクティブ型力率補正回路を示す回路図である。本発明の力率補正回路は、フォワード型（forward-type）、プッシュプル型（push-pull-type）、ハーフブリッジ型（half-bridge-type）、フルブリッジ型（full-bridge-type）、抵抗トランジスタ制御型（resistor-capacitor-control-type）などその他の種類のコンバータに使用することもできる。
【００２２】
図７に示すように、変圧器Ｔ１は１次巻線Ｐ１、第２の巻線Ｓおよび追加の力率補正回路７１０の巻線Ｐ１を有する。力率補正回路７１０を使用することによりスイッチング電源供給器の力率は向上する。電圧ＶＳ１は交流入力電源であり、電流ＩＳ１は交流入力電源により生成された電流である。ブリッジ整流器ＢＤ１は交流電源を直流電源に整流する。コンデンサＣ３は入力端からノイズをフィルタするために使用される。高周波パルス信号制御回路７１２は、ＰＷＭ信号を出力してスイッチングトランジスタ７１４を制御する。フィードバックシステム７１６は、出力端から伝送される出力信号ＶＯを受信し、フィードバック信号を高周波パルス信号制御回路７１２へ送信する。続いて、高周波パルス信号制御回路７１２は出力信号ＶＯを安定させるために、スイッチングトランジスタ７１４へ送信されるＰＷＭ信号のデューティサイクル（duty cycle）を調整する。
【００２３】
本発明の好適な実施形態によると、力率補正回路７１０は直列に接続された巻線Ｐ１、ダイオードＤ１、インダクタＬおよびコンデンサＣ１を含む。インダクタＬは、ダイオードＤ１からの入力電圧をフィルタするために使用される。巻線Ｐ１と１次巻線Ｐ２とは同じ鉄心中に設けられ、互いに反対の極性を有する。そのため１次巻線Ｐ２は、１次巻線Ｐ２と反対の巻線Ｐ１中の電圧を送信することができる。
【００２４】
図８は、補助電源供給器が示されていない一次側回路を示す簡略回路図である。図８が示す点線は電流Ｉ１の方向を示す。高周波パルス信号制御回路によりスイッチングトランジスタ７１４が導電されると、オリジナル電圧ＶＣ１を有するコンデンサＣ１は、巻線Ｐ２を介して電流Ｉ１により放電を行う。その結果、エネルギーが巻線Ｐ２に蓄えられ、巻線Ｐ２中に電圧ＶＰ２が生成される。また、スイッチングトランジスタ７１４がオフされると、電力が鉄心から第２の巻線Ｓおよび巻線Ｐ１へ伝送される。続いて、ＶＰ２と反対の電圧ＶＰ１が巻線Ｐ１中に生成されると、電力が負荷（図示しない）および巻線Ｐ１に提供される。電圧ＶＰ１の大きさは、スイッチングトランジスタ７１４が導電されるデューティ時間と、１次巻線Ｐ２および巻線Ｐ１の巻線比率と関連する。巻線Ｐ１を通過する電圧ＶＰ１は次のように示される。
【００２５】
【数１】
2005295793.tif 000003
【００２６】
図９は、巻線Ｐ１の極性の電圧ＶＰ１を示す拡大回路図である。電圧ＶＳ１は交流電源の入力電圧である。そのため、ダイオードＤ１に印加される入力電圧ＶＤ１は次のように示される。
【００２７】
【数２】
2005295793.tif 000004
【００２８】
入力電圧ＶＤ１がコンデンサの電圧ＶＣ１よりも大きいとき、ダイオードＤ１は順バイアスであり、このときにダイオードＤ１は導電されて電流Ｉ２が生成される。本発明の好適な一実施形態によると、巻線Ｐ１および巻線Ｐ２は、スイッチングトランジスタが導電されたときに、入力電圧ＶＤ１が電圧ＶＣ１よりも常に大きくなるように構成されている。図８の実線は電流Ｉ２の方向を示し、電流Ｉ２はコンデンサＣ１を充電する。
【００２９】
高周波パルス信号制御回路がスイッチングトランジスタ７１４をオフすると、電力は鉄心から第２の巻線Ｓ１へ伝送される。続いて、電力が第２の巻線Ｓ１から負荷（図示せず）およびコンデンサＣ２へ提供される。このとき巻線Ｐ１の極性は逆転する。図１０は、巻線Ｐ１の電圧ＶＰ１極性を示す拡大回路図である。電圧ＶＳ１は交流入力電源である。従って、ダイオードＤ１に印加される入力電圧ＶＤ１は以下の通りである。
【００３０】
【数３】
2005295793.tif 000005
【００３１】
本発明の好適な一実施形態によると、巻線Ｐ１および巻線Ｐ２は、スイッチングトランジスタがオフされるときに、入力電圧ＶＤ１が電圧ＶＣ１よりも常に小さくなるように構成されている。そのため、ダイオードＤ１は逆バイアスされ、コンデンサＣ１を充電するダイオードＤ１には電流が流れない。
【００３２】
一方、図７に示すように、出力電圧ＶＯはフィードバックシステムへ伝送される。フィードバックシステムは、信号を高周波パルス信号制御回路７１２へフィードバックすることによりＰＷＭ信号のデューティサイクルを修正する。例えば、出力電圧が所定値よりも低いときには負荷に供給される電力が十分でないため、フィードバック信号はＰＷＭ信号のデューティサイクルを延長して、スイッチングトランジスタ７１４の導電時間を延ばす。その結果、変圧器Ｔ１の１次巻線から第２の巻線へ電力が伝送される時間が増える。そして、第２の巻線へ供給される電力が増大されることにより、出力電圧ＶＯが増大されて所定値を得ることができる。しかしながら、出力電圧が所定値よりも高いときには、負荷に供給される電力が過剰となり、この場合にはＰＷＭ信号のデューティサイクルを減らす必要がある。
【００３３】
図１１は、本発明の一実施形態による臨界電圧におけるＶＣ１およびＶＳ１と、入力電流Ｉ２との関係を示す波形図である。図８および図１１に示すように、電圧ＶＳ１は交流入力電源である。電圧ＶＣ１はコンデンサＣ１を通る電圧である。電流Ｉ２はコンデンサＣ１を充電する電流である。入力電圧ＶＤ１はダイオードＤ１へ印加される電圧である。
【００３４】
従って、入力電圧ＶＤ１がコンデンサの電圧ＶＣ１よりも大きいとき、ダイオードＤ１は順バイアスとなり、このときにダイオードＤ１は導電されて電流Ｉ２が生成される。そして、電流Ｉ２がコンデンサＣ１を充電するため、力率補正を向上することができる。また、入力電圧ＶＤ１がコンデンサの電圧ＶＣ１よりも小さいとき、ダイオードＤ１は逆バイアスとなり、このときダイオードＤ１はオフとなるため電流Ｉ２は生成されない。そして、巻線Ｐ１と巻線Ｐ２との巻数比率が１に近づくと、力率も１に近づく。
【００３５】
本発明では好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではなく、当該技術に熟知するものなら誰でも、本発明の主旨と領域を脱しない範囲内で各種の変更や修正を加えることができる。従って、本発明の保護の範囲は、特許請求の範囲で指定した内容を基準とする。
【図面の簡単な説明】
【００３６】
【図１】従来技術によるオフライン状態のスイッチング電源供給器を示す回路図である。
【図２】図１の入力電圧および入力電流を示す波形図である。
【図３】従来技術のインダクタ型力率補正回路を示す回路図である。
【図４】従来技術のアクティブ型力率補正回路を示す回路図である。
【図５】従来技術のハーフブリッジトポロジのスイッチング電源供給器を示す回路図である。
【図６】従来技術のブリッジ変換器中のスイッチング装置を駆動するために使用されるＶＨＧおよびＶＬＧのＰＷＭ信号を示すタイミングチャートである。
【図７】本発明の好適な一実施形態によるフライバック型スイッチング電源供給器に使用されるアクティブ型力率補正回路を示す概略回路図である。
【図８】補助電源供給器が示されていない一次側回路を示す概略回路図である。
【図９】一方の極性の電圧ＶＰ１を有する巻線Ｐ１を示す拡大回路図である。
【図１０】他方の極性の電圧ＶＰ１を有する巻線Ｐ１を示す拡大回路図である。
【図１１】本発明の一実施形態による臨界電圧ＶＣ１、ＶＳ１と、入力電流Ｉ２との関係を示す波形図である。
【符号の説明】
【００３７】
７１６  フィードバックシステム、７１２  高周波パルス信号制御回路、７１０  力率補正回路、７１４  スイッチングトランジスタ、ＶＳ１、ＶＣ１、ＶＰ１、ＶＰ２  電圧、ＶＯ  出力電圧、Ｔ１  変圧器、ＢＤ１  ブリッジ整流器、Ｐ１、Ｐ２、Ｓ  巻線、Ｄ１、Ｄ２、Ｄ３、Ｄ４  ダイオード、Ｌ、Ｌ１  インダクタ、Ｃ１、Ｃ２、Ｃ３、Ｃ４  コンデンサ、Ｑ１、Ｑ２  スイッチ、ＶＨＧ、ＶＬＧ  ＰＷＭ信号、ＩＰＣ、ＩＳ１、Ｉ１、Ｉ２  電流
【図１】
2005295793.tif 000006
【図２】
2005295793.tif 000007
【図３】
2005295793.tif 000008
【図４】
2005295793.tif 000009
【図５】
2005295793.tif 000010
【図６】
2005295793.tif 000011
【図７】
2005295793.tif 000012
【図８】
2005295793.tif 000013
【図９】
2005295793.tif 000014
【図１０】
2005295793.tif 000015
【図１１】
2005295793.tif 000016
【外国語明細書】
2005295793.tif 000017
2005295793.tif 000018
2005295793.tif 000019
2005295793.tif 000020
2005295793.tif 000021
2005295793.tif 000022
2005295793.tif 000023
2005295793.tif 000024
2005295793.tif 000025
2005295793.tif 000026
2005295793.tif 000027
2005295793.tif 000028
2005295793.tif 000029
2005295793.tif 000030
2005295793.tif 000031
2005295793.tif 000032
2005295793.tif 000033
2005295793.tif 000034
2005295793.tif 000035
2005295793.tif 000036
2005295793.tif 000037
2005295793.tif 000038
2005295793.tif 000039