(57)【要約】【課題】  薄膜バルク弾性共振器（ＦＢＡＲ）と同一基板上に集積した薄膜キャパシタを得る。  【解決手段】  平均自発分極Ρsｒを有する圧電膜を具備する薄膜圧電共振器と、平均自発分極Ρsｃを有し、上記圧電膜と同一材料からなる誘電体膜を有する前記薄膜圧電共振器と同一の基板上に設けられる薄膜キャパシタとが、｜Ρsｒ｜＞｜Ρsｃ｜なる関係を満たす。【選択図】  図２
2005311511.tif 000002
【特許請求の範囲】
【請求項１】
第一の圧電膜を具備する薄膜圧電素子と、前記第一の圧電膜と同一材料からなる第二の圧電膜を具備し、前記薄膜圧電素子と同一の基板上に設けられる薄膜キャパシタとを有することを特徴とする高周波集積回路装置。
【請求項２】
平均自発分極Ρsｒを有する第一の圧電膜を具備する薄膜圧電素子と、平均自発分極Ρsｃを有する、前記第一の圧電膜と同一材料からなる第二の圧電膜を具備し、前記薄膜圧電素子と同一の基板上に設けられる薄膜キャパシタとを有し、
｜Ρsｒ｜＞｜Ρsｃ｜
なる関係を有することを特徴とする高周波集積回路装置。
【請求項３】
下部電極、第一の圧電膜、上部電極を具備する薄膜圧電素子と、
前記下部電極とは異なる材料からなる第一の電極、第一の圧電膜と同一材料からなる第二の圧電膜、第二の電極を具備し、前記薄膜圧電共振器と同一の基板上に設けられる薄膜キャパシタと
を有することを特徴とする高周波集積回路装置。
【請求項４】
前記下部電極はＰｔ、Ａｕ、Ｉｒのうち少なくとも一つの金属からなり、前記第一の電極はＴｉ、Ｍｏ、Ｗ、Ａｌのうち少なくとも一つの金属からなることを特徴とする請求項２、３に記載の高周波集積回路装置。
【請求項５】
前記基板は、その表面に溝を有し、前記薄膜圧電素子は前記溝を跨ぐように形成されていることを特徴とする請求項１乃至４に記載の高周波集積回路装置。
【請求項６】
前記基板は、表面、裏面を貫通する孔を有し、前記薄膜圧電素子は前記孔を跨ぐように形成されていることを特徴とする請求項１乃至４に記載の高周波集積回路装置。
【請求項７】
第一の圧電膜を具備する薄膜キャパシタと、
前記第一の圧電膜と同一材料からなる第二の圧電膜を有し、前記薄膜キャパシタと同一の基板上に設けられ、かつ前記薄膜キャパシタの容量値を基準にしてその容量値が制御される薄膜圧電可変容量素子と、
を具備することを特徴とする高周波集積回路装置。
【請求項８】
第一の圧電膜を具備する薄膜圧電共振器と、
前記第一の圧電膜と同一材料からなる第二の圧電膜を有し、前記薄膜圧電共振器と同一の基板上に設けられる薄膜キャパシタと、
前記第一、第二の圧電膜と同一材料からなる第三の圧電膜を有し、前記薄膜キャパシタと同一の基板上に設けられ、かつ前記薄膜キャパシタの容量値を基準にしてその容量値が制御される薄膜圧電可変容量素子とを具備し、
前記薄膜圧電共振器と前記薄膜圧電可変容量素子とから、前記薄膜圧電可変容量素子の容量を制御することによりその帯域が制御される通過帯域可変フィルタが構成されることを特徴とする高周波集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜技術を用いた高周波集積回路に関する。特に、圧電薄膜素子と、薄膜キャパシタとを同一基板上に集積化した高周波集積回路装置に関する。
【背景技術】
【０００２】
近年、携帯電話や無線ＬＡＮなどの無線を用いた情報機器の市場が拡大するとともに、そのサービスは高機能化している。それに伴い、利用する周波数帯も次第にギガヘルツ以上の高い周波数にシフトする傾向がある。また、将来的には、ユビキタス社会の到来に伴い、超小型の無線システムへの要求が高まることが予想される。このような無線システムに用いられる高周波回路は、半導体の集積回路以外にフィルタなどの受動部品を使う必要がある。
【０００３】
従来、このような高周波帯域のフィルタとしては、弾性表面波フィルタ（以下、「ＳＡＷフィルタ」（Surface Acoustic Wave）と称する）や、セラミック誘電体を共振器として用いたフィルタが利用されてきた。
【０００４】
しかしながら、ＳＡＷフィルタは、櫛形電極の微細加工の限界、あるいは、信頼性の面から、これ以上の高周波化は、限界に近いと考えられている。一方、セラミック誘電体フィルタの場合は、一般に小型化に不向きであり、小型軽量化が望まれている移動体通信機には不向きであるという欠点がある。
【０００５】
これらの問題を解決するために、最近、圧電体薄膜の厚み縦振動を利用する薄膜バルク弾性共振器（以下、「ＦＢＡＲ」（Film Bulk Acoustic Resonator）と称する）が提案され（特許文献１参照）、既に、一部では商品化されている。ＦＢＡＲは、SAWデバイスで必要な電極の微細加工が不要であり、また、バルク誘電体を用いた誘電体共振器と比較して大幅に小型化が可能であるという利点がある。
【特許文献１】特開２０００−６９５９４公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、高周波回路には、フィルタ以外にも、チップインダクタやチップキャパシタなどの受動部品が数多く使われており、これらの受動部品を集積化することなしに、無線システムの超小型化は困難であると考えられる。
【０００７】
そこで、本発明者らは、ＦＢＡＲと同じ基板の上に、同じ薄膜プロセスを用いて、他の受動部品についても集積化することが好ましいと考えた。例えば、キャパシタについては、ＦＢＡＲに用いられている圧電体の膜である、窒化アルミニウム（ＡｌＮ）や酸化亜鉛（ＺｎＯ）を用いることができる。ＡｌＮは、比誘電率が約10であり、誘電損失は０．５％以下、バンドギャップは６．２ｅＶで、これらの値をみる限り、良好なキャパシタを形成できることが期待される。
【０００８】
ＦＢＡＲと同じ材料と同じプロセスを用いて同じ基板上に薄膜キャパシタを作製した場合、以下に述べる理由によって、容量値の絶対精度の向上が期待できる。ＦＢＡＲの共振周波数は、圧電薄膜の厚さ、および前記圧電薄膜の上下に形成される電極膜の厚さによって決定する。したがって、特定の周波数帯域を通過させるフィルタを形成するためには、圧電薄膜の厚さについても高精度に制御する必要がある。圧電薄膜の膜厚を精密に制御するには、成膜装置や成膜条件の最適化のみでは実現できないことが多い。したがって、通常、圧電薄膜の成膜後に基板面内の膜厚を均一化するため、膜厚のトリミング処理を施す必要がある。このようなトリミング処理は、成膜した後、圧電薄膜の膜厚分布を測定し、その測定データを元に、圧電薄膜をエッチング処理するというものである。トリミング処理によって、圧電薄膜の膜厚を０．５％以上の精度で均一化することが可能である。
【０００９】
したがって、ＦＢＡＲと同じ基板上に薄膜キャパシタを作製すると、誘電体膜厚のばらつきを低く抑えることができ、結果的に薄膜キャパシタの容量を高い精度で制御することができる。
【００１０】
従来、高周波アナログ集積回路内部において、このような高精度の容量値をもつ薄膜キャパシタを実現することは困難であった。その理由は、集積回路内に用いられるＳｉＯ2などの誘電体薄膜の膜厚は、プロセス上の理由により、基板の面内で少なくとも５％程度のばらつきがあるためである。もし、ＦＢＡＲと同じプロセスで薄膜キャパシタを作製し、アナログ集積回路に用いることができるならば、アクティブフィルターなどに使われているＣＲ時定数を高精度で制御できるようになるなど、設計の自由度が高くなることが期待される。
【００１１】
ところが、実際にＦＢＡＲと同じ基板上に、ＦＢＡＲ用の圧電体膜と同じ薄膜を誘電体膜として用いた薄膜キャパシタを構成すると、高周波領域における誘電特性に大きな問題が発生することがわかった。具体的には、特定の周波数領域において、誘電損失の増大と、容量の異常な変化が観測された。図２２にこの薄膜キャパシタの容量および誘電損失の周波数特性を示す。
【００１２】
１ＧＨｚから２ＧＨｚの間に誘電損失が複数のピークを示し、また３．７ＧＨｚ付近においても大きなピークを示した。このような異常なピークは、キャパシタの下部電極下に空隙などの音響反射層を設けなくとも、何らかの複数の寄生共振が存在していることを示している。
【００１３】
このような寄生共振が存在すると、特定の周波数において音響的にエネルギーが散逸するため、誘電損失増大の原因となる。このような誘電損失の増大は、高周波回路における信号のエネルギーの損失を意味しており、好ましくない。したがって、キャパシタ用として用いる場合には、圧電性を示さない、あるいは圧電性の小さい誘電体膜を用いることが好ましい。
【００１４】
本発明は上記の問題点を解決すべくなされたもので、ＦＢＡＲなどの薄膜圧電素子と同一基板上に集積した容量精度が高く、しかも高周波領域において低誘電損失の薄膜キャパシタを得ることを目的とする。ＦＢＡＲ以外の薄膜圧電素子として、圧電薄膜を機械的アクチュエータとして用いた、可変容量素子や、スイッチなどをあげることができる。
【課題を解決するための手段】
【００１５】
上記の課題を解決するために本発明の高周波集積回路装置は、第一の圧電膜を具備する薄膜圧電素子と、前記第一の圧電膜と同一材料からなる第二の圧電膜を具備し、前記薄膜圧電素子と同一の基板上に設けられる薄膜キャパシタとを有することを特徴とする。
【発明の効果】
【００１６】
本発明により、薄膜圧電素子中の圧電膜と同一材料を用いて薄膜キャパシタの誘電体膜を形成することが可能となるため、ＦＢＡＲと同一基板上に集積した、容量精度が高くかつ低損失の薄膜キャパシタを得ることができる。
【発明を実施するための最良の形態】
【００１７】
本発明の高周波集積回路においては、ＦＢＡＲと薄膜キャパシタを同じ基板上に形成し、かつ同じ組成の薄膜を用いてＦＢＡＲ用圧電体膜１２と薄膜キャパシタ用誘電体膜１３を形成し、ＦＢＡＲ用圧電体膜１２においては、図１に示すように分極が一方向に揃うように形成し、一方薄膜キャパシタ用誘電体膜１３においては、同図に示すように分極が揃わないように形成する。具体的には、同一基板上に同一材料にてＦＢＡＲと薄膜キャパシタが構成された場合、ＦＢＡＲ用圧電体膜１２の電極面内における平均自発分極をＰsr、薄膜キャパシタ用誘電体膜１３の電極面内における平均自発分極をＰscとしたとき、
|Ｐsr|> |Ｐsc|
であるようにＦＢＡＲ用圧電体膜１２と薄膜キャパシタ用誘電体膜１３を形成する。
【００１８】
図１のＦＢＡＲ用圧電体膜１２に示すように、自発分極が、上向き、あるいは下向きに、完全に揃っている場合、電極面内で平均化した自発分極の絶対値は最大となり、このとき電気機械結合係数などの圧電特性は最大となる。このような膜をＦＢＡＲに用いると良好な特性が得られる。一方、上向きの自発分極と下向きの自発分極がちょうど同じ割合で混在する場合、電極面内で平均化した自発分極の絶対値はゼロとなり、このときそれぞれの領域で生じる圧電応答は互いに打ち消しあうため、見かけ上電気機械結合係数はゼロとなる。このような膜は薄膜キャパシタ用誘電体膜１３として用いるには好適である。
【００１９】
このように、本発明の意図するところは、同じ材料の薄膜を、分極の揃い方を制御することにより、圧電体および誘電体として使い分けることにある。
【００２０】
分極の揃い方を制御する手段としては、
（１）下地の電極材料を変える（一例として、酸化しにくい白金などの金属（Ｐｔ、Ａｕ、Ｉｒ）と酸化しやすいモリブデンなどの金属（Ｔｉ、Ｍｏ、Ｗ、Ａｌ）、
（２）下地電極の表面状態を変える（例えば、ルテニウム（Ｒｕ）の酸化状態を変えるなど）、
（３）下地電極の表面粗さを変える（例えば、電極表面に物理的処理あるいは、化学的処理を施すなど）、
などがあげられる。
【００２１】
以下、図面を参照しつつ本発明の実施の形態について説明する。
【実施例１】
【００２２】
図２に、本発明の実施例１による、同一基板上に同一材料を用いて形成された、薄膜圧電共振器と薄膜キャパシタの断面図を示す。
【００２３】
シリコン等からなる基板１上に熱酸化膜２が形成され、基板表面における薄膜圧電共振器形成領域、薄膜キャパシタ形成領域上に同じ電極材料、同じ圧電材料（誘電体材料）を用いて、薄膜圧電共振器の下部電極３ａ、圧電膜４ａ、上部電極５ａ、及び薄膜キャパシタの第一電極３ｂ、誘電体膜４ｂ、第二電極５ｂがそれぞれ形成されている。下部電極３ｂの表面には、薄膜の酸化膜７が形成されている。それぞれの膜厚は、下部電極３ａ、第一電極３ｂが０．３μｍ、圧電膜４ａ、誘電体膜４ｂが１．５μｍ、上部電極５ａ、第二電極５ｂが０．３μｍ、酸化膜７が2ｎｍである。また、圧電膜４ａ、誘電体膜４ｂに対する、下部電極３ａ、第一電極３ｂ、及び上部電極５ａ、第二電極５ｂの対向面積は１０，０００μｍ2である。
【００２４】
上記構造において、薄膜圧電共振器と薄膜キャパシタとでは次のような違いがある。薄膜圧電共振器の場合、下部電極３ａと熱酸化膜２との間に、音響反射層としての空隙を有する。これに対して、薄膜キャパシタの場合、このような空隙を有さない。このような構造の違いにより、薄膜圧電共振器においては、圧電膜および電極の厚さによって決められる特定の厚み縦振動が励振され、圧電共振器として動作するのに対して、薄膜キャパシタにおいては、少なくとも圧電膜単体および電極膜の厚さで決まる基本振動周波数における共振は励振されない。
【００２５】
しかしながら、圧電膜が強い圧電性を有する場合、上述した例に見られたように、基板および熱酸化膜等の絶縁膜の厚さや音響インピーダンスなどの兼ね合いにより、予期しない寄生振動が励起され、特定の周波数において共振を起こす恐れがある。
そこで、本実施例においては、モリブデン（Ｍｏ）を材料とする下部電極３ｂの表面に薄い酸化膜７を形成する。その上部には、薄膜圧電共振器形成領域、薄膜キャパシタ形成領域ともに、同一の圧電膜が堆積されている。このような構成により、同一材料ながら、圧電膜４ａの自発分極の向きは圧電膜４ａの厚さ方向に一様に揃うのに対し、誘電体膜４ｂの方は揃わないようにすることが可能となる。
【００２６】
図３に薄膜圧電共振器における、バイアス電界と規格化した容量の関係、及び図４に薄膜キャパシタにおける、バイアス電界と規格化した容量の関係を示す。図３、４中、直線は最小二乗法を用いて求めた傾きを示す接線である。図３と図４とを比較すると、接線はともにバイアス電界を大きくするほど容量が小さくなるという負の傾きを示したが、その傾きを比較すると圧電薄膜共振器の接線のほうが大きく、薄膜キャパシタについては傾きが小さかった（｜Ρsｒ｜＞｜Ρsｃ｜；Ρsｒ…薄膜圧電共振器の平均自発分極、Ρsｃ…薄膜キャパシタの平均自発分極）。これは、これらＡｌＮ膜の自発分極（双極子）が上向きであることを示している。また、薄膜キャパシタにおいては、その傾きが小さいことから、一部の双極子は下向きとなっていることがわかる。したがって、対向電極領域全体を平均した場合の分極は、薄膜圧電共振器より小さいことを示している。
【００２７】
図５に薄膜圧電共振器に関してネットワークアナライザを用いて測定したSパラメータを示したスミスチャート、図６に薄膜キャパシタに関してネットワークアナライザを用いて測定したSパラメータを示したスミスチャートをそれぞれ示す。図５、６を比較すると、同じ基板上に同じ材料を用いて形成したにも関わらず、薄膜圧電共振器においては、インピーダンスがスミスチャート上に大きな円の軌跡を描き、ＡｌＮが大きな圧電性を示し、良好な共振器として動作していることを示している。これに対し、薄膜キャパシタにおいては、スミスチャート上でインピーダンスの虚数部が負の値のまま、スミスチャートの外周に沿って半円状の軌跡を描いていることから、圧電性が小さく、かつ誘電損失が小さい良好なキャパシタとして動作していることがわかる。
【００２８】
図７に薄膜圧電共振器のインピーダンス|Z|の周波数特性を示す。この薄膜圧電共振器は約１．８ＧＨｚ付近に共振周波数を示し、電気機械結合係数keff2は約４．５％と良好な値を示した。これは、圧電膜の自発分極が揃っており、平均自発分極の大きさが大きいことを反映している。
【００２９】
次に、本実施例の薄膜圧電共振器と薄膜キャパシタの製造方法について、図を用いて説明する。
【００３０】
まず、図８に示すように、基板１表面を熱酸化することにより、熱酸化膜２を１００ｎｍ程度形成する。次に、図９に示すように、アルミニウムを熱酸化膜２上に形成し、アルミニウムに対し、リソグラフィ法によるパターニング、反応性イオンエッチング（ＲＩＥ）等の異方性エッチングを施すことにより、エッチング犠牲層６を形成する。
【００３１】
次に、図１０に示すように、エッチング犠牲層６を含む基板１上に、基板温度室温でのスパッタリング法によりモリブデン（Ｍｏ）薄膜を積層し、リソグラフィ法によるパターニングで薄膜圧電共振器の下部電極３ａ、薄膜キャパシタの第一電極３ｂをそれぞれ形成する。その後、図示しないが、これら下部電極３ａ、第一電極３ｂにエッチング犠牲層を除去するための第一の貫通孔を形成する。そして薄膜圧電共振器形成領域の部分をレジストマスク８で被覆する。レジストマスク８で被覆することで露出した第一電極３ｂ表面を、酸素を含む雰囲気中でプラズマ照射することで、第一電極３ｂ表面に薄い酸化膜７を形成する。その後、図示しないが、酸化膜７にも上記第一の貫通孔に通じる第二の貫通孔を形成する。
【００３２】
酸化膜７形成後、図１１に示すようにレジストマスク８を除去し、高純度アルミニウムターゲットを使用した、窒素雰囲気中で反応性スパッタリング法により窒化アルミニウム（ＡｌＮ）膜を下部電極３ａ、第一電極３ｂを含む基板１上に積層する。その後、リソグラフィ法によるパターニングで薄膜圧電共振器の圧電膜４ａ、薄膜キャパシタの誘電体膜４ｂをそれぞれ形成する。その後、図示しないが、これら圧電膜４ａ、誘電体膜４ｂに、第一、第二の貫通孔に通じる、エッチング犠牲層を除去するための第三の貫通孔を形成する。
【００３３】
次に、図２に示すように、圧電膜４ａ、誘電体膜４ｂを含む基板１上に、基板温度室温でのスパッタリング法によりモリブデン（Ｍｏ）薄膜を積層し、リソグラフィ法によるパターニングで薄膜圧電共振器の上部電極５ａ、薄膜キャパシタの第二電極５ｂをそれぞれ形成する。その後、上部電極５ａ、第二電極５ｂに、第一、第二、第三の貫通孔に通じる、エッチング犠牲層を除去するための第四の貫通孔を形成する。最後に第一、第二、第三、第四の貫通孔を介して、エッチング犠牲層６を選択除去できるエッチャントによるウェットエッチングによりエッチング犠牲層６を除去する。このようにして薄膜圧電共振器と薄膜キャパシタが同一基板上に同一プロセスで形成できる。
【実施例２】
【００３４】
図１２に、本発明の実施例２による、同一基板上に同一材料を用いて形成された、薄膜圧電共振器と薄膜キャパシタの断面図を示す。
【００３５】
シリコン等からなる基板１上に熱酸化膜２が形成され、基板表面における薄膜圧電共振器形成領域、薄膜キャパシタ形成領域上に、同じ圧電材料（誘電体材料）を用いて、薄膜圧電共振器の下部電極３ａ、圧電膜４ａ、上部電極５ａ、及び薄膜キャパシタの第一電極３ｂ、誘電体膜４ｂ、第二電極５ｂがそれぞれ形成されている。それぞれの膜厚は、下部電極３ａ、第一電極３ｂが０．３μｍ、圧電膜４ａ、誘電体膜４ｂが１．５μｍ、上部電極５ａ、第二電極５ｂが０．３μｍである。また、圧電膜４ａ、誘電体膜４ｂに対する、下部電極３ａ、第一電極３ｂ、及び上部電極５ａ、第二電極５ｂの対向面積は１０，０００μｍ2である。
【００３６】
上記構造において、薄膜圧電共振器と薄膜キャパシタとでは次のような違いがある。薄膜圧電共振器の場合、下部電極３ａと熱酸化膜２との間に、音響反射層としての空隙を有する。本実施例においては、熱酸化膜２をエッチングにより掘り込み、この掘り込んだ部分を空隙として利用している点が実施例１の構造とは異なる。これに対して、薄膜キャパシタの場合、このような空隙を有さない。このような構造上の違いにより、薄膜圧電共振器においては、圧電膜および電極の厚さによって決められる特定の厚み縦振動が励振され、圧電共振器として動作するのに対して、薄膜キャパシタにおいては、少なくとも圧電膜単体および電極膜の厚さで決まる基本振動周波数における共振は励振されない。
【００３７】
しかしながら本実施例においても、圧電膜が強い圧電性を有する場合、上述した例に見られたように、基板および熱酸化膜等の絶縁膜の厚さや音響インピーダンスなどの兼ね合いにより、予期しない寄生振動が励起され、特定の周波数において共振を起こす恐れがある。
【００３８】
そこで、本実施例においては、モリブデン（Ｍｏ）を材料とする薄膜キャパシタの第一の電極３ｂの表面に薄い酸化膜７を形成する。一方、白金（Ｐｔ）を材料とする圧電共振器の下部電極３ａにはこのような酸化膜を形成しない。酸化膜形成の有無は、同じ酸化条件下においても、電極材料を変えることにより、それぞれの電極材料の酸化しやすさを利用して制御することができる。それぞれの電極膜の上部には、薄膜圧電共振器形成領域、薄膜キャパシタ形成領域ともに、同一の圧電膜が堆積されている。このような構成により、同一材料ながら、酸化しにくい白金（Ｐｔ）上の圧電膜４ａの自発分極の向きは圧電膜４ａの圧さ方向に一様に揃うのに対し、モリブデン（Ｍｏ）上の誘電体膜４ｂの方は揃わないようにすることが可能となる。
【００３９】
このようにして薄膜圧電共振器と薄膜キャパシタが同一基板上に同一プロセスで形成できる。
【実施例３】
【００４０】
図１３に、本発明の実施例３による、同一基板上に同一材料を用いて形成された、薄膜圧電共振器と薄膜キャパシタの断面図を示す。
【００４１】
シリコン等からなる基板１上に熱酸化膜２が形成され、基板表面における薄膜圧電共振器形成領域、薄膜キャパシタ形成領域上に、同じ圧電材料（誘電体材料）を用いて、薄膜圧電共振器の下部電極３ａ、圧電膜４ａ、上部電極５ａ、及び薄膜キャパシタの第一電極３ｂ、誘電体膜４ｂ、第二電極５ｂがそれぞれ形成されている。それぞれの膜厚は、下部電極３ａ、第一電極３ｂが０．３μｍ、圧電膜４ａ、誘電体膜４ｂが１．５μｍ、上部電極５ａ、第二電極５ｂが０．３μｍである。また、圧電膜４ａ、誘電体膜４ｂに対する、下部電極３ａ、第一電極３ｂ、及び上部電極５ａ、第二電極５ｂの対向面積は１０，０００μｍ2である。
【００４２】
上記構造において、薄膜圧電共振器と薄膜キャパシタとでは次のような違いがある。薄膜圧電共振器の場合、下部電極３ａと熱酸化膜２との間に、音響反射層としての空隙を有する。本実施例においては、薄膜圧電共振器構造を形成した後に、反応性イオンエッチング（ＲＩＥ）を用いて、基板１の裏側からエッチングすることにより空隙を形成した点が実施例１、２の構造とは異なる。これに対して、薄膜キャパシタの場合、このような空隙を有さない。このような構造上の違いにより、薄膜圧電共振器においては、圧電膜および電極の厚さによって決められる特定の厚み縦振動が励振され、圧電共振器として動作するのに対して、薄膜キャパシタにおいては、少なくとも圧電膜単体および電極膜の厚さで決まる基本振動周波数における共振は励振されない。
【００４３】
しかしながら本実施例においても、圧電膜が強い圧電性を有する場合、上述した例に見られたように、基板および熱酸化膜等の絶縁膜の厚さや音響インピーダンスなどの兼ね合いにより、予期しない寄生振動が励起され、特定の周波数において共振を起こす恐れがある。
【００４４】
そこで、本実施例においては、アルミニウム（Ａｌ）を材料とする薄膜圧電共振器の下部電極３ａの表面にクラスターイオンビームの照射により表面平滑化処理を施す。一方、薄膜キャパシタの下部電極３ｂにはこのよう表面処理を施さない。それぞれの電極膜の上部には、薄膜圧電共振器形成領域、薄膜キャパシタ形成領域ともに、同一の圧電膜が堆積されている。このように下部電極の表面平滑化処理の有無により、同一材料ながら、表面が平滑な電極上に形成した圧電膜４ａの自発分極の向きは圧電膜４ａの厚さ方向に一様に揃うのに対し、表面が平滑ではない電極上の誘電体膜４ｂの方は揃わないようにすることが可能となる。
【００４５】
このようにして薄膜圧電共振器と薄膜キャパシタが同一基板上に同一プロセスで形成できる。
【実施例４】
【００４６】
図１４に、実施例４による、同一基板上に形成された、薄膜圧電可変容量素子と薄膜キャパシタの平面図および断面図を示す。
【００４７】
シリコン等からなる基板１上に熱酸化膜２が形成され、基板表面における薄膜圧電可変容量素子形成領域、薄膜キャパシタ形成領域上に、同じ圧電材料（誘電体材料）を用いて、薄膜圧電可変容量素子の第一電極３ｃ、圧電膜４ｃ、第二電極５ｃ、及び薄膜キャパシタの第一電極３ｂ、誘電体膜４ｂ、第二電極５ｂがそれぞれ形成されている。本実施例においては、薄膜可変容量素子に関しては、さらに第二圧電膜８、第三電極９が形成されている。それぞれの膜厚は、第一電極３ｃ、３ｂが０．３μｍ、圧電膜４ｃ、誘電体膜４ｂ、第二圧電膜８が１．５μｍ、第二電極５ｃ、第二電極５ｂ、第三電極９が０．３μｍ、である。
【００４８】
薄膜圧電可変容量素子に関しては、下部電極３ｃと熱酸化膜２との間に空隙を有する。本実施例においては、実施例２と同様、熱酸化膜２をエッチングにより掘り込み、この掘り込んだ部分を空隙として利用している。この空隙を挟むようにして、可変容量素子用第一電極１０と第二電極１１が形成されている。前記圧電素子の第一電極３ｃ、第二電極５ｃ、第三電極９の間に電圧を印加することにより、第一圧電膜４ｃ、第二圧電膜８に逆方向の伸縮変位が発生し、これにより薄膜圧電可変容量素子の中空構造部にたわみ変形が発生する。これにより、可変容量素子の第一電極１０と第二電極１１の間の距離が変化し、結果的に可変容量素子の容量が変化する。すなわち、電圧によって、可変容量素子の容量を変化させることができる。
【００４９】
しかしながら、通常、このような構造を有する薄膜圧電容量素子の容量は、圧電薄膜４ｃ、８、および電極膜３ｃ、５ｃ、９の残留応力や、それぞれの材料の熱膨張の影響を受けるため、印加電圧と静電容量の間の関係を一対一に決めることが困難である。
【００５０】
これに対して、本実施例では、前記薄膜圧電可変容量素子と同一基板上に形成された薄膜キャパシタを、容量の基準として用いることにより、可変容量素子の容量を正確に制御するために回路を形成することが可能である。薄膜圧電共振器に対して行うのと同様、前記薄膜キャパシタの誘電膜４ｂに対しても、膜厚のトリミング処理を施すことにより、前記薄膜キャパシタの容量を０．５％以下の精度で形成することができる。
【００５１】
さらに、本実施例においても、圧電膜が強い圧電性を有する場合、基板および熱酸化膜等の絶縁膜の厚さや音響インピーダンスなどの兼ね合いにより、予期しない寄生振動が励起され、特定の周波数において共振を起こす恐れがある。したがって、実施例１−３で述べた方法などを用いることにより、圧電膜４ｃ、および第二圧電膜８の自発分極の向きは圧電膜４ｃ、８の圧さ方向に一様に揃うようにして、誘電体膜４ｂの方は自発分極の向きが揃わないようにすることが好ましい。
【００５２】
図１５に、実施例４における同一基板上に形成された薄膜キャパシタを容量の基準として用い、薄膜圧電可変容量素子の容量を制御するための回路を示す。
【００５３】
この回路は、同一基板に形成された薄膜キャパシタ２０１、２０２、２０３ａ、２０３ｂ、２０３ｃを容量の基準として用い、同一基板に形成された可変容量素子２０４、２１１ａ、２１１ｂ、２１１ｃ、２１１ｄの容量を所望の値に制御するための回路である。この回路は、切り替えスイッチ２０５、交流電源は２０６、差動増幅器２０７、ミキサー２０８、ローパスフィルター２０９、増幅器２１０などから構成されている。交流電源は、正弦波出力でも良いし、パルス状のクロックでもかまわない。以下にこの回路の動作原理を述べる。
【００５４】
この回路においては、基準となる薄膜キャパシタ２０１、２０２、２０３ａ、２０３ｂ、２０３ｃと、可変容量素子２０４とにより、キャパシタンスブリッジが構成されている。薄膜キャパシタ２０３ａ、２０３ｂ、２０３ｃは、それぞれ異なる値の固定容量をもち、切り替えスイッチ２０５を用いて、このうちどれか一つの薄膜キャパシタのみが選択される。
【００５５】
このキャパシタンスブリッジに交流電源２０６から交流電圧を供給すると、ブリッジを構成するキャパシタにより分圧され、ノードＸとノードＹには、交流電源と同一周波数、同一位相で、振幅のみが異なる交流電圧が発生する。ノードＸとノードＹの電位差を差動増幅器２０７により取り出すと、同じく交流電源と振幅のみが異なる交流信号が得られる。この差動信号と、電源交流信号とを、ミキサー２０８を用いて掛け合わせる。周波数が同じ信号同士の掛け算により、直流成分と複数の高調波成分が発生する。このうち直流成分のみをローパスフィルター２０９により取り出し、増幅器２１０で増幅し、可変容量素子２０４に制御電圧端子にフィードバックをかける。
【００５６】
フィードバックをかけることにより、キャパシタンスブリッジの平衡がとれたとき、すなわちノードＸとノードＹの電位差が常にゼロとなったときに、定常状態に達する。薄膜キャパシタ２０１の固定容量をＣ１、薄膜キャパシタ２０２の固定容量をＣ２、可変スイッチ２０５で選択された薄膜キャパシタ２０３ａ、２０３ｂないし２０３ｃの固定容量をＣ３、薄膜圧電可変容量素子２０４の可変容量をＣ４とおくと、キャパシタンスブリッジが平衡に達した状態では、次の関係式が成立する。
【００５７】
【数１】
2005311511.tif 000003
【００５８】
薄膜キャパシタの固定容量Ｃ１、Ｃ２の値は一定なので、可変容量素子のＣ４の値はＣ３に比例することがわかる。すなわち、切り替えスイッチ２０５を用いてＣ３を切り替えることにより、Ｃ４の値を所望の値に制御することができる。またこの式は、Ｃ１、Ｃ２、Ｃ３の容量の精度が高ければ、結果的に可変容量Ｃ４の値を高精度に制御することが可能であることを示している。
【００５９】
薄膜圧電可変容量素子２０４と同じ基板上に同じ作製条件により、同じサイズをもつ、他の可変容量素子２１１ａ、２１１ｂ、２１１ｃ、２１１ｄなどを形成しておけば、増幅器２１０の出力制御電圧と同じ制御電圧をこれらの複数の可変容量素子にも入力することにより、同時に複数の可変容量素子の容量を、キャパシタンスブリッジを構成する可変容量素子２０４と同じ値に制御することが可能である。
【実施例５】
【００６０】
図１６に、実施例５による、同一基板上に形成された、薄膜圧電共振器と薄膜圧電可変容量素子と薄膜キャパシタの平面図および断面図を示す。
【００６１】
シリコン等からなる基板１上に熱酸化膜２が形成され、基板表面における薄膜圧電共振器形成領域、薄膜圧電可変容量素子形成領域、薄膜キャパシタ形成領域上に、同じ圧電材料（誘電体材料）を用いて、薄膜圧電共振器の下部電極３ａ、圧電膜４ａ、第二電極５ａ、及び薄膜圧電可変容量素子の第一電極３ｃ、圧電膜４ｃ、第二電極５ｃ、及び薄膜キャパシタの第一電極３ｂ、誘電体膜４ｂ、第二電極５ｂがそれぞれ形成されている。本実施例においても、薄膜可変容量素子に関しては、さらに第二圧電膜８、第三電極９が形成される。それぞれの膜厚は、第一電極３ａ、３ｂ、３ｃが０．３μｍ、圧電膜４ａ、４ｃ、誘電体膜４ｂ、第二圧電膜８が１．５μｍ、上部電極５ａ、第二電極５ｂ、５ｃ、第三電極９が０．３μｍ、である。
【００６２】
薄膜圧電可変容量素子に関しては、下部電極３ｃと熱酸化膜２との間に空隙を有し、実施例４と同様、この空隙を挟むようにして、可変容量素子用第一電極１０と第二電極１１が形成される。前記圧電素子の第一電極３ｃ、第二電極５ｃ、第三電極９の間に電圧を印加することにより、可変容量素子の第一電極１０と第二電極１１の間の距離が変化し、結果的に可変容量素子の容量が変化する。
【００６３】
また本実施例においても、薄膜圧電共振器の圧電膜４ａと薄膜キャパシタの誘電膜４ｂに対して、膜厚のトリミング処理を施すことにより、圧電薄膜共振器の共振周波数を所望の周波数に精密に合わせるととともに、薄膜キャパシタにおいては容量を、０．５％以下の精度で形成することができる。
【００６４】
さらに、本実施例においても、実施例１−３で述べた方法などを用いることにより、圧電膜４ａ、４ｃ、および第二圧電膜８の自発分極の向きは圧電膜の厚さ方向に一様に揃うようにして、誘電体膜４ｂの方は自発分極の向きが揃わないようにすることが好ましい。
【００６５】
図１７に、実施例５における同一基板上に形成された圧電薄膜共振器、圧電薄膜可変容量素子、及び薄膜キャパシタを用いて形成した、通過帯域可変フィルタ回路とその制御回路を示す。この通過帯域可変フィルタは、同じ基板上に形成された薄膜圧電共振器３０１ａ、３０１ｂ、３０１ｃ、３０１ｄと、同じ基板上に形成された並列薄膜圧電可変容量素子３０２ａ、３０２ｂ、３０２ｃ、３０２ｄと、同じ基板上に形成された直列薄膜圧電可変容量素子３０３ａ、３０３ｂ、３０３ｃ、３０３ｄなどから構成される。
【００６６】
またこの回路は、並列薄膜圧電可変容量素子の制御回路３１１と、直列薄膜圧電可変容量素子の制御回路３２１とを有する。これらの制御回路３１１と、３２１とは、図示しない差動増幅器、ミキサー、ローパスフィルター、増幅器、および同一基板に形成された薄膜キャパシタなどから構成されており、これらの制御回路３１１と、３２１に対して、交流電源３１５から交流電圧が供給される。交流電圧は、正弦波出力でも良いし、パルス状のクロックでもかまわない。
【００６７】
これらの制御回路３１１と、３２１は、図１５に示した回路と同様の動作原理により、同一基板上に形成された固定容量をもつ薄膜キャパシタ３１２ａ、３１２ｂ、３１２ｃ、３２２ａ、３２２ｂ、３２２ｃなどの容量を基準にして、同一基板上に形成された圧電薄膜可変容量素子３１３、３２３の容量の値を正確に制御する。切り替えスイッチ３１４、３２４により、異なる固定容量をもつ薄膜キャパシタ３１２ａ、３１２ｂ、３１２ｃ、あるいは、３２２ａ、３２２ｂ、３２２ｃから、それぞれ一つの薄膜キャパシタの容量を選択すると、キャパシタンスブリッジを利用したフィードバック制御により、薄膜圧電可変容量３１３、３２３の容量値が、前記選択された固定容量に比例した値となるよう、制御電圧３１５、３２５を出力する。  
【００６８】
前記通過帯域可変フィルタを構成する並列薄膜圧電可変容量素子３０２ａ、３０２ｂ、３０２ｃ、３０２ｄと、制御回路３１１を構成する可変容量素子３１３とは、同じ基板上に同じ作製条件により、同じサイズにて形成される。したがって、同じ制御電圧３１６を供給することにより、並列可変容量素子３０２ａ、３０２ｂ、３０２ｃ、３０２ｄの容量が、可変容量素子３１３とは同じ容量値となるように制御される。
【００６９】
同様にして、前記通過帯域可変フィルタを構成する直列薄膜圧電可変容量素子３０３ａ、３０３ｂ、３０３ｃ、３０３ｄと、制御回路３２１を構成する可変容量素子３２３とは、同じ基板上に同じ作製条件により、同じサイズにて形成される。したがって、同じ制御電圧３２６を供給することにより、直列可変容量素子３０３ａ、３０３ｂ、３０３ｃ、３０３ｄの容量が、可変容量素子３２３とは同じ容量値となるように制御される。
【００７０】
このようにして形成した、通過帯域可変フィルタの通過特性を図１８に示す。並列可変容量素３０２ａ、３０２ｂ、３０２ｃ、３０２ｄ、および直列可変容量素子３０３ａ、３０３ｂ、３０３ｃ、３０３ｄの容量を制御することにより、帯域幅約５ＭＨｚのチューナブルチャネル選択フィルタ特性が得られることを示している。図１９は本発明の実施例５の通過帯域可変フィルタにおける、中心周波数と可変容量素子の容量の関係を示す図である。並列可変容量３０２ａ、３０２ｂ、３０２ｃ、３０２ｄと直列可変容量３０３ａ、３０３ｂ、３０３ｃ、３０３ｄをこの図で示されるような容量値に制御することにより、図１８に示した通過特性が得られる。この図から明らかなように、チューナブルフィルターの中心周波数と、可変容量の値の間には、簡単な関数で表されるような関係を見出すことはできない。したがって、本実施例で示したような、同一基板上に形成された、容量精度の高い固定容量をもつ薄膜キャパシタの容量値を基準にして、並列および直列可変容量の値を制御する方法を採用することが有効である。
【実施例６】
【００７１】
実施例１乃至５の薄膜圧電共振器は、図２０に示すように薄膜圧電共振器１０１として直列ないし並列に複数個並べて梯子型フィルタ１０２を形成することにより、移動体通信機のＲＦフィルタとして利用することができる。また、図２１に示すように、薄膜圧電共振器１０１、バリアブルキャパシタ１０４および増幅器１０５、キャパシタ１０６を組合せることで、移動体通信機の電圧制御発振器（Voltage Controlled Oscillator: VCO）１０３として 利用することも可能である。
【００７２】
なお、上述した各実施例は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を実施例に開示されたもののみに特定するものではない。本発明はその要旨を逸脱しない範囲で、種々変形して実施することができるものである。
【図面の簡単な説明】
【００７３】
【図１】薄膜圧電共振器と薄膜キャパシタとにおける、自発分極の向きに関する断面模式図である。
【図２】本発明の実施例１の薄膜圧電共振器、薄膜キャパシタの断面図である。
【図３】本発明の実施例１の薄膜圧電共振器におけるバイアス電界と規格化した容量の関係を示す図である。
【図４】本発明の実施例１の薄膜キャパシタにおけるバイアス電界と規格化した容量の関係を示す図である。
【図５】本発明の実施例１の薄膜圧電共振器に関してＳパラメータを示したスミスチャート。
【図６】本発明の実施例１の薄膜キャパシタに関してＳパラメータを示したスミスチャート。
【図７】本発明の実施例１の薄膜圧電共振器のインピーダンスの周波数特性を示す図である。
【図８】本発明の実施例１の薄膜圧電共振器、薄膜キャパシタの製造工程図である。
【図９】本発明の実施例１の薄膜圧電共振器、薄膜キャパシタの製造工程図である。
【図１０】本発明の実施例１の薄膜圧電共振器、薄膜キャパシタの製造工程図である。
【図１１】本発明の実施例１の薄膜圧電共振器、薄膜キャパシタの製造工程図である。
【図１２】本発明の実施例２の薄膜圧電共振器、薄膜キャパシタの断面図である。
【図１３】本発明の実施例３の薄膜圧電共振器、薄膜キャパシタの断面図である。
【図１４】本発明の実施例４の薄膜圧電可変容量、薄膜キャパシタの平面図、断面図である。
【図１５】本発明の実施例４の薄膜キャパシタを用いた、薄膜圧電可変容量の制御回路図である。
【図１６】本発明の実施例５の薄膜圧電共振器、薄膜圧電可変容量、薄膜キャパシタの平面図、断面図である。
【図１７】本発明の実施例５の薄膜圧電共振器、薄膜圧電可変容量、薄膜キャパシタを用いた、通過帯域可変フィルタとその制御回路図である。
【図１８】本発明の実施例５の薄膜圧電共振器、薄膜圧電可変容量、薄膜キャパシタを用いた、通過帯域可変フィルタの通過特性を示す図である。
【図１９】本発明の実施例５の通過帯域可変フィルタにおける、中心周波数と可変容量素子の容量の関係を示す図である。
【図２０】本発明の実施例６における、薄膜圧電共振器を用いた梯子型の帯域通過フィルタの回路図である。
【図２１】本発明の実施例６における、薄膜圧電共振器とバリアブルキャパシタを用いた電圧制御発振器の回路図である。
【図２２】従来の薄膜キャパシタの容量および誘電損失の周波数特性を示す図である。
【符号の説明】
【００７４】
１  …  基板
２  …  熱酸化膜
３ａ  …  下部電極
３ｂ、３ｃ  …  第一電極
４ａ  …  圧電膜
４ｂ、４ｃ  …  誘電体膜
５ａ  …  上部電極
５ｂ、５ｃ  …  第二電極
６  …  エッチング犠牲層
７  …  酸化膜
８  …  第二圧電膜
９  …  第三電極
１０  …  可変容量素子第一電極
１１  …  可変容量素子第二電極
１２  …  ＦＢＡＲ用圧電体膜
１３  …  薄膜キャパシタ用誘電体膜
１０１  …  薄膜圧電共振器
１０２  …  梯子型フィルタ
１０３  …  電圧制御発振器
１０４  …  バリアブルキャパシタ
１０５  …  増幅器
１０６  …  キャパシタ
２０１、２０２、２０３ａ、２０３ｂ、２０３ｃ  …  薄膜キャパシタ
２０４、２１１ａ、２１１ｂ、２１１ｃ  …  薄膜圧電可変容量素子
２０５  …  切り替えスイッチ
２０６  …  交流電源
２０７  …  差動増幅器
２０８  …  ミキサー
２０９  …  ローパスフィルター
２１０  …  増幅器
３０１ａ、３０１ｂ、３０１ｃ、３０１ｄ  …  薄膜圧電共振器
３０２ａ、３０２ｂ、３０２ｃ、３０２ｄ  …  並列薄膜圧電可変容量素子
３０３ａ、３０３ｂ、３０３ｃ、３０３ｄ  …  直列薄膜圧電可変容量素子
３１１  …  並列薄膜圧電可変容量素子用制御回路
３１２ａ、３１２ｂ、３１２ｃ  …  薄膜キャパシタ
３１３  …  薄膜圧電可変容量素子
３１４  …  切り替えスイッチ
３１５  …  交流電源
３１６  …  制御電圧
３２１  …  直列薄膜圧電可変容量素子用制御回路
３２２ａ、３２２ｂ、３２２ｃ  …  薄膜キャパシタ
３２３  …  薄膜圧電可変容量素子
３２４  …  切り替えスイッチ
３２６  …  制御電圧
【図１】
2005311511.tif 000004
【図２】
2005311511.tif 000005
【図３】
2005311511.tif 000006
【図４】
2005311511.tif 000007
【図５】
2005311511.tif 000008
【図６】
2005311511.tif 000009
【図７】
2005311511.tif 000010
【図８】
2005311511.tif 000011
【図９】
2005311511.tif 000012
【図１０】
2005311511.tif 000013
【図１１】
2005311511.tif 000014
【図１２】
2005311511.tif 000015
【図１３】
2005311511.tif 000016
【図１４】
2005311511.tif 000017
【図１５】
2005311511.tif 000018
【図１６】
2005311511.tif 000019
【図１７】
2005311511.tif 000020
【図１８】
2005311511.tif 000021
【図１９】
2005311511.tif 000022
【図２０】
2005311511.tif 000023
【図２１】
2005311511.tif 000024
【図２２】
2005311511.tif 000025