(57)【要約】【課題】  実装精度を向上させる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。【解決手段】  半導体装置は、複数のリードが形成されてなる基板１と、開口８内にそれぞれのリードの一部が配置されるようにリードを覆う絶縁膜７と、基板１に搭載されて開口８内で複数の電極６とリードが対向して電気的に接続されてなる半導体チップ５と、を有する。絶縁膜７の開口端部９は、半導体チップ５とオーバーラップする領域内に位置する第１及び第２の部分１０，１１を含み、第１の部分１０は、いずれかの電極６の第１の方向を向く第１の側面１８に対向するように位置し、第２の部分１１は、いずれかの電極の第１の方向に交差する第２の方向を向く第２の側面１９に対向するように位置してなる。【選択図】        図３
2005197355.tif 000002
【特許請求の範囲】
【請求項１】
複数のリードが形成されてなる基板と、
開口を有し、前記開口内にそれぞれの前記リードの一部が配置されるように前記リードを覆う絶縁膜と、
複数の電極を有し、前記基板に搭載され、前記開口内で前記複数の電極と前記リードが対向して電気的に接続されてなる半導体チップと、
を有し、
前記絶縁膜の前記開口端部は、前記半導体チップとオーバーラップする領域内に位置する第１及び第２の部分を含み、
前記第１の部分は、いずれかの前記電極の第１の方向を向く第１の側面に対向するように位置し、
前記第２の部分は、いずれかの前記電極の前記第１の方向に交差する第２の方向を向く第２の側面に対向するように位置してなる半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記絶縁膜の前記開口端部は、前記半導体チップとオーバーラップする領域内に位置する第３及び第４の部分をさらに含み、
前記第３の部分は、いずれかの前記電極の前記第１の方向とは反対の第３の方向を向く第３の側面に対向するように位置し、
前記第４の部分は、いずれかの前記電極の前記第２の方向とは反対の第４の方向を向く第４の側面に対向するように位置する半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記複数の電極は、前記半導体チップの第１，２，３及び４の辺を含む矩形の面に設けられ、
前記第１の辺と前記第３の辺とは、向き合うように位置し、
前記第２の辺と前記第４の辺とは、向き合うように位置してなる半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記第１，２，３及び４の部分は、それぞれ複数設けられ、
前記複数の第１の部分は、前記第１の辺に沿って並ぶ第１のグループの電極に対向するように位置し、
前記複数の第２の部分は、前記第２の辺に沿って並ぶ第２のグループの電極に対向するように位置し、
前記複数の第３の部分は、前記第３の辺に沿って並ぶ第３のグループの電極に対向するように位置し、
前記複数の第４の部分は、前記第４の辺に沿って並ぶ第４のグループの電極に対向するように位置してなる半導体装置。
【請求項５】
請求項４記載の半導体装置において、
前記複数の電極は、前記第１の辺に沿って複数列をなすように配列されてなり、
前記絶縁膜の前記開口端部は、
前記第１の辺に最も近い列の前記電極の前記第１の辺を向く側面である前記第１の側面に隣接する第１の凸部と、
前記第２の辺に最も近い前記電極の前記第２の辺を向く側面である前記第２の側面に隣接する第２の凸部と、
前記第３の辺に最も近い列の前記電極の前記第３の辺を向く側面である前記第３の側面に隣接する第３の凸部と、
前記第４の辺に最も近い前記電極の前記第４の辺を向く側面である前記第４の側面に隣接する第４の凸部とを含む半導体装置。
【請求項６】
請求項４記載の半導体装置において、
前記開口端部の全体が前記半導体チップとオーバーラップする領域内に位置してなる半導体装置。
【請求項７】
請求項４記載の半導体装置において、
前記開口端部の全体が前記半導体チップとオーバーラップする領域内に位置し、
前記複数の電極は、前記第１の辺に沿って複数列をなすように配列されてなり、
前記絶縁膜の前記開口端部は、
前記第１の辺に最も近い列の前記電極の前記第１の辺を向く側面である前記第１の側面と、
それぞれの列において最も前記第２の辺に近いいずれかの前記電極の前記第２の辺を向く側面である前記第２の側面と、
前記第３の辺に最も近い列の前記電極の前記第３の辺を向く側面である前記第３の側面と、
それぞれの列において最も前記第４の辺に近いいずれかの前記電極の前記第４の辺を向く側面である第４の側面とに隣接するように形成されてなる半導体装置。
【請求項８】
請求項３記載の半導体装置において、
前記複数の電極は、前記第１の辺に沿って間隔をあけて並ぶ１つのグループをなす第１の電極と、前記第１の辺に沿って前記第１の電極よりも前記第１の辺から離れた位置で間隔をあけて並ぶ１つのグループをなす第２の電極と、
を含み、
前記第１及び第２の電極は、千鳥状に配置されてなり、
前記絶縁膜の前記開口端部は、複数の凸部が間隔をあけて形成されてなる、くし形形状を含み、
前記くし形形状は、それぞれの前記凸部が隣同士の一対の前記第１の電極の間を通って、いずれかの前記第２の電極に隣接するように形成されてなる半導体装置。
【請求項９】
請求項３記載の半導体装置において、
前記絶縁膜の前記開口端部は、複数の凹凸部が形成されてなる、くし形形状を含み、
前記くし形形状は、前記第１の辺に沿って間隔をあけて並ぶ１つのグループの電極の隣に、それぞれの前記凸部が隣同士の一対の前記電極の間に配置され、それぞれの前記凹部内に、いずれかの前記電極が隣接するように形成されてなる半導体装置。
【請求項１０】
請求項３記載の半導体装置において、
前記複数の電極は、前記第１の辺に対して斜めに交差する直線に沿って配列される一対の電極を含み、
前記絶縁膜の前記開口端部は、前記半導体チップの角部から、前記一対の電極の間の方向に突出する凸部を有する半導体装置。
【請求項１１】
請求項１から請求項１０のいずれかに記載の半導体装置が電気的に接続された回路基板。
【請求項１２】
請求項１から請求項１０のいずれかに記載の半導体装置を有する電子機器。
【請求項１３】
半導体チップの複数の電極と、基板に形成された複数のリードと、を対向するように位置合わせすること、及び、
前記電極と前記リードを電気的に接続することを含み、
前記リードは、開口を有する絶縁膜によって、前記開口内にそれぞれの前記リードの一部が配置されるように覆われ、
前記絶縁膜の前記開口端部は、第１及び第２の部分を含み、
前記位置合わせは、
いずれかの前記電極の第１の方向を向く第１の側面を、前記第１の部分に接触させて、前記第１の方向及びその反対方向の位置合わせを行うこと、及び、
いずれかの前記電極の前記第１の方向に交差する第２の方向を向く第２の側面を、前記第２の部分に接触させて、前記第２の方向及びその反対方向の位置合わせを行うことを含む半導体装置の製造方法。
【請求項１４】
請求項１３記載の半導体装置の製造方法において、
前記絶縁膜の前記開口端部は、第３及び第４の部分をさらに含み、
前記位置合わせは、
いずれかの前記電極の前記第１の方向とは反対の第３の方向を向く第３の側面を、前記第３の部分に接触させて、前記第３の方向の位置合わせを行うこと、及び、
いずれかの前記電極の前記第２の方向とは反対の第４の方向を向く第４の側面を、前記第４の部分に接触させて、前記第４の方向の位置合わせを行うことを含む半導体装置の製造方法。
【請求項１５】
請求項１４記載の半導体装置の製造方法において、
前記複数の電極は、前記半導体チップの第１，２，３及び４の辺を含む矩形の面に設けられ、
前記第１の辺と前記第３の辺とは、向き合うように位置し、
前記第２の辺と前記第４の辺とは、向き合うように位置してなる半導体装置の製造方法。
【請求項１６】
請求項１５記載の半導体装置の製造方法において、
前記第１，２，３及び４の部分は、それぞれ複数設けられ、
前記位置合わせで、
前記第１の辺に沿って並ぶ第１のグループの電極を、前記複数の第１の部分に対向するように配置し、
前記第２の辺に沿って並ぶ第２のグループの電極を、前記複数の第２の部分に対向するように配置し、
前記第３の辺に沿って並ぶ第３のグループの電極を、前記複数の第３の部分に対向するように配置し、
前記第４の辺に沿って並ぶ第４のグループの電極を、前記複数の第４の部分に対向するように配置する半導体装置の製造方法。
【請求項１７】
請求項１６記載の半導体装置の製造方法において、
前記複数の電極は、前記第１の辺に沿って複数列をなすように配列されてなり、
前記位置合わせは、
前記第１の辺に最も近い列の前記電極の前記第１の辺を向く側面である前記第１の側面を、前記絶縁膜の前記開口端部の第１の凸部に接触させて、前記第1の方向の位置合わせを行うこと、
前記第２の辺に最も近い前記電極の前記第２の辺を向く側面である前記第２の側面を、前記絶縁膜の前記開口端部の第２の凸部に接触させて、前記第２の方向の位置合わせを行うこと、
前記第３の辺に最も近い列の前記電極の前記第３の辺を向く側面である前記第３の側面を、前記絶縁膜の前記開口端部の第３の凸部に接触させて、前記第３の方向の位置合わせを行うこと、及び、
前記第４の辺に最も近い前記電極の前記第４の辺を向く側面である前記第４の側面を、前記絶縁膜の前記開口端部の第４の凸部に接触させて、前記第４の方向の位置合わせを行うことを含む半導体装置の製造方法。
【請求項１８】
請求項１６記載の半導体装置の製造方法において、
前記位置合わせで、
前記開口端部の全体を、前記半導体チップとオーバーラップする領域内に配置する半導体装置の製造方法。
【請求項１９】
請求項１６記載の半導体装置の製造方法において、
前記開口端部は、全体が前記半導体チップとオーバーラップするように形成され、
前記複数の電極は、前記第１の辺に沿って複数列をなすように配列されてなり、
前記位置合わせは、
前記第１の辺に最も近い列の前記電極の前記第１の辺を向く側面である前記第１の側面を、前記絶縁膜の前記開口端部に接触させて、前記第１の方向の位置合わせを行うこと、
それぞれの列において最も前記第２の辺に近いいずれかの前記電極の前記第２の辺を向く側面である前記第２の側面を、前記絶縁膜の前記開口端部に接触させて、前記第２の方向の位置合わせを行うこと、
前記第３の辺に最も近い列の前記電極の前記第３の辺を向く側面である前記第３の側面を、前記絶縁膜の前記開口端部に接触させて、前記第３の方向の位置合わせを行うこと、
それぞれの列において最も前記第４の辺に近いいずれかの前記電極の前記第４の辺を向く側面である第４の側面を、前記絶縁膜の前記開口端部に接触させて、前記第４の方向の位置合わせを行うことを含む半導体装置の製造方法。
【請求項２０】
請求項１５記載の半導体装置の製造方法において、
前記複数の電極は、前記第１の辺に沿って間隔をあけて並ぶ１つのグループをなす第１の電極と、前記第１の辺に沿って前記第１の電極よりも前記第１の辺から離れた位置で間隔をあけて並ぶ１つのグループをなす第２の電極と、を含み、
前記第１及び第２の電極は、千鳥状に配置されてなり、
前記絶縁膜の前記開口端部は、複数の凸部が間隔をあけて形成されてなる、くし形形状を含み、
前記位置合わせで、
前記くし形形状を、それぞれの前記凸部が隣同士の一対の前記第１の電極の間を通って、いずれかの前記第２の電極に隣接するように配置する半導体装置の製造方法。
【請求項２１】
請求項１５記載の半導体装置の製造方法において、
前記絶縁膜の前記開口端部は、複数の凹凸部が形成されてなる、くし形形状を含み、
前記位置合わせで、
前記くし形形状を、前記第１の辺に沿って間隔をあけて並ぶ１つのグループの電極の隣に、それぞれの前記凸部が隣同士の一対の前記電極の間に配置し、それぞれの前記凹部内に、いずれかの前記電極が隣接するように配置する半導体装置の製造方法。
【請求項２２】
請求項１５記載の半導体装置の製造方法において、
前記複数の電極は、前記第１の辺に対して斜めに交差する直線に沿って配列される一対の電極を含み、
前記位置合わせで、
前記絶縁膜の前記開口端部を、前記半導体チップの角部から、前記一対の電極の間の方向に突出する凸部になるように配置する半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法、回路基板並びに電子機器に関する。
【背景技術】
【０００２】
ＣＯＦ(chip on film)構造の半導体装置では、その使用目的から、自由に折り曲げることが可能な薄膜の絶縁テープがフレキシブル配線板の基材として使用されている。この絶縁テープの表面に配置された配線パターンのうち各インナーリードが、その接続部で、半導体チップの対応するバンプと電気的に接続される。そして、この半導体装置は、アウターリードを介して、液晶パネルやプリント基板などに接続されることになる（例えば、特許文献１参照）。
【特許文献１】特開２００２−１２４５４４号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来のボンディング方法におけるＣＯＦ用フィルムのインナーリードと半導体チップのバンプとのボンディングでは、半導体チップの４辺に設置されたバンプに対して、インナーリードは、４辺それぞれに対して垂直に配置されるため、バンプとインナーリードの位置決めは、Ｘ方向及びＹ方向同時に行わなければ、インナーリードが隣接するバンプに接触して、ショートしてしまうという問題があった。
【０００４】
また、全てのバンプと全てのインナーリードの位置決めを同時に行わなければ、インナーリードが所定のバンプに接続されない場合に生じるオープン不良が発生してしまうという問題があった。
【０００５】
例えば、液晶駆動装置では、バンプの数が５００個以上あり、さらに、バンプサイズ及びインナーリードの微細精密化が進んでいるため、幅は狭くなり近接している。そのため、インナーリードとバンプは高精度で位置決めする必要がある。
【０００６】
また、前記のボンディング方法におけるインナーリードとバンプとの位置決めでは、ＣＯＦ用フィルムの絶縁テープが半透明であり、インナーリード及びバンプの画像を同時に得ることが困難であるため、半導体チップのバンプを有する面と、基板の配線パターンを有する面との間に、光学系を配置させて、両方の面をカメラで撮像して位置を把握して位置決めを行っていた。これによれば、光学系が複雑であるため、誤差が生じやすく実装精度の低下を招いていた。
【０００７】
本発明の目的は、実装精度を向上させる半導体装置及びその製造方法、回路基板並びに電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
（１）本発明に係る半導体装置は、複数のリードが形成されてなる基板と、
開口を有し、前記開口内にそれぞれの前記リードの一部が配置されるように前記リードを覆う絶縁膜と、複数の電極を有し、前記基板に搭載され、前記開口内で前記複数の電極と前記リードが対向して電気的に接続されてなる半導体チップと、を有し、
前記絶縁膜の前記開口端部は、前記半導体チップとオーバーラップする領域内に位置する第１及び第２の部分を含み、
前記第１の部分は、いずれかの前記電極の第１の方向を向く第１の側面に対向するように位置し、前記第２の部分は、いずれかの前記電極の前記第１の方向に交差する第２の方向を向く第２の側面に対向するように位置してなる。本発明によれば、絶縁膜に第１及び２の部分を設けているので、半導体チップを基板上に載せたときに、電極の第１及び２の側面を第１及び２の部分にそれぞれ対向させることにより、容易に半導体チップと基板の位置合わせができる。その結果、高精度な実装が可能となる。
（２）この半導体装置において、
前記絶縁膜の前記開口端部は、前記半導体チップとオーバーラップする領域内に位置する第３及び第４の部分をさらに含み、
前記第３の部分は、いずれかの前記電極の前記第１の方向とは反対の第３の方向を向く第３の側面に対向するように位置し、前記第４の部分は、いずれかの前記電極の前記第２の方向とは反対の第４の方向を向く第４の側面に対向するように位置してもよい。
（３）この半導体装置において、
前記複数の電極は、前記半導体チップの第１，２，３及び４の辺を含む矩形の面に設けられ、
前記第１の辺と前記第３の辺とは、向き合うように位置し、前記第２の辺と前記第４の辺とは、向き合うように位置してもよい。
（４）この半導体装置において、
前記第１，２，３及び４の部分は、それぞれ複数設けられ、
前記複数の第１の部分は、前記第１の辺に沿って並ぶ第１のグループの電極に対向するように位置し、前記複数の第２の部分は、前記第２の辺に沿って並ぶ第２のグループの電極に対向するように位置し、前記複数の第３の部分は、前記第３の辺に沿って並ぶ第３のグループの電極に対向するように位置し、前記複数の第４の部分は、前記第４の辺に沿って並ぶ第４のグループの電極に対向するように位置してもよい。
（５）この半導体装置において、
前記複数の電極は、前記第１の辺に沿って複数列をなすように配列されてなり、
前記絶縁膜の前記開口端部は、前記第１の辺に最も近い列の前記電極の前記第１の辺を向く側面である前記第１の側面に隣接する第１の凸部と、前記第２の辺に最も近い前記電極の前記第２の辺を向く側面である前記第２の側面に隣接する第２の凸部と、前記第３の辺に最も近い列の前記電極の前記第３の辺を向く側面である前記第３の側面に隣接する第３の凸部と、前記第４の辺に最も近い前記電極の前記第４の辺を向く側面である前記第４の側面に隣接する第４の凸部と、を含んでもよい。
（６）この半導体装置において、
前記開口端部の全体が前記半導体チップとオーバーラップする領域内に位置してもよい。
（７）この半導体装置において、
前記開口端部の全体が前記半導体チップとオーバーラップする領域内に位置し、
前記複数の電極は、前記第１の辺に沿って複数列をなすように配列されてなり、
前記絶縁膜の前記開口端部は、前記第１の辺に最も近い列の前記電極の前記第１の辺を向く側面である前記第１の側面と、それぞれの列において最も前記第２の辺に近いいずれかの前記電極の前記第２の辺を向く側面である前記第２の側面と、前記第３の辺に最も近い列の前記電極の前記第３の辺を向く側面である前記第３の側面と、それぞれの列において最も前記第４の辺に近いいずれかの前記電極の前記第４の辺を向く側面である第４の側面とに隣接するように形成されてもよい。
（８）この半導体装置において、
前記複数の電極は、前記第１の辺に沿って間隔をあけて並ぶ１つのグループをなす第１の電極と、前記第１の辺に沿って前記第１の電極よりも前記第１の辺から離れた位置で間隔をあけて並ぶ１つのグループをなす第２の電極と、を含み、
前記第１及び第２の電極は、千鳥状に配置されてなり、
前記絶縁膜の前記開口端部は、複数の凸部が間隔をあけて形成されてなる、くし形形状を含み、
前記くし形形状は、それぞれの前記凸部が隣同士の一対の前記第１の電極の間を通って、いずれかの前記第２の電極に隣接するように形成されてもよい。
（９）この半導体装置において、
前記絶縁膜の前記開口端部は、複数の凹凸部が形成されてなる、くし形形状を含み、
前記くし形形状は、前記第１の辺に沿って間隔をあけて並ぶ１つのグループの電極の隣に、それぞれの前記凸部が隣同士の一対の前記電極の間に配置され、それぞれの前記凹部内に、いずれかの前記電極が隣接するように形成されもよい。
（１０）この半導体装置において、
前記複数の電極は、前記第１の辺に対して斜めに交差する直線に沿って配列される一対の電極を含み、
前記絶縁膜の前記開口端部は、前記半導体チップの角部から、前記一対の電極の間の方向に突出する凸部を有してもよい。
（１１）本発明に係る回路基板は、上記半導体装置が電気的に接続されてなる。
（１２）本発明に係る電子機器は、上記半導体装置を有する。
（１３）本発明に係る半導体装置の製造方法は、半導体チップの複数の電極と、基板に形成された複数のリードと、を対向するように位置合わせすること、及び、前記電極と前記リードを電気的に接続することを含み、
前記リードは、開口を有する絶縁膜によって、前記開口内にそれぞれの前記リードの一部が配置されるように覆われ、前記絶縁膜の前記開口端部は、第１及び第２の部分を含み、
前記位置合わせは、いずれかの前記電極の第１の方向を向く第１の側面を、前記第１の部分に接触させて、前記第１の方向及びその反対方向の位置合わせを行うこと、及び、いずれかの前記電極の前記第１の方向に交差する第２の方向を向く第２の側面を、前記第２の部分に接触させて、前記第２の方向及びその反対方向の位置合わせを行うことを含む。本発明によれば、上述した効果を達成できる基板を使用するので、位置合わせの実装精度を向上して工程を行うことができる。
（１４）この半導体装置の製造方法において、
前記絶縁膜の前記開口端部は、第３及び第４の部分をさらに含み、
前記位置合わせは、いずれかの前記電極の前記第１の方向とは反対の第３の方向を向く第３の側面を、前記第３の部分に接触させて、前記第３の方向の位置合わせを行うこと、及び、いずれかの前記電極の前記第２の方向とは反対の第４の方向を向く第４の側面を、前記第４の部分に接触させて、前記第４の方向の位置合わせを行うことを含んでもよい。
（１５）この半導体装置の製造方法において、
前記複数の電極は、前記半導体チップの第１，２，３及び４の辺を含む矩形の面に設けられ、
前記第１の辺と前記第３の辺とは、向き合うように位置し、前記第２の辺と前記第４の辺とは、向き合うように位置してもよい。
（１６）この半導体装置の製造方法において、
前記第１，２，３及び４の部分は、それぞれ複数設けられ、
前記位置合わせで、前記第１の辺に沿って並ぶ第１のグループの電極を、前記複数の第１の部分に対向するように配置し、前記第２の辺に沿って並ぶ第２のグループの電極を、前記複数の第２の部分に対向するように配置し、前記第３の辺に沿って並ぶ第３のグループの電極を、前記複数の第３の部分に対向するように配置し、前記第４の辺に沿って並ぶ第４のグループの電極を、前記複数の第４の部分に対向するように配置してもよい。
（１７）この半導体装置の製造方法において、
前記複数の電極は、前記第１の辺に沿って複数列をなすように配列されてなり、
前記位置合わせは、前記第１の辺に最も近い列の前記電極の前記第１の辺を向く側面である前記第１の側面を、前記絶縁膜の前記開口端部の第１の凸部に接触させて、前記第1の方向の位置合わせを行うこと、前記第２の辺に最も近い前記電極の前記第２の辺を向く側面である前記第２の側面を、前記絶縁膜の前記開口端部の第２の凸部に接触させて、前記第２の方向の位置合わせを行うこと、前記第３の辺に最も近い列の前記電極の前記第３の辺を向く側面である前記第３の側面を、前記絶縁膜の前記開口端部の第３の凸部に接触させて、前記第３の方向の位置合わせを行うこと、及び、前記第４の辺に最も近い前記電極の前記第４の辺を向く側面である前記第４の側面を、前記絶縁膜の前記開口端部の第４の凸部に接触させて、前記第４の方向の位置合わせを行うことを含んでもよい。
（１８）この半導体装置の製造方法において、
前記位置合わせで、前記開口端部の全体を、前記半導体チップとオーバーラップする領域内に配置してもよい。
（１９）この半導体装置の製造方法において、
前記開口端部は、全体が前記半導体チップとオーバーラップするように形成され、
前記複数の電極は、前記第１の辺に沿って複数列をなすように配列されてなり、
前記位置合わせは、前記第１の辺に最も近い列の前記電極の前記第１の辺を向く側面である前記第１の側面を、前記絶縁膜の前記開口端部に接触させて、前記第１の方向の位置合わせを行うこと、それぞれの列において最も前記第２の辺に近いいずれかの前記電極の前記第２の辺を向く側面である前記第２の側面を、前記絶縁膜の前記開口端部に接触させて、前記第２の方向の位置合わせを行うこと、前記第３の辺に最も近い列の前記電極の前記第３の辺を向く側面である前記第３の側面を、前記絶縁膜の前記開口端部に接触させて、前記第３の方向の位置合わせを行うこと、それぞれの列において最も前記第４の辺に近いいずれかの前記電極の前記第４の辺を向く側面である第４の側面を、前記絶縁膜の前記開口端部に接触させて、前記第４の方向の位置合わせを行うことを含んでもよい。
（２０）この半導体装置の製造方法において、
前記複数の電極は、前記第１の辺に沿って間隔をあけて並ぶ１つのグループをなす第１の電極と、前記第１の辺に沿って前記第１の電極よりも前記第１の辺から離れた位置で間隔をあけて並ぶ１つのグループをなす第２の電極と、を含み、
前記第１及び第２の電極は、千鳥状に配置されてなり、
前記絶縁膜の前記開口端部は、複数の凸部が間隔をあけて形成されてなる、くし形形状を含み、
前記位置合わせで、前記くし形形状を、それぞれの前記凸部が隣同士の一対の前記第１の電極の間を通って、いずれかの前記第２の電極に隣接するように配置してもよい。
（２１）この半導体装置の製造方法において、
前記絶縁膜の前記開口端部は、複数の凹凸部が形成されてなる、くし形形状を含み、
前記位置合わせで、前記くし形形状を、前記第１の辺に沿って間隔をあけて並ぶ１つのグループの電極の隣に、それぞれの前記凸部が隣同士の一対の前記電極の間に配置し、それぞれの前記凹部内に、いずれかの前記電極が隣接するように配置してもよい。
（２２）この半導体装置の製造方法において、
前記複数の電極は、前記第１の辺に対して斜めに交差する直線に沿って配列される一対の電極を含み、
前記位置合わせで、前記絶縁膜の前記開口端部を、前記半導体チップの角部から、前記一対の電極の間の方向に突出する凸部になるように配置してもよい。
【発明を実施するための最良の形態】
【０００９】
以下に、本発明の実施の形態を、図面を参照して説明する。
【００１０】
（第１の実施の形態）
図１は、本発明を適用した第１の実施の形態に係るＣＯＦ用フィルムの平面図であり、図２は、本実施の形態に係るＣＯＦ型半導体装置の断面図であリ、図３は、本実施の形態に係る図２のIII−III線断面図である。
【００１１】
（基板について）
本実施の形態に係る半導体装置には、図１に示すＣＯＦ用フィルム（基板）１が使用される。ＣＯＦ用フィルム１は、少なくとも１つの半導体チップを搭載するためのインターポーザとして使用される。ＣＯＦ用フィルム１は、複数の配線パターン２の支持部材である。ＣＯＦ用フィルム１は、フレキシブル性を有し、厚さ１５μｍ（または、２０、２５、３８、４０μｍ）の薄膜のポリイミド樹脂で形成されることが多いが、それ以外の周知の材料を使用することができる。このＣＯＦ用フィルム１の表面に厚さ８μｍ（または、９、１２、１５、１８μｍ）の銅箔パターンが接着剤を介在させずに形成されている。銅箔パターンの表面には図示しない錫メッキまたは金メッキが施されている。銅箔パターンには、インナーリード(リード)３およびアウターリード(リード)４を含む配線パターン２が含まれる。図より明らかなように、隣り合う２つのインナーリード３の間の間隔は、広いところと狭いところがある。配線パターン２上には、搭載される半導体チップの電極に対応して電気的に接続される部分（接続部）つまりインナーリード３の先端部と、外部の端子（液晶パネルやプリント基板などに形成された端子）に接続されるアウターリード４とを除いて、絶縁膜（例えば、ソルダーレジスト）７が塗布されており、これにより絶縁状態が確保される。
【００１２】
ＣＯＦ用フィルム１には、各配線パターン２について１つの（全体では複数の）絶縁膜の開口８が形成されている。絶縁膜の開口８を介して、半導体チップと、それとの電気的接続部（例えば、インナーリード３）とのボンディングを行うことができる。絶縁膜の開口８の形状は特に限定されず、半導体チップを完全に収容できる大きさであっても、一部を収容するだけの大きさであってもよい。
【００１３】
配線パターン２は、ＣＯＦ用フィルム１の長手方向に並んで形成されてもよいし、幅方向に並んで形成されてもよいし、マトリクス状に（長手方向及び幅方向に並んで）形成されてもよい。それぞれの配線パターン２は、同一の形状であることが多いが、異なる形状であってもよい。例えば、ｎ種類の形状をなすｎ個の配線パターン２が並んで構成される配線パターングループを、繰り返して形成してもよい。複数の配線パターン２は、電気メッキを行うために、図示しないメッキリードで電気的に接続されていてもよい。
【００１４】
インナーリード３は、絶縁膜の開口８内に突出している。インナーリード３同士は、平行に形成されており、ＣＯＦ用フィルム１の長手方向に延びて形成されていてもよい。インナーリード３は、半導体チップの電極に対応する間隔で形成される。インナーリード３は、半導体チップとの電気的接続部である。
【００１５】
（半導体装置）
図２は、ＣＯＦ用フィルム１の幅方向に延びる直線に沿った断面図である。
【００１６】
ＣＯＦ型半導体装置６０は、ＣＯＦ用フィルム１と、各配線パターン２に電気的に接続された複数の半導体チップ５とを有する。
【００１７】
半導体チップ５の平面状は一般的には矩形であり、長方形であっても正方形であってもよい。半導体チップ５の一方の面に、複数の電極６が形成されている。電極６は、半導体チップ５の面の少なくとも１辺（多くの場合、２辺又は４辺）に沿って並んでいる。半導体チップ５の外形が長方形である場合には、例えば液晶駆動用ＩＣのように長手方向に電極６が配列されていてもよいし、短手方向に電極６が配列されていてもよい。また、電極６は、半導体チップ５の面の端部に並んでいる場合と、中央部に並んでいる場合がある。各電極６は、アルミニウムなどで薄く平らに形成されたパッドと、その上に形成されたバンプと、からなることが多い。バンプが形成されない場合は、パッドのみが電極６となる。電極６の少なくとも一部を避けて半導体チップ５には、パッシベーション膜（図示しない）が形成されている。パッシベーション膜は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂などで形成することができる。
【００１８】
半導体チップ５の電極６は、配線パターン２のインナーリード３にフェイスダウンボンディングしてもよい。
【００１９】
ＣＯＦ型半導体装置６０は、封止部３０を有してもよい。封止部３０は、少なくとも半導体チップ５の電極６と配線パターン２との電気的接続部（例えば、インナーリード３）を封止するものである。封止部３０は、樹脂で形成されることが多い。
【００２０】
また、配線パターン２における絶縁膜７によって覆われる部分と覆われない部分との境界では、封止部３０は、絶縁膜７の端部と重複することが好ましい。こうすることで、配線パターン２が露出することを防止できる。封止部３０は、ポッティングによって設けてもよい。
【００２１】
例えば、図３に示すように、半導体チップ５は、第１，２，３及び４の辺１４，１５，１６，１７を含む矩形の面に、複数の電極６が形成されている。複数の電極６は、第１の辺１４に沿って複数列をなすように配列されている。第１の辺１４と第３の辺１６、第２の辺１５と第４の辺１７は、向き合うように位置している。
【００２２】
絶縁膜の開口端部９は、半導体チップ５とオーバーラップする領域内に半導体チップ５とＣＯＦ用フィルム１との位置決めのための第１，２，３及び４の部分１０，１１，１２，１３の部分を複数含んでいる。
【００２３】
第１の部分１０は、第１の辺１４に沿って並ぶ第１のグループの電極２２の第１の方向（図３においては下方向）を向く第１の側面１８に対向するように位置している。また、第２の部分１１は、第２の辺１５に沿って並ぶ第２のグループの電極２３の第２の方向（図３においては左方向）を向く第２の側面１９に対向するように位置している。また、第３の部分１２は、第３の辺１６に沿って並ぶ第３のグループの電極２４の第３の方向（図３においては上方向）を向く第３の側面２０に対向するように位置している。さらに、第４の部分１３は、第４の辺１７に沿って並ぶ第４のグループの電極２５の第４の方向（図３においては右方向）を向く第４の側面２１に対向するように位置している。
【００２４】
さらに、絶縁膜の開口端部９は、第１の辺１４に最も近い列の電極６の第１の辺１４を向く第１の側面１８に隣接する第１の凸部２６を含んでいる。また、第２の辺１５に最も近い電極６の第２の辺１５を向く第２の側面１９に隣接する第２の凸部２７を含んでいる。また、第３の辺１６に最も近い列の電極６の第３の辺１６を向く第３の側面２０に隣接する第３の凸部２８を含んでいる。さらに、第４の辺１７に最も近い電極６の第４の辺１７を向く第４の側面２１に隣接する第４の凸部２９を含んでいる。
【００２５】
本発明によれば、このようにして形成されたＣＯＦ型半導体装置６０は、インナーリード３と電極６との位置決め精度が向上する。これにより、インナーリード３が、接続対象の電極６以外の電極６とショートしにくい。したがって、絶縁膜７に第１，２，３及び４の部分１０，１１，１２，１３を形成しない従来の半導体装置に比べて、インナーリード３の電極６との接続不良及びインナーリード３と隣り合う電極６とのショートが発生しにくく、実装精度の向上したＣＯＦ型半導体装置を提供することができる。
【００２６】
（半導体装置の製造方法）
本実施の形態に係るＣＯＦ型半導体装置は上述のように構成されており、以下その製造方法について説明する。
【００２７】
第１，２，３及び４の部分１０，１１，１２，１３を形成した絶縁膜７パターンを有するＣＯＦ用フィルム１は、例えば、ポリイミド系絶縁テープからなるベースに、リードとなる銅箔を形成し、形成した銅箔の表面にリードパターンのレジスト膜を形成し、前記レジスト膜をマスクとして銅箔をエッチングし、その後、銅に錫、半田、金等をメッキすることで得られる。続いて、例えば、スクリーン印刷法を用いて、第１，２，３及び４の部分１０，１１，１２，１３を有する絶縁膜７を形成する。
【００２８】
図４は、本発明を適用した本実施の形態に係るＣＯＦ用フィルム上のインナーリードと半導体チップ上のバンプとの位置決めの説明図である。
【００２９】
インナーリード３と電極６との位置決めは、例えば、図４に示すように、１台の画像認識装置３１を用いて、ＣＯＦ用フィルム１越しに絶縁膜７に付加した第１，２，３及び４の部分１０，１１，１２，１３と、それぞれに対向する半導体チップ５の電極６の第１，２，３及び４の側面１８，１９，２０，２１の画像を認識させることにより大体の位置合わせができる。さらに、第１，２，３及び４の部分１０，１１，１２，１３に第１，２，３及び４の側面１８，１９，２０，２１を嵌め込むことにより正確な位置合わせを行うことができる。
【００３０】
例えば、図３に示すように、位置合わせは、第１の辺１４に最も近い列の電極６の第１の辺１４を向く側面である第１の側面１８を、絶縁膜の開口端部９の第１の凸部２６に接触させて、第１の方向（図３においては下方向）の位置合わせを行う。第２の辺１５に最も近い電極６の第２の辺１５を向く側面である第２の側面１９を、絶縁膜の開口端部９の第２の凸部２７に接触させて、第２の方向（図３においては左方向）の位置合わせを行う。第３の辺１６に最も近い列の電極６の第３の辺１６を向く側面である第３の側面２０を、絶縁膜の開口端部９の第３の凸部２８に接触させて、第３の方向（図３においては上方向）の位置合わせを行う。第４の辺１７に最も近い電極６の第４の辺１７を向く側面である第４の側面２１を、絶縁膜の開口端部９の第４の凸部２９に接触させて、第４の方向（図３においては右方向）の位置合わせを行う。
【００３１】
位置決めした半導体チップ５及びＣＯＦ用フィルム１は、高加熱したボンディングステーションのステージとボンディングヘッド３２のツール熱荷重にて一括ボンディングが行われる。
【００３２】
図５は、本発明を適用した本実施の形態に係るＣＯＦ型半導体装置の製造方法を説明する図である。
【００３３】
ＣＯＦ型半導体装置６０は、図１に示したＣＯＦ用フィルム１の打ち抜き部分３３を図５に示すように、打ち抜くことにより形成される。
【００３４】
本発明によれば、半導体チップ５上の電極６のパターンに対応して、絶縁膜７に第１，２，３及び４の部分１０，１１，１２，１３を設けているので、それぞれに対応した半導体チップ５上の電極６を嵌め込むことにより、インナーリード３と半導体チップ５の電極６との位置決めが容易にできる。これにより、インナーリード３と半導体チップ５の電極６との位置決め方法を簡略化し、実装精度の高いＣＯＦ型半導体装置の製造方法を提供することができる。
【００３５】
以上により、ＣＯＦ用フィルム１に形成されたインナーリード３と半導体チップ５上の電極６との位置決めが間接的に行われる。第１，２，３及び４の部分１０，１１，１２，１３は、例えば電極６の配置パターンを用いる。第１，２，３及び４の部分１０，１１，１２，１３は、それぞれ一箇所でもいいし複数箇所でもよい。また、半導体チップ５の表面に形成された電極６のパターンに限らず、十字や四角形等の特徴あるパターンを別に設けてもよい。
【００３６】
（回路基板）
図６は、本発明を適用した実施の形態に係る回路基板を示す図である。図６に示すように、回路基板６１には、上述したＣＯＦ型半導体装置６０が電気的に接続されている。回路基板６１は、例えば液晶パネルであってもよい。ＣＯＦ型半導体装置６０は、ＣＯＦ用フィルム１を、半導体チップ５を囲む輪郭で打ち抜いた形状をなす。
【００３７】
図６に示すように、ＣＯＦ型半導体装置６０のＣＯＦ用フィルム１は、屈曲させて設けてもよい。例えば、回路基板６１の端部の回りにＣＯＦ用フィルム１を屈曲させてもよい。
【００３８】
（電子機器）
本発明を適用したＣＯＦ型半導体装置を有する電子機器として、図７には、携帯電話６２が示されている。この携帯電話６２は、本発明を適用した回路基板６１（液晶パネル）も有する。図８には、本発明を適用したＣＯＦ型半導体装置（図示せず）を有するノート型パーソナルコンピュータ６３が示されている。
【００３９】
（第２の実施の形態）
図９は、本発明を適用した第２の実施の形態に係るＣＯＦ用フィルム上の絶縁膜と半導体チップ上のバンプとの位置決めの説明図である。本実施の形態では、複数の第１の部分３６は、第１の辺１４に沿って並ぶ第１のグループの電極２２に対向するように位置している。複数の第２の部分３７は、第２の辺１５に沿って並ぶ第２のグループの電極２３に対向するように位置している。複数の第３の部分３８は、第３の辺１６に沿って並ぶ第３のグループの電極２４に対向するように位置している。複数の第４の部分３９は、第４の辺１７に沿って並ぶ第４のグループの電極２５に対向するように位置している。
【００４０】
位置合わせは、第１の辺１４に沿って並ぶ第１のグループの電極２２を、複数の第１の部分３６に対向するように配置する。第２の辺１５に沿って並ぶ第２のグループの電極２３を、複数の第２の部分３７に対向するように配置する。第３の辺１６に沿って並ぶ第３のグループの電極２４を、複数の第３の部分３８に対向するように配置する。第４の辺１７に沿って並ぶ第４のグループの電極２５を、複数の第４の部分３９に対向するように配置する。
【００４１】
さらに、絶縁膜の開口端部４０の全体を、半導体チップとオーバーラップする領域内に配置する。その他の構成及び製造方法については、第１の実施の形態で説明した内容を適用することができる。
【００４２】
（第３の実施の形態）
図１０は、本発明を適用した第３の実施の形態に係るＣＯＦ用フィルム上の絶縁膜と半導体チップ上のバンプとの位置決めの説明図である。本実施の形態では、絶縁膜の開口端部４１の全体が半導体チップ５とオーバーラップする領域内に位置している。
【００４３】
絶縁膜の開口端部４１は、第１の辺１４に最も近い列の電極６の第１の辺１４を向く第１の側面４２に隣接するように形成されている。また、それぞれの列において最も第２の辺１５に近いいずれかの電極６の第２の辺１５を向く第２の側面４３に隣接するように形成されている。また、第３の辺１６に最も近い列の電極６の第３の辺１６を向く第３の側面４４に隣接するように形成されている。さらに、それぞれの列において最も第４の辺１７に近いいずれかの電極６の第４の辺１７を向く第４の側面４５に隣接するように形成されている。
【００４４】
位置合わせは、第１の辺１４に最も近い列の電極６の第１の辺１４を向く側面である第１の側面４２を、絶縁膜の開口端部４１に接触させて、第１の方向（図１０においては下方向）の位置合わせを行う。それぞれの列において最も第２の辺１５に近いいずれかの電極６の第２の辺１５を向く側面である第２の側面４３を、絶縁膜の開口端部４１に接触させて、第２の方向（図１０においては左方向）の位置合わせを行う。第３の辺１６に最も近い列の電極６の第３の辺１６を向く側面である第３の側面４４を、絶縁膜の開口端部４１接触させて、第３の方向（図１０においては上方向）の位置合わせを行う。それぞれの列において最も第４の辺１７に近いいずれかの電極６の第４の辺１７を向く側面である第４の側面４５を、絶縁膜の開口端部４１に接触させて、第４の方向（図１０においては右方向）の位置合わせを行う。その他の構成及び製造方法については、第１の実施の形態で説明した内容を適用することができる。
【００４５】
（第４の実施の形態）
図１１は、本発明を適用した第４の実施の形態に係るＣＯＦ用フィルム上の絶縁膜と半導体チップ上のバンプとの位置決めの説明図である。本実施の形態では、複数の電極６は、第１の辺１４に沿って間隔をあけて並ぶ１つのグループをなす第１の電極３４を含んでいる。また、第１の辺１４に沿って第１の電極３４よりも第１の辺１４から離れた位置で間隔をあけて並ぶ１つのグループをなす第２の電極３５を含んでいる。第１，２の電極３４，３５は、千鳥状に配置されている。絶縁膜の開口端部４６は、複数の凸部が間隔をあけて形成されてなる、くし形形状を含んでいる。くし形形状は、それぞれの凸部が隣同士の一対の第１の電極３４の間を通って、いずれかの第２の電極３５に隣接するように形成されている。位置合わせは、くし形形状を、それぞれの凸部が隣同士の一対の第１の電極３４の間を通って、いずれかの第２の電極３５に隣接するように配置する。その他の構成及び製造方法については、第１の実施の形態で説明した内容を適用することができる。
【００４６】
（第５の実施の形態）
図１２は、本発明を適用した第５の実施の形態に係るＣＯＦ用フィルム上の絶縁膜と半導体チップ上のバンプとの位置決めの説明図である。本実施の形態では、絶縁膜の開口端部４７は、複数の凹凸部が形成されてなる、くし形形状を含んでいる。くし形形状は、第１の辺１４に沿って間隔をあけて並ぶ１つのグループの電極６の隣に、それぞれの凸部が隣同士の一対の電極６の間に配置され、それぞれの凹部内に、いずれかの電極６が隣接するように形成されている。位置合わせは、くし形形状を、第１の辺１４に沿って間隔をあけて並ぶ１つのグループの電極６の隣に、それぞれの凸部が隣同士の一対の電極６の間に配置する。さらに、それぞれの凹部内に、いずれかの電極６が隣接するように配置する。その他の構成及び製造方法については、第１の実施の形態で説明した内容を適用することができる。
【００４７】
（第６の実施の形態）
図１３は、本発明を適用した第６の実施の形態に係るＣＯＦ用フィルム上の絶縁膜と半導体チップ上のバンプとの位置決めの説明図である。本実施の形態では、複数の電極６は、第１の辺１４に対して斜めに交差する直線に沿って配列される一対の電極６を含んでいる。
【００４８】
絶縁膜の開口端部４８は、半導体チップ５の角部から、一対の電極６の間の方向に突出する凸部を有している。位置合わせは、絶縁膜の開口端部４８を、半導体チップ５の角部から、一対の電極６の間の方向に突出する凸部になるように配置する。その他の構成及び製造方法については、第１の実施の形態で説明した内容を適用することができる。
【００４９】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。
【００５０】
例えば、図１４に示すように、第１，２の電極３４，３５は、千鳥状に配置されている。絶縁膜の開口端部４９は、複数の凸部５０が間隔をあけて形成されている、くし形形状を含んでいる。くし形形状は、それぞれの凸部５０が隣同士の一対の第１の電極３４の間を通って、いずれかの第２の電極３５に隣接するように形成されている。凸部５０は、先端に向かうに従って幅が大きくなるように形成されてもよい。すなわち、凸部５０は、突出方向において、先端側の部分の幅Ａが、基部側の部分の幅Ｂよりも大きくなるように形成されていてもよい。
【００５１】
また、図１５に示すように、第１，２の電極３４，３５は、千鳥状に配置されている。絶縁膜の開口端部５１は、複数の凸部５２が間隔をあけて形成されている、くし形形状を含んでいる。くし形形状は、それぞれの凸部５２が隣同士の一対の第１の電極３４の間を通って、いずれかの第２の電極３５に隣接するように形成されている。凸部５２は、先端に向かうに従って幅が小さくなるように形成されてもよい。すなわち、凸部５２は、突出方向において、先端側の部分の幅Ａが、基部側の部分の幅Ｂよりも小さくなるように形成されていてもよい。
【００５２】
本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び結果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。さらに、本発明は、実施の形態で説明した技術的事項のいずれかを限定的に除外した内容を含む。あるいは、本発明は、上述した実施の形態から公知技術を限定的に除外した内容を含む。
【図面の簡単な説明】
【００５３】
【図１】第１の実施の形態に係るＣＯＦ用フィルムの平面図である。
【図２】第１の実施の形態に係るＣＯＦ型半導体装置の断面図である。
【図３】第１の実施の形態に係る図２のIII−III線断面図である。
【図４】第１の実施の形態に係るＣＯＦ用フィルム上のインナーリードと半導体チップ上のバンプのボンディング部分の説明図である。
【図５】第１の実施の形態に係るＣＯＦ型半導体装置の製造方法を示す図である。
【図６】第１の実施の形態に係る回路基板を示す図である。
【図７】第１の実施の形態に係るＣＯＦ型半導体装置を有する電子機器を示す図である。
【図８】第１の実施の形態に係るＣＯＦ型半導体装置を有する電子機器を示す図である。
【図９】第２の実施の形態に係るＣＯＦ用フィルム上の絶縁膜と半導体チップ上のバンプとの位置決めの説明図である。
【図１０】第３の実施の形態に係るＣＯＦ用フィルム上の絶縁膜と半導体チップ上のバンプとの位置決めの説明図である。
【図１１】第４の実施の形態に係るＣＯＦ用フィルム上の絶縁膜と半導体チップ上のバンプとの位置決めの説明図である。
【図１２】第５の実施の形態に係るＣＯＦ用フィルム上の絶縁膜と半導体チップ上のバンプとの位置決めの説明図である。
【図１３】第６の実施の形態に係るＣＯＦ用フィルム上の絶縁膜と半導体チップ上のバンプとの位置決めの説明図である。
【図１４】本実施の形態の変形例を示す図である。
【図１５】本実施の形態の変形例を示す図である。
【符号の説明】
【００５４】
１…ＣＯＦ用フィルム（基板）  ２…配線パターン  ３…インナーリード(リード)  ４…アウターリード(リード)  ５…半導体チップ  ６…電極（バンプ）  ７…絶縁膜（ソルダーレジスト）  ８…絶縁膜の開口  ９…絶縁膜の開口端部  １０…第１の部分  １１…第２の部分  １２…第３の部分  １３…第４の部分  １４…第１の辺  １５…第２の辺  １６…第３の辺  １７…第４の辺  １８…第１の側面  １９…第２の側面  ２０…第３の側面  ２１…第４の側面  ２２…第1のグループの電極  ２３…第２のグループの電極  ２４…第３のグループの電極  ２５…第４のグループの電極  ２６…第１の凸部  ２７…第２の凸部  ２８…第３の凸部  ２９…第４の凸部  ３０…封止部  ３１…画像認識装置  ３２…ボンディングヘッド  ３３…打ち抜き部分  ３４…第１の電極  ３５…第２の電極  ３６…第１の部分  ３７…第２の部分  ３８…第３の部分  ３９…第４の部分  ４０…絶縁膜の開口端部  ４１…絶縁膜の開口端部  ４２…第１の側面  ４３…第２の側面  ４４…第３の側面  ４５…第４の側面  ４６…絶縁膜の開口端部  ４７…絶縁膜の開口端部  ４８…絶縁膜の開口端部  ４９…絶縁膜の開口端部  ５０…凸部  ５１…絶縁膜の開口端部  ５２…凸部  ６０…ＣＯＦ型半導体装置  ６１…回路基板  ６２…携帯電話  ６３…ノート型パーソナルコンピュータ
【図１】
2005197355.tif 000003
【図２】
2005197355.tif 000004
【図３】
2005197355.tif 000005
【図４】
2005197355.tif 000006
【図５】
2005197355.tif 000007
【図６】
2005197355.tif 000008
【図７】
2005197355.tif 000009
【図８】
2005197355.tif 000010
【図９】
2005197355.tif 000011
【図１０】
2005197355.tif 000012
【図１１】
2005197355.tif 000013
【図１２】
2005197355.tif 000014
【図１３】
2005197355.tif 000015
【図１４】
2005197355.tif 000016
【図１５】
2005197355.tif 000017