(57)【要約】【課題】極めて高品質で不純物の少ないｐｏｌｙ−ｓｉ膜を形成する。【解決手段】半導体層形成、半導体層の膜厚測定および光照射による結晶化を大気に曝すことなく連続で行い、膜厚より求めた最適な光照射エネルギー密度によって結晶化を行う。【選択図】    図１
2005197576.tif 000002
【特許請求の範囲】
【請求項１】
基板上にチャンネル部となる半導体層を形成する第１工程と、前記半導体層の膜厚を測定する第２工程と、前記基板を搬送する第３工程と、光照射によって前記半導体層を結晶化する第４工程と、を行う薄膜トランジスタの製造方法において、前記第１工程および前記第２工程および前記第３工程および前記第４工程を大気に曝すことなく連続で行うことを特徴とする薄膜トランジスタの製造方法。
【請求項２】
請求項１に記載の薄膜トランジスタの製造方法において、前記第１工程と前記第２工程を同一の雰囲気で行うことを特徴とする薄膜トランジスタの製造方法。
【請求項３】
請求項１に記載の薄膜トランジスタの製造方法において、前記第２工程と前記第３工程を同一の雰囲気で行うことを特徴とする薄膜トランジスタの製造方法。
【請求項４】
基板上にチャンネル部となる半導体層を形成する第１工程と、前記基板を搬送する第２工程と、前記半導体層の膜厚を測定する第３工程と、光照射によって前記半導体層を結晶化する第４工程と、を行う薄膜トランジスタの製造方法において、前記第１工程および前記第２工程および前記第３工程および前記第４工程を大気に曝すことなく連続で行うことを特徴とする薄膜トランジスタの製造方法。
【請求項５】
請求項４に記載の薄膜トランジスタの製造方法において、前記第３工程と前記第４工程を同一の雰囲気で行うことを特徴とする薄膜トランジスタの製造方法。
【請求項６】
請求項１乃至請求項５のいずれか１項に記載の薄膜トランジスタの製造方法において、前記半導体層の膜厚は、基板に対して垂直に光を照射することによって測定することを特徴とする薄膜トランジスタの製造方法。
【請求項７】
請求項１乃至請求項６のいずれか１項に記載の方法により製造された薄膜トランジスタを表示画素の駆動素子として備えることを特徴とする電気光学装置。
【請求項８】
請求項７に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタの製造方法、及びその薄膜トランジスタを表示画素のスイッチング素子として備える電気光学装置、及び電子機器に関し、特に、単結晶半導体基板上あるいは絶縁体上薄膜トランジスタを形成するのに好適な薄膜トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
従来、多結晶シリコン（ｐｏｌｙ−Ｓｉ）等の半導体薄膜は薄膜トランジスタ（ＴＦＴ）や太陽電池に広く利用されている。とりわけｐｏｌｙ−ＳｉＴＦＴは、キャリア移動度が高い上、ガラス基板のような透明の絶縁基板上に作製できるという特徴を生かして、液晶表示装置、液晶プロジェクタや有機ＥＬ表示装置などのスイッチング素子、或いは液晶駆動用ドライバの回路素子として広く用いられている。
【０００３】
ガラス基板上に高性能なＴＦＴを作製する方法としては高温プロセスと呼ばれている製造方法がすでに実用化されている。ＴＦＴの製造プロセスの中でも、最高温度が１０００℃程度の高温を用いるプロセスを一般的に高温プロセスと呼んでいる。高温プロセスの特徴は、シリコンの固相成長により比較的良質の多結晶シリコンを成膜する事ができる点、シリコンの熱酸化により良質のゲート絶縁層を得ることができる点、及び清浄な多結晶シリコンとゲート絶縁層との界面を形成できる点である。高温プロセスではこれらの特徴により、高移動度でしかも信頼性の高い高性能ＴＦＴを安定的に製造することができる。しかし、高温プロセスでは固相成長によりＳｉ膜の結晶化をおこなうために、６００℃程度の温度で４８時間程度の長時間の熱処理を必要とする。これは大変長時間の工程であり、工程のスループットを上げるためには必然的に熱処理炉を多数必要とし、低コスト化が難しいという点が課題である。加えて、耐熱性の高い絶縁性基板として石英ガラスを使わざるを得ないため基板価格が高く、大面積化には向かないとされている。
【０００４】
一方、工程温度を下げ、安価な大面積ガラス基板上にｐｏｌｙ−ＳｉＴＦＴを作製するための技術が低温プロセスと呼ばれる技術である。ＴＦＴの製造プロセスの中でも、最高温度が概ね６００℃以下の温度環境下において比較的安価な耐熱性ガラス基板上にｐｏｌｙ−ＳｉＴＦＴを製造するプロセスは一般に低温プロセスと呼ばれている。低温プロセスでは発振時間が極短時間のパルスレーザーを用いてシリコン膜の結晶化をおこなうレーザー結晶化技術が広く使われている。レーザー結晶化とは、基板上のシリコン薄膜に高出力のパルスレーザー光を照射することによって瞬時に溶融させ、これが凝固する過程で結晶化する性質を利用する技術である。最近ではガラス基板上のアモルファスシリコン膜にエキシマレーザービームを繰り返し照射しながらスキャンすることによって大面積のｐｏｌｙ−Ｓｉ膜を作製する技術が広く使われるようになった。また、ゲート絶縁層としてはプラズマＣＶＤを用いた成膜方法により二酸化珪素（ＳｉＯ2）膜が大面積基板上に成膜可能となった。これらの技術によって、現在では一辺が数十センチほどもある大型のガラス基板上にｐｏｌｙ−ＳｉＴＦＴが作製可能となっている。
【０００５】
しかし、この低温プロセスで問題となるのが、能動層となる半導体層（ｐｏｌｙ−Ｓｉ）内部に導入されるハイドロカーボン等の不純物である。一般的に、レーザー結晶化技術を利用した低温ｐｏｌｙ−ｓｉ  ＴＦＴを製造する場合、アモルファスシリコン膜を形成する装置とレーザー結晶化装置は異なる。そのため、アモルファスシリコン膜を形成した後、装置から取り出すことによって、アモルファスシリコン表面は大気に曝されることになり、ハイドロカーボン等の不純物がアモルファスシリコン膜表面に付着する。レーザー結晶化を行う前には、一般的に希フッ酸等で自然酸化膜を除去し、それと同時にハイドロカーボンは除去できるが、自然酸化膜除去工程とレーザー照射装置への搬送もやはり大気中で行わなければならず、再びハイドロカーボンはアモルファスシリコン表面に付着することになる。これらの不純物は、半導体層内部で捕獲準位を形成し、移動度の低下、高閾値電圧の原因となり、特性に多大なる悪影響を及ぼす。このような問題を解決するために、半導体層の形成とレーザー結晶化を大気に曝すことなく行うことによって、ｐｏｌｙ−Ｓｉ膜中への不純物の混入を防ぐ方法がある（例えば、特許文献１参照）。
【０００６】
この方法は、半導体層中に不純物を混入させることを防ぐ上で非常に有効な手段ではあるが、大きな問題を有している。それは、形成された半導体層の膜厚が未知の状態でレーザー照射を行わなければならないという問題である。図２は同一のレーザー照射エネルギー密度で照射した場合の膜厚に対する結晶化率を分光エリプソメトリーによって測定した図である。この図から、レーザー結晶化の最適なレーザー照射エネルギー密度は膜厚に大きく依存することが分かる。また、全く同条件のもと半導体層形成を行ったとしても、膜厚にバラツキが出る。従って先述の手法では、最適なレーザー照射条件で必ずしもレーザーが照射されないことになり、基板ごとに結晶化の状態が大きく異なることになる。つまり、基板ごとのＴＦＴ特性が大きくばらつくことになる。
【０００７】
【特許文献１】特開平３−２８９１４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
そこで本発明は上述の諸課題を鑑み、半導体層形成、半導体層の膜厚測定および光照射による結晶化を大気に曝すことなく連続で行い、最適な光照射エネルギー密度によって結晶化を行うことで、ｐｏｌｙ−ＳｉＴＦＴの特性向上を実現する薄膜トランジスタの製造方法であり、尚且つ基板間のバラツキを低減することを可能とする製造方法であり、更にはこれを用いた高性能な電気光学装置及び電子機器を提供する技術を与えるものである。
【課題を解決するための手段】
【０００９】
上記課題を解決するために本発明の薄膜トランジスタの製造方法は、基板上にチャンネル部となる半導体層を形成する第１工程と、前記半導体層の膜厚を測定する第２工程と、前記基板を搬送する第３工程と、光照射によって前記半導体層を結晶化する第４工程と、を行う薄膜トランジスタの製造方法において、第１工程および第２工程および第３工程および第４工程を大気に曝すことなく連続で行うことを特徴とする。
【００１０】
また、前記第１工程と前記第２工程を同一の雰囲気で行うことを特徴とする。
【００１１】
もしくは、前記第２工程と前記第３工程を同一の雰囲気で行うことを特徴とする。
【００１２】
上記課題を解決するために本発明の薄膜トランジスタの製造方法は、基板上にチャンネル部となる半導体層を形成する第１工程と、前記基板を搬送する第２工程と、前記半導体層の膜厚を測定する第３工程と、光照射によって前記半導体層を結晶化する第４工程と、を行う薄膜トランジスタの製造方法において、第１工程および第２工程および第３工程および第４工程を大気に曝すことなく連続で行うことを特徴とする。
【００１３】
また、前記第３工程と前記第４工程を同一の雰囲気で行うことを特徴とする。
【００１４】
また、前記半導体層の膜厚は、基板に対して垂直に光を照射することによって測定することを特徴とする。
【００１５】
また、本発明の電機光学装置は、上記のうちいずれかに記載された方法により製造された薄膜トランジスタを表示画素の駆動素として備えることを特徴とする。これによりＬＣＤや有機ＥＬ表示装置にメモリーや指紋センサー、更には演算機能を有する回路郡を備えることが可能となり、より高機能な表示装置を提供することができる。
【００１６】
また、本発明の電子機器は上記の電気光学装置を備える。このような電子機器として、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、プロジェクタ、ファックス装置、デジタルカメラ、携帯型テレビ、携帯情報端末、電子手帳、多機能カードなどが好適である。
【発明を実施するための最良の形態】
【００１７】
以下、図面を参照して本発明の実施形態について説明する。図１に本発明の半導体薄膜製造工程断面図を示す。
（１．半導体層の形成）
本願発明の実施のためには通常、基板（１００）の上に下地保護膜（１０１）を形成しその上に半導体薄膜（１０２）を形成するので、この一連の形成方法について説明する。
【００１８】
本発明を適応し得る基板（１００）としては金属等の導電性物質、シリコン・カーバイト（ＳｉＣ）やアルミナ（Ａｌ2Ｏ3）や窒化アルミニウム（ＡｌＮ）等のセラミック材料、溶融石英やガラス等の透明または非透明絶縁性物質、シリコン、ゲルマニウムウェーハー等の半導体物質、並びにそれを加工したＬＳＩ基板等が可能である。半導体膜は基板上に直接、又は下地保護膜や下部電極等を介して堆積する。
【００１９】
下地保護膜（１０１）としては酸化硅素膜（ＳｉＯX  ：０＜ｘ≦２）や窒化硅素膜（Ｓｉ3  Ｎx  ：０＜ｘ≦４）等の絶縁性物質が挙げられる。ＴＦＴなどの薄膜半導体装置を通常のガラス基板上に作成する場合の様な半導体膜への不純物制御が重要である時、ガラス基板中に含まれているナトリウム（Ｎａ）、カリウム（Ｋ）等の可動イオンが半導体膜中に混入しない様に下地保護膜を形成した後に半導体膜を堆積する事が好ましい。金属材料などの導電性材料を基板として用い、且つ半導体膜が金属基板と電気的に絶縁されていなければならない場合には、絶縁性を確保する為に当然下地保護膜は必要不可欠である。更に半導体基板やＬＳＩ素子上に半導体膜を形成する時にはトランジスタ間や配線間の層間絶縁膜が同時に下地保護膜でもある。
【００２０】
下地保護膜はまず基板を純水やアルコールなどの有機溶剤で洗浄した後、基板上に常圧化学気相堆積法（ＡＰＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等のＣＶＤ法或いはスパッタ法等で形成する。下地保護膜として酸化硅素膜を用いる場合、常圧化学気相堆積法では基板温度を２５０℃程度から４５０℃程度としてモノシラン（ＳｉＨ4）や酸素を原料として堆積し得る。プラズマ化学気相堆積法やスパッタ法では基板温度は室温から４００℃程度である。下地保護膜の膜厚は基板からの不純物元素の拡散と混入を防ぐのに十分な厚さが必要で、その値は最小で１００ｎｍ程度以上である。ロット間や基板間のばらつきを考慮すると２００ｎｍ程度以上が好ましく、３００ｎｍ程度あれば保護膜としての機能を十分に果たし得る。下地保護膜がＩＣ素子間やこれらを結ぶ配線等の層間絶縁膜を兼ねる場合には、通常４００ｎｍから６００ｎｍ程度の膜厚となる。絶縁膜が余りにも厚くなると絶縁膜のストレスに起因するクラックが生ずる。その為最大膜厚は２μｍ程度が好ましい。生産性を考慮する必要が強い場合、絶縁膜厚は１μｍ程度が上限である。
【００２１】
次に半導体薄膜（１０２）について説明する。本発明が適用される半導体膜としてはシリコン（Ｓｉ）やゲルマニウム（Ｇｅ）等の四族単体の半導体膜の他に、シリコン・ゲルマニウム（Ｓｉx  Ｇｅ1-x ：０＜ｘ＜１）やシリコン・カーバイド（Ｓｉx  Ｃ1-x ：０＜ｘ＜１）やゲルマニウム・カーバイド（Ｇｅx  Ｃ1-x ：０＜ｘ＜１）等の四族元素複合体の半導体膜、ガリウム・ヒ素（ＧａＡｓ）やインジウム・アンチモン（ＩｎＳｂ）等の三族元素と五族元素との複合体化合物半導体膜、またはカドミウム・セレン（ＣｄＳｅ）等の二族元素と六族元素との複合体化合物半導体膜等がある。或いはシリコン・ゲルマニウム・ガリウム・ヒ素（Ｓｉx  Ｇｅy  Ｇａz  Ａｓz  ：ｘ＋ｙ＋ｚ＝１）と云った更なる複合化合物半導体膜やこれらの半導体膜にリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などのドナー元素を添加したＮ型半導体膜、或いはホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）等のアクセプター元素を添加したＰ型半導体膜に対しても本発明は適応可能である。これら半導体薄膜はＡＰＣＶＤ法やＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、或いはスパッタ法等や蒸着法等のＰＶＤ法で形成する。半導体膜としてシリコン膜を用いる場合、ＬＰＣＶＤ法では基板温度を４００℃程度から７００℃程度としてジシラン（Ｓｉ2Ｈ6）などを原料として堆積し得る。ＰＥＣＶＤ法ではモノシラン（ＳｉＨ4）などを原料として基板温度が１００℃程度から５００℃程度で堆積可能である。スパッタ法を用いる時には基板温度は室温から４００℃程度である。この様に堆積された半導体膜の初期状態（ａｓ−ｄｅｐｏｓｉｔｅｄ状態）は非晶質や混晶質、微結晶質、或いは多結晶質等様々な状態があるが、本願発明において初期状態はいずれの状態であっても構わない。尚本願明細書中では非晶質の結晶化のみならず、多結晶質や微結晶質の再結晶化をも含めて総て結晶化と呼ぶ。半導体膜の膜厚はそれをＴＦＴに用いる時には２０ｎｍ程度から１００ｎｍ程度が適している。
【００２２】
半導体層を形成した後、基板は大気に曝すことなく半導体層の膜厚測定およびレーザー結晶化を行う。これによって、ハイドロカーボン等の不純物が半導体薄膜上に付着し、レーザー結晶化時に半導体層中に拡散してしまうことを阻止することが可能となる。また、膜厚を測定することで、次工程で行うレーザー結晶化において最適な照射エネルギー密度を算出することができ、ＴＦＴ特性の向上および基板ごとのばらつきを低減することができる。さらに、大気に曝さないことにより半導体薄膜上に自然酸化膜が形成されることがなく、エッチングの工程を省くことができ、大幅なスループットの向上が可能となる。
【００２３】
（２．半導体層の膜厚測定）
ここで膜厚測定に関して説明する。
【００２４】
薄膜の膜厚測定には、現在、分光エリプソメトリー（図３参照）や光干渉型膜厚測定装置（図４参照）等が用いられている。分光エリプソメトリーは、角度θ(一般的には７０度程度)をもって光源（３００）から照射された光が、偏光板（３０１）を通過することで直線偏光となり、薄膜に照射される。薄膜からの反射光は、角度θで設置した受光素子（３０３）により反射光の偏光特性の変化を検出し、その光を分光し光電変換を行い、振幅反射率および位相差のパラメーターより膜厚を測定する。そのため測定する薄膜の高さがずれると、受光素子に薄膜からの反射光が導入されないため、膜厚を測定することができない。つまり、分光エリプソメトリーは基板の高さに対して非常に敏感な測定であり、装置に高さを調整する機構を具備する必要があり、装置コストが高くなる。
【００２５】
それに対して、干渉膜厚測定装置は、基板に対して垂直に光を照射し、半導体層表面および、半導体層と下地保護膜の界面および、下地保護膜と基板との界面から反射した光の干渉現象を測定することによって、膜厚を求める。したがって、基板の高さに関する制約はない。また、装置として非常に簡易的な機構であるため、分光エリプソメトリーにくらべ低コストでの装置化が実現できる。つまり、本発明に具備する膜厚測定装置は、光干渉型膜厚測定装置のよう基板の高さに制約を受けない装置であることが望ましい。
【００２６】
膜厚測定装置は、装置の製造コストと搬送時のタクトタイムを低減する上で、新たに測定用の室を設けるのではなく、半導体形成室（図５参照）もしくは光照射室（図６参照）もしくは搬送室（図７参照）に具備することが好ましい。
【００２７】
膜厚測定装置の設置位置は、半導体形成室、搬送室、光照射室それぞれにおいて、異なる利点を持つ。
【００２８】
半導体膜形成室（５００）に膜厚測定装置（５０１）を具備した場合、半導体膜形成後、膜厚を測定することによって、所望の膜厚よりも薄く形成された場合には、追加での処理が可能である。また、プラズマの異常放電等によって本来の光学特性とは大きく異なる場合には、レーザー照射室に搬送する前に不良と判断することが出来る。しかしながら、成膜室に膜厚測定装置を具備する場合に於いては、前記薄膜測定装置に薄膜が形成されることを防ぐために、形成室と隔離できる機構が必要である。例えばそれは、形成室と測定室を隔離するシャッター（５０２）のような機構である。
【００２９】
レーザー照射室（６００）に膜厚測定装置（６０１）を具備した場合、レーザー照射による結晶化の後に、結晶化されたｐｏｌｙ−ｓｉ膜を測定することによってその光学的特性から、結晶性を検査することが出来る。しかしながら、レーザー処理室に膜厚測定装置を具備する場合においても、レーザー結晶化によってわずかに放出されたシリコンが前記薄膜測定装置に付着することを防ぐために、形成室と隔離できる機構が必要である。例えばそれは、形成室と測定室を隔離するシャッター（６０２）のような機構である。
【００３０】
搬送室（７００）に膜厚測定装置（７０１）を具備した場合、前記薄膜測定装置に薄膜が形成及び付着することはないため、前記薄膜形成装置と搬送室を隔離する必要がないという利点を有する。
【００３１】
（３．半導体薄膜のレーザー結晶化）
ここでレーザー光について説明する。レーザー光は半導体薄膜（１０２）表面で強く吸収され、その直下の絶縁膜（１０１）や基板（１００）にはほとんど吸収されないことが望まれる。従ってこのレーザー光としては紫外域またはその近傍の波長を持つエキシマレーザー、アルゴンイオンレーザー、ＹＡＧレーザー高調波等が好ましい。また、半導体薄膜を高温に加熱すると同時に基板へのダメージを防ぐためには大出力でしかも極短時間のパルス発振であることが必要となる。従って、上記レーザー光の中でも特にキセノン・クロライド（ＸｅＣｌ）レーザー（波長３０８ｎｍ）やクリプトンフロライド（ＫｒＦ）レーザー（波長２４８ｎｍ）等のエキシマレーザーが最も適している。
【００３２】
次にこれらのレーザー光の照射方法について図８にそって述べる。レーザーパルスの強度半値幅は１０ｎｓ程度から５００ｎｓ程度の極短時間である。レーザー照射は基板（８００）を室温（２５℃）程度から４００℃程度の間とし、背景真空度が１０-4Ｔｏｒｒ程度から１０-9Ｔｏｒｒ程度の真空中にて行う。レーザー照射の一回の照射面積は対角５ｍｍ□程度から６０ｍｍ□程度の正方形または長方形状である。レーザー照射の一回の照射で例えば８ｍｍ□の正方形面積が結晶化できるビームを用いた場合について説明する。１カ所に１発のレーザー照射（８０１）をおこなった後、基板とレーザーとの位置を相対的に水平方向にわずかにずらす（８０３）。この後再び１発のレーザー照射（８０２）をおこなう。このショットアンドスキャンを連続的に繰り返していく事によって大面積の基板にも対応できる。更に具体的には、各照射毎に照射領域を１％程度から９９％程度ずらしていく（例えば５０％：先の例では４ｍｍ）。最初に水平方向（Ｘ方向）に走査した後、次に垂直方向（Ｙ方向）に適当量（８０４）ずらせて、再び水平方向に所定量（８０３）ずつずらせて走査し、以後この走査を繰り返して基板全面に第一回目のレーザー照射を行う。この第一回目のレーザー照射エネルギー密度は５０ｍＪ／ｃｍ2程度から６００ｍＪ／ｃｍ2程度の間が好ましい。第一回目のレーザー照射が終了した後、必要に応じて第二回目のレーザー照射を全面に施す。第二回目のレーザー照射を行う場合、そのエネルギー密度は一回目より高い値が好ましく、１００ｍＪ／ｃｍ2程度から１０００ｍＪ／ｃｍ2程度の間としても良い。走査方法は第一回目のレーザー照射と同じで正方形状の照射領域をＹ方向とＸ方向に適当量ずらせて走査する。更に必要に応じてエネルギー密度をより高くした第三回目或いは第四回目のレーザー照射を行う事も可能で有る。こうした多段階レーザー照射法を用いるとレーザー照射領域端部に起因するばらつきを完全に消失させる事が可能になる。多段階レーザー照射の各回目の照射に限らず通常の一段階照射でも、レーザー照射は総て半導体膜に損傷が入らぬエネルギー密度で行う。これ以外にも図９に示すように、照射領域形状を幅１００μｍ程度以上で長さが数１０ｃｍ以上のライン状（９０１）とし、このライン状レーザー光を走査して結晶化を進めても良い。この場合各照射毎のビームの幅方向の重なりはビーム幅の５％程度から９５％程度とする。ビーム幅が１００μｍでビーム毎の重なり量が９０％で有れば、一回の照射毎にビームは１０μｍ進むので同一点は１０回のレーザー照射を受ける事となる。通常半導体膜を基板全体で均一に結晶化させるには少なくとも５回程度以上のレーザー照射が望まれるので、照射毎のビームの重なり量は８０％程度以上が求められる。高い結晶性の多結晶膜を確実に得るには同一点が１０回程度から３０回程度の照射が行われる様に重なり量を９０％程度から９７％程度へと調整するのが好ましい。ラインビームを用いることによって１方向のスキャニングで広い面積の結晶化ができるので、前述の正方形ビームに比べてスループットを高められるというメリットが得られる。
【００３３】
ここで、レーザー照射による半導体薄膜に捕獲準位が形成されることについて説明する。レーザー照射により半導体薄膜は溶融・結晶化するので、シリコン膜の温度は１４００℃以上に上昇し、その後基板への熱拡散により１０10Ｋ／ｓ程度のレートで急冷される。すなわち、レーザーを照射してからせいぜい１００ｎｓで溶融および結晶成長が完了するのである。これから容易に推察できるように、結晶粒界の形成時間が極端に短時間であるためシリコン原子同士が良好な結合を形成できず、結晶粒界ではダングリングボンドが大量に発生するという結果になる。これらダングリングボンドが捕獲準位を形成する。結果として、レーザー結晶化のような高速の結晶成長では結晶粒界に１０18ｃｍ-3以上の捕獲準位が発生する。
【００３４】
（４．半導体薄膜のプラズマ処理）
ダングリングボンドによる捕獲準位を低減するために、レーザー結晶化後、水素プラズマ処理もしくは酸素プラズマ処理（１０６）を行うことは有効である。また、これらのプラズマ処理をレーザー照射後大気に曝すことなく行うことは、プラズマ処理を行う前に希フッ酸で自然酸化膜を除去する工程を省くことができるため、タクトタイムの短縮につながる。
【００３５】
ここで、プラズマ処理について説明する。プラズマ処理室にマスフローコントローラを経て水素もしくは酸素を導入し、平行平板ＲＦ電極により基板全面にプラズマ放電を行う。プラズマ処理時の基板温度は２００℃から４００℃が望ましい。
【００３６】
水素プラズマ処理においては、活性な水素原子、イオンやラジカルが捕獲準位の原因であるダングリングボンドと容易に結合する。これによりダングリングボンドは電気的に不活性化し、実効的に捕獲準位を低減することが可能である。しかし、水素プラズマ処理は捕獲準位を不活性化すると同時に、シリコン結合を切断しダングリングボンド（すなわち捕獲準位）を発生するという性質を持っている。シリコン結合を切断する現象は、ＲＦ電力が高いほど顕著に現れるため、ＲＦ電力は、０．０５Ｗ／ｃｍ2程度の低い電力で放電させることが好ましい。また、水素は短時間で容易にｐｏｌｙ−ｓｉ膜中に拡散し、ダングリングボンドと結合する。そのため、処理時間は、１５秒から１分程度が好ましい。
【００３７】
酸素プラズマ処理においては、上記のようなシリコン結合を切断する現象は見られず、より効果的にダングリングボンドと結合することが分かっている。酸素は水素に比べ、ｐｏｌｙ−ｓｉ膜中への拡散係数が低いため、処理時間は、水素プラズマ処理に比べ長時間を要し、５分から２０分程度が好ましい。
【００３８】
（５．以降の工程）
プラズマ処理を行った後、ＴＦＴ素子同士を電気的に絶縁するために素子分離工程を行う。ｐｏｌｙ−Ｓｉ膜上にフォトリソグラフィーによりパターンを形成した後、ドライエッチングによりｐｏｌｙ−Ｓｉ膜をエッチングする。ここではエッチング後のエッジの形状が庇状にならないよう注意する必要がある。
【００３９】
次にゲート絶縁膜（１０７）を、プラズマＣＶＤを用いて形成する。放電の形態としては平行平板型ＲＦ放電、ＩＣＰ放電、ＥＣＲ放電などがあり、電源としてはＲＦ電源やＶＨＦ、ＵＨＦ電源、マイクロ波源を用いることができる。
【００４０】
引き続いてゲート電極（１０８）となる薄膜をＰＶＤ法或いはＣＶＤ法などで堆積する。この材質は電気抵抗が低く、３５０℃程度の熱工程に対して安定である事が望まれ、例えばタンタル、タングステン、クロム等の高融点金属がふさわしい。また、イオン・ドーピングによってソース、ドレインを形成する場合、水素のチャネリングを防止するためにこのゲート電極の膜厚がおよそ７００ｎｍ程度必要になる。前記高融点金属の中で７００ｎｍもの膜厚で成膜しても膜ストレスによるクラックが生じない材料となると、タンタルが最もふさわしい。ゲート電極となる薄膜に対して堆積後パターニングを行い、引き続いて半導体膜に不純物イオン注入を行ってソース・ドレイン領域（１０９）を形成する。この時ゲート電極がイオン注入のマスクとなっているので、チャンネルはゲート電極下のみに形成される自己整合構造となる。不純物イオン注入は質量非分離型イオン注入装置を用いて注入不純物元素の水素化物と水素を注入するイオン・ドーピング法と、質量分離型イオン注入装置を用いて所望の不純物元素のみを注入するイオン打ち込み法の二種類が適応され得る。イオン・ドーピング法の原料ガスとしては水素中に希釈された濃度０．１％程度から１０％程度のホスフィン（ＰＨ3）やジボラン（Ｂ2Ｈ6）等の注入不純物元素の水素化物を用いる。ＣＭＯＳ  ＴＦＴを作成する時はポリイミド樹脂等の適当なマスク材を用いてＮＭＯＳ又はＰＭＯＳの一方を交互にマスクで覆い、上述の方法にてそれぞれのイオン注入を行う。
【００４１】
また、不純物の効率的な活性化法としてエキシマレーザーなどを照射するレーザー活性化がある。これは絶縁膜を通してレーザー照射することによりソース、ドレイン部のドープｐｏｌｙ−Ｓｉを溶融・固化させ、不純物を活性化させる方法である。
【００４２】
次に層間絶縁膜（１１０）を形成し、ソース・ドレイン上にコンタクトホールを開孔し、ソース・ドレイン取り出し電極（１１１）と配線をＰＶＤ法やＣＶＤ法などで形成して薄膜トランジスタが完成する。
【実施例１】
【００４３】
本発明の実施例を図１にそって説明する。また、本例では、レーザー照射室に膜厚測定装置を具備した場合について説明する（図６参照）。本発明で用いられる基板及び下地保護膜に関しては前述の説明に準ずるが、ここでは基板の一例として３００ｍｍ×３００ｍｍの正方形状汎用無アルカリガラス（１００）を用いる。まず基板（１００）上に絶縁性物質である下地保護膜（１０１）を形成する。本例では基板温度を４３０℃として平行平板プラズマＣＶＤ法にて、酸化珪素膜を、５００ｎｍ程度堆積する。次に後に薄膜トランジスタの能動層となる真性シリコン膜等の半導体膜（１０２）を堆積する。半導体膜の厚みは５０ｎｍ程度である。本例では下地保護膜（１０１）堆積と連続して平行平板プラズマＣＶＤ法にて同一チャンバー内で堆積した。下地保護膜を堆積した後、真空引きとＡｒ封入を二回繰り返し、チャンバー内をＡｒにて置換し、下地膜で使用したＯ2等のガスをチャンバー内より排出する。次に原料ガスであるシラン（ＳｉＨ4  ）を１００ｓｃｃｍ流し、４３０℃の堆積温度で６０秒間、非晶質シリコン膜（１０２）を堆積する。次に加熱室に基板を真空中にて搬送し、４９０℃で１０分間基板加熱を行う。これによって半導体膜中の水素含有量が１ａｔｍ．％程度となり、レーザー結晶化が可能となる。
【００４４】
次に加熱チャンバー内より基板を取り出し、真空中にてレーザー照射室に搬送する。搬送された基板はまず、光干渉型膜厚測定装置（１０３）によって膜厚を測定した。その結果、非晶質シリコン膜（１０２）の膜厚は４７．３ｎｍであり、最適なレーザー照射条件は４２０ｍＪ／ｃｍ2である。膜厚を測定した後、シャッター（６０２）を閉じ、光干渉型膜厚測定装置とレーザー処理室とを隔離した。引き続き、レーザー光の照射をおこなう。本例ではキセノン・クロライド（ＸｅＣｌ）のエキシマレーザー（波長：３０８ｎｍ）を照射する。レーザーパルスの強度半値幅（時間に対する半値幅）は２５ｎｓである。レーザー照射面積は長さ１５０ｍｍ×幅０．４ｍｍのライン状で、照射面でのエネルギー密度は４２０ｍＪ／ｃｍ2とした。このレーザー光を９６．２５％ずつ重ねつつ（つまり照射するごとに１５μｍづつ）相対的にずらしながら照射を繰り返す（図９参照）。こうして一辺３００ｍｍの基板全体のアモルファスシリコンを結晶化する。基板をレーザー照射室から取り出す前に、ゲートバルブ（６０２）を開け、再び光干渉型膜厚測定装置によって光学特性を測定した。その結果、レーザー結晶化ｐｏｌｙ−ｓｉ膜の結晶化率は９７．３％であり、結晶性に優れた膜が形成できている。
【００４５】
次に基板をプラズマ処理室にセットし、この室内に酸素ガスを導入する。本例では９９．９９９％酸素ガスをマスフローコントローラから導入し、ガス流量は１０００ｓｃｃｍとした。チャンバー内圧力は１ｔｏｒｒになるように調整した。チャンバー内のガス圧力が安定したらＲＦ放電を開始し、レーザー結晶化ｐｏｌｙ−Ｓｉ膜中の捕獲準位の終端をおこなった。基板温度は３５０℃とし、投入したＲＦパワーは０．１５Ｗ／ｃｍ2とした。発生させた活性種により、６００秒の処理時間でｐｏｌｙ−Ｓｉ膜の捕獲準位を十分低い密度にまで不活性化した。
【００４６】
次にｐｏｌｙ−ｓｉ膜を素子分離するためにエッチングを行った。
【００４７】
次にゲート絶縁膜を形成する。チャンバー内にシランガスと酸素ガスを流量比１：６で導入し、チャンバー圧力を２×１０-3（Ｔｏｒｒ）に調節する。チャンバー内のガス圧力が安定したらＥＣＲ放電を開始し、絶縁膜の成膜を開始する。投入したマイクロ波パワーは１ｋＷで、マイクロ波は磁力線に平行に導入窓から導入した。導入窓から１４ｃｍの位置にＥＣＲポイントがある。成膜は１００（ｎｍ/ｍｉｎ.）の成膜速度でおこなった。これにより、ゲート絶縁膜（１０７）を１００ｎｍ形成した。
【００４８】
引き続いてゲート電極（１０８）となる薄膜をＰＶＤ法やＣＶＤ法などで堆積する。通常はゲート電極とゲート配線は同一材料にて同一工程で作られるため、この材質は電気抵抗が低く、３５０℃程度の熱工程に対して安定であることが望まれる。本例では膜厚が６００ｎｍのタンタル薄膜をスパッタ法により形成する。タンタル薄膜を形成する際の基板温度は１８０℃であり、スパッタガスとして窒素ガスを６．７％含むアルゴンガスを用いる。このように形成したタンタル薄膜は結晶構造がα構造となっており、その比抵抗はおよそ４０μΩｃｍである。ゲート電極となる薄膜に対し堆積後パターニングを行い、引き続いて半導体膜に不純物イオン注入を行ってソース・ドレイン領域（１０９）およびチャンネル領域を形成する。この時ゲート電極がイオン注入のマスクとなっているため、チャンネルはゲート電極下のみに形成される自己整合構造となる。イオン・ドーピング法の原料ガスとしては水素中に希釈された濃度０．１％程度から１０％程度のホスフィン（ＰＨ3）やジボラン（Ｂ2Ｈ6）等の注入不純物元素の水素化物を用いる。本例ではＮＭＯＳ形成を目指し、イオン・ドーピング装置を用いて、水素中に希釈された濃度５％のホスフィン（ＰＨ3）を加速電圧１００ｋｅＶで注入する。ＰＨ3+やＨ2+イオンを含む全イオン注入量は１×１０16ｃｍ-2である。
【００４９】
次に層間絶縁膜（１１０）を堆積し、ソース・ドレイン上にコンタクトホールを開孔し、ソース・ドレイン取り出し電極（１１１）をと配線をＰＶＤ法やスパッタ法などで形成して薄膜トランジスタが完成する。
【産業上の利用可能性】
【００５０】
本発明の製造方法により得られた薄膜トランジスタは電気光学装置を備える各種の電子機器に適用可能である。図１０および図１１に電気光学装置を適用可能な電子機器の例を挙げる。図１０は携帯電話への適用例であり、携帯電話（１０００）は、アンテナ部（１００１）、音声出力部（１００２）、音声入力部（１００３）、操作部（１００４）、及び本発明の電気光学装置（１０）を備えている。このように本発明の電気光学装置（１０）を携帯電話（１０００）の表示部として利用可能である。図１１はビデオカメラへの適用例であり、ビデオカメラ（１１００）は、受像部（１１０１）、操作部（１１０２）、及び本発明の電気光学装置（１０）を備えている。このように本発明の電気光学装置は、ファインダや表示部として利用可能である。このほかにも携帯型パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型プロジェクター、フロント型プロジェクタへの適用が可能である。このように本発明の電気光学装置は画像表示源として利用可能である。
【００５１】
上記例に限らず本発明の電気光学装置（１０）は、アクティブマトリクス型の電気光学装置を適用可能なあらゆる電子機器に適用可能である。例えば、この他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、などにも活用することができる。
【００５２】
本発明の薄膜トランジスタの製造方法を用いることによって極めて低い不純物量で、高品質なｐｏｌｙ−Ｓｉ膜の形成が可能となる。これにより、極めて特性の高いＴＦＴが製造可能となる。結果として、多機能な電気光学装置及び電子機器を提供できる。
【図面の簡単な説明】
【００５３】
【図１】本発明の薄膜トランジスタの製造方法を示した工程断面図。
【図２】一定のレーザー照射エネルギー密度でレーザー結晶化を行ったｐｏｌｙ−ｓｉ膜の、膜厚に対する結晶化率の推移を示した線図。
【図３】分光エリプソメトリーの概略図。
【図４】光干渉型膜厚測定装置の概略図。
【図５】膜厚測定装置を具備した半導体膜形成室を示す図。
【図６】膜厚測定装置を具備した光照射室を示す図。
【図７】膜厚測定装置を具備した搬送室を示す図。
【図８】レーザー結晶化時のレーザービーム照射方法を模式的に示す図。
【図９】レーザー結晶化時のレーザービーム照射方法を模式的に示す図。
【図１０】本発明の電気光学装置を備える電子機器の例を示す図。
【図１１】本発明の電気光学装置を備える電子機器の例を示す図。
【符号の説明】
【００５４】
１００  基板
１０１  下地保護膜
１０２  半導体膜
１０３  膜厚測定装置
１０４  レーザー光
１０５  結晶化した半導体層
１０６  プラズマ
１０７  ゲート絶縁膜
１０８  ゲート電極
１０９  ソースおよびドレイン領域
１１０  層間絶縁膜
１１１  ソースおよびドレイン電極
３００  光源
３０１  偏光板
３０２  検光板
３０３  受光素子
４００  光源
４０１  受光素子
５００  半導体膜形成室
５０１  膜厚測定装置
５０２  シャッター
５０３  基板
５０４  ステージ
５０５  シャワープレート
５０６  移載用ハンド
６００  レーザー照射室
６０１  膜厚測定装置
６０２  シャッター
６０３  基板
６０４  ステージ
６０５  レーザー照射装置
６０６  レーザー光
７００  搬送室
７０１  膜厚測定装置
７０２  基板
７０３  移載用ハンド
８００  基板
８０１  レーザー照射領域
８０３  Ｘ方向
８０４  Ｙ方向
９００  基板
９０１  ライン状ビーム
１０００  携帯電話
１００１  アンテナ
１００２  音声出力部
１００３  音声入力部
１００４  操作部
１１００  ビデオカメラ
１１０１  受像部
１１０２  操作部
１０  本発明に半導体薄膜を用いて作製したＴＦＴを利用した電気光学装置
【図１】
2005197576.tif 000003
【図２】
2005197576.tif 000004
【図３】
2005197576.tif 000005
【図４】
2005197576.tif 000006
【図５】
2005197576.tif 000007
【図６】
2005197576.tif 000008
【図７】
2005197576.tif 000009
【図８】
2005197576.tif 000010
【図９】
2005197576.tif 000011
【図１０】
2005197576.tif 000012
【図１１】
2005197576.tif 000013