(57)【要約】【課題】  高画質の画像の表示と，コントローラドライバの高機能化と，コントローラドライバに実装されるメモリの容量の抑制とを同時に実現する技術を提供する。【解決手段】  本発明によるコントローラドライバ（１４）は，メイン表示パネル（１１）とサブ表示パネル（１２）とを駆動するために使用される。第１メモリ部（２３ａ）と第２メモリ部（２３ｂ）とが，フレームレートコントロールに使用される複数の減色画像データ（３５ｄ，３５ｅ）の保存と，メイン表示パネル（１１）とサブ表示パネル（１２）とにそれぞれ表示される画像データの保存とに兼用され，これにより，複数の表示パネルの駆動とメモリ容量の抑制とが同時に実現されている。【選択図】  図１
2005114773.tif 000002
【特許請求の範囲】
【請求項１】
メイン表示パネルとサブ表示パネルとを駆動するために使用されるコントローラドライバであって，
第１メモリ部と，
第２メモリ部と，
減色処理回路と，
データ線駆動回路
とを備え，
（Ａ）当該コントローラドライバが，第１モードに設定された場合，減色処理回路は，入力される入力画像データに対して第１条件での減色処理を行うことによって第１減色画像データを生成し，且つ，前記入力画像データに対して前記第１条件と異なる第２条件での減色処理を行うことによって第２減色画像データを生成し，前記第１メモリ部は前記第１減色画像データを保存し，前記第２メモリ部は前記第２減色画像データを保存し，前記データ線駆動回路は，第１フレームにおいて，前記第１減色画像データと前記第２減色画像データとのうちの一方に応答して前記メイン表示パネルとサブ表示パネルとのうちの少なくとも一方の表示パネルを駆動し，前記第１フレームに続く第２フレームにおいて，前記第１減色画像データと前記第２減色画像データとのうちの他方に応答して，前記少なくとも一方の表示パネルを駆動し，
（Ｂ）当該コントローラドライバが、前記第１モードと異なる第２モードに設定された場合，前記第１メモリ部は，前記メイン表示パネルに表示されるメイン画像に対応したメイン画像データを記憶し，前記第２メモリ部は，前記サブ表示パネルに表示されるサブ画像に対応したサブ画像データを記憶し，前記データ線駆動回路は，前記第１メモリ部に保存された前記メイン画像データに応答して前記メイン表示パネルを駆動し，前記第２メモリ部に保存された前記サブ画像データに応答して前記サブ表示パネルを駆動する
コントローラドライバ。
【請求項２】
ディスプレイパネルを駆動するために使用されるコントローラドライバであって，
第１メモリ部と，
第２メモリ部と，
減色処理回路と，
画像処理回路と，
データ線駆動回路
とを備え，
（Ａ）当該コントローラドライバが第１モードに設定された場合，減色処理回路は，ビットマップ形式を有する入力画像データに対して第１条件での減色処理を行うことによって第１減色画像データを生成し，且つ前記入力画像データに対して前記第１条件と異なる第２条件での減色処理を行うことによって第２減色画像データを生成し，前記第１メモリ部は前記第１減色画像データを保存し，前記第２メモリ部は前記第２減色画像データを保存し，前記データ線駆動回路は，第１フレームにおいて，前記第１減色画像データと前記第２減色画像データとのうちの一方に応答して前記メイン表示パネルを駆動し，前記第１フレームに続く第２フレームにおいて，前記第１減色画像データと前記第２減色画像データとのうちの他方に応答して，前記ディスプレイパネルを駆動し，
（Ｂ）当該コントローラドライバが，前記第１モードと異なる第２モードに設定された場合，前記画像処理回路は，ビットマップ形式と異なる形式を有する他の入力画像データを外部から受信し，受信した前記他の入力画像データに対して前記第１メモリ部を作業領域として使用しながらデータ処理を行うことによりビットマップ形式の表示画像データを生成し，且つ，前記表示画像データを前記第１メモリ部に保存し，前記第２メモリ部は，前記第１メモリ部から前記表示画像データを受け取って保存し，前記データ線駆動回路は，前記第２メモリ部に保存された前記表示画像データに応答して，前記ディスプレイパネルを駆動する
コントローラドライバ。
【請求項３】
請求項１又は請求項２に記載のコントローラドライバにおいて，
前記第１条件での減色処理は，第１ディザマトリックスを用いたディザ処理であり，
前記第２条件での減色処理は，前記第１ディザマトリックスと異なる第２ディザマトリックスを用いたディザ処理である
コントローラドライバ。
【請求項４】
請求項３に記載のコントローラドライバにおいて，
前記第１ディザマトリックスと前記第２ディザマトリックスとは，（ｒ，ｒ）行列（ｒは，２以上の自然数）であり， 
前記第１ディザマトリックスの（ｉ，ｊ）要素ａ１ｉｊと，前記第２ディザマトリックスの（ｉ，ｊ）要素ａ２ｉｊとは，ｒ以下の任意のｉ，ｊについて
ａ１ｉｊ＋ａ２ｉｊ＝ｃｏｎｓｔ．
なる関係を成立させる
コントローラドライバ。
【請求項５】
請求項１又は請求項２に記載のコントローラドライバにおいて，
前記第１条件での減色処理は，第１初期値ｘ１ＩＮＩを用いた誤差拡散処理であり，
前記第２条件での減色処理は，前記第１初期値ｘ１ＩＮＩと異なる第２初期値ｘ２ＩＮＩを用いた誤差拡散処理である
コントローラドライバ。
【請求項６】
請求項５に記載のコントローラドライバにおいて，
前記入力画像データの任意の画素の行について，前記第１初期値ｘ１ＩＮＩと前記第２初期値ｘ２ＩＮＩとは，
ｘ１ＩＮＩ＋ｘ２ＩＮＩ＝ｃｏｎｓｔ．
なる関係を成立させる
コントローラドライバ。
【請求項７】
請求項１又は請求項２に記載のコントローラドライバにおいて，
当該コントローラドライバが前記第１モードに設定されたときのフレームレートは，当該コントローラドライバが前記第２モードに設定されたときのフレームレートよりも高い
コントローラドライバ。
【請求項８】
プロセッサと，
ディスプレイパネルと，
前記プロセッサから入力画像データを受信し，前記入力画像データに応答して前記ディスプレイパネルを駆動するコントローラドライバ
とを備え，
前記コントローラドライバは，
ビットマップ形式を有する入力画像データに対して第１条件での減色処理を行うことによって第１減色画像データを生成し，且つ前記第１条件と異なる第２条件での減色処理を行うことによって第２減色画像データを生成する減色処理回路と，
前記第１減色画像データを保存する第１メモリ部と，
前記第２減色画像データを保存する第２メモリ部と，
第１フレームにおいて，前記第１減色画像データと前記第２減色画像データとのうちの一方に応答して前記ディスプレイパネルを駆動し，前記第１フレームに続く第２フレームにおいて，前記第１減色画像データと前記第２減色画像データとのうちの他方に応答して，前記ディスプレイパネルを駆動するデータ線駆動回路
とを含む
表示装置。
【請求項９】
請求項８に記載の表示装置において，
前記第１条件での減色処理は，第１ディザマトリックスを用いたディザ処理であり，
前記第２条件での減色処理は，前記第１ディザマトリックスと異なる第２ディザマトリックスを用いたディザ処理である
表示装置。
【請求項１０】
請求項８に記載の表示装置において
前記第１条件での減色処理は，第１初期値ｘ１ＩＮＩを用いた誤差拡散処理であり，
前記第２条件での減色処理は，前記第１初期値ｘ１ＩＮＩと異なる第２初期値ｘ２ＩＮＩを用いた誤差拡散処理である
表示装置。
【請求項１１】
第１メモリ部と第２メモリ部とを備えたコントローラドライバの動作方法であって，
（Ａ）前記プロセッサから入力画像データを受け取るステップと，
（Ｂ）前記入力画像データに対して第１条件での減色処理を行うことによって第１減色画像データを生成し，生成した前記第１減色画像データを前記第１メモリ部に保存するステップと，
（Ｃ）前記入力画像データに対して前記第１条件と異なる第２条件での減色処理を行うことによって第２減色画像データを生成し，前記第２減色画像データを前記第２メモリ部に保存するステップと，
（Ｄ）第１フレームにおいて，前記第１減色画像データと前記第２減色画像データとのうちの一方に応答して前記第１表示パネルを駆動するステップと，
（Ｅ）前記第１フレームに続く第２フレームにおいて，前記第１減色画像データと前記第２減色画像データとのうちの他方に応答して，前記第１表示パネルを駆動するステップと，
（Ｆ）第１表示パネルに表示される画像に対応した第１画像データを前記第１メモリ部に保存するステップと，
（Ｈ）第２表示パネルに表示される画像に対応した第２画像データを前記第２メモリ部に保存するステップと，
（Ｉ）前記第１メモリ部に保存された前記第１画像データに応答して前記第１表示パネルを駆動するステップと，
（Ｊ）前記第２メモリ部に保存された前記第２画像データに応答して第２表示パネルを駆動するステップ
とを備えた
コントローラドライバ動作方法。
【請求項１２】
第１メモリ部と第２メモリ部とを備えたコントローラドライバの動作方法であって，
（Ａ）’プロセッサからビットマップ形式を有する入力画像データを受け取るステップと，
（Ｂ）前記入力画像データに対して第１条件での減色処理を行うことによって第１減色画像データを生成し，生成した前記第１減色画像データを前記第１メモリ部に保存するステップと，
（Ｃ）前記入力画像データに対して前記第１条件と異なる第２条件での減色処理を行うことによって第２減色画像データを生成し，前記第２減色画像データを前記第２メモリ部に保存するステップと，
（Ｄ）第１フレームにおいて，前記第１減色画像データと前記第２減色画像データとのうちの一方に応答してディスプレイパネルを駆動するステップと，
（Ｅ）前記第１フレームに続く第２フレームにおいて，前記第１減色画像データと前記第２減色画像データとのうちの他方に応答して，前記ディスプレイパネルを駆動するステップと，
（Ｋ）ビットマップ形式と異なる形式を有する他の入力画像データを前記プロセッサから受信するステップと，
（Ｌ）受信した前記他の入力画像データに対して前記第１メモリ部を作業領域として使用しながらデータ処理を行うことによりビットマップ形式の表示画像データを生成し，生成した前記表示画像データを前記第１メモリ部に保存するステップと，
（Ｍ）前記第１メモリ部から前記第２メモリ部に前記表示画像データを転送するステップと，
（Ｎ）前記第２メモリ部に保存された前記表示画像データに応答して，前記ディスプレイパネルを駆動するステップ
とを備えた
コントローラドライバ動作方法。
【請求項１３】
プロセッサと，
第１メモリ部及び第２メモリ部を備えたコントローラドライバと，
ディスプレイパネル
とを備えた表示装置の動作方法であって，
（Ｏ）前記プロセッサから前記コントローラドライバに入力画像データを転送するステップと，
（Ｐ）前記入力画像データに対して第１条件での減色処理を行うことによって第１減色画像データを生成し，生成された第１減色画像データを前記第１メモリ部に保存するステップと，
（Ｑ）前記入力画像データに対して第２条件での減色処理を行うことによって第２減色画像データを生成し，生成された第２減色画像データを前記第２メモリ部に保存するステップと，
（Ｒ）第１フレームにおいて，前記第１減色画像データに応答して前記ディスプレイパネルを駆動するステップと，
（Ｓ）前記第１フレームに続く第２フレームにおいて，前記第２減色画像データに応答して，前記ディスプレイパネルを駆動するステップ
とを備えた
表示装置動作方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，コントローラドライバ，及び表示装置に関し，特に，減色処理を行うことができるように構成されたコントローラドライバ，及びそれを搭載する表示装置に関する。
【背景技術】
【０００２】
液晶ディスプレイパネル（ＬＣＤ）その他のディスプレイパネルは，一般に，コントローラドライバによって駆動される。コントローラドライバは，ディスプレイパネルとは別体に設けられることがあり，ＣＯＧ（chip on glass）技術を用いて表示パネルと一体に設けられることもある。
【０００３】
コントローラドライバは，高画質の画像をディスプレイパネルに表示できることが望まれている。かかる要求は，一般には，多階調に対応のディスプレイパネルを使用し，多階調の画像データを処理可能なコントローラドライバを使用することによって達成され得る。
【０００４】
しかし，携帯機器，例えば携帯電話やＰＤＡ（personal  data  assistant）に使用されるディスプレイパネル及びコントローラドライバでは，携帯機器に課せられる制約のために，事態は単純でない。携帯機器に搭載されるディスプレイパネル及びコントローラドライバは，消費電力の低減と，実装スペースの縮小とが強く要求される。携帯機器に搭載されるディスプレイパネル，特にＬＣＤは，消費電力を抑制するという要求を満たすために，その表示可能な階調数に制約が課せられる。更に，携帯機器に使用されるコントローラドライバは，消費電力の低減，及び実装スペースの縮小の観点から，多階調のデータを保持するために大きな容量のメモリを搭載することは好ましくない。携帯機器に使用される表示パネル及びコントローラドライバでは，高画質の画像を表示パネルに表示するために，独特な技術を必要とする。
【０００５】
携帯機器に課せられた制約を克服して高画質の画像を表示するためのコントローラドライバが特許文献１に開示されている。公知のそのコントローラドライバは，ディザ処理又は誤差拡散処理による減色を行う回路を搭載している。これにより，公知のそのコントローラドライバは高画質の画像を，少ない容量のメモリで表示することが可能である。
【特許文献１】特開平２００２−２８７７０９号公報
【０００６】
しかし，近年では高画質の画像を表示する要求がますます増大しており，単純なディザ処理又は誤差拡散処理による減色処理では，ユーザの要求を満足することができない。近年の携帯機器のユーザは，写真を表示パネルに表示することを要求している。かかる用途では，かなりの高画質の画像を表示することが必要になる。しかし，例えば，ディザ処理による減色処理では画像の粒状感が問題になり，誤差拡散処理による減色処理では画像のモアレが問題になる。このため，コントローラドライバは，より高度の減色処理を行うことにより，画質を向上できることが望まれる。
【０００７】
その一方で，コントローラドライバの高機能化が同時に要求される。例えば，携帯機器に複数の液晶パネルが搭載される場合には，コントローラドライバは，その複数の液晶パネルの両方を駆動できることが求められる。複数の液晶パネルを一のコントローラドライバで駆動できることは，携帯機器の内部の配線を簡単化できるため好適である。
【０００８】
更に，コントローラドライバは，ビットマップ形式以外の形式の画像データを受信し，その画像データを用いて表示パネルを駆動できることが望まれる。ビットマップデータは，そのデータサイズが大きい。コントローラドライバは，データビットを受信する毎にある程度の電力を消費するから，受信するデータのデータサイズが大きいことは，コントローラドライバの消費電力が不所望に増大することを意味する。このため，コントローラドライバは，ビットマップデータの代わりに，データサイズの縮小が可能な他の形式のデータ，例えば，ベクター形式のデータやＪＰＥＧ形式のデータにより，画像を受信することができることが望まれる。かかるコントローラドライバは，消費電力の低減に有効である。ここにおいて，ビットマップ形式以外のデータを処理可能なコントローラドライバは，出願人の知る限りにおいて公知でないことに留意されたい。
【０００９】
上述された要求は，消費電力及び実装スペースの縮小，特に，コントローラドライバに搭載されるメモリの容量の抑制という条件を満たした上で達成されなくてはならない。したがって，高画質の画像の表示と，コントローラドライバの高機能化と，それに実装されるメモリの容量の抑制とを同時に満足するコントローラドライバの提供が望まれる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明は，概略的には，高画質の画像の表示と，コントローラドライバの高機能化と，コントローラドライバに実装されるメモリの容量の抑制とを同時に実現する技術の提供をその目的にしている。
詳細には，本発明の一の目的は，高画質の画像の表示と，一のコントローラドライバによる複数の表示パネルの駆動と，コントローラドライバに実装されるメモリの容量の抑制とを同時に実現する技術を提供することにある。
本発明の他の目的は，高画質の画像の表示と，ビットマップ形式以外の形式の画像データに応答した表示パネルの駆動と，表示パネルを駆動するコントローラドライバに実装されるメモリの容量の抑制とを同時に実現する技術を提供することにある。
本発明の更に他の目的は，消費電力の低減と，高画質の画像の表示と，実装されるメモリの容量の抑制とを同時に実現するコントローラドライバ，及びそれを搭載した表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
以下に，上記の目的を達成するための手段を説明する。その手段に含まれる技術的事項には，［特許請求の範囲］の記載と［発明の実施の形態］の記載との対応関係を明らかにするために，［発明の実施の形態］で使用される番号・符号が付加されている。但し，付加された番号・符号は，［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１２】
本発明の一の観点において，本発明によるコントローラドライバ（１４）は，メイン表示パネル（１１）とサブ表示パネル（１２）とを駆動するために使用される。当該コントローラドライバ（１４）は，第１メモリ部（２３ａ）と，第２メモリ部（２３ｂ）と，減色処理回路（２２，２８）と，データ線駆動回路（２５）とを備えている（図１，図５参照）。当該コントローラドライバ（１４）の動作は，メイン表示パネル（１１）に高画質表示が行われる第１モードに設定された場合と，前記サブ表示パネルの表示が行われる第２モードに設定された場合とで異なる。
（Ａ）当該コントローラドライバ（１４）が，第１モードに設定された場合，減色処理回路（２２，２８）は，入力される入力画像データ（１７ｄ）に対して第１条件での減色処理を行うことによって第１減色画像データ（３５ｄ）を生成し，且つ該第１条件と異なる第２条件での減色処理を行うことによって第２減色画像データ（３５ｅ）を生成する。第１メモリ部（２３ａ）は第１減色画像データ（３５ｄ）を保存し，第２メモリ部（２３ｂ）は第２減色画像データ（３５ｅ）を保存する。データ線駆動回路（２５）は，第１フレームにおいて，第１減色画像データ（３５ｄ）と第２減色画像データ（３５ｅ）とのうちの一方に応答してメイン表示パネル（１１）とサブ表示パネル（１２）とのうちの少なくとも一方の表示パネルを駆動し，第１フレームに続く第２フレームにおいて，第１減色画像データ（３５ｄ）と第２減色画像データ（３５ｅ）とのうちの他方に応答して，該少なくとも一方の表示パネルを駆動する。
一方，（Ｂ）当該コントローラドライバ（１４）が，前記第１モードと異なる第２モードに設定された場合，第１メモリ部（２３ａ）は，前記メイン表示パネル（１１）に表示されるメイン画像に対応するメイン画像データ（３５ａ）を記憶し，第２メモリ部（２３ｂ）は，サブ表示パネル（１２）に表示されるサブ画像に対応するサブ画像データを記憶する。データ線駆動回路（２５）は，第１メモリ部（２３ａ）に保存されたメイン画像データ（３５ａ）に応答してメイン表示パネル（１１）を駆動し，第２メモリ部（２３ｂ）に保存されたサブ画像データ（３５ｂ）に応答してサブ表示パネル（１２）を駆動する。
【００１３】
かかるコントローラドライバ（１４）は，第２メモリ部（２３ｂ）が，サブＬＣＤパネル（１２）の駆動に使用される画像データ（３５ｂ）の保存と，ディザ処理とフレームレートコントロールとの併用によるメインＬＣＤパネル（１１）の高画質化に必要な第２減色画像データ（３５ｅ）の保存との両方に兼用される。これは，メインＬＣＤパネル（１１）への高画質の画像の表示と，複数のＬＣＤパネルの駆動とを，少ないメモリ資源で実現することを可能にする。
【００１４】
第１減色画像データ（３５ｄ）と第２減色画像データ（３５ｅ）との表示が行われる高画質領域は，メイン表示パネル（１１）の一部分だけであることが可能である。この場合，メイン表示パネル（１１）の残部（通常画質領域）に表示される画像に対応する画像データ（１７ｃ）がコントローラドライバ（１４）に供給され，減色処理回路（２２，２８）は，その画像データに対して上記の第１条件又は第２条件のいずれかによる減色処理を行って第３減色画像データ（３５ｃ）を生成する。第３減色画像データ（３５ｃ）は，第１メモリ部（２３ａ）に保存される。データ線駆動回路（２５）は，第１フレームと第２フレームとの両方において，メイン表示パネル（１１）の通常画質領域を第３減色画像データ（３５ｃ）に応答して駆動する。通常画質領域には，フレームレートコントロールが行われない通常の画質の画像が表示される。
【００１５】
本発明の他の観点において，本発明によるコントローラドライバ（５３）は，ディスプレイパネル（５１）を駆動するために使用される。当該コントローラドライバ（５３）は，画像処理回路（６１）と，第１メモリ部（６５）と，第２メモリ部（６６）と，減色処理回路（６３，７９）と，データ線駆動回路（６８）とを備えている（図７，図１２参照）。当該コントローラドライバ（５３）の動作は，当該コントローラドライバ（５３）が第１モードに設定されたときと，第２モードに設定されたときとで異なる。
（Ａ）当該コントローラドライバ（５３）が第１モードに設定された場合，減色処理回路（６３，７９）は，ビットマップ形式を有する入力画像データ（５６）に対して第１条件での減色処理を行うことによって第１減色画像データ（７６）を生成し，且つ，入力画像データ（５６）に対して第１条件と異なる第２条件での減色処理を行うことによって第２減色画像データ（７７）を生成する。第１メモリ部（６５）は第１減色画像データ（７６）を保存し，第２メモリ部（６６）は第２減色画像データ（７７）を保存する。データ線駆動回路（６８）は，第１フレームにおいて，第１減色画像データ（７６）と第２減色画像データ（７７）とのうちの一方に応答してディスプレイパネル（５１）を駆動し，第１フレームに続く第２フレームにおいて，第１減色画像データ（７６）と第２減色画像データ（７７）とのうちの他方に応答して，ディスプレイパネル（５１）を駆動する。
一方，（Ｂ）当該コントローラドライバ（５３）が，前記第１モードと異なる第２モードに設定された場合，画像処理回路（６１）は，ビットマップ形式と異なる形式を有する他の入力画像データ（５５）を外部から受信し，受信した該他の入力画像データ（５５）に対して第１メモリ部（６５）を作業領域として使用しながらデータ処理を行うことによりビットマップ形式の表示画像データを生成し，且つ，表示画像データを前記第１メモリ部に保存する。第２メモリ部（６６）は，第１メモリ部（６５）から表示画像データを受け取って保存する。データ線駆動回路（６８）は，第２メモリ部（６６）に保存された表示画像データに応答して，ディスプレイパネル（５１）を駆動する。
【００１６】
当該コントローラドライバ（５５）は，コントローラドライバ（５５）へのデータの転送量の抑制に有効である。ビットマップ形式のデータは，一般に，そのデータサイズが大きい。ビットマップ形式よりもデータサイズを小さくすることができる形式の画像データによって画像を転送することにより，データの転送量の抑制が可能である。
【００１７】
更に，当該コントローラドライバ（５３）は，他の入力画像データ（５５）をビットマップデータに変換する処理と，ディスプレイパネル（５１）への高画質の画像の表示とを，少ないメモリ資源で実現することが可能である。当該コントローラドライバは，第１メモリ部（６５）が，他の入力画像データ（５５）をビットマップデータに変換するための作業領域と，フレームレートコントロールに使用される第１減色画像データ（７６）を保存する保存領域とに兼用される。このように，当該コントローラドライバ（５３）は，第１メモリ部（６５）を有効に使用することにより，上記の動作を少ないメモリ資源で実現することが可能である。
【００１８】
第１条件での減色処理は，第１ディザマトリックスを用いたディザ処理であり，第２条件での減色処理は，第１ディザマトリックスと異なる第２ディザマトリックスを用いたディザ処理であることが好適である。このとき，第１ディザマトリックスと第２ディザマトリックスとが（ｒ，ｒ）行列（ｒは，２以上の自然数）であるとして，第１ディザマトリックスの（ｉ，ｊ）要素ａ１ｉｊと，第２ディザマトリックスの（ｉ，ｊ）要素ａ２ｉｊとは，ｒ以下の任意のｉ，ｊについて
ａ１ｉｊ＋ａ２ｉｊ＝ｃｏｎｓｔ．
なる関係を成立させることが好適である。このように定められた第１ディザマトリックスと第２ディザマトリックスとから生成された減色画像データが交互に表示されることにより，誤差の分布が時間的・空間的に均一化され，これにより，より高い画質の画像を表示することができる。
【００１９】
また，第１条件での減色処理は，第１初期値ｘ１ＩＮＩを用いた誤差拡散処理であり，第２条件での減色処理は，第１初期値ｘ１ＩＮＩと異なる第２初期値ｘ２ＩＮＩを用いた誤差拡散処理であることが可能である。この場合，入力画像データ（５６）の任意の画素の行について，第１初期値ｘ１ＩＮＩと第２初期値ｘ２ＩＮＩとは，
ｘ１ＩＮＩ＋ｘ２ＩＮＩ＝ｃｏｎｓｔ．
なる関係を成立させることが好適である。このように定められた第１初期値ｘ１ＩＮＩを用いた誤差拡散処理により生成された第１減色画像データと，第２初期値ｘ２ＩＮＩを用いた誤差拡散処理により生成された第２減色画像データとが交互に表示されることにより，誤差の分布が時間的・空間的に均一化され，これにより，より高い画質の画像を表示することができる。
【００２０】
当該コントローラドライバ（１４，５３）が第１モードに設定されたときのフレームレートは，当該コントローラドライバ（１４，５２）が第２モードに設定されたときのフレームレートよりも高いことが好適である。これにより，消費電力の増大を抑制しつつ，フレームレートコントロールによる画像の高画質化を有効に行うことが可能になる。
【００２１】
本発明の更に他の観点において，本発明による表示装置（１０乃至４０）は，プロセッサ（１３，５２）と，ディスプレイパネル（１１，５１）と，プロセッサ（１３，５２）から入力画像データ（１７ｄ，５６）を受信し，入力画像データ（１７ｄ，５６）に応答してディスプレイパネル（１１，５１）を駆動するコントローラドライバ（１４，５３）とを備えている。コントローラドライバ（１４，５３）は，減色処理回路（２２，２８，６３，７９）と，第１メモリ部（２３ａ，６５）と，第２メモリ部（２３ｂ，６６）と，データ線駆動回路（２６，６８）とを備えている。減色処理回路（２２，２８，６３，７９）は，入力画像データ（１７ｄ，５６）に対して第１条件での減色処理を行うことによって第１減色画像データ（３５ｄ，７６）を生成し，且つ前記第１条件と異なる第２条件での減色処理を行うことによって第２減色画像データ（３５ｅ，７７）を生成する。第１メモリ部（２３ａ，６５）は，第１減色画像データ（３５ｄ，７６）を保存する。第２メモリ部（２３ｂ，６６）は，第２減色画像データ（３５ｅ，７７）を保存する。データ線駆動回路（２５）は，第１フレームにおいて，第１減色画像データ（３５ｄ，７６）と第２減色画像データ（３５ｅ，７７）とのうちの一方に応答してディスプレイパネル（１１，５１）を駆動し，第１フレームに続く第２フレームにおいて，第１減色画像データ（３５ｄ，７６）と第２減色画像データ（３５ｅ，７７）とのうちの他方に応答して，ディスプレイパネル（１１，５１）を駆動する。
【００２２】
このような表示装置（１０乃至４０）は，フレームレートコントロールによる画質の向上を，少ない消費電力で実現可能である。コントローラドライバ（１４，５３）は，一旦，第１減色画像データ（３５ｄ，７６）を第１メモリ部（２３ａ，６５）に保存し，第２減色画像データ（３５ｅ，７７）を，第２メモリ部（２３ｂ，６６）に保存してしまえば，その後，プロセッサ（１３，５２）からフレーム毎に画像データを受け取らずにフレームレートコントロールを実現できる。このような動作は，プロセッサ（１３，５２）からコントローラドライバ（１４，５３）へのデータ転送量を抑制しながら，フレームレートコントロールを実現することを可能にする。データ転送量の抑制は，コントローラドライバ（１４，５３）の消費電力の低減に有効であり，かかる表示装置（１０乃至４０）は，携帯機器に特に好適に適用される。
【００２３】
本発明の更に他の観点において，第１メモリ部（２３ａ）と第２メモリ部（２３ｂ）とを備えたコントローラドライバ（１４）の動作方法は，
（Ａ）プロセッサ（１３）から入力画像データ（１７ｄ）を受け取るステップと，
（Ｂ）入力画像データ（１７ｄ）に対して第１条件での減色処理を行うことによって第１減色画像データ（３５ｄ）を生成し，生成した第１減色画像データ（３５ｄ）を第１メモリ部（２３ａ）に保存するステップと，
（Ｃ）前記入力画像データ（１７ｄ）に対して前記第１条件と異なる第２条件での減色処理を行うことによって第２減色画像データ（３５ｅ）を生成し，第２減色画像データ（３５ｅ）を第２メモリ部（２３ｂ）に保存するステップと，
（Ｄ）第１フレームにおいて，第１減色画像データ（３５ｄ）と第２減色画像データ（３５ｅ）とのうちの一方に応答して第１表示パネル（１１）を駆動するステップと，
（Ｅ）前記第１フレームに続く第２フレームにおいて，第１減色画像データ（３５ｄ）と第２減色画像データ（３５ｅ）とのうちの他方に応答して，第１表示パネル（１１）を駆動するステップと，
（Ｆ）第１表示パネル（１１）に表示される画像に対応したメイン画像データ（３５ａ）を第１メモリ部（２３ａ）に保存するステップと，
（Ｇ）第２表示パネル（１２）に表示される画像に対応したサブ画像データ（３５ｂ）を第２メモリ部（２３ｂ）に保存するステップと，
（Ｈ）第１メモリ部（２３ａ）に保存されたメイン画像データ（３５ａ）に応答して第１表示パネル（１１）を駆動するステップと，
（Ｉ）第２メモリ部（２３ｂ）に保存されたサブ画像データ（３５ｂ）に応答して第２表示パネル（１２）を駆動するステップ
とを備えている。
【００２４】
上記コントローラドライバ動作方法は，第２メモリ部（２３ｂ）を，サブＬＣＤパネル（１２）の駆動に使用される画像データ（３５ｂ）の保存と，ディザ処理とフレームレートコントロールとの併用によるメインＬＣＤパネル（１１）の高画質化に必要な第２減色画像データ（３５ｅ）の保存との両方に兼用する。これは，メインＬＣＤパネル（１１）への高画質の画像の表示と，複数のＬＣＤパネル（１１，１２）の駆動とを，少ないメモリ資源で実現することを可能にする。
【００２５】
本発明の更に他の観点において，第１メモリ部（６５）と第２メモリ部（６６）とを備えたコントローラドライバ（５３）の動作方法は， 
（Ａ）’プロセッサ（５２）からビットマップ形式を有する入力画像データ（５６）を受け取るステップと，
（Ｂ）入力画像データ（５６）に対して第１条件での減色処理を行うことによって第１減色画像データ（７６）を生成し，生成した第１減色画像データ（７６）を第１メモリ部（６５）に保存するステップと，
（Ｃ）入力画像データ（５６）に対して第１条件と異なる第２条件での減色処理を行うことによって第２減色画像データ（７７）を生成し，第２減色画像データ（７７）を第２メモリ部（６６）に保存するステップと，
（Ｄ）第１フレームにおいて，第１減色画像データ（７６）と第２減色画像データ（７７）とのうちの一方に応答してディスプレイパネル（５１）を駆動するステップと，
（Ｅ）第１フレームに続く第２フレームにおいて，第１減色画像データ（７６）と第２減色画像データ（７７）とのうちの他方に応答して，ディスプレイパネル（５１）を駆動するステップと，
（Ｋ）ビットマップ形式と異なる形式を有する他の入力画像データ（５５）をプロセッサ（５２）から受信するステップと，
（Ｌ）受信した前記他の入力画像データ（５５）に対して前記第１メモリ部を作業領域として使用しながらデータ処理を行うことによりビットマップ形式の表示画像データを生成し，生成した前記表示画像データを前記第１メモリ部に保存するステップと，
（Ｍ）前記第１メモリ部から前記第２メモリ部に前記表示画像データを転送するステップと，
（Ｎ）前記第２メモリ部に保存された前記表示画像データに応答して，前記表示装置を駆動するステップ
とを備えている。
【００２６】
かかるコントローラドライバ動作方法は，第１メモリ部（６５）を，他の入力画像データ（５５）をビットマップデータに変換するための作業領域と，フレームレートコントロールに使用される第１減色画像データ（７６）を保存する保存領域とに兼用する。かかる第１メモリ部（６５）の有効な使用により，当該コントローラドライバ動作方法は，他の入力画像データ（５５）のビットマップデータに変換する処理と，ディスプレイパネル（５１）への高画質の画像の表示とを，少ないメモリ資源で実現することが可能である。
【００２７】
本発明による表示装置動作方法は，プロセッサ（１３，５２）と，第１メモリ部（２３ａ，６５）及び第２メモリ部（２３ｂ，６６）を備えたコントローラドライバ（１４，５３）と，ディスプレイパネル（１１，５１）とを備えた表示装置（１０〜４０）の動作方法である。当該表示装置動作方法は，
（Ｏ）プロセッサ（１３，５２）からコントローラドライバ（１４，５３）に入力画像データ（１７ｄ，５６）を転送するステップと，
（Ｐ）入力画像データ（１７ｄ，５６）に対して第１条件での減色処理を行うことによって第１減色画像データ（３５ｄ，７６）を生成し，生成された第１減色画像データ（３５ｄ，７６）を第１メモリ部（２３ａ，６５）に保存するステップと，
（Ｑ）入力画像データ（１７ｄ，５６）に対して第２条件での減色処理を行うことによって第２減色画像データ（３５ｅ，７７）を生成し，生成された第２減色画像データ（３５ｅ，７７）を第２メモリ部（２３ｂ，６６）に保存するステップと，
（Ｒ）第１フレームにおいて，第１減色画像データ（３５ｄ，７６）に応答してディスプレイパネル（１１，５１）を駆動するステップと，
（Ｓ）前記第１フレームに続く第２フレームにおいて，第２減色画像データ（３５ｅ，７７）に応答して，ディスプレイパネル（１１，５１）を駆動するステップ
とを備えている。
【００２８】
上記の表示装置動作方法は，フレームレートコントロールによる画質の向上を，少ない消費電力で実現可能である。コントローラドライバ（１４，５３）は，一旦，第１減色画像データ（３５ｄ，７６）を第１メモリ部（２３ａ，６５）に保存し，第２減色画像データ（３５ｅ，７７）を，第２メモリ部（２３ｂ，６６）に保存してしまえば，その後，プロセッサ（１３，５２）からフレーム毎に画像データを受け取らずにフレームレートコントロールを実現できる。このような動作は，プロセッサ（１３，５２）からコントローラドライバ（１４，５３）へのデータ転送量を抑制しながら，フレームレートコントロールを実現することを可能にする。
【発明の効果】
【００２９】
本発明により，高画質の画像の表示と，コントローラドライバの高機能化と，コントローラドライバに実装されるメモリの容量の抑制とを同時に実現する技術が提供される。
詳細には，本発明により，高画質の画像の表示と，一のコントローラドライバによる複数の表示パネルの駆動と，コントローラドライバに実装されるメモリの容量の抑制とを同時に実現する技術が提供される。
また，本発明により，高画質の画像の表示と，ビットマップ形式以外の形式の画像データに応答した表示パネルの駆動と，表示パネルを駆動するコントローラドライバに実装されるメモリの容量の抑制とを同時に実現する技術が提供される。
また，本発明により，消費電力の低減と，高画質の画像の表示と，実装されるメモリの容量の抑制とを同時に実現するコントローラドライバ，及びそれを搭載した携帯機器が提供される。
【発明を実施するための最良の形態】
【００３０】
（実施の第１形態）
１−１）  全体構成
図１は，本発明の実施の第１形態における表示装置１０を示すブロック図である。表示装置１０は，メインＬＣＤパネル１１と，サブＬＣＤパネル１２と，ＣＰＵ（central processing unit）１３と，コントローラドライバ１４とゲート線駆動回路１５，１６とを備えている。
【００３１】
メインＬＣＤパネル１１は，ｙ軸方向（垂直方向）に延設されるＨ１本のデータ線（ソース線）１１ａと，ｘ軸方向（水平方向）に延設されるＶ１本のゲート線１１ｂとを備えている。データ線１１ａとゲート線１１ｂとが交差する位置のそれぞれには，画素が設けられている。即ち，メインＬＣＤパネル１１は，横にＨ１行，縦にＶ１列に並べられた画素を備えている。
【００３２】
同様に，サブＬＣＤパネル１２は，ｙ軸方向に延設されるＨ２本のデータ線１２ａと，ｘ軸方向に延設されるＶ２本のゲート線１２ｂとを備えている。サブＬＣＤパネル１２は，データ線１２ａとゲート線１２ｂとが交差する位置にそれぞれに設けられた，横にＨ２行，縦にＶ２列に並べられた画素を備えている。サブＬＣＤパネル１２のＨ２本のデータ線１２ａは，メインＬＣＤパネル１１のＨ１本のデータ線１１ａのうちのＨ２本にそれぞれに接続されている。後述されるように，コントローラドライバ１４は，メインＬＣＤパネル１１のデータ線１１ａを介してサブＬＣＤパネル１２のデータ線１２ａに電位を供給することにより，サブＬＣＤパネル１２のデータ線１２ａを駆動する。
【００３３】
ＣＰＵ１３は，メインＬＣＤパネル１１及びサブＬＣＤパネル１２に表示されるべき画像に対応する入力画像データ１７を生成してコントローラドライバ１４に供給する。入力画像データ１７は，一の画素の階調をｋビットで表現するビットマップデータ，即ち，２ｋ階調ビットマップデータである。更にＣＰＵ１３は，制御信号１８をコントローラドライバ１４に出力してコントローラドライバ１４を制御する。
【００３４】
コントローラドライバ１４は，ＣＰＵ１３から送られる制御信号１８による制御の下，メインＬＣＤパネル１１及びサブＬＣＤパネル１２の画素のそれぞれが，入力画像データ１７に記述されている階調になるようにメインＬＣＤパネル１１のデータ線１１ａ，及びサブＬＣＤパネル１２のデータ線１２ｂを駆動する。更に，コントローラドライバ１４は，ゲート線駆動回路１５，１６の動作タイミングを制御するタイミング制御信号１９ａ，１９ｂを出力する。
【００３５】
コントローラドライバ１４は，以下に述べられる２つの動作モードで動作可能である。コントローラドライバ１４が通常駆動モードに設定されると，コントローラドライバ１４は，メインＬＣＤパネル１１及びサブＬＣＤパネル１２の片方又は両方を駆動する。一方，高画質モードに設定されると，コントローラドライバ１４は，メインＬＣＤパネル１１の一部の領域を高画質で，残りの領域を通常の画質で表示する。以下において，メインＬＣＤパネル１１のうち，通常の画質で表示される部分は，通常画質領域と呼ばれ，高画質で表示される部分は，高画質領域と呼ばれることがある。コントローラドライバ１４が高画質モードに設定された場合には，サブＬＣＤパネル１２は非活性化され，サブＬＣＤパネル１２の表示は行われない。コントローラドライバ１４の動作モードは，制御信号１８によって指示される。
【００３６】
ゲート線駆動回路１５，１６は，それぞれメインＬＣＤパネル１１及びサブＬＣＤパネル１２のゲート線を駆動する。ゲート線駆動回路１５は，コントローラドライバ１４から送られるタイミング制御信号１９ａに応答して，メインＬＣＤパネル１１のゲート線１１ｂを走査して駆動する。ゲート線駆動回路１６は，ゲート線駆動回路１５を介してタイミング制御信号１９ｂをコントローラドライバ１４から受信し，受信したタイミング制御信号１９ｂに応答してサブＬＣＤパネル１２のゲート線１２ｂを走査して駆動する。
【００３７】
１−２）  コントローラドライバ１４の構成
コントローラドライバ１４は，メモリ制御回路２１と，切り替えディザ回路２２と，表示用メモリ２３と，ラッチ回路２４と，データ線駆動回路２５と，階調電位発生回路２６と，タイミング制御回路２７とを備えている。
【００３８】
メモリ制御回路２１は，ＣＰＵ１３から送られる入力画像データ１７を受け取って切り替えディザ回路２２に転送し，更に，切り替えディザ回路２２と表示用メモリ２３とを制御する機能を有する。詳細には，メモリ制御回路２１は，以下の４つの機能：
（１）入力画像データ１７の各画素の階調を示す階調データを順次に転送する機能，
（２）入力画像データ１７の各画素のｘ座標及びｙ座標を示す座標データ３１を切り替えディザ回路２２に供給する機能，
（３）ＣＰＵ１３からの制御信号１８に応答して，切り替えディザ回路２２が使用すべきディザマトリックスを指定するマトリックス切り替え信号３２を切り替えディザ回路２２に供給する機能，及び
（４）ＣＰＵ１３からの制御信号１８及びタイミング制御回路２７からのタイミング制御信号３４に応答して，表示用メモリ２３を制御する表示用メモリ制御信号２３を生成する機能
を有している。表示用メモリ制御信号３３は，典型的には，表示用メモリ２３のアクセスされるアドレスを示すアドレス信号，ローアドレスストローブ信号（ＲＡＳ信号），カラムアドレスストローブ信号（ＣＡＳ信号）を含んでいる。表示用メモリ２３のアクセスアドレス，及び動作タイミングは，これらの信号によって制御される。
【００３９】
切り替えディザ回路２２は，入力画像データ１７に対してｒビットの減色を行うディザ処理を行い，減色画像データ３５を生成する。ここでｒは，ｋより小さい正の整数である。減色画像データ３５は，一の画素の階調をｎ（＝ｋ−ｒ）ビットで表現するデータ，即ち，２ｎ階調データである。切り替えディザ回路２２のディザ処理には，各画素のｘ座標及びｙ座標を示す座標データ３１と，（ｒ，ｒ）行列であるディザマトリックスとが使用される。切り替えディザ回路２２は，マトリックス切り替え信号３２に応答して２つの（ｒ，ｒ）ディザマトリックスＡ１，Ａ２のうちの一方を選択し，選択されたディザマトリックスを用いてディザ処理を行うように構成されている。切り替えディザ回路２２は，マトリックス切り替え信号３２が論理”０”である場合にはディザマトリックスＡ１を，マトリックス切り替え信号３２が論理”１”である場合にはディザマトリックスＡ２を用いてディザ処理を行う。
【００４０】
表示用メモリ２３は，切り替えディザ回路２２によって生成された減色画像データ３５を保存する。表示用メモリ２３は，メイン領域２３ａとサブ領域２３ｂとを有している。メイン領域２３ａは，Ｈ１×Ｖ１×ｎビットの容量を有しており，サブ領域２３ｂは，Ｈ１×Ｖ２×ｎビットの容量を有している。既述のように，Ｈ１は，メインＬＣＤパネル１１の行方向の画素の数であり，Ｖ１は，メインＬＣＤパネル１１の列方向の画素の数であり，Ｖ２は，サブＬＣＤパネル１２の列方向の画素の数である。メイン領域２３ａは，メインＬＣＤパネル１１の全画素の階調を記憶するのに充分な容量を有しており，サブ領域２３ｂは，サブＬＣＤ１２の全画素の階調を記憶するのに充分な容量を有している。表示用メモリ２３は，Ｈ１×ｎ本のビット線を有しており，該ビット線を介してＨ１×ｎビットのデータ，即ち，メインＬＣＤパネル１１の１行のＨ１個の画素の階調データを同時に出力可能に構成されている。
【００４１】
後述されるように，表示用メモリ２３のサブ領域２３ｂは，サブＬＣＤパネル１２に表示される画像に対応する画像データの保存と，フレームレートコントロールによるメインＬＣＤパネル１１の高画質化に必要な画像データの保存との両方に使用される。これは，高画質の画像の表示と，複数のＬＣＤパネルの駆動とを，少ないメモリ資源で実現することを可能にする。
【００４２】
ラッチ回路２４，データ線駆動回路２５，及び階調電位発生回路２６は，表示用メモリ２３に記憶されている減色画像データ３５に応答してメインＬＣＤパネル１１，及び／又はサブＬＣＤパネル１２を駆動する駆動部として機能する。ラッチ回路２４は，タイミング制御回路２７から送られるラッチ信号３６に応答して，表示用メモリ２３が出力するＨ１×ｎビットの階調データをラッチしてデータ線駆動回路２５に供給する。階調電位発生回路２６は，データ線駆動回路２５に，メインＬＣＤパネル１１及びサブＬＣＤパネル１２が表現可能な２ｎ階調にそれぞれに対応した２ｎ個の電位を供給する。データ線駆動回路２５は，その２ｎ個の電位のうちから各画素の階調データに対応した電位を選択し，選択した電位をメインＬＣＤパネル１１のデータ線１１ａに，又はメインＬＣＤパネル１１のデータ線１１ａを介してサブＬＣＤパネル１２のデータ線１２ａに出力する。
【００４３】
タイミング制御回路２７は，コントローラドライバ１４のメモリ制御回路２１，表示用メモリ２３，及び，ラッチ回路２４，並びにゲート線駆動回路１５，１６の動作タイミングを制御する。タイミング制御回路２７は，タイミング制御信号３４をメモリ制御回路１２に出力し，これにより，表示用メモリ２３のデータの書込みタイミング，及び読み出しタイミングを制御する。更に，タイミング制御回路２７は，ラッチ信号３６をラッチ回路２４に供給し，ラッチ回路２４がデータをラッチするタイミングを制御する。加えて，タイミング制御回路２７は，制御信号１９ａ，１９ｂをそれぞれゲート線駆動回路１５，１６に供給し，ゲート線駆動回路１５がメインＬＣＤパネル１１のゲート線１１ｂを駆動するタイミング，及びゲート線駆動回路１６がサブＬＣＤパネル１２のゲート線１２ｂを駆動するタイミングを制御する。メインＬＣＤパネル１１に画像が表示されるフレームレートは，タイミング制御回路２７が生成するタイミング制御信号３４，ラッチ信号３６，及び制御信号１９ａ，１９ｂによって制御可能である。
【００４４】
１−３）  切り替えディザ回路２２の構成
図２は，２ビットの減色を行う切り替えディザ回路２２，即ち，ｒが２である切り替えディザ回路２２の構成の例を示している。切り替えディザ回路２２は，マトリックス値決定部２２ａと，ＸＯＲゲート２２ｂと，ディザマトリックス値格納部２２ｃと，加算器２２ｄとを含む。切り替えディザ回路２２には，１画素の階調を示すｋビットの階調データがパラレルで入力される。切り替えディザ回路２２には，更に，その画素のｘ座標と，ｙ座標とが入力される。マトリックス値決定部２２ａは，画素のｘ座標を２で除算して得られる剰余ｐと，該画素のｙ座標を２で除算して得られる剰余ｑとを算出する。剰余ｐ，ｑは，１又は０である。ＸＯＲゲート２２ｂは，マトリックス切り替え信号３２が示す論理値と，剰余ｑとのＸＯＲ（排他的論理輪）を論理値ｑ’として出力する。ディザマトリックス値格納部２２ｃは，２×２のベイヤー型マトリックスＡを保持している。行列Ａの（ｉ，ｊ）要素を，ａｉｊと記述する。ａｉｊは，いずれも，２ビットのデータである。ディザマトリックス値格納部２２ｃは，剰余ｐと論理値ｑ’を受け取ると，行列Ａの（ｐ，ｑ’）要素ａｐｑ’を出力する。加算器２２ｄは，入力画像データ１７にディザマトリックス値格納部２２ｃの出力を加える。加算器２２ｄの出力のうち，上位のｎビットが取り出され，取り出されたｎビットが減色画像データ３５として出力される。
【００４５】
かかる構成を有する切り替えディザ回路２２は，
【数１】
2005114773.tif 000003
なる２つのディザマトリックスＡ１，Ａ２のうち，マトリックス切り替え信号３２によって指定された一方を用いてディザ処理を行うディザ処理回路として機能する。
【００４６】
１−４）  表示装置１０の動作
図１を参照しながら上述されているように，コントローラドライバ１４は，サブＬＣＤパネル１２が使用される通常駆動モードと，メインＬＣＤパネル１１の一部の領域を高画質で表示する高画質モードとで動作可能である。以下では，コントローラドライバ１４が通常駆動モード及び高画質モードに設定されたときのそれぞれにおける，表示装置１０の動作が詳細に説明される。
【００４７】
１．コントローラドライバ１４が通常駆動モードに設定されるとき
図３は，コントローラドライバ１４が通常駆動モードに設定されるときの表示装置１０の動作を示している。ＣＰＵ１３は，制御信号１８によってコントローラドライバ１４にサブＬＣＤパネル１２を使用する旨を通知し，コントローラドライバ１４を通常駆動モードに設定する。更にＣＰＵ１３は，メインＬＣＤパネル１１に表示されるべき画像に対応したメイン画像データ１７ａと，サブＬＣＤパネル１２に表示されるべき画像に対応したサブ画像データ１７ｂとを生成し，メイン画像データ１７ａとサブ画像データ１７ｂとからなる入力画像データ１７をコントローラドライバ１４に供給する。
【００４８】
メモリ制御回路２１は，コントローラドライバ１４が通常駆動モードに設定されたことに応答して，マトリックス切り替え信号３２を論理値”０”に設定する。即ち，メモリ制御回路２１は，切り替えディザ回路２２に，ディザマトリックスＡ１を使用するように指示する。更にメモリ制御回路２１は，メイン画像データ１７ａとサブ画像データ１７ｂとを座標データ３１とともに切り替えディザ回路２２に転送する。
【００４９】
切り替えディザ回路２２は，メイン画像データ１７ａとサブ画像データ１７ｂとのそれぞれに対してディザマトリックスＡ１を使用したディザ処理を行い，減色メイン画像データ３５ａ及び減色サブ画像データ３５ｂを生成する。減色メイン画像データ３５ａは，ディザ処理されたメイン画像データ１７ａであり，減色サブ画像データ３５ｂは，ディザ処理されたサブ画像データ１７ｂである。切り替えディザ回路２２は，減色メイン画像データ３５ａと減色サブ画像データ３５ｂとを，減色画像データ３５として表示用メモリ２３に出力する。
【００５０】
表示用メモリ２３は，減色画像データ３５のうち減色メイン画像データ３５ａをメイン領域２３ａに保存し，減色サブ画像データ３５ｂをサブ領域２３ｂに保存する。言い換えれば，コントローラドライバ１４が通常駆動モードに設定された場合には，メイン領域２３ａはメインＬＣＤパネル１１を駆動するために使用される画像データを保存するために使用され，サブ領域２３ｂは，サブＬＣＤパネル１２を駆動するために使用される画像データを保存するために使用される。
【００５１】
データ線駆動回路２５は，メイン領域２３ａに保存された減色メイン画像データ３５ａに応答してメインＬＣＤパネル１１のデータ線１１ａを駆動し，サブ領域２３ｂに保存された減色サブ画像データ３５ｂに応答してサブＬＣＤパネル１２のデータ線１１ｂを駆動する。既述のように，サブＬＣＤパネル１２のデータ線１１ｂは，メインＬＣＤパネル１１のデータ線１１ａを介して駆動される。データ線１１ａ及びデータ線１１ｂの駆動に同期して，ゲート線駆動回路１５，１６は，メインＬＣＤパネル１１及びサブＬＣＤパネル１２のゲート線１１ｂ，１２ｂを駆動する。これにより，メインＬＣＤパネル１１及びサブＬＣＤパネル１２には，メイン画像データ１７ａとサブ画像データ１７ｂとに対応した画像が，それぞれに表示される。
【００５２】
２．コントローラドライバ１４が高画質モードに設定されるとき
図４は，コントローラドライバ１４が高画質モードに設定されるときの表示装置１０の動作を示す。ＣＰＵ１３は，制御信号１８によってコントローラドライバ１４にメインＬＣＤパネル１１の一部の領域に高画質の画像を表示する旨を通知し，コントローラドライバ１４を高画質モードに設定する。更にＣＰＵ１３は，メインＬＣＤパネル１１の通常画質領域に表示されるべき画像に対応した通常画質画像データ１７ｃと，高画質領域に表示されるべき画像に対応した高画質画像データ１７ｄとを生成し，通常画質画像データ１７ｃと高画質画像データ１７ｄとからなる入力画像データ１７を，コントローラドライバ１４のメモリ制御回路２１に供給する。ＣＰＵ１３は，サブＬＣＤパネル１２に表示される画像に対応する画像データをコントローラドライバ１４に供給しない。メモリ制御回路２１は，通常画質画像データ１７ｃと高画質画像データ１７ｄとをＣＰＵ１３から受け取り，これらの画像データを順次に切り替えディザ回路２２に供給する。
【００５３】
切り替えディザ回路２２は，通常画質画像データ１７ｃと高画質画像データ１７ｄとに対するディザ処理を行う。切り替えディザ回路２２は，ディザマトリックスＡ１を使用して，通常画質画像データ１７ｃのディザ処理を行う。更に切り替えディザ回路２２は，高画質画像データ１７ｄに対してディザマトリックスＡ１を使用してディザ処理を行うことによって第１減色高画質画像データ３５ｄを生成し，ディザマトリックスＡ２を使用してディザ処理を行うことによって第２減色高画質画像データ３５ｅを生成する。切り替えディザ回路２２は，減色通常画質画像データ３５ｃ，第１減色高画質画像データ３５ｄ，及び第２減色高画質画像データ３５ｅを減色画像データ３５として表示用メモリ２３に出力する。
【００５４】
詳細には，切り替えディザ回路２２は，以下のようにして減色通常画質画像データ３５ｃ，第１減色高画質画像データ３５ｄ，及び第２減色高画質画像データ３５ｅを生成する。通常画質画像データ１７ｃを切り替えディザ回路２２に供給する場合，メモリ制御回路２１は，マトリックス切り替え信号３２を論理値”０”に設定して切り替えディザ回路２２に，ディザマトリックスＡ１を使用するように指示する。切り替えディザ回路２２は，通常画質画像データ１７ｃに対してディザマトリックスＡ１を使用したディザ処理を行い，減色通常画質画像データ３５ｃを生成する。生成された減色通常画質画像データ３５ｃは，表示用メモリ２３のメイン領域２３ａに保存される。
【００５５】
一方，高画質画像データ１７ｄを切り替えディザ回路２２に供給する場合，メモリ制御回路２１は，高画質画像データ１７ｄのデータビットが切り替えディザ回路２２に入力される周波数の２倍の周波数でマトリックス切り替え信号３２を切り替える。メモリ制御回路２１は，マトリックス切り替え信号３２を論理値”０”に設定した状態で，高画質画像データ１７ｄの，ある一の画素の階調データを切り替えディザ回路２２に入力する。マトリックス切り替え信号３２が論理値”０”に設定されたことに応答して，切り替えディザ回路２２は，その画素についてディザマトリックスＡ１を使用したディザ処理を行う。ディザマトリックスＡ１を使用したディザ処理の結果は，表示用メモリ２３のメイン領域２３ａに保存される。続いて，メモリ制御回路２１は，マトリックス切り替え信号３２を論理値”１”に設定する。マトリックス切り替え信号３２を論理値”１”に設定されたことに応答して，切り替えディザ回路２２は，その画素について，ディザマトリックスＡ２を使用したディザ処理を行う。ディザマトリックスＡ２を使用したディザ処理の結果は，表示用メモリ２３のサブ領域２３ｂに保存される。他の画素についても同様の処理が行われる。このような過程により，切り替えディザ回路２２は，高画質画像データ１７ｄについてディザマトリックスＡ１を用いてディザ処理を行って第１減色高画質画像データ３５ｄを生成し，高画質画像データ１７ｄについてディザマトリックスＡ２を用いてディザ処理を行って第２減色高画質画像データ３５ｅを生成する。
【００５６】
表示用メモリ２３は，減色画像データ３５のうち減色通常画質画像データ３５ｃと第１減色高画質画像データ３５ｄとをメイン領域２３ａに保存し，第２減色高画質画像データ３５ｅをサブ領域２３ｂに保存する。
【００５７】
データ線駆動回路２５は，減色通常画質画像データ３５ｃと，第１減色高画質画像データ３５ｄと第２減色高画質画像データ３５ｅとを用いてメインＬＣＤパネル１１のデータ線１１ａを駆動する。このとき，ゲート線駆動回路１５によるゲート線１１ｂの駆動が適切なタイミングで行われることにより，メインＬＣＤパネル１１の通常画質領域の画素は，減色通常画質画像データ３５ｃに応答して駆動され，メインＬＣＤパネル１１の高画質領域の画素は，第１減色高画質画像データ３５ｄ及び第２減色高画質画像データ３５ｅに応答して駆動される。
【００５８】
メインＬＣＤパネル１１の通常画質領域の画像は，通常の画質で表示される。ディザマトリックスＡ１を用いたディザ処理により生成された減色通常画質画像データ３５ｃがフレーム毎に表示用メモリ２３から読み出され，読み出された減色通常画質画像データ３５ｃに応答して通常画質領域の画素が駆動される。これにより，メインＬＣＤパネル１１の通常画質領域には，通常画質画像データ１７ｃに対応した画像が，通常の画質で表示される。
【００５９】
一方，メインＬＣＤパネル１１の高画質領域に表示される画像の画質は，ディザ処理とフレームレートコントロール技術との併用によって高画質化される。第１フレームでは，ディザマトリックスＡ１を用いたディザ処理によって生成された第１減色高画質画像データ３５ｄが表示用メモリ２３から読み出され，高画質領域の画素は第１減色高画質画像データ３５ｄに応答して駆動される。第１フレームに続く第２フレームでは，ディザマトリックスＡ２を用いたディザ処理によって生成された第２減色高画質画像データ３５ｅが表示用メモリ２３から読み出され，高画質領域の画素は第２減色高画質画像データ３５ｅに応答して駆動される。以下同様に，奇数フレームでは，第１減色高画質画像データ３５ｄに応答して高画質領域の画素が駆動され，偶数フレームでは，第２減色高画質画像データ３５ｅに応答して高画質領域の画素が駆動される。このように，異なるディザマトリックスを用いて生成された画像データが，交互に使用されることにより，ディザ処理に起因する画像の粒状感が抑制され，高画質領域の画像の画質が向上される。
【００６０】
コントローラドライバ１４は，以下の動作により，メインＬＣＤパネル１１の高画質領域に表示される画像の一部のみを更新することが可能である。画像の更新部分に対応する差分画像データが，更新部分の画素の座標を示す座標データとともに，ＣＰＵ１３からコントローラドライバ１４に供給される。切り替えディザ回路２２により，その差分画像データに対してディザマトリックスＡ１，Ａ２を用いたディザ処理がそれぞれに行われ，ディザ処理された２つの差分画像データが生成される。メイン領域２３ａに記憶されている第１減色高画質画像データ３５ｅのうち，該更新部分に対応する部分が，ディザマトリックスＡ１を用いたディザ処理によって減色された差分画像データに書き換えられ，サブ領域２３ｂに記憶されている第２減色高画質画像データ３５ｅのうち，該更新部分に対応する部分が，ディザマトリックスＡ２を用いたディザ処理によって減色された差分画像データに書き換えられる。これにより，メインＬＣＤパネル１１に高画質領域に表示される画像の一部のみを更新できる。画像の更新部分のみをコントローラドライバ１４に送ることによって画像を更新できることは，消費電力の低減に有効であり，本実施の形態の表示装置１０が携帯端末に適用される場合に特に有用である。
【００６１】
以上に説明されているように，本実施の形態のコントローラドライバ１４は，複数のＬＣＤパネルの駆動のために用意されているメモリ資源を有効に活用することにより，ディザ処理とフレームレートコントロール技術との併用による画質の向上を少ないメモリ容量で実現することができる。上述されているように，表示用メモリ２３のサブ領域２３ｂは，サブＬＣＤパネル１２の駆動に使用される減色サブ画像データ３５ｂの保存と，ディザ処理とフレームレートコントロールとの併用によるメインＬＣＤパネル１１の高画質化に必要な第２減色高画質画像データ３５ｅの保存との両方に使用される。これは，メインＬＣＤパネル１１への高画質の画像の表示と，複数のＬＣＤパネルの駆動とを，少ないメモリ資源で実現することを可能にする。
【００６２】
更に，本実施の形態のコントローラドライバ１４は，ディザ処理とフレームレートコントロールとの併用による画質の向上を，少ない消費電力で実現可能である。コントローラドライバ１４は，一旦，第１減色高画質画像データ３５ｄと第２減色高画質画像データ３５ｅとを，異なるディザマトリックスを用いて生成して表示用メモリ２３に保存してしまえば，その後，ＣＰＵ１３からフレーム毎に画像データを受け取らずにフレームレートコントロールを実現できる。このような動作は，ＣＰＵ１３からコントローラドライバ１４へのデータ転送量を抑制しながら，フレームレートコントロールを実現することを可能にする。データ転送量の抑制は，コントローラドライバ１４の消費電力の低減に有効である。消費電力の低減は，コントローラドライバ１４の消費電力の低減は，表示装置１０が携帯機器に搭載される場合に特に重要である。
【００６３】
本実施の形態において，コントローラドライバ１４が高画質モードに設定されたときにメインＬＣＤパネル１１がリフレッシュされるフレームレートは，コントローラドライバ１４が通常駆動モードに設定されたときのフレームレートよりも高いことが好適である。フレームレートを増大することにより，異なるディザマトリックスを用いて生成される画像の切り替えが頻繁に行われて偽輪郭が目立たなくなる。これにより，表示される画像の画質は向上される。しかし，単純なフレームレートの増大は，消費電力の増大につながり好ましくない。そこで，高画質の画像の表示が要求される場合，即ち，コントローラドライバ１４が高画質モードに設定された場合にフレームレートが増大され，通常駆動モードに設定された場合のフレームレートが相対的に低くされることにより，消費電力の増大を抑制しつつ，より高画質の画像の表示が可能になる。
【００６４】
また，本実施の形態において，減色画像データ３５の生成に使用されるディザマトリックスＡ１，Ａ２は，ディザマトリックスＡ１の（ｉ，ｊ）要素ａ１ｉｊとディザマトリックスＡ２の（ｉ，ｊ）要素ａ２ｉｊとを用いて記述される下記条件： 
ａ１ｉｊ＋ａ２ｉｊ＝ｃｏｎｓｔ．
を，ｒ以下の任意のｉ，ｊについて満足させることが好適である。このように定められたディザマトリックスＡ１とディザマトリックスＡ２とから生成された減色画像データが高画質領域に交互に表示されることにより，誤差の分布が時間的・空間的に均一化され，これにより，より高い画質の画像を表示することができる。
【００６５】
ここまで，高画質モードにおいてメイン表示パネルを高画質領域とする場合を説明したが，サブ表示パネルを高画質領域としてもよい。この場合，コントローラドライバ１４が高画質モードに設定されたことに応答してメイン表示パネルは非活性化され，サブ表示パネルの画面全面が高画質領域として使用可能になる。
【００６６】
また，ここまで１例として表示用メモリのサブ領域をメイン領域より小さい場合を説明してきたが，サブ領域をメイン領域と同等のメモリサイズとしてもよい。この場合，高画質モードにおいて，メイン表示パネルの画面全面を高画質領域として使用することが可能となる。また同様に，サブ表示パネルの画面全面を高画質領域として使用することも可能である。
【００６７】
（実施の第２形態）
２−１）  全体構成及び誤差拡散回路２８の構成
図５は，本発明の実施の第２形態における表示装置２０を示すブロック図である。実施の第２形態の表示装置２０は，入力画像データ１７のｐビットの減色を，ディザ処理ではなく誤差拡散処理によって行う。誤差拡散処理を行うために，実施の第２形態では，切り替えディザ回路２２の代わりに誤差拡散回路２８が使用される。メモリ制御回路２１は，マトリックス切り替え信号３２の代わりに，誤差拡散回路２８が使用すべき初期値を指定する初期値切り替え信号３７を誤差拡散回路２８に供給し，更に，画素のｘ座標とｙ座標とを示す座標データ３１を誤差拡散回路２８に供給する。
【００６８】
図６は，２ビットの減色を行う誤差拡散回路２８，即ち，ｐが２である誤差拡散回路２８の構成の例を示している。誤差拡散回路２８は，初期値設定回路４１，第１誤差拡散部４２ａと，第２誤差拡散部４２ｂと，セレクタ４３とを備えている。初期値設定回路４１は，座標データ３１に示された画素のｙ座標に応答して，第１初期値ｘ１ＩＮＩと第２初期値ｘ２ＩＮＩとを生成する。第１初期値ｘ１ＩＮＩと第２初期値ｘ２ＩＮＩとは，互いに異なり，且つ，いずれも画素のｙ座標に依存する。例えば，ｙを４で割った余りが０である場合，第１初期値ｘ１ＩＮＩと第２初期値ｘ２ＩＮＩとは，それぞれ０，３であり，余りが１である場合にはそれぞれ２，１であり，余りが２である場合にはそれぞれ１，２であり，そして余りが３である場合にはそれぞれ３，０である。
【００６９】
第１誤差拡散部４２ａは，初期値設定回路４１から供給される第１初期値ｘ１ＩＮＩを用いて入力画像データ１７に対して誤差拡散演算を行い，第１減色画像データ４４ａを生成する。誤差拡散演算を行うために，第１誤差拡散部４２ａは，加算器４６と遅延回路４７と誤差セレクタ４８と加算器４９とを備えている。加算器４６は，入力画像データ１７の下位２ビットと，誤差セレクタ４８が出力する２ビットの誤差ｘとの加算演算を行い，和データｘＳＵＭとキャリーｃとを生成する。和データｘＳＵＭは，入力画像データ１７の下位２ビットと誤差ｘとの和を示す２ビットのデータであり，キャリーｃは，加算器４６による加算演算における桁上げの発生の有無を示す。遅延回路４７は，和データｘＳＵＭを１画素分だけ遅延して出力する。誤差セレクタ４８は，画素のｘ座標が１である場合（即ち，画素が行の左端にある場合），第１初期値ｘ１ＩＮＩを誤差ｘとして加算器４６に出力し，そうでない場合，遅延回路４７の出力を誤差ｘとして加算器４６に出力する。加算器４９は，入力画像データ１７の上位ｎビットと，加算器４６からのキャリーｃとを加算する。加算器４９の出力が，第１初期値ｘ１ＩＮＩを用いた誤差拡散演算により得られる第１減色画像データ４４ａになる。
【００７０】
第２誤差拡散部４２ｂは，初期値設定回路４１から供給される第２初期値ｘ２ＩＮＩを用いて入力画像データ１７に対して誤差拡散演算を行い，第２減色画像データ４４ｂを生成する。第２誤差拡散部４２ｂは，第２初期値ｘ２ＩＮＩが誤差セレクタ４８に入力される以外，第１誤差拡散部４２ａと同一の構成及び機能を有している。
【００７１】
セレクタ４３は，初期値切り替え信号３７に応答して，第１減色画像データ４４ａと第２減色画像データ４４ｂとのうちの一方を減色画像データ３５として出力する。初期値切り替え信号３７が論理”０”に設定されると，第１減色画像データ４４ａが減色画像データ３５として出力され，初期値切り替え信号３７が論理”１”に設定されると，第２減色画像データ４４ｂが減色画像データ３５として出力される。
【００７２】
このような構成を有する誤差拡散回路２８は，等価的に，初期値切り替え信号３７が論理”０”に設定されたとき，第１初期値ｘ１ＩＮＩを用いて入力画像データ１７に対して誤差拡散演算を行い，初期値切り替え信号３７が論理”１”に設定されたとき，第２初期値ｘ２ＩＮＩを用いて入力画像データ１７に対して誤差拡散演算を行うことになる。
【００７３】
２−２）  表示装置２０の動作
図５を参照して，実施の第２形態における表示装置２０の動作は，ディザマトリックスＡ１を用いたディザ処理の代わりに第１初期値ｘ１ＩＮＩを用いた誤差拡散処理が行われ，ディザマトリックスＡ２の代わりに第２初期値ｘ２ＩＮＩを用いた誤差拡散処理が行われること以外，実施の第１形態における表示装置１０の動作と同一である。
【００７４】
コントローラドライバ１４が通常駆動モードに設定されると，メモリ制御回路２１は，初期値切り替え信号３７を論理”０”に設定する。初期値切り替え信号３７を論理”０”に設定されたことに応答して，誤差拡散回路２８は，第１減色画像データ４４ａを減色画像データ３５として出力するように設定される。これは，誤差拡散回路２８が，第１初期値ｘ１ＩＮＩを用いた誤差拡散処理を行うように設定されていることと等価である。ＣＰＵ１３からメイン画像データ１７ａとサブ画像データ１７ｂとがメモリ制御回路２１を介して誤差拡散回路２８に入力されると，誤差拡散回路２８は，メイン画像データ１７ａとサブ画像データ１７ｂとに対して第１初期値ｘ１ＩＮＩを用いた誤差拡散処理をそれぞれに行い，減色メイン画像データ３５ａと減色サブ画像データ３５ｂとを生成する。減色メイン画像データ３５ａはメイン領域２３ａに保存され，減色サブ画像データ３５ｂはサブ領域２３ｂに保存される。データ線駆動回路２５は，メイン領域２３ａに保存された減色メイン画像データ３５ａに応答してメインＬＣＤパネル１１のデータ線１１ａを駆動し，サブ領域２３ｂに保存された減色サブ画像データ３５ｂに応答してサブＬＣＤパネル１２のデータ線１１ｂを駆動する。メインＬＣＤパネル１１及びサブＬＣＤパネル１２には，メイン画像データ１７ａとサブ画像データ１７ｂとに対応した画像が，それぞれに表示される。
【００７５】
一方，コントローラドライバ１４が高画質モードに設定されると，ＣＰＵ１３は，メインＬＣＤパネル１１の通常画質領域に表示されるべき画像に対応した通常画質画像データ１７ｃと，高画質領域に表示されるべき画像に対応した高画質画像データ１７ｄとを生成する。通常画質画像データ１７ｃと高画質画像データ１７ｄとは，メモリ制御回路２１を介して誤差拡散回路２８に供給される。
【００７６】
通常画質画像データ１７ｃが拡散誤差回路２８に供給される場合，メモリ制御回路２１は，初期値切り替え信号３７を論理値”０”に設定する。これにより，誤差拡散回路２８は，第１初期値ｘ１ＩＮＩを用いた誤差拡散処理を行うように設定される。誤差拡散回路２８は，通常画質画像データ１７ｃに対して第１初期値ｘ１ＩＮＩを用いた誤差拡散処理を行い，減色通常画質画像データ３５ｃを生成する。生成された減色通常画質画像データ３５ｃは，表示用メモリ２３のメイン領域２３ａに保存される。
【００７７】
一方，高画質画像データ１７ｄが拡散誤差回路２８に供給される場合，メモリ制御回路２１は，高画質画像データ１７ｄのデータビットが拡散誤差回路２８に入力される周波数の２倍の周波数で初期値切り替え信号３７を切り替える。メモリ制御回路２１は，マトリックス切り替え信号３２を論理値”０”に設定した状態で，高画質画像データ１７ｄの，ある一の画素の階調データを拡散誤差回路２８に入力する。初期値切り替え信号３７が論理値”０”に設定されたことに応答して，拡散誤差回路２８は，その画素について第１初期値ｘ１ＩＮＩを用いた誤差拡散処理を行う。第１初期値ｘ１ＩＮＩを用いた誤差拡散処理の結果は，表示用メモリ２３のメイン領域２３ａに保存される。続いて，メモリ制御回路２１は初期値切り替え信号３７を論理値”１”に設定する。初期値切り替え信号３７を論理値”１”に設定されたことに応答して，拡散誤差回路２８は，その画素について，第２初期値ｘ２ＩＮＩを用いた誤差拡散処理を行う。第２初期値ｘ２ＩＮＩを用いた誤差拡散処理の結果は，表示用メモリ２３のサブ領域２３ｂに保存される。他の画素についても同様の処理が行われる。このような過程により，拡散誤差回路２８は，第１初期値ｘ１ＩＮＩを用いた誤差拡散処理によって第１減色高画質画像データ３５ｄを生成し，第２初期値ｘ２ＩＮＩを用いた誤差拡散処理によって第２減色高画質画像データ３５ｅを生成する。
【００７８】
減色通常画質画像データ３５ｃと第１減色高画質画像データ３５ｄとはメイン領域２３ａに保存され，第２減色高画質画像データ３５ｅはサブ領域２３ｂに保存される。データ線駆動回路２５は，減色通常画質画像データ３５ｃと，第１減色高画質画像データ３５ｄと第２減色高画質画像データ３５ｅとを用いてメインＬＣＤパネル１１のデータ線１１ａを駆動する。メインＬＣＤパネル１１の通常画質領域の画素は，減色通常画質画像データ３５ｃに応答して駆動され，メインＬＣＤパネル１１の高画質領域の画素は，第１減色高画質画像データ３５ｄ及び第２減色高画質画像データ３５ｅに応答して駆動される。
【００７９】
実施の第１形態と同様に，メインＬＣＤパネル１１の通常画質領域の画像は，通常の画質で表示され，高画質領域に表示される画像の画質は，誤差拡散処理とフレームレートコントロール技術との併用によって高画質化される。減色通常画質画像データ３５ｃは各フレーム毎に表示用メモリ２３から読み出され，読み出された減色通常画質画像データ３５ｃに応答して通常画質領域の画素が駆動される。これにより，メインＬＣＤパネル１１の通常画質領域には，通常画質画像データ１７ｃに対応した画像が，通常の画質で表示される。一方，第１減色高画質画像データ３５ｄと第２減色高画質画像データ３５は，交互に読み出される。奇数フレームでは，第１減色高画質画像データ３５ｄが表示用メモリ２３から読み出され，高画質領域の画素は第１減色高画質画像データ３５ｄに応答して駆動される。第１フレームに続く第２フレームでは，第２減色高画質画像データ３５ｅが表示用メモリ２３から読み出され，高画質領域の画素は第２減色高画質画像データ３５ｅに応答して駆動される。このように，異なる初期値を用いて生成された画像データが，交互に使用されることにより，誤差拡散処理に起因する画像のモアレの発生が抑制され，高画質領域の画像の画質が向上される。
【００８０】
以上に説明されているように，本実施の形態のコントローラドライバ１４は，複数のＬＣＤパネルの駆動のために用意されているメモリ資源を有効に活用することにより，誤差拡散処理とフレームレートコントロール技術との併用による画質の向上を少ないメモリ容量で実現することができる。更に，コントローラドライバ１４は，誤差拡散処理とフレームレートコントロールとの併用による画質の向上を，少ない消費電力で実現可能である。
【００８１】
本実施の形態において，第１減色高画質画像データ３５ｄの生成に使用される第１初期値ｘ１ＩＮＩと，第２減色高画質画像データ３５ｅの生成に使用される第２初期値ｘ２ＩＮＩとは，任意の画素の行について（即ち，任意の画素のｙ座標について），
ｘ１ＩＮＩ＋ｘ２ＩＮＩ＝ｃｏｎｓｔ．
なる関係を成立させることが好適である。かかる関係を有する第１初期値ｘ１ＩＮＩと第２初期値ｘ２ＩＮＩとを使用することにより，誤差の分布が時間的・空間的に均一化され，これにより，より高い画質の画像を表示することができる。
【００８２】
（実施の第３形態）
３−１）  全体構成：
図７は，本発明の実施の第３形態の表示装置３０を示すブロック図である。実施の第３形態では，コントローラドライバに送られる画像データの一部がビットマップ形式で，他の一部がベクター形式で転送される。このような画像データの転送方法は，必要な画質を確保しつつ，コントローラドライバに送られる画像データの量を抑制するために有効である。携帯機器の液晶ディスプレイに表示される画像には，ビットマップ形式の使用に適した画像と，ビットマップ形式の使用に適さないデータとがある。例えば，写真の画像は，細かいグラデーションその他の豊かな画像表現を実現するために，多くの階調数を必要とする。かかる写真の画像には，多くの階調を用いて豊かな画像表現を実現することが可能なビットマップ形式が適用されることが好適である。一方，ゲームの画面及び地図の画面のように，コントラストがはっきりしていれば充分である画像には，ビットマップ形式の適用は画像データのデータサイズを無駄に大きくするため好適でない。更に，動画の表示をビットマップ形式の画像データで実現することは，大量のデータ転送が必要となり好適でない。このため，ゲームの画面、地図の画面及び動画のように、データ転送量の抑制が重視される画像の転送にはベクター形式が使用される。
【００８３】
実施の第３形態の表示装置３０は，ＬＣＤパネル５１と，ＣＰＵ５２と，コントローラドライバ５３と，ゲート線駆動回路５４とを備えている。ＬＣＤパネル５１は，ｙ軸方向（垂直方向）に延設されるＨ本のデータ線（ソース線）５１ａと，ｘ軸方向（水平方向）に延設されるＶ本のゲート線５１ｂとを備えている。データ線５１ａとゲート線５１ｂとが交差する位置のそれぞれには，画素が設けられている。即ち，ＬＣＤパネル５１は，横にＨ行，縦にＶ列に並べられた画素を備えている。
【００８４】
ＣＰＵ５２は，ＬＣＤパネル５１に表示されるべき画像に対応する画像データを生成してコントローラドライバ５３に供給する。ＣＰＵ５２からコントローラドライバ５３に送られる画像データは，ＬＣＤパネル５１に表示されるべき画像に応じて，ベクター形式とビットマップ形式とのいずれかで生成される。生成された画像が，ベクター形式に適したデータである場合，ＣＰＵ５２は，該画像を表すベクターデータ５５を生成して出力する。ベクターデータ５５は，画像に含まれる図形要素を記述するベクターグラフィックコマンド（以下，単に「コマンド」という。）で構成されている。ベクターデータ５５は，２ｎ階調を表現可能なデータである。一フレームの画像は，一又は複数のコマンドによって表現される。典型的には，ベクターデータ５５は，SVGTM(Scalable Vector Graphic)及びMacromediaFlashTMで記述され得る。ある画像を表現するために必要なベクターデータ５５のデータ量は，それに等価なビットマップデータのデータ量よりも小さい。したがって，ベクターデータ５５を用いてＣＰＵ５２からコントローラドライバ５３に画像データを転送することにより，コントローラドライバ５３へのデータの転送量を抑制することができる。一方，ＣＰＵ５２によって生成された画像が，ビットマップ形式で表現されるのに適している場合，例えば，該画像が写真のように階調数が多い画像である場合，ＣＰＵ５２は，該画像に対応したビットマップデータ５６を生成して出力する。ビットマップデータ５６は，各画素の階調をｋビットで表現する，２ｋ階調を表現可能な画像データであるのに対し，ベクターデータ５５は，ビットマップデータ５６よりも少ない２ｎ階調を表現可能な画像データである。更にＣＰＵ５２は，制御信号５７をコントローラドライバ５３に出力してコントローラドライバ５３を制御する。
【００８５】
コントローラドライバ５３は，ＣＰＵ５２から送られるベクターデータ５５，ビットマップデータ５６，及び制御信号５７に応答してＬＣＤパネル５１のデータ線５１ａを駆動する。コントローラドライバ５３は，ベクターデータ５５とビットマップデータ５６との両方に対応可能な構成を有している。ベクターデータ５５がコントローラドライバ５３に送られる場合，コントローラドライバ５３は，ベクターデータモードに設定され，ビットマップデータ６６がコントローラドライバ５３に送られる場合，コントローラドライバ５３は，ビットマップデータモードに設定される。コントローラドライバ５３は，ベクターデータモードに設定されると，ＣＰＵ５２から受信したベクターデータ５５を変換してビットマップデータを生成し，生成したビットマップデータに応答してＬＣＤパネル５１を駆動する。一方，ビットマップデータモードに設定されると，コントローラドライバ５３は，ＣＰＵ５２から受信したビットマップデータ５６に応答してＬＣＤパネル５１を駆動する。更に，コントローラドライバ５３は，ゲート線駆動回路５４の動作タイミングを制御する制御するタイミング制御信号５８を出力する。後述されるように，コントローラドライバ５３は，ビットマップデータ５６が供給されたときには，ディザ処理とフレームレートコントロールとを併用することによってＬＣＤパネル５１に高画質の画像を表示するように構成されている。
【００８６】
ゲート線駆動回路５４は，コントローラドライバ５３から送られるタイミング制御信号５８に応答して，ＬＣＤパネル５１のゲート線５１ｂを走査して駆動する。
【００８７】
３−２）  コントローラドライバ５３の構成
コントローラドライバ５３は，画像処理回路６１と，メモリ制御回路６２と，２出力ディザ回路６３と，セレクタ６４と，第１表示用メモリ６５と，第２表示用メモリ６６と，ラッチ回路６７と，データ線駆動回路６８と，階調電位発生回路６９と，タイミング制御回路７０とを備えている。
【００８８】
画像処理回路６１は，ベクターデータ５５をビットマップデータに変換して第１表示用メモリ６５上に展開する処理を行う。画像処理回路６１は，ビットマップデータを展開する処理において，第１表示用メモリ６４を作業領域として用いる。詳細には，画像処理回路６１は，ベクターデータ５５に記述されているコマンドを順次に翻訳し，該コマンドが示す図形要素に対応した中間処理データ７１を順次に第１表示用メモリ６５に書き込む。中間処理データ７１は，ビットマップ形式を有している。新たに入力された中間処理データ７１に記述された図形要素が，第１表示用メモリ６５に既に記憶されている図形要素と位置的に重なる場合，画像処理回路１１は，重なる部分に対応するデータを書き換える。１フレームの画像を表現するコマンド全ての翻訳が完了すると，第１表示用メモリ６５上には，その１フレームの画像を表すビットマップデータが生成される。
【００８９】
メモリ制御回路６２は，ビットマップデータ５６を受け取って２出力ディザ回路６３に転送し，更に，ビットマップデータ５６の各画素のｘ座標及びｙ座標を示す座標データ７２を２出力ディザ回路６３に供給する。加えて，メモリ制御回路６２は，ＣＰＵ１３からの制御信号５７とタイミング制御回路２７からのタイミング制御信号７３とに応答して，第１表示用メモリ制御信号７４と第２表示用メモリ制御信号７５とを生成し，第１表示用メモリ６５と第２表示用メモリ６６とを制御する。第１表示用メモリ制御信号７４と第２表示用メモリ制御信号７５とは，それぞれ，アクセスされるアドレスを示すアドレス信号，ローアドレスストローブ信号（ＲＡＳ信号），カラムアドレスストローブ信号（ＣＡＳ信号）を含んでいる。第１表示用メモリ６５及び第２表示用メモリ６６のアクセスアドレス，及び動作タイミングは，これらの信号によって制御される。
【００９０】
２出力ディザ回路６３は，座標データ７２を用いて，ビットマップデータ５６に対してｐビットの減色を行うディザ処理を行い，第１減色画像データ７６及び第２減色画像データ７７を生成する。ここでｐは，ｋより小さい正の整数である。第１減色画像データ７６，第２減色画像データ７７は，いずれも，一の画素の階調をｎ（＝ｋ−ｐ）ビットで表現するデータ，即ち，２ｎ階調データである。２出力ディザ回路６３は，ディザマトリックスＡ１を用いたディザ処理によって第１減色画像データ７６を生成し，ディザマトリックスＡ２を用いたディザ処理によって第２減色画像データ７７を生成する。ディザマトリックスＡ１，Ａ２は，互いに異なる（ｐ，ｐ）ベイヤー型マトリックスである。
【００９１】
セレクタ６４は，画像処理回路６１から送られる中間処理データ７１と２出力ディザ回路６３から送られる第１減色画像データ７６とのうちの一方を選択し，選択されたデータを第１表示用メモリ６５に供給する。コントローラドライバ５３がベクターデータモードに設定されると，セレクタ６４は，中間処理データ７１を選択して第１表示用メモリ６５に供給し，ビットマップデータモードに設定されると，第１減色ビットデータ７６を選択して第１表示用メモリ６５に供給する。
【００９２】
第１表示用メモリ６５は，セレクタ６４から出力されたデータ，即ち，中間処理データ７１又は第１減色画像データ７６を記憶する。第１表示用メモリ６５は，Ｈ×Ｖ×ｎビットの容量を有している。即ち，第１表示用メモリ６５は，ＬＣＤパネル５１に表示される１フレームの画像の２ｎ階調表示に必要なデータを保存する容量を有している。第１表示用メモリ６５は，メモリ制御回路６２から送られる第１メモリ制御信号７４に応答して，それが記憶しているデータを第２表示用メモリ６６に転送する。第１表示用メモリ６５は，一行の画素の階調を示すＨ×ｎビットの階調データをパラレルに出力可能である。
【００９３】
第２表示用メモリ６６は，メモリ制御回路６２から送られる第２メモリ制御信号７５に応答して，第１表示用メモリ６５から転送された画像データを保存し，又は，２出力ディザ回路６３から送られる第２減色画像データ７７を保存する。第２表示用メモリ６６は，第１表示用メモリ６５と同様に，Ｈ×Ｖ×ｎ（ｂｉｔ）の容量を有している。第２表示用メモリ６６は，メモリ制御回路６２から送られる第２メモリ制御信号７５に応答して，記憶しているデータをラッチ回路６７に転送する。第２表示用メモリ６６は，一行の画素の階調を示すＨ×ｎビットの階調データをパラレルに出力可能である。加えて，第２表示用メモリ６６は，後述されるように，第１表示用メモリ６５に記憶されているデータを，第２表示用メモリ６６に保存されているデータを破壊せずにラッチ回路６７に転送することができるような構成を有している。このような構成は，第１表示用メモリ６５とラッチ回路６７とを接続する専用配線を不要化し，コントローラドライバ５３のチップ面積の縮小に有効である。
【００９４】
ラッチ回路６７，データ線駆動回路６８，及び階調電位発生回路６９は，第１表示用メモリ６５と第２表示用メモリ６６とに保存されている画像データに応答してＬＣＤパネル５１を駆動する駆動部として機能する。ラッチ回路６７，データ線駆動回路６８，及び階調電位発生回路６９の動作は，実施の第１形態のコントローラドライバ１４のラッチ回路２４，データ線駆動回路２５，及び階調電位発生回路２６と同様である。ラッチ回路６７は，タイミング制御回路７０から送られるラッチ信号７８に応答して，一行の画素に対応するＨ×ｎビットの階調データを第２表示用メモリ６６からラッチしてデータ線駆動回路６８に供給する。ここで，第２表示用メモリ６６から送られる階調データは，第２表示用メモリ６６を介して第１表示用メモリ６５から送られる階調データであり得ることに留意されたい。階調電位発生回路６９は，データ線駆動回路６８に，ＬＣＤパネル５１が表現可能な２ｎ階調にそれぞれに対応した２ｎ個の電位を供給する。データ線駆動回路６８は，その２ｎ個の電位のうちから各画素の階調データに対応した電位を選択し，選択した電位をＬＣＤパネル５１のデータ線５１ａに出力する。
【００９５】
タイミング制御回路７０は，コントローラドライバ５３のメモリ制御回路６２，第１表示用メモリ６５，第２表示用メモリ６６，及びラッチ回路６７，並びにゲート線駆動回路５４の動作タイミングを制御する。タイミング制御回路７０は，タイミング制御信号７３をメモリ制御回路６２に出力し，これにより，第１表示用メモリ６５，第２表示用メモリ６６のデータの書込みタイミング，及び読み出しタイミングを制御する。更に，タイミング制御回路７０は，ラッチ信号７８をラッチ回路６７に供給し，ラッチ回路６７がデータをラッチするタイミングを制御する。加えて，タイミング制御回路７０は，タイミング制御信号５８をゲート線駆動回路５４に出力し，ゲート線駆動回路５４がＬＣＤパネル５１のゲート線５１ｂを駆動するタイミングを制御する。ＬＣＤパネル５１に画像が表示されるフレームレートは，タイミング制御回路７０が生成するタイミング制御信号７３，ラッチ信号７８，及びタイミング制御信号５８によって調節可能である。
【００９６】
３−３）  ２出力ディザ回路６３の構成
図８は，２ビットの減色を行う２出力ディザ回路６３の構成の例を示すブロック図である。２出力ディザ回路６３は，マトリックス値決定部６３ａと，第１マトリックス値格納部６３ｂと，第２マトリックス値格納部６３ｃと，加算器６３ｄ，６３ｅとを備えている。２出力ディザ回路６３には，１画素の階調を示すｋビットの階調データがパラレルで入力され，更に，その画素のｘ座標とｙ座標とを示す座標データ７２が入力される。マトリックス値決定部６３ａは，画素のｘ座標を２で除算して得られる剰余ｐと，該画素のｙ座標を２で除算して得られる剰余ｑとを算出する。剰余ｐ，ｑは，１又は０である。第１ディザマトリックス値格納部６３ｂ，第２ディザマトリックス格納部６３ｃは，それぞれ，ディザマトリックスＡ１，Ａ２を保持している。以下では，ディザマトリックスＡ１の（ｉ，ｊ）要素をａ１ｉｊと記述し，ディザマトリックスＡ２の（ｉ，ｊ）要素をａ２ｉｊと記述する。ａ１ｉｊ，ａ２ｉｊは，いずれも，２ビットのデータである。第１ディザマトリックス値格納部６３ｂは，剰余ｐ，ｑを受け取ると，ディザマトリックスＡ１の（ｐ，ｑ）要素ａ１ｐｑを出力する。同様に，第２ディザマトリックス値格納部６３ｃは，剰余ｐ，ｑを受け取ると，ディザマトリックスＡ２の（ｐ，ｑ）要素ａ２ｐｑを出力する。加算器６３ｄは，ビットマップデータ５６に第１ディザマトリックス値格納部６３ｂの出力ａ１ｐｑを加える。加算器６３ｄの出力のうち，上位のｎビットが取り出され，取り出されたｎビットが第１減色画像データ７６として第１表示用メモリ６５に格納される。同様に，加算器６３ｅは，ビットマップデータ５６に第２ディザマトリックス値格納部６３ｃの出力ａ２ｐｑを加える。加算器６３ｅの出力のうち，上位のｎビットが取り出され，取り出されたｎビットが第２減色画像データ７７として第２表示用メモリ６６に格納される。
【００９７】
かかる構成を有する２出力ディザ回路６３は，ビットマップデータ５６に対してディザマトリックスＡ１を用いてディザ処理を行うことにより第１減色画像データ７６を生成し，ディザマトリックスＡ１と異なるディザマトリックスＡ２を用いてディザ処理を行うことにより第２減色画像データ７７を生成する機能を有している。
【００９８】
３−４）  第１表示用メモリ６５と第２表示用メモリ６６の構成
図９は，第１表示用メモリ６５と第２表示用メモリ６６の詳細を示す。
第１表示用メモリ６５は，Ｖ本のワード線８１と，Ｈ×ｎ本のビット線８２と，Ｈ×ｎ本の相補ビット線８３と，Ｈ×Ｖ×ｎ個のメモリセル８４と，ワード線デコーダ８５と，ビット線デコーダ８６とを備えている。ワード線８１は，ｘ軸方向に延設され，ビット線８２は，ｙ軸方向に延設される。相補ビット線８３は，ビット線３２のそれぞれに対応して設けられ，対応するビット線８２と相補の電位を有している。一のビット線８２とそれに対応する相補ビット線８３とは，一のビット線対を構成する。メモリセル８４は，ワード線８１とビット線８２とが交差する位置のそれぞれに設けられる。メモリセル８４のそれぞれは，一のワード線８１，一のビット線８２及び一の相補ビット線８３に接続される。ワード線デコーダ８５は，第１表示用メモリ制御信号７４に応答してワード線８１のうちの一を選択ワード線として選択する。ビット線デコーダ８６は，セレクタ６４から送られるデータ（即ち，中間処理データ７１又は第１減色画像データ７６）を受け取り，そのデータが書き込まれるべきメモリセル８４が接続されているビット線８２，相補ビット線８３を，そのデータに対応する電位にプルアップ又はプルダウンする。
【００９９】
第１表示用メモリ６５から第２表示用メモリ６６へのデータ転送は、ビット線８２及び相補ビット線８３が直接に第２表示用メモリ６６に接続されることによって行われる。ただし、後述の第２表示用メモリ６６と同様に、ビット線８２、相補ビット線８３にセンスアンプが接続され、そのセンスアンプを介して第１表示用メモリ６５から第２表示用メモリ６６へのデータ転送が行われることが可能である。
【０１００】
第２表示用メモリ６６は，センスアンプを備えている点以外，第１表示用メモリ６５と同様の構成を有している。第２表示用メモリ６６は，Ｖ本のワード線９１と，Ｈ×ｎ本のビット線９２と，Ｈ×ｎ本の相補ビット線９３と，Ｈ×Ｖ×ｎ個のメモリセル９４と，ワード線デコーダ９５と，ビット線デコーダ９６と，Ｈ×ｎ個のセンスアンプ９７とを備えている。相補ビット線９３は，ビット線９２のそれぞれに対応して設けられ，対応するビット線９２と相補の電位を有している。一のビット線９２とそれに対応する相補ビット線９３とは，一のビット線対を構成する。メモリセル９４は，ワード線９１とビット線９２とが交差する位置のそれぞれに設けられる。メモリセル９４のそれぞれは，一のワード線９１，一のビット線９２及び一の相補ビット線９３に接続される。ワード線デコーダ９５は，第２表示用メモリ制御信号７５に応答してワード線９１のうちの一を選択ワード線として選択する。ビット線デコーダ９６は，第１表示用メモリ６５のビット線８２及び相補ビット線８３に接続されている。ビット線デコーダ９６は，第２表示用メモリ制御信号７５に応答して，第１表示用メモリ６５のビット線８２及び相補ビット線８３を，それぞれ，第２表示用メモリ６６のビット線９２及び相補ビット線９３に電気的に接続する。更に，ビット線デコーダ９６は，第２表示用メモリ制御信号７５に応答して，第２減色画像データ７７を受け取り，そのデータが書き込まれるべきメモリセル９４が接続されているビット線９２及び相補ビット線９３を，そのデータに対応する電位にプルアップ又はプルダウンする。センスアンプ９７は，ビット線９２と相補ビット線９３との電位を比較してビット線９２に現れているデータを判別し，判別したデータをその出力から出力する。一対のビット線９２と相補ビット線９３に対して一つのセンスアンプ９７が設けられている。
【０１０１】
第１表示用メモリ６５のビット線８２と第２表示用メモリ６６のビット線９２との本数が同一であることは，第１表示用メモリ６５から第２表示用メモリ６６へのデータの転送を容易にする点で有効である。このような構成は，第１表示用メモリ６５のビット線８２と第２表示用メモリ６６のビット線９２とを一対一に接続し，相補ビット線８３と相補ビット線９３とを一対一に接続することを可能にする。これは，データを転送する回路の簡素化に有効である。更に，第１表示用メモリ６５と第２表示用メモリ６６とが，同一の本数のワード線及びビット線を含むことは，メモリ制御回路６２から第１表示用メモリ６５及び第２表示用メモリ６６に与えられるアドレスを共通にすることを可能にする。これは，アドレスの生成を容易にする。
【０１０２】
図９の第１表示用メモリ６５と第２表示用メモリ６６の構成は，第２表示用メモリ６６に記憶されている画像データを破壊することなく第１表示用メモリ６５からラッチ回路６７に１行の画素の階調データを転送することを可能にする。第２表示用メモリ６６のワード線９１の全てを非活性化した状態で，第１表示用メモリ６５の選択ワード線を活性化し，更に，ビット線デコーダ９６によって第１表示用メモリ６５のビット線８２と第２表示用メモリ６６のビット線９２とを電気的に接続し，第２表示用メモリ６６のセンスアンプ９７を活性化することにより，第１表示用メモリ６５からラッチ回路６７に１行の画素の階調データを転送することができる。ワード線９１の全てを非活性化することにより，第２表示用メモリ６６に記憶されている画像データは破壊されない。
【０１０３】
３−５）  表示装置３０の動作
上述のように，本実施の形態では，コントローラドライバ５３はベクターデータモードとビットマップデータモードとで動作可能である。以下では，コントローラドライバ５３がベクターデータモード及びビットマップデータモードに設定されるときのそれぞれにおける表示装置３０の動作が詳細に説明される。
【０１０４】
１．コントローラドライバ５３がベクターデータモードに設定されるとき
図１０は，コントローラドライバ５３がベクターデータモードに設定されるときの表示装置３０の動作を示す。ＣＰＵ５２は，制御信号５７によってコントローラドライバ５３にベクターデータ５５を供給する旨を通知し，コントローラドライバ５３をベクターデータモードに設定する。更にＣＰＵ５３は，ＬＣＤパネル５１に表示されるべき画像に対応したベクターデータ５５を生成してコントローラドライバ５３に供給する。
【０１０５】
ベクターデータ５５がコントローラドライバ５３に与えられると，コントローラドライバ５３は，画像処理回路６１を用いてベクターデータ５５をビットマップデータに変換し，変換されたビットマップデータに応答して，ＬＣＤパネル５１を駆動される。詳細には，以下の過程によりＬＣＤパネル５１が駆動される。
【０１０６】
まず，ベクターデータ５５がビットマップデータに変換され，該ビットマップデータが第１表示用メモリ６５上に展開される。ビットマップデータへの変換は以下のようにして行われる。ＣＰＵ５２からベクターデータ５５がコントローラドライバ５３に供給されると，コントローラドライバ５３の画像処理回路６１は，ベクターデータ５５に含まれるコマンドを順次に解釈して表示画像に含まれる図形要素を認識し，その図形要素に対応する中間処理データ７１を順次に生成する。画像処理回路６１は，生成した中間処理データ７１をセレクタ６４を介して第１表示用メモリ６５に書き込む。新たに入力された中間処理データ７１に記述された図形要素が，第１表示用メモリ６５に既に記憶されている図形要素と位置的に重なる場合，画像処理回路６１は，重なる部分に対応するデータを書き換える。１フレームの画像を表現するコマンド全ての翻訳が完了すると，第１表示用メモリ６５上には，その１フレームの画像を表すビットマップデータが生成される。第１表示用メモリ６５上に生成されたビットマップデータは，２ｎ階調の画像を表現するデータである。
【０１０７】
続いて，第１表示用メモリ６５上に生成されたビットマップデータが第２表示用メモリ６６に転送される。第２表示用メモリ６６に転送されたビットマップデータに基づいてＬＣＤパネル５１は駆動される。転送が完了した後は，第２表示用メモリ６６に転送されたビットマップデータに基づくＬＣＤパネル５１の駆動と，次のフレームのベクターデータ５５に含まれるコマンドの処理とが並行して行われる。これにより，ベクターデータ５５のレイテンシーが有効に向上される。
【０１０８】
第１表示用メモリ６５に記憶されているビットマップデータは，ＬＣＤパネル５１の駆動には直接には使用されない。これは，第１表示用メモリ６５上に展開されているビットマップデータが不完全である間に，そのビットマップデータがＬＣＤパネル５１への画像の表示に使用されることを防ぐためである。一フレームの画像を表現する一群のコマンドの処理が完了して初めて，第１表示用メモリ６５上には「完全な」ビットマップデータが展開される。しかし，第１表示用メモリ６５上への「完全な」ビットマップデータの展開が完了するタイミングと，ＬＣＤ５１の画像の更新やリフレッシュが開始されるタイミングは同期しない。従って，作業領域として使用される第１表示用メモリ６５に記憶されているビットマップデータがＬＣＤパネル５１の駆動に直接に使用されると，不所望な画像がＬＣＤパネル５１に表示されることになる。このため，「完全な」ビットマップデータが生成された後，その「完全な」ビットマップデータが，第１表示用メモリ６５から第２表示用メモリ６６に転送される。更に，第２表示用メモリ６６に記憶された「完全な」ビットマップデータが周期的に読み出され、読み出されたビットマップデータがＬＣＤパネル５１の画像の更新及びリフレッシュに使用される。
【０１０９】
続いて，第２表示用メモリ６６に転送されたビットマップデータが，順次にラッチ回路６７を介してデータ線駆動回路６８に読み出され，読み出されたビットマップデータに応答してＬＣＤパネル５１が駆動される。詳細には，ラッチ回路６７にラッチされた１行の画素の階調データに応答して，ＬＣＤパネル５１のデータ線５１ａがデータ線駆動回路６８によって駆動され，更に，ラッチされた一行の画素に対応するゲート線５１ｂがゲート線駆動回路５４によって駆動される。他の行の画素についても同様にＬＣＤパネル５１のデータ線５１ａ及びゲート線５１ｂが駆動され，第２表示用メモリ６６に記憶されたビットマップデータに応答してＬＣＤパネル５１が駆動される。
【０１１０】
２．コントローラドライバ５３がビットマップデータモードに設定されるとき
図１１は，コントローラドライバ５３がビットマップデータモードに設定されるときの表示装置３０の動作を示す。ＣＰＵ５２は，制御信号５７によってコントローラドライバ５３にビットマップデータ５６を供給する旨を通知し，コントローラドライバ５３をビットマップデータモードに設定する。更にＣＰＵ５３は，ＬＣＤパネル５１に表示されるべき画像に対応したビットマップデータ５６を生成してコントローラドライバ５３に供給する。
【０１１１】
ビットマップデータ５６がコントローラドライバ５３に与えられると，コントローラドライバ５３のメモリ制御回路６２は，ビットマップデータ５６を２出力ディザ回路６３に転送し，更に，座標データ７２を２出力ディザ回路６３に供給する。
【０１１２】
２出力ディザ回路６３は，ディザマトリックスＡ１を用いたディザ処理によってビットマップデータ５６を減色して第１減色画像データ７６を生成し，ディザマトリックスＡ２を用いたディザ処理によってビットマップデータ５６を減色して第２減色画像データ７７とを生成する。第１減色画像データ７６は，セレクタ６４を介して第１表示用メモリ６５に転送され，第１表示用メモリ６５に保存される。第２減色画像データ７７は，第２表示用メモリ６６に転送され，第２表示用メモリ６６に保存される。
【０１１３】
データ線駆動回路６８は，第１減色高画質画像データ７６と第２減色高画質画像データ７７とに応答してＬＣＤパネル５１のデータ線５１ａを駆動し，ＬＣＤパネル５１に画像を表示する。ＬＣＤパネル５１に表示される画像の画質は，ディザ処理とフレームレートコントロール技術との併用によって高画質化される。第１フレームでは，ディザマトリックスＡ１を用いたディザ処理によって生成された第１減色画像データ７６が第１表示用メモリ６５からデータ線駆動回路６８に転送され，ＬＣＤパネル５１の画素は，第１減色画像データ７６に応答して駆動される。第１減色画像データ７６の第１表示用メモリ６５からデータ線駆動回路６８への転送は，第２表示用メモリ６６のビット線９２及びラッチ回路６７を介して行われる。第１フレームに続く第２フレームでは，ディザマトリックスＡ２を用いたディザ処理によって生成された第２減色画像データ７７が第２表示用メモリ６６から読み出され，ＬＣＤパネル５１の画素は第２減色画像データ７７に応答して駆動される。以下同様に，奇数フレームでは，第１減色画像データ７６に応答してＬＣＤパネル５１の画素が駆動され，偶数フレームでは，第２減色画像データ７７に応答してＬＣＤパネル５１の画素が駆動される。このように，異なるディザマトリックスを用いて生成された画像データが，交互に使用されることにより，ディザ処理に起因する画像の粒状感が抑制され，ＬＣＤパネル５１に表示される画像の画質が向上される。
【０１１４】
コントローラドライバ５３は，以下の動作により，ＬＣＤパネル５１に表示される画像の一部のみを更新することが可能である。画像の更新部分に対応する差分画像データが，更新部分の画素の座標を示す座標データとともに，ＣＰＵ５２からコントローラドライバ５３に供給される。該差分画像データは，ビットマップ形式を有している。２出力ディザ回路６３は，その差分画像データに対してディザマトリックスＡ１，Ａ２を用いたディザ処理をそれぞれに行い，２つの差分画像データを生成する。更に，第１表示用メモリ６５に記憶されている第１減色画像データ７６のうち，該更新部分に対応する部分が，ディザマトリックスＡ１を用いたディザ処理によって減色された差分画像データに書き換えられ，第２表示用メモリ６６に記憶されている第２減色画像データ６７のうち，該更新部分に対応する部分が，ディザマトリックスＡ２を用いたディザ処理によって減色された差分画像データに書き換えられる。これにより，メインＬＣＤパネル５１に表示される画像の一部のみを更新できる。画像の更新部分のみをコントローラドライバ１４に送ることによって画像を更新できることは，消費電力の低減に有効であり，本実施の形態の表示装置３０が携帯端末に適用される場合に特に有用である。
【０１１５】
なお，奇数フレームにおいて第２減色画像データ７７に応答してＬＣＤパネル５１の画素が駆動され，偶数フレームにおいて第１減色画像データ７６に応答してＬＣＤパネル５１の画素が駆動されることも可能である。
【０１１６】
以上に説明されているように，本実施の形態のコントローラドライバ５３は，ベクターデータ５５の処理のために用意されているメモリ資源を有効に活用することにより，ディザ処理とフレームレートコントロール技術との併用による画質の向上を少ないメモリ容量で実現することができる。上述されているように，第１表示用メモリ６５は，ベクターデータ５５をビットマップデータに変換するための作業領域と，フレームレートコントロールに使用される第１減色画像データ７６を保存する保存領域とに兼用される。これは，ベクターデータ５５の処理と，ＬＣＤパネル５１への高画質の画像の表示とを，少ないメモリ資源で実現することを可能にする。
【０１１７】
更に，本実施の形態のコントローラドライバ５３は，ディザ処理とフレームレートコントロールとの併用による画質の向上を，少ない消費電力で実現可能である。コントローラドライバ１４は，一旦，第１減色画像データ７６と第２減色画像データ７７とを，異なるディザマトリックスを用いて生成して第１表示用メモリ６５及び第２表示用メモリ６６に保存してしまえば，その後，ＣＰＵ５２からフレーム毎に画像データを受け取らずにフレームレートコントロールを実現できる。このような動作は，ＣＰＵ５２からコントローラドライバ５３へのデータ転送量を抑制しながら，フレームレートコントロールを実現することを可能にする。データ転送量の抑制は，コントローラドライバ５３の消費電力の低減に有効である。
【０１１８】
本実施の形態において，コントローラドライバ５３がビットマップデータモードに設定されたときにＬＣＤパネル５１がリフレッシュされるフレームレートは，コントローラドライバ５３がベクターデータモードに設定されたときのフレームレートよりも高いことが好適である。これにより，消費電力の増大を抑制しつつ，より高画質の画像の表示が可能になる。
【０１１９】
（実施の第４形態）
４−１）  表示装置の構成
図１２は，本発明の実施の第４形態における表示装置４０を示すブロック図である。実施の第４形態の表示装置４０は，ビットマップデータ５６のｐビットの減色を，ディザ処理ではなく誤差拡散処理によって行う。誤差拡散処理を行うために，実施の第４形態では，２出力ディザ回路６３の代わりに２出力誤差拡散回路７９が使用される。２出力誤差拡散回路７９は，座標データ７２を用いてビットマップデータ５６の誤差拡散処理を行う。
【０１２０】
２出力誤差拡散回路７９は，ビットマップデータ５６に対して異なる初期値を用いて誤差拡散処理を行い，２つの減色画像データ，即ち，第１減色画像データ７６及び第２減色画像データ７７を生成する。実施の第３形態と同様に，生成された第１減色画像データ７６は，第１表示用メモリ６５に保存され，第２減色画像データ７７は，第２表示用メモリ６６に保存される。
【０１２１】
図１３は，２出力誤差拡散回路７９の構成を示す。２出力誤差拡散回路７９の構成は，セレクタ４３を除いた点以外，実施の第２形態の誤差拡散回路２８と同一である。２出力誤差拡散回路７９は，初期値設定回路１０１と，第１誤差拡散部１０２ａと，第２誤差拡散部１０２ｂとを備えている。初期値設定回路１０１は，座標データ７２に示された画素のｙ座標に応答して，第１初期値ｘ１ＩＮＩと第２初期値ｘ２ＩＮＩとを生成する。第１初期値ｘ１ＩＮＩと第２初期値ｘ２ＩＮＩとは，互いに異なり，且つ，いずれも画素のｙ座標に依存する。例えば，ｙを４で割った余りが０である場合，第１初期値ｘ１ＩＮＩと第２初期値ｘ２ＩＮＩとは，それぞれ０，３であり，余りが１である場合にはそれぞれ２，１であり，余りが２である場合にはそれぞれ１，２であり，そして余りが３である場合にはそれぞれ３，０である。
【０１２２】
第１誤差拡散部１０２ａは，初期値設定回路１０１から供給される第１初期値ｘ１ＩＮＩを用いてビットマップデータ５６に対して誤差拡散演算を行い，第１減色画像データ７６を生成する。誤差拡散演算を行うために，第１誤差拡散部１０２ａは，加算器１０３と遅延回路１０４と誤差セレクタ１０５と加算器１０６とを備えている。加算器１０３は，ビットマップデータ５６の下位２ビットと，誤差セレクタ１０５が出力する２ビットの誤差ｘとの加算演算を行い，和データｘＳＵＭとキャリーｃとを生成する。和データｘＳＵＭは，ビットマップデータ５６の下位２ビットと誤差ｘとの和を示す２ビットのデータであり，キャリーｃは，加算器１０３による加算演算における桁上げの発生の有無を示す。遅延回路１０４は，和データｘＳＵＭを１画素分だけ遅延して出力する。誤差セレクタ１０５は，画素のｘ座標が１である場合（即ち，画素が行の左端にある場合），第１初期値ｘ１ＩＮＩを誤差ｘとして加算器１０３に出力し，そうでない場合，遅延回路１０４の出力を誤差ｘとして加算器１０３に出力する。加算器１０６は，ビットマップデータ５６の上位ｎビットと，加算器１０３からのキャリーｃとを加算する。加算器１０６の出力が，第１初期値ｘ１ＩＮＩを用いた誤差拡散演算により得られる第２減色画像データ７６になる。
【０１２３】
第２誤差拡散部１０２ｂは，初期値設定回路１０１から供給される第２初期値ｘ２ＩＮＩを用いてビットマップデータ５６に対して誤差拡散演算を行い，第２減色画像データ７７を生成する。第２誤差拡散部１０２ｂは，第２初期値ｘ２ＩＮＩが誤差セレクタ１０５に入力される以外，第１誤差拡散部１０２ａと同一の構成及び機能を有している。
【０１２４】
４−２）  表示装置４０の動作
実施の第４形態の表示装置４０の動作は，第１減色画像データ７６及び第２減色画像データ７７の生成が，上述された誤差拡散処理によって行われる点以外，実施の第３形態の表示装置３０の動作と同一である。
【０１２５】
コントローラドライバ５３がベクターデータモードに設定された場合には，コントローラドライバ５３は，ベクターデータ５５に応答してＬＣＤパネル５１を駆動する。詳細には，画像処理回路６１は，ベクターデータ５５をＣＰＵ５２から受信し，第１表示用メモリ６５を作業領域として使用しながら受信したベクターデータ５５をビットマップデータに変換し，そのビットマップデータを第１表示用メモリ６５に保存する。そのビットマップデータは，第１表示用メモリ６５から第２表示用メモリ６６に転送され，第２表示用メモリ６６に保存される。データ線駆動回路６８は，第２表示用メモリ６６から該ビットマップデータを読み出し，読み出したビットマップデータに応答して，ＬＣＤパネル５１を駆動する。
【０１２６】
一方，コントローラドライバ５３がビットマップデータモードに設定された場合には，コントローラドライバ５３は，ビットマップデータ５６に応答してＬＣＤパネル５１を駆動する。このとき，コントローラドライバ５３は，誤差拡散処理とフレームレートコントロールとを併用することによってＬＣＤパネル５１に表示される画像の画質を向上する。詳細には，ビットマップデータ５６がコントローラドライバ５３に入力されると，２出力誤差拡散回路７９は，メモリ制御回路６２を介してをビットマップデータ５６を受け取る。２出力誤差拡散回路７９は，第１初期値ｘ１を用いた誤差拡散処理によってビットマップデータ５６を減色して第１減色画像データ７６を生成し，第１初期値ｘ１を用いた誤差拡散処理によってビットマップデータ５６を減色して第２減色画像データ７７を生成する。第１減色画像データ７６は，第１表示用メモリ６５に保存され，第２減色画像データ７７は，第２表示用メモリ６６に保存される。奇数フレームでは，データ線駆動回路６８は，第２表示用メモリ６６を介して第１減色画像データ７６を第１表示用メモリ６５から読み出し，第１減色画像データ７６に応答してＬＣＤパネル５１を駆動する。偶数フレームでは，データ線駆動回路６８は，第２減色画像データ７７を第２表示用メモリ６６から読み出し，第２減色画像データ７７に応答してＬＣＤパネル５１を駆動する。異なる初期値を用いて生成された第１減色画像データ７６と第２減色画像データ７７とが交互に表示されることにより，誤差拡散処理に起因する画像のモアレの発生が抑制され，ＬＣＤパネル５１に表示される画像の画質が向上される。
【０１２７】
以上に説明されているように，本実施の形態のコントローラドライバ５３は，ベクターデータ５５の処理のために用意されているメモリ資源を有効に活用することにより，誤差拡散処理とフレームレートコントロール技術との併用による画質の向上を少ないメモリ容量で実現することができる。更に，コントローラドライバ５３は，誤差拡散処理とフレームレートコントロールとの併用による画質の向上を，少ない消費電力で実現可能である。
【０１２８】
本実施の形態において，第１減色画像データ７６の生成に使用される第１初期値ｘ１ＩＮＩと，第２減色画像データ７７の生成に使用される第２初期値ｘ２ＩＮＩとは，任意の画素の行について（即ち，任意の画素のｙ座標について），
ｘ１ＩＮＩ＋ｘ２ＩＮＩ＝ｃｏｎｓｔ．
なる関係を成立させることが好適である。かかる関係を有する第１初期値ｘ１ＩＮＩと第２初期値ｘ２ＩＮＩとを使用することにより，誤差の分布が時間的・空間的に均一化され，これにより，より高い画質の画像を表示することができる。
【図面の簡単な説明】
【０１２９】
【図１】図１は，本発明の実施の第１形態における表示装置１０の構成を示すブロック図である。
【図２】図２は，実施の第１形態における切り替えディザ回路の構成を示すブロック図である。
【図３】図３は，実施の第１形態において，コントローラドライバ１４が通常駆動モードに設定されているときの表示装置１０の動作を示す。
【図４】図４は，実施の第１形態において，コントローラドライバ１４が高画質モードに設定されているときの表示装置１０の動作を示す。
【図５】図５は，本発明の実施の第２形態における表示装置２０の構成を示すブロック図である。
【図６】図６は，実施の第２形態における誤差拡散回路２８の構成を示すブロック図である。
【図７】図７は，本発明の実施の第３形態における表示装置３０の構成を示すブロック図である。
【図８】図８は，実施の第３形態における２出力ディザ回路６３の構成を示すブロック図である。
【図９】図９は，実施の第３形態における第１表示用メモリ６５，第２表示用メモリ６６の構成を示すブロック図である。
【図１０】図１０は，実施の第３形態において，コントローラドライバ１４がベクターデータモードに設定されているときの表示装置３０の動作を示す。
【図１１】図１１は，実施の第３形態において，コントローラドライバ１４がビットマップデータモードに設定されているときの表示装置３０の動作を示す。
【図１２】図１２は，本発明の実施の第４形態における表示装置４０の構成を示すブロック図である。
【図１３】図１３は，実施の第４形態における誤差拡散回路７９の構成を示すブロック図である。
【符号の説明】
【０１３０】
１０，２０，３０，４０：表示装置
１１：メインＬＣＤパネル
１２：サブＬＣＤパネル
１１ａ，１２ａ：データ線
１１ｂ，１２ｂ：ゲート線
１３：ＣＰＵ（central processing unit）
１４：コントローラドライバ
１５，１６：ゲート線駆動回路
１７：入力画像データ
１７ａ：メイン画像データ
１７ｂ：サブ画像データ
１７ｃ：通常画質画像データ
１７ｄ：高画質画像データ
１８：制御信号
１９ａ，１９ｂ：タイミング制御信号
２１：メモリ制御回路
２２：切り替えディザ回路
２２ａ：マトリックス値決定部
２２ｂ：ＸＯＲゲート
２２ｃ：ディザマトリックス値格納部
２２ｄ：加算器
２３：表示用メモリ
２３ａ：メイン領域
２３ｂ：サブ領域
２４：ラッチ回路
２５：データ線駆動回路
２６：階調電位発生回路
２７：タイミング制御回路
２８：誤差拡散回路
３１：座標データ
３２：マトリックス切り替え信号
３３：表示用メモリ制御信号
３４：タイミング制御信号
３５：減色画像データ
３５ａ：減色メイン画像データ
３５ｂ：減色サブ画像データ
３５ｃ：減色通常画質画像データ
３５ｄ：第１減色高画質画像データ
３５ｅ：第２減色高画質画像データ
３６：ラッチ信号
３７：初期値切り替え信号
４１：初期値設定回路
４２ａ：第１誤差拡散部
４２ｂ：第２誤差拡散部
４３：セレクタ
４４ａ：第１減色画像データ
４４ｂ：第２減色画像データ
４６：加算器
４７：遅延回路
４８：誤差セレクタ
４９：加算器
５１：ＬＣＤパネル
５１ａ：データ線
５１ｂ：ゲート線
５２：ＣＰＵ
５３：コントローラドライバ
５４：ゲート線駆動回路
５５：ベクターデータ
５６：ビットマップデータ
５７：制御信号
５８：タイミング制御信号
６１：画像処理回路
６２：メモリ制御回路
６３：２出力ディザ回路
６３ａ：マトリックス値決定部
６３ｂ：第１マトリックス値格納部
６３ｃ：第２マトリックス値格納部
６３ｄ，６３ｅ：加算器
６４：セレクタ
６５：第１表示用メモリ
６６：第２表示用メモリ
６７：ラッチ回路
６８：データ線駆動回路
６９：階調電位発生回路
７０：タイミング制御回路
７１：中間処理データ
７２：座標データ
７３：タイミング制御信号
７４：第１表示用メモリ制御信号
７５：第２表示用メモリ制御信号
７６：第１減色画像データ
７７：第２減色画像データ
７８：ラッチ信号
７９：２出力誤差拡散回路
８１：ワード線
８２：ビット線
８３：相補ビット線
８４：メモリセル
８５：ワード線デコーダ
８６：ビット線デコーダ
９１：ワード線
９２：ビット線
９３：相補ビット線
９４：メモリセル
９５：ワード線デコーダ
９６：ビット線デコーダ
９７：センスアンプ
１０１：初期値設定回路
１０２ａ：第１誤差拡散部
１０２ｂ：第２誤差拡散部
１０３：加算器
１０４：遅延回路
１０５：誤差セレクタ
１０６：加算器
【図１】
2005114773.tif 000004
【図２】
2005114773.tif 000005
【図３】
2005114773.tif 000006
【図４】
2005114773.tif 000007
【図５】
2005114773.tif 000008
【図６】
2005114773.tif 000009
【図７】
2005114773.tif 000010
【図８】
2005114773.tif 000011
【図９】
2005114773.tif 000012
【図１０】
2005114773.tif 000013
【図１１】
2005114773.tif 000014
【図１２】
2005114773.tif 000015
【図１３】
2005114773.tif 000016