(57)【要約】【課題】半導体集積回路において、低消費電力モードにおける電力削減と通常動作モードへの回復時間短縮の両方を実現することができる電源回路を提供する。【解決手段】コレクタ・ベース間を接続しエミッタを接地したトランジスタQ1とトランジスタQ1のベースとベースを共通に接続し抵抗R1を介してエミッタを接地したトランジスタQ2とコレクタ・エミッタ間がトランジスタQ1のそれらと並列に接続されたトランジスタQ4とトランジスタQ1のベースとトランジスタQ4のベースとの間の導通状態をスイッチするスイッチ手段とを備えることを特徴とする電源回路。【選択図】図１
2005174175.tif 000002
【特許請求の範囲】
【請求項１】
コレクタ・ベース間を接続しエミッタを接地した第１のトランジスタと、
前記第１のトランジスタのベースとベースを共通に接続し第１の抵抗を介してエミッタを接地した第２のトランジスタと、
前記第１のトランジスタのコレクタに一端を接続した第２の抵抗と、
前記第２のトランジスタのコレクタに一端を接続した第３の抵抗と、
前記第２の抵抗の他端と前記第３の抵抗の他端にエミッタを接続した第３のトランジスタと、
前記第３のトランジスタのコレクタ電流をミラー反転するカレントミラー回路と、
前記第２のトランジスタのコレクタにベースを接続し、エミッタを接地し、前記第３のトランジスタのベースと前記カレントミラーの出力端をコレクタに接続して前記カレントミラー回路内の出力側トランジスタの出力電流が与えられる第４のトランジスタと、
コレクタ・エミッタ間が前記第１のトランジスタのそれらと並列に接続された第５のトランジスタと、
前記第１のトランジスタのベースと前記第５のベースとの間の導通状態をスイッチするスイッチ手段と、
低消費電力モード時に前記スイッチ手段を導通させ、通常動作モード時に前記スイッチ手段を遮断するモード制御回路とを備え、
前記第３のトランジスタのエミッタから出力電圧を取り出すことを特徴とする電源回路。
【請求項２】
カレントミラー回路内の出力側トランジスタと並列動作する第６のトランジスタの出力端より出力電流を取り出すことを特徴とする請求項１記載の電源回路。
【請求項３】
コレクタ・ベース間を接続しエミッタを接地した第１のトランジスタと、
前記第１のトランジスタのベースとベースを共通に接続し第１の抵抗を介してエミッタを接地した第２のトランジスタと、
前記第１のトランジスタのコレクタに一端を接続した第２の抵抗と、
前記第２のトランジスタのコレクタに一端を接続した第３の抵抗と、
前記第２の抵抗の他端と前記第３の抵抗の他端にエミッタを接続した第３のトランジスタと、
前記第３のトランジスタのコレクタ電流をミラー反転するカレントミラー回路と、
前記第２のトランジスタのコレクタにベースを接続し、エミッタを接地し、前記第３のトランジスタのベースと前記カレントミラーの出力端をコレクタに接続して前記カレントミラー回路内の出力側トランジスタの出力電流が与えられる第４のトランジスタと、
前記第１の抵抗の抵抗値を大と小とに切り換えるスイッチ手段と、
前記スイッチ手段を制御して第１の抵抗の抵抗値を低消費電力モード時には大とし、通常動作モード時には小とするモード制御回路とを備え、
前記第３のトランジスタのエミッタから出力電圧を取り出すことを特徴とする電源回路。
【請求項４】
カレントミラー回路内の出力側トランジスタと並列動作する第６のトランジスタの出力端より出力電流を取り出すことを特徴とする請求項３記載の電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低消費電力モードにおける電力削減と通常動作モードへの回復時間短縮の両方を実現するようにした電源回路に関するものである。
【背景技術】
【０００２】
近年、省エネルギーという観点から、携帯機器等の分野では、細かくモード制御を行って、電力削減を図るようになってきた。低消費電力モードでは、たとえ数mWの微小電力でも削減をすることが必須となってきた。しかし、その一方で、低消費電力モードから通常動作モードへの切り替え時間は従来以上の高速化が求められている。
【０００３】
以下に従来の省電力電源回路について説明する。
【０００４】
図３は従来から知られている省電力電源回路の一般的な構成である。図３において、１はVCC電源端子、２はGND端子、３は低消費電力モードと通常動作モードとを制御するモード制御回路、４はカレントミラー回路、１２は電源の電圧変動と温度変動に依存せず高精度な一定電圧を発生する電圧源回路、６は基準電圧５で発生した電圧をバッファーし負荷を駆動する増幅器、７は出力端子である。
【０００５】
従来の省電力電源回路では低消費電力モードと通常動作モードとを制御するモード切り替え用のMOSトランジスタM4はVCC電源端子１に接続されている。
【０００６】
まず、電圧源回路１２について説明する。電圧源回路１２は、基本的なバンドギャップ回路より構成されている。コレクタ・ベース間を接続しエミッタ接地したNPNトランジスタQ1と、NPNトランジスタQ1のベースとベースを共通に接続し抵抗R1を介してエミッタを接地したNPNトランジスタQ2と、NPNトランジスタQ2のコレクタにベースを接続しエミッタを接地したNPNトランジスタQ3より構成されている。ここで、NPNトランジスタQ1とNPNトランジスタQ2のエミッタ面積比を１：Ｎとする。NPNトランジスタQ1のコレクタにつながる抵抗R2の他端とNPNトランジスタQ2のコレクタにつながる抵抗R3の他端はNPNトランジスタQ5のエミッタと増幅器６の入力端子につながる。NPNトランジスタQ1とNPNトランジスタQ2のエミッタ面積比や抵抗R1と抵抗R2の比を調整することによって、増幅器６の出力端子７から出力される電圧は、VCC電源端子１の電圧変動や温度変動に無関係の高精度の一定電圧となる。ここで、抵抗R2と抵抗R3は等しいことが望ましい。また発振止め容量C1の一方の端子は、NPNトランジスタQ1のベースとNPNトランジスタQ2のベースに接続され、他方の端子はGND端子２に接続されている。
【０００７】
次にカレントミラー回路４について説明する。カレントミラー回路４の入力側のトランジスタはコレクタ・ベースを接続したPNPトランジスタQ6であり、PNPトランジスタQ6のベースに並列にPNPトランジスタQ7とPNPトランジスタQ8のベースが接続されている。PNPトランジスタQ7のコレクタはトランジスタQ5のベースとトランジスタQ3のコレクタに接続され、カレントミラー回路内の出力側トランジスタの出力電流がQ3のコレクタに与えられる。抵抗R4、抵抗R5、抵抗R6の一端をVCC端子１に接続し、他端をそれぞれPNPトランジスタQ6のエミッタ、PNPトランジスタQ7のエミッタ、PNPトランジスタQ8のエミッタに接続することにより、PNPトランジスタQ6のコレクタ、PNPトランジスタQ7のコレクタ、PNPトランジスタQ8のコレクタに流れる電流のミラー比の制御が可能となり、高精度のカレントミラー回路を実現できる。ここで、PNPトランジスタQ6のコレクタとPNPトランジスタQ7のコレクタに流れる電流のミラー比は２：１であることが望ましい。
【０００８】
省電力モードでは、モード制御回路３から送られてきた制御信号により、MOSトランジスタM4が遮断すると、電圧源回路１２には、全く電流が流れず、消費電力は０となる。
【０００９】
通常動作モードでは、モード制御回路３から送られてきた制御信号により、MOSトランジスタM4が導通し、抵抗R2と抵抗R3が等しいとき、NPNトランジスタQ1に流れる電流I6とNPNトランジスタQ2に流れる電流I7は等しく、次式で示される。
【００１０】
I6=I7=(kT/q)*[ln(N/1)]*(1/R1)
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら上記従来の構成では、低消費電力モードでは電力削減ができるものの、低消費電力モードから通常動作モードへの切り替え時間が非常に長いという欠点を有していた。以下にその動作説明をする。
【００１２】
まず、低消費電力モードでは、NPNトランジスタQ1に流れる電流I6とNPNトランジスタQ2に流れる電流I7が０であるため、NPNトランジスタQ1のベース電位とNPNトランジスタQ2のベース電位が０となり、発振止め容量C1には、全く電荷が蓄積されていない。また各素子の寄生容量にも全く電荷が蓄積されていない。
【００１３】
次に、通常動作モードになると、NPNトランジスタQ1とNPNトランジスタQ2には電流が流れ始め、発振止め容量C1や各素子の寄生容量には、通常動作モードに完全に落ち着くまで電荷が蓄積され続ける。発振止め容量C1の容量値や電流値などにもよるが、一般に、低消費電力モードから通常動作モードへの切り替え時間は数100nsecから数usecもの時間を要してしまい、非常に長いという欠点を有していた。
【００１４】
次に、この回復時間を簡単化して計算してみる。今、容量C1=20pF、通常動作モードと低消費電力モードにおけるトランジスタQ1のベース・エミッタ間の電圧の差をΔVbe=0.80V-0.00V=0.80V、また仮に定電流I=20uAで容量C1に電荷が蓄積されるとすると、回復時間Δtは、
Δt=C*ΔVbe/I=20pF*0.8V/20uA=0.8us
となる。
【００１５】
本発明は上記従来の問題点を解決するもので、低消費電力モードにおける電力削減と通常動作モードへの回復時間短縮の両方を実現することを目的とする。
【課題を解決するための手段】
【００１６】
請求項１記載の電源回路は、コレクタ・ベース間を接続しエミッタを接地した第１のトランジスタと、前記第１のトランジスタのベースとベースを共通に接続し第１の抵抗を介してエミッタを接地した第２のトランジスタと、前記第１のトランジスタのコレクタに一端を接続した第２の抵抗と、前記第２のトランジスタのコレクタに一端を接続した第３の抵抗と、前記第２の抵抗の他端と前記第３の抵抗の他端にエミッタを接続した第３のトランジスタと、前記第３のトランジスタのコレクタ電流をミラー反転するカレントミラー回路と、前記第２のトランジスタのコレクタにベースを接続し、エミッタを接地し、前記第３のトランジスタのベースと前記カレントミラーの出力端をコレクタに接続して前記カレントミラー回路内の出力側トランジスタの出力電流が与えられる第４のトランジスタと、コレクタ・エミッタ間が前記第１のトランジスタのそれらと並列に接続された第５のトランジスタと、前記第１のトランジスタのベースと前記第５のベースとの間の導通状態をスイッチするスイッチ手段と、低消費電力モード時に前記スイッチ手段を導通させ、通常動作モード時に前記スイッチ手段を遮断するモード制御回路とを備え、前記第３のトランジスタのエミッタから出力電圧を取り出すことを特徴とする電源回路。
【００１７】
請求項２記載の電源回路は、カレントミラー回路内の出力側トランジスタと並列動作する第６のトランジスタの出力端より出力電流を取り出すことを特徴とする請求項１記載の電源回路。
【００１８】
請求項１記載の電源回路と請求項２記載の電源回路によれば、低消費電力モードにおける電力削減と通常動作モードへの回復時間短縮の両方を実現することができる。
【００１９】
請求項３記載の電源回路は、コレクタ・ベース間を接続しエミッタを接地した第１のトランジスタと、前記第１のトランジスタのベースとベースを共通に接続し第１の抵抗を介してエミッタを接地した第２のトランジスタと、前記第１のトランジスタのコレクタに一端を接続した第２の抵抗と、前記第２のトランジスタのコレクタに一端を接続した第３の抵抗と、前記第２の抵抗の他端と前記第３の抵抗の他端にエミッタを接続した第３のトランジスタと、前記第３のトランジスタのコレクタ電流をミラー反転するカレントミラー回路と、前記第２のトランジスタのコレクタにベースを接続し、エミッタを接地し、前記第３のトランジスタのベースと前記カレントミラーの出力端をコレクタに接続して前記カレントミラー回路内の出力側トランジスタの出力電流が与えられる第４のトランジスタと、前記第１の抵抗の抵抗値を大と小とに切り換えるスイッチ手段と、前記スイッチ手段を制御して第１の抵抗の抵抗値を低消費電力モード時には大とし、通常動作モード時には小とするモード制御回路とを備え、前記第３のトランジスタのエミッタから出力電圧を取り出すことを特徴とする電源回路。
【００２０】
請求項４記載の電源回路は、カレントミラー回路内の出力側トランジスタと並列動作する第６のトランジスタの出力端より出力電流を取り出すことを特徴とする請求項３記載の電源回路。
【００２１】
請求項３記載の電源回路と請求項４記載の電源回路によれば、請求項１と請求項２と同様な効果がある。
【発明の効果】
【００２２】
請求項１記載の電源回路と請求項２記載の電源回路によれば、省電力モードにおいては０ではないが、限りなく０に近い電流が流れており、発振止め容量C1には通常動作モードと同程度の電荷が注入されており、低消費電力モードにおける電力削減と通常動作モードへの回復時間短縮の両方を実現することができる。
【００２３】
請求項３記載の電源回路と請求項４記載の電源回路によれば、請求項１や請求項２と同様な効果がある。
【発明を実施するための最良の形態】
【００２４】
以下本発明の第１の実施形態について、図面を参照しながら説明する。図１は本発明の第１の実施形態における、低消費電力モードにおける電力削減と通常動作モードへの回復時間短縮の両方を実現することができる電源回路である。図１において、モード制御回路３、カレントミラー回路４、増幅器６は従来例に示す図３と同じ構成をしている。
【００２５】
電圧源回路５は、コレクタ・ベース間を接続しエミッタを接地したNPNトランジスタQ1と、NPNトランジスタQ1のベースとベースを共通に接続し抵抗R1を介してエミッタを接地したNPNトランジスタQ2と、NPNトランジスタQ2のコレクタにベースを接続しエミッタを接地したNPNトランジスタQ3と、コレクタ・エミッタ間がNPNトランジスタQ1のそれらと並列に接続し、NPNトランジスタQ1のベースに、モード切り替え用のMOSトランジスタM1を介してベースが接続したNPNトランジスタQ4と、NPNトランジスタQ4のベースとGNDとの間に設けられたモード切り替え用のMOSトランジスタM2とを備えたものである。MOSトランジスタM1のゲートはインバーター８を介してモード制御回路に接続され、MOSトランジスタM2のゲートはモード制御回路に接続される。ここで、NPNトランジスタQ1とNPNトランジスタQ2とNPNトランジスタQ4のエミッタ面積比を１：Ｎ：Ｍとする。NPNトランジスタQ1のコレクタにつながる抵抗R2の他端とNPNトランジスタQ2のコレクタにつながる抵抗R3の他端はNPNトランジスタQ5のエミッタと増幅器６の入力端子につながる。NPNトランジスタQ1とNPNトランジスタQ2のエミッタ面積比や抵抗R1と抵抗R2の比を調整することによって、増幅器６の出力端子７から出力される電圧は、VCC電源端子１の電圧変動や温度変動に無関係の高精度の一定電圧となる。また発振止め容量C1の一方の端子は、NPNトランジスタQ1のベースとNPNトランジスタQ2のベースに接続され、他方の端子はGND端子２に接続されている。
【００２６】
以上のように構成された電圧源回路５について、以下その動作を説明する。
【００２７】
まず、低消費電力モードでは、モード制御回路３から送られてきた制御信号により、スイッチ手段１０を構成するMOSトランジスタM1は導通し、MOSトランジスタM2は遮断する。このため、NPNトランジスタQ4はONする。抵抗R2と抵抗R3が等しいとき、NPNトランジスタQ1に流れる電流I1と NPNトランジスタQ4に流れる電流I3の総和とNPNトランジスタQ2に流れる電流I2は等しく、その関係は次式で示される。
【００２８】
I2=I1+I3=(kT/q)*[ln(N/(1+M))]*(1/R1)
NPNトランジスタQ1のエミッタ面積とNPNトランジスタQ4 のエミッタ面積の総和とNPNトランジスタQ2のエミッタ面積の比 (N/(1+M))を１に近づけることにより、I1=I2+I3は０ではないが、限りなく消費電力を０に近づけることができる。ここで、NPNトランジスタQ1とNPNトランジスタQ2とNPNトランジスタQ4には若干電流が流れてONしているため、NPNトランジスタQ1のベース電位とNPNトランジスタQ2とNPNトランジスタQ4のベース電位は、拡散プロセスにも依るが0.75V程度となり、発振止め容量C1には電荷が蓄積されている状態となっている。また、各素子の寄生容量にも電荷が蓄積されている状態となっている。ただし、この低消費電力モードにおける増幅器６の出力端子７から出力される電圧は、VCC電源端子１の電圧変動や温度変動によって変化してしまい、一定電圧となってはいないことに注意したい。
【００２９】
一方、通常動作モードとなり、モード制御回路３から送られてきた制御信号により、MOSトランジスタM1は遮断し、MOSトランジスタM2は導通する。このため、NPNトランジスタQ4はOFFする。抵抗R2と抵抗R3が等しいとき、NPNトランジスタQ1に流れる電流I1とNPNトランジスタQ2に流れる電流I2は等しく、次式で示される。
【００３０】
I1=I2=(kT/q)*[ln(N/1)]*(1/R1)
また、この通常動作モードでのNPNトランジスタQ1に流れる電流I1とNPNトランジスタQ2に流れる電流I2は、低消費電力モードでのそれぞれに流れる電流に比べて大きいため、NPNトランジスタQ1のベース電位とNPNトランジスタQ2のベース電位は、拡散プロセスにも依るが、省電力モードよりは若干大きな0.80V程度となり、発振止め容量C1には、電荷が蓄積されている状態となっている。また、各素子の寄生容量にも電荷が蓄積されている状態となっている。
【００３１】
次に、低消費電力モードから通常動作モードへの切り替え時間について、以下にその動作説明をする。低消費電力モードでは、発振止め容量C1には0.75V程度の電荷が蓄積され、各素子の寄生容量にも電荷が蓄積されていた。また、通常動作モードでは、発振止め容量C1には0.80V程度の電荷が蓄積され、各素子の寄生容量にも電荷が蓄積されている。このため、低消費電力モードから通常動作モードへの切り替えの際は、発振止め容量C1への電荷注入や各素子の寄生容量への電荷注入は非常に少なくて済み、切り替え時間は非常に短くて、数10nsの時間を要するのみである。
【００３２】
次に、この回復時間を簡単化して計算してみる。今、容量C1=20pF、通常動作モードと低消費電力モードにおけるトランジスタQ1のベース・エミッタ間の電圧の差をΔVbe=0.80V-0.75V=0.05V、また仮に定電流I=20uAで容量C1に電荷が蓄積されるとすると、回復時間Δtは、
Δt=C*ΔVbe/I=20pF*0.05V/20uA=50ns
となる。従来の構成では回復時間は0.8usであったから、第１の実施形態では16倍も回復時間が早まることがわかる。
【００３３】
以上のように第１の実施形態によれば、NPNトランジスタQ1ベースに、モード切り替え用のMOSトランジスタM1を介してベースが接続したエミッタ接地のNPNトランジスタQ4と、NPNトランジスタQ4のベースとGNDとの間に設けられたモード切り替え用のMOSトランジスタM2とを備えることにより、低消費電力モードにおける電力削減と通常動作モードへの回復時間短縮の両方を実現することができる。
【００３４】
以下本発明の第２の実施形態について、図面を参照しながら説明する。図２は本発明の第２の実施形態における、低消費電力モードにおける電力削減と通常動作モードへの回復時間短縮の両方を実現することができる電圧源回路である。図２において、モード制御回路３、カレントミラー回路４、増幅器６は従来例に示す図３や第１の実施形態で示す図１における構成と同じである。
【００３５】
電圧源回路１１は、抵抗R1の一方の端子とGND端子２の間に設けられたモード切り替え用のMOSトランジスタM3と、MOSトランジスタM3の両端と並列に接続された抵抗R7と、抵抗R1の他方の端子にエミッタが接続したNPNトランジスタQ2と、NPNトランジスタQ2のベースにベースが接続して、ベース・コレクタが接続して、エミッタ接地のNPNトランジスタQ1と、NPNトランジスタQ2のコレクタにベースを接続しエミッタを接地したNPNトランジスタQ3を備えたものである。MOSトランジスタM3のゲートはモード制御回路に接続される。ここで、NPNトランジスタQ1とNPNトランジスタQ2のエミッタ面積比を１：Ｎとする。NPNトランジスタQ1のコレクタにつながる抵抗R2の他端とNPNトランジスタQ2のコレクタにつながる抵抗R3の他端はNPNトランジスタQ5のエミッタと増幅器６の入力端子につながる。NPNトランジスタQ1とNPNトランジスタQ2のエミッタ面積比や抵抗R1と抵抗R2の比を調整することによって、増幅器６の出力端子７から出力される電圧は、VCC電源端子１の電圧変動や温度変動に無関係の高精度の一定電圧となる。また発振止め容量C1の一方の端子は、NPNトランジスタQ1のベースとNPNトランジスタQ2のベースに接続され、他方の端子はGND端子２に接続されている。
【００３６】
以上のように構成された電圧源回路１１について、以下その動作を説明する。
【００３７】
まず、低消費電力モードでは、モード制御回路３から送られてきた制御信号により、MOSトランジスタM3は遮断する。このため、NPNトランジスタQ2のエミッタは、抵抗R1と抵抗R7を介して接地されることになる。抵抗R2と抵抗R3が等しいとき、NPNトランジスタQ1に流れる電流I4とNPNトランジスタQ2に流れる電流I5 は等しく、次式で示される。
【００３８】
I4=I5=(kT/q)*[ln(N/1)]*(1/(R1+R7))
抵抗R7を大きくすることにより、I4=I5は０ではないが、限りなく消費電力を０に近づけることができる。また、NPNトランジスタQ1とNPNトランジスタQ2には若干電流が流れてONしているため、、NPNトランジスタQ1のベース電位とNPNトランジスタQ2のベース電位は拡散プロセスにも依るが0.75V程度となり、発振止め容量C1には、電荷が蓄積されている状態となっている。また、各素子の寄生容量にも電荷が蓄積された状態となっている。ただし、この低消費電力モードにおける増幅器６の出力端子７から出力される電圧は、VCC電源端子１の電圧変動や温度変動によって変化してしまい、一定電圧となってはいないことに注意したい。
【００３９】
一方、通常動作モードとなり、モード制御回路３から送られてきた制御信号により、MOSトランジスタM3は導通する。抵抗R2と抵抗R3が等しいとき、NPNトランジスタQ1に流れる電流I4とNPNトランジスタQ2に流れる電流I5は等しく、次式で示される。
【００４０】
I4=I5=(kT/q)*[ln(N/1)]*(1/R1)
また、通常動作モードでのNPNトランジスタQ1に流れる電流I4とNPNトランジスタQ2に流れる電流I5は、低消費電力モードでのそれぞれに流れる電流に比べて大きいため、NPNトランジスタQ1のベース電位とNPNトランジスタQ2のベース電位は、拡散プロセスにも依るが、省電力モードよりは若干大きな0.80V程度となり、発振止め容量C1には、電荷が蓄積されている状態となっている。また、各素子の寄生容量にも電荷が蓄積されている状態となっている。
【００４１】
次に、低消費電力モードから通常動作モードへの切り替え時間について、以下にその動作説明をする。低消費電力モードでは、発振止め容量C1には0.75V程度の電荷が蓄積され、各素子の寄生容量にも電荷が蓄積されていた。また、通常動作モードでは、発振止め容量C1には0.80V程度の電荷が蓄積され、各素子の寄生容量にも電荷が蓄積されている。このため、低消費電力モードから通常動作モードへの切り替えの際は、発振止め容量C1への電荷注入や各素子の寄生容量への電荷注入は少なくて済み、切り替え時間は非常に短く、数10nsの時間を要するのみである。
【００４２】
次に、この回復時間を簡単化して計算してみる。今、容量C1=20pF、通常動作モードと低消費電力モードにおけるトランジスタQ1のベース・エミッタ間の電圧の差をΔVbe=0.80V-0.75V=0.05V、また仮に定電流I=20uAで容量C1に電荷が蓄積されるとすると、回復時間Δtは、
Δt=C*ΔVbe/I=20pF*0.05V/20uA=50ns
となる。従来の構成では回復時間は0.8usであったから、第２の実施形態では16倍も回復時間が早まることがわかる。
【００４３】
以上のように第２の実施形態によれば、抵抗R1とGND端子２の間に設けられたモード切り替え用のMOSトランジスタM3と、MOSトランジスタM3と並列に接続された抵抗R7とを備えることにより、低消費電力モードにおける電力削減と通常動作モードへの回復時間短縮の両方を実現することができる。
【００４４】
なお、第１の実施形態では、電圧源回路５はNPNトランジスタから構成されているとしたが、PNPトランジスタやMOSトランジスタのサブストレートを利用したNPNトランジスタやPNPトランジスタから構成されるバンドギャップ回路としてもよいことは言うまでもない。また、発振止め容量C1がNPNトランジスタのベースとGND端子２の間に接続されるとしたが、発振を防止するために他の配線間に接続してもよいことは言うまでもない。また、省電力モードと通常動作モードを切り替えるスイッチ手段をスイッチ手段１０としたが、同等な効果を示す他のスイッチ手段を用いてもよいことは言うまでもない。第２の実施形態では、電圧源回路１１はNPNトランジスタから構成されているとしたが、PNPトランジスタやMOSトランジスタのサブストレートを利用したNPNトランジスタやPNPトランジスタから構成されるバンドギャップ回路としてもよいことは言うまでもない。また、発振止め容量C1がNPNトランジスタのベースとGND端子２の間に接続されるとしたが、発振を防止するために他の配線間に接続してもよいことは言うまでもない。また、省電力モードと通常動作モードを切り替えるスイッチ手段をMOSトランジスタM3としたが、同等な効果を示す他のスイッチ手段を用いてもよいことは言うまでもない。また、抵抗R1の一方の端子がNPNトランジスタQ2のエミッタに接続し、抵抗R7の一方の端子がGND端子２に接続されるとしたが、順序が逆となり、抵抗R7の一方の端子がNPNトランジスタQ2のエミッタに接続し、抵抗R1の一方の端子がGND端子２に接続されてもよいことは言うまでもない。
【産業上の利用可能性】
【００４５】
請求項１記載の電源回路と請求項２記載の電源回路によれば、省電力モードにおいては０ではないが、限りなく０に近い電流が流れており、発振止め容量C1には通常動作モードと同程度の電荷が注入されており、低消費電力モードにおける電力削減と通常動作モードへの回復時間短縮の両方を実現することができる。
【００４６】
請求項３記載の電源回路と請求項４記載の電源回路によれば、請求項１や請求項２と同様な効果がある。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施形態における低消費電力モードにおける電力削減と通常動作モードへの回復時間短縮の両方を実現することができる電源回路図
【図２】本発明の第２の実施形態における低消費電力モードにおける電力削減と通常動作モードへの回復時間短縮の両方を実現することができる電源回路図
【図３】従来の低消費電力モードにおける電力削減は可能だが、通常動作モードへの回復時間に長時間を要してしまう電源回路図
【符号の説明】
【００４８】
３  モード制御回路
４  カレントミラー回路
５、１１、１２  電圧源回路
６  増幅器
【図１】
2005174175.tif 000003
【図２】
2005174175.tif 000004
【図３】
2005174175.tif 000005