(57)【要約】【課題】  データを暗号化することなく、メモリカードのデータを個人単位で保護する。【解決手段】  本発明のメモリカードは、ホスト機器１２に接続される端子１３ａ〜１３ｉと、データを格納するＮＡＮＤメモリ１５と、ホスト機器１２から受信したコマンドに基づいて、ＮＡＮＤメモリ１５のデータを送受信するカードコントローラ１４を備え、非接触ＩＣモジュール１７が受信したコマンドに基づいて、カードコントローラ１４と端子１３ａ〜１３ｉまたはＮＡＮＤメモリ１５との間の接続を接続状態または切断状態に制御することを特徴とする。【選択図】  図１
2005190276.tif 000002
【特許請求の範囲】
【請求項１】
ホスト機器に接続される第１および第２のインターフェースと、
データを格納する記憶手段と、
前記第１のインターフェースおよび前記記憶手段に接続され、前記第１のインターフェースが受信したコマンドに基づいて、前記記憶手段の前記データにアクセスし、前記第１のインターフェースを介して前記データを送受信する制御手段を備え、
前記第２のインターフェースが受信したコマンドに基づいて、前記制御手段と前記第１のインターフェースまたは前記記憶手段との間の接続を接続状態または切断状態に制御することを特徴とするメモリカード。
【請求項２】
前記第１のインターフェースと前記制御手段との間に接続され、前記第１のインターフェースからの信号線および前記制御手段からの信号線を１対１に対応させるプログラム可能なスイッチ手段と、
前記スイッチ手段を接続状態または切断状態に制御するために、前記第２のインターフェースが受信したコマンドに基づいて、前記スイッチ手段のプログラム情報を書き換える書き換え手段をさらに有することを特徴とする請求項１に記載のメモリカード。
【請求項３】
前記記憶手段と前記制御手段との間に接続され、前記記憶手段からの信号線および前記制御手段からの信号線を１対１に対応させるプログラム可能なスイッチ手段と、
前記スイッチ手段を接続状態または切断状態に制御するために、前記第２のインターフェースが受信したコマンドに基づいて、前記スイッチ手段のプログラム情報を書き換える書き換え手段をさらに有することを特徴とする請求項１に記載のメモリカード。
【請求項４】
ホスト機器に接続される第１および第２のインターフェースと、
データを格納する第１の記憶手段と、
前記第１のインターフェースおよび前記第１の記憶手段に接続され、前記第１のインターフェースが受信したコマンドに基づいて、前記第１の記憶手段の前記データにアクセスし、前記第１のインターフェースを介して前記データを送受信する制御手段と、
前記制御手段の動作を制御するファームウェアを格納する第２の記憶手段と、
前記第２のインターフェースが受信したコマンドに基づいて、前記第２の記憶手段の前記ファームウェアを書き換える書き換え手段を有することを特徴とするメモリカード。
【請求項５】
前記第２のインターフェースは、
無線でホスト機器に接続される非接触ＩＣモジュールであることを特徴とする請求項１または請求項４に記載のメモリカード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データを記録、再生するためにホスト機器に接続されるメモリカードに関する。
【背景技術】
【０００２】
近年、音楽信号、映像信号のデジタル化に伴いデジタル機器の開発が進められている。これらのデジタル機器には、音楽データや映像データ（以下、「コンテンツデータ」という。）を記録するために、コンパクトディスクやハードディスクなどの記録媒体が装備されている。
【０００３】
デジタル機器は小型化が進み、音楽再生機などでは数センチメートル角の製品も登場している。このような小型デジタル機器では、本体の小型化に伴い、装備される記録媒体も並行して小型化されてきた。
【０００４】
さらに、より小型の記録媒体として、半導体メモリを使用した、いわゆるメモリカードが利用されるようになっている。現在では、著作権保護に対応したＳＤ（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ）カードというメモリカードが製品化されている。
【０００５】
ＳＤカードは、接続されたホスト機器との間で認証を行い、認証に成功した場合にだけアクセスできる保護領域を持っており、これによりコンテンツデータを保護している。例えば、不当なホスト機器を示すリボケーション情報をメモリカード内に持ち、メモリカードが接続されたホスト機器がこれに該当する場合には、そのホスト機器からのアクセスを無効にして、コンテンツデータを保護する方法が「特許文献１」に記載されている。
【０００６】
ところで、上述したようなホスト機器の認証によるデータ保護方法には、ホスト機器との認証が成功すれば、格納した本人以外のユーザでもすべての領域にアクセス可能となってしまうという問題があった。すなわち、従来のＳＤカードには、個人の重要なデータを格納した場合に、本人以外はデータをアクセスできないようにする個人単位でのデータ保護が困難であるという問題があった。
【０００７】
このため、個人単位でデータを保護したい場合は、ファイルの暗号化ツールなどを利用してファイルごとに暗号化していた。
【０００８】
しかし、このような方法は、ファイルをアクセスするたびに余分な操作が必要で、煩雑であるばかりでなく、保護したいファイルの容量が大きい場合には、暗号化の時間が無視できず、ユーザにとって非常に利用しにくいものであった。
【特許文献１】特開２０００−３５７１２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述のごとく、従来のメモリカードは、個人単位でのデータ保護を行う場合、ファイルごとに暗号化しなければならないという問題があった。
【００１０】
本発明は、上記問題点を解決するためになされたもので、データを暗号化することなく、個人単位でデータ保護ができるメモリカードを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明の一態様によれば、ホスト機器に接続される第１および第２のインターフェースと、データを格納する記憶手段と、前記第１のインターフェースおよび前記記憶手段に接続され、前記第１のインターフェースが受信したコマンドに基づいて、前記記憶手段の前記データにアクセスし、前記第１のインターフェースを介して前記データを送受信する制御手段を備え、前記第２のインターフェースが受信したコマンドに基づいて、前記制御手段と前記第１のインターフェースまたは前記記憶手段との間の接続を接続状態または切断状態に制御することを特徴とするメモリカードが提供される。
【００１２】
また、本発明の別の一態様によれば、ホスト機器に接続される第１および第２のインターフェースと、データを格納する第１の記憶手段と、前記第１のインターフェースおよび前記第１の記憶手段に接続され、前記第１のインターフェースが受信したコマンドに基づいて、前記第１の記憶手段の前記データにアクセスし、前記第１のインターフェースを介して前記データを送受信する制御手段と、前記制御手段の動作を制御するファームウェアを格納する第２の記憶手段と、前記第２のインターフェースが受信したコマンドに基づいて、前記第２の記憶手段の前記ファームウェアを書き換える書き換え手段を有することを特徴とするメモリカードが提供される。
【発明の効果】
【００１３】
本発明によれば、独立したインターフェースによりデータのアクセス経路を制御できるので、データを暗号化することなくメモリカードのデータ保護を個人単位で行うことができる。
【発明を実施するための最良の形態】
【００１４】
以下、図面を参照しながら、本発明の実施例を説明する。
【実施例１】
【００１５】
図１は、本発明の実施例１に係わるメモリカードを示す回路ブロック図である。
【００１６】
本発明の実施例１に係わるメモリカード１１は、ホスト機器１２との接続に用いる端子１３ａ〜１３ｉ、カード全体を制御するカードコントローラ１４、ホスト機器１２から受信したデータを記憶保存するＮＡＮＤメモリ１５、カードコントローラ１４と端子１３ａ〜１３ｉを接続するスイッチャ１６ａ、カードコントローラ１４とＮＡＮＤメモリ１５を接続するスイッチャ１６ｂ、ホスト機器１２との間で情報を非接触で送受信する非接触ＩＣモジュール１７、および非接触ＩＣモジュール１７の制御情報やスイッチャ１６ａ、１６ｂの回路情報などが格納されているＥＥＰＲＯＭ１８を備えている。
【００１７】
端子１３ａ〜１３ｉは、データ転送時に必要なクロックＣＬＫを受信する端子１３ａ（以下、ＣＬＫ端子１３ａという。）、データＤＡＴ０〜ＤＡＴ３を送受信する端子１３ｂ〜１３ｅ（以下、ＤＡＴ端子１３ｂ〜１３ｅという。）、メモリカード１１に対して書き込み、読み出し、消去などを指示するコマンドＣＭＤを受信する端子１３ｆ（以下、ＣＭＤ端子１３ｆという。）、電源ＶＤＤが供給される端子１３ｇ、およびグランドＧＮＤが供給される端子１３ｈ、１３ｉから構成されている。
【００１８】
また、ホスト機器１２には端子１３ａ〜１３ｉに接続するためのカードＩ／Ｆ部１９が備えられている。
【００１９】
ＣＭＤ端子１３ｆはメモリカード１１に対する処理要求の他に、メモリカード１１からホスト機器１２へ返送されるレスポンス情報の転送にも利用される。これは、ＳＤカードの規格に準じるものである。
【００２０】
カードコントローラ１４は、ホスト機器１２とのインターフェースであるＩ／Ｏ−Ｉ／Ｆ部２０、ＮＡＮＤメモリ１５とのインターフェースであるメモリＩ／Ｆ部２１、カードコントローラ１４を制御するファームウェアが格納されているＲＯＭ２２、ファームウェアを実行するためのワークメモリであるＳＲＡＭ２３、情報レジスタを格納するレジスタ２４、およびこれらをファームウェアによって制御するＣＰＵ２５で構成されている。
【００２１】
カードコントローラ１４は、メモリカード１１に電源が投入されると、まず、Ｉ／Ｏ−Ｉ／Ｆ部２０、ＲＯＭ２２、ＳＲＡＭ２３、メモリＩ／Ｆ部２１、およびＮＡＮＤメモリ１５の初期化を行う。続いて、ＲＯＭ２２からファームウェアを読み出しＳＲＡＭ２３に格納する。
【００２２】
カードコントローラ１４の準備が完了し、ＣＭＤ端子１３ｆ、ＤＡＴ端子１３ｂ〜１３ｅを介してホスト機器１２から規定の初期化コマンドが発行されると、メモリカード１１の初期化は完了する。
【００２３】
カードコントローラ１４はホスト機器１２からのコマンド、例えば、シングル書き込み、マルチ書き込み、シングル読み出し、マルチ読み出し、レジスタ２４の読み出し、または、認証手続きなどを受信すると、これに従って所望の処理を実行する。
【００２４】
ＮＡＮＤメモリ１５は、ＮＡＮＤ型の電気的に書き換え可能な不揮発性メモリである。
【００２５】
メモリカード１１は、ＮＡＮＤメモリ１５を通常領域と保護領域に分けて管理しており、通常のコマンドでは通常領域にしかアクセスできない。保護領域にアクセスするためには、例えば、ＣＰＲＭ（Ｃｏｎｔｅｎｔ  Ｐｒｏｔｅｃｔｉｏｎ  ｆｏｒ  Ｒｅｃｏｄａｂｌｅ  Ｍｅｄｉａ）などの認証処理が必要となる。これにより不正機器のアクセスを抑制する機能などが実現されている。
【００２６】
スイッチャ１６ａ、１６ｂは、プログラマブルに配線の接続を変更可能な回路である。
【００２７】
ＥＥＰＲＯＭ１８は、電気的に書き換え可能な不揮発性メモリであり、シリアルインターフェースを持っている。
【００２８】
ＥＥＰＲＯＭ１８にはスイッチャ１６ａ、１６ｂの回路情報が格納されており、メモリカード１１に電源が投入されるとスイッチャ１６ａ、１６ｂはＥＥＰＲＯＭ１８の所定のエリアから自動的に回路情報を読み込み、配線の接続設定がなされる。
【００２９】
非接触ＩＣモジュール１７は、カード表面に接続端子が無く、専用のリーダ／ライタ（図示していない。）と無線による電力供給および通信を行うＩＣカードモジュールである。本モジュールは近接型であり、ＩＳＯ／ＩＥＣ１４４４３規格に準拠している。
【００３０】
図２は、本発明の実施例１に係わるメモリカード１１の非接触ＩＣモジュール１７を示す回路ブロック図である。ここでは、説明のためにＥＥＰＲＯＭ１８およびスイッチャ１６ａへの接続も同時に示した。
【００３１】
本発明の実施例１に係わるメモリカード１１の非接触ＩＣモジュール１７は、本モジュール全体の制御を行う制御部３１、データを送信するときにデータ変調を行う変調部３２、データを受信するときにデータ復調を行う復調部３３、電源部３４、およびデータ送受信と電力供給を行う電磁誘導部３５を備えている。
【００３２】
電磁誘導部３５はコイルからなり、リーダ／ライタが発生する搬送波によりコイルで電磁誘導が発生し電力が供給される。また、リーダ／ライタからのデータ受信は、この搬送波により行い、復調部３３で復調する。さらに、リーダ／ライタへのデータ送信は、電磁誘導部３５のコイルの負荷を変化させて磁界を変化させ、リーダ／ライタ内のコイルでそれを読み取ることにより行う。
【００３３】
非接触ＩＣモジュール１７には、ＳＰＩ（Ｓｅｒｉａｌ  Ｐｅｒｉｐｈｅｒａｌ  Ｉｎｔｅｒｆａｃｅ）バスを介してＥＥＰＲＯＭ１８およびスイッチャ１６ａが接続されている。
【００３４】
ＥＥＰＲＯＭ１８は、ＳＰＩバスのＣＬＫ線３６を用いてクロック同期をとり、ＤａｔａＩｎ線３７でデータを入力し、ＤａｔａＯｕｔ線３８でデータを出力する。また、ＣＳ端子３９はグランドに接続されており、ＥＥＰＲＯＭ１８は常にセレクト状態となっている。
【００３５】
通常、メモリを共有する場合は、共有するための回路が必要であるが、ここではスイッチャ１６ａと非接触ＩＣモジュール１７が同時にＥＥＰＲＯＭ１８をアクセスすることはないので、このような単純な回路構成としている。
【００３６】
スイッチャ１６ｂに対しても同様の構成となっている。
【００３７】
図３は、本発明の実施例１に係わるメモリカード１１のＥＥＰＲＯＭ１８に格納されている情報を示すイメージ図である。図３（ａ）は、ＥＥＰＲＯＭ１８のアドレスマップを示すイメージ図、また、図３（ｂ）は、認証情報４１の詳細を示すイメージ図である。
【００３８】
図３（ａ）に示すように、ＥＥＰＲＯＭ１８は、上位アドレスの非接触ＩＣモジュール用メモリ領域に非接触ＩＣモジュール１７で用いる認証情報４１を持ち、下位アドレスのスイッチャ用メモリ領域にスイッチャ１６ａ、１６ｂで用いる回路情報を持っている。
【００３９】
回路情報は、スイッチャ１６ａ、１６ｂの配線接続を設定する情報であり、スイッチャ１６ａ、１６ｂが自動的にロードするロード時回路情報４２、メモリカード１１をアクセス不可能とするＬＯＣＫ用回路情報４３、メモリカード１１を利用可能とするＵＮＬＯＣＫ用回路情報４４、および拡張利用など予備の回路情報であるその他回路情報４５がある。
【００４０】
電源投入時などのメモリカード１１が初期化されたときは、スイッチャ１６ａ、１６ｂは、ロード時回路情報４２を自動的に読み込み、これに基づいて配線接続を設定する。メモリカード１１が出荷された初期状態では、ロード時回路情報４２には、ＵＮＬＯＣＫ用回路情報４４が格納されている。また、メモリカード１１へのアクセスを禁止する状態では、ロード時回路情報４２には、ＬＯＣＫ用回路情報４３が格納されている。
【００４１】
認証情報４１は、図３（ｂ）に示すように、パスワード情報４６と認証フラグ４７からなるユーザ認証、およびメモリカード１１のアクセス可否を示すアクセスフラグ４８から構成されている。
【００４２】
パスワード情報４６は、個人単位のアクセスを識別するための個人認証に用いられ、後述するように、例えば、公開鍵方式により安全に設定されている。
【００４３】
認証フラグ４７は、パスワード情報４６による個人認証の成否を示している。
【００４４】
次に、スイッチャ１６ａの詳細を説明する。
【００４５】
図４は、本発明の実施例１に係わるメモリカード１１におけるスイッチャ１６ａの構成を示す回路図である。
【００４６】
本発明の実施例１に係わるメモリカード１１のスイッチャ１６ａは、端子１３ａ〜１３ｆに接続されるインターフェース５１ａ、Ｉ／Ｏ−Ｉ／Ｆ部２０に接続されるインターフェース５１ｂ、インターフェース５１ａからの行配線５２ａ〜５２ｆ、インターフェース５１ｂからの列配線５３ａ〜５３ｆ（図では、横方向に行配線５２ａ〜５２ｆ、縦方向に列配線５３ａ〜５３ｆを配置している。）、行配線５２ａ〜５２ｆと列配線５３ａ〜５３ｆの交差位置に配置されたスイッチＱ１１〜Ｑ６６、スイッチＱ１１〜Ｑ６６を設定するためのスイッチ設定回路５４、およびスイッチ設定回路５４からの制御線５５ａ〜５５ｆを備えている。
【００４７】
行配線５２ａ〜５２ｆと列配線５３ａ〜５３ｆは、それぞれの交差位置にあるスイッチＱ１１〜Ｑ６６の設定によって接続されるか否かが決定され、デフォルトでは、図４に示したように、接続されていない状態、つまり、切断状態（以下、これを「ＬＯＣＫ状態」という。）である。
【００４８】
スイッチ設定回路５４は、ＥＥＰＲＯＭ１８と接続され、ＥＥＰＲＯＭ１８から回路情報を読み出して、制御線５５ａ〜５５ｆによってスイッチＱ１１〜Ｑ６６のオン／オフを制御する。図に示したように、制御線５５ａ〜５５ｆは、それぞれが６ｂｉｔ構成であり、すべてのスイッチを独立に制御することができる。つまり、スイッチ設定回路５４は、いわゆるデコーダと呼ばれる構成になっている。
【００４９】
スイッチＱ１１〜Ｑ６６は、例えば、半導体トランジスタを用いることができる。
【００５０】
半導体トランジスタは、ベースに電流が流れるとエミッタとコレクタ間に電流が流れ、ベースに電流を流さなければ、エミッタとコレクタ間に電流は流れない。
【００５１】
従って、スイッチ設定回路５４からの制御線５５ａ〜５５ｆをベースに、行配線５２ａ〜５２ｆをエミッタに、列配線５３ａ〜５３ｆをコレクタにそれぞれ接続することでスイッチャ１６ａの構成を容易に実現することができる。
【００５２】
図５は、本発明の実施例１に係わるメモリカード１１におけるスイッチャ１６ａの動作状態を示す回路図である。ここでは、すべての信号線、つまり、ＣＬＫ、ＣＭＤ、ＤＡＴ０〜ＤＡＴ３が接続されている状態（以下、これを「ＵＮＬＯＣＫ状態」という。）を示した。
【００５３】
図では、オン状態になっているスイッチＱ１１、Ｑ２２、Ｑ３３、Ｑ４４、Ｑ５５、およびＱ６６を太線で示した。
【００５４】
メモリカード１１の電源投入時などに、ＥＥＰＲＯＭ１８に格納されていたロード時回路情報４２がスイッチ設定回路５４にロードされ、これに従ってスイッチＱ１１〜Ｑ６６のオン／オフが設定される。
【００５５】
例えば、ロード時回路情報４２にＵＮＬＯＣＫ用回路情報４４がコピーされていれば、図５のＵＮＬＯＣＫ状態となる。
【００５６】
また、ロード時回路情報４２にＬＯＣＫ用回路情報４３がコピーされていれば、図４のＬＯＣＫ状態となる。
【００５７】
ここでは、スイッチャ１６ａを説明したが、スイッチャ１６ｂについても同様である。違いは、インターフェース５１ａにＮＡＮＤメモリ１５が接続され、インターフェース５１ｂにメモリＩ／Ｆ部２１が接続されることである。
【００５８】
また、図４および図５では、信号配線についての回路図を示したが、スイッチャ１６ａは、他に電源線（ＶＤＤ）およびグランド線（ＧＮＤ）についても同様にオン／オフ可能な構成になっている。
【００５９】
次に、上述した構成を持つメモリカード１１の動作を説明する。
【００６０】
図６は、本発明の実施例１に係わるメモリカード１１における利用方法の一例を示すイメージ図である。
【００６１】
ユーザＡとユーザＢはお互い離れた場所におり、ユーザＡはメモリカード１１と、メモリカード１１を制御するホスト機器Ａ（以下、「ホストＡ」という。）を持ち、ユーザＢはメモリカード１１を制御するホスト機器Ｂ（以下、「ホストＢ」という。）を持っている。
【００６２】
ホストＡおよびホストＢは、それぞれ、メモリカード１１に接続可能なメモリカードリーダ／ライタ６１ａ、６１ｂを備えている。メモリカード１１は、メモリカードリーダ／ライタ６１ａ、６１ｂに挿入され、端子１３ａ〜１３ｉが接続されるカードＩ／Ｆ部１９を介してデータを送受信する。
【００６３】
また、ホストＡおよびホストＢは、それぞれ、非接触ＩＣモジュール１７経由でメモリカード１１にアクセス可能な非接触ＩＣカードリーダ／ライタ６２ａ、６２ｂを備えている。非接触ＩＣカードリーダ／ライタ６２ａ、６２ｂは、メモリカード１１と物理的に接続する必要はなく、メモリカード１１を近づけるだけで無線でデータのやり取りを行うことができる。
【００６４】
メモリカードリーダ／ライタ６１ａ、６１ｂおよび非接触ＩＣカードリーダ／ライタ６２ａ、６２ｂは、それぞれ、ＵＳＢ−Ｉ／ＦでホストＡ、ホストＢに接続されている。
【００６５】
ユーザＡは、ホストＡでメモリカード１１にデータを書き込み、さらに、メモリカード１１をＬＯＣＫ状態にしてユーザＢに送付する。メモリカード１１を受け取ったユーザＢは、あらかじめ安全に設定されているパスワード情報４６４６を使って個人認証を行い、メモリカード１１をＵＮＬＯＣＫ状態にしてデータにアクセスする。
【００６６】
図７は、本発明の実施例１に係わるメモリカード１１の利用におけるホストの動作を示すフロー図である。ここでは、図６で示したように、ユーザＡがユーザＢへメモリカード１１を送付する場合を示した。
【００６７】
本発明の実施例１に係わるメモリカード１１の利用におけるホストＡの動作は、個人認証に使用するパスワードを作成するパスワード作成ステップ７１、データをＮＡＮＤメモリ１５に書き込むデータ格納ステップ７２、メモリカード１１をＬＯＣＫ状態にするＬＯＣＫ処理ステップ７３、およびメモリカード１１をホストＢへ送付するカード送付ステップ７４とから構成されている。
【００６８】
また、本発明の実施例１に係わるメモリカード１１の利用におけるホストＢの動作は、個人認証に使用するパスワードを取得するパスワード取得ステップ７５、ホストＡからメモリカード１１を受け取るカード受領ステップ７６、メモリカード１１をＵＮＬＯＣＫ状態にするＵＮＬＯＣＫ処理ステップ７７、メモリカード１１を初期化するカード初期化ステップ７８、およびＮＡＮＤメモリ１５にアクセスするカードアクセスステップ７９とから構成されている。
【００６９】
パスワード作成ステップ７１では、ホストＡは、まず、非接触ＩＣカードリーダ／ライタ６２ａ経由で、個人認証に用いるユーザ認証用パスワードをメモリカード１１のパスワード情報４６に書き込む。同時に、認証フラグ４７に“ＮＧ”を、アクセスフラグ４８に“ＵＮＬＯＣＫ”を書き込む。
【００７０】
次に、後述する公開鍵方式により作成されたユーザＢの公開鍵でユーザ認証用パスワードを暗号化し、これをホストＢへ送付する。
【００７１】
パスワード取得ステップ７５では、ホストＢは、ホストＡから受け取った暗号化されたパスワードをユーザＢのプライベート鍵で復号化する。
【００７２】
データ格納ステップ７２では、ホストＡは、メモリカードリーダ／ライタ６１ａ経由で、書き込みコマンドとデータをＵＮＬＯＣＫ状態のメモリカード１１へ送信する。これらを受信したカードコントローラ１４は、書き込みコマンドに従って、受け取ったデータをＮＡＮＤメモリ１５に格納する。
【００７３】
この時、ＮＡＮＤメモリ１５に格納されたデータは暗号化されていない。
【００７４】
ＬＯＣＫ処理ステップ７３では、ホストＡは、非接触ＩＣカードリーダ／ライタ６２ａを介してメモリカード１１にＬＯＣＫ指示を送信する。これを受け取った非接触ＩＣモジュール１７は、ＥＥＰＲＯＭ１８のＬＯＣＫ用回路情報４３をロード時回路情報４２へコピーすることで、メモリカード１１のＬＯＣＫ処理を行う。
【００７５】
この段階では、スイッチャ１６ａ、１６ｂは図４に示したＬＯＣＫ状態にはなっていないが、メモリカード１１の次の電源投入時にロード時回路情報４２がスイッチャ１６ａ、１６ｂに読み込まれるので、メモリカード１１は実質的にＬＯＣＫ状態と同等である。
【００７６】
次に、カード送付ステップ７４およびカード受領ステップ７６で、ホストＡはＬＯＣＫ状態にあるメモリカード１１をホストＢへ送付し、ホストＢはこれを受け取る。
【００７７】
ＵＮＬＯＣＫ処理ステップ７７では、ホストＢは、非接触ＩＣカードリーダ／ライタ６２ｂを介してメモリカード１１にＵＮＬＯＣＫ指示を送信する。これを受け取った非接触ＩＣモジュール１７は、ＥＥＰＲＯＭ１８のＵＮＬＯＣＫ用回路情報４４をロード時回路情報４２へコピーすることで、メモリカード１１のＵＮＬＯＣＫ処理を行う。
【００７８】
ＬＯＣＫ処理ステップ７３と同様に、この段階でメモリカード１１はＵＮＬＯＣＫ状態と同等である。
【００７９】
カード初期化ステップ７８では、ＵＮＬＯＣＫ処理ステップ７７でＵＮＬＯＣＫ状態にされたメモリカード１１が、ホストＢのメモリカードリーダ／ライタ６１ｂに挿入され、初期化される。
【００８０】
カードアクセスステップ７９では、メモリカード１１のカードコントローラ１４は、メモリカードリーダ／ライタ６１ｂを介してホストＢから受信したコマンドに従って所望の処理を実行する。例えば、ホストＢは読み出しコマンドを発行してメモリカード１１に格納してあるデータを読み出すことができる。
【００８１】
このようにして、ＵＮＬＯＣＫ処理およびカード初期化処理が行われたメモリカード１１のＮＡＮＤメモリ１５は、カードアクセスステップ７９で、自由に読み書きできるようになる。
【００８２】
従って、暗号復号化などの煩雑な処理を必要とせず、データ格納ステップ７２でＮＡＮＤメモリ１５に格納されたデータは、容易に読み出して利用することができる。
【００８３】
次に、ＬＯＣＫ処理ステップ７３およびＵＮＬＯＣＫ処理ステップ７７の詳細な動作フローを説明する。
【００８４】
図８は、本発明の実施例１に係わるメモリカード１１のＬＯＣＫ処理およびＵＮＬＯＣＫ処理における動作を示すフロー図である。ホストＡおよびホストＢでの動作は同様なので、ここでは、これらを単に「ホスト」という。
【００８５】
本発明の実施例１に係わるメモリカード１１のＬＯＣＫ処理およびＵＮＬＯＣＫ処理におけるホストの動作は、ＬＯＣＫ処理またはＵＮＬＯＣＫ処理をユーザが選択する処理選択ステップ８１、ユーザ認証用パスワードを入力するパスワード入力ステップ８２、選択された処理がＬＯＣＫ処理であるかを判定するＬＯＣＫ判定ステップ８３、メモリカード１１へＬＯＣＫコマンドを送信するＬＯＣＫ指示ステップ８４、選択された処理がＵＮＬＯＣＫ処理であるかを判定するＵＮＬＯＣＫ判定ステップ８５、およびメモリカード１１へＵＮＬＯＣＫコマンドを送信するＵＮＬＯＣＫ指示ステップ８６とから構成されている。
【００８６】
また、本発明の実施例１に係わるメモリカード１１のＬＯＣＫ処理およびＵＮＬＯＣＫ処理におけるメモリカード１１の動作は、入力されたユーザ認証用パスワードが正しいかを判定するパスワードチェックステップ８７、ＬＯＣＫ用回路情報４３をロード時回路情報４２へコピーするＬＯＣＫ設定ステップ８８、およびＵＮＬＯＣＫ用回路情報４４をロード時回路情報４２へコピーするＵＮＬＯＣＫ設定ステップ８９とから構成されている。
【００８７】
処理選択ステップ８１では、ホストは、表示装置に“メモリカード１１ＬＯＣＫ”と“メモリカード１１ＵＮＬＯＣＫ”という選択画面を表示している。ユーザがどちらかを選択すると、ホストは、それをユーザ指示として記憶し、表示画面をユーザ認証用パスワード入力画面に切り替える。
【００８８】
パスワード入力ステップ８２では、ホストは、ユーザ認証用パスワード入力画面で入力されたユーザ認証用パスワードを非接触ＩＣカードリーダ／ライタ６２ａまたは６２ｂへ送り、その電磁誘導部３５を介してメモリカード１１の非接触ＩＣモジュール１７に送信する。
【００８９】
パスワードチェックステップ８７では、メモリカード１１の非接触ＩＣモジュール１７は、受信したユーザ認証用パスワードをＥＥＰＲＯＭ１８の認証情報４１にあるパスワード情報４６と比較し、パスワードチェックを行う。
【００９０】
これらが一致した場合（“ＯＫ”）、非接触ＩＣモジュール１７は、認証情報４１にある認証フラグ４７に“ＯＫ”を設定し、さらに、ユーザ認証が成功したことを非接触ＩＣカードリーダ／ライタ６２ａまたは６２ｂを介してホストに通知する。
【００９１】
ユーザ認証用パスワードとパスワード情報４６が一致しなければ（“ＮＧ”）、非接触ＩＣモジュール１７は、認証フラグ４７に“ＮＧ”を設定し、さらに、ユーザ認証が失敗したことをホストに通知し、処理を終了する。
【００９２】
ホストは、ユーザ認証の失敗を受け取ると“認証失敗”と画面に表示して、処理を終了する。
【００９３】
また、ホストは、メモリカード１１からのユーザ認証成功の通知を受け取ると、“認証成功”と画面表示する。そして、ＬＯＣＫ判定ステップ８３で、処理選択ステップ８１で記憶したユーザ指示が“ＬＯＣＫ”であるかを判定する。
【００９４】
“ＬＯＣＫ”であれば（“ＹＥＳ”）、ホストは、ＬＯＣＫ指示ステップ８４で、非接触ＩＣカードリーダ／ライタ６２ａまたは６２ｂを介して、ＬＯＣＫコマンドをメモリカード１１へ送信する。
【００９５】
“ＬＯＣＫ”でなければ（“ＮＯ”）、ホストの動作は、ＵＮＬＯＣＫ判定ステップ８５へ移行する。
【００９６】
ホストからＬＯＣＫコマンドを受け取ると、メモリカード１１の非接触ＩＣモジュール１７は、ＥＥＰＲＯＭ１８のＬＯＣＫ用回路情報４３を読み出し、ロード時回路情報４２にコピーする。さらに、非接触ＩＣモジュール１７は認証情報４１のアクセスフラグ４８を“ＬＯＣＫ”に変更し、処理を終了する。
【００９７】
これにより、メモリカード１１は実質的にＬＯＣＫ状態に移行する。
【００９８】
ＵＮＬＯＣＫ判定ステップ８５では、ホストは、処理選択ステップ８１で記憶したユーザ指示が“ＵＮＬＯＣＫ”であるかを判定する。
【００９９】
“ＵＮＬＯＣＫ”であれば（“ＹＥＳ”）、ホストは、ＵＮＬＯＣＫ指示ステップ８６で、非接触ＩＣカードリーダ／ライタ６２ａまたは６２ｂを介して、ＵＮＬＯＣＫコマンドをメモリカード１１へ送信する。
【０１００】
“ＵＮＬＯＣＫ”でなければ（“ＮＯ”）、ホストの動作は終了する。
【０１０１】
ホストからＵＮＬＯＣＫコマンドを受け取ると、メモリカード１１の非接触ＩＣモジュール１７は、ＥＥＰＲＯＭ１８のＵＮＬＯＣＫ用回路情報４４を読み出し、ロード時回路情報４２にコピーする。さらに、非接触ＩＣモジュール１７は、認証情報４１のアクセスフラグ４８を“ＵＮＬＯＣＫ”に変更し、処理を終了する。
【０１０２】
これにより、メモリカード１１は実質的にＵＮＬＯＣＫ状態に移行する。
【０１０３】
次に、カード初期化ステップ７８の詳細な動作フローを説明する。
【０１０４】
図９は、本発明の実施例１に係わるメモリカード１１におけるカード初期化の動作を示すフロー図である。
【０１０５】
本発明の実施例１に係わるメモリカード１１におけるカード初期化の動作は、回路情報設定ステップ９１、接続判定ステップ９２、および初期化処理ステップ９３とから構成されている。
【０１０６】
回路情報設定ステップ９１では、メモリカード１１は、ＥＥＰＲＯＭ１８のロード時回路情報４２をスイッチャ１６ａ、１６ｂにロードする。
【０１０７】
接続判定ステップ９２では、メモリカード１１は、ロードされた回路情報に従ってスイッチャ１６ａ、１６ｂの配線接続を行う。
【０１０８】
ＵＮＬＯＣＫ状態のメモリカード１１の場合（“ＯＫ”）は、メモリカード１１の端子１３ａ〜１３ｉとカードコントローラ１４、カードコントローラ１４とＮＡＮＤメモリ１５との配線が正しく接続され、動作は初期化処理ステップ９３へ移行する。
【０１０９】
ＬＯＣＫ状態の場合（“ＮＧ”）は、スイッチャ１６ａ、１６ｂでの配線接続は行われず、カードコントローラ１４に電源が供給されないため、カードコントローラ１４の初期化は行われず、動作は終了する。この状態でメモリカード１１のＣＭＤ端子１３ｆに読み出しコマンドを入力しても、カードコントローラ１４は読み出し処理を実行しない。
【０１１０】
初期化処理ステップ９３では、まずカードコントローラ１４に電源が供給され、続いてＩ／Ｏ−Ｉ／Ｆ部２０、ＲＯＭ２２、ＳＲＡＭ２３、ＣＰＵ２５、メモリＩ／Ｆ部２１、レジスタ２４、およびＮＡＮＤメモリ１５が初期化される。
【０１１１】
そして、ＲＯＭ２２からファームウェアが読み出されてＳＲＡＭ２３に格納され、カードコントローラ１４の準備が完了する。
【０１１２】
次に、ＣＭＤ端子１３ｆ、ＤＡＴ端子１３ｂ〜１３ｆを介してホストから規定の初期化コマンドを受信すると、メモリカード１１の初期化が完了する。
【０１１３】
次に、ユーザ認証用パスワードの暗号化に使用される公開鍵方式について説明する。
【０１１４】
図１０は、本発明の実施例１に係わるメモリカード１１におけるユーザ認証用パスワードの暗号化に使用される公開鍵方式を示すフロー図である。
【０１１５】
本発明の実施例１に係わるメモリカード１１におけるユーザ認証用パスワードの暗号化に使用される公開鍵方式は、ユーザＡの鍵を作成する鍵Ａ作成ステップ１０１、ユーザＢの鍵を作成する鍵Ｂ作成ステップ１０２、ホストＡにユーザＢの公開鍵Ｂを登録する鍵Ｂ登録ステップ１０３、およびホストＢにユーザＡの公開鍵Ａを登録する鍵Ａ登録ステップ１０４とから構成されている。
【０１１６】
鍵Ａ作成ステップ１０１および鍵Ｂ作成ステップ１０２では、それぞれ、ユーザＡおよびユーザＢの公開鍵、プライベート鍵が作成され、プライベート鍵作成用パスワードとともに、それぞれのホストに登録される。そして、公開鍵ＡがホストＢへ、公開鍵ＢがホストＡへ送付される。
【０１１７】
鍵Ｂ登録ステップ１０３では、ホストＢから送られてきたユーザＢの公開鍵ＢがホストＡに登録される。
【０１１８】
鍵Ａ登録ステップ１０４では、ホストＡから送られてきたユーザＡの公開鍵ＡがホストＢに登録される。
【０１１９】
このようにして登録された公開鍵を用いて、図７に示したパスワード作成ステップ７１およびパスワード設定ステップ７５が実行される。
【０１２０】
上記実施例１によれば、独立したインターフェースである非接触ＩＣモジュール１７によりスイッチャ１６ａ、１６ｂの配線接続を制御でき、ＮＡＮＤメモリ１５に格納されたデータへのアクセス経路を制御できるので、データを暗号化することなくメモリカード１１のデータ保護を個人単位で容易に行うことができる。
【０１２１】
上述の実施例１では、ＥＥＰＲＯＭ１８に回路情報としてＬＯＣＫ用回路情報４３、ＵＮＬＯＣＫ用回路情報４４、その他回路情報４５を持ったが、本発明はこれに限られるものではなく、これら以外に一部ＬＯＣＫ用回路情報、一定時間ＬＯＣＫ用回路情報など複数の回路情報を持ち、ユーザの指示に従って非接触ＩＣモジュール１７が選択するようにしてもよい。
【０１２２】
また、カード初期化時にロード時回路情報４２からスイッチャ１６ａ、１６ｂに回路情報をロードしたが、ＬＯＣＫ処理時またはＵＮＬＯＣＫ処理時にロードしてもよい。
【０１２３】
さらに、実施例１ではＬＯＣＫ時にＬＯＣＫ用回路情報４３をロード時回路情報４２にコピーしたが、本発明はこれに限られるものではなく、ロード時回路情報４２のデータを削除してもよい。
【０１２４】
また、別の方法として、ＬＯＣＫ時に、ＬＯＣＫ用回路情報４３が格納してあるアドレスと、ロード時回路情報４２を格納するアドレスをメモリカード１１へ送付し、そのアドレスに従いＬＯＣＫ用回路情報４３をロード時回路情報４２のエリアにコピーしてもよい。
【０１２５】
この場合、ＵＮＬＯＣＫ時は、ＵＮＬＯＣＫ用回路情報４４が格納してあるアドレスと、ロード時回路情報４２を格納するアドレスをメモリカード１１へ送付し、そのアドレスに基づいてＵＮＬＯＣＫ用回路情報４４をロード時回路情報４２のエリアにコピーする。
【０１２６】
さらに、回路情報そのものを送付するという構成でも良い。例えば、ＬＯＣＫしたユーザは、ＵＮＬＯＣＫ用回路情報４４を同時に送付する。これらを受け取ったユーザはＵＮＬＯＣＫ時にそのＵＮＬＯＣＫ用回路情報４４をロード時回路情報４２のエリアにコピーする。この時、回路情報自体は暗号化して送付する。
【０１２７】
さらに、上述の実施例１では、ＬＯＣＫ時にすべての配線を切断したが、本発明はこれに限られるものではなく、ＣＭＤ線、電源線、およびグランド線のみを接続しておいて、ホスト機器１２は、メモリカード１１とのデータ送受信はできないものの、基本的なコマンドの送受信はできるようにしておいても良い。このようにすれば、ＣＭＤ線を利用することによりメモリカード１１の状態を確認できる。
【実施例２】
【０１２８】
図１１は、本発明の実施例２に係わるメモリカードを示す回路ブロック図である。
【０１２９】
本発明の実施例２に係わるメモリカード１１１は、ホスト機器１１２との接続に用いる端子１１３ａ〜１１３ｉ、カード全体を制御するカードコントローラ１１４、ホスト機器１１２から受信したデータを記憶保存するＮＡＮＤメモリ１１５、ホスト機器１１２との間で情報を非接触で送受信する非接触ＩＣモジュール１１７、および非接触ＩＣモジュール１１７の制御情報やカードコントローラ１１４のファームウェアなどが格納されているＥＥＰＲＯＭ１１８を備えている。
【０１３０】
実施例１との違いは、実施例２にはスイッチャ１６ａおよび１６ｂが存在しないことと、ＥＥＰＲＯＭ１１８およびカードコントローラ１１４周りの回路接続が異なる点である。
【０１３１】
実施例２では、カードコントローラ１１４のファームウェアを非接触ＩＣモジュール１１７を介して置き換えることでスイッチャ１６ａおよび１６ｂがなくとも同じ効果を実現できる。
【０１３２】
つまり、ファームウェアによって、ホスト機器１１２からのコマンド等を無視することで実施例１のＬＯＣＫ状態を実現し、逆に、コマンド等を正しく処理することでＵＮＬＯＣＫ状態を実現する。
【０１３３】
カードコントローラ１１４を除く各回路ブロックの構成や動作は、実施例１と同様なので説明は省略する。
【０１３４】
カードコントローラ１１４は、ホスト機器１１２とのインターフェースであるＩ／Ｏ−Ｉ／Ｆ部１２０、ＮＡＮＤメモリ１１５とのインターフェースであるメモリＩ／Ｆ部１２１、ファームウェアを実行するためのワークメモリであるＳＲＡＭ１２３、情報レジスタ１２４を格納するレジスタ１２４、およびこれらをファームウェアによって制御するＣＰＵ１２５で構成されている。
【０１３５】
これらの回路ブロックの詳細は、実施例１と同様なので説明は省略する。
【０１３６】
カードコントローラ１１４のファームウェアは電気的に書き換え可能なＥＥＰＲＯＭ１１８に格納されている。
【０１３７】
図１２は、本発明の実施例２に係わるメモリカード１１１におけるＥＥＰＲＯＭ１１８の接続を示す回路ブロック図である。
【０１３８】
ＥＥＰＲＯＭ１１８および非接触ＩＣモジュール１１７は、パラレルＩ／Ｆを持っており、カードコントローラ１１４および非接触ＩＣモジュール１１７がＥＥＰＲＯＭ１１８に接続されている。
【０１３９】
ＥＥＰＲＯＭ１１８は、アドレス（ＡＤＤ）、データ（ＤＡＴＡ）、ライト／リード（Ｗ／Ｒ）、チップイネーブル（ＣＥ）からなるパラレルＩ／Ｆを有し、非接触ＩＣモジュール１１７およびカードコントローラ１１４は、図１２に示したように、イネーブル付きバッファ１２６ａ〜１２６ｈを介して、このパラレルＩ／Ｆに接続されている。
【０１４０】
本実施例では、非接触ＩＣモジュール１１７とカードコントローラ１１４が同時にＥＥＰＲＯＭ１１８へアクセスすることはない。また、バス上での信号切り替えのタイミングもクリティカルではなく、さらに、非接触ＩＣモジュール１１７がＬＯＣＫ処理またはＵＮＬＯＣＫ処理を行っている間は、カードコントローラ１１４のＣＰＵ１２５がＥＥＰＲＯＭ１１８にアクセスすることはない。
【０１４１】
すなわち、ホスト機器１１２が非接触ＩＣモジュール１１７を利用してメモリカード１１１にアクセスしている間は、非接触ＩＣモジュール１１７側のイネーブル付きバッファ１２６ａ〜１２６ｄがイネーブルになり、イネーブル付きバッファ１２６ｅ〜１２６ｈはディスエーブルになる。また、ホスト機器１１２がカードＩ／Ｆ部１１９を介してメモリカード１１１にアクセスしている間は、カードコントローラ１１４側のイネーブル付きバッファ１２６ｅ〜１２６ｈがイネーブルになり、イネーブル付きバッファ１２６ａ〜１２６ｄはディスエーブルになる。
【０１４２】
ＥＥＰＲＯＭ１１８には、非接触ＩＣモジュール１１７とカードコントローラ１１４のファームウェア、及びデータが格納されている。メモリカード１１１がＬＯＣＫされた状態にある場合は、カードコントローラ１１４のファームウェアは、ホスト側からのデータ送受コマンドを受け付けないようにプログラムされている。逆に、ＵＮＬＯＣＫ状態の場合は、通常のアクセス動作をするようにプログラムされている。
【０１４３】
上記実施例２によれば、実施例１で述べた効果に加え、非接触ＩＣモジュール１１７とカードコントローラ１１４のファームウェアが同一のＥＥＰＲＯＭ１１８に格納されるので、実施例１と同じ機能を持ったメモリカード１１１をより安価に実現することができる。
【０１４４】
上述の実施例２では、ＬＯＣＫされた場合にカードコントローラ１１４は、ホスト機器１１２からのデータ送受コマンドを受け付けないとしたが、本発明はこれに限られるものではなく、利用可能なコマンドを制限する、または、ＬＯＣＫ時のコマンドとＵＮＬＯＣＫ時のコマンドを完全に分けても良い。
【０１４５】
また、カードコントローラ１１４は、プログラムマブルなＬＳＩであっても良い。
【０１４６】
上述の実施例１および実施例２では、ＬＯＣＫ処理またはＵＮＬＯＣＫ処理に用いるユーザ認証パスワードを公開鍵で暗号化して送付する例を示したが、本発明はこれに限られるものではなく、共通鍵暗号方式を利用しても良い。
【０１４７】
また、ＬＯＣＫ処理時またはＵＮＬＯＣＫ処理時にユーザ認証パスワードで個人認証を行ったが、声認証、顔認証などの人体認証を用いてよい。
【０１４８】
さらに、ユーザ認証用パスワードをメモリカードのＥＥＰＲＯＭに格納して非接触ＩＣモジュールを介してユーザ認証を行ったが、本発明はこれに限られるものではなく、メモリカード１１内の書き換え可能なメモリ領域に格納してもよいし、ホスト機器に格納してホスト機器でユーザ認証を行ってもよい。
【０１４９】
また、非接触ＩＣカードモジュールとして近接型を使用したが、密着型（ＩＳＯ／ＩＥＣ  １０５３６）、または近傍型（ＩＳＯ／ＩＥＣ１５６９３）を使用してもよい。
【０１５０】
さらに、上述の実施例１および実施例２では、データは暗号化をしないで格納したが、本発明はこれに限られるものではなく、なんらかの暗号化を行って格納してもよい。
【０１５１】
さらに、上述の実施例１および実施例２では、メモリとしてＮＡＮＤメモリを使ったが、本発明はこれに限られるものではなく、ＮＯＲメモリ、ＦＲＡＭメモリなどその他の不揮発性メモリでもよい。
【０１５２】
さらに、上述の実施例１および実施例２では、メモリカードの接続端子を９ピンとしたが、本発明はこれに限られるものではない。
【図面の簡単な説明】
【０１５３】
【図１】本発明の実施例１に係わるメモリカードを示す回路ブロック図。
【図２】本発明の実施例１に係わるメモリカードの非接触ＩＣモジュールを示す回路ブロック図。
【図３】本発明の実施例１に係わるメモリカードのＥＥＰＲＯＭに格納されている情報を示すイメージ図。
【図４】本発明の実施例１に係わるメモリカードにおけるスイッチャの構成を示す回路図。
【図５】本発明の実施例１に係わるメモリカードにおけるスイッチャの動作状態を示す回路図。
【図６】本発明の実施例１に係わるメモリカードにおける利用方法の一例を示すイメージ図。
【図７】本発明の実施例１に係わるメモリカードの利用におけるホストの動作を示すフロー図。
【図８】本発明の実施例１に係わるメモリカードのＬＯＣＫ処理およびＵＮＬＯＣＫ処理における動作を示すフロー図。
【図９】本発明の実施例１に係わるメモリカードにおけるカード初期化の動作を示すフロー図。
【図１０】本発明の実施例１に係わるメモリカード１１におけるユーザ認証用パスワードの暗号化に使用される公開鍵方式を示すフロー図。
【図１１】本発明の実施例２に係わるメモリカードを示す回路ブロック図。
【図１２】本発明の実施例２に係わるメモリカードにおけるＥＥＰＲＯＭの接続を示す回路ブロック図。
【符号の説明】
【０１５４】
１１、１１１  メモリカード
１２、１１２  ホスト機器
１３ａ〜１３ｉ、１１３ａ〜１１３ｉ  端子
１４、１１４  カードコントローラ
１５、１１５  ＮＡＮＤメモリ
１６ａ、１６ｂ  スイッチャ
１７、１１７  非接触ＩＣモジュール
１８、１１８  ＥＥＰＲＯＭ
１９、１１９  カードＩ／Ｆ部
２０、１２０  Ｉ／Ｏ−Ｉ／Ｆ部
２１、１２１  メモリＩ／Ｆ部
２２  ＲＯＭ
２３、１２３  ＳＲＡＭ
２４、１２４  レジスタ
２５、１２５  ＣＰＵ
３１  制御部
３２  変調部
３３  復調部
３４  電源部
３５  電磁誘導部
３６  ＣＬＫ線
３７  ＤａｔａＩｎ線
３８  ＤａｔａＯｕｔ線
４１  認証情報
４２  ロード時回路情報
４３  ＬＯＣＫ用回路情報
４４  ＵＮＬＯＣＫ用回路情報
４５  その他回路情報
４６  パスワード情報
４７  認証フラグ
４８  アクセスフラグ
５１ａ、５１ｂ  インターフェース
５２ａ〜５２ｆ  行配線
５３ａ〜５３ｆ  列配線
５４  スイッチ設定回路
５５ａ〜５５ｆ  制御線
６１ａ、６１ｂ  メモリカードリーダ／ライタ
６２ａ、６２ｂ  非接触ＩＣカードリーダ／ライタ
７１  パスワード作成ステップ
７２  データ格納ステップ
７３  ＬＯＣＫ処理ステップ
７４  カード送付ステップ
７５  パスワード設定ステップ
７６  カード受領ステップ
７７  ＵＮＬＯＣＫ処理ステップ
７８  カード初期化ステップ
７９  カードアクセスステップ
８１  処理選択ステップ
８２  パスワード入力ステップ
８３  ＬＯＣＫ判定ステップ
８４  ＬＯＣＫ指示ステップ
８５  ＵＮＬＯＣＫ判定ステップ
８６  ＵＮＬＯＣＫ指示ステップ
８７  パスワードチェックステップ
８８  ＬＯＣＫ設定ステップ
８９  ＵＮＬＯＣＫ設定ステップ
９１  回路情報設定ステップ
９２  接続判定ステップ
９３  初期化処理ステップ
１０１  鍵Ａ作成ステップ
１０２  鍵Ｂ作成ステップ
１０３  鍵Ｂ登録ステップ
１０４  鍵Ａ登録ステップ
１２６ａ〜１２６ｈ  イネーブル付きバッファ
【図１】
2005190276.tif 000003
【図２】
2005190276.tif 000004
【図３】
2005190276.tif 000005
【図４】
2005190276.tif 000006
【図５】
2005190276.tif 000007
【図６】
2005190276.tif 000008
【図７】
2005190276.tif 000009
【図８】
2005190276.tif 000010
【図９】
2005190276.tif 000011
【図１０】
2005190276.tif 000012
【図１１】
2005190276.tif 000013
【図１２】
2005190276.tif 000014