(57)【要約】【課題】  遮光膜を有する構造の薄膜トランジスタにおいて、遮光層の電位が薄膜トランジスタの動作に与える影響を最小限に抑制できるトランジスタ、および積層膜パターンの形成方法を提供する。【解決手段】  遮光層がバックゲートとして機能する場合に、オフリーク電流のバックゲート電圧依存性はＳｉ膜厚によって変動する。このため、チャネル幅方向の膜厚、及びその分布（各膜厚の存在比）を規定することによってオフリーク電流のバックゲート電圧に対するマージンを確保する。つまり、相対膜厚変化に対してバックゲート電圧依存性のシフトが小さい範囲となるように、平均膜厚を規定するか、あるいは相対膜厚変化に対してバックゲート電圧依存性のシフトが大きい平均膜厚においても、膜厚変動を規定することによってバックゲート電圧に対するマージンの劣化を抑制する。【選択図】  図２
2005197618.tif 000002
【特許請求の範囲】
【請求項１】
透光性の基板上に設けられ、遮光材料で形成された遮光膜を含む下地絶縁層と、前記下地絶縁層上に所定のパターンで形成され、活性層を含む多結晶シリコン膜とを具備し、
多結晶シリコン膜にはドレイン側のみか、あるいはソース／ドレイン側のいずれにもＬＤＤ領域を具備し、前記多結晶シリコン膜のうちＬＤＤ（Lightly Doped Drain）領域とチャネル領域の前記基板表面に投影した第１射影は、前記遮光膜を前記基板表面に投影した第２射影に含まれ、シリコン膜厚t、及びそのチャネル幅に対するシリコン膜厚tの存在比率f(t)、前期遮光膜電位Vb、オフリーク電流限界値Icritの関係が、
【数１】
2005197618.tif 000007
膜厚t、あるいはf(t)を規定したことを特徴とする薄膜トランジスタ。
【請求項２】
透光性の基板上に設けられ、遮光材料で形成された遮光膜を含む下地絶縁層と、前記下地絶縁層上に所定のパターンで形成され、活性層を含む多結晶シリコン膜とを具備し、
多結晶シリコン膜にはドレイン側のみか、あるいはソース／ドレイン側のいずれにもＬＤＤ領域を具備し、前記多結晶シリコン膜のうちＬＤＤ領域とチャネル領域の前記基板表面に投影した第１射影は、前記遮光膜を前記基板表面に投影した第２射影に含まれ、
平均シリコン膜厚が３０ｎｍ以下であることを特徴とする薄膜トランジスタ。
【請求項３】
請求項１の構造において、特にＬＤＤ領域とチャネル領域の平均シリコン膜厚が１０ｎｍ以下であることを特徴とする薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ、その製造方法、ならびにそれら用いた表示デバイス、電子機器に関する。
【背景技術】
【０００２】
薄膜トランジスタをガラスや石英などの透光性基板の上に形成する大きな目的は、光透過型の光学デバイスの実現にある。アクティブマトリクス型液晶ディスプレイは、画素のスイッチに薄膜トランジスタを使用した代表例である。そして、パソコンのディスプレイ、ノート型パソコン、携帯電話、ＰＤＡなどの携帯機器、最近では薄型のＴＶとしても利用が進んでいる。これらはディスプレイの表示をそのまま肉眼で直視する形態をとる。一方、拡大投射光学系の中に液晶ディスプレイを組み込んだプロジェクタとしての利用も盛んになってきている。
【０００３】
直視型のディスプレイの場合は、ディスプレイの背面にバックライトを置いてディスプレイを直視するが、プロジェクタに液晶ディスプレイ（液晶ライトバルブ）を使用する場合、直視型に比べてはるかに強い光が照射される。例えば、１型のパネルを１００型相当の画面に拡大投射して、１５型の直視型パネルと同じ明るさにした場合を単純に面積比で計算すると、パネルの単位面積では直射方に比較して２００万倍を超える光量が入射することになる。
【０００４】
光に起因したアクティブマトリクス型液晶ディスプレイの問題のひとつとして、薄膜トランジスタに光が届いて光励起でキャリアが発生することによるリーク電流（光リーク電流）が挙げられる。画素のスイッチとしての薄膜トランジスタは、所定の電圧を画素電極に書き込んだ後はＯＦＦになり、次の書き込みまで電圧を保持しなければならない。しかし、光リーク電流が大きいと書き込んだ電圧が低下してしまいコントラストの低下をもたらす。
【０００５】
このような光リーク電流を抑制するためには、薄膜トランジスタの活性層として機能する半導体層（島状に形成されるのでアイランドと呼ぶこともある）を透光性基板の上に下地絶縁膜を介して直接形成するのではなく、下地絶縁膜の上に金属材料等の遮光性材料による遮光膜を形成した後に、さらに下地絶縁層を重ね、その上に半導体層を形成している。すなわち、透光性基板の下方からの光を遮光膜を用いて遮断するという構造をとっていた。
【０００６】
（平面レイアウトの説明）
従来、このようなライトバルブ用アクティブマトリクス型液晶表示装置では、図５に示すように、ゲート線７とデータ線１０とをそれぞれ直交するようにマトリクス状に配し、ゲート線７とデータ線１０で区画される領域に画素電極であるＩＴＯ（Indium-Tin  Oxite）１８などの透明電極を、ゲート線７とデータ線１０との交差する部分にＴＦＴ（Thin film Transistor）を形成している。図６は図５の丸で囲んだ部分の拡大図であり、ＴＦＴの形成領域を示している。データ線１０にはＴＦＴのソース領域に信号供給するためのデータ線−ＴＦＴコンタクト１６が形成されており、ドレイン電極８と画素電極であるＩＴＯ１８とはＩＴＯ−ＴＦＴコンタクト１７で接続されている。ＴＦＴのチャネル部（ゲート線で覆われた部分）とソース・ドレイン領域の間にはＬＤＤ領域１５が形成されている。
【０００７】
（断面図の説明）
又、図７は、図６のＣ−Ｃ’線での断面図（ａ）とＤ−Ｄ’線での断面図（ｂ）である。ガラス基板１などの透明絶縁性基板上に下地絶縁膜２を介して設けられた下部遮光膜３と、ＴＦＴ上部に設けられたブラックマトリクス１２を有する。つまり、液晶層を挟んでＴＦＴの対向基板側から光が入射する場合、ブラックマトリクス１２で入射光を遮光し、下部遮光膜３によって光学系からの反射光を遮光している。
【０００８】
（ブラックマトリクスの説明）
ブラックマトリクス１２は、図７に示すようにＴＦＴと同じ基板上に層間膜を挟んで形成する場合と、液晶層を挟んでＴＦＴの対向基板上に形成する場合があるが、ブラックマトリクス１２をＴＦＴの対向基板側に形成する場合、２枚の基板の重ねあわせ精度として１０μｍ程度のずれを見込んで、下部遮光膜３よりもその分大きくしなければならない。その結果、開口率が大きくできないという問題がある。
【０００９】
従って、現在ではもっぱらＴＦＴと同一基板上に形成する方法が採られている。この場合、半導体装置製造工程を利用して高い位置合わせ精度が得られるために前記したような大きなマージンを見込む必要はないが、二つの遮光膜とＴＦＴの位置関係が考慮に入っていないため、パネル内での乱反射による光の遮光については対策が十分でなかった。特に、図７（ｂ）に示すように、ゲート線の形成領域では、下部遮光膜３及びブラックマトリクス１２も形成されているため、遮光は十分であるが、図７（ａ）のように、ゲート電極のない、すなわち、画素電極に架かる部分では、画素開口率を高めるために下部遮光膜３及びブラックマトリクス１２共に幅が制限される。そのため、ソース−ドレインに挟まれたポリシリコンからなるチャネルの、これらの電極とゲート線とが重なり合わない領域、すなわち、ＬＤＤ領域１５では、ブラックマトリクス１２のエッジ部分からの入射光が下部遮光膜３の表面で反射されることがないように、ブラックマトリクス１２と下部遮光膜３との幅を調整している。
【００１０】
しかしながら、光学系からの反射光に対しては十分に遮光できるとはいえなかった。つまり、下部遮光膜３のエッジ部分からの反射光がブラックマトリクス１２、データ線１０、下部遮光膜３との間で多重反射することにより、ＬＤＤ領域１５に入射して電流リークの発生原因となっていた。もちろん、入射光、反射光の方向成分はこの例で示したようにゲート線方向に平行な成分のみではなく、様々な方向成分を含むものであり、ゲート線下のチャネル領域にも入射する場合がある。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明の目的は、上述のようなアイランドの下層に遮光膜を有する構造の薄膜トランジスタにおいて、遮光層の電位が薄膜トランジスタの動作に与える影響を最小限に抑制できる薄膜トランジスタ及び積層膜パターンの形成方法を提供することにある。
【００１２】
本発明の他の目的は、動作異常及び表示欠陥を大幅に低減し、良品率及び信頼性を向上して、コストを削減することが可能な薄膜トランジスタ及びそれを応用したライトバルブ等の表示デバイス、半導体デバイスを提供することにある。
【００１３】
より具体的には、Ｓｉ層２３に絶縁膜を介して遮光層２４が隣接する構造を持ち、特にＳｉ層２３のＬＤＤ領域２０，２２にも上記遮光層２４が隣接している構造（図１）において、上記遮光層がバックゲートとして機能する場合に、オフリーク電流のバックゲート電圧依存性はＳｉ膜厚によってシフトする（図２）。縦軸のオフリーク電流がある規定値以下になるようにバックゲート電圧を設定する必要があるが、設定のマージン幅は、図２に示されているようにＳｉ膜厚によってシフトする。バックゲート電圧を各ＴＦＴで独立に設定する場合は大きな問題とならないが、多くの場合はバックゲート電圧を共通に設定するため、Ｓｉ膜厚が変動した場合にすべての素子に対してマージン幅内に抑え込めない可能性がある。また、Ｓｉ膜厚が異なる素子が並列に接続された場合にはたとえバックゲート電圧を独立に設定してもマージン幅が小さくなりうる。例えばチャネル幅方向にＳｉの膜厚分布が変化する場合がこれにあたり、チャネル幅方向にＳｉ膜厚分布が存在する場合に、バックゲート電圧に対して設定マージンがほとんどなくなる現象が生じる場合がある。
【００１４】
本願発明は、上記のような遮光層の電位が薄膜トランジスタの動作に与える影響を最小限に抑制できる薄膜トランジスタ及び積層膜パターンの形成方法を提供することにある。
【課題を解決するための手段】
【００１５】
以下に、発明を実施するための最良の形態・実施例で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１６】
本発明の薄膜トランジスタは、透光性の基板上に設けられ、遮光材料で形成された遮光膜を含む下地絶縁層（５０）と、下地絶縁層上に所定のパターンで形成され、活性層を含む多結晶シリコン膜（６０）とを備え、多結晶シリコン膜（６０）にはドレイン側のみか、あるいはソース／ドレイン側のいずれにもＬＤＤ領域を有し、多結晶シリコン膜（６０）のうちＬＤＤ領域とチャネル領域の基板表面に投影した第１射影は、遮光膜を基板表面に投影した第２射影に含まれ、シリコン膜厚t、及びそのチャネル幅に対するシリコン膜厚tの存在比率f(t)、前期遮光膜電位Vb、オフリーク電流限界値Icritの関係が、
【００１７】
【数２】
2005197618.tif 000003
膜厚t、あるいはf(t)を規定したことを特徴とする。
【００１８】
また、本発明の薄膜トランジスタは、透光性の基板上に設けられ、遮光材料で形成された遮光膜を含む下地絶縁層（５０）と、下地絶縁層上に所定のパターンで形成され、活性層を含む多結晶シリコン膜（６０）とを備え、多結晶シリコン膜（６０）にはドレイン側のみか、あるいはソース／ドレイン側のいずれにもＬＤＤ領域を有し、多結晶シリコン膜（６０）のうちＬＤＤ領域とチャネル領域の前記基板表面に投影した第１射影は、遮光膜を前記基板表面に投影した第２射影に含まれ、平均シリコン膜厚が３０ｎｍ以下であることを特徴とする。
【００１９】
また、本発明の薄膜トランジスタは、請求項１の構造において、特にＬＤＤ領域とチャネル領域の平均シリコン膜厚が１０ｎｍ以下であることを特徴とする。
【発明の効果】
【００２０】
図２の結果から、Ｓｉ膜厚が厚い場合にはテーパーの存在によりバックゲート電圧に対するマージンがなくなることが示唆される。
【００２１】
一方で、Ｓｉ膜厚が30nm以下の領域、特にＳｉ膜厚が10nm以下の領域でＳｉ膜厚の変化に対するバックゲート電圧依存性のシフトが顕著に小さくなる。よって、平均的なＳｉ膜厚を30nm以下、特に10nm以下とすることで、膜厚分布に起因するバックゲート電圧に対するマージン劣化を顕著に抑制することができる。
【００２２】
また図４（a）〜（c）に示したように、Ｓｉ膜厚が厚い場合、例えば60nmの場合では、ＬＤＤ濃度に対してバックゲート電圧依存性が大きくシフトするのに対して、Ｓｉ膜厚が30nm以下、特に10nm以下ではシフト量が著しく小さくなる。よって、この観点でもＳｉ膜厚を30nm以下、更に好適には10nm以下とすることでバックゲート電圧に対するマージン劣化を抑制することができる。
【００２３】
もう一つの観点では、平均的なＳｉ膜厚が比較的厚く、膜厚分布の存在によりバックゲート電圧に対するマージンが小さくなる問題が起こりうる場合においても、各Ｓｉ膜厚の存在比を規定し、マージン減少を制御することが可能である。
【００２４】
図２を用いて具体的に書くと、平均的なＳｉ膜厚が60nmの場合において、チャネル幅方向にＳｉ膜厚が30nmの領域が存在しうる場合においてはその存在確率をf(t=30nm)<0.25とすることでマージン減少を抑制できる。更にＳｉ膜厚が10nm、あるいはそれ以下の領域が存在しうる場合においては、その存在確率をf(t<10nm)<0.0025とすることでマージン減少を抑制できる。詳細には、存在しうる膜厚tに対して、その存在確率f(t)が上記(２)式を満たす範囲に規定することで目的を達成することが可能となる。
【発明を実施するための最良の形態】
【００２５】
遮光層がバックゲートとして機能する場合に、オフリーク電流のバックゲート電圧依存性はＳｉ膜厚によって変動する。
【００２６】
このため、チャネル幅方向の膜厚、及びその分布（各膜厚の存在比）を規定することによってオフリーク電流のバックゲート電圧に対するマージンを確保する。上記の膜厚分布は、意図した構造以外にも表面粗さによるものも含み、またアイランドテーパ部も広義の膜厚分布として含む（図３（a）〜（d）に示したすべての構造、及びこれらの構造の組み合わせを含む）。
【００２７】
つまり、相対膜厚変化に対してバックゲート電圧依存性のシフトが小さい範囲となるように、平均膜厚を規定するか、あるいは相対膜厚変化に対してバックゲート電圧依存性のシフトが大きい平均膜厚においても、膜厚変動を規定することによってバックゲート電圧に対するマージンの劣化を抑制する。
【００２８】
上記の観点で、オフリーク電流のバックゲート電圧に対するマージンの減少を抑えるために、チャネル幅方向のＳｉ膜厚の存在比を以下の関係式で規定する。
【００２９】
【数３】
2005197618.tif 000004
ここに、f(t)は膜厚tの存在確率、ID(Vb,t)は、膜厚t、バックゲート電圧Vbにおけるドレイン電流であり、Icritは、単位幅あたりのオフリーク電流上限値である。f(t)の起源は、先に図３（a）〜（d）に示したように意図した構造によるもの以外に、表面粗さやアイランドテーパにおける膜厚の変化も含む。
【００３０】
f(t)は、具体的には、各膜厚tとなる幅W(t)の全幅Wtotalに対する比である。つまり、
【００３１】
【数４】
2005197618.tif 000005
である。
【００３２】
式(２)の規定を、式のように積分値で規定することが望ましいが、各膜厚に対してIcrit以下となるよう、つまり被積分項がIcrit以下となるよう規定してもよい。
【００３３】
つまり、
【００３４】
【数５】
2005197618.tif 000006
となるようＳｉ膜厚の存在比を規定する。
【００３５】
ここで、具体的にＳｉアイランドがチャネル幅方向に形状変化を持つ場合について、例えば、チャネル端部で傾斜（テーパー）を持つ場合、チャネル幅が複数のアイランドに分割され各端部に傾斜（テーパー）を持つ場合、チャネル長方向に溝形状が形成されている場合、チャネル幅方向に表面の凹凸がある場合、あるいはこれらの組み合わせの形状を持つ場合において、以下の原理に基づき、膜厚分布を規定する。
【００３６】
図２は、チャネル長３ミクロン、ＬＤＤ長１ミクロン、ＬＤＤ濃度2E17の構造において、ＶＧ＝−６Ｖ（オフ状態）、ＶＤ＝１２Ｖの条件でのドレイン電流のバックゲート電圧依存性を示したものである。同図の結果は、オフ状態であればＶＧにほとんど依存せず、またＳｉ膜厚が10nm以下と薄い条件においてはＬＤＤ濃度に対しても変化は小さい。同図において、ドレイン電流が充分に小さくなる（底になる）バックゲート電圧を設定することが望ましいが、同図に示されているように、最適なバックゲート電圧はＳｉ膜厚によって変化する。Ｓｉ膜厚が一定である場合は、それぞれの膜厚に対する最適値にバックゲート電圧を設定すればよいが、Ｓｉ膜厚が異なるトランジスタが並列に接続された場合は、各膜厚に対するカーブの加算となるため、バックゲート電圧の設定マージンが顕著に狭くなり、場合によってはマージンが全くなくなる場合もあり得る。
【００３７】
本現象は、先に記述したようなチャネル幅方向に形状を持つ場合において、膜厚の分布を規定することにより、解決することができる。
【００３８】
例えば、図２において、Ｓｉ膜厚が60nmの場合において、バックゲート電圧が−１０Ｖではリーク電流は底のレベルにあり、オフリーク限界値(例えば5pAと仮定)より充分に低いレベルにある。しかしながらＳｉ膜厚が30nmの場合には上記限界値の４倍、Ｓｉ膜厚が10nmの場合には上記限界値の４００倍となる。よって、Ｓｉ膜厚が30nm、10nmである幅の、チャネル幅全体に対する存在比率をそれぞれ１／４以下、１／４００以下とすることにより、素子全体として、バックゲート電圧−１０Ｖにおけるオフリーク電流をオフリーク限界値以下に抑えることができ、Ｓｉ膜厚変化に対する最適バックゲート電圧シフトによる影響を抑制することが可能となる。
【００３９】
（その他の実施形態）
図８は、本発明のすべての実施形態例に係る液晶プロジェクタの構成を示す断面図である。液晶プロジェクタ８０は、光源であるハロゲンランプ８１と、ハロゲンランプ８１からの白色光を赤、緑、及び青の３つ色の光束８２Ｒ、８２Ｇ、８２Ｂに分離する色分離光学系８３と、赤用、緑用、及び青用の３枚のライトバルブ８４と、３枚のライトバルブ８４をそれぞれ７透過した光を合成する色合成光学系８５、及び合成された光をスクリーン８７上に拡大投影する投射レンズ８６から成る投影光学系とを備える。色分離光学系はミラー８３Ａ及びダイクロックミラー８３Ｂなどから、色合成光学系はダイクロックプリズム８５などからそれぞれ構成されている。ライトバルブ８４は、透過型液晶表示装置により構成されている。
【００４０】
図９は、液晶プロジェクタ８０におけるライトバルブ８４の各画素及びその駆動回路の構成を示す図である。ライトバルブ８４は、データ線に接続するデータドライバ９１と、データドライバ９１の駆動データが外部から入力されるデータ入力線９２と、ゲート線に接続するゲートドライバ９３と、データドライバ９１及びゲートドライバ９３にそれぞれ接続されたＴＦＴ９４と、ＴＦＴ９４によって光透過が制御される画素９５とを備える。同図中では、符号９１〜９５の各構成要素を１つづつ示しているが、画素９５及びＴＦＴ９４はマトリックス状に配列され、それぞれのＴＦＴ９４及び画素９５に対応して複数個のデータドライバ９１、データ入力線９２、及びゲートドライバ９３が設けられている。
【００４１】
本発明により、遮光層の電位が薄膜トランジスタの動作に与える影響を最小限に抑制できる薄膜トランジスタ及び積層膜パターンの形成方法が提供され、動作異常及び表示欠陥を大幅に低減し、良品率及び信頼性を向上して、コストを削減することが可能な薄膜トランジスタ及びそれを応用したライトバルブ等の表示デバイス、半導体デバイスを提供される。
【図面の簡単な説明】
【００４２】
【図１】遮光層を持った半導体層の典型的構造図である。
【図２】本発明における、半導体層膜厚をパラメータとした時の、オフリーク電流の遮光層電位依存性を示す図である。
【図３】本発明における、半導体層のチャネル幅方向の膜厚分布（a）〜（d）を示す図である。
【図４】本発明における、ＬＤＤ濃度をパラメータとした時の、オフリーク電流の遮光層電位依存性を示す図である。（（a）；ＬＤＤ濃度2.0E+17、（b）；ＬＤＤ濃度3.0E+17、（c）；ＬＤＤ濃度5.0E+17、）
【図５】ライトバルブ用アクティブマトリクス型液晶表示装置におけるゲート線とデータ線の配置を示す図である。
【図６】図５の丸で囲んだ部分の拡大図を示す。
【図７】図６のＣ−Ｃ’線での断面図（ａ）とＤ−Ｄ’線での断面図（ｂ）を示す。
【図８】本発明における、すべての実施形態例に係る液晶プロジェクタの構成を示す断面図を示す。
【図９】本発明における、液晶プロジェクタにおけるライトバルブの各画素及びその駆動回路の構成を示す。
【符号の説明】
【００４３】
１…ガラス基板
２…下地絶縁膜
３…下部遮光膜
７…ゲート線
８…ドレイン電極
１０…データ線
１２…ブラックマトリックス
１５…ＬＤＤ領域
１６…ＴＦＴコンタクト
１７…ＩＴＯ−ＴＦＴコンタクト
１８…ＩＴＯ
２０…電極（Source）
２１…電極（Gate）
２２…電極（Drain）
２３…シリコン層
２４…遮光層
５０…下地絶縁層
６０…多結晶シリコン膜
８０…液晶プロジェクタ
８１…ハロゲンランプ
８２Ｒ…赤の光束
８２Ｇ…緑の光束
８２Ｂ…青の光束
８３…色分離光学系
８３Ａ…ミラー
８３Ｂ…ダイクロックミラー
８４…赤用、緑用、及び青用の３枚のライトバルブ
８５…色合成光学系（ダイクロックプリズム）
８６…投射レンズ
８７…スクリーン
９１…データドライバ
９２…データ入力線
９３…ゲートドライバ
９４…ＴＦＴ
９５…画素
【図１】
2005197618.tif 000008
【図２】
2005197618.tif 000009
【図３】
2005197618.tif 000010
【図４】
2005197618.tif 000011
【図５】
2005197618.tif 000012
【図６】
2005197618.tif 000013
【図７】
2005197618.tif 000014
【図８】
2005197618.tif 000015
【図９】
2005197618.tif 000016