(57)【要約】【課題】マイクロコントローラ内部情報読み出し装置において、内部情報読み出し回路とマイクロコントローラ間の接続端子数を減らし、プログラムによらずにデータの送受信制御を行いＲＯＭ容量を削減する。【解決手段】マイクロコントローラ１０１と内部情報読み出し回路１０９をＩＩＣバス１１１により接続し、内部情報読み出し回路をＩＩＣバスのマスタとすることでマイクロコントローラを外部から制御し、さらにＩＩＣバス制御回路１１０および内部バス調停回路１１９およびアドレス指定回路１２１を備えることで、ＲＯＭ１０３またはＲＡＭ１０４または内蔵レジスタ１０５上の指定アドレスのデータを少ない配線接続でかつプログラムによらずに読み出すことを可能にする。また、内蔵メモリアクセス用スレーブアドレス１１５でアクセスチェックすることにより第三者のアクセスを防止する。【選択図】  図１
2005165812.tif 000002
【特許請求の範囲】
【請求項１】
ＲＯＭおよびＲＡＭで構成されるメモリおよび内蔵レジスタ等を有するマイクロコントローラと、前記メモリおよび内蔵レジスタ等に格納された内部情報を読み出す内部情報読み出し回路とで構成されるマイクロコントローラ内部情報読み出し装置であって、
前記マイクロコントローラと前記内部情報読み出し回路はＩＩＣ通信データ信号およびＩＩＣ通信クロック信号で構成されるＩＩＣバスを介して接続され、
前記マイクロコントローラは、前記ＩＩＣバスを制御するＩＩＣバス制御回路と、前記ＩＩＣバス制御回路に付加された内蔵メモリアクセス用スレーブアドレス指定手段と、前記ＩＩＣバス制御回路に内蔵され前記ＩＩＣ通信データ信号に対してシリアル入出力が行われるシリアルバッファと、前記メモリおよび内蔵レジスタ等に対するアクセスを制御する内部バス調停回路と、
前記ＩＩＣ通信クロック信号をカウントするクロックカウンタと、前記クロックカウンタの値により前記シリアルバッファ上のデータを用いて前記メモリおよび内蔵レジスタ等のアドレスを指定するアドレス指定回路とを備え、
前記内部情報読み出し回路は、前記ＩＩＣバスを介して指定するアドレスが前記内蔵メモリアクセス用スレーブアドレス指定手段が指定するアドレスに一致した場合にのみ前記マイクロコントローラの内部情報読み出しを可能にするマイクロコントローラ内部情報読み出し装置。
【請求項２】
前記内蔵メモリアクセス用スレーブアドレス指定手段が指定するアドレスは、前記マイクロコントローラに内蔵されるＲＯＭ上のデータによる請求項１記載のマイクロコントローラ内部情報読み出し装置。
【請求項３】
前記マイクロコントローラの外部端子として内部情報読み出し禁止信号を有し、前記内部情報読み出し禁止信号により前記マイクロコントローラの内部情報読み出しを抑止する請求項１記載のマイクロコントローラ内部情報読み出し装置。
【請求項４】
前記マイクロコントローラの内蔵レジスタに内部情報読み出し禁止情報の設定が可能であり、前記内部情報読み出し禁止情報により前記マイクロコントローラの内部情報読み出しを抑止する請求項１記載のマイクロコントローラ内部情報読み出し装置。
【請求項５】
前記内部情報読み出し回路は解読キー情報を保持し、前記マイクロコントローラは前記内部情報読み出し回路から送信された解読キー情報が所定の情報と一致した場合にのみ前記マイクロコントローラの内部情報読み出しを可能にする請求項１記載のマイクロコントローラ内部情報読み出し装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はマイクロコントローラの内部情報読み出し装置に関するものである。
【背景技術】
【０００２】
従来、コンピュータやワークステーション等で使用されるファイルのバージョンを管理する方法として、人為的操作による信頼性の低下を避けるために、ファイルを構成するビット列に対して所定の演算を行った結果を用いる方法が知られている。
【０００３】
しかしながら、組み込み式マイクロコントローラ等の内部のＲＯＭあるいは外付けＲＯＭ等に書き込まれたソフトウェアのバージョンを知るには、組み込み式マイクロコントローラ等を基板から取り外すことが必要になるため、この方法は必ずしも適切ではない。
【０００４】
その解決策として、組み込み式マイクロコントローラ等のソフトウェアの内部に、ＲＯＭの特定範囲のアドレスに格納されたデータに対して所定の演算を行うプログラムを組み込み、その演算結果を外部から読み出してバージョンを判定する方法が提案されている（例えば、特許文献１参照）。
【０００５】
図７は、このような組み込み式マイクロコントローラの内部のＲＯＭデータ等を読み出すための、従来のマイクロコントローラ内部情報読み出し装置の構成を示すブロック図である。図７において、７０１はマイクロコントローラ、７０９はマイクロコントローラ７０１の内部情報を読み出すための内部情報読み出し回路である。
【０００６】
マイクロコントローラ７０１において、７０２はマイクロコントローラ７０１を制御するＣＰＵ、７０３はＣＰＵ７０２を動作させるためのプログラムを格納するＲＯＭ、７０４はＲＯＭ７０３上のプログラムによりアクセスされるＲＡＭ、７０５はＲＯＭ７０３上のプログラムによりアクセスされる内蔵レジスタ、７０６はＲＯＭ７０３とＲＡＭ７０４と内蔵レジスタ７０５のアドレスを指定するアドレスバス、７０７はアドレスバス７０６によりアドレス指定されたデータをＣＰＵ７０２がアクセスするためのデータバス、７０８はＲＯＭ７０３とＲＡＭ７０４と内蔵レジスタ７０５を制御するためのコントロールバス、７１０は通信クロック信号、７１１は通信出力信号、７１２は通信入力信号、７１３はリセット信号、７１４、７１５はモード設定信号、７１６はシリアル通信回路である。
【０００７】
このような構成のマイクロコントローラ内部情報読み出し装置は次のように動作する。まず、モード設定信号７１４、７１５を規定の電圧に設定することで、マイクロコントローラ７０１はＲＯＭ７０３とＲＡＭ７０４と内蔵レジスタ７０５を読み出し可能な状態とする。
【０００８】
リセット信号７１３によりマイクロコントローラ７０１にリセットをかけると、ＲＯＭ７０３上のプログラムの実行によりシリアル通信回路７１６を動作させ、内部情報読み出し回路７０９との通信を行う。内部情報読み出し回路７０９は通信クロック７１０に従い、通信出力信号７１１と通信入力信号７１２を用いたデータの送受信を行うことで内部情報の読み出しを行う。
【０００９】
【特許文献１】特開平１１−２０３１１２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記従来の構成によりソフトウェアのバージョン情報等のマイクロコントローラの内部情報を読み出すことができる。しかしながら、内部情報読み出し回路とマイクロコントローラ間の接続に多くの端子を必要とするため、回路が複雑となるという問題がある。またデータの送受信はプログラムを用いた制御を必要とするため、ＲＯＭ容量が増大するという問題がある。
【００１１】
本発明は内部情報読み出し回路とマイクロコントローラ間の接続端子数を減らし、さらに、プログラムによらずにデータの送受信制御を行うことでＲＯＭ容量を削減することができるマイクロコントローラ内部情報読み出し装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明のマイクロコントローラ内部情報読み出し装置は、ＲＯＭおよびＲＡＭで構成されるメモリおよび内蔵レジスタ等を有するマイクロコントローラと、前記メモリおよび内蔵レジスタ等に格納された内部情報を読み出す内部情報読み出し回路とで構成され、前記マイクロコントローラと前記内部情報読み出し回路はＩＩＣ通信データ信号およびＩＩＣ通信クロック信号で構成されるＩＩＣ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）バスを介して接続され、前記マイクロコントローラは、前記ＩＩＣバスを制御するＩＩＣバス制御回路と、前記ＩＩＣバス制御回路に付加された内蔵メモリアクセス用スレーブアドレス指定手段と、前記ＩＩＣバス制御回路に内蔵され前記ＩＩＣ通信データ信号に対してシリアル入出力が行われるシリアルバッファと、前記メモリおよび内蔵レジスタ等に対するアクセスを制御する内部バス調停回路と、前記ＩＩＣ通信クロック信号をカウントするクロックカウンタと、前記クロックカウンタの値により前記シリアルバッファ上のデータを用いて前記メモリおよび内蔵レジスタ等のアドレスを指定するアドレス指定回路とを備え、前記内部情報読み出し回路は、前記ＩＩＣバスを介して指定するアドレスが前記内蔵メモリアクセス用スレーブアドレス指定手段が指定するアドレスに一致した場合にのみ前記マイクロコントローラの内部情報読み出しを可能にする。
【００１３】
上記構成によれば、マイクロコントローラと内部情報読み出し回路がＩＩＣバスで接続されることにより接続端子数が削減され、内部情報読み出し回路をＩＩＣバスのマスタとすることでマイクロコントローラを外部から制御することができ、さらに、ＩＩＣバス制御回路および内部バス調停回路およびアドレス指定回路を備えることでプログラムによらずにデータの送受信制御を行うことができるため、ＲＯＭ容量を削減することができる。さらに、内部情報読み出し回路が指定するアドレスが内蔵メモリアクセス用スレーブアドレス指定手段による所定のアドレスであるかがチェックされるため、第三者が内部情報を読み出すことを防止することができる。
【００１４】
さらに好ましくは、本発明のマイクロコントローラ内部情報読み出し装置は、前記内蔵メモリアクセス用スレーブアドレス指定手段が指定するアドレスとして、マイクロコントローラに内蔵されるＲＯＭ上のデータを用いるように構成される。
【００１５】
上記構成によれば、ＲＯＭデータを作成するときに内蔵メモリアクセス用スレーブアドレス指定手段が指定するアドレスを任意の値に決定することが可能であり、この値を知らない限り内部情報の読み出しができないため、第三者が内部情報を読み出すことを防止することができる。
【００１６】
さらに好ましくは、本発明のマイクロコントローラ内部情報読み出し装置は、マイクロコントローラの外部端子として内部情報読み出し禁止信号を有し、前記内部情報読み出し禁止信号によりマイクロコントローラの内部情報読み出しを抑止するように構成される。
【００１７】
上記構成によれば、内部情報読み出し禁止信号を設定することで外部から内部情報の読み出しを防止することが可能であるため、内部情報読み出し禁止信号を適切に管理することにより第三者が内部情報を読み出すことを防止することができる。
【００１８】
さらに好ましくは、本発明のマイクロコントローラ内部情報読み出し装置は、マイクロコントローラの内蔵レジスタに内部情報読み出し禁止情報の設定が可能であり、前記内部情報読み出し禁止情報によりマイクロコントローラの内部情報読み出しを抑止するように構成される。
【００１９】
上記構成によれば、内蔵レジスタに内部情報読み出し禁止情報を設定することで内部情報の読み出しを防止することが可能であるため、内蔵レジスタへの内部情報読み出し禁止情報の設定を適切に管理することにより第三者が内部情報を読み出すことを防止することができる。
【００２０】
さらに好ましくは、本発明のマイクロコントローラ内部情報読み出し装置は、内部情報読み出し回路に解読キー情報を保持し、マイクロコントローラは内部情報読み出し回路から送信された解読キー情報が所定の情報と一致した場合にのみマイクロコントローラの内部情報読み出しを可能にするように構成される。
【００２１】
上記構成によれば、正しいキー情報が送信された場合にのみ内部情報読み出しが可能であるため、正しいキー情報を持たない第三者が内部情報読み出し回路を使用して内部情報を読み出すことを防止することができる。
【発明の効果】
【００２２】
以上説明したように、本発明のマイクロコントローラ内部情報読み出し装置によれば、少ない配線接続によりマイクロコントローラの内部情報の読み出しが可能となるため接続端子数が削減され、回路を簡素化することが可能となる。また、プログラムを用いた制御を必要としないためＲＯＭ容量の削減が可能となる。さらに、内部情報読み出し回路が指定するアドレスが内蔵メモリアクセス用スレーブアドレス指定手段による所定のアドレスであるかがチェックされるため、第三者が内部情報を読み出すことを防止することができる。
【発明を実施するための最良の形態】
【００２３】
図１は本発明の第１の実施形態に係るマイクロコントローラ内部情報読み出し装置の構成を示すブロック図である。図１において、１０１はマイクロコントローラ、１０９はマイクロコントローラ１０１の内部情報を読み出すための内部情報読み出し回路である。
【００２４】
マイクロコントローラ１０１において、１０２はマイクロコントローラ１０１を制御するＣＰＵ、１０３はＣＰＵ１０２を動作させるためのプログラムを格納するＲＯＭ、１０４はＲＯＭ１０３上のプログラムによりアクセスされるＲＡＭ、１０５はＲＯＭ１０３上のプログラムによりアクセスされる内蔵レジスタ、１０６はＲＯＭ１０３とＲＡＭ１０４と内蔵レジスタ１０５のアドレスを指定するアドレスバス、１０７はアドレスバス１０６によりアドレス指定されたデータをＣＰＵ１０２がアクセスするためのデータバス、１０８はＲＯＭ１０３とＲＡＭ１０４と内蔵レジスタ１０５を制御するためのコントロールバスである。
【００２５】
さらにマイクロコントローラ１０１において、１１０はマイクロコントローラ１０１に内蔵されたＩＩＣ（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）バス制御回路、１１１は内部情報読み出し回路１０９とＩＩＣバス制御回路１１０を接続するＩＩＣバス、１１２はＩＩＣバス１１１上のＩＩＣ通信データ信号、１１３はＩＩＣバス１１１上のＩＩＣ通信クロック信号、１１４はＩＩＣバス制御回路１１０に内蔵されるシリアルバッファ、１１５はＩＩＣバス制御回路１１０に付加された内蔵メモリアクセス用スレーブアドレス、１１６はシリアルバッファ１１４の値と内蔵メモリアクセス用スレーブアドレス１１５の値との一致信号、１１７はシリアルバッファからのＩＩＣデータ出力信号、１１８はＩＩＣデータ出力信号１１７の出力を制御する出力制御信号、１１９はＩＩＣバス制御回路１１０の情報によりマイクロコントローラ１０１の内部バスを制御する内部バス調停回路、１２０はＩＩＣバス制御回路１１０上のＩＩＣ通信クロック信号１１３をカウントするクロックカウンタ、１２１はクロックカウンタ１２０の値によりシリアルバッファ１１４のデータを用いてＲＯＭ１０３とＲＡＭ１０４と内蔵レジスタ１０５のアドレスを指定するアドレス指定回路である。
【００２６】
以下、上記構成のマイクロコントローラ内部情報読み出し装置の動作を説明する。まず、ＩＩＣ通信クロック信号１１３およびＩＩＣ通信データ信号１１２で構成される一般的なＩＩＣバスによる通信フォーマットについて、図２のタイムチャートに示すＩＩＣバスの信号波形を用いて説明する。
【００２７】
図２において、ＳＤＡはＩＩＣ通信データ信号１１２の信号波形、ＳＣＬはＩＩＣ通信クロック信号１１３の信号波形を示している。また、２０１はＳＴＡＲＴコンディション、２０２はＳＴＯＰコンディション、２０３はアドレス、２０４はアドレス２０３に対するＡＣＫ、２０５はデータ、２０６はデータ２０５に対するＡＣＫ、２０７はアドレス２０３の一部として送信される方向制御ビットである。
【００２８】
ＳＣＬが“Ｈ”の区間にＳＤＡを“Ｈ”から“Ｌ”に変化させることでＳＴＡＲＴコンディション２０１が生成される。ＩＩＣバスにより接続されている２つのデバイスは共にＳＴＡＲＴコンディション２０１を生成することが可能であり、先にＳＴＡＲＴコンディション２０１を発生させたデバイスがＩＩＣバスの主導権を得ることができる。ＩＩＣバスの主導権を得たデバイスをマスタ、相手側をスレーブと呼ぶ。ＳＴＡＲＴコンディション２０１の後にアドレス２０３を指定することで通信相手を特定することが可能である。
【００２９】
アドレス２０３の後のＡＣＫ２０４は通信相手からの返信ビットで、アドレスが正しく受理された場合には“Ｌ”が返される。ＡＣＫ２０４以降は１バイト以上の送受信のデータ２０５が続き、アドレス同様９ビット目にＡＣＫ２０６を返す。
【００３０】
通信に必要なｎバイトのデータを送受信した後に、マスタのデバイスによりＳＣＬが“Ｈ”の区間にＳＤＡを“Ｌ”から“Ｈ”に変化させることでＳＴＯＰコンディション２０２が生成される。ＳＴＯＰコンディション２０２を生成することでＩＩＣバスは開放され一連の通信が終了する。
【００３１】
本発明では内部情報読み出し回路１０９がＳＴＡＲＴコンディション２０１を生成することでマスタとなりＩＩＣバスの主導権を得る。ＩＩＣバスの主導権を得ることで内部情報読み出し回路１０９からマイクロコントローラ１０１が制御可能となる。
【００３２】
スレーブ側のマイクロコントローラ１０１はＳＴＡＲＴコンディション２０１を受理すると、内部情報読み出し回路１０９から送信されるＩＩＣ通信データ信号１１２上の通信データが内蔵メモリアクセス用スレーブアドレス１１５と一致するかを判断する。一致した場合は一致信号１１６が発生し、この一致信号１１６により内部バス調停回路１１９はコントロールバス１０８を制御し、ＣＰＵ１０２からアドレスバス１０６とデータバス１０７の主導権を得る。
【００３３】
次に内部情報読み出し回路１０９はＲＯＭ１０３またはＲＡＭ１０４または内蔵レジスタ１０５のアドレス情報をデータとして送信する。内部情報読み出し回路１０９から送信されるデータをシリアルバッファ１１４に受信すると同時にＩＩＣ通信クロック信号１１３をクロックカウンタ１２０によりカウントし、ＩＩＣ通信クロック信号１１３を９クロックカウントするごとにシリアルバッファ１１４の値をアドレス指定回路１２１に取り込む。アドレスバス１０６のビット長分のデータを取り込んだ時点でアドレス指定回路１２１は取り込んだデータをアドレスバス１０６に出力することでＲＯＭ１０３またはＲＡＭ１０４または内蔵レジスタ１０５のアドレスを指定する。
【００３４】
方向制御ビット２０７が読み出し側に設定されている場合は、内部バス調停回路１１９は指定したＲＯＭ１０３またはＲＡＭ１０４または内蔵レジスタ１０５のアドレスのデータをデータバス１０７を介し、読み出しシリアルバッファ１１４に格納する。また出力制御信号１１８によりＩＩＣデータ出力信号１１７をＩＩＣ通信データ信号１１２に接続する。内部情報読み出し回路１０９はＩＩＣクロック信号１１３を送信することでシリアルバッファのデータをマイクロコントローラ１０１の内部情報として受信する。
【００３５】
方向制御ビット２０７が書き込み側に設定されている場合は、ＩＩＣバス制御回路１１０は内部情報読み出し回路１０９から送信されるデータをさらに受信し、内部バス調停回路１１９はシリアルバッファ１１４の値をＲＯＭ１０３またはＲＡＭ１０４または内蔵レジスタ１０５の指定したアドレスに書き込む。
【００３６】
最後にＳＴＯＰコンディション２０２を受信した時点で内部バス調停回路１１９はアドレスバスとデータバスの主導権をＣＰＵ側に返す。これにより、内部情報読み出し回路による指定アドレスが内蔵メモリアクセス用スレーブアドレスに一致した場合の指定アドレスからの内部情報読み出しが終了する。
【００３７】
このような構成により、内部情報読み出し回路とマイクロコントローラ間の少ない配線接続で、マイクロコントローラの内部情報を読み出すことが可能となり、また、ＩＩＣバス制御回路と内部バス調停回路を設けることで、プログラムを用いずに内部情報読み出し制御を行うことが可能となる。
【００３８】
図３は本発明の第２の実施形態に係るマイクロコントローラ内部情報読み出し装置の構成を示すブロック図である。図３において、３０１はＲＯＭ１０３上のデータとして存在するスレーブアドレスデータであり、第１の実施形態における内蔵メモリアクセス用スレーブアドレス１１５の値を与え、内部情報読み出し回路による指定アドレスと一致するかが判断される。
【００３９】
このような構成のマイクロコントローラ内部情報読み出し装置は、ＲＯＭデータを作成するときにスレーブアドレスデータ３０１を任意の値に決定することが可能である。スレーブアドレスデータ３０１に設定されている値を知らない限り内部情報の読み出しができないため、第三者が内部情報を読み出すことを防止することができる。
【００４０】
図４は本発明の第３の実施形態に係るマイクロコントローラ内部情報読み出し装置の構成を示すブロック図である。図４において、４０１は内部情報読み出し防止端子、４０２は内部情報読み出し防止回路である。
【００４１】
上記構成のマイクロコントローラ内部情報読み出し装置は次の様に動作する。内部情報読み出し防止端子４０１は、そのレベルにより内部情報の読み出し禁止を設定する。内部情報読み出し防止回路４０２は内部情報読み出し防止端子４０１のレベルが読み出し禁止であると、前記第１の実施形態の方法により内部情報を読み出そうとした場合も、出力制御信号１１８を動作させないことにより内部情報の読み出しを禁止する。
【００４２】
このような構成のマイクロコントローラ内部情報読み出し装置は、内部情報読み出し防止端子のレベルを設定することで外部から内部情報の読み出しを防止することが可能であるため、内部情報読み出し防止端子のレベル制御を適切に管理することにより第三者が内部情報を読み出すことを防止することができる。
【００４３】
図５は本発明の第４の実施形態に係るマイクロコントローラ内部情報読み出し装置の構成を示すブロック図である。図５において、５０１は内蔵レジスタ１０５内の内部情報読み出し防止レジスタであり、前記第３の実施形態における内部情報読み出し防止端子４０１の代わりに内部情報読み出し防止回路４０２に接続されている。
【００４４】
上記構成のマイクロコントローラ内部情報読み出し装置は次の様に動作する。内部情報読み出し防止レジスタ５０１はマイクロコントローラ１０１がリセットされたときに常に読み出し禁止の状態になるようにする。通常時は内部情報読み出し防止レジスタ５０１が禁止状態であり、内部情報読み出し防止回路４０２は第１の実施形態の方法により内部情報を読み出そうとした場合も出力制御信号１１８を動作させないことにより内部情報の読み出しを禁止する。
【００４５】
内部情報を読み出す場合は、第１の実施形態の方法により内部情報読み出し防止レジスタ５０１を読み出し禁止から読み出し許可の状態に書き換える。内部情報読み出し防止レジスタ５０１が読み出し許可の状態になると、内部情報読み出し防止回路４０２は出力制御信号１１８を動作可能にし、第１の実施形態の方法により内部状態を読み出すことができるようになる。
【００４６】
このような構成のマイクロコントローラ内部情報読み出し装置は、内部情報読み出し防止レジスタの値を設定することで内部情報の読み出しを防止することが可能であるため、内部情報読み出し防止レジスタの設定を適切に管理することにより第三者が内部情報を読み出すことを防止することができる。
【００４７】
図６は本発明の第５の実施形態に係るマイクロコントローラ内部情報読み出し装置の構成を示すブロック図である。図６において、６０１は内部情報読み出し回路１０９の内部に保持されているキー情報、６０２はキー情報６０１が正しいかを判定するキー情報判定回路である。
【００４８】
上記構成のマイクロコントローラ内部情報読み出し装置は次の様に動作する。第１の実施形態の方法に従い、内部情報読み出し回路１０９は読み出すデータのアドレス情報をデータとして送信した後、続けてキー情報６０１の値をデータとして送信する。
【００４９】
キー情報判定回路６０２は受信したデータをシリアルバッファ１１４から読み出し、キー情報６０１が正しいかを判定する。キー情報が正しく無い場合は、第１の実施形態の方法により内部情報を読み出そうとした場合も出力制御信号１１８を動作させないことにより内部情報の読み出しを禁止する。
【００５０】
このような構成のマイクロコントローラ内部情報読み出し装置は、正しいキー情報が送信された場合にのみ内部情報読み出しが可能であるため、正しいキー情報を持たない第三者が１０９と同様の内部情報読み出し回路を使用して内部情報を読み出すことを防止することができる。
【産業上の利用可能性】
【００５１】
本発明のマイクロコントローラ内部情報読み出し装置は、少ない配線接続によりマイクロコントローラの内部情報の読み出しが可能となるため接続端子数が削減され、回路を簡素化することが可能となるという効果を有し、また、プログラムを用いた制御を必要としないためＲＯＭ容量の削減が可能となるという効果を有し、さらに、内部情報読み出し回路が指定するアドレスが内蔵メモリアクセス用スレーブアドレス指定手段による所定のアドレスであるかがチェックされるため、第三者が内部情報を読み出すことを防止することができるという効果を有し、マイクロコントローラの内部情報読み出し技術等として有用である。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１の実施形態に係るマイクロコントローラ内部情報読み出し装置の構成を示すブロック図。
【図２】ＩＩＣバスの信号波形を示すタイムチャート。
【図３】本発明の第２の実施形態に係るマイクロコントローラ内部情報読み出し装置の構成を示すブロック図。
【図４】本発明の第３の実施形態に係るマイクロコントローラ内部情報読み出し装置の構成を示すブロック図。
【図５】本発明の第４の実施形態に係るマイクロコントローラ内部情報読み出し装置の構成を示すブロック図。
【図６】本発明の第５の実施形態に係るマイクロコントローラ内部情報読み出し装置の構成を示すブロック図。
【図７】従来のマイクロコントローラ内部情報読み出し装置の構成を示すブロック図。
【符号の説明】
【００５３】
１０１、７０１  マイクロコントローラ
１０２、７０２  ＣＰＵ
１０３、７０３  ＲＯＭ
１０４、７０４  ＲＡＭ
１０５、７０５  内蔵レジスタ
１０６、７０６  アドレスバス
１０７、７０７  データバス
１０８、７０８  コントロールバス
１０９、７０９  内部情報読み出し回路
１１０  ＩＩＣバス制御回路
１１１  ＩＩＣバス
１１２  ＩＩＣ通信データ信号
１１３  ＩＩＣ通信クロック信号
１１４  シリアルバッファ
１１５  内蔵メモリアクセス用スレーブアドレス
１１６  一致信号
１１７  ＩＩＣデータ出力信号
１１８  出力制御信号
１１９  内部バス調停回路
１２０  クロックカウンタ
１２１  アドレス指定回路
２０１  ＳＴＡＲＴコンディション
２０２  ＳＴＯＰコンディション
２０３  アドレス
２０４  アドレスに対するＡＣＫ
２０５  データ
２０６  データに対するＡＣＫ
２０７  方向制御ビット
３０１  ＲＯＭ上のスレーブアドレスデータ
４０１  内部情報読み出し防止端子
４０２  内部情報読み出し防止回路
５０１  内部情報読み出し防止レジスタ
６０１  キー情報
６０２  情報判定回路
７１０  通信クロック信号
７１１  通信出力信号
７１２  通信入力信号
７１３  リセット信号
７１４、７１５  モード設定信号
７１６  シリアル通信回路
【図１】
2005165812.tif 000003
【図２】
2005165812.tif 000004
【図３】
2005165812.tif 000005
【図４】
2005165812.tif 000006
【図５】
2005165812.tif 000007
【図６】
2005165812.tif 000008
【図７】
2005165812.tif 000009