(57)【要約】【課題】ＤＲＡＭのメモリーセルとの境界にある周辺回路のトランジスタに作動不良が生じないようにする。【解決手段】シリコン基板の領域分離酸化膜１２の部分の、ラインＬ１に最も近い行で隣り合う各素子領域１０Ａ間で、ラインＬ１に対して傾斜している各素子領域１０Ａの外形ラインＬ５の直近の位置に、ラインＬ１と平行な方向に細長く延びた形状のダミー領域１３を設ける。このシリコン基板の全面にネガ型フォトレジスト膜を形成し、その上に、フォトマスクを遮光部の直線状の端部がシリコン基板のラインＬ１に合うように配置して光照射を行う。この光照射の際に、ダミー領域１３の存在により、斜めの行列状に配列された素子領域１０に起因する波線状の集光が生じなくなる。【選択図】      図１
2005197499.tif 000002
【特許請求の範囲】
【請求項１】
直線に沿って分離される第１の領域と第２の領域を有し、第１の領域には行列状に素子が配列され、前記行列は前記直線に沿った行と、前記直線に対して斜めに延びる列とからなる半導体装置の製造方法であって、
半導体基板の前記各領域に、各素子配列に対応させた素子分離酸化膜を形成するとともに、前記両領域の境界に領域分離酸化膜を形成する分離酸化膜形成工程と、
この分離酸化膜形成工程の後に、前記半導体基板の全面にネガ型フォトレジスト膜を形成し、前記第２の領域を遮光するフォトマスクを介して光を照射することにより、前記第１の領域上にレジスト硬化膜が残るレジストパターンを形成するフォトリソグラフィ工程と、
このフォトリソグラフィ工程の後に、前記レジストパターンを介した前記半導体基板に対する不純物拡散を行うことにより、前記半導体基板の前記第２の領域に前記半導体基板と異なる導電型の不純物を拡散させる工程と、
を有し、
半導体基板の前記第１の領域の前記境界側に、素子が形成されないダミー領域を設け、前記分離酸化膜形成工程で、前記ダミー領域が分離酸化膜で囲われるように前記領域分離酸化膜を形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記ダミー領域を、前記境界に最も近い行で隣り合う各素子領域間に設けた請求項１記載の半導体装置の製造方法。
【請求項３】
前記ダミー領域を、前記境界に最も近い行の各素子領域よりも第２の領域側に、前記行方向に沿った帯状に形成した請求項１記載の半導体装置の製造方法。
【請求項４】
第１の領域としてメモリーセル領域を有し、第２の領域として周辺回路領域を有するＤＲＡＭを製造する請求項１記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、直線に沿って分離される第１の領域と第２の領域を有し、第１の領域には行列状に素子が配列され、前記行列は前記直線に沿った行と、前記直線に対して斜めに延びる列とからなる半導体装置の製造方法に関し、特に、前記第２の領域を半導体基板と異なる導電型の不純物拡散領域とするための、ネガ型フォトレジストを用いたフォトリソグラフィ工程に関するものである。
【背景技術】
【０００２】
ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄａｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の半導体記憶装置は、行列状に密に素子が配列されたメモリーセルとこれに隣接する周辺回路とを備えている。
図２はＤＲＡＭの一例を示す部分断面図であり、第１金属配線層形成工程後の状態を示している。このＤＲＡＭは、シリコン基板５のメモリーセルを形成する領域と周辺回路を形成する領域の境界に、領域分離酸化膜１２が形成されている。この領域分離酸化膜１２の幅方向中心を境界にして、Ｐ型シリコン基板５のメモリーセル形成領域側にＰ（Ｐ＋）ウエル１６が、周辺回路形成領域側にＮウエル１５が形成されている。
【０００３】
図２に示す範囲において、メモリーセル形成領域には、Ｐウエル１６にｎ型不純物を拡散して形成されたソース／ドレイン領域６１ａ，６１ｂを備えたトランジスタ６と、ドレイン領域６１ｂに接続されたビット線７１と、ソース領域６１ａに接続されたキャパシタ７２と、トランスファーゲート線７３が形成されている。周辺回路形成領域には、Ｎウエル１５にｐ型不純物を拡散して形成されたソース／ドレイン領域８１を備えたトランジスタ８が形成されている。なお、符号９１は第１金属配線を示し、符号９２は層間絶縁膜を示す。
【０００４】
近年では、集積度を高くするために、メモリーセルの素子領域１０を図３に示すように配列することが行われている。ラインＬ１は、メモリーセル領域と周辺回路領域とを分離する直線（境界ライン）である。メモリーセル領域１には、ラインＬ１と平行なラインＬ２を行とし、ラインＬ１に対して斜めに延びるラインＬ３を列とした行列状に、多数の素子領域１０が密に形成されている。この素子領域１１は、フォトリソグラフィ技術を利用し、シリコン基板の素子領域１０以外の部分を熱酸化して素子分離酸化膜１１を形成することにより形成される。その際に、メモリーセル領域１と周辺回路領域２とを分離する領域分離酸化膜１２も同時に形成する。ラインＬ４は、この領域分離酸化膜１２の周辺回路領域２側の端部を示すラインである。
【０００５】
この分離酸化膜形成工程の後に、シリコン基板の全面にネガ型フォトレジスト膜を形成して、このレジスト膜に、図４に示すように、周辺回路領域を遮光するフォトマスク３０を介して光を照射する。このフォトマスク３０の遮光部３０１は、端部がメモリーセル領域と周辺回路領域との境界ラインＬ１に沿った直線状に形成されている。
これにより、図５に示すように、シリコン基板５のメモリーセル領域上にレジスト硬化膜４が残るレジストパターンを形成する。次に、このレジストパターン４を介して不純物拡散を行う。ここではＮ型不純物（Ｐ：リン）をイオン注入する。これにより、図６に示すように、シリコン基板５の周辺回路領域にＮウエル１５を形成する。
【０００６】
なお、ＤＲＡＭのメモリーセル領域と周辺回路領域との関係で生じる問題点に関する文献としては、下記の特許文献１および２が挙げられる。また、下記の特許文献３には、ネガ型フォトレジストのハレーション対策に関する技術が記載されている。しかしながら、いずれの文献にも、素子領域を図３の配列で形成したメモリーセル領域を有し、このメモリーセル領域にネガ型レジストの硬化膜を形成する場合に生じる問題点、およびその解決手段についての記載はない。
【特許文献１】特開２０００−１９７０９号公報
【特許文献２】特開平１０−１１６９６９号公報
【特許文献３】特開２００２−５０５７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、メモリーセル領域に図３の配列で素子領域が形成されているＤＲＡＭには、上述の方法で製造した場合に、周辺回路のメモリーセルとの境界にあるトランジスタに作動不良が生じることがある。
本発明は、この点に着目してなされたものであり、直線に沿って分離される第１の領域と第２の領域を有し、第１の領域には行列状に素子が配列され、前記行列は前記直線に沿った行と、前記直線に対して斜めに延びる列とからなる半導体装置の製造方法において、第２の領域の第１の領域との境界にある半導体素子に作動不良が生じないようにすることを課題とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明は、直線に沿って分離される第１の領域と第２の領域を有し、第１の領域には行列状に素子が配列され、前記行列は前記直線に沿った行と、前記直線に対して斜めに延びる列とからなる半導体装置の製造方法であって、半導体基板の前記各領域に、各素子配列に対応させた素子分離酸化膜を形成するとともに、前記両領域の境界に領域分離酸化膜を形成する分離酸化膜形成工程と、この分離酸化膜形成工程の後に、前記半導体基板の全面にネガ型フォトレジスト膜を形成し、前記第２の領域を遮光するフォトマスクを介して光を照射することにより、前記第１の領域上にレジスト硬化膜が残るレジストパターンを形成するフォトリソグラフィ工程と、このフォトリソグラフィ工程の後に、前記レジストパターンを介した前記半導体基板に対する不純物拡散を行うことにより、前記半導体基板の前記第２の領域に前記半導体基板と異なる導電型の不純物を拡散させる工程と、を有し、半導体基板の前記第１の領域の前記境界側に、素子が形成されないダミー領域を設け、前記分離酸化膜形成工程で、前記ダミー領域が分離酸化膜で囲われるように前記領域分離酸化膜を形成することを特徴とする半導体装置の製造方法を提供する。
【０００９】
本発明の方法において、前記ダミー領域は、前記境界に最も近い行で隣り合う各素子領域間に設けることができる。また、前記ダミー領域は、前記境界に最も近い行の各素子領域よりも第２の領域側に、前記行方向に沿った帯状に形成してもよい。
本発明の方法で好適に製造される半導体装置として、第１の領域としてメモリーセル領域を有し、第２の領域として周辺回路領域を有するＤＲＡＭが挙げられる。
【００１０】
次に、本発明の方法の作用および効果を、前述の製造方法と対比しながら説明する。
第１の領域（ＤＲＡＭの場合のメモリーセル領域）１に図３の配列で素子領域１０が配列されていると、素子領域１１のラインＬ１と対向する外形ラインＬ５が、境界ラインＬ１に対して傾斜している状態となる。また、素子領域１０と素子分離酸化膜１１および領域分離酸化膜１２とでは反射率が異なり、素子領域１０は高い反射率を有する。
【００１１】
これらのことから、図７に示すように、遮光部３０１の端部がラインＬ１に沿って直線状に形成されている従来のフォトマスク３０を使用すると、図７に符号Ｓで示すような波線状の集光が生じ易くなる。すなわち、フォトマスク３０を介して上側から、レジスト膜のラインＬ１よりメモリーセル領域１側に照射した光が、レジスト膜内を横に移動してラインＬ１より周辺回路領域（第２の領域）側２まで至り、ラインＬ１とラインＬ４との間の、行方向（ラインＬ１と平行な方向）で隣り合う各素子領域１０間と対向する位置に集まり易くなる。
【００１２】
そして、ネガ型のレジストを使用していることから、この集光に伴ってレジスト硬化膜の端部が波線状になる。すなわち、図６に二点鎖線で示すように、レジスト硬化膜４の端部４ａが部分的に（平面視で図７の集光ラインＳに沿って）、領域分離酸化膜１２の幅方向中心よりも周辺回路領域側まで存在することになる。
この状態で不純物拡散工程を行うと、周辺回路領域側のレジスト硬化膜４が存在している領域分離酸化膜１２の下側部分１５ａに、不純物が拡散されなくなる。この周辺回路領域は半導体基板と異なる導電型の不純物拡散領域とされるが、不純物が拡散されない部分１５ａは半導体基板と同じ導電型のままとなる。そのため、この不純物拡散領域１５に形成された半導体素子が、半導体基板やその後にメモリーセル領域に形成される不純物拡散層（半導体基板と同じ導電型で濃度の高い不純物拡散層）と電気的に分離されなくなる。
【００１３】
本発明の方法によれば、半導体基板の前記第１の領域の前記境界側に、素子が形成されないダミー領域を設け、前記分離酸化膜形成工程で、前記ダミー領域が分離酸化膜で囲われるように前記領域分離酸化膜を形成することにより、従来のフォトマスクを使用して光照射を行った場合でも、前記ダミー領域の存在により、図７に示すような波線状の集光が生じないようにすることができる。
【００１４】
よって、レジスト硬化膜の端部が波線状にならないようにできるため、第１の領域を全て覆い、且つ第２の領域の領域分離酸化膜の下側部分を含む全体に不純物を拡散させることができるようになる。その結果、第２の領域の領域分離酸化膜近傍の不純物拡散領域に形成された半導体素子が、半導体基板やその後に第１の領域に形成される不純物拡散層（基板と同じ導電型で濃度の高い不純物拡散層）と電気的に分離されるため、前記半導体素子に作動不良が生じることを防止できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施形態について説明する。
図１は、本発明の一実施形態を説明する半導体基板の平面図であり、分離酸化膜形成工程を行った後であって、フォトリソグラフィ工程を行う前の状態を示す。
この実施形態は、背景技術の項で説明した図３に示す配列で素子領域が形成されているＤＲＡＭの製造方法であり、分離酸化膜形成工程以外については、従来より公知の方法が採用できる。
【００１６】
先ず、Ｐ型のシリコン基板に、ＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）法等により、素子分離酸化膜および領域分離酸化膜を形成する分離酸化膜形成工程を行う。メモリーセル領域１においては、素子領域１０が図３に示す形状および配列となるように素子分離酸化膜１１を形成し、メモリーセル領域１と周辺回路領域２との境界に領域分離酸化膜１２を形成する。ラインＬ１はこの境界ラインである。
【００１７】
また、シリコン基板の領域分離酸化膜１２の部分に、素子が形成されないダミー領域１３を設ける。すなわち、この分離酸化膜形成工程で、ダミー領域１３が分離酸化膜で囲われるように領域分離酸化膜１２を形成する。この例では、ラインＬ１に最も近い行で隣り合う各素子領域１０Ａ間であって、ラインＬ１に対して傾斜している各素子領域１０Ａの外形ラインＬ５の直近の位置に、ラインＬ１と平行な方向に細長く延びた形状のダミー領域１３が配置されている。
【００１８】
次に、シリコン基板の全面にネガ型フォトレジスト膜を形成し、その上に、図４に示す従来のフォトマスク３０を、遮光部３０１の直線状の端部がシリコン基板のラインＬ１に合うように配置して光照射を行う。そして、この光照射の際に、ダミー領域１３の存在により、図７に示すような波線状の集光が生じなくなる。したがって、レジスト硬化膜の端部が波線状にならない。よって、図５に示すように、レジスト硬化膜４でメモリーセル領域を全て覆い、レジスト硬化膜４の端部を直線状とすることができる。
【００１９】
次に、図５に示すように、このレジスト硬化膜（レジストパターン）４を介して、Ｐ型ののシリコン基板５にＮ型不純物であるリン（Ｐ）をイオン注入する（不純物拡散を行う）。これにより、周辺回路領域にＮウエルを形成する。ここで、図６に示すように、レジスト硬化膜４の端部４ａが、二点鎖線でなく実線で示すように形成されるため、周辺回路領域の領域分離酸化膜１２の下側部分を含めた全体に不純物を拡散させて、設計通りのＮウエル１５を形成することができる。
【００２０】
次に、レジスト硬化膜（レジストパターン）４を除去した後に、周辺回路領域側を覆うレジストパターンを形成する。次に、このレジストパターンを介して、シリコン基板５のメモリーセル領域１にＰ型不純物であるホウ素（Ｂ）をイオン注入することにより、図２に示すＰウエル１６を形成する。以下、従来より公知の方法に従って、各半導体素子の形成および金属配線層の形成等を行うことにより、ＤＲＡＭを完成させる。
【００２１】
この実施形態では、図２に示すように、周辺回路領域の領域分離酸化膜１２近傍のＮウエル１５にトランジスタ８のソース／ドレイン領域を形成するが、前述のようにＮウエル１５が設計通りに形成されるため、このソース／ドレイン領域は、Ｐ型のシリコン基板５やＰ（Ｐ＋）ウエル１６と電気的に分離される。したがって、従来の課題であったトランジスタ８に作動不良が生じることを防止できる。
【００２２】
なお、ダミー領域の形状および配置は図１に示すものに限定されず、別の例としては、図８〜１０に示すものが挙げられる。
図８の例では、帯状のダミー領域１３１が、ラインＬ１に最も近い行の素子領域１０Ａよりも周辺回路領域２側に（領域分離酸化膜１２のメモリーセル領域１側に）、行方向（ラインＬ１と平行な方向）に沿って形成されている。この場合にも前述と同じ方法による光照射の際に、ダミー領域１３１の存在により、図７に示すような波線状の集光が生じなくなる。
【００２３】
図９の例では、第１の部分１３２ａと第２の部分１３２ｂとからなるダミー領域１３２が形成されている。第１の部分１３２ａは、行列状に配置された素子領域１０の列を示すラインＬ３に沿って配置された部分であり、第２の部分１３２ｂは、全ての第１の部分１３２ａをメモリーセル領域１のラインＬ１側で連結する帯状部分である。第１の部分１３２ａは、ラインＬ１に最も近い行で隣り合う各素子領域１０Ａ間に、第２の部分１３２ｂから突出するように配置されている。この場合にも前述と同じ方法による光照射の際に、ダミー領域１３２の存在により、図７に示すような波線状の集光が生じなくなる。
【００２４】
図１０の例では、第１の部分１３３ａと第２の部分１３３ｂとからなる複数のダミー領域１３３が、ラインＬ１に最も近い行の各素子領域１０Ａよりも周辺回路領域２側に（領域分離酸化膜１２のメモリーセル領域１側に）、行方向（ラインＬ１と平行な方向）に沿って形成されている。第１の部分１３３ａは、行列状に配置された素子領域１０の列を示すラインＬ３に沿って配置された部分であり、第２の部分１３３ｂは、第１の部分１３３ａのラインＬ１側から行方向（ラインＬ１と平行な方向）に沿って延びる部分である。この場合にも前述と同じ方法による光照射の際に、ダミー領域１３３の存在により、図７に示すような波線状の集光が生じなくなる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態を説明する半導体基板の平面図。
【図２】ＤＲＡＭの一例を示す部分断面図。
【図３】メモリーセルにおける素子領域の高集積度配列を示す平面図。
【図４】フォトマスクによる光照射工程を示す平面図。
【図５】不純物拡散工程を説明する断面図。
【図６】不純物拡散工程後の状態と本発明の課題を説明する断面図。
【図７】フォトリソグラフィ工程での波線状の集光を説明する平面図。
【図８】ダミー領域の形状および配置が図１と異なる例を示す半導体基板の平面図。
【図９】ダミー領域の形状および配置が図１と異なる例を示す半導体基板の平面図。
【図１０】ダミー領域の形状および配置が図１と異なる例を示す半導体基板の平面図。
【符号の説明】
【００２６】
１…メモリーセル領域（第１の領域）、１０…素子領域、１１…素子分離酸化膜、１２…領域分離酸化膜、１３，１３１，１３２，１３３…ダミー領域、１５…Ｎウエル、１６…Ｐ（Ｐ＋）ウエル、２…周辺回路領域（第２の領域）、３０…フォトマスク、３１０…遮光部、４…レジスト硬化膜（レジストパターン）、５…シリコン基板、６…トランジスタ、７１…ビット線、７２…キャパシタ、７３…トランスファーゲート線、８…トランジスタ、９１…第１金属配線、９２…層間絶縁膜、Ｌ１…メモリーセル領域と周辺回路領域との境界ライン（第１の領域と第２の領域を分離する直線）、Ｌ２…素子領域の行列の行を示すライン、Ｌ３…素子領域の行列の列を示すライン、Ｌ４…領域分離酸化膜の周辺回路領域（第２の領域）側の端部を示すライン、Ｌ５…素子領域の外形ライン。
【図１】
2005197499.tif 000003
【図２】
2005197499.tif 000004
【図３】
2005197499.tif 000005
【図４】
2005197499.tif 000006
【図５】
2005197499.tif 000007
【図６】
2005197499.tif 000008
【図７】
2005197499.tif 000009
【図８】
2005197499.tif 000010
【図９】
2005197499.tif 000011
【図１０】
2005197499.tif 000012