(57)【要約】【課題】  ＡＬＣの動作遅れに伴う電力増幅器４１の出力におけるクリップ発生を防止するとともに、電力増幅器４１の入力の振幅制限におけるアタックタイム及びリリースタイムの発生を回避する。【解決手段】  電力増幅手段１５は、入力点２９に入力される信号を増幅した出力信号を生成する。上限側バイアス電圧点３２はＤ1が付与される、下限側バイアス電圧点３３はＤ2が付与される。ダイオード４６は、アノード及びカソードを入力点２９及び上限側バイアス電圧点３２へ接続される。ダイオード４７はカソード及びアノードを入力点２９及び下限側バイアス電圧点３３へ接続される。バイアス電圧生成手段２２はＤ1，Ｄ2（Ｄ1＞Ｄ2）を＋Ｂから生成する。【選択図】      図１
2005229148.tif 000002
【特許請求の範囲】
【請求項１】
第１の回路点に入力される信号を増幅した出力信号を生成する電力増幅手段、
前記第１の回路点の上限電圧を設定するための第１のバイアス電圧が付与される第２の回路点、
前記第１の回路点の下限電圧を設定するための第２のバイアス電圧が付与される第３の回路点、
順方向及び逆方向の電圧印加に対してそれぞれ導通及び非導通となり前記第１の回路点から前記第２の回路点への方向が順方向となるように前記第１の回路点と前記第２の回路点との間に設けられた第１の半導体整流素子、及び
順方向及び逆方向の電圧印加に対してそれぞれ導通及び非導通となり前記第３の回路点から前記第１の回路点への方向が順方向となるように前記第１の回路点と前記第３の回路点との間に設けられた第２の半導体整流素子、
を有していることを特徴とする電力増幅装置。
【請求項２】
前記第１及び第２のバイアス電圧が前記電力増幅手段の電源供給点の電圧の上下動に連動するように前記第１及び第２のバイアス電圧を生成するバイアス電圧生成手段、
を有していることを特徴とする請求項１記載の電力増幅装置。
【請求項３】
前記バイアス電圧生成手段は、第１及び第２のバイアス電圧の一方を他方の反転により生成するものであることを特徴とする請求項２記載の電力増幅装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばオーディオ増幅装置として用いられる電力増幅装置に関するものである。
【背景技術】
【０００２】
ＣＤ再生装置やラジオ等のオーディオ装置に装備されてオーディオ信号を増幅する電力増幅装置では、電力増幅器によりオーディオ信号を過大に増幅すると、電力増幅器の出力中に歪みが生じて、これが不快音の発生原因になるので、ＡＬＣ（Ａｕｔｏ  Ｌｉｍｉｔ  Ｃｏｎｔｒｏｌ）を装備して、電力増幅器の入力信号の振幅を所定範囲内に制限するようにしている。
【０００３】
図７は従来の電力増幅装置１００の回路図である。入力端子１０１に入力されるオーディオ信号等の電気信号は、抵抗１０２及びバッファ１０３を介して電力増幅器１０４の正相側入力端子へ伝達され、電力増幅器１０４において増幅されてから、出力端子１０５へ出力される。電力増幅器１０４の逆相側入力端子は、抵抗１０６を介して電力増幅器１０４の出力端子へ接続されているとともに、抵抗１０７を介してアースへ接続されている。ＡＬＣ回路１１０は、誤差検出回路１１１、整流回路１１２、抵抗１１３及びトランジスタ１１４を備えている。誤差検出回路１１１は、電力増幅器１０４の正相側入力端子と逆相側入力端子との電圧差を誤差として検出し、該誤差に関係する電圧を整流回路１１２へ出力する。整流回路１１２は、誤差検出回路１１１からの入力電圧を整流し、トランジスタ１１４のベースへ出力する。トランジスタ１１４のコレクタは抵抗１１３を介して入力端子１０１へ接続されており、ベース電圧に関係して、バッファ１０３の入力電圧の低下量を調整するようになっている。これにより、ＡＬＣ回路１１０は、電力増幅器１０４の出力が所定レベルを超えると、バッファ１０３の入力レベルを下げて、電力増幅器１０４によるクリップが生じないようにしている。
【０００４】
特許文献１の増幅装置では、電力増幅器の出力信号を監視し、電力増幅器の出力信号が監視レベルを超えた量に関係して、電力増幅器の入力信号の減衰量を調整している。
【０００５】
特許文献２は、２個のダイオードから成る入力振幅制限回路を電力増幅器の入力側に設け、電力増幅器の出力電圧に関係して入力振幅制限回路の各ダイオードの逆バイアス電圧を調整し、電力増幅器の連続的な大出力や過大振幅に対しては、電力増幅器の入力振幅を抑圧することを開示する。
【０００６】
特許文献３の図６〜図８に係る電力増幅装置では、ＡＬＣ回路が電力増幅器の前段に設けられ、該ＡＬＣ回路は、電力増幅器の入力側信号としての該ＡＬＣ回路の出力信号に基づき該ＡＬＣ回路の入力信号の増幅率を調整し、これにより、電力増幅器の入力側信号の振幅を調整している。
【特許文献１】特開平１０−７９６３２号公報
【特許文献２】特開平１０−３２４４４号公報
【特許文献３】特開２００３−１０１３５９公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の電力増幅装置１００では、電力増幅器１０４の出力電圧を検出して、該出力電圧が所定レベルを超えてから、ＡＬＣ回路１１０が、作動開始し、電力増幅器１０４の入力電圧を抑圧するようにしているので、電力増幅器１０４の入力の振幅が許容範囲内になるまでの時間遅れのために、電力増幅器１０４によるクリップが生じてしまう。また、ＡＬＣ回路１１０が、電力増幅器１０４の入力の振幅を許容範囲内に抑圧するのに要するアタックタイムと、電力増幅器１０４の入力の振幅が十分に小さくなってから抑圧を解除するのに要するリリースタイムの存在は、不自然な音の発生原因になる。
【０００８】
特許文献１の電力増幅装置も、電力増幅器の出力を検出して、その出力が許容範囲外になってから、電力増幅器の入力の振幅を所定範囲内に抑圧する方式を採っているので、電力増幅装置１００と同様な問題点をもつ。
【０００９】
特許文献２の電力増幅装置は、２個のダイオードから成る入力振幅制限回路を開示するものの、各ダイオードの逆バイアス電圧は電力増幅器の出力により調整しており、各ダイオードの逆バイアス電圧が電力増幅器の電源電圧に連動することはない。
【００１０】
特許文献３の図６〜図８に係る電力増幅装置では、ＡＬＣ回路は、電力増幅器の出力側の信号ではなく、電力増幅器の入力側の信号に基づいてＡＬＣ内の増幅器の増幅率を変更して、電力増幅器の入力の振幅を調整しているので、電力増幅器によるクリップの発生は防止可能であるものの、アタックタイム及びリリースタイムが存在する。
【００１１】
本発明の目的は、電力増幅器の出力を検出することなく、電力増幅器によるクリップを防止するとともに、アタックタイム及びリリースタイムによる振幅制限の制御の遅れを回避できる電力増幅装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明の電力増幅装置は次のものを有している。
第１の回路点に入力される信号を増幅した出力信号を生成する電力増幅手段、
第１の回路点の上限電圧を設定するための第１のバイアス電圧が付与される第２の回路点、
第１の回路点の下限電圧を設定するための第２のバイアス電圧が付与される第３の回路点、
順方向及び逆方向の電圧印加に対してそれぞれ導通及び非導通となり第１の回路点から第２の回路点への方向が順方向となるように第１の回路点と第２の回路点との間に設けられた第１の半導体整流素子、及び
順方向及び逆方向の電圧印加に対してそれぞれ導通及び非導通となり第３の回路点から第１の回路点への方向が順方向となるように第１の回路点と第３の回路点との間に設けられた第２の半導体整流素子。
【００１３】
好ましくは、電力増幅装置は、第１及び第２のバイアス電圧が電力増幅手段の電源供給点の電圧の上下動に連動するように第１及び第２のバイアス電圧を生成するバイアス電圧生成手段、を有している。好ましくは、このバイアス電圧生成手段は、第１及び第２のバイアス電圧の一方を他方の反転により生成するものである。
【００１４】
本発明の電力増幅装置では、第１の回路点における電気信号の振幅が、増大して、電力増幅器の増幅率の制約に起因する電力増幅器によるクリップが起きる前に、第１又は第２の半導体整流素子が導通状態になって、第１の回路点の振幅範囲が所定範囲内に維持されるので、電力増幅器によるクリップの発生は防止される。
【００１５】
第１及び第２の半導体整流素子は例えばダイオードである。ダイオードの順方向電圧特性は、所定の順方向バイアス電圧から一気に通過電流無限大となることなく、所定の順方向電圧範囲において、順方向電圧の増大に連れて急激ではあるが、通過電流を０から十分な値まで増大させるようになっている。したがって、第１及び第２の半導体整流素子としてダイオードのような特性の半導体整流素子を採用した場合には、第１及び第２の半導体整流素子による第１の回路点における上限及び下限の電圧制限は、所定電圧で一気にフラットになるのではなく、フラットへ緩やかに移行する形式（後述の「ソフトクリップ」）となる。
【発明の効果】
【００１６】
本発明によれば、電力増幅手段の入力側に第１及び第２の半導体整流素子を設け、電力増幅手段の出力側とは独立に設定されている第１及び第２のバイアス電圧を第２及び第３の回路点に印加し、第１及び第２の半導体整流素子の導通により第１の回路点の振幅を制限する方式であるので、振幅制限の作動遅れや、アタックタイムやリリースタイムの発生を、防止できる。
【発明を実施するための最良の形態】
【００１７】
図１は電力増幅装置１０の回路図である。電力増幅装置１０は、入力端子１１、出力端子１２、電力増幅手段１５、第１の半導体整流素子１８、第２の半導体整流素子１９、バイアス電圧生成手段２２、第１の回路点としての入力点２９、第２の回路点としての上限側バイアス電圧点３２、及び第３の回路点としての下限側バイアス電圧点３３を有している。バイアス電圧生成手段２２は、さらに、上限側バイアス電圧生成部２３及び下限側バイアス電圧生成部２４を含む。
【００１８】
電力増幅手段１５は、入力点２９に入力される信号を増幅した出力信号を生成する。上限側バイアス電圧点３２は、入力点２９の上限電圧を設定するための第１のバイアス電圧としてのＤ1が付与される、下限側バイアス電圧点３３は、入力点２９の下限電圧を設定するための第２のバイアス電圧Ｄ2が付与される。第１の半導体整流素子１８は、順方向及び逆方向の電圧印加に対してそれぞれ導通及び非導通となり入力点２９から上限側バイアス電圧点３２への方向が順方向となるように入力点２９と上限側バイアス電圧点３２との間に設けられる。第２の半導体整流素子１９は、順方向及び逆方向の電圧印加に対してそれぞれ導通及び非導通となり、下限側バイアス電圧点３３から入力点２９への方向が順方向となるように、入力点２９と下限側バイアス電圧点３３との間に設けられる。バイアス電圧生成手段２２は、第１及び第２のバイアス電圧が電力増幅手段１５の電源供給点の電圧の上下動に連動するように第１及び第２のバイアス電圧を生成する。そして、バイアス電圧生成手段２２は、Ｄ1及びＤ2の一方（図示の例ではＤ1）を他方（図示の例ではＤ2）の反転により生成するものである。
【００１９】
電力増幅装置１０について、さらに、詳細に説明する。入力端子１１には、例えばオーディオソースからのオーディオ信号が入力される。入力端子１１の電気信号は、バッファ３７及び抵抗３８を経て電力増幅手段１５の入力点２９へ入力される。電力増幅手段１５において、入力点２９の入力信号は、電解コンデンサ４０を経て電力増幅器４１の正相側入力端子へ入力され、電力増幅器４１により増幅されてから出力端子１２へ出力される。抵抗４２は、電力増幅器４１の正相側入力端子とアースとの間に介在する。電力増幅器４１の逆相側入力端子は、抵抗４３を介して電力増幅器４１の出力へ接続されるとともに、抵抗４４を介してアースへ接続される。この電力増幅器４１は片電源形式であり、正側給電線４９は、電源としての＋Ｂを供給され、電力増幅器４１の電源端子へ接続されている。第１の半導体整流素子１８及び第２の半導体整流素子１９はそれぞれダイオード４６，４７から成る。ダイオード４６は、入力点２９から上限側バイアス電圧点３２へ順方向となるように、接続されている。ダイオード４７は、下限側バイアス電圧点３３から入力点２９へ順方向（アノード側からカソード側を順方向とする。）となるように、接続されている。
【００２０】
バイアス線５９は、＋Ｂとは別の電圧＋Ｃ（なお、Ｂ，Ｃは正の定数である。）を印加され、抵抗６０を介して入力端子１１へ接続される。下限側バイアス電圧生成部２４は、ツェナダイオード５３、抵抗５４、演算増幅器５５、抵抗５６及び抵抗５７を有している。正側給電線４９は、ツェナダイオード５３及び抵抗５４を介して演算増幅器５５の逆相側入力端子へ接続されている。抵抗５６は、演算増幅器５５の出力端子としての下限側バイアス電圧点３３と演算増幅器５５の逆相側入力端子との間に介在する。ツェナダイオード５３と抵抗５４との間の回路点は抵抗５７を介してバイアス線５９へ接続される。演算増幅器５５の正相側入力端子はバイアス線５９へ接続され、下限側バイアス電圧点３３はダイオード４７のアノードへ接続される。上限側バイアス電圧生成部２３は、抵抗６２、演算増幅器６４及び抵抗６５を有している。下限側バイアス電圧点３３は抵抗６２を介して演算増幅器６４の逆相側入力端子へ接続される。抵抗６５は両端を演算増幅器６４の逆相側入力端子及び上限側バイアス電圧点３２へ接続されている。演算増幅器６４の出力端子としての上限側バイアス電圧点３２はダイオード４６のカソードへ接続されている。演算増幅器６４の逆相側入力端子はバイアス線５９へ接続される。
【００２１】
電力増幅装置１０の作用について説明する。入力点２９、上限側バイアス電圧点３２、下限側バイアス電圧点３３の電圧をそれぞれＤ，Ｄ1，Ｄ2と定義する。また、αをダイオード４６，４７のＰＮ接合電圧とする。Ｄ1＋α及びＤ2−αは、電力増幅器４１がその入力電圧に対して出力にクリップを起こす上側及び下側の入力電圧よりもそれぞれ低い及び高い電圧に設定されている。ＤがほぼＤ＜Ｄ1＋αである場合は、ダイオード４６は非導通となっているのに対し、ＤがほぼＤ1＋αを上回ろうとするや、ダイオード４６は導通し、Ｄの上限はほぼＤ1＋αに制限される。また、ＤがほぼＤ2−α＜Ｄである場合は、ダイオード４７は非導通となっているのに対し、ＤがほぼＤ2−αを下回ろうとするや、ダイオード４７は導通し、Ｄの下限はほぼＤ2−αに制限される。このように、電力増幅器４１の正相側入力端子の電圧は、電力増幅器４１がその入力電圧に対して出力にクリップを起こす上側の電圧より低くかつ下側の電圧より高い範囲に維持されるので、電力増幅器４１は、出力にクリップを生じさせることなく、正相側入力端子の入力電圧を増幅した出力電圧を生成する。
【００２２】
図２はダイオードの電気特性を示している。図１のダイオード４６，４７も図２の特性を有している。ダイオードについて、横軸のＶDは順方向を正とする両端電圧であり、縦軸のＩDは順方向を正とする通過電流である。縦軸に対して右側はダイオードに順方向バイアスをかけたときの特性、左側は逆方向バイアスをかけたときの特性に、それぞれ対応する。ダイオードに対する順方向バイアス電圧を漸増していく場合、順方向バイアス電圧が所定のＰＮ接合電圧値を超えると、ＩDは、立ち上がりＳのように、ＩD＝０より急激に増大する。しかし、Ｓは、横軸に対して直角に立ち上がるものではなく、ＩD＝０（ダイオードの導通開始）からＩDが十分に増大する（ダイオードの完全導通）までに、ＶDについて所定の増大が必要となっていることに注目されたい。
【００２３】
図３は電力増幅装置１０の入力端子１１に所定の正弦波電圧を印加した場合の電力増幅器４１における出力電圧Ｖの波形を例示している。Ｖ1a，Ｖ2a，Ｖ3aは、入力端子１１に所定の正弦波電圧を印加した場合において、入力端子１１におけるピーク電圧、ダイオード４６が完全導通した時の入力点２９の電圧、及びダイオード４６が導通開始する時の入力点２９の電圧に、それぞれ対応する出力電圧Ｖである。また、Ｖ1b，Ｖ2b，Ｖ3bは、入力端子１１に所定の正弦波電圧を印加した場合において、入力端子１１におけるボトム電圧、ダイオード４７が完全導通した時の入力点２９の電圧、及びダイオード４７が導通開始する時の入力点２９の電圧に、それぞれ対応する出力電圧Ｖである。Ｖrは、出力電圧Ｖの平均値である。Ｖ1aとＶ1b、Ｖ2aとＶ2b、及びＶ3aとＶ3bは、縦軸においてＶrに対して相互に対称位置にある。
【００２４】
図４は図３のＡ1の部分の拡大図である。Ａ2，Ａ3，Ａ4の部分の拡大図は、省略しているが、図４のＡ1の部分と同様である。ダイオード４６，４７の導通のために、出力電圧Ｖの上限及び下限は、Ｖ2a，Ｖ2bとなる。また、図２のダイオード特性図において説明したように、立ち上がりＳは、垂直に立ち上がらず、急角度ながら傾斜して立ち上がっていくために、出力電圧Ｖの時間変化は、Ｖ2aとＶ3aとの間、及びＶ2bとＶ3bとの間においてなまり、なまり部分としてのＡ1，Ａ2，Ａ3，Ａ4（図３）が出現する。もし、立ち上がりＳが垂直である場合には、図４のＢ１（破線）のようになる。Ｂ１のような電圧波形を「ハードクリップ」、また、Ａ1，Ａ2，Ａ3，Ａ4のような電圧波形を「ソフトクリップ」と適宜、呼ぶことにする。
【００２５】
図１に戻って、Ｄ1，Ｄ2は、＋Ｂの上下動に関係して上下動する。下限側バイアス電圧生成部２４のツェナダイオード５３により、ツェナダイオード５３のアノード側の電圧は＋Ｂより所定量だけ低い電圧になる。ツェナダイオード５３のアノード側の電圧は、演算増幅器５５により−１／Ｇ1倍であるＤ2へ変換される。演算増幅器６４は、増幅率を−１に設定されており、Ｄ2を反転したＤ1（＝−Ｄ2）を生成する。こうして、Ｄ1，Ｄ2の絶対値としての｜Ｄ1｜，｜Ｄ2｜は、＋Ｂの上下動に関係して上下動する。図５は入力点２９の電圧（電力増幅手段１５の入力電圧）と出力端子１２の電圧（電力増幅手段１５の出力電圧）との関係を示している。Ｄlは入力電圧の平均電圧であり、例えば０Ｖである。出力端子１２の上限電圧、すなわち電力増幅器４１の上限出力電圧は、＋Ｂの上下動に伴い、上下動する。Ｄ1，Ｄ2は、前述したように、＋Ｂの上下動に連動して、上下動するので、入力点２９の上限電圧は、＋Ｂの上下動に連動して、上下動し、また、入力点２９の下限電圧は、＋Ｂの上下動に連動して、下側及び上側へ移動する。こうして、＋Ｂの変動にもかかわらず、入力点２９の上限及び下限電圧は、＋Ｂの変動に連動し、電力増幅器４１の出力にクリップが生じるのを回避できる。
【００２６】
図６は両電源型電力増幅器４１に対してダイオード４６，４７のバイアス電圧を制御する機能を装備する電力増幅装置１０の主要部回路図である。図６において図示を省略した回路部分は図１のものと同一である。電力増幅器４１は、その−電源端子へ負側給電線７０を介して−Ｂの電圧を受ける。正側給電線４９の＋Ｂはツェナダイオード７４において所定量降下された後、抵抗７５を介して演算増幅器７６の正相側入力端子へ印加される。抵抗７７は演算増幅器７６の正相側入力端子とアースとの間に介在する。抵抗７５，７７の抵抗値の比は、Ｄ1がツェナダイオード７４のアノード側電圧の１／Ｇ1となるように、設定されている。こうして、演算増幅器７６の出力端子には、＋Ｂの上下動に連動して上下動するＤ1が生成される。負側給電線７０の−Ｂはツェナダイオード８０において所定量、上昇した後、抵抗８１を介して演算増幅器８２の正相側入力端子へ印加される。抵抗８３は演算増幅器８２の正相側入力端子とアースとの間に介在する。抵抗８１，８３の抵抗値の比は、Ｄ1がツェナダイオード８０のカソード側電圧の１／Ｇ1となるように、設定されている。こうして、演算増幅器７６の出力端子には、−Ｂの上下動に連動して上下動するＤ2が生成される。結果、両電源型電力増幅器４１においても、＋Ｂ及び−Ｂの変動にもかかわらず、入力点２９の電圧は、電力増幅器４１の出力にクリップを生じさせないものに維持される。
【図面の簡単な説明】
【００２７】
【図１】電力増幅装置の回路図である。
【図２】ダイオードの電気特性を示す図である。
【図３】電力増幅装置の入力端子に所定の正弦波電圧を印加した場合の電力増幅器における出力電圧Ｖの波形を例示す図である。
【図４】図３のＡ1の部分の拡大図である。
【図５】入力点の電圧（入力電圧）と出力端子の電圧との関係を示している。
【図６】両電源型電力増幅器に対してダイオードのバイアス電圧を制御する機能を装備する電力増幅装置の主要部回路図である。
【図７】従来の電力増幅装置の回路図である。
【符号の説明】
【００２８】
１０：電力増幅装置、１５：電力増幅手段、１８：第１の半導体整流素子、１９：第２の半導体整流素子、２２：バイアス電圧生成手段、２３：上限側バイアス電圧生成部、２４：下限側バイアス電圧生成部、２９：入力点（第１の回路点）、３２：上限側バイアス電圧点（第２の回路点）、３３：下限側バイアス電圧点（第３の回路点）。
【図１】
2005229148.tif 000003
【図２】
2005229148.tif 000004
【図３】
2005229148.tif 000005
【図４】
2005229148.tif 000006
【図５】
2005229148.tif 000007
【図６】
2005229148.tif 000008
【図７】
2005229148.tif 000009