(57)【要約】      （修正有）【課題】ガンマ特性を有する発光素子駆動回路の回路規模を縮減しチップ面積を縮減可能とすることができる駆動回路と表示装置の提供。【解決手段】基準電流に基づき出力する電流の値が規定される複数の電流源と、複数ビットからなる映像信号に基づき前記複数の電流源と電流出力端間の電流パスをオン・オフ制御するスイッチ回路を備え、映像信号に応じた第１の出力電流を出力する第１の電流駆動回路１０と、映像信号に応じた第２の出力電流を出力する第２の電流駆動回路１１と、基準電流を映像信号の値に基づき可変制御させる基準電流源回路１２とを備え、第１及び第２の出力電流を合成した電流が出力電流として出力され、映像信号の１LSBの変化に対応する出力電流の変化量が映像信号の値に応じて可変され、ガンマ特性を区分線形近似し、さらにパネル輝度調節回路１４からの制御信号に基づき、表示パネル全体の輝度を可変制御する。【選択図】図１
2005208241.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を入力する入力端子と、
出力電流を出力する出力端子と、
前記入力信号の単位変化に対する前記出力電流の変化量を規定する基準電流を生成する基準電流源を有し、前記入力信号に基づき、前記基準電流の値を可変させる基準電流源回路と、
前記基準電流に基づき、前記入力信号に応じた前記出力電流を生成して前記出力端子から出力する出力電流生成回路と、
を備え、
前記入力端子に入力される前記入力信号と、前記出力端子から出力される前記出力電流間の特性が、予め定められた所定の非直線性の入出力特性とされる、ことを特徴とする駆動回路。
【請求項２】
前記入力信号がデジタル信号であり、前記入力信号の単位変化が、前記デジタル信号の最下位ビット（ＬＳＢ）の１ビット相当分に対応する、ことを特徴とする請求項１記載の駆動回路。
【請求項３】
前記入力信号がデジタル信号であり、
前記出力電流生成回路は、
前記入力信号に対応する第１の出力電流を、前記基準電流に基づき生成する第１の電流生成回路と、
前記入力信号に対応する第２の出力電流を、前記基準電流源とは別の電流源に基づき生成する第２の電流生成回路と、
を含み、
前記第１の出力電流及び前記第２の出力電流を合成した電流が、前記出力電流として、前記出力端子から出力される、ことを特徴とする請求項１記載の駆動回路。
【請求項４】
前記入力信号の最小値から最大値の範囲が、複数に区分され、一の区分の一の端部では、前記第１の出力電流は零とされ、前記第２の出力電流が、前記出力端子から出力される出力電流とされる、ことを特徴とする請求項３記載の駆動回路。
【請求項５】
前記入力信号の前記区分の少なくとも一端に対応する前記出力電流の電流値が、予め定められた非直線性の入出力特性の理論値に対応する電流値に設定されており、区分ごとに、非直線性の入出力特性の線形近似が行われる、ことを特徴とする請求項４記載の駆動回路。
【請求項６】
供給される電流に応じて発光が制御される発光素子に対して、入力端子から入力される映像信号を受け、前記映像信号に対応する電流を生成して出力端子から出力する発光素子駆動回路において、
複数ビットからなる前記映像信号を入力してデコードするデコーダと、
与えられた基準電流に基づき、それぞれに流れる電流の値が規定される複数の電流源と、前記デコーダの出力信号に基づき、前記複数の電流源と、電流出力端間の電流パスをそれぞれオン・オフ制御するスイッチ回路と、を備え、前記映像信号の値に応じた第１の出力電流を出力する第１の電流駆動回路と、
前記映像信号の値に応じた第２の出力電流を出力する第２の電流駆動回路と、
前記基準電流を出力する基準電流源を有し、前記映像信号の値に基づき、出力する前記基準電流を可変制御する基準電流源回路と、
を備え、
前記第１及び第２の電流駆動回路からの前記第１及び第２の出力電流を合成した電流が出力電流として前記出力端子から出力され、
前記映像信号の単位量の変化に対応する前記出力電流の変化量が、前記映像信号に応じて可変される、ことを特徴とする発光素子駆動回路。
【請求項７】
前記映像信号の単位量が、最下位ビット（ＬＳＢ）の１ビット相当分である、ことを特徴とする請求項６記載の発光素子駆動回路。
【請求項８】
前記基準電流源回路は、前記映像信号に基づき出力する前記基準電流の電流値を可変させる制御回路を有する、ことを特徴とする請求項６又は７記載の発光素子駆動回路。
【請求項９】
前記第１の電流駆動回路、前記第２の電流駆動回路、及び、前記基準電流源回路の少なくとも１つが、前記映像信号の全ビットに基づき、出力する電流を可変制御する、ことを特徴とする請求項６記載の発光素子駆動回路。
【請求項１０】
前記入力信号の最小値から最大値の範囲が、複数に区分され、一の区分の一の端部では、前記第１の出力電流は零とされ、前記第２の出力電流が前記出力電流とされる、ことを特徴とする請求項６乃至９のいずれか一に記載の発光素子駆動回路。
【請求項１１】
前記映像信号の前記区分の少なくとも一端に対応する前記出力電流の電流値が、予め定められた非直線性の入出力特性の理論値に対応する電流値に設定されており、区分ごとに非直線性の入出力特性の線形近似が行われる、ことを特徴とする請求項１０記載の発光素子駆動回路。
【請求項１２】
制御端子より入力される制御信号に基づき、出力する制御電位を可変させる輝度調節回路をさらに備え、
前記基準電流源回路は、前記輝度調節回路から出力される前記制御電位を受け、前記制御電位に基づき、出力する基準電流の電流値を可変させる、ことを特徴とする請求項６記載の発光素子駆動回路。
【請求項１３】
前記第２の電流駆動回路は、前記制御電位に基づき、前記第２の出力電流の電流値を可変させる、ことを特徴とする請求項１２記載の発光素子駆動回路。
【請求項１４】
前記第１の電流駆動回路が、
前記基準電流を入力端より入力し、前記基準電流を折り返した電流を、複数の出力端からそれぞれ出力する複数出力型のカレントミラー回路と、
前記映像信号を前記デコーダでデコードした信号を、制御端子に受け、一端が、前記カレントミラー回路の複数出力端にそれぞれ接続され、他端が前記電流出力端に共通に接続されてなる複数のスイッチ素子と、
を備えている、ことを特徴とする請求項６記載の発光素子駆動回路。
【請求項１５】
前記基準電流源回路が、
第１の電位に一端が共通に接続されている複数の電流源と、
前記映像信号を入力してデコードし、デコード結果を出力する、基準電流源回路用のデコーダと、
前記複数の電流源の出力端に一端がそれぞれ接続され、他端が、前記基準電流を出力する基準電流出力端に共通に接続され、前記基準電流源回路用のデコーダから出力される信号に基づきオン・オフ制御される複数のスイッチ素子と、
を備えている、ことを特徴とする請求項６又は８記載の発光素子駆動回路。
【請求項１６】
前記基準電流源回路が、
第１の電位に一端が接続され、各出力端が、前記基準電流を出力する電流出力端に接続されている、１つ又は複数の電流源と、
前記映像信号を入力してデコードし、デコード結果を出力する、基準電流源回路用のデコーダと、
前記基準電流源回路用のデコーダでのデコード結果に基づき、前記１つ又は複数の電流源にバイアス電圧を供給する電圧選択回路と、
を備え、
前記電流源は、前記バイアス電圧に応じて前記電流源の前記出力端からの出力電流を可変させる、ことを特徴とする請求項６又は８記載の発光素子駆動回路。
【請求項１７】
前記基準電流源回路において、前記電圧選択回路は、
高位側基準電位と低位側基準電位との間に直列接続された複数の抵抗を有し、前記高位側基準電位と前記低位側基準電位、並びに前記抵抗同士の接続点のうち予め定められた複数のタップから、対応する電圧を出力する抵抗回路と、
前記抵抗回路の前記複数のタップと、前記バイアス電圧を出力する出力端との間に接続され、前記第２の電流駆動回路用のデコーダからの出力信号によりオン・オフが制御される複数のスイッチ素子と、
を備えている、ことを特徴とする請求項１６記載の発光素子駆動回路。
【請求項１８】
入力される制御信号に基づき制御電位を可変に生成する輝度調節回路をさらに備え、
前記制御電位は、前記基準電流源回路の前記第１の電位として供給される、ことを特徴とする請求項１５又は１６記載の発光素子駆動回路。
【請求項１９】
前記第２の電流駆動回路が、
前記映像信号を入力してデコードし、デコード結果を出力する、第２の電流駆動回路用のデコーダと、
第１の電位に一端が共通に接続される第１群の電流源と、
前記第１群の電流源の出力端に一端がそれぞれ接続され、他端が電流出力端に共通に接続され、前記第２の電流駆動回路用のデコーダからの信号を制御端子に受けてそれぞれオン・オフ制御される第１群のスイッチ素子と、
を備えている、ことを特徴とする請求項６記載の発光素子駆動回路。
【請求項２０】
前記第２の電流駆動回路が、
第２の電位に一端が共通に接続される第２群の電流源と、
前記第２群の電流源の出力端に一端がそれぞれ接続され、他端が電流出力端に共通に接続され、前記第２の電流駆動回路用のデコーダからの信号を制御端子に受けてそれぞれオン・オフ制御される第２群のスイッチ素子と、
をさらに備えている、ことを特徴とする請求項１９記載の発光素子駆動回路。
【請求項２１】
前記第２の電流駆動回路が、
前記映像信号を入力してデコードし、デコード結果を出力する、第２の電流駆動回路用のデコーダと、
第１の電位に一端が接続され、各出力端が、前記第２の出力電流を出力する電流出力端に接続されている１つ又は複数の電流源と、
前記第２の電流駆動回路用のデコーダでのデコード結果に基づき、前記１つ又は複数の電流源にバイアス電圧を供給する電圧選択回路と、
を備え、
前記電流源は、前記バイアス電圧に応じて前記電流源の前記出力端からの出力電流を可変させる、ことを特徴とする請求項６記載の発光素子駆動回路。
【請求項２２】
前記第２の電流駆動回路が、
第２の電位に一端が接続され、各出力端が、前記第２の出力電流を出力する前記電流出力端に接続されている１つ又は複数の電流源を備え、
前記電圧選択回路は、前記第２の電流駆動回路用のデコーダでのデコード結果に基づき、前記第２の電位に一端が接続される前記１つ又は複数の電流源に、バイアス電圧を供給し、
前記第２の電位に一端が接続される前記電流源は、前記バイアス電圧に応じて前記電流源の前記出力端からの出力電流を可変させる、ことを特徴とする請求項２１記載の発光素子駆動回路。
【請求項２３】
前記電圧選択回路が、
高位側基準電位と低位側基準電位との間に直列接続された複数の抵抗を有し、前記高位側基準電位と前記低位側基準電位、並びに前記抵抗同士の接続点のうち予め定められた複数のタップから、対応する電圧を出力する抵抗回路と、
前記抵抗回路の前記複数のタップと、前記バイアス電圧を出力する出力端との間に接続され、前記第２の電流駆動回路用のデコーダからの出力信号によりオン・オフが制御される複数のスイッチ素子と、
を備えている、ことを特徴とする請求項２１又は２２記載の発光素子駆動回路。
【請求項２４】
制御信号入力端子から入力される制御信号に基づき、出力する制御電位を可変に制御する輝度調節回路をさらに備え、
前記輝度調節回路から出力される前記制御電位が、前記第２の電流駆動回路の前記第１の電位として供給される、ことを特徴とする請求項２１又は２２記載の発光素子駆動回路。
【請求項２５】
制御信号入力端子から入力される制御信号に基づき、出力する制御電位を可変に制御する輝度調節回路をさらに備え、
前記輝度調節回路から出力される前記制御電位が、前記第２の電流駆動回路の前記第２の電位として供給される、ことを特徴とする請求項２２記載の発光素子駆動回路。
【請求項２６】
前記非直線性の入出力特性が所定のガンマ値の特性とされ、入力された前記映像信号を所定のガンマ値にしたがって補正した前記出力電流が出力される、ことを特徴とする請求項１１記載の発光素子駆動回路。
【請求項２７】
表示素子パネルの表示素子を駆動する表示素子駆動回路として、請求項６乃至２６のいずれか一に記載の前記発光素子駆動回路を備え、前記表示素子駆動回路の前段に、ガンマ補正回路を設けることを不要としてなる、ことを特徴とする表示装置。
【請求項２８】
水平方向に沿って配設される複数の走査線と、垂直方向に沿って配設される複数のデータ線と、前記各走査線と前記各データ線との交差部に設けられる複数の発光素子とを備えた表示パネルと、
前記走査線を駆動する走査ドライバと、
映像信号を入力し前記データ線を駆動するデータドライバと、
を備え、
前記データドライバは、前記データ線を駆動する駆動回路として、請求項６乃至２６のいずれか一に記載の前記発光素子駆動回路を備えている、ことを特徴とする表示装置。
【請求項２９】
前記発光素子の色に対応させて設けられている前記発光素子駆動回路を色ごとに個別に制御し、パネル輝度を均一化させる、ことを特徴とする請求項２８記載の表示装置。
【請求項３０】
請求項１乃至５のいずれか一に記載の駆動回路を備えた半導体装置。
【請求項３１】
デジタル信号を入力し該デジタル信号に応じた出力電流に変換して出力する、電流出力型のデジタル・アナログ変換装置において、
与えられた基準電流に基づき、出力する電流の値が規定される複数の電流源と、前記複数の電流源と電流出力端間の電流パスを、複数ビットからなる入力信号に基づきオン・オフ制御するスイッチ回路と、を備え、前記入力信号に応じた第１の出力電流を出力する第１の電流駆動回路と、
前記入力信号に応じて、出力電流を補正するための第２の出力電流を出力する第２の電流駆動回路と、
前記基準電流を出力する回路であって、前記入力信号の値に基づき可変制御させる基準電流源回路と、
を含み、
前記第１及び第２の電流駆動回路からの前記第１及び第２の出力電流を合成した電流が出力電流として出力され、前記入力信号の単位量の変化に対応する前記出力電流の変化量が、前記入力信号の値に応じて可変される、ことを特徴とするデジタル・アナログ変換装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子駆動回路及び表示装置に関し、特に、ガンマ補正を行う駆動回路及び装置に関する。
【背景技術】
【０００２】
ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｃｅｎｃｅ）ストレージデバイスとして、例えば図２５に示すような構成が知られている（後記特許文献１参照）。図２５を参照すると、この従来のＥＬストレージデバイスは、ＥＬ素子４０と、ＥＬ素子４０に対応して設けられた複数のメモリセル２２と、ＥＬ素子４０に接続された電流源２８（トランジスタ２６、２７よりなるカレントミラー回路）と、複数のメモリセル２２に対応して設けられ、それぞれが対応するメモリセル２２に接続されるとともに、メモリセル２２内に保持されている信号に応答して電流源２８からＥＬ素子４０へ流れる電流を制御する電流制御手段（トランジスタ）２４と、ＥＬ素子４０により要求された輝度を表す信号Ｂｎ〜Ｂ０をメモリセル２２へ供給するための、いずれも図示されない、制御論理回路、コラムデータレジスタ、ディスプレイ入力読出論理回路、ローストローブレジスタ等を備えている。
【０００３】
メモリセル２２内に保持された信号に対応した電流がトランジスタ２４ｎ〜２４ｎ−３に流れ、電流源（カレントミラー回路）２８の入力端をなすトランジスタ２６のドレインには、トランジスタ２４ｎ〜２４ｎ−３に流れる電流が足し合わされた電流が入力され、電流源（カレントミラー回路）の出力端をなすトランジスタ２７のドレインからは、入力電流のミラー電流が出力され、ＥＬ素子４０に供給される。
【０００４】
図２５に示す構成においては、入力データ信号と、出力電流（したがって輝度）の関係は、正比例の関係（ガンマ値＝１．０）にある。このため、ガンマ値＝２．２等のガンマ補正を行うには、メモリセル２２に記憶される映像信号に対して、ガンマ補正を行わなくてはならない。
【０００５】
一般に、ガンマ補正を行う場合は、例えば図２６に示すように、入力信号（映像信号）と輝度との関係をガンマ特性に合わせるためのガンマ補正回路３１が、表示素子駆動回路３２の前段に設けらる。ガンマ補正回路３１でガンマ補正された信号が表示素子駆動回路３２に入力され、表示素子駆動回路３２からデータ信号線を介して表示素子パネル３３にデータ信号が供給される。しかしながら、かかる構成では、ガンマ補正回路３１が必要とされるため、回路規模が大きくなるほか、表現できる階調が少なくなるという問題点もある。例えば、８ビット（２５６階調）の表示素子駆動回路３２を用いて、ガンマ特性（ガンマ値＝２．２）を表現した場合、１８７諧調しか実現することができない。
【０００６】
一方、入力信号と同じ階調（２５６階調）のガンマ補正を実現するためには、図２７に示すように、ガンマ補正回路３１及び表示素子駆動回路３２は、入力信号以上の階調に対応可能とする必要がある。このため、回路規模が大きくなる。図２７に示す例では、ガンマ補正回路３１及び表示素子駆動回路３２とも５１２階調（９ビット）対応とされている。
【０００７】
【特許文献１】特開平２−１４８６８７号公報（第５−６頁、第２図）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記したように、従来の表示回路にガンマ補正機能を設ける場合、回路規模が増大するという問題点を有している。また、入力信号と同じ階調のガンマ補正を実現する場合も、回路規模が増大するという問題点を有している。
【０００９】
したがって、本発明の目的は、ガンマ特性を実現するにあたり、回路規模を縮減し、チップ面積を縮減可能とする駆動回路及び該駆動回路を有する表示装置を提供することにある。
【００１０】
また本発明の他の目的は、ガンマ特性を維持したまま、表示パネル全体の輝度調節を可能とする駆動回路及び該駆動回路を有する表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
本願で開示される発明は、前記目的を達成するため、以下のような構成とされる。
【００１２】
本発明は、その概略を述べれば、基準電流源回路に流れる基準電流を映像信号に基づき、可変させることにより、発光素子を駆動する回路の入出力特性を、例えばガンマ特性に近似させ、最適な表示を可能としたものである。より詳細には、該基準電流は、入力信号の単位変化に対する前記出力電流の変化量を規定するものであり、本発明の一の側面に係る回路において、基準電流を生成する回路であって、前記入力信号に基づき、前記基準電流の値を可変させる基準電流源回路と、前記基準電流に基づき、前記入力信号に応じた前記出力電流を生成して前記出力端子から出力する出力電流生成回路と、を備え、前記入力端子に入力される前記入力信号と、前記出力端子から出力される前記出力電流間の入出力特性が、予め定められた所定の非直線性特性とされる。
【００１３】
本発明において、前記入力信号がデジタル信号であり、前記入力信号の単位変化が、前記デジタル信号の最下位ビット（ＬＳＢ）の１ビット相当分に対応する。
【００１４】
本発明において、前記入力信号がデジタル信号であり、前記出力電流生成回路は、前記入力信号に対応する第１の出力電流を、前記基準電流に基づき生成する第１の電流生成回路と、前記入力信号に応じた第２の出力電流を、前記基準電流回路とは別の電流源から生成する第２の電流生成回路と、を含み、前記第１の出力電流及び前記第２の出力電流を合成（加算又は減算）した電流が、前記出力電流として、前記出力端子から出力される。
【００１５】
本発明において、前記入力信号の最小値から最大値の範囲が、複数に区分され、一の区分の一の端部では、前記第１の出力電流は零とされ、前記第２の出力電流が前記出力電流とされる。
【００１６】
本発明において、前記入力信号の前記区分の始端及び終端の少なくとも一端に対応する前記出力電流の電流値が、予め定められた非直線性（non-linearity）の入出力特性の理論値に対応する電流値に設定されており、区分ごとに、非直線性の入出力特性の線形近似が行われるようにしてもよい。
【００１７】
本発明の他の側面に係る発光素子駆動回路は、供給される電流に応じて発光が制御される発光素子に対して、入力端子から入力される映像信号を受け、前記映像信号に対応する電流を生成して出力端子から出力する発光素子駆動回路において、複数ビットからなる前記映像信号を入力してデコードするデコーダと、与えられた基準電流に基づき、それぞれに流れる電流の値が規定される複数の電流源と、前記デコーダの出力信号に基づき、前記複数の電流源と、電流出力端間の電流パスをそれぞれオン・オフ制御するスイッチ回路と、を備え、前記映像信号の値に応じた第１の出力電流を出力する第１の電流駆動回路と、前記映像信号の値に応じた第２の出力電流を出力する第２の電流駆動回路と、前記基準電流を出力する回路であって、前記映像信号の値に基づき、出力する前記基準電流を可変させる基準電流源回路と、を備え、前記第１及び第２の電流駆動回路からの前記第１及び第２の出力電流を合成した電流が出力電流として前記出力端子から出力され、前記映像信号の単位量の変化に対応する前記出力電流の変化量が、前記映像信号に応じて可変される。  
【００１８】
本発明の別の側面にかかる発光素子駆動回路は、輝度調整信号を用いて、電流源を制御することにより、発光素子の輝度を調節する構成としている。より詳細には、本発明において、入力される制御信号に基づき制御電圧を可変に生成する輝度調節回路を備え、前記基準電流源回路は、前記制御電圧に基づき、出力する基準電流の電流値が可変される。本発明において、前記第２の電流駆動回路は、前記制御電圧に基づき、出力する電流の電流値が可変される。
【００１９】
本発明において、前記第１の電流駆動回路は、前記基準電流を入力端より入力し、前記基準電流を折り返した電流を、複数の出力端からそれぞれ出力する複数出力型のカレントミラー回路と、前記映像信号をデコーダでデコードした信号を、制御端子に受け、一端が、前記カレントミラー回路の複数出力端にそれぞれ接続され、他端が前記電流出力端に共通に接続されてなる複数のスイッチ素子と、を備えている。
【００２０】
本発明において、前記基準電流源回路は、第１の電位に一端が共通に接続されている複数の電流源と、前記映像信号を入力してデコードし、デコード結果を出力する、基準電流源回路用のデコーダと、前記複数の電流源の出力端に一端がそれぞれ接続され、他端が、前記基準電流を出力する基準電流出力端に共通に接続され、前記基準電流源回路用のデコーダから出力される信号に基づきオン・オフ制御される複数のスイッチ素子と、を備えた構成としてもよい。
【００２１】
本発明において、前記基準電流源回路は、第１の電位に一端が接続され、各出力端が、前記基準電流を出力する電流出力端に接続されている、１つ又は複数の電流源と、前記映像信号を入力してデコードし、デコード結果を出力する、基準電流源回路用のデコーダと、前記基準電流源回路用のデコーダでのデコード結果に基づき、前記１つ又は複数の電流源にバイアス電圧を供給する電圧選択回路と、を備え、前記電流源は、前記バイアス電圧に応じて前記電流源の前記出力端からの出力電流を可変させる構成としてもよい。
【００２２】
本発明において、前記第２の電流駆動回路は、前記映像信号を入力してデコードし、デコード結果を出力する、第２の電流駆動回路用のデコーダと、第１の電位に一端が共通に接続される第１群の電流源と、前記第１群の電流源の出力端に一端がそれぞれ接続され、他端が電流出力端に共通に接続され、前記第２の電流駆動回路用のデコーダからの信号を制御端子に受けてそれぞれオン・オフ制御される第１群のスイッチ素子と、を備えた構成としてもよい。
【００２３】
本発明において、前記第２の電流駆動回路は、第２の電位に一端が共通に接続される第２群の電流源と、前記第２群の電流源の出力端に一端がそれぞれ接続され、他端が電流出力端に共通に接続され、前記第２の電流駆動回路用のデコーダからの信号を制御端子に受けてそれぞれオン・オフ制御される第２群のスイッチ素子と、をさらに備えた構成としてもよい。
【００２４】
本発明において、前記第２の電流駆動回路は、前記映像信号を入力してデコードし、デコード結果を出力する、第２の電流駆動回路用のデコーダと、第１の電位に一端が接続され、各出力端が、前記第２の出力電流を出力する電流出力端に接続されている１つ又は複数の電流源と、前記第２の電流駆動回路用のデコーダでのデコード結果に基づき、前記１つ又は複数の電流源にバイアス電圧を供給する電圧選択回路と、を備え、前記電流源は、前記バイアス電圧に応じて前記電流源の前記出力端からの出力電流を可変させる構成としてもよい。
【００２５】
本発明において、前記輝度調節回路から出力される前記制御電圧が、前記第２の電流駆動回路の前記第１の電位、及び／又は前記第２の電位として供給される。
【発明の効果】
【００２６】
本発明によれば、ガンマ特性を有する発光素子駆動回路の回路規模を縮減し、チップ面積を縮減可能とすることができる。
【００２７】
本発明によれば、ガンマ特性を維持したまま表示パネル全体の輝度調節を行うことができる。
【発明を実施するための最良の形態】
【００２８】
本発明について詳細に説述すべく、添付図面を参照してこれを説明する。まず、図２４を参照して、本発明の一実施形態に係る表示装置の全体構成について概説する。図２４に示すように、本発明の一実施形態に係る表示装置は、入力信号（映像信号）を入力し、表示パネルの表示素子を電流駆動する表示素子駆動回路３０内にガンマ補正機能を具備している。本発明の一実施形態に係る表示装置は、かかる構成により、図２６、図２７等に示した従来の構成と較べて、集積化したときの回路面積、チップ面積を削減可能としている。また、表示素子駆動回路３０は２５６階調（８ビット）対応とされ、２５６階調の入力信号を表示素子パネル３３に出力できることも、本発明の特徴の１つをなしている。図２７に示した従来の構成のように、５１２階調（９ビット）対応のガンマ補正回路と９ビット対応の表示素子駆動回路を必要としない。
【００２９】
本発明の一実施形態に係る表示装置駆動装置は、与えられた基準電流（ＩＲＥＦ）に基づき、出力する電流の値が規定される複数の電流源（図１のＭ０、Ｍ１〜Ｍｋ）と、映像信号に基づき、前記複数の電流源（図１のＭ１〜Ｍｋ）と、電流出力端（２）間の電流パスをオン・オフ制御するスイッチ回路（ＳＷ１〜ＳＷｋ）を備え、映像信号の値（階調）に応じた第１の出力電流（ＩＯＵＴ１）を出力する第１の電流駆動回路（１０）と、映像信号（階調、区分）に応じた第２の出力電流（ＩＯＵＴ２）を出力する第２の電流駆動回路（１１）と、基準電流（ＩＲＥＦ）を生成する電流源を有し、基準電流（ＩＲＥＦ）を、映像信号（階調、区分）の値に基づき、可変制御させる基準電流源回路（１２）とを備え、第１及び第２の電流駆動回路からの第１の出力電流（ＩＯＵＴ１）及び第２の出力電流（ＩＯＵＴ２）を合成した電流が、出力端子（２）から出力電流（ＩＯＵＴ）として出力される。映像信号の単位量の変化に対応する出力電流（ＩＯＵＴ）の変化量は、前記映像信号の値に応じて可変され、前記映像信号に対する出力電流の入出力特性は、所望の特性を有する。
【００３０】
本発明の一実施形態によれば、映像信号に応じた駆動電流を出力するための基準電流（ＩＲＥＦ）を、映像信号（階調）の値に応じて、適宜変更することにより、表示素子駆動回路の出力電流の増分（ＬＳＢ（Least Significant Bit）単位での変化量）を可変させることで、ガンマ値＝２．２等のガンマ特性を、区分線形近似することができる。さらに、入力されるパネル輝度調節信号に基づき、基準電流（ＩＲＥＦ）及び／又は第２の出力電流（ＩＯＵＴ２）を可変させることで、表示パネル全体の輝度を可変制御することができる。以下実施例に即して説明する。
【実施例】
【００３１】
図１は、本発明の一実施例の発光素子駆動回路の回路構成を示す図である。なお、以下の実施例で示す発光素子駆動回路は、表示パネルの発光素子に対して、出力電流ＩＯＵＴ（吸込電流）を供給する吸込電流型の電流駆動回路である。また、以下の実施例では、発光素子は、ＥＬ素子等、輝度が発光素子に供給される駆動電流の電流値に比例するものとする。
【００３２】
図１を参照すると、本実施例の発光素子駆動回路は、デジタル信号よりなる映像信号の値（階調）に対応した駆動電流を生成出力する第１の電流駆動回路１０と、映像信号の値（階調）に対応した駆動電流を生成出力する第２の電流駆動回路１１と、基準電流源回路１２と、パネル輝度調節回路１４を備え、映像信号をデコードしデコード結果を第１の電流駆動回路１０に供給するデコーダ１３を備えている。２ｋ（ｋは２以上の所定の正整数）階調の場合、映像信号はｋビット信号よりなる。
【００３３】
基準電流源回路１２は、映像信号を入力し、パネル輝度調節回路１４から出力される制御電位ＶＣＯＮを入力し、入力した映像信号に応じたリファレンス電流ＩＲｅｆを生成して出力する。基準電流源回路１２から出力されるリファレンス電流ＩＲｅｆは、制御電位ＶＣＯＮによっても可変される。
【００３４】
第１の電流駆動回路１０は、入力端子１からデジタル映像信号を入力するデコーダ１３からの出力信号に基づきそれぞれオン・オフ制御される複数個（ｋ個）のスイッチＳＷ１〜ＳＷｋにより、基準電流源回路１２からのリファレンス電流ＩＲｅｆに対して、複数の電流源Ｍ１〜Ｍｋと出力端子２間の電流パスをそれぞれオン・オフすることで、映像信号の下位ビットに対応した第１の出力電流ＩＯＵＴ1を出力する。例えば映像信号が全て”０”のときは、スイッチＳＷ１〜ＳＷｋはすべてオフ状態とされ、第１の出力電流ＩＯＵＴ1は０となる。
【００３５】
第２の電流駆動回路１１は、映像信号を入力し、パネル輝度調節回路１４からの制御電位ＶＣＯＮを入力し、映像信号、及び、制御電位ＶＣＯＮに応じて可変される第２の出力電流ＩＯＵＴ２を出力する。なお、第２の電流駆動回路１１も、後述するように、映像信号をデコードするデコーダ、スイッチ、複数の電流源を備えて構成される。
【００３６】
第１の電流駆動回路１０から出力電流ＩＯＵＴ１と第２の電流駆動回路１１からの出力電流ＩＯＵＴ２を合成した電流（電流和）が、出力端子２から、不図示のＥＬ素子等の発光素子を駆動するための出力電流ＩＯＵＴとして、不図示のデータラインに出力される。
【００３７】
本実施例において、基準電流源回路１２から出力されるリファレンス電流ＩＲｅｆは、デジタル映像信号が１ＬＳＢ（Least  Significant  Bit）分変化したときの出力電流の変化量を決めている。基準電流源回路１２において、リファレンス電流ＩＲｅｆは、映像信号、及びパネル輝度調節回路１４からの制御電位ＶＣＯＮにより可変に制御される。かかる構成は、本発明の特徴の１つをなしている。リファレンス電流ＩＲｅｆの電流値が大きい場合には、映像信号が１ＬＳＢ変化したときの出力電流ＩＯＵＴの変化量（量子化ステップ）は大きく、リファレンス電流ＩＲｅｆの電流値が小さい場合には、映像信号が１ＬＳＢ変化したときの出力電流ＩＯＵＴの変化量は小さくなる。
【００３８】
図１を参照して第１の電流駆動回路１０についてその構成をさらに詳細に説明すると、出力端子２に一端が共通に接続され、デコーダ１３からのデコード結果信号をそれぞれ制御端子に入力してそれぞれオン・オフ制御されるｋ個のスイッチＳＷ１〜ＳＷｋを備え、ｋ個のスイッチＳＷ１〜ＳＷｋの他端は、それぞれ対応するＮＭＯＳトランジスタＭ１〜Ｍｋのドレインに接続されている。ソースが接地され、ドレインとゲートが接続され、基準電流源回路１２の出力端に接続されたＮＭＯＳトランジスタＭ０と、それぞれのソースが接地され、それぞれのゲートがＮＭＯＳトランジスタＭ０のゲートとドレインの接続点に共通に接続されたＮＭＯＳトランジスタＭ１〜Ｍｋは、多出力型のカレントミラー回路１５を構成している。リファレンス電流ＩＲｅｆは、多出力型のカレントミラー回路（Ｍ０〜Ｍｋ）１５の入力側のトランジスタＭ０に入力され、第１の電流駆動回路１０の電流源（Ｍ１〜Ｍｋ）からミラー電流がそれぞれ出力される。ＮＭＯＳトランジスタＭ１〜ＭｋのＷ／Ｌ比（ゲート幅／ゲート長の比、「アスペクト比」ともいう）は、ＮＭＯＳトランジスタＭ０のＷ／Ｌ比の２０、２１、…、２（ｋ−１）倍とされ、それぞれの電流駆動能力も、Ｗ／Ｌ比に対応して２０、２１、…、２（ｋ−１）倍とされ、対応するスイッチがオンとされたＮＭＯＳトランジスタＭ１〜Ｍｋのドレインからは、それぞれ、ＮＭＯＳトランジスタＭ０のドレイン電流（リファレンス電流ＩＲｅｆ）の２０（＝１）、２１（＝２）、…、２（ｋ−１）倍と重み付けされた電流（吸い込み電流）が、ミラー電流として出力される。
【００３９】
第１の電流駆動回路１０からの出力電流ＩＯＵＴ1は、２ｋ階調（映像信号はｋビット）の電流に対応させることができる。あるいは、映像信号の最小値と最大値をいくつかに区分した各区間（区分）ごとに、可変制御するようにしてもよい。例えば６４階調（映像信号は６ビット）の発光素子駆動回路において、映像信号の最大振幅（６４階調）を、等間隔に、４区間に分割し、各区間の端部での出力信号をガンマ特性と一致させる区分線形近似を行うものとすると、６４階調／４区間＝１６階調（４ビット）、すなわち下位４ビット分の電流の制御を、第１の電流駆動回路１０で請け負う。なお、第１の電流駆動回路１０で請け負う階調数が２の冪乗（２ｉ）である場合には、図１のデコーダ１３は不要とされ、入力端子１から入力されるバイナリの映像信号の下位ビット（ｉビット）がそれぞれ、スイッチＳＷ１〜ＳＷｉの制御端子に供給される。
【００４０】
第１の電流駆動回路１０で請け負う階調数が２の冪乗と異なる値の場合には、デコーダ１３を用いてデコードし、スイッチＳＷ１〜ＳＷｋをオン・オフ制御する必要がある。あるいは、ＮＭＯＳトランジスタＭ１〜ＭｋのＷ／Ｌ比を同一とし、重み付けを行わない構成の場合には、バイナリ値の映像信号の下位ビット信号をデコーダ１３を用いてデコードし、スイッチＳＷ１〜ＳＷｋをオン・オフ制御する必要がある。すなわち、映像信号の下位ｉビットに対応して、第１の電流駆動回路１０では、ＮＭＯＳトランジスタ電流源を２ｉ個備え、２ｉ個の電流源に対応して２ｉ個のスイッチＳＷ１〜ＳＷ２ｉを備え、デコーダ１３は、映像信号の下位ｉビットをデコードして、映像信号の下位ｉビットの値に対応した個数の電流源を出力端子２に接続させるように、スイッチＳＷ１〜ＳＷ２ｉをオン・オフ制御するようにしてもよい。
【００４１】
第２の電流駆動回路１１は、映像信号（２ｋ階調）に対応して、発光素子駆動回路の第２の出力電流ＩＯＵＴ２を出力する。第１の電流駆動回路１０からの第１の出力電流ＩＯＵＴ１と、第２の電流駆動回路１１からの第２の出力電流ＩＯＵＴ２の電流和が、出力端子２からの出力電流ＩＯＵＴとされる。すなわち、本実施例では、第２の電流駆動回路１１の出力電流ＩＯＵＴ２に対して、第１の電流駆動回路１０の出力電流ＩＯＵＴ１を合成することで、所望の出力電流ＩＯＵＴを得ることができ、出力端子２からの出力電流ＩＯＵＴのガンマ特性への良好な区分線形（piece wise linear）近似を実現している。映像信号の最小値（階調０）から最大値（例えば２ｋ階調）の範囲が、複数に区分され、一の区分の一の端部では、第１の出力電流ＩＯＵＴ１は零とされ、第２の出力電流ＩＯＵＴ２が出力電流ＩＯＵＴを担う構成としてもよい。
【００４２】
また、パネル輝度調節回路１４に入力されるパネル輝度調節信号は、基準電流ＩＲｅｆ、第２の電流駆動回路１１の電流量を変化させることにより、図示されない発光素子が、最適な輝度で発光するように調節する制御を行うためのものである。なお、図１に示す例では、出力端子２からの出力電流ＩＯＵＴは、吸込電流（sink  current）として出力する構成とされているが、吐出電流（source  current）として構成してもよいことは勿論である。この場合、第１の電流駆動回路１０の電流源を構成するカレントミラー回路１５は、ＮＭＯＳトランジスタのかわりに、ＰＭＯＳトランジスタ（ＰＭＯＳ電流源）で構成され、第２の電流駆動回路１１の電流源もＰＭＯＳ電流源で構成され、基準電流源回路１２の電流源は、ＮＭＯＳ電流源で構成される。
【００４３】
図２及び図３は、図１に示した基本電流源回路１２を構成する電流源（吐出電流出力型電流源）の一例をそれぞれ示す図であり、ＰＭＯＳトランジスタで構成した例（「ＰＭＯＳ電流源」ともいう）を示す図である。また図４、図５は、ＮＭＯＳトランジスタで構成した例（「ＮＭＯＳ電流源」ともいう）を示す図である。本実施例において、ＰＭＯＳ電流源は、図２または図３に示す構成に対応し、ＮＭＯＳ電流源は、図４または図５に示す構成に対応するものとする。
【００４４】
図２に示す回路構成では、異なる電流を出力する複数の電流源を構成する複数のトランジスタのゲートに与えるバイアス電圧を相違させたものである。また図３に示す回路構成では、異なる電流を出力する複数の電流源を構成する複数のトランジスタのゲートに与えるバイアスを一定とし、Ｗ／Ｌ比を相違させることで、異なる出力電流を得るようにしたものである。
【００４５】
より詳細には、図２を参照すると、ＰＭＯＳ電流源をなす各トランジスタＭＰｒｅｆａ１〜ＭＰｒｅｆａｎのゲート電圧（バイアス電圧）ＶＰｒｅｆ１〜ＶＰｒｅｆｎを制御することにより、それぞれの電流源トランジスタに流れる電流ＩＰｒｅｆ１〜ＩＰｒｅｆｎを変化させる。図４に示す構成も、ＮＭＯＳと極性が相違しているほかは、同様である。一方、図３に示す構成では、ＰＭＯＳ電流源をなす各トランジスタＭＰｒｅｆｈ１〜ＭＰｒｅｆｈｎのゲート電圧ＶＰｒｅｆを共通とし、トランジスタＭＰｒｅｆｈ１〜ＭＰｒｅｆｈｎのＷ／Ｌ比を調節することにより、トランジスタＭＰｒｅｆｈ１〜ＭＰｒｅｆｈｎに流れる電流ＩＰｒｅｆ１〜ＩＰｒｅｆｎを可変させている。図５に示す構成も同様である。
【００４６】
図２、及び図３において、ＰＭＯＳトランジスタのソース電位ＶＰＣＯＮ１〜ＶＰＣＯＮｎを可変させることにより、複数のトランジスタ（電流源）に流れる電流ＩＰｒｅｆ１〜ＩＰｒｅｆｎを可変させることができる。
【００４７】
また図４、及び図５において、ＮＭＯＳトランジスタのソース電位ＶＮＣＯＮ１〜ＶＮＣＯＮｎを可変させることにより、複数のトランジスタ（電流源）に流れる電流ＩＮｒｅｆ１〜ＩＮｒｅｆｎを可変させることができる。
【００４８】
図２及び図３のＰＭＯＳ電流源のソース電位ＶＰＣＯＮ、図４及び図５のＮＭＯＳ電流源ソース電位ＶＮＣＯＮは、パネル輝度調節回路１４（図１参照）から出力される制御電位ＶＣＯＮに対応している。発光素子は、発光素子に流れる電流量に比例して輝度が変化する。このため、制御電位ＶＰＣＯＮ、ＶＮＣＯＮの電圧を制御することにより、表示パネル全体の輝度を調節することができる。
【００４９】
図１の基準電流源回路１２の電流源として、例えば図２又は図３のＰＭＯＳ電流源が用いられ、映像信号に基づき、スイッチで電流源ＩＰｒｅｆ１〜ＩＰｒｅｆｎを選択し、選択された電流源の電流を基準電流ＩＲｅｆとして出力している。第２の電流駆動回路１１の電流源として、図４又は図５のＮＭＯＳ電流源が用いられ、映像信号に基づき、スイッチで電流源ＩＮｒｅｆ１〜ＩＮｒｅｆｎを選択し、選択された電流源の電流をＩＯＵＴ２として出力する。なお、第２の電流駆動回路１１、基準電流源回路１２の構成の具体例については、後に詳述される。
【００５０】
次に、６４階調の発光素子駆動回路において、６４階調を等間隔に４区分に分割した場合の発光素子駆動回路の電流制御について説明する。以下に説明する例では、ガンマ値＝２.２、映像信号が６４階調の時に、発光素子駆動回路は６４ｕＡの電流を出力する仕様とする。
【００５１】
図６において、グラフａは、ガンマ曲線（ガンマ値＝２．２）を表し、グラフｂは、本発明による６４階調の発光素子駆動回路の入出力特性（区分線形近似特性）の一例を示す。図６に示すように、本発明による６４階調（０〜６３階調）の発光素子駆動回路の入出力特性ｂは、階調０〜１５、１６〜３１、３２〜４７、４８〜６３の計４つの区分における、各区分の始端と終端における出力電流ＩＯＵＴが、ガンマ曲線の値（γ＝２．２）と一致するように設定されており、各区分間で、基準電流ＩＲｅｆの値を可変制御することで、１つの階調（映像信号の１ＬＳＢ）の変化に対する出力電流の変化（勾配）が異なっており、区分線形近似を実現している。また、区分１の階調１５での出力電流、区分２の階調１６での出力電流等、区分間の出力電流も、連続的に推移しており、良好な近似を実現している。なお、ガンマ曲線ａ（γ＝２．２）は、本発明による近似ｂに対して、各区間で下に凸の曲線とされている。図６では、簡単のため６４階調を等間隔の４つの区分に分割した例が示されているが、区分数を増大させることで、ガンマ特性の近似精度は向上する。
【００５２】
図７は、図１のパネルの輝度調節信号を用いて基準電流ＩＲｅｆの値を変化させたときの発光素子駆動回路（６４階調）の入出力特性を示す。すなわち、パネル輝度調節回路１４から出力される制御電位ＶＣＯＮにより、基準電流源回路１２の電流源（図２又は図３参照）の電位を可変させることで、基準電流源回路１２から出力される基準電流ＩＲｅｆを、例えばガンマ値＝２．２の１．２倍、あるいは、０．８倍の特性に可変させる。この結果、映像信号に応じた所望の出力電流特性を得ることができる。さらに、基準電流源回路１２の制御と併せて、第２の電流駆動回路１１から出力される第２の出力電流ＩＯＵＴ２を、パネル輝度調節回路１４から出力される制御電位ＶＣＯＮによって可変させることで、ガンマ値＝２．２の特性の１．２倍、あるいは、０．８倍の特性に可変させるように調整してもよい。
【００５３】
制御電位ＶＣＯＮによる電流制御の動作原理を概説しておく。制御電位ＶＣＯＮ（したがって図２、図３のソース電位ＶＰＣＯＮ、図４、図５のソース電位ＶＮＣＯＮ）を可変させると、図２乃至図５に示すＭＯＳトランジスタ（電流源）のゲート・ソース間電圧ＶＧＳが可変し、ドレイン・ソース電流ＩＤＳの値が可変し、これにより、基準電流ＩＲｅｆ、第２の電流駆動回路１１から出力される第２の出力電流ＩＯＵＴ２の電流値を可変させることができる。
【００５４】
発光素子は、発光素子に流れる電流に比例して輝度が変化するため、基準電流ＩＲｅｆ、及び、第２の電流駆動回路１１からの出力ＩＯＵＴ２を変化させることにより、表示パネル（図２４の３３参照）全体の輝度を調節することができる。
【００５５】
本実施例では、パネルの輝度調節は、制御信号入力端子３より入力されるパネル輝度調節信号により行われる。すなわち、パネル輝度調節回路１４は、制御信号入力端子３より入力されるパネル輝度調節信号に基づき制御電位ＶＣＯＮを可変制御し、基準電流源回路１２の電位ＶＰＣＯＮ、第２の電流駆動回路１１の電位ＶＮＣＯＮを所望の電圧に調節する。かかる構成により、本実施例によれば、ガンマ特性を維持したまま、表示パネル全体の輝度調節を行うことが可能である。すなわち、本実施例の発光素子駆動回路は、パネルの輝度調節を行うとともに、ガンマ補正を行う。
【００５６】
次に、図１に示した本実施例の基準電流源回路１２のいくつかの構成例について説明する。図８は、図１に示した基準電流源回路１２の構成の一例を示す図である。図８を参照すると、基準電流源回路１２は、ｎ個のＰＭＯＳ電流源ＩＲｅｆ１〜ＩＲｅｆｎを有し、スイッチＳＷＲｅｆ１〜ＳＷＲｅｆｎにより、電流源ＩＲｅｆ１〜ＩＲｅｆｎを選択し、出力電流ＩＲｅｆの値を可変制御している。なお、図８の電流源ＩＲｅｆ１〜ＩＲｅｆｎは、図２のＰＭＯＳ電流源トランジスタＭＰｒｅｆａ１〜ＭＰｒｅｆａｎ、図３のＰＭＯＳ電流源トランジスタＭＰｒｅｆｈ１〜ＭＰｒｅｆｈｎに対応している。
【００５７】
デコーダ１２１は、映像信号をデコードして制御信号Ｄｃｏｎａ１〜Ｄｃｏｎａｎを出力する。スイッチＳＷＲｅｆ１〜ＳＷＲｅｆｎは、ＰＭＯＳ電流源ＩＲｅｆ１〜ＩＲｅｆｎの出力端に一端が接続され、他端が共通接続され、制御端子にデコーダ１２１からの制御信号Ｄｃｏｎａ１〜Ｄｃｏｎａｎを入力する。スイッチＳＷＲｅｆ１〜ＳＷＲｅｆｎの共通接続点は、基準電流ＩＲｅｆの出力端子に接続されている。ＰＭＯＳ電流源ＩＲｅｆ１〜ＩＲｅｆｎのそれぞれの電流値は、予め定められた所定の重み付けがなされており、スイッチＳＷＲｅｆ１〜ＳＷＲｅｆｎで選択される電流源ＩＲｅｆ１〜ＩＲｅｆｎにより、基準電流ＩＲｅｆの電流値が可変される。
【００５８】
前述したように、基準電流源回路１２から出力される基準電流ＩＲｅｆは、デジタル映像信号が１ＬＳＢ分変化したときの出力電流の変化量（単位変化量）を決めており、基準電流ＩＲｅｆを可変させることで、１ＬＳＢあたり変化する電流量を、映像信号の値（階調）に応じて、変化させることができる。各区分に応じて、映像信号の１ＬＳＢあたり変化する電流量を可変させ（入出力特性を可変させ）、各区分ごとに任意の非直線性を実現させることができる。ガンマ特性は、低階調ほど、曲線性が強く、階調が高くなるにつれて、直線性が増す傾向にあることから基準電流源回路１２に入力される映像信号としては、第１の電流源回路１０に入力される映像信号（全ビット）が用いられる。すなわち、基準電流源回路１２においては、全階調（２ｋ）に対応するｋビットの映像信号のすべてのビットを用いて制御される。あるいは、変形例として、ｋビットの映像信号の所定数のビットを入力してもよい。
【００５９】
基準電流源回路１２に、ｎ個のＰＭＯＳ電流源ＩＲｅｆ１〜ＩＲｅｆｎを備えたことにより、２ｋ階調をｎ区間以上に分割することができる。なお、予め映像信号に対応して発光素子に流す電流値が分かっているため、映像信号に応じて、必要な電流が発光素子駆動回路から出力されるように、ｎ個のＰＭＯＳ電流源ＩＲｅｆ１〜ＩＲｅｆｎの電流の重み付けが設定される。
【００６０】
図９は、６４階調（６ビット）の映像信号に対し、４個の電流源（図８のｎ＝４）から構成される基準電流源回路１２の電流源を駆動するためのデコーダ１２１（図８参照）の動作を、映像信号と、制御信号Ｄｃｏｎａ１〜Ｄｃｏｎａ４との対応（真理値表）で示した図である。図９において、数字の１、０は、それぞれスイッチのオン、オフを示す。図９に示すように、
映像信号が０〜１５の区分１では、制御信号Ｄｃｏｎａ１が”１”とされ、スイッチＳＷｒｅｆ１がオンし、基準電流ＩＲｅｆ＝ＩＲｅｆ１となる。
【００６１】
映像信号が１６〜３１の区分２では、制御信号Ｄｃｏｎａ２が”１”とされ、スイッチＳＷｒｅｆ２がオンし、基準電流ＩＲｅｆ＝ＩＲｅｆ２となる。
【００６２】
映像信号が３２〜４７の区分３では、制御信号Ｄｃｏｎａ３が”１”とされ、スイッチＳＷｒｅｆ３がオンし、基準電流ＩＲｅｆ＝ＩＲｅｆ３となる。
【００６３】
映像信号が４８〜６３の区分４では、制御信号Ｄｃｏｎａ４が”１”とされ、スイッチＳＷｒｅｆ４がオンし、基準電流ＩＲｅｆ＝ＩＲｅｆ４となる。
【００６４】
図９に示した例は、６４階調を等間隔に４個の区間に分けた場合の例であるが、本発明において、全階調を分割する区分の数、及び、区分の間隔は必要に応じて適宜変更される。また、図９に示した例では、ある区分において、４つの電流源のうち、選択される電流源は１つとされているが、複数の電流源を選択する構成としてもよい。
【００６５】
図１０は、図１の基準電流源回路１２の別の構成例を示す図である。図１０を参照すると、基準電流源回路１２は、１つ以上のＰＭＯＳトランジスタ（ＰＭＯＳ電流源）ＭＲｅｆb1〜ＭＲｅｆbnにより構成され、ＰＭＯＳトランジスタＭＲｅｆb1〜ＭＲｅｆbnのゲート電圧（バイアス電圧）を制御することにより、基準電流源回路１２の出力電流ＩＲｅｆを制御する。
【００６６】
ＰＭＯＳトランジスタＭＲｅｆb1〜ＭＲｅｆbnのゲート電圧は、電圧選択回路１２２から出力される制御信号Ｄｃｏｎb1〜Ｄｃｏｎbnの電圧に設定される。電圧選択回路１２２は、映像信号を入力とするデコーダ１２１から出力されるデコード信号に基づき、制御信号Ｄｃｏｎb1〜Ｄｃｏｎbnの電圧を決定する。デコーダ１２１と電圧選択回路１２２は、入力した映像信号に基づきゲート電圧を制御するゲート電圧制御回路１２０を構成している。
【００６７】
図１１は、図１０の電圧選択回路１２２の構成の一例を示す図である。図１１を参照すると、電圧選択回路１２２は、高位側基準電位ＶRCONH1と低位側基準電位ＶRCONL1間に直列形態に接続された抵抗Ｒｃｏｎb1〜Ｒｃｏｎbn-1よりなる抵抗ストリングと、基準電位ＶRCONH1及びＶRCONL1、抵抗Ｒｃｏｎb1〜Ｒｃｏｎbn-1の接続点（タップ）と、出力端子Ｄｃｏｎb1〜Ｄｃｏｎbn間に接続され、デコーダ１２１からの出力信号を制御端子に入力するスイッチＳＷｃｏｎb1〜ＳＷｃｏｎbnを備え、スイッチＳＷｃｏｎb1〜ＳＷｃｏｎbnをそれぞれオン、オフすることにより、基準電流源回路１２の電流源トランジスタに必要なゲート電圧を選択し、出力端子Ｄｃｏｎb1〜Ｄｃｏｎbnから出力する。
【００６８】
図１２は、図１１の電圧選択回路１２２において、６４階調を等間隔に４個の区間に分割した構成の一例を示す図である。図１２に示す構成は、図１１において、ｎ個のスイッチＳＷｃｏｎb1〜ＳＷｃｏｎbnを、４個のスイッチＳＷｃｏｎb1〜ＳＷｃｏｎb4とし、抵抗ストリングを抵抗ｂ１、ｂ２、ｂ３で構成したものである。抵抗ｂ１、ｂ２、ｂ３からなる抵抗ストリングのタップは、高位側基準電位ＶRCONH1、及び低位側基準電位ＶRCONL1、抵抗ｂ１とｂ２の接続点、抵抗ｂ２とｂ３の接続点の計４個とされ、４個のタップと出力端子Ｄｃｏｎb1間に、４個のスイッチＳＷｃｏｎb1〜ＳＷｃｏｎb4からなる選択回路が挿入され、選択回路は、デコーダ１２１からのデコード信号に基づき、４つの電位のいずれかを選択して出力端子Ｄｃｏｎb1に出力する。
【００６９】
図１３は、図１２の電圧選択回路１２２の動作の一例（真理値表）を示す図である。図１３の真理値表は、図１０の基準電流源回路１２の電流源として、１つのトランジスタ（図１０のＰＭＯＳトランジスタＭＲｅｆｂ1）で構成した場合に対応する。
【００７０】
図１２及び図１３を参照すると、６４階調（０〜６３）を４つの等間隔で分割した４つの区分のうち、区分１では、スイッチＳＷｃｏｎb1が、オンとされ、電圧選択回路１２２の出力端子Ｄｃｏｎb1から出力される電圧は、ＶRCONH1とされる。
【００７１】
区分２では、スイッチＳＷｃｏｎb2のみが、オンとされ、電圧選択回路１２２の出力端子Ｄｃｏｎb1から出力される電圧は、高位側基準電位ＶRCONH1と低位側基準電位ＶRCONL1間の電位差を、抵抗値ｂ１と抵抗値（ｂ２＋ｂ３）で分圧した電圧であり、次式（７）で与えられる。
Dｃｏｎb1＝VRCONL1＋（VRCONH1−VRCONL1）×（b2+b3）／（b1＋b2＋b3）
＝｛VRCONH1×（b2＋b3）＋VRCONL1×b1｝／（b1＋b2＋b3）    …（７）
【００７２】
区分３では、スイッチＳＷｃｏｎb3のみが、オンとされ、電圧選択回路１２２の出力端子Ｄｃｏｎb1から出力される電圧は、高位側基準電位ＶRCONH1と低位側基準電位ＶRCONL1間の電位差を、抵抗値（ｂ１＋ｂ２）とｂ３で分圧した電圧であり、次式（８）で与えられる。
Dｃｏｎb1＝VRCONL1＋（VRCONH1−VRCONL1）×b3/（b1＋b2＋b3）
＝｛VRCONH1×b3＋VRCONL1×(b1+b2)｝／（b1＋b2＋b3）        …（８）
【００７３】
区分４では、スイッチＳＷｃｏｎb4のみが、オンとされ、電圧選択回路１２２の出力端子Ｄｃｏｎb1から出力される電圧は、低位側基準電位ＶRCONL1で与えられる。
【００７４】
図１１及び図１２では、電圧選択回路１２２として、抵抗ストリングのタップ電圧を、選択回路を構成するスイッチで選択して出力する構成について説明をしたが、本発明はかかる構成にのみ限定されるものではない。例えば不図示のメモリに、電圧値のデータを記憶しておき、映像信号、又は、映像信号をデコーダ１２１でデコードした結果に基づき、メモリをアクセスして、電圧値データを読み出し、電圧値データに基づき、対応するアナログ電圧を選択するか変換し、電流源トランジスタ（図１０のＰＭＯＳトランジスタＭＲｅｆｂ1）のゲート電圧を制御することにより、基準電流源回路１２から出力されるリファレンス電流を変更する構成としてもよい。
【００７５】
次に、図１に示した本実施例の第２の電流駆動回路１１の構成について説明する。図１４は、図１の第２の電流駆動回路１１の構成の一例を示す図である。第２の電流駆動回路１１は、２ｋ階調の発光素子駆動回路の出力電流の入出力特性をガンマ特性に近づけるために補正を行う。
【００７６】
図１４を参照すると、第２の電流駆動回路１１は、映像信号を入力してデコードするデコーダ１１１と、電位ＶＰＣＯＮに一端が接続された電流源（ＰＭＯＳ電流源）ＩＤｅｌ1〜ＩＤｅｌｎと、電流源ＩＤｅｌ1〜ＩＤｅｌｎのそれぞれの出力端と、出力端子１１３間に接続され、制御端子にデコーダ１１１からの制御信号ＤＤｅｌ1〜ＤＤｅｌｎを入力とするスイッチＳＷＤｅｌ1〜ＳＷＤｅｌｎと、を備え、電位ＶＮＣＯＮに一端が接続された電流源（ＮＭＯＳ電流源）ＩＡｄｄ1〜ＩＡｄｄｎと、電流源ＩＡｄｄ1〜ＩＡｄｄｎのそれぞれの出力端と、出力端子１１３間に接続され、制御端子にデコーダ１１１からの制御信号ＤＡｄｄ1〜ＤＡｄｄｎを入力とするスイッチＳＷＡｄｄ1〜ＳＷＡｄｄｎと、を備えている。出力端子１１３へ吐出電流（source current）を供給するＰＭＯＳ電流源ＩＡｄｄ1〜ＩＡｄｄｎ、出力端子１１３へ吸込電流（sink current）を供給するＮＭＯＳ電流源ＩＤｅｌ1〜ＩＤｅｌｎは、それぞれ加算用の電流源、減算用の電流源であり、スイッチＳＷＡｄｄ1〜ＳＷＡｄｄｎ、ＳＷＡｄｄ1〜ＳＷＡｄｄｎは、それぞれ加算用の電流源、及び減算用の電流源を制御し、それぞれの電流源に流れる電流の値は、発光素子の輝度がガンマ特性に合うように、予め調節される。図１４において出力端子１１３は、図１の出力端子２に接続されている。
【００７７】
図１５は、図１４の第２の電流駆動回路１１において、加算用の電流源のみを用いた構成の一例を示す図である。図１６は、６４階調を等間隔に４区間に分割する場合の、図１５のデコーダ１１１の動作を説明する真理値表である。
【００７８】
図１５を参照すると、この第２の電流駆動回路１１は、映像信号を入力してデコードするデコーダ１１１と、電位ＶＮＣＯＮに一端が接続された電流源（ＮＭＯＳ電流源）ＩＡｄｄ1〜ＩＡｄｄ３と、電流源ＩＡｄｄ1〜ＩＡｄｄ３のそれぞれの出力端と、出力端子１１３間に接続され、制御端子にデコーダ１１１からの制御信号ＤＡｄｄ1〜ＤＡｄｄ３を入力とするスイッチＳＷＡｄｄ1〜ＳＷＡｄｄ３を備えている。出力端子１１３へ吸込電流IＯＵＴ２を供給するＮＭＯＳ電流源ＩＡｄｄ1〜ＩＡｄｄ３は加算用の電流源であり、スイッチＳＷＡｄｄ1〜ＳＷＡｄｄ３を制御信号ＤＡｄｄ1〜ＤＡｄｄ３でオン・オフ制御して、電流値を可変に制御している。
【００７９】
図１５及び図１６を参照すると、第２の電流駆動回路１１は、映像信号が０〜１５の区分１では、制御信号ＤＡｄｄ1〜ＤＡｄｄ３は”０”でスイッチＳＷＡｄｄ1〜ＳＷＡｄｄ３はすべてオフであり、第２の出力電流IＯＵＴ２は０ｕＡである。出力電流ＩＯＵＴは、第１の電流駆動回路１０の第１の出力電流IＯＵＴ１から供給される。
【００８０】
映像信号が１６〜３１の区分２では、制御信号ＤＡｄｄ1が”１”とされ、スイッチＳＷＡｄｄ1がオンし、第２の出力電流IＯＵＴ２は、ＩＡｄｄ1となる。
【００８１】
映像信号が３２〜４７の区分３では、制御信号ＤＡｄｄ２が”１”とされ、スイッチＳＷＡｄｄ２がオンし、第２の出力電流IＯＵＴ２はＩＡｄｄ２となる。
【００８２】
映像信号が４８〜６３の区分４では、制御信号ＤＡｄｄ３が”１”とされ、スイッチＳＷＡｄｄ３がオンし、第２の出力電流IＯＵＴ２はＩＡｄｄ３となる。
【００８３】
区分１において、映像信号が１５のときは、第１の電流駆動回路１０におけるスイッチＳＷ１〜ＳＷ４（図１参照）は、全てオンとされ、また、基準電流源回路１２（図８参照）の制御信号Ｄｃｏｎａ１がオンであるため（図９参照）、第１の出力電流ＩＯＵＴ1＝１５×ＩＲｅｆ1が第１の電流駆動回路１０から出力される。ここで、ＩＲｅｆ1は、図８の基準電流源回路１２の電流源ＩＲｅｆ1の電流値である。
【００８４】
区分２において、映像信号が１６のとき、第１の電流駆動回路１０におけるスイッチＳＷ１〜ＳＷ４（図１参照）はすべてオフとされ、第１の電流駆動回路１０の第１の出力電流ＩＯＵＴ1は０ｕＡとなる。前述したように、区分２では、第２の電流駆動回路１１のスイッチＳＷＡｄｄ1がオンし、第２の出力電流IＯＵＴ２はＩＡｄｄ1となる。
【００８５】
したがって、本実施例では、
ＩＯＵＴ２＝ＩＡｄｄ1＝１６×ＩＲｅｆ1                              …（９）
の電流を出力することにより、
発光素子駆動回路の出力電流ＩＯＵＴは、
ＩＯＵＴ＝ＩＯＵＴ1＋ＩＯＵＴ２＝１６×ＩＲｅｆ1                      …（１０）
となる。ただし、ＩＲｅｆ1は、図８の基準電流源回路１２の電流源ＩＲｅｆ1の電流値である。
【００８６】
すなわち、本実施例では、第２の電流駆動回路１１の電流源ＩＡｄｄ１の電流（図１５参照）は、図８の基準電流源回路１２の電流源ＩＲｅｆ1の電流値の１６倍に設定されている。
【００８７】
映像信号が１７のときは、第１の電流駆動回路１０におけるスイッチＳＷ１〜ＳＷ４（図１参照）のうちスイッチＳＷ１がオンし、第１の出力電流ＩＯＵＴ１は２０×ＩＲｅｆ1となり、基準電流源回路１２（図８参照）の制御信号Ｄｃｏｎａ２が”１”とされ（図９参照）、第２の電流駆動回路１１におけるスイッチＳＷＡｄｄ１がオンし、第２の出力電流ＩＯＵＴ２はＩＡｄｄ１となり、出力電流ＩＯＵＴは、
１×ＩＲｅｆ１＋ＩＡｄｄ１                                        …（１１）
となる。
【００８８】
同様に、出力電流ＩＯＵＴは、区分３では、ｉ×ＩＲｅｆ３＋ＩＡｄｄ２（ただし、ｉは０〜１５の整数）となり、区分４では、ｉ×ＩＲｅｆ４＋ＩＡｄｄ３（ただし、ｉは０〜１５の整数）となる。
【００８９】
図１６には、上位ｊビットの機能を行う第２の電流駆動回路１１の真理値表を示したが、補正用の電流源（加算用のＮＭＯＳ電流源、減算用のＰＭＯＳ電流源を使用する）を用い電流を加減算する構成とすることで、より高精度にガンマ特性を実現することができる。
【００９０】
図１７は、図１の第２の駆動電流回路１１の別の構成例を示す図である。図１７を参照すると、この第２の駆動電流回路１１は、電位ＶＰＣＯＮにソースが共通接続され、ゲートに、制御信号ＤＤｅｌｂ１〜ＤＤｅｌｂｎを入力とするＰＭＯＳトランジスタＭＤｅｌｂ１〜ＭＤｅｌｂｎを備え、ＰＭＯＳトランジスタＭＤｅｌｂ１〜ＭＤｅｌｂｎのドレインは出力端子１１３に共通接続され、電位ＶＮＣＯＮにソースが共通接続され、ゲートに、制御信号ＤＡｄｄｂ１〜ＤＡｄｄｂｎを入力とするＮＭＯＳトランジスタＭＡｄｄｂ１〜ＭＡｄｄｂｎを備え、ＮＭＯＳトランジスタＭＡｄｄｂ１〜ＭＡｄｄｂｎのドレインは出力端子１１３に共通接続されている。制御信号ＤＤｅｌｂ１〜ＤＤｅｌｂｎ、制御信号ＤＡｄｄｂ１〜ＤＡｄｄｂｎは、電圧選択回路１１２から出力される。電圧選択回路１１２は、映像信号を入力してデコードするデコーダ１１１からのデコード信号に基づき、制御信号ＤＤｅｌｂ１〜ＤＤｅｌｂｎ、制御信号ＤＡｄｄｂ１〜ＤＡｄｄｂｎを出力する。デコーダ１１１と電圧選択回路１１２は、ゲート電圧制御回路１１０を構成している。
【００９１】
図１４に示した構成では、第２の駆動電流回路１１は、スイッチＳＷＤｅｌ1〜ＳＷＤｅｌｎ、ＳＷＡｄｄ1〜ＳＷＡｄｄｎにより第２の出力電流ＩＯＵＴ２を制御しているが、図１７に示す構成では、ＰＭＯＳ、ＮＭＯＳ電流源のトランジスタのゲート電圧を制御することにより、第２の出力電流ＩＯＵＴ２の電流値を可変制御している。
【００９２】
図１４に示した構成では、複数の電流源が必要であったが、ゲート電圧を可変させることで、出力電流を可変制御する図１７に示す構成の場合、電流源トランジスタとして、１つのトランジスタで構成することもできる。これにより、回路規模をさらに小さくすることが可能となる。
【００９３】
図１８は、図１７の電圧選択回路１１２の構成の一例を示す図である。図１８を参照すると、電圧選択回路１１２は、高位側基準電位ＶRCONH2と低位側基準電位ＶRCONL2間に直列形態に接続された抵抗ＲｃｏｎAdd1、ＲｃｏｎDel1（不図示）、ＲｃｏｎAdd2（不図示）、ＲｃｏｎDel2（不図示）〜ＲｃｏｎAddn-1、ＲｃｏｎDeln-1、ＲｃｏｎAddnの２×ｎ−１本の抵抗が直列形態に接続され、出力端子ＤＤｅｌb1には、電位ＶRCONH2、抵抗ＲｃｏｎDel1とＲｃｏｎAdd2の接続点、抵抗ＲｃｏｎDeln-1とＲｃｏｎAddnの接続点がスイッチＳＷＤｅｌb1、スイッチＳＷＤｅｌb2、スイッチＳＷＤｅｌbnを介して接続され、出力端子ＤＡｄｄb1には、抵抗ＲｃｏｎAdd1とＲｃｏｎDel1の接続点、抵抗ＲｃｏｎAddn-1とＲｃｏｎDeln-1の接続点、電位ＶRCONL2がスイッチＳＷＡｄｄb1、スイッチＳＷＡｄｄb2、スイッチＳＷＡｄｄbnを介して接続されている。スイッチＳＷＡｄｄb1〜ＳＷＤｅｌbnをオン・オフすることにより、第２の電流駆動回路１１の電流源トランジスタＭＤｅｌb1、ＭＤｅｌbn、ＭＡｄｄbnで必要なゲート電圧を選択し、出力端子Ｄｄｅｌb1〜ＤＡｄｄb1から出力する。あるいは、図示されないメモリに電圧値を記憶しておき、その情報を呼び出しトランジスタのゲート電圧を制御するようにしてもよい。
【００９４】
図１９は、図１の第２の電流駆動回路１１の別の構成例を示す図である。図１９に示すように、図１７のＰＭＯＳ電流源ＭＤｅｌｂ１〜ＭＤｅｌｂｎは省かれており、ＮＭＯＳトランジスタＭＡｄｄb1のみからなり、電圧選択回路１１２は、制御信号ＤＡｄｄb1をＮＭＯＳトランジスタＭＡｄｄb1のゲートに供給する。
【００９５】
図２０は、図１９の電圧選択回路１１２の構成を示す図である。図２０を参照すると、電圧選択回路１１２は、高位側基準電位ＶRCONH2と低位側基準電位ＶRCONL2間に直列形態に接続された３本の抵抗ｃ１、ｃ２、ｃ３よりなる抵抗ストリングを有し、出力端子ＤＡｄｄb1には、電位ＶRCONH2、抵抗ｃ１とｃ２の接続点、抵抗ｃ２とｃ３接続点、電位ＶRCONL2が、スイッチＳＷＡｄｄb1、ＳＷＡｄｄb2、ＳＷＡｄｄb3を介して接続されている。
【００９６】
図２１は、６４階調を等間隔に４区分に分割したときの電圧選択回路１１２（図２０参照）の動作を説明する真理値表である。区分１では、図２０の電圧選択回路１１２においてスイッチＳＷＡｄｄb1〜ＳＷＡｄｄb4のうちスイッチＳＷＡｄｄb1がオンとされ、ＤＡｄｄb1は、ＶRCONH2とされる。
【００９７】
区分２では、図２０の電圧選択回路１１２においてスイッチＳＷＡｄｄb1〜ＳＷＡｄｄb4のうちスイッチＳＷＡｄｄb2がオンとされ、ＤＡｄｄb1は、
DＡｄｄb1＝VRCONL2＋（VRCONH2−VRCONL2）×c3／(c1+c2+c3)
＝｛VRCONH2×（c2+c3）＋VRCONL2×c1｝／(c1+c2+c3)      …（１２）
とされる。
【００９８】
区分３では、図２０の電圧選択回路１１２においてスイッチＳＷＡｄｄｂ１〜ＳＷＡｄｄｂ４のうちスイッチＳＷＡｄｄb3がオンとされ、ＤＡｄｄb1は、
DＡｄｄb1＝VRCONL2+(VRCONH2-VRCONL2)×(c2+c3)／(c1+c2+c3)
＝｛VRCONH2×c3＋VRCONL2×（c1＋c2）｝／(c1+c2+c3)      …（１３）
とされる。
【００９９】
区分４では、図２０の電圧選択回路１１２においてスイッチＳＷＡｄｄb1〜ＳＷＡｄｄb4のうちスイッチＳＷＡｄｄb4がオンとされ、ＤＡｄｄb1は、ＶRCONL2とされる。
【０１００】
図２１の真理値表には上位ｊビットの機能を行う第２の電流駆動回路１１の真理値表を示したが、補正用の電流源（加算用のＮＭＯＳ電流源、減算用のＰＭＯＳ電流源を使用する）を用い電流を加減算することにより、より高精度にガンマ特性を実現することができる。
【０１０１】
次に、図１のパネル輝度調節回路１４について説明する。パネル輝度調節回路１４は、端子より入力される輝度調節信号により、基準電流源回路１２、第２の電流駆動回路のＰＭＯＳ、ＮＭＯＳ電流源のソース電位制御を行う。一般に、ＭＯＳトランジスタを電流源として使用する場合には、トランジスタの飽和領域を使用する。ＭＯＳトランジスタの飽和領域のドレイン電流は以下のように表現される。
【０１０２】
ＩＤ＝β{ＶＧＳ−ＶＴ}２                                    …（１４）
【０１０３】
ただし、ＩＤはドレイン電流、βは利得係数であり、β＝μＣＯＸＷ／Ｌ（ここで、μは電子の移動度、ＣＯＸは単位あたりのゲート容量、Ｗはチャネル幅、Ｌはチャネル長）、ＶＧＳはゲート・ソース間電圧、ＶＴはしきい値である。
【０１０４】
上記の式（１４）からも分かるように、ＭＯＳトランジスタのゲート・ソース間電圧ＶＧＳが変化すると、ＭＯＳトランジスタに流れる電流ＩＤの値が変化する。
【０１０５】
パネル輝度調節信号が電圧値で与えられ、そのまま、ＰＭＯＳ、ＮＭＯＳ電流源のソース電圧として供給できる場合には、図１の輝度調節回路１４は設ける必要はない。一方、輝度調節信号がデジタル信号等で与えられる場合は、デジタルの輝度調節信号から電圧に変換して出力する電圧変換回路が必要となる。例えば輝度調節回路１４は、図１８等に示す回路から構成される。ただし、図１８の映像信号は、パネル輝度調節信号とされ、出力信号ＤＤｅｌｂ１、ＤＡｄｄｂ１は、ＰＭＯＳ電源のソース電位ＶＰＣＯＮ、ＮＭＯＳ電源のソース電位ＶＮＣＯＮとされる。なお、図示されない、予めメモリにデータが格納されていて、その情報を呼び出し制御するようにしてもよい。
【０１０６】
下記の表１に、６３階調を１４区間に区分した設計仕様の一例を示す。表１には、区分、階調（映像信号）、ガンマ２．２の電流値、ＩＯＵＴ（出力電流）、ＩＯＵＴ１（第１の出力電流）、ＩＲｅｆ（リファレンス電流）、ＩＯＵＴ２（第２の出力電流）を一覧で提示されている。
【０１０７】
【表１】
2005208241.tif 000003
【０１０８】
上記表１において、ガンマ２．２は、ガンマ曲線の値であり、ガンマ２.２＝ＩＭＡＸ×（映像信号／階調数）２．２で与えられる。ただし、出力電流ＩＯＵＴのＩＭＡＸは、電流の最大値である。本実施例では、ガンマ２.２＝６３×（映像信号／６３階調）２．２となる。ガンマ特性は、低階調ほど曲線性が強く、階調が高くなるにつれ、直線性が強くなる傾向にある。表１の例では、階調１〜６までは、第２の電流駆動回路１１により出力電流を制御し、階調７〜６３までの出力をガンマ特性に区分線形近似している。すなわち線形近似の区分（区間）の端部において、第２の電流駆動回路１１から第２の出力電流で補っている。
【０１０９】
表１に示すように、第１の出力電流ＩＯＵＴ１は、０〜６３階調に応じて可変されており、図１のデコーダ１３は映像信号（６ビット）の全ビットを用いてデコードし、スイッチのオン・オフを制御している。基準電流ＩＲｅｆは、区分１〜６で０ｕＡ、区分７（映像信号＝７、８、９）では、０．１８５ｕＡ、区分８（映像信号＝１０〜１３）では、０．２８６ｕＡ、区分９（映像信号＝１４〜１８）では、０．４２５ｕＡ、区分１０（映像信号＝１９〜２４）では、０．６０６ｕＡ、区分１１（映像信号＝２５〜３２）では、０．８５０ｕＡ、区分１２（映像信号＝３３〜４２）では、１．１８１ｕＡ、区分１３（映像信号＝４３〜５２）では、１．５８８ｕＡ、区分１４（映像信号＝５３〜６３）では、１．９９３ｕＡとされる。第２の出力電流ＩＯＵＴ２は、区分１〜６で０，０．００７、０．００３２、０．０７８、０．１４６、０．２３９、０．３５７ｕＡと可変され、区分７では、０．５０１ｕＡ、区分８では、１．０９８ｕＡ、区分９では、２．３０３ｕＡ、区分１０では、４．５０９ｕＡ、区分１１では、８．２４６ｕＡ、区分１２では、１５．１８９ｕＡ、区分１３では、２７．１９１ｕＡ、区分１４では、４３．０７２ｕＡとされる。
【０１１０】
例えば区分７において、基準電流ＩＲｅｆは、映像信号が７〜９までのリファレンス電流である。したがって、階調９のときに、出力電流ＩＯＵＴが０.８７ｕＡ流れるようにすればよい。このため、区分７におけるリファレンス電流はＩＲｅｆは、
ＩＲｅｆ＝（０．８７−０．５０）／２
＝０．１８５ｕＡ          
となる（表１参照）。
【０１１１】
区分７の映像信号＝７におけるガンマ２．２は０．５０ｕＡであり、ＩＯＵＴ１は０であるため、ＩＯＵＴ２は０．５０１ｕＡとされ、発光素子駆動回路の出力電流ＩＯＵＴは、
ＩＯＵＴ＝ＩＯＵＴ１＋ＩＯＵＴ２
となる。
【０１１２】
区分８以降についても、同様に、基準電流ＩＲｅｆ、及び第２の電流駆動回路の第２の出力電流ＩＯＵＴ２を求めることができる。
【０１１３】
上記表１の設計仕様では、６４階調を１４の区分に分割したが、かかる仕様に限定されるものでなく、分割する数、及び区分の幅は、基準電流源回路１２の電流の数、第１、第２の電流駆動回路１０、１１の電流源の数、階調数に応じて任意に設定できることは勿論である。
【０１１４】
下記表２は、上記表１の設計例を実現するための基準電流源回路１２の構成・動作を説明する真理値表である。
【０１１５】
【表２】
2005208241.tif 000004
【０１１６】
図８の基準電流源回路１２のスイッチＳＷＲｅｆ１〜スイッチＳＷＲｅｆｎにおいて「ｎ」を８、すなわちスイッチを８個備え、区分７〜１４に対して、スイッチＳＷＲｅｆ１〜スイッチＳＷＲｅｆ８をオンさせている。
【０１１７】
下記表３は、上記表１の設計例を実現するための第１の電流駆動回路１０の構成・動作を説明する真理値表である。
【０１１８】
【表３】
2005208241.tif 000005
【０１１９】
図１の第１の電流駆動回路１０のスイッチＳＷ１〜ＳＷｋは、スイッチＳＷ０１〜ＳＷ１０の１０個とされている。表３に示す例では、電流源トランジスタＭ１〜Ｍ１０は重み付けしていない。デコーダ１３は、６ビットの映像信号を入力し、映像信号の値１〜６３に対して、表３に示すように、スイッチＳＷ０１〜ＳＷ１０をオン・オフ制御する。電流源トランジスタＭ１〜Ｍ１０は重み付けした場合、４ビット構成となる。
【０１２０】
下記表４は、上記表１の設計例を実現するための第２の電流駆動回路１１の構成・動作を説明する真理値表である。
【０１２１】
【表４】
2005208241.tif 000006
【０１２２】
図１５の第２の電流駆動回路１１のスイッチＳＷＡｄｄ１〜ＳＷＡｄｄ３は、スイッチＳＷ１１〜ＳＷ１４１の１４個とされている。デコーダ１１１は、映像信号１〜６３に対して、表４に示すように、スイッチＳＷ１１、ＳＷ２１、ＳＷ３１、…、ＳＷ１４１をオン・オフ制御する。
【０１２３】
下記の表５に、６３階調を１４区間に区分した設計仕様の別の例を示す。表５には、区分、階調（映像信号）、ガンマ２．２の電流値、ＩＯＵＴ（出力電流）、ＩＯＵＴ１（第１の出力電流）、ＩＲｅｆ（リファレンス電流）、ＩＯＵＴ２（第２の出力電流）を一覧で提示されている。
【０１２４】
【表５】
2005208241.tif 000007
【０１２５】
上記表５において、ガンマ２．２は、ガンマ曲線の値であり、ガンマ２.２＝ＩＭＡＸ×（映像信号／階調数）２．２で与えられる。ただし、出力電流ＩＯＵＴのＩＭＡＸは、電流の最大値である。本実施例では、ガンマ２.２＝６３×（映像信号／６３階調）２．２となる。表５において、区分１〜１４における基準電流ＩＲｅｆは、上記表１と同様である。表５の例では、第１の出力電流ＩＯＵＴ１は、各区分内で、最大１０個の異なる値をとる。第１の電流駆動回路１０のデコーダ１３を３ビット構成とし（電流源重み付け有り）、各区分の端部において、第２の電流駆動回路１１から第２の出力電流で補っている。すなわち、第１の電流駆動回路１０の桁上げ分の電流を、第２の電流駆動回路１１で請け負う。表６は、表５の設計例を実現する第１の電流駆動回路１０の動作を説明する真理値表（０はオフ、１はオンを示す）である。
【０１２６】
【表６】
2005208241.tif 000008
【０１２７】
表６において、第１の電流駆動回路１０のスイッチＳＷ０１、ＳＷ０２、ＳＷ０３は、図１のスイッチＳＷ１、ＳＷ２、ＳＷｋ（ｋ＝３）に対応している。電流源トランジスタＭ１、Ｍ２、Ｍ３（ｋ＝３）は２０、２２、２２で重み付けされている。
【０１２８】
表７は、表５の設計例を実現する第２の電流駆動回路１１の構成・動作を説明する真理値表（０はオフ、１はオンを示す）である。
【０１２９】
【表７】
2005208241.tif 000009
【０１３０】
図１５の第２の電流駆動回路１１のスイッチＳＷＡｄｄ１〜ＳＷＡｄｄ３は、スイッチＳＷ１１、ＳＷ２１、ＳＷ３１、ＳＷ４１、ＳＷ５１、ＳＷ６１、ＳＷ７１、ＳＷ８１、ＳＷ９１、ＳＷ９２、ＳＷ１０１、ＳＷ１０２の計１２個とされている。デコーダ１１１は、６ビットの映像信号を入力してデコードし、表７に示すように、スイッチＳＷ１１、…、ＳＷ１０２をオン・オフ制御する。
【０１３１】
表８は、表５の設計例を実現する第２の電流駆動回路１１の別の構成例を説明する真理値表（０はオフ、１はオンを示す）である。
【０１３２】
【表８】
2005208241.tif 000010
【０１３３】
次に、本発明に係る表示装置について説明する。図２２は、本発明に係る表示駆動装置をアクティブマトリックス駆動型のディスプレイ装置に適用した構成を示す図である。表示パネル２００は、１画面の複数本（ｎ本）の水平走査ラインＡ１〜Ａｎと、各走査ラインに交差して配列された、ｍ本の赤色駆動データラインＤＲ１〜ＤＲｍ、ｍ本の緑色駆動データラインＤＧ１〜ＤＧｍ、ｍ本の青色駆動データラインＤＢ１〜ＤＢｍとの各交差部に、それぞれの赤色発光を担う発光ユニットＥＲ、緑色発光を担う発光ユニットＥＧ、青色発光を担う発光ユニットＥＢが配設されている。発光ユニットは、例えばＥＬ素子よりなる。
【０１３４】
タイミング信号発生回路２０３は、入力された映像信号に応じて、走査ラインＡ１〜Ａｎの各々に順次印加すべき走査パルスの印加タイミングを示すタイミング信号を生成し、走査ドライバ２０２に供給する。
【０１３５】
走査ドライバ２０２は、タイミング信号発生回路２０３から供給されるタイミング信号に応じて、表示パネルの走査ラインＡ１〜Ａｎに順次走査パルスを供給する。
【０１３６】
データドライバ２０１は、映像信号の論理レベルに対応した電流を生成し、駆動データラインＤＲ１〜ＤＲｍ、ＤＧ１〜ＤＧｍ、ＤＢ１〜ＤＢｍを駆動する。
【０１３７】
図２３は、図２２のデータドライバ２０１の構成をブロック図にて示したものである。図２２を参照すると、データドライバ２０１は、シフトレジスタ２１１、データレジスタ２１２、ラッチ回路２１３、及び出力回路２１４を備えている。シフトレジスタ２１１等に入力される信号は、タイミング信号発生回路２０３から供給される同期用のクロック信号ＣＬＫ、スタートパルス信号ＳＴＨ、ラッチ信号（ストローブ信号）ＳＴＢである。データレジスタ２１２には、映像信号が入力され、出力回路２１４には、パネル輝度調節信号が入力される。出力回路２１４は、ｍ本の赤色駆動データライン、緑色駆動データライン、青色駆動データラインにそれぞれ出力端子が接続された複数（ｍ×３個）の発光素子駆動回路２１５を備えて構成される。発光素子駆動回路２１５は、図１等を参照して説明した本発明の実施例の発光素子駆動回路で構成されている。
【０１３８】
シフトレジスタ２１１は、水平走査期間の開始タイミングをなすスタートパルスＳＴＨで供給されるストローブ信号ＳＴＢをクロック信号ＣＬＫにしたがって転送し、データレジスタ２１２に、順次、ストローブ信号を供給する。
【０１３９】
データレジスタ２１２は、映像信号を、シフトレジスタ２１１からのストローブ信号でサンプルして、ラッチ回路２１３に転送する。
【０１４０】
ラッチ回路２１３は、データレジスタ２１２によってラッチされた複数の映像信号をストローブ信号ＳＴＢで一斉にラッチし、ラッチした信号を、対応する発光素子駆動回路２１５へ供給する。図１の入力端子１に供給される映像信号は、ラッチ回路２１３でラッチされた信号である。発光素子駆動回路２１５は、映像信号に応じた出力電流を生成する。発光素子駆動回路２１５は、ガンマ値＝２．２等のガンマ補正も行う。また発光素子駆動回路２１５は、パネル輝度調節信号を入力し、表示パネル２００全体の輝度の調整も行う。
【０１４１】
ところで、赤色発光を担う発光ユニットＥＲと、緑色発光を担う発光ユニットＥＧ、青色発光を担う発光ユニットＥＢは、流れる電流と輝度との関係において、互いに同一ではない。そこで、本実施例においては、発光素子駆動回路２１５からそれぞれ供給される電流を、各色ごとに、予め調節することにより、パネル輝度を均一にすることができる。すなわち、本実施例においては、発光素子の色によって、発光素子駆動回路２１５をそれぞれ個別に制御することにより、パネルの輝度を均一にする。発光素子駆動回路２１５は、ガンマ補正を駆動回路内部で行うことで、ガンマ補正回路を設けることを不要とし、集積化した場合の、チップ面積を縮減し、半導体装置に適用して好適とされる。
【０１４２】
なお、図１に示した発光素子駆動回路は、ガンマ補正等の非直線特性の変換を行う電流出力型のデジタルアナログ変換回路（ＤＡＣ）の構成そのものといえる。すなわち、デジタル入力信号を入力し該デジタル入力信号に応じた出力電流に変換して出力するＤＡ変換回路は、基準電流ＩＲｅｆに基づき、出力する電流の値が規定される複数の電流源と、デジタル入力信号に基づき前記複数の電流源と、電流出力端間の電流パスをオン・オフ制御するスイッチ回路とを備え、デジタル入力信号に応じた第１の出力電流ＩＯＵＴ１を出力する第１の電流駆動回路１０と、デジタル入力信号に応じた第２の出力電流ＩＯＵＴ２を出力する第２の電流駆動回路１１と、基準電流ＩＲｅｆを生成する基準電流源を有し、デジタル入力信号の値に基づき可変制御させる基準電流源回路１２と、を備え、第１及び第２の電流駆動回路からの第１の出力電流ＩＯＵＴ１及び第２の出力電流ＩＯＵＴ２を合成した電流が出力電流ＩＯＵＴとして出力され、デジタル入力信号の単位量（１ＬＳＢ）の変化に対応する出力電流ＩＯＵＴの変化量（量子化ステップ）が、デジタル入力信号の値（区分）に応じて可変される構成とされる。また、変換回路から出力される電流を、電圧に変換してドライバ回路から入力電圧に応じた電圧を出力することで、液晶等、電圧駆動型の表示素子を、階調に応じガンマ補正されたデータ信号で駆動する構成としてもよいことは勿論である。入力信号と出力電流の間の入出力特性は、例えば２つの変極点（極率の極性が反転する点）を有するガンマ特性に設定することもできる。また、本発明において、第１、第２の電流駆動回路、基準電流源回路の電流源の個数及びその電流値の設定、及び入力信号のビットの割り当ての仕方により、入力信号と出力電流の間の入出力特性は、所望の特性に設定することも可能である。
【０１４３】
以上本発明を上記実施例に即して説明したが、本発明は上記実施例の構成にのみ限定されるものでなく、特許請求の範囲の各請求項の発明の範囲で当業者であればなし得るであろう各種変形、修正を含むことは勿論である。
【図面の簡単な説明】
【０１４４】
【図１】本発明の一実施例の発光素子駆動回路の構成を示す図である。
【図２】本発明の一実施例で用いられるＰＭＯＳ電流源の構成の一例を示す図である。
【図３】本発明の一実施例で用いられるＰＭＯＳ電流源の別の構成例を示す図である。
【図４】本発明の一実施例で用いられるＮＭＯＳ電流源の構成の一例を示す図である。
【図５】本発明の一実施例で用いられるＮＭＯＳ電流源の別の構成例を示す図である。
【図６】ガンマ曲線（ガンマ値＝２．２）と、本発明による６４階調の発光素子駆動回路の入出力特性を示す図である。
【図７】本発明の一実施例における発光素子駆動回路の入出力特性を示す図である。
【図８】本発明の一実施例における基準電流源回路の構成を示す図である。
【図９】図９の基準電流源回路の動作を説明するための図である。
【図１０】本発明の一実施例における基準電流源回路の別の構成を示す図である。
【図１１】図１０の基準電流源回路の電圧選択回路の構成を示す図である。
【図１２】図１０の基準電流源回路の電圧選択回路の別の構成を示す図である。
【図１３】図１２の電圧選択回路の動作を説明するための図である。
【図１４】本発明の一実施例における第２の電流駆動回路の構成を示す図である。
【図１５】本発明の一実施例における第２の電流駆動回路の別の構成を示す図である。
【図１６】図１５の第２の電流駆動回路の動作を説明するための図である。
【図１７】本発明の一実施例における第２の電流駆動回路のさらに別の構成を示す図である。
【図１８】図１８の第２の電流駆動回路の電圧選択回路の構成を示す図である。
【図１９】本発明の一実施例における第２の電流駆動回路のさらに別の構成を示す図である。
【図２０】図２０の第２の電流駆動回路の電圧選択回路の構成を示す図である。
【図２１】図２０の電圧選択回路の動作を説明するための図である。
【図２２】本発明の一実施例の表示駆動装置の構成を示す図である。
【図２３】図２２のデータドライバの構成を示す図である。
【図２４】本発明の表示装置の構成を示す図である。
【図２５】従来のＥＬストレージディスプレイ装置の構成を示す図である。
【図２６】ガンマ補正機能を具備した表示装置の構成を示す図である。
【図２７】ガンマ補正機能を具備した表示装置の構成を示す図である。
【符号の説明】
【０１４５】
１  入力端子（映像信号入力端子）
２  出力端子（電流出力端子）
３  パネル輝度調節信号入力端子
１０  第１の電流駆動回路
１１  第２の電流駆動回路
１２  基準電流源回路
１３  デコーダ
１４  パネル輝度調節回路
１５  多出力カレントミラー回路
２２ｎ〜２２ｎ−３  メモリセル
２４ｎ〜２４ｎ−３  スイッチトランジスタ
２６、２７  トランジスタ（カレントミラー）
２７  電源端子
２８  電流源
３０  表示素子駆動回路
３１  ガンマ補正回路
３２  表示素子駆動回路
３３  表示素子パネル
４０  発光素子
１１０  ゲート電圧制御回路
１１１  デコーダ
１１２  電圧選択回路
１１３  出力端子
１２０  ゲート電圧制御回路
１２１  デコーダ
１２２  電圧選択回路
２００  表示パネル
２０１  データドライバ
２０２  走査ドライバ
２０３  タイミング信号発生回路
２１１  シフトレジスタ
２１２  データレジスタ
２１３  ラッチ
２１４  出力回路
２１５  発光素子表示素子駆動回路
ｂ１、ｂ２、ｂ３  抵抗
ｃ１、ｃ２、ｃ３  抵抗
Ａ１、Ａ２、…、Ａｎ  走査線
Ｄｃｏｎａ１、Ｄｃｏｎａ２、…、Ｄｃｏｎａｎ  制御信号
ＤＤｅｌ１、…、ＤＤｅｌｎ  制御信号
ＤＤｅｌｂ１、…、ＤＤｅｌｂｎ  制御信号
ＤＡｄｄ１、ＤＡｄｄ２、ＤＡｄｄ３、…、ＤＡｄｄｎ  制御信号
ＤＡｄｄｂ１、…、ＤＡｄｄｂｎ  制御信号
ＤＲ１、ＤＲ２  赤色データ線
ＤＧ１    緑色データ線
ＤＢ１、ＤＢｍ    青データ線
ＥＲ１１、ＥＲ２１、ＥＲｎ１、ＥＲ１２、ＥＲ２２  赤色表示セル
ＥＧ１１、ＥＧ２１、ＥＧｎ１    緑色表示セル
ＥＢ１１、ＥＢ２１、ＥＢ１ｍ、ＥＢ２ｍ、ＥＢｎｍ  青色表示セル
ＩＡｄｄ１、ＩＡｄｄ２、ＩＡｄｄ３、…、ＩＡｄｄｎ  電流源（加算用電流源）
ＩＤｅｌ１、ＩＤｅｌ２、ＩＤｅｌ３、…、ＩＤｅｌｎ  電流源（減算用電流源）
ＩＯＵＴ  出力電流
ＩＯＵＴ１  第１の出力電流
ＩＯＵＴ２  第２の出力電流
ＩＲｅｆ  リファレンス電流
ＩＮｒｅｆ１、ＩＮｒｅｆ２、…、ＩＮｒｅｆｎ  リファレンス電流
ＩＰｒｅｆ１、ＩＰｒｅｆ２、…、ＩＰｒｅｆｎ  リファレンス電流
ＩＲｅｆ１、ＩＲｅｆ２、…、ＩＲｅｆｎ  電流源
Ｍ０、Ｍ１、Ｍ２、…、Ｍｌ  ＮＭＯＳトランジスタ
ＭＡｄｄｂ１、…、ＭＡｄｄｂｎ  ＮＭＯＳトランジスタ
ＭＤｅｌｂ１、…、ＭＤｅｌｎ  ＰＭＯＳトランジスタ
ＭＰｒｅｆａ１、ＭＰｒｅｆａ２、…、ＭＰｒｅｆａｎ  ＰＭＯＳトランジスタ
ＭＰｒｅｆｈ１、ＭＰｒｅｆｈ２、…、ＭＰｒｅｆｈｎ  ＰＭＯＳトランジスタ
ＭＮｒｅｆａ１、ＭＮｒｅｆａ２、…、ＭＮｒｅｆａｎ  ＮＭＯＳトランジスタ
ＭＮｒｅｆｈ１、ＭＮｒｅｆｈ２、…、ＭＮｒｅｆｈｎ  ＮＭＯＳトランジスタ
ＭＲｅｆｂ１、…、ＭＲｅｆｂｍ  ＰＭＯＳトランジスタ
Ｒｃｏｎｂ１、…、Ｒｃｏｎｂｎ−１  抵抗
ＲｃｏｎＡｄｄ１、…、ＲｃｏｎＡｄｄｎ−１、ＲｃｏｎＡｄｄｎ  抵抗
ＲｃｏｎＤｅｌ１、…、ＲｃｏｎＤｅｌｎ−１  抵抗
ＳＷ１、ＳＷ２、…、ＳＷｋ  スイッチ
ＳＷＡｄｄ１、ＳＷＡｄｄ２、ＳＷＡｄｄｎ  スイッチ
ＳＷＡｄｄｂ１、ＳＷＡｄｄｂ２、ＳＷＡｄｄｂ３、ＳＷＡｄｄｂ４  スイッチ
ＳＷｃｏｎｂ１、ＳＷｃｏｎｂ２、ＳＷｃｏｎｂ３、ＳＷｃｏｎｂ４、ＳＷｃｏｎｂｎ−１、ＳＷｃｏｎｂｎ  スイッチ
ＳＷＤｅｌ１、ＳＷＤｅｌ２、ＳＷＤｅｌｎ  スイッチ
ＳＷＤｅｌｂ１、…、ＳＷＤｅｌｂｎ−１、ＳＷＤｅｌｂｎ  スイッチ
ＳＷＡｄｄｂ１、…、ＳＷＡｄｄｂｎ−１、ＳＷＡｄｄｂｎ  スイッチ
ＳＷＲｅｆ１、ＳＷＲｅｆ２、…、ＳＷＲｅｆｎ  スイッチ
ＶＣＯＮ  高位側電位
ＶＰＣＯＮ１、ＶＰＣＯＮ２、…、ＶＰＣＯＮｎ  高位側電位
ＶＮＣＯＮ１、ＶＮＣＯＮ２、…、ＶＮＣＯＮｎ  低位側電位
ＶＰｒｅｆ、ＶＰｒｅｆ１、ＶＰｒｅｆ２、…、ＶＰｒｅｆｎ  ゲート電圧
ＶＲＣＯＮＨ１、ＶＲＣＯＮＨ２  高位側基準電位
ＶＲＣＯＮＬ１、ＶＲＣＯＮＬ２  低位側基準電位
【図１】
2005208241.tif 000011
【図２】
2005208241.tif 000012
【図３】
2005208241.tif 000013
【図４】
2005208241.tif 000014
【図５】
2005208241.tif 000015
【図６】
2005208241.tif 000016
【図７】
2005208241.tif 000017
【図８】
2005208241.tif 000018
【図９】
2005208241.tif 000019
【図１０】
2005208241.tif 000020
【図１１】
2005208241.tif 000021
【図１２】
2005208241.tif 000022
【図１３】
2005208241.tif 000023
【図１４】
2005208241.tif 000024
【図１５】
2005208241.tif 000025
【図１６】
2005208241.tif 000026
【図１７】
2005208241.tif 000027
【図１８】
2005208241.tif 000028
【図１９】
2005208241.tif 000029
【図２０】
2005208241.tif 000030
【図２１】
2005208241.tif 000031
【図２２】
2005208241.tif 000032
【図２３】
2005208241.tif 000033
【図２４】
2005208241.tif 000034
【図２５】
2005208241.tif 000035
【図２６】
2005208241.tif 000036
【図２７】
2005208241.tif 000037