(57)【要約】【課題】  回路規模やテスト端子数増大を最小限に抑えながら、複数のチップ間の共通接続個所がパッケージリードを介さない構造を持つ複合半導体装置において、各チップ単体の機能検査を可能にする複合半導体装置およびそのテスト方法を提供することを目的とする。【解決手段】  チップ１上における外部端子に導出されないチップ間接続の入出力パッド３と、パッケージリード４と１対１で接続される入出力パッド３との間にスイッチＳを設け、テストチップセレクト信号により、テスト対象外のチップ側のパッド３をハイインピーダンス状態にし、かつ前記スイッチＳをオンさせ、そしてパッケージリード４より直接またはテスト対象外のチップのスイッチＳにより導通されたパッド３を経由してテスト対象のチップの入出力パッド３へテストパターンを入出力させる。【選択図】      図２
2005077339.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体チップが備えられ、前記複数の半導体チップの入出力パッド間の接続および前記半導体チップの入出力パッドとパッケージリード間の接続をワイヤーまたはバンプによって行い、前記各半導体チップの各入出力パッドはハイインピーダンス状態に制御される機能を有す複合半導体装置であって、
前記半導体チップ上における外部端子に導出されない半導体チップ間接続の入出力パッドと、前記パッケージリードと１対１で接続される入出力パッドとの間に、スイッチをそれぞれ備え、
テスト対象の前記半導体チップを指定するためのテストチップセレクト端子をテスト端子として備え、
前記各半導体チップにおいて、前記テストチップセレクト端子より入力される信号が、前記入出力パッドをハイインピーダンス状態とする制御信号および前記スイッチを導通とする制御信号として機能すること
を特徴とする複合半導体装置。
【請求項２】
前記各半導体チップに、前記テストチップセレクト端子より入力されるテストチップセレクト信号に応じて、前記半導体チップの各入出力パッドをハイインピーダンス状態とする制御信号と、前記スイッチを導通とする制御信号を出力するテスト制御回路を備えること
を特徴とする請求項１記載の複合半導体装置。
【請求項３】
複数の半導体チップが備えられ、前記複数の半導体チップの入出力パッド間の接続および前記半導体チップの入出力パッドとパッケージリード間の接続を、ワイヤーまたはバンプによって行い、前記各半導体チップの各入出力パッドは、ハイインピーダンス状態に制御される機能を有す複合半導体装置のテスト方法であって、
テスト対象の前記半導体チップを通常動作状態に制御し、テスト対象以外の前記半導体チップの入出力パッドをハイインピーダンス状態に制御し、
前記テスト対象の半導体チップ上における外部端子に導出されない入出力パッドに接続される、前記テスト対象以外の半導体チップ上における外部端子に導出されない入出力パッドと、前記テスト対象以外の半導体チップの前記パッケージリードと１対１で接続される入出力パッドとの間を導通させ、
前記テスト対象の半導体チップに対して、前記パッケージリードより直接または前記前記テスト対象以外の半導体チップ上の外部端子を経由して機能検査用テストパターンあるいはテストプログラムを入出力し、前記テスト対象の半導体チップの機能を検査すること
を特徴とする複合半導体装置のテスト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の半導体チップ間の入出力パッド接続および前記半導体チップの入出力パッドとパッケージリード間の接続を、ワイヤまたはバンプによって行う複合半導体装置およびそのテスト方法に関するものである。
【背景技術】
【０００２】
従来の複合半導体装置のテスト方法として、ウエハ検査で良品判定されたチップを組み立てた後に、複数の半導体チップ間の接続不良を検査する方法があり、そのテスト容易化手法などが提案されている。たとえば、特許文献１に、入出力パッドのＥＳＤ保護回路のダイオード（入出力端子と電源ライン、接地ラインとの間に挿入されている保護ダイオード）の特性を利用し、テスト用回路を設けることなく、組み立て工程に起因する接続不良を検出する方法が提案されている。
【０００３】
また従来の複合半導体装置のテスト方法として、パッケージレベルで各半導体チップの不良をテストする方法も提案されている。たとえば、特許文献２に、チップ間接続線をパッケージ基板表面に露出させ、外部から信号を入力あるいは出力観測できる構成とすることにより、各チップの機能検査を可能とすることが提案されている。
【特許文献１】特開２００１−１３２１５号公報
【特許文献２】特開平０９−１５２４４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら従来の方法では、特許文献１と特許文献２のいずれの場合にでも、外部端子に導出されないチップ間パッド接続構成を持ったシステムインパッケージにおいて、各チップ個別の機能テストができず、よってチップ間だけ接続されていればよい（つまり外部端子として設ける必要の無い）信号線に対しても外部から直接アクセスできる構成を設けることが不可欠である。
【０００５】
すなわち、特許文献１の場合には、共通接続部をテスト端子として設ける必要があり、共通接続個所が多い場合には、端子数の増加が問題となる。また、特許文献２の場合には、端子数の増加はなくとも、共通接続部を基板表面に露出させる特殊な組み立て工法が必要となるなどコスト的にデメリットが生じる。
【０００６】
特に、チップ積層型のシステムインパッケージにおいては、チップ間共通接続部分がワイヤやバンプのみの接続で、パッケージリードを経由しない場合があり、特許文献１と特許文献２のいずれの場合にでも、所望のテストを実施することができない上に、チップ別の機能動作が十分に確認できないため、不良解析が困難という問題がある。
【０００７】
そこで、本発明は、回路規模やテスト端子数増大を最小限に抑えながら、チップ積層型のシステムインパッケージ等、共通接続個所がパッケージリードを介さない構造を持つ複合半導体装置において各チップ単体の機能検査を可能にする複合半導体装置およびそのテスト方法を提供することを目的としたものである。
【課題を解決するための手段】
【０００８】
上記課題を解決するために、本発明のうち請求項１に記載の発明は、複数の半導体チップが備えられ、前記複数の半導体チップの入出力パッド間の接続および前記半導体チップの入出力パッドとパッケージリード間の接続をワイヤまたはバンプによって行い、前記各半導体チップの各入出力パッドはハイインピーダンス状態に制御される機能を有す複合半導体装置であって、
前記半導体チップ上における外部端子に導出されない半導体チップ間接続の入出力パッドと、前記パッケージリードと１対１で接続される入出力パッドとの間に、スイッチをそれぞれ備え、テスト対象の前記半導体チップを指定するためのテストチップセレクト端子をテスト端子として備え、前記各半導体チップにおいて、前記テストチップセレクト端子より入力される信号が、前記入出力パッドをハイインピーダンス状態とする制御信号および前記スイッチを導通とする制御信号として機能することを特徴とするものである。
【０００９】
上記構成によれば、テストチップセレクト端子より入力される信号により、テスト対象の半導体チップを通常動作状態とするとともに、テスト対象以外の半導体チップの入出力パッドをハイインピーダンス状態とし、スイッチを導通状態とすることにより、テスト対象の半導体チップの入出力パッドに対してパッケージリードから信号を印加、観測することが可能となり、パッケージ状態においてテスト対象の半導体チップ単体の機能検査を実施することが可能となる。また従来のような半導体チップ間接続線の外部端子引き出しが不要となり、テスト信号入出力端子の増設も不要となる。
【００１０】
また請求項２に記載の発明は、上記請求項１に記載の発明であって、前記各半導体チップに、前記テストチップセレクト端子より入力されるテストチップセレクト信号に応じて、前記半導体チップの各入出力パッドをハイインピーダンス状態とする制御信号と、前記スイッチを導通とする制御信号を出力するテスト制御回路を備えることを特徴とするものである。
【００１１】
この構成によれば、テスト制御回路に入力されるテストチップセレクト信号より、各入出力パッドをハイインピーダンス状態とする制御信号と、スイッチを導通とする制御信号が生成されて出力される。このように、各入出力パッドをハイインピーダンス状態とする信号とスイッチの制御信号を連動させる回路構成とすることにより、小規模なテスト制御回路により実現することが可能となる。
【００１２】
また請求項３に記載の発明は、複数の半導体チップが備えられ、前記複数の半導体チップの入出力パッド間の接続および前記半導体チップの入出力パッドとパッケージリード間の接続を、ワイヤまたはバンプによって行い、前記各半導体チップの各入出力パッドは、ハイインピーダンス状態に制御される機能を有す複合半導体装置のテスト方法であって、
テスト対象の前記半導体チップを通常動作状態に制御し、テスト対象以外の前記半導体チップの入出力パッドをハイインピーダンス状態に制御し、前記テスト対象の半導体チップ上における外部端子に導出されない入出力パッドに接続される、前記テスト対象以外の半導体チップ上における外部端子に導出されない入出力パッドと、前記テスト対象以外の半導体チップの前記パッケージリードと１対１で接続される入出力パッドとの間を導通させ、前記テスト対象の半導体チップに対して、前記パッケージリードより直接または前記テスト対象以外の半導体チップ上の外部端子を経由して機能検査用テストパターンあるいはテストプログラムを入出力し、前記テスト対象の半導体チップの機能を検査することを特徴とするものである。
【００１３】
この方法によれば、パッケージリードより直接またはテスト対象以外の半導体チップ上の外部端子を経由して、テスト対象の半導体チップに対して機能検査用テストパターンあるいはテストプログラムを入出力することが可能となり、パッケージ状態においてテスト対象の半導体チップ単体の機能検査が実施される。
【発明の効果】
【００１４】
本発明の複合半導体装置は、上記構成を有し、半導体チップ単体へテストパターンあるいはテストプログラムを入出力するためのテスト端子を通常端子と共用化できるため、テスト端子数の増加やテスト回路規模を最小限に抑えながら、各チップ別の単体テストと同一の機能テストを組み立て後のパッケージ状態においても実施することができ、検査品質と解析容易性を飛躍的に向上することができる。また、テストプログラム、テストパターンは、各チップ単体のテストプログラム、テストパターンに対して端子割付けをパッケージ対応に変更するだけで利用することが可能となるので、例えばＬＳＩテスターなどによる解析の準備期間を短縮できる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を、図面を参照しながら説明する。
図１は本実施の形態における複合半導体装置のチップ接続状態を示す斜視図、図２は図１に示す複合半導体装置の概略平面図である。なお、説明の簡単化のため複合半導体装置を２つのチップが積層されたシステムインパッケージ構造の半導体装置を用いて説明する。また、説明に必要最低限の接続のみを図示し詳細は省略している。
【００１６】
図１に示すように、本実施の形態における複合半導体装置は、半導体チップ（Ａ）１の上に半導体チップ（Ｂ）２を重ねたＳＩＰ（Ｓｙｓｔｅｍ  Ｉｎ  Ｐａｃｋａｇｅ）構造としており、各チップ１，２上の外部端子に繋がる入出力パッド３はそれぞれパッケージリード４と外部端子接続ワイヤ５により接続されており、チップ１，２相互の入出力パッド３同士はそれぞれ内部接続ワイヤ６により接続されている。
【００１７】
また各半導体チップ１，２は、図２に示すように、入出力パッド３間をバイパスする構成を備えている。すなわち、内部接続ワイヤ６に繋がる両チップ１，２の入出力パッド３（相互に接続されたチップ上における外部端子に導出されないチップ間のみの接続パッド）と、各チップ１，２上の外部端子接続ワイヤ５に繋がる任意の入出力パッド３（外部端子としてパッケージリードと１対１で接続された入出力パッド）との間に、スイッチＳを設けている。以下、このスイッチＳとこのスイッチＳにより接続される入出力パッド３をまとめて、スイッチ接続パッドペア７と称す。
【００１８】
なお、外部端子接続ワイヤ５のうち、テスト対象チップを指定する、パッケージリード４のテストチップセレクト端子４ａとテストチップセレクト端子４ｂに繋がる半導体１，２の入出力パッド３に対しては、スイッチＳを配置せず、チップ１，２の共通外部端子に繋がる入出力パッド３に対してもスイッチＳを配置しないようにしている。
【００１９】
図３は半導体チップ（Ａ）１において、入出力パッド３に接続される入出力セル１１のハイインピーダンス制御信号１０とスイッチ接続パッドペア７のスイッチＳの制御信号（スイッチ制御信号）９の接続関係を示したもので、チップ１上に備えるテスト制御回路８より、各入出力セル１１へハイインピーダンス制御信号１０が出力され、各スイッチ接続パッドペア７へスイッチ制御信号９が出力されている。なお、ハイインピーダンス制御信号１０が“Ｈ”（ハイ）レベルの時、入出力セル１１はハイインピーダンス状態（入出力セル１１に一般的に備わっている状態制御機能である）になるものとする。また半導体チップ（Ｂ）２についても同様な構成としている。
【００２０】
上記テスト制御回路８の一例を図４に示す。
図４に示すように、テスト制御回路８は、２つのバッファ１３ａ，１３ｂと論理和ゲート１４とチップ単体ＤＣテスト用制御信号を出力するパッド制御手段１５から形成されており、テストチップセレクト端子４ａまたは４ｂから入力されるテストチップセレクト信号１２はバッファ１３ａを通ってスイッチ制御信号９として生成・出力され、またテストチップセレクト信号１２またはパッド制御手段１５から出力されたチップ単体ＤＣテスト用制御信号は論理和ゲート１４およびバッファ１３ｂを通ってハイインピーダンス制御信号１０として生成・出力される。
【００２１】
また上記スイッチ接続パッドペア７の回路の一例を図５に示す。
図５に示すように、この回路は、スイッチＳを形成するインバータ１６とＰチャンネルトランジスタ１７とＮチャンネルトランジスタ１８からなっており、スイッチ接続パッドペア７の一方の入出力パッド３にＰチャンネルトランジスタ１７およびＮチャンネルトランジスタ１８のソースが接続され、またスイッチ接続パッドペア７の他方の入出力パッド３にＰチャンネルトランジスタ１７およびＮチャンネルトランジスタ１８のドレインが接続され、さらに上記テスト制御回路８から出力されたスイッチ制御信号９が、Ｎチャンネルトランジスタ１８のゲートに入力され、またスイッチ制御信号９がインバータ１６を介してＰチャンネルトランジスタ１７のゲートに入力されている。この回路構成により、スイッチ制御信号９が“Ｈ”レベルとなると、Ｐチャンネルトランジスタ１７およびＮチャンネルトランジスタ１８は動作して、スイッチ接続パッドペア７を形成する２つの入出力パッド３間は、導通（ショート）される。
【００２２】
上記複合半導体装置の構成によるテスト対象のチップ１または２のテスト方法を説明する。
ステップ−１
まず、テスト対象として選択した半導体チップ１または２に対してテストチップセレクト端子４ａまたは４ｂを介して入力するテストチップセレクト信号１２を、“Ｌ”（ロー）レベル（イネーブル状態）に設定し、テスト対象のチップ１または２を通常動作状態に制御する。
ステップ−２
次に、テスト対象以外の半導体チップ２または１に対してテストチップセレクト端子４ｂまたは４ａを介して入力するテストチップセレクト信号１２を、“Ｈ”レベル（ディスイネーブル状態）に設定し、このテスト対象以外のチップ２または１上の入出力パッド３をハイインピーダンスに制御すると共に、同チップ２または１上に備えられたスイッチ接続パッドペア７のスイッチＳをオン状態に制御する。
ステップ−３
次に、パッケージリード４から直接、またはテスト対象以外のチップ２または１上の外部端子を経由して、テスト対象のチップ１または２に対して機能検査用テストパターン（あるいはテストプログラム）を入出力し、テスト対象のチップ１または２の機能を検査する。
【００２３】
上記ステップのテスト方法により、テスト対象として選択された半導体チップ１または２に対してテストチップセレクト端子４ａまたは４ｂを介して入力するテストチップセレクト信号１２はイネーブル状態に設定されて、テスト対象のチップ１または２は通常動作状態に制御され、またテスト対象以外のチップ２または１へテストチップセレクト端子４ｂまたは４ａを介して入力するテストチップセレクト信号１２はディスイネーブル状態に設定されて、このテスト対象以外のチップ２または１上の入出力パッド３がハイインピーダンスに制御されると共に同チップ上に備えられたスイッチＳはオン状態に制御され、次にパッケージリード４から直接、またはテスト対象以外のチップ２または１上の外部端子から、テスト対象のチップ１または２に対して機能検査用テストパターンが入出力され、パッケージ状態においてテスト対象のチップ１または２が単体でその機能が検査される。
【００２４】
上記テスト方法による、テスト対象をチップ（Ｂ）２に選択したときのテスト方法を具体的に説明する。
まずテスト対象以外のチップ（Ａ）１のテストチップセレクト端子４ａを“Ｈ”レベルに設定し、テスト対象のチップ（Ｂ）２のテストチップセレクト端子４ｂを“Ｌ”レベルに設定する。
【００２５】
すると、図４において、チップ（Ａ）１上に搭載されているテスト制御回路８のハイインピーダンス制御信号１０は“Ｈ”レベル、スイッチ制御信号９は“Ｈ”レベルとなる。反対に、チップ（Ｂ）２に搭載されているテスト制御回路８のハイインピーダンス制御信号１０は“Ｌ”レベル、スイッチ制御信号９は“Ｌ”レベルとなる。
【００２６】
この状態では、チップ（Ａ）１上の全てのスイッチ接続パッドペア７は導通して入出力パッド３間がショートし、かつチップ（Ａ）１上の各入出力パッド３はハイインピーダンス状態となっている。このときチップ（Ｂ）２は通常の状態となっている。
【００２７】
したがって、例えば図２において、内部接続ワイヤ６ａに繋がるチップ（Ｂ）２側の入出力パッド３には、スイッチ接続パッドペア７ａと外部端子接続ワイヤ５ａを介して、パッケージリード４の通常端子４ｃから信号を入力あるいは信号観測することができる。
【００２８】
同様の方法によりチップ（Ｂ）２の全ての入出力パッド３がスイッチ接続パッドペア７を経由して外部からアクセス可能となり、チップ（Ｂ）２に対してパッケージリード４より直接またはテスト対象以外のチップ（Ａ）１上の外部端子を経由してテストプログラムあるいはテストパターンを入出力することによりチップ（Ｂ）２が単体でテストされ、機能が確認される。
【００２９】
次にテスト対象を、チップ（Ａ）１に選択したときのテスト方法を具体的に説明する。
まずテスト対象のチップ（Ａ）１のテストチップセレクト端子４ａを“Ｌ”レベルに設定し、テスト対象以外のチップ（Ｂ）２のテストチップセレクト端子４ｂを“Ｈ”レベルに設定する。
【００３０】
すると、図４において、チップ（Ｂ）２上に搭載されているテスト制御回路８のハイインピーダンス制御信号１０は“Ｈ”レベル、スイッチ制御信号９は“Ｈ”レベルとなる。反対に、チップ（Ａ）１に搭載されているテスト制御回路８のハイインピーダンス制御信号１０は“Ｌ”レベル、スイッチ制御信号９は“Ｌ”レベルとなる。
【００３１】
この状態では、チップ（Ｂ）２上の全てのスイッチ接続パッドペア７は導通して入出力パッド３間がショートし、かつチップ（Ｂ）２上の各入出力パッド３はハイインピーダンス状態となっている。このときチップ（Ａ）１は通常の状態となっている。
【００３２】
したがって、例えば図２において、内部接続ワイヤ６ａに繋がるチップ（Ａ）１側の入出力パッド３には、スイッチ接続パッドペア７ｂと外部端子接続ワイヤ５ｂを介して、パッケージリード４の通常端子４ｄから信号を入力あるいは信号観測することができる。
【００３３】
同様の方法によりチップ（Ａ）１の全ての入出力パッド３がスイッチ接続パッドペア７を経由して外部からアクセス可能となり、チップ（Ａ）１に対してパッケージリード４より直接またはテスト対象以外のチップ（Ｂ）２上の外部端子を経由してテストプログラムあるいはテストパターンを入出力することによりチップ（Ａ）１が単体でテストされ、機能が確認される。
【００３４】
このように本実施の形態によれば、各半導体チップ１，２に設けられた各入出力パッド３は、ハイインピーダンス状態に制御される機能を有し、相互に接続されたチップ１，２上における外部端子に導出されないチップ１，２間のみの入出力パッド３と、前記外部端子としてパッケージリード４と１対１で接続される入出力パッド３との間に、スイッチＳをそれぞれ設けてスイッチ接続パッドペア７を形成し、テスト対象チップを指定するためのテストチップセレクト端子をテスト端子４ａ，４ｂとして備え、テスト対象以外のチップのテストチップセレクト端子４ａまたは４ｂより入力されるテストチップセレクト信号１２により、テスト対象以外のチップ１または２の各入出力パッド３をハイインピーダンス状態とし、スイッチＳを導通することにより、パッケージリード４からテスト対象のチップ２または１の全ての入出力パッド３に信号を印加、観測でき、テスト対象のチップ２または１を単体でテストすることができる。
【００３５】
また半導体チップ１，２へテストパターンあるいはテストプログラムを入出力するためのテスト端子を通常端子（パッケージリード４）と共用化できるため、従来のような半導体チップ間接続線の外部端子引き出しが不要となり、テスト信号入出力端子の増設も不要とし、テスト端子数の増加やテスト回路規模を最小限に抑えながら、各チップ１，２別の単体テストと同一の単体機能テストを組み立て後のパッケージ状態においても実施することができ、検査品質と解析容易性を飛躍的に向上することができる。
【００３６】
また各入出力パッド３をハイインピーダンス状態とするハイインピーダンス制御信号１０とスイッチ接続パッドペア７のスイッチ制御信号９を連動させる回路構成とすることにより、小規模なテスト制御回路８により実現することができる。
【００３７】
また、テストプログラムあるいはテストパターンは、各チップ１，２単体のテストプログラム、テストパターンに対して端子割付けをパッケージ対応に変更するだけで利用することが可能となるので、例えばＬＳＩテスターなどによる解析の準備期間を短縮することができる。
【００３８】
なお、本実施の形態では、テストチップセレクト信号１２が“Ｈ”レベルのとき、スイッチ接続パッドペア７のスイッチＳを動作させ、また各入出力パッド３をハイインピーダンス状態としているが、逆にテストチップセレクト信号１２が“Ｌ”レベルのときに、スイッチ接続パッドペア７のスイッチＳを動作させ、各入出力パッド３をハイインピーダンス状態とすることも可能である。このとき例えば、インバータなど論理反転をテストチップセレクト信号１２の経路内に組み込む。
【００３９】
また本実施の形態では、スイッチ接続パッドペア７の形態として隣接パッド３間の接続を前提にしているが、図２のスイッチ接続パッドペア７ｃに示すように、スイッチＳの配置位置や、隣接パッド３以外の任意の組み合わせで実現してもよい。
【００４０】
また本実施の形態では、テスト制御回路８を２つのバッファ１３ａ，１３ｂと論理和ゲート１４とパッド制御手段１５により形成しているが、図６に示すように内部にインバータ１６を追加し、スイッチ制御信号を９ａ，９ｂの２系統とし、図７に示すようにスイッチ接続パッドペア７のインバータ１６を省いて、Ｐチャンネルトランジスタ１７のゲートにインバータ１６により反転されたスイッチ制御信号９ｂを入力し、Ｎチャンネルトランジスタ１８のゲートに反転されないスイッチ制御信号９ａを入力することによって、スイッチ接続パッドペア７の素子（インバータ１６）の数を削減でき、スイッチＳ配置による半導体チップ１，２の面積増加を抑えることもできる。
【００４１】
また本実施の形態では、２チップ積層型を例にあげたが、当然ながらチップ数に関わらず実現できる。またチップ積層以外の形態（水平方向の隣接配置など）でも、共通接続個所が外部端子に導出できない場合にこの原理は有効である。
【００４２】
また本実施の形態では、入出力パッド３の半導体チップ間の接続、パッケージリード４との接続を、ワイヤ（内部接続ワイヤ６，外部端子接続ワイヤ５）にて行っているが、これら入出力パッド３の接続をバンプによって行うことも可能である。
【産業上の利用可能性】
【００４３】
本発明にかかる複合半導体装置は、テスト端子数の増加やテスト回路規模を最小限に抑えながら、各チップ別の単体テストと同一の機能テストを組み立て後のパッケージ状態においても実施することができるという効果を有し、このような効果が必要な、複数の回路基板から構成される装置の用途にも適用できる。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施の形態における複合半導体装置のチップ接続状態を示す斜視図である。
【図２】同複合半導体装置の概略平面図である。
【図３】同複合半導体装置の半導体チップＡの入出力パッドおよびスイッチ制御構成略図である。
【図４】同複合半導体装置のテスト制御回路の回路図である。
【図５】同複合半導体装置のスイッチ接続パッドペアの構成回路図である。
【図６】本発明の他の実施の形態における複合半導体装置のテスト制御回路の回路図である。
【図７】同複合半導体装置のスイッチ接続パッドペアの構成回路図である。
【符号の説明】
【００４５】
１    半導体チップＡ
２    半導体チップＢ
３    入出力パッド
４    パッケージリード
４ａ,４ｂ    テストチップセレクト端子
５,５ａ,５ｂ    外部端子接続ワイヤ
６,６ａ    内部接続ワイヤ
７,７ａ,７ｂ,７ｃ    スイッチ接続パッドペア
８    テスト制御回路
９,９ａ,９ｂ    スイッチ制御信号
１０    ハイインピーダンス制御信号
１１    入出力セル
１２    テストチップセレクト信号
１３ａ，１３ｂ    バッファ
１４    論理和ゲート
１５    パッド制御手段
１６    インバータ
１７    Ｐチャンネルトランジスタ
１８    Ｎチャンネルトランジスタ 
Ｓ    スイッチ
【図１】
2005077339.tif 000003
【図２】
2005077339.tif 000004
【図３】
2005077339.tif 000005
【図４】
2005077339.tif 000006
【図５】
2005077339.tif 000007
【図６】
2005077339.tif 000008
【図７】
2005077339.tif 000009