(57)【要約】【課題】  拘束シートを用いた同時焼成工程によるセラミック回路基板の製造方法において、表層導体や受動素子に不必要な凹凸をスタンプ（stamp）したり、異物付着を起こしたり、メッキ性や半田濡れ性の低下といった問題の発生を防ぎつつ、焼成ひずみをより小さくできる方法を提供する。【解決手段】  未焼成の積層体２０に、抵抗体７および表層導体８を転写法で形成し、さらにその上から、同時焼成により一体化されるセラミックグリーンシート２２，２６を積層し、未焼成回路基板３０を得る。その後、未焼成回路基板３０の焼成温度では焼結されない拘束シート２４，２４を積層して、該拘束シート２４，２４により未焼成回路基板３０を拘束する。未焼成回路基板３０を、拘束シート２４，２４が焼結されない範囲の温度で焼成してセラミック回路基板３２を得る。拘束シート２４，２４と、抵抗体７および表層導体８を被覆するセラミック被覆層３５とを除去して、オーバコート層９を形成する。【選択図】  図１
2005174952.tif 000002
【特許請求の範囲】
【請求項１】
第１のセラミックグリーンシートと導体層とを積層してなる積層体を作製する積層体作製工程と、
第１支持体上に形成した表層導体を前記積層体に転写する操作と、第２支持体上に形成した受動素子を前記積層体に転写する操作とを行なうことにより、それら積層体、表層導体および受動素子を含んで構成された未焼成回路基板を作製する基板作製工程と、
前記未焼成回路基板の前記受動素子および前記表層導体を形成した面に、同時焼成により前記未焼成回路基板に一体化される第２のセラミックグリーンシートを積層して、前記受動素子および前記表層導体を被覆する被覆工程と、
前記受動素子および前記表層導体が被覆された前記未焼成回路基板の両面に、該未焼成回路基板の焼成温度では焼結されない難焼結性無機材料を主体として含む拘束シートを積層し、該拘束シートにより前記未焼成回路基板を拘束する拘束工程と、
前記拘束シートによって拘束された前記未焼成回路基板を、前記拘束シートが焼結されない範囲の温度で焼成して、前記拘束シートにより拘束されたセラミック回路基板を作製する焼成工程と、
前記拘束シートにより拘束された前記セラミック回路基板から前記拘束シートと、前記第２のセラミックグリーンシートに基づくセラミック層のうち、前記表層導体を被覆するセラミック被覆層を除去し、前記表層導体を基板表面に露出させる除去工程と、
を備えることを特徴とするセラミック回路基板の製造方法。
【請求項２】
前記第１支持体は前記表層導体を形成するためのペースト充填溝がパターン形成された凹版であり、前記第２支持体は前記受動素子を形成するためのペースト充填溝がパターン形成された凹版であり、これら凹版が可撓性を有することを特徴とする請求項１記載のセラミック回路基板の製造方法。
【請求項３】
前記被覆工程においては、前記未焼成セラミック基板の前記表面導体層が形成された面をプレス処理したのち、厚さ１μｍ以上５０μｍ以下に成形した前記第２のセラミックグリーンシートを積層することを特徴とする請求項１または２記載のセラミック回路基板の製造方法。
【請求項４】
前記第２のセラミックグリーンシートを構成する無機材料と、前記第１のセラミックグリーンシートを構成する無機材料とは、実質的に同一組成であることを特徴とする請求項１ないし３のいずれか１項に記載のセラミック回路基板の製造方法。
【請求項５】
前記除去工程を経て露出された前記表層導体上にメッキ層を形成するメッキ工程をさらに備えることを特徴とする請求項１ないし４のいずれか１項に記載のセラミック回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同時焼成工程（co-fire process）によって、表層導体およびレジスタ、インダクタ、コンデンサ等の受動素子を有するセラミック回路基板を製造する方法と、その方法によって好適に製造されるセラミック回路基板に関する。特に、レジスタ（抵抗体）を表面に持つセラミック回路基板に関連が深い。また、セラミック回路基板が、分割により複数のセラミック回路基板となる連結セラミック回路基板である場合において好適なものである。
【背景技術】
【０００２】
セラミックグリーンシートと導体層とを積層してなる未焼成回路基板を作製し、次いで、セラミック体と導体とを同時焼成（co-fire）することによってセラミック回路基板を製造する方法は、同時焼成工程（co-fire process）と呼ばれている。焼成済みのセラミック回路基板上に導体ペーストを印刷し、次いで、導体ペーストをセラミック回路基板に焼き付ける工程（post-fire process）と比較すると、同時焼成工程は、実装パッドなどの表層導体をセラミック体と一括形成できる大きな利点がある。また、近年においては、レジスタ、インダクタ、コンデンサ等の受動素子を同時焼成により内蔵したセラミック回路基板が種々検討されている（下記特許文献３〜５）。
【０００３】
しかしながら、同時焼成工程においては、グリーンシートと導体と受動素子との焼成収縮のタイミングが異なるため、できあがったセラミック回路基板に反り等の焼成ひずみが生じやすい。焼成ひずみが実装工程における実装不良等の不具合を招くことはよく知られている。また、焼成ひずみが受動素子の電気特性に影響を及ぼして、電気特性のバラつきを招く場合もある。
【０００４】
焼成ひずみの問題を解決するために、種々の方法が検討されている。代表的な方法としては、未焼成回路基板を上下から物理的に拘束しながら焼成することで厚さ方向（Ｚ方向）への焼成収縮を優位的に生じさせ、これにより焼成ひずみの小さいセラミック回路基板を作製する方法が知られている。具体的には、未焼成回路基板に上下面から圧力を加えて拘束しながら焼成する方法（下記特許文献１）や、未焼成回路基板を焼成過程では収縮しない拘束シートで挟んだ状態で焼成した後、拘束シートを除去する方法（下記特許文献２）がある。
【０００５】
【特許文献１】特開昭６２−２６０７７７号公報
【特許文献２】特開平４−２４３９７８号公報
【特許文献３】特開昭６１−２１２０９１号公報
【特許文献４】特開平２−５４４８号公報
【特許文献５】特開平５−２２６８４０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
未焼成回路基板を拘束シートで上下から拘束しながら焼成する方法（上記特許文献２）においては、基板表面に形成された実装パッド等の表層導体に拘束シートが直接接することになる。そのため、表層導体の表面に不必要な凹凸をスタンプ（stamp）したり、異物付着を起こしたり、メッキ性や半田濡れ性を低下させる可能性がある。また、未焼成回路基板を焼成過程では収縮しない拘束シートで挟んだ状態で焼成した後、拘束シートを除去する方法は、表層導体の密着強度や耐半田くわれ性を良好にするために表層導体を厚く形成（焼成後の厚みで１５μｍ以上５０μｍ以下）した場合に問題がある。具体的には、厚く形成された表層導体の凹凸によって拘束シートが部分的に密着し難くなり、拘束が不十分な部分に焼成ひずみが発生しやすい問題がある。
【０００７】
また、これらの手段を用いて、レーザトリミング装置で特性値を調整することを前提にして基板表面上に受動素子を形成したセラミック回路基板を製造すると、拘束シートに含まれる粒子に起因する凹凸が受動素子にスタンプされたり、拘束シートを除去する際に受動素子が一緒に除去されたりする問題がある。表層導体や受動素子をpost-fire processにより形成する方法もあるが、焼成回数が増える問題があるし、ファインパターンの形成にpost-fire processは不向きである。
【０００８】
本発明の１つの課題は、拘束シートを用いた同時焼成工程によるセラミック回路基板の製造方法において、表層導体や受動素子に不必要な凹凸をスタンプ（stamp）したり、異物付着を起こしたり、メッキ性や半田濡れ性の低下といった問題の発生を防ぎつつ、焼成ひずみをより小さくできる方法を提供することにある。他の１つの課題は、その方法によって製造が可能なセラミック回路基板を提供することにある。
【課題を解決するための手段および発明の効果】
【０００９】
上記課題を解決するために本発明のセラミック回路基板の製造方法は、
第１のセラミックグリーンシートと導体層とを積層してなる積層体を作製する積層体作製工程と、第１支持体上に形成した表層導体を積層体に転写する操作と、第２支持体上に形成した受動素子を積層体に転写する操作とを行なうことにより、それら積層体、表層導体および受動素子を含んで構成された未焼成回路基板を作製する基板作製工程と、
未焼成回路基板の受動素子および表層導体を形成した面に、同時焼成により未焼成回路基板に一体化される第２のセラミックグリーンシートを積層して、受動素子および表層導体を被覆する被覆工程と、
受動素子および表層導体が被覆された未焼成回路基板の両面に、該未焼成回路基板の焼成温度では焼結されない難焼結性無機材料を主体として含む拘束シートを積層し、該拘束シートにより未焼成回路基板を拘束する拘束工程と、
拘束シートによって拘束された未焼成回路基板を、拘束シートが焼結されない範囲の温度で焼成して、拘束シートにより拘束されたセラミック回路基板を作製する焼成工程と、
拘束シートにより拘束されたセラミック回路基板から拘束シートと、第２のセラミックグリーンシートに基づくセラミック層のうち、表層導体を被覆するセラミック被覆層を除去し、表層導体を基板表面に露出させる除去工程と、を備えることを主要な特徴とする。
【００１０】
上記本発明によれば、未焼成回路基板を拘束シートで挟み込んだ状態で焼成するので、ＸＹ方向（面内方向）への焼成収縮が抑制され、Ｚ方向（厚さ方向）への焼成収縮が優位となり、これにより焼成ひずみ（反り）を小さくできる。受動素子と拘束シートとの間には、第２のセラミックグリーンシートが介在するので、拘束シートの凹凸が受動素子にスタンプされることがない。また、焼成時においては、第２のセラミックグリーンシートが受動素子および表層導体に基づく凹凸を吸収する作用を奏するため、拘束シートが全面的に密着しやすくなり、未焼成回路基板の面内に均一な拘束力が働くようになる。すると、面内方向における焼成ひずみの発生バラつきが小さくなり、全体的な焼成ひずみをいっそう小さくできる。また、第２のセラミックグリーンシートは、同時焼成により積層体と一体化する。焼成後においては、第２のセラミックグリーンシートに基づくセラミック層のうち、表層導体を被覆するセラミック被覆層を除去し、表層導体を基板表面に露出させる。この際に、受動素子および表層導体に付着した異物（粗大なセラミック粒子等）をいっしょに除去することが可能である。このように、本発明の方法に拠れば、拘束シートを用いた同時焼成工程によるセラミック回路基板の製造方法において、表層導体や受動素子に不必要な凹凸をスタンプ（stamp）したり、異物付着を起こしたり、メッキ性や半田濡れ性の低下といった問題の発生を防ぎつつ、焼成ひずみをより小さくできる。ひいては、製品ごとに受動素子の電気特性のバラつきを小さくでき、安定した性能のセラミック回路基板を提供することにつながる。
【００１１】
また、積層体の主表面上に表層導体および受動素子を直接形成せず、支持体上に形成した表層導体および受動素子を別々に転写することにより、次のようなメリットが得られる。まず、積層体に表層導体および受動素子を直接形成する場合には、スクリーンマスクによる印刷法を採用することが一般的であるが、こうした印刷法では、微細な配線をにじみ無く形成したり、表層導体の厚さを面内で異ならせたりすることは困難である。
【００１２】
他方、支持体に表層導体を別途形成しておき、積層体に転写する方法では、図１５（断面図）に示すごとく、薄い部分８０と厚い部分８１を有する表層導体を一時に形成することが可能である。すると、受動素子７７（たとえば抵抗体）を厚さが小の表層導体８０に接続することにより、受動素子７７の上面７７ｐの高さ位置を表層導体８１の上面８１ｐの高さ位置よりも低くすることが可能となる。このようにすると、図１６に示すごとく、焼成後に形成されるセラミック被覆層１１Ｌを除去して表層導体８１を基板の表面に露出させるときに、受動素子７７に大きなダメージが及ぶことを防げる。また、厚い部分の表層導体８１を、たとえば半田バンプの下地導体として好適に利用できるようになる。
【００１３】
上記した第１支持体および第２支持体は、凹版を用いるのがよい。ファインパターンを転写するのに好適だからである。そして、これら凹版は、可撓性を有することが望ましい。可撓性を有する凹版は、積層体に追従して変形可能であり、基板面への密着性が良好である。その結果、該凹版に形成した表層導体または受動素子を確実に積層体に転写することが可能である。可撓性を有する凹版は、可撓性を有する材料を用いて形成すればよいが、特には、樹脂材料を用いて形成するのがよい。レーザー加工やエッチング処理等によって容易に凹版が形成できるからである。特には、ポリイミド等の耐熱性、耐薬品性の高いエンジニアリングプラスチックであって、可撓性を付与した樹脂が好ましい。また、ペースト充填溝に充填したペーストを適度に乾燥させることで表層導体または受動素子を形成すれば、これを積層体に転写するときに、ペーストに含有される溶剤が積層体に過度に染み込む問題が起こりにくい。この点も、スクリーン印刷法に比して優れる点であり、ファインパターンの形成に好都合といえる。なお、凹版に形成した表層導体または受動素子を積層体に転写する順番は限定されない。製品の設計に応じて適宜順番を前後させることができる。
【００１４】
また、被覆工程においては、未焼成回路基板の表層導体が形成された面をプレス処理したのち、厚さ１μｍ以上５０μｍ以下に成形した第２のセラミックグリーンシートを積層することが望ましい。表面導体の表面形状が整えられることで拘束シートの密着性を高めて、拘束力を面内で均一化することができるからである。より好ましくは、未焼成回路基板の表層導体が形成された面をプレス処理により平坦化したのち、厚さ１μｍ以上５０μｍ以下に成形した第２のセラミックグリーンシートを積層することが望ましい。平坦化することで、拘束シートが基板面に対してより均一に密着し、より効果的に拘束力を面内で均一化することができるからである。第２のセラミックグリーンシートの厚さは、１μｍ以上５０μｍ以下がよい。厚さが１μｍ未満の場合、拘束力を面内で均一化する作用を十分に得られなくなるからである。他方、厚さが５０μｍを超えると、焼成後において表面導体上に分厚いセラミック被覆層が形成されることとなり、これを除去することが困難となったり、除去工程に費やされる時間が著しく増大したりするからである。その結果、生産性が犠牲になる恐れがある。なお、ここにいう「平坦化」とは、完全に平面にすることのみを意味するものではなく、基板面と表層導体との段差が、プレス処理前よりも相対的に是正されることを意味する。
【００１５】
また、上記した第２のセラミックグリーンシートを構成する無機材料と、第１のセラミックグリーンシートを構成する無機材料とは、実質的に同一組成のものを好適に使用できる。この構成によれば、第１のセラミックグリーンシートと第２のセラミックグリーンシートとの焼成温度、すなわち焼成タイミングが一致するので、容易かつ確実に両者を一体化できる。なお「実質的に同一」とは、不可避不純物の混入については無視することを意味する。
【００１６】
また、除去工程を経て露出された表層導体上にメッキ層を形成するメッキ工程を行なってもよい。表層導体上にメッキ層を形成することで、表層導体を良質化することができる。すなわち、半田濡れ性などの諸性質が向上し、集積回路チップ等の実装部品を実装する、いわゆる表面実装工程を良好に行なうことができる。
【発明を実施するための最良の形態】
【００１７】
以下、添付の図面を参照しつつ本発明の実施形態について説明する。
図１は、本発明のセラミック回路基板１の断面構造を示すものである。セラミック回路基板１は、セラミック誘電体層５と導体層６とが交互に積層された多層構造を有する積層回路部２と、該積層回路部２の第１主表面ＣＰ上に形成された表層導体８および抵抗体７とを備えている。積層回路部２の第２主表面ＤＰ上には、他の実装基板等との電気的接続のための実装パッド１２が形成されている。第２主表面ＤＰは、抵抗体７が形成された側とは反対側の主表面を示す。積層回路部２には、導体層６，６同士、導体層６と表層導体８、さらには導体層６と実装パッド１２を導通する複数のビア導体４が、セラミック誘電体層５，５の各々を厚さ方向に貫く形で設けられている。これらビア導体４により、層間の電気的接続がなされている。実装パッド１２は、下地導体１３とメッキ層１４とで構成される。なお、図示しないが、実装パッド１２上に、半田バンプや実装用ピンをロー材（半田を含む）を用いてロー付けした構造にすることもできる。
【００１８】
積層回路部２の第１主表面ＣＰ側において、抵抗体７および表層導体８の非形成領域は、表層セラミック部１１に被覆されている。この表層セラミック部１１は、積層回路部２のセラミック誘電体層５と同一材料にて構成され、同時焼成によりセラミック誘電体層５に一体化されている。また、抵抗体７および表層導体８の上には、両者にまたがるオーバコート層９が設けられている。ガラス組成物で構成されたオーバコート層９には、表層導体８の一部を露出させる形で開口９ａが設けられている。開口９ａに露出する表層導体８は、メッキ層１０によって被覆されている。このメッキ層１０の上には、集積回路チップ等の電子部品をフリップチップ接続するための半田バンプを設けることができる。すなわちオーバコート層９はソルダーダムの働きを持つ。このように、半田バンプ形成のための端子パッド等についても表層導体８の概念に含まれる。なお、実装パッド１２が形成された第２主表面ＤＰ側についても、同様のオーバコート層９’が設けられる。
【００１９】
図３に、図１のセラミック回路基板１の部分拡大図（断面図）を示す。図３に示すごとく、抵抗体７の上面７ｐと、表層導体８の上面８ｐとは、概ね面一となっている。抵抗体７は、基板面内において対向する１対の表層導体８，８の両者と、上下方向で重なり合っている。これにより抵抗体７と表層導体８，８、表層導体８，８同士の導通が図られている。なお、本明細書中において「上下方向」は当該セラミック回路基板１の厚さ方向を表す。
【００２０】
ここで本発明のセラミック回路基板１のように、抵抗体７が表層導体８と面一になっている場合、抵抗体７に近接した位置に集積回路チップ等の電子部品を配置する上で有利である。セラミック回路基板１に電子部品を実装するためには、たとえば図１に示すごとく、オーバコート層９に開口９ａを形成して半田バンプを設けることが行なわれる。オーバコート層９の平坦性が高い場合、電子部品の配置位置の自由度が高い。
【００２１】
これに対し、図５（断面図）に示す従来のセラミック回路基板のように、一定の厚さを持つ抵抗体７１の両端に、回路パターンを構成する表層導体７０，７０がのりあげる配置で接続している場合、オーバコート層７２は比較的大きな凹凸を呈することとなる。電子部品の配置位置としては、このような凹凸部分を避ける必要性がある。
【００２２】
要するに、図３に示す本構成によれば、図５の従来構成よりも高密度実装に向いている。もちろん、オーバコート層９の形成位置が抵抗体７を覆う位置に限定されるわけではない。しかしながら、たとえば集積回路チップを表面実装する場合には、基板表面の平坦性が強く要求されるので、本セラミック回路基板１のような構造が有利となる。
【００２３】
また、図３に示すごとく、抵抗体７には当該抵抗体７を掘削する形で、抵抗率調整のためのレーザトリミング部７ａが形成されている。図４に、セラミック回路基板１の部分拡大上面図（正面図）を示す。図４から、各部分の相対位置関係が容易に理解できる。本実施形態では、レーザトリミング部７ａをＬ字状としているが、形状については種々調整することができる。また、レーザトリミング部７ａは、抵抗体７の酸化を防ぐためにエポキシ等の樹脂で保護（被覆）されていてもよい。オーバコート層９は、矩形状の抵抗体７、該抵抗体７と１対の表層導体８，８との接続箇所とをすっぽり覆う形で設けられる。
【００２４】
図１に戻って説明する。メッキ層１０は、たとえばＮｉ／Ａｕメッキ層で構成することができる。また、表層導体８に含有される金属と同種金属（たとえばＣｕ、Ａｇ）によるメッキ層と、該メッキ層上に形成されるＮｉ／Ａｕメッキ層とにより構成してもよい。メッキ層１０の厚さは、たとえば１μｍ以上１００μｍ以下に調整される。一方、表層導体８は、メッキ層１０の下地となるものであり、導体層６やビア導体４と同種の金属により構成されている。メッキ層１０上にはＳｎ−Ｐｂ共晶半田や、Ｓｎ−Ａｇ−Ｃｕ半田、Ｓｎ−Ａｇ半田などＰｂを含有しない半田による半田バンプを形成してもよい。
【００２５】
以下、上記セラミック回路基板１の製造工程について説明する。
セラミック回路基板１はセラミックグリーンシートを用いて製造される。該セラミックグリーンシートは、公知のドクターブレード法により製造することができる。まず、誘電体セラミックからなる原料セラミック粉末（たとえば、ガラスセラミック粉末の場合、ホウケイ酸ガラス粉末と、アルミナ、ガーナイト、ＢａＴｉＯ３等のセラミックフィラー粉末との混合粉末：平均粒径は０．３μｍ以上１μｍ以下程度）に溶剤（アセトン、メチルエチルケトン、ジアセトン、メチルイソブチルケトン、ベンゼン、ブロムクロロメタン、エタノール、ブタノール、プロパノール、トルエン、キシレンなど）、結合剤（アクリル系樹脂（たとえば、ポリアクリル酸エステル、ポリメチルメタクリレート）、セルロースアセテートブチレート、ポリエチレン、ポリビニルアルコール、ポリビニルブチラールなど）、可塑剤（ブチルベンジルフタレート、ジブチルフタレート、ジメチルフタレート、フタル酸エステル、ポリエチレングリコール誘導体、トリクレゾールホスフェートなど）、解膠剤（脂肪酸（グリセリントリオレートなど）、界面活性剤（ベンゼンスルホン酸など）、湿潤剤（アルキルアリルポリエーテルアルコール、ポチエチレングリコールエチルエーテル、ニチルフェニルグリコール、ポリオキシエチレンエステルなど）などの添加剤を配合して混練し、スラリーを作る。このスラリーを、ドクターブレードを用いてＰＥＴなどのバックシート上に塗布し、適度に乾燥させることにより、セラミックグリーンシートを得る。
【００２６】
次に、ビア導体形成用のメタライズペースト（以下、ビア導体用ペーストという）を調製する。使用する金属粉末は、たとえばＡｇ、ＡｇＰｔ、ＡｇＰｄ、Ａｕ、ＮｉおよびＣｕのいずれかにより構成され、平均粒径が２μｍ以上２０μｍ以下の範囲で調整されたものである。この金属粉末に、ブチルカルビトール等の有機溶剤を、適度な粘度が得られるように配合・調製することによりビア導体用ペーストが得られる。
【００２７】
次に、表層導体８および導体層６の形成に使用するメタライズペースト（以下、導体層用ペーストという）を調製する。使用する金属粉末は、ビア導体用ペーストで用いたものと同種類、かつ平均粒径が０．１μｍ以上３μｍ以下と小さく調整されたものが好適である。この金属粉末に、平均粒径５００ｎｍ以下（望ましくは１００ｎｍ以下、さらに望ましくは５０ｎｍ以下）の無機化合物粉末を０．５質量％以上３０質量％以下の範囲にて配合し、さらに、エチルセルロース等の有機バインダと、ブチルカルビトール等の有機溶剤を、適度な粘度が得られるように配合・調製することにより導体層用ペーストが得られる。なお、上記の無機化合物粉末には、セラミックグリーンシートの原料セラミック粉末を使用してもよいし、酸化アルミニウム（Ａｌ２Ｏ３）、二酸化珪素（ＳｉＯ２）および酸化チタン（ＴｉＯ２）の少なくとも１種からなる無機化合物粉末（平均粒径１００ｎｍ以下、望ましくは５０ｎｍ以下）を配合して使用してもよい。
【００２８】
次に、抵抗体７の形成に使用するペースト（以下、抵抗体用ペーストという）を調製する。具体的には、ＲｕＯ２やＬａＢ６などの導電体粉末、ホウケイ酸系ガラス組成物の粉末および有機バインダを混錬することにより、抵抗体用ペーストを作製できる。たとえば、平均粒径０．０１μｍ以上２０μｍ以下に調整したＲｕＯ2 粉末１００質量部に対し、ガラス粉末を５０質量部以上５００質量部以下の範囲で混合し、前記した有機バインダをＲｕＯ2 粉末１００質量部に対して５質量部以上２０質量部以下の範囲で配合する。
【００２９】
上記のようにして作製したセラミックグリーンシートおよびメタライズペーストを用い、次のようにして未焼成回路基板を作製する。まず、図６の上図に示すように、積層回路部２となるべき積層体２０を作製する。
【００３０】
具体的には、予め作製したセラミックグリーンシート２５の所定位置にパンチング、レーザ等の手法により貫通孔を形成し、ビア導体用ペーストを充填することで未焼成のビア導体４を形成する。こののち、スクリーン印刷法等の方法により導体層用ペーストを該セラミックグリーンシート２５の主表面上に印刷することにより、未焼成の導体層６を形成する。こうしてビア導体４および導体層６の形成が完成すれば、その上に別のセラミックグリーンシート２５を重ね、さらにパターン印刷／セラミックグリーンシート積層の工程を繰り返す。そして、一方の主表面（第１主表面ＣＰ）にはビア導体４が露出し、他方の主表面（第２主表面ＤＰ）上には実装パッド１２の下地導体１３を形成するようにして、未焼成の積層体２０を得る（積層体作製工程）。
【００３１】
なお、ビア導体４、導体層６、抵抗体７、表層導体８および下地導体１３等については、便宜上、焼成前と焼成後の符号を同一にすることを断っておく。
【００３２】
次に、積層体２０の第１主表面ＣＰ上に、表層導体８および抵抗体７を配置する。具体的には、積層体２０とは別の支持体（転写治具）上にパターン形成した表層導体８および抵抗体７を、積層体２０に転写する方法を採用することができる。転写工程は、図６から図７にかけて示している。
【００３３】
上記の転写工程のために、まず図１１に示すごとく、表層導体８を形成するためのペースト充填溝４０ａが形成された第１支持体４０を準備する。この第１支持体４０は、たとえばポリイミド、ＰＥＴ、ＰＣ、ＰＥＥＫなどの樹脂材料からなり、可撓性を有するシート状のものとすることができる。ペースト充填溝４０ａは、レーザ加工または化学エッチングもしくはそれらの組み合わせによりパターニングされている。図１１に示すように、ペースト充填溝４０ａに導体層用ペースト４４をスキージ４６で充填する。これにより、第１支持体４０上で表層導体８が形成される。第１支持体４０上に形成した表層導体８は、適度に乾燥させるようにしてもよい。また、一度乾燥させたのちに、ペースト充填溝４０ａに導体層用ペースト４４を再度充填する操作を行なうこともできる。こうすれば、乾燥による体積減少分を補うことができ、表層導体８の形状精度の向上を図ることができる。
【００３４】
図６に戻って説明する。上記したように、第１支持体４０のペースト充填溝４０ａに形成した表層導体８は、別途作製した積層体２０に転写される。すなわち、積層体２０の第１主表面ＣＰに第１支持体４０を重ね合わせ、表層導体８が積層体２０に密着するように適度に加圧する。その後、図７に示すごとく、第１支持体４０のみを積層体２０から離間させ、これにより表層導体８を積層体２０に転写する。
【００３５】
なお、第１支持体４０を積層体２０から離間させる操作を行なうときに、表層導体８が積層体２０からいっしょに剥がれてしまうことを防止するために、次のような措置を講じることが有効である。１つには、図１２に示すごとく、第１支持体４０のペースト充填溝４０ａに適度なテーパを付与することである。このようなテーパは、ペースト充填溝４０ａをレーザ加工で形成する際に、微細加工が可能な紫外波長領域のレーザ光を使用することで容易に付与できるようになる。具体的には、エキシマレーザ、Ｎｄ：ＹＡＧレーザの３倍高調波（３５５ｎｍ）または４倍高調波（２６６ｎｍ）などの短波長レーザを使用したレーザ加工を行なうことが好適である。
【００３６】
第１支持体４０と表層導体８との剥離容易性を高めることが可能な他の１つの手段は、ペースト充填溝４０ａに導体層用ペースト４４を充填する以前に、図１３に示すごとく、第１支持体４０のペースト充填溝４０ａが形成された面側に、剥離補助膜４０ｔを形成しておくことである。剥離補助膜４０ｔの具体例には、フッ化炭素膜を示せる。こうしたフッ化炭素膜は、フッ化炭素基およびクロロシラン基を含有する物質、たとえばＣＦ３（ＣＦ２）７（ＣＨ２）２ＳｉＣｌ３を有機溶媒に溶かした溶液中に、Ｏ２プラズマアッシャーで表面を処理した第１支持体４０を浸漬することで形成できる。剥離補助膜４０ｔは、図１３に示すように、ペースト充填溝４０ａにテーパを形成した第１支持体４０に形成することが望ましい。以上のような措置を講じることにより、表層導体８が第１支持体４０からスムーズに剥がれるようなり、表層導体８がうまく転写されないという不具合を防止できる。
【００３７】
図７に戻って説明する。積層体２０上に表層導体８を形成したのち、表層導体８と積層体２０との密着度を高めるために、積層体２０の第１主表面ＣＰを面押しすることができる（面押し工程）。この工程によれば、表層導体８が積層体２０にやや沈み込むような形となる。すると、表層導体８と積層体２０の第１主表面ＣＰとの高さの差を減少でき、導体の表面が誘電体の表面に一致するフラッシュサーキットに近い形を実現できる。
【００３８】
次に、表層導体８の形成手法（転写法）と同様の手法にて、積層体２０上に抵抗体７を配置する。すなわち、第２支持体４２のペースト充填溝４２ａに、予め調製した抵抗体用ペーストを充填して抵抗体７を成形する。そして、第２支持体４２上に形成した抵抗体７を表層導体８が配置された積層体２０に転写する。そして、抵抗体７が表層導体８にしっかり密着するように、積層体２０の第１主表面ＣＰ側から面押しを行なう。以上の操作を行なうことにより、抵抗体７、表層導体８および積層体２０で構成された未焼成回路基板３０が得られる（基板作製工程）。なお、表層導体８および抵抗体７の配置順序は、本実施形態とは逆でもよい。
【００３９】
次に、図８に示すように、未焼成回路基板３０の両主面ＣＰ，ＤＰに対し、第２のセラミックグリーンシート２２，２６を積層する（被覆工程）。第２のセラミックグリーンシート２２，２６の厚さは、抵抗体７および表層導体８を配置することによって形成された段差が埋まる程度の厚さがちょうどよい。このようにすれば、後述する拘束シート２４，２４の拘束力が面内で均一に作用するようになるので、焼成ひずみの低減効果をよりいっそう期待できる。
【００４０】
また、第２のセラミックグリーンシート２２，２６は、未焼成回路基板３０を構成する第１のセラミックグリーンシート２５と実質的に同一組成の無機材料と、溶媒、結合剤等の有機材料とを調製したものを好適に使用できる。具体的には、第１のセラミックグリーンシート２５の作製に用いたグリーンシート成形用スラリーを用い、ドクターブレード法等の成形方法により第２のセラミックグリーンシート２２，２６を作製できる。こうした場合に最も低コストを期待できる。ただし、焼成タイミングがほぼ一致する範囲内であれば、第１のセラミックグリーンシート２５と第２のセラミックグリーンシート２２，２６とは、使用する無機材料については同一のまま組成を異ならせて作製してもよい。さらには、別材料を用いて作製してもよい。たとえば、第２のセラミックグリーンシート２２，２６に基づくセラミック層を、回路素子として機能させる場合には、積極的な誘電率調整等が必要となる場合も考え得るからである。なお、第２のセラミックグリーンシート２２，２６の代わりに、セラミックペーストを塗布して、セラミックペースト塗布層を形成するようにしてもよい。
【００４１】
次に、図８に示すごとく、第２のセラミックグリーンシート２２，２６で被覆された未焼成回路基板３０の両面側に、その未焼成回路基板３０の焼成温度では焼結されない難焼結性無機材料を主体として含む拘束シート２４，２４を積層する（拘束工程）。本実施形態のように、セラミック回路基板１を低温焼成セラミック（ガラスセラミック）で構成する場合には、拘束シート２４，２４は、たとえばＡｌ２Ｏ３、ＺｒＯ２およびＢＮから選択される１種以上の難焼結性無機材料を主体とするセラミックグリーンシートにより構成することができる。すなわち、この拘束シート２４，２４は、未焼成回路基板３０の焼成温度では焼結されない組成のものであればよい。なお、「主体とする」若しくは「主体として含む」とは、質量％で最も多く含有することを意味する。
【００４２】
次に、図９に示すごとく、拘束シート２４，２４によって拘束された未焼成回路基板３０を、拘束シート２４，２４が焼結されない範囲の温度で焼成する。この焼成温度域は、第２のセラミックグリーンシート２２，２６および未焼成回路基板３０が焼結かつ一体化され、拘束シート２４，２４が焼結されない範囲の温度である。こうして、拘束シート２４，２４に拘束されたセラミック回路基板３２を作製することができる（焼成工程）。なお、上記の焼成温度域は、低温焼成セラミックで一般的な８００℃以上１０００℃以下（たとえば９５０℃）とすることができる。また、大気圧よりも加圧した雰囲気で焼成したり、拘束シート２４，２４を機械的に加圧しながら焼成したりしてもよい。
【００４３】
焼成終了時のセラミック回路基板３２（ワーク基板）は、第２のセラミックグリーンシート２６に由来するセラミック層３４を有する。セラミック層３４は、抵抗体７および表層導体８を被覆するセラミック被覆層３５と、隣り合う表層導体８，８間を埋める役割を持つ表層セラミック部１１とで構成される。このセラミック回路基板３２から、拘束シート２４，２４と、抵抗体７を被覆するセラミック被覆層３５とを湿式サンドブラストや研磨により除去し、抵抗体７および表層導体８を基板表面に露出させる（除去工程）。拘束シート２４，２４とセラミック被覆層３５の両者の除去容易性は互いに異なるので、それらの除去手法を互いに異ならせてもよい。具体的には、拘束シート２４，２４を湿式サンドブラストにより除去し、セラミック被覆層３５については機械研磨や化学エッチング若しくはそれらの組み合わせにより除去するといった手順を示せる。
【００４４】
セラミック被覆層３５と表層セラミック部１１とは、ともに第２のセラミックグリーンシート２６が焼成されたものである。抵抗体７とセラミック被覆層３５、さらには表層導体８とセラミック被覆層３５とは一体化しているものの、セラミック被覆層３５の厚さｄ１が十分に小さければ（たとえば５０μｍ以下）、その除去は比較的容易であり、異物もほとんど残留しない。
【００４５】
セラミック被覆層３５の除去容易性を確保するため、未焼成回路基板３０に積層する第２のセラミックグリーンシート２２，２６は、１μｍ以上５０μｍ以下の厚さに成形したものを用いることが望ましい。第２のセラミックグリーンシート２２，２６の厚さが１μｍ未満の場合、拘束力を面内で均一化する作用を十分に得られなくなる。他方、厚さが５０μｍを超えると、焼成後において抵抗体７の表面上に分厚いセラミック被覆層３５が形成されることとなり、これを除去することが困難となったり、除去工程に費やされる時間が著しく増大したりして、生産性が大きく犠牲になる恐れがある。
【００４６】
なお、第２主表面ＤＰ側についても、第１主表面ＣＰ側と同様にして、下地導体１３を覆うセラミック被覆層３７を除去する。セラミック被覆層３７は、第２主表面ＤＰ側に積層した第２のセラミックグリーンシート２２に由来するセラミック層３８の一部であり、その厚さｄ２は、第１主表面ＣＰ側のセラミック被覆層３５の厚さｄ１に概ね等しい。セラミック層３８の一部は、第２主表面ＤＰを覆う表層セラミック部３６として残余することとなる。
【００４７】
次に、図１０に示すごとく、基板表面に露出した抵抗体７および表層導体８の上にオーバコート層９を形成する（オーバコート層形成工程）。オーバコート層９は、表層導体８と重なる位置において、外部接続端子用の開口９ａが設けられる。同様のオーバコート層９’は、下地導体１３が露出する裏面側にも形成される。オーバコート層９，９’は、鉛ケイ酸系あるいは鉛ホウケイ酸系低融点ガラス組成物を含有するガラスペーストをスクリーン印刷法等によって塗布し、これを焼き付けることによって形成できる。このガラスペーストの焼成温度域は、未焼成回路基板３０の焼成温度域よりも低い温度域とする。
【００４８】
次に、オーバコート層９の開口９ａから露出する表層導体８上にメッキ層１０を形成する（メッキ工程）。同様に、反対側についても、下地導体１３上にメッキ層１４を形成して実装パッド１２を得る。このメッキ工程は、表層導体８と同種金属のメッキ工程とすることができ、メッキ層１０はたとえばＣｕメッキ層とすることができる。また、これらのメッキ層の上に、さらにＮｉ／Ａｕメッキ層を形成することで、ピット等の少ないメッキ金属層上にＮｉ／Ａｕメッキ層を形成することができる。この手順によれば、より緻密なＮｉ／Ａｕメッキ層を形成できることになり、メッキ層１０の半田濡れ性の向上に寄与する。ただし、表層導体８上に無電解Ｎｉ／Ａｕメッキ層を直接形成してもよい。また、メッキにより導電バンプを形成するようにしてもよい。
【００４９】
次に、オーバコート層９を介して抵抗体７にレーザ光を照射し抵抗率調整を行なう（レーザトリミング工程）。この工程によって形成されるレーザトリミング部７ａをエポキシ等の樹脂で被覆・保護すれば、抵抗体７の酸化防止を図れるので好適である。以上に説明した各工程を経て、セラミック回路基板１が作製される。
【００５０】
なお、本実施形態で示したセラミック回路基板１は、一般には図２に示すように、多数個取りセラミック回路基板８５の形で製造される。個々のセラミック回路基板１は、分割溝１１２に沿って折り取りされる。製造されるセラミック回路基板が、分割により複数のセラミック回路基板１となる連結セラミック回路基板８５である場合には、反り問題がいっそう深刻となるので、本発明の製造方法を適用することが特に有効である。
【００５１】
ところで、本実施形態のように、樹脂製の支持体上に表層導体を形成し、該表層導体のみを別途作製した未焼成の積層体２０に転写する方法によれば、同一面内で厚さの異なる表層導体を一時に形成することが可能である。図１４に示すのは、半田バンプ形成用の表層導体８１の厚さを大に調整する一方、抵抗体７７と直接接する表層導体８０の厚さを小に調整したセラミック回路基板１００の断面模式図である。表層導体８０，８１、抵抗体７７およびレーザトリミング部７７ａを除く部分は、図１の実施例と概ね同様の構成となっている。
【００５２】
厚さが相違する表層導体８０，８１を形成することにより、次のような利点が生じる。まず、図１５に示すごとく、積層体２０の第１主表面ＣＰ上に表層導体８０，８１を形成する。こうした表層導体８０，８１は、図１７に示すように、表層導体８０，８１を形成するための支持体４８のペースト充填溝４８ａ，４８ｂの深さ調整を行なうことにより実現できる。さらに、積層体２０には、抵抗体７７を配置することとなるが、この際、厚さを小に調整した表層導体８０のみに抵抗体７７が重なり合う配置とする。こうすることにより、抵抗体７７の上面７７ｐの高さ位置を、厚さを大に調整した表層導体８１の上面８１ｐの高さ位置に一致させる、若しくはそれよりも低くすることが可能になる。本実施形態は、一致する例を示している。
【００５３】
そして、図１５の下図に示す状態で、前述したように第２のセラミックグリーンシート２６および拘束シート２４の積層工程、同時焼成工程を順次行なう。焼成工程終了後、未焼成のままの拘束シート２４と、第２のセラミックグリーンシート２６に基づくセラミック被覆層１１Ｌをブラスト処理や研磨等により除去する（除去工程）。セラミック被覆層１１Ｌを除去するとき、基板表面に露出させるべき表層導体８１が嵩高く形成されているので、抵抗体７７が大きく研削されたりすることが無い。つまり、設計通りの電気特性を得やすい。また、基板表面に露出された表層導体８１は、図１４に示すごとく、オーバコート層９の開口９ａから露出する部分にメッキが施され、半田バンプ形成用の端子パッドとして好適に使用されることとなる。
【００５４】
また、抵抗体７７を先に配置し、抵抗体７７の上から被さるように表層導体８０，８１を配置する場合であっても、抵抗体７７との重なり部分を薄い表層導体８０で構成することにより、その重なり部分が突出することを防止できる。その結果、半田バンプ形成用の端子パッドとなるべき表層導体８１を露出させる工程（除去工程）の困難性が低下する。
【図面の簡単な説明】
【００５５】
【図１】セラミック回路基板の断面模式図。
【図２】多数個取りセラミック回路基板の模式図。
【図３】図１の部分拡大断面図。
【図４】図１のセラミック回路基板の部分拡大上面図。
【図５】従来のセラミック回路基板における抵抗体の拡大断面図。
【図６】図１のセラミック回路基板の製造工程説明図。
【図７】図６に続くセラミック回路基板の製造工程説明図。
【図８】図７に続くセラミック回路基板の製造工程説明図。
【図９】図８に続くセラミック回路基板の製造工程説明図。
【図１０】図９に続くセラミック回路基板の製造工程説明図。
【図１１】第１支持体上に表層導体を形成する手順の説明図。
【図１２】ペースト充填溝にテーパを付与した第１支持体の拡大断面図。
【図１３】剥離補助膜を形成した第１支持体の拡大断面図。
【図１４】セラミック回路基板の別実施形態。
【図１５】図１４のセラミック回路基板の要部形成手順を説明する図。
【図１６】同じく、図１４のセラミック回路基板の要部形成手順を説明する図。
【図１７】厚さの異なる表層導体を一時に形成可能な支持体の断面模式図。
【符号の説明】
【００５６】
１，１００  セラミック回路基板
２  積層回路部
４  ビア導体
５  セラミック誘電体層
６  導体層
７，７７  抵抗体
７ａ，７７ａ  レーザトリミング部
８，８０，８１  表層導体
９  オーバコート層
１０  メッキ層
１１，１１Ｋ  表層セラミック部
２０  積層体
２２，２５，２６  セラミックグリーンシート
２４  拘束シート
３０  未焼成回路基板
３４  セラミック層
３５，１１Ｌ  セラミック被覆層
４０，４２  支持体
４０ａ，４２ａ  ペースト充填溝
ＣＰ  第１主表面
【図１】
2005174952.tif 000003
【図２】
2005174952.tif 000004
【図３】
2005174952.tif 000005
【図４】
2005174952.tif 000006
【図５】
2005174952.tif 000007
【図６】
2005174952.tif 000008
【図７】
2005174952.tif 000009
【図８】
2005174952.tif 000010
【図９】
2005174952.tif 000011
【図１０】
2005174952.tif 000012
【図１１】
2005174952.tif 000013
【図１２】
2005174952.tif 000014
【図１３】
2005174952.tif 000015
【図１４】
2005174952.tif 000016
【図１５】
2005174952.tif 000017
【図１６】
2005174952.tif 000018
【図１７】
2005174952.tif 000019