(57)【要約】【課題】複数の系に対して電源ラインおよび接地ラインを共通に配線すると、一方の系に対して他方の系を駆動するパルスのノイズが入り易くなり、ノイズや当該ノイズに伴う電源ラインおよび接地ラインの各電位の揺れに起因して画質不良が発生する。【解決手段】順次駆動方式のアクティブマトリクス型液晶表示装置において、垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４に対して電源電位ＶＤＤおよび接地電位ＧＮＤを与える電源ライン４１，４３，４５および接地ライン４２，４４，４６を、垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４の各々に対して独立に配線した構成を採る。【選択図】図１
2005208449.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子を含む画素が行列状に２次元配置されてなる画素アレイ部と、
前記画素アレイ部の画素を行単位で選択する第１駆動手段と、
前記第１駆動手段によって選択された行の画素に対して画素単位で映像信号を書き込む第２駆動手段と、
前記第２駆動手段による前記映像信号の書き込みタイミングと異なるタイミングで所定の信号を画素単位で書き込む第３駆動手段と、
前記第１駆動手段、前記第２駆動手段および前記第３駆動手段の各々に対して独立に配線された第１，第２の電源ラインと
を備えたことを特徴とする表示装置。
【請求項２】
前記第３駆動手段は、前記第２駆動手段による前記映像信号の書き込みに先立って、あらかじめ所定レベルのプリチャージ信号を画素単位で書き込む
ことを特徴とする請求項１記載の表示装置。
【請求項３】
前記第１駆動手段、前記第２駆動手段および前記第３駆動手段は同一の基板上に配置されており、
前記基板の端部には、前記第１駆動手段、前記第２駆動手段および前記第３駆動手段の各々について、前記第１，第２の電源ラインの各一端が接続される第１の端子対と、前記第１，第２の電源ラインの各他端が接続される第２の端子対とが設けられている
ことを特徴とする請求項１記載の表示装置。
【請求項４】
前記第１駆動手段は、前記画素アレイ部を挟んで両側に２つ配置されており、
前記第１，第２の電源ラインは、前記２つの第１駆動手段に対して共通に配線されている
ことを特徴とする請求項１記載の表示装置。
【請求項５】
前記第１，第２の電源ラインは、配線の途中で第３の端子対に接続されている
ことを特徴とする請求項４記載の表示装置。
【請求項６】
電気光学素子を含む画素が行列状に２次元配置されてなる画素アレイ部と、
前記画素アレイ部の画素を行単位で選択する第１駆動手段と、
前記第１駆動手段によって選択された行の画素に対して画素単位で映像信号を書き込む第２駆動手段と、
前記第２駆動手段による前記映像信号の書き込みタイミングと異なるタイミングで所定の信号を画素単位で書き込む第３駆動手段とを備えた表示装置の駆動方法であって、
前記第１駆動手段、前記第２駆動手段および前記第３駆動手段の各々に対して独立に配線された第１，第２の電源ラインによって電源を供給する
ことを特徴とする表示装置の駆動方法。
【請求項７】
前記第３駆動手段は、前記第２駆動手段による前記映像信号の書き込みに先立って、あらかじめ所定レベルのプリチャージ信号を画素単位で書き込む
ことを特徴とする請求項６記載の表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および表示装置の駆動方法に関し、特に電気光学素子を含む画素が行列状に２次元配置されてなる表示装置および当該および表示装置の駆動方法に関する。
【背景技術】
【０００２】
電気光学素子を含む画素が行列状に２次元配置されてなる表示装置、例えば電気光学素子として液晶セルを用いてなる液晶表示装置において、画素の行列状配列の各列ごとに配線されている信号ラインに映像信号を書き込むに当たって、当該映像信号の書き込みによる充放電電流が大きいと、当該充放電電流に起因する縦筋状のノイズが表示画面上に現れることが知られている。
【０００３】
この映像信号の書き込みによる充放電電流をできるだけ抑えるために、画素単位で映像信号を書き込む点順次駆動方式のアクティブマトリクス型液晶表示装置においては、映像信号を信号ラインに書き込むのに先立って、あらかじめ所定レベルのプリチャージ信号を信号ラインへ書き込むためのプリチャージ回路を具備する構成が採られている（例えば、特許文献１参照）。
【０００４】
このように、映像信号の信号ラインへの書き込みに先立って、あらかじめプリチャージ信号を書き込んでおくことで、映像信号を書き込む際の信号レベルが小さくて済み、映像信号の書き込み時の充放電電流を抑えることができるため、縦筋状ノイズの発生を抑えることができるのである。このプリチャージ信号の書き込みは、例えば、水平ブランキング期間において映像信号を書き込む画素行ごと（ラインごと）に一括で行われる（以下、この方式を「線順次プリチャージ方式」と呼ぶ）。
【０００５】
プリチャージ回路は、画素が行列状に配置されてなる画素アレイ部の各画素を行単位で選択するための垂直駆動回路や、当該垂直駆動回路によって選択された行の画素に対して信号ラインを介して映像信号を書き込むための水平駆動回路などの周辺駆動回路と共に、画素アレイ部と同一の基板（液晶パネル）上に配置される。その際に、水平駆動回路とプリチャージ回路は、画素アレイ部を挟んで上下に分けて配置される。また、垂直駆動回路については、例えば画素アレイ部を挟んで左右両側に２系統配置される。
【０００６】
垂直駆動回路および水平駆動回路は、例えばシフトレジスタを基本した回路構成となっている。また、シフトレジスタは、例えばインバータ回路の組み合わせによって構成される。一方、水平駆動回路は水平周期を基準とした動作を行うものであるのに対して、垂直駆動回路およびプリチャージ回路は垂直周期を基準とした動作を行うものである。したがって、電源ラインおよび接地（ＧＮＤ）ラインについては、水平駆動系に関わるものと、それ以外（垂直駆動系およびプリチャージ系に関わるもの）とで、分けて配線する構成が採られるのが一般的である。
【０００７】
【特許文献１】特開２００２−３３３８６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記構成の液晶表示装置において、特に垂直駆動系およびプリチャージ系に関わる電源ラインおよび接地ラインは、垂直駆動回路の基本回路であるシフトレジスタのインバータ回路を構成したり、プリチャージ回路を構成したりする多くのトランジスタに配線されることになる。そして、これら多くのトランジスタに対して、垂直駆動回路を駆動するパルスが与えられる際に、当該パルスの立ち上がり時あるいは立ち下がり時の急激なレベル変化に引っ張られて、図２の波形図に示すように、電源ラインおよび接地ラインに電位の揺れが生じる。また、トランジスタの充放電ノイズの影響を受けて、当該ノイズによっても電源ラインおよび接地ラインに電位の揺れが生じる。
【０００９】
これらの電位の揺れは、垂直駆動回路の動作に悪影響を及ぼす。例えば、接地ラインの電位が０［Ｖ］よりも高い電位、電源ラインが所望の電位よりも低い電位に常時揺れた場合を考えると、垂直駆動回路を駆動するパルスの波形がＧＮＤレベルから浮いた波形となるため、垂直駆動回路を構成するシフトレジスタは、最悪の場合、誤動作を引き起こす、具体的にはシフト動作の際にパルス整形が行われなくなる可能性がある。
【００１０】
また、近年、より高精細・高画質の液晶表示装置が望まれてきており、グラフィックス表示規格がＱＸＧＡ（Ｈ：２０４８×Ｖ：１５３６）のような３００万画素クラスの液晶表示装置の要求も出てきている。このように、画素数が多くなれば、その分だけ映像フォーマットの垂直ブランキング期間が短くなる。一例として、ＸＧＡ（Ｈ：１０２４×Ｖ：７６８）では垂直ブランキング期間が約４．０μｓｅｃ程度であるのに対して、ＱＸＧＡでは垂直ブランキング期間が約１．５μｓｅｃ程度と非常に短くなる。
【００１１】
一方、プリチャージ信号の書き込みを、垂直ブランキング期間において映像信号を書き込む画素行ごとに行う線順次プリチャージ方式では、一度に水平画素数分の信号ラインを書き込み駆動することになり、負荷が非常に重くなるため、プリチャージを完了するまでには約１．５μｓｅｃ程度のプリチャージ時間を確保する必要がある。しかしながら、３００万画素クラスの液晶表示装置では、上述したように、垂直ブランキング期間が非常に短くなるため、当該垂直ブランキング期間においてプリチャージ信号を画素行ごとに書き込む線順次プリチャージ方式を採ることができなくなる。
【００１２】
そのため、ＱＸＧＡのような多画素の点順次駆動方式のアクティブマトリクス型液晶表示装置においては、映像信号を書き込む画素ごとに、当該映像信号の書き込みに先立ってプリチャージ信号を書き込む点順次プリチャージ方式を採用せざるを得なくなる。順次プリチャージ方式では、１本の信号ラインごとにプリチャージ信号を書き込むことになり、負荷が非常に軽くなるため、プリチャージ時間が１００ｎｓｅｃ程度と非常に短くて済むことになる。
【００１３】
点順次プリチャージ方式を採用するには、プリチャージ回路についても、水平駆動回路と同様にシフトレジスタを用いて構成することになる。その結果、先述したように、電源ラインおよび接地ラインを垂直駆動系およびプリチャージ系に対して共通に配線すると、垂直駆動系あるいはプリチャージ系に対して他方の系を駆動するパルスのノイズが入り易くなり、当該ノイズやそれに伴う電源電位（電源ラインおよび接地ラインの各電位）の揺れに起因して画質不良が発生することになる。
【００１４】
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、垂直駆動系、水平駆動系およびプリチャージ系にはそれらを駆動するパルスのノイズしか入らないようにすることで、当該ノイズやそれに伴う電源電位の揺れに起因する画質不良の抑制を可能にした表示装置およびその駆動方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明では、電気光学素子を含む画素が行列状に２次元配置されてなる画素アレイ部と、前記画素アレイ部の画素を行単位で選択する第１駆動手段と、前記第１駆動手段によって選択された行の画素に対して画素単位で映像信号を書き込む第２駆動手段と、前記第２駆動手段による前記映像信号の書き込みタイミングと異なるタイミングで所定の信号を画素単位で書き込む第３駆動手段とを具備する表示装置において、前記第１駆動手段、前記第２駆動手段および前記第３駆動手段の各々に対して独立に第１，第２の電源ラインを配線し、これら第１，第２の電源ラインによって電源を供給する構成となっている。
【００１６】
上記構成の表示装置において、第１駆動手段、第２駆動手段および第３駆動手段に対して第１，第２の電源電位を与える第１，第２の電源ラインが、第１駆動手段、第２駆動手段および第３駆動手段の各々に対して独立に配線されていることで、第１駆動手段、第２駆動手段および第３駆動手段の各々には、それぞれを駆動するパルスのノイズしか入らないとともに、当該ノイズに伴う第１，第２の電源ラインの各電位の揺れを最小限に抑えることができる。
【発明の効果】
【００１７】
本発明によれば、第１駆動手段、第２駆動手段および第３駆動手段の各々には、それぞれを駆動するパルスのノイズしか入らないとともに、当該ノイズに伴う電源電位の揺れを最小限に抑えることができるため、ノイズや電源電位の揺れに起因する画質不良を抑えることができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１９】
［第１実施形態］
図１は、本発明の第１実施形態に係る表示装置の構成の概略を示すブロック図である。ここでは、画素の電気光学素子として液晶セルを用いた点順次駆動方式のアクティブマトリクス型液晶表示装置を例に挙げて説明するものとする。図１から明らかなように、本実施形態に係るアクティブマトリクス型液晶表示装置は、画素アレイ部１１、第１駆動手段としての例えば２つの垂直駆動回路１２Ａ，１２Ｂ、第２駆動手段としての水平駆動回路１３および第３駆動手段としてのプリチャージ回路１４を有する構成となっている。
【００２０】
画素アレイ部１１は、電気光学素子である液晶セルを含む画素２０が、透明絶縁基板、例えば第１のガラス基板（図示せず）上に行列状に２次元配置され、この画素２０のｍ行ｎ列の配列に対して行ごとに走査ライン１５−１〜１５−ｍが配線され、列ごとに信号ライン１６−１〜１６−ｎが配線された構成となっている。第１のガラス基板は、第２のガラス基板と所定の間隙を持って対向配置され、当該第２のガラス基板との間に液晶材料が封止されることによって液晶パネルを構成する。
【００２１】
画素２０は、画素トランジスタ、例えばＴＦＴ(Thin Film Transistor;薄膜トランジスタ)２１と、このＴＦＴ２１のドレイン電極に画素電極が接続された液晶セル２２と、ＴＦＴ２１のドレイン電極に一方の電極が接続された保持容量２３とを有する構成となっている。ここで、液晶セル２２は、画素電極とこれに対向して形成される対向電極との間で発生する液晶容量を意味する。
【００２２】
ＴＦＴ２１はゲート電極が走査ライン１５（１５−１〜１５−ｍ）に接続され、ソース電極が信号ライン１６（１６−１〜１６−ｎ）に接続されている。また、例えば、液晶セル２２の対向電極および保持容量２３の他方の電極がコモンライン１７に対して各画素共通に接続されている。そして、液晶セル２２の対向電極には、コモンライン１７を介してコモン電圧（対向電極電圧）Ｖｃｏｍが各画素共通に与えられる。
【００２３】
垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４は、例えば、画素アレイ部１１と同じ基板（液晶パネル）上に配置され、液晶の駆動に必要な電圧よりも高い正の電源電位ＶＤＤを第１の電源電位とし、例えば接地電位（０［Ｖ］）ＧＮＤを第２の電源電位として動作する。
【００２４】
２つの垂直駆動回路１２Ａ，１２Ｂは、画素アレイ部１１を挟んで左右両側に配置されている。なお、ここでは、画素アレイ部１１の左右両側に垂直駆動回路１２Ａ，１２Ｂを配置するとしたが、１つの垂直駆動回路１２を画素アレイ部１１の左右の一方側にのみ配置する構成を採ることも可能である。垂直駆動回路１２Ａは、シフトレジスタ１２１およびバッファ回路１２２−１〜１２２−ｍ等によって構成されている。垂直駆動回路１２Ｂも、垂直駆動回路１２Ａと同様に、シフトレジスタ１２３およびバッファ回路１２４−１〜１２４−ｍ等によって構成されている。
【００２５】
シフトレジスタ１２１，１２３には、垂直スタートパルスＶＳＴおよび垂直クロックパルスＶＣＫ（一般的には、互いに逆相のクロックパルスＶＣＫ，ＶＣＫＸ）が、レベルシフト（Ｌ／Ｓ）回路３１，３２およびバッファ回路３３，３４を介して供給される。レベルシフト回路３１，３２は、論理レベル（５［Ｖ］程度あるいはそれ以下）の垂直スタートパルスＶＳＴおよび垂直クロックパルスＶＣＫを、液晶の駆動に必要な振幅電圧にレベルシフト（レベル変換）する。このレベルシフトされた垂直スタートパルスＶＳＴおよび垂直クロックパルスＶＣＫは、バッファ回路３３，３４を介してシフトレジスタ１２１，１２３に与えられる。
【００２６】
シフトレジスタ１２１，１２３は、例えばインバータ回路の組み合わせによって構成され、垂直スタートパルスＶＳＴに応答してシフト動作を開始し、当該垂直スタートパルスＶＳＴを垂直クロックパルスＶＣＫに同期して順次シフトすることにより、各転送段（シフト段）で転送された転送パルスを走査パルスＶ１〜Ｖｍとして順に出力する。走査パルスＶ１〜Ｖｍは、バッファ回路１２２−１〜１２２−ｍ，１２４−１〜１２４−ｍを介して画素アレイ部１１の走査ライン１５−１〜１５−ｍに与えられることによって画素２０を行単位で選択する。
【００２７】
水平駆動回路１３は、シフトレジスタ１３１およびサンプリングスイッチ１３２−１〜１３２−ｎ等によって構成されている。シフトレジスタ１３１には、水平スタートパルスＨＳＴおよび水平クロックパルスＨＣＫ（一般的には、互いに逆相のクロックパルスＨＣＫ，ＨＣＫＸ）が、レベルシフト回路３５およびバッファ回路３６を介して供給される。レベルシフト回路３５は、論理レベルの水平スタートパルスＨＳＴおよび水平クロックパルスＨＣＫを、液晶の駆動に必要な振幅電圧にレベルシフトする。このレベルシフトされた水平スタートパルスＨＳＴおよび水平クロックパルスＨＣＫは、バッファ回路３６を介してシフトレジスタ１３１に供給される。
【００２８】
シフトレジスタ１３１は、例えばインバータ回路の組み合わせによって構成され、水平スタートパルスＨＳＴに応答してシフト動作を開始し、当該水平スタートパルスＨＳＴを水平クロックパルスＨＣＫに同期して順次シフトすることにより、各転送段で転送された転送パルスをサンプリングパルスＨ１〜Ｈｎとして順に出力する。サンプリングパルスＨ１〜Ｈｎは順次、サンプリングスイッチ１３２−１〜１３２−ｎに与えられる。
【００２９】
サンプリングスイッチ１３２−１〜１３２−ｎは、映像信号Ｖｓｉｇを入力する映像ライン１８に各一端が共通に接続され、各他端が画素アレイ部１１の信号ライン１６−１〜１６−ｎの各一端にそれぞれ接続されている。これらサンプリングスイッチ１３２−１〜１３２−ｎは、サンプリングパルスＨ１〜Ｈｎに応答してオン（閉）状態になり、映像ライン１８を通して入力される映像信号Ｖｓｉｇを順次サンプリングすることにより、当該映像信号Ｖｓｉｇを信号ライン１６−１〜１６−ｎに書き込む。すなわち、垂直駆動回路１２Ａ，１２Ｂによって選択された画素行の各画素２０に対して、画素単位で映像信号Ｖｓｉｇを書き込む点順次駆動を実現できる。
【００３０】
プリチャージ回路１４は、シフトレジスタ１４１およびプリチャージスイッチ１４２−１〜１４２−ｎ等によって構成されている。シフトレジスタ１４１には、プリチャージスタートパルスＰＳＴおよびプリチャージクロックパルスＰＣＫ（一般的には、互いに逆相のクロックパルスＰＣＫ，ＰＣＫＸ）が、レベルシフト回路３７およびバッファ回路３８を介して供給される。レベルシフト回路１４１は、論理レベルのプリチャージスタートパルスＰＳＴおよびプリチャージクロックパルスＰＣＫを、液晶の駆動に必要な振幅電圧にレベルシフトする。
【００３１】
このレベルシフトされたプリチャージスタートパルスＰＳＴおよびプリチャージクロックパルスＰＣＫは、バッファ回路３８を介してシフトレジスタ１４１に供給される。ここで、プリチャージスタートパルスＰＳＴおよびプリチャージクロックパルスＰＣＫは、水平スタートパルスＨＳＴおよび水平クロックパルスＨＣＫに対して僅かに位相が進んだパルスである。
【００３２】
シフトレジスタ１４１は、例えばインバータ回路の組み合わせによって構成され、プリチャージスタートパルスＰＳＴに応答してシフト動作を開始し、当該プリチャージスタートパルスＰＳＴをプリチャージクロックパルスＰＣＫに同期して順次シフトすることにより、各転送段で転送された転送パルスをプリチャージパルスＰ１〜Ｐｎとして順に出力する。プリチャージパルスＰ１〜Ｐｎは順次、プリチャージスイッチ１４２−１〜１４２−ｎに与えられる。
【００３３】
プリチャージスイッチ１４２−１〜１４２−ｎは、所定レベルのプリチャージ信号Ｐｓｉｇを入力するプリチャージライン１９に各一端が共通に接続され、各他端が画素アレイ部１１の信号ライン１６−１〜１６−ｎの各他端にそれぞれ接続されている。これらプリチャージスイッチ１４２−１〜１４２−ｎは、プリチャージパルスＰ１〜Ｐｎに応答してオン状態になり、プリチャージライン１９を通して入力されるプリチャージ信号Ｐｓｉｇを順次サンプリングすることにより、当該プリチャージ信号Ｐｓｉｇを信号ライン１６−１〜１６−ｎに書き込む。すなわち、垂直駆動回路１２Ａ，１２Ｂによって選択された画素行の各画素２０に対して、画素単位で映像信号Ｖｓｉｇを書き込むのに先立って、画素単位でプリチャージ信号Ｐｓｉｇを書き込む点順次プリチャージを実現できる。
【００３４】
上記構成の点順次駆動方式のアクティブマトリクス型液晶表示装置において、本実施形態では、垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４に電源電位ＶＤＤ，接地電位ＧＮＤ（第１，第２の電源電位）を与える第１，第２の電源ラインを、垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４の各々に対して独立に配線したことを特徴としている。
【００３５】
すなわち、垂直駆動系、即ち垂直駆動回路１２Ａ，１２Ｂ、レベルシフト回路３１およびバッファ回路３２には、電源ライン４１によって電源電位ＶＤＤが与えられ、接地ライン４２によって接地電位ＧＮＤが与えられる。水平駆動系、即ち水平駆動回路１３、レベルシフト回路３３およびバッファ回路３４には、電源ライン４３によって電源電位ＶＤＤが与えられ、接地ライン４４によって接地電位ＧＮＤが与えられる。プリチャージ系、即ちプリチャージ回路１４、レベルシフト回路３５およびバッファ回路３６には、電源ライン４５によって電源電位ＶＤＤが与えられ、接地ライン４６によって接地電位ＧＮＤが与えられる。なお、接地ライン４２，４４，４６も電源ラインの一種である。
【００３６】
上述したように、垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４に電源電位ＶＤＤおよび接地電位ＧＮＤを与える電源ライン４１，４３，４５および接地ライン４２，４４，４６を、垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４の各々に対して独立に配線した構成を採ることにより、次のような作用効果を得ることができる。
【００３７】
先ず、垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４にそれらを駆動するパルス、例えばスタートパルスＶＳＴ，ＨＳＴ，ＰＳＴが与えられる際に、当該スタートパルスＶＳＴ，ＨＳＴ，ＰＳＴの立ち上がり時あるいは立ち下がり時の急激なレベル変化に引っ張られて、図２の波形図に示すように、電源ライン４１，４３，４５および接地ライン４２，４４，４６に電位の揺れが生じる。また、シフトレジスタ１２１，１２３，１３１，１４１を構成するトランジスタの充放電ノイズの影響を受けて、当該ノイズによっても電源ライン４１，４３，４５および接地ライン４２，４４，４６に電位の揺れが生じる。
【００３８】
このように、垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４を駆動するパルスのノイズ、あるいは当該ノイズに伴う電源ライン４１，４３，４５および接地ライン４２，４４，４６の電位の揺れが生じるとしても、電源ライン４１，４３，４５および接地ライン４２，４４，４６を各駆動系ごとに独立に配線したことで、垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４の各々には、それぞれを駆動するパルスのノイズしか入らず、また当該ノイズに伴う電源ライン４１，４３，４５および接地ライン４２，４４，４６の各電位の揺れを最小限に抑えることができる。したがって、垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４を駆動するパルスのノイズ、あるいは当該ノイズに伴う電源ライン４１，４３，４５および接地ライン４２，４４，４６の電位の揺れに起因する画質不良を抑えることができる。
【００３９】
また、仮に画質不良が発生した場合でも、電源ライン４１，４３，４５および接地ライン４２，４４，４６が、垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４の各々で独立しているため、垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４を駆動するパルスのノイズ、あるいは当該ノイズに伴う電源ライン４１，４３，４５および接地ライン４２，４４，４６の電位の揺れに起因する画質不良の原因が、どの系の電源ラインおよび接地ラインにあるかの解析を容易に行うことができる。
【００４０】
［第２実施形態］
図３は、本発明の第２実施形態に係る表示装置の構成の概略を示すブロック図であり、図中、図１と同等部分には同一符号を付して示している。本実施形態においても、画素の電気光学素子として液晶セルを用いた点順次駆動方式のアクティブマトリクス型液晶表示装置を例に挙げて説明するものとする。図３には、垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４の電源ライン４１，４３，４５および接地ライン４２，４４，４６を主に示している。
【００４１】
図３において、画素アレイ部１１、垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４については、基本的に、第１実施形態に係る液晶表示装置の場合と同じ構成となっているとともに、同じ基板（液晶パネル）４０上に一体的に配置されている。また、電源ライン４１，４３，４５および接地ライン４２，４４，４６を、垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４の各々に対して独立に配線した構成を採っている点についても、第１実施形態に係る液晶表示装置の場合と同じである。
【００４２】
上述したように、第１実施形態に係る液晶表示装置と基本的な構成を同じにするアクティブマトリクス型液晶表示装置において、本実施形態では、基板（液晶パネル）５０の端部に、垂直駆動用の電源端子５１および接地端子５２（第１の端子対）と電源端子５３および接地端子５４（第２の端子対）、水平駆動用の電源端子５５および接地端子５６（第１の端子対）と電源端子５７および接地端子５８（第２の端子対）、ならびにプリチャージ用の電源端子５９および接地端子６０（第１の端子対）と電源端子６１および接地端子６２（第２の端子対）を設け、電源ライン４１および接地ライン４２の各両端を電源端子５１，５３および接地端子５２，５４に、電源ライン４３および接地ライン４４の各両端を電源端子５５，５６および接地端子５７，５８に、電源ライン４５および接地ライン４６の各両端を電源端子５９，６０および接地端子６１，６２にそれぞれ接続したことを特徴としている。
【００４３】
ここで、電源ライン４１，４３，４５および接地ライン４２，４４，４６の各一端のみを電源端子および接地端子に接続し、各他端をオープン状態にした場合を考えると、電源ライン４１，４３，４５および接地ライン４２，４４，４６の配線抵抗Ｒが電源端子および接地端子からの距離に応じて大きくなる。一方、電源ライン４１，４３，４５および接地ライン４２，４４，４６の電位の揺れは、電源ライン４１，４３，４５および接地ライン４２，４４，４６につく寄生容量Ｃと配線抵抗Ｒによって決まる。したがって、電源ライン４１，４３，４５および接地ライン４２，４４，４６上の一端側（電源端子および接地端子側）よりも他端側の方で電位の揺れが大きくなるため、電源ライン４１，４３，４５および接地ライン４２，４４，４６の電位を安定した電位に保持することができない。
【００４４】
これに対して、電源ライン４１，４３，４５および接地ライン４２，４４，４６をそれぞれ両端で電源端子および接地端子に接続することにより、これらラインの配線抵抗Ｒの最大値を、一端のみで電源端子および接地端子に接続する場合に比べてほぼ半分にすることができる。これにより、電源ライン４１，４３，４５および接地ライン４２，４４，４６上における電位の揺れの最大値についてもほぼ半分程度まで低減できるため、電源ライン４１，４３，４５および接地ライン４２，４４，４６の電位を安定した電位に保持することができる。その結果、垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４を駆動するパルスのノイズ、あるいは当該ノイズに伴う電源ライン４１，４３，４５および接地ライン４２，４４，４６の電位の揺れに起因する画質不良をより確実に抑えることができる。
【００４５】
上記構成の本実施形態に係るアクティブマトリクス型液晶表示装置においては、電源ライン４１，４３，４５および接地ライン４２，４４，４６について、それぞれの両端にて電源端子および接地端子に接続する構成を採っているが、両端での接続に限られるものではなく、特に垂直駆動系の電源ライン４１および接地ライン４２のように、その配線長が長いラインについては、その配線の途中でさらに電源端子および接地端子に接続するようにすることで、電源ラインおよび接地ラインの電位をより安定した電位に保持することができる。
【００４６】
垂直駆動系の電源ライン４１および接地ライン４２については、上述したように、垂直駆動回路１２Ａ，１２Ｂに対して共通に配線することで、端子数（ＩＣのピン数）を削減できる利点がある。ただし、必ずしも共通に配線する必要はなく、垂直駆動回路１２Ａ，１２Ｂに対して電源ラインおよび接地ラインを独立に配線し、それぞれの電源ラインおよび接地ラインの少なくとも両端にて電源端子および接地端子に接続する構成を採ることも可能である。これにより、端子数が増えるものの、垂直駆動系の電源ラインおよび接地ラインの電位をより安定した電位に保持することができる。
【００４７】
なお、上記各実施形態では、画素の電気光学素子として液晶セルを用いた液晶表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、画素の電気光学素子として有機ＥＬ(electro luminescence) 素子を用いた有機ＥＬ表示装置など、電気光学素子を含む画素が行列状に２次元配置されてなる表示装置全般に適用可能である。
【００４８】
また、上記各実施形態では、第３駆動手段として、水平駆動回路１３による映像信号Ｖｓｉｇの書き込みに先立って、あらかじめ所定レベルのプリチャージ信号Ｐｓｉｇを画素単位で書き込むプリチャージ回路１４を用いた場合を例に挙げて説明したが、プリチャージ回路１４に限られるものではなく、水平駆動回路１３による映像信号Ｖｓｉｇの書き込みタイミングと異なるタイミングで所定の信号を画素単位で書き込む構成のものであれば良い。
【産業上の利用可能性】
【００４９】
本実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置は、一般的な映像表示装置として用いることができる他、例えば、投射型液晶表示装置（液晶プロジェクタ装置）において、液晶ライトバルブとして用いることができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の第１実施形態に係る点順次駆動方式アクティブマトリクス型液晶表示装置の構成の概略を示すブロック図である。
【図２】パルスに起因する電源ラインおよび接地ラインの電位の揺れの様子を示す波形図である。
【図３】本発明の第２実施形態に係る点順次駆動方式アクティブマトリクス型液晶表示装置の構成の概略を示すブロック図である。
【符号の説明】
【００５１】
１１…画素アレイ部、１２Ａ，１２Ｂ…垂直駆動回路、１３…水平駆動回路、１４…プリチャージ回路、１５，１５−１〜１５−ｍ…走査ライン、１６，１６−１〜１６−ｎ…信号ライン、１８…映像ライン、１９…プリチャージライン、２０…画素、２１…ＴＦＴ（薄膜トランジスタ）、２２…液晶セル、２３…保持容量、３１，３２，３５，３７…レベルシフト回路、３３，３４，３６，３８…バッファ回路、４１，４３，４５…電源ライン、４２，４２，４４…接地ライン
【図１】
2005208449.tif 000003
【図２】
2005208449.tif 000004
【図３】
2005208449.tif 000005