(57)【要約】【課題】  外力によるクラックの伝播を防止つつ加速度センサの半導体基板主面方向に関する寸法の小型化を図る。【解決手段】  加速度センサ２は、半導体基板６と、半導体基板６上に配設された、加速度センサ素子３および該センサ素子３を囲む枠部８と、枠部８上に配設された中間層３４，３６と、中間層３４，３６と接合され、これにより加速度センサ素子３を封止するキャップ部５とを備える。枠部８および中間層３４，３６にはそれぞれ、半導体基板６主面方向に関し略同一の位置に枠状の溝が設けられ、全体として枠状溝３８が形成されている。【選択図】        図４
2005077349.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
基板上に配設された、加速度センサ素子および該センサ素子を囲む枠部と、
枠部上に配設された中間層と、
中間層と接合され、これにより加速度センサ素子を封止するキャップ部とを備え、
枠部および中間層にはそれぞれ、基板主面方向に関し略同一の位置に枠状の溝が設けてあることを特徴とする加速度センサ。
【請求項２】
枠部および中間層にそれぞれ設けた溝が貫通溝であることを特徴とする請求項１の加速度センサ。
【請求項３】
キャップ部には、中間層との接合領域において、上記枠部および中間層の溝と基板主面方向に関し略同一の位置に溝が設けてあることを特徴とする請求項１または２の加速度センサ。
【請求項４】
基板と、
基板上に配設された、加速度センサ素子および該センサ素子を囲む枠部と、
枠部上に配設された中間層と、
中間層と接合され、これにより加速度センサ素子を封止するキャップ部とを備え、
枠部は、中間層とキャップ部との接合領域よりも加速度センサ素子側に延在する延在部を有し、該延在部に加速度センサ素子を囲むように枠状の溝が設けてあることを特徴とする加速度センサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は加速度センサに関する。
【背景技術】
【０００２】
従来、加速度センサ素子および該センサ素子を囲む枠部を半導体基板上に備え、キャップを枠部に接合することで加速度センサ素子を気密封止した加速度センサが知られている（例えば、特許文献１参照。）。
【特許文献１】特開２００２−１３４７５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記構成では、半導体基板上に加速度センサ素子および枠部がともに形成されているため、外力によるキャップと枠部の接合領域でのクラック、あるいは、接合領域でキャップと枠部の材料が異なる場合に両者の熱膨張係数の違いによって存在する残留応力が加速度センサ素子に伝播し易く、その結果、加速度センサの特性変動を引き起こすことがあった。
【０００４】
そこで、本発明は、外力や残留応力によって特性変動の起きにくい加速度センサを提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために、本発明に係る加速度センサの第１の態様は、
基板と、
基板上に配設された、加速度センサ素子および該センサ素子を囲む枠部と、
枠部上に配設された中間層と、
中間層と接合され、これにより加速度センサ素子を封止するキャップ部とを備え、
枠部および中間層にはそれぞれ、基板主面方向に関し略同一の位置に枠状の溝が設けてあることを特徴とする。
【０００６】
本発明に係る加速度センサの第２の態様は、
基板と、
基板上に配設された、加速度センサ素子および該センサ素子を囲む枠部と、
枠部上に配設された中間層と、
中間層と接合され、これにより加速度センサ素子を封止するキャップ部とを備え、
枠部は、中間層とキャップ部との接合領域よりも加速度センサ素子側に延在する延在部を有し、該延在部に加速度センサ素子を囲むように枠状の溝が設けてあることを特徴とする。
【発明の効果】
【０００７】
本発明に係る第１の態様によれば、中間層と枠部に枠状の溝を設けることで、外力によってキャップ部と枠部の接合領域でクラックが発生しても、溝でクラックの進行が止まるので、加速度センサの気密性が保たれ加速度センサ素子の特性変動は生じない。さらに、中間層と枠部の枠状溝の位置を基板主面方向に関し略同一に設定してあるので、加速度センサの基板主面方向に関する寸法の小型化を図ることができる。
【０００８】
本発明に係る第２の態様によれば、枠部の延在部に加速度センサ素子を囲むように枠状の溝を設けることで、中間層とキャップ部との接合における残留応力が溝を超えて伝播することがなく、したがって加速度センサ素子の特性変動を防止できる。
【発明を実施するための最良の形態】
【０００９】
以下、添付図面を参照して本発明に係る実施の形態を説明する。
【００１０】
実施の形態１．
図１は、本発明に係る加速度センサの実施の形態１を示す断面図である。この加速度センサ２は、加速度センサ素子３を載置するためのベース部４と、ベース部４と接合してセンサ素子３を気密封止するためのキャップ部５とを備える。
【００１１】
図２に上面図を示すベース部４は、矩形状のシリコン半導体基板６（広義には基板）を備え、該基板６の主面上には、加速度を検出するためのセンサ素子３と該センサ素子３を囲む枠部８とが設けてある。なお、枠部８は矩形状が一般的であるが、その形状は本発明を限定しない。加速度センサ素子３および枠部８は、例えば、半導体基板６上に、不純物としてリンがドーピングされたポリシリコン層を堆積した後、ポリシリコンをエッチングなどにより選択的に除去して形成される。ドーパントとして、リン以外に例えばガリウム、ボロン、ヒ素などでもよい。
【００１２】
図３（ａ），（ｂ）は、加速度センサ素子３を示す拡大図である。加速度センサ素子３は容量式の加速度センサ素子で、外力によって変位する重り部１０を備える。重り部１０は、半導体基板６主面と所定の間隔をあけて図３（ａ）左右方向を長手方向、上下方向を短手方向とした略矩形状の可動電極１２を有する。可動電極１２は、各短辺から長手方向にそれぞれ突出した突出部１４Ｌ，１４Ｒ、さらに短手方向に伸びた梁部１６Ｌ，１６Ｒを介して、半導体基板６主面上に固定された支持部１８Ｌ，１８Ｒに連結されている。梁部１６Ｌ，１６Ｒは、図３（ａ）上下方向長さに比べて左右方向長さ（幅）が短く左右方向に関して僅かに伸縮可能で、その結果、加速度センサ２が左右方向に外力を受けた場合に、可動電極１２が左右方向に変位できるようになっている。可動電極１２には、各長辺中央からそれぞれ短手方向に伸びた所定の大きさの溝２０Ｕ，２０Ｄが形成されている。各溝２０Ｕ，２０Ｄ内にはそれぞれ、半導体基板６主面上に固定された固定電極２２Ｕ，２２Ｄが配置されている。加速度センサ２が外力を受けて固定電極２２Ｕと溝２０Ｕを形成する可動電極１２部分内面の隙間および固定電極２２Ｄと溝２０Ｄを形成する可動電極１２部分内面の隙間が変化することで、可動電極１２と各固定電極２２Ｕ，２２Ｄの間の静電容量が変化する（上述したように、可動電極１２および固定電極２２Ｕ，２２Ｄを形成するポリシリコンには、電気的導通を図るためリンがドーピングされている。）。静電容量の変化は、電気信号として外部の容量計測回路（図示せず）に出力される。
【００１３】
加速度センサ素子３の構成は本発明を限定するものではなく、例えば可動電極が半導体基板６の主面方向に垂直な方向に変位できるものでもよい。また、容量式に限らず、ピエゾ抵抗式でもよい。
【００１４】
図１，２に戻って、枠部８上にはノンドープのポリシリコン層２４が形成されている。ポリシリコン層２４は、例えばＣＶＤ法により成膜した例えばシリコン酸化膜で、枠部８を形成するポリシリコンに含まれるリンが拡散してポリシリコン層２４とキャップ部５との接合界面に到達して析出することがないようにその厚みが設定されている。ポリシリコン層２４は、枠部８とキャップ部５との間の中間層を構成する。枠部８とポリシリコン層２４には、主面方向に関して略同一位置に枠状の貫通溝がそれぞれ形成され、全体として枠状の溝２５を構成している。
【００１５】
キャップ部５は、シリコンの矩形状半導体基板から例えばザグリ加工により凹部２６が形成されたキャップ（本体）２７を備え、凹部２６を形成する側の主面には金属層２８が形成されている。金属層２８は、キャップ２７に、例えばチタン膜、続いてニッケル膜を例えば蒸着やスパッタリングで形成する。チタン膜とニッケル膜の厚さは、ポリシリコン層２４との間の接合の強さおよび膜形成に伴って生じる残留応力を考慮して、それぞれ数十ｎｍ、数百ｎｍが適当である。
【００１６】
加速度センサ２の製造時、ベース部４のポリシリコン層２４とキャップ部５の金属層２８を重ね合わせる。この状態で、真空下あるいは不活性ガス下の加熱炉内にベース部４およびキャップ部５を入れ、４００℃で数十分から数時間加熱する。その結果、ポリシリコン層２４のポリシリコンと金属層２８のニッケルとが共晶合金を形成し、ベース部４とキャップ部５の接合が行われる。このとき、ベース部４のドーピングされた枠部８と金属層２８の間にはノンドープのポリシリコン層２４が介在されているので、枠部８を形成するポリシリコンに含まれるリンは、ノンドープのポリシリコン層２４に拡散してもポリシリコン層４と金属層２８との接合界面にリンが到達して析出することはない。その結果、ベース部４とキャップ部５の接合不良を防止できる。
【００１７】
かかる構成を備えた加速度センサ２は、ベース部４とキャップ部５との接合領域が多層構造となっているために、外力の影響を受けやすい。例えば、加速度センサ２を金属フレーム（図示せず）上に熱を加えてダイボンドする場合、シリコン半導体基板６と金属フレームの接着となるため両者の熱膨張係数の差から生じる残留応力、ダイボンド工程後に加速度センサ２等を封止するためのモールド工程時には、モールド樹脂を射出する圧力、加速度センサ２を搭載したデバイスの完成後には、加速度センサ２が置かれる環境（例えば熱履歴や湿気）によるモールドやダイボンドの劣化に伴う応力の変化などが外力として挙げられる。
【００１８】
溝２５を有さない従来の構成では、上記外力により接合領域の各層間（半導体基板６と枠部８の間および枠部８とポリシリコン層２４の間）でクラックが発生して、気密封止が破れ、加速度センサ素子３の特性が変動する場合がある。また、クラックに到らなくても、応力が枠部８や半導体基板６を通じて加速度センサ素子３まで伝播し、加速度センサ素子３の特性変動を引き起こす可能性がある。
【００１９】
これに対し、本実施形態の構成では、外力によりクラックが生じた場合でも溝２５でクラックの進行が止まるので、センサ２の気密性は保たれセンサ素子３の特性変動は生じない。応力もまた、溝２５を超えて伝播しないので、センサ素子３の特性変動に影響を与えない。したがって、溝２５を設けることで高信頼性の加速度センサ２を提供できる。
【００２０】
本実施形態ではまた、枠部８に設けた枠状の溝とポリシリコン層２４に設けた枠状の溝は、互いに重なる位置に配設しているので、加速度センサ２の半導体基板６の主面方向に関する寸法の小型化を図ることができる。
【００２１】
実施の形態２．
図４は、本発明に係る加速度センサの実施の形態２を示す部分拡大断面図である。以下の説明では、実施の形態１と同一または類似の構成要素は同一の符号または同一の符号に適当な添字を付して表す。
【００２２】
本実施形態に係る加速度センサ３０において、半導体基板６の主面上には絶縁層３２が形成されている。絶縁層３２は、半導体基板６上に、例えばまずシリコン酸化膜、続いてシリコン窒化膜を例えばＣＶＤ法を用いて形成する。加速度センサ素子３と枠部８はこの絶縁層３２上に形成され、これらの間が電気的に絶縁されている。
【００２３】
金属層２８と枠部８の間には、実施の形態１のように所定の厚みのポリシリコン層２４を介在させる代わりに、拡散防止層としての絶縁層３４およびノンドープのポリシリコン層３６（これら層３４、３６が枠部８とキャップ部５の間の中間層を構成する。）を介在させる。このために、ベース部４Ａの製造工程時、枠部８上に絶縁層３４を例えばＣＶＤ法により、続いてポリシリコン層３６を例えばスパッタリングにより形成する。次に、ベース部４Ａのポリシリコン層３６とキャップ部５の金属層２８を重ね合わせる。この状態で、実施の形態１と同様にして、ポリシリコン層３６のポリシリコンと金属層２８のニッケルとが共晶合金を形成するように加熱し、ベース部４Ａとキャップ部５の接合を行わせる。ポリシリコン層３６と枠部８の間には拡散防止層３４が介在されているので、枠部８を形成するシリコンに含まれるリンがノンドープのポリシリコン層３６に拡散してポリシリコン層３６と金属層２８の界面に析出するのを防止できる。
【００２４】
絶縁層３２、枠部８、絶縁層３４、およびポリシリコン層３６には、主面方向に関して略同一位置に枠状の貫通溝がそれぞれ形成され、全体として枠状の溝３８を構成している。
【００２５】
かかる構成を備えた加速度センサ３０は、ベース部４Ａとキャップ部５の接合領域が多層構造となっているために外力の影響を受けやすいが、外力によりクラックが生じた場合でも溝３８でクラックの進行が止まるので、加速度センサ３０の気密性は保たれ加速度センサ素子３の特性変動は生じない。応力もまた、溝３８を超えて伝播しないので、加速度センサ素子３の特性変動に影響を与えない。したがって、溝３８を設けることで高信頼性の加速度センサ３０を提供できる。
【００２６】
本実施形態ではまた、絶縁層３２、枠部８、絶縁層３４、およびポリシリコン層３６にそれぞれ設けた枠状の溝は、互いに重なる位置に配設しているので、加速度センサ３０の半導体基板６の主面方向に関する寸法の小型化を図ることができる。
【００２７】
半導体基板６にも絶縁層３２、枠部８、絶縁層３４、およびポリシリコン層３６と主面方向に関して略同一位置に枠状の溝を形成し、これにより、各層３２，８，３４，３６とともに枠状の溝３８を構成するようにしてもよい。溝３８が半導体基板６まで至る構成は、応力の伝播距離が絶縁層３２まで溝を設けた場合より長くなり、したがって上述の応力の伝播を防止する効果を増すことができるだけでなく、絶縁層３２と半導体基板６との間で発生し得るクラックの進行および応力の伝播を防止する効果を有する。
【００２８】
実施の形態３．
図５は、本発明に係る加速度センサの実施の形態３を示す部分拡大断面図である。本実施形態に係る加速度センサ４０は、実施の形態２の加速度センサ３０の構成と類似しているが、ベース部４に溝３８を設ける代わりに、キャップ本体２７Ｂの接合領域に枠状の溝４２を設ける。溝４２は、凹部２６Ｂと同一工程（例えばザグリ加工）で形成してもよいし、別工程（例えばエッチング）で形成してもよい。
【００２９】
応力はキャップ部５Ｂ側を伝播する場合もあるが、本実施形態のように溝４２を設けることで、応力は溝４２を超えて伝播しないので、センサ素子３の特性変動に影響を与えず、したがって高信頼性の加速度センサ４０を提供できる。
【００３０】
実施の形態４．
図６は、本発明に係る加速度センサの実施の形態４を示す断面図である。図７は、本実施形態に係る加速度センサ５０のベース部４Ｃの上面図である。速度センサ５０は、実施の形態１の加速度センサ２と類似の構成を有するが、ベース部とキャップ部との接合領域に溝２５を設ける代わりに、接合領域よりも加速度センサ素子３側に延在した枠部８Ｃ部分（すなわち接合領域と加速度センサ素子３との間）に枠状の溝５２を設けたものである。
【００３１】
ベース部４Ｃとキャップ部５の接合においてポリシリコン層２４と金属層２８の材料（シリコンとニッケル）の熱膨張係数の差により生じる残留応力は、ポリシリコン層２４と金属層２８の接合端部５４が最大となる。したがって、溝５２を設けない場合、残留応力が枠部８Ｃ続いて半導体基板６を介して加速度センサ素子３に伝播し、該センサ素子３の特性変動が引き起こされる場合あるが、溝５２を設けることで、応力は溝５２を超えて伝播しないので、センサ素子３の特性変動に影響を与えず、したがって高信頼性の加速度センサ５０を提供できる。
【００３２】
半導体基板６にも枠部８Ｃの枠状溝５２と主面方向に関して略同一位置に枠状の溝を形成してもよい。
【００３３】
実施の形態５．
図８は、本発明に係る加速度センサの実施の形態５を示す断面図である。本実施形態に係る加速度センサ６０は、実施の形態２の加速度センサ３０と類似の構成を有するが、キャップ部とベース部との接合領域に溝３８を設ける代わりに、接合領域よりも加速度センサ素子３側に延在した枠部８Ｄ部分および絶縁層３２（すなわち接合領域と加速度センサ素子３との間）に枠状の溝６２を設けたものである。
【００３４】
キャップ部５の金属層２８とベース部４Ｄのポリシリコン層３６の接合においてニッケルとシリコンの熱膨張係数の差により生じる残留応力は、金属層２８とポリシリコン層３６の接合端部６４が最大となる。したがって、溝６２を設けない場合、残留応力がポリシリコン層３６、絶縁層３４、枠部８、絶縁層３２、続いて半導体基板６を介して加速度センサ素子３に伝播し、該センサ素子３の特性変動が引き起こされる場合あるが、溝６２を設けることで、応力は溝６２を超えて伝播しないので、加速度センサ素子３の特性変動に影響を与えず、したがって高信頼性の加速度センサ６０を提供できる。
【００３５】
半導体基板６にも絶縁層３２、枠部８Ｄと主面方向に関して略同一位置に枠状の溝を形成し、これにより、各層３２，８Ｄとともに枠状の溝６２を構成するようにしてもよい。
【００３６】
実施の形態６．
図９は、本発明に係る加速度センサの実施の形態６を示す断面図である。本実施形態に係る加速度センサ７０は、実施の形態２，３，５と同様の溝３８Ｅ，４２Ｅ，６２Ｅを備えたものである。ベース部４Ｅの溝３８Ｅとキャップ部５Ｅの溝４２Ｅは、半導体基板６の主面方向に関して略同一位置に形成され、加速度センサ７０の主面方向に関する寸法の小型化が図られている。
【００３７】
溝６２Ｅを設ければ、溝３８Ｅ，４２Ｅを設けなくても加速度センサ素子３への応力の伝播は防止できるが、溝３８Ｅ，４２Ｅは主としてクラックによって加速度センサ７０の気密封止が破れるのを防止するためのものである。
【００３８】
以上、本発明の具体的な実施形態を説明したが、本発明はこれらに限らず種々改変可能である。例えば、枠部および枠部−キャップ部間に配置される中間層（例えば、実施の形態１であればポリシリコン層２４であり、実施の形態２であれば少なくとも絶縁層３４を含む層）にそれぞれ形成する枠状の溝は、半導体基板主面方向に関して略同一の位置に配設するのであれば、連通していない場合（中間層に形成する枠状溝が貫通溝でない場合）も本発明の範囲内に含まれる。但し、別工程で作製したベース部とキャップ部を接合する点や溝の形成のし易さの点などを考慮して、中間層に形成する溝は、中間層とキャップ部との接合界面に開放されているのが好ましい。また、ベース部とキャップ部との接合領域の各層間に発生し得るクラックや残留応力に対応するために、枠部および中間層の各溝は貫通溝であるのが好ましい。これは、溝の形成のし易さの点からも有利である。
【００３９】
さらに、実施の形態２，６において半導体基板に直に形成する絶縁層に溝を設けない構成も、本発明の範囲内に含まれる。
【００４０】
加えて、中間層とキャップとの接合領域よりも内側に延在する部分に形成する枠状の溝は、貫通溝でない構成も本発明の範囲内に含まれる。
【図面の簡単な説明】
【００４１】
【図１】本発明に係る加速度センサの実施の形態１を示す断面図。
【図２】図１のベース部を示す上面図。
【図３】（ａ）図１の加速度センサ素子を示す上面図。（ｂ）図３（ａ）のＩＩＩｂ方向から見た加速度センサ素子の側面図。
【図４】本発明に係る加速度センサの実施の形態２を示す部分拡大断面図。
【図５】本発明に係る加速度センサの実施の形態３を示す部分拡大断面図。
【図６】本発明に係る加速度センサの実施の形態４を示す断面図。
【図７】図６のベース部を示す上面図。
【図８】本発明に係る加速度センサの実施の形態５を示す部分拡大断面図。
【図９】本発明に係る加速度センサの実施の形態６を示す部分拡大断面図。
【符号の説明】
【００４２】
３  加速度センサ素子
４Ａ  ベース部
５  キャップ部
６  半導体基板
８  枠部
２８  金属層
３０  加速度センサ
３４  絶縁層
３６  ノンドープのポリシリコン層
３８  枠状の溝
【図１】
2005077349.tif 000003
【図２】
2005077349.tif 000004
【図３】
2005077349.tif 000005
【図４】
2005077349.tif 000006
【図５】
2005077349.tif 000007
【図６】
2005077349.tif 000008
【図７】
2005077349.tif 000009
【図８】
2005077349.tif 000010
【図９】
2005077349.tif 000011