(57)【要約】【課題】      小さい占有面積で高いインピーダンス値を得ることができる多層基板及びパワーアンプモジュールを提供する。【解決手段】  ストリップ線路は、スパイラル状に形成され、それぞれ同一又は左右反転した形状を備えている。このような同一又は左右反転したストリップ線路の方向を変えて、コア基板及び第５〜第７のＲＣＣを順次積層し、ストリップ線路同士をビアホールを介して接続する。このようにして形成されたチョークコイルは、ヘリカル状、メアンダライン状及び従来のスパイラル状のチョークコイルに比べ、小さい占有面積で高いインピーダンス値を得ることができる。このようなチョークコイルを内層に複数形成した誘電体基板、さらには、係る誘電体基板によって構成されるパワーアンプモジュールは、チョークコイル間でのアイソレーションを十分確保することができるため、その小型化を実現することができる。【選択図】    図７
2005197843.tif 000002
【特許請求の範囲】
【請求項１】
表面にスパイラル状のストリップ線路が形成された複数の誘電体を積層し、該ストリップ線路同士をビアホールを介して接続することによって、内層にインダクタンス素子を形成した、
ことを特徴とする多層基板。
【請求項２】
前記ストリップ線路は、１／２巻き毎にその径を順次大きく又は小さくすることによって、スパイラル状に形成されている、
ことを特徴とする請求項１に記載の多層基板。
【請求項３】
前記複数の誘電体に形成されたストリップ線路は、それぞれ同一又は左右反転した形状を備えており、
前記インダクタンス素子は、前記複数の誘電体を、前記同一又は左右反転したストリップ線路の方向を順次変えて積層し、該ストリップ線路同士をビアホールを介して接続することによって形成される、
ことを特徴とする請求項１又は２に記載の多層基板。
【請求項４】
通信端末装置の送信部に用いられるパワーアンプモジュールであって、
表面に増幅素子として機能するトランジスタを搭載し、該トランジスタの出力端子に前記インダクタンス素子を接続することによって、該インダクタンス素子をチョークコイルとして機能させた請求項１，２又は３に記載の多層基板を備える、
ことを特徴とするパワーアンプモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層基板及びパワーアンプモジュールに関する。
【背景技術】
【０００２】
積層部品にインダクタパターンを形成する手法としては、同一平面上にメアンダライン状のインダクタ電極を形成し、それを挟むように上下層に接地電極パターンを設ける方法（例えば特許文献１参照）や、ヘリカル状のインダクタ電極を多層に渡ってに形成し、インダクタンス素子のターン数を増やすことによって、各層間の結合量を増大させ、大きなインダクタンス値を取得する手法（例えば特許文献２参照）等が知られている。
【特許文献１】特開２００２−２８０２１８号公報（第１図）。
【特許文献２】特開２００３−１３３８８２号公報（第２２図）。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
パワーアンプモジュールやアンテナスイッチモジュール等を構成する多層基板の内層には、トランジスタ等の増幅素子にバイアス電圧を印可すると共に、バイアス回路への高周波信号の流入を防止するチョークコイルが形成されている。このようなチョークコイルは、目的周波数においてＲＦ（Radio Frequency）ラインに対するインピーダンスが十分高くなるように、並列に接続されたλ／４のストリップ線路によって構成されるのが理想的である。
【０００４】
しかし、現実にはモジュールの体積等の制約があるため、チョークコイルは、一般的に、一平面上に形成されたメアンダライン状のストリップ線路によって構成されている。この場合、隣接する線路同士には互い逆方向の電流が流れるため、磁束の結合が弱められる。そして、このことは、インダクタンス値の低下の原因となっていた。インダクタンス値の低下を防止するためには、線路長を長くすることによって解消されるが、線路長が長くなれば、その分導体抵抗による電圧降下が増大してしまい、この結果、パワーアンプモジュールやスイッチモジュール等の消費電力が増加してしまう。
【０００５】
また、多層に渡って形成されたヘリカル状のストリップ線路によって構成されるチョークコイルでは、メアンダライン状のストリップ線路によって構成されるチョークコイルよりも、小さい占有面積で高いインピーダンス値を得ることができるが、デットスペースが大きくなるため、パワーアンプモジュールやアンテナスイッチモジュールの小型化が困難である。
【０００６】
本発明は、上記課題を解決するためになされたものであって、小さい占有面積で高いインピーダンス値を得ることができる多層基板及びパワーアンプモジュールを提供することを目的とする。また、本発明は、構成するマルチバンドモジュールの省電力化及び小型化を実現可能な多層基板及びパワーアンプモジュールを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の第１の観点に係る多層基板は、表面にスパイラル状のストリップ線路が形成された複数の誘電体を積層し、該ストリップ線路同士をビアホールを介して接続することによって、内層にインダクタンス素子を形成した、ことを特徴とする。
【０００８】
また、上記多層基板において、前記ストリップ線路は、１／２巻き毎にその径を順次大きく又は小さくすることによって、スパイラル状に形成されていてもよい。
【０００９】
さらに、上記多層基板において、前記複数の誘電体に形成されたストリップ線路は、それぞれ同一又は左右反転した形状を備えており、前記インダクタンス素子は、前記複数の誘電体を、前記同一又は左右反転したストリップ線路の方向を順次変えて積層し、該ストリップ線路同士をビアホールを介して接続することによって形成されていてもよい。
【００１０】
上記目的を達成するため、本発明の第２の観点に係るパワーアンプモジュールは、通信端末装置の送信部に用いられるパワーアンプモジュールであって、表面に増幅素子として機能するトランジスタを搭載し、該トランジスタの出力端子に前記インダクタンス素子を接続することによって、該インダクタンス素子をチョークコイルとして機能させた請求項１，２又は３に記載の多層基板を備える、ことを特徴とする。
【発明の効果】
【００１１】
本発明により、小さい占有面積で高いインピーダンス値を得ることができる多層基板を提供することができる。また、本発明により、構成するマルチバンドモジュールの省電力化及び小型化を実現可能な多層基板を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態に係る通信端末装置を図面を参照して説明する。
【００１３】
図１は、本発明の実施の形態に係る通信端末装置の構成を示すブロック図である。通信端末装置は、例えば携帯電話等であって、図１に示すように、ＲＦ（Radio Frequency）部１０と、信号処理回路２０と、を備え、ＲＦ部１０は、アンテナ１１と、分波器１２と、送信部１３と、局部発振器１４と、受信部１５と、から構成されている。
【００１４】
送信部１３は、ミキサ１３１と、パワーアンプモジュール１３２と、を備え、パワーアンプ１３２の前段と後段とには、それぞれフィルタ１３３及び１３４が接続されている。ミキサ１３１は、信号処理回路２０から供給される信号と、局部発振器１４から供給される信号と、をミキシングし、ミキシングして得られた信号をパワーアンプモジュール１３２に供給する。パワーアンプモジュール１３２は、ミキサ１３１から供給される信号を増幅し、増幅した信号を分波器１２とを介してアンテナ１１に伝送する。
【００１５】
受信部１５は、増幅器１５１と、ミキサ１５２と、を備え、増幅器１５１の前段と後段とには、それぞれフィルタ１５３及び１５４が接続されている。増幅器１５１は、アンテナ１１から分波器１２を介して入力された信号を増幅し、フィルタ１５４は、増幅した信号からノイズ成分が除去された所定の周波数成分の信号を抽出する。ミキサ１５２は、フィルタ１５４から出力された受信信号と、局部発振器１４から供給される信号と、をミキシングし、ミキシングして得られた中間周波数の信号を信号処理回路２０に供給する。
【００１６】
図２は、図１に示すパワーアンプモジュール１００の具体的な構成を示す回路図である。パワーアンプモジュール１００は、図２に示すように、入力整合回路部１０１と、半導体回路部１０２と、段間整合回路部１０３と、バイアス回路部１０４と、出力整合回路部１０５と、から構成されている。
【００１７】
入力整合回路部１０１は、リアクタンス素子Ｒ１と、インダクタンス素子Ｌ１及びＬ２と、キャパシタンス素子Ｃ１と、を備えており、インダクタンス素子Ｌ１とキャパシタンス素子Ｃ１とは、Ｌ字型に接続されている。入力整合回路部１０１は、Ｐｉｎ端子でのインピーダンス（５０［Ω］）を半導体回路部１０２の入力インピーダンスに整合させる機能を有し、Ｐｉｎ端子から入力された信号をインピーダンス未整合による損失なく半導体回路部１０２の入力へ伝送する。
【００１８】
半導体回路部１０２は、２段構成のトランジスタＴｒ１及びＴｒ２を備え、入力整合回路部１０１から入力される信号を増幅して出力する。トランジスタＴｒ１及びＴｒ２のベース端子は、入力整合回路部１０１の出力端に接続されており、エミッタ端子は、接地されている。
【００１９】
段間整合回路部１０３は、キャパシタンス素子Ｃ２，Ｃ３及びＣ４と、インダクタンス素子Ｌ３及びＬ４と、を備えており、キャパシタンス素子Ｃ２及びインダクタンス素子Ｌ３と、インダクタンス素子Ｌ４及びキャパシタンス素子Ｃ４と、は、それぞれＬ字型に接続されている。段間整合回路部１０３は、トランジスタＴｒ１の出力インピーダンスをトランジスタＴｒ２の入力インピーダンスに整合させ、トランジスタＴｒ１から出力された信号をインピーダンス未整合による損失なく、トランジスタＴｒ２の入力へ伝送する。
【００２０】
バイアス回路部１０４は、リアクタンス素子Ｒ２及びＲ３と、インダクタンス素子Ｌ８及びＬ９と、接地キャパシタンス素子Ｃ９及びＣ１０と、バイアス回路１０４ａ及び１０４ｂと、を備えている。リアクタンス素子Ｒ２及びＲ３は、それぞれトランジスタＴｒ１及びＴｒ２のベース端子への電力供給ラインを形成するものであり、バイアス回路１０４ａ及び１０４ｂは、それぞれトランジスタＴｒ１及びＴｒ２にバイアス電圧をかけるものである。このバイアス電圧によって、半導体回路部１０２のトランジスタＴｒ１及びＴｒ２は、増幅素子として動作する。インダクタンス素子Ｌ８及びＬ９は、トランジスタＴｒ１及びトランジスタＴｒ２の出力端子、本実施の形態においてはコレクタ端子Ｃに接続されており、トランジスタＴｒ１及びＴｒ２で増幅された信号をＶｃｃ１やＶｃｃ２等の電源端子へ漏洩させないようにするチョークコイルとして機能するものである。
【００２１】
また、Ｖｒｅｆ端子は、出力制御用に設けられた端子であり、パワーアンプモジュール１００の出力は、Ｖｒｅｆ端子に印加される電圧レベルにより制御される、
【００２２】
出力整合回路部１０５は、インダクタンス素子Ｌ５，Ｌ６及びＬ７と、キャパシタンス素子Ｃ５，Ｃ６，Ｃ７及びＣ８と、を備えており、インダクタンス素子Ｌ６及びキャパシタンス素子Ｃ６と、インダクタンス素子Ｌ７及びキャパシタンス素子Ｃ８と、は、Ｌ字型に接続されている。出力整合回路部１０５は、半導体回路部１０２の出力インピーダンスをＰｏｕｔ端子で見たインピーダンス（５０［Ω］）に整合させ、半導体回路部１０２から出力された信号をインピーダンス未整合による損失なく、Ｐｏｕｔ端子へ伝送する。
【００２３】
図３は、図２に示すパワーアンプモジュールの正面図である。パワーアンプモジュール１３２は、図３に示すように、誘電体基板１と、ＭＭＩＣ（Microwave Monolithic IC）２と、から概略構成されており、その面内には、サーマルビア３と、長孔スルーホール４と、が設けられている。
【００２４】
誘電体基板１は、コア基板５と、第１〜第８の樹脂付き銅箔（ＲＣＣ：Resin Coated Copper）２１〜２８と、から構成されている。誘電体基板１は、コア基板５の表面に第１〜第４の樹脂付き銅箔（ＲＣＣ：Resin Coated Copper）２１〜２４を、また、裏面に第５〜第８のＲＣＣ２５〜２８を、順次積層し、加圧及び加熱することによって形成されたものである。
【００２５】
コア基板５及び第１〜第８のＲＣＣ２１〜２８は、ポリビニルベンジルエーテル化合物等からなる樹脂層、或いはポリビニルベンジルエーテル化合物とチタンバリウム等のセラミック誘電体粉末とを含むハイブリット層によって構成されており、コア基板５は、その内層に、ガラスクロスを含んでいる。
【００２６】
第１〜第８のＲＣＣ２１〜２８は、図３に示された回路図に含まれる回路部品のうち、ＭＭＩＣ２に含まれるトランジスタＴｒ１及びＴｒ２を除いたチップ部品を搭載し、かつ、チップ部品を必要な回路構成となるように接続する。回路部品の配置については、特に限定はないが、採用し得る一例を、図４を参照して説明する。
【００２７】
図４は、第１〜第８のＲＣＣ２１〜２８を表面側から見た平面図と、第８のＲＣＣ２８を裏面側から見た平面図と、を示すものである。
【００２８】
図４に示すように、第１のＲＣＣ２１の表面（上面）３１には、図２において、バイアス回路部１０４を構成する回路素子の一部と、入力整合回路部１０１、段間整合回路部１０２及び出力整合回路部１０５を構成する回路素子を搭載する。具体的には、図５に示すように、リアクタンス素子Ｒ１〜Ｒ３、インダクタンス素子Ｌ１〜Ｌ７及びキャパシタンス素子Ｃ１〜Ｃ１０等を搭載している。これらのチップ部品のうち、キャパシタンス素子Ｃ１〜Ｃ１０は、チップ部品で構成し、第１のＲＣＣ２１の表面３１に予め形成された導体パターンに対して、半田付け等の手法によって取り付けることができる。また、インダクタンス素子Ｌ１〜Ｌ７は、第１のＲＣＣ２１の表面（上面）３１に形成されたストリップ線路によって構成することができる。
【００２９】
図４に示すコア基板５及び第２〜第８のＲＣＣ２２〜２８の表面（上面）３１〜３９及び第８のＲＣＣ２８の裏面４０には、それぞれ導体パターンが形成されており、このうち、第４のＲＣＣ２４の表面３４と、第５のＲＣＣ２５の表面３６と、第８のＲＣＣ２８の裏面４０と、に形成されている導体パターンは、グランド端子ＧＮＤに接続された接地導体パターンである。
【００３０】
また、コア基板５及び第５〜第７のＲＣＣ２５〜２７の表面３５〜３８には、図２に示すバイアス回路部１０４におけるインダクタンス素子Ｌ８及びＬ９の一部を構成するスパイラス状のストリップ線路Ｌ８ａ〜Ｌ８ｄ及びＬ９ａ〜Ｌ９ｄが形成されており、また、第８のＲＣＣ２８の表面３９には、インダクタンス素子Ｌ８の一部を構成するストリップ線路Ｌ８ｅが形成されている。これらのストリップ線路Ｌ８ａ〜Ｌ８ｅ及びＬ９ａ〜Ｌ９ｄを図示しないビアホールを介して接続することによって、インダクタンス素子Ｌ８及びＬ９が取得される。
【００３１】
このように、入力整合回路部１０１、段間整合回路部１０２及び出力整合回路部１０５は、第１のＲＣＣ２１の表面３１に形成され、チョークコイルとして機能するインダクタンス素子Ｌ８及びＬ９は、コア基板５の表面３５から第９のＲＣＣの表面３９にかけて形成されており、第４のＲＣＣ２４の表面３４に形成された接地導体パターンによって物理的に分離されている。このため、パワーアンプモジュール１３２は、入力整合回路部１０１、段間整合回路部１０２及び出力整合回路部１０５とインダクタンス素子Ｌ８及びＬ９との間でのアイソレーションを十分に取ることができ、この結果、Ｐｉｎ端子から入力された高周波信号を低損失でＰｏｕｔ端子に伝送することができる。
【００３２】
また、誘電体基板１には、信号入力用端子Ｐｉｎ、信号出力用端子Ｐｏｕｔ、接地端子ＧＮＤ及び電源端子Ｖｄｄ１，Ｖｄｄ２等が側面電極又は裏面電極の形態で付与される。
【００３３】
ＭＭＩＣ２は、図２に示す回路図に含まれる回路部品のうち、トランジスタＴｒ１及びＴｒ２から構成される半導体回路部１０２の回路部品を搭載するものであり、その電極は、ワイヤーボンディング等により、誘電体基板１上に形成された導体パターンに接続される。また、ＭＭＩＣ２は、その信頼性確保のため、封止用樹脂により、封止された状態で実装される。
【００３４】
サーマルビア３は、ＭＭＩＣ２の搭載領域内において、コア基板５及び第１〜第８のＲＣＣ２１〜２８の層間を連続して貫通するように、適当な間隔をあけて複数設けられている。サーマルビア３の内部には、Ａｇペースト等の導電性ペーストによる充填材が充填されている。なお、サーマルビア３の内部に充填される充填材は、熱伝導性に優れているものであれば、非導電性材料であってもよい。
【００３５】
長孔スルーホール４は、誘電体基板１の側面付近において、コア基板５及び第１〜第８のＲＣＣ２１〜２８の層間を連続して貫通するように設けられている。このサーマルビア３とスルーホール４とによって、パワーアンプモジュール１３２の放熱性を高めることができる。
【００３６】
次に、上記構成を備えるパワーアンプモジュール１３２の誘電体基板１の内層に、外形が同じ大きさの、ヘリカル状のチョークコイルと、本発明のチョークコイルと、を形成し、それぞれでの周波数特性及びインピーダンス特性を測定してみた。
【００３７】
図６は、内層にヘリカル状のチョークコイルが形成された誘電体基板の各層での平面図であり、図７は、内層に本発明のチョークコイルが形成された誘電体基板の各層での平面図である。
【００３８】
誘電体基板１は、図６及び図７に示すように、一辺の長さが４．０［ｍｍ］の正方形状のコア基板５及び第１〜第８のＲＣＣ２１〜２８を積層して構成され、各層の表面には、一辺の長さが１．０［ｍｍ］の正方形を最外径としたストリップ線路が形成されている。なお、図６に示すヘリカル状のチョークコイルの長さは１３．０［ｍｍ］であり、その幅は０．１５［ｍｍ］である。
【００３９】
図７に示すストリップ線路は、スパイラル状に形成され、それぞれ同一又は左右反転した形状を備えている。このような同一又は左右反転したストリップ線路の方向を変えて、コア基板５及び第５〜第７のＲＣＣ２５〜２７を順次積層し、ストリップ線路同士をビアホールを介して接続することにより、本発明のチョークコイルが得られる。
【００４０】
図８は、インピーダンスを５０［Ω］としたときのチョークコイルの周波数特性を示すグラフ図である。また、図９は、インピーダンスを、携帯電話等に使用されるパワーアンプモジュールの出力インピーダンスである６［Ω］としたときのチョークコイルの周波数特性を示すグラフ図である。
【００４１】
図８及び図９に示すように、本発明のチョークコイルは、同一周波数において、ヘリカル状のチョークコイルに比べ、大きいインダクタンス値を得ることができる。特に、携帯電話等に使用されるパワーアンプモジュールの出力インピーダンスである６［Ω］においては、図９に示すように、１〜２［ＧＨｚ］の周波数帯において、ヘリカル状のチョークコイルに比べ、約１．５倍ものインダクタンス値を得ることができる。
【００４２】
図１０は、ヘリカル状のチョークコイルにおけるインピーダンスチャートであり、図１１は、本発明のチョークコイルにおけるインピーダンスチャートである。チョークコイルは、基本周波数ｆ０において、Ｖｃｃ１端子及びＶｃｃ２端子へ高周波信号が流入しないように、Ｖｃｃ１端子及びＶｃｃ２端子側から見て、十分にオープン（開放状態）であることが望ましい。
【００４３】
図１０及び図１１に示すように、本発明のチョークコイルは、基本周波数ｆ０において、ヘリカル状のチョークコイルに比べ、十分にオープンであるため、Ｖｃｃ１端子及びＶｃｃ２端子への高周波信号の流入をより効果的に防止することができる。このことは、動作状態によって出力インピーダンスの負荷変動の激しいパワーアンプモジュールのチョークコイルとして、ヘリカル状のチョークコイルよりも本発明のチョークコイルの方が適していることを示している。
【００４４】
続いて、上記構成を備えるパワーアンプモジュール１３２の誘電体基板１の内層に、従来のスパイラル状のチョークコイルと、メアンダライン状のチョークコイルと、本発明のチョークコイルと、を形成し、それぞれでの周波数特性を測定してみた。
【００４５】
図１２は、内層にメアンダライン状のチョークコイルが形成された誘電体基板の各層での平面図であり、図１３は、内層に従来のスパイラル状のチョークコイルが形成された誘電体基板の各層での平面図である。図１４は、内層に本発明のチョークコイルが形成された誘電体基板の各層での平面図である。
【００４６】
図１２，図１３及び図１４に示すチョークコイルの長さ及び幅は、図６に示すヘリカル状のチョークコイルと等しく形成されており、それぞれ、１３．０［ｍｍ］及び０．１５［ｍｍ］である。
【００４７】
図１５は、インピーダンスを５０［Ω］としたときのチョークコイルの周波数特性を示すグラフ図である。また、図１６は、インピーダンスを、携帯電話等に使用されるパワーアンプモジュールの出力インピーダンスである６［Ω］としたときのチョークコイルの周波数特性を示すグラフ図である。
【００４８】
図１５及び図１６に示すように、本発明のチョークコイルは、同一周波数において、ヘリカル状のチョークコイル、メアンダライン状のチョークコイル及び従来のスパイラル状のチョークコイルに比べ、大きいインダクタンス値を得ることができる。
【００４９】
このため、本発明のチョークコイルは、ヘリカル状のチョークコイル、メアンダライン状のチョークコイル及び従来のスパイラル状のチョークコイルと同じインダクタンス値を得るのであれば、その長さをこれらのものに比べて短くすることができる。このようなチョークコイルを用いることによって、パワーアンプモジュール１３２は、導体抵抗による電圧降下を減らし、省電力化を図ることができる。
【００５０】
一方、図６，図１２，図１３及び図１４に示すように、本発明のチョークコイルは、ヘリカル状のチョークコイル、メアンダライン状のチョークコイル及び従来のスパイラル状のチョークコイルと長さ及び幅を同じにすれば、各層内での占有面積をこれらのものに比べて小さくすることができる。
【００５１】
このため、誘電体基板１は、同一層内に本発明のチョークコイルを複数形成しても、チョークコイル間に接地導体パターンを形成すること等が容易になり、チョークコイル間のアイソレーションを十分に確保することができる。
【００５２】
上述したような、大きいインダクタンス値と十分なアイソレーションとを得ることができるチョークコイルを用いることによって、複数のチョークコイルを形成する必要があるパワーアンプモジュール１３２の小型化を実現することができる。
【００５３】
なお、本発明は、上記実施の形態に限定されず、種々の変形、応用が可能である。以下、本発明に適用可能な上記実施の形態の変形態様について、説明する。
【００５４】
上記実施の形態において、各層におけるチョークコイルの巻き数は、略一巻きであったが、本発明は、これに限定されず、巻き数は任意であり、例えば、図１７（ａ）に示すように、略二巻きしてもよい。また、上記実施の形態において、チョークコイルを構成するストリップ線路の形状は、略方形状であったが、本発明は、これに限定されず、図１７（ｂ）に示すように、ストリップ線路の形状は、略円形状であってもよい。この場合、ストリップ線路は、図１７（ｂ）に示すように、１／２巻き毎にその径を順次大きくし、又は小さくすることによって、スパイラル状に形成される。
【００５５】
また、上記実施の形態において、本発明のチョークコイルを、パワーアンプモジュール１３２を構成する誘電体基板１の内層に形成したが、本発明は、これに限定されず、本発明のチョークコイルは、アンテナスイッチモジュールなど他のマルチバンドモジュールを構成する誘電体基板１にも適用可能である。
【図面の簡単な説明】
【００５６】
【図１】本実施の形態における通信端末装置の構成を示すブロック図である。
【図２】図１に示すパワーアンプモジュールの構成を示す回路図である。
【図３】図２に示すパワーアンプモジュールの正面図である。
【図４】図３に示す誘電体基板の各層における表面及び最下層における裏面の構成を示す平面図である。
【図５】第１のＲＣＣの表面の詳細を示す平面図である。
【図６】ヘリカル状のチョークコイルが形成された誘電体基板の各層の構成を示す平面図である。
【図７】本発明のチョークコイルが形成された誘電体基板の各層の構成を示す平面図である。
【図８】各チョークコイルの周波数特性を示すグラフ図である。
【図９】各チョークコイルの周波数特性を示すグラフ図である。
【図１０】ヘリカル状のチョークコイルのインピーダンスチャートである。
【図１１】本発明のチョークコイルのインピーダンスチャートである。
【図１２】メアンダライン状のチョークコイルが形成された誘電体基板の各層の構成を示す平面図である。
【図１３】スパイラル状のチョークコイルが形成された誘電体基板の各層の構成を示す平面図である。
【図１４】本発明のチョークコイルが形成された誘電体基板の各層の構成を示す平面図である。
【図１５】各チョークコイルの周波数特性を示すグラフ図である。
【図１６】各チョークコイルの周波数特性を示すグラフ図である。
【図１７】図７及び図１４に示すチョークコイルの変形態様を示す図である。
【符号の説明】
【００５７】
１  誘電体基板
２  ＭＭＩＣ
３  サーマルビア
４  長孔スルーホール
５  コア基板
２１  第１のＲＣＣ
２２  第２のＲＣＣ
２３  第３のＲＣＣ
２４  第４のＲＣＣ
２５  第５のＲＣＣ
２６  第６のＲＣＣ
２７  第７のＲＣＣ
２８  第８のＲＣＣ
１００  パワーアンプモジュール
１０１  入力整合回路部
１０２  半導体回路部
１０３  段間整合回路部
１０４  バイアス回路部
１０５  出力整合回路部
Ｌ８  インダクタンス素子
Ｌ９  インダクタンス素子
Ｔｒ１  トランジスタ
Ｔｒ２  トランジスタ
【図１】
2005197843.tif 000003
【図２】
2005197843.tif 000004
【図３】
2005197843.tif 000005
【図４】
2005197843.tif 000006
【図５】
2005197843.tif 000007
【図６】
2005197843.tif 000008
【図７】
2005197843.tif 000009
【図８】
2005197843.tif 000010
【図９】
2005197843.tif 000011
【図１０】
2005197843.tif 000012
【図１１】
2005197843.tif 000013
【図１２】
2005197843.tif 000014
【図１３】
2005197843.tif 000015
【図１４】
2005197843.tif 000016
【図１５】
2005197843.tif 000017
【図１６】
2005197843.tif 000018
【図１７】
2005197843.tif 000019
【手続補正書】
【提出日】平成16年10月22日(2004.10.22)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層基板及びパワーアンプモジュールに関する。
【背景技術】
【０００２】
積層部品にインダクタパターンを形成する手法としては、同一平面上にメアンダライン状のインダクタ電極を形成し、それを挟むように上下層に接地電極パターンを設ける方法（例えば特許文献１参照）や、ヘリカル状のインダクタ電極を多層に渡って形成し、インダクタンス素子のターン数を増やすことによって、各層間の結合量を増大させ、大きなインダクタンス値を取得する手法（例えば特許文献２参照）等が知られている。
【特許文献１】特開２００２−２８０２１８号公報（第１図）。
【特許文献２】特開２００３−１３３８８２号公報（第２２図）。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
パワーアンプモジュールやアンテナスイッチモジュール等を構成する多層基板の内層には、トランジスタ等の増幅素子にバイアス電圧を印可すると共に、バイアス回路への高周波信号の流入を防止するチョークコイルが形成されている。このようなチョークコイルは、目的周波数においてＲＦ（Radio Frequency）ラインに対するインピーダンスが十分高くなるように、並列に接続されたλ／４のストリップ線路によって構成されるのが理想的である。
【０００４】
しかし、現実にはモジュールの体積等の制約があるため、チョークコイルは、一般的に、一平面上に形成されたメアンダライン状のストリップ線路によって構成されている。この場合、隣接する線路同士には互い逆方向の電流が流れるため、磁束の結合が弱められる。そして、このことは、インダクタンス値の低下の原因となっていた。インダクタンス値の低下を防止するためには、線路長を長くすることによって解消されるが、線路長が長くなれば、その分導体抵抗による電圧降下が増大してしまい、この結果、パワーアンプモジュールやスイッチモジュール等の消費電力が増加してしまう。
【０００５】
また、多層に渡って形成されたヘリカル状のストリップ線路によって構成されるチョークコイルでは、メアンダライン状のストリップ線路によって構成されるチョークコイルよりも、小さい占有面積で高いインピーダンス値を得ることができるが、デットスペースが大きくなるため、パワーアンプモジュールやアンテナスイッチモジュールの小型化が困難である。
【０００６】
本発明は、上記課題を解決するためになされたものであって、小さい占有面積で高いインピーダンス値を得ることができる多層基板及びパワーアンプモジュールを提供することを目的とする。また、本発明は、構成するマルチバンドモジュールの省電力化及び小型化を実現可能な多層基板及びパワーアンプモジュールを提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の第１の観点に係る多層基板は、表面にスパイラル状のストリップ線路が形成された複数の誘電体を積層し、該ストリップ線路同士をビアホールを介して接続することによって、内層にインダクタンス素子を形成した、ことを特徴とする。
【０００８】
また、上記多層基板において、前記ストリップ線路は、１／２巻き毎にその径を順次大きく又は小さくすることによって、スパイラル状に形成されていてもよい。
【０００９】
さらに、上記多層基板において、前記複数の誘電体に形成されたストリップ線路は、それぞれ同一又は左右反転した形状を備えており、前記インダクタンス素子は、前記複数の誘電体を、前記同一又は左右反転したストリップ線路の方向を順次変えて積層し、該ストリップ線路同士をビアホールを介して接続することによって形成されていてもよい。
【００１０】
上記目的を達成するため、本発明の第２の観点に係るパワーアンプモジュールは、通信端末装置の送信部に用いられるパワーアンプモジュールであって、表面に増幅素子として機能するトランジスタを搭載し、該トランジスタの出力端子に前記インダクタンス素子を接続することによって、該インダクタンス素子をチョークコイルとして機能させた請求項１，２又は３に記載の多層基板を備える、ことを特徴とする。
【発明の効果】
【００１１】
本発明により、小さい占有面積で高いインピーダンス値を得ることができる多層基板を提供することができる。また、本発明により、構成するマルチバンドモジュールの省電力化及び小型化を実現可能な多層基板を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態に係る通信端末装置を図面を参照して説明する。
【００１３】
図１は、本発明の実施の形態に係る通信端末装置の構成を示すブロック図である。通信端末装置は、例えば携帯電話等であって、図１に示すように、ＲＦ（Radio Frequency）部１０と、信号処理回路２０と、を備え、ＲＦ部１０は、アンテナ１１と、分波器１２と、送信部１３と、局部発振器１４と、受信部１５と、から構成されている。
【００１４】
送信部１３は、ミキサ１３１と、パワーアンプモジュール１３２と、を備え、パワーアンプ１３２の前段と後段とには、それぞれフィルタ１３３及び１３４が接続されている。ミキサ１３１は、信号処理回路２０から供給される信号と、局部発振器１４から供給される信号と、をミキシングし、ミキシングして得られた信号をパワーアンプモジュール１３２に供給する。パワーアンプモジュール１３２は、ミキサ１３１から供給される信号を増幅し、増幅した信号を分波器１２を介してアンテナ１１に伝送する。
【００１５】
受信部１５は、増幅器１５１と、ミキサ１５２と、を備え、増幅器１５１の前段と後段とには、それぞれフィルタ１５３及び１５４が接続されている。増幅器１５１は、アンテナ１１から分波器１２を介して入力された信号を増幅し、フィルタ１５４は、増幅した信号からノイズ成分が除去された所定の周波数成分の信号を抽出する。ミキサ１５２は、フィルタ１５４から出力された受信信号と、局部発振器１４から供給される信号と、をミキシングし、ミキシングして得られた中間周波数の信号を信号処理回路２０に供給する。
【００１６】
図２は、図１に示すパワーアンプモジュール１００の具体的な構成を示す回路図である。パワーアンプモジュール１００は、図２に示すように、入力整合回路部１０１と、半導体回路部１０２と、段間整合回路部１０３と、バイアス回路部１０４と、出力整合回路部１０５と、から構成されている。
【００１７】
入力整合回路部１０１は、リアクタンス素子Ｒ１と、インダクタンス素子Ｌ１及びＬ２と、キャパシタンス素子Ｃ１と、を備えており、インダクタンス素子Ｌ１とキャパシタンス素子Ｃ１とは、Ｌ字型に接続されている。入力整合回路部１０１は、Ｐｉｎ端子でのインピーダンス（５０［Ω］）を半導体回路部１０２の入力インピーダンスに整合させる機能を有し、Ｐｉｎ端子から入力された信号をインピーダンス未整合による損失なく半導体回路部１０２の入力へ伝送する。
【００１８】
半導体回路部１０２は、２段構成のトランジスタＴｒ１及びＴｒ２を備え、入力整合回路部１０１から入力される信号を増幅して出力する。トランジスタＴｒ１及びＴｒ２のベース端子は、入力整合回路部１０１の出力端に接続されており、エミッタ端子は、接地されている。
【００１９】
段間整合回路部１０３は、キャパシタンス素子Ｃ２，Ｃ３及びＣ４と、インダクタンス素子Ｌ３及びＬ４と、を備えており、キャパシタンス素子Ｃ２及びインダクタンス素子Ｌ３と、インダクタンス素子Ｌ４及びキャパシタンス素子Ｃ４と、は、それぞれＬ字型に接続されている。段間整合回路部１０３は、トランジスタＴｒ１の出力インピーダンスをトランジスタＴｒ２の入力インピーダンスに整合させ、トランジスタＴｒ１から出力された信号をインピーダンス未整合による損失なく、トランジスタＴｒ２の入力へ伝送する。
【００２０】
バイアス回路部１０４は、リアクタンス素子Ｒ２及びＲ３と、インダクタンス素子Ｌ８及びＬ９と、接地キャパシタンス素子Ｃ９及びＣ１０と、バイアス回路１０４ａ及び１０４ｂと、を備えている。リアクタンス素子Ｒ２及びＲ３は、それぞれトランジスタＴｒ１及びＴｒ２のベース端子への電力供給ラインを形成するものであり、バイアス回路１０４ａ及び１０４ｂは、それぞれトランジスタＴｒ１及びＴｒ２にバイアス電圧をかけるものである。このバイアス電圧によって、半導体回路部１０２のトランジスタＴｒ１及びＴｒ２は、増幅素子として動作する。インダクタンス素子Ｌ８及びＬ９は、トランジスタＴｒ１及びトランジスタＴｒ２の出力端子、本実施の形態においてはコレクタ端子Ｃに接続されており、トランジスタＴｒ１及びＴｒ２で増幅された信号をＶｃｃ１やＶｃｃ２等の電源端子へ漏洩させないようにするチョークコイルとして機能するものである。
【００２１】
また、Ｖｒｅｆ端子は、出力制御用に設けられた端子であり、パワーアンプモジュール１００の出力は、Ｖｒｅｆ端子に印加される電圧レベルにより制御される、
【００２２】
出力整合回路部１０５は、インダクタンス素子Ｌ５，Ｌ６及びＬ７と、キャパシタンス素子Ｃ５，Ｃ６，Ｃ７及びＣ８と、を備えており、インダクタンス素子Ｌ６及びキャパシタンス素子Ｃ６と、インダクタンス素子Ｌ７及びキャパシタンス素子Ｃ８と、は、Ｌ字型に接続されている。出力整合回路部１０５は、半導体回路部１０２の出力インピーダンスをＰｏｕｔ端子で見たインピーダンス（５０［Ω］）に整合させ、半導体回路部１０２から出力された信号をインピーダンス未整合による損失なく、Ｐｏｕｔ端子へ伝送する。
【００２３】
図３は、図２に示すパワーアンプモジュールの正面図である。パワーアンプモジュール１３２は、図３に示すように、誘電体基板１と、ＭＭＩＣ（Microwave Monolithic IC）２と、から概略構成されており、その面内には、サーマルビア３と、長孔スルーホール４と、が設けられている。
【００２４】
誘電体基板１は、コア基板５と、第１〜第８の樹脂付き銅箔（ＲＣＣ：Resin Coated Copper）２１〜２８と、から構成されている。誘電体基板１は、コア基板５の表面に第１〜第４の樹脂付き銅箔（ＲＣＣ：Resin Coated Copper）２１〜２４を、また、裏面に第５〜第８のＲＣＣ２５〜２８を、順次積層し、加圧及び加熱することによって形成されたものである。
【００２５】
コア基板５及び第１〜第８のＲＣＣ２１〜２８は、ポリビニルベンジルエーテル化合物等からなる樹脂層、或いはポリビニルベンジルエーテル化合物とチタンバリウム等のセラミック誘電体粉末とを含むハイブリット層によって構成されており、コア基板５は、その内層に、ガラスクロスを含んでいる。
【００２６】
第１〜第８のＲＣＣ２１〜２８は、図３に示された回路図に含まれる回路部品のうち、ＭＭＩＣ２に含まれるトランジスタＴｒ１及びＴｒ２を除いたチップ部品を搭載し、かつ、チップ部品を必要な回路構成となるように接続する。回路部品の配置については、特に限定はないが、採用し得る一例を、図４を参照して説明する。
【００２７】
図４は、第１〜第８のＲＣＣ２１〜２８を表面側から見た平面図と、第８のＲＣＣ２８を裏面側から見た平面図と、を示すものである。
【００２８】
図４に示すように、第１のＲＣＣ２１の表面（上面）３１には、図２において、バイアス回路部１０４を構成する回路素子の一部と、入力整合回路部１０１、段間整合回路部１０２及び出力整合回路部１０５を構成する回路素子を搭載する。具体的には、図５に示すように、リアクタンス素子Ｒ１〜Ｒ３、インダクタンス素子Ｌ１〜Ｌ７及びキャパシタンス素子Ｃ１〜Ｃ１０等を搭載している。これらのチップ部品のうち、キャパシタンス素子Ｃ１〜Ｃ１０は、チップ部品で構成し、第１のＲＣＣ２１の表面３１に予め形成された導体パターンに対して、半田付け等の手法によって取り付けることができる。また、インダクタンス素子Ｌ１〜Ｌ７は、第１のＲＣＣ２１の表面（上面）３１に形成されたストリップ線路によって構成することができる。
【００２９】
図４に示すコア基板５及び第２〜第８のＲＣＣ２２〜２８の表面（上面）３１〜３９及び第８のＲＣＣ２８の裏面４０には、それぞれ導体パターンが形成されており、このうち、第４のＲＣＣ２４の表面３４と、第５のＲＣＣ２５の表面３６と、第８のＲＣＣ２８の裏面４０と、に形成されている導体パターンは、グランド端子ＧＮＤに接続された接地導体パターンである。
【００３０】
また、コア基板５及び第５〜第７のＲＣＣ２５〜２７の表面３５〜３８には、図２に示すバイアス回路部１０４におけるインダクタンス素子Ｌ８及びＬ９の一部を構成するスパイラス状のストリップ線路Ｌ８ａ〜Ｌ８ｄ及びＬ９ａ〜Ｌ９ｄが形成されており、また、第８のＲＣＣ２８の表面３９には、インダクタンス素子Ｌ８の一部を構成するストリップ線路Ｌ８ｅが形成されている。これらのストリップ線路Ｌ８ａ〜Ｌ８ｅ及びＬ９ａ〜Ｌ９ｄを図示しないビアホールを介して接続することによって、インダクタンス素子Ｌ８及びＬ９が取得される。
【００３１】
このように、入力整合回路部１０１、段間整合回路部１０２及び出力整合回路部１０５は、第１のＲＣＣ２１の表面３１に形成され、チョークコイルとして機能するインダクタンス素子Ｌ８及びＬ９は、コア基板５の表面３５から第９のＲＣＣの表面３９にかけて形成されており、第４のＲＣＣ２４の表面３４に形成された接地導体パターンによって物理的に分離されている。このため、パワーアンプモジュール１３２は、入力整合回路部１０１、段間整合回路部１０２及び出力整合回路部１０５とインダクタンス素子Ｌ８及びＬ９との間でのアイソレーションを十分に取ることができ、この結果、Ｐｉｎ端子から入力された高周波信号を低損失でＰｏｕｔ端子に伝送することができる。
【００３２】
また、誘電体基板１には、信号入力用端子Ｐｉｎ、信号出力用端子Ｐｏｕｔ、接地端子ＧＮＤ及び電源端子Ｖｄｄ１，Ｖｄｄ２等が側面電極又は裏面電極の形態で付与される。
【００３３】
ＭＭＩＣ２は、図２に示す回路図に含まれる回路部品のうち、トランジスタＴｒ１及びＴｒ２から構成される半導体回路部１０２の回路部品を搭載するものであり、その電極は、ワイヤーボンディング等により、誘電体基板１上に形成された導体パターンに接続される。また、ＭＭＩＣ２は、その信頼性確保のため、封止用樹脂により、封止された状態で実装される。
【００３４】
サーマルビア３は、ＭＭＩＣ２の搭載領域内において、コア基板５及び第１〜第８のＲＣＣ２１〜２８の層間を連続して貫通するように、適当な間隔をあけて複数設けられている。サーマルビア３の内部には、Ａｇペースト等の導電性ペーストによる充填材が充填されている。なお、サーマルビア３の内部に充填される充填材は、熱伝導性に優れているものであれば、非導電性材料であってもよい。
【００３５】
長孔スルーホール４は、誘電体基板１の側面付近において、コア基板５及び第１〜第８のＲＣＣ２１〜２８の層間を連続して貫通するように設けられている。このサーマルビア３とスルーホール４とによって、パワーアンプモジュール１３２の放熱性を高めることができる。
【００３６】
次に、上記構成を備えるパワーアンプモジュール１３２の誘電体基板１の内層に、外形が同じ大きさの、ヘリカル状のチョークコイルと、本発明のチョークコイルと、を形成し、それぞれでの周波数特性及びインピーダンス特性を測定してみた。
【００３７】
図６は、内層にヘリカル状のチョークコイルが形成された誘電体基板の各層での平面図であり、図７は、内層に本発明のチョークコイルが形成された誘電体基板の各層での平面図である。
【００３８】
誘電体基板１は、図６及び図７に示すように、一辺の長さが４．０［ｍｍ］の正方形状のコア基板５及び第１〜第８のＲＣＣ２１〜２８を積層して構成され、各層の表面には、一辺の長さが１．０［ｍｍ］の正方形を最外径としたストリップ線路が形成されている。なお、図６に示すヘリカル状のチョークコイルの長さは１３．０［ｍｍ］であり、その幅は０．１５［ｍｍ］である。
【００３９】
図７に示すストリップ線路は、スパイラル状に形成され、それぞれ同一又は左右反転した形状を備えている。このような同一又は左右反転したストリップ線路の方向を変えて、コア基板５及び第５〜第７のＲＣＣ２５〜２７を順次積層し、ストリップ線路同士をビアホールを介して接続することにより、本発明のチョークコイルが得られる。
【００４０】
図８は、インピーダンスを５０［Ω］としたときのチョークコイルの周波数特性を示すグラフ図である。
【００４１】
図８に示すように、本発明のチョークコイルは、同一周波数において、ヘリカル状のチョークコイルに比べ、大きいインダクタンス値を得ることができる。特に、携帯電話等に使用されるパワーアンプモジュールにおいては、図８に示すように、１〜２［ＧＨｚ］の周波数帯において、ヘリカル状のチョークコイルに比べ、約１．５倍ものインダクタンス値を得ることができる。
【００４２】
図９は、ヘリカル状のチョークコイルにおけるインピーダンスチャートであり、図１０は、本発明のチョークコイルにおけるインピーダンスチャートである。チョークコイルは、基本周波数ｆ０において、Ｖｃｃ１端子及びＶｃｃ２端子へ高周波信号が流入しないように、Ｖｃｃ１端子及びＶｃｃ２端子側から見て、十分にオープン（開放状態）であることが望ましい。
【００４３】
図９及び図１０に示すように、本発明のチョークコイルは、基本周波数ｆ０において、ヘリカル状のチョークコイルに比べ、十分にオープンであるため、Ｖｃｃ１端子及びＶｃｃ２端子への高周波信号の流入をより効果的に防止することができる。このことは、動作状態によって出力インピーダンスの負荷変動の激しいパワーアンプモジュールのチョークコイルとして、ヘリカル状のチョークコイルよりも本発明のチョークコイルの方が適していることを示している。
【００４４】
続いて、上記構成を備えるパワーアンプモジュール１３２の誘電体基板１の内層に、従来のスパイラル状のチョークコイルと、メアンダライン状のチョークコイルと、本発明のチョークコイルと、を形成し、それぞれでの周波数特性を測定してみた。
【００４５】
図１１は、内層にメアンダライン状のチョークコイルが形成された誘電体基板の各層での平面図であり、図１２は、内層に従来のスパイラル状のチョークコイルが形成された誘電体基板の各層での平面図である。図１３は、内層に本発明のチョークコイルが形成された誘電体基板の各層での平面図である。
【００４６】
図１１，図１２及び図１３に示すチョークコイルの長さ及び幅は、図６に示すヘリカル状のチョークコイルと等しく形成されており、それぞれ、１３．０［ｍｍ］及び０．１５［ｍｍ］である。
【００４７】
図１４は、インピーダンスを５０［Ω］としたときのチョークコイルの周波数特性を示すグラフ図である。
【００４８】
図１４に示すように、本発明のチョークコイルは、同一周波数において、ヘリカル状のチョークコイル、メアンダライン状のチョークコイル及び従来のスパイラル状のチョークコイルに比べ、大きいインダクタンス値を得ることができる。
【００４９】
このため、本発明のチョークコイルは、ヘリカル状のチョークコイル、メアンダライン状のチョークコイル及び従来のスパイラル状のチョークコイルと同じインダクタンス値を得るのであれば、その長さをこれらのものに比べて短くすることができる。このようなチョークコイルを用いることによって、パワーアンプモジュール１３２は、導体抵抗による電圧降下を減らし、省電力化を図ることができる。
【００５０】
一方、図６，図１１，図１２及び図１３に示すように、本発明のチョークコイルは、ヘリカル状のチョークコイル、メアンダライン状のチョークコイル及び従来のスパイラル状のチョークコイルと長さ及び幅を同じにすれば、各層内での占有面積をこれらのものに比べて小さくすることができる。
【００５１】
このため、誘電体基板１は、同一層内に本発明のチョークコイルを複数形成しても、チョークコイル間に接地導体パターンを形成すること等が容易になり、チョークコイル間のアイソレーションを十分に確保することができる。
【００５２】
上述したような、大きいインダクタンス値と十分なアイソレーションとを得ることができるチョークコイルを用いることによって、複数のチョークコイルを形成する必要があるパワーアンプモジュール１３２の小型化を実現することができる。
【００５３】
なお、本発明は、上記実施の形態に限定されず、種々の変形、応用が可能である。以下、本発明に適用可能な上記実施の形態の変形態様について、説明する。
【００５４】
上記実施の形態において、各層におけるチョークコイルの巻き数は、略一巻きであったが、本発明は、これに限定されず、巻き数は任意であり、例えば、図１５（ａ）に示すように、略二巻きしてもよい。また、上記実施の形態において、チョークコイルを構成するストリップ線路の形状は、略方形状であったが、本発明は、これに限定されず、図１５（ｂ）に示すように、ストリップ線路の形状は、略円形状であってもよい。この場合、ストリップ線路は、図１５（ｂ）に示すように、１／２巻き毎にその径を順次大きくし、又は小さくすることによって、スパイラル状に形成される。
【００５５】
また、上記実施の形態において、本発明のチョークコイルを、パワーアンプモジュール１３２を構成する誘電体基板１の内層に形成したが、本発明は、これに限定されず、本発明のチョークコイルは、アンテナスイッチモジュールなど他のマルチバンドモジュールを構成する誘電体基板１にも適用可能である。
【図面の簡単な説明】
【００５６】
【図１】本実施の形態における通信端末装置の構成を示すブロック図である。
【図２】図１に示すパワーアンプモジュールの構成を示す回路図である。
【図３】図２に示すパワーアンプモジュールの正面図である。
【図４】図３に示す誘電体基板の各層における表面及び最下層における裏面の構成を示す平面図である。
【図５】第１のＲＣＣの表面の詳細を示す平面図である。
【図６】ヘリカル状のチョークコイルが形成された誘電体基板の各層の構成を示す平面図である。
【図７】本発明のチョークコイルが形成された誘電体基板の各層の構成を示す平面図である。
【図８】各チョークコイルの周波数特性を示すグラフ図である。
【図９】ヘリカルのインピーダンス特性を示すインピーダンスチャートである。
【図１０】本発明のインピーダンス特性を示すインピーダンスチャートである。
【図１１】メアンダライン状のチョークコイルが形成された誘電体基板の各層の構成を示す平面図である。
【図１２】スパイラル状のチョークコイルが形成された誘電体基板の各層の構成を示す平面図である。
【図１３】本発明のチョークコイルが形成された誘電体基板の各層の構成を示す平面図である。
【図１４】各チョークコイルの周波数特性を示すグラフ図である。
【図１５】図７及び図１３に示すチョークコイルの変形態様を示す図である。
【符号の説明】
【００５７】
１  誘電体基板
２  ＭＭＩＣ
３  サーマルビア
４  長孔スルーホール
５  コア基板
２１  第１のＲＣＣ
２２  第２のＲＣＣ
２３  第３のＲＣＣ
２４  第４のＲＣＣ
２５  第５のＲＣＣ
２６  第６のＲＣＣ
２７  第７のＲＣＣ
２８  第８のＲＣＣ
１００  パワーアンプモジュール
１０１  入力整合回路部
１０２  半導体回路部
１０３  段間整合回路部
１０４  バイアス回路部
１０５  出力整合回路部
Ｌ８  インダクタンス素子
Ｌ９  インダクタンス素子
Ｔｒ１  トランジスタ
Ｔｒ２  トランジスタ
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2005197843.tif 000020
【図２】
2005197843.tif 000021
【図３】
2005197843.tif 000022
【図４】
2005197843.tif 000023
【図５】
2005197843.tif 000024
【図６】
2005197843.tif 000025
【図７】
2005197843.tif 000026
【図８】
2005197843.tif 000027
【図９】
2005197843.tif 000028
【図１０】
2005197843.tif 000029
【図１１】
2005197843.tif 000030
【図１２】
2005197843.tif 000031
【図１３】
2005197843.tif 000032
【図１４】
2005197843.tif 000033
【図１５】
2005197843.tif 000034