(57)【要約】      （修正有）【課題】改善された歩留まり、改善された性能、及び向上した実地での作動寿命を有する電子パッケージを提供する。【解決手段】プリント回路基板１１１と共に用いるための電子パッケージ１１０が提供される。電子パッケージは、上部区分１１４及び下部区分１１６を有する接地層１１２、半導体チップ１１８、導電性信号層１３０、及び該接地層の該上部区分に電気的に接続された第１の区分１３８と該接地層の該下部区分と実質的に同一平面内にある第２の区分１４０とを有する接地面を含み、該接地面の第２の区分は、該接地層と該接地面１３６とプリント回路基板との間のはんだ接続部１４２のひび割れを防止するための付加的な領域を有する。【選択図】図２Ａ
2005197744.tif 000002
【特許請求の範囲】
【請求項１】
プリント回路基板と共に用いるための電子パッケージであって、
上部区分及び下部区分を有する接地層と、
第１の表面及び第２の表面を有する半導体チップと、
を備え、前記第１の表面が前記接地層の前記下部区分上にあって、該接地層の該下部区分に電気的に結合され、前記半導体チップの前記第２の表面が、該接地層の前記上部区分に電気的に接続されるようになった第１の導電性パッドと、第２の導電性パッドとを有し、
前記接地層の前記下部区分と実質的に同一平面内にある部分を有する導電性信号層が設けられ、前記信号層の該部分が、前記第２の導電性パッドに電気的に接続されるようになっており、
前記接地層の前記上部区分に電気的に接続された第１の区分と、該接地層の前記下部区分と実質的に同一平面内にある第２の区分とを有する接地面が設けられ、
前記接地面の前記第２の区分が、該接地層と該接地面と前記プリント回路基板との間のはんだ接続部のひび割れを防止するための付加的な領域を有する電子パッケージ。
【請求項２】
前記接地層が、パラジウム、ニッケル、及び金、又はその合金からなる群から選択された金属で構成される請求項１に記載の電子パッケージ。
【請求項３】
前記接地層が約６マイクロメートルの厚さを有する請求項２に記載の電子パッケージ。
【請求項４】
前記接地層が、約９ｍｍ２から約４１ｍｍ２までの面積を有する請求項３に記載の電子パッケージ。
【請求項５】
前記半導体チップが、銀充填エポキシによって、前記接地層の前記下部区分に電気的に結合された請求項１に記載の電子パッケージ。
【請求項６】
前記第１の導電性パッドが、約０．４５ｍｍから約２．３ｍｍまでの長さを有する金ワイヤによって、前記接地層の前記上部区分に電気的に接続された請求項１に記載の電子パッケージ。
【請求項７】
前記接地層の前記下部区分と実質的に同一平面内にある前記導電性信号層の前記部分は、各々が約０．１１ｍｍ２から約０．１９ｍｍ２までの面積を有する複数の導電性信号パッドを備える請求項１に記載の電子パッケージ。
【請求項８】
前記導電性信号層の前記部分が、約０．７５ｍｍから約２．５ｍｍまでの長さを有する金ワイヤによって、前記半導体チップの前記第２の表面上にある前記第２の導電性パッドに電気的に接続された請求項７に記載の電子パッケージ。
【請求項９】
前記接地面が、パラジウム、ニッケル、及び金、又はその合金からなる群から選択された金属で構成される請求項１に記載の電子パッケージ。
【請求項１０】
前記接地面の前記第２の区分が、四辺形の環の形状を有する請求項１に記載の電子パッケージ。
【請求項１１】
前記接地面の前記第２の区分の前記形状が、約８ｍｍ２から約３４ｍｍ２までの面積を有する請求項１０に記載の電子パッケージ。
【請求項１２】
上部区分及び下部区分を有する接地層と、
第１の表面及び第２の表面を有する半導体チップと、
を備え、前記第１の表面が、前記接地層の前記下部区分上にあって該接地層の該下部区分に電気的に結合され、前記半導体チップの前記第２の表面が、該接地層の前記上部区分に電気的に接続されるようになった第１の導電性パッドと、第２の導電性パッドとを有し、
前記接地層の前記下部区分と実質的に同一平面内にある下部区分と、信号自己インダクタンスを２ナノ・ヘンリーより下に維持するようになった長さを有するワイヤによって、前記半導体チップの前記第２の表面上にある前記第２の導電性パッドに電気的に接続された端区分とを有する導電性信号層が設けられた、
電子パッケージ。
【請求項１３】
前記接地層が、パラジウム、ニッケル、及び金、又はその合金からなる群から選択された金属で構成される請求項１２に記載の電子パッケージ。
【請求項１４】
前記接地層が約６マイクロメートルの厚さを有する請求項１３に記載の電子パッケージ。
【請求項１５】
前記接地層の前記下部区分が、約９ｍｍ２から約４１ｍｍ２までの面積を有する請求項１４に記載の電子パッケージ。
【請求項１６】
前記半導体チップが、銀充填エポキシによって、前記接地層の前記下部区分に電気的に結合された請求項１２に記載の電子パッケージ。
【請求項１７】
前記第１の導電性パッドが、約０．４５ｍｍから約２．３ｍｍまでの長さを有する金ワイヤによって、前記接地層の前記上部区分に電気的に接続された請求項１２に記載の電子パッケージ。
【請求項１８】
前記接地層の前記下部区分と実質的に同一平面内にある前記導電性信号層の前記部分は、各々が約０．１１ｍｍ２から約０．１９ｍｍ２までの面積を有する複数の導電性信号パッドを備える請求項１２に記載の電子パッケージ。
【請求項１９】
前記導電性信号層の前記端区分が、約０．７５ｍｍから約１．７５ｍｍまでの長さを有する金ワイヤによって、前記半導体チップの前記第２の表面上にある前記第２の導電性パッドに電気的に接続された請求項１２に記載の電子パッケージ。
【請求項２０】
前記導電性信号層が、パラジウム、ニッケル、及び金、又はその合金からなる群から選択された金属で構成される請求項１２に記載の電子パッケージ。
【請求項２１】
前記導電性信号層の前記端区分が、約０．５ｍｍから約１．７５ｍｍまでの長さを有する請求項２０に記載の電子パッケージ。
【請求項２２】
前記導電性信号層の前記端区分のエッジが、前記接地層の前記上部区分のエッジから少なくとも約０．２０ｍｍの距離をおいて配置された請求項２０に記載の電子パッケージ。
【請求項２３】
前記接地層の前記下部区分と前記プリント回路基板との間の第１のはんだ接続部をさらに含む請求項１２に記載の電子パッケージ。
【請求項２４】
前記導電性信号層の前記下部区分と前記プリント回路基板との間の第２のはんだ接続部をさらに含む請求項２３に記載の電子パッケージ。
【請求項２５】
前記第１のはんだ接続部が該端区分と接触するのを防止するために、前記導電性信号層の前記端区分が、該導電性信号層の前記下部区分の上方に約０．７５ｍｍの距離をおいて配置された請求項２４に記載の電子パッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体のパッケージングに用いるための電子パッケージに関し、より具体的には、電子デバイス（例えば、半導体チップ）が基板上に配置され、該基板に連結されるようになったパッケージに関する。
【背景技術】
【０００２】
電子パッケージは、コンピュータから多種多様の装置のコンピュータ制御に至るまで、例えば、とりわけ自動車及び家庭用電気製品のような装置のコンピュータ制御に至るまで、種々の公知の用途に広く用いられている。複雑なシステムのための電子パッケージは、典型的には、相互接続された集積回路チップで構成される。集積回路チップは、通常、シリコン又はヒ化ガリウムのような半導体材料から作られる。微細な回路は、周知のフォトリソグラフィ技術を用いて、集積回路チップの種々の層内に形成される。集積回路チップをパッケージ内に実装し、次に、該パッケージをプリント回路基板上に実装することができる。集積回路チップを含む電子パッケージは、一般に、はんだ又は他の周知の種々の技術によって、プリント回路基板上の導体パターンに機械的に取り付けられた多数の外部パッドを有する。
【０００３】
一般的に、これらの集積半導体チップが実装されたパッケージは、基板又は他のチップ実装デバイスを含む。こうした基板の１つの例が、リードフレームである。高性能のリードフレームは、一般的に、半導体集積チップを実装する少なくとも一つの領域、及び、集積半導体チップの電源、接地部、及び／又は信号サイトが電気的に取り付けられる複数の電源用、接地部用、及び／又は信号用の面又は層を含む。接着剤、又は、リードフレームにこうしたチップを取り付けるための当業者には一般に周知の他の技術、例えばはんだ付けの技術を用いて、集積半導体チップを該リードフレームに取り付けることができる。次に、チップ上の電源、接地、及び信号サイトを、ワイヤによって、選択された電源用、接地部用、及び信号用の面又は層に電気的に接続することができる。
【０００４】
半導体チップがリードフレームに取り付けられ、該リードフレームに電気的に接続されたとき、該リードフレームは、保護用エンクロージャ内に密閉又はカプセル封入することができるようになる。こうしたエンクロージャは、プラスチック内にカプセル封入すること、或いはプラスチック、セラミック、又は金属、或いはそれらの組み合わせで作られた多部品ハウジングを含むことができる。エンクロージャは、リードフレーム及び取り付けられたチップを、物理的、電気的、及び／又は化学的損傷から保護することができる。次に、好ましくは複数のはんだ接続部又は接合部によって、リードフレーム及び取り付けられたチップを、例えば、プリント回路基板又はカード上に実装することができる。次に、多種多様の装置内に、とりわけコンピュータ、自動車、電気製品のような装置内にプリント回路基板又はカードを組み込むことができる。
【０００５】
図１Ａは、従来技術の電子パッケージ１０の一部を大幅に拡大した底面図を示す。図１Ｂは、図１Ａの線１Ｂ−１Ｂに沿って取られた、従来技術の電子パッケージの一部の外観図を大幅に拡大した図を示す。図１Ｂを参照すると、パッケージ１０は、上部区分１４及び下部区分１６を有する接地層１２と、半導体チップ１８とを含む。半導体チップ１８は、第１の表面２０及び第２の表面２２を有する。半導体チップ１８の第２の表面２２上の第１の導電性パッド２４が、ワイヤ２６（接地ワイヤ）によって、接地層１２の上部区分１４に電気的に接続される。半導体チップ１８の第２の表面２２の第２の導電性パッド２８が、別のワイヤ３２（信号ワイヤ）によって、導電性信号層３０に電気的に接続される。第１のはんだ接続部３４（想像線で示される）が、接地層１２をプリント回路基板３６（想像線で示される）に電気的及び機械的に接続する。第２のはんだ接続部３８（想像線で示される）が、導電性信号層３０をプリント回路基板３６に電気的及び機械的に接続する。電子パッケージ１０は、その産業において許容される最大サイズを有する標準的な半導体チップを受け入れる。
【０００６】
図１Ｃは、別の従来技術の電子パッケージ１１の一部を大幅に拡大した底面図を示す。図１Ｄは、図１Ｃの線１Ｄ−１Ｄに沿って取られた、従来技術の電子パッケージ１１の一部の外観図を大幅に拡大した図を示す。図１Ｄを参照すると、パッケージ１１は、上部区分１５及び下部区分１７を有する接地層１３と、半導体チップ１９とを含む。半導体チップ１９は、第１の表面２１及び第２の表面２３を有する。半導体チップ１９の第２の表面２３上の第１の導電性パッド２５が、ワイヤ２７（接地ワイヤ）によって、接地層１３の上部区分１５に電気的に接続される。半導体チップ１９の第２の表面２３の第２の導電性パッド２９は、別のワイヤ３３（信号ワイヤ）によって、導電性信号層３１に電気的に接続される。第１のはんだ接続部３５（想像線で示される）が、接地層１３をプリント回路基板３７（想像線で示される）に電気的及び機械的に接続する。第２のはんだ接続部３９（想像線で示される）が、導電性信号層３１をプリント回路基板３７に電気的及び機械的に接続する。ワイヤボンドされたパッケージにおいては、性能上の理由で、可能な限り最短の長さを有するパッケージを設計することが重要である。より短いワイヤは、より小さいインダクタンスをもたらす。この従来技術のパッケージにおいて、このパッケージは、ワイヤ２７の長さを最小にするために、上部区分１５を電子パッケージ１０におけるものより半導体チップ１９の近くに設計することによって、小さい半導体チップ用にカスタマイズされていた。このことは、はんだ接続部３５によってプリント回路基板３７にはんだ付けされることになる利用可能な領域１７を減少させる。電子パッケージ１１のプロセス処理の際に、第１のはんだ接続部３５及び第２のはんだ接続部３９において、応力を生成することがある。他の部品（図示せず）をプリント回路基板３７上に組み立てる際に、これらのはんだ接続部に応力を生成することがある。プリント回路基板３７上に実装された電子パッケージ１１の作動中に、電子パッケージ１１とプリント回路基板３７との間の熱膨張率（ＣＴＥ）の不一致によって、第１のはんだ接続部３５及び第２のはんだ接続部３９に応力が生成される。これらの処理、組み立て、及びＣＴＥ応力は、第１のはんだ接続部３５及び／又は第２のはんだ接続部３９を早期に故障させることになり、生産原価（より低い歩留まり）及び信頼性の両方に影響を及ぼす。さらに、信号ワイヤ３３は、ワイヤ２７に対して非常に長いものとなり、信号インダクタンスに対する余裕を低下させる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
したがって、電子パッケージが、処理、組み立て、又は実地での作動によってもたらされる、第１のはんだ接続部のひび割れを実質的に抑制又は防止できるようにすることが望ましい。短い信号ワイヤを持ち、その結果として生じる作動上の改善された性能（より低い信号インダクタンス）を有する電子パッケージもまた望ましい。この種のパッケージは、改善された歩留まり、改善された性能、及び向上した実地での作動寿命を有することになるであろう。
【課題を解決するための手段】
【０００８】
したがって、本発明の目的は、パッケージング技術の技能を向上させることである。
【０００９】
向上した歩留まりを有し、多くの現在の製品と比べて相対的に低い費用で生産できるような方法で製造される電子パッケージを提供することが、本発明の別の目的である。
【００１０】
電子パッケージの接地層と接地面とプリント回路基板との間のはんだ接続部のひび割れを実質的に防止する電子パッケージを提供することが、本発明のさらに別の目的である。
【００１１】
半導体チップの表面上の導電性パッドと導電性信号層との間に接続され、信号自己インダクタンスを２ナノ・ヘンリー（ｎＨ）より下に維持するように適合された長さを有する信号ワイヤを含む電子パッケージを提供することが、本発明のさらに別の目的である。
【００１２】
本発明の１つの態様によると、上部区分及び下部区分を有する接地層と、第１の表面及び第２の表面を有する半導体チップとを含み、該第１の表面が、接地層の該下部区分上にあって、該接地層の該下部区分に電気的に結合され、該第２の表面が、該接地層の上部区分に電気的に接続されるように適合された第１の導電性パッドと、第２の導電性パッドとを有する、プリント回路基板と共に用いるための電子パッケージが提供される。この電子パッケージは、接地層の下部区分と実質的に同一平面内にあり、第２の導電性パッドに電気的に接続されるように適合された部分を有する導電性信号層と、該接地層の上部区分に電気的に接続された第１の区分及び該接地層の該下部区分と実質的に同一平面内にある第２の区分を有する接地面とを含み、該接地面の該第２の区分は、該接地層と該接地面と該プリント回路基板との間のはんだ接続部のひび割れを防止するための付加的な領域を有する。
【００１３】
本発明の別の態様によると、下部区分及び上部区分を有する接地層と、第１の表面及び第２の表面を有する半導体チップとを含み、該第１の表面が、該接地層の該下部区分上にあって、該接地層の該下部区分に電気的に結合され、該第２の表面が、該接地層の該上部区分に電気的に接続されるように適合された第１の伝導性パッドと、第２の導電性パッドとを含む電子パッケージが提供される。この電子パッケージは、接地層の下部区分と実質的に同一平面内にある下部区分を有する導電性信号層と、信号自己インダクタンスを２ｎＨより下に保持するように適合された長さを有するワイヤによって、半導体チップの第２の表面上の第２の導電性パッドに電気的に接続された端区分とを含む。
【００１４】
本発明の上記の目的、利点、及び特徴は、添付の図面に示されるような、現在のところ好ましい実施形態の以下の詳細な説明からより容易に明らかになるであろう。
【発明を実施するための最良の形態】
【００１５】
本発明の１つの実施形態を示すプリント回路基板１１１(想像線で示される)と共に用いるための電子パッケージ１１０の一部が、図２Ａに示される。図２Ａは、図２Ｂの線２Ａ−２Ａに沿って取られた、電子パッケージ１１０の一部の外観図を大幅に拡大した図を示す。図２Ｂは、図２Ａに示される電子パッケージ１１０の一部の底面図を示す。図２Ａを参照すると、電子パッケージ１１０は、上部区分１１４及び下部区分１１６を有する接地層１１２を含む。電子パッケージ１１０は、接地層１１２の下部区分１１６上にあり、該接地層１１２の該下部区分１１６に電気的に接続された第１の表面１２０と、第２の表面１２２とを有する半導体チップ１１８を有する。半導体チップ１１８の第２の表面１２２は、ワイヤ１２６によって接地層１１２の上部区分１１４にワイヤボンドされた第１の導電性パッド１２４と、第２の導電性パッド１２８とを含む。複数の導電性信号パッド１３１(図２Ｂを参照されたい)を含む導電性信号層１３０が、接地層１１２の下部区分１１６と実質的に同一平面内にある部分１３２を含む。部分１３２は、はんだ接続部１３３によって（想像線で示される）プリント回路基板１１１にはんだ付けされ、ワイヤ１３４によって第２の導電性パッド１２８にワイヤボンドされる。接地面１３６は、接地層１１２の上部区分１１４に電気的に接続された第１の区分１３８と、該接地層の下部区分１１６と実質的に同一平面内にある第２の区分１４０とを含み、該接地面の第２の区分は、その一部が文字ａによって示される付加的な領域（以下により詳細に示される）を有し、接地層１１２と接地面１３６と該プリント回路基板１１１との間のはんだ接続部１４２（想像線で示される）のひび割れを防止する。はんだ接続部１４２は、これらに限定されるものではないが、衝撃又は振動、及び／又はプリント回路基板１１１と電子パッケージ１１０との間のＣＴＥの不一致から生じるもののような、異なる性質の力に耐えることができる。これらの力は、印加された力を、はんだがカバーする面積によって割った値に等しい応力に変換される。したがって、特定のパッケージ・サイズについてみれば、はんだがカバーする面積が大きい程、応力は小さくなり、よって電子パッケージ／プリント回路基板組立体の信頼性が高まり、寿命が長くなる。接地面１３６の第２の区分１４０は、力を分散することができる面積全体を増大させる目的のために働く。第２の区分１４０は、周知の設計を用いて、相対的に小さいダイを相対的に大きいパッケージ内にパッケージする際に特に重要である。周知の設計においては、接地層の上部区分は、ワイヤボンドのスパンを短くするようにダイの近くにもってこられるが、その際に、該接地層のサイズ全体が著しく減少される。例えば、３平方ｍｍのダイ・サイズ（３ｍｍ×３ｍｍ）を有する９平方ｍｍのパッケージ（９ｍｍ×９ｍｍ）の場合には、はんだ接続部の面積は、わずか約１０ｍｍ２となる。本発明は、はんだの総面積を著しく増加させ、結果として著しく応力を減少させる第２の区分１４０を用いる。接地層１１２は、パラジウム、ニッケル、及び金、又はその合金からなる群から選択された金属で構成され、約６マイクロメートル（μ）の厚さを有する。パッ��ージ１１０の底部から見たとき、接地層１１２は、約９平方ミリメートル（ｍｍ２）から４１ｍｍ２までの面積をもつ四辺形（図２Ｂに示される部分図）の形状を有する。半導体チップ１１８は、銀充填エポキシ１４４によって、接地層１１２の下部区分１１６に電気的に結合される。本発明に用いることができる市販の銀充填エポキシの例は、いずれも、カリフォルニア州９０２２１、Ｒａｎｃｈｏ  Ｄｏｍｉｎｇｕｅｚ、２００２１  Ｓｕｓａｎａ  Ｒｏａｄ所在の、Ａｂｌｅｓｔｉｃｋ  Ｃｏｍｐａｎｙから入手可能なＡｂｌｅｂｏｎｄ８２９０及びＡｂｌｅｂｏｎｄ８４−１ＬＭＩＳ、及び、カリフォルニア州９２１２６、サン・ディエゴ、９９３８  Ｖｉａ  Ｐａｓａｒ所在のＬｏｃｔｉｔｅ  Ｃｏｒｐｏｒａｔｉｏｎから入手可能なＨｙｓｏｌ  ＱＭＩ５１９である。第１の導電性パッド１２４は、約０．４５ｍｍから約２．３ｍｍまでの長さを有する少なくとも１つの金ワイヤによって、接地層１１２の上部区分１１４に電気的に接続される。第１の導電性パッド１２４は、半導体チップ１１８の第２の表面１２２上にある複数の第１の導電性パッド（図示せず）のうちの１つである。この電気接続は、半導体チップ１１８のための接地接続として働く。上部区分１１４を下部区分１１６の面より上に上げる利点は、ワイヤボンド１２６の長さを短くできる点である。別の利点は、電子パッケージ１１０及びプリント回路基板１１１が組み立てられ、熱応力及び／又は機械的応力を受ける場合に、上部区分１１４及び隣接する第１の区分１３８の下方にあるはんだの体積により、はんだロッキング機構が与えられることである。パッケージ１１０の底部から見たとき、複数の導電性信号パッド１３１（図２Ｂ）の各々は、約０．１１ｍｍ２から約０．１９ｍｍ２までの面積を有する。信号層１３０は、約０．７５ｍｍから約２．５ｍｍまでの長さを有する金ワイヤによって、半導体チップ１１８の第２の表面１２２上にある第２の導電性パッド１２８に電気的に接続される。上述のように、第２の導電性パッド１２８は、半導体チップ１１８の第２の表面１２２上にある複数の導電性パッドの１つであり、複数の信号パッド１３１のうちの選択されたものが、寸法を有する複数の金ワイヤによって、複数の導電性パッドのうちの選択されたものに電気的に接続される。接地面は、パラジウム、ニッケル、及び金、又はその合金からなる群から選択された金属で構成される。
【００１６】
図３を参照すると、電子パッケージ１１０の全体を大幅に拡大した底面図が示される。接地面１３６の第２の区分１４０は、面積（ｃ×ｅ）から（ｂ×ｄ）を引いたものとして定義される四辺形の環として示される。四辺形の環の面積は、約８ｍｍ２から約３４ｍｍ２までとすることができる。
【００１７】
プリント回路基板２１１（想像線で示される）と共に用いるための電子パッケージ２１０の一部が、本発明の別の実施形態を表すものとして、図４Ａに示される。図４Ａは、図４Ｂの線４Ａ−４Ａに沿って取られた電子パッケージ２１０の一部の外観図を大幅に拡大した図を示す。図４Ｂは、図４Ａに示される電子パッケージ２１０の一部の底面図を示す。図４Ａを参照すると、電子パッケージ２１０は、上部区分２１４及び下部区分２１６を有する接地層２１２を含む。電子パッケージ２１０は、接地層２１２の下部区分２１６上にあり、該接地層２１２の該下部区分２１６に電気的に結合される第１の表面２２０と、第２の表面２２２とを有する半導体チップ２１８を含む。半導体チップ２１８の第２の表面２２２は、ワイヤ２２６によって、接地層２１２の上部区分２１４にワイヤボンドされた第１の導電性パッド２２４と、第２の導電性パッド２２８とを含む。導電性信号層２３０は、接地層２１２の下部区分２１６と実質的に同一平面内にある下部区分２３２と、ワイヤの長さを短くすることにより信号の自己インダクタンスを２ｎＨより下に維持するように適合された長さを有するワイヤ２３６によって、半導体チップ２１８の第２の表面２２２上の第２の導電性パッド２２８に電気的に接続された端区分２３４とを含む。ワイヤ２３６は、信号伝送ワイヤである。ワイヤ自体内の電流が変化する（ＡＣ電流）際に、電流伝送ワイヤ内に電圧を誘起するものとして、自己インダクタンスを定義することができる。自己誘起電圧は、ワイヤ内の電流の変化に抵抗する。高周波の用途においては、電流が常に変化しており、よって、１００メガヘルツ以上の高周波の用途におけるインダクタンスは、連続的な抵抗をもたらす。電流の流れに対する抵抗は、誘導リアクタンスと呼ばれ、誘導リアクタンスは、回路（ボンドワイヤ）のインダクタンス量に直接比例する。短いワイヤボンド（ワイヤ２３６）は、低いインダクタンスを意味することになり、これは、低い誘導リアクタンス及びワイヤボンドを通る電流の流れに対する低い抵抗を意味する。接地層２１２は、パラジウム、ニッケル、又は金、或いはその合金からなる群から選択された金属で構成され、約６μの厚さを有する。パッケージ２１０の底部から見たとき、接地層２１２は、約９ｍｍ２から約４１ｍｍ２までの面積をもつ四辺形（図４Ｂに部分図のみが示される）の形状を有する。上述のように、半導体チップ２１８は、銀充填エポキシによって、接地層２１２の下部区分２１６に電気的に結合される。第１の導電性パッド２２４は、約０．４５ｍｍから約２．３ｍｍまでの長さを有する金ワイヤによって、接地層２１２の上部区分２１４に電気的に接続される。第１の導電性パッド２２４は、半導体チップ２１８の第２の表面２２２上にある複数の第１の導電性パッド（図示せず）のうちの１つである。導電性信号層２３０の下部区分２３２は、各々が約０．１１ｍｍ２から約０．１９ｍｍ２までの面積を有する複数の信号パッド（図４Ｂを参照されたい）を備える。導電性信号層２３０の端区分２３４は、約０．５ｍｍから約１．７５ｍｍまでの長さを有し、約０．７５ｍｍから約１．７５ｍｍまでの長さを有する金ワイヤ２３６によって、半導体チップ���１８の第２の表面２２２上にある第２の導電体パッド２２８に電気的に接続される。導電性信号層２３０は、パラジウム、ニッケル、及び金、又はその合金からなる群から選択された金属で構成される。導電性信号層２３０の端区分２３４は、接地層２１２の上部区分２１４のエッジ２４０から少なくとも０．２０ｍｍの距離をおいて配置されたエッジ２３８を含む。第１のはんだ接続部２４２（想像線で示される）は、接地層２１２の下部区分２１６をプリント回路基板２１１に電気的かつ機械的に接続する。第２のはんだ接続部２４４（想像線で示される）は、導電性信号層２３０の下部区分２３２をプリント回路基板２１１と電気的かつ機械的に接続する。導電性信号層２３０の端区分２３４は、導電性信号層の部分２３２の上方に約０．７５ｍｍの距離をおいて配置され、第１のはんだ接続部の形成中に、該第１のはんだ接続部２４２からのはんだが、該端区分に接触するのを防止する。
【図面の簡単な説明】
【００１８】
【図１Ａ】従来技術の電子パッケージの一部を大幅に拡大した底面図を示す。
【図１Ｂ】図１Ａの線１Ｂ−１Ｂに沿って取られた図１Ａの従来技術の電子パッケージの一部の外観図を大幅に拡大した図を示す。
【図１Ｃ】別の従来技術の電子パッケージの一部を大幅に拡大した底面図を示す。
【図１Ｄ】図１Ｃの線１Ｄ−１Ｄに沿って取られた図１Ｃの従来技術の電子パッケージの一部の外観図を大幅に拡大した図を示す。
【図２Ａ】図２Ｂの線２Ａ−２Ａに沿って取られた本発明の電子パッケージの一部の１つの実施形態の外観図を大幅に拡大した図を示す。
【図２Ｂ】図２Ａの電子パッケージの一部を大幅に拡大した底面図を示す。
【図３】四辺形の環のような第２の接地面の第２の区分の付加的な領域を示す、電子パッケージ（図２Ｂに部分的にだけ示される）の全体を大幅に拡大した完全な底面図を示す。
【図４Ａ】図４Ｂの線４Ａ−４Ａに沿って取られた本発明の電子パッケージの一部の別の実施形態の外観図を大幅に拡大した図を示す。
【図４Ｂ】図４Ａの電子パッケージの一部を大幅に拡大した底面図を示す。
【符号の説明】
【００１９】
１０、１１、１１０、２１０：電子パッケージ
１２、１３、１１２、２１２：接地層
１８、１９、１１８、２１８：半導体チップ
２４、２５、１２４、２２４：第１の導電性パッド
２８、２９、１２８、２２８：第２の導電性パッド
３０、３１、１３０、２３０：導電性信号層
３４、３５、１４２、２４２：第１のはんだ接続部
３８、３９、１３３、２４４：第２のはんだ接続部
３６、３７、１１１、２１１：プリント回路基板
【図１Ａ】
2005197744.tif 000003
【図１Ｂ】
2005197744.tif 000004
【図１Ｃ】
2005197744.tif 000005
【図１Ｄ】
2005197744.tif 000006
【図２Ａ】
2005197744.tif 000007
【図２Ｂ】
2005197744.tif 000008
【図３】
2005197744.tif 000009
【図４Ａ】
2005197744.tif 000010
【図４Ｂ】
2005197744.tif 000011