(57)【要約】【課題】  上位階層でのＰ＆Ｒ（Place&Routing ）時にクロストークを正確に解析し、最小限のエリアペナルティでクロストークの発生を防止できる集積回路レイアウト装置及び方法を提供する。【解決手段】  ライブラリ読み込み部１０１と、デザインルール読み込み部１０２と、ネットリスト読み込み部１０３と、下階層のブロックの境界配線を認識する境界認識部１０４と、簡易化した下階層ブロックの境界配線を上位層において認識する下位層認識部１０５と、を有する。【選択図】  図１
2005063275.tif 000002
【特許請求の範囲】
【請求項１】
積層構造の集積回路の配線パターンをレイアウトする装置であって、
ライブラリを読み込む手段と、
配線パターンをレイアウトする上での規則を読み込む手段と、
ネットリストを読み込む手段と、
下階層のブロックの境界配線を認識する境界認識手段と、
簡易化した下階層ブロックの境界配線を上位層において認識する手段と、
を有することを特徴とする集積回路のレイアウト装置。
【請求項２】
前記下階層のブロックがＲＡＭ、ＲＯＭ、ＣＰＵ、ＰＬＬ及びＩ／Ｏセルのいずれかである場合、前記境界認識手段はこれらの境界を認識することを特徴とする請求項１記載の集積回路のレイアウト装置。
【請求項３】
前記下階層のブロックにおいて、境界とのスペーシングを計測するスペーシング計測手段と、
該スペーシング計測手段の出力に基づいて、該ブロックにおいてシールディング可能であるか否かを判断する手段とを有し、
該ブロックにおいてシールディング可能である場合には、該ブロック内でシールディングを行い、前記上位層における配線を許可することを特徴とする請求項１又は２記載の集積回路のレイアウト装置。
【請求項４】
積層構造の集積回路の配線パターンをレイアウトする方法であって、
ネットリストを読み込むステップと、
ライブラリを読み込むステップと、
配線パターンをレイアウトする上での規則を読み込むステップと、
下階層に対して配置配線を行うステップと、
該下階層に配置配線したブロックの境界配線を認識する境界認識ステップと、
該境界認識ステップにおいて認識した境界配線に基づいた形状のデータを記憶手段に記憶するステップと、
該記憶手段に記憶した形状のデータに配線禁止領域を設定し、該記憶手段に記憶させる干渉防止領域設定ステップと、
上階層において前記配線禁止領域を避けて配置配線を行うステップとを有することを特徴とする集積回路のレイアウト方法。
【請求項５】
前記下階層のブロックがＲＡＭ、ＲＯＭ、ＣＰＵ、ＰＬＬ及びＩ／Ｏセルのいずれかである場合、前記境界認識ステップにおいてはこれらの境界を認識することを特徴とする請求項４記載の集積回路のレイアウト方法。
【請求項６】
前記下階層のブロックにおいて、境界とのスペーシングを計測して該ブロックにおいてシールディング可能であるか否かを判断し、
該ブロックにおいてシールディング可能である場合には、該ブロック内でシールディングを行い、前記上位層における配線を許可することを特徴とする請求項４又は５記載の集積回路のレイアウト方法。
【請求項７】
積層構造の集積回路の配線パターンをレイアウトする方法であって、
ネットリストを読み込むステップと、
ライブラリを読み込むステップと、
配線パターンをレイアウトする上での規則を読み込むステップとを行い、
その後、最下層に対して、
配置配線を行う配置配線ステップと、
該配置配線したブロックの境界配線を認識する境界認識ステップと、
該境界認識ステップにおいて認識した境界配線に基づいた形状のデータを記憶手段に記憶する記憶ステップと、
該記憶手段に記憶した形状のデータに配線禁止領域を設定し、該記憶手段に記憶させる干渉防止領域設定ステップとを行い、
その後、最下層以外の階層については、
その階層よりも下位の階層において設定された配線禁止領域を認識する干渉防止領域認識ステップを実行し、前記配置配線ステップにおいて前記干渉防止領域認識ステップにおいて該認識した配線禁止領域を避けて配置配線を行ったのち、前記境界認識ステップから前記干渉防止領域設定ステップまでの各ステップを行うという一連の動作を、下階層から順番に行うことを特徴とする集積回路のレイアウト方法。
【請求項８】
前記配置配線したブロックがＲＡＭ、ＲＯＭ、ＣＰＵ、ＰＬＬ及びＩ／Ｏセルのいずれかである場合、前記境界認識ステップにおいてはこれらの境界を認識することを特徴とする請求項７記載の集積回路のレイアウト方法。
【請求項９】
前記記憶ステップの後段に、前記配置配線したブロックにおいて境界とのスペーシングを計測するスペーシング計測ステップと、
該スペーシング計測ステップの出力に基づいて、該ブロックにおいてシールディング可能であるか否かを判断するステップとを有し、
該配置配線したブロックにおいてシールディング可能である場合には、前記干渉防止領域設定ステップにおいては、該ブロックに前記配線禁止領域を設定する代わりにシールディングを行うことを特徴とする請求項７又は８記載の集積回路のレイアウト方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣやＬＳＩなどの集積回路をレイアウトする集積回路のレイアウト装置及び方法に関し、特に、層間クロストークの発生を低減する集積回路のレイアウト装置及び方法に関する。
【背景技術】
【０００２】
従来、ＬＳＩなどをレイアウトする際には、ＣＡＤなどを用いて自動的に配線の配置（レイアウト）を決定する自動配置配線手法が用いられている。
【０００３】
自動配置配線手法においては、クロストークの解析及び修正をするためには、影響を受ける側又は与える側の配線のカップリング容量を解析して、ノイズ及び遅延の対策を講じていた。
【０００４】
この対策としては、（１）他の配線の影響を受けないようにスペーシングをとる（配線の間隔を広くする）、（２）問題となる配線間にＧＮＤ配線を挿入してシールディングとする、（３）Agressor又はVictimラインのドライブ能力を調整する、など様々な手法が考案されている。このような手法の一例としては、特許文献１に開示される「レイアウト検証装置」がある。
【０００５】
特許文献１に記載の発明のようにフラットレイアウトの際は、従来の手法でも問題ないが、階層レイアウトとなると下階層の配線認識等に注意する必要がある。
【０００６】
本願発明と関連のある従来技術として、特許文献２に開示される「半導体装置」がある。特許文献２に記載の発明は、階層レイアウトを実施する際に、下階層ブロック内にあらかじめ配線禁止区域を設けることにより、上位層においてクロストークが発生することを回避するものである。
【特許文献１】特開２００３−０４４５４０号公報
【特許文献２】特開２００２−２７０７７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献２に記載の発明は、下階層を構築する際に実際の配線を考慮しないため、必要のないエリアに対しても配線禁止領域を設定してしまうこととなる。
【０００８】
階層レイアウトは、チャネル領域を設定する必要があるなど平面レイアウトに比べてレイアウト上の制約が大きいため、特許文献１に記載の発明によって集積回路をレイアウトすると、チップサイズが大きくなってしまい、集積回路の製造コストが高くなってしまう。
【０００９】
本発明は係る問題に鑑みてなされたものであり、上位階層でのＰ＆Ｒ（Place&Routing ）時にクロストークを正確に解析し、最小限のエリアペナルティでクロストークの発生を防止できる集積回路のレイアウト装置及び方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記目的を達成するため、本発明は、第１の態様として、積層構造の集積回路の配線パターンをレイアウトする装置であって、ライブラリを読み込む手段と、配線パターンをレイアウトする上での規則を読み込む手段と、ネットリストを読み込む手段と、下階層のブロックの境界配線を認識する境界認識手段と、簡易化した下階層ブロックの境界配線を上位層において認識する手段と、を有することを特徴とする集積回路のレイアウト装置を提供するものである。
【００１１】
上記本発明の第１の態様においては、下階層のブロックがＲＡＭ、ＲＯＭ、ＣＰＵ、ＰＬＬ及びＩ／Ｏセルのいずれかである場合、境界認識手段はこれらの境界を認識することが好ましい。
【００１２】
また、上記本発明の第１の態様においては、下階層のブロックにおいて、境界とのスペーシングを計測するスペーシング計測手段と、該スペーシング計測手段の出力に基づいて、該ブロックにおいてシールディング可能であるか否かを判断する手段とを有し、該ブロックにおいてシールディング可能である場合には、該ブロック内でシールディングを行い、上位層における配線を許可することが好ましい。
【００１３】
また、上記目的を達成するため、本発明は、第２の態様として、積層構造の集積回路の配線パターンをレイアウトする方法であって、ネットリストを読み込むステップと、ライブラリを読み込むステップと、配線パターンをレイアウトする上での規則を読み込むステップと、下階層に対して配置配線を行うステップと、該下階層に配置配線したブロックの境界配線を認識する境界認識ステップと、該境界認識ステップにおいて認識した境界配線に基づいた形状のデータを記憶手段に記憶するステップと、該記憶手段に記憶した形状のデータに配線禁止領域を設定し、該記憶手段に記憶させる干渉防止領域設定ステップと、上階層において配線禁止領域を避けて配置配線を行うステップとを有することを特徴とする集積回路のレイアウト方法を提供するものである。
【００１４】
上記本発明の第２の態様においては、下階層のブロックがＲＡＭ、ＲＯＭ、ＣＰＵ、ＰＬＬ及びＩ／Ｏセルのいずれかである場合、境界認識ステップにおいてはこれらの境界を認識することが好ましい。
【００１５】
また、上記本発明の第２の態様においては、下階層のブロックにおいて、境界とのスペーシングを計測して該ブロックにおいてシールディング可能であるか否かを判断し、該ブロックにおいてシールディング可能である場合には、該ブロック内でシールディングを行い、上位層における配線を許可することが好ましい。
【００１６】
また、上記目的を達成するため、本発明は、第３の態様として、積層構造の集積回路の配線パターンをレイアウトする方法であって、ネットリストを読み込むステップと、ライブラリを読み込むステップと、配線パターンをレイアウトする上での規則を読み込むステップとを行い、その後、最下層に対して、配置配線を行う配置配線ステップと、該配置配線したブロックの境界配線を認識する境界認識ステップと、該境界認識ステップにおいて認識した境界配線に基づいた形状のデータを記憶手段に記憶する記憶ステップと、該記憶手段に記憶した形状のデータに配線禁止領域を設定し、該記憶手段に記憶させる干渉防止領域設定ステップとを行い、その後、最下層以外の階層については、その階層よりも下位の階層において設定された配線禁止領域を認識する干渉防止領域認識ステップを実行し、配置配線ステップにおいて干渉防止領域認識ステップにおいて該認識した配線禁止領域を避けて配置配線を行ったのち、境界認識ステップから干渉防止領域設定ステップまでの各ステップを行うという一連の動作を、下階層から順番に行うことを特徴とする集積回路のレイアウト方法を提供するものである。
【００１７】
上記本発明の第３の態様においては、配置配線したブロックがＲＡＭ、ＲＯＭ、ＣＰＵ、ＰＬＬ及びＩ／Ｏセルのいずれかである場合、境界認識ステップにおいてはこれらの境界を認識することが好ましい。
【００１８】
また、上記本発明の第３の態様においては、記憶ステップの後段に、配置配線したブロックにおいて境界とのスペーシングを計測するスペーシング計測ステップと、該スペーシング計測ステップの出力に基づいて、該ブロックにおいてシールディング可能であるか否かを判断するステップとを有し、該配置配線したブロックにおいてシールディング可能である場合には、干渉防止領域設定ステップにおいては、該ブロックに配線禁止領域を設定する代わりにシールディングを行うことが好ましい。
【発明の効果】
【００１９】
本発明によれば、最小限のエリアペナルティでクロストークの発生を防止できる集積回路のレイアウト装置及び方法を提供できる。
【発明を実施するための最良の形態】
【００２０】
本発明は、階層レイアウト時に下階層ブロックの境界配線を認識させることにより、上位階層でのＰ＆Ｒ時にクロストークを正確且つ高速に解析する。これにより、階層レイアウト時にも最小限のエリアペナルティでクロストーク違反の発生を防止する。
以下、本発明の好適な実施例について説明する。
【実施例】
【００２１】
図１に、本発明に係る集積回路レイアウト装置の構成を示す。集積回路レイアウト装置１００は、ライブラリ読み込み部１０１、デザインルール読み込み部１０２、ネットリスト読み込み部１０３、境界認識部１０４、下位層認識部１０５、制御部１０６及びデータベース１０７を有する。
ライブラリ読み込み部１０１は、スタンダードセル、Ｉ／Ｏセル、ＲＡＭ、ＲＯＭ、ＣＰＵ、ＰＬＬなどに関して集積回路を設計する上での単位（インバータ、フリップフロップ、ＮＡＮＤなど）として登録されている情報を不図示の情報記録手段（ＨＤＤ、情報記録媒体の読み取り装置など）から取得する。デザインルール読み込み部１０２は、配線パターンをレイアウトする上での規則を不図示の情報記録手段から取得する。ネットリスト読み込み部１０３は、回路図のデータをテキスト形式で表現したネットリストを不図示の情報記録手段から取得する。境界認識部１０４は、ブロックの境界に配置される配線を検出して認識する。下位層認識部１０５は、下位層の配線パターンとの間でクロストークが発生するか否かを判断する。制御部１０６は、集積回路レイアウト装置１００の各部の動作を制御して集積回路をレイアウトする処理を実行する。データベース１０７は、集積回路の配線パターンをレイアウトするために必要となる情報を格納する。
【００２２】
図２に、集積回路レイアウト装置１００の好適な動作の一例を示す。
まず、制御部１０６は、設計者が作成したネットリストをレイアウト読み込み部１０３を用いて集積回路レイアウト装置１００に読み込む（ステップＳ１）。階層レイアウトを前提とした場合、ネットリストとして、トップネットを読み込んでも良いし、下階層のみのネットリストを読み込んでも良い。
【００２３】
次に、制御部１０６は、実際に使用するプロセスのデザインルールをデザインルール読み込み部１０２を用いて集積回路レイアウト装置１００に読み込む。さらに、制御部１０６は、スタンダードセル、Ｉ／Ｏセル、ＲＡＭのようなハードマクロに関してそのライブラリをライブラリ読み込み部１０１を用いて集積回路レイアウト装置１００に読み込む（ステップＳ２）。
次に制御部１０６は、下階層ブロックの配置配線を実行する（ステップＳ３）。
ここでの配置配線は、従来技術に基づき、ブロック内でクロストーク違反が起こらないように作成する。
【００２４】
次に、ブロックの配置配線終了後、制御部１０６は、境界に関連する全ての配線を境界認識部１０４を用いて抽出する（ステップＳ４）。境界に関連する配線を抽出する手法としては、複数の手法を適用可能であるが、例えば境界に沿って上位層の配線が平行に走った場合にカップリング容量が付くもの全てを抽出する。
【００２５】
この際には、図３に示すように、ブロック内の信号線がブロック外の信号線に影響を及ぼす場合とブロック内の信号線がブロック外の信号線からの影響を受ける場合とを考慮する。また、当然のことながらブロックの配線層を考慮して抽出する。抽出対象はデザインルールのように設定しても良いし、抽出時に逐次解析しても良い。
【００２６】
次に、制御部１０６は、抽出された内容をデータベース１０７に保存する（ステップＳ５）。データベース１０７には、ブロック内で上位の配線とのクロストークに関連しない部分を完全にくりぬき、いわばドーナツモデルの様な形状を示すデータが保存される、これにより、データ量が削減され、上位層での解析・修正が高速化される。
【００２７】
次に、制御部１０６は、ステップＳ５においてデータベース１０７に保存した情報が示す領域に対して配線禁止領域を設定する（ステップＳ６）。ここでは内部ブロックの配線層を認識し、また配線禁止領域においてもカップリングの影響が無いように、最低限のエリアペナルティで済むように設定する。この一例を図４に示す。
【００２８】
その後、ステップＳ６においてデータベースに保存した情報に基づいて、上位階層にて配置配線を実施する（ステップＳ７）。この時点では、階層ブロックとの境界には既に適切な配線禁止領域が設定されているため、制御部１０６が、下位層認識部１０５を用いて下位層に設定されている配線禁止領域を認識することにより、従来技術による手法を適用できる。
【００２９】
以上の手順により、下階層を持つ自動配置配線において、上位階層のレイアウト時に下階層との境界を考慮してクロストーク対策を行うことが可能となり、正確且つ高速なクロストーク対策を講じた自動配置配線が可能となる。
【００３０】
このように、本発明によれば、階層レイアウト時に下階層ブロックの境界配線を認識させることにより、上位階層でのＰ＆Ｒ時にクロストークを正確且つ高速に解析し、エリアペナルティを削減し、最小限となるように改善できる。これにより、階層レイアウト時にもクロストーク違反を発生させること無く配線をレイアウトすることが可能となる。
【００３１】
なお、上記実施例は本発明の好適な実施の一例であり、本発明はこれに限定されることはない。
例えば、本発明は下位層のブロックがハードマクロやＩ／Ｏであっても適用可能である。また、境界に関連する配線と境界との間にシールディング可能な領域が存在するのであれば、このブロック内でシールディングを行うことで配線禁止領域を設定しないようにしても良い。この場合には、エリアペナルティをさらに低減することが可能となる。なお、シールディングには、抽出された配線と境界との間隔を広くする手法や、抽出された配線と境界との間にグランドラインを配置する手法を適用可能である。
このように、本発明は様々な変形が可能である。
【図面の簡単な説明】
【００３２】
【図１】本発明に係る集積回路レイアウト装置の構成を示す図である。
【図２】本発明に係る集積回路レイアウト装置の動作の流れを示すフローチャートである。
【図３】抽出する配線の例を示す図である。
【図４】配線禁止領域の設定例を示す図である。
【符号の説明】
【００３３】
１００    集積回路レイアウト装置
１０１    ライブラリ読み込み部
１０２    デザインルール読み込み部
１０３    ネットリスト読み込み部
１０４    境界認識部
１０５    下位層認識部
１０６    制御部
１０７    データベース
【図１】
2005063275.tif 000003
【図２】
2005063275.tif 000004
【図３】
2005063275.tif 000005
【図４】
2005063275.tif 000006