(57)【要約】【課題】低電源電圧での駆動に適した可変抵抗回路を提供することを目的とする。【解決手段】入力端子と出力端子の間に直列接続された第１及び第２の抵抗素子と；前記第１及び第２の抵抗素子の間に一端が接続された第３の抵抗素子と；前記第３の抵抗素子の他端にドレインが接続されたソース接地のトランジスタとで構成され；前記トランジスタのゲートに加える制御信号により前記トランジスタのインピーダンスを変化させて、前記入力端子と前記出力端子間の抵抗値を制御することを特徴とする可変抵抗回路である。【選択図】  図１
2005295252.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と出力端子の間に直列接続された第１及び第２の抵抗素子と；
前記第１及び第２の抵抗素子の間に一端が接続された第３の抵抗素子と；
前記第３の抵抗素子の他端にドレインが接続されたソース接地のトランジスタとで構成され；
前記トランジスタのゲートに加える制御信号により前記トランジスタのインピーダンスを変化させて、前記入力端子と前記出力端子間の抵抗値を制御することを特徴とする可変抵抗回路。
【請求項２】
入力端子と出力端子の間に直列接続された第１及び第２の抵抗素子と；
前記第１及び第２の抵抗素子の間にドレインが接続され、このドレインとゲートとが接続されたソース接地のトランジスタとで構成され；
可変電流源により、前記トランジスタのドレインに制御信号として加えられる電流を変化させて、前記入力端子と前記出力端子間の抵抗値を制御することを特徴とする可変抵抗回路。
【請求項３】
前記第１及び第２の抵抗素子と前記トランジスタのドレインとの間に第３の抵抗素子を介在せしめることを特徴とする請求項２記載の可変抵抗回路。
【請求項４】
前記可変電流源による制御信号としての電流は、前記第３の抵抗素子を介して前記トランジスタに加えられるか若しくは前記トランジスタのドレインに直接加えられることを特徴とする請求項３記載の可変抵抗回路。
【請求項５】
前記第３の抵抗素子と、この第３の抵抗素子の他端にドレインが接続されたソース接地のトランジスタとの直列接続を複数個並列に設けたことを特徴とする請求項１記載の可変抵抗回路。
【請求項６】
演算増幅器と；この演算増幅器の入力側に接続された請求項１乃至５記載の可変抵抗回路と；この演算増幅器の出力と入力との間に設けられた容量性負荷とを備えたことを特徴とするフィルタ回路。
【請求項７】
演算増幅器と；この演算増幅器の入力側に接続された請求項１乃至５記載の可変抵抗回路と；この演算増幅器の出力と入力との間に設けられた請求項１乃至５記載の可変抵抗回路とを備えたことを特徴とする可変利得増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は可変抵抗回路及びこれを用いたフィルタ回路と可変利得増幅回路に関する。
【背景技術】
【０００２】
抵抗値を可変とすることのできる可変抵抗回路は、例えば、アクティブフィルタの遮断周波数を可変にするチューニング回路や、抵抗の比によって利得を切り替える可変利得増幅器に用いられる。
【０００３】
このような可変抵抗回路としては、線形領域での電界効果トランジスタのドレイン・ソース間のオン抵抗を可変抵抗として用い、トランジスタのゲート電圧を制御することで抵抗値を変化させる方法が知られている（特許文献１など参照）。
【特許文献１】米国特許第４７１０７２６号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００４】
特許文献１のように、電界効果トランジスタのオン抵抗そのものを可変抵抗として用いる回路では、電界効果トランジスタのドレイン・ソースが信号経路に直列に接続されている。電源電圧が低くなってくると、電界効果トランジスタのゲート・ソース間電圧を十分大きくとることができなくなる場合がある。
【０００５】
このゲート・ソース間電圧が低くなりすぎると電界効果トランジスタがオン状態にならず、可変抵抗としての動作が出来なくなってしまう。
【０００６】
したがって、本発明は低電源電圧条件下においても動作できる可変抵抗回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の第１の態様は：入力端子と出力端子の間に直列接続された第１及び第２の抵抗素子と；前記第１及び第２の抵抗素子の間に一端が接続された第３の抵抗素子と；前記第３の抵抗素子の他端にドレインが接続されたソース接地のトランジスタとで構成され；前記トランジスタのゲートに加える制御信号により前記トランジスタのインピーダンスを変化させて、前記入力端子と前記出力端子間の抵抗値を制御することを特徴とする可変抵抗回路である。
【０００８】
この態様では、トランジスタのドレインが直接第１及び第２の抵抗素子に接続されている必要はなく、第３の抵抗素子を介して接続されていてもよい。
【０００９】
本発明の他の態様は：入力端子と出力端子の間に直列接続された第１及び第２の抵抗素子と；前記第１及び第２の抵抗素子の間にドレインが接続され、このドレインとゲートとが接続されたソース接地のトランジスタとで構成され；可変電流源により、前記トランジスタのドレインに制御信号として加えられる電流を変化させて、前記入力端子と前記出力端子間の抵抗値を制御することを特徴とする可変抵抗回路である。
【００１０】
この態様でも、トランジスタのドレインが直接第１及び第２の抵抗素子に接続されている必要はなく、第３の抵抗素子を介して接続されていてもよい。なおこの場合制御信号たる可変電流源の電流は、第３の抵抗素子を介してトランジスタに供給されてもよいし、直接ドレインに供給する構成としてもよい。
【００１１】
このような本発明によれば入出力端子間の抵抗値を変化させるためのトランジスタは入出力端子間に直列接続されてはいないため、低電源電圧下でも安定して可変抵抗機能を発揮する可変抵抗回路を提供することができる。
【００１２】
なお本発明に係る可変抵抗回路は、フィルタ回路や可変利得増幅器に用いることができる。
【００１３】
たとえば、演算増幅器と；この演算増幅器の入力側に接続された上述の可変抵抗回路と；この演算増幅器の出力と入力との間に設けられた容量性負荷とを備えたフィルタ回路である。
【００１４】
また、演算増幅器と；この演算増幅器の入力側に接続された上述の可変抵抗回路と；この演算増幅器の出力と入力との間に設けられた上述の可変抵抗回路とを備えた可変利得増幅回路である。
【発明の効果】
【００１５】
このように、本発明によれば、低電圧駆動に適した可変抵抗回路及びこれを用いたフィルタ回路、可変利得増幅回路を得ることができる。
【発明を実施するための最良の形態】
【００１６】
本発明の実施形態を説明する。
【００１７】
図１は本発明の実施形態である可変抵抗回路を示す回路図である。
【００１８】
信号入出力端子Ｖ１，Ｖ２間に接続される定抵抗Ｒ１，Ｒ２（抵抗値Ｒ１，Ｒ２）と、その２つの定抵抗Ｒ１，Ｒ２の間に接続されるインピーダンス素子Ｚ１と、このインピーダンス素子Ｚ１に接続されるソース接地のトランジスタＮ１によって構成される。
【００１９】
定抵抗Ｒ１，Ｒ２は、直列接続されるインピーダンス素子Ｚ１及びトランジスタＮ１を介して接地されている。
【００２０】
このように構成された回路では、インピーダンス素子Ｚ１とトランジスタＮ１によって構成されるインピーダンスＺ（インピーダンス値Ｚ）をトランジスタＮ１のゲート端子に与える電圧により変化させることができる。
【００２１】
この可変のインピーダンスＺと定抵抗Ｒ１，Ｒ２を用いてスターデルタ変換を行うと、入出力端子Ｖ１，Ｖ２間に接続される等価的なインピーダンスは以下の式となる。なお等価インピーダンス回路は図１（ｂ）に示す回路となる。
【００２２】
入出力端子Ｖ１，Ｖ２間に可変抵抗Ｒ１２（抵抗値Ｒ１２）が直列に接続され、この可変抵抗Ｒ１２のＶ１側は可変抵抗Ｒ１ｇ（抵抗値Ｒ１ｇ）を介して接地され、可変抵抗Ｒ１２のＶ２側は可変抵抗Ｒ２ｇ（抵抗値Ｒ２ｇ）を介して接地される回路が等価インピーダンス回路となる。
【００２３】
Ｒ１ｇ＝（Ｒ１*Ｒ２＋Ｒ２*Ｚ＋Ｚ*Ｒ１）Ｒ２-1
＝（Ｚ*Ｒ１）Ｒ２-1＋Ｒ１＋Ｚ
Ｒ２ｇ＝（Ｒ１*Ｒ２＋Ｒ２*Ｚ＋Ｚ*Ｒ１）Ｒ１-1
＝（Ｒ２*Ｚ）Ｒ１-1＋Ｒ２＋Ｚ
Ｒ１２＝（Ｒ１*Ｒ２＋Ｒ２*Ｚ＋Ｚ*Ｒ１）Ｚ-1
＝（Ｒ１*Ｒ２）Ｚ-1＋Ｒ１＋Ｒ２
入出力端子Ｖ１，Ｖ２のインピーダンスが等価的な抵抗Ｒ１ｇ，Ｒ２ｇよりも十分に低いインピーダンスであれば、抵抗Ｒ１ｇ，Ｒ２ｇの影響は微小となる。したがって入出力端子間のインピーダンスは実質的にインピーダンスＲ１２とみなすことができる。
【００２４】
このように、入出力端子Ｖ１，Ｖ２のインピーダンスが十分に低インピーダンスであれば、トランジスタＮ１のゲート端子に与える電圧によりインピーダンスＺを変化させることで、入出力端子間Ｖ１，Ｖ２間に接続させるインピーダンスを変化させることが可能となる。
【００２５】
更にこのような回路構成とした場合にはトランジスタＮ１そのものはソース接地されているため、ゲート端子に与える電圧をトランジスタの閾値電圧以上から電源電圧以下で変化できるように構成することが可能であり、入出力端子の電圧に依存して可変抵抗が動作しなくなるという恐れがない。
【００２６】
次いで図２に本発明の他の実施形態の回路図を示す。
【００２７】
この回路構成では可変のインピーダンスＺに相当する部分がダイオード接続されたトランジスタＮ１により構成されている。このトランジスタＮ１の出力インピーダンスはその電圧電流変換利得ｇｍにより決定する。トランジスタのｇｍは流す電流により決定するため、ダイオード接続されたトランジスタに供給する電流を変化させることで、そのインピーダンスを変化させることが可能となる。この時の等価的な可変抵抗の値は下記のごとくになる。なお等価インピーダンス回路は図１と同様である。
【００２８】
Ｒ１ｇ＝（Ｒ１*Ｒ２＋Ｒ２*（１／ｇｍ）＋（１／ｇｍ）*Ｒ１）Ｒ２-1
＝Ｒ１（ｇｍ*Ｒ２）-1＋Ｒ１＋（１／ｇｍ）
Ｒ２ｇ＝（Ｒ１*Ｒ２＋Ｒ２*（１／ｇｍ）＋（１／ｇｍ）*Ｒ１）Ｒ１-1
＝Ｒ２*（ｇｍ*Ｒ１）-1＋Ｒ２＋（１／ｇｍ）
Ｒ１２＝（Ｒ１*Ｒ２＋Ｒ２*（１／ｇｍ）＋（１／ｇｍ）*Ｒ１）（１／ｇｍ）-1
＝ｇｍ*Ｒ１*Ｒ２＋Ｒ１＋Ｒ２
入出力端子Ｖ１，Ｖ２のインピーダンスが等価的な抵抗Ｒ１ｇ，Ｒ２ｇよりも十分に低いインピーダンスであれば、抵抗Ｒ１ｇ，Ｒ２ｇの影響は微小となる。したがって入出力端子間のインピーダンスは実質的にインピーダンスＲ１２とみなすことができる。
【００２９】
したがって、トランジスタＮ１に供給する電流を変化させて、電圧電流変換利得ｇｍを変化させることで、入出力端子間に接続させるインピーダンスＺを変化させることが可能となる。
【００３０】
次いで図３に本発明の他の実施形態の回路図を示す。
【００３１】
図３に示す回路構成では図１の可変のインピーダンスＺに相当する部分が、定抵抗Ｒ３とダイオード接続されたトランジスタＮ１が直列構成されている。トランジスタＮ１のインピーダンスは図２に示した実施形態と同様に電流により変化させることが可能であるが、図３に示す回路構成では直列に定抵抗が入っているため、この時の等価的な可変抵抗の値は下式のとおりとなる。
【００３２】
Ｒ１ｇ＝[R1*R2＋R2*(R3＋1/gm)＋(R3＋1/gm)*R1]*R2-1
＝Ｒ１*（Ｒ３＋１／ｇｍ）Ｒ２-1＋Ｒ１＋（Ｒ３＋１／ｇｍ）
Ｒ２ｇ＝[R1*R2＋R2*(R3＋1/gm)＋(R3＋1/gm)*R1]*R1-1
＝Ｒ２*（Ｒ３＋１／ｇｍ）Ｒ１-1＋Ｒ２＋（Ｒ３＋１／ｇｍ）
Ｒ１２＝[R12*R2＋R2*(R3＋1/gm)＋(R3＋1/gm)*R1](R3+1/gm)-1
＝Ｒ１＊Ｒ２＊（Ｒ３＋１／ｇｍ）-1＋Ｒ１＋Ｒ２
定抵抗Ｒ３が直列にトランジスタに接続されているので、可変抵抗回路の可変できる範囲を定抵抗Ｒ３の抵抗値を調節することで限定することができる。
【００３３】
また、図３のトランジスタＮ１のドレインに電流を入れる電流源Ｉを設けても同様の動作が可能である。図４にその回路図を示す。電流源Ｉ以外は図３と同様の構成である。
【００３４】
このような構成とした場合、図３の構成と比較し、電流源Iから流れる電流が定抵抗Ｒ３を流れることにより生じる電圧降下分をなくすことができるため、より低電源電圧に適している。
【００３５】
図５に本発明の他の実施形態に係る可変抵抗回路を示す。
【００３６】
上述の実施形態では、トランジスタＮ１のゲート電圧を変化せしめることで可変抵抗化を実現している。これに代え、複数の並列接続のトランジスタを設け、このトランジスタのＯＮ／ＯＦＦにより可変抵抗化を実現することも可能である。
【００３７】
図５に示す回路構成では可変のインピーダンスZに相当する部分が定抵抗Ｒpx（Ｒp1，Ｒp2，Ｒp3，・・・，Ｒpn）とソース接地されたトランジスタＮx（Ｎ1，Ｎ2，Ｎ3，・・・，Ｎn））が直列に接続されたセットが複数（ｎ個）並列に接続された構成となっている。この時、ソース接地されたトランジスタＮxはスイッチとして動作し、トランジスタに入力される信号（Ｄ１，Ｄ２，Ｄ３・・・，Ｄｎ）はデジタル信号に応じて、電源電圧かグランドの電圧が入力されるように構成される。
【００３８】
低電源電圧でもトランジスタはソース接地されていて、ゲート端子は電源電圧かグランドまで振幅するため、十分なゲート・ソース間電圧をトランジスタＮxに与えることができるので、トランジスタＮxは低電源電圧化で入出力端子の電圧が低い場合でもスイッチとして動作させることが可能である。
【００３９】
この場合も図１で示したような等価インピーダンス回路となるが、可変のインピーダンスＺは、スイッチであるトランジスタＮxがＯＮの状態のものに接続される抵抗によって決定される。したがって、この時の等価的な可変抵抗の値は下記のとおりとなる。ただしDx（ｘ＝１・・・ｎ，  ＯＮのとき１  ＯＦＦのとき０）である。
【００４０】
Ｒ１ｇ＝[R1*R2＋R2*Z＋Z*R1]/R2
＝Z*R1/R2＋R1＋Z
Ｒ２ｇ＝[R1*R2＋R2*Z＋Z*R1]/R1
＝R2*Z/R1＋R2＋Z
Ｒ１２＝[R1*R2＋R2*Z＋Z*R1]/Z
＝R12*R2/Z＋R1＋R2
１／Ｚ＝D1/Rp1＋D2/Rp2＋D3/Rp3＋・・・＋Dn/Rpn  （Dx＝０  or  １）
トランジスタに与えるデジタル信号によって、離散的に抵抗値を可変することができる。可変範囲は定抵抗Ｒpxとダイオード接続されたトランジスタＮxとが直列接続されたセットを並列に接続する数によって決定することができる。
【００４１】
次に本発明に係る可変抵抗回路をフィルタ回路に適用した本発明の実施態様を図６に基づいて説明する。
【００４２】
図６は本発明の実施形態のフィルタ回路の回路図を示す。このフィルタ回路は、入力側に定抵抗Ｒを備え、帰還抵抗に同じく定抵抗Ｒを備えた演算増幅器Ａ１から構成される１段目の増幅回路と、２段目に、演算増幅器Ａ２の入力側に本発明の可変抵抗回路（図２で示したもの）を備え、出力と入力との間に備えられた容量Ｃを用いた完全型積分器とから１次低域通過フィルタを構成している。
【００４３】
このように演算増幅器Ａ１，Ａ２にフィードバックをかけて使用している場合は可変抵抗回路の両端の端子Ｖ１，Ｖ２は演算増幅器のフィードバックにより低インピーダンスとなる。したがって図１で説明した等価的な抵抗として付いてしまうＲ1g，Ｒ2gの影響を無視することができるので、本発明の可変抵抗を用いるのに適している。
【００４４】
２段目の低域通過フィルタの遮断周波数ｆｃは下記のとおりとなる。
【００４５】
ｆｃ＝1/（２πＲ１２*Ｃ）
前述のごとく抵抗値Ｒ１２はソース接地されたトランジスタＮ１に与える電流により変化させることができるため、ローパスフィルタの遮断周波数を電流により変化させることが可能となる。
【００４６】
また、Ｖ２のノードは演算増幅回路Ａ２の仮想接地であるためほぼ一定電位（ＶＣＭ）)であり、信号振幅はほぼゼロに近い。Ｖ１のノードは1段目の一定利得増幅回路の出力端であるため、振幅の最小値はグランドであり、最大値は電源電圧（ＶＤＤ）となる。
【００４７】
したがって可変抵抗回路のソース接地されたトランジスタＮ１のゲートに与えられる電圧は、可変抵抗の両端に与えられる電圧を抵抗分割した電圧が与えられるため、最大値をＶgmaxとし、最小値をＶgminとすると、下式のとおりとなる。
【００４８】
Ｖgmax＝Ｖcm＋[R2/(R1＋R2)]*(VDD−VCM)
Ｖgmin＝[R1/(R1＋R2)]*VCM
最小値Ｖgminがソース接地されたトランジスタＮ１の閾値電圧を下回らないように設計を行えば、低電源電圧でも動作することが可能となる。
【００４９】
また、図６では可変抵抗回路として図２記載の可変抵抗回路を使用したが、他の可変抵抗回路を用いても同様の動作が可能である。
【００５０】
次に本発明に係る可変抵抗回路を可変利得増幅器に適用した本発明の実施態様を図７に基づいて説明する。
【００５１】
図７は本発明の実施形態の可変利得増幅回路の回路図を示す。この可変利得増幅回路は、入力側に定抵抗Ｒを備え、帰還抵抗に同じく定抵抗Ｒを備えた演算増幅器Ａ１から構成される１段目の増幅回路と、２段目の増幅回路として、演算増幅器Ａ２の入力側に本発明の可変抵抗回路（Ｒv1（可変抵抗値Ｒv1）：図２で示したもの）を備え、帰還抵抗回路として同じく本発明の可変抵抗回路（抵抗値Ｒv2（可変抵抗値Ｒv2）：図２で示したもの）を出力と入力との間に備えた回路とを備えている。
【００５２】
この場合も演算増幅器Ａ１，Ａ２にフィードバックをかけて使用しているので可変抵抗回路の両端の端子Ｖ１，Ｖ２は演算増幅器のフィードバックにより低インピーダンスとなる。したがって図１で説明した等価的な抵抗として付いてしまうＲ1g，Ｒ2gの影響を無視することができるので、本発明の可変抵抗を用いるのに適している。
【００５３】
２段目の可変利得増幅回路の利得（Av2）は演算増幅回路Ａ２の入力端にある可変抵抗Rv1と演算増幅器Ａ２の入力端と出力端の間に接続される可変抵抗Ｒv2の比により決定し、以下の式となる。
【００５４】
Ａv2＝Ｒv2／Ｒv1
Ｒv1及びＲv2はそれぞれソース接地のトランジスタＮ１に供給する電流Ｉ1、Ｉ2によりその抵抗値を可変とできる。Ｒv1が大きくなるようにＩ1を制御し、Ｒv2が小さくなるようにＩ2を制御することで、可変利得増幅回路の利得を小さくできる。
【００５５】
またＲv1が小さくなるようにＩ1を制御し、Ｒv2が大きくなるようにＩ2を制御することで、可変利得増幅回路の利得を大きくすることができる。
【００５６】
また、図７では可変抵抗回路として図２記載の可変抵抗回路を使用したが、他の可変抵抗回路を用いても同様の動作が可能である。
【００５７】
なお本発明は上述の実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲での種々の変形，構成要素の追加が可能である。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施態様を説明する回路図。
【図２】本発明の実施態様を説明する回路図。
【図３】本発明の実施態様を説明する回路図。
【図４】本発明の実施態様を説明する回路図。
【図５】本発明の実施態様を説明する回路図。
【図６】本発明の実施態様を説明する回路図。
【図７】本発明の実施態様を説明する回路図。
【符号の説明】
【００５９】
Ｎ１・・・  トランジスタ
【図１】
2005295252.tif 000003
【図２】
2005295252.tif 000004
【図３】
2005295252.tif 000005
【図４】
2005295252.tif 000006
【図５】
2005295252.tif 000007
【図６】
2005295252.tif 000008
【図７】
2005295252.tif 000009