(57)【要約】【課題】損失が増えることなく、ノイズ伝播を小さくする。【解決手段】直流電源により与えられる直流電圧を昇圧するトランスＴ１と、前記トランスＴ１の２次側に発生する電圧をスイッチングし、高周波電圧を発生する負荷へ供給するインバータ部と、前記トランスＴ１の１次側巻線のセンタタップから電力を取り出し前記インバータ部の補助電源として電力供給する補助電源部６と、前記トランスＴ１の１次側巻線の第１の端部に接続されたスイッチング素子に対し、トランスＴ１の１次側入力と２次側出力の少なくとも一方に基づいて制御を行う制御回路１０と、前記トランスＴ１の１次側巻線のセンタタップと前記トランスの１次側巻線における第２の端部との間に接続された第２のスナバ回路５とを具備した。【選択図】  図１
2005110407.tif 000002
【特許請求の範囲】
【請求項１】
直流電源により与えられる直流電圧を昇圧するトランスと；
前記トランスの２次側に発生する電圧をスイッチングし、高周波電圧を発生する負荷へ供給するインバータ部と；
前記トランスの１次側巻線のセンタタップから電力を取り出し前記インバータ部の補助電源として電力供給する補助電源部と；
前記トランスの１次側巻線の第１の端部に接続されたスイッチング素子に対し、前記トランスの１次側入力と２次側出力の少なくとも一方に基づいて制御を行う制御回路と；
前記スイッチング素子の非制御２端子間に接続された第１のスナバ回路と；
前記トランスの１次側巻線のセンタタップと前記トランスの１次側巻線における第２の端部との間に接続された第２のスナバ回路と；
を具備したことを特徴とする電源装置。
【請求項２】
前記トランスの１次側巻線のセンタタップと前記トランスの１次側巻線における第２の端部との間のインダクタンスが、前記センタタップと前記トランスの１次側巻線における第１の端部との間のインダクタンスよりも小さいことを特徴とする請求項１に記載の放電灯点灯装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ＤＣ−ＤＣコンバータと称される電源装置に関するものであり、更に詳細には、自動車のライトを点灯させる電源として好適な電源装置に関するものである。
【背景技術】
【０００２】
トランスの１次側にスナバ回路を備えたこの種の電源装置としては、特開平１０−２７１８２２号に記載のものを挙げることができる。
【０００３】
【特許文献１】特開平１０−２７１８２２号（図１２等）
【０００４】
自動車のライトを点灯させる電源として用いられる従来の電源装置の構成を図４に示す。図４において、直流電源１の電圧をフィルタなどを備える入力回路２を介してトランスＴ１へ導き、第１巻線の電圧をスイッチング部３によるスイッチングでトランスＴ１の２次側に昇圧した電位を発生させ、出力回路７により整流平滑してＦＥＴＱ６〜Ｑ９により構成されるインバータスイッチング部へ与える。
【０００５】
トランスＴ１の２次側巻線の第２巻線に生じる電圧を、ダイオードＤ７とコンデンサＣ３３により整流平滑して抵抗Ｒ３２を介してイグナイタ１２へ与える。イグナイタ１２の残りの２入力端子には、インバータスイッチング部からの出力が与えられ、イグナイタ１２の出力側に設けられたランプ１３が点灯される。
【０００６】
この装置においては、トランスＴ１の１次側巻線のセンタタップから引き出した電力を補助電源部６が定電圧化などの処理を行って、インバータスイッチング部の駆動回路１１へ電源として与えている。
【０００７】
トランスＴ１の１次巻線の両端には、スナバ回路５が接続されており、スイッチング部３に流れる電流と電圧の微分値が小さくなるようにエネルギー吸収を行っている。
【０００８】
図５に、上記電源装置における出力回路７から左側の回路図を示す。この構成では、スイッチング素子Ｑ４、Ｑ５がターンオフしたときに、トランスＴ１の巻線に蓄積されていたエネルギーの電圧が上記スイッチング素子Ｑ４、Ｑ５に印加される。この電圧はスイッチング素子Ｑ４、Ｑ５にストレスを与えると共に、ノイズ伝播の原因になり好ましくない。
【０００９】
図６（ａ）に上記の電圧がスイッチング素子Ｑ４、Ｑ５に印加された際におけるドレイン−ソース間電圧（Ｖds）波形を示し、図６（ｂ）に図６（ａ）の雲形線による囲い部分の拡大図を示す。この図６から分かるように、振動がしばらく続き、ノイズ伝播が続くことになる。
【００１０】
そこで、このピーク電圧及び振動電圧を抑制するために、上記スナバ回路５のコンデンサの値を大きくするか抵抗の値を小さくするなどの手法が採られる。しかしながら、このような構成によると、これらの素子による損失が大きくなり、温度が上昇するなどの不具合が発生する。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
発明が解決しようとする課題は、スナバ回路において損失が大きくならず、従って温度上昇がなく、スイッチング部におけるターンオフの際に、スイッチング素子に与えるストレスを小さくし且つノイズ伝播を少なくし得る電源装置を提供することである。
【課題を解決するための手段】
【００１２】
本発明に係る電源装置は、直流電源により与えられる直流電圧を昇圧するトランスと；前記トランスの２次側に発生する電圧をスイッチングし、高周波電圧を発生する負荷へ供給するインバータ部と；前記トランスの１次側巻線のセンタタップから電力を取り出し前記インバータ部の補助電源として電力供給する補助電源部と；前記トランスの１次側巻線の第１の端部に接続されたスイッチング素子に対し、前記トランスの１次側入力と２次側出力の少なくとも一方に基づいて制御を行う制御回路と；前記スイッチング素子の非制御２端子間に接続された第１のスナバ回路と；前記トランスの１次側巻線のセンタタップと前記トランスの１次側巻線における第２の端部との間に接続された第２のスナバ回路と；を具備したことを特徴とする。
【００１３】
本発明に係る電源装置では、前記トランスの１次側巻線のセンタタップと前記トランスの１次側巻線における第２の端部との間のインダクタンスが、前記センタタップと前記トランスの１次側巻線における第１の端部との間のインダクタンスよりも小さいことを特徴とする。
【発明の効果】
【００１４】
本発明に係る電源装置では、第１のスナバ回路によりピーク電圧が吸収され、第２のスナバ回路により振動電圧が吸収され、全体として非制御２端子間に生じる電圧が低く短くなりスイッチング素子に加わるストレスが少なくなり、ノイズ伝播を少なくできる。また、第２のスナバ回路がセンタタップに接続されているので、損失の低減を図ることができる。
【発明を実施するための最良の形態】
【００１５】
以下添付図面を参照して、本発明の実施例に係る電源装置を説明する。各図において同一の構成要素には、同一の符号を付して重複する説明を省略する。図１に電源装置の実施例構成図を示す。この電源装置は直流電源１、入力回路２、スイッチング部３、ドライバ４、第２のスナバ回路５、補助電源部６、出力回路７、電圧検出部８、電流検出部９、制御回路１０、駆動回路１１、ＦＥＴＱ６〜Ｑ９などにより構成されるインバータスイッチング部、トランスＴ１、タイオードＤ７、コンデンサ３３、抵抗Ｒ３２を構成要件としている。
【００１６】
ＦＥＴＱ６〜Ｑ９などにより構成されるインバータスイッチング部からの２出力と、トランスＴ１の２次側巻線の第２巻線に生じる電圧がダイオードＤ７とコンデンサＣ３３により整流平滑されて抵抗Ｒ３２を介して、イグナイタ１２へ与えられ、イグナイタ１２の出力側に設けられたランプ１３が点灯される。
【００１７】
本実施例では、第２のスナバ回路５は、トランスＴ１の１次側巻線のセンタタップとトランスＴ１の１次側巻線における第２の端部との間に接続されている。また、補助電源部６はトランスＴ１の１次側巻線のセンタタップから電力を得ている。補助電源部６による電源は駆動回路１１に供給されている。
【００１８】
制御回路１０は、電圧検出部８によりトランスＴ１の２次側電圧を得ると共に、電流検出部９からトランスＴ１の２次側電流を得て、これらに基づき所定の演算を行い、トランスＴ１の出力側が定電力となるようにドライバ４を制御する。これに応じて、ドライバ４がスイッチング部３のスイッチング素子をオンオフさせている。また、制御回路１０は、駆動回路１１へ制御信号を与える。これに基づき駆動回路１１は、対応するタイミングでＦＥＴＱ６〜Ｑ９をオンオフさせて高周波を発生させイグナイタ１２へ供給している。
【００１９】
以上のように構成された電源装置における出力回路７から左側の回路構成を図２に示す。この図２に明らかな通り、スイッチング部３には、スイッチング素子であるＦＥＴＱ４、Ｑ５が並列接続されて設けられており、そのドレインがトランスＴ１の第１の端部に接続されており、ドレイン−ソース間にはコンデンサＣ０とインダクタンス素子Ｌ０との直列回路よりなる第１のスナバ回路が接続されている。ＶｉｎとＧＮＤの間には、例えば、１２ボルトの直流電源１が接続される。
【００２０】
上記ＦＥＴＱ４、Ｑ５のゲートとグランド電位との間には、抵抗Ｒ７とツェナーダイオードＺＤ２の並列回路が接続されており、このツェナーダイオードＺＤ２の両端間にトランジスタＱ３のコレクタ側とエミッタとが接続されている。ｎｐｎのトランジスタＱ１とｐｎｐのトランジスタＱ２のエミッタが相互に接続された回路がドライバ４に備えられており、当該エミッタが抵抗Ｒ３を介してＦＥＴＱ４、Ｑ５のゲートに接続されている。トランジスタＱ１、Ｑ２、Ｑ３のベースには制御回路１０から制御信号が与えられ、トランジスタＱ１、Ｑ２、Ｑ３のオンオフに応じてＦＥＴＱ４、Ｑ５がスイッチングされる。
【００２１】
入力回路２は、ツェナーダイオードＺＤ１、コンデンサＣ１、抵抗Ｒ１とコンデンサＣ２の並列回路、抵抗Ｒ２とコンデンサＣ３の並列回路、コンデンサＣ４が電源ライン間に接続されている。コンデンサＣ１と抵抗Ｒ１及びコンデンサＣ２の並列回路と間を接続する電源ラインには、コイルＬ１が接続されている。
【００２２】
第２のスナバ回路５は、抵抗Ｒ１０とダイオードＤ２の直列回路に対し、コンデンサＣ６とコイルＬ２及びコンデンサＣ７による直列回路が並列に接続されている。この抵抗Ｒ１０とダイオードＤ２の接続点と、コンデンサＣ６とコイルＬ２の接続点が相互接続されている。トランスＴ１の１次側巻線のセンタタップとトランスＴ１の１次側巻線における第２の端部との間のインダクタンスが、センタタップとトランスＴ１の１次側巻線における第１の端部との間のインダクタンスよりも小さい。これによって、トランスＴ１の１次側における各巻線に蓄積されるエネルギーによるサージ電圧を低くすることができ、サージ電圧の振動を抑制することが可能となる。
【００２３】
補助電源部６は、トランスＴ１の１次側巻線のセンタタップからダイオードＤ３を介してコンデンサＣ９に電圧を蓄積し、ベースにツェナーダイオードＺＤ３が接続されると共にコレクタ−ベース間に抵抗Ｒ３０、Ｒ３１の直列回路が接続されたトランジスタＱ１０により定電圧化してコンデンサＣ１２へ電圧を蓄積する。
【００２４】
出力回路７には、トランスＴ１の２次側巻線における第１巻線に発生した電圧を整流するダイオードＤ４と電圧を蓄積するコンデンサＣ１１が含まれており、上記ダイードＤ４には、コンデンサＣ１０とコイルＬ３の直列回路によるスナバ回路が並列に接続されている。出力回路７の出力電圧は、例えば４００ボルトである。
【００２５】
ライン２１〜２５は制御回路１０に接続され、制御回路１０が制御に必要となる電位などを得ている。
【００２６】
以上の通りに構成された電源装置において、スイッチング素子であるＦＥＴＱ４、Ｑ５がターンオフした際にはＦＥＴＱ４、Ｑ５のドレイン−ソース間に、トランスＴ１に蓄積されていたエネルギーによる電位が印加されるが、第１のスナバ回路によりピーク電圧の吸収がなされる。また、第２のスナバ回路５によって振動電圧が吸収される。
【００２７】
この動作によるドレイン−ソース間電圧（Ｖds）波形を図３（ａ）示し、図３（ｂ）に図３（ａ）の雲形線による囲い部分の拡大図を示す。この図３から明らかなように、図６の従来例における波形と比べてピーク電圧の低減と振動時間の短縮化が図られていることが分かる。このように第２のスナバ回路５がセンタタップに接続されているため損失が増えることなく、ノイズ伝播を小さくすることができる。
【００２８】
なお、上記においては、制御回路１０がトランスＴ１の２次側出力に基づいてスイッチング制御を行うことを示したが、制御回路１０はトランスＴ１の１次側入力と２次側出力の少なくとも一方に基づいてスイッチング制御を行うものであればよい。
【図面の簡単な説明】
【００２９】
【図１】本発明に係る電源装置における実施例の構成を示すブロック図。
【図２】本発明に係る電源装置における実施例の要部を示す回路図。
【図３】本発明に係る電源装置における実施例によるＦＥＴＱ４、Ｑ５がターンオフの際におけるドレイン−ソース間電位の変化を示す波形図。
【図４】従来例の構成を示すブロック図。
【図５】従来例の要部を示す回路図。
【図６】従来例によるＦＥＴＱ４、Ｑ５がターンオフの際におけるドレイン−ソース間電位の変化を示す波形図。
【符号の説明】
【００３０】
１  直流電源
２  入力回路
３  スイッチング部
４  ドライバ
５  第２のスナバ回路
６  補助電源部
７  出力回路
８  電圧検出部
９  電流検出部
１０  制御回路
１１  駆動回路
１２  イグナイタ
１３  ランプ
Ｔ１  トランス
Ｑ６〜Ｑ９  ＦＥＴ
（Ｃ０、Ｌ０）  第１のスナバ回路
【図１】
2005110407.tif 000003
【図２】
2005110407.tif 000004
【図３】
2005110407.tif 000005
【図４】
2005110407.tif 000006
【図５】
2005110407.tif 000007
【図６】
2005110407.tif 000008