(57)【要約】【課題】  中間周波フィルタの中心周波数を正確に中間周波数に調整することができるようにする。【解決手段】  中間周波数に等しい周波数の交番信号Ｓ54A、Ｓ54Bを形成する信号形成回路４０と、中間周波信号ＳIFのレベルを検出する検出回路３８とを設ける。中間周波フィルタ１５の調整時、中間周波フィルタ１５の中心周波数をおよその中心周波数に設定する。交番信号Ｓ54A、Ｓ54Bの周波数を１ステップ分だけ高くあるいは低く変更したときの検出出力を比較し、この比較結果が所定の範囲から外れるときには、中間周波フィルタ１５の中心周波数をデジタルデータにより１ステップ分だけ変更する。比較および変更の処理を繰り返し、比較結果が所定の範囲に収束したときには、中間周波フィルタ１５の中心周波数をそのときの周波数に設定するとともに、このときの中心周波数を与えるデジタルデータを保存する。【選択図】  図１
2005311560.tif 000002
【特許請求の範囲】
【請求項１】
希望周波数の受信信号を取り出す同調回路と、
局部発振信号を形成する局部発振回路と、
上記局部発振信号により上記受信信号を中間周波信号に周波数変換するミキサ回路と、
このミキサ回路の出力信号から上記中間周波信号を取り出す中間周波フィルタと、
上記中間周波信号の中間周波数に等しい周波数の交番信号を形成する信号形成回路と、
上記中間周波フィルタにより取り出された上記中間周波信号のレベルを検出する検出回路と、
この検出回路の検出出力が供給されるとともに、上記中間周波フィルタの通過帯域を制御する制御回路と
を有し、
上記中間周波フィルタは、その中心周波数がデジタルデータにより変更可能とされ、
上記中間周波フィルタの調整時、
上記交番信号を上記中間周波フィルタに供給し、
上記デジタルデータにより上記中間周波フィルタの中心周波数を順次変更するとともに、それぞれの中心周波数における上記検出出力から上記中間周波フィルタのおよその中心周波数を求め、
上記デジタルデータにより上記中間周波フィルタの中心周波数を上記およその中心周波数に設定し、
上記交番信号の周波数を１ステップ分だけ高くあるいは低く変更するとともに、低く変更したときの上記検出出力と、高く変更したときの上記検出出力とを比較し、
この比較結果が所定の範囲から外れるときには、上記中間周波フィルタの中心周波数を上記デジタルデータにより１ステップ分だけ変更し、
上記比較および変更の処理を繰り返し、
この繰り返しの結果、上記比較結果が所定の範囲に収束したときには、上記中間周波フィルタの中心周波数をそのときの周波数に設定するとともに、
このときの中心周波数を与える上記デジタルデータを保存する
ようにした受信機。
【請求項２】
請求項１に記載の受信機において、
上記保存したデジタルデータにより上記中間周波フィルタの中心周波数を設定する
ようにした受信機。
【請求項３】
請求項１に記載の受信機において、
上記局部発振信号および上記交番信号が供給される第２のミキサ回路と、
この第２のミキサ回路の出力から希望周波数あるいはイメージ周波数の信号を取り出す取り出し回路と
を有し、
上記同調回路は、第２のデジタルデータにより制御される可変容量回路を有し、
上記同調回路の調整時、
上記取り出し回路から上記希望周波数の信号を取り出して上記同調回路に供給し、
上記第２のデジタルデータにより上記同調回路の中心周波数を順次変更するとともに、それぞれの中心周波数における上記検出出力から上記同調回路のおよその中心周波数を求め、
上記第２のデジタルデータにより上記同調回路の中心周波数を上記およその中心周波数に設定し、
上記交番信号の周波数を１ステップ分だけ高くあるいは低く変更するとともに、低く変更したときの上記検出出力と、高く変更したときの上記検出出力とを比較し、
この比較結果が所定の範囲から外れるときには、上記同調回路の中心周波数を上記第２のデジタルデータにより１ステップ分だけ変更し、
上記比較および変更の処理を繰り返し、
この繰り返しの結果、上記比較結果が所定の範囲に収束したときには、上記同調回路の中心周波数をそのときの周波数に設定するとともに、
このときの中心周波数を与える上記第２のデジタルデータを保存する
ようにした受信機。
【請求項４】
請求項３に記載の受信機において、
上記保存した第２のデジタルデータにより上記同調回路の中心周波数を設定する
ようにした受信機。
【請求項５】
請求項３あるいは請求項４に記載の受信機において、
第３のデジタルデータにしたがってイメージ妨害特性を補正する補正回路を有し、
上記取り出し回路から上記イメージ周波数の信号を取り出して上記同調回路に供給し、
上記検出回路の検出出力が最小となるように上記第３のデジタルデータを変更し、
上記検出回路の検出出力が最小となったとき、上記補正回路をこのときの状態に固定するとともに、
このときの上記第３のデジタルデータを保存する
ようにした受信機。
【請求項６】
請求項５に記載の受信機において、
上記保存した第３のデジタルデータにより上記補正回路を設定する
ようにした受信機。
【請求項７】
局部発振信号を形成する局部発振回路と、
上記局部発振信号により、同調回路により取り出された希望周波数の受信信号を中間周波信号に周波数変換するミキサ回路と、
このミキサ回路の出力信号から上記中間周波信号を取り出す中間周波フィルタと、
上記中間周波信号の中間周波数に等しい周波数の交番信号を形成する信号形成回路と、
上記中間周波フィルタにより取り出された上記中間周波信号のレベルを検出する検出回路と
が一体に１チップＩＣ化されたＩＣであって、
上記中間周波フィルタは、その中心周波数がデジタルデータにより変更可能とされ、
上記中間周波フィルタの調整時、
上記交番信号を上記中間周波フィルタに供給し、
上記デジタルデータにより上記中間周波フィルタの中心周波数を順次変更するとともに、それぞれの中心周波数における上記検出出力から上記中間周波フィルタのおよその中心周波数を求め、
上記デジタルデータにより上記中間周波フィルタの中心周波数を上記およその中心周波数に設定し、
上記交番信号の周波数を１ステップ分だけ高くあるいは低く変更するとともに、低く変更したときの上記検出出力と、高く変更したときの上記検出出力とを比較し、
この比較結果が所定の範囲から外れるときには、上記中間周波フィルタの中心周波数を上記デジタルデータにより１ステップ分だけ変更し、
上記比較および変更の処理を繰り返し、
この繰り返しの結果、上記比較結果が所定の範囲に収束したときには、上記中間周波フィルタの中心周波数をそのときの周波数に設定するとともに、
このときの中心周波数を与える上記デジタルデータを保存する
ようにされた受信機用ＩＣ。
【請求項８】
請求項７に記載の受信機用ＩＣにおいて、
上記局部発振信号および上記交番信号が供給される第２のミキサ回路と、
この第２のミキサ回路の出力から希望周波数あるいはイメージ周波数の信号を取り出す取り出し回路と
を有し、
上記同調回路の調整時、
上記取り出し回路から上記希望周波数の信号を取り出して上記同調回路に供給し、
上記第２のデジタルデータにより上記同調回路の中心周波数を順次変更するとともに、それぞれの中心周波数における上記検出出力から上記同調回路のおよその中心周波数を求め、
上記第２のデジタルデータにより上記同調回路の中心周波数を上記およその中心周波数に設定し、
上記交番信号の周波数を１ステップ分だけ高くあるいは低く変更するとともに、低く変更したときの上記検出出力と、高く変更したときの上記検出出力とを比較し、
この比較結果が所定の範囲から外れるときには、上記同調回路の中心周波数を上記第２のデジタルデータにより１ステップ分だけ変更し、
上記比較および変更の処理を繰り返し、
この繰り返しの結果、上記比較結果が所定の範囲に収束したときには、上記同調回路の中心周波数をそのときの周波数に設定するとともに、
このときの中心周波数を与える上記第２のデジタルデータを保存する
ようにされた受信機用ＩＣ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、受信機および受信機用ＩＣに関する。
【背景技術】
【０００２】
スーパーヘテロダイン方式の受信機として、局部発振周波数を受信周波数に近づけることにより中間周波数を受信周波数に比べてかなり低くした、いわゆるローＩＦ方式のものがある。また、局部発振周波数を受信周波数に等しくすることにより中間周波数をゼロとした、いわゆるダイレクトコンバージョン方式のものもある。これらの受信機は、受信信号を互いに直交する１対の中間周波信号に周波数変換するとともに、位相処理によりイメージ信号成分を相殺してイメージ妨害特性を改善している。
【０００３】
図１０において、符号１０はローＩＦ方式のＡＭ受信回路の一例を示す。すなわち、電子同調方式のアンテナ同調回路１１から希望周波数（目的とする受信周波数）ｆRXの受信信号ＳRXが取り出され、この受信信号ＳRXが高周波アンプ１２を通じて１対のミキサ回路１３Ａ、１３Ｂに供給される。
【０００４】
また、局部発振回路３１がＰＬＬにより構成され、受信信号ＳRXの周波数ｆRXに近い周波数、例えば受信周波数よりも55ｋHzだけ高い周波数で、位相が互いに90°異なる２つの信号ＳLOA、ＳLOBが形成され、この信号ＳLOA、ＳLOBがミキサ回路１３Ａ、１３Ｂに局部発振信号として供給される。
【０００５】
こうして、ミキサ回路１３Ａ、１３Ｂにおいて、受信信号ＳRXは、局部発振信号ＳLOA、ＳLOBにより１対の中間周波信号ＳIFA、ＳIFBに周波数変換される。この場合、中間周波信号ＳIFA、ＳIFBには、希望周波数の信号成分（希望波信号成分）と、イメージ周波数の信号成分（イメージ信号成分）とが含まれるが、中間周波数ｆIFは55ｋHzとなる。さらに、局部発振信号ＳLOA、ＳLOBは互いに90°の位相差を有しているので、中間周波信号ＳIFA、ＳIFBのうちの希望波信号成分は90°の位相差となって直交し、イメージ信号成分は、希望波信号成分とは逆の関係で90°の位相差となって直交する。
【０００６】
なお、このとき、局部発振回路３１を構成するＰＬＬから、そのＰＬＬのＶＣＯ（図示せず）の可変容量ダイオードに供給される制御電圧Ｖ31の一部が取り出され、この電圧Ｖ31が同調回路１１に同調電圧として供給され、受信信号ＳRXに対する同調が実現される。
【０００７】
そして、ミキサ回路１３Ａ、１３Ｂからの中間周波信号ＳIFA、ＳIFBが、振幅位相補正回路１４に供給されて中間周波信号ＳIFA、ＳIFBの相対的な振幅誤差および位相誤差が補正され、この誤差の補正された中間周波信号ＳIFA、ＳIFBがポリフェイズフィルタ１５に供給される。
【０００８】
このポリフェイズフィルタ１５の詳細については後述するが、中間周波信号ＳIFA、ＳIFBを選択するバンドパス特性を有するとともに、中間周波信号ＳIFA、ＳIFBに対して90°の位相差を与えるように移相を行うものである。したがって、ポリフェイズフィルタ１５に供給された中間周波信号ＳIFA、ＳIFBは、帯域外の信号成分が除去されるとともに、例えば、希望波信号成分が同相となり、イメージ信号成分が逆相となるように移相される。
【０００９】
そして、ポリフェイズフィルタ１５からの中間周波信号ＳIFA、ＳIFBが演算回路１６に供給されて加算され、演算回路１６からは、イメージ信号成分が相殺された中間周波信号ＳIFが取り出される。この中間周波信号ＳIFが、中間周波用のアンプ１７およびバンドパスフィルタ１８を通じてデジタル処理回路２０に供給され、Ａ／Ｄ変換されるとともに、受信信号ＳRXのフォーマットに対応した所定のデジタル処理が実行され、オーディオ信号Ｌ、Ｒが取り出される。
【００１０】
図１１は、ポリフェイズフィルタ１５の一例を示す。このポリフェイズフィルタ１５は、複数Ｍ段のブリッジ回路１５Ａ〜１５Ｍが縦続接続されて構成されるものである。すなわち、ブリッジ回路１５Ａにおいては、入力端子Ｔ151、Ｔ152が抵抗器Ｒ151、Ｒ152および反転アンプＱ151、Ｑ152を通じて出力端子Ｔ153、Ｔ154に接続される。また、アンプＱ151、Ｑ152の入力端と出力端との間には、抵抗器Ｒ153、Ｒ154およびコンデンサＣ153、Ｃ154が並列に接続される。さらに、出力端子Ｔ153とアンプＱ152の入力端との間に抵抗器Ｒ155が接続され、出力端子Ｔ154とアンプＱ151の入力端との間に、反転アンプＱ156および抵抗器Ｒ156が直列に接続される。
【００１１】
そして、ブリッジ回路１５Ｂ〜１５Ｍもブリッジ回路１５Ａと同様に構成され、それらの入力端子Ｔ151、Ｔ152および出力端子Ｔ153、Ｔ154により縦続接続されてポリフェイズフィルタ１５が構成される。
【００１２】
なお、ポリフェイズフィルタ１５は、その中心周波数ｆ15のとき、中間周波信号ＳIFA、ＳIFBに90°の位相差を生じるが、その周波数ｆ15は、
ｆ15＝１／（２πＣＲ）                            ・・・ (10)
ＣＲ：各ブリッジ回路の抵抗器およびコンデンサの値の積
である。また、ポリフェイズフィルタ１５の段数Ｍは、イメージ信号成分の抑圧に必要な減衰量と、比帯域とにより決定される。
【００１３】
そして、上述の受信回路１０は、アンテナ同調回路１１、局部発振回路３１の共振回路およびデジタル処理回路２０を除いてモノリシックＩＣに１チップＩＣ化することができる。
【００１４】
ただし、ポリフェイズフィルタ１５をＩＣ化する場合、ブリッジ回路１５Ａ〜１５Ｍの抵抗器およびコンデンサの値の比はかなりの精度で実現できるが、(10)式におけるＣＲ積の絶対値は、±数十％のオーダーでばらついてしまうので、ポリフェイズフィルタ１５の中心周波数ｆ15を中間周波数ｆIFとするには何らかの調整あるいは補正が必要である。
【００１５】
このため、図１１においては、マスタスレーブ型の補正回路１５０が設けられている。すなわち、ブリッジ回路１５ＡのコンデンサＣ153、Ｃ154が、その容量を制御信号により変更可能な可変容量回路により構成されるとともに、他のブリッジ回路１５Ｂ〜１５Ｍの対応するコンデンサも可変容量回路により構成される。
【００１６】
また、基準信号形成回路１５１から中間周波数ｆIFの交番信号Ｓ151が取り出され、この信号Ｓ151がローパスフィルタ１５２に供給される。このローパスフィルタ１５２は、ブリッジ回路１５Ａと等しい構成とされているものであり、抵抗器Ｒ151〜Ｒ156および可変容量回路Ｃ153、Ｃ154により構成される。
【００１７】
そして、このローパスフィルタ１５２の出力信号Ｓ152が位相比較回路１５３に供給されるとともに、交番信号Ｓ151が位相比較回路１５３に供給され、その比較出力がローパスフィルタ１５４に供給されて信号Ｓ151、Ｓ152の位相差に対応してレベルの変化する直流電圧Ｖ154が取り出される。
【００１８】
そして、この電圧Ｖ154が、制御端子Ｔ155を通じてローパスフィルタ１５２の可変容量回路Ｃ153、Ｃ154にその制御電圧として供給され、信号Ｓ151、Ｓ152の位相差が90°となるように、可変容量回路Ｃ153、Ｃ154の容量が変更される。すると、このときの信号Ｓ151、Ｓ152の周波数は中間周波数ｆIFであるから、ローパスフィルタ１５２のカットオフ周波数は、電圧Ｖ154により中間周波数ｆIFに制御されていることなる。
【００１９】
そこで、この電圧Ｖ154が、制御端子Ｔ155を通じてブリッジ回路１５Ａ〜１５Ｍの可変容量回路Ｃ153、Ｃ154にその制御電圧として供給され、したがって、(10)式からも明かなように、ポリフェイズフィルタ１５の中心周波数ｆ15は中間周波数ｆIFに制御される。
【００２０】
こうして、補正回路１５０によれば、ポリフェイズフィルタ１５の抵抗器Ｒ151〜Ｒ156やコンデンサ（可変容量回路）Ｃ153、154にばらつきがあっても、その中心周波数ｆ15は、交番信号Ｓ151の周波数ｆIFを基準として中間周波数ｆIFに補正される。
【００２１】
また、他の補正方法として、ポリフェイズフィルタ１５そのものを発振回路の正帰還ループに含ませ、その発振周波数で調整する方法も考えられている。
【００２２】
なお、先行技術文献として例えば以下のものがある。
【特許文献１】特開平８−１９１２３１号公報
【特許文献２】特開２００１−６８９６６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２３】
ところが、図１１に示す補正回路１５０の場合には、どのように補正回路１５０の精度を高めても、ポリフェイズフィルタ１５を構成する素子と、ローパスフィルタ１５１を構成する素子との間の相対的な誤差を吸収することができず、通常、１〜３％程度の誤差を生じてしまう。このため、ローパスフィルタ１５２のカットオフ周波数が正しく中間周波数ｆIFに制御されても、ポリフェイズフィルタ１５の中心周波数ｆ15に誤差を生じてしまう。
【００２４】
また、ポリフェイズフィルタ１５そのものを発振回路の正帰還ループに含ませる方法は、ポリフェイズフィルタ１５の通過帯域の特性が単峰特性の場合に限定され、通過帯域がフラットの場合（ある程度の幅を持つ場合）には、群遅延特性が発振周波数を定めてしまうので、正確な調整あるいは補正はやはり不可能である。
【００２５】
この発明は、以上のような問題点を解決しようとするものである。
【課題を解決するための手段】
【００２６】
この発明においては、
希望周波数の受信信号を取り出す同調回路と、
局部発振信号を形成する局部発振回路と、
上記局部発振信号により上記受信信号を中間周波信号に周波数変換するミキサ回路と、
このミキサ回路の出力信号から上記中間周波信号を取り出す中間周波フィルタと、
上記中間周波信号の中間周波数に等しい周波数の交番信号を形成する信号形成回路と、
上記中間周波フィルタにより取り出された上記中間周波信号のレベルを検出する検出回路と、
この検出回路の検出出力が供給されるとともに、上記中間周波フィルタの通過帯域を制御する制御回路と
を有し、
上記中間周波フィルタは、その中心周波数がデジタルデータにより変更可能とされ、
上記中間周波フィルタの調整時、
上記交番信号を上記中間周波フィルタに供給し、
上記デジタルデータにより上記中間周波フィルタの中心周波数を順次変更するとともに、それぞれの中心周波数における上記検出出力から上記中間周波フィルタのおよその中心周波数を求め、
上記デジタルデータにより上記中間周波フィルタの中心周波数を上記およその中心周波数に設定し、
上記交番信号の周波数を１ステップ分だけ高くあるいは低く変更するとともに、低く変更したときの上記検出出力と、高く変更したときの上記検出出力とを比較し、
この比較結果が所定の範囲から外れるときには、上記中間周波フィルタの中心周波数を上記デジタルデータにより１ステップ分だけ変更し、
上記比較および変更の処理を繰り返し、
この繰り返しの結果、上記比較結果が所定の範囲に収束したときには、上記中間周波フィルタの中心周波数をそのときの周波数に設定するとともに、
このときの中心周波数を与える上記デジタルデータを保存する
ようにした受信機
とするものである。
【発明の効果】
【００２７】
この発明によれば、ポリフェイズフィルタの中心周波数に誤差を生じていても、これを正しい周波数に調整あるいは補正することができる。
【発明を実施するための最良の形態】
【００２８】
〔１〕  受信回路１０
図１は、この発明をＡＭ放送の受信機に適用した場合の一例を示し、符号１０は、ローＩＦ方式に構成された受信回路である。この受信回路１０は、アンテナ同調回路１１からデジタル処理回路２０までが、図１０の受信回路１０と同様に構成される。また、このとき、ポリフェイズフィルタ１５は、例えば図１１に示すように構成される。なお、可変容量回路Ｃ153、Ｃ154の構成例およびその変更方法の一例を後述する。
【００２９】
さらに、アンプ１２、１７が可変利得アンプとされるとともに、バンドパスフィルタ１８から中間周波信号ＳIFの一部がＡＧＣ電圧形成回路３３に供給されてＡＧＣ電圧ＶAGCが形成され、このＡＧＣ電圧ＶAGCがアンプ１７に利得の制御信号として供給され、中間周波段についてＡＧＣが行われる。また、ＡＧＣ電圧ＶAGCが加算回路３５を通じて高周波アンプ１２にその利得の制御信号として供給され、高周波段についてＡＧＣが行われる。
【００３０】
また、ミキサ回路１３Ａ、１３Ｂから出力される中間周波信号ＳIFA、ＳIFBが過入力検出回路３４に供給されて過大な受信レベルとなったときにＡＧＣ電圧ＶOLが形成され、このＡＧＣ電圧ＶOLが加算回路３５を通じて高周波アンプ１２に利得の制御信号として供給され、高周波段について遅延ＡＧＣが行われる。
【００３１】
さらに、この受信機には、後述する自己診断用のテスト信号発生回路４０が設けられる。そして、以上の受信回路１０およびテスト信号発生回路４０は、同調回路１１、局部発振回路３１の共振回路およびデジタル処理回路２０を除いてモノリシックＩＣに１チップＩＣ化される。さらに、デジタル処理回路２０も１チップＩＣ化される。
【００３２】
また、システム制御回路としてマイクロコンピュータ３６が設けられ、このマイクロコンピュータ３６には、選局スイッチなどの操作スイッチ３７が接続される。さらに、バンドパスフィルタ１８から出力される中間周波信号ＳIFの一部がピーク値検出回路３８に供給されて中間周波信号ＳIFのピーク値を示す電圧Ｖ38が取り出され、この電圧Ｖ38がＡ／Ｄコンバータ回路３９に供給されてＡ／Ｄ変換されてからマイクロコンピュータ３６に供給される。
【００３３】
このような構成において、例えば電源の投入時、マイクロコンピュータ３６から補正回路１４に補正制御信号が供給され、上述のように演算回路１６において中間周波信号ＳIFA、ＳIFBに含まれるイメージ信号成分が逆相同振幅となって相殺されるように、振幅位相補正回路１４が制御される。
【００３４】
また、スイッチ３７のうちの選局スイッチを操作すると、マイクロコンピュータ３６から局部発振回路３１に所定の制御信号が供給されて局部発振信号ＳLOA、ＳLOBの発振周波数ｆLOが変更され、受信周波数ｆRXが希望周波数に変更される。したがって、ＡＭ放送における任意の周波数の放送を受信することができる。また、このとき、ＡＧＣ電圧ＶAGC、ＶOLによりＡＧＣが行われる。
【００３５】
〔２〕  テスト信号発生回路４０
〔２−１〕  テスト信号発生回路４０の構成
テスト信号発生回路４０は例えば図２に示すように構成される。なお、このテスト信号発生回路４０には、自己診断モードが用意される。そして、この例においては、自己診断モードのとき、ポリフェイズフィルタ１５の中心周波数の調整の以外に、トラッキングエラーの補正、イメージ妨害特性のチェック、利得ないし受信感度のチェック、ＡＧＣのチェックなどを処理できる場合である。
【００３６】
テスト信号形成回路４０は、中間周波数ｆIFの交番信号を形成するＰＬＬ５０を有する。すなわち、例えば水晶発振回路により基準信号形成回路５１が構成され、この基準信号形成回路５１からは安定した所定の周波数、例えば周波数480ｋHzの交番信号が取り出され、この信号が分周回路５２に供給されて例えば周波数10ｋHzの信号Ｓ52に分周される。そして、この信号Ｓ52が位相比較回路５３に基準信号として供給される。
【００３７】
また、ＶＣＯ５４が設けられ、このＶＣＯ５４からは、所定の周波数で、位相が互いに90°異なる１対の発振信号Ｓ54A、Ｓ54Bが取り出される。そして、この発振信号Ｓ54A、Ｓ54Bが乗算回路５５に供給されて発振信号Ｓ54A、54Bの２倍の周波数２・ｆIFの信号が乗算の出力信号Ｓ55として取り出され、この信号Ｓ55が可変分周回路５７に供給されて１／Ｎの周波数の信号Ｓ57に分周され、その分周信号Ｓ57が位相比較回路５３に供給される。ここで、分周比Ｎは、マイクロコンピュータ３６により、通常時には、Ｎ＝11に設定される。
【００３８】
そして、位相比較回路５３において、分周信号Ｓ52の周波数を基準として信号Ｓ57が信号Ｓ52と位相比較され、その比較出力がローパスフィルタ５８に供給されて信号Ｓ57と信号Ｓ52との位相差に対応したレベルの直流電圧が取り出され、この電圧がＶＣＯ５４にその制御信号として供給される。
【００３９】
したがって、定常時には、位相比較回路５３において、分周信号Ｓ52、Ｓ57の周波数は互いに等しいので、
ｆ52：分周信号Ｓ52の周波数＝10ｋHz
ｆ54：ＶＣＯ５４の発振周波数
とすれば、
ｆ52＝ｆ54×２／Ｎ
であるから、
ｆ54＝ｆ52・Ｎ／２                                ・・・ (11)
＝10ｋHz×11／２
＝55ｋHz
＝中間周波数ｆIF
となる。つまり、ＶＣＯ５４の発振信号Ｓ54A、Ｓ54Bの周波数は、Ｎ＝11のときには、中間周波数ｆIFに等しくなる。
【００４０】
なお、(11)式によれば、分周比Ｎが「１」だけ変化すると、発振周波数ｆ54は５ｋHzだけ変化する。そして、例えば、
Ｎ＝10のとき、ｆ54＝50ｋHz
Ｎ＝12のとき、ｆ54＝60ｋHz
となる。
【００４１】
そして、この発振信号Ｓ54A、Ｓ54Bがミキサ回路６１Ａ、６１Ｂに供給されるとともに、受信回路１０の局部発振回路３１から局部発振信号ＳLOA、ＳLOBが取り出されてミキサ回路６１Ａ、６１Ｂに供給され、ミキサ回路６１Ａ、６１Ｂの出力信号Ｓ61A、Ｓ61Bが演算回路６２に供給される。
【００４２】
この場合、局部発振信号ＳLOA、ＳLOBが、
ＳLOA＝sin（２πｆLOｔ）
ＳLOB＝cos（２πｆLOｔ）
の位相関係であるとすれば、発振信号Ｓ54A、Ｓ54Bは、
Ｓ54A＝cos（２πｆIFｔ）
Ｓ54B＝sin（２πｆIFｔ）
の位相関係とされる。
【００４３】
したがって、出力信号Ｓ61A、Ｓ61Bは、
２・Ｓ61A＝２・ＳLOA・Ｓ54A
＝sin（２π（ｆLO＋ｆIF）ｔ）＋sin（２π（ｆLO−ｆIF）ｔ）   (12A)
２・Ｓ61B＝２・ＳLOB・Ｓ54B
＝sin（２π（ｆLO＋ｆIF）ｔ）−sin（２π（ｆLO−ｆIF）ｔ）   (12B)
となる。
【００４４】
したがって、演算回路６２において、信号Ｓ61Aと信号Ｓ61Bとの加算を行ったときには、その出力信号Ｓ62は、(12A)、(12B)式から
２・Ｓ62＝２（Ｓ61A＋Ｓ61B）
＝sin（２π（ｆLO＋ｆIF）ｔ）             ・・・ (13)
となる。また、演算回路６２において、信号Ｓ61Aと信号Ｓ61Bとの減算を行ったときには、その出力信号Ｓ62は、
２・Ｓ62＝２（Ｓ61A−Ｓ61B）
＝sin（２π（ｆLO−ｆIF）ｔ）             ・・・ (14)
となる。
【００４５】
そして、(13)式で示される信号Ｓ62はイメージ周波数ｆIMGであり、(14)式で示される信号Ｓ62は希望周波数ｆRXである。
【００４６】
そこで、マイクロコンピュータ３６から演算回路６２に加算あるいは減算を指示する制御信号が供給されて(13)式あるいは(14)式で示される信号Ｓ62が、演算回路６２から取り出される。そして、この出力信号Ｓ62がＰＬＬフィルタ６３に供給され、不要成分が除去されて純度の高いテスト信号Ｓ63とされる。
【００４７】
すなわち、演算回路６２の出力信号Ｓ62が位相比較回路７１に基準信号として供給され、ＶＣＯ７２の発振信号が位相比較回路７１に供給され、その比較出力がローパスフィルタ７３を通じてＶＣＯ７２にその制御信号として供給される。したがって、ＶＣＯ７２の発振信号の周波数は、出力信号Ｓ62の周波数に等しくなるとともに、その発振信号は信号Ｓ62よりも純度の高い信号となる。こうして、ＰＬＬフィルタ６３により信号Ｓ62は純度の高いテスト信号Ｓ63とされる。
【００４８】
そして、このテスト信号Ｓ63がアッテネータ回路６４に供給されて所定のレベルとされるとともに、アッテネータ回路６４の出力端と、受信回路１０のアンテナ同調回路１１との間に、スイッチ回路としてＭＯＳ−ＦＥＴ（Ｑ61）のソース・ドレイン間が接続される。また、マイクロコンピュータ３６から所定の制御信号が取り出されてＦＥＴ（Ｑ61）のゲートに供給される。
【００４９】
さらに、ＶＣＯ５４の発振信号Ｓ54A、Ｓ54Bがレベル調整用の抵抗器Ｒ51、Ｒ52を通じて取り出されるとともに、この抵抗器Ｒ51、Ｒ52と、受信回路１０のポリフェイズフィルタ１５の入力端との間に、スイッチ回路としてＭＯＳ−ＦＥＴ（Ｑ51、Ｑ52）のソース・ドレイン間が接続される。また、マイクロコンピュータ３６から所定の制御信号が取り出されてＦＥＴ（Ｑ51、Ｑ52）のゲートに供給される。
【００５０】
なお、このテスト信号発生回路４０は、受信回路１０と一体にモノリシック１チップＩＣにＩＣ化される。
【００５１】
さらに、マイクロコンピュータ３６には、そのＣＰＵ（図示せず）が実行するプログラムの一部として、例えば図３および図４に示すようなルーチン１００、２００が用意される。これらのルーチン１００、２００の詳細については後述するが、ルーチン１００はポリフェイズフィルタ１５の中心周波数ｆ15を調整するためのものであり、ルーチン２００は、アンテナ同調回路１１の同調周波数ｆ11を調整するためのものである。なお、図３および図４においては、ルーチン１００、２００は、この発明に関係する処理だけを抜粋して示している。
【００５２】
〔２−２〕  テスト信号発生回路４０の動作および使用方法
上記の項目のチェックや調整は、受信機の工場出荷時、電源の投入時、あるいは必要に応じて操作スイッチ３７を操作したときなどに、以下のように行われる。
【００５３】
〔２−２−１〕  ポリフェイズフィルタ１５の中心周波数ｆ15の調整
この調整はルーチン１００により実行される。すなわち、この調整を指定すると、マイクロコンピュータ３６において、そのＣＰＵの処理がルーチン１００のステップ１０１からスタートし、次にステップ１０２において、テスト信号発生回路４０のＦＥＴ（Ｑ51、Ｑ52）がオンとされるとともに、ＦＥＴ（Ｑ61）がオフとされる。
【００５４】
したがって、ＶＣＯ５４の発振信号Ｓ54A、Ｓ54BがＦＥＴ（Ｑ51、Ｑ52）を通じてポリフェイズフィルタ１５にテスト信号として供給される。なお、このとき、可変分周回路５７はＮ＝11とされ、したがって、発振信号Ｓ54A、Ｓ54Bの発振周波数ｆ54は中間周波数ｆIF（＝55ｋHz）とされる。
【００５５】
さらに、このとき、マイクロコンピュータ３６からの制御信号によりＡＧＣ電圧形成回路３３および過入力検出回路３４が制御されてＡＧＣ電圧ＶAGC、ＶOLが規定の一定レベルとされ、アンプ１２、１８の利得が所定値に固定される。
【００５６】
続いて、処理はステップ１０３に進み、このステップ１０３において、可変容量回路Ｃ153、Ｃ154の容量が最小値に設定されてポリフェイズフィルタ１５の中心周波数ｆ15は最高周波数ｆmaxに設定される。図５Ａは、このときのポリフェイズフィルタ１５の中心周波数ｆ15（＝ｆmax）と、発振信号Ｓ54A、Ｓ54Bの周波数ｆ54（＝ｆIF）との関係の一例を示し、この図は、ポリフェイズフィルタ１５の中心周波数ｆ15の誤差が大きく、その通過特性の傾斜部分も中間周波数ｆIFに位置していない場合である。
【００５７】
次に、処理はステップ１０４に進み、このステップ１０４において、可変容量回路Ｃ153、Ｃ154の容量が１ステップ分ずつ大きくされて中心周波数ｆ15が１ステップ分ずつ低くされていくとともに、それぞれの中心周波数ｆ15のときの検出回路３８の出力電圧Ｖ38の大きさがＡ／Ｄコンバータ回路３９を通じてマイクロコンピュータ３６に取り込まれていく。
【００５８】
続いて、ステップ１０５において、ステップ１０４によりマイクロコンピュータ３６に取り込まれた検出電圧Ｖ38の大きさから、ポリフェイズフィルタ１５のおよその中心周波数が判別され、ポリフェイズフィルタ１５の中心周波数ｆ15はその判別された周波数に設定される。つまり、ポリフェイズフィルタ１５の中心周波数ｆ15がラフに中間周波数ｆIFに設定される。図５Ｂは、判別された中心周波数ｆ15が正しい中間周波数ｆIF（＝55ｋHz）よりもやや低い場合を示し、図５Ｃは、判別された中心周波数ｆ15が正しい中間周波数ｆIFよりもやや高い場合を示す。
【００５９】
次に、ステップ１１１において、可変分周回路５７がＮ＝10に設定されて発振信号Ｓ54A、Ｓ54Bの発振周波数ｆ54が50ｋHzに設定され、その後、ステップ１１２において、このときの検出電圧Ｖ38の大きさがデータＤ50としてマイクロコンピュータ３６に取り込まれる。続いて、ステップ１１３において、Ｎ＝12に設定されて発振信号Ｓ54A、Ｓ54Bの発振周波数ｆ54が60ｋHzに設定され、ステップ１１４において、このときの検出電圧Ｖ38の大きさがデータＤ60としてマイクロコンピュータ３６に取り込まれる。
【００６０】
この場合、図５ＢおよびＣからも明らかなように、
ｆ15＜ｆIFのとき、Ｄ50＞Ｄ60
ｆ15＞ｆIFのとき、Ｄ60＞Ｄ50
ｆ15≒ｆIFのとき、Ｄ50≒Ｄ60
となる。
【００６１】
そこで、処理はステップ１２１に進み、このステップ１２１において、データＤ50、Ｄ60が比較され、
Ｄ50−Ｄ60≧ΔＤ                                  ・・・ (21)
ΔＤ：中心周波数ｆ15の許容誤差に対応する電圧値
がチェックされる。そして、(21)式が成立するときは、図５Ｂの場合なので、処理はステップ１２１からステップ１２２に進み、このステップ１２２において、可変容量回路Ｃ153、Ｃ154の容量が１ステップ分だけ小さくされて中心周波数ｆ15が１ステップ分だけ高くされ、その後、処理はステップ１１１に戻る。
【００６２】
また、ステップ１２１において、(21)式が成立しないときには、処理はステップ１２１からステップ１２３に進み、このステップ１２３において、
Ｄ60−Ｄ50≧ΔＤ                                  ・・・ (22)
がチェックされる。そして、(22)式が成立するときは、図５Ｃの場合なので、処理はステップ１２３からステップ１２４に進み、このステップ１２４において、可変容量回路Ｃ153、Ｃ154の容量が１ステップ分だけ大きくされて中心周波数ｆ15が１ステップ分だけ低くされ、その後、処理はステップ１１１に戻る。
【００６３】
こうして、以後、ステップ１１１〜１２４が繰り返され、中心周波数ｆ15は正しい中間周波数ｆIFへと収束されていく。
【００６４】
そして、中心周波数ｆ15が許容誤差の範囲に収まると、このとき、(21)式および(22)式が成立しなくなるので、処理はステップ１２３からステップ１２５に進み、このステップ１２５において、このときの中心周波数ｆ15を決定しているデータ、すなわち、このとき可変容量回路Ｃ153、Ｃ154の容量を決定しているデータが、マイクロコンピュータ３６に保存され、その後、ステップ１２６によりルーチン１００を終了する。
【００６５】
したがって、ポリフェイズフィルタ１５の中心周波数ｆ15は中間周波数ｆIFに正しく調整されたことなる。
【００６６】
〔２−２−２〕  トラッキングエラーの補正（同調回路１１の調整）
この補正はルーチン２００により実行される。このルーチン２００の処理内容は、基本的にはルーチン１００と同様である。また、後述するように、アンテナ同調回路１１には、トラッキングエラーの補正用に可変容量回路が付加され、その容量がマイクロコンピュータ３６により制御される。
【００６７】
すなわち、この項目を指定すると、マイクロコンピュータ３６において、そのＣＰＵの処理がルーチン２００のステップ２０１からスタートし、次にステップ２０２において、テスト信号発生回路４０のＦＥＴ（Ｑ51、Ｑ52）がオフとされるとともに、ＦＥＴ（Ｑ61）がオンとされる。さらに、ＡＧＣがオフとされてアンプ１２、１８の利得が所定値に固定される。
【００６８】
また、可変分周回路５７はＮ＝11とされて発振信号Ｓ54A、Ｓ54Bの発振周波数ｆ54は中間周波数ｆIFとされる。さらに、演算回路６２が減算を行うように制御され、減算回路６２からは(14)式により示す希望周波数の信号Ｓ62が取り出される。また、局部発振回路３１が制御されて受信回路１０としての受信周波数は、例えばＡＭバンドの中央付近の希望周波数ｆAMに設定される。
【００６９】
したがって、アンテナ同調回路１１にはテスト信号Ｓ63が供給されるが、このとき、
ｆ63：テスト信号Ｓ63の周波数（テスト周波数）
とすれば、
ｆ63＝ｆ62＝ｆAM
である。
【００７０】
続いて、処理はステップ２０３に進み、このステップ２０３において、アンテナ同調回路１１の可変容量回路の容量が最小値に設定され、例えば図６Ａに示すように、アンテナ同調回路１１の同調周波数ｆ11は、その調整範囲（可変容量回路による補正範囲）おける最高周波数に設定される。
【００７１】
次に、処理はステップ２０４に進み、このステップ２０４において、可変容量回路の容量が１ステップ分ずつ大きくされて同調周波数ｆ11が１ステップ分ずつ低くされていくとともに、それぞれの同調周波数ｆ11のときの検出回路３８の出力電圧Ｖ38の大きさがＡ／Ｄコンバータ回路３９を通じてマイクロコンピュータ３６に取り込まれていく。
【００７２】
続いて、ステップ２０５において、ステップ２０４によりマイクロコンピュータ３６に取り込まれた検出電圧Ｖ38の大きさから、アンテナ同調回路１１のおよその同調周波数が判別され、アンテナ同調回路１１の同調周波数ｆ11はその判別された周波数に設定される。つまり、アンテナ同調回路１１の同調周波数ｆ11がラフにテスト周波数ｆ63に設定される。図６Ｂは、判別された同調周波数ｆ11が正しいテスト周波数ｆ63よりもやや低い場合を示し、図６Ｃは、判別された同調周波数ｆ11が正しいテスト周波数ｆ63よりもやや高い場合を示す。
【００７３】
次に、ステップ２１１において、可変分周回路５７の分周比Ｎが図６Ａの場合よりも「１」だけ小さくされてテスト信号Ｓ63の周波数ｆ63が、図６Ａの場合よりも５ｋHzだけ低くされ、その後、ステップ２１２において、このときの検出電圧Ｖ38の大きさがデータＤLとしてマイクロコンピュータ３６に取り込まれる。続いて、ステップ２１３において、分周比Ｎが図６Ａの場合よりも「１」だけに大きくされてテスト信号Ｓ63の周波数ｆ63は図６Ａの場合よりも５ｋHzだけ高くされ、ステップ２１４において、このときの検出電圧Ｖ38の大きさがデータＤHとしてマイクロコンピュータ３６に取り込まれる。
【００７４】
そして、処理はステップ２２１に進み、このステップ２２１において、データＤL、ＤHが比較され、
ＤL−ＤH≧ＤTH                                    ・・・ (31)
ＤTH：同調周波数ｆ11の許容誤差に対応する電圧値
がチェックされる。そして、(31)式が成立するときは、図６Ｂの場合なので、処理はステップ２２１からステップ２２２に進み、このステップ２２２において、可変容量回路の容量が１ステップ分だけ小さくされて同調周波数ｆ11が１ステップ分だけ高くされ、その後、処理はステップ２１１に戻る。
【００７５】
また、ステップ２２１において、(31)式が成立しないときには、処理はステップ２２１からステップ２２３に進み、このステップ２２３において、
ＤH−ＤL≧ＤTH                                    ・・・ (32)
がチェックされる。そして、(32)式が成立するときは、図６Ｃの場合なので、処理はステップ２２３からステップ２２４に進み、このステップ２２４において、可変容量回路の容量が１ステップ分だけ大きくされて同調周波数ｆ11が１ステップ分だけ低くされ、その後、処理はステップ２１１に戻る。
【００７６】
こうして、以後、ステップ２１１〜２２４が繰り返され、同調周波数ｆ11は正しいテスト周波数ｆ63へと収束されていく。
【００７７】
そして、同調周波数ｆ11が許容誤差の範囲に収まると、このとき、(31)式および(32)式が成立しなくなるので、処理はステップ２２３からステップ２２５に進み、このステップ２２５において、このときの同調周波数ｆ11を決定しているデータ、すなわち、このとき可変容量回路の容量を決定しているデータが、マイクロコンピュータ３６に保存され、その後、ステップ２２６によりルーチン１００を終了する。
【００７８】
したがって、アンテナ同調回路１１の同調周波数ｆ11はテスト周波数ｆ63に調整されたことなり、すなわち、トラッキングエラーが補正されたことになる。
【００７９】
〔２−２−３〕  イメージ妨害特性の調整
この項目の場合には、マイクロコンピュータ３６からの制御信号により、ＦＥＴ（Ｑ51、Ｑ52）がオフ、ＦＥＴ（Ｑ61）がオンとされるとともに、ＡＧＣがオフとされてアンプ１２、１８の利得が所定値に固定される。また、演算回路６２は加算を行うモードに制御される。さらに、受信周波数ｆRXがイメージ妨害特性を調整する周波数に設定される。
【００８０】
すると、演算回路６２からは、(13)式で示される加算信号Ｓ62が出力され、テスト信号Ｓ63の周波数ｆ63は、このときの受信周波数ｆRXに対応するイメージ周波数（ｆLO＋ｆIF）とされる。そして、このテスト信号Ｓ63がアンテナ同調回路１１に供給されるとともに、このとき、電圧Ｖ38が中間周波信号ＳIFのレベル、すなわち、イメージ信号成分（テスト信号Ｓ63）のレベルを示している。
【００８１】
そこで、その電圧Ｖ38が最小となるように、振幅位相補正回路１４が制御されて中間周波信号ＳIFA、ＳIFBの相対的な振幅誤差および位相誤差が補正され、この結果、イメージ妨害特性が最良の状態に調整される。また、このとき、振幅位相補正回路１４の特性を設定しているデータがマイクロコンピュータ３６に保存される。
【００８２】
〔２−２−４〕  利得ないし受信感度の測定
この項目の場合には、マイクロコンピュータ３６からの制御信号により、ＦＥＴ（Ｑ51、Ｑ52）がオフ、ＦＥＴ（Ｑ61）がオンとされるとともに、ＡＧＣがオフとされてアンプ１２、１８の利得が最大値に固定される。また、演算回路６２は減算を行うモードに制御される。
【００８３】
すると、演算回路６２からは、(14)式で示される減算信号Ｓ62が出力され、テスト信号Ｓ63の周波数ｆ63は希望周波数（ｆLO−ｆIF）とされる。そして、このテスト信号Ｓ63がアンテナ同調回路１１に供給されるとともに、このとき、電圧Ｖ38が中間周波信号ＳIFのレベル、すなわち、希望信号（テスト信号Ｓ63）のレベルを示している。
【００８４】
したがって、マイクロコンピュータ３６は、高周波段および中間周波段の最大利得や感度を知ることができる。
【００８５】
〔２−２−５〕  ＡＧＣのチェック
この場合には、マイクロコンピュータ３６によりＡＧＣ電圧形成回路３３および過入力検出回路３４が制御されてＡＧＣ電圧ＶAGC、ＶOLが順次変更されるとともに、それぞれのＡＧＣ電圧値のときの電圧Ｖ38がチェックされる。したがって、ＡＧＣの動作をチェックあるいは確認することができる。
【００８６】
〔２−２−６〕  その他
上述の〔２−２−１〕〜〔２−２−３〕における調整や補正は、例えば受信機の電源の投入ごとに実行してもよいが、それらの調整や補正により得られたデータは、ステップ１２５、２２５などによりマイクロコンピュータ３６に保存されている。したがって、例えば、電源の投入時、その保存しておいたデータにより対応する項目を調整ないし設定すれば、電源投入時の立ち上がりを早くすることができる。
【００８７】
〔３〕  可変容量回路Ｃ153、Ｃ154の例
図７は可変容量回路Ｃ153、Ｃ154の一例を示す。この例においては、可変容量回路Ｃ153、Ｃ154の容量が、４ビットの調整信号により16ステップにわたって変更できる場合である。
【００８８】
すなわち、ブリッジ回路１５Ａ〜１５Ｍのそれぞれにおいて、反転アンプＱ151の出力端と入力端との間に、コンデンサＣ150が接続される。また、スイッチング素子ＭＯＳ−ＦＥＴ（Ｑ0〜Ｑ3）が設けられ、それらのドレイン・ソース間に、コンデンサＣ0〜Ｃ3がそれぞれ直列接続され、その直列回路がコンデンサＣ150に並列接続される。こうして、可変容量回路Ｃ153が構成される。
【００８９】
また、可変容量回路Ｃ154も可変容量回路Ｃ153と同様に構成される。なお、このとき、コンデンサＣ0〜Ｃ3の値は、
Ｃ1＝２・Ｃ0
Ｃ2＝４・Ｃ0
Ｃ3＝８・Ｃ0
とされる。
【００９０】
さらに、ポリフェイズフィルタ１５の中心周波数ｆ15の調整信号として、４ビットのデジタルデータＤ15がマイクロコンピュータ３６から取り出され、このデータＤ15の各ビットｂ0〜ｂ3が、可変容量回路Ｃ153、Ｃ154のＦＥＴ（Ｑ0〜Ｑ3）、（Ｑ0〜Ｑ3）のゲートにそれぞれ供給される。
【００９１】
このような構成によれば、デジタルデータＤ15のビットｂ0〜ｂ3に対応してＦＥＴ（Ｑ0〜Ｑ3）がオンオフされるが、あるＦＥＴ（Ｑi）（i＝0〜3）がオンのとき、そのＦＥＴ（Ｑi）に直列接続されているコンデンサＣiがコンデンサＣ150に並列接続されることになる。
【００９２】
したがって、データＤ15のビットｂ0〜ｂ3の示す値が「０」から「15」まで「１」ずつ変化するとき、可変容量回路Ｃ153の値は、値Ｃ150から値（Ｃ150＋Ｃ1＋Ｃ2＋Ｃ3＋Ｃ4）までを、コンデンサＣ0の値ずつ16ステップにわたって変化する。また、可変容量回路Ｃ154の値も、同時に同様に変化する。
【００９３】
したがって、ポリフェイズフィルタ１５の中心周波数ｆ15は、デジタルデータＤ15にしたがって16ステップに変化することになるので、例えば、±８ステップの調整を行うとともに、１ステップあたり２％の調整とすれば、±16％の誤差に対処できる。
【００９４】
〔４〕  アンテナ同調回路１１の可変容量回路の例
〔４−１〕  その１
図８は、可変容量回路を有するアンテナ同調回路１１の一例を示す。すなわち、アンテナコイルＬ11がフェライトコアに巻回されて、いわゆるバーアンテナとされるとともに、そのコイルＬ11に、可変容量ダイオードＣ11とコンデンサＣ12との直列回路が並列接続される。そして、コイルＬ11の中間タップから受信信号ＳRXが取り出されて高周波アンプ１２に供給される。
【００９５】
また、局部発振回路３１から選局電圧Ｖ31が取り出され、この電圧Ｖ31が抵抗器Ｒ11を通じて可変容量ダイオードＣ11にその制御電圧として供給されてアンテナ同調回路１１の同調が行われる。
【００９６】
さらに、テスト信号Ｓ63を使用するときには、マイクロコンピュータ３６からテスト信号発生回路４０に所定の制御信号が供給されてテスト信号Ｓ63が形成され、このテスト信号Ｓ63がコンデンサＣ13を通じて可変容量ダイオードＣ11に供給される。
【００９７】
また、マイクロコンピュータ３６から〔２−２−２〕におけるトラッキングエラーの補正用のデータが取り出され、このデータがＤ／Ａコンバータ回路８１に供給されてアナログ電圧Ｖ81とされ、この電圧Ｖ81が抵抗器Ｒ81を通じて可変容量ダイオードＣ11にその制御電圧として供給される。
【００９８】
したがって、電圧Ｖ81により可変容量ダイオードＣ11の値が制御されるので、それぞれの受信周波数ｆRXにおいて、〔２−２−２〕に述べた方法によりトラッキングエラーの補正を行うことができる。
【００９９】
〔４−２〕  その２
この例においては、アンテナ同調回路１１における受信帯域を32の帯域に分割し、その分割された帯域を受信周波数ｆRXに対応して切り換え使用する場合である。
【０１００】
すなわち、コイルＬ11のホット側と、接地との間に、コンデンサＣ111〜Ｃ115と、ＭＯＳ−ＦＥＴ（Ｑ111〜Ｑ115）のドレイン・ソース間とが直列接続されるとともに、コイルＬ11の接地側がコンデンサＣ14を通じて接地される。さらに、コイルＬ11には、コンデンサＣ15、Ｃ16の直列回路が並列に接続される。こうして、アンテナ同調回路１１が構成される。そして、このアンテナ同調回路１１に得られる受信信号ＳRXが、コンデンサＣ15、Ｃ16の接続中点から取り出され、高周波アンプ１２に供給される。
【０１０１】
また、マイクロコンピュータ３６から５ビットの同調制御用のデータＤ11が取り出され、このデータＤ11の各ビットがＦＥＴ（Ｑ111〜Ｑ115）のゲートにそれぞれ供給される。
【０１０２】
さらに、テスト信号Ｓ63を使用するときには、マイクロコンピュータ３６からテスト信号発生回路４０に所定の制御信号が供給されてテスト信号Ｓ63が形成され、このテスト信号Ｓ63がコンデンサＣ13を通じてコイルＬ11の中間タップに供給される。
【０１０３】
したがって、データＤ11を「０」から「31」の範囲で変更することにより同調回路１１の同調周波数ｆ11を32ステップにわたって変更できるので、受信周波数ｆRXの変更をできるとともに、それぞれの受信周波数ｆRXにおいて、〔２−２−２〕に述べた方法によりトラッキングエラーの補正を行うことができる。
【０１０４】
〔５〕  まとめ
上述の受信機においては、受信回路１０のＩＣを製造するとき、ポリフェイズフィルタ１５の特性がばらついても、正しい中心周波数に調整することができる。また、テスト信号発生回路４０を内蔵しているので、必要なときには、いつでも再調整をすることができる。
【０１０５】
さらに、調整結果をデジタルデータの状態で得ることができるので、保存して再設定に使用することができ、したがって、例えば電源投入ごとに再設定ができるとともに、その立ち上げを早くすることができる。また、各種の特性や項目の自己診断も実現することができる。
【０１０６】
なお、上述において、演算回路６２の出力信号Ｓ62を、アッテネータ回路６４を通じてアンテナ同調回路１１にテスト信号として供給することもできる。また、ポリフェイズフィルタ１５の代わりに、バンドパスフィルタおよび移相回路とすることもできる。
【０１０７】
さらに、長波放送、短波放送、ＦＭ放送などの受信を行う場合には、それらのためのアンテナ同調回路および高周波アンプを、アンテナ同調回路１１および高周波アンプ１２と同様に設け、その受信信号をバンド切り換え用のスイッチ回路を通じてミキサ回路１３Ａ、１３Ｂに供給すればよい。また、上述においては、回路１１をアンテナ同調回路として説明したが、帯域制限を行うものであれば、プリセレクタなどのトラッキングフィルタであってもよい。
【０１０８】
〔略語の一覧〕
Ａ／Ｄ：Analog to Digital
ＡＧＣ：Automatic Gain Control
ＡＭ  ：Amplitude Modulation
ＣＰＵ：Central Processing Unit
Ｄ／Ａ：Digital to Analog
ＦＥＴ：Field Effect Transistor
ＦＭ  ：Frequency Modulation
ＩＣ  ：Integrated Circuit
ＩＦ  ：Intermediate Frequency
ＭＯＳ−ＦＥＴ：Metal Oxide Semiconductor type ＦＥＴ
ＰＬＬ：Phase Locked Loop
ＶＣＯ：Voltage Controlled Oscillator
【図面の簡単な説明】
【０１０９】
【図１】この発明の一形態を示す系統図である。
【図２】この発明の一形態を示す系統図である。
【図３】この発明の一形態を示すフローチャートである。
【図４】この発明の一形態を示すフローチャートである。
【図５】この発明を説明するための特性図である。
【図６】この発明を説明するための特性図である。
【図７】この発明の一形態を示す接続図である。
【図８】この発明の一形態を示す接続図である。
【図９】この発明の一形態を示す接続図である。
【図１０】この発明を説明するための系統図である。
【図１１】この発明を説明するための接続図である。
【符号の説明】
【０１１０】
１０…受信回路、１１…アンテナ同調回路、１３Ａおよび１３Ｂ…ミキサ回路、１４…振幅位相補正回路、１５…ポリフェイズフィルタ、１６…演算回路、１８…バンドパスフィルタ、２０…デジタル処理回路、３１…局部発振回路、３６…マイクロコンピュータ、３８…検出回路、３９…Ａ／Ｄコンバータ回路、４０…テスト信号発生回路、５０…ＰＬＬ、５５…乗算回路、６１Ａおよび６１Ｂ…ミキサ回路、６２…演算回路、６３…ＰＬＬフィルタ
【図１】
2005311560.tif 000003
【図２】
2005311560.tif 000004
【図３】
2005311560.tif 000005
【図４】
2005311560.tif 000006
【図５】
2005311560.tif 000007
【図６】
2005311560.tif 000008
【図７】
2005311560.tif 000009
【図８】
2005311560.tif 000010
【図９】
2005311560.tif 000011
【図１０】
2005311560.tif 000012
【図１１】
2005311560.tif 000013