(57)【要約】【課題】  液晶装置等の電気光学装置において、画質劣化を効果的に阻止する。また、半導体装置の薄型化を図る。【解決手段】  基板と、前記基板上に層間絶縁膜を最上層として形成された回路部と、前記回路部の更に上に、前記基板上において画定された画素部毎に形成された画素電極とを備えた電気光学装置を製造する際に、前記基板の一面に少なくとも前記回路部が形成された後に、この基板の一面側表面と他面側表面の両方に化学機械研磨を施す。具体的には、液晶装置において、ＴＦＴアレイ基板１０の両面を(1)裏面、(2)回路部１００の回路面の順に研磨する。【選択図】      図６−５
2005114840.tif 000002
【特許請求の範囲】
【請求項１】
基板と、該基板の表面側における画像表示領域に形成された表示用電極と、前記表面側に形成されており前記表示用電極を駆動するための回路部とを備えた電気光学装置を製造する電気光学装置の製造方法であって、
前記表面側に前記回路部を形成する工程と、
前記回路部が形成された後に、前記表面側と前記基板の裏面側との両方に研磨処理を施す工程と
を備えたことを特徴とする電気光学装置の製造方法。
【請求項２】
前記研磨処理はＣＭＰ（化学的機械研磨）処理であることを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記研磨処理を施す工程は、先ず、前記裏面側に研磨処理を施し、その後、前記表面側に研磨処理を施すことを特徴とする請求項１又は２に記載の電気光学装置の製造方法。
【請求項４】
前記研磨処理を施す工程のうち少なくとも前記裏面側に研磨処理を施す工程の前に、前記回路部が形成された後における前記表面側に対して表面保護膜を形成する工程を更に含むことを特徴とする請求項３に記載の電気光学装置の製造方法。
【請求項５】
前記研磨処理を施す工程は、先ず、前記表面側に対して研磨処理を施し、その後、前記裏面側に研磨処理を施すことを特徴とする請求項１又は２に記載の電気光学装置の製造方法。
【請求項６】
前記表面側に対して研磨処理を施した後であって且つ前記裏面側に研磨処理を施す前に、前記表面側に表面保護膜を形成することを特徴とする請求項５に記載の電気光学装置の製造方法。
【請求項７】
前記裏面側に研磨処理を施した後に、前記表面保護膜を除去する工程を更に含むことを特徴とする請求項４又は６に記載の電気光学装置の製造方法。
【請求項８】
前記表面保護膜を除去する工程は、前記表面側に研磨処理を施す工程の少なくとも一部として行われることを特徴とする請求項７に記載の電気光学装置の製造方法。
【請求項９】
前記表面保護膜を形成する工程は、前記表面保護膜としてレジスト膜を形成する工程を含み、
前記表面保護膜を除去する工程は、前記レジスト膜を剥離する工程を含むことを特徴とする請求項７に記載の電気光学装置の製造方法。
【請求項１０】
前記表面保護膜を除去する工程は、前記表面保護膜をエッチバックする工程を含むことを特徴とする請求項７に記載の電気光学装置の製造方法。
【請求項１１】
前記表示用電極と前記回路部とを電気的に接続するためのコンタクトホールを前記表面側に開孔する工程と、
前記コンタクトホールを開孔する工程の後に、前記表面側に、前記表示用電極を形成する工程と、
前記表示用電極上に前記表面保護膜を形成する工程と
を更に含み、
前記表面保護膜を除去する工程は、前記コンタクトホールに応じて前記表示用電極の表面に形成された凹部内に選択的に残すように前記表面保護膜を除去する工程を含むことを特徴とする請求項７から１０のいずれか一項に記載の電気光学装置の製造方法。
【請求項１２】
前記回路部を形成する工程は、導電膜、半導体膜及び絶縁膜のうち少なくとも一つの膜を前記表面側に成膜する工程を複数含み、
該少なくとも一つの膜を成膜する工程では、前記裏面側にも前記少なくとも一つの膜が成膜され、
前記研磨処理を施す工程では、前記成膜する工程によって前記裏面側に成膜された少なくとも一つの膜を研磨除去することを特徴とする請求項１から１１のいずれか一項に記載の電気光学装置の製造方法。
【請求項１３】
基板と、該基板の表面側に形成された半導体回路部とを備えた半導体装置を製造する半導体装置の製造方法であって、
前記表面側に前記半導体回路部を形成する工程と、
前記半導体回路部が形成された後に、前記表面側と前記基板の裏面側との両方に研磨処理を施す工程と
を備えたことを特徴とする半導体装置の製造方法。
【請求項１４】
基板と、
該基板の表面側における画像表示領域に形成された表示用電極と、
前記表面側に形成されており前記表示用電極を駆動するための回路部と
を備えており、
前記回路部が形成された後に、前記表面側と前記基板の裏面側との両方に研磨処理が施されていることを特徴とする電気光学装置。
【請求項１５】
基板と、
該基板の表面側に形成された半導体回路部と
を備えており、
前記半導体回路部が形成された後に、前記表面側と前記基板の裏面側との両方に研磨処理が施されていることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置及びその製造方法、並びに半導体装置及びその製造方法の技術分野に関する。
【背景技術】
【０００２】
この種の電気光学装置は、例えば電気化学物質を挟持した一対の電極基板間に、電圧を印加して駆動する構成を有する。例えば液晶装置では、基板に形成された対向電極と画素電極とが、液晶層を挟んで対向配置されている。画素電極は、画素領域毎に設けられており、その下層には、マトリクス状に配列した走査線及びデータ線、これら電極配線に接続された薄膜トランジスタ（以下適宜、ＴＦＴと呼ぶ）等からなる回路部が形成されている。
【０００３】
このような装置では画質向上が重要な課題であるが、これについては、画素電極側の基板（以下適宜、ＴＦＴアレイ基板と呼ぶ）の表面側（即ち、回路部が形成された側）及び裏面側（即ち、回路部が形成されていない側）の両方に改善点が見出されている。
【０００４】
表面側の問題としては、例えば、表面の凹凸或いは段差によるコントラスト低下がある。画素電極の下層には回路部が作り込まれているため、通常、基板表面には回路部の構造に起因した凹凸或いは段差が生じる。液晶層は基板表面に面しているので、こうした段差部分で液晶の配向不良が起き、結果としてコントラストが低下する。
【０００５】
そこで、ＴＦＴアレイ基板の表面を平坦化する技術が提案されている。特許文献１には、ＴＦＴアレイ基板に凹部を設け、そこに回路部の配線や電子素子を埋め込むことで、表面の凹凸或いは段差を低減する技術が提示されている。また、画素電極の下地となる回路部最上層の層間絶縁膜の表面に、ＣＭＰ（Chemical Mechanical Polishing：化学的機械研磨）処理を施す技術も提案されている。
【０００６】
ＴＦＴアレイ基板の裏面側の問題としては、例えば、裏面キズが挙げられる。基板の裏面は、製造中に傷つくことがあるが、この裏面キズは投影像の輝度むら等の原因となっている。そこで、ＴＦＴアレイ基板をマザー基板からチップに切り出した状態で、ガラス研磨装置で研磨することが一般的に行われている。尚、ＴＦＴパターンを有する基板表面にレジスト膜を設け、更にその上に保護テープを貼り付けておき、マザー基板の状態で裏面の研磨、洗浄、乾燥を行うＣＭＰ技術が、特許文献２に記載されている。
【０００７】
【特許文献１】特開２０００−２５８７９６号公報
【特許文献２】特開２００１−２１８７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述の凹部に配線等を埋め込む技術では、走査線とデータ線との交差部分は必然的に他の部分よりも厚みがあることから、全ての領域で凹凸をなくすことは本質的に困難であり、この部分の液晶配向の乱れは解消されない。
【０００９】
他方で、上述のＣＭＰ処理を施す技術によれば、仮に、表面側のＣＭＰ処理と裏面側のＣＭＰ処理との両方を行おうとすると、一方の面における工程では研磨くず等が他面を汚染することなどが予想される。或いは、複数回にわたる研磨工程で受ける押圧によって、特に裏面側にＣＭＰ処理を施す際に表面側の回路部が損傷するおそれがある。
【００１０】
その他、従来の製造プロセスでは、例えばＣＶＤ（Chemical Vapor Deposition）処理など成膜工程によっては、回路形成時にＴＦＴアレイ基板の裏面側にまで成膜されてしまうことから、成膜の都度、裏面についた膜を除去している。そのため、製造工程の複雑高度化を招き、生産効率及び歩留まりが低下するという問題点もある。
【００１１】
加えて、上述のいずれの技術によっても、平坦化は、画素電極の下地膜となる層間絶縁膜の段階で行なわれるので、画素電極に対して形成されたコンタクトホール由来の残渣による輝度むらを防止できない。即ち、画素電極及びその上の配向膜は、該コンタクトホール上で落ち窪む格好に成膜されることが多く、この窪みにラビング時に発生した配向膜のくずが滞留し、輝度のばらつきを生じさせることがある。
【００１２】
本発明は上述の問題点に鑑みなされたものであり、画質劣化を効果的に阻止し得る、例えば液晶装置等の電気光学装置及びその製造方法、並びに、薄型化に適した半導体装置及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【００１３】
本発明の電気光学装置の製造方法は上記課題を解決するために、基板と、該基板の表面側における画像表示領域に形成された表示用電極と、前記表面側に形成されており前記表示用電極を駆動するための回路部とを備えた電気光学装置を製造する電気光学装置の製造方法であって、前記表面側に前記回路部を形成する工程と、前記回路部が形成された後に、前記表面側と前記基板の裏面側との両方に研磨処理を施す工程とを備える。
【００１４】
本発明の電気光学装置の製造方法によれば、例えば、ガラス基板、石英基板、ＳＯＩ（Silicon On Insulator）基板、半導体基板等の基板の表面側に、例えば、画素スイッチング用のＴＦＴ、薄膜ダイオード（以下適宜、ＴＦＤと呼ぶ）、蓄積容量、走査線、データ線、容量線等の各種電子素子や配線などを含んでなる回路部を形成する。この形成工程では、ＣＶＤ、スパッタリング等による成膜、フォトリソグラフィ及びエッチング、熱処理等によって、各々所定形状にパターニングされた複数の導電膜、半導体膜等が、層間絶縁膜を介して積層された構造が基板の表面側に得られる。このような基板の表面側における成膜等の各工程では、基板の裏面側に、例えば数μｍから十数μｍ程度の深さのキズが付く。更に、ＣＶＤ等では、基板の裏面側においても不要な成膜が行われる。更に、回路部の形成途中の工程として或いは回路部の形成後における工程として、回路部の最上層或いは回路部の上層側に形成された層間絶縁膜に対し研磨による平坦化工程を実施する場合には、研磨カス或いは屑が基板の裏面側に残留する。しかるに、本発明では、このように回路部が形成された後には、基板の表面側と基板の裏面側との両方に研磨処理を施す。従って、基板の表面側における回路部の最上層或いは回路部上に形成された層間絶縁膜を、回路部の形成後に行なわれる基板の表面側における研磨処理によって平坦化でき、しかも、上述の如く基板の裏面側に付いたキズや不要な膜、更に研磨カスや屑を、回路部の形成後に行なわれる基板の裏面側における研磨処理によって極めて効果的に除去できる。
【００１５】
このような研磨処理に相前後して、例えば、画素電極、ストライプ状電極、セグメント状電極、ベタ状電極等の表示用電極を、基板の表面側における回路部の上層側、回路部を構成するいずれかの導電層と同一層、又は回路部の下層側に形成すれば、基板の表面側に回路部によって駆動される表示用電極を備えており且つ表面側が良好に平坦化されており、しかも裏面側におけるキズ、余分な膜、屑、カス等が低減された電気光学装置を構築できる。
【００１６】
例えば液晶装置等の、基板を介して光源光や外光などの表示光が透過又は反射される電気光学装置の場合には、本発明に係る「基板」は透明とされる。この場合には、裏面におけるキズ、屑、カス、余分な膜等が画質に直接的に悪影響を及ぼすので、本発明の如く基板の裏面側について回路部の形成後に研磨処理を施すことは、製造される電気光学装置の画質を高める上で極めて有利である。更に、基板の表面側における凹凸は、例えば液晶装置における液晶動作など、当該電気光学装置における電気光学動作の妨げになるので、本発明の如く、基板の表面側について回路部の形成後に研磨処理を施すことは、製造される電気光学装置の画質を高める上で極めて有利である。
【００１７】
加えて、本発明によれば、基板の裏面側に、回路部についての各形成工程で付いた傷、発生した屑や塵、成膜された不要な膜などの除去を、各形成工程の途中で逐次行なうのではなく、回路部の形成後における研磨処理によって一括して研磨除去することも可能である。従って、製造工程を単純化する上でも大変有利である。例えば、基板の表面側に形成される回路部の個別具体的な構成に応じて、概ね予想可能な深さや膜厚を有するキズ、余分な膜等については、これらを全てまとめて、回路部の形成後における裏面側の研磨処理において１０μｍ程度或いは２０〜３０μｍ程度の層厚分を研磨することによって、除去できる。
【００１８】
また、本発明の研磨処理は、ＣＭＰ（化学的機械研磨）処理とすることができる。即ち、本発明の研磨処理には各種の研磨方法が用いられるが、基板の両面のうち少なくとも一面、特に、基板の表面側についてはＣＭＰによる処理を行うことが好ましい。基板の表面側は回路形成面であるので、機械的な研磨処理も可能ではあるが、一般的には、より平坦性の高い平面が得られ、かつ処理工程において回路部を破損するおそれが少ないＣＭＰ処理が適している。これに対し、基板の裏面側については、キズや余分な膜の除去が主な目的であり、しかも研磨量が多いことから、むしろ機械研磨の方が好都合である場合がある。但し、基板の各面の処理で研磨処理装置を共通化する場合などには、裏面の研磨もＣＭＰで行うようにしてよい。
【００１９】
本発明の電気光学装置の製造方法の一態様では、前記研磨処理を施す工程は、先ず、前記裏面側に研磨処理を施し、その後、前記表面側に研磨処理を施す。
【００２０】
この態様によれば、研磨処理を施す工程では、先ず、基板の裏面側に対して研磨処理を施す。これにより、基板の裏面側に、回路部についての各形成工程で付いた傷、発生した屑や塵、成膜された不要な膜などの除去を、一括して研磨除去することが可能となる。その後、基板の表面側に研磨処理を施すので、基板の表面側における平坦化を行ないつつ、基板の裏面側の研磨処理により発生する研磨屑や塵等についても、基板の表面側の研磨処理により除去できるので有利である。しかも、当該表面側の研磨処理により研磨除去される基板の表面側の最上層が、結果として、基板の裏面側の研磨処理時に回路部に対する表面保護膜として機能することになるので好都合である。
【００２１】
この態様では、前記研磨処理を施す工程のうち少なくとも前記裏面側に研磨処理を施す工程の前に、前記回路部が形成された後における前記表面側に対して表面保護膜を形成する工程を更に含むようにしてもよい。
【００２２】
このようにして製造すれば、基板の裏面側の研磨処理の最中には、基板の表面側に表面保護膜が形成されているので、該研磨処理の途中で、回路部がダメージを受けることが殆どなくて済む。特に、表面保護膜に、キズや研磨カス等が付いても、その後における基板の表面側の研磨処理によって、これを除去可能である。
【００２３】
尚、表面保護膜は、基板の裏面側に施す研磨処理の内容や、基板の表面側に施す研磨処理の内容にもよるが、例えば２〜３μｍの膜厚分だけ存在すれば足りる。尚、このような表面保護膜は、基板の裏面側の研磨処理の終了の後には、例えば、基板の表面側の研磨処理によって又は別の処理によって除去されてもよい。或いは、電気光学装置における電気光学動作に悪影響を及ぼさないのであれば、そのまま或いは部分的に残すことも可能である。
【００２４】
或いは本発明の電気光学装置の製造方法の他の態様では、前記研磨処理を施す工程は、先ず、前記表面側に対して研磨処理を施し、その後、前記裏面側に研磨処理を施す。
【００２５】
この態様によれば、研磨処理を施す工程では、先ず、基板の表面側に対して研磨処理を施す。これにより、基板の表面側の平坦化を行なうことが可能となる。その後、基板の裏面側に研磨処理を施すので、回路部についての各形成工程で付いた傷、発生した屑や塵、成膜された不要な膜などの除去を、一括して研磨除去することが可能となる。本態様では特に、裏面側に研磨処理を施す際には、表面側既に平坦化されているので、裏面側に研磨処理を施す際に印加される表面側への加重或いは圧力は基板に沿った面内で概ね均一となる。従って、加重や圧力が局所的に回路部へ加わることで、回路部がその個所で破壊される可能性を低減できる。
【００２６】
この態様では、前記表面側に対して研磨処理を施した後であって且つ前記裏面側に研磨処理を施す前に、前記表面側に表面保護膜を形成するように製造してもよい。
【００２７】
このように製造すれば、基板の裏面側の研磨処理時に、表面保護膜によって回路部を保護できるので、好都合である。即ち、研磨処理を施す工程において、基板の裏面側の研磨処理を後に行なうことによる、該基板の裏面側の研磨処理で基板の表面にキズや屑が付いたりする等の欠点を効率的に回避できる。尚、このような表面保護膜についても、基板の裏面側の研磨処理の終了の後には、例えば、更なる基板の表面側の研磨処理によって又は別の処理によって除去されてもよい。或いは、電気光学装置における電気光学動作に悪影響を及ぼさないのであれば、そのまま或いは部分的に残すことも可能である。
【００２８】
上述した表面保護膜に係る態様では、前記裏面側に研磨処理を施した後に、前記表面保護膜を除去する工程を更に含んでもよい。
【００２９】
このように製造すれば、回路部の汚染、回路部の特性劣化、光の透過率等の低下などにつながるような種類の表面保護膜を形成した場合にも、基板の裏面側の研磨処理時における表面側の保護という役目を完了した際に、これは除去される。従って、表面保護膜の種類に応じた、表面保護膜の存在に起因した画質への悪影響を殆ど又は実用上全く表面化させないで済む。
【００３０】
上述の表面保護膜の除去に係る態様では、前記表面保護膜を除去する工程は、前記表面側に研磨処理を施す工程の少なくとも一部として行われてもよい。
【００３１】
このように製造すれば、基板の表面側の平坦化の際に一緒に表面保護膜を除去でき、工程上有利である。
【００３２】
或いは上述の表面保護膜の除去に係る態様では、前記表面保護膜を形成する工程は、前記表面保護膜としてレジスト膜を形成する工程を含み、前記表面保護膜を除去する工程は、前記レジスト膜を剥離する工程を含んでもよい。
【００３３】
このように製造すれば、レジスト膜の形成という比較的簡単な工程により表面保護膜を形成でき、レジスト膜の剥離という比較的簡単な工程により表面保護膜を除去できる。
【００３４】
或いは上述の表面保護膜の除去に係る態様では、前記表面保護膜を除去する工程は、前記表面保護膜をエッチバックする工程を含んでもよい。
【００３５】
このように製造すれば、例えば絶縁膜等の表面保護膜に対する、全面エッチングによる後退或いは完全除去という、比較的簡単な工程により表面保護膜を除去できる。
【００３６】
上述の表面保護膜の除去に係る態様では、更に、前記表示用電極と前記回路部とを電気的に接続するためのコンタクトホールを前記表面側に開孔する工程と、前記コンタクトホールを開孔する工程の後に、前記表面側に、前記表示用電極を形成する工程と、前記表示用電極上に前記表面保護膜を形成する工程とを更に含み、前記表面保護膜を除去する工程は、前記コンタクトホールに応じて前記表示用電極の表面に形成された凹部内に選択的に残すように前記表面保護膜を除去する工程を含むようにすることができる。
【００３７】
この態様によれば、基板の表面側では、コンタクトホールを開孔した後に、表示用電極を形成し、表面保護膜を形成するので、コンタクトホールに応じて表示用電極の表面には、凹部が発生する。ここで特に、表面保護膜を除去する工程は、係る凹部内に表面保護膜を選択的に残すので、凹部に埋め込まれた表面保護膜部分の存在に応じて、表示用電極の上層側における平坦化を、より完全に近いものとできる。即ち、係るコンタクトホール付近における平坦度を改善できる。
【００３８】
以上の態様において、前記回路部を形成する工程は、導電膜、半導体膜及び絶縁膜のうち少なくとも一つの膜を前記表面側に成膜する工程を複数含み、該少なくとも一つの膜を成膜する工程では、前記裏面側にも前記少なくとも一つの膜が成膜され、前記研磨処理を施す工程では、前記成膜する工程によって前記裏面側に成膜された少なくとも一つの膜を研磨除去するように製造してもよい。
【００３９】
このように製造すれば、基板の裏面側に、仮に、例えば光の透過率を低下させたり、当該電気光学装置の厚みを不要に厚くしたりするような一又は複数の膜が、回路部を形成する工程によって成膜されても、最終的には基板の裏面側の研磨処理によって、これ又はこれらの膜を研磨除去可能となる。言い換えると、基板の裏面側に何らかの膜が成膜された状態であることを避けることができるために、基板の表面側における回路部を形成する工程が制約されることがなくなる。従って、製造工程の自由度を高める上で大変有利である。
【００４０】
本発明の半導体装置の製造方法は上記課題を解決するために、基板と、該基板の表面側に形成された半導体回路部とを備えた半導体装置を製造する半導体装置の製造方法であって、前記表面側に前記半導体回路部を形成する工程と、前記半導体回路部が形成された後に、前記表面側と前記基板の裏面側との両方に研磨処理を施す工程とを備える。
【００４１】
本発明の半導体装置の製造方法によれば、例えば、半導体基板等の基板の表面側に、例えば、ＴＦＴ、ＴＦＤ等の各種電子素子やその各種配線などを含んでなる半導体回路部を形成する。この形成工程では、ＣＶＤ、スパッタリング等による成膜、フォトリソグラフィ及びエッチング、熱処理等によって、各々所定形状にパターニングされた複数の導電膜、半導体膜等が、層間絶縁膜を介して積層された構造が基板の表面側に得られる。このように半導体回路部が形成された後には、基板の表面側と基板の裏面側との両方に、研磨処理を施す。従って、基板の表面側における半導体回路部の最上層或いは半導体回路部上に形成された層間絶縁膜を、半導体回路部の形成後に行なわれる基板の表面側における研磨処理によって平坦化でき、しかも、基板の裏面側に付いたキズや不要な膜、更に研磨カスや屑を、半導体回路部の形成後に行なわれる基板の裏面側における研磨処理によって極めて効果的に除去できる。
【００４２】
この結果、基板の表面側が良好に平坦化されており、しかも裏面側におけるキズ、余分な膜、屑、カス等が低減された半導体装置を構築できる。この場合特に、基板が透明である必要はなく、基板の表面側及び裏面側の両方からの研磨処理によって、最終的に製造される半導体装置の薄型化或いは小型化を促進できるので、実用上大変有利である。
【００４３】
加えて、本発明によれば、基板の裏面側に、半導体回路部についての各形成工程で付いた傷、発生した屑や塵、成膜された不要な膜などの除去を、各形成工程の途中で逐次行なうのではなく、半導体回路部の形成後における研磨処理によって一括して研磨除去することも可能である。従って、製造工程を単純化する上でも大変有利である。
【００４４】
尚、本発明の半導体装置の製造方法においては、上述した本発明の電気光学装置の製造方法に係る各種態様と同様の態様を適宜採ることも可能である。
【００４５】
本発明の電気光学装置は上記課題を解決するために、基板と、該基板の表面側における画像表示領域に形成された表示用電極と、前記表面側に形成されており前記表示用電極を駆動するための回路部とを備えており、前記回路部が形成された後に、前記表面側と前記基板の裏面側との両方に研磨処理が施されている。
【００４６】
本発明の電気光学装置によれば、上述した本発明の電気光学装置の製造方法によって製造された電気光学装置の場合と同様に、基板の表面側に回路部によって駆動される表示用電極を備えており且つ表面側が良好に平坦化されており、しかも裏面側におけるキズ、余分な膜、屑、カス等が低減されている。よって、表示斑或いはコントラスト斑が低減され且つ光透過率に優れており、明るく高品位の画像表示が可能となる。
【００４７】
尚、本発明の電気光学装置においては、上述した本発明の電気光学装置の製造方法に係る各種態様に対応する各種態様を適宜採ることも可能である。
【００４８】
本発明の半導体装置は上記課題を解決するために、基板と、該基板の表面側に形成された半導体回路部とを備えており、前記半導体回路部が形成された後に、前記表面側と前記基板の裏面側との両方に研磨処理が施されている。
【００４９】
本発明の半導体装置によれば、上述した本発明の半導体装置の製造方法によって製造された半導体装置の場合と同様に、基板の表面側が良好に平坦化されており、しかも裏面側におけるキズ、余分な膜、屑、カス等が低減されており、薄型化或いは小型化が可能となる。
【００５０】
尚、本発明の半導体装置においては、上述した本発明の電気光学装置の製造方法に係る各種態様に対応する各種態様を適宜採ることも可能である。
【００５１】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【発明を実施するための最良の形態】
【００５２】
以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
〔第１実施形態〕
まず、本発明の第1実施形態に係る液晶装置の主要構成について、図１から図４を参照して説明する。
【００５３】
図１は、本実施形態に係る液晶装置のうち、表示パネルの等価回路を表している。また、図２及び図３は、ＴＦＴアレイ基板上の画素部に係る部分構成を表す平面図である。なお、図２及び図３は、それぞれ、後述する積層構造のうち下層部分（図２）と上層部分（図３）に相当する。図４は、図２及び図３を重ね合わせた場合のＡ−Ａ´断面図である。尚、図４においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材の縮尺比率を適宜に変えてある。
＜表示パネルの原理的構成＞
図１において、表示パネルでは、複数の走査線１１a及び複数のデータ線６aが相交差して配列しており、その線間に、走査線１１a，データ線６aの各一により選択される画素領域が設けられている。各画素領域には、ＴＦＴ３０、画素電極９a及び蓄積容量７０が設けられている。ＴＦＴ３０は、データ線６aから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを選択画素に印加するために設けられ、ゲートが走査線１１ａに接続され、ソースがデータ線６ａに接続され、ドレインが画素電極９ａに接続されている。画素電極９ａは、後述の対向電極２１との間で液晶容量を形成し、入力される画像信号Ｓ１、Ｓ２、…、Ｓｎを画素領域に印加して一定期間保持するようになっている。蓄積容量７０の一方の電極は、画素電極９ａと並列してＴＦＴ３０のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量配線４００に接続されている。
【００５４】
この液晶装置は、例えばＴＦＴアクティブマトリクス駆動方式を採り、図示しない駆動回路から各走査線１１ａに走査信号Ｇ１、Ｇ２、…、Ｇｍを線順次に印加すると共に、それによってＴＦＴ３０がオン状態となる水平方向の選択画素領域の列に、図示しない駆動回路からデータ線６ａに画像信号Ｓ１、Ｓ２、…、Ｓｎを印加するようになっている。この際、画像信号Ｓ１、Ｓ２、…、Ｓｎを各データ線６ａに線順次に供給してゆくようにしてもよいし、複数のデータ線６ａ（例えばグループ毎）に同じタイミングで供給するものとしてもよい。これにより、画像信号が選択画素領域の画素電極９ａに供給される。表示パネルは、ＴＦＴアレイ基板１０と対向基板２０とが液晶層５０を介して対向配置されているので（図４参照）、以上のようにして区画配列された画素領域毎に液晶層５０に電界を印加することにより、両基板間の透過光量が画素領域毎に制御され、画像が階調表示される。また、このとき各画素領域に保持された画像信号は、蓄積容量７０によりリークが防止される。
＜表示パネルの具体的構成＞
次に、上述の動作が実現される液晶装置の具体的な構成について、図２から図４を参照して説明する。
【００５５】
図２から図４において、上述の回路要素は、回路部１００及び画素電極９ａとしてＴＦＴアレイ基板１０上に形成されている。ＴＦＴアレイ基板１０は、例えば、ガラス基板、石英基板、ＳＯＩ基板、半導体基板等からなり、例えばガラス基板や石英基板からなる対向基板２０と対向配置されている。回路部１００は、画素電極９ａを駆動するために設けられ、ここでは、ＴＦＴアレイ基板１０の直上から画素電極９ａの直下までの範囲内に積層された、走査線１１ａから第４層間絶縁膜４４までを指している（図４参照）。また、画素電極９ａ（図３中、破線９ａ’で輪郭が示されている）は縦横に区画配列された画素領域の各々に配置され、その境界にデータ線６ａ及び走査線１１ａが格子状に配列するように形成されている（図２及び図３参照）。
【００５６】
回路部１００を構成する、パターニングされた導電膜は、下から順に、走査線１１ａを含む第１層、ゲート電極３ａを含む第２層、蓄積容量７０の固定電位側容量電極を含む第３層、データ線６ａ等を含む第４層、容量配線４００等を含む第５層からなる。また、第１層−第２層間には下地絶縁膜１２、第２層−第３層間には第１層間絶縁膜４１、第３層−第４層間には第２層間絶縁膜４２、第４層−第５層間には第３層間絶縁膜４３、第５層−第６層間には第４層間絶縁膜４４がそれぞれ設けられ、前述の各要素間が短絡することを防止している。尚、このうち、第１層から第３層が下層部分として図２に示され、第４層、第５層及び画素電極９ａが上層部分として図３に示されている。
【００５７】
＜回路部１００・第１層の構成―走査線等―＞
第１層は、走査線１１ａで構成される。走査線１１ａは、図２のＸ方向に沿って延びる本線部と、データ線６ａ或いは容量配線４００が延在する図２のＹ方向に延びる突出部とからなる形状にパターニングされている。このような走査線１１ａは、例えば導電性ポリシリコンからなり、その他にもＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む金属単体、合金、金属シリサイド、ポリシリサイド又はこれらの積層体等により形成することができる。
【００５８】
＜回路部１００・第２層の構成―ＴＦＴ等―＞
第２層は、ＴＦＴ３０及び中継電極７１９で構成されている。ＴＦＴ３０は、例えばＬＤＤ（Lightly Doped Drain）構造とされ、ゲート電極３ａ、半導体層１ａ、ゲート電極３ａと半導体層１ａを絶縁するゲート絶縁膜を含んだ絶縁膜２を備えている。ゲート電極３ａは、例えば導電性ポリシリコンで形成される。半導体層１ａは、例えばポリシリコンからなり、チャネル領域１ａ´、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅからなる。尚、ＴＦＴ３０は、ＬＤＤ構造を有することが好ましいが、低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに不純物打ち込みを行わないオフセット構造であってもよいし、ゲート電極３ａをマスクとして不純物を高濃度に打ち込んで高濃度ソース領域及び高濃度ドレイン領域を形成する自己整合型であってもよい。また、中継電極７１９は、例えばゲート電極３ａと同一膜として形成される。
【００５９】
ＴＦＴ３０のゲート電極３ａは、下地絶縁膜１２に形成されたコンタクトホール１２ｃｖを介して走査線１１ａに電気的に接続されている。下地絶縁膜１２は、例えばシリコン酸化膜等からなり、第１層と第２層の層間絶縁機能の他、ＴＦＴアレイ基板１０の全面に形成されることで、基板表面の研磨による荒れや汚れ等が惹き起こすＴＦＴ３０の素子特性の変化を防止する機能を有している。
【００６０】
＜回路部１００・第３層の構成―蓄積容量等―＞
第３層は、蓄積容量７０で構成されている。蓄積容量７０は、容量電極３００と下部電極７１とが誘電体層を介して対向配置された構成となっている。このうち、容量電極３００は、容量配線４００に電気的に接続されている。下部電極７１は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａの夫々に電気的に接続されている。
【００６１】
下部電極７１と高濃度ドレイン領域１ｅとは、第１層間絶縁膜４１に開孔されたコンタクトホール８３を介して接続されている。また、下部電極７１と画素電極９ａとは、コンタクトホール８８１、８８２、８０４、及び中継電極７１９、第２中継電極６ａ２、第３中継電極４０２により各層を中継し、コンタクトホール８９において電気的に接続されている。
【００６２】
このような容量電極３００、下部電極７１には、例えば導電性のポリシリコンが用いられ、誘電体層には酸化シリコンが用いられる。また、第１層間絶縁膜４１は、例えば、ＮＳＧ（ノンシリケートガラス）によって形成されている。その他、第１層間絶縁膜４１には、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス、窒化シリコンや酸化シリコン等を用いることができる。
【００６３】
尚、この場合の蓄積容量７０は、図２の平面図からわかるように、画素電極９ａの形成領域にほぼ対応する画素領域に至らないように（遮光領域内に収まるように）形成されているので、画素開口率が比較的大きく維持されている。
【００６４】
＜回路部１００・第４層の構成―データ線等―＞
第４層は、データ線６ａで構成されている。データ線６ａは、下から順にアルミニウム、窒化チタン、窒化シリコンの三層膜として形成されている。窒化シリコン層は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされている。また、第４層には、データ線６ａと同一膜として、容量配線用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、図３に示したように、夫々が分断されるように形成されている。
【００６５】
このうち、データ線６ａは、第１層間絶縁膜４１及び第２層間絶縁膜４２を貫通するコンタクトホール８１を介して、ＴＦＴ３０の高濃度ソース領域１ｄと電気的に接続されている。
【００６６】
また、容量配線用中継層６ａ１は、第２層間絶縁膜４２に開孔されたコンタクトホール８０１を介して容量電極３００と電気的に接続され、容量電極３００と容量配線４００との間を中継している。容量配線用中継層６ａ２は、前述したように、第１層間絶縁膜４１及び第２層間絶縁膜４２を貫通するコンタクトホール８８２を介して中継電極７１９に電気的に接続されている。このような層間絶縁膜４２は、例えばＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス、窒化シリコンや酸化シリコン等によって形成することができる。
【００６７】
＜回路部１００・第５層の構成―容量配線等―＞
第５層は、容量配線４００及び第３中継電極４０２により構成されている。容量配線４００は、表示パネルの画像表示領域の周囲にまで延設され、定電位源と電気的に接続されることで、固定電位とされている。この容量配線４００は、図３に示すように、Ｘ方向、Ｙ方向に延在する格子状に形成され、Ｘ方向に延在する部分には、第３中継電極４０２の形成領域を確保するために切り欠きが設けられている。また、容量配線４００は、その下層のデータ線６ａ、走査線１１ａ、ＴＦＴ３０等を覆うように、これら回路要素の構造よりも幅広に形成されている。これにより、各回路要素は遮光され、入射光を反射させて投射画像における画素の輪郭がぼやける等の悪影響が防止されている。
【００６８】
更に、容量配線４００のＸ方向延在部分とＹ方向延在部分とが丁度交差する角部は、略三角形の庇部がわずかに突き出すような形状となっている。この庇部により、ＴＦＴ３０の半導体層１ａに対する光の遮蔽を効果的に行うことができる。即ち、半導体層１ａに対して斜め上方から進入する光を、庇部が反射又は吸収することにより、ＴＦＴ３０における光リーク電流の発生を抑制し、フリッカ等のない高品質な画像を表示することが可能となる。
【００６９】
このような容量配線４００は、第３層間絶縁膜４３に開孔されたコンタクトホール８０３を介して、容量配線用中継層６ａ１と電気的に接続されている。
【００７０】
また、第４層には、容量配線４００と同一膜として、第３中継電極４０２が形成されている。第３中継電極４０２は、前述のように、コンタクトホール８０４及びコンタクトホール８９を介して、第２中継電極６ａ２−画素電極９ａ間を中継している。尚、これら容量配線４００及び第３中継電極４０２は、例えばアルミニウム、窒化チタンを積層した二層構造となっている。
【００７１】
第４層の上には、全面に第４層間絶縁膜４４が形成されている。第４層間絶縁膜４４には、画素電極９ａー第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。以上が、回路部１００の構成である。
【００７２】
＜ＴＦＴアレイ基板１０の回路面と裏面＞
本実施形態では、回路部１００が形成されたＴＦＴアレイ基板１０の表側の表面である回路面９０Ａ（つまり層間絶縁膜４４の上面）と、その裏側の表面であるＴＦＴアレイ基板１０の裏面９０Ｂの両面が、共にＣＭＰ処理によって平坦化されている。
【００７３】
＜画素電極＞
第４層間絶縁膜４４の上には、画素電極９ａが各画素領域に形成されている（図３）。画素電極９ａは、例えばＩＴＯ（Indium Tin Oxide）等の透明導電膜からなる。また、該画素電極９ａ上には配向膜１６が形成されている。
【００７４】
他方、対向基板２０には、その対向面の全面に対向電極２１が設けられており、更にその上（図４では対向電極２１の下側）に配向膜２２が設けられている。対向電極２１は、画素電極９ａと同様、例えばＩＴＯ膜等の透明導電性膜からなる。尚、対向基板２０と対向電極２１の間には、ＴＦＴ３０における光リーク電流の発生等を防止するため、少なくともＴＦＴ３０と正対する領域を覆うように遮光膜２３が設けられている。
【００７５】
以上のように構成されたＴＦＴアレイ基板１０と対向基板２０の間には、液晶層５０が設けられている。液晶層５０は、基板１０及び２０の周縁部をシール材により封止して形成した空間に液晶を封入して形成される。液晶層５０は、画素電極９ａと対向電極２１との間に電界が印加されていない状態において、ラビング処理等の配向処理が施された配向膜１６及び配向膜２２によって、所定の配向状態をとるようになっている。
【００７６】
本実施形態では特に上述の如く、回路面９０ＡがＣＭＰ処理によって平坦化されているので、ＴＦＴアレイ基板１０の最上面を構成する配向膜１６と、これに対向する配向膜２２の間の間隔がほぼ一定となり、液晶層５０における液晶の配向状態のばらつきが抑えられる。或いは、配向膜１６の表面の凹凸に起因したラビング斑を低減でき、これにより液晶層５０における液晶の配向状態のばらつきを抑えられる。液晶配向は、透過光量の変調度に対応しているので、これにより、表示画像のコントラストが部分的に低下するおそれが大きく軽減される。更に、回路面９０ＡがＣＭＰ処理によって平坦化されているので、ＴＦＴアレイ基板１０上の積層構造の薄型化を図れる。他方で、裏面９０ＢがＣＭＰ処理により平坦化されているので、製造工程で発生する裏面９０Ｂのキズ、研磨屑、不要な膜の研磨除去が良好に為されており、この結果、コントラスト比や光透過率に優れたＴＦＴアレイ基板１０を構築することができる。更に、ＴＦＴアレイ基板１０上の薄型化も図れる。
【００７７】
加えて、このようなＣＭＰ処理は次に説明するように、ＴＦＴアレイ基板１０の両面に対して効率的に施されており、特にＣＭＰ処理により発生する研磨屑等が最終的な表示画像に悪影響を及ぼさないよう、且つＣＭＰ処理を施す際の押圧により回路部が破損しないように、該ＣＭＰ処理は施されている。
【００７８】
＜表示パネルの製造＞
次に、このような液晶装置の製造方法について説明する。図５は、本実施形態に係る表示パネルの製造方法を表したフローチャートである。また、図６−１から図６−７は、その製造工程を、順を追って説明するための断面図である。
【００７９】
図５において先ず、ＴＦＴアレイ基板１０を、石英基板、ガラス基板、シリコン基板等から選んで用意する。そして、図６−１に示したように、ＴＦＴアレイ基板１０の一面に回路部１００を形成する（ステップＳ１１）。回路部１００は、例えばＣＶＤやスパッタリング等による成膜、フォトリソグラフィ及びエッチング等によるパターニング、ＣＶＤ等による層間絶縁膜の形成等によって、下層から順に形成することができ、第３中継電極４０２を含んだ第４層の上に、最上層として層間絶縁膜４４を形成する。層間絶縁膜４４は、例えば減圧又は常圧ＣＶＤ法により、シリケートガラス、窒化シリコン又は酸化シリコン等の薄膜として形成される。
【００８０】
この時点における回路面９１Ａには、電極配線や電子素子等の回路部１００内の、ＴＦＴ３０、蓄積容量７０等を含む構造物６０１の影響により凹凸が生じている。また、裏面９１Ｂには、ここまでの工程を経る間に細かいキズ７０１がついている（図６−１参照）。
【００８１】
次に、図６−２に示したように、回路面９１Ａの上に、表面保護膜７０２を形成する（ステップＳ１２）。表面保護膜７０２の形成は、シリケートガラス、窒化シリコン又は酸化シリコン等の絶縁材料、ないしレジスト等の有機絶縁材料を用いて行うとよい。その膜厚は、例えば、数μｍから数百μｍ程度の膜厚とされる。但し、表面保護膜７０２は、回路面９１Ａを保護し、裏面９１Ｂの研磨時の加圧による損傷から構造物６０１を十分に保護できるものであればよく、その膜厚も絶縁材料の種類等に応じて適宜に設定してよい。
【００８２】
次に、図６−３に示したように、裏面９１ＢにＣＭＰを施す（ステップＳ１３）。
具体的には、例えば研磨プレートに固定された研磨パッド上に、シリカ粒を含んだスラリー（化学研磨液）を流しつつ、スピンドルに固定したＴＦＴアレイ基板１０の裏面９１Ｂを回転接触させる。キズ７０１を除去するには、裏面９１Ｂを、例えば２０〜３０μｍ程度の深さまで研磨するとよい。これにより、平坦化された裏面９０Ｂが得られる。研磨時には、回路部１００内には層面に垂直方向の圧力が及ぶ。しかし、ここでは、回路面９０Ａに表面保護膜７０２を設けるようにしているので、こうした外力によって回路面９０Ａが傷付いたり、構造物６０１が損傷したりするのを防止することができる。
【００８３】
次に、図６−４に示したように、表面保護膜７０２をエッチング、剥離等によって除去する（ステップＳ１４）。
【００８４】
次に、図６−５に示したように、今度は回路面９１ＡにＣＭＰを施す（ステップＳ１５）。この処理は、基本的には裏面９１Ｂと同様であり、先に除去した表面保護膜７０２からの不純物を残さないように行うようにする。また、層間絶縁膜４４は、最終的に５００〜１５００μｍ程度の膜厚とするとよく、その他の研磨条件は適宜に設定してよい。これにより、平坦化された回路面９０Ａが得られる。
【００８５】
更に、図６−６のように、回路面９０Ａにコンタクトホール８９を形成し、その後、図６−７のように回路面９０Ａに画素電極９ａを形成する（ステップＳ１６）。これらの工程では、具体的には、コンタクトホール８９は、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより、第３中継電極４０２に到るように開孔する。尚、ウエットエッチング、若しくはウエットエッチングとドライエッチングを組み合わせて行うことにより、コンタクトホール８９の側壁面にテーパを設けるようにしてもよい。次いで、コンタクトホール８９が形成された回路面９０Ａの全面に、スパッタ法などを用いてＩＴＯ等の透明導電膜を５０〜２００μｍの厚さで形成する。その後、フォトリソグラフィ及びエッチングにより透明導電膜をパターニングし、画素電極９ａとする。尚、ここで説明している液晶装置は透過型であるが、反射型の場合には、画素電極９ａをアルミニウム等の高反射率材料で形成するとよい。
【００８６】
その後は、画素電極９ａ上にポリイミド系の配向膜材料を塗布し、所定のラビング方向にプレチルト角を所望の角度とするようにラビング処理を施して配向膜１６（図４参照）を形成する。画素電極９ａ及び配向膜１６は一定の厚みに成膜されるので、回路面９０Ａを平坦化すると、実質的にはＴＦＴアレイ基板１０の最上層が平坦となる。このように、平坦な配向膜１６に対してラビング処理を施すことになるので、ラビング斑の発生を低減できる。他方で、裏面９０Ｂの研磨後は、ほんの数工程を経るだけでよく、平坦化された裏面９０Ｂが再度傷つく可能性が低くなっている。こうして、両面とも平坦性が良好なＴＦＴアレイ基板１０が完成される。
【００８７】
対向基板２０については、例えばガラス基板を用意し、その一面に額縁状の遮光膜を形成した後、全面に対向電極２１を形成する。遮光膜は、クロム等をスパッタして形成する。対向電極２１は、ＩＴＯ等の透明導電性材料を５０〜２００ｎｍの厚さでスパッタして成膜する。更に、対向電極２１の全面に、ポリイミド系の配向膜２２を塗布形成する。
【００８８】
尚、対向基板２０についても、ＴＦＴアレイ基板１０側の場合と同様に、例えばカラーフィルタ、遮光膜、対向電極２１等を形成した後に、その表面側と裏面側とに対してＣＭＰ処理を施すことも可能である。
【００８９】
続いて、電極等が形成されたＴＦＴアレイ基板１０と対向基板２０とを、電極の形成面で対向させて組み立てる。その際、基板１０と基板２０の周縁部をシール材で封止し、両者間に形成された密閉空間に液晶を注入し、液晶層５０とする。液晶には、例えば複数種のネマティック液晶を混合したものが使用される。以上により、本実施形態に係る液晶装置が完成する。
【００９０】
このようにＣＭＰを利用し、ＴＦＴアレイ基板１０の回路面９０Ａ及び裏面９０Ｂの平坦性を高めておくと、液晶層５０における液晶の配向状態のばらつきによるコントラスト低下や、裏面９０Ｂのキズ７０１の光学的作用による表示むらが軽減される。よって、画質劣化の原因を２つながら防止し、良好な画質で表示が可能な液晶装置を製造することができる。加えて、ＣＭＰ処理によって、液晶装置全体の薄型化或いは小型化を図ることも可能となる。
【００９１】
また、裏面９１ＢのＣＭＰ時には、反対側の回路面９１Ａを表面保護膜７０２で保護するようにし、回路面９１ＡのＣＭＰをその後に施すようにしたので、裏面９１ＢのＣＭＰ時に発生する研磨屑は、その後の回路面９１ＡのＣＭＰ処理時に研磨除去することが可能となり、更に、裏面９１ＢのＣＭＰ時に発生する表面保護膜７０２のキズについても、表面保護膜７０２の除去と共に除去可能である。また、回路面９１ＡのＣＭＰ処理の際に、表面保護膜７０２から層間絶縁膜４４へ拡散した不純物についても除去可能であり、該不純物が回路部１００へ拡散することで表示特性に悪影響を与えることが防止できる。また、回路面９１ＡのＣＭＰ処理後に画素電極９ａを形成するようにしたので、画素電極９ａも不純物汚染を免れる。
【００９２】
〔変形例１〕
上記の第１実施形態では、裏面９１Ｂにおけるキズ７０１を研磨除去し、平坦な裏面９０Ｂを得る場合について説明している。キズ７０１は、準備したＴＦＴアレイ基板１０を使用前に研磨しておく工程や、回路部１００の形成時に行う、裏面９１Ｂに堆積した半導体膜や酸化膜を除去する工程で発生すると考えられる。
【００９３】
これに対し、本変形例では、裏面９１Ｂに堆積する半導体膜や酸化膜を、堆積の度に除去するのではなく、回路部１００が完成するまでは堆積層７０３として裏面９１Ｂに残しておく場合について説明する。
【００９４】
図７−１は、第１実施形態の第１の変形例に係る回路部１００の形成工程を表している。この場合においても、キズ７０１は発生している可能性があるが、裏面９１Ｂはむしろ堆積物７０３によって保護されるために、それほど傷つくことはない。
【００９５】
更に、回路面９１Ａに表面保護膜７０２を設け（図７−２）、裏面９１ＢにＣＭＰを施す（図７−３）。この裏面９１Ｂの研磨工程は、堆積物７０３の除去が主な目的であり、層間絶縁膜４４は、堆積物７０３が除去される２〜３μｍ程度の深さまで研磨するとよい。
【００９６】
このように本変形例では、回路部１００の形成時に堆積する膜を堆積物７０３として残しておき、ＣＭＰにより一括除去するようにしたので、堆積物を成膜の都度除去する手間を省くことができ、(1)堆積物７０３の除去と(2)平坦な裏面９０Ｂの形成とを一度のＣＭＰで行うことができる。よって、輝度に関する画質劣化が防止された液晶装置を、極めて効率よく製造することが可能となる。
【００９７】
〔変形例２〕
以上の第1実施形態及び変形例１では、表面保護膜７０２をエッチング等により除去してから回路面９１ＡにＣＭＰを施すようにしたが、例えば窒化シリコン等の適度に硬い表面保護膜７０２であれば、これを付けたままＣＭＰを施して研磨除去するようにしてもよい。そのような表面保護膜７０２としては、例えば層間絶縁膜４４と同様の材質とすると、比較的容易に研磨することができるために好ましい。このようにすれば、表面保護膜７０２の除去と回路面９１Ａの平坦化を、同一のＣＭＰ工程において連続的に行うことができる。
【００９８】
〔変形例３〕
更に、表面保護膜７０２を最初から付設しないようにすることもできる。即ち、層間絶縁膜４４自体に表面保護膜の機能を持たせるのである。この場合、層間絶縁膜４４自体を予め、最終的に要求される膜厚よりも、表面保護膜として機能する膜厚分だけ厚く形成しておく。即ち、層間絶縁膜４４の膜厚は、回路面９１Ａを保護し、裏面９１Ｂの研磨時の加圧による損傷から構造物６０１を十分に保護できるように設定しておく。
【００９９】
具体的な製造手順は、ＴＦＴアレイ基板１０上に回路部１００を形成した後、まず裏面９１Ｂを研磨し、それに引き続いて層間絶縁膜４４の上面（回路面９１Ａ）を研磨することになる。その後は、実施形態と同様にしてコンタクトホール８９の形成、画素電極９ａの形成を行う。よって、工程が削減され、製造効率がさらに向上する。
【０１００】
次に、第１実施形態と同様の構成の液晶装置を、他の手順で製造する実施形態について説明する。従って、以下では、第１実施形態と同様の構成要素に対しては同一の符号を付し、その説明は適宜省略する。
【０１０１】
〔第２実施形態〕
図８は、第２実施形態に係る液晶装置の製造方法を表すフローチャートであり、図９−１から図９−４は、その主要な製造工程を示す断面図である。
【０１０２】
図８において先ず、ＴＦＴアレイ基板１０に回路部１００を形成し（ステップＳ２１）、続いて、図９−１に示したように、回路部１００の表面（回路面９１Ａ）にＣＭＰを施し、構造物６０１の形状に応じて生じている凹凸を削り取る（ステップＳ２２）。これにより、回路面９１Ａは平坦化され、回路面９０Ａとなる。尚、裏面９１Ｂには、工程を重ねるごとにキズ７０１が発生しているものとする。
【０１０３】
次いで、図９−２に示したように、平坦な回路面９０Ａを覆うように表面保護膜７０４を形成する（ステップＳ２３）。次に、図９−３に示したように、裏面９１ＢにＣＭＰを施し、キズ７０１を削り取る（ステップＳ２４）。これにより、裏面９１Ｂは平坦な裏面９０Ｂとなる。
【０１０４】
このとき、研磨面の反対側は平坦な回路面９０Ａであることから、ＣＭＰ時の押圧が構造物６０１（回路面９１Ａに凸部を形成させる）へ集中するのを緩和し、その損傷を回避することが可能となる。尚、表面保護膜７０４も、押圧の回路部１００への影響を緩和するように作用する。表面保護膜７０４はまた、ＣＭＰによる回路面９０Ａの汚染を防止している。
【０１０５】
その後、図９−４に示したように、表面保護膜７０４を除去し（ステップＳ２５）、表出させた回路面９０Ａにコンタクトホール８９を形成して、その上から画素電極９ａを形成する（ステップＳ２６）。この段階で画素電極９ａを形成すると、研磨工程における汚染や押圧を受けずに済み、その影響を回避することができる。
【０１０６】
このように本実施形態では、ＣＭＰを利用して回路面９０Ａの後に裏面９０Ｂを得るように製造手順を組んでいるので、裏面９１ＢのＣＭＰの際の押圧は回路部１００に均等にかかる。よって、構造物６０１などに圧力が集中して、回路が損傷されるのを防止することができる。その他の効果は、第１実施形態と同様である。
【０１０７】
尚、上記実施形態では、裏面９１Ｂにキズ７０１が生じているものとしたが、それ以外に堆積物７０３が堆積している場合にも同様の手順を適用することができる。その場合、堆積物７０３は、裏面９１ＢのＣＭＰによって一括除去され、工程を大幅に省略することが可能である。
【０１０８】
〔応用例〕
次に、第２実施形態の応用例について説明する。
【０１０９】
第２実施形態では、ＣＭＰ工程を“回路面→裏面”の順に行うようにしたが、ＣＭＰをもう一度繰り返し、“回路面→裏面→回路面”の順に行うと、裏面研磨による回路面の汚染をより確実に除去することができる。その場合の一例を、図１０のフローチャートに示す。
【０１１０】
図１０において先ず、ＴＦＴアレイ基板１０に回路部１００を形成し（ステップＳ３１）、続いて、図１１−１に示したように、回路面９１ＡにＣＭＰを施す（ステップＳ３２）。これにより、回路面９１Ａは一次平坦化処理がなされ、回路面９２Ａとなる。
【０１１１】
次に、図１１−２に示したように、回路面９２Ａを覆うように表面保護膜７０５を形成する（ステップＳ３３）。次に、図１１−３に示したように、裏面９１ＢにＣＭＰを施し、キズ７０１を削り取ることによって、裏面９１Ｂを平坦な裏面９０Ｂとする（ステップＳ３４）。このとき、研磨面の反対側は、平坦化された回路面９２Ａであることから、ＣＭＰ時の押圧が構造物６０１へ集中するのを緩和し、その損傷を回避することが可能となる。
【０１１２】
次に、図１１−４のように表面保護膜７０５を除去する（ステップＳ３５）。本応用例では、更にその次に、図１１−５のように、表出させた回路面９２ＡにＣＭＰを施す（ステップＳ３６）。これにより、回路面９２Ａに２次平坦化処理が施される。また、回路面９２Ａに、表面保護膜７０５からの不純物や、裏面９１ＢのＣＭＰによる研磨くず等が残存していても、これらはＣＭＰにより研磨除去される。よって、最終的に平坦かつ清浄な回路面９０Ａが得られる。
【０１１３】
その後、回路面９０Ａに、コンタクトホール８９及び画素電極９ａを形成する。この段階で画素電極９ａを形成すると、研磨工程における汚染や圧力の影響を受けずに済む。
【０１１４】
このように、“回路面→裏面→回路面”というように、回路面９１ＡのＣＭＰ工程を裏面９１ＢのＣＭＰ工程の前後に分けて行うようにしたので、(1)裏面研磨時の圧力による回路部１００の損傷の回避、(2)裏面研磨による回路面の汚染除去といった、第１及び第２実施形態の作用・効果を併せ持つことが可能となる。
【０１１５】
また、２次平坦化処理によって、裏面９１ＢのＣＭＰによる回路面９２Ａの汚染を最終的に除去することができるので、こうした順序で研磨を行う際は、必ずしも表面保護膜７０５は必要ではない。勿論、上記のように表面保護膜７０５を設け、裏面研磨時の回路部１００の保護を図ってもよいし、更に、表面保護膜７０５を２次平坦化処理において研磨除去するようにしてもよい。
【０１１６】
尚、ここでは、裏面９１Ｂにキズ７０１が生じているものとしたが、それ以外に、例えば、堆積物７０３が堆積している場合にも同様の手順を適用することができる。その場合、堆積物７０３は、裏面９１ＢのＣＭＰによって一括除去され、工程を大幅に省略することが可能である。
【０１１７】
〔第３実施形態〕
図１２は、第３実施形態に係る液晶装置の製造方法を表すフローチャートであり、図１３−１から図１３−５は、その主要な製造工程を示す断面図である。
【０１１８】
図１２において先ず、ＴＦＴアレイ基板１０に回路部１００を形成し（ステップＳ４１）、続いて、図１３−１に示したように、回路部１００の表面（回路面９１Ａ）にＣＭＰを施し、構造物６０１の形状に応じて生じている凹凸を削り取る（ステップＳ４２）。これにより、回路面９１Ａは平坦化され、回路面９０Ａとなる。尚、裏面９１Ｂには、工程を重ねるごとにキズ７０１が発生しているものとする。
【０１１９】
次に、図１３−２に示したように、回路面９０Ａにコンタクトホール８９を形成し、その上から画素電極９ａを形成する（ステップＳ４３）。
【０１２０】
次に、図１３−３に示したように、回路面９０Ａの表面を覆うように表面保護膜７０６を形成する（ステップＳ４４）。表面保護膜７０６は、窒化シリコン、酸化シリコン等の無機絶縁膜、又は有機絶縁膜、無機絶縁膜／有機絶縁膜の積層体とすることができる。
【０１２１】
次に、図１３−４に示したように、裏面９１ＢにＣＭＰを施す（ステップＳ４５）。これにより、裏面９１Ｂからキズ７０１が削り取られ、平坦な裏面９０Ｂが得られる。このとき、研磨面の反対側は表面保護膜７０６で覆われ、平坦化されているので、ＣＭＰ時の回路部１００への押圧が緩和され、構造物６０１を損傷させることが回避される。尚、表面保護膜７０６はまた、ＣＭＰによる画素電極９ａの汚染を防止している。
【０１２２】
次に、図１３−５に示したように、表面保護膜７０６を平坦部からは除去し、コンタクトホール８９等の部位に生じている凹部には残存させる処理を行う（ステップＳ４６）。具体的には、図示した構成となるようにエッチバックを行う。これにより、コンタクトホール８９の窪みや、画素電極９ａ同士の間隙は、残存した保護膜７０６Ａにより埋め込まれる。よって、回路部１００の最上面は、極めて平坦性が高く、更にその上に形成される配向膜１６のラビングにおける残渣の発生や、凹部への滞留を防止することができる。
【０１２３】
このように本実施形態では、ＣＭＰを利用してＴＦＴアレイ基板１０の両面を平坦化するだけでなく、それに伴い、表面保護膜７０６を用いて画素電極９ａの表面における凹凸を埋め込むように製造手順を組んでいるので、画素電極９ａの上面の平坦性が極めて向上し、コンタクトホール８９の窪み等の凹凸にラビング時のカスが溜まることなどが防止される。従って、液晶層５０における液晶配向のばらつきだけでなく、従来より問題となっていた、コンタクトホール８９の窪み等に滞留するラビング残渣によって表示輝度がばらつき、輝度むらとなることが抑制され、良好な画質で表示可能な液晶装置を提供することが可能となる。
【０１２４】
尚、ここでは、裏面９１Ｂにキズ７０１が生じているものとしたが、それ以外に、例えば堆積物７０３が堆積している場合にも同様の手順を適用することができる。その場合、堆積物７０３は、裏面９１ＢのＣＭＰによって一括除去され、工程を大幅に省略することが可能である。
【０１２５】
また、上記第３実施形態では、ＴＦＴアレイ基板１０の表面のＣＭＰ処理の後に裏面のＣＭＰ処理を行い、そのうえで表面側に形成された表面保護膜７０６をコンタクトホール８９に応じた凹部内に残しつつ除去する工程を実施するように、即ち“表面ＣＭＰ→裏面ＣＭＰ→保護膜除去”の順番で実施しているが、このような形態の表面保護膜の除去工程は、実施タイミングを上記実施形態によって限定されるものではない。例えば、第1実施形態における表面保護膜除去のタイミング、即ち裏面のＣＭＰ処理後、且つ表面のＣＭＰ処理前にて、このような形態の表面保護膜の除去工程を実施してもよい。即ち、“裏面ＣＭＰ→保護膜除去→表面ＣＭＰ”の順番で実施してもよい。尚、このような形態の表面保護膜の除去工程は、エッチバックや剥離除去のほか、表面にＣＭＰ処理を施す工程の少なくとも一部として行うようにしてもよい。
【０１２６】
更に、上記各実施形態では、ＴＦＴアレイ基板１０の両面ともＣＭＰ処理を施す場合について説明したが、裏面には機械研磨を施すようにしてもよい。裏面は、裏面キズや堆積物を除去するために研磨量が比較的多く、また回路部１００のように汚損しては困るものが構築されていないことから、平坦性が十分に得られれば機械的に研磨する方が研磨効率から見ても有効である。同様の理由から、基板裏面に対し、機械的要素の強いＣＭＰ処理を施すようにしてもよい。即ち、スラリー中の有機酸の作用よりも研磨剤の作用によって研磨を行うようにする。更にいえば、基板表面の研磨処理も、必ずしもＣＭＰ処理に限定されているわけではなく、機械研磨を適用することも可能である。
【０１２７】
（電気光学装置の全体構成）
以上のようにして製造される各実施形態における液晶装置の全体構成を、図１４及び図１５を参照して説明する。尚、図１４は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１５は、図１４のＨ−Ｈ'断面図である。
【０１２８】
図１４において、ＴＦＴアレイ基板１０上にはシール材５２がその周縁に沿って設けられており、その内側に、画像表示領域１０ａの周辺を規定する額縁状の遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。また、この一辺に隣接する２辺に沿って、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が設けられている。尚、走査線３ａに供給される走査信号遅延が問題にならないのであれば、走査線駆動回路１０４を片方だけとしてもよく、逆にデータ線駆動回路１０１を画像表示領域１０ａの両側に配列させてもよい。更に、ＴＦＴアレイ基板１０の残る一辺に、走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０の角部の少なくとも１箇所には、ＴＦＴアレイ基板１０と対向基板２０との間を電気的に導通させる導通材１０６が設けられている。そして、図１５に示すように、図１４に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。
【０１２９】
尚、ＴＦＴアレイ基板１０上には、これらデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【０１３０】
また、投射光が入射する対向基板２０側及び出射光が出射するＴＦＴアレイ基板１０側には、夫々、例えばＴＮ（Twisted Nematic）モード、ＳＴＮ（Super Twisted Nematic）モード、ＶＡ（Vertically Aligned）モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１３１】
以上に説明した液晶装置は、例えばプロジェクタに適用される。その場合、３つの液晶装置がＲＧＢ３原色夫々のライトバルブとして用いられ、各ライトバルブには、ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色光が投射されるように構成される。また、上記実施の形態の液晶装置は、プロジェクタ以外の直視型や反射型のカラー表示装置に適用することもできる。その場合、対向基板２０上における画素電極９ａに対向する領域に、ＲＧＢのカラーフィルタをその保護膜と共に形成すればよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。更に、この態様において、対向基板２０上に１画素に１個対応するマイクロレンズを形成するようにすれば、入射光の集光効率が向上するため、表示輝度を向上させることができる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用してＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るい表示が可能となる。
【０１３２】
尚、以上の説明においては、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０上に設けるようにしたが、その代わりに、例えばＴＡＢ（Tape Automated bonding）基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしても構わない。
【０１３３】
以上では、本発明の電気光学装置の一具体例として液晶装置を挙げて説明したが、本発明の電気光学装置及びその製造方法は、その他にも、電子ペーパなどの電気泳動装置や、電子放出素子を用いた表示装置（Field Emission Display及びSurface-Conduction Electron-Emitter Display）等に対する適用が可能である。なお、こうした本発明の電気光学装置は、プロジェクタやモバイル型コンピュータ、携帯電話、テレビジョン受像機、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等の、各種の電子機器に適用が可能である。
【０１３４】
また、本発明の半導体装置の製造方法は、根本的には本発明の電気光学装置の製造方法と同じ技術的思想に基づいたものであり、上述した液晶装置の製造プロセスと同様の手順で基板の両面に研磨処理を施すようになっている。但し、本発明の半導体装置の製造方法は、半導体装置全般の製造に適用可能であり、その目的も、平坦化に限らず、例えば基板や基板上の形成層の厚みを調整するためであってよい。この製造方法によれば、半導体装置は、製造過程において、一方の面における研磨工程の悪影響を他面に与えることなく両面が研磨されるので、良好な特性を備えることが可能となる。そして、何れの場合にも、半導体装置全体を薄型化することが可能となり、より小さなスペースに実装可能となり、特に携帯電話等の重量やサイズが極めて重要視される電子機器等における軽量化や小型化を図ることも可能となる。尚、半導体装置の場合においても、処理の目的に応じて機械研磨やＣＭＰ研磨を使い分けるようにしてよい。
【０１３５】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、該電気光学装置の製造方法、及び半導体装置、該半導体装置の製造方法もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１３６】
【図１】本発明の第１の実施の形態に係る液晶装置の構成を示す等価回路図である。
【図２】図１に示した液晶装置の具体的な構成を表す部分平面図である。
【図３】図１に示した液晶装置の具体的な構成を表す部分平面図である。
【図４】図２及び図３のＡ−Ａ’断面図である。
【図５】図２乃至図４に示した液晶装置の製造方法を説明するためのフローチャートである。
【図６−１】図５のフローチャートに対応する製造工程図である。
【図６−２】図６−１に続く工程の工程図である。
【図６−３】図６−２に続く工程の工程図である。
【図６−４】図６−３に続く工程の工程図である。
【図６−５】図６−４に続く工程の工程図である。
【図６−６】図６−５に続く工程の工程図である。
【図６−７】図６−６に続く工程の工程図である。
【図７−１】図５に示した製造工程の変形例に係る製造工程を説明するための図である。
【図７−２】図７−１に続く工程の工程図である。
【図７−３】図７−２に続く工程の工程図である。
【図８】第２の実施の形態に係る液晶装置の製造方法を説明するためのフローチャートである。
【図９−１】図８のフローチャートに対応する製造工程図である。
【図９−２】図９−１に続く工程の工程図である。
【図９−３】図９−２に続く工程の工程図である。
【図９−４】図９−３に続く工程の工程図である。
【図１０】第２の実施の形態の応用例に係る液晶装置の製造方法を説明するためのフローチャートである。
【図１１−１】図１０のフローチャートに対応する製造工程図である。
【図１１−２】図１１−１に続く工程の工程図である。
【図１１−３】図１１−２に続く工程の工程図である。
【図１１−４】図１１−３に続く工程の工程図である。
【図１１−５】図１１−４に続く工程の工程図である。
【図１２】第３の実施の形態に係る液晶装置の製造方法を説明するためのフローチャートである。
【図１３−１】図１２のフローチャートに対応する製造工程図である。
【図１３−２】図１３−１に続く工程の工程図である。
【図１３−３】図１３−２に続く工程の工程図である。
【図１３−４】図１３−３に続く工程の工程図である。
【図１３−５】図１３−４に続く工程の工程図である。
【図１４】実施形態における液晶装置の全体構成を表す平面図である。
【図１５】図１４のＨ−Ｈ´断面図である。
【符号の説明】
【０１３７】
１０…ＴＦＴアレイ基板、１ａ…半導体層、６ａ…データ線、６ａ１…容量配線用中継層、６ａ２…第２中継電極、９ａ…画素電極、１１ａ…走査線、１６，２２…配向膜、２０…対向基板、２１…対向電極、３０…ＴＦＴ、４１〜４４…層間絶縁膜、５０…液晶層、７０…蓄積容量、７１…下部電極、８９…（画素電極９ａ用の）コンタクトホール、９０Ａ〜９２Ａ…回路面、９０Ｂ，９１Ｂ…（ＴＦＴアレイ基板の）裏面、１００…回路部、３００…容量電極、４００…容量配線、４０２…第３中継電極、６０１…（回路部１００中の）構造物、７０１〜７０６…表面保護膜、７０６Ａ…保護膜
【図１】
2005114840.tif 000003
【図２】
2005114840.tif 000004
【図３】
2005114840.tif 000005
【図４】
2005114840.tif 000006
【図５】
2005114840.tif 000007
【図６−１】
2005114840.tif 000008
【図６−２】
2005114840.tif 000009
【図６−３】
2005114840.tif 000010
【図６−４】
2005114840.tif 000011
【図６−５】
2005114840.tif 000012
【図６−６】
2005114840.tif 000013
【図６−７】
2005114840.tif 000014
【図７−１】
2005114840.tif 000015
【図７−２】
2005114840.tif 000016
【図７−３】
2005114840.tif 000017
【図８】
2005114840.tif 000018
【図９−１】
2005114840.tif 000019
【図９−２】
2005114840.tif 000020
【図９−３】
2005114840.tif 000021
【図９−４】
2005114840.tif 000022
【図１０】
2005114840.tif 000023
【図１１−１】
2005114840.tif 000024
【図１１−２】
2005114840.tif 000025
【図１１−３】
2005114840.tif 000026
【図１１−４】
2005114840.tif 000027
【図１１−５】
2005114840.tif 000028
【図１２】
2005114840.tif 000029
【図１３−１】
2005114840.tif 000030
【図１３−２】
2005114840.tif 000031
【図１３−３】
2005114840.tif 000032
【図１３−４】
2005114840.tif 000033
【図１３−５】
2005114840.tif 000034
【図１４】
2005114840.tif 000035
【図１５】
2005114840.tif 000036