(57)【要約】【課題】  パッケージの反りが生じても電気的接続不良のない実装及びＢＧＡ半導体装置の実装概外観検査が可能な技術を提供する。【解決手段】  基板の半導体チップを搭載した面と反対側の面に複数のはんだバンプが設けられたボールグリッドアレイ半導体装置を実装基板に実装し、前記はんだをリフローした時に、前記ボールグリッドアレイ半導体装置の基板の中央部が前記半導体チップを搭載した面と反対側の面方向に凸に反らせて前記実装基板上の電極と前記はんだバンプとを電気的に接続することを特徴とする実装方法である。【選択図】      図１
2005229137.tif 000002
【特許請求の範囲】
【請求項１】
半導体装置の実装方法であって、
（ａ）半導体装置を準備する工程と、
（ｂ）前記半導体装置を実装基板上に実装する工程とを有し、
前記（ａ）工程は、
（ｃ）表面と、前記表面と反対側の裏面と、回路配線と、第１の熱膨張係数を有する基板を準備する工程と、
（ｄ）前記基板の前記表面上に半導体チップを搭載する工程と、
（ｅ）前記半導体チップの主面上に形成された複数の電極と前記基板の前記回路配線とを複数のワイヤを介してそれぞれ電気的に接続する工程と、
（ｆ）前記半導体チップ、前記複数のワイヤ、及び前記基板の一部を前記第１の熱膨張係数よりも小さい第２の熱膨張係数を有する封止樹脂で封止する工程と、
（ｇ）前記基板の前記裏面上に複数のはんだバンプをそれぞれ配設する工程とを有し、
前記（ｂ）工程は、
（ｈ）前記半導体装置を前記実装基板上に配置した後、熱処理により前記半導体装置の中心部を前記複数のはんだバンプが形成された側に突出するように反らせて前記複数のはんだバンプと前記実装基板上の複数の電極とをそれぞれ電気的に接続する工程と、
を有することを特徴とする半導体装置の実装方法。
【請求項２】
請求項１記載の半導体装置の実装方法であって、前記実装基板上の前記複数の電極の内、内側に配置された電極の面積は外側に配置された電極の面積よりも大きいことを特徴とする半導体装置の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、実装性に優れたボールグリッドアレイ（以下、ＢＧＡと称する）半導体装置及びそれを搭載する実装基板に関し、特に、回路配線を有する基板上に半導体チップが搭載され、該半導体チップの電極と前記回路配線とを電気的に接続し、少なくとも前記半導体チップ部が樹脂で封止され、前記基板の前記半導体チップが搭載された面と反対側の面に複数のはんだバンプが設けられているボールグリッドアレイ半導体装置に適用して有効な技術に関するものである。
【背景技術】
【０００２】
近年の半導体装置の高機能化に伴い、面付実装型パッケージの外部リードの数は増大する傾向にある。これらの半導体装置の代表例がＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）である。ＱＦＰは半導体装置の側面に外部リードを設けているため、外部リードの間隔を狭くしたとしても、外部リードの数の増大によりパッケージサイズは大型化の傾向にある。これに対して、近年、開発された面付実装型パッケージがＢＧＡ半導体装置である。このＢＧＡ半導体装置は、図１４に示すように、回路配線を有する基板１の片側の面２に半導体チップを搭載し、基板１と半導体チップを金ワイヤー等で電気的に接続し、基板１の半導体チップを搭載した面２を封止樹脂５で封止している。また、基板１の半導体チップを搭載した面の反対側の面６に、半導体チップと電気的に接続した複数の電極７を形成し、電極７上にはんだバンプ８を設けて外部電極としている。このはんだバンプ８は、面６上にアレイ状に配置されているため、ＱＦＰと比較するとより多くの外部電極が設けられ、また、同じ外部電極数なら、ＱＦＰよりもパッケージサイズが小さくできるという特徴を有する。このＢＧＡ半導体装置を、実装基板９上に位置決めして搭載し、実装基板９とパッケージを加熱することによりはんだバンプ８をリフローし、実装基板９上の電極１０と接続する。
前記ＢＧＡ半導体装置に関する技術については、以下のものがある。
【０００３】
【特許文献１】米国特許第５，２４１，１３３号明細書（Ａｕｇ，３１，１９９３）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明者は、前記従来技術を検討した結果、以下の問題点を見い出した。
すなわち、図１４に示すように、ＢＧＡ半導体装置は基板１の片面を樹脂封止する構造であるため、内部の半導体チップ、基板１及び封止樹脂５のそれぞれの熱膨張係数の違いによりＢＧＡ半導体装置のパッケージが反ることがある。このときＢＧＡ半導体装置を実装基板９に搭載すると、図１４に示すように、実装基板９上の電極１０とはんだバンプ８の間に隙間１１が生じるため、はんだバンプをリフローしても電極１０とはんだバンプ８が接続されない問題が生じる。
【０００５】
特に、熱膨張係数が大きい封止樹脂５を使用した場合、はんだリフロー温度まで加熱したときには基板１の上面の封止樹脂５が大きく膨張し、パッケージの反りは上に凸になる。このとき、パッケージの端面に近いはんだバンプ８は接続されているが、パッケージの中央部に近いはんだバンプ８は接続されない。さらに、ＢＧＡ半導体装置は外部端子であるはんだバンプ８がパッケージの下側にあるため、実装基板９とパッケージの接続点がパッケージの下に隠れてしまい、接続の外観検査が実際上不可能である。そのため、パッケージの反りによるはんだバンプ８の接続不良が生じたとしても、実装終了後、電気的な検査を行うまで発見することができないという問題があった。
【０００６】
本発明の目的は、パッケージの反りが生じても電気的接続のない実装が可能なＢＧＡ半導体装置を提供することにある。
本発明の他の目的は、パッケージの反りが生じても電気的に接続された実装が可能なＢＧＡ半導体装置用実装基板を提供することにある。
本発明の他の目的は、ＢＧＡ半導体装置の実装歩留の向上をはかることが可能な技術を提供することにある。
本発明の他の目的は、ＢＧＡ半導体装置の実装外観検査が可能な技術を提供することにある。
本発明の前記ならびにその他の目的及び新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【０００７】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
すなわち、（１）回路配線を有する基板上に半導体チップが搭載され、該半導体チップの電極と前記回路配線とを電気的に接続し、少なくとも前記半導体チップ及び電気接続部が樹脂で封止され、前記基板の前記半導体チップが搭載された面と反対側の面に複数のはんだバンプが設けられているＢＧＡ半導体装置であって、前記封止樹脂の熱膨張係数が、前記基板の熱膨張係数よりも小さい。
【０００８】
（２）前記（１）のＢＧＡ半導体装置の最外周のはんだバンプが、封止樹脂の端面より外側にある。
【０００９】
（３）当該ＢＧＡ半導体装置の反り量に応じて前記電極の前記はんだバンプとの接触面積の大きさを変えたものである。
【００１０】
（４）基板の半導体チップを搭載した面と反対側面に複数のはんだバンプが設けられたＢＧＡ半導体装置が実装される、前記はんたバンプに対応した複数の電極を有する実装基板であって、前記実装基板上の電極の前記はんだバンプとの接触面積は、前記ＢＧＡ半導体装置を当該実装基板に搭載し、はんだをリフローした時に生じる前記はんだバンプと前記電極の間の隙間に応じた面積の大きさになっている。
【００１１】
（５）基板の半導体チップを搭載した面と反対側の面に複数のはんだバンプが設けられたボールグリッドアレイ半導体装置を実装基板に実装し、前記はんだをリフローした時に、前記ボールグリッドアレイ半導体装置の基板の中央部が前記半導体チップを搭載した面と反対側の面方向に凸に反らせて前記実装基板上の電極と前記はんだバンプとを電気的に接続する実装方法である。
【００１２】
［作用］
前記の（１）によれば、実装基板に実装し、はんだリフロー温度まで加熱した時の基板の熱膨張係数より小さい熱膨張係数の封止樹脂を使用することにより、基板の中央部を前記半導体チップを搭載した面と反対側の面方向に凸に反るので、パッケージの中央部に近いはんだバンプをすべて確実に接続することができ、かつ、実装基板とパッケージの接続点のはんだバンプの接続部は側面から観察することができる。
【００１３】
前記（２）によれば、前記ＢＧＡ半導体装置の最外周のはんだバンプが、封止樹脂の端面より外側にあるので、実装基板とパッケージの接続点の接続部が側面からさらに容易に観察することができ、外観検査がより確実に行うことができる。これにより、パッケージの反りによるはんだバンプの接続不良が生じたとしても、それを直ちに発見することができる。
【００１４】
前記（３）によれば、前記ＢＧＡ半導体装置のパッケージの反りに応じて基板上のはんだバンプ下の電極の面積を変えることにより、電極上に形成されるはんだバンプの高さを変えることができるので、パッケージの反りによるはんだバンプの接続不良を防止もしくは低減することができる。
【００１５】
前記（４）によれば、実装基板上の電極のはんだバンプとの接触面積は、前記ＢＧＡ半導体装置を当該実装基板に搭載し、前記はんだのリフローした時に、前記はんだバンプと前記電極の間に生じる隙間に応じた面積の大きさにすることにより、実装前と実装後のはんだバンプ高さの差を制御することができるので、パッケージの反りによるはんだバンプの接続不良を防止もしくは低減することができる。
【００１６】
前記の（１）及び（２）によれば、実装基板に実装した時、基板の中央部を前記半導体チップを搭載した面と反対側の面方向に凸に反らせることにより、パッケージのはんだバンプをすべて確実に接続することができ、かつ、実装基板とパッケージの接続点のはんだバンプの接続部は側面から観察することができる。これにより、簡単に外観検査ができ、かつ、パッケージの反りによるはんだバンプの接続不良を防止もしくは低減することができる。
【発明の効果】
【００１７】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）ＢＧＡ半導体装置を実装基板に実装する時、そのパッケージの反りに起因するパッケージ中央部付近のバンプの接続不良を防止もしくは低減することができる。
（２）ＢＧＡ半導体装置を実装基板に実装する時、そのパッケージの最外周のバンプの外観検査のみで接続の判定ができ、実装の外観検査を容易にすることができる。
（３）ＢＧＡ半導体装置を実装基板に実装する時、ＢＧＡ半導体装置のパッケージが反っていても、電気的接続不良がなく確実に実装することが容易にでき、かつ、歩留を向上することができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施例を図面を参照して詳細に説明する。
なお、実施例を説明する全図において、同一機能を有するものは、同一符号を付け、その繰り返しの説明は省略する。
【実施例１】
【００１９】
図１は、本発明のＢＧＡ半導体装置の実施例１の構成を示す断面図、図２は、本実施例のＢＧＡ半導体装置のはんだパンプの配列を示す平面図、図３は、本実施例のＢＧＡ半導体装置の各製造工程における断面図、図４は、本実施例１のＢＧＡ半導体装置を実装する実装基板の電極の配列を示す平面図、図５は、本実施例１のＢＧＡ半導体装置を実装基板に実装する方法を説明するための図である。
【００２０】
図１乃至図５において、１はその表面及びその内部に回路配線を有する基板、２は基板の半導体チップを搭載する面、３は半導体チップ、４はＡｕワイヤ、５は封止樹脂、６は基板のはんだバンプを設ける面、７は基板上の電極、８ははんだバンプ、２０は実装基板、２２は実装基板上の電極である。また第１４図において、１１はリフロー時の温度における実装基板上の電極とはんだバンプとの間に生じるであろうところの隙間である。
【００２１】
本実施例１のＢＧＡ半導体装置は、図１に示すように、回路配線を有する基板１上に半導体チップ３が搭載され、この半導体チップ３の電極と前記回路配線とをＡｕワイヤ４で電気的に接続し、少なくとも前記半導体チップ３，Ａｕワイヤ４及び電気的接続の部分が封止樹脂５で封止され、前記基板１の前記半導体チップ３が搭載された面２と反対側の面６に、図２に示すように、複数のほぼ均一の量のはんだバンプ８がアレイ状に配設されている。そして、前記ＢＧＡ半導体装置の最外周のはんだバンプ８Ａが、封止樹脂５の端面５Ａより外側に配置されている。
【００２２】
前記基板１の材料としては、熱膨張係数α＝１７×１０−６／℃のガラスエポキシ（ＪＩＳ“ＦＲ−４”）を使用する。また、前記封止樹脂５としては、レジンを用いるが、このレジンの熱膨張係数が、前記基板１の熱膨張係数よりも小さいものを使用する。基板１として熱膨張係数α＝１７×１０−６／℃のガラスエポキシを使用した場合、理想的なレジンの熱膨張係数αは、１７×１０−６／℃であるが、シリコン（Ｓｉ）の半導体チップ３熱膨張係数の関係から、１７×１０−６／℃以下のレジンを使用する。好ましいレジンの熱膨張係数αは、１０×１０−６〜１４×１０−６／℃である。
【００２３】
また、前記本実施例１のＢＧＡ半導体装置の各部の寸法は、図１に示すように、基板１の底面から封止樹脂５の上面までの高さ１．５ｍｍ、封止樹脂５の厚さ０．９ｍｍ、基板１の厚さ０．６ｍｍ、電極を含むはんだバンプ８の高さ０．６ｍｍである。そして、例えば、はんだバンプ８は１１９個がピッチ１．２７ｍｍで７×１７のアレイ状に配設されている。外形は１４ｍｍ×２２ｍｍの長方形である。
【００２４】
次に、本実施例１のＢＧＡ半導体装置の製造方法を説明する。
まず、図３（Ａ）に示すように、基板１上に半導体チップ３をエポキシペースト等で接着する。次に、図３（Ｂ）に示すように、基板１と半導体チップ３をＡｕワイヤー４で接続する。次いで、図３（Ｃ）に示すように、基板１の面２をトランスファー成型で樹脂封止する。この時に、熱膨張係数が１７×１０−６／℃以下の封止樹脂を使用する。例えば、熱膨張係数αが１０×１０−６／℃〜１４×１０−６／℃のレジンを使用することが好ましい。封止後、樹脂を硬化させるが、樹脂の硬化収縮によりＢＧＡ半導体装置は、図１に示すように、ほぼ水平もしくは少し湾曲している。樹脂の硬化収縮率は５％程度であるので、封止樹脂部の大きさが１０ｍｍ□（平方）の場合、一辺の収縮量は約２．５μｍである。最後に、図３（Ｄ）に示すように、はんだバンプ８を基板１上の電極７に転写後、はんだリフロー炉に基板１を通してはんだバンプ８を形成し、ＢＧＡ半導体装置が完成する。
【００２５】
図４は、本実施例１の実装基板を上面から見た平面図であり、２０は実装基板、２１は通常の直径の円形電極、２２は直径を大きくした円形電極である。
【００２６】
前記実装基板２０上に前記ＢＧＡ半導体装置のパッケージ（以下、単にパッケージと称す）を搭載する工程を図５に示す。まず、図５（Ａ）に示すように、実装基板２０上の電極２１，２２にフラックス２３を塗布する。次に、図５（Ｂ）に示すように、半導体装置を位置決めして実装基板２０上に搭載する。次いで、実装基板２０とＢＧＡ半導体装置をはんだリフロー炉に通し、はんだバンプ８をリフローさせると、はんだバンプ８と実装基板２０上の電極２１との接続は、まずＢＧＡ半導体装置の中央部から行なわれ、図５（Ｃ）に示すように最外周のバンプ８Ａは最後に接続が行われる。最外周のはんだバンプ８Ａと実装基板２０上の電極２１との間には、基板１の熱膨張係数と封止樹脂５の熱膨張係数の差によりパッケージ中央部が下に凸に反り、約５０μｍ〜６０μｍ（データによる）の隙間が生じるが、図５（Ｃ）に示すように、最外周のはんだバンプ８Ａと実装基板２０上の電極２２との間が接続され、すべてのはんだバンプ８及び８Ａが接続され実装が終了する。
【００２７】
すなわち、実装後、ＢＧＡ半導体装置の中央部付近のバンプ高さは約４３０μｍになっており、実装前とのバンプ高さの差は、約７０μｍである。これにより、実装前に最外周のはんだバンプ８Ａと実装基板２０上の電極２１との間の隙間は吸収され、最外周のはんだバンプ８Ａも実装基板１上の電極２１と接触するため、はんだが電極２１上に濡れ広がり接続が行われる。
【００２８】
また、前記実施例１においては、実装基板２０上の電極２１の直径を大きくしたが、実装基板２０上の電極を同一の直径とし、ＢＧＡ半導体装置のパッケージの電極を、図６に示すように、最外周付近のはんだバンプ８Ａの電極３１は、ＢＧＡ半導体装置のパッケージの中央部付近のはんだバンプ８の電極３２よりも、小さい直径にしても同様の作用効果を得ることができる。また、更に最外周付近のはんだバンプ８Ａの電極３１の直径を小さくすることによって電極３１間の距離が大きくなる為、実装基板２０上の配線３４の引き回し自由度が増す。
【００２９】
ここで、電極の面積とその上に形成されるはんだパンプの高さの関係について説明する。
電極の面積とはんだバンプ高さの関係は近似的に次式で表せる。
【００３０】
【数１】
2005229137.tif 000003
【００３１】
例えば、はんだの体積Ｖ＝１．０３ｍｍ３とすると電極の直径０．６０ｍｍのときははんだバンプ高さは０．６１ｍｍとなり、電極の直径０．４のときははんだバンプ高さは０．７ｍｍとなる。
【００３２】
このように、供給するはんだの重を一定にしたとしても電極の面積を変えることにより、はんだバンプ高さを変えることが可能となる。
【００３３】
図７乃至図１０は、前記好ましいレジンの熱膨張係数αが１０×１０−６〜１４×１０−６／℃におけるそれぞれのパッケージの反り量の実験結果を示したものであり、図７は熱膨張係数αが１０×１０−６／℃のレジンを使用した場合、図８は熱膨張係数αが１２×１０−６／℃のレジンを使用した場合、図９は熱膨張係数αが１３×１０−６／℃のレジンを使用した場合、図１０は熱膨張係数αが１４×１０−６／℃のレジンを使用した場合である。ここで、パッケージの反り量とは、図１１に示すように、基板１上の封止樹脂５を下側にして支持し、基板１の上面の端部を含む水平面を基準Ｓとし、この基準Ｓからの前記基板１の上面Ｈの高さである。そして、基板１の材料としては熱膨張係数α＝１７×１０−６／℃のガラスエポキシ（ＪＩＳ“ＦＲ−４”）を使用した。
【００３４】
図７乃至図１０において、横軸は基板１の端からの距離（ｍｍ）、縦軸は反り量（μｍ）であり、△印は実装基板９に実装する時のリフロー温度（１７０℃）の時のパッケージの反り量、□印はモールド完了の常温（２２℃）の時のパッケージの反り量、四辺形の黒印は常温（２２℃）とリフロー温度（１７０℃）との間の任意の温度（９０℃，９３℃，８６℃，９５℃）の時のパッケージの反り量である。この任意の温度はパッケージの反り量の傾向を見るための温度である。
【００３５】
前記図７乃至図１０からわかるように、いずれも△印で示す実装基板９に実装する時のリフロー温度（１７０℃）の時は、パッケージが反った状態となり下方向に凸となる。特に、図７及び図８に示すように、□印で示すモールド完了の常温（２２℃）の時は、パッケージは平担もしくは逆の下方向に凸となり、本発明で希望する下方向に凸の形状となっていないが、△印で示す実装基板９に実装する時のリフロー温度（１７０℃）の時は、パッケージの中央部が反った状態となり、実装基板９の実装面に対して下方向に凸の反りが生じることがわかる。
【００３６】
以上の説明からわかるように、実施例１によれば、実装時の加熱による封止樹脂５の膨張が基板１の膨張より小さくすることにより、前記パッケージの基板１の外周部が中央部に対して前記半導体チップ３を搭載した面２側方向に反って、パッケージが実装基板９の実装面に対して下に凸の反りを生じるので、ＢＧＡ半導体装置のパッケージの反りは下に凸の状態に保たれる。この時、はんだバンプ８と実装基板９上の電極１０との接続は、前記パッケージの中央部から行われ、最外周のはんだバンプ８は最後に接続が行われる。そのため、最外周のバンプの接続の外観検査を行い、その最外周のすべてのはんだバンプ８Ａが接続されていれば、その内側のはんだバンプ８も接続されていると判断できる。
【００３７】
また、前記パッケージの最外周のはんだバンプ８が、封止樹脂５の端面５Ａより外側にあるので、実装基板９とパッケージの接続点の接続部を周囲から観察できるので、パッケージの反りによるはんだバンプの接続不良が生じたとしても、それを直ちに発見することができる。
【実施例２】
【００３８】
図１２は、本発明のＢＧＡ半導体装置の実装基板の実施例２の構成を示す平面図、図１３は本実施例２の実装基板上にＢＧＡ半導体装置を実装した状態を示す断面図である。
【００３９】
本実施例２のＢＧＡ半導体装置の実装基板は、前記実装基板上の電極の接触面積を、前記ＢＧＡ半導体装置を当該実装基板に搭載し、はんだリフロー時の熱による基板１の反りによって前記はんだバンプと前記電極の間に生じる隙間に応じた面積の大きさにしたものである。
【００４０】
例えば、図１に示すように、前記封止樹脂５の熱膨張係数が、前記基板１の熱膨張係数よりも小さいという条件がないと、基板１の半導体チップ３を搭載した面２と反対側の面６に複数のはんだバンプ８が設けられたＢＧＡ半導体装置を実装基板９に実装した時、前記ＢＧＡ半導体装置の基板１の中央部が前記半導体チップ３を搭載した面２方向に凸に反った場合（前記実施例１と反対方向に反った場合）が生じる。この場合においても、前記実装基板９上の電極と前記はんだバンプ８とを確実に電気的に接続するためには、図１３に示すように、パッケージの基板１の中央部に生じる前記はんだバンプ８と電極３２との間の隙間３３に対応する高さ分だけはんだバンプ８を高くしなければならない。その反面、パッケージの基板１の周辺部付近のはんだバンプ８Ａは下に押し付けられて高さが低くなる。そこで、本実施例２の実装基板９上の電極は、図１２に示すように、前記実装基板９上の電極のうちパッケージの基板１の中央部付近のはんだバンプ８に対応する部分の電極３２の面積を周辺部付近の電極３１よりも小さくしてある。
【００４１】
このようにすることにより、はんだリフロー後、冷却されて封止樹脂５が収縮し、半導体装置の反りが再び大きくなり、中央部付近のはんだバンプ８Ａは、上方に大きく引き伸ばされるが、前記のように実装基板３０上の電極３１の直径を小さくしてあることにより、はんだバンプ８Ａのはんだが実装基板３０上の電極３１と基板１上の電極７との間で引き伸ばされても、はんだが不足することがないため切断されず、電気的に確実に接続される。
【００４２】
本実施例２では、前記実装基板９上の電極のうちパッケージの基板１の中央部のはんだバンプ８に対応する部分の電極３１の面積を小さくしたが、反対に前記実装基板９上の電極のうちパッケージの基板１の周辺部付近のはんだバンプ８Ａに対応する部分の電極３２の面積を中央部付近の電極よりも大きくしても同様の作用効果が得られる。
【００４３】
以上、本発明者によってなされた発明を、前記実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００４４】
【図１】本発明のＢＧＡ半導体装置の実施例１の構成を示す断面図である。
【図２】本実施例１のＢＧＡ半導体装置のはんだバンプの配列を示す平面図である。
【図３】本実施例１のＢＧＡ半導体装置の各製造工程における断面図である。
【図４】本実施例１のＢＧＡ半導体装置を実装する実装基板の電極の配列を示す平面図である。
【図５】本実施例１のＢＧＡ半導体装置を実装基板に実装する方法を説明するための図である。
【図６】本実施例１のＢＧＡ半導体装置の電極の変形例を示す平面図である。
【図７】本実施例１の熱膨張係数αが１０×１０−６のレジンを使用した場合の反り量の実験結果を示す図である。
【図８】本実施例１の熱膨張係数αが１２×１０−６のレジンを使用した場合の反り量の実験結果を示す図である。
【図９】本実施例１の熱膨張係数αが１３×１０−６のレジンを使用した場合の反り量の実験結果を示す図である。
【図１０】本実施例１の熱膨張係数αが１４×１０−６のレジンを使用した場合の反り量の実験結果を示す図である。
【図１１】本実施例１のパッケージの反り量の実験を説明するための図である。
【図１２】本発明の実施例２の実装基板を上面から見た平面図である。
【図１３】本実施例２のＢＧＡ半導体装置を実装基板に搭載した状態を示す断面図である。
【図１４】従来のＢＧＡ装置の問題点を説明するための実装基板上に実装した側面図である。
【符号の説明】
【００４５】
１…回路配線を有する基板、２…基板の半導体チップを搭載する面、３…半導体チップ、４…Ａｕワイヤ、５…封止樹脂、６…基板のはんだバンプを設ける面、７…基板上の電極、８，８Ａ…はんだバンプ、９…実装基板、１０…実装基板上の電極、１１…実装基板上の電極とはんだバンプとの隙間、２０…実装基板、２１…通常の直径の円形電極、２２…直径を大きくした円形電極、３０…実装基板、３１…バンプ８Ａに対応する電極、３２…バンプ８に対応する電極、３３…実装基板上の電極とはんだバンプとの隙間。
【図１】
2005229137.tif 000004
【図２】
2005229137.tif 000005
【図３】
2005229137.tif 000006
【図４】
2005229137.tif 000007
【図５】
2005229137.tif 000008
【図６】
2005229137.tif 000009
【図７】
2005229137.tif 000010
【図８】
2005229137.tif 000011
【図９】
2005229137.tif 000012
【図１０】
2005229137.tif 000013
【図１１】
2005229137.tif 000014
【図１２】
2005229137.tif 000015
【図１３】
2005229137.tif 000016
【図１４】
2005229137.tif 000017