(57)【要約】【課題】１フレームの画像を複数のサブフレームに分割し、各サブフレーム毎に順次時分割表示する画像表示装置において、高階調で高品位の画像表示を保ちつつ駆動回路規模の増大を抑えてさらに低コスト化を図るための画像出力装置を提供する。【解決手段】本発明は、１フレーム分の画素データを複数のサブフレームに分割し、各サブフレーム毎に順次出力するサブフレーム生成手段（デコーダ５、書き込み制御回路６、サブフレームメモリ１〜４）を備えた画像出力装置において、前記各サブフレームの出力期間を複数のフィールドに時間分割し、各フィールド毎に出力画素データを生成して順次出力するフィールドデータ生成手段（サブフレームメモリ１〜４、読み出し制御回路７、＋１回路８、判定回路９、選択回路１０）を備えたことを特徴とする。【選択図】図１
2005208407.tif 000002
【特許請求の範囲】
【請求項１】
１フレーム分の画素データを複数のサブフレームに分割し、各サブフレーム毎に順次出力するサブフレーム生成手段を備えた画像出力装置において、
前記各サブフレームの出力期間を複数のフィールドに時間分割し、各フィールド毎に出力画素データを生成して順次出力するフィールドデータ生成手段を備えたことを特徴とする画像出力装置。
【請求項２】
請求項１記載の画像出力装置において、
前記各画素データはｍビットの画素データであり、前記フィールドデータ生成手段は前記ｍビットの画素データの上位ｎビット（ｍ＞ｎ）と下位（ｍ−ｎ）ビットに対して、前記サブフレームの出力期間を２ｍ-ｎ個のフィールドに時間分割し、前記下位（ｍ−ｎ）ビットの値に基いて前記各フィールドにおける出力画素データを前記上位ｎビットの値から生成することを特徴とする画像出力装置。
【請求項３】
請求項２記載の画像出力装置において、
前記出力画素データは、前記上位ｎビットの値そのまま、あるいは１を加えた値のいずれかのｎビットデータであり、前記１サブフレームの全フィールドで平均して前記ｍビットの画素データに対応した階調レベルになるように生成されることを特徴とする画像出力装置。
【請求項４】
請求項１〜３のいずれか一つに記載の画像出力装置と、該画像出力装置からの出力画素データに応じて画像を表示する画像表示素子と、該画像表示素子を照明する光源及び照明装置と、前記画像表示素子からの出射光の光路を偏向する光路偏向手段と、該光路偏向手段からの出射光を拡大して投射面上に投射する光学装置を備え、前記１サブフレーム毎に時分割投射されたサブフレーム表示画像を前記投射面上で互いに表示位置をずらして合成することで前記１フレームの画像を表示し、前記各サブフレームはさらに複数のフィールドに分割し、それぞれ所定の階調で時分割投射することにより１サブフレーム期間で所望の階調表示を行なうをことを特徴とする画像表示装置。
【請求項５】
請求項４記載の画像表示装置において、
前記１フレーム画像の各画素データはｍビットの画素データであり、該ｍビットの画素データのうち上位ｎビット（ｍ＞ｎ）と下位（ｍ−ｎ）ビットに対して、前記各サブフレームを２ｍ-ｎ個のフィールドに分割し、各フィールドは前記下位（ｍ−ｎ）ビットの値に基いて前記上位ｎビットの値から生成された出力画素データで階調表示することで前記１サブフレームの表示期間で平均して所望の階調表示を行なうことを特徴とする画像表示装置。
【請求項６】
請求項５記載の画像表示装置において、
前記出力画素データは、前記上位ｎビットの値そのまま、あるいは１を加えた値のいずれかのｎビットデータであり、前記１サブフレームの表示期間で平均して所望の階調表示を行なうことを特徴とする画像表示装置。
【請求項７】
請求項４〜６のいずれか一つに記載の画像表示装置において、
前記サブフレームとサブフレームの表示の間に、所定の階調レベルの表示期間を設けたことを特徴とする画像表示装置。
【請求項８】
請求項７記載の画像表示装置において、
前記所定の階調レベルは最低階調レベルであることを特徴とする画像表示装置。
【請求項９】
請求項７記載の画像表示装置において、
前記所定の階調レベルは最高階調レベルであることを特徴とする画像表示装置。
【請求項１０】
請求項４〜９のいずれか一つに記載の画像表示装置において、
前記画像表示素子は、シリコンバックプレーン上に液晶層とそれを駆動する電極を含む表示部を形成したＬＣＯＳ（Liquid Crystal On Silicon）であることを特徴とする画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、１フレーム分の画素データを複数のサブフレームに分割し、各サブフレーム毎に順次出力するサブフレーム生成手段を備えた画像出力装置と、その画像出力装置を備え、画像を複数のサブフレームに分割して時分割表示する画像表示装置に関する。
【背景技術】
【０００２】
近年、コンピュータの処理能力の飛躍的増大により表示画像の益々の高解像度化が進んでおり、それに伴ってプロジェクターなどの画像表示装置においても高解像度化の要求が高まってきている。しかしながら、例えばプロジェクターなどにおいては画像を表示する空間光変調素子の解像度がその要求に追いついておらず、高解像度化を実現するための様々な技術が提案されている。その一例として光路シフト手段（ここで言う「シフト」は「偏向」と同義語とする（以後同様））を有するプロジェクターが特許文献１に開示されている。
【０００３】
この従来技術では、空間光変調素子としての表示用液晶パネルからの投射光路中に偏光方向制御用パネルと水晶板からなる光路シフト手段としての光路変調素子を設け、偏光方向制御用パネルを動作させることで水晶板に入射する光の偏光方向を変える。水晶板はその結晶軸が投射光の光軸に対して傾斜して配置されており、その傾斜方向に振動する偏光に対しては光路がシフトし、直交する偏光に対してはシフトを生じない。
そして、この従来技術では、１フレーム画像を２つあるいは４つのフィールド（ここで言う「フィールド」は「サブフレーム」と同義語とする（以後同様））で構成し、フィールド毎に液晶パネル上で時分割表示するとともに該表示に同期して偏光方向制御用パネルを動作させ、光路を画素の１ピッチ以下でシフトさせることで液晶パネルの解像度よりも高い解像度の画像表示を行わせるものである。
【０００４】
さて前述の従来技術を含め多くのプロジェクターにおいては、投射画像を形成する空間光変調素子として液晶表示パネルが用いられている。一般に液晶表示パネルは、各画素に表示すべき画素データに対応した電圧を印加することにより画像を形成する。図１３に従来の液晶表示パネルの構成例を示す。
【０００５】
図１３において、(P1,1)〜(Py,x)は各画素を表わしている。各画素は画素駆動トランジスタ及び保持容量を有し、全体としてアクティブマトリクス回路を構成している。ゲートドライバは水平（ｘ）方向１ライン単位で画素を順次選択する。ソースドライバは選択ラインに同期して入力されるアナログ電圧のビデオデータを対応する各画素に出力する。選択されたラインの画素駆動トランジスタはゲートがＯＮしており、ソースドライバから出力されるビデオデータを保持容量に書き込む。アクティブマトリクス回路、ソースドライバ及びゲートドライバが形成される回路基板と対向基板との間には液晶が挟まれており、書き込まれたビデオデータに基き各画素の光学状態が制御され、全体として画像が形成される。
【０００６】
多くの場合、画素データはデジタルデータとして生成され、各画素に印加される電圧はデジタルの画素データをデジタル／アナログ変換器（Ｄ／Ａ変換器）にてアナログ信号に変換することにより生成される。一方で近年の画像の高解像度化に伴い、画素データ転送においては一層の高速化が進展している。そのための有効な手段として画素データをデジタルデータのまま表示パネルに転送し、回路基板上の例えばソースドライバにＤ／Ａ変換器を内蔵してアナログ信号に変換する方法がある。しかしながらＤ／Ａ変換器は、デジタルデータのビット数の増加に応じて飛躍的に回路構成が複雑になり、歩留まりの低下や回路面積の増大などによって表示パネルが大型化及び高コスト化を招くという問題がある。近年、表示画像の高階調で高品位の画像を得るために８ビット以上の画素データが主流となっている。
【０００７】
Ｄ／Ａ変換器の複雑化を抑制しつつ階調性能も保持するための方法として、電圧階調と時間階調を組み合わせた階調表示方法が特許文献２に開示されている。
この従来技術では、外部から入力されるｍビットのデジタル画素データのうち、上位ｎビットを画素に印加するアナログ電圧を生成するための情報として用い、下位（ｍ−ｎ）ビットを時間階調の情報として用いる。具体的には１フレームを時間階調のため２ｍ-ｎ個のサブフレームで構成し、各サブフレームにおいて各画素に供給される電圧を上位ｎビットから変換して生成する。
【０００８】
【特許文献１】特許第２９３９８２６号公報
【特許文献２】特開２０００−３１０９８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、１フレームの画像を複数のサブフレームに分割し、各サブフレーム毎に順次時分割表示する画像表示装置において、高階調で高品位の画像表示を保ちつつ駆動回路規模の増大を抑えてさらに低コスト化を図るための画像出力装置を提供することを目的（課題）とするものである。
また、本発明は、画像出力装置において、出力画素データを生成出力する具体的な手段を提供することを目的（課題）とするものである。
【００１０】
さらに本発明は、上記の画像出力装置を備え、１フレームの画像を複数のサブフレームに分割し、各サブフレーム毎に順次時分割表示する画像表示装置において、低コストで且つ高階調の高品質な画像表示が可能な画像表示装置を提供することを目的（課題）とするものである。
【００１１】
尚、光路シフト手段を用いて１サブフレーム毎に時分割投射されたサブフレーム表示画像を投射面上で互いに表示位置をずらして合成することで１フレームの画像を表示するような場合、光路シフトの速度に対して画像表示素子の画像切り替わりの速度が十分でない場合、光路シフト前のサブフレーム画像が光路シフト後のサブフレーム画像に表示されるいわゆる画像のクロストークが生じて画像品質の劣化を引き起こす場合がある。
そこで本発明は、上記の画像表示装置において、画像のクロストークによる画像品質の劣化を防止し、より高品質の画像が得られる手段を提供することを目的（課題）とするものである。
【００１２】
上記の画像表示装置においては、１フレームを複数のサブフレームに分割し、さらに１サブフレームを複数のフィールドに分割して時分割表示するので、極めて高速のデータ転送速度と画像表示の切り替え速度が求められる。例えばフレーム周波数を６０Ｈｚとし、サブフレーム数を２、１サブフレームにおけるフィールド数を４とすると、画像表示素子においては６０Ｈｚ×２×４＝４８０Ｈｚの周波数で表示切り替えができなければならない。
そこで本発明は、上記の画像表示装置において、好適な構成の画像表示素子を提供することを目的（課題）とするものである。
【課題を解決するための手段】
【００１３】
上記目的を達成するための手段として、本発明は以下のような特徴を有している。
（１）：１フレーム分の画素データを複数のサブフレームに分割し、各サブフレーム毎に順次出力するサブフレーム生成手段を備えた画像出力装置において、前記各サブフレームの出力期間を複数のフィールドに時間分割し、各フィールド毎に出力画素データを生成して順次出力するフィールドデータ生成手段を備えたことを特徴とする（請求項１）。
（２）：（１）に記載の画像出力装置において、前記各画素データはｍビットの画素データであり、前記フィールドデータ生成手段は前記ｍビットの画素データの上位ｎビット（ｍ＞ｎ）と下位（ｍ−ｎ）ビットに対して、前記サブフレームの出力期間を２ｍ-ｎ個のフィールドに時間分割し、前記下位（ｍ−ｎ）ビットの値に基いて前記各フィールドにおける出力画素データを前記上位ｎビットの値から生成することを特徴とする（請求項２）。
（３）：（２）に記載の画像出力装置において、前記出力画素データは、前記上位ｎビットの値そのまま、あるいは１を加えた値のいずれかのｎビットデータであり、前記１サブフレームの全フィールドで平均して前記ｍビットの画素データに対応した階調レベルになるように生成されることを特徴とする（請求項３）。
【００１４】
（４）：（１）〜（３）のいずれか一つに記載の画像出力装置と、該画像出力装置からの出力画素データに応じて画像を表示する画像表示素子と、該画像表示素子を照明する光源及び照明装置と、前記画像表示素子からの出射光の光路を偏向する光路偏向手段と、該光路偏向手段からの出射光を拡大して投射面上に投射する光学装置を備え、前記１サブフレーム毎に時分割投射されたサブフレーム表示画像を前記投射面上で互いに表示位置をずらして合成することで前記１フレームの画像を表示し、前記各サブフレームはさらに複数のフィールドに分割し、それぞれ所定の階調で時分割投射することにより１サブフレーム期間で所望の階調表示を行なうをことを特徴とする（請求項４）。
（５）：（４）に記載の画像表示装置において、前記１フレーム画像の各画素データはｍビットの画素データであり、該ｍビットの画素データのうち上位ｎビット（ｍ＞ｎ）と下位（ｍ−ｎ）ビットに対して、前記各サブフレームを２ｍ-ｎ個のフィールドに分割し、各フィールドは前記下位（ｍ−ｎ）ビットの値に基いて前記上位ｎビットの値から生成された出力画素データで階調表示することで前記１サブフレームの表示期間で平均して所望の階調表示を行なうことを特徴とする（請求項５）。
（６）：（５）に記載の画像表示装置において、前記出力画素データは、前記上位ｎビットの値そのまま、あるいは１を加えた値のいずれかのｎビットデータであり、前記１サブフレームの表示期間で平均して所望の階調表示を行なうことを特徴とする（請求項６）。
【００１５】
（７）：（４）〜（６）のいずれか一つに記載の画像表示装置において、前記サブフレームとサブフレームの表示の間に、所定の階調レベルの表示期間を設けたことを特徴とする（請求項７）。
（８）：（７）に記載の画像表示装置において、前記所定の階調レベルは最低階調レベルであることを特徴とする（請求項８）。
（９）：（７）に記載の画像表示装置において、前記所定の階調レベルは最高階調レベルであることを特徴とする（請求項９）。
（１０）：（４）〜（９）のいずれか一つに記載の画像表示装置において、前記画像表示素子は、シリコンバックプレーン上に液晶層とそれを駆動する電極を含む表示部を形成したＬＣＯＳ（Liquid Crystal On Silicon）であることを特徴とする（請求項１０）。
【発明の効果】
【００１６】
本発明の（１）の構成では、１フレーム分の画素データを複数のサブフレームに分割し各サブフレーム毎に前記画素データを出力する画像出力装置において、電圧階調と時間階調を組み合わせた階調表示を行なうための画素データを生成し出力する手段を設けたので、高い解像度でありながら高階調で高品質の画像表示が可能な画像表示装置を低コストで実現することが可能となる。
また、本発明の（２）または（３）の構成では、上記（１）の構成において、ｍビットの画素データに対して出力画素データをｎビット（ｎ＜ｍ）にしたことにより、Ｄ／Ａ変換器の回路規模が縮小され、具体的な低コスト化が図られる。
【００１７】
本発明の（４）の構成では、（１）〜（３）のいずれか一つに記載の画像出力装置と、該画像出力装置からの出力画素データに応じて画像を表示する画像表示素子と、該画像表示素子を照明する光源及び照明装置と、前記画像表示素子からの出射光の光路を偏向する光路偏向手段と、該光路偏向手段からの出射光を拡大して投射面上に投射する光学装置を備え、前記１サブフレーム毎に時分割投射されたサブフレーム表示画像を前記投射面上で互いに表示位置をずらして合成することで前記１フレームの画像を表示し、前記各サブフレームはさらに複数のフィールドに分割し、それぞれ所定の階調で時分割投射することにより１サブフレーム期間で所望の階調表示を行なうので、高い解像度でありながら高階調で高品質の画像表示が可能な画像表示装置が低コストで実現される。
また、本発明の（５）または（６）の構成では、上記（４）の構成において、ｍビットの画素データに対して出力画素データをｎビット（ｎ＜ｍ）にしたことにより、Ｄ／Ａ変換器の回路規模が縮小され、具体的な低コスト化が図られる。
【００１８】
本発明の（７）の構成では、（４）〜（６）のいずれか一つに記載の画像表示装置において、サブフレームの表示の切り替わり時に表示画像を所定の階調レベルにして光路シフトするようにしたので、サブフレーム間での画像のクロストーク発生を防止することができ、高品質の画像が得られる。
本発明の（８）の構成では、（７）に記載の画像表示装置において、特にサブフレームの表示の切り替わり時に表示画像を最低階調レベル、即ち黒表示にして光路シフトするようにしたので、高コントラストで鮮明な表示画像が得られる。
また、本発明の（９）の構成では、（７）に記載の画像表示装置において、特にサブフレームの表示の切り替わり時に表示画像を最高階調レベル、即ち白表示にして光路シフトするようにしたので、光利用効率が高められて高輝度で且つ低消費電力化が図られる。
【００１９】
さらに本発明の（１０）の構成では、上記（４）〜（６）のいずれか一つに記載の画像表示装置において、画像表示素子として単結晶シリコンバックプレーン上に液晶層とそれを駆動する電極を含む表示部を形成したＬＣＯＳを用いたので、シリコンバックプレーン上に高速動作の駆動回路を構成することができるとともに、液晶層厚を極めて薄く形成して高速の光学応答速度を実現でき、フィールド毎の高速の画像切り替えが容易に実現される。
【発明を実施するための最良の形態】
【００２０】
以下、本発明に係る画像出力装置及び画像表示装置の構成、動作及び作用を図示の実施例に基いて詳細に説明する。
【実施例】
【００２１】
［実施例１］
まず、前述の解決手段の（１）〜（３）に記載の画像出力装置の実施例について説明する。
図１は、本発明に基く画像出力装置の構成例を概略的に示したものである。この画像出力装置は、１フレーム分の画素データを複数のサブフレームに分割し、各サブフレーム毎に順次出力するサブフレーム生成手段（デコーダ５、書き込み制御回路６、サブフレームメモリ１〜４）と、前記各サブフレームの出力期間を複数のフィールドに時間分割し、各フィールド毎に出力画素データを生成して順次出力するフィールドデータ生成手段（サブフレームメモリ１〜４、読み出し制御回路７、＋１回路８、判定回路９、選択回路１０）を備えている。
【００２２】
図１において、信号ＤＶＩは、デジタル画像データ伝送規格の１つであるＤＶＩ規格にフォーマットされた入力画像信号である。デコーダ５は入力画像信号ＤＶＩをデコードしてｍビットの画素データＤｉ(ｍ)とその同期クロックＷＣＫ、及び水平／垂直同期信号ＨＤ／ＶＤを出力する。
入力画像は例えば図２に示すような水平方向Ｍ、垂直方向にＮの画素数を有する画像であり、（ｘ，ｙ）は垂直方向ｙ番目のラインのｘ番目の画素を表している。画素データは１ラインから順番にＮラインまで、各ラインにおいては先頭（１，ｙ）から順番に（Ｍ，ｙ）まで順次入力される。
【００２３】
書き込み制御回路６は、デコーダ５から出力される同期クロックＷＣＫ及び水平／垂直同期信号ＨＤ／ＶＤから書き込みアドレスＷＡと、それぞれサブフレームメモリ１〜４の選択信号であるＣＳ１〜ＣＳ４を生成出力する。図３は書き込み制御回路６の動作を説明するための入出力信号のタイミングチャートを示したものである。書き込みアドレスＷＡは、水平アドレス部ＷＡ(ｘ)と垂直アドレス部ＷＡ(ｙ)から構成される。
【００２４】
図３（ａ）は水平／垂直同期信号ＨＤ／ＶＤと垂直アドレス部ＷＡ(ｙ)の関係を示したものである。垂直同期信号ＶＤは１フレーム分の画素データ入力の開始タイミングにおいて所定時間だけ“Ｈ”レベルになる信号であり、水平同期信号ＨＤは１ライン分の画素データ入力の開始タイミングにおいて所定時間だけ“Ｈ”レベルになる信号である。書き込みアドレスＷＡの垂直アドレス部ＷＡ(ｙ)は、水平同期信号の２周期毎に値が１ずつ増加する。
【００２５】
図３（ｂ）は水平同期信号ＨＤ、書き込みアドレスＷＡの水平アドレス部ＷＡ(ｘ)、同期クロックＷＣＫ及び選択信号ＣＳ１〜ＣＳ４の関係を示したものである。同期信号ＷＣＫは各入力画素データＤｉ(ｍ)に同期して“Ｈ”レベルに遷移する。書き込みアドレスＷＡの水平アドレス部ＷＡ(ｘ)は、同期信号ＷＣＫの２周期毎に値が１ずつ増加する。サブフレームメモリ１の選択信号ＣＳ１は入力画像の奇数番目のラインの先頭から奇数番目の画素データに対して“Ｈ”レベルになる。サブフレームメモリ２の選択信号ＣＳ２は入力画像の奇数番目のラインの先頭から偶数番目の画素データに対して“Ｈ”レベルになる。サブフレームメモリ３の選択信号ＣＳ３は入力画像の偶数番目のラインの先頭から奇数番目の画素データに対して“Ｈ”レベルになる。そしてサブフレームメモリ４の選択信号ＣＳ４は入力画像の偶数番目のラインの先頭から偶数番目の画素データに対して“Ｈ”レベルになる。
【００２６】
サブフレームメモリ１〜４は、入力画像１フレーム分を分割表示するための４つのサブフレーム１〜４をそれぞれ記憶するためのメモリであり、それぞれ選択信号ＣＳ１〜ＣＳ４が“Ｈ”のときに各入力画素データＤｉ(ｍ)を書き込みアドレスＷＡに基いて記憶する。サブフレーム１は、入力画像の奇数番目のラインに属し且つ各ラインの先頭から奇数番目の画素で構成される。サブフレーム２は、入力画像の奇数番目のラインに属し且つ各ラインの先頭から偶数番目の画素で構成される。サブフレーム３は、入力画像の偶数番目のラインに属し且つ各ラインの先頭から奇数番目の画素で構成される。そしてサブフレーム４は、入力画像の偶数番目のラインに属し且つ各ラインの先頭から偶数番目の画素で構成される。各サブフレーム画像の画素配列を図４に示す。尚、本実施例ではサブフレーム数を４としたがそれに限るものではない。また、各サブフレームの画素配列についても同様である。
【００２７】
読み出し制御回路７は、デコーダ５から出力される同期クロックＷＣＫ及び水平／垂直同期信号ＨＤ／ＶＤから、読み出しアドレスＲＡと、それぞれサブフレームメモリ１〜４の出力イネーブル信号であるＯＥ１〜ＯＥ４と、各サブフレームを構成するフィールドのカウント値であるＦＣを生成出力する。ＯＥ１〜ＯＥ４は1つずつ所定のタイミングで順次“Ｈ”レベルになる。
サブフレームメモリ１〜４は、それぞれ出力イネーブル信号ＯＥ１〜ＯＥ４が“Ｌ”レベルのときは出力Ｄｉ１(ｍ)〜Ｄｉ４(ｍ)はハイインピーダンス状態になっており、ＯＥ１〜ＯＥ４が“Ｈ”レベルのとき書き込まれた画素データを読み出しアドレスＲＡに基いて順次読み出す。ここでサブフレームメモリ１〜４は、書き込みとは非同期に読み出しが可能なデュアルポート機能を持つメモリである。１つの出力イネーブル信号が“Ｈ”になっている期間中に対応するサブフレーム画素データは４回繰り返し読み出され、その都度フィールドのカウント値ＦＣの値が更新される。
【００２８】
サブフレームメモリ１〜４のいずれかから読み出された画素データの上位ｎビットＤｉ(ｎ)はそのまま選択回路１０に入力されるとともに、＋１回路８により１を加算されて（Ｄｉ(ｎ)＋１）、選択回路１０に入力される。一方、サブフレームメモリ１〜４のいずれかから読み出された画素データの下位（ｍ−ｎ）ビットは判定回路９に入力される。判定回路９は画素データの下位（ｍ−ｎ）ビットとフィールドのカウント値ＦＣの値に基き出力信号Ｓの状態を制御する。選択回路１０は信号Ｓの値に基いて入力データＤｉ(ｎ)かＤｉ(ｎ)＋１のいずれか一方を選択して出力画素データＤｏ(ｎ)として出力する。図５に下位（ｍ−ｎ）が２ビットの場合の各フィールド毎の画素データ出力例を示す。
【００２９】
本実施例の構成では、１フレーム分の画素データを複数のサブフレームに分割して各サブフレーム毎に前記画素データを出力する画像出力装置において、電圧階調と時間階調を組み合わせた階調表示を行なうための画素データを生成し出力する手段を設けたので、高い解像度でありながら高階調で高品質の画像表示が可能な画像表示装置を低コストで実現することが可能となる。
また、ｍビットの画素データに対して出力画素データをｎビット（ｎ＜ｍ）にしたことによりＤ／Ａ変換器の回路規模が縮小され、具体的な低コスト化が図られる。
【００３０】
［実施例２］
次に、前述の解決手段の（４）〜（６）に記載の画像表示装置の実施例について説明する。
図６は、本発明に基く投射型画像表示装置の構成例を概略的に示したものである。図６において、インテグレータ光学系２２は例えばフライアイレンズアレイで構成されており、光源２１からの光を均一化する。コンデンサレンズ２３は照明光を画像表示素子である空間光変調素子２５に集光、照明するためのものである。ここで空間光変調素子２５は反射型液晶パネルとしている。駆動装置２７は図１に示す構成の画像出力装置を備え、表示画像データをサブフレームに分割し、さらに各サブフレームを複数のフィールド毎に順次出力する。空間光変調素子２５は駆動装置２７からの画素データに基き各画素に入射される照明光を変調する。空間光変調素子２５で空間光変調された照明光は画像光として光路偏向素子２６に入射し、画像光が画素の配列方向に設定された量だけシフトされるように偏向される。光路偏向動作は駆動装置２８によって制御される。尚、偏光ビームスプリッター２４は、照明光と画像光を分離するためのである。また、光路偏向素子２６からの出射光は投射レンズ２９で拡大されスクリーン３０に投射される。
【００３１】
光路偏向素子２６による光路偏向量は画素ピッチの整数分の１であることが好ましい。画素の配列方向に対して２倍の画像増倍を行なう場合は画素ピッチの１／２にし、４倍の画素増倍を行なう場合は画素ピッチの１／４にすることが好ましい。いずれの場合も、切り替えられる偏向方向の数に応じて画像フレームを時間的に分割した複数のサブフレームで構成し、各サブフレームごとに光路偏向素子２６を作用させ、光路偏向素子２６の作用状態に応じた表示位置に対応する画像情報を画像表示素子である空間光変調素子２５に表示させることで、見かけ上高精細な画像を表示することができる。図７は空間光変調素子の任意の1画素による表示画像が光路偏向素子によって４倍の画素に増倍されてスクリーン上に投射される様子を示したもの、そして図８はその結果としてスクリーン上に投射表示される1フレーム画像を１例として示したものである。尚、本実施例では反射型の空間光変調素子２５を画像表示素子をとして用いた構成を例に説明したが、透過型の画像表示素子を用いた構成例も可能である。
【００３２】
［実施例３］
次に、前述の解決手段の（７）〜（１０）に記載の画像表示装置の実施例について説明する。
図９は、本発明に基く画像表示装置における画像表示素子の一例として、シリコンバックプレーン上に液晶層とそれを駆動する電極を含む表示部を形成したＬＣＯＳの構成例を模式的に示したものである。即ちＬＣＯＳは液晶を封入する上下基板のうち一方にシリコン基板（Ｓｉ基板）４１が用いられている。
より具体的には、Ｓｉ基板４１には画素トランジスタ４２等からなる回路と、遮光層４３及びミラー電極４４が形成されている。このＳｉ基板４１に対向して、ＩＴＯ対向電極４７を形成したガラス基板４８が配置され、両基板の間には支柱状スペーサ４５により所定の間隙（ギャップ）が設けられ、このギャップ内に液晶層４６が封入されている。
【００３３】
図１０は本発明に基く画像表示装置に好適なバックプレーンの回路構成例を示したものである。各画素駆動回路はアナログ画素データを保持するためのメモリーとしての保持容量Ｃ、該メモリーへの画像データの記憶を制御するための第１のスイッチとしてのトランジスタＱ１、メモリーに記憶された画像データの対応する画素Ｐへの出力を制御する第２のスイッチとしてのトランジスタＱ２、及び液晶画素に印加されている電圧を所定階調の電圧値にする手段としてのトランジスタＱ３から構成されている。ソースドライバは、画像出力装置から出力される画素データＤｏ(ｎ)をＤ／Ａ変換してアナログ画素データに変換して対応する出力Ｖideo_１，Ｖideo_２，・・・，Ｖideo_Ｍから出力する。ゲートドライバはライン駆動信号ＰＶ１，ＰＶ２，・・・，ＰＶＮを順次駆動し、対応するラインのトランジスタＱ１のゲートをＯＮにしてソースドライバから出力されるアナログ画素データを保持容量Ｃに記憶する。全ての画素にデータが書き込まれると信号ＴＤを“Ｈ”レベルにしてトランジスタＱ２を一斉に駆動し、保持容量Ｃに記憶されたアナログ画素データを液晶画素Ｐに印加する。サブフレームの切り替わり時には信号ＲＥＳＴを“Ｈ”レベルにしてトランジスタＱ３を一斉に駆動し、液晶画素Ｐへの印加電圧を所定階調レベルの電圧値に書き換える。本実施例ではグランドレベル即ちゼロボルト（０[Ｖ]）にするようにしているが、他の電圧値であってもよい。
【００３４】
本実施例では、シリコン基板４１を用いているために通常の半導体デバイスと同様の微細加工プロセスが使用でき、上記の駆動回路を同一基板上に構成することができるので、小型で低コストの駆動回路が実現できる。
【００３５】
図１１及び図１２に空間光変調素子の各画素の表示動作例を示す。図１１及び図１２において、Ｔf は１フレーム表示期間、Ｔsf1〜Ｔsf4はそれぞれサブフレーム１〜４の表示期間、Ｔfd1〜Ｔfd4は各フィールドの表示期間、Ｔrstはサブフレーム切り替え時に表示を所定階調レベルにする期間を示している。図１１は所定階調レベルとして最低階調レベル、即ち黒表示にする場合を示しており、図１２は所定階調レベルとして最高階調レベル、即ち白表示にする場合の様子を示している。
【００３６】
さて、以上に説明した本実施例の構成では、実施例２に記載の画像表示装置において、サブフレームの表示の切り替わり時に表示画像を所定の階調レベルにして光路シフトするようにしたので、サブフレーム間での画像のクロストーク発生を防止することができ、高品質の画像が得られる。
また、本実施例の画像表示装置においては、特にサブフレームの表示の切り替わり時に表示画像を最低階調レベル、即ち黒表示にして光路シフトするようにしたので、高コントラストで鮮明な表示画像が得られる。
また、本実施例の画像表示装置においては、特にサブフレームの表示の切り替わり時に表示画像を最高階調レベル、即ち白表示にして光路シフトするようにしたので、光利用効率が高められて高輝度で且つ低消費電力化が図られる。
【００３７】
さらに本実施例の画像表示装置においては、画像表示素子として単結晶シリコンバックプレーン上に液晶層とそれを駆動する電極を含む表示部を形成したＬＣＯＳを用いたので、シリコンバックプレーン上に高速動作の駆動回路を構成することができるとともに、液晶層厚を極めて薄く形成して高速の光学応答速度を実現でき、フィールド毎の高速の画像切り替えが容易に実現される。
【産業上の利用可能性】
【００３８】
以上説明したように、本発明によれば、高い解像度でありながら高階調で高品質の画像表示が可能な画像表示装置を低コストで実現することができるので、プロジェクター、ヘッドマウントディスプレイなどの種々の画像表示装置に利用することができる。
【図面の簡単な説明】
【００３９】
【図１】本発明に基く画像出力装置の構成例を概略的に示すブロック図である。
【図２】入力画像の一例を示す図である。
【図３】書き込み制御回路の動作を説明するための入出力信号のタイミングチャートである。
【図４】各サブフレーム画像の画素配列を示す図である。
【図５】下位（ｍ−ｎ）が２ビットの場合の各フィールド毎の画素データ出力例を示す図である。
【図６】本発明に基く投射型画像表示装置の構成例を示す概略構成図である。
【図７】空間光変調素子の任意の1画素による表示画像が光路偏向素子によって４倍の画素に増倍されてスクリーン上に投射される様子を示す図である。
【図８】スクリーン上に投射表示される1フレーム画像の一例を示す図である。
【図９】本発明に基く画像表示装置における画像表示素子の一例を示す概略断面図である。
【図１０】本発明に基く画像表示装置に好適なバックプレーンの回路構成例を示す図である。
【図１１】空間光変調素子の各画素の表示動作の一例を示す図である。
【図１２】空間光変調素子の各画素の表示動作の別の例を示す図である。
【図１３】従来の液晶表示パネルの構成例を示す図である。
【符号の説明】
【００４０】
１〜４：サブフレームメモリ
５：デコーダ
６：書き込み制御回路
７：読み出し制御回路
８：＋１回路
９：判定回路
１０：選択回路
２１：光源
２２：インテグレータ光学系
２３：コンデンサレンズ
２４：偏光ビームスプリッター
２５：空間光変調素子（画像表示素子）
２６：光路偏向素子
２７：駆動装置
２８：駆動装置
２９：投射レンズ
３０スクリーン
４１：Ｓｉ基板
４２：画素トランジスタ
４３：遮光層
４４：ミラー電極
４５：支柱状スペーサ
４６：液晶層
４７：ＩＴＯ対向電極
４８：ガラス基板
【図１】
2005208407.tif 000003
【図２】
2005208407.tif 000004
【図３】
2005208407.tif 000005
【図４】
2005208407.tif 000006
【図５】
2005208407.tif 000007
【図６】
2005208407.tif 000008
【図７】
2005208407.tif 000009
【図８】
2005208407.tif 000010
【図９】
2005208407.tif 000011
【図１０】
2005208407.tif 000012
【図１１】
2005208407.tif 000013
【図１２】
2005208407.tif 000014
【図１３】
2005208407.tif 000015