(57)【要約】【課題】  圧力センサ等の各種センサや、分析機器等の微量な試料の流路として用いられるマイクロ構造体の素子寸法を小型化する。【解決手段】  半導体基板１０と、その半導体基板１０表面に空洞９０を隔てて形成されている構造体層１００と、その空洞９０内の前記半導体基板１０表面から半導体基板１０内に伸びている縦パイプ１２と、その縦パイプ１２に接続するとともに前記半導体基板１０内に形成されている横パイプ２０とを備えている。【選択図】  図２
2005172432.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
その半導体基板表面に第１空間を隔てて形成されている構造体層と、
その第１空間内の前記半導体基板表面から半導体基板内に伸びている連通路と、
その連通路に接続するとともに前記半導体基板内に形成されている第２空間とを備えているマイクロ構造体。
【請求項２】
前記第２空間が、半導体基板の主面と平行な面内を伸びているとともに前記半導体基板の側面に到達していることを特徴とする請求項１のマイクロ構造体。
【請求項３】
構造体層の表裏に印加される圧力差を検出する圧力センサ用のマイクロ構造体であり、
半導体基板と、
その半導体基板表面に第１空間を隔てて形成されている構造体層と、
その第１空間内の前記半導体基板表面から半導体基板内に伸びている連通路と、
その連通路に接続するとともに前記半導体基板内に形成されている第２空間とを備えている圧力センサ用のマイクロ構造体。
【請求項４】
前記第２空間が、半導体基板の主面と平行な面内を伸びているとともに前記半導体基板の側面に到達していることを特徴とする請求項３の圧力センサ用のマイクロ構造体。
【請求項５】
液体または気体の試料の流路として用いられる流路用のマイクロ構造体であり、
半導体基板と、
その半導体基板表面に第１空間を隔てて形成されている構造体層と、
その第１空間内の前記半導体基板表面から半導体基板内に伸びている連通路と、
その連通路に接続するとともに前記半導体基板内に形成されている第２空間とを備え、
前記第２空間が半導体基板の主面と平行な面内を伸びているとともに前記半導体基板の側面に到達していることを特徴とする流路用のマイクロ構造体。
【請求項６】
前記構造体層の少なくとも一部に設けられている第１電極と、
その第１電極に対向するとともに前記半導体基板表面に設けられている第２電極とを備え、
前記電極間に印加される電圧によって、構造体層の一部が半導体基板に当接可能であることを特徴とする請求項５の流路用のマイクロ構造体。
【請求項７】
流路用のマイクロ構造体が、同一の半導体基板に並列に形成されているとともに、それぞれのマイクロ構造体が連結していることを特徴とする請求項５または６の流路用のマイクロ構造体。
【請求項８】
半導体基板表面から伸びているトレンチの底面から半導体基板を等方性エッチングする工程と、
半導体基板表面のトレンチの開口部を覆って犠牲層を形成する工程と、
犠牲層を覆って構造体層を形成する工程と、
構造体層をエッチングしないで、犠牲層をエッチングするエッチング材を用いて、犠牲層をエッチングする工程とを有することを特徴とするマイクロ構造体の製造方法。
【請求項９】
半導体基板表面から伸びているトレンチの底面から半導体基板を等方性エッチングした後に、トレンチ幅の狭い箇所を基板保護膜によって閉塞する工程が付加されていることを特徴とするマイクロ構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ピエゾ抵抗素子、感熱素子、圧電素子、コンデンサ等を利用して各種センサを実現するマイクロ構造体や、分析機器等の微量な試料の流路として用いられるマイクロ構造体に関する。
【背景技術】
【０００２】
半導体基板表面に各種のセンサを設けたマイクロ構造体が知られている。その一例として圧力センサを構成するマイクロ構造体が知られている。そのマイクロ構造体は半導体基板表面に中空空間を隔てて構造体層が形成されており、その構造体層にピエゾ抵抗素子や電極等が設けられている。一方、半導体基板の裏面側からはその中空空間に向けて貫通孔が形成されている。構造体層は、構造体層の表面側から印加される圧力と、半導体基板の裏面側から貫通孔を経由して伝播する圧力との差圧に対応して撓む。その撓みに伴ない発生する応力をピエゾ抵抗素子の抵抗値の変化から検出したり、あるいは構造体層の撓みに伴なう電極間の距離の変化による静電容量の変化から検出し、その変化量を差圧に換算する。この種の圧力センサは、特許文献１と２に記載されている。
【特許文献１】特開２００１−１１６６３８号公報
【特許文献２】特開２００１−３１１６７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来のこの種のマイクロ構造体では、半導体基板の裏面側に形成される貫通孔が、異方性エッチングによって形成されている。したがって、その貫通孔は半導体基板の表面側から裏面側へ広がって形成されている。そのため、そのマイクロ構造体の素子寸法が大きくなるという問題がある。
また、従来のこの種のマイクロ構造体では、半導体基板内部に試料（気体あるいは液体のいずれでもよい）が流動する流路を設けたり、あるいは試料を貯蔵する空間を形成していない。半導体基板そのものが積極的に活用されていないと言える。例えば、上記の例の貫通孔は、半導体基板の裏面から圧力を伝播するためだけに形成されており、試料が流動する流路や試料を貯蔵する空間は半導体基板外に形成されている。したがって、各種センサ等の機能を設けた半導体基板と、例えばその測定対象となる試料が流動する部材が別個に設けられているために、素子寸法が大きくなるという問題がある。
本発明の目的は、機能素子を用いた各種センサや、分析機器等の微量な試料の流路として用いられるマイクロ構造体の素子寸法の小型化を目的とする。
【課題を解決するための手段】
【０００４】
本発明の一つのマイクロ構造体は、半導体基板と、その半導体基板表面に第１空間を隔てて形成されている構造体層と、その第１空間内の前記半導体基板表面から半導体基板内に伸びている連通路と、その連通路に接続するとともに前記半導体基板内に形成されている第２空間とを備えていることを特徴としている。
このマイクロ構造体は、第１空間と第２空間が連通路を介して同一の半導体基板に一体化されていると言える。
第２空間内には、例えば液体や気体の試料が流動あるいは貯蔵されている。例えば上記のマイクロ構造体に各種センサ機能を設けて用いる場合、第２空間内の試料が流動するときの圧力や流量あるいは温度などの状態情報が、例えば圧力等の物理値として連通路を亘って第１空間に伝播する。第１空間を覆う構造体層には各種センサが設けられており、その物理値を検出して第２空間内の試料の状態を知ることができる。
上記のマイクロ構造体によると、半導体基板内に試料を流動あるいは貯蔵する第２空間が形成され、同一の半導体基板表面に第１空間が形成されているため、マイクロ構造体が小型化される。
【０００５】
第２空間が、半導体基板の主面と平行な面内を伸びているとともに前記半導体基板の側面に到達していることが好ましい。
上記の第２空間は、例えば半導体基板の裏面側から異方性エッチング技術を用いて製造する従来公知の製造方法では製造されない。上記の第２空間は、半導体基板の表面側からトレンチを形成した後に、そのトレンチの底面から等方性エッチングを実施することで形成される。したがって、トレンチの底面に沿って円筒状の微細な第２空間が形成される。この第２空間は半導体基板の主面と平行に伸びている。上記のマイクロ構造体はこの製造方法によって具現化される。この第２空間は極めて微細であるため、マイクロ構造体の素子寸法を小さくすることができる。なお、この第２空間は、半導体基板内をトンネル状に形成されるため、この第２空間内を流動する試料が外部に漏れずらい構造となる。微量な試料を確実に取り扱うには好適な構成である。
さらに、この第２空間が半導体基板の側面に到達していることで、測定対象の試料が半導体基板の外部から供給可能な構造となる。種々の目的でこのマイクロ構造体を利用することが可能となる。
【０００６】
本発明を圧力センサに適用すると有効である。
本発明の一つのマイクロ構造体は、構造体層の表裏に印加される圧力差を検出する圧力センサ用のマイクロ構造体であって、半導体基板と、その半導体基板表面に第１空間を隔てて形成されている構造体層と、その第１空間内の前記半導体基板表面から半導体基板内に伸びている連通路と、その連通路に接続するとともに前記半導体基板内に形成されている第２空間とを備えていることを特徴としている。
第２空間内には、例えば液体や気体の試料が流動あるいは貯蔵されている。例えばその試料が流動するときの圧力や流量あるいは温度などの情報が、例えば圧力等の物理値として連通路を亘って第１空間に伝播する。第１空間を覆う構造体層にはピエゾ抵抗素子や電極が設けられている。構造体層の表面側から印加される圧力と、構造体層の裏面側から印加される圧力（第１空間内の圧力）との差圧に対応して構造体層が撓む。その撓みに伴ない発生する応力をピエゾ抵抗素子の抵抗値の変化から検出したり、あるいは構造体層の撓みに伴なう電極間の距離の変化による静電容量の変化から検出する。その変化量を差圧に換算して、試料の圧力や流量などの情報を知ることができる。
上記のマイクロ構造体によると、半導体基板内に試料を流動あるいは貯蔵する第２空間と、圧力センサが設けられている構造体層が同一の半導体基板に一体化されるため、マイクロ構造体が小型化される。
【０００７】
第２空間が、半導体基板の主面と平行な面内を伸びているとともに前記半導体基板の側面に到達していることが好ましい。
この第２空間は上述したように特徴的な製造方法によって具現化されており、この第２空間は極めて微細である。したがって、マイクロ構造体の素子寸法を小さくすることができる。
さらに、この第２空間が半導体基板の側面に到達しているため、測定対象の圧力を半導体基板の外部から供給可能な構造となる。
【０００８】
本発明を分析機器等の微量な試料の流路として適用すると有効である。
液体または気体の試料の流路として用いられる流路用のマイクロ構造体であって、半導体基板と、その半導体基板表面に第１空間を隔てて形成されている構造体層と、その第１空間内の前記半導体基板表面から半導体基板内へ伸びている連通路と、その連通路に接続するとともに前記半導体基板内に形成されている第２空間とを備え、半導体基板の主面と平行な面内を伸びているとともに前記第２空間が前記半導体基板の側面に到達していることを特徴としている。
例えば、半導体基板外から供給された試料は、第２空間内を流動する。その試料の少なくとも一部が分岐して連通路を亘り第１空間へと流動する。あるいは第１空間内の試料が連通路を亘り第２空間内へ流動されてもよい。
第１空間や第２空間やそれを連通する連通路の位置関係によって、対象とする試料を所定の位置へ流動させることが可能となる。極めて微小な試料を容易に取り扱うことができる。
【０００９】
構造体層の少なくとも一部に設けられている第１電極と、その第１電極に対向するとともに前記半導体基板に設けられている第２電極とを備え、前記電極間に印加される電圧によって、構造体層の一部が半導体基板に当接可能であることが好ましい。
構造体層と半導体基板の相対向する位置に形成された電極間に電圧を印加すると、構造体層が半導体基板表面に引き寄せられ、構造体層の一部が半導体基板表面に当接される。すると第１空間内の試料が、その当接箇所を流動することができなくなる。換言すると、上記の電極間が試料の流動を制御するバルブとして機能する。したがって、電極間に印加する電圧によって試料の流動の制御が可能となる。極めて微量な試料を容易に取り扱うことができる。
【００１０】
上記の流路として用いられるマイクロ構造体が、同一の半導体基板に並列に形成されているとともに、それぞれのマイクロ構造体が連結していることが好ましい。
上記のマイクロ構造体によると、試料を多様に流動させて制御することが可能となる。例えば、一つの試料を異なる流路に流動させて所定の位置へ移送させたり、複数の試料を所望の組み合わせで混合して流動させたりすることが可能となる。極めて微量な試料を容易に取り扱うことができる。
【００１１】
本発明者らは、あらたなマイクロ構造体を創作するにあたって、あらたな製造方法をも生み出した。
即ち、本発明の製造方法は、半導体基板表面から伸びているトレンチの底面から半導体基板を等方性エッチングする工程と、半導体基板表面のトレンチの開口部を覆って犠牲層を形成する工程と、犠牲層を覆って構造体層を形成する工程と、構造体層をエッチングしないで、犠牲層をエッチングするエッチング材を用いて、犠牲層をエッチングする工程とを有することを特徴としている。
トレンチの底面から半導体基板を等方性エッチングすることで、第２空間が形成される。その第２空間はトレンチの底面に沿って形成されるため、半導体基板の主面と平行に形成される。この第２空間は、等方性エッチングする時間によってその大きさの調節が可能である。極めて微細な第２空間を形成することが可能である。
半導体基板表面のトレンチの開口部を覆って犠牲層を形成し、その犠牲層を覆って構造体層を形成した後に、犠牲層をエッチング除去すると、その犠牲層が形成されていた箇所が第１空間となる。その第１空間はトレンチの開口部と接続することになり、さらにそのトレンチは第２空間と接続しているので、第１空間と第２空間がトレンチ（連通路）で連通されたマイクロ構造体を形成することができる。
上記の製造方法によると、第２空間が微細な構造となるため、マイクロ構造体の素子寸法が小さくなる。さらに、第１空間と第２空間との位置関係が精度よく位置合わせできるため、マイクロ構造体を歩留まりよく製造することができる。
【００１２】
半導体基板表面から伸びているトレンチの底面から半導体基板を等方性エッチングした後に、トレンチ幅の狭い箇所を基板保護膜によって閉塞する工程が付加されていることが好ましい。
トレンチ幅の異なる箇所があると、基板保護膜を形成したときにそのトレンチ幅の狭い箇所が閉塞されるタイミングでは、まだトレンチ幅の広い箇所は閉塞されない。したがって、トレンチ幅の広い箇所のみが第１空間と第２空間を連通する連通路となる。その連通路を微細な構造とすることができる。微量な試料を取り扱い易いマイクロ構造体を製造することができる。また、一つの第２空間から複数の連通路を形成するなど、複雑な構成のマイクロ構造体を製造することができる。
【発明の効果】
【００１３】
本発明によると、第１空間と第２空間が同一の半導体基板に一体化されるため、マイクロ構造体の素子寸法を小さくすることができる。
【発明を実施するための最良の形態】
【００１４】
最初に実施例の主要な特徴を列記する。
（第１実施形態）  半導体基板表面に構造体層に覆われた空洞と、半導体基板内に形成された横パイプとが連通路を介して連通している。半導体基板表面の空洞と半導体基板内の横パイプの形状が異なる。
（第２実施形態）  複数のマイクロ構造体を、同一の半導体基板に形成する。同一のプロセスで複数のマイクロ構造体を同時に形成する。
【実施例】
【００１５】
（第１実施例）
図１に、第１実施例のマイクロ構造体の平面図を示す。図示１０が半導体基板であり、図示１００が構造体層である。この平面図は半導体基板１０の主面側から見ている。図示５０ａ、５０ｂ、５０ｃ、５０ｄが構造体層１００に形成されているエッチング用の開口である。図示２０が半導体基板１０内に形成された横パイプである。図示１２は縦パイプであり、この縦パイプ１２は構造体層１００と半導体基板１０との間に形成された空洞から半導体基板１０内に伸びるとともに横パイプ２０に接続している。なお、図示３１は、後述する製造工程中に形成される充填部である。
本実施例では、構造体層１００は円形であるが、円形に限らず様々な形状で形成してもよい。
このように、横パイプ２０と空洞９０（図２、図３参照）と構造体層１００とが、同一の半導体基板１０に一体化されて形成されている。
【００１６】
図１のII-IIに対応する要部断面図を図２に示す。
半導体基板１０の表面に空洞９０を隔てて構造体層１００が形成されている。その空洞９０内の半導体基板１０表面から半導体基板１０内に縦パイプ１２が伸びている。その縦パイプ１２に接続するとともに半導体基板１０内に横パイプ２０が形成されている。横パイプ２０は半導体基板１０の主面と平行方向に伸びている。横パイプ２０は半導体基板１０の側面まで到達しており、外部に開放されている。半導体基板１０と縦パイプ１２と横パイプ２０の表面は基板保護膜３０で覆われている。
図３は、図１のIII-IIIに対応する断面図である。横パイプ２０が円筒状であることが分かる。
【００１７】
このマイクロ構造体の構造体層１００に、例えばピエゾ抵抗素子や感熱素子や電極等の機能素子を形成することで、各種のセンサとして利用することができる。そしてその測定対象となる液体または気体の試料が、半導体基板１０内に形成されている横パイプ２０内を流動あるいは貯蔵されている。この横パイプ２０内の試料の状態を、構造体層１００に設けられた各種センサによって知ることができる。
この横パイプ２０は極めて微細に形成されており、そのためこのマイクロ構造体は小型化が可能である。このマイクロ構造体によると微量な試料を容易に取り扱うことができる。
なお、本実施例では、一つの横パイプ２０に対して一つの縦パイプ１２が空洞９０に連通している。本実施例に限らず、複数の横パイプ２０が、例えば半導体基板１０内に階層状に形成されていたり、複数の縦パイプ１２が空洞９０に連通していてもよい。多様な用途に利用可能となる。
【００１８】
次に、第１実施例のマイクロ構造体の製造方法を、図４〜１３を用いて説明する。
まず、図４に示すように、単結晶シリコンからなる半導体基板１０を準備する。その半導体基板１０の表面に、例えば熱酸化法によって第１シリコン酸化膜１１を形成した後に、フォトリソグラフィ法とＲＩＥ(Reactive Ion Etching)法によって、トレンチを形成する箇所に対応してシリコン酸化膜１１を除去し開口１１ａを形成する。開口１１ａの形状を図５の平面図に示す。開口１１ａは、その一部が他の開口に比して大きく形成されている。この例の場合は、開口１１ａの端部１１ｂが大きく形成されており、それに伴ない半導体基板１０がその端部において大きく露出している。
【００１９】
次に、図６に示すように、その開口１１ａから露出している半導体基板１０に沿って、例えばＲＩＥ法によってトレンチ１２を形成する。このトレンチ１２のトレンチ幅は、開口１１ａの形状に対応して、トレンチ幅の大きい箇所とトレンチ幅の狭い箇所とが形成される。端部１１ｂではトレンチ幅が大きい。
次に、図７に示すように、例えば熱酸化法によって第１シリコン酸化膜１１上とトレンチ１２の側面と底面に第２シリコン酸化膜１３を形成し、その後にトレンチ１２の底面の第２シリコン酸化膜１３をＲＩＥ法によって除去し、トレンチ１２の底面から半導体基板１０が露出する露出面１３ａを形成する。
次に、図８に示すように、シリコン酸化膜をエッチングせずに単結晶シリコンを等方性エッチングするエッチング液（例えばフッ酸と硝酸の混合液）あるいはエッチングガス（例えば二フッ化キセノン：ＸｅＦ２）を用いて、露出面１３ａから半導体基板１０を等方性のエッチングする。すると、露出面１３ａを中心として同心円状に半導体基板１０内に空間が形成される。この空間が横パイプ２０となる。このとき、エッチングを実施する時間などを変えることで、所望の大きさの横パイプ２０を形成することができる。
【００２０】
次に、図９に示すように、単結晶シリコンをエッチングせずに、シリコン酸化膜をエッチングするエッチング液（例えばフッ酸）あるいはエッチングガス（例えば無水フッ酸とメタノールの混合ガス）を用いて、第１シリコン酸化膜１１と第２シリコン酸化膜１３をエッチング除去する。
次に、図１０に示すように、例えば熱酸化法によってシリコン酸化膜からなる基板保護膜３０を半導体基板１０の表面と、トレンチ１２の側面と、横パイプ２０の内壁に形成する。このときの熱酸化時間によって基板保護膜３０の膜厚は決定されるが、この膜厚はトレンチ１２のトレンチ幅の狭い箇所が閉塞される膜厚であるのが好ましい。この熱酸化時間の範囲で基板保護膜３０を形成すると、半導体基板１０内の横パイプ２０から半導体基板１０の表面を薄板状に連結していたトレンチ幅の狭い箇所が閉塞され、トレンチ幅の広い箇所１１ｂでのみ空間が残存する。このとき、残存したトレンチ１２が縦パイプとなり、閉塞されたトレンチ１２の箇所が充填部３１となる。以下の説明では、図示１２を縦パイプ１２と称する。
【００２１】
次に、図１１に示すように、半導体基板１０の表面に多結晶シリコンからなる犠牲層８０を形成した後に、フォトリソグラフィ法とＲＩＥ法によって所定の位置と形状に犠牲層８０をパターニングする。このとき、縦パイプ１２の半導体基板１０表面に開口する箇所が犠牲層８０によって覆われるとともに、その縦パイプ１２内が犠牲層８０によって閉塞されるまで犠牲層８０を成長するのが好ましい。縦パイプ１２内が犠牲層８０によって閉塞されていないと、犠牲層８０の一部に開口が形成されることになり、犠牲層８０上に形成する構造体層１００の製造が困難になる。
次に、図１２に示すように、犠牲層８０を覆ってシリコン窒化膜からなる構造体層１００を形成した後に、フォトリソグラフィ法とＲＩＥ法によって構造体層１００の一部をエッチング除去し、開口５０ｂ、５０ｄを形成して構造体層８０を露出させる。図１２では、構造体層１００に形成される開口が２個であるが、この開口が1個であっても、また２個よりも多く形成されていてもよい。
【００２２】
次に、図１３に示すように、シリコン窒化膜とシリコン酸化膜をエッチングせずに、多結晶シリコンをエッチングするエッチング液（例えばＴＭＡＨ溶液）あるいはエッチングガス（例えば二フッ化キセノン：ＸｅＦ２）を用いて、犠牲層８０をエッチング除去する。すると、半導体基板１０表面と構造体層１００を隔てるように空洞９０が形成される。
上記の工程を経て、半導体基板１０内の横パイプ２０と、半導体基板１０表面の空洞９０とが縦パイプ１２によって連結されるマイクロ構造体を形成することができる。
【００２３】
上記の製造方法によると、横パイプ２０を所望の大きさで形成することができるため、微細な構造とすることができ、マイクロ構造体自体の小型化が可能となる。
従来のこの種のマイクロ構造体では、半導体基板の裏面側から異方性エッチング技術を用いて半導体基板表面の空洞に連通する貫通孔を形成していた。この場合、半導体基板の膜厚のバラツキや、結晶方位の角度ズレなどによって、所定の位置関係で貫通孔を形成できないといった問題が生じていた。上記の製造方法によると、膜厚のバラツキや結晶方位の角度ズレなどは問題とならない。横パイプと縦パイプと空洞とを精度良く位置合わせすることができるため、マイクロ構造体を歩留まりよく製造することができる。
また、上記の製造方法によると、半導体基板の裏面からのエッチングが不要であり、半導体基板の表面から全て処理できるため、製造工程を簡単化できる。
【００２４】
以下に第２〜４実施例を、図面を用いて詳細に説明する。なお、第１実施例と略同一の構成要素には同一符号を付して、説明を省略する場合がある。
（第２実施例）
第２実施例は、第１実施例のマイクロ構造体に、静電容量式の差圧センサを設けた一例である。図１４は、そのマイクロ構造体の平面図を示している。図示７４が下部電極端子であり、その下部電極端子７４は下部電極配線７３と下部電極コンタクト７２と下部電極リード７１を介して半導体基板１０表面に形成されている下部電極へと接続されている。一方、図示１２４が上部電極端子であり、その上部電極端子１２４は上部電極配線１２３と上部電極コンタクト１２２と上部電極リード１２１を介して構造体層１００に設けられている上部電極に接続されている。
【００２５】
図１５に、図１４のXV-XVに対応する要部断面図が示されている。
半導体基板１０の表面のうち、充填部３１以外の箇所であって構造体層１００に対向する箇所に下部電極７０が形成されている。この下部電極７０は分離層６０によって半導体基板１０とは電気的に絶縁されている。この分離層６０は、シリコン酸化膜やシリコン窒化膜等の絶縁膜であってもよく、あるいは半導体基板１０と反対導電型の単結晶シリコンで形成されていてもよい。反対導電型で形成されていると、そのｐｎ接合界面に空乏層が形成されて、その間が絶縁性となる。
半導体基板１０表面から空洞９０を隔てて構造体層１００が形成されている。この構造体層１００は、第１ダイアフラム膜１１０と、その第１ダイアフラム膜１１０上に形成された上部電極１２０と、その上部電極１２０上に形成された第２ダイアフラム１３０と、その第２ダイアフラム１３０上に形成された封止膜１４０を備えている。下部電極７０と上部電極１２０は相対向している。
【００２６】
このマイクロ構造体は、横パイプ２０内の圧力Ｐ１と、構造体層１００に外部から印加される圧力Ｐ２との差圧を検出することができる。横パイプ２０内の圧力は、縦パイプ１２を伝播して空洞９０内に伝わる。構造体層１００は、空洞９０を外部と完全に遮断しているために、空洞９０内の圧力はその空洞９０と連通する横パイプ２０の圧力Ｐ１と等しい。この圧力Ｐ１は、構造体層１００を空洞９０内から印加する。一方、構造体層１００は、その外部から圧力Ｐ２によって印加されているために、構造体層１００には、この圧力Ｐ１と圧力Ｐ２の差圧に対応した圧力が印加される。その差圧に対応して、構造体層１００は撓むことになる。構造体層１００が撓むと、下部電極７０と上部電極１２０との距離が変化するために、この電極間の静電容量が変化する。したがって、この静電容量の変化量を検出し、その変化量を換算して差圧を測定することができる。
【００２７】
次に、このマイクロ構造体の下部電極７０と上部電極１２０に配設される配線の位置関係を、図１４に示す平面図のXVI-XVIに対応する要部断面図の図１６を用いて説明する。
封止層１４０の一部が開口されて下部電極配線７３の露出している箇所が下部電極端子７４である。下部電極配線７３は、第２ダイアフラム１３０と第１ダイアフラム１１０と基板保護膜３０を貫通して、下部電極リード７１に接続している。この貫通口を下部電極コンタクト７２と称する。下部電極リード７１とは、下部電極７０のうち空洞９０よりも外部に伸びている箇所をいう。この下部電極リード７１を形成することで、下部電極配線７３と下部電極７０を接続し易くしている。
一方、封止層１４０の一部が開口されて上部電極配線１２３の露出している箇所が上部電極端子１２４である。上部電極配線１２３は、第２ダイアフラム１３０を貫通して、上部電極１２０の上部電極リード１２１に接続している。この貫通口を上部電極コンタクト１２２と称する。
【００２８】
差圧センサとして利用する場合、構造体層１００は空洞９０を外部と完全に遮断している必要がある。したがって、構造体層１００に形成されているエッチング用の開口５０ａ、５０ｂ、５０ｃ、５０ｄは、封止層１４０によって閉塞されている。図１７に、エッチング用の開口が封止層１４０によって閉塞されている様子を示す。図１７に示す要部断面図は、図１４に示す平面図の図示Ｘに対応している。図示Ｘはエッチング用の開口５０ａの近傍の要部断面図である。
図１７に示すように、エッチング用の開口５０ａは封止層１４０によってを完全に閉塞されている。このため、空洞９０内の圧力と構造体層１４０の外部の圧力とが伝播されることを禁止する。
【００２９】
次に第２実施例のマイクロ構造体の製造方法を、図１８〜２３を用いて説明する。なお、第１実施例と同一の工程は原則として説明を省略する。
まず、図１８に示すように、ｐ型の不純物が含有する単結晶シリコンの半導体基板１０を準備する。この半導体基板１０の表面にｎ型の不純物をドープして分離層６０を形成した後に、その分離層６０にｐ型の不純物を含有する下部電極７０と下部電極リード７１を形成する。
次に、図１９に示すように、所定の位置に縦パイプ１２や横パイプ２０を形成し、犠牲層８０を形成する。この工程は、第１実施例の場合と同様の工程を用いて実施すればよい。
【００３０】
次に、図２０に示すように、犠牲層８０を覆うようにシリコン窒化膜からなる第１ダイアフラム１１０を成膜する。その第１ダイアフラム１１０上に多結晶シリコンからなる上部電極１２０と上部電極リード１２１をパターニングする。この上部電極１２０と上部電極リード１２１は導電性を有している。その上部電極１２０と第１ダイアフラム上にシリコン窒化膜からなる第２ダイアフラム１３０を成膜する。
次に、図２１に示すように、構造体層１００のエッチング用の開口（図示されていない）から、シリコン窒化膜とシリコン酸化膜をエッチングせずに、多結晶シリコンをエッチングするエッチング液（例えばＴＭＡＨ溶液）あるいはエッチングガス（例えば二フッ化キセノンガス：ＸｅＦ２）を用いて、犠牲層８０をエッチング除去する。次に、フォトリソグラフィ法とＲＩＥ法によって上部電極コンタクト１２２と下部電極コンタクト７２を所定の位置に形成する。
次に、図２２に示すように、アルミニウムを成膜した後に、フォトリソグラフィ法とＲＩＥ法によって、下部電極配線７３と下部電極端子７４と上部電極配線１２３と上部電極端子１２４をパターニングする。その後に、図示しないエッチング用の開口が埋設されるまで、シリコン窒化膜あるいはシリコン酸化膜からなる封止層１４０を成膜する。その後に、下部電極端子７４と上部電極端子１２４に対応する位置に対して、フォトリソグラフィ法とＲＩＥ法によって開口を形成し、下部電極端子７４と上部電極端子１２４を露出させる。
上記の工程を経て、第２実施例のマイクロ構造体を製造することができる。
【００３１】
（第３実施例）
マイクロ構造体を流量計として利用する一つの応用例を説明する。図２３が第３実施例のマイクロ構造体の要部断面図である。第３実施例のマイクロ構造体は、第１実施例のマイクロ構造体の横パイプ２０が、一方の側面から他方の側面まで貫通している例である。
このマイクロ構造体では、例えば液体あるいは気体の試料が横パイプ２０内を流動する。この試料の流動する流量に対応して横パイプ２０内の圧力が変化する。この圧力は縦パイプ１２を伝播して空洞９０内に伝わる。第３実施例の構造体層１００には、第２実施例と同様に静電容量式の差圧センサが設けられている。したがって、空洞９０内の圧力と構造体層１００の外部との圧力差を検知することができる。ひいては、空洞９０内の圧力を測定することができ、その圧力から横パイプ２０内を流動する試料の流量を換算することができる。第３実施例のマイクロ構造体は、流量計として利用することができる。
第３実施例のマイクロ構造体は、例えば分析機器等の微量な試料の流路に用いられる。微量な試料が横パイプ２０内を流動するときに、その流量をモニタリングすることができる。微量な試料の取り扱いを容易にし、分析機器等の信頼性を向上させることができる。
【００３２】
（第４実施例）
第４実施例のマイクロ構造体は、ガス流路システムに利用されるマイクロ構造体である。ガス流路システムとは、ガスである試料をマイクロ構造体に形成された横パイプや縦パイプ等を利用して分岐や合流などにより所定の流路に沿って流動させ、ガスの流動を制御するシステムである。なお、液体の試料の流路システムとして適用してもよい。
図２４にこのガス流路システムに利用されるマイクロ構造体の平面図を示す。この一例は、基本的に第１〜３実施例で説明したマイクロ構造体を、同一の半導体基板１０に複数並列に形成したガス流路システムである。第４実施例では、３つのマイクロ構造体が並列に形成されている。
【００３３】
中央のマイクロ構造体には、第１ガス入力部２１０と第１ガス出力部２２０ａが半導体基板１０の側面に形成されている。第１ガス入力部２１０には、第１横パイプ２０ａが連通するとともに、その第１横パイプ２０ａは中央のマイクロ構造体に向けて伸びている。第１縦パイプ１２ａがこの第１横パイプ２０ａに接続するとともに、第１構造体層１００ａに形成される第１空洞に連通している。第１構造体層１００ａに形成される第１空洞からは、別の第２縦パイプ１２ｂが形成されており、その第２縦パイプ１２ｂは第２横パイプ２０ｂに接続している。第２横パイプ２０ｂは、第１横パイプ２０ａと対向する半導体基板１０の側面に到達して第１ガス出力部２２０ａとなる。
【００３４】
左右に形成されているマイクロ構造体には、それぞれ第２ガス出力部２２０ｂと第３ガス出力部２２０ｃが半導体基板１０の側面に形成されている。
第２ガス出力部２２０ｂには、第３横パイプ２０ｃが連通するとともに、その第３横パイプ２０ｃが左側のマイクロ構造体に向けて伸びている。第３縦パイプ１２ｃがこの第３横パイプ２０ｃに接続するとともに、第２構造体層１００ｂに形成される第２空洞に連通している。
第３ガス出力部２２０ｃには、第４横パイプ２０ｄが連通するとともに、その第４横パイプ２０ｄが右側のマイクロ構造体に向けて伸びている。第４縦パイプ１２ｄがこの第４横パイプ２０ｄに接続するとともに、第３構造体層１００ｃに形成される第３空洞に連通している。
第１空洞と第２空洞は、第５横パイプ２０ｅによって連通しており、その第５横パイプ２０ｅと第１空洞が第５縦パイプ１２ｅによって連通され、第５横パイプ２０ｅと第２空洞が第６縦パイプ１２ｆによって連通されている。
第１空洞と第３空洞は、第６横パイプ２０ｆによって連通しており、その第６横パイプ２０ｆと第１空洞が第７縦タイプ１２ｇによって連通され、第６横パイプ２０ｆと第３空洞が第８縦タイプ１２ｈによって連通されている。
【００３５】
図２４のXXV-XXVに対応する要部断面図を図２５に示す。
３つのマイクロ構造体が第５横パイプ２０ｅと第６横パイプ２０ｆとそれに連通する各縦パイプ１２によって連通されている様子がわかる。
各マイクロ構造体の空洞９０ａ、９０ｂ、９０ｃには、それぞれ上部電極１２０ａ、１２０ｂ、１２０ｃと下部電極７０ａ、７０ｂ、７０ｃが形成されている。それぞれの電極は電気的に独立である。またそれぞれの電極の相対向する位置関係には、第１ダイアフラム１１０側にシール部材１５０ａ、１５０ｂ、１５０ｃが設けられている。
この各上部電極１２０と各下部電極７０間に電圧を印加すると、構造体層１００は半導体基板１０表面側に引き寄せられ、第１ダイアフラム１１０側に設けられている各シール部材１５０が半導体基板１０表面に当接する。各シール部材１５０が当接するとこの間の試料の流動が禁止される。それぞれの電極は独立しているために、それぞれのシール部材１５０ａ、１５０ｂ、１５０ｃを独立に可動することができる。
【００３６】
図２４の平面図に戻ると、３つのマイクロ構造体のそれぞれの空洞９０ａ、９０ｂ、９０ｃ内に対して、円状にそれぞれのシール部材１５０ａ、１５０ｂ、１５０ｃが設けられており、その各シール部材１５０が各空洞９０と各ガス排出部２２０に連通する各縦パイプ１２を取囲んでいるのが分かる。したがって、一つの縦パイプ１２を取囲む一つのシール部材１５０を半導体基板１０表面に当接すると、その縦パイプ１２を試料が流動するのを禁止する。その縦パイプ１２が連通するガス排出部２２０へガスが排出されるのを禁止する。
例えば、ガス入力部２１０から供給された試料について考える。いま、第１空洞９０ａと第２空洞９０ｂのシール部材１５０ａ、１５０ｂが半導体基板１０に当接していると、供給された試料は第６横パイプ２０ｆを経由して、連通が確保されている第３ガス排出部２２０ｃより排出される。このように、供給されたガスを所定の位置へ分岐させて流動させることが可能となる。
あるいは、ガス入力部２１０と各ガス排出部２２０を逆にして利用してもよい。この場合、例えば３種類のガスを、種々組み合わせの混合ガスとして入力部から排出することができる。
【００３７】
第４実施例の流路システムは、第１実施例や第２実施例で説明した製造方法を基本として製造することができる。同一の半導体基板に複数のマイクロ構造体を同一のプロセスで容易に形成することができ、複雑な流路システムを容易に製造可能である。例えば、各マイクロ構造体のトレンチを形成する工程や、等方性エッチングする工程などを同時に実施すればよく、複数のマイクロ構造体が並列に形成された流路システムを簡易に形成することができる。
【００３８】
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
例えば、半導体基板内の空間内に熱膨張性の試料を貯蔵し、温度変化による空間内の内圧変化を構造体層の圧力センサで検知すれば、温度計としても利用することができる。
本発明に係るマイクロ構造体は、極めて微細な点に特徴がある。したがって、試料として液体を用いる場合は、その表面張力が問題となり得る。本発明は気体の試料に用いるのが好適である。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【００３９】
【図１】第１実施例のマイクロ構造体の平面図を示す。
【図２】第１実施例のマイクロ構造体の要部断面図を示す（１）。
【図３】第１実施例のマイクロ構造体の要部断面図を示す（２）。
【図４】第１実施例のマイクロ構造体の製造過程を示す（３）。
【図５】第１実施例のマイクロ構造体の製造過程を示す（４）。
【図６】第１実施例のマイクロ構造体の製造過程を示す（５）。
【図７】第１実施例のマイクロ構造体の製造過程を示す（６）。
【図８】第１実施例のマイクロ構造体の製造過程を示す（７）。
【図９】第１実施例のマイクロ構造体の製造過程を示す（８）。
【図１０】第１実施例のマイクロ構造体の製造過程を示す（９）。
【図１１】第１実施例のマイクロ構造体の製造過程を示す（１０）。
【図１２】第１実施例のマイクロ構造体の製造過程を示す（１１）。
【図１３】第１実施例のマイクロ構造体の製造過程を示す（１２）。
【図１４】第２実施例のマイクロ構造体の平面図を示す。
【図１５】第２実施例のマイクロ構造体の要部断面図を示す（１）。
【図１６】第２実施例のマイクロ構造体の要部断面図を示す（２）。
【図１７】第２実施例のマイクロ構造体のエッチング封止部の要部断面図を示す。
【図１８】第２実施例のマイクロ構造体の製造過程を示す（１）。
【図１９】第２実施例のマイクロ構造体の製造過程を示す（２）。
【図２０】第２実施例のマイクロ構造体の製造過程を示す（３）。
【図２１】第２実施例のマイクロ構造体の製造過程を示す（４）。
【図２２】第２実施例のマイクロ構造体の製造過程を示す（５）。
【図２３】第３実施例のマイクロ構造体の要部断面図を示す。
【図２４】第４実施例のマイクロ構造体の平面図を示す。
【図２５】第４実施例のマイクロ構造体のよう断面図を示す。
【符号の説明】
【００４０】
１０：半導体基板
１２：縦パイプ
２０：横パイプ
３０：基板保護膜
９０：空洞
１００：構造体層
【図１】
2005172432.tif 000003
【図２】
2005172432.tif 000004
【図３】
2005172432.tif 000005
【図４】
2005172432.tif 000006
【図５】
2005172432.tif 000007
【図６】
2005172432.tif 000008
【図７】
2005172432.tif 000009
【図８】
2005172432.tif 000010
【図９】
2005172432.tif 000011
【図１０】
2005172432.tif 000012
【図１１】
2005172432.tif 000013
【図１２】
2005172432.tif 000014
【図１３】
2005172432.tif 000015
【図１４】
2005172432.tif 000016
【図１５】
2005172432.tif 000017
【図１６】
2005172432.tif 000018
【図１７】
2005172432.tif 000019
【図１８】
2005172432.tif 000020
【図１９】
2005172432.tif 000021
【図２０】
2005172432.tif 000022
【図２１】
2005172432.tif 000023
【図２２】
2005172432.tif 000024
【図２３】
2005172432.tif 000025
【図２４】
2005172432.tif 000026
【図２５】
2005172432.tif 000027