(57)【要約】  【課題】低コスト化および低損失化が容易なスポットサイズ変換器およびその製造方法を提供する。  【解決手段】第１のコア２ａは、シングルモード条件を満たすように幅寸法および厚み寸法を設定し、第２のコア３ａは、第１のコア２ａに近づくにつれて幅寸法および厚み寸法それぞれが単調に減少する形状としてある。各コア２ａ，３ａは、基板１の一表面側に形成された半導体層たるシリコン層をパターニングすることにより幅寸法が規定されて第１のコア２ａの両側面と第２のコア３ａの両側面とがそれぞれ滑らかに連続する。また、第２のコア３ａは、基板１とは反対側に基板１との間の距離が第１のコア２ａに近づくにつれて単調に減少するような第２の上部クラッド３ｂを形成することにより厚み寸法が規定され、厚み方向の両面も第１のコア２ａの厚み方向の両面に滑らかに連続している。【選択図】      図１
2005070557.tif 000002
【特許請求の範囲】
【請求項１】
基板と、基板の一表面側に形成された半導体材料からなる第１のコアと、基板の前記一表面側に第１のコアと光結合するように形成され光の伝搬方向に沿って断面積が連続的に変化した半導体材料からなる第２のコアとを備え、第２のコアは、第１のコアに近づくにつれて幅寸法および厚み寸法それぞれが単調に減少する形状に形成され、第１のコアおよび第２のコアは、基板の前記一表面側に形成された半導体層をパターニングすることにより幅寸法が規定されて第１のコアの両側面と第２のコアの両側面とがそれぞれ滑らかに連続し、第２のコアは、基板とは反対側に基板との間の距離が第１のコアに近づくにつれて単調に減少するようなクラッドを形成することにより厚み寸法が規定されてなることを特徴とするスポットサイズ変換器。
【請求項２】
前記半導体材料は、シリコンであることを特徴とする請求項１記載のスポットサイズ変換器。
【請求項３】
前記クラッドは、前記半導体層に不純物をドーピングすることにより形成されてなることを特徴とする請求項２記載のスポットサイズ変換器。
【請求項４】
前記クラッドは、シリコン酸化膜からなることを特徴とする請求項２記載のスポットサイズ変換器。
【請求項５】
前記クラッドは、ＬＯＣＯＳ法により形成されてなることを特徴とする請求項４記載のスポットサイズ変換器。
【請求項６】
前記各コアは、前記半導体層において前記各コアに対応しない部分の厚み寸法が前記各コアに対応する部分の厚み寸法に比べて小さくなるように前記半導体層をパターニングすることにより形成されてなることを特徴とする請求項１ないし請求項５のいずれかに記載のスポットサイズ変換器。
【請求項７】
前記第１のコアは、前記基板とは反対側に前記クラッドと同一材料からなる他のクラッドを形成することにより厚み寸法が規定されてなることを特徴とする請求項１ないし請求項６のいずれかに記載のスポットサイズ変換器。
【請求項８】
前記第１のコアは、前記基板とは反対側の表面を露出させてあることを特徴とする請求項１ないし請求項６のいずれかに記載のスポットサイズ変換器。
【請求項９】
請求項３記載のスポットサイズ変換器の製造方法であって、基板の一表面側に形成されている半導体層をパターニングすることにより第１のコアおよび第２のコアの幅寸法を規定するパターニング工程と、パターニング工程の後で半導体層において第２のコアに対応する領域の表面側に不純物をドーピングすることによりクラッドを形成するクラッド形成工程とを備えることを特徴とするスポットサイズ変換器の製造方法。
【請求項１０】
前記クラッド形成工程では、前記半導体層に対して第２のコアの厚み寸法に応じて加速度電圧を異ならせた複数回の不純物イオン注入処理を行った後、アニール処理を行うことによって前記クラッドを形成することを特徴とする請求項９記載のスポットサイズ変換器の製造方法。
【請求項１１】
前記クラッド形成工程では、前記半導体層において前記第２のコアに対応する領域の表面に前記第１のコアに近いほど開口幅を広く設定した複数の開孔部が並設されたマスクを形成した後、前記半導体層に対して前記不純物のイオン注入を行い、その後、アニール処理を行うことによって前記クラッドを形成することを特徴とする請求項９記載のスポットサイズ変換器の製造方法。
【請求項１２】
前記クラッド形成工程では、前記不純物として前記半導体層中での拡散係数の大きな不純物を用いることを特徴とする請求項１１記載のスポットサイズ変換器の製造方法。
【請求項１３】
請求項４記載のスポットサイズ変換器の製造方法であって、基板の一表面側に形成されている半導体層をパターニングすることにより第１のコアおよび第２のコアの幅寸法を規定するパターニング工程と、パターニング工程の後で半導体層に対して第２のコアの厚み寸法に応じて加速度電圧を異ならせた複数回の酸素イオン注入処理を行った後、熱処理を行うことによって前記クラッドを形成することを特徴とするスポットサイズ変換器の製造方法。
【請求項１４】
請求項５記載のスポットサイズ変換器の製造方法であって、基板の一表面側に形成されている半導体層をパターニングすることにより第１のコアおよび第２のコアの幅寸法を規定するパターニング工程と、パターニング工程の後でＬＯＣＯＳ法を利用してシリコン酸化膜よりなるクラッドを形成するクラッド形成工程とを備えることを特徴とするスポットサイズ変換器の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スポットサイズ変換器およびその製造方法に関するものである。
【背景技術】
【０００２】
従来から、光通信システムなどの分野において導波光のスポットサイズを変化させるスポットサイズ変換器が知られている（例えば、特許文献１参照）。
【０００３】
上記特許文献１に開示されたスポットサイズ変換器は、例えば、図１０に示す構成を有している。すなわち、シリコンからなる基板１０１の一表面上に非晶質材料（例えば、ＧｅまたはＴｉがドーピングされたガラス）からなる下部クラッド層１０２が形成され、下部クラッド層１０２上にシングルモード条件を満たす第１のコア１０３と第１のコア１０３に近づくにつれて断面積が小さくなるスポットサイズ変換用の第２のコア１０４とが形成され、両コア１０３，１０４を覆うように下部クラッド層１０２と同じ非晶質材料からなる上部クラッド層１０５が形成されている。
【０００４】
ところで、上記特許文献１に開示されたスポットサイズ変換器の製造にあたっては、基板１０１の一表面上に下部クラッド層１０２をＣＶＤ法などによって形成し、その後、下部クラッド層１０２上に下部クラッド層１０２よりも屈折率の高い第１のガラス層をＣＶＤ法などによって形成してから、フォトリソグラフィ技術およびエッチング技術を利用して第１のガラス層をパターニングして第１のコア１０３を形成し、続いて、基板１０１の上記一表面側に上記非晶質材料からなる第２のガラス層をＣＶＤ法などによって形成し、さらにその後、第２のガラス層の一部にレーザ光を集光照射して当該一部の屈折率を変化させることにより第２のコア１０４を形成している。なお、第２のガラス層のうち上記一部を除いた部分が上部クラッド層１０５となる。
【特許文献１】特開２０００−２４９８５６号公報（第４頁〜第６頁、図１〜図４）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献１に開示されたスポットサイズ変換器は、その製造にあたって、第１のコア１０３の位置がフォトリソグラフィ工程にて利用するマスクにより決まる一方で、第２のコア１０４の位置がレーザ光を集光照射する位置により決まるので、第１のコア１０３と第２のコア１０４との相対位置がずれてしまい第１のコア１０３と第２のコア１０４との境界付近での損失が大きくなってしまうことがある。また、製造プロセスに起因して、第１のコア１０３は断面形状が矩形状であるのに対して、第２のコア１０４は断面形状が円形状となるので、第１のコア１０３と第２のコア１０４との界面近傍での損失が大きくなってしまう。
【０００６】
また、上述の第２のガラス層中にレーザ光を集光照射して第２のコア１０４を形成する際の形成速度が遅いので、生産性が低く、製造コストが高くなってしまう。しかも、スポットサイズを短い距離で急激に変化させようとすると第２のコア１０４の外への放射損失が大きくなるので、第２のコア１０４の断面積を光の伝搬方向に沿って徐々に変化させる必要があり、第２のコア１０４の両端面でのスポットサイズの差が大きくなるにつれて第２のコア１０４の全長を長くする必要があるので、さらに生産性が低下してしまう。
【０００７】
また、第１のコア１０３と第２のコア１０４とを異なるプロセスにより形成しているので、製造工程が複雑になってしまい、歩留まりの低下によるコストアップにつながってしまう。
【０００８】
本発明は上記事由に鑑みて為されたものであり、その目的は、低コスト化および低損失化が容易なスポットサイズ変換器およびその製造方法を提供することにある。
【課題を解決するための手段】
【０００９】
請求項１の発明は、基板と、基板の一表面側に形成された半導体材料からなる第１のコアと、基板の前記一表面側に第１のコアと光結合するように形成され光の伝搬方向に沿って断面積が連続的に変化した半導体材料からなる第２のコアとを備え、第２のコアは、第１のコアに近づくにつれて幅寸法および厚み寸法それぞれが単調に減少する形状に形成され、第１のコアおよび第２のコアは、基板の前記一表面側に形成された半導体層をパターニングすることにより幅寸法が規定されて第１のコアの両側面と第２のコアの両側面とがそれぞれ滑らかに連続し、第２のコアは、基板とは反対側に基板との間の距離が第１のコアに近づくにつれて単調に減少するようなクラッドを形成することにより厚み寸法が規定されてなることを特徴とする。
【００１０】
この発明によれば、基板の一表面側に形成されている半導体層を一般的な半導体製造プロセスであるリソグラフィ技術とエッチング技術とを利用してパターニングすることにより第１のコアおよび第２のコアそれぞれの幅寸法を規定でき且つ第１のコアの両側面と第２のコアの両側面とをそれぞれ滑らかに連続させることができ、しかも、クラッドを形成することにより第２のコアの厚み寸法を規定することができ且つ第１のコアの厚み方向の両面と第２のコアの厚み方向の両面とを滑らかに連続させることができるので、低コスト化および低損失化を容易に図れる。
【００１１】
請求項２の発明は、請求項１の発明において、前記半導体材料は、シリコンであることを特徴とする。
【００１２】
この発明によれば、前記各コアの幅寸法および厚み寸法を一般的なシリコンプロセスにより高精度に規定することができる。
【００１３】
請求項３の発明は、請求項２の発明において、前記クラッドは、前記半導体層に不純物をドーピングすることにより形成されてなることを特徴とする。
【００１４】
この発明によれば、前記半導体層の厚み寸法内に前記クラッドを形成することができスポット変換器全体の厚み寸法を小さくすることができるとともに、前記クラッドの厚み寸法および屈折率を容易に制御することができる。
【００１５】
請求項４の発明は、請求項２の発明において、前記クラッドは、シリコン酸化膜からなることを特徴とする。
【００１６】
この発明によれば、前記クラッドを一般的な酸化工程により形成することができるとともに前記第２のコアと前記クラッドとの屈折率差を比較的大きくすることができて光の閉じ込め作用を高めることができ、また、前記クラッドの厚み寸法を高精度に規定することができて結果的に前記第２のコアの厚み寸法を高精度に規定することができる。
【００１７】
請求項５の発明は、請求項４の発明において、前記クラッドは、ＬＯＣＯＳ法により形成されてなることを特徴とする。
【００１８】
この発明によれば、前記第２のコアの厚み寸法を規定する前記クラッドをＭＯＳデバイスなどの製造プロセスで用いるＬＯＣＯＳ法により比較的簡単に形成でき、前記第２のコアの厚み寸法を滑らかに変化させることができる。
【００１９】
請求項６の発明は、請求項１ないし請求項５の発明において、前記各コアは、前記半導体層において前記各コアに対応しない部分の厚み寸法が前記各コアに対応する部分の厚み寸法に比べて小さくなるように前記半導体層をパターニングすることにより形成されてなることを特徴とする。
【００２０】
この発明によれば、前記第１のコアの幅寸法を比較的広くしてもシングルモード状態が得られるので、加工精度が緩和されて製造が容易になる。
【００２１】
請求項７の発明は、請求項１ないし請求項６の発明において、前記第１のコアは、前記基板とは反対側に前記クラッドと同一材料からなる他のクラッドを形成することにより厚み寸法が規定されてなることを特徴とする。
【００２２】
この発明によれば、前記第２のコアの厚み寸法を規定する前記クラッドと前記第１のコアの厚み寸法を規定する他のクラッドとを滑らかに連続させることが可能となる。
【００２３】
請求項８の発明は、請求項１ないし請求項６の発明において、前記第１のコアは、前記基板とは反対側の表面を露出させてあることを特徴とする。
【００２４】
この発明によれば、前記第１のコアの厚み方向における光の閉じ込め作用を高めることができ、より一層の低損失化を図れる。
【００２５】
請求項９の発明は、請求項３記載のスポットサイズ変換器の製造方法であって、基板の一表面側に形成されている半導体層をパターニングすることにより第１のコアおよび第２のコアの幅寸法を規定するパターニング工程と、パターニング工程の後で半導体層において第２のコアに対応する領域の表面側に不純物をドーピングすることによりクラッドを形成するクラッド形成工程とを備えることを特徴とする。
【００２６】
この発明によれば、半導体層をパターニングするパターニング工程により第１のコアおよび第２のコアの幅寸法を規定することができ、パターニング工程の後で半導体層において第２のコアに対応する領域の表面側に不純物をドーピングすることによりクラッドを形成することによって第２のコアの厚み寸法を規定することができるので、低コスト化および低損失化が容易なスポットサイズ変換器を提供することができる。
【００２７】
請求項１０の発明は、請求項９の発明において、前記クラッド形成工程では、前記半導体層に対して第２のコアの厚み寸法に応じて加速度電圧を異ならせた複数回の不純物イオン注入処理を行った後、アニール処理を行うことによって前記クラッドを形成することを特徴とする。
【００２８】
この発明によれば、前記クラッドの厚み寸法を高精度に制御することができ、結果的に前記第２のコアの厚み寸法を高精度に制御することができる。
【００２９】
請求項１１の発明は、請求項９の発明において、前記クラッド形成工程では、前記半導体層において前記第２のコアに対応する領域の表面に前記第１のコアに近いほど開口幅を広く設定した複数の開孔部が並設されたマスクを形成した後、前記半導体層に対して前記不純物のイオン注入を行い、その後、アニール処理を行うことによって前記クラッドを形成することを特徴とする。
【００３０】
この発明によれば、前記クラッドの形成に必要なイオン注入の回数が１回で済むので、複数回のイオン注入を行う請求項１０の発明に比べて製造が容易になるとともに製造コストを低減することができる。
【００３１】
請求項１２の発明は、請求項１１の発明において、前記クラッド形成工程では、前記不純物として前記半導体層中での拡散係数の大きな不純物を用いることを特徴とする。
【００３２】
この発明によれば、前記アニール処理の処理時間を短くすることができ、スループットが向上する。
【００３３】
請求項１３の発明は、請求項４記載のスポットサイズ変換器の製造方法であって、基板の一表面側に形成されている半導体層をパターニングすることにより第１のコアおよび第２のコアの幅寸法を規定するパターニング工程と、パターニング工程の後で半導体層に対して第２のコアの厚み寸法に応じて加速度電圧を異ならせた複数回の酸素イオン注入処理を行った後、熱処理を行うことによって前記クラッドを形成することを特徴とする。
【００３４】
この発明によれば、半導体層をパターニングするパターニング工程により第１のコアおよび第２のコアの幅寸法を規定することができ、パターニング工程の後で半導体層において第２のコアに対応する領域の表面側に酸素イオンを注入して熱処理を行うことによりクラッドを形成することによって第２のコアの厚み寸法を規定することができるので、低コスト化および低損失化が容易なスポットサイズ変換器を提供することができる。
【００３５】
請求項１４の発明は、請求項５記載のスポットサイズ変換器の製造方法であって、基板の一表面側に形成されている半導体層をパターニングすることにより第１のコアおよび第２のコアの幅寸法を規定するパターニング工程と、パターニング工程の後でＬＯＣＯＳ法を利用してシリコン酸化膜よりなるクラッドを形成するクラッド形成工程とを備えることを特徴とする。
【００３６】
この発明によれば、半導体層をパターニングするパターニング工程により第１のコアおよび第２のコアの幅寸法を規定することができ、パターニング工程の後でＬＯＣＯＳ法を利用してシリコン酸化膜よりなるクラッドを形成することによって第２のコアの厚み寸法を規定することができるので、低コスト化および低損失化が容易なスポットサイズ変換器を提供することができる。
【発明の効果】
【００３７】
請求項１ないし請求項８の発明では、基板の一表面側に形成されている半導体層を一般的な半導体製造プロセスであるリソグラフィ技術とエッチング技術とを利用してパターニングすることにより第１のコアおよび第２のコアそれぞれの幅寸法を規定でき且つ第１のコアの両側面と第２のコアの両側面とをそれぞれ滑らかに連続させることができ、しかも、クラッドを形成することにより第２のコアの厚み寸法を規定することができ且つ第１のコアの厚み方向の両面と第２のコアの厚み方向の両面とを滑らかに連続させることができるので、低コスト化および低損失化を容易に図れるという効果がある。
【００３８】
請求項９ないし請求項１２の発明では、半導体層をパターニングするパターニング工程により第１のコアおよび第２のコアの幅寸法を規定することができ、パターニング工程の後で半導体層において第２のコアに対応する領域の表面側に不純物をドーピングすることによりクラッドを形成することによって第２のコアの厚み寸法を規定することができるので、低コスト化および低損失化が容易なスポットサイズ変換器を提供することができるという効果がある。
【００３９】
請求項１３の発明では、半導体層をパターニングするパターニング工程により第１のコアおよび第２のコアの幅寸法を規定することができ、パターニング工程の後で半導体層において第２のコアに対応する領域の表面側に酸素イオンを注入して熱処理を行うことによりクラッドを形成することによって第２のコアの厚み寸法を規定することができるので、低コスト化および低損失化が容易なスポットサイズ変換器を提供することができるという効果がある。
【００４０】
請求項１４の発明では、半導体層をパターニングするパターニング工程により第１のコアおよび第２のコアの幅寸法を規定することができ、パターニング工程の後でＬＯＣＯＳ法を利用してシリコン酸化膜よりなるクラッドを形成することによって第２のコアの厚み寸法を規定することができるので、低コスト化および低損失化が容易なスポットサイズ変換器を提供することができるという効果がある。
【発明を実施するための最良の形態】
【００４１】
（実施形態１）
本実施形態のスポットサイズ変換器Ａは、図１に示すように、矩形板状の基板１と、基板１の一表面上に形成された半導体材料（本実施形態では、シリコン）からなる直線状のコア（以下、第１のコアと称す）２ａと、基板１の上記一表面上に形成され第１のコア２ａと光結合するように形成され光の伝搬方向に沿って断面積が連続的に変化した半導体材料（本実施形態では、シリコン）からなるコア（以下、第２のコアと称す）３ａと、第１のコア２ａ上に形成された第１のコア２ａよりも屈折率の低いクラッド（以下、第１の上部クラッドと称す）２ｂと、第２のコア３ａ上に形成された第２のコア３ａよりも屈折率の低いクラッド（以下、第２の上部クラッドと称す）３ｂとを備えている。ここにおいて、第１のコア２ａは、シングルモード条件を満たすように幅寸法および厚み寸法を一定に設定してあり、伝搬光の進行方向の両端でのスポットサイズが同じになり、第２のコア３ａは、第１のコア２ａに近づくにつれて幅寸法および厚み寸法それぞれが単調に減少する形状に形成されており、光の伝搬方向の両端でのスポットサイズが異なる。つまり、入射端面と出射端面とで光のスポットサイズが異なる。
【００４２】
本実施形態のスポットサイズ変換器Ａは、図２（ａ）に示すように、シリコン基板からなる支持基板１０ａ上にシリコン酸化膜からなる絶縁層１０ｂを介してシリコン層１０ｃが形成されたＳＯＩ基板１０を用いて形成されており、支持基板１０ａと絶縁層１０ｂとで上述の基板１を構成し、各コア２ａ，３ａがシリコン層１０ｃの一部により構成され、各上部クラッド２ｂ，３ｂがシリコン層１０ｃにおける各上部クラッド２ｂ，３ｂの形成予定領域に不純物（例えば、リン、ボロン、砒素、ＢＦ２など）を高濃度にドーピングすることにより形成されており、絶縁層１０ｂのうち第１のコア２ａに重なる部分が第１の下部クラッドを構成し、絶縁層１０ｂのうち第２のコア３ａに重なる部分が第２の下部クラッドを構成している。要するに、本実施形態では、第１の下部クラッドと第１のコア２ａと第１の上部クラッド２ｂとでシングルモードの光導波路２を構成し、第２の下部クラッドと第２のコア３ａと第２の上部クラッド３ｂとでスポットサイズを変換する光導波路３を構成している。なお、各コア２ａ，３ａの材料であるＳｉの屈折率は３．４程度、各下部クラッドの材料であるＳｉＯ２の屈折率は１．５程度であり、各上部クラッド２ｂ，３ｂはＳｉに高濃度の不純物をドーピングすることにより屈折率がＳｉの屈折率よりも１〜数％低くなる（例えば、不純物がボロンあるいはリンの場合には、不純物濃度を１０19atoms／cm3とすることにより屈折率が１％低下する）。要するに、各コア２ａ，３ａは上部クラッド２ｂ，３ｂおよび下部クラッドよりも屈折率が高くなっている。
【００４３】
ところで、第１のコア２ａおよび第２のコア３ａは、基板１の一表面側に形成された半導体層たるシリコン層１０ｃをパターニングすることにより幅寸法が規定されて第１のコア２ａの両側面と第２のコア３ａの両側面とがそれぞれ滑らかに連続し、第２のコア３ａは、基板１とは反対側に基板１との間の距離が第１のコア２ａに近づくにつれて単調に減少するような第２の上部クラッド３ｂを形成することにより厚み寸法が規定されている。
【００４４】
しかして、本実施形態のスポットサイズ変換器Ａでは、基板１の上記一表面側に形成されているシリコン層１０ｃを一般的な半導体製造プロセスであるリソグラフィ技術とエッチング技術とを利用してパターニングすることにより第１のコア２ａおよび第２のコア３ａの幅寸法を規定でき且つ第１のコア２ａの両側面と第２のコア３ａの両側面とをそれぞれ滑らかに連続させることができ、しかも、第２の上部クラッド３ｂを形成することにより第２のコア３ａの厚み寸法を規定することができ且つ第１のコア２ａの厚み方向の両面と第２のコア３ａの厚み方向の両面とを滑らかに連続させることができるので、低コスト化および低損失化を容易に図れる。
【００４５】
以下、本実施形態のスポットサイズ変換器Ａの製造方法について図２を参照しながら説明する。
【００４６】
まず、リソグラフィ技術を利用して、ＳＯＩ基板１０の主表面側に各光導波路２，３を形成するため（各コア２ａ，３ａおよび各上部クラッド２ｂ，３ｂの幅寸法を規定するため）にパターニングされたレジスト層４１を形成し（図２（ａ）参照）、その後、レジスト層４１（なお、レジスト層４１は、光導波路２に対応する第１のマスク部４１ａと光導波路３に対応する第２のマスク部４１ｂとからなる）をマスク材層としてＳＯＩ基板１０のシリコン層１０ｃを絶縁層１０ｂに達する深さまでドライエッチングするパターニング工程を行うことによりシリコン層１０ｃをパターニングする（図２（ｂ）参照）。なお、このパターニング工程では、絶縁層１０ｂをエッチングストッパ層としてシリコン層１０ｃをエッチングしており、当該パターニング工程を行うことにより、後に各コア２ａ，３ａ、各上部クラッド２ｂ，３ｂそれぞれとなる部分の幅寸法が規定される。
【００４７】
上述のパターニング工程を行った後、レジスト層４１を除去し（図２（ｃ）参照）、続いて、パターニングされたシリコン層１０ｃのうち光導波路３に対応する部分の上にリソグラフィ技術を利用してレジスト層４２を形成し、その後、レジスト層４２をマスク材層としてシリコン層１０ｃのうち光導波路２に対応する部分の表面側に例えばボロンのような不純物を所定の加速度電圧およびドーズ量でイオン注入し（図２（ｄ）参照）、レジスト層４２を除去してからアニール処理を行って第１の上部クラッド２ｂを形成すると同時に第１のコア２ａを形成する（図２（ｅ）参照）。ここに、第１のコア２ａの厚み寸法と第１のクラッド２ｂの厚み寸法との和がシリコン層１０ｃの厚み寸法となるから、第１のコア２ａの厚み寸法は第１の上部クラッド２ｂの厚み寸法により規定される。
【００４８】
更にその後、シリコン層１０ｃのうち光導波路３に対応する部分の一部領域の表面を除いて覆い且つ第１の上部クラッド２ｂの表面を覆うレジスト層４３を形成するリソグラフィ工程を行い（図２（ｆ）参照）、所定の加速電圧およびドーズ量で例えばボロンのような不純物をイオン注入する不純物イオン注入工程を行い（図２（ｇ）参照）、レジスト層４３を除去するレジスト除去工程を行う（図２（ｈ）参照）。このようなリソグラフィ工程と不純物イオン注入工程とレジスト除去工程とからなる基本工程を複数回繰り返す（図２（ｉ）参照）。ただし、基本工程を繰り返す際に、リソグラフィ工程における上記一部領域の位置および不純物イオン注入工程における上記加速電圧を段階的に変化させる。さらに説明すれば、リソグラフィ工程では光導波路３に対応する部分のうち表面を露出させる一部領域の位置を段階的に第１の上部クラッド２ｂから離していき、不純物イオン注入工程では加速電圧を段階的に小さくしていく。
【００４９】
続いて、アニール処理を行って上記不純物を拡散させることで第２の上部クラッド３ｂを形成すると同時に第２のコア３ａを形成する（図２（ｊ）参照）。
【００５０】
要するに、本実施形態の製造方法では、基板１の一表面側に形成されている半導体層たるシリコン層１０ｃをパターニングすることにより第１のコア２ａおよび第２のコア３ａの幅寸法を規定するパターニング工程と、パターニング工程の後でシリコン層１０ｃにおいて第２のコア３ａに対応する領域の表面側に不純物をドーピングすることにより第２の上部クラッド３ｂを形成するクラッド形成工程とを備えている。なお、上記不純物は、ボロンに限定するものではなく、例えば、リン、砒素、ＢＦ２などを採用してもよい。
【００５１】
以上説明した製造方法によれば、シリコン層１０ｃをパターニングするパターニング工程により第１のコア２ａおよび第２のコア３ａの幅寸法を規定することができ、パターニング工程の後でシリコン層１０ｃにおいて第２のコア３ａに対応する領域の表面側に不純物をドーピングすることにより第２の上部クラッド３ｂを形成することによって第２のコア３ａの厚み寸法を規定することができるので、低コスト化および低損失化が容易なスポットサイズ変換器Ａを提供することができる。なお、クラッド形成工程において上記不純物としてシリコン層１０ｃ中での拡散係数の大きなイオン種（例えば、シリコン層１０ｃ中での拡散係数が砒素に比べて大きなボロンやリンなど）を用いることにより、アニール処理の処理時間を短くすることができ、スループットが向上する。
【００５２】
ところで、本実施形態のスポットサイズ変換器Ａを利用した光デバイスとしては、例えば、図３に示すように、光機能素子５（例えば、光フィルタ、合波器、分波器、方向性結合器型光スイッチなど）における光の伝搬方向の両側にスポットサイズ変換器Ａを配置した光集積機能素子や、図４に示すように、発光素子（例えば、レーザダイオード、発光ダイオードなど）６と光機能素子５との間および光機能素子５と受光素子（例えば、フォトダイオードなど）７との間それぞれにスポットサイズ変換器Ａを配置した光集積機能モジュールなどを実現できる。なお、図３に示す構成の光集積機能素子では、スポットサイズ変換器Ａの光導波路２における光導波路３とは反対側の端面を光機能素子５と光結合させる。また、図４に示す構成の光集積機能モジュールでは、発光素子６と光機能素子５との間に配置するスポットサイズ変換器Ａは、光導波路３が発光素子６側、光導波路２が光機能素子５側となるように配置し、光機能素子５と受光素子７との間に配置するスポットサイズ変換器５は、光導波路２が光機能素子５側、光導波路３が受光素子７側となるように配置する。このような光集積機能モジュールでは、発光素子５から出射される光をスポットサイズ変換器Ａ→光機能素子５→スポットサイズ変換器Ａ→受光素子７の経路で受光素子７へ入射させることができるので、発光素子６と受光素子７との光結合効率を高めることができる。また、上記スポットサイズ変換器Ａは、光導波路２と光導波路３との組を１組だけ備えているが、複数組備えていてもよく、例えば、図３における光機能素子５が２×２光スイッチの場合には、スポットサイズ変換器Ａが光導波路２と光導波路３との組を２組備えていればよい。
【００５３】
（実施形態２）
本実施形態のスポットサイズ変換器の構造は実施形態１と同じであって、製造方法が相違するだけなので製造方法についてのみ図５を参照しながら説明する。ただし、実施形態１と同様の工程については簡単に説明する。
【００５４】
まず、リソグラフィ技術を利用して、ＳＯＩ基板１０の表面側に各光導波路２，３を形成するためにパターニングされたレジスト層４１を形成し（図５（ａ）参照）、その後、レジスト層４１をマスクとしてＳＯＩ基板１０のシリコン層１０ｃを絶縁層１０ｂに達する深さまでドライエッチングするパターニング工程を行うことによりシリコン層１０ｃをパターニングする（図５（ｂ）参照）。
【００５５】
上述のパターニング工程を行った後、レジスト層４１を除去し（図５（ｃ）参照）、続いて、パターニングされたシリコン層１０ｃのうち光導波路３に対応する部分の上にリソグラフィ技術を利用して開口幅が順次変化するようにパターニングされたレジスト層５１を形成し（図５（ｄ）参照）、その後、レジスト層５１をマスクとしてシリコン層１０ｃの表面側に例えばボロンのような不純物を所定の加速度電圧およびドーズ量でイオン注入し（図５（ｄ）参照）、レジスト層５１を除去してからアニール処理を行って第１の上部クラッド２ｂおよび第２の上部クラッド３ｂを形成すると同時に第１のコア２ａおよび第２のコア３ａを形成する（図５（ｇ）参照）。ここに、第１のコア２ａの厚み寸法と第１のクラッド２ｂの厚み寸法との和がシリコン層１０ｃの厚み寸法となるから、第１のコア２ａの厚み寸法は第１の上部クラッド２ｂの厚み寸法により規定され、第２のコア３ａの厚み寸法と第２のクラッド３ｂの厚み寸法との和がシリコン層１０ｃの厚み寸法となるから、第２のコア３ａの厚み寸法は第２の上部クラッド３ｂの厚み寸法により規定される。なお、上述のレジスト層５１はパターニングされたシリコン層１０ｃのうち光導波路３に対応する部分の上に形成されており、上面および光導波路２に対応する部分の長手方向に直交する両側面を開放した複数の開孔部が上記長手方向に並設されており、光導波路２に対応する部分に近づくほど開孔部の開口幅が段階的に広くなっている。
【００５６】
しかして、本実施形態の製造方法によれば、実施形態１と同様に、シリコン層１０ｃをパターニングするパターニング工程により第１のコア２ａおよび第２のコア３ａの幅寸法を規定することができ、パターニング工程の後でシリコン層１０ｃにおいて第２のコア３ａに対応する領域の表面側に不純物をドーピングすることにより第２の上部クラッド３ｂを形成することによって第２のコア３ａの厚み寸法を規定することができるので、低コスト化および低損失化が容易なスポットサイズ変換器を提供することができる。また、本実施形態の製造方法では、上述のようにパターニングされたレジスト層５１を形成することにより、不純物イオン注入工程を１回で済ませることができるので、実施形態１にて説明した製造方法に比べて、製造工程を簡略化することができ、製造歩留まりが向上するとともに低コスト化を図ることができる。
【００５７】
（実施形態３）
本実施形態のスポットサイズ変換器Ａの基本構造は実施形態１と略同じであって、図１にて説明した上部クラッド２ｂ，３ｂがＳｉＯ２により形成されている点が相違する。
【００５８】
しかして、本実施形態のスポットサイズ変換器Ａでは、各光導波路２，３において上部クラッド２ｂ，３ｂが下部クラッドと同じＳｉＯ２により形成されているので、各光導波路２，３それぞれについて上部クラッド２ｂ，３ｂと下部クラッドとの屈折率を同じ値とすることができ（つまり、各コア２ａ，３ａと各下部クラッドとの屈折率差と、各コア２ａ，３ａと各上部クラッド２ｂ，３ｂとの屈折率差とを揃えることができ、各コア２ａ，３ａそれぞれの厚み方向の両面で同じように光を閉じ込めることが可能となり）、伝播光のモードの乱れを抑制することができる。
【００５９】
以下、製造方法について図６を参照しながら説明するが、実施形態１と同様の工程については簡単に説明する。
【００６０】
まず、リソグラフィ技術を利用して、ＳＯＩ基板１０の表面側に各光導波路２，３を形成するためにパターニングされたレジスト層４１を形成し（図６（ａ）参照）、その後、レジスト層４１をマスクとしてＳＯＩ基板１０のシリコン層１０ｃを絶縁層１０ｂに達する深さまでドライエッチングするパターニング工程を行うことによりシリコン層１０ｃをパターニングする（図６（ｂ）参照）。
【００６１】
上述のパターニング工程を行った後、レジスト層４１を除去し（図６（ｃ）参照）、続いて、パターニングされたシリコン層１０ｃのうち光導波路３に対応する部分の上にリソグラフィ技術を利用してレジスト層４２を形成し、その後、レジスト層４２をマスク材層としてシリコン層１０ｃのうち光導波路２に対応する部分の表面側に酸素イオン（Ｏ−）を所定の加速度電圧およびドーズ量でイオン注入し（図６（ｄ）参照）、レジスト層４２を除去してから熱処理を行ってＳｉＯ２からなる第１の上部クラッド２ｂを形成すると同時に第１のコア２ａを形成する（図６（ｅ）参照）。ここに、第１のコア２ａの厚み寸法と第１のクラッド２ｂの厚み寸法との和がシリコン層１０ｃの厚み寸法となるから、第１のコア２ａの厚み寸法は第１の上部クラッド２ｂの厚み寸法により規定される。
【００６２】
更にその後、シリコン層１０ｃのうち光導波路３に対応する部分の一部領域の表面を除いて覆い且つ第１の上部クラッド２ｂの表面を覆うレジスト層４３を形成するリソグラフィ工程を行い（図６（ｆ）参照）、所定の加速電圧およびドーズ量で酸素イオン（Ｏ−）をイオン注入する酸素イオン注入工程を行い（図６（ｇ）参照）、レジスト層４３を除去するレジスト除去工程を行う（図６（ｈ）参照）。このようなリソグラフィ工程と酸素イオン注入工程とレジスト除去工程とからなる基本工程を複数回繰り返す（図６（ｉ）参照）。ただし、基本工程を繰り返す際に、リソグラフィ工程における上記一部領域の位置およびイオン注入工程における上記加速電圧を段階的に変化させる。さらに説明すれば、リソグラフィ工程では光導波路３に対応する部分のうち表面を露出させる一部領域の位置を段階的に第１の上部クラッド２から離していき、酸素イオン注入工程では加速電圧を段階的に小さくしていく。
【００６３】
続いて、熱処理を行ってＳｉＯ２からなる第２のクラッド３ｂを形成すると同時に第２のコア３ａを形成する（図６（ｊ）参照）。
【００６４】
しかして、本実施形態の製造方法によれば、シリコン層１０ｃをパターニングするパターニング工程により第１のコア２ａおよび第２のコア３ａの幅寸法を規定することができ、パターニング工程の後でシリコン層１０ｃにおいて第２のコア３ａに対応する領域の表面側に酸素イオンを注入して熱処理を行うことで第２の上部クラッド３ｂを形成することによって第２のコア３ａの厚み寸法を規定することができるので、低コスト化および低損失化が容易なスポットサイズ変換器を提供することができる。
【００６５】
（実施形態４）
本実施形態のスポットサイズ変換器Ａの基本構成は実施形態３と略同じであって、図７（ｆ）に示す上部クラッド２ｂ，３ｂがＬＯＣＯＳ（Local  Oxidatoin  of  Silicon）法を利用して形成されている点に特徴がある。
【００６６】
しかして、本実施形態のスポットサイズ変換器Ａにおいても、実施形態３と同様に、各光導波路２，３において上部クラッド２ｂ，３ｂが下部クラッドと同じＳｉＯ２により形成されているので、各光導波路２，３それぞれについて上部クラッド２ｂ，３ｂと下部クラッドとの屈折率を同じ値とすることができ（つまり、各コア２ａ，３ａと各下部クラッドとの屈折率差と、各コア２ａ，３ａと各上部クラッド２ｂ，３ｂとの屈折率差とを揃えることができ、各コア２ａ，３ａそれぞれの厚み方向の両面で同じように光を閉じ込めることが可能となり）、伝播光のモードの乱れを抑制することができる。
【００６７】
また、本実施形態のスポットサイズ変換器Ａでは、実施形態３に比べて第１のコア２ａにおける基板１とは反対側の面と第２のコア３ａにおける基板１とは反対側の面とをより滑らかに連続させることができる。
【００６８】
以下、本実施形態のスポットサイズ変換器Ａの製造方法について図７を参照しながら説明するが、実施形態３と同様の工程については簡単に説明する。
【００６９】
まず、リソグラフィ技術を利用して、ＳＯＩ基板１０の表面側に各光導波路２，３を形成するためにパターニングされたレジスト層を形成してから、レジスト層をマスクとしてＳＯＩ基板１０のシリコン層１０ｃを絶縁層１０ｂに達する深さまでドライエッチングするパターニング工程を行った後、パターニングされたシリコン層１０ｃのうち光導波路２に対応する部分の上にマスク層６１を形成する（図７（ａ）参照）。
【００７０】
その後、シリコン層１０ｃの露出表面上にＳｉＯ２からなるパッド酸化膜６２を形成し（図７（ｂ）参照）、続いて、パッド酸化膜６２上にシリコン窒化膜６３を形成してから（図７（ｃ）参照）、上述のマスク層６１を除去する（図７（ｄ）参照）。
【００７１】
次に、シリコン層１０ｃのうちシリコン窒化膜６３に覆われていない部分を選択的に酸化することによりそれぞれＳｉＯ２からなる上部クラッド２ｂ，３ｂを形成するのと同時にそれぞれシリコン層１０ｃの一部からなる各コア２ａ，３ａを形成し（図７（ｅ）参照）、シリコン窒化膜６３を除去することによりスポットサイズ変換器Ａを形成する（図７（ｆ）参照）。
【００７２】
しかして、本実施形態の製造方法によれば、実施形態３の製造方法と同様に、シリコン層１０ｃをパターニングするパターニング工程により第１のコア２ａおよび第２のコア３ａの幅寸法を規定することができ、パターニング工程の後でＬＯＣＯＳ法を利用して上部クラッド２ｂｂ，３ｂを形成することによって各コア２ａ，３ａの厚み寸法を規定することができるので、低コスト化および低損失化が容易なスポットサイズ変換器Ａを提供することができる。しかも、第２のコア３ａの厚み寸法を規定する第２の上部クラッド３ｂをＭＯＳデバイスなどの製造プロセスで用いるＬＯＣＯＳ法により比較的簡単に形成でき、第２のコア３ｂの厚み寸法を滑らかに変化させることができる。
【００７３】
（実施形態５）
本実施形態のスポットサイズ変換器Ａの基本構成は実施形態１と略同じであって、図８に示すように、第１のコア２ａにおける基板１とは反対側の表面が露出されている点が相違する。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００７４】
しかして、本実施形態のスポットサイズ変換器Ａでは、実施形態１のように第１の上部クラッド２ｂの屈折率が第１のコア２ａの屈折率よりも１〜数％程度しか低くない場合に比べて、第１のコア２ａの厚み方向における光の閉じ込め作用を高めることができ、より一層の低損失化を図れる。また、第１のコア２ａの厚み方向における光の閉じ込め作用を高めることにより、第１のコア２ａに急激な曲げ部分を設けるような設計にも対応することが可能となり、スポットサイズ変換器Ａの小型化を図ることが可能となる。
【００７５】
なお、製造方法は実施形態１にて説明した製造方法と略同じであって、実施形態１にて説明したシリコン層１０ｃのうち第１の上部クラッド２ｂに対応していた部分をエッチングなどにより除去すればよい。
【００７６】
（実施形態６）
本実施形態のスポットサイズ変換器Ａの基本構成は実施形態１と略同じであって、図９に示すように、各コア２ａ，３ａが、半導体層たるシリコン層１０ｃにおいて各コア２ａ，３ａに対応しない部分の厚み寸法が各コア２ａ，３ａに対応する部分の厚み寸法に比べて小さくなるようにシリコン層１０ｃをパターニングすることにより形成されている点が相違する。要するに、本実施形態の光導波路２，３はいわゆるリブ型光導波路となっている。なお、実施形態１と同様の構成要素には同一の符号を付して説明を省略する。
【００７７】
しかして、本実施形態のスポットサイズ変換器Ａでは、第１のコア２ａの幅寸法を比較的広くしてもシングルモード状態が得られるので、加工精度が緩和されて製造が容易になる。ここに、実施形態１における光導波路２のシングルモード条件は第１のコア２ａの厚み寸法および幅寸法が０．５μｍ程度であるが、本実施形態では４μｍ程度になる。なお、光ファイバを光結合する場合、光ファイバからの入射光径は１０μｍ程度である。
【００７８】
本実施形態のスポットサイズ変換器Ａの製造方法は実施形態１にて説明した製造方法と略同じであるが、パターニング工程においてシリコン層１０ｃをエッチングする際に、絶縁層１０ｂに達しないようにエッチング深さを設定している点などが相違する。
【図面の簡単な説明】
【００７９】
【図１】実施形態１におけるスポットサイズ変換器を示す概略斜視図である。
【図２】同上の製造方法の説明図である。
【図３】同上のスポットサイズ変換器を備えた光デバイスの概略構成図である。
【図４】同上のスポットサイズ変換機を備えた光デバイスの概略構成図である。
【図５】実施形態２におけるスポットサイズ変換器の製造方法の説明図である。
【図６】実施形態３におけるスポットサイズ変換器の製造方法の説明図である。
【図７】実施形態４におけるスポットサイズ変換器の製造方法の説明図である。
【図８】実施形態５におけるスポットサイズ変換器の概略斜視図である。
【図９】実施形態６におけるスポットサイズ変換器の概略斜視図である。
【図１０】従来例を示し、（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂ’断面図、（ｃ）は（ａ）のＣ−Ｃ’断面図、（ｄ）は（ａ）のＤ−Ｄ’断面図である。
【符号の説明】
【００８０】
Ａ  スポットサイズ変換器
１  基板
２  光導波路
２ａ  コア（第１のコア）
２ｂ  クラッド（第１の上部クラッド）
３  光導波路
３ａ  コア（第２のコア）
３ｂ  クラッド（第２の上部クラッド）
１０  ＳＯＩ基板
１０ａ  支持基板
１０ｂ  絶縁層
１０ｃ  シリコン層
【図１】
2005070557.tif 000003
【図２】
2005070557.tif 000004
【図３】
2005070557.tif 000005
【図４】
2005070557.tif 000006
【図５】
2005070557.tif 000007
【図６】
2005070557.tif 000008
【図７】
2005070557.tif 000009
【図８】
2005070557.tif 000010
【図９】
2005070557.tif 000011
【図１０】
2005070557.tif 000012