(57)【要約】【課題】  暗電流を防止しつつ、低電圧で効率のよい電荷転送を行う。【解決手段】  転送電極膜１２３と絶縁膜１２２との界面は、凹部１５１に埋め込まれた構造によって、フォトダイオード１３０のｐ＋型半導体層１３１と絶縁膜１２２との界面よりも下に配置され、その分、転送電極膜１２３がフォトダイオード１３０のｎ型半導体層１３２と近い位置に配置されることになり、低電圧で十分なポテンシャル変調幅を得ることが可能となる。また、転送動作以外の状態で、転送ゲートに負電圧を印加することにより、転送時以外の電位が−１Ｖに下がり、その分、転送電極膜１２３の周囲にホールが集まり、暗電流電子を吸収でき、暗電流ノイズを抑制できる。【選択図】        図１
2005311496.tif 000002
【特許請求の範囲】
【請求項１】
入射光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子によって生成された信号電荷を検出するフローティングデフュージョン部と、前記前記光電変換素子によって生成された信号電荷を前記フローティングデフュージョン部に転送する電荷転送部とを設けた半導体基板と、
前記半導体基板上に設けられた絶縁膜と、
前記絶縁膜上の前記電荷転送部に対応する領域に配置された転送電極とを有し、
前記転送電極と絶縁膜との少なくとも一部の界面が前記光電変換素子と絶縁膜との界面よりも下に配置されている、
ことを特徴とする固体撮像装置。
【請求項２】
前記転送電極に転送電圧を印加して転送動作を行う以外の状態では、前記転送電極に転送電圧と逆極性電圧を印加することを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記半導体基板は前記電荷転送部を設けた領域の上面に凹部を有し、前記凹部内に前記転送電極と絶縁膜の少なくとも一部が配置されていることを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記半導体基板は前記電荷転送部を設けた領域の上面に光電変換素子側よりもフローティングデフュージョン部側が低くなる段差を有し、前記段差によって低くなった領域に前記転送電極と絶縁膜の少なくとも一部が配置されていることを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記凹部の側面がテーパ面状に形成されていることを特徴とする請求項３記載の固体撮像装置。
【請求項６】
前記段差の側面がテーパ面状に形成されていることを特徴とする請求項４記載の固体撮像装置。
【請求項７】
前記転送電極の少なくとも光電変換素子に近接する部分が前記光電変換素子と絶縁膜との界面よりも上に配置されていることを特徴とする請求項１記載の固体撮像装置。
【請求項８】
前記フローティングデフュージョン部と絶縁膜との界面の全体または一部が前記光電変換素子と絶縁膜との界面よりも下に配置されていることを特徴とする請求項１記載の固体撮像装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入射光量に応じた信号電荷を生成する光電変換素子と、この光電変換素子によって生成した信号電荷をフローティングデフュージョン部に転送する転送ゲートとを有する固体撮像装置に関する。
【背景技術】
【０００２】
近年、各種のデジタルカメラや携帯電話搭載用の小型カメラモジュールとして、ＣＣＤイメージセンサやＣＭＯＳイメージセンサ等の固体撮像装置が用いられているが、このうちＣＭＯＳイメージセンサは従来のＭＯＳプロセスを用いて作成でき、かつ、低電圧駆動が可能といった点で固有の利点を有している。
このＣＭＯＳイメージセンサは、各画素毎に光電変換素子としてのフォトダイオードや、画素信号の読み出しを行う各種のＭＯＳトランジスタを設けたものであり、フォトダイオードによって生成した信号電荷（光電子）を転送ゲート（転送トランジスタ）を介してフローティングデフュージョン（ＦＤ）部に転送し、このＦＤ部の電位を増幅トランジスタによって電圧信号または電流信号に変換し、選択トランジスタの動作によって所定のタイミングで画素信号として出力する。また、ＦＤ部の信号電位は、リセットトランジスタの動作によって所定のタイミングで電源電位にリセットされる。
【０００３】
図７は従来のＣＭＯＳイメージセンサのフォトダイオード周辺部の素子構造を示す断面図である。なお、矢印αは、半導体基板の深さ方向を示しており、以下の説明では深い方を下層、浅い方を上層として説明する。
図示のように、このイメージセンサでは、Ｓｉ基板１０の上層に形成したウェル層内に、転送ゲート２０のチャネル領域となるｐ型半導体層２１が形成され、このｐ型半導体層２１を挟んで両側にフォトダイオード（ＰＤ）３０とＦＤ部４０が形成されている。
転送ゲート２０には、Ｓｉ基板１０の上面にゲート絶縁膜（ＳｉＯ２  ）２２を介して転送電極膜２３が配置されており、この転送電極膜２３に転送パルスが印加される。
また、フォトダイオード３０は、上層のｐ＋型半導体層３１と下層のｎ型半導体層３２を含み、ｐ＋型半導体層３１を通して入射した光を信号電荷（電子）に変換する。また、フォトダイオード３０の外側にはＬＯＣＯＳ等による素子分離領域３３が形成されている。
また、ＦＤ部４０はｎ型半導体層４１よりなり、図示しない増幅トランジスタのゲート電極に接続されている。
【０００４】
ところで、このような素子構造において、フォトダイオード３０の表面は、Ｓｉ基板１０とゲート酸化膜（ＳｉＯ２  ）２２との界面からの暗電流電子の湧き出しを防ぐため、濃いｐ型半導体層２１となっており、転送したい信号電荷は、さらにその下にあるｎ型半導体層３２を中心とする領域に蓄積される。
しかし、このように転送ゲート２０の電極膜２３とフォトダイオード３０の電荷蓄積領域との間に、濃い濃度のｐ＋型半導体層３１が介在する構造では、ゲート電極膜２３に印加する電圧に対して転送ゲート２０とフォトダイオード３０との境界領域でのポテンシャルの変調が小さくなり、信号の転送に大きな電圧が必要となる。
また、このような問題を解決するために、従来は、フォトダイオード３０のｐ＋型半導体層３１における転送ゲート近傍領域（図７に示す領域３１Ａ）を薄い濃度のｐ型半導体層とすることにより、信号の転送が容易になるような工夫が提案されている（例えば特許文献１参照）。
【特許文献１】特開平１１−２７４４６１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上述のように、従来の素子構造において、フォトダイオード３０の濃いｐ型半導体層３１が転送ゲート２０の近傍まで介在した構造では、信号の転送効率が悪くなり、大きい電圧が必要となる問題がある。
一方、特許文献１に示されるように、フォトダイオード３０のｐ＋型半導体層３１の転送ゲート２０に近接する領域に薄いｐ型半導体領域３１Ａを設けた場合には、この部分での暗電流の湧き出し量が増加し、ノイズによる画質の劣化を招いてしまうという問題がある。
そこで本発明は、暗電流を防止しつつ、低電圧で効率のよい電荷転送を行うことができる固体撮像装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述の目的を達成するため、本発明の固体撮像装置は、入射光量に応じた信号電荷を生成する光電変換素子と、前記光電変換素子によって生成された信号電荷を検出するフローティングデフュージョン部と、前記前記光電変換素子によって生成された信号電荷を前記フローティングデフュージョン部に転送する電荷転送部とを設けた半導体基板と、前記半導体基板上に設けられた絶縁膜と、前記絶縁膜上の前記電荷転送部に対応する領域に配置された転送電極とを有し、前記転送電極と絶縁膜との少なくとも一部の界面が前記光電変換素子と絶縁膜との界面よりも下に配置されていることを特徴とする。
また本発明は、転送電極に転送電圧を印加して転送動作を行う以外の状態では、転送電極に転送電圧と逆極性電圧を印加する。
【発明の効果】
【０００７】
本発明の固体撮像装置によれば、転送電極と絶縁膜との少なくとも一部の界面が光電変換素子と絶縁膜との界面よりも下に配置されていることから、転送電極と光電変換素子の電荷蓄積領域との間が近くなり、転送電極の印加電圧を低くした場合でも、十分大きいポテンシャル変調をかけることができ、低電力で効率よく電荷転送動作を実行できる。また、同じ電圧を用いた場合には、より高速で確実な転送動作を得ることが可能となる。
また本発明の固体撮像装置によれば、特許文献１のように転送効率向上のために光電変換素子の上層の不純物濃度を低下させる必要がなくなり、十分な不純物濃度で形成でき、さらに、転送電極に転送電圧を印加して転送動作を行う以外の状態では、転送電極に転送電圧と逆極性電圧を印加することから、この部分に湧き出す暗電流電荷を逆極性電圧によって集められた電荷によって吸収できる。この結果、基板表面の切削や各種膜形成に伴う暗電流の発生を有効に抑制でき、ノイズの少ない画像を出力できる。
【発明を実施するための最良の形態】
【０００８】
本発明の実施の形態による固体撮像装置は、Ｓｉ基板のフォトダイオードとＦＤ部との中間に配置される転送ゲートの表面部分に凹部や段差を形成して、転送電極とゲート絶縁膜を埋め込み構造で配置することにより、フォトダイオードのｐ＋型半導体層と絶縁膜との界面よりも下に転送電極と絶縁膜との界面を配置した。また、転送電極のフォトダイオード側に近接した部分は、フォトダイオードのｐ＋型半導体層と絶縁膜との界面よりも上に転送電極と絶縁膜との界面を配置したこのような構造により、フォトダイオードのｐ＋型半導体層の不純物濃度を低下させることなく、暗電流を防止しつつ、低電圧で効率のよい電荷転送を行う。
さらに、転送電極に転送電圧を印加して転送動作を行う以外の状態では、転送電極に負電圧を印加して、さらに有効に暗電流を防止する。
【実施例１】
【０００９】
図１は本発明の実施例１によるＣＭＯＳイメージセンサのフォトダイオード周辺部の素子構造を示す断面図である。なお、矢印αは、半導体基板の深さ方向を示している。
図示のように、このイメージセンサでは、Ｓｉ基板１１０の上層に形成したウェル層内に、転送ゲート１２０のチャネル領域となるｐ型半導体層１２１が形成され、このｐ型半導体層１２１を挟んで両側にフォトダイオード（ＰＤ）１３０とＦＤ部１４０が形成されている。
転送ゲート１２０のｐ型半導体層１２１には、上面から凹部１５１が形成されており、この凹部１５１の形状に沿って基板全面にゲート絶縁膜（ＳｉＯ２  ）１２２が配置されている。なお、凹部１５１の側面は、基板面に対して垂直でなく、やや鈍角なテーパ面状に形成されている。このように凹部１５１をテーパ面状に形成することで、Ｓｉウエハの結晶構造にかかる負荷を軽減することができ、この結果、結晶界面の歪みによる暗電流電子の湧き出し抑制することも期待できる。
そして、この転送ゲート１２０の上部には、凹部１５１に埋め込まれる状態で、ゲート絶縁膜（ＳｉＯ２  ）１２２を介して転送電極膜１２３が配置され、この転送電極膜１２３に転送パルスが印加される。なお、この転送電極膜１２３は、多結晶Ｓｉ膜等よりなり、両側部にサイドウォール１２４が形成されている。
【００１０】
また、フォトダイオード１３０は、上層のｐ＋型半導体層１３１と下層のｎ型半導体層１３２を含み、ｐ＋型半導体層１３１を通して入射した光を信号電荷（電子）に変換する。また、フォトダイオード１３０の外側にはＬＯＣＯＳ等による素子分離領域１３３が形成されている。
また、ＦＤ部１４０はｎ型半導体層１４１よりなり、図示しない増幅トランジスタのゲート電極に接続されている。なお、ＦＤ部１４０のｎ型半導体層１４１と転送ゲート１２０のｐ型半導体層１２１との境界部分は低濃度のｎ−型半導体層１４２となっている。
このような素子構造において、転送電極膜１２３と絶縁膜１２２との界面は、凹部１５１に埋め込まれた構造によって、フォトダイオード１３０のｐ＋型半導体層１３１と絶縁膜１２２との界面よりも下に配置され、その分、転送電極膜１２３がフォトダイオード１３０のｎ型半導体層１３２と近い位置に配置されることになり、低電圧で十分なポテンシャル変調幅を得ることが可能となる。
【００１１】
図２は本実施例のイメージセンサにおける画素回路の構造を示す回路図である。
図示のように、本実施例のイメージセンサは、各画素に４つのＭＯＳトランジスタを設けたものであり、上述したフォトダイオード（ＰＤ）１３０、転送トランジスタ（転送ゲート（ＴＲＦ））１２０に加えて、増幅トランジスタ（Ａｍｐ）１６０、選択トランジスタ（ＳＥＬ）１７０、リセットトランジスタ（ＲＳＴ）１８０を有している。
そして、転送トランジスタ１２０は、転送信号入力に応じてフォトダイオード１３０の信号電荷をＦＤ部１４０に転送する。また、増幅トランジスタ１６０は、ＦＤ部１４０の電位をゲートに入力し、その電位変動に応じた出力信号を選択トランジスタ１７０に出力する。
また、選択トランジスタ１７０は、選択信号入力に応じて増幅トランジスタ１６０からの出力信号を垂直信号線（ＶＳＬ）１９０に出力する。また、リセットトランジスタ（ＲＳＴ）１８０は、リセット信号入力に基づいて、ＦＤ部１４０の電位を電源電圧（ＶＤＤ＝３Ｖ）にリセットする。
【００１２】
図３は本実施例のイメージセンサにおける選択、リセット、転送の各制御信号のタイミングを従来例と対比して示すタイミングチャートであり、図３（Ａ）は転送ゲートに負電圧を印加しない従来の波形を示し、図３（Ｂ）は転送ゲートに負電圧を印加する本実施例の波形を示している。
図２に示した画素回路の動作は、選択信号ＳＥＬがアクティブ（オン＝３Ｖ）のときに実行され、リセット信号ＲＳＴがオンしてＦＤ部１４０の電位をリセットした後、所定の露光時間後に転送信号ＴＲＦがオンし、フォトダイオード１３０の信号電荷をＦＤ部１４０から増幅トランジスタ１６０によって読み出す。
そして、このような動作において、転送ゲートに負電圧を印加することにより、転送時以外の電位が−１Ｖに下がるため、その分、転送電極膜１２３の周囲にホールが集まり、暗電流電子を吸収でき、暗電流ノイズを抑制できる。
図４は負電圧を印加したときの基板内の状態を示す断面図であり、図５は負電圧を印加しないときの基板内の状態を示す断面図である。
図５に示す状態では、転送電極膜面でのピンニングが弱く、この表面からの暗電流抑制効果は弱いものであるが、図４に示す状態では、転送電極膜の周囲にホールを集めることにより、濃い濃度のｐ＋型半導体層１３１Ａが界面全体に厚く形成され、転送電極膜集面からの暗電流電子を有効に抑制できる。
【実施例２】
【００１３】
図６は本発明の実施例２によるＣＭＯＳイメージセンサのフォトダイオード周辺部の素子構造を示す断面図である。なお、図１と同様の構成については同一符号を付している。また、なお、矢印αは、半導体基板の深さ方向を示している。
図１に示した実施例１では、転送電極膜１２３を凹部１５１に埋め込む構造としたが、本実施例２では、転送ゲート１２０のｐ型半導体層１２１に段差１５２を形成し、この段差１５２を境にしてフォトダイオード１３０側の基板面が高く、ＦＤ部１４０側の基板面が低く形成されている。
そして、この段差１５２を跨ぐようにして、転送電極膜１２３及び絶縁膜１２２を配置することで、転送電極膜１２３と絶縁膜１２２との界面の一部をフォトダイオード１３０と絶縁膜１２２との界面より下に配置する。
なお、本実施例２においても、段差１５２の側面は鈍角のテーパ面状に形成され、また、電荷転送動作以外の状態では、転送ゲート１２０に負電圧を印加する。
これにより、上述した実施例１と同様に、暗電流を防止しつつ、低電圧で効率のよい電荷転送を行うことができる。
また、本実施例２において、転送電極膜１２３のフォトダイオード１３０に近接する側は、フォトダイオード１３０のｐ＋型半導体層１３１の上に絶縁膜１２２を介して配置され、転送効率の改善を図っている。
また、本実施例２においては、ＦＤ部１４０側の基板面が低いことから、ＦＤ部１４０側のサイドウォール１２４Ａが大きく成長した状態に形成されており、その分、サイドウォール下のｎ−型半導体層１４２Ａの幅が大きくなるので、転送電極膜１２３の端部の電界強度を下げることが可能となり、転送効率をさらに改善することが可能となる。
また、このような本実施例の特徴を利用して、ＬＤＤ効果のある転送ゲートを作成することも期待できる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施例１によるＣＭＯＳイメージセンサのフォトダイオード周辺部の素子構造を示す断面図である。
【図２】図１に示すイメージセンサにおける画素回路の構造を示す回路図である。
【図３】図１に示すイメージセンサにおける選択、リセット、転送の各制御信号のタイミングを従来例と対比して示すタイミングチャートである。
【図４】図１に示すイメージセンサで転送ゲートに負電圧を印加したときの基板内の状態を示す断面図である。
【図５】図１に示すイメージセンサで転送ゲートに負電圧を印加しないときの基板内の状態を示す断面図である。
【図６】本発明の実施例２によるＣＭＯＳイメージセンサのフォトダイオード周辺部の素子構造を示す断面図である。
【図７】従来例によるＣＭＯＳイメージセンサのフォトダイオード周辺部の素子構造を示す断面図である。
【符号の説明】
【００１５】
１１０……Ｓｉ基板、１２０……転送ゲート、１２１……ｐ型半導体層、１２２……ゲート絶縁膜、１３０……フォトダイオード、１３１……ｐ＋型半導体層、１３２……ｎ型半導体層、１４０……ＦＤ部、１５１……凹部、１５２……段差。
【図１】
2005311496.tif 000003
【図２】
2005311496.tif 000004
【図３】
2005311496.tif 000005
【図４】
2005311496.tif 000006
【図５】
2005311496.tif 000007
【図６】
2005311496.tif 000008
【図７】
2005311496.tif 000009