(57)【要約】【課題】  ＬＳＩ回路に内蔵されたレジスタ回路であって、ＬＳＩ回路においてエラー検出時にエラー発生前の状態にレジスタの内容を復帰させ、暴走を停止することを可能とする。【解決手段】  ＬＳＩ回路に内蔵されるレジスタ回路１０であって、前記レジスタ回路に接続され、前記レジスタ回路に保持されているデータを保持するバックアップ用レジスタ回路１２と、前記レジスタ回路に入力されるデータと前記バックアップ用レジスタ回路の出力のいずれかを前記レジスタ回路に出力するセレクタ１４と、正常動作時には、前記入力されるデータを出力し、かつエラー検出時には、前記バックアップ用レジスタの回路の出力を出力するように前記セレクタを制御する制御手段（１６、１８、２０）とを有する。【選択図】    図１
2005316862.tif 000002
【特許請求の範囲】
【請求項１】
ＬＳＩ回路に内蔵されるレジスタ回路であって、
前記レジスタ回路に接続され、前記レジスタ回路に保持されているデータを保持するバックアップ用レジスタ回路を有し、
前記ＬＳＩ回路に発生したエラーを検出したときに、前記レジスタ回路へのデータ入力を停止し、前記バックアップ回路に保持されている前記エラー検出直前のデータを前記レジスタ回路に書き込むようにしたことを特徴とするバックアップ機能を備えたレジスタ回路。
【請求項２】
エラー検出時に前記バックアップ用レジスタ回路に保持されているデータを前記レジスタ回路に書き込む動作は、外部からの命令に従って実行されることを特徴とする請求項１に記載のバックアップ機能を備えたレジスタ回路。
【請求項３】
ＬＳＩ回路に内蔵されるレジスタ回路であって、
前記レジスタ回路に接続され、前記レジスタ回路に保持されているデータを保持するバックアップ用レジスタ回路と、
前記レジスタに入力されるデータと前記バックアップ用レジスタ回路の出力のいずれかを前記レジスタ回路に出力するセレクタと、
前記ＬＳＩ回路の動作を監視し、正常動作時には、前記入力されるデータを出力し、かつエラー検出時には、前記バックアップ用レジスタの回路の出力を出力するように前記セレクタを制御する制御手段と、
を有することを特徴とするバックアップ機能を備えたレジスタ回路。
【請求項４】
さらに、前記バックアップレジスタ回路に前記レジスタ回路に保持されているデータを周期的に書き込むためのロード信号を供給するロード信号生成回路を有することを特徴とする請求項３に記載のバックアップ機能を備えたレジスタ回路。
【請求項５】
前記制御手段は、エラー検出時に外部の制御回路にエラーが発生したことを知らせるためのフラグを立てることを特徴とする請求項３または４のいずれかに記載のバックアップ機能を備えたレジスタ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＬＳＩに内蔵されるレジスタ回路に係り、特にバックアップ機能を備えたレジスタ回路に関する。
【背景技術】
【０００２】
従来のＬＳＩ回路に内蔵されるレジスタ回路にあっては、バックアップ機能を有するものはない（特許文献１、２参照）。
【特許文献１】特開２０００−４７８４８号公報
【特許文献２】特開平５−２４３９１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述した従来のＬＳＩ回路では、何らかのエラー発生により、ＬＳＩ回路が暴走した場合には、ＬＳＩ回路自身では回復することができず、ＬＳＩ回路のシステムリセット機能で初期化するしか手段がなかった。
また、最悪、システムリセットもできず、電源をオフにするしか暴走を停止することができないという問題も有った。
【０００４】
本発明は、このような事情に鑑みてなされたものであり、ＬＳＩ回路に内蔵されたレジスタ回路であって、ＬＳＩ回路においてエラー検出時にエラー発生前の状態にレジスタの内容を復帰させ、暴走を停止することができるバックアップ機能を備えたレジスタ回路を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するために請求項１に記載の発明は、ＬＳＩ回路に内蔵されるレジスタ回路であって、前記レジスタ回路に接続され、前記レジスタ回路に保持されているデータを保持するバックアップ用レジスタ回路を有し、前記ＬＳＩ回路に発生したエラーを検出したときに、前記レジスタ回路へのデータ入力を停止し、前記バックアップ回路に保持されている前記エラー検出直前のデータを前記レジスタ回路に書き込むようにしたことを特徴とする。
【０００６】
また、請求項２に記載の発明は、請求項１に記載のバックアップ機能を備えたレジスタ回路において、エラー検出時に前記バックアップ用レジスタ回路に保持されているデータを前記レジスタ回路に書き込む動作は、外部からの命令に従って実行されることを特徴とする。
【０００７】
また、請求項３に記載の発明は、ＬＳＩ回路に内蔵されるレジスタ回路であって、前記レジスタ回路に接続され、前記レジスタ回路に保持されているデータを保持するバックアップ用レジスタ回路と、前記レジスタ回路に入力されるデータと前記バックアップ用レジスタ回路の出力のいずれかを前記レジスタ回路に出力するセレクタと、前記ＬＳＩ回路の動作を監視し、正常動作時には、前記入力されるデータを出力し、かつエラー検出時には、前記バックアップ用レジスタの回路の出力を出力するように前記セレクタを制御する制御手段とを有することを特徴とする。
【０００８】
また、請求項４に記載の発明は、請求項３に記載のバックアップ機能を備えたレジスタ回路において、さらに、前記バックアップレジスタ回路に前記レジスタ回路に保持されているデータを周期的に書き込むためのロード信号を供給するロード信号生成回路を有することを特徴とする。
【０００９】
また、請求項５に記載の発明は、請求項３または４のいずれかに記載のバックアップ機能を備えたレジスタ回路において、前記制御手段は、エラー検出時に外部の制御回路にエラーが発生したことを知らせるためのフラグを立てることを特徴とする。
【発明の効果】
【００１０】
以上説明したように、本発明によれば、ＬＳＩ回路に内蔵されるレジスタ回路であって、前記レジスタ回路に接続され、前記レジスタ回路に保持されているデータを保持するバックアップ用レジスタ回路を有し、前記ＬＳＩ回路に発生したエラーを検出したときに、前記レジスタ回路へのデータ入力を停止し、前記バックアップ用レジスタ回路に保持されている前記エラー検出直前のデータを前記レジスタ回路に書き込むようにしたので、エラー検出時にＬＳＩ回路自身でエラー発生前の状態に復帰でき、暴走を停止することができる。
【００１１】
また、上記レジスタ回路を内蔵するＬＳＩ回路において、ＣＰＵ等の外部制御デバイスは、エラー発生時にシステムリセットで初期化することなく、エラー発生前の状態からシステム動作を開始することができる。
さらに、ＬＳＩ回路に内蔵される全ての、または一部のレジスタ回路に上述したバックアップ機能を持たせることにより、ＣＰＵ等の外部制御デバイスは、ＬＳＩ回路暴走時の制御の負荷を軽減することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態を、図面を参照して詳細に説明する。図１に本発明の実施形態に係るバックアップ機能を備えたレジスタ回路の構成を示す。
本発明の実施形態に係るレジスタ回路は、ＬＳＩ回路に内蔵されるレジスタ回路であって、前記レジスタ回路に直列に接続され、前記レジスタ回路に保持されているデータを保持するバックアップ用レジスタ回路を有し、前記ＬＳＩ回路に発生したエラーを検出したときに、前記レジスタ回路へのデータ入力を停止し、前記バックアップ用レジスタ回路に保持されている前記エラー検出直前のデータを前記レジスタ回路に書き込むようにしたことを特徴としている。
【００１３】
図１において、本発明の実施形態に係るバックアップ機能を備えたレジスタ回路１０は、本実施形態では、データホールド用レジスタ回路であり、バックアップ機能を持たせるために、バックアップ用レジスタ回路１２と、セレクタ１４、２０と、エラー検出回路１６と、ロード信号生成回路１８、２２とを有している。
【００１４】
データホールド用レジスタ回路１０の出力側は、バックアップ用レジスタ回路１２の入力側に直列に接続されており、データホールド用レジスタ回路１０には、セレクタ１４を介して書込みデータＷＤ、またはバックアップ用レジスタ回路１２の出力データＳＲ２のいずれか一方が選択的に入力されるようになっている。
通常動作時（エラーが検出されていない状態でＬＳＩ回路が動作している時）には、書込みデータＷＤがデータホールド用レジスタ回路１０に入力されるようになっている。
【００１５】
エラー検出回路１６は、データホールド用レジスタ回路１０が内蔵されるＬＳＩ回路の動作を監視し、該ＬＳＩ回路にエラーが発生した際に、エラー検出信号ＥＤを出力するとともに、ＣＰＵ等の外部制御回路にエラーが発生したことをしらせるためのエラーフラグを立てる機能を有している。
ロード信号生成回路１８は、データホールド用レジスタ回路１０を内蔵するＬＳＩ回路にエラーが発生した際に、エラー検出回路１６から出力されるエラー検出信号ＥＤに基づいてロード信号ＡＬを生成する機能を有している。したがって、ロード信号ＡＬは、エラー検出回路１６がエラー検出した時点で生成され、出力される。
【００１６】
セレクタ２０には、エラー検出回路１６によるエラー検出時にロード信号生成回路１８から出力されるロード信号ＡＬと、ＬＳＩ通常動作時にデータホールド用レジスタ回路１０にデータを書き込むためのロード信号ＮＬとが入力されるようになっている。
また、エラー検出回路１６は、セレクタ１４、２０を切り替えるための制御信号ＳＥＬを出力する機能を有している。
【００１７】
エラー検出回路１６は、制御信号ＳＥＬをハイレベルにすることにより、ＬＳＩ回路の正常動作中には、データホールド用レジスタ回路１０に書込みデータＷＤを入力するようにセレクタ１４を切り替え、かつ外部から入力されるロード信号ＮＬを、セレクタ２０を介してデータホールド用レジスタ回路１０のロード端子ＬＤに入力するようにセレクタ２０を切り替えるようになっている。
【００１８】
また、エラー検出回路１６は、ＬＳＩ回路の動作にエラーが発生し、該エラーを検出した場合には、制御信号ＳＥＬをローレベルにすることにより、データホールド用レジスタ回路１０にバックアップ用レジスタ１２の出力データＳＲ２を入力するようにセレクタ１４を切り替え、かつロード信号生成回路１８から出力されるロード信号ＡＬを、セレクタ２０を介してデータホールド用レジスタ回路１０のロード端子ＬＤに入力するようにセレクタ２０を切り替えるようになっている。
なお、エラー検出回路１６、ロード信号生成回路１８及びセレクタ２０は、本発明の制御手段に相当する。
【００１９】
ロード信号生成回路２２は、データホールド用レジスタ回路１０に保持されているデータをバックアップ用レジスタ回路１２に周期的にロードするためのロード信号ＣＬを生成し、バックアップ用レジスタ回路１２に出力する機能を有している。ロード信号生成回路２２は、例えば、カウンタ回路で構成される。
ロード信号ＣＬの周期は、ロード信号ＮＬの周期とほぼ、同一か、短く設定される。これは、データホールド用レジスタ回路１０に保持されたデータを更新される前に確実にバックアップ用レジスタ回路１２にロードするためである。
【００２０】
次に、本発明の実施形態に係るバックアップ機能を備えたレジスタ回路の動作について説明する。上記構成において、データホールド用レジスタ回路１０が内蔵されているＬＳＩ回路が正常動作している状態では、エラー検出回路１６から出力される制御信号ＳＥＬはハイレベル状態となっている。
【００２１】
この状態下では、セレクタ１４を介して書込みデータＷＤがデータホールド用レジスタ回路１０の入力端子ＩＮに入力され、ロード端子ＬＤには、ロード信号ＮＬがセレクタ２０を介して入力される。このロード信号ＮＬが入力されるタイミングで入力端子ＩＮに入力された書込みデータＷＤがデータホールド用レジスタ回路１０に記憶・保持されると共に、バックアップ用レジスタ回路１２及び外部に出力ＳＲ１として出力される。
データロード信号ＮＬが入力される毎に、データホールド用レジスタ回路１０に保持されているデータは更新される。
【００２２】
また、バックアップ用レジスタ回路１２では、ロード信号生成回路２２より出力される周期的に出力されるロード信号ＣＬがロード端子ＬＤに入力されるタイミングで、データホールド用レジスタ回路１０に記憶・保持されているデータＷＤが書き込まれ、該データを記憶・保持する。
【００２３】
一方、データホールド用レジスタ回路１０が内蔵されるＬＳＩ回路においてエラーが発生し、エラー検出回路１６がエラーを検出すると、エラーが発生したことをＣＰＵ等の外部制御回路に知らせるためのエラーフラグを立てると共に、エラー検出信号ＥＤをロード信号生成回路１８に出力する。
これと同時にエラー検出回路１６は、セレクタ１４、２０を制御するための制御信号ＳＥＬをローレベルにする。
【００２４】
制御信号ＳＥＬがローレベルになると、セレクタ１４は、バックアップ用レジスタ回路１２の出力側に切り替えられると共に、セレクタ２０は、ロード信号生成回路１８の出力側に切り替えられる。
ロード信号生成回路１８では、エラー検出回路１６から出力されるエラー検出信号ＥＤに基づいてロード信号ＡＬを生成し、セレクタ２０を介してデータホールド用レジスタ回路１０のロード端子ＬＤに出力する。
【００２５】
この結果、データホールド用レジスタ回路１０には、バックアップ用レジスタ回路１２に保持されているデータが出力ＳＲ２としてロード信号ＡＬの入力タイミングで書き込まれ、記憶・保持される。すなわち、データホールド用レジスタ回路１０には、データホールド用レジスタ回路１０が内蔵されているＬＳＩ回路にエラーが発生する直前までデータホールド用レジスタ回路１０に保持されていたデータが書き込まれることとなる。
【００２６】
なお、本実施形態では、ＬＳＩ回路において、エラー検出時にバックアップ用レジスタ回路１２に保持されているデータをデータホールド用レジスタ回路１０に書き込む動作は、エラー検出回路１６、ロード信号生成回路１８及びセレクタ２０により、行っているが、ＣＰＵ等の外部制御回路からの命令に従って行うようにしてもよい。この場合にも、上記レジスタ回路を内蔵するＬＳＩ回路において、ＣＰＵ等の外部制御回路は、エラー発生時にシステムリセットで初期化することなく、エラー発生前の状態からシステム動作を開始することができる。
【００２７】
また、バックアップ用レジスタ回路を有するレジスタ回路の構成は、必要に応じてＬＳＩ回路内部に存在する全てのレジスタ回路に適用してもよいし、一部の特定のレジスタ回路のみに適用するようにしてもよい。
【００２８】
本実施形態によれば、ＬＳＩ回路において、エラー発生時にＣＰＵ等の外部制御回路からの命令や、システムリセットに頼ることなく、ＬＳＩ回路をエラー発生前の状態に復帰させることができる。
これにより、ＬＳＩ回路の暴走を防ぐことができ、本ＬＳＩ回路を搭載するシステムの安定動作に寄与することができる。
また、ＣＰＵ等の外部制御回路では、ＬＳＩ回路暴走時の制御の負荷を軽減することができる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施形態に係るバックアップ機能を備えたレジスタ回路の構成を示すブロック図。
【符号の説明】
【００３０】
１０…データホールド用レジスタ回路（レジスタ回路）
１２…バックアップ用レジスタ回路
１４、２０…セレクタ
１６…エラー検出回路
１８、２２…ロード信号生成回路
【図１】
2005316862.tif 000003