(57)【要約】【課題】半導体記憶素子のヒューズ領域を提供する。【解決手段】ヒューズ領域は、集積回路基板上に形成された層間絶縁膜及び前記層間絶縁膜上に配置された複数のヒューズを備える。前記ヒューズ間にヒューズ分離壁が配置される。前記ヒューズ分離壁のそれぞれは下部ヒューズ分離パターン及び上部ヒューズ分離パターンを備える。【選択図】  図５
2005311372.tif 000002
【特許請求の範囲】
【請求項１】
集積回路基板上に形成された層間絶縁膜と、
前記層間絶縁膜上に配置された複数のヒューズと、
前記複数のヒューズの間に配置された複数のヒューズ分離壁と、
を備え、前記複数のヒューズ分離壁のそれぞれは、下部ヒューズ分離パターン及び上部ヒューズ分離パターンを有することを特徴とするヒューズ領域。
【請求項２】
前記下部ヒューズ分離パターン及び前記上部ヒューズ分離パターンは順に積層されたことを特徴とする請求項１に記載のヒューズ領域。
【請求項３】
前記上部ヒューズ分離パターンは、前記下部ヒューズ分離パターンに対して異なるエッチング選択比を有する物質膜であることを特徴とする請求項１に記載のヒューズ領域。
【請求項４】
前記下部ヒューズ分離パターンは、前記上部ヒューズ分離パターンよりも速いエッチング速度を有する物質膜であることを特徴とする請求項３に記載のヒューズ領域。
【請求項５】
前記下部ヒューズ分離パターンはプラズマＴＥＯＳ酸化膜であり、前記上部ヒューズ分離パターンはデンシファイされた流動可能な酸化膜またはノンドープシリコン酸化膜であることを特徴とする請求項４に記載のヒューズ領域。
【請求項６】
前記デンシファイされた流動可能な酸化膜は、ベークされたＨＳＱ膜であることを特徴とする請求項５に記載のヒューズ領域。
【請求項７】
前記複数のヒューズ分離壁は、前記複数のヒューズから離隔されて前記複数のヒューズ分離壁と前記複数のヒューズとの間に窪んだギャップ領域を提供し、前記複数のヒューズ分離壁は前記複数のヒューズと自己整合されたことを特徴とする請求項１に記載のヒューズ領域。
【請求項８】
前記複数のヒューズ分離壁は、その上部の幅がそれらの下部の幅よりも小さく、末広がりに傾いた側壁を有することを特徴とする請求項７に記載のヒューズ領域。
【請求項９】
前記窪んだギャップ領域は、前記層間絶縁膜の内部まで延びて前記複数のヒューズを前記複数のヒューズ分離壁から絶縁させることを特徴とする請求項７に記載のヒューズ領域。
【請求項１０】
前記複数のヒューズ分離壁は、その上部の幅がそれらの下部の幅よりも小さく、末広がりに傾いた側壁を有することを特徴とする請求項９に記載のヒューズ領域。
【請求項１１】
前記層間絶縁膜は、前記下部ヒューズ分離パターンと同じ物質膜であることを特徴とする請求項１に記載のヒューズ領域。
【請求項１２】
前記層間絶縁膜は、前記下部ヒューズ分離パターンよりも速いエッチング速度を有する物質膜であることを特徴とする請求項３に記載のヒューズ領域。
【請求項１３】
集積回路基板上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に複数のヒューズを形成する工程と、
前記複数のヒューズが形成された基板上にコンフォーマルな下部ヒューズ分離膜を形成する工程と、
前記複数のヒューズの間の前記下部ヒューズ分離膜によって取り囲まれた溝を埋め込む上部ヒューズ分離パターンを形成する工程と、
前記上部ヒューズ分離パターンが形成された基板上に金属層間絶縁膜を形成する工程と、
前記金属層間絶縁膜上にパッシベーション膜を形成する工程と、
前記パッシベーション膜上に前記複数のヒューズの上部を横切る開口部を有するフォトレジストパターンを形成する工程と、
前記フォトレジストパターンをエッチングマスクとして用いて前記パッシベーション膜、前記金属層間絶縁膜、及び前記下部ヒューズ分離膜を連続的にエッチングして前記複数のヒューズの上部面及び側壁を露出させるヒューズ窓を形成すると共に、前記上部ヒューズ分離パターンの下部に残存する下部ヒューズ分離パターンを形成する工程と
を含み、前記上部ヒューズ分離パターンは、前記ヒューズ窓を形成する間にエッチング阻止膜として機能することを特徴とするヒューズ領域の製造方法。
【請求項１４】
前記上部ヒューズ分離パターンを形成する工程では、
前記下部ヒューズ分離膜上に前記複数のヒューズ間の溝を埋め込む上部ヒューズ分離膜を形成する工程と、
前記上部ヒューズ分離膜を前記下部ヒューズ分離膜よりも遅いエッチング速度を有する物質膜で形成する工程と、
前記複数のヒューズ上の前記下部ヒューズ分離膜の上部面が露出するまで前記上部ヒューズ分離膜を平坦化する工程と、
を含むことを特徴とする請求項１３に記載のヒューズ領域の製造方法。
【請求項１５】
前記上部ヒューズ分離膜は、デンシファイされた流動可能な酸化膜又はノンドープシリコン酸化膜で形成され、前記下部ヒューズ分離膜は、プラズマＴＥＯＳ酸化膜で形成されることを特徴とする請求項１４に記載のヒューズ領域の製造方法。
【請求項１６】
前記デンシファイされた流動可能な酸化膜を形成する工程では、
前記下部ヒューズ分離膜上にSOG方式を用いてＨＳＱを塗布する工程と、
前記ＨＳＱを５００℃以下の温度でベークする工程と、
を含むことを特徴とする請求項１５に記載のヒューズ領域の製造方法。
【請求項１７】
前記上部ヒューズ分離膜は、エッチバック技術、または化学的機械的研磨技術を用いて平坦化されることを特徴とする請求項１４に記載のヒューズ領域の製造方法。
【請求項１８】
前記金属層間絶縁膜は、前記下部ヒューズ分離膜と同じ物質膜で形成されることを特徴とする請求項１３に記載のヒューズ領域の製造方法。
【請求項１９】
前記ヒューズ窓を形成する間に前記プラズマＴＥＯＳ酸化膜は、ＣＦ４ガス、ＣＨＦ３ガス、及び酸素ガスをプロセスガスとして用いて選択的にエッチングされることを特徴とする請求項１５に記載のヒューズ領域の製造方法。
【請求項２０】
前記下部ヒューズ分離パターンを形成した後に、前記層間絶縁膜を追加でエッチングする工程をさらに含むことを特徴とする請求項１３に記載のヒューズ領域の製造方法。
【請求項２１】
前記層間絶縁膜は、前記下部ヒューズ分離膜と同じ物質膜で形成されることを特徴とする請求項２０に記載のヒューズ領域の製造方法。
【請求項２２】
ヒューズ領域及びパッド領域を有する集積回路基板を準備する工程と、
前記基板上に層間絶縁膜を形成する工程と、
前記ヒューズ領域内の前記層間絶縁膜上に複数のヒューズを形成する工程と、
前記複数のヒューズが形成された基板上にコンフォーマルな下部ヒューズ分離膜を形成する工程と、
前記複数のヒューズの間の前記下部ヒューズ分離膜によって取り囲まれた溝を埋め込む上部ヒューズ分離パターンを形成する工程と、
前記上部ヒューズ分離パターンが形成された基板上に金属層間絶縁膜を形成する工程と、
前記パッド領域内の前記金属層間絶縁膜上に金属パッドを形成する工程と、
前記金属パッド及び前記金属層間絶縁膜上にパッシベーション膜を形成する工程と、
前記パッシベーション膜上に前記ヒューズの上部を横切るヒューズ開口部及び前記金属パッド上部のパッド開口部を有するフォトレジストパターンを形成する工程と、
前記フォトレジストパターンをエッチングマスクとして用いて、前記パッシベーション膜、前記金属層間絶縁膜、及び前記下部ヒューズ分離膜を連続的にエッチングして前記ヒューズの上部面及び側壁を露出させるヒューズ窓と共に、前記金属パッドを露出させるパッド窓を形成することと同時に前記上部ヒューズ分離パターンの下部に残存する下部ヒューズ分離パターンを形成する工程を含み、前記上部ヒューズ分離パターンは、前記ヒューズ窓を形成する間にエッチング阻止膜として機能することを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及びその製造方法に関し、特に、半導体記憶素子のヒューズ領域及びその製造方法（Ｆｕｓｅ  ｒｅｇｉｏｎｓ  ｉｎ  ａ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｍｅｍｏｒｙ  ｄｅｖｉｃｅ  ａｎｄ  ｍｅｔｈｏｄｓ  ｏｆ  ｆａｂｒｉｃａｔｉｎｇ  ｔｈｅ  ｓａｍｅ）に関する。
【背景技術】
【０００２】
半導体基板に形成された半導体記憶素子（チップ）は、アセンブリ工程の前に電気的なテストが行われる。その結果により、半導体チップは、不良チップ（ｂａｄ  ｃｈｉｐｓ）または良品チップ（ｇｏｏｄ  ｃｈｉｐｓ）に分類される。不良チップが少なくとも一つの不良セル（ｆａｉｌｅｄ  ｃｅｌｌ）によって誤動作する場合に、不良セルはリペア工程（ｒｅｐａｉｒ  ｐｒｏｃｅｓｓ）を用いて余分なセル（ｒｅｄｕｎｄａｎｔ  ｃｅｌｌ）によって代替される。リペア工程は、書込みモード及び読出しモードで余分のセルが不良セルのアドレスを有するようにするために所定のヒューズを溶断（ｂｌｏｗｉｎｇ）させるレーザビームの照射工程を含む。ヒューズは、一般的にドーピングされたポリシリコン膜、アルミニウム膜、タングステンシリサイド膜、またはタングステン膜を含む導電膜で形成される。
【０００３】
半導体素子の集積度が上がることによって、ヒューズ間の間隔はますます減少する。この場合、選択した一つのヒューズを、レーザビームを用いて溶断させる際に、選択したヒューズ（ｓｅｌｅｃｔｅｄ  ｆｕｓｅ）に隣接する非選択のヒューズ（ｎｏｎ−ｓｅｌｅｃｔｅｄ  ｆｕｓｅ）がレーザビームによって損傷される場合がある。
【０００４】
ヒューズ間の間隔が減少するにもかかわらず、非選択のヒューズを損傷することなく選択されたヒューズを効果的に溶断させるのに、相応しいヒューズ領域を有する半導体素子が特開２００３−１４２５８２号公報に「半導体装置（ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｄｅｖｉｃｅ）」という名称で熊井隆行（Ｋｕｍａｉ  Ｔａｋａｙｕｋｉ）らによって開示されている。
【０００５】
図１は、特開２００３−１４２５８２号公報に記載された従来技術（ａｄｍｉｔｔｅｄ  ｐｒｉｏｒ  ａｒｔ）として引用されたヒューズ領域を示す断面図である。
【０００６】
図１を参照すると、ＴＥＯＳ（ｔｅｔｒａ−ｅｔｈｙｌ−ｏｒｔｈｏ−ｓｉｌｉｃａｔｅ）酸化膜８内に一対の第１ヒューズワイヤ２ａ、２ｂ及び一対の第２ヒューズワイヤ３ａ、３ｂが提供される。第２ヒューズワイヤ３ａ、３ｂは、第１ヒューズワイヤ２ａ、２ｂよりも低いレベルに位置する。また、第２ヒューズワイヤ３ａ、３ｂは、第１ヒューズワイヤ２ａ、２ｂ間の領域の下部に位置する。さらに、第２ヒューズワイヤ３ａ、３ｂの上部にＴＥＯＳ酸化膜８からなる突出部Ｐが位置する。結果的に、突出部Ｐの間に窪んだ溝Ｇが提供される。
【０００７】
第１ヒューズワイヤ２ａ、２ｂの中でいずれか一つ、例えば第１ヒューズワイヤ２ａを選択的に溶断するためには選択されたヒューズワイヤ２ａ上にレーザビームを照射しなければならない。しかしながら、前記レーザビームが選択されたヒューズワイヤ２ａとミスアラインされると、前記レーザビームは選択されたヒューズワイヤ２ａに隣接した突出部Ｐ上にも照射される。この場合、前記レーザビームのエネルギーが精密に制御されなければ、選択されたヒューズワイヤ２ａに隣接した第２ヒューズワイヤ３ａが前記レーザビームによって損傷されることになる。
【０００８】
特開２００３−１４２５８２号公報は、前記レーザビームエネルギーの許容範囲（ａｌｌｏｗｅｄ  ｒａｎｇｅ）を増加させることができるヒューズ領域を開示している。
【０００９】
図２は、特開２００３−１４２５８２号公報に記載されたヒューズ領域を示す断面図である。
【００１０】
図２を参照すると、図１に示されたものと同じ構造を有するようにＴＥＯＳ（ｔｅｔｒａ−ｅｔｈｙｌ−ｏｒｔｈｏ−ｓｉｌｉｃａｔｅ）酸化膜１８内に一対の第１ヒューズワイヤ１２ａ、１２ｂ及び一対の第２ヒューズワイヤ１３ａ、１３ｂが提供される。また、第２ヒューズワイヤ１３ａ、１３ｂの上部にＴＥＯＳ酸化膜１８からなる突出部Ｐ’が位置する。結果的に、突出部Ｐ’間に窪んだ溝Ｇ’が提供される。さらに、突出部Ｐ’上にカバーパターン２０ｂ、２０ｄが配置される。カバーパターン２０ｂ、２０ｄは、金属膜からなってレーザビームを遮断する（ｂｌｏｃｋｉｎｇ）効果を増大させるために提供される。
【００１１】
第１ヒューズワイヤ１２ａ、１２ｂの中でいずれか一つ、例えば第１ヒューズワイヤ１２ａを選択的に溶断させるためには選択されたヒューズワイヤ１２ａ上にレーザビーム１７ａを照射しなければならない。レーザビーム１７ａが図２に示されたように選択されたヒューズワイヤ１２ａとミスアラインされた場合、選択されたヒューズワイヤ１２ａに隣接したカバーパターン２０ｂの端はレーザビーム１７ａに露出することになる。しかしながら、レーザビーム１７ａのミスアラインによりカバーパターン２０ｂの端上にレーザビーム１７ａが照射されても、カバーパターン２０ｂは選択されたヒューズワイヤ１２ａに隣接した第２ヒューズワイヤ１３ａがレーザビーム１７ａによって損傷されることを防止する。
【００１２】
前述したように、カバーパターン２０ｂ、２０ｄは第２ヒューズワイヤ１３ａ、１３ｂがミスアラインされたレーザビームによって損傷されることを防止する。しかし、前記突出部（図１のＰ及び図２のＰ’）及びカバーパターン２０ｂ、２０ｄが第２ヒューズ１３ａ、１３ｂとミスアラインされた場合は、第２ヒューズワイヤ１３ａ、１３ｂはミスアラインされたレーザビームによって相変らず損傷されうる。
【００１３】
さらに、図２のヒューズ領域は、図３に示されるように幾つかの欠点がある。図３を参照すると、第１ヒューズワイヤ１２ａを選択的に溶断させるためには図２を参照して説明されたように選択されたヒューズワイヤ１２ａ上にレーザビーム１７ａが照射される。レーザビーム１７ａのミスアラインによりカバーパターン２０ｂの端上にレーザビーム１７ａが照射されると、図３に示されたようにカバーパターン２０ｂの一部分２０ｂ’がＴＥＯＳ酸化膜１８の表面から分離する（ｄｅｔａｃｈｅｄ  ａｗａｙ）ことがある。分離したカバーパターン２０ｂ’は前記ヒューズ領域を有する半導体基板表面に吸着して汚染源（ｃｏｎｔａｍｉｎａｔｉｎｇ  ｓｏｕｒｃｅ）となりうる。特に、分離したカバーパターン（ｄｅｔａｃｈｅｄ  ｃｏｖｅｒ  ｐａｔｔｅｒｎ）２０ｂ’が互いに隣り合う配線（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ  ｌｉｎｅｓ）間の領域上に吸着すると、分離したカバーパターン２０ｂ’は前記配線を互いに電気的に接続して半導体素子の誤動作を引き起こすことになる。
【００１４】
また、レーザビーム１７ａが選択されたヒューズワイヤ１２ａとミスアラインされると、レーザビーム１７ａが照射される領域内の選択されたヒューズワイヤ１２ａが、完全には溶断されないこともある。その結果、図３に示されたようにレーザビーム１７ａの照射領域（ｉｒｒａｄｉａｔｉｏｎ  ｒｅｇｉｏｎ）内にヒューズ残余物（ｆｕｓｅ  ｒｅｓｉｄｕｅ）１２ａ’が残存することもある。これは、選択されたヒューズワイヤ１２ａの側壁及びそれと接触するＴＥＯＳ酸化膜１８との間の接着力（ａｄｈｅｓｉｏｎ）に加えてレーザビーム１７ａの端での弱い照射エネルギーに起因するものと見られる。
【特許文献１】特開２００３−１４２５８２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
本発明が解決しようする技術的課題は、選択されたヒューズに隣接したヒューズを損傷することなく、前記選択されたヒューズを効果的にカッティングするのに相応しいヒューズ領域を提供することにある。
【００１６】
本発明が解決しようする他の技術的課題は、ヒューズ間に自己整合されたヒューズ分離壁（ｆｕｓｅ  ｉｓｏｌａｔｉｏｎ  ｗａｌｌ）を有するヒューズ領域を提供することにある。
【００１７】
本発明が解決しようするまた他の技術的課題は、選択されたヒューズに隣接したヒューズを損傷することなく、前記選択されたヒューズを効果的にカッティングすることができるヒューズ領域の製造方法を提供することにある。
【００１８】
本発明が解決しようするまた他の技術的課題は、選択されたヒューズに隣接したヒューズを損傷することなく、前記選択されたヒューズを効果的にカッティングすることができるヒューズ領域を有する半導体素子の製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
本発明の一態様によれば、ヒューズ間に自己整合されたヒューズ分離壁を有するヒューズ領域が提供される。前記ヒューズ領域は、集積回路基板上に形成された層間絶縁膜及び前記層間絶縁膜上に配置された複数のヒューズを含む。前記ヒューズ間にヒューズ分離壁が配置される。前記ヒューズ分離壁のそれぞれは下部ヒューズ分離パターン及び上部ヒューズ分離パターンを備える。
【００２０】
いくつかの実施形態で、前記下部ヒューズ分離パターン及び上部ヒューズ分離パターンは順に積層することができる。
【００２１】
他の実施形態で、前記上部ヒューズ分離パターンは、前記下部ヒューズ分離パターンに対して異なるエッチング選択比を有する物質膜であってもよい。前記下部ヒューズ分離パターンは、前記上部ヒューズ分離パターンよりも速いエッチング速度を有する物質膜であってもよい。この場合に、前記下部ヒューズ分離パターンはプラズマＴＥＯＳ酸化膜でもあり、前記上部ヒューズ分離パターンは、デンシファイされた流動可能な酸化膜（ｄｅｎｓｉｆｉｅｄ  ｆｌｏｗａｂｌｅ  ｏｘｉｄｅ  ｌａｙｅｒ）または、ノンドープシリコン酸化膜（ｕｎｄｏｐｅｄ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ  ｌａｙｅｒ；ＵＳＧ  ｌａｙｅｒ）であってもよい。前記デンシファイされた流動可能な酸化膜は、ベークされた（ｂａｋｅｄ）ＨＳＱ膜（ｈｙｄｒｏｇｅｎ  ｓｉｌｓｅｓｑｕｉｏｘａｎｅ  ｌａｙｅｒ）であってもよい。
【００２２】
また、他の実施形態で、前記ヒューズ分離壁は、前記ヒューズから離隔され前記ヒューズ分離壁と前記ヒューズとの間に窪んだギャップ領域を提供し、前記ヒューズ分離壁は前記ヒューズと自己整合（ｓｅｌｆ−ａｌｉｇｎｅｄ）されることができる。この場合に、前記ヒューズ分離壁は、前記ヒューズ分離壁の上部幅がその下部幅よりも小さく、末広がりに傾いた側壁（ｐｏｓｉｔｉｖｅ  ｓｌｏｐｅｄ  ｓｉｄｅｗａｌｌｓ）を有することができる。また、前記窪んだギャップ領域は、前記層間絶縁膜の内部まで（ｉｎｔｏ）延びて前記ヒューズを前記ヒューズ分離壁から絶縁させることができる。
【００２３】
本発明の他の態様によれば、自己整合されたヒューズ分離壁を有するヒューズ領域を製造する方法が提供される。前記ヒューズ領域を製造する方法は、集積回路基板上に層間絶縁膜を形成する工程と前記層間絶縁膜上に複数のヒューズを形成する工程を含む。前記ヒューズが形成された基板上にコンフォーマルな（ｃｏｎｆｏｒｍａｌ）下部ヒューズ分離膜（ｌｏｗｅｒ  ｆｕｓｅ  ｉｓｏｌａｔｉｏｎ  ｌａｙｅｒ）を形成する。前記ヒューズ間の前記下部ヒューズ分離膜によって取り囲まれた溝内に上部ヒューズ分離パターンを形成する。前記上部ヒューズ分離パターンが形成された基板上に金属層間絶縁膜を形成し、前記金属層間絶縁膜上にパッシベーション膜を形成する。前記パッシベーション膜上に前記ヒューズの上部を横切る開口部（ｏｐｅｎｉｎｇ）を有するフォトレジストパターンを形成する。前記フォトレジストパターンをエッチングマスクとして用いて前記パッシベーション膜、前記金属層間絶縁膜、及び前記下部ヒューズ分離膜を連続的にエッチングして前記ヒューズの上部面及び側壁を露出させるヒューズ窓（ｆｕｓｅ  ｗｉｎｄｏｗ）を形成すると同時に、前記上部ヒューズ分離パターンの下部に残存する下部ヒューズ分離パターンを形成する。前記上部ヒューズ分離パターンは、前記ヒューズ窓を形成する間にエッチング阻止膜として機能する。
【００２４】
いくつかの実施形態で、前記上部ヒューズ分離パターンを形成する工程は、前記下部ヒューズ分離膜上に前記ヒューズ間の溝を埋め込む上部ヒューズ分離膜を形成する工程と、前記ヒューズ上の前記下部ヒューズ分離膜の上部面が露出するまで前記上部ヒューズ分離膜を平坦化させる工程を含む。この場合に、前記上部ヒューズ分離膜は、前記下部ヒューズ分離膜よりも遅いエッチング速度を有する物質膜で形成する。前記上部ヒューズ分離膜は、デンシファイされた流動可能な酸化膜（ｄｅｎｓｉｆｉｅｄ  ｆｌｏｗａｂｌｅ  ｏｘｉｄｅ  ｌａｙｅｒ）または、ノンドープシリコン酸化膜（ｕｎｄｏｐｅｄ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ  ｌａｙｅｒ；ＵＳＧｌａｙｅｒ）で形成することができ、前記下部ヒューズ分離膜はプラズマＴＥＯＳ酸化膜で形成することができる。
【００２５】
他の実施形態で、前記ヒューズ窓を形成する間に、前記金属層間絶縁膜及び前記下部ヒューズ分離膜は、ＣＦ４ガス、ＣＨＦ３ガス、及び酸素ガスをプロセスガスとして用いて選択的にエッチングすることができる。
【００２６】
また、他の実施形態で、前記下部ヒューズ分離パターンを形成した後、前記層間絶縁膜をさらにエッチングすることができる。
【００２７】
本発明のまた他の態様によれば、自己整合されたヒューズ分離壁を有するヒューズ領域を備える半導体素子の製造方法を提供する。前記半導体素子の製造方法は、ヒューズ領域及びパッド領域を有する集積回路基板を準備する工程と、前記基板上に層間絶縁膜を形成する工程を含む。前記ヒューズ領域内の前記層間絶縁膜上に複数のヒューズを形成して、前記ヒューズが形成された基板上にコンフォーマルな（ｃｏｎｆｏｒｍａｌ）下部ヒューズ分離膜（ｌｏｗｅｒ  ｆｕｓｅ  ｉｓｏｌａｔｉｏｎ  ｌａｙｅｒ）を形成する。前記ヒューズ間の前記下部ヒューズ分離膜によって取り囲まれた溝内に上部ヒューズ分離パターンを形成する。前記上部ヒューズ分離パターンが形成された基板上に金属層間絶縁膜を形成し、前記パッド領域内の前記金属層間絶縁膜上に金属パッドを形成する。前記金属パッド及び前記金属層間絶縁膜上にパッシベーション膜を形成し、前記パッシベーション膜上にフォトレジストパターンを形成する。前記フォトレジストパターンは、前記ヒューズの上部を横切るヒューズ開口部（ｆｕｓｅ  ｏｐｅｎｉｎｇ）及び前記金属パッドの上部に位置するパッド開口部（ｐａｄ  ｏｐｅｎｉｎｇｓ）を有するように形成される。前記フォトレジストパターンをエッチングマスクとして用いて前記パッシベーション膜、前記金属層間絶縁膜及び前記下部ヒューズ分離膜をエッチングして前記ヒューズの上部面及び側壁を露出させるヒューズ窓（ｆｕｓｅ  ｗｉｎｄｏｗ）と共にして前記金属パッドを露出させるパッド窓（ｐａｄ  ｗｉｎｄｏｗｓ）を形成する。前記ヒューズ窓及びパッド窓を形成する間に、前記上部ヒューズ分離パターンの下部に下部ヒューズ分離パターンが形成される。前記上部ヒューズ分離パターンは、前記ヒューズ窓を形成する間にエッチング阻止膜として機能する。
【発明の効果】
【００２８】
本発明の実施形態によれば、ヒューズ窓領域内のヒューズの側壁が十分に露出され、ヒューズ間に自己整合されたヒューズ分離壁が形成される。これによって、ヒューズの中でいずれか一つを選択的にレーザビームを用いて溶断させる際に、レーザビームがミスアラインされても選択されたヒューズに隣接する非選択のヒューズを損傷することなく、選択されたヒューズを十分にカッティングすることが容易にできる。
【発明を実施するための最良の形態】
【００２９】
以下、添付した図面を参照して本発明の好ましい実施形態を詳しく説明する。しかし、本発明は、ここで説明する実施形態に限られず、他の形態で具体化されることもある。むしろ、ここで紹介される実施形態は開示された内容が徹底的であり、完全となるように、そして当業者に対し本発明の思想が十分に伝達できるように提供するものである。図面において、層及び領域の厚みは明確性をあたえるために誇張されたものである。明細書全体にかけて同一の参照番号は、同様の構成要素を示す。
【００３０】
図４は、本発明の好適な実施形態に係るヒューズ領域Ｆと共にパッド領域ＰＤを示す平面図で、図５及び図６は、本発明の好適な実施形態に係るヒューズ領域を説明するための図４の切断線I−I’における断面図である。
【００３１】
図４、図５及び図６を参照すると、シリコン基板などの集積回路基板５１上に層間絶縁膜５３が提供される。層間絶縁膜５３上に複数のヒューズ５５が配置される。複数のヒューズ５５は、図４に示されたように互いに平行になるように配列されることができる。ヒューズ５５は導電膜を含む。例えば、ヒューズ５５は、ドーピングされたポリシリコン膜、金属シリサイド膜、金属膜、金属窒化膜、または、これらの混合膜（ｃｏｍｂｉｎａｔｉｏｎ  ｌａｙｅｒ）を含む。
【００３２】
ヒューズ５５を有する基板の層間絶縁膜５３上に下部ヒューズ分離膜５７及び上部ヒューズ分離膜５９が順に積層される。特に、ヒューズ５５間にヒューズ分離壁（ｆｕｓｅ  ｉｓｏｌａｔｉｏｎ  ｗａｌｌｓ）ＩＷが提供される。ヒューズ分離壁ＩＷのそれぞれは順に積層された下部ヒューズ分離パターン５７ｗ及び上部ヒューズ分離パターン５９ｗを含むことができる。下部ヒューズ分離パターン５７ｗは、下部ヒューズ分離膜５７と同じ物質膜であり、上部ヒューズ分離パターン５９ｗは、上部ヒューズ分離膜５９と同じ物質膜である。
【００３３】
特に、ヒューズ５５の上部を横切るヒューズ窓（ｆｕｓｅ  ｗｉｎｄｏｗ）６７ｆ内のヒューズ５５は、ヒューズ分離壁ＩＷから分離され、ヒューズ分離壁ＩＷは、ヒューズ５５と自己整合されてヒューズＩＷ間の中心部に位置する。結果的に、ヒューズ窓６７ｆ内のヒューズ５５とヒューズ分離壁ＩＷとの間に窪んだギャップ領域（図５のＲ）が提供される。ヒューズ分離壁ＩＷの側壁は、図５に示されたように傾いた側壁プロファイル（ｓｌｏｐｅｄ  ｓｉｄｅｗａｌｌ  ｐｒｏｆｉｌｅ）を有することが好ましい。すなわち、ヒューズ分離壁ＩＷは、ヒューズ分離壁ＩＷの上部の幅がその下部の幅よりも小さくく、末広がりに傾いた側壁（ｐｏｓｉｔｉｖｅ  ｓｌｏｐｅｄ  ｓｉｄｅｗａｌｌｓ）ＳＷを有することができる。
【００３４】
図６に示されたように、本発明の好適な他の実施形態によれば、ヒューズ窓６７ｆ内のヒューズ５５とヒューズ分離壁ＩＷとの間にギャップ領域Ｒよりもっと深く窪んだギャップ領域Ｒ’が提供される。すなわち、ギャップ領域Ｒ’は、層間絶縁膜５３の内部まで延びてヒューズ５５をヒューズ分離壁ＩＷから絶縁させる。この場合、ヒューズ分離壁ＩＷの側壁ＳＷ’も図６に示されたように、末広がりに傾いたプロファイル（ｐｏｓｉｔｉｖｅ  ｓｌｏｐｅｄ  ｐｒｏｆｉｌｅ）を有することが好ましい。
【００３５】
上部ヒューズ分離パターン５９ｗ、すなわち上部ヒューズ分離膜５９は、下部ヒューズ分離パターン５７ｗ、すなわち下部ヒューズ分離膜５７に対して異なるエッチング選択比（ｅｔｃｈ  ｓｅｌｅｃｔｉｖｉｔｙ）を有する物質膜であることが好ましい。具体的に、上部ヒューズ分離膜５９は、下部ヒューズ分離膜５７よりも遅いエッチング速度（ｅｔｃｈ  ｒａｔｅ）を有する物質膜であることが好ましい。例えば、下部ヒューズ分離膜５７がプラズマＴＥＯＳ（ｔｅｔｒａ−ｅｔｈｙｌ−ｏｒｔｈｏ−ｓｉｌｉｃａｔｅ）酸化膜の場合に、上部ヒューズ分離膜５９はデンシファイされた流動可能な酸化膜（ｄｅｎｓｉｆｉｅｄ  ｆｌｏｗａｂｌｅ  ｏｘｉｄｅ  ｌａｙｅｒ）または、ノンドープシリコン酸化膜（ｕｎｄｏｐｅｄ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ  ｌａｙｅｒ；ＵＳＧ  ｌａｙｅｒ）でもあってもよい。前記デンシファイされた流動可能な酸化膜（ｄｅｎｓｉｆｉｅｄ  ＦＯＸ  ｌａｙｅｒ）は、SOG方式（ｓｐｉｎ  ｏｎ  ｇｌａｓｓ  ｍｅｔｈｏｄ）を用いて塗布された液状の物質をベークした（ｂａｋｅ）物質膜（ｍａｔｅｒｉａｌ  ｌａｙｅｒ）である。例えば、前記デンシファイされた流動可能な酸化膜はベークされた（ｂａｋｅｄ）ＨＳＱ（ｈｙｄｒｏｇｅｎ  ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）膜であってもよい。
【００３６】
層間絶縁膜５３は、下部ヒューズ分離膜５７と同じ物質であってもよい。また、層間絶縁膜５３は、下部ヒューズ分離膜５７よりも速いエッチング速度を有する物質膜であってもよい。
【００３７】
ヒューズ窓６７ｆは、ヒューズ領域Ｆを取り囲む周辺領域上に順に積層された金属層間絶縁膜６１及びパッシベーション膜６８によって限定される。金属層間絶縁膜６１は、下部ヒューズ分離膜５７と同じ物質であってもよい。一方、パッシベーション膜６８は、順に積層されたプラズマ酸化膜６５及びプラズマ窒化膜６７を含むことができる。
【００３８】
図７〜図１０は、本発明の好適な実施形態に係るヒューズ領域と共に、前記ヒューズ領域に隣接したパッド領域を製造する方法を説明する図４の切断線II−II’における断面図である。図面において、参照符号「Ｆ」及び「ＰＤ」として示された部分は、それぞれヒューズ領域及びパッド領域をあらわす。
【００３９】
図４及び図７を参照すると、半導体基板５１上に層間絶縁膜５３を形成する。層間絶縁膜５３を形成する前に、半導体基板５１上に様々な個別素子（ｄｉｓｃｒｅｔｅ  ｄｅｖｉｃｅｓ）、例えばトランジスタ、キャパシタ、及び低抗体が形成されうる。層間絶縁膜５３上にドーピングされたポリシリコン膜、金属シリサイド膜、金属膜、金属窒化膜、またはこれらの混合膜（ｃｏｍｂｉｎａｔｉｏｎ  ｌａｙｅｒ）などの導電膜を形成し、前記導電膜をパターニングしてヒューズ領域Ｆ内の層間絶縁膜５３上に複数のヒューズ５５を形成する。
【００４０】
図４及び図８を参照すると、ヒューズ５５を有する半導体基板上に下部ヒューズ分離膜５７を形成する。下部ヒューズ分離膜５７は、図８に示されたようにヒューズ５５を有する半導体基板と一致する（ｃｏｎｓｉｓｔｅｎｔ  ｗｉｔｈ）表面プロファイル（ｓｕｒｆａｃｅ  ｐｒｏｆｉｌｅ）を有するようにコンフォーマルに（ｃｏｎｆｏｒｍａｂｌｙ）形成されることが好ましい。すなわち、下部ヒューズ分離膜５７は、ヒューズ５５よりも薄い厚さを有するプラズマＴＥＯＳ酸化膜で形成することができる。この場合、ヒューズ５５間に下部ヒューズ分離膜５７によって取り囲まれた溝が提供される。一方、層間絶縁膜５３は、下部ヒューズ分離膜５７と同じ物質膜で形成することができる。また、層間絶縁膜５３は、下部ヒューズ分離膜５７よりも速いエッチング速度を有する物質膜で形成することもできる。
【００４１】
下部ヒューズ分離膜５７上に前記溝を埋め込む上部ヒューズ分離膜５９を形成する。上部ヒューズ分離膜５９は、前記溝をボイド（空隙）が形成されることなく完全に埋め込められる物質膜で形成するのが好ましい。また、上部ヒューズ分離膜５９は、下部ヒューズ分離膜５７に対して異なるエッチング選択比を有する物質膜で形成することが好ましい。すなわち、上部ヒューズ分離膜５９は、下部ヒューズ分離膜５７よりも遅いエッチング速度を有する物質膜で形成することが好ましい。
【００４２】
本発明の好適な実施形態では、上部ヒューズ分離膜５９は、デンシファイされた流動可能な酸化膜（ｄｅｎｓｉｆｉｅｄ  ｆｌｏｗａｂｌｅ  ｏｘｉｄｅ  ｌａｙｅｒ）または、ノンドープシリコン酸化膜で形成することができる。さらに詳しくは、前記デンシファイされた流動可能な酸化膜は、下部ヒューズ分離膜５７上にSOG方式（ｓｐｉｎ  ｏｎ  ｇｌａｓｓ  ｍｅｔｈｏｄ）を用いてＨＳＱ（ｈｙｄｒｏｇｅｎ  ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）膜を塗布し（ｃｏａｔｉｎｇ）、前記塗布されたＨＳＱ膜を約５００℃以下の低い温度でベークさせて（ｂａｋｉｎｇ）形成することができる。
【００４３】
続いて、ヒューズ５５上の下部ヒューズ分離膜５７の上部面が露出するまで上部ヒューズ分離膜５９を平坦化してヒューズ５５間の前記溝内に上部ヒューズ分離パターン５９ｗを形成する。上部ヒューズ分離膜５９の平坦化は、エッチバック技術、または化学的機械的研磨（ＣＭＰ）技術を用いて実施される。上部ヒューズ分離パターン５９ｗを有する半導体基板上に金属層間絶縁膜６１を形成する。金属層間絶縁膜６１は、下部ヒューズ分離膜５７と同じ物質膜で形成することができる。
【００４４】
図４及び図９を参照すると、金属層間絶縁膜６１をパターニングして各ヒューズ５５の両端を露出させるビアホールＶＨを形成する。続いて、ビアホールＶＨを有する基板上に上部金属膜を形成する。前記上部金属膜をパターニングしてビアホールＶＨを介してヒューズ５５に電気的に接続された上部金属配線（図示せず）を形成すると共に、パッド領域ＰＤ内の金属層間絶縁膜６１上に少なくとも一つの金属パッド６３を形成する。前記上部金属膜は、アルミニウム膜またはアルミニウム合金膜などの金属膜で形成することができる。金属パッド６３を有する半導体基板上にパッシベーション膜（ｐａｓｓｉｖａｔｉｏｎ  ｌａｙｅｒ）６８を形成する。パッシベーション膜６８は、プラズマ酸化膜６５及びプラズマ窒化膜６７を順に積層させて形成することができる。パッシベーション膜６８上にフォトレジストパターン６９を形成する。フォトレジストパターン６９は、ヒューズ５５の上部を横切るヒューズ開口部６９ｆ及び金属パッド６３の上部に位置するパッド開口部６９ｐを有するように形成される。
【００４５】
図４及び図１０を参照すると、フォトレジストパターン６９をエッチングマスクとして用いてパッシベーション膜６８、金属層間絶縁膜６１、及び下部ヒューズ分離膜５７をエッチングしてヒューズ５５及び金属パッド６３をそれぞれ露出させるヒューズ窓（ｆｕｓｅ  ｗｉｎｄｏｗ）６７ｆ及びパッド窓（ｐａｄ  ｗｉｎｄｏｗ）６７ｐを形成する。特に、金属層間絶縁膜６１及び下部ヒューズ分離膜５７は、ＣＦ４ガス、ＣＨＦ３ガス及び酸素ガスをプロセスガスとして用いてエッチングされることが好ましい。この場合、上部ヒューズ分離パターン５９ｗは、金属層間絶縁膜６１及び下部ヒューズ分離膜５７に対して異なるエッチング選択比を有する。すなわち、上部ヒューズ分離パターン５９ｗは、金属層間絶縁膜６１及び下部ヒューズ分離膜５７より遅いエッチング速度を示す。その結果、図１０に示されたようにヒューズ５５間に自己整合されたヒューズ分離壁ＩＷが形成され、ヒューズ分離壁ＩＷのそれぞれは上部ヒューズ分離パターン５９ｗ及びその下部に残存する下部ヒューズ分離パターン５７ｗで構成される。
【００４６】
ヒューズ窓６７ｆを形成する間に、ヒューズ窓６７ｆ内のヒューズ５５の側壁も露出する。結果的に、ヒューズ５５とヒューズ分離壁ＩＷとの間に窪んだギャップ領域Ｒが形成される。ヒューズ分離壁ＩＷは、図１０に示されたように、末広がりに傾いたプロファイル（ｐｏｓｉｔｉｖｅ  ｓｌｏｐｅｄ  ｐｒｏｆｉｌｅ）を示す側壁ＳＷを有するように形成されることができる。すなわち、ヒューズ分離壁ＩＷの上部の幅はそれらの下部の幅よりも小さくなりうる。
【００４７】
さらに、下部ヒューズ分離パターン５７ｗを形成した後、層間絶縁膜５３がさらにエッチングされることができる。この場合、ヒューズ５５とヒューズ分離壁ＩＷとの間にギャップ領域Ｒよりも深いギャップ領域Ｒ’が形成されることができる。その結果、ギャップ領域Ｒ’はヒューズ５５をヒューズ分離壁ＩＷから絶縁させる。ギャップ領域Ｒ’が形成される場合にも、ヒューズ分離壁ＩＷの側壁ＳＷ’も末広がりに傾いたプロファイルを示すことができる。
【図面の簡単な説明】
【００４８】
【図１】従来のヒューズ領域を説明する断面図である。
【図２】従来のヒューズ領域を説明する断面図である。
【図３】図２に示された従来のヒューズ領域の欠点（ｄｒａｗｂａｃｋｓ）を説明する断面図である。
【図４】本発明の好適な実施形態に係るヒューズ領域を備える半導体記憶素子を示す平面図である。
【図５】本発明の好適な一実施形態に係るヒューズ領域を説明する図４の切断線I−I’における断面図である。
【図６】本発明の好適な他の実施形態に係るヒューズ領域を説明する図４の切断線I−I’における断面図である。
【図７】本発明の好適な実施形態に係るヒューズ領域を有する半導体記憶素子の製造方法を説明する図４の切断線II−II’における断面図である。
【図８】本発明の好適な実施形態に係るヒューズ領域を有する半導体記憶素子の製造方法を説明する図４の切断線II−II’における断面図である。
【図９】本発明の好適な実施形態に係るヒューズ領域を有する半導体記憶素子の製造方法を説明する図４の切断線II−II’における断面図である。
【図１０】本発明の好適な実施形態に係るヒューズ領域を有する半導体記憶素子の製造方法を説明する図４の切断線II−II’における断面図である。
【符号の説明】
【００４９】
２a、２ｂ、１２a、１２ｂ：第１ヒューズワイヤ
３a、３ｂ、１３a、１３ｂ：第２ヒューズワイヤ
８、１８：TEOS酸化膜
１７a：レーザビーム
２０ｂ、２０ｂ’２０ｄ：カバーパターン
５１：半導体基板
５３：層間絶縁膜
５５：ヒューズ
５７：下部ヒューズ分離膜
５７ｗ：下部ヒューズ分離パターン
５９：上部ヒューズ分離膜
５９ｗ：上部ヒューズ分離パターン
６１：絶縁膜
６３：金属パッド
６５：プラズマ酸化膜
６７：プラズマ窒化膜
６７ｆ：ヒューズ窓
６７ｐ：パッド窓
６８：パッシベーション膜
F：ヒューズ領域
G、G’：溝
IW：ヒューズ分離壁
P、P’：突出部
PD：パッド領域
R、R’：ギャップ領域
SW：末広がりに傾いた側壁
【図１】
2005311372.tif 000003
【図２】
2005311372.tif 000004
【図３】
2005311372.tif 000005
【図４】
2005311372.tif 000006
【図５】
2005311372.tif 000007
【図６】
2005311372.tif 000008
【図７】
2005311372.tif 000009
【図８】
2005311372.tif 000010
【図９】
2005311372.tif 000011
【図１０】
2005311372.tif 000012