(57)【要約】【課題】サブサンプリングモードでディスプレイ品質を改善した固体撮像素子及びその駆動方法を提供する。【解決手段】サブサンプリングモード時に、ＡＰＳアレイで、奇数番目行または偶数番目行の光素子から光電変換された映像信号を列単位に合せて出力する固体撮像素子。これにより、アナログ合成回路が合せられた映像信号を奇数番目同士及び偶数番目同士再び合せて出力することによって、垂直解像度を下げることができる。または、合せられた映像信号をデジタル信号に変換した後、デジタル合成回路で奇数番目同士及び偶数番目同士再び合せて出力することによって、垂直解像度を下げることができる。【選択図】図２
2005229603.tif 000002
【特許請求の範囲】
【請求項１】
複数行及び複数列にピクセルが配列されているピクセルアレイと、
前記ピクセルアレイを制御して、実質的に同色パターンを有する少なくとも２つの列または行にある最小限２つのピクセルについての最小限２つの映像信号を合せ、合せられた映像信号を出力するドライバと、を備えることを特徴とする固体撮像素子。
【請求項２】
前記合せられた映像信号は、
実質的に同色パターンを有するＮ個の連続する奇数番目または偶数番目の行にある、Ｎ個のピクセルについてのＮ個の映像信号の平均であることを特徴とする請求項１に記載の固体撮像素子。
【請求項３】
前記ドライバは、
前記Ｎ個のピクセルに対応するＮ個の選択トランジスタをターンオンさせて、前記Ｎ個の選択トランジスタの共通端子で、前記合せられた映像信号を生成することを特徴とする請求項２に記載の固体撮像素子。
【請求項４】
前記ドライバは、
Ｎ個の連続する奇数番目または偶数番目の行にあるＮ個のピクセルからなるセットのそれぞれについての合せられた映像信号を生成するように、前記ピクセルアレイを制御することを特徴とする請求項２に記載の固体撮像素子。
【請求項５】
前記固体撮像素子は、
Ｍ個の連続する奇数番目または偶数番目の列についての前記それぞれの合せられた映像信号を平均化するアナログ合成回路をさらに備えることを特徴とする請求項４に記載の固体撮像素子。
【請求項６】
前記固体撮像素子は、
アナログ信号である、前記合せられた映像信号のそれぞれをデジタル信号に変換するアナログ−デジタル変換部をさらに備えることを特徴とする請求項４に記載の固体撮像素子。
【請求項７】
前記固体撮像素子は、
前記合せられた映像信号のそれぞれがデジタル信号に変換された後に、Ｍ個の連続する奇数番目または偶数番目の列についての前記合せられた映像信号を平均化するデジタル合成回路をさらに備えることを特徴とする請求項６に記載の固体撮像素子。
【請求項８】
前記Ｎ個の映像信号は、同色であることを特徴とする請求項２に記載の固体撮像素子。
【請求項９】
前記ピクセルアレイは、ベイヤーカラーパターンを有することを特徴とする請求項２に記載の固体撮像素子。
【請求項１０】
前記合せられた信号は、サブサンプリングモード時に生成されることを特徴とする請求項１に記載の固体撮像素子。
【請求項１１】
複数行及び複数列に配列されたピクセルアレイのピクセルのそれぞれで、それぞれの映像信号を生成する段階と、
実質的に同色パターンを有する少なくとも２つの列または行にある最小限２つのピクセルについての最小限２つの映像信号の和を表わす合せられた映像信号を出力するように前記ピクセルアレイを制御する段階と、を備えることを特徴とする撮像方法。
【請求項１２】
前記撮像方法は、
実質的に同色パターンを有するＮ個の連続する奇数番目または偶数番号の行にあるＮ個のピクセルについてのＮ個の映像信号の平均を、前記合せられた映像信号として生成する段階をさらに含むことを特徴とする請求項１１に記載の撮像方法。
【請求項１３】
前記撮像方法は、
Ｎ個の選択トランジスタの共通端子で前記合せられた映像信号を生成するために、前記Ｎ個のピクセルに対応する前記Ｎ個の選択トランジスタをターンオンさせる段階をさらに含むことを特徴とする請求項１２に記載の撮像方法。
【請求項１４】
前記撮像方法は、
Ｎ個の連続する奇数番目または偶数番目の行にあるＮ個のピクセルからなるセットのそれぞれについての合せられた映像信号を生成するように、前記ピクセルアレイを制御する段階をさらに含むことを特徴とする請求項１２に記載の撮像方法。
【請求項１５】
前記撮像方法は、
Ｍ個の連続する奇数番目または偶数番目の列についてのアナログ信号である、前記それぞれの合せられた映像信号を平均化する段階をさらに含むことを特徴とする請求項１４に記載の撮像方法。
【請求項１６】
前記撮像方法は、
アナログ信号である、前記合せられた映像信号のそれぞれをデジタル信号に変換する段階をさらに含むことを特徴とする請求項１４に記載の撮像方法。
【請求項１７】
前記撮像方法は、
前記合せられた映像信号のそれぞれがデジタル信号に変換された後に、Ｍ個の連続する奇数番目または偶数番目の列についての前記合せられた映像信号を平均する段階をさらに含むことを特徴とする請求項１６に記載の撮像方法。
【請求項１８】
前記Ｎ個の映像信号は、同色であることを特徴とする請求項１２に記載の撮像方法。
【請求項１９】
前記ピクセルアレイは、ベイヤ−カラーパターンを有することを特徴とする請求項１２に記載の撮像方法。
【請求項２０】
前記合せられた信号は、サブサンプリングモード時に生成されることを特徴とする請求項１１に記載の撮像方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像素子に係り、特に、ＣＩＳ（ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ）型固体撮像素子に関する。
【背景技術】
【０００２】
ＣＩＳ型固体撮像素子は、携帯電話カメラ、デジタルスチルカメラ等に装着され、視野に展開される映像を撮像して電気的信号に変換し、デジタル信号処理部へ伝送する。デジタル信号処理部は、固体撮像素子から出力されるカラーイメージデータＲ（ｒｅｄ）、Ｇ（ｇｒｅｅｎ）、Ｂ（ｂｌｕｅ）を信号処理してＬＣＤのようなディスプレイ装置を駆動する。特に、ＣＩＳ型固体撮像素子を適用するシステムにおいて、固体撮像素子のサブサンプリングモード駆動は、駆動周波数を変更せず、垂直解像度を下げてプールフレーム映像信号を出力するモードである。このようなサブサンプリングモードは、撮像しようとする映像を撮像する前に、予め確認するプレビュー段階や自動焦点設定段階など、高解像度にディスプレイする必要ない段階で速い信号処理のために使用される。
【０００３】
図１は、一般的なＣＩＳ型固体撮像素子１００を示すブロック図である。図１を参照すると、一般的なＣＩＳ型固体撮像素子１００は、ＡＰＳ（Ａｃｔｉｖｅ Ｐｉｘｅｌ Ｓｅｎｓｏｒ）アレイ１１０、ロードライバ１２０、及びアナログ−デジタル変換部（Ａｎａｌｏｇ−Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ：ＡＤＣ）１３０を備える。ロードライバ１２０はローデコーダ（図示せず）から制御信号を受け、ＡＤＣ １３０はカラムデコーダ（図示せず）から制御信号を受ける。それ以外に固体撮像素子１００は、全般的なタイミング制御信号と、各ピクセルの選択及び感知された映像信号の出力のためのアドレシング信号とを生成するコントロール部（図示せず）を備える。通常、カラー固体撮像素子１００の場合には、ＡＰＳアレイ１１０をなす各ピクセルの上部に特定のカラーの光のみを受け入れるようにカラーフィルタを設置するが、色信号を構成するために少なくとも３つのカラーフィルタを配置する。最も一般的なカラーフィルタアレイは、一行にＲ、Ｇの２つのカラーパターン、及び他の行にＧ、Ｂの２つのカラーパターンが反復的に配置されるベイヤーパターンを有する。この時、輝度信号と密接な関連があるＧは、あらゆる行に配置され、Ｒ、Ｂは、各行ごとに交互に配置されて輝度解像度を高める。デジタルスチルカメラには、解像度を高めるために、１００万ピクセル以上の多くのピクセルを配列したＣＩＳが適用されている。
【０００４】
このようなピクセル構造を有するＣＩＳ型固体撮像素子１００において、ＡＰＳアレイ１１０は、光素子を利用して光を感知して電気的信号に変換し、映像信号を生成する。ＡＰＳアレイ１１０から出力される映像信号は、Ｒ、Ｇ、Ｂの３色のアナログ信号である。ＡＤＣ １３０は、ＡＰＳアレイ１１０から出力されるアナログ映像信号を受けてデジタル信号に変換する。
【０００５】
図１のような一般的なＣＩＳ型固体撮像素子１００において、光素子で感知された映像信号をＡＤＣ １３０でデジタル信号に変換する時、相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ：ＣＤＳ）方式を利用する。このような駆動方式については、特許文献１または特許文献２に記載されている。ＣＤＳ方式のアナログ−デジタル変換では、基本的にＡＰＳアレイ１１０からリセット信号を受けた後、光素子で感知された映像信号を受けてデジタル信号に変換する二段階に区分される。光素子で所定周期で光を新たに感知する度に、光素子が新たに感知された映像信号をＡＤＣ １３０に出力する前に、ＡＰＳアレイ１１０はＡＤＣ １３０にリセット信号を出力する。ＡＤＣ １３０は、リセット信号を受けてリセットした後に、光素子から入力される映像信号をデジタル信号に変換して出力する。このように変換されたデジタル信号は、デジタル信号処理部に出力されて補間処理される。また、後続するデジタル信号処理部は、ＬＣＤのようなディスプレイ装置の該当解像度に適した駆動信号を生成してディスプレイ装置を駆動する。
【０００６】
このような従来のＣＩＳ型固体撮像素子において、ユーザの所望する映像を撮像する時には、ＡＰＳアレイ１１０の光素子で感知されたあらゆるピクセルの映像信号を出力する。しかし、サブサンプリングモードである時には、垂直解像度を下げて映像信号を出力する。例えば、ＡＰＳアレイ１１０がＳＸＧＡ（Ｓｕｐｅｒ Ｅｘｔｅｎｄｅｄ Ｇｒａｐｈｉｃｓ Ａｄａｐｔｅｒ）級の解像度を有するＣＩＳ型固体撮像素子１００の場合に、映像の撮像時には、ＳＸＧＡ級に映像信号を出力するが、プレビュー段階や自動焦点設定段階などサブサンプリングモード動作では、ＶＧＡ（Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａｄａｐｔｅｒ）級に映像信号を出力する。ちなみに、ＳＸＧＡ級の解像度のピクセル数は１２８０＊１０２４であり、ＶＧＡ級の解像度のピクセル数は６４０＊４８０である。また、ＡＰＳアレイ１１０がＵＸＧＡ（Ｕｌｔｒａ Ｅｘｔｅｎｄｅｄ Ｇｒａｐｈｉｃｓ Ａｄａｐｔｅｒ）級の解像度を有するＣＩＳ型固体撮像素子１００の場合にも、サブサンプリングモード動作でＶＧＡ級の解像度以下に映像信号を出力して処理されるデータ量を減らす。ちなみに、ＵＸＧＡ級の解像度のピクセル数は１６００＊１２００である。
【０００７】
このような従来のＣＩＳ型固体撮像素子１００のサブサンプリングモードでは、サブサンプリングのために一定の間隔で離れている特定行及び列の映像信号のみをＡＤＣ １３０に出力させることによって、垂直解像度を下げる。上記の例において、ＳＸＧＡ級の解像度をＶＧＡ級の解像度に下げるために、２行及び２列に該当するピクセルデータのうち一つの行及び一つの列で交差する一つのデータのみを選択して残りは除去して、解像度１／２縮少モードで動作させる。同様に、多くの行及び列に該当するデータのうち一つの行及び一つの列に該当するデータのみを選択するようにすれば、解像度をさらに縮少でき、これにより処理されるデータ量をさらに減らすことができる。
【０００８】
しかし、このような従来のＣＩＳ型固体撮像素子１００のサブサンプリングモードにおいて、利用されずに除去されるデータが存在するので、ディスプレイ上で斜線部分が滑らかに連結されず、ジグザグ形態に表われるエイリアシングノイズを惹起させる。
【特許文献１】米国特許ＵＳＰ５，９８２，３１８
【特許文献２】米国特許ＵＳＰ６，０６７，１１３
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする課題は、サブサンプリングモード駆動でディスプレイ品質を改善する固体撮像素子を提供することにある。
本発明が解決しようとする他の課題は、固体撮像素子のサブサンプリングモード駆動方法を提供することにある。
【課題を解決するための手段】
【００１０】
前記課題を解決するための本発明の一面による固体撮像素子は、ピクセルアレイ及びドライバを備えることを特徴とする。
ピクセルアレイには、複数行及び複数列にピクセルが配列されている。ドライバは、ピクセルアレイを制御して、実質的に同色パターンを有する少なくとも２つの列または行にある最小限２つのピクセルについての最小限２つの映像信号を合せて、合せられた映像信号を出力する。
【００１１】
合せられた映像信号は、実質的に同色パターンを有するＮ個の連続する奇数番目または偶数番目の行にあるＮ個のピクセルについてのＮ個の映像信号の平均であることを特徴とする。
固体撮像素子は、Ｍ個の連続する奇数番目または偶数番目の列についてのそれぞれの合せられた映像信号を平均化するアナログ合成回路をさらに備えることを特徴とする。
【００１２】
固体撮像素子は、アナログ信号である合せられた映像信号のそれぞれをデジタル信号に変換するＡＤＣをさらに備えることを特徴とする。
固体撮像素子は、合せられた映像信号のそれぞれがデジタル信号に変換された後に、Ｍ個の連続する奇数番目または偶数番目の列についての合せられた映像信号を平均化するデジタル合成回路をさらに備えることを特徴とする。
前記他の課題を解決するための本発明の一面による撮像方法は、複数行及び複数列に配列されたピクセルアレイのピクセルのそれぞれで、それぞれの映像信号を生成する段階と、実質的に同色パターンを有する少なくとも２つの列または行にある最小限２つのピクセルについての最小限２つの映像信号の和を表わす合せられた映像信号を出力するように、ピクセルアレイを制御する段階と、を備えることを特徴とする。
【発明の効果】
【００１３】
本発明による固体撮像素子は、サブサンプリングモード駆動時、出力されずに除去される映像信号をなくし、あらゆる行の映像信号を活用するので、信号サイズが増大して出力信号のダイナミックレンジを向上させる。また、ディスプレイ上で表われるジグザグノイズを低減するので、携帯電話カメラ、またはデジタルスチルカメラのようなモバイル用の小型システムに適用する時、ディスプレイ品質を改善できる効果を奏する。
【発明を実施するための最良の形態】
【００１４】
本発明と、本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施例を例示する添付図面及び添付図面に記載された内容を参照しなければならない。
以下、添付された図面を参照して本発明の望ましい実施例を説明することにより、本発明を詳細に説明する。各図面に付された同一参照符号は同一部材を示す。
【００１５】
図２は、本発明の一実施例によるＣＩＳ型固体撮像素子２００を示すブロック図である。図２を参照すると、本発明の一実施例によるＣＩＳ型固体撮像素子２００は、ＡＰＳアレイ２１０、ロードライバ２２０、アナログ合成回路２３０、ＡＤＣ ２４０及びコントローラ２５０を備える。
【００１６】
周知のように、携帯電話カメラ、デジタルスチルカメラ等に装着されるＣＩＳ形固体撮像素子２００は、視野に展開される映像を撮像して電気的信号に変換して映像信号を出力する。固体撮像素子２００は、光素子（ｐｈｏｔｏｄｉｏｄｅ：ＰＤ）を利用して外部光を感知し、電気的信号に変換して映像信号を出力する。このような光素子ＰＤは、ＡＰＳアレイ２１０に２次元行列状に配列されるピクセルのそれぞれに存在する。固体撮像素子２００は、ロードライバ２２０から生成される伝達制御信号ＴＸ、リセット制御信号ＲＸ、及びＡＰＳアレイ２１０の行を選択する行選択信号ＳＥＬを利用して、ＡＰＳアレイ２１０上で光素子ＰＤによって感知された映像信号を出力する。固体撮像素子２００から出力される三色信号Ｒ、Ｇ、Ｂは、所定の映像信号処理部で補間処理された後、変形された三色信号Ｒ、Ｇｒ／Ｇｂ、Ｂ状態でＬＣＤのようなディスプレイ装置に出力されて表示される。変形された三色信号Ｒ、Ｇｒ／Ｇｂ、ＢでＧｒ及びＧｂは、隣の色信号ＲまたはＢの影響を補償するために、所定の映像信号処理部で第１色信号Ｇを、隣の第２及び第３色信号Ｂ、Ｒを利用して補間処理した信号である（図４参照）。ここではＡＰＳアレイ２１０パターンをベイヤ−パターンと仮定するが、ピクセルアレイパターンは多様に構成できるので、これに限定されるものではない。
【００１７】
一方、コントローラ２５０は、ＣＩＳ型固体撮像素子２００がサブサンプリングモードで動作するように指示するコントロール信号を伝送できる。ＣＩＳ型固体撮像素子２００は、垂直解像度を下げるサブサンプリングモード駆動時、出力されずに除去される映像信号をなくし、あらゆる行の映像信号を活用する。即ち、垂直解像度を下げる一フレームの画面を構成するために、一定間隔で離れている特定行及び列の映像信号に対応するデータのみを処理する従来方式とは異なって、本発明の一実施例によるＣＩＳ型固体撮像素子２００は、垂直方向の映像信号の平均のために、同色を有する隣の行の映像信号を列単位に合せて出力する。また、水平方向の映像信号の平均のために、ＡＤＣ ２４０の上下に所定の合成回路（図２の２３０、または図７の７４０）を備えて、列単位に合せられた映像信号ＶＦＤを奇数番目Ｎ個ずつ及び偶数番目Ｎ個ずつ合せて出力する。ここで、１／２解像度縮少のためのサブサンプリングモード駆動の場合には、同色を有する隣の２個の奇数番目行または偶数番目行の映像信号が列単位に合せられ、１／３解像度縮少のためのサブサンプリングモード駆動の場合には、同色を有する隣の３個の奇数番目行または偶数番目行の映像信号が合せられる。同様に、映像信号が合せられる行数によって１／４、１／５などの解像度縮少が可能である。このように解像度縮少のためのサブサンプリングモード駆動時に、本発明の一実施例によるＣＩＳ型固体撮像素子２００のＡＰＳアレイ２１０、アナログ合成回路２３０、及びＡＤＣ ２４０の動作については、図３を参照してさらに詳細に説明される。図７では、アナログ合成回路２３０の代りにデジタル合成回路７４０を使用して、解像度縮少のためのサブサンプリングモードを駆動する本発明の他の実施例によるＣＩＳ型固体撮像素子２００が開示されている。
【００１８】
図３は、図２の固体撮像素子２００の動作説明のためのフローチャートである。ここでは、１／２解像度縮少のためのサブサンプリングモード駆動の場合を例として説明する。図３を参照すれば、先ず機械式シャッタを開放して、一定時間ＡＰＳアレイ２１０に備えられた光素子ＰＤに信号電荷を蓄積する（Ｓ３１０）。実質的には、図６に示すように、ロードライバ２２０で生成される伝達制御信号ＴＸによって光素子ＰＤに蓄積される信号電荷量が決定される。
【００１９】
次に、光素子ＰＤに信号電荷が蓄積される間、ＡＰＳアレイ２１０は、リセット制御信号ＲＸに応答してリセット信号を生成して出力する。また、ＡＰＳアレイ２１０は、伝達制御信号ＴＸに応答して光素子ＰＤから光電変換された映像信号を列単位に出力する。特に、サブサンプリングモード時には、ＡＰＳアレイ２１０はまず、選択されるＮ個（２個）の奇数番目行で、伝達制御信号ＴＸに応答して光素子ＰＤから光電変換された映像信号を列単位に合せて出力する（Ｓ３２０）。選択されるＮ個（２個）の奇数番目行で、映像信号を列単位に合せて出力する過程を説明するために、図４及び図５を参照する。
【００２０】
図４は、図２のＡＰＳアレイ２１０のピクセル構造を示す図である。上記のように、ベイヤーパターン状の３色信号Ｒ、Ｇ、Ｂを出力するために、ＡＰＳアレイ２１０を成す各ピクセルの上部には、特定のカラーの光のみを受け入れるようにするために、３つのカラーフィルタが配置される。この時、輝度信号と密接な関連があるＧはあらゆる行に配置され、Ｒ、Ｂは各行ごとに交互に配置されて輝度解像度を高める。デジタルスチルカメラ等には、解像度を高めるために、１００万ピクセル以上の多くのピクセルを配列したＣＩＳが適用される。図４では、第１色信号Ｇが図２のＡＤＣ ２４０に後続する所定の映像信号処理部で補間処理されて生成される第１緑色信号Ｇｂ、及び第２緑色信号Ｇｒと分離表示された。以下、第１緑色信号Ｇｂ、及び第２緑色信号Ｇｒは、第１色信号Ｇと統一して表わす。このような構造のＡＰＳアレイ２１０を構成するピクセルのそれぞれには、行単位に順次にアクティブ化される行選択信号ＳＥＬ、伝達制御信号ＴＸ、及びリセット制御信号ＲＸがロードライバ２２０で生成されて入力される。
【００２１】
図５は、任意の２ピクセルが選択されてサブサンプリングモードで動作する時の回路図である。図５を参照すると、図４において、ＡＰＳアレイ２１０の奇数番目行、即ち、第１行及び第３行に入力される行選択信号ＳＥＬのそれぞれを第１行選択信号ＳＥＬ１及び第３行選択信号ＳＥＬ３とする時、第１行及び第３行に列単位に存在する２ピクセルの関係を示す回路図が示されている。即ち、図５において、第１行の任意の列にある第１ピクセル回路２１１と、第３行の任意の列と同列の第２ピクセル回路２１２とは、リセット信号ＶＲＳＴまたは映像信号ＶＦＤを出力する端子が所定バイアス電圧ＶＢＩＡＳを受けるＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）Ｍ９のドレイン端子に連結される。バイアス回路を構成するＭ９は、各列のピクセル回路に共通的に使われる。
【００２２】
即ち、図５を参照すると、サブサンプリングモード時に、第１行選択信号ＳＥＬ１及び第３行選択信号ＳＥＬ３がアクティブされれば、段階Ｓ３２０において、ＡＰＳアレイ２１０は、選択されるＮ個（２個）の奇数番目行（例えば、第１行及び第３行）で、伝達制御信号ＴＸに応答して光素子ＰＤから光電変換された映像信号を列単位に合せて出力する（Ｓ３２０）。また、ＡＰＳアレイ２１０は、リセット制御信号ＲＸに応答してリセット信号ＶＲＳＴを出力する（Ｓ３２０）。この時、ＡＰＳアレイ２１０は、サブサンプリングモード時に、奇数番目行（例えば、第１行及び第３行）で、光素子ＰＤから光電変換された第１色信号Ｇ及び第２色信号Ｂのそれぞれを同一色信号同士列単位に合せて出力する。
【００２３】
図５に示すように、一つのピクセルは、４個のＭＯＳＦＥＴ Ｍ１〜Ｍ４またはＭ５〜Ｍ８、一つの光素子ＰＤ１またはＰＤ２、及びバイアス回路Ｍ９で構成される。第１行選択信号ＳＥＬ１及び第３行選択信号ＳＥＬ３が論理ハイ状態にアクティブ化された状態で、リセット制御信号ＲＸが論理ハイ状態にアクティブ化されれば、電源ＶＤＤから伝えられたＦＤ１及びＦＤ３ノードの電圧が、ソースフォロアの役割を行うＭ３及びＭ７のソース端子を介して出力される。Ｍ３及びＭ７のソース端子のそれぞれに出力されたＦＤ１及びＦＤ３ノードの電圧は、Ｍ１及びＭ５のソース端子を介してリセット信号ＶＲＳＴとしてＡＤＣ ２４０に出力される。一方、伝達制御信号ＴＸが論理ハイ状態にアクティブされる時には、リセット制御信号ＲＸが論理ロー状態となる状態であり、この時には、光素子ＰＤ１及びＰＤ２から光電変換された信号がＭ１及びＭ５ソース端子を介して合せられて、アナログ合成回路２３０に出力される。
【００２４】
同様に、図３の段階Ｓ３３０において、ＡＰＳアレイ２１０は、サブサンプリングモード時に、Ｎ個（２個）の偶数番目行（例えば、第２行及び第４行）で、伝達制御信号ＴＸに応答して光素子ＰＤから光電変換された映像信号を列単位に合せて出力し、リセット制御信号ＲＸに応答してリセット信号ＶＲＳＴを生成して出力する（Ｓ３３０）。この時、ＡＰＳアレイ２１０は、サブサンプリングモード時に、偶数番目行（例えば、第２行及び第４行）で、光素子ＰＤから光電変換された第３色信号Ｒ及び第１色信号Ｇのそれぞれを同色信号同士列単位に合せて出力する。
【００２５】
このように、ＡＰＳアレイ２１０は、サブサンプリングモード時に、交互に選択されるＮ個の奇数番目行またはＮ個の偶数番目行で、反復的に伝達制御信号ＴＸに応答して光素子ＰＤから光電変換された映像信号を列単位に合せて出力し、リセット制御信号ＲＸに応答してリセット信号を生成して出力する（Ｓ３４０）。このように、ＡＰＳアレイ２１０で、行について奇数行または偶数行の映像信号が合せられて、複数行に存在する同色信号が光電変換された映像信号が平均化されて出力される。これにより、ＡＰＳアレイ２１０は、サブサンプリングモード時に、ＡＰＳアレイ２１０のあらゆるピクセルで光電変換された映像信号のうち除去される映像信号がなく、複数行からの映像信号を列単位に合せた映像信号ＶＦＤを出力する。
【００２６】
図２のアナログ合成回路２３０は、サブサンプリングモード時に、水平方向の映像信号の平均のために、ＡＰＳアレイ２１０で列単位に平均されて出力される映像信号ＶＦＤを、同色信号について再び列についての平均信号に変換する。即ち、アナログ合成回路２３０は、ＡＰＳアレイ２１０で列単位に平均されて出力される映像信号ＶＦＤを、奇数番目Ｎ個（２個）ずつ及び偶数番目Ｎ個（２個）ずつ合せて出力する。アナログ合成回路２３０では、アナログ的に合せられるので、この時に合わせられる映像信号は、Ｎ個（２個）ずつ同一に反復できる。例えば、第１列の合せられた映像信号ＶＦＤ１と第３列の合せられた映像信号ＶＦＤ３とが、再びアナログ合成回路２３０で合せられた後、アナログ合成回路２３０で再び合せられた信号は、ＡＤＣ ２４０の第１列及び第３列の信号入力端子に出力される。
【００２７】
ＡＤＣ ２４０は、リセット信号についてのアナログ合成回路２３０で合せられた映像信号ＶＦＤの差に対応する列単位のアナログ信号をデジタル信号に変換して出力する。これにより、後続する所定の映像信号処理部は、デジタル信号のうち同一に反復される信号のうち一つのみを取って補間処理を行う。図３の段階Ｓ３１０ないしＳ３４０は、１フレーム単位に反復され、１フレームはディスプレイ装置で一枚の写真を表示する。
【００２８】
ここで、１／２解像度縮少駆動のためのサブサンプリングモード駆動を例としたが、１／３、１／４、及び１／５などの解像度縮少のためには、同色を有する隣の３個行、４個行、及び５個行の映像信号が列単位に合せられなければならない。ただし、信号線の複雑度を考慮する時、１行ずつ間隔をおいている２個行の映像信号を列単位に合せる１／２解像度縮少駆動が最も望ましい。
【００２９】
図７は、本発明の他の実施例によるＣＩＳ型固体撮像素子７００を示すブロック図である。図７を参照すると、本発明の他の実施例によるＣＩＳ型固体撮像素子７００は、ＡＰＳアレイ７１０、ロードライバ７２０、ＡＤＣ ７３０、デジタル合成回路７４０及びコントローラ７５０を備える。合せられた映像信号ＶＦＤ１、ＶＦＤ２、ＶＦＤ３、ＶＦＤ４、ＶＦＤ５、ＶＦＤ６、ＶＦＤ７、ＶＦＤ８、．．．を生成するためのＡＰＳアレイ７１０、ロードライバ７２０及びコントローラ７５０の構造及び動作は、図２のＡＰＳアレイ２１０、ロードライバ２２０及びコントローラ２５０の構造及び動作と同一である。
【００３０】
即ち、ＡＰＳアレイ７１０は、２次元行列状にピクセルが配列されており、サブサンプリングモード時に、交互に選択されるＮ個の奇数番目行またはＮ個の偶数番目行で、伝達制御信号ＴＸに応答して光素子ＰＤから光電変換された映像信号を列単位に合せて出力し、リセット制御信号ＲＸに応答してリセット信号を生成して出力する。
【００３１】
これにより、ＡＤＣ ７３０は、リセット信号ＶＲＳＴについてのＡＰＳアレイ７１０で合せられた映像信号の差に対応する列単位のアナログ信号をデジタル信号に変換して出力する。デジタル合成回路７４０もやはり、水平方向の映像信号の平均のために、図２のアナログ合成回路２３０と同様に、ＡＰＳアレイ７１０で列単位に平均されて出力される映像信号ＶＦＤがＡＤＣ ７３０で変換されたデジタル信号を、同色信号について再び列についての平均信号に変換する。即ち、デジタル合成回路７４０は、ＡＤＣ ７３０で列単位に平均されて出力されるデジタル映像信号ＶＦＤを、奇数番目Ｎ個（２個）ずつ及び偶数番目Ｎ個（２個）ずつ合せて出力する。デジタル合成回路７４０ではデジタル的に合せられ、この時に合せられる映像信号はＮ個（２個）ずつ同一に反復できる。これにより、後続する所定の映像信号処理部は、デジタル信号のうち同一に反復される信号のうち一つのみを取って補間処理を行う。
【００３２】
上述したように、本発明の実施例によるＣＩＳ型固体撮像素子２００、７００は、サブサンプリングモード駆動時、ＡＰＳアレイ２１０、７１０のあらゆるピクセルで光電変換された映像信号のうち除去される映像信号をなくし、Ｎ個の行からの映像信号を列単位に合せた映像信号を出力し、これらの合せられた映像信号をアナログ合成回路２３０またはデジタル合成回路７４０で再び合成処理することによって、決まった量だけ垂直解像度を下げることができる。
【００３３】
以上のように、図面と明細書で最適の実施例が開示された。ここで、特定の用語が使われたが、これは、本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。したがって、当業者であれば、これから多様な変形及び均等な他の実施例が可能であるという点を理解できるであろう。従って、本発明の真の技術的な保護範囲は、特許請求範囲の技術的思想により決まらねばならない。
【産業上の利用可能性】
【００３４】
本発明による固体撮像素子及び駆動方法は、携帯電話カメラ、デジタルスチルカメラなどの撮像装置に利用される。
【図面の簡単な説明】
【００３５】
【図１】一般的なＣＩＳ型固体撮像素子を示すブロック図である。
【図２】本発明の一実施例によるＣＩＳ型固体撮像素子を示すブロック図である。
【図３】図２の固体撮像素子の動作説明のためのフローチャートである。
【図４】図２のＡＰＳアレイのピクセル構造を示す図である。
【図５】任意の２ピクセルが選択されてサブサンプリングモードで動作する時の回路図である。
【図６】ピクセルでリセット信号及び映像信号を伝達する時のタイミング図である。
【図７】本発明の他の実施例によるＣＩＳ型固体撮像素子を示すブロック図である。
【符号の説明】
【００３６】
２００  ＣＩＳ型固体撮像素子
２１０  ＡＰＳアレイ
２２０  ロードライバ
２３０  アナログ合成回路
２４０  ＡＤＣ
２５０  コントローラ
【図１】
2005229603.tif 000003
【図２】
2005229603.tif 000004
【図３】
2005229603.tif 000005
【図４】
2005229603.tif 000006
【図５】
2005229603.tif 000007
【図６】
2005229603.tif 000008
【図７】
2005229603.tif 000009