(57)【要約】【課題】  入力から複数の出力を生成する際、入力が遮断された後で、内部の残留電荷を電力損失を抑制して放電可能とすると共に、特定出力の生成期間を延長可能な電源装置を提供する。【解決手段】  電源装置１０は、入力側に変圧器２０を、出力側に変圧器の出力を整流し平滑化する整流平滑回路３０，４０を有する。コンデンサＣ３の容量は、コンデンサＣ２の容量よりも小さい。制御回路５０は、入力が遮断された時、スイッチＳＷ２をオンにして、コンデンサＣ２から変圧器２０に電流を流す電流路ＤＰ２を形成する。電流路ＤＰ２によって、回路４０は、コンデンサＣ２から変圧器２０を介して給電されて、出力電圧Ｖｏｕｔ２の生成期間が延びる。これによって、コンデンサＣ２は、より短時間で放電を終える。【選択図】図１
2005229686.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧から第１及び第２の出力電圧を出力する電源装置であって、
前記入力電圧が印加される１次巻線と、各々が該１次巻線に磁気結合された第１及び第２の２次巻線とからなる変圧器と、
前記１次巻線と直列に接続されて前記入力電圧をスイッチングする第１のスイッチング素子と、
前記第１の２次巻線に接続されて該第１の２次巻線の出力を整流し平滑化して前記第１の出力電圧を生成する第１の整流平滑回路と、
前記第２の２次巻線に接続されて該第２の２次巻線の出力を整流し平滑化して前記第２の出力電圧を生成する第２の整流平滑回路と、
前記第１及び第２の出力電圧を制御する制御回路と
を有し、
前記第１の整流平滑回路は、前記第１の２次巻線と並列接続された第１のコンデンサを有し、
前記第２の整流平滑回路は、前記第２の２次巻線と並列接続された第２のコンデンサを有し、
前記入力電圧が所定値以下となったとき、前記第１のコンデンサから前記変圧器を介して前記第２のコンデンサに電荷を移動させるために前記制御回路により制御される第２のスイッチング素子を有することを特徴とする電源装置。
【請求項２】
前記第１の整流平滑回路は、前記第１の２次巻線の一端と前記第１のコンデンサの一端との間に接続された第１のダイオードを含み、
前記第２のスイッチング素子は、前記第１のダイオードと並列に接続され、
前記制御回路は、前記入力電圧が所定値以下となったとき、前記第２のスイッチング素子をオンオフさせて、前記第１のコンデンサから前記変圧器を介して前記第２のコンデンサに電荷を移動させることを特徴とする請求項１記載の電源装置。
【請求項３】
前記変圧器は、前記第１及び第２の２次巻線と磁気結合された第３の２次巻線をさらに含み、
前記第２のスイッチング素子は、前記第３の２次巻線に直列に接続され、
直列接続された前記第３の２次巻線と前記第２のスイッチング素子とは、前記第１のコンデンサと並列接続され、
前記制御回路は、前記入力電圧が所定値以下となったとき、前記第２のスイッチング素子をオンオフして、前記第１のコンデンサから前記第３の２次巻線及び前記変圧器を介して前記第２のコンデンサに電荷を移動させることを特徴とする請求項１記載の電源装置。
【請求項４】
前記第１の整流平滑回路に接続されるとともに負荷に接続される出力部と、該出力部と前記第１の整流平滑回路との間に接続された第３のスイッチング素子と、前記第３のスイッチング素子と並列接続された第２のダイオードとを有し、
前記入力電圧が前記所定値を超えるときは、前記第３のスイッチング素子をオンにして前記第１の出力電圧を前記出力部に印加し、前記入力電圧が所定値以下になったとき、前記第３のスイッチング素子をオフにして前記第１の出力電圧の前記出力部への印加を停止すると共に、前記第２のダイオードを介して前記出力部から前記第１の整流平滑回路に向けて電流が流れる電流路を形成することを特徴とする請求項１乃至３に記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関し、特に複数の入力電力を必要とする機器に使用される電源装置に関する。
【背景技術】
【０００２】
従来の電源装置は、入力側に大容量のコンデンサを有することが多い。故に、入力電圧の低下や遮断が生じた場合は、コンデンサに充電された電荷によって、出力電圧の低下を防止したり、またかかる出力電圧の低下を遅らせていた。特に、電源装置を複数の入力電力を必要とする機器に接続して使用している場合は、停電が長時間に及んだり、また、通常の電源のオン・オフ動作においても、機器を制御する出力電圧を、他の出力電圧よりも長時間に亘り生成させることが求められているためである。
【０００３】
しかしながら、プラズマディスプレイパネル（以下、ＰＤＰと称す）のように負荷端に大容量コンデンサが接続されている機器に電源装置が接続されている場合、電源スイッチオフ後に電源装置のコンデンサやＰＤＰの負荷容量の残留電荷を適切且つ迅速に放電させることが必要となる。ＰＤＰの電極に電圧が印可されていると、次回電源スイッチをオンにする時、例えば、ＰＤＰの駆動回路が動作する前に出力回路の電圧が印加されていることになり、ＰＤＰの誤動作や破壊を招く可能性があるからである。
【０００４】
そこで、例えば、特許文献１に示すように、電源装置内の変圧器の２次側に残留する電荷を強制的に放電させる回路１７，１６を有し、電源スイッチオフにより、コンデンサ３，５に残る電荷を強制的に放電させる構成が提案されている。また、特許文献２に示すように、複数の出力を生成する装置において、電力損失を防ぐために、１つの出力生成ラインに含まれるコンデンサの残留電荷を、変圧器を介して他の出力生成ラインに吸収させる構成が提案されている。
【特許文献１】特開平８−１９４５４７（図１参照）
【特許文献２】特開２０００−２４５１５２（図１参照）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、特許文献１に示す構成では、残留電荷を抵抗を用いて放電させるために電力損失を生じさせていた。一方、特許文献２に示す構成では、残留電荷を他の出力生成ラインに吸収させるために電力損失は抑制されているが、このために変圧器の追加が必要となる。従って、電源装置を構成する部品点数の増加を招くと共に装置そのものを大型にしてしまうことが問題になっている。
【０００６】
そこで、本発明の目的は、上記問題点に鑑みて、部品を追加せずに、入力が遮断された時に電力損失を抑制しながらも残留電荷を確実に放電させることができる電源装置を提供することである。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、請求項１に記載の電源装置は、入力電圧から第１及び第２の出力電圧を出力する電源装置であって、前記入力電圧が印加される１次巻線と、各々が該１次巻線に磁気結合された第１及び第２の２次巻線とからなる変圧器と、前記１次巻線と直列に接続されて前記入力電圧をスイッチングする第１のスイッチング素子と、前記第１の２次巻線に接続されて該第１の２次巻線の出力を整流し平滑化して前記第１の出力電圧を生成する第１の整流平滑回路と、前記第２の２次巻線に接続されて該第２の２次巻線の出力を整流し平滑化して前記第２の出力電圧を生成する第２の整流平滑回路と、前記第１及び第２の出力電圧を制御する制御回路とを有し、前記第１の整流平滑回路は、前記第１の２次巻線と並列接続された第１のコンデンサを有し、前記第２の整流平滑回路は、前記第２の２次巻線と並列接続された第２のコンデンサを有し、前記入力電圧が所定値以下となったとき、前記第１のコンデンサから前記変圧器を介して前記第２のコンデンサに電荷を移動させるために前記制御回路により制御される第２のスイッチング素子を有することを特徴とする。
【０００８】
上記構成によると、入力電圧が変圧器の１次巻線に印加されると、第１及び第２の２次巻線には、それぞれ電圧が誘起される。第１及び第２の２次巻線に誘起された電圧により、第１及び第２の整流平滑回路では、それぞれ電流が流れて整流され且つ平滑化されて、第１及び第２の出力電圧として電源装置から出力される。
【０００９】
次に、停電や通常の電源スイッチのオフ動作により入力電圧が低下したり遮断されたとき、制御回路は、第２のスイッチング素子を制御して、第１のコンデンサに残留する電荷を、変圧器を介して第２のコンデンサに移動させる。これは、第１のコンデンサからの第２のコンデンサへと電荷を移動させないと、第２の整流平滑回路を流れる電流が停止して、第２の出力電圧が、第１の出力電圧よりも先に消滅してしまうためである。これを防ぐために、制御回路によって、第１のコンデンサを電源として変圧器を動作させることで、第２の整流平滑回路に電流の供給を継続することができる。このため、第２の出力電圧の生成期間が延長される。
【００１０】
また、第１の整流平滑回路では、第１の出力電圧の生成に加え、第１のコンデンサから第２の整流平滑回路へ電流を流すので、第１のコンデンサの放電が加速される。従って、第１のコンデンサの放電が短時間で終了する。
【００１１】
請求項２に記載の電源装置は、請求項１に記載の電源装置において、前記第１の整流平滑回路は、前記第１の２次巻線の一端と前記第１のコンデンサの一端との間に接続された第１のダイオードを含み、前記第２のスイッチング素子は、前記第１のダイオードと並列に接続され、前記制御回路は、前記入力電圧が所定値以下となったとき、前記第２のスイッチング素子をオンオフさせて、前記第１のコンデンサから前記変圧器を介して前記第２のコンデンサに電荷を移動させることを特徴とする。
【００１２】
上記構成では、入力電圧が所定値を超えているとき、第２のスイッチング素子は、オフの状態を維持する。従って、変圧器の第１の２次巻線の出力電圧は、第１のダイオードにより整流され、第１のコンデンサにより平滑化されて、第１の出力電圧として電源装置から出力される。
【００１３】
一方、入力電圧が所定値以下になったとき、第２のスイッチング素子は、制御回路によりオンオフされるようになる。これによって、第１の整流平滑回路では、第１のコンデンサから変圧器を介して第２の２次巻線に向けて電流を流すことのできる電流路が形成される。すなわち、第１のコンデンサの電荷は、最初に、第２のスイッチング素子を介して第１の２次巻線に向かって移動できる。次に、第１の２次巻線を１次巻線とし且つ第２の２次巻線を２次巻線として変圧器が動作することによって、第１のコンデンサを電源として、第２の整流平滑回路に電流を流すことができる。従って、第２の整流平滑回路は、第２の出力電圧の生成期間を延長できる。
【００１４】
また、第１の整流平滑回路では、第１の出力電圧の生成に加え、第１のコンデンサから第２の整流平滑回路へ電流を流すので、第１のコンデンサの放電が加速される。従って、第１のコンデンサの放電が短時間で終了する。
【００１５】
請求項３記載の電源装置は、請求項１記載の電源装置において、前記変圧器は、前記第１及び第２の２次巻線と磁気結合された第３の２次巻線をさらに含み、前記第２のスイッチング素子は、前記第３の２次巻線に直列に接続され、直列接続された前記第３の２次巻線と前記第２のスイッチング素子とは、前記第１のコンデンサと並列接続され、前記制御回路は、前記入力電圧が所定値以下となったとき、前記第２のスイッチング素子をオンオフして、前記第１のコンデンサから前記第３の２次巻線及び前記変圧器を介して前記第２のコンデンサに電荷を移動させることを特徴とする。
【００１６】
上記構成によれば、入力電圧が所定値を超えていれば、第２のスイッチング素子は、オフ状態を維持している。従って、この時、第３の２次巻線に電流は流れない。また、第１の整流平滑回路では、変圧器の第１の２次巻線からの出力電圧は、整流され平滑化されて、第１の出力電圧として出力されている。
【００１７】
一方、入力電圧が所定値以下になると、第２のスイッチング素子は、制御回路によりオンオフされる。これによって、変圧器の２次側では、第１のコンデンサから第３の２次巻線に向けて電流が流れる電流路が形成される。従って、第１のコンデンサに残留する電荷は、最初に、第３の２次巻線に向かって移動する。次に、第３の２次巻線を１次巻線とし且つ第２の２次巻線を２次巻線として変圧器が動作することによって、第１のコンデンサを電源として、第２の整流平滑回路に電流を流すことができる。従って、第２の整流平滑回路は、第２の出力電圧の生成期間を延長できる。
【００１８】
また、第１の整流平滑回路では、第１の出力電圧の生成に加え、第１のコンデンサから第２の整流平滑回路へ電流を流すために放電するので、第１のコンデンサの放電が加速される。従って、第１のコンデンサの放電が短時間で終了する。
【００１９】
請求項４記載の電源装置は、請求項１乃至３記載の電源装置において、前記第１の整流平滑回路に接続されるとともに負荷に接続される出力部と、該出力部と前記第１の整流平滑回路との間に接続された第３のスイッチング素子と、前記第３のスイッチング素子と並列接続された第２のダイオードとを有し、前記入力電圧が前記所定値を超えるときは、前記第３のスイッチング素子をオンにして前記第１の出力電圧を前記出力部に印加し、前記入力電圧が所定値以下になったとき、前記第３のスイッチング素子をオフにして前記第１の出力電圧の前記出力部への印加を停止すると共に、前記第２のダイオードを介して前記出力部から前記第１の整流平滑回路に向けて電流が流れる電流路を形成することを特徴とする。
【００２０】
上記構成では、通常の動作時のように、入力電圧が所定値を超えていれば、第３のスイッチング素子は、オン状態を維持しているので、第１の出力電圧が、第１の整流平滑回路から第３のスイッチング素子及び出力部を介して負荷に印加される。一方、電源のスイッチオフや停電により、入力電圧が所定値以下になったとき、第３のスイッチング素子は、オフ状態になるので、第２のダイオードを介して出力部から第１の整流平滑回路に向けて電流が流れる電流路が形成される。故に、例えば、負荷が容量性を呈する場合や負荷にコンデンサが並列接続されている場合、第１の出力電圧の印加が停止したあと、負荷に残留する電荷が、上記の電流路を介して第１の整流平滑回路に向けて電流として流れることができ、負荷の放電が促進される。
【発明の効果】
【００２１】
本発明の請求項１記載の電源装置によれば、停電や通常の電源装置のスイッチオフ動作により入力電圧が低下した時に、第１のコンデンサを電源として第２の整流平滑回路に電流を流して、第２の出力電圧の生成期間を延長できると共に、第１のコンデンサの放電を短時間で終了させることができる。
【００２２】
本発明の請求項２記載の電源装置によれば、第２のスイッチング素子を第１の整流平滑回路のダイオードと並列接続させるという簡単な構成で、停電や通常の電源装置のスイッチオフ動作により入力電圧が低下した時に、第２の出力電圧の生成期間を延長できると共に、第１のコンデンサの放電を短時間で終了させることができる。従って、追加する部品点数が少なくて済む。
【００２３】
本発明の請求項３記載の電源装置によれば、変圧器に第３の２次巻線を追加し、停電や通常の電源装置のスイッチオフ動作により入力電圧が低下した時にのみ、第３の２次巻線を第１のコンデンサと電気的に並列接続させるという簡単な構成で、第２の出力電圧の生成期間を延長できると共に、第１のコンデンサの放電を短時間で終了させることができる。従って、追加する部品点数が少なくて済む。
【００２４】
本発明の請求項４記載の電源装置によれば、停電や通常の電源装置のスイッチオフ動作により入力電圧が低下した時に、電源装置に接続された容量性の負荷に残留する電荷を電源装置に向けて流して負荷の放電を短時間のうちに終了させると共に、第２の出力電圧の負荷への印加期間を延長できる。
【発明を実施するための最良の形態】
【００２５】
本発明の実施の形態を図面を参照して以下に説明する。図１に、本発明の電源装置の第１の実施の形態であるフライバックコンバータ１０を示す。フライバックコンバータ１０は、負荷として出力側に接続されるＰＤＰに給電するスイッチングレギュレータであり、入力側に位置する変圧器２０と、出力側に位置する第１及び第２の整流平滑回路３０，４０と、制御回路５０とからなる。
【００２６】
フライバックコンバータ１０は、入力された直流電圧Ｖｉｎから、２つの出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２を生成して出力する。フライバックコンバータ１０は、直流電圧Ｖｉｎが入力される入力端子Ａ、Ｂを有し、入力端子Ａ、Ｂの間には、容量Ｆ１のコンデンサＣ１が接続されている。入力端子Ｂは、基準電位Ｇ１に接続されている。なお、直流電圧Ｖｉｎは、商用電源から出力される交流を整流して生成してもよい。
【００２７】
変圧器２０は、入力電圧を変圧して出力し、１次巻線ＮＰと２つの２次巻線ＮＳ１，ＮＳ２とからなる。巻線ＮＰ，ＮＳ１，ＮＳ２は、何れも同一のコアに巻回されて互いに磁気結合されると共に、２つの２次巻線ＮＳ１，ＮＳ２は、１次巻線ＮＰに対して逆極性になるようにそれぞれコアに巻回されている。従って、２次巻線ＮＳ１，ＮＳ２は、互いに同極性に巻回されている。
【００２８】
１次巻線ＮＰには、スイッチング素子ＳＷ１が直列に接続される。スイッチング素子ＳＷ１は、例えばＭＯＳ−ＦＥＴなどの半導体スイッチング素子からなり、ドレイン端子が１次巻線ＮＰに接続され、ソース端子が基準電位Ｇ１に接続され、ゲート端子が制御回路５０に接続されている。スイッチング素子ＳＷ１をオンオフするスイッチング動作により、直流電圧Ｖｉｎがチョッピングされ、１次巻線ＮＰに印加される電圧が調整される。なお、スイッチング素子ＳＷ１は、ＭＯＳ−ＦＥＴからなる場合は、寄生ダイオードＤ１を含む。
【００２９】
２次巻線ＮＳ１には、第１の整流平滑回路３０が接続されている。第１の整流平滑回路３０は、２次巻線ＮＳ１を流れる電流から第１の出力電圧Ｖｏｕｔ１を生成して出力する。第１の整流平滑回路３０は、ダイオードＤ２とコンデンサＣ２とを有し、ダイオードＤ２とコンデンサＣ２とがノードＰを介して直列に接続されている。直列に接続されたダイオードＤ２とコンデンサＣ２とは、２次巻線ＮＳ１と並列に接続されている。ダイオードＤ２は、アノードが２次巻線ＮＳ１の一端部に接続されると共に、カソードがノードＰに接続されて、２次巻線ＮＳ１からノードＰに向けて電流を流すようになっている。また、ダイオードＤ２には、第２のスイッチング素子ＳＷ２が並列に接続されている。第２のスイッチング素子ＳＷ２は、制御回路５０からの信号により開閉される。コンデンサＣ２の容量はＦ２である。コンデンサＣ２の電荷量は、コンデンサＣ１の電荷量よりも大きく設定されている。第１の整流平滑回路３０の出力は、ノードＰと基準電位Ｇとの間、すなわち、ノードＰに接続された出力端子Ｃと、基準電位Ｇ２に接続された出力端子Ｅとの間に、出力電圧Ｖｏｕｔ１として現れる。
【００３０】
出力端子Ｃ，Ｅ間には、負荷としてＰＤＰ６０が接続される。通常、ＰＤＰ６０は、画像表示のために大電流を必要とするので、第１の整流平滑回路３０は、相当量の電流Ｉ１をＰＤＰ６０に供給する。
【００３１】
２次巻線ＮＳ２には、第２の整流平滑回路４０が接続されている。第２の整流平滑回路４０は、第２の出力電圧Ｖｏｕｔ２を生成して出力する。第２の整流平滑回路４０は、ダイオードＤ３とコンデンサＣ３とを有し、ダイオードＤ３とコンデンサＣ３とがノードＱを介して直列に接続されている。直列に接続されたダイオードＤ３とコンデンサＣ３とは、２次巻線ＮＳ２に対して並列に接続されている。ダイオードＤ３は、アノードが２次巻線ＮＳ２の一端部に接続されると共に、カソードがノードＱに接続されて、２次巻線ＮＳ２からノードＱに向けて電流を流すようになっている。コンデンサＣ３の容量はＦ３である。
【００３２】
第２の整流平滑回路４０の出力は、ノードＱと基準電位Ｇ３との間、すなわち、ノードＱに接続された出力端子Ｆと、基準電位Ｇ３に接続された出力端子Ｈとの間に、出力電圧Ｖｏｕｔ２として現れる。出力端子Ｆ，Ｈ間には、ＰＤＰ６０を駆動するＰＤＰ制御回路６１が接続される。
【００３３】
また、コンデンサＣ３の電荷量は、コンデンサＣ２の電荷量に比較して小さく設定されている。これは、第１の整流平滑回路３０には、大電流を必要とするＰＤＰ６０が接続されているのに対し、第２の整流平滑回路４０には、ＰＤＰ制御回路６１が接続されているために、ＰＤＰ制御回路６１は、ＰＤＰ６０に比較して必要な電流量が少ないからである。
【００３４】
制御回路５０は、入力電圧Ｖｉｎに基づいて出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２を制御すると共に、停電が生じたり、フライバックコンバータ１０の通常のスイッチオフ動作を行う時の各部品の動作を制御する。制御回路５０は、第１の制御回路５１と、第２の制御回路５２とからなる。第１の制御回路５１は、主に第１の出力電圧Ｖｏｕｔ１を制御する。従って、第１の制御回路５１は、出力電圧Ｖｏｕｔ１を検出し、検出された出力電圧Ｖｏｕｔ１に応じたデューティを有する制御信号Ｓ１をスイッチング素子ＳＷ１に向けて出力する。第１の制御回路５１は、スイッチング素子ＳＷ１の開閉を制御することによって、出力電圧Ｖｏｕｔ１の値を調整する、所謂ＰＷＭ制御を行う。
【００３５】
第２の制御回路５２は、主に第２の出力電圧Ｖｏｕｔ２を制御する。第２の制御回路５２は、出力電圧Ｖｏｕｔ２を検出し、通常の動作においては、その結果を第１の制御回路５１に通知する。また、第２の制御回路５２は、検出した出力電圧Ｖｏｕｔ２の値に応じて制御信号Ｓ２をスイッチング素子ＳＷ２に向けて発して、スイッチング素子ＳＷ２のスイッチング動作を制御する。すなわち、通常の動作時には、第２の制御回路５２は、制御信号Ｓ２によりスイッチング素子ＳＷ２を開放したままとし、出力電圧Ｖｏｕｔ２が所定値以下になったとき、第２のスイッチング素子ＳＷ２を閉成させて、コンデンサＣ２から第１の２次巻線ＮＳ１に向けて電流を流すことが可能な電流路ＤＰ２を形成する。そして、この電流路ＤＰ２を形成した後、所定値以下の出力電圧Ｖｏｕｔ２の値に応じて、スイッチング素子ＳＷ２を閉成するオン期間を画定する制御信号Ｓ２のデューティを設定しつつ、スイッチング素子ＳＷ２のスイッチング動作を行う。なお、第１の制御回路５１は、第２の制御回路５２と双方向で通信可能であり、出力電圧Ｖｏｕｔ２も考慮したフライバックコンバータ１０のＰＷＭ制御を行うこともできる。
【００３６】
次に、フライバックコンバータ１０の動作について説明する。フライバックコンバータ１０のスイッチオン動作により、入力端子Ａ，Ｂ間に入力電圧Ｖｉｎが入力されると、この入力電圧Ｖｉｎは、スイッチング素子ＳＷ１が閉成している間、変圧器２０の１次巻線ＮＰに印加される。スイッチング素子ＳＷ１が閉成している間、２次巻線ＮＳ１，ＮＳ２は、１次巻線ＮＰに対して逆極性になっているため、ダイオードＤ２には電流は流れず、１次巻線ＮＰに供給された電力は、変圧器２０に蓄積される。スイッチング素子ＳＷ１がオフになると、１次巻線ＮＰへの入力電圧Ｖｉｎの印加は停止し、同時に各２次巻線ＮＳ１，ＮＳ２に逆起電圧が発生する。これらの逆起電圧は、対応するダイオードＤ２、Ｄ３を介して整流され、コンデンサＣ２，Ｃ３によってレベルが平滑化されて、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２として出力端子間Ｃ，Ｄと出力端子間Ｅ，Ｆとに現れる。出力電圧Ｖｏｕｔ１によってＰＤＰ６０に大量の電流が流れてＰＤＰ６０を点灯させ、一方、出力電圧Ｖｏｕｔ２に基づいて、ＰＤＰ制御回路６１では、ＰＤＰ６０を制御する制御信号が生成される。
【００３７】
このとき、第１の制御回路５１は、出力電圧Ｖｏｕｔ１をモニタし、出力電圧Ｖｏｕｔ１に基づいて制御信号Ｓ１のデューティを変更することによってスイッチング素子ＳＷ１のオン期間を調整している。このようにして、第１の制御回路５１は、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２に対してＰＷＭ制御を行っている。一方、第２の制御回路５２は、出力電圧Ｖｏｕｔ２を検出し、出力電圧Ｖｏｕｔ２が所定値以上にあるときは、制御信号Ｓ２によりスイッチング素子ＳＷ２を開放状態に維持する。スイッチング素子ＳＷ２が開放状態に維持されているので、第１の整流平滑回路３０は、第１の１次巻線ＮＳ１に誘起された電圧により流れる電流をダイオードＤ２で整流しコンデンサＣ２で平滑化して、出力電圧Ｖｏｕｔ１を生成する。
【００３８】
次に、入力電圧が遮断されるときの動作を、図２を参照して説明する。時刻ｔ０にフライバックコンバータ１０のスイッチオフ動作や停電などの不測の事態が生じて入力電圧Ｖｉｎが遮断されると（図２（ａ）参照）、変圧器２０の１次巻線ＮＰに印加される電圧ＶＰは、図２（ｂ）点線ａに示すように急速に低下する。これに応じて、第２の整流平滑回路４０では、コンデンサＣ３の容量Ｆ３がコンデンサＣ２の容量Ｆ２に比較して小さいために、出力電圧Ｖｏｕｔ２も、図２（ｄ）点線ｂに示すように急速に低下する。
【００３９】
この出力電圧Ｖｏｕｔ２の低下は、第２の制御回路５２によって検出される。第２の制御回路５２は、出力電圧Ｖｏｕｔ２が所定値以下になると、それまでは開放状態に維持していたスイッチング素子ＳＷ２のスイッチング動作を開始する。スイッチング素子ＳＷ２の導通により、コンデンサＣ２からスイッチング素子ＳＷ２を経て変圧器２０の第１の２次巻線ＮＳ１へと電流を流すことのできる電流路ＤＰ２が形成される。
【００４０】
この電流路ＤＰ２によって、コンデンサＣ２に残留する電荷は、出力電圧Ｖｏｕｔ１を生成するための電流路ＤＰ１への放電に加え、電流路ＤＰ２へも放電されるので、出力電圧Ｖｏｕｔ１の低下は、図２（ｃ）実線IIに示すように、スイッチング素子ＳＷ２のスイッチング動作により加速される。なお、図２（ｃ）点線ｂは、電流路ＤＰ１だけでコンデンサＣ２が放電している場合の出力電圧Ｖｏｕｔ１の低下を示している。
【００４１】
一方、電流路ＤＰ２への放電により、コンデンサＣ２より電荷が第１の２次巻線ＮＳ１に移動して第１の２次巻線ＮＳ１に電圧が印加される。この第１の２次巻線ＮＳ１への電圧印加により、変圧器２０は、第１の２次巻線ＮＳ１を１次巻線として動作して、第２の２次巻線ＮＳ２に電圧を誘起させる。この第２の２次巻線ＮＳ２に誘起された電圧により、第２の整流平滑回路４０には電流が流れるので、出力電圧Ｖｏｕｔ２の生成期間が、図２（ｄ）実線IIIに示すように延長される。また、第２の制御回路５２は、制御信号Ｓ２のデューティを変更して第１のコンデンサＣ２から第２の整流平滑回路４０に流す電流量を調整して、出力電圧Ｖｏｕｔ２を所望の値に制御する。
【００４２】
変圧器２０の１次巻線ＮＰでも、第１の２次巻線ＮＳ１への電圧印加により、第１の２次巻線ＮＳ１を実質的な１次巻線として電圧が誘起される。従って、１次巻線ＮＰの電圧ＶＰも、図２（ｂ）点線ａに示すように急速には低下せず、実線Ｉに示すように徐々に低下し、第２の２次巻線ＮＳ２を介して第２の整流平滑回路４０に給電する。
【００４３】
上記のように、停電や通常のフライバックコンバータ１０のスイッチオフ動作により入力電圧が遮断された場合、容量の大きなコンデンサＣ２を内部に含む第１の整流平滑回路３０から、コンデンサＣ３の容量が小さい第２の整流平滑回路４０に向けて、変圧器２０を介して電荷が移動するので、第２の整流平滑回路４０への給電を継続することができ、結果として、出力電圧Ｖｏｕｔ２の出力期間を延長することができる。また、入力電圧の遮断後、コンデンサＣ２の放電路が１本から２本に増加するので、コンデンサＣ２の放電を短時間で終了させることができる。
【００４４】
本実施の形態においては、第１の整流平滑回路３０をＰＤＰ６０に、第２の整流平滑回路４０をＰＤＰ制御回路６１に接続している。一般に、ＰＤＰ６０は、画像の表示のために大電流が供給され、また、容量性負荷であるために給電の遮断後は内部に残留する電荷を放電しにくい。そこで、本実施の形態では、フライバックコンバータ１０によって、入力電圧の遮断後は、画像表示に関与する出力電圧Ｖｏｕｔ１を急速に低下させつつ、制御回路を含む制御回路６１への出力電圧Ｖｏｕｔ２の印加を延長させている。従って、ＰＤＰ６０から残留電荷が無くなるまで、制御回路６１は、最後までＰＤＰ６０を制御できるので、ＰＤＰ装置全体の誤動作を防止できる。
【００４５】
また、入力電圧が遮断された後で、容量が大きなコンデンサＣ２を放電させる際、第１の整流平滑回路３０のコンデンサＣ２から放電された電荷に基づいて、第２の整流平滑回路４０から出力電圧Ｖｏｕｔ２の生成を延長しているので、フライバックコンバータ１０に供給された電力エネルギを無用に損失させることなく、有効に活用できる。
【００４６】
さらに、フライバックコンバータ１０にスイッチング素子ＳＷ２を追加すると共に、入力電圧の遮断後は電源装置内の電流の向きを変更するだけで、第１の整流平滑回路３０から第２の整流平滑回路４０への電荷の移動を行っているので、変圧器や抵抗などの電力損失につながるような電気部品を必要としない。従って、フライバックコンバータ１０を小型に維持できるとともに、安価に製造できる。
【００４７】
次に、本発明の第２の実施の形態であるフォワードコンバータ１００を図３を参照しながら説明する。図３に示すフォワードコンバータ１００は、ＰＤＰ６０に給電する電源装置であり、入力側に位置する変圧器１２０と、出力側に位置する第１及び第２の整流平滑回路１３０，１４０と、制御回路１５０とからなる。
【００４８】
フォワードコンバータ１００は、入力された直流電圧Ｖｉｎから、２つの出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２を生成して出力する。フォワードコンバータ１００は、直流電圧Ｖｉｎが入力される入力端子Ａ、Ｂを有し、入力端子Ａ、Ｂの間には、容量Ｆ１のコンデンサＣ１が接続されている。入力端子Ｂは、基準電位Ｇ１に接続されている。なお、直流電圧Ｖｉｎは、商用電源から出力される交流を整流して生成することもできる。
【００４９】
変圧器１２０は、入力電圧を変圧して出力し、１次巻線ＮＰと３つの２次巻線ＮＳ１，ＮＳ２，ＮＳ３とからなる。巻線ＮＰ，ＮＳ１，ＮＳ２，ＮＳ３は、何れも同一のコアに巻回されると共に、３つの２次巻線ＮＳ１，ＮＳ２，ＮＳ３は、１次巻線ＮＰに対して同極性になるようにそれぞれコアに巻回されて磁気結合されている。従って、２次巻線ＮＳ１，ＮＳ２，ＮＳ３は、互いに同極性になる。
【００５０】
１次巻線ＮＰには、スイッチング素子ＳＷ１が直列に接続されている。スイッチング素子ＳＷ１は、例えばＭＯＳ−ＦＥＴなどの半導体スイッチング素子からなり、ドレイン端子が１次巻線ＮＰに接続され、ソース端子が基準電位Ｇ１に接続され、ゲート端子が制御回路１５０に接続されている。スイッチング素子ＳＷ１のスイッチング動作により、１次巻線ＮＰに流れる電流量が調整される。なお、スイッチング素子ＳＷ１は、ＭＯＳ−ＦＥＴからなる場合は、寄生ダイオードＤ１を含む。
【００５１】
２次巻線ＮＳ１には、第１の整流平滑回路１３０が接続されている。第１の整流平滑回路１３０は、２次巻線ＮＳ１を流れる電流から第１の出力電圧Ｖｏｕｔ１を生成して出力する。第１の整流平滑回路１３０は、２つのダイオードＤ２、Ｄ３とインダクタＬ２とコンデンサＣ２とを有する。ダイオードＤ２とインダクタＬ２とコンデンサＣ２とは、直列に接続され、直列に接続されたダイオードＤ２とインダクタＬ２とコンデンサＣ２とは、第１の２次巻線ＮＳ１と並列に接続されている。ダイオードＤ２のアノードが第１の２次巻線ＮＳ１に接続され、カソードがインダクタＬ２の一端に接続されている。インダクタＬ２の他端とコンデンサＣ２の一端とがノードＰを介して接続され、コンデンサＣ２の他端は、基準電位Ｇ２に接続されている。コンデンサＣ２の容量は、Ｆ２である。ダイオードＤ３は、環流ダイオードとして、基準電位ＧとインダクタＬ２の一端との間に接続されている。第１の整流平滑回路１３０の出力は、ノードＰと基準電位Ｇ２との間、すなわち、ノードＰに接続された出力端子Ｃと、基準電位Ｇ２に接続された出力端子Ｅとの間に、出力電圧Ｖｏｕｔ１として現れる。出力端子Ｃ，Ｅ間には、ＰＤＰ６０が接続される。
【００５２】
２次巻線ＮＳ２には、第２の整流平滑回路１４０が接続されている。第２の整流平滑回路１４０は、第２の出力電圧Ｖｏｕｔ２を生成して出力する。第２の整流平滑回路１４０は、１第１の整流平滑回路３０とほぼ同一の構成を採り、２つのダイオードＤ４、Ｄ５とインダクタＬ３とコンデンサＣ３とを有する。ダイオードＤ４とインダクタＬ３とコンデンサＣ３とは、第２の２次巻線ＮＳ２の両端の間に、直列に接続され、ダイオードＤ４のアノードが第２の２次巻線ＮＳ２に接続され、カソードがインダクタＬ３の一端に接続されている。インダクタＬ３の他端とコンデンサＣ３の一端とがノードＱを介して接続され、コンデンサＣ３の他端は、基準電位Ｇ３に接続されている。コンデンサＣ３の容量は、Ｆ３であり、容量Ｆ３は、コンデンサＣ２の容量Ｆ２よりも小さい。ダイオードＤ５は、環流ダイオードとして、基準電位Ｇ３とインダクタＬ３の一端との間に接続されている。第２の整流平滑回路１４０の出力は、ノードＱと基準電位Ｇとの間、すなわち、ノードＱに接続された出力端子Ｆと、基準電位Ｇに接続された出力端子Ｈとの間に、出力電圧Ｖｏｕｔ２として現れる。出力端子Ｑ，Ｈ間には、ＰＤＰの制御回路６１が接続される。
【００５３】
第３の２次巻線ＮＳ３は、第１の整流平滑回路１３０のコンデンサＣ２と並列に、すなわちノードＰと基準電位Ｇ２との間に接続されている。また、第３の２次巻線ＮＳ３の一端と基準電位Ｇ２との間にスイッチング素子ＳＷ３が接続されている。スイッチング素子ＳＷ３は、フォワードコンバータ１００の通常の動作時には、常時オフ状態に維持されている。また、スイッチング素子ＳＷ３は、制御回路１５０からの制御信号Ｓ３によりスイッチング動作を行う。
【００５４】
制御回路１５０は、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２を制御すると共に、停電が生じたり、フォワードコンバータ１００の通常のスイッチオフ動作を行う時の各電気部品の動作を制御する。制御回路１５０は、第１の制御回路１５１と、第２の制御回路１５２とからなる。第１の制御回路１５１は、主に第１の出力電圧Ｖｏｕｔ１を制御する。従って、第１の制御回路１５１は、出力電圧Ｖｏｕｔ１を検出し、検出された出力電圧Ｖｏｕｔ１に応じたデューティを有する制御信号Ｓ１をスイッチング素子ＳＷ１に向けて出力する。第１の制御回路１５１は、スイッチング素子ＳＷ１の開閉を制御することによって、出力電圧Ｖｏｕｔ１の値を調整する、所謂ＰＷＭ制御を行う。
【００５５】
第２の制御回路１５２は、主に第２の出力電圧Ｖｏｕｔ２を制御する。第２の制御回路１５２は、出力電圧Ｖｏｕｔ２を検出し、通常の動作においては、その結果を第１の制御回路５１に通知する。すなわち、通常の動作時には、第２の制御回路１５２は、制御信号Ｓ３によりスイッチング素子ＳＷ３を開放したままとし、出力電圧Ｖｏｕｔ２が所定値以下になったとき第２のスイッチング素子ＳＷ３のオン・オフを所定周期で切り替えるスイッチング動作を開始して、コンデンサＣ２から第３の２次巻線ＮＳ３に電流を流すことができる電流路ＤＰ３を形成する。スイッチング素子ＳＷ３のスイッチング動作を開始した後、出力電圧Ｖｏｕｔ２の値に応じて、スイッチング素子ＳＷ３を閉成するオン期間を画定する制御信号Ｓ３のデューティを設定して、出力電圧Ｖｏｕｔ２を所望の値に制御する。なお、第１の制御回路１５１は、第２の制御回路１５２と双方向で通信可能であり、出力電圧Ｖｏｕｔ２も考慮したフォワードコンバータ１００のＰＷＭ制御を行うこともできる。
【００５６】
次に、フォワードコンバータ１００の動作について説明する。図３において、フォワードコンバータ１００のスイッチオン動作により、入力端子Ａ，Ｂ間に入力電圧Ｖｉｎが入力されると、この入力電圧Ｖｉｎは、スイッチング素子ＳＷ１が閉成している間、変圧器２０の１次巻線ＮＰに印加される。スイッチング素子ＳＷ１が閉成している間、２次巻線ＮＳ１，ＮＳ２は、１次巻線ＮＰに対して同極性に巻回されているため、２次巻線ＮＳ１，ＮＳ２には、それぞれ電圧が誘起される。この電圧は、ダイオードＤ２、Ｄ４の順方向電圧となり、電流が各整流平滑回路１３０，１４０に流れて、出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２がそれぞれ端子Ｄ，Ｅ間、端子Ｆ，Ｇ間に現れる。出力電圧Ｖｏｕｔ１によってＰＤＰ６０に大量の電流が流れてＰＤＰ６０を点灯させ、一方、出力電圧Ｖｏｕｔ２は、ＰＤＰ制御回路６１に供給されてＰＤＰ６０を制御する制御信号を生成するために使用される。
【００５７】
このとき、第１の制御回路１５１は、出力電圧Ｖｏｕｔ１を検出し、制御信号Ｓ１のデューティを変更することによってスイッチング素子ＳＷ１のオン期間を調整している。このようにして、第１の制御回路５１は、出力電圧Ｖｏｕｔ１、Ｖｏｕｔ２に対してＰＷＭ制御を行っている。同時に、第２の制御回路１５２は、出力電圧Ｖｏｕｔ２を検出し、出力電圧Ｖｏｕｔ２が所定値を超えているときは、制御信号Ｓ３によりスイッチング素子ＳＷ３を開放状態に維持する。スイッチング素子ＳＷ３が開放状態に維持されているので、第１の整流平滑回路１３０は、第１の１次巻線ＮＳ１に誘起された電圧により回路１３０内を流れる電流をダイオードＤ２で整流しコンデンサＣ２で平滑化して出力電圧Ｖｏｕｔ１の生成を継続する。
【００５８】
次に、入力電圧が遮断された時のフォワードコンバータ１００の動作を説明する。フォワードコンバータ１００のスイッチオフ動作や停電などの不測の事態が生じて入力電圧Ｖｉｎが遮断されると、１次巻線ＮＰに印加される電圧ＶＰは、急速に低下する。これに応じて、第２の整流平滑回路１４０においてもコンデンサＣ３の電荷量が小さいために、出力電圧Ｖｏｕｔ２も、急速に低下する。
【００５９】
この出力電圧Ｖｏｕｔ２の低下は、第２の制御回路１５２によって検出される。第２の制御回路１５２は、出力電圧Ｖｏｕｔ２が所定値以下になると、それ以前は開放状態に維持していたスイッチング素子ＳＷ３のスイッチング動作を開始する。スイッチング素子ＳＷ３が閉成すると、コンデンサＣ２からスイッチング素子ＳＷ３を経て変圧器２０の第３の２次巻線ＮＳ３へと電流が流れることのできる電流路ＤＰ３が形成される。
【００６０】
この電流路ＤＰ３によって、コンデンサＣ２に充電された電荷は、通常の出力電圧Ｖｏｕｔ１を生成するための電流路ＤＰ１への放電に加え、電流路ＤＰ３へも放電されるので、出力電圧Ｖｏｕｔ１の低下は、加速される。
【００６１】
一方、電流路ＤＰ３への放電により、コンデンサＣ２より電荷が第３の２次巻線ＮＳ３に移動して第３の２次巻線ＮＳ３に電圧が印加される。この第３の２次巻線ＮＳ３への電圧印加により、変圧器２０では、第３の２次巻線ＮＳ３が実質的な１次巻線として動作して、第２の２次巻線ＮＳ２に電圧が誘起される。次に、第２の２次巻線ＮＳ２に誘起された電圧により、第２の整流平滑回路１４０に電流が流れるので、出力電圧Ｖｏｕｔ２の生成期間が延長される。また、第２の制御回路１５２は、制御信号Ｓ３のデューティを変更して第１のコンデンサＣ２から第２の整流平滑回路１４０に流す電流量を調整して、出力電圧Ｖｏｕｔ２を所望の値に制御する。
【００６２】
変圧器１２０の１次巻線ＮＰでも、第３の２次巻線ＮＳ３への電圧印加により、第３の２次巻線ＮＳ３を実質的な１次巻線として電圧が誘起される。従って、１次巻線ＮＰの電圧ＶＰも、急速には低下せずに徐々に低下し、第２の２次巻線ＮＳ２を介して第２の整流平滑回路１４０に給電する。
【００６３】
上記のように、停電や通常のフォワードコンバータ１００のスイッチオフ動作により入力電圧が遮断された場合、電荷量の大きなコンデンサＣ２を内部に含む第１の整流平滑回路１３０から、コンデンサＣ３の電荷量が小さい第２の整流平滑回路１４０に向けて、変圧器１２０を介して電荷を移動させることができるので、第２の整流平滑回路１４０に電流を流すことができ、出力電圧Ｖｏｕｔ２の出力期間を延長させることができる。また、入力電圧の遮断後、コンデンサＣ２の放電路が１本から２本に増加するので、コンデンサＣ２の放電を短時間で終了させることができる。
【００６４】
本実施の形態においては、第１の整流平滑回路１３０をＰＤＰ６０に、第２の整流平滑回路１４０をＰＤＰの制御回路６１に接続している。そこで、上記構成のフォワードコンバータ１００によって、給電の遮断後は、画像表示に関わるＰＤＰ６０への出力電圧Ｖｏｕｔ１を急速に低下させつつ、ドライバを含むＰＤＰ制御回路６１への出力電圧Ｖｏｕｔ２印加を延長させているので、ＰＤＰ装置全体の誤動作を防止できる。
【００６５】
また、入力電圧が遮断された後で、電荷量が大きなコンデンサＣ２を放電させる際、第１の整流平滑回路１３０内のコンデンサＣ２から放電される電荷に基づいて、第２の整流平滑回路１４０から出力電圧Ｖｏｕｔ２の生成を延長させるので、フォワードコンバータ１００に供給された電力エネルギを損失させることなく、有効に活用できる。
【００６６】
このように、フォワードコンバータ１００の通常の動作に用いている変圧器１２０に、２次巻線ＮＳ３を追加し、この２次巻線ＮＳ３に対し入力電圧Ｖｉｎの遮断後に、整流平滑回路１３０のコンデンサＣ２に残留する電荷を流すという簡単な構成によって、整流平滑回路１３０内にある大容量のコンデンサＣ２の放電を短時間で終了させることができると共に、出力の継続が望まれる特定の出力電圧の生成期間を延長させることができる。従って、フォワードコンバータ１００を小型に維持できるとともに、安価に製造できる。
【００６７】
上記のごとく、本発明の電源装置を、フォワードコンバータ及びフライバックコンバータの何れにも適用したの実施の形態を記載した。上記の第１及び第２の実施の形態に示す第１の整流平滑回路３０、１３０において、例えば図４に示すように、第１の整流平滑回路３０、１３０とＰＤＰ６０とのスイッチ２００を設けることもできる。図４に示すスイッチ２００は、第１の整流平滑回路３０、１３０の出力側に設けられ、スイッチング素子ＳＷ１０とダイオードＤ１０とを有する。スイッチング素子ＳＷ１０とダイオードＤ１０とは、ノードＰと出力端子Ｃとの間に挿入され、互いに並列に接続されている。また、ダイオードＤ１０は、カソードがノードＰに接続され、アノードが出力端子Ｃに接続されている。スイッチング素子ＳＷ１０は、制御回路５１，１５１からの制御信号によってのスイッチング動作を行う。
【００６８】
スイッチング素子ＳＷ１０は、コンバータ１０，１００が正常に動作している時は、常時閉成状態に維持されて、出力電圧Ｖｏｕｔ１を出力端子Ｃ，Ｅに供給する。一方、入力電圧Ｖｉｎが遮断された場合、スイッチング素子ＳＷ１０を開放して、ダイオードＤ１０を介してＰＤＰ６０から第１の整流平滑回路３０、１３０に向けて電流が流れる電流路を形成する。故に、コンバータ１０，１００を介した給電が停止した時に、この電流路を経由してＰＤＰ６０の残留電荷をコンバータ１０，１００に向けて移動させることができる。これによって、ＰＤＰ６０の放電を短時間で終了させることができると共に、ＰＤＰ６０の残留電荷に基づいてＰＤＰ制御回路６１を駆動させることができ、ＰＤＰ６０での電力損失を抑制すると共に、ＰＤＰ装置全体を残留電荷が無くなるまで制御できる。
【００６９】
なお、上記実施の形態では、入力電圧の低下や遮断を出力電圧Ｖｏｕｔ１，Ｖｏｕｔ２の所定値以下への低下を検出して判断したが、変圧器２０の１次側に電圧検出器を設けて、入力電圧の低下や遮断を直接検出することもできる。
【図面の簡単な説明】
【００７０】
【図１】本発明の第１の実施の形態であるフライバックコンバータを示す構成図である。
【図２】図１に示すフライバックコンバータの入力電圧停止後の動作を説明する電圧波形図である。
【図３】本発明の第２の実施の形態であるフォワードコンバータを示す構成図である。
【図４】負荷の残留電荷を電源装置に移動させるためのスイッチを示す構成図である。
【符号の説明】
【００７１】
１０，１００  電源装置
２０，１２０  変圧器
３０，１３０  第１の整流平滑回路
４０，１４０  第２の整流平滑回路
５０，１５０  制御回路
Ｃ２  第１のコンデンサ
Ｃ３  第２のコンデンサ
ＮＰ  １次巻線
ＮＳ１，ＮＳ２  ２次巻線
【図１】
2005229686.tif 000003
【図２】
2005229686.tif 000004
【図３】
2005229686.tif 000005
【図４】
2005229686.tif 000006