(57)【要約】【課題】  高速応答駆動を行うことができ、メモリ容量が少なく、高画質表示が可能な液晶表示装置及びその処理方法を提供することを課題とする。【解決手段】  第１の画像データをビット数の少ない第２の画像データに変換する変換回路（９０１）と、第２の画像データを記憶するためのフレームメモリ（２０２）と、変換される現フレームの第２の画像データとフレームメモリから出力される前フレームの第３の画像データとの差分データを画素単位で出力する差分回路（２１１）と、第１〜第３のいずれかの画像データに応じて、差分データを補正する補正回路（２１２）と、補正された差分データと第１の画像データとを加算する加算回路（２１３）とを有する液晶表示装置が提供される。【選択図】        図９
2005316146.tif 000002
【特許請求の範囲】
【請求項１】
第１の画像データをビット数の少ない第２の画像データに変換する変換回路と、
前記第２の画像データを記憶するためのフレームメモリと、
前記変換される現フレームの第２の画像データと前記フレームメモリから出力される前フレームの第３の画像データとの差分データを画素単位で出力する差分回路と、
前記第１〜第３のいずれかの画像データに応じて、前記差分データを補正する補正回路と、
前記補正された差分データと前記第１の画像データとを加算する加算回路と
を有する液晶表示装置。
【請求項２】
前記変換回路は、第１の画像データと第２の画像データとの対応関係を記憶する変換テーブルである請求項１記載の液晶表示装置。
【請求項３】
前記変換回路は、第１の画像データを不等間隔で第２の画像データにマッピングする請求項１記載の液晶表示装置。
【請求項４】
前記変換回路は、第２の画像データに対応する液晶駆動電圧レベルが等間隔になるように第１の画像データを第２の画像データにマッピングする請求項３記載の液晶表示装置。
【請求項５】
前記変換回路は、第２の画像データに対応する液晶駆動電圧レベル変化の応答速度が等間隔になるように第１の画像データを第２の画像データにマッピングする請求項３記載の液晶表示装置。
【請求項６】
さらに、前記第１〜第３のいずれかの画像データに応じて、前記差分データを逆変換する逆変換回路を有し、
前記補正回路は、前記逆変換された差分データを補正する請求項１記載の液晶表示装置。
【請求項７】
さらに、制御信号に応じて前記変換回路の変換方法及び前記逆変換回路の逆変換方法を対で変化させる制御回路を有する請求項６記載の液晶表示装置。
【請求項８】
前記制御回路は、画像データと液晶駆動電圧との関係が変化した場合に、前記変換回路の変換方法及び前記逆変換回路の逆変換方法を対で変化させる請求項７記載の液晶表示装置。
【請求項９】
前記変換回路及び前記逆変換回路は、フレーム毎に異なる変換及び逆変換を行うことが可能である請求項８記載の液晶表示装置。
【請求項１０】
第１の画像データをビット数の少ない第２の画像データに変換する変換ステップと、
前記第２の画像データをフレームメモリに記憶する記憶ステップと、
前記変換される現フレームの第２の画像データと前記フレームメモリから出力される前フレームの第３の画像データとの差分データを画素単位で出力する出力ステップと、
前記第１〜第３のいずれかの画像データに応じて、前記差分データを補正する補正ステップと、
前記補正された差分データと前記第１の画像データとを加算する加算ステップと
を有する液晶表示装置の処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に画像データの補正に関する。
【背景技術】
【０００２】
近年、省エネルギー、省スペースの要求よりノートＰＣ（パーソナルコンピュータ）、又は液晶モニタを搭載したデスクトップＰＣが市場用途を広げている。そのような中、動画等の表示特性を改善するため液晶表示装置についても、さらなる高速応答化が要求されている。このため液晶の材料特性、表示素子構造、駆動方式の開発により、液晶表示装置の応答を改善しようとしている。
【０００３】
下記の特許文献１には、画像データ信号を補正して補正データ信号を生成する際、現画像データ信号と前補正データ信号とにより現補正データ信号を生成する液晶表示装置が開示されている。
【０００４】
また、下記の特許文献２には、現フレームの画像データと前フレームの駆動後状態データとから、現フレームの表示駆動データを参照する変換テーブルを有する液晶表示装置が開示されている。
【０００５】
【特許文献１】特開２００２−９９２４９号公報
【特許文献２】特開２００２−２９７１０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、高速応答駆動を行うことができ、メモリ容量が少なく、高画質表示が可能な液晶表示装置及びその処理方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明の一観点によれば、第１の画像データをビット数の少ない第２の画像データに変換する変換回路と、第２の画像データを記憶するためのフレームメモリと、変換される現フレームの第２の画像データとフレームメモリから出力される前フレームの第３の画像データとの差分データを画素単位で出力する差分回路と、第１〜第３のいずれかの画像データに応じて、差分データを補正する補正回路と、補正された差分データと第１の画像データとを加算する加算回路とを有する液晶表示装置が提供される。
【発明の効果】
【０００８】
第１の画像データをビット数の少ない第２の画像データに変換することにより、フレームメモリの容量を小さくすることができる。また、画像データと液晶駆動電圧との関係曲線において、急峻に変化する部分では細かく、なだらかに変化する部分では粗くなるように第２の画像データへ変換することができる。すなわち、重要部分での解像度を高め、高画質表示が可能になる。また、第１〜第３のいずれかの画像データに応じて、差分データを補正することにより、液晶の高速応答駆動を行うことができる。
【発明を実施するための最良の形態】
【０００９】
図１は、本発明の実施形態によるホスト装置１０１及び液晶表示装置１０２の構成例を示すブロック図である。ホスト装置１０１は、例えばパーソナルコンピュータ又はテレビ受像機等であり、液晶表示装置１０２に画像データを出力する。液晶表示装置１０２は、高速応答回路１１１、タイミングコントローラ１１２、基準電源生成回路１１３、ゲートドライバ１１４、データドライバ１１５及び液晶パネル１１６を有する。
【００１０】
高速応答回路１１１は、ホスト装置１０１から画像データを入力し、液晶パネル１１６を高速応答駆動するために画像データを補正する。タイミングコントローラ１１２は、補正された画像データを入力し、ゲートドライバ１１４及びデータドライバ１１５のタイミングを制御する。補正された画像データは、タイミングコントローラ１１２を介してデータドライバ１１５に供給される。画像データは、例えばそれぞれ８ビットの赤、緑及び青の画像データを含む。データドライバ１１５は、画像データ（階調値）に応じて、液晶駆動電圧を液晶パネル１１６に供給する。基準電源生成回路１１３は、画像データの階調値に対応する所定間隔の複数の基準電源電圧を生成し、データドライバ１１５に出力する。データドライバ１１５は、複数の基準電源電圧を基に、画像データの全階調値の液晶駆動電圧を生成し、画像データに応じた液晶駆動電圧を選択して液晶パネル１１６に出力する。
【００１１】
液晶パネル１１６は、二次元配列された複数の画素に対応する複数の薄膜トランジスタ（ＴＦＴ）１１７を有する。トランジスタ１１７は、ゲートがゲートドライバ１１４に接続され、ドレインがデータドライバ１１５に接続され、ソースが液晶（容量）１１８を介して共通電極１１９に接続される。
【００１２】
ゲートドライバ１１４は、二次元配列されたトランジスタ１１７を順次選択するためのゲートパルスをトランジスタ１１７のゲートに出力する。トランジスタ１１７は、ゲートにゲートパルスが供給されるとオンし、ドレインを介して液晶１１８に液晶駆動電圧が供給される。液晶１１８は、液晶駆動電圧に応じて透過率が変化し、輝度レベルが変化する。
【００１３】
図６は、入力画像データの階調値と液晶駆動電圧との関係の例を示すグラフである。データドライバ１１５は、この関係に従い、画像データから液晶駆動電圧への変換を行う。入力画像データは、例えば８ビットであり、０〜２５５の階調値を有する。
【００１４】
図３〜図５は、時間（フレーム）と液晶駆動電圧の関係を示す特性３０１、及び時間（フレーム）と輝度レベルの関係を示す特性３０２を示す。
【００１５】
図３において、１フレーム目において、画像データがＤａからＤｂへ変化すると、液晶駆動電圧はＶａからＶｂへ変化する。この際、輝度がＬａからＬｂに変化するが、液晶の応答が遅いために目標とする輝度Ｌｂまで変化が完了するには数フレームかかってしまう。例えば、３フレーム目の始点において、輝度がＬｂに到達する。
【００１６】
一方、図４に示すように、１フレーム目で液晶パネルに電圧ＶａからＶｃに変化する電圧を印加すると、２フレーム目で輝度がＬｂに到達し、３フレーム目で輝度がＬｃに到達する。ここで、電圧Ｖｃは、画像データＤｃに対応する液晶駆動電圧であり、電圧Ｖｂより高い電圧である。
【００１７】
そこで、図５に示すように、入力画像データがＤａからＤｂへ変化する場合、画像データをＤａ→Ｄｃ→Ｄｂに変化するデータに補正する。１フレーム目の始点で電圧をＶａからＶｃに変化させ、２フレーム目の始点で電圧をＶｃからＶｂに変化させる。これにより、１フレーム目の始点では輝度がＬａ、２フレーム目の始点以降では輝度がＬｂになる。これにより、液晶の高速応答駆動が可能になる。
【００１８】
図２は、図５の動作を実現するための高速応答回路１１１（図１）の構成例を示すブロック図である。高速応答回路１１１は、処理回路２０１、フレームメモリ（ＳＤＲＡＭ）２０２及びＲＯＭ２０３を有する。画像データＳ１は、それぞれｍビットの赤、緑及び青の画像データが並列に高速応答回路１１１に入力される。画像データＳ２は、ｍビットの画像データＳ１のうちの上位ｎビット（ｎ＜ｍ）からなる画像データである。図１０を参照して、画像データＳ１と画像データＳ２との関係を説明する。
【００１９】
図１０は、入力画像データの階調値と液晶駆動電圧との関係の例を示すグラフである。実線は、ｍビットの画像データＳ１に対応する。実線上の黒点は、ｎビットの画像データＳ２に対応する。画像データＳ２は、画像データＳ１から等間隔にマッピングし、量子化されていることになる。
【００２０】
図２において、画像データＳ２は、フレームメモリ２０２に書き込まれる。フレームメモリ２０２には、１フレーム分の画像データＳ２が記憶される。画像データＳ２は、画像データＳ１よりもビット数が少ないので、フレームメモリ２０２の容量を小さくすることができる。
【００２１】
フレームメモリ２０２は、画像データＳ２を１フレーム分遅延し、画像データＳ３を出力する。比較回路２１１は、現フレームの画像データＳ２及び前フレームの画像データＳ３を比較し、その差分データＳ４を出力する。例えば、図５において、１フレーム目の現フレームデータＳ２がデータＤｂであり、前フレームデータＳ３がデータＤａである。差分データＳ４は、Ｄｂ−Ｄａである。
【００２２】
補正テーブル２１２は、画像データＳ３に応じて、差分データＳ４を補正し、差分データＳ５を出力する。例えば、図５に示すように、１フレーム目の始点で画像データをＤａからＤｃへ変化させ、２フレーム目の始点で画像データをＤｃからＤｂへ変化させる。すなわち、補正テーブル２１２は、差分データＳ４としてＤｂ−Ｄａが入力されると、差分データＳ５としてＤｃ−Ｄｂを出力する。次フレームでは、差分データＳ５として０を出力する。補正テーブル２１２は、予めＲＯＭ２０３から補正データを読み込んでいる。
【００２３】
補正演算回路２１３は、加算回路であり、画像データＳ１と差分データＳ５とを加算し、画像データＳ６を出力する。例えば、図５に示すように、画像データＳ１はＤｂであり、差分データＳ５はＤｃ−Ｄｂであり、画像データＳ６はＤｃである。以上により、図５に示す高速応答駆動を実現することができる。
【００２４】
図７は、図６と同様に、入力画像データの階調値と液晶駆動電圧との関係の例を示すグラフである。入力画像データの階調値が０から５０に変化した場合の液晶駆動電圧の電圧変化量はΔＶ１であり、入力画像データの階調値が５０から１００に変化した場合の液晶駆動電圧の電圧変化量はΔＶ２である。両者の階調変化量は共に同じ５０であるが、ΔＶ１は、ΔＶ２よりも極めて大きい。つまり、階調変化量が同じでも、階調の絶対値によって、液晶駆動電圧の変化量は異なる。
【００２５】
高速応答駆動は、画像データ変化に適した液晶駆動電圧を印加する方法であるから、精度の高い高速応答駆動をするには、電圧変化量の大きい領域においては細かく画像データＳ２を残しておく必要がある。すなわち、ΔＶ１付近では細かく画像データＳ２を残しておく必要がある。
【００２６】
精度を高くするには、画像データＳ２のビット数を増やす方法が考えられるが、フレームメモリ２０２、比較回路２１１及び補正テーブル２１２等の回路規模が大きくなってしまう。また、フレームメモリ２０２も、一般的には規格化されたビット数があるため、ビット数が１ランク多いフレームメモリを使用しなければならなくなりコストアップにつながる。以下、上記の課題を解決するための実施形態を説明する。
【００２７】
（第１の実施形態）
図９は、本発明の第１の実施形態による高速応答回路１１１（図１）の構成例を示すブロック図であり、図２に対してルックアップテーブル９０１を追加したものである。以下、図９の高速応答回路が図２のものと異なる点を説明する。
【００２８】
ルックアップテーブル９０１は、ｍビットの画像データＳ１１をｎビットの画像データＳ１２に変換する。画像データＳ１１は、それぞれｍビットの赤、緑及び青の画像データである。ｎビットは、ｍビットより少ないビット数である。図１１を参照して、画像データＳ１と画像データＳ２との関係を説明する。
【００２９】
図１１は、入力画像データの階調値と液晶駆動電圧との関係の例を示すグラフである。実線は、ｍビットの画像データＳ１に対応する。実線上の黒点は、ｎビットの画像データＳ２に対応する。画像データＳ２は、画像データＳ１から不等間隔にマッピングされる。
【００３０】
ルックアップテーブル９０１は、画像データＳ１１と画像データＳ１２との対応関係を記憶する変換テーブルであり、画像データＳ１１を不等間隔で画像データＳ１２にマッピングする。また、ルックアップテーブル９０１は、画像データＳ１２に対応する液晶駆動電圧レベル（図１１の縦軸）が等間隔になるように画像データＳ１１を画像データＳ１２にマッピングする。液晶駆動電圧の変化量が同じであれば、液晶駆動応答速度が同じになる場合には、このマッピングでよい。そうでない場合には、ルックアップテーブル９０１は、画像データＳ１２に対応する液晶駆動電圧レベル変化の応答速度が等間隔になるように画像データＳ１１を画像データＳ１２にマッピングすればよい。これにより、画像データと液晶駆動電圧との関係曲線において、急峻に変化する部分では細かく、なだらかに変化する部分では粗くなるように画像データＳ１２へ変換することができる。すなわち、重要部分での解像度を高め、高画質表示が可能になる。
【００３１】
図９において、画像データＳ１２は、フレームメモリ２０２に書き込まれる。フレームメモリ２０２には、１フレーム分の画像データＳ１２が記憶される。例えば、画像データＳ１１は、それぞれ８ビットの赤、緑及び青の画像データである。画像データＳ２は、赤が５ビット、緑が６ビット、青が５ビットであり、合計１６ビットとなり汎用のメモリサイズに効率良く格納することができる。緑は、赤及び青の比べて、輝度への影響が大きく、重要な色情報であるため、ビット数を多くする。フレームメモリ２０２は、画像データＳ１２を１フレーム分遅延し、画像データＳ１３を出力する。比較回路２１１は、現フレームの画像データＳ１２及び前フレームの画像データＳ１３を比較し、その差分データＳ１４を画素単位で出力する。
【００３２】
補正テーブル２１２は、画像データＳ１３に応じて、差分データＳ１４を補正し、差分データＳ１５を出力する。補正テーブル２１２は、予めＲＯＭ２０３から補正データを読み込んでいる。なお、補正テーブル２１２は、画像データＳ１３の代わりに、画像データＳ１１又はＳ１２に応じて補正してもよい。補正演算回路２１３は、加算回路であり、画像データＳ１１と差分データＳ１５とを加算し、画像データＳ１６を出力する。以上により、図５に示す高速応答駆動を実現することができる。
【００３３】
図２の高速応答回路は、図１０に示すように、入力画像データの階調軸（図１０の横軸）において等間隔になるような画像データＳ２をフレームメモリ２０２に格納することになる。細かく画像データＳ２を残しておくべき部分においても等間隔で画像データＳ２を取っている。画像データＳ２のビット数を増やすと、回路規模が大きくなり、１ランク上のフレームメモリ２０２を使う必要がある。また、画像データＳ２において細かくとらなくてもよい部分も細分化され非効率的である。
【００３４】
これに対し、図９の高速応答回路は、図１１に示すように、液晶駆動電圧軸（図１１の縦軸）において等間隔になるような画像データＳ１２をフレームメモリ２０２に格納することになる。これにより、画像データＳ１２において、細かくデータをとるべき部分は多くデータを残し、そうでない部分はデータを粗くとっている。ルックアップテーブル９０１を用いることによって、ビット数を増やすことなく最適な画像データＳ１２をフレームメモリ２０２に残すことができるようになる。
【００３５】
液晶の応答は、輝度レベルで考えるため、赤、緑、青で同じ出力ビット数のルックアップテーブル９０１を用いてもよいが、フレームメモリ２０２のサイズの関係で、輝度が高い緑だけビット数が多いルックアップテーブル９０１とすることによって、より精度を高くすることができる。使用例を挙げると、汎用のフレームメモリ２０２は、１６ビット及び３２ビット等という様に対応しているビット数が決まっている。１６ビットのフレームメモリ２０２を使用し、赤、緑、青で同じビット数出力のルックアップテーブル９０１にした場合は、赤、緑及び青が各５ビットとなり、１ビット余りが生じる。そこで、赤及び青は５ビット、緑は６ビットとすればロスなくフレームメモリ２０２を使用でき、かつ精度の高い高速応答駆動を実現できる。
【００３６】
（第２の実施形態）
本発明の第２の実施形態を説明する。図１の基準電源生成回路１１３は、デジタルアナログ変換（ＤＡＣ）型アンプ等により構成することができる。ＤＡＣ型アンプ１１３は、複数種類の基準電源電圧（液晶基準駆動電圧）群を生成可能であり、制御信号に応じて生成する基準電源電圧群を変化させることができる。表示画像によって、ＤＡＣ型アンプ１１３の基準電源電圧を変化させ、ガンマ特性を切り替えることができる。その詳細を、図１３（Ａ）及び（Ｂ）を参照しながら説明する。
【００３７】
図１３（Ａ）は基準電源生成回路（ＤＡＣ型アンプ）１１３及びその制御回路１３０１の構成例を示し、図１３（Ｂ）はガンマ特性の例を示す。ガンマ特性は、入力画像データの階調値と輝度レベルとの関係を示す特性である。
【００３８】
制御回路１３０１は、画像データＳ２１の１フレームデータの階調分布を解析し、ガンマ特性信号Ｓ２８を出力する。例えば、０〜２５５の階調範囲内で中間部分が多い場合には、その部分の量子化を細かくするために、ガンマ特性１３１２を選択する。逆に、０〜２５５の階調範囲内で小さい値と大きい値が多い場合（例えば、白と黒の画素のみの場合）には、そのコントラストを高めるために、ガンマ特性１３１１を選択する。基準電源生成回路１１３は、選択されたガンマ特性信号Ｓ２８に応じて、ガンマ特性１３１１又は１３１２を選択的に実現するための基準電源電圧群を生成する。
【００３９】
図８は、ガンマ特性（基準電源電圧群）を切り替えた場合の入力画像階調値と液晶駆動電圧との関係の例を示すグラフである。２種類の特性８０１及び８０２は、２種類のガンマ特性（図１３（Ｂ）参照）に対応する。実際には、基準電源生成回路１１３のＤＡＣの精度による組み合わせの特性が存在するが、ここでは便宜的に２種類の特性８０１及び８０２を示す。
【００４０】
特性８０１において、入力画像データが０階調から５０階調に変化した場合の液晶駆動電圧の差はΔＶ１１である。特性８０２において、同じく入力画像データが０階調から５０階調に変化した場合の液晶駆動電圧の差はΔＶ１２である。ΔＶ１１及びΔＶ１２は、明らかに異なっている。ここで、液晶の応答特性が問題になる。ΔＶ１１とΔＶ１２との間の補正量は単純な比例関係にはならないことがわかっている。したがって、図９のＲＯＭ２０３に持つべき補正データは特性８０１用の補正データ及び特性８０２用の補正データの両方が必要になり、必要な補正データ量が２倍になる。また、実際の液晶駆動においては、２種類の特性８０１及び８０２だけではなく、もっと数多くの特性が必要となる可能性があるため、各特性の補正データをＲＯＭ２０３に格納するという方式では極めて効率が悪く現実的ではない。その問題を解決するための高速応答回路を、図１２に示す。
【００４１】
図１２は、本発明の第２の実施形態による高速応答回路１１１（図１）の構成例を示すブロック図であり、図９に対して基準電源変換演算部１２０１及び逆変換ルックアップテーブル１２０２を追加したものである。以下、図１２の高速応答回路が図９のものと異なる点を説明する。
【００４２】
図１３（Ａ）の基準電源生成回路１１３は、例えばＤＡＣ型アンプであり、制御信号Ｓ２８に応じて生成する基準電源電圧群を変化させる。図１２において、それに伴い、基準電源変換演算部１２０１は、同じ制御信号Ｓ２８に応じて、ルックアップテーブル９０１の内容を演算して書き換える。ルックアップテーブル９０１は、ｍビットの画像データＳ２１をｎビット（ｎ＜ｍ）の画像データＳ２２に変換する。
【００４３】
図１４は、図８に対応し、ルックアップテーブル９０１に選択的に書き込まれる２種類の特性８０１及び８０２のデータの例を示す。実線及び破線は、ｍビットの画像データＳ２１に対応する。実線及び破線上の黒点は、ｎビットの画像データＳ２２に対応する。第１の実施形態（図１１）と同様に、画像データＳ２２に対応する液晶駆動電圧レベル（図１４の縦軸）が等間隔になるように画像データＳ２１を画像データＳ２２にマッピングする。例えば特性８０１から特性８０２に変更する場合、変更前の特性８０１と変更後の特性８０２において、液晶駆動電圧が等しくなるように、ルックアップテーブル９０１が設定される。
【００４４】
基準電源生成回路１１３のＤＡＣ及びデータドライバ１１５内の基準電源生成部は、抵抗分圧回路となっているため、基準電源変換演算部１２０１は単純な計算でルックアップテーブル９０１の内容を変更することができる。
【００４５】
画像データＳ２２は、フレームメモリ２０２に書き込まれる。フレームメモリ２０２には、１フレーム分の画像データＳ２２が記憶される。フレームメモリ２０２は、画像データＳ２２を１フレーム分遅延し、画像データＳ２３を出力する。比較回路２１１は、現フレームの画像データＳ２２及び前フレームの画像データＳ２３を比較し、その差分データＳ２４を出力する。
【００４６】
ここで、差分データＳ２４は、特性８０１及び８０２によって異なる値になってしまう。特性８０１及び８０２とで共通の補正テーブル２１２を使用可能にするために、逆変換ルックアップテーブル１２０２を設ける。
【００４７】
逆変換ルックアップテーブル１２０２は、画像データＳ２３に応じて、差分データＳ２４を逆変換し、差分データＳ２５を出力する。逆変換ルックアップテーブル１２０２は、ルックアップテーブル９０１の変換に対して逆変換を行う。差分データＳ２４は、特性８０１及び８０２のいずれであっても、同じ入力画像データＳ２１のレベルに逆変換される。基準電源変換演算部１２０１は、制御信号Ｓ２８に応じて、ルックアップテーブル９０１及び１２０２の内容を演算して対で書き換える。なお、逆変換ルックアップテーブル１２０２は、画像データＳ２３の代わりに、画像データＳ２１又はＳ２２に応じて逆変換してもよい。
【００４８】
補正テーブル２１２は、特性８０１及び８０２とで共通の１種類の補正データを格納し、画像データＳ２１に応じて、差分データＳ２５を補正し、差分データＳ２６を出力する。なお、補正テーブル２１２は、画像データＳ２１の代わりに、画像データＳ２２又はＳ２３に応じて補正してもよい。補正演算回路２１３は、画像データＳ２１と差分データＳ２６とを加算し、画像データＳ２７を出力する。以上により、図５に示す高速応答駆動を実現することができる。
【００４９】
第２の実施形態によれば、１フレーム分の画像データに応じて、フレーム毎にガンマ特性を切り替えることができる。画像データをルックアップテーブル９０１で変換した後、逆変換ルックアップテーブル１２０２で逆変換することにより、共通の補正テーブル２１２を使用することができる。特性８０１及び８０２に応じて、異なる補正テーブル２１２を設ける必要がなくなる。特に、切り替え可能な特性数が多くなると、この効果は大きい。ＲＯＭ２０３は、補正テーブル２１２を切り替えるための膨大な補正データを記憶する必要がなくなる。
【００５０】
以上のように、第１及び第２の実施形態によれば、第１の画像データをビット数の少ない第２の画像データに変換することにより、フレームメモリ２０２の容量を小さくすることができる。また、図１１の画像データと液晶駆動電圧との関係曲線において、急峻に変化する部分では細かく、なだらかに変化する部分では粗くなるように画像データのマッピングをする。すなわち、重要部分での解像度を高め、高画質表示が可能になる。また、補正テーブル２１２で差分データを補正することにより、図５に示すように、液晶の高速応答駆動を行うことができる。
【００５１】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００５２】
本発明の実施形態は、例えば以下のように種々の適用が可能である。
【００５３】
（付記１）
第１の画像データをビット数の少ない第２の画像データに変換する変換回路と、
前記第２の画像データを記憶するためのフレームメモリと、
前記変換される現フレームの第２の画像データと前記フレームメモリから出力される前フレームの第３の画像データとの差分データを画素単位で出力する差分回路と、
前記第１〜第３のいずれかの画像データに応じて、前記差分データを補正する補正回路と、
前記補正された差分データと前記第１の画像データとを加算する加算回路と
を有する液晶表示装置。
（付記２）
前記変換回路は、第１の画像データと第２の画像データとの対応関係を記憶する変換テーブルである付記１記載の液晶表示装置。
（付記３）
前記変換回路は、第１の画像データを不等間隔で第２の画像データにマッピングする付記１記載の液晶表示装置。
（付記４）
前記変換回路は、第２の画像データに対応する液晶駆動電圧レベルが等間隔になるように第１の画像データを第２の画像データにマッピングする付記３記載の液晶表示装置。
（付記５）
前記変換回路は、第２の画像データに対応する液晶駆動電圧レベル変化の応答速度が等間隔になるように第１の画像データを第２の画像データにマッピングする付記３記載の液晶表示装置。
（付記６）
前記変換回路は、画像データと液晶駆動電圧との関係が変化した場合に、第１の画像データから第２の画像データへのマッピング方法を変化させる付記１記載の液晶表示装置。
（付記７）
前記変換回路は、フレーム毎に異なるマッピングを行うことが可能である付記１記載の液晶表示装置。
（付記８）
さらに、前記第１〜第３のいずれかの画像データに応じて、前記差分データを逆変換する逆変換回路を有し、
前記補正回路は、前記逆変換された差分データを補正する付記１記載の液晶表示装置。
（付記９）
さらに、制御信号に応じて前記変換回路の変換方法及び前記逆変換回路の逆変換方法を対で変化させる制御回路を有する付記８記載の液晶表示装置。
（付記１０）
前記制御回路は、画像データと液晶駆動電圧との関係が変化した場合に、前記変換回路の変換方法及び前記逆変換回路の逆変換方法を対で変化させる付記９記載の液晶表示装置。
（付記１１）
前記変換回路及び前記逆変換回路は、フレーム毎に異なる変換及び逆変換を行うことが可能である付記１０記載の液晶表示装置。
（付記１２）
前記制御回路は、前記第１又は第２の画像データの１フレームデータの階調分布に応じて、前記変換方法及び前記逆変換方法を決める付記１１記載の液晶表示装置。
（付記１３）
さらに、複数種類の液晶基準駆動電圧群を生成可能な基準電圧生成回路を有し、
前記制御回路は、制御信号に応じて生成する液晶基準駆動電圧群を変化させる付記１２記載の液晶表示装置。
（付記１４）
前記基準電圧生成回路は、デジタルアナログ変換型アンプである付記１３記載の液晶表示装置。
（付記１５）
前記変換回路は、第１の画像データを不等間隔で第２の画像データにマッピングする付記１４記載の液晶表示装置。
（付記１６）
前記変換回路は、第２の画像データに対応する液晶駆動電圧レベルが等間隔になるように第１の画像データを第２の画像データにマッピングする付記１５記載の液晶表示装置。
（付記１７）
前記変換回路は、第２の画像データに対応する液晶駆動電圧レベル変化の応答速度が等間隔になるように第１の画像データを第２の画像データにマッピングする付記１５記載の液晶表示装置。
（付記１８）
前記第１〜第３の画像データは、赤、緑及び青の画像データを含み、
前記赤、緑及び青の画像データは、すべてが同じビット数ではない付記１記載の液晶表示装置。
（付記１９）
前記緑の画像データは、前記赤及び青の画像データよりもビット数が多い付記１８記載の液晶表示装置。
（付記２０）
第１の画像データをビット数の少ない第２の画像データに変換する変換ステップと、
前記第２の画像データをフレームメモリに記憶する記憶ステップと、
前記変換される現フレームの第２の画像データと前記フレームメモリから出力される前フレームの第３の画像データとの差分データを画素単位で出力する出力ステップと、
前記第１〜第３のいずれかの画像データに応じて、前記差分データを補正する補正ステップと、
前記補正された差分データと前記第１の画像データとを加算する加算ステップと
を有する液晶表示装置の処理方法。
【図面の簡単な説明】
【００５４】
【図１】本発明の実施形態によるホスト装置及び液晶表示装置の構成例を示すブロック図である。
【図２】高速応答回路の構成例を示すブロック図である。
【図３】時間（フレーム）と液晶駆動電圧の関係及び時間（フレーム）と輝度レベルの関係を示す図である。
【図４】時間（フレーム）と液晶駆動電圧の関係及び時間（フレーム）と輝度レベルの関係を示す図である。
【図５】時間（フレーム）と液晶駆動電圧の関係及び時間（フレーム）と輝度レベルの関係を示す図である。
【図６】入力画像データの階調値と液晶駆動電圧との関係の例を示すグラフである。
【図７】入力画像データの階調値と液晶駆動電圧との関係の例を示すグラフである。
【図８】ガンマ特性を切り替えた場合の入力画像階調値と液晶駆動電圧との関係の例を示すグラフである。
【図９】本発明の第１の実施形態による高速応答回路の構成例を示すブロック図である。
【図１０】入力画像データの階調値と液晶駆動電圧との関係の例を示すグラフである。
【図１１】入力画像データの階調値と液晶駆動電圧との関係の例を示すグラフである。
【図１２】本発明の第２の実施形態による高速応答回路の構成例を示すブロック図である。
【図１３】図１３（Ａ）は基準電源生成回路及びその制御回路の構成例を示すブロック図、図１３（Ｂ）はガンマ特性の例を示すグラフである。
【図１４】ガンマ特性を切り替えた場合の入力画像階調値と液晶駆動電圧との関係の例を示すグラフである。
【符号の説明】
【００５５】
１０１  ホスト装置
１０２  液晶表示装置
１１１  高速応答回路
１１２  タイミングコントローラ
１１３  基準電源生成回路
１１４  ゲートドライバ
１１５  データドライバ
１１６  液晶パネル
１１７  薄膜トランジスタ
１１８  液晶
１１９  共通電極
２０１  処理回路
２０２  フレームメモリ
２０３  ＲＯＭ
２１１  比較回路
２１２  補正テーブル
２１３  補正演算回路
９０１  ルックアップテーブル
１２０１  基準電源変換演算部
１２０２  逆変換ルックアップテーブル
【図１】
2005316146.tif 000003
【図２】
2005316146.tif 000004
【図３】
2005316146.tif 000005
【図４】
2005316146.tif 000006
【図５】
2005316146.tif 000007
【図６】
2005316146.tif 000008
【図７】
2005316146.tif 000009
【図８】
2005316146.tif 000010
【図９】
2005316146.tif 000011
【図１０】
2005316146.tif 000012
【図１１】
2005316146.tif 000013
【図１２】
2005316146.tif 000014
【図１３】
2005316146.tif 000015
【図１４】
2005316146.tif 000016