(57)【要約】【課題】  フレーム同期信号用の配線を増やすことなく表示品位を向上させることができる電気光学装置及び電子機器を提供する。【解決手段】  書き込みアドレスＷＡに基づいて、開始信号ＳＳを生成する走査開始信号発生回路１６を備えた。そして、その生成された開始信号ＳＳに基づいて走査線駆動回路１３が走査線の選択駆動を、データ線駆動回路１４がその選択された走査線上の各画素にデータ信号ＶＤ１〜ＶＤｍの供給を、読み出しアドレスカウンタ１５Ｒに基づくフレームメモリＦＭが読み出しを、それぞれ開始するようにした。【選択図】      図１
2005077910.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線との交差に応じた位置に備えられる電気光学素子を含む画素と、画像データを記憶する画像メモリと、を備えた電気光学装置の駆動方法において、
前記画像メモリに前記画像データを書き込む書き込み速度に基づいて、同画像メモリに記憶した画像データの読み出しを開始するとともに、前記走査線の選択を開始するようにしたことを特徴とする電気光学装置の駆動方法。
【請求項２】
複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線との交差に応じた位置に備えられる電気光学素子を含む画素と、画像データを記憶する画像メモリと、を備えた電気光学装置の駆動方法において、
前記画像メモリに前記画像データを書き込む書き込み速度と前記画像メモリから前記画像データを読み出す読み出し速度とを比較する工程と、
前記書き込み速度と前記読み出し速度との比較の結果に基づいて、前記画像メモリから前記画像データの読み出しを開始するタイミングを算出する工程と、
前記書き込み速度と前記読み出し速度との比較の結果に基づいて、前記走査線の選択を開始するタイミングを算出する工程と
を備えたことを特徴とする電気光学装置の駆動方法。
【請求項３】
請求項２に記載の電気光学装置の駆動方法において、
前記書き込み速度と前記読み出し速度とを比較して、前記読み出し速度が前記書き込み速度より速いと判断した場合、前記画像メモリから前記画像データの読み出しを開始するタイミングを前記読み出し速度と前記書き込み速度との差に応じて前記画像データの書き込み開始時点から遅らせて読み出すようにしたことを特徴とする電気光学装置の駆動方法。
【請求項４】
複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線との交差に応じた位置に備えられる電気光学素子を含む画素と、
画像データを記憶する画像メモリと、
前記画像データを前記画像メモリの所定のアドレスに書き込むためのアドレスを作成する書き込みアドレスカウンタと、
前記画像データを前記画像メモリの所定のアドレスから読み出すためのアドレスを作成する読み出しアドレスカウンタと、
前記画像メモリから前記読み出しアドレスカウンタに基づいて読み出された前記画像データに基づいてデータ信号を作成し、その作成したデータ信号をデータ線に出力するデータ線駆動回路と、
を備えた電気光学装置において、
前記画像メモリから前記画像データの読み出しを開始するタイミングを、前記書き込みアドレスカウンタのアドレスカウント値に基づいて決定する開始信号発生回路を設けたことを特徴とする電気光学装置。
【請求項５】
請求項４に記載の電気光学装置において、
前記開始信号発生回路は、前記書き込みアドレスカウンタに基づいて前記画像メモリに前記画像データを書き込む書き込み速度を求め、その書き込み速度と予め設定された前記画像メモリから前記画像データを読み出す読み出し速度とを比較し、その比較結果に基づいて前記複数の走査線の選択と読み出しアドレスカウンタの動作とを開始させるための開始信号を生成し出力することを特徴とする電気光学装置。
【請求項６】
請求項４に記載の電気光学装置において、
前記書き込みアドレスカウンタのアドレスカウント値が予め定めた値になったとき、一致信号を出力する一致回路を備え、
前記開始信号発生回路は、その一致回路からの前記一致信号に応答して前記開始信号を生成し出力することを特徴とする電気光学装置。
【請求項７】
請求項５又は６に記載の電気光学装置において、
前記開始信号発生回路は、その一致回路からの前記一致信号が予め定めた時間経過しても出力されない時、前記開始信号を生成し出力することを特徴とする電気光学装置。
【請求項８】
請求項４乃至７のいずれか１つに記載の電気光学装置において、
前記電気光学素子は、その発光層が有機材料で構成された有機ＥＬ素子であることを特徴する電気光学装置。
【請求項９】
請求項１乃至３のいずれか１つに記載の電気光学装置の駆動方法を用いた電子機器。
【請求項１０】
請求項４乃至８のいずれか１つに記載の電気光学装置を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置の駆動方法、電気光学装置及び電子機器に関するものである。
【背景技術】
【０００２】
近年、液晶素子、有機ＥＬ素子、電気泳動素子、電子放出素子といった電気光学素子を備えた電気光学装置としての表示ディスプレイが注目されている。この種の表示ディスプレイで、画像デジタルデータを、例えば、１フレーム毎に記憶するフレームメモリを備えているものも多い。例えば、携帯電話や携帯型情報端末に使われる表示ディスプレイでは、表示パネルを駆動する回路にフレームメモリを備える場合が多い。携帯電話では、限られた電源容量で、所謂待ち受け画面を数百時間にわたって表示する必要があるから、表示ディスプレイは低消費電力であることが要求される。表示パネルを駆動する回路にフレームメモリを設けることで、静止画表示時に画像デジタルデータを転送する必要をなくし、画像デジタルデータの転送に関わる消費電力を低減している。
【０００３】
図８は、従来のフレームメモリＦＭを内蔵した表示ディスプレイ１０ｂの電気的構成を示すブロック回路図である。フレームメモリＦＭには、画像デジタルデータＤが所定の書き込みタイミングで書き込まれて記憶される。そして、その記憶された画像デジタルデータＤは所定の読み出しタイミングで読み出され、その読み出された画像デジタルデータＤが順次アナログデータ信号ＶＤ1〜ＶＤｍに変換され対応する画素に出力されるようにな
っている。そして、画素に設けられた電気光学素子が前記アナログデータ信号ＶＤ１〜ＶＤｍに応じて制御されることで表示パネル１２上に所望の画像が表示されるようになっている。
【０００４】
図９は、フレームメモリＦＭにおける走査線毎の画像デジタルデータＤの書き込みのタイミングと各走査線の選択のタイミングとを示した図である。図９で示すタイミングで動作する表示ディスプレイは、説明の便宜上、１０本の走査線で構成されたディスプレイとする。また、図９で示すタイミングで動作する表示ディスプレイは、例えば、画像デジタルデータＤをフレームメモリＦＭに書き込ませるためのインターフェース等の処理速度が遅いために、画像デジタルデータＤの書き込み期間が読み出し期間より長い、即ち、書き込み速度が読み出し速度より遅いディスプレイである。また、このことに応じて、１走査線分の画像デジタルデータＤの書き込み期間Ｔｗが走査線の選択期間Ｔｓより長くなる。
【０００５】
図９に示すように、１〜４番目の走査線が選択されるまでは、フレームメモリＦＭには１〜４番目の走査線に対応した画像デジタルデータ（ラインデータ）がフレームメモリＦＭに書き込まれている。従って、１〜４番目の走査線に対応した各画素には前記フレームメモリＦＭに書き込まれた画像デジタルデータＤが順次読み出される。そして、１〜４番目の走査線に対応した各画素はその読み出された画像デジタルデータＤに基づいて制御される。
【０００６】
一方、５〜１０番目の走査線が選択されるまでは、フレームメモリＦＭには５〜１０番目の走査線に対応した走査線毎の画像デジタルデータＤ（ラインデータ）がフレームメモリＦＭに書き込まれていない。つまり、書き込み速度が読み出し速度より遅いために、５番目の走査線が選択されたときには、前記フレームメモリＦＭにはその５番目の走査線に対応した画像デジタルデータＤが書き込まれておらず、その１フレーム前の画像デジタルデータＤが記憶されている。このため、この５番目以降の走査線に対応した各画素には、１フレーム前の５番目以降の走査線に対応した画像デジタルデータＤが読み出されてしまう。従って、５番目以降の走査線に対応した各画素は、１フレーム前の画像デジタルデー
タＤに基づいて制御される。
【０００７】
図１０は、上記のような、書き込み速度が読み出し速度より遅い表示ディスプレイに表示される画像の一例である。図１０におけるＦ１は、書き込まれる新たな画像デジタルデータに対応する画像である。Ｆ２は、１フレーム前にフレームメモリに書き込まれていた画像デジタルデータに新たな画像デジタルデータＦ１が一部だけ上書された状態に対応する画像である。Ｆ３は、表示パネル部上に、実際に表示される画像である。図１０に示すように、１〜１０番目の走査線が全て選択されたことで表示された１フレームの画像Ｆ３１には、先に書き込まれた１フレーム前の画像デジタルデータに応じた画像と、新たに書き込まれた画像デジタルデータに応じた画像とが混在する。
【０００８】
このように、表示される画像が、その１フレーム前の画像と混在して表示されるため、画像の表示品位が劣化してしまう。この画像の表示品位の劣化は、特に、動画を表示する場合において顕著になる。図１０は、物体が左から右に移動する動画を表示する場合と見なすことができるが、表示した動画の形が崩れてしまっていることがわかる。
【０００９】
また、図１０で示したのとは逆に、書き込み速度が読み出し速度より速い場合でも、１フレーム前の画像と、新しい画像とが混在して表示される問題が発生する場合がある。図１１は、画像デジタルデータの書き込み期間Ｔｗが読み出し期間Ｔｓより短い、即ち、書き込み速度が読み出し速度より速いディスプレイの、走査線毎の画像デジタルデータＤの書き込みのタイミングと各走査線の選択のタイミングとを示した図である。１〜３番目の走査線が選択される間は、１フレーム前の画像デジタルデータＤに対応した画像が表示されるのに対し、４〜１０番目の走査線が選択される間は、新しい画像デジタルデータＤに対応した画像が表示パネル部１２に表示される。従って、１フレーム前の画像と、新しい画像とが混在して表示される問題が発生してしまう。
【００１０】
そこで、フレームメモリＦＭから出力される画像デジタルデータＤをアナログデータ信号ＶＤ1〜ＶＤｍに変換するデータ線駆動回路１４側、走査信号を作成する走査線駆動回
路１３側、またはこれら駆動回路１３，１４を制御する制御回路１１側から、フレーム同期信号ＦＳを出力する。そして、フレームメモリＦＭに書き込む画像デジタルデータＤを送出する側で前記フレーム同期信号ＦＳを受け取り、そのフレーム同期信号ＦＳに従ってフレームメモリへの書き込みを開始するようにした表示ディスプレイが知られている。図８はこのような表示ディスプレイを示している。このようにすることで、たとえ、書き込み速度が読み出し速度と異なっていても、フレームメモリＦＭへの画像デジタルデータＤの書き込みが走査線の選択を追い越したり、追い越されたりすることを避けることができる。従って、その表示パネル部１２上には１フレーム前の画像デジタルデータに応じた画像と新しい画像デジタルデータに応じた画像とが混在して画像が表示されることはない（例えば、特許文献１）。
【特許文献１】特開２００２−１０８２６８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記特許文献１に記載の発明に基づいた表示ディスプレイにおいては、フレームメモリに書き込む画像デジタルデータを送出する側の回路に、フレーム同期信号を出力する必要がある。従って、フレーム同期信号用の配線が新たに必要になってしまう問題がある。
【００１２】
また、フレームメモリに書き込む画像デジタルデータを送出する側にマイクロコントローラを利用する場合、マイクロコントローラがフレーム同期信号を受信した時点で、データ転送用のバスが別の処理で占有されていたり、より優先度の高い処理が実行されていたりする。すると、画像デジタルデータの書き込みが遅れてしまい、画像デジタルデータの
書き込みと、走査線の選択との同期が崩れてしまい、結果として画像の混在が発生してしまう。これを避けるためには、マイクロコントローラにおいて、フレーム同期信号の処理の優先度を上げねばならず、マイクロコントローラにとって処理の負担が大きくなるという問題があった。
【００１３】
さらに、図１２に示すように、走査線の選択が一定の時間をおいて定期的に開始されていて、フレームメモリへの書き込みに必要な時間が、あるフレームの開始点から次のフレームの開始点までの時間よりも長い場合、上記特許文献１に記載の発明では画像が混在してしまう問題を解決できなかった。
【００１４】
本発明は上記問題点を解消するためになされたものであって、その目的は、フレーム同期信号用の配線を増やすことなく表示品位を向上させることができる電気光学装置及び電子機器を提供すること、フレームメモリへ画像デジタルデータデータを送出する側の回路の負担を増大させることなく表示品位を向上させることができる電気光学装置及び電子機器を提供すること、フレームメモリへの画像デジタルデータの書き込み時間が長い場合でも表示品質を向上させることができる電気光学装置及び電子機器を提供すること、にある。
【課題を解決するための手段】
【００１５】
本発明の電気光学装置の駆動方法は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線との交差に応じた位置に備えられる電気光学素子を含む画素と、画像データを記憶する画像メモリと、を備えた電気光学装置の駆動方法において、前記画像メモリに前記画像データを書き込む書き込み速度に基づいて、同画像メモリに記憶した画像データの読み出しを開始するとともに、前記走査線の選択を開始するようにした。
【００１６】
これによれば、書き込み速度に基づいて、その画像メモリからの読み出しの開始をするタイミングを制御ようにした。従って、表示される画像を書き込み速度に応じて制御できる。この結果、例えば、画像メモリからの画像データの読み出しの読み出し速度が前記書き込み速度より速いとき、その読み出しの開始のタイミングを適宜制御することで書き込みを追い越して行われないように制御することができる。
【００１７】
このことから、表示される画像が先の画像データによる１フレーム前の画像と混在して表示されるのを抑制することができる。また、従来のように、画像データを画像メモリに送出する側に同期信号を送る必要がないので、同期信号用の配線が不要となる。
【００１８】
本発明の電気光学装置の駆動方法は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線との交差に応じた位置に備えられる電気光学素子を含む画素と、画像データを記憶する画像メモリと、を備えた電気光学装置の駆動方法において、前記画像メモリに前記画像データを書き込む書き込み速度と前記画像メモリから前記画像データを読み出す読み出し速度とを比較する工程と、前記書き込み速度と前記読み出し速度との比較の結果に基づいて、前記画像メモリから前記画像データの読み出しを開始するタイミングを算出する工程と、前記書き込み速度と前記読み出し速度との比較の結果に基づいて、前記走査線の選択を開始するタイミングを算出する工程とを備えた。
【００１９】
これによれば、書き込み速度と読み出し速度とが異なる電気光学装置において、その書き込み速度と読み出し速度とを比較する。そして、たとえば、読み出し速度が書き込み速度より速いときは、画像メモリから画像データを読み出すタイミングを書き込み速度に基づいて、その画像メモリからの読み出しが書き込みを追い越して行われないように制御する。このようにすることで、表示される画像がその１フレーム前の画像と混在して表示されるのを抑制することができる。また、従来のように、画像データを画像メモリに送出す
る側の回路に同期信号を送る必要がないので、同期信号用の配線が不要となる。
【００２０】
この電気光学装置の駆動方法において、前記書き込み速度と前記読み出し速度とを比較して、前記読み出し速度が前記書き込み速度より速いと判断した場合、前記画像メモリから前記画像データの読み出しを開始するタイミングを前記読み出し速度と前記書き込み速度との差に応じて前記画像データの書き込み開始時点から遅らせて読み出すようにしてもよい。
【００２１】
これによれば、読み出し速度が書き込み速度より速いときは、書き込み速度に基づいて、その画像メモリからの画像データの読み出しを遅延して開始させることで、画像メモリからの読み出しがその書き込みを追い越して行われないようにする。このようにすることで、従来のように、画像データを画像メモリに送出する側に同期信号を送ることなく、前の画像と新しい画像とが混在して表示されることを防ぐことができる。結果として、同期信号用の配線が不要となる。また、画像データの書き込み開始を基に画像メモリからの画像データの読み出しが開始されるため、画像メモリへ画像データを送出する側の回路で同期信号を処理する必要がなくなる。よって、画像メモリへ画像データを送出する側の回路の負担が軽減される。さらに、画像データの書き込み開始を基に画像メモリからの画像データの読み出しが開始されるため、画像データの書き込み時間が長くても、前の画像と新しい画像とが混在して表示されることはない。
【００２２】
本発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線との交差に応じた位置に備えられる電気光学素子を含む画素と、画像データを記憶する画像メモリと、前記画像データを前記画像メモリの所定のアドレスに書き込むためのアドレスを作成する書き込みアドレスカウンタと、前記画像データを前記画像メモリの所定のアドレスから読み出すためのアドレスを作成する読み出しアドレスカウンタと、前記画像メモリから前記読み出しアドレスカウンタに基づいて読み出された前記画像データに基づいてデータ信号を作成し、その作成したデータ信号をデータ線に出力するデータ線駆動回路と、を備えた電気光学装置において、前記画像メモリから前記画像データの読み出しを開始するタイミングを、前記書き込みアドレスカウンタのアドレスカウント値に基づいて決定する開始信号発生回路を設けた。
【００２３】
これによれば、画像メモリに設けられている書き込みアドレスカウンタのアドレスカウント値に基づいて画像メモリから画像データを読み出すタイミングを決定するようにした。従って、従来のように同期信号を出力することなく、表示される画像がその１フレーム前の画像と混在して表示されるのを抑制することができる。従って、同期信号用の配線が不要となる。また、書き込みアドレスを基に画像メモリからの画像データの読み出しが開始されるため、画像メモリへ画像データを送出する側の回路で同期信号を処理する必要がなくなる。よって、画像メモリへ画像データを送出する側の回路の負担が軽減される。さらに、書き込みアドレスを基に画像メモリからの画像データの読み出しが開始されるため、画像データの書き込み時間が長くても、前の画像と新しい画像とが混在して表示されることはない。
【００２４】
また、書き込みアドレスカウンタは、従来から画像メモリを備えた電気光学装置には設けられているので、書き込みアドレスカウンタを新たに設計し備える必要はない。従って、その分の電気光学装置の生産コストが大きくなるのを抑制することができる。
【００２５】
この電気光学装置において、前記開始信号発生回路は、前記書き込みアドレスカウンタに基づいて前記画像メモリに前記画像データを書き込む書き込み速度を求め、その書き込み速度と予め設定された前記画像メモリから前記画像データを読み出す読み出し速度とを比較し、その比較結果に基づいて前記複数の走査線の選択と読み出しアドレスカウンタの
動作とを開始させるための開始信号を生成し出力するようにしてもよい。
【００２６】
これによれば、読み出し速度が書き込み速度より速いときは、走査線の選択を開始するタイミングを書き込み速度に基づいて決定することができる。このようにすることで、従来のように、画像データを画像メモリに送出する側に同期信号を送ることなく、前の画像と新しい画像とが混在して表示されることを防ぐことができる。従って、同期信号用の配線が不要となる。また、画像データの書き込み開始を基に画像メモリからの画像データの読み出しが開始されるため、画像メモリへ画像データを送出する側の回路で同期信号を処理する必要がなくなる。よって、画像メモリへ画像データを送出する側の回路の負担が軽減される。
【００２７】
また、書き込み速度に基づいて開始信号を生成しているので、書き込み速度が変化しても、前の画像と新しい画像とが混在して表示されることを防ぐことができる。
【００２８】
この電気光学装置において、前記書き込みアドレスカウンタのアドレスカウント値が予め定めた値になったとき、一致信号を出力する一致回路を備え、前記開始信号発生回路は、その一致回路からの前記一致信号に応答して前記開始信号を生成し出力するようにしてもよい。
【００２９】
これによれば、前記アドレスカウンタのアドレスカウント値が予め定めた値になったとき、走査線の選択を開始するタイミング、画素へデータ信号の供給を開始するタイミング、及び、画像メモリから画像データの読み出しを開始するタイミングを同期させることができる。
【００３０】
この電気光学装置において、前記開始信号発生回路は、その一致回路からの前記一致信号が予め定めた時間経過しても出力されない時、前記開始信号を生成し出力するようにしてもよい。
【００３１】
これによれば、予め定めた時間内に画像メモリへ画像データが入力されない場合においても、走査線の選択を開始させることができる。従って、例えば画像データを送信し直すことなく静止画像の表示を行うことができる。
【００３２】
この電気光学装置において、前記電気光学素子は、その発光層が有機材料で構成された有機ＥＬ素子であってもよい。
【００３３】
これによれば、電気光学素子が有機ＥＬ素子で構成された、所謂、有機ＥＬディスプレイにおいて、従来のように同期信号を出力することなく、表示される画像がその１フレーム前の画像と混在して表示されるのを抑制することができる。従って、同期信号用の配線を設ける必要がなくなる。
【００３４】
本発明の電子機器は、上記記載の電気光学装置の駆動方法を用いている。
【００３５】
これによれば、表示される画像がその１フレーム前の画像と混在して表示されるのを抑制して、表示品位の劣化を抑制することができるとともに、従来のものより画像メモリに画像データを送出する側の回路の負担を低減させて電子機器を駆動させることができる。
【００３６】
本発明の電子機器は、上記記載の電気光学装置を備えている。
【００３７】
これによれば、従来のように画像メモリに画像データを送出する側の回路に同期信号を出力することなく、表示される画像がその１フレーム前の画像と混在して表示されるのを
抑制する電子機器を提供することができる。
【発明を実施するための最良の形態】
【００３８】
（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜図４に従って説明する。図１は、本実施形態に係る有機ＥＬディスプレイの電気的構成を示すブロック回路図である。図２は、表示パネル部及びデータ線駆動回路の内部回路構成を説明するためのブロック回路図である。
【００３９】
有機ＥＬディスプレイ１０は、図１に示すように、制御回路１１、表示パネル部１２、走査線駆動回路１３、データ線駆動回路１４、記憶部１５及び走査開始信号発生回路１６を備えている。
【００４０】
有機ＥＬディスプレイ１０の制御回路１１、走査線駆動回路１３、データ線駆動回路１４、記憶部１５及び走査開始信号発生回路１６は、それぞれが独立した電子部品によって構成されていてもよい。例えば、制御回路１１、走査線駆動回路１３、データ線駆動回路１４、記憶部１５及び走査開始信号発生回路１６が各々１チップの半導体集積回路装置によって構成されていてもよい。また、制御回路１１、走査線駆動回路１３、データ線駆動回路１４、記憶部１５及び走査開始信号発生回路１６の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００４１】
制御回路１１は、本実施形態においては、データ線駆動回路１４、記憶部１５及び走査開始信号発生回路１６に電気的に接続され、走査開始信号発生回路１６から供給される開始信号ＳＳに基づいて読み出し制御信号ＲＣＳ及びタイミング制御信号ＴＣＳを作成する。
【００４２】
そして、制御回路１１はその作成した読み出し制御信号ＲＣＳを記憶部１５に出力するとともに、タイミング制御信号ＴＣＳをデータ線駆動回路１４に出力する。
【００４３】
表示パネル部１２は、図２に示すように、その行方向に沿って延びるｎ本（ｎは自然数）の走査線Ｙ１，Ｙ２，・・・，Ｙｎを備えている。また、表示パネル部１２は、その列方向に沿って延びるｍ本（ｍは自然数）のデータ線Ｘ１，Ｘ２，・・・，Ｘｍを備えている。そして、表示パネル部１２は、前記各走査線Ｙ１〜Ｙｎと前記各データ線Ｘ１〜Ｘｍとの交差に応じた位置に画素２０が配設されている。
【００４４】
各画素２０は対応する走査線Ｙ１〜Ｙｎ及びデータ線Ｘ１〜Ｘｍに接続されている。そして、各画素２０は対応する走査線Ｙ１〜Ｙｎを介して走査線駆動回路１３に接続されている。また、画素２０は対応するデータ線Ｘ１〜Ｘｍを介してデータ線駆動回路１４を構成する対応する単一ラインドライバ１４ａ〜１４ｍに接続されている。
【００４５】
また、表示パネル部１２は、前記各データ線Ｘ１〜Ｘｍに並設されたｍ本の電源線Ｌｏを備えている。各電源線Ｌｏには駆動電圧Ｖｏが供給されている。そして、各画素２０は電源線Ｌｏに接続され、前記駆動電圧Ｖｏが供給されるようになっている。
【００４６】
図３は、本実施形態におけるｍ番目のデータ線Ｘｍとｎ番目の走査線Ｙｎとの交差に応じた位置に配設された画素２０の等価回路図である。尚、各画素２０の電気的構成は全て同じであるので、説明の便宜上、以下、ｎ番目の走査線Ｙｎとｍ番目のデータ線Ｘｍとの交差に応じた位置に形成された画素２０についてのみについて説明し、他の画素２０についてはその説明を省略する。
【００４７】
画素２０は、駆動トランジスタＱｄ、スイッチングトランジスタＱｓｗ、保持キャパシタＣｏ及び有機ＥＬ素子ＯＬＥＤを備えている。駆動トランジスタＱｄは、通常はＴＦＴ（薄膜トランジスタ）で構成されている。駆動トランジスタＱｄは本実施形態ではその導電型がＰ型である。また、スイッチングトランジスタＱｓｗは、本実施形態ではその導電型がＮ型である。
【００４８】
スイッチングトランジスタＱｓｗは、そのドレインがデータ線Ｘｍに接続されている。スイッチングトランジスタＱｓｗのゲートは走査線Ｙｎに接続されている。スイッチングトランジスタＱｓｗのソースは、駆動トランジスタＱｄのゲートに接続されている。駆動トランジスタＱｄのゲート／ソース間には保持キャパシタＣｏが接続されている。また、駆動トランジスタＱｄのソースは電源線Ｌｏに接続されている。駆動トランジスタＱｄのドレインは有機ＥＬ素子ＯＬＥＤの陽極Ｅ１に接続されている。有機ＥＬ素子ＯＬＥＤの陰極Ｅ２は接地されている。有機ＥＬ素子ＯＬＥＤは、その発光層が有機材料で構成されている。
【００４９】
走査線駆動回路１３は、走査信号ＳＣ１，ＳＣ２，…，ＳＣｎを作成する。各走査信号ＳＣ１〜ＳＣｎはそれぞれＬレベルまたはＨレベルを有する電圧信号である。走査線駆動回路１３は走査線Ｙ１〜Ｙｎのうちの１本の走査線にＨレベルの走査信号を出力することでその走査線を選択する。そして、走査線駆動回路１３はＨレベルの走査信号をＹ１→Ｙ２→Ｙ３…→Ｙｎ→Ｙ１の順に出力することで、走査線Ｙ１〜ＹｎをＹ１→Ｙ２→Ｙ３…→Ｙｎ→Ｙ１の順に順次選択する。本明細書においては、走査線が選択されている期間、つまり、１本の走査線にＨレベルの走査信号が出力されている期間を選択期間Ｔｓ（図４参照）という。また、以下、選択速度Ｖｓは、単位時間当たりに選択した走査線の本数をいう。
【００５０】
データ線駆動回路１４は、図２に示すように、ｍ個の単一ラインドライバ１４ａ，１４ｂ，…，１４ｍを備えている。各単一ラインドライバ１４ａ〜１４ｍは対応するデータ線Ｘ１〜Ｘｍに接続されている。
【００５１】
また、単一ラインドライバ１４ａ〜１４ｍは、それぞれ、記憶部１５から出力される画像デジタルデータＤを入力する。そして、単一ラインドライバ１４ａ〜１４ｍはそれぞれ入力された画像デジタルデータＤの大きさに対応したレベルを有するアナログ電圧信号であるデータ信号ＶＤ１〜ＶＤｍを作成する。
【００５２】
また、データ線駆動回路１４は、制御回路１１から出力されるタイミング制御信号ＴＣＳを入力する。そして、単一ラインドライバ１４ａ〜１４ｍは、それぞれが作成したデータ信号ＶＤ１〜ＶＤｍを前記タイミング制御信号ＴＣＳのタイミングに基づいて一斉に出力する。
【００５３】
記憶部１５は、図１に示すように、フレームメモリＦＭ、書き込みアドレスカウンタ１５Ｗ及び読み出しアドレスカウンタ１５Ｒを備えている。
【００５４】
フレームメモリＦＭは、書き込みアドレスカウンタ１５Ｗからの書き込みアドレスＷＡに基づいて、そのアドレスに画像デジタルデータＤを書き込んで記憶するとともに、読み出しアドレスカウンタ１５Ｒからの読み出しアドレスＲＡに基づいてそのアドレスに記憶した画像デジタルデータＤを読み出して前記データ線駆動回路１４へ出力する。つまり、フレームメモリＦＭは、書き込みアドレスカウンタ１５Ｗの書き込みアドレスＷＡに基づくアドレスにラインデータを記憶する。またフレームメモリＦＭは、読み出しアドレスカウンタ１５Ｒの読み出しアドレスＲＡに基づくアドレスに記憶されたラインデータを読み
出す。
【００５５】
詳しくは、画像デジタルデータＤは、本実施形態においては、前記各走査線Ｙ１〜Ｙｎに接続したｍ個の画素２０に対応する画像デジタルデータ（以下、ラインデータという）を１組とし、その１組のラインデータがｎ個組み合わされることで１フレーム分の画像デジタルデータが構成されている。そして、フレームメモリＦＭは、１フレームの画像デジタルデータＤを１組のラインデータ毎に記憶するとともに、１組のラインデータ毎に読み出す。
【００５６】
書き込みアドレスカウンタ１５Ｗは、書き込み制御信号ＷＴに応答してカウンタのカウント値「１」〜「ｎ」を「１」→「２」→…→［ｎ］→「１」→「２」→…の順にインクリメントし、その時のカウント値を書き込みアドレスＷＡとしてフレームメモリＦＭに出力する。書き込み制御信号ＷＴは、前記画像デジタルデータＤと同期して外部装置から供給される信号である。
【００５７】
従って、書き込み制御信号ＷＴに応答して、フレームメモリＦＭの書き込みアドレスＷＡに画像デジタルデータＤの１組のラインデータが記憶されると、書き込みアドレスカウンタ１５Ｗは、新たな書き込みアドレスＷＡを発生する。なお、フレームメモリＦＭに、１組のラインデータを書き込むのに要する時間を書き込み期間Ｔｗといい、本実施形態では１フレーム毎に相違するようになっている。また、本実施形態では、単位時間当たりにフレームメモリＦＭに書き込まれるラインデータ数を、書き込み速度Ｖｗという。
【００５８】
また、書き込みアドレスカウンタ１５Ｗは、フレームメモリＦＭに出力する書き込みアドレスＷＡを走査開始信号発生回路１６に出力する。そして、走査開始信号発生回路１６は、書き込みアドレスＷＡに基づいて開始信号ＳＳを生成する。
【００５９】
読み出しアドレスカウンタ１５Ｒは、読み出し制御信号ＲＣＳに応答してカウンタのカウント値「１」〜「ｎ」を「１」→「２」→…→「ｎ」→「１」→「２」→…の順にインクリメントし、その時のカウント値を読み出しアドレスＲＡとしてフレームメモリＦＭに出力する。読み出し制御信号ＲＣＳは、カウンタ値を「１」→「２」→…→［ｎ］までは一定の期間でインクリメントさせる信号であって、［ｎ］から「１」にインクリメント（リセット）するタイミングを１フレームの画像デジタルデータＤの書き込み速度Ｖｗに基づいて変更される信号である。
【００６０】
「ｎ」から「１」にインクリメント（リセット）する読み出し制御信号ＲＣＳのタイミングは、１フレームの画像デジタルデータＤ毎に決定され、ラインデータの書き込み期間Ｔｗが長くなればなるほど（書き込み速度Ｖｗが遅くなればなるほど）遅くなり、書き込み期間Ｔｗが短いほど早くなる。これは、読み出し速度が書き込み速度Ｖｗより速すぎることから、読み出しアドレスカウンタ１５Ｒのカウント値が書き込みアドレスカウント値を追い越して、まだ新たな画像デジタルデータＤが記憶されておらず１つ前の画像デジタルデータＤが格納されているフレームメモリＦＭの領域が読み出されるのを防止するためである。
【００６１】
この読み出し制御信号ＲＣＳは、制御回路１１において走査開始信号発生回路１６からの開始信号ＳＳに応答して生成し出力される。読み出しアドレスカウンタ１５Ｒが、この読み出し制御信号ＲＣＳに応答し新たな読み出しアドレスＲＡを出力すると、フレームメモリＦＭはその読み出しアドレスＲＡに記憶されたラインデータをデータ線駆動回路１４に出力する。
【００６２】
走査開始信号発生回路１６は、前記書き込みアドレスカウンタ１５Ｗからの書き込みア
ドレスＷＡを入力する。走査開始信号発生回路１６は、順次入力されてくる書き込みアドレスＷＡに基づいて書き込み期間Ｔｗ及びそのときの書き込み速度Ｖｗを算出する。走査開始信号発生回路１６は、算出した書き込み速度Ｖｗに基づいて走査線駆動回路１３が１フレームの画像を表示するために走査線Ｙ１〜Ｙｎを走査線Ｙ１から順番に選択するための選択を開始を指示する開始信号ＳＳを生成し同走査線駆動回路１３に出力する。走査線駆動回路１３は、開始信号ＳＳを入力する毎に、１フレームの画像を表示するために走査線Ｙ１〜Ｙｎの選択動作を、選択期間Ｔｓ及び選択速度Ｖｓで開始するようになっている。
【００６３】
図４は、走査開始信号発生回路１６が生成する開始信号ＳＳの出力タイミングを説明するための説明図である。なお、説明を簡単にするために、１０本の走査線Ｙ１〜Ｙ１０の有機ＥＬディスプレイ１０で説明する。
【００６４】
走査開始信号発生回路１６は、書き込みアドレスカウンタ１５Ｗから「１」〜「４」の書き込みアドレスＷＡを順番に入力すると、この「１」〜「４」の書き込みアドレスＷＡを入力するのに要した時間Ｔｏに基づいて、その時の書き込み期間Ｔｗを求める。走査開始信号発生回路１６は、その時の書き込み期間ＴｗからフレームメモリＦＭに当該フレームの画像デジタルデータＤを書き込む書き込み速度Ｖｗを割り出す。
【００６５】
続いて、走査開始信号発生回路１６は、書き込み速度Ｖｗと予め走査開始信号発生回路１６内に用意されている選択速度Ｖｓ（走査線駆動回路１３が１０本の走査線Ｙ１〜Ｙ１０を選択する際の選択速度Ｖｓ、即ち、フレームメモリＦＭに記憶された１フレーム分の画像デジタルデータの読み出し速度）と比較する。そして、走査開始信号発生回路１６は、読み出しアドレスＲＡを動作させてフレームメモリＦＭに書き込まれたラインデータの読み出しを開始するタイミングを算出する。
【００６６】
図４の例では、書き込み動作より読み出し動作のほうが速い（Ｖｓ＞Ｖｗ）。そこで、読み出しを開始するタイミングは、読み出しアドレスカウンタ１５Ｒがカウント値「ｎ」（この場合「１０」）をカウントする前に、書き込みアドレスカウンタ１５Ｗによって「１０」の書き込みアドレスＷＡにラインデータが書き込まれているためのタイミングである。つまり、読み出しアドレスカウンタ１５Ｒがカウントを開始して、そのカウント値が、先にカウント動作をしている書き込みアドレスカウンタ１５Ｗのカウント値を追い越さないタイミングである。
【００６７】
走査開始信号発生回路１６は、開始するタイミングを書き込みアドレスカウンタ１５Ｗから「４」の書き込みアドレスＷＡを入力した時を基準に開始時間ｔｄを算出する。走査開始信号発生回路１６は算出した開始時間ｔｄが経過すると、開始信号ＳＳを走査線駆動回路１３及び制御回路１１に出力する。
【００６８】
走査線駆動回路１３は、開始信号ＳＳに基づいて１フレームの画像を表示するために走査線Ｙ１〜Ｙｎを走査線Ｙ１から順番に選択するための走査信号を生成し出力する。制御回路１１は、開始信号ＳＳに基づいて前記タイミング制御信号ＴＣＳ及び読み出し制御信号ＲＣＳを生成し出力する。詳述すると、制御回路１１は、開始信号ＳＳに基づいて走査線Ｙ１〜Ｙｎを順番に選択する走査信号と同期する前記タイミング制御信号ＴＣＳを生成する。従って、データ線駆動回路１４の各単一ラインドライバ１４ａ〜１４ｍは、走査線Ｙ１〜Ｙｎが順番に選択される毎に、タイミング制御信号ＴＣＳに応答してデータ信号ＶＤ１〜ＶＤｍを一斉に出力する。また、制御回路１１は、開始信号ＳＳに基づいて読み出し制御信号ＲＣＳを生成する。従って、読み出しアドレスカウンタ１５Ｒは、カウント値をインクリメントしフレームメモリＦＭに記憶される画像デジタルデータＤをラインデータの単位で読み出し、データ線駆動回路１４に出力する。
【００６９】
つまり、１フレームの画像を表示するに際して、走査線駆動回路１３が走査線Ｙ１〜Ｙｎの選択を開始するタイミング、データ線駆動回路１４がその選択された走査線上の各画素にデータ信号ＶＤ１〜ＶＤｍの供給を開始するタイミング、読み出しアドレスカウンタ１５Ｒに基づくフレームメモリＦＭが読み出しを開始するタイミングを同期させている。
【００７０】
そして、上記のように構成された有機ＥＬディスプレイ１０は、前記走査線駆動回路１３が開始信号ＳＳに従って走査線Ｙ１〜Ｙｎのうちの一本の走査線にＨレベルの走査信号を出力して選択すると、その走査線に接続された一行分の全ての画素２０の各スイッチングトランジスタＱｓｗがオンになる。このとき、その各スイッチングトランジスタＱｓｗのオンと同期して前記データ線駆動回路１４の各単一ラインドライバ１４ａ〜１４ｍからデータ信号ＶＤ１〜ＶＤｍが一斉に出力される。
【００７１】
すると、前記スイッチングトランジスタＱｓｗがオンになった前記一行分の全ての画素２０の各保持キャパシタＣｏにデータ信号が供給される。この結果、前記各画素２０は、このデータ信号に応じて同画素２０の内部状態（保持キャパシタＣｏの電荷量）が設定され、これに応じて駆動トランジスタＱｄの導電率が制御される。
【００７２】
この結果、その導電率に応じたレベルの駆動電流Ｉｅｌが有機ＥＬ素子ＯＬＥＤに供給され、有機ＥＬ素子ＯＬＥＤが同駆動電流Ｉｅｌの電流レベルに応じた輝度で発光する。
【００７３】
以降、各走査線Ｙ１〜Ｙｎが順次選択されることで各画素２０にデータ信号ＶＤ１〜ＶＤｍが供給され、各有機ＥＬ素子ＯＬＥＤが駆動電流Ｉｅｌの電流レベルに応じた輝度で発光する。このようにすることで表示パネル部１２上にデータ信号ＶＤ１〜ＶＤｍに応じた画像が表示される。
【００７４】
上記のように構成したことにより、本実施形態の有機ＥＬディスプレイ１０は、書き込みアドレスＷＡに基づいて開始信号ＳＳを生成する走査開始信号発生回路１６を備えた。そして、その生成された開始信号ＳＳに基づいて走査線駆動回路１３が走査線Ｙ１〜Ｙｎの選択駆動を、データ線駆動回路１４がその選択された走査線上の各画素にデータ信号ＶＤ１〜ＶＤｍの供給を、フレームメモリＦＭが読み出しを開始するようにした。このようにすることで、従来のように、有機ＥＬディスプレイ１０から同期信号を出力する必要がない。（なお、有機ＥＬディスプレイ１０から出力される同期信号とは、図９の従来例におけるフレーム同期信号ＦＳに対応する。）この結果、同期信号を出力するための配線を省くことができた。また、フレームメモリＦＭに画像デジタルデータＤを送出する側の外部回路に、有機ＥＬディスプレイ１０から同期信号が送られてこないため、画像デジタルデータＤを送出する側の外部回路の負担が減少する。
【００７５】
また、前記走査開始信号発生回路１６は、書き込みアドレスＷＡに基づいて、書き込み速度Ｖｗと選択速度Ｖｓと比較し、読み出しアドレスカウンタ１５Ｒが先にカウント動作をしている書き込みアドレスカウンタ１５Ｗのカウント値を追い越さないタイミングで、読み出しアドレスカウンタ１５Ｒのカウントを開始する旨の開始信号ＳＳを生成する。そして、その生成した開始信号ＳＳを出力するようにした。従って、１フレーム前の画像デジタルデータに応じた画像が新たな画像デジタルデータに応じた画像と混在して表示されることで生じる表示品位の劣化を抑制することができる。また、開始信号ＳＳは、書き込みアドレスＷＡに基づいて生成されているため、画像デジタルデータＤの書き込み時間が長いばあいでも、画像が混在して表示されることはない。（書き込み時間に応じてフレームとフレームとの時間間隔が広がる。）
尚、特許請求の範囲に記載の画像データは、本実施形態においては、画像デジタルデータＤに対応している。特許請求の範囲に記載の画像メモリは、本実施形態においては、フ
レームメモリＦＭに対応している。特許請求の範囲に記載の電気光学素子は、本実施形態においては、有機ＥＬ素子ＯＬＥＤに対応している。特許請求の範囲に記載の電気光学装置は、本実施形態においては、有機ＥＬディスプレイ１０に対応している。
【００７６】
前記実施形態の有機ＥＬディスプレイによれば、以下のような特徴を得ることができる。
【００７７】
（１）  前記実施形態では、本実施形態の有機ＥＬディスプレイ１０は、書き込みアドレスＷＡに基づいて開始信号ＳＳを生成する走査開始信号発生回路１６を備えた。そして、その生成された開始信号ＳＳに基づいて走査線駆動回路１３が走査線Ｙ１〜Ｙｎの選択駆動を、データ線駆動回路１４がその選択された走査線上の各画素にデータ信号ＶＤ１〜ＶＤｍの供給を、読み出しアドレスカウンタ１５Ｒに基づくフレームメモリＦＭが読み出しを開始するようにした。
【００７８】
このようにすることで、従来のように、有機ＥＬディスプレイ１０から同期信号を出力する必要がない。この結果、同期信号を出力するための配線を省くことができた。また、フレームメモリＦＭに画像デジタルデータＤを送出する側の外部回路には、有機ＥＬディスプレイ１０から同期信号が送られてこないため、画像デジタルデータＤを送出する側の外部回路の負担が減少した。
【００７９】
（２）  前記実施形態では、走査開始信号発生回路１６は、書き込みアドレスＷＡに基づいて、書き込み速度Ｖｗと選択速度Ｖｓとを比較する。そして、その結果、読み出しアドレスカウンタ１５Ｒが、先にカウント動作をしている書き込みアドレスカウンタ１５Ｗのカウント値を追い越さないタイミングで、読み出しアドレスカウンタ１５Ｒのカウントを開始する旨の開始信号ＳＳを生成する。そして、その生成した開始信号ＳＳを出力するようにした。この結果、１フレーム前の画像デジタルデータに応じた画像が新たな画像デジタルデータに応じた画像と混在して表示されることで生じる表示品位の劣化を抑制することができる。
（第２実施形態）
次に、本発明を具体化した第２実施形態を図５に従って説明する。この第２実施形態においては、前記第１実施形態と同じ構成部材については符号を等しくし、その詳細な説明を省略する。図５は、本発明の第２実施形態に係る有機ＥＬディスプレイの電気的構成を示すブロック回路図である。
【００８０】
この第２実施形態に係る有機ＥＬディスプレイ１０ａは、前記第１の実施形態の有機ＥＬディスプレイ１０の走査開始信号発生回路１６が備えられてなく、一致検出回路２１及びトリガ発生回路２２が備えられている。
【００８１】
一致検出回路２１は記憶部１５の書き込みアドレスカウンタ１５Ｗ及びトリガ発生回路２２に電気的に接続されている。また、トリガ発生回路２２は制御回路１１に電気的に接続されている。
【００８２】
一致検出回路２１は、書き込みアドレスＷＡを入力し、予め設定した設定アドレス値と比較し、書き込みアドレスＷＡが設定アドレス値と一致したとき、一致検出信号ＭＴを出力する。トリガ発生回路２２は、一致検出信号ＭＴを受けてトリガ信号ＴＧを制御回路１１に出力する。
【００８３】
設定アドレス値は、書き込みアドレスカウンタ１５Ｗのカウント値の少なくともどの値のときに、読み出しアドレスカウンタ１５Ｒのカウントを開始すれば、読み出しアドレスカウンタ１５Ｒのカウント値が、書き込みアドレスカウンタ１５Ｗのカウント値を追い越
さないかを決定する値である。例えば、設定アドレス値を「５」としたとき、書き込みアドレスのカウント値（書き込みアドレスＷＡ）が「５」になった時、読み出しアドレスカウンタ１５Ｒのカウント動作を開始させても、読み出しアドレスカウンタ１５Ｒは、書き込みアドレスカウンタ１５Ｗのカウント値を追い越すことはない。
【００８４】
そして、一致検出回路２１は、書き込みアドレスＷＡと設定アドレス値とを比較し、書き込みアドレスＷＡが設定アドレス値と一致したとき、読み出しアドレスカウンタ１５Ｒは書き込みアドレスカウンタ１５Ｗのカウント値を追い越すことはないとして、一致検出信号ＭＴを発生し、トリガ発生回路２２はトリガ信号ＴＧを制御回路１１に出力する。
【００８５】
そして、制御回路１１は、トリガ信号ＴＧに応答して第１実施形態で説明した開始信号ＳＳを走査線駆動回路１３に、タイミング制御信号ＴＣＳをデータ線駆動回路１４に、読み出し制御信号ＲＣＳを読み出しアドレスカウンタ１５Ｒに出力する。
【００８６】
上記のように構成したことにより、１フレームの画像を表示するに際して、走査線駆動回路１３が走査線Ｙ１〜Ｙｎの選択を開始するタイミング、データ線駆動回路１４がその選択された走査線上の各画素にデータ信号ＶＤ１〜ＶＤｍの供給を開始するタイミング、読み出しアドレスカウンタ１５Ｒに基づくフレームメモリＦＭが読み出しを開始するタイミングを同期させることができる。従って、前記第１の実施形態と同様の効果を得ることができる。また、前記第１実施形態で説明した走査開始信号発生回路１６を設ける必要がないので、その分、実装コストを低減させることができる。
【００８７】
尚、特許請求の範囲に記載の一致回路は、本実施形態においては、一致検出回路２１に対応している。特許請求の範囲に記載の一致信号は、本実施形態においては、一致検出信号ＭＴ乃至トリガ信号ＴＧに対応している。特許請求の範囲に記載の開始信号発生回路は、本実施形態においては、制御回路１１に対応している。
（第３実施形態）
次に、第１または第２実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図６に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【００８８】
図６は、携帯電話６０の斜視図である。この携帯電話６０は、有機ＥＬディスプレイ１０，１０ａを用いた表示ユニット６４と、複数の操作ボタン６１とを備えている。この場合でも、有機ＥＬディスプレイ１０，１０ａを用いた表示ユニット６４は、前記と同様な効果を発揮する。従って、表示品位の高い画像表示ができる携帯電話６０を提供できる。（第４実施形態）
次に、第１または第２の実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０，１０ａの、電子機器への適用について図７に従って説明する。
【００８９】
図７は、イメージセンサ１２１によって実現されるカメラと有機ＥＬディスプレイ１０，１０ａを用いた表示ユニット１２８とを備えた電子機器の電気的構成を示すブロック回路図である。
【００９０】
図７で示される電子機器の動作は次の通りである。イメージセンサ１２１で取り込まれたアナログの画像信号Ａは、デジタル／アナログ変換器（ＤＡ変換器）１２５でデジタル信号に変換され、画像デジタルデータＤとしてバッファメモリ１２４に格納される。制御回路１２３は、１フレームに対応する画像デジタルデータＤがバッファメモリ１２４に格納されると、バッファメモリ１２４の読み出し準備が完了したことを通知する読み出し準備完了信号ＢＲＤＹを、マイクロコントローラ１２７に出力する。マイクロコントローラ
１２７は、読み出し準備完了信号ＢＲＤＹを受けて、画像デジタルデータＤをバッファメモリ１２４から表示ユニット１２８に転送する。表示ユニット１２８は、第１乃至第２の実施例で説明した有機ＥＬディスプレイで構成されているので、前の画像と、新しく転送されてきた画像とが混在することなく、表示パネル部に画像が表示される。
【００９１】
従来例では、新しく転送されてきた画像と前の画像との混在を防ぐために、表示ユニット１２８からマイクロコントローラ１２７に向けてフレーム同期信号を出力せねばならなかったが、上記のような構成にしたことにより、表示ユニット１２８からフレーム同期信号を出力する必要がなくなった。従って、マイクロコントローラ１２７は、従来のように表示ユニット１２８から出力されるフレーム同期信号を受信して処理する必要がなくなったため、処理の負担が軽減された。
【００９２】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
【００９３】
○上記第２実施形態では、制御回路１１は、トリガ信号ＴＧを入力したときに、このトリガ信号ＴＧに応答して開始信号ＳＳ、タイミング制御信号ＴＣＳ及び読み出し制御信号ＲＣＳを出力するようにした。従って、第２実施形態の制御回路１１は、トリガ信号ＴＧが入力されない限り開始信号ＳＳ、タイミング制御信号ＴＣＳ及び読み出し制御信号ＲＣＳを出力しないようになっている。
【００９４】
これを、制御回路１１は、トリガ信号ＴＧが予め定められた時間経過しても入力されない時、開始信号ＳＳ、タイミング制御信号ＴＣＳ及び読み出し制御信号ＲＣＳを出力して、既にフレームメモリＦＭに記憶されている１フレーム分の画像デジタルデータＤを順番にラインデータ毎に読み出して画像表示するようにしてもよい。つまり、フレームメモリＦＭに画像デジタルデータＤを再度書き込むことなく、静止画像の表示が可能になる。
【００９５】
○上記各実施形態では、本発明を読み出し速度が書き込み速度より速い有機ＥＬディスプレイに適応したが、これを、書き込み速度が読み出し速度より速い有機ＥＬディスプレイに適応してもよい。このようにすることで、上記と同様な効果を得ることができる。
【００９６】
○上記各実施形態では、フレームメモリＦＭは、１フレームに対する画像デジタルデータＤがラインデータ毎に書き込まれるまたは読み出されるものであったが、これに限定されるものではなく、各画素２０に対するデータ毎に書き込まれるまたは読み出されるメモリであってもよい。このようにすることで上記と同様な効果を得ることができる。
【００９７】
なお、フレームメモリＦＭの書き込み乃至読み出しのうち一方がラインデータ毎に行われており、他方が各画素２０に対するデータ毎に行われている場合、いずれかのアドレスを他方のアドレスに換算して取り扱えば良い。
【００９８】
○上記実施形態では、１色からなる有機ＥＬ素子ＯＬＥＤの画素２０を設けた有機ＥＬディスプレイ１０であったが、赤色、緑色及び青色の３色の有機ＥＬ素子ＯＬＥＤに対して各色用の画素を設けた有機ＥＬディスプレイに応用してもよい。
【００９９】
○上記実施形態では、有機ＥＬ素子ＯＬＥＤを備えた有機ＥＬディスプレイに具体化して好適な効果を得たが、有機ＥＬディスプレイ以外の例えばデジタルマイクロミラーデバイス（ＤＭＤ）を用いたディプレイ、電子放出素子を用いたディプレイ（ＦＥＤ）やＳＥＤ（Ｓｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−Ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）、液晶ディスプレイに具体化してもよい。
【０１００】
○上記実施形態では、アクティブマトリクス型のディスプレイに具体化して好適な効果を得たが、パッシブマトリクス型のディスプレイに具体化してもよい。
【図面の簡単な説明】
【０１０１】
【図１】第１実施形態に係る有機ＥＬディスプレイの電気的構成を示すブロック回路図である。
【図２】表示パネル部及びデータ線駆動回路の内部回路構成を説明するためのブロック回路図である。
【図３】ｍ番目のデータ線とｎ番目の走査線との交差に応じた位置に配設された画素の等価回路図である。
【図４】画像デジタルデータのフレームメモリへの書き込みのタイミングと走査線の選択の開始のタイミングとの関係を説明するための図である。
【図５】第２実施形態に係る有機ＥＬディスプレイの電気的構成を示すブロック回路図である。
【図６】第３実施形態に係る発明を説明するための携帯電話の斜視図である。
【図７】第４実施形態に係る電子機器の電気的構成を示すブロック回路図である。
【図８】従来のフレームメモリ内蔵の表示ディスプレイの構成を示すブロック図である。
【図９】従来のフレームメモリにおける走査線毎の画像デジタルデータの書き込みのタイミングと各走査線の選択のタイミングとを示した図である。
【図１０】書き込み速度が読み出し速度より遅い表示ディスプレイに表示される画像の図である。
【図１１】従来のフレームメモリにおける走査線毎の画像デジタルデータの書き込みのタイミングと各走査線の選択のタイミングとを示した図である。
【図１２】従来のフレームメモリにおける走査線毎の画像デジタルデータの書き込みのタイミングと各走査線の選択のタイミングとを示した図である。
【符号の説明】
【０１０２】
Ｄ…画像データとしての画像デジタルデータ、ＦＭ…画像メモリとしてのフレームメモリ、ＯＬＥＤ…電気光学素子としての有機ＥＬ素子、ＳＳ…開始信号、ＶＤ１〜ＶＤｍ…データ信号、Ｖｗ…書き込み速度、Ｘ１〜Ｘｍ…データ線、Ｙ１〜Ｙｎ…走査線、１０…電気光学装置としての有機ＥＬディスプレイ、１１…制御回路、１４…データ線駆動回路、１６…走査開始信号発生回路、２０…画素、６０…電子機器としての携帯電話、ＦＳ…フレーム同期信号。
【図１】
2005077910.tif 000003
【図２】
2005077910.tif 000004
【図３】
2005077910.tif 000005
【図４】
2005077910.tif 000006
【図５】
2005077910.tif 000007
【図６】
2005077910.tif 000008
【図７】
2005077910.tif 000009
【図８】
2005077910.tif 000010
【図９】
2005077910.tif 000011
【図１０】
2005077910.tif 000012
【図１１】
2005077910.tif 000013
【図１２】
2005077910.tif 000014