(57)【要約】    【課題】  差動増幅回路の増幅率を増加させて位相余裕を悪化させることなく、かつ誤差増幅器の定常的な駆動電流を増加させることもなく、負荷の消費電流の変動に対する応答速度を向上させることができる定電圧電源装置を得る。    【解決手段】  ドライバトランジスタＭ７の出力電流が増加する方向に変動すると、接続部Ａの電圧は上昇する方向に変動し、ＮＭＯＳトランジスタＭ２のゲート電圧を過渡的に上昇させる。ＮＭＯＳトランジスタＭ２のゲート電圧が上昇すると、差動増幅器８の駆動電流が過渡的に増加し、出力電圧Ｖｏｕｔの変動に対する差動増幅器８の応答特性が向上する。逆に、ドライバトランジスタＭ７の出力電流が減少する方向に変動すると、差動増幅器８の駆動電流が過渡的に減少し、出力電圧Ｖｏｕｔの変動に対する差動増幅器８の応答特性が低下するようにした。【選択図】  図１
2005174208.tif 000002
【特許請求の範囲】
【請求項１】
入力端子ＩＮに入力された電圧Ｖｂａｔを所定の電圧に変換して出力端子ＯＵＴから出力する定電圧電源装置において、
前記入力端子ＩＮから出力端子ＯＵＴへ出力する電流を制御するドライバトランジスタと、
出力端子ＯＵＴの電圧Ｖｏｕｔの検出を行い、該検出した電圧Ｖｏｕｔに比例した電圧Ｖｄを生成して出力する出力電圧検出回路部と、
所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路部と、
前記出力電圧検出回路部からの比例電圧Ｖｄが該基準電圧Ｖｒになるように前記ドライバトランジスタの動作制御を行う差動増幅器を有する誤差増幅回路部と、
前記出力端子ＯＵＴからの出力電流ｉｏの電流値に応じて、前記差動増幅器に流れる駆動電流を制御して該差動増幅器の応答速度を制御する駆動電流制御回路部と、
を備え、
前記駆動電流制御回路部は、
前記出力電流ｉｏの検出を行い、該検出した出力電流ｉｏを電圧に変換して出力する出力電流モニタ回路と、
該出力電流モニタ回路の出力端と前記電流源の制御電極とをＡＣ結合するカップリングコンデンサと、
を備えることを特徴とする定電圧電源装置。
【請求項２】
前記誤差増幅回路部は、差動増幅器の出力信号を増幅して前記ドライバトランジスタの制御電極に出力する少なくとも１段の増幅回路を備え、前記駆動電流制御回路部は、前記出力電流ｉｏが増加すると該増幅回路に流れる駆動電流を増加させることを特徴とする請求項１記載の定電圧電源装置。
【請求項３】
前記駆動電流制御回路部は、前記出力電流ｉｏが減少すると前記増幅回路に流れる駆動電流を減少させることを特徴とする請求項２記載の定電圧電源装置。
【請求項４】
前記差動増幅器は、所定の駆動電流を差動対に供給する第２電流源を備えることを特徴とする請求項１、２又は３記載の定電圧電源装置。
【請求項５】
入力端子ＩＮに入力された電圧Ｖｂａｔを所定の電圧に変換して出力端子ＯＵＴから出力する定電圧電源装置において、
前記入力端子ＩＮから出力端子ＯＵＴへ出力する電流を制御するドライバトランジスタと、
出力端子ＯＵＴの電圧Ｖｏｕｔの検出を行い、該検出した電圧Ｖｏｕｔに比例した電圧Ｖｄを生成して出力する出力電圧検出回路部と、
所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路部と、
前記出力電圧検出回路部からの比例電圧Ｖｄが該基準電圧Ｖｒになるように前記ドライバトランジスタの動作制御を行う、差動増幅器及び該差動増幅器の出力信号を増幅して前記ドライバトランジスタの制御電極に出力する少なくとも１段の増幅回路を有する誤差増幅回路部と、
前記出力端子ＯＵＴからの出力電流ｉｏの電流値に応じて、前記増幅回路に流れる駆動電流を制御して該誤差増幅回路部の応答速度を制御する駆動電流制御回路部と、
を備え、
前記駆動電流制御回路部は、出力電流ｉｏが増加すると前記増幅回路に流れる駆動電流を増加させて前記誤差増幅回路部の応答速度を上昇させることを特徴とする定電圧電源装置。
【請求項６】
前記駆動電流制御回路部は、出力電流ｉｏが減少すると前記増幅回路に流れる駆動電流を減少させて前記誤差増幅回路部の応答速度を低下させることを特徴とする請求項５記載の定電圧電源装置。
【請求項７】
前記増幅回路は、入力された信号を増幅して出力する増幅部と、制御電極に入力された信号に応じた駆動電流を該増幅部に供給する電流源を備え、前記駆動電流制御回路部は、出力電流ｉｏの電流値に応じて該電流源から供給される駆動電流を制御することを特徴とする請求項５又は６記載の定電圧電源装置。
【請求項８】
前記駆動電流制御回路部は、
前記出力電流ｉｏの検出を行い、該検出した出力電流ｉｏを電圧に変換して出力する出力電流モニタ回路と、
該出力電流モニタ回路の出力端と前記電流源の制御電極とをＡＣ結合するカップリングコンデンサと、
を備えることを特徴とする請求項７記載の定電圧電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、負荷の過渡変動による出力電圧の変動に対して高速に応答することができると共に、低消費電流で作動することができる定電圧電源装置に関するものである。
【背景技術】
【０００２】
従来、入力電圧を所定の定電圧に変換して出力する定電圧電源装置の構成として、通常、出力電圧と基準電圧とを比較して該差電圧が最小になるように、出力電圧を制御する出力制御用トランジスタにフィードバックを施している。このため、出力電圧の変化が、出力制御用トランジスタに伝達されて、出力電圧を所定の電圧値に復帰させるためには多少の時間が必要になる。このような伝達に要する時間が応答遅れとなる。該応答遅れが大きいと、負荷電流が過渡的に大きく変動した場合等に伴って出力電圧も大きく変動し、最悪の場合は、該出力電圧が出力される出力端子に接続された負荷回路の動作保証電圧を下回り、該負荷回路に不具合が生じる可能性があった。
【０００３】
このような、応答遅れの多くは、定電圧電源装置の制御回路内での配線間容量及びトランジスタの電極間にある寄生容量と、これらの容量を充放電する電流値によって決まる。すなわち、応答速度を速くするためには、このような容量を減少させるか、このような容量を充放電する電流値を大きくすればよい。しかし、このような容量は、制御回路を構成しているＩＣのレイアウトや、出力電流を制御するために必要なトランジスタの大きさによってほぼ決定されてしまうことから、通常は充放電の電流値を大きくする方法が行われていた。
【０００４】
しかし、前記充放電の電流値を大きくするということは、定電圧電源装置における制御回路の駆動電流値を大きくすることであり、必然的に電源装置自体の消費電流が増加する。近年、環境問題に対する配慮から、電気機器の省電力化が求められており、特に電池で駆動される機器においてそのような傾向が顕著である。このため、定電圧電源装置の制御回路においても、できるだけ低電流で作動させることが望ましい。
【０００５】
そこで、図７で示すような、定電圧電源装置における出力電圧の応答速度を改善する技術があった（例えば、特許文献１参照。）。
図７において、帰還型電圧供給源１１０の電圧出力端子ＴＯに電流供給回路１３０と電流吸引回路１４０が接続されている。
電源供給回路１３０は、電圧出力端子ＴＯの定常電圧よりもわずかに低い電圧ＶＬを発生する電圧源１３１と、カソードが電圧出力端子ＴＯに接続された第１のダイオード１３３とカソードが電圧源１３１に接続された第２のダイオード１３４と、電流出力端子がこれら第１及び第２の各ダイオードにおけるそれぞれのアノードの接続点に接続された電流源１３２とで構成されている。
【０００６】
また、電流吸引回路１４０は、電圧出力端子ＴＯの定常電圧よりわずかに高い電圧ＶＨを出力する電圧源１４１と、アノードが電圧出力端子ＴＯに接続された第３のダイオード１４３と、アノードが電圧源１４１に接続された第４のダイオード１４４と、電流出力端子がこれら第３及び第４の各ダイオードにおけるそれぞれのカソードの接続点に接続された電流源１４２とで構成されている。
【０００７】
各電圧源１３１，１４１と電圧出力端子ＴＯの電圧ＶｏがＶＨ＞Ｖｏ＞ＶＬの関係を保持している間は、電流源１３２の出力電流は電圧源１３１に流れ、電流源１４２の出力電流は電圧源１４１に流れ、電圧出力端子ＴＯには電流が流れない。ここで、電圧出力端子ＴＯの電圧Ｖｏが低下して、Ｖｏ＜ＶＬになると、電流源１３２から電圧出力端子ＴＯに電流が供給され、電圧出力端子ＴＯの電圧Ｖｏが電圧ＶＬ以下になるのを防止する。同様に、電圧出力端子ＴＯの電圧Ｖｏが上昇して、ＶＨ＜Ｖｏになると、電流源１４２は電圧出力端子ＴＯから電流を吸引し、電圧出力端子ＴＯの電圧Ｖｏが電圧ＶＨ以上になるのを防止する。このようにして、電圧Ｖｏの応答遅れによる電圧変動を抑制することができる。
【特許文献１】特開平１０−１２４１５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、バッテリにより駆動され、特に内部に中央演算処理装置（ＣＰＵ）を備える携帯情報端末等の機器の普及に伴い、低消費型の定電圧電源装置が要求されており、単純に駆動電流を増加させる、すなわち消費電流を増加させるこのような手法を取ることは実用的ではなかった。このような手法以外では、誤差増幅器の増幅段数を増やして増幅率を上げる方法が知られている。しかし、このような手法では、誤差増幅器の駆動電流を減少させると増幅率の増加に対して、逆に高周波領域での位相の遅れを増進させるため、閉ループの位相余裕を十分に取った負帰還回路、すなわち安定した定電圧回路とすることが困難であった。このため、結果として定電圧電源装置の消費電流を増加させる必要があり、定電圧電源装置の消費電流を低減させることができなかった。
【０００９】
本発明は、上記のような問題を解決するためになされたものであり、単に差動増幅回路の増幅率を増加させて副次的に消費電流を増加させることなく、かつ誤差増幅器の定常的な駆動電流を増加させることもなく、負荷の消費電流の変動に対する応答速度を向上させることができる定電圧電源装置を得ることを目的とする。
【課題を解決するための手段】
【００１０】
この発明に係る定電圧電源装置は、入力端子ＩＮに入力された電圧Ｖｂａｔを所定の電圧に変換して出力端子ＯＵＴから出力する定電圧電源装置において、
前記入力端子ＩＮから出力端子ＯＵＴへ出力する電流を制御するドライバトランジスタと、
出力端子ＯＵＴの出力電圧Ｖｏｕｔの検出を行い、該検出した電圧Ｖｏｕｔに比例した電圧Ｖｄを生成して出力する出力電圧検出回路部と、
所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路部と、
前記出力電圧検出回路部からの比例電圧Ｖｄが該基準電圧Ｖｒになるように前記ドライバトランジスタの動作制御を行う差動増幅器を有する誤差増幅回路部と、
前記出力端子ＯＵＴからの出力電流ｉｏの電流値に応じて、前記差動増幅器に流れる駆動電流を制御して該差動増幅器の応答速度を制御する駆動電流制御回路部と、
を備え、
前記駆動電流制御回路部は、
前記出力電流ｉｏの検出を行い、該検出した出力電流ｉｏを電圧に変換して出力する出力電流モニタ回路と、
該出力電流モニタ回路の出力端と前記電流源の制御電極とをＡＣ結合するカップリングコンデンサと、
を備えるものである。
【００１１】
また、前記誤差増幅回路部は、差動増幅器の出力信号を増幅して前記ドライバトランジスタの制御電極に出力する少なくとも１段の増幅回路を備え、前記駆動電流制御回路部は、前記出力電流ｉｏが増加すると該増幅回路に流れる駆動電流を増加させるようにした。
【００１２】
この場合、前記駆動電流制御回路部は、前記出力電流ｉｏが減少すると前記増幅回路に流れる駆動電流を減少させるようにしてもよい。
【００１３】
また、前記差動増幅器は、所定の駆動電流を差動対に供給する第２電流源を備えるようにしてもよい。
【００１４】
また、この発明に係る定電圧電源装置は、入力端子ＩＮに入力された電圧Ｖｂａｔを所定の電圧に変換して出力端子ＯＵＴから出力する定電圧電源装置において、
前記入力端子ＩＮから出力端子ＯＵＴへ出力する電流を制御するドライバトランジスタと、
出力端子ＯＵＴの電圧Ｖｏｕｔの検出を行い、該検出した電圧Ｖｏｕｔに比例した電圧Ｖｄを生成して出力する出力電圧検出回路部と、
所定の基準電圧Ｖｒを生成して出力する基準電圧発生回路部と、
前記出力電圧検出回路部からの比例電圧Ｖｄが該基準電圧Ｖｒになるように前記ドライバトランジスタの動作制御を行う、差動増幅器及び該差動増幅器の出力信号を増幅して前記ドライバトランジスタの制御電極に出力する少なくとも１段の増幅回路を有する誤差増幅回路部と、
前記出力端子ＯＵＴからの出力電流ｉｏの電流値に応じて、前記増幅回路に流れる駆動電流を制御して該誤差増幅回路部の応答速度を制御する駆動電流制御回路部と、
を備え、
前記駆動電流制御回路部は、出力電流ｉｏが増加すると前記増幅回路に流れる駆動電流を増加させて前記誤差増幅回路部の応答速度を上昇させるものである。
【００１５】
また、前記駆動電流制御回路部は、出力電流ｉｏが減少すると前記増幅回路に流れる駆動電流を減少させて前記誤差増幅回路部の応答速度を低下させるようにした。
【００１６】
具体的には、前記増幅回路は、入力された信号を増幅して出力する増幅回路部と、制御電極に入力された信号に応じた駆動電流を該増幅回路部に供給する電流源を備え、前記駆動電流制御回路部は、出力電流ｉｏの電流値に応じて該電流源から供給される駆動電流を制御するようにした。
【００１７】
この場合、前記駆動電流制御回路部は、
前記出力電流ｉｏの検出を行い、該検出した出力電流ｉｏを電圧に変換して出力する出力電流モニタ回路と、
該出力電流モニタ回路の出力端と前記電流源の制御電極とをＡＣ結合するカップリングコンデンサと、
を備えるようにした。
【発明の効果】
【００１８】
本発明の定電圧電源装置によれば、出力端子ＯＵＴから出力される電流ｉｏの変化に応じて、ドライバトランジスタを制御する差動増幅器、又は増幅回路の駆動電流を変えるようにしたことから、通常動作時は定電圧電源装置の低消費電力化を図ることができ、更に、出力電流が急峻に増加又は減少した場合の復帰応答時間を短縮させることができ、該復帰応答の高速化を図ることができる。
【発明を実施するための最良の形態】
【００１９】
次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における定電圧電源装置の例を示した回路図である。
図１の定電圧電源装置１において、入力端子ＩＮには電源として電池等の直流電源１０から電源電圧Ｖｂａｔが入力されており、出力端子ＯＵＴには負荷１１が接続されている。定電圧電源装置１は、入力された電圧Ｖｂａｔを所定の定電圧に変換して負荷１１に供給する。
【００２０】
定電圧電源装置１は、基準電圧発生回路２、定電流バイアス回路３、定電圧制御回路４、出力電流モニタ回路５及びカップリングコンデンサＣ１で構成されている。基準電圧発生回路２は、所定の基準電圧Ｖｒを生成して定電圧制御回路４に出力し、定電流バイアス回路３は、定電圧制御回路４に所定の駆動電流が供給されるように制御する。定電圧制御回路４は、出力端子ＯＵＴから出力される出力電圧Ｖｏｕｔに比例した電圧Ｖｄを生成し、該比例電圧Ｖｄと基準電圧Ｖｒとの電圧差に応じた電流を出力端子ＯＵＴに出力して出力電圧Ｖｏｕｔが所定の電圧で一定になるようにする。また、出力電流モニタ回路５は、出力端子ＯＵＴから出力される電流ｉｏを検出し、該検出した出力電流ｉｏの電流値に応じて定電圧制御回路４に流れる駆動電流の電流値の制御を行う。定電圧制御回路４は、前記駆動電流の電流値に応じて、出力電圧Ｖｏｕｔの変動に対する応答特性、すなわち応答速度が変わる。
【００２１】
定電流バイアス回路３は、定電流源７とＮＭＯＳトランジスタＭ１で構成され、定電圧制御回路４は、ＮＭＯＳトランジスタＭ２〜Ｍ４及びＰＭＯＳトランジスタＭ５，Ｍ６で構成された差動増幅器８と、該差動増幅器８の出力信号に応じた電流を入力端子ＩＮから出力端子ＯＵＴに出力するＰＭＯＳトランジスタからなるドライバトランジスタＭ７と、出力電圧Ｖｏｕｔを分圧して前記比例電圧Ｖｄを生成して出力する抵抗Ｒ１，Ｒ２とで構成されている。また、出力電流モニタ回路５は、ＰＭＯＳトランジスタＭ８〜Ｍ１１，Ｍ１３、ＮＭＯＳトランジスタＭ１２，Ｍ１４及び抵抗Ｒ３で構成されている。
【００２２】
定電流バイアス回路３において、電源電圧Ｖｂａｔと接地電圧との間には、定電流源７とＮＭＯＳトランジスタＭ１が直列に接続されている。ＮＭＯＳトランジスタＭ１において、ドレインとゲートが接続され、該ゲートはＮＭＯＳトランジスタＭ２のゲートに接続されている。ＮＭＯＳトランジスタＭ１及びＭ２は、カレントミラー回路を形成している。
また、定電圧制御回路４において、電源電圧ＶｂａｔとＮＭＯＳトランジスタＭ２のドレインとの間には、ＰＭＯＳトランジスタＭ５とＮＭＯＳトランジスタＭ３の直列回路、及びＰＭＯＳトランジスタＭ６とＮＭＯＳトランジスタＭ４の直列回路が並列に接続されており、ＮＭＯＳトランジスタＭ２のソースは接地電圧に接続されている。
【００２３】
ＰＭＯＳトランジスタＭ５及びＭ６はカレントミラー回路を形成し、ＮＭＯＳトランジスタＭ３及びＭ４は差動対をなしている。ＰＭＯＳトランジスタＭ５及びＭ６のゲートは接続され、該接続部はＰＭＯＳトランジスタＭ６のドレインに接続されている。また、電源電圧Ｖｂａｔと接地電圧との間には、ドライバトランジスタＭ７、抵抗Ｒ１及びＲ２が直列に接続されている。ドライバトランジスタＭ７と抵抗Ｒ１との接続部は出力端子ＯＵＴに接続され、出力端子ＯＵＴと接地電圧の間に負荷１１が接続されている。抵抗Ｒ１とＲ２との接続部はＮＭＯＳトランジスタＭ４のゲートに接続されてＮＭＯＳトランジスタＭ４のゲートには比例電圧Ｖｄが入力され、ＮＭＯＳトランジスタＭ３のゲートには基準電圧Ｖｒが入力されている。また、ドライバトランジスタＭ７のゲートは、差動増幅器８の出力端をなすＰＭＯＳトランジスタＭ５とＮＭＯＳトランジスタＭ３との接続部に接続されている。
【００２４】
出力電流モニタ回路５において、電源電圧Ｖｂａｔと接地電圧との間には、ＰＭＯＳトランジスタＭ１０、Ｍ１１及びＮＭＯＳトランジスタＭ１２が直列に接続されており、出力端子ＯＵＴと接地電圧との間には、ＰＭＯＳトランジスタＭ１３及びＮＭＯＳトランジスタＭ１４が直列に接続されている。また、電源電圧Ｖｂａｔと接地電圧との間には、ＰＭＯＳトランジスタＭ８、Ｍ９及び抵抗Ｒ３が直列に接続され、ＰＭＯＳトランジスタＭ９と抵抗Ｒ３との接続部Ａは、カップリングコンデンサＣ１を介してＮＭＯＳトランジスタＭ２のゲートに接続されている。
【００２５】
ＰＭＯＳトランジスタＭ８及びＭ１０の各ゲートは、ドライバトランジスタＭ７のゲートにそれぞれ接続されている。ＰＭＯＳトランジスタＭ９、Ｍ１１及びＭ１３はカレントミラー回路を形成し、ＰＭＯＳトランジスタＭ９、Ｍ１１及びＭ１３の各ゲートは接続され、該接続部はＰＭＯＳトランジスタＭ１３のドレインに接続されている。また、ＮＭＯＳトランジスタＭ１２及びＭ１４はカレントミラー回路を形成し、ＮＭＯＳトランジスタＭ１２及びＭ１４の各ゲートは接続され、該接続部はＮＭＯＳトランジスタＭ１２のドレインに接続されている。各ＰＭＯＳトランジスタ及び各ＮＭＯＳトランジスタにおいて、サブストレートゲートはそれぞれソースに接続されている。
【００２６】
なお、抵抗Ｒ１及びＲ２は出力電圧検出回路部を、基準電圧発生回路２は基準電圧発生回路部を、定電流バイアス回路３及び差動増幅器８は誤差増幅回路部を、出力電流モニタ回路５及びカップリングコンデンサＣ１は駆動電流制御回路部をそれぞれなす。また、ＮＭＯＳトランジスタＭ２は差動増幅器の電流源をなす。
【００２７】
このような構成において、定電流バイアス回路３の定電流源７で生成された電流は、ＮＭＯＳトランジスタＭ１とＭ２で構成されるカレントミラー回路を介して定電圧制御回路４の差動増幅器８に駆動電流として供給される。差動増幅器８は、ＮＭＯＳトランジスタＭ３のゲート電圧とＮＭＯＳトランジスタＭ４のゲート電圧との電圧差を増幅してドライバトランジスタＭ７のゲートへ出力する。図１の回路の場合、ＮＭＯＳトランジスタＭ４のゲート電圧がＮＭＯＳトランジスタＭ３のゲート電圧よりも小さくなると、差動増幅器８は、ドライバトランジスタＭ７のゲート電圧を低下させる方向に作動し、ドライバトランジスタＭ７は更にオン抵抗が低下し、結果として出力電圧Ｖｏｕｔが上昇する。
【００２８】
また、ＮＭＯＳトランジスタＭ４のゲート電圧がＮＭＯＳトランジスタＭ３のゲート電圧よりも大きくなると、ドライバトランジスタＭ７のゲート電圧を上昇させる方向へ作動し、ドライバトランジスタＭ７はオン抵抗が上昇し、出力電圧Ｖｏｕｔは低下する。結果としてＮＭＯＳトランジスタＭ３及びＭ４の各ゲートは同電圧となるように負帰還がかかるため、出力電圧Ｖｏｕｔは、下記（１）式のようになって安定する。なお、下記（１）式では、Ｒ１，Ｒ２は抵抗Ｒ１，Ｒ２の抵抗値をそれぞれ示している。
Ｖｏｕｔ＝Ｖｒ×（Ｒ１＋Ｒ２）／Ｒ２………………（１）
【００２９】
出力電流モニタ回路５において、ＰＭＯＳトランジスタＭ１１とＭ１３における各トランジスタの幅Ｗ×長さＬの比と、ＮＭＯＳトランジスタＭ１２とＭ１４における各トランジスタの幅Ｗ×長さＬの比を、同一又は任意の倍率にすることにより、ＰＭＯＳトランジスタＭ１１からＮＭＯＳトランジスタＭ１２に流れる電流値とＰＭＯＳトランジスタＭ１３からＮＭＯＳトランジスタＭ１４に流れる電流値をそれぞれ、同一又は任意の倍率に設定することができる。このとき、ＰＭＯＳトランジスタＭ１３のゲート‐ソース間電圧とＰＭＯＳトランジスタＭ１１のゲート‐ソース間電圧は同一となり、それぞれのゲート電圧が同一である。  
【００３０】
このことから、ＰＭＯＳトランジスタＭ１３のソース電圧となる出力電圧Ｖｏｕｔと、ＰＭＯＳトランジスタＭ１０のドレイン電圧、すなわちＰＭＯＳトランジスタＭ１１のソース電圧は等しくなり、ＰＭＯＳトランジスタＭ８のドレイン電圧、すなわちＰＭＯＳトランジスタＭ９のソース電圧も同様である。このため、ドライバトランジスタＭ７、ＰＭＯＳトランジスタＭ８及びＭ１０の各ソース電圧、各ゲート電圧及び各ドレイン電圧が同等となり、それぞれのドレイン‐ソース間に流れる電流は、トランジスタサイズ比と同じ比になる。
【００３１】
したがって、ＰＭＯＳトランジスタＭ８及びＭ１０のソース‐ドレイン間に流れる各電流は、ドライバトランジスタＭ７に流れる電流をトランジスタサイズ比倍した電流が流れることになり、抵抗Ｒ３は、ＰＭＯＳトランジスタＭ８のソース‐ドレイン間に流れる電流を電圧に変換する。ＰＭＯＳトランジスタＭ９と抵抗Ｒ３との接続部Ａからは、ドライバトランジスタＭ７から出力された電流に比例した電圧が出力される。接続部Ａは、カップリングコンデンサＣ１によって、差動増幅器８のＮＭＯＳトランジスタＭ２のゲートにＡＣカップリング接続されている。このため、ドライバトランジスタＭ７の出力電流の変動が接続部Ａの電圧変動となり、接続部ＡのＡＣ成分がＮＭＯＳトランジスタＭ２のゲートに伝達される。
【００３２】
すなわち、ドライバトランジスタＭ７の出力電流が増加する方向に変動すると、接続部Ａの電圧は上昇する方向に変動し、ＮＭＯＳトランジスタＭ２のゲート電圧を過渡的に上昇させる。ＮＭＯＳトランジスタＭ２のゲート電圧が上昇すると、差動増幅器８の駆動電流が過渡的に増加し、出力電圧Ｖｏｕｔの変動に対する差動増幅器８の応答特性が向上する。逆に、ドライバトランジスタＭ７の出力電流が減少する方向に変動すると、差動増幅器８の駆動電流が過渡的に減少し、出力電圧Ｖｏｕｔの変動に対する差動増幅器８の応答特性が低下する。通常、定電圧回路の場合、出力電流が増加する時の応答特性が重要であり、出力電流増加時の差動増幅器８の応答特性を向上させることができる。
【００３３】
なお、図２に示すように、図１のＰＭＯＳトランジスタＭ８，Ｍ９及び抵抗Ｒ３を削除して、ＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１２との接続部ＢをカップリングコンデンサＣ１を介してＮＭＯＳトランジスタＭ２のゲートに接続するようにしてもよい。このようにした場合、ドライバトランジスタＭ７の出力電流と接続部Ｂの電圧は比例せず、ドライバトランジスタＭ７の出力電流の変化に対する接続部Ｂの電圧変動は、ＮＭＯＳトランジスタＭ１２のＶｇｓ‐Ｉｄｓ特性によって決まる。なお、図２において、出力電流モニタ回路５ａ及びカップリングコンデンサＣ１は駆動電流制御回路部をなす。
【００３４】
第２の実施の形態．
前記第１の実施の形態では、定電圧制御回路４は２段増幅型をなしていたが、３段増幅型をなすようにしてもよく、このようにしたものを本発明の第２の実施の形態とする。
図３は、本発明の第２の実施の形態における定電圧電源装置の例を示した回路図である。なお、図３では、図１と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図１との相違点のみ説明する。
図３における図１との相違点は、図１の定電圧制御回路４にＮＭＯＳトランジスタＭ１５及びＰＭＯＳトランジスタＭ１６で形成された増幅回路を追加したことにある。このことから、図１の定電圧制御回路４を定電圧制御回路４ｂにすると共に図１の定電圧電源装置１を定電圧電源装置１ｂにした。
【００３５】
図３において、定電圧電源装置１ｂは、基準電圧発生回路２、定電流バイアス回路３、定電圧制御回路４ｂ、出力電流モニタ回路５及びカップリングコンデンサＣ１で構成されている。基準電圧発生回路２は、所定の基準電圧Ｖｒを生成して定電圧制御回路４ｂに出力し、定電流バイアス回路３は、定電圧制御回路４ｂに所定の駆動電流が供給されるように制御する。定電圧制御回路４ｂは、出力端子ＯＵＴから出力される出力電圧Ｖｏｕｔに比例した電圧Ｖｄを生成し、該比例電圧Ｖｄと基準電圧Ｖｒとの電圧差に応じた電流を出力端子ＯＵＴに出力して出力電圧Ｖｏｕｔが所定の電圧で一定になるようにする。
【００３６】
また、出力電流モニタ回路５は、出力端子ＯＵＴから出力される電流ｉｏを検出し、該検出した出力電流ｉｏの電流値に応じて定電圧制御回路４ｂに流れる駆動電流の電流値の制御を行う。定電圧制御回路４ｂは、該駆動電流の電流値に応じて、出力電圧Ｖｏｕｔの変動に対する応答特性、すなわち応答速度が変わる。
定電圧制御回路４ｂは、差動増幅器８と、ドライバトランジスタＭ７と、抵抗Ｒ１，Ｒ２と、該差動増幅器８の出力信号を増幅してドライバトランジスタＭ７に出力する増幅回路を構成するＮＭＯＳトランジスタＭ１５及びＰＭＯＳトランジスタＭ１６で構成されている。差動増幅器８、ＮＭＯＳトランジスタＭ１５及びＰＭＯＳトランジスタＭ１６は誤差増幅回路を形成している。
【００３７】
定電圧制御回路４ｂにおいて、電源電圧Ｖｂａｔと接地電圧との間には、ＰＭＯＳトランジスタＭ１６及びＮＭＯＳトランジスタＭ１５が直列に接続されている。ＰＭＯＳトランジスタＭ１６のゲートは、差動増幅器８の出力端であるＰＭＯＳトランジスタＭ６とＮＭＯＳトランジスタＭ４との接続部に接続され、ＮＭＯＳトランジスタＭ１５のゲートは、定電流バイアス回路３のＮＭＯＳトランジスタＭ１のゲートに接続されている。ＰＭＯＳトランジスタＭ１６とＮＭＯＳトランジスタＭ１５との接続部は、ドライバトランジスタＭ７及びＰＭＯＳトランジスタＭ８，Ｍ１０の各ゲートにそれぞれ接続されている。
【００３８】
なお、定電流バイアス回路３、差動増幅器８、ＮＭＯＳトランジスタＭ１５及びＰＭＯＳトランジスタＭ１６は誤差増幅回路部をなす。また、ＮＭＯＳトランジスタＭ１５及びＰＭＯＳトランジスタＭ１６は増幅回路をなし、ＮＭＯＳトランジスタＭ１５は該増幅回路の電流源を、ＰＭＯＳトランジスタＭ１６は該増幅回路の増幅部をそれぞれなす。
【００３９】
このような構成において、定電圧電源装置１ｂは、基本的には図１の定電圧電源装置１の場合と同様な論理で動作する。ただし定電圧電源装置１ｂでは、ドライバトランジスタＭ７がオフする方向となるドライバトランジスタＭ７のゲート電圧上昇方向に対する定電圧制御回路４ｂの応答速度は、差動増幅器８とＰＭＯＳトランジスタＭ１６の増幅効果によって速くなるが、ドライバトランジスタＭ７がオンする方向となるドライバトランジスタＭ７のゲート電圧下降方向に対する定電圧制御回路４ｂの応答速度は、ＮＭＯＳトランジスタＭ１５によって供給される定電流値に依存する。
【００４０】
したがって、出力電流モニタ回路５とカップリングコンデンサＣ１により、ドライバトランジスタＭ７の出力電流増加方向への変化に対してＮＭＯＳトランジスタＭ１５の駆動電流が増加すると、定電圧電源装置１ｂの応答速度が速くなる。また、ドライバトランジスタＭ７の出力電流減少方向への変化に対しては、ＮＭＯＳトランジスタＭ２及びＭ１５の各駆動電流は減少する。しかし、ドライバトランジスタＭ７のゲート電圧上昇方向では、差動増幅器８とＰＭＯＳトランジスタＭ１６の増幅効果があるため、定電圧電源装置１ｂの応答速度への影響は小さいばかりか、ドライバトランジスタＭ７のゲートに対してはＮＭＯＳトランジスタＭ１５が駆動する電流値が減ることで接地電圧方向側へのインピーダンスが高くなり、出力電圧Ｖｏｕｔの電圧上昇方向に対する応答速度の低下を、相殺するか又は速めることができる。
【００４１】
なお、図４で示すように、図３の場合も、前記図２のように図３のＰＭＯＳトランジスタＭ８，Ｍ９及び抵抗Ｒ３を削除して、ＰＭＯＳトランジスタＭ１１とＮＭＯＳトランジスタＭ１２との接続部ＢをカップリングコンデンサＣ１を介してＮＭＯＳトランジスタＭ２及びＭ１５の各ゲートにそれぞれ接続するようにしてもよい。このようにした場合、ドライバトランジスタＭ７の出力電流と接続部Ｂの電圧は比例せず、ドライバトランジスタＭ７の出力電流の変化に対する接続部Ｂの電圧変動は、ＮＭＯＳトランジスタＭ１２のＶｇｓ‐Ｉｄｓ特性によって決まる。図４において、出力電流モニタ回路５ａ及びカップリングコンデンサＣ１は駆動電流制御回路部をなす。
【００４２】
第３の実施の形態．
図５は、本発明の第３の実施の形態における定電圧電源装置の例を示した回路図である。なお、図５では、図３と同じもの又は同様のものは同じ符号で示しており、ここではその説明を省略すると共に図３との相違点のみ説明する。
図５における図３との相違点は、図３の定電圧制御回路４ｂにＮＭＯＳトランジスタＭ１７，Ｍ２０及びＰＭＯＳトランジスタＭ１８，Ｍ１９を追加したことと、図３の出力電流モニタ回路５のＰＭＯＳトランジスタＭ８，Ｍ９及び抵抗Ｒ３を削除した、すなわち図４の出力電流モニタ回路５ａを使用したことにある。このことから、図３の定電圧制御回路４ｂを定電圧制御回路４ｄに、図３の出力電流モニタ回路５を出力電流モニタ回路５ａにそれぞれすると共に、図３の定電圧電源装置１ｂを定電圧電源装置１ｄにした。
【００４３】
図５において、定電圧電源装置１ｄは、基準電圧発生回路２、定電流バイアス回路３、定電圧制御回路４ｄ、出力電流モニタ回路５ａ及びカップリングコンデンサＣ１で構成されている。基準電圧発生回路２は、所定の基準電圧Ｖｒを生成して定電圧制御回路４ｄに出力し、定電流バイアス回路３は、定電圧制御回路４ｄに所定の駆動電流が供給されるように制御する。定電圧制御回路４ｄは、出力端子ＯＵＴから出力される出力電圧Ｖｏｕｔに比例した電圧Ｖｄを生成し、該比例電圧Ｖｄと基準電圧Ｖｒとの電圧差に応じた電流を出力端子ＯＵＴに出力して出力電圧Ｖｏｕｔが所定の電圧で一定になるようにする。
【００４４】
また、出力電流モニタ回路５ａは、出力端子ＯＵＴから出力される電流ｉｏを検出し、該検出した出力電流ｉｏの電流値に応じて定電圧制御回路４ｄに流れる駆動電流の電流値の制御を行う。定電圧制御回路４ｄは、該駆動電流の電流値に応じて、出力電圧Ｖｏｕｔの変動に対する応答特性、すなわち応答速度が変わる。
定電圧制御回路４ｄは、差動増幅器８と、ドライバトランジスタＭ７と、抵抗Ｒ１，Ｒ２と、ＮＭＯＳトランジスタＭ１５，Ｍ１７，Ｍ２０と、ＰＭＯＳトランジスタＭ１６，Ｍ１８，Ｍ１９とで構成されている。差動増幅器８、ＮＭＯＳトランジスタＭ１５，Ｍ１７，Ｍ２０及びＰＭＯＳトランジスタＭ１６，Ｍ１８，Ｍ１９は誤差増幅回路を形成している。
【００４５】
定電圧制御回路４ｄにおいて、ＮＭＯＳトランジスタＭ１７は、ＮＭＯＳトランジスタＭ１５とカレントミラー回路を形成すると共に、ＰＭＯＳトランジスタＭ１８及びＭ１９はカレントミラー回路を形成している。また、ＮＭＯＳトランジスタＭ２０は、ＮＭＯＳトランジスタＭ１及びＮＭＯＳトランジスタＭ２とカレントミラー回路を形成している。電源電圧Ｖｂａｔと接地電圧との間には、ＰＭＯＳトランジスタＭ１８とＮＭＯＳトランジスタＭ１７が直列に接続されると共にＰＭＯＳトランジスタＭ１９とＮＭＯＳトランジスタＭ２０が直列に接続されている。ＮＭＯＳトランジスタＭ１５とＭ１７の各ゲートは接続され、該接続部はＮＭＯＳトランジスタＭ１７のドレインに接続されている。また、ＰＭＯＳトランジスタＭ１８とＭ１９の各ゲートは接続され、該接続部はＰＭＯＳトランジスタＭ１９のドレインに接続されている。ＮＭＯＳトランジスタＭ２０のゲートは、ＮＭＯＳトランジスタＭ１とＭ２の各ゲートの接続部に接続されている。
【００４６】
一方、出力電流モニタ回路５ａは、ＰＭＯＳトランジスタＭ１０，Ｍ１１，Ｍ１３及びＮＭＯＳトランジスタＭ１２，Ｍ１４で構成されている。
出力電流モニタ回路５ａにおいて、電源電圧Ｖｂａｔと接地電圧との間に、ＰＭＯＳトランジスタＭ１０、Ｍ１１及びＮＭＯＳトランジスタＭ１２が直列に接続され、ドライバトランジスタＭ７のドレインと接地電圧との間にＰＭＯＳトランジスタＭ１３及びＮＭＯＳトランジスタＭ１４が直列に接続されている。ＰＭＯＳトランジスタＭ１１及びＭ１３のゲートは接続され、該接続部はＰＭＯＳトランジスタＭ１３のドレインに接続されている。また、ＮＭＯＳトランジスタＭ１２及びＭ１４のゲートは接続され、該接続部はＮＭＯＳトランジスタＭ１２のドレインに接続されると共に、カップリングコンデンサＣ１を介してＮＭＯＳトランジスタＭ１５のゲートに接続されている。
【００４７】
なお、定電流バイアス回路３、差動増幅器８、ＮＭＯＳトランジスタＭ１５，Ｍ１７，Ｍ２０及びＰＭＯＳトランジスタＭ１６，Ｍ１８，Ｍ１９は誤差増幅回路部をなす。また、ＮＭＯＳトランジスタＭ１５，Ｍ１７，Ｍ２０及びＰＭＯＳトランジスタＭ１６，Ｍ１８，Ｍ１９は増幅回路をなし、ＰＭＯＳトランジスタＭ１６は増幅部を、ＮＭＯＳトランジスタＭ１５，Ｍ１７，Ｍ２０及びＰＭＯＳトランジスタＭ１８，Ｍ１９は電流源をなす。
【００４８】
このような構成において、ドライバトランジスタＭ７のゲートノードの電流を駆動するＮＭＯＳトランジスタＭ１５のゲートを差動増幅器８の駆動電流を駆動するＮＭＯＳトランジスタＭ２のゲートと分割して、ＮＭＯＳトランジスタＭ１７，Ｍ２０及びＰＭＯＳトランジスタＭ１８，Ｍ１９が定電流バイアス回路３に設定された電流をカレントミラー回路でＮＭＯＳトランジスタＭ１５の駆動電流に変換する。
【００４９】
出力電流モニタ回路５ａの接続部Ｂは、カップリングコンデンサＣ１を介してＮＭＯＳトランジスタＭ１５及びＭ１７の各ゲートにＡＣ接続される。図３の場合と同じ動作原理で出力電圧Ｖｏｕｔの変動に対する応答特性が向上する。また、ドライバトランジスタＭ７の出力電流減少方向への変化時にも差動増幅器８の駆動電流、すなわち駆動電流の減少がないため、出力電圧Ｖｏｕｔの変動に対する応答特性の悪化がない。このように、図３の場合よりもドライバトランジスタＭ７の出力電流減少方向への変動時の応答速度を向上させることができる。
【００５０】
第４の実施の形態．
前記第１及び第２の各実施の形態において、ドライバトランジスタＭ７の出力電流減少方向への変動時における誤差増幅器８の駆動電流の減少を一定の減少幅以下に押さえるようにしてもよく、このようにしたものを本発明の第４の実施の形態とする。
図６は、本発明の第４の実施の形態における定電圧電源装置の例を示した回路図である。なお、図６では、図２の場合を例にして示しており、図１、図３及び図４の場合も同様であるのでその説明を省略する。また、図６では、図２と同じものは又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図２との相違点のみ説明する。
【００５１】
図６における図２との相違点は、ＮＭＯＳトランジスタＭ２５と、ＮＭＯＳトランジスタＭ２５から所定の定電流が供給されるようにＮＭＯＳトランジスタＭ２５の動作制御を行う第２定電流バイアス回路９を追加したことにある。これに伴って、図２の差動増幅器８を差動増幅器８ｅにし、図２の定電圧制御回路４を定電圧制御回路４ｅにし、図２の定電圧電源装置１を定電圧電源装置１ｅにした。
【００５２】
図６において、ＮＭＯＳトランジスタＭ２５はＮＭＯＳトランジスタＭ２に並列に接続され、ＮＭＯＳトランジスタＭ２５のゲートは第２定電流バイアス回路９に接続されている。定電流バイアス回路３の出力端とＮＭＯＳトランジスタＭ２のゲートとの接続部をカップリングコンデンサＣ１でＡＣ接続することによりドライバトランジスタＭ７の出力電流減少方向への出力電圧Ｖｏｕｔの変動時にも、差動増幅器８ｅは、ＮＭＯＳトランジスタＭ２５から駆動電流が供給されて駆動電流が補償されるため、必要以上に駆動電流が減少することを防止できる。なお、第２定電流バイアス回路９及びＮＭＯＳトランジスタＭ２５は第２電流源をなす。
【図面の簡単な説明】
【００５３】
【図１】本発明の第１の実施の形態における定電圧電源装置の例を示した回路図である。
【図２】本発明の第１の実施の形態における定電圧電源装置の他の例を示した回路図である。
【図３】本発明の第２の実施の形態における定電圧電源装置の例を示した回路図である。
【図４】本発明の第２の実施の形態における定電圧電源装置の他の例を示した回路図である。
【図５】本発明の第３の実施の形態における定電圧電源装置の例を示した回路図である。
【図６】本発明の第４の実施の形態における定電圧電源装置の例を示した回路図である。
【図７】従来の定電圧電源装置の例を示した図である。
【符号の説明】
【００５４】
１，１ａ〜１ｅ  定電圧電源装置
２  基準電圧発生回路
３  定電流バイアス回路
４，４ｂ，４ｄ，４ｅ  定電圧制御回路
５，５ａ  出力電流モニタ回路
７  定電流源
８，８ｅ  差動増幅器
９  第２定電流バイアス回路
１０  直流電源
１１  負荷
Ｍ７  ドライバトランジスタ
Ｃ１  カップリングコンデンサ
【図１】
2005174208.tif 000003
【図２】
2005174208.tif 000004
【図３】
2005174208.tif 000005
【図４】
2005174208.tif 000006
【図５】
2005174208.tif 000007
【図６】
2005174208.tif 000008
【図７】
2005174208.tif 000009