(57)【要約】【課題】  パネル充電時間を確保するために、書き込むべきソース電位に応じてゲート信号幅を可変とする。【解決手段】  液晶表示装置１は、縦２ドットずつを反転駆動できるように、各画素のＴＦＴが所定のＴＦＴ配置パターンに従って設けられている。そして、走査線駆動回路が、信号線駆動回路によって正極性のドレイン信号が印加された時のゲートパルス幅Ｔpが負極性のドレイン信号が印加された時のゲートパルス幅Ｔnより長いゲート信号を印加する。【選択図】  図１
2005165038.tif 000002
【特許請求の範囲】
【請求項１】
行列方向に配置された各画素と対応するように設けられたＴＦＴ、該ＴＦＴのゲートを共通接続する走査線、該ＴＦＴのドレインを共通接続する信号線、該ＴＦＴのソースと接続されている各画素の画素電極、走査線へのゲート信号を制御する走査線駆動回路、信号線へのドレイン信号を制御する信号線駆動回路を有する液晶表示装置であって、
有効表示領域では所定のＴＦＴ配置パターンの繰り返しとなるようにＴＦＴが設けられ、
上記ＴＦＴ配置パターンは、有効表示領域のｘ行ｙ列の画素Ｃx,yに設けられたＴＦＴのゲートが有効表示領域のｐ本目の走査線に、ドレインが有効表示領域のｑ本目の信号線に接続されていることをＣi,j＝(p,q)と表記するとき、
Ｃi,j＝(i+1,j)、Ｃi,j+1＝(i,j+1)、
Ｃi,j+2＝(i+1,j+2)、Ｃi,j+3＝(i,j+3)、
Ｃi+1,j＝(i+1,j+1)、Ｃi+1,j+1＝(i+2,j+1)、
Ｃi+1,j+2＝(i+1,j+3)、Ｃi+1,j+3＝(i+2,j+3)、
Ｃi+2,j＝(i+2,j)、Ｃi+2,j+1＝(i+3,j+1)、
Ｃi+2,j+2＝(i+2,j+2)、Ｃi+2,j+3＝(i+3,j+3)、
Ｃi+3,j＝(i+4,j)、Ｃi+3,j+1＝(i+3,j+2)、
Ｃi+3,j+2＝(i+4,j+2)、Ｃi+3,j+3＝(i+3,j+4)
のパターンであり、
上記信号線駆動回路は、第１の画素グループを構成する画素
Ｃi,j、Ｃi,j+2、Ｃi+1,j、Ｃi+1,j+2、
Ｃi+2,j+1、Ｃi+2,j+3、Ｃi+3,j+1、Ｃi+3,j+3
と、第２の画素グループを構成する画素
Ｃi,j+1、Ｃi,j+3、Ｃi+1,j+1、Ｃi+1,j+3
Ｃi+2,j、Ｃi+2,j+2、Ｃi+3,j、Ｃi+3,j+2
とを、互いに逆極性のドレイン信号を印加することによって反転駆動するものであることを特徴とする液晶表示装置。
【請求項２】
行列方向に配置された各画素と対応するように設けられたＴＦＴ、該ＴＦＴのゲートを共通接続する走査線、該ＴＦＴのドレインを共通接続する信号線、該ＴＦＴのソースと接続されている各画素の画素電極、走査線へのゲート信号を制御する走査線駆動回路、信号線へのドレイン信号を制御する信号線駆動回路を有する液晶表示装置であって、
有効表示領域では所定のＴＦＴ配置パターンの繰り返しとなるようにＴＦＴが設けられ、
上記ＴＦＴ配置パターンは、有効表示領域のｘ行ｙ列の画素Ｃx,yに設けられたＴＦＴのゲートが有効表示領域のｐ本目の走査線に、ドレインが有効表示領域のｑ本目の信号線に接続されていることをＣi,j＝(p,q)と表記するとき、
Ｃi,j＝(i,j)、Ｃi,j+1＝(i+1,j+1)、
Ｃi,j+2＝(i,j+2)、Ｃi,j+3＝(i+1,j+3)、
Ｃi+1,j＝(i+2,j)、Ｃi+1,j+1＝(i+1,j+2)、
Ｃi+1,j+2＝(i+2,j+2)、Ｃi+1,j+3＝(i+1,j+4)、
Ｃi+2,j＝(i+3,j)、Ｃi+2,j+1＝(i+2,j+1)、
Ｃi+2,j+2＝(i+3,j+2)、Ｃi+2,j+3＝(i+2,j+3)、
Ｃi+3,j＝(i+3,j+1)、Ｃi+3,j+1＝(i+4,j+1)、
Ｃi+3,j+2＝(i+3,j+3)、Ｃi+3,j+3＝(i+4,j+3)
のパターンであり、
上記信号線駆動回路は、第１の画素グループを構成する画素
Ｃi,j、Ｃi,j+2、Ｃi+1,j、Ｃi+1,j+2、
Ｃi+2,j+1、Ｃi+2,j+3、Ｃi+3,j+1、Ｃi+3,j+3
と、第２の画素グループを構成する画素
Ｃi,j+1、Ｃi,j+3、Ｃi+1,j+1、Ｃi+1,j+3
Ｃi+2,j、Ｃi+2,j+2、Ｃi+3,j、Ｃi+3,j+2
とを、互いに逆極性のドレイン信号を印加することによって反転駆動するものであることを特徴とする液晶表示装置。
【請求項３】
行列方向に配置された各画素と対応するように設けられたＴＦＴ、該ＴＦＴのゲートを共通接続する走査線、該ＴＦＴのドレインを共通接続する信号線、該ＴＦＴのソースと接続されている各画素の画素電極、走査線へのゲート信号を制御する走査線駆動回路、信号線へのドレイン信号を制御する信号線駆動回路を有する液晶表示装置であって、
有効表示領域では所定のＴＦＴ配置パターンの繰り返しとなるようにＴＦＴが設けられ、
上記ＴＦＴ配置パターンは、有効表示領域のｘ行ｙ列の画素Ｃx,yに設けられたＴＦＴのゲートが有効表示領域のｐ本目の走査線に、ドレインが有効表示領域のｑ本目の信号線に接続されていることをＣi,j＝(p,q)と表記するとき、
Ｃi,j＝(i+1,j+1)、Ｃi,j+1＝(i,j+1)、
Ｃi,j+2＝(i+1,j+3)、Ｃi,j+3＝(i,j+3)、
Ｃi+1,j＝(i+1,j)、Ｃi+1,j+1＝(i+2,j+1)、
Ｃi+1,j+2＝(i+1,j+2)、Ｃi+1,j+3＝(i+2,j+3)、
Ｃi+2,j＝(i+2,j)、Ｃi+2,j+1＝(i+3,j+2)、
Ｃi+2,j+2＝(i+2,j+2)、Ｃi+2,j+3＝(i+3,j+4)、
Ｃi+3,j＝(i+4,j)、Ｃi+3,j+1＝(i+3,j+1)、
Ｃi+3,j+2＝(i+4,j+2)、Ｃi+3,j+3＝(i+3,j+3)
のパターンであり、
上記信号線駆動回路は、第１の画素グループを構成する画素
Ｃi,j、Ｃi,j+2、Ｃi+1,j、Ｃi+1,j+2、
Ｃi+2,j+1、Ｃi+2,j+3、Ｃi+3,j+1、Ｃi+3,j+3
と、第２の画素グループを構成する画素
Ｃi,j+1、Ｃi,j+3、Ｃi+1,j+1、Ｃi+1,j+3
Ｃi+2,j、Ｃi+2,j+2、Ｃi+3,j、Ｃi+3,j+2
とを、互いに逆極性のドレイン信号を印加することによって反転駆動するものであることを特徴とする液晶表示装置。
【請求項４】
行列方向に配置された各画素と対応するように設けられたＴＦＴ、該ＴＦＴのゲートを共通接続する走査線、該ＴＦＴのドレインを共通接続する信号線、該ＴＦＴのソースと接続されている各画素の画素電極、走査線へのゲート信号を制御する走査線駆動回路、信号線へのドレイン信号を制御する信号線駆動回路を有する液晶表示装置であって、
有効表示領域では所定のＴＦＴ配置パターンの繰り返しとなるようにＴＦＴが設けられ、
上記ＴＦＴ配置パターンは、有効表示領域のｘ行ｙ列の画素Ｃx,yに設けられたＴＦＴのゲートが有効表示領域のｐ本目の走査線に、ドレインが有効表示領域のｑ本目の信号線に接続されていることをＣi,j＝(p,q)と表記するとき、
Ｃi,j＝(i,j)、Ｃi,j+1＝(i,j+2)、
Ｃi,j+2＝(i,j+2)、Ｃi,j+3＝(i+1,j+4)、
Ｃi+1,j＝(i+2,j)、Ｃi+1,j+1＝(i+1,j+1)、
Ｃi+1,j+2＝(i+2,j+2)、Ｃi+1,j+3＝(i+1,j+3)、
Ｃi+2,j＝(i+3,j+1)、Ｃi+2,j+1＝(i+2,j+1)、
Ｃi+2,j+2＝(i+3,j+3)、Ｃi+2,j+3＝(i+2,j+3)、
Ｃi+3,j＝(i+3,j)、Ｃi+3,j+1＝(i+4,j+1)、
Ｃi+3,j+2＝(i+3,j+2)、Ｃi+3,j+3＝(i+4,j+3)
のパターンであり、
上記信号線駆動回路は、第１の画素グループを構成する画素
Ｃi,j、Ｃi,j+2、Ｃi+1,j、Ｃi+1,j+2、
Ｃi+2,j+1、Ｃi+2,j+3、Ｃi+3,j+1、Ｃi+3,j+3
と、第２の画素グループを構成する画素
Ｃi,j+1、Ｃi,j+3、Ｃi+1,j+1、Ｃi+1,j+3
Ｃi+2,j、Ｃi+2,j+2、Ｃi+3,j、Ｃi+3,j+2
とを、互いに逆極性のドレイン信号を印加することによって反転駆動するものであることを特徴とする液晶表示装置。
【請求項５】
１行目の画素と２行目の画素とのＴＦＴの配置パターンが同じであることを特徴とする請求項１から４のいずれか１項に記載の液晶表示装置。
【請求項６】
１行目の画素と２行目の画素とのＴＦＴの配置パターンが異なることを特徴とする請求項１から４のいずれか１項に記載の液晶表示装置。
【請求項７】
上記走査線駆動回路は、上記信号線駆動回路によって正極性のドレイン信号が印加された時のゲートパルス幅Ｔpが負極性のドレイン信号が印加された時のゲートパルス幅Ｔnより長いゲート信号を印加するものであることを特徴とする請求項１から６のいずれか１項に記載の液晶表示装置。
【請求項８】
上記ゲートパルス幅は、１水平走査期間をＨとしたとき、
Ｔp＋Ｔn≦２Ｈ
となるように設定されていることを特徴とする請求項７に記載の液晶表示装置。
【請求項９】
画素ごとの表示データを、正極性のドレイン信号によって書き込まれるものと、負極性のドレイン信号によって書き込まれるものとに振り分けて、上記信号線駆動回路へ供給する走査線順次変換手段を備えることを特徴とする請求項１から８のいずれか１項に記載の液晶表示装置。
【請求項１０】
行列方向に配置された各画素と対応するようにＴＦＴが設けられた液晶表示装置であって、
画素のＴＦＴのゲートと接続された、互いに異なる極性の画素を駆動するための第１の走査線および第２の走査線を有し、
上記第１の走査線が、同一画素列内で隣接する２つの画素のＴＦＴに接続され、
上記第２の走査線が、２行２列の４つの画素ごとに一方の対角に位置する２つの画素のＴＦＴに接続されたことを特徴とする液晶表示装置。
【請求項１１】
正極性のドレイン信号が印加された時のゲートパルス幅が負極性のドレイン信号が印加された時のゲートパルス幅より長いゲート信号を印加する走査線駆動回路を備えることを特徴とする請求項１０に記載の液晶表示装置。
【請求項１２】
有効表示領域の画素を、列方向に２画素毎かつ行方向に１画素毎に反転駆動するものであることを特徴とする請求項１０または１１に記載の液晶表示装置。
【請求項１３】
有効表示領域がｍ列ｎ行であるとき、画素を駆動するソース信号線の数がｍ＋１本であることを特徴とする請求項１２に記載の液晶表示装置。
【請求項１４】
有効表示領域がｍ列ｎ行であるとき、画素を駆動するソース信号線の数がｍ本であることを特徴とする請求項１２に記載の液晶表示装置。
【請求項１５】
有効表示領域がｍ列ｎ行であるとき、画素を駆動するソースドライバの数がｍ＋１個であることを特徴とする請求項１２に記載の液晶表示装置。
【請求項１６】
有効表示領域がｍ列ｎ行であるとき、画素を駆動するソースドライバの数がｍ個であることを特徴とする請求項１２に記載の液晶表示装置。
【請求項１７】
液晶表示装置のゲートドライバであって、
シフトレジスタと複数の出力回路とからなり、
上記の各出力回路は、出力を制御するゲートアウトプットエネーブル信号を入力するために、第１のゲートアウトプットエネーブル信号線および第２のゲートアウトプットエネーブル信号線のいずれか一方と接続されていることを特徴とするゲートドライバ。
【請求項１８】
液晶表示装置のゲートドライバであって、
パルス幅が異なる第１のゲート線駆動パルスおよび第２のゲート線駆動パルスを、第１のゲート線駆動パルスと第２のゲート線駆動パルスとが２水平走査期間の間にそれぞれ１回ゲート線駆動信号であるハイレベルの電圧になり、かつ、第１のゲート線駆動パルスと第２のゲート線駆動パルスとの間にいずれのゲート線をも駆動しない期間を生成するように、走査線に出力するものであることを特徴とするゲートドライバ。
【請求項１９】
請求項１７または１８に記載のゲートドライバを搭載したことを特徴とする液晶表示装置。
【請求項２０】
行列方向に配置された各画素と対応するように設けられたＴＦＴ、該ＴＦＴのゲートを共通接続する走査線、該ＴＦＴのドレインを共通接続する信号線、該ＴＦＴのソースと接続されている各画素の画素電極、走査線へのゲート信号を制御する走査線駆動回路、信号線へのドレイン信号を制御する信号線駆動回路を有し、
有効表示領域では所定のＴＦＴ配置パターンの繰り返しとなるようにＴＦＴが設けられ、
上記ＴＦＴ配置パターンは、有効表示領域のｘ行ｙ列の画素Ｃx,yに設けられたＴＦＴのゲートが有効表示領域のｐ本目の走査線に、ドレインが有効表示領域のｑ本目の信号線に接続されていることをＣi,j＝(p,q)と表記するとき、
Ｃi,j＝(i+1,j)、Ｃi,j+1＝(i,j+1)、
Ｃi,j+2＝(i+1,j+2)、Ｃi,j+3＝(i,j+3)、
Ｃi+1,j＝(i+1,j+1)、Ｃi+1,j+1＝(i+2,j+1)、
Ｃi+1,j+2＝(i+1,j+3)、Ｃi+1,j+3＝(i+2,j+3)、
Ｃi+2,j＝(i+2,j)、Ｃi+2,j+1＝(i+3,j+1)、
Ｃi+2,j+2＝(i+2,j+2)、Ｃi+2,j+3＝(i+3,j+3)、
Ｃi+3,j＝(i+4,j)、Ｃi+3,j+1＝(i+3,j+2)、
Ｃi+3,j+2＝(i+4,j+2)、Ｃi+3,j+3＝(i+3,j+4)
のパターンである液晶表示装置の駆動方法であって、
上記信号線駆動回路が、第１の画素グループを構成する画素
Ｃi,j、Ｃi,j+2、Ｃi+1,j、Ｃi+1,j+2、
Ｃi+2,j+1、Ｃi+2,j+3、Ｃi+3,j+1、Ｃi+3,j+3
と、第２の画素グループを構成する画素
Ｃi,j+1、Ｃi,j+3、Ｃi+1,j+1、Ｃi+1,j+3
Ｃi+2,j、Ｃi+2,j+2、Ｃi+3,j、Ｃi+3,j+2
とを、互いに逆極性のドレイン信号を印加することによって反転駆動することを特徴とする液晶表示装置の駆動方法。
【請求項２１】
行列方向に配置された各画素と対応するように設けられたＴＦＴ、該ＴＦＴのゲートを共通接続する走査線、該ＴＦＴのドレインを共通接続する信号線、該ＴＦＴのソースと接続されている各画素の画素電極、走査線へのゲート信号を制御する走査線駆動回路、信号線へのドレイン信号を制御する信号線駆動回路を有し、
有効表示領域では所定のＴＦＴ配置パターンの繰り返しとなるようにＴＦＴが設けられ、
上記ＴＦＴ配置パターンは、有効表示領域のｘ行ｙ列の画素Ｃx,yに設けられたＴＦＴのゲートが有効表示領域のｐ本目の走査線に、ドレインが有効表示領域のｑ本目の信号線に接続されていることをＣi,j＝(p,q)と表記するとき、
Ｃi,j＝(i,j)、Ｃi,j+1＝(i+1,j+1)、
Ｃi,j+2＝(i,j+2)、Ｃi,j+3＝(i+1,j+3)、
Ｃi+1,j＝(i+2,j)、Ｃi+1,j+1＝(i+1,j+2)、
Ｃi+1,j+2＝(i+2,j+2)、Ｃi+1,j+3＝(i+1,j+4)、
Ｃi+2,j＝(i+3,j)、Ｃi+2,j+1＝(i+2,j+1)、
Ｃi+2,j+2＝(i+3,j+2)、Ｃi+2,j+3＝(i+2,j+3)、
Ｃi+3,j＝(i+3,j+1)、Ｃi+3,j+1＝(i+4,j+1)、
Ｃi+3,j+2＝(i+3,j+3)、Ｃi+3,j+3＝(i+4,j+3)
のパターンである液晶表示装置の駆動方法であって、
上記信号線駆動回路が、第１の画素グループを構成する画素
Ｃi,j、Ｃi,j+2、Ｃi+1,j、Ｃi+1,j+2、
Ｃi+2,j+1、Ｃi+2,j+3、Ｃi+3,j+1、Ｃi+3,j+3
と、第２の画素グループを構成する画素
Ｃi,j+1、Ｃi,j+3、Ｃi+1,j+1、Ｃi+1,j+3
Ｃi+2,j、Ｃi+2,j+2、Ｃi+3,j、Ｃi+3,j+2
とを、互いに逆極性のドレイン信号を印加することによって反転駆動することを特徴とする液晶表示装置の駆動方法。
【請求項２２】
行列方向に配置された各画素と対応するように設けられたＴＦＴ、該ＴＦＴのゲートを共通接続する走査線、該ＴＦＴのドレインを共通接続する信号線、該ＴＦＴのソースと接続されている各画素の画素電極、走査線へのゲート信号を制御する走査線駆動回路、信号線へのドレイン信号を制御する信号線駆動回路を有し、
有効表示領域では所定のＴＦＴ配置パターンの繰り返しとなるようにＴＦＴが設けられ、
上記ＴＦＴ配置パターンは、有効表示領域のｘ行ｙ列の画素Ｃx,yに設けられたＴＦＴのゲートが有効表示領域のｐ本目の走査線に、ドレインが有効表示領域のｑ本目の信号線に接続されていることをＣi,j＝(p,q)と表記するとき、
Ｃi,j＝(i+1,j+1)、Ｃi,j+1＝(i,j+1)、
Ｃi,j+2＝(i+1,j+3)、Ｃi,j+3＝(i,j+3)、
Ｃi+1,j＝(i+1,j)、Ｃi+1,j+1＝(i+2,j+1)、
Ｃi+1,j+2＝(i+1,j+2)、Ｃi+1,j+3＝(i+2,j+3)、
Ｃi+2,j＝(i+2,j)、Ｃi+2,j+1＝(i+3,j+2)、
Ｃi+2,j+2＝(i+2,j+2)、Ｃi+2,j+3＝(i+3,j+4)、
Ｃi+3,j＝(i+4,j)、Ｃi+3,j+1＝(i+3,j+1)、
Ｃi+3,j+2＝(i+4,j+2)、Ｃi+3,j+3＝(i+3,j+3)
のパターンである液晶表示装置の駆動方法であって、
上記信号線駆動回路が、第１の画素グループを構成する画素
Ｃi,j、Ｃi,j+2、Ｃi+1,j、Ｃi+1,j+2、
Ｃi+2,j+1、Ｃi+2,j+3、Ｃi+3,j+1、Ｃi+3,j+3
と、第２の画素グループを構成する画素
Ｃi,j+1、Ｃi,j+3、Ｃi+1,j+1、Ｃi+1,j+3
Ｃi+2,j、Ｃi+2,j+2、Ｃi+3,j、Ｃi+3,j+2
とを、互いに逆極性のドレイン信号を印加することによって反転駆動することを特徴とする液晶表示装置の駆動方法。
【請求項２３】
行列方向に配置された各画素と対応するように設けられたＴＦＴ、該ＴＦＴのゲートを共通接続する走査線、該ＴＦＴのドレインを共通接続する信号線、該ＴＦＴのソースと接続されている各画素の画素電極、走査線へのゲート信号を制御する走査線駆動回路、信号線へのドレイン信号を制御する信号線駆動回路を有し、
有効表示領域では所定のＴＦＴ配置パターンの繰り返しとなるようにＴＦＴが設けられ、
上記ＴＦＴ配置パターンは、有効表示領域のｘ行ｙ列の画素Ｃx,yに設けられたＴＦＴのゲートが有効表示領域のｐ本目の走査線に、ドレインが有効表示領域のｑ本目の信号線に接続されていることをＣi,j＝(p,q)と表記するとき、
Ｃi,j＝(i,j)、Ｃi,j+1＝(i,j+2)、
Ｃi,j+2＝(i,j+2)、Ｃi,j+3＝(i+1,j+4)、
Ｃi+1,j＝(i+2,j)、Ｃi+1,j+1＝(i+1,j+1)、
Ｃi+1,j+2＝(i+2,j+2)、Ｃi+1,j+3＝(i+1,j+3)、
Ｃi+2,j＝(i+3,j+1)、Ｃi+2,j+1＝(i+2,j+1)、
Ｃi+2,j+2＝(i+3,j+3)、Ｃi+2,j+3＝(i+2,j+3)、
Ｃi+3,j＝(i+3,j)、Ｃi+3,j+1＝(i+4,j+1)、
Ｃi+3,j+2＝(i+3,j+2)、Ｃi+3,j+3＝(i+4,j+3)
のパターンである液晶表示装置の駆動方法であって、
上記信号線駆動回路が、第１の画素グループを構成する画素
Ｃi,j、Ｃi,j+2、Ｃi+1,j、Ｃi+1,j+2、
Ｃi+2,j+1、Ｃi+2,j+3、Ｃi+3,j+1、Ｃi+3,j+3
と、第２の画素グループを構成する画素
Ｃi,j+1、Ｃi,j+3、Ｃi+1,j+1、Ｃi+1,j+3
Ｃi+2,j、Ｃi+2,j+2、Ｃi+3,j、Ｃi+3,j+2
とを、互いに逆極性のドレイン信号を印加することによって反転駆動することを特徴とする液晶表示装置の駆動方法。
【請求項２４】
上記走査線駆動回路が、上記信号線駆動回路によって正極性のドレイン信号が印加された時のゲートパルス幅Ｔpが負極性のドレイン信号が印加された時のゲートパルス幅Ｔnより長いゲート信号を印加することを特徴とする請求項２０から２３のいずれか１項に記載の液晶表示装置の駆動方法。
【請求項２５】
上記ゲートパルス幅は、１水平走査期間をＨとしたとき、
Ｔp＋Ｔn≦２Ｈ
となるように設定されていることを特徴とする請求項２４に記載の液晶表示装置の駆動方法。
【請求項２６】
有効表示領域の１行目の画素をドット反転駆動し、２行目以降の画素を、列方向に２画素毎かつ行方向に１画素毎に、１行目の極性とは異なる極性で反転駆動するとともに、
正極性のドレイン信号が印加された時のゲートパルス幅が負極性のドレイン信号が印加された時のゲートパルス幅より長いゲート信号を画素に印加することを特徴とする液晶表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、アモルファスシリコンを用いたアクティブマトリクス液晶表示装置およびその駆動方法、ゲートドライバに関するものである。
【背景技術】
【０００２】
従来、アモルファスシリコン（ａ−Ｓｉ）を用いたアクティブマトリクス液晶表示装置の駆動方法としては、フリッカを低減させるために、１ゲートラインごとにドレイン信号の極性を反転させる駆動、すなわち、ライン反転駆動が行われている。
【０００３】
しかし、ライン反転駆動では、アモルファスシリコンＴＦＴ（薄膜トランジスタ）の駆動能力が低いため、プロセスのバラツキ等により電界効果移動度が低下すると、４８０ライン程度のディスプレイの駆動さえ困難になる。
【０００４】
この主原因は、正極性時におけるドレイン信号がアモルファスシリコンＴＦＴを介して液晶端子部に充分に印加されないことにある。これはドレイン信号が正極性時には、ＴＦＴのデバイス動作におけるゲート・ソース間電位ＶGSが液晶端子部の電位の上昇とともに低下するため、ＴＦＴのオン抵抗が徐々に上昇する理由によるものである。一方、ドレイン信号が負極性時には、ＶGSは液晶端子部の電位の低下には関係なく一定なのでＴＦＴのオン抵抗は充分低い。よって、ドレイン信号が負極性時にはドレイン信号は液晶端子部に比較的高速に印加される。
【０００５】
この問題点を解決することを目的として、特許文献１には、行列方向に配置された各画素と対応するように設けられた画素用ＴＦＴ、該ＴＦＴのゲート電極を各行ごとに共通接続する走査電極、該ＴＦＴのドレインを各列ごとに共通接続する信号電極、該ＴＦＴのソースと接続されている各画素の表示電極、走査電極への駆動信号出力を制御する走査側駆動回路、信号電極への駆動信号出力を制御する信号側駆動回路、および行毎反転駆動を有する液晶表示装置において、正極性のドレイン信号が印加された時のゲートパルス幅は負極性のドレイン信号が印加された時のゲートパルス幅より長い液晶表示装置が提案されている。図１９は、上記液晶表示装置におけるライン反転駆動によるゲート信号のタイミングチャートである。
【０００６】
上記液晶表示装置の駆動方法によれば、ドレイン信号が正極性時にはゲートパルス幅が負極性時のゲートパルス幅よりも長い。したがって、正極性時にはアモルファスシリコンＴＦＴの駆動能力は低いけれども、ゲートパルス幅は長いので、ドレイン信号は液晶端子部に充分に印加される。したがって、プロセスのバラツキ等によりＴＦＴの電界効果移動度が低下しても、表示品質の優れた液晶表示装置を提供できるとされている。
【０００７】
また、従来のアクティブマトリクス液晶表示装置では、その駆動時に、(1)フレーム反転方式では、画面全体に、(2)ゲート・ライン反転方式では、走査線方向に、(3)ドレイン・ライン反転方式では、信号線方向にそれぞれフレーム周波数のフリッカが目立ってしまうという問題点があった。
【０００８】
この問題点を解決することを目的として、特許文献２には、走査電極Ｘ1〜Ｘnと信号電極Ｙ1〜Ｙmとによって区画された領域内にそれぞれ画素電極１０１とＴＦＴ１０２とを設けた液晶表示装置が提案されている。この液晶表示装置では、ＴＦＴのゲートは走査電極と接続され、そのソース・ドレインは信号電極と接続されるが２本の走査電極によって挟まれた領域内に配置されたＴＦＴにおいては、そのゲートが交互に異なる側の走査電極と接続されている。図２０は、上記液晶表示装置の電極構造を示す平面図である。
【０００９】
上記液晶表示装置によれば、走査電極の選択が移る度に、信号電極Ｙ1〜Ｙmに印加される電圧の極性を反転させる（いわゆる、ゲート・ライン反転方式）と、画面の各ドットごとに極性が反転する電圧が印加されることになり（ドット反転方式）、フレーム周波数で現れるフリッカが抑制される。図２１は、上記液晶表示装置をゲート・ライン反転方式で駆動したときに、１ドットごとに反転する正・負の電圧が印加される様子を示す説明図である。
【特許文献１】特開平４−３２２２１６号公報（公開日：平成４年（１９９２）１１月１２日）
【特許文献２】特開平４−２２３４２８号公報（公開日：平成４年（１９９２）８月１３日）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来の構造の液晶パネルでは、ＴＦＴが逆スタガ構造のｎチャネルのトランジスタの場合、書き込む極性の正負によって、充電能力が次のように異なる。(a)プラスを書き込む場合、信号がドレインとなり、ソースが充電される。よって、ゲート−ソース間の電圧ＶGSが小さくなり、電流供給能力が低下する。これに対して、(b)マイナスを書き込む場合、信号がソースとなり、信号源が低インピーダンスのソースドライバであるため、ソース電位は変動しない。よって、電流供給能力は変わらない。
【００１１】
一方、近時液晶パネルの大型化・高精細化が進んでいる。しかし、従来の構造によって液晶パネルを大型化・高精細化した場合、特に、アモルファスシリコンを用いた液晶パネルの場合、充電時間が確保できないという問題がある。具体的には、大型・高精細の液晶パネルでは、画素が密になるため、画素当たりの書き込み時間が短くなる。すなわち、トランジスタ１つにかけることのできる充電の時間が短くなってきた。その結果、短時間で充電する必要があるが、上記のように、プラスを書き込む際に電流供給能力が低下するため、充電時間の不足が発生することになる。なお、パネルの開口率を低下させないためにはトランジスタを小さくせざるをえないが、小さくなると駆動力が低下する。
【００１２】
また、特許文献２に記載されているドット反転方式には、表示が乱れるキラーパターンがある。
【００１３】
本発明は、上記の問題点を解決するためになされたもので、その目的は、パネル充電時間を確保するために、書き込むべきソース電位に応じてゲート信号幅を変更することができる液晶表示装置およびその駆動方法、ゲートドライバを提供することにある。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明に係る液晶表示装置は、行列方向に配置された各画素と対応するように設けられたＴＦＴ、該ＴＦＴのゲートを共通接続する走査線、該ＴＦＴのドレインを共通接続する信号線、該ＴＦＴのソースと接続されている各画素の画素電極、走査線へのゲート信号を制御する走査線駆動回路、信号線へのドレイン信号を制御する信号線駆動回路を有する液晶表示装置であって、有効表示領域では所定のＴＦＴ配置パターンの繰り返しとなるようにＴＦＴが設けられ、
上記ＴＦＴ配置パターンは、有効表示領域のｘ行ｙ列の画素Ｃx,yに設けられたＴＦＴのゲートが有効表示領域のｐ本目の走査線に、ドレインが有効表示領域のｑ本目の信号線に接続されていることをＣi,j＝(p,q)と表記するとき、
Ｃi,j＝(i+1,j)、Ｃi,j+1＝(i,j+1)、
Ｃi,j+2＝(i+1,j+2)、Ｃi,j+3＝(i,j+3)、
Ｃi+1,j＝(i+1,j+1)、Ｃi+1,j+1＝(i+2,j+1)、
Ｃi+1,j+2＝(i+1,j+3)、Ｃi+1,j+3＝(i+2,j+3)、
Ｃi+2,j＝(i+2,j)、Ｃi+2,j+1＝(i+3,j+1)、
Ｃi+2,j+2＝(i+2,j+2)、Ｃi+2,j+3＝(i+3,j+3)、
Ｃi+3,j＝(i+4,j)、Ｃi+3,j+1＝(i+3,j+2)、
Ｃi+3,j+2＝(i+4,j+2)、Ｃi+3,j+3＝(i+3,j+4)
のパターンであり、
上記信号線駆動回路は、第１の画素グループを構成する画素
Ｃi,j、Ｃi,j+2、Ｃi+1,j、Ｃi+1,j+2、
Ｃi+2,j+1、Ｃi+2,j+3、Ｃi+3,j+1、Ｃi+3,j+3
と、第２の画素グループを構成する画素
Ｃi,j+1、Ｃi,j+3、Ｃi+1,j+1、Ｃi+1,j+3
Ｃi+2,j、Ｃi+2,j+2、Ｃi+3,j、Ｃi+3,j+2
とを、互いに逆極性のドレイン信号を印加することによって反転駆動するものであることを特徴としている。
【００１５】
上記ＴＦＴ配置パターンによれば、図１のようなＴＦＴの配置となる。具体的には、画素Ｃi,j〜Ｃi+3,j+3は、図１の表示データＤ1,2〜Ｄ4,5が書き込まれる１６個の画素に対応する。そして、第１の画素グループと第２の画素グループとに、互いに逆極性のドレイン信号を印加することによって、図１に示すような、縦２ドットを組にした反転駆動が可能となる。
【００１６】
よって、ラインごとの反転駆動や１ドットごとの反転駆動では表示が乱れる、いわゆるキラーパターンを正確に表示できる。したがって、より表示品質の優れた液晶表示装置を実現できる。
【００１７】
ここで、上記ＴＦＴ配置パターンに従ってＴＦＴが配置された液晶パネルでは、１本の走査線がゲート信号を印加する画素のドレイン信号の極性が正極性か負極性のいずれか一方に統一されている。すなわち、上記ＴＦＴ配置パターンは、１回の走査において、１本の走査線がドレイン信号の極性に応じた１種類のゲートパルス幅のゲート信号をすべての画素に供給可能であるようにＴＦＴを配置するものである。それゆえ、上記液晶表示装置は、後述するように、正極性のドレイン信号が印加された時のゲートパルス幅Ｔpと、負極性のドレイン信号が印加された時のゲートパルス幅Ｔnとを異ならせて、ゲート信号を印加することが可能となる。
【００１８】
また、本発明に係る液晶表示装置は、上記ＴＦＴ配置パターンが、
Ｃi,j＝(i,j)、Ｃi,j+1＝(i+1,j+1)、
Ｃi,j+2＝(i,j+2)、Ｃi,j+3＝(i+1,j+3)、
Ｃi+1,j＝(i+2,j)、Ｃi+1,j+1＝(i+1,j+2)、
Ｃi+1,j+2＝(i+2,j+2)、Ｃi+1,j+3＝(i+1,j+4)、
Ｃi+2,j＝(i+3,j)、Ｃi+2,j+1＝(i+2,j+1)、
Ｃi+2,j+2＝(i+3,j+2)、Ｃi+2,j+3＝(i+2,j+3)、
Ｃi+3,j＝(i+3,j+1)、Ｃi+3,j+1＝(i+4,j+1)、
Ｃi+3,j+2＝(i+3,j+3)、Ｃi+3,j+3＝(i+4,j+3)
のパターンであってもよい。
【００１９】
また、本発明に係る液晶表示装置は、上記ＴＦＴ配置パターンが、
Ｃi,j＝(i+1,j+1)、Ｃi,j+1＝(i,j+1)、
Ｃi,j+2＝(i+1,j+3)、Ｃi,j+3＝(i,j+3)、
Ｃi+1,j＝(i+1,j)、Ｃi+1,j+1＝(i+2,j+1)、
Ｃi+1,j+2＝(i+1,j+2)、Ｃi+1,j+3＝(i+2,j+3)、
Ｃi+2,j＝(i+2,j)、Ｃi+2,j+1＝(i+3,j+2)、
Ｃi+2,j+2＝(i+2,j+2)、Ｃi+2,j+3＝(i+3,j+4)、
Ｃi+3,j＝(i+4,j)、Ｃi+3,j+1＝(i+3,j+1)、
Ｃi+3,j+2＝(i+4,j+2)、Ｃi+3,j+3＝(i+3,j+3)
のパターンであってもよい。
【００２０】
また、本発明に係る液晶表示装置は、上記ＴＦＴ配置パターンが、
Ｃi,j＝(i,j)、Ｃi,j+1＝(i,j+2)、
Ｃi,j+2＝(i,j+2)、Ｃi,j+3＝(i+1,j+4)、
Ｃi+1,j＝(i+2,j)、Ｃi+1,j+1＝(i+1,j+1)、
Ｃi+1,j+2＝(i+2,j+2)、Ｃi+1,j+3＝(i+1,j+3)、
Ｃi+2,j＝(i+3,j+1)、Ｃi+2,j+1＝(i+2,j+1)、
Ｃi+2,j+2＝(i+3,j+3)、Ｃi+2,j+3＝(i+2,j+3)、
Ｃi+3,j＝(i+3,j)、Ｃi+3,j+1＝(i+4,j+1)、
Ｃi+3,j+2＝(i+3,j+2)、Ｃi+3,j+3＝(i+4,j+3)
のパターンであってもよい。
【００２１】
さらに、本発明に係る液晶表示装置は、１行目の画素と２行目の画素とのＴＦＴの配置パターンが同じであってもよい。また、本発明に係る液晶表示装置は、１行目の画素と２行目の画素とのＴＦＴの配置パターンが異なっていてもよい。
【００２２】
さらに、本発明に係る液晶表示装置は、上記走査線駆動回路は、上記信号線駆動回路によって正極性のドレイン信号が印加された時のゲートパルス幅Ｔpが負極性のドレイン信号が印加された時のゲートパルス幅Ｔnより長いゲート信号を印加するものであることを特徴としている。
【００２３】
これにより、正極性のドレイン信号を印加する時にはゲートパルス幅Ｔpを長くし、負極性のドレイン信号を印加する時のゲートパルス幅Ｔnを短くできる。よって、正極性のドレイン信号を印加する際、電流供給能力が低下して充電が不足する分を補えるように、長いゲートパルス幅Ｔpを確保することが可能となる。したがって、書き込むべきソース電位に応じてゲート信号幅を変更することにより、パネル充電時間を確保することができる。それゆえ、大型・高精細の液晶パネルにおいて、画素が密になり、トランジスタ１つにかけることのできる充電時間が短くなっても、充電の不足を防止できる。
【００２４】
さらに、本発明に係る液晶表示装置は、上記ゲートパルス幅は、１水平走査期間をＨとしたとき、Ｔp＋Ｔn≦２Ｈとなるように設定されていることを特徴としている。
【００２５】
これにより、充電時間に余裕のある負極性のドレイン信号を印加する時のゲートパルス幅から、正極性のドレイン信号を印加する時のゲートパルス幅へ時間を融通して、２Ｈ単位でゲートパルス幅Ｔp，Ｔnを最適化できる。
【００２６】
なお、両方の充電時間を確保した上で、Ｔp＋Ｔn＜２Ｈである場合には、ゲート信号を印加しない時間を設けてもよい。逆に、Ｔp＋Ｔn＞２Ｈである場合には、Ｔp＋Ｔn＝２Ｈとなるように、負極性のドレイン信号を印加する時のゲートパルス幅Ｔnを短くしてもよい。
【００２７】
さらに、本発明に係る液晶表示装置は、画素ごとの表示データを、正極性のドレイン信号によって書き込まれるものと、負極性のドレイン信号によって書き込まれるものとに振り分けて、上記信号線駆動回路へ供給する走査線順次変換手段を備えることを特徴としている。
【００２８】
これにより、図１に示すような、縦２ドットを組にした反転駆動が可能となる。なお、走査線順次変換手段は、第１の画素グループと第２の画素グループとにそれぞれ対応する２つのＦＩＦＯメモリやフレームメモリによって実現できる。
【００２９】
また、本発明に係る液晶表示装置は、行列方向に配置された各画素と対応するようにＴＦＴが設けられた液晶表示装置であって、画素のＴＦＴのゲートと接続された、互いに異なる極性の画素を駆動するための第１の走査線および第２の走査線を有し、上記第１の走査線が、同一画素列内で隣接する２つの画素のＴＦＴに接続され、上記第２の走査線が、２行２列の４つの画素ごとに一方の対角に位置する２つの画素のＴＦＴに接続されたことを特徴としている。
【００３０】
このようにＴＦＴを配置すれば、上述したＴＦＴ配置パターンの繰り返しが得られる。すなわち、図１のようなＴＦＴの配置となる。そして、第１の画素グループと第２の画素グループとに、互いに逆極性のドレイン信号を印加することによって、図１に示すような、縦２ドットを組にした反転駆動が可能となる。
【００３１】
よって、ラインごとの反転駆動や１ドットごとの反転駆動では表示が乱れる、いわゆるキラーパターンを正確に表示できる。したがって、より表示品質の優れた液晶表示装置を実現できる。
【００３２】
さらに、本発明に係る液晶表示装置は、正極性のドレイン信号が印加された時のゲートパルス幅が負極性のドレイン信号が印加された時のゲートパルス幅より長いゲート信号を印加する走査線駆動回路を備えることを特徴としている。
【００３３】
これにより、さらに、正極性のドレイン信号を印加する時にはゲートパルス幅Ｔpを長くし、負極性のドレイン信号を印加する時のゲートパルス幅Ｔnを短くできる。よって、正極性のドレイン信号を印加する際、電流供給能力が低下して充電が不足する分を補えるように、長いゲートパルス幅Ｔpを確保することが可能となる。したがって、書き込むべきソース電位に応じてゲート信号幅を変更することにより、パネル充電時間を確保することができる。それゆえ、大型・高精細の液晶パネルにおいて、画素が密になり、トランジスタ１つにかけることのできる充電時間が短くなっても、充電の不足を防止できる。
【００３４】
さらに、本発明に係る液晶表示装置は、有効表示領域の画素を、列方向に２画素毎かつ行方向に１画素毎に反転駆動するものであることを特徴としている。
【００３５】
これにより、さらに、１画素ずらし、列方向２画素毎、行方向１画素毎のドット反転駆動が可能となる。
【００３６】
さらに、本発明に係る液晶表示装置は、有効表示領域がｍ列ｎ行であるとき、画素を駆動するソース信号線の数がｍ＋１本であってもよい。また、本発明に係る液晶表示装置は、有効表示領域がｍ列ｎ行であるとき、画素を駆動するソース信号線の数がｍ本であってもよい。
【００３７】
さらに、本発明に係る液晶表示装置は、有効表示領域がｍ列ｎ行であるとき、画素を駆動するソースドライバの数がｍ＋１個であってもよい。また、本発明に係る液晶表示装置は、有効表示領域がｍ列ｎ行であるとき、画素を駆動するソースドライバの数がｍ個であってもよい。
【００３８】
また、本発明に係るゲートドライバは、液晶表示装置のゲートドライバであって、シフトレジスタと複数の出力回路とからなり、上記の各出力回路は、出力を制御するゲートアウトプットエネーブル信号を入力するために、第１のゲートアウトプットエネーブル信号線および第２のゲートアウトプットエネーブル信号線のいずれか一方と接続されていることを特徴としている。
【００３９】
これにより、第１のゲートアウトプットエネーブル信号によって奇数行の走査線を駆動するゲートドライバの出力を制御し、第２のゲートアウトプットエネーブル信号によっては偶数行の走査線を駆動するゲートドライバの出力を制御することができる。具体的には、ゲートアウトプットエネーブル信号がハイ状態の時、ゲートドライバの出力をスルーさせ、ロー状態の時、ゲートドライバの出力をオフにすればよい。このように、複数系統のゲートアウトプットエネーブル信号を設けることにより、シフトレジスタの構成を複雑（段数を増加させることなく）にすることなく、２つのゲートパルスの間に、簡単に、ゲートパルスの休止期間（ｔ５，ｔ６（図１８を参照））を設けることができるため、正確に表示データを画素に書き込むことが可能となる。
【００４０】
また、本発明に係るゲートドライバは、液晶表示装置のゲートドライバであって、パルス幅が異なる第１のゲート線駆動パルスおよび第２のゲート線駆動パルスを、第１のゲート線駆動パルスと第２のゲート線駆動パルスとが２水平走査期間の間にそれぞれ１回ゲート線駆動信号であるハイレベルの電圧になり、かつ、第１のゲート線駆動パルスと第２のゲート線駆動パルスとの間にいずれのゲート線をも駆動しない期間を生成するように、走査線に出力するものであることを特徴としている。
【００４１】
これにより、２つのゲートパルスの間に、簡単に、ゲートパルスの休止期間（ｔ５，ｔ６（図１８を参照））を設けることができるため、正確に表示データを画素に書き込むことが可能となる。
【００４２】
また、本発明に係る液晶表示装置は、上記のゲートドライバを搭載したことを特徴としている。
【００４３】
これにより、パネル充電時間を確保するために、書き込むべきソース電位に応じてゲート信号幅を変更することが可能となる。したがって、より表示品質の優れた液晶表示装置を実現できる。
【００４４】
さらに、本発明に係る液晶表示装置の駆動方法は、行列方向に配置された各画素と対応するように設けられたＴＦＴ、該ＴＦＴのゲートを共通接続する走査線、該ＴＦＴのドレインを共通接続する信号線、該ＴＦＴのソースと接続されている各画素の画素電極、走査線へのゲート信号を制御する走査線駆動回路、信号線へのドレイン信号を制御する信号線駆動回路を有し、有効表示領域では所定のＴＦＴ配置パターンの繰り返しとなるようにＴＦＴが設けられ、
上記ＴＦＴ配置パターンは、有効表示領域のｘ行ｙ列の画素Ｃx,yに設けられたＴＦＴのゲートが有効表示領域のｐ本目の走査線に、ドレインが有効表示領域のｑ本目の信号線に接続されていることをＣi,j＝(p,q)と表記するとき、
Ｃi,j＝(i+1,j)、Ｃi,j+1＝(i,j+1)、
Ｃi,j+2＝(i+1,j+2)、Ｃi,j+3＝(i,j+3)、
Ｃi+1,j＝(i+1,j+1)、Ｃi+1,j+1＝(i+2,j+1)、
Ｃi+1,j+2＝(i+1,j+3)、Ｃi+1,j+3＝(i+2,j+3)、
Ｃi+2,j＝(i+2,j)、Ｃi+2,j+1＝(i+3,j+1)、
Ｃi+2,j+2＝(i+2,j+2)、Ｃi+2,j+3＝(i+3,j+3)、
Ｃi+3,j＝(i+4,j)、Ｃi+3,j+1＝(i+3,j+2)、
Ｃi+3,j+2＝(i+4,j+2)、Ｃi+3,j+3＝(i+3,j+4)
のパターンである液晶表示装置の駆動方法であって、
上記信号線駆動回路が、第１の画素グループを構成する画素
Ｃi,j、Ｃi,j+2、Ｃi+1,j、Ｃi+1,j+2、
Ｃi+2,j+1、Ｃi+2,j+3、Ｃi+3,j+1、Ｃi+3,j+3
と、第２の画素グループを構成する画素
Ｃi,j+1、Ｃi,j+3、Ｃi+1,j+1、Ｃi+1,j+3
Ｃi+2,j、Ｃi+2,j+2、Ｃi+3,j、Ｃi+3,j+2
とを、互いに逆極性のドレイン信号を印加することによって反転駆動することを特徴としている。
【００４５】
上記ＴＦＴ配置パターンによれば、図１のようなＴＦＴの配置となる。具体的には、画素Ｃi,j〜Ｃi+3,j+3は、図１の表示データＤ1,2〜Ｄ4,5が書き込まれる１６個の画素に対応する。そして、第１の画素グループと第２の画素グループとに、互いに逆極性のドレイン信号を印加することによって、図１に示すような、縦２ドットを組にした反転駆動が可能となる。
【００４６】
よって、ラインごとの反転駆動や１ドットごとの反転駆動では表示が乱れる、いわゆるキラーパターンを正確に表示できる。したがって、より表示品質の優れた液晶表示装置を実現できる。
【００４７】
ここで、上記ＴＦＴ配置パターンに従ってＴＦＴが配置された液晶パネルでは、１本の走査線がゲート信号を印加する画素のドレイン信号の極性が正極性か負極性のいずれか一方に統一されている。すなわち、上記ＴＦＴ配置パターンは、１回の走査において、１本の走査線がドレイン信号の極性に応じた１種類のゲートパルス幅のゲート信号をすべての画素に供給可能であるようにＴＦＴを配置するものである。それゆえ、上記液晶表示装置は、正極性のドレイン信号が印加された時のゲートパルス幅Ｔpと、負極性のドレイン信号が印加された時のゲートパルス幅Ｔnとを異ならせて、ゲート信号を印加することが可能となる。
【００４８】
また、本発明に係る液晶表示装置の駆動方法は、上記ＴＦＴ配置パターンが、
Ｃi,j＝(i,j)、Ｃi,j+1＝(i+1,j+1)、
Ｃi,j+2＝(i,j+2)、Ｃi,j+3＝(i+1,j+3)、
Ｃi+1,j＝(i+2,j)、Ｃi+1,j+1＝(i+1,j+2)、
Ｃi+1,j+2＝(i+2,j+2)、Ｃi+1,j+3＝(i+1,j+4)、
Ｃi+2,j＝(i+3,j)、Ｃi+2,j+1＝(i+2,j+1)、
Ｃi+2,j+2＝(i+3,j+2)、Ｃi+2,j+3＝(i+2,j+3)、
Ｃi+3,j＝(i+3,j+1)、Ｃi+3,j+1＝(i+4,j+1)、
Ｃi+3,j+2＝(i+3,j+3)、Ｃi+3,j+3＝(i+4,j+3)
のパターンであってもよい。
【００４９】
また、本発明に係る液晶表示装置の駆動方法は、上記ＴＦＴ配置パターンが、
Ｃi,j＝(i+1,j+1)、Ｃi,j+1＝(i,j+1)、
Ｃi,j+2＝(i+1,j+3)、Ｃi,j+3＝(i,j+3)、
Ｃi+1,j＝(i+1,j)、Ｃi+1,j+1＝(i+2,j+1)、
Ｃi+1,j+2＝(i+1,j+2)、Ｃi+1,j+3＝(i+2,j+3)、
Ｃi+2,j＝(i+2,j)、Ｃi+2,j+1＝(i+3,j+2)、
Ｃi+2,j+2＝(i+2,j+2)、Ｃi+2,j+3＝(i+3,j+4)、
Ｃi+3,j＝(i+4,j)、Ｃi+3,j+1＝(i+3,j+1)、
Ｃi+3,j+2＝(i+4,j+2)、Ｃi+3,j+3＝(i+3,j+3)
のパターンであってもよい。
【００５０】
また、本発明に係る液晶表示装置の駆動方法は、上記ＴＦＴ配置パターンが、
Ｃi,j＝(i,j)、Ｃi,j+1＝(i,j+2)、
Ｃi,j+2＝(i,j+2)、Ｃi,j+3＝(i+1,j+4)、
Ｃi+1,j＝(i+2,j)、Ｃi+1,j+1＝(i+1,j+1)、
Ｃi+1,j+2＝(i+2,j+2)、Ｃi+1,j+3＝(i+1,j+3)、
Ｃi+2,j＝(i+3,j+1)、Ｃi+2,j+1＝(i+2,j+1)、
Ｃi+2,j+2＝(i+3,j+3)、Ｃi+2,j+3＝(i+2,j+3)、
Ｃi+3,j＝(i+3,j)、Ｃi+3,j+1＝(i+4,j+1)、
Ｃi+3,j+2＝(i+3,j+2)、Ｃi+3,j+3＝(i+4,j+3)
のパターンであってもよい。
【００５１】
さらに、本発明に係る液晶表示装置の駆動方法は、上記走査線駆動回路が、上記信号線駆動回路によって正極性のドレイン信号が印加された時のゲートパルス幅Ｔpが負極性のドレイン信号が印加された時のゲートパルス幅Ｔnより長いゲート信号を印加することを特徴としている。
【００５２】
これにより、さらに、正極性のドレイン信号を印加する時にはゲートパルス幅Ｔpを長くし、負極性のドレイン信号を印加する時のゲートパルス幅Ｔnを短くできる。よって、正極性のドレイン信号を印加する際、電流供給能力が低下して充電が不足する分を補えるように、長いゲートパルス幅Ｔpを確保することが可能となる。したがって、書き込むべきソース電位に応じてゲート信号幅を変更することにより、パネル充電時間を確保することができる。それゆえ、大型・高精細の液晶パネルにおいて、画素が密になり、トランジスタ１つにかけることのできる充電時間が短くなっても、充電の不足を防止できる。
【００５３】
さらに、本発明に係る液晶表示装置の駆動方法は、上記ゲートパルス幅は、１水平走査期間をＨとしたとき、Ｔp＋Ｔn≦２Ｈとなるように設定されていることを特徴としている。
【００５４】
これにより、さらに、充電時間に余裕のある負極性のドレイン信号を印加する時のゲートパルス幅から、正極性のドレイン信号を印加する時のゲートパルス幅へ時間を融通して、２Ｈ単位でゲートパルス幅Ｔp，Ｔnを最適化できる。
【００５５】
なお、両方の充電時間を確保した上で、Ｔp＋Ｔn＜２Ｈである場合には、ゲート信号を印加しない時間を設けてもよい。逆に、Ｔp＋Ｔn＞２Ｈである場合には、Ｔp＋Ｔn＝２Ｈとなるように、負極性のドレイン信号を印加する時のゲートパルス幅Ｔnを短くしてもよい。
【００５６】
また、本発明に係る液晶表示装置の駆動方法は、有効表示領域の１行目の画素をドット反転駆動し、２行目以降の画素を、列方向に２画素毎かつ行方向に１画素毎に、１行目の極性とは異なる極性で反転駆動するとともに、正極性のドレイン信号が印加された時のゲートパルス幅が負極性のドレイン信号が印加された時のゲートパルス幅より長いゲート信号を画素に印加することを特徴としている。
【００５７】
これにより、ラインごとの反転駆動や１ドットごとの反転駆動では表示が乱れる、いわゆるキラーパターンを正確に表示できる。したがって、より表示品質の優れた液晶表示装置を実現できる。
【００５８】
また、正極性のドレイン信号を印加する時にはゲートパルス幅Ｔpを長くし、負極性のドレイン信号を印加する時のゲートパルス幅Ｔnを短くできる。よって、正極性のドレイン信号を印加する際、電流供給能力が低下して充電が不足する分を補えるように、長いゲートパルス幅Ｔpを確保することが可能となる。したがって、書き込むべきソース電位に応じてゲート信号幅を変更することにより、パネル充電時間を確保することができる。それゆえ、大型・高精細の液晶パネルにおいて、画素が密になり、トランジスタ１つにかけることのできる充電時間が短くなっても、充電の不足を防止できる。
【発明の効果】
【００５９】
以上のように、本発明に係る液晶表示装置は、有効表示領域では所定のＴＦＴ配置パターンの繰り返しとなるようにＴＦＴが設けられ、上記ＴＦＴ配置パターンは、有効表示領域のｘ行ｙ列の画素Ｃx,yに設けられたＴＦＴのゲートが有効表示領域のｐ本目の走査線に、ドレインが有効表示領域のｑ本目の信号線に接続されていることをＣi,j＝(p,q)と表記するとき、
Ｃi,j＝(i+1,j)、Ｃi,j+1＝(i,j+1)、
Ｃi,j+2＝(i+1,j+2)、Ｃi,j+3＝(i,j+3)、
Ｃi+1,j＝(i+1,j+1)、Ｃi+1,j+1＝(i+2,j+1)、
Ｃi+1,j+2＝(i+1,j+3)、Ｃi+1,j+3＝(i+2,j+3)、
Ｃi+2,j＝(i+2,j)、Ｃi+2,j+1＝(i+3,j+1)、
Ｃi+2,j+2＝(i+2,j+2)、Ｃi+2,j+3＝(i+3,j+3)、
Ｃi+3,j＝(i+4,j)、Ｃi+3,j+1＝(i+3,j+2)、
Ｃi+3,j+2＝(i+4,j+2)、Ｃi+3,j+3＝(i+3,j+4)
のパターンであり、
上記信号線駆動回路は、第１の画素グループを構成する画素
Ｃi,j、Ｃi,j+2、Ｃi+1,j、Ｃi+1,j+2、
Ｃi+2,j+1、Ｃi+2,j+3、Ｃi+3,j+1、Ｃi+3,j+3
と、第２の画素グループを構成する画素
Ｃi,j+1、Ｃi,j+3、Ｃi+1,j+1、Ｃi+1,j+3
Ｃi+2,j、Ｃi+2,j+2、Ｃi+3,j、Ｃi+3,j+2
とを、互いに逆極性のドレイン信号を印加することによって反転駆動するものである。
【００６０】
上記ＴＦＴ配置パターンによれば、図１のようなＴＦＴの配置となる。具体的には、画素Ｃi,j〜Ｃi+3,j+3は、図１の表示データＤ1,2〜Ｄ4,5が書き込まれる１６個の画素に対応する。そして、第１の画素グループと第２の画素グループとに、互いに逆極性のドレイン信号を印加することによって、図１に示すような、縦２ドットを組にした反転駆動が可能となる。
【００６１】
よって、ラインごとの反転駆動や１ドットごとの反転駆動では表示が乱れる、いわゆるキラーパターンを正確に表示できる。したがって、より表示品質の優れた液晶表示装置を実現できるという効果を奏する。
【００６２】
ここで、上記ＴＦＴ配置パターンに従ってＴＦＴが配置された液晶パネルでは、１本の走査線がゲート信号を印加する画素のドレイン信号の極性が正極性か負極性のいずれか一方に統一されている。すなわち、上記ＴＦＴ配置パターンは、１回の走査において、１本の走査線がドレイン信号の極性に応じた１種類のゲートパルス幅のゲート信号をすべての画素に供給可能であるようにＴＦＴを配置するものである。それゆえ、上記液晶表示装置は、正極性のドレイン信号が印加された時のゲートパルス幅Ｔpと、負極性のドレイン信号が印加された時のゲートパルス幅Ｔnとを異ならせて、ゲート信号を印加することが可能となる。
【００６３】
また、本発明に係る液晶表示装置は、上記ＴＦＴ配置パターンが、
Ｃi,j＝(i,j)、Ｃi,j+1＝(i+1,j+1)、
Ｃi,j+2＝(i,j+2)、Ｃi,j+3＝(i+1,j+3)、
Ｃi+1,j＝(i+2,j)、Ｃi+1,j+1＝(i+1,j+2)、
Ｃi+1,j+2＝(i+2,j+2)、Ｃi+1,j+3＝(i+1,j+4)、
Ｃi+2,j＝(i+3,j)、Ｃi+2,j+1＝(i+2,j+1)、
Ｃi+2,j+2＝(i+3,j+2)、Ｃi+2,j+3＝(i+2,j+3)、
Ｃi+3,j＝(i+3,j+1)、Ｃi+3,j+1＝(i+4,j+1)、
Ｃi+3,j+2＝(i+3,j+3)、Ｃi+3,j+3＝(i+4,j+3)
のパターンであっても上記と同様の効果を奏する。
【００６４】
また、本発明に係る液晶表示装置は、上記ＴＦＴ配置パターンが、
Ｃi,j＝(i+1,j+1)、Ｃi,j+1＝(i,j+1)、
Ｃi,j+2＝(i+1,j+3)、Ｃi,j+3＝(i,j+3)、
Ｃi+1,j＝(i+1,j)、Ｃi+1,j+1＝(i+2,j+1)、
Ｃi+1,j+2＝(i+1,j+2)、Ｃi+1,j+3＝(i+2,j+3)、
Ｃi+2,j＝(i+2,j)、Ｃi+2,j+1＝(i+3,j+2)、
Ｃi+2,j+2＝(i+2,j+2)、Ｃi+2,j+3＝(i+3,j+4)、
Ｃi+3,j＝(i+4,j)、Ｃi+3,j+1＝(i+3,j+1)、
Ｃi+3,j+2＝(i+4,j+2)、Ｃi+3,j+3＝(i+3,j+3)
のパターンであっても上記と同様の効果を奏する。
【００６５】
また、本発明に係る液晶表示装置は、上記ＴＦＴ配置パターンが、
Ｃi,j＝(i,j)、Ｃi,j+1＝(i,j+2)、
Ｃi,j+2＝(i,j+2)、Ｃi,j+3＝(i+1,j+4)、
Ｃi+1,j＝(i+2,j)、Ｃi+1,j+1＝(i+1,j+1)、
Ｃi+1,j+2＝(i+2,j+2)、Ｃi+1,j+3＝(i+1,j+3)、
Ｃi+2,j＝(i+3,j+1)、Ｃi+2,j+1＝(i+2,j+1)、
Ｃi+2,j+2＝(i+3,j+3)、Ｃi+2,j+3＝(i+2,j+3)、
Ｃi+3,j＝(i+3,j)、Ｃi+3,j+1＝(i+4,j+1)、
Ｃi+3,j+2＝(i+3,j+2)、Ｃi+3,j+3＝(i+4,j+3)
のパターンであっても上記と同様の効果を奏する。
【００６６】
さらに、本発明に係る液晶表示装置は、上記走査線駆動回路は、上記信号線駆動回路によって正極性のドレイン信号が印加された時のゲートパルス幅Ｔpが負極性のドレイン信号が印加された時のゲートパルス幅Ｔnより長いゲート信号を印加するものである。
【００６７】
これにより、正極性のドレイン信号を印加する時にはゲートパルス幅Ｔpを長くし、負極性のドレイン信号を印加する時のゲートパルス幅Ｔnを短くできる。よって、正極性のドレイン信号を印加する際、電流供給能力が低下して充電が不足する分を補えるように、長いゲートパルス幅Ｔpを確保することが可能となる。したがって、書き込むべきソース電位に応じてゲート信号幅を変更することにより、パネル充電時間を確保することができる。それゆえ、大型・高精細の液晶パネルにおいて、画素が密になり、トランジスタ１つにかけることのできる充電時間が短くなっても、充電の不足を防止できるという効果を奏する。
【００６８】
また、本発明に係る液晶表示装置は、行列方向に配置された各画素と対応するようにＴＦＴが設けられた液晶表示装置であって、画素のＴＦＴのゲートと接続された、互いに異なる極性の画素を駆動するための第１の走査線および第２の走査線を有し、上記第１の走査線が、同一画素列内で隣接する２つの画素のＴＦＴに接続され、上記第２の走査線が、２行２列の４つの画素ごとに一方の対角に位置する２つの画素のＴＦＴに接続された構成である。
【００６９】
このようにＴＦＴを配置すれば、上述したＴＦＴ配置パターンの繰り返しが得られる。よって、上記と同様の効果を奏する。
【発明を実施するための最良の形態】
【００７０】
本発明の一実施の形態について図１から図１８に基づいて説明すれば、以下のとおりである。
【００７１】
図２は、本実施の形態に係るアクティブマトリクス方式の液晶表示装置１の構成の概略を示すブロック図である。なお、以下の説明では、アクティブマトリクス方式の代表例であるＴＦＴ（薄膜トランジスタ）方式の液晶表示装置を例示する。ただし、本発明は、いわゆる電気光学的変調素子に広く適用可能であって、特にマトリクス型のＴＦＴを用いる表示装置に好適であり、液晶表示装置に限定されるものではない。
【００７２】
液晶表示装置１は、液晶表示部とそれを駆動する液晶駆動装置とで構成されている。液晶表示部は、ＴＦＴ方式の液晶パネル１１を含んでいる。この液晶パネル１１内には、図示しない液晶表示素子と、対向電極（共通電極）とが設けられている。一方、液晶駆動装置は、それぞれＩＣ（Integrated Circuit）からなるソースドライバ１２およびゲートドライバ１３と、コントローラ１４と、液晶駆動電源（図示せず）とを含んでいる。
【００７３】
ソースドライバ１２やゲートドライバ１３は、一般的には、配線のあるフィルム上に先のＩＣチップを搭載した、例えばＴＣＰ（Tape Carrier Package）を液晶パネル上のＩＴＯ（Indium Tin Oxide;インジウムすず酸化膜）端子上に実装・接続したり、先のＩＣチップをＡＣＦ（Anisotropic Conductive Film：異方性導電膜）を介して直接、液晶パネル上のＩＴＯ端子に熱圧着して実装し、接続する方法で構成されている。なお、液晶表示装置の小型化に対応するため、コントローラ１４、ソースドライバ１２、ゲートドライバ１３、液晶駆動電源を、１チップ、あるいは、２ないし３チップで構成してもよい。
【００７４】
コントローラ１４は、デジタル化された表示データ（例えば、赤、緑、青に対応するＲＧＢの各信号）および各種制御信号をソースドライバ１２に出力するとともに、各種制御信号をゲートドライバ１３に出力している。ソースドライバ１２への主な制御信号は、水平同期信号、スタートパルス信号およびソースドライバ用クロック信号等がある。一方、ゲートドライバ１３への主な制御信号は、垂直同期信号やゲートドライバ用クロック信号等がある。
【００７５】
コントローラ１４は、外部から入力された映像信号から表示データを生成し、タイミング等を制御した後、ソースドライバ１２へ表示データ（Data）として入力する。特に、コントローラ１４は、映像信号に基づく表示データを液晶パネル１１に表示する順序に変換する走査線順次変換部４１を備えている。なお、変換後の表示データが図２の表示データ（Data）である。走査線順次変換部４１の構成については後述する。
【００７６】
なお、ソースドライバ１２およびゲートドライバ１３へは、液晶駆動電源より液晶パネル表示用電圧が供給される。図中、各ＩＣを駆動するための電源は省略している。
【００７７】
ソースドライバ１２は、入力された表示データを時分割で内部にラッチし、その後、コントローラ１４から入力される水平同期信号（ラッチ信号とも言う）にラッチおよびこの信号に同期してＤＡ（デジタル−アナログ）変換を行う。そして、ソースドライバ１２は、ＤＡ変換によって得られた階調表示用のアナログ電圧（階調表示用電圧）を、液晶駆動電圧出力端子から、信号線（ソース信号ライン）を介して、その液晶駆動電圧出力端子に対応した液晶パネル１１内の液晶表示素子（図示せず）へそれぞれ出力する。そのため、図２に示すように、ソースドライバ１２は、シフトレジスタ回路２１、データラッチ回路２２、Ｄ／Ａ変換回路２３、出力回路２４を備えている。
【００７８】
つぎに、液晶パネル１１について説明する。液晶パネル１１には、画素電極、画素容量、画素への印加電圧をＯＮ／ＯＦＦする素子としてのＴＦＴ、信号線（ソース信号ライン）、走査線（ゲート信号ライン）、対向電極が設けられている。なお、画素電極は対向電極とで液晶層を挟持している。
【００７９】
信号線には、ソースドライバ１２から、表示対象の画素の明るさに応じた階調表示電圧が与えられる。走査線には、ゲートドライバ１３からＴＦＴが順次ＯＮするように走査信号が与えられる。
【００８０】
ＯＮ状態のＴＦＴを通して、該ＴＦＴのドレインに接続された画素電極に信号線の電圧が印加されると、画素電極と対向電極との間の画素容量に電荷が蓄積される。これにより、液晶において光透過率が変化し、表示が行われる。
【００８１】
本実施の形態に係る液晶表示装置１は、行列方向に配置された各画素と対応するように設けられたＴＦＴ、該ＴＦＴのゲートを共通接続する走査線Ｇ、該ＴＦＴのドレインを共通接続する信号線Ｇ、該ＴＦＴのソースと接続されている各画素の画素電極、走査線Ｇへのゲート信号を制御するゲートドライバ（走査線駆動回路）１３、信号線ＳＤへのドレイン信号を制御するソースドライバ（信号線駆動回路）１２を有する。
【００８２】
以下、行方向にｍ個、列方向にｎの画素を有する表示パネル１１を具体例として説明する。なお、各画素をＣm,nと表記する。また、各画素と空間的に対応する表示データをＤm,nと表記する。図中、画素に設けられたＴＦＴを四角で示す。
【００８３】
図１は、表示パネル１１のＴＦＴの配置とｌ番目のフレームＦlの画素の極性とを示す説明図である。図３は、ｌ番目のフレームＦlの駆動例を示す説明図である。図４は、ｌ＋１番目のフレームＦl+1の画素の極性を示す説明図である。図５は、ｌ＋１番目のフレームＦl+1の駆動例を示す説明図である。
【００８４】
図１に示すように、表示パネル１１には、各画素に１つのＴＦＴが設けられている。各ＴＦＴは、ゲートが１つの走査線Ｇnに、ドレインが１つの信号線ＳＤnに、ソースが画素電極に接続されている。
【００８５】
ここで、表示パネル１１の有効表示領域には、ＴＦＴが、所定のＴＦＴ配置パターンの繰り返しとなるように設けられている。図１では、２行目より下がＴＦＴ配置パターンの繰り返し領域である。なお、図４、図６〜図８、図１０、図１４も同様である。
【００８６】
繰り返しのパターンは、繰り返し領域のｘ行ｙ列の画素Ｃx,yに設けられたＴＦＴのゲートが繰り返し領域のｐ本目の走査線に、ドレインが繰り返し領域のｑ本目の信号線に接続されていることをＣi,j＝(p,q)と表記するとき、
Ｃi,j＝(i+1,j)、Ｃi,j+1＝(i,j+1)、
Ｃi,j+2＝(i+1,j+2)、Ｃi,j+3＝(i,j+3)、
Ｃi+1,j＝(i+1,j+1)、Ｃi+1,j+1＝(i+2,j+1)、
Ｃi+1,j+2＝(i+1,j+3)、Ｃi+1,j+3＝(i+2,j+3)、
Ｃi+2,j＝(i+2,j)、Ｃi+2,j+1＝(i+3,j+1)、
Ｃi+2,j+2＝(i+2,j+2)、Ｃi+2,j+3＝(i+3,j+3)、
Ｃi+3,j＝(i+4,j)、Ｃi+3,j+1＝(i+3,j+2)、
Ｃi+3,j+2＝(i+4,j+2)、Ｃi+3,j+3＝(i+3,j+4)
と表すことができる。具体的には、図１の表示データＤ1,2〜Ｄ4,5が書き込まれる１６個の画素が、上記の画素Ｃi,j〜Ｃi+3,j+3に対応する。
【００８７】
なお、ＴＦＴ配置の繰り返しパターンとしては、上記パターンの他、次の３つのパターンが可能である。
【００８８】
図６は、表示パネル１１のＴＦＴの他の配置とｌ番目のフレームＦlの画素の極性とを示す説明図である。図６では、次の繰り返しのパターンに従って、ＴＦＴが配置されている。
【００８９】
Ｃi,j＝(i,j)、Ｃi,j+1＝(i+1,j+1)、
Ｃi,j+2＝(i,j+2)、Ｃi,j+3＝(i+1,j+3)、
Ｃi+1,j＝(i+2,j)、Ｃi+1,j+1＝(i+1,j+2)、
Ｃi+1,j+2＝(i+2,j+2)、Ｃi+1,j+3＝(i+1,j+4)、
Ｃi+2,j＝(i+3,j)、Ｃi+2,j+1＝(i+2,j+1)、
Ｃi+2,j+2＝(i+3,j+2)、Ｃi+2,j+3＝(i+2,j+3)、
Ｃi+3,j＝(i+3,j+1)、Ｃi+3,j+1＝(i+4,j+1)、
Ｃi+3,j+2＝(i+3,j+3)、Ｃi+3,j+3＝(i+4,j+3)
図７は、表示パネル１１のＴＦＴの他の配置とｌ番目のフレームＦlの画素の極性とを示す説明図である。図７では、次の繰り返しのパターンに従って、ＴＦＴが配置されている。
【００９０】
Ｃi,j＝(i+1,j+1)、Ｃi,j+1＝(i,j+1)、
Ｃi,j+2＝(i+1,j+3)、Ｃi,j+3＝(i,j+3)、
Ｃi+1,j＝(i+1,j)、Ｃi+1,j+1＝(i+2,j+1)、
Ｃi+1,j+2＝(i+1,j+2)、Ｃi+1,j+3＝(i+2,j+3)、
Ｃi+2,j＝(i+2,j)、Ｃi+2,j+1＝(i+3,j+2)、
Ｃi+2,j+2＝(i+2,j+2)、Ｃi+2,j+3＝(i+3,j+4)、
Ｃi+3,j＝(i+4,j)、Ｃi+3,j+1＝(i+3,j+1)、
Ｃi+3,j+2＝(i+4,j+2)、Ｃi+3,j+3＝(i+3,j+3)
なお、図７のＴＦＴ配置パターンにすると、シフトレジスタ回路に入力するＤａｔａの順序を、例えば、表示データＤ1,2よりも表示データＤ1,3の方を先に来させる処理をすればよい。かつ、前記処理を、後述する走査線順次変換部４１で行うことが可能である。
【００９１】
図８は、表示パネル１１のＴＦＴの他の配置とｌ番目のフレームＦlの画素の極性とを示す説明図である。図８では、次の繰り返しのパターンに従って、ＴＦＴが配置されている。
【００９２】
Ｃi,j＝(i,j)、Ｃi,j+1＝(i,j+2)、
Ｃi,j+2＝(i,j+2)、Ｃi,j+3＝(i+1,j+4)、
Ｃi+1,j＝(i+2,j)、Ｃi+1,j+1＝(i+1,j+1)、
Ｃi+1,j+2＝(i+2,j+2)、Ｃi+1,j+3＝(i+1,j+3)、
Ｃi+2,j＝(i+3,j+1)、Ｃi+2,j+1＝(i+2,j+1)、
Ｃi+2,j+2＝(i+3,j+3)、Ｃi+2,j+3＝(i+2,j+3)、
Ｃi+3,j＝(i+3,j)、Ｃi+3,j+1＝(i+4,j+1)、
Ｃi+3,j+2＝(i+3,j+2)、Ｃi+3,j+3＝(i+4,j+3)
なお、図８のパターンでは、“−”が表示されている画素のＴＦＴを右隣の信号線に接続してもよい。
【００９３】
ここで、図１に示したように（図４、図６〜図８、図１０、図１４も同様）、液晶表示装置１の表示パネル１１では、奇数番目の走査線Ｇ3,Ｇ5,…（第１の走査線）が、同一画素列内で隣接する２つの画素（Ｄ1,2とＤ1,3等）のＴＦＴに接続されており、偶数番目の走査線Ｇ2,Ｇ4,…（第２の走査線）が、２行２列の４つの画素ごとに一方の対角に位置する２つの画素（Ｄ2,3とＤ3,4等）のＴＦＴに接続されている。すなわち、後述するように、奇数番目の走査線Ｇ3,Ｇ5,…と偶数番目の走査線Ｇ2,Ｇ4,…とは、互いに異なる極性で駆動される画素に接続されている。
【００９４】
また、有効表示領域の１行目の画素のＴＦＴの配置は、他の行に設けたＴＦＴの配置と同じであってもよいし異なっていても良い。すなわち、１画素ずらし列方向２画素毎のドット反転駆動を行う場合、１行目の画素と２行目以降にある画素とはＴＦＴの配置が同じ場合と異なる場合とがある。
【００９５】
ドット反転駆動で、同一走査線であるＧ1で同一極性となる一方の列のＴＦＴを駆動すれば良く、駆動する一方の列の画素である偶数番目の列か奇数番目の列の画素のどちらか一方にＴＦＴを設ければ良い（図１、図１０）。次の走査線Ｇ2では、１行目にある画素で走査線Ｇ1で駆動されなかった画素と、２行目にある画素で走査線Ｇ1で駆動された画素と同列の画素を駆動するように、ＴＦＴを設けた。
【００９６】
すなわち、図１では、走査線Ｇ1に設けられるＴＦＴは、偶数番目の信号線ＳＤ2kに接続されている。あるいは、図１０に示すように、走査線Ｇ1に設けられるＴＦＴは、奇数番目の信号線ＳＤ2k-1（ＳＤ1を除く）に接続されていてもよい。
【００９７】
さらに、本発明は、一方の極性の画素の駆動を列方向に隣接する２画素を、行方向に１つ飛ばしで同一走査線で駆動し、他方の極性の画素の駆動を同一極性で、前記走査線とは異なる、別の同一走査線で駆動する液晶表示装置であって、同一画素列内にＴＦＴを同一走査線に対して千鳥状に設けてなる第１の画素群と、同一走査線に対して行方向に２画素単位で千鳥状にＴＦＴを配置してなる第２の画素群とを有するように構成してもよい。
【００９８】
なお、１行目の画素の上の行に、ダミー画素やダミー走査線を設けても良い。ダミーとは有効表示領域外の画素や前記画素を駆動する走査線等を意味する。ダミー画素やダミー走査線を設けてることで、同一極性で駆動する走査線の負荷を均一にしたり、信号線から受ける有効画素のクロストークの影響を１行目と他の行とを同じようにすることが可能となる。
【００９９】
なお、図１０は、表示パネル１１のＴＦＴの他の配置とｌ番目のフレームＦlの画素の極性とを示す説明図である。図１１は、ｌ番目のフレームＦlの駆動例を示す説明図である。
【０１００】
そして、上記の構造の液晶パネル１１に対して、ソースドライバ１２は、第１の画素グループを構成する画素
Ｃi,j、Ｃi,j+2、Ｃi+1,j、Ｃi+1,j+2、
Ｃi+2,j+1、Ｃi+2,j+3、Ｃi+3,j+1、Ｃi+3,j+3
と、第２の画素グループを構成する画素
Ｃi,j+1、Ｃi,j+3、Ｃi+1,j+1、Ｃi+1,j+3
Ｃi+2,j、Ｃi+2,j+2、Ｃi+3,j、Ｃi+3,j+2
とを、互いに逆極性のドレイン信号を印加することによって反転駆動する。すなわち、図１で“＋”と表示されている画素（第１の画素グループ）と“−”と表示されている画素（第２の画素グループ）と、互いに逆極性のドレイン信号を印加する。さらに、ソースドライバ１２は、フレームごとに極性を反転する。これにより、縦２ドットを組にした反転駆動を行うことができる。
【０１０１】
一方、ゲートドライバ１３は、ゲート信号を印加する画素に正極性のドレイン信号が印加される時にはゲートパルス幅をＴp（第１のゲート線駆動パルス幅）とし、負極性のドレイン信号が印加される時にはゲートパルス幅をＴn（第２のゲート線駆動パルス幅）とする。なお、上記のＴＦＴ配置パターンに従ってＴＦＴが配置されているため、１本の走査線がゲート信号を印加する画素のドレイン信号の極性が正極性か負極性のいずれか一方に統一されている。
【０１０２】
ここで、図９は、ゲートドライバ１３の一構成例を示すブロック図である。
【０１０３】
図９に示すように、ゲートドライバ１３は、シフトレジスタ３１、出力回路３２で構成できる。出力回路３２には、コントローラ１４から、ゲートアウトプットエネーブル信号ＧＯＥ１と、ゲートアウトプットエネーブル信号ＧＯＥ２とが入力される。ゲートドライバ１３では、ゲートアウトプットエネーブル信号ＧＯＥ１，ＧＯＥ２が“Ｈ”のとき、走査線Ｇnにゲートパルスが出力される。これにより、奇数番目の走査線Ｇ2k-1のオンからオフの切り替わりタイミングと、偶数番目の走査線Ｇ2kのオフからオンの切り替わりタイミングとを容易に制御できる。なお、シフトレジスタの段数を少なくすると、奇数番目の走査線Ｇ2k-1がオンからオフになるタイミングが、偶数番目の走査線Ｇ2kがオフからオンになるタイミングとが一致する。
【０１０４】
つぎに、走査線順次変換部４１の構成および表示データを液晶パネル１１に表示する順序に変換する処理について説明する。走査線順次変換部４１は、画素ごとの表示データを、正極性のドレイン信号によって書き込まれるものと、負極性のドレイン信号によって書き込まれるものとに振り分けて、ソースドライバ１２へ供給する機能を有する。表示データＤm,nは、走査線順次変換部４１で走査線順次に変換される。
【０１０５】
図３は、走査線順次変換部４１による表示データの変換例を示す説明図である。図３の行は走査線Ｇnで書き込む表示データを示し、列は信号線ＳＤmが印加する表示データを示している。なお、図５、図１１、図１５も同様である。また、図３のＤm,nはｍ列、ｎ行にある画素を駆動する表示データを示している。なお、図１、図４、図５〜図８、図１０、図１１、図１４、図１５も同様である。
【０１０６】
図１２は、図３に対応する走査線順次変換部４１の一構成例を示すブロック図である。図１２の構成の走査線順次変換部４１では、表示データが、ＦＩＦＯ（first in, first out）メモリ４２とＦＩＦＯメモリ４３とに振り分けられる。具体的には、表示データＤ1,1、Ｄ2,1、Ｄ3,1、Ｄ4,1、Ｄ5,1、Ｄ6,1があるとき、ＦＩＦＯメモリ４２にはＤ2,1、Ｄ4,1、Ｄ6,1を、ＦＩＦＯメモリ４３にはＤ1,1、Ｄ3,1、Ｄ5,1をそれぞれ振り分ける。そして、走査線順次変換部４１によって走査線順次に変換されたデータは、シフトレジスタ２１でシフトされた後、データラッチ回路２２でデータラッチされる。データラッチされたデータは、Ｄ／Ａ変換回路２３でＤ／Ａ変換され、出力回路２４より信号線ＳＤmに出力されて、走査線の走査によって、書き込まれる。
【０１０７】
表示データは、図１２や図１３の構成の走査線順次変換部４１では、Ｄａｔａ  Ｉｎに線順次に、１行目の画素に対応する表示データから、ｎ行目の画素に対応する表示データまでが、一定の周期で１垂直表示期間の間に入力される。すなわち、まず表示データＤ1,1、Ｄ2,1、Ｄ3,1、Ｄ４,1、Ｄ5,1、Ｄ６,1がこの順に入力され、次に２行目の画素に対応する表示データＤ1,2、Ｄ2,2、Ｄ3,2、Ｄ4,2、Ｄ5,2、Ｄ6,2がこの順に入力され、・・・、最後にｎ行目の画素に対応する表示データＤ1,n、Ｄ2,n、Ｄ3,n、Ｄ4,n、Ｄ5,n、Ｄ6,nがこの順で入力される。
【０１０８】
上記表示データを図１に示したＴＦＴ配置の表示パネル１１に表示するために、図１２の走査線順次変換部４１は、スイッチＳＷ１，ＳＷ２およびＦＩＦＯメモリ４２，４３によって、表示データを走査する走査線順（Ｇ1、Ｇ2、Ｇ3、Ｇ4の順）に２行単位で表示データを走査する走査線を替える。
【０１０９】
また、図１３は、図１１に対応する走査線順次変換部４１の一構成例を示すブロック図である。図１３に示すように、走査線順次変換部４１はフレームメモリ４４によって構成することができる。
【０１１０】
図１３の走査線順次変換部４１は、フレームメモリ４４に、上記表示データを該表示データと空間的に対応するアドレスに記憶する。
【０１１１】
図３は、図１の液晶パネル１１に表示データを表示するために、走査線順次変換を行った後の表示データの位置を示す。図３では、行方向が走査する走査線、列方向が画素に表示データを印加するソースドライバを示している。より具体的には、表示データＤ2,1は、走査線Ｇ1が選択された時に、ソースドライバＳＤ2から画素に＋極性の表示データが印加されることを示している。
【０１１２】
ここで、図３の表示データＤ6,5に注目すれば、Ｄａｔａ  Ｉｎの段階では、１走査期間の先頭のデータから６番目の位置にあるが、駆動されるソースドライバがＳＤ7である。また、図１１についても同様である。すなわち、図３、図１１から判るように、表示データがＤａｔａ  Ｉｎの段階ではＤｍ，ｎであるが、画素を駆動するソースドライバの数はｍ＋１個である。
【０１１３】
このように、１画素ずらし、列方向２画素毎、行方向１画素毎のドット反転駆動をライン反転駆動すると、後述する図１４のようなＴＦＴ配置をとらない限り、Ｃ（ｎ行，ｍ列）の画素を駆動するのに、ソースドライバの数がｍ＋１個必要である。すなわち、図１、図１０のようにＴＦＴを配置すれば、列方向２画素毎、行方向１画素毎のドット反転駆動のｎ行，ｍ列の画素からなる液晶表示装置を、ソースドライバの数がｍ＋１個で構成できる。
【０１１４】
ここで、図３、図５、図１１から判るように、液晶表示装置１では、１行のｍ個の画素を表示するのに、ｍ＋１個のソースドライバを用いている。
【０１１５】
つぎに、図１４は、表示パネル１１のＴＦＴのさらに他の配置とｌ番目のフレームＦlの画素の極性とを示す説明図である。図１５は、ｌ番目のフレームＦlの駆動例を示す説明図である。図１６は、図１５に対応する走査線順次変換部４１の一構成例を示すブロック図である。
【０１１６】
図１５は、図１４に示したＴＦＴ配置の表示パネル１１に表示データを表示するために、走査線順次変換を行った後の表示データの位置を示している。図１５では、行方向が走査する走査線、列方向が画素に表示データを印加するソースドライバを示す。
【０１１７】
図１４のＴＦＴ配置では、ｎ行，ｍ列の画素からなる表示パネル１１を、１画素ずらし、列方向２画素毎、行方向１画素毎のドット反転駆動をしても、必要なソースドライバの数がｍ個である。すなわち、図１４のようにＴＦＴを配置すれば、列方向２画素毎、行方向１画素毎のドット反転駆動のｎ行，ｍ列の画素からなる液晶表示装置を、ソースドライバの数がｍ個で構成できる。
【０１１８】
図１４に示すように、画素Ｃ2,4、Ｃ4,4、Ｃ6,4のＴＦＴのドレインはそれぞれ、信号線ＳＤ1，ＳＤ3、ＳＤ5に接続されている。なお、このような接続は、例えば、画素Ｃ2,4のＴＦＴのドレインを信号線ＳＤ2を横切って、すなわちクロスアンダーさせて設けることによって可能である。
【０１１９】
図１４に示す構成とすると、図１５に示すように走査線順次変換が行われる。よって、１行ｍ個の画素の駆動を、ｍ個のソースドライバで実現できる。その結果、図１６に示すように、１個のラインメモリ４５によって走査線順次変換部４１を実現できる。すなわち、走査線順次変換部４１の構成を簡略化できる。
【０１２０】
図１７は、走査線Ｇnおよび信号線ＳＤmのタイミングチャートである。
【０１２１】
走査線Ｇnのタイミングチャートに示すように、ゲートドライバ１３は、画素に書き込む電圧が正極性の時のゲートオン時間が、負極性の時のゲートオン時間よりも長くなるように、ゲートパルスを出力する。正極性の１期間と負極性の１期間との合計が２水平走査期間（２Ｈ）となっている。
【０１２２】
なお、データＳＤmの極性切り替えは、コントローラ１４からＤ／Ａ変換回路２３に極性切り替え信号を送信して、制御してもよい。
【０１２３】
また、図１７で、水平同期信号ＨＤを（正極性書き込み期間）とＨＤ２（負極性書き込み期間）とに区別したが、これはゲートオン時間制御のタイミング関係を明確にするためであって、必ずしもこの方法に限定されない。つまり、コントローラ１４は、水平同期信号ＨＤを極性に関係なく等間隔に発生させてもよい。
【０１２４】
図１８は、ゲートドライバ１３（走査線駆動部ＧＤ）のタイミングチャートである。図９に示したシフトレジスタを参照しながら、図１５のタイミングチャートを説明する。
【０１２５】
クロックは、２Ｈの期間に２回ハイ期間をもつ第１のパルス（ハイ期間：ｔ１、ロー期間：ｔ２）と、第２のパルス（ハイ期間ｔ３、ロー期間：ｔ４）とからなる。
【０１２６】
シフトレジスタ３１は、シストスタート信号ＳＰが入力されると、シフト信号をシフトレジスタ３１内でシフト開始する。そして、第１のパルスの立ち上がりで走査線Ｇ1を駆動するシフトレジスタがハイになり、第２のパルスの立ち上がりで走査線Ｇ1を駆動するシフトレジスタがローになると共に、走査線Ｇ2を駆動するシフトレジスタがハイになる。このように、シフトレジスタ３１は、シフト信号を順次シフトしていく。
【０１２７】
ゲートドライバ１３は、特に、ゲートアウトプットエネーブル信号ＧＯＥ１、ＧＯＥ２を出力する。ゲートアウトプットエネーブル信号ＧＯＥ１は奇数行の走査線を駆動するゲートドライバの出力を制御し、ゲートアウトプットエネーブル信号ＧＯＥ２は偶数行の走査線を駆動するゲートドライバの出力を制御する。出力回路３２では、ゲートアウトプットエネーブル信号ＧＯＥ１、ＧＯＥ２がハイ状態の時、ゲートドライバの出力をスルーさせ、ＧＯＥ１、ＧＯＥ２がロー状態の時、ゲートドライバの出力をオフに制御する。
【０１２８】
このように、複数系統のゲートアウトプットエネーブル信号を設けることにより、シフトレジスタ３１の構成を複雑（段数を増加させることなく）にすることなく、ＴpとＴnの間に簡単に、ゲートパルスの休止期間であるｔ５，ｔ６（図１８）を設けることができるため、正確に表示データを画素に書き込むことが可能となる。
【０１２９】
上述のように、ゲートドライバ１３は、ソースドライバ１２によって正極性のドレイン信号が印加された時のゲートパルス幅Ｔpが負極性のドレイン信号が印加された時のゲートパルス幅Ｔnより長いゲート信号を印加する。
【０１３０】
ここで、ゲートパルス幅は、１水平走査期間をＨとしたとき、Ｔp＋Ｔn≦２Ｈとなるように設定されている。これにより、充電時間に余裕のある負極性のドレイン信号を印加する時のゲートパルス幅から、正極性のドレイン信号を印加する時のゲートパルス幅へ時間を融通して、２Ｈ単位でゲートパルス幅Ｔp，Ｔnを最適化できる。ゲートパルス幅Ｔp，Ｔnは、コンデンサ電流の式と３極管領域の電流式とに基づいて充電時間のシミュレーションを行うことによって、その比率を決定できる。
【０１３１】
以下、ゲートパルス幅Ｔp，Ｔnの決定方法について、詳細に説明する。
【０１３２】
ＴＦＴの電流電圧特性は、非飽和領域と飽和領域とがあるが、非飽和領域で考えて問題がない。ＴＦＴのドレイン電圧をＶd、ソース電圧をＶs、ゲート電圧をＶg、立ち上がり電圧をＶT、ソース電流をＩsとすると、ソース電流Ｉsは、次の数式（１）で表記される。
【０１３３】
Ｉs＝ｋ＊｛（Ｖg−Ｖs−ＶT）＊（Ｖd−Ｖs）｝−（Ｖd−Ｖs）２／２｝
・・・  （１）
ＣＯＭ電位Ｖcomを５Ｖ、各画素の容量をＣ、前記容量Ｃに蓄えている電荷をＱとし、Ｖg＝１５Ｖ、ＶT＝２．５Ｖ、正極性の表示データを１０Ｖ、負極性の表示データを０Ｖとすると、正極性のデータの書き込み時間ｔpおよび負極性のデータ書き込み時間ｔnは以下の式を解くことにより求まる。
【０１３４】
Ｔn期間；
ｄＱ／ｄｔ＝ｋ＊｛１２．５＊（５−Ｑ／Ｃ）−（５−Ｑ／Ｃ）２／２｝
・・・  （２）
Ｑ２−１５ＣＱ−７５Ｃ２＝０の根をα１、α２、および定数を−ｋ／２Ｃ２とすると、
ｔn＝（ｋ／２Ｃ２）＊〔ｌｎ｛（５Ｃ−α１）（５Ｃ−α２）｝
−ｌｎ｛（５Ｃ＋α１）（５Ｃ＋α２）｝〕    ・・・  （３）
Ｔp期間；
ｄＱ／ｄｔ＝ｋ＊｛（７．５−Ｑ／Ｃ｝＊（５−Ｑ／Ｃ）
−（５−Ｑ／Ｃ）２／２｝    ・・・  （４）
Ｑ２−１５ＣＱ＋５０Ｃ２＝０の根をα３、α４、定数をｋ／２Ｃ２とすると、
ｔｐ＝（ｋ／２Ｃ２）〔ｌｎ｛（５Ｃ−α３）（５Ｃ−α４）｝
−ｌｎ｛（５Ｃ＋α３）（５Ｃ＋α４）｝〕    ・・・  （５）
よって、
ｔn／ｔp＝〔ｌｎ｛（５Ｃ−α１）（５Ｃ−α２）｝
−ｌｎ｛（５Ｃ＋α１）（５Ｃ＋α２）｝〕
／〔ｌｎ｛（５Ｃ−α３）（５Ｃ−α４）｝
−ｌｎ｛（５Ｃ＋α３）（５Ｃ＋α４）｝〕    ・・・  （６）
数式（２）と数式（４）を比較すると、単位時間当たりの電流はＴn期間の方が多く流れており、容量Ｃが充放電される振幅はＴn期間もＴp期間も１０Ｖであるから、Ｔn期間の方が短くて良いことは明らかである。
【０１３５】
なお、（Ｖd−Ｖs）＝０で、Ｉsは０であるから、（Ｖｄ−Ｖｓ）≒０近辺では充放電に時間を要するので、ＴＦＴのドレイン電圧とソース電圧を完全に一致させる必要はない。つまり、あらかじめ出力である表示状態をみて、入力である表示データを所定の表示状態になるように設定すれば良い。
【０１３６】
いずれにしても、上記のようにｔn／ｔpの比はパラメータを測定することにより、計算でも求めることができる。しかし、実際的には、ＴnとＴpを２Ｈ期間のなかで可変して表示データの画素への書き込みが正常に行われる範囲に設定すれば良い。例えば、中間調ベタ表示でフリッカーの発生しない時間比に設定してもよい。
【０１３７】
上記のように、ゲートパルス幅ＴpおよびＴnは、それぞれ独立かつ任意に決定できる。よって、一方が長くなっても、必ずしも他方を短くする必要はない。例えば、両方の充電時間を確保した上で、Ｔp＋Ｔn＜２Ｈである場合には、ゲート信号を印加しない時間を設けてもよい。逆に、Ｔp＋Ｔn＞２Ｈである場合には、Ｔp＋Ｔn＝２Ｈとなるように、負極性のドレイン信号を印加する時のゲートパルス幅Ｔnを短くしてもよい。
【０１３８】
以上より、上記液晶表示装置１によれば、１本の走査線が１回の走査において、ドレイン信号の極性に応じた１種類のゲートパルス幅のゲート信号をすべての画素に供給可能であるように、ＴＦＴが所定のＴＦＴ配置パターンに従って配置されている。それゆえ、正極性のドレイン信号が印加された時のゲートパルス幅Ｔpが負極性のドレイン信号が印加された時のゲートパルス幅Ｔnより長いゲート信号を印加することが可能となる。
【０１３９】
よって、正極性のドレイン信号を印加する際、ＴＦＴの電流供給能力が低下して充電が不足する分を補えるように、長いゲートパルス幅Ｔpを確保することが可能となる。したがって、書き込むべきソース電位に応じてゲート信号幅を変更することにより、パネル充電時間を確保することができる。それゆえ、大型・高精細の液晶パネルにおいて、画素が密になり、トランジスタ１つにかけることのできる充電時間が短くなっても、充電の不足を防止できるという効果を奏する。
【０１４０】
また、上記液晶表示装置１は、ラインごとの反転駆動や１ドットごとの反転駆動では表示が乱れる、いわゆるキラーパターンを正確に表示できる。したがって、より優れた表示品質が実現できる。
【０１４１】
なお、本実施の形態は本発明の範囲を限定するものではなく、本発明の範囲内で種々の変更が可能であり、例えば、以下のように構成することができる。
【０１４２】
本発明に係る表示装置は、ｎ行ｍ列の有効画素からなる表示装置であって、１行目の画素のＴＦＴが、該画素に隣接する複数の信号線のいずれか一方に接続されていてもよい。
【０１４３】
本発明に係る表示装置は、ｎ行ｍ列の有効画素からなる表示装置であって、ソースドライバの数がｍ＋１個のドライバにより駆動されるものであってもよい。
【０１４４】
本発明に係る表示装置は、ｎ行ｍ列の有効画素からなる表示装置であって、同一列にある一部の画素のＴＦＴのドレインが隣接しない信号線に接続されていてもよい。
【０１４５】
本発明に係る表示装置は、ＴＦＴ配置のパターンが図１、図６〜図８、図１０、図１４であってもよい。
【０１４６】
本発明に係る表示装置は、ゲートドライバの出力が２系統のゲートアウトプットエネーブル信号によって、ゲートオン時間が制御されるものであってもよい。
【０１４７】
本発明に係る液晶表示装置は、一方の極性の画素の駆動をするための走査線と、前記極性と異なる画素の駆動をするための走査線とで駆動する液晶表示装置であって、同一画素列内にＴＦＴを同一走査線に対して千鳥状に設けてなる第１の画素群と、同一走査線に対して行方向に２画素単位で千鳥状にＴＦＴを配置してなる第２の画素群とを有していてもよい。
【０１４８】
本発明に係る液晶表示装置の駆動方法は、有効表示領域の第１行目の画素をドット反転駆動し、２行目以降を列方向に２画素毎に、行方向に１画素毎に、１行目の極性と異なる極性で２行目から反転駆動する液晶表示装置の駆動方法であって、正極性のドレイン信号が印加された時のゲートパルス幅Ｔｐが負極性のドレイン信号が印加された時のゲートパルス幅Ｔｎより長いゲート信号を印加する方法であってもよい。
【０１４９】
本発明に係る液晶表示装置は、１画素ずらし、列方向２画素毎、行方向１画素毎のドット反転駆動の（ｍ列，ｎ行）の有効画素からなる液晶表示装置であって、前記画素を駆動するソース信号線の数がｍ＋１本であってもよい。
【０１５０】
本発明に係る液晶表示装置は、１画素ずらし、列方向２画素毎、行方向１画素毎のドット反転駆動の（ｍ列，ｎ行）の有効画素からなる液晶表示装置であって、前記画素を駆動するソース信号線の数がｍ本であってもよい。
【０１５１】
本発明に係る液晶表示装置は、１画素ずらし、列方向２画素毎、行方向１画素毎のドット反転駆動の（ｍ列，ｎ行）の有効画素からなる液晶表示装置であって、前記画素を駆動するソースドライバの数がｍ＋１個であってもよい。
【０１５２】
本発明に係る液晶表示装置は、１画素ずらし、列方向２画素毎、行方向１画素毎のドット反転駆動の（ｍ列，ｎ行）の有効画素からなる液晶表示装置であって、前記画素を駆動するソースドライバの数がｍ個であってもよい。
【０１５３】
本発明に係る液晶表示装置のゲートドライバ（走査線駆動回路）は、シフトレジスタと複数個の出力回路とからなり、それぞれの出力回路が第１のゲートアウトプットエネーブル信号ＧＯＥ１か第２のゲートアウトプットエネーブル信号ＧＯＥ２のいずれか一方のゲートアウトプットエネーブル信号に接続されていてもよい。
【０１５４】
本発明に係る液晶表示装置のゲートドライバ（走査線駆動回路）は、第１のゲート線（走査線）駆動パルス幅Ｔｐと第２のゲート線（走査線）駆動パルス幅Ｔｎとの複数系統のゲート線駆動パルスを走査線に出力するゲートドライバであって、第１のゲート線駆動パルスと第２のゲート線駆動パルスとが２水平走査期間の間にそれぞれ１回ゲート線駆動信号であるハイレベルの電圧を順次出力し、第１のゲート線駆動パルスと第２のゲート線駆動パルスとの間にいずれのゲート線をも駆動しない期間を有するものであってもよい。
【産業上の利用可能性】
【０１５５】
本発明に係る液晶表示装置は、書き込むべきソース電位に応じてゲート信号幅を変更できるため、パネル充電時間を確保することが可能となり、大型・高精細の液晶パネルに特に好適である。
【図面の簡単な説明】
【０１５６】
【図１】図２に示した表示パネルのＴＦＴの配置とｌ番目のフレームの画素の極性とを示す説明図である。
【図２】本発明の一実施の形態に係る液晶表示装置の構成の概略を示すブロック図である。
【図３】図１に示した表示パネルのｌ番目のフレームの駆動例を示す説明図である。
【図４】図２に示した表示パネルのＴＦＴの配置とｌ＋１番目のフレームの画素の極性とを示す説明図である。
【図５】図４に示した表示パネルのｌ＋１番目のフレームの駆動例を示す説明図である。
【図６】図２に示した表示パネルのＴＦＴの他の配置を示す説明図である。
【図７】図２に示した表示パネルのＴＦＴの他の配置を示す説明図である。
【図８】図２に示した表示パネルのＴＦＴの他の配置を示す説明図である。
【図９】図２に示したゲートドライバの一構成例を示すブロック図である。
【図１０】図２に示した表示パネルのＴＦＴの他の配置とｌ番目のフレームの画素の極性とを示す説明図である。
【図１１】図１０に示した表示パネルのｌ番目のフレームの駆動例を示す説明図である。
【図１２】図２に示したコントローラの走査線順次変換部の一構成例を示すブロック図である。
【図１３】図２に示したコントローラの走査線順次変換部の他の構成例を示すブロック図である。
【図１４】図２に示した表示パネルのＴＦＴのさらに他の配置とｌ番目のフレームの画素の極性とを示す説明図である。
【図１５】図１４に示した表示パネルのｌ番目のフレームの駆動例を示す説明図である。
【図１６】図２に示したコントローラの走査線順次変換部のさらに他の構成例を示すブロック図である。
【図１７】図２に示した表示パネルの走査線および信号線のタイミングチャートである。
【図１８】図２に示した表示パネルの走査線のタイミングチャートである。
【図１９】背景技術に係る液晶表示装置におけるライン反転駆動によるゲート信号のタイミングチャートである。
【図２０】背景技術に係る液晶表示装置の電極構造を示す平面図である。
【図２１】図２０に示した液晶表示装置をゲート・ライン反転方式で駆動したときに、１ドットごとに反転する正・負の電圧が印加される様子を示す説明図である。
【符号の説明】
【０１５７】
１    液晶表示装置
１２    ソースドライバ（信号線駆動回路）
１３    ゲートドライバ（走査線駆動回路）
４１    走査線順次変換部（走査線順次変換手段）
【図１】
2005165038.tif 000003
【図２】
2005165038.tif 000004
【図３】
2005165038.tif 000005
【図４】
2005165038.tif 000006
【図５】
2005165038.tif 000007
【図６】
2005165038.tif 000008
【図７】
2005165038.tif 000009
【図８】
2005165038.tif 000010
【図９】
2005165038.tif 000011
【図１０】
2005165038.tif 000012
【図１１】
2005165038.tif 000013
【図１２】
2005165038.tif 000014
【図１３】
2005165038.tif 000015
【図１４】
2005165038.tif 000016
【図１５】
2005165038.tif 000017
【図１６】
2005165038.tif 000018
【図１７】
2005165038.tif 000019
【図１８】
2005165038.tif 000020
【図１９】
2005165038.tif 000021
【図２０】
2005165038.tif 000022
【図２１】
2005165038.tif 000023