(57)【要約】【課題】  低コストで生産性の高い表示装置を提供すること。【解決手段】  本発明にかかる液晶表示装置１０は、アレイ基板１２を有する液晶表示パネル１１と、アレイ基板１２上の表示領域の周辺に配置され、液晶表示パネル１１に信号を出力する複数のソースドライバＩＣ１６と、複数のソースドライバＩＣ１６に電源を供給する制御基板１３と、制御基板１３から出力された電源をソースドライバＩＣに伝送する複数のＦＰＣ１６とを備えている。隣接するソースドライバＩＣ間に１つの電源用ＦＰＣ１５が設けられ、一つのソースドライバＩＣ１６から出力された電源が電源用ＦＰＣ１５を介して他のソースドライバＩＣ１６へ入力されるものである。【選択図】  図１
2005114806.tif 000002
【特許請求の範囲】
【請求項１】
絶縁性基板を有する表示パネルと、
前記絶縁性基板上の表示領域の周辺に配置され、前記表示パネルに信号を出力する複数の駆動回路と、
前記複数の駆動回路に電源又は信号を供給する制御部と、
前記制御部から出力された電源又は信号を前記駆動回路に伝送する複数の配線部材とを備え、
前記複数の駆動回路のうちの一つの駆動回路から出力された前記電源又は信号が前記配線部材を介して他の駆動回路へ入力される表示装置。
【請求項２】
前記配線部材が前記絶縁性基板の基板端であって、隣接する前記駆動回路の間に配置されている請求項１記載の表示装置。
【請求項３】
前記複数の駆動回路の各々が前記複数の配線部材を介して直列に接続されている請求項１又は２記載の表示装置
【請求項４】
前記複数の配線部材が同一の配線構成を備えている請求項１乃至３いずれかに記載の表示装置。
【請求項５】
前記複数の配線部材のそれぞれがＦＰＣである請求項１乃至４いずれかに記載の表示装置。
【請求項６】
前記駆動回路が電源又は信号を入力するための入力端子と、
他の駆動回路に前記入力端子によって入力された電源又は信号を出力する出力端子を備え、
前記駆動回路において前記入力端子と前記出力端子とが電気的に接続されている請求項１乃至５いずれかに記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示装置に関し、特に、表示信号を出力する表示駆動回路が表示パネルの基板上に複数配置された表示装置に関する。
【背景技術】
【０００２】
パーソナルコンピュータ、その他各種モニタ用の画像表示装置として、液晶表示装置の普及は目覚しいものがある。液晶表示装置は、典型的には、液晶表示パネルと、その背面に配置されたバックライト・ユニットと、を有する。液晶表示パネルは、その透過光を制御することにより、画像表示を行う。液晶表示パネルは複数のＴＦＴ（Thin Film Transistor）がマトリクス状に設けられたＴＦＴアレイ基板を備えるアクティブマトリクス型の液晶表示パネルがある。アクティブマトリクス型の液晶表示パネルでは、複数のゲート配線とゲート配線と直交する複数のソース配線が形成され、この両配線で囲まれた領域には画素電極が設けられている。そして、ＴＦＴをスイッチング素子として用いており、画素電極に選択的に駆動電圧を印加して、液晶の配向を変化させ所望の画像を表示している。従来は駆動電圧を供給するためのソースドライバＩＣが設けられたＴＡＢ基板を用いて、ＴＦＴアレイ基板の配線と接続させていた（例えば、特許文献１、特許文献２、特許文献３）。このＴＡＢ基板の大きさは載置するソースドライバＩＣの大きさや、配線の数及び太さ並びに配線間の間隔によって決定されることになる。
【０００３】
しかし、コスト低減の観点からＣＯＧ（Chip On Glass）タイプの液晶表示装置が知られている。ＣＯＧタイプの液晶表示装置は、液晶表示パネルのガラス基板上に複数のソース・ドライバＩＣ及び／もしくは複数のゲート・ドライバＩＣが実装される。これにより、部材コストの削減に大きく寄与することができる。
【０００４】
図７は、従来の典型的な、ＣＯＧタイプの液晶表示装置１０の概略を示す構成図である。従来の液晶表示装置では液晶表示パネル１１のガラス基板上の一辺に沿って複数のソースドライバＩＣ１６が設けられている。またソースドライバＩＣが設けられている辺の隣の辺に沿って、複数のゲートドライバＩＣ１７が設けられている。そして制御基板１３からの電源及び信号はＦＰＣ（Flexible Printed Circuit）２１を介してドライバＩＣに入力される。そして、ソースドライバＩＣ１６の信号配線１９はカスケード接続されている。すなわち、ソースドライバＩＣ１６の信号は基板上に形成された信号配線１９を介して最も上流（制御基板側）のソースドライバＩＣ１６に伝送される。隣接するソースドライバＩＣ１６間はガラス基板上の信号配線１９で接続されており、このガラス基板上の信号配線を介して信号が後段のソースドライバＩＣ１６へと順次伝送されていく。ゲートドライバＩＣ１７の電源及び信号も同様に隣接するゲートドライバ１７間を伝送する。
【０００５】
このようなＣＯＧタイプの液晶表示装置では、ガラス基板上の配線は配線抵抗が高いため、ガラス基板上の配線長が長いと電圧降下が発生して表示品質に影響を与えるおそれがある。従って、ガラス基板上の配線長を短くすることが望ましく、特にソースドライバＩＣ１６の電源用の配線においては信号配線やゲートドライバＩＣ１７の電源配線よりも大きな電流が流れるため、この問題が顕著に表れる。
このため、ＦＰＣ２１をソースドライバＩＣ１６が設けられている辺全体でアレイ基板１２と接続させる。ＦＰＣ２１には配線２２がアレイ基板１２の辺に沿って設けられており、さらにこの配線２２から各ソースドライバＩＣ１６に入力するため配線２３が分岐している。この分岐した配線２３は各ソースドライバＩＣ１６に対応するように複数設けられており、ガラス基板上の配線２４を介して各ソースドライバＩＣ１６と電気的に接続される。このようにＦＰＣ２１を基板の一辺の略全体に設けることにより、ガラス基板上の配線長を短くすることができる。
【０００６】
しかしながら上述のような構成ではＦＰＣ２１のサイズが液晶表示パネルの横幅と略同じ大きさとなり、部品のコストを下げることができないという問題点があった。さらに上述のようなサイズの大きいＦＰＣ２１を実装するためには高度な実装精度が要求され、正確に基板に実装できないという問題点もあった。このように従来の表示装置ではＦＰＣ２１のサイズが大きくなり、生産性を向上することが困難であるという問題があり、この問題は画面の大型化に伴い、さらに顕著となる。
【０００７】
【特許文献１】特開平５−３０３１０９号公報
【特許文献２】特開２０００−２２７７８３号公報
【特許文献３】特開２００２−２４４１５１号公報（図８）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は上述の問題点を鑑みてなされたものであって、部品コストが低減され、生産性の高い表示装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明にかかる表示装置は、絶縁性基板（例えば、本実施例におけるアレイ基板１２）を有する表示パネル（例えば、本実施例における液晶表示パネル１１）と、前記絶縁性基板上の表示領域の周辺に配置され、前記表示パネルに信号を出力する複数の駆動回路（例えば、本実施例におけるソースドライバＩＣ１６）と、前記複数の駆動回路に電源又は信号を供給する制御部（例えば、本実施例における制御基板１３）と、前記制御部から出力された電源又は信号を前記駆動回路に伝送する複数の配線部材（例えば、本実施例におけるＦＰＣ１５）とを備え、前記複数の駆動回路のうちの一つの駆動回路から出力された前記電源又は信号が前記配線部材を介して他の駆動回路へ入力されるものである。これにより、表示装置の生産性を向上することができる。
【００１０】
本発明にかかる表示装置は、上述の表示装置において前記配線部材が前記絶縁性基板の基板端であって、隣接する前記駆動回路の間に配置されているものである。これにより、表示装置の生産性を向上することができる。
【００１１】
本発明にかかる表示装置は、上述の表示装置において前記複数の駆動回路の各々が前記複数の配線部材を介して直列に接続されているものである。これにより、配線部材の部品コストを低減することができる。
【００１２】
本発明にかかる表示装置は、上述の表示装置において前記複数の配線部材が同一の配線構成を備えていることが望ましい。これにより、配線部材の部品コストを低減することができ、生産性を向上することができる。
【００１３】
本発明にかかる表示装置の好適な実施例は前記複数の配線部材のそれぞれがＦＰＣである。
本発明にかかる表示装置は、上述の表示装置において前記駆動回路が電源又は信号を入力するための入力端子と、他の駆動回路に前記入力端子によって入力された電源又は信号を出力する出力端子を備え、前記駆動回路において前記入力端子と前記出力端子とが電気的に接続されているものである。これにより、配線抵抗を低減することが出来る。
【発明の効果】
【００１４】
本発明によれば、表示装置の部品コストを低減することができ、生産性を向上することができる。
【発明を実施するための最良の形態】
【００１５】
以下に、本発明を適用可能な実施の形態が説明される。以下の説明は、本発明の実施形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能であろう。尚、各図において同一の符号を付されたものは同様の要素を示しており、適宜、説明が省略される。
実施例１．
【００１６】
図１は、本実施例における液晶表示装置の概略構成を示す平面図である。図１において、１０は液晶表示装置、１１は液晶表示パネル、１２はアレイ基板、１３は制御基板、１４は制御基板用ＦＰＣ、１５は駆動電源用ＦＰＣ、１６はソースドライバＩＣ、１７はゲートドライバＩＣ、１８は電源配線、１９は信号配線、２０はゲートドライバＩＣ用配線である。
【００１７】
液晶表示装置１０は液晶表示パネル１１とその背面側に設けられたバックライトとを備えている。液晶表示パネル１１は、マトリックス状に配置された複数の画素から構成される表示領域と、その外周領域である額縁領域とを有している。又、液晶表示パネル１１は、アレイ回路が形成されたアレイ基板１２とその対向基板とを有し、その２つの基板の間に液晶が封入されている。アクティブマトリックス・タイプの液晶表示パネルは、各画素が表示信号の入出力を制御するスイッチング素子を備えている。典型的なスイッチング素子は、ＴＦＴ（Thin Film Transistor）である。
【００１８】
カラー液晶表示装置は、対向基板上にＲＧＢのカラー・フィルター層を有している。液晶表示パネル１１の表示領域内の各画素は、ＲＧＢいずれかの色表示を行う。もちろん、白黒ディスプレイにおいては、白と黒のいずれかの表示を行う。そして、液晶表示パネル１１はバックライトからの透過光を制御することにより、画像表示を行う。アレイ基板１２上の表示領域内には、複数のソース線及び複数のゲート線がマトリックス状に配設されている。ソース線とゲート線とはお互いにほぼ直角に重なるように配設され、交差点近傍にＴＦＴが配置される。ゲートドライバＩＣ１７から入力されるゲート電圧によって選択された各画素は、ソースドライバＩＣ１６から入力される表示信号電圧に基づき液晶に電界を印加する。
【００１９】
ソースドライバＩＣ１６及びゲートドライバＩＣ１７は液晶表示パネル１１の表示領域外に複数設けられている。複数のソースドライバＩＣ１６はアレイ基板１２の一辺に沿って設けられている。例えば、１５インチのＸＧＡの液晶表示装置では８個程度のソースドライバＩＣ１６がアレイ基板上に配設される。ゲートドライバＩＣ１７はソースドライバＩＣ１６が設けられている辺と直交する辺に沿って設けられている。本実施例のゲートドライバＩＣ１７とソースドライバＩＣ１６は、それぞれのＩＣチップが絶縁性基板上にＡＣＦ（Anisotropic Conductive Film）を介して設置されている。あるいは絶縁基板上に直接に形成してもよい。典型的には、図１に示すように、ソース線用の複数のソースドライバＩＣ１６が、ＴＦＴアレイ基板のＸ軸方向に配置され、ゲート電圧を制御するゲート線用の複数のゲートドライバＩＣ１７が、Ｙ軸方向に配置される。
【００２０】
ソースドライバＩＣ１６から入力される電圧が、ＴＦＴのソース／ドレインを介して画素電極に送られ、画素電極と共通電極とが液晶に電界を印加する。この電圧を変えることにより液晶への印加電圧を変化させることができ、液晶の光の透過率を制御する。共通電極に共通電位を与える回路は、制御回路基板上に構成される。液晶表示パネルは、上記のアクティブマトリックス型の他に、スイッチング素子を有していない単純マトリックス型などが知られている。本発明は様々なタイプの液晶表示パネル、あるいは、ドライバ回路部によってその表示が制御される様々なタイプの表示装置、例えば有機あるいは無機ＥＬ（Electro Luminescence）表示装置などに適用することができる。
【００２１】
ソースドライバＩＣ１６が設けられている辺とゲートドライバＩＣ１７が設けられている辺との交点の近傍には制御基板１３が設けられている。制御基板１３は各ＩＣに伝送する信号等の制御及び電源の供給を行う。制御基板１３には信号のタイミングを制御するタイミング・コントローラ（図示せず）が設けられている。このタイミング・コントローラには、外部のパーソナルコンピュータなどから、ビデオ・インターフェースを介して、ＲＧＢの画像信号及び、同期信号が入力される。同期信号は、１画素分の画像信号の入力サイクルであるドット・クロック信号、水平同期信号、垂直同期信号などを含む。タイミング・コントローラは、ビデオ・インターフェースを介して受信した信号を処理し、各ドライバＩＣへ供給すべき各種信号を、必要なタイミングで出力する。
【００２２】
制御基板１３とアレイ基板１２上の各配線との接続には制御基板用ＦＰＣ１４が用いられる。制御基板用ＦＰＣ１４はＡＣＦを介してアレイ基板１２に実装される。例えば、制御基板用ＦＰＣ１４はゲートドライバＩＣ用配線２０を介して制御基板１３からの電源及び信号を複数のゲートドライバＩＣ１７のうち最も上流側（制御基板側）のゲートドライバＩＣ１７へ供給する。隣接するゲートドライバＩＣ１７はガラス基板上のゲートドライバＩＣ用配線２０により電気的に接続されており、電源及び信号は後段のゲートドライバＩＣ１７に順次伝送されていく。ゲートドライバＩＣ１７へは、典型的には、スタート・パルス信号、クロック信号、及びイネーブル信号が、タイミング・コントローラから入力される。ゲートドライバＩＣ１７はカスケード接続されており、スタート・パルス信号が、クロック信号に従ってゲートドライバＩＣ１７を順次伝送される。スタート・パルス信号がＯＮ信号を出力するゲート線を選択し、イネーブル信号がゲート信号の出力制御を行うことによって、各ゲート線において順次ＯＮ信号が出力される。なお、図においてゲートドライバＩＣ用配線２０は１本しか図示していないが、実際は多数本設けられている。
【００２３】
ソースドライバＩＣ１６の信号配線１９も同様にカスケード接続されている。すなわち、制御基板１３の端子と制御基板用ＦＰＣ１４を介してガラス基板上の信号配線１９が電気的に接続され、最も上流側のソースドライバＩＣ１６に入力される。隣接するソースドライバＩＣ１６はガラス基板上の信号配線１９により接続されており、信号が後段のソースドライバＩＣ１６に順次伝送される。このようにタイミング・コントローラからの制御信号及び表示信号は各ソースドライバＩＣに順次伝送される。そして、ソースドライバＩＣ１６は制御信号に従ったタイミングで、表示信号の入出力を行う。なお、図において信号配線１９も１本しか図示していないが、実際は多数本設けられている。
【００２４】
次にソースドライバＩＣ１６を駆動するための電源系統の構成について説明する。なお、電源系統には例えば、ソースドライバＩＣ１６を駆動するためのアナログ電源、階調電圧及びデジタル電源並びにＧＮＤが含まれる。これらの電源系統は複数の電源用ＦＰＣ１５を介してカスケード接続されている。電源用ＦＰＣは基板端に実装され、ＦＰＣの配線と基板上の配線とはＡＣＦを介して電気的に接続されている。まず、制御基板１３からの電源は制御基板用ＦＰＣ１４を介して複数のソースドライバＩＣ１６のうちの最も上流側（制御基板側）のソースドライバＩＣ１６に入力される。ソースドライバＩＣ１６に電源の出力端子が形成されており、他のソースドライバＩＣ１６に電源を出力する。隣接するソースドライバＩＣ間の基板端には電源用ＦＰＣ１５が設けられており、この電源用ＦＰＣ１５を介して隣のソースドライバＩＣ１６に入力される。このようにして電源が上流側のソースドライバＩＣ１６から電源用ＦＰＣ１５を介して後段のソースドライバＩＣ１６に順次入力されていく。この構成を繰り返すことにより、ソースドライバＩＣ１６の電源もカスケード接続され、最後段のソースドライバＩＣ１６まで電源が供給される。このように電源用ＦＰＣ１５を介してカスケード接続することにより、ＦＰＣのサイズを小さくすることができ、さらに全体として必要なＦＰＣを減らすことができる。これにより部品コストを低減することができ、生産性が向上する。
【００２５】
ガラス基板上のゲートドライバＩＣ用配線２０、電源配線１８及び信号配線１９は通常ゲート線やソース線と同じ層で形成されるため、スパッタや蒸着によって形成されたＡｌやＣｒなどの金属配線が用いられる。これらの金属配線は通常ＦＰＣにおける配線よりも配線抵抗が大きく、配線長が長くなると電圧降下が発生するおそれがある。さらに電源配線１８には信号配線１９に比べて大きい電流が流れるため、電圧降下による表示品質への影響が大きい。本実施例ではガラス基板上の電源配線１８の長さを短くする構成として電圧降下を防いでいる。この構成について図２を用いて説明する。
【００２６】
図２は本実施例にかかる液晶表示装置の平面図であり、図１のソースドライバＩＣ１６の部分を拡大した図である。基板端には端辺に沿って、複数のソースドライバＩＣ１６が設けられている。このソースドライバＩＣ１６の間の信号はガラス基板上の信号配線１９によってカスケード接続されている。さらに隣接するソースドライバＩＣ１６間の基板端側には電源用ＦＰＣ１５が設けられている。なお、図２において複数設けられている構成要素のうちの１つを特定するためそれぞれの符号にアルファベットを付している。例えば、図２において上流側のソースドライバＩＣ１６はソースドライバＩＣ１６ａとし、隣接するソースドライバＩＣをソースドライバＩＣ１６ｂとしている。同様に上流側の電源用ＦＰＣ１５を電源用ＦＰＣ１５ａとし、その隣の電源用ＦＰＣ１５を電源用ＦＰＣ１５ｂとする。さらに電源用ＦＰＣ１５ｂの下流側に隣接する電源用ＦＰＣ１５を電源用ＦＰＣ１５ｃとする。
【００２７】
ソースドライバＩＣ１６のガラス基板端側には電源用入力端子３０及び電源用出力端子３１が設けられている。例えば、ソースドライバＩＣ１６の上流側の角部には電源用入力端子３０が設けられている。一方、下流側の角部には電源用出力端子３１が設けられている。この電源用入力端子３０及び電源用出力端子３１は矩形状のソースドライバＩＣ１６のチップ内部において電気的に接続されており、同電位になっている。これらの入出力端子はそれぞれ電源配線１８を介して電源用ＦＰＣ１５における配線と電気的に接続される。電源用ＦＰＣ１５における配線はコの字に設けられており、ソースドライバＩＣ１６ａの電源用出力端子３１ａとその隣のソースドライバＩＣ１６ｂの電源用入力端子３０ｂとを電気的に接続する。ソースドライバＩＣ１６ａとソースドライバＩＣ１６ｂの間の距離よりも長い電源用ＦＰＣ１５ｂがソースドライバＩＣ間に設けられているため、Ｘ方向においてソースドライバＩＣ１６の側部を越えて基板に実装されることになる。そして、Ｘ方向においてソースドライバＩＣ１６と電源用ＦＰＣ１５がオーバーラップする部分にはＹ方向に電源配線１８が設けられている。
【００２８】
上流側の電源用ＦＰＣ１５ａからソースドライバＩＣ１６ａの電源用入力端子３０ａに電源が入力される。この電源により、ソースドライバＩＣ１６ａが駆動する。そして、この電源はソースドライバＩＣ１６ａ内において電源用入力端子３０ａと電気的に接続されている電源用出力端子３１ａから電源用ＦＰＣ１５ｂを介してソースドライバＩＣ１６ｂの電源用入力端子３０ｂに入力される。この構成を繰り返し、後段のソースドライバＩＣに順次電源を入力する。従って、各ソースドライバＩＣの電源系統は電源用ＦＰＣ１５を介して直列に接続されることになる。
【００２９】
ソースドライバＩＣ１６から基板端までの距離は、隣接するソースドライバＩＣ間の距離に比べて十分短いので、このように電源用ＦＰＣ１５を隣接するソースドライバＩＣ間に配置することにより、ガラス基板上の電源配線１８を短くすることができる。電源用ＦＰＣ１５の長さをソースドライバＩＣ間の距離より長くすることにより、基板端辺と略垂直にガラス基板上の配線を設けることができ、さらに配線長を短くすることができる。従って、配線抵抗の増加による電圧降下を小さく抑えることができ、表示品質の劣化を防ぐことができる。
【００３０】
また、複数のソースドライバＩＣ１６の配線構成を同一の構成とし、その間隔を均一にすれば、複数の電源用ＦＰＣ１５を同一の構成のＦＰＣとすることが可能である。これにより、ＦＰＣの部品コストを低減できるとともに、部品の種類を増やすことが無いので生産性を向上することができる。
【００３１】
なお、上述の実施例では各ソースドライバＩＣ間の全てに個別の電源用ＦＰＣ１５を設けて、１つのソースドライバＩＣ１６から隣のソースドライバＩＣ１６のみに電源を入力していたが、１つのソースドライバＩＣ１６から２つのソースドライバＩＣ１６に電源を入力しても良い。１つのソースドライバＩＣ１６から２つのソースドライバＩＣ１６に電源を入力する場合、図３に示すように１つの電源用ＦＰＣ１５は１つのソースドライバＩＣ及びその両隣のソースドライバＩＣ間の距離に渡って設けられることになる。すなわち、電源用ＦＰＣ１５ａを介してソースドライバＩＣ１６ａに入力された電源は、電源用出力端子３１ａからソースドライバＩＣ１６ｂ、１６ｃに出力される。電源用ＦＰＣ１５ｂはソースドライバＩＣ１６ａの端部からソースドライバＩＣ１６ｃの端部にまで設けられている。そして、電源用ＦＰＣ１５ｂを介して２つのソースドライバＩＣ１６ｂ、１６ｃに電源が入力される。このようにして１つのソースドライバＩＣ１６から２つのソースドライバＩＣ１６へ電源を入力する。もちろん、１つのソースドライバＩＣ１６から３つ以上のソースドライバＩＣ１６に電源を入力しても良い。
【００３２】
また、Ｘ方向において電源用ＦＰＣ１５はソースドライバＩＣ１６とオーバーラップさせないようにしてもよい。例えば、図４に示すようにソースドライバＩＣ１６間のギャップよりも幅の狭い電源用ＦＰＣ１５ｂをソースドライバＩＣ１６ａとソースドライバＩＣ１６ｂの間の基板端に配置しても良い。この場合、電源配線１８を斜めに設けることにより、配線長を短くすることができる。さらには、例えば、図５に示す構成のように図４に示す電源用ＦＰＣ１５ｂをＹ方向においてソースドライバＩＣ間まで延設することも可能である。この場合、電源配線１８をＸ方向に沿って直線状に設けることも可能である。あるいは、電源用ＦＰＣ１５ｂの一部をＹ方向においてソースドライバＩＣ１６ａとソースドライバＩＣ１６ｂの間に延設することも可能である。これにより、例えば、図６に示す構成となる。なお、上述の実施例では電源配線１８のみについて説明したが、本発明は信号系統の配線に対しても利用することができる。すなわち、ＦＰＣを介してソースドライバＩＣ１６の信号配線１９を直列に接続することも可能である。
【００３３】
本実施例では複数の短いＦＰＣ１５を基板に実装させているため、１つの長いＦＰＣを実装させる場合と比べて、実装精度を緩和することができ、生産性を向上することができる。すなわち、長いＦＰＣを用いた場合、全てのソースドライバＩＣとＦＰＣの配線を正しく接続させるため、より高い実装精度が要求されるが、本実施例のように短いＦＰＣを用いることにより実装精度が緩和される。さらにソースドライバＩＣ１６の幅の分だけＦＰＣ１５を減らすことができ、部品コストを低減することができる。さらに、複数の電源用ＦＰＣで同一の配線構成のものを用いることができるので、部品の種類を増やすことがない。よって、生産性を向上することができる。
【図面の簡単な説明】
【００３４】
【図１】本発明にかかる液晶表示装置の構成を示す平面図である。
【図２】本発明にかかる液晶表示装置のソースドライバＩＣ部分の拡大図である。
【図３】本発明の別の実施例にかかる液晶表示装置のソースドライバＩＣ部分の拡大図である。
【図４】本発明の別の実施例にかかる液晶表示装置のソースドライバＩＣ部分の拡大図である。
【図５】本発明の別の実施例にかかる液晶表示装置のソースドライバＩＣ部分の拡大図である。
【図６】本発明の別の実施例にかかる液晶表示装置のソースドライバＩＣ部分の拡大図である。
【図７】従来の液晶表示装置の構成を示す平面図である。
【符号の説明】
【００３５】
１０  液晶表示装置、１１  液晶表示パネル、１２  アレイ基板、
１３  制御基板、１４  制御基板用ＦＰＣ、１５  電源用ＦＰＣ、
１６  ソースドライバＩＣ、１７  ゲートドライバＩＣ、１８  電源配線、
１９  信号配線、２０  ゲートドライバＩＣ用配線、２１  ＦＰＣ、
２２，２３，２４  配線、３０  電源用入力端子、３１  電源用出力端子
【図１】
2005114806.tif 000003
【図２】
2005114806.tif 000004
【図３】
2005114806.tif 000005
【図４】
2005114806.tif 000006
【図５】
2005114806.tif 000007
【図６】
2005114806.tif 000008
【図７】
2005114806.tif 000009