(57)【要約】【課題】  本発明は、半導体素子が完成する前の段階において、剥離層が基板から剥離するのを抑え、なおかつ半導体素子の剥離をより迅速に行なうことができる、半導体装置の作製方法の提供を課題とする。【解決手段】  熱処理により剥離層が基板から剥離されやすくなるのは、基板と剥離層との間の熱膨張係数の違いにより剥離層に応力が加わるため、若しくは剥離層が熱処理により結晶化されることで体積が縮小化し、剥離層に応力が加わるためではないかと考えた。そこで本発明では、基板上に剥離層を形成する前に、基板と剥離層との間に、剥離層の応力を緩和するための絶縁膜（バッファ膜）を形成し、基板と剥離層の密着性を高めることを特徴とする。【選択図】  図１
2005311342.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、前記基板に接するようにバッファ膜を形成し、
前記バッファ膜上に、前記バッファ膜に接するように剥離層を形成し、
前記剥離層上に下地膜を形成し、
前記下地膜上に半導体膜を形成し、
前記半導体膜を、連続発振のレーザまたは発振周波数が１０ＭＨｚ以上のパルス発振のレーザを用いて結晶化し、
前記結晶化した半導体膜を用いて半導体素子を形成し、
前記剥離層をエッチングにより除去することで、前記下地膜及び前記半導体素子を、前記基板及び前記バッファ膜から剥離し、
前記半導体膜を結晶化するときに、前記剥離層も共に結晶化することを特徴とする半導体装置の作製方法。
【請求項２】
第１の基板上に、前記第１の基板に接するようにバッファ膜を形成し、
前記バッファ膜上に、前記バッファ膜に接するように剥離層を形成し、
前記剥離層上に下地膜を形成し、
前記下地膜上に半導体膜を形成し、
前記半導体膜を、連続発振のレーザまたは発振周波数が１０ＭＨｚ以上のパルス発振のレーザを用いて結晶化し、
前記結晶化した半導体膜を用いて半導体素子を形成し、
前記剥離層をエッチングにより除去することで、前記下地膜及び前記半導体素子を、前記第１の基板及び前記バッファ膜から剥離し、
前記剥離された前記下地膜及び前記半導体素子を第２の基板に貼り合わせ、
前記半導体膜を結晶化するときに、前記剥離層も共に結晶化することを特徴とする半導体装置の作製方法。
【請求項３】
請求項１または請求項２において、前記剥離層は、珪素を用いることを特徴とする半導体装置の作製方法。
【請求項４】
請求項１乃至請求項３のいずれか１項において、前記エッチングは、ハロゲン化物を含む気体又は液体をエッチング剤として用いることを特徴とする半導体装置の作製方法。
【請求項５】
基板上に、前記基板に接するようにバッファ膜を形成し、
前記バッファ膜上に、前記バッファ膜に接するように剥離層を形成し、
前記剥離層上に下地膜を形成し、
前記下地膜上に半導体膜を形成し、
前記半導体膜を、連続発振のレーザまたは発振周波数が１０ＭＨｚ以上のパルス発振のレーザを用いて結晶化し、
前記結晶化した半導体膜を用いて複数の半導体素子を形成し、
前記複数の半導体素子の間に、前記剥離層が露出するような溝を形成し、
前記溝からエッチング剤を導入して前記剥離層をエッチングにより除去することで、前記下地膜及び前記複数の半導体素子を、前記基板及び前記バッファ膜から剥離し、
前記半導体膜を結晶化するときに、前記剥離層も共に結晶化することを特徴とする半導体装置の作製方法。
【請求項６】
第１の基板上に、前記第１の基板に接するようにバッファ膜を形成し、
前記バッファ膜上に、前記バッファ膜に接するように剥離層を形成し、
前記剥離層上に下地膜を形成し、
前記下地膜上に半導体膜を形成し、
前記半導体膜を、連続発振のレーザまたは発振周波数が１０ＭＨｚ以上のパルス発振のレーザを用いて結晶化し、
前記結晶化した半導体膜を用いて複数の半導体素子を形成し、
前記複数の半導体素子の間に、前記剥離層が露出するような溝を形成し、
前記溝からエッチング剤を導入して前記剥離層をエッチングにより除去することで、前記下地膜及び前記複数の半導体素子を、前記第１の基板及び前記バッファ膜から剥離し、
前記剥離された前記下地膜及び前記複数の半導体素子を第２の基板に貼り合わせ、
前記半導体膜を結晶化するときに、前記剥離層も共に結晶化することを特徴とする半導体装置の作製方法。
【請求項７】
請求項６において、前記第２の基板は可撓性を有していることを特徴とする半導体装置の作製方法。
【請求項８】
請求項５乃至請求項７のいずれか１項において、前記剥離層は、珪素を用いることを特徴とする半導体装置の作製方法。
【請求項９】
請求項５乃至請求項８のいずれか１項において、前記エッチング剤は、ハロゲン化物を含む気体又は液体を用いることを特徴とする半導体装置の作製方法。
【請求項１０】
請求項１乃至請求項９のいずれか１項において、前記バッファ膜は、酸化珪素または酸化窒化珪素を用いることを特徴とする半導体装置の作製方法。
【請求項１１】
請求項１乃至請求項１０のいずれか１項において、前記下地膜は、酸化珪素、酸化窒化珪素、窒化珪素または窒化酸化珪素を用いることを特徴とする半導体装置の作製方法。
【請求項１２】
請求項１乃至請求項１１のいずれか１項において、
前記下地膜は３つ以上の絶縁膜を積層して形成されており、
前記３つ以上の絶縁膜のうち、前記バッファ膜に最も近い絶縁膜は酸化珪素または酸化窒化珪素を用いており、
前記３つ以上の絶縁膜のうち、前記剥離層に最も近い絶縁膜は酸化珪素または酸化窒化珪素を用いており、
前記３つ以上の絶縁膜のうち、前記バッファ膜に最も近い絶縁膜と前記剥離層に最も近い絶縁膜の間に形成された絶縁膜は、窒化珪素または窒化酸化珪素を用いていることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁表面上に形成された半導体素子を剥離する、半導体装置の作製方法に関する。
【背景技術】
【０００２】
プラスチック基板などの可撓性を有する基板は、ガラス基板と比較して振動、衝撃に対する機械的強度に優れており、厚さを抑えやすい。また上記可撓性を有する基板は、ガラス基板に比べて形状の自由度が高い。そのため、該可撓性を有する基板を用いた半導体装置には、様々なアプリケーションが期待されている。しかしプラスチック基板などの可撓性を有する基板は、半導体素子の作製工程における熱処理に耐え得るほど、耐熱性に優れていない場合が多い。そこで、耐熱性を有する基板上に半導体素子を形成した後、剥離して、別途用意した可撓性を有する基板に貼り合わせるという作製方法が、従来用いられてきた。
【０００３】
【特許文献１】特開平８−２６２４７５号公報
【０００４】
特許文献１には、基板上にシリコンを用いた剥離層を形成し、該剥離層上に薄膜トランジスタを用いた集積回路を形成し、エッチングにより該剥離層を除去することで基板と集積回路とを剥離した後、該集積回路を他の基板に貼り合わせる技術について開示されている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、上述した半導体素子の作製工程では、半導体素子を作製する過程において剥離層に熱処理が加えられると、剥離層が基板から剥離しやすいという問題があった。半導体素子が完成した後、最終的には、剥離層は基板から剥離されるが、半導体素子が完成する前に剥離層が基板から剥離してしまうと、半導体素子の作製を継続することが困難になる。従って、少なくとも半導体素子が完成する前の段階において、剥離層が基板から剥離するのを抑える必要がある。
【０００６】
また上述したような、半導体素子の剥離を行なうことで形成される半導体装置の生産では、剥離工程に費やされる時間が、剥離層をエッチングする速度（エッチングレート）に依存する。よって、エッチングレートが高いほど半導体素子の剥離をより迅速に行なうことができるので、ＴＡＴ（Ｔｕｒｎ  Ａｒｏｕｎｄ  Ｔｉｍｅ）を短縮化することができ、好ましい。
【０００７】
そこで本発明は、半導体素子が完成する前の段階において、剥離層が基板から剥離するのを抑え、なおかつ半導体素子の剥離をより迅速に行なうことができる、半導体装置の作製方法の提供を課題とする。
【課題を解決するための手段】
【０００８】
本発明者らは、熱処理により剥離層が基板から剥離されやすくなるのは、基板と剥離層との間の熱膨張係数の違いにより剥離層に応力が加わるため、若しくは剥離層が熱処理により結晶化されることで体積が縮小化し、剥離層に応力が加わるためではないかと考えた。そこで本発明では、基板上に剥離層を形成する前に、基板と剥離層との間に、剥離層の応力を緩和するための絶縁膜（バッファ膜）を形成し、基板と剥離層の密着性を高めることを特徴とする。
【０００９】
また剥離層上には、半導体素子を剥離する工程（剥離工程）の際に、半導体素子を保護するための絶縁膜（下地膜）を形成し、該下地膜上に半導体素子に用いる半導体膜を形成する。そして本発明では、該半導体膜の結晶化に、連続発振のレーザを用いることを特徴とする。
【００１０】
連続発振のレーザの場合、パルス発振のレーザとは異なり、一方向に走査させながら半導体膜にレーザ光を照射して、結晶を走査方向に向かって連続的に成長させ、該走査方向に沿って長く延びた結晶粒の集まりを形成することができる。走査方向に沿って長く延びた結晶粒の集まりを、薄膜トランジスタ（ＴＦＴ）の活性層に用いることで、キャリアの移動する方向と交差する方向に結晶粒界がほとんど存在しない、高い特性を有するＴＦＴを形成できる。
【００１１】
また連続発振のレーザの代わりに、パルス発振のレーザ光の発振周波数を１０ＭＨｚ以上とし、通常用いられている数十Ｈｚ〜数百Ｈｚの周波数帯よりも著しく高い周波数帯を用いてレーザ結晶化を行なっても良い。パルス発振でレーザ光を半導体膜に照射してから半導体膜が完全に固化するまでの時間は数十ｎｓｅｃ〜数百ｎｓｅｃと言われている。よって上記周波数帯を用いることで、半導体膜がレーザ光によって溶融してから固化するまでに、次のパルスのレーザ光を照射できる。したがって、半導体膜中において固液界面を連続的に移動させることができるので、走査方向に向かって連続的に成長した結晶粒を有する半導体膜が形成される。該走査方向に沿って長く延びた単結晶の結晶粒を形成することで、少なくともＴＦＴのチャネル方向に結晶粒界がほとんど存在しない半導体膜の形成が可能となる。
【００１２】
さらに本発明では、半導体膜のレーザ結晶化の際に、剥離層をも結晶化しても良い。剥離層を結晶化することで、剥離層のエッチングレートを向上させ、半導体素子の剥離をより迅速に行なうことができる。なお、レーザ結晶化により剥離層に熱が加えられたり、剥離層が結晶化されたりすると、剥離層に応力が加わってしまう。しかし本発明では基板と剥離層との間にバッファ膜を形成しているので、半導体素子が完成する前の段階において、剥離層が基板から剥離するのを抑えることができる。
【００１３】
なお本発明の作製方法を用いる半導体装置は、マイクロプロセッサ、画像処理回路などの集積回路や、半導体表示装置等、ありとあらゆる半導体装置がその範疇に含まれる。半導体表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、ＤＭＤ（Ｄｉｇｉｔａｌ  Ｍｉｃｒｏｍｉｒｒｏｒ  Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）、ＦＥＤ（Ｆｉｅｌｄ  Ｅｍｉｓｓｉｏｎ  Ｄｉｓｐｌａｙ）等や、半導体膜を用いた回路素子を駆動回路に有しているその他の表示装置がその範疇に含まれる。
【００１４】
特に本発明の作製方法を用いて形成することができる半導体装置の１つに、ＩＤチップがある。ＩＤチップは、無線で識別情報などのデータの送受信が可能な半導体装置であり、様々な分野において実用化が進められている。ＩＤチップは、無線タグ、ＲＦＩＤ（Ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ  ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ、ＩＣタグとも呼ばれている。
【００１５】
本発明の作製方法を用いたＩＤチップは、薄膜の半導体膜を用いた集積回路を有している。また本発明の作製方法を用いたＩＤチップは、該集積回路に加えてアンテナを有した形態も取りうる。集積回路は、アンテナで発生した交流の電圧を用いて動作を行ない、またアンテナに印加する交流の電圧を変調することで、リーダ／ライタへの信号の送信を行なうことができる。なおアンテナは、集積回路と共に形成しても良いし、集積回路とは別個に形成し、後に電気的に接続するようにしても良い。
【発明の効果】
【００１６】
本発明は上記構成により、半導体素子が完成する前の段階において、剥離層が基板から剥離するのを抑え、なおかつ半導体素子の剥離をより迅速に行なうことができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。
【００１８】
図１、図２を用いて、本発明の半導体装置の作製方法について説明する。まず図１（Ａ）に示すように、耐熱性を有する基板（第１の基板）１００上に接するように、後に形成される剥離層１０２の応力を緩和するためのバッファ膜１０１を形成する。バッファ膜１０１は、剥離層１０２の応力を緩和し、第１の基板１００と剥離層１０２との密着性を向上させることができる絶縁膜であれば良く、例えば酸化珪素、酸化窒化珪素で形成することが可能である。
【００１９】
なお本明細書において酸化窒化珪素は、ＳｉＯｘＮｙ（ｘ＞ｙ）で表される絶縁膜の材料であり、ＳｉＮｘＯｙ（ｘ＞ｙ）で表される窒化酸化珪素とは区別する。
【００２０】
次に、バッファ膜１０１上に接するように、剥離層１０２を形成する。剥離層１０２は、後に半導体膜１０４をレーザ結晶化する際に共に結晶化でき、なおかつエッチングにより除去できる材料を用いることが望ましい。具体的には、例えば珪素、酸化珪素、シリコンゲルマニウム等を用いることができる。
【００２１】
次に剥離層１０２上に、下地膜１０３を形成する。下地膜１０３は、Ｎａなどのアルカリ金属やアルカリ土類金属が、後に形成される半導体膜１０４中に拡散し、ＴＦＴなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また下地膜１０３は、後に行なわれる半導体素子の剥離工程において、半導体素子を保護する役目も有している。
【００２２】
次に下地膜１０３上に、半導体膜１０４を形成する。半導体膜１０４は、非晶質半導体であっても良いし、セミアモルファス半導体であっても良いし、多結晶半導体であっても良い。また半導体膜１０４は珪素だけではなくシリコンゲルマニウムも用いることができる。
【００２３】
次に図１（Ｂ）に示すように、半導体膜１０４をレーザ結晶化する。レーザ結晶化には、連続発振のレーザの他、発振周波数が１０ＭＨｚ以上の、パルス発振のレーザを用いることもできる。そして半導体膜１０４をレーザ結晶化する際、共に剥離層１０２も結晶化する。
【００２４】
次に図１（Ｃ）に示すように、結晶化された半導体膜１０４を用いて、半導体素子を形成する。図１（Ｃ）では、半導体素子としてＴＦＴ１０５〜１０７を形成する例を示すが、本発明はこれに限定されない。ＴＦＴ以外の半導体素子、例えば、記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタなども形成することができる。
【００２５】
ＴＦＴ１０５〜１０７は層間絶縁膜１０８に覆われており、層間絶縁膜１０８上には、配線１０９〜１１３が形成されている。配線１０９〜１１３は、層間絶縁膜１０８に形成されたコンタクトホールを介してＴＦＴ１０５〜１０７に接続されている。
【００２６】
次に図１（Ｄ）に示すように、ＴＦＴ１０５〜１０７及び配線１０９〜１１３を覆うように、保護層１１４を形成する。保護層１１４は、後に行なわれる半導体素子の剥離工程において、半導体素子及びそれに接続される配線（ここではＴＦＴ１０５〜１０７及び配線１０９〜１１３）を保護することができ、なおかつ剥離工程の後に除去できる材料で形成することが望ましい。保護層１１４は、例えば水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を用いることができる。
【００２７】
次に図２（Ａ）に示すように、剥離層１０２をエッチングにより除去し、第１の基板１００及びバッファ膜１０１を、ＴＦＴ１０５〜１０７から剥離する剥離工程を行なう。例えば剥離層１０２に珪素を用いている場合、エッチング剤としては、代表的にはハロゲン化物を含む気体又は液体用いることができる。具体的には、例えばＣｌＦ3（三フッ化塩素）、ＮＦ3（三フッ化窒素）、ＢｒＦ3（三フッ化臭素）、ＨＦ（フッ化水素）、またはＣｌＦ3、ＮＦ3、ＢｒＦ3、ＨＦに窒素を混ぜたガスを用いることができる。なお、ＨＦを用いる場合、剥離層には酸化珪素膜を用いる。
【００２８】
そして図２（Ｂ）に示すように、接着剤１１６を用いて、ＴＦＴ１０５〜１０７を第２の基板１１５に貼り合わせ、保護層１１４を除去する。
【００２９】
上記一連の作製方法を用いることで、第２の基板１１５が耐熱性に劣っていても、第２の基板１１５上にＴＦＴ１０５〜１０７などの半導体素子を形成することができる。
【００３０】
なお、上記剥離工程において、剥離層１０２の除去に費やされる時間を短縮化するために、層間絶縁膜１０８、保護層１１４、下地膜１０３に溝を形成し、剥離層１０２を部分的に露出させるようにしても良い。溝の形成には、ダイシング、スクライビング、フォトリソグラフィ法などを用いることができる。
【００３１】
また上述した作製方法では、半導体膜１０４をレーザ結晶化する際に、剥離層１０２を共に結晶化しており、工程数の削減、工程の簡素化という点において優れている。しかし本発明は、剥離層１０２を半導体膜１０４と共にレーザ結晶化する構成に限定されない。予め結晶性を有する剥離層１０２を形成しておいても良いし、半導体膜１０４を形成する前に、剥離層１０２を結晶化しておいても良い。例えば、スループットに優れている発振周波数が１０ＭＨｚ未満のパルス発振のレーザで、剥離層１０２をレーザ結晶化し、結晶性を著しく向上することができる発振周波数が１０ＭＨｚ以上のパルス発振のレーザ、或いは連続発振のレーザで、半導体膜１０４をレーザ結晶化するようにしても良い。ただし剥離層１０２をレーザ結晶化する際、結晶粒の粒界において凸部（リッジ）が生じるのを防ぐために、下地膜１０３を形成してからレーザ光の照射を行なうのが望ましい。
【００３２】
また、予め結晶性を有する剥離層１０２を形成する、或いは半導体膜１０４を形成する前に剥離層１０２を結晶化する場合、半導体膜１０４の結晶化は、発振周波数が１０ＭＨｚ以上のパルス発振のレーザ、或いは連続発振のレーザを用いたレーザ結晶化に限定されない。例えば、発振周波数が１０ＭＨｚ未満のパルス発振のレーザを用いたレーザ結晶化法、触媒元素を用いる結晶化法、触媒元素を用いる結晶化法とレーザ結晶化法とを組み合わせた結晶化法を用いることができる。また第１の基板１００として石英のような耐熱性に優れている基板を用いる場合、電熱炉を使用した熱結晶化方法、赤外光を用いたランプアニール結晶化法、触媒元素を用いる結晶化法と９５０℃程度の高温アニールを組み合わせた結晶法を用いても良い。
【００３３】
また剥離層１０２に珪素を用いる場合、剥離層１０２にｐ型の不純物（例えばＢ）またはｎ型の不純物（例えばＰ）をドーピング等で添加し、活性化しておくことで、より剥離層１０２のエッチングレートを高めることができる。
【００３４】
また下地膜１０３は、単数の絶縁膜を用いて形成しても良いし、複数の絶縁膜を用いていても良い。Ｎａなどのアルカリ金属やアルカリ土類金属が半導体膜１０４中に拡散するのを防ぐには、バリア性の高い窒化珪素または窒化酸化珪素を用いるのが効果的である。しかし窒化珪素または窒化酸化珪素は、珪素との密着性という点では、酸化珪素または酸化窒化珪素よりも劣っている。そこで剥離層１０２に珪素を用いる場合、下地膜１０３が有する複数の絶縁膜のうち、剥離層１０２に接する絶縁膜に酸化珪素または酸化窒化珪素を用い、下地膜１０３のうち残りの絶縁膜のいずれかに窒化珪素または窒化酸化珪素を用いるのが望ましい。上記構成により、剥離層１０２と下地膜１０３の密着性を向上させ、なおかつアルカリ金属やアルカリ土類金属が半導体膜１０４中に拡散するのを防ぐことができる。
【００３５】
また半導体膜１０４に珪素を用いる場合、下地膜１０３が有する複数の絶縁膜のうち、半導体膜１０４に接する絶縁膜に酸化珪素または酸化窒化珪素を用い、下地膜１０３のうち残りの絶縁膜のいずれかに窒化珪素または窒化酸化珪素を用いるのが望ましい。上記構成により、半導体膜１０４と下地膜１０３の密着性を向上させ、なおかつアルカリ金属やアルカリ土類金属が半導体膜１０４中に拡散するのを防ぐことができる。
【００３６】
或いは、剥離層１０２に珪素を用い、なおかつ半導体膜１０４に珪素を用いる場合、下地膜１０３が有する複数の絶縁膜のうち、剥離層１０２に接する絶縁膜及び半導体膜１０４に接する絶縁膜に酸化珪素または酸化窒化珪素を用い、下地膜１０３のうち残りの絶縁膜のいずれかに窒化珪素または窒化酸化珪素を用いるのが望ましい。上記構成により、剥離層１０２と下地膜１０３の密着性を向上させ、半導体膜１０４と下地膜１０３の密着性を向上させ、なおかつアルカリ金属やアルカリ土類金属が半導体膜１０４中に拡散するのを防ぐことができる。
【実施例１】
【００３７】
次に、本実施例では、本発明の作製方法を用いた半導体装置の１つである、ＩＤチップの詳しい作製方法について説明する。なお本実施例では、絶縁分離されたＴＦＴを半導体素子の一例として示すが、集積回路に用いられる半導体素子はこれに限定されず、あらゆる回路素子を用いることができる。
【００３８】
まず図３（Ａ）に示すように、耐熱性を有する第１の基板５００上に接するように、バッファ膜５０１を形成する。第１の基板５００として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレス基板を含む金属基板または半導体基板を用いても良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【００３９】
バッファ膜５０１は、後に形成される剥離層５０２の応力を緩和し、第１の基板５００と剥離層５０２との密着性を向上させることができる絶縁膜であれば良く、例えば酸化珪素、酸化窒化珪素で形成することが可能である。本実施例では、４／８００ｓｃｃｍの流量比のＳｉＨ4／Ｎ2Ｏの混合ガスを用い、プラズマＣＶＤ法で、酸化窒化珪素からなるバッファ膜５０１が形成される。
【００４０】
なお本実施例では、バッファ膜５０１が単数の絶縁膜で形成されている例を示したが、本発明はこの構成に限定されない。バッファ膜５０１が複数の絶縁膜で形成されていても良い。
【００４１】
次にバッファ膜５０１に接するように、剥離層５０２を形成する。剥離層５０２は、非晶質珪素、多結晶珪素、単結晶珪素、微結晶珪素（セミアモルファスシリコンを含む）等、珪素を主成分とする層を用いることができる。剥離層５０２は、スパッタ法、減圧ＣＶＤ法、プラズマＣＶＤ法等を用いて形成することができる。本実施例では、膜厚５０ｎｍ程度の非晶質珪素をプラズマＣＶＤ法で形成し、剥離層５０２として用いる。剥離層５０２は、スパッタ法で形成するよりもプラズマＣＶＤ法を用いて形成する方が、剥離層５０２に塵埃が含まれてしまうのを防ぐことができ、また剥離層５０２に含まれるＡｒの量を抑えることができる。従って、後の作製工程においてレーザ結晶化などを含む熱処理が剥離層５０２に加えられても、塵埃やＡｒ起因により、剥離層５０２がバッファ膜５０１または下地膜５０３から剥離するのを抑えることができる。また剥離層５０２に塵埃が含まれていると、該塵埃によって後に形成される半導体膜５０４の表面に微小な凹凸が生じる場合がある。塵埃に起因する凹凸が半導体膜５０４の表面に存在していると、半導体膜５０４をレーザ結晶化する際に、半導体膜５０４が剥離する場合がある。また、剥離層５０２にＡｒが含まれていると、レーザエネルギーによって半導体膜５０４が剥離する場合がある。よって、プラズマＣＶＤ法を用いて剥離層５０２を形成することで、レーザ結晶化の際に半導体膜５０４が下地膜５０３から剥離するのも防ぐことができるといえる。なお剥離層５０２の材料は珪素に限定されず、エッチングにより選択的に除去できる材料で形成すれば良い。剥離層５０２の膜厚は、１０〜１００ｎｍとするのが望ましい。
【００４２】
次に、剥離層５０２上に、下地膜５０３を形成する。下地膜５０３は第１の基板５００中に含まれるＮａなどのアルカリ金属やアルカリ土類金属が、後に形成される半導体膜５０４中に拡散し、ＴＦＴなどの半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。また下地膜５０３は、後の半導体素子を剥離する工程において、半導体素子を保護する役目も有している。下地膜５０３には、例えば酸化珪素、酸化窒化珪素、窒化珪素、窒化酸化珪素などの絶縁膜を用いることができる。
【００４３】
下地膜５０３は、単数の絶縁膜を用いたものであっても、複数の絶縁膜を積層して用いたものであっても良い。本実施例では、膜厚１００ｎｍの酸化窒化珪素膜、膜厚５０ｎｍの窒化酸化珪素膜、膜厚１００ｎｍの酸化窒化珪素膜を順に積層して下地膜５０３を形成するが、各膜の材質、膜厚、積層数は、これに限定されるものではない。例えば、下層の酸化窒化珪素膜に代えて、膜厚０．５〜３μｍのシロキサン系樹脂をスピンコート法、スリットコーター法、液滴吐出法、印刷法などによって形成しても良い。また、中層の窒化酸化珪素膜に代えて、窒化珪素膜（ＳｉＮｘ、Ｓｉ3Ｎ4等）を用いてもよい。また、上層の酸化窒化珪素膜に代えて、酸化珪素膜を用いていても良い。また、それぞれの膜厚は、０．０５〜３μｍとするのが望ましく、その範囲から自由に選択することができる。
【００４４】
なお液滴吐出法とは、所定の組成物を含む液滴を細孔から吐出して所定のパターンを形成する方法を意味し、インクジェット法などがその範疇に含まれる。また印刷法にはスクリーン印刷法、オフセット印刷法などが含まれる。
【００４５】
或いは、剥離層５０２に最も近い、下地膜５０３の下層を酸化窒化珪素膜または酸化珪素膜で形成し、中層をシロキサン系樹脂で形成し、上層を酸化珪素膜で形成しても良い。
【００４６】
なおシロキサン系樹脂とは、Ｓｉ−Ｏ−Ｓｉ結合を含む樹脂に相当し、置換基に少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）を有している。または、置換基としてフルオロ基を有していても良い。または、置換基として少なくとも水素を含む有機基と、フルオロ基とを有していても良い。
【００４７】
酸化珪素膜は、ＳｉＨ4／Ｏ2、ＴＥＯＳ（テトラエトキシシラン）／Ｏ2等の混合ガスを用い、熱ＣＶＤ、プラズマＣＶＤ、常圧ＣＶＤ、バイアスＥＣＲＣＶＤ等の方法によって形成することができる。また、窒化珪素膜は、代表的には、ＳｉＨ4／ＮＨ3の混合ガスを用い、プラズマＣＶＤによって形成することができる。また、酸化窒化珪素膜、窒化酸化珪素膜は、代表的には、ＳｉＨ4／Ｎ2Ｏの混合ガスを用い、プラズマＣＶＤによって形成することができる。
【００４８】
次に、下地膜５０３上に半導体膜５０４を形成する。半導体膜５０４は、下地膜５０３を形成した後、大気に曝さずに形成することが望ましい。半導体膜５０４の膜厚は２０〜２００ｎｍ（望ましくは４０〜１７０ｎｍ、好ましくは５０〜１５０ｎｍ）とする。なお半導体膜５０４は、非晶質半導体であっても良いし、セミアモルファス半導体であっても良いし、多結晶半導体であっても良い。また半導体膜５０４は珪素だけではなくシリコンゲルマニウムも用いることができる。シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は０．０１〜４．５ａｔｏｍｉｃ％程度であることが好ましい。
【００４９】
次に半導体膜５０４をレーザ結晶化する。レーザ結晶化を行なう場合、レーザ結晶化の前に、レーザに対する半導体膜５０４の耐性を高めるために、５５０℃、４時間の加熱処理を該半導体膜５０４に加えるのが望ましい。レーザ結晶化は、連続発振のレーザまたは発振周波数が１０ＭＨｚ以上のパルス発振のレーザを用いることができる。
【００５０】
具体的には、公知の連続発振の気体レーザもしくは固体レーザを用いることができる。気体レーザとして、Ａｒレーザ、Ｋｒレーザなどがあり、固体レーザとして、ＹＡＧレーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、Ｙ2Ｏ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザなどが挙げられる。
【００５１】
また周波数１０ＭＨｚ以上でパルス発振させることができるのであれば、Ａｒレーザ、Ｋｒレーザ、エキシマレーザ、ＣＯ2レーザ、ＹＡＧレーザ、Ｙ2Ｏ3レーザ、ＹＶＯ4レーザ、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライトレーザ、Ｔｉ：サファイアレーザ、銅蒸気レーザまたは金蒸気レーザを用いることができる。
【００５２】
例えば連続発振が可能な固体レーザを用いる場合、第２高調波〜第４高調波のレーザ光を半導体膜５０４に照射することで、大粒径の結晶を得ることができる。代表的には、ＹＡＧレーザ（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いるのが望ましい。具体的には、連続発振のＹＡＧレーザから射出されたレーザ光を非線形光学素子により高調波に変換し、例えば出力４〜８Ｗ程度のレーザ光を得る。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、半導体膜５０４に照射する。エネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度とし、照射する。本実施例では、エネルギー５Ｗ、ビームスポットのサイズを長軸４００μｍ、短軸１０〜２０μｍ、走査速度を３５ｃｍ／ｓｅｃとして結晶化を行なう。
【００５３】
上記レーザ結晶化により、走査方向に対して垂直な方向における幅が数百μｍ程度で、走査方向に延びるように成長した結晶粒を得ることができる。
【００５４】
なおレーザ光のビームスポットは、走査方向における幅が短いほど、レーザ結晶化による半導体膜５０４の剥離が生じるレーザ光のエネルギー密度の最低値と、設計どおりの結晶を得るためのエネルギー密度の値との差（マージン）を大きくすることができる。よって、塵埃などによって半導体膜５０４の表面に凹凸が生じていても、半導体膜５０４を剥離させることなく結晶化することが可能になる。従って、ビームスポットの走査方向における幅は、光学系の調整が可能な限り狭くするのが望ましい。
【００５５】
また下地膜５０３は、その膜厚を厚くするほど、後に形成される半導体膜５０４の応力を緩和することができるので、レーザ光のエネルギー密度のマージンを大きくすることができる。下記表１及び図８に、ガラス基板上にバッファ膜、剥離層、下地膜、半導体膜を順に積層するように形成した試料において、半導体膜を連続発振のレーザで結晶化した際の、エネルギーのマージンを示す。本明細書では、便宜上マージンをＷ（ワット）で比較した。ただし全ての試料において、レーザ光のビームスポットは同じサイズにしてあるので、各試料間のエネルギーのマージンの大小関係は、即ちエネルギー密度のマージンの相対的な大小関係を意味する。
【００５６】
【表１】
2005311342.tif 000003
【００５７】
具体的に各試料は、ガラス基板上に、プラズマＣＶＤ法を用いて１００ｎｍの酸化窒化珪素からなるバッファ膜を形成し、バッファ膜上に、プラズマＣＶＤ法を用いて５０ｎｍの非晶質珪素からなる剥離層を形成し、剥離層上に、プラズマＣＶＤ法を用いて酸化珪素からなる絶縁膜を形成している。また酸化珪素からなる絶縁膜上には、プラズマＣＶＤ法を用いて５０ｎｍの窒化酸化珪素からなる絶縁膜を形成しており、窒化酸化珪素からなる絶縁膜上には、プラズマＣＶＤ法を用いて１００ｎｍの酸化窒化珪素からなる絶縁膜が形成されている。酸化珪素からなる絶縁膜、窒化酸化珪素からなる絶縁膜及び酸化窒化珪素からなる絶縁膜は、下地膜に相当する。また酸化窒化珪素からなる絶縁膜上には、プラズマＣＶＤ法を用いて６６ｎｍの非晶質珪素からなる半導体膜が形成されている。
【００５８】
図８では、酸化珪素からなる絶縁膜の膜厚を横軸に、半導体膜をレーザ結晶化する際のマージンを縦軸に示す。なお試料Ａはレーザ結晶化のみ用いており、試料Ｂは触媒元素を用いた結晶化の後にレーザ結晶化を用いている。表１および図８から、酸化珪素からなる絶縁膜の膜厚が６００ｎｍ以下の場合には膜厚が厚いほど、マージンが大きくなっていることがわかる。酸化珪素からなる絶縁膜の膜厚が６００ｎｍ以上では、マージンが十分にあることがわかる。従って、酸化珪素からなる絶縁膜の膜厚が厚いほど、基板の表面に凹凸が生じていても、半導体膜をより均一に結晶化できることがわかる。
【００５９】
またレーザ光のエネルギー密度のマージンは、半導体膜の膜厚が厚いほど大きくなるため、半導体膜の膜厚が厚いほど、基板の表面にうねりが生じていても、半導体膜をより均一に結晶化できる。
【００６０】
また、連続発振のレーザを用いた場合、走査方向に対して垂直方向におけるビームスポットの両端に、ビームスポットの中心と比較して結晶粒が著しく小さく、結晶性の劣っている領域（微結晶領域）が形成される。この微結晶領域の面積は、半導体膜の膜厚が厚いほど、小さく抑えることができた。また、剥離層の膜厚が薄いほど、微結晶領域の面積を小さく抑えることができた。よって、微結晶領域の面積を抑えるためには、半導体膜の膜厚、剥離層の膜厚を調整することが望ましい。或いは半導体膜の膜厚、剥離層の膜厚を調整せずとも、ビームスポットのエネルギー密度の低い領域をスリット等で遮蔽し、微結晶領域の面積を抑えるようにすることも可能である。
【００６１】
また、バッファ膜５０１、剥離層５０２、下地膜５０３、半導体膜５０４は、第１の基板５００上に大気開放せずに連続的に形成することが可能である。大気開放せずに連続的に形成することで、各層または膜の間に大気中の塵埃または不純物が入り込むのを防ぐことができる。ただし、剥離層５０２に含まれる水素の量が多いと、後にレーザ結晶化などの熱処理が加えられた時に、剥離層５０２が剥離しやすくなる。よって、剥離層５０２の剥離防止を重要視するならば、剥離層５０２を形成した後は加熱処理を行ない、剥離層５０２中に含まれる水素の量を抑えることが望ましい。
【００６２】
なおレーザ結晶化は、連続発振の基本波のレーザ光と連続発振の高調波のレーザ光とを並行して半導体膜に照射するようにしても良いし、連続発振の基本波のレーザ光とパルス発振の高調波のレーザ光とを並行して半導体膜に照射するようにしても良い。
【００６３】
また、希ガスや窒素などの不活性ガス雰囲気中でレーザ光を半導体膜に照射するようにしても良い。これにより、レーザ光照射による半導体膜表面の荒れを抑えることができ、界面準位密度のばらつきによって生じるＴＦＴの閾値電圧のばらつきを抑えることができる。
【００６４】
上述したレーザ光の照射により、半導体膜５０４の結晶性が高められる。なお、予め多結晶半導体を、スパッタ法、プラズマＣＶＤ法、熱ＣＶＤ法などで形成するようにしても良い。
【００６５】
なお非晶質半導体は、珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4、Ｓｉ2Ｈ6が挙げられる。この珪化物気体を、水素、水素とヘリウムで希釈して用いても良い。
【００６６】
なおセミアモルファス半導体とは、非晶質半導体と結晶構造を有する半導体（単結晶、多結晶を含む）の中間的な構造の半導体を含む膜である。このセミアモルファス半導体は、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を０．５〜２０ｎｍとして非単結晶半導体中に分散させて存在せしめることが可能である。セミアモルファス半導体は、そのラマンスペクトルが５２０ｃｍ-1よりも低波数側にシフトしており、またＸ線回折ではＳｉ結晶格子に由来するとされる（１１１）、（２２０）の回折ピークが観測される。また、未結合手（ダングリングボンド）の終端化として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ここでは便宜上、このような半導体をセミアモルファス半導体（ＳＡＳ）と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なセミアモルファス半導体が得られる。
【００６７】
またＳＡＳは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ4であり、その他にもＳｉ2Ｈ6、ＳｉＨ2Ｃｌ2、ＳｉＨＣｌ3、ＳｉＣｌ4、ＳｉＦ4などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪化物気体を希釈して用いることで、ＳＡＳの形成を容易なものとすることができる。希釈率は２倍〜１０００倍の範囲で珪化物気体を希釈することが好ましい。またさらに、珪化物気体中に、ＣＨ4、Ｃ2Ｈ6などの炭化物気体、ＧｅＨ4、ＧｅＦ4などのゲルマニウム化気体、Ｆ2などを混入させて、エネルギーバンド幅を１．５〜２．４ｅＶ、若しくは０．９〜１．１ｅＶに調節しても良い。
【００６８】
例えば、ＳｉＨ4にＨ2を添加したガスを用いる場合、或いはＳｉＨ4にＦ2を添加したガスを用いる場合、形成したセミアモルファス半導体を用いてＴＦＴを作製すると、該ＴＦＴのサブスレッショルド係数（Ｓ値）を０．３５Ｖ／ｓｅｃ以下、代表的には０．２５〜０．０９Ｖ／ｓｅｃとし、移動度を１０ｃｍ2／Ｖｓｅｃとすることができる。そして上記セミアモルファス半導体を用いたＴＦＴで、例えば１９段リングオシレータを形成した場合、電源電圧３〜５Ｖにおいて、その発振周波数は１ＭＨｚ以上、好ましくは１００ＭＨｚ以上の特性を得ることができる。また電源電圧３〜５Ｖにおいて、インバータ１段あたりの遅延時間は２６ｎｓ、好ましくは０．２６ｎｓ以下とすることができる。
【００６９】
次に、図３（Ｂ）に示すように、結晶化された半導体膜５０４をパターニングし、島状の半導体膜５０５〜５０７を形成する。そして、島状の半導体膜５０５〜５０７を覆うように、ゲート絶縁膜５０８を形成する。ゲート絶縁膜５０８は、プラズマＣＶＤ法又はスパッタリング法などを用い、窒化珪素、酸化珪素、窒化酸化珪素又は酸化窒化珪素を含む膜を、単層で、又は積層させて形成することができる。積層する場合には、例えば、基板側から酸化珪素膜、窒化珪素膜、酸化珪素膜の３層構造とするのが好ましい。
【００７０】
次に図３（Ｃ）に示すように、ゲート電極５１０〜５１２を形成する。本実施例では、ｎ型を付与する不純物がドーピングされた珪素、ＷＮ、Ｗをスパッタ法で順に積層するように形成した後、レジスト５１３をマスクとしてエッチングを行なうことにより、ゲート電極５１０〜５１２を形成する。勿論、ゲート電極５１０〜５１２の材料、構造、作製方法は、これに限定されるものではなく、適宜選択することができる。例えば、ｎ型を付与する不純物がドーピングされた珪素とＮｉＳｉ（ニッケルシリサイド）との積層構造、ｎ型を付与する不純物がドーピングされたＳｉとＷＳｉｘとの積層構造、ＴａＮ（窒化タンタル）とＷ（タングステン）の積層構造としてもよい。また、ゲート電極５１０〜５１２は種々の導電材料を用いて単層で形成しても良い。
【００７１】
また、レジストマスクの代わりに、酸化珪素等のマスクを用いてもよい。この場合、パターニングして酸化珪素、酸化窒化珪素等のマスク（ハードマスクと呼ばれる。）を形成する工程が加わるが、エッチング時におけるマスクの膜減りがレジストマスクよりも少ないため、所望の幅のゲート電極５１０〜５１２を形成することができる。また、レジスト５１３を用いずに、液滴吐出法を用いて選択的にゲート電極５１０〜５１２を形成しても良い。
【００７２】
導電材料としては、導電膜の機能に応じて種々の材料を選択することができる。また、ゲート電極とアンテナとを同時に形成する場合には、それらの機能を考慮して材料を選択すればよい。
【００７３】
なお、ゲート電極５１０〜５１２をエッチング形成する際のエッチングガスとしては、ＣＦ4、Ｃｌ2、Ｏ2の混合ガスやＣｌ2ガスを用いたが、エッチングガスはこれに限定されるものではない。
【００７４】
次に図３（Ｄ）に示すように、ｐチャネル型ＴＦＴとなる島状の半導体膜５０６をレジスト５１４で覆い、ゲート電極５１０、５１２をマスクとして、島状の半導体膜５０５、５０７に、ｎ型を付与する不純物元素（代表的にはＰ（リン）又はＡｓ（砒素））を低濃度にドープする（第１のドーピング工程）。第１のドーピング工程の条件は、ドーズ量：１×１０13〜６×１０13／ｃｍ2、加速電圧：５０〜７０ｋｅＶとしたが、ドーピング工程の条件はこれに限定されるものではない。この第１のドーピング工程によって、ゲート絶縁膜５０８を介してドーピングがなされ、島状の半導体膜５０５、５０７に、一対の低濃度不純物領域５１６、５１７が形成される。なお、第１のドーピング工程は、ｐチャネル型ＴＦＴとなる島状の半導体膜５０６をレジストで覆わずに行っても良い。
【００７５】
次に図３（Ｅ）に示すように、レジスト５１４をアッシング等により除去した後、ｎチャネル型ＴＦＴとなる島状の半導体膜５０５、５０７を覆うように、レジスト５１８を新たに形成し、ゲート電極５１１をマスクとして、島状の半導体膜５０６に、ｐ型を付与する不純物元素（代表的にはＢ（ホウ素））を高濃度にドープする（第２のドーピング工程）。第２のドーピング工程の条件は、ドーズ量：１×１０16〜３×１０16／ｃｍ2、加速電圧：２０〜４０ｋｅＶとして行なう。この第２のドーピング工程によって、ゲート絶縁膜５０８を介してドーピングがなされ、島状の半導体膜５０６に、一対のｐ型の高濃度不純物領域５１９が形成される。
【００７６】
次に図４（Ａ）に示すように、レジスト５１８をアッシング等により除去した後、ゲート絶縁膜５０８及びゲート電極５１０〜５１２を覆うように、絶縁膜５２０を形成する。本実施例では、膜厚１００ｎｍの酸化珪素膜をプラズマＣＶＤ法によって形成する。その後、エッチバック法により、絶縁膜５２０、ゲート絶縁膜５０８を部分的にエッチングし、図４（Ｂ）に示すように、ゲート電極５１０〜５１２の側壁に接するように、サイドウォール５２２〜５２４を自己整合的（セルフアライン）に形成する。エッチングガスとしては、ＣＨＦ3とＨｅの混合ガスを用いる。なお、サイドウォール５２２〜５２４は、これらに限定されるものではない。
【００７７】
なお、絶縁膜５２０を形成した時に、第１の基板５００の裏面にも絶縁膜が形成された場合には、レジストを用い、裏面に形成された絶縁膜を選択的にエッチングし、除去するようにしても良い。この場合、用いられるレジストは、サイドウォール５２２〜５２４をエッチバック法で形成する際に、絶縁膜５２０、ゲート絶縁膜５０８と共にエッチングして、除去するようにしても良い。
【００７８】
次に図４（Ｃ）に示すように、ｐチャネル型ＴＦＴとなる島状の半導体膜５０６を覆うように、レジスト５２５を新たに形成し、ゲート電極５１０、５１２及びサイドウォール５２２、５２４をマスクとして、ｎ型を付与する不純物元素（代表的にはＰ又はＡｓ）を高濃度にドープする（第３のドーピング工程）。第３のドーピング工程の条件は、ドーズ量：１×１０13〜５×１０15／ｃｍ2、加速電圧：６０〜１００ｋｅＶとして行なう。この第３のドーピング工程によって、島状の半導体膜５０５、５０７に、一対のｎ型の高濃度不純物領域５２７、５２８が形成される。
【００７９】
なおサイドウォール５２２、５２４は、後に高濃度のｎ型を付与する不純物をドーピングし、サイドウォール５２２、５２４の下部に低濃度不純物領域又はノンドープのオフセット領域を形成する際のマスクとして機能するものである。よって、低濃度不純物領域又はオフセット領域の幅を制御するには、サイドウォール５２２、５２４を形成する際のエッチバック法の条件または絶縁膜５２０の膜厚を適宜変更し、サイドウォール５２２、５２４のサイズを調整すればよい。
【００８０】
次に、レジスト５２５をアッシング等により除去した後、不純物領域の加熱処理による活性化を行っても良い。例えば、５０ｎｍの酸化窒化珪素膜を成膜した後、５５０℃、４時間、窒素雰囲気下において、加熱処理を行なえばよい。
【００８１】
また、水素を含む窒化珪素膜を、１００ｎｍの膜厚に形成した後、４１０℃、１時間、窒素雰囲気下において、加熱処理を行ない、島状の半導体膜５０５〜５０７を水素化する工程を行なっても良い。或いは、水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行ない、島状の半導体膜５０５〜５０７を水素化する工程を行なっても良い。また、水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。この水素化の工程により、熱的に励起された水素によりダングリングボンドを終端することができる。また、後の工程において可撓性を有する第２の基板５４８上に半導体素子を貼り合わせた後、可撓性を有する第２の基板５４８を曲げることにより島状の半導体膜５０５〜５０７中に欠陥が形成されたとしても、水素化により島状の半導体膜５０５〜５０７中の水素の濃度を、１×１０19〜１×１０22ａｔｏｍｓ／ｃｍ3好ましくは１×１０19〜５×１０20ａｔｏｍｓ／ｃｍ3とすることで、島状の半導体膜５０５〜５０７に含まれている水素によって該欠陥を終端させることができる。また該欠陥を終端させるために、島状の半導体膜５０５〜５０７中にハロゲンを含ませておいても良い。
【００８２】
上述した一連の工程により、ｎチャネル型ＴＦＴ５２９、ｐチャネル型ＴＦＴ５３０、ｎチャネル型ＴＦＴ５３１が形成される。上記作製工程において、エッチバック法の条件または絶縁膜５２０の膜厚を適宜変更し、サイドウォール５２２〜５２４のサイズを調整することで、チャネル長０．２μｍ〜２μｍのＴＦＴを形成することができる。なお、本実施例では、ｎチャネル型ＴＦＴ５２９、５３１、ｐチャネル型ＴＦＴ５３０をトップゲート構造としたが、ボトムゲート構造（逆スタガ構造）としてもよい。
【００８３】
さらに、この後、ｎチャネル型ＴＦＴ５２９、５３１、ｐチャネル型ＴＦＴ５３０を保護するためのパッシベーション膜を形成しても良い。パッシベーション膜は、アルカリ金属やアルカリ土類金属のｎチャネル型ＴＦＴ５２９、５３１、ｐチャネル型ＴＦＴ５３０への侵入を防ぐことができる、窒化珪素、窒化酸化珪素、窒化アルミニウム、酸化アルミニウム、酸化珪素などを用いるのが望ましい。具体的には、例えば膜厚６００ｎｍ程度の酸化窒化珪素膜を、パッシベーション膜として用いることができる。この場合、水素化処理工程は、該酸化窒化珪素膜形成後に行っても良い。このように、ｎチャネル型ＴＦＴ５２９、５３１、ｐチャネル型ＴＦＴ５３０上には、酸化窒化珪素、窒化珪素、酸化窒化珪素の順に積層された３層の絶縁膜が形成されることになるが、その構造や材料はこれらに限定されるものではない。上記構成を用いることで、ｎチャネル型ＴＦＴ５２９、５３１、ｐチャネル型ＴＦＴ５３０が下地膜５０３とパッシベーション膜とで覆われるため、Ｎａなどのアルカリ金属やアルカリ土類金属が、半導体素子に用いられている島状の半導体膜５０５〜５０７中に拡散し、半導体素子の特性に悪影響を及ぼすのをより防ぐことができる。
【００８４】
次に図４（Ｄ）に示すように、ｎチャネル型ＴＦＴ５２９、５３１、ｐチャネル型ＴＦＴ５３０を覆うように、第１の層間絶縁膜５３３を形成する。第１の層間絶縁膜５３３は、ポリイミド、アクリル、ポリアミド等の、耐熱性を有する有機樹脂を用いることができる。また上記有機樹脂の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系材料等を用いることができる。シロキサン系樹脂は、置換基に少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）を有している。または、置換基としてフルオロ基を有していても良い。または、置換基として少なくとも水素を含む有機基と、フルオロ基とを有していても良い。第１の層間絶縁膜５３３の形成には、その材料に応じて、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を採用することができる。また、無機材料を用いてもよく、その際には、酸化珪素、窒化珪素、酸窒化珪素、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）、アルミナ膜等を用いることができる。なお、これらの絶縁膜を積層させて、第１の層間絶縁膜５３３を形成しても良い。
【００８５】
さらに本実施例では、第１の層間絶縁膜５３３上に、第２の層間絶縁膜５３４を形成する。第２の層間絶縁膜５３４としては、ＤＬＣ（ダイヤモンドライクカーボン）或いは窒化炭素（ＣＮ）等の炭素を有する膜、又は、酸化珪素膜、窒化珪素膜或いは窒化酸化珪素膜等を用いることができる。作製方法としては、プラズマＣＶＤ法や、大気圧プラズマ法等を用いることができる。あるいは、ポリイミド、アクリル、ポリアミド、レジスト又はベンゾシクロブテン等の感光性又は非感光性の有機材料や、シロキサン系樹脂等を用いてもよい。
【００８６】
なお、第１の層間絶縁膜５３３又は第２の層間絶縁膜５３４と、後に形成される配線５３５〜５３９を構成する導電材料等との熱膨張率の差から生じる応力によって、第１の層間絶縁膜５３３又は第２の層間絶縁膜５３４の膜剥がれや割れが生じるのを防ぐために、第１の層間絶縁膜５３３又は第２の層間絶縁膜５３４中にフィラーを混入させておいても良い。
【００８７】
次に図４（Ｄ）に示すように、第１の層間絶縁膜５３３及び第２の層間絶縁膜５３４にコンタクトホールを形成し、ｎチャネル型ＴＦＴ５２９、５３１、ｐチャネル型ＴＦＴ５３０に接続する配線５３５〜５３９を形成する。コンタクトホール開孔時のエッチングガスとしては、ＣＨＦ3とＨｅの混合ガスを用いたが、エッチングガスはこれに限定されるものではない。本実施例では、配線５３５〜５３９を、Ａｌで形成する。なお配線５３５〜５３９をＴｉ、ＴｉＮ、Ａｌ−Ｓｉ、Ｔｉ、ＴｉＮの順に積層された５層構造とし、スパッタ法を用いて形成しても良い。
【００８８】
なお、Ａｌにおいて、Ｓｉを混入させることにより、配線パターニング時のレジストベークにおけるヒロックの発生を防止することができる。また、Ｓｉの代わりに、０．５％程度のＣｕを混入させても良い。また、ＴｉやＴｉＮでＡｌ−Ｓｉ層をサンドイッチすることにより、耐ヒロック性がさらに向上する。なお、パターニング時には、酸化窒化珪素等からなる上記ハードマスクを用いるのが望ましい。なお、配線の材料や、作製方法はこれらに限定されるものではなく、前述したゲート電極５１０〜５１２に用いられる材料を採用しても良い。
【００８９】
なお、配線５３５、５３６はｎチャネル型ＴＦＴ５２９の高濃度不純物領域５２７に、配線５３６、５３７はｐチャネル型ＴＦＴ５３０の高濃度不純物領域５１９に、配線５３８、５３９はｎチャネル型ＴＦＴ５３１の高濃度不純物領域５２８に、それぞれ接続されている。
【００９０】
次に図４（Ｅ）に示すように、配線５３５〜５３９を覆うように、第２の層間絶縁膜５３４上に第３の層間絶縁膜５４０を形成する。第３の層間絶縁膜５４０は、配線５３５の一部が露出するような開口部を有する。また第３の層間絶縁膜５４０は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、ポリイミド、ポリアミドなど、無機絶縁膜ならば酸化珪素、窒化酸化珪素などを用いることができる。なお開口部を形成するのに用いるマスクを、液滴吐出法または印刷法で形成することができる。また第３の層間絶縁膜５４０自体を、液滴吐出法または印刷法で形成することもできる。
【００９１】
次に、アンテナ５４１を第３の層間絶縁膜５４０上に形成する。アンテナ５４１は、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌ、Ｆｅ、Ｃｏ、Ｚｎ、Ｓｎ、Ｎｉなどの金属、金属化合物を１つまたは複数有する導電材料を用いることができる。そしてアンテナ５４１は、配線５３５と接続されている。なお図４（Ｅ）では、アンテナ５４１が配線５３５と直接接続されているが、本発明の作製方法を用いたＩＤチップはこの構成に限定されない。例えば別途形成した配線を用いて、アンテナ５４１と配線５３５とを電気的に接続するようにしても良い。
【００９２】
アンテナ５４１は印刷法、フォトリソグラフィ法、めっき法、蒸着法または液滴吐出法などを用いて形成することができる。本実施例では、アンテナ５４１が単層の導電膜で形成されているが、複数の導電膜が積層されたアンテナ５４１を形成することも可能である。
【００９３】
印刷法、液滴吐出法を用いることで、露光用のマスクを用いずとも、アンテナ５４１を形成することが可能になる。また、液滴吐出法、印刷法だと、フォトリソグラフィ法と異なり、エッチングにより除去されてしまうような材料の無駄がない。また高価な露光用のマスクを用いなくとも良いので、ＩＤチップの作製に費やされるコストを抑えることができる。
【００９４】
液滴吐出法または各種印刷法を用いる場合、例えば、ＣｕをＡｇでコートした導電粒子なども用いることが可能である。なお液滴吐出法を用いてアンテナ５４１を形成する場合、該アンテナ５４１の密着性が高まるような処理を、第３の層間絶縁膜５４０の表面に施すことが望ましい。
【００９５】
密着性を高めるための処理として、具体的には、例えば触媒作用により導電膜または絶縁膜の密着性を高めることができる金属または金属化合物を第３の層間絶縁膜５４０の表面に付着させる方法、形成される導電膜または絶縁膜との密着性が高い有機系の絶縁膜、金属、金属化合物を第３の層間絶縁膜５４０の表面に付着させる方法、第３の層間絶縁膜５４０の表面に大気圧下または減圧下においてプラズマ処理を施し、表面改質を行なう方法などが挙げられる。また、上記導電膜または絶縁膜との密着性が高い金属として、チタン、チタン酸化物の他、３ｄ遷移元素であるＳｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｚｎなどが挙げられる。また金属化合物として、上述した金属の酸化物、窒化物、酸窒化物などが挙げられる。上記有機系の絶縁膜として、例えばポリイミド、シロキサン系樹脂等が挙げられる。
【００９６】
第３の層間絶縁膜５４０に付着させる金属または金属化合物が導電性を有する場合、アンテナ５４１の正常な動作が妨げられないように、そのシート抵抗を制御する。具体的には、導電性を有する金属または金属化合物の平均の厚さを、例えば１〜１０ｎｍとなるように制御したり、該金属または金属化合物を酸化により部分的に、または全体的に絶縁化したりすれば良い。或いは、密着性を高めたい領域以外は、付着した金属または金属化合物をエッチングにより選択的に除去しても良い。また金属または金属化合物を、予め基板の全面に付着させるのではなく、液滴吐出法、印刷法、ゾル−ゲル法などを用いて特定の領域にのみ選択的に付着させても良い。なお金属または金属化合物は、第３の層間絶縁膜５４０の表面において完全に連続した膜状である必要はなく、ある程度分散した状態であっても良い。
【００９７】
次に図５（Ａ）に示すように、アンテナ５４１を覆うように、第３の層間絶縁膜５４０上に保護層５４３を形成する。保護層５４３は、後に剥離層５０２をエッチングにより除去する際に、ｎチャネル型ＴＦＴ５２９、５３１、ｐチャネル型ＴＦＴ５３０及び配線５３５〜５３９を保護することができる材料を用いる。例えば、水またはアルコール類に可溶なエポキシ系、アクリレート系、シリコン系の樹脂を全面に塗布することで保護層５４３を形成することができる。
【００９８】
本実施例では、スピンコート法で水溶性樹脂（東亜合成製：ＶＬ−ＷＳＨＬ１０）を膜厚３０μｍとなるように塗布し、仮硬化させるために２分間の露光を行ったあと、紫外線を裏面から２．５分、表面から１０分、合計１２．５分の露光を行って本硬化させて、保護層５４３を形成する。なお、複数の有機樹脂を積層する場合、有機樹脂同士では使用している溶媒によって塗布または焼成時に一部溶解したり、密着性が高くなりすぎたりする恐れがある。従って、第３の層間絶縁膜５４０と保護層５４３を共に同じ溶媒に可溶な有機樹脂を用いる場合、後の工程において保護層５４３の除去がスムーズに行なわれるように、第３の層間絶縁膜５４０を覆うように、無機絶縁膜（窒化珪素膜、窒化酸化珪素膜、ＡｌＮX膜、またはＡｌＮXＯY膜）を形成しておくことが好ましい。
【００９９】
次に図５（Ｂ）に示すように、ＩＤチップどうしを分離するために溝５４６を形成する。溝５４６は、剥離層５０２が露出する程度の深さを有していれば良い。溝５４６の形成は、ダイシング、スクライビング、フォトリソグラフィ法などを用いることができる。なお、第１の基板５００上に形成されているＩＤチップを分離する必要がない場合、必ずしも溝５４６を形成する必要はない。
【０１００】
次に図５（Ｃ）に示すように、剥離層５０２をエッチングにより除去する。本実施例では、エッチングガスとしてフッ化ハロゲンを用い、該ガスを溝５４６から導入する。本実施例では、例えばＣｌＦ3（三フッ化塩素）を用い、温度：３５０℃、流量：３００ｓｃｃｍ、圧力：７９９．８Ｐａ、時間：３ｈの条件で行なう。また、ＣｌＦ3ガスに窒素を混ぜたガスを用いても良い。ＣｌＦ3等のフッ化ハロゲンを用いることで、剥離層５０２が選択的にエッチングされ、第１の基板５００をｎチャネル型ＴＦＴ５２９、５３１、ｐチャネル型ＴＦＴ５３０から剥離することができる。なおフッ化ハロゲンは、気体であっても液体であってもどちらでも良い。
【０１０１】
次に図６（Ａ）に示すように、剥離されたｎチャネル型ＴＦＴ５２９、５３１、ｐチャネル型ＴＦＴ５３０を、接着剤５４７を用いて第２の基板５４８に貼り合わせ、保護層５４３を除去する。接着剤５４７は、第２の基板５４８と下地膜５０３とを貼り合わせることができる材料を用いる。接着剤５４７は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【０１０２】
第２の基板５４８として、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、可撓性を有する紙またはプラスチックなどの有機材料を用いることができる。または第２の基板５４８として、フレキシブルな無機材料を用いていても良い。プラスチック基板は、極性基のついたポリノルボルネンからなるＡＲＴＯＮ（ＪＳＲ製）を用いることができる。また、ポリエチレンテレフタレート（ＰＥＴ）に代表されるポリエステル、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ）、ポリブチレンテレフタレート（ＰＢＴ）、ポリイミド、アクリロニトリルブタジエンスチレン樹脂、ポリ塩化ビニル、ポリプロピレン、ポリ酢酸ビニル、アクリル樹脂などからなるプラスチック基板が挙げられる。第２の基板５４８は集積回路において発生した熱を拡散させるために、２〜３０Ｗ／ｍＫ程度の高い熱伝導率を有する方が望ましい。
【０１０３】
次に図６（Ｂ）に示すように、接着剤５５２をアンテナ５４１及び第３の層間絶縁膜５４０上に塗布し、カバー材５５３を貼り合わせる。カバー材５５３は第２の基板５４８と同様の材料を用いることができる。接着剤５５２の厚さは、例えば１０〜２００μｍとすれば良い。
【０１０４】
また接着剤５５２は、カバー材５５３とアンテナ５４１及び第３の層間絶縁膜５４０とを貼り合わせることができる材料を用いる。接着剤５５２は、例えば反応硬化型接着剤、熱硬化型接着剤、紫外線硬化型接着剤等の光硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。
【０１０５】
なお本実施例では、接着剤５５２を用いて、カバー材５５３をアンテナ５４１及び第３の層間絶縁膜５４０に貼り合わせているが、本発明はこの構成に限定されず、ＩＤチップは必ずしもカバー材５５３を用いる必要はない。例えば、アンテナ５４１及び第３の層間絶縁膜５４０を樹脂等で覆うことで、ＩＤチップの機械的強度を高めるようにしても良い。或いはカバー材５５３を用いずに、図６（Ａ）に示した工程までで終了としても良い。
【０１０６】
上述した各工程を経て、ＩＤチップが完成する。上記作製方法によって、トータルの膜厚０．３μｍ以上３μｍ以下、代表的には２μｍ程度の飛躍的に薄い集積回路を第２の基板５４８とカバー材５５３との間に形成することができる。なお集積回路の厚さは、半導体素子自体の厚さのみならず、接着剤５４７と接着剤５５２間に形成された各種絶縁膜及び層間絶縁膜の厚さを含め、アンテナの厚さは含まないものとする。またＩＤチップが有する集積回路の占める面積を、５ｍｍ平方（２５ｍｍ2）以下、より望ましくは０．３ｍｍ平方（０．０９ｍｍ2）〜４ｍｍ平方（１６ｍｍ2）程度とすることができる。
【０１０７】
なお集積回路を、第２の基板５４８とカバー材５５３の間のより中央に位置させることで、ＩＤチップの機械的強度を高めることができる。具体的には、第２の基板５４８とカバー材５５３の間の距離をｄとすると、集積回路の厚さ方向における中心と第２の基板５４８との間の距離ｘが、以下の数１に示す式を満たすように、接着剤５４７、接着剤５５２の厚さを制御することが望ましい。
【０１０８】
【数１】
2005311342.tif 000004
【０１０９】
また好ましくは、距離ｘが以下の数２に示す式を満たすように、接着剤５４７、接着剤５５２の厚さを制御する。
【０１１０】
【数２】
2005311342.tif 000005
【０１１１】
また、図７に示すように、集積回路におけるＴＦＴの島状の半導体膜５０５〜５０７から下部の下地膜５０３までの距離（ｔunder）と、島状の半導体膜５０５〜５０７から上部の第３の層間絶縁膜５４０までの距離（ｔover）が、等しく又は概略等しくなるように、下地膜５０３、第１の層間絶縁膜５３３、第２の層間絶縁膜５３４または第３の層間絶縁膜５４０の厚さを調整しても良い。このようにして、島状の半導体膜５０５〜５０７を集積回路の中央に配置せしめることで、半導体膜への応力を緩和することができ、クラックの発生を防止することができる。
【０１１２】
またＩＤチップの可撓性を確保するために、下地膜５０３に接する接着剤５４７に有機樹脂を用いる場合、下地膜５０３として窒化珪素膜または窒化酸化珪素膜を用いることで、有機樹脂からＮａなどのアルカリ金属やアルカリ土類金属が島状の半導体膜５０５〜５０７中に拡散するのを防ぐことができる。
【０１１３】
また対象物の表面が曲面を有しており、それにより該曲面貼り合わされたＩＤチップの第２の基板５４８が、錐面、柱面など母線の移動によって描かれる曲面を有するように曲がってしまう場合、該母線の方向とｎチャネル型ＴＦＴ５２９、５３１、ｐチャネル型ＴＦＴ５３０のキャリアが移動する方向とを揃えておくことが望ましい。上記構成により、第２の基板５４８が曲がっても、それによってｎチャネル型ＴＦＴ５２９、５３１、ｐチャネル型ＴＦＴ５３０の特性に影響が出るのを抑えることができる。また、島状の半導体膜５０５〜５０７が集積回路内において占める面積の割合を、１〜３０％とすることで、第２の基板５４８が曲がっても、それによってｎチャネル型ＴＦＴ５２９、５３１、ｐチャネル型ＴＦＴ５３０の特性に影響が出るのをより抑えることができる。
【０１１４】
なお一般的にＩＤチップで用いられている電波の周波数は、１３．５６ＭＨｚ、２．４５ＧＨｚが多く、該周波数の電波を検波できるようにＩＤチップを形成することが、汎用性を高める上で非常に重要である。
【０１１５】
また本実施例のＩＤチップでは、半導体基板を用いて形成されたＩＤチップよりも電波が遮蔽されにくく、電波の遮蔽により信号が減衰するのを防ぐことができるというメリットを有している。よって、半導体基板を用いずに済むので、ＩＤチップのコストを大幅に低くすることができる。例えば、直径１２インチの半導体基板を用いた場合と、７３０×９２０ｍｍ2のガラス基板を用いた場合とを比較する。前者の半導体基板の面積は約７３０００ｍｍ2であるが、後者のガラス基板の面積は約６７２０００ｍｍ2であり、ガラス基板は半導体基板の約９．２倍に相当する。後者のガラス基板の面積は約６７２０００ｍｍ2では、基板の分断により消費される面積を無視すると、１ｍｍ平方のＩＤチップが約６７２０００個形成できる計算になり、該個数は半導体基板の約９．２倍の数に相当する。そしてＩＤチップの量産化を行なうための設備投資は、７３０×９２０ｍｍ2のガラス基板を用いた場合の方が直径１２インチの半導体基板を用いた場合よりも工程数が少なくて済むため、額を３分の１で済ませることができる。さらに本発明では、集積回路を剥離した後、ガラス基板を再び利用できる。よって、破損したガラス基板を補填したり、ガラス基板の表面を清浄化したりする費用を踏まえても、半導体基板を用いる場合より大幅にコストを抑えることができる。またガラス基板を再利用せずに廃棄していったとしても、７３０×９２０ｍｍ2のガラス基板の値段は、直径１２インチの半導体基板の半分程度で済むので、ＩＤチップのコストを大幅に低くすることができることがわかる。
【０１１６】
従って、７３０×９２０ｍｍ2のガラス基板を用いた場合、直径１２インチの半導体基板を用いた場合よりも、ＩＤチップの値段を約３０分の１程度に抑えることができることがわかる。ＩＤチップは、使い捨てを前提とした用途も期待されているので、コストを大幅に低くすることができる本発明の作製方法を用いたＩＤチップは上記用途に非常に有用である。
【実施例２】
【０１１７】
本実施例では、半導体膜を連続発振のレーザで結晶化することで剥離層を結晶化した後、該剥離層をエッチングした試料の光学顕微鏡の写真について説明する。
【０１１８】
本実施例で用いた試料は、ガラス基板上にバッファ膜、剥離層、下地膜、半導体膜を順に積層した後、触媒元素を用いて半導体膜を結晶化し、さらに連続発振のレーザで半導体膜を部分的に結晶化し、次にエッチングにより結晶化された半導体膜を除去してある。そしてスクライブにより溝を形成することで剥離層を露出し、剥離層を部分的にエッチングしてある。
【０１１９】
具体的に各試料は、ガラス基板上に、スパッタ法を用いて１００ｎｍの酸化窒化珪素からなるバッファ膜を形成し、バッファ膜上に、プラズマＣＶＤ法を用いて５０ｎｍの非晶質珪素からなる剥離層を形成している。また剥離層上には、酸化窒化珪素からなる絶縁膜、窒化酸化珪素からなる絶縁膜、酸化窒化珪素からなる絶縁膜を順に積層した下地膜が形成されている。下地膜として用いる上記各絶縁膜は、全てプラズマＣＶＤ法を用いて形成されており、その膜厚は順に１００ｎｍ、５０ｎｍ、１００ｎｍである。また下地膜上には、プラズマＣＶＤ法を用いて非晶質珪素からなる半導体膜が形成されている。
【０１２０】
エッチングガスはＮ2で希釈したＣｌＦ3を用い、該エッチングガスを溝から導入して行なった。ＣｌＦ3の流量１００ｓｃｃｍ、分圧７９９．８Ｐａとし、Ｎ2の流量２５０ｓｃｃｍ、分圧２２６．６Ｐａとした、またエッチング時の温度は１００℃、時間０．５ｈとした。
【０１２１】
図９〜図１１に、剥離層を部分的にエッチングした後の、各試料の光学顕微鏡写真を示す。写真の倍率は２００倍であり、図９は半導体膜の膜厚が６６ｎｍの試料、図１０は半導体膜の膜厚が１００ｎｍの試料、図１１は半導体膜の膜厚が１５０ｎｍの試料に相当する。半導体膜のレーザ結晶化は、連続発振のＮｄ：ＹＶＯ4レーザを用い、レーザ光は第２高調波（５３２ｎｍ）、走査速度は３５ｃｍ／ｓｅｃ、ビームスポットのサイズは長軸４００μｍ、短軸１０〜２０μｍとした。またレーザ光のエネルギーは、図９の試料が５．０Ｗ、図１０の試料が６．１Ｗ、図１１の試料が６．１Ｗとした。
【０１２２】
図９〜図１１では、領域Ａは連続発振のレーザ光が照射された領域、領域Ｂはレーザ光が照射されていない領域に相当する。写真の水平方向に一筋の溝が形成されており、該溝から広がって見える黒い部分が、エッチングにより剥離層が剥離されている領域８０１に相当し、それ以外の領域が、剥離層が剥離されていない領域８０２に相当する。
【０１２３】
図９〜図１１の写真において、領域Ａ内で剥離層が剥離されている領域８０１の、溝に対して垂直方向の幅をＷａ、領域Ｂ内で剥離層が剥離されている領域８０１の、溝に対して垂直方向の幅をＷｂとする。図９の場合Ｗａ／Ｗｂ≒２．２９、図１０の場合Ｗａ／Ｗｂ≒３．３６、図１１の場合Ｗａ／Ｗｂ≒３．３６となった。よって図９〜図１１から、全ての試料において、領域Ｂよりも領域Ａの方が、剥離層の剥離されている領域８０１が広くなっているのがわかった。従って、半導体膜の結晶化により下層の剥離層が結晶化され、それによってエッチングレートが向上していることがわかった。
【実施例３】
【０１２４】
図１２（Ａ）を用いて、導電膜のパターニングにより、ＴＦＴに接続されている配線とアンテナとを共に形成する場合の、ＩＤチップの構成について説明する。図１２（Ａ）に、本実施例のＩＤチップの断面図を示す。
【０１２５】
図１２（Ａ）において、ＴＦＴ１４０１は、島状の半導体膜１４０２と、島状の半導体膜１４０２に接しているゲート絶縁膜１４０３と、ゲート絶縁膜１４０３を間に挟んで島状の半導体膜１４０２と重なっているゲート電極１４０４とを有している。またＴＦＴ１４０１は、第１の層間絶縁膜１４０５及び第２の層間絶縁膜１４０６に覆われている。なお、本実施例では、ＴＦＴ１４０１が、第１の層間絶縁膜１４０５、第２の層間絶縁膜１４０６の、２つの層間絶縁膜に覆われているが、本実施例はこの構成に限定されない。ＴＦＴ１４０１は、単層の層間絶縁膜で覆われていても良いし、３層以上の層間絶縁膜で覆われていても良い。
【０１２６】
そして第２の層間絶縁膜１４０６に上に形成された配線１４０７は、第１の層間絶縁膜１４０５及び第２の層間絶縁膜１４０６に形成されたコンタクトホールを介して、島状の半導体膜１４０２に接続されている。
【０１２７】
また第２の層間絶縁膜１４０６上には、アンテナ１４０８が形成されている。配線１４０７とアンテナ１４０８は、第２の層間絶縁膜１４０６上に導電膜を形成し、該導電膜をパターニングすることで、共に形成することができる。アンテナ１４０８を配線１４０７と共に形成することで、ＩＤチップの作製工程数を抑えることができる。
【０１２８】
次に図１２（Ｂ）を用いて、導電膜のパターニングにより、ＴＦＴのゲート電極とアンテナとを共に形成する場合の、ＩＤチップの構成について説明する。図１２（Ｂ）に、本実施例のＩＤチップの断面図を示す。
【０１２９】
図１２（Ｂ）において、ＴＦＴ１４１１は、島状の半導体膜１４１２と、島状の半導体膜１４１２と重なっているゲート絶縁膜１４１３と、ゲート絶縁膜１４１３を間に挟んで島状の半導体膜１４１２と重なっているゲート電極１４１４とを有している。またゲート絶縁膜１４１３上には、アンテナ１４１８が形成されている。ゲート電極１４１４とアンテナ１４１８は、ゲート絶縁膜１４１３上に導電膜を形成し、該導電膜をパターニングすることで共に形成することができる。アンテナ１４１８をゲート電極１４１４と共に形成することで、ＩＤチップの作製工程数を抑えることができる。
【実施例４】
【０１３０】
本実施例では、別の基板上に形成したアンテナと集積回路とを電気的に接続する、ＩＤチップの構成について説明する。
【０１３１】
図１３に、本実施例のＩＤチップの断面図を示す。図１３では、ＴＦＴ１２０１に電気的に接続された配線１２０２を覆うように、接着剤１２０３が第３の層間絶縁膜１２０４上に塗布されている。そして、接着剤１２０３により、カバー材１２０５が第３の層間絶縁膜１２０４に貼り合わされている。
【０１３２】
カバー材１２０５には、アンテナ１２０６が予め形成されている。そして本実施例では、接着剤１２０３に異方導電性樹脂を用いることで、アンテナ１２０６と配線１２０２とが電気的に接続されている。
【０１３３】
異方導電性樹脂は、樹脂中に導電材料を分散させた材料である。樹脂として、例えばエポキシ系、ウレタン系、アクリル系などの熱硬化性を有するもの、ポリエチレン系、ポリプロピレン系などの熱可塑性を有するもの、シロキサン系樹脂などを用いることができる。また導電材料として、例えばポリスチレン、エポキシなどのプラスチック製の粒子にＮｉ、Ａｕなどをめっきしたもの、Ｎｉ、Ａｕ、Ａｇ、はんだなどの金属粒子、粒子状または繊維状のカーボン、繊維状のＮｉにＡｕをめっきしたものなどを用いることができる。導電材料のサイズは、アンテナ１２０６と配線１２０２のピッチに合わせて決めることが望ましい。
【０１３４】
またアンテナ１２０６と配線１２０２の間において、異方導電性樹脂に超音波を加えながら圧着させても良いし、紫外線の照射で硬化させながら圧着させても良い。
【０１３５】
なお本実施例では、異方導電性樹脂を用いた接着剤１２０３でアンテナ１２０６と配線１２０２とを電気的に接続する例を示しているが、本発明はこの構成に限定されない。接着剤１２０３の代わりに、異方導電性フィルムを用い、該異方導電性フィルムを圧着することで、アンテナ１２０６と配線１２０２とを電気的に接続しても良い。
【実施例５】
【０１３６】
本実施例では、本発明の作製方法を用いて作製される、ＩＤチップの構成について説明する。
【０１３７】
図１４（Ａ）に、ＩＤチップの一形態を斜視図で示す。９２０は集積回路、９２１はアンテナに相当し、アンテナ９２１は集積回路９２０に電気的に接続されている。９２２は基板、９２３はカバー材に相当し、集積回路９２０及びアンテナ９２１は、基板９２２とカバー材９２３の間に挟まれている。
【０１３８】
次に図１４（Ｂ）に、図１４（Ａ）に示したＩＤチップの、機能的な構成の一形態をブロック図で示す。
【０１３９】
図１４（Ｂ）において、９００はアンテナ、９０１は集積回路に相当する。また９０３は、アンテナ９００の両端子間に形成される容量に相当する。集積回路９０１は、復調回路９０９、変調回路９０４、整流回路９０５、マイクロプロセッサ９０６、メモリ９０７、負荷変調をアンテナ９００に与えるためのスイッチ９０８を有している。なおメモリ９０７は１つに限定されず、複数であっても良く、ＳＲＡＭ、フラッシュメモリ、ＲＯＭまたはＦＲＡＭ（登録商標）などを用いることができる。
【０１４０】
リーダ／ライタから電波として送られてきた信号は、アンテナ９００において電磁誘導により交流の電気信号に変換される。復調回路９０９では該交流の電気信号を復調し、後段のマイクロプロセッサ９０６に送信する。また整流回路９０５では、交流の電気信号を用いて電源電圧を生成し、後段のマイクロプロセッサ９０６に供給する。マイクロプロセッサ９０６では、入力された信号に従って各種演算処理を行なう。メモリ９０７にはマイクロプロセッサ９０６において用いられるプログラム、データなどが記憶されている他、演算処理時の作業エリアとしても用いることができる。
【０１４１】
そしてマイクロプロセッサ９０６から変調回路９０４にデータが送られると、変調回路９０４はスイッチ９０８を制御し、該データに従ってアンテナ９００に負荷変調を加えることができる。リーダ／ライタは、アンテナ９００に加えられた負荷変調を電波で受け取ることで、結果的にマイクロプロセッサ９０６からのデータを読み取ることができる。
【０１４２】
なおＩＤチップは、必ずしもマイクロプロセッサ９０６を有している必要はない。また信号の伝送方式は、図１４（Ｂ）に示したような電磁結合方式に限定されず、電磁誘導方式、マイクロ波方式やその他の伝送方式を用いていても良い。
【実施例６】
【０１４３】
本実施例では、本発明の作製方法を用いて作製される半導体装置の、ＴＦＴの構成について説明する。
【０１４４】
図１５（Ａ）に、本実施例のＴＦＴの断面図を示す。７０１はｎチャネル型ＴＦＴ、７０２はｐチャネル型ＴＦＴに相当する。ｎチャネル型ＴＦＴ７０１を例に挙げて、より詳しい構成について説明する。
【０１４５】
ｎチャネル型ＴＦＴ７０１は活性層として用いる島状の半導体膜７０５を有しており、該島状の半導体膜７０５は、ソース領域またはドレイン領域として用いる不純物領域７０３ａ、７０３ｂと、該不純物領域７０３ａ、７０３ｂの間に挟まれているチャネル形成領域７０４と、不純物領域７０３ａ、７０３ｂとチャネル形成領域７０４の間に挟まれているＬＤＤ（Ｌｉｇｈｔ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域７１０ａ、７１０ｂとを有している。またｎチャネル型ＴＦＴ７０１は、島状の半導体膜７０５を覆っているゲート絶縁膜７０６と、ゲート電極７０７と、絶縁膜で形成された２つのサイドウォール７０８、７０９とを有している。
【０１４６】
なお本実施例ではゲート電極７０７が、２層の導電膜７０７ａ、７０７ｂを有しているが、本発明はこの構成に限定されない。ゲート電極７０７は１層の導電膜で形成されていても良いし、２層以上の導電膜で形成されていても良い。ゲート電極７０７は、ゲート絶縁膜７０６を間に挟んで、島状の半導体膜７０５が有するチャネル形成領域７０４と重なっている。またサイドウォール７０８、７０９は、ゲート絶縁膜７０６を間に挟んで、島状の半導体膜７０５が有するＬＤＤ領域７１０ａ、７１０ｂと重なっている。
【０１４７】
サイドウォール７０８は、例えば膜厚１００ｎｍの酸化珪素膜をエッチングすることで、サイドウォール７０９は、例えば膜厚２００ｎｍのＬＴＯ膜（Ｌｏｗ  Ｔｅｍｐｅｒａｔｕｒｅ  Ｏｘｉｄｅ、低温酸化膜）をエッチングすることで形成することができる。本実施例では、サイドウォール７０８に用いられる酸化珪素膜をプラズマＣＶＤ法で形成し、サイドウォール７０９に用いられるＬＴＯ膜を減圧ＣＶＤ法で形成する。なお酸化珪素膜には、窒素が混じっていても良いが、該窒素原子数は酸素原子数よりも少ないものとする。
【０１４８】
不純物領域７０３ａ、７０３ｂ及びＬＤＤ領域７１０ａ、７１０ｂは、ゲート電極７０７をマスクにして島状の半導体膜７０５にｎ型の不純物をドーピングした後、サイドウォール７０８、７０９を形成し、該サイドウォール７０８、７０９マスクとして島状の半導体膜７０５にｎ型の不純物をドーピングすることで、作り分けることができる。
【０１４９】
なおｐチャネル型ＴＦＴ７０２は、ｎチャネル型ＴＦＴ７０１と構成はほとんど同じであるが、ｐチャネル型ＴＦＴ７０２が有する島状の半導体膜７１１の構成のみ異なっている。島状の半導体膜７１１はＬＤＤ領域を有しておらず、不純物領域７１２ａ、７１２ｂと、該不純物領域７１２ａ、７１２ｂに挟まれているチャネル形成領域７１３とを有している。そして、不純物領域７１２ａ、７１２ｂには、ｐ型の不純物がドーピングされている。なお図１５（Ａ）では、ｐチャネル型ＴＦＴ７０２がＬＤＤ領域を有していない例を示しているが、本発明はこの構成に限定されない。ｐチャネル型ＴＦＴ７０２がＬＤＤ領域を有していても良い。
【０１５０】
図１５（Ｂ）に、図１５（Ａ）に示したＴＦＴにおいて、サイドウォールが１つである場合を示す。図１５（Ｂ）に示すｎチャネル型ＴＦＴ７２１と、ｐチャネル型ＴＦＴ７２２は、それぞれ１つのサイドウォール７２８、７２９を有している。サイドウォール７２８、７２９は、例えば膜厚１００ｎｍの酸化珪素膜をエッチングすることで形成することができる。本実施例では、サイドウォール７２８に用いられる酸化珪素膜をプラズマＣＶＤ法で形成する。なお酸化珪素膜には、窒素が混じっていても良いが、該窒素原子数は酸素原子数よりも少ないものとする。
【０１５１】
次に図１５（Ｃ）に、ボトムゲート型のＴＦＴの構成を示す。７４１はｎチャネル型ＴＦＴ、７４２はｐチャネル型ＴＦＴに相当する。ｎチャネル型ＴＦＴ７４１を例に挙げて、より詳しい構成について説明する。
【０１５２】
図１５（Ｃ）において、ｎチャネル型ＴＦＴ７４１は島状の半導体膜７４５を有しており、該島状の半導体膜７４５は、ソース領域またはドレイン領域として用いる不純物領域７４３ａ、７４３ｂと、該不純物領域７４３ａ、７４３ｂの間に挟まれているチャネル形成領域７４４と、不純物領域７４３ａ、７４３ｂとチャネル形成領域７４４の間に挟まれているＬＤＤ（Ｌｉｇｈｔ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域７５０ａ、７５０ｂとを有している。またｎチャネル型ＴＦＴ７４１は、ゲート絶縁膜７４６と、ゲート電極７４７と、絶縁膜で形成されたチャネル保護膜７４８を有している。
【０１５３】
ゲート電極７４７は、ゲート絶縁膜７４６を間に挟んで、島状の半導体膜７４５が有するチャネル形成領域７４４と重なっている。ゲート絶縁膜７４６は、ゲート電極７４７が形成された後に形成されており、島状の半導体膜７４５はゲート絶縁膜７４６が形成された後に形成されている。またチャネル保護膜７４８は、チャネル形成領域７４４を間に挟んでゲート絶縁膜７４６と重なっている。
【０１５４】
チャネル保護膜７４８は、例えば膜厚１００ｎｍの酸化珪素膜をエッチングすることで形成することができる。本実施例では、チャネル保護膜７４８に用いられる酸化珪素膜をプラズマＣＶＤ法で形成する。なお酸化珪素膜には、窒素が混じっていても良いが、該窒素原子数は酸素原子数よりも少ないものとする。
【０１５５】
不純物領域７４３及びＬＤＤ領域７５０は、レジストで形成したマスクを用いて島状の半導体膜７４５にｎ型の不純物をドーピングした後、チャネル保護膜７４８を形成し、該チャネル保護膜７４８マスクとして島状の半導体膜７４５にｎ型の不純物をドーピングすることで、作り分けることができる。
【０１５６】
なおｐチャネル型ＴＦＴ７４２は、ｎチャネル型ＴＦＴ７４１と構成はほとんど同じであるが、ｐチャネル型ＴＦＴ７４２が有する島状の半導体膜７５１の構成のみ異なっている。島状の半導体膜７５１はＬＤＤ領域を有しておらず、不純物領域７５２ａ、７５２ｂと、該不純物領域７５２ａ、７５２ｂに挟まれているチャネル形成領域７５３とを有している。そして、不純物領域７５２ａ、７５２ｂには、ｐ型の不純物がドーピングされている。なお図１５（Ｃ）では、ｐチャネル型ＴＦＴ７４２がＬＤＤ領域を有していない例を示しているが、本発明はこの構成に限定されない。ｐチャネル型ＴＦＴ７４２がＬＤＤ領域を有していても良い。またｎチャネル型ＴＦＴ７４１がＬＤＤ領域を有していなくとも良い。
【実施例７】
【０１５７】
本実施例では、大型の基板を用いて、複数の半導体装置を作製する方法について説明する。なお本実施例では、半導体装置の１つであるＩＤチップを例に挙げて説明する。
【０１５８】
まず、耐熱性を有する基板上に集積回路４０１及びアンテナ４０２を形成した後、剥離し、図１６（Ａ）に示すように、別途用意した基板４０３上に、接着剤４０４を用いて貼り合わせる。なお図１６（Ａ）では、集積回路４０１及びアンテナ４０２を一組づつ基板４０３上に貼り合わせている様子を示しているが、本発明はこの構成に限定されない。集積回路４０１及びアンテナ４０２の組を、互いに繋がった状態で剥離し、一度に基板４０３上に貼り合わせるようにしても良い。
【０１５９】
次に図１６（Ｂ）に示すように、間に集積回路４０１及びアンテナ４０２を挟むように、基板４０３にカバー材４０５を貼り合わせる。このとき、集積回路４０１及びアンテナ４０２を覆うように、基板４０３上に接着剤４０６を塗布しておく。カバー材４０５を基板４０３に貼り合わせることで、図１６（Ｃ）に示す状態が得られる。なお、図１６（Ｃ）では、集積回路４０１及びアンテナ４０２の位置を明確にするために、カバー材４０５を通して透けて見えるように、集積回路４０１及びアンテナ４０２を図示している。
【０１６０】
次に図１６（Ｄ）に示すように、ダイシングまたはスクライブにより、集積回路４０１及びアンテナ４０２を互いに分離することで、ＩＤチップ４０７を完成させる。
【０１６１】
なお本実施例では、アンテナ４０２を集積回路４０１と共に剥離する例を示しているが、本実施例はこの構成に限定されない。予め基板４０３上にアンテナ４０２を形成しておき、集積回路４０１を基板４０３に貼り合わせる際に、集積回路４０１とアンテナ４０２を電気的に接続しても良い。或いは、集積回路４０１を基板４０３に貼り合わせた後、集積回路４０１に電気的に接続するようにアンテナ４０２を貼り合わせても良い。或いは、予めカバー材４０５上にアンテナ４０２を形成しておき、カバー材４０５を基板４０３に貼り合わせる際に、集積回路４０１とアンテナ４０２を電気的に接続しても良い。
【０１６２】
なお、ガラス基板を用いたＩＤチップをＩＤＧチップ（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ  Ｇｌａｓｓ  Ｃｈｉｐ）、可撓性を有する基板を用いたＩＤチップをＩＤＦチップ（Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ  Ｆｌｅｘｉｂｌｅ  Ｃｈｉｐ）と呼ぶことができる。
【０１６３】
本実施例は、実施例１〜実施例６と組み合わせて実施することが可能である。
【実施例８】
【０１６４】
本実施例では、１つの基板上に形成された複数の半導体装置を剥離する際、形成される溝の形状について説明する。図１７（Ａ）に、溝６０１が形成された基板６０３の上面図を示す。また図１７（Ｂ）に、図１７（Ａ）のＡ−Ａ’における断面図を示す。
【０１６５】
半導体装置６０２は、剥離層６０４上に形成されており、剥離層６０４はバッファ膜６０６上に、またバッファ膜６０６は基板６０３上に形成されている。溝６０１は各半導体装置６０２の間に形成されており、なおかつ剥離層６０４が露出する程度の深さを有している。また本実施例では、複数の半導体装置６０２は溝６０１によって完全にではなく部分的に分離されている。
【０１６６】
次に図１７（Ａ）、図１７（Ｂ）に示した溝６０１からエッチングガスを流し込み、剥離層６０４をエッチングにより除去した後の様子を、図１７（Ｃ）、図１７（Ｄ）に示す。図１７（Ｃ）は、溝６０１が形成された基板６０３の上面図に相当し、図１７（Ｄ）は、図１７（Ｃ）のＡ−Ａ’における断面図に相当する。エッチングにより溝６０１から破線６０５に示す領域まで、剥離層６０４のエッチングが進んだものとする。図１７（Ｃ）、図１７（Ｄ）に示すように、複数の半導体装置６０２が、完全にではなく互いに一部繋がった状態で溝６０１により分離されていることで、剥離層６０４をエッチングした後に各半導体装置６０２が支えをなくして移動してしまうのを防ぐことができる。
【０１６７】
図１７（Ｃ）、図１７（Ｄ）に示した状態まで形成したら、接着剤が付着したテープや、基板等を別途用意し、半導体装置６０２を基板６０３から剥離する。そして剥離された複数の半導体装置６０２は、互いに分断される前またはされた後に、別途用意された基板に貼り合わせられる。
【０１６８】
なお本実施例では、ＩＤチップの作製方法の一例を示しており、本発明の作製方法を用いたＩＤチップの作製方法は本実施例で示した構成に限定されない。
【０１６９】
本実施例は、実施例１〜実施例７と組み合わせて実施することが可能である。
【実施例９】
【０１７０】
本発明の作製方法を用いて作製される半導体装置は、例えばビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤＶＤ：Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などの電子機器に用いることができる。特に、可撓性を有している基板は、ガラス基板などに比べて基板の軽量化、薄型化が容易であり、該可撓性を有する基板に剥離した半導体素子を貼り合わせる場合、半導体装置の軽量、小型化、薄型化を実現しやすい。よって、本発明の作製方法を用いて形成される半導体装置は、携帯用の電子機器または比較的大型の画面を有する表示装置に特に適している。それら電子機器の具体例を図１８に示す。
【０１７１】
図１８（Ａ）は携帯情報端末であり、本体２００１、表示部２００２、操作キー２００３、モデム２００４等を含む。図１８（Ａ）ではモデム２００４が取り外し可能な形態の携帯情報端末を示しているが、モデムが本体２００１に内蔵されていても良い。本発明により、表示部２００２またはその他信号処理用の回路を作製して、携帯情報端末を完成させることができる。本発明により、携帯情報端末の歩留まりを高めることができ、結果的に良品である携帯情報端末１つあたりの値段を抑えることができる。
【０１７２】
図１８（Ｂ）はＩＣカードであり、本体２２０１、表示部２２０２、接続端子２２０３等を含む。本発明により、表示部２２０２またはその他信号処理用の回路を作製して、ＩＣカードを完成させることができる。本発明により、ＩＣカードの歩留まりを高めることができ、結果的に良品であるＩＣカード１つあたりの値段を抑えることができる。なお図１８（Ｂ）では接触型の電子カードを示しているが、非接触型のＩＣカードや、接触型と非接触型の機能を持ち合わせたＩＣカードにも、本発明の半導体装置を用いることができる。
【０１７３】
図１８（Ｃ）は表示装置であり、筐体２１０１、表示部２１０２、スピーカー部２１０３等を含む。本発明により、表示部２１０２またはその他信号処理用の回路を作製して、表示装置を完成させることができる。本発明により、表示装置の歩留まりを高めることができ、結果的に良品である表示装置１つあたりの値段を抑えることができる。なお、表示装置には、コンピュータ用、テレビジョン放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０１７４】
図１８（Ｄ）はコンピュータであり、本体２３０１、筐体２３０２、表示部２３０３、キーボード２３０４、マウス２３０５等を含む。なおコンピュータは、モニターと、ＣＰＵを有する本体とが一体化されたコンピュータ（例えばノート型コンピュータ）であっても良いし、モニターと、ＣＰＵを有する本体とが分離したコンピュータ（例えばデスクトップ型コンピュータ）であっても良い。本発明により、表示部２３０３またはその他信号処理用の回路を作製して、コンピュータを完成させることができる。本発明により、コンピュータの歩留まりを高めることができ、結果的に良品であるコンピュータ１つあたりの値段を抑えることができる。
【０１７５】
図１８（Ｅ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部２４０３、記録媒体（ＤＶＤ等）読み込み部２４０４、操作キー２４０５、スピーカー部２４０６等を含む。記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明により、表示部２４０３またはその他信号処理用の回路を作製して、画像再生装置を完成させることができる。本発明により、画像再生装置の歩留まりを高めることができ、結果的に良品である画像再生装置１つあたりの値段を抑えることができる。
【０１７６】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例１〜８に示したいずれの構成を用いても良い。
【図面の簡単な説明】
【０１７７】
【図１】本発明の半導体装置の作製方法を示す図。
【図２】本発明の半導体装置の作製方法を示す図。
【図３】本発明の半導体装置の作製方法を示す図。
【図４】本発明の半導体装置の作製方法を示す図。
【図５】本発明の半導体装置の作製方法を示す図。
【図６】本発明の半導体装置の作製方法を示す図。
【図７】本発明の半導体装置の断面図。
【図８】半導体膜を連続発振のレーザで結晶化した際の、エネルギーのマージンを示すグラフ。
【図９】エッチング後の光学顕微鏡写真。
【図１０】エッチング後の光学顕微鏡写真。
【図１１】エッチング後の光学顕微鏡写真。
【図１２】本発明の作製方法を用いた半導体装置の断面図。
【図１３】本発明の作製方法を用いた半導体装置の断面図。
【図１４】本発明の作製方法を用いたＩＤチップの構成を示す図。
【図１５】本発明の作製方法を用いた、半導体装置が有するＴＦＴの実施例。
【図１６】大型の基板を用いて、本発明の半導体装置を複数作製する方法を示す図。
【図１７】１つの基板上に形成された複数の半導体装置を剥離する際、形成される溝の形状を示す図。
【図１８】半導体装置を用いた電子機器の図。
【符号の説明】
【０１７８】
１００    第１の基板
１０１    バッファ膜
１０２    剥離層
１０３    下地膜
１０４    半導体膜
１０５    ＴＦＴ
１０６    ＴＦＴ
１０７    ＴＦＴ
１０８    層間絶縁膜
１０９    配線
１１０    配線
１１１    配線
１１２    配線
１１３    配線
１１４    保護層
１１５    第２の基板
１１６    接着剤
５００    第１の基板
５０１    バッファ膜
５０２    剥離層
５０３    下地膜
５０４    半導体膜
５０５    半導体膜
５０６    半導体膜
５０７    半導体膜
５０８    ゲート絶縁膜
５１０    ゲート電極
５１１    ゲート電極
５１２    ゲート電極
５１３    レジスト
５１４    レジスト
５１６    低濃度不純物領域
５１７    低濃度不純物領域
５１８    レジスト
５１９    高濃度不純物領域
５２０    絶縁膜
５２２    サイドウォール
５２３    サイドウォール
５２４    サイドウォール
５２５    レジスト
５２７    高濃度不純物領域
５２８    高濃度不純物領域
５２９    ｎチャネル型ＴＦＴ
５３０    ｐチャネル型ＴＦＴ
５３１    ｎチャネル型ＴＦＴ
５３３    第１の層間絶縁膜
５３４    第２の層間絶縁膜
５３５    配線
５３６    配線
５３７    配線
５３８    配線
５３９    配線
５４０    第３の層間絶縁膜
５４１    アンテナ
５４３    保護層
５４６    溝
５４７    接着剤
５４８    第２の基板
５５２    接着剤
５５３    カバー材
８０１    剥離されている領域
８０２    剥離されていない領域
１４０１    ＴＦＴ
１４０２    半導体膜
１４０３    ゲート絶縁膜
１４０４    ゲート電極
１４０５    第１の層間絶縁膜
１４０６    第２の層間絶縁膜
１４０７    配線
１４０８    アンテナ
１４１１    ＴＦＴ
１４１２    半導体膜
１４１３    ゲート絶縁膜
１４１４    ゲート電極
１４１８    アンテナ
１２０１    ＴＦＴ
１２０２    配線
１２０３    接着剤
１２０４    第３の層間絶縁膜
１２０５    カバー材
１２０６    アンテナ
９２０    集積回路
９２１    アンテナ
９２２    基板
９２３    カバー材
９００    アンテナ
９０１    集積回路
９０３    容量
９０４    変調回路
９０５    整流回路
９０６    マイクロプロセッサ
９０７    メモリ
９０８    スイッチ
９０９    復調回路
７０１    ｎチャネル型ＴＦＴ
７０２    ｐチャネル型ＴＦＴ
７０３    不純物領域
７０４    チャネル形成領域
７０５    半導体膜
７０６    ゲート絶縁膜
７０７    ゲート電極
７０７ａ    導電膜
７０７ｂ    導電膜
７０８    サイドウォール
７０９    サイドウォール
７１０    ＬＤＤ（Ｌｉｇｈｔ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域
７１１    半導体膜
７１２    不純物領域
７１３    チャネル形成領域
７２１    ｎチャネル型ＴＦＴ
７２２    ｐチャネル型ＴＦＴ
７２８    サイドウォール
７２９    サイドウォール
７４１    ｎチャネル型ＴＦＴ
７４２    ｐチャネル型ＴＦＴ
７４３    不純物領域
７４４    チャネル形成領域
７４５    半導体膜
７４６    ゲート絶縁膜
７４７    ゲート電極
７４８    チャネル保護膜
７５０    ＬＤＤ（Ｌｉｇｈｔ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域
７５１    半導体膜
７５２    不純物領域
７５３    チャネル形成領域
４０１    集積回路
４０２    アンテナ
４０３    基板
４０４    接着剤
４０５    カバー材
４０６    接着剤
４０７    ＩＤチップ
６０１    溝
６０２    半導体装置
６０３    基板
６０４    剥離層
６０５    破線
６０６    バッファ膜
２００１    本体
２００２    表示部
２００３    操作キー
２００４    モデム
２２０１    本体
２２０２    表示部
２２０３    接続端子
２１０１    筐体
２１０２    表示部
２１０３    スピーカー部
２３０１    本体
２３０２    筐体
２３０３    表示部
２３０４    キーボード
２３０５    マウス
２４０１    本体
２４０２    筐体
２４０３    表示部
２４０４    読み込み部
２４０５    操作キー
２４０６    スピーカー部
【図１】
2005311342.tif 000006
【図２】
2005311342.tif 000007
【図３】
2005311342.tif 000008
【図４】
2005311342.tif 000009
【図５】
2005311342.tif 000010
【図６】
2005311342.tif 000011
【図７】
2005311342.tif 000012
【図８】
2005311342.tif 000013
【図１２】
2005311342.tif 000014
【図１３】
2005311342.tif 000015
【図１４】
2005311342.tif 000016
【図１５】
2005311342.tif 000017
【図１６】
2005311342.tif 000018
【図１７】
2005311342.tif 000019
【図１８】
2005311342.tif 000020
【図９】
2005311342.tif 000021
【図１０】
2005311342.tif 000022
【図１１】
2005311342.tif 000023