(57)【要約】  【課題】  通常の変倍・等倍処理を施して階調処理を行い出力した画像の微調変倍処理において、メモリに保存されたデータのビット数を増やして活用、処理することによって、もう一度原稿を読み込ませることなく簡易に微調節した良好な変倍画像を得る画像処理装置を提供すること。  【解決手段】  微調変倍回路１０７は格納されたデータをユーザーが出力したとき、該画像がわずかに希望の大きさと異なった場合に、±Ｘ％の範囲内で微調整の変倍を行う。図２は、微調変倍操作が行われる場合の処理を表した図である。メモリ１０６からのｎビットデータはコード変換回路２０１でｍ’ビットに任意のコード変換され変倍回路２０２で変倍される。コード変換回路２０１でビット数を増やしたことによって、変倍計算の精度を上げる。変倍計算後出力ビット数に合わせて、ｎビット出力回路で再びｎビットにしプリンタに出力する。  【選択図】    図２
2005192253.tif 000002
【特許請求の範囲】
【請求項１】
ｍビットの画像データを画素ごとに入力する入力手段と、
この入力手段より入力されたｍビットの画像データをｎビット（ｎ＜ｍ）で出力するように処理する階調処理部と、
この階調処理部で作成されたｎビットデータを記憶する記憶手段と、
この記憶手段に記憶されたｎビットデータを変倍する変倍処理部と、
この変倍処理部での変倍処理時に、前記記憶手段に記憶されたｎビットデータをｍ’（ｎ＜ｍ’≦ｍ）ビットに変換する変換手段とを備えたことを特徴とする画像処理装置。
【請求項２】
前記変換手段はｎビットデータを重ね合わせてｍ’ビットデータを生成することを特徴とする請求項１記載の画像処理装置。
【請求項３】
前記変換手段はｎビットデータをビットシフトさせてｍ’ビットデータを生成することを特徴とする請求項１記載の画像処理装置。
【請求項４】
前記変換手段はｎビットデータをビットシフトさせ、下位のｍ’−ｎビットには乱数を加えてｍ’ビットデータを生成することを特徴とする請求項１記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データを読み取り、階調処理を施し、変倍処理を行って出力する画像処理装置に関する。
【背景技術】
【０００２】
オフィスでのＯＡ化が進展する過程で、複写機、、プリンタ、ファクシミリ装置などの画像処理装置の主流がアナログからディジタルへと移行している。そして、従来アナログ機が担ってきた設計図面などの原稿をコピーする機械においてもディジタル化が進んできている。
設計図面などの原稿は、必ずしも原寸大でコピーすることを前提に製作されているわけではなく、微細な構造も見やすいように大きめに作成することが多いため、変倍処理を伴う画像処理を行うことが多い。
変倍処理を伴う画像処理の方式例としては、特開平５−２６４３号公報記載の発明のように、ディジタル画像データの各ドットに対応してドット密度の変換情報を記憶しておき、変換情報に対応して変倍したディジタル画像データを得る方法や、特開平５−３０３３８号公報記載の発明のように、複数の画像加工を行ってから画像情報を記録する方法、特開平５−８３５２６号公報記載の発明のように、主走査と副走査の方向を入れ替えてから主走査方向を変倍する方法などが提案されている。
【特許文献１】特開平５−２６４３号公報
【特許文献２】特開平５−３０３３８号公報
【特許文献３】特開平５−８３５２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、変倍処理は、入力画像データに対しフィルタ処理を施した後、もしくはその前に行い、階調処理後に変倍を行うことはない。これは、階調処理によって元データが失われるため、その後に縮小・拡大を行うことは避けられていたためである。
これまでアナログ機が担ってきた設計図面は、図面用紙が特殊な紙であったり、従来のディジタル機が取り扱ってきたよりもはるかに大きなサイズの原稿であったりする。
この場合、１度読み取った原稿を変倍して出力させたとき、わずかに大きすぎたり小さすぎたりしたときにも、もう一度大きなサイズの原稿をスキャナで読み取ることは、かなりの労力と時間を費やしていた。また、薄紙などの図面用紙を何度もＡＤＦ（自動原稿搬送装置）にかけることも、原稿の破損の原因になりやすく、できる限り避ける必要があった。
【０００４】
さらに、最近の傾向として複写機のコピースピードの高速化に伴い、高速複写機においては、画像データを一旦メモリに貯えてから出力する方式が一般的になりつつあるが、メモリ容量をなるべく少なくするため、かつ圧縮・伸長の時間をなるべく短くするために、階調処理後のデータをメモリに格納するようになってきたが、これらのメモリに格納されている原画像データよりも少ないビット数のデータをそのまま変倍すると、画質が著しく劣化する、という問題があった。
本発明は、これらの欠点を鑑みてなされたものであり、通常の変倍・等倍処理を施して階調処理を行い出力した画像が、ユーザーが意図した大きさよりわずかに異なる場合において、微調変倍処理において、メモリに保存されたデータのビット数を増やして活用、処理することによって、もう一度原稿を読み込ませることなく簡易に微調節した良好な変倍画像を得る画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
請求項１記載の発明では、ｍビットの画像データを画素ごとに入力する入力手段と、この入力手段より入力されたｍビットの画像データをｎビット（ｎ＜ｍ）で出力するように処理する階調処理部と、この階調処理部で作成されたｎビットデータを記憶する記憶手段と、この記憶手段に記憶されたｎビットデータを変倍する変倍処理部と、この変倍処理部での変倍処理時に、前記記憶手段に記憶されたｎビットデータをｍ’（ｎ＜ｍ’≦ｍ）ビットに変換する変換手段とを備えたことにより上記目的を達成する。
【０００６】
請求項２記載の発明では、請求項１記載の画像処理装置において、前記変換手段はｎビットデータを重ね合わせてｍ’ビットデータを生成することより上記目的を達成する。
請求項３記載の発明では、請求項１記載の画像処理装置において、前記変換手段はｎビットデータをビットシフトさせてｍ’ビットデータを生成することにより上記目的を達成する。
請求項４記載の発明では、請求項１記載の画像処理装置において、前記変換手段はｎビットデータをビットシフトさせ、下位のｍ’−ｎビットには乱数を加えてｍ’ビットデータを生成することにより上記目的を達成する。
【発明の効果】
【０００７】
請求項１記載の発明では、ｍビットの画像データをｎビット（ｎ＜ｍ）に変倍した後、ｍ’（ｎ＜ｍ’≦ｍ）ビットに変換することにより階調処理後のデータに対し精度良く微調変倍処理を行うことができる。
請求項２記載の発明では、ｍ’ビットデータはｎビットデータを重ね合わせて生成することにより階調処理後のデータに対し精度良く微調変倍を行うためのデータを簡易に作ることができる。
【０００８】
請求項３記載の発明では、ｍ’ビットデータはｎビットデータをビットシフトさせて生成することにより階調処理後のデータに対し精度良く微調変倍を行うためのデータを簡易に作ることができる。
請求項４記載の発明では、ｍ’ビットデータはｎビットデータをビットシフトさせ、下位ｍ’−ｎビットに乱数を加えて生成することより階調処理後のデータに対し精度良く微調変倍を行うためのデータを簡易に作ることができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の好適な実施の形態を、図１ないし図１０を参照して詳細に説明する。
図１は、本発明の実施の形態に係るディジタル複写機の画像処理部の構成を示した図である。
スキャナ１００で読み込まれたデータは、通常、従来の変倍処理回路１０１、フィルタ処理回路１０２、γ処理回路１０３、階調処理回路１０４を経て、メモリ１０６に格納される。データをメモリ１０６に格納することで、コピー部数が多いときに、いちいちスキャニングすることなくユーザーの必要部数をコピーしたり、原稿の向きとセットされたコピー用紙の向きが異なった場合にも画像を転回して出力することができるようになっている。
【００１０】
微調変倍回路１０７は、メモリ１０６に格納されたデータをユーザーが出力したとき、その出力された画像データがわずかにユーザーの希望する大きさと異なった場合に、±Ｘ％（Ｘは任意の整数）の範囲内で微調整の変倍を行う回路である。
ユーザーが微調変倍操作を行ったとき、メモリに格納されていたｎビットの画像データは微調変倍回路１０７に入りプリンタ１０８に出力される。ユーザーが微調変倍操作を行わないときにはメモリ１０６から直接プリンタ１０８へ出力される。
【００１１】
図２は、微調変倍操作が行われる場合、メモリ１０６から微調変倍回路１０７を通ってプリンタ１０８へ出力される際に行われる処理を表した図である。
メモリ１０６からのｎビットデータは、コード変換回路２０１でｍ’ビットに任意のコード変換され、変倍回路２０２で変倍される。コード変換回路２０１でビット数を増やしたことによって、変倍計算の精度を上げることができる。変倍計算後、プリンタの出力ビット数に合わせて、ｎビット出力回路２０３で再びｎビットにし、プリンタ１０８に出力する。
【００１２】
図３はビットシフトによる変倍操作が行われる場合、メモリ１０６から微調変倍回路１０７を通ってプリンタ１０８へ出力される際に行われる処理を表した図である。
メモリ１０６からのｎビットデータは、左ビットシフト回路３０１で左ビットシフトを行うことによりｍ’ビットに変換され、変倍回路３０２で変倍される。左ビットシフト回路３０１でビット数を増やしたことによって、変倍計算の精度を上げることができる。変倍計算後、プリンタの出力ビット数に合わせて、ｎビット出力回路３０３で再びｎビットにし、プリンタ１０８に出力する。
【００１３】
図４はビットデータの重ね合わせによる変倍操作が行われる場合、メモリ１０６から微調変倍回路１０７を通ってプリンタ１０８へ出力される際に行われる処理を表した図である。
メモリ１０６からのｎビットデータは左ビットシフト回路４０１で左ビットシフトを行い、これとメモリ内のｎビットデータとの論理和（ＯＲ）をとることによって、ｎビットデータを重ね合わせたｍ’ビットに変換され、変倍回路４０２で変倍される。左ビットシフト回路４０１でビット数を増やしたことによって、変倍計算の精度を上げることができる。変倍計算後、プリンタの出力ビット数に合わせて、ｎビット出力回路４０３で再びｎビットにし、プリンタ１０８に出力する。
【００１４】
図５はビットシフトしたデータに乱数を加えてデータを生成する場合、メモリ１０６から微調変倍回路１０７を通ってプリンタ１０８へ出力される際に行われる処理を表した図である。
メモリ１０６からのｎビットデータは左ビットシフト回路５０１で左ビットシフトを行い、これと乱数生成回路５００内で発生させた乱数とのＯＲをとることによって、ｍ’ビットに変換され、変倍回路５０２で変倍される。左ビットシフト回路５０１でビット数を増やしたことによって、変倍計算の精度を上げることができる。変倍計算後、プリンタの出力ビット数に合わせて、ｎビット出力回路５０３で再びｎビットにし、プリンタ１０８に出力する。
【００１５】
図６は、ビットシフトの際のビット数変換の説明図である。
入力画像６０１が８ビットとし、フィルタ処理、変倍処理、γ処理、階調処理を終えた後メモリに記憶される出力データ６０２が４ビットの場合、メモリ内のｐ１〜ｐ４の各ビットデータを左に４ビットシフトすることによって、下位４ビットが０の８ビットデータ６０３を作ることができ、これによって微調変倍を行う。
【００１６】
図７は、ビットシフト後に乱数を加えるビット数変換の説明図である。
入力画像７０１が８ビットとし、フィルタ処理、変倍処理、γ処理、階調処理を終えた後メモリに記憶される出力データ７０２が４ビットの場合、メモリ内のｐ１〜ｐ４の各ビットデータを左に４ビットシフトし、任意の乱数生成器において発生させた４ビットの乱数とのＯＲ計算をすることによって下位４ビットに任意の乱数が入った８ビットデータ７０３を作ることができ、これによって微調変倍を行う。
【００１７】
図８はデータの重ね合わせによるビット数変換の説明図である。
入力画像８０１が８ビットとし、フィルタ処理、変倍処理、γ処理、階調処理を終えた後メモリに記憶される出力データ８０２が４ビットの場合、メモリ内のｐ１〜ｐ４の各ビットデータを左に４ビットシフトし、もとのｐ１〜ｐ４の４ビットデータとのＯＲ計算をすることによって、ｐ１〜ｐ４のビットデータが２つ重なった８ビットデータ８０３を作ることができ、これによって微調変倍を行う。
【００１８】
図９はビット変換を入力ビット数まで戻さず、ビットシフトの方法を用いて、微調変倍計算をするビット数を４ビットから６ビットに増やす場合のビット数変換の例である。
入力画像９０１が８ビットとし、フィルタ処理、変倍処理、γ処理、階調処理を終えた後メモリに記憶される出力データ９０２が４ビットの場合、メモリ内のｐ１〜ｐ４の各ビットデータをビットシフトした分の下位２ビットに０が入力され、６ビットデータ９０３が生成できる。
【００１９】
図１０は微調変倍操作を行った場合のフローチャートである。
微調変倍が操作されると（ステップ１１；Ｙ）、メモリから格納されている画像データが読み出され（ステップ１２）、ビット数がｍ’ビットに変換され（ステップ１３）、変倍処理（微調変倍処理）が行われる（ステップ１４）。処理後のデータはプリンタの出力ビット数にあわせてｎビットで出力され（ステップ１５）、ステップ１１にリターンする。
ユーザーが希望の大きさの画像が得られた場合には（ステップ１１；Ｎ）、この動作は終了する。
ユーザーが得られた画像をさらに微調変倍したい場合にはステップ１２からステップ１５の処理が繰り返される。
【図面の簡単な説明】
【００２０】
【図１】本実施の形態における画像処理部の構成図である。
【図２】変倍操作が行われる場合の処理を表した図である。
【図３】ビットシフトによる変倍操作が行われる場合の処理を表した図である。
【図４】重ね合わせによる変倍操作が行われる場合の処理を表した図である。
【図５】ビットシフトし乱数を加える変倍操作が行われる場合の処理を表した図である。
【図６】ビットシフトの際のビット数変換の説明図である。
【図７】ビットシフトし乱数を加える際のビット数変換の説明図である。
【図８】重ね合わせる際のビット数変換の説明図である。
【図９】ビット数変換を入力ビット数まで戻さない場合のビット数変換の説明図である。
【図１０】微調変倍処理の手順を示したフローチャートである。
【符号の説明】
【００２１】
１００  スキャナ
１０１  変倍処理回路
１０２  フィルタ処理回路
１０３  γ処理回路
１０４  階調処理回路
１０６  メモリ
１０７  微調変倍回路
２０１  コード変換回路
２０２  変倍回路
２０３  ｎビット出力回路
３０１、４０１、５０１  左ビットシフト回路
３０２、４０２、５０２  変倍回路
３０３、４０３、５０３  ｎビット出力回路
５００  乱数生成回路
【図１】
2005192253.tif 000003
【図２】
2005192253.tif 000004
【図３】
2005192253.tif 000005
【図４】
2005192253.tif 000006
【図５】
2005192253.tif 000007
【図６】
2005192253.tif 000008
【図７】
2005192253.tif 000009
【図８】
2005192253.tif 000010
【図９】
2005192253.tif 000011
【図１０】
2005192253.tif 000012