(57)【要約】【課題】マイクロマシニング型の構成エレメントを簡単に製作することができるようにする。【解決手段】基板１が設けられており；該基板１に中空室２０が設けられており；基板１の表面にダイヤフラムＭが設けられており、該ダイヤフラムＭが、中空室２０を閉鎖しており；ダイヤフラムＭが、少なくとも２つの層３，７を有しており、両層３，７の間に１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップ５ａ，５ｂが埋め込まれているようにした。【選択図】図１ｇ
2005246601.tif 000002
【特許請求の範囲】
【請求項１】
マイクロマシニング型の構成エレメントにおいて：
基板（１）が設けられており；
該基板（１）に中空室（２０）が設けられており；
基板（１）の表面にダイヤフラム（Ｍ）が設けられており、該ダイヤフラム（Ｍ）が、中空室（２０）を閉鎖しており；
ダイヤフラム（Ｍ）が、少なくとも２つの層（３，７）を有しており、両層（３，７）の間に１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップ（５ａ，５ｂ）が埋め込まれていることを特徴とする、マイクロマシニング型の構成エレメント。
【請求項２】
１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップ（５ａ，５ｂ）が、少なくとも部分的に中空室（２０）の上方に配置されている、請求項１記載のマイクロマシニング型の構成エレメント。
【請求項３】
１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップ（５ａ，５ｂ）が、中空室（２０）の縁領域（Ｒ）の上方にまたは中空室（２０）の縁領域（Ｒ）の近くに配置されている、請求項１記載のマイクロマシニング型の構成エレメント。
【請求項４】
２つの層（３，７）が、絶縁材料から製作されており、１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップ（５ａ，５ｂ）が、単結晶性の材料から製作されている、請求項１から３までのいずれか１項記載のマイクロマシニング型の構成エレメント。
【請求項５】
１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップ（５ａ，５ｂ）が、ダイヤフラム（Ｍ）の上側の層（７）を貫いて延びるコンタクティング装置（４０）によって接続されている、請求項１から４までのいずれか１項記載のマイクロマシニング型の構成エレメント。
【請求項６】
ダイヤフラム（Ｍ）が、一番下側の第１の層（３）と、下から数えて二番目の第２の層（７）と、下から数えて三番目の第３の層（１５）と、一番上側の第４の層（３０）とを有しており、１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップ（５ａ，５ｂ）が、第１の層（３）と第２の層（７）との間に埋め込まれており、第３の層（１５）が、透過性の材料から製作されており、第４の層（３０）が、第３の層（１５）を気密に閉鎖するように製作されている、請求項１から５までのいずれか１項記載のマイクロマシニング型の構成エレメント。
【請求項７】
第１の層（３）と第２の層（７）とが、中空室（２０）の上方に少なくとも１つの貫通開口（１０ａ，１０ｂ）を有しており、該貫通開口（１０ａ，１０ｂ）が、第３の層（１５）と第４の層（３０）とによって閉鎖されている、請求項１から６までのいずれか１項記載のマイクロマシニング型の構成エレメント。
【請求項８】
マイクロマシニング型の構成エレメントを製作するための方法において、以下のステップ：すなわち、
基板（１）を準備し；
該基板（１）の表面に第１の層（３）を設け；
該第１の層（３）に１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップ（５ａ，５ｂ）を形成し；
第１の層（３）と、１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップ（５ａ，５ｂ）とに第２の層（７）を設け、これによって、１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップ（５ａ，５ｂ）を第１の層（３）と第２の層（７）との間に埋め込み；
基板（１）を露出させるために第１の層（３）と第２の層（７）とに少なくとも１つの貫通開口（１０ａ，１０ｂ）を形成し；
該貫通開口（１０ａ，１０ｂ）をエッチング媒体通過路として使用するエッチングプロセスによって基板（１）に中空室（２０）を形成する；
が設けられていることを特徴とする、マイクロマシニング型の構成エレメントを製作するための方法。
【請求項９】
中空室（２０）を、１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップ（５ａ，５ｂ）が少なくとも部分的に中空室（２０）の上方に配置されているように形成する、請求項８記載の方法。
【請求項１０】
中空室（２０）を、１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップ（５ａ，５ｂ）が中空室（２０）の縁領域（Ｒ）の上方にまたは中空室（２０）の縁領域（Ｒ）の近くに配置されているように形成する、請求項８記載の方法。
【請求項１１】
２つの層（３，７）を絶縁材料から製作し、１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップ（５ａ，５ｂ）を単結晶性の材料から製作する、請求項８から１０までのいずれか１項記載の方法。
【請求項１２】
１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップ（５ａ，５ｂ）を、ダイヤフラム（Ｍ）の上側の層（７）を貫いて延びるコンタクティング装置（４０）によって接続する、請求項８から１１までのいずれか１項記載の方法。
【請求項１３】
少なくとも１つの貫通開口（１０ａ，１０ｂ）の形成後、透過性の材料から成る第３の層（１５）を第２の層（７）と貫通開口（１０ａ，１０ｂ）との上方に設け、該貫通開口（１０ａ，１０ｂ）の上方の第３の層を同じくエッチング媒体通過路として使用する、請求項８から１２までのいずれか１項記載の方法。
【請求項１４】
第４の層（３０）を、該第４の層（３０）が第３の層（１５）を気密に閉鎖するように設ける、請求項１３記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロマシニング型の構成エレメントに関する。
【０００２】
さらに、本発明は、マイクロマシニング型の構成エレメントを製作するための方法に関する。
【背景技術】
【０００３】
任意のマイクロマシニング型の構成エレメント、つまり、マイクロマシニング技術を用いて製作された構成エレメントおよび構造体、特にセンサおよびアクチュエータに使用可能であるにもかかわらず、本発明ならびに本発明の根底にある問題性を圧電性のまたは圧電抵抗性の圧力センサに関して説明する。
【０００４】
この圧電性のまたは圧電抵抗性の圧力センサの構造は、今日、専ら単結晶性のシリコンダイヤフラムの使用に基づいている。このシリコンダイヤフラム内には、圧電抵抗がドーピング技術によって埋め込まれる。特に圧電性のまたは圧電抵抗性の導体路がＳＯＩ基板のケイ素層内に形成されることが可能である。
【０００５】
全体的に公知の方法は手間がかかると共に複雑である。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、本発明の課題は、冒頭で述べた形式のマイクロマシニング型の構成エレメントおよび相応の製作法を改良して、マイクロマシニング型の構成エレメントを簡単に製作することができるようにすることである。
【課題を解決するための手段】
【０００７】
この課題を解決するために本発明の構成では、基板が設けられており；該基板に中空室が設けられており；基板の表面にダイヤフラムが設けられており、該ダイヤフラムが、中空室を閉鎖しており；ダイヤフラムが、少なくとも２つの層を有しており、両層の間に１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップが埋め込まれているようにした。
【０００８】
さらに、この課題を解決するために本発明の方法では、基板を準備し；該基板の表面に第１の層を設け；該第１の層に１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップを形成し；第１の層と、１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップとに第２の層を設け、これによって、１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップを第１の層と第２の層との間に埋め込み；基板を露出させるために第１の層と第２の層とに少なくとも１つの貫通開口を形成し；該貫通開口をエッチング媒体通過路として使用するエッチングプロセスによって基板に中空室を形成する；ようにした。
【発明の効果】
【０００９】
請求項１の特徴を備えた本発明によるマイクロマシニング型の構成エレメントもしくは請求項８記載の製作法は、簡単な製作可能性が得られるという利点を有している。
【００１０】
本発明の利点は、誘電性のダイヤフラムと単結晶性の圧電抵抗とを備えた圧電性のまたは圧電抵抗性のセンサ、特に圧力センサを表面マイクロマシニングで形成することができることにある。
【００１１】
本発明による方法もしくは本発明によるマイクロマシニング型の構成エレメントでは、圧電性のまたは圧電抵抗性の導体路が、導体路材料から成る、中間層によって基板から分離された層の構造化によって規定される。
【００１２】
その後、圧電性のまたは圧電抵抗性の導体路の上方にダイヤフラム層が析出され、基板に対するエッチング入口が形成される。ダイヤフラムの下方の基板領域の選択的な除去によって中空室が形成される、この中空室はのちのステップで再び閉鎖される。この場合、予め規定された基準圧を閉じ込めることができる。
【００１３】
本発明によるマイクロマシニング型の構成エレメントは、少なくとも２つの層を備えたダイヤフラムを有している。両層の間には、１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップが埋め込まれている。この圧電性のまたは圧電抵抗性の導体路ストリップは、有利には単結晶性のケイ素から成っている。中空室内には、有利には基準圧が閉じ込められている。この場合、中空室を備えた基板の形状は槽形状である。
【００１４】
従属請求項には、本発明の各対象の有利な構成および実施態様が記載してある。
【００１５】
有利な構成によれば、１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップが、少なくとも部分的に中空室の上方に配置されている。
【００１６】
別の有利な構成によれば、１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップが、中空室の縁領域の上方にまたは中空室の縁領域の近くに配置されている。
【００１７】
別の有利な構成によれば、２つの層が、絶縁材料から製作されており、１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップが、単結晶性の材料から製作されている。
【００１８】
別の有利な構成によれば、１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップが、ダイヤフラムの上側の層を貫いて延びるコンタクティング装置によって接続されている。
【００１９】
別の有利な構成によれば、ダイヤフラムが、一番下側の第１の層と、下から数えて二番目の第２の層と、下から数えて三番目の第３の層と、一番上側の第４の層とを有しており、１つまたはそれ以上の圧電性のまたは圧電抵抗性の導体路ストリップが、第１の層と第２の層との間に埋め込まれており、第３の層が、透過性の材料から製作されており、第４の層が、第３の層を気密に閉鎖するように製作されている。
【００２０】
別の有利な構成によれば、第１の層と第２の層とが、中空室の上方に少なくとも１つの貫通開口を有しており、該貫通開口が、第３の層と第４の層とによって閉鎖されている。
【発明を実施するための最良の形態】
【００２１】
以下に、本発明を実施するための最良の形態を図面につき詳しく説明する。
【００２２】
図中、同じ符号は同じ構成要素または機能的に同じ構成要素を示している。
【００２３】
本発明の実施例によるプロセス順序の出発点は、図１ａによれば、ＳＯＩ基板積層体である。このＳＯＩ基板積層体は、単結晶性のケイ素基板１と、このケイ素基板１の上方に位置する酸化ケイ素層３と、この酸化ケイ素層３の上方に位置する単結晶性のケイ素層５とを有している。
【００２４】
このような形式のＳＯＩ基板積層体は、公知先行技術に基づき公知の種々異なる製作法によって形成することができ、製造元から大量に所要の品質で入手可能である。ＳＯＩ基板積層体は、この構成によるプロセス順序の開始前にすでにＩＣ回路素子と共に前処理されていてもよく、これによって、センサを回路周辺に組み込むことができる。のちにダイヤフラムと圧電抵抗とが形成される領域が回路素子によって邪魔されないことだけが有利である。
【００２５】
引き続き、図１ｂに関して、第１のプロセスステップで圧電性のもしくは圧電抵抗性の導体路ストリップ５ａ，５ｂが、のちの歪みゲージとして単結晶性のケイ素層５に構造化される。導体路ストリップ５ａ，５ｂの抵抗は、その横方向のジオメトリと、層５の層厚さと、層５のドーピング量とを介して調整することができる。導体路ストリップ５ａ，５ｂを構造化するためのエッチングプロセスは選択的に酸化ケイ素層３でストップする。この酸化ケイ素層３は、有利には約５〜５００ｎｍの厚さを有している。層５に対する有利な層厚さは１００〜１０００ｎｍの間に寸法設定されている。
【００２６】
引き続き、図１ｃに関して、圧電性のまたは圧電抵抗性の導体路ストリップ５ａ，５ｂと、層３の露出した領域との上方に少なくとも１つの誘電性の層７が析出される。この層７はダイヤフラムＭ（図１ｇ参照）の支持機能を引き受けていて、したがって、コントロールされずに湾曲させられるために、引張り応力下にあることが望ましい。１００〜３００ｎｍの間の厚さを有するＬＰＣＶＤ窒化ケイ素から成る層７を設けることが特に有利である。
【００２７】
図１ｄに示した後続のプロセスステップでは、層３，７がエッチングプロセスによって構造化され、貫通孔１０ａ，１０ｂが設けられる。この場合、この貫通孔１０ａ，１０ｂは、圧電性のまたは圧電抵抗性の導体路ストリップ５ａ，５ｂの間に位置している。エッチングプロセスとして、異方性の一段階のエッチングプロセスだけでなく、選択的な異方性の二段階のエッチングプロセスが設けられてもよい。
【００２８】
図１ｅに示した後続のプロセスステップでは、透過性の多孔質の層１５が、生ぜしめられた構造体の上方に全面にわたって析出される。透過性の層１５は、予め規定されたエッチング媒体、たとえばエッチングガスに対して透過性であり、貫通開口１０ａ，１０ｂの有効横断面を減少させる。これによって、一方では、エッチングレートが後続のＣｌＦ３エッチングステップ時に著しく高められ、他方では、層１５の、ナノ構造化された気孔組織を容易にＣＶＤ法でのちに再び閉鎖することができる。有利には、透過性の層１５も同じく誘電体である。
【００２９】
透過性の層１５として、たとえばシラン（ＳｉＨ４）をベースとした、Ｏ２、Ｎ２Ｏまたは別の酸化剤による１０〜２００ｎｍの薄いＰＥＣＶＤ酸化物、１０〜２００ｎｍの薄いＰＥＣＶＤ窒化ケイ素またはＬＰＣＶＤ窒化ケイ素を使用することができる。この場合、窒化物の所望の透過性は、たとえば窒化物が引き続き完全にまたは部分的にフッ化水素（ＨＦ）下でケイ酸塩、たとえばＳｉＦ６（ＮＨ４）２に変換されるように、適宜な後処理によって達成することができる。このケイ酸塩は、一貫した層として透過性である。さらに、層１５の材料として、プラズマ析出から成る１０〜２００ｎｍの薄いポリマ膜、たとえばフッ化アルミニウムまたは、たとえばＣ４Ｆ８プロセスまたはこれに類するものから成る有機的な化合物、スパッタリングされたかまたは蒸着された薄い金属、たとえば金、アルミニウム、ＡｌＳｉＣｕ等を使用することができる。ＡｌＳｉＣｕの使用時には、ケイ素析出物または銅析出物の選択的な溶出を、微孔性を形成するために使用することができる。
【００３０】
さらに、多孔質の層１５の材料として、ポリマ鎖にケイ素成分を備えたフォトラッカ、ＢＣＢ（ブチルシクロブタン）、蒸着法またはスピン法から成る多孔質の誘電性の層を使用することができる。
【００３１】
さらに、透過性の層１５は、共通のまたは種々異なる溶剤に溶解された二種類のポリマの塗布によって被覆層として形成することができる。次いで、一種または多種の溶剤が蒸発させられ、両ポリマの一方が選択的に他方のポリマに対して、形成された層から溶出される。
【００３２】
引き続き、図１ｆに関して、いまや、ＣｌＦ３エッチングステップまたはケイ素を自然にエッチングする別のガスエッチングステップによって、基板１が選択的に誘電性の層３，７，１５に対して除去される。この場合、中空室２０が形成される。この中空室２０はその横方向のかつ鉛直方向の延在長さに関して良好にコントロール可能である。エッチングフロントのコントロールは、特に中空室２０の縁領域Ｒが、ケイ素基板１の特定の結晶方向に適切に方向付けられる場合に特に簡単となる。なぜならば、これによって、滑らかなエッチングフロントを形成することができるからである。（１００）面に対して平行な中空室２０の縁領域の方向付けが特に有利となる。中空室のジオメトリは貫通開口１０ａ，１０ｂの配置形式によって設定される。
【００３３】
有利には、圧電性のまたは圧電抵抗性の導体路ストリップ５ａ，５ｂが、中空室２０の縁領域の上方に位置しているように配置されている。なぜならば、該当する縁部に最大の撓みが生ぜしめられる、すなわち、のちのセンサ信号もしくはセンサ感度が最大となるからである。
【００３４】
中空室２０のエッチング後、図１ｇによれば、透過性の層１５が、少なくとも１つの別の誘電性の層３０によって閉鎖される。この層３０も同じく、有利には引張り応力下にあるかもしくはダイヤフラムＭを一緒に形成する層積層体３，７，１５，３０の引張り応力を獲得する。
【００３５】
誘電性の層３０の析出は、有利にはＰＶＤプロセスまたはＣＶＤプロセスで行われる。このプロセスでは、規定されたプロセス圧が形成され、これによって、基準圧をダイヤフラムの下方に閉じ込めることができる。たとえば、誘電性の層３０の材料は、ＰＥＣＶＤ−ＴＥＯＳ、熱的なＴＥＯＳ、ＰＥＣＶＤ酸化シラン、ＰＥＣＶＤ窒化物またはこれに類する材料であってよい。
【００３６】
さらに、図１ｇに関して、圧電性のまたは圧電抵抗性の導体路ストリップ５ａ，５ｂがコンタクティング装置４０を介して、たとえばコンタクトホール内に設けられたタングステンコンタクトにコンタクティングされる。コンタクティング装置４０を介して、圧電性の導体路ストリップ５ａ，５ｂを評価回路またはボンディングパッドの部分に接続することができる。
【００３７】
本発明を有利な実施例につき前述したにもかかわらず、本発明はこれに限定されておらず、種々様々な形式に変更可能である。
【００３８】
特に任意のマイクロマシニング型のベース材料、たとえばゲルマニウムを使用することができ、例示的に記載したケイ素基板だけではない。
【００３９】
また、任意のセンサ構造体を形成することができ、図示の圧力センサだけではない。
【００４０】
エッチング媒体として、ＣｌＦ３の代わりに、たとえばＸｅＦ２またはＢｒＦ３を使用することもできる。
【図面の簡単な説明】
【００４１】
【図１ａ】本発明の構成によるマイクロマシニング型の構成エレメントの第１の製作ステップの概略的な横断面図である。
【図１ｂ】本発明の構成によるマイクロマシニング型の構成エレメントの第２の製作ステップの概略的な横断面図である。
【図１ｃ】本発明の構成によるマイクロマシニング型の構成エレメントの第３の製作ステップの概略的な横断面図である。
【図１ｄ】本発明の構成によるマイクロマシニング型の構成エレメントの第４の製作ステップの概略的な横断面図である。
【図１ｅ】本発明の構成によるマイクロマシニング型の構成エレメントの第５の製作ステップの概略的な横断面図である。
【図１ｆ】本発明の構成によるマイクロマシニング型の構成エレメントの第６の製作ステップの概略的な横断面図である。
【図１ｇ】本発明の構成によるマイクロマシニング型の構成エレメントの第７の製作ステップの概略的な横断面図である。
【符号の説明】
【００４２】
１  ケイ素基板、  ３  酸化ケイ素層、  ５  ケイ素層、  ５ａ，５ｂ  導体路ストリップ、  ７  層、  １０ａ，１０ｂ  貫通孔、  １５  層、  ２０  中空室、  ３０  層、  ４０  コンタクティング装置、  Ｍ  ダイヤフラム、  Ｒ  縁領域
【図１ａ】
2005246601.tif 000003
【図１ｂ】
2005246601.tif 000004
【図１ｃ】
2005246601.tif 000005
【図１ｄ】
2005246601.tif 000006
【図１ｅ】
2005246601.tif 000007
【図１ｆ】
2005246601.tif 000008
【図１ｇ】
2005246601.tif 000009