(57)【要約】【課題】ＴＶ映像を表示可能な携帯機器において、画像メモリを削減する。【解決手段】携帯電話機のＬＳＩ処理チップ１６に第１ＲＡＭ１６ａを設ける。プロセッサ１６ｃは、奇数フィールド期間において奇数フィールドデータを第１ＲＡＭ１６ａに書込み、次の偶数フィールド期間において第１ＲＡＭ１６ａからデータを読み出し、ＬＣＤコントローラ１８に出力する。プロセッサ１８ｃは、該偶数フィールド期間においてデータを第３ＲＡＭ１８ａに書き込むとともに、次の奇数フィールド期間において第３ＲＡＭ１８ａから再度データを読み出してＬＣＤパネル２０に表示する。【選択図】図１
2005070678.tif 000002
【特許請求の範囲】
【請求項１】
テレビ映像信号を処理して表示装置に表示するための画像信号処理回路であって、
前記テレビ映像信号の垂直同期信号を入力する入力部と、
前記テレビ映像信号のうちの奇数フィールドデータを記憶する記憶部と、
前記記憶部へのデータの書込み及び読出しを制御する制御部であって、前記垂直同期信号で規定される奇数フィールド期間において前記記憶部に奇数フィールドデータを書込み、かつ、前記奇数フィールド期間に隣接する偶数フィールド期間において前記記憶部から前記奇数フィールドデータを読み出して前記表示装置側に出力する制御部と、
を有することを特徴とする画像信号処理回路。
【請求項２】
請求項１記載の回路において、
前記テレビ映像信号は、第１フレーム及び該第１フレームに続く第２フレームを含み、
前記第１フレームは、第１奇数フィールド及び第１偶数フィールドを含み、
前記第２フレームは、第２奇数フィールド及び第２偶数フィールドを含み、
前記制御部は、
第１奇数フィールド期間において前記記憶部に前記第１奇数フィールドデータを書込み、第１偶数フィールド期間において前記記憶部から前記第１奇数フィールドデータを読み出して前記表示装置側に出力し、かつ、前記第２奇数フィールド期間において前記記憶部に前記第２奇数フィールドデータを書込み、第２偶数フィールド期間において前記記憶部から前記第２奇数フィールドデータを読み出して前記表示装置側に出力する
ことを特徴とする画像信号処理回路。
【請求項３】
請求項１記載の回路において、
前記テレビ映像信号は、第１フレーム及び該第１フレームに続く第ｎフレーム（ｎ＞２の自然数）を含み、
前記第１フレームは、第１奇数フィールド及び第１偶数フィールドを含み、
前記第ｎフレームは、第ｎ奇数フィールド及び第ｎ偶数フィールドを含み、
前記制御部は、
第１奇数フィールド期間において前記記憶部に前記第１奇数フィールドデータを書込み、第１偶数フィールド期間において前記記憶部から前記第１奇数フィールドデータを読み出して前記表示装置側に出力し、前記第２フレームから第（ｎ−１）フレームまでの各フィールド期間において前記記憶部から前記第１奇数フィールドデータを読み出して前記表示装置側に出力し、かつ、前記第ｎ奇数フィールド期間において前記記憶部に前記第ｎ奇数フィールドデータを書込み、第ｎ偶数フィールド期間において前記記憶部から前記第ｎ奇数フィールドデータを読み出して前記表示装置側に出力する
ことを特徴とする画像信号処理回路。
【請求項４】
テレビ映像信号を処理して表示装置に表示するための画像信号処理回路であって、
前記テレビ映像信号の垂直同期信号を入力する入力部と、
前記テレビ映像信号のうちの偶数フィールドデータを記憶する記憶部と、
前記記憶部へのデータの書込み及び読出しを制御する制御部であって、前記垂直同期信号で規定される偶数フィールド期間において偶数フィールドデータを前記記憶部に書込み、かつ、前記偶数フィールド期間に隣接する奇数フィールド期間において前記記憶部から前記偶数フィールドデータを読み出して前記表示装置側に出力する制御部と、
を有することを特徴とする画像信号処理回路。
【請求項５】
請求項４記載の回路において、
前記テレビ映像信号は、第１フレーム及び該第１フレームに続く第２フレームを含み、
前記第１フレームは、第１奇数フィールド及び第１偶数フィールドを含み、
前記第２フレームは、第２奇数フィールド及び第２偶数フィールドを含み、
前記制御部は、
第１偶数フィールド期間において前記記憶部に前記第１偶数フィールドデータを書込み、第２奇数フィールド期間において前記記憶部から前記第１偶数フィールドデータを読み出して前記表示装置側に出力し、かつ、前記第２偶数フィールド期間において前記記憶部に前記第２偶数フィールドデータを書込み、続くフィールド期間において前記記憶部から前記第２偶数フィールドデータを読み出して前記表示装置側に出力する
ことを特徴とする画像信号処理回路。
【請求項６】
請求項４記載の回路において、
前記テレビ映像信号は、第１フレーム及び該第１フレームに続く第ｎフレーム（ｎ＞２）を含み、
前記第１フレームは、第１奇数フィールド及び第１偶数フィールドを含み、
前記第ｎフレームは、第ｎ奇数フィールド及び第ｎ偶数フィールドを含み、
前記制御部は、
第１偶数フィールド期間において前記記憶部に前記第１偶数フィールドデータを書込み、第２フレームから第ｎフレームの第ｎ奇数フィールドまでの各フィールド期間において前記記憶部から前記第１偶数フィールドデータを読み出して前記表示装置側に出力し、かつ、前記第ｎ偶数フィールド期間において前記記憶部に前記第ｎ偶数フィールドデータを書込み、続くフィールド期間において前記記憶部から前記第ｎ偶数フィールドデータを読み出して前記表示装置側に出力する
ことを特徴とする画像信号処理回路。
【請求項７】
請求項１〜６のいずれかに記載の回路において、さらに、
前記記憶部から読み出され出力されたフィールドデータを一次記憶し、前記表示装置に出力する表示用記憶部と、
を有することを特徴とする画像信号処理回路。
【請求項８】
テレビ映像信号を処理して表示装置に表示するための画像信号処理回路であって、
前記テレビ映像信号のうちの奇数フィールドデータを記憶する第１メモリと、
前記第１メモリへのデータの書込み及び読出しを制御する第１プロセッサであって、前記テレビ映像信号の垂直同期信号で規定される奇数フィールド期間において前記第１メモリに奇数フィールドデータを書込み、かつ、前記奇数フィールド期間に続く偶数フィールド期間において前記第１メモリから前記奇数フィールドデータを読み出して出力する第１プロセッサと、
前記偶数フィールド期間において前記第１メモリから読み出され出力された奇数フィールドデータを記憶する第２メモリと、
前記第２メモリへのデータの書込み及び読出しを制御する第２プロセッサであって、前記偶数フィールド期間において前記奇数フィールドデータを前記第２メモリに書込み、かつ、前記偶数フィールドに続く第２奇数フィールド期間において前記偶数フィールド期間に前記第２メモリに書き込まれた前記奇数フィールドデータを読み出して前記表示装置に出力する第２プロセッサと、
を有することを特徴とする画像信号処理回路。
【請求項９】
テレビ映像信号を処理して表示装置に表示するための画像信号処理回路であって、
前記テレビ映像信号のうちの偶数フィールドデータを記憶する第１メモリと、
前記第１メモリへのデータの書込み及び読出しを制御する第１プロセッサであって、前記テレビ映像信号の垂直同期信号で規定される偶数フィールド期間において前記第１メモリに偶数フィールドデータを書込み、かつ、前記偶数フィールド期間に続く奇数フィールド期間において前記第１メモリから前記偶数フィールドデータを読み出して出力する第１プロセッサと、
前記奇数フィールド期間において前記第１メモリから読み出され出力された偶数フィールドデータを記憶する第２メモリと、
前記第２メモリへのデータの書込み及び読出しを制御する第２プロセッサであって、前記奇数フィールド期間において前記偶数フィールドデータを前記第２メモリに書込み、かつ、前記奇数フィールドに続く第２偶数フィールド期間において前記奇数フィールド期間に前記第２メモリに書き込まれた前記偶数フィールドデータを読み出して前記表示装置に出力する第２プロセッサと、
を有することを特徴とする画像信号処理回路。
【請求項１０】
請求項１〜９のいずれかに記載の画像信号処理回路と、
前記画像信号処理回路から出力されたフィールドデータを表示する前記表示装置と、
を備える携帯端末装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は画像信号処理回路及び携帯端末装置に関し、特にテレビ映像信号を入力して携帯端末用表示装置に出力するための技術に関する。
【背景技術】
【０００２】
従来より、携帯電話機やＰＤＡ（Personal Digital Assistant）等の携帯端末装置にテレビ映像信号を受信するＴＶチューナを内蔵し、携帯端末装置の表示装置にテレビ映像を表示してユーザが視聴できる技術が知られている。
【０００３】
図６には、ＴＶ映像を表示できる携帯電話機の全体構成が示されている。携帯電話機１は、携帯電話部５の他、ＴＶアンテナ１０、ＴＶ映像信号を受信するチューナモジュール１２、チューナモジュール１２にて受信したＴＶ映像信号からＲ信号、Ｇ信号、Ｂ信号を分離抽出するＲ、Ｇ、Ｂデコーダ１４、Ｒ、Ｇ、Ｂ各信号をデジタル信号に変換して各種処理を行いメモリに記憶するＬＳＩ処理チップ１６、表示装置としての液晶パネル（ＬＣＤパネル）２０、及びＬＣＤパネル２０にＴＶ映像信号を供給するＬＣＤコントローラ（ＬＣＤドライバ）１８を含んで構成される。ＬＣＤパネル２０は、例えばＱＶＧＡ（２４０×３２０）あるいはＶＧＡ（４８０×６４０）の解像度を有する。ＬＳＩ処理チップ１６には、２つのＲＡＭが設けられ、これらがＴＶ映像信号データを構成する各フィールドデータを記憶するフィールドメモリとして機能する。ＬＳＩ処理チップ１６のＲＡＭに記憶され、読み出されたＴＶ映像信号データはＬＣＤコントローラ１８のＲＡＭに一旦記憶され、ＬＣＤパネル２０に供給される。したがって、ＴＶ映像信号データを記憶するＲＡＭとしては、ＬＳＩ処理チップ１８内の２個のＲＡＭと、ＬＣＤコントローラ１８内の１個のＲＡＭが存在する。
【０００４】
図７には、図６におけるＬＳＩ処理チップ１６と、ＬＣＤコントローラ１８におけるメモリ構成が模式的に示されている。ＬＳＩ処理チップ１６は２つのＲＡＭ１６ａ、１６ｂを有し、ＬＣＤコントローラ１８は１個のＲＡＭ１８ａを有する。ＲＡＭ１６ａを第１ＲＡＭ、ＲＡＭ１６ｂを第２ＲＡＭ、ＲＡＭ１８ａを第３ＲＡＭと便宜上称する。
【０００５】
Ｒ，Ｇ，Ｂデコーダ１４からのＴＶ映像信号はデジタル信号に変換された後、第１ＲＡＭ１６ａ及び第２ＲＡＭ１６ｂに交互に書込まれる。ＬＣＤコントローラ１８は、２個のＲＡＭ１６ａ、１６ｂのうち、データが書込まれていないＲＡＭからデータを読み出して第３ＲＡＭ１８ａに書込み、ＬＣＤパネル２０に表示する。
【０００６】
以下、図８のタイミングチャートを用いて各ＲＡＭの動作をより詳細に説明する。
【０００７】
図８（ａ）は同期検出器で検出されるＴＶ映像信号の垂直同期信号Ｖｓｙｎｃの信号波形である。周知の如く、ＴＶの１画面は奇数フィールド（ＯＤＤ）及び偶数フィールド（ＥＶＥＶ）から構成され、図では第１フレームを構成する第１奇数フィールド（ＯＤＤ１）、第１偶数フィールド（ＥＶＥＮ１）、第２フレームを構成する第２奇数フィールド（ＯＤＤ２）、第２偶数フィールド（ＥＶＥＮ２）、第３フレームを構成する第３奇数フィールド（ＯＤＤ３）が示されている。
【０００８】
図８（ｂ）、図８（ｃ）、はそれぞれ第１ＲＡＭ１６ａ及び第２ＲＡＭ１６ｂの書込（ライト）と読み出し（リード）のタイミングである。また、図８（ｄ）は第３ＲＡＭ１８ａの書込タイミングである。ＯＤＤ１の期間において、第１ＲＡＭ１６ａにＯＤＤ１のフィールドデータを第１ＲＡＭ１６ａに書込み（図ではライトＯ１）、ＯＤＤ１の前のフィールド期間であるＥＶＥＶ０のときに第２ＲＡＭ１６ｂに既に書込まれていたＥＶＥＮ０のフィールドデータを第２ＲＡＭ１６ｂから読み出す（図ではリードＥ０）。なお、図において「ライトＯ１」における「Ｏ」はＯＤＤフレームであることを示し、「１」は１番目のフィールドであることを示す。ＯＤＤ１に続くＥＶＥＮ１のフィールド期間においては、第１ＲＡＭ１６ａからＯＤＤ１のフィールドデータを読み出すとともに、第２ＲＡＭ１６ｂにＥＶＥＮ１のフィールドデータを書込む。第１ＲＡＭ１６ａから読み出されたＯＤＤ１のフィールドデータは第３ＲＡＭ１８ａに書込まれる。
【０００９】
ＥＶＥＮ１に続くＯＤＤ２のフィールド期間においては、ＯＤＤ２のフィールドデータは第１ＲＡＭ１６ａに書込まれ、第２ＲＡＭ１６ｂからはＥＶＥＮ１のフィールドデータが読み出されて第３ＲＡＭ１８ａに書込まれる。ＯＤＤ２に続くＥＶＥＮ２のフィールド期間においては、ＥＶＥＮ２のフィールドデータが第２ＲＡＭ１６ｂに書込まれ、第１ＲＡＭ１６ａからはＯＤＤ２のフィールドデータが読み出されて第３ＲＡＭ１８ａに書込まれる。
【００１０】
このように、各フィールド期間において第１ＲＡＭ１６ａ、第２ＲＡＭ１６ｂへの書込と読み出しが交互に行われてＯＤＤとＥＶＥＮの各フィールドデータが順次第３ＲＡＭ１８ａに書込まれ、さらにＬＣＤパネル２０に供給される。従って、図８（ｅ）に示されるように、ＬＣＤパネル２０には１フィールド期間だけ遅れて第１フレーム、第２フレーム、・・・と順次ＴＶ画面が表示される。
【００１１】
下記に示す従来技術には、ＴＶ映像信号を受信して視聴できる携帯電話が開示されている。
【００１２】
【特許文献１】特開２００３−１１１００４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
このように、ＬＳＩ処理チップ１６に２個のＲＡＭを搭載することでＴＶ映像信号を処理することが可能であるが、２個のＲＡＭのＬＳＩ処理チップ１６における占有面積は８０％程度にもなり、ＬＳＩ処理チップ１６の一層の小型化、ひいては携帯端末の小型化を図るための障害となっており、メモリの削減が望まれている。
【００１４】
一方、ＬＣＤパネル２０の解像度として、例えばＱＶＧＡ程度を用いる場合、その垂直解像度は２４０程度であるから、本来ＴＶ映像信号の１フレーム分を表示する解像度はなく、１フィールド分を表示すれば十分で、視聴者にとってもちらつきなどの違和感もほとんどない。したがって、１フレームを構成する２フィールドを全てＬＳＩ処理チップ１６で処理して記憶しておく必要は必ずしもない。
【００１５】
本発明の目的は、ＴＶ映像信号データを記憶するメモリを削減し、これにより機器の一層の小型化及びコスト削減を達成することにある。
【課題を解決するための手段】
【００１６】
本発明は、ＴＶ映像信号を処理して表示装置に表示するための画像信号処理回路であって、前記ＴＶ映像信号の垂直同期信号を入力する入力部と、前記ＴＶ映像信号のうちの奇数フィールドデータを記憶する記憶部と、前記記憶部へのデータの書込み及び読出しを制御する制御部であって、前記垂直同期信号で規定される奇数フィールド期間において前記記憶部に奇数フィールドデータを書込み、かつ、前記奇数フィールド期間に隣接する偶数フィールド期間において前記記憶部から前記奇数フィールドデータを読み出して前記表示装置側に出力する制御部とを有する。
【００１７】
ここで、前記ＴＶ映像信号は、第１フレーム及び該第１フレームに続く第２フレームを含み、前記第１フレームは、第１奇数フィールド及び第１偶数フィールドを含み、前記第２フレームは、第２奇数フィールド及び第２偶数フィールドを含み、前記制御部は、第１奇数フィールド期間において前記記憶部に前記第１奇数フィールドデータを書込み、第１偶数フィールド期間において前記記憶部から前記第１奇数フィールドデータを読み出して前記表示装置側に出力し、かつ、前記第２奇数フィールド期間において前記記憶部に前記第２奇数フィールドデータを書込み、第２偶数フィールド期間において前記記憶部から前記第２奇数フィールドデータを読み出して前記表示装置側に出力することが好適である。
【００１８】
また、前記ＴＶ映像信号は、第１フレーム及び該第１フレームに続く第ｎフレーム（ｎ＞２の自然数）を含み、前記第１フレームは、第１奇数フィールド及び第１偶数フィールドを含み、前記第ｎフレームは、第ｎ奇数フィールド及び第ｎ偶数フィールドを含み、前記制御部は、第１奇数フィールド期間において前記記憶部に前記第１奇数フィールドデータを書込み、第１偶数フィールド期間において前記記憶部から前記第１奇数フィールドデータを読み出して前記表示装置側に出力し、前記第２フレームから第（ｎ−１）フレームまでの各フィールド期間において前記記憶部から前記第１奇数フィールドデータを読み出して前記表示装置側に出力し、かつ、前記第ｎ奇数フィールド期間において前記記憶部に前記第ｎ奇数フィールドデータを書込み、第ｎ偶数フィールド期間において前記記憶部から前記第ｎ奇数フィールドデータを読み出して前記表示装置側に出力することが好適である。
【００１９】
また、本発明は、ＴＶ映像信号を処理して表示装置に表示するための画像信号処理回路であって、前記ＴＶ映像信号の垂直同期信号を入力する入力部と、前記ＴＶ映像信号のうちの偶数フィールドデータを記憶する記憶部と、前記記憶部へのデータの書込み及び読出しを制御する制御部であって、前記垂直同期信号で規定される偶数フィールド期間において偶数フィールドデータを前記記憶部に書込み、かつ、前記偶数フィールド期間に隣接する奇数フィールド期間において前記記憶部から前記偶数フィールドデータを読み出して前記表示装置側に出力する制御部とを有する。
【００２０】
ここで、前記ＴＶ映像信号は、第１フレーム及び該第１フレームに続く第２フレームを含み、前記第１フレームは、第１奇数フィールド及び第１偶数フィールドを含み、前記第２フレームは、第２奇数フィールド及び第２偶数フィールドを含み、前記制御部は、第１偶数フィールド期間において前記記憶部に前記第１偶数フィールドデータを書込み、第２奇数フィールド期間において前記記憶部から前記第１偶数フィールドデータを読み出して前記表示装置側に出力し、かつ、前記第２偶数フィールド期間において前記記憶部に前記第２偶数フィールドデータを書込み、続くフィールド期間において前記記憶部から前記第２偶数フィールドデータを読み出して前記表示装置側に出力することが好適である。
【００２１】
また、前記ＴＶ映像信号は、第１フレーム及び該第１フレームに続く第ｎフレーム（ｎ＞２）を含み、前記第１フレームは、第１奇数フィールド及び第１偶数フィールドを含み、前記第ｎフレームは、第ｎ奇数フィールド及び第ｎ偶数フィールドを含み、前記制御部は、第１偶数フィールド期間において前記記憶部に前記第１偶数フィールドデータを書込み、第２フレームから第ｎフレームの第ｎ奇数フィールドまでの各フィールド期間において前記記憶部から前記第１偶数フィールドデータを読み出して前記表示装置側に出力し、かつ、前記第ｎ偶数フィールド期間において前記記憶部に前記第ｎ偶数フィールドデータを書込み、続くフィールド期間において前記記憶部から前記第ｎ偶数フィールドデータを読み出して前記表示装置側に出力することが好適である。
【００２２】
本発明において、前記記憶部から読み出され出力されたフィールドデータを一次記憶し、前記表示装置に出力する表示用記憶部をさらに有してもよい。
【００２３】
また、本発明は、ＴＶ映像信号を処理して表示装置に表示するための画像信号処理回路であって、前記ＴＶ映像信号のうちの奇数フィールドデータを記憶する第１メモリと、前記第１メモリへのデータの書込み及び読出しを制御する第１プロセッサであって、前記ＴＶ映像信号の垂直同期信号で規定される奇数フィールド期間において前記第１メモリに奇数フィールドデータを書込み、かつ、前記奇数フィールド期間に続く偶数フィールド期間において前記第１メモリから前記奇数フィールドデータを読み出して出力する第１プロセッサと、前記偶数フィールド期間において前記第１メモリから読み出され出力された奇数フィールドデータを記憶する第２メモリと、前記第２メモリへのデータの書込み及び読出しを制御する第２プロセッサであって、前記偶数フィールド期間において前記奇数フィールドデータを前記第２メモリに書込み、かつ、前記偶数フィールドに続く第２奇数フィールド期間において前記偶数フィールド期間に前記第２メモリに書き込まれた前記奇数フィールドデータを読み出して前記表示装置に出力する第２プロセッサとを有する。
【００２４】
また、本発明は、ＴＶ映像信号を処理して表示装置に表示するための画像信号処理回路であって、前記ＴＶ映像信号のうちの偶数フィールドデータを記憶する第１メモリと、前記第１メモリへのデータの書込み及び読出しを制御する第１プロセッサであって、前記ＴＶ映像信号の垂直同期信号で規定される偶数フィールド期間において前記第１メモリに偶数フィールドデータを書込み、かつ、前記偶数フィールド期間に続く奇数フィールド期間において前記第１メモリから前記偶数フィールドデータを読み出して出力する第１プロセッサと、前記奇数フィールド期間において前記第１メモリから読み出され出力された偶数フィールドデータを記憶する第２メモリと、前記第２メモリへのデータの書込み及び読出しを制御する第２プロセッサであって、前記奇数フィールド期間において前記偶数フィールドデータを前記第２メモリに書込み、かつ、前記奇数フィールドに続く第２偶数フィールド期間において前記奇数フィールド期間に前記第２メモリに書き込まれた前記偶数フィールドデータを読み出して前記表示装置に出力する第２プロセッサとを有する。
【００２５】
本発明の画像信号処理回路は、前記回路から出力されたフィールドデータを表示する前記表示装置を備える携帯端末装置に組み込むことができる。
【発明を実施するための最良の形態】
【００２６】
以下、図面に基づき本発明の実施形態について、携帯電話を例にとり説明する。
【００２７】
図１には、ＴＶ映像を表示できる携帯電話機１の要部構成が示されている。なお、携帯電話機１の全体構成は図６に示された従来の携帯電話機と同様であるのでその説明は省略する。
【００２８】
従来においては、ＬＳＩ処理チップ１６に第１ＲＡＭ１６ａ及び第２ＲＡＭ１６ｂの２個のＲＡＭ（フィールドメモリ）を有しているが、本実施形態では第１ＲＡＭ１６ａのみが搭載され、第２ＲＡＭ１６ｂは搭載されていない。第１ＲＡＭ１６ａへのＴＶ映像信号データの書込及び読み出しは、ＬＳＩ処理チップ１６に入力される垂直同期信号Ｖｓｙｎｃに基づいてプロセッサ１６ｃにより制御され、プロセッサ１６ｃはバスを介してＶｓｙｎｃに同期したタイミングでＴＶ映像信号データの書込及び読み出しを制御する。第１ＲＡＭ１６ａは、例えば１ＭＢのメモリ容量を有する。第２ＲＡＭ１６ｂを削減することで、ＬＳＩ処理チップ１６におけるＲＡＭの占有面積を５０％以下に低減でき、これによりＬＳＩ処理チップ１６、さらには携帯電話機１のサイズも縮小され得る。
【００２９】
一方、ＬＣＤコントローラ１８には従来と同様に第３ＲＡＭ１８ａが搭載される。第３ＲＡＭ１８ａへのＴＶ映像信号データの書込及び読み出しはプロセッサ１８ｃにより制御され、プロセッサ１８ｃもＶｓｙｎｃに同期してＴＶ映像信号データの書込及び読み出しを制御し、読み出したＴＶ映像信号データをＬＣＤパネル２０に表示する。ＬＣＤパネル２０は、例えばＱＶＧＡ（横２４０×縦３２０）の解像度を有して横向きにＴＶ画面を表示する。
【００３０】
本実施形態では、ＬＳＩ処理チップ１６は第１ＲＡＭ１６ａのみを有しており、この第１ＲＡＭ１６ａにＴＶ画面を構成する奇数フィールド（ＯＤＤ）あるいは偶数フィールド（ＥＶＥＮ）のいずれかのフィールドのみを書込む。ＯＤＤフィールドのみを書込んだ場合、書込まれたＯＤＤフィールドは第１ＲＡＭ１６ａから読み出されて第３ＲＡＭ１８ａに書込まれ、ＬＣＤパネル２０に表示される。したがって、この場合ＬＣＤパネル２０にはＯＤＤフィールドのみが表示されることになるが、ＬＣＤパネル２０は小型で解像度も大きくないため、視聴者は違和感をほとんど感じることはない。ＱＶＧＡの垂直解像度は２４０程度であり、ＯＤＤフィールドあるいはＥＶＥＮフィールドを構成する２６０本程度の垂直走査信号と略等しく、フィールドのみで画像を構成するのに都合がよい。
【００３１】
ここで、本実施形態における第１ＲＡＭ１６ａ及び第３ＲＡＭ１８ａのデータの書込／読み出しを説明するに際し、まず、その前提となるＯＤＤフィールドあるいはＥＶＥＮフィールドのみを用いたＴＶ映像表示の処理について説明する。この処理は、図７に示された従来の構成、すなわちＬＳＩ処理チップ１６は第１ＲＡＭ１６ａ及び第２ＲＡＭ１６ｂの２個のＲＡＭを備えるシステムでも実行可能な処理である。
【００３２】
図２には、垂直同期信号Ｖｓｙｎｃ、第１ＲＡＭ１６ａ、第２ＲＡＭ１６ｂ、第３ＲＡＭ１８ａ及びＬＣＤパネル２０のタイミングチャートが示されている。従来のタイミングを示す図８に対応するものである。
【００３３】
ＯＤＤ１のフィールド期間においてＯＤＤ１のフィールドデータを第１ＲＡＭ１６ａに書込む。また、第２ＲＡＭ１６ｂからは前のフレーム期間において第２ＲＡＭ１６ｂに書込まれていたＯＤＤ０のフィールドデータを読み出して第３ＲＡＭ１８ａに書込む。
【００３４】
ＯＤＤ１に続くＥＶＥＮ１のフィールド期間では、ＲＡＭに対する書込は行わず、第１ＲＡＭ１６ａからは既に書込まれているＯＤＤ１のフィールドデータを読み出して第３ＲＡＭ１８ａに書込む。一方、第２ＲＡＭ１６ｂに対してはアクセスせず、書込及び読み出しを行わない。
【００３５】
ＥＶＥＮ１に続くＯＤＤ２のフィールド期間においては、ＯＤＤ２のフィールドデータを第２ＲＡＭ１６ｂに書込む。また、第１ＲＡＭ１６ａからは引き続きＯＤＤ１のフィールドデータを読み出して第３ＲＡＭ１８ａに書込む。ＯＤＤ１のフィールド期間で第１ＲＡＭ１６ａに書込まれたＯＤＤ１のフィールドデータは、ＥＶＥＶ１及びＯＤＤ２のフィールド期間について連続して読み出される点に留意されたい。
【００３６】
ＯＤＤ２に続くＥＶＥＮ２のフィールド期間においては、第２ＲＡＭ１６ｂからＯＤＤ２のフィールドデータを読み出して第３ＲＡＭ１８ａに書込む。一方、第１ＲＡＭ１６ａに対してはアクセスせず、書込及び読み出しを行わない。
【００３７】
ＥＶＥＮ２に続くＯＤＤ３のフィールド期間においては、第１ＲＡＭ１６ａにＯＤＤ３のフィールドデータを書込む。また、第２ＲＡＭ１６ｂから引き続きＯＤＤ２のフィールドデータを読み出して第３ＲＡＭ１８ａに書込む。
【００３８】
このように、ＯＤＤフィールドにおいてのみＯＤＤフィールドデータを第１ＡＭ１６ａと第２ＲＡＭ１６ｂに交互に書込み、ＥＶＥＮフィールドにおいてはデータの書込みを行わずに第１ＲＡＭ１６ａあるいは第２ＲＡＭ１６ｂからフィールドデータを読み出すことで、ＯＤＤフィールドデータを順次第３ＲＡＭ１８ａに書込み、ＬＣＤパネル２０に出力することができる。したがって、ＬＣＤパネル２０には１フィールド期間だけ遅れてフィールド１（第１フレームを構成する奇数フィールド）、第２フィールド（第２フレームを構成する奇数フィールド）が順次表示されることになる。
【００３９】
図２に着目すると、ＥＶＥＮ１のフィールド期間において第２ＲＡＭ１６ｂは書込も読み出しも行われておらず、無駄であることが分かる。一方、ＯＤＤ２のフォールド期間においてはＯＤＤ２のフォールドデータを書込む必要があることから、第２ＲＡＭ１６ｂにＯＤＤ２のフィールドデータを書込む、第１ＲＡＭ１６ａから引き続きＯＤＤ１のフィールドデータを読み出している。ところが、ＯＤＤ２のフィールド期間において読み出すべきＯＤＤ１のフィールドデータは既にＥＶＥＮ１のフィールド期間において第１ＲＡＭ１６ａから読み出されて第３ＲＡＭ１８ａに書込まれており、すなわち、ＯＤＤ２のフィールド期間において再度第１ＲＡＭ１６ａから読み出さなくても第３ＲＡＭ１８ａに既に書込まれているフィールドデータを引き続き読み出してＬＣＤパネル２０に表示すればよい。すると、ＯＤＤ２のフィールド期間において第１ＲＡＭ１６ａからＯＤＤ１のフィールドデータを読み出す必要がなくなり、第１ＲＡＭ１６ａにＯＤＤ２のフィールドデータを書込むことができるようになる。このことは、ＯＤＤ２のフィールド期間においても第２ＲＡＭ１６ｂへのアクセスが不要化されることを意味する。
【００４０】
図１に示された本実施形態のメモリ構成は、このような思想に基づいてＬＳＩ処理チップ１６から第２ＲＡＭ１６ｂを削除したものである。
【００４１】
以下、図１のメモリ構成における処理について、図３のタイミングチャートに基づき説明する。
【００４２】
図３には、垂直同期信号Ｖｓｙｎｃ、第１ＲＡＭ１６ａ、第３ＲＡＭ１８ａ及びＬＣＤパネル２０のタイミングチャートが示されている。ＯＤＤ１のフィールド期間において、プロセッサ１６ｃはＬＳＩ処理チップ１６内のＡ／Ｄコンバータによりデジタル信号に変換されたＯＤＤ１のフィールドデータを第１ＲＡＭ１６ａに書込む。
【００４３】
ＯＤＤ１に続くＥＶＥＮ１のフィールド期間においては、プロセッサ１６ｃは第１ＲＡＭ１６ａに記憶されているＯＤＤ１のフィールドデータを読み出してＬＣＤコントローラ１８に出力する。ＬＣＤコントローラ１８のプロセッサ１８ｃは、第１ＲＡＭ１６ａからのＯＤＤ１フィールドデータを第３ＲＡＭ１８ａに書込み、さらにＬＣＤパネル２０に表示する。ＬＣＤパネル２０にはＯＤＤ１フィールド（フィールド１）が表示される。
【００４４】
ＥＶＥＮ１に続くＯＤＤ２のフィールド期間においては、プロセッサ１６ｃはＡ／ＤコンバータからのＯＤＤ２フィールドデータを第１ＲＡＭ１６ａに書込む。一方、このタイミングに同期してＬＣＤコントローラ１８のプロセッサ１８ｃは、第３ＲＡＭ１８ａに既に記憶されているＯＤＤ１フィールドデータを再度読み出してＬＣＤパネル２０に表示する。したがって、ＯＤＤ２のフィールド期間においても、引き続きＬＣＤパネル２０にはＯＤＤ１フィールドが表示されることになる。
【００４５】
ＯＤＤ２に続くＥＶＥＮ２のフィールド期間においては、プロセッサ１６ｃは第１ＲＡＭ１６ａに記憶されているＯＤＤ２のフィールドデータを読み出してＬＣＤコントローラ１８に出力する。ＬＣＤコントローラ１８のプロセッサ１８ｃは、第１ＲＡＭ１６ａからのＯＤＤ２フィールドデータを第３ＲＡＭ１８ａに書込み、さらにＬＣＤパネル２０に表示する。ＬＣＤパネル２０にはＯＤＤ２フィールド（フィールド２）が表示される。
【００４６】
ＥＶＥＮ２に続くＯＤＤ３のフィールド期間においては、プロセッサ１６ｃはＡ／ＤコンバータからのＯＤＤ３のフィールドデータを第１ＲＡＭ１６ａに書込む。このとき、ＬＣＤコントローラ１８のプロセッサ１８ｃは、第３ＲＡＭ１８ａに既に記憶されているＯＤＤ２フィールドデータを再び読み出してＬＣＤパネル２０に表示する。従って、ＯＤＤ３のフィールド期間においても、引き続きＬＣＤパネル２０にはＯＤＤ２フォールドが表示されることになる。
【００４７】
このように、ＬＳＩ処理チップ１６に第１ＲＡＭ１６ａのみを搭載し、ＯＤＤフィールド期間において第１ＲＡＭ１６ａにＯＤＤフィールドデータを書込み、ＥＶＥＮフィールド期間においては第１ＲＡＭ１６ａに記憶されたＯＤＤフィールドデータを読み出して第３ＲＡＭ１８ａに書込むとともに、ＯＤＤフィールドにおいては第３ＲＡＭ１８ａに既に記憶されているＯＤＤフィールドデータを再度読み出すことで、ＬＣＤパネル２０に６０Ｈｚのフィールド周波数でＴＶ映像を表示することができる。
【００４８】
なお、ＬＣＤパネル２０のＴＶ映像を表示する領域は通常のＴＶ受像機と異なり２４０×３２０の縦長画像であるため、横向きにＴＶ画像を表示するためには第１ＲＡＭ１６ａに記憶されたフィールドデータを読み出して第３ＲＡＭ１８ａに書込む際に、横方向に順次記憶されたフィールドデータに対し、縦方向に走査して読み出しＬＣＤパネル２０に供給することで横向きの画面を表示できる。
【００４９】
図２に示されたタイミングチャートでは、ＯＤＤフィールド期間において第１ＲＡＭ１６ａにＯＤＤフィールドデータを書込み、ＬＣＤパネル２０にＯＤＤフィールドのみを表示しているが、もちろんＥＶＥＮフィールド期間において第１ＲＡＭ１６ａにＥＶＥＮフィールドデータを書込み、ＬＣＤパネル２０にＥＶＥＮフィールドのみを表示する構成とすることもできる。
【００５０】
図４には、ＥＶＥＮフィールドのみを表示する場合のタイミングチャートが示されている。ＯＤＤ１に続くＥＶＥＮ１のフィールド期間においてプロセッサ１６ｃはＥＶＥＮ１のフィールドデータを第１ＲＡＭ１６ａに書込む。
【００５１】
ＥＶＥＮ１に続くＯＤＤ２のフィールド期間においては、プロセッサ１６ｃは第１ＲＡＭ１６ａに記憶されたＥＶＥＮ１のフィールドデータを読み出してＬＣＤコントローラ１８に出力する。ＬＣＤコントローラ１８のプロセッサ１８ｃは第１ＲＡＭ１６ａからのＥＶＥＮ１フィールドデータを第３ＲＡＭ１８ａに書込み、さらにＬＣＤパネル２０に表示する。ＬＣＤパネル２０にはＥＶＥＮ１のフィールドが表示される。
【００５２】
ＯＤＤ２に続くＥＶＥＮ２のフィールド期間においては、プロセッサ１６ｃはＥＶＥＮ２のフィールドデータを第１ＲＡＭ１６ａに書込む。このとき、ＬＣＤコントローラ１８のプロセッサ１８ｃは、第３ＲＡＭ１８ａに既に記憶されているＥＶＥＮ１フィールドデータを再び読み出してＬＣＤパネル２０に表示する。したがって、ＬＣＤパネル２０には、引き続きＥＶＥＮ１フィールドが表示されることになる。
【００５３】
図３あるいは図４のタイミングチャートから明らかなように、本実施形態では、各フィールド毎にＬＳＩ処理チップ１６からＬＣＤコントローラ１８にフィールドデータを出力するのではなく、１つおきに出力する。言い換えれば、１フレームに１個の割合でＬＳＩ処理チップ１６からＬＣＤコントローラ１８に画像信号を伝送しており、伝送信号数の削減も可能となっている。
【００５４】
以上、本発明の実施形態について説明したが、本発明はこれに限定されるものではなく種々の変更が可能である。
【００５５】
例えば、本実施形態では各ＯＤＤフィールドにおいてＯＤＤフィールドデータを第１ＲＡＭ１６ａに書込んでいるが、１つあるいは２つおきにＯＤＤフィールドデータを第１ＲＡＭ１６ａに書込むこともできる。動きの早いＴＶ映像信号の場合にはＬＣＤパネル２０に表示されるＴＶ映像の動きのスムーズさが損なわれるが、動きの比較的少ないＴＶ映像信号の場合にはほとんど問題は生じない。
【００５６】
図５には、１つおきにＯＤＤフィールドを第１ＲＡＭ１６ａに書込む場合のタイミングチャートが示されている。ＯＤＤ１のフィールド期間において、プロセッサ１６ｃはＡ／ＤコンバータからのＯＤＤ１フィールドデータを第１ＲＡＭ１６ａに書込む。
【００５７】
ＯＤＤ１に続くＥＶＥＮ１のフィールド期間においては、プロセッサ１６ｃは第１ＲＡＭ１６ａに記憶されているＯＤＤ１のフィールドデータを読み出してＬＣＤコントローラ１８に出力する。ＬＣＤコントローラ１８のプロセッサ１８ｃは、第１ＲＡＭ１６ａからのＯＤＤ１フィールドデータを第３ＲＡＭ１８ａに書込み、さらにＬＣＤパネル２０に表示する。ＬＣＤパネル２０にはＯＤＤ１フィールド（フィールド１）が表示される。
【００５８】
ＥＶＥＮ１に続くＯＤＤ２及びＥＶＥＮ２のフィールド期間においては、プロセッサ１６ｃは第ＲＡＭ１６ａへアクセスせず、書込及び読み出しを行わない。一方、ＬＣＤコントローラ１８のプロセッサ１８ｃは、第３ＲＡＭ１８ａに既に記憶されているＯＤＤ１フィールドデータを繰り返し読み出してＬＣＤパネル２０に表示する。
【００５９】
ＥＶＥＮ２に続くＯＤＤ３のフィールド期間においては、プロセッサ１６ｃはＯＤＤ３フィールドデータを第１ＲＡＭ１６ａに書込む。プロセッサ１８ｃは、引き続き第３ＲＡＭ１８ａに記憶されているＯＤＤ１フィールドデータを読み出してＬＣＤパネル２０に表示する。
【００６０】
図には示されていないが、ＯＤＤ３に続くＥＶＥＮ３のフィールド期間においては、プロセッサ１６ｃは第１ＲＡＭ１６ａに記憶されているＯＤＤ３フィールドデータを読み出してＬＣＤコントローラ１８に出力する。プロセッサ１８ｃは、ＯＤＤ３フィールドデータを第３ＲＡＭ１８ａに書込むとともに、ＬＣＤパネル２０に表示する。このようにして、ＯＤＤ１、ＯＤＤ３、ＯＤＤ５、・・・の各フィールドにおいて第１ＲＡＭ１６ａにフィールドデータが書込まれ、ＬＣＤパネル２０に表示されていく。
【００６１】
ＥＶＥＮフィールドのみを第１ＲＡＭ１６ａに書込み、ＬＣＤパネル２０に表示する場合も同様であり、ＥＶＥＮ１、ＥＶＥＮ３、ＥＶＥＮ５、・・・のみを書込み、ＬＣＤパネル２０に表示することもできる。
【００６２】
プロセッサ１６ｃ及びプロセッサ１８ｃにＴＶ映像の動きの量を表す信号（動きベクトル等）を供給し、プロセッサ１６ｃ及びプロセッサ１８ｃが動きの量に応じて上記のような「飛び越し」を行うか否か、及び飛び越しの量を調整してもよい。動きの大きい場合には図２あるいは図３に示されるように全てのＯＤＤフィールドあるいはＥＶＥＮフィールド毎にデータを書込み、動きの少ない場合に１つおき、あるいは２つおきにデータを書込む等である。ＴＶ映像信号の番組内容を示すコードその他のデータを識別し、番組毎に飛び越しを行うか否かを設定してもよい。ＴＶ番組毎にＴＶ映像の動き量が異なることは当業者には明らかであろう。携帯電話機１に「飛び越し」操作を行うか否かを設定するためのスイッチ乃至ボタンを設け、視聴者（ユーザ）が選択できるように構成してもよい。
【００６３】
本実施形態では、携帯電話機を例にとり説明したが、ＰＤＡ等ＴＶ映像を表示する機能を有する任意の機器に適用することが可能である。
【００６４】
また、本実施形態においては、図１に示されるようにＬＳＩ処理チップ１６が１個のＲＡＭ１６ａを有するとして説明しているが、これはＴＶ映像信号のフィールドデータを記憶するＲＡＭ（フィールドメモリ）が複数個ではなく単一であるとの意味であり、ＬＳＩ処理チップ１６がフィールドデータ以外を記憶するＲＡＭその他を有してもよいことは言うまでもない。
【図面の簡単な説明】
【００６５】
【図１】実施形態のＲＡＭ構成図である。
【図２】各部のタイミングチャート（その１）である。
【図３】各部のタイミングチャート（その２）である。
【図４】各部のタイミングチャート（その３）である。
【図５】各部のタイミングチャート（その４）である。
【図６】ＴＶ映像表示機能付き携帯電話機の全体構成図である。
【図７】従来装置のＲＡＭ構成図である。
【図８】従来装置の各部のタイミングチャートである。
【符号の説明】
【００６６】
１０  ＴＶアンテナ、１２  チューナモジュール、１４  ＲＧＢデコーダ、１６  ＬＳＩ処理チップ、１６ａ  第１ＲＡＭ  １６ｂ  第２ＲＡＭ、１６ｃ  プロセッサ、１８  ＬＣＤコントローラ、１８ａ  第３ＲＡＭ、１８ｃ  プロセッサ、２０  ＬＣＤパネル。
【図１】
2005070678.tif 000003
【図２】
2005070678.tif 000004
【図３】
2005070678.tif 000005
【図４】
2005070678.tif 000006
【図５】
2005070678.tif 000007
【図６】
2005070678.tif 000008
【図７】
2005070678.tif 000009
【図８】
2005070678.tif 000010