(57)【要約】【課題】本発明は単結晶級決定特性を持つ量子点形成を可能にさせて、微細で均一な量子点を形成することができる技術に関するのである。【解決手段】本発明の量子点を用いた非揮発性メモリーの製造方法は所定の素子が形成された基板の上に第１絶縁膜及び第２絶縁膜を順次で形成する段階と、前記第２絶縁膜を蝕刻してハードマスクを形成する段階と、前記ハードマスクが形成された基板の上にシリコーンを蒸着する段階と、前記シリコーンをエチバックに蝕刻して量子点を形成する段階と、前記ハードマスクをとり除く段階と、前記量子点が形成された基板に第３絶縁膜を形成する段階と、前記第３絶縁膜の上に導電体を蒸着してパターン処理してゲートを形成する段階とを含んで成り立つに技術的特徴がある。【選択図】図８
2005197724.tif 000002
【特許請求の範囲】
【請求項１】
所定の素子が形成された基板の上に第１絶縁膜及び第２絶縁膜を順次で形成する段階と；
前記第２絶縁膜を蝕刻してハードマスクを形成する段階と；
前記ハードマスクが形成された基板の上にシリコーンを蒸着する段階と；
前記シリコーンをエチバックに蝕刻して量子点を形成する段階と；
前記ハードマスクをとり除く段階と；
前記量子点が形成された基板に第３絶縁膜を形成する段階と；及び
前記第３絶縁膜の上に導電体を蒸着し、パターン処理してゲートを形成する段階と；
を含むことを特徴とする量子点を用いた非揮発性メモリーの製造方法。
【請求項２】
前記第１絶縁膜は酸化膜であることを特徴とする請求項１に記載の量子点を用いた非揮発性メモリーの製造方法。
【請求項３】
前記第２絶縁膜は窒化膜であることを特徴とする請求項１又は２に記載の量子点を用いた非揮発性メモリーの製造方法。
【請求項４】
前記第２絶縁膜は１００Å乃至５００Åの厚さに形成されることを特徴とする請求項１乃至３の何れかに記載の量子点を用いた非揮発性メモリーの製造方法。
【請求項５】
前記シリコーンは１０Å乃至２００Åの厚さに形成されることを特徴とする請求項１乃至４の何れかに記載の量子点を用いた非揮発性メモリーの製造方法。
【請求項６】
前記第３絶縁膜は熱酸化工程で前記量子点を覆う酸化膜を形成することを特徴とする請求項１乃至５の何れかに記載の非揮発性メモリーの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、量子点を用いた非揮発性メモリーの製造方法に関し、より詳しくは絶縁膜パターンの側壁に形成されたシリコーンを用いてナノサイズに構成された量子点を形成する技術に関する。
【背景技術】
【０００２】
コンピュータのような情報媒体の急速な普及によって半導体装置も飛躍的に発展している。その機能面において、前記半導体装置は高速で動作する同時に大容量の保存能力を持つことが要求される。このような要求に応じて、前記半導体装置は集積度、信頼度及び応答速度などを進める方向に製造技術が発展している。
【０００３】
ディーラムの場合、７０ｎｍ程度のデザインルール（ｄｅｓｉｇｎ  ｒｕｌｅ）を持つ６４ギガ・ディーラム（Ｇｉｇａ  ＤＲＡＭ）が２００８年位に開発される見こみで、３５ｎｍ程度のデザインルールを持つ１テラ・ディーラム（Ｔｅｒａ  ＤＲＡＭ）が２０１４年位に開発される見こみである。
【０００４】
然しながら、前記６４ギガ・ディーラムまたは１テラ・ディーラムは通常の光学リソグラピまたは化学気相蒸着等のような膜の形成方法等ではその製造が難しい。よって、新しい製造方法の研究が進行されている。
【０００５】
前記新しい方法として、電子ビーム（ｅｌｅｃｔｒｏｎ  ｂｅａｍ）を用いた方法またはＸ−レイを用いた方法等が通常のポトリソグラピを取り替える技術として開発が進行されているし、原子層の積層（ａｔｏｍｉｃ  ａｙｅｒ  ｄｅｐｏｓｉｔｉｏｎ）方法等が通常の膜の形成方法を取り替える技術として開発が進行されている。そして、単電子ゲート（ｓｉｎｇｌｅ−ｅｌｅｃｔｒｏｎ  ｇａｔｅ）などに応用が可能なナノメートル等級の量子点を持つ半導体装置に対する研究が進行されている。
【０００６】
前記量子点の製造方法としてはＦＩＢ（Ｆｏｃｕｓｅｄ  Ｉｏｎ  Ｂｅａｍ、以下ＦＩＢ）または電子ビームなどを利用する方法がある。具体的に、前記ＦＩＢまたは電子ビームなどを用いてイオンまたは原子を必要とする部位に打ち入れて量子点を形成する方法である。前記方法は量子点の大きさ、形成位置等の制御が良好である。然しながら、前記方法は生産性に問題があるからコマーシャルで利用するには限界がある。
【０００７】
もう一つの量子点の製造方法には核形成を利用する方法がある。具体的に、前記方法は非晶質の薄膜を形成した後、前記薄膜を対象にして熱処理を遂行する。これによって、前記熱処理によって形成される単結晶を量子点として形成する。前記方法は生産性の観点では有利である。然しながら、前記量子点の大きさ、分布等の制御が難しい。
【０００８】
よって、前記量子点の大きさ、分布等の制御が容易で、経済的に利用可能な量子点を形成するための新しい方法が要求されている。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明はハードマスクのパターンの上にシリコーンを蒸着して、エチバックに蝕刻して形成されたシリコーンの側壁を用いて量子点を形成することで、微細で均一な量子点の形成が可能にできる技術を提供することにその目的がある。
【課題を解決するための手段】
【００１０】
本発明の前記目的は所定の素子が形成された基板の上に第１絶縁膜及び第２絶縁膜を順次に形成する段階と、前記第２絶縁膜を蝕刻してハードマスクを形成する段階と、前記ハードマスクが形成された基板の上にシリコーンを蒸着する段階と、前記シリコーンをエチバックに蝕刻して量子点を形成する段階と、前記ハードマスクをとり除く段階と、前記量子点が形成された基板に第３絶縁膜を形成する段階と、及び前記第３絶縁膜の上に導電体を蒸着し、パターン処理してゲートを形成する段階を含んで構成された量子点を用いた非揮発性メモリーの製造方法によって逹成される。
【発明の効果】
【００１１】
本発明の量子点を用いた非揮発性メモリーの製造方法は、ハードマスクの側面でシリコーンの側壁を形成することで、数乃至数十ナノメートルの大きさの微細な量子点を、それを必要とする位置に、且つ必要な大きさで、均一に形成することができる技術を提供する效果がある。
【発明を実施するための最良の形態】
【００１２】
以下、本発明に係る好ましい実施形態を添付図面を参照しつつ詳細に説明する。
図１乃至図８は本発明によるメモリー製造工程の断面図である。
先ず、図１は所定の素子が形成された基板の上に第１絶縁膜及び第２絶縁膜を順次で形成する段階の断面図である。図に示すように所定の素子が形成された基板（１０）上に第１絶縁膜（１１）及び第２絶縁膜（１２）を順次で形成する。この時、前記第１絶縁膜は熱酸化を用いた酸化膜が望ましくて、第２絶縁膜は窒化物を蒸着することが望ましい。この時、前記第２絶縁膜の厚さは１００Å乃至５００Åが適当である。
【００１３】
次、図２は前記第２絶縁膜を蝕刻してハードマスクを形成する段階の断面図である。図に示すように第２絶縁膜を蝕刻してハードマスク（１２ａ）を形成する。前記ハードマスクの幅は以後形成される量子点の間の幅を決めるので適切な幅を設定して決める。また前記ハードマスクの側面の側壁の状態によって量子点の大きさが変わるので気を付けなければならない。
【００１４】
次、図３は前記ハードマスクが形成された基板の上にシリコーンを蒸着する段階である。前記シリコーン（１３）の厚さは量子点の生成大きさを考慮して蒸着しなければならないのに、望ましくは１０Å乃至２００Åの厚さに蒸着する。
【００１５】
次、図４は前記シリコーンをエチバックに蝕刻して量子点を形成する段階である。前記蒸着されたシリコーンを用いて量子点（１４）を形成するためにエチバックを進行する。この時、前記エチバックの過度蝕刻（Ｏｖｅｒ  ｅｔｃｈ）時間を調節して量子点の大きさを調節することができる。
【００１６】
次、図５は前記ハードマスクをとり除く段階である。図に示すように窒化膜で形成されたハードマスクをとり除く。この時、ハードマスクの側面に形成されたシリコーンが蝕刻されないようにしなければならない。
【００１７】
次、図６は前記量子点が形成された基板に第３絶縁膜を形成する段階である。図に示すように第１絶縁膜の上に形成された量子点が絶縁膜で完全に覆われるようにするために熱酸化工程で第３絶縁膜（１５）を形成する。この時、前記量子点もシリコーンで形成されているから量子点が酸化されて消えないように気を付けながら第３絶縁膜を形成する。この時、下部の第１絶縁膜と熱酸化工程で生成される第３絶縁膜は物理的、化学的に殆ど区別することが不可能であり、同じ膜と見ても良い。
【００１８】
次、図７乃至図８は前記第３絶縁膜の上に導電体を蒸着し、続いてパターン処理してゲートを形成する段階である。第１番目の実施例である図７に示すように、第３絶縁膜の上に導電体１６ａを蒸着してパターン処理することで二つの量子点が一つのゲート１６ａの下に位置するようにできる。以後、不純物イオン注入でソース／ドレーンを形成して量子点を用いた非揮発性メモリーを完成する。第２番目の実施例である図８に示すように導電体を蒸着してパターン処理することで一つのゲート１６ｂに一つの量子点を形成する事もできる。
【図面の簡単な説明】
【００１９】
【図１】図１は、本発明による量子点を用いた非揮発性メモリーの製造方法に於ける一部の工程での断面図である。
【図２】図２は、本発明による量子点を用いた非揮発性メモリーの製造方法に於ける一部の工程での断面図である。
【図３】図３は、本発明による量子点を用いた非揮発性メモリーの製造方法に於ける一部の工程での断面図である。
【図４】図４は、本発明による量子点を用いた非揮発性メモリーの製造方法に於ける一部の工程での断面図である。
【図５】図５は、本発明による量子点を用いた非揮発性メモリーの製造方法に於ける一部の工程での断面図である。
【図６】図６は、本発明による量子点を用いた非揮発性メモリーの製造方法に於ける一部の工程での断面図である。
【図７】図７は、本発明による量子点を用いた非揮発性メモリーの製造方法に於ける一部の工程での断面図である。
【図８】図８は、本発明による量子点を用いた非揮発性メモリーの製造方法に於ける一部の工程での断面図である。
【符号の説明】
【００２０】
１０    基板
１１    第１絶縁膜
１２    第２絶縁膜
１２ａ  ハードマスク
１３    シリコーン
１４    量子点
１５    第３絶縁膜
１６ａ  ゲート
１６ｂ  ゲート
【図１】
2005197724.tif 000003
【図２】
2005197724.tif 000004
【図３】
2005197724.tif 000005
【図４】
2005197724.tif 000006
【図５】
2005197724.tif 000007
【図６】
2005197724.tif 000008
【図７】
2005197724.tif 000009
【図８】
2005197724.tif 000010