(57)【要約】【課題】ＵＸＧＡ，ＱＸＧＡモデルの液晶パネルは画角が大きく、画素数が多く、信号ラインの負荷容量もＸＧＡ等に比べて大きいために、点順次プリチャージ方式を採ったとしても、プリチャージパルスのパルス幅内ではプリチャージ信号電位を十分に書き込むことができない。【解決手段】点順次プリチャージ方式のアクティブマトリクス型液晶表示装置において、プリチャージ回路１４のシフトレジスタ１４１の転送パルスＨ１〜ＨｎそのものをプリチャージパルスＰ１〜Ｐｎ（本例では、２相のプリチャージパルスＰ１，Ｐ１Ｘ〜Ｐ４，Ｐｎ４）として用いることで、プリチャージパルスＰ１〜Ｐｎのパルス幅を広く設定し、当該パルス幅内でプリチャージ信号電位を確実に書き込めるようにする。【選択図】図１
2005208447.tif 000002
【特許請求の範囲】
【請求項１】
電気光学素子を含む画素が行列状に２次元配置されてなる画素アレイ部と、
前記画素アレイ部の画素を行単位で選択する垂直駆動手段と、
前記垂直駆動手段によって選択された行の画素に対して画素単位で映像信号を書き込む水平駆動手段と、
前記水平駆動手段による前記映像信号の書き込みに先立って、あらかじめ所定レベルのプリチャージ信号を画素単位で書き込むプリチャージ手段とを具備し、
前記プリチャージ手段は、
クロック信号に同期して順次転送パルスを出力するシフトレジスタと、
前記プリチャージ信号を入力するプリチャージラインと前記画素アレイ部の垂直画素列ごとに配線された信号ラインとの間に接続され、前記シフトレジスタから順次出力される前記転送パルスに応答して前記プリチャージ信号をサンプリングするプリチャージスイッチ群とを有する
ことを特徴とする表示装置。
【請求項２】
前記プリチャージスイッチ群の各スイッチがＣＭＯＳアナログスイッチからなり、
前記プリチャージ手段は、
前記シフトレジスタから順次出力される前記転送パルスを基に互いに逆相の２相のプリチャージサンプリングパルスを生成する手段と、
前記２相のプリチャージサンプリングパルス相互間の位相を調整し、当該調整後の２相のサンプリングパルスを前記ＣＭＯＳアナログスイッチに与える手段とをさらに有する
ことを特徴とする請求項１記載の表示装置。
【請求項３】
電気光学素子を含む画素が行列状に２次元配置されてなる画素アレイ部と、
前記画素アレイ部の画素を行単位で選択する垂直駆動手段と、
前記垂直駆動手段によって選択された行の画素に対して画素単位で映像信号を書き込む水平駆動手段とを具備し、
前記水平駆動手段による前記映像信号の書き込みに先立って、あらかじめ所定レベルのプリチャージ信号を画素単位で書き込む表示装置の駆動方法であって、
クロック信号に同期して順次転送パルスを出力する第１ステップと、
前記プリチャージ信号を入力するプリチャージラインと前記画素アレイ部の垂直画素列ごとに配線された信号ラインとの間に接続されたプリチャージスイッチ群の各スイッチを、前記第１ステップで順次出力する前記転送パルスによって直接サンプリング駆動する
ことを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置および表示装置の駆動方法に関し、特に電気光学素子を含む画素が行列状に２次元配置されてなる画素アレイ部の選択行の各画素に対して、画素単位で映像信号を書き込むのに先立って、所定レベルのプリチャージ信号を書き込むプリチャージ回路を具備する表示装置および当該表示装置の駆動方法に関する。
【背景技術】
【０００２】
電気光学素子を含む画素が行列状に２次元配置されてなる表示装置、例えば電気光学素子として液晶セルを用いてなる液晶表示装置において、画素の行列状配列の各列ごとに配線されている信号ラインに映像信号を書き込むに当たって、当該映像信号の書き込みによる充放電電流が大きいと、当該充放電電流に起因する縦筋状のノイズが表示画面上に現れることが知られている。
【０００３】
この映像信号の書き込みによる充放電電流をできるだけ抑えるために、画素単位で映像信号を書き込む点順次駆動方式のアクティブマトリクス型液晶表示装置においては、映像信号を信号ラインに書き込むのに先立って、あらかじめ所定レベルのプリチャージ信号を信号ラインへ書き込むためのプリチャージ回路を具備する構成が採られている。
【０００４】
このように、映像信号の信号ラインへの書き込みに先立って、あらかじめプリチャージ信号を書き込んでおくことで、映像信号を書き込む際の信号レベルが小さくて済み、映像信号の書き込み時の充放電電流を抑えることができるため、縦筋状ノイズの発生を抑えることができるのである。このプリチャージ信号の書き込みは、例えば、水平ブランキング期間において映像信号を書き込む画素行ごと（ラインごと）に一括で行われる（以下、この方式を「線順次プリチャージ方式」と呼ぶ）。
【０００５】
ところで、画像表示装置の高画質化・高精細化が進むにつれ、例えば投射型液晶表示装置（液晶プロジェクタ装置）においても、従来のグラフィック表示規格ＳＶＧＡ（Ｈ（水平）：８００×Ｖ（垂直）：６００）や、ＸＧＡ（Ｈ：１０２４×Ｖ：７６８）に対してＵＸＧＡ（Ｈ：１６００×Ｖ：１２００）や、ＱＸＧＡ（Ｈ：２０４８×Ｖ：１５３６）といったモデルの開発が必要となってきている。ここで、投射型液晶表示装置は、電気光学素子を含む画素が行列状に２次元配置されてなる液晶パネル（液晶ライトバルブ）を光スイッチング素子として利用し、液晶ライトバルブ上の画像を投射光学系によってスクリーン上に拡大投影する表示装置である。
【０００６】
このようなグラフィック表示規格ＵＸＧＡ，ＱＸＧＡでは、規格より水平ブランキング期間が、グラフィック表示規格ＸＧＡ等に比べて短くなるため、プリチャージ信号を水平期間に一括で書き込むだけの時間が足りなくなる。すなわち、画素数が多いＵＸＧＡ，ＱＸＧＡの液晶表示装置では、線順次プリチャージ方式のプリチャージ回路を用いると、プリチャージ信号を十分に書き込めないことになる。このため、水平駆動系（水平走査系）と同様に、選択行の各画素に対して画素単位で順番にプリチャージ信号を書き込む点順次プリチャージ方式のプリチャージ回路が用いられている（例えば、特許文献１参照）。
【０００７】
図７は、従来例に係る点順次プリチャージ方式のプリチャージ回路を示すブロック図である。
【０００８】
図７において、シフトレジスタ１０１は、プリチャージスタートパルスＰＳＴが与えられると、当該プリチャージスタートパルスＰＳＴに応答してシフト動作を開始し、当該プリチャージスタートパルスＰＳＴを互いに逆相の２相のプリチャージクロックパルスＰＣＫ，ＰＣＫＸに同期して順次転送し、各転送段から転送パルスＨ１，Ｈ２，……を順に出力する。これら転送パルスＨ１，Ｈ２，……は、ＮＡＮＤ回路１０２−１，１０２−２，……に与えられる。ＮＡＮＤ回路１０２−１，１０２−２，……は、自段の転送パルスＨ１，Ｈ２，……を各一方の入力とし、次段の転送パルスＨ２，Ｈ３，……を各他方の入力とする。
【０００９】
ＮＡＮＤ回路１０２−１，１０２−２，……の各出力パルスは、インバータ１０３−１，１０３−２，……で極性反転されて逆相パルス生成回路１０４−１，１０４−２，……に与えられる。逆相パルス生成回路１０４−１，１０４−２，……は、インバータ１０３−１，１０３−２，……の各単相の出力パルスから、互いに逆相の２相のクロックパルスを生成する。これら２相のクロックパルスは、位相調整回路（ＡＰＣ；Phase Adjust Circuit）１０５−１，１０５−２，…において相互の位相が完全に逆相になるように位相調整されて、互いに逆相の２相のプリチャージ（サンプリング）パルスＰ１，Ｐ１Ｘ，Ｐ２，Ｐ２Ｘ，……としてプリチャージスイッチ１０６−１，１０６−２，……に与えられる。
【００１０】
図８に、プリチャージスタートパルスＰＳＴ、プリチャージクロックパルスＰＣＫ，ＰＣＫＸ、転送パルスＨ１，Ｈ２，Ｈ３，Ｈ４およびプリチャージパルスＰ１，Ｐ１Ｘ，Ｐ２，Ｐ２Ｘ，Ｐ３，Ｐ３Ｘ，Ｐ４，Ｐ４Ｘのタイミング関係を示す。
【００１１】
プリチャージスイッチ１０６−１，１０６−２，……は、例えばＮｃｈトランジスタとＰｃｈトランジスタとが並列接続されたＣＭＯＳアナログスイッチによって構成され、プリチャージパルスＰ１，Ｐ１Ｘ，Ｐ２，Ｐ２Ｘ，……に応答して順次オン（導通）状態になることにより、プリチャージライン１０７を通して入力されるプリチャージ信号Ｐｓｉｇを順次サンプリングして、画素の行列状配列の垂直画素列ごとに配線された信号ライン１０８−１，１０８−２，……を介して選択行の画素に画素単位で順番に書き込む。
【００１２】
【特許文献１】特開２００１−３５６７４０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、ＵＸＧＡ，ＱＸＧＡの液晶表示装置において、点順次プリチャージ方式を採ったとしても、ＵＸＧＡ，ＱＸＧＡモデルの液晶パネルは画角が大きく、画素数が多く、信号ライン１０８−１，１０８−２，……の負荷容量もＸＧＡ等に比べて大きいために、上記構成のプリチャージ回路で生成されるプリチャージパルスＰ１，Ｐ１Ｘ，Ｐ２，Ｐ２Ｘ，……のパルス幅内では信号ライン１０８−１，１０８−２，……にプリチャージ信号電位を十分に書き込むことができないという課題がある。
【００１４】
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、プリチャージ（サンプリング）パルスのパルス幅を従来のプリチャージパルスよりも広くして、信号ラインの負荷容量が大きいパネルにおいてもプリチャージ信号電位を確実に書き込むことができるようにした表示装置およびその駆動方法を提供することにある。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明では、電気光学素子を含む画素が行列状に２次元配置されてなる画素アレイ部と、前記画素アレイ部の画素を行単位で選択する垂直駆動手段と、前記垂直駆動手段によって選択された行の画素に対して画素単位で映像信号を書き込む水平駆動手段とを具備し、前記水平駆動手段による前記映像信号の書き込みに先立って、あらかじめ所定レベルのプリチャージ信号を画素単位で書き込む表示装置において、クロック信号に同期してシフトレジスタから順次転送パルスを出力する一方、前記プリチャージ信号を入力するプリチャージラインと前記画素アレイ部の垂直画素列ごとに配線された信号ラインとの間に接続されたプリチャージスイッチ群の各スイッチを、前記シフトレジスタから順次出力される前記転送パルスによって直接サンプリング駆動する構成となっている。
【００１６】
上記構成の表示装置において、「転送パルスによって直接サンプリング駆動する」とは、シフトレジスタから順次出力される転送パルスそのもの（互いに逆相の転送パルスも含む）をプリチャージ（サンプリング）パルスとして用いて、当該プリチャージパルスによってプリチャージスイッチ群の各スイッチをサンプリング駆動するという意味である。シフトレジスタの転送パルスそのものをプリチャージパルスとして用いることで、シフトレジスタの転送パルスと次段の転送パルスとのＮＡＮＤ（論理積）をとることによって生成していた従来のプリチャージパルスに比べて、パルス幅を広く設定することができる。
【発明の効果】
【００１７】
本発明によれば、シフトレジスタの転送パルスそのものをプリチャージパルスとして用いることで、当該プリチャージパルスのパルス幅を従来のプリチャージパルスよりも広くすることができるため、信号ラインの負荷容量が大きいパネルにおいてもプリチャージ信号電位を確実に書き込むことができる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１９】
図１は、本発明の一実施形態に係る表示装置の構成の概略を示すブロック図である。ここでは、画素の電気光学素子として液晶セルを用いた点順次駆動方式のアクティブマトリクス型液晶表示装置を例に挙げて説明するものとする。図１から明らかなように、本実施形態に係るアクティブマトリクス型液晶表示装置は、画素アレイ部１１、例えば２つの垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４を有する構成となっている。
【００２０】
画素アレイ部１１は、電気光学素子である液晶セルを含む画素２０が、透明絶縁基板、例えば第１のガラス基板（図示せず）上に行列状に２次元配置され、この画素２０のｍ行ｎ列の配列に対して行ごとに走査ライン１５−１〜１５−ｍが配線され、列ごとに信号ライン１６−１〜１６−ｎが配線された構成となっている。第１のガラス基板は、第２のガラス基板と所定の間隙を持って対向配置され、当該第２のガラス基板との間に液晶材料が封止されることによって液晶パネル１７を構成している。
【００２１】
図２は、画素（画素回路）２０の回路構成の一例を示す回路図である。図２から明らかなように、画素２０は、画素トランジスタ、例えばＴＦＴ(Thin Film Transistor;薄膜トランジスタ)２１と、このＴＦＴ２１のドレイン電極に画素電極が接続された液晶セル２２と、ＴＦＴ２１のドレイン電極に一方の電極が接続された保持容量２３とを有する構成となっている。ここで、液晶セル２２は、画素電極とこれに対向して形成される対向電極との間で発生する液晶容量を意味する。
【００２２】
ＴＦＴ２１はゲート電極が走査ライン１５（１５−１〜１５−ｍ）に接続され、ソース電極が信号ライン１６（１６−１〜１６−ｎ）に接続されている。また、例えば、液晶セル２２の対向電極および保持容量２３の他方の電極がコモンライン１８に対して各画素共通に接続されている。そして、液晶セル２２の対向電極には、コモンライン１８を介してコモン電圧（対向電極電圧）Ｖｃｏｍが各画素共通に与えられる。
【００２３】
垂直駆動回路１２Ａ，１２Ｂ、水平駆動回路１３およびプリチャージ回路１４は、例えば、画素アレイ部１１と同じ基板（液晶パネル１７）上に配置され、液晶の駆動に必要な電圧よりも高い正の電源電位ＶＤＤを第１の電源電位とし、例えば接地電位（０［Ｖ］）ＧＮＤを第２の電源電位として動作する。
【００２４】
２つの垂直駆動回路１２Ａ，１２Ｂは、画素アレイ部１１を挟んで左右両側に配置されている。なお、ここでは、画素アレイ部１１の左右両側に垂直駆動回路１２Ａ，１２Ｂを配置するとしたが、１つの垂直駆動回路１２を画素アレイ部１１の左右の一方側にのみ配置する構成を採ることも可能である。垂直駆動回路１２Ａ，１２Ｂは、シフトレジスタやバッファ回路等によって構成されている。
【００２５】
これら垂直駆動回路１２Ａ，１２Ｂにおいて、各シフトレジスタは、垂直スタートパルスＶＳＴに応答してシフト動作を開始し、当該垂直スタートパルスＶＳＴを垂直クロックパルスＶＣＫ（一般的には、互いに逆相のクロックパルスＶＣＫ，ＶＣＫＸ）に同期して順次シフトすることにより、各転送段で転送された転送パルスを走査パルスＶ１〜Ｖｍとして順に出力する。走査パルスＶ１〜Ｖｍは、バッファ回路１２２−１〜１２２−ｍ，１２４−１〜１２４−ｍを介して画素アレイ部１１の走査ライン１５−１〜１５−ｍに与えられることによって画素２０を行単位で選択する。
【００２６】
水平駆動回路１３は、シフトレジスタ１３１、クロック抜き取り回路１３２−１〜１３２−ｎ、逆相パルス生成回路１３３−１〜１３３−ｎ、位相調整回路（ＡＰＣ；Phase Adjust Circuit）１３４−１〜１３４−ｎおよびサンプリングスイッチ１３５−１〜１３５−ｎ等によって構成されており、垂直駆動回路１２Ａ，１２Ｂによって選択された画素行の各画素２０に対して画素単位で映像信号Ｖｓｉｇを書き込む。水平駆動回路１３には液晶パネル１７の外部から、水平走査の基準となる互いに逆相の２相の水平クロックパルスｈｃｋ，ｈｃｋｘと、当該水平クロックパルスｈｃｋ，ｈｃｋｘに同期した２系統のクロックパルス、即ち互いに逆相の２相のクロックパルスｄｃｋ１，ｄｃｋ１ｘおよびクロックパルスｄｃｋ２，ｄｃｋ２ｘとが与えられる。
【００２７】
水平クロックパルスｈｃｋ，ｈｃｋｘは、レベルシフト（Ｌ／Ｓ）回路３１、逆相パルス生成回路３２およびバッファ回路３３を介してシフトレジスタ１３１に供給される。レベルシフト回路３１は、論理レベル（５［Ｖ］程度あるいはそれ以下）の水平クロックパルスｈｃｋ，ｈｃｋｘを、液晶の駆動に必要な振幅電圧の単相のクロックパルスＨＣＫにレベルシフト（レベル変換）する。逆相パルス生成回路３２は、レベルシフト後の単相のクロックパルスＨＣＫから、再度互いに逆相の２相の水平クロックパルスＨＣＫ，ＨＣＫＸを生成する。この逆相パルス生成回路３２としては、後述する逆相パルス生成回路１３３−１〜１３３−ｎと同じ回路構成のものを用いることができる。水平クロックパルスＨＣＫ，ＨＣＫＸは、バッファ回路３３を介してシフトレジスタ１３１に与えられる。
【００２８】
クロックパルスｄｃｋ１，ｄｃｋ１ｘは、水平クロックパルスＨＣＫの立ち上がりタイミングを基準とし、当該水平クロックパルスＨＣＫよりもパルス幅が狭いクロックパルスであり、レベルシフト回路３４およびバッファ回路３５を介してクロック抜き取り回路１３２−１〜１３２−ｎの例えば偶数段目に供給される。レベルシフト回路３４は、論理レベルのクロックパルスｄｃｋ１，ｄｃｋ１ｘを、液晶の駆動に必要な振幅電圧の単相のクロックパルスＤＣＫ１にレベルシフトする。この単相のクロックパルスＤＣＫ１は、バッファ回路３５を介して偶数段目のクロック抜き取り回路１３２−２，１３２−４，……に与えられる。
【００２９】
クロックパルスｄｃｋ２，ｄｃｋ２ｘは、水平クロックパルスＨＣＫＸの立ち上がりタイミングを基準とし、当該水平クロックパルスＨＣＫＸよりもパルス幅が狭いクロックパルスであり、レベルシフト回路３６およびバッファ回路３７を介してクロック抜き取り回路１３２−１〜１３２−ｎの例えば奇数段目に供給される。レベルシフト回路３６は、論理レベルのクロックパルスｄｃｋ２，ｄｃｋ２ｘを、液晶の駆動に必要な振幅電圧の単相のクロックパルスＤＣＫ２にレベルシフトする。この単相のクロックパルスＤＣＫ２は、バッファ回路３７を介して奇数段目のクロック抜き取り回路１３２−１，１３２−３，……に与えられる。
【００３０】
ここで、２相の水平クロックパルスＨＣＫ，ＨＣＫＸと２系統の単相のクロックパルスＤＣＫ１，ＤＣＫ２とを比較した場合、水平クロックパルスＨＣＫ，ＨＣＫＸは、インバータ回路の組み合わせによって構成される逆相パルス生成回路３２において、レベル変換後の単相のクロックパルスＨＣＫから生成されたものであるためタイミング精度が低い（悪い）。これに対して、２系統の単相のクロックパルスＤＣＫ１，ＤＣＫ２の各々は、レベル変換後の単相のクロックパルスＤＣＫ１，ＤＣＫ２そのものであるため、水平クロックパルスＨＣＫ，ＨＣＫＸに比べてタイミング精度が高い。
【００３１】
シフトレジスタ１３１は、単位回路（転送段／シフト段）が画素アレイ部１１の水平画素数ｎだけ縦続接続されてなり、水平スタートパルスＨＳＴに応答してシフト動作を開始し、当該水平スタートパルスＨＳＴを水平クロックパルスＨＣＫ，ＨＣＫＸに同期して順次シフトすることにより、各転送段で転送された転送パルスＨ１〜Ｈｎを順に出力する。転送パルスＨ１〜Ｈｎは、タイミング精度の低い水平クロックパルスＨＣＫ，ＨＣＫＸに同期して生成されたものであるため、水平クロックパルスＨＣＫ，ＨＣＫＸと同様にタイミング精度が低い。これら転送パルスＨ１〜Ｈｎは順次、クロック抜き取り回路１３２−１〜１３２−ｎに与えられる。
【００３２】
クロック抜き取り回路１３２−１〜１３２−ｎにおいて、偶数段目のクロック抜き取り回路１３２−２，１３２−４，……は、シフトレジスタ１３１から順に出力される奇数番目の転送パルスＨ１，Ｈ３，……に同期して、単相のクロックパルスＤＣＫ２を抜き取ってサンプリングパルスＳＰ１，ＳＰ３，……として奇数段目の逆相パルス生成回路１３３−１，１３３−２，……に供給し、奇数段目のクロック抜き取り回路１３２−１，１３２−３，……は、シフトレジスタ１３１から順に出力される偶数番目の転送パルスＨ２，Ｈ４，……に同期して、単相のクロックパルスＤＣＫ１を抜き取ってサンプリングパルスＳＰ２，ＳＰ４，……として偶数段目の逆相パルス生成回路１３３−２，１３３−４，……に供給する。
【００３３】
逆相パルス生成回路１３３−１〜１３３−ｎは、単相のサンプリングパルスＳＰ１〜ＳＰｎから、互いに逆相の２相のサンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰｎ，ＳＰｎＸを生成し、位相調整回路１３４−１〜１３４−ｎに与える。位相調整回路１３４−１〜１３４−ｎは、逆相パルス生成回路１３３−１〜１３３−ｎで生成された２相のサンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰｎ，ＳＰｎＸ相互の位相が完全に逆相になるように、これらサンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰｎ，ＳＰｎＸの位相調整を行う。
【００３４】
図３は、逆相パルス生成回路１３３（１３３−１〜１３３−ｎ）および位相調整回路１３４（１３４−１〜１３４−ｎ）の具体的な構成の一例を示すブロック図である。
【００３５】
図３において、逆相パルス生成回路１３３は、例えば４個のインバータ１１１〜１１４によって構成され、単相のサンプリングパルスＳＰ（ＳＰ１〜ＳＰｎ）をインバータ１１１で位相反転し、この位相反転後のクロックパルスを、インバータ１１２で再度位相反転して単相のサンプリングパルスＳＰと逆相のサンプリングパルスＳＰＸ（Ａ）として出力するとともに、インバータ１１３，１１４で２回位相反転して単相のサンプリングパルスＳＰと逆相のサンプリングパルスＳＰ（Ｂ）として出力する。これら互いに逆相の２相のサンプリングパルスＳＰ，ＳＰＸは、位相調整回路１０４に供給される。
【００３６】
位相調整回路１３４は、逆相パルス生成回路１３３の２つの出力端間、即ちインバータ１１２，１１４の各出力端間に、互いに逆向きに並列接続されてラッチ回路を構成するインバータ１２１，１２２と、インバータ１１２，１１４の各出力端に各入力端が接続されたインバータ１２３，１２４とを有する構成となっている。この位相調整回路１３４は、インバータ１２１，１２２の作用により、一方のラッチ出力パルス（Ｃ）の立ち下がりの位相に対して他方のラッチ出力パルス（Ｄ）の立ち上がりの位相を合わせ、他方のラッチ出力パルス（Ｄ）の立ち下がりの位相に対して一方のラッチ出力パルス（Ｃ）の立ち上がりの位相を合わせることで、クロックパルス（Ｃ），（Ｄ）の位相が完全に逆相になるように、これらクロックパルス（Ｃ），（Ｄ）の位相調整を行う。位相調整後のクロックパルス（Ｃ），（Ｄ）は、インバータ１２３，１２４で位相反転されて、最終的なサンプリングパルスＳＰＸ（Ｅ），ＳＰ（Ｆ）となる。
【００３７】
サンプリングスイッチ１３５−１〜１３５−ｎは、例えばＮｃｈトランジスタとＰｃｈトランジスタとが並列接続されてなるＣＭＯＳアナログスイッチであり、映像信号Ｖｓｉｇを入力する映像ライン１９に各一端側が共通に接続され、各他端側が画素アレイ部１１の信号ライン１６−１〜１６−ｎの各一端にそれぞれ接続されている。これらサンプリングスイッチ１３５−１〜１３５−ｎは、互いに逆相のサンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰｎ，ＳＰｎＸに応答してオン（閉）状態になり、映像ライン１９を通して入力される映像信号Ｖｓｉｇを順次サンプリングすることにより、当該映像信号Ｖｓｉｇを信号ライン１６−１〜１６−ｎに書き込む。すなわち、垂直駆動回路１２Ａ，１２Ｂによって選択された画素行の各画素２０に対して、画素単位で映像信号Ｖｓｉｇを書き込む点順次駆動を実現できる。
【００３８】
図４は、水平スタートパルスＨＳＴ、水平クロックパルスＨＣＫ，ＨＣＫＸ、２系統のクロックパルスＤＣＫ１，ＤＣＫ１ＸおよびＤＣＫ２，ＤＣＫ２Ｘ、転送パルスＨ１〜Ｈ４ならびにサンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰ４，ＳＰ４Ｘのタイミング関係を示すタイミングチャートである。このタイミングチャートから明らかなように、水平クロックパルスＨＣＫ，ＨＣＫＸに同期しかつ転送パルスＨ１〜Ｈ４よりもパルス幅が狭いクロックパルスＤＣＫ１，ＤＣＫ１ＸおよびＤＣＫ２，ＤＣＫ２Ｘを、シフトレジスタ１３１から順に出力される転送パルスＨ１〜Ｈ４に同期して抜き取ってサンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰ４，ＳＰ４Ｘとして順次出力することにより、サンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰ４，ＳＰ４Ｘは相互にパルス波形がオーバーラップしない（ノンオーバーラップ）波形となる。
【００３９】
プリチャージ回路１４は、シフトレジスタ１４１、逆相パルス生成回路１４２−１〜１４２−ｎ、位相調整回路（ＡＰＣ）１４３−１〜１４３−ｎおよびプリチャージスイッチ１４４−１〜１４４−ｎ等によって構成されており、垂直駆動回路１２Ａ，１２Ｂによって選択された画素行の各画素２０に対して、水平駆動回路１３による駆動によって画素単位で映像信号Ｖｓｉｇを書き込むのに先立って、画素単位で所定レベルのプリチャージ信号Ｐｓｉｇを書き込む。プリチャージ回路１４には液晶パネル１７の外部から、水平走査の基準となる互いに逆相の２相のプリチャージクロックパルスｐｃｋ，ｐｃｋｘが与えられる。
【００４０】
プリチャージクロックパルスｐｃｋ，ｐｃｋｘは、レベルシフト（Ｌ／Ｓ）回路３８、逆相パルス生成回路３９およびバッファ回路４０を介してシフトレジスタ１４１に供給される。レベルシフト回路３８は、論理レベル（５［Ｖ］程度あるいはそれ以下）のプリチャージクロックパルスｐｃｋ，ｐｃｋｘを、液晶の駆動に必要な振幅電圧の単相のプリチャージクロックパルスＰＣＫにレベルシフトする。逆相パルス生成回路３９は、図３に示した逆相パルス生成回路１３３と同様に、インバータの組み合わせによって構成され、レベルシフト後の単相のプリチャージクロックパルスＰＣＫから、再度互いに逆相の２相のプリチャージクロックパルスＰＣＫ，ＰＣＫＸを生成する。この２相のプリチャージクロックパルスＰＣＫ，ＰＣＫＸは、バッファ回路４０を介してシフトレジスタ１４１に与えられる。
【００４１】
シフトレジスタ１４１は、単位回路（転送段／シフト段）が画素アレイ部１１の水平画素数ｎだけ縦続接続されてなり、プリチャージスタートパルスＰＳＴに応答してシフト動作を開始し、当該プリチャージスタートパルスＰＳＴをプリチャージクロックパルスＰＣＫ，ＰＣＫＸに同期して順次シフトすることにより、各転送段で転送された転送パルスＨ１〜Ｈｎを順に出力する。これら転送パルスＨ１〜Ｈｎは順次、逆相パルス生成回路１４２−１〜１４２−ｎに与えられる。
【００４２】
逆相パルス生成回路１４２−１〜１４２−ｎは、単相の転送パルスＨ１〜Ｈｎから、互いに逆相の２相のプリチャージ（サンプリング）パルスＰ１，Ｐ１Ｘ〜Ｐｎ，ＰｎＸを生成し、位相調整回路１４３−１〜１４３−ｎに与える。位相調整回路１４３−１〜１４３−ｎは、逆相パルス生成回路１４２−１〜１４２−ｎで生成された２相のプリチャージパルスＰ１，Ｐ１Ｘ〜Ｐｎ，ＰｎＸ相互の位相が完全に逆相になるように、これらプリチャージパルスＰ１，Ｐ１Ｘ〜Ｐｎ，ＰｎＸの位相調整を行う。逆相パルス生成回路１４２−１〜１４２−ｎおよび位相調整回路１４３−１〜１４３−ｎとしては、図３に示す逆相パルス生成回路１３３−１〜１３３−ｎおよび位相調整回路１３４−１〜１３４−ｎと同じ構成のものを用いることができる。
【００４３】
プリチャージスイッチ１４４−１〜１４４−ｎは、例えばＮｃｈトランジスタとＰｃｈトランジスタとが並列接続されてなるＣＭＯＳアナログスイッチであり、所定のプリチャージ信号Ｐｓｉｇを入力するプリチャージライン４１に各一端側が共通に接続され、各他端側が画素アレイ部１１の信号ライン１６−１〜１６−ｎの各他端にそれぞれ接続されている。これらプリチャージスイッチ１４４−１〜１４４−ｎは、互いに逆相のプリチャージパルスＰ１，Ｐ１Ｘ〜Ｐｎ，ＰｎＸに応答してオン状態になり、プリチャージライン４１を通して入力されるプリチャージ信号Ｐｓｉｇを順次サンプリングすることにより、水平駆動回路１３による画素単位での映像信号Ｖｓｉｇの書き込みに先立って、当該プリチャージ信号Ｐｓｉｇを信号ライン１６−１〜１６−ｎに書き込む（点順次プリチャージ方式）。
【００４４】
図５は、プリチャージスタートパルスＰＳＴ、シフトレジスタ１４１の転送パルスＨ１〜Ｈ４および互いに逆相の２相のプリチャージ（サンプリング）パルスＰ１，Ｐ１Ｘ〜Ｐ４，Ｐ４Ｘのタイミング関係を示すタイミングチャートである。このタイミングチャートから明らかなように、シフトレジスタ１４１の転送パルスＨ１〜Ｈ４そのものが、プリチャージパルスＰ１〜Ｐ４（本例では、互いに逆相のプリチャージパルスＰ１，Ｐ１Ｘ〜Ｐ４，Ｐ４Ｘ）として用いられていることがわかる。
【００４５】
上述したように、点順次プリチャージ方式のアクティブマトリクス型液晶表示装置において、プリチャージ回路１４のシフトレジスタ１４１の転送パルスＨ１〜ＨｎそのものをプリチャージパルスＰ１〜Ｐｎ（本例では、２相のプリチャージパルスＰ１，Ｐ１Ｘ〜Ｐ４，Ｐ４Ｘ）として用いることで、シフトレジスタの自段の転送パルスＨｉと次段の転送パルスＨｉ＋１とのＮＡＮＤ（論理積）をとることによって生成していた従来のプリチャージパルスに比べて、パルス幅を広く設定することができる。これにより、例えばグラフィック表示規格ＵＸＧＡ，ＱＸＧＡのモデルなどのように、信号ライン１６−１〜１６−ｎの負荷容量が大きく、書き込み時間を長く必要とする多画素、大型の液晶パネル１７においてもプリチャージ信号Ｐｓｉｇの電位を確実に書き込むことができる。
【００４６】
因みに、水平駆動回路１３では、シフトレジスタ１３１の転送パルスＨ１〜ＨｎそのものをサンプリングパルスＳＰ１〜ＳＰｎとして用いることはできない。何故ならば、図４のタイミングチャートから明らかなように、シフトレジスタ１３１の転送パルスＨ１〜Ｈｎは隣り合う段でオーバーラップしており、当該転送パルスＨ１〜ＨｎそのものをサンプリングパルスＳＰ１〜ＳＰｎとして用いると、隣り合う段（画素列）で同じ映像信号Ｖｓｉｇをサンプリングすることになるため、正常な画像を表示できなくなる。
【００４７】
そのため、図６に示すように、転送パルスＨ１〜Ｈｎがオーバーラップする奇数段と偶数段とでそれぞれ独立な映像ライン１９ｏ，１９ｅを配線して駆動を行うようにしている（図１では、図面の簡略化のため１系統の映像ライン１９として示している）。なお、ここでは、水平方向のＮ個の画素（ドット）を単位としてＮ個のサンプリングスイッチを組とし、１つのサンプリングパルスでＮ個のサンプリングスイッチを同時に駆動することによってＮ画素単位（ユニット(相)単位）で順次書き込みを行うＮドット（例えば、１２ドット、２４ドット、あるいは４８ドット等）同時サンプリング駆動方式の場合を示している。このＮドット同時サンプリング駆動方式も、映像信号Ｖｓｉｇやプリチャージ信号Ｐｓｉｇの書き込みを画素単位で行う点順次駆動方式の概念に含まれるものとする。
【００４８】
具体的には、図６では、例えば、奇数段の映像ライン１９ｏおよび偶数段の映像ライン１９ｅをそれぞれ２４本の集合とし、合計４８本の映像ライン１９ｅ，１９ｏを介して供給される映像信号Ｖｓｉｇを、２４ドットずつ２系統（奇数段および偶数段）に分けて同時にサンプリング（２４ドット＋２４ドット同時サンプリング）して選択行の画素２０に書き込むようにしている。なお、図６では、図面の簡略化のため、サンプリングパルスＳＰ１〜ＳＰｎを単相とし、逆相パルス生成回路１３３−１〜１３３−ｎおよび位相調整回路１３４−１〜１３４−ｎを省略して示している。
【００４９】
さらに、奇数段と偶数段とでそれぞれ独立な映像ライン１９ｏ，１９ｅを配線しただけでは、奇数段の隣り合うサンプリングパルス同士、偶数段の隣り合うサンプリングパルス同士を完全にノンオーバーラップにすることができず、ゴーストが発生してしまうため、転送パルスＨ１〜Ｈｎよりもパルス幅の狭いクロックパルスＤＣＫ１，ＤＣＫ２を抜き取ってサンプリングパルスＳＰ１〜ＳＰｎとして用いることで、奇数段の隣り合うサンプリングパルス同士、偶数段の隣り合うサンプリングパルス同士がオーバーラップしないノンオーバーラップ波形のサンプリングパルスＳＰ１〜ＳＰｎを生成するようにしている。
【００５０】
この水平駆動系に対して、プリチャージ系では、全信号ライン１６−１〜１６−ｎおよび画素２０に対して所望の同一プリチャージ信号電位を書き込むことで、映像信号Ｖｓｉｇの書き込みによる充放電電流をできるだけ抑える、という所期の目的を達成することができるため、隣り合う段でプリチャージパルスＰ１〜Ｐｎがオーバーラップしても何ら問題が起こることはない。
【００５１】
本発明はこの点に着目してなされたものであり、転送パルスＨ１〜ＨｎそのものをプリチャージパルスＰ１〜Ｐｎとして用い、当該転送パルスＨ１〜Ｈｎによって直接プリチャージスイッチ１４４−１〜１４４−ｎを駆動する構成を採ることで、従来技術のように、シフトレジスタ１４１の自段の転送パルスＨｉと次段の転送パルスＨｉ＋１とのＮＡＮＤ（論理積）をとる必要もなく、さらには、水平駆動系のように、奇数段と偶数段とで映像ラインを独立に設ける必要がないし、またクロックパルスＤＣＫ１，ＤＣＫ２の伝送ラインやクロック抜き取り回路１３２−１〜１３２−ｎのようなノンオーバーラップ駆動のための回路構成部を設ける必要がない。したがって、素子数および配線数が少なくて済むため、レイアウト面積も従来技術よりも大きくとることができる。
【００５２】
ただし、プリチャージライン４１を複数系統に分けるのを妨げるものではない。すなわち、プリチャージライン４１をあえて複数系統、例えば奇数段と偶数段、あるいはそれ以上に分けて配線することで、それぞれの配線につく負荷容量を軽減して駆動することも可能である。これにより、仮に、隣り合う段とオーバーラップ駆動することによるノイズ等の影響による画質不良が現れた場合でも、本発明に係る駆動方法での駆動は可能になる。
【００５３】
なお、上記実施形態では、サンプリングスイッチ１３５−１〜１３５−ｎとしてＣＭＯＳアナログスイッチを用いたが、これは一例に過ぎず、ＮｃｈまたはＰｃｈトランジスタのみからなるアナログスイッチを用いることも可能である。この場合には、単相のクロックパルスＤＣＫ１，ＤＣＫ２を抜き取ってそのままサンプリングパルスＳＰ１〜ＳＰｎとして用いれば良いため、逆相パルス生成回路１３３−１〜１３３−ｎおよび位相調整回路１３４−１〜１３４−ｎは不要となる。プリチャージスイッチ１４４−１〜１４４−ｎについても同様であり、転送クロックＨ１〜Ｈｎを単相のプリチャージパルスＰ１〜Ｐｎとして用いることで、逆相パルス生成回路１４２−１〜１４２−ｎおよび位相調整回路１４３−１〜１４３−ｎは不要となる。
【００５４】
また、上記実施形態では、画素の電気光学素子として液晶セルを用いた液晶表示装置に適用した場合を例に挙げて説明したが、本発明はこの適用例に限られるものではなく、画素の電気光学素子として有機ＥＬ(electro luminescence) 素子を用いた有機ＥＬ表示装置など、電気光学素子を含む画素が行列状に２次元配置されてなる表示装置全般に適用可能である。
【産業上の利用可能性】
【００５５】
本実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置は、一般的な映像表示装置として用いることができる他、例えば、投射型液晶表示装置（液晶プロジェクタ装置）において、液晶ライトバルブとして用いることができる。
【図面の簡単な説明】
【００５６】
【図１】本発明の一実施形態に係る点順次駆動方式のアクティブマトリクス型液晶表示装置の構成の概略を示すブロック図である。
【図２】画素回路の構成の一例を示す回路図である。
【図３】逆相パルス生成回路および位相調整回路の具体的な回路構成の一例を示すブロック図である。
【図４】水平スタートパルスＨＳＴ、水平クロックパルスＨＣＫ，ＨＣＫＸ、２系統のクロックパルスＤＣＫ１，ＤＣＫ１ＸおよびＤＣＫ２，ＤＣＫ２Ｘ、転送パルスＨ１〜Ｈ４ならびにサンプリングパルスＳＰ１，ＳＰ１Ｘ〜ＳＰ４，ＳＰ４Ｘのタイミング関係を示すタイミングチャートである。
【図５】プリチャージスタートパルスＰＳＴ、転送パルスＨ１〜Ｈ４およびプリチャージ（サンプリング）パルスＰ１，Ｐ１Ｘ〜Ｐ４，Ｐ４Ｘのタイミング関係を示すタイミングチャートである。
【図６】水平駆動回路のより具体的な構成例を示すブロック図である。
【図７】従来例に係る点順次プリチャージ方式のプリチャージ回路を示すブロック図である。
【図８】従来例の課題の説明に供するタイミングチャートである。
【符号の説明】
【００５７】
１１…画素アレイ部、１２Ａ，１２Ｂ…垂直駆動回路、１３…水平駆動回路、１４…プリチャージ回路、１５，１５−１〜１５−ｍ…走査ライン、１６，１６−１〜１６−ｎ…信号ライン、１７…液晶パネル、１９…映像ライン、２０…画素（画素回路）、２１…ＴＦＴ（薄膜トランジスタ）、２２…液晶セル、２３…保持容量、３１，３４，３６…レベルシフト回路、３２…逆相パルス生成回路、１３１…シフトレジスタ、１３２−１〜１３２−ｎ…クロック抜き取り回路、１３３−１〜１３３−ｎ，１４２−１〜１４２−ｎ…逆相パルス生成回路、１３４−１〜１３４−ｎ，１４３−１〜１４３−ｎ…位相調整回路、１３５−１〜１３５−ｎ…サンプリングスイッチ、１４４−１〜１４４−ｎ…プリチャージスイッチ
【図１】
2005208447.tif 000003
【図２】
2005208447.tif 000004
【図３】
2005208447.tif 000005
【図４】
2005208447.tif 000006
【図５】
2005208447.tif 000007
【図６】
2005208447.tif 000008
【図７】
2005208447.tif 000009
【図８】
2005208447.tif 000010