(57)【要約】【課題】  高速両相出力信号特性の評価を安価に高精度に行なうことを実現する。【解決手段】  テスト回路付ドライバＩＣ１は、差動入力信号Ｉｎ＋、Ｉｎ―が入力され、両相出力信号を差動出力端子Ｏｕｔ＋、Ｏｕｔ―に出力するドライバ段３を有する通信用ドライバＩＣ２と、差動増幅回路１１、１２、フリップフロップ１３、１４、スイッチ１５、接地１６、ｔｅｓｔＮｃｈＭＯＳトランジスタＮ１、Ｎ２、抵抗Ｒ１、Ｒ２、Ｒ３、出力テスト端子Ｏｕｔ  ｔｅｓｔ、リセット端子Ｒｅｓｅｔ、テスト端子Ｔｅｓｔ、電源テスト端子Ｖｃｃ  ｔｅｓｔ、及び基準電位テスト端子Ｖｒｅｆ  ｔｅｓｔを有するテスト回路１０から構成されている。テスト回路１０は、ＮｃｈＭＯＳトランジスタＮ１、Ｎ２がオンした時にだけ動作し、ドライバ段３から出力された両相出力信号特性の評価を行なうために設けられた回路である。【選択図】  図１
2005077254.tif 000002
【特許請求の範囲】
【請求項１】
入力信号が入力される入力手段と、
この入力手段に接続され、両相出力信号を出力するドライバ段と、
このドライバ段に接続される出力手段と、
基準電位が供給される供給手段と、
前記ドライバ段から出力される第１の出力信号が第１の極に入力され、前記基準電位がこの第１の極とは逆極性の第２の極に入力される第１の差動増幅回路と、
前記基準電位が前記第１の極に入力され、前記第１の出力信号とは逆位相の第２の出力信号が前記第２の極に入力される第２の差動増幅回路と、
前記ドライバ段の前記第１の出力と前記第１の差動増幅回路との間に設けられ、テスト信号により開閉動作する第１のトランスファーゲートと、
前記ドライバ段の前記第２の出力と前記第２の差動増幅回路との間に設けられ、前記テスト信号により開閉動作する第２のトランスファーゲートと、
前記第１及び第２の差動増幅回路から出力される単相出力信号が入力され、一方の差動増幅回路から入力される信号の立ち上がり時に、先に入力された他方の差動増幅回路からの信号データを取り込んで、このデータを出力信号として出力する第１のフリップフロップと、
前記第１及び第２の差動増幅回路から出力される単相出力信号が入力され、前記一方の差動増幅回路から入力される信号の立ち下がり時に、先に入力された前記他方の差動増幅回路からの信号データを取り込んで、このデータを出力信号として出力する第２のフリップフロップと、
半導体集積回路の特性測定の際に前記基準電位を変化させながら、前記第１及び第２の差動増幅回路と前記第１及び第２のフリップフロップを動作させて前記ドライバ段から出力される両相出力信号特性を評価する評価手段と、
を具備したことを特徴とする半導体集積回路。
【請求項２】
通常動作の時には前記第１及び第２のトランスファーゲートをオフ状態にして、前記入力手段から入力信号を前記ドライバ段に供給して前記ドライバ段から出力信号を前記出力手段に出力することを特徴とする請求項１記載の半導体集積回路。
【請求項３】
前記第１及び第２のトランスファーゲートは、前記ドライバ段を動作させる場合のオフ時のゲート容量を最小にするようにゲートが最小寸法に形成されていることを特徴とする請求項１又は２記載の半導体集積回路。
【請求項４】
前記第１及び第２の差動増幅回路は、多段に縦続接続されていることを特徴とする請求項１乃至３のいずれか１項記載の半導体集積回路。
【請求項５】
前記両相出力信号特性は、クロスポイント電圧であることを特徴とする請求項１乃至４のいずれか１項記載の半導体集積回路。  
【請求項６】
入力信号が入力される入力手段と、この入力手段に接続され、両相出力信号を出力するドライバ段と、このドライバ段に接続される出力手段と、基準電位が供給される供給手段と、前記ドライバ段から出力される第１の出力信号が第１の極に入力され、前記基準電位がこの第１の極とは逆極性の第２の極に入力される第１の差動増幅回路と、前記基準電位が前記第１の極に入力され、前記第１の出力信号とは逆位相の第２の出力信号が前記第２の極に入力される第２の差動増幅回路と、前記ドライバ段の前記第１の出力と前記第１の差動増幅回路との間に設けられ、テスト信号により開閉動作する第１のトランスファーゲートと、前記ドライバ段の前記第２の出力と前記第２の差動増幅回路との間に設けられ、前記テスト信号により開閉動作する第２のトランスファーゲートと、前記第１及び第２の差動増幅回路から出力される単相出力信号が入力され、一方の差動増幅回路から入力される信号の立ち上がり時に、先に入力された他方の差動増幅回路からの信号データを取り込んで、このデータを出力信号として出力する第１のフリップフロップと、前記第１及び第２の差動増幅回路から出力される単相出力信号が入力され、前記一方の差動増幅回路から入力される信号の立ち下がり時に、先に入力された前記他方の差動増幅回路からの信号データを取り込んで、このデータを出力信号として出力する第２のフリップフロップと、半導体集積回路の特性測定の際に前記基準電位を変化させながら、前記第１及び第２の差動増幅回路と前記第１及び第２のフリップフロップを動作させて前記ドライバ段から出力される両相出力信号特性を評価する評価手段とを具備した半導体集積回路であって、
ウェーハをプローバ装置にセットするステップと、
オンウェーハ状態でプローブカードを用いてテスタから基準電位を供給し、この基準電位を変化させながら前記第１及び第２の差動増幅回路と前記第１及び第２のフリップフロップを動作させて、前記ドライバ段から出力される両相出力信号のクロスポイント電圧を測定し、前記テスタを用いてＤＣ・ＡＣ項目を測定するステップと、
を有することを特徴とする半導体集積回路の評価方法。
【請求項７】
入力信号が入力される入力手段と、
この入力手段に接続され、両相出力信号を出力する複数のドライバ段と、
このドライバ段に接続される出力手段と、
基準電位が供給される供給手段と、
前記ドライバ段から出力される第１の出力信号が第１の極に入力され、前記基準電位がこの第１の極とは逆極性の第２の極に入力される第１の差動増幅回路と、
前記基準電位が前記第１の極に入力され、前記第１の出力信号とは逆位相の第２の出力信号が前記第２の極に入力される第２の差動増幅回路と、
前記複数のドライバ段の出力と前記第１及び第２の差動増幅回路との間に設けられ、前記複数のドライバ段の両相出力信号の内、一つの両相出力信号を選択し、この両相出力信号を前記第１及び第２の差動増幅回路に供給するスイッチと、
前記第１及び第２の差動増幅回路から出力される単相出力信号が入力され、一方の差動増幅回路から入力される信号の立ち上がり時に、先に入力された他方の差動増幅回路からの信号データを取り込んで出力信号として出力する第１のフリップフロップと、
前記第１及び第２の差動増幅回路から出力される単相出力信号が入力され、前記一方の差動増幅回路から入力される信号の立ち下がり時に、先に入力された前記他方の差動増幅回路からの信号データを取り込んで、このデータを出力信号として出力する第２のフリップフロップと、
半導体集積回路の特性測定の際に前記基準電位を変化させながら、前記第１及び第２の差動増幅回路と前記第１及び第２のフリップフロップを動作させて前記ドライバ段から出力される両相出力信号特性を評価する評価手段と、
を具備したことを特徴とする半導体集積回路。
【請求項８】
通常動作の時には前記スイッチをオフ状態にして、前記入力手段から入力信号を前記ドライバ段に供給して前記ドライバ段から出力信号を前記出力手段に出力することを特徴とする請求項７記載の半導体集積回路。
【請求項９】
前記第１及び第２の差動増幅回路は、多段に縦続接続されていることを特徴とする請求項７又は８記載の半導体集積回路。      
【請求項１０】
前記両相出力信号特性は、クロスポイント電圧であることを特徴とする請求項７乃至９のいずれか１項記載の半導体集積回路。
【請求項１１】
入力信号が入力される入力手段と、この入力手段に接続され、両相出力信号を出力する複数のドライバ段と、このドライバ段に接続される出力手段と、基準電位が供給される供給手段と、前記ドライバ段から出力される第１の出力信号が第１の極に入力され、前記基準電位がこの第１の極とは逆極性の第２の極に入力される第１の差動増幅回路と、前記基準電位が前記第１の極に入力され、前記第１の出力信号とは逆位相の第２の出力信号が前記第２の極に入力される第２の差動増幅回路と、前記複数のドライバ段の出力と前記第１及び第２の差動増幅回路との間に設けられ、前記複数のドライバ段の両相出力信号の内、一つの両相出力信号を選択し、この両相出力信号を前記第１及び第２の差動増幅回路に供給するスイッチと、前記第１及び第２の差動増幅回路から出力される単相出力信号が入力され、一方の差動増幅回路から入力される信号の立ち上がり時に、先に入力された他方の差動増幅回路からの信号データを取り込んで出力信号として出力する第１のフリップフロップと、前記第１及び第２の差動増幅回路から出力される単相出力信号が入力され、前記一方の差動増幅回路から入力される信号の立ち下がり時に、先に入力された前記他方の差動増幅回路からの信号データを取り込んで、このデータを出力信号として出力する第２のフリップフロップと、半導体集積回路の特性測定の際に前記基準電位を変化させながら、前記第１及び第２の差動増幅回路と前記第１及び第２のフリップフロップを動作させて前記ドライバ段から出力される両相出力信号特性を評価する評価手段とを具備した半導体集積回路であって、
ウェーハをプローバ装置にセットするステップと、
オンウェーハ状態でプローブカードを用いてテスタから基準電位を供給し、この基準電位を変化させながら前記第１及び第２の差動増幅回路と前記第１及び第２のフリップフロップを動作させて、前記ドライバ段から出力される両相出力信号のクロスポイント電圧を測定し、前記テスタを用いてＤＣ・ＡＣ項目を測定するステップと、
を有することを特徴とする半導体集積回路の評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に係わり、特に、両相出力信号を評価するテスト回路を内蔵した高速及び高周波分野に用いられる半導体集積回路及びその評価方法に関する。
【背景技術】
【０００２】
半導体集積回路の高集積度化、多機能化、高速・高周波化と共に、半導体集積回路から出力される高速信号の信号本数が増大しており、低ＥＭＩ(Electromagnetic  Interference)化、低消費電力化、低ノイズ化を図るために、最近では両相信号を用いる半導体集積回路が増大している。
【０００３】
この両相信号規格には、例えば、データ転送速度１．５Ｍｂｐｓ〜１２ＭｂｐｓのＵＳＢ１．１、データ転送速度１．５Ｍｂｐｓ〜４８０ＭｂｐｓのＵＳＢ２．０、データ転送速度１０Ｍｂｐｓ以上のＬＶＤＳ（Low  Voltage  Differential  Signaling）ＴＩＡ／ＥＩＡ―６４４及びＭ―ＬＶＤＳ  ＴＩＡ／ＥＩＡ―８９９等が提案され、種々の半導体集積回路に採用されている。
【０００４】
この種の半導体集積回路の高速両相出力信号の測定方法としては、図９に示すものが知られている（例えば、特許文献１参照。）。図９は、ウェーハプローバの構成を示す図である。
【０００５】
図９に示すように、この特許文献に開示されたウェーハプローバは、ステージ１１８と、ステージ１１８を垂直方向に移動させる垂直駆動部１１９と、ステージ１１８を水平方向に移動させる水平駆動部１２０と、ステージ１１８上にセットされたウェーハ１２１と、ウェーハ１２１上に形成された半導体集積回路の端子に接触するための複数のプローブ針１２５を備えたプローブカード１２３と、このプローブカード１２３を固定し端子からの信号をテスタ１２８に伝送するテストボード１２４と、テストボード１２４からの信号を伝送するケーブル１２７と、電気信号を半導体集積回路の電源及び入力端子等に供給し、半導体集積回路の出力端子から出力される出力信号を測定するテスタ１２８から構成されている。
【０００６】
一方、高速両相出力信号を高速・高周波用同軸プローブを用いて測定する方法としては、半導体集積回路の出力端子及び接地端子に針あてする方法が知られている（非特許文献１参照。）。
【特許文献１】特開２００３―５９９８７号公報（頁６、図１）
【非特許文献１】カスケード・マイクロテック社、“プローブヘッド”、[online]、［平成１５年６月９日検索］、インターネット<URL；http://www.cmj.co.jp/product/pro-２.htm＞
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したウェーハプローバを用いた高速両相出力信号の測定方法においては、テストボード上の配線長、信号線路と接地間に形成された容量等により、出力端子から出力される第１の出力信号と、この第１の出力信号とは逆位相の第２の出力信号とがアンバランスになり易く高速両相出力信号特性、例えば、両相出力信号のクロスポイント電圧等を正確に測定することが難しいという問題点を有している。
【０００８】
一方、上述した高速・高周波用同軸プローブを用いる方法においては、プローブ内部のインピーダンスの乱れを抑制するために、高速・高周波用同軸プローブは、出力端子に針あてするためのプローブ先端に隣接して接地（グランド）に針あてするためのプローブ先端が設けられているので、出力端子に隣接して片側或いは両側に専用の接地端子が出力端子数或いはその倍の数だけ必要となる。
【０００９】
このため、高価な高速・高周波用同軸プローブの導入が必要となり、合わせて半導体集積回路のチップサイズ増大を招きチップコストが上昇するという問題点を有している。
【００１０】
本発明は、上記問題に鑑みてなされたもので、その目的とするところは、両相出力信号を安価で高精度に評価できるテスト回路を内蔵した高速及び高周波分野に用いられる半導体集積回路及びその評価方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明の一態様の半導体集積回路は、入力信号が入力される入力手段と、この入力手段に接続され、両相出力信号を出力するドライバ段と、このドライバ段に接続される出力手段と、基準電位が供給される供給手段と、前記ドライバ段から出力される第１の出力信号が第１の極に入力され、前記基準電位がこの第１の極とは逆極性の第２の極に入力される第１の差動増幅回路と、前記基準電位が前記第１の極に入力され、前記第１の出力信号とは逆位相の第２の出力信号が前記第２の極に入力される第２の差動増幅回路と、前記ドライバ段の前記第１の出力と前記第１の差動増幅回路との間に設けられ、テスト信号により開閉動作する第１のトランスファーゲートと、前記ドライバ段の前記第２の出力と前記第２の差動増幅回路との間に設けられ、前記テスト信号により開閉動作する第２のトランスファーゲートと、前記第１及び第２の差動増幅回路から出力される単相出力信号が入力され、一方の差動増幅回路から入力される信号の立ち上がり時に、先に入力された他方の差動増幅回路からの信号データを取り込んで、このデータを出力信号として出力する第１のフリップフロップと、前記第１及び第２の差動増幅回路から出力される単相出力信号が入力され、前記一方の差動増幅回路から入力される信号の立ち下がり時に、先に入力された前記他方の差動増幅回路からの信号データを取り込んで、このデータを出力信号として出力する第２のフリップフロップと、半導体集積回路の特性測定の際に前記基準電位を変化させながら、前記第１及び第２の差動増幅回路と前記第１及び第２のフリップフロップを動作させて前記ドライバ段から出力される両相出力信号特性を評価する評価手段とを具備したことを特徴とする。
【００１２】
更に、上記目的を達成するために、本発明の一態様の半導体集積回路の評価方法は、入力信号が入力される入力手段と、この入力手段に接続され、両相出力信号を出力するドライバ段と、このドライバ段に接続される出力手段と、基準電位が供給される供給手段と、前記ドライバ段から出力される第１の出力信号が第１の極に入力され、前記基準電位がこの第１の極とは逆極性の第２の極に入力される第１の差動増幅回路と、前記基準電位が前記第１の極に入力され、前記第１の出力信号とは逆位相の第２の出力信号が前記第２の極に入力される第２の差動増幅回路と、前記ドライバ段の前記第１の出力と前記第１の差動増幅回路との間に設けられ、テスト信号により開閉動作する第１のトランスファーゲートと、前記ドライバ段の前記第２の出力と前記第２の差動増幅回路との間に設けられ、前記テスト信号により開閉動作する第２のトランスファーゲートと、前記第１及び第２の差動増幅回路から出力される単相出力信号が入力され、一方の差動増幅回路から入力される信号の立ち上がり時に、先に入力された他方の差動増幅回路からの信号データを取り込んで、このデータを出力信号として出力する第１のフリップフロップと、前記第１及び第２の差動増幅回路から出力される単相出力信号が入力され、前記一方の差動増幅回路から入力される信号の立ち下がり時に、先に入力された前記他方の差動増幅回路からの信号データを取り込んで、このデータを出力信号として出力する第２のフリップフロップと、半導体集積回路の特性測定の際に前記基準電位を変化させながら、前記第１及び第２の差動増幅回路と前記第１及び第２のフリップフロップを動作させて前記ドライバ段から出力される両相出力信号特性を評価する評価手段とを具備した半導体集積回路であって、ウェーハをプローバ装置にセットするステップと、オンウェーハ状態でプローブカードを用いてテスタから基準電位を供給し、この基準電位を変化させながら前記第１及び第２の差動増幅回路と前記第１及び第２のフリップフロップを動作させて、前記ドライバ段から出力される両相出力信号のクロスポイント電圧を測定し、前記テスタを用いてＤＣ・ＡＣ項目を測定するステップとを有することを特徴とする。
【発明の効果】
【００１３】
本発明によれば、高速両相出力信号特性評価を安価で高精度に行なうことが可能な半導体集積回路及びその評価方法を提供することができる。
【発明を実施するための最良の形態】
【００１４】
以下本発明の実施例について図面を参照しながら説明する。
【実施例１】
【００１５】
まず、本発明の実施例１に係わる半導体集積回路について、図面を参照して説明する。図１はテスト回路付ドライバＩＣを示す回路構成図である。
【００１６】
図１に示すように、テスト回路付ドライバＩＣ１は、差動入力信号Ｉｎ＋、Ｉｎ―が入力され、両相出力信号を差動出力端子Ｏｕｔ＋、Ｏｕｔ―に出力するドライバ段３を有する通信用ドライバＩＣ２と、差動増幅回路１１、１２、フリップフロップ１３、１４、スイッチ１５、接地１６、ＮｃｈＭＯＳトランジスタＮ１、Ｎ２、抵抗Ｒ１、Ｒ２、Ｒ３、出力テスト端子Ｏｕｔ  ｔｅｓｔ、リセット端子Ｒｅｓｅｔ、テスト端子Ｔｅｓｔ、電源テスト端子Ｖｃｃ  ｔｅｓｔ、及び基準電位テスト端子Ｖｒｅｆ  ｔｅｓｔを有するテスト回路１０から構成されている。
【００１７】
テスト回路１０は、トランスファーゲートトランジスタであるＮｃｈＭＯＳトランジスタＮ１、Ｎ２がオンした時にだけ動作し、ドライバ段３から出力された両相出力信号特性評価を行なうために設けられた回路であり、通信用ドライバＩＣ２を通常使用する時にはＮｃｈＭＯＳトランジスタＮ１、Ｎ２がオフして動作しない。そして、差動増幅回路１１、１２、フリップフロップ１３、１４、及びスイッチ１５は、通信用ドライバＩＣ２の電源とは別に設けられた電源テスト端子Ｖｃｃ  Ｔｅｓｔから電源供給されている。
【００１８】
ＮｃｈＭＯＳトランジスタＮ１は、ドライバ段３の第１の出力と差動増幅回路
１２の間に設けられ、ＮｃｈＭＯＳトランジスタＮ２は、ドライバ段３の第１の出力とは逆位相の第２の出力と差動増幅回路１１の間に設けられている。
【００１９】
ＮｃｈＭＯＳトランジスタＮ１、Ｎ２は、テスト端子Ｔｅｓｔから供給される信号でオン・オフし、そのゲートは高抵抗を有する抵抗Ｒ１、Ｒ２を介してテスト端子Ｔｅｓｔにそれぞれ接続され、テスト端子Ｔｅｓｔは抵抗Ｒ３を介して接地１６に接続されている。
【００２０】
ここで、ＮｃｈＭＯＳトランジスタＮ１、Ｎ２は、通信用ドライバＩＣ２を動作させる場合のオフ時におけるゲート容量の影響を小さくするため、また、テスト回路１０を動作させる場合のオン時におけるオン抵抗を小さくするために、ゲートを最小寸法で形成するのが好ましい。
【００２１】
差動増幅回路１１は、ドライバ段３から出力された出力信号Ｄ２が＋側（第１の極）に入力され、基準電位テスト端子Ｖｒｅｆ  ｔｅｓｔから供給された信号（基準電位Ｖｒｅｆ）が―側（第２の極）に入力されて、出力信号Ｄ２が基準電位Ｖｒｅｆよりも高い時にはＨｉｇｈ  Ｌｅｖｅｌの信号が、出力信号Ｄ２が基準電位Ｖｒｅｆよりも低い時にはＬｏｗ  Ｌｅｖｅｌの信号がそれぞれ出力信号Ｄ４として出力されるコンパレータ（比較器）である。
【００２２】
一方、差動増幅回路１２は、ドライバ段３から出力された出力信号Ｄ１が―側（第２の極）に入力され、基準電位テスト端子Ｖｒｅｆ  ｔｅｓｔから供給された信号（基準電位Ｖｒｅｆ）が＋側（第１の極）に入力されて、出力信号Ｄ１が基準電位Ｖｒｅｆよりも高電位の時にはＬｏｗ  Ｌｅｖｅｌの信号が、出力信号Ｄ１が基準電位Ｖｒｅｆよりも低電位の時にはＨｉｇｈ  Ｌｅｖｅｌの信号がそれぞれ出力信号Ｄ３として出力されるコンパレータ（比較器）である。
【００２３】
この基準電位Ｖｒｅｆは、外部、例えば、テスタから基準電位テスト端子Ｖｒｅｆ  ｔｅｓｔに供給された信号を用いる。
【００２４】
フリップフロップ１３、１４は、差動増幅回路１２から出力された出力信号Ｄ３がＳ（セット）に入力され、リセット端子Ｒｅｓｅｔからの信号がＲ（リセット）に入力され、差動増幅回路１１から出力された出力信号Ｄ４がフリップフロップ１３のＣＬＫ及びフリップフロップ１４のＣＬＫＮに入力される。
【００２５】
そして、フリップフロップ１３は、差動増幅回路１１から出力された出力信号Ｄ４がＬｏｗ  ＬｅｖｅｌからＨｉｇｈ  Ｌｅｖｅｌになる立ち上がり時に、先にＳ（セット）に入力された信号を取り込み、このデータ信号を出力信号Ｄ６として出力するＲＳ型フリップフロップである。
【００２６】
一方、フリップフロップ１４は、差動増幅回路１１から出力された出力信号Ｄ４がＨｉｇｈ  ＬｅｖｅｌからＬｏｗ  Ｌｅｖｅｌになる立ち下がり時に、先にＳ（セット）に入力された信号を取り込み、このデータ信号を出力信号Ｄ６として出力するＲＳ型フリップフロップである。
【００２７】
スイッチ１５は、フリップフロップ１３から出力された出力信号Ｄ６、及びフリップフロップ１４から出力された出力信号Ｄ５が入力され、そのいずれか一方を選択して出力テスト端子Ｏｕｔ  ｔｅｓｔに出力するＤＰＳＴ  ＳＷ（Double  Pole  Single  Throw  Switch）である。
【００２８】
次に、テスト回路付ドライバＩＣ１を構成する差動増幅回路について、図２を用いて説明する。図２はテスト回路付ドライバＩＣ１を構成する差動増幅回路１１及び１２を示す具体的回路図である。
【００２９】
図２に示すように、差動増幅回路１１、１２は、NｃｈＭＯＳトランジスタＮ３、Ｎ４と、電源ＶｃｃとＮｃｈＭＯＳトランジスタＮ３のドレイン間に設けられたゲート接地ＰｃｈＭＯＳトランジスタＰ１と、電源ＶｃｃとＮｃｈＭＯＳトランジスタＮ４間に設けられ、ゲートがＰｃｈＭＯＳトランジスタＰ１のゲートに接続されたＰｃｈＭＯＳトランジスタＰ２と、ＮｃｈＭＯＳトランジスタＮ３、Ｎ４のソースと接地（グランド）１６間に設けられたＮｃｈＭＯＳトランジスタＮ５及び抵抗Ｒ４から構成されている。
【００３０】
そして、ＰｃｈＭＯＳトランジスタＰ１、Ｐ２は、定電流回路（カレントミラー型）として動作し、ＮｃｈＭＯＳトランジスタＮ５は、バイアス電位Ｖｂにより動作を制御される。
【００３１】
差動増幅回路１１は、ドライバ段３の出力信号Ｄ２が差動入力対をなす一方のＮｃｈＭＯＳトランジスタＮ３のゲート（＋側）に入力され、基準電位テスト端子Ｖｒｅｆ  ｔｅｓｔから供給される基準電圧Ｖｒｅｆが差動入力対をなす他方のＮｃｈＭＯＳトランジスタＮ４のゲート（―側）に入力され、出力信号Ｄ４はＰｃｈＭＯＳトランジスタＰ２及びＮｃｈＭＯＳトランジスタＮ４間から出力される。
【００３２】
一方、差動増幅回路１２は、ドライバ段３の出力信号Ｄ１が差動入力対をなす他方のＮｃｈＭＯＳトランジスタＮ４のゲート（―側）に入力され、基準電位テスト端子Ｖｒｅｆ  ｔｅｓｔから供給される基準電圧Ｖｒｅｆが差動入力対をなす一方のＮｃｈＭＯＳトランジスタＮ３のゲート（＋側）に入力され、出力信号Ｄ３はＰｃｈＭＯＳトランジスタＰ２及びＮｃｈＭＯＳトランジスタＮ４間から出力される。
【００３３】
ここで、差動増幅回路１１、１２では、基準電位Ｖｒｅｆを可変することにより出力信号特性を制御している。このため、差動増幅回路に入力される入力信号が高速信号の場合を考慮して、差動増幅回路を構成するＭＯＳトランジスタには、遮断周波数（ｆｔ）の高い高性能のトランジスタを用いるのがよく、出力信号Ｄ１及びＤ２と基準電位Ｖｒｅｆの電圧差少ない場合（入力感度小）や出力特性等
を考慮して、差動増幅回路を１段構成から複数段の縦続接続構成にしてもよい。
【００３４】
そして、差動増幅回路を構成するトランジスタをＭＯＳトランジスタの代わりにバイポーラトランジスタを用いてもよく、定電流回路を構成するＰｃｈＭＯＳトランジスタＰ１、Ｐ２の代わりに抵抗を用いてもよい。
【００３５】
次に、テスト回路の入力信号及び出力信号のタイミングチャートについて、基準電圧Ｖｒｅｆを変化させた場合の出力信号について図３乃至５を用いて具体的に説明する。
【００３６】
図３乃至５は、テスト回路の入力信号及び出力信号のタイミングチャートである。ここでは、両相出力信号の信号波形の立ち上がり及び立ち下りが良好か、波形にオーバーシュート及びアンダーシュート（リンギング）が有るかの判断レベルとなる通信用ドライバＩＣ２の重要特性の一つである両相出力信号波形のクロスポイント電圧Ｖｃｒｓを差動増幅回路１１、１２に入力するＤＣ電圧である基準電圧Ｖｒｅｆを変化させることにより測定している。
【００３７】
そして、テスト回路１０のテストを開始する前に、リセット端子Ｒｅｓｅｔからの信号により、フリップフロップ１３、１４の出力レベルをＬｏｗ  Ｌｅｖｅｌに設定しておく。
【００３８】
図３に示すように、基準電圧Ｖｒｅｆ条件が、Ｖｒｅｆ＞１番目のクロスポイント電圧Ｖｃｒｓ１、Ｖｒｅｆ＞２番目のクロスポイント電圧Ｖｃｒｓ２の場合には、まず、ドライバ段３の出力信号Ｄ１がＨｉｇｈ  Ｌｅｖｅｌから基準電位Ｖｒｅｆ以下になると、差動増幅回路１２の出力信号Ｄ３がＬｏｗ  ＬｅｖｅｌからＨｉｇｈ  Ｌｅｖｅｌに変化する。続いて、ドライバ段３の出力信号Ｄ２がＬｏｗ  Ｌｅｖｅｌから基準電位Ｖｒｅｆ以上になると、差動増幅回路１１の出力信号Ｄ４がＬｏｗ  ＬｅｖｅｌからＨｉｇｈ  Ｌｅｖｅｌに変化する（第１のクロスポイント電圧Ｖｃｒｓ１付近で）。
【００３９】
そして、Ｈｉｇｈ  Ｌｅｖｅｌの出力信号Ｄ３がフリップフロップ１３のＳ（セット）に入力されてから、出力信号Ｄ４がＬｏｗ  ＬｅｖｅｌからＨｉｇｈ  Ｌｅｖｅｌに変化（立ち上がり）し、その信号がＣＬＫに入力されて、フリップフロップ１３から出力される出力信号Ｄ６は、Ｌｏｗ  ＬｅｖｅｌからＨｉｇｈ  Ｌｅｖｅｌに変化する（第１のクロスポイント電圧Ｖｃｒｓ１付近で）。
【００４０】
一方、フリップフロップ１４から出力される出力信号Ｄ５は、出力信号Ｄ４がＨｉｇｈ  ＬｅｖｅｌからＬｏｗ  Ｌｅｖｅｌに変化（立ち下がり）する信号がＣＬＫＮに入力されてから、先にＳ（セット）に入力されたＨｉｇｈ  Ｌｅｖｅｌの出力信号Ｄ３を取りこんでＬｏｗ  ＬｅｖｅｌからＨｉｇｈ  Ｌｅｖｅｌに変化する（第２のクロスポイント電圧Ｖｃｒｓ２付近で）。
【００４１】
図４に示すように、基準電圧Ｖｒｅｆ条件が、Ｖｒｅｆ＜Ｖｃｒｓ１、Ｖｒｅｆ＜Ｖｃｒｓ２の場合には、まず、ドライバ段３の出力信号Ｄ２がＬｏｗ  Ｌｅｖｅｌから基準電位Ｖｒｅｆ以上になると、差動増幅回路１１の出力信号Ｄ４がＬｏｗ  ＬｅｖｅｌからＨｉｇｈ  Ｌｅｖｅｌに変化する。続いて、ドライバ段３の出力信号Ｄ１がＨｉｇｈ  Ｌｅｖｅｌから基準電位Ｖｒｅｆ以下になると、差動増幅回路１２の出力信号Ｄ３がＬｏｗ  ＬｅｖｅｌからＨｉｇｈ  Ｌｅｖｅｌに変化する（第１のクロスポイント電圧Ｖｃｒｓ１付近で）。
【００４２】
そして、フリップフロップ１３から出力される出力信号Ｄ６は、出力信号Ｄ４がＬｏｗ  ＬｅｖｅｌからＨｉｇｈ  Ｌｅｖｅｌに変化（立ち上がり）し、その信号がＣＬＫに入力されてから、先にＳ（セット）に入力されたＬｏｗ  Ｌｅｖｅｌの出力信号Ｄ３を取りこむので信号レベルは変化しない（Ｌｏｗ  Ｌｅｖｅｌのまま）。
【００４３】
一方、フリップフロップ１４から出力される出力信号Ｄ５は、出力信号Ｄ４がＨｉｇｈ  ＬｅｖｅｌからＬｏｗ  Ｌｅｖｅｌに変化（立ち下がり）し、この信号がＣＬＫＮに入力されてから、先にＳ（セット）に入力されたＬｏｗ  Ｌｅｖｅｌの出力信号の出力信号Ｄ３を取りこむので信号レベルは変化しない（Ｌｏｗ  Ｌｅｖｅｌのまま）。
【００４４】
図５に示すように、基準電圧Ｖｒｅｆ条件が、Ｖｒｅｆ＞Ｖｃｒｓ１、Ｖｒｅｆ＜Ｖｃｒｓ２の場合には、まず、ドライバ段３の出力信号Ｄ１がＨｉｇｈ  Ｌｅｖｅｌから基準電位Ｖｒｅｆ以下になると、差動増幅回路１２の出力信号Ｄ３がＬｏｗ  ＬｅｖｅｌからＨｉｇｈ  Ｌｅｖｅｌに変化する。続いて、ドライバ段３の出力信号Ｄ２がＬｏｗ  Ｌｅｖｅｌから基準電位Ｖｒｅｆ以上になると、差動増幅回路１１の出力信号Ｄ４がＬｏｗ  ＬｅｖｅｌからＨｉｇｈ  Ｌｅｖｅｌに変化する（第１のクロスポイント電圧Ｖｃｒｓ１付近で）。
【００４５】
そして、Ｈｉｇｈ  Ｌｅｖｅｌの出力信号Ｄ３がフリップフロップ１３のＳ（セット）に入力されてから、出力信号Ｄ４がＬｏｗ  ＬｅｖｅｌからＨｉｇｈ  Ｌｅｖｅｌに変化（立ち上がり）し、この信号がＣＬＫに入力されて、フリップフロップ１３から出力される出力信号Ｄ６は、Ｌｏｗ  ＬｅｖｅｌからＨｉｇｈ  Ｌｅｖｅｌに変化する（第１のクロスポイント電圧Ｖｃｒｓ１付近で）。
【００４６】
一方、フリップフロップ１４から出力される出力信号Ｄ５は、Ｈｉｇｈ  ＬｅｖｅｌからＬｏｗ  Ｌｅｖｅｌに変化した出力信号Ｄ３がフリップフロップ１４のＳ（セット）に入力されてから、出力信号Ｄ４がＨｉｇｈ  ＬｅｖｅｌからＬｏｗ  Ｌｅｖｅｌに変化（立ち下がり）し、この信号がＣＬＫＮに入力されるので、信号レベルはＬｏｗ  Ｌｅｖｅｌのままで変化しない（第２のクロスポイント電圧Ｖｃｒｓ２付近で）。
【００４７】
図３乃至５のタイミングチャートから、Ｖｒｅｆ＞Ｖｃｒｓの領域ではフリップフロップ１３、１４の出力信号はＬｏｗ  ＬｅｖｅｌからＨｉｇｈ  Ｌｅｖｅｌに変化し、Ｖｒｅｆ＜Ｖｃｒｓの領域では、Ｌｏｗ  Ｌｅｖｅｌのままであり、フリップフロップ１３、１４の出力信号がＨｉｇｈ  ＬｅｖｅｌからＬｏｗ  Ｌｅｖｅｌに変化する基準電位Ｖｒｅｆの値がクロスポイント電圧Ｖｃｒｓである。このことから、ＤＣ電圧である基準電位Ｖｒｅｆを変化させることにより両相出力信号のクロスポイント電圧Ｖｃｒｓを正確に測定できることがわかる。
【００４８】
そして、両相出力信号のクロスポイント電圧ＶｃｒｓがＶｒｅｆ＞Ｖｃｒｓ１、Ｖｒｅｆ＜Ｖｃｒｓ２と異なる場合でも基準電位Ｖｒｅｆを変化させることによりそれぞれのクロスポイント電圧Ｖｃｒｓの値を正確に測定できることがわかる。
【００４９】
次に、上記構成のテスト回路付ドライバＩＣ１におけるオンウェーハ特性評価を行なう場合について説明する。
【００５０】
まず、上記構成のテスト回路付ドライバＩＣ１をどのように動作させて測定するのかを図６を用いて概略説明し、その後図７を用いて具体的に説明する。
【００５１】
図６は、テスト回路付ドライバＩＣ１のテストボードを用いたオンウェーハ評価方法を示す斜視図、図７はテスト回路付ドライバＩＣ１のオンウェーハ評価を示す動作ステップである。
【００５２】
図６に示すように、テスト回路付ドライバＩＣ１のオンウェーハ評価方法では、テストボード２４は、ウェーハ２１上に形成されている通信用ドライバＩＣ２のチップ２２の端子２３に針あてするためのプローバ針２５と、ケーブル２７に接続するためのケーブルコネクタ２６を備え、テスタ２８は、ケーブルコネクタ２６によりテストボード２４と接続されている。
【００５３】
そして、このテストボード２４を用いて、通信用ドライバＩＣ２の端子２３に針あてする。ここで、出力端子以外の端子には、テスタ２８から電圧及び信号が供給され、各端子の状態がモニターできるようになっている。一方、出力端子から出力された信号は、ケーブルコネクタ２６、ケーブル２７を介してテスタ２８に送信される。
【００５４】
図７に示すように、テスト回路付ドライバＩＣ１のオンウェーハ評価を示す動作ステップでは、まず、高耐圧ＭＯＳ内蔵ＣＭＯＳプロセスを用いて製造されたテスト回路付ドライバＩＣ１のチップが形成された８インチシリコンウェーハ２１をプローバ装置のステージ上にセットする（ステップＳ１）。
【００５５】
次に、プローバ装置にテストボード２４を装着して、テスタ２８から出力端子以外の端子に電圧及び信号を供給する。そして、テスタ２８から基準電位テスト端子Ｖｒｅｆ  ｔｅｓｔを介して基準電位Ｖｒｅｆを差動増幅回路１１、１２に入力する。続いて、ＤＣ電圧である基準電圧Ｖｒｅｆを変化させてフリップフロップ１３、１４から出力される信号がＨｉｇｈ  Ｌｅｖｅｌ或いはＬｏｗ  Ｌｅｖｅｌを判断することにより両相出力信号のクロスポイント電圧Ｖｃｒｓを測定する（ステップＳ２）。
【００５６】
そして、このクロスポイント電圧Ｖｃｒｓが所定の条件を満足するかの判定を行なう（ステップＳ３）。所定の条件を満足しない場合には、このチップにインクにて不良表示用のマーキングをする（ステップＳ６）。一方、所定の条件を満足する場合には、テスタ２８を用いて通信用ドライバＩＣ２のＤＣ・ＡＣテストを行なう。ＤＣ・ＡＣテスト方法としては、一般的に採用されている方法と同様なものを用いる（ステップＳ４）。
【００５７】
次に、このＤＣ・ＡＣテストが所定の条件を満足するかの判定を行なう（ステップＳ５）。所定の条件を満足しない場合には、このチップにインクにて不良表示用のマーキングをする（ステップＳ６）。一方、所定の条件を満足する場合には、
そのまま良品チップとして払い出される。
【００５８】
上述したように、実施例１の半導体集積回路では、ＮｃｈＭＯＳトランジスタＮ１、Ｎ２と、差動増幅回路１１、１２と、フリップフロップ１３、１４と、スイッチ１５から構成されるテスト回路が、ＮｃｈＭＯＳトランジスタＮ１、Ｎ２がオンした場合に動作し、テスタ２８から供給されるＤＣ電圧である基準電圧Ｖｒｅｆを変化させることにより、通信用ドライバＩＣのドライバ段３から出力される両相出力信号のクロスポイント電圧Ｖｃｒｓを正確に測定することができる。
【００５９】
そして、高周波同軸プローブ、専用高周波信号及び接地端子、及び高価な高速・高周波測定機器を用いることなく、オンウェーハ状態での通信用ドライバＩＣ２の重要特性項目であるクロスポイント電圧Ｖｃｒｓを安価に正確に測定できるので、チップのテストコストを低減できる。
【００６０】
更に、ＤＣ・ＡＣテスト前にクロスポイント電圧Ｖｃｒｓを測定しているので、測定時間及び測定精度を要求されるＡＣテストの測定時間を削減でき、且つＡＣ歩留低下を抑制できる。従って、チップコストを従来よりも低減できる。
【実施例２】
【００６１】
次に、本発明の実施例２に係わる半導体集積回路について、図面を参照して説明する。図８はテスト回路付ドライバＩＣを示す回路構成図である。
【００６２】
以下、本実施例において、実施例１と同一構成部分には、同一符号を付してその部分の説明は省略し、異なる構成部分のみ説明する。
【００６３】
図８に示すように、テスト回路付ドライバＩＣ１ａは、差動入力信号Ｉｎ＋１及びＩｎ―１が入力され、両相出力信号を差動出力端子Ｏｕｔ＋１、Ｏｕｔ―１に出力するドライバ段３ａ、差動入力信号Ｉｎ＋２及びＩｎ―２が入力され、両相出力信号を差動出力端子Ｏｕｔ＋２、Ｏｕｔ―２に出力するドライバ段３ｂ、差動入力信号Ｉｎ＋ｎ及びＩｎ―ｎが入力され、両相出力信号を差動出力端子Ｏｕｔ＋ｎ、Ｏｕｔ―ｎに出力するドライバ段３ｎをｎ個有する通信用ドライバＩＣ２ａと、差動増幅回路１１、１２、フリップフロップ１３、１４、スイッチ１５、１５ａ、出力テスト端子Ｏｕｔ  ｔｅｓｔ、リセット端子Ｒｅｓｅｔ、電源テスト端子Ｖｃｃ  ｔｅｓｔ、及び基準電位テスト端子Ｖｒｅｆ  ｔｅｓｔを有するテスト回路１０ａから構成されている。
【００６４】
テスト回路１０ａは、電源テスト端子Ｖｃｃ  ｔｅｓｔから電源が供給されてスイッチ１５ａが機能する時にだけ動作し、ドライバ段３ａ、３ｂ、３ｎからそれぞれ出力された両相出力信号特性評価を行なうために設けられた回路であり、通信用ドライバＩＣ２ａを通常使用する時にはスイッチ１５ａは動作しない。
【００６５】
スイッチ１５ａは、ドライバ段３ａ、３ｂ、３ｎから出力される両相出力信号が入力され、そのいずれかの両相出力信号を選択して差動増幅回路１１、１２に供給するＮＰＤＴ  ＳＷ(ｎ  Pole  Double  Throw  Switch)である。
【００６６】
上述したように、実施例２の半導体集積回路では、ｎ段のドライバ段を有する通信用ドライバＩＣ２ａの両相出力信号特性をスイッチ１５ａを設けることにより、両相出力信号特性を順次一つのテスト回路１０ａで測定しているので実施例１によりも更にチップのテストコストを低減でき、且つテスト回路１０aを追加することによるチップサイズ上昇を抑制できる。従って、チップコストを従来よりも低減できる。
【００６７】
本発明は、上記実施例に限定されるものではなく、発明の趣旨を逸脱しない範囲で、種々、変更してもよい。
【００６８】
例えば、実施例１、２では、フリップフロップ１３、１４から出力される出力信号Ｄ５、Ｄ６をスイッチ１５で切り替えて一つの出力テスト端子Ｏｕｔ  ｔｅｓｔに出力しているが、スイッチ１５を省略して直接端子に出力してもよい。
【００６９】
そして、実施例２では、オンウェーハ状態での両相出力信号特性を評価しているが、モジュール上、或いは積層基板上に設けられたチップ状態での両相出力信号特性の評価にも適用できる。
【００７０】
更に、実施例１、２では、通信用ドライバＩＣの両相出力信号特性の評価に適用しているが、両相出力信号を端子から出力する各種半導体集積回路にも適用できる。
【図面の簡単な説明】
【００７１】
【図１】本発明の実施例１に係わるテスト回路付ドライバＩＣを示す回路構成図。
【図２】本発明の実施例１に係わるテスト回路付ドライバＩＣを構成する作動増幅回路を示す具体的回路図。
【図３】本発明の実施例１に係わるテスト回路の入力信号及び出力信号のタイミングチャート。
【図４】本発明の実施例１に係わるテスト回路の入力信号及び出力信号のタイミングチャート。
【図５】本発明の実施例１に係わるテスト回路の入力信号及び出力信号のタイミングチャート。
【図６】本発明の実施例１に係わるテストボードを用いたオンウェーハ評価方法を示す斜視図。
【図７】本発明の実施例１に係わるテスト回路付ドライバＩＣのオンウェーハ評価を示す動作ステップ。
【図８】本発明の実施例２に係わるテスト回路付ドライバＩＣを示す回路構成図。
【図９】従来のウェーハプローバの構成を示す図。
【符号の説明】
【００７２】
１、１ａ  テスト付ドライバＩＣ
２、２ａ  通信用ドライバＩＣ
３、３ａ、３ｂ、３ｎ  ドライバ段
１０、１０ａ  テスト回路
１１、１２  差動増幅回路
１３、１４  フリップフロップ
１５、１５ａ  スイッチ
１６  接地（グランド）
２１、１２１  ウェーハ
２２  チップ
２３  端子
２４、１２４  テストボード
２５、１２５  プローブ針
２６  ケーブルコネクタ
２７、１２７  ケーブル
２８、１２８  テスタ
１１８  ステージ
１１９  垂直駆動部
１２０  水平駆動部
Ｄ１、Ｄ２、Ｄ３、Ｄ４、Ｄ５、Ｄ６  出力信号
Ｉｎ＋、Ｉｎ＋１、Ｉｎ＋２、Ｉｎ＋ｎ、Ｉｎ−、Ｉｎ−１、Ｉｎ−２、Ｉｎ−ｎ  作動入力信号
Ｎ１、Ｎ２、Ｎ３、Ｎ４、Ｎ５  ＮｃｈＭＯＳトランジスタ
Ｏｕｔ＋、Ｏｕｔ＋１、Ｏｕｔ＋２、Ｏｕｔ＋ｎ、Ｏｕｔ−、Ｏｕｔ−１、Ｏｕｔ−２、Ｏｕｔ−ｎ  差動出力端子
Ｏｕｔ  ｔｅｓｔ  出力テスト端子
Ｐ１、Ｐ２  ＰｃｈＭＯＳトランジスタ
Ｒｅｓｅｔ  リセット端子
Ｒ１、Ｒ２、Ｒ３、Ｒ４  抵抗
Ｔｅｓｔ  テスト端子
Ｖｂ  バイアス電位
Ｖｃｃ  電源
Ｖｃｃ  ｔｅｓｔ  電源テスト端子
Ｖｃｒｓ１  第１のクロスポイント電圧
Ｖｃｒｓ２  第２のクロスポイント電圧
Ｖｒｅｆ  ｔｅｓｔ  基準電位テスト端子
【図１】
2005077254.tif 000003
【図２】
2005077254.tif 000004
【図３】
2005077254.tif 000005
【図４】
2005077254.tif 000006
【図５】
2005077254.tif 000007
【図６】
2005077254.tif 000008
【図７】
2005077254.tif 000009
【図８】
2005077254.tif 000010
【図９】
2005077254.tif 000011