(57)【要約】【課題】  光アニールを用いた場合でも、ゲート電極に熱的ダメージを与えることなく、不純物を十分に活性化することのできる半導体装置の製造方法を提案すること。【解決手段】  多結晶シリコンＴＦＴ１を製造するにあたって、波長が３００〜７００ｎｍにおける平均反射率が５０％以上の導電材料としての銀を用いてゲート電極６を形成する。次に、ゲート電極６が形成されている側から高強度の光を照射して、ゲート絶縁膜５を介して多結晶シリコン膜４をアニールし、多結晶シリコン膜４に導入した不純物を活性化する。ゲート電極６は、光の大部分を反射するので、熱的ダメージを受けることがない。【選択図】    図１
2005197450.tif 000002
【特許請求の範囲】
【請求項１】
基板とゲート電極との間に能動層となる半導体膜およびゲート絶縁膜を有する半導体装置の製造方法であって、
前記基板上に能動層となる前記半導体膜を形成する半導体膜形成工程と、
前記半導体膜の表面側に前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、
前記ゲート絶縁膜の表面側の所定位置に波長が３００ｎｍ〜７００ｎｍにおける平均反射率が５０％以上の導電材料を用いてゲート電極を形成するゲート電極形成工程と、
前記ゲート絶縁膜を介して前記半導体膜に不純物を導入してソース・ドレイン領域を形成する不純物導入工程と、
前記半導体膜に高強度光を照射し、前記半導体膜に導入した前記不純物を活性化させる不純物活性化工程と
を有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１において、前記不純物活性化工程において、前記高強度光の光源は、エキシマレーザ、固体レーザ、フラッシュランプのうちのいずれかであることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２において、前記ゲート電極形成工程では、前記導電材料として、銀または銀を主成分とする合金を用いて前記ゲート電極を形成することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１ないし３のいずれかにおいて、前記ゲート電極形成工程では、前記導電材料を前記基板の全面に形成した後、当該導電材料の上層に反射防止層を形成し、この状態で、フォトリソグラフィ技術を用いて、前記反射防止層および前記導電材料をパターニングし、しかる後に、前記反射防止層を除去することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関するものである。更に詳しくは、半導体膜に導入した不純物を高強度光の照射により活性化する工程を含む半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
液晶装置（ＬＣＤ）やエレクトロルミネッセンス（ＥＬ）装置等の表示装置としては、マトリクス状に配置された多数の画素を画素毎に駆動するために、各画素毎に薄膜トランジスタ（以下、ＴＦＴという）を設けたアクティブマトリクス型の表示装置が知られている。かかる用途に用いられるＴＦＴとしては、半導体層に多結晶シリコン膜を用いた多結晶シリコンＴＦＴが広く用いられている。また、多結晶シリコンＴＦＴの製造プロセスとして、能動層を比較的低温にて製造することが可能な低温プロセスが知られている（例えば、特許文献１参照）。
【０００３】
このような低温プロセスを採用した多結晶シリコンＴＦＴの製造方法では、一般に、ガラス基板の表面側に非晶質シリコン膜を成膜した後、この非晶質シリコン膜にレーザ光を照射し、レーザアニールを施し、このレーザアニールにより、非晶質シリコン膜を多結晶シリコン膜とする。次に、多結晶シリコン膜を所定形状にパターニングした後、この多結晶シリコン膜を含むガラス基板全面にゲート絶縁膜を形成する。次に、アルミニウム膜やアルミニウム合金膜等の導電膜を形成した後、この導電膜をパターングし、ゲート電極を形成する。次に、ゲート電極などをマスクとして多結晶シリコン膜に不純物を打ち込んでソース・ドレイン領域を形成した後、エキシマレーザなどの高強度の光を多結晶シリコン膜に照射して多結晶シリコン膜に導入した不純物を活性化させる。このような製造方法によれば、処理温度が６００℃以下の比較的低温で済むため、非晶質シリコンＴＦＴと同様、比較的安価なガラス基板を用いながら、高性能のＴＦＴを得ることができる。
【０００４】
また、近年、微細化に伴う断線防止を目的に、アルミニウムやアルミニウム合金等の導電膜の上層側および下層側にチタンや窒化チタン等の薄膜を積層した構造の導電膜が用いられることがある。
【特許文献１】特開昭５９−７５６７０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のＴＦＴの製造方法、とりわけ、ゲート電極の最表面にチタン膜や窒化チタン膜等の薄膜を形成した場合には、高強度光の照射により光アニールを行って多結晶シリコン膜に導入した不純物を活性化させる際、チタン膜や窒化チタン膜が光を吸収して高温になるために、融点が６６０℃程度であるアルミニウム膜に融解等といった損傷が発生するという問題点がある。かといって、アルミニウム膜の損傷を防止することを目的に、不純物の活性化条件を緩和すると、不純物を十分に活性化できないという問題点がある。
【０００６】
以上の問題に鑑みて、本発明の課題は、光アニールを用いた場合でも、ゲート電極に熱的ダメージを与えることなく、不純物を十分に活性化することのできる半導体装置の製造方法を提案することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明では、基板とゲート電極との間に能動層となる半導体膜およびゲート絶縁膜を有する半導体装置の製造方法であって、前記基板の表面側に能動層となる前記半導体膜を形成する半導体膜形成工程と、前記半導体膜の表面側に前記ゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜の表面側の所定位置に、波長が３００ｎｍ〜７００ｎｍにおける平均反射率が５０％以上の導電材料、好ましくは、反射率が８０％以上の導電材料を用いてゲート電極を形成するゲート電極形成工程と、前記ゲート絶縁膜を介して前記半導体膜に不純物を導入してソース・ドレイン領域を形成する不純物導入工程と、前記半導体膜に高強度光を照射し、前記半導体膜に導入した前記不純物を活性化させる不純物活性化工程とを有することを特徴とする。
【０００８】
本発明では、ゲート電極を形成するのに、スパッタ法等の通常の半導体作製工程で用いられる方法で成膜した場合に、波長が３００ｎｍ〜７００ｎｍにおける平均反射率が５０％以上となる導電材料を用いる。このため、不純物活性化工程において、高強度の光を照射する光アニールを行った際、ゲート電極に届いた光については、その大部分が反射される。従って、ゲート電極が光を吸収して高温になることが無いので、ゲート電極が熱的ダメージを受けることがない。それ故、不純物を十分、活性できる高強度の光を照射することができるので、低温プロセスを採用した場合でも、良好なトランジスタ特性、例えば実用上十分なコンダクタンスを備えたＴＦＴを製造することができる。さらに、ゲート電極を形成するのに、前記平均反射率が８０％以上となる導電材料を用いた場合には、より高強度の光照射により不純物の活性化を行うことが出来る。この場合、高温アニールで不純物の活性化を行った場合に近いコンダクタンスを備えたＴＦＴを製造することが可能である。
【０００９】
本発明において、前記不純物活性化工程で用いる前記高強度光の光源は、例えば、エキシマレーザ、固体レーザ、フラッシュランプである。このような光源のうち、エキシマレーザは、レーザ光が半導体層に効率良く選択的に吸収されるので、局所的に温度を上げることが可能である。このため、基板にダメージを与えること無く活性化率を上げることができるという利点がある。また、フラッシュランプは、装置が比較的安価で、かつ処理能力が高いという利点がある。固体レーザは、直線性と波面精度が良く、安定しているので、不純物の活性化を効率よく、かつ、面内で均一に行えるという利点がある。
【００１０】
本発明において、前記ゲート電極形成工程では、前記導電材料として、銀または銀を主成分とする合金を用いて前記ゲート電極を形成することが好ましい。銀あるいはその合金は、反射率が高く、例えば、波長が３００ｎｍ〜７００ｎｍの光に対する平均反射率が９０％以上である。このため、ゲート電極が照射された光を効率よく反射するので、ゲート電極への光の侵入を防止することができる。また、ゲート電極が高温となることがないので、熱的ダメージを受けることもない。さらに、銀は融点が９６０℃と高いため、より高強度の光で照射してもゲート電極が熱的ダメージを受けることがないので、不純物を十分に活性化することができる。
【００１１】
本発明において、前記ゲート電極形成工程では、前記導電材料を前記基板の全面に形成した後、当該導電材料の上層に反射防止層を形成し、この状態で、フォトリソグラフィ技術を用いて、前記反射防止層および前記導電材料をパターニングし、しかる後に、前記反射防止層を除去することが好ましい。このような方法を用いると、反射率の高い導電膜をフォトリソグラフィ技術によりパターニングする際でも露光時に導電膜からの反射光の影響を受けることが無く、高いパターン精度を得ることができる。また、段差部分などにおいてもパターンの細りを防止することができるので、配線などの微細化を実現することができる。
【発明を実施するための最良の形態】
【００１２】
以下に、図面を参照して、本発明を適用した半導体装置の製造方法の例を説明する。
【００１３】
［実施形態１］
（半導体装置の構成および製造方法）
図１は、本発明の実施形態１に係るＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造のｎチャネル型の多結晶シリコンＴＦＴの構成を示す断面図である。
【００１４】
図１に示すように、本形態の半導体装置では、ガラス基板２の全面に、シリコン酸化膜等の絶縁膜からなる下地保護膜３が形成され、この下地保護膜３上のＴＦＴ１が形成されている。すなわち、下地絶縁膜３上のＴＦＴ形成領域に多結晶シリコン膜４（半導体膜）が形成されている。また、下地保護膜３、および多結晶シリコン膜４の表面側には、シリコン酸化膜、シリコン窒化膜等からなるゲート絶縁膜５が形成されている。
【００１５】
多結晶シリコン膜４には、不純物イオンが導入されていないチャネル領域４ａと、このチャネル領域４ａの両側の低濃度ソース領域４ｂおよび低濃度ドレイン領域４ｃと、これらの低濃度ソース領域４ｂおよび低濃度ドレイン領域４ｃの両側の高濃度ソース領域４ｄおよび高濃度ドレイン領域４ｅとが形成されている。ゲート絶縁膜５の上層側には、チャネル領域４ａとゲート絶縁膜５を介して対向する領域にゲート電極６が形成されている。
【００１６】
本形態において、ゲート電極６は、後述する理由から、銀膜で形成されている。
【００１７】
ゲート電極６の上層側には、ゲート電極６およびゲート絶縁膜５を覆うようにシリコン酸化膜等からなる層間絶縁膜８が形成され、この層間絶縁膜８の高濃度ソース領域４ｄおよび高濃度ドレイン領域４ｅに対応する部分にはコンタクトホール１１、１２がそれぞれ形成されている。層間絶縁膜８の上層にはソース電極１３およびドレイン電極１４が形成されており、ソース電極１３およびドレイン電極１４は各々、コンタクトホール１１、１２を介して高濃度ソース領域４ｄおよび高濃度ドレイン領域４ｄに接続されている。
【００１８】
図２〜図４を参照して、本実施形態に係る半導体装置の製造方法について説明する。図２〜図４は、いずれも、本発明の実施形態１に係る半導体装置の製造方法を示す工程断面図である。
【００１９】
本形態の半導体装置の製造方法では、まず、図２（ａ）に示すように、超音波洗浄等により清浄化したガラス基板２を用意し、基板温度が１５０〜４５０℃の条件下で、プラズマＣＶＤ法等により、このガラス基板２の全面にシリコン酸化膜等の絶縁膜からなる下地保護膜３を、例えば５００ｎｍ程度の厚さに形成する（下地保護膜形成工程）。この下地保護膜形成工程において用いられる原料ガスとしては、モノシラン（ＳｉＨ4）と一酸化二窒素（Ｎ2Ｏ）との混合ガス、ＴＥＯＳ（テトラエトキシシラン；Ｓｉ（ＯＣ2Ｈ5）4）と酸素との混合ガス、ジシラン（Ｓｉ2Ｈ6）とアンモニア（ＮＨ3）との混合ガス等が好適である。
【００２０】
次に、図２（ｂ）に示すように、基板温度が１５０〜４５０℃となる条件下で、下地保護膜３を形成したガラス基板２の全面に、プラズマＣＶＤ法等により、厚さが２０〜１０００ｎｍの非晶質シリコン膜２１を成膜する（半導体膜形成工程）。この半導体膜形成工程において用いる原料ガスとしては、ジシランやモノシランが好適である。
【００２１】
次に、図２（ｃ）に示すように、非晶質シリコン膜２１に、ＸｅＣｌエキシマレーザ（波長：３０８ｎｍ）あるいはＫｒＦエキシマレーザ（波長：２４９ｎｍ）等のレーザ装置を用いてレーザ光２２を照射し、レーザアニールを行う。このレーザアニールにより、非晶質シリコン膜２１は多結晶シリコン膜２３となる。なお、非晶質シリコン膜２１をパターニングしてからレーザアニールを行うことにより、多結晶シリコン膜２３を形成しても良い。
【００２２】
次に、図２（ｄ）に示すように、フォトリソグラフィ技術を用いて、多結晶シリコン膜２３をパターニングし、島状の多結晶シリコン膜４を形成する。それには、図示を省略するが、多結晶シリコン膜２３上にフォトレジストを塗布した後、フォトレジストを露光、現像してレジストマスクを形成し、しかる後に、多結晶シリコン膜２３のエッチング、レジストマスクの除去を順次行う。
【００２３】
次に、図３（ａ）に示すように、３５０℃以下の温度条件下で、多結晶シリコン膜４および下地保護膜３の表面側、シリコン酸化膜、シリコン窒化膜等からなるゲート絶縁膜５を５０〜１５０ｎｍの厚さに形成する（ゲート絶縁膜形成工程）。このゲート絶縁膜形成工程において用いる原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。
【００２４】
次に、図３（ｂ）に示すように、ゲート絶縁膜５の全面に、スパッタ法等により、厚さが１００〜５００ｎｍの銀膜６１を成膜した後、フォトリソグラフィー技術を用いてパターニングし、図３（ｃ）に示すように、ゲート電極６を形成する（ゲート電極形成工程）。それには、図３（ｂ）に示すように、銀膜６１の上層側にフォトレジストを塗布した後、フォトレジストを露光、現像してレジストマスク６１０を形成し、しかる後に、銀膜６１のエッチング、レジストマスク６１０の除去を順次行う。
【００２５】
次に、図４（ａ）に示すように、ゲート電極６をマスクとして多結晶シリコン膜４に、約０．１×１０13〜約１０×１０１３／ｃｍ2のドーズ量で低濃度の不純物イオンを打ち込み、ゲート電極６に対して自己整合的に低濃度ソース領域４ｂ、および低濃度ドレイン領域４ｃを形成する（不純物導入工程）。ここで、ｎチャネル型の多結晶シリコンＴＦＴを作製する場合には、前記不純物イオンとして、リンなどのドナー型の不純物イオンを用い、ｐチャネル型の多結晶シリコンＴＦＴを作製する場合には、前記不純物イオンとして、ボロンなどのアクセプター型の不純物イオンを用いる。また、ゲート電極６の直下に位置し、かつ不純物イオンが導入されなかった領域はチャネル領域４ａとなる。
【００２６】
次に、図４（ｂ）に示すように、ゲート電極６より幅広のレジストマスク６２０を形成し、この状態で、多結晶シリコン膜４に高濃度の不純物イオン（Ｐイオン）を約０．１×１０15〜約１０×１０15／ｃｍ2のドーズ量で打ち込み、高濃度ソース領域４ｄ、および高濃度ドレイン領域４ｅを形成する（不純物導入工程）。しかる後に、レジストマスク６２０を除去する。なお、ＬＤＤ構造のソース領域およびドレイン領域を形成する代わり、低濃度の不純物の打ち込みを行わずにゲート電極６より幅広のレジストマスクを形成した状態で高濃度の不純物（Ｐイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成しても良い。また、ゲート電極６をマスクとして高濃度の不純物を打ち込み、セルフアライン構造のソース領域およびドレイン領域を形成しても良い。
【００２７】
次に、図４（ｃ）に示すように、ゲート電極６をマスクとして、多結晶シリコン膜４に瞬間強光アニールを施し、多結晶シリコン膜４の低濃度ソース領域４ｂ、低濃度ドレイン領域４ｃ、高濃度ソース領域４ｄ、および高濃度ドレイン領域４ｅ中の不純物（Ｐイオン）を活性化する（不純物活性化工程）。
【００２８】
ここで、瞬間強光アニールとは、高強度のレーザ光を発光するエキシマレーザ、フラッシュランプや固体レーザを用いて、ゲート電極６の側からゲート絶縁膜５を介して多結晶シリコン膜４に高強度の光３１を照射することにより、多結晶シリコン膜４を瞬間的に高温とし、多結晶シリコン膜４中の不純物（Ｐイオン）を活性化する方法である。その際、ガラス基板２は光３１を透過するため、多結晶シリコン膜４のみが高温にアニールされるので、ガラス基板２は熱的ダメージを受けることがない。
【００２９】
また、高強度の瞬間光３１を多結晶シリコン膜４に照射する代わりに、固体ＣＷ（continuous wave）レーザからの高強度の光３１０に対してガラス基板２を相対的に瞬間的に走査し、多結晶シリコン膜４に瞬間強光アニールを施してもよい。このような方法においても、多結晶シリコン膜４中の不純物（Ｐイオン）は活性化される。
【００３０】
このような光源のうち、エキシマレーザは、レーザ光が半導体層に効率良く選択的に吸収されるので、局所的に温度を上げることが可能である。このため、基板にダメージを与えること無く活性化率を上げることができるという利点がある。また、フラッシュランプは、装置が比較的安価で、かつ処理能力が高いという利点がある。固体レーザは、直線性と波面精度が良く、安定しているので、不純物の活性を効率よく、かつ、面内で均一に行えるという利点がある。
【００３１】
次に、図４（ｄ）に示すように、ゲート電極６の表面側にＣＶＤ法等によりシリコン酸化膜等からなる層間絶縁膜８を３００〜８００ｎｍの厚さに成膜する。この層間絶縁膜８の成膜工程に用いる原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。
【００３２】
次に、この層間絶縁膜８上に所定のパターンのレジストマスク（図示略）を形成した後、このレジストマスクを介して層間絶縁膜８にドライエッチングを施し、高濃度ソース領域４ｄに対応する領域にコンタクトホール１１を形成し、高濃度ドレイン領域４ｅに対応する領域にコンタクトホール１２を形成する。
【００３３】
次に、スパッタ法等により、層間絶縁膜８の全面に、アルミニウム、チタン、窒化チタン、タンタル、モリブデン等の金属を主成分とする導電材料３２を成膜した後、この導電材料３２をフォトリソグラフィ技術によりパターニング化し、４００〜８００ｎｍの厚さのソース電極１３およびドレイン電極１４を形成する。それには、図示を省略するが、導電材料３２上にフォトレジストを塗布した後、フォトレジストを露光、現像してレジストマスクを形成し、しかる後に、導電材料３２のエッチング、レジストマスクの除去を順次行うことにより、導電材料３２をパターニングし、ソース電極１３およびドレイン電極１４を形成する。以上により、ｎチャネル型の多結晶シリコンＴＦＴ１を備えた半導体装置を製造することができる。
【００３４】
（本実施形態の効果）
以上説明したように、本実施形態では、ゲート電極６を形成するのに、波長が３００ｎｍ〜７００ｎｍにおける平均反射率が５０％以上の導電材料を用いたため、不純物活性化工程において、高強度の光を照射する光アニールを行った際、ゲート電極に届いた光については、その大部分を反射する。従って、ゲート電極６が光を吸収して高温になることが無いので、熱的ダメージを受けることがない。それ故、不純物を十分、活性できる高強度の光を照射することができるので、低温プロセスを採用した場合でも、良好なトランジスタ特性を備えたＴＦＴを製造することができる。特に、本形態では、ゲート電極６を形成するのに、波長が３００ｎｍ〜７００ｎｍの光に対する平均反射率が９０％以上の銀膜を用いている。従って、ゲート電極６に照射された光を効率よく反射するので、ゲート電極６への光の侵入を防止することができる。また、ゲート電極６が高温となることがないので、熱的ダメージを受けることもない。さらに、銀は融点が９６０℃と高いため、より高強度の光で照射してもゲート電極６が熱的ダメージを受けることがないので、多結晶シリコン膜４に導入した不純物を十分に活性化することができる。
【００３５】
なお、ゲート電極６については、銀に代えて、平均反射率が８０％以上の銀合金膜を用いても、ゲート電極６の熱的ダメージを確実に防止することができる。それ故、ゲート電極６を構成する導電材料としては、波長が３００ｎｍ〜７００ｎｍにおける平均反射率が５０％以上、好ましくは８０％以上の導電材料が好ましい。
【００３６】
［実施形態２］
図５は、本発明の実施形態２に係る半導体装置の製造方法を示す断面図である。なお、本実施形態２は、ＴＦＴの構成、およびその製造方法の基本的な構成が実施形態１と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
【００３７】
本形態では、実施形態１と同様に、図２（ａ）〜図２（ｄ）を参照して説明した工程を行い、図５（ａ）に示すように、３５０℃以下の温度条件下で、多結晶シリコン膜４および下地保護膜３の表面側にゲート絶縁膜５を形成する。
【００３８】
次に、図５（ｂ）に示すように、ゲート絶縁膜５の全面に、スパッタ法等により、厚さが１００〜５００ｎｍの銀膜６１を形成する。
【００３９】
次に、図５（ｃ）に示すように、銀膜６１の上層に反射防止膜７を形成する。それには、例えば、ポリチタノキサンをオルガノポリシロキサンなどで変性させた変性ポリチタノキサンなどを有機溶剤に溶かしたものをスピンコート法で塗布した後、ベークする方法などを採用することができる。
【００４０】
次に、図５（ｄ）に示すように、反射防止膜７の上層側にフォトレジストを塗布した後、フォトレジストを露光、現像してレジストマスク６１０を形成する。次に、この状態で、エッチングを行い、レジストマスク６１０から露出している反射防止膜７を除去する。続いて、レジストマスク６１０から露出している銀膜６１を除去する。次に、レジストマスク６１０、およびレジストマスク６１０で覆われていた反射防止膜７を除去する。その結果、図５（ｅ）に示すように、実施形態１と同様、ゲート絶縁膜５の上層に銀膜からなるゲート電極６を形成することができる。しかる後には、実施形態１において、図４（ａ）〜図４（ｄ）を参照して説明した工程を行って、ｎチャネル型の多結晶シリコンＴＦＴ１を製造する。すなわち、不純物導入工程や、光アニールを利用した不純物活性化工程などを行う。
【００４１】
このように本形態でも、ゲート電極６を形成するのに銀膜を用いたため、不純物活性化工程において、高強度の光を照射する光アニールを行っても、ゲート電極６が熱的ダメージを受けることがないなど、実施形態１と同様な効果を奏する。
【００４２】
また、本形態では、レジストマスク６１０を形成する前にその下地として、反射防止膜を形成する。このため、反射率の高い銀膜６１をフォトリソグラフィ技術によりパターニングする際でも、そのレジストマスク６１０を露光する際、導電膜からの反射光の影響を受けることが無い。すなわち、レジストマスク６１０を形成する際、フォトレジストに照射される紫外線の下層側からの乱反射や、反射光の干渉等のトラブルを防止することができる。それ故、レジストマスク６１０を高い精度で形成することができるので、銀膜６１を高い精度でパターニングでき、ゲート電極６を高い精度で形成することができる。よって、ゲート電極６を構成する導電材料の光反射率が高い場合でも、段差部分でのパターンの細りなどを防止することができ、その微細化を図ることができる。
【００４３】
［その他の実施形態］
ゲート電極６については、銀単体に代えて、銀を主成分とする銀合金でゲート電極６を形成してもよい。また、例えば、アルミニウム合金等、波長光３００〜７００ｎｍにおける平均反射率が５０％以上の材料を用いてゲート電極６を形成しても、熱的ダメージを抑制、防止することができる。さらに、上記実施形態では、ゲート電極を銀膜を主成分とする一層構造としたが、銀膜の下にチタン膜等を成膜して積層構造としてもよく、それらの膜の材質および積層する層数は必要に応じて適宜変更可能である。
【００４４】
また、上記の各実施形態では、ｎチャネル型のＴＦＴのゲート電極を例にあげて説明したが、ゲート電極だけでなく、データ線等の他の配線にも、同様な導電材料を用いてもよい。また、ｐチャネル型のＴＦＴを作製する場合にも本発明を適用してもよい。また、不純物活性化工程については、層間絶縁膜８を形成した後、行ってもよい。
【００４５】
また、実施形態２では、反射防止膜７を用いて、導電膜からの反射光の影響を防止したが、実施形態１において、ダイ入りのフォトレジストを用いてレジストマスク６１０を形成することにより、導電膜からの反射光の影響を防止してもよい。
【００４６】
［本発明を適用可能な電気光学装置の構成］
本発明を適用した半導体装置の製造方法は、図６および図７を後述するように、特に基板上に多数のＴＦＴを形成するアクティブマトリクス型の液晶装置やエレクトロルミネッセンス（ＥＬ）装置等の表示装置を作製する場合に好適に適用することができる。
【００４７】
図６は、画素スイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。図７は、電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネセンス素子を備えたアクティブマトリクス型電気光学装置のブロック図である。
【００４８】
図６に示すように、画素スイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶装置からなる電気光学装置１０１ｂでは、ＴＦＴ素子基板（電気光学装置用基板）において、マトリクス状に形成された複数の画素の各々に、画素電極１０９ａ、および画素電極１０９ａを制御するための画素スイッチング用のＴＦＴ１３０ｂが形成されており、画素信号を供給するデータ線１０６ｂが当該ＴＦＴ１３０ｂのソースに電気的に接続されている。データ線１０６ｂに書き込む画素信号は、データ線駆動回路１０２ｂから供給される。また、ＴＦＴ１３０ｂのゲートには走査線１３１ｂが電気的に接続されており、所定のタイミングで、走査線１３１ｂにパルス的に走査信号が走査線駆動回路１０３ｂから供給される。画素電極１０９ａは、ＴＦＴ１３０ｂのドレインに電気的に接続されており、スイッチング素子であるＴＦＴ１３０ｂを一定期間だけそのオン状態とすることにより、データ線１０６ｂから供給される画素信号を各画素に所定のタイミングで書き込む。このようにして画素電極１０９ａを介して液晶に書き込まれた所定レベルの画素信号は、対向基板に形成された対向電極との間で一定期間保持される。
【００４９】
ここで、保持された画素信号がリークするのを防ぐことを目的に、画素電極１０９ａと対向電極との間に形成される液晶容量と並列に蓄積容量１７０ｂ（キャパシタ）を付加することがある。この蓄積容量１７０ｂによって、画素電極９ａの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置が実現できる。なお、蓄積容量１７０ｂを形成する方法としては、容量を形成するための配線である容量線１３２ｂとの間に形成する場合、あるいは前段の走査線１３１ｂとの間に形成する場合もいずれであってもよい。
【００５０】
図７に示すように、電荷注入型有機薄膜を用いたエレクトロルミネセンス素子を備えたアクティブマトリクス型電気光学装置は、有機半導体膜に駆動電流が流れることによって発光するＥＬ（エレクトロルミネッセンス）素子、またはＬＥＤ（発光ダイオード）素子などの発光素子をＴＦＴで駆動制御するアクティブマトリクス型の表示装置であり、このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。
【００５１】
ここに示す電気光学装置２００ｐでは、素子基板（電気光学装置用基板）上に、複数の走査線２０３ｐと、この走査線２０３ｐの延設方向に対して交差する方向に延設された複数のデータ線２０６ｐと、これらのデータ線２０６ｐに並列する複数の共通給電線２２３ｐと、データ線２０６ｐと走査線２０３ｐとの交差点に対応する画素２１５ｐとが構成されている。データ線２０６ｐに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ線駆動回路２０１ｐが構成されている。走査線２０３ｐに対しては、シフトレジスタおよびレベルシフタを備える走査線駆動回路２０４ｐが構成されている。
【００５２】
また、画素２１５ｐの各々には、走査線２０３ｐを介して走査信号がゲート電極に供給される第１のＴＦＴ２３１ｐと、この第１のＴＦＴ２３１ｐを介してデータ線２０６ｐから供給される画像信号を保持する保持容量２３３ｐと、この保持容量２３３ｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ２３２ｐと、第２のＴＦＴ２３２ｐを介して共通給電線２２３ｐに電気的に接続したときに共通給電線２２３ｐから駆動電流が流れ込む発光素子２４０ｐとが構成されている。
【００５３】
ここで、発光素子２４０ｐは、画素電極の上層側には、正孔注入層、有機エレクトロルミネッセンス材料層としての有機半導体膜、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極が積層された構成になっており、対向電極は、データ線２０６ｐなどを跨いで複数の画素２１５ｐにわたって形成されている。
【００５４】
また、上述した電気光学装置として、プラズマディスプレイ装置、ＦＥＤ（フィールドエミッションディスプレイ）装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター等を用いた小型テレビ、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた装置などの各種の電気光学装置に適用できる。
【００５５】
また、上記の電気光学装置は、携帯電話機やモバイルコンピュータなどといった各種の電子機器において表示部として用いることができる。
【図面の簡単な説明】
【００５６】
【図１】本発明の実施形態１に係る多結晶シリコンＴＦＴの構成を示す断面図である。
【図２】本発明の実施形態１に係る多結晶シリコンＴＦＴの製造方法を示す工程断面図である。
【図３】本発明の実施形態１に係る多結晶シリコンＴＦＴの製造方法を示す工程断面図である。
【図４】本発明の実施形態１に係る多結晶シリコンＴＦＴの製造方法を示す工程断面図である。
【図５】本発明の実施形態２に係る多結晶シリコンＴＦＴの製造方法を示す工程断面図である。
【図６】画素スイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。
【図７】電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネセンス素子を備えたアクティブマトリクス型表示装置のブロック図である。
【符号の説明】
【００５７】
１  多結晶シリコンＴＦＴ、２  ガラス基板、３  下地保護膜、４、２３  多結晶シリコン膜、５  ゲート絶縁膜、６  ゲート電極、７  反射防止膜、８  層間絶縁膜、１３  ソース電極、１４  ドレイン電極、２１  非晶質シリコン膜、３１  高強度の光
【図１】
2005197450.tif 000003
【図２】
2005197450.tif 000004
【図３】
2005197450.tif 000005
【図４】
2005197450.tif 000006
【図５】
2005197450.tif 000007
【図６】
2005197450.tif 000008
【図７】
2005197450.tif 000009