(57)【要約】【課題】  基準電圧発生回路が起動した後に起動回路に流れる電流を０にするとともに、オーバーシュートなく安定した基準電圧の立ち上がりを実現する起動回路及び電源レギュレータを提供すること。【解決手段】  起動回路４は、電源電圧が印加されると、所定時間のみローレベルの出力をし、その所定時間経過後はハイレベルの出力をするパルス発生回路３と、ゲートがパルス発生回路３の出力端子に接続され、ソースが電源に接続され、パルス発生回路３がローレベルの出力をしている上記所定時間のみ基準電圧発生回路５に起動電流を供給する起動電流供給用Ｐ型ＭＯＳトランジスタＭＰ６と、Ｐ型ＭＯＳトランジスタＭＰ６のドレインに一端が接続され、他端が基準電圧発生回路５の起動電流入力端子に接続される突入電流制限用抵抗Ｒ１とを備える。【選択図】        図１
2005208968.tif 000002
【特許請求の範囲】
【請求項１】
基準電圧発生回路を起動させるための起動回路であって、
電源電圧が印加されると、所定時間のみローレベルの出力をし、前記所定時間経過後はハイレベルの出力をするパルス発生回路と、
ゲートが前記パルス発生回路の出力端子に接続され、ソースが前記電源に接続され、前記パルス発生回路がローレベルの出力をしている前記所定時間のみ前記基準電圧発生回路に起動電流を供給する起動電流供給用Ｐ型ＭＯＳトランジスタと、
前記Ｐ型ＭＯＳトランジスタのドレインに一端が接続され、他端が前記基準電圧発生回路の起動電流入力端子に接続される突入電流制限用抵抗とを備える
ことを特徴とする起動回路。
【請求項２】
前記パルス発生回路は、
ソースが前記電源に接続され、ゲートがグランドに接続されるＰ型ＭＯＳトランジスタと、
前記Ｐ型ＭＯＳトランジスタのドレインに一端が接続される抵抗と、
一端が前記抵抗の他端に接続され、他端が前記グランドに接続されるコンデンサと、
入力端子が前記抵抗と前記コンデンサとの接続点に接続される第１のインバータと、
入力端子が前記第１のインバータの出力端子に接続され、出力端子が前記起動電流供給用Ｐ型ＭＯＳトランジスタの前記ゲートに接続される第２のインバータと
を備えることを特徴とする請求項１に記載の起動回路。
【請求項３】
基準電圧発生回路と、前記基準電圧発生回路を起動させるための起動回路とを備えた電源レギュレータであって、
前記起動回路は、
電源電圧が印加されると、所定時間のみローレベルの出力をし、前記所定時間経過後はハイレベルの出力をするパルス発生回路と、
ゲートが前記パルス発生回路の出力端子に接続され、ソースが前記電源に接続され、前記パルス発生回路がローレベルの出力をしている前記所定時間のみ前記基準電圧発生回路に起動電流を供給する起動電流供給用Ｐ型ＭＯＳトランジスタと、
前記Ｐ型ＭＯＳトランジスタのドレインに一端が接続され、他端が前記基準電圧発生回路の起動電流入力端子に接続される突入電流制限用抵抗とを備える
ことを特徴とする電源レギュレータ。
【請求項４】
前記パルス発生回路は、
ソースが前記電源に接続され、ゲートがグランドに接続されるＰ型ＭＯＳトランジスタと、
前記Ｐ型ＭＯＳトランジスタのドレインに一端が接続される抵抗と、
一端が前記抵抗の他端に接続され、他端が前記グランドに接続されるコンデンサと、
入力端子が前記抵抗と前記コンデンサとの接続点に接続される第１のインバータと、
入力端子が前記第１のインバータの出力端子に接続され、出力端子が前記起動電流供給用Ｐ型ＭＯＳトランジスタの前記ゲートに接続される第２のインバータと
を備えることを特徴とする請求項３に記載の電源レギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基準電圧発生回路が起動するために必要な所定時間だけ基準電圧派生回路に起動電流を供給して基準電圧発生回路を起動させる起動回路及びこれら起動回路や基準電圧発生回路を備えた電源レギュレータに関し、更に詳しくは、起動電流を制限する抵抗を設けて、基準電圧発生回路における基準電圧立ち上がり時のオーバーシュートを防ぐようにした起動回路及び電源レギュレータに関する。
【背景技術】
【０００２】
従来より、例えば半導体デバイスなどに安定した基準電圧を供給する基準電圧発生回路としてバンドギャップ型の基準電圧発生回路が知られている。図３にそのバンドギャップ型基準電圧発生回路５を示す。この基準電圧発生回路５は安定した自己起動が難しく、安定して起動させるためには別途起動回路を必要とする。従来、その起動回路の一例として図３に示す起動回路１４がある。
【０００３】
この動作について説明すると、電源端子１に電源電圧が印加されると、Ｐ型ＭＯＳトランジスタＭＰ１のゲート・ソース間電圧がしきい値を越えＰ型ＭＯＳトランジスタＭＰ１がオン状態になる。これにより、Ｐ型ＭＯＳトランジスタＭＰ１のドレインにゲートが接続されたＮ型ＭＯＳトランジスタＭＮ１及びＭＮ２がオン状態となる。
【０００４】
これにより、Ｐ型ＭＯＳトランジスタＭＰ２及びＭＰ３のゲートがローレベルになりこれらＰ型ＭＯＳトランジスタＭＰ２及びＭＰ３がオン状態になる。これにより、オン状態となったＰ型ＭＯＳトランジスタＭＰ３を介して、電源端子１から、基準電圧発生回路５に起動電流が供給される。
【０００５】
起動電流の供給を受けた基準電圧発生回路５では、起動電流によってバイポーラトランジスタＱ１〜Ｑ４がオン状態となり、これによりＰ型ＭＯＳトランジスタＭＰ４及びＭＰ５のゲートがローレベルになりこれらＰ型ＭＯＳトランジスタＭＰ４及びＭＰ５がオン状態となる。したがって、起動電流による起動後は、電源端子１からの電流がＰ型ＭＯＳトランジスタＭＰ４を介して基準電圧発生回路５に供給される。
【０００６】
基準電圧発生回路５の出力端子（ノードＥ）の電圧が一定電圧Ｖrefになると、起動回路１４のＰ型ＭＯＳトランジスタＭＰ１のゲート・ソース間電圧が小となり、Ｎ型ＭＯＳトランジスタＭＮ１及びＭＮ２、Ｐ型ＭＯＳトランジスタＭＰ２及びＭＰ３がオフ状態となり、起動回路１４から基準電圧発生回路５に起動電流が供給されなくなる。また、Ｎ型ＭＯＳトランジスタＭＮ３のゲートがＶrefになることでＮ型ＭＯＳトランジスタＭＮ３がオン状態になる。
【０００７】
上記構成では、基準電圧発生回路５の起動後、起動回路１４から基準電圧発生回路５に供給される電流をなくすことはできるが、電源端子１の電圧によってはＰ型ＭＯＳトランジスタＭＰ１は完全にはオフ状態とならない。Ｎ型ＭＯＳトランジスタＭＮ１及びＭＮ２のゲートがハイインピーダンスであるため、電源端子１からＰ型ＭＯＳトランジスタＭＰ１を通った電流は、オン状態にあるＮ型ＭＯＳトランジスタＭＮ３を介してグランド端子２に流れる。
【０００８】
すなわち、上記従来の起動回路１４では、基準電圧発生回路５を起動させた後、図３において電源端子１→Ｐ型ＭＯＳトランジスタＭＰ１→ＮＰ型ＭＯＳトランジスタＭＮ３→グランド端子２の経路で流れる電流をなくすことができないため、低消費電力化を図ることができない。
【０００９】
また、特許文献１には、基準電圧発生回路の起動後、起動回路に電流が流れないようにする構成が示されている。図４に、その起動回路３０及び基準電圧発生回路４０を示す。
【特許文献１】特開平９−１１４５３４号公報
【００１０】
図４において、電源Ｖccからの電流はＰ型ＭＯＳトランジスタＰ３４を介してコンデンサＣ３１に充電されていくと同時に第１のインバータＧ３１に入力される。そして、第１のインバータＧ３１の出力がハイレベルのときはＮ型ＭＯＳトランジスタＮ３３がオン状態になり、第２のインバータＧ３２の出力がローレベルのときはＰ型ＭＯＳトランジスタＰ３５がオン状態になる。
【００１１】
これにより、電源からＰ型ＭＯＳトランジスタＰ３５を介して基準電圧発生回路４０に電流が供給され、基準電圧発生回路４０のＮ型ＭＯＳトランジスタＮ４１及びＮ４２をオン状態にする。さらに、オン状態とされたＮ型ＭＯＳトランジスタＮ３３によりＰ型ＭＯＳトランジスタＰ４１及びＰ４２のゲートがローレベルとなりＰ型ＭＯＳトランジスタＰ４１及びＰ４２もオン状態となる。
【００１２】
そして、第１のインバータＧ３１の入力がローレベルからハイレベルになると、第１のインバータＧ３１の出力がローレベルに、第２のインバータＧ３２の出力がハイレベルになり、Ｐ型ＭＯＳトランジスタＰ３５及びＮ型ＭＯＳトランジスタＮは共にオフ状態になる。これにより、起動回路３０から基準電圧発生回路４０への起動電流の供給が断たれる。
【００１３】
基準電圧発生回路４０が上記起動電流で起動されると、Ｐ型ＭＯＳトランジスタＰ４３、Ｐ４２を介して電源から電流が供給される。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
上記図４の基準電圧発生回路４０において、起動時間を短くするためにはＰ型ＭＯＳトランジスタＰ３５に大きな電流が流れるようにすればよいが、そうすると起動後の消費電流増加や基準電圧Ｖref立ち上がり時のオーバーシュートなどの弊害を招く。オーバーシュートが生じると、基準電圧Ｖrefの供給を受ける例えば半導体デバイスに大きな突入電流が流れることになり、この半導体デバイスを破壊してしまうおそれがある。
【００１５】
本発明は上述の問題に鑑みてなされ、その目的とするところは、オーバーシュートなく安定した基準電圧の立ち上がりを実現する起動回路及び電源レギュレータを提供することにある。
【課題を解決するための手段】
【００１６】
本発明の起動回路は、電源電圧が印加されると、所定時間のみローレベルの出力をし、その所定時間経過後はハイレベルの出力をするパルス発生回路と、
ゲートがパルス発生回路の出力端子に接続され、ソースが電源に接続され、パルス発生回路がローレベルの出力をしている上記所定時間のみ基準電圧発生回路に起動電流を供給する起動電流供給用Ｐ型ＭＯＳトランジスタと、
Ｐ型ＭＯＳトランジスタのドレインに一端が接続され、他端が基準電圧発生回路の起動電流入力端子に接続される突入電流制限用抵抗とを備えることを特徴としている。
【００１７】
上記パルス発生回路の出力をゲートに受ける起動電流供給用Ｐ型ＭＯＳトランジスタは、そのゲートにローレベルの出力が供給されているときのみゲート・ソース間電圧がしきい値を越えてオン状態となり、電源からの電流を上記突入電流制限用抵抗を介して基準電圧発生回路に起動電流として供給する。このとき、突入電流制限用抵抗により起動電流が制限を受け、基準電圧発生回路における基準電圧立ち上がり時のオーバーシュートを防げる。
【００１８】
オーバーシュートを防げることは基準電圧発生回路から基準電圧の供給を受ける例えば半導体デバイスに許容値を越えるような過電流が供給されてしまうことを防げるとともに、基準電圧発生回路における無駄な消費電力及びこれに起因する熱の発生も防げる。
【００１９】
上記パルス発生回路としては、ソースが電源に接続されゲートがグランドに接続されるＰ型ＭＯＳトランジスタと、このＰ型ＭＯＳトランジスタのドレインに一端が接続される抵抗と、一端がその抵抗の他端に接続され他端がグランドに接続されるコンデンサと、入力端子が抵抗とコンデンサとの接続点に接続される第１のインバータと、入力端子がその第１のインバータの出力端子に接続され、出力端子が起動電流供給用Ｐ型ＭＯＳトランジスタのゲートに接続される第２のインバータとを備える構成が挙げられる。
【００２０】
このような構成によれば、上記抵抗の抵抗値と上記コンデンサの容量とによって決まる所定時間でもって第１のインバータへの入力電圧が所定のレベル（第１のインバータの出力をハイレベルからローレベルにするしきい値）に達する。第１のインバータの出力がローレベルになるとこの入力を受ける第２のインバータの出力がローレベルからハイレベルになる。すなわち、上記抵抗の抵抗値と上記コンデンサの容量を適切に設定することで、第２のインバータの出力がローレベルである所定時間を精度良く設定できる。第２のインバータの出力は上記起動電流供給用Ｐ型ＭＯＳトランジスタのゲートに供給されるので、結果として、上記抵抗の抵抗値と上記コンデンサの容量を適切に設定することで、起動電流供給用Ｐ型ＭＯＳトランジスタがオン状態である所定時間、すなわち基準電圧発生回路への起動電流の供給時間を精度良く設定できる。これにより、基準電圧発生回路の基準電圧立ち上がり時間として要求されている例えば何秒以内に立ち上げなければならないというような仕様に容易に対応できる。
【００２１】
また、上記コンデンサが充電されれば、電源からの電流は上記Ｐ型ＭＯＳトランジスタを介してグランドには流れないので、基準電圧発生回路における基準電圧立ち上がり後の起動回路に流れる電流を０にして消費電力を低減できる。
【００２２】
また、本発明の電源レギュレータは、上記起動回路と、この起動回路によって起動される基準電圧発生回路とを備える。基準電圧発生回路としては、温度変化による出力電圧（基準電圧）の変動が少ないバンドギャップ型基準電圧発生回路を用いることが好ましいが、もちろんそれ以外にも安定した基準電圧を発生できるものであれば用いることができる。
【発明の効果】
【００２３】
本発明の起動回路によれば、基準電圧発生回路への起動電流を制限する抵抗を設けているので、基準電圧発生回路の基準電圧にオーバーシュートを生じさせることなく安定して起動できる。
【００２４】
本発明の電源レギュレータによれば、基準電圧発生回路への起動電流を制限する抵抗を設けているので、基準電圧発生回路の基準電圧にオーバーシュートを生じさせることなく安定して起動でき、基準電圧発生回路からの基準電圧を受ける各種負荷（例えば半導体デバイスなど）を過電流から保護できる。
【発明を実施するための最良の形態】
【００２５】
図１は、本発明の実施形態に係る電源レギュレータ１０の回路図を示す。図１においてブロックで示している起動回路４及び基準電圧発生回路５については、図２にその詳細な回路図を示す。
【００２６】
本実施形態に係る電源レギュレータ１０は、主として、起動回路４と基準電圧発生回路５を備えている。基準電圧発生回路５は、例えばバンドギャップ型基準電圧発生回路であり、その起動電流入力端子に、起動回路４の出力端子が接続されている。
【００２７】
起動回路４は、パルス発生回路３と、起動電流供給用Ｐ型ＭＯＳトランジスタ（以下、単にＰ型ＭＯＳトランジスタとも称する）ＭＰ６と、突入電流制限用抵抗（以下、単に抵抗とも称する）Ｒ１とを備えている。
【００２８】
パルス発生回路３の出力端子は、Ｐ型ＭＯＳトランジスタＭＰ６のゲートに接続されている。Ｐ型ＭＯＳトランジスタＭＰ６のソースは電源端子１に接続されている。Ｐ型ＭＯＳトランジスタＭＰ６のドレインは抵抗Ｒ１の一端に接続されている。抵抗Ｒ１の他端は、基準電圧発生回路５の起動電流入力端子に接続されている。
【００２９】
パルス発生回路３は、図２に示すように、Ｐ型ＭＯＳトランジスタＭＰ７と、抵抗Ｒ５と、コンデンサＣ２と、第１のインバータ６ａと、第２のインバータ６ｂとを備えている。
【００３０】
Ｐ型ＭＯＳトランジスタＭＰ７のゲートはグランド端子２に接続され、ソースは電源端子１に接続されている。Ｐ型ＭＯＳトランジスタＭＰ７のドレインには抵抗Ｒ５の一端が接続されている。抵抗Ｒ５の他端と、グランド端子２との間にはコンデンサＣ２が直列接続されている。
【００３１】
抵抗Ｒ５とコンデンサＣ２との接続点は、第１のインバータ６ａの入力端子に接続され、第１のインバータ６ａの出力端子は第２のインバータ６ｂの入力端子に接続されている。第２のインバータ６ｂの出力端子はＰ型ＭＯＳトランジスタＭＰ６のゲートに接続されている。
【００３２】
第１のインバータ６ａは、Ｐ型ＭＯＳトランジスタＭＰ８とＮ型ＭＯＳトランジスタＭＮ４を備えている。Ｐ型ＭＯＳトランジスタＭＰ８及びＮ型ＭＯＳトランジスタＭＮ４のゲートは、抵抗Ｒ５とコンデンサＣ２との接続点に接続されている。Ｐ型ＭＯＳトランジスタＭＰ８のソースは電源端子１に接続されている。Ｎ型ＭＯＳトランジスタＭＮ４のソースはグランド端子２に接続されている。
【００３３】
第２のインバータ６ｂは、Ｐ型ＭＯＳトランジスタＭＰ９とＮ型ＭＯＳトランジスタＭＮ５を備えている。Ｐ型ＭＯＳトランジスタＭＰ９及びＮ型ＭＯＳトランジスタＭＮ５のゲートは、第１のインバータ６ａの出力端子、すなわちＰ型ＭＯＳトランジスタＭＰ８及びＮ型ＭＯＳトランジスタＭＮ４のドレインに接続されている。Ｐ型ＭＯＳトランジスタＭＰ９のソースは電源端子１に接続されている。Ｎ型ＭＯＳトランジスタＭＮ５のソースはグランド端子２に接続されている。第２のインバータ６ｂの出力端子、すなわちＰ型ＭＯＳトランジスタＭＰ９及びＮ型ＭＯＳトランジスタＭＮ５のドレインは、起動電流供給用のＰ型ＭＯＳトランジスタＭＰ６のゲートに接続されている。
【００３４】
基準電圧発生回路５は、図２に示すように、Ｐ型ＭＯＳトランジスタＭＰ４、ＭＰ５と、バイポーラトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４と、抵抗Ｒ２、Ｒ３、Ｒ４とを備えている。バイポーラトランジスタＱ１、Ｑ２、Ｑ３、Ｑ４は、何れもＮＰＮ型である。
【００３５】
Ｐ型ＭＯＳトランジスタＭＰ４のソースは電源端子１に接続されている。Ｐ型ＭＯＳトランジスタＭＰ４のドレインは、抵抗Ｒ２の一端に接続されている。抵抗Ｒ２の他端は、バイポーラトランジスタＱ１のコレクタ及びバイポーラトランジスタＱ３のベースに接続されている。バイポーラトランジスタＱ１のエミッタはグランド端子２に接続されている。
【００３６】
Ｐ型ＭＯＳトランジスタＭＰ４のドレインと抵抗Ｒ２との接続点には、起動回路４の出力端子（抵抗Ｒ１の他端）が接続され、この接続点には、さらに、抵抗Ｒ３の一端、バイポーラトランジスタＱ４のベース及び基準電圧発生回路５の出力端子Ｅが接続されている。抵抗Ｒ３の他端は、バイポーラトランジスタＱ２のコレクタ、バイポーラトランジスタＱ１及びＱ２のベースに接続されている。バイポーラトランジスタＱ２のエミッタは、抵抗Ｒ４を介してグランド端子２に接続されている。
【００３７】
Ｐ型ＭＯＳトランジスタＭＰ５のソースは電源端子１と接続され、ドレインはバイポーラトランジスタＱ４のコレクタ、Ｐ型ＭＯＳトランジスタＭＰ４及びＭＰ５のゲートに接続されている。バイポーラトランジスタＱ４のエミッタはバイポーラトランジスタＱ３のコレクタに接続され、バイポーラトランジスタＱ３のエミッタはグランド端子２に接続されている。
【００３８】
基準電圧発生回路５の出力端子Ｅと、グランド端子２との間にはコンデンサＣ１が接続されている。なお、コンデンサＣ１は基準電圧発生回路５に外付けされた構成に限らず、基準電圧発生回路５に内蔵させてもよい。
【００３９】
また、図１に示すように、基準電圧発生回路５の出力端子は、増幅器７の非反転入力端子に接続されている。増幅器７の出力端子は、バイポーラトランジスタＱ５のベースに接続されている。バイポーラトランジスタＱ５のコレクタは電源端子１に接続され、エミッタは抵抗Ｒ６の一端に接続されている。抵抗Ｒ６の他端と、グランド端子２との間には抵抗Ｒ７が直列接続されている。抵抗Ｒ６と抵抗Ｒ７との接続点は増幅器７の反転入力端子に接続されている。バイポーラトランジスタＱ５のエミッタと抵抗Ｒ６との接続点が、この電源レギュレータ１０の出力端子１１として機能する。
【００４０】
次に、上記起動回路４及び基準電圧発生回路５の動作について、図５に示すタイミングチャートも参照して説明する。図５は、図２の回路における各ノードＢ、Ｃ、Ｄ、Ｅの電圧の時間変化を示す。
【００４１】
Ｐ型ＭＯＳトランジスタＭＰ７のゲートはグランド端子２に接続されているため、電源端子１に電源電圧が印加されるとＰ型ＭＯＳトランジスタＭＰ７のゲート・ソース間電圧がしきい値を越えＰ型ＭＯＳトランジスタＭＰ７がオン状態となる。これにより、電源端子１からの電流が抵抗Ｒ５を流れ、コンデンサＣ２は充電されていない状態から徐々に充電されるため、第１のインバータ６ａの入力電圧（ノードＢの電圧）は図５に示すように０Ｖから徐々に高くなる。この電圧が上昇するのに必要な時間は、抵抗Ｒ５の抵抗値とコンデンサＣ２の容量によって任意に設定することができる。
【００４２】
ノードＢの電圧が所定レベルより低いローレベルのときには、第１のインバータ６ａのＰ型ＭＯＳトランジスタＭＰ８とＮ型ＭＯＳトランジスタＭＮ４のうち、Ｐ型ＭＯＳトランジスタＭＰ８のみがオン状態となり、よって第１のインバータ６ａの出力電圧（ノードＣの電圧）はハイレベルとなる。
【００４３】
このハイレベルの出力を受けた第２のインバータ６ｂでは、Ｐ型ＭＯＳトランジスタＭＰ９とＮ型ＭＯＳトランジスタＭＮ５のうち、Ｎ型ＭＯＳトランジスタＭＮ５のみがオン状態となり、よって第２のインバータ６ｂの出力電圧（ノードＤの電圧）はローレベルとなる。
【００４４】
この第２のインバータ６ｂからのローレベルの出力は、Ｐ型ＭＯＳトランジスタＭＰ６のゲートに供給され、Ｐ型ＭＯＳトランジスタＭＰ６をオン状態にする。これにより、電源端子１からの電流は、Ｐ型ＭＯＳトランジスタＭＰ６及び抵抗Ｒ１を介して、基準電圧発生回路５に起動電流として供給される。
【００４５】
ノードＢの電圧が所定レベルより高いハイレベルになると、第１のインバータ６ａのＰ型ＭＯＳトランジスタＭＰ８とＮ型ＭＯＳトランジスタＭＮ４のうち、Ｎ型ＭＯＳトランジスタＭＮ４のみがオン状態となり、第１のインバータ６ａの出力電圧（ノードＣの電圧）は、図５に示すようにハイレベルからローレベルになる。
【００４６】
このローレベルの出力を受けた第２のインバータ６ｂでは、Ｐ型ＭＯＳトランジスタＭＰ９とＮ型ＭＯＳトランジスタＭＮ５のうち、Ｐ型ＭＯＳトランジスタＭＰ９のみがオン状態となり、第２のインバータ６ｂの出力電圧（ノードＤの電圧）は、図５に示すようにローレベルからハイレベルになる。
【００４７】
この第２のインバータ６ｂからのハイレベルの出力は、Ｐ型ＭＯＳトランジスタＭＰ６のゲートに供給され、Ｐ型ＭＯＳトランジスタＭＰ６をオン状態からオフ状態にする。これにより、起動回路４から基準電圧発生回路５への起動電流の供給は断たれる。
【００４８】
すなわち、起動回路４への電源電圧印加後、所定時間だけローレベルとなるノードＤの電圧により、Ｐ型ＭＯＳトランジスタＭＰ６は所定時間だけオン状態となり、その所定時間だけ基準電圧発生回路５へ起動電流を供給する。
【００４９】
その所定時間は、抵抗Ｒ５の抵抗値とコンデンサＣ２の容量とで任意に設定できる。すなわち、抵抗Ｒ５の抵抗値とコンデンサＣ２の容量とで、基準電圧発生回路５に起動電流を供給する時間を任意に設定できる。
【００５０】
この所定時間だけ供給される起動電流によって基準電圧発生回路５が起動するためには、コンデンサＣ１に対して、抵抗Ｒ１の抵抗値で決まる電流で充電すると同時に、抵抗Ｒ２、Ｒ３、Ｒ４と、バイポーラトランジスタＱ１、Ｑ２に起動電流を流す必要がある。換言すれば、抵抗Ｒ５の抵抗値、コンデンサＣ２の容量、抵抗Ｒ１の抵抗値、コンデンサＣ１の容量の設定を適切に行うことで、基準電圧Ｖref（ノードＥの電圧）の立ち上がり時間と、起動回路４の動作時間（起動電流供給時間）とを同じ時間に設定することができる。
【００５１】
すなわち、基準電圧発生回路５の起動時間のみ、起動回路４は動作される。起動回路４において、基準電圧発生回路５への上記所定時間の起動電流供給後は、コンデンサＣ２は充電され、Ｐ型ＭＯＳトランジスタＭＰ８及びＮ型ＭＯＳトランジスタＭＮ５がオフ状態にあるので、電源端子１からの電流は起動回路４を流れない。これにより、基準電圧発生回路５の起動後、起動回路４に無駄な電流が流れず、低消費電力化を実現できる。
【００５２】
また、起動電流の供給を受けた基準電圧発生回路５では、起動電流によってバイポーラトランジスタＱ１〜Ｑ４がオン状態となり、これによりＰ型ＭＯＳトランジスタＭＰ４及びＭＰ５のゲートがローレベルになりこれらＰ型ＭＯＳトランジスタＭＰ４及びＭＰ５がオン状態となる。したがって、以後起動電流の供給が断たれても、電源端子１からの電流はＰ型ＭＯＳトランジスタＭＰ４を介して入力される。
【００５３】
バンドギャップ型の基準電圧発生回路５では、抵抗の抵抗値や、バイポーラトランジスタのエミッタ面積などの回路定数を適切に設定することにより、温度による変化の少ない基準電圧（ノードＥの電圧）Ｖrefが得られる。
【００５４】
また、本実施形態では、起動回路４に設けられた抵抗Ｒ１によって、基準電圧発生回路５への過大な突入電流を制限することができ、図５に示すノードＥの電圧（Ｖref）の変化のようにオーバーシュートを生じさせることなく、上述した所定時間で一定電圧に立ち上げることができる。
【００５５】
図６は、図２の回路において抵抗Ｒ１、Ｒ５がない場合（これを比較例とする）における各ノードＢ〜Ｅの電圧のタイミングチャートを示すが、これから明らかなように、ノードＥ電圧（Ｖref）の立ち上がり時に大きなオーバーシュートが生じている。
【００５６】
ノードＥ電圧（Ｖref）は、図１に示す増幅器７で増幅されて電源レギュレータ１０の出力端子１１から、例えば半導体デバイスに供給されるので、オーバーシュートが発生すると半導体デバイスに過大な電圧が供給されてしまうことになる。
【００５７】
比較例では、図６に示されるように、オーバーシュートのピーク値は、最終的に得るべき一定電圧の約４倍にも達し、これがさらに増幅器７で増幅されて半導体デバイスに供給されるので、瞬時ではあるが半導体デバイスには許容値を大きく越えた過電圧が供給され壊れてしまう。
【００５８】
これに対して、本実施形態では、図５に示すように、オーバーシュートを生じさせることなく、しかも上述した所定時間でもってすばやく一定電圧にまで立ち上げることができる。
【００５９】
以上、本発明の実施形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００６０】
オーバーシュートの抑制効果は抵抗Ｒ１の作用に大きく依存するので、抵抗Ｒ５を設けなくてもオーバーシュート抑制の効果は得られる。
【図面の簡単な説明】
【００６１】
【図１】本発明の実施形態に係る電源レギュレータの回路図である。
【図２】本発明の実施形態に係る起動回路及び基準電圧発生回路の回路図である。
【図３】従来例の起動回路及び基準電圧発生回路の回路図である。
【図４】他従来例の起動回路及び基準電圧発生回路の回路図である。
【図５】図２に示す回路の動作シミュレーションを行った際の各ノードＢ〜Ｅの電圧のタイミングチャートである。
【図６】図２の回路において抵抗Ｒ１、Ｒ５がない場合で動作シミュレーションを行った際の各ノードＢ〜Ｅの電圧のタイミングチャートである。
【符号の説明】
【００６２】
１…電源端子、２…グランド端子、３…パルス発生回路、４…起動回路、５…基準電圧発生回路、６ａ…第１のインバータ、６ｂ…第２のインバータ、１０…電源レギュレータ、ＭＰ６…起動電流供給用Ｐ型ＭＯＳトランジスタ、Ｒ１…突入電流制限用抵抗。
【図１】
2005208968.tif 000003
【図２】
2005208968.tif 000004
【図３】
2005208968.tif 000005
【図４】
2005208968.tif 000006
【図５】
2005208968.tif 000007
【図６】
2005208968.tif 000008