(57)【要約】【課題】デバッグ・ターゲットのＣＰＵが省電力状態に移行してもデバッグを継続できるＣＰＵの省電力機能を有する機器のデバッグシステムを提供する。【解決手段】デバッグ・ターゲット１０１は、省電力モード検出手段１０４を具備し、デバッガ１０２と接続されている。デバッグ・ターゲット１０１上でデバッグ機能１０３が動作しており、これが外部のデバッガ１０２と接続されている。デバッガ１０２とデバッグ機能１０３との通信は、タイムアウト時間が設けられており、デバッグ・ターゲット１０１が省電力状態となった際に、デバッグ機能１０３との通信がタイムアウトする。省電力モード検出手段１０４によって省電力状態を検出し、デバッガ１０２は暴走などによるデバッグ機能１０３との通信障害とは区別可能になる。デバッグ・ターゲット１０１にて省電力機能が働いている時はタイムアウトしないようにすることで、デバッグの継続を可能とする。【選択図】図１
2005293077.tif 000002
【特許請求の範囲】
【請求項１】
ＣＰＵの省電力機能を有するデバッグ・ターゲットにデバッグ装置を接続したデバッグシステムであって、
前記デバッグ・ターゲットは、ＣＰＵの省電力モードを検出して検出信号を出力する省電力モード検出手段を有し、
前記デバッグ装置は、デバッグ中に前記デバッグ・ターゲットから応答が返ってこないタイムアウトが発生すると、前記省電力モード検出手段の検出信号を確認して、前記デバッグ・ターゲットが省電力モードならば、前記デバッグ・ターゲットが通常モードになるまでその状態の確認を続け、前記デバッグ・ターゲットが省電力モードでなければ、エラー処理を行うことを特徴とするＣＰＵの省電力機能を有する機器のデバッグシステム。
【請求項２】
前記省電力モード検出手段は、前記デバッグ・ターゲットの電源回路の消費電流の減少を検出することによってＣＰＵの省電力モードを検出することを特徴とする請求項１記載のＣＰＵの省電力機能を有する機器のデバッグシステム。
【請求項３】
前記省電力モード検出手段は、前記デバッグ・ターゲットのＣＰＵの動作モードを示すモード出力を検出することによってＣＰＵの省電力モードを検出することを特徴とする請求項１記載のＣＰＵの省電力機能を有する機器のデバッグシステム。
【請求項４】
ＣＰＵの省電力機能を有するデバッグ・ターゲットにデバッグ装置を接続したシステムのデバッグ方法であって、
前記デバッグ装置は、デバッグ中に前記デバッグ・ターゲットから応答が返ってこないタイムアウトが発生すると、前記デバッグ・ターゲットのＣＰＵの省電力モード検出信号を確認して、前記デバッグ・ターゲットが省電力モードならば、前記デバッグ・ターゲットが通常モードになるまでその状態の確認を続け、前記デバッグ・ターゲットが省電力モードでなければ、エラー処理を行うことを特徴とするＣＰＵの省電力機能を有する機器のデバッグ方法。
【請求項５】
前記デバッグ・ターゲットの電源回路の消費電流の減少を検出することによってＣＰＵの省電力モードを検出することを特徴とする請求項４記載のＣＰＵの省電力機能を有する機器のデバッグ方法。
【請求項６】
前記デバッグ・ターゲットのＣＰＵの動作モードを示すモード出力を検出することによってＣＰＵの省電力モードを検出することを特徴とする請求項４記載のＣＰＵの省電力機能を有する機器のデバッグ方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、省電力機能を有する組み込み機器の開発に適用して好適なＣＰＵの省電力機能を有する機器のデバッグシステムに関する。
【背景技術】
【０００２】
近年、組み込み機器の開発では、省電力機能が非常に重要であり、多くの場合実装されている。また、昨今の機能の高度化、複雑化に伴いソフトウエアの規模が肥大化している。そのような状況下でＣＰＵの省電力機能をまたいでデバッグを継続する必要があった。
【０００３】
また、デバッグ支援装置が、メモリ内のＯＳの制御表等を繰り返し参照して、タスク状態や資源状態等が特定の状態（アプリケーションプログラムの異常状態）である場合に所定時間をタイマー設定し、特定の状態でなくなればタイマー解除することにより、特定の状態が所定時間保たれた場合にデバッグ支援装置はタイマーのタイムアウト処理としてメッセージ表示やアプリケーションプログラム停止等のデバッグ支援用の動作を行うことが開示されている（例えば、特許文献１参照）。
【特許文献１】特開２０００−２１５０８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、組込機器などでＣＰＵの省電力機能が動作した場合、ターゲットのデバッグデーモンとの通信が途絶えタイムアウトするなどしてデバッグに支障をきたしていた。
【０００５】
そこで本発明は、デバッグ・ターゲットのＣＰＵが省電力状態に移行してもデバッグを継続できるＣＰＵの省電力機能を有する機器のデバッグシステム及び方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上述の課題を解決するため、本発明は、ターゲットの省電力モード検出手段を設けて省電力状態を検出することにより、暴走などと明確に区別し、タイムアウトを抑制することを特徴とする。
【０００７】
図１は、本発明の概念を示し、デバッグ・ターゲット１０１は、省電力モード検出手段１０４を具備し、デバッガ（デバッグ装置）１０２と接続されている。この通信手段は例えば、電圧のＨ、Ｌなど単純な手段が考えられる。デバッグ・ターゲット１０１上でデバッグのための制御・通信を司るプログラムもしくはハードウエアであるデバッグ機能１０３が動作しており、これが外部のデバッガ１０２と接続されている。デバッガ１０２は、表示装置１０５と入力装置１０６及び記憶装置１０７を具備しており、デバッグ・ターゲット１０１のレジスタ、変数、メモリ、実行しているプログラムのソースコードを表示し、入力装置１０６を介してコマンドを入力することによりデバッグ機能を提供する。
【０００８】
デバッガ１０２とデバッグ機能１０３との通信は、デバッグ・ターゲット１０１が暴走したときなどのため、通信のタイムアウト時間が設けられている。よって、デバッグ・ターゲット１０１の省電力機能が働き省電力状態となった際に、デバッグ機能１０３との通信がタイムアウトする。そこで、省電力モード検出手段１０４によって省電力状態の検出を可能にし、デバッガ１０２は暴走などによるデバッグ機能１０３との通信障害とは区別可能になる。デバッグ・ターゲット１０１にて省電力機能が働いている時はタイムアウトしないようにすることで、デバッグの継続を可能とする。
【発明の効果】
【０００９】
本発明による効果は、ＣＰＵが省電力状態に移行してもデバッグを継続できることにある。その理由は、デバッガが省電力状態を認知し、デバッグ・ターゲットの異常か否かの判別が可能なためである。
【発明を実施するための最良の形態】
【００１０】
次に、本発明の最良の形態について図面を参照して説明する。
【実施例１】
【００１１】
図２は、本発明の第１実施例の構成を示す。デバッグ・ターゲット２０１は、ＣＰＵ２０６とＩ／Ｆとして１０ＢＡＳＥ−Ｔ２０７を備え、電源回路２０４および汎用ＩＯポートであるＧＰＩＯ２０５、および消費電流検出手段２０３を具備する。パーソナルコンピュータ２０２は、ＣＰＵ２１２、表示装置２１３、入力装置２１０、Ｉ／Ｆとして１０ＢＡＳＥ−Ｔ２１１およびパラレルポート２０８を具備し、デバッガプログラム２０９が走ることによりデバッガとして機能する。デバッグ・ターゲット２０１ではデバッグ対象プログラム２１４とデバッグ機能を提供するソフトウエアであるデバッグデーモンプログラム２１５が実行されている。
【００１２】
次に、図３及び図４のフローチャートを参照して本実施例の動作について詳細に説明する。図３はデバッグ・ターゲット２０１の動作状態の遷移をあらわしたものである。通常動作モードから省電力モードに移行した際に、消費電流検出手段２０３の出力はＨからＬへ、省電力モードから通常動作モードへ移行した際に、消費電流検出手段２０３の出力はＬからＨへ変化する。本実施例ではＣＰＵ２０６が、ＧＰＩＯポート２０５により、電源回路２０４を操作することにより実現している。通常は何らかの割り込みを検出し、通常動作状態へ復帰する。
【００１３】
デバッガ２０２は、通常１０ＢＡＳＥ−Ｔ２１１を通じてデバッグ・ターゲット２０１上で実行されているデバッグデーモンプログラム２１５と通信している。図４は、デバッガ２０２がデバッグデーモンプログラム２１５から応答が返ってこないタイムアウト時における動作を示したものである。タイムアウト発生後（Ｓ４０１）、パラレルポート２０８で消費電流検出手段２０３の出力を確認する（Ｓ４０２）。もし、Ｈであれば（Ｓ４０３）、デーモンの異常などが考えられ、エラー処理を行う（Ｓ４０４）。エラー処理としては、表示装置２１３にエラーメッセージを表示する等である。もし、Ｌであれば、省電力モードと判断して、通常動作状態へ復帰するまで、つまりＨになるまでポーリングし続け、状態の確認を続ける（Ｓ４０５）。
【００１４】
ＣＰＵ２０６が、省電力モードに移行すると、その動作状態を出力するモード出力端子を有する場合、そのモード出力を検出して省電力モード検出手段とすることもできる。なお、省電力モードとして、以下のモードがある。
１．スタンバイ・モード：割り込み回路やタイマーなどの一部の周辺回路を除き、演算器などへのクロック供給を停止する。レジスタの内容は保持したままである。
２．サスペンド・モード：割り込み回路を除き、内部回路への動作電圧の印加も停止する。このモードに移行する前に、レジスタの内容はメモリ又はディスクへ退避する。
【実施例２】
【００１５】
図５は、本発明の第２実施例の構成を示す。本実施例では、デバッグ・ターゲット５０１は、ＣＰＵ５０６とデバッグ機能としてハードウエアであるＯＣＤ(On Chip Debug)５０７を備え、電源回路５０４および汎用ＩＯポートであるＧＰＩＯ５０５、および消費電流検出手段５０３を具備する。パーソナルコンピュータ５０２は、ＣＰＵ５１２、表示装置５１３、入力装置５１０、Ｉ／ＦとしてＩＣＥ(In Circuit Emulator)５１１およびパラレルポート５０８を具備し、デバッガプログラム５０９が走ることによりデバッガとして機能する。デバッグ・ターゲット５０１ではデバッグ対象プログラム５１４が実行されている。ＯＣＤ５０７とＩＣＥ５１１の接続はたとえがＪＴＡＧをあげることが出来る。また、ＩＣＥ５１１とパーソナルコンピュータ５０２との接続はＵＳＢ、イーサネット（富士ゼロックス株式会社の登録商標）などをあげることが出来る。
【００１６】
本実施例は、第１実施例と比べ、デバッグ機能を提供するものがソフトウエアか、ハードウエアかの違いだけで動作は変わらない。
【００１７】
デバッガ５０２は、通常ＩＣＥ５１１を通じてデバッグ・ターゲット５０１上で動作しているＯＣＤ５１５と通信している。図４を用いて、デバッガ５０２がＯＣＤ５１５から応答が返ってこないタイムアウト時における動作を説明する。タイムアウト発生後（Ｓ４０１）、パラレルポート５０８で消費電流検出手段５０３の出力を確認する（Ｓ４０２）。もし、Ｈであれば（Ｓ４０３）、デバッグ・ターゲット５０１の異常などが考えられ、エラー処理を行う（Ｓ４０４）。エラー処理としては、表示装置５１３にエラーメッセージを表示する等である。もし、Ｌであれば、省電力モードと判断して、通常動作状態へ復帰するまで、つまりＨになるまでポーリングし続け、状態の確認を続ける（Ｓ４０５）。
【図面の簡単な説明】
【００１８】
【図１】本発明の概念図である。
【図２】本発明の第１実施例の構成図である。
【図３】デバッグ・ターゲットの動作状態の遷移図である。
【図４】デバッガのタイムアウト発生時の動作を示すフローチャートである。
【図５】本発明の第２実施例の構成図である。
【符号の説明】
【００１９】
１０１  デバッグ・ターゲット
１０２  デバッガ
１０３  デバッグ機能
１０４  省電力モード検出手段
１０５  表示装置
１０６  入力装置
１０７  記憶装置
【図１】
2005293077.tif 000003
【図２】
2005293077.tif 000004
【図３】
2005293077.tif 000005
【図４】
2005293077.tif 000006
【図５】
2005293077.tif 000007