(57)【要約】【課題】  本発明の課題は、半導体薄膜を容易にハンドリングすることのできるハンドリング方法、及びそれに基づいた発光素子の製造方法を提供することにある。【解決手段】  上記課題を解決するため、本発明の半導体薄膜ウェハのハンドリング方法では、  半導体薄膜４の貼り合わせ面４１にＡｕを主成分とする第一Ａｕ系層９１を形成する工程と、  仮支持基板１１０の二酸化珪素よりなる貼り合わせ面１１０ｂにＡｕを主成分とする第二Ａｕ系層１０を形成する工程と、  第一Ａｕ系層９１と第二Ａｕ系層１０とを結合し、半導体薄膜４と仮支持基板１１０とが一体化した仮支持積層体１００を形成して該仮支持積層体１００をハンドリングする工程と、  仮支持積層体１００から仮支持基板１１０を第二Ａｕ系層１０との界面にて剥離する工程と、  を有することを特徴とする。【選択図】        図２
2005197286.tif 000002
【特許請求の範囲】
【請求項１】
半導体薄膜の貼り合わせ面にＡｕを主成分とする第一Ａｕ系層を形成する工程と、
仮支持基板の二酸化珪素よりなる貼り合わせ面にＡｕを主成分とする第二Ａｕ系層を形成する工程と、
前記第一Ａｕ系層と前記第二Ａｕ系層とを結合し、前記半導体薄膜と前記仮支持基板とが一体化した仮支持積層体を形成して該仮支持積層体をハンドリングする工程と、
前記仮支持積層体から前記仮支持基板を前記第二Ａｕ系層との界面にて剥離する工程と、
を有することを特徴とする半導体薄膜のハンドリング方法。
【請求項２】
前記仮支持基板の剥離後、前記半導体薄膜上の前記第二Ａｕ系層を除去することを特徴とする請求項１に記載の半導体薄膜のハンドリング方法。
【請求項３】
前記仮支持基板は、貼り合わせ面が二酸化珪素で被覆されたシリコン基板であることを特徴とする請求項１または２に記載の半導体薄膜のハンドリング方法。
【請求項４】
発光層部成長用基板上に形成された発光層部を有する化合物半導体層の第一主表面に、Ａｕを主成分とする第一Ａｕ系層を形成する一方、仮支持基板の二酸化珪素よりなる貼り合わせ面にＡｕを主成分とする第二Ａｕ系層を形成する仮支持用Ａｕ系層形成工程と、
前記第一Ａｕ系層と前記第二Ａｕ系層とを結合して、前記化合物半導体層と前記仮支持基板とが一体化した仮支持積層体を形成する仮支持積層体形成工程と、
前記仮支持積層体から前記成長用基板を除去して前記化合物半導体層の第二主表面を露出させ、該第二主表面に素子基板を結合する素子基板結合工程と、
前記仮支持基板を前記第二Ａｕ系層との界面において剥離する仮支持基板除去工程と、
をこの順に行うことを特徴とする発光素子の製造方法。
【請求項５】
前記仮支持基板は、貼り合わせ面が二酸化珪素で被覆されたシリコン基板であることを特徴とする請求項４に記載の発光素子の製造方法。
【請求項６】
前記素子基板結合工程は、前記仮支持積層体の状態で前記化合物半導体層の前記第二主表面に発光層部側Ａｕ系層を、前記素子基板の貼り合わせ面に素子基板側Ａｕ系層を形成し、前記発光層部側Ａｕ系層と前記素子基板側Ａｕ系層とを結合することにより行われることを特徴とする請求項４または５に記載の発光素子の製造方法。
【請求項７】
前記化合物半導体層の前記第一主表面に形成された前記第一Ａｕ系層を、前記発光層部に発光駆動電圧を印加するための電極として利用することを特徴とする請求項４ないし６のいずれか１項に記載の発光素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体薄膜のハンドリング方法、及び発光素子の製造方法に関する。
【背景技術】
【０００２】
近年、半導体素子では、小型化及び高性能化に伴い、その製造工程において非常に薄い半導体薄膜を貼り合わせる技術が求められている。発光ダイオードや半導体レーザー等の発光素子を例に挙げると、ＩＩＩ−Ｖ族化合物半導体、例えばＡｌＧａＩｎＰ混晶により発光層部が形成された発光素子は、ＡｌＧａＩｎＰ混晶がＧａＡｓと格子整合することを利用して、ＧａＡｓ基板上にＡｌＧａＩｎＰ混晶からなる発光層部をエピタキシャル成長させることにより形成できる。しかしながら、発光層部を構成するＡｌＧａＩｎＰ混晶はＧａＡｓよりもバンドギャップが大きいため、発光した光がＧａＡｓ基板に吸収されて十分な光取出し効率が得られにくい難点がある。この問題を解決するために、特許文献１をはじめとする種々の公報には、成長用のＧａＡｓ基板を剥離した後に、補強用の素子基板をＡｕ層を介して剥離面に貼り合わせる技術が開示されている。この際、ＧａＡｓ基板が剥離された発光層部を含む化合物半導体層（半導体薄膜）は、厚さが５０μｍ以下程度（例えば３０μｍ）と、非常に薄い場合がある。
【０００３】
【特許文献１】特開２００１−３３９１００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のような貼り合わせによる発光素子を得るためには、貼り合わせ工程をはじめとする多くの工程において、非常に薄い半導体薄膜に対してハンドリングを行う必要がある。しかし、そのような半導体薄膜は、例えばピンセットのような手段によって挟まれた状態でハンドリングが行われると、破損してしまうことが多い。
【０００５】
そこで、本発明の課題は、半導体薄膜を容易にハンドリングすることのできるハンドリング方法およびそれに基づいた発光素子の製造方法を提供することにある。
【課題を解決するための手段・発明の効果】
【０００６】
上記課題を解決するため、本発明の半導体薄膜のハンドリング方法では、
半導体薄膜の貼り合わせ面にＡｕを主成分とする第一Ａｕ系層を形成する工程と、
仮支持基板の二酸化珪素よりなる貼り合わせ面にＡｕを主成分とする第二Ａｕ系層を形成する工程と、
前記第一Ａｕ系層と前記第二Ａｕ系層とを結合し、前記半導体薄膜と前記仮支持基板とが一体化した仮支持積層体を形成して該仮支持積層体をハンドリングする工程と、
前記仮支持積層体から前記仮支持基板を前記第二Ａｕ系層との界面にて剥離する工程と、
を有することを特徴とする。
なお、本明細書において「主成分」とは、最も質量含有率の高い成分のことをいう。
【０００７】
上記本発明の半導体薄膜のハンドリング方法によると、半導体薄膜と仮支持基板のそれぞれの貼り合わせ面に第一及び第二のＡｕ系層を振り分けて形成し、これらを結合させて仮支持積層体を形成する。そして、非常に薄い半導体薄膜を仮支持積層体の状態でハンドリングすることで、半導体薄膜はそれに結合された仮支持基板によって補強及び保護されるので、容易にハンドリングを行うことが可能となる。また、Ａｕ系層同士は室温での加圧で結合するが、貼り合わせの際に加熱してもよい。
【０００８】
仮支持基板の二酸化珪素（ＳｉＯ２）よりなる貼り合わせ面は、Ａｕ系層との密着性が弱いため、半導体薄膜のハンドリング終了後に、仮支持積層体において、仮支持基板を第二Ａｕ系層との界面にて簡単に剥離することができる。これにより、剥離した仮支持基板を新たな半導体薄膜のハンドリングに使用できる。半導体薄膜の貼り合わせ面上にＡｕ系層を残す必要がない場合には、仮支持基板の剥離後、半導体薄膜の貼り合わせ面上に残存する第二Ａｕ系層を除去することもできる。
【０００９】
仮支持基板としては、貼り合わせ面が二酸化珪素で被覆されたシリコン基板を用いることができる。シリコン（Ｓｉ）は表層に非常に良質の酸化膜を形成するが、このような酸化膜はＡｕ系層に対して不活性であり、Ａｕ系層との密着性が弱いため、仮支持基板の貼り合わせ面とするのに非常に適している。
【００１０】
以上の半導体薄膜のハンドリング方法は、貼り合わせ工程を有する発光素子の製造に適用することが可能である。
すなわち、本発明の発光素子の製造方法では、
発光層部成長用基板上に形成された発光層部を有する化合物半導体層の第一主表面に、Ａｕを主成分とする第一Ａｕ系層を形成する一方、仮支持基板の二酸化珪素よりなる貼り合わせ面にＡｕを主成分とする第二Ａｕ系層を形成する仮支持用Ａｕ系層形成工程と、
前記第一Ａｕ系層と前記第二Ａｕ系層とを結合して、前記化合物半導体層と前記仮支持基板とが一体化した仮支持積層体を形成する仮支持積層体形成工程と、
前記仮支持積層体から前記成長用基板を除去して前記化合物半導体層の第二主表面を露出させ、該第二主表面に素子基板を結合する素子基板結合工程と、
前記仮支持基板を前記第二Ａｕ系層との界面において剥離する仮支持基板除去工程と、
をこの順に行うことを特徴とする。
【００１１】
上記本発明の発光素子の製造方法によると、上述した半導体薄膜のハンドリング方法のごとく、半導体薄膜としての化合物半導体から発光層部成長用基板を除去し、その除去面に素子基板を結合する際に、半導体薄膜のハンドリングが容易となる。
【００１２】
仮支持基板としては、貼り合わせ面が二酸化珪素で被覆されたシリコン基板を用いることができる。上述したように、シリコン（Ｓｉ）は表層に非常に良質の酸化膜を形成するが、このような酸化膜はＡｕ系層に対して不活性であり、Ａｕ系層との密着性が弱いため、仮支持基板の貼り合わせ面とするのに非常に適している。
【００１３】
素子基板結合工程は、仮支持積層体の状態で化合物半導体層の第二主表面に発光層部側Ａｕ系層を、素子基板の貼り合わせ面に素子基板側Ａｕ系層を形成し、発光層部側Ａｕ系層と素子基板側Ａｕ系層とを結合することにより行うことができる。Ａｕ系層同士は比較的低温でも容易に一体化するので、貼り合わせの熱処理温度が低くとも十分な貼り合わせ強度を有する発光素子が得られる。
【００１４】
また、化合物半導体層の第一主表面に形成された第一Ａｕ系層は、発光層部に発光駆動電圧を印加するための電極として利用することができる。これによって製造工程の簡略化を図ることが可能となる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明に係る半導体薄膜のハンドリング方法および発光素子の製造方法の実施形態を、図面を参照して説明する。
まず、本発明の発光素子の製造方法により得られる発光素子１の一例を図１に示す。発光素子１は、素子基板としてのｎ型Ｓｉ単結晶よりなるシリコン基板７の第一主表面７１上に、Ａｕを主成分とするＡｕ系層５を介して発光層部２が貼り合わされた構造を有してなる。
【００１６】
発光層部２は、ノンドープ（ＡｌｘＧａ１−ｘ）ｙＩｎ１−ｙＰ（ただし、０≦ｘ≦０．５５、０．４５≦ｙ≦０．５５）混晶からなる活性層２１を、第一導電型クラッド層、本実施形態ではｐ型（ＡｌｚＧａ１−ｚ）ｙＩｎ１−ｙＰ（ただしｘ＜ｚ≦１）からなるｐ型クラッド層２３と、第一導電型クラッド層とは異なる第二導電型クラッド層、本実施形態ではｎ型（ＡｌｚＧａ１−ｚ）ｙＩｎ１−ｙＰ（ただしｘ＜ｚ≦１）からなるｎ型クラッド層２２とにより挟んだ構造を有し、活性層２１の組成に応じて、発光波長を、緑色から赤色領域（発光波長（ピーク発光波長）が５５０ｎｍ以上６７０ｎｍ以下）にて調整できる。発光素子１においては、金属電極９１側にｐ型ＡｌＧａＩｎＰクラッド層２３が配置されており、Ａｕ系層５側にｎ型ＡｌＧａＩｎＰクラッド層２２が配置されている。従って、通電極性は金属電極９１側が正である。なお、ここでいう「ノンドープ」とは、「ドーパントの積極添加を行わない」との意味であり、通常の製造工程上、不可避的に混入するドーパント成分の含有（例えば１０１３〜１０１６／ｃｍ３程度を上限とする）をも排除するものではない。なお、それとは逆に、ｐ型クラッド層２３をＡｕ系層５側、ｎ型クラッド層２２を金属電極９１側とすることもできる。その場合、通電極性が反対となり、他の部材は図中に表記された導電型とは反対の導電型となる。
【００１７】
また、発光層部２のシリコン基板７に面しているのと反対側の主表面上にはＡｌＧａＡｓよりなる電流拡散層３が形成され、その主表面４１の略中央には、発光層部２に発光駆動電圧を印加するために、例えばＡｕＢｅ層９１ａの上にＡｕ層９１ｂを形成した金属電極９１が、該主表面４１の一部を覆うように形成されている。電流拡散層３の主表面４１における、金属電極９１の周囲の領域は、発光層部２からの光取出領域ＰＦをなす。なお、発光層部２と電流拡散層３とからなる層体を、以下化合物半導体層４とする。金属電極９１は、化合物半導体層４の第一主表面側に形成されている。また、シリコン基板７の第二主表面７２側にはその全体を覆うように金属電極（裏面電極：例えばＡｕ電極である）９２が形成されている。なお、金属電極９２とシリコン基板７との間には、ＡｕＳｂ接合合金化層６３が介挿されている。また、ＡｕＳｂに代えてＡｕＳｎを接合合金化層として用いてもよい。
【００１８】
シリコン基板７は、Ｓｉ単結晶インゴットをスライス・研磨して製造されたものであり、その厚みは例えば１００μｍ以上５００μｍ以下である。そして、発光層部２に対し、Ａｕ系層５を挟んで貼り合わされている。Ａｕ系層５は、化合物半導体層４の第二主表面側に形成した発光層部側Ａｕ系層５ａと、シリコン基板７の第一主表面側に形成した素子基板側Ａｕ系層５ｂとが貼り合わせ熱処理により貼り合わされたものである。
【００１９】
発光層部２と発光層部側Ａｕ系層５ａとの間には、ＡｕＧｅＮｉ接合層６１（例えばＧｅ：１５質量％、Ｎｉ：１０質量％）が形成されており、素子の直列抵抗低減に貢献している。ＡｕＧｅＮｉ接合層６１は、発光層部側Ａｕ系層５ａの主表面上に分散形成され、その形成面積率は１％以上２５％以下である。また、シリコン基板７と素子基板側Ａｕ系層５ｂとの間には、ＡｕＳｂ接合層６２（例えばＳｂ：５質量％）が介挿されている。なお、ＡｕＳｂに代えてＡｕＳｎを接合層として用いてもよい。
【００２０】
前記ＡｕＳｂ接合金属層６２は、シリコン基板７からのＳｉ成分がＡｕ系層５へ拡散することを防ぐために、Ｔｉ（チタン）層８により覆われている。そして、Ｔｉ層８の全面を覆う形で、これと接するようにＡｕ系層５が配置されている。なお、本実施形態においてＡｕ系層５は、純ＡｕもしくはＡｕ含有率が９５質量％以上のＡｕ合金よりなる。
【００２１】
発光層部２からの光は、光取出面側に直接放射される光に、Ａｕ系層５による反射光が重畳される形で取り出される。Ａｕ系層５の厚さは、反射効果を十分に確保するため、８０ｎｍ以上とすることが望ましい。
【００２２】
以下、図１の発光素子１の製造方法について説明する。
まず、図２の工程１に示すように、発光層部成長用基板をなすＧａＡｓ単結晶基板１１の主表面に、ｎ型ＧａＡｓバッファ層１２を例えば０．５μｍ、ＡｌＡｓからなる剥離層１３を例えば０．５μｍ、この順序にてエピタキシャル成長させる。その後、発光層部２として、約１μｍのｎ型ＡｌＧａＩｎＰクラッド層２２、約０．６μｍのＡｌＧａＩｎＰ活性層（ノンドープ）２１、及び約１μｍのｐ型ＡｌＧａＩｎＰクラッド層２３を、この順序にエピタキシャル成長させる。また、さらにｐ型ＡｌＧａＡｓよりなる電流拡散層３を例えば５μｍエピタキシャル成長させる。これによって、ＧａＡｓ単結晶基板１１上に発光層部２及び電流拡散層３からなる化合物半導体層４を形成する。該化合物半導体層４は、その厚さが８μｍ程度であり、単独でのハンドリングが困難な厚さとなっている。
【００２３】
化合物半導体層４の第一主表面４１には、Ａｕを主成分とする第一Ａｕ系層９１を形成する。第一Ａｕ系層９１はドット状に形成され、後に発光層部２に発光駆動電圧を印加するための電極として利用される。該第一Ａｕ系層９１は、例えばＡｕＢｅ層９１ａ上にＡｕ層９１ｂを形成してなる。
【００２４】
次に、工程２に示すように、化合物半導体層４を仮支持してハンドリングするための仮支持基板１１０の貼り合わせ面１１０ｂに、Ａｕを主成分とする第二Ａｕ系層１０を形成する（以上、仮支持用Ａｕ系層形成工程）。以上の工程で第一Ａｕ系層および第二Ａｕ系層の形成は、スパッタリングあるいは真空蒸着等を用いて行うことができる。なお、仮支持基板１１０は、貼り合わせ面１１０ｂを二酸化珪素皮膜で被覆したシリコン基板からなる。
【００２５】
次に、工程３に示すように、第一Ａｕ系層９１と第二Ａｕ系層１０とを室温で加圧して結合し、化合物半導体層４とシリコン基板（仮支持基板）１１０とが一体化した仮支持積層体１００を形成する（以上、仮支持積層体形成工程）。この仮支持積層体形成工程は、化合物半導体４に発光層部成長用基板であるＧａＡｓ単結晶基板１１が伴った状態で行われるため、ここで形成される仮支持積層体１００は、図に示すように、ＧａＡｓ単結晶基板１１上に形成された形となる。
【００２６】
次に、図３の工程４に示すように、仮支持積層体１００に付随している発光層部成長用基板であるＧａＡｓ単結晶基板１１を除去する。これは、ＧａＡｓ単結晶基板１１が付随している仮支持積層体１００（工程３参照）を、例えば１０％フッ酸水溶液からなるエッチング液に浸漬し、バッファ層１２と発光層部２との間に形成されたＡｌＡｓ剥離層１３を選択エッチングすることにより、ＧａＡｓ単結晶基板１１（発光層部２からの光に対して不透明である）を、仮支持積層体１００から剥離する。なお、ＡｌＡｓ剥離層１３に代えてＡｌＩｎＰよりなるエッチストップ層を形成しておき、ＧａＡｓに対して選択エッチング性を有する第一エッチング液（例えばアンモニア／過酸化水素混合液）を用いてＧａＡｓ単結晶基板１１をＧａＡｓバッファ層１２とともにエッチング除去し、次いでＡｌＩｎＰに対して選択エッチング性を有する第二エッチング液（例えば塩酸：Ａｌ酸化層除去用にフッ酸を添加してもよい）を用いてエッチストップ層をエッチング除去する工程を採用することもできる。ＧａＡｓ単結晶基板１１と切り離された後も、厚さ８μｍ程度の化合物半導体層４は仮支持基板１１０により支えられており、仮支持積層体１００の状態でハンドリングを容易に行うことができる。
【００２７】
次に、工程５及び６に示す素子基板結合工程を行う。素子基板結合工程は、仮支持積層体１００の状態で化合物半導体層４の第二主表面４２に発光層部側Ａｕ系層５ａを形成するとともに、素子基板としてのシリコン基板５ｂの貼り合わせ面に素子基板側Ａｕ系層５ｂを形成し、発光層部側Ａｕ系層５ａと素子基板側Ａｕ系層５ｂとを加熱しながら加圧して結合することにより行われる。
【００２８】
詳しくは、工程５に示すように、発光層部２の第二主表面４２に、ＡｕＧｅＮｉ接合層６１を分散形成する。ＡｕＧｅＮｉ接合層６１を形成後、３５０℃以上５００℃以下の温度域で合金化熱処理を行ない、その後、ＡｕＧｅＮｉ接合層６１を覆うように発光層部側Ａｕ系層５ａを形成する。発光層部２とＡｕＧｅＮｉ接合層６１との間には、上記合金化熱処理により合金化層が形成され、直列抵抗が大幅に低減される。他方、別途用意した素子基板であるシリコン基板７（ｎ型）の両方の主表面にＡｕＳｂ接合層６２、６３（前述の通りＡｕＳｎ接合層でもよい）を形成し、２５０℃以上３５９℃以下の温度域で合金化熱処理を行う。続いて、ＡｕＳｂ接合層６２上にＳｉの拡散阻止層として機能するＴｉ層８を形成する。そして、Ｔｉ層８の上には、素子基板側Ａｕ系層５ｂを、ＡｕＳｂ接合層６３上には裏面電極層９２（例えばＡｕ系金属よりなるもの）をそれぞれ形成する。以上の工程で各金属層は、スパッタリングあるいは真空蒸着等を用いて行うことができる。
【００２９】
そして、工程６に示すように、発光層部２側に形成された発光層部側Ａｕ系層５ａを、シリコン基板７側に形成された素子基板側Ａｕ系層５ｂに重ね合わせて加圧し、１８０℃よりも高温かつ３６０℃以下、例えば２５０℃にて加熱することにより結合させる。その結果、発光層部側Ａｕ系層５ａと素子基板側Ａｕ系層５ｂとは十分な強度にて結合される。
【００３０】
次に、図４の工程７及び８に示す仮支持基板除去工程を行う。まず、工程７に示すように、仮支持用のシリコン基板１１０と化合物半導体層４との間に例えばエッジを少し挿入して、仮支持基板１１０を仮支持積層体１００から剥離する。この時、剥離は仮支持基板１１０と第二Ａｕ系層１０との界面において起こる。その後、工程８に示すように、化合物半導体層４の第一主表面４１上に付着して残存する第二Ａｕ系層１０を、例えば高圧ガスを吹き付けることによって除去する。化合物半導体層４の第一主表面４１上に残された第一Ａｕ系層９１は、発光部２に発光駆動電圧を印加するための金属電極として利用される。
【００３１】
そして、以下、通常の方法によりダイシングして半導体チップとし、これを支持体に固着してリード線のワイヤボンディング等を行った後、樹脂封止をすることにより最終的な発光素子１が得られる。
【図面の簡単な説明】
【００３２】
【図１】本発明の発光素子の製造方法により得られる発光素子の構造を表す概略図
【図２】本発明の発光素子の製造方法を表す工程図
【図３】図２に続く工程図
【図４】図３に続く工程図
【符号の説明】
【００３３】
１      発光素子
２      発光層部
３      電流拡散層
４      化合物半導体層
５      Ａｕ系層
５ａ    発光層部側Ａｕ系層
５ｂ    素子基板側Ａｕ系層
７      素子基板（シリコン基板）
１０    第二Ａｕ系層
１１    発光層部成長用基板（ＧａＡｓ単結晶基板）
９１    第一Ａｕ系層，電極
１００  仮支持積層体
１１０  仮支持基板（仮支持用シリコン基板）
１１１  二酸化珪素膜
【図１】
2005197286.tif 000003
【図２】
2005197286.tif 000004
【図３】
2005197286.tif 000005
【図４】
2005197286.tif 000006