(57)【要約】  【課題】温度勾配による特性変動を低減して不具合を防止できる半導体装置及びそれを用いた電源装置を提供する。  【解決手段】半導体装置１はパワートランジスタ１１と、パワートランジスタ１１を制御する制御回路１２とをワンチップ化した半導体チップ１０を備えている。半導体チップ１０は中央部にパワートランジスタ１１が配置され、パワートランジスタ１１の周囲に制御回路１１が配置される。これにより、パワートランジスタ１１の周縁１１ａ、１１ｂと制御回路１２の周縁１２ａ、１２ｂとの距離が短くなり、パワートランジスタ１１の発熱によって制御回路１２に生じる温度勾配による制御回路１２内の温度差が小さくなる。【選択図】      図２
2005229018.tif 000002
【特許請求の範囲】
【請求項１】
発熱素子と、前記発熱素子を制御する制御回路とを内蔵した半導体チップを備え、前記発熱素子を前記半導体チップの中央部付近に配置するとともに、前記制御回路を前記発熱素子の周囲に配置したことを特徴とする半導体装置。
【請求項２】
発熱素子と、前記発熱素子を制御する制御回路とを内蔵した半導体チップを備え、前記制御回路を前記半導体チップの中央部付近に配置するとともに、前記発熱素子を前記制御回路の周囲に配置したことを特徴とする半導体装置。
【請求項３】
前記発熱素子は分割した複数の素子部から成ることを特徴とする請求項２に記載の半導体装置。
【請求項４】
複数の前記素子部を前記制御回路の周囲に均等に配置したことを特徴とする請求項３に記載の半導体装置。
【請求項５】
対向配置した前記素子部の間に前記制御回路を配置したことを特徴とする請求項３または請求項４に記載の半導体装置。
【請求項６】
複数の前記素子部を接続するワイヤーを設けたことを特徴とする請求項３〜請求項５のいずれかに記載の半導体装置。
【請求項７】
複数の前記素子部を接続する前記半導体チップの配線パターンを設けたことを特徴とする請求項３〜請求項５のいずれかに記載の半導体装置。
【請求項８】
請求項１〜請求項７のいずれかに記載の半導体を備えたことを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パワートランジスタ等の発熱素子が設けられた半導体チップを有する半導体装置及びそれを用いた電源装置に関する。
【背景技術】
【０００２】
電源装置等に用いられる半導体装置は半導体チップを有している。図７は従来の半導体装置の半導体チップを示す平面図である。半導体チップ１０はパワートランジスタ１１と制御回路１２とを並設してワンチップ化されている。パワートランジスタ１１はスイッチング電源回路においてはスイッチング等を行ない、制御回路１２はそのパワートランジスタ１１を制御する。
【０００３】
パワートランジスタ１１及び制御回路１２にはパッド部１３が形成されている。パッド部１３とリードフレーム（不図示）とをワイヤー（不図示）により接続した後、リードフレームが外部に突出するように全体を樹脂によりモールドし、半導体装置が構成されている。
【特許文献１】特開２０００−１２４４３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ここ数年来、携帯電話機等に使用されている小型パッケージの小電力出力（出力電流２００ｍＡ以下）の直流安定化電源ＩＣでは、熱源となるパワートランジスタに流れる電流は少ないためにパワートランジスタから発生する熱量は少ない。従って、パワートランジスタをＩＣチップの端に配置しても、ＩＣチップの温度勾配は無い。よって、チップ内の温度勾配が原因となって、制御回路内の抵抗やコンデンサ等の値が変移したり、トランジスタの整合性が崩れたりして制御回路が正常に動作しなくなるという不具合は起こらなかった。
【０００５】
しかしながら、近年では出力電流が５００ｍＡ以上の中電流もしくは大電流の直流安定化電源が強く要求されている。なお、トランジスタの整合性が崩れるというのは、ベース・エミッタ間の閾値電圧が加熱により変移して、例えばカレントミラー回路を成す一対のトランジスタの動作電圧がそれぞれ相違してしまったりすることが挙げられる。
【０００６】
図８の直流安定化電源回路において、１００は直流電圧の入力端子、１１はＰＮＰ型のパワートランジスタ、Ｑ３はドライブトランジスタである。ドライブトランジスタＱ３はパワートランジスタ１１のベースにコレクタが接続され、エミッタが抵抗Ｒ６を介してグランドに接続される。
【０００７】
Ｑ１、Ｑ２はエミッタが定電流源１０３に接続された差動対トランジスタである。トランジスタＱ２のベースには出力端子１０２の出力電圧を抵抗Ｒ１、Ｒ２で分圧した電圧が印加される。一方、トランジスタＱ１のベースには直流電圧Ｖを抵抗Ｒ５、Ｒ４で分圧した電圧が基準電圧として印加される。尚、抵抗Ｒ５はコンデンサＣと共にノイズ除去用フィルタを構成している。トランジスタＱ１のコレクタは抵抗Ｒ３を通して直流電圧Ｖｃｃに接続され、トランジスタＱ２のコレクタはダイレクトに直流電圧Ｖｃｃに接続されている。
【０００８】
ここで、パワートランジスタの発熱に基づく抵抗Ｒ１、Ｒ２の抵抗値変移と抵抗Ｒ４，Ｒ５の抵抗値変移とが或る程度以上相違すると、差動増幅回路がバランスを崩し、制御回路１２が正常に動作できなくなる。同じことはパワートランジスタ１１の発熱によるトランジスタＱ１、Ｑ２に対する加熱度合が相違する場合にも生じる。パワートランジスタ１１によるトランジスタＱ１、Ｑ２の閾値電圧（ベース・エミッタ間導通電圧）が互いに相違してしまうからである。また、コンデンサとしては同図では１つのコンデンサＣだけしか示していないが、いろいろなところにコンデンサが用いられるので、これらのコンデンサの容量値変移によっても制御回路が正常に動作しないことになる。
【０００９】
尚、大電流の電源が要求されるようになってきた背景には、中電流もしくは大電流の直流安定化電源が使用される据え置き型のＣＤ−ＲＯＭやＤＶＤ−ＲＯＭ装置が多く開発されているということがある。これらの中電流もしくは大電流の直流安定化電源は熱源となるパワートランジスタにより多くの電流が流れるために発生する熱量は多くなり、熱源がＩＣチップの端に配置されていると、ＩＣチップ内に無視できない温度勾配が生じてしまう。
【００１０】
この結果、上述したように個々の抵抗、コンデンサが所望の値からずれたり、トランジスタの整合性が崩れたりして、制御回路が正常に動作しなくなるという不具合を生じてしまう。このことは、特にアナログの回路で懸念されることであり、熱源と制御回路がワンチップ化されているアナログ回路の半導体装置においては温度勾配に対する対策が不可欠であるといえる。
【００１１】
本発明は温度勾配による特性変動を低減し、不具合を防止できる半導体装置及びそれを用いた電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するために本発明の半導体装置は、発熱素子と、前記発熱素子を制御する制御回路とを内蔵した半導体チップを備え、前記発熱素子を前記半導体チップの中央部付近に配置するとともに、前記制御回路を前記発熱素子の周囲に配置したことを特徴としている。この構成によると、パワートランジスタ等の発熱素子の発熱によって制御回路には発熱素子の周縁から半導体チップの周縁に至る温度勾配が形成される。
【００１３】
また、本発明の半導体装置は、発熱素子と、前記発熱素子を制御する制御回路とを内蔵した半導体チップを備え、前記制御回路を前記半導体チップの中央部付近に配置するとともに、前記発熱素子を前記制御回路の周囲に配置したことを特徴としている。この構成によると、発熱素子の発熱によって制御回路には内周縁から制御回路の略中心に至る温度勾配が形成される。
【００１４】
また、本発明は、上記構成の半導体装置において、前記発熱素子は分割した複数の素子部から成ることを特徴としている。この構成によると、制御回路の周囲に複数の素子部が配置される。素子部は均等に配置することが望ましい。
【００１５】
また、本発明は、対向配置した前記素子部の間に前記制御回路を配置したことを特徴としている。この構成によると、発熱素子の発熱によって制御回路には対向する発熱素子の両端縁から両発熱素子の略中点に至る温度勾配が形成される。複数の素子部を接続するワイヤーまたは半導体チップ上の配線パターンを設けるとよい。
【００１６】
また、本発明の電源装置は上記構成の半導体装置を備えたことを特徴としている。この構成によると、半導体装置には整流器や変圧器等が形成され、半導体装置に入力電圧を所定の電圧に変換して出力する。
【発明の効果】
【００１７】
本発明によると、発熱素子を半導体チップの中央部に配置して制御回路を発熱素子の周囲に配置したので、制御回路が配される発熱素子の周縁から制御回路の周縁までの距離を短縮することができる。このため、制御回路は発熱素子に近い位置と遠い位置との間の温度差が小さくなり、制御回路の温度勾配が減少して特性変動が低減されることにより制御回路が温度勾配の影響を受けて誤動作するという不具合を防止することができる。
【００１８】
また、本発明によると、制御回路を前記半導体チップの中央部に配置するとともに、前記発熱素子を制御回路の周囲に配置したので、制御回路が配される発熱素子の内周縁から制御回路の略中心までの距離を短縮することができる。これにより、制御回路の温度勾配を減少させることができる。
【００１９】
また、本発明によると、発熱素子を分割した複数の素子部を制御回路の周囲に配置したので、各素子部から制御回路の略中心までの距離を短縮することができる。これにより制御回路の温度勾配が減少して特性変動が低減するので、制御回路が温度勾配の影響を受けて誤動作するという不具合を防止することができる。また、発熱素子を効率的に使用して小さくできるため、半導体装置の小型化を図ることもできる。
【発明を実施するための最良の形態】
【００２０】
以下に本発明の実施形態を図面を参照して説明する。図１は第１実施形態の半導体装置を示す平面図である。説明の便宜上、前述の図７に示す従来例と同一の部分は同一の符号を付している。この半導体装置１では、リードフレーム６のランド部２上に半導体チップ１０が載置され、銀ペースト３を介してランド部２に接続固定される。
【００２１】
半導体チップ１０上にはパッド部１３が形成されており、そのパッド部１３はボンディングワイヤー４によりリードフレーム７に接続されている。そして、各リードフレーム６、７の一部が外部に突出する形で全体が樹脂によりモールドされ、パッケージ化されている。
【００２２】
半導体チップ１０は図２に示すように、中央部にパワートランジスタ１１（発熱素子）が配置され、パワートランジスタ１１の周囲に制御回路１２が配置されている。この制御回路１２は図８の直流安定化回路の場合はパワートランジスタ１１の導通度を制御し、スイッチング電源回路（図示せず）の場合はパワートランジスタ１１のスイッチングを制御するものであって、抵抗やコンデンサ、トランジスタ等から成っている。なお、スイッチング電源回路の場合、制御回路の回路構成は図８とは異なる。
【００２３】
上記のように構成された半導体装置１は大電流の直流安定化電源用ＩＣを構成し、入力電圧を所定の電圧に変換して出力することができる。
【００２４】
本実施形態によると、発熱を伴うパワートランジスタ１１を半導体チップ１０の中央部に配置して制御回路１２をパワートランジスタ１１の周囲に配置したので、パワートランジスタ１１の周縁１１ａ、１１ｂから制御回路１２の周縁１２ａ、１２ｂまでの最大距離を前述の図７に示す従来例に比して短縮することができる。
【００２５】
このため、制御回路１２はパワートランジスタ１１に近い位置（１１ａ、１１ｂ）と遠い位置（１２ａ、１２ｂ）との間に生じる温度勾配による温度差が小さくなる。これにより、制御回路１２に設けられた前記近い位置の抵抗の抵抗値やコンデンサの容量値が温度によって所望の値からずれる量と前記遠い位置の抵抗の抵抗値やコンデンサの容量値が温度によって所望の値からずれる量との差が小さくなる。
【００２６】
従って、近い位置と遠い位置に配置された抵抗間の整合性が崩れず、同様にコンデンサの整合性も崩れない。また、制御回路内のトランジスタの整合性も損なわれない。このように、本実施形態では制御回路１２内の温度勾配による特性変動を低減し、制御回路１２が正常に動作しない不具合の発生を防止することができる。
【００２７】
次に、図３は第２実施形態の半導体装置の半導体チップを示す平面図である。説明の便宜上、前述の図１、図２に示す第１実施形態と同一の部分は同一の符号を付している。本実施形態の半導体チップ１０は中央部に制御回路１２が配置され、制御回路１２の周囲にパワートランジスタ１１が配置されている。その他の構成は第１実施形態と同様である。
【００２８】
本実施形態によると、パワートランジスタ１１の内周縁１１ｃ、１１ｄから制御回路１２の略中心までの距離を短縮することができる。このため、制御回路１２はパワートランジスタ１１に近い位置（１１ｃ、１１ｄ）と遠い位置（略中心）との間に形成される温度勾配による温度差が小さくなる。従って、第１実施形態と同様の効果を得ることができる。
【００２９】
次に、図４は第３実施形態の半導体装置の半導体チップを示す平面図である。説明の便宜上、前述の図１、図２に示す第１実施形態と同一の部分は同一の符号を付している。本実施形態の半導体チップ１０はパワートランジスタ１１を分割した第１、第２素子部１１ｅ、１１ｆが対向配置され、第１、第２素子部１１ｅ、１１ｆの間に制御回路１２が配置されている。
【００３０】
また、図５に示すように、第１、第２素子部１１ｅ、１１ｆにそれぞれ設けられたパッド部１３ａ、１３ｂがリードフレーム７の内端部７ａを介してワイヤー４ａ、４ｂにより接続されている。これにより、分割されたパワートランジスタ１１が電気的には一体化されていることになる。その他の構成は第１実施形態と同様である。
【００３１】
本実施形態によると、第１、第２素子部１１ｅ、１１ｆの内側の端縁１１ｇ、１１ｈから制御部１２の略中心となる第１、第２素子部１１ｅ、１１ｆの中点までの距離を短縮することができる。このため、制御回路１２は第１、第２素子部１１ｅ、１１ｆに近い位置（１１ｇ、１１ｈ）と遠い位置（略中心）との間に形成される温度勾配による温度差が小さくなる。従って、第１実施形態と同様の効果を得ることができる。
【００３２】
また、第１、第２素子部１１ｅ、１１ｆにパワートランジスタ１１を分割配置することによって各素子に流れる電流の電流密度がより均一になり、パワートランジスタ１１を効率よく使用することができるためパワートランジスタ１１をより小さく形成する（面積を小さくする）ことができ、全体としての熱源の面積もより小さくできる。これに対し、パワートランジスタの面積が大きいと、パッド部からパワートランジスタ全体へのメタル配線が長くなるためパッド部から離れたトランジスタはパッド部近傍のトランジスタよりもパワートランジスタに流れる電流Ｉとメタル配線の抵抗Ｒによる電位勾配Ｉ×Ｒが大きくなり、特性が低下する。また、本実施形態では、熱源を分割し、各々の熱源の面積を小さくすることによって熱源内の電位勾配も低減することができる。このことによっても熱源をより効率よく使用できる。
【００３３】
更に、パワートランジスタ１１（従って熱源）の分割によってパワートランジスタに流れる電流の電流密度がより均一になり、パワートランジスタ、第１、第２素子部１１ｅ、１１ｆ内に設けられている電圧降下を低減してパワートランジスタ１１の特性低下を防止し、パワートランジスタ１１を効率よく使用してパワートランジスタ１１の面積を小さくすることができる。従って、その分、更に発熱量が減少して温度勾配による特性変動をより低減し、制御回路が正常に動作しない不具合を防止できる。
【００３４】
次に、図６は第４実施形態の半導体装置の半導体チップを示す平面図である。説明の便宜上、前述の図４、図５に示す第３実施形態と同一部分は同一の符号を付している。第３実施形態と本実施形態の異なる点は、半導体チップ１０は第１、第２素子部１１ｅ、１１ｆに設けられたパッド部１３ａ、１３ｂが半導体チップ１０上に形成された配線パターン１４より接続されている。これより、分割されたパワートランジスタ１１が電気的に一体化され、第３実施形態と同様の効果を得ることができる。
【００３５】
第３、第４実施形態において、パワートランジスタ１１をより多くの素子部に分割してもよい。これにより、各素子部に流れる電流の電流密度をより均一にすることができる。また、複数の各素子部を制御回路１２の周囲に均等に配置すると、制御回路１２の温度勾配を最も小さくすることができる。
【００３６】
なお、第１〜第４実施形態において、半導体装置１０は直流安定化電源用ＩＣを構成しているが、パワートランジスタやロジックＩＣ等の発熱素子と制御回路とをワンチップ化した半導体チップを有する他の目的の半導体装置においても同様の効果を得ることができる。
【産業上の利用可能性】
【００３７】
本発明は比較的大電流を要するＤＶＤ−ＲＯＭやＣＤ−ＲＯＭ等の装置の電源用半導体装置として利用可能である。
【図面の簡単な説明】
【００３８】
【図１】本発明の第１実施形態の半導体装置を示す平面図である。
【図２】本発明の第１実施形態の半導体装置の半導体チップを示す平面図である。
【図３】本発明の第２実施形態の半導体装置の半導体チップを示す平面図である。
【図４】本発明の第３実施形態の半導体装置の半導体チップを示す平面図である
【図５】本発明の第３実施形態の半導体装置を示す平面図である
【図６】本発明の第４実施形態の半導体装置の半導体チップを示す平面図である
【図７】従来の半導体装置の半導体チップを示す平面図である
【図８】半導体装置の半導体チップの内部の回路例を示す回路図である
【符号の説明】
【００３９】
１      半導体装置
３      銀ペースト
４      ワイヤー
５      モールド樹脂
７      リードフレーム
１０    半導体チップ
１１    パワートランジスタ
１１ｅ  第１素子部
１１ｆ  第２素子部
１２    制御回路
１３、１３ａ、１３ｂ  パッド部
１４    配線パターン
【図１】
2005229018.tif 000003
【図２】
2005229018.tif 000004
【図３】
2005229018.tif 000005
【図４】
2005229018.tif 000006
【図５】
2005229018.tif 000007
【図６】
2005229018.tif 000008
【図７】
2005229018.tif 000009
【図８】
2005229018.tif 000010