(57)【要約】【課題】信号出力装置と制御対象機器とを結線する基板の配線パターン設計において、配線長を短くしたり、実装面積を減らすことができるとともに、開発コストを低減できる信号出力装置を提供すること。【解決手段】複数の出力端からそれぞれ信号を出力するタイミング波形生成装置２２と、タイミング波形生成装置２２からの信号を出力する出力ポートを有し、出力端と出力ポートとの対応関係を所定の交換規則に基づいて変換する出力ポート交換装置２３とを備えている。【選択図】      図１
2005295692.tif 000002
【特許請求の範囲】
【請求項１】
複数の出力端からそれぞれ信号を出力するタイミング波形生成装置と、
このタイミング波形生成装置からの信号を出力する出力ポートを有し、上記出力端と上記出力ポートとの対応関係を所定の交換規則に基づいて変換する出力ポート交換装置とを備えていることを特徴とする信号出力装置。
【請求項２】
上記交換規則は、出力のシフト量を定める出力ポート交換データによって定められることを特徴とする請求項１に記載の信号出力装置。
【請求項３】
上記出力ポート交換データは、外部から入力されることを特徴とする請求項１に記載の信号出力装置
【請求項４】
上記出力ポート交換データは、上記出力ポート交換回路に設けられた、出力ポート交換データ記憶部に格納されていることを特徴とする信号出力装置。
【請求項５】
基板と、
この基板上に上記出力ポートが設けられた請求項１記載の信号出力装置と、
上記基板上に設けられ、上記信号出力装置により制御される制御対象素子との接続に供される導電部を有する素子搭載部と、
上記信号出力装置と上記素子搭載部とを接続する配線パターンとを備えていることを特徴とする基板装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、制御対象機器を制御するための波形信号を出力する信号出力装置に関し、特に実装基板上に取り付けられた制御対象機器と接続するに際し基板の実装面積を低減できるものに関する。
【背景技術】
【０００２】
静電アクチュエータを駆動するための波形出力信号を出力する信号出力装置が知られている（例えば、特許文献１参照）。
【０００３】
複数の波形出力信号を出力する信号出力装置と複数の波形入力により制御される制御対象機器とを結線する基板の配線パターン設計においては、他の機器との機械的な干渉、ＥＭＩ等の電気的な干渉、実装面積、他の実装部品の配置、各実装部品のピン配置等の多くの制約を考慮し最適な配置を決定する。
【特許文献１】特開平０８−１４０３６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述した信号出力装置であると次のような問題があった。すなわち、信号出力装置のピン配置と制御対象となる装置のピン配置とが必ずしも理想的な配置となっているとは限らない。
【０００５】
図１５は、静電アクチュエータの基板１を示す平面図である。基板１上には制御ＩＣ（信号出力装置）２が実装されている。制御ＩＣ２には端子３ａ〜３ｈが設けられている。また、基板１上にはアクチュエータ機構（制御対象素子）４が実装されている。また、基板１上にはアクチュエータ機構４との接続に供されるパッド５ａ〜５ｈと、端子３ａ〜３ｈとパッド５ａ〜５ｈとを接続するパターン６が形成されている。基板１としては、単層基板を用いることができるが、パターン６の配線長が長くなり、実装面積が大きくなるという問題があった。
【０００６】
図１６は、静電アクチュエータの基板１１を示す平面図である。基板１１上には制御ＩＣ１２が実装されている。制御ＩＣ１２には端子１３ａ〜１３ｈが設けられている。また、基板１１上にはアクチュエータ機構１４が実装されている。また、基板１１上にはアクチュエータ機構１４との接続に供されるパッド１５ａ〜１５ｈと、端子１３ａ〜１３ｈとパッド１５ａ〜１５ｈとを接続するパターン１６が形成されている。基板１１としては多層基板を用い、パターン１６をクロスさせている。このため、実装面積の増大を抑えることはできるが、多層基板は層が増える程、基板が高価になり実装コストが増大する。また一般には多層基板になるほど基板厚が増大し、基板体積が増大するという問題があった。
【０００７】
もう一つの方法としては制御ＩＣの出力ピンの配置をハード的に変更する方法が考えられるが、この方法ではチップ(パッケージ)を作り直す必要があるため開発コストが増大するという問題がある。
【０００８】
そこで本発明は、信号出力装置と制御対象機器とを結線する基板の配線パターン設計において、配線長を短くしたり、実装面積を減らすことができるとともに、開発コストを低減できる信号出力装置を提供することを目的としている。
【課題を解決するための手段】
【０００９】
上記課題を解決し目的を達成するために、本発明の信号出力装置をは次のように構成されている。
【００１０】
（１）複数の出力端からそれぞれ信号を出力するタイミング波形生成装置と、このタイミング波形生成装置からの信号を出力する出力ポートを有し、上記出力端と上記出力ポートとの対応関係を所定の交換規則に基づいて変換する出力ポート交換装置とを備えていることを特徴とする。
【００１１】
（２）上記（１）に記載された信号出力装置であって、上記交換規則は、出力のシフト量を定める出力ポート交換データによって定められることを特徴とする。
【００１２】
（３）上記（２）に記載された信号出力装置であって、上記出力ポート交換データは、外部から入力されることを特徴とする。
【００１３】
（４）上記（２）に記載された信号出力装置であって、上記出力ポート交換データは、上記出力ポート交換回路に設けられた、出力ポート交換データ記憶部に格納されていることを特徴とする。
【００１４】
（５）基板と、この基板上に上記出力ポートが設けられた請求項１記載の信号出力装置と、上記基板上に設けられ、上記信号出力装置により制御される制御対象素子との接続に供される導電部を有する素子搭載部と、上記信号出力装置と上記素子搭載部とを接続する配線パターンとを備えていることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、信号出力装置と制御対象機器とを結線する基板の配線パターン設計において、配線長を短くしたり、実装面積を減らすことができるとともに、開発コストを低減することが可能となる。
【発明を実施するための最良の形態】
【００１６】
図１は、本発明の第１の実施の形態に係る制御回路２０及び静電アクチュエータ（電気機械変換素子）３０が搭載された基板４０を示す平面図、図２は信号出力装置２０と静電アクチュエータ３０との接続を示すブロック図である。
【００１７】
制御回路２０は、図３に示すように制御部２１と、タイミング波形生成装置２２と出力ポート交換装置２３と、昇圧装置（図中略）と、スイッチング装置（図中略）とを備えている。なお、タイミング波形生成装置２２と、出力ポート交換装置２３とによって信号出力装置が構成されている。制御部２１からは、波形時間レジスタ、波形データレジスタ、出力ポート交換データが出力される。波形時間レジスタ及び波形データレジスタはタイミング波形生成装置２２に入力され、出力ポート交換データは出力ポート交換装置２３に入力される。出力ポート交換装置２３の出力データは１２ビットのデータ列になっており、それぞれのビットはＬｏｗ／Ｈｉｇｈの電圧を出力する。Ｈｉｇｈ時の電圧は、例えば２．５Ｖ程度の電圧であり、静電アクチュエータ３０の駆動電圧、例えば１００Ｖに対して十分小さい。昇圧装置は静電アクチュエータ３０の駆動電圧を生成する装置であり、この駆動電圧はスイッチング装置に接続されている。スイッチング装置は出力ポート交換装置２３の各ビットがＨｉｇｈのときに、この駆動電圧を出力する。スイッチング装置の出力は静電アクチュエータ３０への出力となる。
【００１８】
タイミング波形生成装置２２では、波形時間レジスタの値及び波形データレジスタの値に沿って時系列のタイミング波形を出力し、出力ポート交換装置２３に入力する。出力ポート交換装置２３では、出力ポート交換データにより定められた変換規則に基づいて後述するようにして出力端子を変換し、所定の波形を出力する。
【００１９】
静電アクチュエータ３０は、図２に示すように、固定子枠３１と、この固定子枠３１に取り付けられ４組のストライプ電極が形成された上部固定子電極基板３２と２組の下部電極が形成された下部固定子電極基板３３とを備えている。これら上部固定子電極基板３２と下部固定子電極基板３３との間には、これら固定子電極３２，３３に往復動自在に案内され可動子電極が形成された可動子３４，３５と、撮像素子３６とを備えている。
【００２０】
図４に示すように、上部固定子電極基板３２には、それぞれ各出力波形のポート毎に電極パッド３２ａ〜３２ｄが設けられている。この電極パッド３２ａ〜３２ｄに駆動波形を印加することによって、ストライプ電極に所定の駆動電圧を印加することができる。電極パッド３２ａ〜３２ｄは、その順序通りに配置されている。
【００２１】
図５に示すように、下部固定子電極基板３３には、下部電極に接続された電極パッド３３ｅ，３３ｆと、可動子３４の可動子電極に接続された電極パッド３３ｇと、可動子３５の可動子電極に接続された電極パッド３３ｈが設けられている。この電極パッド３３ｅ〜３３ｈに駆動波形を印加することによって、可動子に駆動力を付与する。電極パッド３３ｅ〜３３ｈは、図５に示す順序で配置されている。
【００２２】
基板４０には、基板電極パッド４１ａ〜４１ｈが形成され、これら基板電極パッド４１ａ〜４１ｈと、制御回路２０の出力ポート交換装置２３の出力端子２４ａ〜２４ｈとが配線４２によって接続されている。
【００２３】
図６及び図７は、電極パッド群とを接続するフレキシブルケーブル５０，５１を示す図である。基板電極パッド４１ａ〜４１ｄは、フレキシブルケーブル５０を介してそれぞれ電極パッド３２ａ〜３２ｄに接続されている。基板電極パッド４１ｅ〜４１ｈは、フレキシブルケーブル５０を介してそれぞれ電極パッド３３ｅ〜３３ｈに接続されている。なお、フレキシブルケーブル５０，５１中の線はお互いにクロスすることなく、平行を保っている。
【００２４】
このように構成された制御回路２０では、次のようにして静電アクチュエータ３０を駆動する。すなわち、制御部２１から波形時間レジスタ、波形データレジスタ、出力ポート交換データが出力される。波形時間レジスタ及び波形データレジスタはタイミング波形生成装置２２に入力される。タイミング波形生成装置２２では、波形時間レジスタの値及び波形データレジスタの値に沿って時系列のタイミング波形を出力し、出力ポート交換装置２３に入力する。出力データはレジスタに格納された１２ビットのデータ列になっており、各ビットが１２チャンネルのそれぞれの出力ポートに関連付けられている。
【００２５】
出力ポート交換装置２３では、出力ポート交換データにより定められた変換規則に基づいて出力端子を変換し、所定の波形を出力する。出力ポート交換データはレジスタに格納された値であり、それぞれの出力ポートに関するビットシフト量が格納されている。出力ポート交換装置２３は、出力ポート交換データから各ポートに関するビットシフト量を受け取り出力データの各ビットにシフト演算を実行し、最後に全てのビットのＯＲ演算を行う。この計算結果は出力ポート交換装置２３の出力になる。
【００２６】
図８は、出力ポート交換装置２３への入力である１２ビットのRI_WAVE_PTNデータと、それぞれ４ピットの各チャンネル毎の出力ポート交換データであるRI_WAVE_OUT_PIN_CH0〜RI_WAVE_OUT_PIN_CH11と、出力ポート交換装置からの出力である１２ビットのMDE_OUT データとを示している。
【００２７】
例えば、RI_WAVE_OUT_PIN_CH0は、RI_WAVE_PTN[0]を、MDE_OUTのどのビットにアサインするかを設定する。同様にRI_WAVE_OUT_PIN_CH11は、RI_WAVE_PTN[11]のアサインを設定する。具体的には、次のようにアサインされている。
【００２８】
RI_WAVE_OUT_PIN_CH0 = 4 
RI_WAVE_OUT_PIN_CH1 = 7 
RI_WAVE_OUT_PIN_CH2 = 5 
RI_WAVE_OUT_PIN_CH3 = 6 
RI_WAVE_OUT_PIN_CH4 = 2 
RI_WAVE_OUT_PIN_CH5 = 1 
RI_WAVE_OUT_PIN_CH6 = 0 
RI_WAVE_OUT_PIN_CH7 = 3 
RI_WAVE_OUT_PIN_CH8 = 8 
RI_WAVE_OUT_PIN_CH9 = 9 
RI_WAVE_OUT_PIN_CH10 = 10 
RI_WAVE_OUT_PIN_CH11 = 11 
が設定されている場合には、出力ポート交換装置２３への入力が0xCCCであったとすると、出力ポートは0xC69となる。出力ポートの下位８ビットはそれぞれチャンネルａ〜ｈに接続される。
【００２９】
図１０は、出力ポート交換装置２３の内部の構成を示すブロック図である。４ビットの各チャンネル毎の出力ポート交換データであるRI_WAVE_OUT_PIN_CH0〜RI_WAVE_OUT_PIN_CH11データは、それぞれri_wave_out_pin_ch00〜ri_wave_out_pin_ch11信号に接続される。それぞれの信号はfunc_onehotブロックにより１２ビットのデータ列に変換される。このデータは各チャンネルの出力ポート交換データ値のビットのみ１であり、それ以外が０であるようなビット列を生成する。
【００３０】
図９はfunc_onehotブロックをVerilog HDL言語により記述した例を示す説明図である。func_onehotブロックの出力ビット列はRI_WAVE_PTNデータに接続されているwave_ptn信号の各ビットとのＡＮＤ演算と、この演算結果すべてのＯＲ演算によりmde_out_wire信号となる。この信号はMDE_OUTデータに接続され、出力ポートから出力される。
【００３１】
このように構成された制御回路２０によれば、タイミング波形生成回路２２から出力した出力データを出力ポート交換装置２３で、その出力位置を変更することができるので、、基板４０上の配線４２のレイアウトを実装面積が低減できるように設計することができ、小型化に寄与できる。なお、制御回路２０の設計が必要ないため、開発コストをも低減できる。
【００３２】
なお、出力ポート交換データについては、外部から入力してもよいが、予め出力ポート交換装置２３内部のメモリに格納しておくようにしてもよい。
【００３３】
図１１及び図１２は静電アクチュエータ３０の代わりにＬＥＤドライバ６０及びＬＥＤ６１を基板４０に搭載した状態を示す平面図である。静電アクチュエータ３０以外の制御対象素子を用いた場合でも、各チャンネルＣＨ０〜ＣＨ３に対する出力データを出力ポート交換データに基づいて交換することで、配線４２を単純化でき、実装面積を低減することができる。上述した基板４０の場合と同様の効果を得ることができる。
【００３４】
図１３は基板４０の他の構成の例を示す平面図である。図１３に示す基板４０においても図１に示す基板４０と同様の効果を得ることができる。
【００３５】
図１４は本発明の第２の実施の形態に係る制御回路７０の構成を示すブロック図である。図１４において図２と同一機能部分には同一符号を付し、その詳細な説明は省略する。制御回路７０には、出力ポート交換データと、波形時間レジスタと、波形データレジスタと、昇圧比レジスタとが入力されるタイミング波形生成装置２２と、出力ポート交換データと、波形時間レジスタと、波形データレジスタが入力される出力ポート交換装置２３と、昇圧比レジスタが入力される昇圧装置７１と、出力ポート交換装置２３及び昇圧装置７１の出力が接続されたスイッチング装置７２とを備えている。
【００３６】
タイミング波形生成装置２２から出力されたデータのうち、昇圧比データレジスタの値は昇圧装置７１に入る。昇圧装置７１では昇圧比データに従って駆動電圧を生成する。例えばタイミング波形生成装置２２のＨｉｇｈ時の出力電圧が２．５Ｖで昇圧比データが１０の場合には、静電アクチュエータの駆動電圧として２５Ｖを生成する。この駆動電圧は
スイッチング装置７２により静電アクチュエータに供給される。
【００３７】
本発明の第２の実施の形態に係るタイミング波形生成装置７０は、時系列で出力ポート交換データと、波形データレジスタと、昇圧比データを、波形時間レジスタで指定した時間だけ有効にする。そのため昇圧比と出力ポート交換データを時系列に変化させることができる。本制御回路７０では、以上のように出力ポート交換装置２３を用いて時系列に出
力ポートのアサインを変更すると共に、昇圧装置７１を用いて時系列に昇圧比を変更させることが出来、より複雑なポート管理が出来る。
【００３８】
配線は制御回路の各ポートから出力される。配線はお互いに干渉しない最短の経路でレイアウトされている。アクチュエータの配線のみを見れば単層基板を用いて実装することが可能である。
【００３９】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
【図面の簡単な説明】
【００４０】
【図１】本発明の第１の実施の形態に係る制御回路及び静電アクチュエータが搭載された基板を示す平面図。
【図２】同基板に搭載された制御回路及び静電アクチュエータとの接続関係を示すブロック図。
【図３】同制御回路の構成を示すブロック図。
【図４】同基板に搭載された静電アクチュエータの上側固定子電極基板を示す平面図。
【図５】同基板に搭載された静電アクチュエータの上側固定子電極基板を示す平面図。
【図６】フレキシブルケーブルを示す説明図。
【図７】フレキシブルケーブルを示す説明図。
【図８】同制御回路に組み込まれた出力ポート交換装置への入力データの相互関係を示す説明図。
【図９】同入力データのうち、func_onehotブロックデータ列を示す説明図。
【図１０】同出力ポート交換装置の構成を示すブロック図。
【図１１】同出力ポート交換装置をＬＥＤ駆動装置に適用した基板の例を示す平面図。
【図１２】同出力ポート交換装置をＬＥＤ駆動装置に適用した基板の別の例を示す平面図。
【図１３】同出力ポート交換装置を別の静電アクチュエータに適用した基板の例を示す平面図。
【図１４】本発明の第２の実施の形態に係る制御回路の構成を示すブロック図。
【図１５】制御回路及び静電アクチュエータが搭載された基板の一例を示す平面図。
【図１６】制御回路及び静電アクチュエータが搭載された基板の別の例を示す平面図。
【符号の説明】
【００４１】
２０…制御回路、２１…制御部、２２…タイミング波形生成装置、２３…出力ポート交換装置、３０…静電アクチュエータ、４０…基板、５０，５１…フレキシブルケーブル。
【図１】
2005295692.tif 000003
【図２】
2005295692.tif 000004
【図３】
2005295692.tif 000005
【図４】
2005295692.tif 000006
【図５】
2005295692.tif 000007
【図６】
2005295692.tif 000008
【図７】
2005295692.tif 000009
【図８】
2005295692.tif 000010
【図９】
2005295692.tif 000011
【図１０】
2005295692.tif 000012
【図１１】
2005295692.tif 000013
【図１２】
2005295692.tif 000014
【図１３】
2005295692.tif 000015
【図１４】
2005295692.tif 000016
【図１５】
2005295692.tif 000017
【図１６】
2005295692.tif 000018