(57)【要約】【課題】パネルに過電流が発生することを防止するようにしたプラズマディスプレイパネル）駆動方法及び装置を提供する。【解決手段】第１電圧から低くなるスキャンパルスを多数のスキャン電極に順次印加するとともに多数のアドレス電極に同時に印加してセルを選択する段階と、最後のラインのスキャン電極に前記スキャンパルスが印加された後に前記スキャン電極上の第１電圧を第２電圧に低くする段階と、前記第１電圧が前記第２電圧に低くなる時点を前記スキャン電極の少なくともいずれかで異なるように制御する段階とを含む。【選択図】図７
2005070794.tif 000002
【特許請求の範囲】
【請求項１】
第１電圧から低くなるスキャンパルスを多数のスキャン電極に順次印加するとともに、データパルスを多数のアドレス電極に同時に印加してセルを選択する段階と、最後のラインのスキャン電極にスキャンパルスが印加された後に、それまで加えられていたスキャン電極上の第１電圧を第２電圧に落とす段階と、第１電圧を第２電圧に落とす時点をスキャン電極の少なくともいずれかにおいて異なるように制御する段階とを含むことを特徴とするプラズマディスプレイパネルの駆動方法。 
【請求項２】
第１電圧を第２電圧に落とす時点が、それぞれのスキャン電極において異なるように制御されることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。 
【請求項３】
それぞれのスキャン電極において第１電圧を第２電圧に順次落とすように制御されることを特徴とする請求項２記載のプラズマディスプレイパネルの駆動方法。 
【請求項４】
第１電圧を第２電圧に落とす時点はｊ（ｊは自然数）本のスキャン電極ごとに異なるように制御されることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。  
【請求項５】
ｊ本のスキャン電極ごとに第１電圧を第２電圧に順次落とすように制御されることを特徴とする請求項４記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
第１電圧から低くなるスキャンパルスを多数のスキャン電極に順次印加して最後のラインのスキャン電極にスキャンパルスが印加された後にスキャン電極上の第１電圧を第２電圧に落とすスキャン駆動部と、データパルスを多数のアドレス電極に同時に印加してセルを選択するデータ駆動部と、第１電圧を第２電圧に落とす時点をスキャン電極の少なくともいずれかにおいて異なるように制御する制御部と、を具備することを特徴とするプラズマディスプレイパネルの駆動装置。
【請求項７】
制御部は第１電圧を第２電圧に落とす時点をそれぞれのスキャン電極において異なるように制御することを特徴とする請求項６記載のプラズマディスプレイパネルの駆動装置。
【請求項８】
制御部は第１電圧を第２電圧に落とす時点をそれぞれのスキャン電極において順次落ちるように制御することを特徴とする請求項７記載のプラズマディスプレイパネルの駆動装置。  
【請求項９】
制御部は第１電圧を第２電圧に落とす時点をｊ（ｊは自然数）本のスキャン電極ごとに異なるように制御することを特徴とする請求項６記載のプラズマディスプレイパネルの駆動装置。  
【請求項１０】
制御部は第１電圧を第２電圧に落とす時点をｊ本のスキャン電極ごとに順次落とすように制御することを特徴とする請求項９記載のプラズマディスプレイパネルの駆動装置。  
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマディスプレイパネルの駆動方法と装置に関し、特にパネルに過電流が発生するのを防止するようにしたプラズマディスプレイパネルの駆動方法と装置に関する。
【背景技術】
【０００２】
プラズマディスプレイパネル（ＰＤＰ）はＨｅ＋Ｘｅ、Ｎｅ＋Ｘｅ、Ｈｅ＋Ｘｅ＋Ｎｅなどの不活性混合ガスが放電する時に発生する紫外線で蛍光体を発光させることで画素を表示させている。このようなＰＤＰは薄膜化と大型化が容易であるだけでなく、最近の技術開発によって画質も向上している。
【０００３】
図１に従来の３電極交流面放電型ＰＤＰの１つの放電セルが示されている。放電セルは、上部基板１０上に形成されたスキャン電極（３０Ｙ）及びサステイン電極（３０Ｚ）と、下部基板１８上に形成されられたアドレス電極（２０Ｘ）とを備えている。
【０００４】
スキャン電極（３０Ｙ）とサステイン電極（３０Ｚ）のそれぞれは透明電極（１２Ｙ，１２Ｚ）と、透明電極（１２Ｙ，１２Ｚ）の線幅より狭い線幅を持ち、透明電極の一方の縁に沿って形成される金属からなるバス電極（１３Ｙ，１３Ｚ）を含む。透明電極（１２Ｙ，１２Ｚ）は通常インジュームすず酸化物（ＩＴので上部基板１０上に形成される。金属バス電極（１３Ｙ，１３Ｚ）は通常クロム（Ｃｒ）などの金属で透明電極（１２Ｙ，１２Ｚ）上に形成され、抵抗値が高い透明電極（１２Ｙ，１２Ｚ）による電圧降下を減らす役割を果たしている。
【０００５】
スキャン電極（３０Ｙ）とサステイン電極（３０Ｚ）を並べて形成させた上部基板１０には上部誘電体層１４と保護膜１６が積層される。上部誘電体層４にはプラズマ放電時に発生する壁電荷が蓄積される。保護膜１６はプラズマ放電の時に発生するスパッタリングによる上部誘電体層１４の損傷を防止すると同時に二次電子の放出効率を高める。保護膜１６としては通常酸化マグネシウム（ＭｇＯ）が利用される。
【０００６】
アドレス電極（２０Ｘ）が形成された下部基板１８上に下部誘電体層２２、隔壁２４が形成され、下部誘電体層２２と隔壁２４の表面に蛍光体層２６が塗布される。アドレス電極（２０Ｘ）はスキャン電極（３０Ｙ）とサステイン電極（３０Ｚ）と交差される方向に形成される。隔壁２４はアドレス電極（２０Ｘ）と並列に形成され、放電によって生成された紫外線や可視光が隣接した放電セルに漏洩することを防止する。蛍光体層２６はプラズマ放電の時に発生した紫外線によって励起させられて赤色、緑色または青色のいずれかの可視光線を発生する。上／下部基板（１０，１８）と隔壁２４の間に設けられた放電空間には不活性混合ガスが注入される。
【０００７】
ＰＤＰは画像の階調を得るために、一つのフレームを発光回数の異なる多くのサブフィールドに分けて駆動する。各サブフィールドは前画面を初期化させるための初期化期間と、スキャンラインを選択して選択されたスキャンラィンでセルを選択するためのアドレス期間と、放電回数によって階調を表現するサステイン期間に分けられる。初期化期間は上昇ランプ波形が供給されるセットアップ期間と下降ランプ波形が供給されるセットダウン期間に分けられる。
【０００８】
例えば、２５６階調で画像を表示しようとする場合に、図２のように１／６０秒にあたるフレーム期間（１６.６７ｍｓ）は８個のサブフィールド（ＳＦ１〜ＳＦ８）に分けられる。８個のサブフィールド（ＳＦ１〜ＳＦ８）のそれぞれは前述したように、初期化期間、アドレス期間、サステイン期間に分けられる。各サブフィールドの初期化期間とアドレス期間は各サブフイールドごとに同一であるのに対して、サステイン期間は各サブフィールドで２n（ｎ＝０，１，２，３，４，５，６，７）割合で増加する。
【０００９】
図３は図１に図示されたプラズマディスプレイパネルに供給される駆動波形を示す図である。
【００１０】
図３において、Ｙはスキャン電極を、Ｚはサステイン電極を示す。Ｘはアドレス電極を示す。図３を参照すると、ＰＤＰは前の画面を初期化させるための初期化期間、セルを選択するためのアドレス期間、選択されたセルの放電を維持するためのサステイン期間に分けて駆動される。
【００１１】
初期化期問のセットアップ期問にはすべてのスキャン電極（Ｙ１〜Ｙｎ）に上昇ランプ波形（Ｒａｍｐ−ｕｐ）が同時に印加される。この上昇ランプ波形（Ｒａｍｐ−ｕｐ）によって全画面のセル内には微弱な放電が起き、セル４内に壁電荷が生成される。上昇ランプ波形（Ｒａｍｐ−ｕｐ）が供給された後のセットダウン期問には、上昇ランプ波形（Ｒａｍｐ−ｕｐ）のピーク電圧より低い正極性電圧から低下する下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）がスキャン電極（Ｙ）に同時に印加される。
【００１２】
下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）はセル内に微弱な消去放電を起こさせてセットアップ放電によって生成された壁電荷と空間電荷の中で不要な電荷を消去させ、全画面のセル内にアドレス放電に必要な壁電荷を均一に残留させる。
【００１３】
アドレス期間には負極性スキャン電圧（−Ｖｙ）のスキャンパルス（Ｓｃａｎ）がスキャン電極（Ｙ１〜Ｙｎ）に順次に印加されると同時に、アドレス電極（Ｘ）に正極性のデータパルス（ｄａｔａ）が印加される。このスキャンパルス（ｓｃａｎ）とデータパルス（ｄａｔａ）の電圧差と初期化期間に生成された壁電圧とによってデータパルス（ｄａｔａ）が印加されるセル内にアドレス放電が発生する。アドレス放電によって選択されたセル内に壁電荷が生成される。アドレス放電のために供給される負極性スキャン電圧（−Ｖｙ）のスキャンパルス（ｓｃａｎ）が印加される期問を除いた他の期間には正極性スキャンバイアス電圧（Ｖｓｃｂ）がアドレス期間が終わる時点（Ｔのまで供給される。
【００１４】
一方、セットダウン期間とアドレス期間の問にサステイン電極（Ｚ）にはサステイン電圧レベル（Ｖｓ）の正極性直流電圧が供給される。
【００１５】
サステイン期間にはスキャン電極（Ｙ１〜ＹＩ１）とサステイン電極（Ｚ）に交番的にサステインパルス（ｓｕｓ）が印加される。アドレス放電によって選択されたセルはセル内の壁電圧とサステインパルス（ｓｕｓ）とによってサステインパルス（ｓｕｓ）が印加されるたびにスキャン電極（Ｙ１〜Ｙｎ）とサステイン電極（Ｚ）の間に面放電の形態でサステイン放電が起きる。そのサステイン放電が完了した後にはパルス幅の狭い消去ランプ波形がサステイン電極（Ｚ）に供給されてセル内の壁電荷を消去させる。
【００１６】
一方、アドレス期間に負極性のスキヤンパルス（ｓｃａｎ）がスキャン電極（Ｙｌ〜Ｙｎ）に順次に印加されると同時にアドレス電極（Ｘ）に正極性のデータパルス（ｄａｔａ）が印加されると、図４に示されたように電流（ｉ１〜ｉｎ）がアドレス電極（Ｘ）からスキャン電極（Ｙ１〜Ｙｎ）に流れる。これはアドレス電極（Ｘ）の電位がスキャン電極（Ｙｌ〜Ｙｎ）の電位より高いためである。
【００１７】
このようなアドレス期問が終わる時点で、スキャン電極（Ｙ１〜Ｙｎ）に供給されていた正極性スキャンバイアス電圧（Ｖｓｃｂ）が、同時に基底電位に落ちるので、過電流によってデータドライバが過熱したり、損傷したりする問題点があった。
【００１８】
これをさらに詳しく説明する。図５に示されたように第１スキャン電極（Ｙ１）は、正極性スキャンバイアス電圧（Ｖｓｃｂ）を維持している間に、アドレス期間が終わる時点（Ｔので基底電位に落ちる。この時、アドレス電極（Ｘ１〜Ｘｍ）は基底電位を維持している。このような第１スキャン電極（Ｙ１）の変位電流によって第１スキャン電極（Ｙ１）とアドレス電極（Ｘ１〜Ｘｍ）の間に放電が発生することがある。これによって、第１スキャン電極（Ｙ１）からアドレス電極（Ｘ１〜Ｘｍ）に逆電流が流れる。これと同時に、第２スキャン電極（Ｙ２）も正極性スキャンバイアス電圧（Ｖｓｃｂ）を維持しているとき、アドレス期間が終わる時点（Ｔので基底電位に落ちる。このような第２スキャン電極（Ｙ２）の変位電流によって第２スキヤン電極（Ｙ２）とアドレス電極（Ｘ１〜Ｘｍ）の間に放電が発生する。これによって、第２スキャン電極（Ｙ２）からアドレス電極（Ｘ１〜Ｘｍ）に逆電流が流れる。同様に、第ｎスキャン電極（Ｙｎ）も正極性スキャンバイアス電圧（Ｖｓｃｂ）を維持しているとき、アドレス期間が終わる時点（Ｔので基底電位に落ちる。このような第ｎスキャン電極（Ｙ１１）の変位電流によって第第ｎスキャン電極（Ｙ１１）とアドレス電極（Ｘ１〜Ｘｍ）の間に放電が発生する。これによって、第ｎスキャン電極（Ｙｎ）からアドレス電極（Ｘ１〜Ｘｍ）に逆電流が流れる。したがって、アドレス期間が終わる時点（Ｔのからスキャン電極（Ｙ１〜Ｙｎ）が同時に基底電位に落ちて変位電流が発生するので、図６に示されたようにすべてのスキャン電極（Ｙ１〜Ｙｎ）からアドレス電極（Ｘ１〜Ｘｍ）に逆電流が同時に流れる。このような逆電流が同時にデータドライバに供給されるので、過電流によってデータドライバが過熱したり、損傷することがある。
【発明の開示】
【発明が解決しようとする課題】
【００１９】
したがって、本発明の目的は過電流が発生するのを防止するようにしたプラズマディスプレイパネルの駆動装置と方法を提供することである。
【課題を解決するための手段】
【００２０】
この目的を達成する本発明に係るプラズマディスプレイパネルの駆動方法は、第１電圧から低くなるスキャンパルスを多数のスキャン電極に順次印加するとともに多数のアドレス電極にデータパルスを印加してセルを選択する段階と、最後のラインのスキャン電極にスキャンパルスを印加した後に、スキャンパルスを加えた後のスキャン電極上の第１電圧を第２電圧に低くする段階と、第１電圧が第２電圧に落ちる時点をスキャン電極の少なくともいずれかで異なるように制御する段階とを含むことを特徴とする。
【００２１】
第１電圧が第２電圧に落ちる時点がそれぞれのスキャン電極で異なるように制御することを特徴とする。
【００２２】
第１電圧が第２電圧に落ちる時点をそれぞれのスキャン電極で順次落とすように制御されることを特徴とする。
【００２３】
第１電圧が第２電圧に落ちる時点はｊ（ｊは自然数）本のスキャン電極ごとにまとめて低くなるように制御されることを特徴とする。
【００２４】
第１電圧が第２電圧に落ちる時点をｊ本のスキャン電極ごとに順次落とすように制御されることを特徴とする。
【００２５】
本発明に係るプラズマディスプレイパネルの駆動装置は、第１電圧から低くなるスキャンパルスを多数のスキャン電極に順次印加して最後のラインのスキヤン電極にスキャンパルスが印加された後にスキャン電極上の第１電圧を第２電圧に低くするスキャン駆動部と、データパルスを多数のアドレス電極に同時に印加してセルを選択するデータ駆動部と、第１電圧が第２電圧に落ちる時点をスキャン電極の少なくともいずれかで異なるように制御する制御部とを具備することを特徴とする。
【００２６】
制御部は第１電圧が第２電圧に落ちる時点をそれぞれのスキャン電極で異なるように低くなるように制御することを特徴とする。
【００２７】
制御部は第１電圧が第２電圧に落ちる時点をそれぞれのスキャン電極で順次落とすように制御することを特徴とする。
【００２８】
制御部は第１電圧が第２電圧に落ちる時点をｊ（ｊは自然数）本のスキャン電極ごとに異なるように低くなるように制御することを特徴とする。
【００２９】
制御部は第１電圧が第２電圧に落ちる時点をｊ本のスキャン電極ごとに順次落とすように制御することを特徴とする。
【発明の効果】
【００３０】
本発明に係るＰＤＰの駆動方法と装置はアドレス期間の間スキャン電極に供給されていた正極性スキャンバイアス電圧を、互いに異なる時点で基底電位に落とすようにしたので、スキャン電極からアドレス電極に流れる逆電流を減らすことができる。したがって、過電流によるデータドライバの損傷を防止できるだけではなくパネルが過熱されるのを防止することができる。
【発明を実施するための最良の形態】
【００３１】
以下、図７〜図１４を参照して本発明の望ましい実施形態に対して説明する。
【００３２】
図７は本発明の第１実施形態によるプラズマディスプレイパネルの駆動方法を示す波形図である。
【００３３】
図７において、Ｙはスキャン電極を示して、Ｚはサステイン電極を示す。そして、Ｘはアドレス電極を示す。
【００３４】
図７を参照すると、本発明の第１実施形態によるＰＤＰは、全画面を初期化させるための初期化期間、セルを選択するためのアドレス期間、ＰＤＰを安定的に駆動させるための安定化期問、選択されたセルの放電を維持させるためのサステイン期間に分けて駆動される。
【００３５】
初期化期間において、セットアップ期問にはすべてのスキャン電極（Ｙ１〜Ｙｎ）に上昇ランプ波形（Ｒａｍｐ−ｕＰ）が同時に印加される。この上昇ランプ波形（Ｒａｍｐ−ｕｐ）によって全画面のセル内には微弱な放電が起きるようにセル内に壁電荷が生成される。上昇ランプ波形（Ｒａｍｐ−ｕｐ）が供給された後、セットダウン期間に上昇ランプ波形（Ｒａｍｐ−ｕｐ）のピーク電圧より低い正極性電圧から低下する下降ランブ波形（Ｒａｍｐ−ｄｏｗｎ）がスキャン電極（Ｙ）に同時に印加される。
【００３６】
下降ランプ波形（Ｒａｍｐ−ｄｏｌｍ）はセル内に微弱な消去放電を起こさせ、セットアップ放電によって生成された壁電荷と空聞電荷の中で不要な電荷を消去させて、全画面のセル内にアドレス放電に必要な壁電荷を均一に残留させる。
【００３７】
アドレス期問には負極性スキャン電圧（−Ｖｙ）のスキャンパルス（ｓｃａｎ）がスキャン電極（Ｙ１〜Ｙｎ）に順次印加されると同時にアドレス電極（Ｘ）に正極性のデータパルス（ｄａｔａ）が印加される。このスキャンパルス（ｓｃａｎ）とデータパルス（ｄａｔａ）の電圧差と初期化期間に生成された壁電圧とでデータパルス（ｄａｔａ）が印加されたセル内にアドレス放電が発生する。アドレス放電によって選択されたセル内に壁電荷が生成される。アドレス放電のために供給される負極性スキャン電圧（−Ｖｙ）のスキャンパルス（ｓｃａｎ）が全てのスキャン電極に順次印加されている間、すなわちアドレス期間、当該スキャン電極にスキャンパルスが印加される期間を除いた他の期間にはスキャン電極に正極性スキャンバイアス電圧（Ｖｓｃｂ）が供給されている。
【００３８】
一方、セットダウン期間とアドレス期間の間に、サステイン電極（Ｚ）にはサステイン電圧レベル（Ｖｓ）の正極性直流電圧（Ｖｚｄｃ）が供給される。
【００３９】
安定化期問に、アドレス期問の問スキャン電極（Ｙｌ〜。Ｙｎ）に供給されていた正極性スキャンバイアス電圧（Ｖｓｃｂ）が順次基底電位へ落ちる。すなわち、第１スキヤン電極（Ｙ１）はＴ１時点で基底電位へ落ちる。これによって、Ｔ１時点では図８に図示されたように第１スキャン電極（Ｙ１）からアドレス電極（Ｘ１〜Ｘｍ）に第１逆電流（ｉ１）が流れる。第２スキャン電極（Ｙ２）はＴ２時点で基底電位に落ちる。これによって、Ｔ２時点で図８に示されたように第２スキャン電極（Ｙ２）からアドレス電極（Ｘ１〜Ｘｍ）に第２逆電流（ｉ２）が流れる。同様に、第ｎスキャン電極（ＹＩ１）はＴｎ時点で基底電位に落ちる。これによって、Ｔｎ時点で第ｎスキャン電極（Ｙｎ）からアドレス電極（Ｘｌ〜Ｘｍ）に第ｎ逆電流（ｊｎ）が流れる。このような第１〜第ｎ逆電流（ｉ１〜ｉｎ）は互いに異なった時点でスキャン電極（Ｙ１〜Ｙｎ）からアドレス電極（Ｘ１〜Ｘｍ）に供給される。したがって、データドライバに過電流が供給されるのを防止することができる。これによって、過電流によるデータドライバの損傷を阻むことができるだけでなくパネルが過熱されることを防止することができる。
【００４０】
サステイン期間にはスキャン電極（Ｙ１〜Ｙｎ）とサステイン電極（Ｚ）に交番的にサステインパルス（ｓｕｓ）が印加される。アドレス放電によって選択されたセルはセル内の壁電圧とサステインパルス（ｓｕｓ）とでサステインパルス（ｓｕｓ）が印加されるたびにスキャン電極（Ｙ１〜Ｙｎ）とサステイン電極（Ｚ）の間に面放電の形態でサステイン放電が起きる。最後に、サステイン放電が完丁した後にはパルス幅の狭い消去ランプ波形がステイン電極（Ｚ）に供給されてセル内の壁電荷を消去させる。
【００４１】
図９は図７に図示されたプラズマディスプレイパネルの駆動波形を生成させるためのＰＤＰの駆動装置を示す。
【００４２】
図９を参照すると、本発明の第１実施形態に係るＰＤＰの駆動装置は、ＰＤＰのアドレス電極（Ｘ１〜Ｘｍ）にデータを供給するためのデータ駆動部７２と、スキャン電極（Ｙ１〜Ｙｎ）を駆動するためのスキャン駆動部７３と、共通電極であるサステイン電極（Ｚ）を駆動するためのサスティン駆動部７４と、各駆動部（７２，７３，７４）を制御するためのタィミングコントローラ７１と、各駆動部（７２，７３，７４）に必要な駆動電圧を供給するための駆動電圧発生部７５とを備えている。
【００４３】
図示しない逆ガンマ補正回路や誤差拡散回路によって逆ガンマ補正し、誤差拡散させた後、サブフイールドマッピング回路によって各サブフィールドにマッピングされたデータがデータ駆動部７２に供給される。本データ駆動部７２はタイミングコントローラ７１からのタイミング制御信号（ＣＴＲＸ）に応答してデータをサンプリングしてラッチした後、そのデータをアドレス電極（Ｘ１〜Ｘｍ）に供給する。
【００４４】
スキャン駆動部７３はタイミングコントローラ７１の制御の下に、スキャン電極（Ｙ１〜Ｙｎ）に初期化期間のセツトアツプ期問に上昇ランブ波形（Ｒａｍｐ−ｕｐ）を供給し、セットダウン期間に下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）を供給する。そしてスキャン駆動部７３はタイミングコントローラ７１の制御の下に、スキャン電極（Ｙ１〜Ｙ１１）にアドレス期問にスキャンパルスを順次供給した後に、サステイン期間にサステインパルス（ｓｕｓ）を供給する。
【００４５】
サステイン駆動部７４はタイミングコントローラ７１の制御の下に、サステイン電極（Ｚ）にアドレス期問に一定の正極性直流電圧（Ｖｚｄｃ）を供給した後に、サステイン期間の間にスキャン駆動部７３と相互に動作してサステインパルス（ｓｕｓ）をサスティン電極（Ｚ）に供給する。
【００４６】
タイミングコントローラ７１は垂直／水平同期信号とクロック信号を入力として受け、各駆動部に必要なタイミング制御信号（ＣＴＲＸ，ＣＴＲＹ，ＣＴＲＺ）を発生させるとともに、そのタイミング制御信号（ＣＴＲＸ，ＣＴＲＹ，ＣＴＲＺ）を該当の駆動部（７２，７３，７４）に供給して各駆動部（７２，７３，７４）を制御する。データ制御信号（ＣＴＲＸ）には、データをサンプリングするためのサンプリングクロック、ラッチ制御信号、エネルギー回収回路と駆動スイッチ素子のオン／オフタイミングを制御するためのスイッチ制御信号が含まれる。スキャン制御信号（ＣＴＲＹ）には、スキャン駆動部７３内のエネルギー回収回路と駆動スィッチ素子のオン／オフタイミングを制御するためのスイッチ制御信号が含まれる。さらに、サステイン制御信号（ＣＴＲＺ）にはサステイン駆動部７４内のエネルギー回収回路と駆動スイッチ素子のオン／オフタイミングを制御するためのスイッチ制御信号が含まれる。特に、スキャン制御信号（ＣＴＲＹ）はスキャン駆動部７３内に含まれた駆動回路のスイッチを駆動させるための第１〜第７制御信号（Ｃｑｌ〜Ｃｑ７）を含む。
【００４７】
駆動電圧発生部７５は上昇ランプ波形（Ｒａｍｐ−ｕｐ）の電圧（Ｖｒｙ）、下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）の電圧（−Ｖｎｙ）、アドレス期間にサステイン電極（Ｚ）に印加される直流電圧（Ｖｚｄｃ）、スキャンバイアス電圧（ＶＳｃｂ）、スキャン電圧（−Ｖｙ）、サステイン電圧（Ｖｓ）、データ電圧などを発生する。このような駆動電圧は放電ガスの成分や放電セル構造によって変わる。
【００４８】
図１０は図９に図示されたプラズマディスプレイパネルの駆動装置を詳しく示す図である。
【００４９】
図１０を参照すると、本発明の第１実施形態による駆動装置は、スキャン駆動部７３と、スキャン駆動部７３のそれぞれに接続された遅延器８０とを備えている。
【００５０】
スキャン駆動部７３は図１１に示されたようにエネルギー回収回路５１、第１〜第５スイッチ素子（Ｑ１〜Ｑ５）、駆動スイシチ回路５２を具備する。
【００５１】
エネルギー同収回路５１はＰＤＰで放電に寄与しない無効電力のエネルギーをスキャン電極（Ｙ１〜Ｙｎ）から回収してその回収したエネルギーを利用してスキャン電極（Ｙ１〜Ｙｎ）を充電する。このエネルギー回収回路５１は公知のどのエネルギー回収回路を実装しても良い。
【００５２】
第１スイッチ素子（Ｑ１）はサステイン電圧源（Ｖｓ）と第１ノード（ｎ１）との間に接続されてタイミングコントローラ（図示しない）の制御の下にサステイン電圧（Ｖｓ）を第１ノード（ｎ１）に供給する。
【００５３】
第２スイッチ素子（Ｑ２）は基底電圧源（ＧＮＤ）と第１ノード（ｎ１）の間に接続されてタイミングコントローラ（図示しない）の制御の下に基底電圧（ＧＮＤ）を第１ノード（ｎｌ）に供給する。
【００５４】
第３スイッチ素子（Ｑ３）は上昇ランプ電圧源（Ｖｒｙ）と第１ノード（ｎ１）の間に接続されてタイミングコントローラ（図示しない）の制御の下にあらかじめ設定されたＲＣ時定数によって決められた勾配で上昇ランプ波形（Ｒａｍｐ−ｕｐ）を第１ノー一ド（ｎ１）に供給する。この第３スイッチ素子（Ｑ３）の制御端子には上昇ランプ波形（Ｒａｍｐ−ｕｐ）の句配を調整するための可変抵抗（ＶＲ１）と図示しないキャパシタが接続される。
【００５５】
第４スイッチ素子（Ｑ４）は下降ランプ電圧源（−Ｖｎｙ）と第１ノード（ｎ１）の問に接続されてタイミングコントローラ（図示しない）の制御の下にあらかじめ設定されたＲＣ時定数によって決まった句配で下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）を第１ノード（ｎ１）に供給する。この第４スイッチ素子（Ｑ４）の制御端子には下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）の句配を調整するための可変抵抗（ＶＲ２）と図示しないキャパシタが接続される。
【００５６】
第５スイッチ素子（Ｑ５）は、スキャン電圧源（−Ｖｙ）と第１ノード（ｎ１）の問に接続されて、タイミングコントローラ（図示しない）の制御の下に負極性スキャン電圧（−Ｖｙ）を第１ノード（ｎ１）に供給する。
【００５７】
駆動スイッチ回路５２はスキャンバイアス電圧源（Ｖｓｃｂ）と第１ノード（ｎ１）の間にプッシュプル形態に接続された第６、第７スイ１ンチ素子（Ｑ６，Ｑ７）を含む。第６と第７スイッチ素子（Ｑ６，Ｑ７）の問の出力端子はスキャン電極（Ｙｌ〜Ｙｎ）に接続される。第６、第７スイッチ素子（Ｑ６，Ｑ７）のそれぞれはタイミングコントローラ（図示しない）の制御の下にスキャンバイアス電圧（Ｖｓｃｂ）や第１ノード（ｎ１）上の電圧をスキャン電極（Ｙ１〜Ｙｎ）に供給する。
【００５８】
遅延器８０はアドレス期問の間に供給されていた正極性スキャンバイアス電圧（Ｖｓｃｂ）が順次基底電位に落ちるように第６スイッチ（Ｑ６）の制御端子（ゲート端子）に入力される制御信号（Ｃｑ６）を遅延させる。このような遅延器８０はＲＣ遅延器を利用することだけで信号を遅延させることができる。
【００５９】
一方、本発明の第１実施形態によるＰＤＰの駆動波形は正極性スキヤンバイアス電圧（Ｖｓｃｂ）が順番に基底電位に低下するので安定化期間が長くなり、サステイン期間が短くなる。そのため、図１２のような駆動波形を提案する。
【００６０】
図１２は本発明の第２実施形態によるプラズマディスプレイパネルの駆動方法を示す波形図である。
【００６１】
図１２において、Ｙはスキャン電極を示し、Ｚはサステイン電極を示す。Ｘはアドレス電極を示す。
【００６２】
図１２を参照すると、本発明の第２実施形態によるＰＤＰは、前の画面を初期化させるための初期化期間、セルを選択するためのアドレス期間、ＰＤＰを安定的に駆動させるための安定化期間、選択されたセルの放電を維持させるためのサステイン期間に分けて駆動される。
【００６３】
初期化期間のセットアップ期間にはすべてのスキャン電極（Ｙ１〜Ｙｎ）に上昇ランブ波形（Ｒａｍｐ−ｕｐ）が同時に印加される。この上昇ランプ波形（Ｒａｍｐ−ｕｐ）によって全画面のセル内に微弱な放電が起き、セル内に壁電荷が生成される。上昇ランプ波形（Ｒａｍｐ−ｕｐ）１３が供給された後、セットダウン期間に上昇ランプ波形（Ｒａｍｐ−ｕｐ）のピーク電圧より低い正極性電圧から低下する下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）がスキャン電極（Ｙ）に同時に印加される。下降ランプ波形（Ｒａｍｐ−ｄｏｗｎ）はセル内に微弱な消去放電を起こさせ、セットアップ放電によって生成された壁電荷と空間電荷の不要な電荷を消去させて全画面のセル内にアドレス放電に必要な壁電荷を均一に残留させる。
【００６４】
アドレス期間には負極性スキャン電圧（−Ｖｙ）のスキャンパルス（ｓｃａｎ）がスキャン電極（Ｙ１〜Ｙｎ）に順次印加されると同時にアドレス電極（Ｘ）に正極性のデータパルス（ｄａｔａ）が印加される。このスキャンパルス（ｓｃａｎ）とデータパルス（ｄａｔａ）の電圧差と初期化期間に生成された壁電圧とでデータパルス（ｄａｔａ）が印加されたセル内にアドレス放電が発生する。アドレス放電によって選択されたセル内に壁電荷が生成される。アドレス放電のために供給される負極性スキャン電圧（−Ｖｙ）のスキャンパルス（Ｓｃａｎ）が印加される期問を除いた他の期間には正極性スキャンバイアス電圧（Ｖｓｃｂ）が供給される。
【００６５】
一方、セットダウン期間とアドレス期間の間に、サステイン電極（Ｚ）にはサステイン電圧レベル（Ｖｓ）の正極性直流電圧（Ｖｚｄｃ）が供給される。
【００６６】
安定化期間にはアドレス期間の間にスキャン電極（Ｙ１〜Ｙｎ）に供給される正極性スキャンバイアス電圧（Ｖｓｃｂ）がｊ（ｊは自然数）ラインずつ順次基底電位に落ちる。すなわち、第１〜第ｊスキャン電極（Ｙ１〜Ｙｊ）がＴ１１時点で基底電位に落ちる。これによって、Ｔ１１時点では図１３に示されたように第１〜第ｊスキャン電極（Ｙｌ〜ｙｊ）からアドレス電極（ｘ１〜Ｘｍ）に第１１逆電流（ｉ１１）が流れる。この第１１逆電流（ｉ１１）は、データドライバに損傷を与えない範囲でスキャン電極（Ｙ）のｊラインずつ同時に基底電位に落ちた時の電流である。また、第ｊ＋１〜第２ｊスキャン電極（Ｙｊ＋１〜Ｙ２ｊ）はＴ１２時点で基底電位に落ちる。これによって、Ｔ１２時点では図１２に示したように第ｊ＋１〜第２ｊスキャン電極（Ｙｊ＋１〜Ｙ２ｊ）からアドレス電極（Ｘ１〜Ｘｍ）に第１２逆電流（ｉ１２）が流れる。このようい、スキャン電極（Ｙ）はｊラインずつ順次基底電位に落ちるので、十分なサスティン期間を確保することができるだけでなく過電流によるデータドライバの損傷を防ぐことができる。また、パネルが過熱されるのを防止することができる。
【００６７】
サステイン期間にはスキャン電極（Ｙ１〜Ｙｎ）とサステイン電極（Ｚ）に交番的にサステインパルス（ｓｕｓ）が印加される。アドレス放電によって選択されたセルはセル内の壁電圧とサステインパルス（ｓｕｓ）とでサステインパルス（ｓｕｓ）が印加されるたびにスキャン電極（Ｙ１〜Ｙｎ）とサステイン電極（Ｚ）の間に面放電形態のサステイン放電が起きる。最後に、サステイン放電が完了した後にはパルス幅の狭い消去ランプ波形がサステイン電極（Ｚ）に供給されてセル内の壁電荷を消去させる。
【００６８】
図１４は図１２に図示されたプラズマディスプレィパネルの駆動波形を生成するための駆動装置を示す図である。
【００６９】
図１４を参照すると、本発明の第２実施形態による駆動装置は、スキャン駆動部９３と、スキャン駆動部９３のそれぞれに接続された遅延器１００とを具備する。
【００７０】
スキャン駆動部９３は図１１に示されたもの同じなので、以下説明を省略する。
【００７１】
遅延器００は、アドレス期間に供給されていた正極性のスキャンバイアス電圧（Ｖｓｃｂ）をｊラインずつ順に基底電位に落とすように、第６スイッチ（Ｑ６）の制御端子（ゲート端子）に入力される制御信号（Ｃｑ６）を遅延させる。このような遅延器１００はＲＣ遅延期を利用して信号を遅延させることができる。
【００７２】
これによって、本発明の第２実施形態では本発明の第１実施形態に比べてサステイン期間を充分に確保することができる。上述したように、本発明に係るプラズマディスプレイパネルの駆動方法と装置はアドレス期間にスキャン電極に供給される正極性のスキャンバイアス電圧が互いに異なる時点で基底電位に落ちるので、スキャン電極からアドレス電極に流れる逆電流を減らすことができる。したがって、過電流によるデータドライバの損傷を防止できるだけではなくパネルが過熱されるのを防止することができる。
【００７３】
以上説明した内容を通じて当業者であれば、本発明の技術思想を逸脱しない範囲で多様な変更及び修正ができる。したがって、本発明の技術的範囲は明細書の詳細な説明に記載した内容に限定されるのではなく特許請求の範囲によって決められなければならない，
【図面の簡単な説明】
【００７４】
【図１】３電極交流面放電型プラズマディスプレイパネルの放電セル構造を示す斜視図。
【図２】プラズマディスプレイパネルの一つのフレームに含まれているサブフィールドを示す図面。
【図３】図２に示されているサブフィールドの問にそれぞれの電極に印加される駆動波形を示す波形図。
【図４】図３に図示されたプラズマディスプレイパネルの駆動波形によってパネル上で形成される電流の流れを示す図。
【図５】図３に図示されたプラズマディスプレイパネルのＴ０時点での電流流れを示す図。
【図６】図３に図示されたプラズマディスプレイパネルの駆動波形のＴ０時点でパネルに形成される逆電流の流れを示す図。
【図７】本発明の第１実施形態によるプラズマディスプレイパネルの駆動波形を示す図。
【図８】図７に図示されたプラズマディスプレイパネルの駆動波形によってパネル上で形成される電流の流れを示す図。
【図９】図７に図示されたプラズマディスプレィパネルの駆動波形を生成するためのプラズマディスプレイパネルの駆動装置を示す図。
【図１０】図９に図示されたプラズマディスプレイパネルの駆動装置を詳しく示す図。
【図１１】図９に図示されたプラズマディスプレィバネルの駆動装置でスキャン駆動部を示す回路図。
【図１２】本発明の第２実施形態によるプラズマディスプレィパネルの駆動波形を示す図。
【図１３】図１１に図示されたプラズマディスプレイバネルの駆動波形によってパネル上で形成される電流の流れを示す図。
【図１４】図１２に図示されたプラズマディスプレイパネルの駆動波形を生成するための駆動装置を示す図。
【符号の説明】
【００７５】
１０：上部基板、１２Ｙ，１２Ｚ：透明電極、１３Ｙ，１３Ｚ：バス電極、１４、２２；誘電体層、１６：保護膜、１８：下部基板、２０Ｘ：アドレス電極、２４：隔壁、２６：蛍光体層、３０Ｙ：スキャン電極、３０Ｚ：サステイン電極、５１：エネルギー回収回路、５２：駆動スイッチ回路、７１：タイミングコントローラ、７２：データ駆動部、７３，９３：スキャン駆動部、７４：サステイン駆動部、７５：駆動電圧発生部、８０，１００：遅延器
【図１】
2005070794.tif 000003
【図２】
2005070794.tif 000004
【図３】
2005070794.tif 000005
【図４】
2005070794.tif 000006
【図５】
2005070794.tif 000007
【図６】
2005070794.tif 000008
【図７】
2005070794.tif 000009
【図８】
2005070794.tif 000010
【図９】
2005070794.tif 000011
【図１０】
2005070794.tif 000012
【図１１】
2005070794.tif 000013
【図１２】
2005070794.tif 000014
【図１３】
2005070794.tif 000015
【図１４】
2005070794.tif 000016