(57)【要約】【課題】電子放出素子から放出される電子の量等をアナログ的に制御できるようにして、きめ細かな階調制御を実現させる。【解決手段】駆動回路２６は、対応する１つの選択線２０からの選択信号Ｓｓに基づいて、対応する電子放出素子１２のカソード電極３０とアノード電極３２間に印加すべき駆動電圧Ｖａを生成する駆動電圧生成回路５０と、駆動電圧Ｖａが、選択線２０からの選択指示のタイミングで駆動パルスが現れる電圧波形を有し、かつ、電子放出素子１２が、カソード電極３０とアノード電極３２間に所定レベルの振幅の駆動パルスが印加されることによって、少なくともエミッタ部の一部が分極反転あるいは分極変化されることで電子放出を行う場合に、対応する信号線２２からの画素信号Ｓｄに基づいて、駆動パルスの振幅を段階的に変調して、対応する画素の輝度階調を制御する変調回路５２とを有する。【選択図】図１２
2005070349.tif 000002
【特許請求の範囲】
【請求項１】
多数の画素に対応して配列された複数の電子放出素子と、
各電子放出素子に対してそれぞれ選択／非選択を指示する１以上の選択線と、
前記複数の電子放出素子のうち、選択状態にある電子放出素子に対して画素信号を供給する１以上の信号線と、
１つの選択線からの指示と１つの信号線からの信号に応じて、対応する電子放出素子を駆動制御する駆動回路が前記多数の電子放出素子に応じて配列された駆動部とを具備し、
前記電子放出素子は、
誘電体にて構成されたエミッタ部と、
前記エミッタ部に形成された第１の電極及び第２の電極とを有し、
前記駆動回路は、
対応する１つの選択線からの指示に基づいて、対応する電子放出素子の前記第１の電極と前記第２の電極間に印加すべき駆動電圧を生成する駆動電圧生成回路と、
前記駆動電圧が、前記選択線からの選択指示のタイミングで駆動パルスが現れる電圧波形を有し、かつ、前記電子放出素子が、前記第１の電極と前記第２の電極間に所定レベルの振幅の駆動パルスが印加されることによって、少なくとも前記エミッタ部の一部が分極反転あるいは分極変化されることで電子放出を行う場合に、対応する信号線からの画素信号に基づいて、前記駆動パルスの振幅を段階的に変調して、対応する画素の輝度階調を制御する変調回路とを有することを特徴とするディスプレイ。
【請求項２】
請求項１記載のディスプレイにおいて、
前記複数の電子放出素子に対向して設けられたコレクタ電極と、
前記複数の電子放出素子に対してそれぞれ所定の間隔をもって配置された複数の蛍光体層とを有することを特徴とするディスプレイ。
【請求項３】
請求項１又は２記載のディスプレイにおいて、
電子は、前記第１の電極の近傍から放出され、
前記駆動パルスの印加期間における前記第１の電極と前記第２の電極の各電位は、前記第１の電極の電位が前記第２の電極の電位よりも低いことを特徴とするディスプレイ。
【請求項４】
請求項１〜３のいずれか１項に記載のディスプレイにおいて、
前記駆動電圧生成回路で生成される駆動電圧は、
前記選択線からの選択指示のタイミングで、前記電子放出素子において電子放出されない程度の第１の振幅を有する駆動パルスが現れる電圧波形を有し、
前記変調回路は、
前記画素信号が消光を示す信号であれば、前記駆動パルスの振幅を、前記第１の振幅に維持し、
前記画素信号が発光を示す信号であれば、前記駆動パルスの振幅を、前記電子放出素子において電子放出される程度の第２の振幅にし、更に、前記画素信号に含まれる階調成分に基づいて、前記第２の振幅のパルス幅を変調することを特徴とするディスプレイ。
【請求項５】
請求項１〜３のいずれか１項に記載のディスプレイにおいて、
前記変調回路は、
前記画素信号が消光を示す信号であれば、前記駆動パルスの振幅を、前記電子放出素子において電子放出されない程度の第１の振幅に変調し、
前記画素信号が発光を示す信号であれば、前記駆動パルスの振幅を、前記電子放出素子において電子放出される程度の第２の振幅にし、更に、前記画素信号に含まれる階調成分に基づいて、前記第２の振幅のパルス幅を変調することを特徴とするディスプレイ。
【請求項６】
請求項４又は５記載のディスプレイにおいて、
前記駆動パルスのパルス幅をτｄ、前記駆動パルスの前記第１の振幅をＶ１、前記第２の振幅をＶ２、前記第１の振幅のパルス幅をτ１、前記第２の振幅のパルス幅をτ２としたとき、
τｄ＝τ１＋τ２
｜Ｖ２｜＞｜Ｖ１｜
であることを特徴とするディスプレイ。
【請求項７】
請求項１〜６のいずれか１項に記載のディスプレイにおいて、
前記電子放出素子の前記エミッタ部が圧電材料又は電歪材料で構成され、
１フレームの期間に、選択期間と非選択期間とを含む場合に、
前記第１の電極と前記第２の電極間には、前記選択期間に、少なくとも１つの前記駆動パルスが印加され、前記非選択期間に、前記第１の電極の電位が前記第２の電極の電位よりも高い電圧が印加されることを特徴とするディスプレイ。
【請求項８】
請求項７記載のディスプレイにおいて、
前記エミッタ部は、
前記選択期間では、前記第１の電極の電位が前記第２の電極の電位よりも低い方向の電界にて分極が行われ、
前記非選択期間では、前記第２の電極の電位が前記第１の電極の電位よりも低い方向の電界にて分極が行われることを特徴とするディスプレイ。
【請求項９】
請求項１〜６のいずれか１項に記載のディスプレイにおいて、
前記エミッタ部が電歪材料で構成され、
前記駆動電圧の出力期間が、選択期間と非選択期間とを含む場合に、
前記第１の電極と前記第２の電極間に対して、前記選択期間の直前に前記第１の電極の電位が前記第２の電極の電位よりも高いリセット電圧を印加し、前記選択期間に、少なくとも１つの前記駆動パルスを印加し、前記非選択期間に、少なくとも前記リセット電圧と前記駆動パルスの電圧との間の任意の電圧を印加し、
前記リセット電圧の印加後に、前記選択期間を開始することを特徴とするディスプレイ。
【請求項１０】
請求項９記載のディスプレイにおいて、
前記エミッタ部は、
前記リセット電圧にて、前記第１の電極の電位が前記第２の電極の電位よりも高い方向の電界にて分極が行われることを特徴とするディスプレイ。
【請求項１１】
多数の画素に対応して配列された複数の電子放出素子と、
各電子放出素子に対してそれぞれ選択／非選択を指示する１以上の選択線と、
前記複数の電子放出素子のうち、選択状態にある電子放出素子に対して画素信号を供給する１以上の信号線と、
１つの選択線からの指示と１つの信号線からの信号に応じて、対応する電子放出素子を駆動制御する駆動回路が前記多数の電子放出素子に応じて配列された駆動部とを具備し、
前記電子放出素子が、誘電体にて構成されたエミッタ部と、前記エミッタ部に形成された第１の電極及び第２の電極とを有するディスプレイの駆動方法において、
対応する１つの選択線からの指示に基づいて、対応する電子放出素子の前記第１の電極と前記第２の電極間に印加すべき駆動電圧を生成し、
前記駆動電圧が、前記選択線からの選択指示のタイミングで駆動パルスが現れる電圧波形を有し、かつ、前記電子放出素子が、前記第１の電極と前記第２の電極間に所定レベルの振幅の駆動パルスが印加されることによって、少なくとも前記エミッタ部の一部が分極反転されることで電子放出を行う場合に、対応する信号線からの画素信号に基づいて、前記駆動パルスの振幅を段階的に変調して、対応する画素の輝度階調を制御することを特徴とするディスプレイの駆動方法。
【請求項１２】
請求項１１記載のディスプレイの駆動方法において、
前記複数の電子放出素子に対向して設けられたコレクタ電極と、
前記複数の電子放出素子に対してそれぞれ所定の間隔をもって配置された複数の蛍光体層とを有することを特徴とするディスプレイの駆動方法。
【請求項１３】
請求項１１又は１２記載のディスプレイの駆動方法において、
電子は、前記第１の電極の近傍から放出され、
前記駆動パルスの印加期間における前記第１の電極と前記第２の電極の各電位は、前記第１の電極の電位が前記第２の電極の電位よりも低いことを特徴とするディスプレイの駆動方法。
【請求項１４】
請求項１１〜１３のいずれか１項に記載のディスプレイの駆動方法において、
前記駆動電圧生成回路で生成される駆動電圧は、
前記選択線からの選択指示のタイミングで、前記電子放出素子において電子放出されない程度の第１の振幅を有する駆動パルスが現れる電圧波形を有し、
前記画素信号が消光を示す信号であれば、前記駆動パルスの振幅を、前記第１の振幅に維持し、
前記画素信号が発光を示す信号であれば、前記駆動パルスの振幅を、前記電子放出素子において電子放出される程度の第２の振幅にし、更に、前記画素信号に含まれる階調成分に基づいて、前記第２の振幅のパルス幅を変調することを特徴とするディスプレイの駆動方法。
【請求項１５】
請求項１１〜１３のいずれか１項に記載のディスプレイの駆動方法において、
前記画素信号が消光を示す信号であれば、前記駆動パルスの振幅を、前記電子放出素子において電子放出されない程度の第１の振幅に変調し、
前記画素信号が発光を示す信号であれば、前記駆動パルスの振幅を、前記電子放出素子において電子放出される程度の第２の振幅にし、更に、前記画素信号に含まれる階調成分に基づいて、前記第２の振幅のパルス幅を変調することを特徴とするディスプレイの駆動方法。
【請求項１６】
請求項１４又は１５記載のディスプレイの駆動方法において、
前記駆動パルスのパルス幅をτｄ、前記駆動パルスの前記第１の振幅をＶ１、前記第２の振幅をＶ２、前記第１の振幅のパルス幅をτ１、前記第２の振幅のパルス幅をτ２としたとき、
τｄ＝τ１＋τ２
｜Ｖ２｜＞｜Ｖ１｜
であることを特徴とするディスプレイの駆動方法。
【請求項１７】
請求項１１〜１６のいずれか１項に記載のディスプレイの駆動方法において、
前記電子放出素子の前記エミッタ部が圧電材料又は電歪材料で構成され、
１フレームの期間に、選択期間と非選択期間とを含む場合に、
前記第１の電極と前記第２の電極間に対して、前記選択期間に、少なくとも１つの前記駆動パルスを印加し、前記非選択期間に、前記第１の電極の電位が前記第２の電極の電位よりも高い電圧を印加することを特徴とするディスプレイの駆動方法。
【請求項１８】
請求項１７記載のディスプレイの駆動方法において、
前記エミッタ部は、
前記選択期間では、前記第１の電極の電位が前記第２の電極の電位よりも低い方向の電界にて分極が行われ、
前記非選択期間では、前記第２の電極の電位が前記第１の電極の電位よりも低い方向の電界にて分極が行われることを特徴とするディスプレイの駆動方法。
【請求項１９】
請求項１１〜１６のいずれか１項に記載のディスプレイの駆動方法において、
前記エミッタ部が電歪材料で構成され、
前記駆動電圧の出力期間が、選択期間と非選択期間とを含む場合に、
前記第１の電極と前記第２の電極間に対して、前記選択期間の直前に前記第１の電極の電位が前記第２の電極の電位よりも高いリセット電圧を印加し、前記選択期間に、少なくとも１つの前記駆動パルスを印加し、前記非選択期間に、少なくとも前記リセット電圧と前記駆動パルスの電圧との間の任意の電圧を印加し、
前記リセット電圧の印加後に、前記選択期間を開始することを特徴とするディスプレイの駆動方法。
【請求項２０】
請求項１９記載のディスプレイの駆動方法において、
前記エミッタ部は、
前記リセット電圧にて、前記第１の電極の電位が前記第２の電極の電位よりも高い方向の電界にて分極が行われることを特徴とするディスプレイの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エミッタ部に形成されたカソード電極とアノード電極を有する電子放出素子を用いたディスプレイ及びその駆動方法に関する。
【背景技術】
【０００２】
近時、電子放出素子は、駆動電極及びコモン電極を有し、フィールドエミッションディスプレイ（ＦＥＤ）やバックライトのような種々のアプリケーションに適用されている。ＦＥＤに適用する場合、複数の電子放出素子を二次元的に配列し、これら電子放出素子に対する複数の蛍光体を、所定の間隔をもってそれぞれ配置するようにしている。
【０００３】
この電子放出素子の従来例としては、例えば特許文献１〜５があるが、いずれもエミッタ部に誘電体を用いていないため、対向電極間にフォーミング加工もしくは微細加工が必要となったり、電子放出のために高電圧を印加しなければならず、また、パネル製作工程が複雑で製造コストが高くなるという問題がある。
【０００４】
そこで、エミッタ部を誘電体で構成することが考えられているが、誘電体からの電子放出として以下の非特許文献１〜３にて諸説が述べられている。
【０００５】
【特許文献１】特開平１−３１１５３３号公報
【特許文献２】特開平７−１４７１３１号公報
【特許文献３】特開２０００−２８５８０１号公報
【特許文献４】特公昭４６−２０９４４号公報
【特許文献５】特公昭４４−２６１２５号公報
【非特許文献１】安岡、石井「強誘電体陰極を用いたパルス電子源」応用物理第６８巻第５号、ｐ５４６〜５５０（１９９９）
【非特許文献２】V.F.Puchkarev, G.A.Mesyats, On the mechanism of emission from the ferroelectric ceramic cathode, J.Appl.Phys., vol. 78, No. 9, 1 November, 1995, p. 5633-5637
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、電子放出素子を用いた従来のディスプレイにおいては、電子の放出／非放出というデジタル的な制御がほとんどであり、エミッタ部から放出される電子の量等をアナログ的に制御するという考えがなく、きめ細かな階調制御ができないという問題がある。
【０００７】
本発明はこのような課題を考慮してなされたものであり、電子放出素子から放出される電子の量等をアナログ的に制御することができ、きめ細かな階調制御を実現させることができるディスプレイ及びその駆動方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係るディスプレイは、多数の画素に対応して配列された複数の電子放出素子と、各電子放出素子に対してそれぞれ選択／非選択を指示する１以上の選択線と、前記複数の電子放出素子のうち、選択状態にある電子放出素子に対して画素信号を供給する１以上の信号線と、１つの選択線からの指示と１つの信号線からの信号に応じて、対応する電子放出素子を駆動制御する駆動回路が前記多数の電子放出素子に応じて配列された駆動部とを具備し、前記電子放出素子は、誘電体にて構成されたエミッタ部と、前記エミッタ部に形成された第１の電極及び第２の電極とを有し、前記駆動回路は、対応する１つの選択線からの指示に基づいて、対応する電子放出素子の前記第１の電極と前記第２の電極間に印加すべき駆動電圧を生成する駆動電圧生成回路と、前記駆動電圧が、前記選択線からの選択指示のタイミングで駆動パルスが現れる電圧波形を有し、かつ、前記電子放出素子が、前記第１の電極と前記第２の電極間に所定レベルの振幅の駆動パルスが印加されることによって、少なくとも前記エミッタ部の一部が分極反転あるいは分極変化されることで電子放出を行う場合に、対応する信号線からの画素信号に基づいて、前記駆動パルスの振幅を段階的に変調して、対応する画素の輝度階調を制御する変調回路とを有することを特徴とする。
【０００９】
また、本発明に係るディスプレイの駆動方法は、対応する１つの選択線からの指示に基づいて、対応する電子放出素子の前記第１の電極と前記第２の電極間に印加すべき駆動電圧を生成し、前記駆動電圧が、前記選択線からの選択指示のタイミングで駆動パルスが現れる電圧波形を有し、かつ、前記電子放出素子が、前記第１の電極と前記第２の電極間に所定レベルの振幅の駆動パルスが印加されることによって、少なくとも前記エミッタ部の一部が分極反転されることで電子放出を行う場合に、対応する信号線からの画素信号に基づいて、前記駆動パルスの振幅を段階的に変調して、対応する画素の輝度階調を制御することを特徴とする。
【００１０】
この場合、前記複数の電子放出素子に対向して設けられたコレクタ電極と、前記複数の電子放出素子に対してそれぞれ所定の間隔をもって配置された複数の蛍光体層とを有するようにしてもよい。
【００１１】
これにより、まず、選択線を通じてある画素が選択されると、該選択状態にある画素に対応する電子放出素子の第１の電極と第２の電極間に、駆動パルスが印加される。特に、該電子放出素子に供給される信号線からの画素信号が発光（ｏｎ）を示す場合は、該電子放出素子に対して所定レベルの振幅を有する駆動パルスが印加される。これにより、前記電子放出素子は、少なくとも前記エミッタ部の一部が分極反転されることで電子放出が行われる。また、前記信号線からの画素信号に基づいて、前記駆動パルスの振幅が段階的に変調されることから、少なくとも前記電子放出素子から放出される電子の量が制御される。つまり、前記電子放出素子に対応する画素の輝度階調が前記画素信号に応じてアナログ的に変調されることになる。
【００１２】
このように、本発明に係るディスプレイにおいては、電子放出素子から放出される電子の量等をアナログ的に制御することができ、きめ細かな階調制御を実現させることができる。
【００１３】
前記駆動パルスの印加期間における前記第１の電極と前記第２の電極の各電位は、前記第１の電極の電位が前記第２の電極の電位よりも低く設定するようにしてもよい。この場合、第１の電極がカソード、第２の電極がアノードとして機能し、電子は第１の電極の近傍から放出することになる。
【００１４】
そして、前記駆動電圧が、前記選択線からの選択指示のタイミングで、前記電子放出素子において電子放出されない程度の第１の振幅を有する駆動パルスが現れる電圧波形を有する場合に、前記画素信号が消光を示す信号であれば、前記駆動パルスの振幅を、前記第１の振幅に維持し、前記画素信号が発光を示す信号であれば、前記駆動パルスの振幅を、前記電子放出素子において電子放出される程度の第２の振幅にし、更に、前記画素信号に含まれる階調成分に基づいて、前記第２の振幅のパルス幅を変調する。
【００１５】
あるいは、前記画素信号が消光を示す信号であれば、前記駆動パルスの振幅を、前記電子放出素子において電子放出されない程度の第１の振幅に変調し、前記画素信号が発光を示す信号であれば、前記駆動パルスの振幅を、前記電子放出素子において電子放出される程度の第２の振幅にし、更に、前記画素信号に含まれる階調成分に基づいて、前記第２の振幅のパルス幅を変調する。
【００１６】
このような変調によって、電子放出素子から放出される電子の量等をアナログ的に制御することができ、きめ細かな階調制御を実現させることができる。
【００１７】
また、前記駆動パルスのパルス幅をτｄ、前記駆動パルスの前記第１の振幅をＶ１、前記第２の振幅をＶ２、前記第１の振幅のパルス幅をτ１、前記第２の振幅のパルス幅をτ２としたとき、
τｄ＝τ１＋τ２
｜Ｖ２｜＞｜Ｖ１｜
であることが好ましい。
【００１８】
また、前記電子放出素子の前記エミッタ部が圧電材料又は電歪材料で構成され、１フレームの期間に、選択期間と非選択期間とを含む場合においては、前記第１の電極と前記第２の電極間に対して、前記選択期間に、少なくとも１つの前記駆動パルスを印加し、前記非選択期間に、前記第１の電極の電位が前記第２の電極の電位よりも高い電圧を印加するようにしてもよい。
【００１９】
この場合、前記エミッタ部は、前記選択期間では、前記第１の電極の電位が前記第２の電極の電位よりも低い方向の電界にて分極が行われ、前記非選択期間では、前記第２の電極の電位が前記第１の電極の電位よりも低い方向の電界にて分極が行われる。
【００２０】
つまり、非選択期間において、前記第１の電極の電位が前記第２の電極の電位よりも高い電圧が印加されることにより、電子放出素子のエミッタ部の一部が一方向に分極する。そして、次の選択期間において、電子放出素子に対して駆動パルスが印加され、このとき、画素信号が発光を示す信号であれば、エミッタ部の一部が電子放出される程度に分極変化し、該電子放出素子から電子が放出され、結果的に該電子放出素子に対応する画素がｏｎ状態となる。一方、画素信号が消光を示す信号であれば、エミッタ部の一部が電子放出されない程度に分極変化することから、該電子放出素子から電子は放出されず、結果的に、該電子放出素子に対応する画素がｏｆｆ状態となる。
【００２１】
その後、再び非選択期間に入ると、前記第１の電極の電位が前記第２の電極の電位よりも高い電圧が印加されることから、エミッタ部の前記一部は再び一方向に分極される。つまり、この非選択期間は、次の選択期間における電子放出の準備期間として定義することもできる。
【００２２】
また、前記エミッタ部が電歪材料で構成され、前記駆動電圧の出力期間が、選択期間と非選択期間とを含む場合に、前記第１の電極と前記第２の電極間に対して、前記選択期間の直前に前記第１の電極の電位が前記第２の電極の電位よりも高いリセット電圧を印加し、前記選択期間に、少なくとも１つの前記駆動パルスを印加し、前記非選択期間に、少なくとも前記リセット電圧と前記駆動パルスの電圧との間の任意の電圧を印加し、前記リセット電圧の印加後に、前記選択期間を開始するようにしてもよい。
【００２３】
この場合、前記エミッタ部は、前記リセット電圧にて、前記第１の電極の電位が前記第２の電極の電位よりも高い方向の電界にて分極が行われる。
【００２４】
つまり、非選択期間において、前記第１の電極の電位が前記第２の電極の電位よりも高いリセット電圧が印加されることにより、電子放出素子のエミッタ部の一部が一方向に分極する。そして、次の選択期間において、電子放出素子に対して駆動パルスが印加され、このとき、画素信号が発光を示す信号であれば、エミッタ部の一部が電子放出される程度に分極変化し、該電子放出素子から電子が放出され、結果的に該電子放出素子に対応する画素がｏｎ状態となる。一方、画素信号が消光を示す信号であれば、エミッタ部の一部が電子放出されない程度に分極変化することから、該電子放出素子から電子は放出されず、結果的に、該電子放出素子に対応する画素がｏｆｆ状態となる。
【００２５】
その後、再び非選択期間に入ると、前記リセット電圧と前記駆動パルスの電圧との間の任意の電圧が印加されるが、この場合、リセット電圧直後の急峻な電圧変化ではないため、前記電子放出素子からは電子は放出されない。すなわち、選択期間であって、かつ、画素信号が発光を示す信号であれば、エミッタ部は、直前の非選択期間において十分に一方向に分極されていることから、前記選択期間に入った段階で電子放出がなされる。しかし、選択期間が経過した後の非選択期間において前記任意の電圧が印加されても、エミッタ部の一部は十分に一方向に分極されていないことから、電子放出は発生しない。
【００２６】
そして、非選択期間のうち、選択期間の直前においてリセット電圧が印加されることでエミッタ部の前記一部は再び一方向に分極される。つまり、このリセット電圧の印加期間は、次の選択期間における電子放出の準備期間として定義することもできる。
【発明の効果】
【００２７】
以上説明したように、本発明に係るディスプレイ及びその駆動方法によれば、電子放出素子から放出される電子の量等をアナログ的に制御することができ、きめ細かな階調制御を実現させることができる。
【発明を実施するための最良の形態】
【００２８】
以下、本発明に係るディスプレイ及びその駆動方法の実施の形態例を図１〜図３８を参照しながら説明する。
【００２９】
第１の実施の形態に係るディスプレイ１０Ａは、図１に示すように、多数の画素に対応して複数の電子放出素子１２が配列されている。また、このディスプレイ１０Ａは、図２に示すように、多数の画素（電子放出素子１２）の行数に応じた本数の選択線２０と、多数の画素の列数に応じた本数の信号線２２と、選択線２０に選択的に選択信号Ｓｓを供給して、１行単位に電子放出素子１２を順次選択する垂直シフト回路１４と、信号線２２にパラレルに画素信号Ｓｄを出力して、垂直シフト回路１４にて選択された行（選択行）にそれぞれ画素信号Ｓｄを供給する水平シフト回路１６と、入力される映像信号Ｓｖ及び同期信号Ｓｃに基づいて垂直シフト回路１４及び水平シフト回路１６を制御する信号制御回路１８と、駆動部２４とを有する。
【００３０】
駆動部２４は、各画素（電子放出素子１２）に対応して配列された複数の駆動回路２６を有する。各駆動回路２６は、図１に示すように、対応する電子放出素子１２の第１の電極（カソード電極）３０及び第２の電極（アノード電極）３２に駆動電圧Ｖａを印加して、該電子放出素子１２を駆動制御する。駆動回路２６の詳細については後述する。
【００３１】
一方、電子放出素子１２は、図１に示すように、板状のエミッタ部３４と、該エミッタ部３４の表面に形成された前記カソード電極３０と、エミッタ部３４の裏面に形成された前記アノード電極３２とを有する。このように、電子放出素子１２は、エミッタ部３４をカソード電極３０とアノード電極３２でサンドイッチした構造となっているため、容量性負荷となる。従って、この電子放出素子１２は一種のコンデンサＣ（図２参照）としてみることができる。
【００３２】
カソード電極３０とアノード電極３２間には、駆動回路２６からの駆動電圧Ｖａが印加される。図１の例では、アノード電極３２を抵抗Ｒ１を介してＧＮＤ（グランド）に接続することにより、該アノード電極３２の電位をゼロにした場合を示しているが、もちろん、ゼロ電位以外の電位にしてもかまわない。なお、カソード電極３０とアノード電極３２間への駆動電圧Ｖａの印加は、例えば図３Ａ及び図３Ｂに示すように、カソード電極３０に延びるリード電極３６とアノード電極３２に延びるリード電極３８を通じて行われる。
【００３３】
そして、図１に示すように、この電子放出素子１２を発光素子やディスプレイの画素として利用する場合は、カソード電極３０の上方に、例えばガラスやアクリル製の透明板４０が配置され、該透明板４０の裏面（カソード電極３０と対向する面）に例えば透明電極にて構成されたコレクタ電極４２が配置され、該コレクタ電極４２には蛍光体４４が塗布される。なお、コレクタ電極４２にはバイアス電源４６（バイアス電圧Ｖｃ）が抵抗Ｒ２を介して接続される。
【００３４】
また、電子放出素子１２は、当然のことながら、真空空間内に配置される。この電子放出素子１２には、図１に示すように、電界集中ポイントＡが存在するが、電界集中ポイントＡは、カソード電極３０／エミッタ部３４／真空が１つのポイントに存在する３重点を含むポイントとしても定義することができる。
【００３５】
そして、雰囲気中の真空度は、１０2〜１０-6Ｐａが好ましく、より好ましくは１０-3〜１０-5Ｐａである。
【００３６】
このような範囲を選んだ理由は、低真空では、（１）空間内に気体分子が多いため、プラズマを生成し易く、プラズマが多量に発生され過ぎると、その正イオンが多量にカソード電極３０に衝突して損傷を進めるおそれや、（２）放出電子がコレクタ電極４２に到達する前に気体分子に衝突してしまい、コレクタ電位（Ｖｃ）で十分に加速した電子による蛍光体４４の励起が十分に行われなくなるおそれがあるからである。
【００３７】
一方、高真空では、電界集中ポイントＡから電子を放出し易いものの、構造体の支持、及び真空のシール部が大きくなり、小型化に不利になるという問題があるからである。
【００３８】
ここで、エミッタ部３４は誘電体にて構成される。誘電体は、好適には、比誘電率が比較的高い、例えば１０００以上の誘電体を採用することができる。このような誘電体としては、チタン酸バリウムの他に、ジルコン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、マグネシウムタンタル酸鉛、ニッケルタンタル酸鉛、アンチモンスズ酸鉛、チタン酸鉛、マグネシウムタングステン酸鉛、コバルトニオブ酸鉛等、又はこれらの任意の組み合わせを含有するセラミックスや、主成分がこれらの化合物を５０重量％以上含有するものや、前記セラミックスに対して更にランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル、マンガン等の酸化物、もしくはこれらのいずれかの組み合わせ、又は他の化合物を適切に添加したもの等を挙げることができる。
【００３９】
例えば、マグネシウムニオブ酸鉛（ＰＭＮ）とチタン酸鉛（ＰＴ）の２成分系ｎＰＭＮ−ｍＰＴ（ｎ，ｍをモル数比とする）においては、ＰＭＮのモル数比を大きくすると、キュリー点が下げられて、室温での比誘電率を大きくすることができる。
【００４０】
特に、ｎ＝０．８５〜１．０、ｍ＝１．０−ｎでは比誘電率３０００以上となり好ましい。例えば、ｎ＝０．９１、ｍ＝０．０９では室温の比誘電率１５０００が得られ、ｎ＝０．９５、ｍ＝０．０５では室温の比誘電率２００００が得られる。
【００４１】
次に、マグネシウムニオブ酸鉛（ＰＭＮ）、チタン酸鉛（ＰＴ）、ジルコン酸鉛（ＰＺ）の３成分系では、ＰＭＮのモル数比を大きくする他に、正方晶と擬立方晶又は正方晶と菱面体晶のモルフォトロピック相境界（ＭＰＢ：Morphotropic Phase Boundary）付近の組成とすることが比誘電率を大きくするのに好ましい。例えば、ＰＭＮ：ＰＴ：ＰＺ＝０．３７５：０．３７５：０．２５にて比誘電率５５００、ＰＭＮ：ＰＴ：ＰＺ＝０．５：０．３７５：０．１２５にて比誘電率４５００となり、特に好ましい。更に、絶縁性が確保できる範囲内でこれらの誘電体に白金のような金属を混入して、誘電率を向上させるのが好ましい。この場合、例えば、誘電体に白金を重量比で２０％混入させるとよい。
【００４２】
また、エミッタ部３４は、上述したように、圧電／電歪層や反強誘電体層等を用いることができるが、エミッタ部３４として圧電／電歪層を用いる場合、該圧電／電歪層としては、例えば、ジルコン酸鉛、マグネシウムニオブ酸鉛、ニッケルニオブ酸鉛、亜鉛ニオブ酸鉛、マンガンニオブ酸鉛、マグネシウムタンタル酸鉛、ニッケルタンタル酸鉛、アンチモンスズ酸鉛、チタン酸鉛、チタン酸バリウム、マグネシウムタングステン酸鉛、コバルトニオブ酸鉛等、又はこれらのいずれかの組み合わせを含有するセラミックスが挙げられる。
【００４３】
主成分がこれらの化合物を５０重量％以上含有するものであってもよいことはいうまでもない。また、前記セラミックスのうち、ジルコン酸鉛を含有するセラミックスは、エミッタ部３４を構成する圧電／電歪層の構成材料として最も使用頻度が高い。
【００４４】
また、圧電／電歪層をセラミックスにて構成する場合、前記セラミックスに、更に、ランタン、カルシウム、ストロンチウム、モリブデン、タングステン、バリウム、ニオブ、亜鉛、ニッケル、マンガン等の酸化物、もしくはこれらのいずれかの組み合わせ、又は他の化合物を、適宜、添加したセラミックスを用いてもよい。
【００４５】
例えば、マグネシウムニオブ酸鉛とジルコン酸鉛及びチタン酸鉛とからなる成分を主成分とし、更にランタンやストロンチウムを含有するセラミックスを用いることが好ましい。
【００４６】
圧電／電歪層は、緻密であっても、多孔質であってもよく、多孔質の場合、その気孔率は４０％以下であることが好ましい。
【００４７】
エミッタ部３４として反強誘電体層を用いる場合、該反強誘電体層としては、ジルコン酸鉛を主成分とするもの、ジルコン酸鉛とスズ酸鉛とからなる成分を主成分とするもの、更にはジルコン酸鉛に酸化ランタンを添加したもの、ジルコン酸鉛とスズ酸鉛とからなる成分に対してジルコン酸鉛やニオブ酸鉛を添加したものが望ましい。
【００４８】
また、この反強誘電体層は、多孔質であってもよく、多孔質の場合、その気孔率は３０％以下であることが望ましい。
【００４９】
更に、エミッタ部３４にタンタル酸ビスマス酸ストロンチウムを用いた場合、分極反転疲労が小さく好ましい。このような分極反転疲労が小さい材料は、層状強誘電体化合物で、（ＢｉＯ2）2+（Ａm-1ＢmＯ3m+1）2-という一般式で表される。ここで、金属Ａのイオンは、Ｃａ2+、Ｓｒ2+、Ｂａ2+、Ｐｂ2+、Ｂｉ3+、Ｌａ3+等であり、金属Ｂのイオンは、Ｔｉ4+、Ｔａ5+、Ｎｂ5+等である。
【００５０】
また、圧電／電歪／反強誘電体セラミックスに、例えば鉛ホウケイ酸ガラス等のガラス成分や、他の低融点化合物（例えば酸化ビスマス等）を混ぜることによって、焼成温度を下げることができる。
【００５１】
また、エミッタ部３４に非鉛系の材料を使用する等により、エミッタ部３４を融点もしくは蒸散温度の高い材料とすることで、電子もしくはイオンの衝突に対し損傷しにくくなる。
【００５２】
ここで、カソード電極３０とアノード電極３２間のエミッタ部３４の厚さｄ（図１参照）の大きさについて説明すると、カソード電極３０とアノード電極３２間の電圧（駆動回路２６から出力される駆動電圧Ｖａがカソード電極３０とアノード電極３２間に印加されることによって、該カソード電極３０とアノード電極３２間に現れる電圧）をＶａｋとしたとき、Ｅ＝Ｖａｋ／ｄで表される電界Ｅで分極反転あるいは分極変化が行われるように、前記厚さｄを設定することが好ましい。つまり、前記厚さｄが小さいほど、低電圧で分極反転あるいは分極変化が可能となり、低電圧駆動（例えば１００Ｖ未満）で電子放出が可能となる。
【００５３】
カソード電極３０は、以下に示す材料にて構成される。即ち、スパッタ率が小さく、真空中での蒸発温度が大きい導体が好ましい。例えば、Ａｒ+で６００Ｖにおけるスパッタ率が２．０以下で、蒸気圧１．３×１０-3Ｐａとなる温度が１８００Ｋ以上のものが好ましく、白金、モリブデン、タングステン等がこれに該当する。また、高温酸化雰囲気に対して耐性を有する導体、例えば金属単体、合金、絶縁性セラミックスと金属単体との混合物、絶縁性セラミックスと合金との混合物等によって構成され、好適には、白金、イリジウム、パラジウム、ロジウム、モリブデン等の高融点貴金属や、銀−パラジウム、銀−白金、白金−パラジウム等の合金を主成分とするものや、白金とセラミック材料とのサーメット材料によって構成される。更に好適には、白金のみ又は白金系の合金を主成分とする材料によって構成される。また、電極として、カーボン、グラファイト系の材料、例えば、ダイヤモンド薄膜、ダイヤモンドライクカーボン、カーボンナノチューブも好適に使用される。なお、電極材料中に添加されるセラミック材料の割合は、５〜３０体積％程度が好適である。
【００５４】
更に、焼成後に薄い膜が得られる有機金属ペースト、例えば白金レジネートペースト等の材料を用いることが好ましい。また、分極反転疲労を抑制する酸化物電極、例えば酸化ルテニウム、酸化イリジウム、ルテニウム酸ストロンチウム、Ｌａ1-xＳｒxＣｏＯ3（例えばｘ＝０．３や０．５）、Ｌａ1-xＣａxＭｎＯ3、Ｌａ1-xＣａxＭｎ1-yＣｏyＯ3（例えばｘ＝０．２、ｙ＝０．０５）、もしくはこれらを例えば白金レジネートペーストに混ぜたものが好ましい。
【００５５】
カソード電極３０は、上記材料を用いて、スクリーン印刷、スプレー、コーティング、ディッピング、塗布、電気泳動法等の各種の厚膜形成法や、スパッタリング法、イオンビーム法、真空蒸着法、イオンプレーティング法、化学気相成長法（ＣＶＤ）、めっき等の各種の薄膜形成法による通常の膜形成法に従って形成することができ、好適には、前者の厚膜形成法によって形成するとよい。
【００５６】
カソード電極３０の平面形状は、図３Ａに示すように、楕円形状としてもよいし、図３Ｂに示す第１の変形例に係る電子放出素子１２ａのように、リング状にしてもよい。あるいは、図４に示す第２の変形例に係る電子放出素子１２ｂのように、くし歯状にしてもよい。
【００５７】
カソード電極３０の平面形状をリング状やくし歯状にすることによって、電界集中ポイントＡでもあるカソード電極３０／エミッタ部３４／真空の３重点が増え、電子放出効率を向上させることができる。
【００５８】
カソード電極３０の厚みｔｃ（図１参照）は、２０μｍ以下がよく、好適には５μｍ以下であるとよい。従って、カソード電極３０の厚みｔｃを１００ｎｍ以下にしてもよい。カソード電極３０の厚みｔｃを極薄（１０ｎｍ以下）とした場合には、該カソード電極３０とエミッタ部３４との界面から電子が放出されることになり、電子放出効率を更に向上させることができる。
【００５９】
一方、アノード電極３２は、カソード電極３０と同様の材料及び方法によって形成されるが、好適には上記厚膜形成法によって形成する。アノード電極３２の厚さも、２０μｍ以下であるとよく、好適には５μｍ以下であるとよい。
【００６０】
エミッタ部３４、カソード電極３０及びアノード電極３２をそれぞれ形成するたびに熱処理（焼成処理）することで、一体構造にすることができる。なお、カソード電極３０及びアノード電極３２の形成方法によっては、一体化のための熱処理（焼成処理）を必要としない場合もある。
【００６１】
エミッタ部３４、カソード電極３０及びアノード電極３２とを一体化させるための焼成処理に係る温度としては、５００〜１４００℃の範囲、好適には、１０００〜１４００℃の範囲とするとよい。更に、膜状のエミッタ部３４を熱処理する場合、高温時にエミッタ部３４の組成が不安定にならないように、エミッタ部３４の蒸発源と共に雰囲気制御を行いながら焼成処理を行うことが好ましい。
【００６２】
また、エミッタ部３４を適切な部材によって被覆し、エミッタ部３４の表面が焼成雰囲気に直接露出しないようにして焼成する方法を採用してもよい。
【００６３】
次に、電子放出素子１２の電子放出原理について図１、図５〜図１０Ｂを参照しながら説明する。まず、駆動回路２６から出力される駆動電圧Ｖａは、図５に示すように、カソード電極３０の電位がアノード電極３２の電位よりも高い第１の電圧Ｖａ１が出力される期間Ｔ１と、カソード電極３０の電位がアノード電極３２の電位よりも低い第２の電圧Ｖａ２が出力される期間Ｔ２とが繰り返される。ここで、期間Ｔ２で出力される電圧Ｖａ２を駆動パルスＰｄと記す。
【００６４】
駆動パルスＰｄの振幅Ｖｉｎは、電圧Ｖａ１から電圧Ｖａ２を差し引いた値（＝Ｖａ１−Ｖａ２）で定義することができる。この振幅のレベルによって電子放出素子１２から電子が放出したり、電子が放出しない場合が生じる。
【００６５】
期間Ｔ１は、図６に示すように、カソード電極３０とアノード電極３２間に電圧Ｖａ１を印加してエミッタ部３４を分極する期間である。電圧Ｖａ１としては、図５に示すように直流電圧でもよいが、１つのパルス電圧もしくはパルス電圧を複数回連続印加するようにしてもよい。ここで、期間Ｔ１は、分極処理を十分に行うために、期間Ｔ２よりも長くとることが好ましい。例えば、この期間Ｔ１としては１００μｓｅｃ以上が好ましい。これは、電圧Ｖａ１の印加時の消費電力及びカソード電極３０の損傷を防止する目的で、分極を行うための電圧Ｖａ１の絶対値を、電圧Ｖａ２の絶対値よりも小さく設定しているからである。
【００６６】
また、電圧Ｖａ１及びＶａ２は、各々正負の極性に分極処理を確実に行うことが可能な電圧レベルであることが好ましく、例えばエミッタ部３４の誘電体が抗電圧を有する場合、電圧Ｖａ１及びＶａ２の絶対値は、抗電圧以上であることが好ましい。
【００６７】
そして、カソード電極３０とアノード電極３２間に所定レベルの振幅を有する駆動パルスＰｄが印加されることによって、図７に示すように、少なくともエミッタ部３４の一部が分極反転あるいは分極変化する。ここで、分極反転あるいは分極変化する部位は、カソード電極３０の真下部分はもちろんのこと、真上にカソード電極３０を有しておらず、表面が露出した部分についても、カソード電極３０の近傍では、同様に分極反転あるいは分極変化が行われる。つまり、カソード電極３０の近傍で、エミッタ部３４の表面が露出した部分は、分極のしみ出しが起きているからである。この分極反転あるいは分極変化によって、カソード電極３０とその近傍の双極子モーメントの正極側とで局所的な集中電界が発生することにより、カソード電極３０から１次電子が引き出され、カソード電極３０から引き出された前記１次電子がエミッタ部３４に衝突して、該エミッタ部３４から２次電子が放出される。
【００６８】
この実施の形態のように、カソード電極３０、エミッタ部３４及び真空の３重点Ａを有する場合には、カソード電極３０のうち、３重点Ａの近傍部分から１次電子が引き出され、この３重点Ａから引き出された１次電子がエミッタ部３４に衝突して、該エミッタ部３４から２次電子が放出される。なお、カソード電極３０の厚みが極薄（〜１０ｎｍ）である場合には、該カソード電極３０とエミッタ部３４との界面から電子が放出されることになる。
【００６９】
ここで、所定レベルの振幅を有する駆動パルスＰｄが印加されることによる作用を更に詳細に説明する。
【００７０】
まず、カソード電極３０とアノード電極３２間に所定レベルの振幅を有する駆動パルスＰｄが印加されることによって、上述したように、エミッタ部３４から２次電子が放出されることになる。即ち、分極が反転あるいは変化されたエミッタ部３４のうち、カソード電極３０の近傍に帯電する双極子モーメントが放出電子を引き出すこととなる。
【００７１】
つまり、カソード電極３０のうち、エミッタ部３４との界面近傍において局所的なカソードが形成され、エミッタ部３４のうち、カソード電極３０の近傍の部分に帯電している双極子モーメントの＋極が局所的なアノードとなってカソード電極３０から電子が引き出され、その引き出された電子のうち、一部の電子がコレクタ電極４２（図１参照）に導かれて蛍光体４４を励起し、外部に蛍光体発光として具現されることになる。また、前記引き出された電子のうち、一部の電子がエミッタ部３４に衝突して、エミッタ部３４から２次電子が放出され、該２次電子がコレクタ電極４２に導かれて蛍光体４４を励起することになる。
【００７２】
ここで、２次電子の放出分布について図９を参照しながら説明する。図９に示すように、２次電子は、ほとんどエネルギーが０に近いものが大多数であり、エミッタ部３４の表面から真空中に放出されると、周囲の電界分布のみに従って運動することになる。つまり、２次電子は、初速がほとんど０（ｍ／ｓｅｃ）の状態から周囲の電界分布に従って加速される。このため、図１に示すように、エミッタ部３４とコレクタ電極４２間に電界Ｅａが発生しているとすると、２次電子は、この電界Ｅａに沿って、その放出軌道が決定される。つまり、直進性の高い電子源を実現させることができる。このような初速の小さい２次電子は、１次電子のクーロン衝突でエネルギーを得て、エミッタ部３４の外へ飛び出した固体内電子である。
【００７３】
ところで、図９からもわかるように、１次電子のエネルギーＥ0に相当するエネルギーをもった２次電子が放出されている。この２次電子は、カソード電極３０から放出された１次電子がエミッタ部３４の表面近くで散乱したもの（反射電子）である。そして、本明細書内で述べている２次電子は、前記反射電子やオージェ電子も含んで定義するものとする。
【００７４】
カソード電極３０の厚みが極薄（〜１０ｎｍ）である場合、カソード電極３０から放出された１次電子は、カソード電極３０とエミッタ部３４の界面で反射してコレクタ電極４２に向かうことになる。
【００７５】
ここで、図７に示すように、電界集中ポイントＡでの電界の強さＥAは、局所的なアノードと局所的なカソード間の電位差をＶ（ｌａ，ｌｋ）、局所的なアノードと局所的なカソード間の距離をｄAとしたとき、ＥA＝Ｖ（ｌａ，ｌｋ）／ｄAの関係がある。この場合、局所的なアノードと局所的なカソード間の距離ｄAは非常に小さいことから、電子放出に必要な電界の強さＥAを容易に得ることができる（電界の強さＥAが大きくなっていることを図７上では実線矢印によって示している）。これは、電圧Ｖａｋの低電圧化につながる。
【００７６】
そして、カソード電極３０からの電子放出がそのまま進行すれば、ジュール熱によって蒸散して浮遊するエミッタ部３４の構成原子が前記放出された電子によって正イオンと電子に電離され、この電離によって発生した電子が更にエミッタ部３４の構成原子等を電離するため、指数関数的に電子が増え、これが進行して電子と正イオンが中性的に存在すると局所プラズマとなる。なお、２次電子も前記電離を促進させることが考えられる。前記電離によって発生した正イオンが例えばカソード電極３０に衝突することによってカソード電極３０が損傷することも考えられる。
【００７７】
しかし、この電子放出素子１２では、図８に示すように、カソード電極３０から引き出された電子が、局所アノードとして存在するエミッタ部３４の双極子モーメントの＋極に引かれ、カソード電極３０の近傍におけるエミッタ部３４の表面の負極性への帯電が進行することになる。その結果、電子の加速因子（局所的な電位差）が緩和され、２次電子放出に至るポテンシャルが存在しなくなり、エミッタ部３４の表面における負極性の帯電が更に進行することになる。
【００７８】
そのため、双極子モーメントにおける局所的なアノードの正極性が弱められ、局所的なアノードと局所的なカソード間の電界の強さＥAが小さくなり（電界の強さＥAが小さくなっていることを図８上では破線矢印によって示している）、電子放出は停止することになる。
【００７９】
即ち、図１０Ａに示すように、カソード電極３０とアノード電極３２間に印加される駆動電圧Ｖａとして、電圧Ｖａ１を例えば＋５０Ｖ、電圧Ｖａ２を例えば−１３５Ｖとしたとき、電子放出が行われたピーク時点Ｐ１におけるカソード電極３０とアノード電極３２間の電圧変化ΔＶａｋは、２０Ｖ以内（図１０Ｂの例では１０Ｖ程度）であってほとんど変化がない。そのため、正イオンの発生はほとんどなく、正イオンによるカソード電極３０の損傷を防止することができ、電子放出素子１２の長寿命化において有利となる。
【００８０】
ここで、エミッタ部３４の絶縁破壊電圧として、少なくとも１０ｋＶ／ｍｍを有していることが好ましい。この例では、エミッタ部３４の厚さｄを例えば２０μｍとしたとき、カソード電極３０とアノード電極３２間に−１３５Ｖの駆動電圧を印加しても、エミッタ部３４が絶縁破壊に至ることはない。
【００８１】
ところで、エミッタ部３４から放出された電子が再びエミッタ部３４に衝突したり、エミッタ部３４の表面近傍での電離等によって、該エミッタ部３４が損傷を受け、結晶欠陥が誘発し、構造的にも脆くなるおそれがある。
【００８２】
そこで、エミッタ部３４を、真空中での蒸発温度が大きい誘電体で構成することが好ましく、例えばＰｂを含まないＢａＴｉＯ3等にて構成するようにしてもよい。これにより、エミッタ部３４の構成原子がジュール熱によって蒸散しにくくなり、電子による電離の促進を妨げることができる。これは、エミッタ部３４の表面を保護する上で有効となる。
【００８３】
また、コレクタ電極４２のパターン形状や電位を適宜変更したり、エミッタ部３４とコレクタ電極４２との間に図示しない制御電極等を配置することによって、エミッタ部３４とコレクタ電極４２間の電界分布を任意に設定することにより、２次電子の放出軌道を制御し易くなり、電子ビーム径の収束、拡大、変形も容易になる。
【００８４】
上述した直進性の高い電子源の実現、並びに２次電子の放出軌道の制御のし易さは、電子放出素子１２をディスプレイの画素として構成した場合に、画素の狭ピッチ化に有利になる。
【００８５】
このように、電子放出素子１２においては、エミッタ部３４から放出される２次電子を出力としたので、電子放出の長寿命化及び信頼性の向上を図ることができる。これは、電子放出素子１２を様々なアプリケーションに適用することができることにつながり、電子放出素子１２の普及に寄与することができる。
【００８６】
上述の例では、透明板４０の裏面にコレクタ電極４２を形成し、該コレクタ電極４２の表面（カソード電極３０と対向する面）に蛍光体４４を形成するようにしたが、その他、図１１に示す第１の変形例に係るディスプレイ１０Ａａのように、透明板４０の裏面に蛍光体４４を形成し、該蛍光体４４を覆うようにコレクタ電極４２を形成するようにしてもよい。
【００８７】
これは、ＣＲＴ等で用いられる構成であって、コレクタ電極４２がメタルバックとして機能する。エミッタ部３４から放出された２次電子はコレクタ電極４２を貫通して蛍光体４４に進入し、該蛍光体４４を励起する。従って、コレクタ電極４２は２次電子が貫通できる程度の厚さであり、１００ｎｍ以下が好ましい。２次電子の運動エネルギーが大きいほど、コレクタ電極４２の厚みを厚くすることができる。
【００８８】
このような構成とすることで以下の効果を奏することができる。
【００８９】
（１）蛍光体４４が導電性でない場合、蛍光体４４の帯電（負）を防ぎ、２次電子の加速電界を維持することができる。
【００９０】
（２）コレクタ電極４２が蛍光体４４の発光を反射して、蛍光体４４の発光を効率よく透明板４０側（発光面側）に放出することができる。
【００９１】
（３）蛍光体４４への過度な２次電子の衝突を防ぐことができ、蛍光体４４の劣化や蛍光体４４からのガス発生を防止することができる。
【００９２】
そして、駆動回路２６は、図１２に示すように、駆動電圧生成回路５０と、変調回路５２とを有する。
【００９３】
駆動電圧生成回路５０は、対応する１つの選択線２０からの指示（選択信号Ｓｓ）に基づいて、対応する電子放出素子１２のカソード電極３０とアノード電極３２間に印加すべき駆動電圧Ｖａを生成する。
【００９４】
ここで、図１３Ａに示すように、１つの行について選択指示を行っている期間を選択期間Ｔｓ（上述した期間Ｔ２と同じ）、選択指示の開始時点から次の選択指示の開始時点までを１フレーム（約１６．７ｍｓｅｃ）、１フレームのうち、選択期間以外の期間を非選択期間（上述した期間Ｔ１と同じ）としたとき、選択信号Ｓｓは、選択期間Ｔｓにおいて正極性のパルスが出力され、非選択期間Ｔｕにおいて基準レベル（例えば０Ｖ）となる電圧波形を有する。なお、ディスプレイ１０Ａの行数を６４行としたとき、１つの行の選択期間Ｔｓは２６０μｓｅｃとなる。
【００９５】
そして、駆動電圧生成回路５０にて生成される駆動電圧Ｖａは、選択線２０からの選択指示のタイミングで駆動パルスＰｄが現れる電圧波形（図１３Ｃ参照）を有する。
【００９６】
変調回路５２は、対応する信号線２２からの画素信号Ｓｄに基づいて、駆動パルスＰｄの振幅を段階的に変調して、対応する画素の輝度階調を制御する。画素信号Ｓｄは、消光を示す信号であれば、図１３Ｂの前半部分に示すように、例えば基準レベル（例えば０Ｖ）を維持した波形であり、発光を示す信号であれば、図１３Ｂの後半部分に示すように、例えば正極性のパルスであって、かつ、パルス幅τａが表示階調を示す波形を有する。
【００９７】
ここで、駆動回路２６の２つの変調方式について図１３Ａ〜図１３Ｄを参照しながら説明する。
【００９８】
まず、第１の変調方式について説明すると、図１３Ｃに示すように、駆動電圧生成回路５０で生成される駆動電圧Ｖａ（変調前）は、選択線２０からの選択指示のタイミングで、電子放出素子１２において電子放出されない程度の第１の振幅Ｖ１（電圧Ｖａ３）を有する駆動パルスＰｄが現れる電圧波形を有する。
【００９９】
変調回路５２は、画素信号Ｓｄが消光を示す信号であれば、図１３Ｄの前半部分に示すように、駆動パルスＰｄの振幅を第１の振幅Ｖ１に維持する。一方、画素信号Ｓｄが発光を示す信号であれば、図１３Ｄの後半部分に示すように、駆動パルスＰｄの振幅を電子放出素子１２において電子放出される程度の第２の振幅Ｖ２（電圧Ｖａ２）にし、更に、画素信号Ｓｄに含まれる階調成分（図１３Ｂに示すパルス幅τａ）に基づいて、第２の振幅Ｖ２のパルス幅τ２を変調する。
【０１００】
すなわち、駆動回路２６は、駆動パルスＰｄのパルス幅をτｄ、駆動パルスＰｄの第１の振幅をＶ１、第２の振幅をＶ２、第１の振幅のパルス幅をτ１、第２の振幅のパルス幅をτ２、画素信号Ｓｄが発光を示す信号である場合のパルス幅をτａとしたとき、
τｄ＝τ１＋τ２
｜Ｖ２｜＞｜Ｖ１｜
τ２  ∝  τａ
を満足するように変調する。
【０１０１】
駆動パルスＰｄのパルス幅τｄが２６０μｓｅｃであるから、第２の振幅Ｖ２のパルス幅τ２を最大２６０μｓｅｃまで広げることができ、従って、例えば２５６階調を表現することが可能となる。
【０１０２】
次に、第２の変調方式について図１４Ａ〜図１４Ｄを参照しながら説明する。駆動電圧生成回路５０で生成される駆動電圧Ｖａは、選択線２０からの選択指示のタイミングで、電子放出素子１２において電子放出されない程度の任意の振幅（基準レベル０Ｖを含む）を有する駆動パルスＰｄが現れる電圧波形を有する。
【０１０３】
変調回路５２は、画素信号Ｓｄが消光を示す信号であれば、図１４Ｄの前半部分に示すように、駆動パルスＰｄの振幅を、電子放出素子１２において電子放出されない程度の第１の振幅Ｖ１に変調する。一方、画素信号Ｓｄが発光を示す信号であれば、図１４Ｄの後半部分に示すように、駆動パルスＰｄの振幅を、電子放出素子１２において電子放出される程度の第２の振幅Ｖ２にし、更に、画素信号Ｓｄに含まれる階調成分（パルス幅τａ）に基づいて、第２の振幅Ｖ２のパルス幅τ２を変調する。
【０１０４】
ここで、このような変調方式を採用した理由について説明する。まず、画素の階調を制御する方法としては、本実施の形態に係る変調方式のほかに、コレクタ電圧Ｖｃを制御する方法、駆動電圧Ｖａの電圧Ｖａ２を制御する方法、駆動電圧Ｖａの電圧Ｖａ１を制御する方法がある。
【０１０５】
コレクタ電圧Ｖｃを制御する方法は、図１５に示すように、コレクタ電圧Ｖｃと輝度とが線形関係であることを利用するものである。例えば駆動電圧Ｖａの電圧Ｖａ２を−１３５Ｖとしたとき、コレクタ電圧Ｖｃを４ｋＶから７ｋＶに振ることによって、輝度を０〜６００（ｃｄ／ｍ2）にかけて変化させることができる。但し、高電圧の制御が必要なため、現実的ではない。
【０１０６】
駆動電圧Ｖａの電圧Ｖａ２を制御する方法は、図１６に示すように、電圧Ｖａ２と輝度とが線形関係であることを利用するものである。例えば電圧Ｖａ２を約１１８Ｖから１８８Ｖに振ることによって、輝度を０〜１６００（ｃｄ／ｍ2）にかけて変化させることができる。但し、電圧Ｖａ２に対するアナログ電圧制御が必要であることから、オペアンプ等の高価なＩＣを使用する必要があり、コスト面で現実的ではない。
【０１０７】
駆動電圧Ｖａの電圧Ｖａ１を制御する方法は、図１７に示すように、電圧Ｖａ１と輝度とが非線形関係であることから、制御が難しく、しかも、電圧Ｖａ１に対するアナログ電圧制御が必要であるため、回路の工夫が必要となる。
【０１０８】
一方、本実施の形態に係る変調方法は、図１８に示すように、第２の振幅Ｖ２のパルス幅τ２と輝度とが線形関係になることを利用している。例えばパルス幅τ２を０μｓｅｃから約６００μｓｅｃに振ることによって、輝度を０〜約１０２０（ｃｄ／ｍ2）にかけて変化させることができる。しかも、第２の振幅Ｖ２のパルス幅τ２を制御すればよいため、安価なデジタル制御で高精細度の階調表現を実現させることができる。本実施の形態では、パルス幅τ２を０μｓｅｃから２６０μｓｅｃにかけて変調することから、輝度を０〜約４００（ｃｄ／ｍ2）にかけて変化させることができる。
【０１０９】
次に、駆動回路２６の好ましい実施の形態について図１９〜図２４Ｃを参照しながら説明する。この実施の形態に係る駆動回路２６は、図１９に示すように、上述した駆動電圧生成回路５０と、変調回路５２に加えて電力回収回路５４が接続されている。
【０１１０】
電力回収回路５４の概念的な構成を説明すると、電子放出素子１２を構成するコンデンサＣの両電極（カソード電極３０とアノード電極３２）間にバッファコンデンサＣｆと３つの直列回路（第１〜第３の直列回路５６、５８及び６０）がそれぞれ並列に接続され、更に、コンデンサＣとバッファコンデンサＣｆとの間に、第４の直列回路６２が接続されている。
【０１１１】
図１９の例では、１つのコンデンサＣに対して１つのバッファコンデンサＣｆが接続された形態をとっているが、これに限らず、ディスプレイ１０Ａを構成する複数のコンデンサＣに対して１つのバッファコンデンサＣｆを用いてもよく、バッファコンデンサＣｆの個数は任意である。
【０１１２】
第１の直列回路５６は、第１のスイッチング回路ＳＷ１と電流抑制用の第１の抵抗ｒ１と正電源６４（電圧Ｖａ１）とが直列に接続されて構成され、第２の直列回路５８は、第２のスイッチング回路ＳＷ２と電流抑制用の第２の抵抗ｒ２と負電源６６（電圧Ｖａ２）とが直列に接続されて構成されている。
【０１１３】
第３の直列回路６０は、第３のスイッチング回路ＳＷ３と電流抑制用の第３の抵抗ｒ３と負電源６８（電圧Ｖａ３）とが直列に接続されて構成され、第４の直列回路６２は、第４のスイッチング回路ＳＷ４とインダクタ７０（インダクタンスＬ）とが直列に接続されて構成されている。
【０１１４】
そして、駆動電圧生成回路５０は、選択線２０からの選択信号Ｓｓに基づいて、第１のスイッチング回路ＳＷ１と第４のスイッチング回路ＳＷ４とを制御するための制御信号Ｓｃ１及びＳｃ４を生成し、出力する。
【０１１５】
変調回路５２は、信号線２２からの画素信号Ｓｄに基づいて、第２のスイッチング回路ＳＷ２と第３のスイッチング回路ＳＷ３とを制御するための制御信号Ｓｃ２及びＳｃ３を生成し、出力する。
【０１１６】
ここで、この実施の形態に係る駆動回路２６の動作を図２０及び図２１の波形図も参照しながら説明する。
【０１１７】
駆動回路２６には、選択線２０を通じて、例えば図２０に示すような選択信号Ｓｓが供給される。この選択信号Ｓｓは、通常は、基準レベル（例えば０Ｖ）であるが、当該画素が含まれる行について選択指示を行う期間（選択期間Ｔｓ）に合わせて正極性のパルスが出力される。つまり、この選択信号Ｓｓは、選択期間Ｔｓにおいて正極性のパルス、非選択期間Ｔｕにおいて基準レベルの信号波形を有する。なお、説明の都合上、コンデンサＣの両端電圧が電圧Ｖａ１となっている状態から説明を始める。
【０１１８】
まず、時点ｔ１においては、第１のスイッチング回路ＳＷ１がＯＮとされており、コンデンサＣの両端電圧は正電源６４の電圧Ｖａ１とほぼ同じ電圧となっている。
【０１１９】
そして、選択期間の開始時点ｔ２において、駆動電圧生成回路５０の制御によって第１のスイッチング回路ＳＷ１がＯＦＦとされ、第４のスイッチング回路ＳＷ４がＯＮとされる。これによって、インダクタ７０とコンデンサＣとの正弦波振動が開始され、コンデンサＣにおける両端電圧の共振的な減衰が開始する。このとき、コンデンサＣに蓄積されていた電荷の一部がバッファコンデンサＣｆに回収されることになる。
【０１２０】
図２０に示すように、信号線２２からの画素信号Ｓｄが消光を示す信号であれば、次の時点ｔ３、すなわち、振動波形が最も低レベル（電圧：−Ｖａ１＝Ｖａ３）となった時点において、駆動電圧生成回路５０の制御によって第４のスイッチング回路ＳＷ４がＯＦＦとされ、変調回路５２の制御によって第３のスイッチング回路ＳＷ３がＯＮとされる。この時点ｔ３以降、選択期間Ｔｓの終了時点ｔ４まで電圧Ｖａ３が維持される。
【０１２１】
その後、選択期間Ｔｓの終了時点ｔ４において、変調回路５２の制御によって第３のスイッチング回路ＳＷ３がＯＦＦとされ、駆動電圧生成回路５０の制御によって第４のスイッチング回路ＳＷ４がＯＮとされる。これによって、インダクタ７０とコンデンサＣとの正弦波振動が開始され、コンデンサＣにおける両端電圧の共振的な増幅が開始する。このとき、バッファコンデンサＣｆに蓄積されていた電荷の一部がコンデンサＣに充電される。
【０１２２】
次の時点ｔ５、すなわち、振動波形が最も高レベル（電圧：Ｖａ１）となった時点において、駆動電圧生成回路５０の制御によって第４のスイッチング回路ＳＷ４がＯＦＦとされ、第１のスイッチング回路ＳＷ１がＯＮとされる。この時点ｔ５以降、選択期間Ｔｓの開始時点ｔ２まで電圧Ｖａ１が維持される。
【０１２３】
一方、図２１に示すように、信号線２２からの画素信号Ｓｄが発光を示す信号であれば、時点ｔ３、すなわち、振動波形が最も低レベル（電圧：−Ｖａ１＝Ｖａ３）となった時点において、駆動電圧生成回路５０の制御によって第４のスイッチング回路ＳＷ４がＯＦＦとされ、変調回路５２の制御によって第２のスイッチング回路ＳＷ２がＯＮとされる。これによって、コンデンサＣの両端電圧が負電源６６の電圧Ｖａ２とほぼ同じ電圧になる。この時点ｔ３以降、画素信号Ｓｄに含まれる階調成分に応じたパルス幅まで電圧Ｖａ２が維持される。
【０１２４】
変調回路５２において、画素信号Ｓｄのパルス幅に応じた時間だけ例えばクロックを計数し、計数の完了時点、すなわち、画素信号Ｓｄに含まれる階調成分に応じたパルス幅の経過時点ｔ１１において、変調回路５２の制御によって第２のスイッチング回路ＳＷ２がＯＦＦとされ、第３のスイッチング回路ＳＷ３がＯＮとされる。この時点ｔ１１以降、選択期間Ｔｓの終了時点ｔ４まで電圧Ｖａ３が維持される。時点ｔ４以降は、上述したのでここではその説明を省略する。
【０１２５】
次に、上述した駆動回路２６の１つの具体例について図２２を参照しながら説明する。
【０１２６】
この具体例に係る駆動回路２６は、図２２に示すように、チャネル幅の大きい２つのｐチャネル薄膜トランジスタ（第１及び第２のパワーｐＴＦＴ（Ｍ１）及び（Ｍ２））と、チャネル幅の大きい３つのｎチャネル薄膜トランジスタ（第１〜第３のパワーｎＴＦＴ（Ｍ３）〜（Ｍ５））と、４つの電流制御用のダイオード（第１〜第４のダイオードＤ１〜Ｄ４）と、１つのインダクタ７０と、１つの電流抑制用の抵抗Ｒとを有する。
【０１２７】
第１のパワーｐＴＦＴ（Ｍ１）のソースと第１のパワーｎＴＦＴ（Ｍ３）のソースとが接続され、これらソース間の接点にバッファコンデンサＣｆの一方の電極が接続されている。
【０１２８】
第１のパワーｐＴＦＴ（Ｍ１）のドレインと接地間に逆方向に第１のダイオードＤ１が接続され、第１のパワーｎＴＦＴ（Ｍ３）のドレインと正電源６４（電圧Ｖａ１）間に逆方向に第２のダイオードＤ２が接続されている。また、第１のパワーｐＴＦＴ（Ｍ１）のドレインと第１のパワーｎＴＦＴ（Ｍ３）のドレイン間に順方向に第３及び第４のダイオードＤ３及びＤ４が直列に接続されている。
【０１２９】
そして、これら第３のダイオードＤ３と第４のダイオードＤ４間の接点とコンデンサＣのカソード電極３０との間にインダクタ７０と抵抗Ｒが直列に接続されている。
【０１３０】
第２のパワーｐＴＦＴ（Ｍ２）のドレインと第２のパワーｎＴＦＴ（Ｍ４）のドレインとが互いに接続され、更に、インダクタ７０と抵抗Ｒとの接点に接続されている。
【０１３１】
また、第２のパワーｎＴＦＴ（Ｍ４）のソースと第３のパワーｎＴＦＴ（Ｍ５）のドレインとが接続され、その接点と接地間に負電源６８（電圧Ｖａ３）が接続されている。第３のパワーｎＴＦＴ（Ｍ５）のソースと接地間には負電源６６（電圧Ｖａ２）が接続されている。
【０１３２】
そして、第１のパワーｐＴＦＴ（Ｍ１）と第１のパワーｎＴＦＴ（Ｍ３）の各ゲートには、それぞれ選択線２０からの選択信号Ｓｓが供給され、第２のパワーｐＴＦＴ（Ｍ２）と第２のパワーｎＴＦＴ（Ｍ４）の各ゲートには、それぞれ選択線２０からの選択信号Ｓｓが途中の遅延回路７２を介して供給されるようになっている。この遅延回路７２での遅延時間は、インダクタ７０とコンデンサＣによる共振の周期をＴとしたとき、Ｔ／４に設定されている。
【０１３３】
第３のパワーｎＴＦＴ（Ｍ５）のゲートには、信号線２２からの画素信号Ｓｄが供給されるようになっている。この例は、画素信号Ｓｄのパルス幅τａがそのまま第２の振幅Ｖ２のパルス幅τ２となる例である。
【０１３４】
次に、この具体例に係る駆動回路２６の動作について図２０及び図２１を参照しながら説明する。まず、時点ｔ１、すなわち、選択信号Ｓｓが基準レベルであって、かつ、第２のパワーｐＴＦＴ（Ｍ２）がＯＮとなっている時点においては、コンデンサＣの両端電圧は、第２のパワーｐＴＦＴ（Ｍ２）のソースに接続された正電源６４の電圧Ｖａ１とほぼ同じ電圧となっている。
【０１３５】
そして、選択期間Ｔｓの開始時点ｔ２において、選択信号Ｓｓが高レベルになると、第１のパワーｐＴＦＴ（Ｍ１）がＯＦＦになると共に、第１のパワーｎＴＦＴ（Ｍ３）がＯＮとなることから、コンデンサＣとバッファコンデンサＣｆとが抵抗Ｒ、インダクタ７０、第４のダイオードＤ４、第１のパワーｎＴＦＴ（Ｍ３）のドレイン−ソース間を通じて導通することとなる。これによって、インダクタ７０とコンデンサＣとの正弦波振動が開始され、コンデンサＣにおける両端電圧の共振的な減衰が開始する。このとき、コンデンサＣに蓄積されていた電荷の一部がバッファコンデンサＣｆに回収されることになる。
【０１３６】
次の時点ｔ３、すなわち、選択期間Ｔｓの開始時点ｔ２からＴ／４だけ経過した時点（振動波形が最も低レベル（電圧：−Ｖａ１＝Ｖａ３）となった時点）において、第２のパワーｎＴＦＴ（Ｍ４）がＯＮとなり、このとき、図２０に示すように、信号線２２からの画素信号Ｓｄが消光を示す信号であれば、第３のパワーｎＴＦＴ（Ｍ５）のＯＦＦ状態が維持される。その結果、コンデンサＣと負電源６８とが、抵抗Ｒ、第２のパワーｎＴＦＴ（Ｍ４）のドレイン−ソース間を通じて導通することになる。これにより、この時点ｔ３以降、選択期間Ｔｓの終了時点ｔ４まで電圧Ｖａ３が維持される。
【０１３７】
その後、選択期間Ｔｓの終了時点ｔ４において、選択信号Ｓｓが基準レベルに復帰すると、第１のパワーｎＴＦＴ（Ｍ３）がＯＦＦになると共に、第１のパワーｐＴＦＴ（Ｍ１）がＯＮとなることから、バッファコンデンサＣｆとコンデンサＣとが第１のパワーｐＴＦＴ（Ｍ１）のソース−ドレイン間、第３のダイオードＤ３、インダクタ７０及び抵抗Ｒを通じて導通することになる。これによって、インダクタ７０とコンデンサＣとの正弦波振動が開始され、コンデンサＣにおける両端電圧の共振的な増幅が開始する。このとき、バッファコンデンサＣｆに蓄積されていた電荷の一部がコンデンサＣに充電される。
【０１３８】
次の時点ｔ５、すなわち、選択期間Ｔｓの終了時点ｔ４からＴ／４だけ経過した時点（振動波形が最も高レベル（電圧：Ｖａ１）となった時点）において、第２のパワーｐＴＦＴ（Ｍ２）がＯＮとなる。その結果、正電源６４とコンデンサＣとが、第２のパワーｐＴＦＴ（Ｍ２）のソース−ドレイン間及び抵抗Ｒを通じて導通することになる。これにより、この時点ｔ５以降、選択期間Ｔｓの開始時点ｔ２まで電圧Ｖａ１が維持される。
【０１３９】
一方、図２１に示すように、信号線２２からの画素信号Ｓｄが発光を示す信号であれば、時点ｔ２において、第３のパワーｎＴＦＴ（Ｍ５）がＯＮとなり、続く時点ｔ３において、第２のパワーｎＴＦＴ（Ｍ４）もＯＮとなることから、コンデンサＣと負電源６６とが、抵抗Ｒ、第２のパワーｎＴＦＴ（Ｍ４）のドレイン−ソース間及び第３のパワーｎＴＦＴ（Ｍ５）のドレイン−ソース間を通じて導通することになる。これにより、この時点ｔ３以降、画素信号Ｓｄが基準レベルに復帰する時点ｔ１１まで、すなわち、画素信号Ｓｄのパルス幅τａにわたって電圧Ｖａ２が維持される。
【０１４０】
そして、画素信号Ｓｄのパルス幅τａの経過時点ｔ１１において、画素信号Ｓｄが基準レベルに復帰することから、第３のパワーｎＴＦＴ（Ｍ５）がＯＦＦとされる。この時点ｔ１１以降、選択期間Ｔｓの終了時点ｔ４まで電圧Ｖａ３が維持される。時点ｔ４以降は、上述したのでここではその説明を省略する。
【０１４１】
ここで、図２２に示す具体例に係る駆動回路２６に関する１つの実験例、すなわち、電力回収率の実験例について説明する。
【０１４２】
まず、図２３に示すように、１つのエミッタ部３４に３組のカソード電極３０とアノード電極３２を形成して、３つの電子放出素子（第１〜第３の電子放出素子１２Ｒ、１２Ｇ及び１２Ｂ）を作製した。第１〜第３の電子放出素子１２Ｒ、１２Ｇ及び１２Ｂの配列は、図２３に示すように、互い違いにした。更に、第１の電子放出素子１２Ｒ上に赤色蛍光体４４Ｒを形成し、第２の電子放出素子１２Ｇ上に緑色蛍光体４４Ｇを形成し、第３の電子放出素子１２Ｂ上に青色蛍光体４４Ｂを形成して、カラー表示ができるようにした。
【０１４３】
そして、第１〜第３の電子放出素子１２Ｒ、１２Ｇ及び１２Ｂに対してそれぞれ具体例に係る駆動回路２６を接続し、バッファコンデンサＣｆは１つだけ接続した。配線の簡単化のために、各駆動回路２６に対してそれぞれ共通に１つの選択線２０と１つの信号線２２を接続した。
【０１４４】
この実験例では電力回収率を測定することから、図２４Ａ及び図２４Ｂに示すように、波形を単純化し、各電子放出素子１２Ｒ、１２Ｇ及び１２Ｂに印加される電圧Ｖａ１（正電源６４の電圧）を１３５Ｖ、電圧Ｖａ２（負電源６６の電圧）を０Ｖとした。また、選択信号Ｓｓのパルス幅（選択期間Ｔｓ）と画素信号Ｓｄのパルス幅τａを同一にした。
【０１４５】
この結果、図２４Ｃに示すように、選択期間Ｔｓの開始時点ｔ２１において、第１〜第３の電子放出素子１２Ｒ、１２Ｇ及び１２Ｂ共に８７．３Ｖが回収され、選択期間Ｔｓの終了時点において、第１〜第３の電子放出素子１２Ｒ、１２Ｇ及び１２Ｂ共に８７．３Ｖが活用されており、電力回収率は８７．３Ｖ／１３５Ｖ＝６５％であることがわかった。
【０１４６】
次に、エミッタ部３４を圧電材料で構成した場合の好ましい駆動方式（第１の駆動方式）と、エミッタ部を電歪材料で構成した場合の好ましい駆動方式（第２の駆動方式）について図２５〜図２８を参照しながら説明する。
【０１４７】
まず、第１の駆動方式について図２５及び図２６を参照しながら説明する。エミッタ部３４の構成材料である圧電材料の分極−電界特性は、図２５に示すように、電界Ｅ＝０（Ｖ／ｍｍ）を基準としたヒステリシス曲線を描く。
【０１４８】
そして、このヒステリシス曲線のうち、ポイントｐ１〜ｐ２〜ｐ３までの曲線に注目すると、圧電材料は、正極性の電界が印加されるポイントｐ１にて、ほとんどが一方向に分極される。その後、負極性の電界を印加すると、抗電圧（約−２０Ｖ）のポイントｐ２を超えたあたりから分極が反転しはじめ、ポイントｐ３にて全ての分極が反転することになる。
【０１４９】
従って、この第１の駆動方式では、図２６に示すように、まず、非選択期間Ｔｕにおいて、カソード電極３０とアノード電極３２間に電圧Ｖａ１（例えば１００Ｖ）を印加して、エミッタ部３４に対して正極性の電圧を印加する。このとき、図２５の分極−電界特性からもわかるように、エミッタ部３４は一方向に分極されることになる。
【０１５０】
その後、図２６の選択期間Ｔｓにおいて、画素信号Ｓｄが消光を示す信号であれば、カソード電極３０とアノード電極３２間に電圧Ｖａ３（電子放出されない程度の電圧、例えば−１００Ｖ）を印加する。この場合、電子放出素子からは電子の放出は行われない。
【０１５１】
一方、図２７の選択期間Ｔｓにおいて、画素信号Ｓｄが発光を示す信号であれば、画素信号Ｓｄのパルス幅τａに対応する時間だけカソード電極３０とアノード電極３２間に電圧Ｖａ２（電子放出される程度の電圧、例えば−１３５Ｖ）を印加する。これによって、図２５に示す前記ポイントｐ３において電子の放出が行われる。画素信号Ｓｄのパルス幅τａに対応する時間が経過した時点から選択期間Ｔｓの終了時点にかけてカソード電極３０とアノード電極３２間に電圧Ｖａ３（例えば−１００Ｖ）を印加する。
【０１５２】
再び非選択期間Ｔｕに入った時点で、カソード電極３０とアノード電極３２間に電圧Ｖａ１を印加して、エミッタ部３４を一方向に分極させる。この非選択期間Ｔｕでは、他の行の電子放出素子に対する画素信号Ｓｄが供給されることになるが、例えば図２２に示す駆動回路２６であれば、選択信号Ｓｓが基準レベルを維持している限り、他の行に対する画素信号Ｓｄによる影響はない。
【０１５３】
ただ、駆動回路２６として他の回路構成を採用した場合は、非選択期間Ｔｕにおいて、画素信号Ｓｄのパルス幅τａに応じた電圧Ｖａ２と電圧Ｖａ３の変動が非選択状態の電子放出素子１２にも加わるおそれがある。そこで、非選択期間Ｔｕに印加する電圧Ｖａ１のレベルとして、前記電圧Ｖａ２と電圧Ｖａ３の変動が重畳されても、エミッタ部３４の分極量にほとんど変化がないレベルを選定することが好ましい。
【０１５４】
図２５の特性図で見た場合、前記電圧Ｖａ２と電圧Ｖａ３の変動を考慮して電圧Ｖａ１のレベルを１００Ｖにすれば、他の行についての画素信号Ｓｄの影響によって電圧Ｖａ１が１００Ｖ〜１３５Ｖ間を変動しても、エミッタ部３４の分極量にはほとんど変化はない。
【０１５５】
ここで、エミッタ部３４を圧電材料で構成した場合における電子放出素子１２のトータル消費電力についてみてみる。想定するディスプレイ構成は、４０インチＸＧＡ（eXtended Graphics Array）のカラーディスプレイである。
【０１５６】
選択時の消費電力Ｐｓは、選択時の電子放出素子１２の容量値をＣｓ（図２５において、一点鎖線Ａｓの傾きに相当）、選択時の駆動電圧Ｖａの最大振幅をＶｓ、１フレームの周波数をｆａ、画素数をｎとすると、
Ｐｓ＝Ｃｓ×（Ｖｓ）2×ｆａ×ｎ
となる。
【０１５７】
Ｃｓ＝１２ｐＦ、Ｖｓ＝１００−（−１３５）＝２３５Ｖ、ｆａ＝６０Ｈｚ、ｎ＝１０２４（縦）×７６８（横）×３（色）＝２３５９２９６であるから、Ｐｓ≒９３Ｗとなる。
【０１５８】
電力回収後の消費電力ｄＰｓは、電力回収率を６５％とすると、
ｄＰｓ＝Ｐｓ×（１−０．６５）＝９３Ｗ×０．３５＝３２Ｗ
である。
【０１５９】
非選択時の消費電力Ｐｎは、非選択時の電子放出素子１２の容量値をＣｎ（図２５において、一点鎖線Ａｎの傾きに相当）、非選択上の駆動電圧Ｖａの最大振幅をＶｎ、１フレームの周波数をｆａ、画素数をｎ、非選択行数をｍとすると、
Ｐｎ＝Ｃｎ×（Ｖｎ）2×ｆａ×ｎ×ｍ
となる。
【０１６０】
Ｃｎ＝５ｐＦ、Ｖｎ＝３５Ｖ、ｆａ＝６０Ｈｚ、ｎ＝１０２４（縦）×７６８（横）×３（色）＝２３５９２９６、ｍ＝６４−１であるから、Ｐｎ≒５５Ｗとなる。蛍光体の励起電力Ｐｐ＝９６Ｗである。
【０１６１】
従って、トータルの消費電力Ｐａは、
Ｐａ＝ｄＰｓ＋Ｐｎ＋Ｐｐ
＝３２Ｗ＋５５Ｗ＋９６Ｗ
＝１８３Ｗ
となり、これは、同サイズのプラズマディスプレイや液晶ディスプレイに比べて低消費電力となっている。
【０１６２】
次に、第２の駆動方式について図２７及び図２８を参照しながら説明する。エミッタ部３４の構成材料である電歪材料の分極−電界特性は、図２７に示すように、電圧にほぼ比例した量の分極が行われ、特に、低い電圧（絶対値）での分極の変化率が高い電圧での分極の変化率よりも大きくなっている。いずれにしても、エミッタ部３４での分極が印加電圧の変化に応じて散漫的に起こることがわかる。なお、電圧印加を取り除くと分極がリセットされた状態になる。
【０１６３】
そして、この特性曲線のうち、ポイントｐ１１〜ｐ１３までの曲線に注目すると、電歪材料は、正極性の電圧が印加されるポイントｐ１１にて、ほとんどが一方向に分極される。その後、印加電圧（絶対値）を低減していくと、正極性の電圧に応じて一方向の分極量が低減し、印加電圧が０のポイントｐ１２では、分極がリセットされた状態となっている。その後、負極性の電圧を印加すると、分極反転が行われはじめ、負極性の電圧（絶対値）が増加するに応じて他方向への分極量が増加し、ポイントｐ１３にてほとんどが他方向に分極されることになる。つまり、エミッタ部３４は、印加電圧に応じた量の分極が行われることになる。
【０１６４】
従って、この第２の駆動方式では、図２８に示すように、まず、非選択期間Ｔｕのうち、選択期間Ｔｓの直前において、カソード電極３０とアノード電極３２間にリセット電圧Ｖｒ（例えば５０Ｖ）を印加して、エミッタ部３４に対して正極性の電界を印加する。このとき、図２７の分極−電界特性からもわかるように、エミッタ部３４は一方向に分極されることになる。なお、電圧Ｖｒを基準電圧（０Ｖ）にして、選択期間Ｔｓの直前において、エミッタ部３４に対して電界をかけない状態にしてもよい。この場合、分極−電界特性からもわかるように、エミッタ部３４は予め無分極状態となる。
【０１６５】
その後、選択期間Ｔｓにおいて、画素信号Ｓｄが消光を示す信号であれば、カソード電極３０とアノード電極３２間に電圧Ｖａ３（例えば−１００Ｖ）を印加する。この場合、電子放出素子１２からは電子の放出は行われない。
【０１６６】
一方、図２８の選択期間Ｔｓにおいて、画素信号Ｓｄが発光を示す信号であれば、画素信号Ｓｄのパルス幅τａに対応する時間だけカソード電極３０とアノード電極３２間に電圧Ｖａ２（例えば−１３５Ｖ）を印加して、エミッタ部３４を大きく分極変化させると、ポイントｐ１３にて電子の放出が行われる。
【０１６７】
そして、非選択期間Ｔｕに入った時点で、この例では、カソード電極３０とアノード電極３２間に電圧Ｖａ３（例えば−１００）を印加する。もちろん、非選択期間Ｔｕにおいては、リセット電圧Ｖｒと電圧Ｖａ２との間の任意の電圧を印加すればよい。この場合、リセット電圧Ｖｒ直後の急峻な電圧変化ではないため、電子放出素子１２からは電子は放出されない。すなわち、選択期間Ｔｓであって、かつ、画素信号Ｓｄが発光を示す信号であれば、エミッタ部３４は、選択期間の直前（リセット電圧Ｖｒが印加されている期間）において十分に一方向に分極されていることから、前記選択期間Ｔｓに入った段階で電子放出がなされる。しかし、選択期間Ｔｓが経過した後の非選択期間Ｔｕにおいて前記任意の電圧が印加されても、エミッタ部３４の一部は十分に一方向に分極されていないことから、電子放出は発生しない。
【０１６８】
そして、非選択期間Ｔｕのうち、選択期間Ｔｓの直前においてリセット電圧Ｖｒが印加されることでエミッタ部３４の一部は再び一方向に分極される。つまり、このリセット電圧Ｖｒの印加期間は、次の選択期間Ｔｓにおける電子放出の準備期間として定義することもできる。
【０１６９】
ところで、この非選択期間Ｔｕでは、他の行の電子放出素子１２に対する画素信号Ｓｄが供給されることになるため、駆動回路２６の回路構成によっては、非選択期間Ｔｕにおいて、画素信号Ｓｄのパルス幅τａに応じた電圧Ｖａ２と電圧Ｖａ３の変動が非選択状態の電子放出素子１２にも加わるおそれがある。
【０１７０】
図２７の特性図で見た場合、前記電圧Ｖａ２と電圧Ｖａ３の変動を考慮して電圧Ｖａ３のレベルを−１００Ｖにすれば、他の行についての画素信号Ｓｄの影響によって電圧Ｖａ３が−１００Ｖ〜−１３５Ｖ間を変動しても、エミッタ部３４の分極量にはほとんど変化はない。
【０１７１】
ここで、エミッタ部３４を電歪材料で構成した場合における電子放出素子１２のトータル消費電力についてみてみる。
【０１７２】
選択時の消費電力Ｐｓは、選択時の電子放出素子１２の容量値をＣｓ（図２７において、一点鎖線Ｂｓの傾きに相当）、選択時の駆動電圧Ｖａの最大振幅をＶｓ、１フレームの周波数をｆａ、画素数をｎとすると、
Ｐｓ＝Ｃｓ×（Ｖｓ）2×ｆａ×ｎ
となる。
【０１７３】
Ｃｓ＝１０ｐＦ、Ｖｓ＝５０−（−１３５）＝１８５Ｖ、ｆａ＝６０Ｈｚ、ｎ＝１０２４（縦）×７６８（横）×３（色）＝２３５９２９６であるから、Ｐｓ≒４８Ｗとなる。
【０１７４】
電力回収後の消費電力ｄＰｓは、電力回収率を６５％とすると、
ｄＰｓ＝Ｐｓ×（１−０．６５）＝４８Ｗ×０．３５＝１７Ｗ
である。
【０１７５】
非選択時の消費電力Ｐｎは、非選択時の電子放出素子１２の容量値をＣｎ（図２７において、一点鎖線Ｂｎの傾きに相当）、非選択上の駆動電圧Ｖａの最大振幅をＶｎ、１フレームの周波数をｆａ、画素数をｎ、非選択行数をｍとすると、
Ｐｎ＝Ｃｎ×（Ｖｎ）2×ｆａ×ｎ×ｍ
となる。
【０１７６】
Ｃｎ＝５ｐＦ、Ｖｎ＝３５Ｖ、ｆａ＝６０Ｈｚ、ｎ＝１０２４（縦）×７６８（横）×３（色）＝２３５９２９６、ｍ＝６４−１であるから、Ｐｎ≒５５Ｗとなる。蛍光体の励起電力Ｐｐ＝９６Ｗである。
【０１７７】
従って、トータルの消費電力Ｐａは、
Ｐａ＝ｄＰｓ＋Ｐｎ＋Ｐｐ
＝１７Ｗ＋５５Ｗ＋９６Ｗ
＝１６８Ｗ
となる。第１の駆動方式の場合よりも低消費電力であることがわかる。
【０１７８】
上述のことから、第２の駆動方式において、エミッタ部３４の厚みｄを薄膜化することで更なる低電圧化を図ることができる。
【０１７９】
ここで、トータルの消費電力Ｐａを決める選択時の消費電力Ｐｓ、非選択時の消費電力Ｐｎ及び蛍光体の消費電力Ｐｐをみた場合、選択時の消費電力Ｐｓは、電力回収によって十分に消費電力を低減できている。蛍光体の消費電力Ｐｐは、不可避的なものであって、簡単に制御できるものではない。従って、トータルの消費電力Ｐａを有効に低減させるには、非選択時の消費電力Ｐｎを低減させればよい。そこで、電歪材料の特性の改良が挙げられる。すなわち、電歪材料の特性の改良を行って、図２７の特性図に示すように、非選択時の容量を決定づける一点鎖線Ｂｎの傾きをほぼゼロ（ほぼ平坦）に近づけることによって、非選択時の静電容量Ｃｎを更に小さくすることができ、非選択時の消費電力Ｐｎを有効に低減させることができる。
【０１８０】
また、エミッタ部３４を電歪材料で構成した場合においても、上述した第１の駆動方式を適用し、非選択期間に正極性の電圧（例えば＋１００〜＋１３５Ｖ）を印加するようにしてもよい。この場合、リセット電圧が不要となるのはいうまでもない。
【０１８１】
このように、第１の実施の形態に係るディスプレイ１０Ａ及びその駆動方法においては、対応する１つの選択線２０からの指示に基づいて、対応する電子放出素子１２のカソード電極３０とアノード電極３２間に印加すべき駆動電圧Ｖａを生成し、対応する信号線２２からの画素信号Ｓｄに基づいて、駆動パルスＰｄの振幅を段階的に変調して、対応する画素の輝度階調を制御するようにしたので、電子放出素子１２から放出される電子の量等をアナログ的に制御することができ、きめ細かな階調制御を実現させることができる。
【０１８２】
第１の実施の形態に係るディスプレイ１０Ａは、図１に示すように、複数の電子放出素子１２に対して１つのコレクタ電極４２を配置し、該コレクタ電極４２に抵抗Ｒ２を介してバイアス電圧Ｖｃを印加するようにしたが、その他、図２９に示す第２の変形例に係るディスプレイ１０Ａｂのように、ディスプレイ１０Ａｂの列数と同じ数だけのコレクタ電極４２（１）、４２（２）、・・・、４２（Ｎ）を配列し、各コレクタ電極４２（１）、４２（２）、・・・、４２（Ｎ）に対してそれぞれ抵抗Ｒｃ１、Ｒｃ２、・・・、ＲｃＮを接続するようにしてもよい。この場合、製造段階でのばらつき、例えば各電子放出素子１２毎の輝度ばらつきを、コレクタ電極４２（１）、４２（２）、・・・、４２（Ｎ）に接続された抵抗Ｒｃ１、Ｒｃ２、・・・、ＲｃＮを通じて調整することができる。
【０１８３】
以下に、輝度ばらつきの調整について図３０〜図３３を参照しながら説明する。
【０１８４】
従来のばらつき低減方法は、例えば文献「電子技術２０００−７、ｐ３８〜ｐ４１：フィールドエミッションディスプレイの最新技術動向」に記載されているように、エミッタに電流抑制用の抵抗を接続してばらつきを低減するようにしている。
【０１８５】
ただ、この方法は、エミッタに流れる電流とゲート電圧との関係となっており、輝度ばらつきを低減するための最適な抵抗値を得るまでに何度もシミュレーションを行わなければならない。
【０１８６】
そこで、本実施の形態では、実際に放出電子が到達するコレクタ電極４２とカソード電極３０間の電界を調整する方法を採用した。これにより、輝度ばらつきの調整を直接的に行うことができ、迅速に、かつ、精度よく輝度ばらつきを低減することができる。
【０１８７】
具体的に、本実施の形態に係る輝度ばらつきの低減方法を説明する。図３０に示すように、カソード電極３０と、該カソード電極３０とアノード電極３２間に負電圧Ｖｋ（例えば上述した電圧Ｖａ２と同じ電圧）を印加するための負電源６６との間に接続された抵抗Ｒｋと、コレクタ電極４２とバイアス電源４６（バイアス電圧Ｖｃ）との間に接続された抵抗Ｒｃとを調整する。図３０において、抵抗Ｒｋｃは、カソード電極３０とコレクタ電極４２間のギャップによる抵抗を示し、電圧Ｖｋｃは、前記ギャップ間の電圧を示す。また、Ｃはカソード電極３０とアノード電極３２間の容量、電圧Ｖａｋはカソード電極３０とアノード電極３２間の電圧を示す。
【０１８８】
ここで、２つの電子放出素子１２（１）及び１２（２）を想定し、これら２つの電子放出素子１２（１）及び１２（２）の出力特性（Ｖｋｃ−Ｉｋｃ特性）が図３２に示すようにばらつきがあったとき、前記抵抗Ｒｋ及びＲｃが存在しない場合、これら２つの電子放出素子１２（１）及び１２（２）における電流変動はΔＩ1となる。
【０１８９】
しかし、前記抵抗Ｒｋ及びＲｃを接続することで、前記電流変動ΔＩ1を、負荷線８０上での電流変動ΔＩ2まで小さくすることができる。
【０１９０】
負荷線８０は以下のようにして導くことができる。すなわち、図３０に示す構成図に基づいてカソード電極３０とコレクタ電極４２との間に流れる電流Ｉｋｃを主体にした等価回路を示すと図３１のようになる。
【０１９１】
この等価回路から、以下の式が導かれる。
Ｉｋｃ＝（Ｖｋ＋Ｖｃ）／（Ｒｃ＋Ｒｋｃ＋Ｒｋ）
【０１９２】
ここで、Ｒｋｃ＝０のとき、電流Ｉｋｃが最大となるから、図３２の縦軸上、Ｉｋｃ＝（Ｖｋ＋Ｖｃ）／（Ｒｃ＋Ｒｋ）を示すポイントＰａと、横軸上、Ｖｋｃ＝Ｖｋ＋Ｖｃを示すポイントＰｂとを結ぶ線が負荷線８０となる。
【０１９３】
そして、Ｒｃ＋Ｒｋが大きいほど、電流Ｉｋｃは小さくなるが、電子放出素子１２（１）及び１２（２）間の輝度ばらつきは小さくなる。
【０１９４】
また、カソード電極３０とコレクタ電極４２間に図示しない制御電極を設置した場合、コレクタ電極に流れるコレクタ電流Ｉｃと制御電極に流れる制御電流Ｉｇを主体にした等価回路を示すと図３３のようになる。このとき、制御電極と、該制御電極とアノード電極３２間に負電圧Ｖｇを印加するための負電源８２との間に抵抗Ｒｇを接続する。なお、図３３の抵抗Ｒｋｇは、カソード電極３０と制御電極間のギャップによる抵抗を示す。また、コレクタ電流Ｉｃはカソード電流Ｉｋの６０％とし、制御電流Ｉｇはカソード電流Ｉｋの４０％とする。
【０１９５】
図３３の等価回路から、以下の式が導かれる。
Ｉｇ＝（Ｖｇ＋Ｖｋ）／（Ｒｇ＋Ｒｋｇ＋Ｒｋ）
【０１９６】
この式に基づいて負荷線８０を引き、輝度ばらつきが最小となる抵抗Ｖｇと抵抗Ｒｇを決定すればよい。電圧Ｖｇ及び抵抗Ｒｇを決定することによって、制御電流Ｉｇ並びにカソード電流Ｉｋが決定し、必然的にコレクタ電流Ｉｃも決定する。
【０１９７】
ところで、第１の実施の形態に係るディスプレイ１０Ａは、図１に示すように、１つのエミッタ部３４の表面にそれぞれ独立に複数のカソード電極３０を形成し、エミッタ部３４の裏面にそれぞれ独立に複数のアノード電極３２を形成して複数の電子放出素子１２を形成するようにしたが、その他、以下に示すような他の実施の形態が考えられる。なお、図３４〜図３８において、コレクタ電極４２や蛍光体４４の表記を省略する。
【０１９８】
すなわち、図３４の第２の実施の形態に係るディスプレイ１０Ｂは、１つのエミッタ部３４の表面にそれぞれ独立に複数のカソード電極３０を形成し、エミッタ部３４の裏面に１つのアノード電極３２（共通のアノード電極）を形成して複数の電子放出素子１２を形成した場合を示す。
【０１９９】
図３５の第３の実施の形態に係るディスプレイ１０Ｃは、１つのエミッタ部３４の表面に１つの極薄（〜１０ｎｍ）のカソード電極３０（共通のカソード電極）を形成し、エミッタ部３４の裏面にそれぞれ独立に複数のアノード電極３２を形成して複数の電子放出素子１２を形成した場合を示す。
【０２００】
図３６の第４の実施の形態に係るディスプレイ１０Ｄは、基板８４上に複数のアノード電極３２をそれぞれ独立に形成し、これらアノード電極３２を覆うように１つのエミッタ部３４を形成し、更に、エミッタ部３４上に複数のカソード電極３０をそれぞれ独立して形成して複数の電子放出素子１２を形成した場合を示す。各カソード電極３０は、それぞれ対応するアノード電極３２上にエミッタ部３４を間に挟んで形成される。
【０２０１】
図３７の第５の実施の形態に係るディスプレイ１０Ｅは、基板８４上に１つのアノード電極３２を形成し、該アノード電極３２を覆うように１つのエミッタ部３４を形成し、更に、エミッタ部３４上に複数のカソード電極３０をそれぞれ独立に形成して複数の電子放出素子１２を形成した場合を示す。
【０２０２】
図３８の第６の実施の形態に係るディスプレイ１０Ｆは、基板８４上に複数のアノード電極３２をそれぞれ独立に形成し、これら複数のアノード電極３２を覆うように１つのエミッタ部３４を形成し、更に、エミッタ部３４上に１つの極薄のカソード電極３０を形成して複数の電子放出素子１２を形成した場合を示す。
【０２０３】
第１〜第６の実施の形態に係るディスプレイ１０Ａ〜１０Ｆは、以下のような効果を奏することができる。
【０２０４】
（１）ＣＲＴと比して超薄型（パネルの厚み＝数ｍｍ）にすることができる。
【０２０５】
（２）蛍光体２８による自然発光のため、ＬＣＤ（液晶表示装置）やＬＥＤ（発光ダイオード）と比してほぼ１８０°の広視野角を得ることができる。
【０２０６】
（３）面電子源を利用しているため、ＣＲＴと比して画像歪みがない。
【０２０７】
（４）ＬＣＤと比して高速応答が可能であり、μｓｅｃオーダーの高速応答で残像のない動画表示が可能となる。
【０２０８】
（５）４０インチ換算で２００Ｗ未満であり、ＣＲＴ、ＰＤＰ（プラズマディスプレイ）、ＬＣＤ及びＬＥＤと比して低消費電力である。
【０２０９】
（６）ＰＤＰやＬＣＤと比して動作温度範囲が広い（−４０〜＋８５℃）。ちなみに、ＬＣＤは低温で応答速度が低下する。
【０２１０】
（７）大電流出力による蛍光体の励起が可能であるため、従来のＦＥＤ方式のディスプレイと比して高輝度化が可能である。
【０２１１】
（８）圧電体材料の分極反転特性（もしくは分極変化特性）及び膜厚により駆動電圧を制御可能であるため、従来のＦＥＤ方式のディスプレイと比して低電圧駆動が可能である。
【０２１２】
このような種々の効果から、以下に示すように、様々なディスプレイ用途を実現させることができる。
【０２１３】
（１）高輝度化と低消費電力化が実現できるという面から、３０〜６０インチディスプレイのホームユース（テレビジョン、ホームシアター）やパブリックユース（待合室、カラオケ等）に最適である。
【０２１４】
（２）高輝度化、大画面、フルカラー、高精細度が実現できるという面から、顧客吸引力（この場合、視覚的な注目）に効果が大であり、横長、縦長等の異形状ディスプレイや、展示会での使用、情報案内板用のメッセージボードに最適である。
【０２１５】
（３）高輝度化、蛍光体励起に伴う広視野角化、真空モジュール化に伴う広い動作温度範囲が実現できるという面から、車載用ディスプレイに最適である。車載用ディスプレイとしての仕様は、１５：９等の横長８インチ（画素ピッチ０．１４ｍｍ）、動作温度が−３０〜＋８５℃、斜視方向で５００〜６００ｃｄ／ｍ2が必要である。
【０２１６】
また、上述の種々の効果から、以下に示すように、様々な光源用途を実現させることができる。
【０２１７】
（１）高輝度化、低消費電力化が実現できるという面から、輝度仕様として２０００ルーメンが必要なプロジェクタ用の光源に最適である。
【０２１８】
（２）高輝度二次元アレー光源を容易に実現できることと、動作温度範囲が広く、屋外環境でも発光効率に変化がないことから、ＬＥＤの代替用途として有望である。例えば信号機等の二次元アレーＬＥＤモジュールの代替として最適である。なお、ＬＥＤは、２５℃以上で許容電流が低下し、低輝度となる。
【０２１９】
なお、この発明に係るディスプレイ及びその駆動方法は、上述の実施の形態に限らず、この発明の要旨を逸脱することなく、種々の構成を採り得ることはもちろんである。
【図面の簡単な説明】
【０２２０】
【図１】第１の実施の形態に係るディスプレイを示す構成図である。
【図２】第１の実施の形態に係るディスプレイを示す回路図である。
【図３】図３Ａは、電子放出素子の電極部分を示す平面図であり、図３Ｂは、第１の変形例における電極部分を示す平面図である。
【図４】第２の変形例における電極部分を示す平面図である。
【図５】パルス発生源から出力される駆動電圧を示す波形図である。
【図６】第１の実施の形態において、カソード電極とアノード電極間に第１の電圧を印加した際の作用を示す説明図である。
【図７】カソード電極とアノード電極間に第２の電圧を印加した際の電子放出作用を示す説明図である。
【図８】エミッタ部の表面での負極性帯電に伴って電子放出の自己停止の作用を示す説明図である。
【図９】放出された２次電子のエネルギーと２次電子の放出量の関係を示す特性図である。
【図１０】図１０Ａは、駆動電圧の一例を示す波形図であり、図１０Ｂは、第１の実施の形態に係る電子放出素子におけるアノード電極とカソード電極間の電圧の変化を示す波形図である。
【図１１】第１の実施の形態に係るディスプレイの第１の変形例を示す構成図である。
【図１２】駆動回路を示す回路図である。
【図１３】図１３Ａは選択信号を示す波形図であり、図１３Ｂは画素信号を示す波形図であり、図１３Ｃは第１の変調方式において生成される駆動電圧を示す波形図であり、図１３Ｄは第１の変調方式にて変調された後の駆動電圧を示す波形図である。
【図１４】図１４Ａは選択信号を示す波形図であり、図１４Ｂは画素信号を示す波形図であり、図１４Ｃは第２の変調方式において生成される駆動電圧を示す波形図であり、図１４Ｄは第２の変調方式にて変調された後の駆動電圧を示す波形図である。
【図１５】コレクタ電圧と輝度との関係を示す特性図である。
【図１６】カソード電極とアノード電極間に印加する電圧Ｖａ２と輝度との関係を示す特性図である。
【図１７】カソード電極とアノード電極間に印加する電圧Ｖａ１と輝度との関係を示す特性図である。
【図１８】駆動パルスにおける第２の振幅のパルス幅と輝度との関係を示す特性図である。
【図１９】駆動回路の好ましい実施の形態を概念的に示す回路図である。
【図２０】駆動回路の動作、特に画素信号が消光を示す信号である場合の動作を示す波形図である。
【図２１】駆動回路の動作、特に画素信号が発光を示す信号である場合の動作を示す波形図である。
【図２２】具体例に係る駆動回路を示す回路図である。
【図２３】実験例で用いたサンプル（ディスプレイ）を示す分解斜視図である。
【図２４】図２４Ａは選択信号を示す波形図であり、図２４Ｂは画素信号を示す波形図であり、図２４Ｃは電力回収による駆動電圧を示す波形図である。
【図２５】圧電材料の分極−電界特性を示す図である。
【図２６】第１の駆動方式を示す波形図である。
【図２７】電歪材料の分極−電界特性を示す図である。
【図２８】第２の駆動方式を示す波形図である。
【図２９】第１の実施の形態に係るディスプレイの第２の変形例を示す構成図である。
【図３０】第１の実施の形態に係るディスプレイの第２の変形例の１つの電子放出素子を取り出して示す構成図である。
【図３１】図３０に示す電子放出素子について、カソード電極とコレクタ電極との間に流れる電流を主体にした等価回路を示す図である。
【図３２】図３０に示す電子放出素子の出力特性（Ｖｋｃ−Ｉｋｃ特性）を示す図である。
【図３３】カソード電極とコレクタ電極間に制御電極を設置した場合において、コレクタ電極に流れるコレクタ電流と制御電極に流れる制御電流を主体にした等価回路を示す図である。
【図３４】第２の実施の形態に係るディスプレイを示す説明図である。
【図３５】第３の実施の形態に係るディスプレイを示す説明図である。
【図３６】第４の実施の形態に係るディスプレイを示す説明図である。
【図３７】第５の実施の形態に係るディスプレイを示す説明図である。
【図３８】第６の実施の形態に係るディスプレイを示す説明図である。
【符号の説明】
【０２２１】
１０Ａ〜１０Ｆ、１０Ａａ、１０Ａｂ…ディスプレイ
１２…電子放出素子                        １４…垂直シフト回路
１６…水平シフト回路                      １８…信号制御回路
２０…選択線                              ２２…信号線
２４…駆動部                              ２６…駆動回路
３０…カソード電極                        ３２…アノード電極
３４…エミッタ部                          ４２…コレクタ電極
４４…蛍光体                              ５０…駆動電圧生成回路
５２…変調回路                            ５４…電力回収回路
【図１】
2005070349.tif 000003
【図２】
2005070349.tif 000004
【図３】
2005070349.tif 000005
【図４】
2005070349.tif 000006
【図５】
2005070349.tif 000007
【図６】
2005070349.tif 000008
【図７】
2005070349.tif 000009
【図８】
2005070349.tif 000010
【図９】
2005070349.tif 000011
【図１０】
2005070349.tif 000012
【図１１】
2005070349.tif 000013
【図１２】
2005070349.tif 000014
【図１３】
2005070349.tif 000015
【図１４】
2005070349.tif 000016
【図１５】
2005070349.tif 000017
【図１６】
2005070349.tif 000018
【図１７】
2005070349.tif 000019
【図１８】
2005070349.tif 000020
【図１９】
2005070349.tif 000021
【図２０】
2005070349.tif 000022
【図２１】
2005070349.tif 000023
【図２２】
2005070349.tif 000024
【図２３】
2005070349.tif 000025
【図２４】
2005070349.tif 000026
【図２５】
2005070349.tif 000027
【図２６】
2005070349.tif 000028
【図２７】
2005070349.tif 000029
【図２８】
2005070349.tif 000030
【図２９】
2005070349.tif 000031
【図３０】
2005070349.tif 000032
【図３１】
2005070349.tif 000033
【図３２】
2005070349.tif 000034
【図３３】
2005070349.tif 000035
【図３４】
2005070349.tif 000036
【図３５】
2005070349.tif 000037
【図３６】
2005070349.tif 000038
【図３７】
2005070349.tif 000039
【図３８】
2005070349.tif 000040