(57)【要約】【課題】セラミック多層基板に使用するための小型内蔵コンデンサであって、セラミック基板上の占有面積を出来るだけ少なくするとともに、高精度の容量を持つ小型内蔵コンデンサを提供する。【解決手段】積層されたセラミック絶縁層と、前記絶縁層間に形成された導体パターンと、前記導体パターンに接してコンデンサを形成するための誘電体と、前記コンデンサの電極に前記導体パターンと導電ペーストが充填された前記セラミック絶縁層を貫通するビアとを用いることを特徴とするセラミック多層基板。【選択図】  図１
2005311156.tif 000002
【特許請求の範囲】
【請求項１】
積層されたセラミック絶縁層と、前記絶縁層間に形成された導体パターンと、前記導体パターンに接してコンデンサを形成するための誘電体と、前記コンデンサの電極に前記導体パターンと導電ペーストが充填された前記セラミック絶縁層を貫通するビアとを用いることを特徴とするセラミック多層基板。
【請求項２】
積層されたセラミック絶縁層と、前記セラミック絶縁層間に形成されたコンデンサを形成するための誘電体と、前記コンデンサの電極として導電ペーストが充填された前記セラミック絶縁層を貫通するビアが前記誘電体の上下に配置されていることを特徴とするセラミック多層基板。
【請求項３】
前記導体パターンと前記誘電体が、積層された絶縁層の表面に形成されている請求項１に記載のセラミック多層基板
【請求項４】
前記誘電体が、前記ビアを覆うように形成されている請求項１〜３のいずれかに記載のセラミック多層基板。
【請求項５】
前記ビアの直径が１００μｍから２００μｍの請求項１〜３のいずれかに記載のセラミック多層基板。
【請求項６】
前記ビアを有する該絶縁層の厚みが焼成後７０μｍから１３０μｍの請求項１〜３のいずれかに記載のセラミック多層基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多層基板に関し、より詳細には、多層基板のコンデンサを内蔵する技術に関する。
【背景技術】
【０００２】
図４及び図５に、従来のコンデンサ内蔵型多層回路基板の断面図を示す。セラミック基板１に設けた下側導体パターン７に接するように、誘電体３を印刷形成にて設けコンデンサ電極とし、その誘電体３の上部に上側導体パターン６を印刷形成して他方のコンデンサ電極することでコンデンサを形成していた。
【０００３】
また別の方法として、図６に示す技術が開示されている。セラミック基板１に下側導体パターン７を設け、その上にセラミック基板１を重ねる。さらに重ねたセラミック基板１の上に上側導体パターン６を設け、その上側導体パターン６の上にさらにセラミック基板１を重ね積層体を形成する。上側導体パターン６と下側導体パターン７に挟まれたセラミック基板１の持つ誘電率を利用することで上下の導体パターン５と６を電極とするコンデンサを形成する。
【０００４】
さらに別の方法として図７に示す技術が開示されている。セラミック基板１に形成したビアホール５に誘電体材を注入することにより内蔵コンデンサを形成出来る。ビアホール５をコンデンサに利用することで、表層パターンに実装するコンデンサ素子を低減出来るので、基板の実装密度を高めることができる。（例えば、特許文献１参照。）
【特許文献１】特開平８−２２２６５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、図４、図５および図６に示す従来の技術では、基板内蔵コンデンサの電極である上側や下側の導体パターン６、７を印刷で形成しているので、上側や下側の導体パターン６、７を小さくするのは限界がある。また、上側や下側の導体パターン６、７を小さくするほど、印刷精度の関係でパターンサイズのばらつきが生じる。したがって、内蔵コンデンサ容量がばらつくので、小さな容量のコンデンサを作成することは困難である。
【０００６】
また、スクリーン印刷にて下側導体パターン７と上側導体パターン８の２回の印刷工程を必要とするため、印刷工程が複雑になるという問題を有していた。
【０００７】
さらに、図４と図５に示す方法では、セラミック基板１の上面に下側導体パターン７と誘電体３と上側導体パターン６とを三層に形成するため、コンデンサを形成している部分が厚くなり、その上にセラミック基板１を積層すると、コンデンサ部以外との高さの差による基板の歪みが生じるため、焼成後の基板の層間に剥がれが生じ、基板の品質を低下させていた。
【０００８】
また、図７に示すビアホールに誘電体材を注入して内蔵コンデンサを作成する方法では、誘電体の厚みが、従来の印刷形成に比べて厚くなりコンデンサ容量が小さくなってしまう問題を有していた。さらに、多層基板のビアホールは、本来上下層の電気回路を接続するために導電材料が充填されるが、コンデンサ形成のためにビアホールに誘電体材を入れると、同一基板で２種類の材料が混在するため、製造工程が複雑化するという問題があった。
【０００９】
本発明は、基板の歪みが少なく、形状の小さい内蔵のコンデンサを形成することができるセラミック多層基板を提供することを目的とする。
【課題を解決するための手段】
【００１０】
前記従来の課題を解決するために、本発明のセラミック多層基板は、積層されたセラミック絶縁層と、前記絶縁層間に形成された導体パターンと、前記導体パターンに接してコンデンサを形成するための誘電体と、前記コンデンサの電極に前記導体パターンと導電ペーストが充填された前記セラミック絶縁層を貫通するビアとを用いることを特徴としたものである。
【００１１】
さらに、本発明のセラミック多層基板は、積層されたセラミック絶縁層と、前記セラミック絶縁層間に形成されたコンデンサを形成するための誘電体と、前記コンデンサの電極として導電ペーストが充填された前記セラミック絶縁層を貫通するビアが前記誘電体の上下に配置されていることを特徴としたものである。
【発明の効果】
【００１２】
以上のように本発明のセラミック多層基板によれば、コンデンサをビアホール程度の小型のサイズで作ることができるので半導体の各端子の直下に作ることが容易となり、特に１ＧＨＺ以上の高周波領域では、半導体や抵抗など電子素子とコンデンサ間の配線長を短くできるので、損失の無い高性能の高周波回路を構成できる。また、既存の設備を使って製造することができるので、安価で安易に形成することができる。またコンデンサ電極用の上側導体パターンが必要でないため、スクリーンの印刷回数が少なくなり工数の削減が出来る。また、該電極ビアよりも大きな形状の誘電体で前記電極ビアを覆うことにより、積層や印刷などの位置ズレによる電気的短絡を防ぎ品質的に安定したコンデンサ機能を備えることができる。
【発明を実施するための最良の形態】
【００１３】
以下に、本発明のコンデンサ内蔵多層基板の実施の形態を図面とともに詳細に説明する。
【実施例１】
【００１４】
図１は、本発明の実施例１におけるセラミック多層基板の断面図である。なお、図１は多層セラミック基板の内層の一部について、セラミック基板１とセラミック基板１´、電極ビア２、誘電体３、導体パターン４及びビアホール８との関係を模式的に示したものである。なお、電極ビアとは、ビアホールに導電性ペーストを充填したビアをコンデンサ電極として利用するビアである。図１に示すセラミック基板１及びセラミック基板１´は、汎用のグリーンシートを使用する。グリーンシートの材料としては、Ａｌ2Ｏ3−ＳｉＯ2−Ｂ2Ｏ3−ＣａＯ等を混練したものが用いられる。また、セラミック基板１及びセラミック基板１´には、ガラスセラミック基板も含まれる。本実施例で使用したグリーンシートにはハンドリング性、加工性の向上のため、７５μｍ厚のフィルム付きグリーンシートを使用した。
【００１５】
次に、セラミック基板１になるグリーンシートの厚みは焼成後１００μｍになるグリーンシートを使用した。次に、セラミック基板１´になるグリーンシートの厚みは特に制限されるものではないが、焼成後１００μｍになるグリーンシートを使用した。グリーンシートの厚みは一般に２５〜２０００μｍである。
【００１６】
次に、セラミック基板１となるグリーンシートに内蔵コンデンサの電極である電極ビア２となる孔を開ける。コンデンサ容量は、誘電体の誘電率や電極ビアの直径で変わるが、本実施例では、NCパンチ機にて１００μｍ、２００μｍ、３００μｍの３種類の孔を開けた。次に、セラミック基板１´になるグリーンシートにビアホール８となる孔をNCパンチ機にて開ける。孔の大きさは特に制限されるものではないが、本実施例では、直径が１２５μｍの穴を開けた。セラミック基板に形成されるビアホールの大きさは、一般に直径が８０〜５００μｍ、好ましくは直径８０〜３００μｍである。
【００１７】
次に、電極ビア２やビアホール８及び導体パターン４を形成するため導電材料を印刷した。導電材料は、従来公知のものを使用すればよい。例えば、Ａｇ、Ａｇ−Ｐｔ、Ａｇ−Ｐｄ等の各種導電性ペースト等が使用できる。導電性ペーストは、特に限定されるものではなく、例えば、銀粉末と、Ｂ2Ｏ3−ＳｉＯ2−ＢａＯガラス、ＣａＯ−Ｂ2Ｏ3−ＳｉＯ2ガラス、ＣａＯ−Ａｌ2Ｏ3−Ｂ2Ｏ3−ＳｉＯ2ガラス等の硼珪酸系低融点ガラス、有機バインダー及び有機溶剤とを混合し、混練したもの等が用いられる。
【００１８】
次に、電極ビア２を形成する方法としては、グリーンシートの下から吸引をしながら前記導電性ペーストをグリーンシートの上からスクリーン印刷で埋め、加熱硬化する。孔の大きさが３種類混在しているので、１００μｍ、２００μｍ、３００μｍの個々のスクリーンマスクを使用し、各孔の大きさごとにスクリーン印刷にて形成する方法もあるが、生産性が悪い。本実施例では、同一のスクリーンマスクに１００μｍ、２００μｍ、３００μｍの孔を形成し、同時形成を行った。次に、目視にて電極ビア２が導電性ペーストで１００パーセント埋まっているか確認する。その結果を表１に示す。
【００１９】
【表１】
2005311156.tif 000003
【００２０】
表１の結果から分かるように１００μｍ、２００μｍと３００μｍの直径を持つビア孔を混在させた基板では、それぞれのビア孔に導電性ペーストを十分に充填できず、良好なビア形成が出来ない。また、２００μｍと３００μｍの直径を持つビア孔を混在させた基板においても、それぞれのビア孔に導電性ペーストを十分に充填できず、良好なビア形成が出来ない。これは、吸引しながらスクリーン印刷を行う方法では、ビア孔径の差が吸引量の差となるため、導電性ペーストの充填量に差が生じるためと考えられる。また、従来スクリーン印刷による内蔵コンデンサの電極になる導体パターンの形状は直径１００μｍより小さくなると、形状がいびつになり、かすれが発生し良好な形状に出来ない。従って、本願発明のように電極ビアホールの直径を１００〜２００μｍの範囲にすれば、異なる直径のビアホールを同時に一度で印刷形成できる。
【００２１】
次に、電極ビア２の孔の直径を１００μｍと２００μｍとし、基板の厚みを変化させたときの電極ビア２の形成を確認した。グリーンシートは、前記グリーンシート材料を使用し焼成後２５μｍ、４０μｍ、７０μｍ、１００μｍ、１３０μｍの厚みとなるグリーンシートを使用した。次に、グリーンシートに電極ビア２となる孔をNCパンチ機にて１００μｍと２００μｍの２種類を開ける。次に、１００μｍと２００μｍの２種類のサイズの電極ビア２をグリーンシートの下から吸引をしながら同時に前記をグリーンシートの上からスクリーン印刷で埋め、加熱硬化する。次に、目視にて電極ビア２が導電性ペーストで１００パーセント埋まっているか確認する。その結果を表２に示す。
【００２２】
【表２】
2005311156.tif 000004
【００２３】
表２から分かるように、２５μｍ〜１３０μｍ厚みのグリーンシートに直径が１００μｍと２００μｍの電極ビアを同時に印刷形成できることが分かった。
【００２４】
次に、導体パターン４をビアホール８の上に、前記導電性ペーストをスクリーン印刷で形成し、加熱硬化する。また、導体パターン４の厚みは、５〜２０μｍ、好ましくは１０〜１５μｍである。また、５〜２０μｍの厚みは、スクリーン印刷において印刷精度が安定する値でありパターン精度が良い。また、５μｍ以下なら印刷精度のばらつきが多くなりパターンサイズのばらつきが生じる。また、導体パターン４の形成方法には、従来公知の方法を適宜用いることができる。次に、誘電体３を形成するために、電極ビア２の下で導体パターン４の上に、誘電率７６０（１ＭＨｚ、２５℃）の誘電体材料を焼成後厚さ１６μｍとなるようにスクリーン印刷で形成し、加熱硬化する。また、１６μｍは安全を持った値であるが８μｍ程度以下になると絶縁能力が低下し品質的問題が生ずる。また、誘電体３を形成する方法は、特に限定されるものではなく、従来公知の材料や工法を適宜使用することができる。例えば、ＳｉＯ、ＭｇＯ、ＰｂＯ等の誘電体材料をスクリーン印刷法によって所定の面積に塗布して加熱硬化させる方法などが挙げられる。次に、セラミック基板１になるグリーンシートのフィルムを剥がし、積層して脱バインダーを行い焼成した。その結果、２５μｍ、４０μｍ、７０μｍ、１００μｍ、１３０μｍの厚みの異なるグリーンシートに電極ビア２の孔の直径が１００μｍと２００μｍのコンデンサ内蔵基板が作成できた。次に、作成した各基板のコンデンサ容量を測定する。また、この測定した値を分かりやすく電極ビア２の孔の大きさ別に表にした。また、基板厚み別のコンデンサ容量をNo．１からNo．１０の各１０個の測定を行いその結果を表３と表４に示す。尚、表３は電極ビア２の孔の直径が１００μｍの容量値で、表４は電極ビア２の孔の直径が２００μｍの容量値である。
【００２５】
【表３】
2005311156.tif 000005
【００２６】
【表４】
2005311156.tif 000006
【００２７】
表３から分かるように、１００μｍの直径をもつ電極ビアで形成されたコンデンサは、焼成後の基板の厚みが２５μｍであれば、容量不足なものが生じ、良好な形成が出来ない。また、表４からは、２００μｍの直径をもつ電極ビアで構成されたコンデンサは、焼成後の基板厚みが２５μｍの場合は、全てが不良であり、基板の厚みが４０μｍの場合でも、容量不足なものが生じ、良好な形成が出来ないことを示す。
【００２８】
この容量不足は、基板の厚みに比べて電極ビア２の孔の直径が大きいため、電極ビア２に埋めた導電性ペーストを保持する力が弱いためである。さらに、グリーンシートの厚みが薄くなると、グリーンシートの厚みに比べてフィルムの厚みの方が厚くなる為、グリーンシートからフィルムを剥がす時に、電極ビア２に埋めた導電性ペーストの一部がフィルムによって剥ぎ取られるため、電極ビア２の導電性ペーストと誘電体３との接続不良が生じる。従って、１００μｍと２００μｍの直径をもつ電極ビアからなるコンデンサが混在したセラミック基板は、焼成後７０μｍ以上となる基板厚みが必要である。
【００２９】
また、電極の面積と、真空中の誘電率と、誘電体の比誘電率と、誘電体の厚みを用いてコンデンサの容量を計算する一般公式が知られている。電極ビア２の孔の直径が１００μｍと２００μｍであるコンデンサにその一般公式を適用し、その理論値と実測値とを比較した結果を表５に示す。
【００３０】
【表５】
2005311156.tif 000007
【００３１】
表３と表５あるいは、表４と表５を比較すると、理論値よりも実測値の方がわずかに高い傾向を示した。これは、電極ビア２やビアホール８が上下層の導体パターンを押し当てて導通しているため、その部分の誘電体３が押されて誘電体３の厚みが薄くなったことから容量が高くなったためと思われる。この押されて薄くなった誘電体の厚みは、従来の内蔵コンデンサの場合より、約２μｍ程度であった。従って、設計を行う場合は、この厚みの変化を考慮して（２μｍ小さくなること）を考慮して補正を行い設計することが好ましい。これらの補正を行えば、実用上十分な内蔵コンデンサを有するセラミック基板が得ることが出来る。
【実施例２】
【００３２】
図２は、本発明の他の実施例２における誘電体３を電極ビア２で挟んだ時のコンデンサ内蔵型多層セラミック基板の断面である。なお、実施例１と重複する説明は省略する。図２に示すように、下側のセラミック基板１となるグリーンシートに孔を開けて導体材料を充填して形成した電極ビア２の上に、誘電体３の形成を行う。次に、上側のセラミック基板１となるグリーンシートに孔を開けて導体材料を充填して電極ビア２を形成する。次に、下側のセラミック基板１となる誘電体３を形成しているグリーンシートの上に上側のセラミック基板１となるグリーンシートを重ねて積層、焼成することにより内蔵コンデンサを有するセラミック基板が得られる。
【実施例３】
【００３３】
図３は、本発明の他の実施例３における表面層で形成した時のコンデンサ内蔵型多層セラミック基板の断面図である。なお、実施例１と重複する説明は省略する。
図３に示すように、セラミック基板１となるグリーンシートに孔を開けて導体材料を充填して電極ビア２を形成する。次に積層、焼成を行ったセラミック基板１の電極ビア２の上に、誘電体３をスクリーン印刷にて形成を行い、誘電体３の上に導体パターン４をスクリーン印刷にて形成することよりコンデンサを有するセラミック基板が得られる。
【産業上の利用可能性】
【００３４】
本発明にかかるコンデンサ内蔵多層基板は、ビアホール程度の小型の内蔵コンデンサを有しているので、半導体の端子の直下にコンデンサを搭載したい高周波用電子部品の用途に有用である。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施例１における多層基板の断面図
【図２】本発明の実施例２における誘電体を電極ビアで挟んだ時の多層基板の断面図
【図３】本発明の実施例３における表面層で形成した時の多層基板の断面図
【図４】従来の内蔵コンデンサの基板断面図
【図５】従来の内蔵コンデンサの基板断面図
【図６】従来の絶縁層の誘電体で形成した内蔵コンデンサの基板断面図
【図７】従来のビアホール誘電体充填形状の基板断面図
【符号の説明】
【００３６】
１  セラミック基板
１´  セラミック基板
２  電極ビア
３  誘電体
４  導体パターン
５  誘電体充填のビアホール
６  上側導体パターン
７  下側導体パターン
８  ビアホール
【図１】
2005311156.tif 000008
【図２】
2005311156.tif 000009
【図３】
2005311156.tif 000010
【図４】
2005311156.tif 000011
【図５】
2005311156.tif 000012
【図６】
2005311156.tif 000013
【図７】
2005311156.tif 000014