(57)【要約】【課題】  半導体基板上に形成された素子間への埋め込み特性に優れた層間絶縁膜を備えた半導体装置を提供する。【解決手段】  半導体基板(1)上に形成された積層ゲート電極(1〜7)と、半導体基板(1)上に、積層ゲート電極(1〜7)間を埋め込むように形成された層間絶縁膜(10A)とを備えた半導体装置であって、層間絶縁膜(10A)中の不純物濃度が、膜厚方向において不均一である。【選択図】  図２
2005311318.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された複数の素子と、
前記半導体基板上に、前記複数の素子間を埋め込むように形成された層間絶縁膜とを備えた半導体装置であって、
前記層間絶縁膜中の不純物濃度が、膜厚方向において不均一であることを特徴とする半導体装置。
【請求項２】
前記層間絶縁膜は、ボロン及びリンのうちの少なくとも一つを不純物として含んでいることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記層間絶縁膜における前記半導体基板に近傍する領域中の不純物濃度が、前記層間絶縁膜中の平均不純物濃度よりも高いことを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記層間絶縁膜における前記半導体基板に近傍する領域中の不純物濃度が、前記平均不純物濃度よりも１０％以上は高い範囲であって、且つ、前記平均不純物濃度よりも２０％は超えない範囲であることを特徴とする請求項３に記載の半導体装置。
【請求項５】
複数の素子を備えた半導体基板を内部に保持するチャンバー内に、複数の材料ガスを導入して、前記複数の素子間を埋め込むように層間絶縁膜を形成する半導体製造装置であって、
前記複数の材料ガスの流量を制御する流量制御機構と、
前記複数の材料ガスの流量又は前記層間絶縁膜の成膜中における前記チャンバー内の雰囲気をモニターするモニタリング機構とを備えていることを特徴とする半導体製造装置。
【請求項６】
前記チャンバー内の雰囲気をモニターする前記モニタリング機構は、残留ガス分析装置であることを特徴とする請求項５に記載の半導体製造装置。
【請求項７】
前記モニタリング機構によってモニターされた前記複数の材料ガスの流量の挙動又は前記モニタリング機構によってモニターされた前記チャンバー内の雰囲気の変化が、前記層間絶縁膜の所望の不純物濃度プロファイルと一致しないときに、前記層間絶縁膜の形成を中止するプロセス中止機構をさらに備えることを特徴とする請求項５に記載の半導体製造装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及び半導体製造装置に関し、特に、半導体基板上に形成されるトランジスタ、抵抗、及び容量等の素子とその上方に形成される金属配線との層間を構成する、ＣＶＤ（Chemical  Vapor Deposition：化学的気相堆積）法によって形成されたボロン及びリン等の不純物を含んだ絶縁膜を備えた半導体装置及びその半導体装置の製造装置に関する。
【背景技術】
【０００２】
マイクロプロセッサー及びメモリー等の半導体装置では、集積度が向上するにつれて、個々の素子の寸法は益々微細化され、その結果、個々の素子間隔も小さくなってきている。一般に、半導体装置においては、半導体基板上に形成されたトランジスタ等が存在する領域と、その上方に形成される配線層との間に、絶縁膜層が形成されている。特に、トランジスタと配線層との間の領域に形成される膜はＰＭＤ（Pre Metal Dielectric）膜と呼ばれ、ＰＭＤ膜は一般的にボロン又はリン等の不純物を含んだ絶縁膜である。このＰＭＤ膜は、半導体基板上に形成された素子間を埋め込む膜として機能している。
【０００３】
素子の微細化が進展するに従って、ＰＭＤ膜によって埋め込まなければならない素子間の寸法の微細化も進んでいることが原因となって、素子間で埋め込み不良が発生している。半導体基板上に形成された活性化領域（例えばソース・ドレイン領域）と配線との間で電気的なコンタクトを取る目的で、ＰＭＤ膜にスルーホールを形成する必要があるが、素子間の埋め込み不良が発生すると、例えば、スルーホールが半導体基板まで到達せずに、エッチングが途中で終了してしまうというエッチングストップ現象が生じる等、スルーホールを形成する際のエッチングに悪影響が生じる。
【０００４】
素子間における埋め込み不良を解消することを目的として、ＰＭＤ膜の流動性を向上させることにより、ＰＭＤ膜の素子間への埋め込み特性を良化させる半導体装置の製造方法が従来から種々提案されている（例えば特許文献１参照）。例えば、ＰＭＤ膜に含まれるボロン又はリン等の不純物の膜中における含有量を上昇させることにより、ＰＭＤ膜の流動性を向上させる方法が提案されている。また、ＰＭＤ膜の成膜条件として、例えば５．３２×１０4 Ｐａ（４００Ｔｏｒｒ）以上の圧力条件、又は５００℃以上のウエーハ温度条件を採用することにより、ＰＭＤ膜の流動性を向上させる方法が提案されている。さらには、ＰＭＤ膜を成膜した後の熱処理工程において、８５０℃以上の温度にて熱処理を行なうことにより、ＰＭＤ膜の流動性を向上させる方法が提案されている。これらの従来の各半導体装置の製造方法は、それぞれ単独に実施することによっても素子間への埋め込み特性は良化するが、各半導体装置の製造方法を併用して実施することによって素子間への埋め込み特性は一層良化することになる。
【特許文献１】特開２０００−１５０６３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、前述した従来の各半導体装置の製造方法を採用すると、素子間への埋め込み特性が向上することにより、従来から使用している半導体製造装置を引き続き使用することは可能であるが、半導体装置の製造プロセス上の制約によっては、これらの従来の各方法を採用できない場合もある。例えば、成膜温度の高温化、又は熱処理工程における高温化は、トランジスタの活性化領域における不純物濃度に影響を与えることになり、半導体装置の特性劣化につながる。また、ＰＭＤ膜に含まれる不純物の膜中における含有濃度を上昇させることは、不純物の析出の問題を招くので、含有濃度を余り上昇させることはできない。
【０００６】
また、半導体装置の特性に影響を与えることはないが、前述した高圧力条件下におけるＰＭＤ膜の成膜は、成膜レートとトレードオフの関係にあるので、スループットの低下を招くことになる。このため、生産性が低下して、ＣｏＯ（コストオブオーナーシップ）の上昇を招いている。
【０００７】
さらに、素子と素子との間隔が１００ｎｍ以下になる１３０ｎｍ以降のテクノロジー・ノード（Technology Node）の場合には、前述した従来の各半導体装置の製造方法を採用しても、従来から使用している半導体製造装置を引き続き使用することは不可能である。
【０００８】
以上のように、ボロン又はリン等の不純物を含んだＰＭＤ膜を成膜する従来のいずれの半導体装置の製造方法を採用する場合であっても、素子間への埋め込み特性の改善（良化）を図ることは可能である一方で、トランジスタ特性等の電気特性の劣化、又は半導体製造装置の生産性の低下などの悪影響が生じることになる。このため、従来の半導体装置の製造方法及び従来の半導体製造装置では、トランジスタ特性又は半導体製造装置の生産性等のパフォーマンスが十分発揮されていないという問題があった。
【０００９】
前記に鑑み、本発明の目的は、半導体基板上に形成された素子間への埋め込み特性に優れた層間絶縁膜を備えた半導体装置、及び半導体基板上に形成された素子間への埋め込み特性に優れた層間絶縁膜を製造する半導体製造装置を提供することである。
【課題を解決するための手段】
【００１０】
前記の目的を達成するために、本願発明者らは種々の検討を行なった。一般的に、ボロン又はリン等の不純物を含んだ絶縁膜をＰＭＤ膜として用いる場合、ＰＭＤ膜の素子間への埋め込み特性は、ＰＭＤ膜における不純物濃度、ＰＭＤ膜の成膜時におけるウエーハ温度、又はＰＭＤ膜の成膜時における圧力に関係しており、ＰＭＤ膜における不純物濃度の高濃度化、ＰＭＤ膜の成膜時におけるウェーハ温度の高温度化、又はＰＭＤ膜の成膜時における圧力の高圧力化により、ＰＭＤ膜の素子間への埋め込み特性が良化することが知られているが、本願発明者らは、以下の知見を見出した。すなわち、ＰＭＤ膜を形成するための材料ガスと半導体基板表面との反応性を低下させることによって、成膜中におけるＰＭＤ膜の流動性が向上することを見出した。具体的には、材料ガスと半導体基板表面との反応性を低下させる、つまり、未反応の材料ガスを多量に発生させ、多数の未反応の材料ガスをＰＭＤ膜中に含ませることにより、成膜中において膜の流動性が損なわれることがないので、ＰＭＤ膜の素子間への良好な埋め込み特性が実現されることを見出した。また、ＰＭＤ膜が成膜された後に、埋め込み特性を更に良化させる目的で、窒素、酸素又はこれらの混合ガスよりなる雰囲気中で熱処理が行なわれるが、本願発明者らは、本熱処理においても、ＰＭＤ膜中に未反応の材料ガスを存在させることにより、ＰＭＤ膜の素子間への良好な埋め込み特性が実現されることを見出したのである。
【００１１】
本発明は、前記の知見に基づいてなされたものであり、具体的には、本発明に係る半導体装置は、半導体基板上に形成された複数の素子と、半導体基板上に、複数の素子間を埋め込むように形成された層間絶縁膜とを備えた半導体装置であって、層間絶縁膜中の不純物濃度が、膜厚方向において不均一であることを特徴とする。
【００１２】
本発明に係る半導体装置によると、層間絶縁膜中の不純物濃度は、膜厚方向において不均一である、すなわち、濃度勾配を有していることから、成膜中では未反応の材料ガスが発生し、膜中に未反応の材料ガスが含まれることになる。このため、成膜中、さらにはその後熱処理において、層間絶縁膜自体の流動性が損なわれないので、素子間への良好な埋め込み特性を有する層間絶縁膜を備えた半導体装置を実現することができる。また、流動性が損なわれないことから、層間絶縁膜の平坦性も優れているので、グローバル段差を緩和するために行なう、層間絶縁膜形成後のＣＭＰ（Chemical  Mechanical  Polishing：化学的機械的研磨）の処理時間を短縮でき、ＣＭＰ装置の生産性を向上させることができる。
【００１３】
本発明に係る半導体装置において、層間絶縁膜は、ボロン及びリンのうちの少なくとも一つを不純物として含んでいることが好ましい。
【００１４】
このようにすると、成膜中の層間絶縁膜自体の流動性が向上するので、層間絶縁膜の素子間への埋め込み特性が向上する。
【００１５】
本発明に係る半導体装置において、層間絶縁膜における半導体基板に近傍する領域中の不純物濃度が、層間絶縁膜中の平均不純物濃度よりも高いことが好ましい。
【００１６】
この構成によると、成膜初期における層間絶縁膜自体の流動性が一層向上するので、素子間へのより良好な埋め込み特性を有する層間絶縁膜を備えた半導体装置を実現することができる。
【００１７】
本発明に係る半導体装置において、層間絶縁膜における半導体基板に近傍する領域中の不純物濃度が、平均不純物濃度よりも１０％以上は高い範囲であって、且つ、平均不純物濃度よりも２０％は超えない範囲であることが好ましい。
【００１８】
この構成によると、素子間への良好な埋め込み特性を有する層間絶縁膜を確実に実現することができる。
【００１９】
本発明に係る半導体製造装置は、複数の素子を備えた半導体基板を内部に保持するチャンバー内に、複数の材料ガスを導入して、複数の素子間を埋め込むように層間絶縁膜を形成する半導体製造装置であって、複数の材料ガスの流量を制御する流量制御機構と、複数の材料ガスの流量又は層間絶縁膜の成膜中におけるチャンバー内の雰囲気をモニターするモニタリング機構とを備えていることを特徴とする。
【００２０】
本発明に係る半導体製造装置によると、流量制御機構及びモニタリング機構によって、成膜中に未反応の材料ガスを発生させて、膜中に未反応の材料ガスを含ませることができる。このため、成膜中、さらにはその後熱処理において、層間絶縁膜自体の流動性が損なわれないので、素子間への良好な埋め込み特性を有する層間絶縁膜を備えた半導体装置を製造可能な半導体製造装置を実現できる。また、本発明に係る半導体製造装置は、これまでの半導体製造装置をそのまま利用可能な構成であるので、大きな追加投資をする必要がなく、半導体製造ラインを継続して使用することができる。さらに、流動性が損なわれないことから、層間絶縁膜の平坦性も優れるので、グローバル段差を緩和するために行なう、層間絶縁膜形成後のＣＭＰの処理時間を短縮でき、ＣＭＰ装置の生産性が向上する。
【００２１】
本発明に係る半導体製造装置において、チャンバー内の雰囲気をモニターするモニタリング機構は、残留ガス分析装置（ＲＧＡ）であることが好ましい。
【００２２】
本発明に係る半導体製造装置において、モニタリング機構によってモニターされた複数の材料ガスの流量の挙動又はモニタリング機構によってモニターされたチャンバー内の雰囲気の変化が、層間絶縁膜の所望の不純物濃度プロファイルと一致しないときに、層間絶縁膜の形成を中止するプロセス中止機構をさらに備えることが好ましい。
【発明の効果】
【００２３】
本発明に係る半導体装置によると、層間絶縁膜中の不純物濃度は、膜厚方向において不均一である、すなわち、濃度勾配を有していることから、成膜中では未反応の材料ガスが発生し、膜中に未反応の材料ガスが含まれることになる。このため、成膜中、さらにはその後熱処理において、層間絶縁膜自体の流動性が損なわれないので、素子間への良好な埋め込み特性を有する層間絶縁膜を備えた半導体装置を実現することができる。また、流動性が損なわれないことから、層間絶縁膜の平坦性も優れているので、グローバル段差を緩和するために行なう、層間絶縁膜形成後のＣＭＰ（Chemical  Mechanical  Polishing：化学的機械的研磨）の処理時間を短縮でき、ＣＭＰ装置の生産性が向上する。また、本発明に係る半導体製造装置によると、これまでの半導体製造装置をそのまま利用可能にし、大きな追加投資をする必要がなく、半導体製造ラインを継続して使用することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の一実施形態に係る半導体装置及び半導体製造装置ついて、図面を参照しながら説明する。
【００２５】
まず、本発明の一実施形態に係る半導体装置について、図１〜図５を参照しながら説明する。
【００２６】
図１は、本発明の一実施形態に係る半導体装置の構造を示す要部断面図である。
【００２７】
図１に示すように、シリコンよりなる半導体基板１における素子形成領域上には、ポリシリコン膜（電極）２、窒化チタン（ＴｉＮ）膜３、タングステン（Ｗ）膜４、窒化チタン（ＴｉＮ）膜５、シリコン窒化（ＳｉＮ）膜６、及びＳｉＯＮ膜７が下から順に積層されてなる積層ゲート電極が形成されており、隣り合う積層ゲート電極間には溝部１ａが存在している。また、半導体基板１上には、溝部１ａの側壁部及び底部並びに積層ゲート電極の上面に沿うように、溝部１ｂを有する酸化防止膜８が形成されており、該酸化防止膜８の上には、溝部１ｂの側壁部及び底部に沿うように、溝部１ｃを有するシリコン窒化膜９がスペーサー膜として形成されている。また、シリコン窒化膜９の上には、溝部１ｃを埋め込むように、ＢＰＳＧ（Boron-Phosphoresce Silicate glass）膜よりなるＰＭＤ膜１０Ａが層間絶縁膜として形成されている。なお、図示していないが、ＰＭＤ膜１０Ａの上には、金属配線層が形成されている。
【００２８】
本発明の一実施形態に係る半導体装置では、前述したＰＭＤ膜１０Ａの積層ゲート電極間への埋め込み特性が優れている点に特徴があり、以下では、本発明の一実施形態におけるＰＭＤ膜１０Ａについて、具体的に説明する。
【００２９】
まず、本発明の一実施形態におけるＰＭＤ膜１０Ａの埋め込み特性を評価する目的で、ＰＭＤ膜１０Ａの埋め込み特性評価用のＴＥＧを用いて評価を行なった。また、本発明の一実施形態におけるＰＭＤ膜１０Ａの埋め込み特性の評価と比較するために、従来のＰＭＤ膜１０Ｂ（図３参照）の埋め込み特性評価用のＴＥＧを用いた評価も併せて行なった。
【００３０】
図２は、図１に示したＰＭＤ膜１０Ａの埋め込み特性評価用のＴＥＧの断面ＳＥＭ写真であり、具体的には、ＰＭＤ膜１０Ａまで成膜された評価用のＴＥＧの断面ＳＥＭ写真である。なお、本評価用のＴＥＧは、トランジスタのゲート構造に模して形成されており、その構造はポリメタルゲート構造である。また、図３は、従来のＰＭＤ膜１０Ｂの埋め込み特性評価用のＴＥＧの断面ＳＥＭ写真であり、本発明の一実施形態におけるＰＭＤ膜１０Ａと従来のＰＭＤ膜１０Ｂとが異なる以外は、図３と図２とは共通するので、その共通部分には同一の符号を付し、その説明は繰り返さない。
【００３１】
図２に示すＰＭＤ膜１０Ａの埋め込み特性評価用のＴＥＧは以下の構成を有する。すなわち、シリコンよりなる半導体基板１における素子形成領域上には、膜厚７０ｎｍのポリシリコン膜（電極）２、膜厚１５ｎｍの窒化チタン（ＴｉＮ）膜３、膜厚１００ｎｍのタングステン（Ｗ）膜４、膜厚１５ｎｍの窒化チタン（ＴｉＮ）膜５、膜厚１００ｎｍのシリコン窒化（ＳｉＮ）膜６、及び膜厚５０ｎｍのＳｉＯＮ膜７が下から順に積層されてなる積層ゲート電極が形成されており、隣り合う積層ゲート電極間には溝部１ａが形成されている。なお、積層ゲート電極の形成は、半導体基板１上に、ポリシリコン膜２、窒化チタン膜３、タングステン膜４、窒化チタン膜５、シリコン窒化膜６、及びＳｉＯＮ膜７を下から順に堆積した後、レジストパターンニング及びドライエッチングを行なうことによって形成されるが、レジストパターンニング及びドライエッチングについては本発明の特徴とは関係ないので、ここではその説明を省略する。
【００３２】
また、半導体基板１上には、積層ゲート電極を構成するタングステン膜４の酸化を防止する目的で、溝部１ａの側壁部及び底部並びに積層ゲート電極の上面に沿うように、溝部１ｂを有する膜厚２０ｎｍ程度の酸化防止膜８が形成されている。ここで、酸化防止膜８は、後述するＰＭＤ膜１０Ａの成膜がＬＰ−ＣＶＤ法によって行なわるので、巻き込み酸化によって積層ゲート電極を構成するタングステン膜４が酸化されることを防止するために形成されており、該酸化防止膜８は、４００℃以下の成膜温度で成膜できると共にカバレッジの良好な膜として成膜される。
【００３３】
また、酸化防止膜８の上には、溝部１ｂの側壁部及び底部に沿うように、膜厚４０ｎｍのシリコン窒化膜９がＳＡＣ（Self Align Contact）用のスペーサー膜として形成されている。ここで、ＳＡＣ用のスペーサー膜としてシリコン窒化膜９を形成しているのは、近年、テクノロジー・ノードが進展するにしたがって、ＳＡＣ構造が採用されるようになってきているからである。
【００３４】
また、シリコン窒化膜９の上には、ＬＰ−ＣＶＤ法により、溝部１ｃを埋め込むように、ＢＰＳＧ（Boron-Phosphoresce Silicate glass）膜よりなるＰＭＤ膜１０Ａが層間絶縁膜として形成されている。
【００３５】
以上の構造を有する評価用のＴＥＧでは、ＰＭＤ膜１０Ａの埋め込み寸法（深さ）は約７０ｎｍであり、ギャップ間隔は約６０ｎｍである。また、ＰＭＤ膜１０Ａを成膜した後に、ＰＭＤ膜１０Ａの埋め込み特性を良化させる目的で、窒素、酸素、又は水素雰囲気中でアニール処理を行なっている。また、図２に示す断面ＳＥＭ写真を観察する前には、ボイドの発生状況を確認する目的で、デコレーション処理として、例えばＢＨＦ（buffered hydrofluoric acid）溶液（ＨＦ：ＮＨ4Ｆ＝１：１０）を用いて、１０ｓｅｃ間のウェットエッチング処理を施している。なお、ＰＭＤ膜１０Ａの上には、通常、金属配線層が形成されることになる。
【００３６】
図２と図３とを比較すると明らかなように、本発明の一実施形態におけるＢＰＳＧ膜よりなるＰＭＤ膜１０Ａは、従来のＰＭＤ膜１０Ｂと比較して、溝部１ｃへの埋め込み特性が優れていることが分かる。また、従来のＰＭＤ膜１０Ｂには、図３から明らかなように、ボイド１１が形成されている。
【００３７】
また、本発明の一実施形態におけるＢＰＳＧ膜よりなるＰＭＤ膜１０Ａの特徴を明確にするために、ＰＭＤ膜１０Ａにおける深さ方向の不純物濃度プロファイルを評価した。
【００３８】
図４は、本発明の一実施形態におけるＰＭＤ膜１０Ａの成膜時のボロン濃度プロファイル及びリン濃度プロファイルのＳＩＭＳ（Secondary Ion Mass Spectroscopy）評価結果を示す特性図であり、図５は、本発明との比較として、従来におけるＰＭＤ膜１０Ｂの成膜時のボロン濃度プロファイル及びリン濃度プロファイルのＳＩＭＳ評価結果を示す特性図である。
【００３９】
図４及び図５から明らかなように、本発明の一実施形態におけるＰＭＤ膜１０Ａに含まれる成膜時のトータルの不純物量と従来におけるＰＭＤ膜１０Ｂに含まれる成膜時のトータルの不純物量とは、ほとんど差異がなく同一である言っても過言ではない。また、ＳＩＭＳ評価の前に、ＦＴ−ＩＲ（Fourier Transform Infrared Spectroscopy）分析によってボロン及びリンの不純物量を測定した結果についても、本発明の一実施形態におけるＰＭＤ膜１０Ａと従来におけるＰＭＤ膜１０Ｂとの間で顕著な差異を発見することはできなった。すなわち、ＦＴ−ＩＲによって評価したボロン及びリン濃度は、本発明の一実施形態におけるＰＭＤ膜１０Ａ及び従来におけるＰＭＤ膜１０Ｂのいずれの膜においても、４．５ｗｔ％及び６．０ｗｔ％であった。
【００４０】
しかしながら、図４及び図５から明らかなように、本発明の一実施形態における埋め込み特性に優れたＢＰＳＧ膜よりなるＰＭＤ膜１０Ａに含まれるボロン濃度プロファイル及びリン濃度プロファイルには、顕著な特徴が見られた。すなわち、本発明の一実施形態におけるＰＭＤ膜１０Ａ中に含まれるボロン及びリンの濃度は、図４に示すように、膜厚の深さ方向に対して均一ではなく、さらには、成膜初期における膜（ＰＭＤ膜１０Ａにおける半導体基板１（バルク（Ｂｕｌｋ））に近傍する領域に相当する膜）中に含まれるボロン及びリンの濃度は、ＰＭＤ膜１０Ａにおける表面近傍領域の濃度及びＰＭＤ膜１０Ａにおける中間領域の濃度と比べて、高くなっている（図４中の４ａ参照）。具体的には、ＰＭＤ膜１０Ａにおける半導体基板１に近傍する領域中に含まれるボロン及びリンの濃度は、平均不純物濃度よりも１０％以上は高い範囲であって且つ平均不純物濃度よりも２０％は超えない範囲である。
【００４１】
以上のように、本発明の一実施形態におけるＰＭＤ膜１０Ａの特徴は、ＰＭＤ膜１０Ａにおける半導体基板１に近傍する領域中に含まれる不純物濃度が、ＰＭＤ膜１０Ａにおける表面近傍領域及び中間領域中に含まれる不純物濃度よりも高い濃度プロファイルを有していることである。このように、ＰＭＤ膜１０Ａにおける半導体基板１に近傍する領域中に含まれるボロン及びリンの濃度が高いということは、すなわち、成膜中では未反応の材料ガスが多量に発生し、成膜中のＰＭＤ膜１０Ａ自体の流動性が損なわれないことを意味する（なお、ＰＭＤ膜１０Ａの成膜方法については後述する）。このため、成膜中又はその後の熱処理においても流動性が十分確保されるので、溝部１ｃへの良好な埋め込み特性を有するＰＭＤ膜１０Ａを実現することができる。なお、これに対して、従来における成膜初期のＰＭＤ膜１０Ｂには、ＰＭＤ膜１０Ａのような特徴は見られない（図５中の５ａ参照）。また、流動性が損なわれないことから、ＰＭＤ膜１０Ａの平坦性も優れているので、グローバル段差を緩和するために行なう、ＰＭＤ膜１０Ａ形成後のＣＭＰ（Chemical  Mechanical  Polishing：化学的機械的研磨）の処理時間を短縮でき、ＣＭＰ装置の生産性を向上させることができる。
【００４２】
次に、本発明の一実施形態に係る半導体装置の製造方法、及びその製造方法に用いる半導体製造装置、すなわち、本発明の一実施形態におけるＰＭＤ膜１０Ａの成膜に用いる半導体製造装置について説明する。
【００４３】
図６は、本発明の一実施形態に係る半導体製造装置の構成を示す要部断面図であって、具体的にには、図１に示した半導体装置の製造方法を実施するためのＣＶＤ装置の構成を示す要部断面図である。
【００４４】
図６に示すように、ＰＭＤ膜１０Ａが成膜されるウエーハ（半導体基板）１０１を内部に保持するチャンバー１０２には、ウエーハ１０１を加熱するための機構を備えたサセプター１０３が設けられている。ここで、ウエーハ１０１を加熱する方式としては、サセプター１０３内にヒーターを設けた構成を有する抵抗加熱方式、サセプター１０３又はウエーハ１０１をランプを用いて直接加熱する構成を有するランプ加熱方式のいずれの加熱方式を採用した場合であっても、本発明の一実施形態におけるＰＭＤ膜１０Ａの成膜に関して影響はない。
【００４５】
ここでは、チャンバー１０２内にウエーハ１０１を搭載した後に、サセプター１０３上にて所望のウエーハ温度になるようにウエーハ１０１を加熱する。ここで、ウエーハ１０１を加熱している最中のチャンバー１０２内の雰囲気は、真空又は大気のいずれの雰囲気でも構わないが、ＰＭＤ膜１０Ａの成膜が、１．３３×１０4 〜７．９８×１０4 Ｐａ（１００〜６００Ｔｏｒｒ）の範囲の準常圧領域下で行なわれるので、ウエーハ１０１に対する加熱は成膜圧力領域下で行なうことが望ましい。また、ウエーハ１０１に対する加熱温度は４００℃以上であることが望ましい。そこで、本実施形態における図１及び図２に示すＰＭＤ膜１０Ａの成膜は、ウエーハ温度４５０℃、成膜圧力２．６６×１０4 Ｐａ（２００Ｔｏｒｒ）下で行なった。
【００４６】
また、ＰＭＤ膜１０Ａの成膜は準常圧領域下で行なわれるので、チャンバー１０２には、圧力制御を行なうためのスロットルバルブ１０４、メインバルブ１０５、及び真空ポンプ１０６が設置されており、それぞれは真空配管によって接続されている。なお、スロットルバルブ１０４はＰＭＤ膜１０Ａの成膜中の圧力を制御するためのものであり、スロットルバルブとして多種多様な方式のバルブが存在するが、いずれの方式のバルブを用いてもかまわない。
【００４７】
また、チャンバー１０２には、材料ガスをウエーハ１０１上に一様に供給するためのシャワーヘッド１０７が設置されている。シャワーヘッド１０７には、材料ガスを供給するための材料ガス配管１０８が設置されており、該材料ガス配管１０８の上流側には材料ガスの供給を停止するためのバルブ１０９が設置されており、さらに、バルブ１０９の上流側には材料ガスの流量を制御するためのマスフロー１１０（流量制御機構）が設置されている。マスフロー１１０の直近には材料ガスの供給を止めるためのバルブ１０９が設置されている。バルブ１０９は、本発明の特徴と直接的には関係ないが、材料ガスによるパーティクルの低減化、材料ガスの供給の安定化、及び安全対策の一環となる緊急遮断弁として活用される。
【００４８】
また、図６では、材料供給用のマスフロー１１０は、３系統しか示されていないが、必要な材料ガスの種類に応じて、マスフロー１１０の系統を増設することは問題ない。また、本発明の一実施形態においては、マスフロー１１０の制御性及び応答性が重要な要因となるので、マスフロー１１０には、実流量、制御信号、及びバルブ１０９の開閉を示す信号をモニタリングするためのロギングシステム（データーロガー）１１１（モニタリング機構）がさらに設置されている。これにより、ウエーハ枚葉での状態管理を行なうことができるので、異常成膜を早期に察知して、異常に成膜されたウエーハを選別することができると共に、半導体製造装置の異常を早期に検出することができる。ロギングシステム１１１を設置する目的と同様の目的で、チャンバー１０２には、チャンバー１０２内のガス分圧をモニタリングするための残留ガス分析装置（ＲＧＡ：Residual Gas Analyzers ）１１２（モニタリング機構）が設置されている。これにより、成膜初期時におけるチャンバー１０２内の雰囲気を制御することが可能となるので、その制御情報をマスフロー１１０にフィードバックすることにより、ＰＭＤ膜１０Ａにおける半導体基板１に近傍する領域中の不純物濃度が高くなるように制御することができる。
【００４９】
また、成膜中のＰＭＤ膜の不純物濃度が所望の値になるように設定された不純物濃度プロファイルと、モニタリング機構（ロギングシステム１１１、残留ガス分析装置１１２）によってモニタリングされた実流量の挙動又はチャンバー１０２内のガス雰囲気変化とが一致しない場合に、材料ガス等などの供給を止めて成膜プロセスを止める機構が設置されている。すなわち、マスフロー１１０によって一致しないと判断されると、バルブ１０９が閉状態となり、流量がゼロとなる。これにより、成膜プロセスが止まる。
【００５０】
なお、前述したロギングシステム１１１及び残留ガス分析装置１１２は、ＰＭＤ膜１０Ａにおける半導体基板１に近傍する領域中に含まれる不純物濃度をコントロールする目的で設置されているので、ＰＭＤ膜１０Ａにおける半導体基板１に近傍する領域中に含まれる不純物濃度を制御するためには必要となる構成要素であるが、マスフロー１１０が高性能であり、成膜プログラムの応答時間及び制御性が非常に優れている場合には、ロギングシステム１１１及び残留ガス分析装置１１２のモニタリング機構を必ずしも設置しなくてもよい場合がある。しかしながら、今後、ウエーハ１０１の大口径化が進んで、ウエーハ枚葉での管理が必要となってくる場合には、ロギングシステム１１１及び残留ガス分析装置１１２のモニタリング機構を設けることが必要になってくる。
【００５１】
次に、本発明の一実施形態におけるＰＭＤ膜１０Ａについて、半導体基板１に近傍する領域中に含まれる不純物濃度が高くなるように、ＰＭＤ膜１０Ａを成膜する方法について説明する。
【００５２】
図７は、本発明の一実施形態におけるＰＭＤ膜１０Ａを成膜するための材料ガスフローについての模式図を示している。なお、図７において、横軸は時間であり、縦軸は各材料ガスの流量である。
【００５３】
まず、第１のステップ（step 1)では、ウエーハ１０１をチャンバー１０２内に設置させた後に、所望のウエーハ温度になるまでウエーハ１０１を加熱する。また、第１のステップでは、チャンバー１０２内に、所望の圧力を有するように制御された材料ガスが導入されるが、例えば、圧力が２．６６×１０4 Ｐａ（２００Ｔｏｒｒ）になるように圧力制御されたＴＥＯＳガスを、流量５×１０-1 ｌ／ｍｉｎ（５００ｓｃｃｍ）にてチャンバー１０２内に流す。そして、加熱されたウエーハ１０２が所望のウエーハ温度である４５０℃に到達すると、第２のステップに進む。
【００５４】
次に、第２のステップ（step 2)では、膜中に不純物としてボロンをドーピングする目的で、ＴＥＢガスを流量１．６×１０-1 ｌ／ｍｉｎ（１６０ｓｃｃｍ）にてチャンバー１０２内に流す。但し、ここでは、ＰＭＤ膜１０Ａにおける半導体基板１に近傍する領域中に含まれるボロンの濃度を、ＰＭＤ膜１０Ａの表面近傍領域又は中間領域に含まれるボロンの濃度よりも高くする目的で、ＴＥＢガスを流すと同時にオーバーシュートが起きるようなガスフローとなるようにＴＥＢガスのマスフローを制御する。また、第２のステップではＴＥＢガスを流し、後述する第３のステップ(step 3)にてはじめてＴＥＰＯガス及びＯ3 ガスを流すようにしている理由は、ＴＥＢガスのマスフローの制御性が悪いという点、さらには、第３のステップにてＴＥＰＯガスとＯ3 ガスとを流したときに、ドーパントであるボロンがＴＥＰＯガス及びＴＥＯＳガスと反応することにより、ＰＭＤ膜１０Ａにおける半導体基板１に近傍する領域中に含まれるボロンの濃度が低くなるという点を考慮して、ＴＥＰＯガス及びＯ3 ガスを流すタイミングよりも少し前にＴＥＢガスを流すようにしている。具体的に、第２のステップに必要な時間については、チャンバー１０２の大きさ、及び導入される各ガスの流量にも左右されるが、およそ２０ｓｅｃ程度必要である。
【００５５】
次に、第３のステップでは、ＴＥＰＯガス（流量：１×１０-1 ｌ／ｍｉｎ（１００ｓｃｃｍ）程度）と酸化剤であるＯ3 ガス（流量：５  ｌ／ｍｉｎ（５０００ｓｃｃｍ））とをチャンバー１０２内に流す。ここで、ＴＥＰＯガスについても、前述したＴＥＢガスと同様の理由で、ＴＥＰＯガスを流すと同時にオーバーシュートが起きるようなガスフローとなるようにＴＥＰＯガスのマスフローを制御する。一方、Ｏ3 ガスは酸化剤であるので、ＴＥＰＯガスのようにオーバーシュートさせる必要はない。次に、第４のステップ(step 4)では、所望の膜厚が得られるように、第４のステップに要する時間を調整して、第３のステップにて安定したガス流量を保持する。
【００５６】
最後に、第５のステップ(step 5)では、ウエーハ１０１をチャンバー１０２内から取り出せる状態とするために、ＴＥＢガス、ＴＥＯＳガス及びＴＥＰＯガスをチャンバー１０２内から取り除く。  以上において、ＴＥＢガス、ＴＥＯＳガス、ＴＥＰＯガス及びＯ3 ガスの流量の値については、ＰＭＤ膜１０Ａ中に含まれるボロン及びリン濃度が所望の濃度になるように制御する必要があることから、代表的な数値を用いて説明している。また、本発明の一実施形態におけるＰＭＤ膜１０Ａが有する所望の不純物濃度は、ボロンが４．０ｗｔ％、リンが６．０ｗｔ％である。この場合に、図４に示した不純物濃度プロファイルを実現するためには、ＰＭＤ膜１０Ａにおける半導体基板１に近傍する領域の成膜の際に、ＴＥＢガス及びＴＥＰＯガスの供給をオーバーシュートさせることが必要である。これにより、ＰＭＤ膜１０Ａにおける半導体基板１に近傍する領域の成膜中に、未反応の材料ガスが多量に発生し、膜中に多数の未反応材料ガスが含まれることになるので、成膜中においても膜の流動性が損なわれることがない。その結果、溝部１ｃへの優れた埋め込み特性を有するＰＭＤ膜１０Ａを実現することができる。また、流動性が損なわれないことから、ＰＭＤ膜１０Ａの平坦性も優れているので、グローバル段差を緩和するために行なう、ＰＭＤ膜１０Ａ形成後のＣＭＰ（Chemical  Mechanical  Polishing：化学的機械的研磨）の処理時間を短縮でき、ＣＭＰ装置の生産性を向上させることができる。
【００５７】
また、ＰＭＤ膜１０Ａにおける半導体基板１に近傍する領域に含まれる不純物が所望の不純物濃度プロファイルを有しているか否かの評価は、通常、前述した全てのステップが実行されてＰＭＤ膜１０Ａが成膜された状態であって且つ非破壊で、インライン検査によって行なわれ、それ以外の評価方法はない。しかしながら、本発明の一実施形態に係る半導体製造装置は、ロギングシステム１１１及び残留ガス分析装置１１２を備えていることにより、ロギングシステム１１１によってマスフロー１１０の実流量を示す信号を検出すると共に残留ガス分析装置１１２によってチャンバー１０２内の成膜雰囲気を分析するので、ＰＭＤ膜１０Ａが所望の濃度プロファイルを有しているかどうかを明確に評価することができる。なお、近年、マスフロー１１０のデジタル化により、マスフロー１１０の状態を制御系に直接取り込むことができる場合もあるので、この場合には、本実施形態においてロギングシステム１１１を特に設ける必要はない。
【００５８】
以上で説明したように、ＢＰＳＧ膜よりなるＰＭＤ膜を素子間に埋め込む場合に、優れた埋め込み特性を実現するためには、ＰＭＤ膜における半導体基板に近傍する領域中に含まれる不純物濃度を、ＰＭＤ膜における表面近傍領域又は中間領域中に含まれる不純物濃度よりも高くすることが重要である。
【産業上の利用可能性】
【００５９】
本発明に係る半導体装置及びその製造装置は、半導体装置の微細化の進展によって高アスペクト比を有する溝部（凹部）に絶縁膜を埋め込む場合に有用である。
【図面の簡単な説明】
【００６０】
【図１】本発明の一実施形態に係る半導体装置の構造を示す要部断面図である。
【図２】本発明の一実施形態におけるＰＭＤ膜の埋め込み特性評価用ＴＥＧの断面ＳＥＭ写真である。
【図３】本発明の一実施形態における比較として用いた従来のＰＭＤ膜の埋め込み特性評価用ＴＥＧの断面ＳＥＭ写真である。
【図４】本発明の一実施形態におけるＰＭＤ膜を成膜した時に膜中に含まれるボロン及びリンの濃度プロファイルのＳＩＭＳ評価結果を示す特性図である。
【図５】本発明の一実施形態における比較として用いた従来のＰＭＤ膜を成膜した時に膜中に含まれるボロン及びリンの濃度プロファイルのＳＩＭＳ評価結果を示す特性図である。
【図６】本発明の一実施形態に係る半導体製造装置の構成を示す概念図である。
【図７】本発明の一実施形態におけるＰＭＤ膜の成膜条件における時間とガス流量との関係図である。
【符号の説明】
【００６１】
１  半導体基板
１ａ、１ｂ、１ｃ  溝部
２  ポリシリコン膜
３  窒化チタン（ＴｉＮ）膜
４  タングステン（Ｗ）膜
５  窒化チタン（ＴｉＮ）膜
６  シリコン窒化（ＳｉＮ）膜
７  ＳｉＯＮ膜
８  酸化防止膜
９  シリコン窒化膜
１０Ａ、１０Ｂ  ＰＭＤ膜（ＢＰＳＧ膜）
１０１  半導体基板（ウエーハ）
１０２  成膜チャンバー
１０３  サセプター
１０４  スロットルバルブ
１０５  メインバルブ
１０６  真空ポンプ
１０７  シャワーヘッド
１０８  ガス配管
１０９  バルブ
１１０  マスフロー（流量制御機構）
１１１  ロギングシステム（モニタリング機構）
１１２  残留ガス分析装置（ＲＧＡ）
【図１】
2005311318.tif 000003
【図２】
2005311318.tif 000004
【図３】
2005311318.tif 000005
【図４】
2005311318.tif 000006
【図５】
2005311318.tif 000007
【図６】
2005311318.tif 000008
【図７】
2005311318.tif 000009