(57)【要約】【課題】  三層レジスト法における中間膜のアッシング耐性を良好にする。【解決手段】  三層のレジスト膜２２５の中間膜２２２を、３００℃以下の温度で、Ｓｉ（ＯＲ１）（ＯＲ２）（ＯＲ３）（ＯＲ４）を用いた化学気相成長法により形成する。ここで、Ｒ１、Ｒ２、Ｒ３、Ｒ４は、それぞれ独立して炭素含有基または水素原子を表す。ただし、Ｒ１〜Ｒ４のすべてが水素原子である場合は含まない。【選択図】  図１
2005311350.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に形成された被エッチング膜上に絶縁膜を形成する工程と、
前記絶縁膜上に、３００℃以下の温度で、下記一般式（１）で表される化合物を用いた化学気相成長法により中間膜を形成する工程と、
前記中間膜上にレジスト膜を形成する工程と、
前記絶縁膜、前記中間膜、および前記レジスト膜を用いて前記被エッチング膜のエッチングを行う工程と、
を含むことを特徴とする半導体装置の製造方法。
【化１】
2005311350.tif 000004
（Ｒ１、Ｒ２、Ｒ３、Ｒ４は、それぞれ独立して炭素含有基または水素原子を表す。ただし、Ｒ１〜Ｒ４のすべてが水素原子である場合は含まない。）
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記中間膜を形成する工程における前記化合物において、Ｒ１、Ｒ２、Ｒ３、Ｒ４は、それぞれ独立して炭素含有基を表すことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
前記炭素含有基は、炭素数１〜６のアルキル基であることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１乃至３いずれかに記載の半導体装置の製造方法において、
前記中間膜を形成する工程において、ＴＥＯＳ（テトラエチルオルソシリケート）を用いることを特徴とする半導体装置の製造方法。
【請求項５】
請求項１乃至４いずれかに記載の半導体装置の製造方法において、
前記中間膜を形成する工程において、酸化性ガスをさらに用いることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１乃至５いずれかに記載の半導体装置の製造方法において、
前記レジスト膜は、化学増幅型のレジストであることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１乃至６いずれかに記載の半導体装置の製造方法において、
前記中間膜を形成する工程の前に、前記絶縁膜の上に、第一の反射防止膜を形成する工程をさらに含み、
前記中間膜を形成する工程において、前記第一の反射防止膜の上に前記中間膜を形成することを特徴とする半導体装置の製造方法。
【請求項８】
請求項１乃至７いずれかに記載の半導体装置の製造方法において、
前記レジスト膜を形成する工程の前に、前記中間膜の上に、第二の反射防止膜を形成する工程をさらに含み、
前記レジスト膜を形成する工程において、前記第二の反射防止膜の上に、前記レジスト膜を形成することを特徴とする半導体装置の製造方法。
【請求項９】
請求項１乃至８いずれかに記載の半導体装置の製造方法において、
前記中間膜が圧縮応力を有することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１乃至９いずれかに記載の半導体装置の製造方法において、
前記中間膜を形成する工程において、一方の周波数が１ＭＨｚ以下である２周波プラズマＣＶＤ法により前記中間膜を形成することを特徴とする半導体装置の製造方法。
【請求項１１】
請求項１乃至１０いずれかに記載の半導体装置の製造方法において、
前記被エッチング膜が、比誘電率が２．７以下のポーラス膜を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、三層レジスト法を用いて配線溝やビアホールを形成する半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の微細化が進むにつれ、フォトレジストを用いたエッチング技術においても、微細加工が必要となってきている。三層レジスト法は、基板の段差に影響されることなく、微細な加工ができる方法として知られている。三層レジスト法では、まず、微細加工したい基板の上に厚い下層レジスト層を塗布する。次に、下層レジスト層上にＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）を塗布して中間膜を形成する。その上に、上層レジスト層を塗布し、この上層レジストを露光し、現像して加工用マスクとする（特許文献１）。
【０００３】
目ずれ等が発生した場合、上層レジスト層のみをＯ２アッシングや有機溶媒等により剥離・除去して上層レジスト層を再度形成して露光・現像するという処理が行われる。しかし、有機溶媒を用いて上層レジスト層を除去する際に、中間膜のＳＯＧも剥がれてしまうという問題があった。特許文献１には、上層レジスト層のみを剥離しやすくするために、上層レジストに低濃度解像レジストを用いる技術が開示されている。
【０００４】
また、特許文献２には、下層レジスト層エッチング時の寸法変換差、パターン形状を改良するために、高密度プラズマによるプラズマＣＶＤ法で形成した中間膜パターンを三層レジストの中間膜として、低温ＣＶＤ法で作成したＳｉＯ２膜を用いる技術が開示されている。
【特許文献１】特開平５−３４１５３３号公報
【特許文献２】特開平７−１８３１９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、Ｏ２アッシングにより上層レジスト層を剥離・除去する場合、アッシング時にＳＯＧ中のＣとＯが結合を作りやすくなり、簡単にＳｉ−ＣＨ３結合を破壊してしまうという現象があった。そのため、Ｓｉ−ＣＨ３結合が破壊された部分には、Ｓｉ結合にダングリングボンドが形成され、吸湿率が高くなるという問題があった。このように、下地のＳＯＧの吸湿により、膜性状が変化することにより、上層レジストの露光条件が変化し、パターン不良が生じてしまう。このような理由から、ＳＯＧを用いた三層レジスト技術において上層レジスト層のみを剥離・除去して再度形成するのは困難で、量産性に劣るという問題があった。
【０００６】
実施例において後述するように、特許文献２に示したように、ＳｉＨ４およびＮ２Ｏガスを用いて形成したＳｉＯ２膜では、アッシング耐性が充分でなかった。
【０００７】
本発明は上記事情を踏まえてなされたものであり、本発明の目的は、三層レジスト法を用いて配線溝やビアホールを形成する際の、中間膜のアッシング耐性を高める技術を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明によれば、半導体基板上に形成された被エッチング膜上に絶縁膜を形成する工程と、絶縁膜上に、３００℃以下の温度で、下記一般式（１）で表される化合物を用いた化学気相成長法により中間膜を形成する工程と、中間膜上にレジスト膜を形成する工程と、絶縁膜、中間膜、およびレジスト膜を用いて被エッチング膜のエッチングを行う工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【０００９】
【化１】
2005311350.tif 000003
【００１０】
ここで、Ｒ１、Ｒ２、Ｒ３、Ｒ４は、それぞれ独立して炭素含有基または水素原子を表す。ただし、Ｒ１〜Ｒ４のすべてが水素原子である場合は含まない。また、Ｒ１〜Ｒ４は、それぞれ独立して、炭素数１〜６のアルキル基または水素原子を表すことができる。
【００１１】
これにより、ＳｉＯ２膜により構成された中間膜を形成することができる。このような材料を用いて中間膜を形成することにより、中間膜のアッシング耐性を高めることができる。これにより、レジスト膜をパターニングした後に、レジスト膜に目ずれが生じ、レジスト膜をアッシングにより除去しなければならない場合でも、中間膜の劣化を防ぐことができる。
【００１２】
中間膜を化学気相成長法により形成する際の温度の下限はとくに限定されないが、たとえば１００℃以上とすることができる。これにより、基板にもともと付着していた水分や有機物等を除去することができ、下層との密着性を良好にすることができる。
【００１３】
本発明の半導体装置の製造方法の中間膜を形成する工程におけるＳｉ（ＯＲ１）（ＯＲ２）（ＯＲ３）（ＯＲ４）において、Ｒ１、Ｒ２、Ｒ３、Ｒ４は、それぞれ独立して炭素含有基を表すことができる。また、本発明の半導体装置の製造方法における中間膜を形成する工程において、ＴＥＯＳ（テトラエチルオルソシリケート）を用いることができる。
【００１４】
このような材料を用いて中間膜を形成することにより、中間膜のアッシング耐性を高めることができる。また、中間膜の吸湿性を低減することができる。
【００１５】
本発明の半導体装置の製造方法における中間膜を形成する工程において、酸化性ガスをさらに用いることができる。
【００１６】
ここで、酸化性ガスとしては、Ｏ２ガス、Ｏ３ガス等を用いることができる。酸化性ガスとしては、窒素を含まないガスを用いることが好ましい。これにより、中間膜上にレジスト膜を化学増幅型のレジストにより構成した場合に、窒素源によるレジストポイズニングが発生するのを防ぐことができる。
【００１７】
本発明の半導体装置の製造方法において、レジスト膜は、化学増幅型のレジストとすることができる。これにより、レジスト膜の微細加工を行うことができる。また、上述したように、中間膜は、窒素源を含まないガスにより形成されるので、レジスト膜として化学増幅型のレジストを用いた場合でも、窒素源によるレジストポイズニングが生じることなく、解像度を良好にすることができる。なお、とくに限定されないが、絶縁膜も化学増幅型のレジストにより構成することもできる。
【００１８】
本発明の半導体装置の製造方法は、中間膜を形成する工程の前に、絶縁膜の上に、第一の反射防止膜を形成する工程をさらに含むことができ、中間膜を形成する工程において、第一の反射防止膜の上に中間膜を形成することができる。
【００１９】
このように、中間膜の下に反射防止膜を形成しておくことにより、レジスト膜をアッシングして再構築する場合でも、中間膜が保護膜として機能し、反射防止膜を再度形成しなおす必要がない。第一の反射防止膜は、たとえば、ＳｉＯＮにより構成することができる。
【００２０】
本発明の半導体装置の製造方法は、レジスト膜を形成する工程の前に、中間膜の上に、第二の反射防止膜を形成する工程をさらに含むことができ、レジスト膜を形成する工程において、第二の反射防止膜の上に、レジスト膜を形成することができる。
【００２１】
このように、中間膜とレジスト膜との間に所望の第二の反射防止膜を形成することにより、レジスト膜の濡れ性を良好にすることができる。第二の反射防止膜は、たとえば、反射防止成分を加えたノボラック樹脂により構成することができる。
【発明の効果】
【００２２】
本発明によれば、三層レジスト法を用いて半導体装置の配線溝やビアホールを形成する際の、中間膜のアッシング耐性を高めることができる。
【発明を実施するための最良の形態】
【００２３】
（第一の実施の形態）
図１〜図４は、本実施の形態における半導体装置２００の製造手順を示す工程断面図である。
本実施の形態において、デュアルダマシンプロセスで多層配線構造を形成する際に本発明を適用する例を説明する。ここでは、いわゆるビアファースト法で配線およびビアを形成する方法を例として説明する。
【００２４】
図１（ａ）に示した状態の多層配線構造を形成するまでの手順を説明する。まず、半導体基板（不図示）上に成膜された下地絶縁膜２０１上に、エッチングストッパ膜２０２、第一配線間絶縁膜２０３、および第一保護膜２０４を順次積層する。エッチングストッパ膜２０２は、たとえばＳｉＣまたはＳｉＣＮ膜である。
【００２５】
第一配線間絶縁膜２０３としては、ＨＳＱ（ハイドロジェンシルセスキオキサン）、ＭＳＱ（メチルシルセスキオキサン）、またはＭＨＳＱ（メチル化ハイドロジェンシルセスキオキサン）等のポリハイドロジェンシロキサン、ポリアリールエーテル（ＰＡＥ）、ジビニルシロキサン−ビス−ベンゾシクロブテン（ＢＣＢ）、またはＳｉｌｋ（登録商標）等の芳香族含有有機材料、ＳＯＧ、ＦＯＸ(ｆｌｏｗａｂｌｅ ｏｘｉｄｅ)、サイトップ、またはＢＣＢ（Ｂｅｎｓｏｃｙｃｌｏｂｕｔｅｎｅ）、ＳｉＯＣ等の低誘電率材料を用いることができる。これらの中でも、ポリハイドロジェンシロキサンやＳｉＯＣ等のＳｉＯ構造を有する材料を用いることが好ましい。また、第一配線間絶縁膜２０３としては、これらのポーラス膜を用いることもできる。第一配線間絶縁膜２０３としては、たとえば比誘電率が２．７以下のポーラスＳｉＯＣ膜やポーラスポリシロキサン膜等を用いることができる。第一保護膜２０４は、たとえばＳｉＯ２膜により構成される。本実施の形態における被エッチング膜は、配線間絶縁膜、保護膜、エッチングストッパ膜、層間絶縁膜等の絶縁膜とすることができる。
【００２６】
この状態で第一配線間絶縁膜２０３および第一保護膜２０４に配線溝を形成し、配線溝をバリア膜２０８および配線金属膜２０９で埋め込む。バリア膜２０８は、配線溝内にスパッタリング法により形成する。バリア膜２０８は、たとえばＴａ、ＴａＮ、Ｔｉ、ＴｉＮまたはこれらの積層構造により構成される。配線金属膜２０９は、バリア膜２０８上にたとえば電解めっき法により形成する。配線金属膜２０９は、たとえば銅膜により構成される。
【００２７】
その後、配線溝外部に形成されたバリア膜２０８および配線金属膜２０９をＣＭＰ（化学機械研磨法：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）により除去し、下層配線２５５を形成する。
【００２８】
つづいて、下層配線２５５上にエッチングストッパ膜２１１、層間絶縁膜２１２、エッチングストッパ膜２１３、第二配線間絶縁膜２１６、第二保護膜２１７を順次積層する。このとき、層間絶縁膜２１２形成後に、下層配線２５５形成時のＣＭＰ工程で発生した凹凸を低減するために、層間絶縁膜２１２をＣＭＰで処理して表面平坦化を行うのが好ましい。これにより、多層配線構造を形成した場合であっても、各層を平坦に保つことができ、半導体装置を精度よく安定的に製造することができる。エッチングストッパ膜２１１およびエッチングストッパ膜２１３は、エッチングストッパ膜２０２と同様の材料により構成することができる。層間絶縁膜２１２および第二配線間絶縁膜２１６は、第一配線間絶縁膜２０３と同様の材料により構成することができる。第二保護膜２１７は、第一保護膜２０４と同様の材料により構成することができる。
【００２９】
次いで、第二保護膜２１７上に、第一レジスト膜２２０を形成する。これにより、図１（ａ）に示した構造の多層配線構造が形成される。
【００３０】
第一レジスト膜２２０（膜厚約３００〜５００ｎｍ）は、三層レジスト法において通常用いられる下層レジスト層と同様の材料により構成することができ、たとえばノボラック型ポジ型レジストである。また、第一レジスト膜２２０は、ポリイミド樹脂や熱硬化性フェノールにより構成することもできる。
【００３１】
つづいて、第一レジスト膜２２０上に中間膜２２２（膜厚約５０〜１００ｎｍ）を形成する（図１（ｂ））。本実施の形態において、中間膜２２２は、たとえば、成膜ガスとしてＴＥＯＳを用い、約３Ｔｏｒｒの減圧下で、３００℃以下、より好ましくは２００℃以下の条件でＣＶＤ法により形成する。中間膜２２２は、１００℃以上の温度で形成することができる。また、中間膜２２２は、２周波プラズマＣＶＤ法で成膜することができる。このような方法を用いることにより、中間膜２２２の膜応力を制御することができる。この場合、一方の周波数を、１ＭＨｚ以下とすることができる。このような条件とすることにより、中間膜２２２を３００℃以下、より好ましくは２００℃以下の比較的低温条件で形成する場合でも、中間膜２２２が圧縮応力を有するようにすることができる。中間膜２２２が圧縮応力を有するようにすることにより、中間膜２２２の吸湿性を低下させることができる。たとえば、中間膜２２２は、高周波成分の周波数（High Frequency）が１３．５６ＭＨｚ、低周波数成分の周波数（Low Frequency）が約５００ＫＨｚである２周波プラズマＣＶＤ法により成膜することができる。ここで、成膜ガスとしては、ＴＥＯＳに加えてＯ２等の酸化性ガスも用いることができる。
【００３２】
その後、中間膜２２２上に第二レジスト膜２２４（膜厚約１５０〜３００ｎｍ）を形成する（図１（ｃ））。第二レジスト膜２２４は、三層レジスト法において通常用いられる上層レジスト層と同様の材料により構成することができ、たとえばポジ型化学増幅レジストである。これにより、三層レジスト膜２２５が形成される。
【００３３】
つづいて、以上のようにして形成した三層レジスト膜２２５を用いて層間絶縁膜２１２、第二配線間絶縁膜２１６、および第二保護膜２１７にビアホールを形成する。ここで、ビアホール径は、約０．１μｍとすることができる。まず、第二レジスト膜２２４を所定形状にパターニングして開口する（図２（ｄ））。このとき、目ずれ等が発生した場合、Ｏ２アッシング（約２５０℃）により、第二レジスト膜２２４を除去することができる。本実施の形態において、中間膜２２２が、アッシング耐性の高い材料により構成されているので、アッシングを行っても、中間膜２２２への影響を低くすることができる。そのため、第二レジスト膜２２４を除去した後、中間膜２２２上へ再度第二レジスト膜２２４を形成することにより、再び第二レジスト膜２２４のパターニングを行うことができる。
【００３４】
その後、第二レジスト膜２２４をマスクとして、中間層２２２を所定形状にパターニングして開口する（図２（ｅ））。次いで、第二レジスト膜２２４および中間膜２２２をマスクとして、第一レジスト膜２２０を所定形状にパターニングして開口する（図２（ｆ））。
【００３５】
つづいて、以上のようにして所定形状にパターニングされた三層レジスト膜２２５をマスクとして、既知のリソグラフィー技術およびエッチング技術により、層間絶縁膜２１２、エッチングストッパ膜２１３、第二配線間絶縁膜２１６、および第二保護膜２１７にビアホール２２６を形成する（図２（ｇ））。ここで、エッチングストッパ膜２１１は、ビアホール２２６形成時のエッチングを止める機能を有する。なお、ここでは第二レジスト膜２２４や中間膜２２２を図示しているが、第二レジスト膜２２４は、中間膜２２２を開口する過程で除去される材料により構成することもできる。また、中間膜２２２は、第一レジスト膜２２０を開口する過程で除去される材料により構成することもできる。これにより、後の工程での三層レジスト膜２２５の除去を簡易に行うことができる。
【００３６】
その後、三層レジスト膜２２５を除去し、三層レジスト膜２２５と同様にして、第三レジスト膜２３０、中間膜２３２、および第四レジスト膜２３４からなる三層レジスト膜２３５を形成する（図３（ｈ））。
【００３７】
つづいて、三層レジスト膜２３５を用いて、第二配線間絶縁膜２１６および第二保護膜２１７に配線溝を形成する。まず、第四レジスト膜２３４を所定形状にパターニングして開口する。つづいて、第四レジスト膜２３４をマスクとして、中間膜２３２を所定形状にパターニングして開口する。次いで、第四レジスト膜２３４および中間膜２３２をマスクとして、第三レジスト膜２３０を所定形状にパターニングして開口する（図３（ｉ））。
【００３８】
ところで、以上のようなビアファースト法で配線およびビアを形成する場合、レジストとして化学増幅型のものを用いると、レジストの解像不良（レジストポイズニング）が起こりやすいという問題があった。このような問題は、層間絶縁膜として低誘電率膜を用いた場合により起こりやすい。化学増幅型のレジストは、光の照射により酸を発生する酸発生剤と、酸により反応する化合物を含むレジストであり、酸触媒による反応を用いて化合物のアルカリ溶解特性を変化させることによりレジストパターンを形成するものである。このような化学増幅型のレジストにおいて、レジスト層の下層にアミン等の塩基性不純物が存在すると、化学増幅型のレジストに光を照射することにより発生した酸触媒がアミン等の塩基性不純物により中和されてしまい、化学増幅型のレジスト中の化合物のアルカリ溶解特性が変化せず、アルカリ水溶液を作用させても溶解しないことに解像不良が起こると考えられる。そのため、化学増幅型のレジストの下層には、窒素源を含まない層を設けることが好ましい。本実施の形態においては、第二レジスト膜２２４や第四レジスト膜２３４の下層の中間膜２２２や中間膜２３２をＮ２Ｏ等の窒素を含むガスを用いることなく形成するので、第二レジスト膜２２４や第四レジスト膜２３４の解像度を良好にすることができるという効果も生じる。
【００３９】
つづいて、以上のようにして所定形状にパターニングされた三層レジスト膜２３５をマスクとして、既知のリソグラフィー技術およびエッチング技術により、第二配線間絶縁膜２１６および第二保護膜２１７に配線溝２３６を形成する（図３（ｊ））。これにより、下層配線２５５上に、ビアホール２２６および配線溝２３６が連続して形成される。この過程で第四レジスト膜２３４および中間膜２３２も除去される。
【００４０】
その後、剥離液を用いて配線溝２３６形成に用いた三層レジスト膜２３５を完全に除去し、ビアホール２２６底のエッチングストッパ膜２１１をエッチングにより除去する（図４（ｋ））。つづいて、ビアホール２２６および配線溝２３６内にスパッタリング法によりバリア膜２４０を形成する。次に、バリア膜２４０上において、ビアホール２２６および配線溝２３６を埋め込むように、たとえば電解めっき法により配線金属膜２４２を形成する。次いで、配線溝２３６外部に形成されたバリア膜２４０および配線金属膜２４２をＣＭＰにより除去する。これにより、半導体装置２００が形成される。
【００４１】
以上のようにして配線を形成し、当該配線上に配線間を電気的に接続するビアおよび配線を形成する工程を繰り返すことにより、デュアルダマシンプロセスにより、所望の層数の多層配線構造を有する半導体装置を製造することができる。
【００４２】
以上のように、本実施の形態における半導体装置２００の製造方法によれば、三層レジスト膜２２５中の中間膜２２２や三層レジスト膜２３５の中間膜２３２を、成膜ガスとしてＴＥＯＳを用いてＣＶＤ法により形成するので、アッシング耐性を高めることができる。これにより、中間膜２２２の上層の第二レジスト膜２２４をアッシング除去する際に、中間膜２２２への影響を抑えることができる。
【００４３】
また、このようにして形成した中間膜２２２は、吸湿性も低いため、中間膜２２２を形成して引き置きした場合の安定性を高めることもできる。
【００４４】
さらに、中間膜２２２は、窒素源を含まないので、上層の第二レジスト膜２２４として化学増幅型レジスト膜を用いた場合のレジストポイズニングを抑えることができ、解像度を良好にすることができる。
【００４５】
たとえば、被エッチング膜となる第一配線間絶縁膜２０３、層間絶縁膜２１２および第二配線間絶縁膜２１６等をポーラスＳｉＯＣ膜（たとえば比誘電率が２．７以下）により構成した場合、従来、レジストポイズニングが生じやすいという課題があった。これは、ポーラスＳｉＯＣ膜中にアミン系剥離液が浸透し、または、プラズマ処理により窒素源が混入しており、それがレジスト膜に影響を与えるためだと考えられる。しかし本実施の形態における半導体装置の製造方法によれば、第一配線間絶縁膜２０３、層間絶縁膜２１２および第二配線間絶縁膜２１６等をポーラスＳｉＯＣ膜により構成した場合でも、レジストポイズニングが抑制されることが確認された。これは、中間膜２２２が窒素源を含まず、さらに下層にある被エッチング膜中に窒素源がある場合でも、それが上層の化学増幅型のレジストに影響を与えるのを防ぐことができたからだと考えられる。
【００４６】
（第二の実施の形態）
図５および図６は、本実施の形態における半導体装置２００の製造工程を示す構造図である。ここでは、三層レジスト膜２３５の下層の詳細な構造は省略して単に被エッチング物と記載する。
【００４７】
図５に示すように、三層レジスト膜２３５は、第三レジスト膜２３０と中間膜２３２との間に反射防止膜２４４が設けられた構成とすることもできる。ここで、反射防止膜２４４は、たとえばＳｉＯＮやＳｉＯＣにより構成することができる。たとえば、反射防止膜２４４をＳｉＯＮにより構成する場合、ＳｉＯＮは、ＳｉＨ４およびＮ２Ｏガスを用いて、２００℃以下の温度で並行平板プラズマＣＶＤにより成膜することができる。反射防止膜２４４は、中間膜２３２を形成する成膜装置と同じ装置内で成膜することが好ましい。反射防止膜２４４中の組成をＳｉリッチとすることにより、光の減衰係数を高くすることができる。これにより、光を透過しにくくすることができる。なお、三層レジスト膜２２５についても、同様の構成とすることができる。
【００４８】
また、図６に示すように、三層レジスト膜２３５は、中間膜２３２と第四レジスト膜２３４との間に反射防止膜２４６が設けられた構成とすることができる。ここで、反射防止膜２４６は、たとえば反射防止成分を加えたノボラック樹脂により構成することができる。これにより、第四レジスト膜２３４とその下の層との濡れ性を良好にすることができる。なお、三層レジスト膜２２５についても、同様の構成とすることができる。
【００４９】
以上のように、三層レジスト膜２３５や三層レジスト膜２２５中に反射防止膜を設けることにより、レジストパターニングを制御よく行うことができる。
【実施例１】
【００５０】
（実施例１）
アッシング前後におけるＴＥＯＳ−ＳｉＯ２膜、ＳｉＨ４−ＳｉＯ２膜、およびＳＯＧ膜の構造変化を調べた。各膜は以下のようにして準備した。
【００５１】
ｉ）ＴＥＯＳ−ＳｉＯ２膜
成膜ガスとしてＴＥＯＳとＯ２の混合ガス（流量比１：１０）を用い、約３Ｔｏｒｒの減圧下で、２００℃の２周波プラズマＣＶＤ法で成膜した。ここで、パワーは、高周波成分の周波数（High Frequency、１３．５６ＭＨｚ）が約１００Ｗ、低周波数成分の周波数（Low Frequency、約５００ＫＨｚ）が約２００Ｗとなるようにした。
【００５２】
ｉｉ）ＳｉＨ４−ＳｉＯ２膜
成膜ガスとしてＳｉＨ４とＮ２Ｏの混合ガス（流量比１：２０）を用い、約３Ｔｏｒｒの減圧下で、２００℃のＣＶＤ法で成膜した。
【００５３】
ｉｉｉ）ＳＯＧ膜
ＳＯＧ薬液をコーターにより滴下し、ホットプレートにより約２００℃で焼成し、膜を形成し、成膜した。
【００５４】
以上の３種の膜を準備し、約２５０℃でＯ２アッシングを行った場合のアッシング前後の各膜のＦＴ−ＩＲの変化、膜厚の変化率、屈折率の変化率を測定した。
【００５５】
図７は、ＦＴ−ＩＲ変化を示す図である。図７（ａ）に示すように、ＴＥＯＳ−ＳｉＯ２膜では、アッシング前（ＩＮＩＴ）とアッシング後（ＡＳＨ）でほとんど変化が見られなかった。また、ＳｉＨ４−ＳｉＯ２膜では、アッシング前（ＩＮＩＴ）に比べて、アッシング後（ＡＳＨ）にＳｉ−ＯＨ結合の増加が見られた。また、ＳＯＧ膜では、アッシングによりＣＨ３基の消失が見られ、またＨ−ＯＨの増加が見られた。
【００５６】
図８は、膜厚の変化を示す図である。ここで、アッシング前の膜厚を基準とすると、ＴＥＯＳ−ＳｉＯ２膜では、アッシングを３回行った後でも、ほとんど膜厚が変化しなかった。一方、ＳＯＧ膜では、アッシングを１回行っただけで、膜厚が大幅に収縮してしまった。ＳｉＨ４−ＳｉＯ２膜では、ＳＯＧ膜ほど顕著な膜厚の変化はなかったが、ＴＥＯＳ−ＳｉＯ２膜と比較すると、膜厚変化が生じた。これは、膜が脆弱なためと考えられる。
【００５７】
図９は、屈折率の変化を示す図である。ここでも、アッシング前の屈折率を基準とすると、ＴＥＯＳ−ＳｉＯ２膜では、アッシングを３回行った後でも、ほとんど屈折率が変化しなかった。一方、ＳｉＨ４−ＳｉＯ２膜では、アッシングを１回行っただけで、屈折率が大幅に変化した。ＳＯＧ膜では、ＳｉＨ４−ＳｉＯ２膜ほど顕著な膜厚の変化はなかったが、ＴＥＯＳ−ＳｉＯ２膜と比較すると、屈折率の変化が生じた。これは、Ｓｉ−ＣＨ３結合が破壊することにより膜質が変化したためと考えられる。
【００５８】
以上のように、ＴＥＯＳ−ＳｉＯ２膜においては、アッシング前と後とで、構造変化がほとんど生じず、アッシング耐性が高いことが示された。
【００５９】
（実施例２）
実施例１と同様にして成膜したＴＥＯＳ−ＳｉＯ２膜およびＳｉＨ４−ＳｉＯ２膜を用い、クリーンルーム雰囲気下（２３℃）で１ヶ月保管した後に、これらの膜のＦＴ−ＩＲを測定した。図１０（ａ）はＴＥＯＳ−ＳｉＯ２膜のＦＴ−ＩＲ、図１０（ｂ）はＳｉＨ４−ＳｉＯ２膜のＦＴ−ＩＲを示す。
【００６０】
図１０（ｂ）に示したように、ＳｉＨ４−ＳｉＯ２膜では、成膜後と比較し、Ｈ−ＯＨ結合が見られ、吸湿していることがわかる。一方、ＴＥＯＳ−ＳｉＯ２膜では、１月経過後でもＨ−ＯＨ−結合のピークが見られず、吸湿しないことがわかった。ＴＥＯＳ−ＳｉＯ２膜では、原料のＴＥＯＳにおいて、Ｓｉが４つのＯ原子と結合しているため、生成された低温ＣＶＤ膜においても、Ｓｉ−Ｏ結合の割合が多く、安定した構造となっていると推察される。低温で成膜するために、Ｓｉ−Ｈ結合も存在し得るが、比率が少なく、膜が安定していると考えられる。一方、ＳｉＨ４−ＳｉＯ２膜では、Ｓｉ−Ｈ結合の存在量が多く、そのため膜が不安定となっていると推察される。
【００６１】
（実施例３）
実施例１と同様にしてＴＥＯＳ−ＳｉＯ２膜を成膜し、室温下で膜の応力を測定した。その結果、圧縮応力が約５０ＭＰａであった。
【００６２】
本実施例において、ＴＥＯＳ−ＳｉＯ２膜を成膜する場合、２周波プラズマＣＶＤ法で成膜するとともに、低周波数成分の周波数（Low Frequency）を１ＭＨｚ以下とすることにより、イオンのボンバードメント効果により、膜応力が制御できたと考えられる。この結果、吸湿性を低下させることもできたと考えられる。
【００６３】
以上、本発明を実施の形態および実施例に基づいて説明した。この実施の形態および実施例はあくまで例示であり、種々の変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００６４】
たとえば、実施の形態においては、配線およびビアをデュアルダマシンプロセスのいわゆるビアファースト法で形成する例を示したが、本発明は、いわゆるトレンチファースト法やミドルファースト法、またシングルダマシンプロセス等、種々のプロセスに適用することができる。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図２】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図３】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図４】本発明の実施の形態における半導体装置の製造手順を示す工程断面図である。
【図５】本発明の実施の形態における半導体装置の製造工程を示す構造図である。
【図６】本発明の実施の形態における半導体装置の製造工程を示す構造図である。
【図７】ＦＴ−ＩＲ変化を示す図である。
【図８】膜厚の変化を示す図である。
【図９】屈折率の変化を示す図である。
【図１０】ＦＴ−ＩＲを示す図である。
【符号の説明】
【００６６】
２００  半導体装置
２０１  下地絶縁膜
２０２  エッチングストッパ膜
２０３  第一配線間絶縁膜
２０４  第一保護膜
２０８  バリア膜
２０９  配線金属膜
２１１  エッチングストッパ膜
２１２  層間絶縁膜
２１３  エッチングストッパ膜
２１６  第二配線間絶縁膜
２１７  第二保護膜
２２０  第一レジスト膜
２２２  中間膜
２２４  第二レジスト膜
２２５  三層レジスト膜
２２６  ビアホール
２３０  第三レジスト膜
２３２  中間膜
２３４  第四レジスト膜
２３５  三層レジスト膜
２３６  配線溝
２４０  バリア膜
２４２  配線金属膜
【図１】
2005311350.tif 000005
【図２】
2005311350.tif 000006
【図３】
2005311350.tif 000007
【図４】
2005311350.tif 000008
【図５】
2005311350.tif 000009
【図６】
2005311350.tif 000010
【図７】
2005311350.tif 000011
【図８】
2005311350.tif 000012
【図９】
2005311350.tif 000013
【図１０】
2005311350.tif 000014