(57)【要約】      （修正有）【課題】従来技術に比べて取り扱いが容易で、追加の標準器および追加の測定を必要としないフルｎポート校正の検証方法を提供すること。【解決手段】フルｎポート校正の検証に「校正仮定の統一性」および「校正の無矛盾性」という概念を導入する。本発明の検証方法は、校正中に全校正過程が統一的に実施され、校正により得られたシステマチック誤差項（Systematic error term）に矛盾が生じていないかどうかを調べることにより、校正の可否を検証する。すなわち、第一の方法は、誤差項に冗長性があることを利用して、校正過程の統一性を計算し、算出された統一性を判定することにより校正の可否を件所うする。第二の方法は、誤差項の無矛盾性を計算し、算出された無矛盾性を判定することにより校正の可否を判定する。【選択図】図８
2005172728.tif 000002
【特許請求の範囲】
【請求項１】
ネットワーク・アナライザのフルｎポート校正の検証を行う方法であって、
前記校正により得られる誤差項に冗長性があることを利用して、該誤差項を用いて前記校正中の校正過程の統一性を計算し、算出された該統一性を判定することにより前記校正の成否を検証するようにしたことを特徴とする校正の検証方法。
【請求項２】
ネットワーク・アナライザのフルｎポート校正の検証を行う方法であって、
前記校正により得られる誤差項に冗長性があることを利用して、該誤差項の無矛盾性を計算し、算出された該無矛盾性を判定することにより前記校正の成否を検証するようにしたことを特徴とする校正の検証方法。
【請求項３】
ネットワーク・アナライザのフルｎポート校正の検証を行う方法であって、
前記校正によって得られる各誤差項について、順方向方向性をＥｄｉ、逆方向方向性をＥｄｊ、順方向ソース整合をＥｓｉ、逆方向ソース整合をＥｓｊ、順方向反射トラッキングをＥｒｉ、逆方向反射トラッキングＥｒｊ、順方向伝送トラッキングをＥｔｊｉ、逆方向伝送トラッキングをＥｔｉｊ、順方向アイソレーションをＥｘｊｉ、逆方向アイソレーションをＥｘｉｊ、順方向負荷整合をＥｌｊｉ、逆方向負荷整合をＥｌｉｊとして次式に代入して計算し、算出された値を判定することにより前記校正の成否を検証するようにしたことを特徴とする校正の検証方法。
【数１】
2005172728.tif 000021
【請求項４】
前記校正により得られる誤差項に冗長性があることを利用して、フルｎポート校正を実施した後、該誤差項を用いて前記校正中の校正過程の統一性を計算する手段を備え、前記校正の成否を検証できるようにしたことを特徴とするネットワーク・アナライザ。
【請求項５】
前記校正により得られる誤差項に冗長性があることを利用して、フルｎポート校正を実施した後、該誤差項の無矛盾性を計算する手段備え、前記校正の成否を検証できるようにしたことを特徴とするネットワーク・アナライザ。
【請求項６】
フルｎポート校正を実施した後、該校正によって得られる各誤差項について、順方向方向性をＥｄｉ、逆方向方向性をＥｄｊ、順方向ソース整合をＥｓｉ、逆方向ソース整合をＥｓｊ、順方向反射トラッキングをＥｒｉ、逆方向反射トラッキングＥｒｊ、順方向伝送トラッキングをＥｔｊｉ、逆方向伝送トラッキングをＥｔｉｊ、順方向アイソレーションをＥｘｊｉ、逆方向アイソレーションをＥｘｉｊ、順方向負荷整合をＥｌｊｉ、逆方向負荷整合をＥｌｉｊとして次式に代入して計算する手段を備え、前記校正の成否を検証できるようにしたことを特徴とするネットワーク・アナライザ。
【数２】
2005172728.tif 000022
【請求項７】
前記計算により得られた値を判定する手段を、さらに備えることを特徴とする請求項４または請求項５または請求項６に記載のネットワーク・アナライザ。
【請求項８】
コンピュータに、ネットワーク・アナライザのフルｎポート校正を検証させるために、
前記校正によって得られる誤差項をネットワーク・アナライザから読み出す手段、
前記誤差項に冗長性があることを利用して、読み出した前記誤差項を用いて前記校正中の校正過程の統一性を計算する手段、
として機能させるためのプログラム。
【請求項９】
コンピュータに、ネットワーク・アナライザのフルｎポート校正を検証させるために、
前記校正によって得られる誤差項をネットワーク・アナライザから読み出す手段、
前記誤差項に冗長性があることを利用して、読み出した前記誤差項の無矛盾性を計算する手段、
として機能させるためのプログラム。
【請求項１０】
コンピュータに、ネットワーク・アナライザのフルｎポート校正を検証させるために、
前記校正によって得られる誤差項をネットワーク・アナライザから読み出す手段、
読み出した前記誤差項のそれぞれについて、順方向方向性をＥｄｉ、逆方向方向性をＥｄｊ、順方向ソース整合をＥｓｉ、逆方向ソース整合をＥｓｊ、順方向反射トラッキングをＥｒｉ、逆方向反射トラッキングＥｒｊ、順方向伝送トラッキングをＥｔｊｉ、逆方向伝送トラッキングをＥｔｉｊ、順方向アイソレーションをＥｘｊｉ、逆方向アイソレーションをＥｘｉｊ、順方向負荷整合をＥｌｊｉ、逆方向負荷整合をＥｌｉｊとして次式に代入して計算する手段、
として機能させるためのプログラム。
【数３】
2005172728.tif 000023
【請求項１１】
さらに、前記コンピュータに、
前記計算により得られた値を判定する手段、
として機能させることを特徴とする請求項８または請求項９または請求項１０に記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ネットワーク・アナライザの校正の成否を検証する方法に係り、特にフルｎポート校正の成否を検証する方法に関する。加えて、本発明は、その検証方法を実施するための機能手段を備えるネットワークアナライザや、その検証方法を実施するためのプログラムに関する。
【背景技術】
【０００２】
ネットワーク・アナライザは、測定誤差を除去するために校正される。しかし、ネットワーク・アナライザの安定性や標準器の誤操作などにより、その校正が正しく完了されない場合がある。そこで、校正の成否を検証する必要がある。
【０００３】
従来技術において、校正の検証手法として推奨される方法は、Ｓパラメータ（散乱係数；Scattering parameter）が既知であるデバイスを測定することである。実際の検証では、ベリフィケーション・キットと呼ばれる検証用の標準器セット、または、校正に使用した標準器とは異なる他の標準器などが用いられる（例えば、非特許文献１を参照。）。また、校正に使用した標準器を再度用いる場合もある（例えば、特許文献１を参照。）。
【０００４】
【特許文献１】米国特許第５３３２９７４号明細書
【非特許文献１】「ユーザーズ・アンド・サービス・ガイド  アジレント・テクノロジーズ  ８５０５３Ｂ  ３．５ミリ  ベリフィケーション・キット  （User's and Service Guide Agilent Technologies 85053B 3.5mm verification Kit）」，アジレント・テクノロジーズ，２００２年１月，ｐ．４−１〜４−１８
【発明の開示】
【発明が解決しようとする課題】
【０００５】
これら従来技術による校正の検証は、以下のような問題点を有している。例えば、ベリフィケーション・キットを用いる検証方法によれば、ベリフィケーション・キットの取り扱いが難しいので、校正の検証を失敗し易い。さらに、この検証方法は、ベリフィケーション・キット自身を必要とする。また、校正に使用した標準器とは異なる他の標準器を用いる検証方法によれば、他の標準器が校正に使用した標準器と近い特性を有する時、実際には校正が失敗しているにもかかわらず校正が成功しているように見える検証結果を得てしまう場合がある。さらに、この検証方法は、校正に使用した標準器とは異なる他の標準器を必要とする。また、校正に使用した標準器を再度用いる検証方法によれば、実際には校正が失敗しているにもかかわらず校正が成功しているようにみえる検証結果を得てしまう場合がある。また、上記の従来の検証方法は、校正とは別に検証のために追加の測定を必要とする。以上の問題は、ポート数が増えるにつれてより顕著に現れ、校正の検証を難しくしている。
【０００６】
そこで、本発明は、上記の問題を解決することを目的とする。すなわち、本発明の目的は、従来技術に比べて取り扱いが容易で、追加の標準器および追加の測定を必要としないフルｎポート校正の検証方法を提供することである。
【課題を解決するための手段】
【０００７】
本発明は、上記の目的を達成するために、フルｎポート校正の検証に「校正過程の統一性」および「校正の無矛盾性」という概念を導入する。本発明の検証方法は、校正中に全校正過程が統一的に実施され、校正により得られたシステマティック誤差項（systematic error term）に矛盾が生じていないかを調べることにより、校正の成否を検証する。以下、システマティック誤差項を単に誤差項と称する。
【０００８】
すなわち、本第一の発明は、ネットワーク・アナライザのフルｎポート校正の検証を行う方法であって、前記校正により得られる誤差項に冗長性があることを利用して、該誤差項を用いて前記校正中の校正過程の統一性を計算し、算出された該統一性を判定することにより前記校正の成否を検証するようにしたことを特徴とするものである。
【０００９】
また、本第二の発明は、ネットワーク・アナライザのフルｎポート校正の検証を行う方法であって、前記校正により得られる誤差項に冗長性があることを利用して、該誤差項の無矛盾性を計算し、算出された該無矛盾性を判定することにより前記校正の成否を検証するようにしたことを特徴とするものである。
【００１０】
さらに、本第三の発明は、ネットワーク・アナライザのフルｎポート校正の検証を行う方法であって、前記校正によって得られる各誤差項について、順方向方向性をＥｄｉ、逆方向方向性をＥｄｊ、順方向ソース整合をＥｓｉ、逆方向ソース整合をＥｓｊ、順方向反射トラッキングをＥｒｉ、逆方向反射トラッキングＥｒｊ、順方向伝送トラッキングをＥｔｊｉ、逆方向伝送トラッキングをＥｔｉｊ、順方向アイソレーションをＥｘｊｉ、逆方向アイソレーションをＥｘｉｊ、順方向負荷整合をＥｌｊｉ、逆方向負荷整合をＥｌｉｊとして次式に代入して計算し、算出された値を判定することにより前記校正の成否を検証するようにしたことを特徴とするものである。
【数４】
2005172728.tif 000003
【００１１】
またさらに、本第四の発明は、フルｎポート校正を実施した後、前記校正により得られる誤差項に冗長性があることを利用して、該誤差項を用いて前記校正中の校正過程の統一性を計算する手段を備え、前記校正の成否を検証できるようにしたことを特徴とするネットワーク・アナライザである。
【００１２】
また、本第五の発明は、フルｎポート校正を実施した後、前記校正により得られる誤差項に冗長性があることを利用して、該誤差項の無矛盾性を計算する手段備え、前記校正の成否を検証できるようにしたことを特徴とするネットワーク・アナライザである。
【００１３】
さらに、本第六の発明は、フルｎポート校正を実施した後、該校正によって得られる各誤差項について、順方向方向性をＥｄｉ、逆方向方向性をＥｄｊ、順方向ソース整合をＥｓｉ、逆方向ソース整合をＥｓｊ、順方向反射トラッキングをＥｒｉ、逆方向反射トラッキングＥｒｊ、順方向伝送トラッキングをＥｔｊｉ、逆方向伝送トラッキングをＥｔｉｊ、順方向アイソレーションをＥｘｊｉ、逆方向アイソレーションをＥｘｉｊ、順方向負荷整合をＥｌｊｉ、逆方向負荷整合をＥｌｉｊとして次式に代入して計算する手段を備え、前記校正の成否を検証できるようにしたことを特徴とするネットワーク・アナライザである。
【数５】
2005172728.tif 000004
【００１４】
またさらに、本第七の発明は、本第四の発明または本第五の発明または本第六の発明のネットワーク・アナライザにおいて、前記計算により得られた値を判定する手段を、さらに備えることを特徴とするものである。
【００１５】
また、本第八の発明は、コンピュータに、ネットワーク・アナライザのフルｎポート校正を検証させるために、前記校正によって得られる誤差項をネットワーク・アナライザから読み出す手段、前記誤差項に冗長性があることを利用して、読み出した前記誤差項を用いて前記校正中の校正過程の統一性を計算する手段として機能させるためのプログラムである。
【００１６】
さらに、本第九の発明は、コンピュータに、ネットワーク・アナライザのフルｎポート校正を検証させるために、前記校正によって得られる誤差項をネットワーク・アナライザから読み出す手段、前記誤差項に冗長性があることを利用して、読み出した前記誤差項の無矛盾性を計算する手段、として機能させるためのプログラムである。
【００１７】
またさらに、本第十の発明は、コンピュータに、ネットワーク・アナライザのフルｎポート校正を検証させるために、前記校正によって得られる誤差項をネットワーク・アナライザから読み出す手段、読み出した前記誤差項のそれぞれについて、順方向方向性をＥｄｉ、逆方向方向性をＥｄｊ、順方向ソース整合をＥｓｉ、逆方向ソース整合をＥｓｊ、順方向反射トラッキングをＥｒｉ、逆方向反射トラッキングＥｒｊ、順方向伝送トラッキングをＥｔｊｉ、逆方向伝送トラッキングをＥｔｉｊ、順方向アイソレーションをＥｘｊｉ、逆方向アイソレーションをＥｘｉｊ、順方向負荷整合をＥｌｊｉ、逆方向負荷整合をＥｌｉｊとして次式に代入して計算する手段、として機能させるためのプログラムである。
【数６】
2005172728.tif 000005
【００１８】
また、本第十一の発明は、本第八の発明または本第九の発明または本第十の発明のプログラムにおいて、前記コンピュータに、前記計算により得られた値を判定する手段として、さらに機能させるようにしたことを特徴とするものである。
【発明の効果】
【００１９】
本発明によれば、校正により定量化される誤差項を用いて、校正の無矛盾性を算出し、その計算結果をもとに校正の成否を検証するようにするので、校正の検証のための追加の標準器とその測定が必要なくなる。また、追加の標準器とその測定が必要ないので、従来技術に比べて校正の検証が容易に実施できるようになる。さらに、追加の標準器とその測定が必要ないので、実際には校正が失敗しているにもかかわらず校正が成功しているように勘違いすることも防止できる。
【発明を実施するための最良の形態】
【００２０】
本発明を、添付の図面に示す実施の形態に基づいて詳細に説明する。本実施形態では、２ポートのネットワーク・アナライザを校正する際の校正の検証について、本発明が実施されている。本発明の第一の実施形態は、ネットワークアナライザ自身が、自らの校正を検証する態様である。本発明の第二の実施形態は、外部制御装置がネットワークアナライザの校正を検証する態様である。
【００２１】
まず、第一の実施形態について説明する。図１は、本実施形態の２ポート・ネットワーク・アナライザを示すブロック図である。図１において、ネットワーク・アナライザ１００は、測定手段１１０と、制御手段１２０と、無矛盾性算出手段１３０と、記憶手段１４０と、入出力手段１５０とを備える。測定手段１１０は、測定ポート１１１と測定ポート１１２とを備え、それらの測定ポートに接続されるデバイスの網特性を解析する。制御手段１２０は、プログラムの実行により、測定手段１１０などを制御して、ネットワーク・アナライザ１００の測定、校正および校正の検証などを行う。制御手段１２０は、例えば、マイクロプロセッサ（ＭＰＵ）やディジタルシグナルプロセッサ（ＤＳＰ）などである。無矛盾性算出手段１３０は、校正の成否を検証するための指標である「校正の無矛盾性」を計算する。なお、「校正の無矛盾性」については別途後述する。記憶手段１４０は、測定手段１１０の測定結果や制御手段１２０の処理手順などを格納し、また、格納された情報が読み出される。記憶手段１４０は、例えば、半導体メモリ、ハードディスクドライブ、または、リムーバブルディスクなどである。入出力手段１５０は、ネットワーク・アナライザ１００の使用者や外部装置に対する入出力を行う。入出力手段１５０は、キーボード、ディスプレイ、または、ＬＡＮインターフェースなどである。通常、ネットワーク・アナライザは、ケーブルやフィクスチャを介して被測定物と接続される。図１において、ネットワーク・アナライザ１００は、測定ポート１１１に同軸ケーブル２００が、測定ポート１１２に同軸ケーブル３００が、それぞれ接続されている。同軸ケーブル２００のコネクタ２１０および同軸ケーブル３００のコネクタ３１０の少なくとも一方に、図示しない被測定物が接続される。
【００２２】
次に、ネットワーク・アナライザ１００によるフル２ポート校正の検証方法について説明する。なお、フルｎポート校正は、開放（open），短絡（short），負荷（load），スルー（through）の４種類の標準器を用いて実施されるので、ＳＯＬＴ校正とも称される。
【００２３】
本発明の検証方法は、ネットワーク・アナライザを校正する際に定量化される誤差項が冗長であることを利用して、校正の成否を検証している。そこで、誤差項が冗長であることについて以下に説明する。以下、図２、図３および図４を参照する。
【００２４】
図２は、ＳＯＬＴ校正において定量化される２ポート１２項エラーモデルの順方向のモデルを示している。図３は、同２ポート１２項エラーモデルの逆方向のモデルを示している。Ｅｄ１は、順方向方向性である。Ｅｄ２は、逆方向方向性である。Ｅｓ１は、順方向ソース整合である。Ｅｓ２は、逆方向ソース整合である。Ｅｒ１は、順方向反射トラッキングである。Ｅｒ２は、逆方向反射トラッキングである。Ｅｔ２１は、順方向伝送トラッキングである。Ｅｔ１２は、逆方向伝送トラッキングである。Ｅｘ２１は、順方向アイソレーション（順方向クロストーク）である。Ｅｘ１２は、逆方向アイソレーション（順方向クロストーク）である。Ｅｌ２１は、順方向負荷整合である。Ｅｌ１２は、逆方向負荷整合である。なお、図２および図３において、点線は被測定物（ＤＵＴ）を示す。
【００２５】
図４は、ＴＲＬ２ポート校正において定量化される２ポート８項エラーモデルを示している。ｅ０１（ｉ）、ｅ０１（ｉ）、ｅ００（ｉ）、および、ｅ１１（ｉ）は、誤差項である。なお、ｉはポート番号を示す自然数であり、この場合１または２である。また、図４において、点線は被測定物（ＤＵＴ）を示す。
【００２６】
さらに、図２および図４のそれぞれに示されるエラーモデルを周波数応答（反射トラッキングおよび伝送トラッキング）に限定して表現する。限定的に表現した２ポート１２項エラーモデルを図５に示す。図５において、上のシグナルフローは順方向のエラーモデルを、下のシグナルフローは逆方向のエラーモデルを、それぞれ示している。限定的に表現した２ポート８項エラーモデルを図６に示す。なお、図５および図６において、点線は被測定物（ＤＵＴ）を示す。図５に示すエラーモデルと図６に示すエラーモデルを対比すると、次式が導出される。
【００２７】
【数７】
2005172728.tif 000006
【００２８】
さらに、式１から式２が導かれる。
【００２９】
【数８】
2005172728.tif 000007
【００３０】
式２を変形すると式３となる。
【００３１】
【数９】
2005172728.tif 000008
【００３２】
式２や式３は、校正時に求められる誤差項が冗長であることを示している。なお、ｅ０１（ｘ）やｅ１０（ｙ）は、校正を実施しても単独では求まることがなく、［ｅ０１（２）＊ｅ１０（１）］のように大括弧で括られた積の形で求められる。
【００３３】
本発明の検証方法は、誤差項が冗長であることを利用して、校正過程の統一性を調べ、校正の成否を検証している。以下に、校正過程やその統一性について説明する。ネットワーク・アナライザの校正では、複数の誤差項を定量化するために、複数の独立した校正過程が実施される。ここでいう校正過程とは、校正中に実施される個々の測定に関する過程である。従って、校正過程には、測定だけでなく、コネクタを接続する行為なども含まれる。校正過程の一例としては、フル２ポート校正において、ポート１に開放標準器を接続し、ポート１における反射特性を測定する過程がある。また、フル２ポート校正における他の校正過程の例としては、ポート１に短絡標準器を接続しポート１における反射特性を測定する過程がある。式３に含まれるＥｒ１、Ｅｒ２、Ｅｔ２１、Ｅｔ１２、および、大括弧内の積の値は、少なくとも１つの校正過程の実施により求められる。また、１つの校正において、同一の校正過程が複数回実施されることはない。従って、全校正過程が統一的に実施されなければ、式３は成立しない。逆に、全校正過程が統一的に実施されたならば、式３が成立する。厳密に言えば、式３は全校正過程が統一的に実施されるための必要条件であって、十分条件ではない。しかし、ある周波数範囲を掃引した時に式３が成立したならば、いくつかの要素が偶然打ち消しあっているとは考えにくい。従って、式３は、全校正過程が統一的に実施されるための十分条件とみなすことができる。本発明の検証方法は、式３もしくは式３の変形式で表される校正過程の統一性を調べることにより、校正の成否を検証する。本発明の検証方法では、式３の左辺を「校正の無矛盾性（Calibration Consistency）」と定義し（式４）、全校正過程がどの程度統一的に実施されたか（校正過程の統一性）を示す尺度として利用する。校正の無矛盾性が１に近いほど、全校正過程は統一的に実施されており、誤差項に矛盾がない。校正過程の統一性および誤差項の無矛盾性は、ネットワーク・アナライザの安定性、コネクタの再現性、標準器の定義値や安定性など、校正中に実施される個々の測定に関する条件に支配される。従って、例えば、ある校正過程においてネットワーク・アナライザが不安定になった場合、校正過程の統一性は崩れ、校正の無矛盾性が１から遠ざかる。なお、校正の検証には、式３を変形した他の形式の尺度を用いることもできる。
【００３４】
【数１０】
2005172728.tif 000009
【００３５】
さらに、スイッチ整合（Switch Match）を考慮して、式４を変形する。その手順を以下に示す。スイッチ整合とは、ネットワーク・アナライザの各ポートにおける負荷整合とソース整合との差分である。８項エラーモデルは、負荷整合とソース整合が等しいことが前提となっている。しかし、一般に、負荷整合とソース整合は等しくないので、それらの差分をスイッチ整合として８項エラーモデルに付加する。
【００３６】
ここで、スイッチ整合が付加された２ポート８項エラーモデルを図６に示す。なお、図６において、点線は被測定物（ＤＵＴ）を示す。さらに、スイッチ整合が付加された２ポートエラーモデルを１２項エラーモデルに変換する。図２と図６を対比すると、式５が得られる。
【００３７】
【数１１】
2005172728.tif 000010
【００３８】
式５を変形すると、式６が得られる。
【００３９】
【数１２】
2005172728.tif 000011
【００４０】
ここで、図３と図４を対比すると、次式が得られる。
【００４１】
【数１３】
2005172728.tif 000012
【００４２】
上式を式６に代入すると、式７が得られる。
【００４３】
【数１４】
2005172728.tif 000013
【００４４】
ここで、図２と図６を対比すると、式８が得られる。
【００４５】
【数１５】
2005172728.tif 000014
【００４６】
さらに、式８を変形すると、式９が得られる。
【００４７】
【数１６】
2005172728.tif 000015
【００４８】
式９に式７を代入すると、式１０が得られる。
【００４９】
【数１７】
2005172728.tif 000016
【００５０】
アイソレーションを考慮すると、式１０は、式１１のように変形される。また、式１１について一般化すると、式１２が得られる。なお、ｉ，ｊはポート番号である。
【００５１】
【数１８】
2005172728.tif 000017
【数１９】
2005172728.tif 000018
【００５２】
さて、式１２を式４の右辺に代入すると、式１３が得られる。なお、ｅ０１（１）＊ｅ１０（１）＝Ｅｒ１、および、ｅ０１（２）＊ｅ１０（２）＝Ｅｒ１であることを利用して、代入と同時に式を変形する。
【００５３】
【数２０】
2005172728.tif 000019
【００５４】
以上に説明したように、スイッチ整合を考慮することにより、式４は式１３のように拡張され、その式１３によれば２ポート１２項エラーモデルの全誤差項に関する無矛盾性が求められる。本実施形態の検証方法では、式１３で示される「校正の無矛盾性」を、全校正過程の統一性の尺度として利用する。もちろん、校正の検証には、式１３を変形した他の形式の尺度を用いることもできる。繰り返しになるが、この「校正の無矛盾性」が１に近いほど、全校正過程は統一的に実施されており、誤差項に矛盾がない。つまり、校正の無矛盾性が１に近いほど、校正が理想的な成功に近い状態にあると判断できる。
【００５５】
さて、本実施形態のネットワーク・アナライザ１００は、上記の検証方法に基づき、式１３に示される校正の無矛盾性を算出し、校正の成否を検証する。実際には、制御手段１２０が記憶手段１４０に格納されたプログラムを実行し、測定手段１１０などを制御することにより、校正の検証が行われる。その検証手順は、図８に示すフローチャートに従う。
【００５６】
まず、ステップＳ１０において、フル２ポート校正を行う。この時、制御手段１２０は、測定手段１１０の測定結果から１２個の誤差項を定量化する。校正は複数の周波数点において実施される。以下、校正が実施される周波数点は、校正周波数点と称する。校正周波数点は、実際に測定を行う周波数点と同じ場合も異なる場合もある。上記のように複数の周波数点で校正されれば、周波数点ごとに１２個の誤差項が定量化され、周波数点ごとに１２個の誤差項の値が記憶手段１４０に格納される。例えば、校正周波数点が８点あるとすれば、９６個の誤差項の値が記憶手段１４０に格納されることになる。なお、本ステップの校正は、図８に示すフローチャートの外で事前に実施されるようにしても良い。その場合、本ステップをフローチャートから省くこともできる。
【００５７】
次に、ステップＳ２０において、無矛盾性算出手段１３０は、記憶手段１４０から１２個の誤差項の値を読み出し、それらの値を用いて校正の無矛盾性を計算する。この無矛盾性は、１２個の誤差項が定量化される周波数点毎に計算される。
【００５８】
次に、ステップＳ３０において、算出した校正の無矛盾性を出力する。本ステップにおける出力により、ネットワーク・アナライザの作業者や外部装置などが校正の成否を判定することができる。本実施形態では、縦軸が無矛盾性、横軸が周波数で表されるグラフを入出力手段１４０に出力する。なお、結果出力の形式は、数値出力やグラフ出力、その他の形式であっても良い。
【００５９】
次に、ステップＳ４０において、既に算出した校正の無矛盾性に基づいて、校正の成否を判定する。例えば、算出した無矛盾性が±０．１ｄＢ以内であれば、校正は成功であると判定するようにする。校正が成功したと判定した場合には処理を終了する。校正は失敗したと判定された場合には、校正をやり直すためにステップＳ１０へ処理を戻す。なお、校正の成否の判定は、ある条件に従って機械的に行われても良いし、ネットワーク・アナライザの作業者や外部装置などの指示に従うようにしても良い。また、校正は随時やり直しができるので、本ステップをフローチャートから省くこともできる。
【００６０】
さて、本発明の検証方法は、２ポートのネットワーク・アナライザに限定されず、３以上の測定ポートを有するマルチポートネットワーク・アナライザにも適用可能である。ｎが３以上であるフルｎポート校正は、フル２ポート校正を拡張したものであり、ｎＣ２のフル２ポート校正の組み合わせとして分解することができる。従って、ｉポートとｊポートとの間で実施されるフル２ポート校正について「校正の無矛盾性」を算出すれば、ｉｊポート間における校正の成否を検証することができる。なお、ｉｊポート間における校正の無矛盾性は、式１３から変形された一般式（式１４）に基づいて算出できる。
【００６１】
【数２１】
2005172728.tif 000020
【００６２】
ｎが３以上であるフルｎポート校正の成否は、全ｎＣ２組のフル２ポート校正において校正の無矛盾性を求め判定することにより検証される。この場合、ｎが３以上であるフルｎポート校正の無矛盾性は、各ポート間における校正の無矛盾性の最悪値とすると、校正全体の成否が検証でき使い勝手が良い。また、校正の無矛盾性をポート毎に個別に判定すれば、校正に失敗したポートの組み合わせを特定でき、全てのポート間について校正をやり直さなくても良い。
【００６３】
以上に説明において、本発明の検証方法による校正の検証は、ネットワーク・アナライザにより全てが処理されるように記述されている。しかし、本発明の適用範囲は、その実施形態のみに限定されない。つまり、校正後に校正の無矛盾性が算出可能な実施形態であれば、他のいかなる形態にも適用可能である。例えば、ネットワーク・アナライザにコンピュータなどの外部制御装置を接続し、外部制御装置が検証を行うようにした形態にも本発明の検証方法は適用可能である。
【００６４】
そのような形態を本発明の第二の実施形態として、以下に説明する。図９は、本実施形態のネットワーク・アナライザと外部制御装置の一例であるコンピュータを示すブロック図である。図９において、ネットワーク・アナライザ４００は、測定手段４１０と、制御手段４２０と、記憶手段４４０と、入出力手段４５０とを備える。測定手段１１０は、測定ポート４１１と測定ポート４１２とを備え、それらの測定ポートに接続されるデバイスの網特性を解析する。制御手段４２０は、プログラムの実行により、測定手段４１０などを制御して、ネットワーク・アナライザ４００の校正や測定などを行う。制御手段４２０は、例えば、ＭＰＵやＤＳＰなどである。記憶手段４４０は、測定手段４１０の測定結果や制御手段４２０の処理手順などを格納し、また、格納された情報が読み出される。記憶手段４４０は、例えば、半導体メモリ、ハードディスクドライブ、または、リムーバブルディスクなどである。入出力手段４５０は、ネットワーク・アナライザ４００の使用者や外部装置に対する入出力を行う。入出力手段４５０は、キーボード、ディスプレイ、または、ＬＡＮインターフェースなどである。図９において、コンピュータ５００は、プロセッサ５１０と、メモリ５２０と、入出力手段５３０とを備える。プロセッサ５１０は、メモリ５２０に予め格納されたプログラムや入出力手段５３０を介して外部から供給されるプログラムの指示に従って、様々な処理を行う。プロセッサ５１０は、ＭＰＵやＤＳＰなどである。メモリ５２０は、プロセッサ５１０の処理を指示するプログラムや、該処理に伴い発生するデータを格納する。例えば、メモリ５２０は、半導体メモリやハードディスクドライブなど、コンピュータ５００に内蔵された記憶手段である。入出力手段５３０は、コンピュータ５００が外部との一方または双方向の通信を行うための機能手段である。例えば、入出力手段５３０は、キーボード、ディスプレイ、ＬＡＮインターフェース、または、リムーバブルディスクなどである。入出力手段４５０と入出力手段５３０は、有線通信媒体または無線通信媒体により互いに接続されている。
【００６５】
次に、コンピュータ５００がネットワーク・アナライザ４００の校正を検証する手順について説明する。まず、ネットワーク・アナライザ４００は、自身または外部の指示によりフルｎポート校正を実施する。そして、プロセッサ５１０は、メモリ５２０に格納されたプログラムの指示により、以下の処理を行う。まず、プロセッサ５１０は、入出力手段５３０を制御して、ネットワーク・アナライザ４００の校正によって定量化された誤差項の値をネットワーク・アナライザ４００から読み出す。読み出した誤差項の値は、メモリ５２０に格納されるか、プロセッサ５１０へ直接渡される。続いて、プロセッサ５１０は、読み出した誤差項の値を用いて校正の無矛盾性を計算し、計算結果を出力する。校正の無矛盾性の計算は、本第一の実施形態において説明した方法に従う。計算結果の出力先は、コンピュータ５００でもネットワーク・アナライザ４００でも、その他の装置であっても良い。さらに、プロセッサ５１０は、所定値を基準として算出した校正の無矛盾性について判定し、校正の成否を機械的に検証することもできる。
【００６６】
なお、ネットワーク・アナライザ４００とコンピュータ５００が接続されていない場合においても、本発明の検証方法は同様に実施可能である。上記の通信手段に代えてフレキシブルディスクなどの取り外し可能な記憶媒体を用いて、コンピュータ５００がネットワーク・アナライザ４００から誤差項の値を間接的に読み出すようにすれば良い。
【実施例】
【００６７】
ここで、本発明の検証方法により算出された校正の無矛盾性について、いくつか計算結果の出力例を示す。図１０〜図１３は、左縦軸が無矛盾性の振幅、右縦軸が無矛盾性の位相、横軸が周波数で表されるグラフである。振幅１の無矛盾性は、左縦軸の０ｄＢにプロットされる。さて、図１０は、校正がおおむね成功した時の無矛盾性のグラフの例である。無矛盾性の振幅および位相は、表示された全周波数範囲においてゼロの近傍にプロットされている。図１１は、トルクレンチを使わずに手でコネクタを締め付けた時の校正の無矛盾性のグラフの例である。図１２は、標準器の定義値をネットワーク・アナライザに誤設定した時の校正の無矛盾性のグラフの例である。図１３は、安定度が悪いケーブルを用いた時の校正の無矛盾性のグラフの例である。図１１〜図１３のいずれも、無矛盾性の振幅もしくは位相がゼロから離れた位置にプロットされており、全校正過程が統一的に実施されておらず、校正が失敗であったことを示している。
【図面の簡単な説明】
【００６８】
【図１】本発明の第一の実施形態を示すブロック図である。
【図２】２ポート１２項エラーモデルの順方向モデルを示すシグナルフロー図である。
【図３】２ポート１２項エラーモデルの逆方向モデルを示すシグナルフロー図である。
【図４】２ポート８項エラーモデルを示すシグナルフロー図である。
【図５】限定表示した２ポート１２項エラーモデルのを示すシグナルフロー図である。
【図６】限定表示した２ポート８項エラーモデルを示すシグナルフロー図である。
【図７】スイッチ整合を考慮した２ポート８項エラーモデルを示すシグナルフロー図である。
【図８】本実施形態において校正を検証する手順を示すフローチャートである。
【図９】本発明の第二の実施形態を示すブロック図である。
【図１０】本発明の検証方法により算出された校正の無矛盾性を示すグラフである。
【図１１】本発明の検証方法により算出された校正の無矛盾性を示すグラフである。
【図１２】本発明の検証方法により算出された校正の無矛盾性を示すグラフである。
【図１３】本発明の検証方法により算出された校正の無矛盾性を示すグラフである。
【符号の説明】
【００６９】
１００，４００  ネットワーク・アナライザ
１１０，４１０  測定手段
１２０，４２０  制御手段
１３０  無矛盾性算出手段
１４０，４４０  記憶手段
１５０，４５０  入出力手段
２００，３００  同軸ケーブル
５００  コンピュータ
５１０  プロセッサ
５２０  メモリ
５３０  入出力手段
【図１】
2005172728.tif 000024
【図２】
2005172728.tif 000025
【図３】
2005172728.tif 000026
【図４】
2005172728.tif 000027
【図５】
2005172728.tif 000028
【図６】
2005172728.tif 000029
【図７】
2005172728.tif 000030
【図８】
2005172728.tif 000031
【図９】
2005172728.tif 000032
【図１０】
2005172728.tif 000033
【図１１】
2005172728.tif 000034
【図１２】
2005172728.tif 000035
【図１３】
2005172728.tif 000036