(57)【要約】【課題】画素の各々からカラム信号処理回路を通して出力される信号そのものを、固定パターンノイズを補正するための基準信号として用いると、当該基準信号には画素トランジスタのリセットばらつきなどの影響を受けて基準信号を精度良く得ることが難しい。【解決手段】ＣＭＯＳイメージセンサ１０Ａにおいて、画素アレイ部１１の遮光領域（遮光画素アレイ部）１１Ｂの各画素１１１のフォトダイオードＰＤに溜まっている電荷を掃き出した後に、当該各画素１１１から信号を読み出して縦筋状の固定パターンノイズを補正するための基準信号としてメモリ装置２１に保持しておき、当該基準信号を用いてＤＳＰ回路２０において縦筋状の固定パターンノイズの補正処理を行うようにする。【選択図】図１
2005311736.tif 000002
【特許請求の範囲】
【請求項１】
光電変換素子を含む画素が行列状に２次元配置され、各画素ごとに光電変換して得られる信号を出力する有効画素アレイ部と、
前記有効画素アレイ部の各画素と同じ画素構造を持つ画素が、遮光された状態で前記画素アレイ部の列ごとに少なくとも１行分だけ配置されてなる遮光画素アレイ部と、
前記遮光画素アレイ部の各画素に電荷が蓄積されていない状態で当該各画素から信号を読み出す駆動手段と、
前記駆動手段による駆動によって前記遮光画素アレイ部の各画素から出力される信号を基準信号として記憶する記憶手段と、
前記記憶手段に記憶されている前記基準信号を用いて、前記有効画素アレイ部の各画素から出力される信号の補正処理を行う補正手段と
を備えたことを特徴とする固体撮像装置。
【請求項２】
前記駆動手段は、前記遮光画素アレイ部の各画素の光電変換素子に溜まっている電荷を掃き出した後に、前記遮光画素アレイ部の各画素から信号を読み出す
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記駆動手段は、前記遮光画素アレイ部の各画素をリセットした状態で当該各画素から信号を読み出す
ことを特徴とする請求項１記載の固体撮像装置。
【請求項４】
前記遮光画素アレイ部の各画素から今回得られた信号と前記記憶手段に記憶されている信号との平均値を求め、当該平均値を前記記憶手段に記憶する平均値演算手段を有する
ことを特徴とする請求項１記載の固体撮像装置。
【請求項５】
前記遮光画素アレイ部には画素が複数行分だけ配置されており、
前記平均値演算手段は、前記複数行分の各画素から得られる信号の平均値を列ごとに求める
ことを特徴とする請求項４記載の固体撮像装置。
【請求項６】
前記遮光画素アレイ部には画素が１行分だけ配置されており、
前記平均値演算手段は、前記１行分の各画素から繰り返し得られる信号の平均値を列ごとに求める
ことを特徴とする請求項４記載の固体撮像装置。
【請求項７】
光電変換素子を含む画素が行列状に２次元配置され、各画素ごとに光電変換して得られる信号を出力する有効画素アレイ部と、
前記有効画素アレイ部の各画素と同じ画素構造を持つ画素が、遮光された状態で前記画素アレイ部の列ごとに少なくとも１行分だけ配置されてなる遮光画素アレイ部とを備えた固体撮像装置の駆動方法であって、
前記遮光画素アレイ部の各画素に電荷が蓄積されていない状態で当該各画素から信号を読み出す第１ステップと、
前記第１ステップでの駆動によって前記遮光画素アレイ部の各画素から出力される信号を基準信号として保持する第２ステップと、
前記第２ステップで保持した前記基準信号を用いて、前記有効画素アレイ部の各画素から出力される信号の補正処理を行う第３ステップと
を有することを特徴とする固体撮像装置の駆動方法。
【請求項８】
前記第１ステップでは、前記遮光画素アレイ部の各画素の光電変換素子に溜まっている電荷を掃き出した後に、前記遮光画素アレイ部の各画素から信号を読み出す
ことを特徴とする請求項７記載の固体撮像装置の駆動方法。
【請求項９】
前記第１ステップでは、前記遮光画素アレイ部の各画素をリセットした状態で当該各画素から信号を読み出す
ことを特徴とする請求項７記載の固体撮像装置の駆動方法。
【請求項１０】
前記遮光画素アレイ部の各画素から今回得られた信号と前記第２ステップで保持した信号との平均値を求め、当該平均値を前記第２ステップで保持する信号とする第４ステップを有する
ことを特徴とする請求項７記載の固体撮像装置の駆動方法。
【請求項１１】
前記遮光画素アレイ部には画素が複数行分だけ配置されており、
前記第４ステップでは、前記複数行分の各画素から得られる信号の平均値を列ごとに求める
ことを特徴とする請求項１０記載の固体撮像装置の駆動方法。
【請求項１２】
前記遮光画素アレイ部には画素が１行分だけ配置されており、
前記第４ステップでは、前記１行分の各画素から繰り返し得られる信号の平均値を列ごとに求める
ことを特徴とする請求項１０記載の固体撮像装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固体撮像装置および固体撮像装置の駆動方法に関し、特に光電変換素子を含む画素の行列状配列に対して、列ごとに配置されてなる信号処理回路を通して画素の信号を出力する固体撮像装置および当該固体撮像装置の駆動方法に関する。
【背景技術】
【０００２】
電荷転送型固体撮像装置、例えばＣＣＤ(Charge Coupled Device)イメージセンサや、ＭＯＳ型イメージセンサ、例えばＣＭＯＳ(Complementary Metal Oxide Semiconductor)イメージセンサに代表される固体撮像装置は、動画を撮影するビデオカメラや、静止画を撮影する電子スチルカメラ等、各種の映像機器においてその撮像デバイスとして利用されている。
【０００３】
近年、半導体技術の進歩により数百万画素の固体撮像装置が開発され、高解像度が要求されるデジタルスチルカメラや映画用のビデオカメラなどのカメラ装置（撮像装置）においてその撮像デバイスとして利用されている。その中でもＣＭＯＳイメージセンサは、各画素に光電変換素子と読出し回路が設けられた固体撮像装置であり、各画素をランダムにアクセスすることや、高速に読み出すことが可能であることから、将来を有望視されているセンサである。
【０００４】
しかし、代表的なカラム型のＣＭＯＳイメージセンサ、即ち画素の行列状配列の列（カラム）ごとに配置されてなる信号処理回路（カラム信号処理回路）を通して画素の信号を出力するＣＭＯＳイメージセンサでは、各列ごとに、プロセスばらつき（垂直信号線ごとに配されたＣＤＳ回路のキャパシタ、画素アレイ部の各画素トランジスタのしきい値電圧のばらつき、配線幅のばらつきなど）に起因する縦筋状の固定パターンノイズを持ち、画像特性を劣化させることが懸念されてきた。
【０００５】
この縦筋状の固定パターンノイズに起因する画質不良を改善するために、従来は、画素をリセットしてから画素信号を読み出し、列ごとのカラム信号処理回路を通して出力した後の画素信号を、固定パターンノイズを補正するための基準信号とし、通常の撮像モード時に当該基準信号を用いてＣＭＯＳイメージセンサの出力信号に対して補正処理（減算処理）を行うことによって固定パターンノイズ成分（縦筋状のノイズ成分）を抑制するようにしていた（例えば、特許文献１参照）。
【０００６】
また、感光部の一部に感光画素が接続されていないダミー信号線を設けるとともに、ノイズ成分データを記憶するためのラインバッファを設け、ダミー信号線から出力される信号をラインバッファに取り込み、これをノイズ成分データとして用いて固定パターンノイズの補正を行うようにしていた（例えば、特許文献２参照）。
【０００７】
【特許文献１】特開平１０−１２６６９７号公報
【特許文献２】特開平０６−１８９２００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
特許文献１に係る従来技術では、画素の各々からカラム信号処理回路を通して出力される信号そのものを、固定パターンノイズを補正するための基準信号として用いていることから、当該基準信号には画素トランジスタのリセットばらつきなども含まれており、当該リセットばらつきなどの影響を受けて基準信号を精度良く得ることが難しいという課題がある。また、デジタルスチルカメラなど、電源投入時にしか縦筋状の固定パターンノイズを補正するための基準信号を得ることができない固体撮像装置では、温度変化によって特性が変化することがあるため補正能力に限界がある。
【０００９】
特許文献２に係る従来技術では、ダミー信号線には感光画素が接続されていないことから、当該ダミー信号線から信号を読み出すときの負荷が、感光画素が接続されている有効画素アレイ部の各画素から垂直信号線を通して信号を読み出すときの負荷と異なることになるため、縦筋状の固定パターンノイズを補正するための基準信号として十分な精度が得られないという課題がある。
【００１０】
本発明は、上記課題に鑑みてなされたものであって、その目的とするところは、暗電流の影響の少ない状態で基準信号を収得することで、縦筋状の固定パターンノイズを効果的に、非常に高いレベルで低減可能とした固体撮像装置および固体撮像装置の駆動方法を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明では、光電変換素子を含む画素が行列状に２次元配置され、各画素ごとに光電変換して得られる信号を出力する有効画素アレイ部と、前記有効画素アレイ部の各画素と同じ画素構造を持つ画素が、遮光された状態で前記画素アレイ部の列ごとに少なくとも１行分だけ配置されてなる遮光画素アレイ部とを備えた固体撮像装置において、前記遮光画素アレイ部の各画素に電荷が蓄積されていない状態で当該各画素から信号を読み出し、当該信号を基準信号として保持しておき、この保持した基準信号を用いて、前記有効画素アレイ部の各画素から出力される信号の補正処理を行う構成を採っている。
【００１２】
上記構成の固体撮像装置において、遮光画素アレイ部の各画素に電荷が蓄積されていない状態で、例えば、遮光画素アレイ部の各画素の光電変換素子に溜まっている電荷を掃き出した後に、あるいは遮光画素アレイ部の各画素をリセットした状態で、遮光画素アレイ部の各画素から信号を読み出すことで、遮光画素アレイ部の各画素からは、光電変換素子やフローティングディフュージョンに発生する暗電流の影響が少なく、しかも垂直信号線の負荷が有効画素アレイ部の各画素から信号を読み出すときとほぼ同じ状態の下で、各画素の信号が得られる。そして、遮光画素アレイ部の各画素の信号を基準信号として保持しておき、当該基準信号を用いて有効画素アレイ部の各画素の信号に対して縦筋状の固定パターンノイズを低減するための補正処理を行う。
【発明の効果】
【００１３】
本発明によれば、固定パターンノイズを補正するための基準信号を、光電変換素子やフローティングディフュージョンに発生する暗電流の影響が少なく、しかも垂直信号線の負荷が有効画素アレイ部の各画素から信号を読み出すときとほぼ同じ状態で収得することができるため、縦筋状の固定パターンノイズを効果的に、非常に高いレベルで低減することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００１５】
図１は、本発明の一実施形態に係るＭＯＳ型固体撮像装置、例えばＣＭＯＳイメージセンサの構成を示すブロック図である。図１に示すように、本実施形態に係るＣＭＯＳイメージセンサ１０Ａは、画素アレイ部１１、垂直駆動回路１２、シャッタ駆動回路１３、カラム信号処理回路１４、水平駆動回路１５、水平信号線１６、アナログアンプ１７、タイミングジェネレータ１８、ＡＤＣ（アナログ−デジタル変換）回路１９、ＤＳＰ(Digital Signal Processor;デジタル信号処理)回路２０、メモリ装置２１およびデジタルアンプ２２を有する構成となっている。
【００１６】
画素アレイ部１１は、光電変換素子を含む画素１１１が行列状に２次元配置されるとともに、当該行列状の配列に対して列ごとに垂直信号線１１２が配線された構成となっている。この画素アレイ部１１は、画素１１１の入射面が開口し、当該開口を通して入射する光を光電変換素子にてその光量に応じた信号電荷に光電変換する開口領域（有効画素アレイ部）１１Ａと、画素１１１の入射面が遮蔽（遮光）され、光電変換素子による光電変換を行わない遮光領域（遮光画素アレイ部）１１Ｂとを有している。
【００１７】
開口領域１１Ａおよび遮光領域１１Ｂの各画素１１１としては全く同じ画素構造のものが用いられる。遮光領域１１Ｂには、画素１１１が数十行程度配置される。ただし、図１には、図面の簡略化のために、開口領域１１Ａおよび遮光領域１１Ｂ共に、画素１１１が２行ずつ配置された構成を示している。
【００１８】
画素１１１は、例えば図２に示すように、光電変換素子、例えばフォトダイオードＰＤに加えて、当該画素１１１の駆動トランジスタ、例えば、フォトダイオードＰＤで光電変換して得られる信号電荷をフローティングディフュージョンＦＤに転送する転送トランジスタＱ１と、当該フローティングディフュージョンＦＤの電位を制御するリセットトランジスタＱ２と、フローティングディフュージョンＦＤの電位に応じた信号を出力する増幅トランジスタＱ３との３つのトランジスタを有する構成となっている。
【００１９】
図２において、リセットトランジスタＱ２および増幅トランジスタＱ３の各ドレインには、選択パルスＳＥＬが共通に与えられる。これにより、画素１１１が行単位で選択される。リセットトランジスタＱ２のゲートには、リセットパルスＲＳＴが与えられる。これにより、フローティングディフュージョンＦＤがリセットされる。転送トランジスタＱ１のゲートには、転送パルスＴＲＧが与えられる。これにより、フォトダイオードＰＤの電荷がフローティングディフュージョンＦＤに転送される。
【００２０】
ここでは、転送トランジスタＱ１、リセットトランジスタＱ２および増幅トランジスタＱ３としてＮｃｈのＭＯＳトランジスタを用いているが、ＰｃｈのＭＯＳトランジスタを用いることも可能である。また、画素１１１としては、上記３トランジスタ構成のものに限られるものではなく、画素選択を行うための専用の選択トランジスタを、増幅トランジスタＱ３と垂直信号線１１２との間に接続してなる４トランジスタ構成のものなどであっても良い。
【００２１】
垂直駆動回路１２は、シフトレジスタなどによって構成されており、画素１１１の各々を行単位で選択し、当該選択行の画素１１１をリセットしたり、画素１１１から信号を読み出したりする動作などを行う。この垂直駆動回路１２による駆動時には、選択行の画素１１１の各々からは、リセットトランジスタＱ２によってリセットされたときのフローティングディフュージョンＦＤの電位がリセットレベルとして増幅トランジスタＱ３を通して垂直信号線１１２に出力され、また転送トランジスタＱ１によってフォトダイオードＰＤからフローティングディフュージョンＦＤに信号電荷が転送されたときの当該フローティングディフュージョンＦＤの電位が信号レベルとして増幅トランジスタＱ３を通して垂直信号線１１２に出力される。
【００２２】
シャッタ駆動回路１３は、基本的に垂直駆動回路１２と同様に、シフトレジスタなどによって構成されており、電子シャッタ行を選択して、当該選択行の画素１１１に対して電子シャッタ動作、即ち画素１１１のフォトダイオードＰＤに溜まっている電荷を掃き出す動作を行うことにより、各行（ライン）ごとに画素１１１の露光時間（信号電荷の蓄積時間）を制御する。すなわち、このシャッタ駆動回路１３において、同じ画素行について垂直駆動回路１２との駆動間隔を制御することにより、所望の露光時間を設定することができる。
【００２３】
カラム信号処理回路１４は、ＣＤＳ(Correlated Double Sampling;相関二重サンプリング)回路１４１およびラインメモリ１４２を、例えば画素アレイ部１１の画素列ごとに有する構成となっている。ＣＤＳ回路１４１は、垂直駆動回路１２によって選択された行の画素１１１から出力される信号に対してノイズ除去のためのＣＤＳ処理を行う。具体的には、先述したように、選択行の画素１１１から順に出力されるリセットレベルと信号レベルを順に受け取り、両者の差をとることにより、画素ごとの固定パターンノイズを除去する。このＣＤＳ回路１４１としては、キャパシタを含むサンプルホールド回路と差動アンプからなる周知の回路構成のものが用いられる。ラインメモリ１４２は、例えばサンプルホールドキャパシタによって構成され、ＣＤＳ処理後の信号を１行（ライン）分だけ保持する。
【００２４】
水平駆動回路１５は、シフトレジスタなどによって構成されており、ラインメモリ１４２を画素列ごとに順に選択し、当該ラインメモリ１４２に保持されている１ライン分の信号を水平信号線１６に順次出力させる。アナログアンプ１７は、ラインメモリ１４２から水平信号線１６を通して供給される各画素の信号を適当なゲインで増幅（減衰を含む）する。タイミングジェネレータ１８は、上記各回路部分で用いる各種のタイミングパルスを生成し、各回路部分に対して供給する。
【００２５】
ここまでに説明した各回路部分、即ち垂直駆動回路１２、シャッタ駆動回路１３、カラム信号処理回路１４、水平駆動回路１５、水平信号線１６、アナログアンプ１７およびタイミングジェネレータ１８は、画素１１１が行列状に配置されてなる画素アレイ部１１と同じチップ（半導体基板）２３上に集積され、以下に説明する回路部分、即ちＡＤＣ回路１９、ＤＳＰ回路２０、メモリ装置２１およびデジタルアンプ２２は、チップ２３の外部に設けられている。
【００２６】
ＡＤＣ回路１９は、チップ２３内のアナログアンプ１７からチップ２３外に出力されるアナログ信号をデジタル信号に変換する。ＤＳＰ回路２０は、画素アレイ部１１の遮光領域１１Ｂの各画素から出力される信号について例えば複数行分の平均値をとり、当該平均値を縦筋状の固定パターンノイズを補正するための基準信号としてメモリ装置２１に記憶する平均値演算手段としての機能を持っている。
【００２７】
ここで、縦筋状の固定パターンノイズとは、各列ごとに、プロセスばらつき、具体的にはＣＤＳ回路１４１のキャパシタ、画素アレイ部１１の各画素トランジスタのしきい値電圧のばらつき、配線幅のばらつきなどに起因するノイズ成分のことを言う。
【００２８】
ＤＳＰ回路２０はさらに、メモリ装置２１に記憶されている各画素の信号（平均値）を、縦筋状の固定パターンノイズを補正するための各列ごとの基準信号として用い、画素アレイ部１１の有効領域１１Ａの各画素から出力される信号メモリ装置２１に記憶されている各列ごとの基準信号との差分をとる処理（減算処理）を行うことにより、縦筋状の固定パターンノイズを低減するための補正処理を行う補正手段としての機能を持っている。デジタルアンプ２２は、ＤＳＰ回路２０から出力されるデジタル信号を適当なゲインで増幅（減衰を含む）する。
【００２９】
次に、上記構成の本実施形態に係るＣＭＯＳイメージセンサ１０Ａの回路動作について説明する。
【００３０】
垂直駆動回路１２による垂直走査により、画素アレイ部１１の各画素１１１が行単位で順に選択される。すると、その選択行（信号出力行）の各画素１１１において、フォトダイオードＰＤに蓄積された信号電荷（例えば、電子）に応じた信号レベルと、フォトダイオードＰＤをリセットした後のリセットレベル（例えば、０レベル）が、垂直信号線１１２を通して各列のカラム信号処理回路１４に出力される。
【００３１】
一方、シャッタ駆動回路１３による走査により、画素アレイ部１１の各画素１１１が行単位で順に選択されると、その選択行（電子シャッタ行）の各画素１１１のフォトダイオードＰＤがリセットされる。信号出力行を駆動した直後に、同様の駆動パルスで電子シャッタ行の各画素１１１が動作する。電子シャッタ行と信号出力行が一定の間隔で進んで行くとき、信号出力行から出力される信号は、電子シャッタ行から信号出力行まで進んで行く期間に光電変換された光の信号となる。
【００３２】
電子シャッタ行と信号出力行の間隔を調節することにより、フォトダイオードＰＤへの照射時間（信号電荷の蓄積時間）を変えることができる。垂直駆動回路１２およびシャッタ駆動回路１３の駆動パルス、即ちスタートパルスおよびクロックパルスは、タイミングジェネレータ１８で生成される。上記照射時間（信号電荷の蓄積時間）の調整は、タイミングジェネレータ１８で生成する駆動パルスのタイミングを調節することによって実行される。
【００３３】
画素１１１の全てから信号を読み出す全画素読出し時には、シャッタ動作および読み出し動作は、画素アレイ部１１の第一行から最終行までを順に選択され、全ての行に対して行われる。ここまでの動作は、従来と同じ、周知の動作である。
【００３４】
続いて、本発明の特徴部分である、縦筋状の固定パターンノイズを補正するための基準信号を収得する２つの実施例について以下に説明する。いずれの実施例の場合にも、光の影響を排除するために、画素アレイ部１１の遮光領域（遮光画素アレイ部）１１Ｂの各画素の信号を、縦筋状の固定パターンノイズを補正するための基準信号として収得する。
【００３５】
（実施例１）
実施例１では、画素アレイ部１１の遮光領域（遮光画素アレイ部）１１Ｂの各画素１１１の光電変換素子（本例では、フォトダイオードＰＤ）に溜まっている電荷を電子シャッタ動作によって掃き出した後に、当該各画素１１１から信号を読み出すようにする。
【００３６】
図３に、実施例１の動作を実現するための画素１１１で用いる駆動パルスのタイミング関係を示す。画素１１１の駆動パルスとして、リセットトランジスタＱ２および増幅トランジスタＱ３の各ドレインに与えられる選択パルスＳＥＬ、リセットトランジスタＱ２のゲートに与えられるリセットパルスＲＳＴおよび転送トランジスタＱ１のゲートに与えられる転送パルスＴＲＧが用いられる。
【００３７】
垂直駆動回路１２による垂直走査により、画素アレイ部１１の遮光領域１１Ｂにおけるある行の走査タイミングｔ１で選択パルスＳＥＬが“Ｈ”レベルになることで、当該行の各画素１１１が選択された状態となる。この選択状態において、転送パルスＴＲＧが時刻ｔ２で“Ｈ”レベルとなると、転送トランジスタＱ１がオン状態となってフォトダイオードＰＤに蓄えられている電荷をフローティングディフュージョンＦＤで転送する。また、転送パルスＴＲＧと同じタイミングｔ２でリセットパルスＲＳＴが“Ｈ”レベルとなることで、リセットトランジスタＱ２がオン状態となってフローティングディフュージョンＦＤをリセットする。
【００３８】
その後、時刻ｔ３で再びリセットパルスＲＳＴが“Ｈ”レベルとなることによってリセット動作が行われ、このリセット状態でのフローティングディフュージョンＦＤの電位がリセットレベルとして増幅トランジスタＱ３を通して垂直信号線１１２に出力される。続いて、時刻ｔ４で転送パルスＴＲＧが“Ｈ”レベルとなることによってフォトダイオードＰＤの電荷のフローティングディフュージョンＦＤへの転送動作が行われ、このときのフローティングディフュージョンＦＤの電位が信号レベルとして増幅トランジスタＱ３を通して垂直信号線１１２に出力される。
【００３９】
このようにして、画素アレイ部１１の遮光領域１１Ｂにおけるある行の各画素１１１からは、リセットレベルと信号レベルとが垂直信号線１１２を通してＣＤＳ回路１４１へ順に供給される。ここで、画素アレイ部１１の遮光領域１１Ｂの各画素１１１が遮光された状態にあるため、これら画素１１１の信号は光の影響を全く受けることがなく、しかもリセットレベルと信号レベルが共にフォトダイオードＰＤに溜まっている電荷を掃き出した状態で読み出されるため、フォトダイオードＰＤに発生する暗電流の影響を受けることもなく、リセットレベルも、信号レベルも同じレベルである。
【００４０】
このとき、ＣＤＳ回路１４１の各々から出力されるＣＤＳ処理後の信号については、リセットレベルも、信号レベルも、理想的には同じレベルであるため、ＣＤＳ処理後の出力値として０レベルが出力される筈であるが、ＣＤＳ回路１４１個々のプロセスばらつき、例えばＣＤＳ回路１４１を構成するキャパシタのばらつきの影響を受けて、列ごとに若干値がばらつく。
【００４１】
このＣＤＳ処理後の信号は、ラインメモリ（例えば、サンプルホールドキャパシタ）１４２に格納された後、水平駆動回路１５による水平走査によって順次水平信号線１６に読み出される。この読み出された信号は、アナログアンプ１７で適当なゲインに増幅されてチップ２３外に出力され、ＡＤＣ回路１９によってデジタル変換された後、ＤＳＰ回路２０を経由してメモリ装置２１に、縦筋状の固定パターンノイズを補正するための基準信号として格納される。
【００４２】
ここで、ＡＤＣ回路１９から出力される各画素の信号と、メモリ装置２１に記憶されている各画素の信号との平均値を求め、当該平均値を縦筋状の固定パターンノイズを補正するための基準信号としてメモリ装置２１に記憶するＤＳＰ回路２０の機能（平均値演算機能）についてより具体的に説明する。
【００４３】
縦筋状の固定パターンノイズを補正するための基準信号としてメモリ装置２１に格納される一行分（一回分）の各列ごとの信号は、ある無視できないランダムノイズ（例えば、熱雑音や電源の揺れ等に起因するノイズ）を持っていることが多い。このランダムノイズを持つ基準信号をそのまま用いて縦筋状の固定パターンノイズの補正処理を行った場合、それ相応の固定パターンノイズの低減効果が得られるものの、当該ランダムノイズに起因する画質低下を招く懸念もある。
【００４４】
そこで、ランダムノイズを抑制するために、ＤＳＰ回路２０においては、遮光領域１１Ｂの複数行（複数回）の各列ごとの信号について加算平均化し、その平均値を縦筋状の固定パターンノイズを補正するための基準信号としてメモリ装置２１に記憶するようにしている。具体的には、ＡＤＣ回路１９の今回の出力値と、メモリ装置２１の記憶値（前回の平均値）との平均値を算出して、今回の平均値としてメモリ装置２１に格納する処理を、複数行（ライン）に亘って複数回実行する。
【００４５】
なお、ここでは、各行ごとに毎回平均値を求めるとしたが、複数行分の出力値を順に加算していき、最後にその加算値を加算した行数で割ることによって平均値を求め、当該平均値を縦筋状の固定パターンノイズを補正するための基準信号としてメモリ装置２１に記憶するようにすることも可能である。
【００４６】
図１から明らかなように、画素アレイ部１１において、開口領域１１Ａの上側に遮光領域１１Ｂが設けられており、垂直駆動回路１２による垂直走査の際には、先に遮光領域１１Ｂの走査が行われ、それに続いて開口領域１１Ａの走査が行われることになる。したがって、遮光領域１１Ｂの各画素から出力される信号を、縦筋状の固定パターンノイズを補正するための基準信号として収得する一連の動作が終了すると、引き続いて、開口領域１１Ａの走査、即ち通常の撮像動作に入る。
【００４７】
この通常の撮像動作では、垂直駆動回路１２による垂直走査により、画素アレイ部１１の開口領域１１Ａの各画素１１１が行単位で順次選択される。そして、選択行の各画素１１１からリセットレベルおよび信号レベルが順に垂直信号線１１２に出力され、ＣＤＳ回路１４１においてＣＤＳ処理が行われる。
【００４８】
このＣＤＳ処理後の信号は、ラインメモリ（例えば、サンプルホールドキャパシタ）１４２に格納された後、水平駆動回路１５による水平走査によって順次水平信号線１６に読み出される。この読み出された信号は、アナログアンプ１７で適当なゲインに増幅されてチップ２３外に出力され、ＡＤＣ回路１９によってデジタル変換された後、ＤＳＰ回路２０に入力される。そして、このＤＳＰ回路２０において、メモリ装置２１に格納されている基準信号との差分がとられることにより、縦筋状の固定パターンノイズを除去する補正処理が施され、デジタルアンプ２２で適当なゲインに増幅されて出力される。
【００４９】
図４に、実施例１に係る基準信号の収得方法を用いて縦筋状の固定パターンノイズを除去するための補正処理を行ったときの実験結果を示す。この実験では、遮光領域１１Ｂの行数を４７行に設定し、この４７行分の各画素の信号の列ごとの平均値をとり、当該平均値を各列の基準信号としている。
【００５０】
図４において、加算平均化枚数は、４７行の出力値を１フレームとしたときに、ランダムノイズを抑制するために何回か撮像を繰り返し、加算平均化したときのフレーム数を表している。また、縦軸に補正後の縦筋ノイズ（縦筋状の固定パターンノイズ）を、横軸に加算平均化枚数を示している。
【００５１】
図４からも明らかなように、１００枚加算平均化し、補正を行った場合、基準信号のランダムノイズが抑制されることによって縦筋状の固定パターンノイズを精度良く抽出できるため、補正を行う前の約１／４程度の値まで縦筋ノイズを補正できることが解る。しかも、この値は画素間固定パターンノイズとほぼ同程度であることから、非常に効果的な補正方法である。
【００５２】
上述したように、画素アレイ部１１の遮光領域（遮光画素アレイ部）１１Ｂの各画素１１１のフォトダイオードＰＤに溜まっている電荷を掃き出した後に、当該各画素１１１から信号を読み出して縦筋状の固定パターンノイズを補正するための基準信号として用いることにより、フォトダイオードＰＤに発生する暗電流の影響を抑え、しかも垂直信号線１１２の負荷が開口領域１１Ａの各画素１１１から信号を読み出すときとほぼ同じ状態で基準信号を収得することができるため、縦筋状の固定パターンノイズを効果的に、非常に高いレベルで低減することができる。
【００５３】
（実施例２）
実施例２では、画素アレイ部１１の遮光領域（遮光画素アレイ部）１１Ｂの各画素１１１、具体的にはフローティングディフュージョンＦＤをリセットした状態で当該各画素１１１から信号を読み出すようにする。
【００５４】
図５に、実施例２の動作を実現するための画素１１１で用いる駆動パルスのタイミング関係を示す。画素１１１の駆動パルスとして、リセットトランジスタＱ２および増幅トランジスタＱ３の各ドレインに与えられる選択パルスＳＥＬ、リセットトランジスタＱ２のゲートに与えられるリセットパルスＲＳＴおよび転送トランジスタＱ１のゲートに与えられる転送パルスＴＲＧが用いられる。
【００５５】
垂直駆動回路１２による垂直走査により、画素アレイ部１１の遮光領域１１Ｂにおけるある行の走査タイミングｔ１で選択パルスＳＥＬが“Ｈ”レベルになることで、当該行の各画素１１１が選択された状態となる。この選択状態において、時刻ｔ２で転送パルスＴＲＧが“Ｈ”レベルとなると、転送トランジスタＱ１がオン状態となってフォトダイオードＰＤに蓄えられている電荷をフローティングディフュージョンＦＤで転送する。また、転送パルスＴＲＧと同じタイミングｔ２でリセットパルスＲＳＴが“Ｈ”レベルとなることで、リセットトランジスタＱ２がオン状態となってフローティングディフュージョンＦＤをリセットする。
【００５６】
その後、時刻ｔ３で再びリセットパルスＲＳＴが“Ｈ”レベルとなることにより、フローティングディフュージョンＦＤがリセット状態となる。そして、フローティングディフュージョンＦＤをリセットした状態において、リセットレベル（いわゆる、Ｐ相）と信号レベル（いわゆる、Ｄ相）の読み出しが行われ、リセットレベルと信号レベルが順に増幅トランジスタＱ３を通して垂直信号線１１２に出力される。
【００５７】
このようにして、画素アレイ部１１の遮光領域１１Ｂにおけるある行の各画素１１１からは、リセットレベルと信号レベルとが垂直信号線１１２を通してＣＤＳ回路１４１へ順に供給される。ここで、画素アレイ部１１の遮光領域１１Ｂの各画素１１１が遮光された状態にあるため、これら画素１１１の信号は光の影響を全く受けることがなく、しかもフローティングディフュージョンＦＤのリセット状態で読み出されるため、フローティングディフュージョンＦＤに発生する暗電流の影響を受けることもなく、リセットレベルも、信号レベルも同じレベルである。
【００５８】
このとき、ＣＤＳ回路１４１の各々から出力されるＣＤＳ処理後の信号については、リセットレベルも、信号レベルも、理想的には同じレベルであるため、ＣＤＳ処理後の出力値として０レベルが出力される筈であるが、ＣＤＳ回路１４１個々のプロセスばらつき、例えばＣＤＳ回路１４１を構成するキャパシタのばらつきの影響を受けて、列ごとに若干値がばらつく。
【００５９】
このＣＤＳ処理後の信号は、ラインメモリ（例えば、サンプルホールドキャパシタ）１４２に格納された後、水平駆動回路１５による水平走査によって順次水平信号線１６に読み出される。この読み出された信号は、アナログアンプ１７で適当なゲインに増幅されてチップ２３外に出力され、ＡＤＣ回路１９によってデジタル変換された後、ＤＳＰ回路２０を経由してメモリ装置２１に、縦筋状の固定パターンノイズを補正するための基準信号として格納される。
【００６０】
ここで、ＡＤＣ回路１９から出力される各画素の信号と、メモリ装置２１に記憶されている各画素の信号との平均値を求め、当該平均値を縦筋状の固定パターンノイズを補正するための基準信号としてメモリ装置２１に記憶するＤＳＰ回路２０の機能（平均値演算機能）は、実施例１の場合と同様である。
【００６１】
遮光領域１１Ｂの各画素から出力される信号を、縦筋状の固定パターンノイズを補正するための基準信号として収得する一連の動作が終了すると、引き続いて、開口領域１１Ａの走査、即ち通常の撮像動作に入り、実施例１の場合と同様にして、縦筋状の固定パターンノイズを除去する補正処理が実行される。
【００６２】
図６に、実施例２に係る基準信号の収得方法を用いて縦筋状の固定パターンノイズを除去するための補正処理を行ったときの実験結果を示す。この実験では、実施例１の場合と同様に、遮光領域１１Ｂの行数を４７行に設定し、この４７行分の各画素の信号の列ごとの平均値をとり、当該平均値を各列の基準信号としている。
【００６３】
図６において、加算平均化枚数は、４７行の出力値を１フレームとしたときに、ランダムノイズを抑制するために何回か撮像を繰り返し、加算平均化したときのフレーム数を表している。また、縦軸に補正後の縦筋ノイズ（縦筋状の固定パターンノイズ）を、横軸に加算平均化枚数を示している。図６からも明らかなように、９枚加算平均化し、補正を行った場合、基準信号のランダムノイズが抑制されることによって縦筋状の固定パターンノイズを精度良く抽出できるため、縦筋ノイズが補正を行う前の約１／２程度となり、十分に補正できることが解る。
【００６４】
上述したように、画素アレイ部１１の遮光領域（遮光画素アレイ部）１１Ｂの各画素１１１をリセットした状態で、当該各画素１１１から信号を読み出して縦筋状の固定パターンノイズを補正するための基準信号として用いることにより、フローティングディフュージョンＦＤに発生する暗電流の影響を抑え、しかも垂直信号線１１２の負荷が開口領域１１Ａの各画素１１１から信号を読み出すときとほぼ同じ状態で基準信号を収得することができるため、縦筋状の固定パターンノイズを効果的に、非常に高いレベルで低減することができる。
【００６５】
なお、上記実施形態では、遮光領域１１Ｂに画素１１１を配置する行数を複数行とし、これら複数行の各画素から出力される信号を加算平均化して列ごとの基準信号として用いるとしたが、遮光領域１１Ｂに画素１１１を配置する行数は複数行に限られるものではなく、例えば１行であっても、当該１行の各画素から信号を繰り返して読み出するようにするとともに、各画素から繰り返して得られる信号を加算平均化して列ごとの基準信号として用いるようにしても、所期の目的を達成することができる。
【００６６】
また、上記実施形態では、ＡＤＣ回路１９、ＤＳＰ回路２０、メモリ装置２１およびデジタルアンプ２２をチップ２３の外部に配置した構成のＣＭＯＳイメージセンサ１０Ａに適用した場合を例に挙げて説明したが、図７に示すように、ＡＤＣ回路１９、ＤＳＰ回路２０、メモリ装置２１およびデジタルアンプ２２を、垂直駆動回路１２、シャッタ駆動回路１３、カラム信号処理回路１４、水平駆動回路１５、水平信号線１６、アナログアンプ１７およびタイミングジェネレータ１８と共に、画素アレイ部１１と同じチップ２３上に集積してなるＣＭＯＳイメージセンサ１０Ｂにも同様に適用可能である。
【００６７】
さらに、上記実施形態では、ＣＭＯＳイメージセンサに適用した場合を例に挙げて説明したが、本発明はＣＭＯＳイメージセンサへの適用に限られるものではなく、ＭＯＳ型イメージセンサに代表されるＸ−Ｙアドレス型固体撮像装置全般に適用可能である。
【産業上の利用可能性】
【００６８】
本発明に係る固体撮像装置は、動画を撮影するビデオカメラや、静止画を撮影する電子スチルカメラ等、各種の映像機器の撮像デバイスとして用いることができる他、カメラ付き携帯電話などの携帯機器の撮像デバイスとしても用いることができる。
【図面の簡単な説明】
【００６９】
【図１】本発明の一実施形態に係るＣＭＯＳイメージセンサの構成を示すブロック図である。
【図２】画素の構成の一例を示す回路図である。
【図３】実施例１の動作を実現するための画素で用いる駆動パルスのタイミングチャートである。
【図４】実施例１に係る基準信号の収得方法を用いて縦筋状の固定パターンノイズを除去するための補正処理を行ったときの実験結果を示す図である。
【図５】実施例２の動作を実現するための画素で用いる駆動パルスのタイミングチャートである。
【図６】実施例２に係る基準信号の収得方法を用いて縦筋状の固定パターンノイズを除去するための補正処理を行ったときの実験結果を示す図である。
【図７】本発明の変形例に係るＣＭＯＳイメージセンサの構成を示すブロック図である。
【符号の説明】
【００７０】
１０Ａ，１０Ｂ…ＣＭＯＳイメージセンサ、１１…画素アレイ部、１１Ａ…開口領域、１１Ｂ…遮光領域、１２…垂直駆動回路、１３…シャッタ駆動回路、１４…カラム信号処理回路、１５…水平駆動回路、１６…水平信号線、１７…アナログアンプ、１８…タイミングジェネレータ、１９…ＡＤＣ回路、２０…ＤＳＰ（デジタル信号処理）回路、２１…メモリ装置、２２…デジタルアンプ、２３…チップ（半導体基板）、１１１…画素、１１２…垂直信号線、１４１……ＣＤＳ回路、１４２…ラインメモリ
【図１】
2005311736.tif 000003
【図２】
2005311736.tif 000004
【図３】
2005311736.tif 000005
【図４】
2005311736.tif 000006
【図５】
2005311736.tif 000007
【図６】
2005311736.tif 000008
【図７】
2005311736.tif 000009