(57)【要約】【課題】連結コンタクトとの接触抵抗を減少させることができる半導体素子の金属パターン形成方法を提供する。【解決手段】連結コンタクトとの接触抵抗を減らす半導体素子の金属パターン形成方法を提示する。本発明の一観点によれば、半導体基板上の下部絶縁層410，430，450を貫通するタングステン連結コンタクト55を形成し、連結コンタクト55を覆う上部絶縁層610，630を形成し、ダマシントレンチ670と同じ線幅の溝を上部絶縁層610，630に形成する。次いで、溝の側壁にマスクスペーサー700を形成し、前記連結コンタクト55の上部及び側面一部を露出させる傾いた底面形状を有するダマシントレンチ670を形成する。その後、ダマシントレンチ670を満たして連結コンタクト55に電気的に連結される銅配線の金属パターンを形成する。【選択図】図７
2005197700.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上の下部絶縁層を貫通する連結コンタクトを形成する段階と、
前記連結コンタクトを覆う上部絶縁層を形成する段階と、
前記上部絶縁層に凹溝を形成する段階と、
前記凹溝の内側面に内部スペーサーを形成する段階と、
前記連結コンタクトの上端面及び側面の一部を露出させる傾いた底面形状を有するダマシントレンチを前記凹溝と自己整合させて形成する段階と、
前記ダマシントレンチに充填されて前記連結コンタクトに電気的に連結される金属パターンを形成する段階を含むことを特徴とする、半導体素子の金属パターン形成方法。
【請求項２】
前記凹溝を形成する段階は、
前記フォトレジストパターンを形成する段階と、
前記フォトレジストパターンをエッチングマスクで前記上部絶縁層をエッチングして前記凹溝を形成する段階と、を含むことを特徴とする、請求項１に記載の半導体素子の金属パターン形成方法。
【請求項３】
前記内部スペーサーを形成する段階は、
前記凹溝の面形状に沿った保護膜形態のマスクスペーサーをシリコン酸化物層またはシリコン窒化物層を含んで形成する段階と、
前記マスクスペーサーを異方性乾式エッチングして前記凹溝の内側面にのみ残留させて内部スぺーサーを形成する段階と、を含むことを特徴とする、請求項１に記載の半導体素子の金属パターン形成方法。
【請求項４】
前記連結コンタクトは、
タングステンを含んで形成されることを特徴とする、請求項１に記載の半導体素子の金属パターン形成方法。
【請求項５】
前記金属パターンを形成する段階は、
前記ダマシントレンチを満たす銅層を形成する段階と、
前記銅層を平坦化する段階と、を含むことを特徴とする、請求項４に記載の半導体素子の金属パターン形成方法。
【請求項６】
前記銅層を形成する段階は、
前記ダマシントレンチ内に前記連結コンタクトの露出された部分を覆うタンタル/窒化タンタル（Ta/TaN）層を含む障壁金属層を形成する段階と、  シード層を備える銅層を前記障壁金属層上に形成する段階と、を含むことを特徴とする、請求項５に記載の半導体素子の金属パターン形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の製造方法に係り、接触抵抗を少なくできる半導体集積回路内部の半導体素子の金属パターン形成方法に関し、より詳しくは内部連結構造の接触抵抗を低減できる集積回路内部配線用半導体素子の金属パターン形成方法に関する。
【背景技術】
【０００２】
半導体集積回路の集積度が高くなって構造が多層化・微小化されることにより、下方にある半導体素子に連結するコンタクト用導体と、コンタクト導体上端に連結される上部配線（以下、金属パターンという）との連結接触抵抗を減少させる必要がある。
最近、集積回路内の配線抵抗を減少させるために銅配線が使用され、銅配線形成のためにダマシン工程が導入されている。そして、コンタクト導体としても抵抗を軽減するために相対的に抵抗の低いタングステン（W）コンタクトが導入されている。
【０００３】
図１は従来型半導体素子の金属パターン形成方法を説明するために概略的に示した断面図である。
図１に示すように、従来の金属パターン形成方法は、まず、集積回路の下部構造である半導体基板１０にトランジスタなどの半導体素子が形成される。例えば、半導体基板１０に狭幅トレンチ分離（STI）のような素子分離帯１５が形成され、素子領域にはゲート酸化膜２１及びシリコン材のゲート２３を備えるトランジスタが形成される。ゲート２３の側面にはバッファー層２５が形成され、バッファー層２５の外側には側壁スペーサー２７が形成される。ゲート２３周辺の半導体基板１０にはソース/ドレーン領域３１が形成され、ゲート２３上部には抵抗減少のために金属を添加したシリサイド層２９を形成し、ソース/ドレーン領域３１の表面部にも金属シリサイド層３５が形成される。シリサイド形成はシリサイドをスパッタリングしてもよいが、金属を蒸着してから加熱し自己整合方式で作ってもよい。後者の場合には、未反応金属をエッチングで除去することが多い。
【０００４】
そして、前記トランジスタ構造の上側を覆う保護膜形態の第１下部絶縁層４１が形成され、第１下部絶縁層４１上に第２下部絶縁層４３及び第３下部絶縁層４５が順次に積層されて絶縁層構造を実現する。
【０００５】
このような多層絶縁構造を貫通して下部のソース/ドレーン領域３１に電気的に連結される連結コンタクト５５がコンタクト溝４７の内部に形成される。このような連結コンタクト５５はタングステンで形成されるが、この時、タングステン連結コンタクト５５の周囲と底面には障壁金属層５１がチタニウム/窒化チタニウム（Ti/TiN）層で形成される。この時、チタニウム層の厚さは３００Å程度、窒化チタニウム層は５０Å程度に形成できる。
【０００６】
そして、このような連結コンタクト５５の上部を覆う第１上部絶縁層６１及び第２上部絶縁層６３が形成され、次いで、シングルダマシン工程で第１上部絶縁層６１及び第２上部絶縁層６３を貫通するダマシントレンチを形成し、後述の障壁金属層７１を介して前記連結コンタクト５５上面に接触する銅配線の金属パターン７５が形成される。銅配線の金属パターン７５の周囲と底面には障壁金属層７１として厚さ１５０/１５０Åのタンタル/窒化タンタル（Ta/TaN）層が形成される。
【０００７】
このようにタングステン連結コンタクト５５と銅配線の金属パターン７５が接触して連結される時、接触抵抗を可能な限り低くすることが要求される。これは銅に比べてタングステンは約４倍の比抵抗を持つので、接触抵抗が高い場合、素子の性能を低くする要因として作用するためである。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明が目的とする技術的課題は、連結コンタクトとの接触抵抗を減少させることができる半導体集積回路用金属パターン形成方法を提供することにある。
【課題を解決するための手段】
【０００９】
請求項１に記載の発明は、半導体素子の金属パターン形成方法において、半導体基板上の下部絶縁層を貫通する連結コンタクトを形成する段階と、前記連結コンタクトを覆う上部絶縁層を形成する段階;と、前記上部絶縁層に凹溝を形成する段階と、前記凹溝の内側面に内部スペーサーを形成する段階と、前記連結コンタクトの上端面及び側面の一部を露出させる傾いた底面形状を有するダマシントレンチを前記凹溝と自己整合させて形成する段階と、前記ダマシントレンチに充填されて前記連結コンタクトに電気的に連結される金属パターンを形成する段階と、を含むことを特徴とする。
【００１０】
請求項２に記載の発明は、請求項１に記載の半導体素子の金属パターン形成方法において、前記凹溝を形成する段階は、前記フォトレジストパターンを形成する段階と、前記フォトレジストパターンをエッチングマスクで前記上部絶縁層をエッチングして前記凹溝を形成する段階と、を含むことを特徴とする。
【００１１】
請求項３に記載の発明は、請求項１に記載の半導体素子の金属パターン形成方法において、前記内部スペーサーを形成する段階は、前記凹溝の面形状に沿った保護膜形態のマスクスペーサーをシリコン酸化物層またはシリコン窒化物層を含んで形成する段階と、前記マスクスペーサーを異方性乾式エッチングして前記凹溝の内側面にのみ残留させて内部スぺーサーを形成する段階と、を含むことを特徴とする。
【００１２】
請求項４に記載の発明は、請求項１に記載の半導体素子の金属パターン形成方法において、前記連結コンタクトは、タングステンを含んで形成されることを特徴とする。
【００１３】
請求項５に記載の発明は、請求項４に記載の半導体素子の金属パターン形成方法において、前記金属パターンを形成する段階は、前記ダマシントレンチを満たす銅層を形成する段階と、前記銅層を平坦化する段階と、を含むことを特徴とする。
【００１４】
請求項６に記載の発明は、請求項５に記載の半導体素子の金属パターン形成方法において、前記銅層を形成する段階は、前記ダマシントレンチ内に前記連結コンタクトの露出された部分を覆うタンタル/窒化タンタル（Ta/TaN）層を含む障壁金属層を形成する段階と、シード層を備える銅層を前記障壁金属層上に形成する段階と、を含むことを特徴とする。
【００１５】
前記技術的課題を達成するための本発明の一観点は、半導体基板上の下部絶縁層を貫通する連結コンタクトを形成する段階と、前記連結コンタクトを覆う上部絶縁層を形成する段階と、前記上部絶縁層に凹溝を形成する段階と、前記凹溝の内側面に内部スペーサーを形成する段階と、前記連結コンタクトの上端面及び側面の一部を露出させる傾いた底面形状を有するダマシントレンチを前記凹溝と同じ幅で形成する段階と、及び前記ダマシントレンチに充填されて前記連結コンタクトに電気的に連結される金属パターンを形成する段階と、を含むことを特徴とする半導体素子の金属パターン形成方法を提示する。
【００１６】
前記凹溝を形成する段階は、前記フォトレジストパターンを形成する段階及び前記フォトレジストパターンをエッチングマスクで前記上部絶縁層をエッチングして前記凹溝を形成する段階を含む。
そして、前記内部スペーサーを形成する段階は、前記凹溝の面形状に沿った保護膜形態のマスクスペーサーをシリコン酸化物層またはシリコン窒化物層を含んで形成する段階及び前記マスクスペーサーを異方性乾式エッチングして前記凹溝の内側面にのみ残留させて内部スぺーサーを形成する段階を含む。
前記連結コンタクトはタングステンを含んで形成される。
【００１７】
前記金属パターンを形成する段階は、前記ダマシントレンチを満たす銅層を形成する段階及び前記銅層を平坦化する段階を含む。
そして、前記銅層を形成する段階は、前記ダマシントレンチ内に前記連結コンタクトの露出された部分を覆うタンタル/窒化タンタル（Ta/TaN）層を含む障壁金属層を形成する段階及びシード層を備えた銅層を前記障壁金属層上に形成する段階を含む。
【発明の効果】
【００１８】
本発明によれば、連結コンタクトとの接触抵抗を減らす半導体素子の金属パターン形成方法を提供することができることができるという効果を奏する。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面を参照して本発明の実施形態を詳細に説明する。しかし、本発明の実施形態は多様に異なる形態に変更することができ、本発明の範囲が下記する実施形態によって限定されると解釈されてはならず、当業界で平均的な知識を有する者に本発明を一層完全に説明するために提供されるものであると解釈されるのが好ましい。
【００２０】
図２乃至図８は本発明の実施形態による連結コンタクトとの接触抵抗を減らす半導体素子の金属パターン形成方法を説明するために概略的に示した断面図である。図において、左下部にモス型電界効果トランジスタ（ＭＯＳＦＥＴ）があり、その中央部にゲート２３０、その左右にソースとドレインが共通符号３１０で示されている。また図の右上部に連結コンタクト５５０がある。
【００２１】
本発明の実施形態による金属パターン形成はシングルダマシン工程で行う。まず、半導体基板１００にトランジスタ素子が形成される。つまり、半導体基板１００にはSTIのような素子分離帯１５０が形成され、半導体基板１００の素子領域にはゲート酸化膜２１０及びシリコン材のゲート２３０が形成される。ゲート２３０の側面には絶縁物質で形成されるバッファー層２５０が形成され、バッファー層２５０外側に側壁スペーサー２７０が形成される。
【００２２】
ゲート２３０周辺の半導体基板１００にはソース/ドレーン領域３１０が形成される。ゲート２３０上部には抵抗減少のために金属を添加したシリサイド層２９０が形成され、ソース/ドレーン領域３１０の上にも金属シリサイド層３５０が形成される。
前記金属シリサイド層２９０、３５０は自己整合シリサイド化過程で形成することができ、チタニウムシリサイド層のような導電物質に形成することができる。
【００２３】
このようなトランジスタ構造を覆う保護膜形態の第１下部絶縁層４１０が形成され、第１下部絶縁層４１０上に第２下部絶縁層４３０及び第３下部絶縁層４５０が順次に積層されて絶縁層構造を実現する。このような下部絶縁層４１０、４３０、４５０は低い誘電常数の絶縁物質を導入した絶縁層構造で形成することができる。
【００２４】
このような絶縁層構造を貫通して下部のソース/ドレーン領域３１０に電気的に連結される連結コンタクト５５０がコンタクト溝４７０の内部に形成される。連結コンタクト５５０はタングステンで形成されるが、タングステン連結コンタクト５５０の周囲と底面には障壁金属層５１０がチタニウム/窒化チタニウム（Ti/TiN）層で形成される。この時、チタニウム層の厚さは３００Å 程度で、窒化チタニウム層の厚さは５０Å程度に形成することができる。
【００２５】
図３に示すように、連結コンタクト５５０を覆う第１上部絶縁層６１０及び第２上部絶縁層６３０を形成する。その後、シングルダマシン工程で銅配線をパターニングするために形成するダマシントレンチ６７０のためにフォトレジストパターン６５０を形成する。
【００２６】
図４に示すように、フォトレジストパターン６５０を利用して第２上部絶縁層６３０の一部をエッチングして凹溝６３１を形成する。凹溝６３１はほぼ５００Å程度の深さで形成することができる。その後、フォトレジストパターン６５０は除去される。
【００２７】
図５に示すように、凹溝６３１の面形状に沿ったマスクスペーサー層７００を形成する。マスクスペーサー層７００は保護膜形態で形成されるが、約２００Å程度の厚さで形成する。このようなマスクスペーサー層７００はシリコン酸化物またはシリコン窒化物で形成することができる。
【００２８】
一方、マスクスペーサー層７００の厚さは、後に、図７の最上層部に形成されるダマシントレンチ６７０の線幅と、その下にある連結コンタクト５５０の線幅との差に応じて変えることがある。前記のように厚さ２００Å（＝０．０２μm）で形成する場合は、ダマシントレンチ６７０の線幅が０．２３μmであり、連結コンタクト５５０の線幅がほぼ０．１７μmである構造に適している。
【００２９】
図６に示すように、マスクスペーサー層７００の全面を異方性エッチングして凹溝６３１の内側面に残留した形態の内部スペーサー７５０を形成する。
【００３０】
図７に示すように、このような内部スペーサー７５０が形成された状態で第２上部絶縁層６３０及び第１上部絶縁層６１０をシングルダマシン工程によってパターニングし下部の連結コンタクト５５０を露出させる。この時、前記フォトレジストパターン（図３の６５０）と同じ線幅を有するレジストパターンをエッチングマスクとして自己整合的に形成することができる。
【００３１】
例えば通常のエッチングを想定しても、 内部スペーサー７５０が形成されている第２上部絶縁層６３０の上から全面異方性エッチングをすると、まず最初に内部スペーサー７５０の内側の第２上部絶縁層６３０が全部除去され、続いて内部スペーサー７５０下方の第２上部絶縁層６３０も除去されて、夫々、第１上部絶縁層６１０が露出する。従って、もし第１上部絶縁層６１０がプラズマ酸化シリコンなどのエッチングされ易い物質で、第２上部絶縁層６３０が窒化シリコンなどのエッチングされ難い物質であれば、第２上部絶縁層６３０をレジストパターンにした異方性エッチングにより、内部スペーサー７５０の内側の第１上部絶縁層６１０だけを最初に除去して、連結コンタクト５５０を露出させ、続いて、その周辺部を除去することが可能であり、更に第３下部絶縁層４５０も酸化シリコンであるならば、酸化シリコンのエッチングを継続することで、図７の状態に達することができる。
【００３２】
なお、このような加工を円滑に実行するため、マスクスペーサー層７００のエッチ速度が、 第２上部絶縁層６３０のエッチ速度より遅くなるように、マスクスペーサー層７００の材質としてポリシリコンを用いることが望ましい。
従って、このようなエッチングが通常の異方性エッチングであり、窒化シリコンよりも酸化シリコンの方がエッチ速度が速くなるようなエッチング方法を用い、なお且つ、第２上部絶縁層６３０の厚さが十分に厚ければ、ダマシントレンチ６７０を形成するエッチングが進められることによって、内部スペーサー７５０の存在によりダマシントレンチ６７０が図７に示すように連結コンタクト５５０の側壁を露出させる楔型の底面形状が形成される。つまり、底が傾いた６７１形態で形成されて、結局連結コンタクト５５０の側面をより拡張された状態で露出させる。
【００３３】
更に、図８に示す障壁金属層８１０は、１５０/１５０Å厚さのタンタル/窒化タンタル（Ta/TaN）層で形成し、その上に銅シード層（図示せず）を形成した後、電気メッキ法などで銅層を形成して上部金属層８５０を形成し、CMPなどで平坦化して銅配線の金属パターンを形成する。
【００３４】
本発明によれば、ダマシントレンチ６７０に充填される銅配線がタングステン連結コンタクトに一層広い接触面積で接触できる。その結果、銅配線とタングステン連結コンタクトとの間の接触抵抗を減らすことができるので、素子の性能を増加させることができ、素子をより低い電力で高速に動作させることができる。
【図面の簡単な説明】
【００３５】
【図１】従来の半導体素子の金属パターン形成方法を説明するために概略的に示した断面図である。
【図２】本発明の実施形態による連結コンタクトとの接触抵抗を減少させる半導体素子の金属パターン形成方法を説明するために概略的に示した断面図である。
【図３】本発明の実施形態による連結コンタクトとの接触抵抗を減少させる半導体素子の金属パターン形成方法を説明するために概略的に示した断面図である。
【図４】本発明の実施形態による連結コンタクトとの接触抵抗を減少させる半導体素子の金属パターン形成方法を説明するために概略的に示した断面図である。
【図５】本発明の実施形態による連結コンタクトとの接触抵抗を減少させる半導体素子の金属パターン形成方法を説明するために概略的に示した断面図である。
【図６】本発明の実施形態による連結コンタクトとの接触抵抗を減少させる半導体素子の金属パターン形成方法を説明するために概略的に示した断面図である。
【図７】本発明の実施形態による連結コンタクトとの接触抵抗を減少させる半導体素子の金属パターン形成方法を説明するために概略的に示した断面図である。
【図８】本発明の実施形態による連結コンタクトとの接触抵抗を減少させる半導体素子の金属パターン形成方法を説明するために概略的に示した断面図である。
【符号の説明】
【００３６】
１００  半導体基板
１５０  素子分離帯
２１０  ゲート酸化膜
２３０  ゲート
２５０  バッファー層
２７０  側壁スペーサー
２９０、３５０  金属シリサイド層
３１０  ソース／ドレイン領域
４１０  第１下部絶縁層
４３０  第２下部絶縁層
４５０  第３下部絶縁層
４７０  コンタクト溝
５１０  側壁金属層
５５０  連結コンタクト  
６１０  第１上部絶縁層
６３０  第２上部絶縁層
６３１  凹溝
６５０  フォトレジストパターン
６７０  ダマシントレンチ
７００  マスクスペーサー層
７５０  内部スペーサー層
８５０  上部金属層
【図１】
2005197700.tif 000003
【図２】
2005197700.tif 000004
【図３】
2005197700.tif 000005
【図４】
2005197700.tif 000006
【図５】
2005197700.tif 000007
【図６】
2005197700.tif 000008
【図７】
2005197700.tif 000009
【図８】
2005197700.tif 000010