(57)【要約】【課題】  負荷状態に応じてキャパシタの充電および放電を最適化することがことができる電源電池とキャパシタとが並列した電源装置を提供する。【解決手段】  キャパシタ１２が電源電池１１に並列接続され、電源電池１１とキャパシタ１２の一方または双方に直列に接続された一方向導通回路（ダイオードＤ１）とを備えたハイブリッド式の電源装置であって、さらに、一方向導通回路に並列接続された、オン抵抗が実質上ゼロのバイパススイッチ（Ｑ１）と、バイパススイッチＱ１を駆動する制御回路（ゲート電圧制御回路１４）とを備えたことを特徴とする。【選択図】      図１
2005110446.tif 000002
【特許請求の範囲】
【請求項１】
キャパシタが電源電池に並列接続され、前記電源電池と前記キャパシタの一方または双方に直列に接続された一方向導通回路とを備えたハイブリッド式の電源装置であって、
さらに、前記一方向導通回路に並列接続された、オン抵抗が実質上ゼロのバイパススイッチと、
前記バイパススイッチを駆動する制御回路と、
を備えたことを特徴とする電源装置。
【請求項２】
前記一方向導通回路が前記キャパシタに直列に接続された電源装置であって、
前記一方向導通回路は、前記キャパシタの放電向きに対して順方向に接続されていることを特徴とする請求項１に記載の電源装置。
【請求項３】
前記制御回路は負荷に供給する電流が小さいときは前記バイパススイッチがオフとなる駆動信号を発生することを特徴とする請求項２に記載の電源装置。
【請求項４】
前記一方向導通回路が前記電源電池に直列に接続された電源装置であって、
前記一方向導通回路は、前記電源電池の放電向きに対して順方向に接続されていることを特徴とする請求項１に記載の電源装置。
【請求項５】
前記制御回路は負荷に供給する電流が大きいときは前記バイパススイッチがオフとなる駆動信号を発生することを特徴とする請求項４に記載の電源装置。
【請求項６】
前記制御回路は負荷からの回生電流があるときは前記バイパススイッチがオフとなる駆動信号を発生することを特徴とする請求項４または５に記載の電源装置。
【請求項７】
前記一方向導通回路がダイオードであることを特徴とする請求項１から６の何れかに記載の電源装置。
【請求項８】
前記バイパススイッチがＦＥＴであることを特徴とする請求項１から７の何れかに記載の電源装置。
【請求項９】
前記一方向導通回路が前記ＦＥＴに組み合わされた還流ダイオードであることを特徴とする請求項１から８の何れかに記載の電源装置。
【請求項１０】
前記一方向導通回路が前記ＦＥＴの寄生ダイオードであることを特徴とする請求項１から８の何れかに記載の電源装置。
【請求項１１】
前記制御回路は、負荷への出力電流と出力電圧との少なくとも一方を検出して前記駆動信号を発生することを特徴とする請求項１から１０の何れかに記載の電源装置。
【請求項１２】
前記制御回路は、前記負荷を制御する負荷制御手段からの制御信号を受信し、当該制御信号に連動して前記駆動信号を発生することを特徴とする請求項１から１１の何れかに記載の電源装置。
【請求項１３】
前記一方向導通回路は複数のダイオードの直列接続からなり、前記バイパススイッチは前記各ダイオードに並列接続されたバイパススイッチ要素からなり、前記制御回路は前記各バイパススイッチユニットに制御信号を送出する制御回路要素からなることを特徴とする請求項１から１２の何れかに記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタが電源電池に並列接続され前記電源電池と前記キャパシタの一方または双方に直列に接続されたダイオードとを備えたハイブリッド式の電源装置に関し、負荷状態に応じてキャパシタの充電および放電を最適化することがことができる前記電源装置に関する。
【背景技術】
【０００２】
従来、図１６に示すような、電源電池９１とキャパシタ９２とを並列接続したハイブリッド式の電源装置９が知られている。この電源装置９では、出力端子間ｂ１，ｂ２の電圧（負荷電圧）ＶＬと、電源電池９１（起電力Ｖｅ）の内部抵抗ｒｂ、キャパシタ９２（静電容量Ｃ）の内部抵抗ｒｃとをパラメータとして電源電池９１の（電流Ｉｂ）とキャパシタ９２の電流（Ｉｃ：ここでは、放電する向きを正とする）が決まってしまう。このため、図１６の電源装置９ではキャパシタ９２は、負荷が軽いとき（負荷１００に供給される電流が小さいとき）には電流の供給は行なわず、負荷が重くなったときに電流の供給を行なうといった制御をすることができない。このため、電源装置９では、負荷変動に即応することができない。
【０００３】
すなわち、図１６の電源装置９では、負荷電圧ＶＬと、電源電池９１の端子電圧と、キャパシタ１２の端子電圧は等しいので、
ＶＬ＝Ｖｂ−ｒｂ・Ｉｂ＝Ｖｃ−ｒｃ・Ｉｃ
が成り立つ。すなわち、
Ｉｂ＝｛（Ｖｂ−Ｖｃ）＋ｒｃ・Ｉｃ｝／ｒｂ
Ｉｃ＝｛（Ｖｃ−Ｖｂ）＋ｒｂ・Ｉｂ｝／ｒｃ
が成立する。上式からわかるように、ｒｂが大きいとＩｃが大きくなり、ｒｃが大きいとＩｂが大きくなるが、ｒｂとｒｃとを電源電池９１とキャパシタ９２の選定条件に加えることはできても、ｒｂやｒｃの大きさを変える等の制御はできない。
【０００４】
また、Ｖｂが大きいとＩｂが大きくなり、Ｖｃが大きいとＩｃが大きくなるが、ＩＬ＝０の無負荷状態では、Ｉｂ＝Ｉｃ＝０になるまで、電源電池９１からキャパシタ９２に充電がされて、Ｖｂ＝Ｖｃとなる。負荷電流ＩＬが流れると、
ＩＬ＝Ｉｂ＋Ｉｃ
Ｖｂ−Ｉｂ・ｒｂ＝Ｖｃ−Ｉｃ・ｒｃ
の関係が成り立つが、無負荷状態から負荷状態へ変化が開始するときにはＶｂ＝Ｖｃであるので、Ｉｂ・ｒｂ＝Ｉｃ・ｒｃ、すなわちＩｂ／Ｉｃ＝ｒｃ／ｒｂとなり、ＩｂとＩｃとの比は常に一定である。このため、図１６の電源装置９では、この比を意図的に変化させることができない。さらに、キャパシタ９２の放電が進むにつれて、−ΔＶｃ＝Ｉｃ×ｔ／Ｃ（ｔ：時間，Ｃ：静電容量）の変化率でＶｃが低下するが、図１６の電源装置９ではこの低下の度合いも意図的に変化させることができない。
【０００５】
この不都合を解消するものとして、従来、特許文献１に示されるように、メインの電池（エネルギー電池）と補助の電池（パワー電池）とを組み合わせた電源装置が知られている。この電源装置では、エネルギー電池とパワー電池とを直列接続し、パワー電池を半導体スイッチ（双方向性半導体スイッチ：特許文献１ではサイリスタ）により負荷制御機器（モータ制御用チョッパ）の動作と同期制御することで、パワー電池の負荷分担が増大することを防止している。また、特許文献２に示すように、電池とキャパシタとの組み合せることで電源装置を構成し、サイリスタにより電池とキャパシタとの何れかを選択する電源装置も知られている。
【特許文献１】特開昭５１−３２９２６号
【特許文献２】特開平４−２７１２０９号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし特許文献１の電源装置では、サイリスタの電圧降下が大きいため、低電圧の用途には不向きであり、また半導体スイッチを繰り返しオン・オフするために、制御回路が複雑となり、低コストが求められる用途には不向きである。特許文献２の電源装置では、特許文献１の電源装置と同様、サイリスタの電圧降下が大きいため、低電圧の用途には不向きであり、また負荷電流またはキャパシタの何れか一方から負荷電流が供給されるときは、他方からは負荷電流は供給されず、したがって電池の電流比を変動させるといった制御（すなわち、負荷の軽重に応じた柔軟な制御）ができない。
【０００７】
本発明は、数ボルトから数十ボルト程度の電圧で負荷装置を駆動する用途において、簡易な構成により電源電池とキャパシタとの電流比の最適化を実現することができる電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の電源装置は、キャパシタが電源電池に並列接続され、前記電源電池と前記キャパシタの一方または双方に直列に接続された一方向導通回路（典型的には、１つまたは複数のダイオードから構成される）とを備えたハイブリッド式のものであって、さらに、前記一方向導通回路に並列接続されたバイパススイッチと、前記バイパススイッチを駆動する制御回路と、を備えたことを特徴とする。
本発明の電源装置は、比較的低電圧（数ボルトから数十ボルト程度）で、負荷電流が大きい、電動自転車，電動原動機付自転車、電動オートバイ、電動カート等の電動車両、電動車両を模した玩具、電気ドリル、電動ドライバ等の電動工具に使用する電源装置に好適である。
【０００９】
本発明の電源装置では、前記一方向導通回路は導通時に電圧降下を生じるものが使用され、前記バイパススイッチがオン状態（導通状態）のときは前記一方向導通回路には電圧降下が生じないが、前記バイパススイッチがオフ状態（非導通状態）のときは前記一方向導通回路には電圧降下が生じるように構成できる。本発明の電源装置では、このダイオードの電圧降下を利用して、電源電池の電流（力行電流または回生電流）、またはキャパシタの電流（放電電流または充電電流）の制御の最適化を図ることができる。
【００１０】
前記ダイオードが前記キャパシタに直列に接続された本発明の電源装置では、前記ダイオードは、前記キャパシタの放電向きに対して順方向に接続することができる。
また、前記制御回路は負荷（たとえば、モータ等の電動機器）に供給する電流が小さいときは前記バイパススイッチがオフとなる駆動信号を発生するようにできる。逆に、負荷に供給する電流が大きいときは、前記制御回路は前記バイパススイッチをオンとし、前記一方向導通回路には電圧降下が生じないようにすることができる。
【００１１】
前記ダイオードが前記電源電池に直列に接続された本発明の電源装置では、前記ダイオードは、前記電源電池の放電向きに対して順方向に接続することができる。
また、前記制御回路は負荷に供給する電流が大きいときは前記バイパススイッチがオフとなる駆動信号を発生するようにできる。また、前記制御回路は負荷からの回生電流があるときは前記バイパススイッチがオフとなる駆動信号を発生するようにもできる。さらに、前記制御回路は負荷に供給する電流が大きいときは、前記バイパススイッチをオフとし、前記一方向導通回路に電圧降下が生じるようにすることもできる（前記キャパシタからの電流供給を優先させることもできる）。
【００１２】
本発明の電源装置では、前記バイパススイッチとしてマイクロリレー等の機械的スイッチを用いることもできるし、ＦＥＴを用いることもできる。ＦＥＴを用いる場合には、寄生ダイオードを前記ダイオードとして使用することができる。また、前記制御装置は、負荷への出力電流と出力電圧との少なくとも一方を検出して前記駆動信号を発生するようにできるし、前記負荷を制御する負荷制御手段からの制御信号を受信し、当該制御信号に連動して前記駆動信号を発生するようにもできる。
【００１３】
前記ダイオードが前記電源電池に直列に接続された本発明の電源装置では、前記ダイオードは、前記電源電池の放電向きに対して順方向および逆方向に接続した２つから構成することができる。この場合に、前記制御回路は負荷に供給する電流が大きいときは前記バイパススイッチがオフとなる駆動信号を発生するようにできる。また、前記制御回路は負荷からの回生電流があるときは前記バイパススイッチがオフとなる駆動信号を発生するようにもでき、さらに負荷からの回生電流があり、その後、負荷に電流を供給するときは前記バイパススイッチがオンとなる駆動信号を発生するようにもできる（もちろん、その後、負荷に電流を供給するときも前記バイパススイッチが所定期間オフとなる駆動信号を発生させるようにしてもよい）。
【発明の効果】
【００１４】
本発明ではは、数ボルトから数十ボルト程度の電流で負荷装置を駆動する用途において、簡易な構成により電源電池とキャパシタとの電流比の最適化を実現することができる。すなわち、電源電池およびキャパシタからの放電に際して、負荷の状態に応じてキャパシタからの放電を制限し、または電源電池からの放電を制限することができる。また、回生時にキャパシタへの充電電圧を電源電池の起電力よりも高くすることができる。
【発明を実施するための最良の形態】
【００１５】
図１は本発明の電源装置の第１実施形態を示す回路図である。図１において、電源装置１Ａは、電源電池１１と、キャパシタ１２と、スイッチ回路１３１と、ゲート電圧制御回路１４と、電源出力モニタ回路１５とを備えており、キャパシタ１２とスイッチ回路１３１とは、スイッチ回路１３１がグランド側に位置するように直列接続されこの直列接続回路と電源電池１１とは並列接続されている。電源電池１１は起電力Ｖｂと内部抵抗ｒｂとで表され、キャパシタ１２は静電容量Ｃと内部抵抗ｒｃとで表され、スイッチ回路１３１はｎチャンネルＭＯＳＦＥＴ（スイッチＱ１）と寄生ダイオードＤ１とで表される。
図１では、電源出力モニタ回路１５は電流モニタ用の変成器ａから出力電流（負荷電流）ＩＬと電圧モニタ用の端子ｂ１，ｂ２から電源装置の出力端子電圧（負荷電圧）ＶＬを検出する。電源出力モニタ回路１５は、ゲート電圧制御回路１４に検出結果データＳｍを送出しゲート電圧制御回路１４はＳｍに基づきスイッチＱ１にゲート制御信号を送出する。
【００１６】
図１の電源装置１Ａでは、ＦＥＴ（Ｑ１）は、ゲート・ソース間にゲートしきい値電圧ＶＧを超える電圧が印加されるとオンとなる。このとき、負荷電圧ＶＬと、電源電池１１の端子電圧と、キャパシタ１２・スイッチ回路１３１の直列接続回路の端子電圧は等しいので、
ＶＬ＝Ｖｂ−ｒｂ・Ｉｂ＝Ｖｃ−（ｒｃ＋Ｒｏｎ）・Ｉｃ  ・・・（１−１）
が成り立つ（なお、ＲｏｎはＱ１のオン抵抗）。すなわち、
Ｉｂ＝｛（Ｖｂ−Ｖｃ）＋（ｒｃ＋Ｒｏｎ）・Ｉｃ｝／ｒｂ  ・・・（１−２）
Ｉｃ＝｛（Ｖｃ−Ｖｂ）＋ｒｂ・Ｉｂ｝／（ｒｃ＋Ｒｏｎ）  ・・・（１−３）
が成立し、Ｒｏｎがｒｃより十分小さければ（すなわち、Ｒｏｎ≪ｒｃであれば）、
Ｉｂ＝｛（Ｖｂ−Ｖｃ）＋ｒｃ・Ｉｃ｝／ｒｂ  ・・・（１−４）
Ｉｃ＝｛（Ｖｃ−Ｖｂ）＋ｒｂ・Ｉｂ｝／ｒｃ  ・・・（１−５）
となる。
【００１７】
一方、ＦＥＴ（Ｑ１）は、ゲート・ソース間に電圧が印加されないときは、負荷電圧ＶＬと、電源電池１１の端子電圧と、キャパシタ１２・スイッチ回路１３１の直列接続回路の端子電圧とは等しいので、
ＶＬ＝Ｖｂ−ｒｂ・Ｉｂ＝（Ｖｃ−Ｖｄ）−ｒｃ・Ｉｃ  ・・・（２−１）
が成り立ち（なお、ＶｄはダイオードＤ１の順方向オン電圧）、
Ｉｂ＝｛Ｖｂ−（Ｖｃ−Ｖｄ）＋ｒｃ・Ｉｃ｝／ｒｂ＝｛（Ｖｂ−Ｖｃ）＋ｒｃ・Ｉｃ｝／ｒｂ＋Ｖｄ／ｒｂ  ・・・（２−２）
Ｉｃ＝｛（Ｖｃ−Ｖｄ）−Ｖｂ＋ｒｂ・Ｉｂ｝／ｒｃ＝｛（Ｖｃ−Ｖｂ）＋ｒｂ・Ｉｂ｝／ｒｃ−Ｖｄ／ｒｃ  ・・・（２−３）
となる。
（１−４）式と（２−２）式とからわかるように、電源電池１１の電流Ｉｂは、Ｑ１がオフのときよりもＱ１がオンのときの方が小さくなる。また、（１−５）式と（２−３）式とからわかるように、キャパシタ１２の電流Ｉｃは、Ｑ１がオンのときよりもＱ１がオフのときの方が小さくなる。
【００１８】
図２は負荷電流ＩＬと電池電流Ｉｂとキャパシタ電流ＩｃとＦＥＴ（Ｑ１）のゲート制御信号Ｓｇとの関係を示す図であり、（Ａ）はＩＬを、（Ｂ）はＩｂを、（Ｃ）はＩｃを、（Ｄ）はＳｇを示している。無負荷（ＩＬ＝０：ｔ０〜ｔ１）のときは、Ｑ１はオンであり、電源電池１１からの電流Ｉｂはキャパシタ１２に−Ｉｃとして流れ込む。充電電流（Ｉｂ＝−Ｉｃ）が供給される様子を図３（Ａ）に示す。
負荷が軽いとき（０＜ＩＬ＜Ｉｓｈ：ｔ１〜ｔ２）は、Ｑ１はオフであり、負荷８１には、電源電池１１からの電流Ｉｂとキャパシタ１２からの電流Ｉｃが供給される。ただし、Ｑ１はオフなのでダイオードＤ１には順電圧降下Ｖｄが生じているので、Ｉｃは制限される。負荷電流ＩＬ（＝Ｉｂ＋Ｉｃ）が負荷８１に供給される様子を図３（Ｂ）に示す。
【００１９】
負荷が重くなると（Ｉｓｈ≦ＩＬ：ｔ２〜ｔ３）は、Ｑ１はオンとなり、負荷８１には、電源電池１１からの電流Ｉｂとキャパシタ１２からの電流Ｉｃが継続して供給される。ただし、Ｑ１はオンなのでダイオードＤ１の両端子は短絡され、Ｉｃは増大する。負荷電流ＩＬ（＝Ｉｂ＋Ｉｃ）が負荷８１に供給される様子を図３（Ｃ）に示す。
【００２０】
図４は本発明の電源装置の第２実施形態を示す回路図である。図４において、電源装置１Ｂは、図１の電源装置１Ａにおいて、スイッチ回路（図１では符号１３１）を電源電池１１に設けた構成となっている。すなわち、電源装置１Ｂは、電源電池１１と、キャパシタ１２と、スイッチ回路１３２と、ゲート電圧制御回路１４と、電源出力モニタ回路１５とを備えており、電源電池１１とスイッチ回路１３２とはスイッチ回路１３２がグランド側に位置するように直列接続されこの直列接続回路とキャパシタ１２とは並列接続されている。電源電池１１は起電力Ｖｂと内部抵抗ｒｂとで表され、キャパシタ１２は静電容量Ｃと内部抵抗ｒｃとで表され、スイッチ回路１３２はｎチャンネルＭＯＳＦＥＴ（スイッチＱ２）と寄生ダイオードＤ２とで表される。図４では、ゲート電圧制御回路１４は電源出力モニタ回路１５からのモニタ結果（Ｓｍ）に基づきスイッチＱ２にゲート制御信号を送出する。
【００２１】
図４の電源装置１Ｂでは、ＦＥＴ（Ｑ２）は、ゲート・ソース間にゲートしきい値電圧ＶＧを超える電圧が印加されるとオンとなる。このとき、負荷電圧ＶＬと、電源電池１１・スイッチ回路１３２の直列接続回路の端子電圧と、キャパシタ１２の端子電圧は等しいので、
ＶＬ＝Ｖｂ−（ｒｂ＋Ｒｏｎ）・Ｉｂ＝Ｖｃ−ｒｃ・Ｉｃ  ・・・（３−１）
が成り立つ（なお、ＲｏｎはＱ２のオン抵抗）。すなわち、
Ｉｂ＝｛（Ｖｂ−Ｖｃ）＋ｒｃ・Ｉｃ｝／（ｒｂ＋Ｒｏｎ）  ・・・（３−２）
Ｉｃ＝｛（Ｖｃ−Ｖｂ）＋（ｒｂ＋Ｒｏｎ）・Ｉｂ｝／ｒｃ  ・・・（３−３）
が成立し、Ｒｏｎがｒｂより十分小さければ（すなわち、Ｒｏｎ≪ｒｂであれば）、
Ｉｂ＝｛（Ｖｂ−Ｖｃ）＋ｒｃ・Ｉｃ｝／ｒｂ  ・・・（３−４）
Ｉｃ＝｛（Ｖｃ−Ｖｂ）＋ｒｂ・Ｉｂ｝／ｒｃ  ・・・（３−５）
となる。
【００２２】
一方、ＦＥＴ（Ｑ２）は、ゲート・ソース間に電圧が印加されないときは、負荷電圧ＶＬと、電源電池１１・スイッチ回路１３２の直列接続回路の端子電圧と、キャパシタ１２・スイッチ回路１３１の直列接続回路の端子電圧とは等しいので、
ＶＬ＝（Ｖｂ−Ｖｄ）−ｒｂ・Ｉｂ＝Ｖｃ−ｒｃ・Ｉｃ  ・・・（４−１）
が成り立ち（なお、ＶｄはダイオードＤ２の順方向オン電圧）、
Ｉｂ＝｛（Ｖｂ−Ｖｄ）−Ｖｃ＋ｒｃ・Ｉｃ｝／ｒｂ＝｛（Ｖｂ−Ｖｃ）＋ｒｃ・Ｉｃ｝／ｒｂ−Ｖｄ／ｒｂ  ・・・（４−２）
Ｉｃ＝｛Ｖｃ−（Ｖｂ−Ｖｄ）＋ｒｂ・Ｉｂ｝／ｒｃ＝｛（Ｖｃ−Ｖｂ）＋ｒｂ・Ｉｂ｝／ｒｃ＋Ｖｄ／ｒｃ  ・・・（４−３）
となる。
【００２３】
（３−４）式と（４−２）式とからわかるように、電源電池１１の電流Ｉｂは、Ｑ２がオンのときよりもＱ２がオフのときの方が小さくなる。また、（３−５）式と（４−３）式とからわかるように、キャパシタ１２の電流Ｉｃは、Ｑ２がオフのときよりもＱ２がオンのときの方が小さくなる。
図５は負荷電流ＩＬと電池電流Ｉｂとキャパシタ電流ＩｃとＦＥＴ（Ｑ２）のゲート制御信号Ｓｇとの関係を示す図であり、（Ａ）はＩＬを、（Ｂ）はＩｂを、（Ｃ）はＩｃを、（Ｄ）はＳｇを示している。無負荷（ＩＬ＝０：ｔ０〜ｔ１）のときは、Ｑ２はオンであり、電源電池１１からの電流Ｉｂはキャパシタ１２に−Ｉｃとして流れ込む。充電電流（Ｉｂ＝−Ｉｃ）が供給される様子を図６（Ａ）に示す。
【００２４】
負荷が重いとき（０＜ＩＬ＜Ｉｓｈ：ｔ１〜ｔ２）は、Ｑ２はオフであり、負荷８１には、電源電池１１からの電流Ｉｂとキャパシタ１２からの電流Ｉｃが供給される。ただし、Ｑ２はオフなのでダイオードＤ２には順電圧降下Ｖｄが生じ、Ｉｂは制限され、制限された分Ｉｃが大きくなる。負荷電流ＩＬ（＝Ｉｂ＋Ｉｃ）が負荷８１に供給される様子を図６（Ｂ）に示す。
負荷が軽くなると（Ｉｓｈ≦ＩＬ：ｔ２〜ｔ３）は、Ｑ２はオンとなり、負荷８１には、電源電池１１からの電流Ｉｂとキャパシタ１２からの電流Ｉｃが継続して供給される。ただし、Ｑ２はオンなのでダイオードＤ２の両端子は短絡され、Ｉｃは増大する。負荷電流ＩＬ（＝Ｉｂ＋Ｉｃ）が供給される様子を図６（Ｃ）に示す。
【００２５】
なお、第１実施形態では図１の電源装置１Ａが回生動作をする場合を説明しなかったが、回生動作を行なうときには、図３（Ｄ）に示すようにＦＥＴ（Ｑ１）をオンすることで、ダイオードＤ１の両端間を短絡させて、キャパシタ１２への充電を速やかに行なうようにすることができる。また、第２実施形態でも図４の電源装置１Ｂが回生動作をする場合を説明しなかったが、回生動作を行なうときには、図６（Ｄ）に示すようにＦＥＴ（Ｑ２）をオフすることで、キャパシタ１２への充電を速やかに行なうようにすることができる。
【００２６】
図７は本発明の電源装置の第３実施形態を示す回路図である。図７において、電源装置１Ｃは、図４の電源装置１Ｂのスイッチ回路（図４では符号１３２）を図４における場合とは逆極性で（すなわち、ｎチャンネルＭＯＳＦＥＴのドレインＤをグランド側にして）電源電池１１に設けた構成となっている。すなわち、電源装置１Ｃは、電源電池１１と、キャパシタ１２と、スイッチ回路１３３と、ゲート電圧制御回路１４と、電源出力モニタ回路１５とを備えており、電源電池１１とスイッチ回路１３３とはスイッチ回路１３３がグランド側に位置するように直列接続され、この直列接続回路とキャパシタ１２とが並列接続されている。電源電池１１は起電力Ｖｂと内部抵抗ｒｂとで表され、キャパシタ１２は静電容量Ｃと内部抵抗ｒｃとで表され、スイッチ回路１３３はｎチャンネルＭＯＳＦＥＴ（スイッチＱ３）と寄生ダイオードＤ３とで表される。図７では、ゲート電圧制御回路１４は電源出力モニタ回路１５からのモニタ結果（Ｓｍ）に基づきスイッチＱ３にゲート制御信号を送出する。なお、ｎチャンネルＭＯＳＦＥＴをソースＳをグランド側にして電池電源１１に接続した電源装置１Ｃ′を図８に示す。この場合には、電源電池１１が充電する向きに順極性でダイオードＤ３１が接続される。
【００２７】
本実施形態では、電源装置１Ｃは回生動作に際してダイオードＤ３に順電圧降下Ｖｄを生じさせて、キャパシタ１２から電源電池１１側を見たときのときの電圧を低くすることで、キャパシタ１２への充電を速やかに行なうようにすることができ、またキャパシタ１２が満充電するときの電圧を高くする（キャパシタ１２の実質上の容量を大きくする）ことができる。
すなわち、回生動作時には、
ＶＬ＝（Ｖｂ＋Ｖｄ）−ｒｂ・Ｉｂ＝Ｖｃ−ｒｃ・Ｉｃ  ・・・（５−１）
の関係が成り立つ（ただし、ＩＬ＝Ｉｂ＋Ｉｃ＜０）。
回生動作の終了時に、ＩＬ＝Ｉｂ＝Ｉｃ＝０となったときには、（５−１）式からもわかるように、
Ｖｂ＋Ｖｄ＝Ｖｃ  ・・・（５−２）
となり、ＶｂよりもＶｃが高くなる。
ここで、回生動作を終了し負荷８１に電流を供給するべく、ＦＥＴ（Ｑ２）をオン状態にしたとき（放電動作に移行するとき）には、当該オン時にはＶｂ＜Ｖｃとなっているので、キャパシタ１２は、電源電池１１よりも、大電流を負荷８１に供給することができる。すなわち、ＦＥＴ（Ｑ２）のオン状態では、
ＶＬ＝Ｖｂ−（ｒｂ＋Ｒｏｎ）・Ｉｂ＝Ｖｃ−ｒｃ・Ｉｃ  ・・・（５−３）
が成り立つ（なお、ＲｏｎはＱ２のオン抵抗）。したがって、
Ｉｂ＝｛（Ｖｂ−Ｖｃ）＋ｒｃ・Ｉｃ｝／（ｒｂ＋Ｒｏｎ）  ・・・（５−４）
Ｉｃ＝｛（Ｖｃ−Ｖｂ）＋（ｒｂ＋Ｒｏｎ）・Ｉｂ｝／ｒｃ  ・・・（５−５）
が成立し、Ｒｏｎがｒｂより十分小さければ（すなわち、Ｒｏｎ≪ｒｂであれば）、（５−１）式の関係から、
Ｉｂ＝（−Ｖｄ＋ｒｃ・Ｉｃ）／ｒｂ  ・・・（５−６）
Ｉｃ＝（Ｖｄ＋ｒｂ・Ｉｂ）／ｒｃ  ・・・（５−７）
となり、回生動作を終了して負荷８１に電流を供給し始めるときには、電源電池１１から負荷８１に供給する電流Ｉｂを小さくして、キャパシタ１２から負荷８１に供給する電流Ｉｃを大きくすることができる。
【００２８】
図９は負荷電流ＩＬと電池電流Ｉｂとキャパシタ電流ＩｃとＦＥＴ（Ｑ３）のゲート制御信号Ｓｇとの関係を示す図であり、（Ａ）はＩＬを、（Ｂ）はＩｂを、（Ｃ）はＩｃを、（Ｄ）はＳｇを示している。無負荷（ＩＬ＝０：ｔ０〜ｔ１）のときは、Ｑ３はオンであり、電源電池１１からの電流Ｉｂはキャパシタ１２に−Ｉｃとして流れ込む。無負荷時に電源電池１１がキャパシタ１２を充電する様子（Ｉｂ＝−Ｉｃ）を図１０（Ａ）に示す。
回生動作が開始したとき（ＩＬ＜０：ｔ１〜ｔ２）は、Ｑ３はオフであり、負荷８１から、電源電池１１とキャパシタ１２とに電流Ｉｂ，Ｉｃ（値は負）が供給される。ただし、Ｑ３はオフなのでダイオードＤ３には順電圧降下Ｖｄが生じ、−Ｉｂ（回生電流）は制限され、制限された分−Ｉｃ（回生電流）が大きくなる。回生電流（−ＩＬ（＝−Ｉｂ−Ｉｃ））が電源電池１１およびキャパシタ１２に流れ込む様子を図１０（Ｂ）に示す。
【００２９】
回生が終了した直後（ＩＬ＝０：ｔ２）は、Ｑ３はオン状態となり、電源電池１１からの電流Ｉｂおよびキャパシタ１２からの電流Ｉｃが負荷８１に供給される。ただし、回生が終了した直後においては、電源電池１１の見かけ上の起電力は、キャパシタ１２の見かけ上の充電電圧よりもダイオードＤ３の順電圧降下Ｖｄ分小さいので、Ｉｂよりも大きな電流Ｉｃが負荷８１に供給される。また、キャパシタ１２の放電が進むに従って、端子間電圧が小さくなるので、Ｉｃの時間勾配は小さくなる。ＩｂとＩｃとが負荷８１に供給される様子を図１０（Ｃ）に示す。
【００３０】
図１１は本発明の電源装置の第４実施形態を示す回路図である。図１１において、電源装置１Ｄは、図４の電源装置１Ｂのスイッチ回路（図４では符号１３２）と、図７の電源装置１Ｃのスイッチ回路（図７では符号１３３）とを併せ持つスイッチ回路を備えている。すなわち、電源装置１Ｄは、電源電池１１と、キャパシタ１２と、スイッチ回路１３４と、ゲート電圧制御回路１４と、電源出力モニタ回路１５とを備えており、電源電池１１とスイッチ回路１３４（スイッチ回路１３２とスイッチ回路１３３とからなる）とは直列接続され、この直列接続回路とキャパシタ１２とが並列接続されている。電源電池１１は起電力Ｖｂと内部抵抗ｒｂとで表され、キャパシタ１２は静電容量Ｃと内部抵抗ｒｃとで表され、スイッチ回路１３３は１対のｎチャンネルＭＯＳＦＥＴ（スイッチＱ２，Ｑ３）と寄生ダイオードＤ３，Ｄ４とで表される。図４では、ゲート電圧制御回路１４は電源出力モニタ回路１５からのモニタ結果（Ｓｍ）に基づきスイッチＱ２，Ｑ３にゲード制御信号Ｓｇ（ｇｅ），Ｓｇ（ｒｅ）を送出する。
【００３１】
図１２（Ａ），（Ｂ），（Ｃ），（Ｄ）の部分回路図および図１３（Ａ），（Ｂ），（Ｃ），（Ｄ）の波形図により、本発明の電源装置の第５実施形態を説明する。本実施形態では、第１から第４実施形態に使用されている１つのＦＥＴに代えて、直列接続された複数のＦＥＴを用いることができる。この場合には、寄生ダイオードも直列接続され、第１から第４実施形態に使用されている１つのダイオードに代えてこれらの寄生ダイオードが用いられる。また、１つのゲート電圧制御回路に代えて各ＦＥＴにゲート制御信号を送出する複数のゲート電圧制御回路要素からからなる。
【００３２】
図１２（Ａ）〜（Ｄ）の電源装置１Ｅでは、直列接続された３つのスイッチ回路要素１３１１，１３１２，１３１３が図１に示したスイッチ回路１３１に代えて用いられる。図１２（Ａ）〜（Ｄ）では、各スイッチ回路のｎチャンネルＦＥＴは、図１のスイッチ回路１３１のｎチャンネルＦＥＴ（Ｑ１）に代えて用いられる。また、図１２（Ａ）〜（Ｄ）では、ＦＥＴ（Ｑ１１，Ｑ１２，Ｑ１３）の寄生ダイオードＤ１１，Ｄ１２，Ｄ１３は、図１のダイオードＤ１に代えて用いられる。さらに、図１２（Ａ）〜（Ｄ）では相互絶縁されたゲート電圧制御回路要素１４１１，１４１２，１４１３は図１のゲート電圧制御回路１４１に代えて用いられる。
【００３３】
図１２（Ａ）の回路図では何れのゲート電圧制御回路１４１３にもオン信号を出力せず、図１２（Ｂ）の回路図ではゲート電圧制御回路１４１３がＱ１３にオン信号を出力し、図１２（Ｃ）の回路図ではゲート電圧制御回路１４１２，１４１３がＱ１２，Ｑ１３にオン信号を出力し、図１２（Ｄ）の回路図ではゲート電圧制御回路１４１１，１４１２，１４１３がＱ１１，Ｑ１２，Ｑ１３にオン信号を出力した様子が示されている。図１３（Ａ），（Ｂ），（Ｃ），（Ｄ）に、図１２（Ａ），（Ｂ），（Ｃ），（Ｄ）の各回路におけるキャパシタ１２の電流Ｉｃの波形図およびゲート電圧制御回路要素１４１１，１４１２，１４１３のゲート制御信号Ｓｇ１，Ｓｇ２，Ｓｇ３の状態を示す。
図１２（Ａ）〜（Ｄ）および図１３（Ａ）〜（Ｄ）からわかるように、キャパシタ１２が負荷に供給する電流Ｉｃを段階的に制限することにより、負荷の状態に応じた制御を行なうことができる。
【００３４】
第１実施形態から第４実施形態では、スイッチ回路としてｎチャンネルＦＥＴを用いたが、これに代えてｐチャンネルＦＥＴを用いることができる。図１４に、図１の電源装置１ＡのｎチャネンルＦＥＴを用いたスイッチ回路１３１に代えて、ｐチャンネルＦＥＴを用いた電源装置１Ｆを示す。図１４の電源装置１Ｆの動作は実質上図１の電源装置１Ａの動作と同じである。
【００３５】
第１実施形態から第４実施形態では、ゲート電圧制御回路１４は電源モニタ出力回路１５からのモニタ結果を受け取ってスイッチ回路１２にゲート制御信号Ｓｇを出力するようにしたが、ゲート電圧制御回路１４は、負荷制御装置８２からの信号を受け取って、この信号に基づく制御を行なうようにしてもよい。図１５にゲート電圧制御回路１４が負荷制御装置８２からの信号が出力する信号Ｓｃによりスイッチ回路１２にゲート制御信号Ｓｇを送出する電源装置１Ｇを示す。
【図面の簡単な説明】
【００３６】
【図１】本発明の電源装置の第１実施形態を示す回路図である。
【図２】（Ａ），（Ｂ），（Ｃ），（Ｄ）は、図１の電源装置における負荷電流ＩＬ，電源電池を流れる電流Ｉｂ，キャパシタを流れる電流Ｉｃ，ゲート制御信号Ｓｇを示す波形図である。
【図３】図１の電源装置の部分回路図であり、（Ａ）は電源電池からの電流がキャパシタに供給される様子を示す図、（Ｂ）は負荷電流ＩＬが小さいときに当該電流が負荷に供給される様子を示す図、（Ｃ）は負荷電流ＩＬが大きくなったときに当該電流が負荷に供給される様子を示す図、（Ｄ）は回生動作時の様子を示す図である。
【図４】本発明の電源装置の第２実施形態を示す回路図である。
【図５】（Ａ），（Ｂ），（Ｃ），（Ｄ）は、図４の電源装置における負荷電流ＩＬ，電源電池を流れる電流Ｉｂ，キャパシタを流れる電流Ｉｃ，ゲート制御信号Ｓｇを示す波形図である。
【図６】図４の電源装置の部分回路図であり、（Ａ）は電源電池からキャパシタに充電電流が供給される様子を示す図、（Ｂ）は負荷電流ＩＬが軽い負荷に供給される様子を示す図、（Ｂ）は負荷電流ＩＬが重い負荷に供給される様子を示す図、（Ｄ）は回生動作時の様子を示す図である。
【図７】本発明の電源装置の第３実施形態を示す回路図である。
【図８】図７の電源装置の設計変更例を示す図である。
【図９】（Ａ），（Ｂ），（Ｃ），（Ｄ）は、図７の電源装置における負荷電流ＩＬ，電源電池を流れる電流Ｉｂ，キャパシタを流れる電流Ｉｃ，ゲート制御信号Ｓｇを示す波形図である。
【図１０】図７の電源装置の部分回路図であり、（Ａ）は図７の電源装置においてキャパシタに充電電流が供給される様子を示す図、（Ｂ）は回生電流が電源電池およびキャパシタに流れ込む様子を示す図、（Ｃ）は回生動作終了直後に負荷電流ＩＬが供給される様子を示す図である。
【図１１】本発明の電源装置の第４実施形態を示す回路図である。
【図１２】図１１の電源装置の部分回路図であり、（Ａ）は３つのスイッチ回路の何れにもオン信号が出力されず、（Ｂ）は１つのスイッチ回路にオン信号が出力され、（Ｃ）は２つのスイッチ回路にオン信号が出力され、（Ｄ）は３つのスイッチ回路にオン信号が出力されたときの電源電池を流れる電流Ｉｂ，キャパシタを流れる電流Ｉｃ，負荷電流ＩＬの様子を示す図である。
【図１３】（Ａ）は図１２の各回路におけるキャパシタの電流Ｉｃの波形図、（Ｂ），（Ｃ），（Ｄ）は図１２の各回路におけるゲート電圧制御回路要素１４１１，１４１２，１４１３のゲート制御信号Ｓｇ１，Ｓｇ２，Ｓｇ３の状態を示す図である。
【図１４】図１の電源装置のｎチャネンルＦＥＴを用いたスイッチ回路に代えて、ｐチャンネルＦＥＴを用いた電源装置を示す図である。
【図１５】第１から第５実施形態の電源装置の設計変更例を示す図であり、ゲート電圧制御回路が負荷制御装置が出力する信号に基づきゲート制御信号を生成し、これをゲート電圧制御回路に出力する例を示す図である。
【図１６】従来の電源装置を示す図である。
【符号の説明】
【００３７】
１Ａ，１Ｂ，１Ｃ，１Ｃ′，１Ｄ，１Ｅ，１Ｆ，１Ｇ  電源装置
１１  電源電池
１２  キャパシタ
１４  ゲート電圧制御回路
１５  電源出力モニタ回路
８１  負荷
８２  負荷制御回路
１３１，１３２，１３３，１３４  スイッチ回路
１３１１，１３１１，１３１１  スイッチ回路要素
１４１  ゲート電圧制御回路
１４１１，１４１２，１４１３  ゲート電圧制御回路要素
Ｑ１，Ｑ２，Ｑ３，Ｑ１１，Ｑ１２，Ｑ１２  ＦＥＴ
Ｄ１，Ｄ２，Ｄ３，Ｄ１１，Ｄ１２，Ｄ１３  ダイオード
Ｉｂ    電源電池を流れる電流
Ｉｃ    キャパシタを流れる電流
ＩＬ  負荷電流
ｒｂ  電源電池内部抵抗
ｒｃ  キャパシタ内部抵抗
Ｖｂ  電源電池起電力
Ｖｄ  順方向オン電圧
ＶＧ  ゲートしきい値電圧
【図１】
2005110446.tif 000003
【図２】
2005110446.tif 000004
【図３】
2005110446.tif 000005
【図４】
2005110446.tif 000006
【図５】
2005110446.tif 000007
【図６】
2005110446.tif 000008
【図７】
2005110446.tif 000009
【図８】
2005110446.tif 000010
【図９】
2005110446.tif 000011
【図１０】
2005110446.tif 000012
【図１１】
2005110446.tif 000013
【図１２】
2005110446.tif 000014
【図１３】
2005110446.tif 000015
【図１４】
2005110446.tif 000016
【図１５】
2005110446.tif 000017
【図１６】
2005110446.tif 000018