(57)【要約】【課題】  半導体集積回路から外部回路へ出力される信号に重畳されるノイズの影響を電子機器の設計段階で事前評価することにより、各回路の配置（部品配置や配線パターン等）を適切に設計できるようにすることを目的とする。  【解決手段】  半導体集積回路（ＩＣ）とその外部回路とによって構成される発振回路における、ＩＣから外部回路へ流出するノイズの解析を行うにあたり、その発振回路におけるノイズ源のモデル化を行う。具体的には、ノイズ流出点におけるノイズスペクトル及び各種インピーダンス特性を抽出し、その抽出したデータに基づいて、ノイズモデル回路３０を作成する。そして、作成したノイズモデル回路３０を用いて、発振回路を構成する上記外部回路（水晶振動子２８，コンデンサＣ１，Ｃ２からなる回路）におけるノイズを解析する。【選択図】  図２
2005165871.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路から外部回路へ出力される信号に重畳する、該信号より高い周波数の電流成分であるノイズを解析する方法であって、
前記半導体集積回路から前記外部回路へ出力される前記ノイズの周波数特性を取得する特性取得ステップと、
該取得した周波数特性に基づき、前記解析すべき周波数の前記ノイズが出力されるようなノイズモデル回路を作成するモデル回路作成ステップと、
前記作成したノイズモデル回路を用いて、前記ノイズが前記外部回路に入力された場合の該外部回路内のノイズ解析を、該外部回路の回路パターンに応じて行うノイズ解析ステップと、
を備えたことを特徴とする半導体集積回路のノイズ解析方法。
【請求項２】
前記モデル回路作成ステップにおいて作成されるノイズモデル回路は、前記特性取得ステップにおいて取得した周波数特性に対応した電流が出力される、内部抵抗ゼロの理想電流源からなる
ことを特徴とする請求項１記載の半導体集積回路のノイズ解析方法。
【請求項３】
前記特性取得ステップでは、更に、前記半導体集積回路において前記ノイズが出力されるノイズ出力部から該半導体集積回路内部をみたインピーダンスの周波数特性と、該ノイズ出力部から前記外部回路側をみたインピーダンスの周波数特性とを取得し、
前記モデル回路作成ステップでは、前記特性取得ステップにて取得した前記各周波数特性に基づいて、理想電流源及び該理想電流源に並列接続された内部インピーダンスからなる前記ノイズモデル回路を作成する
ことを特徴とする請求項１記載の半導体集積回路のノイズ解析方法。
【請求項４】
前記外部回路と前記半導体集積回路の一部とにより、該半導体集積回路内へ所定周波数の発振信号を供給する発振回路が構成され、
前記ノイズは、前記発振回路内において、前記半導体集積回路側から前記外部回路へ出力されるものである
ことを特徴とする請求項１〜３いずれかに記載の半導体集積回路のノイズ解析方法。
【請求項５】
半導体集積回路から外部回路へ出力される信号に重畳する、該信号より高い周波数の電流成分であるノイズを解析する装置であって、
前記半導体集積回路から前記外部回路へ出力される前記ノイズの周波数特性を取得する特性取得手段と、
該取得した周波数特性に基づき、前記解析すべき周波数の前記ノイズが出力されるようなノイズモデル回路を作成するモデル回路作成手段と、
前記作成したノイズモデル回路を用いて、前記ノイズが前記外部回路に入力された場合の該外部回路内のノイズ解析を、該外部回路の回路パターンに応じて行うノイズ解析手段と、
を備えたことを特徴とする半導体集積回路のノイズ解析装置。
【請求項６】
前記モデル回路作成手段は、前記特性取得手段が取得した周波数特性に対応した電流が出力される、内部抵抗ゼロの理想電流源からなる前記ノイズモデル回路を作成する
ことを特徴とする請求項５記載の半導体集積回路のノイズ解析装置。
【請求項７】
前記特性取得手段は、更に、前記半導体集積回路において前記ノイズが出力されるノイズ出力部から該半導体集積回路内部をみたインピーダンスの周波数特性と、該ノイズ出力部から前記外部回路側をみたインピーダンスの周波数特性とを取得し、
前記モデル回路作成手段は、前記特性取得手段が取得した前記各周波数特性に基づいて、理想電流源及び該理想電流源に並列接続された内部インピーダンスからなる前記ノイズモデル回路を作成する
ことを特徴とする請求項５記載の半導体集積回路のノイズ解析装置。
【請求項８】
前記外部回路と前記半導体集積回路の一部とにより、該半導体集積回路内へ所定周波数の発振信号を供給する発振回路が構成され、
前記ノイズは、前記発振回路内において、前記半導体集積回路側から前記外部回路へ出力されるものである
ことを特徴とする請求項５〜７いずれかに記載の半導体集積回路のノイズ解析装置。
【請求項９】
前記発振回路は、少なくとも、前記半導体集積回路内に形成されたＣＭＯＳインバータと、前記外部回路を構成するものであって前記ＣＭＯＳインバータの出力側に接続される振動子とからなるＣＭＯＳ発振回路であり、前記ノイズは、前記ＣＭＯＳインバータから前記振動子側へ出力されるものである
ことを特徴とする請求項８記載の半導体集積回路のノイズ解析装置。
【請求項１０】
請求項５〜９のいずれかに記載の半導体集積回路のノイズ解析装置における前記各手段としてコンピュータを機能させるためのプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路とその外部回路とからなる電子機器において、半導体集積回路から外部回路へ出力される信号に重畳されるノイズの影響を電子機器の設計段階で事前評価するための、半導体集積回路のノイズ解析方法、半導体集積回路のノイズ解析装置及びプログラムに関する。
【背景技術】
【０００２】
近年、電子機器の動作の高速化・高機能化などに伴い、機器内部で発生する不要電磁波放射（ノイズ）が機器内部や他の電子機器に悪影響を与えて誤動作させるという、いわゆるＥＭＩの問題がクローズアップされている。電子機器における主なノイズ発生要因の一つとして、例えば１チップマイコン等の半導体集積回路が挙げられる。
【０００３】
そのため、半導体集積回路を備える電子機器を製造するにあたっては、電子機器内において半導体集積回路から外部回路に出力される信号に重畳されるノイズ（高調波）の影響を、設計段階で予め解析・検討する必要がある。そして、この設計段階でのノイズ解析を適切に行うことにより、プリント配線基板（以下「ＰＣＢ」という）上における半導体集積回路や外部回路の配置（部品配置や配線パターン等）を適切に設計することができ、ノイズによる悪影響を抑制することが可能となる。
【０００４】
半導体集積回路からのノイズを解析する方法は、従来から種々の方法が提案されており、例えば、半導体集積回路の電源端子におけるスイッチングノイズを解析する方法が知られている。具体的には、半導体集積回路内のデジタル回路をスイッチ素子と寄生容量とによりモデル化し、スイッチ素子のスイッチング動作に伴う電源電流波形の変化を解析するものである（例えば、特許文献１参照。）。
【０００５】
また、半導体集積回路と外部回路との間で伝送される信号の解析手法として、ＡＮＳＩ（American National Standards Institute ）で標準化された、半導体集積回路の信号入出力特性を記述したアナログ高周波モデルであるＩＢＩＳ（I/O Buffer Information Specification）モデルを用いる方法も知られている。
【特許文献１】特開２００２−２３１８１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記特許文献１に記載された技術は、半導体集積回路の電源電流波形から電源／グランド（ＧＮＤ）端子のノイズについては解析できるが、それ以外の各種信号端子などから流出するノイズを解析する手法としては適用できなかった。
【０００７】
一方、上記ＩＢＩＳモデルの場合、各種信号端子における入出力特性を解析することはできるが、ＩＢＩＳモデルは信号の過渡解析を目的とするため、ノイズ解析のような周波数軸での解析には不向きであった。
【０００８】
そのため、半導体集積回路から外部回路へ出力される制御信号、或いは、半導体集積回路中に形成された回路素子と外部回路とによって構成される一つの特定機能回路（例えば発振回路）における上記回路素子から外部回路へ出力される信号などの各種信号について、その信号に重畳して出力されるノイズを設計段階で予め解析することにより、ＰＣＢ上の回路配置・配線パターン等を適切に設計する手法の確立が望まれていた。
【０００９】
本発明は上記課題に鑑みなされたものであり、半導体集積回路とその外部回路とからなる電子機器において、半導体集積回路から外部回路へ出力される信号に重畳されるノイズの影響を電子機器の設計段階で事前評価することにより、各回路の配置（部品配置や配線パターン等）を適切に設計できるようにすることを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するためになされた請求項１記載の発明は、半導体集積回路から外部回路へ出力される信号に重畳する、該信号より高い周波数の電流成分であるノイズを解析する方法であって、前記半導体集積回路から前記外部回路へ出力される前記ノイズの周波数特性を取得する特性取得ステップと、該取得した周波数特性に基づき、前記解析すべき周波数の前記ノイズが出力されるようなノイズモデル回路を作成するモデル回路作成ステップと、前記作成したノイズモデル回路を用いて、前記ノイズが前記外部回路に入力された場合の該外部回路内のノイズ解析を、該外部回路の回路パターンに応じて行うノイズ解析ステップと、を備えたことを特徴とする。
【００１１】
即ち、ノイズモデル回路は、特性取得ステップにて取得したノイズと同じノイズが出力されるようなモデル回路であり、例えば解析対象ノイズの周波数がｆ［ＭＨｚ］であるときに、上記取得結果における周波数ｆのときのノイズと同じノイズを出力するように作成する。
【００１２】
特性取得ステップにおけるノイズの周波数特性の取得方法は、例えば半導体集積回路と外部回路とを実際にＰＣＢ上に構成して半導体集積回路からのノイズを実測することによって取得してもよいし、また例えば、コンピュータを用いたシミュレーションによって取得してもよく、具体的な取得方法は特に限定されない。
【００１３】
なお、上記例示した二つの方法を比較した場合、実測による取得方法は実際の生のデータが得られるが、シミュレーションによる取得方法は、シミュレーションのやり方によってその精度も異なってくるため、データの精度を考慮すれば実測の方が好ましい。一方、実測する際には、実際に半導体回路及び外部回路を用意して回路構成する必要があるため、データの取得し易さの観点からいえば、実際の部品・回路等が不要なシミュレーションによる取得方法が便利である。
【００１４】
ノイズ解析ステップでは、作成したノイズモデル回路と外部回路とを組み合わせて回路解析を行う。これにより、ノイズモデル回路から出力されるノイズの外部回路における振る舞いをみることが可能となる。周知のように、所定の回路に対して周波数の高い電流（ノイズ）が入力された場合、その回路における電流分布は、その回路を構成する部品の配置や配線パターン等によって異なってくる。つまり、本発明においても、外部回路の回路パターン（例えば部品の配置や配線パターンなど）の違いによって、半導体集積回路からのノイズが外部回路中においてどのように、どの程度、分布するかは異なってくる。
【００１５】
そこで本発明では、ノイズモデル回路を作成し、そのノイズモデル回路からのノイズを外部回路へ出力したときの外部回路内のノイズを解析することにより、外部回路の回路パターンの違いに応じたノイズ解析を実現しているのである。
【００１６】
なお、半導体集積回路における上記ノイズの出力源と、外部回路とは、個々に異なる機能を有する回路であってもよいし、半導体集積回路の一部と外部回路とによって一つの機能を備えた回路が構成されていてもよい。前者の例としては、例えば半導体集積回路内に構成されたメモリ制御回路から外部のメモリ回路（メモリＩＣ）へ各種制御信号が出力される場合が考えられる。一方、後者の例としては、例えば後述の請求項４のように、半導体集積回路の一部と外部回路とによって一つの発振回路が構成される場合が考えられる。
【００１７】
従って、本発明（請求項１）記載のノイズ解析方法によれば、半導体集積回路から外部回路へのノイズ解析を設計段階で適切に行うことができ、例えば半導体集積回路と外部回路とを搭載した電子機器において、半導体集積回路から外部回路へ出力される信号に重畳されるノイズの影響を電子機器の設計段階で事前評価することにより、各回路の配置（部品配置や配線パターン等）を適切に設計することが可能となる。
【００１８】
ここで、モデル回路作成ステップにおいて作成されるノイズモデル回路の具体的構成は、所望のノイズを出力出来る限り種々考えられるが、例えば請求項２に記載のように、前記特性取得ステップにおいて取得した周波数特性に対応した電流が出力される、内部抵抗ゼロの理想電流源からなる回路として構成してもよい。ノイズモデル回路をこのように構成すれば、ノイズモデル回路をより容易に作成することができる。
【００１９】
一方、ノイズモデル回路を理想電流源のみによって構成すると、ノイズモデル回路の作成は容易になるが、ノイズの発生源である半導体集積回路内部のインピーダンスや、ノイズ流出先である外部回路のインピーダンス等が考慮されていないため、ノイズ解析の精度が低くなるおそれがある。
【００２０】
そこで、例えば請求項３に記載のように、前記特性取得ステップでは、更に、前記半導体集積回路において前記ノイズが出力されるノイズ出力部から該半導体集積回路内部をみたインピーダンスの周波数特性と、該ノイズ出力部から前記外部回路側をみたインピーダンスの周波数特性とを取得し、前記モデル回路作成ステップでは、前記特性取得ステップにて取得した前記各周波数特性に基づいて、理想電流源及び該理想電流源に並列接続された内部インピーダンスからなる前記ノイズモデル回路を作成するようにしてもよい。このようにすれば、実際のノイズ源により即したノイズモデル回路が作成されることになるため、ノイズ解析を高精度に行うことができる。
【００２１】
請求項４記載の半導体集積回路のノイズ解析方法は、請求項１〜３いずれかに記載の半導体集積回路のノイズ解析方法であって、前記外部回路と前記半導体集積回路の一部とにより、該半導体集積回路内へ所定周波数の発振信号を供給する発振回路が構成され、前記ノイズは、前記発振回路内において、前記半導体集積回路側から前記外部回路へ出力されるものである。このようにすれば、比較的ノイズの多い発振回路におけるノイズの評価を設計段階で適切に行うことができ、例えば発振回路をＰＣＢ上でどのように構成・配置すべきかを適切に設計することが可能となる。
【００２２】
次に、請求項５記載の発明は、半導体集積回路から外部回路へ出力される信号に重畳する、該信号より高い周波数の電流成分であるノイズを解析する装置であって、前記半導体集積回路から前記外部回路へ出力される前記ノイズの周波数特性を取得する特性取得手段と、該取得した周波数特性に基づき、前記解析すべき周波数の前記ノイズが出力されるようなノイズモデル回路を作成するモデル回路作成手段と、前記作成したノイズモデル回路を用いて、前記ノイズが前記外部回路に入力された場合の該外部回路内のノイズ解析を、該外部回路の回路パターンに応じて行うノイズ解析手段と、を備えたことを特徴とする。  
【００２３】
このため、この請求項５に記載のノイズ解析装置を用いれば、請求項１に記載のノイズ解析方法を実現することができ、その場合、請求項１に記載のノイズ解析方法と同様の作用・効果を得ることができる。
【００２４】
上記請求項５に記載の半導体集積回路のノイズ解析装置において、例えば請求項６に記載のように、前記モデル回路作成手段が、前記特性取得手段が取得した周波数特性に対応した電流が出力される、内部抵抗ゼロの理想電流源からなる前記ノイズモデル回路を作成するものであってもよい。このように構成されたノイズ解析装置を用いれば、請求項２に記載のノイズ解析方法を実現することができ、その場合、請求項２に記載のノイズ解析方法と同様の作用・効果を得ることができる。
【００２５】
また、上記請求項５に記載の半導体集積回路のノイズ解析装置は、例えば請求項７に記載のように、前記特性取得手段は、更に、前記半導体集積回路において前記ノイズが出力されるノイズ出力部から該半導体集積回路内部をみたインピーダンスの周波数特性と、該ノイズ出力部から前記外部回路側をみたインピーダンスの周波数特性とを取得し、前記モデル回路作成手段は、前記特性取得手段が取得した前記各周波数特性に基づいて、理想電流源及び該理想電流源に並列接続された内部インピーダンスからなる前記ノイズモデル回路を作成するものとして構成してもよい。このように構成されたノイズ解析装置を用いれば、請求項３に記載のノイズ解析方法を実現することができ、その場合、請求項３に記載のノイズ解析方法と同様の作用・効果を得ることができる。
【００２６】
請求項８記載の半導体集積回路のノイズ解析装置は、請求項５〜７いずれかに記載のノイズ解析装置であって、前記外部回路と前記半導体集積回路の一部とにより、該半導体集積回路内へ所定周波数の発振信号を供給する発振回路が構成され、前記ノイズは、前記発振回路内において、前記半導体集積回路側から前記外部回路へ出力されるものである。このように構成されたノイズ解析装置を用いれば、請求項４に記載のノイズ解析方法を実現することができ、その場合、請求項４に記載のノイズ解析方法と同様の作用・効果を得ることができる。
【００２７】
そして、上記発振回路の具体例としては、例えば請求項９に記載のようなＣＭＯＳ発振回路であってもよい。即ち、請求項９記載の半導体集積回路のノイズ解析装置は、請求項８記載のノイズ解析装置であって、前記発振回路は、少なくとも、前記半導体集積回路内に形成されたＣＭＯＳインバータと、前記外部回路を構成するものであって前記ＣＭＯＳインバータの出力側に接続される振動子とからなるＣＭＯＳ発振回路であり、前記ノイズは、前記ＣＭＯＳインバータから前記振動子側へ出力されるものとして構成されている。ＣＭＯＳ発振回路は半導体集積回路における内部クロックを生成する発振回路として代表的なものであるため、本発明（請求項９）によってＣＭＯＳ発振回路におけるノイズ解析を行うようにするとより効果的である。
【００２８】
また、本発明のノイズ解析装置（請求項５〜９）は、例えば別途ハードウェアにより実現することができるなど、種々の方法により実現可能であるが、コンピュータがアプリケーションソフト（プログラム）を実行することにより実現することができる。
【００２９】
即ち、例えば請求項１０に記載のように、請求項５〜９のいずれかに記載の半導体集積回路のノイズ解析装置における前記各手段としてコンピュータを機能させるためのプログラムを備え、コンピュータがそのプログラムを実行することにより、本発明のノイズ解析装置を実現するのである。
【００３０】
そして、コンピュータを本発明のノイズ解析装置として機能させるための各プログラムは、例えばフロッピー（登録商標）ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、メモリーカード、ハードディスク等のコンピュータ読み取り可能な記録媒体に記録し、必要に応じてコンピュータにロードして起動することにより用いることができる。
【発明を実施するための最良の形態】
【００３１】
以下に、本発明の好適な実施形態を図面に基づいて説明する。まず、本実施形態におけるノイズ解析の対象となる発振回路について、図１に基づいて説明する。図１に示す如く、本実施形態の発振回路１０は、半導体集積回路（以下「ＩＣ」という）２０の内部に形成されたインバータ２６及びインバータ２７（いずれもＣＭＯＳインバータ）と、ＩＣ２０の外部回路である、水晶振動子２８及び二つのコンデンサＣ１，Ｃ２からなる回路と、により構成された周知のＣＭＯＳ発振回路である。
【００３２】
具体的には、ＩＣ２０内部において、インバータ２６の入力側はＩＣ２０のインバータ入力端子２１に接続され、インバータ２６の出力側は、ＩＣ２０のインバータ出力端子２２に接続されると共に後段のインバータ２７の入力側にも接続されている。一方、外部回路においては、水晶振動子２８の両端が夫々ＩＣ２０のインバータ入力端子２１及びインバータ出力端子２２に接続されており、インバータ入力端子２１には更にコンデンサＣ２の一端が接続され、インバータ出力端子２２には更にコンデンサＣ１の一端が接続されている。そして、コンデンサＣ１，Ｃ２の他端はいずれも、ＩＣ２０のグランド（ＧＮＤ）端子２３に接続されている。なお、本実施形態では振動子として水晶振動子２８を例に挙げたが、水晶振動子に限らないことはいうまでもなく、例えばセラミック振動子であってもよい。
【００３３】
上記のように構成された発振回路１０では、ＩＣ２０内部における非線形性、具体的には例えばインバータ２６等を構成する半導体素子の非線形性によって、出力には発振周波数の高次高調波が含まれ、これらがＩＣ２０から流れ出ることでノイズ問題が発生する。そこで本願発明者らは、発振回路１０におけるノイズ電流の伝搬経路を明らかにすると共に、ノイズ発生源のモデル化を行った。
【００３４】
図１に示すように、ＩＣ２０から流れ出す電流の経路は周波数成分によって異なっており、発振周波数の電流成分のほとんどは水晶振動子２８を通過し、コンデンサＣ２を経てＩＣ２０の帰還路であるＧＮＤ端子２３へ流れる。一方、ノイズである高次高調波の電流成分のほとんどは、インバータ出力端子２２から流出した後、コンデンサＣ１を経て帰還路へ流れる。このことから、発振回路１０のノイズ源のモデル化は、インバータ出力端子２２からノイズが流出するようなモデルとすればよいことがわかる。
【００３５】
これにより、本実施形態では、後述するようにまず発振回路１０のノイズ源のモデル化を行い、そのモデル化された回路（ノイズモデル回路３０；図２参照）からノイズ流出先の外部回路へノイズが流出するような回路を構築することによって、ＩＣ２０からのノイズが外部回路に与える影響を解析している。
【００３６】
次に、本実施形態における、発振回路１０のノイズ解析方法、即ち発振回路１０を構成するＩＣ２０から外部回路へ出力されるノイズの解析方法について、図２に基づいて説明する。本実施形態のノイズ解析は、大きく分けて、以下の（１）〜（３）の３ステップで行われる。
（１）インバータ出力端子２２における各種特性を抽出（取得）するステップ（図２（ａ）参照）
（２）抽出した特性に基づいてノイズモデル回路を作成するステップ（図２（ｂ）参照）
（３）作成したノイズモデル回路を用いて発振回路１０のノイズ解析を行うステップ（図２（ｃ）参照）
なお、上記（１）のステップは本発明の特性取得ステップに相当するものであって本発明の特性取得手段が実行する処理に相当し、上記（２）のステップは本発明のモデル回路作成ステップに相当するものであって本発明のモデル回路作成手段が実行する処理に相当し、上記（３）のステップは本発明のノイズ解析ステップに相当するものであって本発明のノイズ解析手段が実行する処理に相当する。以下、上記（１）〜（３）のステップにより実現される本実施形態の発振回路１０におけるノイズ解析方法について、図２に基づいて具体的に説明する。
【００３７】
図２（ａ）に示すように、まず、上記（１）のステップであるインバータ出力端子２２における各種特性の抽出を行う。具体的には、本例ではノイズ電流の周波数特性（ノイズスペクトル）と、内部インピーダンス、つまりインバータ出力端子２２からＩＣ２０内部をみたインピーダンスの周波数特性と、外部インピーダンス、つまりインバータ出力端子２２から外部回路をみたインピーダンスの周波数特性とを抽出する。
【００３８】
本実施形態におけるノイズスペクトルの抽出は、ＰＣＢ上に上記発振回路１０のみを配置した評価用基板を作成し、発振回路１０を実際に動作（発振）させたときのインバータ出力端子２２の電流を計測することにより行った。ただし、必ずしも発振回路１０を発振させる必要はなく、例えばインバータ２６に外部の信号発生器から所定周波数の信号を入力するいわゆるオープンループ動作を行ってその際の電流を計測してもよい。
【００３９】
また例えば、実測ではなく、図示しないコンピュータ上で回路シミュレーション用のプログラム等を動作させることによってノイズスペクトルを抽出するようにしてもよい。その場合、抽出した各種特性を表すデータは、コンピュータのメモリやハードディスク等に記憶されるよう構成されている。
【００４０】
次に、上記（２）のステップであるノイズモデル回路の作成を行う。本実施形態では、図２（ｂ）に示すように、理想電流源（以下単に「電流源」という）３１と内部インピーダンス３２とからなるノイズモデル回路３０を作成する。このうち、内部インピーダンス３２は、その特性が上記（１）のステップによって抽出した内部インピーダンス特性と同じ特性となるような等価回路にて構成されている。そして、電流源３１の電流値は、上記抽出したノイズ電流の周波数特性、内部インピーダンス特性、及び外部インピーダンス特性に基づいて、周波数ごとに算出する。
【００４１】
なお、内部インピーダンス３２は、上記のように周波数特性を有する等価回路にて構成する必要はなく、例えば、解析すべき特定の周波数における内部インピーダンス値に固定されたものであってもよい。また、ＧＮＤ端子２３を、電源端子２４（図１参照）としてもよい。また、内部端子３３の処理としては、ＩＣ２０内部の設計レイアウトを考慮して電源もしくはＧＮＤに接続させる。
【００４２】
また、上記ノイズモデル回路３０を作成する作業は、コンピュータ上で動作するプログラムによって実行するよう構成されている。そして、作成されたノイズモデル回路３０を表現するデータは、コンピュータのメモリやハードディスク等に記憶されるよう構成されている。
【００４３】
次に、上記（３）のステップである発振回路１０のノイズ解析を行う。具体的には、図２（ｃ）に示すように、上記（２）のステップにて作成されたノイズモデル回路３０を用いて発振回路１０を構成し、その回路の電流特性など各種特性を解析する。即ち、ノイズモデル回路３０と、発振回路１０におけるＩＣ２０外部の回路とを接続した回路を構成し、ノイズモデル回路３０から出力されるノイズに対する外部回路の各部の電流波形解析などを行い、そのノイズレベルの検証等を行うのである。
【００４４】
ノイズモデル回路３０と外部回路を接続することによる解析用回路の構築、及びその解析用回路による各種解析は、いずれもコンピュータ上で動作するプログラムによって実行されるよう構成されている。そして、上記解析用回路を表現するデータや解析結果などの各種データは、コンピュータのメモリやハードディスク等に記憶されるよう構成されている。
【００４５】
そして、上記解析用回路のうち、上記外部回路、即ち水晶発振子２８及び各コンデンサＣ１，Ｃ２からなる回路をコンピュータ上で表現する際に、ＰＣＢ上における実際の部品配置・配線パターンを加味したものとすることで、ＰＣＢで実際に発振回路を形成した場合のノイズ分布を解析できる。つまり、設計段階においてコンピュータ上にてノイズ解析を行い、ＰＣＢにおいて発振回路１０をどのように形成するのが最適であるかといった、最適設計を行うことが可能となるのである。
【００４６】
なお、本実施形態では、コンピュータと、このコンピュータ上で動作させる各種プログラム（上記（１）〜（３）の各ステップを実行するための既述のプログラム）とによって、本発明の半導体集積回路のノイズ解析装置が構成される。但し、上記（１）のステップを実測にて行う場合は、実測のために必要な評価用基板や計測機器（いずれも図示略）も本発明のノイズ解析装置の構成要素となる。
【００４７】
上記説明した本実施形態のノイズ解析方法（ノイズ解析装置）を用いて発振回路１０を構成する外部回路のノイズ解析結果、及びその解析結果に基づいて外部回路の配置（部品配置・パターン）を適切に変更した場合の例を、図３及び図４に示す。
【００４８】
図３は、発振回路１０が形成されたＰＣＢ端部のノイズレベルを解析した結果を示すものであり、「変更前」とあるのは図４におけるＰＣＢ６０の解析結果であり、「変更後」とあるのは図４におけるＰＣＢ６０ａの解析結果である。即ち、図４に示すＰＣＢ６０及びＰＣＢ６０ａはいずれも、発振回路１０が形成されたＰＣＢの具体例を示したものである。そして、各ＰＣＢ６０，６０ａ毎に、それぞれ部品配置や配線パターン等を考慮した上記解析用回路を構築して、ノイズ解析を行うと、図示のような電流密度の分布データが得られる。
【００４９】
ここで、「変更前」のＰＣＢ６０では、その部分拡大図からわかるように、インバータ出力端子２２とＧＮＤ端子とが離れている。そのため、インバータ出力端子２２からコンデンサＣ１を経由したノイズは、コンデンサＣ１の他端が接続されたランドからＧＮＤ端子２３へ到達する間に外部へ放射され、結果としてその周辺のノイズレベルが高くなってしまう。
【００５０】
これに対し、ノイズを低減させるべく配線パターンを変更したものが「変更後」のＰＣＢ６０ａであり、その部分拡大図に示す通り、インバータ出力端子２２とＧＮＤ端子２３とを隣接させている。これにより、図３からも明らかな通りＰＣＢ端部のノイズレベルは減少し、また、図４におけるＰＣＢ６０とＰＣＢ６０ａの電流密度分布からも明らかな通りＰＣＢ上のノイズレベルが低減している。
【００５１】
このように、本実施形態では、発振回路１０をＰＣＢ上に形成するにあたり、発振回路１０のノイズモデル回路３０を作成して、そのノイズモデル回路３０を用いてノイズ解析を行うようにしている。これにより、発振回路１０におけるＩＣ２０の外部回路をＰＣＢ上でどのように配置するのが最適かを、予め設計段階で検証できるのである。
【００５２】
従って、本実施形態のノイズ解析方法（ノイズ解析装置）によれば、ＩＣ２０とその外部回路とからなる発振回路１０において、ＩＣ２０から外部回路へのノイズ解析を設計段階で適切に行うことができ、ＩＣ２０から外部回路へ出力される信号に重畳されるノイズの影響をＰＣＢの設計段階で事前評価することにより、各回路の配置（部品配置や配線パターン等）を適切に設計することが可能となる。
【００５３】
尚、本発明の実施の形態は、上記実施形態に何ら限定されるものではなく、本発明の技術的範囲に属する限り種々の形態を採り得ることはいうまでもない。
例えば、上記実施形態では、ノイズモデル回路３０を電流源３１と内部インピーダンス３２とにより構成したが、図５（ａ）に示すノイズモデル回路４０のように、電流源４１のみによって構成することもできる。この場合、上記（１）の各種特性を抽出するステップにおいては、ノイズスペクトルのみを抽出し、その抽出したノイズを発生するような電流源４１を設定すればよい。そのため、上記各インピーダンスを抽出する必要がなく、ノイズモデル回路４０をより容易に作成することができる。
【００５４】
但し、ノイズ解析結果により高い精度を求めるのであれば、上記実施形態のように内部インピーダンス３２を含むノイズモデル回路３０を作成するのが好ましい。このようにすれば、実際のノイズ源により即したノイズモデル回路が作成されることになるため、ノイズ解析を高精度に行うことができるのである。
【００５５】
また例えば、上記ノイズモデル回路を、例えば図５（ｂ）に示すような電圧源モデルとしてもよい。即ち、図５（ｂ）のノイズモデル回路５０は、理想電圧源５１と内部インピーダンス５２とにより構成されたものである。このノイズモデル回路５０を用いることによっても、上記実施形態と同様の効果を得ることができる。
【００５６】
更に、上記実施形態では、半導体集積回路とその外部回路とからなる発振回路１０を例に挙げ、そのノイズ解析を行う場合について説明したが、本発明の適用は発振回路に限定されないことはいうまでもなく、半導体集積回路から外部回路への信号にノイズが重畳するあらゆる場合に適用することができる。
【００５７】
更にまた、上記各実施形態では、本発明の描画処理システムとして機能させるための各種プログラムが、いずれもＨＤＤ１３内に格納されたものとして説明したが、これら各種プログラムを、例えばフロッピー（登録商標）ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ハードディスク等の各種ストレージデバイス（コンピュータ読み取り可能な記録媒体）に記録しておくこともできる。
【００５８】
この場合、記録媒体に記録したプログラムを必要に応じてコンピュータシステムにロードして起動することにより、そのコンピュータシステムにおいて本発明の描画処理システムを実現することができる。尚、ＲＯＭやバックアップＲＡＭをコンピュータ読み取り可能な記録媒体として上記各プログラムを記録しておき、このＲＯＭあるいはバックアップＲＡＭをコンピュータシステムに組み込んで用いても良い。また、プログラムを通信回線を介してコンピュータにインストールすることもできる。この通信回線により送信されるプログラムも、請求項２１記載のプログラムに該当するものである。
【図面の簡単な説明】
【００５９】
【図１】本実施形態の発振回路の概略構成を示す回路図である。
【図２】本実施形態の発振回路におけるノイズ解析方法を示す説明図である。
【図３】本実施形態のノイズ解析方法を用いたノイズレベルの解析結果を示すグラフである。
【図４】本実施形態のノイズ解析方法を用いてＰＣＢ上の電流密度分布を解析した結果を示す説明図である。
【図５】ノイズモデル回路の変形例を示す回路図である。
【符号の説明】
【００６０】
１０…発振回路、２０…ＩＣ（半導体集積回路）、２１…インバータ入力端子、２２…インバータ出力端子、２３…ＧＮＤ端子、２４…電源端子、２６，２７…インバータ、２８…水晶振動子、３０，４０，５０…ノイズモデル回路、３１，４１…電流源、３２，５２…内部インピーダンス、３３…内部端子、５１…理想電圧源、６０，６０ａ…ＰＣＢ（プリント基板）、Ｃ１，Ｃ２…コンデンサ
【図１】
2005165871.tif 000003
【図２】
2005165871.tif 000004
【図３】
2005165871.tif 000005
【図５】
2005165871.tif 000006
【図４】
2005165871.tif 000007