(57)【要約】【課題】  下地膜の凹凸を平坦化しやすく、かつ品質および信頼性の高いダイオードおよびこれを備えた半導体素子を提供する。【解決手段】  本発明のツェナーダイオード３０は、シリコン基板２８と、シリコン基板２８の主表面に形成されたｐ型拡散層６と、ｐ型拡散層６と隣接してシリコン基板２８の主表面に形成されたｎ+拡散層７と、シリコン基板２８上に形成され、かつｎ+拡散層７と電気的に接続されたカソード配線１０ａと、シリコン基板２８上に形成され、かつｐ型拡散層６と電気的に接続されたカソード配線１０ｂとを備えている。カソード配線１０ａが金属よりなっており、かつ平面的に見てｐ型拡散層６とｎ+拡散層７との境界面が形成されている領域である領域２４を完全に覆っている。【選択図】        図３
2005197357.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の主表面に形成されたアノード領域と、
前記アノード領域と隣接して前記基板の主表面に形成されたカソード領域と、
前記基板上に形成され、かつ前記アノード領域と電気的に接続されたアノード配線と、
前記基板上に形成され、かつ前記カソード領域と電気的に接続されたカソード配線とを備えるダイオードであって、
前記アノード配線または前記カソード配線のいずれか一方は、金属よりなっており、かつ前記アノード領域と前記カソード領域との境界面上を平面的に見て完全に覆っていることを特徴とする、ダイオード。
【請求項２】
前記アノード配線と前記カソード配線とが最も接近する箇所の間隔は、写真製版技術における最小加工寸法で規定される幅であることを特徴とする、請求項１に記載のダイオード。
【請求項３】
前記境界面上を平面的に見て完全に覆っている前記アノード配線または前記カソード配線は、単一の膜である第１絶縁膜を挟んで前記基板上に形成されていることを特徴とする、請求項１または２に記載のダイオード。
【請求項４】
前記アノード配線は、第１アノード配線と、前記第１アノード配線上に第２絶縁膜を挟んで積層された第２アノード配線とを有し、
前記第２アノード配線が、前記アノード領域と前記カソード領域との境界面上を平面的に見て完全に覆っていることを特徴とする、請求項３に記載のダイオード。
【請求項５】
前記カソード配線は、第１カソード配線と、前記第１カソード配線上に第２絶縁膜を挟んで積層された第２カソード配線とを有し、
前記第２カソード配線が、前記アノード領域と前記カソード領域との境界面上を平面的に見て完全に覆っていることを特徴とする、請求項３に記載のダイオード。
【請求項６】
前記境界面上を平面的に見て完全に覆っている前記アノード配線または前記カソード配線は、アルミニウムを含む材料よりなることを特徴とする、請求項１〜５のいずれかに記載のダイオード。
【請求項７】
請求項１〜６のいずれかに記載のダイオードを備えた半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイオードおよびこれを備えた半導体素子に関し、より特定的には、下地膜の凹凸を平坦化しやすく、かつ品質および信頼性の高いダイオードおよびこれを備えた半導体素子に関する。
【背景技術】
【０００２】
安定化電源素子は、入力端子に入力電源を印加して、安定した高精度の出力電圧を出力端子から供給する素子であり、電子機器などの電源回路素子や基準電圧回路素子として広く使用されている。このような安定化電源素子は、出力電圧の精度が要求されるため、ツェナーダイオードを用いたトリミング回路により出力電圧の精度が高められている。
【０００３】
一般的なツェナーダイオードを用いたトリミング回路は以下のような構成になっている。すなわち、互いに直列に接続された３つの電気抵抗の各々に対して３つのツェナーダイオードの各々が並列に接続されており、３つのツェナーダイオードの各々の両端から、破壊用端子が引き出されている。破壊用端子は、外部電圧をツェナーダイオードに印加してツェナーダイオードを破壊するための端子である。
【０００４】
このようなトリミング回路において、ツェナーダイオードを破壊しない場合には、入力端子と出力端子との間の抵抗値は３つの電気抵抗の抵抗値の和に等しくなる。また、３つのツェナーダイオードのいずれかに破壊用端子を用いて大きな逆方向電圧を印加すると、大きな逆方向電圧が印加されたツェナーダイオードは破壊される。そして、破壊されたツェナーダイオードに並列に接続される電気抵抗は短絡された状態となり、破壊されたツェナーダイオードに並列に接続された電気抵抗の分だけ入力端子と出力端子との間の抵抗値は小さくなる。したがって、３つのツェナーダイオードのうちいずれのツェナーダイオードを破壊するかによって、入力端子と出力端子との間の抵抗値を調整することができる。このようにして３つの電気抵抗の抵抗値を調整することにより、安定化電源素子の出力電圧の精度が高められている。
【０００５】
従来、トリミング回路に用いられるツェナーダイオードは、以下のような構成を有していた。図８は、トリミング回路に用いられる従来のツェナーダイオードの構成を概略的に示す平面図である。図９は、図８のＩＸ−ＩＸ線に沿った断面図である。
【０００６】
図８および図９を参照して、ツェナーダイオード１３０において、シリコン基板１２８の下部にｐ領域１０２が形成されている。ｐ領域１０２の上にはｎ+埋込み層１０３が選択的に形成されている。このｎ+埋込み層１０３の上にｎ型エピタキシャル層１０４が形成されている。このｎ型エピタキシャル層１０４の周囲を取り囲むように、ｐ領域１０２上にｐ+拡散層１０５ａとｐ+拡散層１０５ｂとが形成されている。ｎ型エピタキシャル層１０４内には、ｐ型拡散層１０６とｎ+拡散層１０７とが隣接して形成されている。ｐ型拡散層１０６とｎ+拡散層１０７とにより、トリミング回路に用いられるツェナーダイオード１３０のｐｎ接合が構成されている。すなわち、ｐ型拡散層１０６がツェナーダイオード１３０のアノード領域であり、ｎ+拡散層１０７がツェナーダイオード１３０のカソード領域である。
【０００７】
シリコン基板１２８の表面には、絶縁膜１０８が形成されている。絶縁膜１０８には、ｎ+拡散層１０７に通じるコンタクトホール１０９ａと、ｐ型拡散層１０６に通じるコンタクトホール１０９ｂとが開口されている。絶縁膜１０８上およびコンタクトホール１０９ａ内にはカソード配線１１０ａが形成されており、絶縁膜１０８上およびコンタクトホール１０９ｂ内にはアノード配線１１０ｂが形成されている。カソード配線１１０ａはｎ+拡散層１０７に電気的に接続されており、アノード配線１１０ｂはｐ型拡散層１０６に電気的に接続されている。カソード配線１１０ａおよびアノード配線１１０ｂはたとえばアルミニウムよりなっている。なお、カソード配線１１０ａおよびアノード配線１１０ｂは、ｐ型拡散層１０６とｎ+拡散層１０７とのｐｎ接合の境界面を、平面的に見て完全に覆ってはいない。カソード配線１１０ａおよびアノード配線１１０ｂを覆うように、絶縁膜１０８上にポリイミド膜１１１ａが形成されている。また、ポリイミド膜１１１ａ上に形成された図示しない配線を覆うように、ポリイミド膜１１１ａ上にポリイミド膜１１１ｂが形成されている。ポリイミド膜１１１ａおよびポリイミド膜１１１ｂは保護膜であり、カソード配線１１０ａやアノード配線１１０ｂのような下地膜を平坦化し、半導体素子を保護する役割を果たす。
【０００８】
図１０は、トリミング回路に用いられる従来のツェナーダイオードが短絡する様子を模式的に示す断面図である。
【０００９】
図１０を参照して、上記構成のツェナーダイオード１３０では、カソード配線１１０ａにプラスの電位を与え、アノード配線１１０ｂにマイナスの電位を与えて、ｐ型拡散層１０６とｎ+拡散層１０７とのｐｎ接合に大きな逆方向電圧が印加されると、ｐｎ接合の温度が上昇し、ｐｎ接合が熱によって破壊される。ｐｎ接合が熱によって破壊されると、破壊により形成された空隙に溶融したカソード配線１１０ａのアルミニウムが流れ込み、カソード配線１１０ａとアノード配線１１０ｂとの間にアルミニウムよりなる導通路１２６が形成される。その結果、カソード配線１１０ａとアノード配線１１０ｂとの間が導通路１２６で電気的に接続され、ツェナーダイオード１３０が短絡する。
【００１０】
なお、特開平９−２１３８８６号公報（特許文献１）、特開平９−２３２１１５号公報（特許文献２）、および特開平１０−２７５０２２号公報（特許文献３）には、従来のツェナーダイオードの構成が開示されている。
【特許文献１】特開平９−２１３８８６号公報
【特許文献２】特開平９−２３２１１５号公報
【特許文献３】特開平１０−２７５０２２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記従来のツェナーダイオードを用いたトリミング回路においては、品質および信頼性が低いという問題があった。これについて以下に説明する。
【００１２】
すなわち、ツェナーダイオード１３０が短絡される際に、ｐｎ接合はアルミニウムが溶融するほどの高温になる。すなわち、アルミニウムの融点は約６００℃であるので、ｐｎ接合は少なくとも６００℃以上になっている。これに対して、ポリイミド膜１１１ａ，１１１ｂの分解温度は約４５０℃である。このため、ツェナーダイオード１３０が短絡される際の熱によりポリイミド膜１１１ａ，１１１ｂが焼失し、焼失部分１２５が形成されてしまう。ポリイミド膜１１１ａ，１１１ｂに焼失部分１２５が形成されると、焼失部分１２５を介して水分などの不純物が導通路１２６に侵入し、導通路１２６のアルミニウムが腐食する。その結果、カソード配線１１０ａとアノード配線１１０ｂとの導通に不具合が生じ、トリミング回路の品質および信頼性が低下してしまう。
【００１３】
ここで、耐熱性の高い酸化シリコン（ＳｉＯ2）膜やシリカガラス（Phospho-Silicate-Glass）膜や窒化シリコン（Ｓｉ3Ｎ4）膜などをポリイミド膜１１１ａ，１１１ｂの代わりに用いることで、上記問題は解決可能である。しかしながら、これらの膜は熱酸化法やＣＶＤ法などにより成膜されるので、下地膜の凹凸に沿って均一な厚さで保護膜が成膜されてしまい、下地膜の凹凸が平坦化されにくいという問題があった。下地膜の凹凸が平坦化されないと、下地膜の上に形成される配線が断線するなどの不具合が生じてしまう。
【００１４】
一方、ポリイミド膜は粘性のある液状の膜であり、下地膜の凹部をポリイミド膜で埋めることができるので、ＳｉＯ2膜やＰＳＧ膜やＳｉ3Ｎ4膜などと比較して、下地膜の凹凸を平坦化しやすいという利点を有している。
【００１５】
したがって、本発明の目的は、下地膜の凹凸を平坦化しやすく、かつ品質および信頼性の高いダイオードおよびこれを備えた半導体素子を提供することである。
【課題を解決するための手段】
【００１６】
本発明のダイオードは、基板と、基板の主表面に形成されたアノード領域と、アノード領域と隣接して基板の主表面に形成されたカソード領域と、基板上に形成され、かつアノード領域と電気的に接続されたアノード配線と、基板上に形成され、かつカソード領域と電気的に接続されたカソード配線とを備えている。アノード配線またはカソード配線のいずれか一方が金属よりなっており、かつアノード領域とカソード領域との境界面上を平面的に見て完全に覆っている。
【００１７】
本発明のダイオードによれば、アノード領域とカソード領域との境界面上にアノード配線またはカソード配線があるので、境界面に近い位置にアノード配線またはカソード配線がある構成となる。これにより、ダイオードが短絡される際に境界面に発生する熱を、境界面上を覆っているアノード配線またはカソード配線の金属で吸収し、放熱することができる。金属の伝熱効率は絶縁膜よりも高いので、効率よく放熱することができる。その結果、保護膜が高温になりにくくなり、ポリイミド膜のような分解温度の低い膜を保護膜として用いても保護膜に焼失部分が形成されにくくなる。したがって、ダイオードの品質および信頼性を向上することができる。また、下地膜としてポリイミド膜のような粘性のある液状の膜を用いることができるので、下地膜の凹部を埋め、下地膜の凹凸を平坦化しやすくなる。
【００１８】
本発明のダイオードにおいて好ましくは、アノード配線とカソード配線とが最も接近する箇所の間隔は、写真製版技術における最小加工寸法で規定される幅である。
【００１９】
これにより、アノード配線とカソード配線との絶縁を確保しながら、境界面上付近の領域を最大限にアノード配線とカソード配線とで覆うことができる。これにより、ダイオードが短絡される際に境界面に発生する熱を、境界面上付近の領域を覆っているアノード配線またはカソード配線の金属でも吸収することができ、一層効率よく放熱することができる。
【００２０】
本発明のダイオードにおいて好ましくは、境界面上を平面的に見て完全に覆っているアノード配線またはカソード配線は、単一の膜である第１絶縁膜を挟んで基板上に形成されている。
【００２１】
これにより、アノード配線およびカソード配線と、基板の主表面に形成された素子との絶縁を第１絶縁膜で確保しながら、アノード配線またはカソード配線を境界面からなるべく近い位置に形成することができる。これにより、ダイオードが短絡される際に境界面に発生する熱を、アノード配線またはカソード配線の金属まで伝熱させやすくなるので、一層効率よく放熱することができる。
【００２２】
本発明のダイオードにおいて好ましくは、アノード配線は、第１アノード配線と、第１アノード配線上に第２絶縁膜を挟んで積層された第２アノード配線とを有しており、第２アノード配線が、アノード領域とカソード領域との境界面上を平面的に見て完全に覆っている。
【００２３】
これにより、ダイオードが短絡される際に境界面に発生する熱を、境界面上を覆っている第２アノード配線の金属で吸収し、放熱することができる。また、第２アノード配線は第２絶縁層上に形成されているので、他の素子とは異なる層のレベルで第２アノード配線を形成することができる。したがって、アノード配線の設計の自由度が大きくなる。
【００２４】
本発明のダイオードにおいて好ましくは、カソード配線は、第１カソード配線と、第１カソード配線上に第２絶縁膜を挟んで積層された第２カソード配線とを有しており、第２カソード配線が、アノード領域とカソード領域との境界面上を平面的に見て完全に覆っている。
【００２５】
これにより、ダイオードが短絡される際に境界面に発生する熱を、境界面上を覆っている第２カソード配線の金属で吸収し、放熱することができる。また、第２カソード配線は第２絶縁層上に形成されているので、他の素子とは異なる層のレベルで第２カソード配線を形成することができる。したがって、カソード配線の設計の自由度が大きくなる。
【００２６】
本発明のダイオードにおいて好ましくは、アノード配線およびカソード配線は、アルミニウムを含む材料よりなっている。
【００２７】
アルミニウムは特に熱伝導率が高いので、ダイオードが短絡される際に境界面に発生する熱を一層効率よく放熱することができる。
【００２８】
本発明の半導体素子は、上述のいずれかのダイオードを備えている。これにより、下地膜の凹凸を平坦化しやすく、かつ品質および信頼性の高い半導体素子を得ることができる。
【発明の効果】
【００２９】
本発明のダイオードによれば、アノード領域とカソード領域との境界面上にアノード配線またはカソード配線があるので、境界面に近い位置にアノード配線またはカソード配線がある構成となる。これにより、ダイオードが短絡される際に境界面に発生する熱を、境界面上を覆っているアノード配線またはカソード配線の金属で吸収し、放熱することができる。金属の伝熱効率は絶縁膜よりも高いので、効率よく放熱することができる。その結果、保護膜が高温になりにくくなり、ポリイミド膜のような分解温度の低い膜を保護膜として用いても保護膜に焼失部分が形成されにくくなる。したがって、ダイオードの品質および信頼性を向上することができる。また、下地膜としてポリイミド膜のような粘性のある液状の膜を用いることができるので、下地膜の凹部を埋め、下地膜の凹凸を平坦化しやすくなる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態について図に基づいて説明する。
【００３１】
（実施の形態１）
始めに、本実施の形態のツェナーダイオードが用いられるトリミング回路について説明する。
【００３２】
図１は、本発明の実施の形態１におけるツェナーダイオードが用いられるトリミング回路を示す回路図である。
【００３３】
図１を参照して、トリミング回路５０は、電気抵抗Ｒ1〜Ｒ3と、ツェナーダイオードＺＤ1〜ＺＤ3と、破壊用端子２１ａ〜２１ｄとを備えている。電気抵抗Ｒ1〜Ｒ3の各々は互いに直列に接続されている。そして、電気抵抗Ｒ1〜Ｒ3の各々に対してツェナーダイオードＺＤ1〜ＺＤ3は並列に接続されている。されに、ツェナーダイオードＺＤ1〜ＺＤ3の各々の両端から、破壊用端子２１ａ〜２１ｄの各々が引き出されている。
【００３４】
このようなトリミング回路において、ツェナーダイオードＺＤ1〜ＺＤ3をいずれも破壊しない場合には、入力端子２２と出力端子２３との間の抵抗値は３つの電気抵抗Ｒ1〜Ｒ3の抵抗値の和に等しくなる。また、たとえば破壊用端子２１ａをプラスの電位に保ち、破壊用端子２１ｂをマイナスの電位に保つことで、ツェナーダイオードＺＤ1に大きな逆方向電圧を印加すると、ツェナーダイオードＺＤ1は破壊される。そして、ツェナーダイオードＺＤ1に並列に接続される電気抵抗Ｒ1は短絡された状態となり、入力端子２２と出力端子２３との間の抵抗値は電気抵抗Ｒ2と電気抵抗とＲ3との和に等しくなる。同様にして、ツェナーダイオードＺＤ1〜ＺＤ3のうちいずれを破壊するかによって、入力端子２２と出力端子２３との間の抵抗値を調整することができる。
【００３５】
続いて、本実施の形態のツェナーダイオードの構成について説明する。
【００３６】
図２は、本発明の実施の形態１におけるツェナーダイオードの構成を概略的に示す平面図である。図３は、図２のＩＩＩ−ＩＩＩ線に沿った断面図である。
【００３７】
図２および図３を参照して、ツェナーダイオード３０（ダイオード）において、シリコン基板２８（基板）の下部にｐ領域２が形成されている。ｐ領域２の上にはｎ+埋込み層３が選択的に形成されている。このｎ+埋込み層３の上にｎ型エピタキシャル層４が形成されている。このｎ型エピタキシャル層４の周囲を取り囲むように、ｐ領域２上にｐ+拡散層５ａとｐ+拡散層５ｂとが形成されている。ｐ+拡散層５ａとｐ+拡散層５ｂとは各素子を分離するためのものである。ｎ型エピタキシャル層４内には、ｐ型拡散層６とｎ+拡散層７とが隣接して形成されている。ｐ型拡散層６とｎ+拡散層７とにより、ツェナーダイオード３０のｐｎ接合が構成されている。すなわち、ｐ型拡散層６がツェナーダイオード３０のアノード領域であり、ｎ+拡散層７がツェナーダイオード３０のカソード領域である。点線で示される領域２４は、平面的に見てｐ型拡散層６とｎ+拡散層７との境界面が形成されている領域である。
【００３８】
シリコン基板２８の表面には、たとえばＳｉＯ2（酸化シリコン）よりなる絶縁膜８が形成されている。絶縁膜８（第１絶縁膜）には、ｎ+拡散層７に通じるコンタクトホール９ａと、ｐ型拡散層６に通じるコンタクトホール９ｂとが開口されている。絶縁膜８上およびコンタクトホール９ａ内にはカソード配線１０ａが形成されており、絶縁膜８上およびコンタクトホール９ｂ内にはアノード配線１０ｂが形成されている。カソード配線１０ａはｎ+拡散層７に電気的に接続されており、アノード配線１０ｂはｐ型拡散層６に電気的に接続されている。カソード配線１０ａおよびアノード配線１０ｂはたとえばアルミニウムを含む金属よりなっている。
【００３９】
ここで、本実施の形態のツェナーダイオード３０においては、ｐ型拡散層６とｎ+拡散層７との境界面が形成されている領域である領域２４上をカソード配線１０ａが完全に覆っている。また、カソード配線１０ａとアノード配線１０ｂとが最も接近する箇所の間隔ｄは、写真製版技術における最小加工寸法で規定される幅であり、具体的には２μｍである。
【００４０】
カソード配線１０ａおよびアノード配線１０ｂを覆うように、絶縁膜８上にポリイミド膜１１ａが形成されている。また、ポリイミド膜１１ａ上に形成された図示しない配線を覆うように、ポリイミド膜１１ａ上にポリイミド膜１１ｂが形成されている。
【００４１】
続いて、本実施の形態におけるツェナーダイオード３０の動作について説明する。
【００４２】
図４は、本発明の実施の形態１のツェナーダイオードが短絡する様子を模式的に示す断面図である。
【００４３】
図４を参照して、ツェナーダイオード３０では、カソード配線１０ａにプラスの電位を与え、アノード配線１０ｂにマイナスの電位を与えて、ｐ型拡散層６とｎ+拡散層７とのｐｎ接合に大きな逆方向電圧が印加されると、ｐ型拡散層６とｎ+拡散層７との境界面の温度が上昇し、ｐｎ接合が熱によって破壊される。ｐｎ接合が熱によって破壊されると、破壊により形成された空隙に溶融したカソード配線１０ａのアルミニウムが流れ込み、カソード配線１０ａとアノード配線１０ｂとの間にアルミニウムよりなる導通路２６が形成される。その結果、カソード配線１０ａとアノード配線１０ｂとの間が導通路２６で電気的に接続され、ツェナーダイオード３０が短絡する。ここで、ツェナーダイオード３０が短絡される際にｐ型拡散層６とｎ+拡散層７との境界面で発生する熱は、領域２４を覆っているカソード配線１０ａで吸収され、放熱される。このため、ｐ型拡散層６とｎ+拡散層７との境界面で発生する熱がポリイミド膜１１ａ，１１ｂに伝熱されにくくなり、ポリイミド膜１１ａ，１１ｂが焼失しにくくなる。
【００４４】
本実施の形態のツェナーダイオード３０によれば、ｐ型拡散層６とｎ+拡散層７との境界面上にカソード配線１０ａがあるので、境界面に近い位置にカソード配線１０ａがある構成となる。これにより、ツェナーダイオード３０が短絡される際に境界面に発生する熱を、境界面上を覆っているカソード配線１０ａの金属で吸収し、放熱することができる。金属の伝熱効率は絶縁膜よりも高いので、効率よく放熱することができる。その結果、ポリイミド膜１１ａ，１１ｂが高温になりにくくなり、ポリイミド膜１１ａ，１１ｂに焼失部分が形成されにくくなる。したがって、ツェナーダイオード３０の品質および信頼性を向上することができる。また、下地膜としてポリイミド膜のような粘性のある液状の膜を用いることができるので、下地膜の凹部を埋め、下地膜の凹凸を平坦化しやすくなる。
【００４５】
本実施の形態のツェナーダイオード３０において、カソード配線１０ａとアノード配線１０ｂとが最も接近する箇所の間隔ｄは、写真製版技術における最小加工寸法で規定される幅である。
【００４６】
これにより、カソード配線１０ａとアノード配線１０ｂとの絶縁を確保しながら、領域２４およびその付近の領域を最大限にカソード配線１０ａとアノード配線１０ｂとで覆うことができる。これにより、ツェナーダイオード３０が短絡される際に境界面に発生する熱を、領域２４の付近の領域を覆っているカソード配線１０ａおよびアノード配線１０ｂの金属でも吸収することができ、一層効率よく放熱することができる。
【００４７】
本実施の形態のツェナーダイオード３０において、領域２４を完全に覆っているカソード配線１０ａは、単一の膜である絶縁膜８を挟んでシリコン基板２８上に形成されている。
【００４８】
これにより、カソード配線１０ａおよびアノード配線１０ｂと、シリコン基板２８の主表面に形成された素子との絶縁を絶縁膜８で確保しながら、カソード配線１０ａを境界面からなるべく近い位置に形成することができる。これにより、ツェナーダイオード３０が短絡される際に境界面に発生する熱を、カソード配線１０ａの金属まで伝熱させやすくなるので、一層効率よく放熱することができる。
【００４９】
本実施の形態のツェナーダイオード３０において、カソード配線１０ａおよびアノード配線１０ｂは、アルミニウムを含む金属よりなっている。
【００５０】
アルミニウムは特に熱伝導率が高いので、ツェナーダイオード３０が短絡される際に境界面に発生する熱を一層効率よく放熱することができる。
【００５１】
なお、本実施の形態においては、カソード配線１０ａが領域２４上を完全に覆っている場合について示したが、本発明はこのような場合に限定されるものではなく、カソード配線１０ａの代わりにアノード配線が、アノード領域とカソード領域との境界面上を平面的に見て完全に覆っていてもよい。
【００５２】
（実施の形態２）
図５は、本発明の実施の形態２におけるツェナーダイオードの構成を概略的に示す平面図である。図６は、図５のＶＩ−ＶＩ線に沿った断面図である。
【００５３】
図５および図６を参照して、本実施の形態のツェナーダイオード３１は、図１〜図３に示す実施の形態１のツェナーダイオード３０とほぼ同様の構成であるが、カソード配線１０ａの形状のみが実施の形態１のツェナーダイオード３０と異なる。以下、重複する構成については、その説明を省略する。
【００５４】
すなわち、本実施の形態のツェナーダイオード３１において、カソード配線１０ａは、第１カソード配線１２ａと第２カソード配線１２ｂとを有している。第１カソード配線１２ａは、ｐ型拡散層６とｎ+拡散層７との境界面が形成されている領域である領域２４上の一部を覆っている。第１カソード配線１２ａはｎ+拡散層７に電気的に接続されている。
第１カソード配線１２ａを覆っているポリイミド膜１１ａ（第２絶縁膜）にはコンタクトホール９ｃが開口されており、ポリイミド膜１１ａ上およびコンタクトホール９ｃ内には、第２カソード配線１２ｂが形成されている。つまり、第２カソード配線１２ｂは、第１カソード配線１２ａ上にポリイミド膜１１ａを挟んで積層されている。第２カソード配線１２ｂは、ｐ型拡散層６とｎ+拡散層７との境界面が形成されている領域である領域２４上を完全に覆っている。
【００５５】
本実施の形態のツェナーダイオード３１において、カソード配線１０ａは、第１カソード配線１２ａと、第１カソード配線１２ａ上にポリイミド膜１１ａを挟んで積層された第２カソード配線１２ｂとを有しており、第２カソード配線１２ｂが領域２４を完全に覆っている。
【００５６】
これにより、ツェナーダイオード３１が短絡される際に境界面に発生する熱を、境界面上を覆っている第２カソード配線１２ｂの金属で吸収し、放熱することができる。また、第２カソード配線１２ｂはポリイミド膜１１ａ上に形成されているので、他の素子とは異なる層のレベルで第２カソード配線１２ｂを形成することができる。したがって、カソード配線１０ａの設計の自由度が大きくなる。
【００５７】
（実施の形態３）
図７は、本発明の実施の形態３におけるツェナーダイオードの構成を概略的に示す断面図である。
【００５８】
図７を参照して、本実施の形態のツェナーダイオード３２は、図１〜図３に示す実施の形態１のツェナーダイオード３０とほぼ同様の構成であるが、カソード配線１０ａおよびアノード配線１０ｂの形状のみが実施の形態１のツェナーダイオード３０と異なる。以下、重複する構成については、その説明を省略する。
【００５９】
すなわち、本実施の形態のツェナーダイオード３２において、アノード配線１０ｂは、第１アノード配線１２ｃと第２アノード配線１２ｄとを有している。第１アノード配線１２ｃは、ｐ型拡散層６とｎ+拡散層７との境界面が形成されている領域である領域２４上の一部を覆っている。第１アノード配線１２ｃはｎ+拡散層７に電気的に接続されている。第１アノード配線１２ｃを覆っているポリイミド膜１１ａ（第２絶縁膜）にはコンタクトホール９ｄが開口されており、ポリイミド膜１１ａ上およびコンタクトホール９ｄ内には、第２アノード配線１２ｄが形成されている。つまり、第２アノード配線１２ｄは、第１アノード配線１２ｃ上にポリイミド膜１１ａを挟んで積層されている。第２アノード配線１２ｄは、ｐ型拡散層６とｎ+拡散層７との境界面が形成されている領域である領域２４上を完全に覆っている。
【００６０】
本実施の形態のツェナーダイオード３２において、アノード配線１０ｂは、第１アノード配線１２ｃと、第１アノード配線１２ｃ上にポリイミド膜１１ａを挟んで積層された第２アノード配線１２ｄとを有しており、第２アノード配線１２ｄが領域２４を完全に覆っている。
【００６１】
これにより、ツェナーダイオード３２が短絡される際に境界面に発生する熱を、境界面上を覆っている第２アノード配線１２ｄの金属で吸収し、放熱することができる。また、第２アノード配線１２ｃはポリイミド膜１１ａ上に形成されているので、他の素子とは異なる層のレベルで第２アノード配線１２ｄを形成することができる。したがって、アノード配線１０ｂの設計の自由度が大きくなる。
【００６２】
本発明のツェナーダイオード３０〜３２は、特に安定化電源素子（レギュレータ）、リモコン受光素子、光ピックアップ受光素子などの半導体素子に用いるダイオードとして特に好適である。
【００６３】
以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮されるべきである。本発明の範囲は、以上の実施の形態ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むものと意図される。
【図面の簡単な説明】
【００６４】
【図１】本発明の実施の形態１におけるツェナーダイオードが用いられるトリミング回路を示す回路図である。
【図２】本発明の実施の形態１におけるツェナーダイオードの構成を概略的に示す平面図である。
【図３】図２のＩＩＩ−ＩＩＩ線に沿った断面図である。
【図４】本発明の実施の形態１のツェナーダイオードが短絡する様子を模式的に示す断面図である。
【図５】本発明の実施の形態２におけるツェナーダイオードの構成を概略的に示す平面図である。
【図６】図５のＶＩ−ＶＩ線に沿った断面図である。
【図７】本発明の実施の形態３におけるツェナーダイオードの構成を概略的に示す断面図である。
【図８】トリミング回路に用いられる従来のツェナーダイオードの構成を概略的に示す平面図である。
【図９】図８のＩＸ−ＩＸ線に沿った断面図である。
【図１０】トリミング回路に用いられる従来のツェナーダイオードが短絡する様子を模式的に示す断面図である。
【符号の説明】
【００６５】
２，１０２  ｐ領域、３，１０３  ｎ+埋込み層、４，１０４  ｎ型エピタキシャル層、５ａ，５ｂ，１０５ａ，１０５ｂ  ｐ+拡散層、６，１０６  ｐ型拡散層、７，１０７  ｎ+拡散層、８，１０８  絶縁膜、９ａ〜９ｄ，１０９ａ，１０９ｂ  コンタクトホール、１０ａ，１２ａ，１２ｂ，１１０ａ  カソード配線、１０ｂ，１２ｃ，１２ｄ，１１０ｂ  アノード配線、１１ａ，１１ｂ，１１１ａ，１１１ｂ  ポリイミド膜、２１ａ〜２１ｄ  破壊用端子、２２  入力端子、２３  出力端子、２４  平面的に見てｐｎ接合の境界面が形成されている領域、２５，１２５  焼失部分、２６，１２６  導通路、２８，１２８  シリコン基板、３０〜３２，１３０  ツェナーダイオード、５０  トリミング回路。
【図１】
2005197357.tif 000003
【図２】
2005197357.tif 000004
【図３】
2005197357.tif 000005
【図４】
2005197357.tif 000006
【図５】
2005197357.tif 000007
【図６】
2005197357.tif 000008
【図７】
2005197357.tif 000009
【図８】
2005197357.tif 000010
【図９】
2005197357.tif 000011
【図１０】
2005197357.tif 000012