(57)【要約】【課題】  異なるモデルのＨＤＤが混載されることを未然に防止し、速度性能の低下を防ぐことを可能とする画像形成装置を提供する。【解決手段】  本発明にかかる画像形成装置は、ハードディスクコントローラ（１０６）が、複数のＨＤＤ（１０７ａ〜１０７ｄ）に対して、略同時に、ＨＤＤ（１０７ａ〜１０７ｄ）固有の情報をリードし、該リードした情報が一致するか否かを比較判定する比較判定手段を具備する。【選択図】  図１
2005174119.tif 000002
【特許請求の範囲】
【請求項１】
画像データを一時的に格納する一時格納部と、
前記一時格納部に対する画像データのリードライトを制御するＤＭＡコントローラと、
前記画像データを格納するための複数の格納部と、
前記ＤＭＡコントローラと前記画像データの送受信を行い、前記複数の格納部に対する画像データのリード／ライトを制御する制御部と、
を有し、
前記制御部は、前記複数の格納部に対して、略同時に、前記格納部固有の情報をリードし、該リードした情報が一致するか否かを比較判定する比較判定手段を有することを特徴とする画像データ制御装置。
【請求項２】
画像データを入力するための入力手段と、
画像形成装置の全体の動作を制御するＣＰＵと、
前記入力手段から入力される画像データを少なくとも１ページ分格納するためのメモリと、
前記メモリに対する画像データのリード／ライトを制御するＤＭＡコントローラと、
前記画像データを格納するための複数のＨＤＤと、
前記ＤＭＡコントローラと前記画像データの送受信を行い、前記複数のＨＤＤに対する画像データのリード／ライトを制御するハードディスクコントローラと、
前記画像データの画像形成を行う画像形成手段と、
を有し、
前記ハードディスクコントローラは、前記複数のＨＤＤに対して、略同時に、前記ＨＤＤ固有の情報をリードし、該リードした情報が一致するか否かを比較判定する比較判定手段を有することを特徴とする画像形成装置。
【請求項３】
前記ハードディスクコントローラは、
前記比較判定手段で比較判定する情報により、前記複数のＨＤＤのモデルの同一性を判定することを特徴とする請求項２記載の画像形成装置。
【請求項４】
前記ハードディスクコントローラは、
前記比較判定手段で比較判定する情報を選択する比較情報選択手段を有することを特徴とする請求項２または３記載の画像形成装置。
【請求項５】
前記ハードディスクコントローラは、
前記比較判定手段で比較判定した結果により前記複数のＨＤＤのモデルが同一でないと判定された場合に、前記複数のＨＤＤのモデルが同一でない旨を警告する警告手段を有することを特徴とする請求項３記載の画像形成装置。
【請求項６】
前記警告手段は、前記複数のＨＤＤのモデルが同一でない旨を表示する表示手段であることを特徴とする請求項５記載の画像形成装置。
【請求項７】
画像データを一時的に格納する一時格納部と、前記一時格納部に対する画像データのリードライトを制御するＤＭＡコントローラと、前記画像データを格納するための複数の格納部と、前記ＤＭＡコントローラと前記画像データの送受信を行い、前記複数の格納部に対する画像データのリード／ライトを制御する制御部と、を有する画像データ制御装置における画像データ制御方法であって、
前記制御部は、前記複数の格納部に対して、略同時に、前記格納部固有の情報をリードし、該リードした情報が一致するか否かを比較判定する工程を行うことを特徴とする画像データ制御方法。
【請求項８】
画像データを入力するための入力手段と、画像形成装置の全体の動作を制御するＣＰＵと、前記入力手段から入力される画像データを少なくとも１ページ分格納するためのメモリと、前記メモリに対する画像データのリード／ライトを制御するＤＭＡコントローラと、前記画像データを格納するための複数のＨＤＤと、前記ＤＭＡコントローラと前記画像データの送受信を行い、前記複数のＨＤＤに対する画像データのリード／ライトを制御するハードディスクコントローラと、前記画像データの画像形成を行う画像形成手段と、を有する画像形成装置における画像データ制御方法であって、
前記ハードディスクコントローラは、前記複数のＨＤＤに対して、略同時に、前記ＨＤＤ固有の情報をリードし、該リードした情報が一致するか否かを比較判定する工程を行うことを特徴とする画像データ制御方法。
【請求項９】
前記ハードディスクコントローラは、
前記比較判定する情報により、前記複数のＨＤＤのモデルの同一性を判定することを特徴とする請求項８記載の画像データ制御方法。
【請求項１０】
前記ハードディスクコントローラは、
前記比較判定する情報を選択する工程を行うことを特徴とする請求項８または９記載の画像データ制御方法。
【請求項１１】
前記ハードディスクコントローラは、
前記比較判定した結果により前記複数のＨＤＤのモデルが同一でないと判定された場合に、前記複数のＨＤＤのモデルが同一でない旨を警告する工程を行うことを特徴とする請求項９記載の画像データ制御方法。
【請求項１２】
前記複数のＨＤＤのモデルが同一でない旨の警告を表示部に表示することを特徴とする請求項１１記載の画像データ制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、画像データ制御装置、画像形成装置及び画像データ制御方法に関し、特に、複数のＨＤＤを並列に動作させることで、例えば、電子ファイリングシステムで処理される画像データなどの膨大なデータを高速にリード／ライト可能な機器に好適な画像データ制御装置、画像形成装置及び画像データ制御方法に関するものである。
【背景技術】
【０００２】
従来、ハードディスクドライブ（ＨＤＤ）などの記憶装置を複数台並列に動作させることで、データのリード／ライトの要求に高速に対応可能な記憶装置アレイがある。なお、記憶装置アレイの制御部となるアレイコントローラとしては、パーソナルコンピュータのバス上に接続される拡張ボード形態のものがある。
【０００３】
拡張ボード形態のアレイコントローラは、パソコンの拡張スロットに挿入され、アレイコントローラ自身は制御対象の記憶装置群と接続し、パソコン等からの指示に基づき、記憶装置群に対する制御を行うものである。アレイコントローラは、データのリード／ライトをデータのブロック単位で記憶装置群のドライブを変えて行うものである。
【０００４】
次に、図１８を参照しながら、従来のアレイコントローラ（ハードディスクコントローラ）の書込方式について説明する。なお、図１８には、アレイコントローラにより複数のＨＤＤにデータを書き込む際の書込方式が示唆されており、４台のＨＤＤに対して、９６ＫＢのデータを１６ＫＢ単位のブロックサイズで書き込む例が示唆されている。
【０００５】
図１８に示唆するように、データを先頭から１６ＫＢ単位にディスク０から順番にデータを振り分けて書き込み、全てのディスクを一巡すると、再びディスク０に戻り、順に書き込んでいくことになる。一般的にＨＤＤは１６ＫＢ以上の容量のデータバッファを備えており、転送データをデータバッファに一旦格納した後、ディスクにデータを書き込むことになる。このようにＨＤＤに順番に書き込んでいくことで、１台のＨＤＤが内部のデータバッファからディスクへデータを転送している間に他のＨＤＤへ書き込みが行えるので高速にデータ転送を行うことができることになる。
【０００６】
しかしながら、上記の方式では、アレイコントローラ側で専用のＣＰＵを設け、バス上のコマンドを解析してハードディスクの制御を行うようにソフトウェアで特別な制御をする必要があるため、アレイコントローラの装置構成が複雑になるという問題がある。また、近年では、デジタル複写機等の画像形成装置において複数のＨＤＤを備えたものがある。この複数のＨＤＤを備えた画像形成装置では、複数のＨＤＤに高速に画像データの転送が可能で、尚且つ、複数のＨＤＤを効率的に管理することが可能なハードディスクコントローラが期待されている。
【０００７】
このような事情から、本発明より先に出願された技術文献として、複数のＨＤＤに対して、簡易な構成で高速な画像データの転送ができ、尚且つ、複数のＨＤＤを１台のＨＤＤとして効率的に管理することが可能なハードディスクコントローラを備えた画像形成装置がある（例えば、特許文献１参照）。
【特許文献１】特開２００２−３５４２１７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、複数台のＨＤＤを使用している画像形成装置は、１台が故障した場合、その故障したＨＤＤを新しいＨＤＤに交換して使用する必要がある。この時、従来と全く違う種類のＨＤＤに交換すると速度低下を起こす恐れがある。例えば、最初の状態で同一モデルのＨＤＤが４台取り付けられており、各々の動作スピードが４０ＭＢｙｔｅ／秒であるとする。これら４台のＨＤＤを並列動作させて得られる速度は、４０×４＝１６０ＭＢｙｔｅ／秒である。１台のＨＤＤが故障して交換した際に、その交換品のＨＤＤが他のＨＤＤより遅いものであると、当然並列動作した場合には１６０ＭＢｙｔｅ／秒より遅くなる。また、仮に交換品のＨＤＤの速度が他のＨＤＤより速い場合でも並列動作した場合には１６０ＭＢｙｔｅ／秒より遅くなることがある。これは、ある一定のデータ量を、複数回、ＨＤＤ４台に同時に転送する場合には、速いデータ転送速度のＨＤＤは一定量のデータを先に転送し終わるため、他のＨＤＤがデータを転送し終わるのを待つことになる。この時、速いデータ転送速度のＨＤＤはヘッドが書き込み位置まで到達するまでの間、ディスクの回転待ちをすることになり、その時間がオーバーヘッドになり遅くなる。このため、並列動作時の転送速度が落ちることになる。
【０００９】
本発明は上記事情に鑑みてなされたものであり、複数のＨＤＤを１台のＨＤＤとして効率的に管理することが可能なハードディスクコントローラを具備する場合に、異なるモデルのＨＤＤが混載されることを未然に防止し、速度性能の低下を防ぐことを可能とする画像データ制御装置、画像形成装置及び画像データ制御方法を提供することを目的とするものである。
【課題を解決するための手段】
【００１０】
かかる目的を達成するために、本発明は以下の特徴を有することとする。
【００１１】
本発明にかかる画像データ制御装置は、画像データを一時的に格納する一時格納部と、一時格納部に対する画像データのリードライトを制御するＤＭＡコントローラと、画像データを格納するための複数の格納部と、ＤＭＡコントローラと画像データの送受信を行い、複数の格納部に対する画像データのリード／ライトを制御する制御部と、を有し、制御部は、複数の格納部に対して、略同時に、格納部固有の情報をリードし、該リードした情報が一致するか否かを比較判定する比較判定手段を有することを特徴とするものである。
【００１２】
また、本発明にかかる画像形成装置は、画像データを入力するための入力手段と、画像形成装置の全体の動作を制御するＣＰＵと、入力手段から入力される画像データを少なくとも１ページ分格納するためのメモリと、メモリに対する画像データのリード／ライトを制御するＤＭＡコントローラと、画像データを格納するための複数のＨＤＤと、ＤＭＡコントローラと画像データの送受信を行い、複数のＨＤＤに対する画像データのリード／ライトを制御するハードディスクコントローラと、画像データの画像形成を行う画像形成手段と、を有し、ハードディスクコントローラは、複数のＨＤＤに対して、略同時に、ＨＤＤ固有の情報をリードし、該リードした情報が一致するか否かを比較判定する比較判定手段を有することを特徴とするものである。
【００１３】
また、本発明にかかる画像形成装置は、ハードディスクコントローラは、比較判定手段で比較判定する情報により、複数のＨＤＤのモデルの同一性を判定することを特徴とするものである。
【００１４】
また、本発明にかかる画像形成装置は、ハードディスクコントローラは、比較判定手段で比較判定する情報を選択する比較情報選択手段を有することを特徴とするものである。
【００１５】
また、本発明にかかる画像形成装置は、ハードディスクコントローラは、比較判定手段で比較判定した結果により複数のＨＤＤのモデルが同一でないと判定された場合に、複数のＨＤＤのモデルが同一でない旨を警告する警告手段を有することを特徴とするものである。
【００１６】
また、本発明にかかる画像形成装置は、警告手段は、複数のＨＤＤのモデルが同一でない旨を表示する表示手段であることを特徴とするものである。
【００１７】
また、本発明にかかる画像データ制御方法は、画像データを一時的に格納する一時格納部と、一時格納部に対する画像データのリードライトを制御するＤＭＡコントローラと、画像データを格納するための複数の格納部と、ＤＭＡコントローラと画像データの送受信を行い、複数の格納部に対する画像データのリード／ライトを制御する制御部と、を有する画像データ制御装置における画像データ制御方法であって、制御部は、複数の格納部に対して、略同時に、格納部固有の情報をリードし、該リードした情報が一致するか否かを比較判定する工程を行うことを特徴とするものである。
【００１８】
また、本発明にかかる画像データ制御方法は、画像データを入力するための入力手段と、画像形成装置の全体の動作を制御するＣＰＵと、入力手段から入力される画像データを少なくとも１ページ分格納するためのメモリと、メモリに対する画像データのリード／ライトを制御するＤＭＡコントローラと、画像データを格納するための複数のＨＤＤと、ＤＭＡコントローラと画像データの送受信を行い、複数のＨＤＤに対する画像データのリード／ライトを制御するハードディスクコントローラと、画像データの画像形成を行う画像形成手段と、を有する画像形成装置における画像データ制御方法であって、ハードディスクコントローラは、複数のＨＤＤに対して、略同時に、ＨＤＤ固有の情報をリードし、該リードした情報が一致するか否かを比較判定する工程を行うことを特徴とするものである。
【００１９】
また、本発明にかかる画像データ制御方法は、ハードディスクコントローラは、比較判定する情報により、複数のＨＤＤのモデルの同一性を判定することを特徴とする。
【００２０】
また、本発明にかかる画像データ制御方法は、ハードディスクコントローラは、比較判定する情報を選択する工程を行うことを特徴とするものである。
【００２１】
また、本発明にかかる画像データ制御方法は、ハードディスクコントローラは、比較判定した結果により複数のＨＤＤのモデルが同一でないと判定された場合に、複数のＨＤＤのモデルが同一でない旨を警告する工程を行うことを特徴とするものである。
【００２２】
また、本発明にかかる画像データ制御方法は、複数のＨＤＤのモデルが同一でない旨の警告を表示部に表示することを特徴とするものである。
【発明の効果】
【００２３】
本発明にかかる画像データ制御装置、画像形成装置及び画像データ制御方法は、性能が異なるＨＤＤを混載して使用した場合でも速度低下を防ぐことが可能となり、例えば、複数のＨＤＤに対して、簡易な構成で高速な画像データの転送ができ、尚且つ、複数のＨＤＤを１台のＨＤＤとして効率的に管理することが可能なハードディスクコントローラを備えた機器において、性能が異なるＨＤＤを混載して使用した場合でも速度低下を防ぐことが可能となる。
【発明を実施するための最良の形態】
【００２４】
本発明は、図１に示すように、画像データを入力するための入力手段（１０２）と、画像形成装置の全体の動作を制御するＣＰＵ（１０１）と、入力手段（１０２）から入力される画像データを少なくとも１ページ分格納するためのメモリ（１０５）と、メモリ（１０５）に対する画像データのリード／ライトを制御するＤＭＡコントローラ（１０４）と、画像データを格納するための複数のＨＤＤ（１０７ａ〜１０７ｄ）と、ＤＭＡコントローラ（１０４）と画像データの送受信を行い、複数のＨＤＤ（１０７ａ〜１０７ｄ）に対する画像データのリード／ライトを制御するハードディスクコントローラ（１０６）と、画像データの画像形成を行う画像形成手段（１０３）と、を有し、ハードディスクコントローラ（１０６）は、複数のＨＤＤ（１０７ａ〜１０７ｄ）に対して、略同時に、ＨＤＤ（１０７ａ〜１０７ｄ）固有の情報をリードし、該リードした情報が一致するか否かを比較判定する比較判定手段を有することを特徴とするものである。
【実施例】
【００２５】
以下、添付図面を参照しながら、本発明にかかる画像形成装置について説明する。
まず、図１を参照しながら、本発明にかかる画像形成装置の構成について説明する。
【００２６】
図１に示す画像形成装置は、画像形成装置の全体の動作を制御するＣＰＵ（１０１）と、ＡＤＦやスキャナ等から構成され原稿の画像データを読み取るための画像入力部（１０２）と、画像データを電子写真方式で紙に印字する画像出力部（１０３）と、メモリ（１０５）に対する画像データのリード／ライトを制御するＤＭＡ制御ＩＣ（ＤＭＡコントローラ）（１０４）と、ＤＲＡＭ等から構成され少なくとも１ページ分の画像データを格納するメモリ（１０５）と、４つのＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に対する画像データのリード／ライトを制御するＨＤＤアレイ制御ＩＣ（ハードディスクコントローラ）（１０６）と、画像データを格納するためのＡＴＡ規格に準拠した４つのＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）と、を有して構成されている。なお、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）は同一の構成となっている。
【００２７】
次に、上記構成からなる画像形成装置の通常時のコピー動作について説明する。ＣＰＵ（１０１）により、通常のコピー動作の開始が指示されると、まず、画像入力部（１０２）で１ページ分の原稿の画像データが読み取られ、その読み取られた原稿の画像データは、ＤＭＡ制御ＩＣ（１０４）に転送される。ＤＭＡ制御ＩＣ（１０４）は、転送される画像データをメモリ（１０５）に一旦格納した後、画像出力部（１０３）に転送することになる。そして、画像出力部（１０３）は画像データを転写紙に印字して出力することになる。
【００２８】
次に、図２を参照しながら、上記構成からなる画像形成装置において電子ソートを使用した際のコピー動作について説明する。
【００２９】
まず、ＣＰＵ（１０１）により、電子ソートを使用したコピー動作の開始が指示されると、画像入力部（１０２）で１ページ分の原稿の画像データが読み取られ、その読み取られた画像データはＤＭＡ制御ＩＣ（１０４）に転送されることになる。そして、ＤＭＡ制御ＩＣ（１０４）は、画像入力部（１０２）から転送された画像データを一旦、メモリ（１０５）に格納することになる（ステップＳ１）。
【００３０】
次に、ＤＭＡ制御ＩＣ（１０４）は、メモリ（１０５）に格納した画像データを読み出し、その読み出した画像データをＨＤＤアレイ制御ＩＣ（１０６）に転送する。そして、ＨＤＤアレイ制御ＩＣ（１０６）は、ＤＭＡ制御ＩＣ（１０４）から転送された画像データを、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に格納する（ステップＳ２）。この場合、メモリ（１０５）内の画像データは、ＤＭＡ制御ＩＣ（１０４）からＨＤＤアレイ制御ＩＣ（１０６）を通して、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に分割されて同時にＤＭＡ転送されることになる（図９参照）。
【００３１】
次に、ＣＰＵ（１０１）は、全ページの原稿の読み込みが終了したか否かを判断し（ステップＳ３）、全ページの原稿の読み込みが終了していないと判定した場合は（ステップＳ３／ＮＯ）、全ページの原稿の読み込みが終了するまでステップＳ１からステップＳ３の動作を繰り返し実行することになる。また、ステップＳ３において、ＣＰＵ（１０１）が全ページの原稿の読み込みが終了したと判定した場合は（ステップＳ３／ＹＥＳ）、ＨＤＤアレイ制御ＩＣ（１０６）は、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に格納した画像データを読み出して、その読み出した画像データをＤＭＡ制御ＩＣ（１０４）に転送する。ＤＭＡ制御ＩＣ（１０４）はＨＤＤアレイ制御ＩＣ（１０６）から転送された画像データをメモリ（１０５）に格納する（ステップＳ４）。その後、ＤＭＡ制御ＩＣ（１０４）は、画像データを画像出力部（１０３）に出力し、画像出力部（１０３）は、画像データを転写紙に印字して出力することになる（ステップＳ５）。そして、ＣＰＵ（１０１）は、全ページの画像出力が終了したか否かを判断し（ステップＳ６）、全ページの画像出力が終了していないと判定した場合は（ステップＳ６／ＮＯ）、全ページの画像出力が終了するまでステップＳ４からステップＳ６の処理を繰り返し実行することになる。また、ステップＳ６において、ＣＰＵ（１０１）が、前ページの画像出力が終了したと判定した場合は（ステップＳ６／ＹＥＳ）、ＣＰＵ（１０１）は、設定部数の出力が終了したか否かを判断し（ステップＳ７）、設定部数の画像出力が終了したと判定した場合は（ステップＳ７／ＹＥＳ）、当該フローを終了する一方、設定部数の画像出力が終了していないと判定した場合は（ステップＳ７／ＮＯ）、設定部数の画像出力が終了するまでの間、ステップＳ４からステップＳ７の処理を繰り返し実行することになる。
【００３２】
次に、本発明の特徴的な部分である、図１に示すＨＤＤアレイ制御ＩＣ（ハードディスクコントローラ）（１０６）の構成および動作について詳細に説明する。なお、上記ＨＤＤアレイ制御ＩＣ（１０６）は、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に対して、同時にコマンド設定や画像データの転送を行うものである。
【００３３】
図３は、図１に示すＨＤＤアレイ制御ＩＣ（１０６）の構成を示すブロック図である。ＨＤＤアレイ制御ＩＣ（１０６）は、図３に示す如く、ＣＰＵ（１０１）およびＤＭＡ制御ＩＣ（１０４）とのインターフェースとなるＣＰＵ・ＤＭＡＩ／Ｆ部（２０１）と、ＣＰＵ・ＤＭＡＩ／Ｆ部（２０１）からコマンドや画像データが転送され、各ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）にコマンドや画像データの転送を独立に行うＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）と、を有して構成されている。
【００３４】
なお、ＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）は、同一の構成となっている。
【００３５】
ＣＰＵ・ＤＭＡＩ／Ｆ部（２０１）は、ＣＰＵＩ／Ｆ部（２０１ａ）と、ＤＭＡＩ／Ｆ部（２０１ｂ）とを有して構成されている。ＣＰＵＩ／Ｆ部（２０１ａ）は、ＣＰＵ（１０１）とのインターフェースを行い、ＣＰＵ（１０１）でリード／ライト可能なレジスタ（２０１ｃ）を有しており、レジスタ（２０１ｃ）にＣＰＵ（１０１）により設定されたコマンドやパラメータをデコードし、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）へのリードライトコマンド指示を行う信号の生成や内部のＤＭＡの起動を指示することになる。
【００３６】
ＤＭＡＩ／Ｆ部（２０１ｂ）は、ＤＭＡ制御ＩＣ（１０４）とのインターフェースを行い、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）のワード数を蓄積した後、ＤＭＡデータ制御部（４０２ａ）〜（４０２ｄ）が全て転送可能な場合は、ＤＭＡデータ制御部（４０２ａ）〜（４０２ｄ）に画像データの転送を行うことになる。
【００３７】
ＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）は、各々、ステートマシン（４０１ａ）〜（４０１ｄ）と、ＤＭＡデータ制御部（４０２ａ）〜（４０２ｄ）と、を有して構成されている。
【００３８】
ステートマシン（４０１ａ）〜（４０１ｄ）は、ＣＰＵＩ／Ｆ部（２０１ａ）からリードライトコマンド指示を受けた場合は、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に対してコマンドライトやステータスリード等のＤＭＡ転送以外のアクセス信号を発生し、ＤＭＡ起動の指示を受けた場合は、ＤＭＡデータ制御部（４０２ａ）〜（４０２ｄ）とのインターフェースを行い、画像データの転送を行い、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に対してＤＭＡ用のインターフェース信号を発生し、画像データのＤＭＡ転送を行うことになる。
【００３９】
また、ステートマシン（４０１ａ）〜（４０１ｄ）は、ＣＰＵＩ／Ｆ部（２０１ａ）からデータ転送開始のトリガ信号ＤＴＲＧが転送されると、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に対して各々画像データの転送を行うことになる。
【００４０】
ＤＭＡデータ制御部（４０２ａ）〜（４０２ｄ）は、ＤＭＡＩ／Ｆ部（２０１ｂ）とインターフェースを行い、内部に、ＤＭＡＩ／Ｆ部（２０１ｂ）から転送される画像データを格納するためのトグルのＦＩＦＯメモリ（バッファ）（４０３）を有しており（図５参照）、ＦＩＦＯメモリ（バッファ）（４０３）にＨＤＤ（１０７ａ）〜（１０７ｂ）に書き込む画像データを格納して、ＨＤＤ（１０７ａ）〜（１０７ｂ）に画像データの転送を行うことになる。
【００４１】
次に、図４を参照しながら、図３に示すＣＰＵＩ／Ｆ部（２０１ａ）の具備するレジスタ（２０１ｃ）の構成について説明する。
【００４２】
レジスタ（２０１ｃ）は、ＣＰＵ（１０１）がＨＤＤアレイ制御ＩＣ（１０６）自体の設定を行う６０００Ｈ〜６０４０Ｈの領域と、各ＨＤＤのリードライトを行う領域６１００Ｈ〜６１７８Ｈとから構成されている。
【００４３】
ＨＤＤアレイ制御ＩＣ（１０６）自体の設定を行う領域は、ＨＤＣＯＮレジスタ、ＨＤＳＥＬレジスタ（６０００Ｈ）と、ＨＤＣＯＭＰ＿０〜７レジスタ（６００８Ｈ〜６０４０Ｈ）と、から構成される。
【００４４】
各ＨＤＤのリードライトを行う領域は、各ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に共通のＣＰＵ（１０１）のライト専用のレジスタ（ＳＥＣＣＯＵＮＴＷレジスタ（６１００Ｈ）、ＳＥＣＮＵＭＷレジスタ（６１１０Ｈ）、ＣＹＬＬＯＷレジスタ（６１２０Ｈ）、ＣＹＬＨＩＷレジスタ（６１３０Ｈ）、ＤＥＶＨＷレジスタ（６１４０Ｈ）、ＣＯＭＭＡＮＤレジスタ（６１５０Ｈ）、ＤＡＴＡＷレジスタ（６１６０Ｈ、６１６８Ｈ））と、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）毎に個別に設けられたＣＰＵ（１０１）のリード専用のレジスタ（ＳＥＣＣＯＵＮＴレジスタ（６１０８Ｈ）、ＳＥＣＮＵＭＲレジスタ（６１１８Ｈ）、ＣＹＬＬＯＲレジスタ（６１２８Ｈ）、ＣＹＬＨＩＲレジスタ（６１３８）、ＤＥＶＨＲレジスタ（６１４８Ｈ）、ＳＴＡＴＵＳレジスタ（６１５８Ｈ）、ＤＡＴＡＲレジスタ（６１７０Ｈ、６１７８Ｈ））を有して構成される。
【００４５】
ライト専用のレジスタには、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）へのコマンドの発行やパラメータライト時に、ＣＰＵ（１０１）により１つの値が書き込まれ、これに応じて、ＣＰＵＩ／Ｆ部（２０１ａ）は、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）の中からＨＤＳＥＬレジスタで選択されたＨＤＤに対して書込用のレジスタに書き込まれた内容を同時に発行する。ＨＤＳＥＬレジスタは、図１６に示すように８ビットで構成され、各ＨＤＤに対応するビットに１を書くことでそのＨＤＤが選択状態になり、ビットに０を書くことで非選択状態になる。例えば、図１６に示すレジスタＨＤＳＥＬに対してＡ＝１，Ｂ＝１，Ｃ＝０，Ｄ＝０と設定したとすると、ＨＤＤ  Ａ（１０７ａ）、ＨＤＤ  Ｂ（１０７ｂ）は選択状態となり、ＨＤＤ  Ｃ（１０７ｃ）、ＨＤＤ  Ｄ（１０７ｄ）は非選択状態となる。
【００４６】
リード専用のレジスタには、ステータスやパラメータリード時に、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）の中からＨＤＳＥＬレジスタで選択されたＨＤＤから同時にリードした値がＣＰＵＩ／Ｆ部（２０１ａ）により各々書き込まれ、その内容がＣＰＵ（１０１）により参照されることになる。
【００４７】
このように、各ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に対して同時にコマンドやパラメータの設定を行うため、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）へのＤＡＴＡＷ以外の書込用のレジスタは、１つの値が書き込めるような構成となっている。
【００４８】
ＤＡＴＡＷレジスタ（６１６０Ｈ、６１６８Ｈ）は、２台のＨＤＤに対して２つの異なる値を同時に書き込めるようなレジスタ構成となっている。また、ＤＡＴＡＲレジスタ以外の読出用のレジスタは各ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）で別々の値が読み出される可能性があるため、４つの値を同時に読み出し可能な構成となっている。
【００４９】
ＤＡＴＡＲレジスタ（６１７０Ｈ、６１７８Ｈ）は、２台のＨＤＤに対して２つの異なる値を同時に読み出し可能なレジスタ構成となっている。
【００５０】
なお、各レジスタは４バイト構成となっている。図４において、６０００Ｈ番地は、ＨＤＤアレイ制御ＩＣ（１０６）自体の設定を行うためのＨＤＣＯＮレジスタ、各ＨＤＤの選択を行うＨＤＳＥＬレジスタ、６００８Ｈ〜６０４０Ｈ番地は、後述するＩｄｅｎｔｉｆｙ  Ｄｅｖｉｃｅ情報比較位置設定レジスタＨＤＣＯＭＰ＿０〜７である。なお、ＨＤＣＯＮレジスタは、図１５に示す構成となっている。
【００５１】
また、６１００Ｈ番地は、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）のセクターカウントレジスタに書き込むセクターカウントを設定するためのＳＥＣＣＯＵＮＴＷレジスタを示す。６１０８Ｈ番地は、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）のセクターカウントレジスタから各々リードしたデータ転送時に転送されるセクタ数が書き込まれるＳＥＣＣＯＵＮＴＲ＿Ａ〜Ｄレジスタを示しており、ＳＥＣＣＯＵＮＴＲ＿Ａ〜Ｄレジスタに書き込まれた値は、ＣＰＵ（１０１）で読み出すことができる。
【００５２】
なお、６１１０Ｈ〜６１４８Ｈまでのレジスタは、ＨＤＤ内部のアドレス設定に関するレジスタである。６１１０Ｈは、セクタナンバーをライトするためのＳＥＣＮＵＭＷレジスタを示す。６１１８Ｈは、セクタナンバーをリードするためのＳＥＣＮＵＭＲ＿Ａ〜Ｄレジスタを示す。６１２０Ｈは、シリンダーナンバーＬＯＷをライトするためのＣＹＬＬＯＷレジスタを示す。６１２８Ｈは、シリンダーナンバーＬＯＷをリードするためのＣＹＬＬＯＲ＿Ａ〜Ｄレジスタを示す。６１３０Ｈは、シリンダーナンバーＨＩＧＨをライトするためのＣＹＬＨＩＷレジスタを示す。６１３８Ｈは、シリンダーナンバーＨＩＧＨをリードするためのＣＹＬＨＩＲ＿Ａ〜Ｄレジスタを示す。６１４０Ｈは、デバイスヘッドをライトするためのＤＥＶＨＷレジスタを示す。６１４８Ｈは、デバイスヘッドをリードするためのＤＥＶＨＲ＿Ａ〜Ｄレジスタを示す。
【００５３】
なお、ＨＤＤ内部のアドレスは上記セクタナンバー、シリンダーナンバーＬＯＷ、シリンダーナンバーＨＩＧＨ、デバイスヘッドの値を用いて指定される。ＨＤＤの内部アドレスはＬＢＡ（Ｌｏｇｉｃａｌ  Ｂｌｏｃｋ  Ａｄｄｒｅｓｓ）と呼ばれ、２８ビットのアドレスであり、アドレスの単位が１セクター（５１２バイト）である。このアドレスＬＢＡ［２７：０］の上位４ビットＬＢＡ［２７：２４］をデバイスヘッドの下位４ビット、次の８ビットＬＢＡ［２３：１６］をシリンダーナンバーＨＩＧＨで、次の８ビットＬＢＡ［１５：８］をシリンダーナンバーＬＯＷで、次の８ビットＬＢＡ［７：０］をセクタナンバーで指定することになっている。
【００５４】
６１５０Ｈは、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）にデータ転送等のコマンドを発行するためのＣＯＭＭＡＮＤレジスタを示しており、コマンドはＨＤＤへの書き込みのみであるため、読出用のレジスタはない。６１５８Ｈは、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）からステータスをリードした値が書き込まれるＳＴＡＴＵＳ＿Ａ〜Ｄレジスタである。ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）のステータスに関しては、読出用のレジスタのみであり、書込用のレジスタはない。６１６０Ｈは、ＨＤＤ  Ａ（１０７ａ）、ＨＤＤ  Ｂ（１０７ｂ）にデータを書き込めるＤＡＴＡＷレジスタである。６１６８Ｈは、ＨＤＤ  Ｃ（１０７ｃ）、ＨＤＤ  Ｄ（１０７ｄ）にデータを書き込めるＤＡＴＡＷレジスタである。６１７０Ｈは、ＨＤＤ  Ａ（１０７ａ）、ＨＤＤ  Ｂ（１０７ｂ）からデータを読み出せるＤＡＴＡＲレジスタである。６１７８Ｈは、ＨＤＤ  Ｃ１０７ｃ）、ＨＤＤ  Ｄ（１０７ｄ）からデータを読み出せるＤＡＴＡＲレジスタである。
【００５５】
次に、図５を参照しながら、図３に示すＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）の信号の入出力について説明する。
【００５６】
ＣＰＵＩ／Ｆ部（２０１ａ）は、ＣＰＵ（１０１）によりレジスタ（２０１ｃ）の設定が行われると、レジスタ（２０１ｃ）のアドレスをデコードして、ＩＤＥ（Ｉｎｔｅｇｒａｔｅｄ  Ｄｅｖｉｃｅ  Ｅｌｅｃｔｒｏｎｉｃｓ）のＩ／Ｆ信号であるＣＳ［１：０］（チップセレクト）、ＡＤ［２：０］（アドレス）と、Ｒ／Ｗの設定を行う信号と、レジスタ設定値（ＣＰＵｄａｔａ）と、データ転送開始のトリガ信号ＲＴＲＧと、をＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）の各ステートマシン（４０１ａ）〜（４０１ｄ）に発行する。
【００５７】
なお、図６は、ステートマシン（４０１ａ）〜（４０１ｄ）によるＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）への書き込み時の信号発生を説明するための図である。ＣＰＵＩ／Ｆ部（２０１ａ）では、例えば、ＣＰＵ（１０１）により、図４に示すレジスタ（２０１ｃ）のＳＥＣＣＯＵＮＴＷレジスタに「０７Ｈ」が書き込まれると、ＣＰＵＩ／Ｆ部（２０１ａ）は、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に対して同時に同じＩＤＥの信号を出力することになる。これに応じて、ステートマシン（４０１ａ）〜（４０１ｄ）は、図６に示すように、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に対して、ＣＳ［１：０］＝０１ｂ、ＡＤ［２：０］＝０１１ｂを指定するとともに、ＤＩＯＷ信号をアサートして、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）のＳＥＣＣＯＵＮＴＷレジスタへ「０７Ｈ」の書き込みを行う。
【００５８】
ステートマシン（４０１ａ）〜（４０１ｄ）は、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）への書き込みが終了すると、ＣＰＵＩ／Ｆ部（２０１ａ）へＲＳＴＢ（リターンストローブ）信号を発行する。ＣＰＵＩ／Ｆ部（２０１ａ）は、ＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）の全てからＲＳＴＢが発行されると、ＣＰＵ（１０１）に対して次のレジスタ設定を許可する。
【００５９】
なお、図７は、ステートマシン（４０１ａ）〜（４０１ｄ）によるＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）からの読み出し時の信号発生を説明するための図である。図４に示すレジスタ（２０１ｃ）のＳＴＡＴＵＳレジスタからの読み出しが行われると、ステートマシン（４０１ａ）〜（４０１ｄ）は、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に対して、ＣＳ［１：０］＝０１ｂ、ＡＤ［２：０］＝１１１ｂを指定し、ＤＩＯＲ信号をアサートすることでＳＴＡＴＵＳレジスタからの読み出しを行う。この場合も、ＣＰＵＩ／Ｆ部（２０１ａ）からの信号が同時にＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）に発行され、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に対して同時に同じＩＤＥの信号が出力される。
【００６０】
ステートマシン（４０１ａ）〜（４０１ｄ）は、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）からの読み出しが終了すると、ＣＰＵＩ／Ｆ部（２０１ａ）へＲＳＴＢ（リターンストローブ）信号を発行する。ＣＰＵＩ／Ｆ部（２０１ａ）は、ＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）の全てからＲＳＴＢ信号が発行されると、ＣＰＵ（１０１）に対して読み出しデータが有効であることを知らせる。
【００６１】
次に、メモリ（１０５）からＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に画像データをＤＭＡ転送する場合について説明する。図８は、ＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）の動作を説明するための図である。
【００６２】
ＣＰＵ（１０１）が、図３に示すＨＤＤアレイ制御ＩＣ（１０６）のＣＰＵＩ／Ｆ部（２０１ａ）のレジスタ（２０１ｃ）にＤＭＡ転送に必要なパラメータをライトすると、ＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）は、各々ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）にＤＭＡ転送に必要な記憶領域内のアドレス、転送セクタ数等のパラメータをセットする。
【００６３】
ＣＰＵ（１０１）は、レジスタ（２０１ｃ）に必要なパラメータをセットした後に、図４に示すコマンド発行用のＣＯＭＭＡＮＤレジスタに、ＤＭＡライトのコマンドＣＡＨを書き込むと、ＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）は、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に同時にコマンドＣＡＨを発行する。このコマンドＣＡＨが発行されると、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）はデータ転送待ち状態になる。ＣＰＵ（１０１）は、図４に示すレジスタ（２０１ｃ）のＨＤＣＯＮレジスタ内のデータ転送用のレジスタのＲＷビットを「１」に設定することで、メモリ（１０５）からＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）へのＤＭＡ転送を行うように転送方向を指定する。
【００６４】
次に、ＣＰＵ（１０１）が、図４に示すレジスタ（２０１ｃ）のＨＤＣＯＮレジスタのＭＳＢ、データ転送開始ビットＤＥＸＥをセットすると、ＣＰＵＩ／Ｆ部（２０１ａ）は、ＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）のステートマシン（４０１ａ）〜（４０１ｄ）に対してＤＭＡ転送開始トリガＤＴＲＧ信号を発行し、ＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）のステートマシン（４０１ａ）〜（４０１ｄ）はＤＭＡ転送用のタイミングでＨＤＤインターフェース信号を生成する。そして、図１に示すＤＭＡ制御ＩＣ（１０４）がメモリ（１０５）から読み出した画像データが、ＤＭＡＩ／Ｆ部（２０１ｂ）を介してＤＭＡデータ制御部（４０２ａ）〜（４０２ｄ）のＦＩＦＯメモリ（４０３）（図５参照）に格納された後、ステートマシン（４０１ａ）〜（４０１ｄ）によりＨＤＤ（１０７ａ）〜（１０７ｄ）に書き込みが行われる。
【００６５】
ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）は、ＤＭＡ転送が設定セクタ数行われるとデータ転送終了を知らせるために割り込みを発行する。この時、各ＨＤＤ（１０７ａ）〜（１０７ｄ）は、独立したインターフェースで動作しているのでデータ転送速度に多少差が生じるため、各ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）の割り込み信号は、ＣＰＵＩ／Ｆ部（２０１ａ）に出力され（図示せず）、ＣＰＵＩ／Ｆ部（２０１ａ）は、全ての割り込み信号が揃った時点で、ＣＰＵ（１０１）に対して割り込みを発生する。
【００６６】
ＣＰＵ（１０１）は、割り込みを受けると、レジスタ（２０１ｃ）のステータスレジスタをリードし、各ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）のＤＭＡ転送後のステータスを確認する。
【００６７】
次に、図９を参照して、画像データのＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ））の蓄積方法について説明する。
【００６８】
図９は、画像データのＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）の蓄積方法を説明するための図である。図９において、ｄは画像データの画素データを示している。図９の画像データは６４ビット（１画素６４ビット）となっている。ＨＤＤアレイ制御ＩＣ（１０６）では、ＤＭＡＩ／Ｆ部（２０１ｂ）がＤＭＡ制御ＩＣ（１０４）から転送されてくる６４ビットの画像データｄａｔａを、図９に示すような割り当てで各画素データ（ｄ）を１６ビットずつに分割し、ＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）を通して、分割された画像データはＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に略同時に蓄積される。
【００６９】
上述したように、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）の速度差を吸収するため、ＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）は、ＤＭＡデータ制御部（４０２ａ）〜（４０２ｄ）内にＦＩＦＯメモリ（４０３）（図５参照）をトグルで有している。このＦＩＦＯメモリ（４０３）を使用した画像データの転送を図１０から図１２を参照しながら説明する。
【００７０】
図１０、図１１に示すように、ＦＩＦＯメモリ（４０３）に空きがある場合は、ＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）（ＤＭＡデータ制御部（４０２ａ）〜（４０２ｄ））は、ＲＥＱ信号をアサートして画像データの転送を許可する。
【００７１】
ＣＰＵ・ＤＭＡＩ／Ｆ部（２０１）は、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に対して、同時に画像データを転送するため、ＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）が全てＲＥＱ信号をアサートしている場合に画像データの転送を行う。図１０、図１１に示すように、ＣＰＵ・ＤＭＡＩ／Ｆ部（２０１）からの画像データの書き込みにより、ＦＩＦＯメモリ（４０３）がフル状態になった後、ＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）はＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に対して画像データｄａｔａの転送を開始する。
【００７２】
また、図１１に示すように、ＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）は、ＦＩＦＯメモリ（４０３）をトグルで有しているため、ＣＰＵ・ＤＭＡＩ／Ｆ部（２０１）からの画像データの受信とＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に対しての画像データの転送を同時に行うことができる。
【００７３】
また、図１２に示すように、一方のＦＩＦＯメモリ（４０３）がフル状態で他方のＦＩＦＯメモリ（４０３）がＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に画像データの転送中である場合は、ＦＩＦＯメモリ（４０３）へ画像データが転送できないため、ＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）（ＤＭＡデータ制御部（４０２ａ）〜（４０２ｄ））はＲＥＱ信号をネゲートする。この場合、ＣＰＵ・ＤＭＡＩ／Ｆ部（２０１）からの画像データの転送は行われない。
【００７４】
次に、図１３を参照しながら、電源立ち上げ時のＨＤＤの識別処理について説明する。なお、図１３には、ＨＤＤの接続検知の手順が示唆されている。
【００７５】
電源ＳＷがＯＮにされると、ＣＰＵ（１０１）は、図４に示すレジスタ（２０１ｃ）のＨＤＳＥＬの最下位ビットに１を設定し（Ａ＝１）、ＨＤＤＩ／Ｆ  Ａ（２０２ａ）を選択する（ステップＳ１０）。次に、ＳＴＡＴＵＳレジスタによりステータスリードを行う。（ステップＳ１１）。この時、ＳＴＡＴＵＳレジスタの最上位ビット：ＢＵＳＹ＝１か否かを判定する（ステップＳ１２）。なお、ＳＴＡＴＵＳレジスタの最上位ビット：ＢＵＳＹ＝１でＣＰＵ（１０１）はＨＤＤが接続されていることを検知できることになる（ステップＳ１２／ＹＥＳ）。なお、ＨＤＤが未接続の場合は、ＢＵＳＹ＝０となる。これはホストのボード側で対応するビットが０にプルダウンされているためである。ただし、ＣＰＵ（１０１）が多少遅れてＨＤＤにアクセスを行った時、ＢＵＳＹが解除され、ＢＵＳＹ＝０になっている可能性もあるため、ＢＵＳＹ＝０が検知された場合は（ステップＳ１２／ＮＯ）、図４に示すレジスタ（２０１ｃ）のＳＥＣＣＯＵＮＴＷレジスタに「０１Ｈ」をライトし（ステップＳ１３）、ＳＥＣＣＯＵＮＴＲレジスタをリードする（ステップＳ１４）。そして、リード値が「０１Ｈ」か否かを判定することになる（ステップＳ１５）。この判定により、「０１Ｈ」が書き込まれていれば（ステップＳ１５／ＹＥＳ）、ＣＰＵ（１０１）はＨＤＤが接続されていることを検知でき、「０１Ｈ」が書き込められていなければ（ステップＳ１５／ＮＯ）、未接続状態であることを検知できることになる。
【００７６】
なお、上記処理動作において、ＨＤＤＩ／Ｆ  Ａ（２０２ａ）の接続を検知した後、図４に示すレジスタ（２０１ｃ）のＨＤＳＥＬを設定することで、ＨＤＤＩ／Ｆ  Ｂ（２０２ｂ）、ＨＤＤＩ／Ｆ  Ｃ（２０２ｃ）、ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）の接続検知を順に行うことになる。
【００７７】
なお、接続を検知した後、各ＨＤＤの情報を得るために、Ｉｄｅｎｔｉｆｙ  Ｄｅｖｉｃｅコマンドを発行する。このコマンドを発行することで、ＨＤＤからモデル名や対応転送モードの情報を２５６ワードのデータとして取得できることになる。本実施例ではこの動作を選択したＨＤＤに対して同時に行い、特定のワードを比較することで、ＨＤＤが同一モデルであるか否かを判定することになる。以下、図１４を参照しながら、ＨＤＤが、同一モデルが接続されているか否かを確認する手順について説明する。
【００７８】
まず、接続検知手段で接続を確認したＨＤＤをＨＤＳＥＬレジスタの対応するビットに１をたて選択状態にする。なお、本実施例では４台接続されているものとして説明する（ステップＳ２０）。次に、Ｉｄｅｎｔｉｆｙ  Ｄｅｖｉｃｅ情報の比較するワード位置をＨＤＣＯＭＰ＿０〜７レジスタで設定する（ステップＳ２１）。その後、ＨＤＣＯＮレジスタのＩＤビットに１を書くことで（ステップＳ２２）、同一モデル判定動作をＣＰＵ（１０１）を介さずに自動的に行うことになる（ステップＳ２３〜３２）。
【００７９】
まず、ＩＤビットに１が書き込まれると（ステップＳ２２）、図３に示すＣＰＵＩ／Ｆ部（２０１ａ）がＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）に対して同時にコマンドライト動作をすることになり、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に対してＩｄｅｎｔｉｆｙ  Ｄｅｖｉｃｅコマンド（ＥＣＨ）が同時に発行されることになる（ステップＳ２３）。なお、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）は、Ｉｄｅｎｔｉｆｙ  Ｄｅｖｉｃｅコマンドを受け取ると割り込みを発生する。
【００８０】
次に、ＣＰＵＩ／Ｆ部（２０１ａ）は、全てのＨＤＤの割り込みが発生しているか否かを判定し（ステップＳ２４）、ＣＰＵＩ／Ｆ部（２０１ａ）が、全てのＨＤＤに割り込みが発生していることを検知すると（ステップＳ２４／ＹＥＳ）、ＣＰＵＩ／Ｆ部（２０１ａ）は、ＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）に同時にステータスリードの動作を行うことになる（ステップＳ２５）。
【００８１】
そして、ＣＰＵＩ／Ｆ部（２０１ａ）は、ステータスリードの動作を全てのＨＤＤがレディになるまで繰り返す（ステップＳ２６）。そして、ＣＰＵＩ／Ｆ部（２０１ａ）は、全てのＨＤＤがレディ状態になったと判定した場合は（ステップＳ２６／ＹＥＳ）、ＣＰＵＩ／Ｆ部（２０１ａ）はＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）に同時にデータリードの動作を開始することになる（ステップＳ２７）。
【００８２】
そして、データリードの動作を２５６ワード分行うことにより（ステップＳ３１／ＹＥＳ）、Ｉｄｅｎｔｉｆｙ  Ｄｅｖｉｃｅコマンドの動作を終了することになる。なお、上記のデータリードの動作で４台のＨＤＤから読み出されたデータは指定されたワードが逐次比較されることになる。何番目のワードを比較するかはＨＤＣＯＭＰ＿０〜＿７で指定されている。ＨＤＣＯＭＰ＿０〜７は比較を行うワードに対応するビットに１を設定することで何番目のワードを比較するかを指定することになる。ワードの番号指定方法は、ＨＤＣＯＭＰ＿ＮのレジスタのＭビット目では３２×Ｎ＋Ｍ番目のワードに対応する。１００番目のワードを指定するにはＮ＝３、Ｍ＝４で３２×３＋４＝１００になるのでＨＤＣＯＭＰ＿３のレジスタの４ビット目に１を設定し指定することになる。
【００８３】
一般的には異なるモデルのＨＤＤを検出するために、２７ワード〜４６ワードがＨＤＤの型番情報に割り当てられているのでこのワードを比較するように指定すればよい。このように指定したワードに対してＣＰＵＩ／Ｆ部（２０１ａ）で、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）の値を逐次比較する（ステップＳ２９）。この比較を行ったワードで異なる値がある場合は（ステップＳ２９／ＮＯ）、ＨＤＣＯＮのリード専用のビット：ＤＩＦビットに１をセットする（ステップＳ３０）。異なる値がない場合は（ステップＳ２９／ＹＥＳ）、ＤＩＦビット＝０である。ＤＩＦビットはＨＤＣＯＮレジスタのＩＤビットに１を書き、同一モデル判定動作が開始したと同時に０にクリアされる。上記の同一モデル判定動作が終了するとＣＰＵＩ／Ｆ部（２０１ａ）はＣＰＵ（１０１）に対して割り込みを発生することになる（ステップＳ３２）。
【００８４】
なお、ＣＰＵ（１０１）はＨＤＣＯＮレジスタのＤＩＦビットをモニタし、異なるＨＤＤが存在していた場合は、図１７に示す警告画面を本体上の液晶パネル上に表示し、警告を通知することになる。なお、この警告は、ランプを点滅させたり、音を発生させたりすることで警告を通知することも可能である。
【００８５】
このように、本実施例では、ＨＤＤアレイ制御ＩＣ（ハードディスクコントローラ）（１０６）では、ＣＰＵ（１０１）にてリード／ライト可能なレジスタ（２０１ｃ）を通して、ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）に対して、同時にパラメータの設定、コマンドの発行を行い、画像データのＤＭＡ転送時には、各ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）毎に画像データを分割して同時にＤＭＡ転送を行っているので、簡易な制御で複数のＨＤＤを１台のＨＤＤと同様に制御を行うことができる。また、複数のＨＤＤを並列に動作させて高速な画像データの転送が可能となる。また、異なるモデルのＨＤＤが搭載された場合にはそれを検知し、速度性能の低下を防止することができることになる。
【００８６】
なお、上述する実施例は、本発明の好適な実施例であり、本発明の要旨を逸脱しない範囲において種々の変更を施した形態での実施が可能である。
【産業上の利用可能性】
【００８７】
本発明にかかる画像データ制御装置、画像形成装置及び画像データ制御方法は、複数のＨＤＤを並列に動作させることで、例えば、電子ファイリングシステムで処理される画像データなどの膨大なデータを高速にリード／ライト可能なハードディスクコントローラを備えた機器に適用可能である。
【図面の簡単な説明】
【００８８】
【図１】本発明にかかる画像形成装置の内部構成を示すブロック図である。
【図２】本発明にかかる画像形成装置において電子ソートを使用したコピー動作を説明するフローチャートである。
【図３】図１に示すＨＤＤアレイ制御ＩＣの構成を示すブロック図である。
【図４】図３に示すＣＰＵＩ／Ｆ部の具備するレジスタの構成例を示す図である。
【図５】図３に示すＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）の信号の入出力を説明するための図である。
【図６】ステートマシンによるＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）への書き込み時の信号発生を説明するための図である。
【図７】ステートマシンによるＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）への読み出し時の信号発生を説明するための図である。
【図８】ＨＤＤＩ／Ｆ  Ａ（２０２ａ）〜ＨＤＤＩ／Ｆ  Ｄ（２０２ｄ）の動作を説明するための図である。
【図９】ＨＤＤ  Ａ（１０７ａ）〜ＨＤＤ  Ｄ（１０７ｄ）の蓄積方法を説明するための図である。
【図１０】ＦＩＦＯメモリを使用した画像データの転送を説明するための第１の図である。
【図１１】ＦＩＦＯメモリを使用した画像データの転送を説明するための第２の図である。
【図１２】ＦＩＦＯメモリを使用した画像データの転送ができない場合を説明するための図である。
【図１３】ＨＤＤの接続検知の手順を説明するためのフローチャートである。
【図１４】ＨＤＤが、同一モデルが接続されているか否かを確認する手順を説明するためのフローチャートである。
【図１５】ＨＤＣＯＮレジスタの構成を説明するための構成図である。
【図１６】ＨＤＳＥＬレジスタの構成を説明するための構成図である。
【図１７】異なるＨＤＤが存在した際に、画像形成装置の具備する表示部上に表示される警告例を示す図である。
【図１８】従来のアレイコントローラ（ハードディスクコントローラ）が複数のＨＤＤ対してデータを書き込む際の書込方式の一例を説明するための図である。
【符号の説明】
【００８９】
１０１    ＣＰＵ
１０２    画像入力部
１０３    画像出力部
１０４    ＤＭＡ制御ＩＣ
１０５    メモリ
１０６    ＨＤＤアレイ制御ＩＣ
１０７ａ〜ｄ    ＨＤＤ
２０１    ＣＰＵ・ＤＭＡＩ／Ｆ部
２０１ａ    ＣＰＵＩ／Ｆ部
２０１ｂ    ＤＭＡＩ／Ｆ部
２０１ｃ    レジスタ
２０２ａ〜ｄ    ＨＤＤＩ／Ｆ
４０１ａ〜ｄ    ステートマシン
４０２ａ〜ｄ    ＤＭＡデータ制御部
４０３    ＦＩＦＯメモリ
【図１】
2005174119.tif 000003
【図２】
2005174119.tif 000004
【図３】
2005174119.tif 000005
【図４】
2005174119.tif 000006
【図５】
2005174119.tif 000007
【図６】
2005174119.tif 000008
【図７】
2005174119.tif 000009
【図８】
2005174119.tif 000010
【図９】
2005174119.tif 000011
【図１０】
2005174119.tif 000012
【図１１】
2005174119.tif 000013
【図１２】
2005174119.tif 000014
【図１３】
2005174119.tif 000015
【図１４】
2005174119.tif 000016
【図１５】
2005174119.tif 000017
【図１６】
2005174119.tif 000018
【図１７】
2005174119.tif 000019
【図１８】
2005174119.tif 000020