(57)【要約】【課題】  広帯域に渡って常に安定した発振を行うこと。小型化したＰＬＬ周波数シンセサイザを作成すること。【解決手段】  発振回路１００から出力される発振周波数のずれに応じて、第１のスイッチを構成する複数の固定キャパシタ１２１に入力される制御信号Ｓｏと、第２のスイッチを構成する複数の可変キャパシタ１３１に入力される入力信号Ｖｃｐとを制御し、固定キャパシタ１２１，可変キャパシタ１３１の容量値を変え、第２のスイッチの可変キャパシタ１３１の全容量値に対する第１のスイッチの固定キャパシタ１２１の全容量値の比率を変化させ、第２のスイッチに入力される所定の発振周波数からなる入力信号（Ｖｃｐ）に対する変化量（Ｋｖｃｏ）を一定とした。【選択図】  図１
2005229548.tif 000002
【特許請求の範囲】
【請求項１】
タンク回路と、差動対のトランジスタとを有し、
該差動対を構成する各トランジスタの出力端子が前記タンク回路の両端の接続端子に接続され、かつ、該差動対の一方のトランジスタの出力端子が他方のトランジスタの制御端子へ、キャパシタを介して若しくは直接接続された発振回路であって、
前記タンク回路は、複数の固定キャパシタからなる第１のスイッチと、複数の可変キャパシタからなる第２のスイッチと、インダクタとからなり、
前記第１のスイッチを構成する各固定キャパシタは、制御信号が入力されるＭＯＳスイッチと、固定容量のキャパシタとからなり、かつ、該制御信号により該第１のスイッチの接続数を切替えて容量値を変え、
前記第２のスイッチを構成する各可変キャパシタは、所定の発振周波数の入力信号により容量が連続的に変化する可変キャパシタと、一定容量の可変キャパシタとが並列接続された回路と、該回路と前記差動対の各トランジスタの出力端子との間に接続された固定容量のキャパシタとからなり、かつ、該入力信号により該第２のスイッチの容量値を変えることを特徴とする発振回路。
【請求項２】
前記差動対は、バイポーラトランジスタ、又は、ＭＯＳトランジスタからなることを特徴とする請求項１記載の発振回路。
【請求項３】
ＰＬＬ装置を構成する発振回路の発振周波数を切替える発振周波数制御装置であって、
前記発振回路が請求項１又は２記載の発振回路により構成された場合において、
前記発振回路の前記第２のスイッチに入力される前記所定の発振周波数からなる入力信号（Ｖｃｐ）に対する変化量（Ｋｖｃｏ）が一定となるように、該発振回路内の前記第２のスイッチを構成する複数の可変キャパシタと前記第１のスイッチを構成する前記複数の固定キャパシタとの比率を調節する調整手段
を具えたことを特徴とする発振周波数制御装置。
【請求項４】
前記調整手段は、
前記発振回路が出力する発振周波数を測定する測定手段と、
所定の基準周波数に対する前記測定された発振周波数のずれ量を算出する算出手段と、
前記ずれ量に応じて、前記発振回路の前記第１のスイッチを構成する前記複数の固定キャパシタに入力される制御信号と、前記第２のスイッチを構成する前記複数の可変キャパシタに入力される入力信号とを制御することにより、前記複数の固定キャパシタおよび前記複数の固定キャパシタの容量値を変える切替え手段と
を含み、
前記複数の固定キャパシタに入力される制御信号と、前記第２のスイッチを構成する前記複数の可変キャパシタに入力される入力信号との制御により、前記第２のスイッチを構成する前記複数の可変キャパシタの全容量値に対する、前記第１のスイッチを構成する前記複数の固定キャパシタの全容量値の比率を変化させて、
前記発振回路の前記第２のスイッチに入力される前記所定の発振周波数からなる入力信号（Ｖｃｐ）に対する変化量（Ｋｖｃｏ）が一定となるようにしたことを特徴とする請求項３記載の発振周波数制御装置。
【請求項５】
少なくとも、位相検出器と、ループフィルタと、所定の発振周波数を出力する発振回路とを有するＰＬＬ装置であって、
請求項１又は２記載の発振回路と、
請求項３又は４記載の発振周波数制御装置に対して、前記発振回路の入出力端子が接続されるように切替える接続切替手段と
を具えたことを特徴とするＰＬＬ装置。
【請求項６】
前記ループフィルタは、
抵抗と、２個の固定容量のキャパシタとからなり、かつ、可変容量のキャパシタを含まない構成としたことを特徴とする請求項５記載のＰＬＬ装置。
【請求項７】
前記ループフィルタは、前記位相検出器および前記発振回路と共に、同一のウェハー面に埋め込まれたことを特徴とする請求項５又は６記載のＰＬＬ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、通信装置における２つの周波数を合成する周波数合成回路の分野において適用可能な、発振回路、発振周波数制御装置、および、ＰＬＬ装置に関する。
【背景技術】
【０００２】
図６は、従来の通信機器に備えられたＰＬＬ周波数シンセサイザ１０の構成例を示す（例えば、特許文献１参照）。
ＰＬＬ周波数シンセサイザ１０は、基準周波数発生装置１と、分周器２と、位相検出器（ＰＤ）３と、チャージポンプ回路（ＣＰ）４と、ループフィルタ（ＬＰＦ）５と、発振回路（ＶＣＯ）６と、分周器７とから構成されている。
【０００３】
図７は、ループフィルタ（ＬＰＦ）５の構成を示す。
ループフィルタ（ＬＰＦ）５は、抵抗Ｒ２，Ｒ３と、固定容量のキャパシタＣ１１，Ｃ１３と、キャパシタＣ１２とから構成されている。この発振回路（ＶＣＯ）６は、通信機で要求される所定の周波数範囲で発振をする構成となっている。
【０００４】
図８は、従来の発振回路６の構成例を示す。
発振回路６は、差動対のトランジスタ２０と、可変キャパシタ３０と、固定キャパシタ４０とからなる。
【０００５】
差動対のトランジスタ２０は、２個のバイポーラ型のトランジスタＱ１，Ｑ２と、トランジスタＱ１，Ｑ２の一方の出力側のコレクタと他方のベースとの間に接続された固定容量のキャパシタＣ３，Ｃ４とからなる。可変キャパシタ３０は、入力信号である可変制御された電圧Ｖｃｐにより容量が変化する可変キャパシタＣ（Ｖｃｐ）と、固定容量をもつキャパシタＣ１，Ｃ２とからなる。固定キャパシタ４０は、インダクタＬ１，Ｌ２と、固定容量をもつキャパシタＣｃｈからなる。
【０００６】
【特許文献１】特開２０００−１１８４６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の発振回路６の動作について説明する。
図９は、電圧Ｖｃｐに対する可変キャパシタＣ（Ｖｃｐ）の容量値の変化を示す特性図を示す。
可変キャパシタＣ（Ｖｃｐ）の容量値は、図６に示した入力信号である可変制御された電圧Ｖｃｐによって変化する。
発振回路６から出力される出力信号ＶＣＯoutの発振周波数ｆｖｃｏは（１）式のように表される。これにより、電圧Ｖｃｐを制御することにより、発振周波数ｆｖｃｏを制御することができる。
【０００８】
【数１】
2005229548.tif 000003
【０００９】
（１）式では、可変キャパシタＣ（Ｖｃｐ）をDCカットしているキャパシタＣ１，Ｃ２は、可変キャパシタC（Ｖｃｐ）に比べて十分大きな値にしているため、無視している。
ここで、広範囲なｆｖｃｏを実現する場合、入力信号である可変制御された電圧Ｖｃｐに対する共振周波数の変化量を表すＫｖｃｏを大きくしていた。
ここで、Ｋｖｃｏは、（２）式の値となる。
【００１０】
【数２】
2005229548.tif 000004
【００１１】
しかし、広範囲なｆｖｃｏを実現する場合、Ｋｖｃｏを大きくする必要があるが、Ｋｖｃｏは可変キャパシタＣ（Ｖｃｐ）の特性に依存するという問題がある。その結果、広帯域に渡って常に安定した発振を行うことができない、という問題がある。
【００１２】
また、図６で示したループフィルタ（ＬＰＦ）５は、図７のような構成となっており、Ｋｖｃｏを大きくする場合、発振回路６の位相雑音や比較周波数のスプリアスを抑圧するために、ループフィルタ（ＬＰＦ）５の容量値が数ｎＦのオーダーとなる。このため、キャパシタＣ１１，Ｃ１２，Ｃ１３の容量が大きくなるため、１チップ上にキャパシタＣ１１，Ｃ１２，Ｃ１３を一体にして組み込むのには、物理的な設計上での制約がある。
【００１３】
このような設計上の制約により、図６のＩＣチップ化されたＰＬＬ構成において、ループフィルタ（ＬＰＦ）５や発振回路６がチップ内に含まれずに外付けとなり、ＰＬＬ周波数シンセサイザを構成する回路基板の全体の面積が大きくなるという問題がある。
【００１４】
そこで、本発明の目的は、広帯域に渡って常に安定した発振を行うことが可能な、発振回路、および、発振周波数制御装置を提供することにある。
【００１５】
また、本発明の他の目的は、ＰＬＬ回路内にループフィルタを内蔵することにより、小型化したＰＬＬ周波数シンセサイザを構成することが可能な、ＰＬＬ装置を提供することにある。
【課題を解決するための手段】
【００１６】
本発明は、タンク回路と、差動対のトランジスタとを有し、該差動対を構成する各トランジスタの出力端子が前記タンク回路の両端の接続端子に接続され、かつ、該差動対の一方のトランジスタの出力端子が他方のトランジスタの制御端子へ、キャパシタを介して若しくは直接接続された発振回路であって、前記タンク回路は、複数の固定キャパシタからなる第１のスイッチと、複数の可変キャパシタからなる第２のスイッチと、インダクタとからなり、前記第１のスイッチを構成する各固定キャパシタは、制御信号が入力されるＭＯＳスイッチと、固定容量のキャパシタとからなり、かつ、該制御信号により該第１のスイッチの接続数を切替えて容量値を変え、前記第２のスイッチを構成する各可変キャパシタは、所定の発振周波数の入力信号により容量が連続的に変化する可変キャパシタと、一定容量の可変キャパシタとが並列接続された回路と、該回路と前記差動対の各トランジスタの出力端子との間に接続された固定容量のキャパシタとからなり、かつ、該入力信号により該第２のスイッチの容量値を変えることによって、発振回路を構成する。
【００１７】
前記差動対は、バイポーラトランジスタ、又は、ＭＯＳトランジスタにより構成してもよい。
【００１８】
本発明は、ＰＬＬ装置を構成する発振回路の発振周波数を切替える発振周波数制御装置であって、前記発振回路が請求項１又は２記載の発振回路により構成された場合において、前記発振回路の前記第２のスイッチに入力される前記所定の発振周波数からなる入力信号（Ｖｃｐ）に対する変化量（Ｋｖｃｏ）が一定となるように、該発振回路内の前記第２のスイッチを構成する複数の可変キャパシタと前記第１のスイッチを構成する前記複数の固定キャパシタとの比率を調節する調整手段を具えることによって、発振周波数制御装置を構成する。
【００１９】
前記調整手段は、前記発振回路が出力する発振周波数を測定する測定手段と、所定の基準周波数に対する前記測定された発振周波数のずれ量を算出する算出手段と、前記ずれ量に応じて、前記発振回路の前記第１のスイッチを構成する前記複数の固定キャパシタに入力される制御信号と、前記第２のスイッチを構成する前記複数の可変キャパシタに入力される入力信号とを制御することにより、前記複数の固定キャパシタおよび前記複数の固定キャパシタの容量値を変える切替え手段とを含み、前記複数の固定キャパシタに入力される制御信号と、前記第２のスイッチを構成する前記複数の可変キャパシタに入力される入力信号との制御により、前記第２のスイッチを構成する前記複数の可変キャパシタの全容量値に対する、前記第１のスイッチを構成する前記複数の固定キャパシタの全容量値の比率を変化させて、前記発振回路の前記第２のスイッチに入力される前記所定の発振周波数からなる入力信号（Ｖｃｐ）に対する変化量（Ｋｖｃｏ）が一定となるようにしてもよい。
【００２０】
本発明は、少なくとも、位相検出器と、ループフィルタと、所定の発振周波数を出力する発振回路とを有するＰＬＬ装置であって、上記発振回路と、上記発振周波数制御装置に対して、前記発振回路の入出力端子が接続されるように切替える接続切替手段とを具えることによって、ＰＬＬ装置を構成する。
【００２１】
前記ループフィルタは、抵抗と、２個の固定容量のキャパシタとからなり、かつ、可変容量のキャパシタを含まない構成としてもよい。
前記ループフィルタは、前記位相検出器および前記発振回路と共に、同一のウェハー面に埋め込んで構成してもよい。
【発明の効果】
【００２２】
本発明によれば、発振回路から出力される発振周波数のずれ量を算出し、ずれ量に応じて、発振回路の第１のスイッチを構成する複数の固定キャパシタに入力される制御信号と、第２のスイッチを構成する複数の可変キャパシタに入力される入力信号とを制御して、複数の固定キャパシタおよび複数の固定キャパシタの容量値を変え、第２のスイッチを構成する複数の可変キャパシタの全容量値に対する第１のスイッチを構成する複数の固定キャパシタの全容量値の比率を変化させ、発振回路の第２のスイッチに入力される所定の発振周波数からなる入力信号（Ｖｃｐ）に対する変化量（Ｋｖｃｏ）が一定となるようにしたので、広帯域に渡り常に安定した発振を行うことが可能な発振回路を作成することができる。
【００２３】
また、本発明によれば、変化量（Ｋｖｃｏ）を小さくすることで、ループフィルタを構成するキャパシタを小さくでき、ＰＬＬ装置内にループフィルタを内蔵することが可能となり、小型化したＰＬＬ周波数シンセサイザを作成することができる。
【発明を実施するための最良の形態】
【００２４】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。
［第１の例］
本発明の第１の実施の形態を、図１〜図３に基づいて説明する。
（発振回路の構成）
図１は、本発明に係る発振回路１００の構成を示す。なお、前述した図８の発振回路６の構成と同一部分については、その説明を省略し、同一符号を付す。
発振回路（ＶＣＯ：Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌｌｅｄ  Ｏｓｃｉｌｌａｔｏｒ）１００は、差動対のトランジスタ２０と、タンク回路１１０とから構成される。差動対のトランジスタ２０は、バイポーラトランジスタとして構成するが、ＭＯＳトランジスタを用いて構成してもよい。
【００２５】
タンク回路１１０は、第１のスイッチ１２０と、第２のスイッチ１３０と、インダクタＬ１，Ｌ２とからなる。
第１のスイッチ１２０は、複数の固定キャパシタ１２１から構成される。
【００２６】
各固定キャパシタ１２１は、制御信号Ｓｏが入力されるＭＯＳスイッチ１２２と、固定容量のキャパシタ（Ｃｃｈ）１２３とからなる。
これら固定キャパシタ１２１は、制御信号Ｓｏに基づいて、固定キャパシタ１２１の接続数が変えられ、容量値が変えられるように制御される。
【００２７】
第２のスイッチ１３０は、複数の可変キャパシタ１３１から構成される。
各可変キャパシタ１３１は、所定の発振周波数ｆｖｃｏからなる入力信号としての電圧Ｖｃｐにより容量が連続的に変化する可変キャパシタ（Ｃ（Ｖｃｐ））１３２と、一定電圧Ｖｄの供給により一定容量とされた可変キャパシタ（Ｃｖ）１３３とが並列接続された回路と、該回路と差動対の各トランジスタ２０の出力端子２１との間に接続された固定容量のキャパシタ（Ｃ１，Ｃ２）１３４とからなる。
【００２８】
これら可変キャパシタ（Ｃ（Ｖｃｐ））１３２は、入力信号Ｖｃｐに基づいて、その容量値が変えられるように制御される。
Ｖｄｄは、定電圧源である。１４０は、電流源である。１４１は、抵抗である。
【００２９】
（回路動作）
次に、発振回路１００の動作について説明する。なお、本例では、バイポーラトランジスタを用いた回路構成について説明するが、ＭＯＳトランジスタを用いて構成してもよい。
タンク回路１１０の全容量は、第１のスイッチ１２０を構成する複数の固定キャパシタ１２１の容量と、第２のスイッチ１３０を構成する複数の可変キャパシタ１３１の容量との和で表される。
そこで、タンク回路１１０の全容量値をＣｔ(Ｖｃｐ)とすると、以下のように表される。
【００３０】
【数３】
2005229548.tif 000005
【００３１】
ここで、（３）式中、可変キャパシタ１３１の容量のうち、キャパシタ（Ｃ１，Ｃ２）１３４の固定容量は、可変キャパシタ（Ｃ（Ｖｃｐ））１３２の容量および可変キャパシタ（Ｃｖ）１３３の容量よりも十分大きいものとして無視した。
なお、Ｍは、固定キャパシタ１２１を構成するキャパシタ（Ｃｃｈ）１２３の個数である。Ａは、電源Ｖｄｄに固定された可変キャパシタ（Ｃｖ）１３３の個数である。Ｂは、入力信号である電圧Ｖｃｐで制御される可変キャパシタ（Ｃ（Ｖｃｐ））１３２の個数を表す。
（１）式と（２）式とより、発振回路６の発振周波数ｆｖｃｏは、（４）式のように表される。
【００３２】
【数４】
2005229548.tif 000006
【００３３】
これにより、電圧Ｖｃｐに対する発振周波数ｆｖｃｏの変化率dｆｖｃｏは、（５）式のように表される。
【００３４】
【数５】
2005229548.tif 000007
【００３５】
例えば、発振周波数が最も低い場合ｆｍａｘ（Ｍ＝Ｍｍａｘ、Ａｍｉｎ＝０、Ｂ＝Ｂｍａｘ）と、最も高い時ｆｍｉｎ（Ｍ＝０）とを考えると、（６）式を満たすように、電圧Ｖｄｄに固定する可変キャパシタ（Ｃｖ）１３３の数を変えればよい。
【００３６】
【数６】
2005229548.tif 000008
【００３７】
ｆｍａｘとｆｍｉｎとの間の周波数を設定する場合も同様に考えられる。
すなわち、（M*Ｃｃｈ+A*Ｃｖ+B*C(Ｖｃｐ)）／Ｂ２が（６）式と同じ値になればよい。
ここで、本例におけるＫｖｃｏは、（７）式のように表される。
【００３８】
【数７】
2005229548.tif 000009
【００３９】
（特性比較）
ここで、電圧Ｖｃｐによる発振周波数ｆｖｃｏの依存性について説明する。
図２は、電圧Ｖｃｐによる発振周波数ｆｖｃｏの依存性を、従来と比較して示す。
曲線７０は、複数の固定キャパシタ１２１の数を変えることで発振周波数を変えた場合における、入力信号である電圧Ｖｃｐによる発振周波数ｆｖｃｏの依存性を示す。
【００４０】
曲線７１は、複数の固定キャパシタ１２１の数は変えない従来の構成における、電圧Ｖｃｐによる発振周波数ｆｖｃｏの依存性を示す。
従来の構成では、電圧Ｖｃｐに対する発振周波数ｆｖｃｏの変化は、７０ＭＨｚ／Ｖの傾きをもつ。
【００４１】
これに対して、本例の図２の構成では、電圧Ｖｃｐに対する発振周波数ｆｖｃｏの変化はほとんど無く、ほぼ一定で、Ｋｖｃｏは、１０ＭＨｚとなる。
このように、複数の固定キャパシタ１２１の数を制御することにより、従来は必要であった大きなＫｖｃｏの値を小さく、ほぼ一定な値にすることができる。
【００４２】
図３は、複数の固定キャパシタ１２１のみを制御して発振周波数を設定した場合における、電圧Ｖｃｐによる発振周波数ｆｖｃｏの依存性を示す。
曲線７２は、上記曲線７１に比べて、発振周波数の上下でＫｖｃｏが大きく変化するため、安定した発振を維持することは困難である。
【００４３】
しかし、本発明では、複数の固定キャパシタ１２１および複数の可変キャパシタＣ（Ｖｃｐ）１３２を変えるようにしたので、広帯域でＫｖｃｏを一定に保つことができ、常に安定した発振を維持することができる。
このような安定した発振は、一般に、ＰＬＬの位相マージンが十分であることや、帯域も適切な値に調節されて、位相ノイズ特性やスプリアス特性が良いことが条件とされるが、本発明では、電圧ＶｃｐによるＫｖｃｏの調節を可能としたため、このような条件を全て満たすこととができ、その結果、常に安定した発振を維持することができる。
【００４４】
［第２の例］
次に、本発明の第２の実施の形態を、図４〜図５に基づいて説明する。なお、前述した第１の例と同一部分については、その説明を省略し、同一符号を付す。
【００４５】
（ＰＬＬ周波数シンセサイザの構成）
図４は、ＰＬＬ周波数シンセサイザ２００の構成を示す。
周波数シンセサイザ２００は、基準周波数ｆ０の信号１１を発生する基準周波数発生装置（ＴＣＸＯ：ｔｅｍｐｅｒａｔｕｒｅ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｃｒｙｓｔａｌ  Ｏｓｃｉｌａｔｏｒ）１と、基準周波数ｆ０を１／ｎ分周して入力周波数ｆ１からなる信号１２を出力する分周器２と、分周器７と、入力周波数ｆ１と分周器７からの信号１３の周波数ｆ２との位相差を測定し、その位相差に対応した電圧信号１４を出力する位相検出器（ＰＤ）３と、この電圧信号１４が入力され、可変制御された電圧Ｖｃｐoを発生するチャージポンプ回路（ＣＰ）４と、ループフィルタ（ＬＰＦ）２０１と、スイッチ（ＳＷ１）２０２と、前述した図１の構成からなる発振回路１００と、スイッチ（ＳＷ２）２０３とから構成される。
【００４６】
スイッチ（ＳＷ１）２０２は、切替え用端子ａ，ｂをもち、通常動作では端子ａ側に接続され、発振周波数の調整時には端子ｂ側へ切替えられる。
スイッチ（ＳＷ２）２０３は、切替え用端子ｃ，ｄをもち、通常動作では端子ｃ側に接続され、発振周波数の調整時には端子ｄ側へ切替えられる。これらスイッチ（ＳＷ１）２０２、スイッチ（ＳＷ２）２０３は、ＭＯＳトランジスタから構成される。
【００４７】
そして、位相検出器（ＰＤ）３と、分周器７と、チャージポンプ回路（ＣＰ）４と、ループフィルタ（ＬＰＦ）２０１と、スイッチ２０２，２０３と、発振回路１００とは、ＰＬＬ装置１５０として構成される。このＰＬＬ装置１５０と、分周器２とは、同一のウェハー面に形成され、１チップの素子として作製することができる。
【００４８】
図５は、ループフィルタ（ＬＰＦ）２０１の構成を示す。
ループフィルタ（ＬＰＦ）２０１は、抵抗Ｒ２，Ｒ３と、固定容量のキャパシタＣ１１，Ｃ１３とから構成される。
ただし、前述した図７に示したキャパシタＣ１２は、チップ内に組み込まれない構成とされている。このキャパシタＣ１２は、チップ外部の外付け用素子とされる。
【００４９】
（発振周波数制御装置）
図４において、ＰＬＬ周波数シンセサイザ２００には、発振周波数制御装置３００が接続されている。
発振周波数制御装置３００は、制御信号Ｓ０、切替え信号Ｓ１，Ｓ２を発生する制御部３０１と、発振回路１００からスイッチ（ＳＷ２）２０３を介して出力される発振周波数を測定するカウンタ３０２と、基準信号Ｖｒｅｆを発振回路１００の入力側のスイッチ（ＳＷ１）２０２に供給する基準電圧発生回路（Ｖｒｅｆ）３０３とから構成される。
【００５０】
この発振周波数制御装置３００は、ＰＬＬ周波数シンセサイザ２００内の発信回路１００、および、スイッチ（ＳＷ１，ＳＷ２）２０２，２０３に対して電気的に接続される。
すなわち、制御部３０１は、図１に示した発振回路１００内の可変キャパシタ１３１へ制御信号Ｓ０を出力し、スイッチ（ＳＷ１）２０２へ切替え信号Ｓ１を出力し、スイッチ（ＳＷ２）２０３へ切替え信号Ｓ２を出力する。
【００５１】
カウンタ３０２は、スイッチ（ＳＷ２）２０３に接続され、切替え操作によって端子ｄが発振回路１００と接続されることにより、発振回路１００から出力される発振周波数を測定し、その測定結果を制御部３０１へ送る。
基準電圧発生回路３０３は、スイッチ（ＳＷ１）２０２に接続され、切替え操作によって端子ｂが発振回路１００と接続されることにより、基準電圧信号Ｖｒｅｆを発振回路１００の可変キャパシタ１３１を構成する可変キャパシタＣ（Ｖｃｐ）１３２へ、入力信号Ｖｃｐとして入力する。基準電圧信号Ｖｒｅｆは、発振周波数の測定結果により可変できるため、入力信号Ｖｃｐの値も変えられることになる。
【００５２】
（回路動作）
次に、本装置の動作について説明する。
（全体的な流れ）
まず、ＰＬＬ周波数シンセサイザ２００の全体な動作の流れについて説明する。
図４において、基準周波数発生装置１で発生された基準周波数ｆ０の信号１１は、分周器２により、１／ｎに分周され、入力周波数ｆ１として出力される。入力周波数ｆ１からなる信号１２は、位相検出器（ＰＤ）３に入力される。この位相検出器（ＰＤ）３では、信号１２の入力周波数ｆ１と、分周器７からの信号１３の周波数ｆ２との位相差が比較測定され、その位相差に対応した電圧を信号１４として出力する。この電圧の信号１４がチャージポンプ回路（ＣＰ）４に入力されることにより、可変制御された電圧ＶｃｐＯが発生する。この可変制御された電圧ＶｃｐＯがループフィルタ（ＬＰＦ）２０１に入力される。
【００５３】
ループフィルタ（ＬＰＦ）２０１では、可変制御された電圧Ｖｃｐｏの値に応じて可変容量のキャパシタＣ２０の容量値を制御することにより、可変制御された電圧Ｖｃｐとして、発振回路（ＶＣＯ）１００に入力される。この発振回路（ＶＣＯ）１００から出力された所定の発振周波数をもつ信号１５は、分周器７に戻される。この発振回路（ＶＣＯ）１００は、前述した図１の回路構成となっている。
【００５４】
（発振周波数の調整方法）
次に、発振周波数制御装置３００を用いてＰＬＬ周波数シンセサイザ２００内の発振回路１００の発振周波数を調整する方法について説明する。
まず、発振周波数の調整方法の概要について説明する。
その調整前に、スイッチ（ＳＷ１）２０２の接続を端子ｂへ切替え、スイッチ（ＳＷ２）２０３の接続を端子ｄへ切替える。
【００５５】
そして、発振回路１００が出力する発振周波数をカウンタ３０２で測定する。制御部３０１では、所定の基準周波数に対するその測定された発振周波数のずれ量を算出し、ずれ量に応じて図１に示した発振回路１００の第１のスイッチ１２０を構成する複数の固定キャパシタ１２１に入力される制御信号Ｓ０を制御して、固定キャパシタ１２１のＭＯＳスイッチ１２２の接続数を切替え、これにより、固定キャパシタ１２１の全容量値を変える。
【００５６】
また、その調整時において、基準電圧発生回路３０３から測定結果に応じて設定される基準電圧信号Ｖｒｅｆを発振回路１００の可変キャパシタＣ（Ｖｃｐ）１３２へ、入力信号Ｖｃｐとして入力することにより、可変キャパシタ１３１の全容量値が変えられる。
【００５７】
この固定キャパシタ１２１の接続数の切替えによる容量値の変化と、可変キャパシタＣ（Ｖｃｐ）１３２の容量値の変化とにより、発振回路１００内の第２のスイッチ１３０を構成する複数の可変キャパシタ１３１と第１のスイッチ１２０を構成する複数の固定キャパシタ１２１との比率を調節し、これにより、発振回路１００の第２のスイッチ１３０に入力される所定の発振周波数からなる入力信号である電圧Ｖｃｐに対する変化量（Ｋｖｃｏ）が一定となるようにする。
【００５８】
この場合、第２のスイッチ１３０を構成する複数の可変キャパシタ１３１の全容量値に対する、第１のスイッチ１２０を構成する複数の固定キャパシタ１２１の全容量値の比率を変化させて、入力信号である電圧Ｖｃｐに対する変化量（Ｋｖｃｏ）が一定となるようにする。
【００５９】
以下、発振周波数の調整方法を、具体例を挙げて説明する。
調整の初期状態において、スイッチ２０２（ＳＷ１），２０３（ＳＷ２）の切替え操作により端子ｂ，ｄ側へ切替えられ、カウンタ３０２および基準電圧発生回路３０３が発振回路１００と接続される。
【００６０】
そして、制御部（レジスタ設定）３０１から発振回路１００へ制御信号Ｓ０が送られ、タンク回路１１０を構成する固定キャパシタ１２１の接続数が切替え制御が行なわれる。
【００６１】
また、この切替え動作と同時に、発振周波数制御装置３００が作動し、基準電圧発生回路３０３の電圧Ｖｒｅｆが、入力信号である電圧ＶｃｐをＶｄｄ／２になるようにチャージアップを開始する。
【００６２】
カウンタ３０２が発振回路１００の発振周波数をカウントして、そのカウント値が所定の期待された周波数の±Ｋｖｃｏ以内の値であれば、スイッチ２０２（ＳＷ１），２０３（ＳＷ２）の切替え操作により端子ａ，ｃ側へ切替えられる。これにより、ループフィルタ５、発振回路１００、分周器７が接続され、周波数シンセサイザ２００が作動する通常のＰＬＬの動作に移行する。
【００６３】
一方、そのカウント値が所定の期待された周波数の±Ｋｖｃｏ以外、例えば、実際の発振周波数が期待された周波数よりもＫｖｃｏ以上低ければ、再度、制御部３０１により発振周波数制御装置３００が作動するように切り替えると同時に、その期待された周波数からのずれ分の容量に相当する固定キャパシタ１２１のＭＯＳスイッチ１２２をＯＦＦして、固定キャパシタ１２１の接続数を変える。
また、これと同時に、（６）式の条件を満たすように、可変キャパシタ１３１に入力される入力信号の電圧Ｖｃｐの値を設定する。
【００６４】
ここで、カウンタ３０２が発振回路１００の発振周波数をカウントして、所定の期待された発振周波数の±Ｋｖｃｏ以内の値であれば、スイッチ２０２（ＳＷ１），２０３（ＳＷ２）の切替え操作により端子ａ，ｃ側へ切替えられ、周波数シンセサイザ２００が作動する通常のＰＬＬの動作に移行する。
【００６５】
ここで、プロセスばらつきなどにより、固定キャパシタ１２１による期待された補正分よりも容量値にずれがある場合には、上記の調整用の切替え操作を繰り返すことによって、発振周波数の補正を行う。
【００６６】
例えば、ｆｍａｘ＝１３７０ＭＨｚ、ｆｍｉｎ＝１２７０ＭＨｚ、Ｋｖｃｏ＝７ＭＨｚ／Ｖを実現する場合、Ｍｍａｘ＝７０、Ｂｍａｘ＝７となり、図７において、Ｃ１１＝１００ｐＦ、Ｃ１３＝１００ｐＦ、Ｒ２＝８０ｋΩ、Ｒ３＝３ｋΩ、さらにＣ１２は外付け用として調節可能となる。
【００６７】
以上からわかるように、発振周波数制御装置３００を用いて、制御信号Ｓｏにより発振回路１００内の複数の固定キャパシタ１２１の接続数を制御すると共に、入力信号である電圧Ｖｃｐにより複数の可変キャパシタ１３１の容量値を変えることにより、図２に示すように従来は必要であった大きなＫｖｃｏを小さくし一定な値にできる。
【００６８】
すなわち、Ｋｖｃｏを小さくすることで図５に示したループフィルタ（ＬＰＦ）２０１内のキャパシタを小さくすることができ、これにより、ループフィルタ（ＬＰＦ）２０１を１チップ内に内蔵することが可能となり、加えて発振回路１００も内蔵することにより、装置の小型化を図ることができる。
【００６９】
例えば、ループフィルタ（ＬＰＦ）２０１を構成するＣ１１，Ｃ１２，Ｃ１３，Ｒ２，Ｒ３に相当するＩＣチップの大きさを１ｍｍ×０．５ｍｍとして設計すると、ループフィルタ（ＬＰＦ）２０１を内蔵することで、１ｍｍ×０．５ｍｍ×４だけ面積を省略化することができる。
【００７０】
本願発明では、キャパシタＣ１２は、外付けとして容量を調節できる構成としている。これにより、ＩＣチップの部品集積度を高めて、ＰＬＬ周波数シンセサイザ２００の全体構成の小型化を図ることができる。
【図面の簡単な説明】
【００７１】
【図１】本発明の第１の実施の形態である、発振回路の構成を示す回路図である。
【図２】電圧Ｖｃｐによる発振周波数ｆｖｃｏの依存性を従来と比較して示す特性図である。
【図３】複数の固定キャパシタ１２１のみを制御して発振周波数を設定した場合における電圧Ｖｃｐによる発振周波数ｆｖｃｏの依存性を示す特性図である。
【図４】本発明の第２の実施の形態であるＰＬＬ周波数シンセサイザの構成を示す回路図である。
【図５】ループフィルタの構成を示すブロック図である。
【図６】従来のＰＬＬ周波数シンセサイザの構成例を示すブロック図である。
【図７】従来のループフィルタの構成を示すブロック図である。
【図８】従来の発振回路の構成を示す回路図である。
【図９】電圧Ｖｃｐに対する可変キャパシタＣ（Ｖｃｐ）の容量値の変化を示す特性図である。
【符号の説明】
【００７２】
１  基準周波数発生装置
２  分周器
７  分周器
３  位相検出器（ＰＤ）
４  チャージポンプ回路（ＣＰ）
６  発振回路
１１，１２，１３，１４，１５  信号
２０  差動対のトランジスタ
１００  発振回路
１１０  タンク回路
１２０  第１のスイッチ
１３０  第２のスイッチ
１２１  複数の固定キャパシタ
１２２  ＭＯＳスイッチ
１２３  キャパシタ（Ｃｃｈ）
１３０  第２のスイッチ
１３１  複数の可変キャパシタ
１３２  可変キャパシタ（Ｃ（Ｖｃｐ））
１３３  可変キャパシタ（Ｃｖ）
１３４  キャパシタ（Ｃ１，Ｃ２）
１４０  電流源
１４１  抵抗
１５０  ＰＬＬ装置
２００  ＰＬＬ周波数シンセサイザ
２０１  ループフィルタ（ＬＰＦ）
２０２  スイッチ（ＳＷ１）
２０３  スイッチ（ＳＷ２）
３００  発振周波数制御装置
３０１  制御部３０１
３０２  カウンタ
３０３  基準電圧発生回路
【図１】
2005229548.tif 000010
【図２】
2005229548.tif 000011
【図３】
2005229548.tif 000012
【図４】
2005229548.tif 000013
【図５】
2005229548.tif 000014
【図６】
2005229548.tif 000015
【図７】
2005229548.tif 000016
【図８】
2005229548.tif 000017
【図９】
2005229548.tif 000018