(57)【要約】      （修正有）【課題】カスコード回路に代表されるような、増幅素子が持つ固有のトランジション周波数よりも高い周波数で動作する回路において、そこに用いられる増幅素子の降伏電圧をさらに改善する回路を提供する。【解決手段】第１、第２のトランジスタを縦に接続したカスコード回路を母体として、第１のトランジスタを入力トランジスタとし、そのベースエミッタ間にダイオードを順方向にに並列に接続し、カレントミラーを構成する。更に第１のトランジスタの出力端子と入力端子に並列に弟３のトランジタを並列に接続する。その後、第３のトランジスタのベースに入力信号を接続する。【効果】以上の構成によって、第２のトランジスタによって、第１のトランジスタのミラー効果による入力容量の増大は低減化され、第３のトランジスタによって出力容量は低減化されると同時に第１のトランジスタの降伏電圧をを高めることができる。【選択図】図１
2005295568.tif 000002
【特許請求の範囲】
【請求項１】
入力増幅器（１２）と、該入力増幅器（１２）のトランジション周波数に比べ高められているトランジション周波数を回路（１０）に供給する第２の増幅器（１４）とを有する回路（１０）であって、
前記入力増幅器（１２）の制御入力側（１６）と接続されている制御入力側（１８）と、第１の電流端子（２０）と、第２の電流端子（２２）とを有する回路（１０）において、
別の増幅器（２４）を有し、該別の増幅器（２４）は前記第２の増幅器（１４）と直列に接続されており、前記入力増幅器（１２）によって制御されることを特徴とする、回路（１０）。
【請求項２】
前記入力増幅器（１２）の第２の電流端子（２８）と、前記第２の増幅器（１４）の第１の電流端子（３０）とに接続されているノード（２６）を有し、前記入力増幅器（１２）の第１の電流端子（３２）は前記別の増幅器（２４）を介して前記第１の電流端子（２０）と接続されており、前記別の増幅器（２４）の第２の電流端子（３４）は前記ノード（２６）と接続されている、請求項１記載の回路（１０）。
【請求項３】
前記入力増幅器（１２）は少なくとも１つのトランジスタ（３６）および／または演算増幅器を有する、請求項１または２記載の回路（１０）。
【請求項４】
前記別の増幅器（２４）は少なくとも１つの第２のトランジスタ（４４）および少なくとも１つのダイオード（４６）を備えたカレントミラー（４２）を有し、前記入力増幅器（１２）の第１の電流端子（３２）は前記第２のトランジスタ（４４）の制御端子（４８）と接続されており、且つ前記ダイオード（４６）を介して前記第２のトランジスタ（４４）の第１の電流端子（５０）と接続されており、前記入力増幅器（１２）の第２の電流端子（２８）は前記第２のトランジスタ（４４）の第２の電流端子（５２）と接続されている、請求項１から３までのいずれか１項記載の回路（１０）。
【請求項５】
前記入力増幅器（１２）および前記第２のトランジスタ（４４）はそれぞれ、制御入力側（１２，４８）としてのベースと、第１の電流端子（３２，５０）としてのエミッタと、第２の電流端子（２８，５２）としてのコレクタとを備えたバイポーラトランジスタとして実現されており、前記別の増幅器（１４）は少なくとも１つのトランジスタ（３８；８４，８８）を有する、請求項３記載の回路（１０）。
【請求項６】
前記第２の増幅器（１４）は第３のトランジスタ（３８）のベース回路として実現されている、請求項４記載の回路（１０）。
【請求項７】
前記第２の増幅器（１４）は、該第２の増幅器（１４）を有さないものと見なされる残りの回路のトポロジを有する、請求項１から５までの少なくとも１項記載の回路（１０）。
【請求項８】
前記第２の増幅器（１４）は第４のトランジスタ（８４）と、第５のトランジスタ（８８）および第２のダイオード（９０）からなる第２のカレントミラー（８６）とを有し、前記第４のトランジスタ（８４）の第１の電流端子（９２）は前記第５のトランジスタ（８８）の制御端子（９４）と接続されており、且つ前記第２のダイオード（９０）を介して前記第５のトランジスタ（８８）の第１の電流端子（９６）と接続されており、前記第４のトランジスタ（８４）の第２の電流端子（９８）は前記第５のトランジスタ（８８）の第２の電流端子（１００）と接続されている、請求項７記載の回路（１０）。
【請求項９】
前記入力増幅器（１２）および前記第２のトランジスタ（４４）はそれぞれＳｉＧｅヘテロ結合トランジスタとして実現されている、請求項４から８までのうちの少なくとも１項記載の回路（１０）。
【請求項１０】
前記第２の増幅器（１４）のベース・エミッタ全容量は、単一のトランジスタの２つのベース・エミッタ容量からなる直列回路の容量のベース・エミッタ全容量に相応するよう設計されている、請求項８記載の回路（１０）。
【請求項１１】
前記第３のトランジスタ（３８）はＳｉＧｅヘテロ結合トランジスタとして実現されている、請求項６記載の回路（１０）。
【請求項１２】
前記第４のトランジスタ（８４）および前記第５のトランジスタ（８８）はＳｉＧｅヘテロ結合トランジスタとして実現されている、請求項８記載の回路（１０）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、入力増幅器と、入力増幅器のトランジション周波数に比べ高められているトランジション周波数を回路に供給する第２の増幅器とを有する回路であって、入力増幅器の制御入力側と接続されている制御入力側と、第１の電流端子と、第２の電流端子とを有する回路に関する。
【０００２】
増幅素子のトランジション周波数（transition frequency）とは、その増幅素子の周波数に依存する利得、つまり例えば出力電流強度と入力電流強度の商が値１に低減している周波数値と解される。トランジション周波数倍数化回路またはトランジション周波数倍化回路と称されるそのような回路はそれ自体公知である。ここで倍数化の概念にはトランジション周波数を非整数のファクタ＜１だけ高めることも含まれる。
【０００３】
そのような公知の回路の例として、Tietze-Schenk、Halbleiter-Schaltungtechnik,9. Auflage, Springer-Verlag,492頁に記載されているようなカスコードが示されている。このカスコードがエミッタ回路として接続されているバイポーラトランジスタの形態の入力増幅器を有し、このバイポーラトランジスタのコレクタはベース回路として接続されている第２のトランジスタのエミッタと接続されている。ベース回路における第２のトランジスタとの接続によってミラー効果が除去される。
【０００４】
しかしながらトランジション周波数倍数化回路は、通常のバイポーラトランジスタ、ＳｉＧｅヘテロ結合バイポーラトランジスタ（ＳｉＧｅ−ＨＢＴ）、ＩＩＩ／Ｖ族半導体からなるＨＢＴ、電界効果トランジスタおよび／または演算増幅器を有する他の回路トポロジによっても実現することができる。これらのトランジスタタイプの列挙は完全性を要求するものではなく、したがって排他的なものではないと解される。
【０００５】
全く一般的にはトランジション周波数倍数化回路の主たる利点は、このトランジション周波数倍数化回路を高周波回路の構想において別個の素子として増幅素子また殊に単一のトランジスタに置換できることである。
【０００６】
高周波テクノロジの開発が進んでいるにもかかわらず、またミリメートルおよびサブミリメートル波長領域（ギガヘルツからテラヘルツのオーダの周波数）においてこの高周波テクノロジは多岐にわたり適用されるにもかかわらず、高周波特性および別の電気的な特性のさらなる改善、殊にトランジション周波数の上昇、利得曲線の形状の改善、増幅素子に関する降伏電圧および電力潮流の上昇を要求する多数のマイクロ波用途およびオプトエレクトロニクス用途が存在する。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の課題は、トランジション周波数のような高周波特性および／または利得曲線の形状および／または別の電気的特性、例えば増幅素子の降伏電圧をさらに改善する回路を提供することである。
【課題を解決するための手段】
【０００８】
この課題は、別の増幅器を有し、別の増幅器は第２の増幅器と直列に接続されており、入力増幅器によって制御されることによって解決される。
【発明を実施するための最良の形態】
【０００９】
このような特徴によって本願発明の課題は完全に解決される。回路を流れる電流にわたって本発明による回路の利得の経過をプロットした場合に、そのような別の増幅器を有さない回路と比べてより平坦な部分を有し且つ急峻に降下する経過が生じ、本願発明による新たな回路がより高い降伏電圧およびトランジション周波数を有することが分かる。
【００１０】
第１の実施形態の範囲では、回路が入力増幅器の第２の電流端子および第２の増幅器の第１の電流端子に接続されているノードを有し、入力増幅器の第１の電流端子は別の増幅器を介して回路の第１の電流端子と接続されており、また別の増幅器の第２の電流端子はノードと接続されている。
【００１１】
前述の一般的な表現に比べ具体化されているこの実施形態は同一の利点を有する。
【００１２】
また有利には、入力増幅器は少なくとも１つのトランジスタおよび／または演算増幅器を有する。
【００１３】
前述したように、入力増幅器としてのトランジスタおよび／または演算増幅器を備えたトランジション周波数倍数化回路はそれ自体公知である。本発明の大きな利点は、本発明は高周波特性および電気的な特性に関して本発明により達成される利点は特別な入力増幅器回路に制限されるのではなく、トランジスタおよび／または演算増幅器を備えた入力増幅器の具体的な実施形態から十分に独立しているということである。
【００１４】
さらに有利には、別の増幅器が少なくとも１つの第２のトランジスタおよびダイオードを備えたカレントミラーを有しており、入力増幅器の第１の電流端子は第２のトランジスタの制御端子と接続されており、且つダイオードを介して第２のトランジスタの第１の電流端子と接続されており、また入力増幅器の第２の電流端子は第２のトランジスタの第２の電流端子と接続されている。
【００１５】
これらの特徴は具体化された回路技術的な本発明の実施形態を表し、この実施形態でもって上述の利点を達成することができる。
【００１６】
また有利には、入力増幅器および第２のトランジスタがそれぞれ、制御入力側としてのベース、第１の電流端子としてのエミッタ、第２の電流端子としてのコレクタを有するバイポーラトランジスタとして実現されており、また第２の増幅素子は少なくとも１つのトランジスタを有する。
【００１７】
一般的にトランジション周波数は構成素子を通過するキャリアの伝播時間によっても、構成素子の寄生容量によっても制限される。本発明は全く一般的に、トランジション周波数制限が伝播時間の影響はあまり受けず、寄生容量による影響が大きい場合には、常にその利点を発揮する。何故ならば、このことはバイポーラトランジスタにおいては通常のことであって、したがって本発明によってこの構成素子においてはトランジション周波数が殊に顕著に上昇する。しかしながら、本発明はバイポーラトランジスタを用いる実現形態にのみ制限されるのではなく、他のタイプのトランジスタを用いる実現形態も許容するものである。他のタイプのトランジスタ、例えばＭＯＳＦＥＴ、ＪＦＥＴ（Junction-FET）、ＨＦＥＴ（Heterostructure-FET）などを使用することができるが、これらは例であって本発明を制限するものではない。
【００１８】
また有利には第２の増幅器が第３のトランジスタのベース回路として実現されている。
【００１９】
トランジション周波数倍数化回路の出力側における第３のトランジスタのそのようなベース回路は、ミラー効果によって予期される回路の入力容量の上昇を低減する。さらには第３のトランジスタを用いることによりただ１つのトランジスタしか出力側として使用されないので、出力容量は同様に低減する。さらにはこの構造は入力側と出力側との間に改善された電気的な絶縁部を有する。総じて第３のトランジスタのベース回路によって全体回路の出力コンダクタンス値がより低くなる。
【００２０】
もっともこれらの利点は第３のトランジスタのベース回路を有する構成の範囲において、大きい電流利得を犠牲にして、また周波数にわたりＭＳＧ勾配（最大安定利得：ＭＳＧ＝Ｍａｘｉｍｕｍ  Ｓｔａｂｌｅ  Ｇａｉｎ）がそれ自体不所望に大きくなることによって達成される。ＭＳＧが比較的低い周波数においては大幅に改善されているにもかかわらず、他の２段増幅器と同様に単段増幅器よりも２倍速く低下する。このことは周波数応答を制限するだけでなく、回路設計の困難性も引き起こす。
【００２１】
この問題も回避するために有利な実施形態は、別の増幅器を有さないものと見なされる残りの回路のトポロジを有する別の増幅器を有する。
【００２２】
前述の択一形態の有利な構成は、第２の増幅器が第４のトランジスタと、第５のトランジスタおよび第２のダイオードからなる第２のカレントミラーとを有し、第４のトランジスタの第１の電流端子は第５のトランジスタの制御電流端子と接続されており、第２のダイオードを介して第５のトランジスタの第１の電流端子と接続されており、また第４のトランジスタの第２の電流端子は第５のトランジスタの第２の電流端子と接続されている。
【００２３】
この構造においては、別の増幅器としてのベース回路における単一の第３のトランジスタを用いる構成に比べ、周波数を決定する抵抗と容量の積に関してはるかに小さい入力値が生じ、これによって単段増幅器の相応の経過のように平坦に経過する電流利得および周波数にわたるＭＳＧ勾配が生じる。
【００２４】
さらに有利には入力増幅器および第２のトランジスタがそれぞれＳｉＧｅヘテロ結合トランジスタとして実現されている。
【００２５】
そのようなＳｉＧｅヘテロ結合トランジスタは、ベース層としてのｐドープされた薄いＳｉＧｅ層によって特徴付けられている。これによって、アクティブベース層は非常に薄く保つことができ、このことはキャリアの移動時間を短縮し、したがってトランジション周波数が高まる。すなわちＳｉＧｅヘテロ結合トランジスタは本発明との関連においてトランジション周波数を高めることに殊に適している。しかしながら、本発明は他のタイプのトランジスタとの関連においてもその利点を発揮することが分かる。
【００２６】
また有利には、第２の増幅器のベース・エミッタ全容量が、単一のトランジスタの２つのベース・エミッタ容量からなる直列回路の容量に相応するよう設計されている。
【００２７】
この場合には全出力容量が２つの並列コレクタ容量からなり、このことは確かにＭＳＧを低減させるが、比較的高い周波数に関しては有利に低減されたＭＳＧ勾配が周波数にわたって生じる。このことは利得曲線の形状について達成されようとする改善の例である。
【００２８】
別の有利な構成は、第３のトランジスタがＳｉＧｅヘテロ結合トランジスとして実現されていることによって特徴付けられている。
【００２９】
この構成においては、上記において第１および第２のトランジスタの相応の実現形態との関連において説明した利点と同様の利点が生じる。
【００３０】
第３のトランジスタのこの構成と同様にＳｉＧｅヘテロ結合トランジスタとしての第４のトランジスタおよび／または第５のトランジスタの実現形態を用いる構成が得られる。
【００３１】
この構成は種々の用途にとって有用である殊に高い出力電圧振幅によって特徴付けられている。さらには、周波数にわたるＭＳＧの経過が、単段増幅器の勾配に類似する勾配を有するという利点が生じる。このことはより大きい直流電流利得、より大きい出力コンダクタンス、より大きい降伏電圧、より大きい制御可能な電力潮流およびより高いトランジション周波数を実現し、これらは単一のトランジスタの代わりに簡単に使用することができる。
【００３２】
別の利点は実施例の説明および添付の図面から明らかになる。
【００３３】
前述の特徴および以下説明する特徴は、それぞれ示唆された組合せにおいてのみ使用できるのではなく、本発明の範囲を逸脱することなく他の組合せまたは単独で使用することもできる。
【００３４】
本発明の実施例を図面に示し、以下詳細に説明する。
【実施例】
【００３５】
図１は部分ａ）において入力増幅器１２と、入力増幅器１２のトランジション周波数に比べて高められた遷移周波を回路１０に供給する第２の増幅器１４とを備えた回路１０を示し、ここで回路１０は入力増幅器１２の制御入力側１６と接続されている制御入力側１８、第１の電流端子２０および第２の電流端子２２を有する。さらに回路１０は別の増幅器２４を有し、この別の増幅器２４は第２の増幅器１４と直列に接続されており、入力増幅器１２によって制御される。ノード２６は入力増幅器１２の第２の電流端子２８および第２の増幅器１４の第１の電流端子３０と接続されている。入力増幅器１２の第１の電流端子３２は別の増幅器２４を介して回路１０の第１の電流端子２０と接続されており、また別の増幅器２４の第２の電流端子３４はノード２６と接続されている。
【００３６】
入力増幅器１２は有利には、少なくとも１つの第１のトランジスタ３６および／または演算増幅器を有する。図１の部分ｂ）は第１のトランジスタ３６が設けられている入力増幅器１２の構成を示す。入力増幅器１２はトランジスタおよび／または演算増幅器の回路網を有することもできることが分かる。
【００３７】
図１の部分ｃ）に示されている第２の増幅器１４の構成においては、第２の増幅器１４がベース回路としての第３のトランジスタ３８からなり、このトランジスタ３８のベースは制御直流電圧源４０と接続されており、エミッタは回路１０の第１の電流端子３０として使用され、コレクタは回路１０の第２の電流端子２２として使用される。
【００３８】
回路１０は制御端子１８および第１の電流端子２０ならびに第２の電流端子２２でもって、殊に単一のトランジスタの端子と同じ数の端子を有する。
【００３９】
図２は別の増幅器２４の有利な実施例を示す。この実施例によれば別の増幅器２４は第２のトランジスタ４４とダイオード４６とからなるカレントミラー４２を有し、図１の部分ａ）およびｂ）に示されている入力増幅器１２の第１の電流端子３２は第２のトランジスタ４４の制御端子４８と接続されており、且つダイオード４６を介して第２のトランジスタ４４の第１の電流端子５０と接続されており、また第２のトランジスタ４４の第２の電流端子５２は図１の部分ａ）のノード２６と接続されている。第２のトランジスタ４４の第１の電流端子５０は図１の部分ａ）による回路１０の第１の電流端子２０に案内されている。図１の部分ａ）および／また１ｂ）による入力増幅器１２と接続されている図２による別の増幅器２４からなる回路は既に入力増幅器１２に比べ高められたトランジション周波数を供給する。
【００４０】
第２のトランジスタ４４も例えば制御入力側４８としてのベース、第１の電流端子５０としてのエミッタおよび第２の電流端子５２としてのコレクタを有するバイポーラトランジスタとして実現されている。
【００４１】
図１の部分ａ）による回路１０内にある別の増幅器２４のこの構造においては、回路１０の外部の制御端子１８を介して供給される入力信号が、回路１０の第２の電流端子２２を介して流れる電流を変調し、この電流の電流強度が回路１０の出力信号として使用される。回路１０はトランジション周波数および降伏電圧に関する値が高められており、且つ出力コンダクタンスが低減されている単一のトランジスタのような特性を有し、また単一のトランジスタに代わって高周波回路において使用することができる。
【００４２】
図３は入力増幅器１２およびカレントミラー４２からなるトランジション周波数倍数化回路についてのガンメル（Gummel）プロットを示す。公知のように、ガンメルプロットはコレクタ・ベース電圧＝０における測定から生じ、ベース・エミッタ電圧は変化する。ここでベース電流ＩＢおよびコレクタ電流ＩＣが線形にプロットされているベース電圧ＵＢに依存して対数的に表されている。曲線５４（端子１８を介する制御電流）および曲線５６（端子２２を介するコレクタ電流）の広範に線形の経過は単一のトランジスタの相応の曲線経過に定性的に対応し、したがって回路１０を単一のトランジスタに代わって使用できることが確認される。
【００４３】
図４は入力増幅器１２および図２による別の増幅器２４からなるトランジション周波数倍数化回路についての直流電流利得Ｇ、ならびに単一のトランジスタについての直流電流利得Ｇが対数的にプロットされたコレクタ電流ＩＣにわたり表されている。参照番号５８は単一のトランジスタについての利得経過を表し、他方参照番号６０は入力増幅器１２および図２の別の増幅器２４からなるトランジション周波数倍数化回路についての相応の利得経過を表している。このトランジション周波数倍数化回路の直流電流利得Ｇは定性的に単一のトランジスタの直流電流利得Ｇに類似して経過することが見て取れ、これによりやはり基本的な代替能力が確認される。トランジション周波数倍数化回路は、その直流電流利得曲線６０が単一のトランジスタの直流電流利得曲線５８の遥か上方を経過する特性を有する。
【００４４】
図５はコレクタ電流ＩＣにわたるトランジション周波数ｆＴの対応する経過を示す。ここでは曲線６２が単一のトランジスタに属し、曲線６４が入力増幅器１２およびカレントミラー４２からなるトランジション周波数倍数化回路に属する。したがって図５は、入力増幅器１２およびカレントミラー４２からなるトランジション周波数倍数化回路のトランジション周波数が単一のトランジスタのトランジション周波数に比べ著しく高められていることを示している。
【００４５】
図６は本発明による回路１０の具体的な構成を示しており、この回路１０は図１の部分ａ）による一般的な図に応じて部分ｂ），ｃ）および図２の対象から構成されている。
【００４６】
したがってこの構成は殊に第３のトランジスタを別の増幅素子１４として使用し、この第３のトランジスタ３８のベース端子６８はエミッタ側の端子３０にもコレクタ側の端子７０にも属し、したがってベース回路を表す。ベース端子６８には直流電圧源４０が接続されている。ノード７０は回路１０の第２の電流端子２２に案内されている。
【００４７】
ベース回路における第３のトランジスタを入力増幅器１２およびカレントミラー４２からなるトランジション周波数倍数化回路のノード２６に付加することは、ミラー効果によって増大するこのトランジション周波数倍数化回路の入力容量を低減させ、また単一の第３のトランジスタしか出力として使用されないので、付加的に全体回路１０の出力容量が低減する。さらに回路１０は入力側１８と第２の電流端子２２との間に良好な絶縁部を有する。ノード２６におけるトランジスタ３８のベース回路に基づき、構造の出力コンダクタンスが大幅に改善される。
【００４８】
図７は曲線７２でもって、図６による回路１０の直流電流利得Ｇをノード７０において流れるコレクタ電流ＩＣにわたって示している。
【００４９】
図８は、図６による回路１０についてのトランジション周波数ｆＴの相応の経過７４を、入力増幅器１２およびカレントミラー４２からなるトランジション周波数倍数化回路についての相応の経過７６と比較して全体のコレクタ電流ＩＣにわたって示している。
【００５０】
ここでは曲線７４は第３のトランジスタ３８を備えた回路１０に属し、これに対して曲線７６は図１ｂに応じた入力増幅器１２およびカレントミラー４２のみからなる前述のトランジション周波数倍数化回路、すなわち第３のトランジスタを有さない回路から供給される経過に対応する。全体回路１０の曲線７４は前述のトランジション周波数倍数化回路のみの曲線の下に延在している。しかしながらそれ自体不利なこの効果は、より好適なＭＳＧ／ＭＡＧ（最大有能利得：ＭＡＧ=Ｍａｘｉｍｕｍ  Ａｂａｉｌａｂｌｅ  Ｇａｉｎ）経過によって、以下においてさらに説明するように十分に補償される。しかしながらそれ自体不利なこの効果は、回路の所望の特性が別のトランジション周波数倍数化回路による公知のカスコードの補完でもっても簡単には生じないことを明らかにする。
【００５１】
図９は第３のトランジスタ３８を備えた構成の周波数に関するＭＳＧ／ＭＡＧ経過７８と、前述のトランジション周波数倍数化回路のみ、すなわち第３のトランジスタ３８を有さない回路に関するＭＳＧ／ＭＡＧ経過８０とを示す。
【００５２】
図９によれば、第３のトランジスタ３８を有さない前述のトランジション周波数倍数化回路において生じる利得（曲線８０）よりも大きい利得（曲線７８）、すなわち周波数にわたり大きいコレクタ電流が生じている。周波数にわたりプロットされている利得は、比較的高い周波数において初めて降下する。この有利な特性は図６による回路１０の改善された出力コンダクタンスに起因するものであり、この出力コンダクタンスは第３のトランジスタ３８を有さない前述のトランジション周波数倍数化回路よりも高いものである。
【００５３】
出力特性、すなわちコレクタ電圧ＵＣＥにわたるコレクタ電流ＩＣの経過が図６による回路１０に関して、図１０における特性局線群８１によって表されている。図６による回路１０に関して高い出力電圧振幅が生じていることは明らかである。したがって図６の回路１０は全体として明らかに改善されたＭＳＧおよび良好な出力電圧振幅を依然として非常に高いトランジション周波数において供給する。
【００５４】
ベース回路における第３のトランジスタ３８を備えた回路１０は、低い周波数では単段増幅器のＭＳＧ勾配に類似するＭＳＧ勾配を周波数にわたって有することも有利である。このことは周波数領域が１０ＧＨｚよりも小さい高周波数の用途にとって非常に有利である。
【００５５】
もっともこれらの利点は大きな電流利得を犠牲にして、また周波数にわたるＭＳＧの不所望に急勾配な経過でもって達成される。ＭＳＧは低い周波数では大幅に改善されるにもかかわらず、他のあらゆる２段増幅器の場合と同様に、単段増幅器の場合のよりも２倍速く低下する。このことは周波数応答を制限するだけではなく、回路設計における困難も引き起こす。
【００５６】
この問題を除去するために本発明の別の実施例では、第２の増幅器１４が別のトランジション周波数倍数化回路８２によって実現され、この別のトランジション周波数倍数化回路８２は入力増幅器１２および別の増幅器２４からなる残りの回路と同じ回路トポロジを有する。そのような実施例が図１１に示されている。詳細には図１１は、図１の部分ｂ）による構成の入力増幅器１２および図２の構成の別の増幅器２４を備えた回路１０、すなわち第１のトランジスタ３６を有する入力増幅器１２と、第２のトランジスタ４４およびダイオード４６からなるカレントミラー４２とを備えた回路１０を示す。すなわちカレントミラー４２はここでは別の増幅器２４と同一のものである。
【００５７】
第２の増幅器１４は第４のトランジスタ８４と、第５のトランジスタ８８および第２のダイオード９０からなる第２のカレントミラー８６とを有する。第４のトランジスタ８４の第１の電流端子９２は第５のトランジスタ８８の制御端子９４と接続されており、さらには第２のダイオード９０を介して第５のトランジスタ８８の第１の電流端子９６と接続されている。第４のトランジスタ８４の第２の電流端子９８は第５のトランジスタ８８の第２の電流端子１００と接続されている。
【００５８】
そのような構造に関して、第２の増幅器１４のベース・エミッタ容量は単一のトランジスタの２つの直列ベース・エミッタ容量に等しいことが提案される。この場合、全出力容量は２つの並列コレクタ容量からなり、このことは確かにＭＳＧを低減させ、またそれ自体不所望であるが、有利には比較的高い周波数に関して低減されたＭＳＧ勾配が周波数にわたって生じ、その結果顕著に平坦な部分を有し、急峻に降下する経過が実現される。
【００５９】
図１２および図１３は結果として生じる直流電流利得Ｇの経過（曲線１０２）およびトランジション周波数ｆＴの経過（曲線１０４）の結果として生じた経過を、第２の増幅器１４としてのトランジション周波数倍数化回路８２を有するこの構成についての全体のコレクタ電流ＩＣにわたり示している。達成しようとされたように、図１１による構成は同様に、顕著に平坦な部分１０６を有し、急峻に降下する利得経過１０２を有する。
【００６０】
図１４は図１１による構成についてのパラメータとしてのベース電流を有する出力特性１０８、すなわちコレクタ電流ＩＣとコレク・エミッタ電圧ＵＣＥとの関係を示す。この構成は８Ｖを上回る出力電圧振幅を供給し、このような出力電圧は種々の用途に有用である。
【００６１】
２つの周波数倍数化回路を有する構成のＭＳＧ／ＭＡＧ経過、すなわち図１１による実施例の構成と、図６に応じた単一の第３のトランジスタ３８を有する実施例の相応の経過を比較すると、２つのトランジション周波数倍数化回路は確かに周波数が低いときには若干劣化したＭＳＧを有するが、これに関しては、第３のトランジスタ３８を備えた構成の場合における傾斜に比べてはるかに単段増幅器についての曲線経過の傾斜に類似する平坦な勾配を有する。
【００６２】
図１１の実施例と比べて大きくなっている、図６の対象におけるＭＳＧ勾配はＭＳＧ値がより低くなるだけでなく、広帯域回路においても困難が生じる。この困難は図１１の対象およびその一般化されたトポロジによって回避される。
【００６３】
したがって、十分に等しい回路トポロジを有する２つのトランジション周波数倍数化回路を用いる構成、殊に図１１の対象はより大きい直流電流利得、より大きい出力コンダクタンス、より高い降伏電圧、より大きい電力潮流およびより高いトランジション周波数を有し、また簡単に単一のトランジスタの代わりに使用することができ、このことは広帯域の用途にも該当する。
【００６４】
さらなる比較検討は、図６および図１１による本発明の実施例が図１の公知の回路に比べて、実質的に高い直流電流利得およびトランジション周波数を有することを明らかにする。したがって、使用可能なＳｉＧｅ２テクノロジを使用できる本発明の個々の構成によって、１０７ＧＨｚを上回るトランジション周波数、７Ｖを上回る電圧振幅および非常に高い出力コンダクタンスが達成される。
【図面の簡単な説明】
【００６５】
【図１】一般的な形状での本発明の実施例の概略図。
【図２】既に高められたトランジション周波数を供給する別の増幅器の有利な実施例。
【図３】入力増幅器と別の増幅器からなるトランジション周波数倍数化回路に関するガンメルプロット。
【図４】対数的にプロットされたコレクタ電流にわたって示したトランジション周波数倍数化回路の直流電流利得および単一のトランジスタの直流電流利得。
【図５】コレクタ電流ＩＣにわたって示したトランジション周波数ｆＴの相応の経過。
【図６】別の増幅器としての付加的な第３のトランジスタを備えた、回路技術的に具体化された本発明の第１の実施例。
【図７】図６による回路の直流電流利得。
【図８】全コレクタ電流ＩＣにわたる図６による回路のトランジション周波数ｆＴの経過を入力増幅器および図２による回路からなるトランジション周波数倍数化回路の相応の経過と比較して表した図。
【図９】第３のトランジスタによる別の増幅器の実現形態のＭＳＧ／ＭＡＧ経過と入力増幅器および図２による回路からなるトランジション周波数倍数化回路のＭＳＧ／ＭＡＧ経過を周波数にわたり示した図。
【図１０】図６による回路技術的な実施形態のコレクタ電圧にわたるコレクタ電流の経過。
【図１１】別の増幅器の択一的な実現形態を有する、回路技術的に具体化された本発明の別の実施例。
【図１２】図１１による実施例の構成の直流電流利得。
【図１３】図１１による実施例の全コレクタ電流にわたるトランジション周波数。
【図１４】図１１による実施例のパラメータとしてのベース電流を有するコレクタ・エミッタ電圧とコレクタ電流の関係。
【図１】
2005295568.tif 000003
【図２】
2005295568.tif 000004
【図３】
2005295568.tif 000005
【図４】
2005295568.tif 000006
【図５】
2005295568.tif 000007
【図６】
2005295568.tif 000008
【図７】
2005295568.tif 000009
【図８】
2005295568.tif 000010
【図９】
2005295568.tif 000011
【図１０】
2005295568.tif 000012
【図１１】
2005295568.tif 000013
【図１２】
2005295568.tif 000014
【図１３】
2005295568.tif 000015
【図１４】
2005295568.tif 000016