(57)【要約】  【課題】  液体中における自己整合を利用した実装方法において、実装用基板上における複数の機能チップの配置位置に機能チップを高効率に配置できるようにする。  【解決手段】  主面上に形成され、複数の機能チップ１０３と対応する複数のリセス部１０４を有する実装用基板１０２と、該実装用基板１０２の上に載置され、各リセス部１０４を露出すると共に各機能チップ１０３をそれぞれ閉じ込める開口部からなる複数の閉じ込め領域１０１ａを有する平面板１０１とを用意する。続いて、実装用基板１０２上における各閉じ込め領域１０１ａに各機能チップ１０３をそれぞれ投入し、その後、機能チップ１０３を有する実装用基板１０２を平面板１０１と共に液体に浸す。液体に浸された平面板１０１に対して振動を与えることにより、各機能チップ１０３を実装用基板１０２のリセス部１０４に速やかに嵌め込むことができる。【選択図】      図２
2005311344.tif 000002
【特許請求の範囲】
【請求項１】
主面上に形成され、それぞれが複数の機能チップと平面形状が対応する複数のリセス部を有する実装用基板と、該実装用基板の上に載置され、前記各リセス部及びその周辺部を露出すると共に前記各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを用意する工程（ａ）と、
前記実装用基板上における前記各閉じ込め領域に前記各機能チップをそれぞれ投入する工程（ｂ）と、
前記機能チップを有する実装用基板を前記平面板と共に液体に浸す工程（ｃ）と、
前記実装用基板を固定した状態で、前記液体に浸された前記平面板に対して変位を与えることにより、前記複数の機能チップを前記実装用基板の前記リセス部に嵌め込む工程（ｄ）とを備えていることを特徴とする半導体素子の実装方法。
【請求項２】
主面上に形成され、それぞれが複数の機能チップと平面形状が対応する複数のリセス部を有する実装用基板と、該実装用基板の上に載置され、前記各リセス部及びその周辺部を露出すると共に前記各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを用意する工程（ａ）と、
前記実装用基板上における前記各閉じ込め領域に前記各機能チップをそれぞれ投入する工程（ｂ）と、
前記機能チップを有する実装用基板を前記平面板と共に液体に浸す工程（ｃ）と、
前記平面板を固定した状態で、前記液体に浸された前記実装用基板に対して変位を与えることにより、前記複数の機能チップを前記実装用基板の前記リセス部に嵌め込む工程（ｄ）とを備えていることを特徴とする半導体素子の実装方法。
【請求項３】
主面上に形成され、それぞれが複数の機能チップと平面形状が対応する複数のリセス部及び該各リセス部ごとの近傍に形成され前記リセス部よりも平面寸法が小さい微小溝を有する実装用基板と、該実装用基板に前記微小溝の内側を可動に設けられた微小ピンと、前記実装用基板の上に載置され、前記各リセス部及び各微小溝を露出すると共に前記各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを用意する工程（ａ）と、
前記実装用基板上における前記各閉じ込め領域に前記各機能チップをそれぞれ投入する工程（ｂ）と、
前記機能チップを有する実装用基板を前記平面板及び微小ピンと共に液体に浸す工程（ｃ）と、
前記実装用基板及び平面板を固定した状態で、前記液体に浸された前記微小ピンに対して変位を与えることにより、前記複数の機能チップを前記実装用基板の前記リセス部に嵌め込む工程（ｄ）とを備えていることを特徴とする半導体素子の実装方法。
【請求項４】
前記工程（ｄ）において、前記平面板に与える変位の限界は、前記リセス部に嵌め込まれていない未実装状態の機能チップが前記リセス部に移動し、且つ、前記リセス部に嵌め込まれた実装状態の機能チップに接触しない範囲であることを特徴とする請求項１に記載の半導体素子の実装方法。
【請求項５】
前記工程（ｄ）において、前記平面板に与える変位の方向は、基板面に平行で且つ前記機能チップの端部又は前記リセス部の周縁部に対して垂直であることを特徴とする請求項１に記載の半導体素子の実装方法。
【請求項６】
前記工程（ｄ）において、前記実装用基板に与える変位の限界は、前記リセス部に嵌め込まれていない未実装状態の機能チップが前記リセス部に移動し、且つ、前記リセス部に嵌め込まれた実装状態の機能チップに接触しない範囲であることを特徴とする請求項２に記載の半導体素子の実装方法。
【請求項７】
前記工程（ｄ）において、前記実装用基板に与える変位の方向は、基板面に平行で且つ前記機能チップの端部又は前記リセス部の周縁部に対して垂直であることを特徴とする請求項２に記載の半導体素子の実装方法。
【請求項８】
前記工程（ｄ）において、前記微小ピンに与える変位の限界は、前記リセス部に嵌め込まれていない未実装状態の機能チップが前記リセス部に移動し、且つ、前記リセス部に嵌め込まれた実装状態の機能チップに接触しない範囲であることを特徴とする請求項３に記載の半導体素子の実装方法。
【請求項９】
前記実装用基板における前記微小溝は、前記工程（ｄ）における前記微小ピンが変位する方向が基板面に平行で且つ前記機能チップの端部又は前記リセス部の周縁部に対して垂直となるように形成されていることを特徴とする請求項３に記載の半導体素子の実装方法。
【請求項１０】
前記各機能チップはその平面形状における対称性が高く且つ方向性を有さない場合に、前記各閉じ込め領域の平面形状は、前記機能チップ又は前記リセス部の平面形状と相似形であることを特徴とする請求項４〜７のうちのいずれか１項に記載の半導体素子の実装方法。
【請求項１１】
前記各機能チップはその平面形状における対称性が低い場合に、前記各閉じ込め領域の寸法は、前記各機能チップが前記各閉じ込め領域内で９０°以上回転しない値に設定することを特徴とする請求項４〜７のうちのいずれか１項に記載の半導体素子の実装方法。
【請求項１２】
前記工程（ｃ）において、前記平面板をふたで覆った状態で、前記実装用基板及び平面板を前記液体に浸すことを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体素子の実装方法。
【請求項１３】
前記工程（ｂ）よりも前に、前記実装用基板の前記各リセス部の底面上又は前記各機能チップの底面上に半田材を設ける工程（ｅ）と、
前記工程（ｄ）よりも後に、前記実装用基板から液体を除去した後、前記実装用基板を加熱することにより、前記実装用基板と前記複数の機能チップとをそれぞれ固着する工程（ｆ）とをさらに備えていることを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体素子の実装方法。
【請求項１４】
前記工程（ｆ）において、前記複数の機能チップを上方から押圧しながら加熱することを特徴とする請求項１３に記載の半導体素子の実装方法。
【請求項１５】
それぞれが互いに大きさが異なり且つ平面形状が相似形である少なくとも２つのタイプからなる複数の機能チップを実装用基板上に実装する半導体素子の実装方法であって、
主面上に形成され、前記２つのタイプの機能チップとそれぞれの平面形状が対応する複数のリセス部を有する実装用基板と、該実装用基板の上に載置され、前記各リセス部及びその周辺部を露出すると共に前記２つのタイプの各機能チップを閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを用意する工程（ａ）と、
前記複数の機能チップのうち一のタイプの機能チップの底面上と、前記実装用基板における前記複数のリセス部のうち他のタイプの機能チップと対応するリセス部の底面上とにそれぞれ半田材を設ける工程（ｂ）と、
前記実装用基板上における前記複数の閉じ込め領域のうち他のタイプの各機能チップと対応し且つ半田材が設けられたリセス部を含む閉じ込め領域に、前記他のタイプの各機能チップをそれぞれ投入する工程（ｃ）と、
前記他のタイプの機能チップを有する実装用基板を前記平面板と共に液体に浸す工程（ｄ）と、
前記液体に浸された前記実装用基板又は前記平面板に対して変位を与えることにより、前記他のタイプの機能チップを前記実装用基板の対応するリセス部に嵌め込む工程（ｅ）と、
前記実装用基板から液体を除去した後、前記実装用基板を加熱することにより、前記実装用基板と前記他のタイプの各機能チップとをそれぞれ固着する工程（ｆ）と、
前記実装用基板上における前記複数の閉じ込め領域のうち、前記一のタイプの各機能チップと対応するリセス部を含む閉じ込め領域に、その底面に半田材が設けられた前記一のタイプの各機能チップをそれぞれ投入する工程（ｇ）と、
前記一のタイプの機能チップを有する実装用基板を前記平面板と共に液体に浸す工程（ｈ）と、
前記液体に浸された前記実装用基板又は前記平面板に対して変位を与えることにより、前記一のタイプの機能チップを前記実装用基板の対応するリセス部に嵌め込む工程（ｉ）と、
前記実装用基板から液体を除去した後、前記実装用基板を加熱することにより、前記実装用基板と前記一のタイプの各機能チップとをそれぞれ固着する工程（ｊ）とを備えていることを特徴とする半導体素子の実装方法。
【請求項１６】
前記工程（ｆ）又は工程（ｊ）において、前記各機能チップを上方から押圧しながら加熱することを特徴とする請求項１５に記載の半導体素子の実装方法。
【請求項１７】
主面上に形成され、それぞれが半導体素子を含む複数の機能チップと平面形状が対応する複数のリセス部を有する実装用基板と、
前記実装用基板の上に載置され、前記各リセス部及びその周辺部を露出すると共に前記各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを備え、
前記実装用基板上における前記各閉じ込め領域に前記各機能チップをそれぞれ投入した後、投入された前記機能チップを有する実装用基板を前記平面板と共に液体に浸し、前記平面板に対して変位を与えることにより、前記複数の機能チップを前記実装用基板の前記リセス部に嵌め込むことを特徴とする半導体素子実装体。
【請求項１８】
主面上に形成され、それぞれが半導体素子を含む複数の機能チップと平面形状が対応する複数のリセス部及び該各リセス部ごとの近傍に形成され前記リセス部よりも平面寸法が小さい微小溝を有する実装用基板と、
前記実装用基板に前記微小溝の内側を可動に設けられた微小ピンと、
前記実装用基板の上に載置され、前記各リセス部及び各微小溝を露出すると共に前記各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを備え、
前記実装用基板上における前記各閉じ込め領域に前記各機能チップをそれぞれ投入した後、投入された前記機能チップを有する実装用基板を前記平面板及び微小ピンと共に液体に浸し、前記微小ピンに対して変位を与えることにより、前記複数の機能チップを前記実装用基板の前記リセス部に嵌め込むことを特徴とする半導体素子実装体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子等である微細で且つ複数の機能チップを実装用基板上に一括に実装する実装方法を用いた半導体素子の実装方法及び半導体素子実装体に関する。
【背景技術】
【０００２】
近年、半導体素子を作製する際に、電子部品等の微細な機能チップを、ウェハ又は基板などの実装用基板上に一括でかつ同時に実装する技術が、大きな注目を集めている。現状において、通常の大量生産による実装は、組立ロボットが機能チップを保持して所定の位置に配置する手法が採られている。しかしながら、組立ロボットは、そのコストと処理速度に限界があることから、大量の機能チップをより迅速に且つ低コストで実装できる他の手段を探す必要が生じてきている。
【０００３】
最近、この目的を達成する技術の１つに液体中で複数の機能チップを自己整合的に実装用基板に実装する技術である流体自己実装（Fluidic Self Assembly:ＦＳＡ）法が提案されている。  以下、従来のＦＳＡ法について図７及び図８を参照しながら説明する。
【０００４】
図７は第１の従来例に係るＦＳＡ法を用いた半導体素子実装体３００Ａを模式的に示している。図７に示すように、ウェハ又はプリント回路基板からなり、その表面に実装位置を規制する複数のリセス部４１０ａが設けられた実装用基板４１０は液体中にその表面を液面から傾けて保持される。続いて、多数の機能チップ４００が分散されたスラリ状の液体３１１をピペット３１０を通して実装用基板４１０の表面に注ぐ。ここで、機能チップ４００の形状は、通常、正方形状、円盤状又は球形状である。実装用基板４１０の表面に注がれた液体３１１に含まれる多数の機能チップ４００は該実装用基板４１０の表面を滑りながら、形状が一致する空のリセス部４１０ａに偶然に且つ自然に嵌まり込む。
【０００５】
また、図８は第２の従来例に係るバブルポンプ付き半導体素子実装体３００Ｂを模式的に示している。図８に示すように、バブルポンプ付き半導体素子実装体３００Ｂは、液体３１１及び実装用基板４１０を収納する容器３１２と、機能チップ４００を循環するバブルポンプシステム３１３とから構成されている。
【０００６】
バブルポンプシステム３１３は、実装用基板４１０のリセス部に嵌まらなかった機能チップ４００を実装用基板４１０よりも高い位置にまで泡３１１ａの浮力によって搬送する。搬送された機能チップ４００は、再度、実装用基板４１０の表面に注がれる。泡３１１ａは、バブルポンプシステム３１３に供給される窒素ガス３１４から、バブルポンプシステム３１３の下部に設けられた泡速度制御器３１３ａによって生成される。
【特許文献１】米国特許第５９０４５４５号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前記従来の半導体素子実装体においては、実装用基板の各リセス部に機能チップが嵌合する確率は各リセスの密度に依存する。したがって、高い実装効率を得るには、各リセスの密度と比較して、膨大な数の機能チップを用意する必要がある。一方、図８に示したバブルポンプにおいては、リセスに嵌合されなかった機能チップは再利用することが可能となるため、必要な機能チップの個数を減らすことが可能となる。しかしながら、これらの半導体素子実装体を用いても実装効率には限界があり、例えば、半導体素子の形状に実装効率が依存するという課題を有する。例えば、ある厚さとサイズを持つ円盤状の機能チップを平面正方形状に変えると、実装効率が９０％以上から４０％以下にまで低下することが報告されている。このことは、対称軸がより少ない形状の機能チップにおいては、その実装効率がより低下することを示している。従って、例えば、平面正方形状の機能チップを平面長方形状に変えた場合、正方形の端部が４方向に対称であるのに対し、長方形は２方向にしか対称でないことから、その実装効率はさらに半分程度にまで減ると考えられる。その上、これらの平面長方形状の機能チップが半導体レーザのようにチップ自体に方向性が与えられている場合には、実装効率はさらにその半分に低下し、実装効率は１０％を越えないと考えられる。通常、機能チップの実装効率は９９％（少なくとも９０％）を越える必要があるため、機能チップのサイズや形状に関係なく、高い実装効率で実装可能な機能チップの実装方法が要求される。
【０００８】
本発明は、前記従来の問題を解決し、複数の機能チップをそのサイズと形状とに拘わらず、実装用基板に設けられ機能チップとサイズが一致するリセス部に液体中で自己整合的に高効率かつ迅速に実装できるようにすることを目的とする。
【課題を解決するための手段】
【０００９】
前記の目的を達成するため、本発明は、複数の機能チップを分散した液体を多数のリセス部が設けられた実装用基板上にでたらめに注ぐのではなく、実装用基板上のリセス部よりも大きく且つ機能チップの寸法により特定される限界よりも小さい領域ごとに各機能チップを閉じ込めることにより、そのサイズと形状とに依らず、所望の個数すなわち実装用基板に実装したいだけの個数の機能チップを用意するだけでほぼ１００％の実装効率を実現することができるようになる。
【００１０】
具体的に、本発明に係る第１の半導体素子の実装方法は、主面上に形成され、それぞれが複数の機能チップと平面形状が対応する複数のリセス部を有する実装用基板と、該実装用基板の上に載置され、各リセス部及びその周辺部を露出すると共に各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを用意する工程（ａ）と、実装用基板上における各閉じ込め領域に各機能チップをそれぞれ投入する工程（ｂ）と、機能チップを有する実装用基板を平面板と共に液体に浸す工程（ｃ）と、実装用基板を固定した状態で、液体に浸された平面板に対して変位を与えることにより、複数の機能チップを実装用基板のリセス部に嵌め込む工程（ｄ）とを備えていることを特徴とする。
【００１１】
第１の半導体素子の実装方法によると、平面形状が機能チップと対応する複数のリセス部を有する実装用基板の上に、各リセス部及びその周辺部を露出すると共に各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板を載置し、各閉じ込め領域に各機能チップがそれぞれ投入された後に、液体に浸された状態で平面板に対して変位を与えることにより、複数の機能チップを実装用基板のリセス部に嵌め込む。これにより、複数の機能チップをそのサイズと形状とに拘わらず、実装用基板に設けられ機能チップと対応するリセス部に流体の流れと重力とを用いて高効率、高信頼性及び迅速に実装することが可能となる。
【００１２】
本発明に係る第２の半導体素子の実装方法は、主面上に形成され、それぞれが半導体素子を含む複数の機能チップと平面形状が対応する複数のリセス部を有する実装用基板と、該実装用基板の上に載置され、各リセス部及びその周辺部を露出すると共に各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを用意する工程（ａ）と、実装用基板上における各閉じ込め領域に各機能チップをそれぞれ投入する工程（ｂ）と、機能チップを有する実装用基板を平面板と共に液体に浸す工程（ｃ）と、平面板を固定した状態で、液体に浸された実装用基板に対して変位を与えることにより、複数の機能チップを実装用基板のリセス部に嵌め込む工程（ｄ）とを備えていることを特徴とする。
【００１３】
第２の半導体素子の実装方法によると、平面形状が機能チップと対応する複数のリセス部を有する実装用基板の上に、各リセス部及びその周辺部を露出すると共に各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板を載置し、各閉じ込め領域に各機能チップがそれぞれ投入された後に、液体に浸された状態で実装用基板に対して変位を与えることにより、複数の機能チップを実装用基板のリセス部に嵌め込む。これにより、複数の機能チップをそのサイズと形状とに拘わらず、実装用基板に設けられ機能チップと対応するリセス部に流体の流れと重力とを用いて高効率、高信頼性及び迅速に実装することが可能となる。
【００１４】
本発明に係る第３の半導体素子の実装方法は、主面上に形成され、それぞれが半導体素子を含む複数の機能チップと平面形状が対応する複数のリセス部及び該各リセス部ごとの近傍に形成されリセス部よりも平面寸法が小さい微小溝を有する実装用基板と、該実装用基板に微小溝の内側を可動に設けられた微小ピンと、実装用基板の上に載置され、各リセス部及び各微小溝を露出すると共に各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを用意する工程（ａ）と、実装用基板上における各閉じ込め領域に各機能チップをそれぞれ投入する工程（ｂ）と、機能チップを有する実装用基板を平面板及び微小ピンと共に液体に浸す工程（ｃ）と、実装用基板及び平面板を固定した状態で、液体に浸された微小ピンに対して変位を与えることにより、複数の機能チップを実装用基板のリセス部に嵌め込む工程（ｄ）とを備えていることを特徴とする。
【００１５】
第３の半導体素子の実装方法によると、平面形状が機能チップと対応する複数のリセス部及び該リセス部ごとの近傍に形成されリセス部よりも平面寸法が小さい微小溝を有する実装用基板の上に、各リセス部及び各微小溝を露出すると共に各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板を載置し、各閉じ込め領域に各機能チップがそれぞれ投入された後に、液体に浸された状態で微小ピンに対して変位を与えることにより、複数の機能チップを実装用基板のリセス部に嵌め込む。これにより、複数の機能チップをそのサイズと形状とに拘わらず、実装用基板に設けられ機能チップと対応するリセス部に流体の流れと重力とを用いて高効率高信頼性及び迅速に実装することが可能となる。
【００１６】
第１の半導体素子の実装方法は、工程（ｄ）において、平面板に与える変位の限界は、リセス部に嵌め込まれていない未実装状態の機能チップがリセス部に移動し、且つ、リセス部に嵌め込まれた実装状態の機能チップに接触しない範囲であることが好ましい。
【００１７】
また、第１の半導体素子の実装方法は、工程（ｄ）において、平面板に与える変位の方向は、基板面に平行で且つ機能チップの端部又はリセス部の周縁部に対して垂直であることが好ましい。
【００１８】
第２の半導体素子の実装方法は、工程（ｄ）において、実装用基板に与える変位の限界は、リセス部に嵌め込まれていない未実装状態の機能チップがリセス部に移動し、且つ、リセス部に嵌め込まれた実装状態の機能チップに接触しない範囲であることが好ましい。
【００１９】
また、第２の半導体素子の実装方法は、工程（ｄ）において、実装用基板に与える変位の方向は、基板面に平行で且つ機能チップの端部又はリセス部の周縁部に対して垂直であることが好ましい。
【００２０】
第３の半導体素子の実装方法は、工程（ｄ）において、微小ピンに与える変位の限界は、リセス部に嵌め込まれていない未実装状態の機能チップがリセス部に移動し、且つ、リセス部に嵌め込まれた実装状態の機能チップに接触しない範囲であることが好ましい。
【００２１】
また、第３の半導体素子の実装方法において、実装用基板における微小溝は、工程（ｄ）における微小ピンが変位する方向が基板面に平行で且つ機能チップの端部又はリセス部の周縁部に対して垂直となるように形成されていることが好ましい。
【００２２】
第１又は第２の半導体素子の実装方法において、各機能チップはその平面形状における対称性が高く且つ方向性を有さない場合に、各閉じ込め領域の平面形状は、機能チップ又はリセス部の平面形状と相似形であることが好ましい。
【００２３】
また、第１又は第２の半導体素子の実装方法において、各機能チップはその平面形状における対称性が低い場合に、各閉じ込め領域の寸法を各機能チップが各閉じ込め領域内で９０°以上回転しない値に設定することが好ましい。
【００２４】
第１〜第３の半導体素子の実装方法は、工程（ｃ）において、平面板をふたで覆った状態で、実装用基板及び平面板を液体に浸すことが好ましい。
【００２５】
また、第１〜第３の半導体素子の実装方法は、工程（ｂ）よりも前に、実装用基板の各リセス部の底面上又は各機能チップの底面上に半田材を設ける工程（ｅ）と、工程（ｄ）よりも後に、実装用基板から液体を除去した後、実装用基板を加熱することにより、実装用基板と複数の機能チップとをそれぞれ固着する工程（ｆ）とをさらに備えていることが好ましい。
【００２６】
この場合に、工程（ｆ）において、複数の機能チップを上方から押圧しながら加熱することが好ましい。
【００２７】
本発明に係る第４の半導体素子の実装方法は、それぞれが半導体素子を含み、互いに大きさが異なり且つ平面形状が相似形である少なくとも２つのタイプからなる複数の機能チップを実装用基板上に実装する半導体素子の実装方法を対象とし、主面上に形成され、２つのタイプの機能チップとそれぞれの平面形状が対応する複数のリセス部を有する実装用基板と、該実装用基板の上に載置され、各リセス部及びその周辺部を露出すると共に２つのタイプの各機能チップを閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを用意する工程（ａ）と、複数の機能チップのうち一のタイプの機能チップの底面上と、実装用基板における複数のリセス部のうち他のタイプの機能チップと対応するリセス部の底面上とにそれぞれ半田材を設ける工程（ｂ）と、実装用基板上における複数の閉じ込め領域のうち他のタイプの各機能チップと対応し且つ半田材が設けられたリセス部を含む閉じ込め領域に、他のタイプの各機能チップをそれぞれ投入する工程（ｃ）と、他のタイプの機能チップを有する実装用基板を平面板と共に液体に浸す工程（ｄ）と、液体に浸された実装用基板又は平面板に対して変位を与えることにより、他のタイプの機能チップを実装用基板の対応するリセス部に嵌め込む工程（ｅ）と、実装用基板から液体を除去した後、実装用基板を加熱することにより、実装用基板と他のタイプの各機能チップとをそれぞれ固着する工程（ｆ）と、実装用基板上における複数の閉じ込め領域のうち、一のタイプの各機能チップと対応するリセス部を含む閉じ込め領域に、その底面に半田材が設けられた一のタイプの各機能チップをそれぞれ投入する工程（ｇ）と、一のタイプの機能チップを有する実装用基板を平面板と共に液体に浸す工程（ｈ）と、液体に浸された実装用基板又は平面板に対して変位を与えることにより、一のタイプの機能チップを実装用基板の対応するリセス部に嵌め込む工程（ｉ）と、実装用基板から液体を除去した後、実装用基板を加熱することにより、実装用基板と一のタイプの各機能チップとをそれぞれ固着する工程（ｊ）とを備えていることを特徴とする。
【００２８】
第４の半導体素子の実装方法によると、互いに大きさが異なり且つ平面形状が相似形である少なくとも２つのタイプからなる複数の機能チップを実装用基板上に実装する場合に、工程（ｂ）に示すように、複数の機能チップのうち一のタイプの機能チップの底面上と、実装用基板における複数のリセス部のうち他のタイプの機能チップと平面形状が対応するリセス部の底面上とにそれぞれ半田材を設けた後、続く工程（ｃ）において、他のタイプの各機能チップと平面形状が対応し且つ半田材が設けられたリセス部を含む閉じ込め領域に、半田材が設けられていない他のタイプの各機能チップを投入して、その後は、本発明の第１の実装方法と同様に実装する。その後、工程（ｇ）において、一のタイプの各機能チップと対応するリセス部を含む閉じ込め領域に、底面に半田材が設けられた一のタイプの各機能チップをそれぞれ投入する。このようにすると、例えばその底面に半田材が設けられていない他の機能チップが一の機能チップと対応するリセス部に嵌まり込んだとしても、該一の機能チップと対応するリセス部には半田材が設けられていないため、他の機能チップが一の機能チップと対応するリセス部に固着されることがない。従って、互いに平面形状が異なる機能チップであっても所定の実装位置に選択的に且つ自己整合的に実装することができる。
【００２９】
第４の半導体素子の実装方法は、工程（ｆ）又は工程（ｊ）において、各機能チップを上方から押圧しながら加熱することが好ましい。
【００３０】
本発明に係る第１の半導体素子実装体は、主面上に形成され、それぞれが半導体素子を含む複数の機能チップと平面形状が対応する複数のリセス部を有する実装用基板と、実装用基板の上に載置され、各リセス部及びその周辺部を露出すると共に各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを備え、実装用基板上における各閉じ込め領域に各機能チップをそれぞれ投入した後、投入された機能チップを有する実装用基板を平面板と共に液体に浸し、平面板に対して変位を与えることにより、複数の機能チップを実装用基板のリセス部に嵌め込むことを特徴とする。
【００３１】
本発明に係る第２の半導体素子実装体は、主面上に形成され、それぞれが半導体素子を含む複数の機能チップと平面形状が対応する複数のリセス部及び該各リセス部ごとの近傍に形成されリセス部よりも平面寸法が小さい微小溝を有する実装用基板と、実装用基板に微小溝の内側を可動に設けられた微小ピンと、実装用基板の上に載置され、各リセス部及び各微小溝を露出すると共に各機能チップをそれぞれ閉じ込める開口部からなる複数の閉じ込め領域を有する平面板とを備え、実装用基板上における各閉じ込め領域に各機能チップをそれぞれ投入した後、投入された機能チップを有する実装用基板を平面板及び微小ピンと共に液体に浸し、微小ピンに対して変位を与えることにより、複数の機能チップを実装用基板のリセス部に嵌め込むことを特徴とする。
【発明の効果】
【００３２】
本発明に係る半導体素子の実装方法及びその半導体素子実装体によると、実装用基板の主面を、複数のリセス部と対応した開口部を有する平面板により覆い、該平面板の開口部をガイドとする閉じ込め領域に機能チップを投入した後、液体中で平面板、実装用基板又は微小ピンに変位を与え、実装用基板に設けられ機能チップと対応するリセス部に流体の流れと重力とを用いることにより、複数の機能チップをそのサイズと形状とに拘わらず高効率、高信頼性及び迅速に実装することが可能となる。
【発明を実施するための最良の形態】
【００３３】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００３４】
図１（ａ）及び図１（ｂ）は本発明の第１の実施形態に係る半導体素子実装体であって、（ａ）は格子状の平面板の平面構成を示し、（ｂ）は実装用基板を浸す液体を収容する容器の平面構成を示している。
【００３５】
図１（ａ）に示すように、平面板１０１は、例えば厚さが１５０ｎｍ程度のニッケル（Ｎｉ）又はニッケル合金からなり、行列状に配置された複数の開口部１０１ａを有している。また、図１（ｂ）は、平面板１０１が主面に保持された状態の実装用基板（図示せず）を機能チップと共に液体１１５に浸す容器２００を示している。
【００３６】
図２（ａ）及びその拡大図である図２（ｂ）に示すように、まず、容器２００に実装用基板１０２を投入し、続いて、実装用基板１０２の上に平面板１０１を載置する。ここで、容器２００はその深さが実装用基板１０２の厚さとほぼ同等であり、また、容器２００の内法（うちのり）は、平面板１０１が所定の範囲内でのみ水平方向に可動となるように設定されている。
【００３７】
平面板１０１に形成された各開口部１０１ａは、平面長方形状の複数のリセス部１０４を有する実装用基板１０２における各リセス部１０４及びその周辺部を含む領域を囲うことによって、少なくとも１つの機能チップ１０３を閉じ込めることができる。ここで、各リセス部１０４の平面形状は、機能チップ１０３の底面と同一の形状であり、機能チップ１０３の下部が嵌まる程度の大きさに設定されている。また、平面板１０１は実装用基板１０２に対して、平面板１０１における開口部（以下、閉じ込め領域と呼ぶ。）１０１ａの各辺が実装用基板１０２のリセス部１０４の各辺に対して垂直又は平行となるように配置する。図２（ｂ）において、実装用基板１０２上に示された領域１０２ａは、機能チップ１０３がリセス部１０４に実装された後、実装用基板１０２を機能チップ１０３ごとに個片に分割し、例えばサブマウントとして分割するサブマウント領域を示している。なお、実装用基板１０２は、例えばシリコン（Ｓｉ）又は炭化ケイ素（ＳｉＣ）からなるウェハでもよく、またプリント回路基板等でもよい。
【００３８】
続いて、例えば、平面板１０１の複数の閉じ込め領域１０１ａのうち１行又は１列ごとに、複数の機能チップ１０３を、必要ならばその向きを揃えて落とし入れる。ここでは、各機能チップ１０３の厚さは１３５μｍ程度であり、このとき、機能チップ１０３が横倒しとなったり、該機能チップ１０３の方向が逆向きとなったりしないように、チップの長さの半分以下の高さから落とし入れると良い。閉じ込め領域１０１ａのすべての行又は列に機能チップ１０３を落とし入れた後、容器２００に液体１１５を注ぐ。
【００３９】
続いて、各閉じ込め領域１０１ａに機能チップ１０３を有する平面板１０１又は実装用基板１０２をリセス部１０４の縁（エッジ）に対して垂直又は平行な方向に振動により変位させる。この変位によって、液体１１５の流れにより、閉じ込め領域１０１ａに閉じ込められリセス部１０４に嵌まっていない未実装状態の機能チップ１０３が同時に且つ自己整合的にリセス部１０４に嵌まり込む。この平面板１０１又は実装用基板１０２に与える変位によって、流体中において自己整合的で且つ高精度な実装を可能としながら、機能チップ１０３に対して可能な限りデバイス構造に影響を与えないようにすることができる。但し、リセス部１０４に実装された機能チップ１０３は、平面板１０１及び実装用基板１０２の動き（変位）には妨げられることはない。
【００４０】
すべての機能チップ１０３が各リセス部１０４に嵌まり込むまで、数回に分けて振動を印加して、図３（ａ）及びその拡大図である図３（ｂ）に示す状態を得る。なお、ここでは、平面板１０１は実装用基板１０２に保持されているが、これに限られず、実装用基板１０２を固定して平面板１０１に振動を印加してもよく、逆に平面板１０１を固定して実装用基板１０２に印加してもよい。また、平面板１０１等に振動を与える際に、各機能チップ１０３が閉じ込め領域１０１ａから飛び出さないように、また、各機能チップ１０３が閉じ込め領域１０１ａ内で転倒しないように、ガラス又はプラスチック製で、複数の微小孔を設けた透明板を平面板１０１の上に設けてもよい。なお、透明板を用いる場合には、平面板１０１の厚さを機能チップ１０３よりも大きくする。
【００４１】
ここで、閉じ込め領域１０１ａは、例えば半導体レーザのように方向性が重要な場合には、機能チップ１０３が閉じ込め領域１０１ａ内で９０°以上に回転しないような面積及び形状とする。また、機能チップ１０３が方向性を有する場合は、閉じ込め領域１０１ａに所定の方向で機能チップ１０３を閉じ込める。なお、半導体レーザの方向性は、例えば各半導体レーザの底面の端部に円形等の図形パターンを描くことにより確認することができる。一例として、すべての機能チップ１０３を、パーツフィーダ等が備えるパッシブガイド（パッシブトラック）からなる制限領域を通過させ、方向性を示す図形パターンに基づいて、逆方向で通過した機能チップ１０３が確認された場合には、その機能チップ１０３を除外するようにする。
【００４２】
これに対し、機能チップ１０３の平面形状が半導体レーザのように長方形ではなく、平面正方形状又は円形状等の高次の対称性を有する場合は、閉じ込め領域１０１ａの面積に制限はない。一般には機能チップの平面形状がリセス部の平面形状と一致するだけでよい。従って、対称性が高い機能チップにおけるそれとサイズが一致するリセス部への移動（変位）は、平面板１０１及び実装用基板１０２自体の移動（変位）によりなされることになる。
【００４３】
次に、各機能チップ１０３の底面又は実装基板１０２における各リセス部１０４の底面上には、めっき等により半田材をあらかじめ設けておき、機能チップ１０３が配置された実装用基板１０２を容器２００から取り出した後、実装用基板１０２を加熱して、実装用基板１０２と各機能チップ１０３とを半田材により溶着する。その後は、実装用基板１０２を各サブマウント形成領域１０２ａごとに切り離し、所定の配線を施すことにより、半導体素子を得る。
【００４４】
（第１の実施形態の一変形例）
図４（ａ）及び図４（ｂ）は本発明の第１の実施形態の一変形例を示している。図４（ａ）に示すように、実装用基板１０２における１つのサブマウント形成領域１０２ａに２つのリセス部１０４Ａ、１０４Ｂが形成されている。第１のリセス部１０４Ａは第１の機能チップ１０３Ａと対応し、第２のリセス部１０４Ｂは、第１の機能チップ１０３Ａよりも平面サイズが大きい第２の機能チップ１０３Ｂと対応する。従って、本変形例においては、平面板１０１は各閉じ込め領域が１対のリセス部１０４Ａ、１０４Ｂを含むように実装用基板１０２上に配置される。
【００４５】
次に、図４（ｂ）に示すように、平面板１０１又は実装用基板１０２を各機能チップ１０３Ａ、１０３Ｂの各長辺又は各短辺に対して平行な方向に又は垂直な方向に振動させると、各機能チップ１０３Ａ、１０３Ｂはそれぞれ対応するリセス部１０４Ａ、１０４Ｂに嵌まり込む。
【００４６】
このような１つのサブマウント形成領域１０２ａに２種類の機能チップを実装する例として、例えばコンパクトディスク（Compact Disc：ＣＤ）及びデジタル汎用ディスク（Digital Versatile Disc：ＤＶＤ）を共に扱える光ピックアップに搭載されるハイブリッド型の２波長レーザが挙げられる。
【００４７】
ここで、本変形例のように、１つの閉じ込め領域１０１ａに、互いの平面形状が異なる１対の機能チップ１０３Ａ、１０３Ｂを半田材等で固着する手順として、以下のような方法がある。まず、１対の実装用基板１０２のリセス部１０４Ａ、１０４Ｂのうち、面積が小さい第１のリセス部１０４Ａの底面上にのみ半田材をめっきする。一方、１対の機能チップ１０３Ａ、１０３Ｂのうち、底面積が大きい第２の機能チップ１０３Ｂの底面（下面）上にのみ半田材をめっきする。次に、第１の機能チップ１０３Ａを各閉じ込め領域１０１ａに閉じ込め、続いて、振動を与えて第１のリセス部１０４Ａにそれぞれ第１の機能チップ１０３Ａを嵌める。その後、加熱処理を行なって、第１の機能チップ１０３Ａを第１のリセス部１０４Ａ内に、該第１のリセス部１０４Ａの底面上にめっきされた半田材により固着する。ここで、第１の機能チップ１０３Ａの底面及び第２のリセス部１０４Ｂの底面上にはいずれも半田材がめっきされていないため、第１の機能チップ１０３Ａが第２のリセス部１０４Ｂに嵌まっていたとしても、第１の機能チップ１０３Ａが第２のリセス部１０４Ｂ内に固着されてしまうことがない。次に、底面（下面）上に半田材がめっきされた第２の機能チップ１０３Ｂを各閉じ込め領域１０１ａに閉じ込め、続いて、振動を与えて第２のリセス部１０４Ｂにそれぞれ第２の機能チップ１０３Ｂを嵌める。その後、加熱処理を行なって、第２の機能チップ１０３Ｂを第２のリセス部１０４Ｂ内に、第２の機能チップ１０３Ｂの底面上にめっきされた半田材により固着する。
【００４８】
ここで、半田材を溶着する加熱処理時に、第１機能チップ１０３Ａ及び第２の機能チップ１０３Ｂの上面を軽く押圧すると、各機能チップ１０３Ａ、１０３Ｂを実装用基板１０２により確実に固着することができる。
【００４９】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。
【００５０】
図５は本発明の第２の実施形態に係る半導体素子実装体を部分的な拡大図と共に示している。
【００５１】
図５に示すように、製造装置１００は、シリコン（Ｓｉ）又は炭化ケイ素（ＳｉＣ）からなる実装用基板１０２とその上に載置された平面板１０１とを保持する平面方形状のマウント１１０と、平面板１０１をマウント１１０の４つの角部で保持する平面板ストッパ１１１とから構成されている。
【００５２】
第２の実施形態の特徴として、図５の拡大図に示すように、実装用基板１０２における平面板１０１の１つの開口部で囲まれてなる閉じ込め領域１０１ａには、平面長方形状のリセス部１０４の周囲を囲むように、それぞれが平面長方形状で且つ実装用基板１０２を表裏方向に貫通する複数の第１の貫通溝１０２ｂ及び第２の貫通溝１０２ｃが形成されている。第１の貫通溝１０２ｂは、リセス部１０４の両短辺を外側から挟むと共に、リセス部１０４の各短辺と平行な方向に互いに間隔をおき且つその溝の長辺をリセス部１０４の短辺と直交する方向に配置されている。第２の貫通溝１０２ｃは、リセス部１０４の両長辺を外側から挟むと共に、互いに間隔をおき且つその溝の長辺をリセス部１０４の長辺と直交する方向に配置されている。
【００５３】
第１の貫通溝１０２ｂには、例えば平面櫛形状でシリコンからなる第１のマイクロピンツール１０５Ａが、その歯を各第１の貫通溝１０２ｂの上側から又は下側から基板面に垂直で且つ可動に貫通して配置される。同様に、第２の貫通溝１０２ｃにも、平面櫛形状の第２のマイクロピンツール１０５Ｂが、その歯を各第２の貫通溝１０２ｃの上側から又は下側から基板面に垂直で且つ可動に貫通して配置される。
【００５４】
なお、第１のマイクロピンツール１０５Ａ及び第２のマイクロピンツール１０５Ｂを各貫通溝１０２ｂ、１０２ｃの上側から貫通する場合には、各閉じ込め領域１０１ａに機能チップ１０３を配置した後に各マイクロピンツール１０５Ａ、１０５Ｂを配置する。また、各貫通溝１０２ｂ、１０２ｃの下側から貫通する場合には、各閉じ込め領域１０１ａに機能チップ１０３を配置するより前に各マイクロピンツール１０５Ａ、１０５Ｂを配置する。
【００５５】
このように、第２の実施形態においては、実装用基板１０２の各リセス部１０４に配置（実装）される各機能チップ１０３は、平面板１０１の各開口部からなる閉じ込め領域１０１ａに閉じ込められるだけではなく、該閉じ込め領域１０１ａにおけるリセス部１０４の周囲に可動に配置された各マイクロピンツール１０５Ａ、１０５Ｂによって、さらにその位置が規制される。
【００５６】
従って、第２の実施形態に係る製造装置１００を液体中に浸し、さらに振動を与えると、各マイクロピンツール１０５Ａ、１０５Ｂの各歯は、各貫通溝１０２ｂ、１０２ｃを流通する液体によって基板面に平行に変位するため、閉じ込め領域１０１ａに閉じ込められた未実装状態の機能チップ１０３は、各マイクロピンツール１０５Ａ、１０５Ｂの変位によって、所定のリセス部１０４に速やかに近づくようになる。
【００５７】
ところで、各マイクロピンツール１０５Ａ、１０５Ｂをシリコンにより形成する場合には、リソグラフィ法及びエッチング法を用いて、シリコンウェハの主面に平面櫛形状にパターニングし、その後、シリコンウェハを必要な厚さに切り出すことにより得ることができる。なお、各マイクロピンツール１０５Ａ、１０５Ｂを構成する材料は、シリコンに限られず、錆びることがなければ導体、半導体又は絶縁体を問われない。
【００５８】
（第３の実施形態）
以下、本発明の第３の実施形態について図面を参照しながら説明する。
【００５９】
図６は本発明の第３の実施形態に係る半導体素子実装体の部分的な断面構成を示している。
【００６０】
図６により、透明板１０９を用いた、機能チップ１０３を実装用基板１０２に実装する方法を示す。第３の実施形態に係る製造装置（半導体素子実装体）１００は、平面板１０１に機能チップ１０３が反転しない程度の高さを持たせ、さらに平面板１０１を覆う、例えば透明なガラス製の透明板１０９を設けている。このようにすると、閉じ込め領域１０１ａに閉じ込められた機能チップ１０３が、実装工程における液体又は実装用基板１０２に与えられる振動（変位）によって、閉じ込め領域１０１ａ内で反転したり、さらには飛び出したりすることを防止することができる。
【００６１】
以下、前記のような構成を採る第３の実施形態に係る製造装置を用いた半導体素子の実装方法を説明する。
【００６２】
（１）主面に複数のリセス部１０４が行列状に設けられた実装用基板１０２と、該実装用基板１０２の各リセス部と対応する位置に複数の開口部が設けられた平面板１０１とを用意し、続いて、用意した実装用基板１０２の主面上に、各リセス部１０４を露出するように平面板１０１を載置する。その後、各リセス部１０４を囲う平面板１０１の開口部よりなる閉じ込め領域１０１ａごとに機能チップ１０３を投入する。ここで、各機能チップ１０３の底面上には、リセス部１０４と嵌合する電極１１２が形成されている。
【００６３】
（２）閉じ込め領域１０１ａごとに機能チップ１０３を閉じ込めた平面板１０１の上を透明板１０９で覆う。
【００６４】
（３）製造装置１００を図１（ｂ）に示した容器２００に入れ、その後、液体１１５を製造装置１００の上に該製造装置１００の全体が浸かるまでゆっくりと注ぐ。ここで、液体１１５には、メチルアルコール(ＣＨ3ＯＨ）又は水(Ｈ2Ｏ）を用いることができる。
【００６５】
（４）一旦、透明板１０９を開け、各閉じ込め領域１０１ａの透明板１０９と実装用基板１０２との間に溜まった気泡を取り除いた後、再度透明板１０９を取り付ける。なお、透明板１０９には、機能チップ１０３と対応する部分に該機能チップ１０３よりも小さい孔を設けたプラスチック板を用いてもよい。このようにすると、プラスチック板の裏側に溜まった空気を逃がすことができるので、製造装置１００における機能チップ１０３が保持される領域に液体１１５を充填することができる。
【００６６】
（５）閉じ込め領域１０１ａに閉じ込められた機能チップ１０３が実装用基板１０２の各リセス部１０４に近づくまでの間、液体１１５又は実装用基板１０２に振動を与えることにより、各機能チップ１０３をリセス部１０４にそれぞれ自己整合的に実装する。このとき、平面板１０１又は実装用基板１０２の助けによって、例えば図５に示したマウント１１０や平面板ストッパ１１１により規制される方向にその方向が変えられる。ここで、第２の実施形態のように、実装用基板１０２の各リセス部１０４の周囲に、貫通溝１０２ｂ、１０２ｃと該貫通溝１０２ｂ、１０２ｃ内を通るマイクロピンツール１０５Ａ、１０５Ｂとを設ける場合には、各機能チップ１０３は、マイクロピンツール１０５Ａ、１０５Ｂの機能により、さらに迅速に実装位置に移動する。
【００６７】
（６）機能チップ１０３の実装基板１０２への実装が完了した後、平面板１０１から透明板１０９を外し、その後、容器２００から液体１１５を除去し、さらに、実装用基板１０２及び機能チップ１０３を乾かす。
【００６８】
（７）実装用基板１０２から平面板１０１を取り除いた後、あらかじめリセス部１０４の底面上又は機能チップ１０３の電極１１２の底面上にめっきされていた半田材を、すべての機能チップ１０３の上面を軽く押圧しながら加熱処理を行なうことにより、各機能チップ１０３を実装用基板１０２上に固着する。続いて、実装用基板１０２を例えばサブマウント形成領域１０２ｂごとに分割する。
【００６９】
なお、機能チップ１０３は半導体レーザに限られない。すなわち、機能チップ１０３には、ＩＣチップ、光学素子、抵抗素子若しくはコンデンサ等の電子部品又はマイクロエレクトロメカニカルシステム（ＭＥＭＳ）等に用いられる、導体、半導体、絶縁性ガラス、絶縁性樹脂又は誘電体材料からなる機能素子を用いることができる。
【産業上の利用可能性】
【００７０】
本発明に係る半導体素子の製造方法及び半導体素子実装体は、半導体レーザ、ＭＥＭＳ、光学素子、液晶表示素子、ＩＣチップ等に適用可能である。また、本発明は、上記以外の技術分野においても、導体、半導体、絶縁体又は誘電体材料からなる機能チップ等に対して等しく有用である。
【図面の簡単な説明】
【００７１】
【図１】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体素子実装体を示し、（ａ）は格子状の平面板を示す平面図であり、（ｂ）は実装用基板を浸す液体を収容する容器を示す平面図である。
【図２】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体素子実装体を示し、（ａ）は容器に実装用基板及び平面板を浸した状態であって、実装完了前の状態を示す斜視図であり、（ｂ）は部分的な斜視図である。
【図３】（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体素子実装体を示し、（ａ）は容器に実装用基板及び平面板を浸した状態であって、実装完了後の状態を示す斜視図であり、（ｂ）は部分的な斜視図である。
【図４】（ａ）は本発明の第１の実施形態の一変形例に係る半導体素子実装体における実装完了前の状態を示す部分的な斜視図であり、（ｂ）は実装完了後の状態を示す部分的な斜視図である。
【図５】本発明の第２の実施形態に係る半導体素子実装体を部分的な拡大図と共に示した斜視図である。
【図６】本発明の第３の実施形態に係る半導体素子実装体における実装完了後の状態を示す部分的な断面図である。
【図７】第１の従来例に係る半導体素子実装体を示す模式的な斜視図である。
【図８】第２の従来例に係るバブルポンプ付き半導体素子実装体を示す模式的な構成図である。
【符号の説明】
【００７２】
１００    製造装置（半導体素子実装体）
１０１    平面板
１０１ａ  開口部（閉じ込め領域）
１０２    実装用基板
１０２ａ  サブマウント形成領域
１０２ｂ  第１の貫通溝
１０２ｃ  第２の貫通溝
１０３    機能チップ
１０３Ａ  第１の機能チップ
１０３Ｂ  第２の機能チップ
１０４    リセス部
１０４Ａ  第１のリセス部
１０４Ｂ  第２のリセス部
１０５Ａ  第１のマイクロピンツール
１０５Ｂ  第２のマイクロピンツール
１０９    透明板
１１０    マウント
１１１    平面板ストッパ
１１２    電極
１１５    液体
２００    容器
【図１】
2005311344.tif 000003
【図２】
2005311344.tif 000004
【図３】
2005311344.tif 000005
【図４】
2005311344.tif 000006
【図５】
2005311344.tif 000007
【図６】
2005311344.tif 000008
【図７】
2005311344.tif 000009
【図８】
2005311344.tif 000010