(57)【要約】【課題】  高密度のＭＲＡＭおよびその製造方法を提供する。【解決手段】  ＭＲＡＭは、磁気トンネル接合面１０６、書き込み線２０２および書き込み線２０４を備えている。書き込み線２０４は、書き込み線２０２と直角に交わり、書き込み線２０２または書き込み線２０４のうちの少なくとも一つは、その幅がＭＴＪセル１０６の幅よりも小さい。このように書き込み線２０２、２０４の幅をＭＴＪセル１０６の幅よりも小さく設定することにより、ＭＲＡＭが使用する面積を効果的に縮小することができ、高密度化を図ることができる。【選択図】  図２Ａ
2005311368.tif 000002
【特許請求の範囲】
【請求項１】
磁気トンネル接合面、第１の書き込み線および第２の書き込み線を備え、
前記第２の書き込み線は、前記第１の書き込み線と直角に交わり、前記第１の書き込み線または前記第２の書き込み線のうちの少なくとも一つは、その幅が前記磁気トンネル接合面の幅よりも小さいことを特徴とする磁気ランダムアクセスメモリ。
【請求項２】
前記第１の書き込み線の幅および前記第２の書き込み線の幅のそれぞれは、前記磁気トンネル接合面の幅よりも小さいことを特徴とする請求項１記載の磁気ランダムアクセスメモリ。
【請求項３】
前記第１の書き込み線の幅または前記第２の書き込み線の幅のうちの少なくとも一つは、前記磁気トンネル接合面の幅の半分よりも大きいことを特徴とする請求項１記載の磁気ランダムアクセスメモリ。
【請求項４】
前記磁気トンネル接合面の幅の半分よりも大きい前記第１の書き込み線の幅または前記第２の書き込み線の幅のうち少なくとも一つは、前記磁気トンネル接合面の幅よりも小さいことを特徴とする請求項３記載の磁気ランダムアクセスメモリ。
【請求項５】
前記書き込み線は、強磁性クラッド層および反強磁性材料層を含むシールド層へさらに接続されることを特徴とする請求項１記載の磁気ランダムアクセスメモリ。
【請求項６】
前記シールド層はさらにマンガンを含むことを特徴とする請求項５記載の磁気ランダムアクセスメモリ。
【請求項７】
前記第１の書き込み線または前記第２の書き込み線のうちの少なくとも一つは、平坦接触表面を有するバッファ層を介して前記磁気トンネル接合面へ接続されることを特徴とする請求項１記載の磁気ランダムアクセスメモリ。
【請求項８】
前記バッファ層と前記磁気トンネル接合面との間にある前記接触表面は、化学機械的研磨工程により形成されることを特徴とする請求項７記載の磁気ランダムアクセスメモリ。
【請求項９】
基板中にトレンチを形成する工程と、
前記トレンチに導電充填材料を充填する工程と、
前記導電充填材料上に導電バッファ層を形成する工程と、
前記導電バッファ層に接触される磁気トンネル接合面を形成する工程と、
を少なくとも含むことを特徴とする磁気ランダムアクセスメモリの書き込み線の形成方法。
【請求項１０】
前記基板は誘電材料からなることを特徴とする請求項９記載の磁気ランダムアクセスメモリの書き込み線の形成方法。
【請求項１１】
前記導電バッファ層を形成する工程は、化学機械的研磨法により平坦接触表面を形成し、前記導電バッファ層を前記磁気トンネル接合面に接触させる工程を少なくとも含むことを特徴とする請求項９記載の磁気ランダムアクセスメモリの書き込み線の形成方法。
【請求項１２】
前記導電充填材料を取り囲む磁性層を形成する工程をさらに含むことを特徴とする請求項９記載の磁気ランダムアクセスメモリの書き込み線の形成方法。
【請求項１３】
前記導電充填材料と前記磁性層との間に粘着層を形成する工程をさらに含むことを特徴とする請求項１２記載の磁気ランダムアクセスメモリの書き込み線の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリに関し、特に磁気ランダムアクセスメモリに関する。
【背景技術】
【０００２】
磁気ランダムアクセスメモリ（Magnetic Random Access Memory：ＭＲＡＭ）は、高速プログラム化を行うことのできる高密度な不揮発性メモリである。ＭＲＡＭには、複数のメモリセルまたはメモリセルアレイおよび互いに交差された複数のワード線およびビット線が含まれる。従来の磁気メモリセルには、磁気トンネル接合面（Magnet Tunnel Junction：ＭＴＪ）、分離トランジスタおよび交差されたワード線およびビット線が含まれる。そして、前述の分離トランジスタは一般にＮ型電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）であり、互いに接続されたセルにより、分離トランジスタを磁気トンネル接合面、ビット線および一部磁場を発生させてプログラム化されたＭＲＡＭセルのワード線にそれぞれ接続する。
【０００３】
ＭＴＪセルには非磁性導体が主に含まれ、下方の電性接点、プラグ式磁性層、プラグ式磁性層上に設けられたトンネルバリア層、トンネルバリア層上に設けられた自由磁性層（Free Magnetic Layer）が形成され、その自由磁性層上には上方の接点が設けられている。
【０００４】
プラグ式磁性層は、永久に同じ方向を向いている磁気ベクトルを有し、自由磁性層の磁気ベクトルは固定されていないが、当該層の物理サイズにより制限されて二つの方向のうちの一方向を向いている。ＭＴＪセルは回路中で接続のために使用される。そして、このＭＴＪセルを介してその内の一層からもう一つの層へ電流を垂直に流す。ＭＴＪセルは電性が対応した抵抗でもよく、その抵抗値の大きさは磁気ベクトルの方向により決められる。当該技術に習熟した者なら分かるように、それら磁気ベクトルの指向が反対方向のときは、ＭＴＪセルの抵抗値は高くなり、磁気ベクトルの指向が同じ方向のときは、ＭＴＪセルの抵抗値は低くなる。
【０００５】
基本的にビット線はＭＴＪセルアレイの各行と関係し、ワード線はＭＴＪセルアレイの各列と関係する。ビット線およびワード線は、アレイ中のそれぞれのセルアドレスへ用いられ、読み取りやプログラム化を行ったりデータをアレイ中へ保存したりする。また、所定の電流を所定のセルのビット線およびワード線へ印加することにより、所定のセルに対してプログラム化を行うことができる。本実施形態において、書き込み電流（written current）が発生させる磁場は改変データ層（または自由磁性層）の方向へ使用されるため、書き込み電流が印加されるとデータは直ちに書き込まれる。
【０００６】
理論上、低抵抗値（平行ベクトル）の状態では抵抗値が極力小さくなり、高抵抗値（反平行ベクトル）の状態では抵抗値が極力大きくなるため、その変化は関連電子回路においてとても容易に検知することができる。そのため、従来技術では改良された高密度のＭＲＡＭ素子が求められていた。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明の目的は、高密度のＭＲＡＭおよびその製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
上述の目的を達成するため、本発明は、ＭＲＡＭおよびその製造方法を提供する。本発明のＭＲＡＭは、磁気トンネル接合面、第１の書き込み線および第２の書き込み線を備える。第２の書き込み線は、第１の書き込み線と直角に交わり、第１の書き込み線および第２の書き込み線のうちの少なくとも一つは、その幅が磁気トンネル接合面の幅よりも小さい。
【発明の効果】
【０００９】
本発明は書き込み線の幅がＭＴＪセルの幅よりも小さいため、ＭＲＡＭが使用する面積を効果的に縮小することができる。また、取り囲む磁性材料またはキーパー層を使用することによりＭＲＡＭのメモリアレイの磁場を増大させることができる。また、この改良された製造方法により、書き込み線の平坦でないＣＭＰ表面が素子不良を発生させる可能性を低減させることができる。
【発明を実施するための最良の形態】
【００１０】
図１Ａは、従来のＭＲＡＭセルの構造を示す平面図であり、図１Ｂは、従来のＭＲＡＭセルの構造を示す側面図である。書き込み線１０２はもう一つの書き込み線１０４の上方に設けられ、この書き込み線１０４は、磁気トンネル接合面（ＭＴＪ）セル１０６により書き込み線１０２と分離されて直角に交わる。磁気トンネル接合面１０６は、さらに連結セル１０８によりＮ型電界効果トランジスタ（ＦＥＴ）１１０に接続される。この従来技術では、均一な磁場によりＭＴＪセル１０６へ書き込むため、書き込み線１０２、１０４の幅が、図示するようにＭＴＪセル１０６の幅よりも大きくなっており、書き込み操作を行うときに磁場電流を適当に変換することができた。
【００１１】
しかし、書き込み線の幅の大きさは、セルの密度に反比例して、書き込み電流の大きさに正比例するため、ＭＲＡＭの設計には非常にコストがかかった。その他、書き込み電流密度の減少もまた磁束効率を悪化させ、ＭＲＡＭの機能をさらに低下させた。
【００１２】
図２Ａは、本発明の好適な一実施形態によるＭＲＡＭセルの構造を示す平面図であり、図２Ｂは、本発明の好適な一実施形態によるＭＲＡＭセルの構造を示す側面図である。書き込み線２０２は、もう一つの書き込み線２０４の上方に設けられ、この書き込み線２０４は、磁気トンネル接合面（ＭＴＪ）セル１０６により書き込み線２０２と分離されて直角に交わる。磁気トンネル接合面１０６は、さらに連結セル２０６によりＮ型電界効果トランジスタ（ＦＥＴ）２０８に接続される。
【００１３】
本実施形態の書き込み線２０２、２０４の幅は、ＭＴＪセル１０６の幅よりも小さい。ここで注意しなければならないこととしては、ＭＴＪの形状が矩形や正方形であっても、ここで述べる幅とは任意の一辺の長さを示しているということがある。従来のＭＲＡＭセルと異なり、本実施形態は少なくとも一つの書き込み線の幅をＭＴＪセルの一辺よりも小さくするだけで、セルの密度を高めて、特定の書き込み線の電流を低減することができる。また、均一でない磁場が印加されても、ＭＲＡＭセルの切換の臨界電流は増大しない。その書き込み線は、その当時の技術における最小デザインルール（minimum design rule）と同様に狭く設計される可能性がある。しかし、その線幅が狭すぎる場合、不均一な磁場を発生させて書き込みエラーが起きることがあった。そのため、本実施形態による書き込み線の幅は、ＭＴＪセルの幅の半分よりも大きく設定している。他の実施形態では、書き込み線の幅の長さをＭＴＪセルの幅の半分からＭＴＪセルと同じ幅の間に設定してもよい。
【００１４】
図３は、本発明の好適な一実施形態によるＭＲＡＭセルの第１の改良構造を示す斜視図である。図３は、書き込み線の断面構造３００を示す斜視図であり、この断面構造は導電材料３０２を含み、それは強磁性クラッド層および反強磁性材料層を含むシールド層３０４と結合されている。導電材料３０２は銅またはアルミニウム金属であり、強磁性クラッド層は鉄、コバルト、マンガン、ニッケルなどの材料からなる。シールド層３０４は、キーパー層（Keeper Layer）として作用し、ＭＴＪセルで見られる磁場３０６を集中または強化する。また、本実施形態では、酸化物エッチング法、材料堆積法および化学機械的研磨法を含む従来の半導体製造工程によりシールド層３０４を形成することができる。当該技術に習熟している者なら分かるように、磁性材料のシールド層３０４は、電流が書き込み線を流れたときの磁束効率を向上させることができる。そのため、書き込み線の幅をさらに小さくすることができるだけでなく、書き込み電流をより少なくすることもできる。
【００１５】
図４は、従来技術の書き込み線の上方に形成される磁気トンネル接合面を示す模式図である。具体的に説明すると、従来技術においては化学機械的研磨法（Chemical Mechanical Polishing：ＣＭＰ）によりＭＲＡＭセルの下層導電線が形成される。図４の断面構造４００はＭＴＪセル構造のパターンおよび書き込み線を示し、この断面構造４００には酸化物４０２、導体４０４およびＭＴＪセル４０６が含まれる。そして、ＣＭＰ工程が完了すると、導体４０４と酸化物４０２との除去率の差異により、図４の二つの点線円４０８に示されるように、導体線の上方辺縁にポアがよく形成された。
【００１６】
上述の問題を解決するため、図５Ａから図５ＤのＭＲＡＭセルの構造に示すように、本発明の好適な一実施形態は改善された工程ステップを提供する。図５Ａに示すように、マスクおよびプラズマエッチング技術により、誘電材料の基板５０４上にトレンチ５０２を形成する。続いて、図５Ｂに示すように、充填材料５０６をトレンチ５０２中に充填し、トレンチの開口を被覆して書き込み線を形成する。
【００１７】
充填材料５０６は、例えば金属などの導体材料である。書き込み線に磁性を有するキーパー層を設ける場合には、充填材料を充填する前にトレンチ中へ磁性材料を入れる。また、キーパー層と充填材料との間に粘着層を形成して、キーパー層と充填材料との間の接続性を高めてもよい。その後、材料層５０８を堆積してトレンチ５０２を被覆する。材料層５０８を堆積する前には、先ずトレンチ中の導電材料の表面および基板の表面を平坦化する。ここで注意しなければならないこととして、トレンチ５０２内の導電の書き込み線と材料層５０８とを電性接続することができるなら、他の構造設計および製造工程を使用してもよく、充填材料５０６の材料と材料層５０８の材料とは必ずしも同じでなくともよいということがある。この工程では、一つの材料に対してＣＭＰ工程が行われるため、材料層５０８の表面領域をより平坦化することができる。その後、図５Ｃに示すように、複数の材料薄膜５１０を堆積してＭＴＪセル構造を形成する。最後に図５Ｄに示すように、材料層５０８の一部および複数の薄膜５１０の一部を除去してＭＴＪセル５１２を形成する。
【００１８】
材料層５０８を書き込み線５０６とＭＴＪセル５１２との間に設けてバッファ層（Buffer Layer）にすることにより、書き込み線５０６との完全な電性接触を行うとともに、ＭＴＪセル５１２との平坦な接触表面を得ることができる。このように、ＣＭＰ工程は均一な処理を行うことができ、ＣＭＰ工程により機能に影響を与えるポアが形成されないようにすることができる。
【００１９】
そして、書き込み線の幅がＭＴＪセルの幅よりも小さいために、ＭＲＡＭメモリが使用する面積を効果的に小さくすることができる。本実施形態は取り囲む磁性材料またはキーパー層を使用してＭＲＡＭメモリアレイの磁場を増加させることができる。また、この改良された製造方法により、書き込み線の平坦でないＣＭＰ表面により素子不良を発生させる可能性を低減させることができる。
【００２０】
本発明では好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではなく、当該技術に熟知するものなら誰でも、本発明の主旨と領域を脱しない範囲内で各種の変更や修正を加えることができる。従って、本発明の保護の範囲は、特許請求の範囲で指定した内容を基準とする。
【図面の簡単な説明】
【００２１】
【図１Ａ】従来のＭＲＡＭセルの構造を示す平面図である。
【図１Ｂ】従来のＭＲＡＭセルの構造を示す側面図である。
【図２Ａ】本発明の好適な一実施形態によるＭＲＡＭセルの構造を示す平面図である。
【図２Ｂ】本発明の好適な一実施形態によるＭＲＡＭセルの構造を示す側面図である。
【図３】本発明の好適な一実施形態によるＭＲＡＭセルの第１の改良構造を示す斜視図である。
【図４】従来技術の書き込み線の上方に形成された磁気トンネル接合面の構造を示す断面図である。
【図５Ａ】本発明の好適な一実施形態によるＭＲＡＭセルの第２の改良構造を示す断面図である。
【図５Ｂ】本発明の好適な一実施形態によるＭＲＡＭセルの第２の改良構造を示す断面図である。
【図５Ｃ】本発明の好適な一実施形態によるＭＲＡＭセルの第２の改良構造を示す断面図である。
【図５Ｄ】本発明の好適な一実施形態によるＭＲＡＭセルの第２の改良構造を示す断面図である。
【符号の説明】
【００２２】
１０６  磁気トンネル接合面、２０２、２０４  書き込み線、２０６、２０８  連結セル、３００  断面構造、３０２  導電材料、３０４  シールド層、３０６  磁場、５０２  トレンチ、５０４  基板、５０６  充填材料、５０８  材料層、５１０  薄膜、５１２  ＭＴＪセル
【図１Ａ】
2005311368.tif 000003
【図１Ｂ】
2005311368.tif 000004
【図２Ａ】
2005311368.tif 000005
【図２Ｂ】
2005311368.tif 000006
【図３】
2005311368.tif 000007
【図４】
2005311368.tif 000008
【図５Ａ】
2005311368.tif 000009
【図５Ｂ】
2005311368.tif 000010
【図５Ｃ】
2005311368.tif 000011
【図５Ｄ】
2005311368.tif 000012