(57)【要約】【課題】  半導体集積回路素子数削減、チップ面積縮小を実現できる過電圧保護機能付き低入力電圧誤動作防止回路を提供することを目的とする。【解決手段】  入力電圧１に対する依存性を有する第一の電流源ＣＦに、逆極性の第二、第三のトランジスタ４，５からなるカレントミラー回路ＣＭの一端を接続し、カレントミラー回路ＣＭの他端に抵抗６の一端を接続し、抵抗６の他端にドレインを入力電圧１と接続した逆極性の第四のトランジスタ７のソースを接続し、逆極性の第四のトランジスタ７のゲートと入力電圧１の間に第二の定電流源８、ゲートとグラウンドの間にツェナーダイオード９を接続し、コンパレータ１１に入力側電圧として逆極性の第三のトランジスタ５のドレイン電圧ＶAと低入力電圧検出閾値と過電圧検出閾値に相当する電圧ＶBを与え、コンパレータ１１の出力として、低入力電圧および過電圧の検出信号ＶCOUTを得ている。【選択図】      図１
2005165792.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧に、一極性の第一のトランジスタにより構成され前記入力電圧に対して依存性を有する第一の電流源を接続し、
この第一の電流源に、逆極性の第二、第三のトランジスタからなるカレントミラー回路の一端を接続し、
前記カレントミラー回路の他端に、抵抗の一端を接続し、
前記抵抗の他端に、ドレインを前記入力電圧と接続した逆極性の第四のトランジスタのソースを接続し、
前記逆極性の第四のトランジスタのゲートと前記入力電圧の間に第二の電流源を接続し、
前記第二の電流源とグラウンドとの間にツェナーダイオードを接続し、
前記カレントミラー回路の他端を、一方の入力側電圧としてコンパレータに接続し、
前記コンパレータの他方の入力側電圧として、低入力電圧検出閾値と過電圧検出閾値に相当する定電圧を与え、前記コンパレータの出力を検出信号として使用すること
を特徴とする過電圧保護機能付き低入力電圧誤動作防止回路。
【請求項２】
前記第一の電流源を、ソースに前記入力電圧が接続され、ゲート・ソース間に所定電圧が与えられた一極性の第一のトランジスタによって構成し、前記入力電圧の変動をこの第一のトランジスタの出力電流の変動として捕えること
を特徴とする請求項１に記載の過電圧保護機能付き低入力電圧誤動作防止回路。
【請求項３】
前記コンパレータ出力の検出信号を使用して、制御信号発生回路の動作制御を行うこと
を特徴とする請求項１または請求項２に記載の過電圧保護機能付き低入力電圧誤動作防止回路。
【請求項４】
前記コンパレータ出力の検出信号を使用して、制御信号発生回路の出力信号の制御を行うこと
を特徴とする請求項１〜請求項３のいずれか１項に記載の過電圧保護機能付き低入力電圧誤動作防止回路。
【請求項５】
前記第一〜第四のトランジスタに、それぞれ同一極性のＭＯＳトランジスタまたはバイポーラトランジスタを使用すること
を特徴とする請求項１〜請求項４のいずれか１項に記載の過電圧保護機能付き低入力電圧誤動作防止回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路において、入力電圧が低入力時および高入力時の誤動作防止および周辺部品の保護のための回路に関するものである。
【背景技術】
【０００２】
以下、上記回路として、図５に従来の入力電圧の低入力電圧検出回路と過電圧検出回路を示し、これについて説明する。
図４において、１は入力電圧、１４はこの入力電圧１による制御信号発生回路、２９は入力電圧１の低入力電圧検出回路、３０は入力電圧１の過電圧検出回路であり、前記制御信号発生回路１４に、電流を供給する電流源１２がスイッチ１３を介して接続されている。
【０００３】
前記低入力電圧検出回路２９では、入力電圧１を抵抗２１，２２によって抵抗分割した電圧Ｖａと定電圧２３の電圧ＶLをコンパレータ２４で比較して、図６に示すように、入力電圧１が低入力電圧検出閾値ＶLより低い時、および高い時でそれぞれ、ロウ、ハイレベルの信号を出力信号ｃとして出力している。
【０００４】
また前記過電圧検出回路３０では、入力電圧１を抵抗２５，２６によって抵抗分割した電圧ｄと定電圧２７の電圧ＶHをコンパレータ２８で比較して、図６に示すように、入力電圧１が過電圧検出閾値ＶHより低い時、および高い時でそれぞれ、ハイ、ロウレベルの信号を出力信号ｆとして出力している。
【０００５】
上記低入力電圧検出回路２９の出力信号ｃと過電圧検出回路３０の出力信号ｆを、図５に示すようにＡＮＤ回路３１に入力して、図６に示すように、検出信号ＶCOUTを出力している。そして、この検出信号ＶCOUTによりスイッチ１３をオフとして電流源１２の電流Ｉ2を遮断して制御信号発生回路１４の動作制御を行い、また検出信号ＶCOUTをＡＮＤ回路１５に入力して制御信号発生回路１４の出力信号のオン／オフを行い、誤動作防止および周辺部品の保護のためのオン／オフの制御を行っている。ＶOUTはＡＮＤ回路１５の出力信号である。
【０００６】
このように、従来、低入力電圧誤動作防止および過電圧保護を実現するためには、図５に示すように、低入力電圧検出回路２９及び過電圧検出回路３０を別々に構成する必要があった。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、従来の構成では、低入力電圧検出回路２９及び過電圧検出回路３０を別々に構成するために、構成素子数が多くなり、チップ面積が大きくなるという問題があった。
【０００８】
本発明は、前記従来の課題を解決するもので、低入力電圧検出回路と過電圧検出回路を同一回路で実現して付加機能を高めると共に、半導体集積回路素子数を削減し、チップ面積を縮小することができる過電圧保護機能付き低入力電圧誤動作防止回路を提供することを目的としたものである。
【課題を解決するための手段】
【０００９】
前述した目的を達成するために、本発明のうち請求項１に記載の発明は、入力電圧に、一極性の第一のトランジスタにより構成され前記入力電圧に対して依存性を有する第一の電流源を接続し、この第一の電流源に、逆極性の第二、第三のトランジスタからなるカレントミラー回路の一端を接続し、前記カレントミラー回路の他端に、抵抗の一端を接続し、前記抵抗の他端に、ドレインを前記入力電圧と接続した逆極性の第四のトランジスタのソースを接続し、前記逆極性の第四のトランジスタのゲートと前記入力電圧の間に第二の電流源を接続し、前記第二の電流源とグラウンドとの間にツェナーダイオードを接続し、前記カレントミラー回路の他端を、一方の入力側電圧としてコンパレータに接続し、前記コンパレータの他方の入力側電圧として、低入力電圧検出閾値と過電圧検出閾値に相当する定電圧を与え、前記コンパレータの出力を検出信号として使用すること特徴とするものである。この構成によれば、低入力電圧検出回路と過電圧検出回路を同一回路で実現することができ、低入力電圧誤動作防止と過電圧保護を、半導体集積回路素子数を削減し、チップ面積を縮小して実現できる。
【００１０】
また請求項２に記載の発明は、請求項１に記載の発明であって、前記第一の電流源を、ソースに前記入力電圧が接続され、ゲート・ソース間に所定電圧が与えられた一極性の第一のトランジスタによって構成し、前記入力電圧の変動をこの第一のトランジスタの出力電流の変動として捕えることを特徴とするものである。
【００１１】
また請求項３に記載の発明は、請求項１または請求項２に記載の発明であって、前記コンパレータ出力の検出信号を使用して、制御信号発生回路の動作制御を行うことを特徴とするものである。
【００１２】
また請求項４に記載の発明は、請求項１〜請求項３のいずれか１項に記載の発明であって、前記コンパレータ出力の検出信号を使用して、制御信号発生回路の出力信号の制御を行うことを特徴とするものである。
【００１３】
また請求項５に記載の発明は、請求項１〜請求項４のいずれか１項に記載の発明であって、前記第一〜第四のトランジスタに、それぞれ同一極性のＭＯＳトランジスタまたはバイポーラトランジスタを使用することを特徴とするものである。
【発明の効果】
【００１４】
本発明は、上記構成を有し、入力電圧に対する依存性を有する電流源を使用して、低入力電圧誤動作防止回路のコンパレータの入力側電圧を制御することによって、過電圧保護回路機能も併せ持たせた、過電圧保護回路機能つき低入力電圧誤動作防止回路を構成することができ、半導体集積回路素子数を削減し、チップ面積を縮小することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を、図面を参照しながら説明する。なお、従来の図５に示す構成と同一の構成には同一の符号を付して説明を省略する。
［実施の形態１］
図１は本発明の実施の形態１における過電圧保護機能付き低入力電圧誤動作防止回路の回路図である。
【００１６】
図１において、ＣＦは入力電圧１に対する依存性を有する第一の電流源であり、この第一の電流源ＣＦは、ソースが入力電圧１が接続され、ゲート・ソース間に所定電圧２が与えられるＰchのＣ−ＭＯＳトランジスタからなる一極性の第一のトランジスタ３によって構成されている。この第一の電流源ＣＦの出力端である、一極性の第一のトランジスタ３のドレインに、カレントミラー回路ＣＭの一端が接続されている。
【００１７】
カレントミラー回路ＣＭは、ＮchのＣ−ＭＯＳトランジスタからなる逆極性の第二、第三のトランジスタ４，５からなり、第一の電流源３の出力端に、カレントミラー回路ＣＭの一端として第二のトランジスタ４のドレインおよびゲートと第三のトランジスタ５のゲートが接続され、第二、第三のトランジスタ４，５のソースがグラウンドに接続されている。このカレントミラー回路ＣＭの他端、すなわち第三のトランジスタ５のドレインに抵抗６の一端が接続されている。
【００１８】
この抵抗６の他端に、ドレインを入力電圧１と接続したＮchのＣ−ＭＯＳトランジスタからなる逆極性の第四のトランジスタ７のソースが接続され、この逆極性の第四のトランジスタ７のゲートと入力電圧１の間に第二の電流源８が接続され、またこの第二の電流源８とグラウンドとの間にツェナーダイオード９が接続されている。
【００１９】
また前記カレントミラー回路ＣＭの他端である第三のトランジスタ５のドレインを、一方の入力側電圧としてコンパレータ１１の一方の入力に接続し、このコンパレータ１１の他方の入力側電圧として定電圧１０の電圧ＶB を与えている。この定電圧１０の電圧ＶB は、低入力電圧検出閾値ＶLと過電圧検出閾値ＶHに相当する。
【００２０】
そして、前記コンパレータ１１の出力として、低入力電圧および過電圧の検出信号ＶCOUTを得ている。
またこの検出信号ＶCOUTを、従来と同様に、スイッチ１３の駆動信号、ＡＮＤ回路１５の入力信号としている。
【００２１】
以上のように構成された過電圧保護機能付き低入力電圧誤動作防止回路の動作を、図１と併せて図３、図４の動作説明図に基づいて説明する。
一極性のトランジスタ３によって構成される第一の電流源ＣＦにはゲート・ソース間に電圧２が与えられており、第一の電流源ＣＦは、入力電圧１（電圧値をＶ1とする）が変動すると、一極性のトランジスタ３のゲート・ドレイン間電圧が変動するので、チャネル変調効果により、入力電圧１に依存性を持つ、すなわち入力電圧１の電圧値Ｖ1が上昇すると出力電流Ｉ3が上昇する電流源となる。そして、逆極性の第二、第三のトランジスタ４，５によって構成されるカレントミラー回路ＣＭによって、逆極性の第四のトランジスタ７にも電流Ｉ3が流れる。
【００２２】
ここで、逆極性の第四のトランジスタ７のゲート電圧をＶ(M7/G)、ツェナーダイオード９の順方向電圧をＶZDとすると、
Ｖ1＜ＶZDの時    Ｖ(M7/G)＝Ｖ1       …（１）
Ｖ1≧ＶZDの時    Ｖ(M7/G)＝ＶZD      …（２）
となる。ただし、ここではＶ１＜ＶZDの時は、第二の電流源８は両端で電圧の降下を生じない理想電流源としている。ここで、逆極性の第四のトランジスタ７のゲート・ソース間電圧をＶGS、抵抗６の抵抗値をＲ6とすると、式（１）（２）より、第三のトランジスタ５のドレインの電圧、すなわちコンパレータ１１の一方の入力の電圧ＶAは、
Ｖ1＜ＶZDの時    ＶA ＝Ｖ1 −ＶGS−Ｉ3・Ｒ6      …（３）
Ｖ1≧ＶZDの時    ＶA ＝ＶZD−ＶGS−Ｉ3・Ｒ6      …（４）
となる。このため、式（３）より、低電圧時（Ｖ1＜ＶZD）には、図３に示すように、ＶAはＶ1上昇に伴い上昇する。これにより、Ｖ1が低入力電圧誤動作回路閾値ＶL（図３）より低い時、高い時にそれぞれ検出信号ＶCOUTはロウレベル、ハイレベルを出力する。また、式（４）より、過電圧時（Ｖ1≧ＶZD）には、図３に示すように、Ｉ3はＶ1上昇に伴い上昇するので、ＶAはＶ1上昇に伴い下降する。これにより、Ｖ1が過電圧保護回路閾値ＶH（図３）より低い時、高い時に検出信号VCOUTはハイレベル、ロウレベルを出力する。したがって、コンパレータ１１に入力される電圧ＶA，ＶBと入力電圧Ｖ1の関係、そしてコンパレータ１１の出力、すなわちＶCOUTとＶ1の関係は図３に示すものとなる。図３に示すように、電圧ＶB は、上述した如く、低入力電圧検出閾値ＶLと過電圧検出閾値ＶHに相当し、コンパレータ１１の出力として、低入力電圧および過電圧の検出信号ＶCOUTが得られる。
【００２３】
そして、この検出信号ＶCOUTを使用して、制御信号発生回路１４に電流Ｉ2を供給するスイッチ１３をオン／オフすることで、制御信号発生回路１４をオン／オフし、すなわち制御信号発生回路１４の動作制御を行い、また検出信号ＶCOUTを、制御信号発生回路１４の出力信号と共にＡＮＤ回路１５に入力することでも出力信号をオン／オフし、制御信号発生回路１４の出力信号の制御を行っている。
【００２４】
以上のように、本実施の形態１によれば、入力電圧１に対する依存性を有する第一の電流源ＣＦを使用して、コンパレータ１１の入力側電圧を制御することによって、過電圧保護回路機能も併せ持たせた、過電圧保護回路機能つき低入力電圧誤動作防止回路を構成することができ、このように低入力電圧検出回路と過電圧検出回路を同一回路で実現することにより、半導体集積回路素子数を削減し、チップ面積を縮小することができる。
［実施の形態２］
実施の形態１に記載した回路の一部または全てのＭＯＳトランジスタを同一極性のバイポーラトランジスタに置き換えても同じ機能と作用効果を得ることができる。実施の形態２では、図２に一例として示すように、すべてのＭＯＳトランジスタを同一極性のバイポーラトランジスタに置き換えている。
【００２５】
図２においては、ＰchのＣ−ＭＯＳトランジスタからなる一極性の第一のトランジスタ３に代えて、Ｐ型のバイポーラトランジスタからなる一極性の第一のトランジスタ１７を設け、ＮchのＣ−ＭＯＳトランジスタからなる逆極性の第二、第三のトランジスタ４，５に代えて、Ｎ型のバイポーラトランジスタからなる逆極性の第二、第三のトランジスタ１８，１９を設け、さらにＮchのＣ−ＭＯＳトランジスタからなる逆極性の第四のトランジスタ７に代えて、Ｎ型のバイポーラトランジスタからなる逆極性の第四のトランジスタ２０を設けている。
【００２６】
また一極性のトランジスタ１６によって構成される第一の電流源ＣＦは、一極性のトランジスタ１６のベース・エミッタ間に電圧１６が与えられており、入力電圧１により、実施の形態１と同様、アーリー効果で入力電圧１に依存性を持つ、すなわち入力電圧１が上昇すると出力電流が上昇する電流源となる。以下、実施の形態１に記載した同様の動作で過電圧保護回路機能つき低入力電圧誤動作防止回路として動作する。
【産業上の利用可能性】
【００２７】
本発明にかかる過電圧保護回路機能つき低入力電圧誤動作防止回路は、低入力電圧検出回路と過電圧検出回路を同一回路で実現することにより、半導体集積回路素子数を削減し、チップ面積を縮小することができるという効果を有し、半導体集積回路において、電源電圧が低入力時および高入力時の誤動作や周辺部品への保護に関する技術として有用である。
【図面の簡単な説明】
【００２８】
【図１】本発明の実施の形態１による過電圧保護機能付き低入力電圧誤動作防止回路の回路図である。
【図２】本発明の実施の形態２による過電圧保護機能付き低入力電圧誤動作防止回路の回路図である。
【図３】本発明の過電圧保護機能付き低入力電圧誤動作防止回路における過電圧および低電圧検出の動作説明図である。
【図４】本発明の過電圧保護機能付き低入力電圧誤動作防止回路における検出信号を使用した出力制御動作説明図である。
【図５】従来の低入力電圧検出回路及び過電圧検出回路を別々に構成した、入力電圧に関する低入力電圧誤動作防止および過電圧保護回路の回路図である。
【図６】従来の低電圧誤動作防止回路及び過電圧保護回路を別々に構成した、入力電圧に関する低入力電圧誤動作防止および過電圧保護の動作説明図である。
【符号の説明】
【００２９】
１    入力電圧
２，１６    所定電圧
３，１７    一極性の第一のトランジスタ
４，５，１８，１９    逆極性の第二、第三のトランジスタ
６    抵抗
７，２０    逆極性の第四のトランジスタ
８    第二の電流源
９    ツェナーダイオード
１０    定電圧
１１    コンパレータ
１２    制御信号発生回路の電流源
１３    制御信号発生回路の動作を制御するスイッチ
１４    制御信号発生回路
１５    ＡＮＤ回路
ＣＦ    第一の電流源
ＣＭ    カレントミラー回路
ＶA，ＶB    コンパレータの入力側入力電圧
ＶZD    ツェナーダイオードによる順方向電圧
ＶL    低入力電圧検出閾値
ＶH    過電圧検出閾値
ＶCOUT    検出信号
ＶOUT    出力信号
【図１】
2005165792.tif 000003
【図２】
2005165792.tif 000004
【図３】
2005165792.tif 000005
【図４】
2005165792.tif 000006
【図５】
2005165792.tif 000007
【図６】
2005165792.tif 000008