(57)【要約】【課題】  増幅回路の帰還抵抗と並列接続されたヒューズを切断するトリミングの場合、抵抗成分が残存するので電圧値にばらつきが生じていた。【解決手段】  電圧生成回路１０は、Ｒ−２Ｒラダー抵抗網型のＤ／Ａ変換回路１２が内部に設けられている。Ｄ／Ａ変換回路１２には、各ビットとの対応で第１スイッチ回路ＳＷ１から第８スイッチ回路ＳＷ８までのスイッチ回路が設けられ、その切替によってデジタル値が設定される。各スイッチ回路には、電圧値を固定するためのヒューズが設けられ、そのヒューズが切断されると初期値を反転した値で固定される。各スイッチ回路の切替は、設定回路１４によって制御され、その制御によってヒューズ切断後の電気的状態がヒューズ切断前に再現される。【選択図】  図２
2005063147.tif 000002
【特許請求の範囲】
【請求項１】
入力されるデジタル値をアナログ値に変換することにより電圧信号を生成するＤ／Ａ変換回路と、
前記Ｄ／Ａ変換回路に入力すべき前記デジタル値を設定する設定回路と、を有し、
前記設定回路は、前記電圧信号のアナログ電圧値を所望のアナログ電圧値に調整するための複数のヒューズを含むことを特徴とする電圧生成回路。
【請求項２】
入力された参照電圧に基づいて電圧信号を出力する出力回路と、
デジタル値をアナログ値に変換することにより前記出力回路へ入力すべき参照電圧を生成するＤ／Ａ変換回路と、
前記Ｄ／Ａ変換回路に入力すべき前記デジタル値を設定する設定回路と、を有し、
前記設定回路は、前記参照電圧のアナログ電圧値を所望のアナログ電圧値に調整するための複数のヒューズを含むことを特徴とする電圧生成回路。
【請求項３】
前記設定回路が設定するデジタル値を調整する場合、その調整した値は前記複数のヒューズのうち切断されたヒューズの数に応じた値で固定されることを特徴とする請求項１または２に記載の電圧生成回路。
【請求項４】
前記設定回路は、それぞれが前記デジタル値の各ビットのオンオフを制御する複数のスイッチング素子をさらに含み、
前記複数のスイッチング素子は、それぞれ前記複数のヒューズのうちのいずれかと直列に接続され、そのオンオフによって各ヒューズの接続または切断の状態を再現することを特徴とする請求項１から３のいずれかに記載の電圧生成回路。
【請求項５】
前記設定回路は、前記ヒューズの切断に先立って前記複数のスイッチング素子をオンオフ制御するデジタル値を一時的に保持するレジスタをさらに有することを特徴とする請求項４に記載の電圧生成回路。
【請求項６】
前記設定回路は、前記複数のヒューズとして、前記Ｄ／Ａ変換回路に入力するための前記デジタル値のビット数と同数のヒューズを含むとともに、前記複数のヒューズの切断前における前記デジタル値の初期値が、前記ビット数で設定できる範囲の中間値となるよう一部のビットの初期値を反転させてあることを特徴とする請求項１から５のいずれかに記載の電圧生成回路。
【請求項７】
入力されたデジタル値にしたがって各ビットに対応する複数のスイッチング素子のオンオフを制御するステップと、
前記オンオフの制御に基づいて前記デジタル値をアナログ値に変換することにより、前記複数のスイッチング素子に対応する複数のヒューズを選択的に切断したときに出力されるアナログ値を擬似的に再現するステップと、
前記アナログ値と目標値との誤差が低減されるよう調整した新たなデジタル値を入力するステップと、
前記調整した新たなデジタル値に対応するヒューズを切断することにより入力されるデジタル値を固定するステップと、
を有することを特徴とする電圧生成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電圧生成回路および電圧生成方法に関する。この発明は特に、生成する電圧のトリミング精度を高める技術に関する。
【背景技術】
【０００２】
近年、あらゆる電子機器の小型化と省電力化の要求が高まっている。例えば、携帯電話や携帯端末などのモバイル機器は、小型化とバッテリ駆動時間の改善に対する要求が特に高い。その結果、機器の内部電圧に対する精度の要求も高まっている。正確な内部電圧を生成するための調整方法としては、内部に設けたヒューズを切断することにより電圧をトリミングする技術が知られている（例えば、特許文献１参照。）。
【特許文献１】特開２０００−１５０７９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記従来の技術において、増幅回路の帰還抵抗と並列接続されたヒューズを切断することで出力電圧をトリミングする場合、ヒューズ切断後に抵抗成分が回路内に残存するため、実際に出力される電圧値にはばらつきが生じてしまう。しかも、その値は実際にヒューズを切断した後でなければ判明しないため、トリミング精度を向上させることが困難であった。
【０００４】
本発明者は以上の認識に基づき本発明をなしたもので、その目的は、生成する電圧のトリミング精度を向上させる点にある。
【課題を解決するための手段】
【０００５】
本発明のある態様は、電圧生成回路である。この回路は、入力されるデジタル値をアナログ値に変換することにより電圧信号を生成するＤ／Ａ変換回路と、Ｄ／Ａ変換回路に入力すべきデジタル値を設定する設定回路と、を有する。設定回路は、電圧信号のアナログ電圧値を所望のアナログ電圧値に調整するための複数のヒューズを含む。
【０００６】
本態様では、出力する電圧信号の値を調整するための複数のヒューズがＤ／Ａ変換回路に接続されており、これら複数のヒューズを選択的に切断することによりＤ／Ａ変換回路の出力を調整できる。これにより、増幅回路の帰還抵抗と並列接続されたヒューズを切断する方法と異なり、残存抵抗による影響がほとんど生じないので、電圧のトリミング精度を高めることができる。
【０００７】
本発明の別の態様もまた、電圧生成回路である。この回路は、入力された参照電圧に基づいて電圧信号を出力する出力回路と、デジタル値をアナログ値に変換することにより出力回路へ入力すべき参照電圧を生成するＤ／Ａ変換回路と、Ｄ／Ａ変換回路に入力すべきデジタル値を設定する設定回路と、を有する。設定回路は、参照電圧のアナログ電圧値を所望のアナログ電圧値に調整するための複数のヒューズを含む。
【０００８】
「出力回路」は、例えば比較回路や増幅回路など、参照電圧の入力が必要な回路である。本態様では、参照電圧の入力が必要な出力回路を含む電圧生成回路において、その参照電圧をＤ／Ａ変換回路を用いたトリミングにて調整する。これにより、高い精度で参照電圧を生成および利用することができる。
【０００９】
設定回路が設定するデジタル値を調整する場合、その調整した値は複数のヒューズのうち切断されたヒューズの数に応じた値で固定されてもよい。すなわち、本態様の電圧生成回路では、Ｄ／Ａ変換前のデジタル値を調整することによって出力のアナログ値と目標値との誤差を解消させる調整を行う。これにより、アナログ値を直接調整するよりも値のばらつきが小さく、調整精度を高めることができる。
【００１０】
設定回路は、それぞれがデジタル値の各ビットのオンオフを制御する複数のスイッチング素子をさらに含んでもよい。複数のスイッチング素子は、それぞれ複数のヒューズのうちのいずれかと直列に接続され、そのオンオフによって各ヒューズの接続または切断の状態を再現してもよい。この場合、スイッチング素子のオンオフによってヒューズ切断後の電気的状態を擬似的に再現することができるので、電圧のトリミング精度を高めることができる。
【００１１】
設定回路は、ヒューズの切断に先立って複数のスイッチング素子をオンオフ制御するデジタル値を一時的に保持するレジスタをさらに有してもよい。これにより、容易にデジタル値の調整を行うことができる。
【００１２】
設定回路は、複数のヒューズとして、Ｄ／Ａ変換回路に入力するためのデジタル値のビット数と同数のヒューズを含むとともに、複数のヒューズの切断前におけるデジタル値の初期値が、そのビット数で設定できる範囲の中間値となるよう一部のビットの初期値を反転させてあってもよい。ヒューズを切断する回数は、製造コストを考慮すると最小限であることが好ましい。したがって、デジタル値の調整範囲を最小限にすることにより、ヒューズ切断回数も減らせるので、回路の製造効率が向上するとともに、製造コストを低く抑えることができる。
【００１３】
本発明のさらに別の態様は、電圧生成方法である。この方法は、入力されたデジタル値にしたがって各ビットに対応する複数のスイッチング素子のオンオフを制御するステップと、オンオフの制御に基づいてデジタル値をアナログ値に変換することにより、複数のスイッチング素子に対応する複数のヒューズを選択的に切断したときに出力されるアナログ値を擬似的に再現するステップと、アナログ値と目標値との誤差が低減されるよう調整した新たなデジタル値を入力するステップと、調整した新たなデジタル値に対応するヒューズを切断することにより入力されるデジタル値を固定するステップと、を有する。
【００１４】
本態様によれば、電圧のトリミング精度を向上させることができ、また実際にヒューズをカットする前にスイッチング素子のオンオフによってカット後の状態を擬似的に再現することができる。これにより、さらに精度の高いトリミングを実現することができる。
【００１５】
なお、以上の構成要素の任意の組合せや、本発明の構成要素や表現を方法、装置、回路などの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００１６】
本発明によれば、電圧のトリミング精度を向上させることができる。
【発明を実施するための最良の形態】
【００１７】
本発明の実施の形態における電源生成回路は、Ｒ−２Ｒラダー抵抗網型のＤ／Ａ変換回路と、そのＤ／Ａ変換回路内のスイッチを制御する設定回路とを用いて高い精度で所望の値の電圧を生成する。
【００１８】
図１は、実施の形態に係る電圧生成回路と、この電圧生成回路の出力を利用する回路の構成を示す。電圧生成回路１０は所望の電圧値にて第１電圧信号Ｖｏｕｔ１０を出力し、第１比較回路２０および第２比較回路２２は第１電圧信号Ｖｏｕｔ１０を参照電圧として利用する。第１比較回路２０は、第１入力電圧Ｖｉｎ１１と、参照電圧である第１電圧信号Ｖｏｕｔ１０とを比較し、その電位差を第２電圧信号Ｖｏｕｔ１１として出力する。第２比較回路２２は、第２入力電圧Ｖｉｎ１２と、参照電圧である第１電圧信号Ｖｏｕｔ１０とを比較し、その電位差を第３電圧信号Ｖｏｕｔ１２として出力する。
【００１９】
第１入力電圧Ｖｉｎ１１および第２入力電圧Ｖｉｎ１２は、バッテリ電圧であってもよい。例えば、第１比較回路２０および第２比較回路２２は、電子機器に搭載されるバッテリの残量が所定の閾値を下回るときにその旨を示す信号を出力する。特に、携帯機器などのバッテリ残量不足の警告タイミングは、実際にバッテリが切れるタイミングより早すぎたり遅すぎたりすれば警告の意味が半減してしまうので、正確さの要求が高い。バッテリ残量不足のタイミングを判断するためには、例えば０．０１Ｖのオーダで電位差を測定する必要があり、したがって機器内部の参照電圧も高い精度が要求される。本実施の形態における電圧生成回路１０は、参照電圧として利用される電圧を高い精度で目標値に近づけることができる。
【００２０】
図２は、電圧生成回路１０の内部構成を示す。電圧生成回路１０は、Ｄ／Ａ変換回路１２、設定回路１４、および増幅回路１６を主に有する。Ｄ／Ａ変換回路１２は、８ビットの分解能にてデジタル値をアナログ値に変換して参照電圧Ｖｒｅｆを出力する。増幅回路１６は、参照電圧Ｖｒｅｆを増幅して第１電圧信号Ｖｏｕｔ１０を出力する。増幅回路１６は非反転増幅器であり、非反転入力端子に参照電圧Ｖｒｅｆが入力される。増幅回路１６が出力する出力第１電圧信号Ｖｏｕｔ１０の経路と接地電位の間には第１７負荷抵抗Ｒ１と第１８負荷抵抗Ｒ２が直列接続されており、第１電圧信号Ｖｏｕｔ１０は第１８負荷抵抗Ｒ２を介して増幅回路１６の反転入力端子へフィードバックされる。したがって、増幅回路１６が出力する第１電圧信号Ｖｏｕｔ１０の電圧値は、（１＋Ｒ２／Ｒ１）Ｖｒｅｆとなる。すなわち、第１電圧信号Ｖｏｕｔ１０の電圧値は、第１７負荷抵抗Ｒ１および第１８負荷抵抗Ｒ２の抵抗値の比と、参照電圧Ｖｒｅｆの値で定まる。
【００２１】
従来、所望の電圧値の出力を得るために、非反転増幅回路の出力側に接続した抵抗列における抵抗値の比を調整する手法が用いられていた。具体的には、抵抗列に含まれる複数の抵抗とそれぞれが並列となるよう複数のヒューズを接続し、そのヒューズを切断した個数で抵抗列の抵抗比を設定して所望の電圧値で出力を得るトリミング手法である。しかし、その場合、ヒューズを切断しても抵抗成分が残存して出力電圧値に誤差が生じやすく、しかもその値は実際にヒューズを切断してみなければ判明しないため、トリミング精度を高めることが困難であった。また、ヒューズの個数が２ｎ個の場合にリペアステップ数はｎ！×２通りにしかならず、リペアステップ数を多くするためには多数のヒューズを設けなければならなかった。
【００２２】
本実施の形態の電圧生成回路１０は、ヒューズの切断前に切断後の電気的状態を擬似的に再現できるので、容易に最適な電圧値を設定することができる。また、ヒューズの個数がｎ個の場合にリペアステップ数が２ｎ通りとなるので、少ないヒューズの個数でステップ数を多くすることができる。
【００２３】
Ｄ／Ａ変換回路１２は、いわゆるＲ−２Ｒタイプのラダー抵抗網として第１負荷抵抗Ｒ１０、第２負荷抵抗Ｒ１１、第３負荷抵抗Ｒ１２、第４負荷抵抗Ｒ１３、第５負荷抵抗Ｒ１４、第６負荷抵抗Ｒ１５、第７負荷抵抗Ｒ１６、第８負荷抵抗Ｒ１７、第９負荷抵抗Ｒ２０、第１０負荷抵抗Ｒ２１、第１１負荷抵抗Ｒ２２、第１２負荷抵抗Ｒ２３、第１３負荷抵抗Ｒ２４、第１４負荷抵抗Ｒ２５、第１５負荷抵抗Ｒ２６、第１６負荷抵抗Ｒ２７を含む。第１負荷抵抗Ｒ１０から第９負荷抵抗Ｒ２０までの各抵抗値が等しく、第１０負荷抵抗Ｒ２１から第１６負荷抵抗Ｒ２７までの各抵抗値も等しい。第１０負荷抵抗Ｒ２１から第１６負荷抵抗Ｒ２７までの抵抗値をそれぞれＲ［Ω］とすると、第１負荷抵抗Ｒ１０から第９負荷抵抗Ｒ２０までの各抵抗値はそれぞれ２Ｒ［Ω］となる。
【００２４】
Ｄ／Ａ変換回路１２は、入力するデジタル値の各ビットについてハイとローを切り替えるスイッチとして、第１スイッチ回路ＳＷ１、第２スイッチ回路ＳＷ２、第３スイッチ回路ＳＷ３、第４スイッチ回路ＳＷ４、第５スイッチ回路ＳＷ５、第６スイッチ回路ＳＷ６、第７スイッチ回路ＳＷ７、第８スイッチ回路ＳＷ８をさらに含む。第１スイッチ回路ＳＷ１が最下位ビットに対応し、第８スイッチ回路ＳＷ８が最上位ビットに対応する。各スイッチ回路は、それぞれ３つの接点ａ、ｂ、ｃを含む。
【００２５】
第９負荷抵抗Ｒ２０から第１６負荷抵抗Ｒ２７までの８つの負荷抵抗はこの順序で直列接続されて抵抗列を形成する。この抵抗列の左端に位置する第９負荷抵抗Ｒ２０の一端は低電位Ｌに接続され、抵抗列の右端に位置する第１６負荷抵抗Ｒ２７の一端は増幅回路１６の非反転入力端子に接続される。第１負荷抵抗Ｒ１０から第７負荷抵抗Ｒ１６までの各負荷抵抗は、それぞれの一端が第９負荷抵抗Ｒ２０から第１６負荷抵抗Ｒ２７までの各負荷抵抗の間にそれぞれ接続され、他端が第１スイッチ回路ＳＷ１から第７スイッチ回路ＳＷ７の各スイッチ回路の接点ａにそれぞれ接続される。例えば、第１負荷抵抗Ｒ１０の一端は第９負荷抵抗Ｒ２０と第１０負荷抵抗Ｒ２１の間に接続され、第７負荷抵抗Ｒ１６の一端は第１５負荷抵抗Ｒ２６と第１６負荷抵抗Ｒ２７の間に接続される。第８負荷抵抗Ｒ１７は、一端が第１６負荷抵抗Ｒ２７と増幅回路１６の非反転入力端子との間に接続され、他端が第８スイッチ回路ＳＷ８の接点ａに接続される。
【００２６】
第１スイッチ回路ＳＷ１から第８スイッチ回路ＳＷ８の各スイッチ回路の接点ｂはそれぞれ低電位Ｌに接続され、各スイッチ回路の接点ｃはそれぞれ高電位Ｈに接続される。第１スイッチ回路ＳＷ１から第８スイッチ回路ＳＷ８の各スイッチ回路は、接点間の接続切替によって各ビットのハイとローを切り替える。ここでは、接点ａが接点ｂに接続されるとそのビットはローに設定され、接点ａが接点ｃに接続されるとそのビットはハイに設定される。ローに設定された場合に出力されるそのビットのアナログ値はゼロであるが、ハイに設定された場合に出力されるそのビットのアナログ値はビットごとに異なる。例えば、最下位ビットに対応する第１スイッチ回路ＳＷ１の接点ａが接点ｃに接続された場合、接点ａと増幅回路１６の非反転入力端子との間には、第１負荷抵抗Ｒ１０および第１０負荷抵抗Ｒ２１から第１６負荷抵抗Ｒ２７までの８つの負荷抵抗を介する。これらの総抵抗値は、９Ｒ［Ω］である。
【００２７】
最下位ビットより一つ上位のビットに対応する第２スイッチ回路ＳＷ２の接点ａが接点ｃに接続された場合は、接点ａと増幅回路１６の非反転入力端子との間には、第２負荷抵抗Ｒ１１および第１１負荷抵抗Ｒ２２から第１６負荷抵抗Ｒ２７までの７つの負荷抵抗を介する。これらの総抵抗値は、８Ｒ［Ω］である。このように、最下位ビットから最上位ビットまでの各ビットに対応するスイッチ回路の接点ａを接点ｃに接続したときの総抵抗値は、９Ｒ［Ω］から２Ｒ［Ω］までＲ［Ω］ずつ小さい値となる。
【００２８】
以上のように、Ｄ／Ａ変換回路１２は、各ビットについて各スイッチ回路の接点ａを接点ｂまたは接点ｃのいずれに接続するかにより、増幅回路１６の非反転入力端子に印加すべき参照電圧Ｖｒｅｆのアナログ値を調整する。本実施の形態では、参照電圧Ｖｒｅｆのアナログ値として、設定可能な電圧値の範囲内を２５６階調で調整する。各スイッチ回路における接続の切り替えは、設定回路１４から出力される第１スイッチ制御信号ＳＷＤ０から第８スイッチ制御信号ＳＷＤ７によって制御される。
【００２９】
ここで、第１スイッチ回路ＳＷ１から第８スイッチ回路ＳＷ８までの８つのスイッチ回路のうち、第１スイッチ回路ＳＷ１から第７スイッチ回路ＳＷ７までの７つのスイッチ回路は、初期的にそれぞれの接点ａを接点ｂに接続させることによりその初期値をローにしてある。第８スイッチ回路ＳＷ８は、初期的にそれぞれの接点ａを接点ｃに接続させることによりその初期値をハイにしてある。したがって、入力されるデジタル値は中間値である１２８となり、参照電圧Ｖｒｅｆの初期値は設定可能な電圧値範囲の中間値となる。本実施の形態では、Ｄ／Ａ変換回路１２が出力すべき参照電圧Ｖｒｅｆの目標値を１．０Ｖに設定するとともに、設定可能な電圧値の範囲を０．９Ｖから１．１Ｖとし、その中間値である１．０Ｖが初期値となるよう合わせ込んで設計する。Ｄ／Ａ変換回路１２の出力値に誤差が生じてもその誤差は１．０Ｖを中心にプラスマイナス両側に生じると考えられるので、電圧のトリミング工程数を低減でき、また製造工程にかかるコストを低減させることができる。
【００３０】
図３は、設定回路１４および各スイッチ回路の内部構成を示す。本図では、第１スイッチ回路ＳＷ１から第８スイッチ回路ＳＷ８のうち、第１スイッチ回路ＳＷ１と第８スイッチ回路ＳＷ８のみを代表的に示し、第２スイッチ回路ＳＷ２から第７スイッチ回路ＳＷ７の記載を省略する。ただし、第２スイッチ回路ＳＷ２から第７スイッチ回路ＳＷ７までの各スイッチ回路は第１スイッチ回路ＳＷ１と同様の構成を有する。
【００３１】
第１スイッチ回路ＳＷ１は、スイッチング素子としての第１トランジスタＴｒ１０、第２トランジスタＴｒ１１、および第３トランジスタＴｒ１２を含む。第１トランジスタＴｒ１０はｐチャネルＭＯＳトランジスタであり、第２トランジスタＴｒ１１および第３トランジスタＴｒ１２はｎチャネルＭＯＳトランジスタである。第１スイッチ回路ＳＷ１は、第１ヒューズＦ１、第１反転回路Ｉ１０、第２反転回路Ｉ１１、抵抗Ｒ３０をさらに含む。
【００３２】
電圧源ＶＤＤから接地電位ＶＳＳの間に、第１トランジスタＴｒ１０、第１ヒューズＦ１、抵抗Ｒ３０がその順序で直列接続される。第２トランジスタＴｒ１１はドレインおよびソースが接点ａと接点ｃの間を接続し、第３トランジスタＴｒ１２はドレインおよびソースが接点ａと接点ｂの間を接続する。第２トランジスタＴｒ１１のゲートは、第１反転回路Ｉ１０を介して第１ヒューズＦ１と抵抗Ｒ３０の間に接続され、第３トランジスタＴｒ１２のゲートは、第１反転回路Ｉ１０および第２反転回路Ｉ１１を介して第１ヒューズＦ１と抵抗Ｒ３０の間に接続される。すなわち、第２トランジスタＴｒ１１と第３トランジスタＴｒ１２には、互いに反転した信号が入力される。
【００３３】
第８スイッチ回路ＳＷ８は、スイッチング素子としての第１トランジスタＴｒ８０、第２トランジスタＴｒ８１、および第３トランジスタＴｒ８２を含む。第１トランジスタＴｒ８０はｐチャネルＭＯＳトランジスタであり、第２トランジスタＴｒ８１および第３トランジスタＴｒ８２はｎチャネルＭＯＳトランジスタである。第８スイッチ回路ＳＷ８は、第８ヒューズＦ８、第１反転回路Ｉ８０、第２反転回路Ｉ８１、第３反転回路Ｉ８２、抵抗Ｒ３８をさらに含む。
【００３４】
電圧源ＶＤＤから接地電位ＶＳＳの間に、第１トランジスタＴｒ８０、第８ヒューズＦ８、抵抗Ｒ３８がその順序で直列接続される。第２トランジスタＴｒ８１はドレインおよびソースが接点ａと接点ｃの間を接続し、第３トランジスタＴｒ８２はドレインおよびソースが接点ａと接点ｂの間を接続する。第２トランジスタＴｒ８１のゲートは、第１反転回路Ｉ８０および第２反転回路Ｉ８１を介して第８ヒューズＦ８と抵抗Ｒ３８の間に接続され、第３トランジスタＴｒ８２のゲートは、第１反転回路Ｉ８０、第２反転回路Ｉ８１、および第３反転回路Ｉ８２を介して第８ヒューズＦ８と抵抗Ｒ３８の間に接続される。すなわち、第２トランジスタＴｒ８１と第３トランジスタＴｒ８２には、互いに反転した信号が入力される。
【００３５】
第１スイッチ回路ＳＷ１の第１トランジスタＴｒ１０のゲート、図示しない第２スイッチ回路ＳＷ２から第７スイッチ回路ＳＷ７までのそれぞれに含まれるトランジスタのゲート、および第８スイッチ回路ＳＷ８の第１トランジスタＴｒ８０のゲートには、制御信号として第１スイッチ制御信号ＳＷＤ０から第８スイッチ制御信号ＳＷＤ７がそれぞれ入力される。第１スイッチ制御信号ＳＷＤ０から第８スイッチ制御信号ＳＷＤ７の初期値はローであり、第１スイッチ回路ＳＷ１から第８スイッチ回路ＳＷ８に含まれる第１トランジスタＴｒ１０から第１トランジスタＴｒ８０の各トランジスタがオンされる。
【００３６】
第１スイッチ回路ＳＷ１においては、第１トランジスタＴｒ１０のソースドレイン電圧がハイになり、その電位は第１反転回路Ｉ１０で反転されて第２トランジスタＴｒ１１はオフとなり、さらに第２反転回路Ｉ１１で反転されて第３トランジスタＴｒ１２がオンされる。したがって、第１スイッチ回路ＳＷ１の接点ａは、初期的に接点ｂと接続される。第２スイッチ回路ＳＷ２から第７スイッチ回路ＳＷ７もまた第１スイッチ回路ＳＷ１と同様に、初期的には接点ａが接点ｂと接続される。
【００３７】
第８スイッチ回路ＳＷ８においては、第１トランジスタＴｒ８０のソースドレイン電圧がハイになり、その電位は第１反転回路Ｉ８０および第２反転回路Ｉ８１で２度反転されて第２トランジスタＴｒ８１がオンされ、さらに第３反転回路Ｉ８２で反転されて第３トランジスタＴｒ８２はオフとなる。したがって、初期的に接点ａは接点ｃと接続される。
【００３８】
以上のように、第１スイッチ制御信号ＳＷＤ０から第８スイッチ制御信号ＳＷＤ７の値がローのときは、第１スイッチ回路ＳＷ１から第７スイッチ回路ＳＷ７までは接点ａが接点ｂと接続され、第８スイッチ回路ＳＷ８は接点ａが接点ｃと接続される。逆に、第１スイッチ制御信号ＳＷＤ０から第８スイッチ制御信号ＳＷＤ７の値がハイのときは、第１スイッチ回路ＳＷ１から第７スイッチ回路ＳＷ７までは接点ａが接点ｃと接続され、第８スイッチ回路ＳＷ８は接点ａが接点ｂと接続される。
【００３９】
第１スイッチ回路ＳＷ１から第８スイッチ回路ＳＷ８に含まれる第１ヒューズＦ１から第８ヒューズＦ８の各ヒューズを切断した場合、第１トランジスタＴｒ１０から第１トランジスタＴｒ８０の各トランジスタをオフにした状態に固定される。換言すれば、第１トランジスタＴｒ１０から第１トランジスタＴｒ８０の各トランジスタをオフにすることにより、第１ヒューズＦ１から第８ヒューズＦ８の各ヒューズを切断したときの電気的状態を再現することができる。この状態を各ヒューズ切断前に実行することにより、正確な電圧値を測定しながら電圧のトリミングを実行でき、トリミング精度を向上させることができる。
【００４０】
レジスタ１８には、書込信号ＷＲの入力とともに、デジタル値を構成する第１入力信号Ｄ０から第８入力信号Ｄ７までの８ビットの値がＤｉｎに入力され、これをレジスタ１８が一時的に記憶する。レジスタ１８にテスト信号ＴＳＴが入力されたとき、レジスタ１８の記憶する値が第１スイッチ制御信号ＳＷＤ０から第８スイッチ制御信号ＳＷＤ７までの値として順次読み出され、第１スイッチ回路ＳＷ１から第８スイッチ回路ＳＷ８へ入力される。
【００４１】
以上の構成に基づく処理手順を以下説明する。まず、ヒューズ切断に先立ち、Ｄ／Ａ変換回路１２が出力する参照電圧Ｖｒｅｆの初期値を測定する。測定した電圧値と目標値に誤差が生じたときは、誤差を解消するために調整した新たなデジタル値をレジスタ１８に入力し、新たな参照電圧Ｖｒｅｆの電圧値と目標値の誤差がなくなるまで調整をする。調整後、初期値と異なる値に調整されたビットについて、そのスイッチ回路に含まれるヒューズを切断する。これにより、そのスイッチ回路については調整後の値で固定される。また、図３のように配置されたヒューズを切断しても抵抗成分がほとんど残らないので、電圧のトリミング精度を向上させることができる。
【００４２】
このように、初期値のままでよいビットについてはヒューズを切断せず、初期値から変更すべきビットについてはヒューズを切断すれば値が反転する。ヒューズの数はＤ／Ａ変換回路１２に入力するデジタル値のビット数と同数であるが、ヒューズの数をｎ個とすると、リペアステップ数は２ｎ通りとなるので、従来より少ないヒューズの数でリペアステップ数が多くなるとともに、ステップ幅を小さくすることができる。
【００４３】
なお、本実施の形態では設定回路１４によってデジタル値を設定するが、ＥＥＰＲＯＭなどの不揮発性メモリを搭載する場合に比べて安価な回路を実現することができる。
【００４４】
以上、本発明を実施の形態をもとに説明した。この実施の形態は例示であり、その各構成要素や各処理プロセスの組合せにいろいろな変形が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、変形例を挙げる。
【００４５】
本実施の形態におけるＤ／Ａ変換回路１２は、Ｒ−２Ｒラダー抵抗網型の回路を用いたが、変形例においては他の方式のＤ／Ａ変換回路を用いてもよい。その場合にも本実施の形態における設定回路１４を用いることによって同様の効果を奏することができる。
【００４６】
本実施の形態における電圧生成回路１０は、図２に示すように内部に増幅回路１６を含む構成とした。変形例における電圧生成回路１０は、内部に増幅回路１６を含まない構成としてもよいし、増幅回路１６の代わりに図１の第１比較回路２０または第２比較回路２２を含む構成としてもよい。これらの構成によっても本実施の形態と同様の効果を奏することができる。
【図面の簡単な説明】
【００４７】
【図１】実施の形態に係る電圧生成回路と、この電圧生成回路の出力を利用する回路の構成を示す図である。
【図２】電圧生成回路の内部構成を示す図である。
【図３】設定回路および各スイッチ回路の内部構成を示す図である。
【符号の説明】
【００４８】
１０  電圧生成回路、  １２  Ｄ／Ａ変換回路、  １４  設定回路、  １６  増幅回路、  １８  レジスタ、  ２０  第１比較回路、  ２２  第２比較回路、  Ｆ１  ヒューズ、  Ｆ８  ヒューズ。
【図１】
2005063147.tif 000003
【図２】
2005063147.tif 000004
【図３】
2005063147.tif 000005