(57)【要約】【課題】  外乱ノイズの影響を低下させ、Ｓ／Ｎ比を向上させ、センサ素子の微少な容量値Ｃs，容量変化値ΔＣsを高感度で検出する容量検出回路，方法，指紋センサを提供する。【解決手段】  本発明の容量検出回路は、複数の列配線に対して行配線が交差され構成される容量センサにおける、列配線と行配線との交差部の容量を検出する容量検出器であり、直交符号を生成し、時系列に変化させて列駆動信号を出力する直交符号発生手段と、駆動信号に対応させ、複数の列配線を選択して駆動する列配線駆動手段と、行配線に接続され、選択した列配線に対応する交差部毎の容量の総和を電圧に変換し、検出電圧として出力する容量検出手段と、各行配線毎に、時系列に出力される検出電圧のデータ列を、直交符号による演算で復号し、交差部毎の容量に対応した電圧を分離する復号演算回路とを有する。【選択図】    図１
2005114362.tif 000002
【特許請求の範囲】
【請求項１】
複数の列配線に対して行配線が交差され構成される容量センサにおける、列配線と行配線との交差部の容量変化を検出する容量検出回路であり、
直交符号を生成し、該直交符号を時系列に変化させて、列駆動信号として出力する直交符号発生手段と、
該列駆動信号に対応させて、前記列配線における複数の列配線を選択して駆動させる列配線駆動手段と、
前記行配線に接続され、選択された列配線に対応する前記交差部各々の容量変化の総和を電圧信号に変換して、検出電圧として出力する容量検出手段と、
前記容量検出手段から、時系列に出力される検出電圧のデータ列を、該直交符号に基づいて所定の演算により復号し、前記交差部各々の容量変化に対応した電圧を分離する復号演算回路と
を有することを特徴とする容量検出回路。
【請求項２】
前記複数の列配線に対して、複数の前記行配線がマトリクス状に配置されたエリア型の容量センサの前記交差部の容量を検出することを特徴とする請求項１記載の容量検出回路。
【請求項３】
前記複数の列配線に対して、１本の前記行配線が対応して形成されたライン型の容量センサの前記交差部の容量を検出することを特徴とする請求項１記載の容量検出回路。
【請求項４】
前記直交符号発生手段が、２のｎ乗の行列として生成されるウォルシュ符号において、全列が論理「０」及び全行が論理「０」の部分を除いた（２ｎ−１）×（２ｎ−１）行列を直交行列として、（２ｎ−１）列以下の列配線各々に対して、（２ｎ−１）個の直交符号を、時系列に前記列配線駆動手段に供給することを特徴とする請求項１から請求項３のいずれかに記載の容量検出回路。
【請求項５】
前記直交符号発生手段が、２のｎ乗の行列として生成されるウォルシュ符号において、全列が論理「０」の部分を除いた（２ｎ−１）×（２ｎ）行列を直交行列として、（２ｎ）列以下の列配線各々に対して、（２ｎ−１）個の直交符号を、時系列に前記列配線駆動手段に供給することを特徴とする請求項１から請求項３のいずれかに記載の容量検出回路。
【請求項６】
請求項１から請求項５のいずれかに記載の容量検出回路を有することを特徴とする指紋センサ。
【請求項７】
複数の列配線及び複数の行配線で構成される容量センサにおける、列配線と行配線との交差部の容量変化を検出する容量検出方法であり、
直交符号発生手段により、直交符号を生成し、該直交符号を時系列に変化させて、列駆動信号として出力する過程と、
列配線駆動手段により、該列駆動信号に対応させて、前記列配線における複数の列配線を選択して駆動させる過程と、
容量検出手段により、前記行配線に接続され、選択された列配線に対応する前記交差部各々の容量変化の総和を電圧信号に変換して、検出電圧として出力する過程と、
復号演算回路により、前記容量検出手段から、時系列に出力される検出電圧のデータ列を、該直交符号に基づいて所定の演算により復号し、前記交差部各々の容量変化に対応した電圧を分離する過程と
を有することを特徴とする容量検出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、微小容量を検出する容量検出回路および検出方法並びにそれを用いた指紋センサに関する。
【背景技術】
【０００２】
従来、バイオメトリクス（生体認証技術）の中で最も有望とされる指紋センサとして、所定の間隔で列配線と行配線を２枚のフィルムの表面にそれぞれ形成し、このフィルムを絶縁膜等を介して所定の間隔をおいて対向して配置した感圧式容量センサが開発されている。この感圧式容量センサでは、指を置いたときに指紋の凹凸に対応してフィルム形状が変形し、列配線と行配線の間隔が場所によって変化して、指紋の形状が列配線および行配線の交差部の容量として検出される。この感圧式容量センサにおいて、数百ｆＦ（フェムトファラッド）に満たない容量を検出するのに応用できる従来技術としては、容量をスイッチドキャパシタ回路により、電気信号に変換する検出回路が挙げられる。これは、第１のセンサ駆動信号で駆動され、検出対象の容量を検出するセンサ容量素子と、第２のセンサ駆動信号で駆動され検出回路基準容量となる参照容量素子とが共通のスイッチドキャパシタ回路に接続され、交互に動作する第１および第２のサンプルホールド部がそれぞれの出力信号をサンプリングした後に、サンプリング結果の差を求めることにより、検出信号を得るものである。
【０００３】
この検出回路は、共通のスイッチドキャパシタ回路において、検出対象となる容量値Ｃsに比例し帰還容量Ｃfに反比例した信号を、安定して検出することができ、且つ、スイッチドキャパシタ回路のリセットスイッチ（帰還制御スイッチ）のゲート電極と他電極間の寄生容量に蓄積された電荷Ｑdが他の電極に漏れ出る影響（フィードスルー）が相殺される。また、スイッチドキャパシタ回路の基準電位のオフセット成分や入力信号などに含まれる低周波のノイズに対しては、２つのサンプリング結果の差を求めることによりある程度除去できる効果も期待される（例えば、特許文献１）。
【特許文献１】特開平８−１４５７１７号公報（段落００１８−００５２、図１〜図４）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、指紋センサ等の容量検出回路は、容量変化が微小であるために、高感度であることが要求されるが、人体から伝達されるノイズ（高周波ノイズを含む）や回路系のノイズに対しての耐性を有している必要がある。
また、容量変化を検出するため、列配線間や行配線間などにおいて、隣接する線などからのクロストークノイズの影響が無いことなどの要求がある。
【０００５】
上述した要求に対応して、列配線の立ち上がりの時点に、交差部の容量に充電される電荷に対応する充電電圧を検出し、次に、列配線の立ち下がりの時点に、交差部の容量から放電される電荷に対応する放電電圧を検出し、この充電電圧及び放電電圧を用いて、容量変化を検出する容量検出回路も考えられる。
すなわち、この容量検出回路は、充電電圧から放電電圧を、差し引いた差電圧を求めて、この差電圧を容量変化に対応した電圧とすることで、同一極性で生じる、増幅回路のフィードスルーの影響による電圧オフセットやその他の回路で生じるオフセット成分を除去し、サンプリング周波数に比較して十分に低い周波数のノイズを除去することが可能である。
【０００６】
上述した容量検出回路を含めて通常の検出回路は、容量センサの各センサ素子の容量変化を検出するとき、単一の列配線のみを駆動して、検出ラインとなる複数の行配線との交差部（センサ素子）の容量値Ｃsの変化を検出する構成となっている。
しかしながら、すでに述べたように、センサ素子一つ（１つの交差部）当たりの容量変化は、数百ｆＦ程度のごく僅かな値である。
【０００７】
このため、従来の容量検出回路は、増幅回路を含んだ回路におけるオフセット成分を除去したとしても、もともと容量センサに重畳されるノイズの影響を受けることとなる。
すなわち、上記容量検出回路は、電源ノイズや人体を介して容量センサに伝達される伝導ノイズが、列配線及び行配線の信号に重畳されることにより、このような外乱ノイズの影響により正確な容量変化の検出が行えなくなる欠点を有している。
【０００８】
特に、最近の蛍光灯の主流であるインバータ蛍光灯は、半導体によって、高周波を発生させて蛍光ランプを点灯させるため、数十ＫＨｚレベルの基本周波数のノイズ源となっている。
しかしながら、上記容量検出回路においては、充電電圧及び放電電圧の差分を求めるときの、容量変化のサンプリング周波数と、上記ノイズ源の基本周波数とが近い周期となる。
【０００９】
このため、この容量検出回路においては、充電電圧及び放電電圧の差分を求めたとしても、周波数差に起因するうなり成分、すなわち、周波数がわずかに異なる２つの波を重ね合わせた場合に、その周波数の差に等しい「うなり（ビート周波数）」が残り、外乱のノイズ成分を完全に除去することができない。
したがって、利用者が指紋センサなどを用いようとするとき、この利用者の人体の近傍に容量検出回路のサンプリング周波数に近い周波数のノイズ源を有する機器、例えば、上述したインバータ蛍光灯の近傍で用いられる場合や、液晶表示素子のバックライトに用いられるインバータ回路を有する機器などにセンサを接続して利用する場合に、上記うなりに起因する外乱ノイズを完全に除去することができず、容量変化を検出する信号のＳ／Ｎ比が低下して、正確に利用者の指紋を読みとることができない。
【００１０】
本発明は、上記事情を考慮してなされたもので、その目的は、外乱ノイズの影響を低下させることで、Ｓ／Ｎ比を向上させて、列配線と行配線とが交差する交差部（センサ素子）の微少な容量値Ｃs及びこの容量値Ｃsの容量変化値ΔＣsを十分な感度で検出することができる容量検出回路および検出方法並びに指紋センサを提供することにある。
【課題を解決するための手段】
【００１１】
本発明の容量検出回路は、複数の列配線に対して行配線が交差され構成される容量センサにおける、列配線と行配線との交差部の容量変化を検出する容量検出回路であり、直交符号を生成し、該直交符号を時系列に変化させて（データのビット配列の並びを順次変えて）、列駆動信号として出力する直交符号発生手段と、該列駆動信号に対応させて、前記列配線における複数の列配線を選択して駆動させる列配線駆動手段と、前記行配線に接続され、選択された列配線に対応する前記交差部各々の容量変化の総和を電圧信号に変換して、検出電圧として出力する容量検出手段と、前記容量検出手段から、時系列に出力される検出電圧のデータ列を、該直交符号に基づいて所定の演算により復号し、前記交差部各々の容量変化に対応した電圧を分離する復号演算部（復号演算回路）とを有することを特徴とする。
【００１２】
この構成により、本発明の容量検出回路は、直交性を有する直交符号（ウォルシュ符号）により、行配線に対して交差している複数の列配線を同時に駆動し、すなわち、行配線単位に複数のセンサ素子を同時に駆動させ、検出対象の容量値Ｃs及び容量変化値ΔＣsを多重化し、容量値Ｎ・Ｃs及び容量変化値Ｎ・ΔＣsとして増加させて（Ｎは同時に駆動される列配線の数、すなわち多重化される交差部の数）、容量／電圧変換を行って検出信号とすることで、実質的に大きな容量値及び容量変化の測定を行うことになり、相対的にうなり等の外乱ノイズを低下させて、Ｓ／Ｎ比を向上させ、直交性に優れる直交符号を用いることにより、列配線間のクロストークの影響を排除することが可能となる。
また、本発明の容量検出回路は、復号演算部が時系列に検出される多重化された検出信号を、多重化に用いた直交符号と同一の直交符号により、積和演算（所定の演算）を用いて、多重化された検出値を、行配線に対応するセンサ素子各々の容量値Ｃs及び容量変化値ΔＣsとして復号するため、１本の列配線を駆動した場合と同様の分解能で検出結果を得ることができる。
【００１３】
本発明の容量検出回路は、前記複数の列配線に対して、複数の前記行配線をマトリクス状に配設したエリア型の容量センサの前記交差部の容量を検出する構成の場合にも、適用することができ、指紋センサなどに用いることで、上述した効果により高い精度の判定結果が得られる。
【００１４】
本発明の容量検出回路は、前記複数の列配線に対して、１本の前記行配線が対応して形成されたライン型の容量センサの前記交差部の容量を検出する構成の場合にも、適用することができ、表面の凹凸の有無または粗さを検出するセンサなどに用いることで、上述した効果により高い精度で、表面の状態を検出することができる。
【００１５】
本発明の容量検出回路は、前記直交符号発生手段が、２のｎ乗の行列として生成されるウォルシュ符号において、全列及び全行が論理「０」の部分を除いた（２ｎ−１）×（２ｎ−１）行列を直交行列として、（２ｎ−１）列以下の列配線各々に対して、（２ｎ−１）個の直交符号を、時系列に前記列配線駆動手段に供給するため、各列配線に対して駆動回数を均等に割り振ることにより、多重化に用いた直交符号と同一の直交符号により、積和演算（所定の演算）を用いて、多重化された検出値を、行配線に対応するセンサ素子各々の容量値Ｃs及び容量変化値ΔＣsとして復号するため、１本の列配線を駆動した場合と同様の分解能で検出結果を得ることができる。
また、本発明の容量検出回路は、復号処理を例えば外部のパーソナルコンピュータで行うような構成とすれば、復号した状態の指紋データを直接送る必要がなくなり、直交符号により多重化されているためデータの秘匿性が向上する。
【００１６】
本発明の容量検出回路は、前記直交符号発生手段が、２のｎ乗の行列として生成されるウォルシュ符号において、全列が論理「０」の部分を除いた（２ｎ−１）×（２ｎ）行列を直交行列として、（２ｎ）列以下の列配線各々に対して、（２ｎ−１）個の直交符号を、時系列に前記列配線駆動手段に供給することを特徴とする。
これにより、本発明の容量検出回路は、各列配線の駆動される回数が、検出回数に対して半分となり、列配線間のクロストークの影響を抑えることになり、各交差部の容量の検出がより正確に行うことができる。
【００１７】
本発明の指紋センサは、上記容量検出回路を用いて、交差部（センサ素子）の容量変化を検出することが可能なため、高い精度で指紋を採取することができる。
【００１８】
本発明の容量検出方法は、前記列配線駆動手段が、前記列配線へ第１の電圧に立ち上がる信号を出力し、前記行電圧出力手段により前記列配線が前記第１の電圧によって駆動されたとき、複数の前記交差部の容量を充電する電流に対応する第３の電圧を出力し、前記列配線が前記第２の電圧によって駆動されたとき、複数の前記交差部の容量を放電する電流に対応する第４の電圧を出力して、容量変化値を求めている。
この構成により、本発明の容量検出方法は、前記交差部の容量への充放電電流に対して常に一定方向に重畳するフィードスルーによる放電電流の影響を、前記充電時の出力電圧と前記放電時の出力電圧の差を取る構成としたため、チャージアンプ回路６における増幅回路のフィードスルーによる放電電流の影響を相殺することができ、高い精度により交差部の容量変化値を検出することができる。
【発明の効果】
【００１９】
以上説明したように、本発明の容量検出回路によれば、直交符号により多重化して、一度に複数の列配線を駆動することにより、複数の交差部の容量変化が加算された容量値を検出することとなり、行配線等に重畳される外乱ノイズの影響を相対的に低下させ、検出感度を向上させるとともに、多重化に用いた直交符号を用いて復号化し、各交差部ごとの容量変化値を求めるため、各交差部の容量変化値を、実質的に単一の列配線を駆動して検出した場合と変わらない分解能で検出することができるという効果が得られる。
【発明を実施するための最良の形態】
【００２０】
本発明の容量検出回路は、複数の列配線に対して行配線が交差され構成される容量センサにおける、列配線と行配線との交差部の容量変化を検出する容量検出器であり、直交符号発生手段が直交符号を生成し、該直交符号を時系列に変化させて、列駆動信号として出力し、列配線駆動手段が上記列駆動信号に対応させて、列配線における複数の列配線を選択して駆動させ、容量検出手段が行配線に接続され、選択された列配線に対応する交差部（センサ素子）各々の容量変化の総和を電圧信号に変換して、検出電圧として出力し、復号演算回路が容量検出手段から、時系列に出力される検出電圧のデータ列を、直交符号に基づいて所定の演算により復号し、交差部各々の容量変化に対応した電圧を分離して検出値とするものである。
【実施例１】
【００２１】
本発明の第１の実施形態による容量検出回路を図１を参照して説明する。図１は、第１の実施形態による容量検出回路の一構成例を示すブロック図である。
直交符号発生部１は、センサ部４の列配線群２の各列配線を駆動する列駆動信号の生成に用いる直交符号を生成する。この直交符号は、直交性の高い直交符号、例えばウィルシュ符号が用いられる。センサ部４は、列配線群２の列配線と行配線群３の行配線とがマトリクス状に交差し、各々の交差部がセンサ素子（図４のセンサ素子５５）を形成している。
図２（ａ）は、センサ部４の平面図、図２（ｂ）は断面図である。図２（ａ）に示すように、例えば、５０μｍピッチで配列された列配線群２の各列配線と、行配線群３の各行配線とが、交差している。図２（ｂ）に示すように、基板５０の上に複数の行配線よりなる行配線群３が配置され、その表面上に絶縁膜５１が積層され、絶縁膜５１の表面上に空隙５２だけ間隔がおかれてフィルム５４が配置され、フィルム５４の下面に複数の列配線からなる列配線群２が取付けられている。この行配線群３の行配線と列配線群２の列配線との交差部において、空隙５２と絶縁膜５１を介在して所定の容量を有する容量素子としてセンサ素子が形成される。
【００２２】
上述したセンサ部４の上に指５６を当てると、図３に示すように、指５６の凹凸によって、フィルム５４と列配線群２の列配線が変形し、空隙５２が変化し、それにより、列配線群２と行配線群３との交差部に形成されるセンサ素子５０の容量が変化する。
また、図４は、センサ部４の列配線および行配線間の容量素子（センサ素子）のマトリクスを示す概念図である。センサ部４は、マトリクス状のセンサ素子５５，５５・・・から構成され、列配線駆動部５と容量検出回路１００とが接続される。列配線駆動部５は、上記直交符号のビット配列に対応して、列配線群２に対して駆動パルス列を出力し、すなわちセンサ部４の列配線群２の列配線に対して並列に、各々に所定の駆動パルス（駆動信号）を出力する。この駆動パルス列における駆動パルスのパターン（駆動するしないのパターン）は、上記直交符号に基づいて生成され、直交符号のビット列のデータに対応して、列配線群２の複数の列配線を駆動し（活性化し）、駆動された列配線各々の行配線で形成される（各行配線に対応する）各交差部（センサ素子）の容量変化値を多重化する。容量検出回路１００は、チャージアンプ回路６，サンプルホールド回路１７，セレクタ回路８，Ａ／Ｄ変換器９，復号演算回路１０及びタイミング制御回路１１を有している（図１参照）。
【００２３】
チャージアンプ回路６は、センサ部４の行配線群３における行配線各々に設けられており、交差部（センサ素子）の容量に応じて出入りする（充放電電流に基づいた）微小な電荷（容量変化量に対応する電流）を検出し、この電流を増幅して電圧に変換して検出信号（測定電圧）として出力する。サンプルホールド回路７は、上記チャージアンプ回路６ごとに設けられ、上記検出信号の測定電圧を、サンプリングホールド信号の入力によりサンプリングして、電圧情報として一時的に保持する。セレクタ回路８は、上記サンプルホールド回路７の各々に保持される電圧情報を、順次、例えば行配列の並び順に切り替えて、上記電圧情報をＡ／Ｄ変換器９へ出力する。
Ａ／Ｄ変換器９は、時系列に入力される、アナログの電圧情報である測定電圧を、復号演算回路部１０から入力されるＡ／Ｄクロックのタイミングにより、デジタル値の測定データに変換して復号演算回路部１０へ出力する。
また、高速に処理する場合などに、サンプルホールド回路７を設けずに、各々のチャージアンプ回路６にＡ／Ｄ変換器９をそれぞれ設けて、アナログの測定電圧をデジタル値の測定データに変換する様にしてもよい。
【００２４】
復号演算回路部１０は、デジタル化された測定データにおいて、交差部のセンサ素子に対する充電時における測定データと、放電時における測定データとの差分演算により、フィードスルーによるオフセット成分を除去する演算処理、および直交符号により符号多重化された信号を、符号化を行った直交符号と同一の直交符号を用いて積和演算により復号して、センサ素子ごとの変化容量値を示す電圧データ成分に分離する演算処理などを行う。
タイミング制御回路１１は、復号演算回路１０から、容量検出を開始することを示す開始信号が入力されると、直交符号発生部１，列配線駆動部５，チャージアンプ回路６，サンプルホールド回路７及びセレクタ回路８等へ、クロック及び制御信号を出力し、容量検出回路100全体の動作タイミングの制御を行う。
【００２５】
次に、図５を参照してチャージアンプ回路６の構成を説明する。図５はチャージアンプ回路６の構成例を示す概念図である、この図に示すように、チャージアンプ回路６はオペアンプ１２１と、オペアンプ１２１の反転入力端子と出力端子の間に接続された帰還容量Ｃfと、帰還容量Ｃfの電荷を放電するためのアナログスイッチ１２４とから構成されている。そして、オペアンプ１２１の非反転入力端子が基準電位に接続されている。なお、図において、Ｃｐはオペアンプ１２１等の寄生容量、Ｃｓは前述した交差部におけるセンサ素子の容量（多重化されているセンサ素子の総和）、Ｃｙは検出対象外の列配線に対するセンサ素子の容量の総和である。
【００２６】
次に、上記構成からなる、本発明の第１の実施形態に係る容量検出回路の動作例を、図１を参照して説明する。ここでは、説明を簡略化するため、後述する直交符号読み出し回路２０から生成される１５ビット長の直交符号を例として説明する。
復号演算回路１０が外部から容量検出の開始、すなわち指紋センサ（センサ部４）での指紋の採取を行う信号が入力されたとする。
これにより、復号演算回路１０は、タイミング制御回路１１に対して、検出開始を指示する開始信号を出力する。次に、タイミング制御回路１１は、直交符号発生部１へクロック信号及びリセット信号を出力する。
そして、直交符号発生部１は、上記リセット信号により、直交符号読み出し回路２０を介して、内部のアドレスカウンタ２２及び格納用レジスタ２３（図８，９）の各レジスタを初期化して、上記クロックに同期させて、順次、直交符号をコードメモリ２１から読み出し、出力する。
【００２７】
ここで、直交符号発生部１は、内部のコードメモリ２１に、予め作成された直交符号が記憶されており、順次、クロックが入力される毎に、直交性を有するデータ列を列配線駆動部５へ出力する。
代表的な上記直交符号であるウォルシュ符号は、図６に示す順序により生成される。基本的な構造として、２（行）×２（列）の基本単位を作るが、右上、左上及び左下のビットは同一であり、右下はこれらのビット反転となっている。
次に、上述した２×２の基本単位を、右上、左上、右下及び左下にブロックとして４つ合成して、４（行）×４（列）のビット配列の符号を作る。ここで、２×２の基本単位の作成と同様に、右下のブロックはビット反転となる。同様な手順で、８（行）×８（列）、１６（行）×１６（列）のように、符号のビット配列のビット数（列数に対応）と、符号の数（行数に対応）とすることができる。
【００２８】
この実施形態１においては、全てが論理「０」、すなわち全てのビットのデータが「０」である、１行目と１列目とを、列が駆動されずに測定データの多重化が行えないために符号から除外した。図６においては、例えば、１５×１５のビットの行列を直交符号としてある。
上述したように、符号長が長い符号についても同様にウォルシュ符号を生成することができ、この様に生成したウォルシュ符号を、以下に述べる容量の測定における多重化に適用できる。
本実施例においては、例えば、列配線群２が配線Ｃ1〜Ｃ15の１５本で構成されており、１５×１５のビットの行列で表される直交符号を、容量測定時の多重化に用いる。
【００２９】
直交符号発生部１内のコードメモリ（図８のコードメモリ２１）には、上記１５×１５の行列で表される直交符号のデータが、図７のテーブルに示すデータ形式において記憶されている。各行がアドレスｔ1〜ｔ15に対応づけられて順番に記憶されている。
ここで、例えば、アドレスｔ1の行のウォルシュ符号は｛１(LSB)，０，１，０，１，０，１，０，１，０，１，０，１，０，１（MSB）｝となっており、アドレスｔ15の行のウォルシュ符号は｛１(LSB)，１，０，１，０，０，１，１，０，０，１，０，１，１，０（MSB）｝となっている。
【００３０】
タイミング制御回路１１は、開始信号が入力されると、直交符号発生部１に対して測定開始信号を出力する。
図８において、直交符号読み出し回路２０は、上記測定開始信号が入力されると、アドレスカウンタ２２及び格納用レジスタ２３のリセットを行い、アドレスカウンタ２２の計数値を「０」とする。
【００３１】
次に、上記初期状態とした後、交差部の容量の測定時において、直交符号読み出し回路２０は、交差部の容量値の測定時において、タイミング制御回路１１から時系列に出力されるクロックが入力される毎に、カウント信号をアドレスカウンタ２２へ出力する。
そして、アドレスカウンタ２２は、入力されるカウント信号を計数して、計数値に対応してアドレスｔ1，ｔ2，…，ｔ15をコードメモリ２１に出力する。
これにより、コードメモリ２１は、入力されるアドレスｔ1，ｔ2，…，ｔ15に対応したウォルシュ符号のデータ（行のビット配列）を格納用レジスタ２３に出力する。
【００３２】
この格納用レジスタ２３には、レジスタ２３1にウォルシュ符号のビット列のＬＳＢが入力され、順次対応して入力し、レジスタ２３15にウォルシュ符号（以下、直交符号）のビット列のＭＳＢが入力される。
格納用レジスタ２３の各レジスタと、列配線駆動部５内のバッファ回路とは各々接続されており、すなわち、レジスタ２３1，２３2，２３3，２３4，２３5，…，２３14，２３15各々が、バッファ回路５1，５2，５3，５4，５5，…，５14，５15に、それぞれ対応して接続されている。
【００３３】
次に、列配線駆動部５は、図８及び図９に示すように、直交符号発生部１から出力される直交符号に対応して、列配線群２における複数の列配線を同時に駆動させる。すなわち、図８にあるように、時刻ｔ1において、直交符号読み出し回路２０は、アドレスカウンタ２２にカウント信号を出力し、初期状態から、カウント信号を１つ計数した結果としてアドレスｔ1を出力させ、コードメモリ２１からアドレスｔ1の直交符号のビット配列{１(LSB)，０，１，０，１，０，１，０，１，０，１，０，１，０，１（MSB）}を読み出す。
【００３４】
そして、直交符号読み出し回路２０は、読み出したビット配列の各ビットのデータを、格納用レジスタ２３の各レジスタへ書き込む。
これにより、列配線駆動部５は、上記ビット配列のビットのデータが「１」の場合に駆動信号を出力し、「０」の場合に駆動信号を出力しないため、時刻ｔ1における直交符号のビット配列において、列配線群２における列配線Ｃ1，Ｃ3，Ｃ5，Ｃ7，Ｃ9，Ｃ11，Ｃ13，Ｃ15各々に駆動信号を出力し、複数の交差部の容量の測定データを多重化する。
【００３５】
次に、時刻ｔ2において、時刻ｔ1の状態から、カウント信号を１つ計数した結果としてアドレスｔ2を出力させ、コードメモリ２１からアドレスｔ2の直交符号のビット配列{０(LSB)，１，１，０，０，１，１，０，０，１，１，０，０，１，１（MSB）}を読み出す。
そして、直交符号読み出し回路２０は、時刻ｔ1のときと同様に、読み出したビット配列の各ビットのデータを、格納用レジスタ２３の各レジスタへ書き込む。
これにより、列配線駆動部５は、時刻ｔ2における直交符号のビット配列において、列配線群２における列配線Ｃ2，Ｃ3，Ｃ6，Ｃ7，Ｃ10，Ｃ11，Ｃ14，Ｃ15各々に駆動信号を出力し、複数の交差部の容量の測定データを多重化する。
【００３６】
以下、上述した操作を、時刻ｔ3，ｔ4，ｔ5，ｔ6，ｔ7，ｔ8，ｔ9，ｔ10，ｔ11，ｔ12，ｔ13，ｔ14，ｔ15において行うことにより、レジスタ２３1，２３2，２３3，２３4，２３5，２３6，２３7，２３8，２３9，２３10，２３11，２３12，２３13，２３14，２３15各々に、順次、コードメモリ２１から、各時刻に対応したアドレスの直交符号のビット配列の各ビットのデータが入力されることになる。
ここで、格納用レジスタ２３の各レジスタ２３1，２３2，２３3，２３4，２３5，２３6，２３7，２３8，２３9，２３10，２３11，２３12，２３13，２３14，２３15各々に記憶されているデータは、列配線駆動部５におけるドライバ回路５1，５2，５3，５4，５5，５6，５7，５8，５9，５10，５11，５12，５13，５14，５15それぞれに供給される。時刻ｔ1〜ｔ15各々における、複数の交差部の容量を多重化した測定処理が終了した時点において、本発明における指紋採取処理の一周期となる。
【００３７】
また、列配線駆動部５は、ドライバ回路５1，５2，５3，５4，５5，５6，５7，５8，５9，５10，５11，５12，５13，５14，５15により、対応する列配線Ｃ1，Ｃ2，Ｃ3，Ｃ4，Ｃ5，Ｃ6，Ｃ7，Ｃ8，Ｃ9，Ｃ10，Ｃ11，Ｃ12，Ｃ13，Ｃ14，Ｃ15において、タイミング制御回路１１から出力されるクロック信号に基づいて、所定の一定幅の駆動パルスからなる駆動パルス列により駆動する（図１０（ｃ）参照）。このとき、列配線駆動部５は、直交符号のビット列に対応した駆動パルス列Ｐ１のとき、ビットのデータが「１」場合に上記駆動パルス（所定の電圧）を出力し、ビットのデータが「０」の場合に駆動パルスを出力せず、駆動パルスを出力している列線以外の列線へは接地電位を出力する。したがって、時刻ｔ1の時点においては、すでに述べたように、駆動パルス列Ｐ１の所定の駆動パルスにより、配線Ｃ1，Ｃ3，Ｃ5，Ｃ7，Ｃ9，Ｃ11，Ｃ13，Ｃ15が駆動されている。そして、各行配線Ｒ1，Ｒ2，Ｒ3，…各々には、駆動された複数の列配線とで形成する容量センサの各容量の合計値、すなわち、直交符号のビット配列により多重化された容量値が接続されることになる。
【００３８】
このとき、タイミング制御回路１１は、図１０（ｂ）および図１１（ａ）に示すように、列配線を駆動する駆動パルス列の各駆動パルスの立ち上がりのわずか前の時点、および、立ち下がりのわずか前の時点においてリセット信号をチャージアンプ回路６へ出力し、また、図１０（ｄ）、図１１（ｂ）に示すように、上記リセット信号のわずか前の時点において、サンプルホールド信号をサンプルホールド回路７へ出力する。
また、このタイミング制御回路１１は、サンプルホールド信号が、順次、入力される間隔において、Ｎ個（Ｎはサンプルホールド回路７の数）の切り換え信号をセレクタ回路８へ出力する。これにより、図１１（ｃ）に示すように、１つのサンプルホールド信号によってサンプルホールド回路７、７・・・にホールドされた各信号は、次のサンプルホールド信号までの間、順次、セレクタ回路８を介してＡ／Ｄコンバータ９へ供給される。これにより、Ａ／Ｄコンバータ９は、復号演算回路１０から入力されるＡ／Ｄクロックのタイミングにより、順次各行配線毎の検出信号における測定電圧を、ディジタルデータに変換し、測定データｄ1として、各行線毎に復号演算回路１０に出力する。そして、復号演算回路１０は、順次入力される測定データにおけるデータ列のデータを、各行配線毎に内部のメモリに書き込む。
【００３９】
ここで、チャージアンプ回路６の動作を詳細に説明する。まず、図１０に示す時刻ｔ1より少し前の時刻ｔd1において、タイミング制御回路１１からリセット信号が出力されると、アナログスイッチ１２４（ＭＯＳトランジスタ、図５）がオンとなり、帰還容量Ｃfが放電され、オペアンプ１２１の出力ＯＵＴが反転入力端子と短絡状態となり基準電位となる。また、オペアンプ１２１の反転入力端子に接続された行配線も基準電位となる。
次に、このリセット信号がオフになると、アナログスイッチ１２４のゲート寄生容量によるフィードスルーにより、オペアンプ１２１の出力電圧がわずかに上昇する（図１０（ａ）における時刻ｔd1後の符号Ｆｄ参照）。
【００４０】
そして、時刻ｔ1において、駆動パルス列（図１１における（ｄ）の駆動パルス列Ｐ）における直交符号のビットパターンに対応した所定の駆動パルスが立ち上がる（入力される）と、同駆動パルスが列配線と行配線の交差部のセンサ素子（容量Ｃｓ）を介してオペアンプ１２１の反転入力端へ加えられ、この駆動パルスの電圧値に基づき流れる電流により、オペアンプ１２１の出力ＯＵＴの電圧値が図１０（ａ）に示すように、徐々に下降する。
【００４１】
次に、時刻ｔd2において、タイミング制御回路１１は、サンプルホールド回路７へサンプルホールド信号（Ｓ／Ｈ信号）を出力する。これにより、サンプルホールド回路７は、サンプルホールド信号が入力された時点において、チャージアンプ回路６におけるオペアンプ１２１の出力ＯＵＴから出力される測定電圧Ｖａをホールドする。
次に、時刻ｔd3において、タイミング制御回路１１は、再びリセット信号をチャージアンプ回路６へ出力する。これにより、オペアンプ１２１の出力ＯＵＴと反転入力端子とが短絡状態となり、帰還容量Ｃfが放電されて、オペアンプ１２１の出力ＯＵＴが基準電位に戻る。そして、リセット信号がオフになると、前述した場合と同様にアナログスイッチ１２４のゲート寄生容量によるフィードスルーにより、オペアンプ１２１の出力電圧がわずかに上昇する（図１０（ａ）における時刻ｔd3後の符号Ｆｄ参照）。
【００４２】
次に、時刻ｔd4において、駆動パルス列Ｐ１における駆動パルスが立ち下がることにより、同駆動パルスにより駆動された列配線と、行配線の交差部のセンサ素子（容量Ｃｓ）とが駆動パルスの電圧に基づく電流により放電され、これに伴い、オペアンプ２１の出力ＯＵＴが徐々に上昇する。
次に、時刻ｔd5において、タイミング制御回路１１は、サンプルホールド回路７に対してサンプルホールド信号を出力する。これにより、サンプルホールド回路７は、サンプルホールド信号が入力さた時点において、オペアンプ１２１の出力ＯＵＴの測定電圧Ｖｂをホールドする（保持する）。
次に、時刻ｔd6において、タイミング制御回路１１は、チャージアンプ回路６に対してリセット信号を出力する。これにより、チャージポンプ回路６におけるオペアンプ１２１の出力ＯＵＴと反転入力端子とが短絡状態となり、帰還容量Ｃfが放電され、オペアンプ１２１の出力ＯＵＴが基準電位に戻る。以下、上記の動作が繰り返される。
【００４３】
上述した測定においては、出力ＯＵＴが基準電位から下降する場合も、上昇する場合も、アナログスイッチ１２４のフィードスルー電流によるオフセットＶｋが＋方向に発生する。この実施形態のように、検出対象の容量Ｃｓが数十から数百フェムトファラッドの場合はこのフィードスルーによるオフセットを無視できない。上記の測定において、
−Ｖａ0＝−Ｖａ＋Ｖｋ
が検出対象容量Ｃｓに比例する電圧となるが、測定される電圧はＶａであり、この電圧Ｖａにはオフセットによる誤差Ｖｋが含まれてしまう。
Ｖａ＝Ｖａ0＋Ｖｋ
【００４４】
そこで、この実施形態においては、検出対象容量Ｃｓの放電時の電圧Ｖｂも測定する。ここで、電圧
Ｖｂ0＝Ｖｂ−Ｖｋ
が容量Ｃｓに比例する電圧であり、測定される電圧は
Ｖｂ＝Ｖｂ0＋Ｖｋ
となる。これらの測定電圧Ｖａ、Ｖｂをサンプルホールド回路７によって、順次ホールドし、次いでホールドした電圧を、Ａ／Ｄ変換器９により各々測定電圧Ｖａ及びＶｂ毎にＡ／Ｄ変換し、復号演算回路１０内のメモリに記憶させる。そして、復号演算回路１０において、
Ｖｄ＝Ｖｂ−Ｖａ＝（Ｖｂ0＋Ｖｋ）−（Ｖｋ＋Ｖａ0）＝Ｖｂ0−Ｖａ0
なる演算を行い、これにより、オフセット誤差を含まない測定値、すなわち多重化された容量値に対応する測定データＶdを得る。
【００４５】
以上のように、復号演算回路１０は、駆動パルス列における所定の駆動パルスの立ち上がり及び立ち下がりにおいて、列配線の電位を立ち上げたときと立ち下げたときとのチャージアンプ回路６の出力信号の差を取ることにより、フィードスルーの影響を有さない状態において、センサ素子の容量値を測定できる。また、セレクタを設けたことで、測定時間を要するチャージアンプ回路６の測定を各列配線において並行して行い、センサ全体の測定速度を上げることができる。
【００４６】
次に、時刻ｔ2において（図１１のアドレスｔ2に対応した直交符号のビット配列による駆動パルスＰの立ち上がりより前の時刻）、タイミング制御回路１１は、直交符号発生部１に対してクロックを出力する。これにより、直交符号発生部１において、直交符号読み出し回路２０からのカウント信号により、アドレスカウンタ２２がアドレスｔ2を出力し、コードメモリ２１はアドレスｔ2に対応した直交符号のビット配列を格納用レジスタ２３へ出力する。したがって、格納用レジスタ２３には、上記クロックに同期して、アドレスｔ2に対応する直交符号のビット列{０，１，１，０，０，１，１，０，０，１，１，０，０，１，１}が対応するレジスタに書き込まれる。
【００４７】
このため、図９に示すように、格納用レジスタ２３の各レジスタ２３1，２３2，２３3，２３4，２３5，２３6，２３7，２３8，２３9，２３10，２３11，２３12，２３13，２３14，２３15各々に記憶されているデータは、ビット列｛０，１，１，０，０，１，１，０，０，１，１，０，０，１，１｝となる。そして、格納用レジスタ２３の各レジスタの出力は、列配線駆動部５におけるドライバ回路５1，５2，５3，５4，５5，５6，５7，５8，５9，５10，５11，５12，５13，５14，５15それぞれに供給される。したがって、時刻ｔ2が終了した時点において、直交符号のビット列{０，１，１，０，０，１，１，０，０，１，１，０，０，１，１}は、列配線駆動部５におけるドライバ回路５1，５2，５3，５4，５5，５6，５7，５8，５9，５10，５11，５12，５13，５14，５15それぞれに供給されている。
【００４８】
次に、時刻ｔ2において、列配線駆動部５は、ドライバ回路５1，５2，５3，５4，５5，５6，５7，５8，５9，５10，５11，５12，５13，５14，５15により、対応する列配線Ｃ1，Ｃ2，Ｃ3，Ｃ4，Ｃ5，Ｃ6，Ｃ7，Ｃ8，Ｃ9，Ｃ10，Ｃ11，Ｃ12，Ｃ13，Ｃ14，Ｃ15を、タイミング制御回路１１から出力されるクロックパルスに基づいて、駆動パルス列（アドレスｔ2に対応する直交符号のビット配列に対応する駆動パルス列Ｐ２）における所定の一定幅の駆動パルスにより駆動する（図１０（ｃ）、図１１（ｆ）参照）。そして、この時刻ｔ2の時点においては、列配線Ｃ2，Ｃ3，Ｃ6，Ｃ7，Ｃ10，Ｃ11，Ｃ14，Ｃ15が駆動されている（図９）。この時刻ｔ2における状態は、すでに述べた時刻ｔ1に対応している。
そして、時刻ｔ2において（すなわち、時刻ｔ2近傍において）、すでに図１０において述べた、時刻ｔd1から時刻ｔd5の動作を繰り返し、直交符号のビット列を順次コードメモリ２１から読み出して用いる状態において、複数の列配線を駆動して、複数のセンサ素子の容量値を多重化して、この多重化された容量を電圧値に変換した測定電圧が得られる。
上述した時刻ｔ1及びｔ2で説明した処理を、時刻ｔ3〜時刻ｔ15に対応する各タイミングにおいて、図１０に示す時刻ｔd1から時刻ｔd5までの処理を繰り返して（図２３に、各時刻における格納用レジスタ２３の直交符号のビット配列が示されている）、メモリアドレスｔ1〜ｔ15までの一周期に渡って、直交符号のコードメモリ２１からの読み出し、列配線の駆動、測定電圧の取得を繰り返して、指紋の取得処理が行われる。
【００４９】
そして、容量検出回路１００は、駆動パルス列Ｐ１〜Ｐ１５各々により、列配線群２の複数の列配線を駆動し、上述した測定処理における１５ビットの直交符号を、順次、コードメモリ２１から読み出し、各々アドレスｔ1〜ｔ15毎に異なる１５個の測定電圧Ｖｄを、時系列に各行配線毎に得る。この測定電圧ＶｄがＡ／Ｄ変換器９により、測定データｄに時系列に変換され、直交符号により多重化された測定データのデータ列｛ｄ1，ｄ2，…，ｄ15｝が得られる。
各行配線毎に、１５個の直交符号毎に異なる測定データとして、以下に示すデータとして、復号演算回路１０内部のメモリに記憶されている。
ｄ1  ＝Ｖs1＋Ｖs3＋Ｖs5＋Ｖs7＋Ｖs9＋Ｖs11＋Ｖs13＋Ｖs15
ｄ2  ＝Ｖs2＋Ｖs3＋Ｖs6＋Ｖs7＋Ｖs10＋Ｖs11＋Ｖs14＋Ｖs15
ｄ3  ＝Ｖs1＋Ｖs2＋Ｖs5＋Ｖs6＋Ｖs9＋Ｖs10＋Ｖs13＋Ｖs14
ｄ4  ＝Ｖs4＋Ｖs5＋Ｖs6＋Ｖs7＋Ｖs12＋Ｖs13＋Ｖs14＋Ｖs15
・
・
・
ｄ15 ＝Ｖs1＋Ｖs2＋Ｖs4＋Ｖs7＋Ｖs8＋Ｖs11＋Ｖs13＋Ｖs14
【００５０】
ここで、Ｖsは駆動された各列配線と行配線との交差部のセンサ素子の各容量が電圧に変換された電圧データ（デジタル値）であり、各測定データｄは直交符号に基づいて駆動された列配線に対応するセンサ素子の容量により多重化されている。
一般式として考えると、以下の（１）式となる。
【００５１】
【数１】
2005114362.tif 000003
【００５２】
この式において、列配線群２において約半数（８本）が、直交符号に基づいて同時に駆動されるため、約半数の交差部のセンサ素子の容量Ｃsjに対応した電圧データＶsjの積算された値が測定データｄiとして求められる。ここで「ｊ」は列配線Ｃの番号であり、「ｉ」は測定データの番号（アドレスｔiの順番各々に対応に対応）であり、i＝１，２，３，…，Ｎ、ｊ＝１，２，３，…，Ｎとする。すなわち、（１）式の符号ＣＤ（i，j）は、時刻tiにおいて用いられるｉ番目の符号において、j番目の要素の符号を示す。
そして、復号演算回路１０は、上記多重化されている測定データと、多重化に用いた直交符号とにより、各センサ素子の電圧データＶsを以下の（２）式により求める。
【００５３】
【数２】
2005114362.tif 000004
【００５４】
すでに述べたように、直交符号を順次、コードメモリ２１から読み出し、求められた時系列な測定データｄは、上記（２）式により、直交符号と測定データｄとの積和演算により、行配線と駆動された列配線との交差部のセンサ素子の容量に対応する電圧データｄs、すなわち電圧データＶsに分離することができる。
ここで、この（２）式において、直交符号のビットのデータがＣＤ(i,j)＝１のとき、係数ＣＤs(i,j)＝＋１であり、ＣＤ(i,j)＝０のとき、係数ＣＤs(i,j)＝−１とする。
復号演算回路１０は、この（２）式を用いて測定データｄから電圧データｄsへの分離の演算を行う。
【００５５】
すなわち、センサ素子毎の電圧データｄs、すなわち電圧データ｛ｄs1，ｄs2，ｄs3，…，ｄs14，ｄs15｝を求めるとき、行配線単位で電圧データｄsを、直交符号により多重化して、測定データのデータ列｛ｄ1，ｄ2，ｄ3，…，ｄ14，ｄ15｝が求められているので、まず測定データｄi毎に直交符号のビット列｛１（LSB），０，１，０，１，０，１，０，１，０，１，０，１，０，１（MSB）｝の各ビットのデータＣＤ(i,j)に対応する上記係数を乗算する。
【００５６】
ここで、測定時に、所定の直交符号に基づいて列配線に駆動信号を印加するとき、ビット列の順番は各列配線の順番に順次対応しており、例えば、ＬＳＢのビットは列配線Ｃ1に対応し、ＭＳＢのビットは列配線Ｃ15に対応している。次に、列配線Ｃ1の交差部に対応する電圧データｄs1は、アドレスｔ1〜ｔ15の各直交符号のビット配列のＬＳＢのビット列｛１（t1），０（ｔ2），１（ｔ3），０（ｔ4），１（ｔ5），０（ｔ6），１（ｔ7），０（ｔ8），１（ｔ9），０（ｔ10），１（ｔ11），０（ｔ12），１（ｔ13），０（ｔ14），１（ｔ15）｝として、このビット列の各ビットのデータＣＤ(i,j)に対応する係数を、測定データｄi毎に乗算し一周期に渡って積算する。
【００５７】
すなわち、列配線Ｃ1は、図７の時刻毎の直交符号のビットのデータを見て判るように、時刻ｔ1にアドレスｔ1における直交符号のLSB（１ビット目）のビットのデータに対応して駆動され、時刻ｔ2にアドレスｔ2における直交符号のLSBのデータに対応して駆動され，…，時刻ｔ15にアドレスｔ15における直交符号のLSBのビットのデータに対応して駆動されているため、積和演算においても、対応した直交符号のビットのデータに対する係数を、測定データ毎に乗算して加算することとなる。
【００５８】
同様に、列配線Ｃ2の交差部に対応する電圧データｄS2は、時刻ｔ1にアドレスｔ1における直交符号の２ビット目のデータに対応して駆動され、時刻ｔ2にアドレスｔ2における直交符号の２ビット目のデータに対応して駆動され，…，時刻ｔ15にアドレスｔ15における直交符号の２ビット目のデータに対応して駆動されているため、積和演算においても、対応した直交符号のビットのデータに対応する係数を乗算して加算することとなる。
すなわち、電圧データｄs2は、アドレスｔ1〜ｔ15の各直交符号のビット配列の２ビット目からなるビット列｛０（t1），１（ｔ2），１（ｔ3），０（ｔ4），０（ｔ5），１（ｔ6），１（ｔ7），０（ｔ8），０（ｔ9），１（ｔ10），１（ｔ11），０（ｔ12），０（ｔ13），１（ｔ14），１（ｔ15）｝として、このビット列の各ビットのデータＣＤ(i,j)に対応する係数を、測定データｄi毎に乗算し一周期に渡って積算する。
【００５９】
上述したように、各交差部各々の容量に対応する電圧は、対応する列配線に、時刻ｔ1〜ｔ15において印加されたデータに対応したビット列の各ビットのデータＣＤ(i,j)に対する係数を、測定データｄi毎に乗算し、１周期に渡って積算する。この処理は、直交符号に対する積和演算に相当し、以下に示すように、各交差部に対応する電圧データｄSjは、測定データｄiと、コードメモリ２１に記憶されている直交符号の各ビット配列のデータに対応する係数との積和演算により求められる。
すなわち、復号時の積和演算においては、各時刻に測定された測定データ毎に、求める交差部の列配線の番号と、この番号に対応する、上記時刻に用いられた直交符号のビット配列における番号（順番）のビットのデータに対応する係数とを各々乗じて、積算していくこととなる（つまり、測定時に各時刻において、対応する列配線を駆動するときに用いられた直交符号のビットのデータと、同様の値のデータに対応する係数が乗じられる）。
【００６０】
本実施形態における１５本の列配線に対応した、コードメモリ２１に記憶された図８に示す直交符号において、各アドレスｔ1〜ｔ15の直交符号のビット配列により、復号演算回路１０は、（２）式に基づいて、
ｄs1  ＝＋ｄ1−ｄ2＋ｄ3−ｄ4＋ｄ5−ｄ6＋ｄ7−ｄ8＋ｄ9−ｄ10＋ｄ11−ｄ12＋ｄ13−ｄ14＋ｄ15
ｄs2  ＝−ｄ1＋ｄ2＋ｄ3−ｄ4−ｄ5＋ｄ6＋ｄ7−ｄ8−ｄ9＋ｄ10＋ｄ11−ｄ12−ｄ13＋ｄ14＋ｄ15
ｄs3  ＝＋ｄ1＋ｄ2−ｄ3−ｄ4＋ｄ5＋ｄ6−ｄ7−ｄ8＋ｄ9＋ｄ10−ｄ11−ｄ12＋ｄ13＋ｄ14−ｄ15
ｄs4  ＝−ｄ1−ｄ2−ｄ3＋ｄ4＋ｄ5＋ｄ6＋ｄ7−ｄ8−ｄ9−ｄ10−ｄ11＋ｄ12＋ｄ13＋ｄ14＋ｄ15
・
・
・
ｄs15 ＝＋ｄ1＋ｄ2−ｄ3＋ｄ4−ｄ5−ｄ6＋ｄ7＋ｄ8−ｄ9−ｄ10＋ｄ11−ｄ12＋ｄ13＋ｄ14−ｄ15
の演算を行い、測定データｄiのデータ列から各センサ素子の容量値に対応する電圧データｄsjに分離する。
【００６１】
上述したように、第１の実施形態においては、複数の列配線を、直交符号に基づいて同時に駆動させ、次のタイミングにおいて、コードメモリ２１から時刻に対応したアドレスの直交符号を読み出して測定を行うという操作を繰り返し、一方、検出側で時系列に得られたデータを直交符号との積和演算処理を施すことで、他の列配線との交差部容量からの影響をほぼ平均化すると同時に、対象となる列配線との交差部のセンサ素子（容量センサ）に充放電される電荷の情報のみを抽出することができる。
【００６２】
また、図１２は、本実施形態をラインセンサに用いた場合の構成例を示すブロック図を示している。
このラインセンサのセンサ部４Ｂにおいては、検出する行配線を１列にすることで、ライン型センサを構成している。
容量検出回路の各構成については、容量を検出する行配線を選択するセレクタ回路８が設けられていない以外、すでに説明したエリア型センサと同様のため、同一の符号を付して説明を省略する。
【００６３】
このライン型センサは、エリア型センサに比較し、回路規模が小さく、低消費電力化とコストダウンを計ることができる。
このライン型センサを指紋センサとして用いるときは、指を行配線に概略垂直な角度でスイープし、タイミング制御回路１１が所定の周期にて測定処理のための各信号を出力し、復号演算回路１０が上記所定の周期毎に入力される行配線単位の測定データを繋ぎ合わせることで２次元の指紋データを検出する。
【実施例２】
【００６４】
次に、第２の実施形態を図１を参照して説明するが、第１の実施形態と同様な構成及び動作については説明を省略する。ここで、列配線群２は、列配線Ｃ1〜Ｃ16の第１の実施形態より１本多い構成となっている。第２の実施形態の容量検出装置においては、図７のウォルシュ符号の内、全ビットが論理「０」となる１行目（アドレスｔ1）を除く、１５（行）×１６（列）の行列として直交符号を取り扱う。
このとき、１列目がすべて論理０となり、測定データの多重化に都合が悪いため、直交符号発生部１に格納用レジスタ２３の各レジスタの出力を反転させる,
すなわち、直交符号のビット配列の各ビットデータの論理を反転させる反転回路を、格納用レジスタ２３及び列配線駆動回路５との間に追加し、非反転の直交符号と、反転させた直交符号とのいずれかを出力する。
【００６５】
この非反転状態の１５（行）×１６（列）と、反転処理をした１５（行）×１６（列）とを出力することにより、直交符号が組み合わせられることとなり、全ての列において論理「１」となる検出回数（直交符号の行に対応するため１５回）と、論理「０」となる検出回数（直交符号の行に対応するため１５回）が同じになる。
ここで、容量検出の検出回数は、非反転状態の１５（行）×１６（列）と、反転処理をした１５（行）×１６（列）と第１の実施形態の２倍の行数となる。この結果得られる直交符号のビット配列のコードテーブルを図１３に示す。コードメモリ２１に記憶されているデータは、奇数のアドレスｔ1，ｔ3，ｔ5，ｔ7，ｔ9，ｔ11，ｔ13，ｔ15，ｔ17，ｔ19，ｔ21，ｔ23，ｔ25，ｔ27，ｔ29である。
【００６６】
そして、図１４及び図１５の反転回路２４（２４1〜２４16）は、アドレスカウンタ２２の出力する計数値が奇数のアドレスｔ1，ｔ3，ｔ5，ｔ7，ｔ9，ｔ11，ｔ13，ｔ15，ｔ17，ｔ19，ｔ21，ｔ23，ｔ25，ｔ27，ｔ29の場合、コードメモリ２１の対応するそのままのビットのデータを出力し、偶数のアドレスｔ2，ｔ4，ｔ6，ｔ8，ｔ10，ｔ12，ｔ14，ｔ16，ｔ18，ｔ20，ｔ22，ｔ24，ｔ26，ｔ28，ｔ30の場合、直前にコードメモリ２１から読み出された奇数アドレスに対応する直交符号のビットのデータを反転して出力する。
【００６７】
次に、具体的な列配線の駆動動作を、図１４及び図１５を用いて説明する。
時刻ｔ1において、列配線駆動部５は、直交符号発生部１から出力される直交符号に対応して、列配線群２における複数の列配線を同時に駆動させる。すなわち、図１４にあるように、時刻ｔ1において、直交符号読み出し回路２０Ｂは、アドレスカウンタ２２にカウント信号を出力し、初期状態から、カウント信号を１つ計数した結果としてアドレスｔ1を出力させ、コードメモリ２１からアドレスｔ1の直交符号のビット配列{０(LSB)，１，０，１，０，１，０，１，０，１，０，１，０，１，０，１（MSB）}を読み出す。
【００６８】
そして、直交符号読み出し回路２０Ｂは、読み出したビット配列の各ビットのデータを、格納用レジスタ２３の各レジスタへ書き込む。
これにより、列配線駆動部５は、格納用レジスタ２３から反転回路２４を介して、アドレスｔ1に対応する直交符号のビット配列が入力されることにより、上記ビット配列のビットのデータが「１」の場合に駆動信号を出力し、「０」の場合に駆動信号を出力しないため、時刻ｔ1における直交符号のビット配列において、列配線群２における列配線Ｃ1，Ｃ3，Ｃ5，Ｃ7，Ｃ9，Ｃ11，Ｃ13，Ｃ15各々に駆動信号を出力し、複数の交差部の容量の測定データを多重化する。このとき、アドレスが奇数のため、反転回路２４は、反転処理を行わずに、コードメモリ２１のアドレスｔ1から読み出された直交符号のデータをそのまま列配線駆動部５に出力する。
【００６９】
次に、時刻ｔ2において、時刻ｔ1の状態から、カウント信号を１つ計数した結果としてアドレスｔ2を出力させるが、コードメモリ２１からはアドレスｔ1の直交符号のビット配列が読み出されたままとなっている。
そして、直交符号読み出し回路２０Ｂは、時刻ｔ1のときと同様に、アドレスｔ1によりコードメモリ２１から読み出したビット配列の各ビットのデータを、格納用レジスタ２３の各レジスタへ書き込む。
このとき、反転回路２４は、入力されているアドレスｔ1の直交符号の各ビットを反転し、偶数のアドレスｔ2のビット配列{１(LSB)，０，１，０，１，０，１，０，１，０，１，０，１，０，１，０（MSB）}として出力する。
【００７０】
そして、列配線駆動部５は、時刻ｔ1のときと同様に、読み出したビット配列の各ビットのデータに対応して、列配線を駆動する駆動パルス列（Ｐ2）を出力する。
これにより、列配線駆動部５は、時刻ｔ2における直交符号のビット配列において、列配線群２における列配線Ｃ2，Ｃ4，Ｃ6，Ｃ8，Ｃ10，Ｃ12，Ｃ14，Ｃ16各々に駆動信号を出力し、複数の交差部の容量の測定データを多重化する。
【００７１】
以下、上述した操作を、時刻ｔ3，ｔ4，ｔ5，…，ｔ29，ｔ30において行うことにより、レジスタ２３1，２３2，２３3，２３4，２３5，２３6，２３7，２３8，２３9，２３10，２３11，２３12，２３13，２３14，２３15，２３16各々に、順次、コードメモリ２１から、各時刻に対応したアドレスの直交符号のビット配列の各ビットのデータが入力されることになる。
ここで、格納用レジスタ２３の各レジスタ２３1，２３2，２３3，２３4，２３5，２３6，２３7，２３8，２３9，２３10，２３11，２３12，２３13，２３14，２３15，２３16各々に記憶されているデータは、列配線駆動部５におけるドライバ回路５1，５2，５3，５4，５5，５6，５7，５8，５9，５10，５11，５12，５13，５14，５15，５16それぞれに供給される。時刻ｔ1〜ｔ30各々における、複数の交差部の容量を多重化した測定処理が終了した時点において、本発明における指紋採取処理の一周期となる。
【００７２】
そして、容量検出回路１００は、駆動パルス列Ｐ各々により、列配線群２の複数の列配線を駆動し、上述した測定処理における１６ビットの直交符号を、順次、奇数のアドレスにおいてはコードメモリ２１から読み出し、偶数のアドレスにおいては、直前にコードメモリ２１から読み出された奇数のアドレスの直交符号のデータを反転させて、各々アドレスｔ1〜ｔ30毎に異なる３０個の測定電圧Ｖｄを、時系列に各行配線毎に得る。この測定電圧ＶｄがＡ／Ｄ変換器９により、測定データｄに時系列に変換され、直交符号により多重化された測定データのデータ列｛ｄ1，ｄ2，…，ｄ15，…，ｄ29，ｄ30｝が得られる。
各行配線毎に、３０個の直交符号毎に異なる測定データとして、以下に示すデータとして、復号演算回路１０内部のメモリに記憶されている。
ｄ1  ＝Ｖs2＋Ｖs4＋Ｖs6＋Ｖs8＋Ｖs10＋Ｖs12＋Ｖs16
ｄ2  ＝Ｖs1＋Ｖs3＋Ｖs5＋Ｖs7＋Ｖs9＋Ｖs11＋Ｖs13＋Ｖs15
ｄ3  ＝Ｖs3＋Ｖs4＋Ｖs7＋Ｖs8＋Ｖs11＋Ｖs12＋Ｖs15＋Ｖs16
ｄ4  ＝Ｖs1＋Ｖs2＋Ｖs5＋Ｖs6＋Ｖs9＋Ｖs10＋Ｖs13＋Ｖs14
．
．
ｄ29  ＝Ｖs2＋Ｖs3＋Ｖs5＋Ｖs8＋Ｖs9＋＋Ｖs12＋Ｖs14＋Ｖs15
ｄ30  ＝Ｖs1＋Ｖs4＋Ｖs6＋Ｖs7＋Ｖs10＋Ｖs11＋Ｖs13＋Ｖs16
【００７３】
ここで、Ｖsj（1≦j≦15、列配線の番号に対応）は駆動された各列配線と行配線との交差部のセンサ素子の各容量が電圧に変換された電圧データ（デジタル値）であり、各測定データｄは直交符号に基づいて駆動された列配線に対応するセンサ素子の容量により多重化されている。
すでに述べた（１）式において、列配線群２において半数（８本）が、直交符号に基づいて同時に駆動されるため、半数の交差部のセンサ素子の容量Ｃsjに対応した電圧データＶsjの積算された値が測定データｄiとして求められる。ここで「ｊ」は列配線Ｃの番号であり、「ｉ」は測定データの番号（アドレスｔiの各順番に対応）であり、i＝１，２，３，…、ｊ＝１，２，３，…とする。
そして、復号演算回路１０は、上記多重化されている測定データと、多重化に用いた直交符号とにより、各センサ素子の電圧データＶsを（２）式により求める。
【００７４】
すでに述べたように、直交符号を順次、奇数のアドレスの場合、コードメモリ２１から読み出し、偶数のアドレスの場合、直前の奇数のアドレスに対応する直交符号のデータを反転して、多重化して求められた時系列な測定データｄは、上記（２）式により、直交符号と測定データｄとの積和演算により、行配線と駆動された列配線との交差部のセンサ素子の容量に対応する電圧データｄs、すなわち電圧データＶsに分離することができる。
ここで、この（２）式において、第１の実施形態と同様に、直交符号のビットのデータがＣＤ(i,j)＝１のとき、ＣＤs(i,j)＝＋１であり、ＣＤ(i,j)＝０のとき、ＣＤs(i,j)＝−１とする。
復号演算回路１０は、この（２）式を用いて測定データｄから電圧データｄsへの分離の演算を行う。
【００７５】
すなわち、センサ素子毎の電圧データｄs、すなわち電圧データ｛ｄs1，ｄs2，ｄs3，…，ｄs14，ｄs15｝を求めるとき、行配線単位で電圧データｄsを、直交符号により多重化して、測定データのデータ列｛ｄ1，ｄ2，ｄ3，…，ｄ14，ｄ15｝が求められているので、まず測定データｄi毎に直交符号のビット列｛０（LSB），１，０，１，０，１，０，１，０，１，０，１，０，１，０，１，０，１，０，１，０，１，０，１，０，１，０，１，０，１（MSB）｝の各ビットのデータＣＤ(i,j)を係数として乗算する。
【００７６】
ここで、ビット列の順番は各列配線の順番に順次対応しており、例えば、ＬＳＢのビットは列配線Ｃ1に対応し、ＭＳＢのビットは列配線Ｃ15に対応している。次に、列配線Ｃ1の交差部に対応する電圧データｄs1は、アドレスｔ1〜ｔ15の各直交符号のビット配列のＬＳＢのビット列｛０（t1），１（ｔ2），０（ｔ3），１（ｔ4），０（ｔ5），１（ｔ6），０（ｔ7），１（ｔ8），０（ｔ9），１（ｔ10），０（ｔ11），１（ｔ12），０（ｔ13），１（ｔ14），０（ｔ15），１（t16，０（ｔ17），１（ｔ18），０（ｔ19），１（ｔ20），０（ｔ21），１（ｔ22），０（ｔ23），１（ｔ24），０（ｔ25），１（ｔ26），０（ｔ27），１（ｔ28），０（ｔ29），１（ｔ30）｝として、このビット列の各ビットのデータＣＤ(i,j)を係数として、測定データｄi毎に乗算し一周期に渡って積算する。
【００７７】
すなわち、列配線Ｃ1は、時刻ｔ1にアドレスｔ1における直交符号のLSB（１ビット目）のビットのデータに対応して駆動され、時刻ｔ2にアドレスｔ2における直交符号のLSBのデータに対応して駆動され，…，時刻ｔ30にアドレスｔ30における直交符号のLSBのビットのデータに対応して駆動されているため、積和演算においても、対応した直交符号のビットのデータを乗算して加算することとなる。
【００７８】
同様に、列配線Ｃ2の交差部に対応する電圧データｄS2は、時刻ｔ1にアドレスｔ1における直交符号の２ビット目のデータに対応して駆動され、時刻ｔ2にアドレスｔ2における直交符号の２ビット目のデータに対応して駆動され，…，時刻ｔ30にアドレスｔ30における直交符号の２ビット目のデータに対応して駆動されているため、積和演算においても、対応した直交符号のビットのデータを乗算して加算することとなる。
すなわち、電圧データｄs2は、アドレスｔ1〜ｔ15の各直交符号のビット配列の２ビット目からなるビット列｛１（t1），０（ｔ2），１（ｔ3），０（ｔ4），１（ｔ5），０（ｔ6），１（ｔ7），０（ｔ8），１（ｔ9），０（ｔ10），１（ｔ11），０（ｔ12），１（ｔ13），０（ｔ14），１（ｔ15）０（t16，１（ｔ17），０（ｔ18），１（ｔ19），０（ｔ20），１（ｔ21），０（ｔ22），１（ｔ23），０（ｔ24），１（ｔ25），０（ｔ26），１（ｔ27），０（ｔ28），１（ｔ29），０（ｔ30）｝として、このビット列の各ビットのデータＣＤ(i,j)を係数として、測定データｄi毎に乗算し一周期に渡って積算する。
【００７９】
上述したように、各交差部各々の容量に対応する電圧は、対応する列配線に、時刻ｔ1〜ｔ30において印加されたデータに対応したビット列の各ビットのデータＣＤ(i,j)を係数として、測定データｄi毎に乗算し、１周期に渡って積算する。この処理は、直交符号に対する積和演算に相当し、以下に示すように、各交差部に対応する電圧データｄSjは、測定データｄiと、コードメモリ２１に記憶された各直交符号のビット配列のデータとの積和演算により求められる。
【００８０】
本実施形態における１６本の列配線に対応した、コードメモリ２１に記憶された、または反転された図１３に示す直交符号において、各アドレスｔ1〜ｔ３０の直交符号のビット配列により、復号演算回路１０は、（２）式に基づいて、
ｄs1  ＝−ｄ1−ｄ3−ｄ5−ｄ7−ｄ9−ｄ11−ｄ13−ｄ15−ｄ17−ｄ19−ｄ21−ｄ23−ｄ25−ｄ27−ｄ29＋ｄ2＋ｄ4＋ｄ6＋ｄ8＋ｄ10＋ｄ12＋ｄ14＋ｄ16＋ｄ18＋ｄ20＋ｄ22＋ｄ24＋ｄ26＋ｄ28＋ｄ30
ｄs2  ＝ｄ1−ｄ3＋ｄ5−ｄ7＋ｄ9−ｄ11＋ｄ13−ｄ15＋ｄ17−ｄ19＋ｄ21−ｄ23＋ｄ25−ｄ27＋ｄ29−ｄ2＋ｄ4−ｄ6＋d8−ｄ10＋ｄ12−ｄ14＋ｄ16−ｄ18＋ｄ20−ｄ22＋ｄ24−ｄ26＋ｄ28−ｄ30
ｄs3  ＝−ｄ1＋ｄ3＋ｄ5−ｄ7−ｄ9＋ｄ11＋ｄ13−ｄ15−ｄ17＋ｄ19＋ｄ21−ｄ23−ｄ25＋ｄ27＋ｄ29＋ｄ2−ｄ4−ｄ6＋ｄ8＋ｄ10−ｄ12−ｄ14＋ｄ16＋ｄ20−ｄ22＋ｄ24＋ｄ26−ｄ28−ｄ30
・
・
・
ｄs15  ＝ｄ1＋ｄ3−ｄ5＋ｄ7−ｄ9−ｄ11＋ｄ13＋ｄ15−ｄ17−ｄ19＋ｄ21−ｄ23＋ｄ25＋ｄ27−ｄ29−ｄ2−ｄ4＋ｄ6−ｄ8＋ｄ10＋ｄ12−ｄ14−ｄ16＋ｄ18＋ｄ20−ｄ22＋ｄ24−ｄ26−ｄ28＋ｄ30
の演算を行い、測定データｄiのデータ列から各センサ素子の容量値に対応する電圧データｄsjに分離する。
【００８１】
上述したように、第１の実施形態においては、複数の列配線を、直交符号に基づいて同時に駆動させ、次のタイミングにおいて、コードメモリ２１から時刻に対応したアドレスの直交符号を読み出して測定を行うという操作を繰り返し、一方、検出側で時系列に得られたデータを直交符号との積和演算処理を施すことで、他の列配線との交差部容量からの影響をほぼ平均化すると同時に、対象となる列配線との交差部のセンサ素子（容量センサ）に充放電される電荷の情報のみを抽出することができる。
【実施例３】
【００８２】
第１及び第２の実施形態においては、図４に示すような、列配線と行配線との交差部に形成されるセンサ素子の容量の多重化した測定の説明を行った。しかしながら、第３の実施形態においては、図１６に示すアクティブマトリクス型センサであるセンサ部４Ｃに適用した場合の構成を説明する。
直交符号発生部１から、所定の直交符号のビット列が列配線駆動回路５に入力され、列配線群２の複数の列配線を駆動し、行配線単位に単位容量セル７０（センサ素子）の容量を多重化する点において、第５の実施形態も第１及び第２の実施形態と同様である。また、容量検出回路２００にも、構成及び動作がおいて、第１及び第２の実施形態と同様であるが、チャージアンプ回路６が、図１７に示すチャージアンプ回路７２に置き換えられている。容量検出回路２００は、チャージアンプ回路が置き換わっている以外は全て同一の構成である。
【００８３】
このチャージアンプ回路７２は、図１７に示す構成をしており、チャージアンプ回路６と同様な構成については同一の符号を付している。アクティブマトリックス型センサの測定方法が若干異なるため、チャージアンプ回路７２がチャージアンプ回路６と異なる点のみの測定動作を説明する。
指紋データの測定前において、スイッチ７３をオフ状態とし、スイッチ７４，スイッチ124及びビット１に対応する複数の列配線に接続されたセル選択スイッチ７１をオン状態として、単位容量セル７０（容量Ｃs）及び寄生容量ＣDを電圧Ｖｃとなるまで電荷の蓄積を行い、一旦全てのスイッチをオフ状態とする。
【００８４】
そして、指紋データの測定において、スイッチ７４，スイッチ124をオフ状態としたままで、スイッチ７３及びセル選択スイッチ７１を同時にオン状態として、指がセンサ部４Ｃに乗っている場合、各単位容量セル７０の容量Ｃsが変化するため、電圧Ｖｃと基準電圧Ｖrefの電圧差により生じた電荷の総和に対応した電圧がオペアンプ１２１の出力端子に発生して、これを測定データｄとして、復号演算回路１０の内部メモリに記憶される。この電荷の蓄積及び検出電圧の測定というシーケンスを繰り返すことで多重化された測定データ列ｄiが得られる。そして、復号演算回路１０は、すでに述べた復号処理の演算により、内部メモリに記憶されている測定データｄのデータ列から、各単位容量セル７０の容量Ｃsに対応する電圧データｄsを求める。
【００８５】
なお、第１〜第３の実施形態のそれぞれにおいて、なお図１における復号演算回路１０の機能を実現するためのプログラムをコンピュータ読み取り可能な記録媒体に記録して、この記録媒体に記録されたプログラムをコンピュータシステムに読み込ませ、実行することにより多重化された測定データｄiのデータ列から、各センサ素子の容量に対応した電圧データｄsjの復号のための演算処理を行ってもよい。なお、ここでいう「コンピュータシステム」とは、ＯＳや周辺機器等のハードウェアを含むものとする。また、「コンピュータシステム」は、ホームページ提供環境（あるいは表示環境）を備えたＷＷＷシステムも含むものとする。また、「コンピュータ読み取り可能な記録媒体」とは、フレキシブルディスク、光磁気ディスク、ＲＯＭ、ＣＤ−ＲＯＭ等の可搬媒体、コンピュータシステムに内蔵されるハードディスク等の記憶装置のことをいう。さらに「コンピュータ読み取り可能な記録媒体」とは、インターネット等のネットワークや電話回線等の通信回線を介してプログラムが送信された場合のサーバやクライアントとなるコンピュータシステム内部の揮発性メモリ（ＲＡＭ）のように、一定時間プログラムを保持しているものも含むものとする。
【００８６】
また、上記プログラムは、このプログラムを記憶装置等に格納したコンピュータシステムから、伝送媒体を介して、あるいは、伝送媒体中の伝送波により他のコンピュータシステムに伝送されてもよい。ここで、プログラムを伝送する「伝送媒体」は、インターネット等のネットワーク（通信網）や電話回線等の通信回線（通信線）のように情報を伝送する機能を有する媒体のことをいう。また、上記プログラムは、前述した機能の一部を実現するためのものであっても良い。さらに、前述した機能をコンピュータシステムにすでに記録されているプログラムとの組み合わせで実現できるもの、いわゆる差分ファイル（差分プログラム）であっても良い。
【図面の簡単な説明】
【００８７】
【図１】本発明の第１の実施形態による容量検出回路を用いた指紋センサの構成を示すブロック図である。
【図２】図１におけるセンサ部４の構成例を示す概念図である。
【図３】図１におけるセンサ部４を用いた指紋データの測定を説明する概念図である。
【図４】エリアセンサ型であるセンサ部４において、列配線群２の列配線と、行配線群３の行配線との各々の交差部で形成されるセンサ素子５５の構成例を説明する概念図である。
【図５】図１におけるセンサ部４と、チャージアンプ回路６との構成例を説明する概念図である。
【図６】直交符号であるウォルシュ符号を生成する手順を説明する概念図である。
【図７】図８及び図９におけるコードメモリ２１に記憶されているウォルシュ符号のテーブルを示す図である。
【図８】直交符号により列配線を駆動し、センサ素子５５の容量の多重化を行う本発明の第１の実施形態の動作例を説明するための概念図である。
【図９】直交符号により列配線を駆動し、センサ素子５５の容量の多重化を行う本発明の第１の実施形態の動作例を説明するための概念図である。
【図１０】第１の実施形態における検出信号及びチャージアンプ回路６の動作を説明するタイミングチャートである。
【図１１】第１の実施形態におけるセレクタ及び列配線の制御の動作を説明するタイミングチャートである。
【図１２】第１の実施形態をラインセンサに用いた場合の構成例を示すブロック図である。
【図１３】第２の実施形態におけるウオルシュ符号のビット配列を示すテーブルである。
【図１４】直交符号により列配線を駆動し、センサ素子５５の容量の多重化を行う本発明の第２の実施形態の動作例を説明するための概念図である。
【図１５】直交符号により列配線を駆動し、センサ素子５５の容量の多重化を行う本発明の第２の実施形態の動作例を説明するための概念図である。
【図１６】第３の実施形態におけるアクティブマトリックス型センサの構成例を示す概念図である。
【図１７】第３の実施形態におけるチャージアンプ回路７２の構成を示すブロック図である。
【符号の説明】
【００８８】
１…直交符号発生部
２…列配線群
３…行配線群
４，４Ｂ…センサ部
５…列配線駆動部
６，７２…チャージアンプ回路
７…サンプルホールド回路
８…セレクタ回路
９…Ａ／Ｄ変換器
１０…復号演算回路
１１…タイミング制御回路
２０，２０Ｂ…直交符号読み出し回路
２１…コードメモリ
２２…アドレスカウンタ
２３…格納用レジスタ
２４…反転回路
５０…基板
５１…絶縁膜
５２…空隙
５４…フィルム
１００…容量検出回路
【図１】
2005114362.tif 000005
【図２】
2005114362.tif 000006
【図３】
2005114362.tif 000007
【図４】
2005114362.tif 000008
【図５】
2005114362.tif 000009
【図６】
2005114362.tif 000010
【図７】
2005114362.tif 000011
【図８】
2005114362.tif 000012
【図９】
2005114362.tif 000013
【図１０】
2005114362.tif 000014
【図１１】
2005114362.tif 000015
【図１２】
2005114362.tif 000016
【図１３】
2005114362.tif 000017
【図１４】
2005114362.tif 000018
【図１５】
2005114362.tif 000019
【図１６】
2005114362.tif 000020
【図１７】
2005114362.tif 000021