(57)【要約】【課題】  調節された移動度を有する半導体素子を提供する。また、アレイ状に製造されるシリコン結晶構造の均一度を向上して、たとえば良質の画像表示が可能な薄膜トランジスタを提供する。【解決手段】  電子移動経路としてのシリコン系活性領域が、高移動度領域Ｒ１と低移動度領域Ｒ２とを含むように構成された半導体素子を提供する。また、前記シリコン系活性領域の両側にソースおよびドレインを設け、絶縁層を介して電界を印加するゲートを形成して薄膜トランジスタを構成する。移動度を半導体素子の要求を充足するレベルに下げ、半導体素子間の移動度の偏差を減少させる。【選択図】      図１
2005197719.tif 000002
【特許請求の範囲】
【請求項１】
電子移動経路上に、高移動度領域と低移動度領域とを含むシリコン系活性領域を有することを特徴とする半導体素子。
【請求項２】
前記高移動度領域と前記低移動度領域のうちの少なくとも一方は複数設けられることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記低移動度領域を中央にし、その両側に前記高移動度領域が設けられていることを特徴とする請求項１に記載の半導体素子。
【請求項４】
前記高移動度領域は多結晶構造を有し、
前記低移動度領域は非晶質構造を有することを特徴とする請求項１に記載の半導体素子。
【請求項５】
前記高移動度領域は多結晶構造を有し、
前記低移動度領域はマイクロ多結晶構造を有することを特徴とする請求項１に記載の 半導体素子。
【請求項６】
前記高移動度領域はＳｉＧｅ結晶構造を有し、
前記低移動度領域は単結晶構造を有することを特徴とする請求項１に記載の半導体素子。
【請求項７】
シリコン系のチャンネルと、
前記チャンネルの両側に設けられるソースおよびドレインと、
前記チャンネルに電界を印加するゲートと、
前記チャンネルとゲートとの間に介在する絶縁層と、を備え、
前記チャンネルは、電子移動経路上に高移動度領域と低移動度領域とを含む構造を有することを特徴とする薄膜トランジスタ。
【請求項８】
前記高移動度領域と前記低移動度領域のうちの少なくとも一方は複数設けられることを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項９】
前記低移動度領域を中央にし、その両側に前記高移動度領域が設けられていることを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項１０】
前記高移動度領域は多結晶構造を有し、
前記低移動度領域は非晶質構造を有することを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項１１】
前記高移動度領域は多結晶構造を有し、
前記低移動度領域はマイクロ多結晶構造を有することを特徴とする請求項７に記載の薄膜トランジスタ。
【請求項１２】
前記高移動度領域はＳｉＧｅ結晶構造を有し、
前記低移動度領域は単結晶構造を有することを特徴とする請求項７に記載の薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、多結晶シリコン素子およびそれを適用した薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）に係り、特に均一な移動度を有する多結晶シリコン素子およびそれを適用したＴＦＴに関する。
【背景技術】
【０００２】
多結晶シリコン(Polycrystalline Si、以下ｐｏｌｙ−Ｓｉ）は、非晶質シリコンに比べて移動度が高く、優れた光安定性を有する。このような多結晶シリコンは、幅広い分野で応用されており、特にＴＦＴやメモリ素子に多く用いられる。ｐｏｌｙ−Ｓｉ  ＴＦＴは、例えばディスプレイのスイッチング素子として用いられる。ＴＦＴのような能動素子を用いるディスプレイ素子にはＴＦＴ−ＬＣＤ（Liquid Crystal Display）、ＴＦＴ−ＯＬＥＤ（Organic Light-Emitting Diode Display）などがある。
【０００３】
ＴＦＴ−ＬＣＤやＴＦＴ−ＯＬＥＤは、Ｘ−Ｙマトリックス上に配列された画素ごとにＴＦＴが配置されている構造を有する。このように多数のＴＦＴが配列されているＬＣＤ、ＯＬＥＤなどの性能は、ＴＦＴ自体の電気的特性に大きく依存する。ＴＦＴが要求する重要な特性の一つは、Ｓｉ活性層のより高い移動度である。Ｓｉ活性層の移動度を高めるためには、結晶化が必須である。結晶シリコンに対する重要研究課題の一つは、単結晶に近いｐｏｌｙ−Ｓｉの開発である。特許文献１は、良質のシリコン結晶を製造する方法を開示するものである。この他にも、シリコンの結晶化に関するさまざまな研究が進められた結果、単結晶に近い結晶構造が得られるようになった。
【０００４】
しかし、多数の結晶粒がアレイ状に形成される多結晶の均一性の向上は、相変らず解決しなければならない現在進行中の研究課題である。例えば、ＴＦＴ−ＯＬＥＤの場合、要求される移動度は５〜３０ｃｍ2／Ｖｓであって、現在１００ｃｍ2／Ｖｓ程度の移動度を実現できるｐｏｌｙ−Ｓｉの製造技術により充足されてはいる。しかし、その均一度は数％に満たない水準であり、最近の研究結果によればその移動度は約８０〜２０ｃｍ2／Ｖｓの範囲にわたって分布しており、約２０％程度の偏差（ばらつき）がある。移動度の偏差がこの水準にあると、ディスプレイ素子の品質が低下する。
【特許文献１】米国特許第６，３２２，６２５号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明が解決しようとする技術的課題は、アレイ状に製造されるシリコン結晶構造の均一度を向上して良質の半導体素子、例えば、良質の画像表示が可能なＴＦＴを提供することである。
【課題を解決するための手段】
【０００６】
本発明に係る多結晶シリコン半導体素子は、電子移動経路上に高移動度領域と低移動度領域とを含む。
【０００７】
本発明に係る多結晶シリコン薄膜トランジスタは、シリコン系のチャンネルと、前記チャンネルの両側に設けられるソースおよびドレインと、前記チャンネルに電界を印加するゲートと、前記活性層とゲートとの間に介在する絶縁層とを備え、前記チャンネルは、電子移動経路上に高移動度領域と低移動度領域とを含む構造を有する。
【０００８】
本発明の半導体素子およびそれを適用した薄膜トランジスタにおいて、前記高移動度領域と低移動度領域のうちの少なくとも一方が複数設けられるのが望ましく、さらに望ましくは、前記低移動度領域を中央にし、その両側に前記高移動度領域が設けられる。
【０００９】
本発明の一実施例によれば、前記高移動度領域は多結晶構造を有し、前記低移動度領域は非晶質構造を有する。
【００１０】
また、本発明の他の実施例によれば、前記高移動度領域は多結晶構造を有し、前記低移動度領域はマイクロ多結晶構造を有する。
【００１１】
また、本発明のさらに他の実施例によれば、前記高移動度領域はＳｉＧｅ結晶構造を有し、前記低移動度領域は単結晶構造を有する。
【発明の効果】
【００１２】
本発明は、チャンネル（活性領域）の不必要に高い移動度を下げることによって移動度の均一性を高める。このような移動度の均一性の向上は、高移動度領域および低移動度領域の適用により可能となる。これにより、それを適用する装置、例えば、平板（フラットパネル）ディスプレイ素子、ひいてはＯＬＥＤの品質を大きく向上させる。
【発明を実施するための最良の形態】
【００１３】
以下、添付された図面を参照しながら、本発明に係るＳｉ半導体素子とそれを適用するＴＦＴの望ましい実施の形態について詳細に説明する。
【００１４】
図１は、本発明の一実施形態に係るＳｉ半導体素子の技術的特徴を示す概念図である。図１に示すように、本発明の一実施形態としてのＳｉ半導体素子は、所定の長さＬを有する電子移動経路であるチャンネルとしての活性領域に高移動度領域Ｒ１と低移動度領域Ｒ２とが存在する構造を有する。すなわち、Ｓｉ半導体素子のチャンネルは、電子が流動する活性領域を有し、この活性領域は移動度の高い、例えばｐｏｌｙ−Ｓｉからなる高移動度領域Ｒ１と所定の長さｘを有する非晶質シリコン(ａ−Ｓｉ)からなる低移動度領域Ｒ２とを含む。ここで、本実施形態に係るＳｉ半導体素子は、前述したチャンネルそれ自体またはそれを含む素子である。
【００１５】
すなわち、本実施形態は、移動度が非常に高いｐｏｌｙ−Ｓｉにより活性領域を構成することにより、その移動度を要求されているレベルに維持しつつ、その電子移動経路上の一部領域にａ−Ｓｉによる低移動度領域Ｒ２を設ける。これにより、本実施形態に係る活性領域は、ｐｏｌｙ−Ｓｉだけで形成された活性領域に比べ、平均移動度レベルは多少低下するが、移動度の偏差を低く抑えることができる。
【００１６】
図２は、所定の長さＬを有する活性領域（図１参照）で、前記低移動領域Ｒ２の長さ変化（すなわち高移動度領域Ｒ１の長さに対する低移動度領域Ｒ２の長さの比率が変化すること）による活性領域全体の移動度変化（平均、最大、最小）を示すグラフである。
【００１７】
図２に示すように、低移動度領域Ｒ２の長さが増加するほど移動度の変化が緩やかになり、特に移動度の偏差が低下する。例えば、ｘ＝０である場合、すなわち低移動度領域Ｒ２を設けずにｐｏｌｙ−Ｓｉ（高移動度領域Ｒ１）のみにより活性領域が設けられた場合の移動度は、約５０ｃｍ2／Ｖｓであり、その偏差は２０％に達する。図２において、中央の曲線（実線）は平均移動度、上部の曲線（破線）は最大移動度、そして、下部の曲線（一点鎖線）は最小移動度の変化を示す。低移動度領域Ｒ２の長さｘが０から３μｍへと増加していくにつれて、移動度は急減するが、ｘの値が３〜５μｍでは移動度の変化は緩やかになる。そして、最大移動度と最小移動度との差が縮小することにより、移動度の偏差が大きく低下し、安定化する。例えば、低移動度領域Ｒ２の幅が３.１μｍと算出された場合に移動度は１０ｃｍ2／Ｖｓであり、その偏差は３.６％程度に低下する。図３は、図２の四角で囲んだＡ部分の拡大図である。図３を参照すれば、平均、最大、最小移動度値の偏差が低移動度領域の幅の厚さ増加と共に減少することがわかる。
【００１８】
前記のように、ｐｏｌｙ−Ｓｉは、１００ｃｍ2／Ｖｓという非常に高い移動度を示す。これは、現在までに開発されているあらゆる種類の半導体素子に十分に適用できるレベルの移動度である。換言すれば、Ｐｏｌｙ−Ｓｉの移動度は、本発明の一実施形態として前述したように、一定レベル以下に低下させても、既存の半導体素子に十分に適用できる程度の移動度を有する。例えば、５〜３０ｃｍ2／Ｖｓ程度の移動度を要求するＯＬＥＤの場合、移動度が３０ｃｍ2／Ｖｓ程度まで低下しても製品の品質に全く問題がない。このような点を考慮して、本発明は、移動度を半導体素子の性能に影響を与えないレベルまでに下げ、このように移動度を低下させることにより移動度の偏差を抑えることによって、同時に製造される複数の半導体素子の移動度の均一性を高めることができる。このように移動度を適切に低下させるために、本実施形態では、高移動度領域Ｒ１をｐ−Ｓｉで形成し、部分的に、移動度の低い物質（例えば、ａ−Ｓｉ）で低移動度領域Ｒ２を設ける。
【００１９】
図４は、本発明の一実施形態に係る活性領域（図１参照）を有する半導体素子製造時の移動度の偏差の変化を示すグラフである。図４では、高移動度領域Ｒ１の移動度が４０〜６０ｃｍ2／Ｖｓであり、低移動度領域Ｒ２の移動度が約０.５ｃｍ2／Ｖｓであるときの、低移動度領域Ｒ２の長さ変化に対する移動度の偏差が示されている。図４に示すグラフから、低移動度領域Ｒ２の長さが増加するほど移動度の偏差が低下し、特に、低移動度領域Ｒ２の長さが０〜３μｍの範囲で急低下し、３〜５μｍ以上では移動度の変化が安定化することがわかる。
【００２０】
従って、本発明に係る半導体素子は、電子が移動する経路上に大部分の領域を占める高移動度領域を設け、高移動度領域のたとえば中間に部分的に低移動度領域を設けて電子の移動度を引き下げる。このような高移動領域および低移動度領域は、図１に示し、上述した形態とは異なる多様な形態の実施例に変更することができる。
【００２１】
図５（ａ）に示す実施例では、本発明に係る半導体素子の活性領域は、複数の高移動度領域Ｒ１と複数の低移動度領域Ｒ２とが交互に配置される構造を有する。
【００２２】
図５（ｂ）に示す実施例では、本発明に係る半導体素子の活性領域は、長さの異なる二つの高移動度領域Ｒ１、Ｒ１の間に低移動度領域Ｒ２が配置されている。
【００２３】
図５（ｃ）に示す実施例では、本発明に係る半導体素子の活性領域は、一つの高移動度領域Ｒ１の一端に一つの低移動度領域Ｒ２が設けられている。
【００２４】
図５（ｄ）に示す実施例によれば、本発明に係る半導体素子の活性領域は、二つの高移動度領域Ｒ１の間に一つの低移動度領域Ｒ２が傾斜して配置されている。
【００２５】
図６は、本発明の概念に基づいたものであって、図１および図５（ａ）ないし５（ｄ）に示し、説明した実施形態とは異なる配置構造を有する実施例を示す。図６を参照すれば、低移動度の物質、例えば、ａ−Ｓｉまたはマイクロｐｏｌｙ−Ｓｉ（ｐｏｌｙ−Ｓｉに比べて小粒径の結晶性Ｓｉ、以下、μ−Ｓｉ）によって全体活性領域が定義され、この低移動度領域Ｒ１内に高移動度の物質、例えば、μ−Ｓｉまたはｐｏｌｙ−Ｓｉからなる高移動度領域Ｒ２が島状に配置されている。これは、電子が高移動度の物質層を通過しながら必ず低移動度の物質層を経由するようにするためのものである。
【００２６】
ここで、低移動度物質および高移動度物質は、相対的な移動度差によって選択される。例えば、低移動度物質がａ−Ｓｉである場合には、これより高い移動度の物質、例えば、μ−Ｓｉ、ｐｏｌｙ−Ｓｉのどちらかを、孔移動度物質として選択することができる。そして、低移動度物質がμ−Ｓｉである場合には、高移動度物質として、例えば、ｐｏｌｙ−Ｓｉを選択することができる。また、低移動度物質が単結晶Ｓｉである場合には、例えば、ＳｉＧｅを高移動度物質として選択することができる。ここで言及されていない物質であっても、活性層として使用可能なすべての物質が選択可能であり、あらゆる組み合わせの物質により活性層を形成した半導体素子と、これを適用するいかなる装置が、本発明の技術的範囲に属するものと理解される。
【００２７】
前記のような構造を有する活性層は、多様な方法により得ることができる。
【００２８】
図７Ａ〜図７Ｃを参照して、本発明に係る半導体素子の活性領域の製造方法の一例を説明する。まず、図７Ａに示すように、ＳｉＯ2が形成されたＳｉ基板（Si-Sub）上に、ＰＥ−ＣＶＤ（Plasma Enhanced-Chemical Vapor Deposition）または低圧ＣＶＤ（Low Pressure CVD：ＬＰＣＶＤ）により、ａ−Ｓｉを蒸着する。
【００２９】
次に、図７Ｂに示すように、低移動度領域として定義した所定の領域をマスクＭで覆った後にエキシマーレーザーを照射して露出した部分を結晶化させてＰｏｌｙ−Ｓｉを形成する。このような選択的ＥＬＡ(Excimer Laser Annealing)により、図７Ｃに示すような、ｐｏｌｙ−Ｓｉにより形成された高移動度領域とａ−Ｓｉにより形成された低移動度領域とを有する活性層を得る。
【００３０】
図８Ａ〜図８Ｃを参照して、本発明に係る半導体素子の活性領域の製造方法の他の例を説明する。まず、図８Ａに示すように、ＳｉＯ2が形成されたＳｉ基板上に、ＣＡＴ−ＣＶＤ（Catalytic-Chemical Vapor Deposition）、ＩＣＰ−ＣＶＤ（Inductively Coupled Plasma-Chemical Vapor Deposition）、ＵＨＶ−ＣＶＤ（Ultra-High Vacuum-Chemical Vapor Deposition）により、μ−Ｓｉを蒸着する。
【００３１】
次に、図８Ｂに示すように、低移動度領域として定義した所定の領域をマスクＭで覆った後にエキシマーレーザーを照射して露出したμ−Ｓｉの部分を再結晶化させる。このようなマスクによる選択的ＥＬＡにより、図８Ｃに示すような、ｐｏｌｙ−Ｓｉにより形成された高移動度領域とμ−Ｓｉにより形成された低移動度領域とを有する活性領域を得る。
【００３２】
図７Ａないし図７Ｃおよび図８Ａないし図８Ｃは、活性領域に低移動度領域と高移動度領域とを形成する過程は、例えば、ＴＦＴまたはこれを有するディスプレイ素子の製造過程中に行われる。各工程は、目的の半導体素子の所望の属性に合わせて、適宜変更可能である。
【００３３】
前記のような工程は、ウェーハ単位で行わる。すなわち、ウェーハは、周知のようにＸ−Ｙステージ上に搭載され、一回の工程によって前記のような活性領域を有する複数のチャンネルが同時に形成される。
【００３４】
図９は、本発明に係るＴＦＴの概略的な断面図である。図９を参照すれば、ＳｉＯ2絶縁膜１１が形成された基板１０の上面に、シリコンフィルム層２０が形成されている。シリコンフィルム層２０上には、シリコンフィルム層２０の両端部に対応するコンタクトホール３１、３２を有するゲート絶縁層３０が形成されている。このゲート絶縁層３０上の前記コンタクトホール３１、３２の間の中央部分にゲート４０が形成されており、その上にＩＭＤ（intermetallic dielectric）層５０が形成されている。このＩＭＤ層５０には前記コンタクトホール３１、３２に一致する位置にコンタクトホール５１、５２がそれぞれ形成されている。前記ＩＭＤ層５０でコンタクトホール５１、５２上にはソース電極６１およびドレイン電極６２が形成されてその下部のシリコンフィルム層２０の両端にそれぞれ電気的に接触している。
【００３５】
前記シリコンフィルム層２０で前記ソース電極６１およびドレイン電極６２が接触する部分は、高伝導性を有するドーピング領域であり、これら間の領域は、ゲート４０により電界効果が発生する活性領域である。この活性領域は、前述したような高移動度領域Ｒ１と低移動度領域Ｒ２とを有する。図９に示した活性領域は、図１と同様の形態で高移動度領域Ｒ１および低移動度領域Ｒ２が配置された構造を有する。
【００３６】
前記のような活性領域は、図５および図６に示すような形態を有するものとすることができる。前記活性領域は、その両側のドーピングされた領域、すなわち、ソースおよびドレインとともに一つのＳｉフィルム層から得られる。周知のように、ソースおよびドレインは高濃度にドーピングされた領域である。これらの間の活性領域は、高移動度を有するように選択的に結晶化されるか、局部的に移動度を変えるように差別的に結晶化された領域である。このような選択的結晶化または差別的結晶化は前述したので、その詳細な説明は省略する。
【００３７】
このようなＴＦＴは、半導体メモリ素子、平板ディスプレイ素子などの分野に幅広く使用される。前述した基板は、ガラスまたはプラスチックにより形成することができる。プラスチックを基板として使用する素子には、平板（フラットパネル）ディスプレイ素子、特にＯＬＥＤ（Organic Light-Emitting Diode）が挙げられる。すなわち、本発明はＯＬＥＤに好適である。
【００３８】
前述したＴＦＴは、いわゆるトップゲート型である。しかし、前記のような構造の活性領域を有する限り、ボトムゲート型にも適用可能であり、前述の内容に基づいて容易に実現可能である。
【００３９】
以上、本発明の理解のために、いくつかの望ましい実施形態を説明し、添付図面に示したが、これらの実施形態は、単に発明を例示するものに過ぎず、これを制限するものではない。また、本発明は、図示され、説明された構造と配列に限定されるものではなく、当業者によって多様な修正が可能である。
【産業上の利用可能性】
【００４０】
本発明は、シリコンを基盤とする半導体素子、特に電界によりチャンネルを形成する活性層を有するすべての素子に適用可能である。最も広く応用が期待される分野はＴＦＴであって、代表的なターゲット製品はフラットパネルディスプレイ素子である。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施形態に係る半導体素子の活性領域を説明するための図面である。
【図２】本発明の一実施形態に係る半導体素子における低移動度領域の長さ変化による移動度変化を示すグラフである。
【図３】図２のＡ部分を拡大したグラフである。
【図４】本発明の一実施形態に係る半導体素子における低移動度領域の長さ変化による移動度の偏差変化を示すグラフである。
【図５】（ａ）〜（ｄ）は、本発明に係る半導体素子の多様な活性領域のパターンを示す図面である。
【図６】本発明に係る半導体素子の他の活性領域のパターンを示す図面である。
【図７Ａ】本発明に係る半導体素子の活性領域の製造方法を説明する図面である。
【図７Ｂ】本発明に係る半導体素子の活性領域の製造方法を説明する図面である。
【図７Ｃ】本発明に係る半導体素子の活性領域の製造方法を説明する図面である。
【図８Ａ】本発明に係る半導体素子の活性領域の他の製造方法を説明する図面である。
【図８Ｂ】本発明に係る半導体素子の活性領域の他の製造方法を説明する図面である。
【図８Ｃ】本発明に係る半導体素子の活性領域の他の製造方法を説明する図面である。
【図９】本発明に係る薄膜トランジスタの一例を示す概略的な断面図である。
【符号の説明】
【００４２】
Ｒ１    高移動度領域
Ｒ２    低移動度領域
【図１】
2005197719.tif 000003
【図２】
2005197719.tif 000004
【図３】
2005197719.tif 000005
【図４】
2005197719.tif 000006
【図５】
2005197719.tif 000007
【図６】
2005197719.tif 000008
【図７Ａ】
2005197719.tif 000009
【図７Ｂ】
2005197719.tif 000010
【図７Ｃ】
2005197719.tif 000011
【図８Ａ】
2005197719.tif 000012
【図８Ｂ】
2005197719.tif 000013
【図８Ｃ】
2005197719.tif 000014
【図９】
2005197719.tif 000015