(57)【要約】【課題】フィルタ特性が良好で低コストかつ小型化が可能な帯域フィルタおよび高周波モジュールを提供する。【解決手段】共振電極３４ａ，３４ｂの一端が接地されて他端が開放端とされているマイクロストリップラインあるいはストリップライン型共振器を積層基板３０に形成する。この積層基板３０にＲＦＩＣ２０を載置する。ＲＦＩＣ２０には、フィルタ特性を調整する集中定数回路であるフィルタ特性調整部１１を形成し、フィルタ特性調整部１１と共振電極３４ａ，３４ｂの開放端を接続して帯域フィルタを構成する。またＲＦＩＣ２０には、マイクロストリップラインあるいはストリップライン型共振器とフィルタ特性調整部１１で構成される帯域フィルタに接続された高周波信号処理回路２５を設ける。【選択図】        図２
2005311979.tif 000002
【特許請求の範囲】
【請求項１】
共振電極の一端が接地されて他端が開放端とされているマイクロストリップラインあるいはストリップライン型共振器を形成した積層基板上に半導体チップを載置し、
前記半導体チップには、前記共振電極の開放端と接続されてフィルタ特性を調整する集中定数回路を形成した
ことを特徴とする帯域フィルタ。
【請求項２】
前記集中定数回路は、一端が前記開放端と接続されて他端が信号入出力端とされるコンデンサ、および／または一端が前記開放端と接続されて他端が接地されるコンデンサとからなる
ことを特徴とする請求項１記載の帯域フィルタ。
【請求項３】
前記集中定数回路のコンデンサを、前記フィルタ特性の調整とは異なる回路動作に用いた
ことを特徴とする請求項２記載の帯域フィルタ。
【請求項４】
前記一端が開放端と接続されて他端が信号入出力端とされるコンデンサをデカップリング・コンデンサとして用いた
ことを特徴とする請求項３記載の帯域フィルタ。
【請求項５】
前記集中定数回路は、一端が信号入力端と接続されて他端が信号出力端と接続されるコンデンサを有する
ことを特徴とする請求項２記載の帯域フィルタ。
【請求項６】
共振電極の一端が接地されて他端が開放端とされているマイクロストリップラインあるいはストリップライン型共振器を形成した積層基板上に半導体チップを載置し、
前記半導体チップに、前記共振電極の開放端と接続されてフィルタ特性を調整する集中定数回路と、前記マイクロストリップラインあるいはストリップライン型共振器と前記集中定数回路で構成される帯域フィルタに接続される高周波信号処理回路を設けた
ことを特徴とする高周波モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は帯域フィルタおよび高周波モジュールに関する。詳しくは、共振電極の一端が接地されて他端が開放端とされているマイクロストリップラインあるいはストリップライン型共振器を形成した積層基板上に半導体チップを載置し、半導体チップには、共振電極の開放端と接続されてフィルタ特性を調整する集中定数回路を形成したものである。また、マイクロストリップラインあるいはストリップライン型共振器と集中定数回路で構成される帯域フィルタに接続される高周波信号処理回路を半導体チップに設けたものである。
【背景技術】
【０００２】
マイクロ波帯やミリ波帯の高周波電波をキャリアとした通信システム、例えば携帯電話等の電話システムや無線ＬＡＮ（ローカルエリアネットワーク）システムの普及に伴い、家庭内や屋外等の様々な場所において手軽にかつ中継装置等を介することなく様々なデータの送受信が可能となっている。
【０００３】
このような通信システムに用いられる機器では、図７に示すように、ＲＦ入出力段として、高周波電波を受信して得られた信号の処理や高周波電波として送信する信号の生成等を行うための高周波信号処理用集積回路（以下「ＲＦＩＣ」という）１００が設けられている。また、ＲＦＩＣ１００とアンテナに接続される信号入出力端子１０２との間に、所望の帯域の信号を通過させる帯域フィルタ１０１が設けられる。なお、ＲＦＩＣ１００と帯域フィルタ１０１のインピーダンスが整合しない場合、損失を少なくするために整合回路が設けられる。
【０００４】
この帯域フィルタ１０１としては、高周波信号から所望の帯域の信号を通過させるため、分布定数回路として設計されている。例えば、特許文献１に示されているように、一対の平行する導体パターンを用いて、トリプレート構造のフィルタを形成することが行われている。
【０００５】
【特許文献１】特開２０００−２５２７１６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、ＲＦＩＣや特性の良好な帯域フィルタを個々に設けるものとすると、占有面積が大きくなり機器を小型化することができない。さらに、部品点数も多くなるためコストが高くなってしまう。
【０００７】
また、小型化を図るために、例えばＲＦＩＣ内部に共振器を形成して、帯域フィルタを作り込むものとした場合、ＲＦＩＣでは配線が細く抵抗値が大きいことから、ＲＦＩＣ内に共振電極を設けて共振器を構成しても、共振器のＱ（クオリティファクタ）値は低く結合も弱いことから、帯域フィルタでの損失が大きくなってしまう。さらに、ＲＦＩＣの内部ではスペースが限られていることから、共振電極を大きくしてＱ値が高くしたり結合を強くすることができない。このため、ＲＦＩＣ内部に特性の良好な帯域フィルタを作り込むことは困難である。
【０００８】
そこで、この発明では、フィルタ特性が良好で低コストかつ小型化が可能な帯域フィルタと、それを用いた高周波モジュールを提供するものである。
【課題を解決するための手段】
【０００９】
この発明に係る帯域フィルタは、共振電極の一端が接地されて他端が開放端とされているマイクロストリップラインあるいはストリップライン型共振器を形成した積層基板上に半導体チップを載置し、半導体チップには、共振電極の開放端と接続されてフィルタ特性を調整する集中定数回路を形成したものである。
【００１０】
また、高周波モジュールは、共振電極の一端が接地されて他端が開放端とされているマイクロストリップラインあるいはストリップライン型共振器を形成した積層基板上に半導体チップを載置し、半導体チップに、共振電極の開放端と接続されてフィルタ特性を調整する集中定数回路と、マイクロストリップラインあるいはストリップライン型共振器と集中定数回路で構成される帯域フィルタに接続される高周波信号処理回路を設けたものである。
【００１１】
この発明においては、共振電極の一端が接地されて他端が開放端とされているマイクロストリップラインあるいはストリップライン型共振器が積層基板に形成されて、この積層基板上に半導体チップが載置される。半導体チップには、例えば一端が共振電極の開放端と接続されて他端が信号入出力端とされるコンデンサ、および／または一端が共振電極の開放端と接続されて他端が接地されるコンデンサとからなる集中定数回路が形成されて、この集中定数回路によってフィルタ特性が調整される。また、集中定数回路のコンデンサは、フィルタ特性の調整とは異なる回路動作、例えば一端が開放端と接続されて他端が信号入出力端とされるコンデンサがデカップリング・コンデンサとして用いられる。さらに、集中定数回路には、一端が信号入力端と接続されて他端が信号出力端と接続されるコンデンサが設けられる。また、半導体チップには、マイクロストリップラインあるいはストリップライン型共振器と集中定数回路で構成される帯域フィルタに接続される高周波信号処理回路が設けられる。
【発明の効果】
【００１２】
この発明によれば、共振電極の一端が接地されて他端が開放端とされているマイクロストリップラインあるいはストリップライン型共振器を形成した積層基板上に半導体チップが載置されて、この半導体チップには、共振電極の開放端と接続されてフィルタ特性を調整する集中定数回路が形成される。このように、積層基板に共振器を形成したことで共振器のＱ値を高くすることが可能となり帯域フィルタの損失を少なく出来る。また、フィルタ特性を調整する集中定数回路が半導体チップ内に形成されているので、部品点数が少なく占有面積が小さくなり低コストかつ小型化できる。
【００１３】
また、集中定数回路は、一端が開放端と接続されて他端が信号入出力端とされるコンデンサ、および／または一端が前記開放端と接続されて他端が接地されるコンデンサで構成される。このため、コンデンサの静電容量を調整して共振周波数を低周波側や高周波側に移動させることが可能となり、所望のフィルタ特性を得ることができる。
【００１４】
また、集中定数回路のコンデンサは、フィルタ特性の調整とは異なる回路動作に用いられるので、半導体チップ内に形成するコンデンサを少なくできる。さらに、集中定数回路は、一端が信号入力端と接続されて他端が信号出力端と接続されるコンデンサが設けられるので、このコンデンサによってトラップする周波数を調整してフィルタ特性を良好なものとすることができる。
【００１５】
さらに、半導体チップには、マイクロストリップラインあるいはストリップライン型共振器と集中定数回路で構成される帯域フィルタに接続される高周波信号処理回路が設けられるので、帯域フィルタと高周波信号処理回路を一体に形成することが可能となり、高周波モジュールの組み立てが簡単で低コストかつ小型化できる。
【発明を実施するための最良の形態】
【００１６】
以下、図を参照しながら、この発明の実施の一形態について説明する。図１は帯域フィルタの等価回路を示している。帯域フィルタ１０は、集中定数回路であるフィルタ特性調整部１１と分布定数回路である共振器１２で構成されている。
【００１７】
信号入出力端子１４ａは、例えばフィルタ特性調整部１１を構成するコンデンサ２１ａ（静電容量Ｃ1）を介して共振器１２を構成する共振電極３４ａの一方の端子と接続されており、この共振電極３４ａの他方の端子は接地されている。また、信号入出力端子１４ｂは、コンデンサ２１ｂ（静電容量Ｃ1）を介して共振電極３４ｂの一方の端子と接続されており、この共振電極３４ｂの他方の端子は接地されている。コンデンサ２１ａと共振電極３４ａの接続部分にはコンデンサ２２ａ（静電容量Ｃ2）の一方の端子が接続されており、コンデンサ２２ａの他方の端子は接地されている。コンデンサ２１ｂと共振電極３４ｂの接続部分にはコンデンサ２２ｂ（静電容量Ｃ2）の一方の端子が接続されており、コンデンサ２２ｂの他方の端子は接地されている。信号入出力端子１４ａと信号入出力端子１４ｂの間にはコンデンサ２３（静電容量Ｃ3）が接続されている。共振電極３４ａと共振電極３４ｂは、共振電極間隔Ｓを隔てて並行に設けられて、相互インダクタンスＭにより結合される。
【００１８】
この共振電極３４ａ，３４ｂの長手方向の長さやコンデンサの静電容量Ｃ1，Ｃ2，Ｃ3を調整することにより、例えば信号入出力端子１４ａから高周波信号ＲＦinを入力したとき、高周波信号ＲＦinに対してフィルタ処理が行われて、所望の周波数帯の信号を通過させた信号ＲＦoutを信号入出力端子１４ｂから取り出すことができる。
【００１９】
ここで、静電容量Ｃ1や静電容量Ｃ2を大きくすると、共振電極３４ａ，３４ｂを用いて構成される共振器１２の共振周波数を低周波側に移動させることができる。すなわち、帯域フィルタ１０の通過域を低周波側に移動させることができる。また、静電容量Ｃ1や静電容量Ｃ2を小さくすることで共振周波数を高周波側に移動させることができる。すなわち、帯域フィルタ１０の通過域を高周波側に移動させることができる。
【００２０】
さらに、コンデンサ２３はトラップとして機能するものであり、コンデンサ２３の静電容量Ｃ3を大きくすることでトラップする周波数（ノッチ点）を低周波側に移動させることができ、静電容量Ｃ3を小さくすることでノッチ点を高周波側に移動させることができる。このため、ノッチ点が通過域よりも低域側や高域側となるように静電容量Ｃ3を調整して、通過域よりも低域側や高域側の成分を減衰させることでフィルタ特性を良好なものとすることができる。
【００２１】
図２は、帯域フィルタ１０の構成を示しており、集中定数回路で構成されたフィルタ特性調整部１１を半導体チップ例えばＲＦＩＣ２０の内部に形成する。また、分布定数回路である共振器１２は、ポリイミドやエポキシ等およびそれらとガラス等を混合した有機材料あるいは低温焼成セラミックスを用いた積層基板３０に形成し、共振器を形成した積層基板３０にＲＦＩＣ２０を載置して、ＲＦＩＣ２０の内部に形成したフィルタ特性調整部１１と積層基板３０の共振器１２を接続することで帯域フィルタ１０を構成する。
【００２２】
また、ＲＦＩＣ２０の内部に形成したフィルタ特性調整部１１の回路素子は、帯域フィルタ１０のフィルタ特性を設定するために用いるだけでなく、ＲＦＩＣ２０の内部回路の一部として用いる。例えば、コンデンサ２２ａと共振器接続端子２４ａに接続される端子１５ａや、コンデンサ２２ｂと共振器接続端子２４ｂに接続される端子１５ｂを電源端子とする。このとき、コンデンサ２２ａ，２２ｂは、フィルタ特性の設定だけでなく、デカップリング・コンデンサとして動作することとなる。また、信号入出力端子２４ｃから信号を入力する場合、端子１５ｂからは直流成分が除去された信号を得ることができるので、コンデンサ２１ｂは、フィルタ特性の設定だけでなく直流成分カット用のコンデンサとして動作することとなる。
【００２３】
このように、フィルタ特性調整部１１のコンデンサを帯域フィルタ１０のフィルタ特性を設定するために用いるだけでなく、ＲＦＩＣ２０の内部回路の一部として用いることで、ＲＦＩＣ２０に形成するコンデンサの数を少なくできる。
【００２４】
また、ＲＦＩＣ２０は、フィルタ処理された高周波信号の処理や、フィルタ処理を行う高周波信号の生成処理等を行う高周波信号処理回路２５を有しており、この高周波信号処理回路２５を信号入出力端子１４ａと接続することで、高周波信号処理回路に帯域フィルタが接続された高周波モジュールを形成できる。なお、ＲＦＩＣ２０には接地端子２４ｄが設けられて、この接地端子２４ｄが後述する接地パッドと接続されて、ＲＦＩＣ２０と積層基板３０の接地レベルが同電位とされる。
【００２５】
図３は帯域フィルタの構成を示す平面図、図４は図３に示す帯域フィルタ１０のＡ−Ａ'位置の断面概略図、図５は帯域フィルタ１０の分解斜視図を示している。なお、図３〜図５は、ストリップライン型共振器を用いた場合を示している。
【００２６】
第１絶縁体層３１上には、第１導体層３２が形成されており、第１導体層３２上には、第２絶縁体層３３が形成されている。さらに、第２絶縁体層３３上には、共振電極３４ａ，３４ｂからなる第２導体層３４が形成されている。共振電極３４ａ，３４ｂは、上述のように、共振電極間隔Ｓを隔てて並行に設けられている。
【００２７】
第２絶縁体層３３において、共振電極３４ａの一方の端部側に対応する位置には、ビアホール(via hole)やスルーホール(through hole)等の導体層接続部（以下単に「ビア」という）４１ａが形成されており、このビア４１ａによって、共振電極３４ａの一方の端部側が第１導体層３２と接続される。また、ビア４１ａが形成された共振電極３４ａの端部側と等しい共振電極３４ｂの端部側にも、この共振電極３４ｂの端部側に対応する位置にビア４１ｂが形成されて、このビア４１ｂによって、共振電極３４ｂの一方の端部側が第１導体層３２と接続される。
【００２８】
第２導体層３４上には、第３絶縁体層３５が形成されており、第３絶縁体層３５上には、第３導体層が形成されている。さらに、第３導体層３６上には、第４絶縁体層３７が形成されている。この第３絶縁体層３５と第４絶縁体層３７において、共振電極３４ａの他方の端部側に対応する位置にはビア４２ａが形成されている。また、共振電極３４ｂの他方の端部側に対応する位置にもビア４２ｂが形成されている。第３導体層３６には、第３導体層３６とビア４２ａ，４２ｂが電気的に接続されることが無いように、ビア４２ａの位置に開口部３６ａが設けられており、ビア４２ｂの位置に開口部３６ｂが設けられている。
【００２９】
第４絶縁体層３７上には、第４導体層３８が形成されている。この第４導体層３８は、ＲＣＩＦ２０と積層基板３０に設けられている共振電極３４ａ，３４ｂを電気的に接続するためのパッドが設けられている。パッド３８ａは、ビア４２ａとＲＦＩＣ２０の共振器接続端子２４ａを接続するためのものである。パッド３８ｂは、ビア４２ｂとＲＦＩＣ２０の共振器接続端子２４ｂを接続するためのものである。また、パッド３８ｃは、ＲＦＩＣ２０の信号入出力端子２４ｃと接続されて、このパッド３８ｃが、信号入出力端子１４ｂとして用いられる。
【００３０】
また、積層基板３０には、第１導体層３２と第３導体層３６と第４導体層３８の接地パッド３８ｄを接続するためのビア４３が第２絶縁体層３３と第３絶縁体層３５と第４絶縁体層３７に設けられている。このため、ＲＦＩＣ２０の接地端子２４ｄと第４導体層３８の接地パッド３８ｄを接続することで、積層基板３０の第１導体層３２と第３導体層３６をＲＦＩＣ２０の接地レベルと同電位とすることができるとともに、共振電極３４ａ，３４ｂによってストリップライン型の共振器１２を構成できる。
【００３１】
なお、第４導体層３８には、ＲＦＩＣ２０と他の回路を接続するためパターンやＲＦＩＣ２０に電源供給を行うためのパターン等と接続されたパッド３８ｅを設け、このパッド３８ｅとＲＦＩＣ２０の端子２４ｅを接続するものとしても良い。
【００３２】
積層基板３０に載置されるＲＦＩＣ２０は、積層基板３０の第４導体層３８を構成するパッドと接続可能とされていれば、ベアチップであってもパッケージされたものであっても良い。
【００３３】
また、上述の形態ではストリップライン型共振器を用いるものとしたが、第１絶縁体層３１や第１導体層３２，第２絶縁体層３３が設けられておらず、共振電極３４ａ，３４ｂの端部を第１導体層３２に代えて第３導体層３６と接続すれば、マイクロストリップライン型共振器を用いた帯域フィルタを構成できる。
【００３４】
さらに、共振器の構成は、共振電極３４ａ，３４ｂを基板面方向に所定の間隔を持って形成する場合に限られるものではなく、３つ以上の共振電極を基板面方向に形成したり、共振電極を基板積層方向に設けても共振器を構成するものとしても良い。
【００３５】
このように、積層基板に共振器を形成したことで共振器のＱ値を高くすることが可能となり、損失の少ない帯域フィルタを提供できる。また、フィルタ特性を調整する集中定数回路が半導体チップ内に形成されているので、帯域フィルタの部品点数が少なく占有面積も小さくなり低コストかつ小型化できる。
【００３６】
また、半導体チップには、マイクロストリップラインあるいはストリップライン型共振器と集中定数回路で構成される帯域フィルタに接続される高周波信号処理回路が設けられるので、積層基板に半導体チップを載置して接続することで、帯域フィルタと高周波信号処理回路を一体に形成することができ、高周波モジュールの組み立てが簡単で低コストかつ小型化できる。
【実施例】
【００３７】
図１に示す帯域フィルタ１０において、共振電極の配線長Ｌを３０００μｍ、共振電極の配線幅Ｗを３００μｍ、共振電極間隔Ｓを２００μｍ、コンデンサ２１ａ，２１ｂ，２２ａ，２２ｂ，２３を酸化タンタルＴａＯで構成して、コンデンサの静電容量Ｃ1を３．５ｐＦ、静電容量Ｃ2を５ｐＦ、静電容量Ｃ3を１．３ｐＦとする。
【００３８】
第１絶縁体層３１，第２絶縁体層３３，第３絶縁体層３５は、層厚を５０μｍ，比誘電率を４．０，誘電正接tanδを０．００９とする。第４絶縁体層３７は、層厚を５０μｍ，比誘電率を４．２，誘電正接tanδを０．００９とする。第１導体層３２，第２導体層３４，第３導体層３６の層厚は２０μｍ、第４導体層３８の層厚は１０μｍとする。
【００３９】
このように帯域フィルタ１０を構成したとき、電磁界シミュレーション結果は、図６に示すように、２．３ＧＨｚ〜２．６ＧＨｚ程度を通過域とする帯域フィルタの特性を示すものとなった。なお、図６において破線は反射特性を示している。
【産業上の利用可能性】
【００４０】
以上のように、本発明は高周波信号を用いる帯域フィルタや高周波モジュールとして有用であり、機器の低コスト化や小型化に適用している。
【図面の簡単な説明】
【００４１】
【図１】帯域フィルタの等価回路を示す図である。
【図２】帯域フィルタの構成を示す図である。
【図３】帯域フィルタの平面図である。
【図４】Ａ−Ａ’位置の断面概略図である。
【図５】帯域フィルタの分解斜視図である。
【図６】帯域フィルタのフィルタ特性を示す図である。
【図７】ＲＦ入出力段の構成を示す図である。
【符号の説明】
【００４２】
１０，１０１・・・帯域フィルタ、１１・・・フィルタ特性調整部、１２・・・共振器、１４ａ，１４ｂ，２４ｃ，１０２・・・信号入出力端子、２０，１００・・・ＲＦＩＣ、２４ａ，２４ｂ・・・共振器接続端子、３０・・・積層基板、３１・・・第１絶縁体層、３２・・・第１導体層、３３・・・第２絶縁体層、３４・・・第２導体層、３４ａ，３４ｂ・・・共振電極、３５・・・第３絶縁体層、３６・・・第３導体層、３６ａ，３６ｂ・・・開口部、３７・・・第４絶縁体層、３８・・・第４導体層、３８ａ，３８ｂ，３８ｃ・・・パッド、３８ｄ・・・接地パッド、４１ａ，４１ｂ，４２ａ，４２ｂ，４３・・・ビアホール
【図１】
2005311979.tif 000003
【図２】
2005311979.tif 000004
【図３】
2005311979.tif 000005
【図４】
2005311979.tif 000006
【図５】
2005311979.tif 000007
【図６】
2005311979.tif 000008
【図７】
2005311979.tif 000009