(57)【要約】【課題】  出力バッファのインピーダンスを適合させたい値に調整する際に発生する誤差の影響を低減できるインピーダンス調整回路を提供する。【解決手段】  調整用出力バッファ１０４と、外部抵抗Ｒ１とは、ＶＤＤ電源とグランドとの間に、直列に接続される。調整用出力バッファ１０４は、制御回路１０３から入力する制御信号によって、そのインピーダンスがＮ×Ｒとなるように調整される。調整用出力バッファ１０４が有するトランジスタのサイズは、出力バッファが有するトランジスタのサイズの１／Ｎ倍に設定されている。このため、出力バッファのインピーダンスは、調整用出力バッファ１０４の１／Ｎ倍となり、調整用出力バッファ１０４のインピーダンスに含まれる誤差成分も１／Ｎ倍となる。【選択図】    図１
2005229177.tif 000002
【特許請求の範囲】
【請求項１】
出力信号線と電源ラインとの間に並列接続されインピーダンス制御信号によって制御される複数のトランジスタを有する出力バッファの出力インピーダンスを調整するインピーダンス調整回路において、
ダミー信号線と電源ラインとの間に並列接続され調整用制御信号によって制御される複数のトランジスタを有し、前記ダミー信号線を介して調整用抵抗と接続されて電源電圧を分圧して出力する調整用バッファであって、該調整用バッファの各トランジスタのサイズが前記出力バッファの対応するトランジスタのサイズの１／Ｎ（Ｎ＞１）である調整用バッファと、
前記電源電圧の１／２の電圧と、前記調整用バッファの出力電圧とを比較する比較回路と、
調整用制御信号を変化させつつ前記調整用バッファに入力すると共に前記比較回路の出力を監視し、該比較回路の出力に基づいて、該比較回路の双方の入力電圧が一致するか否かを判断する制御部とを備え、
前記制御部は、前記比較回路の双方の入力電圧が一致したと判断した際に入力した調整用制御信号に基づいて生成したインピーダンス制御信号を前記出力バッファに入力することを特徴とするインピーダンス調整回路。
【請求項２】
前記制御部は、前記調整用制御信号を変化させることによって前記調整用バッファの出力電圧を単調に上昇又は下降させ、前記比較回路の出力が反転すると前記双方の入力電圧が一致したと判断する、請求項１に記載のインピーダンス調整回路。
【請求項３】
出力信号線と電源ラインとの間に並列接続されインピーダンス制御信号によって制御される複数のトランジスタを有する出力バッファの出力インピーダンスを所望の値に調整するインピーダンス調整方法において、
ダミー信号線と電源ラインとの間に並列接続され調整用制御信号によって制御される複数のトランジスタを有し、前記ダミー信号線を介して調整用抵抗と接続されて電源電圧を分圧して出力する調整用バッファであって、該調整用バッファの各トランジスタのサイズが前記出力バッファの対応するトランジスタのサイズの１／Ｎ（Ｎ＞１）である調整用バッファと、前記所望の値のＮ倍の抵抗値を有する調整用抵抗とを直列に接続して電源電圧を分圧し、
前記調整用バッファに入力する調整用制御信号を変化させつつ、前記調整用バッファと前記調整用抵抗とによって分圧された電圧と、前記電源電圧の１／２の電圧とを比較して、双方の電圧が一致するか否かを判断し、
双方の電圧が一致したと判断した際に入力された調整用制御信号に基づいて前記出力バッファに入力するインピーダンス制御信号を生成することを特徴とするインピーダンス調整方法。
【請求項４】
前記調整用信号の変化によって前記調整用バッファの出力電圧を単調に上昇又は下降させ、前記双方の力電圧の大小関係が逆転すると該双方の入力電圧が一致したと判断する、請求項３に記載のインピーダンス調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、インピーダンス調整回路及びその調整方法に関し、更に詳しくは、インピーダンス調整が可能な出力バッファのインピーダンスが所望の値となるように調整するインピーダンス調整回路及びその調整方法に関する。
【背景技術】
【０００２】
近年、半導体装置の動作速度は高速化しており、複数の半導体装置間で信号の送受信を行う信号線を伝播する信号も高速化している。高速信号が伝播する信号線にインピーダンスが不連続な箇所がある場合には、その箇所で、信号の反射等が発生し、信号伝達に不具合が発生する。この不具合を回避するため、通常、出力バッファのインピーダンス、ボード上の伝送路のインピーダンス、及び、終端抵抗は、全て同じ値に整合するように設計される。このうち、出力バッファのインピーダンスは、プロセス条件等のばらつきにより変動することがあるため、出力バッファは、半導体装置に搭載された状態で、インピーダンス調整が可能であることが望ましい。
【０００３】
半導体装置に搭載された状態で、インピーダンス調整可能な出力バッファに関する技術としては、例えば特許文献１に記載された技術がある。図２は、特許文献１に記載された出力バッファの構成を示している。図２を参照すると、この出力バッファ２０１は、プルアップ用トランジスタ列２０３と、プルダウン用トランジスタ列２０４とを有する。プルアップ用トランジスタ列２０３は、出力端子２０２とＶｄｄ線との間に並列に接続された、サイズが相互に異なる複数のＰ型トランジスタからなる。また、プルダウン用トランジスタ列２０４は、出力端子２０２とグランド線との間に並列に接続された、サイズが相互に異なる複数のＮ型トランジスタからなる。
【０００４】
プルアップ用トランジスタ列２０３及びプルダウン用トランジスタ列２０４は、それぞれ制御回路２０５によって制御される。出力バッファ２０１がＨレベルの信号を出力する際には、制御回路２０５は、制御信号ＰＧ０〜ＰＧ５により、プルアップ用トランジスタ列２０３のトランジスタＰ０〜Ｐ５のうちのいくつかを選択的にオンにする。このようにすることで、出力バッファ２０１がＨレベルを出力する際の出力バッファ２０１のインピーダンスが制御される。また、出力バッファ２０１がＬレベルの信号を出力する際には、制御回路２０５は、制御信号ＮＧ０〜ＮＧ５により、プルダウン用トランジスタ列２０４のトランジスタＮ０〜Ｎ５のうちのいくつかを選択的にオンにし、出力バッファ２０１がＬレベルを出力する際の出力バッファ２０１のインピーダンスを制御する。
【０００５】
図３は、インピーダンス制御が可能な出力バッファのインピーダンスを、所望の値に調整するインピーダンス調整回路を含む半導体装置の構成を示している。出力バッファ群２１０は、複数の出力バッファ２０１を有する。各出力バッファ２０１は、インピーダンス調整が可能な出力バッファとして構成される。出力バッファ２０１のインピーダンス調整には、制御回路２０５と、調整用のダミー出力バッファ２０６と、比較器２０７と、外部抵抗２０９とが用いられる。なお、実際には、出力バッファ２０１のプルアップ用トランジスタ列とプルダウン用トランジスタ列とに対応して、調整用のダミー出力バッファ２０６、比較器２０７、及び、外部抵抗２０９が、２組配置されるが、図３では、そのうちの一方のみを図示し、他方を省略している。
【０００６】
ダミー出力バッファ２０６は、出力バッファ２０１（図２）と同様な構成を有する。出力バッファ２０１の各トランジスタと、ダミー出力バッファ２０６の各トランジスタとは、同じサイズ（チャネル幅Ｗ及びチャネル長Ｌ）で構成される。ダミー出力バッファ２０６は、制御回路２０５から出力される制御信号に基づいて、そのインピーダンスが制御される。
【０００７】
ダミー出力バッファ２０６は、外部抵抗接続端子２０８とＶｄｄ電源との間に接続され、外部抵抗２０９は、外部抵抗接続端子２０８とグランドとの間に接続される。適合させたい出力バッファ２０１のインピーダンスをＲとするとき、外部抵抗接続端子２０８には、抵抗値Ｒを有する外部抵抗２０９が接続される。外部抵抗２０９は、通常、出力バッファ２０１を内蔵する半導体装置２００を搭載するボード上に配置される。
【０００８】
比較器２０７は、一方の入力端子からダミー出力バッファ２０６の出力電位が入力され、他方の入力端子から電圧（１／２）×Ｖｄｄが入力される。制御回路２０５がダミー出力バッファ２０６に送信する制御信号は、比較器２０７の比較結果に基づいて、ダミー出力バッファ２０６の出力端子の電位がＶｄｄの半分となるように、つまり、ダミー出力バッファ２０６の電圧降下が、外部抵抗２０９の電圧降下と等しくなるように調整される。
【０００９】
ダミー出力バッファ２０６の電圧降下と、外部抵抗２０９の電圧降下とが等しいとき、ダミー出力バッファ２０６には、そのインピーダンスが、外部抵抗２０９の抵抗値Ｒと等しくなるような制御信号が送信されている。制御回路２０５は、このときにダミー出力バッファ２０６に送信している制御信号と同じ制御信号を、対象となる各出力バッファ２０１に送信する。これにより、出力バッファ２０１のインピーダンスは、ダミー出力バッファ２０６のインピーダンスと同じ値となり、外部抵抗２０９の抵抗値Ｒに適合することとなる。このような、適合させたいインピーダンスと同じインピーダンスを有する外部抵抗を使用してインピーダンス調整を行う技術としては、特許文献２に記載された技術がある。
【特許文献１】特開２００２−１１１４７４号公報（図１）
【特許文献２】特開２００１−９４０４８号公報
【特許文献３】特開２００２−２４６８７８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、図３に示すインピーダンス調整回路によるインピーダンスの調整では、ダミー出力バッファ２０６と外部抵抗接続端子２０８との間の配線抵抗や、外部抵抗接続端子２０８と外部抵抗２０９の間のボード上配線の配線抵抗、或いは、比較器２０７が有するオフセット等により、出力バッファ２０１のインピーダンスに誤差が生じる。ダミー出力バッファ２０６と外部抵抗接続端子２０８との間の配線抵抗をＲP、外部抵抗接続端子２０８と外部抵抗２０９の間のボード上配線の配線抵抗をＲB、比較器２０７が有するオフセットによる誤差をＲAとすると、調整された出力バッフ２０１のインピーダンス（調整用出力バッファのインピーダンス）Ｚは、
Ｚ＝Ｒ＋（ＲP＋ＲB＋ＲA）
となり、適合させたいインピーダンスから、（ＲP＋ＲB＋ＲA）だけ誤差が生じる。
【００１１】
上記誤差は、信号速度が低速であるときには無視できる程度の誤差であるが、近年の信号速度の高速化に伴い、上記誤差が無視できない状況となっている。このため、出力バッファのインピーダンスをより高精度に制御したいという要求がある。また、整合させるインピーダンスも、従来の５０Ωから、３３Ωや２５Ωと小さくなっているため、誤差と整合させたいインピーダンスとの比（誤差の割合）が増加しており、出力バッファ２０１のインピーダンスを高精度に制御したいという要求はより高まっている。
【００１２】
ここで、特許文献３には、外部抵抗接続端子２０８にＮ倍のインピーダンスを有する抵抗を接続する技術が記載されている。特許文献３では、外部抵抗２０９として、Ｎ倍のインピーダンスを有する抵抗を用い、比較器２０８の反転入力端子に｛Ｎ／（Ｎ＋Ｍ）｝×Ｖｄｄの電位を入力することで、Ｍ倍の内部インピーダンスを発生させる旨が記載されている。しかし、特許文献３には、この発生させたＭ倍の内部インピーダンスをどのように使用して、出力回路（バッファ）のインピーダンスを制御するかについての記載はない。
【００１３】
本発明は、調整用抵抗によって、出力バッファのインピーダンスを適合させたい値に調整する際に発生する誤差の影響を低減できるインピーダンス調整回路を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記目的を達成するために、本発明のインピーダンス調整回路は、出力信号線と電源ラインとの間に並列接続されインピーダンス制御信号によって制御される複数のトランジスタを有する出力バッファの出力インピーダンスを調整するインピーダンス調整回路において、ダミー信号線と電源ラインとの間に並列接続され調整用制御信号によって制御される複数のトランジスタを有し、前記ダミー信号線を介して調整用抵抗と接続されて電源電圧を分圧して出力する調整用バッファであって、該調整用バッファの各トランジスタのサイズが前記出力バッファの対応するトランジスタのサイズの１／Ｎである調整用バッファと、前記電源電圧の１／２の電圧と、前記調整用バッファの出力電圧とを比較する比較回路と、調整用制御信号を変化させつつ前記調整用バッファに入力すると共に前記比較回路の出力を監視し、該比較回路の出力に基づいて、該比較回路の双方の入力電圧が一致するか否かを判断する制御部とを備え、前記制御部は、前記比較回路の双方の入力電圧が一致したと判断した際に入力した調整用制御信号に基づいて生成したインピーダンス制御信号を前記出力バッファに入力することを特徴とする
【００１５】
本発明のインピーダンス調整回路では、例えば、適合させたい出力バッファのインピーダンスをＲとするとき、調整用抵抗として、Ｎ×Ｒの抵抗値を有する抵抗を使用する。制御部から入力する調整用信号によって、調整用バッファのインピーダンスがＮ×Ｒとなるとき、調整用抵抗と調整用バッファによって分圧された電圧が電源電圧の１／２となり、制御部は、比較回路に入力する双方の電圧が一致したと判断する。制御部は、比較回路に入力された双方の電圧が一致したと判断した際に、調整用バッファに入力した調整用信号調整用信号によってオンとなる調整用バッファのトランジスタに対応する出力バッファのトランジスタがオンとなるようなインピーダンス制御信号を生成して、そのインピーダンス制御信号を出力バッファに入力する。
ここで、調整用バッファは、出力バッファを模擬したバッファであり、調整用バッファの各トランジスタのサイズ（チャネル長Ｗ）は、出力バッファの各トランジスタのサイズ（Ｗ）の１／Ｎ倍に設定されている。このため、出力バッファに、調整用制御信号によってオンとなる調整用バッファのトランジスタに対応するトランジスタをオンにするようなインピーダンス制御信号を入力すると、出力バッファのインピーダンスは、調整用バッファのインピーダンスの１／Ｎ倍となる。調整用バッファのインピーダンスがＮ×Ｒとなるように調整用制御信号を制御した場合、調整用バッファのインピーダンスには実際には誤差成分が含まれているが、出力バッファのインピーダンスは、制御部から入力するインピーダンス制御信号によって、調整用バッファのインピーダンスの１／Ｎ倍となるように調整されるため、出力バッファのインピーダンスに含まれる誤差成分を、調整用バッファのインピーダンスに含まれる誤差成分の１／Ｎ倍とすることができる。
【００１６】
本発明のインピーダンス調整回路では、前記制御部は、調整用制御信号を変化させることによって調整用バッファの出力電圧を単調に上昇又は下降させ、比較回路の出力が反転すると比較回路に入力する双方の入力電圧が一致したと判断する構成を採用することができる。
調整用バッファに入力する調整用制御信号により、例えば調整用バッファのインピーダンスを徐々に上昇させていくと、調整用バッファと調整用抵抗とによって分圧される電圧は、徐々に上昇していく。この場合、制御部は、比較回路に入力される調整用バッファと調整用抵抗とによって分圧される電圧が上昇し、電源電圧の１／２の電圧よりも大きくなって、比較回路の出力が反転するときが、調整用バッファと調整用抵抗とによって分圧される電圧と、電源電圧の１／２の電圧とが最も近くなるときであると認識して、比較回路の双方の入力電圧が一致したもの判断する。
【００１７】
本発明のインピーダンス調整方法は、出力信号線と電源ラインとの間に並列接続されインピーダンス制御信号によって制御される複数のトランジスタを有する出力バッファの出力インピーダンスを所望の値に調整するインピーダンス調整方法において、ダミー信号線と電源ラインとの間に並列接続され調整用制御信号によって制御される複数のトランジスタを有し、前記ダミー信号線を介して調整用抵抗と接続されて電源電圧を分圧して出力する調整用バッファであって、該調整用バッファの各トランジスタのサイズが前記出力バッファの対応するトランジスタのサイズの１／Ｎである調整用バッファと、前記所望の値のＮ倍の抵抗値を有する調整用抵抗とを直列に接続して電源電圧を分圧し、前記調整用バッファに入力する調整用制御信号を変化させつつ、前記調整用バッファと前記調整用抵抗とによって分圧された電圧と、前記電源電圧の１／２の電圧とを比較して、双方の電圧が一致するか否かを判断し、双方の電圧が一致したと判断した際に入力された調整用制御信号に基づいて前記出力バッファに入力するインピーダンス制御信号を生成することを特徴とする。
【００１８】
本発明のインピーダンス調整方法では、例えば、適合させたい出力バッファのインピーダンスをＲとするとき、調整用抵抗として、Ｎ×Ｒの抵抗値を有する抵抗を使用し、調整用抵抗と調整用バッファによって分圧された電圧が電源電圧の１／２となるように、調整用バッファに入力する調整用制御信号を調整する。調整用抵抗と調整用バッファによって分圧された電圧が電源電圧の１／２と一致するとき、調整用バッファのインピーダンスは、調整用抵抗と同じＮ×Ｒに調整されており、このとき調整用バッファに入力した調整用信号調整用信号によってオンとなる調整用バッファのトランジスタに対応する、出力バッファのトランジスタがオンとなるようなインピーダンス制御信号を生成して、そのインピーダンス制御信号を出力バッファに入力する。
調整用バッファは、出力バッファを模擬したバッファであり、調整用バッファの各トランジスタのサイズ（Ｗ）は、出力バッファの各トランジスタのサイズ（Ｗ）の１／Ｎ倍に設定されているため、出力バッファに、調整用バッファのインピーダンスがＮ×Ｒとなるような調整用制御信号によってオンとなる調整用バッファのトランジスタに対応するトランジスタをオンにするようなインピーダンス制御信号を入力すると、出力バッファのインピーダンスは、調整用バッファの適合させたいインピーダンスＲに調整される。この場合、調整用バッファのインピーダンスには実際には誤差成分が含まれているが、出力バッファのインピーダンスは、制御部から入力するインピーダンス制御信号によって、調整用バッファのインピーダンスの１／Ｎ倍となるように調整されるため、出力バッファのインピーダンスに含まれる誤差成分を、調整用バッファのインピーダンスに含まれる誤差成分の１／Ｎ倍とすることができる。
【００１９】
本発明のインピーダンス調整方法は、前記調整用信号の変化によって前記調整用バッファの出力電圧を単調に上昇又は下降させ、前記双方の力電圧の大小関係が逆転すると該双方の入力電圧が一致したと判断する、とすることができる。
【発明の効果】
【００２０】
本発明のインピーダンス調整回路及びその調整方法は、出力バッファのインピーダンスを、調整用バッファのインピーダンスを１／Ｎ倍したインピーダンスに調整するため、調整用抵抗と調整用バッファによって分圧された電圧が電源電圧の１／２となるように調整された調整用バッファのインピーダンスに誤差成分が含まれるときでも、得られた出力バッファのインピーダンスに含まれる誤差成分は、調整用バッファのインピーダンスに含まれる誤差成分の１／Ｎ倍とすることができ、誤差の影響を低減して、出力バッファのインピーダンスを精度よく調整することができる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照し、本発明の実施形態例に基づいて、本発明を更に詳細に説明する。図１は、本発明の一実施形態例のインピーダンス調整回路を含む半導体装置の構成を示している。図１を参照すると、インピーダンス調整回路１００は、半導体装置１１０に内蔵された制御回路１０３と、調整用出力バッファ１０４、１０５と、コンパレータ１０６、１０７とを備え、それぞれ外部抵抗接続端子１０８、１０９に接続された外部抵抗（調整用抵抗）Ｒ1、Ｒ2を用いて、出力バッファ１０１のインピーダンスを所望の値に適合させる。なお、同図に示す抵抗ＲB及びＲPは、それぞれ配線抵抗等の寄生抵抗を表している。
【００２２】
出力バッファ群１１１は、複数の出力バッファ１０１を有する。各出力バッファ１０１は、それぞれ出力端子１０２に接続されており、図示は省略しているが、図２に示す従来の出力バッファと同様に、複数のＰ型トランジスタからなるプルアップ用トランジスタ列と、複数のＮ型トランジスタからなるプルダウン用トランジスタ列とを有する。各出力バッファ１０１のプルアップ用トランジスタ列及びプルダウン用トランジスタ列は、それぞれ、制御回路１０３から送信される制御信号に基づいて制御される。
【００２３】
調整用出力バッファ１０４、コンパレータ１０６、及び、外部抵抗Ｒ1は、出力バッファ１０１のプルアップ用トランジスタ列の出力インピーダンスを制御するために用いられる。調整用出力バッファ１０４は、電源Ｖｄｄと外部抵抗接続端子１０８との間に接続され、外部抵抗Ｒ1は、外部抵抗接続端子１０８とグランドの間に接続される。つまり、調整用出力バッファ１０４と外部抵抗Ｒ1とは、外部抵抗接続端子１０８を介して、電源Ｖｄｄとグランドとの間に直列に接続されている。外部抵抗Ｒ1の抵抗値は、適合させたい出力バッファのインピーダンスをＲとすると、そのＲのＮ倍（Ｎ＞１）の抵抗値（Ｎ×Ｒ）に設定される。
【００２４】
調整用出力バッファ１０４は、出力バッファ１０１のプルアップ側を模擬するバッファであり、その出力（ダミー信号線）は、外部抵抗接続端子１０８に接続されている。調整用出力バッファ１０４は、電源Ｖｄｄとダミー信号線との間に、出力バッファ１０１のプルアップ用トランジスタ列と同様な構成のトランジスタ列を有する。出力バッファ１０１のプルアップ用トランジスタ列がｎ個のトランジスタからなるときには、調整用出力バッファ１０４のトランジスタ列はｎ個のトランジスタを有しており、そのｎ個のトランジスタのそれぞれは、プルアップ用トランジスタ列の対応するトランジスタのサイズ（Ｗｐ）の１／Ｎ倍のサイズ（（１／Ｎ）×Ｗｐ）に設定される。
【００２５】
調整用出力バッファ１０４のトランジスタ列の各トランジスタは、それぞれ、制御回路１０３から送信される調整用の制御信号に基づいて、そのオン・オフが制御される。調整用出力バッファ１０４のトランジスタ列のトランジスタのサイズと、出力バッファ１０１のトランジスタ列のトランジスタのサイズとの比は、１：Ｎに設定されているため、調整用出力バッファ１０４に送信される制御信号と、出力バッファ１０１に送信される制御信号（インピーダンス制御信号）とが同じときには、調整用出力バッファ１０４のインピーダンスは、出力バッファ１０１のプルアップ側のインピーダンスのＮ倍の値となる。
【００２６】
コンパレータ１０６は、アナログコンパレータとして構成され、２つの入力端子の電位を比較した比較結果を制御回路１０３に入力する。コンパレータ１０６の一方の入力端子には、調整用出力バッファ１０４の出力電位、つまり、電源電圧Ｖｄｄが調整用出力バッファ１０４と外部抵抗Ｒ1とによって分圧された電圧が入力される。コンパレータ１０６の他方の入力端子には、電源Ｖｄｄを直列接続された２つの抵抗Ｒ3によって分圧することによって得られた電圧（１／２）×Ｖｄｄが入力される。
【００２７】
調整用出力バッファ１０５、コンパレータ１０７、及び、外部抵抗Ｒ2は、出力バッファ１０１のプルダウン用トランジスタ列の出力インピーダンスを制御するために用いられる。調整用出力バッファ１０５は、電源グランドと外部抵抗接続端子１０９との間に接続され、外部抵抗Ｒ2は、外部抵抗接続端子１０８と電源Ｖｄｄの間に接続される。つまり、外部抵抗Ｒ2と調整用出力バッファ１０５とは、外部抵抗接続端子１０８を介して、電源Ｖｄｄとグランドとの間に直列に接続されている。外部抵抗Ｒ1の抵抗値は、適合させたい出力バッファのインピーダンスをＲとすると、そのＲのＭ倍（Ｍ＞１）の抵抗値（Ｍ×Ｒ）に設定される。
【００２８】
調整用出力バッファ１０５は、出力バッファ１０１のプルダウン側を模擬したバッファであり、その出力（ダミー信号線）は、外部抵抗接続端子１０９に接続されている。調整用出力バッファ１０５は、ダミー信号線とグランドとの間に、出力バッファ１０１のプルダウン用トランジスタ列と同様なトランジスタ列を有する。出力バッファ１０１のプルダウン用トランジスタ列がｎ個のトランジスタからなるときには、調整用出力バッファ１０５のトランジスタ列はｎ個のトランジスタを有しており、そのｎ個のトランジスタのそれぞれは、プルダウン用トランジスタ列の対応するトランジスタのサイズ（Ｗｎ）の１／Ｍ倍のサイズ（（１／Ｍ）×Ｗｎ）に設定されている。
【００２９】
調整用出力バッファ１０５のトランジスタ列の各トランジスタは、出力バッファ１０１にトランジスタ列の各トランジスタと同様に、それぞれ、制御回路１０３から送信される制御信号に基づいて、そのオン・オフが制御される。調整用出力バッファ１０５のトランジスタ列のトランジスタのサイズと、出力バッファ１０１のトランジスタ列のトランジスタのサイズとの比は、１：Ｍに設定されているため、調整用出力バッファ１０５に送信される制御信号と、出力バッファ１０１とに送信される制御信号が同じであるときには、調整用出力バッファ１０５のインピーダンスは、出力バッファ１０１のプルダウン側のインピーダンスのＭ倍の値となる。
【００３０】
コンパレータ１０７は、アナログコンパレータとして構成され、その２つの入力端子の電位を比較した比較結果を制御回路１０３に入力する。コンパレータ１０７の一方の入力端子には、調整用出力バッファ１０５の出力電位が入力され、他方の入力端子には、電源Ｖｄｄを直列接続された２つの抵抗Ｒ3によって分圧することによって得られた電位（１／２）×Ｖｄｄが入力される。
【００３１】
以下、各出力バッファ１０１のプルアップ側のインピーダンスを、適合させたい値Ｒに調整する際の各部の動作について説明する。制御回路１０３は、例えばｎビットのカウンタによって、調整用出力バッファ１０４に送信する制御信号を順次に変化させ、調整用出力バッファ１０４のプルアップ側トランジスタ列のインピーダンスを、徐々に上昇又は下降させる。コンパレータ１０６は、制御信号の各状態での調整用出力バッファ１０４の出力電位と、（１／２）×Ｖｄｄとを比較し、その比較結果を制御回路１０３に出力する。
【００３２】
制御信号を変化させることによって、調整用出力バッファ１０４のインピーダンスを上昇又は下降させていくと、調整用出力バッファ１０４の出力電位は、上昇又は下降する。調整用出力バッファ１０４と外部抵抗接続端子１０８との間の配線抵抗をＲP、外部抵抗接続端子１０８と外部抵抗Ｒ1の間のボード上配線の配線抵抗をＲB、コンパレータ１０６が有するオフセットによる誤差をＲAとすると、コンパレータ１０６が出力する比較結果は、調整用出力バッファ１０４のインピーダンスＺＰ１が、Ｒ1＋（ＲP＋ＲB＋ＲA）よりも大きくなった、或いは、小さくなった時点で反転する。
【００３３】
コンパレータ１０６が出力する比較結果が反転したとき、調整用出力バッファ１０４の出力電位は、最も（１／２）×Ｖｄｄに近くなる。制御回路１０３は、コンパレータ１０６の比較結果が反転すると、その時点を、調整用出力バッファ１０４の出力電位が、（１／２）×Ｖｄｄと一致しているときとみなして、調整用出力バッファ１０４に出力している制御信号の状態を保持する。このときの調整用出力バッファ１０４のインピーダンスＺＰ１は、
ＺＰ１＝Ｒ1＋（ＲP＋ＲB＋ＲA）＝Ｎ×Ｒ＋（ＲP＋ＲB＋ＲA）    （１）
となる。
【００３４】
制御回路１０３は、調整用出力バッファ１０４のインピーダンスＺＰ１を式（１）の値に調整する制御信号と同じ制御信号を生成し、その制御信号を出力バッファ１０１に送信する。出力バッファ１０１のプルアップ用トランジスタ列のトランジスタのサイズ（Ｗｐ）は、調整用出力バッファ１０４のトランジスタのサイズのＮ倍に設定されているため、出力バッファ１０１のプルアップ側の出力インピーダンスＺＰは、調整用出力バッファ１０４のインピーダンスＺＰ１の１／Ｎ倍となり、
ＺＰ＝ＺＰ１／Ｎ＝｛Ｎ×Ｒ＋（ＲP＋ＲB＋ＲA）｝／Ｎ
＝Ｒ＋（ＲP＋ＲB＋ＲA）／Ｎ  （２）
となる。
【００３５】
各出力バッファ１０１のプルダウン側のインピーダンスを、適合させたい値Ｒに調整する際の各部の動作は、各出力バッファ１０１のプルアップ側のインピーダンスを、適合させたい値Ｒに調整する際の各部の動作と同様である。具体的には、調整用出力バッファ１０５のインピーダンスＺＮ１が
ＺＮ１＝Ｒ2＋（ＲP＋ＲB＋ＲA）＝Ｍ×Ｒ＋（ＲP＋ＲB＋ＲA）  （３）
となるように調整する制御信号と同じ制御信号を生成して、生成した制御信号を出力バッファ１０１に送信する。出力バッファ１０１のプルダウン用トランジスタ列のトランジスタのサイズ（Ｗｎ）は、調整用出力バッファ１０４のトランジスタのサイズのＭ倍に設定されており、出力バッファ１０１のプルダウン側の出力インピーダンスＺＮは、
ＺＮ＝ＺＮ１／Ｍ＝｛Ｍ×Ｒ＋（ＲP＋ＲB＋ＲA）｝／Ｍ
＝Ｒ＋（ＲP＋ＲB＋ＲA）／Ｍ  （４）
となる。
【００３６】
本実施形態例では、出力バッファ１０１のプルアップ側のインピーダンスを調整するための外部抵抗Ｒ1として、適合させたいインピーダンスＲのＮ倍のインピーダンスを有する抵抗を使用し、プルアップ側の調整用出力バッファ１０４のトランジスタのサイズと、出力バッファ１０１のトランジスタのサイズとの比を１：Ｎとしている。従来のように、外部抵抗として適合させたいインピーダンスＲと同じ抵抗値の抵抗を使用する場合には、調整用出力バッファ及び出力バッファのインピーダンスに、（ＲP＋ＲB＋ＲA）の誤差成分が含まれていた。本実施形態例では、調整用出力バッファ１０４のインピーダンスには、（ＲP＋ＲB＋ＲA）の誤差成分が含まれるが、出力バッファ１０１のインピーダンスに含まれる誤差成分は（ＲP＋ＲB＋ＲA）／Ｎとなり、従来に比して、出力バッファ１０１のインピーダンス適合の精度を向上させることができる。
【００３７】
また、本実施形態例では、出力バッファ１０１のプルダウン側のインピーダンスを調整するための外部抵抗Ｒ2として、適合させたいインピーダンスＲのＭ倍のインピーダンスを有する抵抗を使用し、プルダウン側の調整用出力バッファ１０５のトランジスタのサイズと、出力バッファ１０１のトランジスタのサイズとの比を１：Ｍとしている。これにより、プルアップ側と同様に、出力バッファ１０１のインピーダンスに含まれる誤差成分は（ＲP＋ＲB＋ＲA）／Ｍとなり、従来に比して、出力バッファ１０１のインピーダンス適合の精度を向上させることができる。
【００３８】
本実施形態例では、外部抵抗Ｒ1が適合させたいインピーダンスＲのＮ倍に設定されており、調整用出力バッファ１０４は、制御回路１０３によって、そのインピーダンスが式（１）を満たすように調整されるため、電源Ｖｄｄから調整用出力バッファ１０４及び外部抵抗Ｒ1を介してグランドに流れる電流の電流値を、適合させたいインピーダンスＲと同じ抵抗値を有する外部抵抗を使用する場合に比して小さくすることができ、消費電力を低減できるという効果もある。また、外部抵抗Ｒ2が適合させたいインピーダンスＲのＭ倍に設定されており、調整用出力バッファ１０５は、制御回路１０３によって、そのインピーダンスが式（３）を満たすように調整されるため、プルダウン側についても同様に、電源Ｖｄｄから調整用出力バッファ１０５及び外部抵抗Ｒ2を介してグランドに流れる電流の電流値を、小さくすることができ、消費電力を低減できる。
【００３９】
なお、上記実施形態例では、プルアップ側の倍率をＮとし、プルダウン側の倍率をＭとしたが、プルダウン側とプルアップ側の倍率は同じでもよく、Ｍ＝Ｎとすることもできる。例えば、Ｍ＝Ｎ＝２として、適合させたいインピーダンスＲの２倍のインピーダンスを有する抵抗Ｒ1及びＲ2を使用し、調整用出力バッファ１０４及び１０５のそれぞれのトランジスタのサイズ（Ｗ）を出力バッファ１０１のトランジスタのサイズの１／２に設定する場合には、プルアップ側及びプルダウン側それぞれでの誤差を１／２とすることができ、かつ、消費電力をそれぞれ１／２にすることができる。
【００４０】
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明のインピーダンス調整回路及びその調整方法は、上記実施形態例にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
【図面の簡単な説明】
【００４１】
【図１】本発明の一実施形態例のインピーダンス調整回路を含む半導体装置の構成を示すブロック図。
【図２】特許文献１に記載された従来の出力バッファの構成を示す回路図。
【図３】インピーダンス制御が可能な出力バッファのインピーダンスを、所望の値に調整する従来のインピーダンス調整回路を含む半導体装置の構成を示すブロック図。
【符号の説明】
【００４２】
１００：インピーダンス調整回路
１０１：出力バッファ
１０２：出力端子
１０３：制御回路
１０４、１０５：調整用出力バッファ
１０６、１０７：コンパレータ
１０８、１０９：外部抵抗接続端子
１１０：半導体装置
Ｒ1、Ｒ2：外部抵抗
【図１】
2005229177.tif 000003
【図２】
2005229177.tif 000004
【図３】
2005229177.tif 000005