(57)【要約】【課題】周波数により信号振幅が変化する交流信号波形を、ノイズ除去効果を維持しつつ波形デューティが５０％に近い矩形波に整形する。【解決手段】入力信号（Ｖin）を一定のシフト電圧（Ｅ１）だけレベルシフトするレベルシフト回路（６）と、その出力信号（Ｖout）をしきい値電圧（Ｖth）と比較するコンパレータ回路（ＣＰ１）と、前記しきい値電圧を出力するしきい値電圧生成回路（７）とを備える。しきい値電圧生成回路はコンパレータ回路の出力信号が低レベルに反転した場合には、出力信号の直前の周波数に対応した所定の電圧を前記一定のシフト電圧に加えた電圧をしきい値電圧として出力し、コンパレータ回路の出力信号が高レベルに反転した場合には、出力信号の直前の周波数に対応した所定の電圧を前記一定のシフト電圧から差し引いた電圧をしきい値電圧として出力する。【選択図】図１
2005229483.tif 000002
【特許請求の範囲】
【請求項１】
周波数によって振幅が変化する交流信号を矩形波に整形する波形整形回路であって、交流入力信号（Ｖin）を一定のシフト電圧（Ｅ１）だけレベルシフトするレベルシフト回路（６）と、該レベルシフト回路の出力信号をしきい値電圧（Ｖth）と比較するコンパレータ回路（ＣＰ１）と、前記しきい値電圧を出力するしきい値電圧生成回路（７）とを備え、
該しきい値電圧生成回路は前記コンパレータ回路の出力信号（Ｖout）が低レベルに反転した場合には、該出力信号の直前の周波数に対応した所定の電圧を前記一定のシフト電圧に加えた電圧を前記しきい値電圧として出力し、前記コンパレータ回路の出力信号が高レベルに反転した場合には、該出力信号の直前の周波数に対応した所定の電圧を前記一定のシフト電圧から差し引いた電圧を前記しきい値電圧として出力するように構成されていることを特徴とする波形整形回路。
【請求項２】
前記一定のシフト電圧（Ｅ１）は正の電圧であり、前記レベルシフト回路（６）とコンパレータ回路（５）とは、正の電源電圧（＋Ｖｐ）と接地電位（ＧＮＤ）との間で動作するように構成されていることを特徴とする請求項１に記載の波形整形回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、車両のエンジン回転速度信号のように回転速度により周波数と共に信号振幅も変化する交流信号を矩形波に整形する波形整形回路に関する。
【背景技術】
【０００２】
従来より、車両にはエンジン、車輪等の回転数や回転角を測定するために電磁ピックアップ式のセンサが用いられている。図６中に例示するようにこのセンサＳ１は、例えば回転するギア歯２に対向して設置された電磁ピックアップコイルを備えて構成され、ギア歯２の回転により生ずる磁束変化を電圧変化に変換して交流信号として出力するものである。出力された交流信号は波形整形されてマイコンに送られ、回転速度、回転角の検出に用いられる。
【０００３】
この電磁ピックアップ式のセンサＳ１の出力信号は交流信号波形でありその周波数は回転速度に比例する。また、信号振幅も回転速度にほぼ比例して大きくなる性質をもつ。またこのセンサＳ１は、車両に搭載されるためにその検出信号には点火ノイズ等のノイズが重畳されてくる。このため出力された交流波形信号は、ノイズを除去した上で矩形波に波形整形してマイコンに送る必要がある。
【０００４】
図６は、このような波形整形に用いられる従来の波形整形回路３の例（特許文献１参照）である。センサＳ１で検出され接地電位ＧＮＤを中心に電圧が変化する交流の入力信号Ｖinは、プラスの電源電位＋Ｖｐと接地電位ＧＮＤ間で動作するコンパレータＣＰ１の非反転入力端子に入力される。プラスの単一電源のみ使用しているのは、この回路が車両用であり単一のバッテリー電源のみで動作させたいためである。反転入力端子にはアナログスイッチＳＷ１を介して直流電圧Ｅ１が、またアナログスイッチＳＷ２を介して周波数−電圧変換回路（Ｆ−Ｖ変換回路）４の出力電圧Ｅ２が印加されるようになっている。
【０００５】
Ｆ−Ｖ変換回路４には、コンパレータＣＰ１の出力信号Ｖoutが入力されており、出力信号Ｖoutの周波数にほぼ比例した電圧Ｅ２が出力される。出力信号ＶoutがＨ（“ High"）レベルの期間中にはアナログスイッチＳＷ１が導通して直流電圧Ｅ１が、出力信号ＶoutがＬ（“ Low "）レベルの期間中にはアナログスイッチＳＷ２が導通してＦ−Ｖ変換回路４の出力電圧Ｅ２がコンパレータＣＰ１の反転入力端子に印加される。
【０００６】
Ｆ−Ｖ変換回路４の出力電圧Ｅ２の値は、出力信号Ｖoutの周波数がゼロの場合においても直流電圧Ｅ１の値よりも大きくなるようにバイアスがかけられている。従って、出力信号ＶoutがＨレベル期間中におけるコンパレータＣＰ１のしきい値電圧はＥ１（＜Ｅ２）、Ｌレベル期間中におけるしきい値電圧はＥ２（＞Ｅ１）となることから、この波形整形回路３は、Ｌ側しきい値電圧ＶthＬをＥ１、Ｈ側しきい値電圧ＶthＨをＥ２とするヒステリシス付きコンパレータとして動作している。
【０００７】
この波形整形回路３に、周波数が上がるにつれて振幅も大きくなる交流の入力信号Ｖinを入力した場合の出力信号Ｖout及びＬ側しきい値電圧ＶthＬ、Ｈ側しきい値電圧ＶthＨの波形は図７に示すようになる。図に示すようにＬ側しきい値電圧ＶthＬの値は周波数に無関係に一定であるが、Ｈ側しきい値電圧ＶthＨの値は周波数が上がるに従って大きくなる。
【０００８】
従って、周波数が高い場合には、Ｈ側しきい値電圧ＶthＨとＬ側しきい値電圧ＶthＬの差であるヒステリシス幅が拡大してノイズが効果的に除去される。そして入力信号は矩形波に波形整形される。また、周波数が低い場合には、ヒステリシス幅が小さくなってノイズを除去する効果は小さくなるが、振幅の小さな入力信号Ｖinでも矩形波に波形整形される。
【０００９】
しかしこの波形整形回路３の場合には、入力信号Ｖinが接地電位ＧＮＤを中心にして正負に変化するのに対して、Ｌ側しきい値電圧ＶthＬ、Ｈ側しきい値電圧ＶthＨはいずれも正の値とされているために、整形された後の出力信号Ｖoutの波形のデューティ（duty）が５０％にならないという問題がある。出力信号Ｖoutはマイコンに送られ、エンジンの点火タイミング等の基準として用いられる信号であるため、入力信号Ｖinのゼロクロスのタイミング、ピーク値のタイミング、更には１周期内の位相等を正確に把握できるよう、その波形はデューティ５０％に整形されていることが好ましい。
【００１０】
波形整形回路３の構成の下で出力波形のデューティを５０％に近づけるためには、直流電圧Ｅ１の値、及びＦ−Ｖ変換回路４の出力電圧Ｅ２の値を共にゼロＶに近づける必要がある。しかしそうすると、今度はヒステリシス幅が減少してノイズを除去する効果が薄れるという問題が生ずる。
【特許文献１】特開平８−２７１２８４号公報
【特許文献２】特開平６−１８６２３８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、このような従来技術の問題点を解決するためになされたもので、その課題は、周波数により信号振幅が変化する交流信号波形を、ノイズを除去する効果を維持しつつ波形デューティ５０％に近い矩形波に整形できる波形整形回路を提供することにある。
【課題を解決するための手段】
【００１２】
前記課題を達成するための請求項１に記載の発明は、周波数によって振幅が変化する交流信号を矩形波に整形する波形整形回路であって、交流入力信号（Ｖin）を一定のシフト電圧（Ｅ１）だけレベルシフトするレベルシフト回路（６）と、該レベルシフト回路の出力信号をしきい値電圧（Ｖth）と比較するコンパレータ回路（ＣＰ１）と、前記しきい値電圧を出力するしきい値電圧生成回路（７）とを備え、
該しきい値電圧生成回路は前記コンパレータ回路の出力信号（Ｖout）が低レベルに反転した場合には、該出力信号の直前の周波数に対応した所定の電圧を前記一定のシフト電圧に加えた電圧を前記しきい値電圧として出力し、前記コンパレータ回路の出力信号が高レベルに反転した場合には、該出力信号の直前の周波数に対応した所定の電圧を前記一定のシフト電圧から差し引いた電圧を前記しきい値電圧として出力するように構成されていることを特徴とする波形整形回路である。
【００１３】
このような構成の波形整形回路によれば、コンパレータ回路はヒステリシス付きコンパレータとして動作する。そして２つのしきい値電圧であるＨ側しきい値ＶthＨ、Ｌ側しきい値ＶthＬの値は入力信号（Ｖin）の波形の中心レベルに対して対称に設定されるため、入力の交流信号はデューティ５０％の矩形波に波形整形される。また、２つのしきい値電圧の差であるヒステリシス幅は入力信号の周波数に対応して設定される。従って例えば、入力信号が周波数の上昇とともに振幅も増大する交流波形である場合には、周波数が高くなるに従ってヒステリシス幅も大きくなるように、そのしきい値電圧を出力させることができる。そうすることで、周波数の高い範囲で十分なノイズ除去効果を発揮させることができる。
【００１４】
また、請求項２に記載の発明は、請求項１に記載の波形整形回路において、前記一定のシフト電圧（Ｅ１）は正の電圧であり、前記レベルシフト回路（６）とコンパレータ回路（５）とは、正の電源電圧（＋Ｖｐ）と接地電位（ＧＮＤ）との間で動作するように構成されていることを特徴とする。
このような構成の波形整形回路は、単一のバッテリー電源しか有しない車両上での使用に効果的である。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態について図面を参照しながら詳しく説明する。
図１は、本発明に係る波形整形回路の回路構成の一例を示したものである。なお、図中、図６と同一部分には同一符号を付して説明を繰り返さない。本実施形態に係る波形整形回路５は、レベルシフト回路６とコンパレータＣＰ１としきい値電圧生成回路７とにより構成される。
【００１６】
レベルシフト回路６は、演算増幅器ＯＰ１とコンデンサＣ１と抵抗Ｒ１と基準電圧源８とにより構成される。抵抗Ｒ１と基準電圧源８とは演算増幅器ＯＰ１の非反転入力端子と接地電位ＧＮＤとの間に直列に接続されている。また、演算増幅器ＯＰ１の出力端子と反転入力端子とは短絡されている。演算増幅器ＯＰ１は、正の直流電圧＋Ｖｐと接地電位ＧＮＤとの間で動作し、有効な入力電圧の範囲は接地電位ＧＮＤに近い低い電圧から直流電圧＋Ｖｐに近い高い電圧までである。同様にその出力電圧範囲も、接地電位ＧＮＤに近い電圧から直流電圧＋Ｖｐに近い電圧までである。このような構成により演算増幅器ＯＰ１は、その非反転入力端子に入力される電圧を非反転でバッファする非反転入力バッファ回路として動作する。
【００１７】
回転数あるいは回転角を測定するための電磁ピックアップ式のセンサＳ１が出力する信号Ｖinは、レベルシフト回路６への入力信号ＶinとしてコンデンサＣ１を介して演算増幅器ＯＰ１の非反転入力端子に入力される。入力信号Ｖinは、接地電位ＧＮＤを基準とする交流電圧である。ギア歯２が１回転する間にその歯数に等しいサイクルの交流波形電圧が入力される。その交流電圧の振幅は、回転数が増すに従って大きくなる性質をもつ。
【００１８】
コンデンサＣ１は、センサＳ１からの信号に重畳してくる直流的ノイズを除去するためのものである。演算増幅器ＯＰ１の入力インピーダンスは十分に高いので、交流の入力信号Ｖinは抵抗Ｒ１の両端に加わる。演算増幅器ＯＰ１の非反転入力端子には、この交流の入力信号Ｖinに基準電圧源８の生成する正の一定電圧Ｅ１をプラスした電圧が入力され、出力には同じ電圧Ｖｃが現れる。即ち、このレベルシフト回路６によって、交流の入力信号Ｖinは、一定のシフト電圧Ｅ１だけ正方向にレベルシフトされる。一定のシフト電圧Ｅ１の値は、演算増幅器ＯＰ１の有効な入力電圧範囲のほぼ中間値に設定される。
【００１９】
こうしてレベルシフトされた信号はコンパレータＣＰ１の非反転入力端子に入力され、反転入力端子に入力されるしきい値電圧Ｖthと比較される。コンパレータＣＰ１は、演算増幅器ＯＰ１と同様に正の直流電圧＋Ｖｐと接地電位ＧＮＤとの間で動作し、有効な入力電圧の範囲は接地電位ＧＮＤに近い電圧から直流電圧＋Ｖｐに近い電圧となっている。しきい値電圧Ｖthは、出力信号Ｖoutの信号レベルとその周波数とに基づいてしきい値電圧生成回路７により生成される。
【００２０】
しきい値電圧Ｖthがしきい値電圧生成回路７により変化させられることにより、コンパレータＣＰ１はヒステリシス付きコンパレータとして動作する。これにより交流の入力信号Ｖinはデューティ５０％の矩形波に整形されて出力信号Ｖoutとして現れる。
次に、しきい値電圧生成回路７の構成と動作を、図２に示す構成図と図３に示す波形図とを参照して説明する。コンパレータＣＰ１の非反転入力端子への入力信号Ｖｃは、図３の（１）に示すような一定のシフト電圧Ｅ１に交流の入力信号Ｖinが重畳した波形である。この入力信号Ｖｃが同じ図３の（１）に示すしきい値電圧Ｖthと比較されることにより、図３の（２）に示す矩形波の出力信号Ｖoutが出力される。
【００２１】
しきい値電圧Ｖthの値は、出力信号Ｖoutの電圧レベルが反転するタイミングに同期してその値が変化させられる。出力信号Ｖoutの電圧レベルが高レベル（以下、Ｈレベルという。）期間中のしきい値電圧ＶthをＬ側しきい値ＶthＬ、低レベル（以下、Ｌレベルという。）期間中のしきい値電圧ＶthをＨ側しきい値ＶthＨと呼ぶこととする。このＨ側しきい値Ｖth、Ｌ側しきい値ＶthＬの値は、以下に説明する動作と演算により入力信号Ｖinの周波数により変化させられる。Ｈ側しきい値Ｖthは、一定のシフト電圧Ｅ１より常に大きく、Ｌ側しきい値ＶthＬは一定のシフト電圧Ｅ１より常に小さい値とされる。
【００２２】
入力信号Ｖinの周波数は絶えず変化しているので、上記Ｈ側しきい値Ｖth、Ｌ側しきい値ＶthＬの計算には直前の周波数を使用する必要がある。しきい値電圧生成回路７では、周波数の代わりにその逆数である周期を計測して計算に使用している。その周期の把握は、高速のクロックパルスを出力信号Ｖoutの１周期毎にカウンタで計数することで行なっている。
【００２３】
１周期毎の計数の開始と停止のタイミング信号を得るために、出力信号Ｖoutが立ち上がりエッジ検出回路１０に入力される。立ち上がりエッジ検出回路１０は、図４に示すように構成されている。クロック入力ＣＫに加えられる信号の立ち上がりエッジでデータ入力Ｄの信号レベルをラッチして出力Ｑに出力する３個のＤタイプ−フリップフロップ（以下、Ｄ−ＦＦという。）Ｑ１、Ｑ２、Ｑ３が従属接続されている。各クロック入力ＣＫには、クロック発生回路１２で生成されたクロックパルスＣＬ１が入力され、１段目のＤ−ＦＦ（Ｑ１）のデータ入力Ｄには出力信号Ｖoutが入力される。
【００２４】
出力信号ＶoutがＨレベルになった後の最初のクロックパルスＣＬ１の立ち上がりでＱ１の出力はＨレベルとなり、２番目のクロックパルスＣＬ１でＱ１、Ｑ２の出力がＨレベルとなり、３番目のクロックパルスＣＬ１でＱ１、Ｑ２、Ｑ３の出力がＨレベルとなる。
Ｄ−ＦＦ（Ｑ２）の出力をインバータＩＮ１で反転した信号とＱ１の出力信号がＡＮＤゲートＡ１に入力され、出力からタイミング信号ＵＥＧ０が出力される。タイミング信号ＵＥＧ０は、出力信号ＶoutがＨレベルとなった後の最初のクロックパルスＣＬ１の期間中のみＨレベルとなり、その発生タイミングは図３の（４）に示すようになる。
【００２５】
Ｄ−ＦＦ（Ｑ３）の出力をインバータＩＮ２で反転した信号とＱ２の出力信号がＡＮＤゲートＡ２に入力され、出力からタイミング信号ＵＥＧ１が出力される。タイミング信号ＵＥＧ１は、出力信号ＶoutがＨレベルとなった後の２番目のクロックパルスＣＬ１の期間中のみＨレベルとなり、その発生タイミングは図３の（５）に示すようになる。
同じように出力信号Ｖoutの立ち下がりのタイミングを検出するために、出力信号Ｖoutが立ち下がりエッジ検出回路１１に入力される。立ち下がりエッジ検出回路１１は、図５に示すように構成されている。２個のＤ−ＦＦ（Ｑ４、Ｑ５）は従属接続されている。各クロック入力ＣＫには、クロック発生回路１２で生成されたクロックパルスＣＬ１が入力され、１段目のＤ−ＦＦ（Ｑ１）のデータ入力Ｄには出力信号Ｖoutが入力される。１段目のＤ−ＦＦ（Ｑ４）の出力をインバータＩＮ３で反転した信号とＱ５の出力信号がＡＮＤゲートＡ３に入力され、出力からタイミング信号ＤＥＧ０が出力される。
【００２６】
出力信号ＶoutがＨレベルの期間中にＱ４、Ｑ５の出力は共にＨレベルにされている。出力信号ＶoutがＬレベルになった後の最初のクロックパルスＣＬ１でＱ１の出力はＬレベルとなり、２番目のクロックパルスＣＬでＱ１、Ｑ２の出力は共にＬレベルとなる。従ってタイミング信号ＤＥＧ０は、出力信号ＶoutがＬレベルになった後の最初のクロックパルスＣＬ１の期間中のみＨレベルとなる。その発生タイミングは図３の（６）に示すようになる。
【００２７】
クロック発生回路１２で生成されたクロックパルスＣＬ１は、分周回路１３にて分周されてクロックパルスＣＬ２となり、Ｎビットのカウンタ１４のクロック入力ＣＫに入力される。カウンタ１４のリセット入力にはタイミング信号ＵＥＧ１が入力される。カウンタ１４の計数値はＮビットのラッチ回路１５に並列出力されている。ラッチ回路１５はタイミング信号ＵＥＧ０が入力された時に、その時点におけるカウンタ１４の計数値をラッチする。このラッチのタイミングを図３の（７）に示す。
【００２８】
このような構成により、出力信号Ｖoutが立ち上がった後の２番目のクロックパルスＣＬ１のタイミングでカウンタ１４はリセットされて計数が開始される。そして、出力信号Ｖoutの次の立ち上がりの最初のクロックパルスＣＬ１のタイミングで、それまでに計数されたクロックパルスＣＬ１の数がラッチ回路１５にラッチされる。カウンタ１４の計数値の変化を図３の（３）に示す。このラッチ回路１５にラッチされたクロックパルス数は入力信号Ｖinの１周期の時間に比例しており、こうして入力信号Ｖinのその時点の１周期の時間、従って周波数が検出される。
【００２９】
ラッチ回路１５にラッチされた周期に比例する計数値は、Ｈ側しきい値演算回路１６、Ｌ側しきい値演算回路１７に並列に出力される。Ｈ側しきい値演算回路１６は、ラッチ回路１５から入力された計数値に基づいてコンパレータＣＰ１に出力するＨ側しきい値ＶthＨの値を演算する。演算はタイミング信号ＵＥＧ０の入力と同時、即ち、出力信号Ｖoutの立ち上がりの直後に開始される。また、その演算は同期式で行なわれ、クロックパルスＣＬ１が同期クロックとして使用される。
【００３０】
Ｈ側しきい値ＶthＨの値は、本実施形態の場合には一定のシフト電圧Ｅ１より大きく、入力信号Ｖinの周波数が上がるに従って大きくなる値に設定される。ラッチ回路１５から入力される計数値は入力信号Ｖinの周期に比例する値であり、周波数に対しては反比例する数値である。従って、その計数値が小さくなるに従って高い電圧がＨ側しきい値ＶthＨとして出力される必要がある。そのＨ側しきい値ＶthＨの値は定数表１８を参照して演算される。
【００３１】
Ｈ側しきい値ＶthＨの値は、計数値を変数とする一次式、二次式、あるい三次式で計算されるようにしておき、それらの式の係数を定数表１８に予め記憶させておいて演算する。演算が終了すると演算完了パルスＦ１が出力され、演算結果はラッチ回路１９にラッチされる。Ｈ側しきい値演算回路１６における演算と、その演算完了パルスＦ１のタイミングをそれぞれに図４の（８）、（９）に示す。
【００３２】
Ｌ側しきい値演算回路１７の演算も同様に行なわれる。この演算はタイミング信号ＤＥＧ０の入力、即ち、出力信号Ｖoutの立ち下がりの直後に開始される。Ｌ側しきい値ＶthＬの値は、一定のシフト電圧Ｅ１より小さく、入力信号Ｖinの周波数が上がるに従って小さくなる値に設定される。従って、ラッチ回路１５から入力される計数値が小さくなるに従って低い電圧がＬ側しきい値ＶthＬの値として出力される必要がある。
【００３３】
更に、出力信号Ｖoutの波形のデューティを５０％にするためには、同じ計数値、即ち、同じ周期、同じ周波数に対するＨ側しきい値ＶthＨの値とＬ側しきい値ＶthＬの値は、一定のシフト電圧Ｅ１との差が符号反対で絶対値の等しい値になるように演算される必要がある。このＬ側しきい値ＶthＬの演算も、計数値を変数とする一次式、二次式、あるい三次式で計算されるようにしておき、それらの式の係数を定数表２０に予め記憶させておいて演算する。演算が終了すると演算完了パルスＦ２が出力され、演算結果はラッチ回路２１にラッチされる。Ｌ側しきい値演算回路１７における演算と、その演算完了パルスＦ２のタイミングをそれぞれ図４の（１０）、（１１）に示す。
【００３４】
ラッチ回路１９、２１にラッチされたそれぞれの演算結果は、切換え回路２２に出力される。切換え回路２２は、ＤＡ変換器２３に送る演算結果の切り換えを行なう。出力信号ＶoutがＨレベルの場合には、ラッチ回路２１に保持されている演算結果がＤＡ変換器２３に送られ、アナログ電圧に変換されてコンパレータＣＰ１のしきい値電圧Ｖthとして出力される。出力される電圧はＬ側しきい値ＶthＬで、一定のシフト電圧Ｅ１より小さい値である。出力信号ＶoutがＬレベルの場合には、ラッチ回路１９に保持されている演算結果がＤＡ変換器２３に送られアナログ電圧に変換されて出力される。この場合に出力される電圧はＨ側しきい値ＶthＨで、一定のシフト電圧Ｅ１より大きい値である。
【００３５】
以上のような動作によりコンパレータＣＰ１の反転入力端子には、出力信号ＶoutがＨレベルの場合には一定のシフト電圧Ｅ１より小さいＬ側しきい値ＶthＬが、Ｌレベルの場合には一定のシフト電圧Ｅ１より大きいＨ側しきい値ＶthＨがしきい値電圧Ｖthとして入力される。従って、コンパレータＣＰ１はヒステリシス付きコンパレータとして動作し、一定のシフト電圧Ｅ１だけレベルシフトされて入力された交流の入力信号Ｖinは、矩形波に波形整形される。
【００３６】
この場合、Ｈ側しきい値ＶthＨ、Ｌ側しきい値ＶthＬの値は、入力信号Ｖinの周波数が上がるに従ってＨ側しきい値ＶthＨは大きく、Ｌ側しきい値ＶthＬは小さくなる。且つ、それらの値と一定のシフト電圧Ｅ１との差は、入力信号Ｖinの周波数が同じであれば同じとされる。従って、出力される矩形波のデューティは５０％となる。
また、入力信号Ｖinの周波数が上がるに従ってヒステリシス幅は大きく設定されるため、入力信号Ｖinが大きい範囲では十分なノイズ除去効果が発揮される。入力信号Ｖinの周波数が低い範囲では入力信号Ｖinの振幅は小さくなる。この場合、Ｈ側しきい値ＶthＨ、Ｌ側しきい値ＶthＬの値は一定のシフト電圧Ｅ１に近づくように設定されるためヒステリシス幅は小さくなりノイズ除去効果は減少する。しかし、しきい値電圧Ｖthが一定のシフト電圧Ｅ１が近づくため振幅の小さい入力信号Ｖinも矩形波に波形整形され、そのデューティも５０％となる。
【００３７】
上記実施形態では、入力信号Ｖinの振幅は周波数にほぼ比例するとしたが、周波数に比例しない変化をする場合でも、その周波数に対する振幅変化に合わせて定数表１８、２０を作成しておけば同じように対応することができる。例えば、０Ｈｚからある周波数までは周波数に比例して振幅が増大するが、その周波数を超えると振幅が飽和して一定値となる場合には、その周波数以上ではＨ側しきい値電圧Ｖth、Ｌ側しきい値電圧Ｖthが一定となるように定数表１８、２０を作成しておけばよい。
【図面の簡単な説明】
【００３８】
【図１】波形整形回路の構成例である。
【図２】しきい値電圧生成回路の構成例である。
【図３】しきい値電圧生成回路の波形図である。
【図４】立ち上がりエッジ検出回路の構成例である。
【図５】立ち下がりエッジ検出回路の構成例である。
【図６】従来技術に係る図１相当図である。
【図７】従来技術に係る図３相当図である。
【符号の説明】
【００３９】
図面中、５は波形整形回路、６はレベルシフト回路、７はしきい値電圧生成回路、８は基準電圧源、ＣＰ１はコンパレータ回路、Ｅ１は一定のシフト電圧、ＧＮＤは接地電位、ＯＰ１は演算増幅器、Ｓ１はセンサ、Ｖinは交流入力信号、Ｖthはしきい値電圧、Ｖoutは出力信号、＋Ｖｐは正の電源電圧を示す。
【図１】
2005229483.tif 000003
【図２】
2005229483.tif 000004
【図３】
2005229483.tif 000005
【図４】
2005229483.tif 000006
【図５】
2005229483.tif 000007
【図６】
2005229483.tif 000008
【図７】
2005229483.tif 000009