(57)【要約】【課題】  複数のＩＣ応答器が近接している場合でも確実に同調させる。【解決手段】  ＩＣカード１１１は、コイル１１２および所定の容量に可変に制御される容量制御共振用容量１１３を有する共振回路を備えている。容量制御共振用容量１１３は、基板電位を可変に設定し得るＰＭＯＳトランジスタ１２１と、上記基板電位を制御する基板電位制御回路１２２とを備えている。【選択図】    図２
2005197890.tif 000002
【特許請求の範囲】
【請求項１】
質問器との間で、電磁波を介してデータ通信を行う非接触型ＩＣ応答器であって、
ゲートと、互いに接続されたソースおよびドレインとの間で容量素子を構成するとともに基板電位を可変なＭＯＳトランジスタを有する共振回路と、
上記ＭＯＳトランジスタの上記基板電位を制御する制御回路と、
を備えたことを特徴とする非接触型ＩＣ応答器。
【請求項２】
請求項１の非接触型ＩＣ応答器であって、
上記共振回路が、さらに、上記ＭＯＳトランジスタと直列に接続され、与えられる電位に応じて抵抗値が制御される可変抵抗を有するとともに、
上記制御回路が、さらに上記可変抵抗の抵抗値を制御するように構成されていることを特徴とする非接触型ＩＣ応答器。
【請求項３】
請求項１および請求項２のうちの何れか１項の非接触型ＩＣ応答器であって、
上記制御回路が、
上記ＭＯＳトランジスタの基板電位、および上記可変抵抗の抵抗値のうちの少なくとも何れか一方を制御する制御信号を出力する不揮発性メモリと、
上記制御信号に応じて、所定の複数種類の電位のうちの何れかを選択して、上記ＭＯＳトランジスタの基板または上記可変抵抗に与える電位設定回路と、
を備えたことを特徴とする非接触型ＩＣ応答器。
【請求項４】
請求項１および請求項２のうちの何れか１項の非接触型ＩＣ応答器であって、
上記制御回路が、
上記共振回路によって受信された信号を復調して復調信号を出力する復調回路と、
上記復調信号に応じて、所定の複数種類の電位のうちの何れかを選択して、上記ＭＯＳトランジスタの上記基板および上記可変抵抗のうちの少なくとも何れか一方に与える電位設定回路と、
を備えたことを特徴とする非接触型ＩＣ応答器。
【請求項５】
請求項３および請求項４のうちの何れか１項の非接触型ＩＣ応答器であって、
上記所定の複数種類の電位は、それぞれ、１つの非接触型ＩＣ応答器に対応した電位、および所定の近接状態で近接した非接触型ＩＣ応答器の１種類以上の数に対応した１つ以上の電位のうちの２つ以上の電位であることを特徴とする非接触型ＩＣ応答器。
【請求項６】
請求項１および請求項２のうちの何れか１項の非接触型ＩＣ応答器であって、
上記制御回路が、
上記共振回路が発生する電圧に応じて、上記ＭＯＳトランジスタの基板電位および上記可変抵抗のうちの少なくとも何れか一方を制御するように構成されていることを特徴とする非接触型ＩＣ応答器。
【請求項７】
請求項６の非接触型ＩＣ応答器であって、
上記制御回路が、上記ＭＯＳトランジスタの上記基板および上記可変抵抗のうちの少なくとも何れか一方に所定の電位が与えられた状態で上記共振回路が発生する電圧に応じて、上記ＭＯＳトランジスタの上記基板または上記可変抵抗に与える電位を切り替えるように構成されていることを特徴とする非接触型ＩＣ応答器。
【請求項８】
請求項７の非接触型ＩＣ応答器であって、
上記制御回路が、上記共振回路が発生する電圧が所定の電圧以下である場合に、上記ＭＯＳトランジスタの上記基板または上記可変抵抗に与える電位を順次切り替えるように構成されていることを特徴とする非接触型ＩＣ応答器。
【請求項９】
請求項６の非接触型ＩＣ応答器であって、
上記制御回路が、所定の時間経過の前後における上記共振回路が発生する電圧の変化に応じて、上記基板および上記可変抵抗のうちの少なくとも何れか一方に与える電位を制御するように構成されていることを特徴とする非接触型ＩＣ応答器。
【請求項１０】
請求項９の非接触型ＩＣ応答器であって、
上記制御回路が、
上記共振回路が発生する電圧の時間的変化を検出する検出回路と、
上記共振回路が発生する電圧を昇圧して上記基板に与えるチャージポンプ回路とを備え、
上記共振回路が発生する電圧が上昇している場合に、上記チャージポンプ回路を動作させるように構成されていることを特徴とする非接触型ＩＣ応答器。
【請求項１１】
請求項１の非接触型ＩＣ応答器であって、
上記ＭＯＳトランジスタは、少なくともｐ型半導体ウェハ上に形成されたｎ型ウェル上にさらに形成されたＰＭＯＳトランジスタ、または少なくともｎ型半導体ウェハ上に形成されたｐ型ウェル上にさらに形成されたＮＭＯＳトランジスタであることを特徴とする非接触型ＩＣ応答器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、リーダ・ライター等の質問器との間で、電磁波を介して非接触にデータ通信を行う非接触型ＩＣカードやＩＣタグ等と称される非接触型ＩＣ応答器に関し、特に、共振周波数の調整に関する技術に属する。
【背景技術】
【０００２】
近年、非接触でデータの送受信を行う非接触型ＩＣカードやＩＣタグ等の非接触型ＩＣ応答器の利用が急速に進みつつあり、通信方式等の標準化も急速に進んでいる（例えば通信距離が１０ｃｍ程度の近接型に関してＩＳＯ１４４４３、通信距離が７０ｃｍ程度の近傍型に関してＩＳＯ１５６９３など）。
【０００３】
この種のＩＣカード等は、例えば、バーコードに代えて物品に付加することにより、ＩＣカード等に記録された物品に関する情報などをリーダ・ライターによって非接触に読み込むことができるため、利便性の高い物品管理システムへの適用などが注目されている。
【０００４】
上記のような非接触型ＩＣカードを用いたカードシステムは、例えば図２０に示すような構成を有している。同図において、リーダ・ライター９０１は、送信部９０２と、受信部９０３と、コイル９０４と、共振用容量９０５とを備えて構成されている。また、ＩＣカード９１１は、コイル９１２と共振用容量９１３とを有する共振回路と、整流用ダイオード９１４と、ＬＳＩ負荷抵抗９１５として同図に示すＩＣカード９１１の本体部とを備えて構成されている。
【０００５】
上記のように構成されたＩＣカードシステムでは、リーダ・ライター９０１とＩＣカード９１１との間で、電磁波を用いた電磁誘導方式により、電力および信号の送受信が行われる。より詳しくは、リーダ・ライター９０１から所定の周波数の搬送波にデータ信号の重畳された電磁波が送信されると、ＩＣカード９１１では、共振回路を構成するコイル９１２の両端に電磁誘導による電圧が誘起される。この電圧が整流されて電源電圧として用いられるとともに、データ信号が抽出されて種々の処理が行われる。
【０００６】
上記コイル９１２の両端に誘起される電圧は、図２１に示すように、受信される電磁波の周波数に応じて変化し、搬送波周波数が共振回路の共振周波数ｆ０に等しいときに最も高くなる。上記共振周波数ｆ０は、次のように表される。
【０００７】
ｆ０＝１／｛２×π×√(Ｌ×Ｃ)｝
ここで、
Ｌ：コイル９１２のインダクタンス
Ｃ：共振用容量９１３のキャパシタンス
である。
【０００８】
そこで、上記共振周波数ｆ０が搬送波周波数に等しくなるように、ＩＣカード９１１の製造時にコイル９１２のインダクタンスおよび共振用容量９１３のキャパシタンスが設定される。
【０００９】
上記のようなＩＣカードシステムでは、バーコードを用いる場合と異なり、複数枚のＩＣカード９１１からデータをまとめて読み出すことも考えられる。しかしながら、実際には、複数枚のＩＣカードを重ねて配置した場合などには、共振周波数のずれが生じるため、上記従来のＩＣカードシステムでは、確実なデータの読み出しを行うことができない。
【００１０】
すなわち、複数枚のＩＣカードのコイル９１２が近接していると、図２２に示すような結合関係による相互インダクタンスＭによって、共振周波数が低下することになる。具体的には、共振周波数ｆ１は、次のようになる。
【００１１】
ｆ１＝１／〔２×π×√｛(Ｌ＋Ｍ）×Ｃ｝〕
ここで、
Ｌ：コイル９１２のインダクタンス
Ｃ：共振用容量９１３のキャパシタンス
Ｍ：相互インダクタンス
である。
【００１２】
それゆえ、コイル９１２に誘起される電圧は前記図２１に破線で示すようになり、カードが１枚のときの共振周波数ｆ０に等しい搬送波周波数の電磁波が受信されたときの電圧は低下することになる。このような誘起電圧の低下は、近接するＩＣカードの枚数が多いほど、また、複数のＩＣカードが互いに近接するほど顕著になる。そして、ＩＣカード９１１が動作可能な最低電圧Ｖｏを下回ると、リーダ・ライター９０１との通信ができなくなる。
【００１３】
なお、一般に共振周波数を搬送波周波数に同調させる技術としては、複数の容量素子を設けて選択的に切り替えるものが知られている（例えば、特許文献１、２参照）。
【特許文献１】特開平１０−８４３０４号公報
【特許文献２】特表平９−５１１８８７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
しかしながら、従来のＩＣカードシステムでは、上記のように、複数枚のＩＣカードが重ねて用いられた場合には、確実なデータの読み出しを行うことができない。
【００１５】
また、特許文献１、２に示されているように複数の容量素子を設けると、容量素子の占める面積が大きくなり、回路規模の大幅な増大を招くことになる。
【００１６】
上記の問題に鑑み、本発明は、回路規模の大幅な増大を招くことなく、複数のＩＣ応答器が近接している場合でも共振周波数を適切に設定することができ、搬送波周波数に確実に同調させ得るようにすることを課題とする。
【課題を解決するための手段】
【００１７】
上記の点に鑑み、請求項１の発明は、
質問器との間で、電磁波を介してデータ通信を行う非接触型ＩＣ応答器であって、
ゲートと、互いに接続されたソースおよびドレインとの間で容量素子を構成するとともに基板電位を可変なＭＯＳトランジスタを有する共振回路と、
上記ＭＯＳトランジスタの上記基板電位を制御する制御回路と、
を備えたことを特徴とする。
【００１８】
また、請求項２の発明は、
請求項１の非接触型ＩＣ応答器であって、
上記共振回路が、さらに、上記ＭＯＳトランジスタと直列に接続され、与えられる電位に応じて抵抗値が制御される可変抵抗を有するとともに、
上記制御回路が、さらに上記可変抵抗の抵抗値を制御するように構成されていることを特徴とする。
【００１９】
これらにより、ＭＯＳトランジスタの上記基板電位が制御されることによって、ゲートと、互いに接続されたソースおよびドレインとの間の容量が変化し、共振周波数が制御されるので、搬送波周波数に同調させることができる。さらに、ＭＯＳトランジスタと直列に接続された可変抵抗の抵抗値が制御されることにより、より柔軟に共振周波数を制御して同調させることができる。
【００２０】
また、請求項３の発明は、
請求項１および請求項２のうちの何れか１項の非接触型ＩＣ応答器であって、
上記制御回路が、
上記ＭＯＳトランジスタの基板電位、および上記可変抵抗の抵抗値のうちの少なくとも何れか一方を制御する制御信号を出力する不揮発性メモリと、
上記制御信号に応じて、所定の複数種類の電位のうちの何れかを選択して、上記ＭＯＳトランジスタの基板または上記可変抵抗に与える電位設定回路と、
を備えたことを特徴とする。
【００２１】
これにより、所定のデータを不揮発メモリに記憶させることによって、共振回路が発生する電圧に対して基板に与える電位を容易に設定することができ、したがって、共振周波数を容易に設定することができる。
【００２２】
また、請求項４の発明は、
請求項１および請求項２のうちの何れか１項の非接触型ＩＣ応答器であって、
上記制御回路が、
上記共振回路によって受信された信号を復調して復調信号を出力する復調回路と、
上記復調信号に応じて、所定の複数種類の電位のうちの何れかを選択して、上記ＭＯＳトランジスタの上記基板および上記可変抵抗のうちの少なくとも何れか一方に与える電位設定回路と、
を備えたことを特徴とする。
【００２３】
これにより、復調された信号に応じて基板電位等、したがって共振周波数が設定されるので、受信時に、非接触型ＩＣ応答器の外部から共振周波数を設定することがで容易にきる。
【００２４】
また、請求項５の発明は、
請求項３および請求項４のうちの何れか１項の非接触型ＩＣ応答器であって、
上記所定の複数種類の電位は、それぞれ、１つの非接触型ＩＣ応答器に対応した電位、および所定の近接状態で近接した非接触型ＩＣ応答器の１種類以上の数に対応した１つ以上の電位のうちの２つ以上の電位であることを特徴とする。
【００２５】
これにより、単体の非接触型ＩＣ応答器や、互いに近接した複数の非接触型ＩＣ応答器に対して共振周波数を適切に設定することが容易にできる。
【００２６】
また、請求項６の発明は、
請求項１および請求項２のうちの何れか１項の非接触型ＩＣ応答器であって、
上記制御回路が、
上記共振回路が発生する電圧に応じて、上記ＭＯＳトランジスタの基板電位および上記可変抵抗のうちの少なくとも何れか一方を制御するように構成されていることを特徴とする。
【００２７】
これにより、共振回路が発生する電圧に応じて基板電位等が制御されるので、共振周波数を自動的に調整することができる。
【００２８】
また、請求項７の発明は、
請求項６の非接触型ＩＣ応答器であって、
上記制御回路が、上記ＭＯＳトランジスタの上記基板および上記可変抵抗のうちの少なくとも何れか一方に所定の電位が与えられた状態で上記共振回路が発生する電圧に応じて、上記ＭＯＳトランジスタの上記基板または上記可変抵抗に与える電位を切り替えるように構成されていることを特徴とする。
【００２９】
また、請求項８の発明は、
請求項７の非接触型ＩＣ応答器であって、
上記制御回路が、上記共振回路が発生する電圧が所定の電圧以下である場合に、上記ＭＯＳトランジスタの上記基板または上記可変抵抗に与える電位を順次切り替えるように構成されていることを特徴とする。
【００３０】
これにより、共振回路が発生する電圧が所定の電圧以下であるかどうかなどの簡単な検出をするだけで、基板電位等を制御して、共振周波数を自動的に調整することができる。
【００３１】
また、請求項９の発明は、
請求項６の非接触型ＩＣ応答器であって、
上記制御回路が、所定の時間経過の前後における上記共振回路が発生する電圧の変化に応じて、上記基板および上記可変抵抗のうちの少なくとも何れか一方に与える電位を制御するように構成されていることを特徴とする。
【００３２】
また、請求項１０の発明は、
請求項９の非接触型ＩＣ応答器であって、
上記制御回路が、
上記共振回路が発生する電圧の時間的変化を検出する検出回路と、
上記共振回路が発生する電圧を昇圧して上記基板に与えるチャージポンプ回路とを備え、
上記共振回路が発生する電圧が上昇している場合に、上記チャージポンプ回路を動作させるように構成されていることを特徴とする。
【００３３】
これらにより、共振回路が発生する電圧の増減に応じて基板電位等が設定されることにより、上記共振回路の発生する電圧が極大になるように基板電位等が制御される。すなわち、共振周波数を自動的かつ適切に調整することが容易にできる。
【００３４】
また、請求項１１の発明は、
請求項１の非接触型ＩＣ応答器であって、
上記ＭＯＳトランジスタは、少なくともｐ型半導体ウェハ上に形成されたｎ型ウェル上にさらに形成されたＰＭＯＳトランジスタ、または少なくともｎ型半導体ウェハ上に形成されたｐ型ウェル上にさらに形成されたＮＭＯＳトランジスタであることを特徴とする。
【００３５】
これにより、ｐ型半導体ウェハとｎ型ウェルとの間、またはｎ型半導体ウェハとｐ型ウェルとの間で、ｐｎ接合の逆方向電圧になるように、基板（ウェル）に電位を与えることにより、同一基板上の他のＮＭＯＳ、ＰＭＯＳトランジスタの動作に影響を与えないようにすることが容易にできる。なお、ｎ型ウェルやｐ型ウェルは１層に限らず、多層に形成されていたり、ツインウェルとして形成されていたりしてもよい。
【発明の効果】
【００３６】
本発明によると、ＭＯＳトランジスタの基板電位が制御されることによって共振周波数が設定されるので、回路規模の大幅な増大を招くことなく、複数のＩＣ応答器が近接している場合でも共振周波数を適切に設定することが容易にでき、搬送波周波数に確実に同調させ得るようにすることができる。
【発明を実施するための最良の形態】
【００３７】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【００３８】
《発明の実施形態１》
図１は本発明の実施形態１に係る非接触型ＩＣ応答器であるＩＣカードを用いたカードシステムの概略構成を示す回路図である。同図において、リーダ・ライター１０１は、送信部１０２と、受信部１０３と、コイル１０４（ループアンテナ）と、共振用容量１０５とを備えて構成されている。また、ＩＣカード１１１は、コイル１１２および所定の容量に可変に制御される容量制御共振用容量１１３を有する共振回路と、整流用ダイオード１１４と、平滑容量１１５と、ＬＳＩ負荷抵抗１１６として同図に示すＩＣカード１１１の本体部とを備えて構成されている。上記容量制御共振用容量１１３は、具体的には、図２に示すように、基板電位を可変に設定し得るＰＭＯＳトランジスタ１２１と、上記基板電位を制御する基板電位制御回路１２２とを備えて構成されている。ここで、上記基板電位制御回路１２２は、ＩＣカード１１１の本体部が動作し得る電源電圧よりも低い電源電圧、すなわち後述するように例えばＩＣカード１１１が重ねて用いられたために共振周波数がずれている場合に得られる電源電圧でも動作し得るように構成されている。具体的には、例えば基板電位制御回路１２２を構成するトランジスタの閾値が本体部よりも低く設定されている。
【００３９】
（ＰＭＯＳトランジスタ１２１の構造および特性）
ＰＭＯＳトランジスタ１２１は、例えば図３に示すように、ｐ型シリコンウェハ１３１上に形成されたｎ型ウェル１３２上に、ソースまたはドレインとなるｐ型領域１３３と、金属酸化膜１３４を介して配置されたゲート電極１３５と、ｎ型ウェル１３２の電位を制御するための基板電位制御端子Ｂが接続されたｎ型領域１３６とが形成されて構成されている。
【００４０】
上記ゲートと、互いに接続されたソースおよびドレインとの間には容量が生じるとともに、ｎ型領域１３６を介してｎ型ウェル１３２の電位を変化させることにより、上記容量が可変に制御されるようになっている。より詳しくは、図４に示すように、ゲート電圧（Ｖｇ−Ｖｓ）（横軸）および基板電圧（Ｖｂ−Ｖｓ）に応じて、ソース−ゲート間の容量Ｃ（縦軸）が変化する特性を有している。すなわち、例えば基板電圧（Ｖｂ−Ｖｓ）＝０である場合には（図４の破線）、ゲート電圧（Ｖｇ−Ｖｓ）が所定の閾値Ｖｔｐ１よりも低くなると、ゲート直下にチャネルが形成され、容量Ｃは、ゲート電圧（Ｖｇ−Ｖｓ）が低くなるのに伴って大きくなり、やがてＣ１になって飽和する。また、基板電圧（Ｖｂ−Ｖｓ）＞０の場合には（図４の実線）、上記閾値Ｖｔｐ１はＶｔｐ２にシフトし、同様に、ゲート電圧（Ｖｇ−Ｖｓ）が上記閾値Ｖｔｐ２よりも低くなるのに伴って、容量Ｃが大きくなる。そこで、例えばゲート電圧（Ｖｇ−Ｖｓ）が同図に示すＶｇｓ１だとすると、基板電圧（Ｖｂ−Ｖｓ）＝０の状態から基板電圧（Ｖｂ−Ｖｓ）＞０の状態に変化させることにより、ソース−ゲート間の容量ＣをＣ１からＣ２に低下させることができる。なお、正確には、ゲート電圧（Ｖｇ−Ｖｓ）は、コイル１１２の両端に生じる搬送波周波数で正負に変化する電圧になるが、平均的に、所定のゲート電圧（Ｖｇ−Ｖｓ）のときの容量として上記のように制御することができる。
【００４１】
ここで、ｎ型ウェル１３２はソース−ゲート間の容量を制御するためには必ずしも設けなくてもよいが、同図に示すようにｎ型ウェル１３２上にＰＭＯＳトランジスタ１２１が形成されていることにより、基板電圧（Ｖｂ−Ｖｓ）＞０になる場合、すなわち、例えば前記図３のｐ型シリコンウェハ１３１がＧＮＤ（接地）電位に固定されていて、ｎ型領域１３６に正の電圧が印加される場合に、ｎ型ウェル１３２とｐ型シリコンウェハ１３１との間には逆方向電圧が印加されることになるので、ｐ型シリコンウェハ１３１上に形成された他のＮＭＯＳトランジスタ１４１等に影響を与えることなく（閾値を変化させたりすることなく）安定した動作をさせることができる。
【００４２】
（基板電位制御回路１２２の詳細な構成）
基板電位制御回路１２２は、例えば図５に示すように、不揮発性メモリ１２３と、基板電位発生回路１２４と、セレクタ１２５とを備えて構成されている。
【００４３】
上記不揮発性メモリ１２３は、起動信号が入力されると、所定のデータを選択信号φ１〜φ３として出力するようになっている。具体的には、そのＩＣカード１１１が１枚だけで用いられるか、２枚が重ねられて用いられるか、または３枚が重ねられて用いられるかの使用形態に応じて、あらかじめ選択信号φ３、φ２、またはφ１だけがＨ（Ｈｉｇｈ）レベルになるデータが書き込まれる。上記不揮発性メモリ１２３としては、例えば電荷蓄積型やヒューズ切断型などのプログラマブルメモリが用いられる。
【００４４】
基板電位発生回路１２４は、整流用ダイオード１１４によって整流された電圧を例えばチャージポンプ回路等により昇圧または降圧して、複数段階の所定の制御電圧Ｖ１〜Ｖ３を発生するようになっている。上記所定の制御電圧Ｖ１〜Ｖ３は、ＰＭＯＳトランジスタ１２１の基板に印加されたときに、ＩＣカード１１１の使用枚数に応じた共振周波数が得られるように設定されている。
【００４５】
セレクタ１２５は、上記不揮発性メモリ１２３から出力される選択信号φ１〜φ３に応じて、基板電位発生回路１２４から出力される制御電圧Ｖ１〜Ｖ３を選択的に切り替え、ＰＭＯＳトランジスタ１２１の基板電位を設定するようになっている。上記セレクタ１２５と前記基板電位発生回路１２４とによって基板電位設定回路が構成される。なお、選択される制御電圧はＶ１〜Ｖ３の３段階に限らず、２段階でもよいし、より多くの段階になるようにしてもよい。
【００４６】
（ＩＣカード１１１の動作）
上記のように構成されたＩＣカードシステムでは、リーダ・ライター１０１とＩＣカード１１１との間で、電磁波を用いた電磁誘導方式により、電力および信号の送受信が行われる。より詳しくは、リーダ・ライター１０１から所定の周波数の搬送波にデータ信号の重畳された電磁波が送信されると、ＩＣカード１１１では、共振回路を構成するコイル１１２の両端に電磁誘導による電圧が誘起される。この電圧が整流されて電源電圧として用いられるとともに、データ信号が抽出されて種々の処理が行われる。
【００４７】
ここで、複数枚のＩＣカード１１１が重ねて配置され、各ＩＣカード１１１のコイル１１２が互いに近接する場合などには、コイル１１２の結合関係による相互インダクタンスＭによって共振周波数が低下し、コイル１１２に誘起される電圧が低下することになる。そこで、本実施形態のＩＣカード１１１では、あらかじめ、ＩＣカード１１１の使用形態、例えば１枚だけのＩＣカード１１１が用いられるのか、または所定枚数のＩＣカード１１１が重ねられて用いられるのかに応じて、不揮発性メモリ１２３に所定のデータが記憶されることにより、ＰＭＯＳトランジスタ１２１のソース−ゲート間の容量が設定され、共振周波数が一定に保たれる。
【００４８】
以下、基板電位制御回路１２２によって上記基板電圧（Ｖｂ−Ｖｓ）が制御される際の具体的な動作について説明する。図６は、ＩＣカード１１１の各部の電圧を示すタイミングチャートである。リーダ・ライター１０１から発せられた電磁波がＩＣカード１１１で受信されると、コイル１１２の両端には、コイル受信波Ｖｃｏｉｌが発生する。これが整流用ダイオード１１４で整流され、平滑容量１１５によって平滑されると、電源電圧ＶＤＤが得られる。より詳しくは、受信が開始された後、平滑容量１１５の蓄積電荷が定常状態に達するまでは、上記電源電圧ＶＤＤは徐々に上昇する。上記電源電圧ＶＤＤの上昇に伴って、基板電位発生回路１２４から出力される制御電圧Ｖ１〜Ｖ３も徐々に上昇し、やがて、それぞれあらかじめ設定された一定の電圧になる。（なお、図６においては電圧Ｖ３〜Ｖ１が順に定常状態に達するように描かれているが、電圧の昇降圧の方式によっては必ずしもこのように変化せず、例えば同図に２点差線で示すように変化するようにしてもよい。）このとき、基板電圧（Ｖｂ−Ｖｓ）は、例えばセレクタ１２５によってＶ１〜Ｖ３の何れの電圧も選択されていなかったとすると、ＶＤＤ−約０．７Ｖ（ｐ−ｎ接合による降下電圧）になる。
【００４９】
そして、例えば電源電圧ＶＤＤが所定のレベルに達すると、または電源電圧ＶＤＤが所定のレベルに達してから所定の時間だけ経過すると、図示しないタイマ回路からメモリ起動信号が不揮発性メモリ１２３に入力され、不揮発性メモリ１２３は、重ねて用いられるＩＣカード１１１の枚数に応じて、例えば３枚の場合には、あらかじめ記憶された選択信号φ１がＨレベルになるデータを出力する。これによって、電圧Ｖ１がＰＭＯＳトランジスタ１２１の基板に印加され、共振周波数が搬送波周波数に同調する一定の周波数に保たれる。すなわち、３枚のＩＣカード１１１が重ねて用いられる場合には、１枚だけが用いられる場合に比べて相互インダクタンスＭによりインダクタンス成分がが増大する一方、電圧Ｖ３よりも高い所定の電圧Ｖ１がＰＭＯＳトランジスタ１２１の基板に印加されることによってＰＭＯＳトランジスタ１２１の容量が減少し、適切に同調がとられる。
【００５０】
上記のように、重ねて用いられるＩＣカード１１１の枚数に応じたデータがあらかじめ不揮発性メモリ１２３に記憶されることにより、電源投入時（受信開始時）に相互インダクタンスＭの影響に応じた共振容量に設定され、搬送波周波数に確実に同調して充分な電源電圧が得られるとともにデータ信号の抽出や処理が適切に行われる。また、上記のようにＭＯＳトランジスタの基板電圧を制御して共振周波数を制御する構成は、制御電力を非常に小さく抑えられる点で、ＩＣカード１１１などのような非接触型ＩＣ応答器に適している。
【００５１】
なお、上記の例では、共振用容量としてＰＭＯＳトランジスタ１２１が用いられる例を示したが、これに限らず、例えば図７に示すようなＮＭＯＳトランジスタ１５１が用いられるようにしてもよい。すなわち、例えば図８に示すように、ｎ型シリコンウェハ１６１上に形成されたｐ型ウェル１６２上に、ソースまたはドレインとなるｎ型領域１６３と、金属酸化膜１６４を介して配置されたゲート電極１６５と、ｐ型ウェル１６２の電位を制御するための基板電位制御端子Ｂが接続されたｐ型領域１６６とが形成されたＮＭＯＳトランジスタ１５１を用いることができる。この場合には、図９に示すように、基板電圧（Ｖｂ−Ｖｓ）＜０になると、基板電圧（Ｖｂ−Ｖｓ）＝０の場合に比べて、同じゲート電圧Ｖｇｓ２であってもソース−ゲート間の容量ＣがＣ１からＣ２に低下する。それゆえ、基板電位発生回路１２４に電源電圧ＶＤＤを極性反転させた電圧を発生させることによって、上記の場合と同様にｐ型ウェル１６２の電位を変化させて共振周波数を制御することができるとともに、ｎ型シリコンウェハ１６１上に形成された他のＰＭＯＳトランジスタ１７１等に影響を与えないようにして（閾値を変化させたりすることなく）安定した動作をさせることができる。また、上記ｎ型ウェル１３２やｐ型ウェル１６２は、１重に形成されるのに限らず、多重に形成されるようにしてもよい。
【００５２】
《発明の実施形態２》
図１０は、本発明の実施形態２に係るＩＣカード２１１における基板電位制御回路２２２の構成を示す回路図である。なお、以下の実施形態において、前記実施形態１等と同様の機能を有する構成要素については同一の符号を付して説明を省略する。
【００５３】
この基板電位制御回路２２２は、前記実施形態１（図５）の基板電位制御回路１２２に比べて、不揮発性メモリ１２３に代えて、復調回路２２３および制御レジスタ２２４を備えている点が異なっている。
【００５４】
復調回路２２３は、リーダ・ライター１０１から送信されるデータ信号の抽出を行い、基板電位設定データＲＸが受信された場合には、その基板電位設定データＲＸを制御レジスタ２２４に出力するようになっている。
【００５５】
制御レジスタ２２４は、上記基板電位設定データＲＸを保持するとともに、選択信号φ１〜φ３としてセレクタ１２５に出力するようになっている。
【００５６】
このように構成されたＩＣカード２１１では、図１１に示すように、リーダ・ライター１０１から所定のプロトコルで基板電位設定データＲＸが搬送波に重畳されて送信されることにより、前記実施形態１と同様にＰＭＯＳトランジスタ１２１の基板電位をＶ１〜Ｖ３に設定することによって共振周波数を制御することができる。すなわち、前記実施形態１のようにＩＣカード２１１に対して使用形態（重ねて用いられる枚数）に応じた設定をしなくても、リーダ・ライター１０１から共振周波数を制御して、適切に送受信されるようにすることができる。また、通信状態において何度でも基板電位を変更して共振周波数を変化させることもできる。さらに、ＩＣカード２１１で電源電圧ＶＤＤを検出してリーダ・ライター１０１に送信したり、リーダ・ライター１０１で電磁誘導の結合度に応じて同調程度を検出したりして、共振周波数を制御し、適切な同調状態が自動的に得られるようにすることもできる。
【００５７】
《発明の実施形態３》
図１２は、本発明の実施形態３に係るＩＣカード３１１における基板電位制御回路３２２の構成を示す回路図である。この基板電位制御回路３２２は、前記実施形態１（図５）の基板電位制御回路１２２に比べて、不揮発性メモリ１２３に代えて、電圧検出回路３２３およびラッチ回路３２４を備えている点が異なっている。
【００５８】
電圧検出回路３２３は、電源電圧ＶＤＤを検出し、そのレベルが複数段階のレベルのうちの何れであるかを示す検出信号を出力する。
【００５９】
ラッチ回路３２４は、受信開始時には、例えば選択信号φ３がＨレベルになる信号をセレクタ１２５に出力し、電源電圧ＶＤＤが所定のレベルに達してから所定の時間だけ経過したときにラッチ信号が入力されると、電圧検出回路３２３から出力される検出信号を保持するとともに、その検出信号に応じて選択信号φ１〜φ３の何れかだけがＨレベルになる信号を出力する。これによって、制御電圧Ｖ１〜Ｖ３の何れかがＰＭＯＳトランジスタ１２１の基板に印加され、共振周波数が搬送波周波数に同調する。
【００６０】
すなわち、例えば、受信の開始時にセレクタ１２５によって電圧Ｖ３が選択されて、ＰＭＯＳトランジスタ１２１の基板に印加されるようにするとともに、その状態で、１枚のＩＣカード３１１単体のコイル１１２とＰＭＯＳトランジスタ１２１の容量とによる共振周波数が搬送波周波数に一致するように設定されているとすると、一定の送信出力を有するリーダ・ライター１０１から一定の距離のところに１枚のＩＣカード３１１が置かれている場合には、電源電圧ＶＤＤとして一定の電圧が得られる。ところが、複数枚のＩＣカード３１１が互いに近接して置かれている場合には、前記のように相互インダクタンスＭにより共振周波数が低下するため、電源電圧ＶＤＤは上記一定の電圧よりも低くなる。そこで、その低下した電源電圧ＶＤＤに応じて、電圧Ｖ３よりも高い所定の電圧Ｖ１、Ｖ２がＰＭＯＳトランジスタ１２１の基板に印加されることによって、ＰＭＯＳトランジスタ１２１の容量が減少し、共振周波数が高くなるので、適切に同調がとられ、充分な電源電圧が得られるとともにデータ信号の抽出や処理が適切に行われる。
【００６１】
なお、受信の開始時にＰＭＯＳトランジスタ１２１の基板に印加される電圧は、上記電圧Ｖ３に限らず、一定の電圧であればよく、その電圧によって定まる共振周波数と電源電圧ＶＤＤとに応じて、基板電位発生回路１２４が発生する電圧が設定されていればよい。
【００６２】
上記のように、複数枚のＩＣカード３１１が重なっている場合などでも、リーダ・ライター１０１とＩＣカード３１１との相互配置関係（距離等）が決まっていて、かつ、リーダ・ライター１０１の出力が所定の一定値であるような場合には、相互インダクタンスＭの影響を電源電圧ＶＤＤによって検出することができるため、電源投入時（受信開始時）に上記相互インダクタンスＭの影響を打ち消すような共振容量が設定され、自動的に適切な同調状態が得られるようにすることができる。
【００６３】
《発明の実施形態４》
図１３は、本発明の実施形態４に係るＩＣカード４１１における基板電位制御回路４２２の構成を示す回路図である。この基板電位制御回路４２２は、前記実施形態１（図５）の基板電位制御回路１２２に比べて、不揮発性メモリ１２３に代えて、電圧検出回路４２３、ＡＮＤ回路４２４、およびシフトレジスタ４２５を備えている点が異なっている。
【００６４】
電圧検出回路４２３は、電源電圧ＶＤＤが所定の基準電圧、すなわちＩＣカード４１１の本体部が適切に動作する電圧よりも低い場合に、Ｈレベルの検出信号を出力するようになっている。（なお、電圧検出回路４２３を含む基板電位制御回路４２２自体は、実施形態１で説明したようにＩＣカード４１１の本体部が適切に動作する電圧よりも低い電圧でも動作し得るように構成されている。）
ＡＮＤ回路４２４は、電圧検出回路４２３からＨレベルの検出信号が出力されている場合に、クロック信号を出力するようになっている。
【００６５】
シフトレジスタ４２５は、ＡＮＤ回路４２４からクロック信号が入力されるごとに、選択信号φ１〜φ３の何れかを順次Ｈレベルにするようになっている。なお、受信の開始時にＨレベルになる選択信号は、特に定まっていなくてもよいが、例えば最も使用される頻度が高いＩＣカード４１１の枚数に対応するように設定すれば、迅速に送受信が開始される可能性を高くすることができる。
【００６６】
上記のように構成されたＩＣカード４１１では、ある時点でＰＭＯＳトランジスタ１２１の基板に印加される制御電圧Ｖ１〜Ｖ３が、実際に重ねて用いられるＩＣカード４１１の枚数に対応していないために同調周波数がずれて、得られる電源電圧ＶＤＤが所定の基準電圧よりも低い場合には、順次他の制御電圧Ｖ１〜Ｖ３が切り替えられてＰＭＯＳトランジスタ１２１の基板に印加される。そして電源電圧ＶＤＤが所定の基準電圧以上になると、電圧検出回路４２３から出力される検出信号がＬ（Ｌｏｗ）レベルになり、シフトレジスタ４２５はその時点の出力状態（選択信号φ１〜φ３の何れがＨレベルであるか）を維持することによって、基板に印加される制御電圧Ｖ１〜Ｖ３も維持され、その制御電圧Ｖ１〜Ｖ３に応じた同調状態に保たれる。すなわち、リーダ・ライター１０１とＩＣカード４１１との距離が一定でない場合や、リーダ・ライター１０１の出力が所定の一定値出ないような場合でも、少なくとも何れかの制御電圧Ｖ１〜Ｖ３によって所定の電源電圧ＶＤＤが得られれば、自動的に適切な送受信が行われる。
【００６７】
上記のような制御では、必ずしも正確な同調が行われるとは限らない（電源電圧ＶＤＤのレベルが極大になるとは限らない）が、何れかの制御電圧Ｖ１〜Ｖ３によって本体部が動作可能な電源電圧ＶＤＤが得られさえすれば、適切に送受信させることができる。また、リーダ・ライター１０１とＩＣカード４１１との距離が離れすぎているなどのために何れの制御電圧Ｖ１〜Ｖ３によっても所望の電源電圧ＶＤＤが得られない場合には、例えばリーダ・ライター１０１から警報音を発して、再度ＩＣカード４１１をリーダ・ライター１０１に近づけるように促すことなどによって適切に送受信できればよく、さらに、送受信できない場合には単に送受信不能として処理すればよいとする利用形態も現実的に可能である。それゆえ、上記のように簡潔な構成で、自動的に同調させて送受信させることが可能となる。
【００６８】
《発明の実施形態５》
用いられるＩＣカードの枚数にかかわらず、共振周波数を自動的にほぼ正確に同調させることができるＩＣカードの例を説明する。
【００６９】
実施形態５のＩＣカード５１１は、図１４に示すように、前記実施形態１（図５）の基板電位制御回路１２２に代えて、電圧検出回路５１２と、チャージポンプ回路５１３と、電圧低下回路５１４とを備えている。
【００７０】
上記電圧検出回路５１２は、タイミング信号発生回路５１２ａ、容量素子５１２ｂ・５１２ｃ、ＰＭＯＳトランジスタ５１２ｄ〜５１２ｆ、およびオフセットコンパレータ５１２ｇを有している。ＰＭＯＳトランジスタ５１２ｄ〜５１２ｆは、タイミング信号発生回路５１２ａから出力されるタイミング信号Ｖｃ１、Ｖｃ２に応じてＯＮ／ＯＦＦし、容量素子５１２ｃに所定の時点での電源電圧Ｖｄ２を保持させる一方、容量素子５１２ｂにその後所定の時間経過後の電源電圧Ｖｄ１を保持させるようになっている。オフセットコンパレータ５１２ｇは、容量素子５１２ｂに保持されている電圧Ｖｄ１が容量素子５１２ｃに保持されている電圧Ｖｄ２よりも高い場合、すなわち電源電圧ＶＤＤが時間の経過とともに上昇している場合には、検出信号Ｖｎ１をＬレベルにする一方、それ以外の場合にはＨレベルにするようになっている。
【００７１】
チャージポンプ回路５１３は、ＮＯＴ回路５１３ａ、ＡＮＤ回路５１３ｂ、ＮＯＴ回路５１３ｃ、容量素子５１３ｄ・５１３ｅ、ＮＭＯＳトランジスタ５１３ｆ〜５１３ｈ、ダイオード５１３ｉ、および容量素子５１３ｊを有し、電源電圧ＶＤＤを徐々に昇圧した電圧をＰＭＯＳトランジスタ１２１の基板電圧Ｖｂとして出力するようになっている。より詳しくは、ＮＯＴ回路５１３ａは、受信された（整流される前の）信号に応じてＨ、Ｌレベルを交互に繰り返す信号を出力するようになっている。ＡＮＤ回路５１３ｂは、タイミング信号Ｖｃ２がＨレベルで、オフセットコンパレータ５１２ｇの検出信号Ｖｎ１がＬレベルの場合に、ＮＯＴ回路５１３ａの出力に応じてＨ、Ｌレベルを交互に繰り返す信号を出力し、ＮＯＴ回路５１３ｃはＡＮＤ回路５１３ｂの出力を反転した信号Ｖｐ１を出力するようになっている。そこで、ＮＭＯＳトランジスタ５１３ｇ・５１３ｈが交互にＯＮ／ＯＦＦすることにより、容量素子５１３ｅに蓄積される電荷によって昇圧された電圧がダイオード５１３ｉを介して容量素子５１３ｊに保持され、出力される。
【００７２】
また、電圧低下回路５１４は、ＮＭＯＳトランジスタ５１４ａ、プルアップ抵抗５１４ｂ、ＰＭＯＳトランジスタ５１４ｃ、および電流制限回路５１４ｄを有している。この電圧低下回路５１４は、オフセットコンパレータ５１２ｇから出力される検出信号Ｖｎ１がＨレベルである場合に、ＮＭＯＳトランジスタ５１４ａおよびＰＭＯＳトランジスタ５１４ｃがＯＮになることにより、容量素子５１３ｊに蓄積された電荷を放電し、基板電圧Ｖｂを徐々に低下させるようになっている。
【００７３】
図１５は上記のように構成されたＩＣカード５１１の各部の信号を示すタイミングチャートである。同図に示すタイミングＡでは、タイミング信号Ｖｃ１、Ｖｃ２がともにＨレベルになり、ＰＭＯＳトランジスタ５１２ｄ〜５１２ｆがＯＦＦになるので、その直前の電源電圧ＶＤＤが容量素子５１２ｂ・５１２ｃに保持される。タイミングＢ〜Ｃの期間には、タイミング信号Ｖｃ１がＬレベルになってＰＭＯＳトランジスタ５１２ｄだけがＯＮになり、各時点での電源電圧Ｖｄ１が容量素子５１２ｂに印加される。そこで、上記電圧Ｖｄ１が電圧Ｖｄ２よりも高ければ、オフセットコンパレータ５１２ｇから出力される検出信号Ｖｎ１がＬレベルになり、ＮＯＴ回路５１３ｃから出力される信号Ｖｐ１はＨ、Ｌレベルを交互に繰り返して、基板電圧Ｖｂは徐々に上昇する。一方、電圧Ｖｄ１が電圧Ｖｄ２以下であれば、オフセットコンパレータ５１２ｇから出力される検出信号Ｖｎ１はＨレベルになり、ＮＭＯＳトランジスタ５１４ａおよびＰＭＯＳトランジスタ５１４ｃがＯＮになり、基板電圧Ｖｂは徐々に低下する。
【００７４】
上記のように、電源電圧ＶＤＤが上昇しつつある場合には、チャージポンプ回路５１３によって基板電圧を徐々に上昇させる一方、電源電圧ＶＤＤが変化しないか低下しつつある場合には、基板電圧を徐々に低下させることによって、用いられるＩＣカード５１１の枚数にかかわらず、電源電圧ＶＤＤがほぼ極大になるように制御することができる（理論的には、容量素子５１２ｂ・５１２ｃに電源電圧ＶＤＤが保持される時間差を無限に短くすれば基板電圧Ｖｂを連続的に変化させて電源電圧ＶＤＤを正確に極大にできることになる。）。このようなＩＣカード５１１は、前記実施形態４のＩＣカード４１１等に比べれば回路規模は多少大きいが、必要な電源電圧ＶＤＤが得られる程度に同調させれば十分なので、通常の受信装置程の高い同調精度や応答性能は必要なく、それゆえ、比較的簡素な回路で必要十分な同調制御を行わせることが容易にできる。
【００７５】
なお、初期状態で十分高い電圧が基板に与えられるようにすれば、電源電圧ＶＤＤが低下しつつある場合に、チャージポンプ回路５１３によって基板電圧を徐々に上昇させる一方、電源電圧ＶＤＤが変化しないか上昇しつつある場合に、基板電圧を徐々に低下させるようにしてもよいが、通常は、基板に特に外部から電圧を印加しなければ、基板電圧はＶＤＤ−約０．７Ｖになるので、電源電圧ＶＤＤが上昇しつつある場合に、基板電圧を上昇させるように構成する方が容易である。
【００７６】
《発明の実施形態６》
図１６は、本発明の実施形態３に係るＩＣカード６１１の構成を示す回路図である。このＩＣカード６１１には、実施形態１のＩＣカード１１１における容量制御共振用容量１１３に代えて、さらに、ＰＭＯＳトランジスタ１２１と直列に接続された可変抵抗６２１と抵抗値制御回路６２２とを有する容量制御共振用容量６１３が設けられている。上記可変抵抗６２１は、具体的には、例えば制御電圧としてのゲート電圧が抵抗値制御回路６２２によって制御されることにより抵抗値Ｒが変化するｐ型またはｎ型のＭＯＳトランジスタが用いられる。また、抵抗値制御回路６２２は、基板電位制御回路１２２、または実施形態２（図１０）等の基板電位制御回路２２２等と同様の構成を有し、電源電圧ＶＤＤ、またはリーダ・ライター１０１からの設定データに基づいて、所定の制御電圧を可変抵抗６２１に印加するようになっている。なお、可変抵抗６２１はＰＭＯＳトランジスタ１２１と並列に接続されるようにしてもよいが、上記のように直列に接続する方が消費電力を小さく抑えることができる。
【００７７】
上記のように、ＰＭＯＳトランジスタ１２１の基板電圧（Ｖｂ−Ｖｓ）が制御されるとともに、可変抵抗６２１の抵抗値Ｒが制御される場合には、これらのＰＭＯＳトランジスタ１２１と可変抵抗６２１との合成容量は図１７に示すようになる。
【００７８】
すなわち、例えば可変抵抗６２１の抵抗値Ｒが０で、かつ、基板電圧（Ｖｂ−Ｖｓ）＝０の場合には（図１７の破線）、実施形態１（図４）で説明したのと同じく、ゲート電圧（Ｖｇ−Ｖｓ）が低くなるのに伴って、容量Ｃが０からＣ１に変化する（大きくなる）。これに対して、可変抵抗６２１の抵抗値Ｒが所定の抵抗値に増加するとともに、基板電圧（Ｖｂ−Ｖｓ）＞０になると（図１７の実線）、閾値Ｖｔｐ１がＶｔｐ３にシフトし、ゲート電圧（Ｖｇ−Ｖｓ）が上記閾値Ｖｔｐ３よりも低くなるのに伴って、抵抗値Ｒが大きいほど緩やかな勾配で容量Ｃが大きくなる。そこで、例えばゲート電圧（Ｖｇ−Ｖｓ）が同図に示すＶｇｓ３だとすると、基板電圧（Ｖｂ−Ｖｓ）＝０の状態から基板電圧（Ｖｂ−Ｖｓ）＞０の状態に変化させるとともに抵抗値Ｒを大きくすることにより、ソース−ゲート間の容量ＣをＣ１からＣ３に低下させることができる。それゆえ、実施形態１等の場合と同様に、複数のＩＣカード６１１が近接して共振周波数が低下する場合などに、基板電圧（Ｖｂ−Ｖｓ）および抵抗値Ｒを制御して共振用容量を小さくすることにより、共振用容量を段階的または連続的に微調整し、搬送波周波数に確実に同調させて安定した電力とデータ信号が取得されるようにすることができる。
【００７９】
なお、本実施形態６においても、上記ＰＭＯＳトランジスタ１２１に代えて、図１８に示すようなＮＭＯＳトランジスタ１５１を用い、図１９に示すように容量が変化する特性を利用して、共振周波数を制御するようにしてもよい。
【産業上の利用可能性】
【００８０】
本発明にかかる非接触型ＩＣ応答器は、ＭＯＳトランジスタの基板電位が制御されることによって共振周波数が設定されるので、回路規模の大幅な増大を招くことなく、複数のＩＣ応答器が近接している場合でも共振周波数を適切に設定することができ、搬送波周波数に確実に同調させ得るようにすることができる効果を有し、リーダ・ライター等の質問器との間で、電磁波を介して非接触にデータ通信を行う非接触型ＩＣカードやＩＣタグ等と称される非接触型ＩＣ応答器に関し、特に、共振周波数の調整に関する技術等として有用である。
【図面の簡単な説明】
【００８１】
【図１】実施形態１のＩＣカードを用いたカードシステムの概略構成を示す回路図である。
【図２】同、容量制御共振用容量１１３の具体的な構成を示す回路図である。
【図３】同、ＰＭＯＳトランジスタ１２１の構造を示す断面図である。
【図４】同、ＰＭＯＳトランジスタ１２１の特性を示すグラフである。
【図５】同、基板電位制御回路１２２の詳細な構成を示す回路図である。
【図６】同、ＩＣカード１１１の各部の電圧を示すタイミングチャートである。
【図７】実施形態１の変形例のＮＭＯＳトランジスタ１５１を示す説明図である。
【図８】同、ＮＭＯＳトランジスタ１５１の構造を示す断面図である。
【図９】同、ＮＭＯＳトランジスタ１５１の特性を示すグラフである。
【図１０】実施形態２のＩＣカード２１１の構成を示す回路図である。
【図１１】同、ＩＣカード２１１の各部の電圧を示すタイミングチャートである。
【図１２】実施形態３のＩＣカード３１１の構成を示す回路図である。
【図１３】実施形態４のＩＣカード４１１の構成を示す回路図である。
【図１４】実施形態５のＩＣカード５１１の構成を示す回路図である。
【図１５】同、各部の信号を示すタイミングチャートである。
【図１６】実施形態６のＩＣカード６１１の構成を示す回路図である。
【図１７】同、ＰＭＯＳトランジスタ１２１および可変抵抗６２１の特性を示すグラフである。
【図１８】実施形態３の変形例のＮＭＯＳトランジスタ１５１および可変抵抗６２１を示す説明図である。
【図１９】同、ＮＭＯＳトランジスタ１５１および可変抵抗６２１の特性を示すグラフである。
【図２０】従来のＩＣカードを用いたカードシステムの概略構成を示す回路図である。
【図２１】受信周波数とコイル両端の電圧との関係を示すグラフである。
【図２２】複数のＩＣカードが近接している状態を示す回路図である。
【符号の説明】
【００８２】
１０１      リーダ・ライター
１０２      送信部
１０３      受信部
１０４      コイル
１０５      共振用容量
１１１      ＩＣカード
１１２      コイル
１１３      容量制御共振用容量
１１４      整流用ダイオード
１１５      平滑容量
１１６      ＬＳＩ負荷抵抗
１２１      ＰＭＯＳトランジスタ
１２２      基板電位制御回路
１２３      不揮発性メモリ
１２４      基板電位発生回路
１２５      セレクタ
１３１      ｐ型シリコンウェハ
１３２      ｎ型ウェル
１３３      ｐ型領域
１３４      金属酸化膜
１３５      ゲート電極
１３６      ｎ型領域
１４１      ＮＭＯＳトランジスタ
１５１      ＮＭＯＳトランジスタ
１６１      ｎ型シリコンウェハ
１６２      ｐ型ウェル
１６３      ｎ型領域
１６４      金属酸化膜
１６５      ゲート電極
１６６      ｐ型領域
１７１      ＰＭＯＳトランジスタ
２１１      ＩＣカード
２２２      基板電位制御回路
２２３      復調回路
２２４      制御レジスタ
３１１      ＩＣカード
３２２      基板電位制御回路
３２３      電圧検出回路
３２４      ラッチ回路
４１１      ＩＣカード
４２２      基板電位制御回路
４２３      電圧検出回路
４２４      ＡＮＤ回路
４２５      シフトレジスタ
５１１      ＩＣカード
５１２      電圧検出回路
５１２ａ    タイミング信号発生回路
５１２ｂ・５１２ｃ      容量素子
５１２ｄ〜５１２ｆ      ＰＭＯＳトランジスタ
５１２ｇ    オフセットコンパレータ
５１３      チャージポンプ回路
５１３ａ    ＮＯＴ回路
５１３ｂ    ＡＮＤ回路
５１３ｃ    ＮＯＴ回路
５１３ｄ・５１３ｅ      容量素子
５１３ｆ〜５１３ｈ      ＮＭＯＳトランジスタ
５１３ｉ    ダイオード
５１３ｊ    容量素子
５１４      電圧低下回路
５１４ａ    ＮＭＯＳトランジスタ
５１４ｂ    プルアップ抵抗
５１４ｃ    ＰＭＯＳトランジスタ
５１４ｄ    電流制限回路
６１１      ＩＣカード
６１３      容量制御共振用容量
６２１      可変抵抗
６２２      抵抗値制御回路
【図１】
2005197890.tif 000003
【図２】
2005197890.tif 000004
【図３】
2005197890.tif 000005
【図４】
2005197890.tif 000006
【図５】
2005197890.tif 000007
【図６】
2005197890.tif 000008
【図７】
2005197890.tif 000009
【図８】
2005197890.tif 000010
【図９】
2005197890.tif 000011
【図１０】
2005197890.tif 000012
【図１１】
2005197890.tif 000013
【図１２】
2005197890.tif 000014
【図１３】
2005197890.tif 000015
【図１４】
2005197890.tif 000016
【図１５】
2005197890.tif 000017
【図１６】
2005197890.tif 000018
【図１７】
2005197890.tif 000019
【図１８】
2005197890.tif 000020
【図１９】
2005197890.tif 000021
【図２０】
2005197890.tif 000022
【図２１】
2005197890.tif 000023
【図２２】
2005197890.tif 000024