(57)【要約】【課題】  本発明は、フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置に関し、例えば有機ＥＬ素子による表示装置に適用して、発光特性を種々に補正できるようにして、簡易な調整作業により所望する特性を確実に確保することができるようにする。【解決手段】  本発明は、信号線の駆動系に係る増幅回路５６Ａ〜５６Ｎ、７６Ａ〜７６Ｈをチョッパ回路方式による演算増幅回路に構成して、ライン、フレームを単位にして設定を切り換えて空間的、時間的な積分効果によりオフセット電圧による影響を除去する。【選択図】        図１
2005316188.tif 000002
【特許請求の範囲】
【請求項１】
画像データをディジタルアナログ変換処理して駆動信号を生成し、前記駆動信号によりマトリックス状に画素を配置してなる表示部の信号線を駆動するフラットディスプレイ装置の駆動回路において、
原基準電圧の設定を指示する原基準電圧設定データを入力する入力回路と、
前記原基準電圧設定データに応じて、原基準電圧をそれぞれ生成する複数のディジタルアナログ変換回路と、
前記複数のディジタルアナログ変換回路による複数の原基準電圧を増幅して出力する原基準電圧用の増幅回路と、
抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端及び前記分圧回路間に前記増幅回路から出力される前記原基準電圧をそれぞれ入力し、前記複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、
前記複数の基準電圧を入力して対応する信号線に係る前記画像データに応じて選択出力することにより、前記駆動信号を出力する複数の選択回路と、
前記選択回路から出力される駆動信号を増幅して前記信号線に出力する駆動信号用の増幅回路とを備え、
前記原基準電圧用及び又は駆動信号用の増幅回路は、
チョッパ方式の演算増幅回路により形成され、
ラインを単位にして、前記チョッパ方式による設定を切り換え、
かつ各ラインにおいては、フレーム単位で、前記チョッパ方式による設定を切り換える
ことを特徴とするフラットディスプレイ装置の駆動回路。
【請求項２】
前記原基準電圧用及び駆動信号用の増幅回路における前記ラインを単位にした切り換えが、１ライン毎の切り換えである
ことを特徴とする請求項１に記載のフラットディスプレイ装置の駆動回路。
【請求項３】
前記駆動信号用の増幅回路における前記ラインを単位にした切り換えが、１ライン毎の切り換えであり、
前記原基準電圧用の増幅回路における前記ラインを単位にした切り換えが、２ライン毎の切り換えである
ことを特徴とする請求項１に記載のフラットディスプレイ装置の駆動回路。
【請求項４】
前記駆動信号用の増幅回路における前記ラインを単位にした切り換えが、１ライン毎の切り換えであり、
前記原基準電圧用の増幅回路における前記ラインを単位にした切り換えが、４ライン毎の切り換えである
ことを特徴とする請求項１に記載のフラットディスプレイ装置の駆動回路。
【請求項５】
前記ディジタルアナログ変換回路は、
前記原基準電圧の候補電圧を複数生成する分圧回路と、
前記複数の候補電圧を入力して前記原基準電圧設定データに応じて選択出力することにより、前記原基準電圧を出力する選択回路とを有する
ことを特徴とする請求項１に記載のフラットディスプレイ装置の駆動回路。
【請求項６】
前記原基準電圧生成回路、前記基準電圧生成回路、前記選択回路、前記入力回路を一体に集積回路化してなる
ことを特徴とする請求項１に記載のフラットディスプレイ装置の駆動回路。
【請求項７】
画像データによる画像を表示するフラットディスプレイ装置において、
マトリックス状に画素を配置してなる表示部と、
前記表示部の信号線を駆動信号により駆動する水平駆動回路とを有し、
前記水平駆動回路は、
原基準電圧の設定を指示する原基準電圧設定データを入力する入力回路と、
前記原基準電圧設定データに応じて、原基準電圧をそれぞれ生成する複数のディジタルアナログ変換回路と、
前記複数のディジタルアナログ変換回路による複数の原基準電圧を増幅して出力する原基準電圧用の増幅回路と、
抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端及び前記分圧回路間に前記増幅回路から出力される前記原基準電圧をそれぞれ入力し、前記複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、
前記複数の基準電圧を入力して対応する信号線に係る前記画像データに応じて選択出力することにより、前記駆動信号を出力する複数の選択回路と、
前記選択回路から出力される駆動信号を増幅して前記信号線に出力する駆動信号用の増幅回路とを備え、
前記原基準電圧用及び又は駆動信号用の増幅回路は、
チョッパ方式の演算増幅回路により形成され、
ラインを単位にして、前記チョッパ方式による設定を切り換え、
かつ各ラインにおいては、フレーム単位で、前記チョッパ方式による設定を切り換える
ことを特徴とするフラットディスプレイ装置。
【請求項８】
前記ディジタルアナログ変換回路は、
前記原基準電圧の候補電圧を複数生成する分圧回路と、
前記複数の候補電圧を入力して前記原基準電圧設定データに応じて選択出力することにより、前記原基準電圧を出力する選択回路とを有する
ことを特徴とする請求項７に記載のフラットディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置に関し、例えば有機ＥＬ（Electro Luminescence）素子による表示装置に適用することができる。本発明は、信号線の駆動系に係る増幅回路をチョッパ回路方式による演算増幅回路に構成して、ライン、フレームを単位にして設定を切り換えて空間的、時間的な積分効果によりオフセット電圧による影響を除去することにより、種々の発光特性に対応できるようにして、簡易な調整作業により所望する特性を確実に確保することができるようにする。
【背景技術】
【０００２】
従来、フラットディスプレイ装置の１つである液晶表示装置においては、例えば特開平１０−３３３６４８号公報に開示されているように、ディジタルアナログ変換処理に供する基準電圧の設定によりガンマの特性を切り換えるようになされている。
【０００３】
すなわち図１４に示すように、液晶表示装置１は、液晶セル、液晶セルのスイッチング素子、保持容量により各画素（Ｐ）３Ｒ、３Ｇ、３Ｂが形成され、これら各画素３Ｒ、３Ｇ、３Ｂをマトリックス状に配置して表示部２が形成される。液晶表示装置１は、この表示部２の各画素３Ｒ、３Ｇ、３Ｂがそれぞれ信号線（列線）ＳＩＧ及びゲート線（行線）Ｇを介して水平駆動回路４及び垂直駆動回路５に接続され、垂直駆動回路５により順次画素３Ｒ、３Ｇ、３Ｂを選択して水平駆動回路４からの駆動信号により各画素３Ｒ、３Ｇ、３Ｂの階調を設定し、これにより所望の画像を表示するようになされている。またそれぞれ赤色、緑色及び青色のカラーフィルタを設けてなる画素３Ｒ、３Ｇ、３Ｂを順次循環的に配置することにより、カラー画像を表示できるようになされている。
【０００４】
このため液晶表示装置１は、装置本体６から表示に供する赤色、緑色、青色の画像データＤＲ、ＤＧ、ＤＢを同時並列的にコントローラ７に入力し、この画像データＤＲ、ＤＧ、ＤＢに同期したタイミング信号により垂直駆動回路５で表示部２のゲート線Ｇを駆動する。また水平駆動回路４における信号線ＳＩＧの駆動に対応するように、これら画像データＤＲ、ＤＧ、ＤＢを時分割多重化して１系統の画像データＤ１を生成し、この画像データＤ１により水平駆動回路４で信号線ＳＩＧを駆動する。
【０００５】
図１５は、この水平駆動回路４及びコントローラ７を関連する構成と共に詳細に示すブロック図である。コントローラ７は、メモリ制御回路９の制御により装置本体６から出力される画像データＤＲ、ＤＧ、ＤＢをメモリ１０に順次格納して出力することにより、水平駆動回路４による信号線ＳＩＧの駆動に対応するように、水平走査期間を単位にして、ライン単位で同一色に係る画像データが連続するように、これら画像データＤＲ、ＤＧ、ＤＢを時分割多重化して１系統により出力する。具体的に、この例では、赤色、緑色、青色の画素３Ｒ、３Ｇ、３Ｂについて、水平駆動回路４は、赤色の画素３Ｒ、緑色の画素３Ｇ、青色の画素３Ｂを順次ライン単位で駆動するようになされており、これによりコントローラ７は、図１６（Ｂ）に示すように、赤色の画像データＤＲ、緑色の画像データＤＧ、青色の画像データＤＢをライン単位で順次循環的に繰り返すようにしてこの画像データＤ１を出力する。
【０００６】
またコントローラ７は、タイミングジェネレータ（ＴＧ）１１によりこの画像データＤ１に同期した各種タイミング信号を生成して水平駆動回路４、垂直駆動回路５に出力する。なおここでこのタイミング信号にあっては、例えば画像データＤ１のクロックＣＫ（図１６（Ａ））、この画像データＤ１における各色の画像データＤＲ、ＤＧ、ＤＢの開始及び終了のタイミングを示すスタートパルスＳＴ（図１６（Ｃ））及びストローブパルスＳＰ（図１６（Ｄ））等である。
【０００７】
またコントローラ７は、ディジタルアナログ変換処理に供する基準電圧の生成基準である原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを原基準電圧生成回路１２で生成して水平駆動回路４に出力する。
【０００８】
水平駆動回路４は、コントローラ７から出力される画像データＤ１をシフトレジスタ１３に入力し、この画像データＤ１を表示部２の信号線の系統に順次振り分けて出力する。基準電圧生成回路１４は、画像データＤ１の各階調に対応する電圧である基準電圧Ｖ１〜Ｖ６４を、コントローラ７から入力される原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢから生成して出力する。
【０００９】
ディジタルアナログ変換回路（Ｄ／Ａ）１５Ａ〜１５Ｎは、それぞれシフトレジスタ１３の出力データをディジタルアナログ変換処理し、これによりこの例では、隣接する３つの信号線ＳＩＧの駆動信号を時分割多重化してなる駆動信号を出力する。ディジタルアナログ変換回路１５Ａ〜１５Ｎは、シフトレジスタ１３の出力データに応じて基準電圧生成回路１４で生成される基準電圧Ｖ１〜Ｖ６４を選択して出力することにより、シフトレジスタ１３から出力される画像データをディジタルアナログ変換処理する。
【００１０】
増幅回路１６Ａ〜１６Ｎは、このディジタルアナログ変換回路１５Ａ〜１５Ｎの出力信号をそれぞれ増幅して表示部２に出力し、表示部２においては、セレクタ１７Ａ〜１７Ｎにおいて、この増幅回路１６Ａ〜１６Ｎの出力信号をそれぞれ赤色、緑色、青色の画素３Ｒ、３Ｇ、３Ｂに係る信号線ＳＩＧに順次循環的に出力する。
【００１１】
このようにして原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢから生成した基準電圧Ｖ１〜Ｖ６４を選択して各信号線ＳＩＧの駆動信号を生成するようにして、図１７は、これら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの生成に供する原基準電圧生成回路１２、基準電圧Ｖ１〜Ｖ６４の生成に供する基準電圧生成回路１４の構成を示すブロック図である。
【００１２】
原基準電圧生成回路１２は、所定個数の抵抗を直列接続した分圧回路２１が設けられ、この分圧回路２１により基準電圧生成用電圧ＶＣＯＭを分圧して原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成する。これにより原基準電圧生成回路１２は、抵抗分圧により原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成し、それぞれ増幅回路２４Ａ〜２４Ｈを介して出力するようになされている。なお原基準電圧生成回路１２は、選択回路２２、反転増幅回路２３によりこの分圧回路２１に印加する電圧を切り換えることができるように構成され、これによりライン反転又はフレーム反転に対応できるようになされている。これにより図１６（Ｆ）は、ライン反転による場合の信号線ＳＩＧの電位を示すものである。
【００１３】
これに対して基準電圧生成回路１４は、抵抗値の等しい抵抗をそれぞれ所定個数だけ直列接続してなる分圧回路Ｒ１〜Ｒ７を、さらに直列接続して抵抗直列回路２６が形成され、この抵抗直列回路２６の一端、この抵抗直列回路２６を構成する分圧回路Ｒ１〜Ｒ７の接続点、抵抗直列回路２６の他端に、それぞれ増幅回路２７Ａ〜２７Ｈを介して原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢが入力される。これにより基準電圧生成回路１４は、原基準電圧生成回路１２で生成した原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢによる各電位差を、これらの分圧回路Ｒ１〜Ｒ７でそれぞれさらに分圧して原基準電圧ＶＲＴ、ＶＲＢの範囲で基準電圧Ｖ１〜Ｖ６４を生成するようになされている。
【００１４】
このようにして原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢから基準電圧Ｖ１〜Ｖ６４を生成するようにして、基準電圧生成回路１４は、分圧回路Ｒ１〜Ｒ７を構成する抵抗の数がそれぞれ所定個数に設定され、これにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを分圧して画像データＤ１の階調に対応する複数の基準電圧Ｖ１〜Ｖ６４を出力できるようになされている。
【００１５】
原基準電圧生成回路１２においては、このようにして画像データＤ１の階調に対応する基準電圧Ｖ１〜Ｖ６４により、所望のガンマ特性による画像を表示するように、分圧回路２１を構成する抵抗の値が設定される。これにより電圧ＶＣＯＭを５〔Ｖ〕に設定した例により図１８において符号Ｌ１により示すように、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの設定による折れ線近似により所望のガンマ特性を確保できるようになされている。また原基準電圧生成回路１２においては、配線パターンの変更により、この分圧回路２１から出力する原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを切り換えることができるようになされ、これにより符号Ｌ１により示す特性との対比により符号Ｌ２により示すように、例えば両端の電位である原基準電圧ＶＲＴ、ＶＲＢを固定した状態で、残りの原基準電圧ＶＢ〜ＶＧを矢印により示す範囲で可変して種々にガンマ特性を可変できるようになされている。
【００１６】
このようにして原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成する原基準電圧生成回路１２の設定によりガンマ特性を切り換えることができるようにして、液晶表示装置１では、原基準電圧生成回路１２に係るコントローラ７がコントロールＩＣにより形成されるのに対し、水平駆動回路４がドライバＩＣにより形成される。これにより従来、液晶表示装置１では、コントロールＩＣだけを付け替えることにより、ガンマ特性の異なる製品を製造することができるようになされ、またこれによりガンマ特性の修正にあっては、修正に要する期間を短くすることができるようになされている。なお符号ＣＡ〜ＣＨは、これらＩＣ間の浮遊容量である。
【００１７】
ところでこのようなフラットディスプレイ装置においては、有機ＥＬ素子による表示装置があり、このような有機ＥＬ素子による表示装置の表示部においても、液晶表示装置の表示部と同様に、信号線ＳＩＧの駆動により、各有機ＥＬ素子の階調を設定する方法が提案されている。これによりこのような方法に係る有機ＥＬ素子の表示部については、液晶表示装置に係るコントロールＩＣ等を使用して、表示装置を構成できると考えられる。
【００１８】
ところが有機ＥＬ素子においては、各色毎に、製品毎に発光特性が異なることにより、さらには発光特性が経時変化することにより、これらに対応して基準電圧Ｖ１〜Ｖ６４の設定を異ならせることが必要になる。これにより図１４について上述した液晶表示装置に係る駆動回路によっては、実際上、表示装置を構成できない問題がある。具体的に、有機ＥＬ素子は、各色毎に、製品毎に、黒レベル、ダイナミックレンジを調整することが必要になる。なお有機ＥＬ素子において、ガンマ特性自体については、調整を要しないことが判っている。これにより図１７に示す原基準電圧生成回路１２を適用する場合、色毎に、製品毎に、分圧回路２１の両端電圧を調整することが必要になる。
【００１９】
この問題を解決する１つの方法として、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを外部からのデータの設定により設定可能にする方法が考えられる。すなわち例えば図１９に示すように原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢをそれぞれ生成する複数のディジタルアナログ変換回路３１Ａ〜３１Ｈにより原基準電圧生成回路３０を構成し、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを指示する原基準電圧設定データＤＶをそれぞれこれら複数のディジタルアナログ変換回路３１Ａ〜３１Ｈに供給することにより、各原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢをそれぞれ所定範囲で外部から調整可能とし、これによりガンマ特性を変化させることなく黒レベル、ダイナミックレンジを調整して、これら各色毎、製品毎による発光特性のばらつきに対応できると考えられる。また発光特性の経時変化にも対応することができると考えられる。
【００２０】
しかしながらこの種の表示装置においては、増幅回路１６Ａ〜１６Ｎ（図１５）、２４Ａ〜２４Ｈ、２７Ａ〜２７Ｈ（図１７、図１９）に演算増幅回路が適用され、演算増幅回路においては、オフセット電圧の発生を避け得ないことにより、このように各原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを調整できるようにすると、所望する特性を確保するための調整作業が煩雑になる問題がある。
【００２１】
すなわちこれらの演算増幅回路１６Ａ〜１６Ｎ、２４Ａ〜２４Ｈ、２７Ａ〜２７Ｈは、差動増幅回路により構成される。ここで差動増幅回路は、図２０に入力段を示すように、差動対に係るトランジスタＴＲ１、ＴＲ２を定電流回路３６、トランジスタＴＲ３、ＴＲ４に接続して構成される。この差動増幅回路において、差動対を形成するトランジスタＴＲ１、ＴＲ２においては、製造過程でゲート寸法が異なってしまう。これによりこれらトランジスタＴＲ１、ＴＲ２においては、ゲート−ソース間電圧が相違するようになり、この相違が出力電圧Ｖｏｕｔにオフセット電圧として現れるようになる。
【００２２】
このようなオフセット電圧は、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢ毎にそれぞれ独立して発生してこれら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢをばらつかせ、さらに製品間でも、これら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢをばらつかせることになる。これにより単に原基準電圧設定データにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを設定しただけでは、所望する特性を確保できない場合が発生し、これにより所望する特性の確保に調整時間を要するようになる。
【００２３】
またこのようなばらつきにより図２１に示すように、表示装置においては、ガンマ特性が符号Ｌ１により示す設計中心の特性から、符号Ｌ２及びＬ３により示す範囲でばらつくようになる。なおここで図２１において符号Ｌ１により示す特性は、原基準電圧ＶＢ〜ＶＧの設計で予定した調整範囲を示す例であり、このような設計で予定した調整可能範囲に対して、実際の製品ではばらつきにより調整可能な範囲が減少することになる。この場合に、この調整可能範囲を全ての製品で確保可能に設計中心の特性による調整可能範囲を拡大させると、調整に係る分解能が低下することになる。また何らこのように設計中心の特性による調整可能範囲を拡大させない場合には、設計中心の特性からのばらつきが大きないわゆるワーストケースの製品で調整できなくなる。これらにより結局、調整作業が繁雑になり、調整に時間を要するようになり、場合によっては調整できない場合も発生することになる。
【００２４】
これに対して例えば特開２００１−３４３９４８号公報には、いわゆるチョッパ回路方式により演算増幅回路のオフセット電圧の影響をキャンセルする方法が提案されるようになされている。ここでこの方式においては、図２０との対比により図２２に示すように、スイッチ回路３７により入力端の設定を反転入力、非反転入力で切り換えると共に、この切り換えに連動してスイッチ回路３８、３９で入力信号の入力端を切り換え、またこれらの切り換えに対応するように出力信号の出力を切り換えるものである。なおここでこの出力信号の切り換えにおいては、この図２２に示すように、スイッチ回路４０により入力段の出力端を切り換えることが考えられる。この特開２００１−３４３９４８号公報には、フレーム周期を単位にしてこれらチョッパ方式による設定を切り換えることにより、表示画面上における時間軸方向の積分の効果により、オフセット電圧の影響をキャンセルするようになされている。なお図２３（Ａ）及び（Ｂ）は、図２０との対比によりこれらスイッチ回路３７〜４０により、入力端の設定を反転入力、非反転入力で切り換えると共に、入力信号の入力端、入力段における出力信号の出力端を切り換えた状態をそれぞれ示す接続図である。
【００２５】
しかしながらこのようなフレーム周期を単位にしたオフセット電圧の影響のキャンセルにあっては、有機ＥＬ素子による表示パネルに適用した場合、表示がちらつく問題がある。
【特許文献１】特開平１０−３３３６４８号公報
【特許文献２】特開２００１−３４３９４８号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
本発明は以上の点を考慮してなされたもので、種々の発光特性に対応できるようにして、簡易な調整作業により所望する特性を確実に確保することができるフラットディスプレイ装置の駆動回路、この駆動回路を用いたフラットディスプレイ装置を提案しようとするものである。
【課題を解決するための手段】
【００２７】
かかる課題を解決するため請求項１の発明においては、フラットディスプレイ装置の駆動回路に適用して、原基準電圧の設定を指示する原基準電圧設定データを入力する入力回路と、原基準電圧設定データに応じて、原基準電圧をそれぞれ生成する複数のディジタルアナログ変換回路と、複数のディジタルアナログ変換回路による複数の原基準電圧を増幅して出力する原基準信号用の増幅回路と、抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端及び分圧回路間に増幅回路から出力される原基準電圧をそれぞれ入力し、複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、複数の基準電圧を入力して対応する信号線に係る画像データに応じて選択出力することにより、駆動信号を出力する複数の選択回路と、選択回路から出力される駆動信号を増幅して信号線に出力する駆動信号用の増幅回路とを備え、原基準信号用及び又は駆動信号用の増幅回路は、チョッパ方式の演算増幅回路により形成され、ラインを単位にして、チョッパ方式による設定を切り換え、かつ各ラインにおいては、フレーム単位で、チョッパ方式による設定を切り換えるようにする。
【００２８】
また請求項７の発明においては、フラットディスプレイ装置に適用して、水平駆動回路は、原基準電圧の設定を指示する原基準電圧設定データを入力する入力回路と、原基準電圧設定データに応じて、原基準電圧をそれぞれ生成する複数のディジタルアナログ変換回路と、複数のディジタルアナログ変換回路による複数の原基準電圧を増幅して出力する原基準信号用の増幅回路と、抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端及び分圧回路間に増幅回路から出力される原基準電圧をそれぞれ入力し、複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、複数の基準電圧を入力して対応する信号線に係る画像データに応じて選択出力することにより、駆動信号を出力する複数の選択回路と、選択回路から出力される駆動信号を増幅して信号線に出力する駆動信号用の増幅回路とを備え、原基準信号用及び又は駆動信号用の増幅回路は、チョッパ方式の演算増幅回路により形成され、ラインを単位にして、チョッパ方式による設定を切り換え、かつ各ラインにおいては、フレーム単位で、チョッパ方式による設定を切り換えるようにする。
【００２９】
請求項１の構成により、フラットディスプレイ装置の駆動回路に適用して、原基準電圧の設定を指示する原基準電圧設定データを入力する入力回路と、原基準電圧設定データに応じて、原基準電圧をそれぞれ生成する複数のディジタルアナログ変換回路と、複数のディジタルアナログ変換回路による複数の原基準電圧を増幅して出力する原基準信号用の増幅回路と、抵抗を複数個直列接続した分圧回路をさらに複数個直列接続して、両端及び分圧回路間に増幅回路から出力される原基準電圧をそれぞれ入力し、複数個の分圧回路による分圧電圧により複数の基準電圧を出力する基準電圧生成回路と、複数の基準電圧を入力して対応する信号線に係る画像データに応じて選択出力することにより、駆動信号を出力する複数の選択回路と、選択回路から出力される駆動信号を増幅して信号線に出力する駆動信号用の増幅回路とを備えるようにすれば、種々の発光特性に対応することができる。このとき原基準信号用及び又は駆動信号用の増幅回路は、チョッパ方式の演算増幅回路により形成され、ラインを単位にして、チョッパ方式による設定を切り換え、かつ各ラインにおいては、フレーム単位で、チョッパ方式による設定を切り換えるようにすれば、いわゆるチョッパ回路方式を適用して、表示画面上における空間的な積分の効果と、時間軸方向の積分の効果とにより、オフセット電圧による影響をキャンセルすることができ、これにより簡易な調整作業により所望するガンマ特性を確実に確保することができる。
【００３０】
これにより請求項７の構成によれば、種々の発光特性に対応できるようにして、簡易な調整作業により所望するガンマ特性を確実に確保することができるフラットディスプレイ装置を提供することができる。
【発明の効果】
【００３１】
本発明によれば、種々の発光特性に対応できるようにして、簡易な調整作業により所望するガンマ特性を確実に確保することができる。
【発明を実施するための最良の形態】
【００３２】
以下、適宜図面を参照しながら本発明の実施例を詳述する。
【実施例１】
【００３３】
（１）実施例の構成
図２は、本発明の実施例に係るＰＤＡ（Personal Digital Assistants ）を示すブロック図である。このＰＤＡ４１は、装置本体４２において、操作子の操作に応動して演算処理手段であるコントローラ４３で所定の処理手順を実行することにより、表示部４４に各種の画像を表示する。なおこの図２において、図１４について上述した構成と同一の構成は、対応する符号を付して重複した説明は省略する。
【００３４】
ここでこの実施例において、表示部４４は、有機ＥＬ素子による各画素がマトリックス状に配置されてなるカラー画像の表示パネルであり、各画素に接続されたゲート線を用いて図示しない垂直駆動回路によりライン単位で画素を選択し、信号線ＳＩＧの駆動により各画素の階調が設定されるようになされている。
【００３５】
このＰＤＡ４１は、工場出荷時、この有機ＥＬ素子による表示部４４に関して、各色の発光特性が測定され、この測定結果に基づいて、メモリ５０に、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの設定を指示する原基準電圧設定データＤＶが記録され、これによりこの原基準電圧設定データＤＶを用いて各色の発光特性のばらつき、製品間の発光特性のばらつきを補正できるようになされ、これにより正しいホワイトバランス、色再現性により表示画像を表示できるようになされている。
【００３６】
なおこの実施例においては、これら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢのうち、最も電圧の高い原基準電圧ＶＲＴと、最も電圧の低い原基準電圧ＶＲＢとが、それぞれ黒レベル及び白レベルの階調に対応する原基準電圧であり、これにより以下においては、適宜、これら２つの原基準電圧ＶＲＴ、ＶＲＢをそれぞれ黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢと呼ぶ。またこれに対応してこれら黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢに対応する原基準電圧設定データＤＶを、適宜、黒レベル用原基準電圧設定データ、白レベル用原基準電圧設定データと呼び、それぞれ符号ＤＶＶＲＴ、ＤＶＶＲＢにより示し、またこれに対応してこれら以外の原基準電圧ＶＢ〜ＶＧに係る原基準電圧設定データＤＶをそれぞれ符号ＤＶＶＢ〜ＤＶＶＧにより示す。これによりメモリ５０は、黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢ、これら以外の原基準電圧設定データＤＶＶＢ〜ＤＶＶＧを保持するようになされている。
【００３７】
またＰＤＡ４１は、ユーザーの好みにより、さらには発光特性の経時変化に対応可能に、所定の処理手順をコントローラ４３により実行して表示部４４におけるホワイトバランス、黒レベル、白レベルを調整できるようになされ、この調整結果をメモリ４５に記録して保持すると共に、この調整結果により表示部４４の表示を設定するようになされている。このＰＤＡ４１は、メモリ５０に記録された工場出荷時に係る原基準電圧設定データＤＶＶＲＴ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢのうち、黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢの補正データＤ２を、これら原基準電圧設定データＤＶＶＲＴ、ＤＶＶＲＢに対応する差分データΔＤＶＶＲＴ、ΔＤＶＶＲＢの形式により各色毎にメモリ４５に記録して保持し、このメモリ４５に記録された補正データＤ２をコントローラ４７の処理に応じたタイミングによりコントローラ４７に出力する。これによりＰＤＡ４１は、このようなホワイトバランス調整等の調整結果を記録して保持し、さらにはこの調整結果により表示部４４の表示を設定するようになされている。
【００３８】
コントローラ４７は、集積回路により構成され、装置本体４２から出力される各色の画像データＤＲ、ＤＧ、ＤＢをライン単位で時分割多重化し、１系統による画像データＤ１を出力する。また装置本体４２のコントローラ４３から出力される補正データＤ２により原基準電圧設定データＤＶを補正して水平駆動回路５５に出力する。
【００３９】
すなわちコントローラ４７において、タイミングジェネレータ（ＴＧ）５８は、画像データＤ１、ＤＲ〜ＤＢに同期した各種タイミング信号を生成して出力する。メモリ制御回路５９は、このタイミング信号を基準にしてメモリ６０の動作を制御し、メモリ６０は、装置本体４２から出力される画像データＤＲ〜ＤＢを順次格納して出力することにより、画像データＤＲ、ＤＧ、ＤＢをライン単位で時分割多重化して画像データＤ１を出力する。
【００４０】
メモリ制御回路６１は、メモリ５０の動作を制御することにより、水平走査周期で、メモリ５０から原基準電圧設定データＤＶを読み出して原基準電圧設定回路６３に出力する。
【００４１】
原基準電圧設定回路６３は、装置本体４２のコントローラ４３から出力される補正データＤ２により、メモリ制御回路６１から出力される原基準電圧設定データＤＶを補正して出力する。すなわち図３に示すように、原基準電圧設定回路６３は、メモリ制御回路６１を介して入力される原基準電圧設定データＤＶ（ＤＶＶＲＴ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢ）のうち、黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢを加算回路６３Ａに入力し、ここで装置本体４２から出力される対応する補正データＤ２（ΔＤＶＶＲＴ、ΔＤＶＶＲＢ）を加算し、これによりこれら黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢを補正する。またこのようにして補正した黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢをエンコーダ６３Ｂに入力し、また残りの原基準電圧設定データＤＶＶＢ〜ＤＶＶＧをセレクタ（ＳＥＬ）６３Ｃを介してエンコーダ６３Ｂに入力し、ここでこれら原基準電圧設定データＤＶＶＲＴ、ＤＶＶＢ〜ＤＶＶＧ、ＤＶＶＲＢをシリアルデータに変換して出力する。なお原基準電圧設定回路６３では、セレクタ６３Ｃの設定により、このようにメモリ制御回路６１から出力される原基準電圧設定データＤＶＶＢ〜ＤＶＶＧに代えて、装置本体４２から別途出力される原基準電圧設定データを出力できるようになされている。
【００４２】
この一連の処理において、原基準電圧設定回路６３は、水平駆動回路５５における信号線ＳＩＧの駆動に対応して、原基準電圧設定データＤＶを生成して出力する。しかしてこの実施例では、表示部４４において、水平方向に連続する赤色、緑色、青色の画素を１組にして、この１組の画素を１つの駆動信号により時分割により駆動することにより、原基準電圧設定回路６３は、１水平走査期間の間で、それぞれ赤色、緑色、青色の画像データＤＲ、ＤＧ、ＤＢ用の原基準電圧設定データＤＶを切り換えて出力するようになされている。
【００４３】
水平駆動回路５５は、コントローラ４７とは別体の集積回路により構成され、コントローラ４７から出力される画像データＤ１をシフトレジスタ１３により上述した水平方向に連続する赤色、緑色、青色の画素による各組に振り分けた後、セレクタによるディジタルアナログ変換回路１５Ａ〜１５Ｎによりそれぞれディジタルアナログ変換処理する。またこのディジタルアナログ変換処理結果による駆動信号を増幅回路５６Ａ〜５６Ｎによりそれぞれ増幅して表示部４４に出力し、表示部４４においては、それぞれセレクタ１７Ａ〜１７Ｎにより増幅回路５６Ａ〜５６Ｎの出力信号を各信号線ＳＩＧに振り分ける。
【００４４】
水平駆動回路５５は、このような一連の処理に係るディジタルアナログ変換回路１５Ａ〜１５Ｎの基準電圧Ｖ１〜Ｖ６４を原基準電圧生成回路７０、基準電圧生成回路６９により原基準電圧設定データＤＶに応じて生成する。
【００４５】
図４は、この原基準電圧生成回路７０、基準電圧生成回路６９を示すブロック図である。ここで基準電圧生成回路６９は、増幅回路２７Ａ〜２７Ｈが省略されている点を除いて図１７について上述した基準電圧生成回路１４と同一に形成され、原基準電圧生成回路７０から出力される原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢから抵抗分圧により基準電圧Ｖ１〜Ｖ６４を生成して出力する。
【００４６】
原基準電圧生成回路７０においては、ディジタルアナログ変換回路（Ｄ／Ａ）７１Ａ〜７１Ｈによりそれぞれ原基準電圧設定データＤＶに応じて原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成する。
【００４７】
ここでディジタルアナログ変換回路７１Ａ〜７１Ｈのうち、黒レベル用原基準電圧ＶＲＴ及び白レベル用原基準電圧ＶＲＢの生成に係るディジタルアナログ変換回路７１Ａ、７１Ｈは、分圧回路７２Ａ、７２Ｈによりそれぞれ基準電圧生成用電圧ＶＣＯＭを分圧して複数の原基準電圧の候補電圧を生成する。ここで分圧回路７２Ａ、７２Ｈは、抵抗値の等しい複数の抵抗の直列回路により構成され、基準電圧生成用電圧ＶＣＯＭを原基準電圧設定データＤＶのビット数に対応する分解能により分圧して出力する。この実施例においては、この原基準電圧設定データＤＶが６ビットにより形成され、また基準電圧生成用電圧ＶＣＯＭが５〔Ｖ〕に設定され、これにより分圧回路７２Ａ、７２Ｈは、約８０〔ｍＶ〕（≒５〔Ｖ〕／６４）単位で、順次電圧が異なってなる６４種類の候補電圧を出力する。
【００４８】
セレクタ７３Ａ、７３Ｈは、それぞれこの分圧回路７２Ａ、７２Ｈから出力される６４種類の候補電圧をそれぞれ黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢに応じて選択して出力する。セレクタ７３Ａ、７３Ｈは、このようにして生成した黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢをそれぞれ増幅回路７６Ａ、７６Ｈを介して出力する。
【００４９】
これに対してこれらディジタルアナログ変換回路７１Ａ、７１Ｈを除く他のディジタルアナログ変換回路７１Ｂ〜７１Ｇは、ディジタルアナログ変換回路７１Ａ、７１Ｈと同様に、分圧回路７２Ｂ〜７２Ｇによる抵抗分圧によりそれぞれ原基準電圧ＶＢ〜ＶＧの候補電圧を複数種類生成し、この複数種類の候補電圧をそれぞれセレクタ７３Ｂ〜７３Ｇにより原基準電圧設定データＤＶに応じて選択して原基準電圧ＶＢ〜ＶＧを出力する。ディジタルアナログ変換回路７１Ｂ〜７１Ｇは、これら原基準電圧ＶＢ〜ＶＧの候補電圧の生成に供する分圧回路７２Ｂ〜７２Ｇがこれらディジタルアナログ変換回路７１Ｂ〜７１Ｇ間で直列に接続されて、ディジタルアナログ変換回路７１Ａ、７１Ｈによる黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢに接続される。
【００５０】
これにより図５に示すように、これら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢのうち、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢを除く原基準電圧ＶＢ〜ＶＧにおいては、それぞれ直列接続されてなる分圧回路７２Ｂ〜７２Ｇから出力される候補電圧の範囲でしか電圧を可変することが困難に設定され、これにより図５との対比により図６に示すように、ＰＤＡ４１は、ノイズの混入により原基準電圧設定データＤＶが誤って設定された場合にあっても、極端なガンマ特性による駆動信号の出力を防止でき、ノイズによる著しい画質劣化を防止できるようになされている。
【００５１】
またこのようにそれぞれ直列接続されてなる分圧回路７２Ｂ〜７２Ｇの両端が、第１及び第２の原基準電圧である原基準電圧ＶＲＴ、ＶＲＢに接続されることにより、ダイナミックレンジ調整、黒レベル調整により、色間の発光特性のばらつき、製品間の発光特性のばらつきを補正するために、これら原基準電圧ＶＲＴ、ＶＲＢを可変した場合には、図５との対比により図７に示すように、直列接続されてなる分圧回路７２Ｂ〜７２Ｇによる抵抗分圧比により、これら原基準電圧ＶＲＴ、ＶＲＢの変化に追従して原基準電圧ＶＢ〜ＶＧも変化することになり、これによりこれらの原基準電圧ＶＢ〜ＶＧについては、改めて設定し直す処理を省略することができ、これによりこれら残りのディジタルアナログ変換回路に係る計算処理を省略して調整作業を簡略化することができるようになされている。
【００５２】
原基準電圧生成回路７０は、これらディジタルアナログ変換回路７１Ｂ〜７１Ｇから出力される原基準電圧ＶＢ〜ＶＧを増幅回路７６Ｂ〜７６Ｇを介して、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢと共に基準電圧生成回路６９に出力する。
【００５３】
デコーダ７５は、コントローラ４７から出力されるシリアルデータによる原基準電圧設定データＤＶを順次取り込み、セレクタ１７Ａ〜１７Ｎにおける接点の切り換えに対応するタイミングによりディジタルアナログ変換回路７１Ａ〜７１Ｈに振り分けて出力する。
【００５４】
図８は、このようにして実現されるガンマ特性の例を示す特性曲線図である。この実施例においては、これらにより例えば符号Ｌ１Ａにより示す特性曲線に対して符号Ｌ２Ａにより示すように、原基準電圧設定データＤＶの設定によりガンマ特性を可変できるようになされ、これにより所望するガンマ特性により所望する画像を表示できるようになされている。また黒レベル用原基準電圧設定データＤＶＶＲＴ、白レベル用原基準電圧設定データＤＶＶＲＢの設定により黒レベル、白レベルを各色毎に、製品毎に設定し、色毎、製品毎による発光特性のばらつき、発光特性の経時変化に対応できるようになされている。またさらにはライン反転に対応するようにメモリ５０に２種類のデータを格納して、又はライン反転に対応する補正データＤ２の切り換えにより、符号Ｌ３、符号Ｌ４に示す液晶表示パネルに係るガンマ特性についても、実現できるようになされている。
【００５５】
このような構成において、水平駆動回路５５は、原基準電圧生成回路７０が基準電圧生成回路６９、ディジタルアナログ変換回路１５Ａ〜１５Ｎと一体に集積回路化され、これにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを原基準電圧生成回路７０から基準電圧生成回路６９に出力する経路に係る増幅回路の個数が従来に比して低減され、その分、信号線ＳＩＧの駆動系における演算増幅回路のオフセット電圧による表示への影響が軽減されるようになされている。
【００５６】
またこの信号線ＳＩＧの駆動系に設けられた増幅回路７６Ａ〜７６Ｈ、５６Ａ〜５６Ｎは、入力段が、図２２について上述したいわゆるチョッパ回路方式により形成され、コントローラ４７に設けられたタイミングジェネレータ５８によるタイミング信号により図１に示すタイミングによりこのチョッパ方式による設定を切り換える。
【００５７】
すなわち駆動信号を信号線ＳＩＧに出力する増幅回路５６Ａ〜５６Ｎは、垂直同期信号Ｖｓｙｎｃ（図１（Ａ））及び水平同期信号Ｈｓｙｎｃ（図１（Ｂ））を基準にしたタイミングジェネレータ５８の制御により、ラインを単位にして設定を切り換える。具体的にこの実施例では、ライン毎に設定を切り換え、これにより表示画面における空間的な積分効果により連続するライン間でオフセット電圧による影響を打ち消すようになされている（図１（Ｃ））。またこれら増幅回路５６Ａ〜５６Ｎは、各ラインについても、フレームを単位にして設定を切り換える。具体的にこの実施例ではフレーム毎に設定を切り換え、これにより表示画面上における時間軸方向についても、積分効果を確保してオフセット電圧による影響を打ち消すようになされている。
【００５８】
また原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢをそれぞれ出力する増幅回路７６Ａ〜７６Ｈにおいては、同様に、ラインを単位にしてライン毎に設定を切り換え、これにより表示画面における空間的な積分効果により連続するライン間でオフセット電圧による影響を打ち消すようになされている（図１（Ｄ））。またこれら増幅回路７６Ａ〜７６Ｈは、各ラインについても、フレームを単位にしてフレーム毎に設定を切り換え、これにより表示画面上における時間軸方向についても、積分効果を確保してオフセット電圧による影響を打ち消すようになされている。
【００５９】
すなわち図９に示すように、符号Ｌ４により示す原基準電圧設定データＤＶによるガンマ特性に対して、符号Ｌ５、Ｌ６に示すように、増幅回路７６Ａ〜７６Ｈのオフセット電圧により原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢがオフセットしてガンマ特性が変化している場合であっても、増幅回路７６Ａ〜７６Ｈにおけるこのような設定の切り換えにより、図９との対比により図１０に示すように、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢのオフセットにあっては、符号Ｌ４により示すガンマ特性に対して、オフセットの方向を逆転させることができ、これによりオフセット電圧による影響を打ち消すことができる。
【００６０】
これにより図２１との対比により図１１に示すように、この実施例では、ガンマ特性の調整可能範囲を十分に確保して簡易かつ確実に調整できるようになされている。
【００６１】
（２）実施例の動作
以上の構成において、このＰＤＡ４１では（図２）、表示に供する画像データＤＲ〜ＤＢが装置本体４２からコントローラ４７に入力され、ここでメモリ６０を介して、ライン単位で同一色に係る画像データが連続してなるように時分割多重化処理され、その処理結果である画像データＤ１が水平駆動回路５５に入力される。この水平駆動回路５５において、画像データＤ１は、シフトレジスタ１３に取り込まれ、ライン単位で、同一色に係る画像データが同時並列的にディジタルアナログ変換回路１５Ａ〜１５Ｎに入力される。またこのディジタルアナログ変換回路１５Ａ〜１５Ｎにおけるディジタルアナログ変換処理により、駆動信号に変換され、この駆動信号がそれぞれ増幅回路５６Ａ〜５６Ｎを介してセレクタ１７Ａ〜１７Ｎに入力される。これにより画像データＤ１は、表示部４４において赤色、緑色、青色の順序により水平方向に順次循環的に繰り返されてなる有機ＥＬ素子による画素に対して、これら赤色、緑色、青色の画素による組み合わせに振り分けられた後、駆動信号に変換され、この駆動信号がセレクタ１７Ａ〜１７Ｎにより赤色、緑色、青色の画素に係る信号線ＳＩＧに振り分けられ、これによりＰＤＡ４１では、画像データＤＲ〜ＤＢにより各画素の階調が設定されて所望の画像が表示される。
【００６２】
また原基準電圧生成回路７０において（図４）、複数の原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢが生成され、所定個数の抵抗を直列接続して形成された複数の分圧回路Ｒ１〜Ｒ７を、さらに直列接続してなる抵抗直列回路による基準電圧生成回路６９において、これら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを分圧して基準電圧Ｖ１〜Ｖ６４が形成され、ディジタルアナログ変換回路１５Ａ〜１５Ｎにおいて、この基準電圧Ｖ１〜Ｖ６４の選択により画像データＤ１がディジタルアナログ変換処理されて駆動信号が生成され、これにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢにより設定される折れ線近似によるガンマ特性により駆動信号が生成されて画像が表示される。
【００６３】
しかして有機ＥＬ素子においては、ガンマ特性自体はばらつかないものの、色毎、製品毎に発光特性が異なり、さらには経時変化により発光特性が変化する。これに対してＰＤＡ４１では、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢを分圧回路３２Ｂ〜３２Ｇにより分圧して原基準電圧ＶＢ〜ＶＧが生成され、これらの原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを分圧回路Ｒ１〜Ｒ７により分圧して基準電圧Ｖ１〜Ｖ６４が生成される。これによりこのように画像データＤＲ〜ＤＢをディジタルアナログ変換処理して駆動信号を生成するようにして、黒レベル用原基準電圧ＶＲＴ、白レベル用原基準電圧ＶＲＢを各色毎、製品毎に設定し、経時変化に対応するように補正することが必要になる。
【００６４】
このためＰＤＡ４１では、各色毎に、製品毎に、発光特性が測定され、この測定結果より所望の発光特性を確保可能に、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの設定を指示する原基準電圧設定データＤＶがメモリ５０に記録されて保持される。また発光特性の経時変化を補正する補正データＤ２がメモリ４５に記録される。ＰＤＡ４１では、原基準電圧設定回路６３において、この原基準電圧設定データＤＶが補正データＤ２により補正された後、画像データＤ１の時分割多重化に対応して、順次、水平駆動回路５５に入力される。
【００６５】
水平駆動回路５５においては、この原基準電圧設定データＤＶがデコーダ７５により原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの各系統に分割され、これらの原基準電圧設定データＤＶがディジタルアナログ変換回路７１Ａ〜７１Ｈによりディジタルアナログ変換処理されて原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢが生成される。
【００６６】
これによりこの実施例においては、この原基準電圧設定データＤＶの設定により、種々の発光特性に対応することができ、これにより種々の表示パネルに簡易かつ迅速に対応することができる。すなわち単にデータの変更でダイナミックレンジ調整、黒レベル調整し、さらにはガンマ特性を変更できることにより、従来に比して大幅に開発期間を短縮し、さらには開発に要する手間も低減することができる。
【００６７】
またこれにより色毎、製品毎の発光特性のばらつき、経時変化による発光特性の変化についても、柔軟に対応することができ、このような特性のばらつき、経時変化によるホワイトバランスのずれ、色再現性の劣化を有効に回避して高品質の表示画像を提供することができる。
【００６８】
このようにして原基準電圧設定データＤＶにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを設定して種々の発光特性に対応できるようにして、このＰＤＡ４１では、演算増幅回路による増幅回路７６Ａ〜７６Ｈを介して、これら原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢが基準電圧生成回路６９の抵抗直列回路２６に入力される。また同様の増幅回路５６Ａ〜５６Ｎを介して各駆動信号がセレクタ１７Ａ〜１７Ｎに入力され、各信号線ＳＩＧに出力される。これによりこのようにして信号線ＳＩＧに出力される駆動信号においては、増幅回路７６Ａ〜７６Ｈ、５６Ａ〜５６Ｎによるオフセット電圧の分、原基準電圧設定データＤＶによる特性より変化して各画素に入力される。
【００６９】
この実施例では、これら増幅回路７６Ａ〜７６Ｈ、５６Ａ〜５６Ｎがチョッパ回路方式による演算増幅回路が適用されて、ラインを単位にして、ライン毎に入力端の設定を反転入力、非反転入力で切り換えると共に、入力信号の入力端、入力段における出力信号の出力が切り換えられ、これにより表示画面における空間的な積分効果によりオフセット電圧の影響がキャンセルされる。また各ラインにおいては、フレームを単位にして、フレーム毎に、増幅回路７６Ａ〜７６Ｈ、５６Ａ〜５６Ｎの設定が切り換えられ、これにより表示画面における時間軸方向の積分効果を利用して、オフセット電圧の影響がキャンセルされる。
【００７０】
これらによりこの実施例では、原基準電圧設定データＤＶにより、所望する特性を精度良く確保することができ、これにより簡易な調整作業により所望する特性を確実に確保することができる。また調整可能な範囲の減少をも低減することができ、これによっても簡易な調整作業により所望する特性を確実に確保することができる。
【００７１】
このようにして原基準電圧設定データＤＶにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを設定して発光特性を種々に補正できるようにして、このＰＤＡ４１では、両端に係るディジタルアナログ変換回路７１Ａ、７１Ｈでは、基準電圧生成用電圧ＶＣＯＭを分圧回路７２Ａ、７２Ｈにより分圧してそれぞれ原基準電圧ＶＲＴ、ＶＲＢの候補電圧が複数生成され、この複数の候補電圧が原基準電圧設定データＤＶにより選択されて、原基準電圧ＶＲＴ、ＶＲＢが生成される。これによりこれら原基準電圧ＶＲＴ、ＶＲＢにあっては、基準電圧生成用電圧ＶＣＯＭとアース電位との間で、種々に電圧を設定することができる。
【００７２】
これに対して残る原基準電圧ＶＢ〜ＶＧに係るディジタルアナログ変換回路７１Ｂ〜７１Ｇにおいては、分圧回路７２Ｂ〜７２Ｇが直列に接続されて両端が原基準電圧ＶＲＴ、ＶＲＢに接続された状態で、それぞれ分圧回路７２Ｂ〜７２Ｇにより分圧して原基準電圧ＶＢ〜ＶＧの候補電圧が複数生成され、この複数の候補電圧が原基準電圧設定データＤＶにより選択されて、原基準電圧ＶＢ〜ＶＧが生成される。
【００７３】
これにより原基準電圧ＶＢ〜ＶＧにおいては、それぞれ直列接続されてなる分圧回路７２Ｂ〜７２Ｇから出力される候補電圧の範囲でしか電圧が変化しないように保持され、これによりＰＤＡ４１においては、ノイズの混入により原基準電圧設定データＤＶが誤って設定された場合にあっても、極端なガンマ特性による駆動信号の出力を防止でき、ノイズによる著しい画質劣化を防止することができるようになされている。
【００７４】
またこのようにそれぞれ直列接続されてなる分圧回路７２Ｂ〜７２Ｇの両端が、原基準電圧ＶＲＴ、ＶＲＢに接続されることにより、ダイナミックレンジ調整、黒レベル調整により、これら原基準電圧ＶＲＴ、ＶＲＢを可変した場合には、直列接続されてなる分圧回路７２Ｂ〜７２Ｇによる抵抗分圧比により、これら原基準電圧ＶＲＴ、ＶＲＢの変化に追従して原基準電圧ＶＢ〜ＶＧも変化することになる。これによりこれらの原基準電圧ＶＢ〜ＶＧについては、ダイナミックレンジ調整、黒レベル調整において、改めて残りの原基準電圧ＶＢ〜ＶＧを設定し直す処理を省略することができ、これによりＰＤＡ４１では、これら残りの原基準電圧ＶＢ〜ＶＧに係る計算処理を省略して調整作業を簡略化することができるようになされている。
【００７５】
またこのように原基準電圧設定データＤＶにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを設定するようにして、画像データＤ１の伝送に係る時分割多重化の処理に対応して、原基準電圧設定データＤＶを切り換えることにより、１系統の原基準電圧生成回路を各色の画像データの処理に共用化することができ、これにより全体構成を簡略化することができるようになされている。
【００７６】
またこれによりＰＤＡ４１では、結局、１ラインで３回、原基準電圧設定データＤＶを切り換えることになる。これにより例えばノイズの混入により誤ってガンマ特性を設定した場合でも、このノイズの影響によるガンマの誤設定を１ラインに止めることができ、これによってもノイズによる画質劣化を低減するようになされている。
【００７７】
しかしてＰＤＡ４１では、このように原基準電圧設定データＤＶにより原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを設定するようにして、この原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢを生成する原基準電圧生成回路を基準電圧生成回路側に設け、一体に集積回路化することにより、原基準電圧生成回路７０においては、原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの出力に供する増幅回路を省略することができる。これによりその分、構成を簡略化して消費電力を低減することができる。またこの増幅回路が不要となったことで、その分、演算増幅回路によるオフセット電圧の影響を軽減することができ、その分基準電圧生成回路に入力する原基準電圧ＶＲＴ、ＶＢ〜ＶＧ、ＶＲＢの精度を向上することができ、これによりガンマ設定の精度を向上し、生産性を向上することができる。
【００７８】
（３）実施例の効果
以上の構成によれば、信号線の駆動系に係る増幅回路をチョッパ回路方式による演算増幅回路に構成して、ライン、フレームを単位にして設定を切り換えて空間的、時間的な積分効果によりオフセット電圧による影響を除去することにより、種々の発光特性に対応できるようにして、簡易な調整作業により所望するガンマ特性を確実に確保することができる。
【実施例２】
【００７９】
図１２は、図１との対比により、実施例２に係る増幅回路５６Ａ〜５６Ｎ、７６Ａ〜７６Ｈの設定の切り換えを示すタイムチャートである。この実機例に係るＰＤＡにおいては、これら増幅回路５６Ａ〜５６Ｎ、７６Ａ〜７６Ｈに係る構成が異なる点を除いて、上述した実施例１に係るＰＤＡ４１と同一に構成される。
【００８０】
この実施例において、増幅回路５６Ａ〜５６Ｎは、垂直同期信号Ｖｓｙｎｃ（図１２（Ａ））及び水平同期信号Ｈｓｙｎｃ（図１２（Ｂ））を基準にしたタイミングジェネレータ５８の制御により、ライン毎に設定を切り換え、これにより表示画面における空間的な積分効果により連続するライン間でオフセット電圧による影響を打ち消すようになされている（図１２（Ｃ））。またこれら増幅回路５６Ａ〜５６Ｎは、各ラインについても、フレーム毎に設定を切り換え、これにより表示画面上における時間軸方向についても、積分効果を確保してオフセット電圧による影響を打ち消すようになされている。
【００８１】
これに対して増幅回路７６Ａ〜７６Ｈにおいては、２ライン毎に設定を切り換え、これにより表示画面における空間的な積分効果によりオフセット電圧による影響を打ち消すようになされている（図１２（Ｄ））。またこれら増幅回路７６Ａ〜７６Ｈは、各ラインについても、フレーム毎に設定を切り換え、これにより表示画面上における時間軸方向についても、積分効果を確保してオフセット電圧による影響を打ち消すようになされている。
【００８２】
この実施例のように、原基準電圧の出力に係る増幅回路における設定の切り換えを２ライン毎に実行するようにしても、実施例１と同様の効果を得ることができる。
【実施例３】
【００８３】
図１３は、図１との対比により、実施例３に係る増幅回路５６Ａ〜５６Ｎ、７６Ａ〜７６Ｈの設定の切り換えを示すタイムチャートである。この実機例に係るＰＤＡにおいては、これら増幅回路５６Ａ〜５６Ｎ、７６Ａ〜７６Ｈに係る構成が異なる点を除いて、上述した実施例１に係るＰＤＡ４１と同一に構成される。
【００８４】
この実施例において、増幅回路５６Ａ〜５６Ｎは、垂直同期信号Ｖｓｙｎｃ（図１３（Ａ））及び水平同期信号Ｈｓｙｎｃ（図１３（Ｂ））を基準にしたタイミングジェネレータ５８の制御により、ライン毎に設定を切り換え、これにより表示画面における空間的な積分効果によりオフセット電圧による影響を打ち消すようになされている（図１３（Ｃ））。またこれら増幅回路５６Ａ〜５６Ｎは、各ラインについても、フレーム毎に設定を切り換えるようにし、これにより表示画面上における時間軸方向についても、積分効果を確保してオフセット電圧による影響を打ち消すようになされている。
【００８５】
これに対して増幅回路７６Ａ〜７６Ｈにおいては、４ライン毎に設定を切り換え、これにより表示画面における空間的な積分効果によりオフセット電圧による影響を打ち消すようになされている（図１３（Ｄ））。またこれら増幅回路７６Ａ〜７６Ｈは、各ラインについても、フレーム毎に設定を切り換え、これにより表示画面上における時間軸方向についても、積分効果を確保してオフセット電圧による影響を打ち消すようになされている。
【００８６】
この実施例のように、原基準電圧の出力に係る増幅回路における設定の切り換えを４ライン毎に実行するようにしても、実施例１と同様の効果を得ることができる。
【実施例４】
【００８７】
なお上述の実施例においては、駆動信号及び原基準電圧の双方の増幅回路にチョッパ回路方式を適用して、ライン単位及びフレーム単位で駆動する場合について述べたが、本発明はこれに限らず、一方はライン単位又はフレーム単位だけで設定を切り換えるようにしてもよく、さらには一方はチョッパ回路方式の適用を省略するようにしてもよい。
【００８８】
また上述の実施例においては、入力段で出力信号の出力を切り換えてチョッパ方式による増幅回路を構成する場合について述べたが、本発明はこれに限らず、たとえば出力段で出力信号の出力を切り換えてチョッパ方式による増幅回路を構成する場合等にも広く適用することができる。
【００８９】
また上述の実施例においては、ディジタルアナログ変換回路による原基準電圧を生成する場合について述べたが、本発明はこれに限らず、例えば図１７について上述したような配線パターンの設定により原基準電圧を生成する場合等にも広く適用することができる。
【００９０】
また上述の実施例においては、本発明をＰＤＡに適用する場合について述べたが、本発明はこれに限らず、種々の映像機器に広く適用することができる。
【産業上の利用可能性】
【００９１】
本発明は、フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置に関し、例えば有機ＥＬ素子による表示装置に適用することができる。
【図面の簡単な説明】
【００９２】
【図１】本発明の実施例に係るＰＤＡの増幅回路の設定の切り換えを示すタイムチャートである。
【図２】本発明の実施例に係るＰＤＡを示すブロック図である。
【図３】図２のＰＤＡにおける原基準電圧設定回路を示すブロック図である。
【図４】図２のＰＤＡにおける原基準電圧生成回路及び基準電圧生成回路を示すブロック図である。
【図５】図２のＰＤＡにおけるガンマ特性の説明に供する特性曲線図である。
【図６】図２のＰＤＡにおけるノイズの影響の説明に供する特性曲線図である。
【図７】図２のＰＤＡにおけるダイナミックレンジ調整の説明に供する特性曲線図である。
【図８】図２のＰＤＡにおけるガンマ特性の設定例を示す特性曲線図である。
【図９】増幅回路のオフセット電圧によるガンマ特性の変化の説明に供する特性曲線図である。
【図１０】増幅回路のオフセット電圧による影響のキャンセルの説明に供する特性曲線図である。
【図１１】増幅回路のオフセット電圧による影響のキャンセルによるガンマ補正を示す特性曲線図である。
【図１２】本発明の実施例２に係るＰＤＡの増幅回路の設定の切り換えを示すタイムチャートである。
【図１３】本発明の実施例３に係るＰＤＡの増幅回路の設定の切り換えを示すタイムチャートである。
【図１４】従来の液晶表示装置を示すブロック図である。
【図１５】図１３の液晶表示装置における水平駆動回路を周辺構成と共に示すブロック図である。
【図１６】図１４の説明に供するタイムチャートである。
【図１７】図１４の水平駆動回路及びコントローラにおける原基準電圧生成回路及び基準電圧生成回路を示すブロック図である。
【図１８】図１３の液晶表示装置におけるガンマ特性の説明に供する特性曲線図である。
【図１９】ディジタルアナログ変換回路による原基準電圧生成回路の例を示すブロック図である。
【図２０】差動増幅回路の入力段の構成を示す接続図である。
【図２１】オフセット電圧による調整可能範囲の変化の説明に供する特性曲線図である。
【図２２】チョッパ回路方式による説明に供する接続図である。
【図２３】図２２の接続による設定の切り換えを示す接続図である。
【符号の説明】
【００９３】
１……液晶表示装置、２、４４……表示部、３Ｒ、３Ｇ、３Ｂ……画素、４、５５……水平駆動回路、６、４２……装置本体、７、４３、４７……コントローラ、９、５９、６１……メモリ制御回路、１０、４５、５０、６０……メモリ、１２、３０，７０……原基準電圧生成回路、１３……シフトレジスタ、１４、６９……基準電圧生成回路、１５Ａ〜１５Ｎ、３１Ａ〜３１Ｈ、７１Ａ〜７１Ｈ……ディジタルアナログ変換回路、１６Ａ〜１６Ｎ、２４Ａ〜２４Ｈ、２７Ａ〜２７Ｈ、５６Ａ〜５６Ｎ、７６Ａ〜７６Ｈ……増幅回路、１７Ａ〜１７Ｎ、７３Ａ〜７３Ｈ……セレクタ、２１、７２Ａ〜７２Ｈ、Ｒ１〜Ｒ７……分圧回路、２６……抵抗直列回路、６３……原基準電圧設定回路、７５……デコーダ
【図１】
2005316188.tif 000003
【図２】
2005316188.tif 000004
【図３】
2005316188.tif 000005
【図４】
2005316188.tif 000006
【図５】
2005316188.tif 000007
【図６】
2005316188.tif 000008
【図７】
2005316188.tif 000009
【図８】
2005316188.tif 000010
【図９】
2005316188.tif 000011
【図１０】
2005316188.tif 000012
【図１１】
2005316188.tif 000013
【図１２】
2005316188.tif 000014
【図１３】
2005316188.tif 000015
【図１４】
2005316188.tif 000016
【図１５】
2005316188.tif 000017
【図１６】
2005316188.tif 000018
【図１７】
2005316188.tif 000019
【図１８】
2005316188.tif 000020
【図１９】
2005316188.tif 000021
【図２０】
2005316188.tif 000022
【図２１】
2005316188.tif 000023
【図２２】
2005316188.tif 000024
【図２３】
2005316188.tif 000025