(57)【要約】 【課題】  設計時に設計者が意図した回路パターンに対して、形状および寸法がともに忠実な回路パターンを有する半導体デバイスを製造するマスクパターンの作成を容易化することができるマスクパターン作成支援装置、マスクパターン作成支援方法、プログラム、記憶媒体および露光用マスクを提供する。【解決手段】  仕上り評価手段４１は、設計パターン図形２２の設計寸法Ｗｄと、合成パターン図形２１のマスクパターンを用いて製造した半導体デバイスの仕上り寸法Ｗｆとに基づいて、半導体デバイスの仕上り状態を評価する。補正寸法選択手段４２は、評価結果５１に基づいて、設計寸法Ｗｄ毎に、半導体デバイスの仕上り状態の評価が最も高くなる補正パターン図形２３に関する補正寸法δを選択する。テーブル作成手段４３は、選択結果５２に基づいて、設計寸法Ｗｄ、仕上り寸法Ｗｆおよび補正寸法δが相互に関連付けられたテーブル５３を作成する。【選択図】      図１
2005292467.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスの製造に用いる露光用マスクの所定のマスクパターンのパターン図形に、補正パターン図形を付加した合成パターン図形を生成して出力するマスクパターン作成支援装置であって、
前記パターン図形に関する設計寸法と、前記合成パターン図形のマスクパターンを用いて製造した半導体デバイスに関する仕上り寸法とに基づいて、半導体デバイスの仕上り状態を評価する仕上り評価手段と、
仕上り評価手段による評価結果に基づいて、設計寸法毎に、半導体デバイスの仕上り状態の評価が最も高くなる補正パターン図形に関する補正寸法を選択する補正寸法選択手段と、
補正寸法選択手段による選択結果に基づいて、設計寸法、仕上り寸法および補正寸法が相互に関連付けられたテーブルを作成するテーブル作成手段とを含むことを特徴とするマスクパターン作成支援装置。
【請求項２】
前記テーブル作成手段が作成したテーブルに基づいて、設計寸法、仕上り寸法および補正寸法の関係式を作成する関係式作成手段をさらに含むことを特徴とする請求項１記載のマスクパターン作成支援装置。
【請求項３】
設計寸法に対する設計寸法要求と、仕上り寸法に対する仕上り寸法要求とのいずれか一方を、設計要求として入力する設計要求入力手段と、
前記関係式作成手段が作成した関係式と、設計要求入力手段が入力した設計要求とに基づいて、設計寸法要求に応じた予測仕上り寸法および予測補正寸法と、仕上り寸法要求に応じた予測設計寸法および予測補正寸法とのいずれか一方を、予測寸法として計算する予測寸法計算手段とをさらに含むことを特徴とする請求項２記載のマスクパターン作成支援装置。
【請求項４】
前記予測寸法計算手段が計算した予測寸法に基づいて、合成パターン図形を生成する合成パターン図形生成手段をさらに含むことを特徴とする請求項３記載のマスクパターン作成支援装置。
【請求項５】
コンタクトホールを形成するためのマスクパターンの作成に用いられるマスクパターン作成支援装置であって、
前記仕上り評価手段は、仕上り状態の評価に、コンタクトホールの設計寸法と、仕上ったコンタクトホールの仕上り寸法および内腔面積とを用いることを特徴とする請求項１〜４のいずれか１つに記載のマスクパターン作成支援装置。
【請求項６】
コンタクトホールを形成するためのマスクパターンの作成に用いられるマスクパターン作成支援装置であって、
前記仕上り評価手段は、仕上り状態の評価に、コンタクトホールの設計寸法と、仕上ったコンタクトホールの仕上り寸法およびコンタクト抵抗とを用いることを特徴とする請求項１〜４のいずれか１つに記載のマスクパターン作成支援装置。
【請求項７】
半導体デバイスの製造に用いる露光用マスクの所定のマスクパターンのパターン図形に、補正パターン図形を付加した合成パターン図形を生成して出力するマスクパターン作成支援方法であって、
前記パターン図形に関する設計寸法と、前記合成パターン図形のマスクパターンを用いて製造した半導体デバイスに関する仕上り寸法とに基づいて、半導体デバイスの仕上り状態を評価する仕上り評価工程と、
仕上り評価工程による評価結果に基づいて、設計寸法毎に、半導体デバイスの仕上り状態の評価が最も高くなる補正パターン図形に関する補正寸法を選択する補正寸法選択工程と、
補正寸法選択工程による選択結果に基づいて、設計寸法、仕上り寸法および補正寸法が相互に関連付けられたテーブルを作成するテーブル作成工程とを含むことを特徴とするマスクパターン作成支援方法。
【請求項８】
前記テーブル作成工程で作成したテーブルに基づいて、設計寸法、仕上り寸法および補正寸法の関係式を作成する関係式作成工程をさらに含むことを特徴とする請求項７記載のマスクパターン作成支援方法。
【請求項９】
設計寸法に対する設計寸法要求と、仕上り寸法に対する仕上り寸法要求とのいずれか一方を、設計要求として入力する設計要求入力工程と、
前記関係式作成工程で作成した関係式と、設計要求入力工程で入力した設計要求とに基づいて、設計寸法要求に応じた予測仕上り寸法および予測補正寸法と、仕上り寸法要求に応じた予測設計寸法および予測補正寸法とのいずれか一方を、予測寸法として計算する予測寸法計算工程とをさらに含むことを特徴とする請求項８記載のマスクパターン作成支援方法。
【請求項１０】
前記予測寸法計算工程で計算した予測寸法に基づいて、合成パターン図形を生成する合成パターン図形生成工程をさらに含むことを特徴とする請求項９記載のマスクパターン作成支援方法。
【請求項１１】
コンタクトホールを形成するためのマスクパターンの作成に用いられるマスクパターン作成支援方法であって、
前記仕上り評価工程では、仕上り状態の評価に、コンタクトホールの設計寸法と、仕上ったコンタクトホールの仕上り寸法および内腔面積とを用いることを特徴とする請求項７〜１０のいずれか１つに記載のマスクパターン作成支援方法。
【請求項１２】
コンタクトホールを形成するためのマスクパターンの作成に用いられるマスクパターン作成支援方法であって、
前記仕上り評価工程では、仕上り状態の評価に、コンタクトホールの設計寸法と、仕上ったコンタクトホールの仕上り寸法およびコンタクト抵抗とを用いることを特徴とする請求項７〜１０のいずれか１つに記載のマスクパターン作成支援方法。
【請求項１３】
請求項７〜１２のいずれか１つに記載のマスクパターン作成支援方法をコンピュータに実行させるためのプログラム。
【請求項１４】
請求項１３に記載のプログラムが記憶されることを特徴とするコンピュータ読取り可能な記憶媒体。
【請求項１５】
請求項７〜１２のいずれか１つに記載のマスクパターン作成支援方法を用いて生成した合成パターン図形のマスクパターンが形成された露光用マスク。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスの製造に用いる露光用マスクのマスクパターンの作成を支援するマスクパターン作成支援装置、マスクパターン作成支援方法、プログラム、記憶媒体および露光用マスクに関する。
【背景技術】
【０００２】
半導体デバイスの回路パターンの形成にあたっては、露光、現像およびエッチングなどの工程を含む転写プロセスによって、所定のマスクパターンが基板に転写される。転写プロセスは、マスク描画装置の描画能力およびステッパの光学特性をはじめとする装置仕様、露光時間、ならびにレジスト材料の特性などのプロセス条件に大きく依存する。
【０００３】
このような転写プロセスでは、設計通りの回路パターンを基板に形成することは困難である。すなわち、設計時に設計者が意図した回路パターンに対して忠実な回路パターンを基板に形成することは困難である。それ故、半導体デバイスの回路動作の安定を実現するためには、マスクパターンに設計マージンを設けておく必要がある。
【０００４】
マスクパターンに設計マージンを設けると、半導体デバイスは、設計マージンの分だけ大きくなってしまう。すなわち、基板内の領域を有効に活用することができないという問題が生じる。この問題は、デザインルールの微細化が進むにつれて、顕著になると考えられる。
【０００５】
前記問題を解決するには、設計通りの回路パターンを基板に形成することができるようなプロセス条件を算出すればよいが、このプロセス条件の算出には、様々なパラメータが絡み合うので、適切なプロセス条件の算出は困難である。このようなプロセス条件の算出の他に、前記問題を解決するための技術としては、後述の第１および第２の従来の技術が周知である。
【０００６】
第１の従来の技術は、特許文献１に記載されている。第１の従来の技術は、デバイスパターンの寸法と、レジスト膜の下地の材料の相違により生じた寸法差との関係を取得して、マスク寸法補正量のルールテーブルを作成する技術である。この従来の技術では、マスク寸法補正量のルールテーブルを用いて、マスクパターンの補正を行うことによって、下地材料の相違による寸法差の発生を防ぐことができる。これによって、仕上ったコンタクトホールの、設計時に設計者が意図したコンタクトホールに対する忠実性を向上することができる。
【０００７】
第２の従来の技術も、特許文献１に記載されている。第２の従来の技術は、コンタクトホールパターンのコーナー部にセリフパターンを付加することによって、転写パターンに忠実性を持たせる技術である。
【０００８】
【特許文献１】特開平１１−３０７４２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
前記第１の従来の技術では、ルールテーブルの作成にあたって、下地材料の相違による寸法差だけを考慮しており、仕上ったコンタクトホールの形状を考慮していない。それ故、この従来の技術では、コンタクトホールの大きさをそろえることはできても、仕上ったコンタクトホールの形状を設計通りにすることはできないという問題がある。
【００１０】
前記第２の従来の技術では、前記第１の従来の技術の問題を解決することはできるけれども、マスクパターンの作成にあたっては、設計者が経験に基づいて、または設計者がその都度、実験によって試行錯誤して、セリフパターンを決定する必要があり、セリフパターンの決定が困難であるという問題がある。
【００１１】
したがって本発明の目的は、設計時に設計者が意図した回路パターンに対して、形状および寸法がともに忠実な回路パターンを有する半導体デバイスを製造するマスクパターンの作成を容易化することができるマスクパターン作成支援装置、マスクパターン作成支援方法、プログラム、記憶媒体および露光用マスクを提供することである。
【課題を解決するための手段】
【００１２】
本発明は、半導体デバイスの製造に用いる露光用マスクの所定のマスクパターンのパターン図形に、補正パターン図形を付加した合成パターン図形を生成して出力するマスクパターン作成支援装置であって、
前記パターン図形に関する設計寸法と、前記合成パターン図形のマスクパターンを用いて製造した半導体デバイスに関する仕上り寸法とに基づいて、半導体デバイスの仕上り状態を評価する仕上り評価手段と、
仕上り評価手段による評価結果に基づいて、設計寸法毎に、半導体デバイスの仕上り状態の評価が最も高くなる補正パターン図形に関する補正寸法を選択する補正寸法選択手段と、
補正寸法選択手段による選択結果に基づいて、設計寸法、仕上り寸法および補正寸法が相互に関連付けられたテーブルを作成するテーブル作成手段とを含むことを特徴とするマスクパターン作成支援装置である。
【００１３】
また本発明は、前記テーブル作成手段が作成したテーブルに基づいて、設計寸法、仕上り寸法および補正寸法の関係式を作成する関係式作成手段をさらに含むことを特徴とする。
【００１４】
また本発明は、設計寸法に対する設計寸法要求と、仕上り寸法に対する仕上り寸法要求とのいずれか一方を、設計要求として入力する設計要求入力手段と、
前記関係式作成手段が作成した関係式と、設計要求入力手段が入力した設計要求とに基づいて、設計寸法要求に応じた予測仕上り寸法および予測補正寸法と、仕上り寸法要求に応じた予測設計寸法および予測補正寸法とのいずれか一方を、予測寸法として計算する予測寸法計算手段とをさらに含むことを特徴とする。
【００１５】
また本発明は、前記予測寸法計算手段が計算した予測寸法に基づいて、合成パターン図形を生成する合成パターン図形生成手段をさらに含むことを特徴とする。
【００１６】
また本発明は、コンタクトホールを形成するためのマスクパターンの作成に用いられるマスクパターン作成支援装置であって、
前記仕上り評価手段は、仕上り状態の評価に、コンタクトホールの設計寸法と、仕上ったコンタクトホールの仕上り寸法および内腔面積とを用いることを特徴とする。
【００１７】
また本発明は、コンタクトホールを形成するためのマスクパターンの作成に用いられるマスクパターン作成支援装置であって、
前記仕上り評価手段は、仕上り状態の評価に、コンタクトホールの設計寸法と、仕上ったコンタクトホールの仕上り寸法およびコンタクト抵抗とを用いることを特徴とする。
【００１８】
また本発明は、半導体デバイスの製造に用いる露光用マスクの所定のマスクパターンのパターン図形に、補正パターン図形を付加した合成パターン図形を生成して出力するマスクパターン作成支援方法であって、
前記パターン図形に関する設計寸法と、前記合成パターン図形のマスクパターンを用いて製造した半導体デバイスに関する仕上り寸法とに基づいて、半導体デバイスの仕上り状態を評価する仕上り評価工程と、
仕上り評価工程による評価結果に基づいて、設計寸法毎に、半導体デバイスの仕上り状態の評価が最も高くなる補正パターン図形に関する補正寸法を選択する補正寸法選択工程と、
補正寸法選択工程による選択結果に基づいて、設計寸法、仕上り寸法および補正寸法が相互に関連付けられたテーブルを作成するテーブル作成工程とを含むことを特徴とするマスクパターン作成支援方法である。
【００１９】
また本発明は、前記テーブル作成工程で作成したテーブルに基づいて、設計寸法、仕上り寸法および補正寸法の関係式を作成する関係式作成工程をさらに含むことを特徴とする。
【００２０】
また本発明は、設計寸法に対する設計寸法要求と、仕上り寸法に対する仕上り寸法要求とのいずれか一方を、設計要求として入力する設計要求入力工程と、
前記関係式作成工程で作成した関係式と、設計要求入力工程で入力した設計要求とに基づいて、設計寸法要求に応じた予測仕上り寸法および予測補正寸法と、仕上り寸法要求に応じた予測設計寸法および予測補正寸法とのいずれか一方を、予測寸法として計算する予測寸法計算工程とをさらに含むことを特徴とする。
【００２１】
また本発明は、前記予測寸法計算工程で計算した予測寸法に基づいて、合成パターン図形を生成する合成パターン図形生成工程をさらに含むことを特徴とする。
【００２２】
また本発明は、コンタクトホールを形成するためのマスクパターンの作成に用いられるマスクパターン作成支援方法であって、
前記仕上り評価工程では、仕上り状態の評価に、コンタクトホールの設計寸法と、仕上ったコンタクトホールの仕上り寸法および内腔面積とを用いることを特徴とする。
【００２３】
また本発明は、コンタクトホールを形成するためのマスクパターンの作成に用いられるマスクパターン作成支援方法であって、
前記仕上り評価工程では、仕上り状態の評価に、コンタクトホールの設計寸法と、仕上ったコンタクトホールの仕上り寸法およびコンタクト抵抗とを用いることを特徴とする。
【００２４】
また本発明は、前記マスクパターン作成支援方法をコンピュータに実行させるためのプログラムである。
【００２５】
また本発明は、前記プログラムが記憶されることを特徴とするコンピュータ読取り可能な記憶媒体である。
【００２６】
また本発明は、前記マスクパターン作成支援方法を用いて生成した合成パターン図形のマスクパターンが形成された露光用マスクである。
【発明の効果】
【００２７】
本発明によれば、仕上り評価手段は、設計寸法と仕上り寸法とに基づいて、半導体デバイスの仕上り状態を評価する。この仕上り評価手段による評価結果に基づいて、補正寸法選択手段は、設計寸法毎に、半導体デバイスの仕上り状態の評価が最も高くなる補正寸法を選択する。この補正寸法選択手段による選択結果に基づいて、テーブル作成手段は、設計寸法、仕上り寸法および補正寸法が相互に関連付けられたテーブルを作成する。
【００２８】
詳細に述べると、前記テーブルは、設計寸法毎に、設計寸法と、その設計寸法に対して半導体デバイスの仕上り状態の評価が最も高くなる補正寸法と、その設計寸法のパターン図形に前記評価が最も高くなる補正寸法の補正パターン図形を付加した合成パターン図形による半導体デバイスの仕上り寸法とが関連付けられている。
【００２９】
このようなテーブルを用いれば、設計寸法、仕上り寸法および補正寸法の関係が分かるので、合成パターン図形を生成するにあたって、前記第２の従来の技術のように、設計者が経験に基づいて、または設計者がその都度、実験によって試行錯誤して、合成パターン図形を決定する必要がなくなる。したがって、設計時に設計者が意図した回路パターンに対して、形状および寸法がともに忠実な回路パターンを有する半導体デバイスを製造するためのマスクパターンの作成を、容易化することができる。
【００３０】
また本発明によれば、関係式作成手段は、テーブル作成手段が作成したテーブルに基づいて、設計寸法、仕上り寸法および補正寸法の関係式を作成する。前記テーブルは、膨大なデータ量になることがあるが、関係式は、わずかなデータ量である。つまり前記テーブルを関係式にすることによって、データ量を少なくすることができる。
【００３１】
また本発明によれば、設計要求入力手段は、設計要求を入力する。予測寸法計算手段は、関係式作成手段が作成した関係式と、設計要求入力手段が入力した設計要求とに基づいて、予測寸法を計算する。
【００３２】
詳細に述べると、設計要求入力手段が、設計寸法に対する設計寸法要求を設計要求として入力したとき、予測寸法計算手段は、設計寸法要求に応じた予測仕上り寸法および予測補正寸法を予測寸法として計算する。また設計要求入力手段が、仕上り寸法に対する仕上り寸法要求を設計要求として入力したとき、予測寸法計算手段は、仕上り寸法要求に応じた予測設計寸法および予測補正寸法を予測寸法として計算する。
【００３３】
このようにして予測寸法が計算されるので、設計寸法、仕上り寸法および補正寸法の、設計要求に応じた関係を、前記テーブルに基づいて推測する必要がない。したがって設計要求に応じた前記各寸法の関係の取得を、容易化することができる。
【００３４】
また本発明によれば、合成パターン図形生成手段は、予測寸法計算手段が計算した予測寸法に基づいて、合成パターン図形を生成する。それ故、設計時に設計者が意図した回路パターンに対して、形状および寸法がともに忠実な回路パターンを有する半導体デバイスを製造するためのマスクパターンの作成に必要な情報として、合成パターン図形を提供することができる。したがって前記マスクパターンの作成を、さらに容易化することができる。
【００３５】
また本発明によれば、仕上り評価手段は、コンタクトホールの設計寸法と、仕上ったコンタクトホールの仕上り寸法および内腔面積とを用いて、コンタクトホールの仕上り状態を評価する。このようにコンタクトホールの仕上り状態の評価には、仕上ったコンタクトホールの内腔面積をも用いるので、コンタクトホールの形状をより正確に評価することができる。
【００３６】
また本発明によれば、仕上り評価手段は、コンタクトホールの設計寸法と、仕上ったコンタクトホールの仕上り寸法およびコンタクト抵抗とを用いて、コンタクトホールの仕上り状態を評価する。このようにコンタクトホールの仕上り状態の評価には、仕上ったコンタクトホールのコンタクト抵抗をも用いて、形状以外の評価も行うので、コンタクトホールの仕上り状態をより正確に評価することができる。
【００３７】
また本発明によれば、仕上り評価工程では、設計寸法と仕上り寸法とに基づいて、半導体デバイスの仕上り状態を評価する。この仕上り評価工程による評価結果に基づいて、補正寸法選択工程では、設計寸法毎に、半導体デバイスの仕上り状態の評価が最も高くなる補正寸法を選択する。この補正寸法選択工程による選択結果に基づいて、テーブル作成工程では、設計寸法、仕上り寸法および補正寸法が相互に関連付けられたテーブルを作成する。
【００３８】
詳細に述べると、前記テーブルは、設計寸法毎に、設計寸法と、その設計寸法に対して半導体デバイスの仕上り状態の評価が最も高くなる補正寸法と、その設計寸法のパターン図形に前記評価が最も高くなる補正寸法の補正パターン図形を付加した合成パターン図形による半導体デバイスの仕上り寸法とが関連付けられている。
【００３９】
このようなテーブルを用いれば、設計寸法、仕上り寸法および補正寸法の関係が分かるので、合成パターン図形を生成するにあたって、前記第２の従来の技術のように、設計者が経験に基づいて、または設計者がその都度、実験によって試行錯誤して、合成パターン図形を決定する必要がなくなる。したがって、設計時に設計者が意図した回路パターンに対して、形状および寸法がともに忠実な回路パターンを有する半導体デバイスを製造するためのマスクパターンの作成を、容易化することができる。
【００４０】
また本発明によれば、関係式作成工程では、テーブル作成工程で作成したテーブルに基づいて、設計寸法、仕上り寸法および補正寸法の関係式を作成する。前記テーブルは、膨大なデータ量になることがあるが、関係式は、わずかなデータ量である。つまり前記テーブルを関係式にすることによって、データ量を少なくすることができる。
【００４１】
また本発明によれば、設計要求入力工程では、設計要求を入力する。予測寸法計算工程では、関係式作成工程で作成した関係式と、設計要求入力工程で入力した設計要求とに基づいて、予測寸法を計算する。
【００４２】
詳細に述べると、設計要求入力工程で、設計寸法に対する設計寸法要求を設計要求として入力したとき、予測寸法計算工程では、設計寸法要求に応じた予測仕上り寸法および予測補正寸法を予測寸法として計算する。また設計要求入力工程で、仕上り寸法に対する仕上り寸法要求を設計要求として入力したとき、予測寸法計算工程では、仕上り寸法要求に応じた予測設計寸法および予測補正寸法を予測寸法として計算する。
【００４３】
このようにして予測寸法が計算されるので、設計寸法、仕上り寸法および補正寸法の、設計要求に応じた関係を、前記テーブルに基づいて推測する必要がない。したがって設計要求に応じた前記各寸法の関係の取得を、容易化することができる。
【００４４】
また本発明によれば、合成パターン図形生成工程では、予測寸法計算工程で計算した予測寸法に基づいて、合成パターン図形を生成する。それ故、設計時に設計者が意図した回路パターンに対して、形状および寸法がともに忠実な回路パターンを有する半導体デバイスを製造するためのマスクパターンの作成に必要な情報として、合成パターン図形を提供することができる。したがって前記マスクパターンの作成を、さらに容易化することができる。
【００４５】
また本発明によれば、仕上り評価工程では、コンタクトホールの設計寸法と、仕上ったコンタクトホールの仕上り寸法および内腔面積とを用いて、コンタクトホールの仕上り状態を評価する。このようにコンタクトホールの仕上り状態の評価には、仕上ったコンタクトホールの内腔面積をも用いるので、コンタクトホールの形状をより正確に評価することができる。
【００４６】
また本発明によれば、仕上り評価工程では、コンタクトホールの設計寸法と、仕上ったコンタクトホールの仕上り寸法およびコンタクト抵抗とを用いて、コンタクトホールの仕上り状態を評価する。このようにコンタクトホールの仕上り状態の評価には、仕上ったコンタクトホールのコンタクト抵抗をも用いて、形状以外の評価も行うので、コンタクトホールの仕上り状態をより正確に評価することができる。
【００４７】
また本発明によれば、前述のマスクパターン作成支援方法を、プログラムとして提供することができる。
【００４８】
また本発明によれば、記憶媒体には、前述のマスクパターン作成支援方法をコンピュータに実行させるためのプログラムが記憶されるので、この記憶媒体を提供することによって、前記プログラムを提供することができる。
【００４９】
また本発明によれば、露光用マスクには、前述のマスクパターン作成支援方法を用いて生成した合成パターン図形のマスクパターンが形成されるので、設計時に設計者が意図した回路パターンに対して、形状および寸法がともに忠実な回路パターンを有する半導体デバイスを製造することができる。
【発明を実施するための最良の形態】
【００５０】
図１は、本発明の実施の一形態のマスクパターン作成支援装置１の構成を示すブロック図である。マスクパターン作成支援装置１は、半導体デバイスの製造に用いる露光用マスクのマスクパターンの作成を支援する装置である。半導体デバイスは、ｐ−ｎ接合を含むものである。この半導体デバイスの例としては、ＴＦＴ（Thin Film Transistor）を含む液晶基板、およびＬＳＩ（Large Scale Integration）が挙げられる。
【００５１】
マスクパターンは、マスク描画装置によって、マスク基板に描画されて、マスク基板に形成される。マスク基板は、透明基板と、この透明基板の一表面部に形成される遮光膜とを含む。露光用マスクは、マスクパターンがマスク基板に形成されることによって、得られる。露光用マスクは、マスク基板の遮光膜がマスクパターンに応じて部分的に除去されたものであり、部分的に光を透過する。
【００５２】
このような露光用マスクを用いて、半導体ウエハおよびガラス基板などの基板に回路パターンを形成する。回路パターンの形成にあたっては、まず、基板の被加工層に、レジストを塗布して、レジスト膜を形成する。このレジスト膜に対して、露光用マスクを介して、光を部分的に照射して露光する。この後、現像およびエッチングなどの工程を経て、被加工層を加工して、回路パターンを形成する。本実施の形態においては、回路パターンとして、コンタクトホールを想定して説明する。
【００５３】
図２は、コンタクトホール２が形成された基板３の一部を示す斜視図である。この基板３を含んで、半導体デバイスが構成される。基板３は、高不純物濃度の素子領域６を有する基材７と、ゲート絶縁膜８と、ゲート電極９と、層間膜１０とを含む。
【００５４】
素子領域６は、基材７の厚み方向１２一方側の表面部に存在し、前記厚み方向１２に垂直な第１方向１３に延びる。ゲート絶縁膜８は、基材７の厚み方向１２一方側の表面部を被覆する。ゲート電極９は、ゲート絶縁膜８の厚み方向１２一方側の表面部に形成される。すなわちゲート電極９は、ゲート絶縁膜８に関して基材７とは反対側に、設けられる。ゲート電極９は、基材７の厚み方向１２および前記第１方向１３に対して垂直な第２方向１４に延びる。層間膜１０は、前記ゲート絶縁膜８およびゲート電極９を、前記厚み方向１２一方側から被覆する。
【００５５】
層間膜１０は、前記被加工層に相当する。層間膜１０には、コンタクトホール２が形成される。コンタクトホール２は、層間膜１０を貫通する。コンタクトホール２は、層間膜１０の厚み方向１２一方側に形成される配線（図示せず）と、層間膜１０の厚み方向１２他方側に形成される前記ゲート電極９とを電気的に接続するために形成される。
【００５６】
図３は、合成パターン図形２１を示す図である。合成パターン図形２１は、マスクパターンのパターン図形２２に、補正パターン図形２３を付加した図形である。以下、マスクパターンのパターン図形を、設計パターン図形と記載する場合がある。
【００５７】
設計パターン図形２２は、基板３を厚み方向１２から見たときの仕上ったコンタクトホール２の内腔の形状および面積を、大略的に決定づける。補正パターン図形２３は、基板３を厚み方向１２から見たときの仕上ったコンタクトホール２の内腔の形状を調整するために、設計パターン図形２２に付加される。
【００５８】
コンタクトホール２の内腔の形状は、コンタクトホール２に充填材料を充填して形成した充填形成体で表した場合、前記充填形成体を厚み方向１２に垂直に切断した切断面の形状に相当する。またコンタクトホール２の内腔面積は、前記切断面の面積に相当する。
【００５９】
本実施の形態では、設計パターン図形２２は、正方形に選ばれ、補正パターン図形２３は、正方形に選ばれる。補正パターン図形２３は、設計パターン図形２２の４つの角隅部２６にそれぞれ付加される。補正パターン図形２３の２つの対角線２７が交差する点は、設計パターン図形２２の頂点と一致する。また補正パターン図形２３の各辺は、設計パターン図形２２の各辺のいずれかに平行である。
【００６０】
換言すると、合成パターン図形２１は、設計パターン図形２２に相当する正方形部分２２と、正方形部分２２の角隅部２６に連なり外方向かって突出する４つの突出部分２８とを含む。各突出部分２８はＬ字状である。さらに換言すると、合成パターン図形２１は、正方形の各縁辺部分の中間部が、その正方形の内方に向かって退避した形状である。
【００６１】
図４は、コンタクトホール２が形成された基板３を示す正面図である。コンタクトホール２は、露光用マスクを用いて形成される。基板３を厚み方向１２から見たときの仕上ったコンタクトホール２の内腔の形状および面積は、プロセス条件に依存する。前記プロセス条件は、マスク描画装置の描画能力およびステッパの光学特性をはじめとする装置仕様、露光時間、ならびにレジスト材料の特性などを含む。
【００６２】
前記仕上ったコンタクトホール２の内腔の形状は、図４に示すように、角隅部３１が丸くなる傾向がある。補正パターン図形２３は、前記角隅部３１に生じる丸みを補正するために、設計パターン図形２２に付加される。
【００６３】
本実施の形態のマスクパターン作成支援装置１は、前記角隅部３１に生じる丸みを補正することができる補正パターン図形２３を決定し、さらには設計パターン図形２２に前記補正パターン図形２３を付加した合成パターン図形２１を生成する。合成パターン図形２１の生成にあたっては、寸法情報が予め準備される必要がある。
【００６４】
寸法情報の作成にあたっては、形状が同一でありかつ寸法が異なる複数の設計パターン図形２２に、形状が同一でありかつ寸法が異なる複数の補正パターン図形２３をそれぞれ付加した各合成パターン図形２１を、テストサンプルとして用いて実験を行う。実験は、所望のコンタクトホール２を形成するときと同一のプロセス条件で行われる。寸法情報は、実験結果に基づいて予め作成される。寸法情報は、設計寸法Ｗｄ、補正寸法δ、外接縦寸法Ｌ１、外接横寸法Ｌ２、仕上り寸法Ｗｆおよび仕上り面積Ｓを含む。
【００６５】
設計寸法Ｗｄは、設計パターン図形２２に関する寸法である。設計寸法Ｗｄは、設計パターン図形２２の一辺の長さである。
【００６６】
補正寸法δは、補正パターン図形２３に関する寸法である。補正寸法δは、合成パターン図形２１における前記突出部分２８の幅である。換言すると、補正寸法δは、合成パターン図形２１において、正方形の各縁辺部分の中間部がその正方形の内方に向かって退避した退避量である。本実施の形態では、補正寸法δは、補正パターン図形２３の一辺の長さの１／２である。
【００６７】
外接縦寸法Ｌ１は、基板３を厚み方向１２から見たときの仕上ったコンタクトホール２の内腔に外接する矩形における縦方向３５の辺の長さである。縦方向３５は、設計パターン図形２２の予め定める一辺の延びる方向３５に相当する。外接縦寸法Ｌ１は、仕上ったコンタクトホール２の内腔の縦方向３５の最大幅である。
【００６８】
外接横寸法Ｌ２は、基板３を厚み方向１２から見たときの仕上ったコンタクトホール２の内腔に外接する矩形における横方向３６の辺の長さである。横方向３６は、設計パターン図形２２の前記予め定める一辺に連なる辺の延びる方向３５に相当する。外接横寸法Ｌ２は、仕上ったコンタクトホール２の内腔の横方向３６の最大幅である。
【００６９】
仕上り寸法Ｗｆは、合成パターン図形２１のマスクパターンを用いて製造した半導体デバイスに関する寸法であって、仕上ったコンタクトホール２の内腔に関する寸法である。仕上り寸法Ｗｆは、外接縦寸法Ｌ１および外接横寸法Ｌ２の平均値である。すなわち仕上り寸法Ｗｆは、外接縦寸法Ｌ１と外接横寸法Ｌ２との和を、２で除すことによって、求められる。
【００７０】
仕上り面積Ｓは、仕上ったコンタクトホール２の内腔面積である。詳細に述べると、仕上り面積Ｓは、基板３を厚み方向１２から見たときの仕上ったコンタクトホール２の内腔面積である。
【００７１】
前記仕上り面積Ｓを求めるにあたっては、コンピュータに、コンタクトホール２およびそのコンタクトホール２の周囲の部分３７の画像を取り込む。さらにスケールキャリブレーションによって、１画素あたりの面積を算出する。また、取り込まれた画像のうちコンタクトホール２を構成する画素の数を、画像処理によって計数する。そして、１画素あたりの面積に、画素の数の計数結果を乗じて、仕上り面積Ｓを求める。
【００７２】
図５は、寸法情報３３を示す図である。図５では、図解を容易にするために、寸法情報３３のうち、補正寸法δが０．００μｍである場合の情報だけを示す。寸法情報３３は、設計寸法Ｗｄ、補正寸法δ、外接縦寸法Ｌ１、外接横寸法Ｌ２、仕上り寸法Ｗｆおよび仕上り面積Ｓが相互に関連付けられた情報である。寸法情報３３は、寸法情報データベース３８に保持される。
【００７３】
図１を再び参照して、マスクパターン作成支援装置１は、仕上り評価手段４１と、補正寸法選択手段４２と、テーブル作成手段４３と、関係式作成手段４４と、設計要求入力手段４５と、予測寸法計算手段４６と、合成パターン図形生成手段４７とを含む。
【００７４】
本実施の形態のマスクパターン作成支援装置１は、演算処理装置、記憶装置、入力装置および表示装置を含むコンピュータによって実現される。記憶装置には、後述のマスクパターン作成支援方法を演算処理装置に実行させるためのプログラムが予め記憶される。前記プログラムは、演算処理装置からの実行指令によって読み出されて実行される。マスクパターン作成支援装置１の前記各手段４１〜４７は、前記プログラムが演算処理装置によって実行されることによって実現される。
【００７５】
図６は、マスクパターン作成支援装置１を用いて実行されるマスクパターン作成支援方法を説明するためのフローチャートである。マスクパターン作成支援方法は、仕上り評価工程と、補正寸法選択工程と、テーブル作成工程と、関係式作成工程と、設計要求入力工程と、予測寸法計算工程と、合成パターン図形生成工程とを含む。
【００７６】
設計者によって開始指令が入力されると、ステップｓ０で、マスクパターン作成支援装置１は、マスクパターン作成支援処理を開始する。マスクパターン作成支援処理を開始した後、ステップｓ１の仕上り評価工程では、仕上り評価手段４１によって、寸法情報データベース３８から、寸法情報３３を取得する。そして仕上り評価手段４１によって、寸法情報３３に基づいて、半導体デバイスの仕上り状態を評価して、評価結果５１を作成し、ステップｓ２に進む。
【００７７】
本実施の形態では、仕上り評価手段４１は、寸法情報３３に基づいて、コンタクトホール２の仕上り状態を評価する。詳細に述べると、仕上り評価手段４１は、コンタクトホール２の仕上り状態の評価値Ｒ１を算出する。評価値Ｒ１は、仕上り面積Ｓ、外接縦寸法Ｌ１および外接横寸法Ｌ２を用いて、以下の式（１）のように表される。
Ｒ１＝Ｓ／（Ｌ１×Ｌ２）                                      …（１）
【００７８】
評価値Ｒ１は、基板３を厚み方向１２から見たときの仕上ったコンタクトホール２の内腔の矩形度を示す値である。前記仕上ったコンタクトホール２の内腔が矩形であるとき、評価値Ｒ１は１.０となる。評価値Ｒ１の値が１．０に近いほど、前記仕上ったコンタクトホール２の内腔は矩形に近く、角隅部３１に生じる丸みが補正されている。換言すると、評価値Ｒ１の値が１．０に近いほど、コンタクトホール２の仕上り状態は良い。
【００７９】
図７は、仕上り評価手段４１による評価結果５１を示す図である。評価結果５１は、設計寸法Ｗｄ、補正寸法δおよび評価値Ｒ１が相互に関連付けられた情報である。詳細に述べると、評価結果５１では、設計寸法Ｗｄと、補正寸法δと、前記設計寸法Ｗｄの設計パターン図形２２に前記補正寸法δの補正パターン図形２３を付加した合成パターン図形２１によるコンタクトホール２の仕上り状態の評価値Ｒ１とが相互に関連付けられている。
【００８０】
ステップｓ２の補正寸法選択工程では、補正寸法選択手段４２によって、前記仕上り評価工程による評価結果５１に基づいて、設計寸法Ｗｄ毎に、半導体デバイスの仕上り状態の評価が最も高くなる補正パターン図形２３に関する補正寸法δを選択して、選択結果５２を作成し、ステップｓ３に進む。
【００８１】
本実施の形態では、補正寸法選択手段４２は、仕上り評価手段４１による評価結果５１に基づいて、設計寸法Ｗｄ毎に、コンタクトホール２の仕上り状態の評価が最も高くなる補正パターン図形２３に関する補正寸法δを選択する。すなわち補正寸法選択手段４２は、設計寸法Ｗｄ毎に、評価値Ｒ１が最も高くなる補正寸法δを選択する。
【００８２】
一例として述べると、設計寸法Ｗｄが２．５μｍの場合、補正寸法δが０．００μｍのとき評価値Ｒ１は０．７９であり、補正寸法δが０．５０μｍのとき評価値Ｒ１は０．８１であり、補正寸法δが０．７５μｍのとき評価値Ｒ１は、０．８２である。この場合、評価値Ｒ１が最も高くなる補正寸法δとして０．７５μｍが選択される。
【００８３】
図８は、補正寸法選択手段４２による選択結果５２を示す図である。選択結果５２は、設計寸法Ｗｄおよび補正寸法δが相互に関連付けられた情報である。詳細に述べると、選択結果５２では、設計寸法Ｗｄと、その設計寸法Ｗｄに対してコンタクトホール２の仕上り状態の評価値Ｒ１が最も高くなる補正寸法δとが相互に関連付けられている。
【００８４】
ステップｓ３のテーブル作成工程では、テーブル作成手段４３によって、前記補正量選択工程による選択結果５２と寸法情報３３とに基づいて、設計寸法Ｗｄ、仕上り寸法Ｗｆおよび補正寸法δが相互に関連付けられたテーブル５３を作成し、ステップｓ４に進む。
【００８５】
図９は、テーブル作成手段４３が作成したテーブル５３を示す図である。テーブル５３では、設計寸法Ｗｄ毎に、設計寸法Ｗｄと、その設計寸法Ｗｄに対してコンタクトホール２の仕上り状態の評価値Ｒ１が最も高くなる補正寸法δと、その設計寸法Ｗｄの設計パターン図形２２に前記評価値Ｒ１が最も高くなる補正寸法δの補正パターン図形２３を付加した合成パターン図形２１によるコンタクトホール２の仕上り寸法Ｗｆとが相互に関連付けられている。
【００８６】
ステップｓ４の関係式作成工程では、前記テーブル作成工程で作成したテーブル５３に基づいて、関係式作成手段４４によって、設計寸法Ｗｄ、仕上り寸法Ｗｆおよび補正寸法δの関係式５４を作成し、ステップｓ５に進む。関係式作成手段４４は、設計寸法Ｗｄ、仕上り寸法Ｗｆおよび補正寸法δの関係を、近似して、関係式５４を作成する。
【００８７】
関係式５４は、設計寸法Ｗｄ、仕上り寸法Ｗｆ、補正寸法δ、第１関数ｆ１および第２関数ｆ２を用いて、以下の式（２）および式（３）のように表される。
Ｗｄ＝ｆ１（Ｗｆ）                                            …（２）
δ＝ｆ２（Ｗｄ）                                              …（３）
【００８８】
近似の方法について一例として述べると、最小２乗法を利用する場合、第１回帰式Ｗｄ＝ａ１・Ｗｆ＋ｂ１と、第２回帰式δ＝ａ２・Ｗｄ＋ｂ１とを想定し、これらの第１および第２回帰式に対し、テーブル５３の数値を当てはめ、それぞれの誤差が最小となるような定数ａ１，ｂ１，ａ２，ｂ２を求め、これらの定数を、前記第１および第２回帰式に代入して、関係式５４を作成する。
【００８９】
図１０は、関係式作成手段４４が作成した関係式５４を説明するための図である。関係式作成手段４４が作成した関係式５４をグラフにすると、３つの座標軸が直交する直交座標系において、図１０に示すような予測曲線５７が得られる。３つの座標軸は、設計寸法Ｗｄ、仕上り寸法Ｗｆおよび補正寸法δをそれぞれ示す。
【００９０】
ステップｓ５の設計要求入力工程では、設計要求入力手段４５によって、設計者からの設計要求５５を入力し、ステップｓ６に進む。本実施の形態では、設計要求入力手段４５は、仕上り寸法Ｗｆに対する仕上り寸法要求を、設計者からの設計要求５５として入力する。
【００９１】
ステップｓ６の予測寸法計算工程では、前記関係式作成工程で作成した関係式５４と、前記設計要求入力工程で入力した設計要求５５とに基づいて、予測寸法計算手段４６によって、予測寸法５９を計算し、ステップｓ７に進む。
【００９２】
本実施の形態では、予測寸法計算手段４６は、仕上り寸法要求に応じた予測設計寸法および予測補正寸法を、予測寸法５９として計算する。詳細に述べると、予測寸法計算手段４６は、関係式作成手段４４が作成した関係式５４における仕上り寸法Ｗｆに、仕上り寸法要求を代入することによって、予測設計寸法および予測補正寸法を計算する。
【００９３】
ステップｓ７の合成パターン図形生成工程では、前記予測寸法計算工程で計算した予測寸法５９に基づいて、合成パターン図形生成手段４７によって、合成パターン図形２１を生成し、ステップｓ８に進む。合成パターン図形生成手段４７は、設計者からの設計要求５５に応じた合成パターン図形２１を生成する。
【００９４】
本実施の形態では、合成パターン図形生成手段４７は、予測寸法計算手段４６が計算した予測設計寸法の設計パターン図形２２に、予測寸法計算手段４６が計算した予測補正寸法の補正パターン図形２３を付加して、合成パターン図形２１を生成する。
【００９５】
ステップｓ８で、マスクパターン作成支援装置１は、合成パターン図形２１を出力して、マスクパターン作成支援処理を終了する。マスクパターン作成支援装置１が出力した合成パターン図形２１のデータは、ＣＡＤ（Computer Aided Design）データに反映させることができる。
【００９６】
以上のような本実施の形態によれば、テーブル５３は、設計寸法Ｗｄ毎に、設計寸法Ｗｄと、その設計寸法Ｗｄに対してコンタクトホール２の仕上り状態の評価が最も高くなる補正寸法δと、その設計寸法Ｗｄの設計パターン図形２２に前記評価が最も高くなる補正寸法δの補正パターン図形２３を付加した合成パターン図形２１によるコンタクトホール２の仕上り寸法Ｗｆとが関連付けられている。
【００９７】
このようなテーブル５３を用いれば、設計寸法Ｗｄ、仕上り寸法Ｗｆおよび補正寸法δの関係が分かるので、合成パターン図形２１を生成するにあたって、設計者が経験に基づいて、または設計者がその都度、実験によって試行錯誤して、合成パターン図形２１を決定する必要がなくなる。したがって、設計時に設計者が意図した回路パターンに対して、形状および寸法がともに忠実な回路パターンを有する半導体デバイスを製造するためのマスクパターンの作成を、容易化することができる。また設計寸法Ｗｄおよび仕上り寸法Ｗｆの関係が分かるので、設計マージンの緩和に対する設計を、容易化することができる。
【００９８】
また本実施の形態によれば、関係式作成手段４４は、テーブル作成手段４３が作成したテーブル５３に基づいて、設計寸法Ｗｄ、仕上り寸法Ｗｆおよび補正寸法δの関係式５４を作成する。前記テーブル５３は、膨大なデータ量になることがあるが、関係式５４は、わずかなデータ量である。つまり前記テーブル５３を関係式５４にすることによって、データ量を少なくすることができる。
【００９９】
また本実施の形態によれば、設計要求入力手段４５が、仕上り寸法Ｗｆに対する仕上り寸法要求を設計要求５５として入力したとき、予測寸法計算手段４６は、仕上り寸法要求に応じた予測設計寸法および予測補正寸法を予測寸法５７として計算する。このようにして予測寸法５７が計算されるので、設計寸法、仕上り寸法および補正寸法の、設計要求５５に応じた関係を、前記テーブル５３に基づいて推測する必要がない。したがって設計要求５５に応じた前記各寸法の関係の取得を、容易化することができる。
【０１００】
また本実施の形態によれば、合成パターン図形生成手段４７は、予測寸法計算手段４６が計算した予測寸法５７に基づいて、合成パターン図形２１を生成する。それ故、設計時に設計者が意図した回路パターンに対して、形状および寸法がともに忠実な回路パターンを有する半導体デバイスを製造するためのマスクパターンの作成に必要な情報として、合成パターン図形２１を提供することができる。したがって前記マスクパターンの作成を、さらに容易化することができる。
【０１０１】
また本実施の形態によれば、仕上り評価手段４１は、コンタクトホール２の設計寸法Ｗｄと、仕上ったコンタクトホール２の仕上り寸法Ｗｆおよび仕上り面積Ｓとを用いて、コンタクトホール２の仕上り状態を評価する。このようにコンタクトホール２の仕上り状態の評価には、仕上り面積Ｓをも用いるので、コンタクトホール２の形状をより正確に評価することができる。
【０１０２】
本実施の形態では、寸法情報データベース３８には、様々なプロセス条件での実験結果に基づいて作成された多くの寸法情報が保持されることが望ましい。また前述のようにして算出した関係式５４を、できるだけ多く蓄積しておくことが望ましい。
【０１０３】
前述の実施の形態では、設計要求入力手段４５は、仕上り寸法要求を設計要求５５として入力し、予測寸法計算手段４６は、仕上り寸法要求に応じた予測設計寸法および予測補正寸法を予測寸法５９として計算するが、本発明の実施の他の形態では、設計要求入力手段４５が、設計寸法に対する設計寸法要求を設計要求５５として入力し、予測寸法計算手段４６が、設計寸法要求に応じた予測仕上り寸法および予測補正寸法を予測寸法５９として計算するようにしてもよい。本実施の形態によれば、前述のようにして予測寸法５７が計算されるので、設計寸法、仕上り寸法および補正寸法の、設計要求５５に応じた関係を、前記テーブル５３に基づいて推測する必要がない。したがって設計要求５５に応じた前記各寸法の関係の取得を、容易化することができる。
【０１０４】
前述の実施の各形態では、仕上り評価手段４１は、コンタクトホール２の内腔の矩形度を示す評価値Ｒ１を算出するが、本発明の実施のさらに他の形態では、仕上り評価手段４１は、前記評価値Ｒ１に代えて、コンタクト抵抗Ｒｃを用いて算出した評価値Ｒ２を算出してもよい。コンタクト抵抗Ｒｃは、コンタクトホール２に形成した充填形成体であるコンタクト部分の抵抗であって、前記コンタクト部分の厚み方向１２の両端部間の抵抗である。
【０１０５】
本実施の形態では、寸法情報は、仕上り面積Ｓに代えて、コンタクト抵抗Ｒｃを有する。評価値Ｒ２は、コンタクト抵抗Ｒｃおよび設計パターン図形から計算した理想コンタクト抵抗Ｒを用いて、以下の式（４）のように表される。
Ｒ２＝Ｒｃ／Ｒ                                                …（４）
【０１０６】
本実施の形態によれば、仕上り評価手段４１は、コンタクトホール２の設計寸法Ｗｄと、仕上ったコンタクトホール２の仕上り寸法Ｗｆおよびコンタクト抵抗Ｒｃとを用いて、コンタクトホール２の仕上り状態を評価する。このようにコンタクトホール２の仕上り状態の評価には、仕上ったコンタクトホール２のコンタクト抵抗Ｒｃをも用いて、形状以外の評価も行うので、コンタクトホール２の仕上り状態をより正確に評価することができる。
【０１０７】
前述の実施の各形態は、本発明の例示に過ぎず、本発明の範囲内で変更することができる。たとえば補正パターン図形２３は、正方形に限らず、三角形および円形などでもよい。設計パターン図形は、コンタクトホールを形成するための図形に限らず、コンタクトホール以外の回路パターンを形成するための図形であってもよい。
【０１０８】
本発明の実施のさらに他の形態は、前述の実施の各形態のマスクパターン作成支援方法をコンピュータに実行させるためのプログラムである。本実施の形態によれば、前述のマスクパターン作成支援方法を、プログラムとして提供することができる。
【０１０９】
また本発明の実施のさらに他の形態は、前述の実施の各形態のマスクパターン作成支援方法をコンピュータに実行させるためのプログラムが記憶されるコンピュータ読取り可能な記憶媒体である。本実施の形態によれば、記憶媒体には、前記プログラムが記憶されるので、この記憶媒体を提供することによって、前記プログラムを提供することができる。
【０１１０】
また本発明の実施のさらに他の形態は、前述の実施の各形態のマスクパターン作成支援方法を用いて生成した合成パターン図形のマスクパターンが形成された露光用マスクである。本実施の形態によれば、露光用マスクには、前述のマスクパターン作成支援方法を用いて生成した合成パターン図形のマスクパターンが形成されるので、設計時に設計者が意図した回路パターンに対して、形状および寸法がともに忠実な回路パターンを有する半導体デバイスを製造することができる。したがって、半導体デバイスの回路動作の安定を実現することができる。
【図面の簡単な説明】
【０１１１】
【図１】本発明の実施の一形態のマスクパターン作成支援装置１の構成を示すブロック図である。
【図２】コンタクトホール２が形成された基板３の一部を示す斜視図である。
【図３】合成パターン図形２１を示す図である。
【図４】コンタクトホール２が形成された基板３を示す正面図である。
【図５】寸法情報３３を示す図である。
【図６】マスクパターン作成支援装置１を用いて実行されるマスクパターン作成支援方法を説明するためのフローチャートである。
【図７】仕上り評価手段４１による評価結果５１を示す図である。
【図８】補正寸法選択手段４２による選択結果５２を示す図である。
【図９】テーブル作成手段４３が作成したテーブル５３を示す図である。
【図１０】関係式作成手段４４が作成した関係式５４を説明するための図である。
【符号の説明】
【０１１２】
１  マスクパターン作成支援装置
２  コンタクトホール
２１  合成パターン図形
２２  設計パターン図形
２３  補正パターン図形
３３  寸法情報
４１  仕上り評価手段
４２  補正寸法選択手段
４３  テーブル作成手段
４４  関係式作成手段
４５  設計要求入力手段
４６  予測寸法計算手段
４７  合成パターン図形生成手段
５１  評価結果
５２  選択結果
５３  テーブル
５４  関係式
５５  設計要求
５９  予測寸法
【図１】
2005292467.tif 000003
【図２】
2005292467.tif 000004
【図３】
2005292467.tif 000005
【図４】
2005292467.tif 000006
【図５】
2005292467.tif 000007
【図６】
2005292467.tif 000008
【図７】
2005292467.tif 000009
【図８】
2005292467.tif 000010
【図９】
2005292467.tif 000011
【図１０】
2005292467.tif 000012