(57)【要約】【課題】所定のパターンを高い精度で効率良く、かつ、容易に形成することができるパターン補正方法を提供する。【解決手段】第１のパターン１，２，３の設計データから補正部分１ａ，２ａ，２ｂ，３ａ，３ｂの設計データを抽出する。第１のパターン１，２，３に影響を及ぼす第２のパターン１，２，３，４，５のレイアウト情報を取得する。第２のパターン１，２，３，４，５のレイアウト情報に基づいて補正部分１ａ，２ａ，２ｂ，３ａ，３ｂに対する補正内容を決定するとともに、補正内容を実行する第３のパターン７，８，９，１０，１１の設計データを作成する。第３のパターン７，８，９，１０，１１の設計データを、補正部分１ａ，２ａ，２ｂ，３ａ，３ｂの設計データとともに一括して処理される領域内に関連付けて発生させた後、補正部分１ａ，２ａ，２ｂ，３ａ，３ｂの設計データを補正内容に従って補正する。【選択図】      図５
2005316134.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成する第１の設計パターンに少なくとも１つ以上含まれる補正パターンを抽出する工程と、
前記第１の設計パターンから、前記補正パターンの半導体基板上での仕上がり平面形状に影響を及ぼすレイアウト情報を取得する工程と、
前記レイアウト情報に基づいて前記補正パターンに対する補正の内容を決定する工程と、
前記レイアウト情報に対応する設計パターン２を前記補正パターンと関連付けて発生する工程と、
前記補正パターンを前記設計パターン２に対応する補正内容に従って補正する工程と、
を含むことを特徴とするパターン補正方法。
【請求項２】
前記第１の設計パターンの大きさ、前記第１の設計パターンの形状、所定の前記第１の設計パターンとこの所定の前記第１の設計パターンに隣接する他の前記第１の設計パターンとの間隔、および所定の前記第１の設計パターンから所定の範囲内における前記第１の設計パターンによるパターン被覆率のうちの少なくとも１つを、前記レイアウト情報に含ませることを特徴とする請求項１に記載のパターン補正方法。
【請求項３】
前記補正パターンの抽出、前記レイアウト情報の取得、前記補正内容の決定、および前記設計パターン２の発生を、前記第１の設計パターンを作成する際に行うとともに、前記補正パターンの補正を、前記第１の設計パターンをマスクパターンとしてマスクに形成するための前記マスクパターンの設計データを作成する際に行うことを特徴とする請求項１または２に記載のパターン補正方法。
【請求項４】
前記設計パターン２の大きさおよびレイヤーの少なくとも一方を前記レイアウト情報に応じて異なる設定とするとともに、前記設計パターン２を前記レイアウト情報に応じて分類することを特徴とする請求項１〜３のうちのいずれかに記載のパターン補正方法。
【請求項５】
前記補正パターンの補正を２回以上連続して行うことを特徴とする請求項１〜４のうちのいずれかに記載のパターン補正方法。
【請求項６】
前記第１の設計パターンを露光する際に用いる露光光の波長をλ、レンズの開口数をＮＡとして、所定の前記第１の設計パターンから１．３×（λ／ＮＡ）以上離れた領域に設けられている他の前記第１の設計パターンから前記レイアウト情報を取得することを特徴とする請求項１〜５のうちのいずれかに記載のパターン補正方法。
【請求項７】
基板上に形成する第１の設計パターンに少なくとも１つ以上含まれる補正パターンの半導体基板上での仕上がり平面形状に影響を及ぼすレイアウト情報に基づいて決定される前記補正パターンに対する補正の内容を、前記補正パターンに対して実行する設計パターン２の発生ルールが入力されるとともに、この発生ルールに基づいて、前記設計パターン２を前記第１の設計パターンから抽出された前記補正パターンに関連付けて発生させるパターン発生装置と、
このパターン発生装置から前記補正パターンを含む前記第１の設計パターンおよび前記設計パターン２が入力されるとともに、前記補正パターンを前記設計パターン２に対応する前記補正内容に従って補正するデータ処理装置と、
を具備することを特徴とするパターン補正システム。
【請求項８】
コンピュータに、
基板上に形成する第１の設計パターンに少なくとも１つ以上含まれる補正パターンを抽出する補正パターン抽出処理と、
前記第１の設計パターンのから前記補正パターンの半導体基板上での仕上がり平面形状に影響を及ぼすレイアウト情報を取得するレイアウト情報取得処理と、
前記レイアウト情報に基づいて前記補正パターンに対する補正の内容を決定する補正内容決定処理と、
前記レイアウト情報に対応する設計パターン２を前記補正パターンと関連付けて発生させる設計パターン２発生処理と、
前記補正パターンを前記設計パターン２に対応する補正内容に従って補正する補正処理と、
を実行させるためのパターン補正プログラム。
【請求項９】
請求項１〜６のうちのいずれかに記載のパターン補正方法により前記補正が施された前記補正パターンを含む前記第１の設計パターンを用いて、複数個のマスクパターンを形成する工程を含むことを特徴とするマスクの作成方法。
【請求項１０】
請求項９に記載のマスクの作成方法において形成された前記各マスクパターンを、半導体基板上に形成する工程を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造プロセスにおけるパターン形成技術に係り、特に微細なパターンの形成精度の向上を図り得るパターン補正方法、パターン補正システム、パターン補正プログラム、マスクの作成方法、および半導体装置の製造方法に関する。
【背景技術】
【０００２】
近年、半導体ウェーハに形成するパターンの微細化が進むにつれて、実際に形成されるパターンの最終仕上がり寸法が所望の設計パターンの寸法通りにならない問題が生じている。このような問題を解決するために、例えば設計パターンと異なるマスクパターンを作成する技術が幾つか提案されている（例えば特許文献１〜３参照）。以下、このような技術をマスクデータ処理と称することとする。このマスクデータ処理の中には、例えばプロセス近接効果補正（Process Proximity Correction：ＰＰＣ）処理と称されるマスクデータ処理がある。このＰＰＣ処理は、リソグラフィプロセスやエッチングプロセスなどの各種のプロセスごとに生じるプロセス近接効果（Process Proximity Effect：ＰＰＥ）と呼ばれる誤差（加工変換差）を補正するために行われる。
【０００３】
前述した各プロセスで生じる加工変換差は、補正対象パターンから数μｍ程度の、補正対象パターンの近傍に配置された他のパターンによって変化することが知られている。また、特にエッチングプロセスやマスクプロセスで生じる加工変換差は、補正対象パターンの近傍に配置されたパターンのみならず、補正対象パターンから数１０μｍ〜数ｍｍ程度の、補正対象パターンから比較的遠い位置に配置された他のパターンによっても変化することが知られている。このような遠距離パターンによる加工変換差を回避する技術が、例えば特開２００３−１７３９０号公報（特許文献３）に開示されている。この技術は、パターン形成領域内にダミーパターンを挿入し、補正対象パターンから遠距離における他のパターンの配置のバリエーションを減らすことにより、補正対象パターンに対する遠距離パターンからの加工変換差に対する影響を低減するものである。
【特許文献１】特開平９−３１９０６７号公報
【特許文献２】特開平１１−１０２０６２号公報
【特許文献３】特開２００３−１７３９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述したように、特開２００３−１７３９０号公報には、パターン形成領域内にダミーパターンを挿入することにより、遠距離パターンからの加工変換差に対する影響を低減する技術が開示されている。ところが、デバイス構造によってはダミーパターンを配置できない場合がある。この場合、前述した特開２００３−１７３９０号公報の技術では、加工変換差に対する遠距離からの影響を低減することができない。したがって、補正対象パターンに対する遠距離パターンからの影響を補正するための他の手法が必要となる。
【０００５】
ところが、補正対象パターンに対する遠距離パターンからの影響を考慮してパターン補正する場合、次に述べる２つの問題が発生する。１つは、補正対象パターンに対する補正値（補正量）を決定するまでの時間が増大し易いという問題である。これは、次の理由による。補正対象パターンに対する遠距離パターンからの影響を考慮してパターン補正する場合、各補正対象パターンに対する遠距離パターンからの影響を各補正対象パターンごとに見積り、それぞれの影響に応じて補正値を決定しなければならない。このため、補正対象パターンに対する補正値（補正量）を決定するまでの時間が、補正対象パターンから遠距離パターンまでの距離が遠くなるに連れて増大してしまう。他の１つは、補正に要する処理時間や考慮しなければならないデータ量が著しく増大し易いという問題である。これは、次の理由による。例えば、形成するパターンの設計データが階層構造を有する場合、補正対象パターンから補正時に参照する他のパターンまでの距離が遠くなるに連れて、より多くのデータが展開されてしまう。このため、補正に要する処理時間や考慮しなければならないデータ量が著しく増大してしまう。
【０００６】
これらの問題は、ＰＰＣ処理時間、ＰＰＣ検証時間、あるいはマスク描画時間等の増大を招き、デバイス作成におけるＴＡＴ（Turn Around Time）に大きな影響を及ぼす。ひいては、半導体装置の生産効率の低下および生産コストの高騰を招くおそれが大きい。
【０００７】
本発明は、以上説明したような課題を解決するためになされたものであり、その目的とするところは、所定のパターンとこの所定パターンに干渉して誤差を生じさせる他のパターンとの距離に拘らず、補正に要する時間およびデータ量を抑制してデータ処理効率を向上させることにより、所定のパターンを高い精度で効率良く、かつ、容易に形成することができるパターン補正方法、パターン補正システム、およびパターン補正プログラムを提供することにある。また、所望のパターンを高い精度で形成することができるマスクの作成方法を提供することにある。さらには、パターンが高い精度で形成された半導体基板を備えており、歩留まりが高く、かつ、安価な半導体装置を効率良く、容易に、かつ、低コストで製造することができる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００８】
前記課題を解決するために、本発明の一態様に係るパターン補正方法は、基板上に形成する第１の設計パターンに少なくとも１つ以上含まれる補正パターンを抽出する工程と、前記第１の設計パターンから、前記補正パターンの半導体基板上での仕上がり平面形状に影響を及ぼすレイアウト情報を取得する工程と、前記レイアウト情報に基づいて前記補正パターンに対する補正の内容を決定する工程と、前記レイアウト情報に対応する設計パターン２を前記補正パターンと関連付けて発生する工程と、前記補正パターンを前記設計パターン２に対応する補正内容に従って補正する工程と、を含むことを特徴とするものである。
【０００９】
また、前記課題を解決するために、本発明の他の態様に係るパターン補正システムは、基板上に形成する第１の設計パターンに少なくとも１つ以上含まれる補正パターンの半導体基板上での仕上がり平面形状に影響を及ぼすレイアウト情報に基づいて決定される前記補正パターンに対する補正の内容を、前記補正パターンに対して実行する設計パターン２の発生ルールが入力されるとともに、この発生ルールに基づいて、前記設計パターン２を前記第１の設計パターンから抽出された前記補正パターンに関連付けて発生させるパターン発生装置と、このパターン発生装置から前記補正パターンを含む前記第１の設計パターンおよび前記設計パターン２が入力されるとともに、前記補正パターンを前記設計パターン２に対応する前記補正内容に従って補正するデータ処理装置と、を具備することを特徴とするものである。
【００１０】
また、前記課題を解決するために、本発明の他の態様に係るパターン補正プログラムは、コンピュータに、基板上に形成する第１の設計パターンに少なくとも１つ以上含まれる補正パターンを抽出する補正パターン抽出処理と、前記第１の設計パターンのから前記補正パターンの半導体基板上での仕上がり平面形状に影響を及ぼすレイアウト情報を取得するレイアウト情報取得処理と、前記レイアウト情報に基づいて前記補正パターンに対する補正の内容を決定する補正内容決定処理と、前記レイアウト情報に対応する設計パターン２を前記補正パターンと関連付けて発生させる設計パターン２発生処理と、前記補正パターンを前記設計パターン２に対応する補正内容に従って補正する補正処理と、を実行させることを特徴とするものである。
【００１１】
また、前記課題を解決するために、本発明の他の態様に係るマスクの作成方法は、本発明に係るパターン補正方法により前記補正が施された前記補正パターンを含む前記第１の設計パターンを用いて、複数個のマスクパターンを形成する工程を含むことを特徴とするものである。
【００１２】
さらに、前記課題を解決するために、本発明の他の態様に係る半導体装置の製造方法は、本発明に係るマスクの作成方法において形成された前記各マスクパターンを、半導体基板上に形成する工程を含むことを特徴とするものである。
【発明の効果】
【００１３】
本発明に係るパターン補正方法、パターン補正システム、およびパターン補正プログラムによれば、所定のパターンとこの所定パターンに影響を及ぼして誤差を生じさせる他のパターンとの距離に拘らず、補正に要する時間およびデータ量を抑制してデータ処理効率を向上させることにより、所定のパターンを高い精度で効率良く、かつ、容易に形成することができる。
【００１４】
また、本発明に係るマスクの作成方法によれば、所望のパターンを高い精度で形成することができる。
【００１５】
さらに、本発明に係る半導体装置の製造方法によれば、パターンが高い精度で形成された半導体基板を備えており、歩留まりが高く、かつ、安価な半導体装置を、効率良く、容易に、かつ、低コストで製造することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明に係る各実施形態を図面を参照しつつ説明する。
【００１７】
（第１の実施の形態）
先ず、本発明に係る第１実施形態を図１〜図７を参照しつつ説明する。図１は、本実施形態に係る基板上に形成する複数個のパターンを示す平面図である。図２は、図１の各パターンに補正用パターンを付加して示す平面図である。図３は、図２の補正用パターンの発生ルールを示す図である。図４は、図２の補正用パターンと補正量との関係を示す図である。図５は、本実施形態に係るパターン補正方法、マスクの作成方法、および半導体装置の製造方法をフローチャートにして示す図である。図６は、本実施形態に係るパターン補正システムを簡略して示すブロック図である。図７は、本実施形態に係るパターン補正プログラムおよびパターン補正プログラムを記録したコンピュータに読み取り可能な記録媒体と、図６のパターン補正システムとの関係を簡略して示すブロック図である。
【００１８】
本実施形態においては、補正対象パターンから数十μｍ〜数ｍｍと、補正対象パターンから比較的遠く離れた他のパターンのレイアウト情報に基づいて補正対象パターンの補正部分を補正する技術について説明する。補正対象パターンから比較的遠く離れた遠距離パターンのレイアウト情報としては、例えばパターン被覆率や隣接パターン間距離等が用いられる。それら遠距離パターンのレイアウト情報に基づいて、補正対象パターンの設計データの近傍に、補正部分に対する補正用のパターンであるマークパターンの設計データを配置する。このマークパターンの設計データには、補正対象パターンの補正部分に応じた補正内容が記述されている。そして、マークパターンの設計データに含まれている補正内容に従って、例えば補正対象パターンのエッジ部などを補正する。この技術によれば、補正対象パターン近傍のマークパターンのデータ内容を判別するだけで、補正対象パターンから比較的離れたパターンレイアウト情報に基づいた高精度な補正を、データ量を増大させることなく高速に実行することができる。以下、詳しく説明する。
【００１９】
先ず、図１〜図５を参照しつつ、本実施形態に係るパターン補正方法について説明する。なお、以下の説明は、特に断りの無い限り、データ上の話しである。
【００２０】
図１に示すように、図示しない基板上に形成する複数個のパターン（設計パターン、第１の設計パターン）１，２，３，４，５のそれぞれの設計データが、設計段階において予め設定されたパターン群６をなして配置されている。これら各設計パターン１，２，３，４，５のうち、設計パターン１，２，３は、それぞれ少なくとも一部に補正される部分を含む第１のパターンである。以下の説明において、これら各第１のパターン１，２，３を補正対象パターン（補正パターン）１，２，３と称することとする。
【００２１】
各設計パターン１，２，３，４，５のパターン幅（ｗ）は、それぞれｗ１またはｗ２（＞ｗ１）の大きさに設定されている。それとともに、各設計パターン１，２，３，４，５同士の間隔（距離）、すなわち隣接スペース幅（ｓ）は、それぞれｓ１，ｓ２，ｓ３（ｓ１＞ｓ２＞ｓ３）のいずれかの大きさに設定されている。本実施形態においては、各設計パターン１，２，３，４，５のうち設計パターン４，５は、各補正対象パターン１，２，３の形状、寸法、および精度などに影響を及ぼす第２のパターン４，５になっている。以下の説明において、これら各第２のパターン４，５を干渉パターン４，５と称することとする。各干渉パターン４，５は、各補正対象パターン１，２，３に干渉して各補正対象パターン１，２，３の形状、寸法、および精度などに誤差を生じさせる。すなわち、各干渉パターン４，５は、各補正対象パターン１，２，３の図示しない半導体基板上での仕上がり平面形状に影響を及ぼす。なお、本実施形態においては、各補正対象パターン１，２，３同士も、それぞれが互いに干渉し合って誤差を生じさせ合う干渉パターン（第２のパターン）１，２，３になっている。
【００２２】
図２に示すように、各補正対象パターン１，２，３のそれぞれの補正部分１ａ，２ａ，２ｂ，３ａ，３ｂを補正するために、各補正対象パターン１，２，３の設計データに対して複数個の第３のパターン（設計パターン２）７，８，９，１０，１１の設計データを発生させる。以下の説明において、これら各第３のパターン７，８，９，１０，１１をマークパターン（補正用パターン）と称することとする。これら各マークパターン７，８，９，１０，１１の設計データは、各補正部分１ａ，２ａ，２ｂ，３ａ，３ｂの設計データに対して、各補正部分１ａ，２ａ，２ｂ，３ａ，３ｂのそれぞれに応じた適正な補正内容を実行するように設計されて配置される。
【００２３】
各補正部分１ａ，２ａ，２ｂ，３ａ，３ｂに対する補正内容は、各設計パターン１，２，３，４，５のそれぞれのレイアウト情報のうち、各補正対象パターン１，２，３の周囲に設けられて各補正対象パターン１，２，３に干渉する干渉パターンのレイアウト情報に基づいて決定される。本実施形態においては、各補正部分１ａ，２ａ，２ｂ，３ａ，３ｂに対する補正内容は、大別して２種類の干渉パターンのレイアウト情報に基づいて作成される。１つは、それぞれが互いに干渉し合う干渉パターンでもある各補正対象パターン１，２，３のレイアウト情報である。また他の１つは、各補正対象パターン１，２，３の周囲に設けられて各補正対象パターン１，２，３に干渉する２個の干渉パターン４，５のレイアウト情報である。すなわち、各マークパターン７，８，９，１０，１１の設計データには、各干渉パターン１，２，３，４，５のそれぞれのレイアウト情報に基づいて、各補正対象パターン１，２，３の各補正部分１ａ，２ａ，２ｂ，３ａ，３ｂのそれぞれに応じた適正な補正内容が記述される。
【００２４】
各マークパターン７，８，９，１０，１１の設計データは、各補正部分１ａ，２ａ，２ｂ，３ａ，３ｂの設計データとともに一括して処理される領域内に発生させられる。この際、各マークパターン７，８，９，１０，１１の設計データは、各補正部分１ａ，２ａ，２ｂ，３ａ，３ｂの設計データに関連付けられて発生させられる。また、各マークパターン７，８，９，１０，１１の設計データは、予め設定されている所定の発生ルールに従って発生させられる。図２に示すように、本実施形態においては、各マークパターン７，８，９，１０，１１は、それらの補正対象である各補正対象パターン１，２，３の補正部分１ａ，２ａ，２ｂ，３ａ，３ｂを包含するように覆って配置される。すなわち、各マークパターン７，８，９，１０，１１は、各補正対象パターン１，２，３のエッジ部１ａ，２ａ，２ｂ，３ａ，３ｂに重なる領域に配置される。このようにして発生させられた各マークパターン７，８，９，１０，１１の設計データに含まれる各補正内容に従って、各補正対象パターン１，２，３の各補正部分１ａ，２ａ，２ｂ，３ａ，３ｂの設計データが補正される。
【００２５】
図３に、本実施形態におけるマークパターンの発生ルールの一例を示す。図３に示す発生ルールによれば、各マークパターン７，８，９，１０，１１は、ルール毎に異なるレイヤー（マークレイヤー）で発生させられている。発生させられた各マークパターン７，８，９，１０，１１には、ｍ１，ｍ２，ｍ３，ｍ４，ｍ５のいずれかのレイヤー名が付されている。前述したように、各マークパターン７，８，９，１０，１１の設計データは、各干渉パターン１，２，３，４，５のそれぞれのレイアウト情報に基づいて作成される。本実施形態においては、各干渉パターン１，２，３，４，５のそれぞれのレイアウト情報として、各干渉パターン１，２，３，４，５のそれぞれのパターン幅ｗ、および隣接する各干渉パターン１，２，３，４，５同士の間隔である隣接スペース幅ｓを用いる。したがって、各マークパターン７，８，９，１０，１１は、各干渉パターン１，２，３，４，５のパターン幅ｗおよび隣接スペース幅ｓごとに異なるマークレイヤーで発生されるように、それらの発生方法をルール化されている。すなわち、各干渉パターン１，２，３，４，５のパターン幅ｗおよび隣接スペース幅ｓに応じて、各マークパターン７，８，９，１０，１１が、各補正対象パターン１，２，３の各補正部分１ａ，２ａ，２ｂ，３ａ，３ｂに対して適正な補正を実行するマークレイヤーとして発生されるように、発生ルールが作成（設定）されている。
【００２６】
以下、主に図５に示すフローチャートに従って、本実施形態に係るパターン補正方法を含む、マスク作成方法およびパターン形成方法について詳しく説明する。
【００２７】
先ず、図５に示すように、半導体基板１２上に形成する複数個の設計パターン１，２，３，４，５のそれぞれの設計データのうち、少なくとも一部に補正される部分を含む補正対象パターン１，２，３の設計データからそれぞれの補正部分１ａ，２ａ，２ｂ，３ａ，３ｂに対応する設計データを抽出する。前述したように、各設計パターン１，２，３，４，５のそれぞれの設計データは、図１に示すように設計段階において予め設定されたパターン群６をなして配置されている。これを工程１（Ｓｔｅｐ１）とする。
【００２８】
次に、各設計パターン１，２，３，４，５のそれぞれのレイアウト情報のうち、各補正対象パターン１，２，３の周囲に設けられて各補正対象パターン１，２，３に干渉する干渉パターン１，２，３，４，５のそれぞれのレイアウト情報を取得する。これを工程２（Ｓｔｅｐ２）とする。
【００２９】
次に、各補正対象パターン１，２，３の各補正部分１ａ，２ａ，２ｂ，３ａ，３ｂに応じた補正の内容を決定する。これらの補正内容は、各干渉パターン１，２，３，４，５のそれぞれのレイアウト情報に基づいて決定される。これを工程３（Ｓｔｅｐ３）とする。
【００３０】
次に、決定された補正内容を各補正部分１ａ，２ａ，２ｂ，３ａ，３ｂに対して実行する各マークパターン７，８，９，１０，１１のそれぞれの設計データを作成する。各マークパターン７，８，９，１０，１１のそれぞれの設計データは、各干渉パターン１，２，３，４，５のそれぞれのレイアウト情報に基づいて作成される。これを工程４（Ｓｔｅｐ４）とする。
【００３１】
次に、各マークパターン７，８，９，１０，１１の各設計データを発生させる。各マークパターン７，８，９，１０，１１の各設計データは、前述したように予め作成されているマークパターン発生ルールに基づいて発生させられる。この際、各マークパターン７，８，９，１０，１１の各設計データは、各補正対象パターン１，２，３の各補正部分１ａ，２ａ，２ｂ，３ａ，３ｂの各設計データとともに一括して処理される領域内に発生させられる。それとともに、各マークパターン７，８，９，１０，１１の各設計データは、各補正部分１ａ，２ａ，２ｂ，３ａ，３ｂの各設計データに関連付けて発生させられる。本実施形態では、前述したように、各マークパターン７，８，９，１０，１１の各設計データを、図２に示すように各補正対象パターン１，２，３のそれぞれの補正部分である各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂの設計データに重ねて発生させる。このようなマークパターン発生方法によれば、各設計パターン１，２，３，４，５および各マークパターン７，８，９，１０，１１のそれぞれの設計データの階層構造を維持することができる。これにより、各マークパターン７，８，９，１０，１１の発生に拘らず、各補正対象パターン１，２，３の各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂの補正に必要とされるデータ量を抑制することができる。ひいては、各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂの補正に要するデータ量および時間の爆発的増加を回避することができる。これを工程５（Ｓｔｅｐ５）とする。
【００３２】
なお、工程３、工程４、および工程５は、同一工程内で一括して処理される設定としても構わない。
【００３３】
次に、各設計パターン１，２，３，４，５の設計データを、各マークパターン７，８，９，１０，１１の設計データを含めて作成し直す。すなわち、図２に示すように、工程５において各マークパターン７，８，９，１０，１１と関連付けられた各補正対象パターン１，２，３の各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂを含む新たな各設計パターン（各干渉パターン）１，２，３，４，５の各設計データを作成する。これを工程６（Ｓｔｅｐ６）とする。
【００３４】
これまでの工程１〜工程６は、図５中に示す破線より上側の、いわゆるデータ設計段階において実行される。前述したように、図２に示す各設計パターン１，２，３，４，５および各マークパターン７，８，９，１０，１１の各設計データを発生させるためには、それぞれの設計データをデータ設計段階で作成しておく必要がある。このデータ設計段階においては、各設計パターン１，２，３，４，５が予め決められているデザインルールに従って描かれているか否かを判断するために、いわゆるデザイン・ルール・チェック（ＤＲＣ：Design Rule Check）が行われるのが一般的である。このデザイン・ルール・チェックでは、例えば各設計パターン１，２，３，４，５のパターン幅ｗおよび隣接スペース幅ｓなどのチェックが行われる。したがって、デザイン・ルール・チェックを行う際に、併せて各マークパターン（マークレイヤー）７，８，９，１０，１１を発生させても構わない。あるいは、デザイン・ルール・チェック用のツールとは別個のマークパターン発生専用のツールを作成し、これにより各マークパターン７，８，９，１０，１１を発生させても構わない。
【００３５】
次に、図５中に示す破線より下側の、いわゆるマスクパターンデータ処理段階（マスクパターンデータ作成段階）の各工程について説明する。データ設計段階において作成された図２に示す各設計パターン１，２，３，４，５および各マークパターン７，８，９，１０，１１のそれぞれの設計データは、次に述べるマスクパターンデータ作成段階に送られる。そして、このマスクパターンデータ作成段階において、各設計パターン１，２，３，４，５および各マークパターン７，８，９，１０，１１のそれぞれの設計データに対して適正なマスクパターンデータ作成処理が開始される。
【００３６】
先ず、各設計パターン１，２，３，４，５をそれぞれマスクパターン１３，１４，１５，１６，１７としてマスク１８に形成するための複数個のマスクパターン１３，１４，１５，１６，１７の設計データを作成する。具体的には、工程６において作成された、各マークパターン７，８，９，１０，１１の設計データを含む各設計パターン１，２，３，４，５の設計データに基づいて、一旦、仮の各マスクパターン１３，１４，１５，１６，１７の設計データを作成する。これを工程７（Ｓｔｅｐ７）とする。
【００３７】
次に、各補正対象パターン１，２，３の各補正部分１ａ，２ａ，２ｂ，３ａ，３ｂに対して、各マークパターン７，８，９，１０，１１に応じた補正を施す。この際、各マークパターン７，８，９，１０，１１ごとに予め定められた補正内容（補正ルール）を読み込む。そして、この補正ルールに従って、各補正対象パターン１，２，３の各補正部分１ａ，２ａ，２ｂ，３ａ，３ｂに対して適正な補正を施す。本実施形態では、各マークパターン７，８，９，１０，１１に基づいて、各補正対象パターン１，２，３の各補正部分である各エッジ部１ａ，２ａ，２ｂ，３ａ，３をそれぞれ適性量、適正な方向に移動させる補正を行う。なお、この補正は、工程７において作成された仮の各マスクパターン１３，１４，１５，１６，１７の設計データの中で行われる。これを工程８（Ｓｔｅｐ８）とする。
【００３８】
この工程８（マスクパターンデータ補正工程）では、各設計パターン１，２，３，４，５の設計データを、予め定められている補正ルールおよび図示しない発生モデルの少なくとも一方に基づいて補正することができる。この補正を迅速に実行するためには、例えば各マークパターン７，８，９，１０，１１に対応する補正ルール（補正内容）を予め決めておく必要がある。前述したように、本実施形態では、各マークパターン７，８，９，１０，１１に基づいて各エッジ部１ａ，２ａ，２ｂ，３ａ，３をそれぞれ適性量移動させる補正を行う。したがって、各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂを迅速に適性量移動させるために、各マークパターン７，８，９，１０，１１に対応するエッジ補正量（エッジ移動量）を予めルール化しておく必要がある。
【００３９】
図４に、本実施形態における、各マークパターン７，８，９，１０，１１に対応するルール化されたエッジ補正量（エッジ移動量）を示す。この工程８では、各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂ上に発生させられた各マークパターン７，８，９，１０，１１を認識するとともに、各マークパターン７，８，９，１０，１１ごとに設定されている各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂに対するエッジ補正量を読み取る。そして、読み取った補正量に応じて、各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂを予め設定されている所定量移動させる。ここで、例えば各補正対象パターン１，２，３とこれらに隣接する各干渉パターン１，２，３，４，５との間の隣接スペース幅ｓが、数十μｍ〜数ｍｍ程度の比較的大きな値であったとする。このような場合でも、前述した方法によれば、各補正対象パターン１，２，３の各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂ付近に配置された各マークパターン７，８，９，１０，１１を検索するだけで、各マークパターン７，８，９，１０，１１に応じて各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂを迅速に適性量移動させることができる。すなわち、本実施形態に係るパターン補正方法によれば、補正対象パターンから近距離に配置されたマークパターンを検索するだけで、補正対象パターンに対する適正な補正量を補正対象パターンから遠距離に配置された干渉パターンのレイアウト情報に基づいて決めることができる。
【００４０】
次に、実際にマスク１８に形成する各マスクパターン１３，１４，１５，１６，１７の設計データを作成する。具体的には、工程８において適正な補正が施された仮の各マスクパターン１３，１４，１５，１６，１７の設計データに基づいて、実際にマスク１８に形成する各マスクパターン１３，１４，１５，１６，１７の設計データを作成する。これを工程９（Ｓｔｅｐ９）とする。
【００４１】
次に、工程９において作成された、実際のマスクパターン形成用の補正済みの各マスクパターン１３，１４，１５，１６，１７の設計データに基づいて、マスク１８に各マスクパターン１３，１４，１５，１６，１７を形成する。すなわち、パターン転写用のマスク１８を作成する。これを工程１０（Ｓｔｅｐ１０）とする。
【００４２】
そして、工程９において作成されたマスク１８を用いて、半導体基板（ウェーハ）１２上に、予め設定されている所望の各設計パターン１，２，３，４，５を形成する。具体的には、マスク１８を用いて露光作業を行い、マスク１８に形成されている各マスクパターン１３，１４，１５，１６，１７をウェーハ１２上に設けられているレジスト膜１９に転写する。この後、通常の現像工程、エッチング工程、およびレジスト膜除去工程などを経て、補正済みの所望の各マスクパターン１３，１４，１５，１６，１７を、それぞれレジストパターンとしてウェーハ１２上に形成する。これを工程１１（Ｓｔｅｐ１１）とする。
【００４３】
以上説明した工程１〜工程１１を経ることにより、表面に所望の各マスクパターン１３，１４，１５，１６，１７が形成されたウェーハ１２を得る。すなわち、各設計パターン（各レジストパターン）１，２，３，４，５が、おおよそそれらの設計段階において設定された寸法、形状、および配置通りに、許容できる誤差の範囲内で高い精度で表面に形成されたウェーハ１２を得る。この後、詳しい説明および図示は省略するが、通常のダイシング工程、マウンティング工程、ボンディング工程、およびパッケージング工程などを経て、所望の各設計パターン１，２，３，４，５が形成されたウェーハ１２を具備する半導体装置を得る。
【００４４】
なお、工程８の補正を実行する前後に、図５のフローチャートに示す各プロセス以外の他のプロセスで発生するプロセス変換差（誤差）を補正するための補正を実行することもできる。すなわち、各マスクパターン１３，１４，１５，１６，１７の設計データに対して各マークパターン７，８，９，１０，１１に応じた補正を実行する前後に、各マスクパターン１３，１４，１５，１６，１７の設計データに対して他の補正を実行することもできる。例えば、図５中破線の枠で囲って示すように、工程７と工程８との間に他の第１の補正を行っても構わない。あるいは、同じく図５中破線の枠で囲って示すように、工程８と工程９との間に他の第２の補正を行っても構わない。さらには、それら他の第１の補正および他の第２の補正を、工程８の前後でそれぞれ連続して行っても構わない。それら他の第１の補正および他の第２の補正の各補正において実行される補正手法や補正方法などの補正内容は、マスキング工程、リソグラフィ工程、およびエッチング工程などのプロセスの種類に応じて適宜、適正な内容に設定される。これにより、図５のフローチャートに示す各プロセス以外の他のプロセスで発生するプロセス変換差（誤差）を、より高速かつ円滑に、またより高精度に補正することができる。
【００４５】
次に、主に図６を参照しつつ、本実施形態に係るパターン補正システム２０について説明する。このパターン補正システム２０は、前述した図５に示すパターン補正方法を実行するものである。
【００４６】
図６に示すように、パターン補正システム２０は、マークパターン発生装置２１およびマスクパターンデータ処理装置２２から構成されている。マークパターン発生装置２１には、各設計パターン１，２，３，４，５の各設計データ、および各マークパターン７，８，９，１０，１１の各設計データの発生ルールが入力される。マークパターン発生装置２１は、入力された発生ルールに基づいて、各マークパターン７，８，９，１０，１１の各設計データを、各補正対象パターン１，２，３の各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂの各設計データとともに一括して処理される領域内に各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂの各設計データに関連付けて発生させる（工程５）。そして、マークパターン発生装置２１は、各マークパターン７，８，９，１０，１１と関連付けられた各補正対象パターン１，２，３の各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂを含む各設計パターン１，２，３，４，５（仮の各マスクパターン１３，１４，１５，１６，１７）の各設計データを作成する（工程６）。すなわち、マークパターン発生装置２１は、図５のフローチャートに示す工程１（Ｓｔｅｐ１）〜工程１１（Ｓｔｅｐ１１）のうち、破線より上側のデータ設計段階に相当する工程１（Ｓｔｅｐ１）〜工程６（Ｓｔｅｐ６）を実行する。
【００４７】
マスクパターンデータ処理装置２２には、各マークパターン７，８，９，１０，１１の各設計データが入力される。それとともに、マスクパターンデータ処理装置２２には、マークパターン発生装置２１において作成された、各マークパターン７，８，９，１０，１１と関連付けられた各補正対象パターン１，２，３の各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂを含む各設計パターン１，２，３，４，５の各設計データが入力される。マスクパターンデータ処理装置２２は、入力された各設計データに基づいて、各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂの各設計データを各マークパターン７，８，９，１０，１１の各設計データに記述されている補正内容に従って補正する（工程８）。より詳しくは、この各マークパターン７，８，９，１０，１１に応じた補正は、マスクパターンデータ処理装置２２内に備えられているマスクパターンデータ補正装置２３によって行われる。マスクパターンデータ補正装置２３は、各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂの各設計データを補正する際に、各マークパターン７，８，９，１０，１１ごとに予め定められた補正内容（補正ルール）を読み込む。そして、マスクパターンデータ補正装置２３は、各マークパターン７，８，９，１０，１１と関連付けられた各補正対象パターン１，２，３の各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂの各設計データを、各マークパターン７，８，９，１０，１１および読み込んだ補正ルールに基づいて適性量移動させる。
【００４８】
続けて、マスクパターンデータ処理装置２２は、補正が施された各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂの各設計データを含む仮の各マスクパターン１３，１４，１５，１６，１７の各設計データに基づいて、実際にマスク１８に形成する各マスクパターン１３，１４，１５，１６，１７の各設計データを作成する（工程９）。より詳しくは、この実際にマスク１８に形成する各マスクパターン１３，１４，１５，１６，１７の各設計データの作成は、マスクパターンデータ処理装置２２内に備えられているマスクパターンデータ作成装置２４によって行われる。そして、マスクパターンデータ処理装置２２は、マスクパターンデータ作成装置２４によって作成された実際にマスク１８に形成する各マスクパターン１３，１４，１５，１６，１７の各設計データを出力する。このように、マスクパターンデータ処理装置２２は、図５のフローチャートに示す工程１（Ｓｔｅｐ１）〜工程１１（Ｓｔｅｐ１１）のうち、破線より下側のマスクパターンデータ処理段階（マスクパターンデータ作成段階）の中の工程７（Ｓｔｅｐ７）〜工程９（Ｓｔｅｐ９）を実行する。
【００４９】
なお、マスクパターンデータ処理段階において、前述した他の第１の補正および他の第２の補正を実行する場合、図６中破線の枠で囲って示すように、マスクパターンデータ処理装置２２の内部に他の第１の補正装置２５および他の第２の補正装置２６を設けるとよい。これにより、図５のフローチャートに示す各プロセス以外の他のプロセスで発生するプロセス変換差（誤差）を、パターン補正システム２０を用いて、より高速かつ円滑に、またより高精度に補正することができる。
【００５０】
次に、主に図７を参照しつつ、本実施形態に係るパターン補正プログラム、およびこのパターン補正プログラムを記録したコンピュータ２７に読み取り可能な記録媒体２８について説明する。これらパターン補正プログラムおよび記録媒体２８は、前述した図５に示すパターン補正方法を実行するものである。より具体的には、本実施形態に係るパターン補正プログラムおよび記録媒体２８は、前述した図６に示すパターン補正システム２０を作動させるとともにその動作を制御して、図５に示すパターン補正方法を実行するものである。すなわち、パターン補正システム２０は、例えば磁気ディスクや光ディスク、あるいは半導体メモリ等の記録媒体２８に記録されたパターン補正プログラムを読み込み、このプログラムによって動作が制御されるコンピュータ２７によっても実現される。前述したように、図５に示す工程１〜工程９に相当する本実施形態のパターン補正方法は、実質的に全てコンピュータ２７で処理可能なデータ処理工程である。したがって、図５に示す工程１〜工程９を実行するパターン補正システム２０自体を、コンピュータ２７とみなすことができる。以下、パターン補正システム２０自体を、コンピュータ２７とみなして説明する。
【００５１】
また、図７においては、簡単のため、パターン補正システム２０が備えるマークパターン発生装置２１、マスクパターンデータ処理装置２２、マスクパターンデータ補正装置２３、マスクパターンデータ作成装置２４、他の第１の補正装置２５、および他の第２の補正装置２６のそれぞれのデータ入力部を、単にコンピュータ２７の入力部２９としてまとめて示す。同様に、マークパターン発生装置２１、マスクパターンデータ処理装置２２、マスクパターンデータ補正装置２３、マスクパターンデータ作成装置２４、他の第１の補正装置２５、および他の第２の補正装置２６のそれぞれのデータ出力部を、単にコンピュータ２７の出力部３０としてまとめて示す。また同様に、マークパターン発生装置２１、マスクパターンデータ処理装置２２、マスクパターンデータ補正装置２３、マスクパターンデータ作成装置２４、他の第１の補正装置２５、および他の第２の補正装置２６のそれぞれのデータ記憶部、ならびに記録媒体２８から読み取ったパターン補正プログラムを記憶するパターン補正システム２０のプログラム記憶部を、単にコンピュータ２７の記憶部３１としてまとめて示す。さらに同様に、マークパターン発生装置２１、マスクパターンデータ処理装置２２、マスクパターンデータ補正装置２３、マスクパターンデータ作成装置２４、他の第１の補正装置２５、および他の第２の補正装置２６のそれぞれの演算処理部（データ処理部、プログラム実行部）、ならびに記録媒体２８から読み取ったパターン補正プログラムを記憶するパターン補正システム２０の演算処理部（データ処理部、プログラム実行部）を、単にコンピュータ２７のＣＰＵ３２としてまとめて示す。
【００５２】
図７中白抜き矢印で示すように、記録媒体２８に記録されたパターン補正プログラムを、コンピュータ２７（パターン補正システム２０）に読み込ませる。具体的には、記録媒体２８に記録されたパターン補正プログラムを、コンピュータ２７（マークパターン発生装置２１）の入力部２９を介してコンピュータ２７（マークパターン発生装置２１）のＣＰＵ３２に読み取らせる。ＣＰＵ３２に読み取られたパターン補正プログラムは、ＣＰＵ３２からコンピュータ２７の記憶部３１に送られて記憶される。また、コンピュータ２７（マークパターン発生装置２１）の記憶部３１には、各設計パターン１，２，３，４，５の各設計データ、および各マークパターン７，８，９，１０，１１の各設計データの発生ルールが、入力部２９を介して入力されて記憶される。
【００５３】
ＣＰＵ３２は、記憶部３１に記憶されたパターン補正プログラムに基づいてパターン補正処理を実行する。具体的には、先ず、記憶部３１に記憶されている各設計パターン１，２，３，４，５の各設計データのうち、少なくとも一部に補正される部分を含む複数個の補正対象パターン１，２，３の各設計データから、それぞれの補正部分（エッジ部）１ａ，２ａ，２ｂ，３ａ，３ｂに対応する設計データを抽出する。すなわち、ＣＰＵ３２は、図５中の工程１（Ｓｔｅｐ１）に相当する、データ抽出処理を実行する。それとともに、ＣＰＵ３２は、記憶部３１に記憶されている各設計パターン１，２，３，４，５のそれぞれのレイアウト情報のうち、各補正対象パターン１，２，３の周囲に設けられて各補正対象パターン１，２，３に干渉する複数個の干渉パターン１，２，３，４，５のレイアウト情報を取得する。すなわち、ＣＰＵ３２は、図５中の工程２（Ｓｔｅｐ２）に相当する、レイアウト情報取得処理を実行する。
【００５４】
次に、ＣＰＵ３２は、各干渉パターン１，２，３，４，５のレイアウト情報に基づいて、各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂに応じた適正な補正の内容を決定する。すなわち、ＣＰＵ３２は、図５中の工程３（Ｓｔｅｐ３）に相当する、補正内容決定処理を実行する。それとともに、ＣＰＵ３２は、決定した補正内容を各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂに対して実行する複数個のマークパターン７，８，９，１０，１１の設計データを、各干渉パターン１，２，３，４，５のレイアウト情報に基づいて作成する。すなわち、ＣＰＵ３２は、図５中の工程４（Ｓｔｅｐ４）に相当する、マークパターンの設計データ作成処理を実行する。そして、ＣＰＵ３２は、各マークパターン７，８，９，１０，１１の各設計データを、各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂの各設計データとともに一括して処理される領域内に各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂの各設計データに関連付けて発生させる。本実施形態では、前述したように、ＣＰＵ３２は、各マークパターン７，８，９，１０，１１の各設計データを、各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂの各設計データに重ねて発生させる。すなわち、ＣＰＵ３２は、図５中の工程５（Ｓｔｅｐ５）に相当する、マークパターンの設計データ発生処理を実行する。
【００５５】
続けて、ＣＰＵ３２は、各設計パターン１，２，３，４，５の設計データを、各マークパターン７，８，９，１０，１１の設計データを含めて作成し直す。具体的には、ＣＰＵ３２は、各マークパターン７，８，９，１０，１１と関連付けられた各補正対象パターン１，２，３の各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂを含む各設計パターン１，２，３，４，５の各設計データを新たに作成する。すなわち、ＣＰＵ３２は、図５中の工程６（Ｓｔｅｐ６）に相当する、設計データ作成処理を実行する。
【００５６】
以上説明したＣＰＵ３２による各処理は、前述したようにマークパターン発生装置２１により実行される。すなわち、図５に示すデータ設計段階中の工程１（Ｓｔｅｐ１）〜工程６（Ｓｔｅｐ６）に相当する各処理は、具体的にはコンピュータ２７（パターン補正システム２０）が備えるＣＰＵ３２のうち、マークパターン発生装置２１のＣＰＵ３２により実行される。マークパターン発生装置２１のＣＰＵ３２により作成された各マークパターン７，８，９，１０，１１の各設計データや、各マークパターン７，８，９，１０，１１と関連付けられた新たな各設計パターン１，２，３，４，５の各設計データは、適宜、マークパターン発生装置２１の記憶部３１に記憶（保存）される設定とするとよい。
【００５７】
マークパターン発生装置２１のＣＰＵ３２により作成された、各マークパターン７，８，９，１０，１１の各設計データや新たな各設計パターン１，２，３，４，５の各設計データは、マークパターン発生装置２１の出力部３０を介してマスクパターンデータ処理装置２２（コンピュータ２７）の入力部２９に入力される。入力部２９を介して入力された各マークパターン７，８，９，１０，１１の各設計データや新たな各設計パターン１，２，３，４，５の各設計データは、マスクパターンデータ処理装置２２のＣＰＵ３２を介してマスクパターンデータ処理装置２２の記憶部３１に一旦保存されるとともに、ＣＰＵ３２により所定の処理が施される。
【００５８】
マスクパターンデータ処理装置２２のＣＰＵ３２は、マークパターン発生装置２１から入力された各マークパターン７，８，９，１０，１１の各設計データや新たな各設計パターン１，２，３，４，５の各設計データに基づいて、一旦、仮の各マスクパターン１３，１４，１５，１６，１７の設計データを作成する。すなわち、ＣＰＵ３２は、図５中の工程７（Ｓｔｅｐ７）に相当する、仮のマスクパターンの設計データ作成処理を実行する。
【００５９】
次に、マスクパターンデータ処理装置２２のＣＰＵ３２は、仮の各マスクパターン１３，１４，１５，１６，１７の各設計データに対して、それぞれ適正な補正を施す。具体的には、マスクパターンデータ処理装置２２内に備えられているマスクパターンデータ補正装置２３のＣＰＵ３２は、各マークパターン７，８，９，１０，１１の各設計データに記述されている補正内容に基づいて、各補正対象パターン１，２，３の各エッジ部１ａ，２ａ，２ｂ，３ａ，３をそれぞれ適性量移動させる。この際、マスクパターンデータ補正装置２３のＣＰＵ３２は、入力部２９を介して各マークパターン７，８，９，１０，１１ごとに予め定められた補正内容（補正ルール）を読み込む。そして、マスクパターンデータ補正装置２３のＣＰＵ３２は、各マークパターン７，８，９，１０，１１と関連付けられた各補正対象パターン１，２，３の各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂの各設計データを、各マークパターン７，８，９，１０，１１および読み込んだ補正ルールに基づいて適性量移動させる。すなわち、マスクパターンデータ補正装置２３のＣＰＵ３２は、図５中の工程８（Ｓｔｅｐ８）に相当する、仮のマスクパターンの設計データ補正処理を実行する。マスクパターンデータ補正装置２３のＣＰＵ３２により補正が施された仮の各マスクパターン１３，１４，１５，１６，１７の各設計データは、適宜、マスクパターンデータ補正装置２３（マスクパターンデータ処理装置２２）の記憶部３１に記憶（保存）される設定とするとよい。
【００６０】
次に、マスクパターンデータ処理装置２２のＣＰＵ３２は、実際にマスク１８に形成する各マスクパターン１３，１４，１５，１６，１７の設計データを作成する。マスクパターンデータ補正装置２３のＣＰＵ３２により補正が施された仮の各マスクパターン１３，１４，１５，１６，１７の各設計データは、マスクパターンデータ補正装置２３の出力部３０を介してマスクパターンデータ処理装置２２内に備えられているマスクパターンデータ作成装置２４の入力部２９に入力される。入力部２９を介して入力された補正が施された仮の各マスクパターン１３，１４，１５，１６，１７の各設計データは、マスクパターンデータ作成装置２４のＣＰＵ３２を介してマスクパターンデータ作成装置２４の記憶部３１に一旦保存されるとともに、ＣＰＵ３２により所定の処理が施される。具体的には、マスクパターンデータ作成装置２４のＣＰＵ３２は、補正が施された仮の各マスクパターン１３，１４，１５，１６，１７の設計データに基づいて、実際にマスク１８に形成する各マスクパターン１３，１４，１５，１６，１７の設計データを作成する。すなわち、マスクパターンデータ作成装置２４のＣＰＵ３２は、図５中の工程９（Ｓｔｅｐ９）に相当する、実際のマスクパターンの設計データ作成処理を実行する。マスクパターンデータ作成装置２４のＣＰＵ３２により作成された実際の各マスクパターン１３，１４，１５，１６，１７の各設計データは、適宜、マスクパターンデータ作成装置２４（マスクパターンデータ処理装置２２）の記憶部３１に記憶（保存）される設定とするとよい。
【００６１】
この後、マスクパターンデータ作成装置２４のＣＰＵ３２により作成された実際の各マスクパターン１３，１４，１５，１６，１７の各設計データは、マスクパターンデータ作成装置２４（マスクパターンデータ処理装置２２）の出力部３０を介して、コンピュータ２７（パターン補正システム２０）の外部に出力される。例えば、マスクパターンデータ作成装置２４のＣＰＵ３２により作成された実際の各マスクパターン１３，１４，１５，１６，１７の各設計データは、それらに基づいてマスク１８に各マスクパターン１３，１４，１５，１６，１７を形成する図示しないマスクパターン形成装置（マスク作成装置）に入力される。
【００６２】
以上説明したように、図５に示すマスクパターンデータ処理段階（マスクパターンデータ作成段階）中の工程７（Ｓｔｅｐ７）〜工程９（Ｓｔｅｐ９）に相当する各処理は、具体的にはコンピュータ２７（パターン補正システム２０）が備えるＣＰＵ３２のうち、マスクパターンデータ処理装置２２が備えるマスクパターンデータ補正装置２３およびマスクパターンデータ作成装置２４の各ＣＰＵ３２により実行される。
【００６３】
なお、マスクパターンデータ処理段階において、前述した他の第１の補正および他の第２の補正を実行する場合には、図６中破線の枠で囲って示すように、マスクパターンデータ処理装置２２の内部に他の第１の補正装置２５および他の第２の補正装置２６を設けるとよい。そして、それら他の第１の補正装置２５および他の第２の補正装置２６による補正処理、およびそれらの補正処理に要するデータの入出力は、他の第１の補正装置２５および他の第２の補正装置２６のそれぞれの入力部２９、出力部３０、記憶部３１、およびＣＰＵ３２によって行われる設定とするとよい。これにより、図５のフローチャートに示す各プロセス以外の他のプロセスで発生するプロセス変換差（誤差）を、パターン補正プログラム（パターン補正システム２０、コンピュータ２７）を用いて、より高速かつ円滑に、またより高精度に補正することができる。
【００６４】
また、本実施形態において記述した手法は、コンピュータ２７に実行させることのできるプログラムとして、例えばフレキシブルディスクやハードディスク等の磁気ディスク、ＣＤ、ＤＶＤ、およびＭＯ等の光ディスク、あるいは半導体メモリ等の記録媒体２８に書き込んで各種装置に適用したり、通信媒体により伝達して各種装置に適用したりすることも可能である。前述したパターン補正装置（パターン補正システム２０）を実現するコンピュータ２７は、各種の記録媒体２８に記録されたパターン補正プログラムを読み込み、このパターン補正プログラムによって動作が制御されることにより、前述した処理を実行する。
【００６５】
また、前述したコンピュータ２７の記憶部３１にも、例えばフレキシブルディスクやハードディスク等の磁気ディスク、ＣＤ、ＤＶＤ、およびＭＯ等の光ディスク、あるいは半導体メモリ等、その内部に記録するデータやプログラムを適宜書き替え可能（更新可能）な記録媒体（記憶装置）を用いることが好ましい。
【００６６】
以上説明したように、この第１実施形態に係るパターン補正方法、パターン補正システム、パターン補正プログラム、パターン補正プログラムを記録したコンピュータに読み取り可能な記録媒体によれば、基板１２上に形成する設計パターン１，２，３，４，５とこれら各設計パターン１，２，３，４，５に干渉して誤差を生じさせる各干渉パターン１，２，３，４，５との距離に拘らず、各補正対象パターン１，２，３の各補正部分１ａ，２ａ，２ｂ，３ａ，３ｂの補正に要する時間およびデータ量を抑制してデータ処理効率を向上させることにより、各設計パターン１，２，３，４，５を高い精度で効率良く、かつ、容易に所望の設計寸法（設計サイズ、設計形状、設計パターン）通りに形成することができる。また、本実施形態に係るマスクおよびその作成方法によれば、所望のパターンを高い精度で形成することができる。また、本実施形態に係る半導体装置は、パターンが高い精度で形成された半導体基板を備えており、歩留まりが高く、かつ、安価である。さらに、本実施形態に係る半導体装置の製造方法によれば、パターンが高い精度で形成された半導体基板を備えており、歩留まりが高く、かつ、安価な半導体装置を効率良く、容易に、かつ、低コストで製造することができる。
【００６７】
背景技術において説明したように、近年の半導体製造技術の進歩は非常に目覚しく、最小加工寸法が約０．１３μｍサイズの半導体装置が量産されている。このような微細化は、いわゆるマスクプロセス技術、光リソグラフィ技術、およびエッチング技術等の微細パターン形成技術の飛躍的な進歩により実現されている。パターンサイズが十分大きい時代には、先ず、ウェーハ上に形成するＬＳＩパターンの平面形状をそのまま設計パターンとして描く。そして、その設計パターンに忠実なマスクパターンを作成する。続けて、そのマスクパターンを露光装置（投影光学系）によってウェーハ上に転写する。この後、設計パターンが転写された下地をエッチングすることによって、略設計パターン通りのパターンをウェーハ上に形成することができる。
【００６８】
ところが、パターンの微細化が進むにつれて、一連の半導体装置の各製造プロセスにおいてパターンを設計パターン通りに忠実に形成することが困難になってきている。ひいては、最終仕上がり寸法が設計パターン通りにならない問題が生じている。このような問題を解決するために、各プロセスにおける変換差（誤差）を考慮して、最終仕上がり寸法が設計パターン寸法と等しくなるように設計パターンと異なるマスクパターンを作成する技術（マスクデータ処理技術）が非常に重要になっている。
【００６９】
マスクデータ処理には、前述したプロセス近接効果補正（Process Proximity Correction：ＰＰＣ）処理以外にも、幾つかの種類がある。例えば、図形演算処理やデザインルールチェッカー（Design Rule Checker：ＤＲＣ）等を用いてマスクパターンを変化させるＭＤＰ（Mask Data Processing）がある。あるいは、予め設計パターンにダミーパターンを付加することによりリソグラフィプロセスで生じる寸法変動をパターンで補正する光近接効果補正（Optical Proximity Correction：ＯＰＣ）処理等がある。これらのマスクデータ処理を行うことによって、最終仕上がり寸法がウェーハ上で所望の設計寸法（設計サイズ、設計形状、設計パターン）通りとなるように、マスクパターンを適切に補正することができる。
【００７０】
前述した各マスクデータ処理のうち、例えばＰＰＣは２つの手法に大別される。１つは、例えばパターンの幅や隣り合うパターン同士の間隔など、パターンの特徴に応じて補正のルールを予め作成し、そのルールに従って特徴個所を補正するルールベースＰＰＣと呼ばれる処理である。他の１つは、ウェーハ上でのパターンの仕上がり平面形状を予測するシミュレータを用いてウェーハ上でのパターンの平面形状を予測し、その予測したパターンの平面形状が設計パターンと一致するようにパターンを補正するモデルベースＰＰＣと呼ばれる処理である。
【００７１】
また、近年では、ルールベースＰＰＣ手法とモデルベースＰＰＣ手法とを、プロセスの特性に応じて組み合わせて用いる補正手法が提案されている。その一例として、特開平１１−１０２０６２号公報（前記特許文献２）に、エッチングプロセス、リソグラフィプロセス、およびマスクプロセスの各プロセスで生じる変換差を、プロセスの段階ごとに異なる補正手法を用いて補正する技術が開示されている。具体的には、エッチングプロセスで生じる変換差に対してはルールベース補正手法を採用し、リソグラフィプロセスおよびマスクプロセスで生じる変換差に対してはモデルベース補正手法を採用している。このように、各プロセスの特性に応じて適正な補正を行うことができるように、各プロセスごとにＰＰＣ手法を変えている。ところが、特開平１１−１０２０６２号公報の技術では、補正対象パターンから数１０μｍ〜数ｍｍ程度の、補正対象パターンから比較的遠い位置に配置された他のパターンによって生じる変換差を補正することはできない。このような遠距離パターンによる変換差を回避する技術が、前述したように特開２００３−１７３９０号公報（前記特許文献３）に開示されている。この技術は、ダミーパターンの挿入によって補正対象パターンから遠距離でのパターンの配置のバリエーションを減らすことにより、遠距離からの変換差に対する影響を低減するものである。
【００７２】
ところが、デバイスによってはダミーパターンを配置できない場合がある。この場合、前述した特開２００３−１７３９０号公報の技術では遠距離からの変換差に対する影響を低減することができない。したがって、遠距離に配置されたパターンからの影響を補正するための他の手法が必要となる。
【００７３】
ただし、補正対象パターンから遠距離に配置されたパターンからの影響を考慮してパターン補正する場合、次に述べる２つの問題が発生する。１つは、補正対象パターンから遠距離に配置されたパターンからの影響を各補正対象パターンごとに見積り、それぞれの影響に応じて補正値を決定する必要があるために、補正対象パターンに対する補正値（補正量）を決定するまでの時間が、補正対象パターンからの距離が遠くなるに連れて増大する、という問題である。他の１つは、例えば設計データが階層構造を有する場合、補正時に参照するパターンの補正対象パターンからの距離が遠くなるに連れてより多くのデータが展開されるために、補正に要する処理時間の増大や、考慮しなければならないデータ量の著しい増大を招くおそれが大きい、という問題である。
【００７４】
これらの問題は、前述したＰＰＣ処理時間、ＰＰＣ検証時間、あるいはマスク描画時間等の増大を招き、デバイス作成におけるＴＡＴ（Turn Around Time）に大きな影響を及ぼす。ひいては、半導体装置の生産効率の低下および生産コストの高騰を招くおそれが大きい。
【００７５】
これに対して、本実施形態によれば、前述したように、各補正対象パターン１，２，３から数１０μｍ〜数ｍｍと比較的遠く離れた各干渉パターン１，２，３，４，５の各レイアウト情報に基づいて、各補正対象パターン１，２，３の近傍に各マークパターン７，８，９，１０，１１を配置する。詳しくは、各補正対象パターン１，２，３の補正部分である各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂ上に各マークパターン７，８，９，１０，１１を重ねて配置する。そして、それら各マークパターン７，８，９，１０，１１に応じて各補正対象パターン１，２，３の各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂに適正な補正を施すことができる。すなわち、各補正対象パターン１，２，３の近傍の各マークパターン７，８，９，１０，１１を判別するだけで、比較的離れた各干渉パターン１，２，３，４，５のレイアウト情報を考慮した高精度な補正を行うことができる。この結果、パターン補正精度の高精度化を、補正に要するデータ量および時間を増大させることなく、高速かつ容易に実現することが可能となる。
【００７６】
本発明者らが行ったメモリデバイス作製実験によれば、背景技術に係る補正技術において補正に要する時間（スピード）およびデータサイズをそれぞれ１とすると、本実施形態において補正に要する時間（スピード）およびデータサイズは、それぞれ約０．３および約０．２となることが確認された。
【００７７】
（第２の実施の形態）
次に、本発明に係る第２実施形態を図８を参照しつつ説明する。図８は、本実施形態に係るパターン被覆率に基づくマークパターンの発生ルールを示す図である。なお、以下の説明において、第１実施形態と同一部分には同一符号を付して、その詳しい説明を省略する。
【００７８】
本実施形態においては、マークパターン（マークレイヤー）発生ルールを、パターン被覆率に応じて作成する点が前述した第１実施形態と異なっているだけであり、その他は第１実施形態と同様である。
【００７９】
図８に示すように、本実施形態においては、マークパターン（マークレイヤー）発生ルールを、パターン被覆率（ｃ）ごとに個別に設定する。ここでは、パターン被覆率を、補正対象パターン１，２，３から所定の領域（範囲）内の面積に対する、その領域内に含まれる全設計パターン１，２，３，４，５、全干渉パターン１，２，３，４，５、および全マークパターン７，８，９，１０，１１が占める面積の比であると定義する。本実施形態においては、図８に示すように、パターン被覆率（ｃ）をｃ１，ｃ２，ｃ３，ｃ４，ｃ５の５段階に分類する。
【００８０】
このようにマークパターン発生ルールを設定することで、各補正対象パターン１，２，３の各補正部分１ａ，２ａ，２ｂ，３ａ，３ｂに対する補正内容（補正方法、補正量）を、パターン被覆率に応じて容易に適正な状態に設定することができる。この場合、図３に示すマークパターン発生ルールを、パターン被覆率に対するマークパターンの種類とする。それとともに、図４に対応するエッジ補正量を新たに作成し直して、第１実施形態の補正方法を適用する。これにより、第１実施形態と同様の補正を行うことができる。
【００８１】
以上説明したように、この第２実施形態によれば、前述した第１実施形態と同様の効果を得ることができる。また、本発明者らが行った実験によれば、この第２実施形態と第１実施形態とを組み合わせてマークパターン発生ルールおよびエッジ補正量を新たに定義し直しても、各補正対象パターン１，２，３に対する補正を、この第２実施形態および第１実施形態と同様の方法で迅速かつ高精度に、また容易に行うことができることが確認できた。
【００８２】
（第３の実施の形態）
次に、本発明に係る第３実施形態を図面の参照を省略して説明する。
【００８３】
本実施形態においては、前述した第１および第２の各実施形態に比較して、補正対象パターンからさらに遠く離れた遠距離パターン（干渉パターン）のレイアウト情報に基づいて補正を行う技術について説明する。
【００８４】
背景技術において説明したように、補正対象パターンから数μｍ程度と近接した領域に配置された近距離パターン（干渉パターン）による誤差は、近距離パターンのレイアウト情報に従来のルールベースＯＰＣ手法もしくはモデルベースＯＰＣ手法等を適用することで、十分に補正可能である。
【００８５】
これに対して、前述した第１および第２の各実施形態は、補正対象パターン１，２，３から数１０μｍ〜数ｍｍと比較的遠く離れた各干渉パターン１，２，３，４，５の各レイアウト情報に基づいて、各補正対象パターン１，２，３の近傍に各マークパターン７，８，９，１０，１１を配置する。そして、それら各マークパターン７，８，９，１０，１１に応じて各補正対象パターン１，２，３の各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂに適正な補正を施すことができる。すなわち、各補正対象パターン１，２，３の近傍の各マークパターン７，８，９，１０，１１を判別するだけで、比較的離れた各干渉パターン１，２，３，４，５のレイアウト情報を考慮した高精度な補正を行うことができる。
【００８６】
特に、補正対象パターン１，２，３を露光する際に用いる図示しない露光光の波長をλ、レンズの開口数をＮＡとする。そして、例えばマークパターン発生装置２１により、補正対象パターン１，２，３から１．３×（λ／ＮＡ）以上離れた領域に設けられている干渉パターン１，２，３，４，５のレイアウト情報を取得する設定とする。これにより、補正対象パターン１，２，３からさらに遠く離れた干渉パターン（遠距離パターン）１，２，３，４，５のレイアウト情報に基づいて、各補正対象パターン１，２，３の各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂに適正な補正を施すことができる。
【００８７】
例えば、背景技術で述べた各種補正方法により、補正対象パターンから数１０μｍ〜数ｍｍ程度離れた干渉パターンのレイアウト情報を判別しようとすると、マスクデータ処理で莫大な時間が掛かってしまう。特に、干渉パターンの設計データが階層構造を有している場合、補正処理に要するデータ量が爆発的に増大して、補正に要する時間が極めて長くなってしまう。この結果、補正が実際の半導体装置の製造現場で用いるには極めて不向きな、実用に耐えることができないものになる。ひいては、半導体装置の生産効率および歩留まりを著しく低下させ、半導体装置の製造コストを高騰させる原因となる。
【００８８】
これに対して、本実施形態によれば、補正対象パターン１，２，３の近傍を観察するだけで、補正対象パターン１，２，３から極めて遠い干渉パターン（遠距離パターン）１，２，３，４，５のレイアウト情報を判別できる。これにより、先に延べたような問題を殆ど起こすことなく、また設計パターン１，２，３，４，５と各遠距離干渉パターン１，２，３，４，５との距離に拘らず、各補正対象パターン１，２，３の各補正部分１ａ，２ａ，２ｂ，３ａ，３ｂに対して高精度な補正を施すことができる。
【００８９】
以上説明したように、この第３実施形態によれば、前述した第１および第２の各実施形態と同様の効果を得ることができる。また、前述した第１および第２の各実施形態に比較して、補正対象パターン１，２，３からさらに遠く離れた干渉パターン（遠距離パターン）１，２，３，４，５のレイアウト情報に基づいて、各補正対象パターン１，２，３の各エッジ部１ａ，２ａ，２ｂ，３ａ，３ｂに適正な補正を施すことができる。
【００９０】
なお、本発明に係るパターン補正方法、パターン補正システム、パターン補正プログラム、マスクの作成方法、および半導体装置の製造方法は、前述した第１〜第３の各実施形態には制約されない。本発明の趣旨を逸脱しない範囲で、それらの方法、システム、プログラム、構成、あるいは製造工程などの一部を種々様々な設定に変更したり、あるいは各種設定を適宜、適当に組み合わせて用いたりして実施することができる。
【００９１】
例えば、第１実施形態において説明したように、工程３、工程４、および工程５は、同一工程内において一括して処理される設定としても構わない。同様に、工程３、工程４、および工程５のみならず、工程１（Ｓｔｅｐ１）〜工程１１（Ｓｔｅｐ１１）の各工程も、適宜、適正に組み合わせることにより、同一工程内において一括して処理される設定としても構わない。
【００９２】
また、マークパターンをデータ設計段階で発生させるだけでなく、マスクパターンデータ処理段階の一工程においてマークパターンの発生を行うことも可能である。また、前述した第１〜第３の各実施形態においては、パターン露光を光露光により行うことを想定しているが、これに限定されるものではない。例えば、電子ビーム露光や、Ｘ線露光や、Ｘ線に近い領域の波長を有する光線による露光に対しても、同様に適用することができる。
【００９３】
また、前述した第１実施形態においては、図２に示すように、各補正対象パターン１，２，３のエッジ部１ａ，２ａ，２ｂ，３ａ，３ｂ上に、各マークパターン７，８，９，１０，１１をそれぞれ異なるレイヤーで発生させているが、必ずしもこのような発生の仕方に限定されるわけではない。各マークパターン７，８，９，１０，１１が、予め定められた発生ルール毎に識別できる形態であれば、どのような発生の仕方でも構わない。例えば、各マークパターン７，８，９，１０，１１を、各補正対象パターン１，２，３の補正部分１ａ，２ａ，２ｂ，３ａ，３ｂに重ならない位置で、各補正部分１ａ，２ａ，２ｂ，３ａ，３ｂに近接させて発生させても構わない。マークパターンの設計データは、補正対象パターンの補正部分の設計データとともに一括して処理される領域内に補正部分の設計データに関連付けて発生させればよい。
【００９４】
同様に、マークパターンの形状は、図２に示すような長方形状には限られない。マークパターンの形状は、その補正内容等に応じて、Ｌ字形状、凹形状、凸形状、三角形状、多角形状、円形状、あるいは楕円形状等、種々様々な形状に形成して構わない。また同様に、マークパターンの寸法やサイズも、その補正内容等に応じて、種々様々な大きさに設定して構わない。補正の精度やスピードそして容易性等は、各設計パターンや各マークパターンの寸法やサイズおよび形状等に左右されないのはもちろんである。
【００９５】
また、図２には、補正用マークパターンを各設計パターンのエッジ部上に異なるレイヤーで発生させる場合を表示しているが、必ずしもこの通りである必要はない。補正用マークパターンが図３に表示されているルール毎に識別できる形態であれば、補正用マークパターンはどのような仕方で発生されても構わない。また、図３には、マークレイヤー（マークパターン）の発生方法を、各パターンのパターン幅や、各パターン間のスペース幅毎にルール化しているが、必ずしもこの通りである必要はない。図３に示すルール以外にも、設計パターン周辺のパターン被覆率や設計パターンの形状等に応じて、マークレイヤーの発生方法をルール化しても構わない。例えば、設計パターンのコーナー部分や、設計パターンのラインの端部や、ライン・アンド・スペースパターン（Line and Space Pattern：Ｌ／Ｓパターン）等の、パターン固有の形状に応じて補正用マークパターンの発生方法をルール化しても構わない。あるいは、各設計パターンの高さなどに応じて、マークレイヤーの発生方法をルール化しても構わない。本発明者らが行った実験によれば、このような発生ルールに基づいて発生させられたマークパターン（マークレイヤー）を用いて補正したマスクパターンデータに基づいてマスクパターン（マスク）を作成し、露光した結果、設計パターンを所望通り高精度にウェーハ上に形成できることが確認できた。
【００９６】
また、図５のフローチャートに示す工程８（Ｓｔｅｐ８）の前後に他の補正を実行する場合、それらの補正の種類は前述した他の第１の補正および他の第２の補正に限られない。また、工程８の前後に他の補正を実行する場合、それらの補正の回数は１回には限られない。例えば、工程８の前に他の第１の補正以外の他の補正を行っても構わない。あるいは、工程８の前に、他の第１の補正に加えてさらに他の第１の補正以外の他の補正を行っても構わない。あるいは、工程８の前に他の第１の補正および他の第１の補正以外の他の補正の少なくとも一方を、それぞれ複数回行っても構わない。なお、他の第１の補正以外の他の補正の種類は、１種類に限定されないのはもちろんである。すなわち、工程８の前に、他の第１の補正以外の複数種類の他の補正を行っても構わない。これらの設定は、他の第２の補正を含めて、工程８の後に他の補正を実行する場合についても同様に行うことができる。
【００９７】
また、工程８の前後に実行する他の補正の設定に応じて、それらを適正に実行することができるように、他の第１の補正装置および他の第２の補正装置等、パターン補正システム（マスクパターンデータ処理装置）が備える他の補正を実行するための装置を、適宜、適正に組み替えて構わないのはもちろんである。さらに、工程８の前後に実行する他の補正の設定に応じて、それらを適正に実行することができるように、パターン補正プログラムの内容およびこのパターン補正プログラムにより動作を制御されるコンピュータ（パターン補正システム）の設定を、適宜、適正に組み替えて構わないのはもちろんである。
【００９８】
さらに、前述した第１〜第３の各実施形態によれば、本発明に係るパターン補正方法およびパターン補正システムは、次に述べる構成や工程を備えることもできる。
【００９９】
例えば、補正対象パターン（第１のパターン、補正パターン）の大きさ、補正対象パターンの形状、補正対象パターンと補正対象パターンに隣接する他の各パターンとの間隔、および補正対象パターンから所定の範囲内における各パターン（第１の設計パターン）によるパターン被覆率のうちの少なくとも１つを、干渉パターン（第２のパターン）のレイアウト情報に含ませる。
【０１００】
また、補正部分の設計データ（補正パターン）の抽出、干渉パターン（第２のパターン）のレイアウト情報の取得、補正内容の決定、補正用パターン（第３のパターン、設計パターン２）の設計データの作成、および補正用パターンの設計データの発生を、各パターン（第１の設計パターン）の設計データを作成する際に行うとともに、補正部分の設計データの補正を、各パターンをそれぞれマスクパターンとしてマスクに形成するための複数個の各マスクパターンの設計データを作成する際に行う。
【０１０１】
また、補正用パターン（第３のパターン、設計パターン２）の大きさおよびレイヤーの少なくとも一方を干渉パターン（第２のパターン）のレイアウト情報に応じて異なる設定とするとともに、補正用パターンを干渉パターンのレイアウト情報に応じて分類する。
【０１０２】
また、補正部分の設計データ（補正パターン）の補正を２回以上連続して行う。
【０１０３】
また、データ処理装置は、補正部分の設計データ（補正パターン）を補正用パターン（第３のパターン、設計パターン２）の設計データに含まれる補正内容に従って補正した後、各パターン（第１の設計パターン）をそれぞれマスクパターンとしてマスクに形成するための複数個の各マスクパターンの設計データを、補正が施された補正対象パターン（第１のパターン、補正パターン）を含む各パターンの設計データに基づいて作成する。
【０１０４】
また、パターン発生装置は、補正対象パターン（第１のパターン、補正パターン）の大きさ、補正対象パターンの形状、補正対象パターンと補正対象パターンに隣接する他の各パターン（第１の設計パターン）との間隔、および補正対象パターンから所定の範囲内における各パターンによるパターン被覆率のうちの少なくとも１つを、干渉パターン（第２のパターン）のレイアウト情報に含ませる。
【０１０５】
また、パターン発生装置は、補正部分の設計データ（補正パターン）の抽出、干渉パターン（第２のパターン）のレイアウト情報の取得、補正内容の決定、補正用パターン（第３のパターン、設計パターン２）の設計データの作成、および補正用パターンの設計データの発生を、各パターン（第１の設計パターン）の設計データを作成する際に行うとともに、データ処理装置は、補正部分の設計データの補正を、各パターンをそれぞれマスクパターンとしてマスクに形成するための複数個の各マスクパターンの設計データを作成する際に行う。
【０１０６】
また、パターン補正システムは、補正用パターン（第３のパターン、設計パターン２）の大きさおよびレイヤーの少なくとも一方を干渉パターン（第２のパターン）のレイアウト情報に応じて異なる設定とするとともに、補正用パターンを干渉パターンのレイアウト情報に応じて分類する。
【０１０７】
また、パターン発生装置は、補正部分の設計データの補正を２回以上連続して行う。
【０１０８】
さらに、以上述べた工程や構成を前述した第１〜第３の各実施形態に適用させるのに伴って、それら各工程や各構成を本発明に係るパターン補正プログラム、マスクの作成方法、および半導体装置の製造方法にも適宜、適正に適用させて、種々様々な態様をとらせることができる。
【図面の簡単な説明】
【０１０９】
【図１】第１実施形態に係る基板上に形成する複数個のパターンを示す平面図。
【図２】図１の各パターンに補正用パターンを付加して示す平面図。
【図３】図２の補正用パターンの発生ルールを示す図。
【図４】図２の補正用パターンと補正量との関係を示す図。
【図５】第１実施形態に係るパターン補正方法、マスクの作成方法、および半導体装置の製造方法をフローチャートにして示す図。
【図６】第１実施形態に係るパターン補正システムを簡略して示すブロック図。
【図７】第１実施形態に係るパターン補正プログラムおよびパターン補正プログラムを記録したコンピュータに読み取り可能な記録媒体と、図６のパターン補正システムとの関係を簡略して示すブロック図。
【図８】第２実施形態に係るパターン被覆率に基づくマークパターンの発生ルールを示す図。
【符号の説明】
【０１１０】
１，２，３…補正対象パターン（補正パターン、第１のパターン、干渉パターン、第２のパターン、設計パターン、基板上に形成するパターン、第１の設計パターン）、４，５…設計パターン（干渉パターン、第２のパターン、基板上に形成するパターン、第１の設計パターン）、１ａ，２ａ，２ｂ，３ａ，３ｂ…補正対象パターンのエッジ部（第１のパターンの補正される部分）、７，８，９，１０，１１…マークパターン（第３のパターン、マークレイヤー、補正用パターン、設計パターン２）、１２…半導体基板（ウェーハ、基板）、１３，１４，１５，１６，１７…マスクパターン（仮のマスクパターン、実際に基板上に形成するマスクパターン）、１８…マスク、２０…パターン補正システム、２１…マークパターン発生装置（パターン発生装置）、２２…マスクパターンデータ処理装置（データ処理装置）、２７…コンピュータ（パターン補正システム）
【図１】
2005316134.tif 000003
【図２】
2005316134.tif 000004
【図３】
2005316134.tif 000005
【図４】
2005316134.tif 000006
【図５】
2005316134.tif 000007
【図６】
2005316134.tif 000008
【図７】
2005316134.tif 000009
【図８】
2005316134.tif 000010