(57)【要約】【課題】ハードウエアの性能を生かして比較的短時間でより最適な光電融合回路の設計を行うことができる設計手法、設計装置である。【解決手段】電気配線と光接続を有する回路の設計方法は、回路接続リストを生成する第１のステップ10、回路接続リストに基づいて、電子回路のレイアウト設計を行う第２のステップ11、回路接続リストの一部からなる光接続リストと、他の部分からなる電子回路接続リストを生成する第３のステップ13、光接続リストに基づいて、光接続の設計を行う第４のステップ14、電子回路接続リストに基づいて、電子回路のレイアウト設計を行う第５のステップ11、第２のステップの電子回路のレイアウト設計、または第４のステップと第５のステップの設計の設計評価を行って、第３のステップに進むか、設計を終了するかを判断する第６のステップ12を有する。【選択図】図1
2005174153.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも下記のステップを有することを特徴とする電気配線と光接続を有する回路の設計方法。
回路接続リストを生成する第１のステップ、
回路接続リストに基づいて、電子回路のレイアウト設計を行う第２のステップ、
回路接続リストの一部からなる光接続リストと、他の部分からなる電子回路接続リストを生成する第３のステップ、
光接続リストに基づいて、光接続の設計を行う第４のステップ、
電子回路接続リストに基づいて、電子回路のレイアウト設計を行う第５のステップ、
前記第２のステップの電子回路のレイアウト設計、または前記第４のステップと第５のステップの設計の設計評価を行って、前記第３のステップに進むか、設計を終了するかを判断する第６のステップ。
【請求項２】
前記第３、第４、第５、第６のステップが１回以上繰り返し行われる請求項１に記載の電気配線と光接続を有する回路の設計方法。
【請求項３】
第４のステップにおいて、光接続と電子回路の接続部に新たな電子回路の追加がなされ、該新たな電子回路に相当する接続リストが電子回路接続リストに追加される請求項１または２に記載の電気配線と光接続を有する回路の設計方法。
【請求項４】
前記電気配線と光接続を有する回路は、複数の半導体チップと電気配線層と光接続層を有したパッケージ構造からなり、半導体チップ間の接続の少なくとも一部において光接続層を介する光接続がなされる請求項１乃至３のいずれかに記載の電気配線と光接続を有する回路の設計方法。
【請求項５】
前記光接続層は、２次元光導波路と、２次元光導波路との間で光信号の入出力を行う光ポートを有し、任意の光ポート間の組み合わせに渡って相互光接続が可能である請求項４に記載の電気配線と光接続を有する回路の設計方法。
【請求項６】
前記半導体チップは再構成可能な回路を有しており、半導体チップの内部構成を変更可能であることに加え、さらに前記光接続層を介して半導体チップ間の光接続を変更することが可能である請求項５に記載の電気配線と光接続を有する回路の設計方法。
【請求項７】
少なくとも下記の手段を有することを特徴とする電気配線と光接続を有する回路の設計装置。
回路接続リストを記憶する第１の手段、
回路接続リストに基づいて、電子回路のレイアウト設計を行う第２の手段、
回路接続リストの一部からなる光接続リストと、他の部分からなる電子回路接続リストを生成する第３の手段、
光接続リストに基づいて、光接続の設計を行う第４の手段、
前記第２の手段の電子回路のレイアウト設計と前記第４の手段の設計の設計評価を行う第５の手段、
前記第１乃至５の手段の実施順序を制御する制御手段。
【請求項８】
少なくとも下記のステップをコンピュータに実行させることを特徴とする電気配線と光接続を有する回路の設計用プログラム。
回路接続リストに基づいて、電子回路のレイアウト設計を行うステップ、
設計評価を行い、該設計評価の結果に基づいて次に行うステップの選択がなされる分岐ステップ、
回路接続リストの一部からなる光接続リストと、他の部分を有からなる電子回路接続リストを生成するステップ、
光接続リストに基づいて、光接続の設計を行うステップ。
【請求項９】
複数の電子回路と電気配線部と光接続部を有し、請求項１乃至６のいずれかに記載の設計方法を用いて設計がなされたことを特徴とする電気配線と光接続を有する回路。
【請求項１０】
再構成可能な電気配線と光接続を有する回路と、請求項７に記載の電気配線と光接続を有する回路の設計装置を用い、入力情報に基づいて該設計装置において設計し、該設計の結果を再構成可能な電気配線と光接続を有する回路に実装することを特徴とする電気配線と光接続を有する回路の再構成方法。
【請求項１１】
再構成可能な電気配線と光接続を有する回路と、請求項７に記載の電気配線と光接続を有する回路の設計装置とを用い、設計装置の設計の結果を再構成可能な電気配線と光接続を有する回路に実装し、動作させて、該設計の結果を評価することを特徴とする電気配線と光接続を有する回路の設計評価方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気配線で接続された電子回路と光接続による光回路が混在した回路（光電融合回路とも記す）の設計方法、設計装置、設計用プログラム等に関する。
【背景技術】
【０００２】
最近、パーソナルコンピューター、さらには携帯電話や個人情報端末（PDA）などの情報処理機器は、小型・軽量であることに加えて処理速度の速いことが望まれているが、処理速度が上がるにつれて、そこで用いられる回路における配線遅延、EMI（電磁放射干渉ノイズ）などの問題が生じる。これらの、配線遅延やEMIを回避する手法としては、光接続を用いる光回路を利用する方法が挙げられる（特許文献１参照）。
【０００３】
一方で、上述の情報処理機器やロボットなどの制御機器においては、複数の制御アルゴリズムをリアルタイムで切り替えて制御することが望まれる。この様な視点から、再構成が可能な回路、特に高速でリアルタイムに再構成を可能とする回路が望まれている。再構成可能な回路の例としては、FPGA(Field Programmable Gate Array)やCPLD（Complex Programmable Logic
device）等が挙げられるが（特許文献２参照）、高速性や回路規模などの点で、さらなる向上が望まれている。
【０００４】
一般にこれらの情報処理機器（半導体システム）の設計に用いられる設計フローの例を図15に示す。ここで示すように、一般には、要求仕様に基づきシステム設計を行った後、論理設計を経て、回路接続リスト（ネットリスト）生成、レイアウト設計（配置配線:place
& route）、検証を行う。例えば、一例として、２つのチップを有したシステムに対して該技術を用いた設計方法がある（特許文献３）。こうした設計方法では、検証で不具合が生じた際には、配置配線、さらにはシステム設計まで遡って再設計がなされる。
【特許文献１】特開平6-308519号公報
【特許文献２】特開2000-311156号公報
【特許文献３】特開2001-298086号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、高度な情報処理機器や制御機器を実現するためには、回路が大規模、高速性、柔軟性（再構成が可能であること）などを併せ持つことが必要であるが、この様な要求を満たすために、光回路と電子回路が混在した回路すなわち光電融合回路を用いることが考えられる。
【０００６】
従来、光ファイバや光導波路などを用いた光回路を電子回路とともに混載するシステムの設計においては、図15に示すシステム設計の初期段階で、図16に示すように光回路と電子回路が明確に分離され、独立した設計が行われていた。しかし、この様な設計手法では、光回路と電子回路が独立に設計されていたため、両方の回路（ハード）性能を十分に生かした設計を行うことは難しかった。さらに云えば、光回路、電子回路のそれぞれとしては最適な設計が可能であったが、光電融合回路としてトータルに最適化された設計の遂行は不十分であった。また、光電融合回路としてのトータル設計には、両方の回路に対しての高度な知識と、多大な時間、コストを要した。
【課題を解決するための手段】
【０００７】
上記課題に鑑み、本発明の電気配線と光接続を有する回路（光電融合回路）の設計方法は、設計の最適化に向けて、少なくとも下記のステップを有することを特徴とする。
回路接続リスト（ネットリスト）を生成する第１のステップ、
回路接続リストに基づいて、電子回路のレイアウト設計を行う第２のステップ、
回路接続リストの一部からなる光接続リスト（光接続が担う接続リスト（光ネット））と、他の部分からなる電子回路接続リスト（電子回路が担う接続リスト（電気ネット））を生成する第３のステップ、
光接続リストに基づいて、光接続の設計を行う第４のステップ、
電子回路接続リストに基づいて、電子回路のレイアウト設計を行う第５のステップ、
前記第２のステップの電子回路のレイアウト設計、または前記第４のステップと第５のステップの設計の設計評価を行って、前記第３のステップに進むか、設計を終了するかを判断する第６のステップ。
【０００８】
前記第３、第４、第５、第６のステップは、通常、１回以上繰り返し行われる。この様にステップを
繰り返し行うことで、光回路と電子回路それぞれの最適設計に加え、光電融合回路の全体として、デバイスの配置や電気配線、さらには光接続の構成などを最適化できる。この設計手法では、電子回路設計と光回路設計の融合、さらには協調した設計がなされることで、高度に最適化された光電融合回路のトータル設計を実現できる。
【０００９】
また、次の様にもできる。
第４のステップにおいて、光接続と電子回路の接続部に新たな電子回路の追加がなされ、該新たな電子回路に相当する接続リストが電子回路接続リストに追加される。
前記光電融合回路が、複数の半導体チップと電気配線層と光接続層を有したパッケージ構造からなり、半導体チップ間の接続の少なくとも一部において光接続層を介する光接続がなされる。この場合、前記光接続層が、２次元光導波路と、該２次元光導波路との間で光信号の入出力を行う光ポートを有し、任意の光ポート間の組み合わせに渡って相互光接続が可能である様にできる。さらには、前記半導体チップが再構成可能な回路を有しており、半導体チップの内部構成を変更可能であることに加え、さらに前記光接続層を介して半導体チップ間の光接続を変更することが可能である様にもできる。
【００１０】
また、上記課題に鑑み、本発明の光電融合回路の設計装置は少なくとも下記の手段を有することを特徴とする。
回路接続リストを記憶する第１の手段、
回路接続リストに基づいて、電子回路のレイアウト設計を行う第２の手段、
回路接続リストの一部からなる光接続リストと、他の部分からなる電子回路接続リストを生成する第３の手段、
光接続リストに基づいて、光接続の設計を行う第４の手段、
前記第２の手段の電子回路のレイアウト設計と前記第４の手段の設計の設計評価を行う第５の手段、
前記第１乃至５の手段の実施順序を制御する制御手段。
この設計装置により、上記設計方法が確実かつ好適に実施される。
【００１１】
また、上記課題に鑑み、本発明の光電融合回路の設計用プログラムは少なくとも下記のステップをコンピュータに実行させることを特徴とする。
回路接続リストに基づいて、電子回路のレイアウト設計を行うステップ、
設計評価を行い、該設計評価の結果に基づいて次に行うステップの選択がなされる分岐ステップ、
回路接続リストの一部からなる光接続リストと、他の部分を有からなる電子回路接続リストを生成するステップ、
該光接続リストに基づいて、光接続の設計を行うステップ。
この設計用プログラムを、ネットリスト、評価指針などのデータとともにコンピュータに実装することにより、上記設計方法が確実かつ好適に実施される。
【００１２】
また、上記課題に鑑み、本発明の光電融合回路は、複数の電子回路と電気配線部と光接続部を有し、上記の設計方法を用いて設計がなされ得るように構成されたこと、或いは上記の設計方法を用いて設計がなされたことを特徴とする。
【００１３】
また、上記課題に鑑み、本発明の光電融合回路の再構成装置は、上記の光電融合回路の設計装置と、入出力手段を有し、該入出力手段からの情報に基づいて該設計装置において設計がなされ、該設計の結果を再構成可能な光電融合回路に実装できる様に構成されていることを特徴とする。ここにおいて、前記入出力手段から入力した被処理データを、前記設計の結果を実装された再構成可能な光電融合回路で処理して、該処理データを該入出力手段から出力する様にも構成され得る。こうした再構成装置は、上記本発明の設計装置の適用例であり、リアルタイムで再構成可能な光電融合システムなどの光電融合再構成システムを実現するものである。
【００１４】
また、上記課題に鑑み、本発明の光電融合回路の再構成方法は、再構成可能な光電融合回路と、上記の光電融合回路の設計装置とを用い、入力情報に基づいて該設計装置において設計し、該設計の結果を該再構成可能な光電融合回路に実装することを特徴とする。この再構成方法は、上記本発明の設計装置や光電融合回路の使用例であり、上記光電融合再構成システムに対応する再構成方法である。
【００１５】
また、上記課題に鑑み、本発明の光電融合回路の設計評価装置は、上記の光電融合回路の設計装置と、該設計装置の設計の結果を再構成可能な光電融合回路に実装し、動作させて、該設計の結果を評価する評価手段を有することを特徴とする。こうした設計評価装置も、上記本発明の設計装置の適用例であり、再構成可能な光電融合回路をエミュレータとして用いて光電融合回路の設計を行なうものである。
【００１６】
また、上記課題に鑑み、本発明の光電融合回路の設計評価方法は、再構成可能な光電融合回路と、上記の光電融合回路の設計装置とを用い、該設計装置の設計の結果を該再構成可能な光電融合回路に実装し、動作させて、該設計の結果を評価することを特徴とする。この設計評価方法も、上記本発明の設計装置や光電融合回路の使用例であり、上記設計評価装置に対応する設計評価方法である。
【発明の効果】
【００１７】
この様に、本発明の設計手法、設計装置を用いることで、ハードウエアの性能を生かして比較的短時間でより最適な光電融合回路の設計を行うことができる。これにより、最終的な光電融合回路のコストパフォーマンスを優れたものにできる。また、本発明の設計手法は、再構成が可能な（リコンフィギュアラブル：Reconfigurable）光電融合回路の自動設計に、適用することができる。
【００１８】
また、従来の設計手法、すなわちシステム設計における電子回路と光回路の分離を行う図16の手法に比べて、本発明の設計手法および設計装置では、ネットリストを生成後（すなわち論理設計後）に、電子回路設計、光接続の選択、光接続設計が、通常、繰り返し行われる。これにより、光回路の設計変更や仕様変更が、論理設計に大きな変更を及ぼさない。例えば、光回路のスペックアップがなされた場合に、論理設計の大きな変更を加えることなく、光電融合回路としての最適化、性能向上が図れる。
【発明を実施するための最良の形態】
【００１９】
図2に、本発明の光電融合回路の設計フローの概略を示す。要求仕様20に基づき概略的なシステム設計21を行った後、論理設計22、回路設計を経て、回路接続リスト（ネットリスト）10を生成し、これを基に、本発明に特徴的な光電融合レイアウト設計23を行う。
【００２０】
以下、それぞれの工程について説明する。
まず、システム設計21においては、要求仕様20を鑑み、概略的なシステムの構成を決める。要求仕様20は、実現すべき機能すなわち機能仕様と設計制約からなる。機能仕様とは、回路が満たすべき機能であり、任意の制御アルゴリズム、画像処理、音声処理など、用途に応じてさまざまに設定される。一方で、設計制約とは、性能、消費電力、コスト、設計期間などである。これらを踏まえ、システム設計21で、ハードとソフトの分割や、ハードの構成の概略を決める。ハードの構成としては、例えば、半導体チップの数や種類、電気配線基板の層数、面積、数量、後述する光接続モジュールの構成などが例として挙げられる。ただし、これらハード構成の一部は、設計制約として制約される場合もある。
【００２１】
本発明のシステム設計21においては、必ずしも電子回路と光接続の割り当てを行う必要がない。もちろん、暫定的な初期設計としてこうした割り当てを行ってもよいが、後の光電融合レイアウト設計23において、変更されることを前提としている。
【００２２】
次に、論理設計22を行い、ネットリスト10を得る。ネットリストは、回路の接続情報を記したデータである。本発明において、ネットリスト10を得る手段については、特に拘らず、任意の論理合成ツール、その他の手段を用いることができる。例えば、ハードウェア記述言語(hardware
description language)を用いてRTL(register transfer level)で記述し、論理合成ツールを用いて論理合成を行い、ゲートレベルのネットリストを得る。この段階で、論理検証のシミュレーションを行い、設計の信頼性を高めることもできる。
【００２３】
他には、C言語での記述から、動作合成を行い、ネットリストを作成してもよい。また、プロセッサ、メモリ、インターフェース、データ圧縮、画像処理など、任意のIP(intellectual
property)マクロを使用して論理設計を行うこともできる。また、ネットリストとしては、トランジスタレベル、ゲートレベル、セルレベル、機能ブロック（セルの集合）レベル、IPマクロのレベルなど、任意の接続情報を適用できる。さらには、アナログ回路を有した設計の場合には、この段階でアナログ部分の回路設計を終え、マクロとして使用して、ネットリスト作成工程を前に進めることができる。
【００２４】
次に、ネットリスト10を基に、光電融合レイアウト設計23を行う。
この工程では、各種部品の配置、電気配線の接続、光接続などを設計する。ここで、部品とは、スタンダードセル方式のLSIにおけるセル、さらには、セルの集合体で一つの機能を有した機能ブロック、さらにはIPマクロに対応したブロックなどである。FPGAを適用した系においては、論理セル、コンフィギャラブルブロック（論理セルの集合体）、IPマクロに対応したブロックなどもこれにあたる。さらには、複数のチップを搭載するシステムである場合には、一つのチップやデバイスなども部品に含まれる。後述の光ポート（光の出力及び入力の少なくとも一方を行うポート）もこれに含まれる。
【００２５】
すなわち、複数のチップを搭載する光電融合回路において云えば、この工程では、チップの配置、後述の光ポートの配置、チップ間の配線、光ポート間の光接続、チップ内のセル配置、チップ内の電気配線などの設計を行うステップである。また、この工程は、上記の配置配線や光接続の設計に加え、回路解析の工程を有してもよい。
【００２６】
光電融合レイアウト設計23で得られた設計結果(出力レイアウト情報)24を基に、マスク設計を行い、半導体チップやプリント基板、光ポートや光導波路などを含む光モジュールなどが製造されることになる。半導体チップにFPGAなどの再構成可能なデバイスを用いる場合には、この出力情報を基にチップ内部構成が変更、すなわち再構成（コンフィギュレーション）される。さらに、光モジュールに可変部（例えば、ミラー、レンズなどの位置、配置態様、発光素子の駆動手段など）を有する場合は、この出力情報を基に、この可変部を変更し、光モジュールにおける光接続態様を変更（再構成）してもよい。
【００２７】
＜光電融合レイアウトの工程＞
図1のフローチャートを用いて、上述の光電融合レイアウトの工程について更に説明する。
この工程においては
・ネットリスト10を基に電子回路のレイアウト（配置配線）設計を行うステップ11、
・分岐を有した設計評価のステップ12、
・ネットの一部を光接続に割り当てるステップ13、
・光接続の設計を行うステップ14、
を有する。
【００２８】
以下、フローに沿って、それぞれのステップの内容について説明する。
まず、１回目の電子回路のレイアウト設計11として、部品の配置、電気配線、電子回路解析を行う。電子回路の配置配線として、一般的な手法を適用できる。例えば、配置のための手法としては、ミンカット法(min-cut
placement)等を用いることができる。配線は、線分探索法(line search router)、迷路法(maze-running router)、チャンネル配線法(channel
router)などを用いることができる。また、配線においては、配線領域に設定されたチャンネルに各ネットを割り当てる概略配線と、各チャンネル内において配線経路を決定する詳細配線に分けて行うことができる。電子回路解析としては、配線自身の配線抵抗及び配線容量により各ネットにおける信号の遅延値を計算し、その遅延値を基にタイミング解析を行う。他にも、クロストークや波形ひずみなどのEMI解析を行ってもよい。
【００２９】
ここでの1回目の設計は、要求仕様（回路速度、回路面積、消費電力など）を満たすものであることが望ましいが、必ずしも満たさなくともよい。以下のフローで改善が期待できるからである。その意味で、従来のレイアウト設計よりも負荷の軽い設計を施せば十分である。特に、この電子回路レイアウトの設計時間を予め設定しておくことが、設計時間の短縮に効果的である。この場合、その設計時間において得られた解の中で最適なものを結果として、次のステップに進む。
【００３０】
次に、１回目の設計評価12を行う。設計評価においては、１回目の電子回路のレイアウト設計の結果が、要求仕様（回路速度、回路面積、消費電力など）にどの程度適合するか、どこに問題があるか、などの評価を行う。これ基づいて判断を行い、
判断Ａ：光接続のフローへと進み、設計の改善を目指す、
判断Ｂ：レイアウト情報を出力し、設計を終了する（次の工程に進む）、
のいずれかに進む。判断基準は、設計者が任意に設定できる。例えば、回路速度、消費電力、ゲート数、回路面積、電子回路の総配線長などが例として挙げられる。これらに優先順位をつけて設定することや、重み付けをして目標関数を設定し、これを算出することで、評価の良し悪しを判断してもよい。
【００３１】
例えば、最も単純には、仕様を満たさない(no)場合には判断Ａ、仕様を満たした(yes)場合には判断Ｂとする例が挙げられる。判断Ａの場合は、光接続割り当てのステップ13に移行する。移行する前にレイアウト結果、遅延計算などの解析結果は、保存しておく。
【００３２】
光接続割り当てのステップ13では、ネットリストの一部を光接続に割り当てる。これにより、光接続ネットを生成する（すでに光接続ネットがある場合には更新する）。また、ネットリストから光接続ネットに割り当てた部分を除いたものを、電子ネットとして生成する。この割り当てにおいては、複数の電気配線を光接続に担わせることが可能である。例えば、複数のパラレル配線を１対１のシリアル光接続に担わせることや、複数のファンアウト信号をブロードキャスト光接続に担わせることなどが考えられる。
【００３３】
この際、どのネットを光接続に割り当てるかは、ランダムに割り当てることや、割り当て指針に基づいて割り当てることができる。前者は、高速な割り当てが可能であり、後者は、性能向上に対して確度の高い割り当てが可能である。指針に基づいた割り当てを行う場合は、先のレイアウト結果や、回路解析結果（電気配線の遅延結果など）や、光モジュールの制約条件などを踏まえて選択する。
【００３４】
割り当ての指針としては、高速な信号を伝送するネットを割り当てる、長距離の接続が必要なネットを割り当てる、ビアを多く経由するネットを割り当てる、直線距離に比べて配線道のりの大きいネットを割り当てる、高Fan-outのネットを割り当てる、高Fan-inのネットを割り当てる、パラレル配線を割り当てる、などが例として挙げられる。
【００３５】
次に、光接続が担う接続リストである光ネットに対して、光接続の設計14、解析を行う。光接続の設計においては、光伝送媒体の設計、光ポートの設計などが行われる。
【００３６】
引き続き、電子ネットに基づき、２回目の電子回路レイアウトの設計11を行う。設計手法は、１回目と同様な手法で行うことができる。ただし、この際には、前回と比べて、ネットの一部が光接続に割り当てられているため、前回の電子ネット（初期ネットリスト）に比べて、その部分の電子ネットが減少している。一方で、光ポートという部品の増加、光ポートまでの配線や電子回路の追加がなされている。こうして電子ネットの内容が変わっているので、１回目と２回目の電子回路レイアウト設計に対する最適解は異なる。
【００３７】
２回目の設計は、１回目の設計とは別に新たに設計を行ってもよいし、１回目の設計結果をベースとしてこれの改善を図ってもよい。後者については、例えば、光ポートに接続された部品に対して、優先的に配置の入れ替えを試みることが考えられる。また、タイミング解析においては、電子回路が担う接続リストである電気ネットの遅延結果と光ネット（追加される部分も含めて）の遅延結果の両方を考慮した解析を行うことが好ましい。
【００３８】
引き続き、２回目の電子回路レイアウト設計11を終え、２回目の設計評価12を行う。このステップは、先に記した１回目の設計評価と同様な手法で実施することができる。すなわち、設計評価の基準を基に、判断Ａもしくは判断Ｂの選択がなされる。判断基準としては、１回目と同様に、回路速度、消費電力、ゲート数、回路面積、電子回路の総配線長などが例として挙げられる。他にも、光接続に関して、光ポートの有効利用度などを基準として用いてもよい。
【００３９】
また、２回目以降の評価12においては、前回や過去の結果と比べて改善しているか、悪化しているかによって判断を行うこともできる。この設計評価ステップを行った回数を、判断の基準の１つにしてもよい。
【００４０】
２回目以降の光ネットの割り当てにおいては、すでに存在する光ネットに加えて、さらに別の電子ネットの一部を光ネットに追加することができる。他にも、すでに存在する光ネットは削除し、新たに別の電子ネットを光ネットに移行させることができる。ただし、初期のネットリストは必ず、電子ネットもしくは光ネットのどちらかに存在するようになっている。
【００４１】
この様なフローを繰り返し行うことで、徐々に設計を良質なものへと改良することができる。すなわち、ネットの一部を光接続に割り当てた後に、電子回路のレイアウトを行い、評価するというフローを何度も行い、より最適な設計を実現できる。
【００４２】
以上述べた手法には、以下の様なメリットがある。
従来の電気のみの設計においては、仕様を満たすまで何度も配置配線の再設計を行うために、配置配線において、いたずらに時間を必要とすることが多かった。また、仕様変更などに対しての冗長性、柔軟性に乏しかった。しかし、以上述べた手法を典型例とする本発明においては、新たな光接続へのフローの選択肢を有することで、設計の効率を上げることができると共に、仕様変更などに対しての冗長性が著しく向上する。
【００４３】
また、上記手法を典型例とする本発明の設計方法では、光回路と電子回路それぞれの最適設計に加え、光電融合回路の全体として、デバイスの配置や電気配線、さらには光接続の構成が最適化された設計を、比較的短時間で提供できる。また、電子回路の設計と光接続の設計を、交互に、時系列的に行うために、工程が直線的に進められて、設計フローの安定性に優れる。さらに、電子回路レイアウトの設計の部分は、一般的な電子回路設計ツールを用いることができ、これにより、本発明の設計手法は一般的な電子回路設計ツールとの適合性に優れる。
【実施例】
【００４４】
以下に具体的な実施例をあげて、本発明を説明する。ただし、本発明は、以下に示す実施例に限られるものではなく、上述の概念に含まれるものであれば、その構成、製法、シーケンス、ステップの追加、省略などの変更を行うことができる。
【００４５】
「実施例１」
本実施例は、ハードウエアとして、再構成が可能な（リコンフィギュアラブル：Reconfigurable）光電融合回路を用い、この回路の自動設計に、上述の光電融合レイアウトの手法を適用した例である。再構成が可能な光電融合回路としては、図5に示すように、再構成可能な電子回路（FPGA）と後述する面状ないし２次元（2D）の光導波路を用いた光自由回路が混在した回路を用いた。
【００４６】
FPGAをはじめとする再構成可能な電子回路においては、規模の増大と高集積化に伴い、特に、電気配線遅延の影響が大きくなり、設計最適化に要する時間、コストが大きくなる傾向がある。一方で、リアルタイムな再構成を必要とするシステムにおいては、より短時間での回路設計が望まれている。また、大規模化に向けて複数のFPGAを電気的に接続する手法が行われているが、チップ間の電気配線は固定であり、柔軟性に欠けるため、複数のチップに渡って再構成回路として機能させるには制限が大きかった。
【００４７】
本実施例で用いる再構成可能な光電融合回路は、FPGA間を光自由回路で相互接続することでこれを解決している。光自由回路は、本質的には完全結合（各光ポート間で自由に光接続ができる結合特性）が可能であり、さらに、マルチキャスト伝送が可能であることなど、その接続自由度は著しく高い。これにより、FPGA間を光自由回路で接続して、複数のチップにまたがる再構成を自由度高く行うことができる。この様な光電融合回路の構成により、大規模であることに加え、高速性、柔軟性を兼ね備えた再構成回路となっている。さらに、この様な光電融合回路は、光接続を用いることで、チップ内配線のRC信号遅延やEMIの問題を緩和できるため、大規模で高速な再構成可能な回路を実現できる。
【００４８】
他方、光自由回路を有した光電融合回路においては、光接続の自由度が著しく高いという利点を有する一方で、自由度が高いゆえに選択肢が多くなり最適設計が難しくなる。この様な観点から、特に光自由回路を適用した光電融合回路においては、高度な設計手法が望まれる。こうした観点から、短時間で最適な設計を実現する手法を提供できる本発明の設計手法を、以下に詳述する再構成が可能な光電融合回路に適用することで、特に好ましい例が構成される。
【００４９】
＜ハードウエア＞
まず、本実施例において用いるハードウエア、すなわち、再構成可能な光電融合回路について図5、図6を用いて詳しく説明する。図5、図6は本実施例の回路基板を説明する模式図であり、図5は回路の平面的なレイアウトに対応していて、図6はその断面図である。図5、図6において、100は基板、101は２次元（2D）光伝送媒体（2D導波路）、102は光の出力と入力の少なくとも一方を行う光ポート、103は光伝送媒体101を伝播する伝播光、105は電気配線層、106は電気配線、107は再構成可能な電子デバイス、201は論理要素、205は論理ブロック（図6の構成が変更可能な電子デバイス107に相当する）、206は交差部、207は接続部、208は電気接続網であるマトリックス配線である。図5に示すように、再構成可能な電子回路205として４０万ゲートのFPGAを複数（９個）搭載し、それらが電気配線106と光自由回路を成す光伝送媒体101で相互接続されている。
【００５０】
また、図6に記すように、FPGAと電気配線層105を有した電子モジュールと、2D導波路101と光ポート102を有した光モジュールが積層、接着されて、層構成をなしている。また、チップ107間を接続する電気配線106を有した電気配線層105が積層されて、コンパクトに実装されている。光伝送媒体101の層は任意の層数とすることができるが、本実施例においては１層とした。また、電気配線層105により、近接するFPGA間は３２本の電気配線で接続されている。
【００５１】
さらに、図6に示すように、光伝送媒体101を電気配線層105が挟む構成になっており、電気配線層105aと光伝送媒体101の界面付近に光ポート102を設置してある。基板100のサイズは３ｃｍ□である。また、図5に平面構成を示すように、FPGA205が９個（[1,1]〜[3,3]）配してあり、それぞれのFPGA205に対応して１個の光ポート102が配置されている。こうしてFPGA205は、光伝送媒体101に光信号を発信もしくは受信する機能を有する光ポート102に接続される（図5では光ポートは不図示）。
【００５２】
上述した様に光伝送媒体101は2D光導波路の構成であり、ここでは、厚さ100μmのポリカーボネート（屈折率1.59）にクラッドとしてフッ素化ポリイミド（屈折率1.52程度）をコートしたものを用いる。この様に確立された光接続において、或るFPGA205から出力された電気信号は、光ポート102において光信号に変換され、光信号は光伝送媒体101である2D光導波路を伝播後、別の光ポート102において電気信号に変換され、別のFPGA205に入力される。
【００５３】
この様にしてFPGA間は、電気配線と光自由回路の両方で接続されている。どちらを用いて信号伝達を行うかは、FPGA内部において接続端子を切り替えることで、選択することができる。
【００５４】
以上の様に、本実施例の光電融合回路は、電子回路(FPGA)107または205の内部構成を変更することに加えて、FPGA間の光接続を自由に変更することで回路全体の構成を変更することが可能である。すなわち、光自由回路を介したFPGA間の接続を再構成することができる。
【００５５】
光自由回路の構成について更に説明する。
光自由回路とは、光をキャリアとし情報を伝達する回路であり、光伝送媒体101を介して光ポート102間で自由に情報の伝送形態を変更可能な回路である。本実施例において、光自由回路は、２次元導波路（面状の光導波路）101と光ポート102からなる。
【００５６】
光自由回路においては、行おうと思えば２次元導波路の任意の位置に光ポートを配置することができ、任意の点に配した光ポートから任意の光ポートに２次元的に光データを送信することができる。例えば、図11のように光伝送媒体101の面内にわたり、任意の放射角104で光103を伝播させることができる。ただし、本実施例においては、９つの光ポート102が予め位置を固定して配置されたものを用いている。それぞれの光ポートは、他のすべての光ポートに光信号をブロードキャスト伝送可能である。先に述べたように、光ポート102において、FPGA
107または205からの信号が光信号に変換され、光信号は光伝送媒体101を伝播後、別の光ポート102において電気信号に変換され、別のFPGA107または205に入力される。
【００５７】
光ポート102は、光信号を発信もしくは受信する機能を有する。すなわち、電気信号を光信号に変換する光出力部、もしくは、光信号を電気信号に変換する光入力部、もしくはその両方を有している。発信を担う光ポートの光出力部である発光素子から出射された光は、光伝送媒体101を伝播し、受信を担う光ポートの光入力部である受光素子に入力される。受信を担う光ポートで信号を電気信号に変換されることで、光ポート102から光ポート102への信号伝送がなされ、光回路が構成される。
【００５８】
光出力部には、例えば、面発光レーザが用いられ得る。具体的には、光ポート102に入力されたFPGA107または205のロジック信号(例えば3.3V)を、発光素子に順バイアスとなるように印加することで、電気信号は光信号に変換される。ここでは、発光素子として0．85μm帯面発光レーザ（VCSEL）を用いる。標準的なVCSELの特性は、駆動電流3.0mAにおいて、光出力3mWとなっている。
【００５９】
さらに、光ポート102は、図11に示すように、様々な面内放射角、放射方向で、伝播が可能なように構成してある。これを実現するために、光ポート102と光伝送媒体101を光学的に結合する光結合器301として、図12(a)に示すような４角錐状のミラーを用いることができる。ここでは、光出力部305の発光素子306からの光303は角錐ミラー301の上方向から照射され、横方向に反射されて光伝送媒体101に結合する。図12(b)のように、発光素子306からの光が角錐301の１斜面の光照射位置302に照射される場合には、ほぼ90°の面内放射角で光304の伝播が実現され、図12(c)のように４斜面に照射される場合には360°の面内放射角で光304の伝播がなされる。２、３斜面であれば、それぞれ180°、270°となる。角錐斜面は拡散面になっているため、ほぼ放射角の範囲に渡って均一な光が伝播される。
【００６０】
図12の例では、角錐ミラー301の上方に、例えば、それぞれの斜面に対して１つと中央に１つの５つの発光素子306a,306b,306c,306d,306xを配し、各デバイスからの光がそれぞれの斜面に照射されるように配置してある。この様な構成により、発光素子を選択することで放射角を設定できる。例えば、中央の発光素子306xを用いれば、360°全ての方向に、306a〜dのうちの１つを選べば、定められた90°の方向に、２つを選べば180°の方向に、３つを選べば270°の方向に、４つを選べば360°の方向に伝播させることができる。この様に、光ポート102に複数の発光素子を配し、駆動する発光素子を選択することで、放射角、放射方向を切り替えることができる。発光素子の選択はFPGA107または205において行うことができる。
【００６１】
ここでは、角錐ミラーを用い、放射角および放射方向が90度単位で選別可能な光ポートの例を示したが、これに限られるものでない。実質的に360°全方向にブロードキャストできたり、発光素子の放射角相当でなるべく小さな放射角でビーム状の伝播を実現できたり、さらには様々な方向の伝播などを実現できる光ポートを用いてもよい。
【００６２】
光伝送媒体101を伝播してくる光信号は、光ポート102の受光素子に取り込まれて電子信号に変換される。受光素子としては、Si-PINフォトダイオードを用いることができ、これは電子回路107または205に接続される。変換された電気信号は、入力電気信号として近接するLSIなどの電子回路107または205内部に取り込まれ処理される。この際、受光素子と共に電気信号を増幅するプリアンプを集積していれば、CMOSコンパチブルの電圧に復元することができる。また、受光部は円錐形状の光結合部（図12の光結合器301参照）を用いることで、2D光導波路101の360°全方位から光を受光可能にもできる。この様に光ポートと2D光導波路を適用して、この導波路内に光を自由に伝播させることで、光自由回路の機能、すなわち光ポート間の任意の光接続が可能となる。
【００６３】
ここでは2D光導波路の360°全方位から光を受光できる光ポートの例を示したが、或る限られた方位からの光を受光する部位を複数設け、先の発信用光ポートと同様な手法で受光部を選択することで、受信する信号を選別してもよい。
【００６４】
本実施例においては、上述したように、発信光ポートからの光信号の放射角や伝播方向を変更して送信先を選択したり、受信光ポートにおいて、光信号の受信する方向を変更することで、回路接続を変更（再構成）する。他にも、受信光ポートにおいてデータを選別することで、回路の再構成を行うこともできる。例えば、発信光ポートは、情報をパケット信号としてアドレスなどを付与してブロードキャスト送信し、そのアドレスを受信光ポートで選別することで、所望の受信光ポートへ情報を伝送できる。
【００６５】
この様にして、光自由回路は、本質的に、光ポートで双方向の完全結合を実現することができる回路である。さらに１：Ｎのマルチキャスト通信や、Ｎ：Ｍの通信なども実現可能である。さらに、これらの接続の自由な変更（再構成）が可能であり、１対１、１：ＮやＮ：Ｍ伝送の自由な切り替え（再構成）が可能となる。本実施例の光自由回路では、光ポート間のデータ転送速度は、最大1Gbps、典型的には500Mbpsである。
【００６６】
ここで、光自由回路に用いる光導波路として、ライン導波路や自由空間接続ではなく、2D導波路が好ましい理由を記しておく。まず、光ファイバやライン導波路を用いた光回路を用いることも考えられるが、固定したライン配線となるため、配線の自由度に関しては劣ることになる。この構成で光回路の再構成を実現するには、多くの光スイッチを必要とするなど困難が伴う。さらには、線状光導波路は、数ミクロンから数十ミクロンのサイズで光軸合わせが必要で、それは困難である。また、光導波路に微細加工が必要で、作製が難しい。
【００６７】
他方、2D導波路を適用することで、所望の任意位置への光デバイス（発光素子や受光素子）の実装が可能となり、任意の位置の間での情報伝達が可能となる。さらには、光デバイスと導波路層の光結合に際し、光学的な位置合わせが容易になる。この様に単純な構成であるため簡易に回路基板を形成することができ、低コスト化が可能である。さらに、後述するように、2D光導波路を適用した光自由回路では、基本的に光入出力部である光ポートの制御のみで光回路の再構成が可能である。
【００６８】
一方で、ライン導波路は高速な信号伝達が可能なため、2D光導波路内に埋め込んで所定の固定接続を担わせてもよい。例えば、図13に示すように、離れたチップ107間の接続にライン導波路108を用意してもよい。光伝送媒体として、自由空間に光を伝播させる方式も提案されているが、この方式は、配線自由度が高いが、サイズが大きくなってしまうという課題がある。2D光導波路を用いた光自由回路を使用した構成は、薄型で高密度に実装がなされた回路基板を実現できる。
【００６９】
上述の再構成可能な光電融合回路は、FPGA内部の回路構成に加え、光自由回路における光接続を再構成可能であるが、これらの再構成を担う情報をコンフィギュレーションデータと呼ぶこととする。これは、前で説明した光電融合回路の設計により出力される情報である。
【００７０】
本実施例の再構成可能な光電融合回路は、外部よりコンフィギュレーションデータを読み込んで、回路全体の再構成を行うことができる。コンフィギュレーションデータを書き換えることで、FPGA内の回路の設計を変更して、電子回路（FPGA内部、FPGA間電気接続）の再構成がなされ、さらに、光ポートの選択など光自由回路を介したFPGA間の接続変更（再構成）がなされる。より具体的には、コンフィギュレーション情報を基に各光ポートにおいて放射角と放射方向などを変更して、光回路が再構成される。
【００７１】
また、再構成においては、回路全体に渡り再構成してもよいし、部分的に再構成してもよい。同様な機能を満たせるのであれば、部分的な再構成の方が高速な再構成が実現でき、より好ましい。
【００７２】
＜設計手法＞
次に、本実施例において上述の再構成可能な光電融合回路に適用した設計手法について述べる。この設計手法では、図2に示すように、要求仕様20に基づいて、システム設計21、論理設計22を行い、ゲートレベルのネットリスト10を出力する。アプリケーションとしては、ビデオ信号のデコーダに画像処理の機能を追加した内容である。論理設計22においては、前述した様にハードウェア記述言語を用いてRTLで記述し、論理合成ツールを用いて論理合成を行い、ゲートレベルのネットリスト10を得る。
【００７３】
次に、このネットリスト10を基に、本発明に特徴的な光電融合レイアウト設計23を行う。ここでは、図7に示す光電融合回路設計装置を用いて、設計を行った。この光電融合回路設計装置は、入出力手段、記憶手段81、設計手段82、制御手段83を有する。
【００７４】
記憶手段81は、上記の如く得られたネットリストや各種設計用パラメータ、設計結果、設計途中結果、設計時間、要求仕様としての機能仕様や設計制約などを記憶するための部位である。入出力手段は、上述のデータを外部から入力することを可能にするとともに、設計結果、評価結果などを外部に出力するための手段である。設計手段82は、電子回路レイアウト設計手段（配置手段、配線手段を含む）、光接続割り当て手段、光接続設計手段、設計評価手段を有する。また、制御手段83は、設計手段82の全体の制御を行う。本実施例においては、設計手段82、制御手段83は、一般的な計算装置にプログラム（ソフトウエア）として実装されている。
【００７５】
上述の設計手段82を適宜用い、以下に記す設計を行う。図3(a)は本実施例で用いた光電融合レイアウト設計のフローを示す図である。まず、１回目の電子回路のレイアウト設計を行う。レイアウト設計として、配置配線、さらに回路解析を行う。ここでは、光接続を用いないという制約のもとに、電気配線のみを用いて設計を行う。配置のための手法としてはミンカット法、配線には、チャンネル配線法を用いる。また、配置配線に用いる時間は最大３分とし、この時間を超えた際には、暫定的な結果で次のステップに進むようになっている。電子回路解析としては、配線自身の配線抵抗及び配線容量などにより各ネットにおける信号の遅延値を計算し、その遅延値を基にタイミング解析を行う。さらに消費電力の見積もりがなされる。
【００７６】
次に、設計評価を行う。本実施例においては、要求仕様に基づき、以下の評価基準を設定している。
第１の評価基準：動作周波数が50MHz以上であること。
第２の評価基準：消費電力が0.8W以下であること。
設計結果が評価基準を満たさない場合、判断Ａとして、光接続のフローへと進み、設計の改善を目指す。また、両方の評価基準を満たした(yes)場合、判断Ｂとしてレイアウト情報を出力し、設計を終了するとともに、光接続を用いなかったことを出力する。この場合、ハードウエアを有効利用することを鑑み、設計者は、評価基準をさらに高くして、再度、設計を行うことが好ましい。ただし、本実施例の１回目の設計では、すなわち、電子回路のみの設計では、仕様を満たした結果が得られなかった。
【００７７】
設計評価において判断Ａの場合、光接続生成のステップに移行するが、移行する前にレイアウト結果、遅延計算などの結果は、保存され、以降のステップで使用される。ここでは、ネットリストの一部を光接続に割り当て、光接続ネット、電子ネットを生成する。
【００７８】
本実施例においては、先の解析結果（電気配線の遅延結果など）を踏まえて、指針として、以下の優先順位で光接続に割り当てる。番号の小さな値を高い優先順位とする。
指針１：高Fan-outを有したノード（ネットの開始点）に接続されたネットを光接続に割り当てる。
指針２：高Fan-inを有したノードに接続されたネットを光接続に割り当てる。
指針３：同じ始点ノードと終点ノードを有したネットを複数有する場合、すなわち並行電気配線の部分を光接続に割り当てる。
指針４：電気配線遅延の大きいネットを光接続に割り当てる。
指針５：高速な信号を伝送するネットを光接続に割り当てる。
指針６：配線距離が長いネットを光接続に割り当てる。
指針７：（ノード間の直線距離）／（配線道のり）の大きいネットを光接続に割り当てる。
【００７９】
光自由回路を適用した光電融合回路の設計においては、指針１、２の内容を高い優先順位に用いることが、ハードウエア（光自由回路）の特徴を生かした設計を得る観点からより好ましい。他にも、長い並行電気配線はクロストークなどの問題が生じやすいので、これらを優先的に光接続に割り当てるのも好ましい。優先順位の低い指針ほど、トライアル回数がより進んだ光ネット割り当て工程で指針として採用されることになる。
【００８０】
次に、光接続の設計、解析を行う。ここでは、割り当てられた光ネットに対して送信用光ポート、受信用光ポートの選定を行い、さらに送信用光ポートにおいてどの様な態様で光を伝送するか、どの様な光放射角で光を伝達させるかを決める。本実施例においては、受信用光ポートについてはどちらの方向からの光を受光するかを選択する機能を有していないが、この様な機能を有しているハードを用いる場合は、これを選択することもできる。
【００８１】
光ポートの選択は、レイアウトにおいて、ネットの送信端の位置に近い光ポートを選択する。放射方向、放射角の選択、すなわち、図12において、どの発光素子306を用いるかについては、受信を行う光ポートの位置を鑑みて、最も効果的になるように選択する。
【００８２】
また、必要であれば光ポートの周辺に新たにレジスタ、フリップフロップ、シリアライザ、デシリアライザなどの電子回路の追加がなされる。この際には、これらの追加内容が、電子ネットに追加される。例えば、パラレル電気配線の部分を光接続に割り当てた際には、送信側の光ポートにはシリアライザ、受信側の光ポートにはデシリアライザを追加することなどが考えられる。
【００８３】
光接続の解析としては、光接続に用いられる光量の解析、光量解析に基づいた伝送レート解析、遅延解析などが行われる。これらにより、光接続が所望のデータ伝送を実現可能なことを確認後、光接続の設計データを保存する。また、光ネットに対して光接続の設計がうまくいかない場合は、光ネットの選択を変更することも可能である。
【００８４】
引き続き、２回目の電子回路レイアウトの設計を行う。この際には、前回と比べて、ネットの一部が光接続に割り当てられているため、その部分の電子ネットが減少している。一方で、光ポートという部品の増加、光ポートまでの配線や電子回路の追加がなされている。これにより電子回路レイアウト設計の結果は、前回と異なったものになる。また、タイミング解析においては、電気ネットの遅延結果と、光ネット（追加される部分も含めて）の両方を考慮しての解析がなされる。
【００８５】
次に、電子回路レイアウト設計の２回目を終え、２回目の設計評価を行う。先に記した設計評価と同様に、実施することができる。すなわち、判断Ａの場合には、光接続のフローへと進む。判断Ｂの場合には、レイアウト情報を出力し、設計を終了する。ただし、２回目以降においては、以下のように前回の結果との比較を組み合わせて、判断基準を加える（図3(b)参照）。
・前回と比べ結果が改善しており、仕様を満たす場合は判断Ａとする。
・前回と比べ結果が改善しており、仕様を満たさない場合も判断Ａとする。
・前回と比べ結果が悪化しているが、仕様を満たさない場合は、判断Ａとする。
・前回と比べ結果が悪化しており、仕様を満たす場合は、判断Ｂとして、前回の結果を採用して設計を終了する。
ここで（動作周波数/消費電力）の値が大きくなった場合を改善、小さくなった場合を悪化とした。
【００８６】
引き続き行う２回目以降の光ネットの割り当てにおいては、前回の設計評価と比べて、結果が改善している場合には、先の光ネットの割り当てを採用し、それに新たに光ネットを追加する。一方で、前回に比べて結果が悪化している場合は、前回割り当てたネットを削除し、再度、光接続の割り当てへ進み、別のネットを光に接続することを試みる。ここで、割り当ての指針としては１回目と同様なものを用いる。
【００８７】
この様なフローを繰り返し行うことで、徐々に設計を良質なものへと、改良することができる。すなわち、ネットの一部を光接続に割り当てた後に、電子回路のレイアウトを行い、評価するというフローを何度も行い、より最適な設計を実現できる。また、例えば、後記の実施例２の様に、１０回以上繰り返しても設計評価が良くならない場合には、設計を終了するようにしてもよい。
【００８８】
下表は、本実施例の設計方法を用いて設計した結果（含む途中結果）の一例を記したものである。
設計１は、第１回目の電子回路設計を終えた後の途中結果では、動作速度と消費電力ともに仕様（50MHz以上であること、0.8W以下であること）を満たしていないことが分かる。
設計１aは、光接続を用い、２回目の設計評価を終えた後の途中結果である。動作速度が向上し、ゲート数が少なくなっていることが分かる
設計１bは、最終的な設計結果である。設計評価のステップを６０回繰り返した後の結果である。動作速度、消費電力ともに、仕様を満たしていることが分かる。
設計２は、設計１で実装したアプリに新たな画像処理アルゴリズムを追加した例である。ここでは、設計１に用いた回路は修正せずに、新たな部分を追加しただけである。
設計２aは、設計２の状態を初期状態として、光ネットの割り当て、光設計、電子回路レイアウト設計の繰り返しを行うことで回路に改善を施し、得た結果である。
使用ゲート数  使用光ポート数       動作速度      消費電力
設計１        200万               0              25MHz         0.9W
設計１a       100万               3              100MHz        0.85W
設計１b       120万               5              130MHz        0.6W
設計２        160万               4              95MHｚ        0.65W
設計２a       150万               7              110MHz        0.75W
【００８９】
上の表から、アルゴリズム追加にともない、仕様に対して不十分になってしまったが、本実施例の手法で設計改善をはかることで、仕様を満足するものにすることができたことが分かる。この様に、本実施例においては、要求仕様を変更することで、設計の変更がなされ、それに基づいて、異なる設計結果を出力することを確認できた。特に、搭載するアルゴリズムや仕様の変更に対して、柔軟に設計変更ができる。
【００９０】
本実施例の設計方法では、光回路と電子回路それぞれの最適設計に加え、光電融合回路の全体として、デバイスの配置や電気配線、さらには光接続の構成の最適化設計を、比較的短時間で、提供することができた。また、本実施例の設計方法では、設計を途中で緊急停止しても、その時点で最良の結果を出力できる。さらに、本実施例においては、電子回路レイアウト設計は、一般的な設計に比べて負荷の軽いもの（プログラム実行時間の短いプログラム）を用いても、良好な設計結果が得られた。
【００９１】
さらに、この様にして設計された光電融合回路は、図5、図6に例示する様なハードウエアの性能を最大限に生かした設計がなされており、コストパフォーマンスが高い。光自由回路を有した光電融合回路においては、光接続の自由度が著しく高いという利点を有する一方で、自由度が高いゆえに選択肢が多くなり最適設計が難しくなる。しかし、上述の様な設計方法を用いることで、十分に良好な設計を行うことができる。
【００９２】
ところで、本実施例においては、再構成可能な電子回路としてFPGAを用いたが、特にこれに拘るものではない。再構成可能な電子回路とは、図5に示すように、ロジック機能を変更可能な論理要素201と、それらの相互接続を変更可能な電気接続網からなる回路であればよい。論理要素201としては、実現したい論理関数に関する入出力の真理値表をRAM形式で持ち、入力の組み合わせに対して出力信号を出すLUT（ルックアップテーブル）が例として挙げられる。また、AND、NAND、OR、NOR、XOR、フリップフロップ、ラッチ、レジスタ、インバータ、乗算器など、さらには、これらの何れかを組み合わせた回路を有してもよい。さらにはメモリを有してもよい。他にも、整数演算、浮動小数点演算、関数演算等の演算ユニット（プロセッサ）を有してもよい。
【００９３】
電気接続網は、論理要素間の接続を設定できるものであり、例えば、配列して形成された論理要素間を接続するマトリックス状に配された電気配線とスイッチから構成することが挙げられる（図5参照）。スイッチは、論理要素と電気配線の接続部や、マトリックス配線の交差部などに配される。また、本実施例においては、FPGAのみを用いたな再構成システムであるが、他にもASIC、CPU、DSP、メモリなどのチップを有してもよい。この際には、ASICなどのチップにも光ポートを用意することができる。
【００９４】
「実施例２」
実施例２はカスタム光電融合回路の設計方法に係わる。実施例１においては、ハードウエアは固定されていた。すなわち、９個のFPGAと９個の光ポートを有した光電融合回路という、予め設定された再構成システムに対しての最適設計を行った。また、FPGAの位置やFPGA間の電気配線をはじめとする電子回路層の構成、光ポートの数、その位置といった光接続層の構成なども予め設定されていた。
【００９５】
実施例２においては、ハードウエアとしては、ASIC（カスタムチップ）を有し、他を、FPGA、さらにはメモリなどで実現する例である。光電融合回路としての基本構造は、実施例１と同様に図6に示す構成を想定しているが、主だった制約事項としては、カスタムチップを１つ使うことだけである。その他、ハードウエア上の制約としては、FPGAのチップ数は最大４個、電気配線の層数は最大１０層、光接続層の層数は１層、光ポートの数は最大１６個としている。
【００９６】
すなわち、実施例１においてFPGAの位置は固定されていたが、本実施例においては、ASIC、FPGAの配置も設計要素である。また、実施例１においては、光ポートの位置や種類、光伝送媒体など、光接続層の構成も決まっていたが、本実施例においては、これらも上記制約の範囲内で設計可能である。
【００９７】
本実施例においても設計フローの概略は、実施例１に準じている。以下、異なる点を中心に述べる。本実施例においても、図2に示すように、要求仕様に基づいて、システム設計、論理設計を行い、ゲートレベルのネットリスト10を出力するまでは、実施例１と同様である。ただし、ASICは既に設計が終了しているため、固定ブロックとして扱われ、その内部回路は固定である。またFPGAの内部に対しては、チップごとに機能仕様を割り当て、予め配置配線設計を行った。
【００９８】
次に、光電融合レイアウト設計23を行う。本実施例においては、それぞれのチップ内の設計は終了しているので、チップの配置、チップ間の接続に対しての設計を行うことになる。実施例１と同様に、電子回路レイアウト設計11、設計評価12、光接続の割り当て13、光設計14が繰り返して行われる。
【００９９】
まず、電子回路のレイアウト設計11は実施例１と同様な手法を用いた。本実施例の設計評価においては、設計の質を判断するために、以下の目的関数を設定した。
目的関数＝動作速度／（消費電力・回路面積）
図4に示す様に、１回目の評価においては、目的関数の値を保存し、判断Ａに進むようになっている。２回目以降の評価では、１０回続けて目的関数に改善が見られない場合には、判断Ｂとしてレイアウト情報を出力し、設計を終了する。それ以外の場合は、判断Ａとして、光接続のフローへと進み、設計の改善を目指す。
【０１００】
光接続の割り当てにおいては、前段の設計評価に基づいて、割り当ての手法が変わる。設計評価において目的関数が前回の評価に比べて大きくなっている場合には、新たに光ネットを追加する。１方で、前回に比べて目的関数が小さくなっている場合は、前回割り当てたネットを削除し、再度、別のネットを光に接続することを試みる。また、本実施例においては、先の評価結果（電気配線の遅延結果など）を踏まえて、最も配線遅延の大きいネットを優先的に光接続に割り当てる。
【０１０１】
次に、光接続の設計、解析を行う。本実施例においては、光接続層の構成は、予め決められていないので、構成も含めて設計がなされる。すなわち、図4に示す様に、導波路層の構成、光ポートの数、光ポートの構成、光ポートの配置が設計される。光ポートの構成に関しては、図12に示す構成や、発光素子の数や散乱体の構造などにバリエーションを持たせたライブラリを用意し、この中から選ぶようになっている。
【０１０２】
光接続解析は、実施例１と同様である。ただし、本実施例においては、光接続層の設計範囲が広いため、光ネットの割り当てに対して、光接続層の設計最適化が図られるように、光接続の設計と解析を繰り返し行い、これにより改善が図られるようになっている。
【０１０３】
図8は、本実施例の設計結果の変化する様子を示した図である。ＡからＥは半導体チップである。本実施例においては、ＡとＤがカスタムチップ、Ｂ、Ｃ、ＥはFPGAを想定しているが、これに限られるものではない。あくまでも一例を記したもので、チップの数、種類などが異なっても同様な効果が期待できる。また、図8においては、図の簡単化と効果の理解のし易さのために、電気配線の層数が１層であるとして、例示している。本実施例においては、実際には８層の電気配線層を有する。電気配線層、光接続層の総数は、図示例に限られるものではない。
【０１０４】
図8(a)は、1回目の電子回路レイアウト設計を終えた後の結果である。ＡとＤを結ぶ点線のラインで示した配線は電気配線では接続できなかった。さらに、ＢとＣを結ぶ配線は、遅延が大きいため、全体としての速度を速くすることができなかった。この様な観点から仕様に対しては不十分な結果である。
【０１０５】
図8(b)は、１回目の光接続の割り当て、光接続の設計を終え、２回目の電子回路レイアウト設計として、配線のみを再設計した状態である。矢印のついたラインが光接続に割り当てられた。これによりＡとＤの間を電気配線で接続することができるようになった。
【０１０６】
図8(c)は、さらにデバイスの配置の設計変更を施した結果である。これにより、回路面積の縮小がなされたことが分かる。ＢとＣを結ぶ電気配線を短くすることができたため、回路の動作速度を上げることができた。
【０１０７】
この様に、光接続を割り当てた後、電子回路のレイアウト設計を行うことで、電気配線の一部を光接続に置き換えることによる性能向上だけに止まらず、光接続に伴ってデバイスの配置変更の最適化もなされる。こうして、光電融合回路のトータルな最適化がなされることが分かる。 
【０１０８】
本実施例の設計方法でも、光回路と電子回路のそれぞれ最適設計に加え、光電融合回路の全体として、デバイスの配置や電気配線、さらには光接続の構成の最適化設計を、比較的短時間で、提供することができた。また、本実施例の設計方法でも、設計を途中で緊急停止しても、その時点で最良の結果を出力できる。
【０１０９】
「実施例３」
実施例３においては、図9に示すタイプのハードウエアを用いた。図9において、100は基板、101は光伝送媒体、102は光ポート、103は伝播光、105は電気配線層、107は半導体チップである（電気配線層105内に電気配線があるが、不図示である）。107a,107b,107cはFPGA、107dはカスタムチップである。図9(a)は平面図であり、レイアウトに対応している。図9(b)
は図9(a)の断面図である。
【０１１０】
すなわち、本実施例では、光伝送媒体101と光ポート102を有した光モジュールは基板の一部のエリアに配され、それ以外のエリアに半導体チップ107を配するタイプの構成となっている。また、制約として、光モジュールは部品として扱われ、その位置には半導体チップを配置できない。電気配線層を別途有しているため、光モジュールの面内位置に電気配線を配置することは可能である。その他のハードウエア上の主な制約としては、FPGAのチップ数は３個、カスタムチップが１個、電気配線の層数は４層、光伝送媒体のサイズは１ｃｍ□、光接続層の層数は１層、光ポートの数は最大１０個（配置は図9参照）としている。また、光ポートは、光伝送媒体の端部に配される。
【０１１１】
本実施例においては、FPGA107a,107b,107c内部の回路、半導体チップ107間の電気配線、半導体チップ107間の光接続が設計される。設計方法は実施例２に準じている。ただし、光接続設計（光モジュール設計）のステップにおいて、光伝送媒体の面形状、サイズ、位置が設計項目となること、電子回路の配置設計において、光モジュールの位置が設計項目となることが、本実施例の特徴的なところである。特に、光モジュールの形状設計が、半導体チップのレイアウトに大きな影響を与える。
【０１１２】
本実施例においては、１回目の電子回路レイアウト設計（電気配線のみを用いた場合）では、仕様を満たさなかったが、図9のように中央に光モジュールが配されることで、最終的に仕様を満たすことができた。すなわち、光接続を割り当てた後、光接続設計、電子回路のレイアウト設計を行うことで、電気配線の一部を光接続に置き換えることによる性能向上だけに止まらず、光モジュールの形状などの設計に伴ってデバイスの配置変更の最適化もなされる。この様にして、光電融合回路のトータルな最適化がなされることが分かる。
【０１１３】
本実施例の設計方法でも、光回路と電子回路それぞれの最適設計に加え、光電融合回路の全体として、デバイスの配置や電気配線、さらには光接続の構成の最適化設計を、比較的短時間で、提供することができた。また、本実施例の設計方法でも、設計を途中で緊急停止しても、その時点で最良の結果を出力できる。
【０１１４】
「実施例４」
実施例４は、リアルタイムで再構成可能な光電融合システム（光電融合再構成システム）の例である。本実施例の再構成可能な光電融合システムの例を、図10に示す。図10(a)に示すように、光電融合回路の設計を行う回路（装置）92、再構成可能な光電融合回路91、コンフィギュレーションメモリ93、I/O（入出力手段）94を有する。
【０１１５】
光電融合回路の設計を行う回路92は、図7に示す各手段を有し、前述した通りである。本実施例においては、これらの手段を１チップ化し、ハードとして実装している。
【０１１６】
本実施例の再構成可能な光電融合システムでは、I/O94からの入力データを基に、光電融合回路の設計を行う回路92は、設計データを形成（もしくは変更）し、コンフィギュレーションメモリ93に設計データを保存する。再構成可能な光電融合回路91は、コンフィギュレーションメモリ93から逐次、設計データを読み込み、再構成（内部構成の変更）を行う。再構成可能な光電融合回路91からの出力はI/O94へ出力される。この様にして、I/O94からの入力データに基づいて、随時、光電融合回路91の内部構成を最適化することができる。
【０１１７】
本実施例では、光回路と電気回路が融合され、高い配線自由度を有した光電融合回路91のリソースを最大限に生かした設計、さらには再構成をリアルタイムで行うことができる。すなわち、リアルタイムで光電融合回路91の内部構成が自由に変更されうるダイナミックリコンフィギャラブルシステムとして機能しうる。
【０１１８】
また、本実施例の再構成システムは、動作環境の連続的な変化に対して、逐次ハードウエアの再構成が必要なシステムにおいて、再構成可能な光電融合回路91を短時間で最適設計さらには再構成を行うことができるため、ロボットなどの制御システムに好適に適用され得る。特に、繰り返し設計改善がなされるので、連続的な環境（仕様）の変化に対する設計変更に対して高速かつ柔軟に対応できる。
【０１１９】
以上に述べた本実施例において、それぞれの部位が相互接続された図10(a)に沿って説明したが、図10(ｂ）のように各部位がバス95で接続された構成も可能である。また、メモリ93の機能は、再構成可能な光電融合回路91または光電融合回路の設計を行う回路92内で担われてもよい。
【０１２０】
「実施例５」
実施例５は、回路が固定された光電融合回路の設計に、再構成可能な光電融合回路を用いる例である。すなわち、実施例１で用いた再構成可能な光電融合回路を用いて回路検証および評価を行い、さらに、出力結果を基に、カスタム光電融合回路を作成するものである。
【０１２１】
本実施例で用いた設計評価装置の構成を図14に記す。光電融合回路の設計手段82と、該設計手段82の設計結果を再構成可能な光電融合回路91に実装し、動作させて、設計結果を評価する設計評価手段87を有する。すなわち、本実施例の設計評価装置は、実施例１で用いた光電融合回路設計装置（図7）に加えて、設計評価手段87を有してなる。ここでは、再構成可能な光電融合回路91としては、実施例１で用いたハードウエアと同様なものを用いている。
【０１２２】
この設計評価装置を用い、設計手段82において出力された複数の設計結果を、再構成可能な光電融合回路91に実装し、動作させることで、性能比較や機能検証を行う。そして、要求仕様を鑑みて、性能が最も好ましい設計結果を選択する。これを第１の設計結果と呼ぶことにする。ここでは、（動作周波数）÷（消費電力）の最も大きい結果を採用する。
【０１２３】
この第１の設計結果を導いた電子ネットと光ネットを用い、別のカスタム仕様に基づいて、再度、光電融合レイアウト設計を行う。主な制約事項は、電子ネットが電気配線層とASICすなわちセルベースのカスタムICで実現されることである。電気配線層の物理仕様は、再構成可能な光電融合回路91と同様である。また、光接続層は再構成可能な光電融合回路91と同様な構成であるが、光ポートの位置は任意である。
【０１２４】
この再度の光電融合レイアウト設計の手法は実施例２で用いた手法に準じている。ただし、本実施例においては、電子回路レイアウト設計においてASIC内部の設計がなされる。また、複数のFPGAにまたがって実現されていた回路を１つのASICに搭載することもできる。基板は正方形であるが、サイズが設計項目となる。基板サイズは、電子回路レイアウト設計に基づいてなるべく小さくなるように設定される。これに基づき、光ポートの位置は、位置関係を保ったまま縮小される。ここで得られた結果を第２の設計結果と呼ぶことにする。
【０１２５】
得られた第２の設計結果を基に、新たにASICと、電気配線層、光接続層のマスクを起こし、カスタムな光電融合回路を作成する。再構成可能な光電融合回路91は、回路構成を変更可能であったが、カスタム光電融合回路は、構成が固定された回路である。一方で、この本実施例のカスタム光電融合回路は、第１の設計結果を用い再構成可能な光電融合回路91で実現した場合に比べると、使われていなかった電気配線や光ポートや発光部などのハードウエアを削減できるため、回路面積が大幅に縮小される。また、光ポートの内部構成、例えば光結合部の構成、発光部の配置や数なども、それぞれの光ポートで最適な構成となるため、高性能化と小型化を図ることができる。このことは、動作周波数の増加や、低消費電力化などの性能向上にも繋げることができる。
【０１２６】
この様に、本実施例では、再構成可能な光電融合回路91をエミュレータとして用いて、カスタムな光電融合回路の設計を行うことで、高性能で信頼性の高い光電融合回路を実現できる。また、本実施例の光電融合回路の設計方法は、検証にシミュレーションのみを用いた設計方法に比べて、信頼性が高い。特に、回路規模が大きい場合には、設計時間の短縮、設計コストの低下にも寄与する。
【図面の簡単な説明】
【０１２７】
【図１】本発明の光電融合回路の設計フローを示す図（光電融合レイアウト部）。
【図２】本発明の光電融合回路の設計フローを示す図。
【図３】実施例１の光電融合回路の設計フローを示す図（光電融合レイアウト部）。
【図４】実施例２の光電融合回路の設計フローを示す図（光電融合レイアウト部）。
【図５】実施例１で用いる再構成可能な光電融合回路の構成を模式的に示す図。
【図６】実施例１で用いる再構成可能な光電融合回路の構成を示す図（断面図）。
【図７】本発明の光電融合回路の設計装置の構成を示す図。
【図８】実施例２における設計改善効果を模式的に示す図。
【図９】実施例３で用いる再構成可能な光電融合回路の構成を示す図（平面図）。
【図１０】実施例４の再構成可能な光電融合システム（光電融合再構成システム）の構成を示す図。
【図１１】光自由回路を示す図。
【図１２】光ポートの光結合部の例を示す図。
【図１３】ライン導波路を有した光自由回路を示す図。
【図１４】実施例５で用いる光電融合回路の設計評価装置の構成を示す図。
【図１５】従来の集積回路における設計フローを示す図。
【図１６】従来の光接続と電子回路を有したシステムにおける設計フローを示す図。
【符号の説明】
【０１２８】
10  ネットリスト作成工程
11  電子回路レイアウト設計工程
12  設計評価工程
13  ネットの光接続への割り当て（光ネット割り当て）工程
14  光接続設計工程
23  光電融合レイアウト設計工程
24  設計結果出力工程
81  記憶手段
82  設計手段
83  制御手段
87  設計評価手段
91  再構成可能な光電融合回路
92  光電融合回路の設計を行う回路
93  メモリ
94  入出力手段（I/O）
95  バス
100  基板
101  光伝送媒体（2D導波路）
102  光ポート
103、304  伝播光
104  放射角
105  電気配線層
106  電気配線
107  チップ（電子回路）
108  ライン導波路
201  論理要素
205  論理ブロック
206  交差部
207  接続部
208  マトリックス配線
301  光結合部  
302  光照射位置
303  発光部からの光
305  光出力部
306  発光部
【図１】
2005174153.tif 000003
【図２】
2005174153.tif 000004
【図３】
2005174153.tif 000005
【図４】
2005174153.tif 000006
【図５】
2005174153.tif 000007
【図６】
2005174153.tif 000008
【図７】
2005174153.tif 000009
【図９】
2005174153.tif 000010
【図１０】
2005174153.tif 000011
【図１２】
2005174153.tif 000012
【図１３】
2005174153.tif 000013
【図１４】
2005174153.tif 000014
【図１５】
2005174153.tif 000015
【図１６】
2005174153.tif 000016
【図８】
2005174153.tif 000017
【図１１】
2005174153.tif 000018