(57)【要約】【課題】  面発光型半導体レーザと保護素子を集積化することで静電破壊電圧を向上させ、信頼性の高い半導体レーザ装置を提供する。【解決手段】  半導体レーザ装置１は、基板上にＶＣＳＥＬ１０とツェナーダイオード２０とを有する。ツェナーダイオード２０のポスト頂部には、ｎ型化された半導体領域２００が形成されて、半導体領域２００と上部ＤＢＲ層１０８との間にＰＮ接合面が形成される。ＶＣＳＥＬ１０のコンタクト層１０９と接続されたｐ側電極層１１５は、ツェナーダイオード２０のｎ型半導体領域２００に接続される。【選択図】      図２
2005311089.tif 000002
【特許請求の範囲】
【請求項１】
基板上に保護素子を含む半導体レーザ装置であって、
第１導電型の第１のミラー層、第２導電型の第２のミラー層、第１および第２のミラー層にサンドイッチされた活性領域、第１のミラー層に電気的に接続される第１の電極層、および第２のミラー層に電気的に接続される第２の電極層を有する面発光型半導体レーザと、
第１導電型の第１の半導体領域、当該第１の半導体領域の一部に形成され、かつ第１の半導体領域との間にＰＮ接合面を有する第２導電型の第２の半導体領域、第１の半導体領域に電気的に接続される第３の電極層、および第２の半導体領域に電気的に接続される第４の電極層を有する少なくとも１つのツェナーダイオードとを備え、
第１の電極層と第４の電極層とが電気的に接続され、第２の電極層と第３の電極層とが電気的に接続される、半導体レーザ装置。
【請求項２】
ツェナーダイオードは、第１のミラー層と同一組成のエピタキシャル層を含み、当該エピタキシャル層の一部に第２導電型の第２の半導体領域が形成される、請求項１に記載の半導体レーザ装置。
【請求項３】
第２の半導体領域は、第１の半導体領域の一部に不純物を拡散することによって形成される、請求項２に記載の半導体レーザ装置。
【請求項４】
第１の半導体領域が３−５族化合物半導体層であるとき、不純物は、２族、４族または６族元素のいずれか１つを含む、請求項３または４に記載の半導体レーザ装置。
【請求項５】
不純物は、Ｃ（炭素）、Ｓｉ（珪素）、またはＳｅ（セレン）のいずれか１つを含む、請求項３または４に記載の半導体レーザ装置。
【請求項６】
第２の半導体領域は、気相拡散、液相拡散、または固相拡散によって形成される、請求項３、５または６に記載の半導体レーザ装置。
【請求項７】
第２の半導体領域は、２×１０１８から１×１０２０／ｃｍ３の不純物濃度を有する、請求項３ないし６いずれか１つに記載の半導体レーザ装置。
【請求項８】
第２の半導体領域は、第１の半導体領域に対して不純物イオンを注入することによって形成される、請求項１または２に記載の半導体レーザ装置。
【請求項９】
第１の半導体領域が３−５族化合物半導体層であるとき、Ｈ＋の不純物を注入する、請求項８に記載の半導体レーザ装置。
【請求項１０】
ツェナーダイオードは、基板上において絶縁膜を介して形成される、請求項１に記載の半導体レーザ装置。
【請求項１１】
絶縁膜は、エピタキシャル層の一部を酸化することにより形成される、請求項１０に記載の半導体レーザ装置。
【請求項１２】
面発光型半導体レーザは、活性領域に隣接して選択酸化により形成された電流狭窄層を含み、前記絶縁膜は、当該電流狭窄層と同一組成である、請求項１０または１１に記載の半導体レーザ装置。
【請求項１３】
ツェナーダイオードのツェナー電圧は、面発光型半導体レーザの駆動電圧よりも高い、請求項１に記載の半導体レーザ装置。
【請求項１４】
ツェナー電圧は、少なくとも約３ボルトである、請求項１３に記載の半導体レーザ装置。
【請求項１５】
面発光型半導体レーザおよびツェナーダイオードは、基板上において実質的に等しい高さの第１、第２のポストを有し、第１のポストの第１のミラー層にコンタクトされた第１の電極層は、第１のポストの側面を延在する第１の金属配線層に接続され、該第１の金属配線層はさらに第２のポストの側面を延在し、第２のポストの第２の半導体領域にコンタクトされた第４の電極層に接続される、請求項１ないし１４いずれか１つに記載の半導体レーザ装置。
【請求項１６】
面発光型半導体レーザの第２の電極層は、基板の裏面に形成され、第２の電極層は、基板に形成されたスルーホールを介して第２の金属配線層に接続され、該第２の金属配線層は第１の半導体領域にコンタクトされた第３の電極層に接続される、請求項１５に記載の半導体レーザ装置。
【請求項１７】
基板上に保護素子を含む半導体レーザ装置の製造方法であって、
少なくとも第１の導電型の第１のミラー層、第２の導電型の第２のミラー層および第１、第２のミラー層によってサンドイッチされる活性領域とを含む複数の半導体層を基板上に積層し、
基板上の複数の半導体層をエッチングして少なくとも第１、第２のポストを形成し、
第１、第２のポストに含まれる化合物半導体層を酸化し、第１のポストの化合物半導体層の酸化領域によって包囲された導電性領域を形成し、第２のポストの化合物半導体層のすべてを酸化し、
第２のポストの第１のミラー層内に、第２導電型の半導体領域を形成し、
第２のポストの第２導電型の半導体領域と第１のポストの第１のミラー層とを電気的に接続する、
工程を有する半導体装置の製造方法。
【請求項１８】
第２導電型の半導体領域は、第１のミラー層内に不純物を拡散することによって形成される、請求項１７に記載の半導体装置の製造方法。
【請求項１９】
第２導電型の半導体領域は、第１のミラー層内に不純物をイオン注入することによって形成される、請求項１７に記載の半導体装置の製造方法。
【請求項２０】
第２のポストの第１のミラー層と第２導電型の半導体領域は、ツェナーダイオードを構成する、請求項１７に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、面発光型半導体レーザ（Vertical-Cavity Surface-Emitting Laser diode  以下、ＶＣＳＥＬという）に関し、特にＶＣＳＥＬを静電破壊から防止するための保護構造に関する。
【背景技術】
【０００２】
ＶＣＳＥＬは、しきい値電流が低く、消費電力が小さい、円形の光スポットが容易に得られる、光源の二次元アレイ化が可能であるなどの優れた特徴を持ち、光通信機器や電子機器等の光源としての利用が期待されている。
【０００３】
他の半導体装置と同様に、ＶＣＳＥＬは、回路基板等へのハンドリング時に、静電気等の高電圧に晒されることがある。素子内部に静電放電（Electro-static discharge 以下ＥＳＤという）が生じると、瞬時に大きなスパイク電流が流れるため、素子の破壊または劣化が生じ、正常な動作を行い得ない故障の原因となる。こうした問題に対処するべくいくつかの報告がなされている。
【０００４】
特許文献１は、半導体発光素子、特に窒化ガリウム系化合物半導体における逆方向の耐圧が５０Ｖ、順方向の耐圧が１５０Ｖと小さいことに鑑み、発光素子とは別個に保護素子を設けるものである。保護素子としては、例えばツエナーダイオードやトランジスタを用い、これにより発光素子に印加され得る逆方向電圧や動作電圧以上の順方向電圧を短絡またはショートさせている。
【０００５】
特許文献２は、ＥＳＤ対策用のダイオードとＶＣＳＥＬとを集積化し、両者を同一チップ上に形成するものである。基板上にはトレンチが形成され、これによってダイオード領域が画定されている。ダイオードは、好ましくは、p-i-nダイオードであり、１０−２０Ｖのブレークダウン電圧を有している。
【０００６】
さらに非特許文献１は、選択酸化型ＶＣＳＥＬの信頼性についての研究報告であり、ＥＳＤによる破壊耐圧と酸化アパーチャーとの関係を説明している。ここでは、ＥＳＤの破壊を、米国ＭＩＬ規格の人体モデルでテストし、５−２０μｍの酸化アパーチャー径をサンプルとして使用している。ＶＣＳＥＬに対して順方向と逆方向のパルス電圧を印加し、光出力が−２ｄＢ変化したときに、破壊もしくは故障と定義している。非特許文献１の図９にはＥＳＤ破壊のテスト結果が示されている。この結果によれば、ＥＳＤ破壊は酸化アパーチャー径もしくは面積の関数であることが予想され、酸化アパーチャー径が大きくなるにつれて、ＥＳＤ破壊電圧が高くなっている。
【０００７】
【特許文献１】特開平１１−１１２０２６号
【特許文献２】米国特許６，１８５，２４０Ｂ１
【非特許文献１】Bobby M, Hawkings et al, Reliability of Various Size Oxide Aperture VCSELs,  Honeywell, 2002年
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、従来のＶＣＳＥＬに対する保護素子には次のような課題がある。特許文献１は、発光素子と別に保護素子を設けるものであるため、発光素子を単体としてハンドリングする場合には、依然としてＥＳＤ対策が不十分である。また、レーザ装置を構成する素子数が増加し、コスト高となってしまう。
【０００９】
特許文献２は、ＶＣＳＥＬと保護ダイオードをチップ上に集積する点では、ハンドリング時におけるＥＳＤ対策としては望ましいが、基板上に保護ダイオードを形成するためには、複数のトレンチを形成しなければならず、工程が複雑化し、必ずしもダイオードを容易に形成できるものではない。
【００１０】
非特許文献１は、ＥＳＤ耐圧が酸化アパーチャー径に比例して高くなることを示しているが、酸化アパーチャー径を単純に大きくしただけでは、所望のレーザ基本特性を得ることができない。特に、シングルモードのＶＣＳＥＬでは、酸化アパーチャー径を小さくする傾向にあり、これはＥＳＤ耐圧を下げることに他ならない。
【００１１】
本発明は、上記従来技術の課題を解決し、面発光型半導体レーザと保護素子を集積化することで静電破壊電圧を向上させ、信頼性の高い半導体レーザ装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
本発明に係る、基板上に保護素子を含む半導体レーザ装置は、第１導電型の第１のミラー層、第２導電型の第２のミラー層、第１および第２のミラー層にサンドイッチされた活性領域、第１のミラー層に電気的に接続される第１の電極層、および第２のミラー層に電気的に接続される第２の電極層を有する面発光型半導体レーザと、第１導電型の第１の半導体領域、当該第１の半導体領域の一部に形成され、かつ第１の半導体領域との間にＰＮ接合面を有する第２導電型の第２の半導体領域、第１の半導体領域に電気的に接続される第３の電極層、および第２の半導体領域に電気的に接続される第４の電極層を有する少なくとも１つのツェナーダイオードとを備え、第１の電極と第４の電極とが電気的に接続され、第２の電極と第３の電極とが電気的に接続されるものである。
【００１３】
好ましくは、ツェナーダイオードは、第１のミラー層と同一組成のエピタキシャル層を含み、当該エピタキシャル層の一部に第２導電型の半導体領域が形成される。
【００１４】
例えば、第２の半導体領域は、第１の半導体領域の一部に不純物を拡散することによって形成される。第１の半導体領域が３−５族化合物半導体層（ＧａＡｓやＡｌＧａＡｓ層）であるとき、不純物は、２族、４族または６族元素のいずれか１つを含む。例えば、不純物は、Ｃ（炭素）、Ｓｉ（珪素）、またはＳｅ（セレン）のいずれか１つを含む。また、第２の半導体領域は、気相拡散、液相拡散、または固相拡散によって形成される。好ましくは、第２の半導体領域は、２×１０１８〜１×１０２０／ｃｍ３の不純物濃度を有する。
【００１５】
また、第１の半導体領域に対して不純物イオンを注入することによって第２の半導体領域が形成されるものであってもよい。例えば、第１の半導体領域が３−５族化合物半導体層であるとき、Ｈ＋の不純物を注入してもよい。
【００１６】
好ましくは、ツェナーダイオードは、基板上において絶縁膜を介して形成され、面発光型半導体レーザと電気的に絶縁される。これによりツェナーダイオードからのリーク電流が抑制される。例えば、絶縁膜は、エピタキシャル層の一部を酸化することにより形成される。
【００１７】
好ましくは、面発光型半導体レーザは、活性領域に隣接して選択酸化により形成された電流狭窄層を含み、前記絶縁膜は、当該電流狭窄層と同一組成である。電流狭窄層は、いわゆるポストまたはメサの側面から酸化される。電流狭窄層として、ＡｌＡｓまたはＡｌＧａＡｓが用いられる。
【００１８】
ツェナーダイオードのツェナー電圧（ブレークダウン電圧）は、面発光型半導体レーザの駆動電圧よりも高い。好ましくは、ツェナー電圧は、少なくとも約３ボルトであり、駆動電圧は約２ボルトである。
【００１９】
好ましくは、面発光型半導体レーザおよびツェナーダイオードは、基板上において実質的に等しい高さの第１、第２のポストを有し、第１のポストの第１のミラー層にコンタクトされた第１の電極層は、第１のポストの側面を延在する第１の金属配線層に接続され、該第１の金属配線層はさらに第２のポストの側面を延在し、第２のポストの第２の半導体領域にコンタクトされた第４の電極層に接続される。
【００２０】
好ましくは、面発光型半導体レーザの第２の電極層は、基板の裏面に形成され、第２の電極層は、基板に形成されたスルーホールを介して延在する第２の金属配線層に接続され、該第２の金属配線層は第１の半導体領域にコンタクトされた第３の電極層に接続されるようにしてもよい。
【００２１】
さらに本発明の半導体装置の製造方法は、少なくとも第１の導電型の第１のミラー層、第２の導電型の第２のミラー層および第１、第２のミラー層によってサンドイッチされる活性領域とを含む複数の半導体層を基板上に積層するステップと、基板上の複数の半導体層をエッチングして少なくとも第１、第２のポストを形成するステップと、第１、第２のポストに含まれる化合物半導体層を酸化し、第１のポストの化合物半導体層の酸化領域によって包囲された導電性領域を形成し、第２のポストの化合物半導体層のすべてを酸化するステップと、第２のポストの第１のミラー層内に、第２導電型の半導体領域を形成するステップと、第２のポストの第２導電型の半導体領域と第１のポストの第１のミラー層とを電気的に接続するステップとを有する。
【発明の効果】
【００２２】
本発明に係る半導体レーザ装置によれば、面発光型半導体レーザとツェナーダイオード（保護素子）とを集積化し、さらに、第１の半導体領域の一部に第２導電型化された第２の半導体領域を形成することでツェナーダイオードを構成したので、従来のトレンチによりダイオードを形成するよりも簡単な工程で、同一基板上に集積化されたツェナーダイオードを形成することができる。同時に、面発光型半導体レーザの破壊電圧を増加させることができるので、実装などのハンドリング時に、レーザ装置の故障を回避することができる。さらに、従来例のように、保護素子を個別に実装する必要がなく、実装工程を簡略化することができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の最良の実施の形態について図面を参照して説明する。本発明に係る半導体レーザ装置は、好ましくは同一基板上に、選択酸化型のポスト（またはメサ）を有するＶＣＳＥＬとツェナーダイオードとを形成する。
【実施例】
【００２４】
図１は、本実施例の半導体レーザ装置の等価回路図である。半導体レーザ装置１は、レーザ光を出射するＶＣＳＥＬ１０と、ＶＣＳＥＬ１０と同一基板上に形成されるツェナーダイオード２０とを有する。ＶＣＳＥＬ１０とツェナーダイオード２０は、それぞれの極性が逆となるように並列に接続されている。すなわち、ＶＣＳＥＬ１０のアノード（ｐ側）にはツェナーダイオード２０のカソード（ｎ側）が接続され、ＶＣＳＥＬ１０のカソード（ｎ側）にはツェナーダイオード２０のアノード（ｐ側）が接続されている。
【００２５】
ＶＣＳＥＬ１０のアノードには、ｐ側の電極端子１２が接続され、カソードにはｎ側の電極端子１４が接続されている。ＶＣＳＥＬ１０を駆動するとき、電極端子１２、１４間に順方向の約２ボルトの電圧が印加され、ＶＣＳＥＬから所定波長のレーザ光が発光される。ツェナーダイオード２０は、好ましくは３ボルト以上のツェナー電圧（降伏電圧）が印加されたとき、電極端子１２から電極端子１４へ電流を流す。
【００２６】
一方、ＶＣＳＥＬ１０に逆方向の電圧が印加されたとき、ツェナーダイオード２０は、通常のダイオードと同様に順方向電圧で動作し、電極端子１４から電極端子１２へ電流を流す。こうして、ＶＣＳＥＬ１０の破壊電圧を実施的に増加させることができ、ＶＣＳＥＬ１０を静電気等の大きな電圧から保護することができる。
【００２７】
図２は、第１の実施例に係る半導体レーザ装置の好ましい構成を示す図である。図２Ａは、半導体レーザ装置の模式的な平面図、図２ＢはそのＸ−Ｘ線断面矢視図である。ＶＣＳＥＬ１０およびツェナーダイオード２０は、基板１０１上に、それぞれ円筒状のポストまたはメサとして形成される。これらのポストは、基板上にエピタキシャル成長された複数の半導体層を一定の深さまで異方性エッチングすることによって同時に形成される。第１の実施例は、ＶＣＳＥＬ１０のポスト径がツェナーダイオード２０のそれよりも大きい構造となっている。
【００２８】
ＶＣＳＥＬ１０は、ｎ型のＧａＡｓ基板１０１上に、ｎ型のバッファ層１０２、ｎ型の下部ＤＢＲ(Distributed Bragg Reflector:分布ブラック型反射鏡)ミラー層１０３、アンドープの下部スペーサ層１０４とアンドープの量子井戸活性層１０５とアンドープの上部スペーサ層１０６とを含む活性領域１０７、ｐ型の上部ＤＢＲミラー層１０８を順次積層して構成される。上部ＤＢＲ層１０８の最上層には、ｐ型のコンタクト層１０９が形成され、その最下層には、ｐ型のＡｌＡｓ層１１０が形成されている。このＡｌＡｓ層１１０は、ポストの側面から一部が酸化された酸化領域１１１と、酸化領域１１１によって囲まれた円形状の導電性の開口１１２とを有する。ＡｌＡｓ層１１０は、酸化領域１１１によって光の閉じ込め及び電流狭窄を行い、いわゆる電流狭窄層として働く。
【００２９】
ＶＣＳＥＬ１０の側壁および上面は、層間絶縁膜１１３によって覆われる。層間絶縁膜１１３には、コンタクト層１０９の表面を露出するためのコンタクトホール１１４が形成されている。層間絶縁膜１１３上にｐ側電極層１１５が形成され、ｐ側電極層１１５がコンタクトホール１１４を介してコンタクト層１０９にオーミック接続される。ｐ側電極層１１５の中央には、レーザ光を出射するためのレーザ出射窓１１６が形成されている。基板１０１の裏面には、ｎ側電極層１１７が形成されている
【００３０】
一方、ツェナーダイオード２０は、ＶＣＳＥＬ１０と同一組成のエピタキシャル層を有しているが、ｐ型の上部ＤＢＲミラー層１０８の一部にｎ型化された半導体領域２００が形成されている点、および上部ＤＢＲミラー層１０８の最下層であるＡｌＡｓ層１１０がすべて酸化領域２１０とされている点が異なる。ＡｌＡｓ層１１０の酸化は、それぞれのポストに対して同時に行われ、ＡｌＡｓ層１１０の酸化速度は各ポストにおいて等しい。ＶＣＳＥＬ１０のＡｌＡｓ層１１０を酸化して中央に導電性の開口１１２が残されるとき、ツェナーダイオード２０のＡｌＡｓ層１１０のすべてが酸化領域２１０となるように、ツェナーダイオード２０のポスト径が選択される。
【００３１】
ｎ型の半導体領域２００は、ｐ型の上部ＤＢＲミラー層１０８の表面からｎ型の不純物を拡散または注入することによって形成される。本実施例では、上部ＤＢＲミラー層１０８の表面に、パターニングされたシリコン層を蒸着させ、高温で熱処理することにより、上部ＤＢＲ層１０８からシリコンを拡散させ、上部ＤＢＲ層１０８の表面から一定の深さを有する半導体領域２００を形成する。これにより、上部ＤＢＲミラー層１０８内にＰＮ接合面が形成される。
【００３２】
ツェナーダイオード２０のポストの周囲には層間絶縁膜１１３が形成され、上部ＤＢＲミラー層１０８と半導体領域２００の表面を露出させるためのコンタクトホール２２０が形成されている。ツェナーダイオードのカソード側の電極層２３０は、コンタクトホール２２０を介して半導体領域２００と電気的に接続される。また、電極層２３０は、ポストの側面および底部を延在する連結層２４０を介してＶＣＳＥＬ１０のｐ側電極層１１５に接続される。好ましくは、ｐ側電極層１１５、電極層２３０および連結層２４０は、金属配線層をパターンニングするときに同時に一体形成される。
【００３３】
また、ツェナーダイオード２０のアノード側の電極層２５０が、コンタクトホール２２０を介して上部ＤＢＲミラー層１０８（ｐ型のコンタクト層１０９）に電気的に接続される。電極層２５０は、ここには図示しないが、基板１０１の裏面のｎ側電極層１１７と電気的に接続される。
【００３４】
ｐ側電極層１１５は、図１に示す電極端子１２に接続され、ｎ側電極層１１７は電極端子１４に接続される。電極端子１２、１４間に順方向電圧が印加されたとき、その電圧がツェナーダイオード２０のツェナー電圧以下であれば、ＶＣＳＥＬ１０が駆動され、レーザ光が出射窓１１６から出射される。ツェナーダイオード２０のツェナー電圧は、好ましくは、３ボルトまたはそれ以上とすることができる。ＶＣＳＥＬ１０の順方向の破壊電圧は、数百ボルトであるが、ツェナー電圧以上の電圧が電極端子１２、１４間に印加されたとき、電流の一部はツェナーダイオード２０を介してシャントされる。このとき、ツェナーダイオード２０は、酸化領域（ＡｌＡｓ層）２１０によってｎ型の下部ＤＢＲミラー層１０３と電気的に絶縁されているため、ツェナーダイオード２０を流れる電流が基板側へリークすることが抑制される。
【００３５】
ツェナーダイオード２０の順方向電圧は約０．７ボルトであり、ＶＣＳＥＬ１０の逆方向の破壊電圧は数十ボルトであるため、電極端子１２、１４に逆方向電圧が印加されたとき、印加された電流はツェナーダイオード２０を介してシャントされ、ＶＣＳＥＬ１０が保護される。
【００３６】
次に、本発明の第２の実施例に係る半導体レーザ装置を図３に示す。図３Ａは、第２の実施例に係る半導体レーザ装置の模式的な平面図、図３ＢはそのＸ−Ｘ線断面図である。第２の実施例では、第１の実施例と異なり、ツェナーダイオード２２は、矩形状のポストを有している。ＶＣＳＥＬ１０のＡｌＡｓ層１１０を酸化して開口１１２を形成するとき、ツェナーダイオード２２のＡｌＡｓ層１１０のすべてが酸化領域２１０となるようにポストの短手方向の長さＬが選択される。
【００３７】
また、ｎ型の半導体領域２０２は、上部ＤＢＲミラー層１０８の表面にパターンニングされたレジスト等のマスク層を形成し、そこからＨ+をイオン注入することによって形成される。半導体領域２０２の深さは適宜選択可能であるが、酸化領域２１０に到達するものであってもよい。
【００３８】
第２の実施例では、ツェナーダイオード２２を矩形状のポストとしたが、勿論、これ以外の形状であってもよい。また、半導体領域２０２は、第１の実施例と同様に拡散（気相、液相、固相）を用いて形成することも可能である。
【００３９】
次に、本発明の第３の実施例に係る半導体レーザ装置を図４に示す。第３の実施例に係る半導体レーザ装置は、ツェナーダイオード２２のポストに隣接してスルーホール３００が形成されている。ツェナーダイオード２２の電極層２５０は、ポスト側面から底部にまで延在し、層間絶縁膜１１３に形成されたコンタクトホール３１０を介してスルーホール３００内に充填された導電性物質３２０と電気的に接続される。導電性物質３２０は、基板１０１の裏面においてｎ側電極層１１７に接続されており、これにより、ツェナーダイオード２２のアノード電極とＶＣＳＥＬ１０のカソード電極が結合される。
【００４０】
図５は、第３の実施例の変形例であり、基板１０１の裏面にｎ側電極層１１７を用いる変わりに、基板上に形成された下部ＤＢＲミラー層１０３の一部と電気的なコンタクトを取るものである。ツェナーダイオード２２の電極層２５０は、層間絶縁膜１１３のコンタクトホール３１０を介して下部ＤＢＲミラー層１０３のｎ型半導体層に電気的に接続される。これによって、ツェナーダイオード２２のアノード電極とＶＣＳＥＬ１０のカソード電極とを結合してもよい。さらに、下部ＤＢＲミラー層１０３内に、ｎ型のコンタクト層３３０を介在させ、このコンタクト層３３０と電極層２５０とを接続するようにしてもよい。この場合、コンタクト層３３０は、好ましくは下部ＤＢＲミラー層の反射率を低下させないような材質を選択することが望ましい。
【００４１】
次に、第１の実施例に係る半導体レーザ装置の製造工程について図６ないし図８を参照して説明する。図６Ａに示すように、有機金属気相成長（ＭＯＣＶＤ）法を用い基板１０１上に複数の半導体層を積層する。すなわち、ｎ型のＧａＡｓ基板１０１上に、ｎ型のバッファ層１０２、ｎ型の下部ＤＢＲミラー層１０３、アンドープの下部スペーサ層１０４とアンドープの量子井戸活性層１０５とアンドープの上部スペーサ層１０６とを含む活性領域１０７、コンタクト層１０９およびＡｌＡｓ層（電流狭窄層）１１０を含むｐ型の上部ＤＢＲミラー層１０８が順次積層される。
【００４２】
下部ＤＢＲミラー層１０３は、ｎ型のＡｌ0.9Ｇａ0.1Ａｓ層とｎ型のＡｌ0.3Ｇａ0.7Ａｓ層との複数層積層体で、各層の厚さはλ／４ｎｒ（但し、λは発振波長、ｎｒは媒質の屈折率）であり、これらを交互に４０．５周期で積層してある。ｎ型不純物であるシリコンをドーピングした後のキャリア濃度は３×１０18ｃｍ-3である。
【００４３】
活性領域１０７の下部スペーサ層１０４は、アンドープのＡｌ0.6Ｇａ0.4Ａｓ層であり、量子井戸活性層１０５は、アンドープＡｌ0.１１Ｇａ0.８９Ａｓ量子井戸層およびアンドープのＡｌ0.３Ｇａ0.７Ａｓ障壁層を含む。上部スペーサ層１０６は、アンドープのＡｌ0.6Ｇａ0.4Ａｓ層である。
【００４４】
上部ＤＢＲミラー層１０８は、ｐ型のＡｌ0.9Ｇａ0.1Ａｓ層とｐ型のＡｌ0.3Ｇａ0.7Ａｓ層との積層体で、各層の厚さはλ／４ｎｒ（但し、λは発振波長、ｎｒは媒質の屈折率）であり、これらを交互に３０周期積層してある。ｐ型不純物であるカーボンをドーピングした後のキャリア濃度は３×１０18ｃｍ-3である。ｐ型のコンタクト層１０９はＧａＡｓ層で、膜厚２０ｎｍ、カーボン濃度は１×１０２０ｃｍ-3である。
【００４５】
次に、図６Ｂに示すように、フォトリソ工程を用いて半導体層上にマスクパターン４００、４１０を形成する。マスクパターンは、ＳｉＯ２やレジストを用いることができる。マスクパターン４００は、ツェナーダイオード２０の外形に対応する円形状のパターンであり、マスクパターン４１０は、ＶＣＳＥＬ１０の外形に対応する円形状のパターンである。
【００４６】
マスクパターン４００、４１０を用い、積層された半導体層をリアクティブイオンエッチング（ＲＩＥ）によりエッチングする。エッチングは、下部ミラー層１０３の一部が露出するまで行われる。これによって、ツェナーダイオード２０とＶＣＳＥＬ１０のポストまたはメサが形成される。
【００４７】
次に、図６Ｃに示すように、基板１０１を、窒素をキャリアガス（流量：２リットル／分）とする３５０℃の水蒸気雰囲気に３０分間晒す。ＶＣＳＥＬ１０側のＡｌＡｓ層１１０は、上部ミラー層を構成するＡｌ0.8Ｇａ0.2Ａｓ層やＡｌ0.1Ｇａ0.9Ａｓ層に比べ著しく酸化速度が速い。これにより、ＡｌＡｓ層１１０がポスト側面から酸化を開始され、最終的にポスト外形を反映した酸化領域１１１と酸化領域１１１によって囲まれた導電性の開口１１２とを有する電流狭窄層が形成される。酸化領域１１１は、導電性が低下し電流狭窄部となるが、同時に周囲の半導体層に比べ光学屈折率が半分程度（〜１．６）である関係から、光閉じ込め領域としても機能し、開口１１２が電流注入部となる。
【００４８】
一方、ツェナーダイオード２０側のポスト径は、ＶＣＳＥＬ１０のポスト径よりも小さいため、ＡｌＡｓ層１１０はそのすべての領域が側面から酸化され、酸化領域２１０となる。
【００４９】
次に、図７Ａに示すように、ツェナーダイオード２０の上部ＤＢＲミラー層１０８上に、シリコン層４２０を蒸着し、これを所定のサイズにパターニングする。次いで、図７Ｂに示すように、全面にシリコン窒化膜４３０を蒸着し、Ａｓ雰囲気中で、８５０度の温度で約２時間の加熱処理を行う。これによって、シリコン層４２０からシリコン原子がｐ型の上部ＤＢＲ層１０８内へ拡散され、図７Ｃに示すように、ｎ型化された半導体領域２００が形成される。好ましくは、上部ＤＢＲ層１０８内のドーパント濃度は、２×１０１８〜１０２０／ｃｍ３である。
【００５０】
次に、シリコン層４２０およびシリコン窒化膜４３０を除去し、露出したポスト側面を含む基板上面に層間絶縁膜１１３が着膜される。そして、図８Ａに示すように、ＶＣＳＥＬ１０のポスト頂部において、層間絶縁膜１１３にコンタクトホール１１４が形成され、コンタクト層１０９が露出される。ツェナーダイオード２０のポスト頂部において、層間絶縁膜１１３にコンタクトホール２２０が形成され、ｐ型のコンタクト層１０９およびｎ型半導体領域２００が露出される。
【００５１】
続いて、基板全面に電極層が形成される。電極層は、例えば、Ｔｉ／Ａｕの積層膜である。電極層は、フォトリソ工程によりパターニングされ、これによりｐ側電極層１１５、電極層２３０、２５０および連結層２４０が同時に形成される。同時に、ＶＣＳＥＬ１０には、レーザ出射窓１１６が形成される。そして、基板１０１の裏面に、Ｔｉ／Ａｕ等のｎ側電極１１７が形成される。
【００５２】
上記実施例では、シリコン原子をｐ型の上部ＤＢＲミラー層１０８内に拡散させたが、シリコン以外の不純物を用いることも可能である。例えば、炭素（Ｃ）、セレン（Ｓｅ）などを用いることができる。さらに、拡散は、気相または液相による拡散であってもよい。
【００５３】
次に、第２の実施例に係る半導体レーザ装置の製造方法を図９に示す。ポストの形成および酸化領域１１１、２１０の形成までの工程は、第１の実施例のときの図６Ａ〜図６Ｃまでと同様である。引き続き、基板の全面にレジストを塗布し、図９Ａに示すように、レジスト４５０をパターンニングし、ツェナーダイオード２２の頂部に開口を形成する。次いで、レジスト４５０をマスクとして、Ｈ+のイオンを、３２０Ｋｅｖ、５×１０１４／ｃｍ３で注入する。これにより、上部ＤＢＲ層１０８内に、ｎ型化された半導体領域２０２が形成される。打ち込みの条件を適宜変更することで、半導体領域２０２の深さを調整することが可能である。
【００５４】
ｎ型の半導体領域２０２の形成後、レジスト４５０を除去し、第１の実施例のときと同様に、層間絶縁膜１１３および電極層１１５、２３０、２４０および２５０の形成が行われる。そして、基板１０１の裏面にｎ側電極層１１７が形成される。
【００５５】
以上説明したように、本実施例によれば、基板上にＶＣＳＥＬ１０およびツェナーダイオード２０を集積化させることで、ＶＣＳＥＬの破壊電圧を増加させ、レーザ装置のハンドリング時に静電気や逆バイアス電圧によってレーザ装置が故障することを防止することができる。
【００５６】
なお、上記実施例では、基板上に単一のツェナーダイオードを形成したが、複数のツェナーダイオードを形成するようにしてもよい。また、ツェナーダイオードやＶＣＳＥＬのポスト径やポストの形状は、設計事項により適宜変更することが可能である。さらに、上記実施例におけるＶＣＳＥＬは、ＧａＡｓ系の化合物半導体レーザを示したが、これ以外にも窒化ガリウム系やガリウムインジウム系を用いた半導体レーザであってもよい。
【００５７】
以上、本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【産業上の利用可能性】
【００５８】
本発明に係る半導体レーザ装置は、光ファイバ等を利用した光通信機器やそれを用いた光通信システム、ならびに光学的な読み書きを行う電子装置、複写機等の光源などにおいて利用することができる。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施例に係る半導体レーザ装置の等価回路図である。
【図２】本発明の第1の実施例に係る半導体レーザ装置を示し、図２Ａは模式的な平面図、図２ＢはＸ−Ｘ線断面矢視図である。
【図３】本発明の第２の実施例に係る半導体レーザ装置を示し、図３Ａは模式的な平面図、図３ＢはＸ−Ｘ線断面矢視図である。
【図４】本発明の第３の実施例に係る半導体レーザ装置の断面図である。
【図５】第３の実施例に係る半導体レーザ装置の変形例である。
【図６】図６Ａ、６Ｂ、６Ｃは、第１の実施例に係る半導体レーザ装置の製造工程を示す断面図である。
【図７】図７Ａ、７Ｂ、７Ｃは、第１の実施例に係る半導体レーザ装置の製造工程を示す断面図である。
【図８】図８Ａ、８Ｂは、第１の実施例に係る半導体レーザ装置の製造工程を示す断面図である。
【図９】図９Ａ、９Ｂは、第２の実施例に係る半導体レーザ装置の製造工程を示す断面図である。
【符号の説明】
【００６０】
１：半導体レーザ装置
１０：ＶＣＳＥＬ
２０：ツェナーダイオード
１０１：基板
１１０：ＡｌＡｓ層（電流狭窄層）
１１１、２１０：酸化領域
１１３：層間絶縁膜
１１４：コンタクトホール
１１５：ｐ側電極層
１１６：レーザ出射窓
１１７：ｎ側電極層
２００、２０２：ｎ型の半導体領域
２２０：コンタクトホール
２３０、２５０；電極層
２４０：連結層
【図１】
2005311089.tif 000003
【図２】
2005311089.tif 000004
【図３】
2005311089.tif 000005
【図４】
2005311089.tif 000006
【図５】
2005311089.tif 000007
【図６】
2005311089.tif 000008
【図７】
2005311089.tif 000009
【図８】
2005311089.tif 000010
【図９】
2005311089.tif 000011