(57)【要約】【課題】キャリヤ電波Ｓ1 の周波数に対する制約をなくする。【解決手段】キャリヤ電波Ｓ1 を受信して内部電源Ｖを作る電源部１１と、光信号Ｓ2 に重畳するクロックパルスに基づいて読出し用の内部クロックＳc2を生成する読出し用のクロック発生部１６と、メモリ部１４と、メモリ部１４のデータＤを読み出してキャリヤ電波Ｓ1 を負荷変調する出力部１５とを設ける。【選択図】図１
2005165769.tif 000002
【特許請求の範囲】
【請求項１】
外部からのキャリヤ電波を利用して内部電源を作る電源部と、外部からの光信号に重畳するクロックパルスに基づいて読出し用の内部クロックを生成する読出し用のクロック発生部と、メモリ部と、読出し用の内部クロックに従って前記メモリ部のデータをシリアルに読み出してキャリヤ電波を負荷変調する出力部とを備えてなる識別用のＩＣチップ。
【請求項２】
キャリヤ電波に重畳するクロックパルスに基づいて書込み用の内部クロックを生成する書込み用のクロック発生部と、光信号に重畳するデータを書込み用の内部クロックに従ってシリアルに読み取り、前記メモリ部に記憶させる書込部とを付設することを特徴とする請求項１記載の識別用のＩＣチップ。
【請求項３】
前記書込部は、データのオーバフローを検出して前記メモリ部を書込み不能にブロックすることを特徴とする請求項２記載の識別用のＩＣチップ。
【請求項４】
前記書込み用のクロック発生部は、キャリヤ電波に重畳するクロックパルスを判別することを特徴とする請求項２または請求項３記載の識別用のＩＣチップ。
【請求項５】
前記出力部に接続するオンチップアンテナには、外部アンテナを接続するバンプを付設することを特徴とする請求項１ないし請求項４のいずれか記載の識別用のＩＣチップ。
【請求項６】
外部からの光信号に重畳するクロックパルスに基づいて読出し用の内部クロックを生成し、メモリ部に記憶されているデータを読出し用の内部クロックに従ってシリアルに読み出して外部からのキャリヤ電波を負荷変調することを特徴とする識別用のＩＣチップにおけるデータの読出し方法。
【請求項７】
外部からのキャリヤ電波に重畳するクロックパルスに基づいて書込み用の内部クロックを生成し、外部からの光信号に重畳するデータを書込み用の内部クロックに従ってシリアルに記憶し、記憶されたデータをメモリ部に書き込んでメモリ部を書込み不能にブロックすることを特徴とする識別用のＩＣチップにおけるデータの書込み方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、各種の物品や人物等を識別するために用いる無線式の識別用のＩＣチップと、そのデータの読出し方法、書込み方法に関する。
【背景技術】
【０００２】
各種の物品や人物等を識別するために、多様なＩＣカードやＩＣタグが開発され、普及しつつある。ＩＣカードやＩＣタグは、接触形、非接触形があるが、使い勝手の面から、無線式の識別用のＩＣチップを組み込む非接触形が優れている。なお、無線式のＩＣチップは、ＩＣカードやＩＣタグに組み込むに加えて、紙幣などを含む各種の物品に直接組み込んで物品の識別用途に使用することもある。
【０００３】
従来の無線式の識別用のＩＣチップは、内部の電子回路を作動させるために、外部からのキャリヤ電波を利用して電力を供給する（たとえば特許文献１）。すなわち、オンチップアンテナを介して外部のリーダライタからのキャリヤ電波を受信すると、それを整流して内部電源を作るとともに、キャリヤ電波に重畳されているデータを読み取り、必要なデータを無線により発信することができる。
【特許文献１】特開平１０−１４５４４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
かかる従来技術によるときは、外部からのキャリヤ電波は、ＩＣチップの内部電源を作るに加えて、データを重畳する搬送波として使用されているから、重畳されているデータを正確に復調するために、キャリヤ電波の周波数を一定に維持しなければならず、応用範囲が制限されがちであるという問題があった。すなわち、ＩＣチップに搭載するオンチップアンテナの特性は、ＩＣチップを組み込む物品の性状に影響されるため、キャリヤ電波の周波数が固定されると、オンチップアンテナの特性を物品ごとに精密に調節設定して対応させなければならないからである。
【０００５】
そこで、この発明の目的は、かかる従来技術の問題に鑑み、クロックパルスのみを重畳するキャリヤ電波を使用することによって、本質的にキャリヤ電波の周波数に制約がなく、極めて応用範囲が広い識別用のＩＣチップと、そのデータの読出し方法、書込み方法を提供することにある。
【課題を解決するための手段】
【０００６】
かかる目的を達成するためのこの出願に係る第１発明の構成は、外部からのキャリヤ電波を利用して内部電源を作る電源部と、外部からの光信号に重畳するクロックパルスに基づいて読出し用の内部クロックを生成する読出し用のクロック発生部と、メモリ部と、読出し用の内部クロックに従ってメモリ部のデータをシリアルに読み出してキャリヤ電波を負荷変調する出力部とを備えることをその要旨とする。
【０００７】
なお、キャリヤ電波に重畳するクロックパルスに基づいて書込み用の内部クロックを生成する書込み用のクロック発生部と、光信号に重畳するデータを書込み用の内部クロックに従ってシリアルに読み取り、メモリ部に記憶させる書込部とを付設することができ、書込部は、データのオーバフローを検出してメモリ部を書込み不能にブロックすることができる。
【０００８】
また、書込み用のクロック発生部は、キャリヤ電波に重畳するクロックパルスを判別することができ、出力部に接続するオンチップアンテナには、外部アンテナを接続するバンプを付設することができる。
【０００９】
第２発明の構成は、外部からの光信号に重畳するクロックパルスに基づいて読出し用の内部クロックを生成し、メモリ部に記憶されているデータを読出し用の内部クロックに従ってシリアルに読み出して外部からのキャリヤ電波を負荷変調することをその要旨とする。
【００１０】
第３発明の構成は、外部からのキャリヤ電波に重畳するクロックパルスに基づいて書込み用の内部クロックを生成し、外部からの光信号に重畳するデータを書込み用の内部クロックに従ってシリアルに記憶し、記憶されたデータをメモリ部に書き込んでメモリ部を書込み不能にブロックすることをその要旨とする。
【発明の効果】
【００１１】
かかる第１発明の構成によるときは、電源部は、外部からのキャリヤ電波を利用して内部電源を作り、読出し用のクロック発生部は、外部からの光信号に重畳するクロックパルスに基づいて読出し用の内部クロックを生成する。一方、出力部は、読出し用の内部クロックに従って、メモリ部に記憶されているデータをシリアルに読み出してキャリヤ電波を負荷変調する。そこで、キャリヤ電波を発信する外部のリーダライタは、キャリヤ電波を介してメモリ部からのデータを読み取ることができ、このとき、識別用のＩＣチップ、リーダライタの双方は、キャリヤ電波の周波数に何ら依存するところがない。すなわち、キャリヤ電波は、クロックパルスを重畳する単なる搬送波であり、内部電源用の電力を供給するだけであって、その周波数に本質的な制約がない。
【００１２】
書込部は、外部からの光信号に重畳するデータをシリアルに読み取り、メモリ部に記憶させることにより、メモリ部に所定のデータを書き込んで記憶させることができる。なお、このときの光信号のデータは、キャリヤ電波に重畳されているクロックパルスに同期しているものとする。クロックパルスは、書込み用の内部クロックのベースとなり、光信号のデータを読み取る際の基準タイミングを規定するからである。
【００１３】
書込部は、光信号に重畳するデータのオーバフローを検出してメモリ部を書込み不能にブロックすることにより、以後の追加書込みを禁止してメモリ部のデータの改変を防止することができる。なお、メモリ部を書込み不能にする手段としては、光信号のデータを読み取るシフトレジスタに前置のゲート回路をハードウェア的にブロックして閉じてもよく、メモリ部に使用する不揮発性メモリをヒューズメモリとして、ヒューズメモリをハードウェア的に書込み不能にブロックしてもよく、これらの両者を併用してもよい。なお、前者によれば、メモリ部に使用する不揮発性メモリとして、たとえば再書込み可能なフラッシュメモリを使用することも可能である。
【００１４】
書込み用のクロック発生部は、キャリヤ電波に重畳するクロックパルスを判別することにより、ノイズ耐量を向上させることができる。ノイズ電波をキャリヤ電波と誤って認識することがないからである。なお、クロックパルスの判別は、たとえばクロックパルスの周波数成分のみを抽出する狭帯域のバンドパスフィルタを使用すればよい。
【００１５】
外部アンテナを接続するバンプをオンチップアンテナに付設すれば、外部アンテナを介してオンチップアンテナの特性を容易に向上させ、識別用のＩＣチップの交信距離を大きくして応用範囲を一層拡大することができる。
【００１６】
第２発明の構成によるときは、第１発明の読出し用のクロック発生部、メモリ部、出力部の動作を実現することができ、第３発明の構成によるときは、第１発明の書込み用のクロック発生部、メモリ部、書込部の動作を実現することができる。
【発明を実施するための最良の形態】
【００１７】
以下、図面を以って発明の実施の形態を説明する。
【００１８】
識別用のＩＣチップ１０は、無線式であって、電源部１１、書込み用、読出し用の各クロック発生部１２、１６、書込部１３、メモリ部１４、出力部１５を備えてなる（図１）。
【００１９】
電源部１１、書込み用のクロック発生部１２の各入力側、出力部１５の出力側は、それぞれオンチップアンテナＡに共通に接続されている。なお、オンチップアンテナＡには、外部アンテナＡo を接続するためのバンプＢが付設されている。オンチップアンテナＡ、外部アンテナＡo には、それぞれ外部の図示しないリーダライタからのキャリヤ電波Ｓ1 が到達するものとする。
【００２０】
電源部１１の出力は、内部電源Ｖとして、ＩＣチップ１０内の各部に給電されている。書込み用のクロック発生部１２の出力は、書込み用の内部クロックＳc1として、書込部１３に入力されている。書込部１３の一方の出力は、読出し用のクロック発生部１６を介し、読出し用の内部クロックＳc2として出力部１５に入力されており、他方の出力は、メモリ部１４を介して出力部１５に接続されている。書込部１３には、外部の図示しないリーダライタからの光信号Ｓ2 が到達するものとする。
【００２１】
オンチップアンテナＡには、共振用のコンデンサＣが並列接続されており（図２）、オンチップアンテナＡの一端は、接地されている。なお、オンチップアンテナＡには、接続用のバンプＢ、Ｂを介して外部アンテナＡo を付加して接続することができ、外部アンテナＡo にも、共振用のコンデンサＣo が並列接続されている。ただし、オンチップアンテナＡ、外部アンテナＡo の非接地側の一端は、電源部１１、書込み用のクロック発生部１２、出力部１５に個別に導かれている。
【００２２】
電源部１１において、オンチップアンテナＡ、外部アンテナＡo の非接地側の一端は、それぞれ整流用のダイオードＤ1 を介して共通に接続されている。ダイオードＤ1 、Ｄ1 の出力側には、平滑用のコンデンサＣ1 が接続され、内部電源Ｖが出力されている。
【００２３】
書込み用のクロック発生部１２において、オンチップアンテナＡ、外部アンテナＡo の非接地側の一端は、検波用のダイオードＤ2 、Ｄ2 を介して共通に接続され、クロック発生回路１２ａに導かれている。クロック発生回路１２ａの入力側は、抵抗Ｒ2 を介して接地されており、クロック発生回路１２ａの出力は、書込み用の内部クロックＳc1として、書込部１３のシフトレジスタ１３ｄ、オーバフロー検出回路１３ｅに導かれている。
【００２４】
書込部１３は、外部のリーダライタからの光信号Ｓ2 を受光する受光素子１３ａに対し、増幅器１３ｂ、ゲート回路１３ｃ、シフトレジスタ１３ｄ、オーバフロー検出回路１３ｅをこの順に縦続して構成されている。オーバフロー検出回路１３ｅの出力は、ゲート回路１３ｃの他、メモリ部１４のメモリ１４ａに個別に接続されている。なお、受光素子１３ａは、たとえばフォトダイオードである。
【００２５】
シフトレジスタ１３ｄの別の出力は、メモリ部１４のメモリ１４ａに接続され、メモリ１４ａの出力は、出力部１５のレジスタ１５ａに接続されている。レジスタ１５ａの出力は、たとえばＦＥＴのようなスイッチング素子Ｔのゲートに接続されており、スイッチング素子Ｔのカソード側は接地され、アノード側は、個別の抵抗Ｒ5 、Ｒ5 を介し、オンチップアンテナＡ、外部アンテナＡo の非接地側の一端に接続されている。
【００２６】
書込部１３の増幅器１３ｂの出力は、読出し用のクロック発生部１６に分岐して導かれ、検波用のダイオードＤ6 を介してクロック発生回路１６ａに接続されている。なお、クロック発生回路１６ａの入力側は、抵抗Ｒ6 を介して接地され、出力側は、読出し用の内部クロックＳc2としてレジスタ１５ａに入力されている。
【００２７】
ＩＣチップ１０は、たとえば０．５mm角のシリコンチップとして形成することができる（図３）。ただし、図３（Ｂ）は、同図（Ａ）のＸ−Ｘ線矢視相当断面図である。
【００２８】
ＩＣチップ１０は、シリコンベース２１上に必要な集積回路２２を形成し、たとえばポリイミドからなる絶縁層２３をシリコンベース２１の上面に付設した上、絶縁層２３上にオンチップアンテナＡ、バンプＢ、Ｂを形成して構成されている。ただし、オンチップアンテナＡは、キャリヤ電波Ｓ1 の代表周波数２．４５GHz 帯用として好適な３巻のループアンテナが例示されており、絶縁層２３上に金属メッキ層として形成されている。また、絶縁層２３の一部には、集積回路２２に含まれる受光素子１３ａに光信号Ｓ2 を効率よく到達させるために、凸レンズ状の透光部２４が形成されている。
【００２９】
かかるＩＣチップ１０の作動は、次のとおりである。
【００３０】
メモリ部１４のメモリ１４ａにデータが書き込まれていないとき、クロックパルスを重畳するキャリヤ電波Ｓ1 が外部のリーダライタからオンチップアンテナＡ、外部アンテナＡo の一方または双方に到達すると（図４）、電源部１１は、ダイオードＤ1 、Ｄ1 を介してキャリヤ電波Ｓ1 を整流し、内部電源Ｖを作ることができる。なお、キャリヤ電波Ｓ1 は、周波数１０MHz 〜７０GHz 程度であって、たとえばクロック周波数ｆc1＝１／Ｔc1＝１００kHz のクロックパルスが１００％ＡＳＫ変調により重畳されている。ただし、Ｔc1は、クロックパルスの周期であり、クロックパルスは、ＡＳＫ変調に代えて、ＦＳＫ変調、ＰＳＫ変調などによってキャリヤ電波Ｓ1 に重畳してもよい。一方、書込み用のクロック発生部１２のクロック発生回路１２ａは、ダイオードＤ2 、Ｄ2 を介してキャリヤ電波Ｓ1 を検波し、キャリヤ電波Ｓ1 に重畳するクロックパルスに基づいて書込み用の内部クロックＳc1を生成することができる。
【００３１】
つづいて、データＤを重畳する光信号Ｓ2 を外部のリーダライタから書込部１３の受光素子１３ａに入光させる。ただし、光信号Ｓ2 は、副搬送周波数５００kHz 以上の赤外線が好ましく、光信号Ｓ2 に重畳するデータＤは、キャリヤ電波Ｓ1 に重畳するクロックパルスに同期させるものとする。データＤは、書込部１３の増幅器１３ｂ、ゲート回路１３ｃを経て、書込み用の内部クロックＳc1に従ってシフトレジスタ１３ｄにシリアルに読み取られ、記憶される。シフトレジスタ１３ｄは、書込み用の内部クロックＳc1に従って作動するからである。
【００３２】
シフトレジスタ１３ｄは、所定量のデータＤを記憶すると、オーバフロー信号Ｓf を発生する。そこで、オーバフロー検出回路１３ｅは、メモリ部１４のメモリ１４ａに対して書込信号Ｓw を送出し、シフトレジスタ１３ｄ内のデータＤをメモリ１４ａに書き込んで記憶させるとともに、ゲート回路１３ｃにゲート信号Ｓg を送出し、ゲート回路１３ｃを閉じて以後のデータＤの通過を阻止することができる。すなわち、メモリ部１４のメモリ１４ａは、ゲート回路１３ｃを介し、書込み不能にブロックされる。なお、メモリ１４ａは、不揮発性メモリであり、外部からのキャリヤ電波Ｓ1 が消失して内部電源Ｖが喪失しても、内部のデータＤをそのまま保持して待機する。
【００３３】
外部からのキャリヤ電波Ｓ1 がオンチップアンテナＡ、外部アンテナＡo に到達し、同時にクロック周波数ｆc2＝１／Ｔc2のクロックパルスを重畳する光信号Ｓ2 が書込部１３の受光素子１３ａに到達すると（図５）、出力部１５のレジスタ１５ａは、クロック発生回路１６ａからの読出し用の内部クロックＳc2に従ってメモリ１４ａ内のデータＤをシリアルに読み出し、データＤに従ってスイッチング素子Ｔを開閉する。ただし、Ｔc2は、クロックパルスの周期であり、クロック発生回路１６ａは、光信号Ｓ2 に重畳されているクロックパルスに基づいて読出し用の内部クロックＳc2を生成することができる。一方、スイッチング素子Ｔは、抵抗Ｒ5 、Ｒ5 を介してオンチップアンテナＡ、外部アンテナＡo の負荷インピーダンスを変動させ、データＤに従ってキャリヤ電波Ｓ1 を負荷変調する（図５の最下段）。そこで、キャリヤ電波Ｓ1 、光信号Ｓ2 を発信するリーダライタは、キャリヤ電波Ｓ1 を介してメモリ１４ａ内のデータＤを読み取ることができる。
【００３４】
以上の説明において、外部アンテナＡo は、必要に応じて使用すればよい。そこで、オンチップアンテナＡのみを使用すると、キャリヤ電波Ｓ1 の周波数がオンチップアンテナＡの共振周波数の近傍に限定されることになるが、このときのリーダライタは、キャリヤ電波Ｓ1 の周波数をスイープさせ、最適の周波数によりデータＤの書込み、読出しを実行するように構成してもよい。
【００３５】
また、書込み用のクロック発生部１２のクロック発生回路１２ａには、クロックパルスの判別機能を組み込むことができる。キャリヤ電波Ｓ1 に重畳する特定のクロック周波数ｆc1のクロックパルスに対してだけ書込み用の内部クロックＳc1を生成し、ノイズ耐量を向上させることができる。読出し用のクロック発生部１６のクロック発生回路１６ａについても、全く同様にしてクロックパルスの判別機能を組み込むことにより、クロック周波数ｆc2のクロックパルスに対してだけ読出し用の内部クロックＳc2を生成させることができる。なお、ＡＳＫ変調によりクロックパルスをキャリヤ電波Ｓ1 に重畳させるとき、キャリヤ電波Ｓ1 の変調度は、１０〜１００％の範囲で任意に設定することができ、所定のノイズ耐量を実現し得る限り、浅い変調度に設定することが好ましい。電源部１１の平滑用のコンデンサＣ1 の容量を小さくし得るからである。
【００３６】
ゲート回路１３ｃは、たとえばゲート信号Ｓg によって溶断するヒューズを組み込み、ゲート信号Ｓg によりヒューズを溶断させてゲート回路１３ｃをハードウェア的に閉じ、再び開くことがないように構成するとよい。このときのメモリ１４ａは、ゲート回路１３ｃを介して確実にブロックされるため、再書込み可能なフラッシュメモリであってもよい。ただし、メモリ１４ａは、記憶中のデータＤの改変が生じないように、再書込み不能なフラッシュメモリ、ヒューズメモリなどを使用することが好ましい。
【図面の簡単な説明】
【００３７】
【図１】全体構成ブロック系統図
【図２】詳細ブロック系統図
【図３】全体構成模式説明図
【図４】動作説明線図（１）
【図５】動作説明線図（２）
【符号の説明】
【００３８】
Ａ…オンチップアンテナ
Ａo …外部アンテナ
Ｂ…バンプ
Ｖ…内部電源
Ｄ…データ
Ｓ1 …キャリヤ電波
Ｓ2 …光信号
Ｓc1…書込み用の内部クロック
Ｓc2…読出し用の内部クロック
１１…電源部
１２…書込み用のクロック発生部
１３…書込部
１４…メモリ部
１５…出力部
１６…読出し用のクロック発生部
特許出願人          株式会社  エフ・イー・シー
代理人  弁理士                  松  田  忠  秋
【図１】
2005165769.tif 000003
【図２】
2005165769.tif 000004
【図３】
2005165769.tif 000005
【図４】
2005165769.tif 000006
【図５】
2005165769.tif 000007