(57)【要約】【課題】本発明は、駆動回路の小型化、低コスト化が可能であり、装置自体の厚みを薄くすることができるフラットパネルディスプレイ装置を提供する。【解決手段】画像を表示する表示パネル２０と、表示パネル２０を駆動する駆動回路と、表示パネル２０を支持する背板２１とを備える。駆動回路は、背板２１に固定されている回路基板２２と、表示パネル２０に形成された複数の電極と接続するために回路基板２２に面実装される半導体素子２３，２４と、背板２１と略平行となるように、半導体素子２３，２４の回路基板２２に面実装された面と反対側の面に取り付けられた放熱板２５とを備える。【選択図】図６
2005316132.tif 000002
【特許請求の範囲】
【請求項１】
画像を表示する表示パネルと、
前記表示パネルを駆動する駆動回路と、
前記表示パネルを支持する背板とを備えるフラットパネルディスプレイ装置であって、
前記駆動回路は、前記背板に固定されている回路基板と、
前記表示パネルに形成された複数の電極と接続するために前記回路基板に面実装された半導体素子と、
前記背板と略平行となるように、前記半導体素子の前記回路基板に面実装された面と反対側の面に取り付けられた放熱板とを備えることを特徴とするフラットパネルディスプレイ装置。
【請求項２】
請求項１に記載のフラットパネルディスプレイ装置であって、
前記駆動回路は、前記複数の電極間で放電を生じさせる維持回路部と電力回収回路部とを含み、
前記半導体素子は、前記維持回路部のハーフブリッジ回路を構成するＩＧＢＴに逆導通型ＩＧＢＴを用い、前記電力回収回路部のハーフブリッジ回路を構成するＩＧＢＴに逆耐圧型ＩＧＢＴを用いることを特徴とするフラットパネルディスプレイ装置。
【請求項３】
表示パネルを駆動する駆動回路に用いる半導体素子であって、
前記表示パネルに形成された複数の電極と接続するために、前記表示パネルを支持する背板に固定される回路基板に面実装可能であり、
前記背板と略平行となるように、前記半導体素子の前記回路基板に面実装された面と反対側の面に放熱板を取り付け可能であることを特徴とする半導体素子。
【請求項４】
請求項３に記載の半導体素子であって、
前記駆動回路は、前記複数の電極間で放電を生じさせる維持回路部と電力回収回路部とを含み、
前記維持回路部のハーフブリッジ回路を構成するＩＧＢＴに逆導通型ＩＧＢＴを用い、前記電力回収回路部のハーフブリッジ回路を構成するＩＧＢＴに逆耐圧型ＩＧＢＴを用いることを特徴とする半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、フラットパネルディスプレイ装置及びこれに用いる半導体素子に係る発明であって、特に、駆動回路が実装されるフラットパネルディスプレイ装置及びこれに用いる半導体素子に関するものである。
【背景技術】
【０００２】
近年、大画面のフラットパネルディスプレイ装置としてプラズマディスプレイパネル装置（以下、ＰＤＰともいう）が、業務用に限らず、民生用としても広く普及を始めている。ＰＤＰは、ガラス基板を表裏２枚接合し、その間に放電ガスを封入した構造である。放電ガスを封入したガラス基板は、表示パネルと呼ばれている。この表示パネルの背面には、パワー素子を含む駆動回路が実装されている。そして、このパワー素子によって表示パネルに電流が供給され、表示パネルに所望の画像が表示される。
【０００３】
ＰＤＰは、最大で３００Ｖ以上の高電圧を印加し、瞬間で２００Ａの電流を流すことができる駆動回路が必要である。この駆動回路は、多くの回路部分から構成されているが、中でも最も電流容量が必要となるのは、維持回路と呼ばれる部分である。また、電力回収回路と呼ばれる部分も大きな電流容量を必要とする。
【０００４】
表示パネルには、Ｘ電極及びＹ電極が平行に設けられており、これらの電極に維持回路から電流を印加することで電極間に放電を生じさせる。面放電型のＡＣ型ＰＤＰでは、電極が誘電体で覆われているため、Ｘ電極とＹ電極との間は容量性負荷となる。そのため、維持回路は、駆動に必要な電圧まで引き上げるための上アームのスイッチング素子と電位をゼロにするための下アームのスイッチング素子とが接続され、ハーフブリッジ回路を構成している。実際のＰＤＰでは、表示動作のために複数の電圧や複雑な波形を印加できるように、様々なスイッチング素子や回路がさらに実装されている。
【０００５】
ＰＤＰを駆動する場合、容量性負荷への充放電が生じ、この時に非常に大きな電流が流れ、維持回路のスイッチング素子の損失を非常に大きくする。これを避け、容量性負荷に蓄えられた電荷を有効に利用するために、電力回収回路が設けられる。電力回収回路は、容量性負荷に蓄えられた電荷を一時的に電力回収回路内のコンデンサに移行することで、有効に電力を利用し、維持回路のスイッチング素子に流れる電流を小さくして、損失を大幅に低減させている。
【０００６】
維持回路及び電力回収回路には、複数のスイッチング素子が設けられている。これらのスイッチング素子には、通常、電界効果トランジスタ（以下、ＦＥＴともいう）が用いられている。これは、ＰＤＰが１００ｋＨｚから２５０ｋＨｚ程度の周波数で駆動するため、高速のスイッチングが可能なＦＥＴをスイッチング素子として採用する必要があった。
【０００７】
しかし、ＰＤＰの駆動には瞬間で２００Ａ程度の大電流が必要であるため、１個のＦＥＴの電流容量ではＰＤＰ全体を駆動するには不足であった。また、ＦＥＴの損失を現実的な値にまで抑えるためには、複数のＦＥＴを並列に接続する必要があった。
【０００８】
ＰＤＰの駆動に用いるスイッチング素子としては、ＦＥＴが高速スイッチングの点で非常に有利な特長を持っている。しかし、上述したようにＰＤＰの駆動には非常に大きな電流を必要とするため、ＰＤＰの駆動回路には複数のＦＥＴを並列接続する必要があった。複数のＦＥＴが必要であるということは、実装する回路基板が大きくなり、放熱板（以下、放熱フィンともいう）も大きなものが必要となるので、製品の小型化、低コスト化を図る上で問題であった。
【０００９】
そこで、ＦＥＴ以外のスイッチング素子を用いて、より少ないスイッチング素子数でＰＤＰを駆動しようとする試みがなされている。例えば、特許文献１では、ＰＤＰの駆動回路として絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴともいう）を用いることが提案されている。ＩＧＢＴは、ＦＥＴと比較して、電流容量が大きく、ＯＮ電圧（ＯＮ抵抗）が低い点、素子温度が高くなってもＯＮ電圧の変化が少ない点など有利な特徴を有している。ＩＧＢＴをＰＤＰの駆動回路に採用できれば、多数のＦＥＴを並列接続していたスイッチング部分を１個のＩＧＢＴで代用することができる。１個のＩＧＢＴで、ＰＤＰを駆動できれば、大幅にスイッチング素子の数を減らせ、回路基板の面積を縮小化できる。
【００１０】
【特許文献１】特開２０００−３３０５１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
フラットパネルディスプレイ装置の駆動回路は、表示パネルを支持する背板に設けられている。そのため、駆動回路が大きくなれば、装置自体も大きくなる。特に、駆動回路にＦＥＴを用いる場合、大きな放熱フィンが必要となり、フラットパネルディスプレイ装置の厚み方向に駆動回路が大きくなる。ＰＤＰなどのフラットパネルディスプレイ装置では厚みが薄いことが特徴であるため、大きな放熱フィンを必要とすることは薄型化を妨げる大きな問題であった。
【００１２】
そこで、本発明は、駆動回路の小型化、低コスト化が可能であり、装置自体の厚みを薄くすることができる駆動回路が実装されたフラットパネルディスプレイ装置及びこれに用いる半導体素子を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明に係る解決手段は、画像を表示する表示パネルと、表示パネルを駆動する駆動回路と、表示パネルを支持する背板とを備えるフラットパネルディスプレイ装置であって、駆動回路は、背板に固定されている回路基板と、表示パネルに形成された複数の電極と接続するために回路基板に面実装された面と反対側の面に面実装される半導体素子と、背板と略平行となるように、半導体素子に取り付けられた放熱板とを備える。
【発明の効果】
【００１４】
本発明に記載のフラットパネルディスプレイ装置は、駆動回路が、背板と略平行となるように、半導体素子の回路基板に面実装された面と反対側の面に取り付けられた放熱板を備えるので、駆動回路の小型化、低コスト化が可能であり、フラットパネルディスプレイ装置の厚みを薄くすることができる効果がある。
【発明を実施するための最良の形態】
【００１５】
（実施の形態１）
図１は、表示パネルの駆動回路を示す回路図である。本実施の形態では、フラットパネルディスプレイ装置としてＰＤＰを例に上げて説明するが、本発明はこれに限られず同様の駆動回路を構成するフラットパネルディスプレイ装置（例えば、無機ＥＬディスプレイなど）に適用される。
【００１６】
ＰＤＰは、表示パネル上に略平行に形成されるＸ電極及びＹ電極を有し、このＸ電極及びＹ電極に電流を印加することで電極間に放電を生じさせている。また、Ｘ電極及びＹ電極上には、誘電体が覆うように形成されている。そのため、Ｘ電極とＹ電極との間には、容量性負荷が形成されることのなる。図１では、この容量性負荷を模式的に容量１として示している。表示パネルを駆動させるためには、容量１の両端のＸ電極及びＹ電極に必要な電圧を印加する必要がある。なお、図１に示す回路では、左側がＸ電極側、右側がＹ電極側を表している。
【００１７】
容量１のＸ電極側には、駆動に必要な電圧Ｖｓまで引き上げるための上アームのスイッチング素子２ｘと、電位をゼロにするための下アームのスイッチング素子３ｘとが接続され、ハーフブリッジを構成している。この部分は、駆動回路の一部を構成し、Ｘ電極側の維持回路と呼ばれている。
【００１８】
同様に、容量１のＹ電極側には、駆動に必要な電圧Ｖｓまで引き上げるための上アームのスイッチング素子２ｙと、電位をゼロにするための下アームのスイッチング素子３ｙとが接続され、ハーフブリッジを構成している。この部分は、駆動回路の一部を構成し、Ｙ電極側の維持回路と呼ばれている。
【００１９】
図１では、スイッチング素子２ｘ，２ｙの一方が電位Ｖｓに接続し、他方が容量１に接続している。また、スイッチング素子３ｘ，３ｙの一方が電位ゼロに接続し、他方が容量１に接続している。なお、実際のＰＤＰに設けられている維持回路では、表示動作のために複数の電圧や複雑な波形を印加できるように、さらにいろいろなスイッチング素子や回路が実装されている。
【００２０】
図１に示す駆動回路には、さらに電力回収回路と呼ばれる回路が設けられている。この電力回収回路は、容量１に蓄えられた電荷を有効に利用するために、Ｘ電極側とＹ電極側に設けられている。Ｘ電極側の電力回収回路は、共振リアクトル４ｘ、上アームのスイッチング素子５ｘ、下アームのスイッチング素子６ｘ、ダイオード７ｘ及びコンデンサ８ｘにより構成されている。同様に、Ｙ電極側の電力回収回路も、共振リアクトル４ｙ、上アームのスイッチング素子５ｙ、下アームのスイッチング素子６ｙ、ダイオード７ｙ及びコンデンサ８ｙにより構成されている。
【００２１】
図１に示すように、スイッチング素子５，６の一方がダイオード７及び共振リアクトル４を介してそれぞれの維持回路と接続され、他方がコンデンサ８にそれぞれ接続されている。これらの電力回収回路により、容量１に蓄えられた電荷を一時的にコンデンサ８に移行することができる。これにより駆動回路は、電力を有効に利用し、維持回路のスイッチング素子２，３に流れる電流を小さくして、損失を大幅に低減することができる。
【００２２】
以上のように、図１に示す駆動回路では、Ｘ電極側及びＹ電極側にそれぞれ４個（合計８個）のスイッチング素子２，３，５，６が必要である。そして、図１では、スイッチング素子２，３，５，６をＦＥＴとして図示している。しかし、背景技術で説明したようにＦＥＴは大電流を供給することができないため、実際の駆動回路ではスイッチング素子２，３，５，６にはそれぞれ複数のＦＥＴを並列に接続する必要がある。図１では、ＦＥＴが並列されている様子は図示されていないが、例えば、スイッチング素子２，３には、それぞれ８個のＦＥＴが並列接続され、スイッチング素子５，６には、それぞれ４個のＦＥＴが並列接続される必要がある。なお、図１に示すスイッチング素子２，３，５，６のゲート電極は、それぞれドライバＩＣと接続されているが、図１では図示を省略している。
【００２３】
次に、本実施の形態に係る駆動回路では、スイッチング素子２，３，５，６にＦＥＴを用いるのではなくＩＧＢＴを用いている。これにより、それぞれのスイッチング素子２，３，５，６には、１個のＩＧＢＴを設けるだけで良い。つまり、ＦＥＴのように複数の並列接続する必要がない。
【００２４】
図２に、本実施の形態に係るＸ電極側の維持回路の回路図を示す。図２に示す維持回路では、図１でＦＥＴとして図示していたスイッチング素子２ｘ，３ｘ部分を、それぞれ１個のＩＧＢＴ及びフリーホイールダイオードに置き換えている。図示していないが同様に、Ｙ電極側の維持回路もスイッチング素子２ｙ，３ｙ部分をＩＧＢＴ及びフリーホイールダイオードに置き換えている。
【００２５】
一方、図３に、本実施の形態に係るＸ電極側の電力回収回路の回路図を示す。図３に示す維持回路では、図１でＦＥＴとして図示していたスイッチング素子５ｘ，６ｘ部分を、それぞれ１個のＩＧＢＴに置き換えている。図示していないが同様に、Ｙ電極側の電力回収回路もスイッチング素子５ｙ，６ｙ部分をＩＧＢＴに置き換えている。
【００２６】
図２に示した維持回路は、パッケージされ１つの半導体素子を構成している。図２の破線で囲まれたスイッチング素子２ｘ，３ｘのＩＧＢＴ及びフリーホイールダイオードが、パッケージされ１つの半導体素子を構成している。Ｙ電極側の維持回路も同様である。
【００２７】
図４（ａ）に、本実施の形態に係る維持回路を含む半導体素子の平面図を示す。図４（ａ）では、外部リード９上にＩＧＢＴチップ１０とダイオードチップ１１が載置され、必要に応じて他の外部リード９とＡｌワイヤ１２で接続されている。なお、図４（ａ）の上側に図示されているＩＧＢＴチップ１０とダイオードチップ１１が、スイッチング素子３ｘのＩＧＢＴ及びフリーホイールダイオードを示しており、図４（ａ）の下側に図示されているＩＧＢＴチップ１０とダイオードチップ１１が、スイッチング素子２ｘのＩＧＢＴ及びフリーホイールダイオードを示している。なお、外部リード９、ＩＧＢＴチップ１０、ダイオードチップ１１及びＡｌワイヤ１２は、モールド樹脂１３でパッケージングされている。
【００２８】
図４（ｂ）に、図４（ａ）のＡ−Ａ面で切断した半導体素子の断面図を示す。さらに、図４（ｃ）に、図４（ａ）に示す半導体素子の斜視図を示す。図４（ｂ）や図４（ｃ）に示すように、スイッチング素子２ｘ，３ｘにＩＧＢＴを用いて、且つ１つの半導体素子にパッケージングすることで、維持回路を小型化することが可能となる。
【００２９】
一方、図３に示した電力回収回路も、パッケージされ１つの半導体素子を構成している。図３の破線で囲まれたスイッチング素子５ｘ，６ｘのＩＧＢＴとダイオード７ｘとが、パッケージされ１つの半導体素子を構成している。Ｙ電極側の電力回収回路も同様である。
【００３０】
図５に、本実施の形態に係る電力回収回路を含む半導体素子の平面図を示す。図５では、外部リード９上にＩＧＢＴチップ１０とダイオードチップ１１が載置され、必要に応じて他の外部リード９とＡｌワイヤ１２で接続されている。なお、図５の左側に図示されているＩＧＢＴチップ１０とダイオードチップ１１が、スイッチング素子５ｘのＩＧＢＴ及びダイオード７ｘを示しており、図５の右側に図示されているＩＧＢＴチップ１０とダイオードチップ１１が、スイッチング素子６ｘのＩＧＢＴ及びダイオード７ｘを示している。なお、外部リード９、ＩＧＢＴチップ、１０ダイオードチップ１１及びＡｌワイヤ１２は、モールド樹脂１３でパッケージングされている。
【００３１】
次に、図６に、本実施の形態に係る駆動回路の断面図を示す。図６に示す駆動回路は、表示パネル２０を支持する背板２１の上に設けられている。なお、背板２１は、表示パネル２０の強度を補強するとともに、表示パネル２０から生じる熱を放熱する役割を担っている。
【００３２】
駆動回路は、回路基板２２，維持回路を含む半導体素子２３，電力回収回路を含む半導体素子２４及び放熱フィン２５で構成されている。なお、実際のＰＤＰに設けられている駆動回路は、表示動作のために複雑な制御を行う必要があるため、さらに様々なスイッチング素子や回路が実装されている。図６に示す駆動回路では、回路基板２２が背板２１の所定の場所に固定されている。この回路基板２２は、背板２１に固定されている面と反対側の面に半導体素子２３，２４が実装されている。本実施の形態では、回路基板２２の表面に半導体素子２３，２４を直接ハンダ付けする面実装を行っている。
【００３３】
半導体素子２３，２４の面実装された面と反対側の面には、それぞれ放熱フィン２５が取り付けられている。半導体素子２３，２４は、回路基板２２に実装されている面と反対側の面に放熱フィン２５取り付けられている。この放熱フィン２５は、背板２１と略平行になるように取り付けられている。
【００３４】
なお、放熱フィン２５は、半導体素子２３，２４より面積が大きい金属板である。また、半導体素子２３，２４と放熱フィン２５との接合面は、熱伝導を良くするため熱伝導グリスなどを用いても良い。さらに、図６に示す駆動回路では、半導体素子２３，２４のそれぞれに放熱フィン２５が設けられているが、半導体素子２３，２４に共通の１つの放熱フィン２５を設けても良い。また、図６では、ＰＤＰの右側（Ｙ電極側）のみ駆動回路が図示されているが、左側（Ｘ電極側）にも同様の駆動回路が存在する。
【００３５】
図６に示す駆動回路が実装されたＰＤＰ（フラットパネルディスプレイ装置）では、半導体素子２３，２４が面実装され、放熱フィン２５が背板２１と略平行であるので、フラットパネルディスプレイ装置の厚み方向（図６では、上下方向）に駆動回路を薄くすることができる。駆動回路を薄くすることができれば、フラットパネルディスプレイ装置自体を薄型化できる。また、表示パネルの駆動にＩＧＢＴを用いたことで、回路基板の面積が小さくなり材料コストが低減できるとともに、実装する作業を削減することができるので製造コストを低減できる。
【００３６】
ＩＧＢＴをハーフブリッジ接続して構成した維持回路を含む半導体素子２３と，ＩＧＢＴをハーフブリッジ接続して構成した電力回収回路を含む半導体素子２４とを備えているので、ディスクリート部品のＦＥＴを用いる場合に比べて、小型化することが可能になる。
【００３７】
なお、本実施の形態では、ＩＧＢＴを含む半導体素子で構成される駆動回路について説明したが、本発明はこれに限られずＩＧＢＴ以外を含む半導体素子で構成された駆動回路であっても良い。
【００３８】
（実施の形態２）
図７に、本実施の形態に係る駆動回路の回路図を示す。図７に示す回路図は、表示パネルを表す容量１に接続されたＸ電極側の駆動回路を図示している。そして、図７に示す回路図は、図１の回路図と同様、維持回路と電力回収回路とを備えている。図７の維持回路は、スイッチング素子２ｘ，３ｘにＩＧＢＴ及びフリーホイールダイオードが用いられている。また、図７の電力回収回路は、スイッチング素子５ｘ，６ｘにＩＧＢＴが用いられている。
【００３９】
本実施の形態では、図７の破線で示されている部分（スイッチング素子２ｘ，３ｘ，５ｘ，６ｘ及びダイオード７ｘ）が１つの半導体素子にパッケージされている。これにより、維持回路を含む半導体素子と電力回収回路を含む半導体素子を別々に実装する必要がなくなる。なお、Ｙ電極側の駆動回路も同様である。
【００４０】
以上のように本実施の形態に記載のフラットパネルディスプレイ装置は、駆動回路が、半導体素子に含まれる複数のハーフブリッジ回路（維持回路及び電力回収回路）を１つにパッケージしているので、基板回路に実装する部品点数が減り、実装する作業を削減でき製造コストを低減が可能となる。
【００４１】
（実施の形態３）
図２に示したように維持回路では、スイッチング素子２，３にＩＧＢＴ及びフリーホイールダイオードが用いられている。そのため、図４（ａ）に示すように半導体素子には、ＩＧＢＴチップ１０とダイオードチップ１１がともにパッケージングされることになる。
【００４２】
本実施の形態に係る維持回路では、このＩＧＢＴに代えて逆方向にも導通させることが可能な逆導通型ＩＧＢＴを用いる。この逆導通型ＩＧＢＴは、Reverse Conducting ＩＧＢＴとも呼ばれている（以下、ＲＣ−ＩＧＢＴともいう）。維持回路にＲＣ−ＩＧＢＴを用いることで、フリーホイールダイオードを設ける必要がなくなるため、維持回路を含む半導体素子はさらに小型化することができる。
【００４３】
図８に、本実施の形態に係る維持回路を含む半導体素子の平面図を示す。図８では、外部リード９上にＲＣ−ＩＧＢＴチップ３０が載置され、必要に応じて他の外部リード９とＡｌワイヤ１２で接続されている。なお、図８の上側に図示されているＲＣ−ＩＧＢＴチップ３０が、スイッチング素子２を示しており、図８の下側に図示されているＲＣ−ＩＧＢＴチップ３０が、スイッチング素子３を示している。なお、外部リード９、ＲＣ−ＩＧＢＴチップ３０及びＡｌワイヤ１２は、モールド樹脂１３でパッケージングされている。
【００４４】
次に、図３に示したように電力回収回路では、ＩＧＢＴのスイッチング素子５，６とダイオード７とが用いられている。そのため、図５に示すように半導体素子には、ＩＧＢＴチップ１０とダイオードチップ１１がともにパッケージングされることになる。
【００４５】
本実施の形態に係る電力回収回路では、このＩＧＢＴに代えて逆耐圧特性を持った逆耐圧型ＩＧＢＴを用いる。この逆耐圧型ＩＧＢＴは、Reverse Blocking ＩＧＢＴとも呼ばれている（以下、ＲＢ−ＩＧＢＴともいう）。電力回収回路にＲＢ−ＩＧＢＴを用いることで、ダイオード７を設ける必要がなくなるため、電力回収回路を含む半導体素子はさらに小型化することができる。
【００４６】
図９に、本実施の形態に係る維持回路を含む半導体素子の平面図を示す。図９では、外部リード９上にＲＢ−ＩＧＢＴチップ３１が載置され、必要に応じて他の外部リード９とＡｌワイヤ１２で接続されている。なお、図９の左側に図示されているＲＢ−ＩＧＢＴチップ３１が、スイッチング素子５を示しており、図９の右側に図示されているＲＢ−ＩＧＢＴチップ３１が、スイッチング素子６を示している。なお、外部リード９、ＲＢ−ＩＧＢＴチップ３１及びＡｌワイヤ１２は、モールド樹脂１３でパッケージされている。
【００４７】
以上のように本実施の形態に係るフラットパネルディスプレイ装置は、駆動回路に含まれる半導体素子が、維持回路部のハーフブリッジ回路を構成するＩＧＢＴに逆導通型ＩＧＢＴ用い、電力回収回路部のハーフブリッジ回路を構成するＩＧＢＴに逆耐圧型ＩＧＢＴを用いるので、少なくとも維持回路又は電力回収回路を含む半導体素子を小型化することができる。
【００４８】
（実施の形態４）
維持回路を構成するスイッチング素子２，３は、ゲート電極に供給される信号に基づいて駆動される。ゲート電極に信号を供給するのがドライバＩＣと呼ばれる部分であり、従来の構成においては維持回路を含む半導体素子の外部に設けられていた。
【００４９】
本実施の形態では、ドライバＩＣが維持回路を含む半導体素子内に設けられている。図１０に、本実施の形態に係る維持回路を含む半導体素子のブロック図を示す。図１０に示す半導体素子には、維持回路を構成するスイッチング素子２，３とドライバＩＣ４０が設けられている。このドライバＩＣ４０には、スイッチング素子２のゲート電極に接続されるＰ側ゲートドライバ４１、スイッチング素子３のゲート電極に接続されるＮ側ゲートドライバ４２、レベルシフト回路４３及び入力信号処理回路４４とを備えている。
【００５０】
入力信号処理回路４４は、外部から供給されたＰ側入力信号及びＮ側入力信号に対して所定の処理を行った後に、Ｐ側ゲートドライバ４１及びＮ側ゲートドライバ４２のそれぞれに供給する。レベルシフト回路４３は、入力信号処理回路４４から供給されたＰ側入力信号を所定のレベルに変更した後に、Ｐ側ゲートドライバ４１に供給している。
【００５１】
維持回路を含む半導体素子にドライバＩＣ４０を設けることにより、スイッチング素子２，３のゲート電極配線を短くでき、外来のノイズによる誤動作を防止できる。なお、図１０の破線で囲まれた部分が、１つの半導体素子パッケージを構成している。
【００５２】
一方、電力回収回路を構成するスイッチング素子５，６も、ゲート電極に供給される信号に基づいて駆動される。ゲート電極に信号を供給するのがドライバＩＣと呼ばれる部分であり、従来の構成においては電力回収回路を含む半導体素子の外部に設けられていた。
【００５３】
本実施の形態では、ドライバＩＣが電力回収回路を含む半導体素子内に設けられている。図１１に、本実施の形態に係る電力回収回路を含む半導体素子のブロック図を示す。図１１に示す半導体素子には、電力回収回路を構成するスイッチング素子５，６とドライバＩＣ５０が設けられている。このドライバＩＣ５０には、スイッチング素子５のゲート電極に接続されるＰ側ゲートドライバ５１、スイッチング素子６のゲート電極に接続されるＮ側ゲートドライバ５２及び入力信号処理回路５４とを備えている。
【００５４】
入力信号処理回路５４は、外部から供給されたＰ側入力信号及びＮ側入力信号に対して所定の処理を行った後に、Ｐ側ゲートドライバ５１及びＮ側ゲートドライバ５２のそれぞれに供給する。電力回収回路を含む半導体素子にドライバＩＣ５０を設けることにより、スイッチング素子５，６のゲート電極配線を短くでき、外来のノイズによる誤動作を防止できる。なお、図１１の破線で囲まれた部分が、１つの半導体素子パッケージを構成している。
【００５５】
さらに、維持回路や電力回収回路を含む半導体素子に保護機能を設けることができる。具体的に、維持回路を含む半導体素子に保護機能を設けた例を図１２に示す。図１２に示す半導体素子に追加されている保護機能は、ドライバＩＣの電源電圧低下検出機能、Ｐ側フローティング電源電圧低下検出機能、インターロック防止機能及び過電流・短絡防止機能がある。なお、図１２の破線で囲まれた部分が、１つの半導体素子パッケージを構成している。
【００５６】
ドライバＩＣの電源電圧低下検出機能は、ゲート電圧の低下による損失増加を防ぐためにドライバＩＣの電源電圧低下を検出し外部に対してエラー出力を行っている。図１２に示す半導体素子では、電圧低下検出回路６１でドライバＩＣの電源電圧低下を検出し、その結果をエラー出力回路６２より外部に出力している。
【００５７】
Ｐ側フローティング電源電圧低下検出機能は、ゲート電圧の低下による損失増加を防ぐためにＰ側フローティング電源電圧低下を検出している。図１２に示す半導体素子では、電圧低下検出回路６３でＰ側フローティング電源電圧低下を検出している。
【００５８】
インターロック防止機能は、スイッチング素子２（Ｐ側）とスイッチング素子（Ｎ側）とが同時にＯＮ状態になるのを防止している。図１２に示す半導体素子では、インターロック回路６４が入力信号処理回路４４を制御して、スイッチング素子２（Ｐ側）とスイッチング素子（Ｎ側）とが同時にＯＮ状態になるのを防止している。
【００５９】
過電流・短絡防止機能は、過電流が流れた場合や短絡が生じた場合に半導体素子が破壊されるのを防止する。図１２に示す半導体素子では、過電流・短絡保護回路６５がスイッチング素子３のエミッタ側に接続された電流検出抵抗６６で電流を測定し、過電流が流れた場合や短絡が生じた場合に半導体素子が破壊されるのを防止している。
【００６０】
なお、電力回収回路を含む半導体素子にも、ドライバＩＣの電源電圧低下検出機能、Ｐ側フローティング電源電圧低下検出機能、インターロック防止機能及び過電流・短絡防止機能を設けることができる。また、上記で説明した保護機能は例示であって、維持回路や電力回収回路を含む半導体素子には他の保護機能を設けても良い。個別に保護機能を設けた場合に比べ、半導体素子に保護機能を組み込むことにより小型化でき、配線を短くできる等の利点を有するため精度良く半導体素子を保護することができる。
【００６１】
以上のように、本実施の形態に記載のフラットパネルディスプレイ装置は、駆動回路に含まれる半導体素子がスイッチング素子２，３，５，６（ＩＧＢＴ）を駆動するドライバ回路をさらに備えので、スイッチング素子２，３，５，６のゲート電極配線を短くでき、外来のノイズによる誤動作を防止することができる。
【図面の簡単な説明】
【００６２】
【図１】表示パネルを駆動する駆動回路の回路図である。
【図２】本発明の実施の形態１に係る維持回路の回路図である。
【図３】本発明の実施の形態１に係る電力回収回路の回路図である。
【図４】本発明の実施の形態１に係る維持回路の構造を示す図である。
【図５】本発明の実施の形態１に係る電力回収回路の平面図である。
【図６】本発明の実施の形態１に係る駆動回路の断面図である。
【図７】本発明の実施の形態２に係る駆動回路の回路図である。
【図８】本発明の実施の形態３に係る維持回路の平面図である。
【図９】本発明の実施の形態３に係る電力回収回路の平面図である。
【図１０】本発明の実施の形態４に係る維持回路のブロック図である。
【図１１】本発明の実施の形態４に係る電力回収回路のブロック図である。
【図１２】本発明の実施の形態４に係る維持回路のブロック図である。
【符号の説明】
【００６３】
１  容量、２，３，５，６  スイッチング素子、４  共振リアクトル、７  ダイオード、８  コンデンサ、９  外部リード、１０  ＩＧＢＴチップ、１１  ダイオードチップ、１２  Ａｌワイヤ、１３  モールド樹脂、２０  表示パネル、２１  背板、２２  回路基板、２３，２４  半導体素子、２５  放熱フィン、３０  ＲＣ−ＩＧＢＴチップ、３１  ＲＢ−ＩＧＢＴチップ、４０，５０  ドライバＩＣ、４１，５１  Ｐ側ゲートドライバ、４２，５２  Ｎ側ゲートドライバ、４３  レベルシフト回路、４４，５４  入力信号処理回路、６１，６３  電圧低下検出回路、６２  エラー出力回路、６４  インターロック回路、６５  過電流・短絡保護回路、６６  電流検出抵抗。
【図１】
2005316132.tif 000003
【図２】
2005316132.tif 000004
【図３】
2005316132.tif 000005
【図４】
2005316132.tif 000006
【図５】
2005316132.tif 000007
【図６】
2005316132.tif 000008
【図７】
2005316132.tif 000009
【図８】
2005316132.tif 000010
【図９】
2005316132.tif 000011
【図１０】
2005316132.tif 000012
【図１１】
2005316132.tif 000013
【図１２】
2005316132.tif 000014