(57)【要約】【課題】  小型でありながら、ＬＥＤを発熱を抑えた上で高輝度に駆動することが可能なＬＥＤ駆動回路を提供する。【解決手段】  ＬＥＤ駆動回路（１）において、交流電源整流回路（３）のプラス出力側とＦＥＴ（７）との間に、ＬＥＤ（５）を、ＦＥＴとマイナス出力側との間に駆動電流の検出抵抗（Ｒ２）を接続する。ＦＥＴ制御回路（１１）は、制御電圧をゲート端子（７ｇ）に印加してＦＥＴをオンさせるとともに検出抵抗の駆動電流検出を受けて制御電圧をＦＥＴのスレッシュホールド電圧未満にまで降下させてＦＥＴに充電されていた電荷の放電を促す。電荷の放電によりＦＥＴのオン状態が維持され、その間にも駆動電流が継続して流れ、これが、ＬＥＤの高輝度化を実現する。【選択図】      図１
2005311090.tif 000002
【特許請求の範囲】
【請求項１】
入力側に電源接続端子を有する交流電源整流回路と、
当該交流電源整流回路のプラス出力側にアノード端子を接続した１個のＬＥＤと、
当該ＬＥＤのカソード端子に接続した当該ＬＥＤ又の駆動電流をオン・オフするためのＦＥＴと、
当該ＦＥＴを通過した駆動電流を検出するために当該ＦＥＴと当該交流電源整流回路のマイナス出力側との間に配した電流検出抵抗と、
当該ＦＥＴのゲート端子に、ゲート抵抗を介して接続した当該ＦＥＴを制御するためのＦＥＴ制御回路と、を含み、
当該ＦＥＴ制御回路が、当該交流電源整流回路のプラス出力側から印加された整流電圧の上昇に伴い当該ゲート端子にスレッシュホールド電圧を超えるゲート電圧を印加するための制御電圧を当該ゲート抵抗に印加して当該ＦＥＴをオンさせ、かつ、当該電流検出抵抗が所定値を超えた駆動電流を検出したことを受けて当該制御電圧を当該スレッシュホールド電圧未満の電圧まで降下させ当該ゲート端子からの電荷放電を促すことによって当該ＦＥＴを遅延オフさせるように構成してある
ことを特徴とするＬＥＤ駆動回路。
【請求項２】
入力側に電源接続端子を有する交流電源整流回路と、
当該交流電源整流回路のプラス出力側にアノード端子を接続した複数のＬＥＤを直列接続してなるＬＥＤ群と、
当該ＬＥＤ群のカソード端子に接続した当該ＬＥＤ群の駆動電流をオン・オフするためのＦＥＴと、
当該ＦＥＴを通過した駆動電流を検出するために当該ＦＥＴと当該交流電源整流回路のマイナス出力側との間に配した電流検出抵抗と、
当該ＦＥＴのゲート端子に、ゲート抵抗を介して接続した当該ＦＥＴを制御するためのＦＥＴ制御回路と、を含み、
当該ＦＥＴ制御回路が、当該交流電源整流回路のプラス出力側から印加された整流電圧の上昇に伴い当該ゲート端子にスレッシュホールド電圧を超えるゲート電圧を印加するための制御電圧を当該ゲート抵抗に印加して当該ＦＥＴをオンさせ、かつ、当該電流検出抵抗が所定値を超えた駆動電流を検出したことを受けて当該制御電圧を当該スレッシュホールド電圧未満の電圧まで降下させ当該ゲート端子からの電荷放電を促すことによって当該ＦＥＴを遅延オフさせることによって、
当該ＬＥＤ群を構成するＬＥＤの個数増加にほぼ比例して駆動電流を増加可能に構成してある
ことを特徴とするＬＥＤ駆動回路。
【請求項３】
入力側に電源接続端子を有する交流電源整流回路と、
１個のＬＥＤ、又は、直列若しくは直並列接続してなるＬＥＤ群と、
当該ＬＥＤ又は当該ＬＥＤ群のアノード端子と当該交流電源整流回路のプラス出力側との間に接続した当該ＬＥＤ又は当該ＬＥＤ群の駆動電流をオン・オフするためのＦＥＴと、
当該ＬＥＤ又は当該ＬＥＤ群を通過した駆動電流を検出するために当該ＬＥＤ又は当該ＬＥＤ群のカソード端子と当該交流電源整流回路のマイナス出力側との間に配した電流検出抵抗と、
当該ＦＥＴのゲート端子に、ゲート抵抗を介して接続した当該ＦＥＴを制御するためのＦＥＴ制御回路と、を含み、
当該ＦＥＴ制御回路が、当該交流電源整流回路のプラス出力側から印加された整流電圧の上昇に伴い当該ゲート端子にスレッシュホールド電圧を超えるゲート電圧を印加するための制御電圧を当該ゲート抵抗に印加して当該ＦＥＴをオンさせ、かつ、当該電流検出抵抗が所定値を超えた駆動電流を検出したことを受けて当該制御電圧を当該スレッシュホールド電圧未満の電圧まで降下させ当該ゲート端子からの電荷放電を促すことによって当該ＦＥＴを遅延オフさせるように構成してある
ことを特徴とするＬＥＤ駆動回路。
【請求項４】
入力側に電源接続端子を有する交流電源整流回路と、
当該交流電源整流回路のプラス出力側にアノード端子を接続した、１個のＬＥＤ、又は、直列若しくは直並列接続してなるＬＥＤ群と、
当該ＬＥＤ又は当該ＬＥＤ群のカソード端子に接続した当該ＬＥＤ又は当該ＬＥＤ群の駆動電流をオン・オフするためのＦＥＴと、
当該ＦＥＴを通過した駆動電流を検出するために当該ＦＥＴと当該交流電源整流回路のマイナス出力側との間に配した電流検出抵抗と、
当該ＦＥＴのゲート端子に、ゲート抵抗を介して接続した当該ＦＥＴを制御するためのＦＥＴ制御回路と、を含み、
当該ＦＥＴ制御回路が、当該交流電源整流回路のプラス出力側から当該ＬＥＤ又は当該ＬＥＤ群を介して印加された整流電圧の上昇に伴い当該ゲート端子にスレッシュホールド電圧を超えるゲート電圧を印加するための制御電圧を当該ゲート抵抗に印加して当該ＦＥＴをオンさせ、かつ、当該電流検出抵抗が所定値を超えた駆動電流を検出したことを受けて当該制御電圧を当該スレッシュホールド電圧未満の電圧まで降下させ当該ゲート端子からの電荷放電を促すことによって当該ＦＥＴを遅延オフさせるように構成してある
ことを特徴とするＬＥＤ駆動回路。
【請求項５】
入力側に電源接続端子を有する交流電源整流回路と、
当該交流電源整流回路のマイナス出力側にカソード端子を接続した、１個のＬＥＤ、又は、直列若しくは直並列接続してなるＬＥＤ群と、
当該交流電源整流回路のプラス出力側に接続した当該ＬＥＤ又は当該ＬＥＤ群の駆動電流をオン・オフするためのＦＥＴと、
当該ＦＥＴを通過した駆動電流を検出するために、当該ＦＥＴと当該ＬＥＤ又は当該ＬＥＤ群のアノード端子との間に配した電流検出抵抗と、
当該ＦＥＴのゲート端子に、ゲート抵抗を介して接続した当該ＦＥＴを制御するためのＦＥＴ制御回路と、を含み、
当該ＦＥＴ制御回路が、当該交流電源整流回路のプラス出力側から印加された整流電圧の上昇に伴い当該ゲート端子にスレッシュホールド電圧を超えるゲート電圧を印加するための制御電圧を当該ゲート抵抗に印加して当該ＦＥＴをオンさせ、かつ、当該電流検出抵抗が所定値を超えた駆動電流を検出したことを受けて当該制御電圧を当該スレッシュホールド電圧未満の電圧まで降下させ当該ゲート端子からの電荷放電を促すことによって当該ＦＥＴを遅延オフさせるように構成してある
ことを特徴とするＬＥＤ駆動回路。
【請求項６】
前記ゲート抵抗には、バイパス路を並列接続してあり、
当該バイパス路が、前記ＦＥＴに向って順方向のダイオードと、当該ダイオードに直列接続したバイパス抵抗と、を含み、
当該バイパス抵抗の値が、当該ゲート抵抗の値よりも小さく設定してある
ことを特徴とする請求項１乃至５何れか記載のＬＥＤ駆動回路。
【請求項７】
前記ゲート抵抗には、前記ＦＥＴに向って逆方向のダイオードを直列接続してある
ことを特徴とする請求項６記載のＬＥＤ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、たとえば、１Ｗ以上の高出力大電流発光ダイオードを商用交流電源で駆動するための発光ダイオードの駆動回路に関する。
【背景技術】
【０００２】
街路照明、スポットライト、誘導灯等の照明装置に好適な発光ダイオード（本明細書において、単に「ＬＥＤ」という）は、これを商用交流電源で駆動する主な方式として、次の３つの方式がある。第１の方式は、交流を直流に変換し、変換して得た直流によってＬＥＤを駆動する方式である。しかし、この第１の方式によれば、交流を直流に変換するためには電源トランスや大容量コンデンサ等を必要とするため電源が大型化してしまう。したがって、ＬＥＤを用いた照明装置を小型化することが難しい。さらに、変換によるロスが生じるため、照明装置全体の消費電力も大きくなってしまう。第２の方式は、図１０に示すように、整流回路１０３によって整流した整流電流によってＬＥＤ１０５を駆動する方式である。ＬＥＤには、破損防止のための電流制限抵抗１０７を直列に接続してある。第２の方式によれば、電流を常時流した状態で使用する必要があるため電流制限抵抗の発熱量が多くなってしまうという問題があった。そこで、第３の方式として本願出願人は、交流を整流するための整流回路と、スイッチング素子として機能するトランジスタと、を用い、整流回路の出力における１つの半波において駆動電流をオン・オフさせるＬＥＤ駆動回路を提案した（特許文献１参照）。第３の方式によれば、トランジスタをオンさせたときに流れるＬＥＤの駆動電流を検知したのを受けてトランジスタのベース電圧を降下させ、この降下によってこのトランジスタをオフさせるようになっている。オフさせることによって、駆動電流を常時流す必要がなくなり、発熱量を少なくするためである。
【特許文献１】特許第３１２２８７０号掲載公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上述の第３の方式によれば、比較的小型であり、かつ、発熱が比較的少ない利点を持ったＬＥＤ駆動回路を提供することができる。しかし、近年において、高輝度化の要望を満たすために１Ｗ以上の高出力大電流のＬＥＤが供給されるようになった。これに伴って、たとえば、３００ｍＡの電流をＬＥＤに流す場合がある。しかし、第３の方式のまま３００ｍＡ以上の電流を流すと、オン抵抗の関係からトランジスタの発熱が無視できなくなる。高輝度化を図るために電流量を増やせば増やすほど、この発熱量が多くなってしまう。このため、第３の方式には、発熱を抑えながら大電流を流すための改良が望まれていた。本発明が解決しようとする課題は、上述の第３の方式が持つ利点を損なうことなく、これに改良を加えることで、小型でありながら、たとえば、商用電源で１Ｗ以上の高出力大電流ＬＥＤの発熱を抑えた上で高輝度に駆動可能なＬＥＤ駆動回路を提供することにある。
【課題を解決するための手段】
【０００４】
上述した課題を解決するために本発明は、次の構成を備えている。なお、何れかの請求項に係る発明の説明に当って行う用語の定義等は、その性質上可能な範囲において他の請求項に係る発明にも適用があるものとする。
【０００５】
（請求項１に記載した発明の特徴）
請求項１に記載した発明に係るＬＥＤ駆動回路（以下、適宜「請求項１の駆動回路」という）は、１個のＬＥＤを駆動するための回路である。複数個のＬＥＤを駆動するための回路については後述する。具体的には、入力側に電源接続端子を有する交流電源整流回路と、当該交流電源整流回路のプラス出力側にアノード端子を接続した１個のＬＥＤと、当該ＬＥＤのカソード端子に接続した当該ＬＥＤ又の駆動電流をオン・オフするためのＦＥＴと、当該ＦＥＴを通過した駆動電流を検出するために当該ＦＥＴと当該交流電源整流回路のマイナス出力側との間に配した電流検出抵抗と、当該ＦＥＴのゲート端子に、ゲート抵抗を介して接続した当該ＦＥＴを制御するためのＦＥＴ制御回路と、を含ませて構成してある。そして、当該ＦＥＴ制御回路が、当該交流電源整流回路のプラス出力側から印加された整流電圧の上昇に伴い当該ゲート端子にスレッシュホールド電圧を超えるゲート電圧を印加するための制御電圧を当該ゲート抵抗に印加して当該ＦＥＴをオンさせ、かつ、当該電流検出抵抗が所定値を超えた駆動電流を検出したことを受けて当該制御電圧を当該スレッシュホールド電圧未満の電圧まで降下させ当該ゲート端子からの電荷放電を促すことによって当該ＦＥＴを遅延オフさせるように構成してある。すなわち、ＬＥＤのアノード端子及びＦＥＴ制御回路の両者が交流電源整流回路のプラス出力側に接続してあり、ＬＥＤのカソード端子がＦＥＴに接続してある。
【０００６】
請求項１の駆動回路によれば、整流電圧の上昇によりＦＥＴ制御回路がゲート抵抗に制御電圧を印加し、これによって、ゲート電圧がスレッシュホールド電圧を超えたところでＦＥＴがオンする。オンすることによって、整流電圧が印加されているＬＥＤに駆動電流が流れ、これによってＬＥＤが点灯する。駆動電流は電流検出抵抗によって検出され、この検出を受けたＦＥＴ制御回路は制御電圧を降下させる。この降下によって、ゲート抵抗のＦＥＴ制御回路側の電位が、同じくゲート端子側の電位よりも低くなる。これにより、充電されていた電荷がゲート端子からゲート抵抗を介して放電され、放電に伴ってゲート電圧が低下する。ゲート電圧が低下してスレッシュホールド電圧を下回ったところでＦＥＴがオフになり、これによってＬＥＤが消灯する。すなわち、電荷放電によりゲート電圧がスレッシュホールド電圧に至るまで（ＦＥＴがオフになるまで）の間も駆動電流が流れるためＬＥＤを高輝度で点灯させることができる。このように、電流検出抵抗による駆動電流の検出がトリガーとなってＦＥＴをオフさせるので、後者が前者より遅延して動作することになる。この遅延動作が、低電圧大電流、すなわち、印加する電圧が低くても高輝度化を実現させる。さらに、ＦＥＴのオン抵抗の値がトランジスタのオン抵抗の値に比べて一般的に小さいため、同じ電流を流したとしても前者の方が後者よりも発熱量が少ない。また、ＬＥＤを直流で点灯させるためには、電源トランスや大容量コンデンサ等が必要であるが、請求項１の駆動回路はそのようなものを必要としない。必要としない分、駆動回路を小型化することができる。
【０００７】
（請求項２に記載した発明の特徴）
請求項２に記載した発明に係るＬＥＤ駆動回路（以下、適宜「請求項２の駆動回路」という）は、複数個のＬＥＤを直列接続してなるＬＥＤ群を駆動するための回路である。具体的には、入力側に電源接続端子を有する交流電源整流回路と、当該交流電源整流回路のプラス出力側にアノード端子を接続した複数のＬＥＤを直列接続してなるＬＥＤ群と、当該ＬＥＤ群のカソード端子に接続した当該ＬＥＤ群の駆動電流をオン・オフするためのＦＥＴと、当該ＦＥＴを通過した駆動電流を検出するために当該ＦＥＴと当該交流電源整流回路のマイナス出力側との間に配した電流検出抵抗と、当該ＦＥＴのゲート端子に、ゲート抵抗を介して接続した当該ＦＥＴを制御するためのＦＥＴ制御回路と、を含ませて構成してある。そして、当該ＦＥＴ制御回路が、当該交流電源整流回路のプラス出力側から印加された整流電圧の上昇に伴い当該ゲート端子にスレッシュホールド電圧を超えるゲート電圧を印加するための制御電圧を当該ゲート抵抗に印加して当該ＦＥＴをオンさせ、かつ、当該電流検出抵抗が所定値を超えた駆動電流を検出したことを受けて当該制御電圧を当該スレッシュホールド電圧未満の電圧まで降下させ当該ゲート端子からの電荷放電を促すことによって当該ＦＥＴを遅延オフさせることによって、当該ＬＥＤ群を構成するＬＥＤの個数増加にほぼ比例して駆動電流を増加可能に構成してある。すなわち、ＬＥＤ群のアノード端子及びＦＥＴ制御回路の両者が交流電源整流回路のプラス出力側に接続してあり、ＬＥＤ群のカソード端子がＦＥＴに接続してある。
【０００８】
請求項２の駆動回路によれば、整流電圧の上昇によりＦＥＴ制御回路がゲート抵抗に制御電圧を印加し、これによって、ゲート電圧がスレッシュホールド電圧を超えたところでＦＥＴがオンする。オンすることによって、整流電圧が印加されているＬＥＤ群に駆動電流が流れ、これによってＬＥＤ群が点灯する。駆動電流は電流検出抵抗によって検出され、この検出を受けたＦＥＴ制御回路は制御電圧を降下させる。この降下によって、ゲート抵抗のＦＥＴ制御回路側の電位が、同じくゲート端子側の電位よりも低くなる。これにより、充電されていた電荷がゲート端子からゲート抵抗を介して放電され、放電に伴ってゲート電圧が低下する。ゲート電圧が低下してスレッシュホールド電圧を下回ったところでＦＥＴがオフになり、これによってＬＥＤ群が消灯する。すなわち、電荷放電によりゲート電圧がスレッシュホールド電圧に至るまで（ＦＥＴがオフになるまで）の間も駆動電流が流れ、この駆動電流はＬＥＤの個数増加にほぼ比例して増加するためＬＥＤ群を高輝度で点灯させることができる。つまり、たとえば、２個のＬＥＤを直列接続したときの駆動電流と３個のＬＥＤを直列接続したときの駆動電流とを比較すると、３個接続したときのほうが２個接続したときよりも駆動電流が増加する。上述したように電流検出抵抗による駆動電流の検出がトリガーとなってＦＥＴをオフさせるので、後者が前者より遅延して動作することになる。この遅延動作が、低電圧大電流、すなわち、印加する電圧が低くても高輝度化を実現させる。さらに、ＦＥＴのオン抵抗の値がトランジスタのオン抵抗の値に比べて一般的に小さいため、同じ電流を流したとしても前者の方が後者よりも発熱量が少ない。また、ＬＥＤを直流で点灯させるためには、電源トランスや大容量コンデンサ等が必要であるが、請求項２の駆動回路はそのようなものを必要としない。必要としない分、駆動回路を小型化することができる。
【０００９】
（請求項３に記載した発明の特徴）
請求項３に記載した発明に係るＬＥＤ駆動回路（以下、適宜「請求項３の駆動回路」という）は、１個のＬＥＤ、又は、直列若しくは直並列接続してなるＬＥＤ群を駆動するための回路である。具体的には、入力側に電源接続端子を有する交流電源整流回路と、１個のＬＥＤ、又は、直列若しくは直並列接続してなるＬＥＤ群と、当該ＬＥＤ又は当該ＬＥＤ群のアノード端子と当該交流電源整流回路のプラス出力側との間に接続した当該ＬＥＤ又は当該ＬＥＤ群の駆動電流をオン・オフするためのＦＥＴと、当該ＬＥＤ又は当該ＬＥＤ群を通過した駆動電流（ＦＥＴを通過した駆動電流）を検出するために当該ＬＥＤ又は当該ＬＥＤ群のカソード端子と当該交流電源整流回路のマイナス出力側との間に配した電流検出抵抗と、当該ＦＥＴのゲート端子に、ゲート抵抗を介して接続した当該ＦＥＴを制御するためのＦＥＴ制御回路と、を含ませて構成してある。そして、当該ＦＥＴ制御回路が、当該交流電源整流回路のプラス出力側から印加された整流電圧の上昇に伴い当該ゲート端子にスレッシュホールド電圧を超えるゲート電圧を印加するための制御電圧を当該ゲート抵抗に印加して当該ＦＥＴをオンさせ、かつ、当該電流検出抵抗が所定値を超えた駆動電流を検出したことを受けて当該制御電圧を当該スレッシュホールド電圧未満の電圧まで降下させ当該ゲート端子からの電荷放電を促すことによって当該ＦＥＴを遅延オフさせるように構成してある。すなわち、ＬＥＤ又はＬＥＤ群のアノード端子がＦＥＴを介して交流電源整流回路のプラス出力側に接続してあり、ＬＥＤ又はＬＥＤ群のカソード端子が電流検出抵抗を介して交流電源整流回路のマイナス出力側に接続してある。交流電源整流回路のプラス出力側には、ＦＥＴ制御回路がＦＥＴとともに接続してある。
【００１０】
請求項３の駆動回路によれば、整流電圧の上昇によりＦＥＴ制御回路がゲート抵抗に制御電圧を印加し、これによって、ゲート電圧がスレッシュホールド電圧を超えたところでＦＥＴがオンする。オンすることによって、ＦＥＴを介して印加される整流電圧によってＬＥＤに駆動電流が流れ、これによってＬＥＤ又はＬＥＤ群が点灯する。駆動電流は電流検出抵抗によって検出され、この検出を受けたＦＥＴ制御回路は制御電圧を降下させる。この降下によって、ゲート抵抗のＦＥＴ制御回路側の電位が、同じくゲート端子側の電位よりも低くなる。これにより、充電されていた電荷がゲート端子からゲート抵抗を介して放電され、放電に伴ってゲート電圧が低下する。ゲート電圧が低下してスレッシュホールド電圧を下回ったところでＦＥＴがオフになり、これによってＬＥＤ又はＬＥＤ群が消灯する。すなわち、電荷放電によりゲート電圧がスレッシュホールド電圧に至るまで（ＦＥＴがオフになるまで）の間も駆動電流が流れるためＬＥＤ又はＬＥＤ群を高輝度で点灯させることができる。このように、電流検出抵抗による駆動電流の検出がトリガーとなってＦＥＴをオフさせるので、後者が前者より遅延して動作することになる。この遅延動作が、低電圧大電流、すなわち、印加する電圧が低くても高輝度化を実現させる。さらに、ＦＥＴのオン抵抗の値がトランジスタのオン抵抗の値に比べて一般的に小さいため、同じ電流を流したとしても前者の方が後者よりも発熱量が少ない。また、ＬＥＤ又はＬＥＤ群を直流で点灯させるためには、電源トランスや大容量コンデンサ等が必要であるが、請求項３の駆動回路はそのようなものを必要としない。必要としない分、駆動回路を小型化することができる。
【００１１】
（請求項４に記載した発明の特徴）
請求項４に記載した発明に係るＬＥＤ駆動回路（以下、適宜「請求項４の駆動回路」という）は、１個のＬＥＤ、又は、直列若しくは直並列接続してなるＬＥＤ群を駆動するための回路である。具体的には、入力側に電源接続端子を有する交流電源整流回路と、当該交流電源整流回路のプラス出力側にアノード端子を接続した、１個のＬＥＤ、又は、直列若しくは直並列接続してなるＬＥＤ群と、当該ＬＥＤ又は当該ＬＥＤ群のカソード端子に接続した当該ＬＥＤ又は当該ＬＥＤ群の駆動電流をオン・オフするためのＦＥＴと、当該ＦＥＴを通過した駆動電流を検出するために当該ＦＥＴと当該交流電源整流回路のマイナス出力側との間に配した電流検出抵抗と、当該ＦＥＴのゲート端子に、ゲート抵抗を介して接続した当該ＦＥＴを制御するためのＦＥＴ制御回路と、を含ませて構成してある。当該ＦＥＴ制御回路が、当該交流電源整流回路のプラス出力側から当該ＬＥＤ又は当該ＬＥＤ群を介して印加された整流電圧の上昇に伴い当該ゲート端子にスレッシュホールド電圧を超えるゲート電圧を印加するための制御電圧を当該ゲート抵抗に印加して当該ＦＥＴをオンさせ、かつ、当該電流検出抵抗が所定値を超えた駆動電流を検出したことを受けて当該制御電圧を当該スレッシュホールド電圧未満の電圧まで降下させ当該ゲート端子からの電荷放電を促すことによって当該ＦＥＴを遅延オフさせるように構成してある。すなわち、ＬＥＤ又はＬＥＤ群のアノード端子が交流電源整流回路のプラス出力側に接続してあり、ＬＥＤ又はＬＥＤ群のカソード端子がＦＥＴ制御回路に接続してある。
【００１２】
請求項４の駆動回路によれば、ＬＥＤ又はＬＥＤ群を介して印加される整流電圧の上昇によりＦＥＴ制御回路がゲート抵抗に制御電圧を印加し、これによって、ゲート電圧がスレッシュホールド電圧を超えたところでＦＥＴがオンする。オンすることによって、整流電圧が印加されているＬＥＤ又はＬＥＤ群に駆動電流が流れ、これによってＬＥＤ又はＬＥＤ群が点灯する。駆動電流は電流検出抵抗によって検出され、この検出を受けたＦＥＴ制御回路は制御電圧を降下させる。この降下によって、ゲート抵抗のＦＥＴ制御回路側の電位が、同じくゲート端子側の電位よりも低くなる。これにより、充電されていた電荷がゲート端子からゲート抵抗を介して放電され、放電に伴ってゲート電圧が低下する。ゲート電圧が低下してスレッシュホールド電圧を下回ったところでＦＥＴがオフになり、これによってＬＥＤ又はＬＥＤ群が消灯する（しかし、実際には、ＦＥＴがオフ状態であってもＬＥＤ又はＬＥＤ群を通じてＦＥＴ制御回路に僅かな駆動電流が流れる）。すなわち、電荷放電によりゲート電圧がスレッシュホールド電圧に至るまで（ＦＥＴがオフになるまで）の間も駆動電流が流れるため、ＬＥＤ又はＬＥＤ群を高輝度で点灯させることができる。このように、電流検出抵抗による駆動電流の検出がトリガーとなってＦＥＴをオフさせるので、後者が前者より遅延して動作することになる。この遅延動作が、低電圧大電流、すなわち、印加する電圧が低くても高輝度化を実現させる。さらに、ＦＥＴのオン抵抗の値がトランジスタのオン抵抗の値に比べて一般的に小さいため、同じ電流を流したとしても前者の方が後者よりも発熱量が少ない。また、ＬＥＤ又はＬＥＤ群を直流で点灯させるためには、電源トランスや大容量コンデンサ等が必要であるが、請求項４の駆動回路はそのようなものを必要としない。必要としない分、駆動回路を小型化することができる。
【００１３】
（請求項５記載の発明の特徴）
請求項５に記載した発明に係るＬＥＤ駆動回路（以下、適宜「請求項５の駆動回路」という）は、１個のＬＥＤ、又は、直列若しくは直並列接続してなるＬＥＤ群を駆動するための回路である。具体的には、入力側に電源接続端子を有する交流電源整流回路と、当該交流電源整流回路のマイナス出力側にカソード端子を接続した、１個のＬＥＤ、又は、直列若しくは直並列接続してなるＬＥＤ群と、当該交流電源整流回路のプラス出力側に接続した当該ＬＥＤ又は当該ＬＥＤ群の駆動電流をオン・オフするためのＦＥＴと、当該ＦＥＴを通過した駆動電流を検出するために、当該ＦＥＴと当該ＬＥＤ又は当該ＬＥＤ群のアノード端子との間に配した電流検出抵抗と、当該ＦＥＴのゲート端子に、ゲート抵抗を介して接続した当該ＦＥＴを制御するためのＦＥＴ制御回路と、を含ませて構成してある。当該ＦＥＴ制御回路が、当該交流電源整流回路のプラス出力側から印加された整流電圧の上昇に伴い当該ゲート端子にスレッシュホールド電圧を超えるゲート電圧を印加するための制御電圧を当該ゲート抵抗に印加して当該ＦＥＴをオンさせ、かつ、当該電流検出抵抗が所定値を超えた駆動電流を検出したことを受けて当該制御電圧を当該スレッシュホールド電圧未満の電圧まで降下させ当該ゲート端子からの電荷放電を促すことによって当該ＦＥＴを遅延オフさせるように構成してある。請求項５の駆動回路が請求項４の駆動回路と異なるのは、後者のＬＥＤ又はＬＥＤ群は交流電源整流回路のプラス出力側に配してあるのに対し、前者のＬＥＤ又はＬＥＤ群は交流電源整流回路のマイナス側に配してある点である。
【００１４】
請求項５の駆動回路によれば、交流電源整流回路のプラス出力側から印加される整流電圧の上昇によりＦＥＴ制御回路がゲート抵抗に制御電圧を印加し、これによって、ゲート電圧がスレッシュホールド電圧を超えたところでＦＥＴがオンする。オンすることによって、整流電圧が印加されているＬＥＤ又はＬＥＤ群に駆動電流が流れ、これによってＬＥＤ又はＬＥＤ群が点灯する。駆動電流は電流検出抵抗によって検出され、この検出を受けたＦＥＴ制御回路は制御電圧を降下させる。この降下によって、ゲート抵抗のＦＥＴ制御回路側の電位が、同じくゲート端子側の電位よりも低くなる。これにより、充電されていた電荷がゲート端子からゲート抵抗を介して放電され、放電に伴ってゲート電圧が低下する。ゲート電圧が低下してスレッシュホールド電圧を下回ったところでＦＥＴがオフになり、これによってＬＥＤ又はＬＥＤ群が消灯する（しかし、実際には、ＦＥＴがオフ状態であっても交流電源整流回路のプラス出力側からＦＥＴ制御回路に僅かな駆動電流が流れる）。すなわち、電荷放電によりゲート電圧がスレッシュホールド電圧に至るまで（ＦＥＴがオフになるまで）の間も駆動電流が流れるため、ＬＥＤ又はＬＥＤ群を高輝度で点灯させることができる。このように、電流検出抵抗による駆動電流の検出がトリガーとなってＦＥＴをオフさせるので、後者が前者より遅延して動作することになる。この遅延動作が、低電圧大電流、すなわち、印加する電圧が低くても高輝度化を実現させる。さらに、ＦＥＴのオン抵抗の値がトランジスタのオン抵抗の値に比べて一般的に小さいため、同じ電流を流したとしても前者の方が後者よりも発熱量が少ない。また、ＬＥＤ又はＬＥＤ群を直流で点灯させるためには、電源トランスや大容量コンデンサ等が必要であるが、請求項５の駆動回路はそのようなものを必要としない。必要としない分、駆動回路を小型化することができる。
【００１５】
（請求項６に記載した発明の特徴）
請求項６に記載した発明に係るＬＥＤ駆動回路（以下、適宜「請求項６の駆動回路」という）では、請求項１乃至５何れかの駆動回路の基本的構成に加え、前記ゲート抵抗には、バイパス路を並列接続してあり、当該バイパス路が、前記ＦＥＴに向って順方向のダイオードと、当該ダイオードに直列接続したバイパス抵抗と、を含み、当該バイパス抵抗の値が、当該ゲート抵抗の値よりも小さく設定してある。
【００１６】
請求項６の駆動回路によれば、請求項１乃至５何れかの駆動回路の基本的な作用効果に加え、両抵抗値の差にもよるがバイパス抵抗の値がゲート抵抗の値よりも小さいためＦＥＴのゲート電流の少なくとも半分以上が、又は、両抵抗値の差が大きければ電荷充電時のゲート電流のほとんどが、バイパス抵抗を介して流れる。放電方向はダイオードの逆方向となるから、電荷放電はゲート抵抗のみを介して行われ、バイパス抵抗を介した放電はない。バイパス抵抗の値はゲート抵抗の値よりも小さいので、前者を介して行われるＦＥＴへの電荷充電の方が、後者を介して行われる電荷放電よりも短い時間で行われる。充電時間を短くすることにより低い出力電圧でＦＥＴをオンさせることができるので、その分ＦＥＴの発熱を少なくすることができる。
【００１７】
（請求項７記載の発明の特徴）
請求項７記載の発明に係るＬＥＤ駆動回路（以下、適宜「請求項７の駆動回路」という）では、請求項６の駆動回路の基本的構成に加え、前記ゲート抵抗に、前記ＦＥＴに向って逆方向のダイオードを直列接続してあることが好ましい。
【００１８】
請求項７の駆動回路によれば、請求項６の駆動回路の基本的な作用効果に加え、電荷充電時のゲート電流はパイパス抵抗のみを介して流れ、また、電荷放電はゲート抵抗のみを介して行われる。したがって、ＦＥＴへの電荷充電とＦＥＴからの電荷放電とが互いに独立することになり、この結果、ゲート抵抗及びバイパス抵抗の設計を行いやすくすることができる。
【発明の効果】
【００１９】
本発明に係るＬＥＤ駆動回路によれば、小型でありながら、発熱を抑えた上でＬＥＤを高輝度に駆動することが可能になる。
【発明を実施するための最良の形態】
【００２０】
各図に基づいて、本発明の実施の形態について説明する。図１は、第１実施形態に係るＬＥＤ駆動回路（以下、適宜「駆動回路」という）の回路図である。図２は、第１実施形態に係る駆動回路の整流電圧及び駆動電流の波形を示す図である。図３は、第２実施形態に係る駆動回路の回路図である。図４は、第２の実施形態に係る駆動回路の駆動電流の波形を示す図である。図５は、第３実施形態に係る駆動回路の回路図である。図６及び７は、第４実施形態に係る駆動回路の回路図である。図８は、第５実施形態に係る駆動回路の回路図である。図９は、第５実施形態に係る他の駆動回路の回路図である。
【００２１】
（第１実施形態）
図１及び２に基づいて説明する。駆動回路１は、整流回路（交流電源整流回路）３と、ＬＥＤ（発光素子）５と、ＦＥＴ（電界効果トランジスタ）７と、電流検出抵抗Ｒ２及びＦＥＴ制御回路１１と、を備えている。整流回路３は、入力側には交流電源Ｅを接続するための交流接続端子（電源接続端子）３ａ，３ａを、出力側には整流電圧（整流電流）を取り出すための整流出力端子３ｂ（＋），３ｂ（−）を、それぞれ備えている。交流電源Ｅには、汎用性が高いことから商用電源（たとえば、１００Ｖ〜２２０Ｖ，５０Ｈｚ〜６０Ｈｚ）を用いるのが一般的であるが、商用電源以外の交流電源を採用することもできる。本実施形態では１００Ｖ５０Ｈｚの単相交流を電源としているが、三相交流等を電源としてもよい。整流回路３は、これを、全波ブリッジ型に構成してあるが半波整流型等の整流回路により構成することもできる。
【００２２】
第１実施形態におけるＬＥＤ５には、順電圧３．４２Ｖ，順方向電流３５０ｍＡの大電流高出力のものを採用した。上記定格以外の定格のＬＥＤも採用可能である。ＬＥＤ５の色は、駆動回路１が主として照明用に用いるものであるため白色とした。白色に限る必要はなく、好みや用途に応じて白色以外の色の採用を妨げない。駆動回路１が駆動するＬＥＤは、１個のＬＥＤ５だけである。複数のＬＥＤを駆動することについては、後述する。ＬＥＤ５は、アノード端子５ａとカソード端子５ｋを備え、前者は整流出力端子３ｂ（＋）に、後者は、ＦＥＴ７のドレイン端子７ｄに、それぞれ接続してある。駆動回路１の発熱量は比較的少ないのであるが、駆動回路１の周囲温度等の使用環境等に対応させるための放熱板等を、必要に応じてＬＥＤ５に併設可能であることは言うまでもない。
【００２３】
ＦＥＴ７には、ＰチャンネルのＦＥＴも採用可能であるが、ここでは、ＮチャンネルのＭＯＳ型ＦＥＴを採用した。ＦＥＴ７は、上述したドレイン端子７ｄとともに、ソース端子７ｓ及び制御電極であるゲート端子７ｇを備えている。ソース端子７ｓは、接続点Ｓ１を介して電流検出抵抗Ｒ２の一端に接続してあり、電流検出抵抗Ｒ２の他端は整流出力端子３ｂ（−）に接続してある。また、ゲート端子７ｇは、ゲート抵抗Ｒ４を介してＦＥＴ制御回路１１（トランジスタ１３のエミッタ端子１３ｅ）に接続してあり、ゲート端子７ｇに印加される信号に応じてＦＥＴ７がＬＥＤ５の駆動電流をオン・オフするスイッチング素子として働くように構成してある。ＦＥＴ７に好適な電界効果トランジスタとして、たとえば、２ＳＫ２９１４がある。この２ＳＫ２９１４は、標準のオン抵抗が標準で０．４２Ω、最大でも０．５Ωである。
【００２４】
ＦＥＴ制御回路１１は、ＰＮＰ型のトランジスタ１３、ＮＰＮ型のトランジスタ１５、抵抗Ｒ３及び抵抗Ｒ５を備えている。抵抗Ｒ３は、整流回路３の整流出力端子３ｂ（＋）とトランジスタ１３のエミッタ端子１３ｅとの間に接続してあり、抵抗Ｒ５は、トランジスタ１３のエミッタ端子１３ｅとトランジスタ１３のベース端子１３ｂとの間に接続してある。トランジスタ１３のベース端子１３ｂは、トランジスタ１５のコレクタ端子１５ｃに接続してある。トランジスタ１３のコレクタ端子１３ｃは、トランジスタ１５のベース端子１５ｂに接続してある。トランジスタ１５のエミッタ端子１５ｅは、一方の整流出力端子３ｂ（−）に接続してある。トランジスタ１５のベース端子１５ｂは抵抗Ｒ１を介して接続点Ｓ１に接続してある。トランジスタ１３のエミッタ端子１３ｅは、上述したように、ゲート抵抗Ｒ４を介してＦＥＴ７のゲート端子７ｇに接続してある。以後、ゲート抵抗Ｒ４と抵抗Ｒ３との接続点を、接続点Ｓ２と呼ぶことにする。接続点Ｓ２は、エミッタ端子１３ｅと一致する。
【００２５】
（駆動回路の作用）
図１及び２に基づいて説明する。交流電源Ｅから電源接続端子３ａ，３ａを介して整流回路３に供給された交流は、整流回路３によって全波整流される。整流回路３の整流出力端子３ｂ（＋），３ｂ（−）間における出力電圧ｅの波形は、図２に示すような正弦波の半周期が並ぶ波形となる。図２において、出力電圧ｅは、ＬＥＤ５のアノード端子５ａ及びＦＥＴ制御回路１１の両者に印加される。出力電圧ｅが印加されたＦＥＴ制御回路１１は、制御電圧をゲート抵抗Ｒ４に印加する。つまり、出力電圧ｅが、ＦＥＴ制御回路１１が有する抵抗Ｒ３と、制御電圧を印加するゲート抵抗Ｒ４と、を介してＦＥＴ７のゲート端子７ｇに印加される。ここで、出力電圧ｅがゼロのときはゲート電流は流れないが、出力電圧ｅの上昇に伴いゲート電流が流れてＦＥＴ７のゲート領域に電荷が充電され、さらなる上昇により制御電圧がＦＥＴ７のスレッシュホールド電圧Ｖｔｈを超えたところでＦＥＴ７をオンさせる。オン状態にあるゲート端子７ｇの電位は、電荷の充電によりスレッシュホールド電圧Ｖｔｈよりも高い電位に保持されている。ＦＥＴ７のオンにより、整流回路３、プラス側の整流出力端子３ｂ（＋）、ＬＥＤ５、ＦＥＴ７、電流検出抵抗Ｒ２及び整流出力端子３ｂ（−）を介して整流回路３に戻る回路が形成され、これによって、出力電圧ｅが印加されているＬＥＤ５に駆動電流ｉが流れＬＥＤ５を点灯させる。
【００２６】
ＬＥＤ５を通過した駆動電流ｉは電流検出抵抗Ｒ２を流れるが、このときＦＥＴ７と電流検出抵抗Ｒ２の接続点Ｓ１の電位と、電流検出抵抗Ｒ２の整流出力端子３ｂ（−）側の電位との間に、電圧降下による電位差が生じるので、電流検出抵抗Ｒ２の整流出力端子３ｂ（−）側の電位と比べて、電流検出抵抗Ｒ２の接続点Ｓ１の電位のほうが高い電位となる。接続点Ｓ１における電位差発生がトリガーとなり、トランジスタ１５のベース端子１５ｂに抵抗Ｒ１を介してベース電流が流れてトランジスタ１５をオンさせる。トランジスタ１５がオンすると、トランジスタ１３のベース端子１３ｂに抵抗Ｒ３及び抵抗Ｒ５を介してベース電流が流れてトランジスタ１３をオンさせる。トランジスタ１３がオンすることによって接続点Ｓ２における電位が低下する。ここで、低下した電位がスレッシュホールド電圧Ｖｔｈよりも低くなるように抵抗Ｒ３を設定してあるため、電位低下により接続点Ｓ２における電位がスレッシュホールド電圧Ｖｔｈよりも低くなる。すなわち、ゲート端子７ｇの電位が、ゲート抵抗Ｒ４を挟んだ接続点Ｓ２の電位よりも高い状態になる。このゲート抵抗Ｒ４両端の電位差により、電荷放電が起こりゲート領域の電荷はゲート抵抗Ｒ４を介して徐々に接続点Ｓ２に流れ込む。この電荷放電に伴い、ゲート電圧が降下する。ゲート電圧が降下してスレッシュホールド電圧Ｖｔｈと等しい電圧に至るまではＦＥＴ７のオン状態は続くが、スレッシュホールド電圧Ｖｔｈより低くなったところでＦＥＴ７はオフとなる。
【００２７】
すなわち、第１実施形態におけるＦＥＴ制御回路１１は、ＦＥＴ７のオンにより駆動電流ｉを流してＬＥＤ５を点灯させる一方、駆動電流ｉが電流検出抵抗Ｒ２によって検出されたことを受けてＦＥＴ７のオフによりＬＥＤ５を消灯させるが、このＦＥＴ７のオフを駆動電流ｉの検出とほぼ同時に行わせるのではなく電荷放電により遅延して行わせている。ＦＥＴの代わりにトランジスタを用いたとすると、トランジスタはＦＥＴに比べて電荷の充電可能量が少ないから、ゲート電圧がスレッシュホールド電圧未満に低下した時点でオフとなって駆動電流の流れを遮断してしまう（図２にｉ´で表示）。これに対して、ＦＥＴであれば、ゲート領域に充電されていた電荷の放電によりＦＥＴのオフを遅延させる。この遅延によりＦＥＴは、トランジスタより余分に駆動電流を流す。すなわち、ＬＥＤを高輝度化する。さらに、ＦＥＴ７のオン・オフにより常時駆動電流が流れる場合に比べて遥かに発熱量を少なくすることができる。これに加え、ＦＥＴのほうがトランジスタよりもオン抵抗が小さいことから、同じ駆動電流を流すとしてもオン抵抗が小さい分、ＦＥＴの発熱量を抑えることが可能になる。
【００２８】
（第２実施形態）
図３及び４に基づいて説明する。第２実施形態に係る駆動回路２１が、第１実施形態に係る駆動回路１と異なる点は、後者が１個しか有していないＬＥＤ５を、前者が直列接続した複数個のＬＥＤ５，・・からなるＬＥＤ群５を有している点である。したがって、以下においては、駆動回路２１が駆動回路１と異なる点を中心に説明を行い、両者共通する部分については図１で使用した符号と同じ符号を図３で使用するにとめ可能な限りそれらの説明を省略する。なお、図４（ａ）が示す駆動電流の波形は、ＬＥＤが１個の場合の波形であり、図２に示す駆動電流の波形とほぼ同じ波形である。図４（ａ）は、複数のＬＥＤを接続した場合と比較するための図である。図４（ｂ）が示す駆動電流の波形はＬＥＤ２個のときの波形であって、図４（ｃ）が示す駆動電流の波形はＬＥＤ３個のときの波形である。なお、図４に示す駆動電流の波形は、電流検出抵抗Ｒ２を２Ωとしたときのものであって、縦軸の１目盛は２５０ｍＡを、横軸の１目盛は２ｍＳを、それぞれ示している。
【００２９】
図３に示す駆動回路２１は、直列接続した３個のＬＥＤからなるＬＥＤ群５を有している。ＬＥＤ５の数は、駆動回路２１の用途等に応じて、２個としたり、４個以上としたりすることを妨げるものではない。直列接続したｎ個のＬＥＤを点灯させるためには各ＬＥＤの順電圧のｎ倍と等しい電圧を必要とするので、３個のＬＥＤ５，・・を直列接続した場合は各ＬＥＤ５の順電圧（ＬＥＤ電圧）の３倍の電圧と等しい電圧が少なくとも必要になる。ＬＥＤ５が１個であれば１個分の順電圧と、２個であれば２個分の順電圧と等しい電圧が必要である。前述したようにＬＥＤ５の順電圧３．４２Ｖであるから、１個であれば３．４２Ｖ、２個であれば６．８４（３．４２×２）Ｖ、３個であれば１０．２６（３．４２×３）Ｖの電圧が少なくとも必要となる。
【００３０】
図４において、ＬＥＤ５が１個の波形（図４（ａ））よりもＬＥＤ５が２個の波形（図４（ｂ））の方が、ＬＥＤ５が２個の波形よりもＬＥＤ５が３個の波形（図４（ｃ））の方が、単峰波形の高さが高くなっている。すなわち、ＬＥＤ５の個数が増加するにつれ、増加割合にほぼ比例して電流量が増加していることが分かる。このことは、駆動回路２１によれば、複数個のＬＥＤ５を直列した場合の各ＬＥＤ５の輝度が、単独のＬＥＤ５を接続した場合の輝度より増加することを示している。複数のＬＥＤ５を接続することによって各ＬＥＤ５の輝度が、１個のＬＥＤ５のみを点灯させたときの輝度よりも著しく低下するものであるとすると、多数のＬＥＤを使用する装置は不向きである。駆動回路２１であれば、上述した理由から、多数のＬＥＤを持つ装置、たとえば、照明灯にも好適に用いることができる。なお、第２実施形態におけるＬＥＤ群５は、複数のＬＥＤ５を直列接続してなるものであるが、直列接続した各ＬＥＤ５の一部又は全部と並列に１個又は複数個のＬＥＤ接続すること、すなわち、直並列した複数個のＬＥＤから構成することもできる。
【００３１】
（第３実施形態）
図５に基づいて説明する。第３実施形態に係る駆動回路３１が、第１実施形態に係る駆動回路１と異なるのは、ＬＥＤ５の接続位置である。このため、以下においては、駆動回路３１が駆動回路１と異なる点を中心に説明を行い、両者共通する部分については図５に図１で使用した符号と同じ符号を付するにとめ可能な限りそれらの説明を省略する。
【００３２】
第１実施形態に係る駆動回路１のＬＥＤ５は、整流出力端子３ｂ（＋）とＦＥＴ７のドレイン端子７ｄとの間に接続してあるが、駆動回路３１におけるＬＥＤ５はＦＥＴ７のソース端子７ｓと電流検出抵抗Ｒ２との間に接続してある。具体的には、ＬＥＤ５のアノード端子５ａをソース端子７ｓに、同じくカソード端子５ｋを電流検出抵抗Ｒ２のＦＥＴ７側の端子に、それぞれ接続してあり、さらに、整流出力端子３ｂ（＋）はＦＥＴ制御回路１１が有する抵抗Ｒ３の一端に接続してある。駆動回路３１における作用効果は基本的に駆動回路１の作用効果と異なることはなく、駆動電流ｉの流れる方向から見てＦＥＴ７の上流にＬＥＤ５がある場合と、同じく下流にＬＥＤ５がある場合との違いがあるだけである。駆動回路３１においても、直列又は直並列接続した複数個のＬＥＤを接続可能であることは言うまでもない。なお、駆動回路３１において複数個のＬＥＤを直列又は直並列に接続した場合であっても、前述した第２実施形態に係る駆動回路２１のように各ＬＥＤ５の輝度が単独のＬＥＤ５の輝度より増加することはなく、ほぼ一定である。
【００３３】
（第４実施形態）
図６に基づいて説明する。第４実施形態に係る駆動回路４１が、第１実施形態に係る駆動回路１と異なるのは、ＬＥＤ５の接続位置である。このため、以下においては、駆動回路４１が駆動回路１と異なる点を中心に説明を行い、両者共通する部分については図６に図１で使用した符号と同じ符号を付するにとめ可能な限りそれらの説明を省略する。
【００３４】
駆動回路４１におけるＬＥＤ５は、整流出力端子３ｂ（＋）とＦＥＴ制御回路１１が有する抵抗Ｒ３の一端に接続してある。具体的には、ＬＥＤ５のアノード端子５ａを整流出力端子３ｂ（＋）に、同じくカソード端子５ｋを抵抗Ｒ３の一端に、それぞれ接続してある。カソード端子５ｋには、ＦＥＴ７のドレイン端子７ｄを併せて接続してあり、これによって、ドレイン端子７ｄとＦＥＴ制御回路１１には、ＬＥＤ５を介して出力電圧ｅが印加されるようになっている。駆動回路４１における作用効果は基本的に駆動回路１の作用効果と異なることはなく、ＦＥＴ制御回路１１に印加される電圧がＬＥＤ５により降下したものである点が異なっている。駆動回路４１においても、直列又は直並列接続した複数個のＬＥＤを接続することもできる。なお、駆動回路４１において複数個のＬＥＤを直列又は直並列に接続した場合であっても、前述した第２実施形態に係る駆動回路２１のように各ＬＥＤ５の輝度が単独のＬＥＤ５の輝度より増加することはなく、ほぼ一定である。
【００３５】
図６に示す駆動回路４１のＬＥＤ５は、上述したように整流出力端子３ｂ（＋）とＦＥＴ制御回路１１の抵抗Ｒ３の一端との間に接続してあるが、このＬＥＤ５を整流出力端子３ｂ（−）側に配することもできる。すなわち、図７に示すように、整流出力端子３ｂ（−）にＬＥＤ５のカソード端子５ｋを接続するとともに、ＬＥＤ５のアノード端子５ａを電流検出抵抗Ｒ２を介してＦＥＴ７のソース端子７ｓに接続する。整流出力端子３ｂ（＋）は、ＦＥＴ７のドレイン端子７ｄ及び抵抗Ｒ３の一端に直接接続する。ＬＥＤ５の配置以外の構成は、駆動回路４１と駆動回路４１´との間で異なる点はない。駆動回路の作用効果の点でも、複数個のＬＥＤを直列又は直並列に接続可能な点でも、同じである。
【００３６】
（第５実施形態）
図８及び９に基づいて説明する。第５実施形態に係る駆動回路５１が、第１実施形態に係る駆動回路１と構造的に異なるのは、ＦＥＴ７とＦＥＴ制御回路１１との接続方法である。このため、以下においては、駆動回路５１が駆動回路１と異なる点を中心に説明を行い、両者共通する部分については図８及び９に図１で使用した符号と同じ符号を付するにとめ可能な限りそれらの説明を省略する。
【００３７】
すなわち、ＦＥＴ７のゲート端子７ｇとＦＥＴ制御回路１１（すなわち、接続点Ｓ２）との間には、ゲート抵抗Ｒ４´を接続してあり、さらに、ゲート抵抗Ｒ４´と並列にバイパス路２３を接続してある。バイパス路２３は、ＦＥＴ７に向って順方向のダイオードＤ１と、ダイオードＤ１に直列接続したバイパス抵抗Ｒ６により構成してある。バイパス抵抗Ｒ６の値はゲート抵抗Ｒ４´よりも小さい値に設定してある。たとえば、バイパス抵抗Ｒ６を３００ＫΩとしたときに、ゲート抵抗Ｒ４´を１ＭΩ程度とするとよい。パイパス抵抗Ｒ６の値をゲート抵抗Ｒ４´の値よりも小さく設定したのは、ゲート電流が主としてバイパス抵抗Ｒ６を流れるように、かつ、ゲート端子７ｇからの電荷放電がゲート抵抗Ｒ４´のみを流れるようにするためである。つまり、ダイオードＤ１はＦＥＴ７に向って順方向であるからゲート電流はバイパス抵抗Ｒ６及びゲート抵抗Ｒ４´の双方を流れるが、前者の抵抗値が後者の抵抗値よりも小さいため（ダイオードＤ１の内部抵抗は無視できる大きさ）、ゲート電流は主としてバイパス抵抗Ｒ６を流れることになる。他方、電荷放電の方向はダイオードＤ１の逆方向となるため、電荷放電はバイパス路２３を流れず専らゲート抵抗Ｒ４´を流れることになる。バイパス抵抗Ｒ６の値はゲート抵抗Ｒ４´の値よりも小さいので、抵抗Ｒ３の値を適切に設定することにより、ＦＥＴ７への電荷充電を電荷放電よりも短い時間で行わせることができる。充電時間を短くすることはより低い出力電圧でＦＥＴをオンさせることになるので、その分ＦＥＴの発熱を少なくすることができる。なお、ダイオードＤ１とバイパス抵抗Ｒ６の相対位置は、図８に示すものと逆にしてパイパス抵抗Ｒ６をダイオードＤ１よりもＦＥＴ７側に設定しても同じ作用効果を得ることができる。
【００３８】
また、図９に示すように、ゲート抵抗Ｒ４´と直列にＦＥＴ７に向って逆方向（電荷放電の順方向）のダイオードＤ２を接続することもできる。ダイオードＤ２を設けることによって、ゲート電流がゲート抵抗Ｒ４´を流れることが阻止されることになる。したがって、ＦＥＴ７への電荷充電とＦＥＴ７からの電荷放電とが互いに独立することになり、この結果、ゲート抵抗Ｒ４´及びバイパス抵抗Ｒ６の設計を行いやすくすることができる。さらに、上述したバイパス路２３、さらにはＤ２を、前述した第１乃至４の実施形態に係る駆動回路１，２１，３１，４１，４１´に採用してもよい。
【図面の簡単な説明】
【００３９】
【図１】第１実施形態に係る駆動回路の回路図である。
【図２】第１実施形態に係る駆動回路の整流電圧及び駆動電流の波形を示す図である。
【図３】第２実施形態に係る駆動回路の回路図である。
【図４】第２の実施形態に係る駆動回路の駆動電流の波形を示す図である。
【図５】第３実施形態に係る駆動回路の回路図である。
【図６】第４実施形態に係る駆動回路の回路図である。
【図７】第４実施形態に係る駆動回路の回路図である
【図８】第５実施形態に係る駆動回路の回路図である。
【図９】第５実施形態に係る他の駆動回路の回路図である。
【図１０】従来の駆動回路の回路図である。
【符号の説明】
【００４０】
１，２１，３１，４１，４１´，５１      ＬＥＤ駆動回路（駆動回路）
３                                      整流回路
３ａ                                    電源接続端子
３ｂ                                    整流出力端子
５                                      ＬＥＤ（ＬＥＤ群）
７                                      ＦＥＴ
１１                                      ＦＥＴ制御回路
１３，１５                                トランジスタ
２３                                      バイパス路
Ｄ１，Ｄ２                                ダイオード
Ｒ１，Ｒ３，Ｒ５                          抵抗
Ｒ２                                      電流検出抵抗
Ｒ４                                      ゲート抵抗
Ｒ６                                      バイパス抵抗
Ｓ１，Ｓ２                                接続点
【図１】
2005311090.tif 000003
【図２】
2005311090.tif 000004
【図３】
2005311090.tif 000005
【図４】
2005311090.tif 000006
【図５】
2005311090.tif 000007
【図６】
2005311090.tif 000008
【図７】
2005311090.tif 000009
【図８】
2005311090.tif 000010
【図９】
2005311090.tif 000011
【図１０】
2005311090.tif 000012