(57)【要約】【課題】  演算装置が予期せぬ事態により故障した場合でも車両の始動性と安定した走行とが確保される無段変速機用電子制御装置を提供する。【解決手段】  本発明の無段変速機用電子制御装置１は、各センサー類や各ＳＷ類からの情報に基づき無段変速機１０の変速を駆動回路５−１〜５−ｎを介して制御するＣＰＵ（演算装置）４を備える。また、本発明の無段変速機用電子制御装置１は、ＣＰＵ４の制御が正常であるか否かを判別するとともに、異常であると判別した場合には、無段変速機１０の変速を所定の変速比に固定する制御信号６ａ−１〜６ａ−ｎを駆動回路５−１〜５−ｎに対して出力するフェールセーフＩＣ（フェールセーフ回路）６を更に備える。【選択図】    図１
2005172016.tif 000002
【特許請求の範囲】
【請求項１】
各センサー類や各ＳＷ類からの情報に基づき無段変速機の変速を駆動回路を介して制御する演算装置を備えた無段変速機用電子制御装置において、
前記演算装置の制御が正常であるか否かを判別するとともに、異常であると判別した場合には、前記無段変速機の変速を所定の変速比に固定する制御信号を前記駆動回路に対して出力するフェールセーフ回路を更に備えた
ことを特徴とする無段変速機用電子制御装置。
【請求項２】
請求項１に記載の無断変速機用電子制御装置において、
前記演算装置に、該演算装置が正常であるか否かを前記フェールセーフ回路に判別させる判別情報を送信するための手段を設けた
ことを特徴とする無段変速機用電子制御装置。
【請求項３】
請求項２に記載の無断変速機用電子制御装置において、
前記判別情報の他に、前記無段変速機の変速に係る最新情報も送信するようにした
ことを特徴とする無段変速機用電子制御装置。
【請求項４】
請求項１に記載の無断変速機用電子制御装置において、
前記駆動回路に、前記演算装置からの制御信号と前記フェールセーフ回路からの制御信号との論理和をとる手段を接続した
ことを特徴とする無段変速機用電子制御装置。
【請求項５】
請求項１に記載の無断変速機用電子制御装置において、
前記フェールセーフ回路とイグニッションスイッチとを接続し、該イグニッションスイッチからの情報に基づいて、前記フェールセーフ回路からの前記制御信号を出力するようにした
ことを特徴とする無段変速機用電子制御装置。
【請求項６】
請求項５に記載の無断変速機用電子制御装置において、
前記イグニッションスイッチがＯＮ→ＯＦＦ→ＯＮとなった時に、前記フェールセーフ回路からの前記制御信号を出力するようにした
ことを特徴とする無段変速機用電子制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無段変速機（ＣＶＴ）の変速を制御する演算装置を備えた無段変速機用電子制御装置に関し、特に、演算装置が予期せぬ事態により故障した場合に対処可能な構成を有する無段変速機用電子制御装置に関する。
【背景技術】
【０００２】
各センサー類や各ＳＷ類からの情報に基づき演算装置（ＣＰＵ）が駆動回路を介して無段変速機（ＣＶＴ）のソレノイドを制御する構成の無段変速機用電子制御装置としては、例えば下記特許文献１に開示された装置が知られている。
【特許文献１】特公平３−６４７３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、無段変速機用電子制御装置の演算装置が予期せぬ事態により故障した場合、無段変速機の変速を行うことが出来なくなることから、万一、無段変速機の変速比が高い変速比（有断変速機（ＡＴ）の場合の４速、又は５速相当）で固定になってしまうと、エンジン停止後の再始動時に車両の始動性が困難になる、又は車両が不安定な走行状態になるという問題点を有している。
【０００４】
本発明は、上述した事情に鑑みてなされるもので、演算装置が予期せぬ事態により故障した場合でも車両の始動性と安定した走行とが確保される無段変速機用電子制御装置を提供することを課題とする。
【課題を解決するための手段】
【０００５】
上記課題を解決するためなされた請求項１記載の本発明の無段変速機用電子制御装置は、各センサー類や各ＳＷ類からの情報に基づき無段変速機の変速を駆動回路を介して制御する演算装置を備えた無段変速機用電子制御装置において、前記演算装置の制御が正常であるか否かを判別するとともに、異常であると判別した場合には、前記無段変速機の変速を所定の変速比に固定する制御信号を前記駆動回路に対して出力するフェールセーフ回路を更に備えたことを特徴としている。
【０００６】
このような特徴を有する本発明によれば、各センサー類や各ＳＷ類からの情報をもとに演算装置が駆動回路を介して無段変速機の変速を制御する。演算装置が予期せぬ事態により故障した場合には、フェールセーフ回路により無段変速機の変速比が適切な所定の変速比に固定される。無段変速機用電子制御装置にフェールセーフ回路を備えることにより、エンジン停止後の再始動時に車両の始動性が困難になることはない。また、車両が不安定な走行状態になることもない。
【０００７】
請求項２記載の本発明の無段変速機用電子制御装置は、請求項１に記載の無断変速機用電子制御装置において、前記演算装置に、該演算装置が正常であるか否かを前記フェールセーフ回路に判別させる判別情報を送信するための手段を設けたことを特徴としている。このような特徴を有する本発明によれば、演算装置からフェールセーフ回路に判別情報が送信される。フェールセーフ回路は、演算装置から送信される判別情報を取り込んで演算装置の正常又は異常を判別する。演算装置が異常であると判別された場合には、上述の如く、フェールセーフ回路により無段変速機の変速比が所定の変速比に固定される。
【０００８】
請求項３記載の本発明の無段変速機用電子制御装置は、請求項２に記載の無断変速機用電子制御装置において、前記判別情報の他に、前記無段変速機の変速に係る最新情報も送信するようにしたことを特徴としている。このような特徴を有する本発明によれば、所定の変速比に固定する際の処理が効率よく行われる。すなわち、故障時の変速比が所定の変速比と同じである場合には、変速に係る処理が簡素化される。
【０００９】
請求項４記載の本発明の無段変速機用電子制御装置は、請求項１に記載の無断変速機用電子制御装置において、前記駆動回路に、前記演算装置からの制御信号と前記フェールセーフ回路からの制御信号との論理和をとる手段を接続したことを特徴としている。このような特徴を有する本発明によれば、制御信号の切り替えをするための専用の手段が不要になる。論理和をとる手段を設けることにより、無段変速機用電子制御装置の構成が極力簡素化される。
【００１０】
請求項５記載の本発明の無段変速機用電子制御装置は、請求項１に記載の無断変速機用電子制御装置において、前記フェールセーフ回路とイグニッションスイッチとを接続し、該イグニッションスイッチからの情報に基づいて、前記フェールセーフ回路からの前記制御信号を出力するようにしたことを特徴としている。このような特徴を有する本発明によれば、イグニッションスイッチの状況に応じて無段変速機の変速比が所定の変速比に固定される。すなわち、例えば走行中に変速比が急に変わらない方がよい場合もあり、これに配慮することが可能になる。
【００１１】
請求項６記載の本発明の無段変速機用電子制御装置は、請求項５に記載の無断変速機用電子制御装置において、前記イグニッションスイッチがＯＮ→ＯＦＦ→ＯＮとなった時に、前記フェールセーフ回路からの前記制御信号を出力するようにしたことを特徴としている。このような特徴を有する本発明によれば、エンジン停止後の再始動時に初めて無段変速機の変速比が所定の変速比に固定される。演算装置の故障時における車両始動性の向上が図られる。
【発明の効果】
【００１２】
本発明によれば、無段変速機用電子制御装置にフェールセーフ回路を備えることにより、無段変速機の変速比を適切な変速比、例えば有断変速機（ＡＴ）の場合の２速、又は３速相当の変速比に固定することができる。従って、車両に大きな影響を与えることのない無段変速機用電子制御装置を提供することができるという効果を奏する。
【発明を実施するための最良の形態】
【００１３】
以下、図面を参照しながら説明する。図１は本発明の無段変速機用電子制御装置の一実施の形態を示すシステム構成図である。
【００１４】
図１において、引用符号１は本発明の無段変速機用電子制御装置（コントロールユニット）を示している。その無段変速機用電子制御装置１は、ＣＰＵ４と駆動回路５−１…５−ｎと本発明の要旨となるフェールセーフＩＣ（フェールセーフ回路）６とを備えて構成されている。また、無段変速機用電子制御装置１は、少なくとも、車両の状態を検出する各種スイッチ２からのデジタル信号２ａ、エンジンの回転数、又は、車両の速度を検出する回転センサ３からの回転信号３ａを演算装置であるＣＰＵ４に取り込むように構成されている。さらに、無段変速機用電子制御装置１は、無段変速機（トランスミッション）１０に対する制御を行えるように構成されている。
【００１５】
ＣＰＵ４は、上記スイッチ２、又は回転センサ３からの入力信号２ａ、回転信号３ａに基づいて演算を行い、制御タイミング及び時間等を算出して、制御対象となる負荷（ソレノイド）１０−１…１０−ｎを制御するとともに、無段変速機（トランスミッション）１０の変速比を可変するように構成されている。また、ＣＰＵ４は、特に図示しないが、ＣＰＵ４自身が正常であるか否かをフェールセーフＩＣ６に判別させる判別情報を送信するための手段を有するように構成されている。すなわち、ＣＰＵ４は、フェールセーフＩＣ６に対して自身の正常／異常を知らせるＣＰＵ異常判定信号４ｂ−１を出力するように構成されている。
【００１６】
駆動回路５−１…５−ｎは、上記負荷１０−１…１０−ｎを駆動するための回路であって、ＣＰＵ４から出力される制御信号４ａ−１…４ａ−ｎと、フェールセーフＩＣ６から出力される制御信号６ａ−１…６ａ−ｎとの論理和をとるダイオード７−１…７−ｎの下流側に設けられている。駆動回路５−１…５−ｎは、ダイオード７−１…７−ｎを介した後の信号７ａ−１…７ａ−ｎで駆動されるようになっている。上記負荷１０−１…１０−ｎは、駆動回路５−１…５−ｎからの駆動信号５ａ−１…５ａ−ｎにより動作した時に、ソレノイドに対して電流を流す（通電する）ように構成されている。
【００１７】
フェールセーフＩＣ６は、予期せぬ事態によりＣＰＵ４が異常となった時、制御信号６ａ−１…６ａ−ｎを出力して負荷１０−１…１０−ｎを制御するように構成されている。すなわち、フェールセーフＩＣ６は、常にＣＰＵ４から送信されるＣＰＵ異常判定信号４ｂ−１を取り込んで、ＣＰＵ４の正常／異常を判別するとともに、ＣＰＵ４が異常となった時には、負荷１０−１…１０−ｎを制御するサブ的な制御信号６ａ−１…６ａ−ｎをダイオード７−１…７−ｎに出力するように構成されている。
【００１８】
本システムにおいて、ＣＰＵ４が正常な時には、ＣＰＵ４からの制御信号４ａ−１…４ａ−ｎにより負荷１０−１…１０−ｎが制御され、予期せぬ事態によりＣＰＵ４が異常となった時には、フェールセーフＩＣ６からのサブ的な制御信号６ａ−１…６ａ−ｎにより負荷１０−１…１０−ｎが制御されるように構成されている。フェールセーフＩＣ６の具体的な作用については、図４を参照しながら後述する。
【００１９】
尚、ここで、本発明の無段変速機用電子制御装置１の有用性を示すために、フェールセーフＩＣ６が構成にない場合の無段変速機用電子制御装置を例に挙げて説明する。図２はフェールセーフＩＣ（フェールセーフ回路）がない場合の無段変速機用電子制御装置の問題点を表すシステム構成図、図３は図２の無段変速機用電子制御装置に関するタイミング図である。
【００２０】
図２において、引用符号１′は無段変速機用電子制御装置（コントロールユニット）を示している。また、２は各種スイッチを、３はエンジンの回転数、又は、車両の速度を検出する回転センサを示している。ＣＰＵ４は、デジタル信号２ａや回転信号３ａを取り込んで演算を行い、制御信号４ａ−１…４ａ−ｎを出力して駆動回路５−１…５−ｎを動作させ、制御対象となる負荷（ソレノイド）１０−１…１０−ｎを制御するとともに、無段変速機（トランスミッション）１０の変速比を可変するように構成されている。
【００２１】
上記構成において、ＣＰＵ４の正常時、ＣＰＵ４からの制御信号４ａ−１…４ａ−ｎは、駆動回路５−１…５−ｎに入力される。駆動回路５−１…５−ｎからの駆動信号５ａ−１…５ａ−ｎは、無段変速機（トランスミッション）１０に入力され、その無段変速機１０用の負荷１０−１…１０−ｎを駆動する。
【００２２】
尚、図３中の制御信号４ａ−１はライン圧制御信号を、制御信号４ａ−２はステップモータＡ制御信号（Ｓ／Ｍ−Ａ制御信号）を、制御信号４ａ−３はステップモータＢ制御信号（Ｓ／Ｍ−Ｂ制御信号）を、…制御信号４ａ−ｎはステップモータＤ制御信号（Ｓ／Ｍ−Ｄ制御信号）を示している。また、駆動信号５ａ−１はライン圧駆動信号を、駆動信号５ａ−２はステップモータＡ駆動信号（Ｓ／Ｍ−Ａ駆動信号）を、駆動信号５ａ−３はステップモータＢ駆動信号（Ｓ／Ｍ−Ｂ駆動信号）を、…駆動信号５ａ−ｎはステップモータＤ駆動信号（Ｓ／Ｍ−Ｄ駆動信号）を示している。
【００２３】
一方、ＣＰＵ４の異常時、言い換えればＣＰＵ４が予期せぬ事態により故障した時には、制御信号４ａ−１…４ａ−ｎがＬＯ固定（又は不定の信号）となり、負荷１０−１…１０−ｎを駆動する駆動信号５ａ−１…５ａ−ｎもＬＯ固定（又は不定の信号）となる。これにより変速制御が不可能となって、無段変速機（トランスミッション）１０は、変速不可となる（高い変速比で車両が止まってしまった場合には、エンジン停止後の再始動時に車両の始動性が困難になる恐れがある。また、走行に支障を来す恐れがある）。
【００２４】
次に、図１及び図４を参照しながら本発明の無段変速機用電子制御装置１の作用を説明する。図４は本発明の無段変速機用電子制御装置１に関するタイミング図である。
【００２５】
図４中の制御信号４ａ−１はライン圧制御信号を、制御信号４ａ−２はステップモータＡ制御信号（Ｓ／Ｍ−Ａ制御信号）を、制御信号４ａ−３はステップモータＢ制御信号（Ｓ／Ｍ−Ｂ制御信号）を、…制御信号４ａ−ｎはステップモータＤ制御信号（Ｓ／Ｍ−Ｄ制御信号）を示している。また、制御信号６ａ−１はフェールセーフＩＣ６からのライン圧制御信号を、制御信号６ａ−２はフェールセーフＩＣ６からのステップモータＡ制御信号（Ｓ／Ｍ−Ａ制御信号）を、制御信号６ａ−３はフェールセーフＩＣ６からのステップモータＢ制御信号（Ｓ／Ｍ−Ｂ制御信号）を、…制御信号６ａ−ｎはフェールセーフＩＣ６からのステップモータＤ制御信号（Ｓ／Ｍ−Ｄ制御信号）を示している。さらに、駆動信号５ａ−１はライン圧駆動信号を、駆動信号５ａ−２はステップモータＡ駆動信号（Ｓ／Ｍ−Ａ駆動信号）を、駆動信号５ａ−３はステップモータＢ駆動信号（Ｓ／Ｍ−Ｂ駆動信号）を、…駆動信号５ａ−ｎはステップモータＤ駆動信号（Ｓ／Ｍ−Ｄ駆動信号）を示している。４ｂ−１はＣＰＵ異常判定信号を示している。
【００２６】
図１及び図４において、ＣＰＵ４の正常時、ＣＰＵ４からの制御信号４ａ−１…４ａ−ｎは、ダイオード７−１…７−ｎと駆動回路５−１…５−ｎとを介して駆動信号５ａ−１…５ａ−ｎとなり、無段変速機（トランスミッション）１０に入力されて、その無段変速機１０用の負荷１０−１…１０−ｎを駆動する。この時、ＣＰＵ４からのＣＰＵ異常判定信号４ｂ−１は、正常にパルス信号を出力している。
【００２７】
一方、ＣＰＵ４の異常時、言い換えればＣＰＵ４が予期せぬ事態により故障した時には、制御信号４ａ−１…４ａ−ｎがＬＯ固定（又は不定の信号）となる（図４中の（１）参照）。また、ＣＰＵ４から送信されるＣＰＵ異常判定信号４ｂ−１がＬＯ固定（又は不定の信号）になる（図４中の（３）参照）。ＣＰＵ４からのＣＰＵ異常判定信号４ｂ−１がＬＯ固定（又は不定の信号）となると、フェールセーフＩＣ６はＣＰＵ異常と判定する。この時、フェールセーフＩＣ６は、サブ的な信号、すなわち制御信号６ａ−１…６ａ−ｎを出力する。制御信号６ａ−１…６ａ−ｎは、ダイオード７−１…７−ｎと駆動回路５−１…５−ｎを介して駆動信号５ａ−１…５ａ−ｎとなる（図４中の（２）参照）。駆動信号５ａ−１…５ａ−ｎは、無段変速機（トランスミッション）１０に入力されて、その無段変速機１０用の負荷１０−１…１０−ｎを駆動する。これにより無段変速機１０の変速比は、所定の変速比に固定される。
【００２８】
尚、上記所定の変速比とは、例えば有断変速機（ＡＴ）の場合の２速、又は３速相当の変速比であるものとする。本明細書中ではこれを適切な所定の変速比とする。
【００２９】
以上、図１ないし図４を参照しながら説明してきたように、無段変速機用電子制御装置１にフェールセーフ回路としてのフェールセーフＩＣ６を備えることにより、無段変速機１０の変速比を適切な変速比、例えば有断変速機（ＡＴ）の場合の２速、又は３速相当の変速比に固定することができる。従って、車両に大きな影響を与えることのない無段変速機用電子制御装置１を提供することができる。
【００３０】
続いて、図５及び図６を参照しながら本発明による無段変速機用電子制御装置の他の一実施の形態を説明する。図５は他の一実施の形態を示すシステム構成図、図６は図５の無段変速機用電子制御装置に関するタイミング図である。尚、上述の構成と基本的に同じものには同一の符号を付してその詳細な説明を省略する。
【００３１】
図５において、引用符号１″は本発明の無段変速機用電子制御装置（コントロールユニット）を示している。その無段変速機用電子制御装置１″は、ＣＰＵ４″と駆動回路５−１…５−ｎとフェールセーフＩＣ６″とを備えて構成されている。また、無段変速機用電子制御装置１″は、少なくとも、車両の状態を検出する各種スイッチ２からのデジタル信号２ａ、エンジンの回転数、又は、車両の速度を検出する回転センサ３からの回転信号３ａを演算装置であるＣＰＵ４″に取り込むとともに、イグニッションスイッチ１１からの情報をフェールセーフＩＣ６″に取り込むように構成されている。さらに、無段変速機用電子制御装置１″は、無段変速機（トランスミッション）１０に対する制御を行えるように構成されている。
【００３２】
ＣＰＵ４″は、上記スイッチ２、又は回転センサ３からの入力信号２ａ、回転信号３ａに基づいて演算を行い、制御タイミング及び時間等を算出して、制御対象となる負荷（ソレノイド）１０−１…１０−ｎを制御するとともに、無段変速機（トランスミッション）１０の変速比を可変するように構成されている。また、ＣＰＵ４″は、特に図示しないが、ＣＰＵ４″自身が正常であるか否かをフェールセーフＩＣ６″に判別させる判別情報を送信するための手段を有するように構成されている。すなわち、ＣＰＵ４″は、フェールセーフＩＣ６″に対して自身の正常／異常を知らせるＣＰＵ異常判定信号４ｂ−１を出力するように構成されている。さらに、ＣＰＵ４″は、特に図示しないが、上記判別情報の他に、無段変速機１０の変速に係る最新情報（現在制御中の変速比がどうであるかの情報）４ｂ−２もフェールセーフＩＣ６″に対して送信（例えば上記判別情報を送信する手段を用いて送信）するように構成されている。
【００３３】
フェールセーフＩＣ６″は、予期せぬ事態によりＣＰＵ４″が異常となった時でイグニッションスイッチ１１がＯＮ→ＯＦＦ→ＯＮとなった時に、制御信号６ａ−１…６ａ−ｎを出力して負荷１０−１…１０−ｎを制御するように構成されている。すなわち、フェールセーフＩＣ６″は、常にＣＰＵ４″から送信されるＣＰＵ異常判定信号４ｂ−１を取り込んで、ＣＰＵ４″の正常／異常を判別するとともに、ＣＰＵ４″が異常となりエンジン停止後の再始動時になった時に、負荷１０−１…１０−ｎを制御するサブ的な制御信号６ａ−１…６ａ−ｎをダイオード７−１…７−ｎに出力するように構成されている。フェールセーフＩＣ６″は、無段変速機１０の変速に係る最新情報４ｂ−２を介してＣＰＵ４″異常時前の変速比を見ており、適切な所定の変速比に変更する必要がある場合に制御信号６ａ−１…６ａ−ｎをダイオード７−１…７−ｎに出力するように構成されている。フェールセーフＩＣ６″は、サブＣＰＵ的な機能を有している。
【００３４】
図５及び図６において、ＣＰＵ４″の正常時、ＣＰＵ４″からの制御信号４ａ−１…４ａ−ｎは、ダイオード７−１…７−ｎと駆動回路５−１…５−ｎとを介して駆動信号５ａ−１…５ａ−ｎとなり、無段変速機（トランスミッション）１０に入力されて、その無段変速機１０用の負荷１０−１…１０−ｎを駆動する。この時、ＣＰＵ４″からのＣＰＵ異常判定信号４ｂ−１は、正常にパルス信号を出力している。
【００３５】
一方、ＣＰＵ４″の異常時、言い換えればＣＰＵ４″が予期せぬ事態により故障した時には、制御信号４ａ−１…４ａ−ｎがＬＯ固定（又は不定の信号）となる。また、ＣＰＵ４″から送信されるＣＰＵ異常判定信号４ｂ−１もＬＯ固定（又は不定の信号）になる。ＣＰＵ４″からのＣＰＵ異常判定信号４ｂ−１がＬＯ固定（又は不定の信号）となると、フェールセーフＩＣ６″はＣＰＵ異常と判定する。この時、フェールセーフＩＣ６″は、現状の状態を保持するために無段変速機１０の変速比を変更することはしない。
【００３６】
フェールセーフＩＣ６″は、イグニッションスイッチ１１の状況がＯＮ→ＯＦＦ→ＯＮとなり、言い換えればエンジン停止後の再始動時に、制御信号６ａ−１…６ａ−ｎを出力する。制御信号６ａ−１…６ａ−ｎは、ダイオード７−１…７−ｎと駆動回路５−１…５−ｎを介して駆動信号５ａ−１…５ａ−ｎとなる。駆動信号５ａ−１…５ａ−ｎは、無段変速機（トランスミッション）１０に入力されて、その無段変速機１０用の負荷１０−１…１０−ｎを駆動する。これにより無段変速機１０の変速比は、適切な所定の変速比に固定され、安定した走行が確保される。
【００３７】
尚、図６中の制御信号４ａ−１はライン圧制御信号を、制御信号４ａ−２はステップモータＡ制御信号（Ｓ／Ｍ−Ａ制御信号）を、制御信号４ａ−３はステップモータＢ制御信号（Ｓ／Ｍ−Ｂ制御信号）を、…制御信号４ａ−ｎはステップモータＤ制御信号（Ｓ／Ｍ−Ｄ制御信号）を示している。また、制御信号６ａ−１はフェールセーフＩＣ６″からのライン圧制御信号を、制御信号６ａ−２はフェールセーフＩＣ６″からのステップモータＡ制御信号（Ｓ／Ｍ−Ａ制御信号）を、制御信号６ａ−３はフェールセーフＩＣ６″からのステップモータＢ制御信号（Ｓ／Ｍ−Ｂ制御信号）を、…制御信号６ａ−ｎはフェールセーフＩＣ６″からのステップモータＤ制御信号（Ｓ／Ｍ−Ｄ制御信号）を示している。さらに、駆動信号５ａ−１はライン圧駆動信号を、駆動信号５ａ−２はステップモータＡ駆動信号（Ｓ／Ｍ−Ａ駆動信号）を、駆動信号５ａ−３はステップモータＢ駆動信号（Ｓ／Ｍ−Ｂ駆動信号）を、…駆動信号５ａ−ｎはステップモータＤ駆動信号（Ｓ／Ｍ−Ｄ駆動信号）を示している。４ｂ−１はＣＰＵ異常判定信号を示している。１１ａはイグニッションスイッチ１１からの信号（ＩＧＮ  ＳＷ信号）を示している。
【００３８】
以上、図５及び図６を参照しながら説明してきたように、無段変速機用電子制御装置１″にフェールセーフ回路としてのフェールセーフＩＣ６″を備えることにより、無段変速機１０の変速比を適切な変速比、例えば有断変速機（ＡＴ）の場合の２速、又は３速相当の変速比に固定することができる。従って、車両に大きな影響を与えることのない無段変速機用電子制御装置１″を提供することができる。
【００３９】
その他、本発明は本発明の主旨を変えない範囲で種々変更実施可能なことは勿論である。
【図面の簡単な説明】
【００４０】
【図１】本発明による無段変速機用電子制御装置の一実施の形態を示すシステム構成図である。
【図２】フェールセーフＩＣ（フェールセーフ回路）がない場合の無段変速機用電子制御装置の問題点を表すシステム構成図である。
【図３】図２の無段変速機用電子制御装置に関するタイミング図である。
【図４】図１の本発明の無段変速機用電子制御装置に関するタイミング図である。
【図５】本発明による無段変速機用電子制御装置の他の一実施の形態を示すシステム構成図である。
【図６】図５の本発明の無段変速機用電子制御装置に関するタイミング図である。
【符号の説明】
【００４１】
１  無段変速機用電子制御装置（コントロールユニット）
２  スイッチ
２ａ  デジタル信号
３  回転センサ
３ａ  回転信号
４  ＣＰＵ（演算装置）
５−１〜５−ｎ  駆動回路
５ａ−１〜５ａ−ｎ  駆動信号
６  フェールセーフＩＣ（フェールセーフ回路）
７−１〜７−ｎ  ダイオード（論理和をとる手段）
７ａ−１〜７ａ−ｎ  制御信号
１０  無段変速機（トランスミッション）
１０−１〜１０−ｎ  負荷（ソレノイド）
１１  イグニッションスイッチ
【図１】
2005172016.tif 000003
【図２】
2005172016.tif 000004
【図３】
2005172016.tif 000005
【図４】
2005172016.tif 000006
【図５】
2005172016.tif 000007
【図６】
2005172016.tif 000008