(57)【要約】【課題】  消費電流を低減できるとともに、ＩＣ化する際にＩＣのチップサイズを小さくすることができる階調電圧発生回路を提供する。【解決手段】  制御回路５は、階調電圧Ｖｏｕｔ１，Ｖｏｕｔ３に相当する電圧がオペアンプ１，２から出力されるように可変抵抗１２，２２を設定して、特定のサンプルホールド回路ＳＨ１，ＳＨ２１をオン状態にするとともに他のサンプルホールド回路ＳＨ２，ＳＨ２２をオフ状態にする。所定時間が経過したら、階調電圧Ｖｏｕｔ２，Ｖｏｕｔ４に相当する電圧がオペアンプ１，２から出力されるように可変抵抗１２，２２を設定して、特定のサンプルホールド回路ＳＨ１，ＳＨ２１をオフ状態にするとともに他のサンプルホールド回路ＳＨ２，ＳＨ２２をオン状態にする。このような構成によって、１つのオペアンプを用いて２つの階調電圧を作成することができる。【選択図】  図１
2005077507.tif 000002
【特許請求の範囲】
【請求項１】
画像表示素子で階調表示を実現するために用いられる複数種類の階調電圧を発生する階調電圧発生回路において、
入力電圧を所定の増幅度で増幅した電圧を出力電圧として出力する演算増幅器と、
前記演算増幅器の前記増幅度を変更するゲイン変更回路と、
前記演算増幅器の出力電圧を入力して階調電圧として出力する複数のサンプルホールド回路と、
一時に１つのサンプルホールド回路だけが前記演算増幅器の出力電圧を入力するオン状態になるという条件で、前記複数のサンプルホールド回路のそれぞれを、前記演算増幅器の出力電圧を入力するオン状態に設定し、オン状態に設定されたサンプルホールド回路が出力すべき階調電圧に相当する出力電圧を前記演算増幅器が出力するように前記ゲイン変更回路に増幅度を設定させる制御回路と
を備えたことを特徴とする階調電圧発生回路。
【請求項２】
制御回路は、固定的な周期で、複数のサンプルホールド回路のそれぞれを固定的な時間のみオン状態にする処理を繰り返す
請求項１記載の階調電圧発生回路。
【請求項３】
制御回路は、固定的な周期で、複数のサンプルホールド回路のそれぞれをオン状態にする処理を繰り返し、それぞれのサンプルホールド回路のオン状態の時間の長さを変更可能である
請求項１記載の階調電圧発生回路。
【請求項４】
複数のサンプルホールド回路のうちの特定のサンプルホールド回路の出力電圧が階調電圧として許容される下限電圧になったことを検出すると検出信号を出力する検出回路を備え、
制御回路は、前記特定のサンプルホールド回路がオン状態に設定されていないときに前記検出回路から検出信号が出力されると、前記特定のサンプルホールド回路をオン状態に設定する
請求項１記載の階調電圧発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示素子などの画像表示素子で階調表示を実現するために用いられる駆動電圧を発生する階調電圧発生回路に関する。
【背景技術】
【０００２】
液晶表示装置などの表示装置において、カラー表示を実現するために多階調表示を行うことが要求される。例えば、２６万色のカラー表示を実現するには、Ｒ，Ｇ，Ｂ各色のそれぞれについて６４階調表示を行うことことが要求される。
【０００３】
ＴＦＴを用いたアクティブマトリクス型の液晶表示装置で、Ｒ，Ｇ，Ｂ各色のそれぞれについて多階調表示（例えば６４階調表示）を実現するために、ソース線を駆動するソースドライバにおいて階調電圧発生回路が用いられる（例えば、特許文献１参照。）。図８に示すように、従来の階調電圧発生回路は、６４階調表示を実現するために、高電位側の電源電圧と低電位側の電源電圧との差の電圧を分圧する６５個の抵抗Ｒ１〜Ｒ６５（Ｒ４〜Ｒ６２を記載省略）と、抵抗Ｒ１〜Ｒ６５によって分圧されて得られた電圧を導入する６４個のボルテージホロア接続された演算増幅器８０１〜８６４（演算増幅器８０３〜８６２を記載省略）によって、６４種類の階調電圧（階調表示を実現するために用いられる駆動電圧）Ｖ１〜Ｖ６４を発生する。
【０００４】
【特許文献１】特開２００３−１５７０５４号公報（段落０００４、図１、図１０）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来の階調電圧発生回路では、階調数に応じた数の演算増幅器が設けられている。従って、階調数が多い場合には多数の演算増幅器が設けられることになって、階調電圧発生回路を含む駆動回路の消費電流が多くなる。また、駆動回路において多数の演算増幅器が存在するので、駆動回路をＩＣ化する際に、ＩＣのチップサイズが大きくなってしまう。
【０００６】
そこで、本発明は、消費電流を低減できるとともに、ＩＣ化する際にＩＣのチップサイズを小さくすることができる階調電圧発生回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明による階調電圧発生回路は、入力電圧を所定の増幅度で増幅した電圧を出力電圧として出力する演算増幅器と、演算増幅器の増幅度を変更するゲイン変更回路と、演算増幅器の出力電圧を入力して階調電圧として出力する複数のサンプルホールド回路と、一時に１つのサンプルホールド回路だけが演算増幅器の出力電圧を入力するオン状態になるという条件で、複数のサンプルホールド回路のそれぞれを、演算増幅器の出力電圧を入力するオン状態に設定し、オン状態に設定されたサンプルホールド回路が出力すべき階調電圧に相当する出力電圧を演算増幅器が出力するようにゲイン変更回路に増幅度を設定させる制御回路とを備えたことを特徴とする。
【０００８】
制御回路は、例えば、固定的な周期で、複数のサンプルホールド回路のそれぞれを固定的な時間のみオン状態にする処理を繰り返すように構成される。そのように構成されている場合には、周期を短くすることによって、サンプルホールド回路のコンデンサ出力電圧の放電による低下の程度を小さくすることができ、また、階調電圧発生回路を含む駆動回路をＩＣ化する場合に、ＩＣの内部において駆動制御のためのシステムクロックをそのまま、または分周するだけで利用することができる。
【０００９】
制御回路が、固定的な周期で、複数のサンプルホールド回路のそれぞれをオン状態にする処理を繰り返し、それぞれのサンプルホールド回路のオン状態の時間の長さを変更可能であるように構成されていてもよい。そのように構成されている場合には、サンプルホールド回路のオン状態の時間を長くするように調整することによって出力電圧の低下の程度を小さくすることができる。
【００１０】
複数のサンプルホールド回路のうちの特定（１つまたは複数）のサンプルホールド回路の出力電圧が階調電圧として許容される下限電圧になったことを検出すると検出信号を出力する検出回路を備え、制御回路が、特定のサンプルホールド回路がオン状態に設定されていないときに検出回路から検出信号が出力されると特定のサンプルホールド回路をオン状態に設定するように構成されていてもよい。そのように構成されている場合には、サンプルホールド回路のオン状態とオフ状態とを切り替える頻度を少なくすることができ、制御回路における消費電流を節減することができる。
【発明の効果】
【００１１】
本発明によれば、１つの演算増幅器によって複数種類の階調電圧を作成できるので、階調電圧発生回路の消費電流を低減できるとともに、階調電圧発生回路または階調電圧発生回路を含む駆動回路をＩＣ化する際にＩＣのチップサイズを小さくすることができる。
【発明を実施するための最良の形態】
【００１２】
（実施の形態１）以下、本発明の実施の形態を図面を参照して説明する。図１は、本発明による階調電圧発生回路の構成例を示す構成図である。なお、図１には、比較のための従来例も記載されている。図１には、他種類（例えば６４種類）の階調電圧のうちの４種類の階調電圧を発生する部分が示されている。図１に示す本発明の構成において、抵抗Ｒ１２，Ｒ３４は、高電位側の電源電圧ＶＨと低電位側の電源電圧ＶＬとの間に直列接続されている他の抵抗（図示せず）とともに、高電位側の電源電圧ＶＨと低電位側の電源電圧ＶＬとの差の電圧を分圧する。抵抗Ｒ１２の高電位側の電圧をＶｉｎ１２、抵抗Ｒ３４の高電位側の電圧（抵抗Ｒ１２の低電位側の電圧）をＶｉｎ３４とする。
【００１３】
演算増幅器（以下、オペアンプという。）１の非反転入力端子には電圧Ｖｉｎ１２が導入される。反転入力端子には、出力電圧が抵抗１１を介して導入されている。また、反転入力端子には、他方が接地された可変抵抗（ゲイン変更回路の一例）１２が接続されている。従って、オペアンプ１は、抵抗１１の抵抗値と可変抵抗１２の抵抗値との比で決まる増幅度（ゲイン）を有する。オペアンプ１のゲインは、可変抵抗１２の抵抗値を変えることによって変更される。
【００１４】
オペアンプ１の出力は、それぞれアナログスイッチとコンデンサとからなるサンプルホールド回路ＳＨ１，ＳＨ２に接続される。そして、サンプルホールド回路ＳＨ１，ＳＨ２の出力が、２つの階調電圧Ｖｏｕｔ１，Ｖｏｕｔ２として取り出される。
【００１５】
オペアンプ２は、階調電圧Ｖｉｎ３４を導入して、抵抗２１の抵抗値と可変抵抗２２の抵抗値との比で決まるゲインによる電圧を出力する。オペアンプ２の出力は、それぞれアナログスイッチとコンデンサとからなるサンプルホールド回路ＳＨ２１，ＳＨ２２に接続される。そして、サンプルホールド回路ＳＨ２１，ＳＨ２２の出力が、２つの階調電圧Ｖｏｕｔ３，Ｖｏｕｔ４として取り出される。
【００１６】
サンプルホールド回路ＳＨ１，ＳＨ２，ＳＨ２１，ＳＨ２２は、入力が接続された状態では、入力電圧にもとづいてコンデンサを充電する。コンデンサの一端は接地され、他端の電圧（出力電圧）が、階調電圧Ｖｏｕｔ１，Ｖｏｕｔ２，Ｖｏｕｔ３，Ｖｏｕｔ４として取り出される。サンプルホールド回路ＳＨ１，ＳＨ２，ＳＨ２１，ＳＨ２２の入力が切り離された状態では、放電によってコンデンサの出力電圧は徐々に低下するが、階調電圧Ｖｏｕｔ１，Ｖｏｕｔ２，Ｖｏｕｔ３，Ｖｏｕｔ４として許容される下限電圧を下回るようになる前に、制御回路５によって、再びサンプルホールド回路ＳＨ１，ＳＨ２，ＳＨ２１，ＳＨ２２の入力が接続された状態とされる。
【００１７】
以下、サンプルホールド回路ＳＨ１，ＳＨ２，ＳＨ２１，ＳＨ２２の入力が接続された状態をオン状態と呼び、サンプルホールド回路ＳＨ１，ＳＨ２，ＳＨ２１，ＳＨ２２の入力が切り離された状態をオフ状態と呼ぶ。なお、以下に説明するように、制御回路５は、サンプルホールド回路ＳＨ１，ＳＨ２を同時にオン状態にすることはなく、サンプルホールド回路ＳＨ２１，ＳＨ２２を同時にオン状態にすることはない。すなわち、１つのオペアンプの出力が入力される複数のサンプルホールド回路が同時にオン状態になることはない。
【００１８】
制御回路５は、Ｖｏｕｔ１，Ｖｏｕｔ３に相当する電圧がオペアンプ１，２から出力されるように可変抵抗１２，２２を設定して、サンプルホールド回路ＳＨ１，ＳＨ２１をオン状態にするとともにサンプルホールド回路ＳＨ２，ＳＨ２２をオフ状態にする。所定時間が経過したら、Ｖｏｕｔ２，Ｖｏｕｔ４に相当する電圧がオペアンプ１，２から出力されるように可変抵抗１２，２２を設定して、サンプルホールド回路ＳＨ１，ＳＨ２１をオフ状態にするとともにサンプルホールド回路ＳＨ２，ＳＨ２２をオン状態にする。
【００１９】
このような構成によって、１つのオペアンプを用いて２つの階調電圧を作成することができる。図１には、比較のために従来例も示されているが、従来例では４種類の階調電圧Ｖｏｕｔ１，Ｖｏｕｔ２，Ｖｏｕｔ３，Ｖｏｕｔ４を作成するために４つのオペアンプ５１〜５４が必要であったのに対して、本発明によれば、半分の２つで、４種類の階調電圧Ｖｏｕｔ１，Ｖｏｕｔ２，Ｖｏｕｔ３，Ｖｏｕｔ４を作成することができる。なお、図１には、４種類の階調電圧Ｖｏｕｔ１，Ｖｏｕｔ２，Ｖｏｕｔ３，Ｖｏｕｔ４を作成する部分が例示されているが、他の種類の階調電圧を作成する部分も、制御回路５によってゲインが制御され２つの電圧を切替出力するオペアンプと２つのサンプルホールド回路とが組み合わさった回路によって構成される。よって、例えば、６４種類の階調電圧を作成する場合に、３２個のオペアンプが存在していればよい。
【００２０】
次に、図２を参照して、制御回路５の制御例と階調電圧発生回路の信号波形例とを説明する。図２（ａ）に示す構成は、図１の上側に示された部分、すなわちオペアンプ１の出力が用いられる部分の構成である。制御回路５は、図２（ｂ）に示すように、タイミングＰにおいて、サンプルホールド回路ＳＨ２をオン状態にする。このとき、制御回路５は、Ｖｏｕｔ２に相当する電圧がオペアンプ１から出力されるように可変抵抗１２を設定する。そして、第１の所定時間が経過してタイミングＱになるとサンプルホールド回路ＳＨ２をオフ状態にする。第１の所定時間は、サンプルホールド回路ＳＨ２のコンデンサの出力電圧がタイミングＰの時点での値からＶｏｕｔ２に達する（コンデンサが充電完了）するまでの時間よりも長い時間である。
【００２１】
さらに、第２の所定時間が経過してタイミングＲになると、制御回路５は、サンプルホールド回路ＳＨ１をオン状態にする。このとき、制御回路５は、Ｖｏｕｔ１に相当する電圧がオペアンプ１から出力されるように可変抵抗１２を設定する。なお、Ｖｏｕｔ１に相当する電圧がオペアンプ１から出力されるように可変抵抗１２を設定する時点は、タイミングＱでもよい。
【００２２】
そして、タイミングＳになると、制御回路５は、サンプルホールド回路ＳＨ１をオフ状態にし、サンプルホールド回路ＳＨ２をオン状態にして、Ｖｏｕｔ２に相当する電圧がオペアンプ１から出力されるように可変抵抗１２を設定する。よって、可変抵抗１２の設定状態およびサンプルホールド回路ＳＨ１，ＳＨ２の状態は、タイミングＰの時点の状態に戻る。
【００２３】
タイミングＲからタイミングＳまでの時間は、サンプルホールド回路ＳＨ１のコンデンサの出力電圧がタイミングＲの時点での値からＶｏｕｔ１に達する（コンデンサが充電完了）するまでの時間よりも長い時間である。
【００２４】
制御回路５は、タイミングＰからタイミングＳまでの時間を１周期として、１周期の中でサンプルホールド回路ＳＨ１をオン状態にする期間とサンプルホールド回路ＳＨ２をオン状態にする期間とを重複しないように順次設定する。制御回路５は、サンプルホールド回路ＳＨ１，ＳＨ２をオフ状態にする期間として、サンプルホールド回路ＳＨ１，ＳＨ２がオフ状態になっているときに、サンプルホールド回路ＳＨ１，ＳＨ２内のコンデンサの出力電圧が、許容される下限電圧を下回らないような時間を設定する。
【００２５】
図３（ａ）は、図２に示す階調発生回路のより具体的な回路構成例を示す構成図である。図３（ａ）に示す回路構成例では、図２に示す制御回路５が、制御信号回路５ａと反転回路５ｂ，５ｃで実現されている。制御信号回路５ａは、サンプルホールド回路ＳＨ１，ＳＨ２をオン状態にするための信号ＣＴ１，ＣＴ２を出力する。反転回路５ｂ，５ｃは、信号ＣＴ１，ＣＴ２を論理反転して信号ＣＴ１￣，ＣＴ２￣を出力する。また、図２に示す可変抵抗１２は、２つの抵抗１２ｂ，１２ｃと、一端（例えばソース端子）が接地され他端（例えばドレイン端子）が抵抗１２ｂ，１２ｃの接続点に接続され、入力端子（例えばゲート端子）に信号ＣＴ１が入力されるように制御信号回路５ａに接続されたトランジスタ１２ａとで実現されている。
【００２６】
そして、抵抗１１の抵抗値と抵抗１２ｂの抵抗値との比で決まるゲインを入力電圧Ｖｉｎ１２に乗算した値が電圧Ｖｏｕｔ１になり、抵抗１１の抵抗値と抵抗１２ｂ，１２ｃの抵抗値の和との比で決まるゲインを入力電圧Ｖｉｎ１２に乗算した値が電圧Ｖｏｕｔ２になるように、抵抗１１，１２ｂ，１２ｃの抵抗値が選定される。また、本実施の形態では、サンプルホールド回路ＳＨ１，ＳＨ２において用いられるアナログスイッチとして、一方の入力端子にハイレベルが入力され他方の入力端子にローレベルが入力されるとオン状態になり、２つの入力端子の入力信号の極性がオン状態のときと反対になるとオフ状態になるものが使用されている。
【００２７】
図３（ｂ）の信号波形例に示すように、制御信号回路５ａは、タイミングＰにおいて、信号ＣＴ１をローレベルにし、信号ＣＴ２をハイレベルにする。よって、トランジスタ１２ａがオフし、オペアンプ１の出力電圧はＶｏｕｔ２になる。また、信号ＣＴ１がローレベルになり信号ＣＴ１￣がハイレベルになることによってサンプルホールド回路ＳＨ１はオフ状態になる。そして、信号ＣＴ２がハイレベルになり信号ＣＴ２￣がローレベルになることによってサンプルホールド回路ＳＨ２はオン状態になる。よって、サンプルホールド回路ＳＨ２におけるコンデンサは充電を開始し、サンプルホールド回路ＳＨ１におけるコンデンサは放電を開始して徐々に出力電圧を下げる。しかし、制御信号回路５ａによって、サンプルホールド回路ＳＨ１のコンデンサの出力電圧がＶｏｕｔ１として許容される下限電圧を下回らないように制御される。すなわち、制御信号回路５ａは、サンプルホールド回路ＳＨ１のコンデンサの出力電圧がＶｏｕｔ１として許容される下限電圧を下回らないうちに、再度信号ＣＴ１をハイレベルにする（タイミングＲ参照）。
【００２８】
タイミングＱになると、制御信号回路５ａは、信号ＣＴ２をローレベルにする。信号ＣＴ２がローレベルになり信号ＣＴ２￣がハイレベルになることによってサンプルホールド回路ＳＨ２はオフ状態になる。従って、サンプルホールド回路ＳＨ２におけるコンデンサは放電を開始して徐々に出力電圧を下げる。しかし、制御信号回路５ａによって、サンプルホールド回路ＳＨ２のコンデンサの出力電圧がＶｏｕｔ２として許容される下限電圧を下回らないように制御される。すなわち、制御信号回路５ａは、サンプルホールド回路ＳＨ２のコンデンサの出力電圧がＶｏｕｔ２として許容される下限電圧を下回らないうちに、再度信号ＣＴ２をハイレベルにする（タイミングＳ参照）。
【００２９】
タイミングＲになると、制御信号回路５ａは、信号ＣＴ１をハイレベルにする。よって、トランジスタ１２ａがオンし、オペアンプ１の出力電圧はＶｏｕｔ１になる。また、信号ＣＴ１がハイレベルになり信号ＣＴ１￣がローレベルになることによってサンプルホールド回路ＳＨ１はオン状態になり、サンプルホールド回路ＳＨ１におけるコンデンサは充電を開始する。そして、タイミングＳになると、制御信号回路５ａは、タイミングＰにおける制御と同じ制御を行う。
【００３０】
ここで、タイミングＰからタイミングＳまでの１周期Ｔｃの時間およびサンプルホールド回路ＳＨ１，ＳＨ２のオン状態の時間は、例えば固定的な時間である。すなわち、制御回路５は、タイミングＰを起点として１周期Ｔｃの時間が経過する毎に、図３（ｂ）に示すタイミングＰ〜Ｓにおける制御を繰り返し実行する。サンプルホールド回路ＳＨ１，ＳＨ２のオン状態の時間をそれぞれ一定にした場合、１周期Ｔｃを短くすれば、すなわち周波数を高くすれば、サンプルホールド回路ＳＨ１，ＳＨ２のコンデンサ出力電圧の放電による低下の程度を小さくすることができ、サンプルホールド回路ＳＨ１，ＳＨ２の出力電圧が確実に階調電圧として許容される下限電圧を下回らないようにすることができる。また、階調電圧発生回路を含む駆動回路をＩＣ化する場合に、ＩＣの内部において駆動制御のためのシステムクロックをそのまま、または分周するだけで利用することができる。なお、１周期Ｔｃの長さを、サンプルホールド回路ＳＨ１，ＳＨ２のオン状態の時間の和まで短くすることが可能である。
【００３１】
（実施の形態２）実施の形態１では、階調電圧発生回路において１周期Ｔｃの時間およびサンプルホールド回路ＳＨ１，ＳＨ２のオン状態の時間は固定的な時間であったが、サンプルホールド回路ＳＨ１，ＳＨ２のオン状態の時間を変更可能に構成してもよい。図４（ａ）は、サンプルホールド回路ＳＨ１，ＳＨ２のオン状態の時間が変更可能である階調電圧発生回路の構成例を示す構成図であり、図４（ｂ）は信号波形例を示す波形図である。ただし、図４（ｂ）にはサンプルホールド回路ＳＨ１のみについての２種類の信号波形例が示されている。
【００３２】
図４（ａ）に示すように、制御信号回路５ａにはＰＷＭ信号回路６が接続されている。ＰＷＭ信号回路６は、サンプルホールド回路ＳＨ１のオン状態の時間を示す信号と、サンプルホールド回路ＳＨ２のオン状態の時間を示す信号とを制御信号回路５ａに供給する。制御信号回路５ａは、タイミングＲになると、信号ＣＴ１をハイレベルにするのであるが、その状態を、ＰＷＭ信号回路６から受けたサンプルホールド回路ＳＨ１のオン状態の時間を示す信号に応じた時間だけ継続する。そして、サンプルホールド回路ＳＨ１のオン状態の時間を示す信号に応じた時間が経過すると、信号ＣＴ１をローレベルにする。
【００３３】
ＰＷＭ信号回路６には、例えば、階調電圧発生回路を含む表示装置に対して表示データ等を出力する外部回路（例えばＭＰＵ）から、サンプルホールド回路ＳＨ１のオン状態の時間を設定することを示す時間設定信号が与えられる。時間設定信号には、設定すべき時間を示す情報が含まれている。ＰＷＭ信号回路６は、時間設定信号に応じて、サンプルホールド回路ＳＨ１のオン状態の時間を示す信号を作成する。外部回路は、例えば、操作者によるスイッチ操作にもとづいて時間設定信号を作成し、ＰＷＭ信号回路６に出力する。
【００３４】
よって、本実施の形態では、階調電圧発生回路において１周期Ｔｃの時間は一定であるが、サンプルホールド回路ＳＨ１のオン状態の時間を変更することができる。例えば、階調電圧発生回路を含む表示装置が実際に使用されているとき等において、オフ状態におけるコンデンサの出力電圧の低下が甚だしくなったときなどに、図４（ｂ）の（Ｂ）に示すように、サンプルホールド回路ＳＨ１のオン状態の時間を長くするように調整することによって、コンデンサの出力電圧の低下の程度を小さくすることができる。
【００３５】
なお、ここでは、サンプルホールド回路ＳＨ１に着目して説明を行ったが、制御信号回路５ａは、信号ＣＴ２をハイレベルにする場合には、その状態を、ＰＷＭ信号回路６から受けたサンプルホールド回路ＳＨ２のオン状態の時間を示す信号に応じた時間だけ継続する。そして、サンプルホールド回路ＳＨ２のオン状態の時間を示す信号に応じた時間が経過すると、信号ＣＴ２をローレベルにする。また、実施の形態１の場合と同様に、制御信号回路５ａは、サンプルホールド回路ＳＨ１がオン状態であるときと、サンプルホールド回路ＳＨ２がオン状態であるときとが重複しないように、信号ＣＴ１をハイレベルにするタイミングと信号ＣＴ２をハイレベルにするタイミングとを制御する。従って、双方のサンプルホールド回路のオン状態が重複しないという条件の下で、サンプルホールド回路ＳＨ１，ＳＨ２のオン状態の時間は調整可能である。
【００３６】
（実施の形態３）実施の形態２では、階調電圧発生回路において１周期Ｔｃの時間が固定的な時間でありサンプルホールド回路ＳＨ１，ＳＨ２のオン状態の時間が変更可能であったが、サンプルホールド回路ＳＨ１，ＳＨ２のオン状態の時間を一定にして、１周期の長さが変更されるように構成してもよい。図５（ａ）は、１周期の長さが変更されるように構成された階調電圧発生回路の構成例を示す構成図であり、図５（ｂ）は信号波形例を示す波形図である。
【００３７】
本実施の形態では、オペアンプ１の出力電圧を基準電圧とし、サンプルホールド回路ＳＨ１の出力電圧を比較電圧とするコンパレータ（比較器）７が設けられている。コンパレータ７として、階調電圧Ｖｏｕｔ１として許容される下限電圧と階調電圧Ｖｏｕｔ１との差の電圧（以下、許容ドロップ値という。）分のヒステリシス特性を有するヒステリシス機能付きコンパレータを使用する。コンパレータ７の出力は制御回路５に入力される。制御回路５は、サンプルホールド回路ＳＨ１がオフ状態であるときにコンパレータ７の出力が有意なレベル（オンレベル）になると、サンプルホールド回路ＳＨ１の出力電圧すなわちコンデンサの出力電圧が、階調電圧Ｖｏｕｔ１から許容ドロップ値分低下したと判断できる。なお、コンパレータ７は、特定のサンプルホールド回路（本実施の形態ではサンプルホールド回路ＳＨ１）の出力電圧が階調電圧として許容される下限電圧になったことを検出すると検出信号を出力する検出回路の一例である。
【００３８】
従って、コンパレータ７の出力がオンレベルになった場合には、サンプルホールド回路ＳＨ１をオン状態にし、オペアンプ１の出力電圧がＶｏｕｔ１になるように可変抵抗１２の抵抗値を変える。よって、サンプルホールド回路ＳＨ１におけるコンデンサは充電を開始する。この時点をタイミングＲとする。そして、サンプルホールド回路ＳＨ１がオン状態にされた後サンプルホールド回路ＳＨ１の出力電圧がＶｏｕｔ１に達すると、コンパレータ７の出力がオフレベルになる。
【００３９】
タイミングＲから所定時間が経過してタイミングＳになると、制御回路５は、オペアンプ１の出力電圧がＶｏｕｔ２になるように可変抵抗１２の抵抗値を変える。また、サンプルホールド回路ＳＨ１をオフ状態にするとともに、サンプルホールド回路ＳＨ２をオン状態にする。よって、サンプルホールド回路ＳＨ１におけるコンデンサは放電を開始し、サンプルホールド回路ＳＨ２におけるコンデンサは充電を開始する。そして、サンプルホールド回路ＳＨ１の出力電圧がＶｏｕｔ１に対して許容ドロップ値の分だけ低下すると、コンパレータ７の出力がオンレベルになり、制御回路５の制御によって、再び、サンプルホールド回路ＳＨ１がオン状態になる。
【００４０】
本実施の形態は、例えば、サンプルホールド回路の出力電圧が比較的緩やかに低下するような液晶表示装置等の表示装置に適用された場合に効果を発揮する。サンプルホールド回路の出力電圧が比較的緩やかに低下する場合には、周期（図５（ｂ）におけるタイミングＲ〜タイミングＵまでの期間）を長くすることができる。従って、制御回路５が可変抵抗１２を切り替える頻度およびサンプルホールド回路のオン状態とオフ状態とを切り替える頻度を少なくすることができる。スイッチングの頻度が少なくなるので、制御回路５における消費電流を節減することができる。
【００４１】
なお、本実施の形態では、サンプルホールド回路ＳＨ２については、出力電圧にもとづく制御はなされていないが、サンプルホールド回路ＳＨ１がオフ状態にある期間において、サンプルホールド回路ＳＨ２がオン状態である期間を十分長くとれば、サンプルホールド回路ＳＨ２の出力電圧が階調電圧Ｖｏｕｔ２として許容される下限電圧を下回らないようにすることができる。あるいは、サンプルホールド回路ＳＨ１の出力電圧とサンプルホールド回路ＳＨ２の出力電圧とを切り替えてコンパレータ７に入力させるように構成することによって、サンプルホールド回路ＳＨ２についても、オフ状態からオン状態にするタイミングを決定することができる。
【００４２】
また、実施の形態１，２，３では、サンプルホールド回路ＳＨ１，ＳＨ２がともにオフ状態である期間が存在したが、制御回路５は、一方のサンプルホールド回路がオフ状態であるときには必ず他方のサンプルホールド回路がオン状態になるように制御してもよい。
【００４３】
（実施の形態４）実施の形態１，２，３では、１つのオペアンプ１によって２種類の階調電圧Ｖｏｕｔ１，Ｖｏｕｔ２を作成する場合を示したが、１つのオペアンプ１によって３種類の階調電圧Ｖｏｕｔ１，Ｖｏｕｔ２，Ｖｏｕｔ３を作成してもよい。図６（ａ）は、３つのサンプルホールド回路ＳＨ１，ＳＨ２，ＳＨ３を有する階調電圧発生回路の構成例を示す構成図であり、図６（ｂ）は信号波形例を示す波形図である。
【００４４】
抵抗Ｒ１２３は、他の抵抗（図示せず）とともに、高電位側の電源電圧と低電位側の電源電圧との差の電圧を分圧する。抵抗Ｒ１２３の高電位側の電圧をＶｉｎ１２３とする。オペアンプ１には電圧Ｖｉｎ１２３が導入される。制御回路５は、図６（ｂ）に示すように、タイミングＰにおいて、サンプルホールド回路ＳＨ２をオン状態にする。このとき、制御回路５は、Ｖｏｕｔ２に相当する電圧がオペアンプ１から出力されるように可変抵抗１２を設定する。そして、第１の所定時間が経過するとサンプルホールド回路ＳＨ２をオフ状態にし、サンプルホールド回路ＳＨ３をオン状態にする。このとき、制御回路５は、Ｖｏｕｔ３に相当する電圧がオペアンプ１から出力されるように可変抵抗１２を設定する。第１の所定時間は、サンプルホールド回路ＳＨ２のコンデンサの出力電圧がタイミングＰの時点での値からＶｏｕｔ２に達する（コンデンサが充電完了）するまでの時間よりも長い時間である。
【００４５】
さらに、第２の所定時間が経過すると、制御回路５は、サンプルホールド回路ＳＨ３をオフ状態にし、サンプルホールド回路ＳＨ１をオン状態にする。このとき、制御回路５は、Ｖｏｕｔ１に相当する電圧がオペアンプ１から出力されるように可変抵抗１２を設定する。第２の所定時間は、サンプルホールド回路ＳＨ３のコンデンサの出力電圧がＶｏｕｔ３に達する（コンデンサが充電完了）するまでの時間よりも長い時間である。
【００４６】
そして、第３の所定時間が経過すると、制御回路５は、サンプルホールド回路ＳＨ１をオフ状態にし、サンプルホールド回路ＳＨ２をオン状態にし、Ｖｏｕｔ２に相当する電圧がオペアンプ１から出力されるように可変抵抗１２を設定する。すなわち、タイミングＰの制御状態に戻る。なお、第３の所定時間は、サンプルホールド回路ＳＨ１のコンデンサの出力電圧がＶｏｕｔ１に達する（コンデンサが充電完了）するまでの時間よりも長い時間である。以後、制御回路５は、可変抵抗１２およびサンプルホールド回路ＳＨ１，ＳＨ２，ＳＨ３に対する上記の制御を繰り返し実行する。
【００４７】
また、サンプルホールド回路ＳＨ１，ＳＨ２，ＳＨ３がオフ状態になっているときに、サンプルホールド回路ＳＨ１，ＳＨ２，ＳＨ３内のコンデンサの出力電圧が、許容される下限電圧を下回らないように、サンプルホールド回路ＳＨ１，ＳＨ２，ＳＨ３をオフ状態にする期間が設定される。
【００４８】
本実施の形態では、制御回路５によってゲインが制御され３つの電圧を切替出力するオペアンプ１と３つのサンプルホールド回路ＳＨ１，ＳＨ２，ＳＨ３とによって、３種類の階調電圧Ｖｏｕｔ１，Ｖｏｕｔ２，Ｖｏｕｔ３を作成することができる。従って、要求される階調電圧の種類数に対して、オペアンプの数をさらに削減することができる。
【００４９】
また、実施の形態１の場合と同様に、タイミングＰからタイミングＳまでの１周期の時間およびサンプルホールド回路ＳＨ１，ＳＨ２，ＳＨ３のオン状態の時間は固定的な時間であってもよいし、実施の形態２の場合と同様に、１周期内でサンプルホールド回路ＳＨ１，ＳＨ２，ＳＨ３のオン状態の時間を変更可能に構成してもよい。さらに、実施の形態３の場合と同様に、サンプルホールド回路ＳＨ１のオフ状態における出力電圧の値にもとづいて次にサンプルホールド回路ＳＨ１をオン状態にするタイミングを決定するようにしてもよい。
【００５０】
図７（ａ）は、３つのサンプルホールド回路ＳＨ１，ＳＨ２，ＳＨ３を用い、サンプルホールド回路ＳＨ１のオフ状態における出力電圧の値にもとづいて次にサンプルホールド回路ＳＨ１をオン状態にするタイミングを決定する階調電圧発生回路の構成例を示す構成図である。図７（ｂ）は、階調電圧発生回路の信号波形例を示す波形図である。図７（ａ）に示すコンパレータ７は、第３の実施の形態の場合と同様、許容ドロップ値分のヒステリシス特性を有するヒステリシス機能付きコンパレータである。
【００５１】
実施の形態３の場合と同様に、サンプルホールド回路ＳＨ１をオン状態にしてから所定時間が経過すると、制御回路５は、サンプルホールド回路ＳＨ１をオフ状態にする。よって、サンプルホールド回路ＳＨ１におけるコンデンサは放電を開始する。そして、サンプルホールド回路ＳＨ１の出力電圧がＶｏｕｔ１に対して許容ドロップ値の分だけ低下すると、コンパレータ７の出力がオンレベルになるので、制御回路５は、再び、サンプルホールド回路ＳＨ１をオン状態にする。制御回路５は、サンプルホールド回路ＳＨ１がオフ状態である期間において、サンプルホールド回路ＳＨ２，ＳＨ３を順次オン状態にするとともに、オペアンプ１の出力電圧がＶｏｕｔ２，Ｖｏｕｔ３になるように可変抵抗１２の抵抗値を変更する。
【００５２】
このように、３つのサンプルホールド回路ＳＨ１，ＳＨ２，ＳＨ３を用いた場合にも、サンプルホールド回路ＳＨ１の出力電圧をフィードバックして１周期を定める制御を実現できる。なお、本実施の形態では、サンプルホールド回路ＳＨ２，ＳＨ３については、出力電圧にもとづく制御はなされていないが、サンプルホールド回路ＳＨ１がオフ状態にある期間において、サンプルホールド回路ＳＨ２，３がオン状態である期間を十分長くとれば、サンプルホールド回路ＳＨ２，３の出力電圧が階調電圧Ｖｏｕｔ２，Ｖｏｕｔ３として許容される下限電圧を下回らないようにすることができる。
【００５３】
なお、上記の各実施の形態では、１つのオペアンプを用いて２種類または３種類の階調電圧を作成したが、１つのオペアンプを用いてさらに他種類の階調電圧を作成してもよい。
【産業上の利用可能性】
【００５４】
本発明は、液晶表示装置などの表示装置に対して駆動信号を供給する駆動回路に内蔵され、階調表示に用いられる階調電圧を作成する階調電圧発生回路に適用することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明による階調電圧発生回路の構成例を示す構成図。
【図２】１つのオペアンプにより２種類の階調電圧を作成する階調電圧発生回路の構成例を示す構成図。
【図３】実施の形態１の階調発生回路のより具体的な回路構成を示す構成図および信号波形図。
【図４】実施の形態２の階調発生回路の構成を示す構成図および信号波形図。
【図５】実施の形態３の階調発生回路の構成を示す構成図および信号波形図。
【図６】実施の形態４の階調発生回路の構成を示す構成図および信号波形図。
【図７】実施の形態４の具体的一例を示す構成図および信号波形図。
【図８】従来の階調電圧発生回路の構成を示す構成図。
【符号の説明】
【００５６】
１，２  演算増幅器（オペアンプ）
５      制御回路
５ａ    制御信号回路
５ｂ，５ｃ  反転回路
６      ＰＷＭ信号回路
７      比較器（コンパレータ）
１１，２１  抵抗
１２    可変抵抗
１２ａ  トランジスタ
１２ｂ，１２ｃ  抵抗
ＳＨ１，ＳＨ２，ＳＨ３  サンプルホールド回路
【図１】
2005077507.tif 000003
【図２】
2005077507.tif 000004
【図３】
2005077507.tif 000005
【図４】
2005077507.tif 000006
【図５】
2005077507.tif 000007
【図６】
2005077507.tif 000008
【図７】
2005077507.tif 000009
【図８】
2005077507.tif 000010