(57)【要約】  【目的】  Ｄクラスアンプの起動時に確実に出力回路のフローティング電源を充電してＤクラスアンプが起動できるようにした最大変調度が可変のＰＷＭ変調回路を提供する。  【構成】  ＰＷＭ変調回路２０は、入力アナログ信号Ｖinと基準電圧Ｖrefが入力される積分回路１４と、前記積分回路１４の出力Ｖｏと三角波Ｖａとが入力されるＰＷＭコンパレータ１７と、前記ＰＷＭコンパレータ１７のＰＷＭ出力ＰＷＭ２を前記積分回路１４の入力側にフィードバックする負帰還ループ１８と、を備えるＰＷＭ変調回路２０であり、前記積分回路１４の出力側と前記ＰＷＭコンパレータ１７の入力側との間に接続され、且つ、外部の制御信号Ｓ２により前記積分回路１４の出力Ｖｏの最大信号振幅ｆ１、ｆ２を制限して、前記ＰＷＭ出力ＰＷＭ２の最大変調度を制限する最大変調度制限手段Ｋが設けられている構成である。【選択図】  図２
2005295027.tif 000002
【特許請求の範囲】
【請求項１】
入力アナログ信号を積分して出力する積分回路と、前記積分回路の出力と三角波とが入力されるＰＷＭコンパレータと、前記ＰＷＭコンパレータのＰＷＭ出力を前記積分回路の入力側にフィードバックする負帰還ループと、を備えるＰＷＭ変調回路であって、
前記積分回路の出力側と前記ＰＷＭコンパレータの入力側との間に接続され、且つ、外部の制御信号により前記積分回路の出力の最大信号振幅を制限して、前記ＰＷＭ出力の最大変調度を制限する最大変調度制限手段が設けられていることを特徴とするＰＷＭ変調回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーディオ機器等に用いられるＤクラスアンプ（デジタルアンプとも称する。）の技術分野に関し、特に、そのＰＷＭ変調回路（パルス幅変調回路）に関する。
【背景技術】
【０００２】
一般に、ＰＷＭ（Pulse Width Modulatioｎ）変調回路としては、図４に示すオペアンプのＰＷＭコンパレータ１１によるものが最も簡単な基本回路として公知である。
【０００３】
図４のＰＷＭコンパレータ１１は、オペアンプの反転入力端子（−）と非反転入力端子（＋）にそれぞれ加えた２つの入力電圧を比較（Conpare）し、両者が僅かな差の電圧であった場合でも常に出力電圧はオンかオフ状態となる電圧コンパレータであり、換言すれば開ループ利得で動作する差動増幅回路である。
【０００４】
図４において、ＰＷＭコンパレータ１１の反転入力端子（−）に変調処理すべきゆっくりと変化する入力アナログ信号Ｖin（オーディオ信号であり、仮に正弦波とする。）が入力され、非反転入力端子（＋）に搬送波として前記オーディオ入力信号Ｖinに対して十分に高い所定周波数の三角波（ノコギリ波等の傾斜波を含む）Ｖａが入力されると、ＰＷＭコンパレータ１１が両者を比較することにより、その出力には図５の電圧波形を示すシミュレーション図に示されるように、前記オーディオ入力信号Ｖinのレベルに対応した幅を有する太線で表示されたパルス列（デジタルビットストリーム）のＰＷＭ出力１２が得られる。
【０００５】
ＰＷＭ変調回路を備えるオーディオ機器のＤクラスアンプでは、上記のようなＰＷＭコンパレータ１１でオーディオ入力の入力アナログ信号Ｖinと三角波Ｖａとを比較することによりＰＷＭ出力１２を得て、これを交互にオン／オフするスイッチング素子で構成されるパワースイッチング回路で増幅し、ローパスフィルタ回路を通してオーディオ信号に復調してスピーカーを鳴らす構成となっている。
【０００６】
また、下記［特許文献１］には、本願出願人が先に提案したＰＷＭ変調回路を備えるＤクラスアンプが記載されている。これは、図６のブロック図に示されるＤクラスアンプ１０のように、ＰＷＭ変調回路５のＰＷＭ出力ＰＷＭ１からＰＷＭ変調回路５の入力アナログ信号Ｖinへの負帰還ループ回路３、またはパワースイッチング回路８の出力Ｖ１から前記ＰＷＭ変調回路５の入力アナログ信号Ｖinへの負帰還ループ回路３′（破線で表示）により、高精度のＰＷＭ出力ＰＷＭ１が得られるように構成されている点に特徴を有する。
【０００７】
なお、図６の上記Ｄクラスアンプ１０を含めて、従来のＤクラスアンプでは、ＰＷＭ変調回路５の最大変調度は所定の値に固定されていて、外部から任意には制御できない構成となっている。
【０００８】
【特許文献１】特開２００３−３１８６６６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
図６のようなＤクラスアンプ１０に用いられているフィードバックが掛けられたＰＷＭ変調回路５の場合、入力信号Ｖinとフィードバック信号Ｖfbの関係で、Ｄクラスアンプの電源オン時には、前記ＰＷＭ変調回路５が正または負の最大変調度のＰＷＭ出力（ＰＷＭ変調信号）ＰＷＭ１を出力するが、この変調の方向がＤクラスアンプ１０内部の充電が必要とされる前記パワースイッチング回路８中のフローティング電源回路７を充電するのとは逆方向になった場合には、充電パルスのデューティが不足して充電されず、Ｄクラスアンプ１０が起動できないことが有り得る。
【００１０】
従来は、このような場合を想定して、図６のＤクラスアンプ１０では、前記フローティング電源回路７を充電するための起動専用回路４を別途備えている。この起動専用回路４は電源オン時に前記ＰＷＭ変調回路５のＰＷＭ出力ＰＷＭ１が、入力信号Ｖinやフィードバック信号Ｖfbの如何に関わらず、前記フローティング電源回路７を充電することができるＰＷＭ変調度を持つように、起動時の所定の時間だけＰＷＭ変調度を制限する強制信号Ｓ１を発生する。これによってＤクラスアンプ１０全体が確実に起動するのである。
【００１１】
しかしながら、上記起動専用回路４を設けることはＤクラスアンプ１０のコスト上昇や回路スペースの確保の問題を招いていた。
【００１２】
本発明は、上記のようなフィードバック型のＰＷＭ変調回路５を使用しているＤクラスアンプ１０の事情に鑑みてなされたものであり、簡単で低コストな回路構成でありながら、従来要していたフローティング電源回路７の起動専用回路４を不要とする最大変調度が可変のパルス幅変調回路を提供するものである。
【課題を解決するための手段】
【００１３】
本発明は上記課題を達成するために、入力アナログ信号Ｖinを積分して出力する積分回路１４と、前記積分回路１４の出力Ｖｏと三角波Ｖａとが入力されるＰＷＭコンパレータ１７と、前記ＰＷＭコンパレータ１７のＰＷＭ出力ＰＷＭ２を前記積分回路１４の入力側にフィードバックする負帰還ループ１８と、を備えるＰＷＭ変調回路２０であって、
前記積分回路１４の出力側と前記ＰＷＭコンパレータ１７の入力側との間に接続され、且つ、外部の制御信号Ｓ２により前記積分回路１４の出力Ｖｏの最大信号振幅ｆ１、ｆ２を制限して、前記ＰＷＭ出力１７の最大変調度を制限する最大変調度制限手段Ｋが設けられていることを特徴とするＰＷＭ変調回路２０を提供する。
【発明の効果】
【００１４】
本発明に係るＰＷＭ変調回路は上記のように構成されていて、ＰＷＭ変調回路の最大変調度を外部から容易に設定変更できるので、Ｄクラスアンプの起動時に、ＰＷＭ変調回路の最大変調度を所定値に一時的に制限することによりフローティング電源回路を確実に充電でき、Ｄクラスアンプの起動が安定する。
【００１５】
また、従来要していた起動専用回路が不要となり、コスト的にも安価になる。
【発明を実施するための最良の形態】
【００１６】
本発明に係るＰＷＭ変調回路の実施の形態について図面に基づいて説明する。
【００１７】
図１は本発明のＰＷＭ幅変調回路のブロック図である。図２は本発明のＰＷＭ幅変調回路の最良の形態の回路図である。図３はオーディオ入力の入力アナログ信号Ｖin（正弦波と仮定する。）と積分回路の出力波形Ｖｏと三角波ＶａとＰＷＭ出力ＰＷＭ１のシミュレーション波形を示す図である。
【００１８】
図１に示されるように、本発明に係るＰＷＭ変調回路２０は、ＰＷＭ出力ＰＷＭ２の一部を入力アナログ信号Ｖinにフィードバックする負帰還ループ１８を備えており、且つ、外部の制御信号Ｓ２が入力され、この制御信号Ｓ２によってＰＷＭ変調回路２０の最大変調度が可変に設定できる構成となっている点に特徴を有する。
【００１９】
而して、前述の図６のようなパワースイッチング回路８中のフローティング電源回路７を充電するべきＤクラスアンプ１０の電源オン起動時に、従来要していた起動専用回路４無しで、マイクロコンピュータ等の外部からの制御信号Ｓ２のハイ／ロー信号でＰＷＭ変調回路の最大変調度を制限して確実にＤクラスアンプを起動することができる。
【００２０】
具体的な回路図は、図２のＰＷＭ変調回路２０のようになり、その入力アナログ信号Ｖin（正弦波と仮定する。）と積分回路１４の出力Ｖｏ波形と三角波ＶａとＰＷＭ出力ＰＷＭ２の動作波形は図３のシミュレーション図のようになる。
【００２１】
図２において、本発明のＰＷＭ変調回路２０は、入力アナログ信号Ｖinと基準電圧Ｖrefが入力される積分回路１４と、前記積分回路１４の出力Ｖｏと三角波発生回路１３で生成された三角波Ｖａとが入力されるＰＷＭコンパレータ１７と、前記ＰＷＭコンパレータ１７のＰＷＭ出力ＰＷＭ２を抵抗Ｒ１を介して前記入力アナログ信号Ｖinにフィードバックする負帰還ループ１８と、を備えるとともに、前記積分回路１４の出力側と前記ＰＷＭコンパレータ１７の入力側との間に接続され、且つ、外部の制御信号Ｓ２により前記積分回路１４の出力Ｖｏの最大信号振幅ｆ１、ｆ２をそれぞれ制限して、前記ＰＷＭ出力ＰＷＭ２の最大変調度を制限する最大変調度制限手段Ｋが設けられている構成である。
【００２２】
なお、本ＰＷＭ変調回路２０は、０−５Ｖで動作し、入力アナログ信号Ｖinの基準点は、＋２．５Ｖである。
【００２３】
また、三角波発生回路１３は、振幅が０−５Ｖの三角波Ｖａを生成する。
【００２４】
また、ＰＷＭ出力ＰＷＭ２は、負帰還ループ１８によって抵抗Ｒ１を通して入力アナログ信号Ｖinに所定比率でフィードバックされており、オーディオ帯域において高いゲインを有する誤差修正アンプ１５（オペアンプ）によって、十分なフィードバック量が得られるので、ＰＷＭ出力ＰＷＭ２の信号を増幅・復調してオーディオ信号を得たときの歪み率が良好となる作用効果を有するものである。その全体的なＰＷＭ変換精度は、コンデンサＣ１、抵抗Ｒ１、Ｒ６の調整で設定される。
【００２５】
次に、本発明の主たる構成要素である最大変調度制限手段Ｋとしての最大変調度制限回路１９は、ＰＷＭコンパレータ１７ヘの前記積分回路１４の出力Ｖｏの負方向と正方向の最大振幅レベルを、外部の制御信号Ｓ２によりオン／オフする制御用ＰＮＰトランジスタＱ３によって各ベース電圧ＶＢ１、ＶＢ２が変化するＮＰＮトランジスタＱ１とＰＮＰトランジスタＱ２の各エミッタ電圧ＶＥ１、ＶＥ２で、所定のレベルに制限することにより、ＰＷＭコンパレータ１７のＰＷＭ出力ＰＷＭ２の最大変調度を制限する。
【００２６】
その構成は、電源＋５Ｖを３つの直列接続の抵抗Ｒ２、Ｒ３、Ｒ４で抵抗分割して各ベース電圧ＶＢ１、ＶＢ２が設定されたＮＰＮトランジスタＱ１とＰＮＰトランジスタＱ２の各エミッタ側が積分回路１４の出力Ｖｏに接続されており、各エミッタ電圧ＶＥ１、ＶＥ２がＰＷＭコンパレータ１７ヘの入力信号の正負方向の最大信号振幅を決めるようになっている。正方向の信号振幅制限は前記ＰＮＰトランジスタＱ２、負方向の信号電圧振幅制限は前記ＮＰＮトランジスタＱｌがその役目を担っている。
【００２７】
図３の左半分の波形グラフから判るように、制御信号Ｓ２が５Ｖ（ハイレベル）で制御用（ＰＮＰ）トランジスタＱ３がオフの場合には、その最大信号振幅はｆ１、ｆ２の高レベルであるが、図３の右半分の波形グラフから判るように、制御信号Ｓ２を０ＶにしてＱ３をオンさせると、ＰＷＭコンパレータ１７ヘのＶｏの最大信号振幅は、ｆ１′、ｆ２′と小さくなり、その結果、ＰＷＭコンパレータ１７の最大変調度が低下する。このｆ１′、ｆ２′の振幅レベルは、Ｑ１、Ｑ２の各ベース電圧ＶＢ１、ＶＢ２の設定の際に、Ｑ３のコレクタまたはエミッタに接続した抵抗Ｒ５の値により任意に設定できるので、本ＰＷＭ変調回路２０をＤクラスアンプに用いた場合には、このＲ５の抵抗値をＰＷＭコンパレータ１７の最大変調度が６０〜７０％程度になるように定めておき、電源オン起動時に、所定の時間だけ前記制御用トランジスタＱ３をオンさせることによって、フローティング電源回路を完全に充電することができるので、Ｄクラスアンプを確実に起動することが可能になる。
【００２８】
なお、図２における各トランジスタＱ１、Ｑ２のベース電圧ＶＢ１、ＶＢ２は、それぞれ電源（＋５Ｖ）と接地間に接続された抵抗Ｒ２、Ｒ３、Ｒ４と、各ベース間に接続された抵抗Ｒ３、Ｒ５とによる抵抗分割比で設定される。
【００２９】
また、電源（＋５Ｖ）側と接地側に接続された抵抗Ｒ２とＲ４の抵抗値を等しく設定することにより、正負各方向の信号電圧振幅制限レベルｆ１′、ｆ２′を対称に設定できる。
【００３０】
最後に、上記制御信号Ｓ２については、マイクロコンピュータからの制御信号の他に、図２の破線で接続が示されるように、単純にＤクラスアンプ等の電源オン起動時に立ち上がる電源（＋５Ｖ）と接地間にコンデンサＣ２を接続した構成で与えても良い。この場合には、電源オン起動時に制御用トランジスタＱ３が抵抗Ｒ７とコンデンサＣ２の時定数で定まる一定時間（１秒程度）前記制御用トランジスタＱ３のベース電圧を約０Ｖに保持してＱ３をオンさせるので簡易な制御信号として有用である。
【００３１】
念のために付言すれば、以上のＰＷＭ変調回路２０の説明は、Ｄクラスアンプへの適用を念頭になされたが、勿論、それ以外の装置への適用も可能である。
【図面の簡単な説明】
【００３２】
【図１】本発明のＰＷＭ幅変調回路のブロック図である。
【図２】本発明のＰＷＭ幅変調回路の最良の形態の回路図である。
【図３】オーディオ入力の入力アナログ信号Ｖin（正弦波）と積分回路の出力波形Ｖｏと三角波ＶａとＰＷＭ出力ＰＷＭ１のシミュレーション波形を示す図である。
【図４】ＰＷＭコンパレータによる基本的なＰＷＭ変調回路の例である。
【図５】ＰＷＭコンパレータの入力及び出力の電圧波形を示すシミュレーション図である。
【図６】公知のＤクラスアンプのブロック回路図例である。
【符号の説明】
【００３３】
３、３′１８      負帰還ループ
４      起動専用回路
５      パルス幅変調回路
７      フローティング電源回路
８      パワースイッチング回路
１０      Ｄクラスアンプ
１１      ＰＷＭコンパレータ
１２、ＰＷＭ１、ＰＷＭ２      ＰＷＭ出力
１３      三角波発生回路
１４      積分回路
１５      誤差修正アンプ
１７      ＰＷＭコンパレータ
１９      最大変調度制限回路
２０      ＰＷＭ変調回路
ｆ１、ｆ２      最大信号振幅
ｆ１′、ｆ２′    制限された最大信号振幅
Ｋ      最大変調度制限手段
Ｑ１      ＮＰＮトランジスタ
Ｑ２      ＰＮＰトランジスタ
Ｑ３      制御用（ＰＮＰ）トランジスタ
Ｒ１〜Ｒ７      抵抗
Ｓ１      強制信号
Ｓ２      制御信号
Ｃ１、Ｃ２      コンデンサ
Ｖin      入力アナログ信号
Ｖａ      三角波
Ｖｏ      積分回路の出力
ＶＥ１、ＶＥ２    Ｑ１、Ｑ２のエミッタ電圧
ＶＢ１、ＶＢ２    Ｑ１、Ｑ２のベース電圧
Ｖref     基準電圧
【図１】
2005295027.tif 000003
【図２】
2005295027.tif 000004
【図３】
2005295027.tif 000005
【図４】
2005295027.tif 000006
【図５】
2005295027.tif 000007
【図６】
2005295027.tif 000008