(57)【要約】【課題】本発明は、高輝度部分の面積が多いパターンについて全体の輝度を下げる調整を行っているときにおいても映像信号の階調を減少させることなく常に高品位の画像を表示できる表示装置の駆動回路および平面表示装置を提供することを課題とする。【解決手段】ＰＷＭ回路２３は、ＡＢＬ回路５が動作していないとき、クロック発生回路６のクロックパルスに従うパルス幅のパルス信号を出力し、ＡＢＬ回路５が動作しているとき、その調整に応じて周波数を高くしたクロック周波数可変回路７からのクロックパルスに従うパルス幅のパルス信号を出力する。【選択図】    図１
2005316108.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、前記複数の走査線に交差する複数の信号線と、前記複数の走査線および前記複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素と、前記複数の走査線を順次駆動する走査線ドライバと、前記走査線ドライバによって前記複数の走査線の各々が駆動される間に映像信号の階調レベルに対応するパルス幅の駆動信号により前記複数の信号線を駆動する信号線ドライバと、前記映像信号の平均階調レベルを検出する検出回路と、前記複数の信号線に対して前記信号線ドライバから得られる駆動信号のパルス幅を前記映像信号の平均階調レベルに基づいて一律に調整する制御回路とを具備したことを特徴とする平面表示装置。
【請求項２】
前記制御回路は前記駆動信号を生成するためのクロックパルスを前記映像信号の平均階調レベルをもとに周波数変換して前記駆動信号のパルス幅を調整するクロック周波数可変制御手段を備える請求項１記載の平面表示装置。
【請求項３】
前記制御回路は前記映像信号の平均階調レベルが所定値を超えたとき前記駆動信号のパルス幅を一定の割合で狭める手段を含む請求項１または２記載の平面表示装置。
【請求項４】
前記検出回路は所定フレーム分の映像信号の平均レベルを検出するように構成される請求項１乃至３記載の平面表示装置。
【請求項５】
前記検出回路は所定ライン分の映像信号の平均レベルを検出するように構成される請求項１乃至３記載の平面表示装置。
【請求項６】
前記検出回路は所定画素数分の映像信号のレベルを検出するように構成される請求項１乃至３記載の平面表示装置。
【請求項７】
前記検出回路は画面の所定領域に対応した表示画素に対する映像信号の平均レベルを検出するように構成される請求項１乃至３記載の平面表示装置。
【請求項８】
複数の走査線と、前記複数の走査線に交差する複数の信号線と、前記複数の走査線および前記複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素と、前記複数の走査線を順次駆動する走査線ドライバと、前記走査線ドライバによって前記複数の走査線の各々が駆動される間に映像信号の階調レベルに対応するパルス幅の駆動信号により前記複数の信号線を駆動する信号線ドライバとを備える平面表示装置の表示制御回路であって、前記映像信号の平均階調レベルを検出する検出回路と、前記複数の信号線に対して前記信号線ドライバから得られる駆動信号のパルス幅を前記映像信号の平均階調レベルに基づいて一律に調整する制御回路とを具備したことを特徴とする表示制御回路。
【請求項９】
前記制御回路は前記駆動信号を生成するためのクロックパルスを前記映像信号の平均階調レベルをもとに周波数可変制御して前記駆動信号のパルス幅を調整する回路を備える請求項８記載の表示制御回路。
【請求項１０】
前記制御回路は前記映像信号の平均階調レベルが所定値を超えるとき前記駆動信号のパルス幅を一定の割合で狭める手段を含む請求項８または９記載の表示制御回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は複数の表示画素が例えば表面伝導型電子放出素子を用いて構成されるフィールド・エミッション・ディスプレイ（ＦＥＤ）のような表示装置を対象とした平面表示装置および表示制御回路に関する。
【背景技術】
【０００２】
ＦＥＤは、一般に、表示パネルと、この表示パネルを駆動する駆動回路とを備える。表示パネルは、横（水平）方向に配置された複数の走査線、これら走査線に交差して縦（垂直）方向に配置された複数の信号線、並びにこれら走査線および信号線の交差位置に配置される複数の表示画素を含む。カラー表示用の表示パネルでは、例えば水平方向において隣接する３個の表示画素がカラー表示画素として用いられる。各表示画素は表面伝導型電子放出素子およびこの電子放出素子から放出される電子ビームにより発光する赤（Ｒ）、緑（Ｇ）または青（Ｂ）の蛍光体で構成される。
【０００３】
駆動回路は複数の走査線の一端に接続されるＹドライバと、複数の信号線の一端に接続されるＸドライバを含む。Ｙドライバは走査信号を用いて複数の走査線を順次駆動し、Ｘドライバは各走査線が駆動される間に映像信号の階調レベルに対応したパルス幅の駆動信号により複数の信号線を駆動する。各表示画素は対応信号線および対応走査線間の画素電圧に対応した輝度で発光する。
【０００４】
上記Ｘドライバには、入力された映像信号をバッファ記憶するラインメモリと、上記信号線に対応して設けられ、上記ラインメモリにバッファ記憶された前記映像信号の階調レベルに対応したパルス幅の信号を発生するパルス幅変調（ＰＷＭ）回路と、このＰＷＭ回路より発生されたパルス信号を増幅し、当該パルス信号のパルス幅だけ駆動信号（Ｖref）を対応する信号線に出力する出力バッファアンプとが設けられる。
【０００５】
また上記Ｘドライバを駆動制御する映像処理回路には、上記各ＰＷＭ回路に動作用クロックを供給するクロック発生回路と、フレーム毎等の映像信号レベルの平均を検出するＡＰＬ検出回路と、高輝度部分の面積が多いパターンについて上記ＰＷＭ回路に入力される映像信号を上記ＡＰＬ検出回路の出力値に応じ予め下げ、全体の輝度を下げるＡＢＬ回路とが設けられる。
【０００６】
上記ＰＷＭ回路は、水平ラインにおいて各画素に１つづつ設けられ、クロック発生回路が生成したクロック信号に基づいて、ラインメモリに入力された映像データをそれぞれの画素毎にパルス変調し、画素毎の映像信号レベルに比例したパルス幅の信号を出力する。
【０００７】
これらの映像信号に応じたパルスを出力バッファアンプを介し各信号線に出力している期間に、Ｙドライバから出力された負のパルス（Ｖyon）が水平ラインの横１列の複数個（例えば３０７２個）の表面伝導型放出素子にＶref＋Ｖyonの振幅が映像の明るさに応じた長さ分加わり、その時間発光することになる。これにより、１水平走査分の映像が表示される。
【０００８】
ＡＢＬ回路は、高輝度部分の面積が多いパターンについて、上記ＰＷＭ回路に入力される映像信号をＡＰＬ検出回路の出力値に応じて予め下げ、全体の輝度を下げる輝度調整制御を行う。
【０００９】
以上の構成および動作によって映像信号をパルス幅に比例した明るさで表示することが可能となるが、従来では以下のような問題があった。
【００１０】
上記ＡＢＬ回路は上記輝度低減制御において映像信号を加工してレベルを下げることで画面全体の輝度を下げる調整（輝度補正）を行っている。従って上記ＡＢＬ回路が輝度を下げる調整制御を行っているとき、映像信号の階調が減少するという問題が発生する。これは、ＡＢＬ回路の輝度調整量が大きくなればなるほど階調が減少してしまう。簡単な具体例を挙げると、映像信号の分解能を例えば４ビット（１６階調）としたとき（実際は８〜１０ビット程度）、ＡＢＬ回路で輝度を半分に調整（制限）すると、０階調目のレベルは「０」が「０」に、１階調目のレベルは「１」が「０．５」に、２階調目のレベルは「２」が「１」に、３階調目のレベルは「３」が「１．５」に、…、１５階調目のレベルは「１５」が「７．５」にそれぞれ半分のレベルになるが、この回路動作はデジタル処理で行っているので小数点以下は切り捨てられる。よって、各階調について、０階調目のレベルは「０」、１階調目のレベルは同じく「０」、２階調目のレベルは「１」、３階調目のレベルは同じく「１」、…、１５階調目のレベルは「７」になり、奇数階調が１つ手前の偶数階調のレベルと同じになってしまい、その結果、階調が半分に減少してしまう（図３（ｂ）参照）。上記した一例では、輝度を半分にする場合について説明したが、更に輝度を減少（制限）させると階調も更に減少する。従って例えば分解能が１０ビット（１０２４階調）の映像信号を入力した場合も上記同様に階調が減少してしまい、本来の分解能による階調表示が損なわれるという問題が生じる。
【特許文献１】特開２００２−２２１９３３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上述したように、従来では、高輝度部分の面積が多いパターンについて全体の輝度を下げる調整を行っているとき、その調整に応じて映像信号の階調が減少するという問題があった。
【００１２】
本発明は上記実情に鑑みなされたもので、高輝度部分の面積が多いパターンについて全体の輝度を下げる調整を行っているときにおいても映像信号の階調を減少させることなく常に高品位の画像を表示できる平面表示装置および表示制御回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明によれば、複数の走査線と、前記複数の走査線に交差する複数の信号線と、前記複数の走査線および前記複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素と、前記複数の走査線を順次駆動する走査線ドライバと、前記走査線ドライバによって前記複数の走査線の各々が駆動される間に映像信号の階調レベルに対応するパルス幅の駆動信号により前記複数の信号線を駆動する信号線ドライバと、前記映像信号の平均階調レベルを検出する検出回路と、前記複数の信号線に対して前記信号線ドライバから得られる駆動信号のパルス幅を前記映像信号の平均階調レベルに基づいて一律に調整する制御回路とを具備した平面表示装置が提供される。
【００１４】
本発明によれば、複数の走査線と、前記複数の走査線に交差する複数の信号線と、前記複数の走査線および前記複数の信号線との交差位置に配置され各々一対の走査線および信号線間の電圧に対応して駆動される複数の表示画素と、前記複数の走査線を順次駆動する走査線ドライバと、前記走査線ドライバによって前記複数の走査線の各々が駆動される間に映像信号の階調レベルに対応するパルス幅の駆動信号により前記複数の信号線を駆動する信号線ドライバとを備える平面表示装置の表示制御回路であって、前記映像信号の平均階調レベルを検出する検出回路と、前記複数の信号線に対して前記信号線ドライバから得られる駆動信号のパルス幅を前記映像信号の平均階調レベルに基づいて一律に調整する制御回路とを具備した表示制御回路が提供される。
【発明の効果】
【００１５】
高輝度部分の面積が多いパターンについて全体の輝度を下げる調整を行っているときにおいても映像信号の階調を減少させることなく常に高品位の画像を表示できる。
【発明を実施するための最良の形態】
【００１６】
以下図面を参照して本発明の実施形態を説明する。  
図１に本発明の実施形態に係る平面表示装置およびその表示制御回路の構成を示している。この実施形態では、平面表示装置として、例えばカラー表示画素数が横：縦＝１２８０：７２０という７２０ＰハイビジョンＸＧＡ解像度を持つフィールド・エミッション・デイスプレイ（ＦＥＤ）装置を例に採る。
【００１７】
図１において、平面表示装置は、表示パネル１、Ｘドライバ２、Ｙドライバ３、およびＸドライバ２を駆動制御する制御回路（４〜７）を備える。
【００１８】
これら各構成要素のうち、表示パネル１は、表面伝導型放出素子をマトリクス配置したフラットタイプのディスプレイパネルを構成するもので、横方向に配置された複数の走査線１１，１１，…，１１と、この各走査線１１，１１，…，１１に交差する縦方向に配置された複数の信号線１２，１２，…，１２と、これらの各走査線１１，１１，…，１１と各信号線１２，１２，…，１２との交差位置にそれぞれ配置（マトリクス配置）された表面伝導型放出素子１３，１３，…，１３とを有する。
【００１９】
上記走査線１１，１１，…，１１は、例えばパーソナルコンピュータに於けるＸＧＡ解像度用の場合、７６８本必要となる。また上記信号線１２，１２，…，１２は、上記ＸＧＡ解像度用の場合、１０２４×３倍（Ｒ，Ｇ，Ｂ）の計３０７２本必要となる。ここでは上記走査線１１，１１，…，１１をｍ本、上記信号線１２，１２，…，１２をｎ本とする。
【００２０】
表面伝導型放出素子１３，１３，…，１３は、信号線１２，１２，…，１２と走査線１１，１１，…，１１に加わった電位がスレッショルドを越えると放電が起き、蛍光体を励起して発光する。赤、緑、青（Ｒ，Ｇ，Ｂ）の蛍光体を交互に配することで、カラー表示が可能となる。尚、図中のｉは、表面伝導型放出素子１３が放電した際に流れる放電電流、Ｖｙは表面伝導型放出素子１３に加えるＹドライバ３の出力電圧、ｚは線間容量及び抵抗等の分布定数である。
【００２１】
Ｘドライバ２は、ラインメモリ２１と、信号線１２，１２，…，１２の駆動信号発生部を構成するＰＷＭ回路２３，２３，…，２３、および出力バッファアンプ（ＡＭＰ）２４，２４，…，２４とを有する。
【００２２】
ラインメモリ２１は、表示情報として外部から入力される映像信号を水平同期信号ＨＤに同期して１水平ラインずつサンプリングし保持する。
【００２３】
ＰＷＭ回路２３，２３，…，２３は、それぞれ後述するクロック周波数可変回路７を介して入力された動作用クロックパルスに基づいて、上記ラインメモリ２１に保持された対応する画素の映像信号の階調レベルに従うパルス幅のパルス信号を生成し出力する。
【００２４】
出力バッファアンプ２４，２４，…，２４は、対応するＰＷＭ回路２３，２３，…，２３からのパルス信号のパルス幅に等しい期間だけ駆動用基準電圧端子に供給された電圧Ｖrefを信号線１２，１２，…，１２に駆動信号として出力する。
【００２５】
Ｙドライバ３は、シフトレジスタ３１と、出力バッファアンプ（ＡＭＰ）３２，３２，…，３２とを有する。  
シフトレジスタ３１は、垂直同期信号ＶＤを１水平走査期間毎にシフトして、ｍ個の出力端の１つから順に走査信号を出力する。出力バッファアンプ（ＡＭＰ）３２，３２，…，３２は、シフトレジスタ３１のｍ個の出力端から走査信号として出力されるパルスにそれぞれ応答して、負の走査信号Ｖyを１水平走査期間ずつ対応する走査線１１に出力する。
【００２６】
上記Ｘドライバ２を駆動制御する制御回路は、ＡＰＬ検出回路（平均検出回路）４と、ＡＢＬ回路（調整回路）５と、クロック発生回路６と、クロック周波数可変回路７とを有する。
【００２７】
ＡＰＬ検出回路４は、例えば１フレーム分のＲＧＢ映像信号のレベルを合計してその平均レベルを検出する。  
ＡＢＬ回路５は、上記ＡＰＬ検出回路４によって検出された平均レベルが所定値を超えたとき、クロック周波数可変回路７を制御して、ＰＷＭ回路２３，２３，…，２３が生成するパルス信号のパルス幅を狭めるようにＰＷＭ回路２３，２３，…，２３に供給されるクロックパルスの周波数を切替制御し、高輝度部分の面積が多い画像パターンについて輝度を一律に低下させる輝度調整を行う。
【００２８】
クロック発生回路６は、ＰＷＭ回路２３，２３，…，２３のパルス幅制御の基準となる一定周波数の動作用クロックパルスを生成する。このクロック発生回路６は、上記ＰＷＭ回路２３，２３，…，２３が、１水平期間を超えない範囲のパルス幅を映像信号レベルの最大値として、予め定めた分解能に従う階調表現が可能なパルス幅（例えば上記最大値が１０２３であれば１水平表示期間を１０２３で割った値のパルス幅）のパルス信号が得られるように設定した一定周波数のクロックパルスをＰＷＭ用の動作用クロックパルスとして生成し出力する。
【００２９】
クロック周波数可変回路７は上記平均レベルが所定値を超えた際の上記ＡＢＬ回路５の輝度調整動作に従い、上記ＰＷＭ回路２３，２３，…，２３が生成するパルス信号のパルス幅を狭めるようにクロック発生回路６から出力されたクロックパルスを周波数変換してＰＷＭ回路２３，２３，…，２３に供給する。
【００３０】
図２は上記クロック周波数可変回路７、およびＰＷＭ回路２３の動作を説明するための１水平走査期間に於ける各部のタイムチャートである。図２（ａ）はＸドライバ２のラインメモリ２１に供給される水平同期信号ＨＤを示している。図２（ｂ）はＡＢＬ回路５が輝度を低減する調整を行っていないとき（ＡＢＬ回路５の非動作時）に、ＰＷＭ回路２３に供給される動作用クロックパルスＣＬＫと、その動作用クロックパルスＣＬＫに基づいてＰＷＭ回路２３から出力される各映像信号レベルでのパルス信号のパルス幅を示している。ここでは映像信号レベルが１、２、ｎ、１０２３（＝最大値）のときの各ＣＬＫ相当分のパルス幅のパルス信号を示している。図２（ｃ）はＡＢＬ回路５が輝度を低減する調整を行っているとき（ＡＢＬ回路５の動作時）に、ＰＷＭ回路２３に供給される動作用クロックパルスＣＬＫと、その動作用クロックパルスＣＬＫに基づいてＰＷＭ回路２３から出力される各種映像信号レベル（１、２、ｎ、１０２３）でのパルス信号のパルス幅を示している。
【００３１】
上記クロック周波数可変回路７は、上記ＡＢＬ回路５が輝度を低減する調整を行っていないとき（ＡＢＬ回路５の非動作時）、クロック発生回路６から出力されるクロックパルスを周波数変換せず、そのまま出力する。このときのＰＷＭ回路２３に供給される動作用クロックパルスＣＬＫを図２（ｂ）に示している。この際、ＰＷＭ回路２３は、上記図２（ｂ）に示す動作用クロックパルスＣＬＫに基づいて、映像信号レベルが「１」であるとき、上記動作用クロックパルスＣＬＫの１周期分のパルス幅をもつＶref電位のパルス信号を出力する。また映像信号レベルが「２」であるとき上記動作用クロックパルスＣＬＫの２周期分のパルス幅をもつＶref電位のパルス信号を出力し、映像信号レベルが「ｎ」であるとき上記動作用クロックパルスＣＬＫのｎ周期分のパルス幅をもつＶref電位のパルス信号を出力し、映像信号レベルが「１０２３」（＝最大値）であるとき上記動作用クロックパルスＣＬＫの１０２３周期分のパルス幅をもつＶref電位のパルス信号を出力する。
【００３２】
また、上記クロック周波数可変回路７は、上記ＡＢＬ回路５が輝度を低減する調整を行っているとき（ＡＢＬ回路５の動作時）、クロック発生回路６から出力されるクロックパルスをその調整した補正量に応じて周波数が高くなるように周波数変換して出力する。このときのＰＷＭ回路２３に供給される動作用クロックパルスＣＬＫを図２（ｃ）に示している。この際、ＰＷＭ回路２３は、上記図２（ｃ）に示す動作用クロックパルスＣＬＫに基づいて、映像信号レベルが「１」であるとき上記動作用クロックパルスＣＬＫの１周期分のパルス幅をもつＶref電位のパルス信号を出力する。また映像信号レベルが「２」であるとき上記動作用クロックパルスＣＬＫの２周期分のパルス幅をもつＶref電位のパルス信号を出力し、映像信号レベルが「ｎ」であるとき上記動作用クロックパルスＣＬＫのｎ周期分のパルス幅をもつＶref電位のパルス信号を出力し、映像信号レベルが「１０２３（＝最大値）」であるとき上記動作用クロックパルスＣＬＫの１０２３周期分のパルス幅をもつＶref電位のパルス信号を出力する。
【００３３】
このように、クロック周波数可変回路７は、ＡＢＬ回路５が輝度を低減する調整を行っていないとき（ＡＢＬ回路５の非動作時）、クロック発生回路６から出力されるクロックパルスを周波数変換せずにそのまま出力し、ＡＢＬ回路５が輝度を低減する調整を行っているとき（ＡＢＬ回路５の動作時）、クロック発生回路６から出力されるクロックパルスをその調整した補正量に応じて周波数が高くなるように周波数変換して出力する。これによって、上記各ＰＷＭ回路２３，２３，…，２３は、ＡＢＬ回路５が動作していないとき、図２（ｂ）に示すように、クロック発生回路６のクロックパルスに従うパルス幅のパルス信号を出力し、ＡＢＬ回路５が動作しているとき、図２（ｃ）に示すように、ＡＢＬ回路５が調整した補正量に応じて周波数を高くしたクロック周波数可変回路７からのクロックパルスに従うパルス幅のパルス信号を出力する。従って上記ＡＢＬ回路５が輝度を低減する調整を行っている場合（輝度を絞っているとき）も、上記ＡＢＬ回路５が輝度を低減する調整を行っていない場合（輝度を絞っていないとき）と同様の階調表示を維持することができる。これにより、予め定めた映像信号の分解能に従う階調表示を保ちつつＡＢＬ回路５による輝度制限が可能となる。
【００３４】
図３は上記実施形態に於けるＰＷＭ回路のクロック周波数可変機能をもつ構成に於ける階調制御を、クロック周波数可変機能をもたない構成での階調制御と対比して示したもので、図３（ａ）はＡＢＬ回路５の非動作時に於ける映像信号のレベル変化（０，１，２，…）に伴うＸドライバ２の出力パルス幅を示している。図３（ｂ）はクロック周波数可変機能をもたない場合のＡＢＬ回路５の動作時に於ける映像信号のレベル変化（０，１，２，…）に伴うＸドライバ２の出力パルス幅を示している。この際は、上述したようにＡＢＬ回路５の調整による補正量が多くなる程、階調が減少する。図３（ｃ）はクロック周波数可変機能を働かせた場合のＡＢＬ回路５の動作時に於ける映像信号のレベル変化（０，１，２，…）に伴うＸドライバ２の出力パルス幅を示している。この際は、図３（ａ）に示した映像信号レベルに対して各レベルでの可変量が変化しただけで階調数は変化しない。従って分解能により定まる階調を減少させることなくＡＢＬ回路５の動作で輝度を低下させることができ、高品位の画面制御が可能となる。
【００３５】
尚、上述の実施形態では、ＡＰＬ検出回路４がフレーム毎の映像信号についてその平均レベルを検出し、ＡＢＬ回路５がその検出レベルに基づいて映像信号レベルを調整し、クロック周波数可変回路７がその調整に従ってＰＷＭ回路２３，２３，…，２３に供給されるクロック周波数を可変制御しているが、例えば、複数フレーム分、所定のライン分、所定の画素数分等の映像信号のレベルに基づいてＰＷＭ回路２３，２３，…，２３に供給されるクロックパルスの周波数を可変制御する構成であってもよい。
【図面の簡単な説明】
【００３６】
【図１】本発明の実施形態に係る表示装置の駆動回路および平面表示装置の構成を示すブロック図。
【図２】本発明の実施形態に係る要部の動作を説明するためのタイムチャート。
【図３】本発明の実施形態に係る階調制御をクロック周波数可変機能をもたない場合の階調制御と対比して示す図。
【符号の説明】
【００３７】
１…表示パネル、２…Ｘドライバ、３…Ｙドライバ、４…ＡＰＬ検出回路（平均検出回路）、５…ＡＢＬ回路（調整回路）、６…クロック発生回路、７…クロック周波数可変回路、１１…走査線、１２…信号線、１３…表面伝導型放出素子、２１…ラインメモリ、２３…ＰＷＭ回路、２４…出力バッファアンプ（ＡＭＰ）、３１…シフトレジスタ、３２…出力バッファアンプ（ＡＭＰ）。
【図１】
2005316108.tif 000003
【図２】
2005316108.tif 000004
【図３】
2005316108.tif 000005