(57)【要約】【課題】省電力モードから復帰する際に、動作に必要なパラメータを早期に取得可能なメモリ装置およびこれを備えた電子機器を提供する。【解決手段】全体制御ＣＰＵ２１とファクシミリ制御ＣＰＵ３１とがそれぞれ独立にアクセス可能なデュアルポートラム４１と、配下の不揮発性メモリ３７に対するデータの読み書きを制御するメモリ制御回路４２とを設ける。メモリ制御回路４２は、全体制御ＣＰＵ２１がデュアルポートラム４１に書き込んだデータを不揮発性メモリ３７に書き込む。また、電源がオンになったとき、不揮発性メモリ３７の記憶内容を自動的にデュアルポートラム４１に取り込む。これにより、省電力モードからの復帰で電源がオンになったとき、ファクシミリ制御ＣＰＵ３１は、全体制御ＣＰＵ２１の初期化完了を待たずに、必要なパラメータをデュアルポートラム４１から取得することができる。【選択図】図１
2005174156.tif 000002
【特許請求の範囲】
【請求項１】
第１制御部と第２制御部とがそれぞれ独立にアクセス可能なデュアルポートラムと、
配下に接続される不揮発性メモリに対するデータの読み書きを制御するメモリ制御回路とを備え、
前記メモリ制御回路は、所定の起動条件が成立したときに前記不揮発性メモリの記憶内容を前記デュアルポートラムに取り込む機能と、前記第１制御部が前記デュアルポートラムに書き込んだデータを前記不揮発性メモリに書き込む機能とを少なくとも有する
ことを特徴とするメモリ装置。
【請求項２】
前記起動条件が、電源オンである
ことを特徴とする請求項１に記載のメモリ装置。
【請求項３】
第１制御部と第２制御部とを有し、省電力モードにおいて少なくともこのモードからの復帰要因を監視する部分を除いて前記第１制御部と前記第２制御部の電源をオフにする省電力モードを備えた電子装置において、
第１制御部と第２制御部とがそれぞれ独立にアクセス可能なデュアルポートラムと、
不揮発性メモリと、
前記不揮発性メモリに対するデータの読み書き動作を制御するメモリ制御回路とを備え、
第１制御部は、第２制御部が利用するデータを前記デュアルポートラムに書き込み、
前記メモリ制御回路は、前記第１制御部が前記デュアルポートラムに書き込んだデータを前記不揮発性メモリに書き込むとともに、電源がオンになったとき、前記不揮発性メモリの記憶内容を前記デュアルポートラムに取り込むものであり、
前記第２制御部は、前記データを前記デュアルポートラムから取得して動作するものである
ことを特徴とする電子装置。
【請求項４】
前記第２制御部が、ファクシミリ通信に係わる制御を行なうものであり、
前記復帰要因として、少なくとも着信の有無を監視する
ことを特徴とする請求項３に記載の電子装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、２つの制御部間のインターフェイスをとるためのメモリ装置およびこれを備えた電子機器に係わり、特に、省電力モードを備えた電子機器およびこれに好適なインターフェイス用のメモリ装置に関する。
【０００２】
に関する。
【背景技術】
【０００３】
ファクシミリ機能を備えた複合機などの装置では、装置全体の動作を統括制御する全体制御部と、ファクシミリ通信に係わる制御を行なう通信制御部とを独立に構成し、これらの制御部間で必要な情報をやり取りすることにより、機能や負荷を分散して、高機能化・高速化に対応するようになっている。
【０００４】
このように制御部を分けて構成した場合には、通常、制御に必要な各種のパラメータを全体制御部が有する不揮発性メモリに蓄えて一括管理し、通信制御に係わるパラメータを全体制御部から通信制御部へ転送することが行なわれる。
【０００５】
また、ファクシミリ装置など、待機状態で長時間使用される電子機器の多くは、電力消費を少なくするために、省電力モードを備えている。そして、省電力の効果を最大限に高めるために、ユーザ操作や着信などの復帰要因を監視する回路部分を除いて、装置の各部の電源をオフするようになっている。
【０００６】
全体制御部と通信制御のように制御部を２つに分け構成すると、電源オン後の初期化処理にかかる時間に差が生じ、処理量の多い全体制御部の立ち上げ完了が、通信制御部のそれよりも遅れてしまう。このため、着信が要因で省電力モードから復帰するとき、通信制御部の立ち上げが完了しても、全体制御部の立ち上げが完了しなければ、通信制御に係わるパラメータを全体制御部から受け取ることができず、全体制御部の立ち上げが完了するまで、着信に応答することができなかった。
【０００７】
このような事態に対処するべく、第１制御部（たとえば、全体制御部）から第２制御部（たとえば、通信制御部）へ転送する通信制御用のパラメータなどのデータを、第２制御部自身がアクセス可能な不揮発性の記憶部に格納しておき、電源がオンになったときに復帰モードを判定し、省電力モードからの復帰ならば、第１制御部からデータを転送する代わりに不揮発性の記憶部から第２制御部のＲＡＭ（ランダム・アクセス・メモリ）へデータを転送するように構成した電子機器が提案されている（たとえば、特許文献１参照。）。
【０００８】
【特許文献１】特開２００３−３２４００号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
前述した特許文献１に記載の技術では、電源がオンになったとき、省電力モードからの復帰か否かを判断して、データの転送方法を切り替えなければならず、電源オン後の処理が複雑なものになっていた。
【００１０】
また、不揮発性の記憶部から第２制御部のＲＡＭにデータを転送するので、第２制御部の初期化処理が終了した後でなければデータを転送することができなかった。このため、たとえば、ＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）などの不揮発性メモリから、転送速度の遅いシリアル通信でデータを読み出すと、電源がオンしてから、必要なデータを第２制御部がＲＡＭから取得し得る状態になるまでに、長い時間を要してしまうという問題があった。
【００１１】
本発明は、上記の問題を解決しようとする課題にしたものであり、省電力モードから復帰する際に、動作に必要なパラメータを早期に取得可能なメモリ装置およびこれを備えた電子機器を提供することを目的とするものである。
【課題を解決するための手段】
【００１２】
請求項１に係わる発明は、第１制御部（２１）と第２制御部（３１）とがそれぞれ独立にアクセス可能なデュアルポートラム（４１）と、
配下に接続される不揮発性メモリ（３７）に対するデータの読み書きを制御するメモリ制御回路（４２）とを備え、
前記メモリ制御回路（４２）は、所定の起動条件が成立したときに前記不揮発性メモリ（３７）の記憶内容を前記デュアルポートラム（４１）に取り込む機能と、前記第１制御部（２１）が前記デュアルポートラム（４１）に書き込んだデータを前記不揮発性メモリ（３７）に書き込む機能とを少なくとも有する
ことを特徴とするメモリ装置である。
【００１３】
上記発明によれば、第１制御部（２１）と第２制御部（３１）はそれぞれ独立にデュアルポートラム（４１）にアクセス可能になっており、不揮発性メモリ（３７）に格納すべきデータを、第１制御部（２１）がデュアルポートラム（４１）に書き込むと、あるいは書き込み後に所定の書き込みコマンドを発行すると、メモリ制御回路（４２）がそのデータをデュアルポートラム（４１）から不揮発性メモリ（３７）に書き込むようになっている。
【００１４】
電源がオンになるなど、所定の起動条件が成立すると、メモリ制御回路（４２）は、不揮発性メモリ（３７）の記憶内容をデュアルポートラム（４１）に書き込む。これにより、第２制御部（３１）は、メモリ制御回路（４２）が不揮発性メモリ（３７）の内容をデュアルポートラム（４１）に書き込み終えた後は、不揮発性メモリ（３７）に格納されているものと同じデータをデュアルポートラム（４１）から読み出すことが可能になる。
【００１５】
起動条件の内容は問わない。電源オンのほか、制御部や他の回路から何らかの起動信号が入力されることで成立するものであってもよい。第１制御部（２１）、第２制御部（３１）は、第１制御部（２１）から提供されるデータを利用して第２制御部（３１）が動作するものであればよく、各制御部の機能や制御内容は問わない。
【００１６】
第１制御部（２１）や第２制御部（３１）と、デュアルポートラム（４１）とのインターフェイスに、８、１６、３２ビット等のパラレル通信を用いると、データの授受が高速化される。すなわち、安価なＥＥＰＲＯＭはシリアル通信でデータの読み書きを行なうものが多いので、デュアルポートラム（４１）をパラレルアクセス可能にすれば、ＥＥＰＲＯＭに直接アクセスする場合に比べてデータの読み書きが高速に行なわれる。
【００１７】
請求項２に係わる発明は、前記起動条件が、電源オンである
ことを特徴とする請求項１に記載のメモリ装置である。
【００１８】
上記発明によれば、メモリ制御回路（４２）は、電源がオンになると、不揮発性メモリ（３７）の記憶内容を自動的にデュアルポートラム（４１）に書き込む。第１制御部（２１）、第２制御部（３１）と同時にメモリ装置の電源をオンにすれば、これらの制御部による初期化処理の実行と同時進行で、不揮発性メモリ（３７）の内容がデュアルポートラム（４１）に取り込まれる。
【００１９】
請求項３に係わる発明は、第１制御部（２１）と第２制御部（３１）とを有し、省電力モードにおいて少なくともこのモードからの復帰要因を監視する部分を除いて前記第１制御部（２１）と前記第２制御部（３１）の電源をオフにする省電力モードを備えた電子装置において、
第１制御部（２１）と第２制御部（３１）とがそれぞれ独立にアクセス可能なデュアルポートラム（４１）と、
不揮発性メモリ（３７）と、
前記不揮発性メモリ（３７）に対するデータの読み書き動作を制御するメモリ制御回路（４２）とを備え、
第１制御部（２１）は、第２制御部（３１）が利用するデータを前記デュアルポートラム（４１）に書き込み、
前記メモリ制御回路（４２）は、前記第１制御部（２１）が前記デュアルポートラム（４１）に書き込んだデータを前記不揮発性メモリ（３７）に書き込むとともに、電源がオンになったとき、前記不揮発性メモリ（３７）の記憶内容を前記デュアルポートラム（４１）に取り込むものであり、
前記第２制御部（３１）は、前記データを前記デュアルポートラム（４１）から取得して動作するものである
ことを特徴とする電子装置である。
【００２０】
上記発明によれば、省電力モードから復帰するときを含めて電源がオンになったとき、第１制御部（２１）および第２制御部（３１）による初期化処理と、メモリ制御回路（４２）が不揮発性メモリ（３７）の記憶内容をデュアルポートラム（４１）に取り込む処理とが並行に実行される。第２制御部（３１）の初期化処理が終了した時点で第１制御部（２１）の初期化処理がまだ終了していなくても、第２制御部（３１）は、パラメータなどの必要なデータをデュアルポートラム（４１）から読み出して動作することができる。
【００２１】
請求項４に係わる発明は、前記第２制御部（３１）が、ファクシミリ通信に係わる制御を行なうものであり、
前記復帰要因として、少なくとも着信の有無を監視する
ことを特徴とする請求項３に記載の電子装置である。
【００２２】
上記発明によれば、着信により省電力モードから復帰したとき、第２制御部（３１）は、第１制御部（２１）の初期化が終了する前にデュアルポートラム（４１）から必要なパラメータを読み出して着信に応答することが可能になる。
【発明の効果】
【００２３】
本発明に係わるメモリ装置およびこれを用いた電子装置によれば、不揮発性メモリにアクセスする代わりにデュアルポートラムにアクセスすればよいので、第１制御部と第２制御部のそれぞれが独立に、かつ相手方に負担をかけることなく、不揮発性メモリに格納すべきデータを読み書きすることが可能になり、データの授受が容易になる。
【００２４】
また、電源オンにより、不揮発性メモリの記憶内容がデュアルポートラムに取り込まれるものでは、第１制御部や第２制御部が電源オン後の初期化処理を実行している間に同時進行で、不揮発性メモリからデュアルポートラムにデータが取り込まれるので、電源がオンしてから、第２制御部がデータをデュアルポートラムから取得可能な状態になるまでの所要時間が短縮される。
【００２５】
さらに、第１制御部が第２制御部に転送すべきデータを予め不揮発性メモリに格納しておけば、電源がオンした後、第１制御部の初期化終了を待たずに、第２制御部はデュアルポートラムからパラメータを取得することができ、第２制御部単体で処理を進めることが可能になる。特に、第２制御部がファクシミリ通信を制御するものの場合に、着信が要因となって省電力モードから復帰したとき、第１制御部の初期化が終了する前にデュアルポートラムから必要なパラメータを取得して着信に応答することが可能になる。
【発明を実施するための最良の形態】
【００２６】
以下、図面に基づき本発明の実施の形態を説明する。
【００２７】
図２は、本発明に係わるメモリ装置を搭載した電子装置としての複合機１０の概略構成を示している。複合機１０は、原稿画像を読み取ってその複製画像を記録紙上に形成して出力するコピー機能のほかにファクシミリ機能やプリンタ機能などの機能を備えている。
【００２８】
複合機１０は、複合機１０の動作を統括制御するシステム制御部２０と、ファクシミリ通信に係わる通信制御を行なうファクシミリ制御部３０とを有している。システム制御部２０は、全体制御ＣＰＵ２１、ＲＯＭ（リード・オンリ・メモリ）２２、ＲＡＭ（ランダム・アクセス・メモリ）２３、不揮発性メモリ２４、ＰＣＩ（Peripheral Components Interconnect）インターフェイス部２５、ＡＳＩＣ（Application
Specific Integrated Circuit）２６を備えている。
【００２９】
全体制御ＣＰＵ２１は、複合機１０の動作を統括制御する機能を果たす。ＲＯＭ２２は、全体制御ＣＰＵ２１が実行するプログラムやその他の固定データを格納する読み出し専用メモリである。ＲＡＭ２３は、全体制御ＣＰＵ２１が動作する際に必要なデータや画像データを一時的に保存するメモリである。
【００３０】
不揮発性メモリ２４は、電源オフ後も記憶内容が保持されるメモリであり、たとえば、複合機１０の動作を規定するための各種パラメータや設定値などが保存される。ＰＣＩインターフェイス部２５は、全体制御ＣＰＵ２１のバスとＰＣＩバスとを相互接続するための回路である。システム制御部２０とファクシミリ制御部３０との間のデータの授受は、ＰＣＩバスを通じて行なわれる。ＡＳＩＣ２６は、アドレスデコードやその他の機能を果たす集積回路である。
【００３１】
ファクシミリ制御部３０は、ファクシミリ制御ＣＰＵ３１と、ＲＯＭ３２と、ＲＡＭ３３と、ＣＯＤＥＣ（COder DECoder）３４と、ＭＯＤＥＭ（MOdulator-DEModulator）３５と、ＮＣＵ（Network
Control Unit）３６と、メモリ装置としてのＤＰＲＡＭインターフェイス部４０と、不揮発性メモリ３７と、ＰＣＩインターフェイス部３８と、電源モード判定部３９とを備えている。
【００３２】
ファクシミリ制御ＣＰＵ３１は、ファクシミリの送受信に係わる動作を制御する。ＲＯＭ３２には、ファクシミリ制御ＣＰＵ３１が実行するプログラムや各種の固定データが格納されている。ＲＡＭ３３は、ファクシミリ制御ＣＰＵ３１が動作する際に必要なデータや送受信する画像データを一時的に保存するメモリである。
【００３３】
ＣＯＤＥＣ３４は、送受信する画像データを一定の規則に従って符号化したり、符号化されているデータを元のデータに復号化したりする機能を果たす。ＭＯＤＥＭ３５は、デジタルデータを電話回線へ送出可能な音声信号に変換（変調）したり、電話回線を通じて受信した音声信号をデジタルデータに変換（復調）したりする機能を果たす。ＮＣＵ３６は、通信相手を呼び出すためにダイヤル信号を送出したり、着信を検知したりする機能を果たす。
【００３４】
ＰＣＩインターフェイス部３８には、システム制御部２０からのＰＣＩバスが接続される。ＤＰＲＡＭインターフェイス部４０は、ファクシミリ制御ＣＰＵ３１のバスとＰＣＩインターフェイス部３８との間に介在し、ファクシミリ制御ＣＰＵ３１と全体制御ＣＰＵ２１との間でデータを受け渡しするために使用される。不揮発性メモリ３７は、ファクシミリ制御部３０が動作する際に参照する各種のパラメータを記憶するためのメモリであり、ＤＰＲＡＭインターフェイス部４０に接続されている。不揮発性メモリ３７には、シリアルインターフェースによりデータを入出力するタイプのＥＥＰＲＯＭを用いている。
【００３５】
電源モード判定部３９は、ファクシミリ制御部３０に電源が供給された際に、主電源オフからの電源オン（以後、主電源オンとも呼ぶ）か省電力モードからの電源オン（以後、省電力復帰とも呼ぶ）かを判定する回路である。主電源オフのときは、複合機１０の全体が電源オフになる。
【００３６】
省電力モードでは、省電力モードからの復帰要因を監視する回路部分を除いて電源がオフにされる。具体的には、ユーザ操作を受け付ける操作部、着信の有無を監視する部分（ＮＣＵ３６）、および復帰要因が検知されたときに各部の電源をオンにするための回路（図示省略）などである。
【００３７】
システム制御部２０には、このほか、図示省略のスキャナ部、プリンタ部、操作表示部などが接続される。スキャナ部は、原稿画像を読み取る機能を果たし、プリンタ部は、記録紙上に画像を形成して出力する機能を果たす。操作表示部は、ユーザに各種の操作案内や動作状態を示す情報を表示するとともに、ユーザから各種の操作を受け付ける機能を果たす。
【００３８】
図１は、ＤＰＲＡＭインターフェイス部４０の構成とその周辺回路の接続状態を示している。ＤＰＲＡＭインターフェイス部４０は、デュアルポートラム４１と、メモリ制御回路４２と、ファクシミリ制御側Ｉ／Ｆ部４３と、全体制御側Ｉ／Ｆ部４４とを有している。全体制御ＣＰＵ２１は、全体制御側Ｉ／Ｆ部４４を通じてデュアルポートラム４１にアクセスでき、ファクシミリ制御ＣＰＵ３１は、ファクシミリ制御側Ｉ／Ｆ部４３を通じてデュアルポートラム４１にアクセスすることができる。メモリ制御回路４２は、デュアルポートラム４１に格納されているデータを、配下の不揮発性メモリ３７に書き込んだり、不揮発性メモリ３７の記憶内容を読み出してデュアルポートラム４１に格納したりする機能を果たす。
【００３９】
全体制御ＣＰＵ２１の側からはＰＣＩバスを通じて最大３２ビットのバス幅でデータを読み書きでき、ファクシミリ制御ＣＰＵ３１の側からのアクセスは１６ビットのバス幅になっている。デュアルポートラム４１とメモリ制御回路４２の間は、１６ビット幅でデータをやり取りし、メモリ制御回路４２と不揮発性メモリ３７の間は、シリアル通信でデータをやり取りするようになっている。
【００４０】
このほか、ＤＰＲＡＭインターフェイス部４０は、全体制御ＣＰＵ２１とファクシミリ制御ＣＰＵ３１との間でコマンドおよびそのレスポンスをやり取りするための図示省略したコマンドレスポンス用デュアルポートラムを備えている。また、ファクシミリ制御部３０の電源状態を監視する電源監視回路５０からのリセット信号が入力される。電源監視回路５０は、＋５Ｖ電源が供給されてから約５０ｍｓ後にリセット信号を解除する。
【００４１】
図３は、ＤＰＲＡＭインターフェイス部４０の電源がオンになったときの動作を示している。システム制御部２０側のリセット信号の論理にかかわらず、電源がオンになってファクシミリ制御部３０の電源監視回路５０からのリセット信号が解除されると（Ｓ１）、メモリ制御回路４２は、外付けの不揮発性メモリ３７からすべてのデータを読み出してデュアルポートラム４１に書き込む（Ｓ２）。すべてのデータをデュアルポートラム４１に取り込み終えた時点で、図示省略した内部の有効フラグが「１」にセットされ、ファクシミリ制御ＣＰＵ３１や全体制御ＣＰＵ２１からデュアルポートラム４１へのアクセスが可能になる。
【００４２】
図４は、全体制御ＣＰＵ２１の側からデュアルポートラム４１へデータを転送する際の動作を示している。全体制御ＣＰＵ２１は、システム制御部２０側の不揮発性メモリ２４等から読み出したパラメータ等のデータをＤＰＲＡＭインターフェイス部４０のデュアルポートラム４１に書き込む（Ｗ１）。デュアルポートラム４１に書き込まれたデータはメモリ制御回路４２により不揮発性メモリ３７に書き込まれる（Ｗ２）。
【００４３】
図５は、ＤＰＲＡＭインターフェイス部４０のデュアルポートラム４１に格納されているデータを全体制御ＣＰＵ２１が読み出す際の動作を示している。不揮発性メモリ３７に格納されていたすべてのデータが電源オン時にデュアルポートラム４１に取り込まれているので、全体制御ＣＰＵ２１は、デュアルポートラム４１のデータを読み出すことで（Ｒ１）、不揮発性メモリ３７に格納されているデータを間接的に読み出したことになる。全体制御ＣＰＵ２１がデュアルポートラム４１のデータを読み出すケースには、不揮発性メモリ３７に格納されているデータが破壊されていないかどうかをチェックサムを通じて調べる場合などがある。
【００４４】
図６は、ＤＰＲＡＭインターフェイス部４０のデュアルポートラム４１に格納されているデータをファクシミリ制御ＣＰＵ３１が読み出す際の動作を示している。不揮発性メモリ３７に格納されていたすべてのデータが電源オン時にデュアルポートラム４１に取り込まれているので、ファクシミリ制御ＣＰＵ３１は、デュアルポートラム４１のデータを読み出すことで（Ｒ２）、不揮発性メモリ３７に格納されているデータを間接的に読み出したことになる。ここでは、ファクシミリ制御ＣＰＵ３１からデュアルポートラム４１へのデータの書き込みができない構成になっている。
【００４５】
次に、複合機１０における電源のオンオフや省電力モードへの出入りに係わる動作について説明する。複合機１０は、ユーザ操作や着信などがなく、待機状態が一定時間以上続くと、自動的に省電力モードに入る。このとき、先に述べたように、復帰要因を監視する部分以外は、電源がオフになる。
【００４６】
図７は、主電源オンか省電力復帰かにかかわらず、電源がオンになったときに実行される各部の動作の流れを示している。電源がオンになると、システム制御部２０、ファクシミリ制御部３０、ＤＰＲＡＭインターフェイス部４０のそれぞれで電源監視回路からのリセット信号が解除される（Ｓ１０１、Ｓ２０１、Ｓ３０１）。
【００４７】
システム制御部２０の全体制御ＣＰＵ２１は、リセット信号が解除されると、ブートプログラムによる初期化処理（Ｓ１０２）を実行し、さらにアプリケーションプログラムによる初期化処理（Ｓ１０３）を実行する。これらの初期化処理が完了するまでには、電源オンから２０秒〜３０秒を要する。
【００４８】
ファクシミリ制御部３０のファクシミリ制御ＣＰＵ３１も、電源監視回路からのリセット信号が解除されると、初期化処理を実行する（Ｓ３０２）。この初期化処理は、数ミリ秒から数秒で完了するようになっている。ＤＰＲＡＭインターフェイス部４０は、リセット信号が解除されると、自動的に、不揮発性メモリ３７の記憶内容をデュアルポートラム４１に取り込む処理を実行する（Ｓ２０２）。この処理は、数ミリ秒から数十ミリ秒で終了し、終了後に、有効フラグがセットされる。
【００４９】
ファクシミリ制御ＣＰＵ３１は、初期化処理の完了後、システム制御部２０とのインターフェイス確保をコマンドレスポンス用デュアルポートラム経由で全体制御ＣＰＵ２１に要求する（Ｓ３０３、Ｓ２０３）。さらに電源モード判定部３９を参照し、今回の電源オンが主電源オンか省電力復帰かを判定し（Ｓ３０４）、省電力復帰ならば（Ｓ３０４；Ｙ）、復帰要因が電話回線からの着信か否かを調べる（Ｓ３０５）。
【００５０】
復帰要因が着信の場合は（Ｓ３０５；Ｙ）、ＤＰＲＡＭインターフェイス部４０のデュアルポートラム４１から必要なパラメータを読み出し（Ｓ３０６、Ｓ２０４）、これに基づいて、着信に一次応答する（Ｓ３０７）。たとえば、電話番号通知機能などに対応するための応答を返して回線の接続を維持するための処理を行なう。
【００５１】
一次応答によって回線の接続を保持している間に、やがて全体制御ＣＰＵ２１の初期化処理が終了し、デュアルポートラム４１に保持されているインターフェイス確保要求を全体制御ＣＰＵ２１が読み出し、これに基づいて全体制御ＣＰＵ２１がファクシミリ制御インターフェイスの初期化処理を実行する（Ｓ１０４）。
【００５２】
その後、全体制御ＣＰＵ２１は、ファクシミリ制御部３０へインターフェイス確保の完了を示す応答を、コマンドレスポンス用デュアルポートラム経由でファクシミリ制御ＣＰＵ３１に通知する（Ｓ２０５）。ファクシミリ制御ＣＰＵ３１は、システム制御部２０とのインターフェイスが確保されると（Ｓ３０８）、全体制御ＣＰＵ２１とのやり取りを通してファクシミリ通信に係わる処理を実行する（Ｓ３０９〜Ｓ３１１、Ｓ１０５〜Ｓ１０７）。通信が終了すると全体制御ＣＰＵ２１およびファクシミリ制御部３０はそれぞれ待機処理に入り、一定時間以上この待機状態が継続すると省電力モードに入る。
【００５３】
全体制御ＣＰＵ２１は、省電力復帰でない場合（Ｓ３０４；Ｎ）、および省電力復帰であっても着信に起因した復帰でないときは（Ｓ３０５；Ｎ）、着信に一次応答する処理が不要なので、全体制御ＣＰＵ２１からインターフェイス確保を示す応答が到来するのを待ち、確保されたことを確認すると（Ｓ３１２）、待機処理に入るようになっている。
【００５４】
このように、電源がオンになると、不揮発性メモリ３７の記憶内容が自動的にデュアルポートラム４１に取り込まれるので、着信が要因となって省電力モードから復帰した場合には、全体制御ＣＰＵ２１の初期化処理の終了を待つことなく、必要なパラメータをデュアルポートラム４１から取得して着信に一次応答することができる。
【００５５】
以上、本発明の実施の形態を図面によって説明してきたが、具体的な構成は実施の形態に示したものに限られるものではなく、本発明の要旨を逸脱しない範囲における変更や追加があっても本発明に含まれる。
【００５６】
たとえば、ファクシミリ制御ＣＰＵ３１側からもデータをデュアルポートラム４１に書き込めるように構成してもよい。また、全体制御ＣＰＵ２１がデュアルポートラム４１にデータを書き込むと、自動的にメモリ制御回路４２がその内容を不揮発性メモリ３７に書き込むようにしたが、所定の書き込みコマンドを受けたときに不揮発性メモリ３７に書き込むように構成してもよい。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施の形態に係わるＤＰＲＡＭインターフェイス部の構成および周辺回路との接続状態を示すブロック図である。
【図２】本発明の実施の形態に係わる複合機の構成を示すブロック図である。
【図３】電源がオンになったときに自動的に実行されるＤＰＲＡＭインターフェイス部の動作を示す説明図である。
【図４】全体制御ＣＰＵの側からデュアルポートラムへデータを転送する際の動作を示す説明図である。
【図５】ＤＰＲＡＭインターフェイス部のデュアルポートラムに格納されているデータを全体制御ＣＰＵが読み出す際の動作を示す説明図である。
【図６】ＤＰＲＡＭインターフェイス部のデュアルポートラムに格納されているデータをファクシミリ制御ＣＰＵが読み出す際の動作を示す説明図である。
【図７】主電源オンか省電力復帰かにかかわらず、電源がオンになったときに実行される各部の動作を示す流れ図である。
【符号の説明】
【００５８】
１０…複合機
２０…システム制御部
２１…全体制御ＣＰＵ
２２…ＲＯＭ
２３…ＲＡＭ
２４…不揮発性メモリ
２５…ＰＣＩインターフェイス部
２６…ＡＳＩＣ
３０…ファクシミリ制御部
３１…ファクシミリ制御ＣＰＵ
３２…ＲＯＭ
３３…ＲＡＭ
３４…ＣＯＤＥＣ
３５…ＭＯＤＥＭ
３６…ＮＣＵ
３７…不揮発性メモリ
３８…ＰＣＩインターフェイス部
３９…電源モード判定部
４０…ＤＰＲＡＭインターフェイス部
４１…デュアルポートラム
４２…メモリ制御回路
４３…ファクシミリ制御側Ｉ／Ｆ部
４４…全体制御側Ｉ／Ｆ部
５０…電源監視回路
【図１】
2005174156.tif 000003
【図２】
2005174156.tif 000004
【図３】
2005174156.tif 000005
【図４】
2005174156.tif 000006
【図５】
2005174156.tif 000007
【図６】
2005174156.tif 000008
【図７】
2005174156.tif 000009