(57)【要約】【課題】  送信装置のパケット読み出し回路を割算回路を不要とするハードウエアで実現する。【解決手段】  アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、所定値Ａに初期設定されたレジスタＧに最大パケット長Ｌを加える手段と、Ｇの値がＡより最小パケット長以上大きい場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧの値から減算し、さらにＧの値がＡより最小パケット長以上大きい場合にはインターフレームギャップの後またはインターフレームギャップ無しで連続して次のパケットを読み出すことをくり返す手段とを備える。【選択図】  図９
2005311682.tif 000002
【特許請求の範囲】
【請求項１】
パケット加速度またはパケット加速比は、最大パケット長の動作周期以上の長さのクロックで動作するアドレス発生回路により１ずつ増加するアドレス（ＡＮ）で指定され、アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、所定値Ａに初期設定されたレジスタＧに最大パケット長Ｌを加える手段と、
Ｇの値がＡより最小パケット長以上大きい場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧの値から減算し、さらにＧの値がＡより最小パケット長以上大きい場合にはインターフレームギャップの後で連続して次のパケットを読み出すことをくり返す手段と
を備えたことを特徴とするパケット読み出し回路。
【請求項２】
徐々にパケット速度を低減する方法は、最大パケット長の動作周期以上の長さのクロックで動作するアドレス発生回路により１ずつ減少するアドレス（ＡＮ）で指定され、アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の減少とともに１の間隔が徐々に長くなるパケット送出有無信号が「１」である場合には、所定値Ａに初期設定されたレジスタＧに最大パケット長Ｌを加える手段と、
Ｇの値がＡより最小パケット長以上大きい場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧの値から減算し、さらにＧの値がＡより最小パケット長以上大きい場合にはインターフレームギャップの後で連続して次のパケットを読み出すことをくり返す手段と
を備えたことを特徴とするパケット読み出し回路。
【請求項３】
一定パケットレートは、最大パケット長の動作周期以上の長さのクロックで動作するアドレス発生回路が、下限アドレス（ＡＮｄｗ）からそれより所定値上の上限アドレス（ＡＮｕｐ）まで１アドレス毎アドレスを増加し、上限アドレス（ＡＮｕｐ）に到達した場合には、下限アドレス（ＡＮｄｗ）にジャンプして戻り、再度アドレス値を増加するアドレスで指定され、アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、初期値Ａに設定されたレジスタＧに最大パケット長Ｌを加える手段と、
Ｇの値がＡより最小パケット長以上大きい場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧから減算し、さらにＧの値がＡより最小パケット長以上大きい場合には、インターフレームギャップの後で連続して次のパケットを読み出すことをくり返す手段と
を備えたことを特徴とするパケット読み出し回路。
【請求項４】
一定パケットレートは、最大パケット長の動作周期以上の長さのクロックで動作するアドレス発生回路が、下限アドレス（ＡＮｄｗ）からそれより所定値上の上限アドレス（ＡＮｕｐ）まで１アドレス毎増加し、上限アドレス（ＡＮｕｐ）に到達した場合には、下限アドレス（ＡＮｄｗ）まで１アドレス毎減少して戻り、再度アドレス値を増加するアドレスで指定され、アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、初期値Ａに設定されたレジスタＧに最大パケット長Ｌを加える手段と、
Ｇの値がＡより最小パケット長以上大きい場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧの値から減算し、Ｇの値がＡより最小パケット長以上大きい場合には、インターフレームギャップの後で連続して次のパケットを読み出すことをくり返す手段と
を備えたことを特徴とするパケット読み出し回路。
【請求項５】
Ｇの値が所定値（Ａ＋Ｌ＊２程度）を越した場合には、Ｇの値をＡとするとともに、アドレス発生回路の現在アドレスＡＮを所定値分減少するとともにパケット加速度またはパケット加速比にする手段を備えた請求項１または３または４に記載のパケット読み出し回路。
【請求項６】
送信バッファの蓄積パケット量が所定値を越した場合には、送信端末にバックプレッシャー信号またはポーズ信号を送出する手段を備えたことを特徴とする請求項１ないし５のいずれかに記載のパケット読み出し回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＩＰコネクションレス網に用いる可変長パケットの転送方法に関する。本発明は、送受信装置間で送信側のノード、中継ノード、受信側のノードを介しパケットを転送する網輻輳回避技術を用いたパケット転送方法における送信装置での送信バッファからのパケット読み出し回路に関する。
【背景技術】
【０００２】
図１に従来例の構成図を示す。この例は、特許文献１に開示されている。図１において、１は送信側のノード、２は中継ノード、３は受信側のノード、４は送信側の端末装置、５は送信側のＵＰＣ(Usage Parameter Control)等のインタフェース回路、６は送信側のレート制御回路、７はルーチング回路、８は出力バッファ、９は輻輳予測回路、１０は輻輳予測信号挿入回路、１１は受信側のＵＰＣ等のインタフェース回路、１２は受信側の端末装置、１３は受信側のレート制御回路、１４は加入者線（アクセス回線）、１５は中継伝送路である。
【０００３】
送信側のレート制御回路６の構成を図２に示す。図２において、２０はＦＲＭセル折り返し回路、２１はＢＲＭセル受信回路、２２はセル送出制御回路、２３はＦＲＭセル送出回路、２４は送信バッファ、２５はセル組み立て回路、２６は受信バッファ、２７はセル分解回路である。
【０００４】
次に送信側の端末装置４の構成を図３に示す。図３において、各回路は図２と同じである。次に受信側のレート制御回路１３の構成を図４に示す。図４において、各回路は図２と同様である。次に受信側の端末装置１２の構成を図５に示す。図５において、各回路は図２と同じである。
【０００５】
図１は送信側のレート制御回路または送信側の端末装置より受信側のレート制御回路または受信側の端末装置にデータセルを送る片方向通信の場合を示しており、逆方向通信は省略されている。送信側のノード、中継ノード、受信側のノードは経路識別番号（ＶＣＩ）により経路設定する。
【０００６】
図６は、セルフォーマットの一例を示す図である。セルヘッダにはＶＰＩ，ＶＣＩ，ＣＬＰ，ＰＴＩ(Payload Type Identifier)，ＨＥＣの各フィールドが設けられている。ＲＭセルは、セルヘッダのＰＴＩフィールドにおいて１１０のセルで定義されている。ちなみに、ＰＴＩフィールドが０００のセルはユーザ情報セルで、輻輳なしのＡＴＭレイヤユーザ間表示＝０のセルであり、００１のセルはユーザ情報セルで、輻輳なしのＡＴＭレイヤユーザ間表示＝１のセルであり、０１０のセルはユーザ情報セルで、輻輳有りのＡＴＭレイヤユーザ間表示＝０のセルであり、０１１のセルはユーザ情報セルで、輻輳有りのＡＴＭレイヤユーザ間表示＝１のセルである。尚、フォワードＲＭセル（ＦＲＭセル）とバックワードＲＭセル（ＢＲＭセル）の区別は、セルペイロードで行われる。また輻輳表示ビット（ＣＩビット）は、ＲＭセルのペイロードに書き込まれる。データセルはユーザ情報セルである。
【０００７】
送信側のレート制御回路６は、送信端末側から受信したパケットをセル組み立て回路２５においてセルに組み立て、送信バッファ２４に送る。送信バッファ２４に蓄積されたセルはセル送出制御回路２２の制御により読み出される。
【０００８】
送信バッファ２４の出力セルレートはそのセル間隔がＬ／ＡＰＲ，（ＡＣＲ：現在のセルレート、Ｌ：セル長（４２４ｂｉｔ））になるように制御される。セル送出制御回路２２は一定周期ΔＴで制御信号をＦＲＭセル送出回路２３に送り、ＦＲＭセル送出回路２３よりセルレート増加有無信号Ｕを含むＦＲＭセルを送出させる。セル送出制御回路２２が送信バッファ２４より読み出すセルレートＡＣＲ（ｂｉｔ／ｓｅｃ）は、ＢＲＭセル受信回路２１が輻輳予測信号を含まない（ＣＩ＝０）ＢＲＭセルを受信した場合は、次式で示されるように増加される。
ＡＣＲ＝ＡＣＲ＋ΔＶ
ＡＣＲ＝Ｍｉｎ（ＡＣＲ，ＰＣＲ）                                  …（１）
ＡＣＲ：現在のセルレート（ｂｉｔ／ｓｅｃ）
ΔＶ：最大セルレート増加量（ｂｉｔ／ｓｅｃ）
ＰＣＲ：ピークセルレート（ｂｉｔ／ｓｅｃ）
Ｍｉｎ（Ａ，Ｂ）：ＡとＢの内小さい方をとる
【０００９】
セル送出制御回路２２の制御に従って、セルレート増加が式（１）のように行われるので、送信バッファ２４から送出されるデータセルのセルレートＹは次式に示される。
Ｙ＝α＊Ｔ                                                    …（２）
α＝ΔＶ／ΔＴ                                                …（３）
Ｙ：送出セルレート（ｂｉｔ／ｓｅｃ）
ΔＶ：最大セルレート増加量（ｂｉｔ／ｓｅｃ）
ΔＴ：一定時間（ＦＲＭセルの周期）
α：セル加速度（ｂｉｔ／ｓｅｃ2）
Ｔ：入力を経過時間とし、出力をセルレートとする仮想ルックアップテーブル上の経過時間（ｓｅｃ）
【００１０】
セルレート増加中のセルレートを式（２）、（３）のように表わすことができるので、送信側のレート制御回路６からの送出セルはセル加速度（単位時間当たりのセルレート増加率）制限に従っている。また、送信側の端末装置４のセル送出制御回路２２も送信側のレート制御回路６と同様に動作するので、送出セルはセル加速度制限に従っている。従って、全ての送信側のレート制御回路６および送信側の端末装置４のセル加速度の上限αが等しくなるので、送信側のノード１、中継ノード２の輻輳予測回路９は輻輳予測が可能となる。
【００１１】
また、現在のセルレートＡＣＲは、ＢＲＭセル受信回路２１が輻輳予測信号を含む（ＣＩ＝１）ＢＲＭセルを受信した場合、ピークレートにある場合は、ピークレートを維持するが、ピークレートでない場合は、一定時間内のランダム時間セル送出を停止し、再度最低レートからセル送出開始する。
【００１２】
セル送出制御回路２２は送信側のレート制御回路６または送信側の端末装置４からのデータセル送出開始時には、現在のセルレートＡＣＲをＩＣＲ（初レート）に設定する。またＩＣＲはＭＣＲ（最小セルレート）にする。ＭＣＲ，ＰＣＲは送信側のレート制御回路６または送信側の端末装置４によって異なってもよいが、ΔＶ、ΔＴは全ての送信側のレート制御回路６または送信側の端末装置４で同一にする必要がある。以上述べた送信側のレート制御回路６または送信側の端末装置４の動作フローを図７に示す。
【００１３】
セル送出制御回路２２を含む送信側のレート制御回路６または送信側の端末装置４の動作を図７のフローを用いて説明する。まず、現在のセルレートＡＣＲをＭＣＲに設定し、セルレート増加有無信号Ｕを１（増加有り）とする（３０）。次に送信バッファ２４に送出すべきデータセルが有るか調べ（３１）、もし無ければＡＣＲ＝ＡＣＲーΔＶ’（ΔＶ’：所定値）、ＡＣＲ＝Ｍａｘ（ＡＣＲ，ＭＣＲ），（Ｍａｘ：大きい方をとる）とし（３３）、３４に遷移する。
【００１４】
一方、送出すべきデータセルが有る場合には（３１）、Ｌ／ＡＣＲのセル間隔でデータセルを送出し（３２）、一定周期ΔＴでセルレート増加有無信号Ｕを含むＦＲＭセルを送出する（３４）。途中でＣＩ＝０（輻輳予測無し）のＢＲＭセルを受信したら（３５）、ＡＣＲ＝ＰＣＲであるか判断し（３６）、ＡＣＲ＝ＰＣＲである場合には、Ｕ＝０とし（３７）、３１に遷移する。一方、ＡＣＲ＝ＰＣＲでない場合には、ＡＣＲをＡＣＲ＋ΔＶに変更し、さらにＡＣＲとＰＣＲの内小さい方をＡＣＲとし（３８）、Ｕ＝１とし（３９）、３１に遷移する。またＣＩ＝１（輻輳予測有り）のＢＲＭセルを受信したら（４０）、ＡＣＲ＝ＰＣＲであるか判断し（４１）、ＡＣＲ＝ＰＣＲである場合には、ＡＣＲ＝ＡＣＲとし（４２）、Ｕ＝０とし（４３）、３１に遷移する。ＡＣＲ＝ＰＣＲでない場合には、セル送出を停止し（４４）、一定時間以下のランダム時間待ち（４５）、ＡＣＲ＝ＭＣＲとし（４６）、３１に遷移する。
【００１５】
図７では、ＣＩ＝１のＢＲＭセルを受信した場合には、ＰＣＲでなければ、ランダム時間セル送出を停止する例を示したが、現在レートを維持するように構成してもよい。
【００１６】
送信側の端末装置４の送信バッファ２４より読み出されたデータセルとＦＲＭセル送出回路２３より送出されたＦＲＭセルは加入者線（アクセス回線）１４を介して送信側のノード１のインタフェース回路５に送られる。インタフェース回路５に到着したセルは順方向のルーチング回路７に送られる。
【００１７】
一方、送信側のレート制御回路６の送信バッファ２４より読み出されたデータセルとＦＲＭセル送出回路２３より送出されたＦＲＭセルは送信側のノード１の順方向のルーチング回路７に送られる。ルーチング回路７に到着したセルは順方向の出力バッファ８に振り分けられる。
【００１８】
送信側のノード１では、順方向の出力バッファ出力のセルレートより、輻輳予測回路９により出力伝送路の輻輳予測を次式により行う。
ＶΣ＋Ｎ＊α＊ｔ／Ｊ＞Ｖｍａｘ                                  …（４）
α＝ΔＶ／ΔＴ
α：加速度（ｂｉｔ／ｓｅｃ2）
ＶΣ：現在の順方向の出力バッファの使用率と読み出しレートの積または出力バッファ出力の合計セルレート（ｂｉｔ／ｓｅｃ）
Ｎ：Ｊ＊ΔＴ時間内に順方向の出力バッファ出力を流れるセルレート増加有り信号（Ｕ＝１）を含むＦＲＭセルの数
Ｖｍａｘ：出力伝送路の許容セルレート
ΔＶ：送信端末装置または送信レート制御回路の最大セルレート増加量（ｂｉｔ／ｓｅｃ）
ΔＴ：一定時間（ＦＲＭセルの周期）
Ｊ：定数
ｔ：輻輳予測時間（送信端末装置と最遠端受信端末装置との往復遅延時間）（ｓｅｃ）
【００１９】
式（４）を満たす時輻輳予測回路９は輻輳予測有り（輻輳の前兆有り）と判断する。出力バッファ８からのセル読み出しは伝送路速度で、出力バッファの蓄積セルがなくなるまで連続して行う。
【００２０】
輻輳予測回路９は輻輳予測有りと判断した場合には、輻輳予測信号挿入回路１０において順方向出力バッファ出力を流れるＦＲＭセルのペイロードのＣＩビットを１に設定する。
【００２１】
図８に送信側のノード１の輻輳回避動作を示す。まず、輻輳予測回路９において、順方向の出力バッファ出力の現在の合計セルレートＶΣを測定する（５０）。この測定は観測時間をウィンド幅とするスライディングウィンドウにより行うことができる。次にＪ＊ΔＴ時間内に順方向の出力バッファ出力を流れるセルレート増加有り信号（Ｕ＝１）を含むＦＲＭセルの数Ｎを測定する（５１）。次にＶΣ＋Ｎ＊α＊ｔ／Ｊ＞Ｖｍａｘ、α＝ΔＶ／ΔＴにより輻輳の前兆の有無を判断する（５２）。輻輳の前兆有りと判断すると（５３）、輻輳予測信号挿入回路１０において一定時間順方向出力バッファ出力を流れるＦＲＭセルに輻輳予測信号を挿入する（５４）。もし輻輳の前兆無しと判断すれば（５５）なにもしない。
【００２２】
送信側のノード１の順方向の出力バッファ８より送出されたセルは中継伝送路１５を介して中継ノード２の順方向のルーチング回路７に到達する。ルーチング回路７に到着したセルは順方向の出力バッファ８に振り分けられる。輻輳予測回路９は順方向の出力バッファ出力のセルレートより輻輳予測を行う。中継ノード２の輻輳予測回路９および輻輳予測信号挿入回路１０の動作は送信側のノード１の動作（図８）と同じなので説明を省略する。
【００２３】
中継ノード２の順方向の出力バッファ８より送出されたセルは受信側のノード３の順方向のルーチング回路７に到達する。ルーチング回路７に到着したセルは順方向の出力バッファ８に振り分けられる。輻輳予測回路９は順方向の出力バッファ出力のセルレートより輻輳予測を行う。受信側のノード３の輻輳予測回路９および輻輳予測信号挿入回路１０の動作は送信側のノード１の動作（図８）と同じなので説明を省略する。
【００２４】
出力バッファ８から送出されたセルは受信側のレート制御回路１３または受信側のインタフェース回路１１に到達する。
【００２５】
受信側のインタフェース回路１１に到着したセルは受信側の端末装置１２に送られる。受信側のレート制御回路１３または受信側の端末装置１２に到達したセルの内、ＦＲＭセルはＦＲＭセル折り返し回路２０でＢＲＭセルに変換後折り返される。一方、受信側のレート制御回路１３の場合、データセルはパケットに変換後受信端末側に送られる。
【特許文献１】特開２００３−０４６５４４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２６】
従来例のセル送出制御回路（パケット読み出し回路）は、図７に示されているように、ソフトウエアで実現されていた。これを可変長のパケットに適用することも可能であるが、ソフトウエアで実現するため、Ｌ／ＡＰＲ（Ｌ：可変パケット長、ＡＰＲ：現在のパケット速度）のパケット送出間隔を算出するのに、割算回路を必要とする。このため、レート制御する高速のパケット読み出し回路は実現できない欠点がある。
【００２７】
本発明の課題は、上記欠点を解決し、送信装置のパケット読み出し回路を割算回路を不要とするハードウエアで実現することにある。
【課題を解決するための手段】
【００２８】
本発明は、パケット加速度またはパケット加速比は、最大パケット長の動作周期以上の長さのクロックで動作するアドレス発生回路により１ずつ増加するアドレス（ＡＮ）で指定され、アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、所定値Ａに初期設定されたレジスタＧに最大パケット長Ｌを加える手段と、Ｇの値がＡより最小パケット長以上大きい場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧの値から減算し、さらにＧの値がＡより最小パケット長以上大きい場合にはインターフレームギャップの後で連続して次のパケットを読み出すことをくり返す手段とを備えたことを特徴とするパケット読み出し回路である。
【００２９】
このときに、Ｇの値が所定値（Ａ＋Ｌ＊２程度）を越した場合には、Ｇの値をＡとするとともに、アドレス発生回路の現在アドレスＡＮを所定値分減少するとともにパケット加速度またはパケット加速比にする手段を備えることができる。また、送信バッファの蓄積パケット量が所定値を越した場合には、送信端末にバックプレッシャー信号またはポーズ信号を送出する手段を備えることができる。
【００３０】
あるいは、本発明は、徐々にパケット速度を低減する方法は、最大パケット長の動作周期以上の長さのクロックで動作するアドレス発生回路により１ずつ減少するアドレス（ＡＮ）で指定され、アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の減少とともに１の間隔が徐々に長くなるパケット送出有無信号が「１」である場合には、所定値Ａに初期設定されたレジスタＧに最大パケット長Ｌを加える手段と、Ｇの値がＡより最小パケット長以上大きい場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧの値から減算し、さらにＧの値がＡより最小パケット長以上大きい場合にはインターフレームギャップの後で連続して次のパケットを読み出すことをくり返す手段とを備えたことを特徴とするパケット読み出し回路である。
【００３１】
このときに、送信バッファの蓄積パケット量が所定値を越した場合には、送信端末にバックプレッシャー信号またはポーズ信号を送出する手段を備えることができる。
【００３２】
あるいは、本発明は、一定パケットレートは、最大パケット長の動作周期以上の長さのクロックで動作するアドレス発生回路が、下限アドレス（ＡＮｄｗ）からそれより所定値上の上限アドレス（ＡＮｕｐ）まで１アドレス毎アドレスを増加し、上限アドレス（ＡＮｕｐ）に到達した場合には、下限アドレス（ＡＮｄｗ）にジャンプして戻り、再度アドレス値を増加するアドレスで指定され、アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、初期値Ａに設定されたレジスタＧに最大パケット長Ｌを加える手段と、Ｇの値がＡより最小パケット長以上大きい場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧから減算し、さらにＧの値がＡより最小パケット長以上大きい場合には、インターフレームギャップの後で連続して次のパケットを読み出すことをくり返す手段とを備えたことを特徴とするパケット読み出し回路である。
【００３３】
このときに、Ｇの値が所定値（Ａ＋Ｌ＊２程度）を越した場合には、Ｇの値をＡとするとともに、アドレス発生回路の現在アドレスＡＮを所定値分減少するとともにパケット加速度またはパケット加速比にする手段を備えることができる。また、送信バッファの蓄積パケット量が所定値を越した場合には、送信端末にバックプレッシャー信号またはポーズ信号を送出する手段を備えることができる。
【００３４】
あるいは、本発明は、一定パケットレートは、最大パケット長の動作周期以上の長さのクロックで動作するアドレス発生回路が、下限アドレス（ＡＮｄｗ）からそれより所定値上の上限アドレス（ＡＮｕｐ）まで１アドレス毎増加し、上限アドレス（ＡＮｕｐ）に到達した場合には、下限アドレス（ＡＮｄｗ）まで１アドレス毎減少して戻り、再度アドレス値を増加するアドレスで指定され、アドレス毎にパケットの送出有無を１／０で指定するパケット送出間隔時間テーブルから読み出されたアドレス（ＡＮ）の増加とともに１の間隔が徐々に短くなるパケット送出有無信号が「１」である場合には、初期値Ａに設定されたレジスタＧに最大パケット長Ｌを加える手段と、Ｇの値がＡより最小パケット長以上大きい場合には、送信バッファより一つのパケットを読み出し、そのパケット長Ｌ１をＧの値から減算し、Ｇの値がＡより最小パケット長以上大きい場合には、インターフレームギャップの後で連続して次のパケットを読み出すことをくり返す手段とを備えたことを特徴とするパケット読み出し回路である。
【００３５】
このときに、Ｇの値が所定値（Ａ＋Ｌ＊２程度）を越した場合には、Ｇの値をＡとするとともに、アドレス発生回路の現在アドレスＡＮを所定値分減少するとともにパケット加速度またはパケット加速比にする手段を備えることができる。
【００３６】
また、送信バッファの蓄積パケット量が所定値を越した場合には、送信端末にバックプレッシャー信号またはポーズ信号を送出する手段を備えることができる。
【００３７】
従って、送信装置のパケット読み出し回路を割算回路を必要としないハードウエアで実現できる。このため、高速領域に適用できる利点がある。
【発明の効果】
【００３８】
本発明によれば、送信装置のパケット読み出し回路を割算回路を必要としないハードウエアで実現できる。このため、高速領域に適用できる利点がある。
【発明を実施するための最良の形態】
【００３９】
本発明実施例を用いる網の全体図を図９を用いて説明する。図９において、６０は送信側のノード、６１は中継ノード、６２は受信側のノード、６３は送信側の端末装置（またはＯＮＵ，またはハブ、またはゲートウェイ）、６４は送信側のインタフェース回路、６５は送信側のレート制御回路、６６はスイッチまたはルーチング回路、６７は出力バッファ、６８は輻輳予測回路、６９は輻輳予測信号挿入回路、７１は受信側のインタフェース回路、７２は受信側の端末装置、７３は受信側のレート制御回路、７４は加入者線（アクセス回線）、７５は伝送路である。
【００４０】
送信側の端末装置６３の構成を図１０に示す。図１０において、８０はＦＲＭパケット折り返し回路、８１はＢＲＭパケット受信回路、８２はパケット読み出し回路、８３はＦＲＭパケット送出回路、８４はパケット送信バッファ、８５はパケット組み立て回路、８６はパケット受信バッファ、８７はパケット分解回路である。
【００４１】
次に送信側のレート制御回路６５の構成を図１１に示す。図１１において、パケット組み立て回路８５、パケット分解回路８７が無い点を除いて、各回路は図１０と同じである。図９、図１０、図１１において、パケット読み出し回路以外の回路は、セルがパケットに変更された点を除いて動作は図１の従来例と同じである。
【００４２】
図９は送信側の端末装置またはレート制御回路より受信側の端末装置またはレート制御回路にデータパケットを送る片方向通信の場合を示している。送信側の端末装置６３、送信側のレート制御回路６５は送信装置を構成する。
【００４３】
パケット読み出し回路８２のブロック構成を図１２に示す。図１２は、メモリ構成のパケット送出間隔時間テーブルを用いることを前提としている。そのパケット送出間隔時間テーブルの構成を図１３、図１４に示す。
【００４４】
図１２において、送信バッファ８４は、入力パケット１００を一時蓄積し、蓄積パケットが有る場合には、パケット蓄積信号１０２を出力し、パケット読み出し信号１１１に応じて蓄積したパケットを出力パケット１０１として送出する。送信バッファ８４は送出すべきパケットが無くなったときにエンプティー信号１０３をアドレス発生回路１０５および加減算回路１１０に出力する。アドレス発生回路１０５は、パケットクロック（最大パケット長以上の長さのパケットの動作周期で動作するクロック）１０４に同期して、出力するアドレス値をパケット周期で１ずつ増加させる回路であり、パケット蓄積信号１０２が与えられると、初期値１から順次増加する読み出しアドレス１０６をパケット送出間隔時間テーブル１０９に与える。
【００４５】
パケット送出間隔時間テーブル１０９には、各アドレス対応にパケット送出有無を示すビット情報が書き込まれており、読み出しアドレス１０６に対応するビット情報をパケット送出有無信号１０８として出力する。なお、パケット送出有を示すビット情報の間隔はパケット送出間隔にほぼ対応しており、それが徐々に短くなるようにパケット送出有無を示す各ビット情報が配列される。その構成例を図１３、図１４に示す。パケット送出間隔時間テーブル１０９を変更するだけで、パケット読み出し回路８２はパケット加速度にもパケット加速比にも対応できる。これらのテーブルの作成方法は後で示す。
【００４６】
加減算回路１１０は、パケット送出有無信号１０８が「１」（送出有り）の場合には、初期値Ａに設定されたレジスタＧに最大パケット長Ｌを加算し、送信バッファ８４より読み出されたパケットのパケット長Ｌ１をＧの値から減算する。Ｇの値がＡよりＧ１（最小パケット長）以上大きい場合には、インターフレームギャップの後またはインターフレームギャップを含まずに次のパケットを読み出すように、パケット読み出し信号１１１を送信バッファ８４に与える。送信バッファ８４よりエンプティー信号１０３が与えられた場合には、パケット読み出し信号１１１は与えない。送信バッファ８４に送出すべきパケットが無くなったことにより、Ｇの値が所定値Ｇ０を越す場合には、その旨を示す信号１０７によりアドレス発生回路１０５の現在のアドレス値ＡＮを所定値減少し、Ｇの値をＡにする。
【００４７】
アドレス発生回路１０５は、ＢＲＭパケット受信回路８１より、輻輳予測有信号（ＣＩ＝１）１１３または輻輳予測無信号（ＣＩ＝０）１１４を受信する。また、アドレス発生回路１０５は、ＦＲＭパケット送出回路８３にパケット速度増加有無信号Ｕを含むＦＲＭパケット送出指示信号１１２を送出する。アドレス発生回路１０５は、輻輳予測無信号（ＣＩ＝０）１１４を受信した場合には、パケットレート増加モード（ｍｏｄｅ＝１）を維持し、輻輳予測有信号（ＣＩ＝１）１１３を受信した場合には、パケットレート一定モード（ｍｏｄｅ＝２）を維持する。
【００４８】
パケットレート一定モードは、現在の読み出しアドレスを上限アドレスとし、そのアドレスから一定数減少したアドレスを下限アドレスとし、下限アドレスから上限アドレスまで１アドレス毎インクリメントし、上限アドレスから下限アドレスにジャンプして戻ることをくり返すことにより実現する（請求項３）。この方法はパケット送信バッファからの送出レートがわずか波を打つが平均レートは一定である。しかしこの場合、前記上限アドレスのレートから平均レートが下がる。
【００４９】
これを補正するためには、現在の読み出しアドレスに一定数加算したアドレスを上限アドレスとし、そのアドレスから一定数減少したアドレスを下限アドレスとし、下限アドレスから上限アドレスまで１アドレス毎インクリメントし、上限アドレスから下限アドレスにジャンプして戻ることをくり返すことにより実現すればよい。
【００５０】
または、現在の読み出しアドレスに一定数加算したアドレスまで１アドレス毎インクリメントし、そのアドレスを上限アドレスとし、そのアドレスから一定数減少したアドレスを下限アドレスとし、下限アドレスから上限アドレスまで１アドレス毎インクリメントし、上限アドレスから下限アドレスに１アドレス毎デクリメントして戻ることをくり返すことにより実現すればよい（請求項４）。
【００５１】
次に、パケット送出間隔時間テーブル１０９（パケット加速度）の作成方法について説明する。例えば、伝送速度Ｖ（ｂｉｔ／ｓｅｃ）の伝送路に対して、パケット送出開始からの経過時間ｔ（ｓｅｃ）、加速度α（ｂｉｔ／ｓｅｃ２）、初速度Ａ（ｂｉｔ／ｓｅｃ）としたときに、パケット速度が関数α＊ｔ（ｂｉｔ／ｓｅｃ）に従って増加するものとする。１パケット時間（最大パケット長のパケットの動作時間）をＴ０、現在のパケット送出間隔をＰｉ（整数）、その送出開始時における経過時間ｔｉ＝ｔ−ｔ０、（ｔ＝ｔ０＋（Ｐ１＋Ｐ２＋Ｐ３＋…＋Ｐ（ｉ−１））＊Ｔ０）、アドレス番号ＡＮ＝Ｐ１＋Ｐ２＋Ｐ３＋…＋Ｐ（ｉ−１）、パケット送出間隔誤差をＥｉ（｜Ｅｉ｜＜１）、とすると、次のパケット間隔Ｐ（ｉ＋１）（整数）は、
Ｖ／（α＊（ｔ＋Ｐｉ＊Ｔ０）＋Ｅｉ
の小数点以下を切り捨て、または切り上げすることにより与えられる。また、そのときのパケット送出間隔誤差Ｅ（ｉ＋１）は、
（Ｖ／（α＊（ｔ＋Ｐｉ＊Ｔ０）＋Ｅｉ）−Ｐ（ｉ＋１）
によって与えられる。このようにして、次々にパケット送出間隔を求めることにより、図１３に示すパケット送出間隔時間テーブル１０９（パケット加速度）を作成することができる。なお、パケット送出間隔の算出に当たって、その前のパケット送出間隔誤差を加味して誤差補正を行うことにより、特に高速パケット速度領域において、平均パケット速度を時間経過とともに滑らかに上昇させることができる。
【００５２】
次に、パケット送出間隔時間テーブル１０９（パケット加速比）の作成方法について説明する。例えば、伝送速度Ｖ（ｂｉｔ／ｓｅｃ）の出力伝送路に対して、パケット送出開始からの経過時間ｔ（ｓｅｃ）、加速比係数β（１／ｓｅｃ）、初速度Ａとしたときに、パケット速度が関数Ａ＊ｅｘｐ（β＊ｔ）（ｂｉｔ／ｓｅｃ）に従って増加するものとする。１パケット時間（最大パケット長のパケットの動作時間）をＴ０、現在のパケット送出間隔をＰｉ（整数）、その送出開始時における経過時間ｔｉ（＝（Ｐ１＋Ｐ２＋Ｐ３＋…＋Ｐ（ｉ−１））＊Ｔ０）、アドレス番号ＡＮ＝Ｐ１＋Ｐ２＋Ｐ３＋…＋Ｐ（ｉ−１）、パケット送出間隔誤差をＥｉ（｜Ｅｉ｜＜１）、とすると、次のパケット間隔Ｐ（ｉ＋１）（整数）は、
Ｖ／（Ａ＊ｅｘｐ（β＊（ｔｉ＋Ｐｉ＊Ｔ０）））＋Ｅｉ
の小数点以下を切り捨て、または切り上げすることにより与えられる。また、そのときのパケット送出間隔誤差Ｅ（ｉ＋１）は、
（Ｖ／（Ａ＊ｅｘｐ（β＊（ｔｉ＋Ｐｉ＊Ｔ０））＋Ｅｉ）−Ｐ（ｉ＋１）
によって与えられる。
【００５３】
このようにして、次々にパケット送出間隔を求めることにより、図１４に示すパケット送出間隔時間テーブル１０９（パケット加速比）を作成することができる。なお、パケット送出間隔の算出に当たって、その前のパケット送出間隔誤差を加味して誤差補正を行うことにより、特に高速パケット速度領域において、平均パケット速度を時間経過とともに滑らかに上昇させることができる。
【００５４】
次にパケット読み出し回路８２を含む送信側の端末装置６３または送信側のレート制御回路６５の動作の１例を図１２を参照しながら図１５、図１６、図１７のフローを用いて説明する（請求項１、３、５）。まず、パケット速度増加有無信号Ｕを増加有り（Ｕ＝１）とし、アドレス発生回路１０５の発生アドレスＡＮを０とし、ｍｏｄｅ＝１（パケットレート増加モード）に設定し、パケットレート増加モード２（レート一定モード）の上限アドレスＡＮｕｐをΔＮ（所定整数値）とし、パケットレート増加モード２（レート一定モード）の下限アドレスＡＮｄｗを１とし、経過時間とともにタイマー値が増加するＴｉｍｅｒの値を０とし、経過時間とともにタイマー値が減少するＴｉｍｅｒ２の値を０とし、レジスタＧの値をＡにし、カウンタＴの値をＴ００（ＦＲＭパケットの周期）にする（２００）。次にＴ＝Ｔ＋１とし（２０１）、読み出しアドレス１０６をＡＮ＝ＡＮ＋１により１増加し（２０２）、ＡＮ＞ＡＮｐｐｒ＋ΔＮ（ＡＮｐｐｒ：ピークパケットレートに対応するアドレス）か判断し（２０３）、ＡＮ＞ＡＮｐｐｒ＋ΔＮであればＡＮ＝ＡＮｐｐｒとする（２０４）。ＡＮ＞ＡＮｐｐｒ＋ΔＮでなければ２０５に遷移する。
【００５５】
次にｍｏｄｅ＝１か判断し（２０５）、モード１でない、すなわちモード２ならば、ＡＮ＞ＡＮｕｐか判断し（２０６）、ＡＮ＞ＡＮｕｐならばＡＮ＝ＡＮｄｗとし（２０７）、２０８に遷移する。
【００５６】
次に、パケット送出間隔時間テーブル１０９の読み出しアドレスＡＮ（１０６）に対応するパケット送出有無信号１０８を読み出す（２０８）。次にパケット送出有無信号１０８が１であるか判断し（２０９）、１であることを示す場合には、レジスタＧに最大パケット長Ｌを加える（２１０）。次にＧ＞Ｇ０（Ｇ０：所定値（Ａ＋２Ｌ程度））か判断し（２１１）、Ｇ＞Ｇ０の場合には、ＡＮ＝ＡＮ−ΔＮ’（ΔＮ’：所定値）とし（２１２）、ＡＮと１の内大きい方をＡＮとし（２１３）、ｍｏｄｅ＝１、Ｇ＝Ａとし（２１４）、２１８に遷移する。
【００５７】
パケット送出有無信号１０８が１で無い場合は（２０９）、Ｔ≧Ｔ００か判断し（２１５）、Ｔ≧Ｔ００の場合は、パケット速度増加有無信号Ｕを含むＦＲＭパケットを送出し（２１６）、Ｔ＝０とし（２１７）、２１８に遷移する。
【００５８】
次にＣＩ＝０（輻輳予測無し）のＢＲＭパケットを受信したか判断し（２１８）、受信した場合は、ＡＮ≧ＡＮｐｐｒか判断し（２１９）、ＡＮがＡＮｐｐｒ以上ならばＵ＝０とし（２４１）、２０１に遷移する。一方、ＡＮがＡＮｐｐｒ以上でない場合は、Ｔｉｍｅｒ２＞０か判断し（２２０）、Ｔｉｍｅｒ２＞０の場合は、Ｕ＝０とし（２２３）、２０１に遷移する。Ｔｉｍｅｒ２＞０でない場合は、ｍｏｄｅ＝１とし（２２１）、Ｕ＝１として（２２２）、２０１に遷移する。
【００５９】
次に、ＣＩ＝１（輻輳予測有り）のＢＲＭパケットを受信した場合は（２２４）、Ｔｉｍｅｒ２＞０か判断し（２２５）、Ｔｉｍｅｒ２＞０の場合は、Ｕ＝０とし（２２６）、２０１に遷移する。Ｔｉｍｅｒ２＞０でない場合は、ＡＮ≧ＡＮｐｐｒか判断し（２２７）、ＡＮ≧ＡＮｐｐｒの場合はＵ＝０として（２２８）、２０１に遷移する。一方、ＡＮ≧ＡＮｐｐｒでない場合は、ｍｏｄｅ＝２か判断し（２２９）、ｍｏｄｅ＝２の場合は、Ｕ＝１として（２３０）、２０１に遷移する。一方、ｍｏｄｅ＝２でない場合は、ｍｏｄｅ＝２とし（２３１）、ＡＮｕｐ＝ＡＮ＋ΔＮ、ＡＮｄｗ＝ＡＮとし（２３２）、Ｕ＝１として（２３３）、２０１に遷移する。
【００６０】
次にＴｉｍｅｒ＞Ｔ０（Ｔ０：所定値）か判断し（２３４）、Ｔｉｍｅｒ＞Ｔ０の場合は、Ｔｉｍｅｒ＝０とし（２３５）、ＡＮ≧ＡＮｐｐｒか判断し（２３６）、ＡＮ≧ＡＮｐｐｒの場合はＵ＝０として（２３７）、２０１に遷移する。一方、ＡＮ≧ＡＮｐｐｒでない場合は、ｍｏｄｅ＝２、ＡＮｕｐ＝１＋ΔＮ、ＡＮｄｗ＝１とし（２３８）、Ｔｉｍｅｒ２＝Ｔ１（Ｔ１：所定値）とし（２３９）、Ｕ＝０として（２４０）、２０１に遷移する。
【００６１】
次にレジスタＧの値がＡ＋Ｌ０（Ｌ０：所定値（例：最小パケット長））より大きいか判断し（２４１）、大きい場合には、送信バッファ８４に送出すべきパケットがあるか判断し（２４２）、有る場合には、送信バッファより一つのパケットを読み出す（２４３）。次にそのパケットに含まれるパケット長Ｌ１を読み出す（２４４）。次にＧ＝ＧーＬ１とし（２４５）、インターフレームギャップ時間待ち（２４６）、２４１に遷移する。
【００６２】
なお、図１６では、Ｔｉｍｅｒ２に所定値Ｔ１を設定する例を示したが、一定時間内のランダム値Ｔ１を設定してもよい。また、図１５、図１６では、一定パケットレート（ｍｏｄｅ＝２）を得るために、上限アドレスＡＮｕｐに到達した場合は、下限アドレスＡＮｄｗまでジャンプして戻る例を示したが、１アドレス毎にデクリメントして下限アドレスＡＮｄｗまで戻ってもよい（請求項４）。また、一定パケットレート（ｍｏｄｅ＝２）で、Ｇが所定値Ｇ０を越した場合には、上限アドレスＡＮｕｐおよび下限アドレスＡＮｄｗおよび現在アドレスＡＮを所定値減少し、Ｇを初期値Ａとしてもよい。また、図１６では、２３８で最低レートまで、ジャンプして戻る例を示したが、現在アドレスＡＮをパケットクロックで１ずつ減少させて最低レートまで戻ってもよい（請求項２）。また、送信バッファ８４の蓄積パケットが所定値を越す場合には、バックプレッシャー信号またはポーズ信号を送信端末に送出してもよい（請求項６）。
【産業上の利用可能性】
【００６３】
本発明によれば、送信装置のパケット読み出し回路を割算回路を不要とするハードウエアで実現することができ、また、網内ノードの出力バッファからのパケット読み出しをハードウエアでパケット加速度またはパケット加速比で行う技術を提供することができるため、パケットを高速転送すると共に、効率の良いパケット転送制御を行うことができるＩＰネットワークの構築に寄与することができる。
【図面の簡単な説明】
【００６４】
【図１】従来例の構成図。
【図２】従来の送信側のレート制御回路の構成図。
【図３】従来の送信側の端末装置の構成図。
【図４】従来の受信側のレート制御回路の構成図。
【図５】従来の受信側の端末装置の構成図。
【図６】セルフォーマットの一例を示す図。
【図７】従来の送信側のレート制御回路または送信側の端末装置の動作フローを示す図。
【図８】送信側のノードの輻輳回避動作フローを示す図。
【図９】本実施例を用いる網の全体図。
【図１０】本実施例の送信側の端末装置の構成図。
【図１１】本実施例の送信側のレート制御回路の構成図。
【図１２】本実施例のパケット読み出し回路のブロック構成図。
【図１３】本実施例のパケット送出間隔時間テーブルの構成図。
【図１４】本実施例のパケット送出間隔時間テーブルの構成図。
【図１５】本実施例のパケット送出間隔時間テーブルの構成図。
【図１６】本実施例のパケット読み出し回路を含む送信側の端末装置または送信側のレート制御回路の動作フローを示す図。
【図１７】本実施例のパケット読み出し回路を含む送信側の端末装置または送信側のレート制御回路の動作フローを示す図。
【符号の説明】
【００６５】
１  送信側のノード
２  中継ノード
３  受信側のノード
４  送信側の端末装置
５  送信側のＵＰＣ(Usage Parameter Control)等のインタフェース回路
６  送信側のレート制御回路
７  ルーチング回路
８  出力バッファ
９  輻輳予測回路
１０  輻輳予測信号挿入回路
１１  受信側のＵＰＣ等のインタフェース回路
１２  受信側の端末装置
１３  受信側のレート制御回路
１４  加入者線（アクセス回線）
１５  中継伝送路
２０  ＦＲＭセル折り返し回路
２１  ＢＲＭセル受信回路
２２  セル送出制御回路
２３  ＦＲＭセル送出回路
２４  送信バッファ
２５  セル組み立て回路
２６  受信バッファ
２７  セル分解回路
６０  送信側のノード
６１  中継ノード
６２  受信側のノード
６３  送信側の端末装置（またはＯＮＵ、またはハブ、またはゲートウェイ）
６４  送信側のインタフェース回路
６５  送信側のレート制御回路
６６  スイッチまたはルーチング回路
６７  出力バッファ
６８  輻輳予測回路
６９  輻輳予測信号挿入回路
７１  受信側のインタフェース回路
７２  受信側の端末装置
７３  受信側のレート制御回路
７４  加入者線（アクセス回線）
７５  伝送路
８０  ＦＲＭパケット折り返し回路
８１  ＢＲＭパケット受信回路
８２  パケット読み出し回路
８３  ＦＲＭパケット送出回路
８４  送信バッファ
８５  パケット組み立て回路
８６  受信バッファ
８７  パケット分解回路
１００  入力パケット
１０１  出力パケット
１０２  パケット蓄積信号
１０３  エンプティー信号
１０４  パケットクロック
１０５  アドレス発生回路
１０６  読み出しアドレス
１０７  信号
１０８  パケット送出有無信号
１０９  パケット送出間隔時間テーブル
１１０  加減算回路
１１１  パケット読み出し信号
１１２  ＦＲＭパケット送出指示信号
１１３  輻輳予測有信号（ＣＩ＝１）
１１４  輻輳予測無信号（ＣＩ＝１）
【図１】
2005311682.tif 000003
【図２】
2005311682.tif 000004
【図３】
2005311682.tif 000005
【図４】
2005311682.tif 000006
【図５】
2005311682.tif 000007
【図６】
2005311682.tif 000008
【図７】
2005311682.tif 000009
【図８】
2005311682.tif 000010
【図９】
2005311682.tif 000011
【図１０】
2005311682.tif 000012
【図１１】
2005311682.tif 000013
【図１２】
2005311682.tif 000014
【図１３】
2005311682.tif 000015
【図１４】
2005311682.tif 000016
【図１５】
2005311682.tif 000017
【図１６】
2005311682.tif 000018
【図１７】
2005311682.tif 000019