(57)【要約】【課題】  ＧＭＳＫモードとＥＤＧＥモードのような２つのモードを有し、各モードで高周波電力増幅回路の増幅素子の制御端子に印加されるバイアス電圧を切り替えて、速やかに一方のモードから他方のモードへ移行して送信を行なう無線通信システムにおいて、バイアス電圧を切り替える際に発生するスプリアスを低減させることができるバイアス制御技術を提供する。【解決手段】  出力パワーレベルが異なるような２以上のモードを有し、いずれかのモードから他のモードへ移行する際に高周波電力増幅回路（２１０）の増幅素子（２１１〜２１３）の制御端子に印加されるバイアス電圧を切り替える無線通信システムにおいて、切替え時のバイアス電圧の変化速度を緩やかにする過渡応答遅延回路（２３３ａ，２３３ｂ）を設けるようにした。【選択図】  図２
2005229267.tif 000002
【特許請求の範囲】
【請求項１】
送信信号を増幅する高周波電力増幅回路を備え、２以上の動作モードを有し、いずれかの動作モードから他の動作モードへ移行する際に前記高周波電力増幅回路の増幅素子の制御端子に印加されるバイアス電圧を切り替えるようにした無線通信システムであって、切替え時の前記バイアス電圧の変化速度を緩やかにする過渡応答遅延回路を備えることを特徴とする無線通信システム。
【請求項２】
前記過渡応答遅延回路の時定数は、前記高周波電力増幅回路の出力電力に換算して該出力電力の変化を１Ｖ／μｓ秒以下に抑えるような時定数に設定されていることを特徴とする請求項１に記載の無線通信システム。
【請求項３】
前記高周波電力増幅回路は複数の増幅素子が多段接続されてなり、各増幅段の増幅素子の制御端子に所定のバイアスを与えるバイアス回路を備え、前記バイアス回路は、最終増幅段の増幅素子の制御端子に印加する第１バイアス電圧と最終増幅段よりも前段の増幅素子の制御端子に印加する第２バイアス電圧を別々に生成するように構成されるとともに、前記第１バイアス電圧の変化速度を緩やかにする第１過渡応答遅延回路と前記第２バイアス電圧の変化速度を緩やかにする第２過渡応答遅延回路とを有することを特徴とする請求項１または２に記載の無線通信システム。
【請求項４】
前記第１過渡応答遅延回路は、容量素子と抵抗素子とからなるＣＲ時定数回路により構成され、前記第２過渡応答遅延回路はスルーレートが所定の値に設定された演算増幅回路により構成されていることを特徴とする請求項３に記載の無線通信システム。
【請求項５】
前記２以上の動作モードのうち１つの動作モードは前記高周波電力増幅回路の増幅素子が飽和動作されるモードであり、他の動作モードは前記高周波電力増幅回路の増幅素子が非飽和領域でリニア動作される動作モードであることを特徴とする請求項１〜４のいずれかに記載の無線通信システム。
【請求項６】
前記２以上の動作モードのうち１つの動作モードは送信信号をＧＭＳＫ変調するモードであり、他の動作モードは送信信号を８−ＰＳＫ変調するモードであることを特徴とする請求項１〜４のいずれかに記載の無線通信システム。
【請求項７】
２以上の動作モードを有し、いずれかの動作モードから他の動作モードへ移行する際に増幅素子の制御端子に印加されるバイアス電圧を切り替える高周波電力増幅回路であって、前記バイアス電圧の変化速度を緩やかにする過渡応答遅延回路を備えることを特徴とする高周波電力増幅回路。
【請求項８】
前記２以上の動作モードのうち１つの動作モードは振幅変調成分を持たない送信信号を増幅するモードであり、他の動作モードは振幅変調成分を有する送信信号を増幅するモードであることを特徴とする請求項７に記載の高周波電力増幅回路。
【請求項９】
前記高周波電力増幅回路は複数の増幅素子が多段接続されてなり、各増幅段の増幅素子の制御端子に所定のバイアスを与えるバイアス回路を備え、前記バイアス回路は、最終増幅段の増幅素子の制御端子に印加する第１バイアス電圧と最終増幅段よりも前段の増幅素子の制御端子に印加する第２バイアス電圧を別々に生成するように構成されるとともに、前記第１バイアス電圧の変化速度を緩やかにする第１過渡応答遅延回路と前記第２バイアス電圧の変化速度を緩やかにする第２過渡応答遅延回路とを有することを特徴とする請求項７または８に記載の高周波電力増幅回路。
【請求項１０】
前記第１過渡応答遅延回路は、容量素子と抵抗素子とからなるＣＲ時定数回路により構成され、前記第２過渡応答遅延回路はスルーレートが所定の値に設定された演算増幅回路により構成されていることを特徴とする請求項９に記載の高周波電力増幅回路。
【請求項１１】
前記演算増幅回路は、容量素子と抵抗素子とからなる位相補償回路を備え、該位相補償回路の時定数が位相補償のための時定数よりも大きく設定されていることを特徴とする請求項１０に記載の高周波電力増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高周波信号を増幅して出力する高周波電力増幅回路およびそれを備えた無線通信システムに適用して有効な技術に関し、例えば高周波電力増幅回路の増幅用トランジスタを飽和領域で動作させるモードと増幅用トランジスタを非飽和領域で動作させるモードとを有する携帯電話機およびそれに用いられる高周波電力増幅回路に利用して有効な技術に関する。
【背景技術】
【０００２】
携帯電話機等の無線通信装置（移動体通信装置）の方式の一つに、ＧＳＭ（Global System for Mobile Communication）と呼ばれる方式がある。このＧＳＭ方式においては、搬送波の位相を送信データに応じてシフトするＧＭＳＫ（Gaussian Minimum Shift Keying ）と呼ばれる位相変調方式が用いられている。
【０００３】
ところで、近年のＧＳＭ方式等の携帯電話機においては、ＧＭＳＫ変調モードの他に、搬送波の位相成分と振幅成分を変調する３π／８rotating８−ＰＳＫ（Phase Shift Keying）変調モードを有するＥＤＧＥ（Enhanced Data Rates for GMS Evolution）と呼ばれるモードを備え、モードを切り替えて通信を行なえるようにしたシステムが実用化されつつある。ＥＤＧＥ変調モードは１シンボル当り３ビットの情報を送信できるため、１シンボル当り１ビットの情報を送信するＧＭＳＫ変調モードに比べて高い伝送レートのデータ通信が可能である。
【０００４】
従来、上記２つのモードで１つの出力パワーアンプを共用して送信を行なわせる場合、ＧＭＳＫモードでは出力パワーアンプはフル振幅で動作するためアンプを構成する最終段の出力トランジスタを飽和領域で動作させ、ＥＤＧＥモードでは出力の振幅も変化させるため最終段の増幅用トランジスタを非飽和領域で動作させるようにした方式がある（例えば、特許文献１参照）。
【特許文献１】特開２００３−０５１７５１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＧＳＭの規格では、図７に示すように、連続した２つの送信スロット間でのＧＭＳＫモードからＥＤＧＥモードへの切替えを３４μｓ（マイクロ秒）という短い時間内に終了することが規定されている。ところで、上記のようなモードに応じたパワーアンプの動作の切替えは、増幅用トランジスタのバイアス電圧あるいはバイアス電流を変えることで行なえる。しかしながら、短い時間内に急に増幅用トランジスタのバイアス電圧の切替えを行なうと、出力電力の急激な変動により、図９に示すように、送信周波数帯近傍に−１８〜−２７ｄＢｍ程度のスプリアスが発生するという不具合がある。なお、図９において、左側のピークはＧＭＳＫモードからＥＤＧＥモードへの切替え時に発生するスプリアス、右側のピークはＥＤＧＥモードから立ち下げる時に発生するスプリアスである。
【０００６】
一方、ＧＳＭの規格では、出力レベルが２１ｄＢｍ以下の場合にモードの切替えの際に送信周波数ｆ０から±４００ｋＨｚ離れた周波数のスペクトラムが−２３ｄＢｍ以下であることが規定されている。ところが、増幅用トランジスタのバイアス電圧としてＧＭＳＫモード用の電圧とＥＤＧＥモード用の２つの電圧を用意し該電圧を切り替えるスイッチを設けておいて、通常のＣＭＯＳ論理回路で生成されるような制御信号でスイッチを切り替えてバイアス電圧を変更すると、図１０に示すように、４００ｋＨｚ離れた周波数のスペクトラムが−１８ｄＢｍ程度に達し、規定の−２３ｄＢｍ以下を満足できないという課題があることが明らかとなった。
【０００７】
この発明の目的は、ＧＭＳＫモードとＥＤＧＥモードのような２つのモードを有し、各モードで高周波電力増幅回路（パワーアンプ）の増幅素子の制御端子に印加されるバイアス電圧を切り替えて、速やかに一方のモードから他方のモードへ移行して送信を行なう無線通信システムにおいて、バイアス電圧を切り替える際に発生するスプリアスを低減させることができるバイアス制御技術を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００８】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、例えば変調方式あるいは出力パワーレベルが異なるような２以上のモードを有し、いずれかのモードから他のモードへ移行する際に高周波電力増幅回路の増幅素子の制御端子に印加されるバイアス電圧を切り替える無線通信システムにおいて、切替え時のバイアス電圧の変化速度を緩やかにする過渡応答遅延回路を設けるようにした。ここで、前記過渡応答遅延回路としては、抵抗素子と容量素子からなるＣＲ時定数回路やスルーレートが適切に設定されたオペアンプ（演算増幅回路）が考えられる。
【０００９】
上記した手段によれば、モード切替え時に高周波電力増幅回路の増幅素子の制御端子に印加されるバイアス電圧が緩やかに変化されるようになるため、出力電力の変化が緩やかにされ、それによってスプリアスを低減させることができるようになる。
【００１０】
また、前記高周波電力増幅回路が複数の増幅素子が縦続接続されてなる多段構成の増幅回路である場合には、増幅段ごとに増幅素子の制御端子に印加されるバイアス電圧を切替え可能に構成し、最終段の増幅素子と前段の増幅素子とで異なるバイアス電圧を用いそれらの変化速度を緩やかにする過渡応答遅延回路も別々に設けて、最終段の増幅素子のバイアス電圧の変化の方が緩やかになるように設定する。これにより、スプリアスを充分に低減させることができるとともに、スプリアスを減らせるためそれぞれのモードで最適なバイアス電圧を設定することができ、それによって高周波電力増幅回路の電力効率を高め、消費電流を低減させることができる。
【発明の効果】
【００１１】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、２以上のモードを有し、各モードで高周波電力増幅回路の増幅素子の制御端子に印加されるバイアス電圧を切り替えて、速やかに一方のモードから他方のモードへ移行して送信を行なう無線通信システムにおいて、バイアス電圧を切り替える際に発生するスプリアスを低減させることができる。また、それぞれのモードで最適なバイアス電圧を設定することにより高周波電力増幅回路の電力効率を高め、消費電流を低減させることができ、それによって携帯電話機においては、一回の充電による最大通話時間および最大待受け時間を増加させることができ、また電池の許容電流も低く設定できる為、携帯電話機の小型化に寄与できるという効果がある。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の好適な実施例を図面に基づいて説明する。
図１は、本発明に係る無線通信システムを構成する高周波電力増幅器（パワーモジュール）の実施例を示したものである。本明細書においては、表面や内部にプリント配線が施されたセラミック基板のような絶縁基板に複数の半導体チップとディスクリート部品が実装されて上記プリント配線やボンディングワイヤで各部品が所定の役割を果たすように結合されることであたかも一つの電子部品として扱えるように構成されたものをモジュールと称する。
【００１３】
この実施例のパワーモジュールは、入力高周波信号ＲＦinを増幅する電力増幅用ＦＥＴ（電界効果トランジスタ）を含む高周波電力増幅部２１０ａと、該高周波電力増幅部２１０ａの各段の電力増幅用ＦＥＴのゲート端子にバイアス電圧を与えて各ＦＥＴに流すアイドル電流を設定するバイアス回路２３０などからなる。
【００１４】
特に制限されるものでないが、この実施例の高周波電力増幅部２１０ａは、３個の電力増幅用ＦＥＴ２１１、２１２、２１３を備え、このうち後段のＦＥＴ２１２，２１３はそれぞれ前段のＦＥＴ２１１，２１２のドレイン端子にゲート端子が接続され、全体で３段の増幅回路として構成されている。また、各段のＦＥＴ２１１，２１２，２１３のゲート端子には、バイアス回路２３０から供給されるゲートバイアス電圧Ｖb1，Ｖb2，Ｖb3が印加され、これらの電圧に応じたアイドル電流が各ＦＥＴ２１１，２１２，２１３にそれぞれ流されるようにされている。
【００１５】
各段のＦＥＴ２１１，２１２，２１３のドレイン端子にはそれぞれインダクタＬ１，Ｌ２，Ｌ３を介して電源電圧Ｖddが印加されている。初段のＦＥＴ２１１のゲート端子と入力端子Ｉｎとの間には、インピーダンス整合回路２４１および直流カットの容量素子Ｃ１が設けられ、これらの回路及び素子を介して高周波信号ＰｉｎがＦＥＴ２１１のゲート端子に入力される。
【００１６】
初段のＦＥＴ２１１のドレイン端子と２段目のＦＥＴ２１２のゲート端子との間には、インピーダンス整合回路２４２および直流カットの容量素子Ｃ２が接続されている。また、２段目のＦＥＴ２１２のドレイン端子と最終段のＦＥＴ２１３のゲート端子との間には、インピーダンス整合回路２４３および直流カットの容量素子Ｃ３が接続されている。そして、最終段のＦＥＴ２１３のドレイン端子がインピーダンス整合回路２４４および容量素子Ｃ４を介して出力端子ＯＵＴに接続されており、高周波入力信号Ｐｉｎの直流成分をカットし交流成分を増幅した信号Ｐoutを出力する。本実施例においては、電力増幅用ＥＦＴ２１１〜２１３として、ＭＯＳトランジスタが用いられている。
【００１７】
高周波電力増幅部２１０を構成する素子（インダクタＬ１〜Ｌ３を除く）はバイアス回路２３０を構成する素子とともに１個の半導体チップ上に半導体集積回路として構成することができる。
【００１８】
そして、この実施例では、この半導体集積回路ＩＣ１と、電力増幅部２１０ａ，２１０ｂのインダクタＬ１〜Ｌ３と、インピーダンス整合回路２４１〜２４４と、直流カット用の容量素子Ｃ４とが、１つのセラミック基板上に実装されてパワーモジュールとして構成されている。インダクタＬ１〜Ｌ３は、半導体チップのパッド間に接続されたボンディングワイヤあるいはモジュール基板または半導体チップ上に形成されたマイクロストリップラインなどにより形成することができる。
【００１９】
図２は、バイアス回路２３０の具体的な回路例を示す。
この実施例のバイアス回路２３０は、ベースバンド部などから供給される電流Ｉcontを電圧に変換しかつ適当な比で分圧する直列抵抗Ｒ１，Ｒ２からなる電流−電圧変換部２３１と、変換された電圧Ｖａに基づいて基準となる電流を生成する第１基準電圧生成部２３２と、該第１基準電圧生成部２３２により生成された基準電圧の変化を緩やかにする第１過渡応答遅延回路２３３ａと、該第１過渡応答遅延回路２３３ａの出力電圧に基づいて１段目と２段目の増幅段に供給するバイアス電圧Ｖb1，Ｖb2を生成する第１バイアス電流生成部２３４と、上記電流−電圧変換部２３１で変換された電圧Ｖａに基づいて基準となる電流を生成する第２基準電圧生成部２３５と、該第２基準電圧生成部２３５により生成された基準電圧の変化を緩やかにする第２過渡応答遅延回路２３３ｂと、該第２過渡応答遅延回路２３３ｂの出力電圧に基づいて３段目の増幅段に供給するバイアス電圧Ｖb3を生成する第２バイアス電流生成部２３６とを備える。
【００２０】
第１基準電流生成部２３２は、前記電流−電圧変換部２３１の抵抗Ｒ１，Ｒ２で抵抗分割した電圧Ｖａが非反転入力端子に印加された差動アンプＡＭＰ１と、電源電圧Ｖccと接地点との間に直列に接続されたＭＯＳトランジスタＱ４および抵抗Ｒ４と、ＭＯＳトランジスタＱ４と同一のゲート電圧をゲートに受けてＱ４のドレイン電流に比例した電流を流すＭＯＳトランジスタＱ５，Ｑ６と、Ｑ５，Ｑ６のドレイン端子間に設けられたオン／オフ・スイッチＳＷ１と、Ｑ５，Ｑ６のドレイン端子と接地点との間に設けられた抵抗Ｒ５とからなる。なお、トランジスタＱ４と抵抗Ｒ４は、差動アンプＡＭＰ１の出力段とみなすことができる。
【００２１】
オン／オフ・スイッチＳＷ１は、ベースバンド部から供給されるＧＭＳＫモードかＥＤＧＥモードかを示す制御信号Ｖmodeによって、ＧＭＳＫモードの際にオフ状態にされ、ＥＤＧＥモードの際にはオン状態にされる。これによって、ＧＭＳＫモードには、ＭＯＳトランジスタＱ５に流れる電流のみが抵抗Ｒ４に流されて電圧に変換され、ＥＤＧＥモードには、ＭＯＳトランジスタＱ５とＱ６に流れる電流が抵抗Ｒ４に流されて電圧に変換される。この電圧が第１過渡応答遅延回路２３３ａで遅延される。
【００２２】
第１バイアス電流生成部２３４は、第１過渡応答遅延回路２３３ａで遅延された第１基準電流生成部２３２からの電圧が非反転入力端子に印加された差動アンプＡＭＰ２と、電源電圧Ｖccと接地点との間に直列に接続されたＭＯＳトランジスタＱ１および抵抗Ｒ３と、ＭＯＳトランジスタＱ１と同一のゲート電圧をゲートに受けてＱ１のドレイン電流に比例した電流を流すＭＯＳトランジスタＱ２，Ｑ３とからなる。なお、トランジスタＱ１と抵抗Ｒ３は、差動アンプＡＭＰ２の出力段とみなすことができる。この実施例の第１バイアス電流生成部２３４は、トランジスタＱ１と抵抗Ｒ３との接続ノードの電位Ｖ０が差動アンプＡＭＰ２の反転入力端子にフィードバックされることにより、Ｖ０を差動アンプＡＭＰ２の入力電圧に一致させるような電流Ｉ０がＭＯＳトランジスタＱ１に流される。
【００２３】
これにより、このトランジスタＱ１に流れる電流Ｉ０は第１基準電流生成部２３２から供給される電圧に比例した電流となる。そして、トランジスタＱ１とＱ２，Ｑ３のゲート幅が所定のサイズ比となるように形成されることにより、Ｑ２，Ｑ３にはＱ１の電流に比例した電流Ｉb1，Ｉb2が流され、これが高周波電力増幅部２１０の１段目と２段目の増幅用ＦＥＴ２１１，２１２とカレントミラー回路を構成するように接続がなされたバイアス用トランジスタＱb1，Ｑb2に供給され、ドレインに発生した電圧がバイアス電圧Ｖb1，Ｖb2として増幅用ＦＥＴ２１１，２１２のゲート端子に印加される。そのため、増幅用ＦＥＴ２１１，２１２には、ベースバンド部から供給される電流Ｉcontに応じた所定のアイドル電流が流されるようになる。
【００２４】
第２基準電流生成部２３５は、前記電流−電圧変換部２３１の抵抗Ｒ１，Ｒ２で抵抗分割した電圧Ｖａが非反転入力端子に印加された差動アンプＡＭＰ３と、電源電圧Ｖccと接地点との間に直列に接続されたＭＯＳトランジスタＱ７および抵抗Ｒ６と、ＭＯＳトランジスタＱ７と同一のゲート電圧をゲートに受けてＱ４のドレイン電流に比例した電流を流すＭＯＳトランジスタＱ８，Ｑ９と、Ｑ８，Ｑ９のドレイン端子間に設けられたオン／オフ・スイッチＳＷ２と、Ｑ８，Ｑ９のドレイン端子と接地点との間に設けられた抵抗Ｒ７とからなる。なお、トランジスタＱ７と抵抗Ｒ６は、差動アンプＡＭＰ２の出力段とみなすことができる。
【００２５】
オン／オフ・スイッチＳＷ２は、ベースバンド部から供給されるＧＭＳＫモードかＥＤＧＥモードかを示す制御信号Ｖmodeによって、ＧＭＳＫモードの際にオフ状態にされ、ＥＤＧＥモードの際にはオン状態にされる。これによって、ＧＭＳＫモードには、ＭＯＳトランジスタＱ８に流れる電流のみが抵抗Ｒ７に流されて電圧に変換され、ＥＤＧＥモードには、ＭＯＳトランジスタＱ８とＱ９に流れる電流が抵抗Ｒ７に流されて電圧に変換される。
【００２６】
これにより、ＥＤＧＥモードのときにはＧＭＳＫモードのときよりも大きな電流Ｉ２が抵抗Ｒ６に流されるようになる。これに応じて１段目と２段目の増幅用ＦＥＴ２１１，２１２のゲート端子にはＥＤＧＥモードのときにはＧＭＳＫモードのときよりも高い電圧が生成されるようになる。この電圧が第１過渡応答遅延回路２３３ｂで遅延される。
【００２７】
第２バイアス電流生成部２３６は、第２過渡応答遅延回路２３３ｂで遅延された第２基準電流生成部２３５からの電圧が非反転入力端子に印加された差動アンプＡＭＰ４と、電源電圧Ｖccと接地点との間に直列に接続されたＭＯＳトランジスタＱ１０および抵抗Ｒ８と、ＭＯＳトランジスタＱ１０と同一のゲート電圧をゲートに受けてＱ１０のドレイン電流に比例した電流を流すＭＯＳトランジスタＱ１１とからなる。なお、トランジスタＱ１０と抵抗Ｒ８は、差動アンプＡＭＰ３の出力段とみなすことができる。この実施例の第２バイアス電流生成部２３６は、トランジスタＱ１０と抵抗Ｒ８との接続ノードの電位Ｖ３が差動アンプＡＭＰ４の反転入力端子にフィードバックされることにより、Ｖ３を差動アンプＡＭＰ４の入力電圧に一致させるような電流Ｉ３がＭＯＳトランジスタＱ１０に流される。
【００２８】
これにより、このトランジスタＱ１０に流れる電流Ｉ３は第２基準電流生成部２３５から供給される電圧に比例した電流となる。そして、トランジスタＱ１０とＱ１１のゲート幅が所定のサイズ比となるように形成されることにより、Ｑ１１にはＱ１０の電流に比例した電流Ｉb3が流され、これが高周波電力増幅部２１０の３段目の増幅用ＦＥＴ２１３とカレントミラー回路を構成するように接続がなされたバイアス用トランジスタＱb3に供給され、ドレインに発生した電圧がバイアス電圧Ｖb3として増幅用ＦＥＴ２１３のゲート端子に印加される。そのため、増幅用ＦＥＴ２１３には、ベースバンド部から供給される電流Ｉcontに応じた所定のアイドル電流が流されるようになる。
【００２９】
なお、上記実施例では、第１バイアス電流生成部２３１および第２バイアス電流生成部２３４で生成した電流Ｉb1，Ｉb2，Ｉb3を、増幅用ＭＯＳトランジスタ２１１〜２１３とカレントミラー接続されたＭＯＳトランジスタＱb1〜Ｑb３に流してバイアス電圧を与えるようにした場合を説明したが、第１バイアス電流生成部２３１および第２バイアス電流生成部２３４で生成した電流を電圧に変換しかつ適当な抵抗比で分圧する抵抗分圧回路を設け、該分圧回路で分圧された電圧を増幅用ＭＯＳトランジスタ２１１〜２１３のゲート端子にバイアス電圧として印加する抵抗分圧方式のバイアス回路に対しても本発明を適用することができる。
【００３０】
図３および図４には、前記過渡応答遅延回路２３３ａ，２３３ｂの回路例が示されている。このうち、図３は、抵抗素子Ｒ０と容量素子Ｃ０とからなるＣＲ時定数回路を用いたもの、図４はオペアンプのスルーレートを利用したものである。
【００３１】
図４に示されているオペアンプは、差動トランジスタＭ１，Ｍ２とその共通ソースに接続された定電流源ＣＣ０とアクティブ負荷トランジスタＭ３，Ｍ４とからなる差動増幅段と、該差動増幅段の出力ノードＮ１にゲート端子が接続された出力トランジスタＭ５およびそのソース端子に接続された定電流源ＣＣ１からなる出力段と、差動増幅段の出力ノードＮ１と出力段の出力ノードＮ２との間に直列に接続された容量素子Ｃ１および抵抗素子Ｒ１とにより構成されており、定電流源ＣＣ０の電流値と容量素子Ｃ１の容量値および抵抗素子Ｒ１の抵抗値によって時定数が適切に決定され、所望のスルーレートが得られるようにされる。上記容量素子Ｃ１はもともとアンプの位相補償回路として設けられているものであり、この実施例では、上記容量素子Ｃ１および抵抗素子Ｒ１の時定数は位相補償に必要とされる時定数よりも大きくなるように設定されている
【００３２】
特に制限されるものでないが、図２の実施例のバイアス回路においては、１段目と２段目の増幅用ＦＥＴ２１１，２１２のゲートバイアス電圧Ｖb1，Ｖb2を遅延させる過渡応答遅延回路２３３ａとして図３のＣＲ時定数回路が用いられ、３段目の増幅用ＦＥＴ２１３のゲートバイアス電圧Ｖb3を遅延させる過渡応答遅延回路２３３ｂとして図４のオペアンプが用いられている。図５には、その場合におけるＧＭＳＫモードからＥＤＧＥモードへの切替えの際の過渡応答遅延回路２３３ａ，２３３ｂの出力電圧Ｖout1，Ｖout2の変化の様子を示す。各増幅用ＦＥＴ２１１，２１２，２１３のゲートバイアス電圧Ｖb1，Ｖb2，Ｖb3は、過渡応答遅延回路の出力に応じて生成される。
【００３３】
図５より、１段目と２段目の増幅用ＦＥＴ２１１，２１２のゲートバイアス電圧Ｖb1，Ｖb2は指数関数的に変化し、３段目の増幅用ＦＥＴ２１３のゲートバイアス電圧Ｖb3はほぼ直線的に変化することが分かる。１段目と２段目のゲートバイアス電圧Ｖb1，Ｖb2も特性としては３段目のゲートバイアス電圧Ｖb3と同様に直線的に変化する方が望ましいが、ドレイン電流は１段目と２段目よりも３段目の方がかなり多く流れるので、３段目のゲートバイアス電圧Ｖb3を直線的に変化させることでＶb3を指数関数的に変化させる場合よりも、バイアス電圧の切替えにより生じるスプリアスを低減させることができる。
【００３４】
一方、図３と図４を比較すると明らかなように、１段目と２段目のゲートバイアス電圧Ｖb1，Ｖb2を遅延させるために図４のオペアンプを使用して３段目のゲートバイアス電圧Ｖb3と同様に直線的に変化させる場合よりも、図３のＣＲ時定数回路を用いるようにした方が回路規模の増大を抑えることができるという利点がある。
【００３５】
この実施例では、１段目と２段目のゲートバイアス電圧Ｖb1，Ｖb2は３μｓのような時間で９０％程度変化され、３段目のゲートバイアス電圧Ｖb3はそれよりも若干長い４．７μｓのような時間をかけて所望のレベルに変化されるように、それぞれの回路における時定数が設定されている。本発明者らが検討した結果によれば、このバイアス電圧変化時間は、出力電力Ｐoutに換算してその変化ΔＰoutが１Ｖ／μｓ以下となるように設定してやればよいことが分かった。
【００３６】
なお、バイアス電圧変化時間の上限は、ＧＳＭの規格で規定されているモード切替え時間の３４．２μｓであるが、このような長い時間に設定するにはそれだけ容量素子の容量値および抵抗素子の抵抗値を大きくしなければならず、それによって回路面積が増大するので、ΔＰout<１Ｖ／μｓの条件を保証できる範囲でできるだけ回路面積が少なくてすむように、各過渡応答遅延回路のＣＲ時定数を設定するのが良い。
【００３７】
図２の実施例のバイアス回路においては、上記のような対策を採ることによって、図８に示すように、モード切替え時に送信周波数帯に発生するスプリアスが−３１〜−４７ｄＢｍ程度に抑えられ、本発明を適用しない場合（図９参照）に比べて大幅に低減することができ、これによって送信周波数から４００ｋＨｚ離れた周波数のスペクトラムをＧＳＭの規格で規定されている−２３ｄＢｍ以下に抑えることができることが分かった。
【００３８】
図６は、前記実施例のパワーモジュールを適用して有効な無線通信システムの一例の概略構成を示す。
図６において、ＡＮＴは信号電波の送受信用アンテナ、１００はＧＳＭやＤＣＳのシステムにおけるＧＭＳＫ変調と復調および８−ＰＳＫ変調と復調を行なうことができる変復調回路や送信データ（ベースバンド信号）に基づいてＩ，Ｑ信号を生成したり受信信号から抽出されたＩ，Ｑ信号を処理する回路を有する高周波信号処理回路（ベースバンド回路）１１０等が１つの絶縁基板上に実装されてなる電子デバイス（以下、ＲＦデバイス）、４１０は送信用の発振信号を生成する電圧制御発振器（ＶＣＯ）、４２０は送信信号をアップンコンバートする周波数変換用ミキサ、４３０は変換された送信信号を増幅する可変利得アンプ、２００は前記実施例のように構成されたパワーモジュール、３００は送信信号から高調波成分を除去するロウパスフィルタＦＬＴや送受信の切替えスイッチＴ／Ｒ−ＳＷなどを含むフロントエンド・モジュールである。
【００３９】
アンテナＡＮＴにより受信された受信信号は、不要波を除去するバンドパスフィルタ４４０を経てロウノイズアンプ４５０により増幅され、ＲＦデバイス１００へ入力される。ＲＦデバイス１００内には、入力された受信信号を音声周波数帯の信号にダウンコンバートするミキサが設けられている。
【００４０】
図６に示されているように、この実施例では、ＲＦデバイス１００からパワーモジュール２００へＧＭＳＫモードかＥＤＧＥモードかを示すモード制御信号Ｖmodeが供給され、パワーモジュール２００内のバイアス回路２３０はこのモード制御信号Ｖmodeに基づいて、増幅用ＦＥＴのゲートバイアス電圧の切替えを行なう。また、パワーモジュール２００の出力電力を検出するカプラ４６０と、該カプラ４６０により検出された信号ＶdetとベースバンドＩＣ１００からの出力レベル指示信号Ｖrampとを比較して電位差に応じた制御電圧Ｖapcを生成するＡＰＣ回路（誤差アンプ）４７０が設けられており、このＡＰＣ回路（誤差アンプ）４７０からの出力制御信号Ｖapcによって前記可変利得アンプ４３０のゲインを制御し、これに応じてパワーモジュール２００入力信号の振幅が制御され、出力電力が変化するように制御される。
【００４１】
なお、図６には示されていないが、上記デバイスやモジュール以外に、ＲＦデバイス１００に対する制御信号やパワー制御信号ＰＣＳの基になる出力レベル指示信号を生成してシステム全体を制御するマイクロプロセッサ（ＣＰＵ）を設けるようにしても良い。
【００４２】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば前記実施例の高周波電力増幅回路では、１段目と２段目のゲートバイアス電圧Ｖb1，Ｖb2の基準となる電圧を遅延させる過渡応答遅延回路２３３ａと３段目のゲートバイアス電圧Ｖb3の基準となる電圧を遅延させる過渡応答遅延回路２３３ｂを別の回路形式としているが、すべて同じ回路形式のものを用いるようにしても良い。また、過渡応答遅延回路を１段目と２段目の増幅段に対して共通に設けているが、それぞれに対応して過渡応答遅延回路を設けて別々に遅延させるようにしても良い。
【００４３】
さらに、前記実施例の高周波電力増幅回路では、電力増幅素子を３段接続しているが、２段構成としたり、４段以上の構成としても良い。また、実施例では、電力増幅素子２１１〜２１３として、ＭＯＳトランジスタが使用されているが、バイポーラ・トランジスタ、ＧａＡｓＭＥＳＦＥＴ、ヘテロ接合バイポーラ・トランジスタ（ＨＢＴ）、ＨＥＭＴ（High Electron Mobility Transistor）等他のトランジスタを用いても良い。
【産業上の利用可能性】
【００４４】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＧＭＳＫとＥＤＧＥの２つの変調方式による送受信が可能なデュアルモードの無線通信システムを構成する高周波電力増幅回路に適用した場合を説明したが、本発明はそれに限定されるものでなく、例えばＧＭＳＫとＥＤＧＥ以外に振幅変調成分を含まない変調モードと振幅変調成分を含む変調モード、あるいはＧＳＭとＣＤＭＡのように電力増幅用トランジスタを飽和領域で動作させるモードと非飽和領域でリニア動作させるモードを備え、いずれのモードでも同一の電力増幅用トランジスタを使用して送信を行なう携帯電話機や移動電話機あるいは無線ＬＡＮなどの無線通信システムおよびそれに用いられる高周波電力増幅回路に利用することができる。
【図面の簡単な説明】
【００４５】
【図１】本発明に係る無線通信システムを構成する高周波電力増幅器（パワーモジュール）の実施例を示す回路構成図である。
【図２】高周波電力増幅器のバイアス回路の具体的な回路例を示す回路構成図である。
【図３】実施例のバイアス回路に用いられる過渡応答遅延回路の第１の具体例を示す回路図である。
【図４】実施例のバイアス回路に用いられる過渡応答遅延回路の第２の具体例を示す回路図である。
【図５】ＧＭＳＫモードからＥＤＧＥモードへの切替えの際の過渡応答遅延回路の出力電圧Ｖout1，Ｖout2の変化の様子を示す波形図である。
【図６】前記実施例のパワーモジュールを適用して有効な無線通信システムの一例の概略構成を示すブロック図である。
【図７】ＧＳＭの規格で規定されている連続した２つの送信スロット間でのＧＭＳＫモードからＥＤＧＥモードへの切替えの際のタイムマスクと出力電力波形の変化の様子を示す説明図である。
【図８】実施例のバイアス回路を適用した高周波電力増幅回路におけるモード切替え時に送信周波数帯に発生するスプリアスを横軸に時間をとって示すグラフである。
【図９】過渡応答遅延回路を持たない従来のバイアス回路を用いた高周波電力増幅回路におけるモード切替え時に送信周波数帯に発生するスプリアスを横軸に時間をとって示すグラフである。
【図１０】過渡応答遅延回路を持たない従来のバイアス回路を用いた高周波電力増幅回路におけるモード切替え時に発生するスプリアスを横軸に周波数をとって示すグラフである。
【符号の説明】
【００４６】
２００  パワーモジュール
２１０  高周波電力増幅回路
２１１，２１２，２１３  電力増幅用ＦＥＴ
２３０  バイアス回路
２３１  電流−電圧変換部
２３２  第１基準電流生成部
２３３ａ  第１過渡応答遅延回路
２３３ｂ  第２過渡応答遅延回路
２３４  第１バイアス電流生成部
２３５  第１基準電流生成部
２３６  第２バイアス電流生成部
２４１〜２４４  インピーダンス整合回路
【図１】
2005229267.tif 000003
【図２】
2005229267.tif 000004
【図３】
2005229267.tif 000005
【図４】
2005229267.tif 000006
【図５】
2005229267.tif 000007
【図６】
2005229267.tif 000008
【図７】
2005229267.tif 000009
【図８】
2005229267.tif 000010
【図９】
2005229267.tif 000011
【図１０】
2005229267.tif 000012