(57)【要約】【課題】  有効表示領域周辺に形成されたダミー画素領域の静電破壊により、視覚されない不良となることを回避し、生産効率を向上したアクティブマトリクス表示装置を具備してなる電子機器を提供することを課題とする。【解決手段】  液晶装置のＴＦＴアレイ基板において、有効表示領域１周辺に形成されたダミー画素１４部に抵抗体１１０および容量１２０などの入力電圧制限手段１００を設けることにより、ダミー画素領域２の静電破壊による視覚されない不良の発生を回避する。【選択図】      図４
2005077635.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された複数のスイッチング素子と、前記スイッチング素子と接続される画素電極とを有する画素領域を備えた電気光学装置であって、
前記画素領域は、画像を表示するための複数の有効画素が形成される有効画素領域と、前記有効画素の外周部に遮光部材で覆われて画像の表示に直接寄与しない複数のダミー画素が形成されるダミー領域を含み、
前記ダミー画素と前記画素領域周辺に形成される周辺回路部との接続点における電圧を制限する入力電圧制限手段と
を備えたことを特徴とする電気光学装置。
【請求項２】
前記周辺回路部として前記複数のデータ線を駆動するデータ線駆動回路を備え、
前記入力電圧制限手段は、前記複数のデータ線のうち、前記ダミー画素のみが接続されるダミーデータ線と前記データ線駆動回路との接続点に設けられることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記入力電圧制限手段は、前記有効画素と前記前記ダミー画素とが接続される前記データ線には設けられないことを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記周辺回路部として前記複数の走査線を駆動する走査線駆動回路を備え、
前記入力電圧制限手段は、前記複数の走査線のうち、前記ダミー画素のみが接続されるダミー走査線と前記走査線駆動回路との接続点に設けられることを特徴とする請求項１に記載の電気光学装置。
【請求項５】
前記入力電圧制限手段は、前記有効画素と前記前記ダミー画素とが接続される前記走査線には設けられないことを特徴とする請求項４に記載の電気光学装置。
【請求項６】
前記ダミーデータ線又は前記ダミー走査線には、入力電圧振幅以下の任意の電位が供給されていることを特徴とする請求項２乃至５のうちいずれか１項に記載の電気光学装置。
【請求項７】
前記入力電圧制限手段は、抵抗体で形成されていることを特徴とする請求項１乃至６のうちいずれか１項に記載の電気光学装置。
【請求項８】
前記入力電圧制限手段は、抵抗体および容量で形成されていることを特徴とする請求項１乃至６のうちいずれか１項に記載の電気光学装置。
【請求項９】
請求項１乃至８のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
アクティブマトリクス型液晶装置などの電気光学装置においては、液晶パネルを構成する一対の基板のうち、一方の基板上に個々に独立した複数の表示画素がマトリクス状に配置されている。この表示画素は、スイッチング素子と、画像を表示するための画素電極とから形成される。
【０００３】
液晶装置のスイッチング素子としては、ＴＦＴ（Thin Film Transistor）素子が多くの分野で実用化されており、ＴＦＴ素子を介して、画素電極に駆動電圧を印加している。駆動電圧が印加された画素電極は、対向して配置される対向電極との電位差によって、画素電極と対向電極との間に介在している液晶を配向させる。この液晶の配向状態により、該液晶に入射する光の透過・遮断を制御し、画像表示を可能としている。
【０００４】
前記表示画素について図９、図１０および図１１を参照して説明する。図９および図１１に示すように、１つの表示画素５には１つのＴＦＴ素子８が設けられており、このＴＦＴ素子８に置けるゲート電極１０には走査線６が、また、ソース電極１１にはデータ線７がそれぞれ接続されている。さらに、ＴＦＴ素子８のドレイン電極１２には、保持容量１９の一方の端子が接続されているとともに、コンタクトホールを介して画素電極９が接続されている。
【０００５】
前記保持容量１９のもう一方の端子は付加容量配線１３に接続されている。この付加容量配線１３は、図示しない対向電極に接続されている。前記走査線６とデータ線７とは、画素電極９の周囲を通り、互いに直交するように配線され、それぞれ走査線駆動回路３およびデータ線駆動回路４に接続される。これらの前記走査線駆動回路３によって前記走査線６にゲート信号が入力されることによりＴＦＴ素子８が駆動制御され、また、前記データ線駆動回路４によってＴＦＴ素子８の駆動時に、ＴＦＴ素子８を介してデータ信号が画素電極９に入力される。さらに、前記保持容量１９は、液晶に印加される電圧を保持するために用いられる。また、図示していないが、前記表示画素５と走査線駆動回路３またはデータ線駆動回路４の接続部に、静電気の侵入を防ぐための保護回路および保護抵抗が設けられる場合もある。
【０００６】
図１０は前記ＴＦＴ８の概略構成図を示すものであり、図９におけるＡ−Ａ’線に相当する位置で切断したときの断面図である。基板２０の上部には半導体層２２が形成され、その上にゲート絶縁膜２１が形成される。そして、ゲート絶縁膜２１の上部には、ゲート信号線から延出して形成されたゲート電極１０が形成される。さらに、ゲート電極１０の上部には絶縁膜２３が形成され、この絶縁膜２３に形成されたコンタクトホールを介して、ソース信号線から延出して形成されたソース電極１１及びドレイン電極１２が形成される。
【０００７】
ところで、前記ＴＦＴ素子８などのスイッチング素子は、一般に強電界に対して弱い性質を有している。それゆえ、液晶装置の製造過程において、特にラビング工程で発生する静電気が信号線から侵入し、ソース−ドレイン間の耐圧を超えてゲート電圧に関わりなくＴＦＴ素子８がＯＮした際に、本来逆耐圧となるべき接合点が熱的破壊を起こし、ＯＦＦ耐圧を失うことによってソース電極１１とドレイン電極１２とのリーク（ＳＤリーク）が生じ、前記ＴＦＴ素子８が破壊されるという問題点があった。このようにＳＤリークが生じたＴＦＴ素子８はスイッチング素子として機能しなくなるため、点欠陥として現れ、液晶装置を製造する上において製造歩留まりを悪化させていた。
【０００８】
このような静電破壊に対する対策として従来は、画素と画素駆動回路間に保護回路および保護抵抗を設ける方法に加え、図１２に示すように、液晶装置の有効表示領域１となる複数の前記表示画素５の周辺部に、ダミー画素１４とよばれる画像表示に直接寄与しない画素を複数形成するダミー画素領域２を設けることが行われている。このダミー画素１４によって、外部からの静電気を吸収して、表示画素５の破壊を防止する方法が知られている（例えば，特許文献１参照）。
【０００９】
この技術によれば、静電気が印加されてもダミー画素領域２が優先的に破壊されるので、有効表示領域１内の表示画素５に接続されたスイッチング素子を保護することができる。
【００１０】
【特許文献１】特開平１０−２１３８１６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上述した従来の静電破壊対策には、以下に示すような問題点がある。即ち、従来技術では、静電気が周辺のダミー画素領域２に吸収されるため、有効表示領域１の画素のスイッチング素子を保護することが可能である。しかし、ダミー画素領域２の静電破壊により、例えば、ＴＦＴ素子８の劣化や破壊、電極および信号線等の配線交差部の絶縁破壊による短絡の発生などの問題が生じる可能性がある。
【００１２】
本発明は上述の問題点に鑑みてなされたものであり、従来技術のアクティブマトリクス表示装置におけるダミー画素領域２の形成により、静電気の影響により突発的な大電圧がダミー画素１４に印加し、視覚されない不良となることを回避し、生産効率を向上した電気光学装置及びこれを用いた電子機器を提供することを解決課題とする。
【課題を解決するための手段】
【００１３】
本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応してマトリックス状に配置された複数のスイッチング素子と、前記スイッチング素子と接続される画素電極とを有する画素領域を備えたものであって、前記画素領域は、画像を表示するための複数の有効画素が形成される有効画素領域と、前記有効画素の外周部に遮光部材で覆われて画像の表示に直接寄与しない複数のダミー画素が形成されるダミー領域を含み、前記ダミー画素と前記画素領域周辺に形成される周辺回路部との接続点における電圧を制限する入力電圧制限手段とを備えたことを特徴とする。
【００１４】
この発明によれば、ダミー画素と周辺回路部との接続点に入力電圧制限手段を設けることにより、静電気が発生した場合、突発的な大電圧がスイッチング素子に印加されることを防ぐことができ、ダミー画素領域の静電気破壊により電気光学装置に視覚されない不良が発生するのを回避できる。
【００１５】
上述した電気光学装置において、前記周辺回路部として前記複数のデータ線を駆動するデータ線駆動回路を備え、前記入力電圧制限手段は、前記複数のデータ線のうち、前記ダミー画素のみが接続されるダミーデータ線と前記データ線駆動回路との接続点に設けられることが好ましい。さらに、前記入力電圧制限手段は、前記有効画素と前記前記ダミー画素とが接続される前記データ線には設けられないことが好ましい。
【００１６】
この場合には、ダミーデータ線に入力電圧制限手段が配置される一方、他のデータ線には入力電圧制限手段が設けられないので、ダミー画素領域の静電破壊を防止しつつ、有効画素領域における表示画像の品質を向上させることが可能となる。
【００１７】
上述した電気光学装置において、前記周辺回路部として前記複数の走査線を駆動する走査線駆動回路を備え、前記入力電圧制限手段は、前記複数の走査線のうち、前記ダミー画素のみが接続されるダミー走査線と前記走査線駆動回路との接続点に設けられることが好ましい。さらに、前記入力電圧制限手段は、前記有効画素と前記前記ダミー画素とが接続される前記走査線には設けられないことが好ましい。
【００１８】
この場合には、ダミー走査線に入力電圧制限手段が配置される一方、他の走査線には入力電圧制限手段が設けられないので、ダミー画素領域の静電破壊を防止しつつ、有効画素領域における表示画像の品質を向上させることが可能となる。
【００１９】
また、上述した電気光学装置において、前記ダミーデータ線又は前記ダミー走査線には、入力電圧振幅以下の任意の電位が供給されることが好ましい。この発明によれば、ダミーデータ線又は記ダミー走査線がフローティング状態になることを防止することができ、ダミー画素領域の静電気破壊を防止する効果を向上させることができる。なお、入力電圧振幅とは、スイッチング素子の耐圧に対応する電圧振幅の意味であって、直流の固定電位であってもよいし、あるいは交流であってもよい。
【００２０】
また、前記入力電圧制限手段は、抵抗体で形成されていることが好ましい。この発明によれば、静電気が発生した場合、前記ダミー画素と前記画素駆動回路との接続点に入力電圧制限手段として抵抗体を設けることにより、電圧降下が起こり、回路に印加する電圧が小さくなるので、ダミー画素領域の静電気破壊を防ぐ能力を向上させることができる。
【００２１】
さらに、前記入力電圧制限手段は、抵抗体および容量で形成されていることが好ましい。この発明によれば、静電気が発生した場合、前記ダミー画素と前記画素駆動回路との接続点に入力電圧制限手段として抵抗体および容量を設けることにより、静電気の伝播遅延を大きくさせることができるので、突発的な大電圧の印加を防ぐことが可能となり、また、ローパスフィルタが形成され高周波成分である静電気等のノイズを小さくすることができるため、ダミー画素領域の静電気破壊を防止する効果を更に向上させることができる。
【００２２】
加えて、本発明に係る電子機器は、上述した電気光学装置を具備してなることを特徴とし、この発明によれば、静電気が発生した場合でも電気光学装置の静電気破壊を防ぐ効果を向上させた電子機器を実現できる。電子機器としては、例えば、液晶プロジェクタ、パーソナルコンピュータ、携帯電話、電子カメラ、ＰＤＡ等が該当する。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施形態を図面に基づいて説明する。
【００２４】
＜１．第１実施形態＞
図１は本発明の電気光学装置に用いられるＴＦＴ基板の構成を示すブロック図である。ＴＦＴ基板は、有効表示領域１、ダミー画素領域２、走査線駆動回路３、及びデータ線駆動回路４を備える。有効表示領域１には画像を表示する画素（以下、表示画素とする）５が形成されている。その周辺領域には、周囲を囲むように一画素分のダミー画素１４が形成された実際の表示に寄与しないダミー画素領域２が形成される。また、ダミー画素領域２の外側には、走査線６が接続された走査線駆動回路３、データ線７が接続されたデータ線駆動回路４がそれぞれ形成され、画素駆動制御を行っている。また、ここでは図示しないが、走査線駆動回路３またはデータ線駆動回路４と画素部の接続部に、保護回路および保護抵抗を設ける場合もある。さらに、ダミー画素１４とデータ線駆動回路４の接続点における電圧を制限する入力電圧制限手段１００が設けられている。
【００２５】
なお、以下の説明においては、必要に応じて、複数のデータ線７のうち、ダミー画素１４にのみ接続されるものを、ダミーデータ線７ａと称し、それ以外のデータ線７を有効データ線７ｂと称する。また、複数の走査線６のうち、ダミー画素１４にのみ接続されるものを、ダミー走査線６ａと称し、それ以外の走査線６を有効走査線６と称する。
【００２６】
図２は図１の拡大等価回路図である。この図に示すように走査線６とデータ線７の交差に対応して複数のＴＦＴ素子８がマトリクス状に設けられている。また、表示画素５は、ＴＦＴ素子８、画素電極９および保持容量１９で構成され、ダミー画素１４は、表示画素５と同様にＴＦＴ素子８、画素電極９および保持容量１９で構成されている。なお、ダミー画素１４の画素電極９は表示画素５と同一材料でありＩＴＯ等の透光性の導伝材料で形成されている。しかし、ダミー画素領域２は遮光部材で覆われているため、画像の表示には寄与しない。走査線駆動回路３およびデータ線駆動回路４からの走査線６およびデータ線７は、画素領域と接続され、画素領域内でマトリクス状に交差している。該走査線６はＴＦＴ素子のゲート電極１０、該データ線７はＴＦＴ素子のソース電極１１にそれぞれ接続される。図２において、ダミー画素１４のみが接続されるダミーデータ線７ａには抵抗体１１０がダミー画素１４とデータ線駆動回路４との接続点に入力電圧制限手段として設けられている一方、表示画素５とダミー画素１４とが接続される有効データ線７ｂには抵抗体１１０が設けられていない点は、静電破壊の保護の観点から重要である。
【００２７】
即ち、このような構成による液晶装置は、例えば、ラビング工程中に発生した静電気が外部から侵入した場合、抵抗体１１０を通過する間に電圧降下が起こり、回路に印加される電圧が小さくなるので、ダミー画素領域２のＴＦＴ素子８の静電気による劣化や破壊、配線交差部の絶縁膜破壊によっておこる配線短絡等の不良の発生を抑えることが可能となる。一方、抵抗体１１０は、データ線７に付随する寄生容量とともにローパスフィルタを構成する。従って、抵抗体１１０を有効表示領域１に配設された有効データ線７ｂに接続すると、有効データ線７ｂが選択される期間中に画像信号を有効データ線７ｂの寄生容量に十分書き込むことができず、表示品質が劣化することも考えられる。そこで、ダミー画素領域２のみに対応するダミーデータ線７ａに抵抗体１１０を接続する一方、有効表示領域１に対応する有効データ線７ｂには抵抗体１１０を設けないようにしたのである。なお、表示品質に影響を与えない程度の小さい抵抗値を有する抵抗体１１０を有効データ線７ｂに設けてもよいことは勿論である。
【００２８】
また、データ線駆動回路４はダミーデータ線７ａにＴＦＴ素子８の耐圧に対応する電圧電圧振幅以下の任意の電位を供給する。これにより、ダミーデータ線７ａがフローティング状態になることを防止することができ、ダミー画素領域２の静電気破壊を防止する効果を向上させることができる。なお、ダミーデータ線７ａに供給する電位は、直流の固定電位であってもよいし、あるいは交流であってもよい。
【００２９】
図３は、抵抗体１１０としてＢ（ボロン）、Ｐ（リン）等の不純物がドープされたポリシリコン半導体層を用いた例の構成を示す平面図である。図４は、図３のＡ−Ａ’線に相当する位置で切断したときの断面図である。この例では、基板２０の上部にポリシリコン半導体層２４を形成する。ポリシリコン半導体層２４は、コンタクトホールを介してダミーデータ線７ａに接続される。なお、上述した実施の形態において、抵抗体１１０はポリシリコンに限らず、金属膜（Ａｌ，Ｃｒ，Ｔａ等）で形成してもよい。また、データ線７の形成時にこれと同一材料で形成するようにすれば、特に工程数を増やすことなく形成できる。
【００３０】
さらに、抵抗値は抵抗体１１０の材質の他に形状により決まる。図５に、ダミー画素１４とデータ線駆動回路４の接続点における信号線の形状例を示す。Ｒ＝ＲＳ・Ｌ／Ｗ（ＲＳ：シート抵抗［Ｗ／ｕｍ２］、Ｌ：配線長、Ｗ：配線幅）であり、データ線７を延設して巻線のような形状にすることにより抵抗体を設ける。静電気が外部から侵入した場合、この配線抵抗を介することによりΔＶ＝Ｉ・Ｒ＝Ｉ・Ｒｓ・Ｌ／Ｗの電圧降下が引き起こされ、回路に印加される電圧を小さくする。
【００３１】
また、ここで抵抗体１１０をダミー画素１４とデータ線駆動回路４の接続点に設けているが、ダミー画素１４と走査線駆動回路３の接続点に設けてもよい。この場合にも、抵抗体１１０はダミー走査線６ａに配設する一方、有効走査線６ｂには配設しないことが好ましい。さらに、走査線駆動回路３はダミー走査線６ａにＴＦＴ素子８の耐圧に対応する電圧電圧振幅以下の任意の電位を供給する。これにより、ダミー走査線６ａがフローティング状態になることを防止することができ、ダミー画素領域２の静電気破壊を防止する効果を向上させることができる。なお、ダミー走査線６ａに供給する電位は、直流の固定電位であってもよいし、あるいは交流であってもよい。
【００３２】
さらに、走査線駆動回路３またはデータ線駆動回路４と画素部の接続部に、保護回路および保護抵抗を設ける場合、ダミー領域には、さらに抵抗体１１０を設けることにより、同様の効果が期待できる。
【００３３】
＜２．第２実施形態＞
次に、本発明の第２実施形態について、図６を用いて以下に説明する。図６は第２実施形態に係るＴＦＴ基板の拡大等価回路図である。本実施形態は、ダミー画素１４とデータ線駆動回路４の接続点に入力電圧制限手段として抵抗体１１０に加えて容量１２０を設けている点を除いて、上述した第１実施形態と同様である。
【００３４】
このような構成による液晶装置は、ラビング工程で発生する静電気が外部から侵入した場合、静電気の伝播遅延を大きくさせることができるので、突発的な大電圧の印加を緩和することが可能となり、また、抵抗体１１０と容量１２０によってローパスフィルタが形成されるので、高周波成分である静電気等のノイズを小さくすることができる。従って、ダミー画素領域のＴＦＴ素子８の静電気による劣化や破壊、配線交差部の絶縁膜破壊によっておこる配線短絡等の不良の発生を抑えることが可能となる。なお、上述した第２実施形態において、抵抗体１１０としては第１実施形態と同様にポリシリコン半導体層２４、金属膜で形成してもよい。また、ローパスフィルタの形式はどのような形式であってもよく、例えば、抵抗体１１０の両端に容量１２０を接続したパイ型のものであってもよい。この場合には、静電気が外部より侵入しても、抵抗体の両端に位置する容量によって、高周波ノイズが接地されるので、静電破壊を効果的に防止することができる。
【００３５】
図７に、抵抗体１１０としてポリシリコン用い、容量１２０としてダミーデータ線７ａにポリシリコン半導体層２４を交差させた例の構成を示す平面図を示す。図８は、図７のＢ−Ｂ’線相当する位置で切断したときの断面図である。抵抗体１１０のポリシリコン半導体層２４は、コンタクトホールを介してダミーデータ線７ａに接続される。また、容量１２０はポリシリコン半導体層２４とダミーデータ線７ａの交差部に形成される。なお、上述した実施の形態において、容量１２０を形成する材料としてポリシリコン半導体層に限らず、金属膜（Ａｌ，Ｃｒ，Ｔａ等）でもよい。また、金属膜についてはデータ線の形成時にこれと同一材料で形成するようにすれば、特に工程数を増やすことなく形成できる。
【００３６】
また、ここで抵抗体１１０および容量１２０をダミー画素１４とデータ線駆動回路４の接続点に設けているが、ダミー画素１４と走査線駆動回路３の接続点に設けてもよい。この場合にも、抵抗体１１０および容量１２０はダミー走査線６ａに配設する一方、有効走査線６ｂには配設しないことが好ましい。さらに、走査線駆動回路３またはデータ線駆動回路４と画素部の接続部に、保護回路および保護抵抗を設ける場合、ダミー領域には、さらに抵抗体１１０を加え容量１２０を設けることにより、同様の効果を相する。
【００３７】
＜３．応用例＞
このように構成したアクティブマトリクス型液晶装置は、各種の電子機器の表示部として用いることができるが、その一例を、図１３および図１４を参照して説明する。
【００３８】
図１３は、本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータを示している。ここに示すパーソナルコンピュータ８０は、キーボード８１を備えた本体部８２と、液晶表示ユニット８３とを有する。液晶表示ユニット８３は、前述した液晶装置を含んで構成される。図１４は、本発明に係る電子機器の他の実施形態である携帯電話機を示している。ここに示す携帯電話機９０は、複数の操作ボタン９１と、前述した液晶装置からなる表示部とを有している。
【００３９】
なお、図１３および１４を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダー型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【図面の簡単な説明】
【００４０】
【図１】本発明の実施の形態に係る液晶装置のブロック図である。
【図２】本発明の実施の形態１に係る液晶装置の等価回路図である。
【図３】図２の等価回路図で示す液晶装置において、ＴＦＴアレイ基板に形成された各画素の構成を示す平面図である。
【図４】図３に示す平面図をＡ−Ａ’線に相当する位置での切断したときの断面図である。
【図５】本発明の実施の形態１に係る入力電圧制限手段として用いられる抵抗体の形状の一例である。
【図６】本発明の実施の形態２に係る液晶装置の等価回路図である。
【図７】図６の等価回路図で示す液晶装置において、ＴＦＴアレイ基板に形成された各画素の構成を示す平面図である。
【図８】図７に示す平面図をＢ−Ｂ’線に相当する位置での切断したときの断面図である。
【図９】従来の液晶装置のＴＦＴアレイ基板に形成された各画素の構成を示す平面図である。
【図１０】図９に示す平面図をＡ−Ａ’線に相当する位置での切断したときの断面図である。
【図１１】図９に示す液晶装置の等価回路図である。
【図１２】従来の液晶装置のブロック図である。
【図１３】本発明に係る電子機器の一実施形態であるモバイル型のパーソナルコンピュータの斜視図である。
【図１４】本発明に係る電子機器の他の実施形態である携帯電話機の斜視図である。
【符号の説明】
【００４１】
１  有効表示領域
２  ダミー画素領域
３  走査線線駆動回路
４  データ線駆動回路
５  表示画素
６  走査線
７  データ線
８  ＴＦＴ素子
１４  ダミー画素
１００  入力電圧制限手段
１１０  抵抗体
１２０  容量
【図１】
2005077635.tif 000003
【図２】
2005077635.tif 000004
【図３】
2005077635.tif 000005
【図４】
2005077635.tif 000006
【図５】
2005077635.tif 000007
【図６】
2005077635.tif 000008
【図７】
2005077635.tif 000009
【図８】
2005077635.tif 000010
【図９】
2005077635.tif 000011
【図１０】
2005077635.tif 000012
【図１１】
2005077635.tif 000013
【図１２】
2005077635.tif 000014
【図１３】
2005077635.tif 000015
【図１４】
2005077635.tif 000016