(57)【要約】      （修正有）【課題】  値段の安い半導体装置を提供する。【解決手段】  定電圧回路において、差動増幅器１２の正転端子に基準電圧源５１が接続され、差動増幅器１２の出力は反転端子に帰還接続され、スイッチ回路２０を介し端子２０１に接続される。また、遅延回路において、電圧比較器１１の正転端子に基準電圧源５０が接続され、反転端子に定電流源４０が接続され、スイッチ回路２１を介し端子２０１に接続されている。端子２０１には容量１が接続されており、遅延回路用の容量と、安定化用の容量を兼用する構成とした。【選択図】  図１
2005229452.tif 000002
【特許請求の範囲】
【請求項１】
遅延時間を発生するための遅延回路と、一定電圧を出力するための定電圧回路とを有し、遅延回路の遅延時間を設定するための容量と、定電圧回路の電圧を安定化するための容量とを兼用することを特徴とする遅延回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の遅延回路に関するものである。
【背景技術】
【０００２】
半導体装置の遅延回路において、遅延時間を発生させるために容量が用いられる。（たとえば、非特許文献１参照）
図２は、従来の遅延回路を含む半導体装置の回路ブロック図である。差動増幅器１２と基準電圧源５１からなる定電圧回路と、電圧比較器１１と基準電圧源５０からなる遅延回路を有している。
【０００３】
定電圧回路において差動増幅器１２の正転端子には基準電圧源５１が接続されており、差動増幅器１２の出力は反転端子に帰還接続され、更に端子２０１を介して容量１が接続されている。また、遅延回路において、電圧比較器１１の正転端子には基準電圧源５０が接続されており、反転端子には定電流源４０が接続されており、更に端子２０２を介して容量２が接続されている。
【０００４】
図３は、従来の遅延回路を含む半導体装置の端子電圧と時間の関係を示す図である。遅延回路の電圧比較器１１は、基準電圧源５０と端子２０２の電圧を比較する。端子２０２の電圧は定電流源４０が容量２を充電することにより増加し、基準電圧源５０の電圧より大きくなった時点で、電圧比較器１１の出力が反転する。また、定電圧回路は差動増幅器１２の出力に接続された端子２０１から基準電圧源５１と同じ電圧が出力する。容量１は、差動増幅器１２の出力が電源変動や負荷の変動等により大きく変動しないよう接続されている。
【非特許文献１】セイコーインスツルメンツ（株）CMOS  IC      データブック２００３  ２−３９８  図１
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし実際の半導体装置において端子数は有限であり、端子を出すためのボンディング用面積がおおきくなると、半導体装置のコストが増加するため制限されることが多い。また、外付け素子が増えることは基板面積の増加につながり、半導体装置の小型化を困難にするものである。
【課題を解決するための手段】
【０００６】
上記問題点を解決するために、本発明の遅延回路では、遅延回路用の容量を定電圧回路用の容量と兼用する構成とした。
【発明の効果】
【０００７】
本発明は、一個の容量を遅延時間発生用容量と、電圧回路用の出力電圧安定用の容量を兼用することにより、端子数を削減することにより低コストの半導体回路を提供でき、更に外付け容量を削減することにより半導体装置の小型化を可能にするものである。
【発明を実施するための最良の形態】
【０００８】
以下に、本発明の実施の形態を図面に基づいて説明する。
【実施例１】
【０００９】
図１は、本発明の第一の実施例の遅延回路を含む半導体装置の回路ブロック図である。
【００１０】
定電圧回路において、差動増幅器１２の正転端子には基準電圧源５１が接続されており、差動増幅器１２の出力は反転端子に帰還接続され、更にスイッチ回路２０を介して端子２０１に接続されている。また、遅延回路において、電圧比較器１１の正転端子には基準電圧源５０が接続されており、反転端子には定電流源４０が接続されており、更にスイッチ回路２１を介して端子２０１に接続されている。電圧比較器１１の出力は、スイッチ回路２１の制御用のゲートに接続され、更にインバータ回路１０１で反転されてスイッチ回路２０の制御用のゲートに接続されている。端子２０１には容量１が接続されている。
【００１１】
図４は、本発明の第一の実施例の遅延回路を含む半導体装置の端子電圧と時間の関係を示す図である。
【００１２】
電圧比較器１１は、基準電圧源５０とスイッチ回路２１を介して端子２０１に接続されている容量１の電圧を比較する。端子２０１の電圧が基準電圧源５０の出力電圧よりも小さい場合は、電圧比較器１１の出力によってスイッチ回路２１がONしスイッチ回路２０がOFFする。端子２０１の電圧は、容量１が定電流源４０により充電されることによって増加する。そして、端子２０１の電圧が基準電圧源５０の電圧より大きくなった時点で、電圧比較器１１の出力が反転してスイッチ回路２１がOFFしスイッチ回路２０がONする。以上の動作によって、遅延時間を発生した後に、端子２０１には基準電圧源５１の電圧と同一の電圧が出力されることになる。
【００１３】
以上に説明した本発明の第一の実施例によると、端子数および外付け容量を削減した低コストの半導体装置を実現することが可能となる。
【実施例２】
【００１４】
図５は、本発明の第二の実施例の遅延回路を含む半導体装置の回路ブロック図である。
【００１５】
差動増幅器１２の正転端子および電圧比較器１１の反転端子は、電圧を分割して出力するための電圧分割用抵抗６０と６１の接続点に接続されている。更に抵抗６０と６１の接続点は、スイッチ回路２１を介して端子２０１に接続されている。電圧分割用抵抗６０と６１の接続点の出力電圧は基準電圧源５０より大きくなるよう構成する。その他は、図１と同一であるため説明を省略する。
【００１６】
図６は、本発明の第二の実施例の遅延回路を含む半導体装置の端子電圧と時間の関係を示す図である。
【００１７】
電圧比較器１１は、基準電圧源５０とスイッチ回路２１を介して端子２０１に接続されている容量１の電圧を比較する。端子２０１の電圧が基準電圧源５０の出力電圧よりも小さい場合は、電圧比較器１１の出力によってスイッチ回路２１がONしスイッチ回路２０がOFFする。端子２０１の電圧は、容量１が電圧分割用抵抗６０と６１の出力電圧により充電されることによって増加する。そして、端子２０１の電圧が基準電圧源５０の電圧より大きくなった時点で、電圧比較器１１の出力が反転してスイッチ回路２１がOFFしスイッチ回路２０がONする。以上の動作によって、遅延時間を発生した後に、端子２０１には電圧分割用抵抗６０と６１の接続点の出力電圧と同一の電圧が出力されることになる。
【００１８】
以上に説明した本発明の第二の実施例によると、差動増幅器１２の出力も端子２０１とともに徐々に上昇するよう構成でき、差動増幅器１２の出力が極端に変動することを防ぐことが可能である。
【図面の簡単な説明】
【００１９】
【図１】本発明の第一の実施例の遅延回路を含む半導体装置の回路ブロック図である。
【図２】従来の遅延回路を含む半導体装置の回路ブロック図である。
【図３】従来の遅延回路を含む半導体装置の端子電圧と時間の関係を示す図である。
【図４】本発明の第一の実施例の遅延回路を含む半導体装置の端子電圧と時間の関係を示す図である。
【図５】本発明の第二の実施例の遅延回路を含む半導体装置の回路ブロック図である。
【図６】本発明の第二の実施例の遅延回路を含む半導体装置の端子電圧と時間の関係を示す図である。
【符号の説明】
【００２０】
１、２  容量
１１  差動増幅器
１２  電圧比較器
２０、２１  スイッチ回路
４０  定電流源
５０、５１  基準電圧源
６０、６１  抵抗
１０１  インバータ回路
２０１  端子
【図１】
2005229452.tif 000003
【図２】
2005229452.tif 000004
【図３】
2005229452.tif 000005
【図４】
2005229452.tif 000006
【図５】
2005229452.tif 000007
【図６】
2005229452.tif 000008