(57)【要約】【課題】高速で動作可能であり、低非線形歪特性を有するアクティブハイブリッドトランス回路の提供。【解決手段】送信側及び受信側の両方に接続されたアクティブハイブリッドトランス回路において、電流ドライバ１０は、負荷抵抗１５及びレプリカ抵抗１６の共通の接続点Ａを介して伝送路回路ＺＬに接続され、一方、レプリカドライバ１１はレプリカ抵抗１６に接続され、レプリカ抵抗１６の別の接続点は、直接、受信側に接続されている。レプリカドライバ１０は電流出力型のＤＡＣにより構成してもよい。レプリカドライバと電流ドライバの電流比率を予め定められた値に選択することにより、送信信号が受信側に漏洩することを防ぐ。【選択図】図１
2005229571.tif 000002
【特許請求の範囲】
【請求項１】
双方向メタリックケーブル通信に用いられ、送信（ＴＸ）信号と受信（ＲＸ）信号を分離するためのアクティブハイブリッドトランス回路であって、
前記送信信号のための電流ドライバと、
前記電流ドライバに接続された負荷抵抗と、
レプリカドライバと、
前記負荷抵抗と前記レプリカドライバの間に接続されたレプリカ抵抗とを有し、
前記レプリカ抵抗と前記負荷抵抗の間の第１の接続点は伝送路回路に接続され、
前記レプリカドライバと前記レプリカ抵抗の間の第２の接続点は受信側に接続されている
ことを特徴とするアクティブハイブリッドトランス回路。
【請求項２】
前記電流ドライバと前記レプリカドライバの間の電流比率は複素数で表わされることを特徴とする請求項１に記載のアクティブハイブリッドトランス回路。
【請求項３】
前記複素数は実部と虚部を有し、前記実部と前記虚部のうちの少なくとも一方は可変であることを特徴とする請求項２に記載のアクティブハイブリッドトランス回路。
【請求項４】
ＲＤは前記負荷抵抗の抵抗値、ＲＲＥＰは前記レプリカ抵抗の抵抗値、ＺＬは送受信機から伝送路回路を見たインピーダンスを表わすとした場合、前記電流比率は、
- (RD//ZL) / (RD//ZL + RREP) 
で与えられることを特徴とする請求項１に記載のアクティブハイブリッドトランス回路。
【請求項５】
前記電流比率は、実部及び虚部を有する複素数で表わされ、前記実部及び前記虚部のうちの少なくとも一方は可変であることを特徴とする請求項４に記載のアクティブハイブリッドトランス回路。
【請求項６】
コンデンサと、インダクタと、抵抗のうち少なくとも一つを有し、前記レプリカドライバに並列に接続された回路素子を有することを特徴とする請求項１に記載のアクティブハイブリッドトランス回路。
【請求項７】
前記回路素子は可変であることを特徴とする請求項６に記載のアクティブハイブリッドトランス回路。
【請求項８】
前記レプリカドライバが、前記実部及び前記虚部の少なくとも一方を変化させ、且つ、インピーダンス回路を備えたディジタルフィルタ回路を有することを特徴とする請求項４に記載のアクティブハイブリッドトランス回路。
【請求項９】
前記インピーダンス回路におけるインピーダンスの実部及び虚部が、インピーダンスＺＬの実部および虚部とそれぞれ等しいことを特徴とする請求項８に記載のアクティブハイブリッドトランス回路。
【請求項１０】
前記電流ドライバ及び前記レプリカドライバは、電流出力型のＤＡＣ（ディジタルアナログコンバータ）により具現されることを特徴とする請求項１に記載のアクティブハイブリッドトランス回路。
【請求項１１】
前記レプリカドライバは、トレーニング信号によりトレーニングされるディジタルフィルタに接続されたディジタルアナログコンバータにであることを特徴とする請求項１に記載のアクティブハイブリッドトランス回路。
【請求項１２】
双方向メタリックケーブル通信に用いられ、送信（ＴＸ）信号と受信（ＲＸ）信号を分離するためのアクティブハイブリッドトランス回路であって、
前記送信信号のための電流ドライバと、
前記電流ドライバに接続された負荷抵抗と、
レプリカドライバと、
前記負荷抵抗と前記レプリカドライバの間に接続されたレプリカインピーダンスとを有し、
前記レプリカインピーダンスと前記負荷抵抗の間の第１の接続点は伝送路回路に接続され、
前記レプリカドライバと前記レプリカインピーダンスの間の第２の接続点は受信側に接続されている
ことを特徴とするアクティブハイブリッドトランス回路。
【請求項１３】
前記電流比率αは実部のみを有し、ＲＤは前記負荷抵抗の抵抗値、ＺＬは送受信機から伝送路回路を見たインピーダンスを表わすとした場合、前記レプリカインピーダンスＺＲＥＰは、
ZREP = ((1 /α) - 1) (RD// ZL) 
で与えられることを特徴とする請求項１２に記載のアクティブハイブリッドトランス回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、双方向メタリックケーブル通信に用いられ、送信（ＴＸ）信号及び受信（ＲＸ）信号を分離するためのアクティブまたはアダプティブハイブリッドトランス回路（以下、本明細書中ではアクティブハイブリッドトランス回路と呼ぶ）に関する。
【背景技術】
【０００２】
近年、複数個の端末局の間で、メタリックケーブルを介して行なわれる高速双方向通信が注目されている。各端末局は、伝送路回路として動作するメタリックケーブルを介して接続された送受信機を備えている。ここで、各端末局は、送信（ＴＸ）信号と受信（ＲＸ）信号を互いに分離して双方向通信を行なわなければならない。この目的のため、端末局にはそれぞれハイブリッドトランス回路が組み込まれている。
【０００３】
従来、特許文献１には、ハイブリッドトランス回路とエコーキャンセラの組み合わせが開示されている。この構造によれば、ＴＸ信号及びＲＸ信号を高精度に分離することが可能である。しかし、上記特許文献１に開示された組み合わせは構造が複雑であり、その結果、サイズが増大してしまい、さらに、高速通信には不適であるという欠点がある。
【０００４】
また、特許文献２には、電圧ドライバとバランシングネットワークを備えたアクティブハイブリッドトランス回路が開示されている。バランシングネットワークは、可変ハイブリッド回路と、可変ハイブリッド回路に含まれる複数個の抵抗素子と複数個の容量素子を切り替えるためのスイッチ回路から成る。ここで、電圧ドライバは線形に動作させなければならない。
【０００５】
このようなアクティブハイブリッドトランス回路を、多数の端末局の間の高速通信システムに適用することについて考察しよう。この場合、電圧ドライバは、高速特性と低非線形歪特性を有していなければならない。しかし、電源電圧と電力消費に実際上制限が課せられている限りにおいて、このような高速特性と低非線形歪特性を備えた電圧ドライバを実現することは実際には困難である。
【０００６】
さらに、非特許文献１には、アクティブエコーキャンセラについての開示がなされている。上記非特許文献１に記載されたアクティブエコーキャンセラは、レプリカ送信信号を用い、受信信号から送信信号を効果的に除去している。すなわち、このアクティブエコーキャンセラは、ディジタルアナログコンバータ（ＤＡＣ）と、トランスを介して伝送路回路に結合したメインドライバとにより構成された電流ドライブ送信機を有する。さらに、このアクティブエコーキャンセラは、メインドライバに並列に接続されたレプリカドライバを有する。
【０００７】
この構造により、デジタル送信コードは、ＤＡＣによって送信電流すなわち送信信号に変換される。送信電流はメインドライバを介してトランスとレプリカドライバに与えられ、レプリカドライバは、送信電流のレプリカを表わすレプリカ送信信号を出力する。受信信号は、アナログ減算器を用いて送信信号からレプリカ送信信号を減算し、受信信号に含まれる送信信号を除去することにより得られる。
【０００８】
本発明者の実験的研究によれば、上述した種類のアクティブエコーキャンセラにおいて、送信信号から受信信号に回り込む成分のため減衰量は最大でも１０ｄＢまでに制限されること、また、低非線形歪のアナログ減算器を実現することは容易でないことが分かった。
【０００９】
【特許文献１】特開平４−５４７１８号公報
【特許文献２】特開平４−１５８６３７号公報
【非特許文献１】2001 IEEE International Solid-State Circuit Conference（２００１年度ＩＥＥＥ国際固体回路会議論文集）に寄稿された「19.7 A CMOS Transceiver Analog Front-End for Gigabit Ethernet over CAT-5 Cables」と題する論文(ISSCC 2001/SESSION 19/VOICEBAND, XDSL & GIGABIT ETHERNET CIRCUITS & TRANSCEIVERS/19.7)
【発明の開示】
【発明が解決しようとする課題】
【００１０】
本発明の目的は、高速で動作可能であり、低非線形歪特性を有するアクティブハイブリッドトランス回路を提供することである。
【００１１】
本発明の別の目的は、アナログ減算器を不要とすることにより構造を簡素化した、上述の種類のアクティブハイブリッドトランス回路を提供することである。
【００１２】
本発明のさらなる目的は、減算器を一切用いることなくエコーを除去できる回路を提供することである。
【課題を解決するための手段】
【００１３】
アクティブハイブリッドトランス回路は、双方向メタリックケーブル通信に用いられ、送信（ＴＸ）信号及び受信（ＲＸ）信号を分離する。本発明の一態様によれば、アクティブハイブリッドトランス回路は、送信信号用の電流ドライバと、電流ドライバに接続された負荷抵抗と、レプリカドライバと、負荷抵抗とレプリカドライバ間に接続されたレプリカ抵抗とを有する。レプリカ抵抗と負荷抵抗間の第１の接続点は伝送路回路に接続され、レプリカドライバとレプリカ抵抗間の第２の接続点は受信側に接続される。
【００１４】
本発明の別の態様によれば、電流ドライバとレプリカドライバの電流比率は複素数で表わされる。複素数の実部と虚部のうち少なくとも一方は可変である。
【００１５】
すなわち、電流比率は、
- (RD//ZL) / (RD//ZL + RREP) 
で与えられる。ここで、ＲＤは負荷抵抗の抵抗値、ＲＲＥＰはレプリカ抵抗の抵抗値、ＺＬは送受信機から伝送路回路を見たインピーダンスを表わす。
【００１６】
本発明のさらに別の態様によれば、アクティブハイブリッドトランス回路は、さらに、コンデンサもしくはインダクタを含み、レプリカドライバと並列に接続された回路素子を有する。
【００１７】
レプリカドライバは、実部と虚部の少なくとも一方を変化させるものであって、インピーダンス回路を有するデジタルフィルタ回路を有してもよい。インピーダンス回路におけるインピーダンスの実部及び虚部は、インピーダンスＺＬの実部及び虚部にそれぞれ等しい。
【００１８】
さらに、電流ドライバ及びレプリカドライバは、電流出力型のＤＡＣ（ディジタルアナログコンバータ）により具現される。
【００１９】
代りに、レプリカドライバは、トレーニング信号によってトレーニングされるデジタルフィルタに接続されたディジタルアナログコンバータであっても良い。
【００２０】
本発明の他の態様によれば、双方向メタリックケーブル通信に用いられ、送信（ＴＸ）信号と受信（ＲＸ）信号を分離するアクティブハイブリッドトランス回路は、送信信号用の電流ドライバと、電流ドライバに接続された負荷抵抗と、レプリカドライバと、負荷抵抗とレプリカドライバ間に接続されたレプリカインピーダンスとを有し、レプリカインピーダンスと負荷抵抗間の第１の接続点は伝送路回路に接続され、レプリカドライバとレプリカインピーダンス間の第２の接続点は受信側に接続される。電流比率αは実部のみを有し、レプリカインピーダンスは、
ZREP = ((1 / α) - 1) (RD// ZL) 
で与えられる。ここで、ＲＤは負荷抵抗の抵抗値、ＺＬは送受信機から伝送路回路を見たインピーダンスを表わす。
【発明の効果】
【００２１】
本発明によれば、上述の構造によって、高速で動作可能であり、かつ、低非線形歪特性を有するアクティブハイブリッドトランス回路が得られる。
【００２２】
更に本発明によれば、アナログ減算器を不要とすることにより構造を簡素化した、上述の種類のアクティブハイブリッドトランス回路が得られる。
【発明を実施するための最良の形態】
【００２３】
発明の原理
図１を参照して、本発明をよりよく理解するため、まず、本発明に係るアクティブハイブリッドトランス回路について詳細に説明する。図示のアクティブハイブリッドトランス回路は、送受信機と、たとえば非シールド型ツイストペア（ＵＴＰ）ケーブル等の双方向メタリックケーブルにより構成された伝送路に接続されたトランスとの間に結合されている。図示の例では、伝送路は、送受信機側から見たインピーダンスＺＬで示され、送受信機は送信機の電流ドライバ１０として表わされる。電流ドライバ１０は、送信（ＴＸ）信号、すなわち送信電流信号（したがってＴＸ電流と呼ばれ、ＩＤＲＶで示される）を出力する。
【００２４】
アクティブハイブリッドトランス回路は、受信機（図示せず）に接続されたレプリカドライバ１１により特徴づけられる。レプリカドライバ１１は、後に詳述するように送信機から与えられる送信（ＴＸ）信号（すなわちＩＤＲＶ）に関するレプリカ電流信号ＩＲＥＰを出力するように動作する。レプリカ電流信号ＩＲＥＰは送信（ＴＸ）信号のレプリカを表わし、αＩＤＲＶで表わされる電流振幅値によって特定される。ここでαはレプリカ電流信号ＩＲＥＰと送信信号ＩＤＲＶの電流比率を表わす。図１に示すように、図示の電流ドライバ１０は、接地された端子である一方の端子と、他方の端子とを有する。さらに、図示の電流比率αは、実部と虚部からなる複素数により表わされるものとする。そこで、図１の電流比率はα(jω)の形で表わされる。
【００２５】
ここで、送信（ＴＸ）信号ＩＤＲＶは、デジタル送信信号をディジタルアナログコンバータ（ＤＡＣ）を通過させることにより生成することができ、レプリカ電流信号ＩＲＥＰは、たとえば、デジタル送信信号をデジタルフィルタおよび／または他のアナログエコーキャンセラを通過させることにより得ることができる。
【００２６】
図示のアクティブハイブリッドトランス回路はさらに、接地と、電流ドライバ１０の他方の端子との間に接続された負荷抵抗（ＲＤ）１５を有する。電流ドライバ１０の他方の端子は、レプリカ抵抗１６の一方の端子にも共通して接続されている。負荷抵抗（ＲＤ）１５とレプリカ抵抗（ＲＲＥＰ）１６の共通接続点を接続点Ａと呼ぶ。レプリカ抵抗（ＲＲＥＰ）１６は、接続点Ｂを介してレプリカドライバ１１に接続したもう一つの端子を有する。このように、レプリカ抵抗（ＲＲＥＰ）１６は接続点Ａ及びＢ間に接続されている。
【００２７】
上記から、レプリカ抵抗（ＲＲＥＰ）１６とレプリカドライバ１１の間の接続点Ｂは、減算器なしで、受信機または受信側に直接接続されていることがわかる。この構造は従来のこの種のトランスと異なり、送受信機を簡素化するのに有効である。
【００２８】
この構造をもって、送信機から受信機に回り込むエコー成分を除去することにより、送信機から受信機を分離することを考察しよう。ここで、接続点Ｂにおける電圧ｖＢがゼロに等しくなる条件下において、受信機または受信側を送信機または送信側から完全に分離できることがわかった。このような条件は、図示のアクティブハイブリッドトランス回路において、以下に説明する方法でレプリカドライバ１１の電流比率α(jω)を制御することにより、達成できる。
【００２９】
まず、接続点Ａ及びＢの電圧をそれぞれｖＡおよびｖＢで表わし、ＲＤ，ＲＲＥＰ、ＺＬを流れる電流をそれぞれｉＲＤ，ｉＲＥＰ，ｉＺＬで表わし、ＲＤとＺＬの並列接続のインピーダンスをＲＤ／／ＺＬで表わすものとする。図１に示すように、送信（ＴＸ）信号すなわち送信電流ＩＤＲＶは
IDRV = iRD + iREP + iZL   (1)
で与えられる。
【００３０】
ここで、iRD, iREP, および iZL は
iRD = vA/RD   (2)
iZL= vA/ZL   (3)
iREP = (vA - vB)/ RREP = -α(jω) IDRV   (4)
によってそれぞれ与えられる。
【００３１】
このような条件のもとで、ｖＢ＝０である時、式（４）におけるｖＡは
iREP +α(jω) IDRV = 0   (5)
で表わされる。
【００３２】
このとき、式（３）における電圧ｖＡは、
vA = -α(jω) IDRV x RREP   (6)
と書き換えられる。
【００３３】
式（６）を式（２）および（３）に代入して、
iRD = -α(jω) IDRV x RREP /RD   (7)
iZL = -α(jω) IDRV x RREP/ZL    (8)
が得られる。
【００３４】
式（７）、（８）、（４）を式（１）に代入して、
IDRV = -α(jω) IDRV ((RREP /RD) + (RREP/ZL ) + 1)   (9)
が得られる。
【００３５】
式（９）から、ｖＢをゼロとする電流比率α(jω)を定めることが、次式（１０）によって容易に可能である。
【００３６】
α(jω) = - (RD//ZL)/ ((RD//ZL) + RREP)   (10)
すなわち、電流比率αを調整して式（１０）を満足すれば、図示のアクティブハイブリッドトランス回路を用いて、送信機と受信機間の完全な分離を達成することができる。
【００３７】
実施例
図２を参照して、本発明の第１の実施例に係るアクティブハイブリッドトランス回路は上述の原理に基づいており、図１と同様の参照番号および符号で示す同様の部分を有する。図示のアクティブハイブリッドトランス回路は、電圧ドライバ１０１と第１の電圧／電流コンバータ（図２にＶ−Ｉで示す）１０２とを有し、これらは両方とも電流ドライバ１０として動作可能である。一方、レプリカドライバ１１は、レプリカフィルタ１１１と第２の電圧／電流コンバータ１１２から構成されている。すなわち、図示の例において、電流ドライバ１０およびレプリカドライバ１１はそれぞれ、電圧ドライバと電圧／電流コンバータの組み合わせにより具現されている。
【００３８】
図２において、インピーダンスＺＬを有する伝送路は、トランス２１と、ケーブル２２と、ターミネータ（終端器）２３から成る。図示の伝送路では第１の端子Ｐ１はトランス２１とケーブル２２の間に引き出されている。一方、図示の受信側は、受信フィルタ２６のみにより表わされ、受信フィルタ２６は、周知のとおり、受信側に含まれる他の受信部（図２においては省略）に接続されている。第２の端子Ｐ２は受信フィルタ２６の出力端子から引き出されている。第１及び第２端子のＰ１及びＰ２は、説明が進むにつれ明らかになるように、送信（ＴＸ）信号及び受信（ＲＸ）信号を計測するために用いられる。
【００３９】
レプリカフィルタ１１１は、電圧ドライバ１０１と接地の間に接続された第１及び第２のフィルタ抵抗１１３及び１１４の直列回路から構成されている。第１及び第２のフィルタ抵抗（ＲＲＥＰ）１１３及び（ＲＤ）１１４間の比率は、図１に示すレプリカ抵抗（ＲＲＥＰ）１６及び負荷抵抗（ＲＤ）１５間の比率に等しい。レプリカフィルタ１１はさらに、入力インピーダンスＺＬ’をもつインピーダンス回路１１５を有する。図示のアクティブハイブリッドトランス回路の特性を調べるため、インピーダンス回路の入力インピーダンスＺＬ’は伝送路のインピーダンスＺＬとの関連において次のようにして選択される。
【００４０】
まず、入力インピーダンスＺＬ’の実部のみがインピーダンスＺＬの実部と同一だと仮定してシミュレーションを行なった。つまり、入力インピーダンスＺＬ’の虚部はインピーダンスＺＬの虚部とは異なると仮定する。この条件下において、予め定められた周波数の入力信号を電圧ドライバ１０１で生成し、電流コンバータ１０２及びレプリカフィルタ１１１に与える。この状態において、第１の端子Ｐ１及び第２の端子Ｐ２における電圧Ｖｐ１及びＶｐ２を計算し、受信（ＲＸ）信号が送信（ＴＸ）信号から完全に分離されたかどうかを検出した。ここで、シミュレーション条件を下記に挙げる。
【００４１】
入力信号：  ６２５Ｍｂｐｓのバイナリ擬似ランダム信号
受信フィルタ２６：  カットオフ周波数３７５ＭＨｚの3次ローパスバターワースフィルタ
トランス２１：  ＲＬＧＣモデルにて記述
ケーブル２２：  ＲＬＧＣモデルにて記述
ターミネータ２３：  ５０Ωの抵抗
負荷抵抗ＲＤ：  ５０Ω
レプリカ抵抗ＲＲＥＰ：  ２００Ω
図３を参照して、上記シミュレーションの結果を示す。図３において、曲線Ｖｐ１及びＶｐ２は、図２に示す点Ｐ１及びＰ２における電圧Ｖｐ１及びＶｐ２にそれぞれ対応づけられ、図示の便宜上、０Ｖからそれぞれ＋４Ｖ及び−４Ｖだけオフセットされている。図３において、入力信号は電圧ドライバ１０１からトランス２１へ送られ、曲線Ｖｐ１に示すように現れた。一方、図３の曲線Ｖｐ２に示すように、入力信号の一部は漏洩した。
【００４２】
さらに、入力インピーダンスＺＬ’の実部と虚部の両方がそれぞれ、伝送路インピーダンスＺＬの実部と虚部と同一であるという条件下において、同様のシミュレーションを行なった。シミュレーションの結果を図４に示す。
【００４３】
図４に示すように、入力信号は、曲線Ｖｐ１ａで示すように点Ｐ１（図２）に現れ、直線Ｖｐ２ａで−４ボルトのラインに沿って示すように、点Ｐ２（図２）にはほとんど現れなかった。言い換えると、受信側への入力信号（送信（ＴＸ）信号）の漏話成分は、図２に示すアクティブハイブリッドトランス回路において実質的にゼロになっている。このことは、図２の受信フィルタ２６が伝送路から完全に電気的に分離され隔離されたことを示している。このことから、送信信号と受信信号の完全な分離を達成するためには、インピーダンスＺＬ’の実部及び虚部を伝送路インピーダンスＺＬの実部及び虚部とそれぞれ等しくすることが重要であることが分かる。したがって、インピーダンスＺＬ’の実部と虚部はそれぞれ、図２に示す回路によって正確に制御されなければならない。
【００４４】
図５を参照して、本発明の第２の実施例に係るアクティブハイブリッドトランス回路は、線形特性を有する電圧／電流コンバータ（Ｖ−Ｉ）を一切不要としたことを特徴とし、図２に示す回路とは構造が異なる。すなわち、図５のアクティブハイブリッドトランス回路は、同様の参照番号で示す同様な部分と、点Ｂと接地の間に接続された可変インピーダンス回路３０とを有する。図５において、送信機や非シールド型ツイストペア（ＵＴＰ）等の伝送路回路は、インピーダンスＺＬにより特徴づけられる。さらに、図示の可変インピーダンス回路３０は、共通抵抗３０１と、互いに並列に接続され、図５では４つ設けられた、複数個の直列回路（包括的に３０２で示す）から構成される。直列回路３０２は各々、抵抗と、コンデンサと、スイッチとを有し、これらは全て、共通抵抗３０１と接地の間に直列に接続されている。直列回路の各コンデンサは、インダクタに置換してもよい。あるいは、各直列回路を、コンデンサと、インダクタと、抵抗の全部により構成してもよい。
【００４５】
上記構造により、直列回路に含まれるスイッチは、制御回路（図５には示さず）により選択的にオン／オフされ、直列回路３０２のインピーダンスを次々に変動させる。いずれにせよ、図示の構造により、制御回路の制御下において直列回路３０２を選択して適切なインピーダンスを定めることにより、式（１０）により与えられる電流比率αを満たすことが可能である。好ましくは、各スイッチはＭＯＳトランジスタにより具現される。
【００４６】
図６を参照して、図５に示すアクティブハイブリッドトランス回路は、送信信号として１０ビットのディジタル信号をプリコーダ（図示せず）から供給される。図示の例において、電流ドライバ１０は、第１のコントローラ４１及び第１のスイッチ部４２によって実現され、これらの両方は、第１のディジタルアナログコンバータとして動作可能である。同様に、レプリカドライバ１１は、第２のコントローラ４６及び第２のスイッチ部４７によって実現され、これらの両方は、第２のディジタルアナログコンバータとして動作可能である。
【００４７】
さらに、負荷抵抗１５は、それぞれ２つのラインに接続された負荷抵抗素子１５ａ及び１５ｂとして具体的に示されている。負荷抵抗素子１５ａ及び１５ｂは、電源（ＶＤＤ）および点Ａ’とＡ’’の間にそれぞれ接続されている。同様に、レプリカ抵抗１６は、２つのラインに挿入され、点Ａ’及びＢ’の間と、点Ａ’’とＢ’’の間にそれぞれ接続されたレプリカ抵抗素子１６ａ及び１６ｂとして具体的に示されている。
【００４８】
さらに、図示の可変インピーダンス回路３０は、一対の共通抵抗素子３０１ａ及び３０１ｂと、それぞれ直列に共通抵抗素子３０１ａ及び３０１ｂに接続した直列回路３０２から成る。セレクタ３２は直列回路３０２のスイッチに接続され、選択的にこれらのスイッチのオン／オフの切り替えを行なう。図６に示すように、直列回路３０２のスイッチはｎ―ＭＯＳトランジスタにより構成される。
【００４９】
図６において、１０ビットのディジタル信号が送信（ＴＸ）信号としてプリコーダから送出され、第１及び第２のコントローラ４１および４６に与えられる。図示の例において、第１のコントローラ４１に接続された第１のスイッチ部４２は、１０対のｎ―ＭＯＳトランジスタと、Ｉ０〜２９×Ｉ０で表わされ、各対のｎ―ＭＯＳトランジスタに接続された第１〜第１０の電流源を有する。
【００５０】
この構造により、第１及び第２のコントローラ４１および４６は各々、送信信号を与えられ、一対あるいは複数対のｎ―ＭＯＳトランジスタに選択信号を供給する。この選択信号を受けて、第１及び第２のスイッチ部４２および４７の各々のｎ―ＭＯＳトランジスタ対はオンに切り替えられ、電流が、アナログ信号の形で、電流源Ｉ０〜２９×Ｉ０から流される。このことから、第１及び第２のスイッチ部４２および４７はそれぞれ、１０ビットの送信信号に対応するアナログ信号を出力することが分かる。このように、コントローラ４１あるいは４６及びスイッチ部４２あるいは４７の各組み合わせは、１０ビットの送信（ＴＸ）信号を、電流の形で発生されるアナログ信号に変換するように動作可能である。さらに、第１及び第２のスイッチ部４１および４６は、第１及び第２のディジタルアナログコンバータ（ＤＡＣ）内に出力回路を構成する。
【００５１】
図６において電流により示されるアナログ信号は、レプリカ抵抗素子１６ａと１６ｂの間に与えられ、トランス２１と可変インピーダンス回路３０の直列回路３０２の両方に送られる。
【００５２】
可変インピーダンス回路３０における直列回路３０２の図示のＭＯＳトランジスタがセレクタ３２によってオン／オフを切り替えられることにより、図５に関連して説明したようにして、可変インピーダンス回路３０のインピーダンスが制御される。
【００５３】
図６のアクティブハイブリッドトランス回路において、入力信号として電圧信号の形で与えられるディジタル信号は、第１及び第２のコントローラ４１および４６と、第１及び第２のスイッチ部４２および４７の各組み合わせを用いて電流信号に変換される。上述のように、第１及び第２のコントローラ４１および４６と、第１及び第２のスイッチ部４２および４７の各組み合わせはディジタルアナログコンバータ（ＤＡＣ）として、且つ電圧／電流コンバータとして機能する。
【００５４】
第１及び第２のディジタルアナログコンバータ（ＤＡＣ）を電圧／電流コンバータとして用いることは、電圧信号を速やかに電流信号に変換するのに有用である。
【００５５】
この構造により、図１に示す方法と同様に可変インピーダンス回路３０のインピーダンスを選択することによりレプリカドライバ１１及び電流ドライバ１０間の電流比率αを最適値に調節することが可能である。
【００５６】
図７を参照して、本発明の第３の実施例に係るアクティブハイブリッドトランス回路は、送信（ＴＸ）側５１と、受信（ＲＸ）側５２と、負荷抵抗１５と、接続点Ａ及びＢの間に接続されたレプリカ抵抗１６と、接続点Ａと接地の間に接続されたトランス２１とを有する。
【００５７】
送信（ＴＸ）側５１は、プリコーダ５１１と、スルーレートコントローラ５１３を備えたディジタルアナログコンバータ（ＤＡＣ）５１２とを有し、一方、受信（ＲＸ）側５２は、可変利得アンプ（ＶＧＡ）５２１と、受信（ＲＸ）フィルタ５２２と、アナログディジタルコンバータ（ＡＤＣ）５２３とを有する。ＤＡＣ５１２は電流出力型のコンバータにより構成され、図５に示す電流ドライバ１０と同様に動作する。
【００５８】
さらに、図示のトランス回路は、スルーレートコントローラ５４を備え且つレプリカドライバ１１（図５）と同様に動作可能な、電流出力型のディジタルアナログコンバータ（ＤＡＣ）５３を有する。ディジタルアナログコンバータ（ＤＡＣ）５３は、アナログエコーキャンセラ（図示せず）に含まれるディジタルフィルタを介してアナログ信号を与えられ、レプリカドライバ１１として動作可能である。ここで、アナログエコーキャンセラに含まれるディジタルフィルタは、いかなるエコーをも除去するようにトレーニング信号によりトレーニングすることができる。
【００５９】
上記を考慮して、トレーニング信号を用いてディジタルフィルタをトレーニングすることにより、ＤＡＣ５３の出力電流を制御することが可能である。このことは、トレーニング信号を用いてディジタルフィルタをトレーニングすることにより、式（１０）を満足するようにレプリカドライバ１１と電流ドライバ１０の間の電流比率を制御できることを示している。言い換えると、電流比率を式（１０）に極めて近い値に収束させることができる。
【００６０】
この構造によれば、受信（ＲＸ）側５２には、減算器も、アナログエコーキャンセラから受信（ＲＸ）側へのフィードバックループも含まない。
【００６１】
図８を参照すると、図７に示すアクティブハイブリッドトランス回路が具体的に図示され、図７と同様に、ディジタルアナログコンバータ（ＤＡＣ）５１２とディジタルアナログコンバータ（ＤＡＣ）５３を有する。ＤＡＣ５１２は、１０ビットの送信信号に応答して動作する第１のコントローラ５１５と、第１のスイッチ部５１６により具現されている。一方、図８に示すＤＡＣ５３も、１０ビットの第２のコントローラ５３１と、第２のスイッチ部５３２により具現されている。第１のスイッチ部５１６は、１０対のｎ−ＭＯＳトランジスタと、ｎ−ＭＯＳトランジスタの各対に接続され、Ｉ０〜２９×Ｉ０で示される１０個の電流源から構成される。同様に、第２のスイッチ部５３２も、１０対のｎ−ＭＯＳトランジスタと、ｎ−ＭＯＳトランジスタの各対に接続され、Ｉ０〜２９×Ｉ０で示される１０個の電流源から構成される。第１及び第２のスイッチ部５１６及び５３２は、図６に示す第１及び第２のスイッチ部４２及び４６と同様に動作可能であり、それぞれＤＡＣ５１３及び５３の出力回路として機能する。
【００６２】
スイッチ５１６の一対の出力端子は接続点Ａ’およびＡ’’に接続され、スイッチ５３２の一対の出力端子は接続点Ｂ’及びＢ’’に接続されている。図６と同様、レプリカ抵抗素子１６ａ及び１６ｂは、接続点Ａ’及びＢ’の間と、接続点Ａ’’及びＢ’’の間に、それぞれ接続されている。
【００６３】
上述では、電流比率α（ｊω）と複素数で表わすという前提に基づいて説明したが、本発明は電流比率が実部のみを有する場合にも適用できることが確認されている。
【００６４】
図９（Ａ）及び（Ｂ）を参照して、本発明の第４の実施例に係る別のアクティブハイブリッドトランス回路が等価回路で示され、同様の参照番号で示す同様の部分を有する。図９（Ａ）において、レプリカドライバ１１は、図９（Ｂ）に示すレプリカインピーダンス（ＺＲＥＰ）１６’に直列に接続されている。図９（Ｂ）に示すレプリカインピーダンス（ＺＲＥＰ）１６’は、抵抗Ｒ１と、抵抗Ｒ２及びインダクタンスＬ１の直列回路との並列回路によって示される。一方、図９（Ａ）に示すインピーダンス（すなわち伝送路インピーダンス）ＺＬは、インダクタンスＬＬ及び抵抗（ＲＬ）の直列回路により特徴づけられる。
【００６５】
図９（Ａ）及び（Ｂ）に示す例において、次式（１１）〜（１４）が接続点Ａにおいて成立する。
【００６６】
IDRV + iZREP + iZL + iRD = 0   (11)
iRD = vA/ RD   (12)
iZL = vA/ZL    (13)
iZREP = (vA - vB) / ZREP   (14)
この条件下において、ｖＢ＝０である時、接続点Ｂを流れる電流は
iREP + αIDRV =0   (15)
で表わされる。
【００６７】
この時、式（１３）における電圧ｖＡは式（１４）及び（１５）を用いて
vA = - IDRV x ZREP   (16)
と書き換えられる。
【００６８】
式（１６）を式（１２）及び（１３）に代入して、
iRD = -αIDRV ZREP/ RD   (17)
iZL = -αIDRV ZREP/ ZL   (18)
が与えられる。
【００６９】
式（１５）を変形し、式（１７）及び（１８）を式（１１）に代入して
αIDRV (ZREP ((1/RD) + (1/ZL)) + 1 ) = 1   (19)
が与えられる。
【００７０】
この結果、レプリカインピーダンスＺＲＥＰは
ZREP = ((1 / α) - 1) (RD// ZL)   (20)
で表わされる。
【００７１】
上記から、電流比率の実部と受動素子の組み合わせを用いることにより、上述の条件を満足するアクティブハイブリッドトランス回路を具現することが可能である。実際には、レプリカインピーダンスＺＲＥＰは、図９（Ｂ）に示す回路によって実現可能である。すなわち、図示の回路は、ＲＤ＝１００オーム、ＲＬ＝１００オーム、ＬＬ＝３２ｎＨ、α＝1／９である時に、Ｒ１＝８００オーム、Ｒ２＝８００オーム、Ｌ１＝２５６ｎＨによって定められる。
【００７２】
図９（Ａ）及び（Ｂ）に示すアクティブハイブリッドトランス回路は、図１０に示す回路によって実際に具現することが可能である。図１０に示す回路は、レプリカインピーダンス回路６０がレプリカ抵抗１６の代わりにセレクタ３２に接続され、またレプリカドライバ１１とトランス２１の間に介装されている以外は、図６に示す回路と同様である。図示のレプリカインピーダンス回路６０は、レプリカインピーダンス（ＺＲＥＰ）を与えるものであり、レプリカ抵抗１６ａおよび１６ｂと、レプリカ抵抗１６ａおよび１６ｂにそれぞれ並列に接続された可変インピーダンス回路により構成される。可変インピーダンス回路は、セレクタ３２から送られるスイッチ信号に応答してインピーダンスを変化させる。このように、図示のレプリカインピーダンス回路６０は、インピーダンス値を次々に制御して式（２０）を満足させ、その結果、受信（ＲＸ）側を送信（ＴＸ）側から完全に切り離すことができる。
【００７３】
以上、本発明をいくつかの実施例に基づいて説明したが、当業者であれば本発明をその他の様々な態様において実施することが容易に可能である。
【図面の簡単な説明】
【００７４】
【図１】本発明に係るアクティブハイブリッドトランス回路の原理を説明するための回路図である。
【図２】本発明の第１の実施例に係るアクティブハイブリッドトランス回路を説明するための回路図である。
【図３】図２に示すアクティブハイブリッドトランス回路の、特定の条件下における特性を説明するためのグラフである。
【図４】図２に示すアクティブハイブリッドトランス回路の、別の条件下における特性を説明するためのグラフである。
【図５】本発明の第２の実施例に係るアクティブハイブリッドトランス回路を説明するための回路図である。
【図６】図５に示すアクティブハイブリッドトランス回路を説明するための詳細な回路図である。
【図７】本発明の第３の実施例に係るアクティブハイブリッドトランス回路を説明するための回路図である。
【図８】図７に示すアクティブハイブリッドトランス回路を説明するための詳細な回路図である。
【図９】（Ａ）および（Ｂ）は、本発明の第４の実施例に係るアクティブハイブリッドトランス回路を説明するための回路図である。
【図１０】図９（Ａ）および（Ｂ）に示すアクティブハイブリッドトランス回路の詳細な回路図である。
【符号の説明】
【００７５】
１０    電流ドライバ
１１    レプリカドライバ
１５    負荷抵抗
１６  レプリカ抵抗
１０１  電圧ドライバ
１０２  第１の電圧／電流コンバータ
１１１  レプリカフィルタ
１１２  第２の電圧／電流コンバータ
１１３  第１のフィルタ抵抗
１１４  第２のフィルタ抵抗
２１    トランス
２２    ケーブル
２３    ターミネータ
２６    受信フィルタ
１１５    インピーダンス回路
３０    可変インピーダンス回路
３０１    共通抵抗
３０２    複数個の直列回路
４１    第１のコントローラ
４２    第１のスイッチ部
４６    第２のコントローラ
４７    第２のスイッチ部
１５ａ    負荷抵抗素子
１５ｂ    負荷抵抗素子
３０１ａ及び３０１ｂ    一対の共通抵抗素子
３０２    直列回路
３２    セレクタ
５１    送信側
５２    受信側
５１１    プリコーダ
５１３    スルーレートコントローラ
５２１    可変利得アンプ（ＶＧＡ）
５２２    受信フィルタ
５２３    アナログディジタルコンバータ（ＡＤＣ）
５１５    第１のコントローラ
５１６    第１のスイッチ部
５３１    第２のコントローラ
５３２    第２のスイッチ部
【図１】
2005229571.tif 000003
【図２】
2005229571.tif 000004
【図３】
2005229571.tif 000005
【図４】
2005229571.tif 000006
【図５】
2005229571.tif 000007
【図６】
2005229571.tif 000008
【図７】
2005229571.tif 000009
【図８】
2005229571.tif 000010
【図９】
2005229571.tif 000011
【図１０】
2005229571.tif 000012