(57)【要約】【課題】電子回路基板上にピン挿入実装される電子部品の半田付けする工程で生じる浮き上がりや傾きを防止する構造とした電子回路基板を提供する。【解決手段】パッケージの相対する２辺から平行に導出される複数のリード１２を有した電子部品を半田実装する電子回路基板１１であって、前記電子回路基板１１には前記リード１２を各々挿入する複数のリード実装孔１０を備えており、その４隅に形成される前記リード実装孔１０ａの孔径は、リード１２のうちで対応したものを圧入して挿入可能な程度に他の前記リード実装孔１０ｂより小さく形成したことを特徴としている。【選択図】図１
2005311146.tif 000002
【特許請求の範囲】
【請求項１】
パッケージの相対する２辺から平行に導出される複数のリードを有した電子部品を半田実装する電子回路基板であって、
前記電子回路基板には前記リードを各々挿入する複数のリード実装孔を備えており、
その４隅に形成される前記リード実装孔の孔径は、前記リードのうちで対応したものを圧入して挿入可能な程度に他の前記リード実装孔より小さく形成したことを特徴とする電子回路基板。
【請求項２】
パッケージの相対する２辺から平行に導出される複数のリードを有した電子部品を半田実装する電子回路基板であって、
前記電子回路基板には前記リードを各々挿入する複数のリード実装孔を備えており、
その４隅に形成される前記リード実装孔は、それぞれの標準位置から最大公差分、外方にずれた位置に形成したことを特徴とする電子回路基板。
【請求項３】
パッケージの相対する２辺から平行に導出される複数のリードを有した電子部品を半田実装する電子回路基板であって、
前記電子回路基板には前記リードを各々挿入する複数のリード実装孔を備えており、
前記リード実装孔の孔径は、基準の孔径よりも最大公差分だけ大きい径のものと最小公差分だけ小さい径のものとが交互に配列するように形成したことを特徴とする電子回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路基板に関するもので、詳しくは、電子回路基板上にピン挿入実装される電子部品の半田付けする工程で生じる浮き上がりや傾きを防止するための技術に関する。
【背景技術】
【０００２】
従来より、板状に形成した絶縁板の上に回路の配線等を印刷し、所定の位置に抵抗やコンデンサの他、ＩＣチップやＬＳＩチップ等の様々な電子部品を実装して電子回路を構成し、電子機器に組込まれる電子回路基板が知られている。
【０００３】
図５は、電子部品を実装する従来の技術による例を示した図である。
ここで示される電子部品１０４は、複数のリード１０２をパッケージの相対する２辺から導出するＤＩＰ型のＩＣで、電子回路基板１０１上の導体パターン１０３（ランド）に設けられたリード実装孔１００に挿入され、ピン挿入実装されるものである。これをピン挿入実装する方法としては、導体パターン１０３の所定の位置に、電子部品１０４を仮止めし、その後溶融半田槽に浸漬させ（もしくは噴流式半田槽）半田付けする方法（ディップ法、フロー法）や、予めリード実装孔１００にクリーム半田を塗布し、導体パターン１０３の所定の位置に電子部品１０４を載置し、その後加熱炉（リフロー炉）でクリーム半田を溶融させ、冷却する方法（リフロー法）が採用されている。
特許文献１には、上記種々の実装技術によりピン挿入実装される電子回路基板が記載されている。
【特許文献１】特開平１０−３３５７７５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上記特許文献１でも問題視されているように、何れの方法においても図５に示すようなＩＣチップ等、多ピンで構成される電子部品をピン挿入実装する際には、フラックスを塗布する際のスプレーフラクサの圧力や、噴流半田槽でのウェーブ半田等、自動半田付けする工程で電子部品が浮き上がったり、傾いてしまうという問題が生じる。
【０００５】
本発明は、このような問題を解決するために提案されるものであり、電子回路基板上にピン挿入実装される電子部品の半田付けする工程で生じる浮き上がりや傾きを防止する構造とした電子回路基板を提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記目的を達成するために、本発明の請求項１では、パッケージの相対する２辺から平行に導出される複数のリードを有した電子部品を半田実装する電子回路基板であって、前記電子回路基板には前記リードを各々挿入する複数のリード実装孔を備えており、その４隅に形成される前記リード実装孔の孔径は、前記リードのうちで対応したものを圧入して挿入可能な程度に他の前記リード実装孔より小さく形成したことを特徴とする電子回路基板を提案する。
【０００７】
請求項２では、パッケージの相対する２辺から平行に導出される複数のリードを有した電子部品を半田実装する電子回路基板であって、前記電子回路基板には前記リードを各々挿入する複数のリード実装孔を備えており、その４隅に形成される前記リード実装孔は、それぞれの標準位置から最大公差分、外方にずれた位置に形成したことを特徴とする電子回路基板を提案する。
【０００８】
請求項３では、パッケージの相対する２辺から平行に導出される複数のリードを有した電子部品を半田実装する電子回路基板であって、前記電子回路基板には前記リードを各々挿入する複数のリード実装孔を備えており、前記リード実装孔の孔径は、基準の孔径よりも最大公差分だけ大きい径のものと最小公差分だけ小さい径のものとが交互に配列するように形成したことを特徴とする電子回路基板を提案する。
【発明の効果】
【０００９】
本発明の請求項１に記載の発明によれば、複数あるリード実装孔のうち、４隅に形成されるリード実装孔の孔径は、ピンを挿入する際に、圧入して挿入可能な程度に他のリード実装孔より小さく形成されているため、４隅がしっかりと固定され、電子部品全体の固定保持力を高めることができ、半田付けする工程で生じる電子部品の浮きや傾きを防止することができる。
【００１０】
請求項２に記載の発明によれば、複数あるリード実装孔のうち、４隅に形成されるリード実装孔は、それぞれの標準位置から最大公差分、外方にずれた位置に形成されるため、４隅は若干押し広げられたように圧入されるため、４隅がしっかりと固定され、電子部品全体の固定保持力を高めることができ、半田付けする工程で生じる電子部品の浮きや傾きを防止することができる。
【００１１】
請求項３に記載の発明によれば、複数あるリード実装孔の孔径は、基準の孔径よりも最大公差分だけ大きい径のものと最小公差分だけ小さい径のものとが交互に配列するように形成されるため、孔径の公差やリードの太さによるあそびが生じても、それらの影響を抑えることができ、電子部品全体の固定保持力を高めることができ、半田付けする工程で生じる電子部品の浮きや傾きを防止することができる。
【発明を実施するための最良の形態】
【００１２】
以下に、本発明の実施の形態について説明する。
【実施例１】
【００１３】
図１は、本発明の電子回路基板１１の要部の構成例を示す図、図２は、本発明の電子回路基板１１のリード実装孔１０の構成例を示す図である。
図１及び図２は、パッケージの１辺から８ピンのリード１２が導出され、合計で１６ピンのリード１２を有した電子部品１４を実装する場合の電子回路基板１１の構成を示している。なお、ピン数は上記に限られるものではなく、ピンの構成はパッケージの２辺に備えたもののみならず、パッケージの４方にリード１２を備えた電子部品でもよい。
【００１４】
本発明の電子回路基板１１は、複数のリード１２を導出するＤＩＰ型ＩＣ、すなわちピン挿入実装用のＩＣに適用可能で、その他ＤＩＰ型ＣＣＤ又はＤＩＰ型コネクタにも適用可能である。電子回路基板１１は、ガラスエポキシ樹脂、紙フェノール、セラミックス等の絶縁体で形成されるものであればよい。
また、電子部品１４を半田実装する方法は、上述のディップ法、フロー法、リフロー法等、何れの方法でもよい。
【００１５】
本発明は、パッケージの相対する２辺から平行に導出される複数のリード１２を有した電子部品１４を半田実装する電子回路基板１１であって、電子回路基板１１にはリード１２を各々挿入する複数のリード実装孔１０（１０ａ、１０ｂ）を備えており、その４隅に形成されるリード実装孔１０ａの孔径は、リード１２のうちで対応したものを圧入して挿入可能な程度に他のリード実装孔１０ｂより小さく形成されることを特徴とする。
【００１６】
図２に示すように、１辺８ピン分形成されるリード実装孔１０ａ、１０ｂは一定のピッチ（距離）で一定方向に並んで形成される。
通常、リード実装孔１０（１０ａ、１０ｂ）は、全て同じ孔径で形成されるもので、電子回路基板１１上に電子部品１４を手作業で組付けする場合、全ての孔径を基準径より小さい孔径とすると、組付けにくく、作業に時間がかかってしまう。そこで、４隅に形成されるリード実装孔１０ａの孔径を、リード１２のうちで対応したものを圧入して挿入可能な程度で、他のリード実装孔１０ｂより小さく形成する構造とする。
これによれば、４隅のリード実装孔１０ａは圧入されるリード１２とリード実装孔１０ａの間に遊び（隙間）を少なく構成できるため、電子部品１４全体をしっかりと固定保持することができ、自動半田付けの工程中で、圧力等がかかっても電子部品１４が浮き上がりや傾きを防止することできる。
【実施例２】
【００１７】
図３（ａ）は、本発明の別の実施例の電子回路基板１１のリード実装孔１０の構成例を示す図である。
図３（ａ）は、パッケージの１辺から８ピンのリード１２が導出され、合計で１６ピンのリード１２を有した電子部品１４を実装する場合の電子回路基板１１の構成を示している。なお、ピン数は上記に限られるものではなく、ピンの構成はパッケージの２辺に備えたもののみならず、パッケージの４方にリード１２を備えた電子部品でもよい。
【００１８】
本発明の電子回路基板１１は、複数のリード１２を導出するＤＩＰ型ＩＣ、すなわちピン挿入実装用のＩＣに適用可能で、その他ＤＩＰ型ＣＣＤ又はＤＩＰ型コネクタにも適用可能である。電子回路基板１１は、ガラスエポキシ樹脂、紙フェノール、セラミックス等の絶縁体で形成されるものであればよい。
また、電子部品１４を半田実装する方法は、上述のディップ法、フロー法、リフロー法等、何れの方法でもよい。
【００１９】
本発明はパッケージの相対する２辺から平行に導出される複数のリード１２を有した電子部品１４を半田実装する電子回路基板１１であって、電子回路基板１１には前記リード１２を各々挿入する複数のリード実装孔１０（１０ｃ、１０ｂ）を備えており、その４隅に形成されるリード実装孔１０ｃは、それぞれの標準位置から最大公差分、外方にずれた位置に形成されることを特徴とする。
【００２０】
図３（ａ）に示すように、リード実装孔１０（１０ｃ、１０ｂ）の孔径は、全て同一の径で形成され、一定のピッチ（距離）で配されるところ、４隅に位置するリード実装孔１０ｃのみ、標準の位置から最大公差分、外方向ずれた位置に形成される。
図３（ｂ）は、上記ピッチの構成を説明する図である。
ここでは、例として一定のピッチを２．０ｍｍとし、４隅の位置のみ０．２ｍｍずらし、２．２ｍｍの距離の位置にリード実装孔１０ｃが形成されるものを示している。
これによれば、４隅は若干リード１２が押し広げられたように圧入されるため、ストッパーとなり、電子部品１４全体の固定保持力を高め、自動半田付けの工程中で、圧力等がかかっても電子部品１４の浮き上がりや傾きを防止することができる。
【実施例３】
【００２１】
図４（ａ）は、さらに本発明の別の実施例の電子回路基板１１の一部の構成を示す図である。
図４（ａ）は、パッケージの１辺から８ピンのリード１２が導出され、合計で１６ピンのリード１２を有した電子部品１４を実装する場合の電子回路基板１１の構成を示している。なお、ピン数は上記に限られるものではなく、ピンの構成はパッケージの２辺に備えたもののみならず、パッケージの４方にリード１２を備えた電子部品でもよい。
【００２２】
本発明の電子回路基板１１は、複数のリード１２を導出するＤＩＰ型ＩＣ、すなわちピン挿入実装用のＩＣに適用可能で、その他ＤＩＰ型ＣＣＤ又はＤＩＰ型コネクタにも適用可能である。電子回路基板１１は、ガラスエポキシ樹脂、紙フェノール、セラミックス等の絶縁体で形成されるものであればよい。
また、電子部品１４を半田実装する方法は、上述のディップ法、フロー法、リフロー法等、何れの方法でもよい。
【００２３】
本発明は、パッケージの相対する２辺から平行に導出される複数のリード１２を有した電子部品１４を半田実装する電子回路基板１１であって、電子回路基板１１にはリード１２を各々挿入する複数のリード実装孔１０（１０ｄ、１０ｅ）を備えており、リード実装孔（１０ｄ、１０ｅ）の孔径は、基準の孔径よりも最大公差分だけ大きい径のものと最小公差分だけ小さい径のものとが交互に配列するように形成されることを特徴とする。
【００２４】
図４（ａ）に示すように、１辺計８ピン分形成されるリード実装孔（１０ｄ、１０ｅは一定のピッチ（距離）で形成され、リード実装孔（１０ｄ、１０ｅ）の径が基準の孔径より最大公差分だけ大きい径１０ｅのものと基準よりも小さい径１０ｄのものとが交互に配列されている。
通常、リード実装孔１０（１０ｄ、１０ｅ）は同一のピッチで同一の径に形成されるが、形成技術上わずかな誤差が生じてしまうため、実際の寸法には許容範囲として公差が設けられている。許容される範囲の最大値と最小値の差が公差であるが、例えば基準孔径が０．８ｍｍであるとすると、その許容される最大値を０．９ｍｍ、最小値を０．７ｍｍとした場合は公差は０．２ｍｍとなる。本実施例では、これを利用して０．９ｍｍの径１０ｅのものと、０．７ｍｍの径１０ｄのものを交互に配することにより、電子部品１４の半田時等の浮き上がり及び傾きを防止せんとするものである。
【００２５】
図４（ｂ）には、上記リード実装孔の孔径の構成を説明する図である。
ここでは、例として一定のピッチを２．０ｍｍとし、基準より大きい径１０ｅを０．９ｍｍ、小さい径１０ｄを０．７ｍｍとした例を示している。
これによれば、孔径の公差やリード１２の太さによる遊び（隙間）が生じても、それらの影響を抑えることができ、電子部品１４全体の固定保持力を高めることができ、半田付けする工程で生じる電子部品１４の浮き上がりや傾きを防止することができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の電子回路基板の要部の構成例を示す図である。
【図２】本発明の電子回路基板の一部の構成を示す図である。
【図３】（ａ）は、本発明の別の実施例の電子回路基板の一部の構成を示す図である。  （ｂ）は、本実施例のリード実装孔の構成を説明する概略図である。
【図４】（ａ）は、本発明のさらに別の実施例の電子回路基板の一部の構成を示す図である。  （ｂ）は、本実施例のリード実装孔の構成を説明する概略図である。
【図５】従来の電子回路基板の実装状態を示す図である。
【符号の説明】
【００２７】
１１    電子回路基板
１０（１０ａ〜１０ｅ）  リード実装孔
【図１】
2005311146.tif 000003
【図２】
2005311146.tif 000004
【図３】
2005311146.tif 000005
【図４】
2005311146.tif 000006
【図５】
2005311146.tif 000007