(57)【要約】【課題】低消費電力化を可能とした転送レジスタを有する固体撮像装置、及びその転送レジスタを駆動させる転送レジスタ駆動回路を提供する。【解決手段】転送パルス信号に基づいて電荷転送を行う転送レジスタを有する固体撮像装置において、または転送パルス信号に基づいて転送レジスタを駆動させる転送レジスタ駆動回路において、転送レジスタは電荷を蓄積する電荷蓄積手段と接続可能とし、転送レジスタに入力する転送パルス信号がＨＩＧＨからＬＯＷになった場合に電荷蓄積手段で電荷を蓄積するとともに、転送レジスタに入力する転送パルス信号がＬＯＷからＨＩＧＨになった場合に電荷蓄積手段に蓄積した電荷を転送レジスタに充電するように構成する。【選択図】図１
2005311645.tif 000002
【特許請求の範囲】
【請求項１】
転送パルス信号に基づいて電荷転送を行う転送レジスタを有する固体撮像装置において、
前記転送レジスタは電荷を蓄積する電荷蓄積手段と接続可能とし、
前記転送レジスタに入力する前記転送パルス信号がＨＩＧＨからＬＯＷになった場合に前記電荷蓄積手段で電荷を蓄積するとともに、
前記転送レジスタに入力する前記転送パルス信号がＬＯＷからＨＩＧＨになった場合に前記電荷蓄積手段に蓄積した電荷を前記転送レジスタに充電する
ように構成したことを特徴とする固体撮像装置。
【請求項２】
転送パルス信号に基づいて電荷転送を行う転送レジスタを有する固体撮像装置において、
前記転送レジスタは電荷を蓄積する電荷蓄積手段と接続可能とし、
前記転送レジスタに入力する前記転送パルス信号がＨＩＧＨからＬＯＷになった場合に、前記転送レジスタと前記電荷蓄積手段とを電気的に接続して前記電荷蓄積手段を充電した後に、前記転送レジスタと前記電荷蓄積手段との接続を切断して前記転送レジスタにＬＯＷの前記転送パルス信号を入力するとともに、
前記転送レジスタに入力する前記転送パルス信号がＬＯＷからＨＩＧＨになった場合に、前記転送レジスタと前記電荷蓄積手段とを電気的に接続して前記電荷蓄積手段によって前記転送レジスタを充電した後に、前記転送レジスタと前記電荷蓄積手段との接続を切断して前記転送レジスタにＨＩＧＨの前記転送パルス信号を入力する
ように構成したことを特徴とする固体撮像装置。
【請求項３】
転送パルス信号に基づいて転送レジスタを駆動させる転送レジスタ駆動回路において、
前記転送レジスタは電荷を蓄積する電荷蓄積手段と接続可能とし、
前記転送レジスタに入力する前記転送パルス信号がＨＩＧＨからＬＯＷになった場合に前記電荷蓄積手段で電荷を蓄積するとともに、
前記転送レジスタに入力する前記転送パルス信号がＬＯＷからＨＩＧＨになった場合に前記電荷蓄積手段に蓄積した電荷を前記転送レジスタに充電する
ように構成したことを特徴とする転送レジスタ駆動回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、転送レジスタを有する固体撮像装置、及びその転送レジスタを駆動させる転送レジスタ駆動回路に関するものである。
【背景技術】
【０００２】
従来、ＣＣＤ（Charge Coupled Device）型固体撮像装置等のように、直線状に並設した複数の転送レジスタによって信号電荷を蓄積するためのポテンシャルをそれぞれ生成するとともに、各転送レジスタに印加する電圧を制御することによりポテンシャルを移動させて信号電荷の転送を可能としているＣＣＤが知られている。
【０００３】
各転送レジスタにはそれぞれ所定のタイミングとしたパルス信号を入力しており、パルス信号のＬＯＷにおいて第１の電圧となるとともに、ＨＩＧＨにおいて第１の電圧より高い第２の電圧となるようにして、パルス信号に基づいて転送レジスタに印加する電圧を第１の電圧と第２の電圧とに交互に切り替えている。
【０００４】
具体的にＣＣＤ型固体撮像装置の水平転送レジスタの場合について説明すると、図４に示すように、タイミングジェネレータa1'の内部で生成した水平転送レジスタクロックパルスＨφ_CLKをバッファ100に入力してドライブすることにより水平転送レジスタ制御信号Ｈφを生成し、この水平転送レジスタ制御信号Ｈφを所要の水平転送レジスタを形成している固体撮像素子a2'に入力している。図４中、200はタイミングジェネレータa1'における水平転送レジスタ制御信号Ｈφの出力端子であるとともに、固体撮像素子a2'における水平転送レジスタ制御信号Ｈφの入力端子である。
【０００５】
水平転送レジスタは、回路的には負荷容量CLとなっており、水平転送レジスタ制御信号ＨφのＨＩＧＨにおいて第２の電圧が印加されることにより、負荷容量CLに所定量の電荷を充電している。
【０００６】
そして、水平転送レジスタ制御信号ＨφのＬＯＷにおいて、水平転送レジスタに第２の電圧よりも低い第１の電圧が印加されることにより、第１の電位と第２の電位の電位差に相当する所定量の電荷を負荷容量CLから放電している（例えば、特許文献１参照。）。
【０００７】
通常、第１の電位はＧＮＤとするとともに第２の電位は駆動電圧としているので、水平転送レジスタでは、駆動電圧の充電・放電を繰り返していることとなっている。
【０００８】
特に、水平転送レジスタは負荷容量CLとなっており、パルス信号のＨＩＧＨにおいて第１の電圧と第２の電圧との電位差分の電荷の充電が行われ、パルス信号のＬＯＷにおいて第１の電圧と第２の電圧との電位差分の電荷の放電が行われている。
【特許文献１】特開昭５９−１９３５９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記したように水平転送レジスタ制御信号がＬＯＷの場合には、ＨＩＧＨの状態において各水平転送レジスタに蓄積していた電荷を放出するとともに、放出した電荷を通常はＧＮＤに掃き捨てていたために、電力を無駄に消費しているという問題があった。
【００１０】
特に、ＣＣＤ型固体撮像素子における水平転送レジスタでは電荷充放電容量の容量自体が大きく、しかも高速動作することによって充放電が高速で繰り返されることにより、多大な電力消費が生じているという問題があった。
【課題を解決するための手段】
【００１１】
そこで、本発明の固体撮像装置では、転送パルス信号に基づいて電荷転送を行う転送レジスタを有する固体撮像装置において、転送レジスタは電荷を蓄積する電荷蓄積手段と接続可能とし、転送レジスタに入力する転送パルス信号がＨＩＧＨからＬＯＷになった場合に電荷蓄積手段で電荷を蓄積するとともに、転送レジスタに入力する転送パルス信号がＬＯＷからＨＩＧＨになった場合に電荷蓄積手段に蓄積した電荷を転送レジスタに充電するように構成した。
【００１２】
また、本発明の固体撮像装置では、転送パルス信号に基づいて電荷転送を行う転送レジスタを有する固体撮像装置において、転送レジスタは電荷を蓄積する電荷蓄積手段と接続可能とし、転送レジスタに入力する転送パルス信号がＨＩＧＨからＬＯＷになった場合に、転送レジスタと電荷蓄積手段とを電気的に接続して電荷蓄積手段を充電した後に、転送レジスタと電荷蓄積手段との接続を切断して転送レジスタにＬＯＷの転送パルス信号を入力するとともに、転送レジスタに入力する転送パルス信号がＬＯＷからＨＩＧＨになった場合に、転送レジスタと電荷蓄積手段とを電気的に接続して電荷蓄積手段によって転送レジスタを充電した後に、転送レジスタと電荷蓄積手段との接続を切断して転送レジスタにＨＩＧＨの転送パルス信号を入力するように構成した。
【００１３】
また、本発明の転送レジスタ駆動回路では、転送パルス信号に基づいて転送レジスタを駆動させる転送レジスタ駆動回路において、転送レジスタは電荷を蓄積する電荷蓄積手段と接続可能とし、転送レジスタに入力する転送パルス信号がＨＩＧＨからＬＯＷになった場合に電荷蓄積手段で電荷を蓄積するとともに、転送レジスタに入力する転送パルス信号がＬＯＷからＨＩＧＨになった場合に電荷蓄積手段に蓄積した電荷を転送レジスタに充電するように構成した。
【発明の効果】
【００１４】
請求項１記載の発明によれば、転送パルス信号に基づいて電荷転送を行う転送レジスタを有する固体撮像装置において、転送レジスタは電荷を蓄積する電荷蓄積手段と接続可能とし、転送レジスタに入力する転送パルス信号がＨＩＧＨからＬＯＷになった場合に電荷蓄積手段で電荷を蓄積するとともに、転送レジスタに入力する転送パルス信号がＬＯＷからＨＩＧＨになった場合に電荷蓄積手段に蓄積した電荷を転送レジスタに充電するように構成したことによって、転送レジスタに充電した電荷の一部を電荷蓄積手段に蓄電して再利用することができるので、低消費電力化を図ることができる。
【００１５】
請求項２記載の発明によれば、転送パルス信号に基づいて電荷転送を行う転送レジスタを有する固体撮像装置において、転送レジスタは電荷を蓄積する電荷蓄積手段と接続可能とし、転送レジスタに入力する転送パルス信号がＨＩＧＨからＬＯＷになった場合に、転送レジスタと電荷蓄積手段とを電気的に接続して電荷蓄積手段を充電した後に、転送レジスタと電荷蓄積手段との接続を切断して転送レジスタにＬＯＷの転送パルス信号を入力するとともに、転送レジスタに入力する転送パルス信号がＬＯＷからＨＩＧＨになった場合に、転送レジスタと電荷蓄積手段とを電気的に接続して電荷蓄積手段によって転送レジスタを充電した後に、転送レジスタと電荷蓄積手段との接続を切断して転送レジスタにＨＩＧＨの転送パルス信号を入力するように構成したことによって、電荷蓄積手段は転送レジスタのみと電荷の授受を行い、転送パルス信号に基づく電源からの直接的な充電及び放電を行わないことにより、転送レジスタに動作遅れを生じさせることなく確実に動作させることができる。
【００１６】
請求項３記載の発明によれば、転送パルス信号に基づいて転送レジスタを駆動させる転送レジスタ駆動回路において、転送レジスタは電荷を蓄積する電荷蓄積手段と接続可能とし、転送レジスタに入力する転送パルス信号がＨＩＧＨからＬＯＷになった場合に電荷蓄積手段で電荷を蓄積するとともに、転送レジスタに入力する転送パルス信号がＬＯＷからＨＩＧＨになった場合に電荷蓄積手段に蓄積した電荷を転送レジスタに充電するように構成したことによって、請求項１記載の発明と同様に、転送レジスタに充電した電荷の一部を電荷蓄積手段に蓄電して再利用することができるので、低消費電力化を図ることができる。
【発明を実施するための最良の形態】
【００１７】
本発明の転送レジスタを有する固体撮像装置、及びその転送レジスタを駆動させる転送レジスタ駆動回路では、転送レジスタを電荷を蓄積する電荷蓄積手段と接続可能とし、転送レジスタが掃き捨てる電荷の一部を電荷蓄積手段で蓄積して、転送レジスタの再充電の際に電荷蓄積手段に蓄積された電荷を利用するように構成しているものである。
【００１８】
すなわち、転送レジスタは、所要のタイミングでＨＩＧＨとＬＯＷとを繰り返す転送パルス信号に基づいて動作させるようにし、転送レジスタに入力する転送パルス信号がＨＩＧＨからＬＯＷになった場合に電荷蓄積手段で電荷を蓄積するとともに、転送レジスタに入力する転送パルス信号がＬＯＷからＨＩＧＨになった場合に電荷蓄積手段に蓄積した電荷を転送レジスタに充電するように構成している。
【００１９】
したがって、転送パルス信号のＨＩＧＨに基づいて転送レジスタに充電する場合に、電源から供給される電荷を削減することができるので、低消費電力化を図ることができる。
【００２０】
しかも、転送レジスタに入力する転送パルス信号がＨＩＧＨからＬＯＷになった場合に、転送レジスタと電荷蓄積手段とを電気的に接続して電荷蓄積手段を充電した後に、転送レジスタと電荷蓄積手段との接続を切断して転送レジスタにＬＯＷの転送パルス信号を入力するとともに、転送レジスタに入力する転送パルス信号がＬＯＷからＨＩＧＨになった場合に、転送レジスタと電荷蓄積手段とを電気的に接続して電荷蓄積手段によって転送レジスタを充電した後に、転送レジスタと電荷蓄積手段との接続を切断して転送レジスタにＨＩＧＨの転送パルス信号を入力するようにしている。
【００２１】
したがって、電荷蓄積手段は転送レジスタのみと電荷の授受を行い、転送パルス信号に基づく電源からの直接的な充電及び放電を行わないことにより、転送レジスタに動作遅れを生じさせることを防止して、転送レジスタを適正に動作させることができる。
【００２２】
以下において、図面に基づいて本発明の実施形態を詳説する。図１は、本実施形態の転送レジスタ駆動回路の回路図である。
【００２３】
転送レジスタ駆動回路は、タイミングジェネレータa1の内部で生成した所要の水平転送レジスタクロックパルスＨφ_CLKをドライブして所要電圧の水平転送レジスタ制御信号Ｈφを生成するバッファ10と、水平転送レジスタクロックパルスＨφ_CLKに基づいて後述する電荷再利用容量C1と負荷容量C2との接続制御を行う制御信号C_SWを生成する制御信号生成部20と、水平転送レジスタ制御信号Ｈφの出力制御を行う出力制御部30と、制御信号C_SWに基づいて電荷再利用容量C1と負荷容量C2とを接続する第１スイッチトランジスタ40と、水平転送レジスタである負荷容量C2と、この負荷容量C2の電荷の一部を蓄積するとともに蓄積した電荷の一部を負荷容量C2に充電する電荷再利用容量C1とで構成している。
【００２４】
なお、本実施形態では、バッファ10、制御信号生成部20、出力制御部30はタイミングジェネレータa1に設け、第１スイッチトランジスタ40、電荷再利用容量C1、負荷容量C2は固体撮像素子a2に設けている。
【００２５】
図１中、50はタイミングジェネレータa1における水平転送レジスタ制御信号Ｈφの出力端子であるとともに、固体撮像素子a2における水平転送レジスタ制御信号Ｈφの入力端子であり、60はタイミングジェネレータa1における制御信号C_SWの出力端子であるとともに、固体撮像素子a2における制御信号C_SWの入力端子である。
【００２６】
バッファ10は、水平転送レジスタクロックパルスＨφ_CLKをドライブし、本実施形態では、ＨＩＧＨにおいて３Ｖの出力を行う水平転送レジスタ制御信号Ｈφを生成するようにしている。
【００２７】
制御信号生成部20は、本実施形態ではＤＬＬ（Delay Locked Loop）回路で構成し、水平転送レジスタクロックパルスＨφ_CLKに基づいて、図２に示すように水平転送レジスタクロックパルスＨφ_CLKの立ち下がり、及び水平転送レジスタクロックパルスＨφ_CLKの立ち上がりの所定時間だけ前にＨＩＧＨの状態となる制御信号C_SWを生成するようにしている。
【００２８】
出力制御部30は、図１に示すように、ＰＭＯＳで構成した第２スイッチトランジスタ31とＮＭＯＳで構成した第３スイッチトランジスタ32とを並列接続し、第２スイッチトランジスタ31のゲートに制御信号C_SWを入力するとともに、第３スイッチトランジスタ32のゲートに遅延回路33を介して制御信号C_SWを入力することにより、制御信号C_SWがＨＩＧＨの間は水平転送レジスタ制御信号Ｈφの出力を停止させるようにしている。
【００２９】
第１スイッチトランジスタ40は、ソースまたはドレインに電荷再利用容量C1または負荷容量C2を接続し、ゲートに制御信号C_SWを入力して、制御信号C_SWがＨＩＧＨの場合にのみ電荷再利用容量C1と負荷容量C2とを接続するようにしている。
【００３０】
また、負荷容量C2には入力端子50から入力された水平転送レジスタ制御信号Ｈφが入力されるようにしている。
【００３１】
上記したように転送レジスタ駆動回路を形成することによって、図２に示すように水平転送レジスタクロックパルスＨφ_CLKの立ち下がり部分でＨＩＧＨとなっている制御信号C_SWにより、電荷再利用容量C1への水平転送レジスタ制御信号Ｈφの入力を停止するとともに、電荷再利用容量C1と負荷容量C2とを接続して、電荷再利用容量C1に蓄積された電荷によって負荷容量C2の充電を行った後、制御信号C_SWがＬＯＷとなって電荷再利用容量C1と負荷容量C2とを非接続とするとともに、水平転送レジスタ制御信号Ｈφを負荷容量C2に入力して、水平転送レジスタ制御信号Ｈφによる負荷容量C2の充電を行うことができる。
【００３２】
一方、水平転送レジスタクロックパルスＨφ_CLKの立ち上がり部分でＨＩＧＨとなっている制御信号C_SWにより、電荷再利用容量C1への水平転送レジスタ制御信号Ｈφの入力を停止するとともに、電荷再利用容量C1と負荷容量C2とを接続して、負荷容量C2に蓄積された電荷によって電荷再利用容量C1の充電を行った後、制御信号C_SWがＬＯＷとなって電荷再利用容量C1と負荷容量C2とを非接続とするとともに、水平転送レジスタ制御信号Ｈφを負荷容量C2に入力して、水平転送レジスタ制御信号Ｈφによる負荷容量C2の充電を行うことができる。
【００３３】
このように、負荷容量C2に蓄積されていた電荷を電荷再利用容量C1に蓄積し、負荷容量C2の再充電の際に電荷再利用容量C1に蓄積されている電荷を用いて負荷容量C2のプレチャージを行うことにより、電荷の採用を図ることができ、消費電力を低減させることができる。
【００３４】
下表の表１は、図２のt1,t2,t3,t4,t5の各時点での水平転送レジスタ制御信号Ｈφ、制御信号C_SW、負荷容量C2、電荷再利用容量C1の電位を示したものである。表１ではコンデンサ容量がC1＝C2の場合を示している。C1≠C2でも可能であり、その場合は下表の電位の分圧がコンデンサ容量に応じて変ることは明らかである。
【００３５】
【表１】
2005311645.tif 000003
【００３６】
図３は、電荷再利用容量C1及び第１スイッチトランジスタ40の具体的な配置図の一例を示したものである。
【００３７】
本実施形態の固体撮像素子a1では、２相の水平転送レジスタを有しているものとする。70はP-Siゲート電極で構成した水平転送レジスタであり、71は水平転送レジスタ制御信号Ｈφを供給する第１配線、72は水平転送レジスタ制御信号Ｈφを供給する第２配線である。
【００３８】
73は第１スイッチトランジスタ40のゲート電極であり、74はP-Siゲート、75はＭＯＳ拡散層である。76は水平転送レジスタ70とＭＯＳ拡散層75とを接続する接続配線である。
【００３９】
電荷再利用容量C1は、ＭＯＳ拡散層78の上面に設けたP-Si層77と、ＭＯＳ拡散層78の下面に設けたＧＮＤ電極79とで構成している。90は、第１スイッチトランジスタ40と電荷再利用容量C1とを接続している接続配線である。
【００４０】
第１スイッチトランジスタ40のP-Siゲート74と、電荷再利用容量C1のP-Si層77とを、P-Siゲート電極で構成した水平転送レジスタ70と直列に配置することにより、第１スイッチトランジスタ40と電荷再利用容量C1とを効率的に配置することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明に係る転送レジスタ駆動回路の回路図である。
【図２】本発明に係る転送レジスタ駆動回路のタイミングチャートである。
【図３】電荷蓄積手段である電荷再利用容量及び第１スイッチトランジスタの配置図である。
【図４】従来の転送レジスタ駆動回路の回路図である。
【符号の説明】
【００４２】
a1        タイミングジェネレータ
a2        固体撮像素子
10        バッファ
20        制御信号生成部
30        出力制御部
31        第２スイッチトランジスタ
32        第３スイッチトランジスタ
33        遅延回路
40        第１スイッチトランジスタ
C1        電荷再利用容量
C2        負荷容量
C_SW      制御信号
Ｈφ_CLK  水平転送レジスタクロックパルス
Ｈφ      水平転送レジスタ制御信号
【図１】
2005311645.tif 000004
【図２】
2005311645.tif 000005
【図３】
2005311645.tif 000006
【図４】
2005311645.tif 000007