(57)【要約】【課題】  実質的に平滑かまたはヒロックの無い電極を形成する方法。【解決手段】  本発明は、反応性キャリアガス混合物を利用して、ＤＣマグネトロン反応性スパッタリングプロセスを提供する。本発明のＤＣマグネトロン反応性スパッタリングプロセスによって製造された平滑電極（４１２、４２２）の表面は、電子メモリ（６００、７００、８００）に使用される強誘電体薄膜キャパシタ（４００、５００）において、エージングするにつれ、比較的強力な分極、より小さい疲労およびより小さいインプリントを、可能にする。【選択図】  図４
2005311385.tif 000002
【特許請求の範囲】
【請求項１】
１対の電極（４１２、４２２）の間に挟持された強誘電体層（４２０）を含む強誘電体キャパシタを有する電子メモリデバイス（４００、５００、６００、７００、８００）であって、
該強誘電体層が、１３０ｎｍ未満の厚さを有する層状超格子材料であり、
該電極が、パラジウム、ロジウム、イリジウム、ルテニウム、それらの混合物、およびそれらの酸化物からなる群から選択される導電性材料を含み、および
該電極が、該強誘電体に接する実質的に平滑な表面を有し、該実質的に平滑な表面がそれぞれ、該強誘電体層の厚さ１３０ｎｍの約２０％より大きい距離を該強誘電体層中へ突起する表面の凸凹を実質的に有さないことによって特徴づけられる、電子メモリデバイス。
【請求項２】
前記強誘電体層は、実質的に欠陥がなく、そして該強誘電体層中に実質的にクラスターおよび孔隙を有さない、請求項１に記載の電子メモリデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
（発明の背景）
（１．発明の属する技術分野）
本発明は、集積回路において使用される平滑電極および薄膜強誘電体を含む方法および装置に関する。より詳細には、特殊なキャリヤガス混合物中で、ＤＣスパッタリングにより下部電極を堆積し、強誘電体キャパシタのメモリ保持特性を向上する。
【背景技術】
【０００２】
（２．問題点の開示）
薄膜強誘電体材料は、さまざまな不揮発性ランダムアクセスメモリデバイスにおいて使用される。例えば、Ｋｏｉｋｅに特許された米国特許第５，６００，５８７号は、強誘電体キャパシタおよびスイッチングトランジスタから構成されたメモリセルを用いる強誘電体不揮発性ランダムアクセスメモリを教示している。Ｏｍｕｒａに特許された米国特許第５，４９５，４３８号は、並列に接続された強誘電体キャパシタから形成された強誘電体メモリを教示している。このキャパシタは、異なる抗電界値の強誘電体材料を有し、その結果、多値データ（ｍｕｌｔｉ−ｖａｌｕｅ  ｄａｔａ）を使用または格納することができる。Ｎｉｓｈｉｍｕｒａらに特許された米国特許第５，５９２，４０９号は、２つのゲートの間に印加された電圧によって分極された強誘電体層を含む不揮発性メモリを教示している。分極またはメモリ格納状態は、強誘電体層を流れる高いまたは低い電流の流れとして読み取られ、このことが非破壊読み出しを可能にする。Ｔａｋｅｕｃｈｉらに特許された米国特許第５，５３９，２７９号は、ダイナミックランダムアクセスメモリ（「ＤＲＡＭ」）モードおよび強誘電体ランダムアクセスメモリ（「ＦＥＲＡＭ」）モードを含む２つの動作モードの間で切り替わる、高速１トランジスタ１キャパシタ強誘電体メモリを教示している。
【０００３】
強誘電体メモリは、印加電界の存在下で分極し、印加電界が除去された後もこの分極が維持される。したがって、強誘電体メモリは不揮発性である。図１は、強誘電体薄膜についての、理想的な分極ヒステリシス曲線１００を示す。曲線１００の側部１０２は、印加電界を正の値から負の値へと変化させつつ、強誘電体キャパシタ上の電荷を測定することにより得られる。曲線１００の側部１０４は、印加電界Ｅを負の値から正の値へと変化させつつ、強誘電体キャパシタ上の電荷を測定することにより得られる。点−ＥcおよびＥcは、従来、分極Ｐを０にするために必要とされる抗電界と呼ばれる。同様に、残留分極Ｐｒまたは−Ｐｒは、電界値が０である場合の、強誘電体材料の分極である。Ｐｒおよび−Ｐｒの値は、理想的には同じ大きさを有するが、実際には、これらの値は大抵異なる。したがって、２Ｐｒと測定された分極は、実際のＰｒおよび−Ｐｒの値（これらの値は大きさの点で異なる）の絶対値を加算することにより計算される。自発分極値Ｐｓおよび−Ｐｓは、ヒステリシスループの直線の遠位端（例えば端部１０６）を外挿して、分極軸と交差することにより測定される。理想的な誘電体において、Ｐｓ＝Ｐｒとなる（しかし、線形な誘電体の振る舞いおよび非線形な強誘電体の振る舞いのために、実際の強誘電体においては、これらの値は異なる）。大きな、角形の、実質的に矩形の中央領域１０８は、抗電界および分極の両方について、曲線１０２と曲線１０４との大きな分離により、メモリとして使用する際の適合性を示す。
【０００４】
強誘電体メモリは、高速で、高密度で、且つ、不揮発性である。それでも、強誘電体メモリは、繰り返しの使用により薄膜強誘電体材料の分極が低下するので、広範な商業的用途にはあまり用いられない。実際の薄膜強誘電体は、理想的な強誘電体として機能しない。図１の理想的な振る舞いからの逸脱が、強誘電体のインプリントおよび疲労として観察される。これらの逸脱は、一般的且つ厳しいものなので、商業上の要件を満たす薄膜強誘電体を見つけることはほとんど不可能である。集積強誘電体デバイスに最良の材料は、従来の集積回路動作電圧（つまり３〜５ボルト（Ｖ））から得られ得る抗電界を用いてスイッチングされる。この材料は、例えば、２Ｐｒとして決定される、１２〜１５マイクロクーロン／平方センチメートル（μＣ／ｃｍ2）を超える非常に高い分極を有し、十分な密度を有するメモリの構成を可能にする必要がある。分極疲労は、数億回のスイッチングサイクルを超える間、非常に低いかまたは存在しない必要がある。さらに、強誘電体材料は、インプリントすべきではない。つまり、ヒステリシス曲線は、正または負の抗電界に片寄るようにシフトすることがないようにする必要がある。
【０００５】
図２は、ヒステリシス曲線１００に及ぼされる環境応力の影響を示す。曲線２００は、曲線１００に対する疲労の影響を示す。疲労は、中央領域１０８を規定する曲線１０２と曲線１０４との分離を減少させる。中央領域１０８は、さらなる疲労により次第に小さくなる。この分離の変化は主に、印加電界上の電荷欠損の関連するスクリーニング効果と共に、分極スイッチングの結果として、強誘電体材料内で発生する点電荷欠陥の発生に帰因する。したがって、強誘電体材料は、繰り返される分極のスイッチングのせいで、疲労により時間の経過と共に消耗する。
【０００６】
Ａｒａｕｊｏらに特許された米国特許第５，５１９，２３４号は、曲線２００の疲労の問題が、Ｓｍｏｌｅｎｓｋｉｉらの”Ｆｅｒｒｏｅｌｅｃｔｒｉｃｓ  ａｎｄ  Ｒｅｌａｔｅｄ  Ｍａｔｅｒｉａｌｓ”Ｇｏｒｄｏｎ  ａｎｄ  Ｂｒｅａｃｈ  （１９８４）に記載された「層状ペロブスカイト様の」材料等の、層状超格子材料の使用により実質的に克服されることを教示している。集積回路における薄膜層状超格子材料の使用は、Ｄｒ．Ａｒａｕｊｏの研究以前は公知ではなかった。層状超格子材料は、３０％未満の疲労で、分極状態が少なくとも１０9回にまでスイッチングされ得る薄膜強誘電体材料を提供することが報告されている。この疲労耐性のレベルは、例えば、チタン酸ジルコン酸鉛（ＰＺＴ）またはチタン酸ジルコン酸ランタン酸鉛（ＰＬＺＴ）等の他の強誘電体の疲労耐性よりも優れた、少なくとも約３オーダーの大きさであるので、当該分野において著しい前進を提供する。従来の層状超格子材料についての研究は、主にＰｔ／Ｔｉ下部電極および１８０ナノメートル（ｎｍ）のオーダーの厚さの層状超格子材料膜を使用して行われた。チタンは、電極が基板から剥離するのを防止するための接着層として使用される。
【０００７】
Ｓｍｏｌｅｎｓｋｉｉの文献の１５．３章によると、層状のペロブスカイト様材料または層状超格子材料が、大まかに３つのタイプに分類され得る。
（Ａ）式Ａm-1Ｂｉ2ＭmＯ3m+3（Ａ＝Ｂｉ3+、Ｂａ2+、Ｓｒ2+、Ｃａ2+、Ｐｂ2+、Ｋ+、Ｎａ+、および同程度のサイズを有する他のイオン；Ｍ＝Ｔｉ4+、Ｎｂ5+、Ｔａ5+、Ｍｏ6+、Ｗ6+、Ｆｅ3+、および酸素八面体を占める他のイオン）を有する化合物、
（Ｂ）チタン酸ストロンチウムＳｒ2ＴｉＯ4、Ｓｒ3Ｔｉ2Ｏ7、およびＳｒ4Ｔｉ3Ｏ10等の化合物を含む式Ａm+1ＭmＯ3m+1を有する化合物、および
（Ｃ）Ｓｒ2Ｎｂ2Ｏ7、Ｌａ2Ｔｉ2Ｏ7、Ｓｒ5ＴｉＮｂ4Ｏ17、Ｓｒ6Ｔｉ2Ｎｂ4Ｏ20等の化合物を含む、式ＡmＭmＯ3m+2を有する化合物。
【０００８】
Ｓｍｏｌｅｎｓｋｉｉは、ペロブスカイト様の層が、ｍの値に基づいて異なる厚さを有し得ること、および、ペロブスカイトＡＭＯ3は、原則的に、ｍ＝無限大である任意のタイプの層状ペロブスカイト様構造の限定的な例であることを観察した。Ｓｍｏｌｅｎｓｋｉｉはまた、最小の厚さを有する層（ｍ＝１）をＰで示し、ビスマス−酸素層をＢで示した場合、タイプＩの化合物は、．．．ＢＰmＢＰm．．．．と示され得ることに気付いた。Ｓｍｏｌｅｎｓｋｉｉはさらに、ｍが分数である場合、格子は、さまざまな厚さを有するペロブスカイト様の層を含み、公知のタイプＩの化合物すべてが強誘電体であることに気付いた。層状の超格子材料に帰因し得る低疲労強誘電体の大幅な改良にも関わらず、図２の曲線２０２によって典型的に示されるインプリントの問題が残る。曲線２０２は、環境応力が、曲線１００を右または左にシフトさせることにより、曲線１００をインプリントし得ることを示す。このインプリントは、強誘電体材料に単一方向の電圧パルスを繰り返し印加した場合に起こる。通常のヒステリシススイッチングの結果として、特に高温の場合に、一定のインプリントが起こる。強誘電体材料は、側部１０２および１０４を印加電界に対して正または負の方向にシフトさせる残留分極またはバイアスを保持する。したがって、曲線２０２は、強誘電体キャパシタに負のパルスを繰り返すことにより、正の方向２０４にシフトされている。また、正の電圧により繰り返しパルスを行うことにより、反対方向へのシフトが起こり得る。このタイプのパルスは、ＦＥＲＡＭにおけるセンス動作等の単一方向の電圧サイクルを繰り返した結果として強誘電体材料に起こることを示す。インプリントは、強誘電体材料が、論理値１または０に対応する分極状態を保持し得ないほど深刻であり得る。つまり、インプリントによる劣化の結果、強誘電体はメモリでの使用に適さなくなる。
【０００９】
Ｖｅｒｈａｅｇｈｅに特許された米国特許第５，５９２，４１０号は、強誘電体インプリント現象を「補償」と呼んでいる。この第５，５９２，４１０号特許は、書き込みサイクルの間に電圧をパルスして、ヒステリシスループを、曲線１００のインプリントされていない位置に向かって戻すことにより、曲線２０２と比べて、インプリントを反転し得ることを教示している。したがって、インプリントの問題は、パルスされた電圧がスイッチング電圧の反対である特別な書き込み動作によって反転される。Ｖｅｒｈａｅｇｈｅの第５，５９２，４１０号特許の教示にも関わらず、インプリント現象は部分的に不可逆な現象であるため、逆電圧パルスは、問題を完全には解決しない。観察されたインプリントは、例えば、分極された結晶ドメインのトラップに関する点電荷欠陥の生成等の、強誘電体結晶の微細構造の対応する変化を反映する。これら微細構造の変化の多くが不可逆である。
【００１０】
図３は、疲労およびインプリントが、強誘電体メモリ読み出し／書き込み制御動作に及ぼす悪影響を示す。メモリ制御論理回路は、領域３００で示す最小の分極分離ウィンドウ（つまりプログラミングウィンドウ）を要求する。領域３００は、例えばメモリセンス増幅回路の動作等のメモリ動作のために、十分な読み出し電荷を生成する程度に十分に大きくなければならない。初めの２Ｐｒ分離ウィンドウ３０２は、約１０年または一定の通常使用の後、トラック３０４および３０６の間の分離がメモリ動作を行えないほど小さくなるまで、トラック３０４および３０６に沿って、強誘電体メモリデバイスの寿命の経過と共に減少する。この通常使用時の寿命は、応力時間線３０８に従う。曲線３１０は、曲線１００を生成するした材料と同じ材料から得られる分極ヒステリシス曲線であるが、トラック３０４および３０６に沿ったある時点における下降線上で測定される。疲労し、インプリントされた材料について、残留分極値ＲｍｓおよびＲｍｎは、＋Ｐｒおよび−Ｐｒに相当する。ＲｍｓおよびＲｍｎは、疲労し、インプリントされたヒステリシス曲線３１０における、電界ゼロでの、残留分極として規定される。矢印３１２は、主に疲労に帰因する正の分極保持損失の量を示す。矢印３１４は、主に曲線１００に対する曲線３１２のインプリントシフトによって引き起こされる負の分極保持損失の量を示す。矢印３１６は、曲線１００に対する曲線３１２の電圧センターシフトの量を示す。電圧センターシフトは、強誘電体材料のインプリントを示す。
【００１１】
従来の研究の全てが、疲労およびインプリントの問題を克服するための新たな強誘電体材料の開発に焦点を当てたものではない。Ｎａｋａｍｕｒａの”Ｐｒｅｐａｒａｔｉｏｎ  ｏｆ  Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3  Ｔｈｉｎ  Ｆｉｌｍｓ  ｏｎ  Ｉｒ  ａｎｄ  ＩｒＯ2  Ｅｌｅｃｔｒｏｄｅｓ”３３  Ｊｐｎ．  Ｊ．  Ａｐｐｌ．Ｐｈｙｓ．  ５２０７−５２１０  （Ｓｅｐｔ．  １９９４）は、ＲＦマグネトロン反応性スパッタリングを用いてＰｔ、Ｉｒ、およびＩｒＯ2電極を製造することを教示している。ＲＦスパッタリングが行われる間、基板温度を４５０℃に維持し、膜に対して４００℃での堆積後アニーリングを行った。ＰＺＴ薄膜を、ＲＦスパッタリングで堆積された下部電極の上に堆積した。従来のＰｔ／Ｔｉ電極上のＰＺＴの分極（Ｐｒ）は、１０8サイクルの後、５０％減少した。対照的に、ＩｒＯ2の上部電極と下部電極との間にＰＺＴを含むデバイスは、１０8サイクルの後、５％しか疲労しなかった。この論文は、疲労耐性の向上は、電極−強誘電体境界において部分的にＰＺＴと反応した、酸化の不完全なＩｒＯ2が原因であったと仮定している。
【００１２】
ＲＦマグネトロン反応性スパッタリングにおいて酸素キャリアガスを使用して、加速されたスパッタリングガスが、バリウムストロンチウムチタン酸化物からなる誘電体薄膜に当たることによって点電荷欠陥を生成するのを防止する。Ｊｏｏらの”Ｉｍｐｒｏｖｅｍｅｎｔ  ｏｆ  ｌｅａｋａｇｅ  ｃｕｒｒｅｎｔｓ  ｏｆ  Ｐｔ／（Ｂａ，Ｓｒ）ＴｉＯ3／Ｐｔ  ｃａｐａｃｉｔｏｒｓ”，  ７０
Ａｐｐｌ．  Ｐｈｙｓ．  Ｌｅｔｔ．  ３０５３−３０５５  （Ｊｕｎｅ  １９９７）は、ＲＦマグネトロン反応性スパッタリングを行って、薄膜バリウムストロンチウムチタン酸化物誘電体材料上にプラチナ上部電極を堆積することを示す。ＲＦマグネトロン堆積を、混合Ａｒ／Ｏ2キャリアガスを用いて行った。キャリアガス内の酸素イオンが、バリウムストロンチウムチタン酸化物誘電体内の酸素空格を補償して、漏れ電流を大幅に低減した。ＲＦスパッタリングで堆積されたプラチナは、円柱状の構造を有していた。これは、上部プラチナ電極内での酸素イオンの輸送を容易にすると考えられる。酸素キャリアガスＡｒ／Ｏ2（３５／１５）を２０秒間使用した結果、５ｎｍの厚さのプラチナ膜を堆積した。それに対して、Ａｒガスのみを４０秒間使用した結果、９５ｎｍの厚さのプラチナ膜を堆積した。したがって、この論文は、上部電極のスパッタリングの初期段階においてのみ酸素ガスを導入することにより、漏れ電流を低減するのに十分であると判定している。したがって、堆積速度は、次の段階で純粋なＡｒキャリアガスを使用することにより向上され得る。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
層状超格子材料の疲労耐性を向上し、且つ、層状超格子材料を実質的にインプリントの無い状態する、薄膜強誘電体層状超格子材料キャパシタについての、下部電極構造を提供する必要が残る。さらに、スパッタリングチャンバにおいて反応性キャリアガス混合物が使用される際に、スパッタリングされる金属の堆積速度を増大することにより、スパッタリングプロセスを向上する必要がある。
【課題を解決するための手段】
【００１４】
（解決方法）
図２に曲線２０２として示したインプリント現象は、強誘電体膜上の表面の凹凸および強誘電体膜内の欠陥（例えば、これら表面の凹凸および欠陥は、薄膜強誘電体キャパシタデバイス内の下部電極上のヒロック、あるいは、強誘電体膜内にクラスターまたは孔隙と共に存在する強誘電体膜上の同様の表面凹凸等に相応する）によって影響を受けることがわかっている。特に、従来技術のＰｔ／Ｔｉ下部電極は、特にインプリントの量を増大させやすい鋭いヒロックを生成し、従来技術のスピンオン堆積された強誘電体膜は、疲労耐性およびメモリ保持力を低下させやすい欠陥を含む。したがって、鋭い凹凸を有する強誘電体キャパシタは、集積メモリに劣った電子性能を提供する。さらに、上部電極をスパッタリングする間に酸素キャリアガスを使用することにより、実質的に平滑な上部電極を形成しつつ、同時に、薄膜層状超格子材料の疲労耐性、分極、メモリ保持力、およびインプリント特性を向上し得る。
【００１５】
本発明は、反応性キャリアガス混合物を利用して、実質的に平滑かまたはヒロックの無い電極を形成する、ＤＣマグネトロン反応性スパッタリングプロセスを提供することにより、上で概説した問題を克服する。平滑電極は、強誘電体、特に層状超格子材料と組み合わせて使用される。約５０ｎｍ〜８０ｎｍの未満の厚さを有する層状超格子材料からなる超薄膜は、従来気付かなかった強誘電体性能における重要で驚くべく利点を提供する。
【００１６】
平滑電極は、新規なＤＣスパッタリングプロセスに基づいて製造される。ＤＣスパッタリング堆積において使用されるキャリアガス混合物は、導電性金属および導電性金属酸化物のスパッタリングを行うために、希ガスおよび反応性ガスの混合物を含む。強誘電体材料は、特に、下部電極を堆積して、強誘電体層上に上部電極を受け取るための同様の平滑表面を形成した提供した後に、液体ソースミスト化学蒸着（「ＬＳＭＣＤ」）および急速熱処理（「ＲＴＰ」）を用いて処理され得る。ＬＳＭＣＤは、正確に制御された量のストロンチウム前駆体、ビスマス前駆体、タンタル前駆体、およびニオブ前駆体を有する単一の化学量論的に正確な液体前駆体を用いて、ストロンチウムビスマスタンタルニオブ酸化物の膜を形成する。液体前駆体をエアロゾルに変換した後、ミスト状のエアロゾルが不活性キャリアガスと共に真空チャンバ内に注入され、回転している基板上に均一に堆積される。ＲＴＰは、ハロゲンランプまたは他の高エネルギ放射性熱移動デバイスを用いる従来の手段によって行われる。上部電極はまた、希ガス種および反応性ガス種を含むキャリアガス混合物を用いてＤＣマグネトロンスパッタリングによって堆積される。
【００１７】
ＤＣマグネトロンのグロー放電によって生成される反応性イオン種は、基板上で加速されたイオンの衝撃によって形成される点電荷欠陥を補償するために利用できる。キャリアガス混合物の反応性ガス種は、好適には、反応して、基板上に既存の材料または基板上に続いて堆積される材料を生成する試薬のガス種である。あるいは、反応性ガスは、反応して格子欠陥を補償する任意のガスであり得る。例えば、電極が金属酸化物上にスパッタリングされ、酸素が酸素欠陥を補償する場合は、電荷反応性ガス種は酸素である。同様に、電極が窒化物上にスパッタリングされるか、または、金属酸化物中の酸素欠陥を過補償するために窒素が使用され得る場合は、電荷補償部分は窒素である。
【００１８】
ＤＣスパッタリングされた電極が層状超格子材料と組み合わせて使用される場合、層状超格子材料は疲労に対して良好の耐性を示し、平滑下部電極に対するそれらの整合性が、ＦＥＲＡＭ等の集積強誘電体メモリにおけるそれらのインプリント性能を改良する。それに付随した層状超格子材料中の点電荷欠陥の減少もまた、疲労耐性および疲労に対する耐性を向上する。
【００１９】
有利なことに、平滑電極は、強誘電体キャパシタを短くすることなく、層状超格子材料からなる、ますます薄い膜の使用を可能にする。より薄い材料内のメモリ保持ウィンドウが、比較できるより厚い材料に存在するウィンドウよりも大きな大きさを有するので、この薄膜は、そのメモリ保持ウィンドウの驚くべき向上を示す。より厚い材料内の、より多くの数の配向した強誘電体ドメインが、より大きな蓄積分極効果を提供するはずなので、反対の効果が期待されるが、このより大きな蓄積分極効果は実際には観察されない。したがって、平滑電極および薄膜の使用により、かなり優れた強誘電体メモリを構成することができる。
【００２０】
本発明による好適な薄膜強誘電体キャパシタは、第１の平滑表面を有する下部電極、クラスターまたは孔隙を全く含まない強誘電体薄膜層状超格子材料、ならびに第２の平滑表面を有する上部電極を含む。最も好適な層状超格子材料は、ストロンチウムビスマスタンタル酸化物およびストロンチウムビスマスニオブタンタル酸化物である。強誘電体薄膜層状超格子材料は、電極の平滑表面に接触し、３０ｎｍ〜２５０ｎｍの範囲の厚さを有する。これにより、これら電極のうちの１つの電極上の平滑表面は、全ての表面凹凸が、薄膜強誘電体層状超格子材料に向かって、強誘電体薄膜層状超格子材料の厚さの２０％未満の距離まで突出した形状を有する表面として規定される。また、平滑電極上の実質的に全ての表面凹凸が丸みを帯びて、実質的に鋭角な凹凸が無いのが好適である。平滑表面を規定する他の方法は、表面がより平滑になるように、つまり、１時間の間７００℃〜８００℃で酸素にさらしつつアニーリングを行ったシリコンの上に堆積された、比較可能なＰｔ／Ｔｉ（厚さ：２００ｎｍ／２００ｎｍ）の積層型電極の表面凹凸と比較して、角度が緩やかで、高さが低くて、且つ数の少ない表面凹凸を有するようにすることである。
【００２１】
本発明において使用する強誘電体薄膜層状超格子材料は、通常、３０ｎｍ〜２５０ｎｍの範囲の厚さを有する。この範囲を超える厚さもまた有用であるが、そのような厚さはあまり必要でない。層状超格子材料の厚さのより好適な範囲は、３０ｎｍ〜１１０ｎｍである。４０ｎｍ〜１００ｎｍの範囲が、よりいっそう好適であり、５０ｎｍ〜８０ｎｍの範囲が最も好適である。従来技術では、これらの小さな厚さを有する層状超格子材料を示しておらず、約１３０ｎｍ未満である。
【００２２】
本発明の強誘電体キャパシタは、より優れた電気性能を示す。例えば、選んだ強誘電体薄膜層状超格子材料は、７５℃で１００時間格納された後、１．５Ｖの分極または少なくとも７μＣ／ｃｍ2の電荷分離ウィンドウを提供することができる。７５℃での格納は、通常の集積回路動作温度と比較して非常に厳しく、その結果、保持力の損失を助長する傾向にある。７μＣ／ｃｍ2の分離ウィンドウは、従来の集積メモリ制御論理回路と適切なインタラクションを行うのに十分である。膜厚が約３０ｎｍへと減少するのにしたがって、分離ウィンドウは増大する。約３０ｎｍより薄い層状超格子材料膜は、異なる様態で結晶化し、粒子またはドメイン境界に沿って孔隙を示す。これが原因で、これらの膜は、強誘電体キャパシタへの使用には適さない。
【００２３】
本発明による強誘電体薄膜層状超格子材料における、より優れた電子性能の別の局面は、インプリントに対するより優れた耐性である。選んだ強誘電体薄膜層状超格子材料は、上記で説明したように、６Ｖでの方形波疲労耐久スイッチングの１０10サイクル後の、３Ｖの分極分離ウィンドウに相当する０．０１６３Ｖ未満のヒステリシスシフトを示す。
【００２４】
より優れた電子性能のさらに別の局面は、実質的に疲労の無い強誘電体層状超格子材料超薄膜の開発である。平滑電極の使用は、１０，０００Ｈｚの１Ｖの三角波を用いて１０10サイクルのスイッチングを行った後の、２Ｐｒの低下が約２％未満である強誘電体薄膜の使用を可能にする。このひときわ優れた強誘電体性能は、例えば３０ｎｍ〜１１０ｎｍの範囲の厚さを有する超薄膜から得られる。
【００２５】
ＤＣグロー放電の使用により、平滑電極構造が形成され得る。ある好適な実施形態において、下部電極はプラチナ層を含む。このプラチナ層は、好適には、イリジウム層の上に堆積される。ＤＣグロー放電を用いて形成される他の好適な下部電極構造は、酸化イリジウム層上に堆積されたプラチナ層、窒化チタン層上に堆積されたプラチナ層、酸化チタン層上に堆積されたプラチナ層、窒化タンタル層上に堆積されたプラチナ層、酸化タンタル層上に堆積されたプラチナ層、タングステンシリサイド層上に堆積されたプラチナ層、および窒化タングステンシリコン層上に堆積されたプラチナ層を含む。
【００２６】
他の好適な実施形態において、上記好適な実施形態におけるプラチナをルテニウムと置換して、Ｒｕ、Ｒｕ／Ｉｒ、Ｒｕ／ｌｒＯ2、Ｒｕ／ＷＳｉ、またはＲｕ／ＷＳｉＮ電極を提供してもよい。
【００２７】
さらに別の好適な実施形態において、プラチナをイリジウムと置換して、Ｉｒ、Ｉｒ／ＩｒＯ2、Ｉｒ／ＷＳｉ、またはＩｒ／ＷＳｉＮ電極を提供してもよい。
【００２８】
強誘電体キャパシタを製造するプロセスは、熱処理条件の慎重な制御を含む。平滑下部電極は、下部電極上の実質的に全ての表面凹凸形状が丸みを帯び且つ実質的に鋭角な凹凸を有さないように形成される。この平滑さは、電極材料およびアニーリング温度の適切な選択により得られる。例えば、平滑さの必要性は、アニーリングを１８０℃〜５００℃の範囲の温度で実行することを要求する。この温度は、好適には４５０℃を超えない。
【００２９】
ＦｅＲＡＭ等において使用する強誘電体キャパシタは、液体前駆体を用いて製造される。液体前駆体が下部電極上に堆積され、従来のスピンオン堆積によって、より好適にはＬＳＭＣＤによって、前駆体膜を提供する。前駆体膜は、前駆体膜の乾燥およびアニーリングを行うと、強誘電体層状超格子材料を生成することができる複数の金属を含む。前駆体膜の乾燥は、４００℃未満の温度で行われ、乾燥した前駆体残留物が提供される。乾燥した前駆体の残留物は、急速熱処理（「ＲＴＰ」）を用いて、５２５℃〜６７５℃の範囲のＲＴＰ温度で、３０秒〜５分の範囲の時間に亘って、ソフトベイクされる。ＲＴＰ温度は、より好適には６２５℃〜６５０℃の範囲であり、最も好適には６５０℃である。これは、ソフトベイクによって得られた前駆体の残留物上に平滑な上部表面を安定して形成する最も高い温度である。ソフトベイクされた前駆体の残留物は、酸素中で、４５０℃〜６５０℃の範囲のアニーリング温度で、３０分〜５時間の範囲の時間に亘って、拡散炉内でアニーリングされる。アニーリング温度は、より好適には、５００℃〜５６０℃の範囲であり、最も好適には５２５℃である。これは、ソフトベイクされた前駆体の残留物から強誘電体層状超格子材料を結晶化させるのにぎりぎり十分な温度である。
【００３０】
添付の図面と組み合わせて以下の詳細な説明を読むことにより、他の特徴、目的、および利点が、当業者に明らかになる。
【発明を実施するための最良の形態】
【００３１】
（好適な実施形態の詳細な説明）
（ＤＣスパッタリング堆積された材料を含む強誘電体キャパシタデバイス）
図４は、本発明による好適な強誘電体キャパシタ４００を示す。強誘電体キャパシタ４００は、平面メモリセルとして使用される。従来のウェハ４０２が、強誘電体キャパシタ４００を支持する。ウェハ４０２は、好適にはシリコンウェハであるが、少なくともアンチモン化インジウム、酸化マグネシウム、チタン酸ストロンチウム、サファイア、石英、ルビー、ひ化ガリウム、およびこれらの材料の組み合わせを含む、他の従来の材料であり得る。例えば、少なくとも約２００ｎｍの厚さを有する、二酸化ケイ素からなる第１の絶縁層４０４は、好適には、シリコンウェハ４０２の上に形成される。接着層４０６は、好適には約１００ｎｍの厚さを有するイリジウム、酸化イリジウム、ルテニウム、酸化ルテニウム、タンタル、酸化タンタル、チタン、または酸化チタンから形成される。約３００ｎｍの厚さを有する第１の導電膜４１０は、プラチナ、パラジウム、ロジウム、イリジウム、ルテニウム、酸化プラチナ、酸化パラジウム、酸化ロジウム、酸化イリジウム、または酸化ルテニウムから形成される。
【００３２】
層４０６および層４１０は下部電極４１２を含み、下部電極４１２は、例えば凹凸部４１６および４１８等の複数の表面凹凸部を有する第１の平滑上部表面４１４を提供する。これにより、表面凹凸部は、意図した輪郭に基づく電極の平滑で連続した流れとなるべきものを損なう、電極の表面上の構造形状として規定される。実質的に平面である電極表面であると意図されているものにおける、表面形状の例として、鋭いヒロックまたは急なヒロック、小さな丸みを帯びたマウンド、および小さな丸みを帯びたピット等が挙げられる。薄膜表面の形状または凹凸部は、走査型電子顕微鏡での観察において、高倍率で可視になる。表面凹凸部４１６および４１８は、全体が丸みを帯びており、従来のＰｔ／Ｔｉ電極上のヒロック内に観察され得るタイプの鋭角な凹凸が実質的に無い。電極の平滑さは、下部電極４１２上のスパイクが強誘電体キャパシタ４００を介した短絡を引き起こすのを防止するために、特に必要である。
【００３３】
薄膜強誘電体層状超格子材料層４２０は、第１の平滑表面４１４と接触する。第１の平滑表面４１４上の表面凹凸部４１６および４１８のうち、垂直方向に強誘電体層４２０に向かって、層４２０の垂直方向の厚さの２０％を超える距離まで突出している凹凸部は実質的に無い。これらの表面凹凸部が１４％未満であることがよりいっそう好適である。
【００３４】
上部電極４２２は、第２の導電膜４２４および随意に設けられる接着層４２６から構成される。層４２４および４２６は、それぞれ、上部電極に優れた平滑さを提供する本発明に基づく方法によって、ＤＣスパッタリングで堆積される。第２の導電膜４２４は、好適には約２００ｎｍ〜３００ｎｍの厚さを有し、好適にはプラチナ、パラジウム、ロジウム、イリジウム、ルテニウム、酸化プラチナ、酸化パラジウム、酸化ロジウム、酸化イリジウム、または酸化ルテニウムから形成される。接着層４２６は、酸化チタン、酸化タンタル、パラジウム、酸化パラジウム、ロジウム、酸化ロジウム、イリジウム、酸化イリジウム、ルテニウム、または酸化ルテニウムから形成され、好適には約１００ｎｍの厚さを有する。
【００３５】
強誘電体層４２０は、複数関連する表面凹凸部（例えば凹凸部４３０）を有する第２の平滑表面４２８を提供する。表面凹凸部４３０は、全体的に丸みを帯びており、本発明に基づく方法によって処理されない強誘電体キャパシタにおいて観察され得るタイプの鋭角な凹凸を実質的に有さない。第１の平滑表面４１４上の表面凹凸部４１６および４１８のうち、強誘電体層４２０に向かって、層４２０の垂直方向の厚さの２０％を超える距離まで突出している凹凸部は実質的に無い。強誘電体層４２０は、強誘電体層４２０と下部電極４１２と上部電極４２２との間の対応する接触界面において、第１の表面４１４および第２の表面４２８と整合する。
【００３６】
強誘電体キャパシタデバイス４００は、意図された使用環境において、集積メモリ回路の一部を形成する。図４に示したタイプの強誘電体キャパシタデバイスが、強誘電体トランジスタゲートおよび論理回路としての使用を含むさらなる用途を有することを、当業者は理解する。
【００３７】
図５は、スタック型メモリセルとして使用される強誘電体キャパシタ５００を示す。図５において、同一の構成要素は図４と同じ参照符合で示す。コンタクトホール５０２が、イオンエッチングまたは他の技術によって、酸化物層４０４を通るように形成されて、ウェハ４０２を露出させる。従来のポリシリコンの化学気相堆積および等方性イオンエッチングによって、コンタクトホールを埋めるようにポリシリコンプラグ５０４が形成される。約１５０ｎｍの厚さの窒化チタン、ケイ化タングステン、窒化タングステンシリコン、イリジウム、または酸化イリジウムから、拡散バリア層５０６が、ポリシリコンプラグ５０４の上に形成される。約２５０ｎｍの厚さを有する第１の導電膜４１０が、プラチナ、イリジウム、ルテニウム、酸化プラチナ、酸化イリジウム、または酸化ルテニウムから形成される。
【００３８】
（強誘電体層４２０における欠陥を除去するための液体前駆体の特別な堆積）
キャパシタ４００および５００を製造するプロセスにおいて、図４および図５に示すように、液体前駆体が下部電極４１２上に堆積され、従来のスピンオン堆積によって、より好適には、液体ソースミスト化学蒸着（「ＬＳＭＣＤ」）によって、前駆体膜が提供される。液体ソースミスト化学蒸着（「ＬＳＭＣＤ」）は、ベンチュリ型アトマイザを用いてミストを形成し、形成されたミストを、４ｋＶの高電圧で酸素ガスを用いてコロナシステムによりミストを充電した後に、窒素のキャリアガスで堆積チャンバ内に導入しつつ、ウェハを１５ｒｐｍで回転させながら液体前駆体膜を堆積する技術である。ＬＳＭＣＤによる前駆体膜は、前駆体膜を堆積する際に、強誘電体層状超格子材料に含まれるクラスターまたは孔隙を除去する事が出来る。ＬＳＭＣＤ技術は、液体前駆体から前駆体膜へとクラスターが移動するのを回避するのに、および前駆体膜の内部に孔隙が形成されるのを防止するのに、十分である。
【００３９】
（第２の平滑表面４２８の平滑さを高めるための液体前駆体の特別な処理）
キャパシタ４００および５００を製造するプロセスにおいて、図４および図５に示すように、液体前駆体は、前駆体膜の乾燥およびアニーリングを行なって、強誘電体層状超格子材料を生成することができる。前駆体膜の乾燥は、４００℃未満の温度で行われて、乾燥された前駆体残留物が提供される。乾燥された前駆体残留物は、急速熱処理（ＲＴＰ）を用いて、５２５℃〜６７５℃の範囲のＲＴＰ温度で、３０秒〜５分の範囲の時間に亘ってソフトベイクされる。ＲＴＰ温度は、より好適には６２５℃〜６５０℃の範囲であり、最も好適には６５０℃である。これは、ソフトベイクによって得られた前駆体の残留物上に平滑な上部表面４２８を安定して形成する最も高い温度である。ソフトベイクされた前駆体の残留物は、酸素中、４５０℃〜６５０℃の範囲のアニーリング温度で、拡散炉内でアニーリングされる。アニーリング温度は、より好適には、５００℃〜５６０℃の範囲であり、最も好適には５２５℃である。これは、ソフトベイクされた前駆体の残留物から強誘電体層状超格子材料を結晶化させるのにぎりぎり十分な温度である。
【００４０】
（表面凹凸部に対する寸法制限）
表面凹凸部４１６、４１８、および４３０が、強誘電体層４２０内に、強誘電体層４２０の厚さの２０％を超える距離まで突出してはいけないことについて、２つの主な理由がある。第１の理由は、破壊電圧に関する。現在まで研究されてきた層状の超格子材料は、約１ＭＶ／ｃｍの、つまり０．９ＭＶ／ｃｍ〜１．１ＭＶ／ｃｍの破壊電圧を有する。したがって、破壊を起こすことなく１Ｖの電圧に耐えるには、約１０ｎｍの層状超格子材料が必要である。すると、例えば表面凹凸部４３０が表面凹凸部４１６とほぼ整列している場合に、電極間で２つの凹凸部が互いに重なり合う可能性がある。破壊が起こると、強誘電体層４２０の完全な分極が起こり得ない。したがって、電極４１２と電極４２２との間の１．５Ｖの電位に耐えるためには、少なくとも１５ｎｍの層状超格子材料が必要である。３Ｖで動作するように設計された５０ｎｍの厚さの強誘電体層４２０は、３０ｎｍの厚さを要求する。したがって、ヒロックが、強誘電体層４２０内に２０ｎｍだけ突出し得る。２０ｎｍの厚さは、層４２０内の５０ｎｍの厚さの４０％（２０／５０＝４０％）に等しい。表面凹凸部がそれぞれの電極を横切る垂直整列状態にあり得るので、各電極について、この値の約半分、つまり２０％が要求される。
【００４１】
別の例として、１．５Ｖで動作するように設計された４０ｎｍの厚さの強誘電体層４２０は、１５ｎｍの厚さを要求する。したがって、ヒロックは、強誘電体層４２０内へ２５ｎｍしか突出し得ない。１５ｎｍの寸法は、層４２０の４０ｎｍの厚さの３８％（１５／４０＝３８％）に等しい。表面凹凸部がそれぞれの電極を横切る垂直整列状態にあり得るので、各電極について、この値の約半分、つまり２０％が要求される。
【００４２】
さらに別の例として、１Ｖで動作するように設計された３０ｎｍの厚さの強誘電体層４２０は、１０ｎｍの厚さを要求する。したがって、ヒロックは、強誘電体層４２０内へ２０％しか突出し得ない。１０ｎｍは、層４２０の３０ｎｍの厚さの３３％（１０／３０＝３３％）に等しい。表面凹凸部がそれぞれの電極を横切る垂直整列状態にあり得るので、各電極について、この値の約半分、つまり２０％が要求される。
【００４３】
表面凹凸部に対する寸法制限についての第２の理由または必要性は、強誘電体層４２０のインプリントを除去する必要性に関する。定性的な走査型電子顕微鏡データから、表面凹凸部の高さが大きくなるにしたがって、これらの大きな表面凹凸部を有する電極と接触する強誘電体層４２０等の強誘電体層のインプリントへの影響が大きくなるということが分かる。したがって、各電極上の表面凹凸部が強誘電体層４２０内に突出するのは２０％未満であるという要件は、より好適には１４％未満であり、３０ｎｍおよび４０ｎｍの厚さの強誘電体層４２０と共に使用するための７％の電極を製造するのは困難だが、さらに好適には７％未満である。
【００４４】
（図４または図５の強誘電体キャパシタを含む強誘電体メモリデバイス）
図６は、本発明の材料で形成された強誘電体スイッチングキャパシタを利用した、例示的な集積回路メモリ６００を示すブロック図である。簡略さのために、図示する実施形態は、１６キロビット（「１６Ｋ」）ＦＥＲＡＭについて示す。しかし、上記材料は、広範に亘るさまざまなサイズおよびタイプのメモリ（破壊読み出しおよび非破壊読み出しの両方）において利用され得る。図示した１６Ｋの実施形態において、行アドレスレジスタ６０４および列アドレスレジスタ６０６に接続された７本のアドレス入力ライン６０２がある。行アドレスレジスタ６０４は、７本のライン６１０を介して行デコーダ６０８に接続され、列アドレスレジスタ６０６は、７本のライン６１４を介して列デコーダ／データ入力／出力マルチプレクサ６１２に接続される。列デコーダ６０８は、１２８本のライン６１８を介して１２８×１２８メモリセルアレイ６１６に接続され、列デコーダ／データ入力／出力マルチプレクサ６１２は、１２８本のライン６２２を介してセンス増幅器６２０およびメモリセルアレイ６１６に接続される。ＲＡＳ*信号ライン６２４は、行アドレスレジスタ６０４、行デコーダ６０８、および列デコーダ／データ入力／出力マルチプレクサ６１２に接続され、一方、ＣＡＳ*信号ライン６２６は、列アドレスレジスタ６０６および列デコーダ／データ入力／出力マルチプレクサ６１２に接続される（本明細書中の説明において、「*」は信号の逆を示す）。入力／出力データライン６２８は、列デコーダ／データ入力／出力マルチプレクサ６１２に接続される。メモリセルアレイ６１６は、１２８×１２８＝１６，３８４個のメモリセルを含み、これらのメモリセルは、従来１６Ｋと指定されている。これらのセルは、本発明による強誘電体スイッチングキャパシタ型セルである。
【００４５】
図７は、強誘電体プレーナキャパシタ型スイッチングセル７００を示す。セル７００は、２つの電気的に相互接続された電気デバイス、つまり、トランジスタ７０２および強誘電体スイッチングキャパシタ４００を含む。トランジスタ７０２のゲート７０６は、通常「ワード線」と呼ばれるライン６１８Ａに接続される。ライン６１８Ａは、ライン６１８の１つに接続される（図６参照）。トランジスタ７０２のソース／ドレイン（７０８／７１０）は、通常「ビット線」と呼ばれるライン６２２Ａに接続される。ライン６２２Ａは、ライン６２２の１つに接続される。
【００４６】
図４に示すようにプレーナ型メモリセルが使用される図７において、トランジスタ７０２のソース／ドレイン７１０は、スイッチングキャパシタ４００の上部電極４２２に接続され、スイッチングキャパシタ４００の下部電極４１２は、基準電圧Ｖrefに接続される。
【００４７】
図８は、図５に示したタイプのスタック型キャパシタ５００を組み込んだ強誘電体スタックタイプキャパシタ型スイッチングセル８００を示す。図８において、図７と同じ部分は同じ参照符合で示す。図８によると、トランジスタ７０２のソース／ドレイン７１０は、スイッチングキャパシタ５００の下部電極４１２に接続され、スイッチングキャパシタ５００の上部電極４２２は、ライン７１６に接続される。ライン７１６は、基準電圧Ｖrefに接続される。したがって、図８において、電極４１２および４２２の位置は、図７におけるこれらの電極の逆になる。
【００４８】
図９は、薄膜構造の中央部分図による、集積回路ＦＥＲＡＭとして製造されたメモリセル７００を示す。図９において、図４、図６、および図７と同じアイテムは同じ参照符合で示す。プレーナキャパシタ４００は、図４に示すように、薄膜強誘電体層４２０を含む。ウェハ４０２は、従来の手段によってドーピングされて、ソース／ドレイン領域７０８および７１０を提供する。層４０６および９００はさらなる絶縁層であり、これら絶縁層は、好適にはスピンオンガラス、もしくは他のリンドーピングされた二酸化ケイ素、ボロンリンドーピングされた（ｂｏｒｏｐｈｏｓｐｈｏｒｏｕｓ−ｄｏｐｅｄ）二酸化ケイ素、またはノンドーピングの二酸化ケイ素から形成される。下部電極４１２は、図４において説明したように構成される。ゲート７０６（図９に図示せず）に接続されたビット線６２２Ａおよびワード線６１８Ａはそれぞれ、好適にはアルミニウムから形成され、より好適にはチタン上に堆積された窒化チタンの拡散バリアメタル上にアルミニウムから形成され（Ａｌ／ＴｉＮ／Ｔｉ堆積層）、最も好適にはチタン上に堆積された窒化チタンの拡散バリアメタル上にアルミニウムから形成され、フォトマスク処理のために反射防止層窒化チタンによって覆われる（３０ｎｍ／８００ｎｍ／１５０ｎｍ／２５ｎｍの厚さのＴｉＮ／Ａｌ／ＴｉＮ／Ｔｉ堆積層）。ビット線６２２Ａは、部分的に、対応するコンタクトホール９０２内にある。
【００４９】
図１０は、薄膜構造の中央部分図による、集積回路ＦＥＲＡＭとして製造されたスタック型メモリセル８００を示す。図１０において、図５、図６、図７、図８、および図９と同じアイテムは同じ参照符合で示す。層１０００は、好適には層９００と同じ材料で形成される絶縁層である。
【００５０】
（メモリ読み出し動作、書き込み動作、およびセンス動作）
図４〜図８におけるメモリの動作は以下の通り。ライン６０２上に配置された行アドレス信号Ａo〜Ａ6（図６参照）および列アドレス信号Ａ7〜Ａ13は、ライン６２４および６２６を介してＲＡＳ*およびＣＡＳ*信号を利用して、アドレスレジスタ６０４および６０６によって多重化され、それぞれ列デコーダ６０８および列デコーダ／データ入力／出力マルチプレクサ６１２に送信される。行デコーダ６０８は、アドレスされるワード線６１８のうちの１つのワード線上にハイの信号を与える。列デコーダ／データ入力／出力マルチプレクサ６１２は、機能が書き込み機能であるかまたは読み出し機能であるかに基づいて、ライン６２８上に入力されたデータ信号を、列アドレスに対応するビット線６２２のうちの１つのビット線に与えるか、または、データライン６２８上に、列アドレスに対応するビット線６２２のうちの上記１つのビット線上の信号を出力するかのいずれかを行なう。当業者に公知であるように、読み出し機能は、ＲＡＳ*信号がＣＡＳ*信号に先行する場合にトリガされ、書き込み機能は、ＣＡＳ*信号がＲＡＳ*信号に先行する場合にトリガされる。ハイの電圧へと上昇されるワード線に接続された各セル７００および８００内のトランジスタ７０２がオンされ、読み出しまたは書き込み機能のいずれが実行され得るかに基づいて、ビット線６２２Ａ上のデータ信号をキャパシタ４００または５００へと読み出すことができるか、またはキャパシタ４００または５００上の信号ビット線６２２Ａ上に出力することができる。当業者に公知のように、センス増幅器６２０はライン６２２に沿って配置されて、そのライン上の信号を増幅する。他の公知のメモリ機能と同様に、上で概説した機能を実行するのに要求されるかまたは有用である他の論理も、メモリ７００または８００に含まれるが、図示しないか、またはそれが本発明に直接適用可能でないかのように説明する。
【００５１】
上で概説したように、ＲＡＳ*ライン６２４およびＣＡＳ*ライン６２６；レジスタ６０４および６０６；デコーダ６０８；列デコーダ／データ入力／出力マルチプレクサ６１２；およびトランジスタ７０２は、データライン６２８上のメモリセルに入力された情報に基づいて、メモリセル７００および８００を、それぞれ第１のメモリ状態または第２のメモリ状態にする情報書き込み手段７１８を含む（図７および図８参照）。第１のメモリセル状態は、強誘電体材料からなる層４２０が第１の分極状態にあることに対応し、第２のメモリセル状態は、層４２０が第２の分極状態にあることに対応する。これらの構成要素およびセンス増幅器６２０は、メモリセル７００および８００の状態をセンスし、センスされた状態に対応する電気信号を提供する情報読み出し手段７２０を含む。薄膜強誘電体層４２０の分極状態をセンスする必要性が原因で、情報読み出し手段７２０は、薄膜強誘電体層４２０に、単一方向の電圧パルスを繰り返し印加する。
【００５２】
（強誘電体メモリデバイスを製造するための一般化されたプロセスの概要）
図１１は、本発明に基づいてメモリセル７００または８００を製造するプロセスＰ１１００の模式プロセス図を示す。ステップＰ１１０２において、ウェハ４０２（図４および図５参照）は、下部電極４１２を受け取るように、従来の手段によって準備される。したがって、シリコンウェハ４０２は、酸素拡散炉内で加熱されて、酸化物層４０４を成長し得る。拡散またはコンタクトホール５０２は、イオンエッチングまたは他の技術によって酸化物層４０４を通るように形成され、ウェハ４０２が露出され得る。従来の技術により、露出されたウェハ４０２にｎ型またはｐ型のドーピングが行われて、ソース／ドレイン領域７０８および７１０が形成される。トランジスタゲート７０６は、従来の手段によって形成される。絶縁層４０６は、従来の化学気相成長によってスピンオンガラスまたは他のボロンリンドーピングされた二酸化ケイ素、リンドーピングされた二酸化ケイ素、またはノンドーピングの二酸化ケイ素として堆積され得る。
【００５３】
図１０に示すスタック型強誘電体メモリセル８００についてのみ、イオンエッチングまたは他の技術によって、絶縁層９００を通るコンタクトホール５０２および９０２が形成され、ウェハ４０２を露出し得る。従来の手段により、コンタクトホール５０２および９０２内にビット線６２２Ａおよびポリシリコンプラグ５０４が形成される。
【００５４】
ステップＰ１１０４において、下部電極４１２が形成される。接着層４０６は、プレーナ型強誘電体セル４００が図４および図９に示すように使用される場合、イリジウム、酸化イリジウム、ルテニウム、酸化ルテニウム、タンタル、酸化タンタル、チタン、または酸化チタンをＤＣスパッタリングすることにより、５０ｎｍ〜１５０ｎｍの範囲の厚さに形成される。スパッタ堆積された材料は、５００℃〜７００℃の温度で、炉に入れる際の２２分のランプおよび炉から出す際の２２分のランプを含む最小限の１時間の間、拡散炉内で酸素アニーリングによって、随意に処理される。
【００５５】
スタック型強誘電体セル５００を使用する場合、図５および図１０に示すように、窒化チタン、チタンタングステン、ケイ化タングステン、窒化タングステンシリコン、ケイ化タンタル、窒化タンタルシリコン、パラジウム、酸化パラジウム、ロジウム、酸化ロジウム、イリジウム、酸化イリジウム、ルテニウム、または酸化ルテニウムを、１００ｎｍ〜１５０ｎｍの範囲の厚さとなるようにＤＣスパッタリングすることにより、拡散バリア層４０８が形成される。スパッタリング堆積された材料は、拡散炉内で、４００℃〜７００℃で、炉に入れる際の２２分のランプおよび炉から出す際の２２分のランプを含む最小限の２時間の間、窒素または酸素アニーリングされる。
【００５６】
第１の導電膜４１０は、対応する絶縁層４０６またはバリア層４０８の上に堆積される。堆積は、好適には、プラチナ、パラジウム、ロジウム、イリジウム、ルテニウム、酸化プラチナ、酸化パラジウム、酸化ロジウム、酸化イリジウム、または酸化ルテニウムを、３００ｎｍの厚さとなるようにＤＣスパッタリングすることにより行われる。
【００５７】
例として、ステップＰ１１０４で使用するのに適したスパッタリング装置は、ＵＮＩＦＩＬＭ  ＴＥＣＨＮＯＬＯＧＹによって製造されたスパッタリング装置（型番ＰＶＤ−３００）を含む。ＡＮＥＬＶＡ  ＣＯＲＰＯＲＡＴＩＯＮによって製造された従来のＤＣマグネトロンスパッタリング装置（型番；ＩＬＣ−１０５１またはそれに相当するもの）もしくはＡＰＰＬＩＥＤ  ＭＡＴＥＲＩＡＬＳ，  ＩＮＣによって製造された従来のＤＣマグネトロンスパッタリング装置（型番；Ｅｎｄｕｒａ  ５５００−ＰＶＤまたはそれに相当するもの）がより好適である。
【００５８】
ＤＣマグネトロンスパッタリングプロセスは、１０-2Ｔｏｒｒ未満の圧力で希ガス種および反応性ガス種の組み合わせを含む反応性プラズマキャリアガス混合物を用いる。最も好適な希ガスは、その低い反応性および比較的低いコストのため、アルゴンである。最も好適な反応性ガス種は、窒素および酸素である。窒素は、キャリアガス混合物の７０％までの分圧で使用され得る。１０％〜５０％の範囲の窒素分圧を用いるのがより好適である。酸素は、キャリアガス混合物の１００％までで使用され得るが、酸素分圧が７５％以下である場合、より良い結果が得られる。５％〜６０％の範囲の酸素分圧を用いるのが最も好適である。
【００５９】
ステップＰ１１０６は、液体前駆体の調製を含む。薄膜強誘電体層４２０（図４および図５参照）は、好適には、米国特許第５，４２３，２８５号に記載のプロセス等の液体堆積プロセスを用いて形成される。以下の反応に基づいて調製されるカルボン酸金属アルコキシ前駆体を用いるのが好適である。
【００６０】
【化１】
2005311385.tif 000003
（Ｍは、ｎの電荷を有する金属カチオン。ｂは、０〜ｎの範囲のカルボン酸のモルの数。Ｒ’は、好適には４〜１５個の炭素原子を有するアルキル基。Ｒは、３〜９個の炭素原子を有するアルキル基。Ｒ”は、好適には約０〜１６個の炭素を有するアルキル基。ａ、ｂ、およびｘは、ＭおよびＭ’のそれぞれの価電子状態を満たす対応する置換基の相対的な量を示す整数である。）ＭおよびＭ’は、好適には、ストロンチウム、ビスマス、ニオブ、およびタンタルからなる群より選択される。上での反応プロセスの例示的な説明は一般化されており、したがって非限定的である。起こる特定の反応は、与えられる熱量に加えて、使用される金属、アルコール、カルボン酸に依存する。
【００６１】
反応を促進するために、アルコール、カルボン酸、および金属を含む反応混合物は、１〜２日間、約７０℃〜２００℃の範囲の温度で還流される。その後、反応混合物は、１００℃以上の温度で蒸留され、溶液から水および短鎖エステルが除去される。アルコールは、好適には、２−メトキシエタノールまたは２−メトキシプロパノールである。カルボン酸は、好適には、２−エチルヘキサン酸である。反応は、好適には、キシレンまたはｎ−オクタン溶媒内で行われる。反応生成物は、溶液１リットルあたり０．１〜０．３モルの所望の層上超格子材料を生成するモル濃度へと希釈される。最も好適な溶液は、１リットルあたり０．１０〜０．１３モルの範囲のモル濃度を有する。
【００６２】
ステップＰ１１０６から得られる層状超格子材料は、液体前駆体溶液が少なくとも５％〜１０％の過剰ビスマス量を含むように混合された場合、それらの意図した使用環境において、最もよく機能する。アニーリングステップＰ１１１６およびＰ１１２０の間に、ある一定のビスマスの揮発損失が起こる。過剰ビスマスの他の利点は、格子欠陥の補償を含む。強誘電体層４２０において使用する薄膜強誘電体超格子材料は、１００％以上の化学量論的な過剰ビスマス量を含むように調製されている。これらの材料は強誘電体であるが、過剰ビスマス量が、上で示したＳｍｏｌｅｎｓｋｉｉクラスＡ式を満たすために必要なビスマスの量の約５％〜１０％の範囲内に維持されなければ、低減された分極を示し得る。上記溶液は、前駆体溶液内の金属と比べて、アニーリングによる揮発損失が小さな金属を有する層状超格子材料を生成する。したがって、前駆体溶液は、Ｓｍｏｌｅｎｓｋｉｉ式によるＡサイトおよびＢサイト材料の化学量論的混合物よりも多いまたは少ない材料で調製され得る。例えば、溶液は、過剰ビスマスおよび過剰タンタルＢサイト金属で調製され得る。溶液はまた、例えばストロンチウムビスマスニオブタンタル酸化物におけるように、複数のＡサイトおよび複数のＢサイト金属の混合物を含み得る。
【００６３】
バリウムストロンチウムチタン酸化物およびチタン酸ジルコン酸鉛を含む他の強誘電体材料は、本発明において使用される液体前駆体から生成され得る。しかし、これらの他の強誘電体は、通常、約１００ｎｍの厚さよりも薄い超薄構成において発生する欠陥の形成または他の問題のせいで、超薄層内で使用され得ない。さらに、これらの他の材料は、厚さの減少に伴う分極および疲労耐性の減少を示し得るが、層上超格子材料については、厚さの減少と共に分極が増大するという逆のケースが当てはまり得る。したがって、他の強誘電体にとって、本発明によるＤＣスパッタリングプロセスによって平滑電極を製造する能力は、層状超格子材料にとってほど重要ではない。
【００６４】
ステップＰ１１０８において、ステップＰ１１０６から得られる前駆体溶液は、ステップＰ１１０４から得られる基板に与えられる。ここで、下部電極４１２の最上面４１４上に、薄膜強誘電体層４２０が設けられる。液体前駆体の適用は、好適には、周囲温度および大気圧で電極４１２の最上面に、２〜５ｍｌの液体前駆体溶液を滴下し、ウェハ４０２を回転させて過剰な溶液を除去し、薄膜液体残留物を残すことにより行われる。スピンオン堆積について、回転速度および溶液モル濃度を変えて、下部電極４１２上に残る液体前駆体溶液膜の厚さを調節することができる。ステップＰ１１０６の詳細な例は、以下に実施例１として提供される。好適には、液体前駆体は、液体ソースミスト化学蒸着（「ＬＳＭＣＤ」）技術によって適用される。
【００６５】
具体的には、液体堆積の好適な方法は、ＭｃＭｉｌｌａｎらの米国特許第５，４５６，９４５号に記載されているように、または、ペンシルバニア州アレンタウン（Ａｌｌｅｎｔｏｗｎ）のＳｕｂｍｉｃｒｏｎ  Ｓｙｓｔｅｍｓ  Ｃｏｒｐｏｒａｔｉｏｎにより製造されたＰｒｉｍａｘｘ２Ｆ  Ｓｔａｎｄａｌｏｎｅ  ＬＳＭＣＤ  Ｓｙｓｔｅｍ等の市販の液体ソースミスト化学蒸着装置を用いて達成され得るように、基板上に得られた液体薄膜を紫外線硬化させる、ミスト状のエアロゾルの堆積を含む。これらの装置は、所望の金属酸化物に対応する、化学量論的に正確な表示の金属を有する単一のソース液体を用いる。この液体は、コロイド状のサイズの粒子へとミスト化され、不活性キャリアガス内にエアロゾルミストを形成する。ミスト粒子の直径は、好適には、約５．５×１０7個の粒子に一致する約１７０ｎｍでのモードで、約５０〜５００ｎｍの通常の分布を有する。ミストは真空堆積チャンバ内に移動され、回転する基板上に均一に堆積される。液体前駆体のミストおよび回転する基板上の液体前駆体膜の分解を促進するために、紫外線照射を用いる。液体ソースミスト化学蒸着を用いて形成された強誘電体膜は、スピンオン堆積を用いて形成された膜よりも欠陥の数がより少なく、より良いステップカバレッジ、およびより平滑な上部表面を有する。あるいは、液体前駆体は、金属有機ソース材料での化学気相成長技術によって適用され得る。
【００６６】
ステップＰ１１１０において、ステップＰ１１０８から得られる前駆体膜を乾燥して、溶媒および他の揮発性有機物を除去する。前駆体は、乾燥空気雰囲気中で、約１５０℃〜４００℃の温度で、実質的に有機材料を液体薄膜から除去し、乾燥された前駆体の残留物を残すのに十分な時間の間、ホットプレート上で乾燥される。この時間は、好適には、約１分〜約３０分である。最も好適な乾燥条件は、第１段階では１５０℃で２分間、第２段階では２６０℃で４分間の乾燥を行う、２段階乾燥を提供する。
【００６７】
ステップＰ１１１２は、ステップＰ１１１０から得られる乾燥された前駆体の残留物を、ステップＰ１１１０において使用した温度よりも高い温度でソフトベイクするステップを含む。ソフトベイクは、好適には、５２５℃〜６７５℃で、３０秒〜５分間、従来のＲＴＰハロゲンランプの下にウェハを置くことを含む。最も好適なＲＴＰ条件は、６５０℃で６０秒間である。これらのＲＴＰ条件は、上部電極４２２の堆積前に、ソフトベイクされた前駆体の残留物が、平滑な最上表面を有することを確実にする。対照的に、７２５℃でソフトベイクされた前駆体の残留物の顕微鏡写真は、大部分に亘るヒロック構造および高さが４０ｎｍよりも高い大きな表面凹凸部を有する、許容範囲外の粗い上部表面を示す。
【００６８】
ステップＰ１１１２における６５０℃でのＲＴＰの代わりに、ウェハは、拡散炉内で、炉に入れる際および炉から出す際のそれぞれ４分間のランプを含む約１０分間の間、６５０℃でソフトベイクされ得る。しかしこの方法は、時々、不十分かまたは粗いソフトベイクされた残留物を形成する。ソフトベイクステップＰ１１１２は、プロセスＰ１１００から得られる結晶性複合体において、予測可能かまたは反復可能な電子特性を得る際には重要である。
【００６９】
以下の実際の実施例は、スピンオン堆積についての理想的な条件を得るために使用されるパラメータを示す。金属２−ヘキサン酸エチルおよびキシレンから形成された１リットルあたり０．１２モルの前駆体溶液の堆積について、１３００ｒｐｍが理想的な速度であることがわかった。
【実施例】
【００７０】
（実施例１）
（スピンオンプロセスから得られる材料の厚さ）
Ｈｕｇｈｅｓ  Ｔｅｃｈｎｉｃａｌ  Ｓｅｒｖｉｃｅｓ  ｏｆ  Ｖｉｅｎｎａ、Ｖｉｒｇｉｎｉａから市販のＳｒＢｉ2.61（Ｎｂ0.66Ｔａ1.63）Ｏ10.64を１リットル当たり０．２モルの溶液に調製し、そしてキシレン中にストロンチウム、ビスマス、ニオブ、およびタンタル  ２−ヘキサン酸エチル（ｔａｎｔａｌｕｍ  ２−ｅｔｈｙｌｈｅｘａｎａｏｔｅｓ）を含有させた。点眼器を使用して、２ｍｌアリコートのこの溶液を１３００ｒｐｍで回転するウェハに置き、前駆体溶液の膜を提供した。まず、得られた膜を１５０℃のホットプレート上で２分間、次に２６０℃のホットプレート上で４分間乾燥させ、２３９．９ｎｍ厚の残留物を放置して厚さ１６０ｎｍに収縮させ、そしてＲＴＰ下６５０℃で６０秒間ソフトベイクした。Ｇａｅｒｔｎｅｒ  Ｓｃｉｅｎｔｉｆｉｃ  Ｃｏｒｐｏｒａｔｉｏｎによって製造されたエリプソメータ（型番Ｌ−１０４ＳＡ）を使用して厚さを測定した。溶液をｎ−酢酸ブチルを用いて１リットル当たり０．１２モルに希釈し、そして他のスピンオン速度を試した。以下の表１は、他の膜のスピンオン条件の概要を含むとともに、その膜が６５０℃のＲＴＰに６０秒さらされた場合にひび割れするかどうかを示す。
【００７１】
【表１】
2005311385.tif 000004
【００７２】
ステップＰ１１１４において、ステップＰ１１１２から得られたソフトベイクされた前駆体残留物が所望の厚さでなければ、ステップＰ１１０８、Ｐ１１１０およびＰ１１１２を所望の厚さが得られるまで繰り返す。約１５０ｎｍ〜１８０ｎｍの厚さは通常、本明細書中に開示されるパラメータ下で１リットル当たり０．１２モルの溶液からなる２つのコーティングを必要とする。
【００７３】
ステップＰ１１１６において、ソフトベイクされた前駆体残留物をアニーリングして強誘電体薄膜層４２０（図４および５を参照）を形成する。このアニーリングステップは、第１のアニーリングと称し、後述のアニーリングステップと区別する。好ましくは、第１のアニーリングを酸素中で４５０℃〜６５０℃の温度で３０分〜２時間の時間で行う。より好ましくは、ステップＰ１１１６を５００℃〜５６０℃で１２０分間行う。最も好ましいアニーリング温度は、約５２５℃である。このような低い温度のアニーリングは、現在可能である。なぜなら、好ましい液体金属２−エチルヘキサナート前駆体溶液のソフトベイクした前駆体残留物を酸素中で５００℃〜５６０℃の最小温度範囲でアニーリングすると、結晶化してＳｍｏｌｅｎｓｋｉｉクラスＡタイプの薄膜層状超格子材料ができるからである（Ｘ線回折により分析される）。低温アニーリングは、薄膜強誘電体層状超格子材料層４２０内における熱によって誘発される応力による粗さの量を低減する。最も好ましいステップＰ１１１６の第１のアニーリングは、酸素雰囲気下で、炉への「押し込み」の少なくとも２２分間および炉からの「取り出し」のための同一時間を含む１２０分間のプロセスを使用して行う。これらに示すアニーリング時間のすべては、炉への出し入れの熱ランプを生成するために使用される時間である。
【００７４】
ステップＰ１１１８において、上部電極４２２をＤＣスパッタリングによって堆積する。接着層４２６の堆積は、好ましくは、接着層４０６のための堆積条件と同一の条件下で達成される。同様に、第２の導電膜４２４の堆積は、好ましくは、第１の導電膜４１０のための堆積条件と同一の条件下で達成される。
【００７５】
次に、ステップＰ１１２０において、デバイスを、当業者に理解され得るように、フォトレジストの塗布およびそれに続くイオンエッチングを含む従来の反応性イオンエッチングプロセスによってパターニングする。好ましくは、このパターニングは、第２のアニーリングステップＰ８２０の前に行って、第２のアニーリングがメモリセル４００からパターニング応力を除去し、そしてパターニング処理によって生成されるいかなる欠陥をも補正する機能を有し得るようにする。
【００７６】
好ましくは、第２のアニーリングステップＰ１１２２は、６５０℃〜８５０℃で１２０分間行われる。最も好ましいアニーリング温度は、約８００℃である。最も好ましくは、ステップＰ１１２２の第２のアニーリングは、酸素雰囲気中で、炉への「押し込み」の少なくとも２２分間および炉からの「取り出し」のための同一時間を含む１２０分間のプロセスを使用して行う。好ましくは、第２のアニーリングのための時間は、第１のアニーリングＰ１１１６のための時間と同じである。
【００７７】
最後に、ステップＰ１１２４において、デバイスは、完成しそして評価される。当業者に理解され得るように、完成のためには、さらなる層の堆積、コンタクトホールのイオンエッチング、および他の従来の処理が必要となり得る。ウェハ４０２を個々のユニットに切断して、複数の集積回路デバイスに分離し得る。これらの集積回路は、ウェハ４０２上に同時に製造されたものである。
【００７８】
以下の実施例で、本発明を実施するための好ましい材料および方法を記述するが、それらに何ら限定されるものではない。
【００７９】
（実施例２）
（ＤＣスパッタリングにおいて使用されるキャリアガスの酸素含有量に対するＤＣスパッタリング堆積されたイリジウムの感度）
プロセスステップＰ１１０２（図１１を参照）は、市販のシリコンウェハを拡散炉に置いて酸化物層４０４（図４および５を参照）を成長させることから開始した。ステップＰ１１０４を完了するために、酸化チタンニウムからなる接着層４０６を有する酸化物層４０４を含む基板を、ＤＣマグネトロンスパッタリング装置（Ｕｎｉｆｉｌｍ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｒｐｏｒａｔｉｏｎ製造のＰＶＤ−３００）に置いた。
【００８０】
第１の導電膜４１０に対応するイリジウム金属層または酸化イリジウム層を、４４．７ｎｍ〜１３７．６ｎｍの範囲の厚さになるようにＤＣスパッタリングした。真空チャンバ中のキャリアガス混合物は、プラズマを安定させるために、５．７Ｅ−３Ｔｏｒｒ分圧の酸素（Ｏ2）および５．７Ｅ−３Ｔｏｒｒ分圧のアルゴン、すなわち、５０％分圧の酸素を含んだ。これらの条件は、通常のアルゴンだけのプラズマを用いるスパッタリングと比較して、相対的に高い圧力である。スパッタリングは、０．５３Ａの固定電流を有するＤＣ電源を使用して行い、そしてその装置は、１分半にわたってスパッタリング電圧システムを自動的に決定した。
【００８１】
表２は、これらの膜の堆積速度を示し、そしてこのプロセスの向上は、従来のＲＦスパッタリング技術を上回る著しい利点を提供する。なぜなら、ＲＦキャリアガス混合物に酸素を含むと堆積速度が著しく低減させ、純粋なアルゴンキャリアガスを使用する速度の約１０％になるからである。この低減された堆積速度は、それに対応してより平滑な電極を形成させることになり有利である。このことは、走査型電子顕微鏡によって確認される。
【００８２】
この表２に１分・１入力電力当たりの堆積速度として示すデータは、Ｊｏｏ論文の３０５４頁に報告された結果と異なる。
【００８３】
【表２】
2005311385.tif 000005
【００８４】
図１２に示されるように、酸素キャリアガスの分圧が２５％〜５０％の範囲において、堆積された酸化イリジウムの屈折率が比較的一定であり、約５０％で最も一定である。屈折率におけるこの安定性は、ＤＣスパッタリング堆積がキャリアガス混合物中に酸素反応性ガス種を用いても半酸化膜を形成せず、そして従来のＲＦスパッタリング技術と比肩する。
【００８５】
図１３は、シート抵抗測定およびモフォロジー観察の結果を示す。それらは、従来のピコアンペアメータおよび顕微鏡を使用して、ＤＣスパッタリング堆積膜について行ったものである。それらの膜は、図１２の、堆積後に４００℃〜８００℃の熱アニーリング応力をかけた後の２５％、５０％、７５％および１００％酸素サンプルに対応する。２５％〜５０％の酸素含有量を使用して得られた膜は、比較的より低い抵抗を有し、そして８００℃までのアニーリングにもヒロックを有さなかった。抵抗は、イリジウム金属の酸化の増大に対応して増大する。
【００８６】
（実施例３）
（ＤＣスパッタリングにおいて使用されるキャリアガスの窒素含有量に対するＤＣスパッタリング堆積イリジウムの感度）
実施例２の手順を、キャリアガス混合物の酸素部分を窒素に置き換えて繰り返して、酸化イリジウムまたは窒化イリジウム膜の中間形成を介したイリジウム酸素窒化物膜を形成する可能性を調べた。
【００８７】
図１４は、図１３において示す酸素堆積データと窒素堆積データとの比較のために、熱応力曲線に沿って屈折率測定の結果を図示する。酸素堆積の場合のように、膜の安定性は、堆積時の窒素分圧値が５０％より大きい場合に比較的低いままであった。窒素分圧値が７０％より大きい場合には、プラズマが不安定なために堆積が生じなかった。６００℃より高い温度でアニーリングされたサンプルは、すべてについてヒロックが観察された。窒化イリジウムから酸化イリジウムへの形成が、中間イリジウム金属形成をともなって生じ、そしてこの金属性イリジウムが酸化された場合にヒロックが形成された。
【００８８】
（実施例４）
（強誘電体キャパシタデバイスの調製）
複数の強誘電体キャパシタデバイス４００を１枚のウェハ４０２上に調製した。その際、Ｋｏｊｕｎｄｏ  Ｃｈｅｍｉｃａｌ  Ｃｏｒｐｏｒａｔｉｏｎ（所在地Ｓａｉｔａｍａ、日本）から購入した１リットル当たり０．２モルの層状超格子材料前駆体溶液を使用した。その溶液を化学分析し、その溶液がｎ−オクタン中にヘキサン酸金属を含み、その金属が実験式ＳｒＢｉ2.53（Ｎｂ0.38Ｔａ1.71）Ｏ10.02における金属に対応する比率であることを確認した。このように、溶液は、ｍ＝２であるクラスＡ  Ｓｍｏｌｅｎｓｋｉｉ式（上記参照）と比較して、化学量論的に過剰量のビスマスおよび化学量論的に過剰量のＮｂおよびＴａのＢ−サイト金属を有した。以下の議論は、図４および１１を参照する。
【００８９】
プロセスステップＰ１１０２（図１１を参照）は、市販のシリコンウェハを拡散炉に置いて酸化物層４０４（図４を参照）を成長させることから開始した。ステップＰ１１０４を完了するために、酸化物層４０４を含む基板を、ＤＣマグネトロンスパッタリング装置（Ｕｎｉｆｉｌｍ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｒｐｏｒａｔｉｏｎ製造の型番ＰＶＤ−３００）に置いた。接着層４０６および第１の導電膜４１０の両方の機能を有する酸化イリジウム層をステップＰ１１０４において下部電極４１２として形成した。イリジウム酸化物層を、３０２．５ｎｍの厚さになるようにＤＣスパッタリングした。真空チャンバ中のキャリアガス混合物は、プラズマを安定させるために、５．７Ｅ−３Ｔｏｒｒ分圧の酸素（Ｏ2）および５．７Ｅ−３Ｔｏｒｒ分圧のアルゴン、すなわち、５０％分圧の酸素を含み、そしてこれらの条件からの全圧は、通常のアルゴンだけのプラズマと比較して、相対的に高い圧力である。スパッタリングは、１６６Ｖおよび０．５３Ａを使用し、３．２分にわたってスパッタリングした。
【００９０】
ステップＰ１１０８において、従来のスピンコーティング機にウェハを置き、５秒間ウェハを５００ｒｐｍで回転させながら点眼器を使用して４ｍｌの溶液を回転するウェハに置いた。回転速度を４０秒間１３００ｒｐｍに増加し、そして５秒間３０００ｒｐｍに増加して、均一な膜状に前駆体液体がコーティングされた基板を提供した。
【００９１】
ステップＰ１１１０において、ウェハを１５０℃のホットプレート上に空気下に２分間置き、次に取り出して、２６０℃の第２のホットプレート上にすばやく置き、その液体前駆体を４分間乾燥させた。ステップＰ１１１２において、乾燥した液体前駆体の残留物を空気下に従来の急速熱処理ランプに６５０℃で６０秒間さらしてソフトベイクした。
【００９２】
ステップＰ１１１４の結果、液体前駆体溶液を塗布するステップ、乾燥させるステップ、およびソフトベイクするステップの２回目を行い、ソフトベイクされた材料の層の厚さを約２００ｎｍにまでした。
【００９３】
そのソフトベイクされた前駆体残留物の第１のアニーリングＰ１１１６を、拡散炉において酸素フロー下に５２５℃で１０４分間行った。このステップは、炉に入れる際の２２分間のランプおよび炉から取り出す際の２２分間のランプを含んだ。ウェハを炉から取り出し、そして室温で放置した。
【００９４】
ステップＰ１１１８において、酸化イリジウム層を約３００ｎｍの厚さになるようにＤＣスパッタリングした。得られた酸化イリジウム材料は、第２の導電膜４２４および接着層４２６の両方を含む上部電極４２２として機能した。スパッタリングは、５．７Ｅ−３ＴｏｒｒのＡｒおよび５．７Ｅ−３ＴｏｒｒのＯ2を含むキャリアガス混合物を使用して行った。ＤＣスパッタリングは、３０２．５ｎｍの厚さを得るために、１６６Ｖおよび０．５３Ａを３．２分間の条件で行った。
【００９５】
ステップＰ１１２０において、上部電極４２２を従来のスピンオンネガティブフォトレジストで覆った。そのレジストを含むウェハを１００℃のホットプレート上で空気下に５分間ベイクし、その後ウェハをマスクを使用して１．８秒間紫外線照射で露光し、レジストをパターニングした。そのレジストを、窒素雰囲気下でｎ−酢酸ブチルリンス液中で１．５分間現像した。現像されたパターンを、１４０℃のホットプレート上で５分間ハードベイクした。次に、ウェハをイオンミリングエッチング処理した。そのレジストを従来のプラズマストリッピングによって除去した。
【００９６】
ステップＰ１１２２は、上部電極を酸素拡散炉中８００℃で２時間アニーリングするステップを含んだ。その２時間は、炉へ入れる際のの２２分間のランプおよび炉から取り出す際の２２分間のランプを含んだ。
【００９７】
このプロセスの結果、最終のウェハは、複数のプレーナ型強誘電体キャパシタ４００を有した。各キャパシタ４００は、６９４０μｍ2の表面積、およびシリコン基板上に表面から順に酸化イリジウム／強誘電体層／酸化イリジウム／酸化シリコンの積層構造を有した。最終のウェハをサンプルＡＡと呼んだ。
【００９８】
（実施例５）
（キャパシタ構造のばらつき）
複数のウェハを、ステップＰ１１０４およびＰ１１１８を異なる金属および金属酸化物をスパッタリングするように変更する以外は、図４の第１のウェハ（ＡＡ）と同一の方法で、製造した。第２のウェハ（ＡＢ）上のキャパシタ４００は、下部電極４１２を形成するために、第１の導電膜４１０のためのプラチナおよび接着層４０６のための酸化イリジウムを含んだ。第２のウェハ（ＡＢ）上のキャパシタは、上部電極４２２を形成するために、接着層２２６のための酸化イリジウムおよび第２の導電膜４２４のためのプラチナを含んだ。すなわち、全キャパシタ構造（ＡＢ）は、酸化イリジウム／プラチナ／強誘電体層／プラチナ／酸化イリジウム／酸化シリコンをシリコン基板上に含んだ。
【００９９】
サンプル（ＡＣ）を製造した。サンプル（ＡＣ）は、下部電極４１２を形成するために第１の導電膜４１０のためのイリジウムおよび接着層４０６のための酸化イリジウム、および上部電極４２２を形成するために接着層４２６のための酸化イリジウムおよび第２の導電膜４２４のイリジウムからなる。すなわち、全キャパシタ構造（ＡＣ）は、酸化イリジウム／イリジウム／強誘電体層／イリジウム／酸化イリジウム／酸化シリコンをシリコン基板上に含んだ。加えて、このサンプル（ＡＣ）は、強誘電体層とイリジウムの間の表面における酸化反応によって酸化イリジウム／イリジウム／機能的に酸化された（ｆｕｎｃｔｉｏｎａｌｌｙ  ｏｘｉｄｉｚｅｄ）イリジウム／強誘電体層／機能的に酸化されたイリジウム／イリジウム／酸化イリジウム／酸化シリコンをシリコン基板上に含む構造に変換されたと考えられる。構造上の差異は、スパッタリング堆積された材料の結果として存在するのではないが、その形成プロセスは、中間層の表面を酸化し、その結果、金属酸化物（例えば、強誘電体層からイリジウム金属へ傾斜酸化（ｏｘｉｄａｔｉｏｎ  ｇｒａｄｉｅｎｔ）を有する、酸化されたイリジウム金属系の酸化イリジウム組成物）を形成する。
【０１００】
キャパシタ４００の構造を有する「Ａ」サンプルを製造した一方、対応する一連の「Ｂ」電極サンプルを同じ方法で製造した。「Ｂ」電極サンプルは、拡散バリア層５０６の下にポリシリコンプラグ５０４を含む図５のキャパシタ５００を含んだ。
【０１０１】
（実施例５）
（比較テスト測定）
実施例４において製造した代表的なテストキャパシタを各ウェハから選択した。すなわち、サンプルＡＡ、ＡＢ、ＡＣ、ＢＡ、ＢＢ、およびＢＣである。エリプソメータ（ｅｌｉｐｓｏｍｅｔｅｒ）を使用して、サンプルＡＡおよびＢＡの２２２ｎｍに対して、サンプルＡＢおよびＢＢの２２９．５ｎｍに対して、およびサンプルＡＣおよびＢＣの２４０ｎｍに対して、強誘電体層４２０の厚さを計算した。２５℃に維持された一定温度を有するサンプルの残留分極を測定するために、Ｈｅｗｌｅｔｔ  Ｐａｃｋａｒｄ  ８１１５Ａ関数発生器およびＨｅｗｌｅｔｔ  Ｐａｃｋａｒｄ  ５４５０２Ａデジタルオシロスコープを９．９１ｎＦ負荷キャパシタに動作可能に接続した。プローブを使用してキャパシタと接触させ、残留分極の測定を、１２５ｋＶ／ｃｍの振幅を有する２５℃で１０，０００Ｈｚの三角波を使用して開始した。
【０１０２】
図１５は、サンプルＡＡ（酸化イリジウム電極）のヒステリシス測定を示し、図１６は、サンプルＡＢ（酸化イリジウム／プラチナ／強誘電体層／プラチナ／酸化イリジウム／酸化シリコンをシリコン基板上に含む）のヒステリシス測定を示し、そして図１７は、サンプルＡＣ（酸化イリジウム／イリジウム／強誘電体層／イリジウム／酸化イリジウム／酸化シリコンをシリコン基板上に含む）のヒステリシス測定を示す。
【０１０３】
図１８は、図１５、１６、および１７に対応する３つのサンプルＡＡ、ＡＢ、およびＡＣに対する残留分極データのまとめを示す。サンプルＡＡおよびＡＢ、またはＡＣおよびＡＢ間のＳＥＭ顕微鏡写真を比較すると、酸化物バリアについては、プラチナよりも酸化イリジウムまたは機能的に酸化されたイリジウムがよりよい材料であることがわかる。これは、イリジウムおよび酸化イリジウムの粒状構造によるものであって、他方プラチナは、柱状構造を有し、酸素に対してより浸透性を有すると考えられる。この示唆は、ＩｒＯ2／Ｐｔサンプルに対応する曲線１８００によって確認された。ＩｒＯ2／Ｐｔサンプルにおいては、プラチナ／強誘電体の境界におけるさらなる酸化が強誘電体材料の残留分極を劣化させた。サンプルＡＡおよびＡＣのイリジウムおよび酸化イリジウムのシーケンス間では違いが確認されなかった。
【０１０４】
図１９、２０、２１、２２、２３、および２４は、それぞれサンプルＡＡ、ＡＢ、およびＡＣについてのヒステリシス疲労耐性度測定結果を示す。図１９、２０および２１のスイッチング曲線はそれぞれ、初期ヒステリシス曲線、および１０10サイクル後の最終ヒステリシス曲線を含む。初期分極曲線を、１２５ｋＶ／ｃｍの振幅を有する３Ｖの三角波を使用して測定した。分極曲線は、１０6、１０7、１０8、１０9、および１０10サイクルで測定した。分極なしのスイッチングサイクル測定データの収集は、６Ｖの方形波を使用して１，０００，０００Ｈｚで行った。各場合において、１０10サイクルでの残留分極は、未使用材料についての分極値の１０％以内であり、ゼロ電圧に対するステリシス曲線の中心のシフトとして決定されるインプリントは、エージングするにつれ改善され、そして電子メモリにおいて強誘電体材料を使用することを禁じない。
【０１０５】
図１９について、未使用強誘電体キャパシタは、２２２ｎｍの膜に対して２．７８Ｖの印加電圧（すなわち、１２５ｋＶ／ｃｍの印加電界）を１２５℃で１サイクル行うと、１０．７５μＣ／ｃｍ2の２Ｐｒ分極を有した。分極は、１０9サイクル後には、最大値１１．４１μＣ／ｃｍ2まで増加し、そして次に１０10サイクル後に９．９２μＣ／ｃｍ2に低下した。１０10サイクル時の最終２Ｐｒ値は、図２０に示すように、初期２Ｐｒ値より７．７％小さかった。未使用曲線のインプリントについてのＶcenter値は、Ｅｃ−およびＥｃ＋値を足し合わせ、そして２で割ることによって計算したところ、−５．８０ｋＶ／ｃｍの値に達した。１０10サイクル後の比較Ｖcenter値は、−０．６５ｋＶ／ｃｍであった。Ｖcenterシフトの量は、２２２ｎｍの膜に対して＋５．１５ｋＶ／ｃｍ、すなわち、０．１１４Ｖであった。
【０１０６】
図２１について、未使用強誘電体キャパシタは、２２９．５ｎｍの膜に対して２．８７Ｖの印加電圧（すなわち、１２５ｋＶ／ｃｍの印加電界）を１２５℃で１サイクル行うと、８．０６μＣ／ｃｍ2の２Ｐｒ分極を有した。分極は、１０9サイクル後には、最大値９．３４μＣ／ｃｍ2まで増加し、そして次に１０10サイクル後に８．７７μＣ／ｃｍ2に低下した。１０10サイクル時の最終２Ｐｒ値は、図２２に示すように、初期２Ｐｒ値より８．８％大きかった。未使用曲線についてのＶcenter値は、Ｅｃ−およびＥｃ＋値を足し合わせることによって計算したところ、−５．３３ｋＶ／ｃｍの値に達した。１０10サイクル後の比較Ｖcenter値は、−１．６７ｋＶ／ｃｍであった。Ｖcenterシフトの量は、２２９．５ｎｍの膜に対して＋３．６６ｋＶ／ｃｍ、すなわち、０．０８４Ｖであった。
【０１０７】
図２３について、未使用強誘電体キャパシタは、２４０ｎｍの膜に対して３．００Ｖの印加電圧（すなわち、１２５ｋＶ／ｃｍの印加電界）を１２５℃で１サイクル行うと、１０．７μＣ／ｃｍ2の２Ｐｒ分極を有した。分極は、３．１６×１０8サイクルまでそのままか、または約１０．８μＣ／ｃｍ2の値に増加し、そして次に１０10サイクル後に９．９５μＣ／ｃｍ2に低下した。１０10サイクル時の最終２Ｐｒ値は、図２４に示すように、初期２Ｐｒ値より７．０％小さかった。未使用曲線についてのＶcenter値は、Ｅｃ−およびＥｃ＋値を足し合わせることによって計算したところ、−３．３３ｋＶ／ｃｍの値に達した。１０10サイクル後の比較Ｖcenter値は、＋０．９７ｋＶ／ｃｍであった。Ｖcenterシフトの量は、２４０ｎｍの膜に対して＋５．１５ｋＶ／ｃｍ、すなわち、０．０２３Ｖであった。
【０１０８】
図２５は、３つのサンプルＡＡ、ＡＢ、およびＡＣに対する残留分極データのまとめを示す。酸化イリジウム／イリジウム／強誘電体層／イリジウム／酸化イリジウム／酸化シリコンをシリコン基板上に有してなるサンプルＡＣが最も安定であり、そして１０10サイクル後に最高残留分極値の９．９５μＣ／ｃｍ2を有する。
【０１０９】
図２６は、線形回帰分析を、Ｅｃ−とＥｃ＋値を１０10サイクルまで疲労耐性応力に沿って足し合わせることによって計算される「Ａ」シリーズのＶcenter値の集計として提供する。サンプルＡＣは、初期Ｖcenter値について１の値となるように正規化されたＶcenter値に対するシフトによって測定すると、他のサンプルよりもあまりインプリントされなかった。
【０１１０】
ヒステリシス疲労耐性度測定も、「Ｂ」シリーズのサンプルＢＡ、ＢＢ、およびＢＣそれぞれについて同一の方法で行った。「Ｂ」シリーズの研究により、低誘電性ポリシリコンプラグ５０２からの拡散を防止する際のバリア層５０６の拡散バリア有効性を評価した。これらの３つのサンプルのうち、酸化イリジウム／イリジウム／強誘電体層／イリジウム／酸化イリジウム／ポリシリコンプラグ／酸化シリコンをシリコン基板上に有してなるサンプルＢＣが重度の疲労応力に耐えた。得られたデータを図２７および２８に示す。
【０１１１】
図２７について、未使用強誘電体キャパシタは、１０．５３μＣ／ｃｍ2の２Ｐｒ分極を有した。分極は、図２８に示すように、２５０ｋＶ／ｃｍの印加疲労耐性電界下で、１０9サイクル後に最大値１１．２５μＣ／ｃｍ2にまで増加し、そして次に１０10サイクル後に１０．６３μＣ／ｃｍ2に低下した。１０10サイクル時の最終２Ｐｒ値は、初期２Ｐｒ値より０．９％小さかった。初期曲線についてのＶcenter値は、Ｅｃ−およびＥｃ＋値を足し合わせることによって計算したところ、−０．９２ｋＶ／ｃｍの値に達した。１０10サイクル後の比較Ｖcenter値は、−１．５７ｋＶ／ｃｍであった。Ｖcenterシフトの量は、２４０ｎｍの膜に対して−０．６５ｋＶ／ｃｍ、すなわち、０．０１６Ｖであった。
【０１１２】
分極ヒステリシスにおけるこのような向上、すなわち、１０10サイクル後の分極の大きさの向上および１０10サイクル後のより小さいインプリントは、薄膜強誘電分野において前例がなかった。
【０１１３】
（実施例６）
（ＤＣスパッタリングにおいて使用されるキャリアガスの酸素含有量に対する分極向上の感度）
複数の強誘電体キャパシタデバイス４００を１枚のウェハ４０２上に調製した。その際、Ｋｏｊｕｎｄｏ  Ｃｈｅｍｉｃａｌ  Ｃｏｒｐｏｒａｔｉｏｎ（所在地Ｓａｉｔａｍａ、日本）から購入した１リットル当たり０．２モルの層状超格子前駆体溶液を使用した。その溶液を化学分析したところ、その溶液がｎ−オクタン中にヘキサン酸金属を含み、その金属が実験式ＳｒＢｉ2.53（Ｎｂ0.38Ｔａ1.71）Ｏ10.02における金属に対応する比率であることを確認した。このように、溶液は、ｍ＝２であるクラスＡ  Ｓｍｏｌｅｎｓｋｉｉ式（上記参照）と比較して、化学量論的に過剰量のビスマスおよび化学量論的に過剰量のＮｂおよびＴａのＢ−サイト金属を有した。以下の議論は、図４および５を参照する。
【０１１４】
プロセスステップＰ１１０２（図１１を参照）は、市販のシリコンウェハを拡散炉に置いて酸化物層４０４（図４を参照）を成長させることから開始した。ステップＰ８０４を完了するために、酸化物層４０４を含む基板を、ＤＣマグネトロンスパッタリング装置（Ｕｎｉｆｉｌｍ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｒｐｏｒａｔｉｏｎ製造の型番ＰＶＤ−３００）に置いた。酸化チタンからなる接着層４０６をステップＰ１１０４において形成した。プラチナ金属層４１０を、２７９．３ｎｍの厚さになるようにＤＣスパッタリングした。真空チャンバ中のキャリアガス混合物は、１．３Ｅ−３Ｔｏｒｒ分圧の酸素（Ｏ2）および９．０Ｅ−３Ｔｏｒｒ分圧のアルゴン、すなわち、プラズマを安定させるための１２．５％分圧の酸素を含み、そしてこれらの条件からの全圧は、通常のアルゴンだけのプラズマと比較して、相対的に高い圧力である。スパッタリングは、１５３Ｖおよび０．５３Ａを使用し、３．８分にわたって行った。
【０１１５】
ステップＰ１１０８において、従来のスピンコーティング機にウェハを置き、そして５秒間ウェハを５００ｒｐｍで回転させながら点眼器を使用して４ｍｌの溶液を回転するウェハに置いた。回転速度を４０秒間１３００ｒｐｍに増加し、そして５秒間３０００ｒｐｍに増加して、均一な膜状に前駆体液体がコーティングされた基板を提供した。
【０１１６】
ステップＰ１１１０において、ウェハを１５０℃のホットプレート上に空気下に２分間置き、次に取り出して、２６０℃の第２のホットプレート上にすばやく置き、その液体前駆体を４分間乾燥させた。ステップＰ１１１２において、乾燥した液体前駆体の残留物を空気下に従来の急速熱処理ランプに６５０℃で６０秒間さらしてソフトベイクした。
【０１１７】
ステップＰ１１１４の結果、液体前駆体溶液を塗布するステップ、乾燥させるステップ、およびソフトベイクするステップの２度目の繰り返しを行い、層厚が約２００ｎｍまでのソフトベイクされた材料を形成した。最終層を６０００ｒｐｍでスピンオンし、表面の粗さを覆うよう約５０ｎｍの厚さを有するようにした。
【０１１８】
そのソフトベイクされた前駆体残留物の第１のアニーリングＰ１１１６を、拡散炉において酸素フロー下に８００℃で５４分間行った。このステップは、炉へ入れる際の２２分間のランプおよび炉から取り出す際の２２分間のランプを含んだ。ウェハを炉から取り出し、そして室温で放置した。第１段階のアニーリングに続いて、第２段階を行った。第２段階は、８００℃で１０４分間行い、炉に入れる際の２２分間のランプおよび炉から取り出す際の２２分間のランプを含んだ。第３段階のアニーリングは、６５０℃で１０４分間行い、炉へ入れる際の２２分間のランプおよび炉から取り出す際の２２分間のランプを含んだ。
【０１１９】
ステップＰ１１１８において、約２００ｎｍの厚さのプラチナをスパッタリングした。ＤＣスパッタリングを行って、接着層４２６を堆積せずように第２の導電膜４２４を堆積し、上部電極４２２を形成した。プラチナ金属は、９．０Ｅ−３ＴｏｒｒのＡｒおよび１．３Ｅ−３ＴｏｒｒのＯ2を含むキャリアガス混合物を使用してＤＣスパッタリングされた。ＤＣスパッタリングは、１９１．１ｎｍの厚さのスパッタリング堆積金属を得るために、１５１Ｖおよび０．５３Ａを２．６分間の条件で行った。
【０１２０】
ステップＰ１１２０において、上部電極４２２を従来のスピンオンネガティブフォトレジストで覆った。そのレジストを含むウェハを１００℃のホットプレート上で空気下に５分間ベイクし、その後ウェハをマスクを用いて１．８秒間紫外線照射で露光し、レジストをパターニングした。そのレジストを、窒素雰囲気下でｎ−酢酸ブチルリンス液中で１．５分間現像した。現像されたパターンを、１４０℃のホットプレート上で５分間ハードベイクした。次に、ウェハをイオンミリングエッチング処理した。そのレジストを従来のプラズマストリッピングによって除去した。
【０１２１】
ステップＰ１１２２は、上部電極を酸素拡散炉中８００℃で１０４分間アニーリングするステップを含んだ。その１０４分間に、炉へ入れる際の２２分間のランプおよび炉から取り出す際の２２分間のランプを含んだ。このプロセスの結果、最終のウェハサンプル＃ＳＳ１０−４は、６９４０μｍ2の表面積をそれぞれ有する複数の矩形強誘電体キャパシタ４００を有した。
【０１２２】
代表的なテストキャパシタをサンプル＃ＳＳ１０−４において製造したウェハから選択した。エリプソメータを使用して、２２３．５ｎｍに対する、強誘電体層４２０の厚さを計算した。１２５℃に維持された一定温度を有するサンプルのスイッチング疲労耐性を測定するために、Ｈｅｗｌｅｔｔ  Ｐａｃｋａｒｄ  ８１１５Ａ関数発生器およびＨｅｗｌｅｔｔ  Ｐａｃｋａｒｄ  ５４５０２Ａデジタルオシロスコープを９．９１ｎＦ負荷キャパシタに動作可能に接続した。プローブを使用してキャパシタと接触させ、そして疲労耐性スイッチングを、２２３．５ｎｍの膜に対して５．５９Ｖの振幅を有する（すなわち、２５０ｋＶ／ｃｍの印加疲労耐性電界）１，０００，０００Ｈｚの方形波を使用して開始した。
【０１２３】
初期分極曲線を、２２３．５ｎｍの膜に対して２．７９Ｖの振幅を有する（すなわち、１２５ｋＶ／ｃｍの印加電界）三角波を使用して測定した。分極曲線は、１０6、１０7、１０8、１０9、および１０10サイクルで測定した。
【０１２４】
図２９は、ヒステリシス疲労耐性測定結果を示す。Ｘ軸は、スイッチングサイクルの数を表す。Ｙ軸は、残留分極を表す。分極は、実際には、約１０9サイクルまで向上するが、そしてその後１０10サイクルまで緩やかに低下し始める。未使用強誘電体キャパシタは、１サイクルで９．９５μＣ／ｃｍ2の２Ｐｒ分極を有した。分極は、１０9サイクル後に最大値１１．０５μＣ／ｃｍ2まで増加し、そして次に１０10サイクル後に１０．３４μＣ／ｃｍ2に低下した。１０10サイクル時の最終２Ｐｒ値は、初期２Ｐｒ値より３．９％大きかった。初期曲線についてのＶcenter値は、Ｅｃ−およびＥｃ＋値を足し合わせることによって計算したところ、−０．６９ｋＶ／ｃｍの値に達した。１０10サイクル後の比較Ｖcenter値は、＋０．０４ｋＶ／ｃｍであった。Ｖcenterシフトの量は、２２３．５ｎｍの膜に対して−０．７３ｋＶ／ｃｍ、すなわち、０．０１６Ｖであった。
【０１２５】
図３０は、１サイクル時の未使用分極曲線３０００を、１０10サイクル時の分極曲線３００２の上に重ねて図示した。曲線３０００および３００２はほとんど区別がつかない。
【０１２６】
複数のウェハを、ステップＰ１１０４およびＰ１１１８のＤＣスパッタリングにおいて使用するキャリアガスの酸素含有量を変化させてアルゴン中の酸素分圧を０％、２５％、５０％、および７５％とする以外は、サンプル＃ＳＳ１０−４と同一の方法で、製造した。実際のスパッタリング条件のおける小さな差異を表３に示す。
【０１２７】
【表３】
2005311385.tif 000006
【０１２８】
図３１は、サンプル＃ＳＳ１０−３から選択された代表的なキャパシタについての分極ヒステリシス曲線を示す。そのキャパシタは、０％酸素、すなわち１００％アルゴン下で製造された。エリプソメータで測定したところ、強誘電体層４２０の厚さが２１９．６ｎｍであることが確認された。総分極は、１０10サイクル後、未使用サンプルの８．７５μＣ／ｃｍ2から７．５１μＣ／ｃｍ2の値へ１４．２％低下した。疲労したサンプルは、より大きくインプリントされた。このことは、未使用サンプルについての−１．３６ｋＶ／ｃｍおよび１０10サイクル後の２．２２ｋＶ／ｃｍのＶcenter値からわかる。ゼロと１０10サイクルとの間のＶcenterシフト量は、２１９．６ｎｍの膜について−３．５８ｋＶ／ｃｍ、すなわち、０．０７９Ｖである。
【０１２９】
図３２は、サンプル＃ＳＳ１０−５から選択された代表的なキャパシタについての分極ヒステリシス曲線を示す。そのキャパシタは、２５％酸素下で製造された。エリプソメータで測定したところ、強誘電体層４２０の厚さが２２５ｎｍであることが確認された。総分極は、１０10サイクル後、未使用サンプルの８．８０μＣ／ｃｍ2から８．０１μＣ／ｃｍ2の値へ９．０％低下した。疲労したサンプルは、あまり大きくインプリントされなかった。このことは、未使用サンプルについての−１．５８ｋＶ／ｃｍおよび１０10サイクル後の０．２７ｋＶ／ｃｍのＶcenter値からわかる。ゼロと１０10サイクルとの間のＶcenterシフト量は、２２５ｎｍの膜について−１．８５ｋＶ／ｃｍ、すなわち、０．０４２Ｖである。
【０１３０】
図３３は、サンプル＃ＳＳ１０−６から選択された代表的なキャパシタについての分極ヒステリシス曲線を示す。そのキャパシタは、５０％酸素下で製造された。エリプソメータで測定したところ、強誘電体層４２０の厚さが２３５ｎｍであることが確認された。総分極は、１０10サイクル後、未使用サンプルの１．７５μＣ／ｃｍ2から２．１４μＣ／ｃｍ2の値へ２２．３％増加した。疲労したサンプルは、より大きくインプリントされた。このことは、未使用サンプルについての−１．６４ｋＶ／ｃｍおよび１０10サイクル後の３．６２ｋＶ／ｃｍのＶcenter値からわかる。Ｖcenterシフト量は、２３５ｎｍの膜について−５．２６ｋＶ／ｃｍ、すなわち、０．１２Ｖである。
【０１３１】
図３４は、サンプル＃ＳＳ１０−７から選択された代表的なキャパシタについての分極ヒステリシス曲線を示す。そのキャパシタは、７５％酸素下で製造された。エリプソメータで測定したところ、強誘電体層４２０の厚さが２３５ｎｍであることが確認された。総分極は、１０10サイクル後、未使用サンプルの２．１２μＣ／ｃｍ2から２．５１μＣ／ｃｍ2の値へ１８．４％増加した。疲労したサンプルは、より大きくインプリントされた。このことは、未使用サンプルについての−１．０７ｋＶ／ｃｍおよび１０10サイクル後の３．８５ｋＶ／ｃｍのＶcenter値からわかる。Ｖcenterシフト量は、２３５ｎｍの膜について−４．９２ｋＶ／ｃｍ、すなわち、０．１２Ｖである。
【０１３２】
前記の結果は、ゼロから２５％の範囲の酸素分圧を有するＤＣスパッタリング堆積によって最高の分極、最低の疲労、および最低のインプリントが生じ、１２．５％の酸素がおよその最適濃度であることを示す。
【０１３３】
（実施例７）
（物理分析）
オージェ電子分光法データを、実施例６の表３にリストされる各サンプルについて代表的キャパシタから得た。これらの測定を行って、キャパシタ中に観察される主要な原子の深さプロフィールを分析し、それぞれのサンプルについてプラチナ、チタン、および酸素の含有量について検出した。オージェ測定は、加速電圧３ｋＶおよび電流１×１０-7Ａの条件で行った。さらに、２次イオン質量分光計を用い、セシウムを１次イオンとして使用し、実施例６の表３においてリストされた各サンプルからの代表的なサンプル中の強誘電体層成分のストロンチウム、ビスマス、ニオブを２次イオンとして分析した。また、約２００Ｋの倍率を表すトンネル電子顕微鏡写真を各サンプルから用意した。
【０１３４】
図３５は、サンプル＃ＳＳ１０−３から得られたオージェ電子分光法データを図示するグラフである。そのサンプルは、ゼロパーセントの酸素分圧を使用してスパッタリングされた。図３６は、サンプル＃ＳＳ１０−３についての対応の２次イオン質量分光法データを提供する。図３５および３６から、強誘電体層における酸素欠損は、電極からの酸素、特に図３５において３５００の矢印で強調された表面領域辺りからの酸素によって補償されることが確認される。図３５および３６はまた、中間層の拡散が強誘電体層とプラチナ電極との間の界面で比較的生じにくいことを示す。
【０１３５】
図３７は、サンプル＃ＳＳ１０−３の透過型電子顕微鏡写真（ＴＥＭ）を提供する。この写真は、その電極が、従来技術のプラチナ電極には通常である柱状構造を有することを示す。
【０１３６】
図３８は、サンプル＃ＳＳ１０−４から得られたオージェ電子分光法データを図示するグラフである。そのサンプルは、１２．５％の酸素分圧を使用してスパッタリングされた。図３９は、サンプル＃ＳＳ１０−４についての対応の２次イオン質量分光法データを提供する。図３８および３９から、強誘電体層における酸素欠損は、電極からの酸素、特に図３８において３８００の矢印で強調された表面領域辺りからの酸素によって補償されることが確認される。図３８および３９はまた、中間層の拡散が強誘電体層とプラチナ電極との間の界面で比較的生じにくいことを示す。
【０１３７】
図４０は、サンプル＃ＳＳ１０−４の透過型電子顕微鏡写真（ＴＥＭ）を提供する。この写真は、その電極が、粒径が小さく、かつ格子欠陥が少ない点で、図３７の柱状構造と異なることを示す。
【０１３８】
図４１は、サンプル＃ＳＳ１０−５から得られたオージェ電子分光法データを図示するグラフである。そのサンプルは、２５％の酸素分圧を使用してスパッタリングされた。図４２は、サンプル＃ＳＳ１０−５についての対応の２次イオン質量分光法データを提供する。図４１および４２は、対応の図３５〜４０について存在するものと異なる原子分布を示す。すなわち、下部電極からのチタンが第１の導電膜を通って拡散し、強誘電体層の界面に達する。また、強誘電体成分のストロンチウム、ビスマス、ニオブ、およびタンタルが、ＳＳ１０−５サンプルのための電極に拡散した。電極領域において観察される酸素は、金属酸化物強誘電体層からのものであると理解される。
【０１３９】
図４３は、サンプル＃ＳＳ１０−５の透過型電子顕微鏡写真（ＴＥＭ）を提供する。この写真は、その電極が、粒径が小さい点で、図３７に示す電極と異なること、および粒径がだんだん大きくなり、そして図４０に示す電極よりも多い欠陥を有することを示す。
【０１４０】
図４４は、サンプル＃ＳＳ１０−６から得られたオージェ電子分光法データを図示するグラフである。そのサンプルは、５０％の酸素分圧を使用してスパッタリングされた。図４５は、サンプル＃ＳＳ１０−６について対応の２次イオン質量分光法データを提供する。図４４および４５から、対応の図３５〜４０について存在するものと異なる原子分布を示す。すなわち、下部電極からのチタンが第１の導電膜を通って拡散し、強誘電体層の界面に達する。また、強誘電体成分のストロンチウム、ビスマス、ニオブ、およびタンタルが、ＳＳ１０−６サンプルのための電極に拡散した。電極領域において観察される酸素は、金属酸化物強誘電体層からのものであると理解される。
【０１４１】
図４６は、サンプル＃ＳＳ１０−６の透過型電子顕微鏡写真（ＴＥＭ）を提供する。この写真は、その電極が、粒径が小さい点で、図３７に示す電極と異なること、および粒径がだんだん大きくなり、そして図４０および４３に示す電極よりも多い欠陥を有することを示す。
【０１４２】
図４７は、サンプル＃ＳＳ１０−７から得られたオージェ電子分光法データを図示するグラフである。そのサンプルは、７５％分圧の酸素を使用してスパッタリングされた。図４８は、サンプル＃ＳＳ１０−７について対応の２次イオン質量分光法データを提供する。図４７および４８から、対応の図３５〜４０について存在するものと異なる原子分布を示す。すなわち、下部電極からのチタンが第１の導電膜を通って拡散し、強誘電体層の界面に達する。また、強誘電体成分のストロンチウム、ビスマス、ニオブ、およびタンタルが、ＳＳ１０−７サンプルのための電極に拡散した。電極領域において観察される酸素は、金属酸化物強誘電体層からのものであると理解される。
【０１４３】
図４９は、サンプル＃ＳＳ１０−７の透過型電子顕微鏡写真（ＴＥＭ）を提供する。この写真は、その電極が、粒径が小さい点で、図３７に示す電極と異なること、および粒径がだんだん大きくなり、そして図４０、４３、および４６に示す電極よりも多い欠陥を有することを示す。
【０１４４】
表４は、図３６、３９、４２、４５、および４８に基づく５つのサンプルについて、Ｏ2を１次イオンとして用いたＳＩＭＳによるプラチナ電極中の平均２次イオン計数を示す。
【０１４５】
【表４】
2005311385.tif 000007
【０１４６】
図３７、４０、４３、４６、および４９において図示したＴＥＭの結晶性およびモフォロジー分析に基づいたこのデータから、好ましくは、プラチナ電極中の酸素含有量は、１．３×１０1〜３．３×１０2である。
【０１４７】
これらのサンプルの間で比較したプラチナの結晶性に関し、図３７は、酸素分圧なしでＤＣスパッタリングされたプラチナが通常の柱状構造、およびすべてのサンプルのうちの最大の粒径を有することを示す。図４０は、１２．５％酸素分圧でＤＣスパッタリングされたプラチナが粒状構造および最小の粒径を有することを示す。２５％より大きい酸素分圧でスパッタリングされた他のＤＣスパッタリングサンプルについて（図４３、４６、および４９を参照）、粒径は、サンプル＃ＳＳ１０−３よりさらに小さく、しかし、粒内に多くの格子欠陥が観察され、これらの欠陥が強誘電体層からの拡散によって引き起こされる。このことは、図３５、３６、３８、３９、４１、４２、４４、４５、４７、および４８からの分光法結果によって確認される。
【０１４８】
（実施例８）
（超薄膜の電気的性能）
複数の強誘電体キャパシタデバイス４００を、Ｋｏｊｕｎｄｏ  Ｃｈｅｍｉｃａｌ  Ｃｏｒｐｏｒａｔｉｏｎ（所在地Ｓａｉｔａｍａ、日本）から購入した層状超格子前駆体溶液を使用して、６インチシリコンウェハ４０２上に製造した。その溶液を化学分析したところ、実験式ＳｒＢｉ2.4（Ｎｂ0.35Ｔａ1.65）Ｏ9.6のモル濃度に基づいてｎ−オクタン中にヘキサン酸金属を１リットル当たり０．２モルの濃度を有することを確認した。このように、溶液は、ｍ＝２であるクラスＡ  Ｓｍｏｌｅｎｓｋｉｉ式（上記参照）と比較して、化学量論的に過剰量のビスマスを有した。以下の議論は、図４および１１を参照する。
【０１４９】
プロセスステップＰ１１０２（図１１を参照）は、市販のシリコンウェハを拡散炉に置いて酸化物層４０４（図４を参照）を成長させることから開始した。ステップＰ１１０４を完了するために、酸化物層４０４を含む基板を、ＤＣマグネトロンスパッタリング装置（Ｕｎｉｆｉｌｍ  Ｔｅｃｈｎｏｌｏｇｙ  Ｃｏｒｐｏｒａｔｉｏｎ製造のＰＶＤ−３００）に置いた。酸化チタンからなる接着層４０６をステップＰ１１０４において形成した。プラチナ金属層４１０を、２７９．３ｎｍの厚さになるようにＤＣスパッタリングした。真空チャンバ中のキャリアガス混合物は、１．３Ｅ−３Ｔｏｒｒ分圧の酸素（Ｏ2）および９．０Ｅ−３Ｔｏｒｒ分圧のアルゴン、すなわち、プラズマを安定させるための１２．５％分圧の酸素を含み、そしてこれらの条件からの全圧は、通常のアルゴンだけのプラズマと比較して、相対的に高い圧力である。スパッタリングは、１５３Ｖおよび０．５３Ａを使用し、３．８分にわたって行った。
【０１５０】
ステップＰ１１０８において、液体ソースミスト化学蒸着機（Ｓｕｂｍｉｃｒｏｎ  Ｓｙｓｔｅｍｓ  Ｃｏｒｐｏｒａｔｉｏｎ（所在地Ａｌｌｅｎｔｏｗｎ、Ｐｅｎｎｓｙｌｖａｎｉａ）製造のＰｒｉｍａｘｘ２Ｆ  Ｓｔａｎｄａｌｏｎｅ
ＬＳＭＣＤ  Ｓｙｓｔｅｍ）、そしてベンチュリタイプアトマイザを使用してミストを形成しながら、ウェハを１５ｒｐｍで回転して液体前駆体膜を堆積し、そして次に酸素ガスを使用して４ｋＶの高電圧でコロナシステムによってミストに充電した後、窒素キャリアガスを堆積チャンバに導入した。
【０１５１】
図５０は、高温度アニーリングの後に５４．３ｎｍ（５４３Å）に等価な強誘電体薄膜を形成するための層成長を図示する。ここで必要な堆積速度を７分から始める。後続のデータ点は、同一の方法による、異なる時間で処理された異なるサンプルを表す。得られたデータ点は、１次の最小二乗直線フィッティングを行い、以下の線形相関が得られた：
Ｙ＝９０．５Ｘ−９０
ここで曲線フィッテングは、Ｒ2相関係数０．９７０４を有し、これはデータに対して非常に良い１次直線フィッティングであることを示す。
【０１５２】
ステップＰ１１１０において、ウェハは、低温処理モジュールに移動され、そして１５０℃のホットプレート上に空気下で２分間置き、次に取り出して、２６０℃の第２のホットプレート上にすばやく置き、その液体前駆体を４分間乾燥させた。
【０１５３】
ステップＰ１１１２において、乾燥した液体前駆体の残留物を酸素含有雰囲気（Ｏ2、Ｎ2Ｏ、またはＯ3など、好ましくは真空から１Ｔｏｒｒまで）下に急速熱処理モジュールにおいて６５０℃で６０秒間さらしてソフトベイクした。さらに好ましくは、このソフトベイクの前に、ウェハをＮ2またはＮ2Ｏなどの窒素含有雰囲気下に４００℃で６０秒間ソフトベイクする。この条件は、金属酸化物核のストロンチウムビスマスニオブタンタル酸化物の形成を開始させるが、炭酸金属を形成させないためにちょうど十分な条件であり、熱収支を低減し、そして粗さを抑制する。
【０１５４】
そのソフトベイクされた前駆体残留物の第１のアニーリングＰ１１１６を、拡散炉において酸素フロー下に５２５℃で１０４分間行った。この１０４分間に、炉へ入れる際の２２分間のランプおよび炉から取り出す際の２２分間のランプを含んだ。ウェハを炉から取り出し、そして室温で放置した。
【０１５５】
ステップＰ１１１８において、約２００ｎｍの厚さのプラチナをスパッタリングした。ＤＣスパッタリングを行って、接着層４２６を堆積せずに第２の導電膜４２４を堆積し、上部電極４２２を形成した。プラチナ金属は、９．０Ｅ−３ＴｏｒｒのＡｒおよび１．３Ｅ−３ＴｏｒｒのＯ2を含むキャリアガス混合物を使用してＤＣスパッタリングされた。ＤＣスパッタリングは、１９１．１ｎｍの厚さのスパッタリング堆積された金属を得るために、１５１Ｖおよび０．５３Ａを２．６分間の条件で行った。
【０１５６】
ステップＰ１１２０において、上部電極４２２を従来のスピンオンネガティブフォトレジストで覆った。そのレジストを含むウェハを１００℃のホットプレート上で空気下に５分間ベイクし、その後ウェハをマスクを使用して１．８秒間紫外線照射で露光し、レジストをパターニングした。そのレジストを、窒素雰囲気下でｎ−酢酸ブチルリンス液中で１．５分間現像した。現像されたパターンを、１４０℃のホットプレート上で５分間ハードベイクした。次に、ウェハをイオンミリングエッチング処理した。そのレジストを従来のプラズマストリッピングによって除去した。
【０１５７】
ステップＰ１１２２は、上部電極を酸素拡散炉中７５０℃で１０４分間アニーリングするステップを含んだ。その１０４分間に、炉へ入れる際の２２分間のランプおよび炉から取り出す際の２２分間のランプを含んだ。このプロセスの結果、最終のウェハは、６９４０μｍ2の表面積をそれぞれ有する複数の矩形強誘電体キャパシタ４００を有した。
【０１５８】
代表的なテストキャパシタをそのサンプルにおいて製造したウェハから選択した。エリプソメータを使用して、５４．３ｎｍに対する、強誘電体層４２０の厚さを計算した。キャパシタを７５℃で保存し、開始時、１時間、１０時間、および１０2時間後について、１．５Ｖの振幅を有する三角波を使用して、２５℃で分極曲線を測定した。
【０１５９】
図５１は、曲線５１００に対応する強誘電体超薄層についての保持測定結果を示す。曲線５１００は、５４．３ｎｍ（５４３Å）厚のサンプルから得られた残留分極データを表す。Ｘ軸は、保存時間を表す。Ｙ軸は、残留分極を示す。比較用の２４０ｎｍ（２４００Å）厚の強誘電体材料の従来技術によるサンプルと比較して、分極保持特性は、初期値および劣化勾配の両方において向上した。曲線５１００に対応する未使用強誘電キャパシタは、１サイクルで、１７μＣ／ｃｍ2の２Ｐｒ分極を有する。１０年の保存後の分極の値は、外挿すると、１１μＣ／ｃｍ2となる。
【０１６０】
（実施例９）
（ＬＳＭＣＤ薄膜の電気的性能）
複数のウェハを、高温アニーリングの後に１４０ｎｍに等価な強誘電体薄膜を形成するためにステップＰ１１０８の堆積時間を変化させたこと以外は、実施例９と同一の方法で製造した。
【０１６１】
代表的なテストキャパシタをそのサンプルにおいて製造したウェハから選択した。エリプソメータを使用して、１４０ｎｍに対する、強誘電体層４２０の厚さを計算した。経時絶縁破壊（「ＴＤＤＢ」）を、１．５Ｖの振幅を有する３６０、４００、および４６０ｋＶ／ｃｍの印加電界を用いて、１２５℃で測定した。
【０１６２】
図５２は、そのサンプルに対応するＬＳＭＣＤ堆積強誘電体層についてのＴＤＤＢ特性を示す。Ｘ軸は、電界の逆数を表す。Ｙ軸は、０．１％の累積破壊を表す。スピンオンの比較用の強誘電体材料堆積方法によって製造された従来技術によるサンプルと比較して、ＬＳＭＣＤ膜は、３Ｖ（すなわち、２１４ｋＶ／ｃｍの印加電界下）で１００倍長い寿命の高い信頼性を有する。
【図面の簡単な説明】
【０１６３】
【図１】図１は、曲線の特徴を説明するために使用される従来の名称を参考にした、理想的な従来の強誘電体分極ヒステリシス曲線を図示する。
【図２】図２は、従来技術における分極疲労および分極インプリントの問題を示す他の曲線に隣接した理想的な図１の曲線を図示する。
【図３】図３は、疲労およびインプリントの問題が原因で強誘電体メモリ内の強誘電体材料が劣化した場合にメモリ制御回路が直面する問題を模式的に図示する。
【図４】図４は、本発明による、実質的に平滑な電極を有するプレーナ型強誘電体キャパシタを図示する。
【図５】図５は、本発明による、実質的に平滑な電極を有するスタック型強誘電体キャパシタを図示する。
【図６】図６は、図４または図５に示した強誘電体キャパシタの好適な用途である、集積回路メモリの回路図を図示する。
【図７】図７は、図６のメモリにおいて使用され得、図４の強誘電体キャパシタを利用する、１つの集積回路不揮発性メモリセルの回路図を図示する。
【図８】図８は、図６のメモリにおいて使用され得、図５の強誘電体キャパシタを利用する、１つの集積回路不揮発性メモリセルの回路図を図示する。
【図９】図９は、図７に対応する集積回路メモリ内に設けられた、１つのプレーナ型強誘電体メモリセルを示す積層構造を図示する。
【図１０】図１０は、図８に対応する集積回路メモリ内に設けられ得る、１つのスタック型強誘電体メモリセルを示す積層構造を図示する。
【図１１】図１１は、図９および図１０の積層構造に対応するメモリセルを製造する際に使用する模式プロセス図を図示する。
【図１２】図１２は、各サンプルについて酸素分圧が２５％、５０％、７５％、および１００％である、アルゴンおよび酸素を含むキャリアガス混合物を用いて、ＤＣマグネトロンスパッタリング堆積されたイリジウムのサンプルから得られる屈折率データを、４００℃〜８００℃のアニーリング温度の変動に帰因する影響のさらなる比較と共に図示する。
【図１３】図１３は、図１２の２５％、５０％、７５％、および１００％の酸素サンプルに対応するＤＣスパッタリング堆積された膜についての、シート抵抗測定およびモフォロジー観察を含むデータを、４００℃〜８００℃のアニーリング温度の変動に帰因する影響のさらなる比較と共に図示する。
【図１４】図１４は、各サンプルについて窒素分圧が０％、１０％、２０％、３０％、４０％、５０％、６０％、７０％、８０％、９０％、および１００％である、アルゴンおよび窒素を含むキャリアガス混合物を用いて、ＤＣマグネトロンスパッタリング堆積されたイリジウムから得られる屈折率データを、４００℃〜８００℃のアニーリング温度の変動に帰因する影響のさらなる比較と共に図示する。
【図１５】図１５は、酸化イリジウム／強誘電体層／酸化イリジウム／シリコン酸化物をシリコン基板上に含むサンプルから得られる分極ヒステリシスデータを図示する。
【図１６】図１６は、酸化イリジウム／プラチナ／強誘電体層／プラチナ／酸化イリジウム／シリコン酸化物をシリコン基板上に含むサンプルから得られる分極ヒステリシスデータを図示する。
【図１７】図１７は、酸化イリジウム／イリジウム／強誘電体層／イリジウム／酸化イリジウム／シリコン酸化物をシリコン基板上に含むサンプルから得られる分極ヒステリシスデータを図示する。
【図１８】図１８は、図１５、図１６、および図１７に対応する３つのサンプルから得られた残留分極データのまとめを図示する。
【図１９】図１９は、１スイッチングサイクルおよび１０10サイクルのそれぞれでの、図１５に対応する層状超格子材料のサンプルから得られた分極ヒステリシス曲線の重ね合わせ比較を図示する。
【図２０】図２０は、１〜１０10サイクルの、図１５に対応するサンプルから得られた分極疲労耐性曲線を図示する。
【図２１】図２１は、１スイッチングサイクルおよび１０10サイクルのそれぞれでの、図１６に対応する層状超格子材料のサンプルから得られた分極ヒステリシス曲線の重ね合わせ比較を図示する。
【図２２】図２２は、１〜１０10サイクルの、図１６に対応するサンプルから得られた分極疲労耐性曲線を図示する。
【図２３】図２３は、１スイッチングサイクルおよび１０10サイクルのそれぞれでの、図１７に対応する層状超格子材料のサンプルから得られた分極ヒステリシス曲線の重ね合わせ比較を図示する。
【図２４】図２４は、１〜１０10サイクルの、図１７に対応するサンプルから得られた分極疲労耐性曲線を図示する。
【図２５】図２５は、図２０、図２２、および図２４に対応する３つのサンプルから得られた残留分極データのまとめを図示する。
【図２６】図２６は、図１９、図２１、および図２３に対応する３つのサンプルについて、抗電界の初期値によって正規化されたインプリントを示すＶcenter値のまとめを図示する。
【図２７】図２７は、１スイッチングサイクルおよび１０10サイクルでの、酸化イリジウム／イリジウム／強誘電体層／イリジウム／酸化イリジウム／ポリシリコン／シリコン酸化物をシリコン基板上に含む堆積された連続体から得られる分極疲労耐性曲線の重ね合わせ比較を図示する。
【図２８】図２８は、１〜１０10サイクルの、図２７に対応する層状超格子材料のサンプルから得られた分極疲労耐性スイッチング曲線を図示する。
【図２９】図２９は、１２．５％の分圧の酸素および８７．５％の分圧のアルゴンを含む反応性キャリアガス混合物内でＤＣスパッタリングすることにより堆積された１対の酸化プラチナ電極の間に挟まれた層状超格子材料から得られる分極疲労耐性曲線を図示する。
【図３０】図３０は、１スイッチングサイクルおよび１０10サイクルでの、図２９に図示した測定値に対応する分極ヒステリシス曲線の重ね合わせ比較を図示する。
【図３１】図３１は、０％の分圧の酸素および１００％の分圧のアルゴンを含む反応性キャリアガス混合物内でＤＣスパッタリングすることにより堆積された１対の酸化プラチナ電極の間に挟まれた層状超格子材料から得られる分極疲労耐性曲線を図示する。
【図３２】図３２は、２５％の分圧の酸素および７５％の分圧のアルゴンを含む反応性キャリアガス混合物内でＤＣスパッタリングすることにより堆積された１対の酸化プラチナ電極の間に挟まれた層状超格子材料から得られる分極疲労耐性曲線を図示する。
【図３３】図３３は、５０％の分圧の酸素および５０％の分圧のアルゴンを含む反応性キャリアガス混合物内でＤＣスパッタリングすることにより堆積された１対の酸化プラチナ電極の間に挟まれた層状超格子材料から得られる分極疲労耐性曲線を図示する。
【図３４】図３４は、７５％の分圧の酸素および２５％の分圧のアルゴンを含む反応性キャリアガス混合物内でＤＣスパッタリングすることにより堆積された１対の酸化プラチナ電極の間に挟まれた層状超格子材料から得られる分極疲労耐性曲線を図示する。
【図３５】図３５は、図３１のサンプルに対応するサンプルから得たオージェ電子分光法データを示す。
【図３６】図３６は、図３１のサンプルに対応するサンプルから得た二次イオン質量分光法データを示す。
【図３７】図３７は、図３１のサンプルに対応するサンプルから得た透過型電子顕微鏡写真を示す。
【図３８】図３８は、図２９のサンプルに対応するサンプルから得たオージェ電子分光法データを示す。
【図３９】図３９は、図２９のサンプルに対応するサンプルから得た二次イオン質量分光法データを示す。
【図４０】図４０は、図２９のサンプルに対応するサンプルから得た透過型電子顕微鏡写真を示す。
【図４１】図４１は、図３２のサンプルに対応するサンプルから得たオージェ電子分光法データを示す。
【図４２】図４２は、図３２のサンプルに対応するサンプルから得た二次イオン質量分光法データを示す。
【図４３】図４３は、図３２のサンプルに対応するサンプルから得た透過型電子顕微鏡写真を示す。
【図４４】図４４は、図３３のサンプルに対応するサンプルから得たオージェ電子分光法データを示す。
【図４５】図４５は、図３３のサンプルに対応するサンプルから得た二次イオン質量分光法データを示す。
【図４６】図４６は、図３３のサンプルに対応するサンプルから得た透過型電子顕微鏡写真を示す。
【図４７】図４７は、図３４のサンプルに対応するサンプルから得たオージェ電子分光法データを示す。
【図４８】図４８は、図３４のサンプルに対応するサンプルから得た二次イオン質量分光法データを示す。
【図４９】図４９は、図３４のサンプルに対応するサンプルから得た透過型電子顕微鏡写真を示す。
【図５０】図５０は、層状超格子材料の液体堆積についての堆積速度曲線を図示する。
【図５１】図５１は、従来技術の方法によって製造されたより厚い薄膜デバイスに対する、平滑電極および超薄層状超格子強誘電体膜を含む本発明の使用によるメモリ保持時間の向上を示す比較を示す。
【図５２】図５２は、スピンオン法によって製造された同じ厚さの膜デバイスに対する、平滑電極および液体ソースミスト化学蒸着によって製造された層状超格子強誘電体膜を含む本発明の使用による、経時絶縁破壊データの向上を示す比較を示す。
【図１】
2005311385.tif 000008
【図２】
2005311385.tif 000009
【図３】
2005311385.tif 000010
【図４】
2005311385.tif 000011
【図５】
2005311385.tif 000012
【図６】
2005311385.tif 000013
【図７】
2005311385.tif 000014
【図８】
2005311385.tif 000015
【図９】
2005311385.tif 000016
【図１０】
2005311385.tif 000017
【図１１】
2005311385.tif 000018
【図１２】
2005311385.tif 000019
【図１３】
2005311385.tif 000020
【図１４】
2005311385.tif 000021
【図１５】
2005311385.tif 000022
【図１６】
2005311385.tif 000023
【図１７】
2005311385.tif 000024
【図１８】
2005311385.tif 000025
【図１９】
2005311385.tif 000026
【図２０】
2005311385.tif 000027
【図２１】
2005311385.tif 000028
【図２２】
2005311385.tif 000029
【図２３】
2005311385.tif 000030
【図２４】
2005311385.tif 000031
【図２５】
2005311385.tif 000032
【図２６】
2005311385.tif 000033
【図２７】
2005311385.tif 000034
【図２８】
2005311385.tif 000035
【図２９】
2005311385.tif 000036
【図３０】
2005311385.tif 000037
【図３１】
2005311385.tif 000038
【図３２】
2005311385.tif 000039
【図３３】
2005311385.tif 000040
【図３４】
2005311385.tif 000041
【図３５】
2005311385.tif 000042
【図３６】
2005311385.tif 000043
【図３７】
2005311385.tif 000044
【図３８】
2005311385.tif 000045
【図３９】
2005311385.tif 000046
【図４０】
2005311385.tif 000047
【図４１】
2005311385.tif 000048
【図４２】
2005311385.tif 000049
【図４３】
2005311385.tif 000050
【図４４】
2005311385.tif 000051
【図４５】
2005311385.tif 000052
【図４６】
2005311385.tif 000053
【図４７】
2005311385.tif 000054
【図４８】
2005311385.tif 000055
【図４９】
2005311385.tif 000056
【図５０】
2005311385.tif 000057
【図５１】
2005311385.tif 000058
【図５２】
2005311385.tif 000059