(57)【要約】【課題】  フラッシュメモリチップの部分ブロックを保護できるハンドヘルド装置の提供。【解決手段】  少なくとも一つのフラッシュメモリチップ、プロセッサ、プログラマブルロジック装置を具え、該フラッシュメモリチップは起動時ロードプログラム、嵌め込み式オペレーションシステム及びアプリケーションプログラムを保存し、並びに該プロセッサの実行によりプログラマブルロジック装置がフラッシュメモリチップの所定領域を保護し、それはプロセッサの位置線、書き込み信号、及び読み出し信号に対してデコードし、該プロセッサがフラッシュメモリチップの該所定領域に書き込む時、該プログラマブルロジック装置がＲＤＹ♯信号を発生せずプロセッサに提供しないことで該書き込み動作の失敗を表示し、該フラッシュメモリに送られる書き込み信号をブロックする。【選択図】        図２
2005316676.tif 000002
【特許請求の範囲】
【請求項１】
ハンドヘルド装置のブートローダー、組み込み用オペレーションシステム及びアプリケーションプログラムを保存する少なくとも一つのフラッシュメモリチップ、
ブートローダー、組み込み用オペレーションシステム及びアプリケーションプログラムを実行するプロセッサ、
フラッシュメモリチップの所定領域を保護するプログラマブルロジック装置、
以上を具え、該プログラマブルロジック装置がプロセッサの位置線、書き込み信号、及び読み出し信号に対してデコードし、該プロセッサがフラッシュメモリチップの該所定領域に書き込む時、該プログラマブルロジック装置がＲＤＹ♯信号を発生せずＲＤＹ♯信号をプロセッサに提供しないことで該書き込み動作の失敗を表示し、該フラッシュメモリに送られる書き込み信号をブロックし、フラッシュメモリに対して書き込み保護を行なうことを特徴とする、フラッシュメモリチップの部分ブロックを保護できるハンドヘルド装置。
【請求項２】
フラッシュメモリチップがＮＯＲ型式のフラッシュメモリとされたことを特徴とする、請求項１記載のフラッシュメモリチップの部分ブロックを保護できるハンドヘルド装置。
【請求項３】
切換器を更に具え、該切換器の接続端はプログラマブルロジック装置のピンに接続され、該接続端が第１切換端に切り換えられる時、プログラマブルロジック装置がフラッシュメモリチップの書き込み保護を行ない、該接続端が第２切換端に切り換えられる時、該プロセッサが正常に、該フラッシュメモリチップに対して書き込み及び読み取りの動作を行なうことができることを特徴とする、請求項１記載のフラッシュメモリチップの部分ブロックを保護できるハンドヘルド装置。
【請求項４】
切換器の第１切換端が高電位に接続され、第２切換端が低電位に接続されることを特徴とする、請求項３記載のフラッシュメモリチップの部分ブロックを保護できるハンドヘルド装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフラッシュメモリチップアクセスの技術領域に係り、特に、フラッシュメモリチップの部分ブロックを保護できるハンドヘルド装置に関する。
【背景技術】
【０００２】
電子科学技術の進歩に伴い、各種の電子装置がますます小型化され、例えば、パームトップコンピュータ、或いはＰＤＡ、スマートディスプレイ等が出現し、このようなポータブル装置はプロセッサを具えて演算処理能力を実行することができ、並びにブートローダー、組み込み用（Ｅｍｂｅｄｄｅｄ）オペレーションシステム及びアプリケーションプログラムをフラッシュメモリチップ中に保存する。図１に示されるハンドヘルド装置のプロセッサ１０とフラッシュメモリチップ１２の電気回路図によると、ハンドヘルド装置のサイズを縮減するため、フラッシュメモリチップ或いはその他の種類のメモリチップのメモリコントローラ１１がプロセッサ１０チップ中に整合され、バッファ１３、フラッシュメモリチップ１２等の部品及び簡単な回路を増加し並びにメモリコントローラ１１のレジスタを設定すれば、外部のフラッシュメモリチップ１２に対するアクセスが行なえ、これにより該ハンドヘルド装置のサイズを縮減でき、使用者に極めて大きな便利性を提供できる。しかし、このような回路設計の特性により、使用者はアプリケーションプログラムを使用する時、誤ってブートローダー或いは組み込み用（Ｅｍｂｅｄｄｅｄ）オペレーションシステムを有するフラッシュメモリチップ１２のブロックに書き込んでしまうことがあり、このためにハンドヘルド装置の組み込み用（Ｅｍｂｅｄｄｅｄ）オペレーションシステムが毀損したり、起動不能となり、並びに自己修正更新能力を喪失してしまうことがある。このためこのような周知のハンドヘルド装置の回路設計には多くの欠点があり改善の必要がある。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
本発明の主要な目的は、一種のフラッシュメモリチップの部分ブロックを保護できるハンドヘルド装置を提供することにあり、それは周知のハンドヘルド装置の組み込み用（Ｅｍｂｅｄｄｅｄ）オペレーションシステムの毀損、更には起動不能となる状況を防止できる装置であるものとする。
【課題を解決するための手段】
【０００４】
請求項１の発明は、ハンドヘルド装置のブートローダー、組み込み用オペレーションシステム及びアプリケーションプログラムを保存する少なくとも一つのフラッシュメモリチップ、
ブートローダー、組み込み用オペレーションシステム及びアプリケーションプログラムを実行するプロセッサ、
フラッシュメモリチップの所定領域を保護するプログラマブルロジック装置、
以上を具え、該プログラマブルロジック装置がプロセッサの位置線、書き込み信号、及び読み出し信号に対してデコードし、該プロセッサがフラッシュメモリチップの該所定領域に書き込む時、該プログラマブルロジック装置がＲＤＹ♯信号を発生せずＲＤＹ♯信号をプロセッサに提供しないことで該書き込み動作の失敗を表示し、該フラッシュメモリに送られる書き込み信号をブロックし、フラッシュメモリに対して書き込み保護を行なうことを特徴とする、フラッシュメモリチップの部分ブロックを保護できるハンドヘルド装置としている。
請求項２の発明は、フラッシュメモリチップがＮＯＲ型式のフラッシュメモリとされたことを特徴とする、請求項１記載のフラッシュメモリチップの部分ブロックを保護できるハンドヘルド装置としている。
請求項３の発明は、切換器を更に具え、該切換器の接続端はプログラマブルロジック装置のピンに接続され、該接続端が第１切換端に切り換えられる時、プログラマブルロジック装置がフラッシュメモリチップの書き込み保護を行ない、該接続端が第２切換端に切り換えられる時、該プロセッサが正常に、該フラッシュメモリチップに対して書き込み及び読み取りの動作を行なうことができることを特徴とする、請求項１記載のフラッシュメモリチップの部分ブロックを保護できるハンドヘルド装置としている。
請求項４の発明は、切換器の第１切換端が高電位に接続され、第２切換端が低電位に接続されることを特徴とする、請求項３記載のフラッシュメモリチップの部分ブロックを保護できるハンドヘルド装置としている。
【発明の効果】
【０００５】
本発明はプログラマブルロジック装置を使用することでフラッシュメモリチップの所定領域の書き込みを保護して使用者が無意識のうちに該ブロックを破壊してしまいハンドヘルド装置の運転不正常や起動不能の状況を引き起こすのを防止することができる。
【発明を実施するための最良の形態】
【０００６】
本発明のフラッシュメモリチップの部分ブロックを保護できるハンドヘルド装置は、少なくとも一つのフラッシュメモリチップ、プロセッサ、プログラマブルロジック装置を具え、該フラッシュメモリチップはブートローダー、組み込み用（Ｅｍｂｅｄｄｅｄ）オペレーションシステム及びアプリケーションプログラムを保存し、並びに該プロセッサの実行によりプログラマブルロジック装置がフラッシュメモリチップの所定領域を保護し、それはプロセッサの位置線、書き込み信号、及び読み出し信号に対してデコードし、該プロセッサがフラッシュメモリチップの該所定領域に書き込む時、該プログラマブルロジック装置がＲＤＹ♯信号を発生せずプロセッサに提供しないことで該書き込み動作の失敗を表示し、該フラッシュメモリに送られる書き込み信号をブロックし、フラッシュメモリに対して書き込み保護を行なう。
【実施例１】
【０００７】
本発明のフラッシュメモリチップの部分ブロックを保護できるハンドヘルド装置については先ず図２を参照されたい。それは、少なくとも一つのフラッシュメモリチップ１２、プロセッサ１０、プログラマブルロジック装置１４及び切換器１５を具えている。該フラッシュメモリチップ１２は例えばＮＯＲ型式のフラッシュメモリとされて該ハンドヘルド装置のブートローダー、組み込み用（Ｅｍｂｅｄｄｅｄ）オペレーションシステム及びアプリケーションプログラムを保存し、該プロセッサ１０は該ブートローダー、組み込み用（Ｅｍｂｅｄｄｅｄ）オペレーションシステム及びアプリケーションプログラムを実行する。
【０００８】
一般にハンドヘルド装置は起動時に、そのプロセッサ１０が特定位置より実行開始し、例えば位置００００００００H 部分より実行開始し、システム設計時に、該フラッシュメモリチップ１２がこの位置に対応させられ、並びにこの部分にブートローダー（Ｂｏｏｔ  Ｌｏａｄｅｒ）を保存し、起動時に該プロセッサ１０がブートローダーを実行できるものとされ、該ブートローダー或いは組み込み用（Ｅｍｂｅｄｄｅｄ）オペレーションシステムをロードし、該ブートローダー或いは組み込み用オペレーションシステムが破壊された時、該ハンドヘルド装置は運転が不正常となるか、起動不能となりうる。
【０００９】
本発明は該ブートローダーと組み込み用オペレーションシステムを保存したフラッシュメモリチップ１２のブロックに対して、ハードウエア保護方式を使用し、使用者が無意識のうちにこのブロックを破壊するのを防止する。そのサイズはブートローダー、組み込み用オペレーションシステムのサイズにより定められる。例えば、該ブートローダー及び組み込み用オペレーションシステムのサイズが６００Ｋ  ｂｙｔｅであれば該ブロックには１Ｍ  ｂｙｔｅを選定でき、また即ち位置００００００００H から位置００１０００００H のブロックに対してハードウエア保護を行なう。
【００１０】
先ず、該プロセッサ１０がその内部のメモリコントローラ１１のレジスタに対して設定を行ない、プロセッサ１０が該フラッシュメモリチップ１２に対してアクセスする時にＲＤＹ♯信号を監督することでアクセスが有効か無効かを決定するようにする。プロセッサ１０がＲＤＹ♯信号の存在を検出できない時は、このアクセスは無効アクセスであることを表示する。
【００１１】
該プログラマブルロジック装置１４は、該フラッシュメモリチップ１２の所定領域（位置００００００００H から位置００１０００００H ）を保護するのに用いられ、該プログラマブルロジック装置１４はプロセッサ１０の位置線、書き込み信号、及び読み出し信号に対してデコードし、該プロセッサ１０が該フラッシュメモリチップ１２の該所定領域（位置００００００００H から位置００１０００００H のブロック）に対して書き込む時、該プログラマブルロジック装置１４はＲＤＹ♯信号を発生せず、これを以て書き込み動作失敗を表示し、並びに該フラッシュメモリチップ１２に送られる書き込み信号（ＣＳ Ｒｄ／Ｗｒ* ）をブロックし、これによりフラッシュメモリチップ１２に対して書き込み保護を行なう。
【００１２】
該プロセッサ１２がフラッシュメモリチップ１２の該所定領域（位置００００００００H から位置００１０００００H のブロック）に対して読み取りを行ないたいか、或いはその他のブロックに対して読み書きを行ない時、該プログラマブルロジック装置１４はフラッシュメモリチップのタイミングにより、ＲＤＹ♯信号を発生してプロセッサ１０に提供し、該読み取り或いは書き込み動作が成功したことを表示し、同時に関係する制御信号を発生してフラッシュメモリチップ１２に送り、関係するアクセス動作を実行する。
【００１３】
本発明中、更に切換器１５が設けられ、該切換器１５の接続端はプログラマブルロジック装置１４のピンに接続され、その第１切換端は高電位に接続され、その第２切換端は低電位に接続され、該接続端が第１切換端に切り換えられる時、プログラマブルロジック装置１４がフラッシュメモリチップ１２の所定領域（位置００００００００H から位置００１０００００H のブロック）に対して書き込み保護を行ない、該接続端が第２切換端に切り換えられる時、該プロセッサは正常に、該フラッシュメモリチップ１２の該所定領域（位置００００００００H から位置００１０００００H のブロック）に対して書き込み及び読み取りの動作を行なうことができ、これにより該ブートローダー或いは組み込み用オペレーションシステムの更新が行なえる。
【００１４】
以上の説明から分かるように、本発明はプログラマブルロジック装置１４を使用することでフラッシュメモリチップ１２の所定領域の書き込みを保護して使用者が無意識のうちに該ブロックを破壊してしまいハンドヘルド装置の運転不正常や起動不能の状況を引き起こすのを防止することができる。
【図面の簡単な説明】
【００１５】
【図１】周知のハンドヘルド装置の電気回路図である。
【図２】本発明のフラッシュメモリチップの部分ブロックを保護できるハンドヘルド装置の回路図である。
【符号の説明】
【００１６】
１０  プロセッサ                １１  メモリコントローラ
１２  フラッシュメモリチップ    １３  バッファ
１４  プログラマブルロジック    １５  切換器
【図１】
2005316676.tif 000003
【図２】
2005316676.tif 000004