(57)【要約】【課題】  少ない回路規模、周辺部品で直交復調器により生じるＤＣオフセット変動を低減した受信回路を提供する。【解決手段】  第１の差動増幅器とスイッチング回路とが縦積み構造に接続されたギルバートセルからなる直交復調器と、一対の差動入力端どうしが短絡され第１の差動増幅器と並列に設けられた第２の差動増幅器からなるバイパス回路とを備える。第１の差動増幅器はトランジスタ９，１０からなり、スイッチング回路はトランジスタ１１〜１４からなり、第２の差動増幅器はトランジスタ１５，１６からなる。ＤＣオフセットは、第１の差動増幅器を非活性化し、第２の差動増幅器を活性化した状態でＤＣオフセットを検出して補正する。【選択図】        図１
2005295517.tif 000002
【特許請求の範囲】
【請求項１】
第１の差動増幅器とスイッチング回路とが縦積み構造に接続されたギルバートセルからなる直交復調器と、
一対の差動入力端どうしが短絡され前記第１の差動増幅器と並列に設けられた第２の差動増幅器からなるバイパス回路とを備えたミキサ回路。
【請求項２】
前記第１の差動増幅器は、第１および第２の信号からなる第１の差動信号を増幅して第３および第４の信号を出力し、
前記スイッチング回路は、
前記第３の信号がエミッタに入力され、第５および第６の信号からなる第２の差動信号のうち前記第５の信号がベースに入力される第１のトランジスタと、
前記第３の信号がエミッタに入力され、前記第６の信号がベースに入力される第２のトランジスタと、
前記第４の信号がエミッタに入力され、前記第６の信号がベースに入力され、コレクタが前記第１のトランジスタのコレクタと共通接続されて第１の出力端となる第３のトランジスタと、
前記第４の信号がエミッタに入力され、前記第５の信号がベースに入力され、コレクタが前記第２のトランジスタのコレクタと共通接続されて第２の出力端となる第４のトランジスタとからなり、
前記スイッチング回路は、前記第３の信号を、前記第５の信号と前記第６の信号の大小関係に従って、前記第１の出力端か前記第２の出力端かに切り替えて出力し、前記第４の信号を、前記第５の信号と前記第６の信号の大小関係に従って、前記第１の出力端か前記第２の出力端かに前記第３の信号とは逆に切り替えて出力する請求項１記載のミキサ回路。
【請求項３】
前記第１の差動信号が高周波信号であり、前記第２の差動信号が局部発振信号である請求項２記載のミキサ回路。
【請求項４】
請求項１、２または３記載のミキサ回路と、
ＤＣオフセットキャンセル機能を有し、前記ミキサ回路の出力を増幅する可変利得増幅器とを備えた受信回路。
【請求項５】
請求項１、２または３記載のミキサ回路を用いてＤＣオフセットを補正するＤＣオフセット補正方法であって、
前記第１の差動増幅器を非活性状態とし、前記第２の差動増幅器を活性状態とし、この状態でＤＣオフセットを検出して補正するＤＣオフセット補正方法。
【請求項６】
請求項４記載の受信回路を用いてＤＣオフセットを補正するＤＣオフセット補正方法であって、
前記第１の差動増幅器を非活性状態とし、前記第２の差動増幅器を活性状態とし、この状態でＤＣオフセットを検出して補正するＤＣオフセット補正方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ダイレクトコンバージョン方式の受信回路もしくは、それに使用されるミキサ回路に関するものである。上記のミキサ回路は、ギルバートセルからなる直交復調器を含んで構成される。また本発明は、上記の受信回路もしくはミキサ回路を用いてＤＣオフセットの補正を行うＤＣオフセット補正方法に関するものである。特に、本発明は、上記の受信回路もしくはミキサ回路において、通常動作時とＤＣオフセット補正時との間の直交復調器のＤＣオフセットの変化（直交復調器のＤＣオフセット変動）を少なくする構成および方法に関するものである。
【背景技術】
【０００２】
近年、携帯電話の小型化に伴って、フィルタ等の周辺素子を減らすことが可能なダイレクトコンバージョン方式の集積化受信回路が用いられている。ダイレクトコンバージョン方式では、高周波信号を直接ベースバンド信号に変換する。そのため、扱う信号がベースバンド帯の低い周波数となり、フィルタを集積化することが可能となる。また、従来のスーパーヘテロダイン方式で用いられていた中間周波数帯のフィルタを削減することが可能となり、小型化が図れる。
【０００３】
しかしながら、ダイレクトコンバージョン方式においては、中間周波増幅部が無いため、高周波部およびベースバンド部において、スーパーヘテロダイン方式に比べ、高い増幅度を確保する必要がある。そのため、直交復調器およびベースバンドアンプで生じるＤＣオフセットを補正し、アンプの飽和を防がなくてはならないという短所を有している。
【０００４】
そこで、先行技術（特許文献１参照）は、高周波増幅器を非活性化させ信号を停止し、それによって直交復調器およびベースバンドアンプを無入力状態にして、ＤＣオフセット補正を行う。このとき、ダミーの高周波増幅器を動作させ、直交復調器の入力条件を一定にし、通常動作時とＤＣオフセット補正時との間の直交復調器のＤＣオフセットの変化を抑制する技術が提案されている。
【０００５】
以下、図３を参照しながら、通常動作時とＤＣオフセット補正時との間の直交復調器のＤＣオフセットの変化を抑制するための特開２００２−２１７７６９号公報に示された方法について説明する。
【０００６】
図３は、通常動作時とＤＣオフセット補正時との間の直交復調器のＤＣオフセットの変化を抑制する受信回路のブロック図を示す。この受信回路において、高周波信号入力端子４４から入力された受信信号である高周波信号は、第１の低雑音増幅器４７で増幅され、続く第３の低雑音増幅器４９でさらに増幅される。第１の低雑音増幅器４７は、入力がインピーダンスＺ０を介して接地されている。第３の低雑音増幅器４９の出力は、直交復調器５０に入力され、局部発振回路６２の出力と周波数混合されることによりベースバンド信号に変換される。直交復調器５０の出力は、第１の可変利得増幅器５１に入力されて増幅され、続いて第１の低域フィルタ５３で不要信号が除去される。第１の低域フィルタ５３の出力はさらに、第２の可変利得増幅器５２に入力されて増幅され、続く第２の低域フィルタ５４で不要信号が除去され、信号出力端子４５および逆相信号出力端子４６から出力される。
【０００７】
受信信号のレベルが変化した場合、第３の低雑音増幅器４９、第１の可変利得増幅器５１および第２の可変利得増幅器５２の利得が変更され、それによって信号出力端子４５および逆相信号出力端子４６における信号出力レベルが一定の範囲内に収まるように制御される。
【０００８】
このとき、一般に増幅器には、ＤＣオフセットが存在する。特に、可変利得増幅器の場合は、その出力端におけるＤＣオフセットは、増幅器の利得設定によって変化する。また、第３の低雑音増幅器４９の出力におけるＤＣオフセットは、これに続く直交復調器５０により周波数変換され問題とはならない。ところが、ダイレクトコンバージョン受信回路においては、局部発振回路の発振周波数は、入力信号と同一である。そのため、局部発振回路６２からの局部発振信号が何らかの理由によって第３の低雑音増幅器４９の入力部へ漏洩した場合、ＤＣオフセットとして、直交復調器５０から出力される。したがって、第３の低雑音増幅器４９の利得設定を変えると直交復調器５０の出力におけるＤＣオフセットは変化する。
【０００９】
そのため、可変利得増幅器の利得設定が変更された場合には、ＤＣオフセット補正を行う必要がある。特に、ダイレクトコンバージョン受信回路においては、ベースバンド帯における増幅度が大きく、ＤＣオフセット補正を行わないと、ＤＣオフセットによって回路が飽和してしまい正常動作が不可能となる。
【００１０】
続いて、先行技術におけるＤＣオフセット補正動作の説明を行う。最初に、第１の低雑音増幅器４７を非活性化させ信号を停止する。続いて、第１のＡＤ変換器５７を用いて、第１の可変利得増幅器５１の出力ＤＣオフセットをモニタする。そして、第１のＡＤ変換器５７による出力ＤＣオフセットのモニタ結果を基に、第１の制御回路５９を用いて第１のＤＡ変換器５５を制御し、それによって第１の可変利得増幅器５１の入力に加えるＤＣオフセットの量を制御する。出力ＤＣオフセットのモニタ結果を基に、第１の可変利得増幅器５１の入力に加えるＤＣオフセットを調整することにより、第１の可変利得増幅器５１の出力ＤＣオフセットを補正することが可能である。
【００１１】
このとき、第１の低雑音増幅器４７を非活性化せず高周波信号を停止しなかった場合、第１の可変利得増幅器５１の出力には、ＤＣオフセットと高周波信号とが重畳されたものが現れてしまう。その結果、第１の可変利得増幅器５１の出力ＤＣオフセットをモニタした時点での信号とＤＣオフセットとの和に対して、出力がゼロとなるように、ＤＣオフセット補正が行われてしまう。したがって、無入力時には、ＤＣオフセットが残留してしまい、誤ったＤＣ補正が行われることになる。
【００１２】
以上のように、ＤＣオフセット補正を行う時には、補正を行う増幅器の入力を無入力信号状態にする必要がある。
【００１３】
そのために、バイアス回路６１のバイアス電圧の出力先をスイッチ６３により切り替え、第１の低雑音増幅器４７を非活性化させ信号を停止した場合、第３の低雑音増幅器４９の入力条件が変化してしまい、局部発振回路６２から第３の低雑音増幅器４９の入力へ漏れた信号により生じる直交復調器５０のＤＣオフセットが、通常動作時から変化するという問題がある。
【００１４】
この問題を避けるため、先行技術においては、第１の低雑音増幅器４７と並列に、入力がインピーダンスＺ１によって接地され高周波信号が入力されないダミーの第２の低雑音増幅器４８を接続している。そして、ＤＣオフセット補正中には、スイッチ６３を反転させることにより、バイアス回路６１を用いて、第１の低雑音増幅器４７は非活性化させ、第２の低雑音増幅器４８は活性化させる。このようにすることにより、第３の低雑音増幅器４９の入力条件を一定に保ち、通常動作時かＤＣオフセット動作時かにかかわらず直交復調器５０のＤＣオフセットが常に一定（同一）となるようにしている。
【００１５】
なお、第２の可変利得増幅器５２の出力ＤＣオフセットについても、第２のＡＤ変換器５８、第２の制御回路６０および第２のＤＡ変換器５６を用いて、第１の可変利得増幅器５１の出力ＤＣオフセット補正と同様にして補正される。
【特許文献１】特開２００２−２１７７６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、ダミーの高周波増幅器を持つことは、回路規模、周辺部品が増加するという問題を起こす。
【００１７】
したがって、本発明の目的は、少ない回路規模、周辺部品で、通常動作時とＤＣオフセット補正時との間の直交復調器のＤＣオフセットの変化を抑制することができ、精度よくＤＣオフセット補正を行うことができるミキサ回路および受信回路、ならびにＤＣオフセット補正方法を提供することである。
【課題を解決するための手段】
【００１８】
上記課題を解決するために、本発明のミキサ回路は、第１の差動増幅器とスイッチング回路とが縦積み構造に接続されたギルバートセルからなる直交復調器と、一対の差動入力端どうしが短絡され第１の差動増幅器と並列に設けられた第２の差動増幅器からなるバイパス回路とを備えている。
【００１９】
この構成によれば、一対の差動入力端どうしが短絡された第２の差動増幅器からなるバイパス回路を、第１の差動増幅器と並列に設け、ＤＣオフセット補正時には第１の差動増幅器を不活性化し、第２の差動増幅器を活性化する。これにより、ＤＣオフセット補正時に通常動作時と同じ条件で、かつ無入力信号状態で直交復調器を動作させることができる。その結果、通常動作時とＤＣオフセット補正時との間の直交復調器のＤＣオフセットの変化を抑制することができ、精度よくＤＣオフセット補正を行うことができる。しかも、第２の差動増幅器を追加するだけでよく、少ない回路規模、周辺部品で、通常動作時とＤＣオフセット補正時との間の直交復調器のＤＣオフセットの変化を抑制することができる。
【００２０】
また、本発明の受信回路は、第１の差動増幅器とスイッチング回路とが縦積み構造に接続されたギルバートセルからなる直交復調器と、入力端が短絡され第１の差動増幅器と並列に接続された第２の差動増幅器からなるバイパス回路とを備えたミキサ回路と、ＤＣオフセットキャンセル機能を有し、ミキサ回路の出力を増幅する可変利得増幅器とを備えている。
【００２１】
この構成によれば、一対の差動入力端どうしが短絡された第２の差動増幅器からなるバイパス回路を、第１の差動増幅器と並列に設け、ＤＣオフセット補正時には第１の差動増幅器を不活性化し、第２の差動増幅器を活性化する。これにより、ＤＣオフセット補正時に通常動作時と同じ条件で、かつ無入力信号状態で直交復調器を動作させることができる。その結果、通常動作時とＤＣオフセット補正時との間の直交復調器のＤＣオフセットの変化を抑制することができ、精度よくＤＣオフセット補正を行うことができる。しかも、第２の差動増幅器を追加するだけでよく、少ない回路規模、周辺部品で、通常動作時とＤＣオフセット補正時との間の直交復調器のＤＣオフセットの変化を抑制することができる。
【００２２】
ここで、第１の差動増幅器は、第１および第２の信号からなる第１の差動信号を増幅して第３および第４の信号を出力する。
【００２３】
また、スイッチング回路は、第１、第２、第３および第４のトランジスタからなる。第１のトランジスタは、第３の信号がエミッタに入力され、第５および第６の信号からなる第２の差動信号のうち第５の信号がベースに入力される。第２のトランジスタは、第３の信号がエミッタに入力され、第６の信号がベースに入力される。第３のトランジスタは、第４の信号がエミッタに入力され、第６の信号がベースに入力され、コレクタが第１のトランジスタのコレクタと共通接続されて第１の出力端となる。第４のトランジスタは、第４の信号がエミッタに入力され、第５の信号がベースに入力され、コレクタが第２のトランジスタのコレクタと共通接続されて第２の出力端となる。
【００２４】
そして、このスイッチング回路は、上記第１から第４までのトランジスタにより、第３の信号を、第５の信号と第６の信号の大小関係に従って、第１の出力端か第２の出力端かに切り替えて出力し、また第４の信号を、第５の信号と第６の信号の大小関係に従って、第１の出力端か第２の出力端かに第３の信号とは逆に切り替えて出力する。
【００２５】
また、上記の第１の差動信号が高周波信号であり、第２の差動信号が局部発振信号である。
【００２６】
また、本発明の第１のＤＣオフセット補正方法は、上記した本発明のミキサ回路を用いてＤＣオフセットを補正する方法であり、第１の差動増幅器を非活性状態とし、第２の差動増幅器を活性状態として、この状態でＤＣオフセットを検出して補正する。
【００２７】
また、本発明の第２のＤＣオフセット補正方法は、上記した本発明の受信回路を用いてＤＣオフセットを補正する方法であり、第１の差動増幅器を非活性状態とし、第２の差動増幅器を活性状態として、この状態でＤＣオフセットを検出して補正する。
【００２８】
本発明の第１および第２のＤＣオフセット補正方法によれば、第２の差動増幅器からなるバイパス回路を有するミキサ回路もしくは受信回路を用い、第１の差動増幅器を非活性状態とし、第２の差動増幅器を活性状態として、この状態でＤＣオフセットを補正するので、少ない回路規模、周辺部品で、通常動作時とＤＣオフセット補正時との間の直交復調器のＤＣオフセットの変化を抑制することができ、精度よくＤＣオフセット補正を行うことができる。
【発明の効果】
【００２９】
以上説明したように、本発明に係るミキサ回路、受信回路およびＤＣオフセット補正方法によると、少ない回路規模、周辺部品で、通常動作時とＤＣオフセット補正時との間の直交復調器のＤＣオフセットの変化を抑制することができ、精度よくＤＣオフセット補正を行うことができる。
【発明を実施するための最良の形態】
【００３０】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【００３１】
（第１の実施の形態）
以下、本発明の第１の実施の形態に係る受信回路について、図面を参照しながら説明する。
【００３２】
図１は、本発明の第１の実施の形態に係る受信回路を構成するミキサ回路の回路図である。このミキサ回路は、ギルバートセルからなる直交復調器とバイパス回路とから構成されるものである。高周波信号入力端子１および逆相高周波信号入力端子２から高周波信号が入力される。高周波信号は、第１のトランジスタ９および第２のトランジスタ１０からなる差動増幅器で増幅される。第１のインダクタ２２と第２のインダクタ２３とは、第１のトランジスタ９と第２のトランジスタ１０のエミッタ間に挿入され、利得を決定している。
【００３３】
続いて、差動増幅器で増幅された高周波信号は、第３のトランジスタ１１、第４のトランジスタ１２、第５のトランジスタ１３および第６のトランジスタ１４からなるスイッチング回路に入力される。そして、この高周波信号は、局部発振入力端子３および逆相局部発振入力端子４から入力された局部発振信号と周波数混合されることにより、ベースバンド信号に変換される。第３の抵抗１９および第４の抵抗２０は、負荷抵抗である。
【００３４】
周波数混合された信号は、信号出力端子５および逆相信号出力端子６から出力される。第１切替制御入力端子７は、直交復調器を活性化する時に所定の電圧が加えられ、直交復調器を非活性化する時にはゼロ電位が加えられる。第２切替制御入力端子８は、直交復調器を非活性化する時に所定の電圧が加えられ、直交復調器を活性化する時にはゼロ電位が加えられる。
【００３５】
第１切替制御入力端子７に加えられた電圧は、第１の抵抗１７および第２の抵抗１８を通じて、第１のトランジスタ９および第２のトランジスタ１０のベースに加えられる。第２切替制御入力端子８に加えられた電圧は、第５の抵抗２１を通じて、第７のトランジスタ１５および第８のトランジスタ１６のベースに加えられる。第７のトランジスタ１５および第８のトランジスタ１６のエミッタは接地され、それらのコレクタは第１のトランジスタ９および第２のトランジスタ１０のコレクタにそれぞれ接続され、バイパス回路を構成している。このバイパス回路を構成する第７のトランジスタ１５および第８のトランジスタ１６は、第１のトランジスタ９および第２のトランジスタ１０と同じ特性であることが好ましい。
【００３６】
第７のトランジスタ１５および第８のトランジスタ１６のベースは、互いに共通に接続され、第５の抵抗２１に接続されている。この結果、第７のトランジスタ１５および第８のトランジスタ１６からなる差動増幅器の一対の差動入力は短絡され、無入力信号状態となっている。したがって、通常動作時に利得を決定するのに用いられた第１のインダクタ２２および第２のインダクタ２３に相当するインダクタは挿入する必要はなく、部品点数削減、また集積化を行う場合には、チップ面積削減を達成している。
【００３７】
以上の構成から、第１切替制御入力端子７への第１切替制御入力信号に正の電圧が加えられ、第２切替制御入力端子８への第２切替制御入力信号にゼロの電圧が加えられた場合には、第１のトランジスタ９および第２のトランジスタ１０に電流が流れ、第７のトランジスタ１５および第８のトランジスタ１６には電流が流れない。したがって、直交復調器は、活性化され通常動作を行う。
【００３８】
一方、第１切替制御入力端子７への第１切替制御入力信号にゼロの電圧が加えられ、第２切替制御入力端子８への第２切替制御入力信号に正の電圧が加えられた場合には、第１のトランジスタ９および第２のトランジスタ１０には電流が流れず、第７のトランジスタ１５および第８のトランジスタ１６に電流が流れる。したがって、直交復調器は、非活性化される。
【００３９】
直交復調器が非活性化された場合においても、第７のトランジスタ１５および第８のトランジスタ１６には、電流が流れており、第３のトランジスタ１１、第４のトランジスタ１２、第５のトランジスタ１３、第６のトランジスタ１４からなるスイッチング回路も通常動作している。そのため、直交復調器の出力には、活性化時と同じＤＣオフセットが生じる。
【００４０】
以上のように、本発明の第１の実施の形態のミキサ回路を用いると、ＤＣオフセット補正時に直交復調器を非活性化した場合においても、活性化時と同じＤＣオフセットが発生し、直交復調器を含めた、正確なＤＣオフセット補正を行うことが可能となる。
【００４１】
さらに、本発明の第１の実施の形態のミキサ回路は、通常の直交復調器に、第７のトランジスタ１５および第８のトランジスタ１６、第５の抵抗２１を加えただけであり、極めて少ない素子の追加で、ＤＣオフセット変動を防止することが可能となる。
【００４２】
続いて図２を用いて受信回路全体の説明を行う。高周波信号入力端子２４および逆相高周波信号入力端子２５から高周波信号が直交復調器３０に入力される。直交復調器３０に入力された高周波信号は、局部発振回路３５の局部発振信号と周波数混合されベースバンド信号に変換され、直交復調器３０から出力される。直交復調器３０の出力は、第１の可変利得増幅器３１に入力され、続いて第１の低域フィルタ３３に入力され不要信号が除去される。第１の低域フィルタ３３の出力は、第２の可変利得増幅器３２に入力され、続いて第２の低域フィルタ３４に入力され不要信号が除去され、信号出力端子２６および逆相信号出力端子２７から出力される。
【００４３】
なお、図２では、図３における第１の低雑音増幅器４７、第３の低雑音増幅器４９に相当する要素は図示を省略している。
【００４４】
ＤＣオフセット補正を行わない通常動作時には、第１のバイアス回路３６から正の電圧が出力され、第２のバイアス回路３７からゼロの電圧が出力される。第１のバイアス回路３６の出力は図１における第１切替制御入力端子７への入力に対応し、第２のバイアス回路３７の出力は図１における第２切替制御入力端子８への入力に対応する。したがって、図１を用いて説明したように、直交復調器３０は、活性化され通常動作を行う。
【００４５】
ＤＣオフセット補正を行う場合には、第１のバイアス回路３６からゼロの電圧が出力され、第２のバイアス回路３７から正の電圧が出力される。したがって、図１を用いて説明したように、直交復調器３０は、非活性化される。このとき、直交復調器から発生するＤＣオフセットは、通常動作時と異ならず、後段の第１の可変利得増幅器３１のＤＣオフセット補正で、正確に補正を行うことが可能である。
【００４６】
なお、第１の可変利得増幅器３１、３２の出力ＤＣオフセットの補正の手順は図３において説明したものと同様である。図２において、符号３８，３９はそれぞれＤＡコンバータを示し、符号４０，４１はそれぞれＡＤコンバータを示し、符号４２，４３はそれぞれ制御回路を示す。
【産業上の利用可能性】
【００４７】
以上説明したように、本発明は、ダイレクトコンバージョン受信回路における通常動作時とＤＣオフセット補正時との間の直交復調器のＤＣオフセット変動を抑える方法等に有用である。
【図面の簡単な説明】
【００４８】
【図１】第１の実施の形態に係るミキサ回路を示す回路図である。
【図２】第１の実施の形態に係る受信回路を示す回路ブロック図である。
【図３】先行技術に係る受信回路を示す回路ブロック図である。
【符号の説明】
【００４９】
１  高周波信号入力端子
２  逆相高周波信号入力端子
３  局部発振信号入力端子
４  逆相局部発振信号入力端子
５  信号出力端子
６  逆相信号出力端子
７  第１切替制御入力端子
８  第２切替制御入力端子
９  第１のトランジスタ
１０  第２のトランジスタ
１１  第３のトランジスタ
１２  第４のトランジスタ
１３  第５のトランジスタ
１４  第６のトランジスタ
１５  第７のトランジスタ
１６  第８のトランジスタ
１７  第１の抵抗
１８  第２の抵抗
１９  第３の抵抗
２０  第４の抵抗
２１  第５の抵抗
２２  第１のインダクタ
２３  第２のインダクタ
２４  高周波信号入力端子
２５  逆相高周波信号入力端子
２６  信号出力端子
２７  逆相信号出力端子
２８  第１切替制御入力端子
２９  第２切替制御入力端子
３０  復調器
３１  第１の可変利得増幅器
３２  第２の可変利得増幅器
３３  第１の低域フィルタ
３４  第２の低域フィルタ
３５  局部発振回路
３６  第１のバイアス回路
３７  第２のバイアス回路
３８  第１のＤＡ変換器
３９  第２のＤＡ変換器
４０  第１のＡＤ変換器
４１  第２のＡＤ変換器
４２  第１の制御回路
４３  第２の制御回路
４４  高周波信号入力端子
４５  信号出力端子
４６  逆相信号出力端子
４７  第１の低雑音増幅器
４８  第２の低雑音増幅器
４９  第３の低雑音増幅器
５０  復調器
５１  第１の可変利得増幅器
５２  第２の可変利得増幅器
５３  第１の低域フィルタ
５４  第２の低域フィルタ
５５  第１のＤＡ変換器
５６  第２のＤＡ変換器
５７  第１のＡＤ変換器
５８  第２のＡＤ変換器
５９  第１の制御回路
６０  第２の制御回路
６１  バイアス回路
６２  局部発振回路
【図１】
2005295517.tif 000003
【図２】
2005295517.tif 000004
【図３】
2005295517.tif 000005