(57)【要約】【課題】高輝度化、高階調、安定動作を可能とするプラズマディスプレイパネルの駆動方法を実現し、もって高品位な表示性能を持つプラズマディスプレイパネルおよびそれを用いたプラズマディスプレイ装置を提供することを目的とする。【解決手段】本発明によるプラズマディスプレイパネルの駆動方法は、プラズマディスプレイパネルイをブロック単位に分割してアドレス期間と維持期間を重複させる駆動方法において、維持パルスのサステインパルスとスキャンパルスの両方にデータパルスを挿入することにより維持パルスの周期を短くすることができる。この結果、維持パルスの数を増加させることができ高輝度化を実現することができる。【選択図】図１
2005077623.tif 000002
【特許請求の範囲】
【請求項１】
行方向に延び表示ラインを形成する複数の行電極対と、前記行電極対と交差して配列された複数の列電極と、前記列電極と行電極対とが交差する位置において発光単位を形成する放電空間とを有するプラズマディスプレイパネルの駆動方法において、複数の行電極を複数のブロックに区分し、前記ブロックの各々ではアドレス期間と維持期間を分離して順次実行し、ブロックの各々のアドレス期間が時間的に重複しないようにアドレス期間をずらし、また、維持期間の維持パルスであるスキャンパルスとサステインパルスの両方にデータパルスを重ねて印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
維持期間の維持パルスであるスキャンパルスあるいはサステインパルスの波形立ち上がりに同期してデータパルスを立ち上げることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
維持期間の維持パルスであるスキャンパルスあるいはサステインパルスの維持発光が終了した後にデータパルスを立ち下げることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
維持期間の維持パルスであるスキャンパルスあるいはサステインパルスの波形立ち下がりに同期してデータパルスを立ち下げることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
維持期間の維持パルスであるスキャンパルスあるいはサステインパルスの維持発光が終了した後にデータパルスを立ち上げることを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、放電を制御することにより画像を表示するプラズマディスプレイパネルの駆動方法に関するものである。
【背景技術】
【０００２】
プラズマディスプレイパネル（ＰＤＰ）は、薄型化および大画面化が可能であるという利点を有し、放電の際の発光を利用することにより画像を表示している。そして、低コスト化および電磁波の不要輻射防止、高輝度化などの観点から、ブロック単位での駆動が各種試みられている（例えば、特許文献１参照）。
【０００３】
図８〜図１０は、前記特許文献１に記載されたＰＤＰの駆動方法を示すものである。
【０００４】
図８は従来のＰＤＰの駆動方法を説明するためのブロック図であり、ＰＤＰ１０１、アドレスドライバ１０２、４つのスキャンドライバ１３１〜１３４、４つのサステインドライバ１４１〜１４４、放電制御タイミング発生回路１０５、Ａ／Ｄコンバータ（アナログ・デジタル変換器）１０６、走査数変換部１０７、およびサブフィールド変換部１０８を有するプラズマディスプレイ装置の概略構成を示すものである。
【０００５】
Ａ／Ｄコンバータ１０６は、映像信号ＶＤをデジタルの画像データに変換し、その画像データを走査数変換部１０７に与える。走査数変換部１０７は、画像データをＰＤＰ１０１の画素数に応じたライン数の画像データに変換し、各ラインごとの画像データをサブフィールド変換部１０８に与える。各ラインごとの画像データは、各ラインの複数の画素にそれぞれ対応する複数の画素データからなる。サブフィールド変換部１０８は、各ラインごとの画像データの各画素データを複数のサブフィールドに対応する複数のビットに分割し、各サブフィールドごとに各画素データの各ビットをアドレスドライバ１０２にシリアルに出力する。
【０００６】
放電制御タイミング発生回路１０５は、水平同期信号Ｈおよび垂直同期信号Ｖを基準として、放電制御タイミング信号ＳＣ１〜ＳＣ４と放電制御タイミング信号ＳＵ１〜ＳＵ４を発生し、放電制御タイミング信号ＳＣ１〜ＳＣ４をスキャンドライバ１３１〜１３４にそれぞれ与え、放電制御タイミング信号ＳＵ１〜ＳＵ４をサステインドライバ１４１〜１４４にそれぞれ与える。
【０００７】
次に、図９は、図８に示したプラズマディスプレイ装置の各ブロックにおける初期化期間ＶＳＴ（または疑似初期化期間ＳＳＴ）、アドレス期間ＡＤおよび維持期間ＳＵＳのタイミングチャートである。図９の縦軸は第１ラインから第４Ｌラインまでのラインを示し、横軸は時間を示す。図９に示すように、ＰＤＰ１０１の駆動は第１〜第４ブロックからなる領域に４分割されて行われ、そして放電タイミングは次のように制御される。まず、第１のサブフィールドＳＦ１では、第１〜第４のブロックに対して初期化期間ＶＳＴが開始される。初期化期間ＶＳＴが終了した後、第１のブロックのアドレス期間ＡＤが開始され、第１のブロックのアドレス期間ＡＤが終了した後、第１のブロックの維持期間ＳＵＳが開始される。次に、第１のブロックの維持期間ＳＵＳの半分が終了した時点で第２のブロックの維持期間ＳＵＳが開始されるように、第１のブロックの維持期間ＳＵＳの開始から所定時間経過後に第２のブロックのアドレス期間ＡＤが開始され、第２のブロックのアドレス期間ＡＤが終了した後、第２のブロックの維持期間ＳＵＳが開始される。以降第２のブロックと同様に第３および第４のブロックのアドレス期間ＡＤおよび維持期間ＳＵＳが開始される。
【０００８】
以降、第２のブロックと同様に第３および第４のブロックの疑似初期化期間ＳＳＴ、アドレス期間ＡＤおよび維持期間ＳＵＳが開始される。
【０００９】
図１０は、図８に示したプラズマディスプレイ装置において、あるブロックの維持期間中に他のブロックがアドレス放電を行う場合のアドレス電極１１１、スキャン電極１１２およびサステイン電極１１３に印加する駆動電圧であるパルスの一例を示すタイミングチャートである。図１０に示すように、例えば、第１のサブフィールドＳＦ１では、第１のブロックの維持期間ＳＵＳ中に第２のブロックのアドレス期間ＡＤが設定されている。このような場合、図１０に示すように、維持期間ＳＵＳ中のブロックのスキャン電極１１２およびサステイン電極１１３にはそれぞれスキャンパルスＰｓｃ、サステインパルスＰｓｕが印加される。一方、アドレス電極１１１には、維持期間ＳＵＳ中のブロックのスキャン電極１１２がローでサステイン電極１１３がハイの期間Ｔ内にデータパルスＰｗが印加される。
【００１０】
これにより、各ブロックに対してアドレス電極１１１が共通に使用される場合でも、各ブロック間で駆動パルスの干渉をなくし、維持放電およびアドレス放電を平行して安定に行うことができる。
【００１１】
このように、４Ｌ本のスキャン電極１１２およびサステイン電極１１３が４つのブロックに分割され、同時に維持放電が行われるスキャン電極１１２およびサステイン電極１１３の数が２Ｌ本以下になるように、維持期間を各ブロックごとにずらしてスキャン電極１１２およびサステイン電極１１３を維持放電させているので、不要な電磁波のレベルを半分以下に抑制することができるとともに、維持期間のピーク電流を半分以下に低減してスキャンドライバ１３１〜１３４およびサステインドライバ１４１〜１４４を低コスト化することができる。また、ブロック間でアドレス時間をずらし、維持期間とアドレス期間を重複させることにより、アドレス期間を短縮することができる。この結果、アドレス期間を増加させることができ、高輝度が可能となる。
【００１２】
すなわち、上述したＰＤＰの駆動方法においては、維持期間ＳＵＳとアドレス期間ＡＤとを重複させることによりアドレス期間ＡＤを短縮させ、その結果、原理的には維持期間ＳＵＳを増加させることができ高輝度を可能としており、そして、サステインパルスにデータパルスを挿入する方法として、サステインパルスに影響を与えないようにするため、データパルスをサステインパルスに同期させて挿入している。
【特許文献１】特開２００１−２６５２８１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
しかしながら、上述したＰＤＰの駆動方法では、スキャンパルスとサステインパルスのいずれか一方のパルスの周期を延ばし、ハイ期間内にのみデータパルスを印加しているため、データパルスは充分挿入できるが、一方、実際に実現できるスキャンパルス、サステインパルスの数は少なくなる。その結果、輝度が不十分となってしまうという課題を有している。
【００１４】
例えば図１０において、スキャンパルスの幅を２．５μｓとし、データパルスの幅を２．５μｓとするとサステインパルスは２．５×３＝７．５μｓとなる。このとき維持パルスの周期は１０．０μｓとなる。
【００１５】
この場合の維持パルス数の試算を行うと、パネルはＨＤ（１０２４×７６８ドット、デュアルスキャン）駆動とすると、１フィールドの走査本数は３８４ラインとなる。データパルスは１０μｓ周期で３回実行されるので平均アドレス時間は３．３μｓであり、３８４ラインを駆動するのに１．２８ｍｓかかる。
【００１６】
次に、初期化期間を１６０μｓとすると、１ＳＦ当たりの最小期間は、１．２８＋０．１６＝１．４４ｍｓとなる。１フィールド期間をこの期間で割り算すると１１．６となり、実現できるＳＦ数は１１となる。このとき、３８４ラインを２つのブロックに分割し同時駆動を実施すると、１ＳＦあたりのアドレス時間は３．３μｓ×１９２ライン＝６４０μｓであり、リセット期間とあわせて１１ＳＦ分のアドレス時間は８．８ｍｓとなる。１フィールドの残りの時間が維持期間となり、７．８７ｍｓである。維持周期が１０μｓなので総パルス数は７．８７ｍｓ／０．０１ｍｓ＝７８７パルスである。パルス数が２５５で１倍と定義すると７８７パルスは３．１倍である。
【００１７】
すなわち、従来と同等の輝度を確保するには、６倍近くの倍数が必要であり、この駆動方式ではおよそ半分の輝度しか得られないという問題となる。
【００１８】
また、図１０において、スキャンパルスの幅を２．５μｓとしデータパルスの幅を２．０μｓとすると、サステインパルスは２．０×３＝６．０μｓとなる。このとき維持パルスの周期は８．０μｓとなる。
【００１９】
維持パルスの周期を短くした場合についても同様に計算を行った結果、ＳＦ数を１０としても維持パルスの倍数は４．４倍程度までしか増加しないことを確認している。
【００２０】
本発明は上記課題に鑑みてなされたものであり、高輝度化、高階調、安定動作を可能とするプラズマディスプレイパネルの駆動方法を実現し、高品位な表示性能を持つプラズマディスプレイおよびそれを用いたプラズマディスプレイ装置を提供することを目的とする。
【課題を解決するための手段】
【００２１】
上記目的を実現するために本発明のＰＤＰの駆動方法は、行方向に延び表示ラインを形成する複数の行電極対と、前記行電極対と交差して配列された複数の列電極と、前記列電極と行電極対とが交差する位置において発光単位を形成する放電空間とを有するプラズマディスプレイパネルの駆動方法において、複数の行電極を複数のブロックに区分し、前記ブロックの各々ではアドレス期間と維持期間を分離して順次実行し、ブロックの各々のアドレス期間が時間的に重複しないようにアドレス期間をずらし、また、維持期間の維持パルスであるスキャンパルスとサステインパルスの両方にデータパルスを重ねて印加することを特徴とするものである。
【発明の効果】
【００２２】
本発明のＰＤＰの駆動方法は、維持パルス（サステインパルス、スキャンパルス）の両方に位相を同期してデータパルスを挿入することより、維持期間を増加させ、高輝度化、高階調、安定動作を可能とするプラズマディスプレイパネルの駆動方法を実現し、高品位な表示性能を持つプラズマディスプレイおよびそれを用いたプラズマディスプレイ装置を提供するものである。
【発明を実施するための最良の形態】
【００２３】
すなわち、本発明の請求項１に記載の発明は、行方向に延び表示ラインを形成する複数の行電極対と、前記行電極対と交差して配列された複数の列電極と、前記列電極と行電極対とが交差する位置において発光単位を形成する放電空間とを有するプラズマディスプレイパネルの駆動方法において、複数の行電極を複数のブロックに区分し、前記ブロックの各々ではアドレス期間と維持期間を分離して順次実行し、ブロックの各々のアドレス期間が時間的に重複しないようにアドレス期間をずらし、また、維持期間の維持パルスであるスキャンパルスとサステインパルスの両方にデータパルスを重ねて印加することを特徴とするプラズマディスプレイパネルの駆動方法である。
【００２４】
また、請求項２に記載の発明は、請求項１に記載の発明において、維持期間の維持パルスであるスキャンパルスあるいはサステインパルスの波形立ち上がりに同期してデータパルスを立ち上げることを特徴とするものである。
【００２５】
また、請求項３に記載の発明は、請求項１に記載の発明において、維持期間の維持パルスであるスキャンパルスあるいはサステインパルスの維持発光が終了した後にデータパルスを立ち下げることを特徴とするものである。
【００２６】
また、請求項４に記載の発明は、請求項１に記載の発明において、維持期間の維持パルスであるスキャンパルスあるいはサステインパルスの波形立ち下がりに同期してデータパルスを立ち下げることを特徴とするものである。
【００２７】
また、請求項５に記載の発明は、請求項１に記載の発明において、維持期間の維持パルスであるスキャンパルスあるいはサステインパルスの維持発光が終了した後にデータパルスを立ち上げることを特徴とするものである。
【００２８】
以下、本発明の一実施の形態について、図面を参照しながら説明する。
【００２９】
（実施の形態１）
図１は、本発明の一実施の形態によるＰＤＰの駆動方法によって駆動されるＰＤＰを用いたプラズマディスプレイ装置の概略構成を示すブロック図である。従来例の説明で用いた図８の構成図に対して、ＰＤＰ１の画面を上下２分割している。２つのアドレスドライバ２ａ、２ｂと、２組のスキャンドライバ（ＳＣ−１、ＳＣ−２）、（ＳＣ−３、ＳＣ−４）と、２組のサステインドライバ（ＳＵ−１、ＳＵ−２）、（ＳＵ−３、ＳＵ−４）が設けられている。また、放電制御タイミング発生回路５が設けられている。１４は発光単位である。
【００３０】
放電制御タイミング発生回路５は、水平同期信号Ｈおよび垂直同期信号Ｖを基準として放電制御タイミング信号ＳＣ−１、ＳＣ−２、ＳＣ−３、ＳＣ−４を発生し、放電制御タイミング信号ＳＣ−１〜４をスキャンドライバ３１〜３４にそれぞれ与え、放電制御タイミング信号ＳＵ１〜４をサステインドライバ４１〜４４にそれぞれ与える。
【００３１】
ＰＤＰ１は、上下それぞれ列電極に相当する複数のアドレス電極１１（１１ａ、１１ｂ）、および２Ｌ本（Ｌは任意の正数）の行電極に相当するスキャン電極１２（１２ａ、１２ｂ）と２Ｋ本のサステイン電極１３（１３ａ、１３ｂ）を含む。ＰＤＰ１の上側領域において、アドレス電極１１ａはアドレスドライバ２ａに接続され、ＰＤＰの下側領域では、アドレス電極１１ｂがアドレスドライバ２ｂに接続されている。
【００３２】
ＰＤＰ１上側領域の第１ラインから第２Ｋラインまでのスキャン電極１２ａはスキャンドライバ３１〜３２に接続され、ＰＤＰ下側領域の第１ラインから第２Ｋラインまでのスキャン電極１２ｂはスキャンドライバ３３〜３４に接続されている。
【００３３】
同様に、ＰＤＰ１の上側領域の第１ラインから第２Ｋラインまでのサステイン電極１３ａはサステインドライバ４１〜４２に接続され、ＰＤＰ１の下側領域の第１ラインから第２Ｋラインまでのサステイン電極１３ｂはサステインドライバ４３〜４４に共通に接続されている。
【００３４】
スキャンドライバ３１〜３２は、放電制御タイミング発生回路５から与えられる放電制御タイミング信号ＳＣ１〜２に応じてセットアップパルス、書き込みパルス、維持パルスをＫ本のスキャン電極１２ａに印加する。スキャンドライバ３３〜３４は、放電制御タイミング発生回路５から与えられる放電制御タイミング信号ＳＣ３〜４に応じてセットアップパルス、書き込みパルス、維持パルスをＫ本のスキャン電極１２ｂに印加する。
【００３５】
サステインドライバ４１〜４２は、放電制御タイミング発生回路５から与えられる放電制御タイミング信号ＳＵ−１〜２に応じてＫ本のサステイン電極１３ａを同時に駆動する。サステインドライバ４３〜４４は、放電制御タイミング発生回路５から与えられる放電制御タイミング信号ＳＵ３〜４に応じてＫ本のスキャン電極１３ｂを同時に駆動する。
【００３６】
すなわち、上述したプラズマディスプレイ装置においては、ＰＤＰ１が上部および下部に２分割され、各領域ごとにアドレスドライバ２ａ、２ｂ、スキャンドライバ３１〜３４およびサステインドライバ４１〜４４が設けられ、各領域ごとに任意の放電状態に設定することができ、より容易に種々の放電状態を組み合わせることができる。
【００３７】
図２は、図１に示したプラズマディスプレイ装置の各ブロックにおける初期化期間ＶＳＴ（または疑似初期化期間ＳＳＴ）、アドレス期間ＡＤおよび維持期間ＳＵＳのタイミングチャートである。図２の縦軸は第１ラインから第４Ｌラインまでのラインを示し、横軸は時間を示す。
【００３８】
図２に示すように、上下２分割ずつ、合計４分割されたＰＤＰ１（図１）の、第１〜第Ｌラインまでのスキャン電極１２ａ（図１）およびサステイン電極１３ｂ（図１）が第１のブロックとなり、第Ｌ＋１〜第２Ｌラインまでのスキャン電極１２ａおよびサステイン電極１３ａが第２のブロックとなり、第２Ｌ＋１〜第３Ｌラインまでのスキャン電極１２ｂおよびサステイン電極１３ｂが第３のブロックとなり、第３Ｌ＋１〜第４Ｌラインまでのスキャン電極１２ｂおよびサステイン電極１３ｂが第４のブロックとなる。
【００３９】
また、アドレスドライバ２ａ、２ｂ（図１）、スキャンドライバ３１〜３４（図１）およびサステインドライバ４１〜４４（図１）により各ブロックごとに放電タイミングが以下のように制御される。
【００４０】
まず、第１のサブフィールドＳＦ１では、第１、第３のブロックに対して初期化期間ＶＳＴが開始される。初期化期間ＶＳＴが終了した後、第１、第３のブロックのアドレス期間ＡＤが開始され、第１、第３のブロックのアドレス期間ＡＤが終了した後、第１、第３のブロックの維持期間ＳＵＳが開始される。
【００４１】
次に、第１、第３のブロックの維持期間ＳＵＳの途中で第２、第４のブロックの維持期間ＳＵＳが開始されるように、第１、第３のブロックの維持期間ＳＵＳの開始から所定時間経過後に第２、第４のブロックのアドレス期間ＡＤが開始され、また、第２、第４のブロックのアドレス期間ＡＤが終了した後、第２、第４のブロックの維持期間ＳＵＳが開始される。
【００４２】
次に、第２のサブフィールドＳＦ２では、第２、第４のブロックの第１のサブフィールドＳＦ１の維持期間ＳＵＳが終了した時点で第１、第３のブロックの疑似初期化期間ＳＳＴが開始される。第１、第３のブロックの疑似初期化期間ＳＳＴが終了した後、第１、第３のブロックのアドレス期間ＡＤが開始され、第１、第３のブロックのアドレス期間ＡＤが終了した後、第１、第３のブロックの維持期間ＳＵＳが開始される。
【００４３】
次に、第１、第３のブロックのアドレス期間ＡＤが終了した時点で第２、第４のブロックの疑似初期化期間ＳＳＴが開始される。第２、第４のブロックの疑似初期化期間ＳＳＴが終了した後、第２、第４のブロックのアドレス期間ＡＤが開始され、第２、第４のブロックのアドレス期間ＡＤが終了した後、第２、第４のブロックの維持期間ＳＵＳが開始される。
【００４４】
また、アドレスドライバ２ａ、２ｂ、スキャンドライバ３１〜３４およびサステインドライバ４１〜４４により各ブロックごとに放電タイミングが制御され、各ブロックごとに１フィールドを複数のサブフィールド、例えば、１２個のサブフィールドに分割している。各サブフィールドの維持期間は、１、２、４、６、１０、１４、１９、２６、３３、４０、４７、５３の明るさの重み付けがなされ、これらのサブフィールドを組み合わせることにより明るさのレベルを０〜２５５までの２５６段階で調整することができ、階調表示が行われる。
【００４５】
また、第１のサブフィールドＳＦ１は、初期化期間（ＶＳＴ）、アドレス期間および維持期間に分離され、第２のサブフィールドＳＦ２以降の各サブフィールドは、疑似初期化期間（ＳＳＴ）、アドレス期間および維持期間に分離される。
【００４６】
以上のように、ＰＤＰ１が上下の２領域の合計４ブロックに分割され、それぞれ独立に駆動している。さらに、そのブロック間でアドレス時間をずらし、アドレス期間ＡＤと維持期間ＳＵＳとを重複させることによりアドレス期間ＡＤを短縮することができる。この結果、維持期間ＳＵＳを増加させることができる。
【００４７】
図３は、図１に示したプラズマディスプレイ装置において、あるブロックの維持期間中に他のブロックがアドレス放電を行う場合のアドレスパルス、スキャンパルスおよびサステインパルスの駆動電圧の一例を示すタイミングチャートである。
【００４８】
例えば、図２に示したように、第１のサブフィールドＳＦ１では、第１のブロックの維持期間ＳＵＳ中に第２のブロックのアドレス期間ＡＤが設定されている。このような場合、図３に示すように、維持期間ＳＵＳ中のブロックのスキャン電極１２およびサステイン電極１３にはそれぞれ維持パルスＰｓｃ、Ｐｓｕが印加される。
【００４９】
一方、アドレス電極１１には、維持期間ＳＵＳ中のブロックのスキャン電極１２およびサステイン電極１３のパルス内に書き込みパルスＰｗが印加され、アドレス期間ＡＤ中のブロックの対応するスキャン電極１２に書き込みパルス（データパルス）が印加される。
これにより、各ブロックに対してアドレス電極１１が共通に使用される場合でも、各ブロック間で駆動パルスの干渉をなくし、維持放電およびアドレス放電を平行して安定に行うことができる。さらに、維持パルスの両パルス内にデータパルスを挿入するため、維持パルスの周期を短くすることが可能となり、高輝度化を実現することができる。
【００５０】
次に、上述の場合において、維持パルス数の試算を行う。
【００５１】
図３において、データパルスの幅を２．０μｓとし、スキャンパルスの幅を２．５μｓ、サステインパルスの幅を２．５μｓとする。このとき維持パルスの周期は５．０μｓとなる。
【００５２】
ＰＤＰ１はＨＤ（１０２４×７６８ドット、デュアルスキャン）駆動とすると、１フィールドの走査本数は３８４ラインとなる。データパルスは５μｓ周期で２回実行されるので平均アドレス時間は２．５μｓであり、３８４ラインを駆動するのに０．９６ｍｓかかる。
【００５３】
次に、リセット期間を１６０μｓとすると、１ＳＦ当たりの最小期間は、０．９６＋０．１６＝１．１２ｍｓとなる。１フィールド期間をこの期間で割り算すると１４．９となり、実現できるＳＦ数は１４となる。このとき、３８４ラインを２つのブロックに分割し同時駆動を実施すると、１ＳＦあたりのアドレス時間は２．５μｓ×１９２ライン＝４８０μｓであり、リセット期間とあわせて１１ＳＦ分のアドレス時間は８．９６ｍｓとなる。１フィールドの残りの時間が維持期間となり、７．７ｍｓである。維持周期が５μｓなので総パルス数は７．８７ｍｓ／０．００５ｍｓ＝１５４１パルスである。パルス数が２５５で１倍と定義すると１５４１パルスは６．０倍である。所定の輝度を確保するためには、６倍近くの倍数が必要であり、本発明による駆動方法により輝度を確保することが可能となることが確認できた。さらに、サブフィールドの数が１１から１４へと増加しており、より精度良く階調を表現することができることも確認できた。
【００５４】
また、上述した計算においてＳＦ数を１２とした場合について同様に計算を行ったところ、維持パルス数は１７９７となり、倍数は７．０倍となる。この場合、所定の輝度よりもさらに輝度を上げることが可能であり、高輝度化を実現することができることとなる。
【００５５】
以上のように、画面をブロック単位に分割し、維持期間とアドレス期間を重複させる駆動方法において、維持パルスのサステインパルスとスキャンパルスの両方にデータパルスを挿入することにより、維持パルスの周期を短くすることができる。この結果、維持パルスの数を増加させることができ高輝度化を実現することができる。
【００５６】
また、この方式では、個別のブロックは従来と同様の駆動であるため安定動作が見込まれ、ブロック間の同期をとるだけで比較的容易に安定駆動を行うことができるという利点がある。
【００５７】
（実施の形態２）
以下、本発明の一実施の形態によるＰＤＰの駆動方法について図４を参照しながら説明する。
【００５８】
本発明の一実施の形態であるブロック駆動は、ある時間においてあるブロックの維持期間中に他のブロックのアドレス期間が重なっているものであり、例えば図２に示すように、第１のサブフィールドＳＦ１では、第１のブロックの維持期間ＳＵＳ中に第２のブロックのアドレス期間ＡＤが設定されている。
【００５９】
ここで、アドレス動作と維持動作が重なる場合のタイミングチャートを図４に示す。
【００６０】
図４に示すように、維持期間中の第１のブロックのスキャン電極１２およびサステイン電極１３にはそれぞれ維持パルス（スキャンパルス、サステインパルス）が印加される。維持パルスは休止期間がなく、交互にパルスを発生させている。
【００６１】
また、その時の発光状態を受光ダイオードなどによって電気信号に変換し発光強度を測定している。その状態を図４中に維持発光状態として示す。そしてデータパルスは、スキャンパルスとサステインパルスの両方に挿入し、しかも維持発光状態に影響を与えないタイミングをとっている。
【００６２】
ここで、データパルスの電圧変動により壁電荷の状態が変化するため、データパルスの変化量が大きいと壁電位が変動し、維持発光が停止する可能性がある。そこで、データパルスの変化点に着目する。つまり、維持パルスの立ち上がりにデータパルスの立ち上がりを同期させて相対的に電圧の変化量を抑える方法である。
【００６３】
一方、データパルスを維持パルスのどこかで終了させるため、立ち下がりの位置にも注意が必要である。図４に示す様に、維持発光に影響を及ぼさないために発光の終了時点（図中ａ点）よりも後ろでデータパルスを立ち下げる。これにより、各ブロックに対してアドレス電極１１が共通に使用される場合でも、各ブロック間で駆動パルスの干渉をなくし、維持放電およびアドレス放電を平行して安定に行うことができる。
【００６４】
以上のように、維持パルスの両方のパルスにデータパネルを挿入することにより、維持パルスの周期を短くすることができる。この結果、維持パルスの数を増加させることができるため、高輝度化を実現することができる。
【００６５】
さらに、維持発光に影響を与えない位相でデータパルスをＯＮ／ＯＦＦさせることができるため、他ブロックの維持期間中にその他のブロックでのアドレス動作を確実に安定して行うことができる。
【００６６】
（実施の形態３）
以下、本発明の一実施の形態によるプラズマディスプレイパネルの駆動方法について図５を参照しながら説明する。
【００６７】
実施の形態２での場合と同様、ある時間において、あるブロックの維持期間中に他のブロックのアドレス期間が重なっている場合を考える。
【００６８】
アドレス動作と維持動作が重なる場合のタイミングチャートを図５に示す。図５に示すように、維持パルス（スキャンパルス、サステインパルス）は休止期間がなく、交互にパルスを発生させている。
【００６９】
その時の発光状態を受光ダイオードなどによって電気信号に変換し発光強度を測定している。その状態を図５中に維持発光状態として示す。そして、データパルスはスキャンパルスとサステインパルスの両方に挿入し、しかも発光状態に影響を与えないタイミングをとっている。
【００７０】
ここで、データパルスの電圧変動により壁電荷の状態が変化するため、データパルスの変化量が大きいと壁電位が変動し、維持発光が停止する可能性がある。そこで、データパルスの変化点に着目する。つまり、維持パルスの立ち下がりにデータパルスの立ち下がりを同期させて相対的に電圧の変化量を抑える方法である。
【００７１】
一方、データパルスを維持パルスのどこかで開始させるため、立ち上がりの位置にも注意が必要である。図５に示す様に、維持発光に影響を及ぼさないために発光の終了時点（図中ａ点）よりも後ろでデータパルスを立ち上げる。この様に発光に影響を与えない位相でデータパルスを挿入するものである。
【００７２】
これにより、各ブロックに対してアドレス電極１１が共通に使用される場合でも、各ブロック間で駆動パルスの干渉をなくし、維持放電およびアドレス放電を平行して安定に行うことができる。
【００７３】
以上のように、維持パルスの両方のパルスにデータパネルを挿入することにより、維持パルスの周期を短くすることができる。この結果、維持パルスの数を増加させることができるため、高輝度化を実現することができる。
【００７４】
さらに、維持発光に影響を与えない位相でデータパルスをＯＮ／ＯＦＦさせることができるため、他ブロックの維持期間中にその他のブロックでのアドレス動作を確実に安定して行うことができる。
【００７５】
なお、図６に示すように、維持パルス（スキャンパルス、サステインパルス）の立ち上がり／立ち下がりの両位相と、データパルスの立ち上がり／立ち下がりの両位相を同期させたパルスを用いても良い。
【００７６】
なお、図７に示すように、アドレス期間をさらに短縮するために、パルス間の位相関係を保ちながら、維持パルス（スキャンパルス、サステインパルス）一つの中に、２個以上のデータパルスを挿入しても良い。この場合、維持パルスのＯＮ／ＯＦＦとデータパルスのＯＮ／ＯＦＦの位相とが一致していない部分が発生するが、維持発光が生じているところと違うタイミングなので影響は最小限に抑えることができる。
【００７７】
以上、実施の形態１〜３で説明したように、本発明のＰＤＰの駆動方法によれば、ＰＤＰの面をブロック単位に分割して維持期間とアドレス期間を重複させる駆動方法において、維持パルスのサステインパルスとスキャンパルスの両方にデータパルスを挿入することにより維持パルスの周期を短くすることができる。この結果、維持パルスの数を増加させることができ高輝度化を実現することができる。
【００７８】
また、維持パルスのサステインパルスとスキャンパルスの両方にデータパルスを挿入することにより維持パルスの周期を短くすることができる。この結果、アドレス時間を短縮することができるため、維持期間を長く確保することができる。この結果、サブフィールド数を増加させることができ、階調を精度良く実現することが可能となる。
【００７９】
また、本発明のブロック駆動は、個別のブロック内では従来と同様のアドレス動作と維持動作が分離した駆動であるため安定動作が見込まれ、ブロック間での同期をとるだけで比較的容易に安定駆動を行うことができるという利点がある。
【００８０】
また、維持パルス（スキャンパルス、サステインパルス）の立ち上がりあるいは立ち下がりにデータパルスの立ち上がりあるいは立ち下がりの位相を同期させることにより、維持発光に影響を与えることなくアドレスを実行できるので、他ブロックの維持期間中にその他のブロックでのアドレス動作を確実に安定して行うことができる。
【産業上の利用可能性】
【００８１】
以上のように、本発明は、維持パルス（サステインパルス、スキャンパルス）の両方に位相を同期してデータパルスを挿入することより、維持期間を増加させ、高輝度化、高階調、安定動作を可能とするプラズマディスプレイパネルの駆動方法を実現し、高品位な表示性能を持つプラズマディスプレイおよびそれを用いたプラズマディスプレイ装置を提供することができる。
【図面の簡単な説明】
【００８２】
【図１】本発明の一実施の形態によるプラズマディスプレイパネルの駆動方法により駆動されるプラズマディスプレイパネルを用いたプラズマディスプレイ装置の概略構成を示すブロック図
【図２】本発明の一実施の形態によるプラズマディスプレイパネルの駆動方法を説明するためのタイミングチャート
【図３】本発明の一実施の形態によるプラズマディスプレイパネルの駆動方法における駆動電圧の一例を示すタイミングチャート
【図４】本発明の一実施の形態によるプラズマディスプレイパネルの駆動方法における駆動電圧の一例を示すタイミングチャート
【図５】本発明の一実施の形態によるプラズマディスプレイパネルの駆動方法における駆動電圧の一例を示すタイミングチャート
【図６】本発明の一実施の形態によるプラズマディスプレイパネルの駆動方法における駆動電圧の一例を示すタイミングチャート
【図７】本発明の一実施の形態によるプラズマディスプレイパネルの駆動方法における駆動電圧の一例を示すタイミングチャート
【図８】従来のプラズマディスプレイパネルの駆動方法により駆動されるプラズマディスプレイパネルを用いたプラズマディスプレイ装置の概略構成を示すブロック図
【図９】従来のプラズマディスプレイパネルの駆動方法を説明するためのタイミングチャート
【図１０】従来のプラズマディスプレイパネルの駆動方法における駆動電圧の一例を示すタイミングチャート
【符号の説明】
【００８３】
１  プラズマディスプレイパネル（ＰＤＰ）
２ａ、２ｂ  アドレスドライバ
５  放電制御タイミング発生回路
６  Ａ／Ｄコンバータ
７  走査数変換部
８  サブフィールド変換部
１１（１１ａ、１１ｂ）  アドレス電極
１２（１２ａ、１２ｂ）  スキャン電極
１３（１３ａ、１３ｂ）  サステイン電極
１４  放電セル
３１〜３４  スキャンドライバ
４１〜４４  サステインドライバ
【図１】
2005077623.tif 000003
【図２】
2005077623.tif 000004
【図３】
2005077623.tif 000005
【図４】
2005077623.tif 000006
【図５】
2005077623.tif 000007
【図６】
2005077623.tif 000008
【図７】
2005077623.tif 000009
【図８】
2005077623.tif 000010
【図９】
2005077623.tif 000011
【図１０】
2005077623.tif 000012