(57)【要約】【課題】検査ＲＯＭに対して、デバッグを含むプログラミングの工数削減と、不具合等によるプログラム変更の柔軟性、および、治具ＲＯＭ内容設計に関する設計者スキルの難易度の低下を可能にする。【解決手段】ホストＰＣ部と通信する通信インタフェース部と、当該通信インタフェースが接続されていることを検知する通信検知部と、通信インタフェースが接続されていれば、上記通信インタフェース部が動作するように切替える切替部と、ホストＰＣ部からのテストブロックデータを格納する製品ファーム用記憶部とを備えたターゲットＰＣＢ１３、および、ターゲットＰＣＢ１３の製品ファームと通信インタフェースを介してハンドシェークをとり、検査に必要なテストブロックを検査ＲＯＭに送信するホストＰＣ部１１とを設ける。ターゲット側のテストブロックを格納する拡張メモリインタフェースを設け、検査機側で、該インタフェースに治具１５を接続することで、ホストＰＣ部１１側のみでターゲットＰＣＢ１３の検査の設定と実行を行うこともできる。【選択図】  図１
2005190336.tif 000002
【特許請求の範囲】
【請求項１】
ホストＰＣ部とターゲットＰＣＢ側の検査ＲＯＭとの間の通信でハンドシェークを行い、該ターゲットＰＣＢの検査を行う検査システムにおいて、
該検査ＲＯＭに、ホストＰＣ部との通信を行う通信インタフェース手段と、該ホストＰＣ部からロードされたテストブロックを格納する記憶手段と、該ホストＰＣ部からロードされたテストブロックＮＯ．を記憶するテストブロックＮＯ．記憶手段と、該テストブロックの各データの解釈を行うコマンド解釈手段と、指定された該テストブロックがあるか否かを検索する検索手段と、コマンド処理を実行するコマンド処理手段とを備え、
該検索手段は、該ホストＰＣ部が要求したテストブロックＮＯ．と一致するテストブロックＮＯ．が上記テストブロックＮＯ．記憶手段内に既にあれば、
該コマンド解釈手段は、該テストブロック記憶手段に格納されたテストブロックを読み出して、該テストブロックを解釈し、
該コマンド処理手段は、被検査用のターゲットＰＣＢに対してテストを実行し、
該通信インタフェース手段は、要求されたテストブロックＮＯ．が該記憶手段内になければ、当該テストブロックＮＯ．のテストブロックの要求をホストＰＣ部に送り、当該テストブロックを取得して、該コマンド解釈手段および実行手段に該テストブロックを渡して、検査を実行することを特徴とする検査ＲＯＭシステム。
【請求項２】
デバッグまたは調整が終了し、確立されたテストブロックのデータを予め検査ＲＯＭのデータエリアに書き込んでおくＲＯＭ検査システムであって、
該検査ＲＯＭは、ホストＰＣ部と通信する通信インタフェース手段と、該ホストＰＣ部からの通信コマンドでテストブロックを識別するコマンド解釈手段と、書き込まれたテストブロックデータエリアから指定されたテストブロックのデータを順次取り込むプリフェッチ手段と、該プリフェッチ手段により取り込まれた当該テストブロックのデータを解釈し、解釈された該テストブロックの処理を行うコマンド処理手段とを有することを特徴とする検査ＲＯＭシステム。
【請求項３】
ホストＰＣ部とターゲットの製品ファームを格納したターゲットＰＣＢとの間の通信でハンドシェークを行い、該ターゲットＰＣＢの検査を行う検査システムであって、
該ホストＰＣ部と該ターゲットＰＣＢとの間で通信する通信インタフェース手段と、当該通信インタフェースが該ターゲットＰＣＢに接続されていることを検知する通信検知手段と、該通信インタフェースが接続されていれば、上記通信インタフェース手段が動作するように、製品ファーム動作から検査ＲＯＭでの動作に該ターゲットＰＣＢを切替える切替手段と、該ホストＰＣ部からのテストブロックデータを格納する製品ファーム用記憶手段とを有するターゲットＰＣＢ、および、該ターゲットＰＣＢと通信インタフェースを介してハンドシェークをとり、検査に必要なテストブロックを該ターゲットＰＣＢに送信するホストＰＣ部とを具備したことを特徴とする検査ＲＯＭシステム。
【請求項４】
デバッグまたは調整が終了し、確立されたテストブロックのデータと基本動作テスト用ソフトを予めターゲットＰＣＢの製品ファーム記憶手段に書き込んでおくＲＯＭ検査方法であって、
ホストＰＣ部と該ターゲットＰＣＢとの間で通信インタフェースが接続されていることを通信検知手段が検知したとき、通信インタフェース手段が動作するように、製品ファーム動作から検査ＲＯＭでの動作に該ターゲットＰＣＢを切替え、
該通信インタフェース手段が該ホストＰＣ部と通信することにより、製品ファーム記憶手段に記憶されている基本動作テスト用ソフトが該ホストＰＣ部から指示されたテストブロックＮＯ．のブロックデータを製品ファーム用記憶手段から呼び出し、
該テストブロックデータを解釈して、ターゲットＰＣＢのテストを実行することを特徴とするＲＯＭ検査方法。
【請求項５】
デバッグまたは調整が終了し、確立されたテストブロックのデータを予め拡張メモリに保存し、該拡張メモリを有する治具を検査機側に接続して、ターゲットＰＣＢのテストを行うＲＯＭ検査方法であって、
被検査対象のターゲットＰＣＢをテストするテストブロックを格納する拡張メモリインタフェースを設け、検査機側に該拡張メモリインタフェースを介して該治具を接続することで、ホストＰＣ部側のみで該ターゲットＰＣＢの検査の設定と実行を行うことを特徴とするＲＯＭ検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント回路基板や周辺装置（以下、ターゲットＰＣＢ、単にターゲットと記す）を検査するための検査ＲＯＭシステムに関し、特に処理動作や実行手順の変更を、ソフトウェアコードを変更することなく実現する検査ＲＯＭシステムおよび検査方法に関する。
【背景技術】
【０００２】
従来、ターゲットＰＣＢを検査するためのシステムは、ホスト側の制御ＰＣ部と、プログラマブル検査回路部と、ターゲットＰＣＢとのインタフェース部（フィクスチャー）とで構成されている。制御ＰＣ部は、テスト条件の設定、検査状況のモニタリング、結果の表示、および検査回路への必要データのダウンロードなどの役割を持ち、プログラマブル検査回路部は、検査モジュール（ＰＬＤ）を用いることで、ターゲットＰＣＢ毎に一部の検査回路の変更で対応可能にしており、また大容量メモリを用いることで、フルカラーのデータ検証も可能にしている。インタフェース部は、ターゲットＰＣＢ毎に作成しており、バッファ程度の回路により小型化を可能にしている。
一方、検査ＲＯＭは、個別ブロックの検査プログラムを自己診断部としてＲＯＭに格納し、制御ＰＣ部およびプログラマブル検査回路部との連携により検査を実行している。
【０００３】
この検査ＲＯＭは、ターゲットＰＣＢを制御するファームウェア（制御プログラム）であって、機種毎に開発が必要であり、そのため開発工数およびそのための費用がかかっていた。さらに、被検査用ＰＣＢとの高機能の検査を実施するためには、検査側に検査プログラムが必要、かつＰＣＢ毎に検査プログラムが必要であって、そのために開発費がかかっていた。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述のように、ターゲットＰＣＢに対する従来の汎用検査システムでは、ターゲットＰＣＢに搭載されたターゲット自身を制御する検査ＲＯＭを、ターゲット毎に内容をプログラミングによって作り変え、そのプログラムをＲＯＭに書き込む作業が必要であった。
まず、汎用検査システムにおいて、検査対象のターゲット検査ＲＯＭは、その特性から容易に内部処理の変更ができなかった。また、検査ＲＯＭに搭載されるプログラムは、予めプログラミングされた内容によってのみ動作し、ターゲットＰＣＢを処理している。ターゲットの処理を制御コマンドによる動作の集合とみなし、外部であるホストＰＣ部から制御コマンドを転送して、ターゲットＰＣＢを自由に処理させられるようにしたい。
【０００５】
（目的）
本発明の目的は、上記のような従来の課題を解決し、検査ＲＯＭに対して、デバッグを含むプログラミングの工数削減と、不具合等によるプログラム変更の柔軟性、および、治具ＲＯＭ内容設計に関する設計者スキルの難易度の低下を行うことが可能な検査ＲＯＭシステムおよびその検査方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の検査ＲＯＭシステムは、検査ＲＯＭがホストＰＣ部とターゲットＰＣＢ間の通信でハンドシェークを行い、ターゲットＰＣＢの検査を行う検査システムにおいて、ホストＰＣ部との通信を行う通信インタフェース部と、ホストＰＣ部からロードされたテストブロックをターゲットＰＣＢの記憶媒体（ＲＡＭ等）に格納する記憶部と、ホストＰＣ部からロードされたテストブロックＮＯ．を記憶するテストブロックＮＯ．記憶部と、テストブロックの各データの解釈（インタープリタ）を行うコマンド解釈部と、指定されたテストブロックがあるか否かを検索する検索部とを有し、該検査ＲＯＭは、ホストＰＣ部が要求したテストブロックＮＯ．と一致するテストブロックＮＯ．が上記テストブロックＮＯ．記憶部内に既にあればターゲットの記憶媒体に格納されたデータで実行し、なければ、当該テストブロックＮＯ．のテストブロックの要求をホストＰＣ部に送り、当該テストブロックを取得して、検査を実行することを特徴としている。
【０００７】
また、デバッグまたは調整終了の確立されたテストブロックのデータを予め検査ＲＯＭのデータエリアに書き込んでおく検査方法であって、検査ＲＯＭは、ホストＰＣ部と通信する通信インタフェース部と、ホストＰＣ部からの通信コマンドでテストブロックを識別するコマンド解釈部と、書き込まれたテストブロックデータエリアから指定されたブロックのデータを順次取り込むプリフェッチ部と、当該データを解釈し、処理を行うコマンド処理部とを有することを特徴としている。
また、ホストＰＣ部と通信する通信インタフェース部と、当該通信インタフェースが接続されていることを検知する通信検知部と、通信インタフェースが接続されていれば、上記通信インタフェース部が動作するように切替える切替部と、ホストＰＣ部からのテストブロックデータを内部記憶部に格納する手段とを有する製品ファームを格納するターゲットＰＣＢと、該ターゲットＰＣＢの製品ファームと通信インタフェースを介してハンドシェークをとり、検査に必要なテストブロックをターゲットＰＣＢに送信するホストＰＣ部とを配置することも特徴としている。
【０００８】
また、本発明の検査方法は、予めテストブロックのみをターゲットＰＣＢの製品ファーム格納メモリに格納しておくことで、製品ファームが、ホストＰＣ部側から指定されたテストブロックを呼び出して、ターゲットＰＣＢのテストを実行することを特徴としている。
また、ターゲット側のテストブロックを格納する拡張メモリインタフェースを設け、検査機側で、該インタフェースに治具を接続することで、ホストＰＣ部側のみでターゲットＰＣＢの検査の設定と実行を行うことも特徴としている。
【発明の効果】
【０００９】
本発明によれば、以下のような効果を奏する。
（１）テストブロックをターゲットの記憶媒体に格納しておき、ホストＰＣ部が要求したテストブロックＮＯ．と一致するテストブロックがないときのみ、ホストＰＣ部側に要求するので、無駄なロード時間を省くことができる（請求項１）。
（２）ホストＰＣ部からテストデータを被検査機毎にロードすることなく、１被検査機の検査ができるため、被検査機毎にホストとの通信インタフェースによるデータ転送の時間を省くことができ、検査時間の短縮、つまり製造コストの軽減につながる（請求項２）。
（３）検査用の制御開発は、その機種に応じた設定情報であるテストブロックを作成するだけで、検査を実現できるため、検査用のＲＯＭ開発およびターゲットユニット側には検査用ＲＯＭのインタフェースを持つことが不要になり、検査開発の工数軽減およびターゲットユニットの部品（回路）のコスト軽減を図ることができる（請求項３）。
【００１０】
（４）ホストＰＣ部からテストデータをターゲット毎にロードすることなく、１ターゲットの検査ができるため、ターゲット毎にホストとの通信インタフェースによるデータ転送の時間を省くことができ、検査時間の短縮、つまり製造コストの軽減につながる（請求項４）。
（５）検査ＲＯＭ用記憶媒体（ＩＣカード、ＳＤカード等）が不要となる（請求項５）。
【発明を実施するための最良の形態】
【００１１】
（第１の実施例）
図１は本発明の第１の実施例に係る検査ＲＯＭシステムの構成図、図２は同じく第１の実施例に係る記憶部内のデータ格納図、および、図４は同じく第１の実施例に係る検査システムのブロック図である。
図１に示すように、本実施例の検査システムでは、ホストＰＣ部１１と、プログラマブル検査回路部１２と、ターゲットＰＣＢ１３と、ターゲットＰＣＢ１３とのインタフェース部である検査ＲＯＭ（ＩＣカードまたはＳＤカード等）１４とから構成されている。
ここで、１１ａはパソコン（ＰＣ部）の表示部であり、ホストＰＣ部１１とターゲットＰＣＢ１３とを直接接続する線路は通信インタフェースである。なお、１５は、第５の実施例で用いられる記憶媒体（ＩＣカードまたはＳＤカード等）であって、第１の実施例では使用しない。ホストＰＣ部１１とプログラマブル検査回路部１２とで、検査機を構成している。
【００１２】
従来の技術では、前述のように、ターゲットＰＣＢに搭載されたターゲット自身を制御する治具ＲＯＭ１４を、ターゲット毎に内容をプログラミングによって作り変え、そのプログラムをＲＯＭに書き込む作業が必要であった。
そのため、既に提案されている技術では、ターゲット毎にプログラミングすることなく、ホストＰＣ部１１内の編集部でテストのためのコマンドを編集して、ターゲットＰＣＢ１３側のＲＯＭ１４にロードすることが行われる。
しかし、上述のように、テスト項目毎にテストブロックをターゲットＰＣＢ側のＲＯＭ１４にロードする方法は、極めて時間がかかるとともに、通信回数も増大し、しかも、ある処理に関して同一のテストブロックを使用する場合もあるにもかかわらず、重複してテストブロックをロードする必要があるので、通信時間と転送方法に無駄があった。
【００１３】
本実施例では、図２に示すように、予めホストＰＣ部１１から編集されたテストブロックを検査ＲＯＭ１４内の記憶部にロードしておく。例えば、図２に示すように、最上部の記憶エリアにＲＯＭコード２１を、下方の記憶エリアにデータブロックａ・・・データブロックｎを格納しておく。そして、ホストＰＣ部１１からテスト要求があったときには、そのテストに必要なテストブロックＮＯ．（例えば、データブロックＮＯ．ａ，ＮＯ．ｂ，ＮＯ．ｃ，・・・・ＮＯ．ｎ）のうち、ＮＯ．ｃのみが存在しないことを検出したならば、検査ＲＯＭ１４からホストＰＣ部１１に対して存在しないデータブロックＮＯ．を通知してデータブロックの転送を要求する。すなわち、本実施例では、テストブロックＮＯ．記憶部を検索することにより、必要なブロックのうち存在しないブロックを検出し、それだけをホストＰＣ部に要求する。
これにより、無駄なロード時間を省くことができる。
【００１４】
図４に示すように、本実施例の検査システムでは、ホストＰＣ部１１に、通信部４１、記憶部４２、編集部４３を設けるとともに、治具ＲＯＭ１４内に、通信部４４、記憶部４６、テストブロックＮＯ．記憶部４７、コマンド解釈部４８、検索部４７およびコマンド処理部４５が設けられる。ホストＰＣ部１１とターゲットＰＣＢ１３間の通信インタフェースを介してハンドシェークが行われ、ターゲットＰＣＢ１３の検査が行われる。ホストＰＣ部１１からロードされたテストブロックは、ターゲットＰＣＢ１３側の記憶媒体（ＲＡＭ等）１４に格納される。図４では、治具ＲＯＭ１４内の記憶部５１のデータエリアに格納される。また、ホストＰＣ部１１からロードされたテストブロックＮＯ．は、治具ＲＯＭ１４内のテストブロックＮＯ．記憶部４７に格納される。
ホストＰＣ部１１から指定されたテストブロックＮＯ．を上記テストブロックＮＯ．記憶部４７内から検索部４９が検索することで、必要なデータブロックの存在または不存在を判定する
【００１５】
ホストＰＣ部１１が要求したテストブロックＮＯ．と一致するテストブロックＮＯ．が既に存在すれば、ターゲットＰＣＢ１３側のコマンド解釈部４８がテストブロックの各データの解釈（インタープリット）を行い、コマンド処理部４５がそのテストブロックを実行する。
一方、ホストＰＣ部１１が要求したテストブロックＮＯ．と一致するテストブロックがテストブロックＮＯ．記憶部４７にない場合には、通信部４４はテストブロックの要求をホストＰＣ部１１に送り、当該テストブロックをホストＰＣ部１１内の編集部４３に作成してもらい、そのテストブロックを取得した後、検査ＲＯＭ内のコマンド解釈部４８でコマンドの解釈を行い、コマンド処理部４５によりテストを実行する。
【００１６】
（第２の実施例）
図５は、本発明の第２の実施例に係る検査システムのブロック図である。なお、検査システムの全体図および記憶部内のデータ構成は、第１の実施例（図１、図２）と同じである。
既に提案されている技術では、ターゲット毎にプログラミングすることなく、ホストＰＣ部１１内の編集部でテストのためのコマンドを編集して、ターゲットＰＣＢ１３側のＲＯＭ１４Ａにロードすることが行われる。この場合には、検査実施の度に、ホストＰＣ部１１からテストブロックのデータを送り込む必要があるため、その転送分だけは検査時間としてのロスが発生している。
本実施例では、このようなロスの発生を回避するものであって、予めＲＯＭ１４Ａに必要なテストブロックを蓄積しておく。ホストＰＣ部１１からテストデータを被検査機毎にロードすることなく、ＲＯＭ１４Ａでは、ホストＰＣ部１１からの通信コマンドでテストブロックを識別し、書き込まれたテストブロックデータエリアから指定されたブロックのデータを順次取り込むことで、被検査機毎にホストＰＣ部１１との通信インタフェースによるデータ転送の時間を省く。
【００１７】
図５に示すように、検査ＲＯＭ１４Ａ内には、第１の実施例で必要な通信部４４、コマンド処理部４５、記憶部４６、テストブロックＮＯ．記憶部４７、コマンド解釈部４８、および検索部４９の他に、プリフェッチ部５０が新たに設けられる。
プリフェッチ部５０は、コマンド解釈部４８がホストＰＣ部１１からの通信コマンドでテストブロックを識別したならば、それを基に記憶部４６に書き込まれたテストブロックデータエリアから指定されたブロックのデータを順次取り込む。
本実施例によれば、ホストＰＣ部１１からテストデータを被検被機毎にロードすることなく、１被検査機の検査ができるため、被検査機毎にホストＰＣ部１１との通信インタフェースによるデータ転送の時間を省くことができる。その結果、検査時間の短縮、すなわち、製造コストの軽減が可能となる。
【００１８】
図５により動作を説明する。デバッグ、調整終了などの確立されたテストブロックデータを、予め検査ＲＯＭ１４のデータエリア（記憶部４６）に書き込んでおく。
ホストＰＣ部１１の通信部４１と検査ＲＯＭ１４内の通信部４４との間では、通信インタフェースで接続されており、ホストＰＣ部１１からの通信コマンドでテストブロックＮＯ．などの識別情報が送られると、検査ＲＯＭ１４内のコマンド解釈部４８はテストブロックを識別し、識別結果をプリフェッチ部５０に通知する。プリフェッチ部５０は、記憶部４６の書き込まれたテストブロックデータエリアから指定されたブロックのデータを順次読み出し、取り込む。コマンド解釈部４８は、そのデータを解釈して、コマンド処理部４５に通知すると、コマンド処理部４５はテストコマンドを順次実行して、テストブロックの実行を終了する。
【００１９】
（第３の実施例）
図３は、本発明の第３の実施例に係る治具ＲＯＭ内のプログラム構造図、図６は同じく第３の実施例に係るターゲットＰＣＢと検査ＲＯＭ内の機能ブロック図である。
従来の技術では、ユニット単体での検査において、一部のインタフェースを接続して検査を行うため、製品として組み込まれた時に動作できる製品ファームをそのまま使用することができず、必然的に処理を限定した検査ＲＯＭを必要としていた。従って、機種が発生する度に、その検査ＲＯＭ自体の開発が必要となり、開発工数おな開発費が発生していた。
そこで、本実施例では、ホストＰＣ部１１から送られたテストブロックデータを製品ファームに埋め込むことができるようにして、ターゲットＰＣＢ１３の製品ファームと通信インタフェースを介してハンドシェークをとり、検査に必要なテストブロックをターゲットＰＣＢ１３に送信することで、製品ファーム内のメモリに格納する。
これにより、検査用の制御開発は、その機種に応じた設定情報であるテストブロックを作成するだけで、検査を実現することができるため、検査用のＲＯＭ開発およびターゲットＰＣＢ側には検査用ＲＯＭのインタフェースを持つことが不要となり、検査開発の工数軽減、および、ターゲットＰＣＢの部品（回路）のコスト軽減を図ることが可能となる。
【００２０】
図３は、検査ＲＯＭ１４内の製品ソフトウェアの構造図であって、従来はターゲットＰＣＢ内には、製品ソフト（アプリケーション）３２とファームウェア３３とそれらにより制御されるハードウェア（Ｈ／Ｗ）３４のみが配置されていたが、本実施例では、検査用部３１をこの中に埋め込む。検査用部３１には、ホストＰＣ部１１から送られたテストブロックが格納されるとともに、予め基本動作テスト用ソフトも格納されている。
図６に示すように、本実施例のターゲットＰＣＢ１３と検査ＲＯＭ１４の構成を示しており、ターゲットＰＣＢ１３には、ホストＰＣ部１１と通信を行う通信部４４Ｂと、その通信部４４ＢとホストＰＣ部１１の通信部４１との間で通信インタフェースが接続されていることを検知する通信検知部５１と、通信インタフェースが接続されていれば、通信部４４Ｂを起動させるように状態を切り替える切替部５２と、製品ファーム記憶部５３とが設けられる。製品ファーム記憶部５３には、ホストＰＣ部１１から送られたテストブロックデータと、予め記憶されている基本動作テスト用ソフトとを記憶するエリア５３Ａと、製品アプリケーションを記憶するエリア５３Ｂと、製品ファームウェアを記憶するエリア５３Ｃが設けられる。ホストＰＣ部１１からの通信インタフェースは、ターゲットＰＣＢ１３あるいは検査ＲＯＭ１４の一方に接続されており、通信検知部５１により、ホストＰＣ部１１との通信インタフェースがターゲットＰＣＢ１３側に接続されていることを検知したならば、切替部５２によりターゲットＰＣＢ１３側に切り替える。この時点以降は、通信部４４Ｂが動作可能となる。
【００２１】
（第４の実施例）
以下、本発明の第４の実施例を説明する。図６は、本実施例にも適用される。
前述の第３の実施例では、テストブロックデータを検査する度に毎回、ホストＰＣ部１１からターゲットＰＣＢ１３内の製品ファーム記憶部５３にロードしている。この場合には、ターゲットＰＣＢ毎にホストＰＣ部１１との通信インタフェースによるデータ転送に時間がかかり、検査時間もそれだけ長くなる。
本実施例では、テストブロックデータを検査する度にロードすることなく、テストブロックのみを予め検査ＲＯＭ用記憶媒体（ＩＣカード、ＳＤカード等）に格納しておくことで、製品ファームがホストＰＣ部１１から指定されたテストブロックを製品ファーム記憶部５３から呼び出すことにより、テストを実行する。なお、呼び出すソフトは、予め製品ファーム記憶部５３に記憶されている基本動作テスト用ソフトである。
このように、本実施例では、ホストＰＣ部１１からテストデータをターゲットＰＣＢ１３毎にロードすることなく、１ターゲットの検査ができるので、ターゲットＰＣＢ毎にホストＰＣ部１１との通信インタフェースによるデータ転送の時間を省くことができ、検査時間の短縮、つまり製造コストの軽減につながる。
【００２２】
本実施例のＲＯＭ検査方法は、デバッグまたは調整が終了し、確立されたテストブロックのデータを予めターゲットＰＣＢ１３内の製品ファーム用記憶部５３に書き込んでおく方法であって、図６に示すように、ホストＰＣ部１１との間の通信インタフェースが接続されていることを通信検知部５１が検知したとき、通信部４４Ｂが動作するように切替え、通信部４４ＢがホストＰＣ部１１と通信することにより、製品ファーム用記憶部５３に記憶されている基本動作テスト用ソフトが、ホストＰＣ部１１から指示されたテストブロックＮＯ．のブロックデータを製品ファーム用記憶部４６Ｂの検査用エリア５３Ａから検索し、取り出されたテストブロックデータを解釈し、ターゲットＰＣＢ１３のテストを実行する。
【００２３】
（第５の実施例）
図１は、本発明の第５の実施例に係るＲＯＭ検査方法の説明図である。
図１における１５は、本実施例に必要な部品である拡張メモリインタフェースに接続されたＩＣカードまたはＳＤカードなどの治具である。
前述の第３の実施例では、テストブロックデータを検査する度に毎回、ホストＰＣ部１１からターゲットＰＣＢ１３内の製品ファーム記憶部５３にロードしている。この方法では、ターゲットＰＣＢ毎にホストＰＣ部１１との通信インタフェースによるデータ転送の時間がかかる。
本実施例では、第４の実施例とは異なる方法でテータ転送時間がかからないようにした。
本実施例は、ターゲットＰＣＢ１３をテストするテストブロックを格納できる拡張メモリインタフェースを設け、検査機側、すなわち図１ではＰＣ部１１にそのインタフェースに拡張メモリエリアを有する治具（ＩＣカード、ＳＤカードなど）１５を接続することで、テストブロックの実行がホストＰＣ部１１のみで設定および実行を行うことが可能になる。
【００２４】
すなわち、ホストＰＣ部１１に拡張メモリインタフェースを取り付け、そこに治具（ＩＣカード、ＳＤカードなど）１５を接続する。この治具（ＩＣカードなど）１５に、図５の記憶部４６内のテストブロックが全て記憶されている場合には、それ以外の制御部をホストＰＣ部１１内の制御部を利用することにより、通信インタフェースを介してホストＰＣ部１１から直接ターゲットＰＣＢ１３をテストすることができる。
また、図６の製品ファーム記憶部５３の基本動作テスト用ソフトとテストブロックが両方とも記憶されている場合には、基本動作テスト用ソフトが指定されたテストブロックを呼び出し、コマンド解釈して、通信インタフェースを介してターゲットＰＣＢ１３にコマンドを送出することで、テストを実行することができる。
なお、検査機を構成するプログラマブル検査回路部１２に、拡張メモリインタフェースを取り付け、そこに治具１５を接続しても、同じようにしてターゲットＰＣＢのテストを実行することができる。
これにより、図１に示す検査ＲＯＭ１４は不要となり、拡張メモリの治具１５のみでターゲットＰＣＢ１３のテストが可能となる。
【図面の簡単な説明】
【００２５】
【図１】本発明の第１および第５の実施例に係る検査ＲＯＭシステムの構成図である。
【図２】本発明の第１の実施例に係る記憶部内のデータ格納図である。
【図３】本発明の第３および第４の実施例に係る治具ＲＯＭ内のプログラム構造図である。
【図４】本発明の第１の実施例に係る検査システムのブロック図である。
【図５】本発明の第２の実施例に係る検査システムのブロック図である。
【図６】本発明の第３および第４の実施例に係る治具ＲＯＭ内の機能ブロック図である。
【符号の説明】
【００２６】
１１…ホストＰＣ部、１１ａ…ホストＰＣ部の表示部、
１２…プログラマブル検査回路部、１３…ターゲットＰＣＢ、１４…検査ＲＯＭ、
１５…拡張メモリ用治具、２１…ＲＯＭコード、２２，２３…データブロックａ〜ｎ、
３１…検査用部、３２…製品ソフト（アプリケーション）、３３…ファームウェア、
３４…ハードウェア（Ｈ／Ｗ）、１４Ａ…第２の実施例の検査ＲＯＭ、
４１…ホストＰＣ部内の通信部、４２…ホストＰＣ部内の記憶部、
４３…ホストＰＣ内の編集部、４４…検査ＲＯＭ内の通信部、
４５…検査ＲＯＭ内のコマンド処理部、４６…検査ＲＯＭ内の記憶部、
４７…検査ＲＯＭ内のテストブロックＮＯ．記憶部、
４４Ｂ…ターゲットＰＣＢ内の通信部、４８…検査ＲＯＭ内のコマンド解釈部、
４９…検査ＲＯＭ内の検索部、５０…検査ＲＯＭ内のプリフェッチ部、
５１…ターゲットＰＣＢ内の通信検知部、５２…ターゲットＰＣＢ内の切替部、
５３…製品ファーム記憶部、
５３Ａ…基本動作テスト用ソフトおよびテストブロックエリア、
５３Ｂ…製品アプリケーションエリア、５３Ｃ…ファームウェアエリア。
【図１】
2005190336.tif 000003
【図２】
2005190336.tif 000004
【図３】
2005190336.tif 000005
【図４】
2005190336.tif 000006
【図５】
2005190336.tif 000007
【図６】
2005190336.tif 000008