(57)【要約】【課題】大型化することなく、配線抵抗を低減できる半導体モジュールを提供する。【解決手段】本発明の半導体モジュール（１００）は、主電流の流れるソース電極１１を有するＭＯＳＦＥＴ１０と、ソース電極１１が接合されるソース用配線パターン２１を有する配線基板２０と、配線基板２０の外部とソース用配線パターン２１とを電気的に接続する外部端子３５と、主電流経路Ｐに沿って外部端子３５の近傍からソース電極１１の近傍まで縦長に延在すると共にソース用配線パターン２１上に接合される導電部材３０とを備えることを特徴とする。導電部材３０により、ソース電極１１と外部端子３５との間の配線抵抗が低減される。【選択図】図１
2005174955.tif 000002
【特許請求の範囲】
【請求項１】
主電流の流れる主電極を有する半導体素子と、
ベース板と該ベース板の表面部分に該半導体素子の主電極が接合される主配線パターンとを有する配線基板と、
該配線基板の外部と該主配線パターンとを電気的に接続する外部端子と、
該半導体素子の主電流が流れる主電流経路に沿って該外部端子または該外部端子の近傍から該主電極の近傍まで縦長に延在すると共に該主配線パターン上に接合される導電体と、
を備えることを特徴とする半導体モジュール。
【請求項２】
前記導電体は、前記外部端子と一体化している請求項１に記載の半導体モジュール。
【請求項３】
前記導電体は、棒状金属製のバスバーである請求項１に記載の半導体モジュール。
【請求項４】
前記導電体は、前記主配線パターン上にハンダ付けされてなる請求項１に記載の半導体モジュール。
【請求項５】
前記半導体素子がトランジスターであるとき、前記主電極はコレクタ電極またはエミッタ電極であり、
前記半導体素子が電界効果トランジスター（ＦＥＴ）であるとき、前記主電極はドレイン電極またはソース電極であり、
前記半導体素子がダイオードであるとき、前記主電極はアノード電極またはカソード電極である請求項１に記載の半導体モジュール。
【請求項６】
前記半導体素子は、前記１つの配線基板上に、２つ以上並列に搭載されている請求項１に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子（パワーＭＯＳＦＥＴ、ＩＧＢＴ等）を備える半導体モジュールに関するものである。
【背景技術】
【０００２】
半導体モジュールを構成するパワーＭＯＳＦＥＴやＩＧＢＴ等の半導体素子（パワー素子）は比較的大きな電流を制御する素子である。このような半導体素子に接続される回路には大電流が流れるため、その回路における損失や発熱を低減する必要があり、その回路の抵抗（つまり、配線抵抗）は可能な限り小さい方が好ましい。
【０００３】
配線抵抗の低減は、配線パターンに抵抗率の低い材質を用いたり、その断面積を大きくしたりまたは回路長を短くすることで行える。配線パターンには一般的に銅材が使用され、その抵抗率は十分に低い。このため、配線パターンの抵抗率を従来以上に低減することは、工業レベルでは難しい。また、配線パターンの回路長も、半導体モジュールの仕様や構成等からほぼ決定され、極端に短くすることもできない。従って、配線抵抗の低減には、配線パターンの断面積を大きくすることが現実的である。このような観点から、以下の特許文献１、２に示すような提案がなされている。
【０００４】
特許文献１では、大電流の流れる方向と並行に線状のレジスト印刷を配線基板上に形成し、ハンダをそのレジスト印刷を避けるように盛り上げて付着させ、大電流が流れる電流経路の断面積を拡大させて、配線抵抗を低減させている。
【０００５】
特許文献２では、十分な厚みを有する金属板を絶縁基板上に配設して配線パターンを形成し、配線パターンの断面積を拡大することで、配線抵抗を低減させている。
【０００６】
【特許文献１】特開平５−１２９７３７号公報
【特許文献２】特開平７−８６７０４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、特許文献１のようなハンダの肉盛りでは、配線抵抗の低減効果は小さい。ハンダは配線パターンを形成する銅材等に比べて遙かに抵抗率が大きいからである。また、ハンダの肉盛りを形成するためには、レジスト印刷を行う必要があるため、その分のスペースが必要となり、配線基板ひいては半導体モジュールの小型化を図れない。
【０００８】
特許文献２のような金属板による配線パターンの形成は、無駄が多く、廉価な従来の配線基板を使用できないため、半導体モジュールが高コストとなってしまう。
【０００９】
なお、配線パターンの拡幅によってその断面積を拡大し配線抵抗を低減させることも考えられるが、これでは半導体モジュールの大型化を招き、好ましくない。また、配線パターン自体の高さ（厚み）を拡大することも考えられるが、そのような配線基板の製造は容易ではなく、やはり、半導体モジュールの高コストを招く。
【００１０】
本発明は、このような事情に鑑みてなされたものであり、小型化または低コスト化を図りつつ、大電流の流れる回路の配線抵抗を低減できる半導体モジュールを提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明者は、この課題を解決すべく鋭意研究し、試行錯誤を重ねた結果、配線抵抗の低減が必要となる部分に、導電体を配線パターン上に接合することを思いつき、本発明を完成させるに至った。
【００１２】
すなわち、本発明の半導体モジュールは、主電流の流れる主電極を有する半導体素子と、ベース板と該ベース板の表面部分に該半導体素子の主電極が接合される主配線パターンとを有する配線基板と、該配線基板の外部と該主配線パターンとを電気的に接続する外部端子と、該半導体素子の主電流が流れる主電流経路に沿って該外部端子または該外部端子の近傍から該主電極の近傍まで縦長に延在すると共に該主配線パターン上に接合される導電体と、を備えることを特徴とする。
【発明の効果】
【００１３】
本発明の半導体モジュールでは、主電流の流れる主電流経路に沿って、主配線パターン上に導電体が接合されている。この導電体を設けた部分の電流経路の断面積は、主配線パターンのみからなる電流経路の断面積よりも増加し、その断面積の増加分に応じて、導電体のある部分の配線抵抗は低減される。そして、半導体素子の主電極から外部端子までの間の全体的な配線抵抗が低減されることとなる。
【００１４】
このような配線抵抗の低減は、配線部分における損失低減のみならず、発熱量の低減となり、半導体素子の冷却性の向上をもたらす。
本発明の半導体モジュールでは、主配線パターン上の必要な部分に導電体を接合しているだけであり、主配線パターンの厚みを規格外または特殊なものにしたりするものではない。このため、本発明の導電体を設ける際のコスト上昇は殆どない。また、本発明では、導電体の接合によって主電流経路の少なくとも部分的な断面積の増大を図っており、主配線パターンの拡幅等に依らないので、配線基板ひいては半導体モジュールの小型化を図れる。また、主配線パターンを拡幅等する場合に比べて導電体を配置するのは容易であるため、回路構成の自由度も高い。さらに、電流経路の断面積を増大させるためにハンダ盛りする場合と異なり、レジスト印刷のための領域を主配線パターン上に確保したりする必要もない。
【００１５】
（その他）
本発明でいう「主」とは、半導体素子を流れる比較的大きな電流を基準にして、対象としている半導体素子の電極、配線パターンまたは電流経路等を便宜的に呼称するために用いているに過ぎない。例えば、半導体素子がＦＥＴのように、ドレイン電極、ソース電極およびゲート電極を備える場合であれば、ドレイン電極およびソース電極を流れる大きな電流（ゲート電流に比較して大きな電流）が主電流となる。その場合、ソース電極およびドレイン電極は共に主電極である。但し、本発明でいう主電極は、それら両方でもいずれか一方でも良い。仮に、ソース電極を主電極としたとき、ソース電極から外部端子に至る配線パターンが主配線パターンとなり、ソース電極から外部端子に至る電流経路が主電流経路となる。
【００１６】
半導体素子は、少なくとも２つの電極を有するので、それらを「第１」電極または「第２」電極のように便宜的に呼称しても良い。そして例えば、第１電極が接合される配線パターンを第１配線パターン、その電流経路を第１電流経路等のように呼称することも可能である。
【００１７】
本発明でいう導電体が「縦長に延在する」とは、配線基板の大型化を招かない程度に細長く延びているという意味であって、単純な直線的また長方形状的な形状を意味しない。敢ていうなら、導電体の主な長さがその幅よりも長ければ十分である。
【発明を実施するための最良の形態】
【００１８】
発明の実施形態を挙げて、本発明をより詳しく説明する。なお、いずれの実施形態が最良であるか否かは、対象、要求性能等によって異なることを断っておく。
（１）導電体
導電体は、電流経路の配線抵抗を低減するものであるから、抵抗率の低い（つまり、導電率の高い）材質からなる程好ましい。そこで、導電体が金属製であれば好ましく、例えば、銅（Ｃｕ）を主成分としたＣｕ系材料（純Ｃｕを含む。）やアルミニウム（Ａｌ）を主成分としたＡｌ系材料（純Ａｌを含む。）を使用すると好適である。特に、配線パターンにはＣｕ系材料が使用されることが多いので、導電体も同様のＣｕ系材料からなると好ましい。
【００１９】
導電体の形状は、主電流経路によって異なるが、生産性を考慮して棒状または板状であると好ましい。主電極および外部端子の配置によって主電流経路がカーブする場合は、そのカーブにそのまま沿う形状であっても良いし、そのカーブに接する折れ線状でも良い。導電体の断面は、角断面、円断面、半円断面等いずれでも良いが、主配線パターンと安定的に接合される形状が好ましい。導電体の一例を挙げると、棒状金属製のバスバーがある。
【００２０】
なお、導電体は、外部端子と分離したものであっても良いが、外部端子と一体となっていると、部品点数が削減される。また、外部端子は導電体を介して配線基板に接合され得るので、外部端子専用の固定手段を必要としない。
【００２１】
導電体と主配線パターンとの接合は、ネジ等の機械的な接合も考えられるが、両者間の接合の信頼性や接合効率の観点から、導電体は主配線パターン上にハンダ付けされているのが好ましい。また、導電体が外部端子と一体となっている場合、外部端子側から観れば、ハンダ接合面が拡大することになるため、外部端子はハンダ付けによって、強固に配線基板に接合されることとなる。なお、直接的なハンダ付けが困難な材質の場合、導電体の表面にめっき等を行ってハンダ付けを行うようにしても良い。
【００２２】
導電体と配線基板のベース板との熱膨張率差が大きい場合、温度上昇と共に配線基板に反りを生じることも考えられる。このような場合、両者の熱膨張率差が小さくなるような材質で導電体を形成すれば良い。例えば、ベース板がＡｌ系材料の場合なら、導電体もＡｌ系材料とすれば良い。一方、ベース板が熱膨張率の小さいセラミックス等からなる場合なら、導電体には全体的な熱膨張率が小さいインバー材等を使用すると良い。
【００２３】
さらに、導電体の表面にレジスト印刷等を行って配線パターンを形成しても良い。また、主電極を導電体にハンダ付け等によって直接接合しても良い。
【００２４】
また、導電体は、屈曲性をもつ板状リードのようなものでも良いし、ワイヤボンディングされるワイヤ等でも良い。これらの場合、それらの一端が主電極若しくはその近傍の主配線パターンに、他端が外部端子若しくはその近傍の主配線パターンに、それぞれ接合される。
【００２５】
（２）半導体素子
本発明の半導体モジュールは、そこに搭載される半導体素子の種類を問わないが、主に大電力用素子に好適である。このような半導体素子として、ＩＧＢＴのようなパワートランジスター、パワーＭＯＳＦＥＴ、ダイオードなどがある。半導体素子がトランジスターのとき、主電極はコレクタ電極またはエミッタ電極となり、半導体素子が電界効果トランジスター（ＦＥＴ）であるとき、主電極はドレイン電極またはソース電極となり、半導体素子がダイオードのとき、主電極はアノード電極またはカソード電極となる。ちなみに、ベース電極やゲート電極等を流れる制御電流は、通常、主電流に比較して遙かに小さいので、本発明でいう導電体を敢て設ける必要はない。
【００２６】
一つの配線基板上に搭載される半導体素子の個数は１個でも複数でも良く、また、単種でも複数種でも良い。半導体素子の個数や種類に応じて、配線パターンや導電体の形態が決定されるのはいうまでもない。但し、１つの配線基板上に、それよりも小さな半導体素子を単に１つ搭載するだけであれば、主配線パターン自体の拡幅等によって、主電流の配線抵抗を低減することは十分に可能である。本発明のように、導電体を設けて配線抵抗の低減を図るのは、配線基板が小さい場合や１つの配線基板に複数の半導体素子を高密度に搭載する場合（具体的には、１つの配線基板に複数の半導体素子を並列に搭載する場合）に有効である。特に、複数の半導体素子を並列に搭載した場合、主配線パターンを流れる主電流が半導体素子の個数に応じて増加するからである。
【００２７】
（３）配線基板
配線基板は、主にベース板とその表面部分に設けた配線パターンとからなる。ベース板は金属製、セラミックス製等いずれでも良い。ベース板が金属製の場合、ベース板と配線パターンとの間に樹脂等の絶縁層が介在するのが一般的である。いずれも市販されている安価な銅張り配線基板を使用できる。なお、ベース板は、インバー合金を使用したものでも、セラミックス繊維と金属との複合材料等を使用したものでも良い。
【実施例】
【００２８】
本発明の半導体モジュールに係る実施例を挙げて、本発明をより詳細に説明する。
（第１実施例）
本発明に係る第１実施例である半導体モジュール１００の要部斜視図を図１に示す。この半導体モジュール１００は、降圧型ＤＣ−ＤＣコンバータ装置に使用されるものである。図１に示したものは、その一部である。
【００２９】
半導体モジュール１００は、パワー素子であるＭＯＳＦＥＴ１０（半導体素子）と、ＭＯＳＦＥＴ１０を搭載する片面銅貼り金属ベース配線基板２０（以下、単に「配線基板２０」という。）と、導電部材３０（導電体）とからなる。
【００３０】
ＭＯＳＦＥＴ１０は、ソース電極１１（主電極）、ドレイン電極１２およびゲート電極１３を備える。この内、ソース電極１１およびゲート電極１３は脚状であるが、ドレイン電極１２はＭＯＳＦＥＴ１０の裏面に設けられた面状である。
【００３１】
配線基板２０は、金属製のベース板２５の上面（図上）に薄い銅箔が貼付けられている。その銅箔を所望形状とすることで、ソース用配線パターン２１（主配線パターン）、ドレイン用配線パターン２２およびゲート用配線パターン２３が形成されている。
【００３２】
導電部材３０は、銅製の略Ｌ字型部材であり、バスバー３１と外部端子３５とが一体化したものである。バスバー３１の厚み（高さ）は、ソース用配線パターン２１よりも十分に厚く、その底面は、ソース用配線パターン２１に全面的にハンダ付けされている。
【００３３】
なお、バスバー３１の先端部には、ソース電極１１を回避する切り欠き３１ａが形成されている。ソース電極１１は、この切り欠き３１ａ部分で、ソース用配線パターン２１にハンダ付けされている。また、ＭＯＳＦＥＴ１０のドレイン電極１２はドレイン用配線パターン２２にハンダ付けされており、ＭＯＳＦＥＴ１０のゲート電極１３はゲート用配線パターン２３にハンダ付けされている。
【００３４】
こうして、半導体モジュール１００では、主電流経路Ｐに沿って縦長に延在するバスバー３１が設けられているので、ソース電極１１（の直近）と外部端子３５との間の配線抵抗が低下し、その間における損失や発熱が抑制される。さらには、バスバー３１の存在によって、ソース用配線パターン２１のみの場合に比較してその部分の表面積が拡大するため、ＭＯＳＦＥＴ１０の発熱をその部分でより効率的に放熱することができる。
【００３５】
（第２実施例）
本発明に係る第２実施例である半導体モジュール２００の要部平面図を図２に示す。第１実施例と同じ部材には同じ符合を付して示した。
【００３６】
本実施例では、同一の配線基板２２０上に同じ４つのＭＯＳＦＥＴ１０を、各ソース電極１１およびゲート電極１３を外側に向けて搭載したものである。そして、それらの外周囲に略コの字型の導電部材２３０を配置すると共に、ドレイン用配線パターン側にも別の外部端子２４２を２つ配置した。
【００３７】
ここで、導電部材２３０は、銅板製のプレス部材であり、コの字型のバス部２３１と、その中央に配置された外部端子２３５とを備える。本実施例でも、コの字型のバス部２３１が各ソース電極１１および外部端子２３５間に、主電流経路Ｐに沿って延在しているため、その間の配線抵抗が低減される。
【００３８】
なお、外部端子２３５に設けた連結孔２３５ａおよび外部端子２４２に設けた連結孔２４２ａは、それらの外部端子が外部と締結されるねじの貫通する孔である。また、本実施例では、配線基板２２０上の配線パターンの詳細は便宜上省略したが、導電部材２３０がソース用配線パターン上に全面的にハンダ付けされている点に変りない。
【００３９】
（第３実施例）
本発明に係る第３実施例である半導体モジュール３００の要部平面図を図３に示す。第１実施例と同じ部材には同じ符合を付して示した。
【００４０】
本実施例では、同一の配線基板３２０上に同じ４つのＭＯＳＦＥＴ１０を、各ソース電極１１およびゲート電極１３を内側に向けて搭載したものである。そして、それらの中央に導電部材３３０を配置すると共に、ドレイン用配線パターン側にも別の外部端子２４２を２つ配置した。
【００４１】
ここで、導電部材３３０は、銅板製のプレス部材であり、各ソース電極１１の近傍に配置されたバス部３３１と、バス部３３１の端部に配置された外部端子３３５とを備える。本実施例でも、直線状のバス部３３１が各ソース電極１１および外部端子３３５間で、主電流経路Ｐに沿って縦長に延在しているため、その間の配線抵抗が低減される。また、配線基板３２０上の配線パターンの詳細は便宜上省略したが、導電部材３３０がソース用配線パターン上に全面的にハンダ付けされて点に変わりない。
【００４２】
上述の実施例では、半導体素子がＭＯＳＦＥＴの場合を示したが、半導体素子はＩＧＢＴでも、ダイオード等でも良い。
【図面の簡単な説明】
【００４３】
【図１】本発明の第１実施例を示す要部斜視図である。
【図２】本発明の第２実施例を示す要部平面図である。
【図３】本発明の第３実施例を示す要部平面図である。
【符号の説明】
【００４４】
１０        ＭＯＳＦＥＴ（半導体素子）
１１        ソース電極（主電極）
１２        ドレイン電極
１３        ゲート電極
２０        配線基板
２１        ソース用配線パターン
２２        ドレイン用配線パターン
２３        ゲート用配線パターン
３０        導電部材（導電体）
３１        バスバー
３５        外部端子
１００      半導体モジュール
【図１】
2005174955.tif 000003
【図２】
2005174955.tif 000004
【図３】
2005174955.tif 000005