(57)【要約】【課題】  ＬＮＡ入力端子への局部発振信号の回り込みよりミキサ回路における自己ミキシングで生じる直流オフセットをキャンセルして受信感度を向上させることが可能なダイレクトコンバージョン方式の通信用半導体集積回路（高周波ＬＳＩ）を提供する。【解決手段】  受信信号を増幅する差動増幅回路（ＬＮＡ２１０）と、増幅された受信信号と所定の周波数の発振信号とを合成して周波数変換を行なうミキサ回路（２１２）と、複数の利得可変型アンプ（ＰＧＡ１〜ＰＧＡ３）と受信信号のノイズおよび不要波を除去する複数のフィルタ回路（ＬＰＦ１〜ＬＰＦ４）が多段に接続されてなり受信信号のレベルに応じて増幅率が可変に構成された高利得の増幅回路（２２０）とを備えたダイレクトコンバージョン方式の受信回路において、ロウノイズアンプを非動作状態にして高利得増幅回路の前段側の利得可変型アンプのＤＣオフセットキャンセル動作を実行した後に、ロウノイズアンプを動作状態にして最終段の利得可変型アンプのＤＣオフセットキャンセル動作を実行可能に構成した。【選択図】    図２
2005110080.tif 000002
【特許請求の範囲】
【請求項１】
差動の受信信号を増幅する差動増幅回路と、増幅された受信信号と所定の周波数の発振信号とを合成して周波数変換を行なうミキサ回路と、複数の利得可変型アンプと複数のフィルタが多段に接続されてなる高利得増幅回路とを備えた受信回路を有する通信用半導体集積回路であって、
前記差動増幅回路を非動作状態にして前記高利得増幅回路の前段側の利得可変型アンプのオフセットキャンセル動作を実行した後に、前記差動増幅回路を動作状態にして最終段の利得可変型アンプのオフセットキャンセル動作を実行可能に構成されていることを特徴とする通信用半導体集積回路。
【請求項２】
前記差動増幅回路を非動作状態にして前記高利得増幅回路の前段側の利得可変型アンプのオフセットキャンセル動作を実行した後に、前記差動増幅回路を動作状態にして最終段の利得可変型アンプのオフセットキャンセル動作を実行する一連のオフセットキャンセル動作を実行するか否かを設定可能なレジスタもしくは制御ビットを備えることを特徴とする請求項１に記載の通信用半導体集積回路。
【請求項３】
差動の受信信号を増幅する差動増幅回路と、増幅された受信信号と所定の周波数の発振信号とを合成して周波数変換を行なうミキサ回路と、複数の利得可変型アンプと複数のフィルタが多段に接続されてなる高利得増幅回路とを備えた受信回路を有する通信用半導体集積回路であって、
前記高利得増幅回路を第１のゲインで動作させる際には、前記差動増幅回路を非動作状態にして前記高利得増幅回路の前段側の利得可変型アンプのオフセットキャンセル動作を実行した後に前記差動増幅回路を動作状態にして最終段の利得可変型アンプのオフセットキャンセル動作を実行させ、
前記高利得増幅回路を第２のゲインで動作させる際には、前記差動増幅回路を非動作状態にして前記高利得増幅回路のすべての利得可変型アンプのオフセットキャンセル動作を順に実行させるように構成されていることを特徴とする通信用半導体集積回路。
【請求項４】
前記２つのオフセットキャンセル動作のいずれを実行するか判定するための閾値を設定する第１のレジスタを有することを特徴とする請求項３に記載の通信用半導体集積回路。
【請求項５】
前記高利得増幅回路のゲインが設定される第２のレジスタと、該第２のレジスタの設定値と前記第１のレジスタに設定された閾値を比較して前記２つのオフセットキャンセル動作のいずれを実行するか判定して、選択したオフセットキャンセル動作を実行する制御回路を有することを特徴とする請求項４に記載の通信用半導体集積回路。
【請求項６】
前記２つのオフセットキャンセル動作のいずれを実行するか判定するための閾値は固定値であることを特徴とする請求項３に記載の通信用半導体集積回路。
【請求項７】
前記第１のゲインは前記第２のゲインよりも高いことを特徴とする請求項３〜６のいずれかに記載の通信用半導体集積回路。
【請求項８】
請求項１〜７のいずれかに記載の通信用半導体集積回路と、送信回路からの送信信号をアンテナ端子へ供給しアンテナ端子の受信信号を受信回路に供給する送受信切替え手段と、該送受信切替え手段からの受信信号を差動信号に変換するシングル−差動変換回路と、送受信信号のベースバンド処理を行なうベースバンド回路とを備えることを特徴とする無線通信システム。
【請求項９】
請求項２に記載の通信用半導体集積回路と、送受信信号のベースバンド処理を行なうベースバンド回路とからなり、前記レジスタもしくは制御ビットに設定される値が前記ベースバンド回路から前記通信用半導体集積回路に供給されるようにされていることを特徴とする無線通信システム。
【請求項１０】
請求項５〜７のいずれかに記載の通信用半導体集積回路と、送受信信号のベースバンド処理を行なうベースバンド回路とからなり、前記第１および第２のレジスタに設定される閾値が前記ベースバンド回路から前記通信用半導体集積回路に供給されるようにされていることを特徴とする無線通信システム。
【請求項１１】
前記高利得増幅回路のゲインを指定するデータが前記ベースバンド回路から前記通信用半導体集積回路に供給されるようにされていることを特徴とする請求項８〜１０のいずれかに記載の無線通信システム。
【請求項１２】
差動の受信信号を増幅する差動増幅回路と、増幅された受信信号と所定の周波数の発振信号とを合成して周波数変換を行なうミキサ回路と、上記ミキサ回路からの出力を受け、それぞれが利得可変型アンプとフィルタとを有し、互いにシリーズに結合された複数の段を有する増幅回路とを備えた受信回路を有する通信用半導体集積回路であって、
前記差動増幅回路を非動作状態にして前記増幅回路内の第１の利得可変型アンプのオフセットキャンセル動作を実行した後に、前記差動増幅回路を動作状態にして、上記第１の利得可変型アンプからの出力信号が供給されるべき第２の利得可変型アンプのオフセットキャンセル動作が実行可能にされていることを特徴とする通信用半導体集積回路。
【請求項１３】
上記増幅回路を所定のゲインで動作させる際には、上記差動増幅回路を非動作状態にして、上記第１の利得可変型アンプ及び上記第２の利得可変型アンプのオフセットキャンセル動作が順次行われる様にされていることを特徴とする請求項１２に記載の通信用半導体集積回路。
【請求項１４】
上記所定のゲインで有るか否かを判定するための閾値を設定するレジスタを有することを特徴とする請求項１３に記載の通信用半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、利得可変な信号増幅回路さらには無線通信システムにおける受信信号の増幅回路さらにはダイレクトコンバージョン方式で高周波の受信信号を音声周波数帯の信号にダウンコンバートする受信回路に適用して有効な技術に関し、例えば無線通信システムを構成するプログラマブル・ゲイン・アンプ内蔵の高周波用半導体集積回路（以下、高周波ＩＣ）およびそれを内蔵した無線通信システムに利用して有効な技術に関する。
【背景技術】
【０００２】
近年の携帯電話機には、送受信信号の周波数変換および変復調機能を有する高周波ＩＣが使用されている。従来の高周波ＩＣには、受信信号を一旦中間周波数の信号にダウンコンバートしてから音声周波数帯の信号にダウンコンバートするスーパーへテロダイン方式と、受信信号を音声周波数帯の信号にダウンコンバートするダイレクトコンバージョン方式とがある。ダイレクトコンバージョン方式の高周波ＩＣにおいては、受信信号をＬＮＡ（ロウノイズアンプ）で増幅した後、ミキサで受信信号と局部発振信号とを合成して音声周波数帯の信号にダウンコンバートしてから、高利得増幅回路で微弱な受信信号を最大で１５００倍程度増幅してからベースバンド処理を行なうベースバンドＬＳＩに渡すように構成されている。
【０００３】
高利得増幅回路は、ノイズや不要周波数の信号を除去しながら微弱な受信信号を増幅するため、ロウパス・フィルタＬＰＦとプログラマブル・ゲイン・アンプ（以下、ＰＧＡと略す）とを交互に何段か接続した構成とされている。ところで、ＰＧＡを始めとするアナログ増幅回路は素子のばらつき等に起因して直流オフセット（ＤＣオフセット）を生じるので、オフセットキャンセルが不可欠である。
【０００４】
従来、上記のようにＰＧＡを複数個用いた携帯電話機の受信回路では、一般にＰＧＡごとにオフセット補正回路が設けられており、初段のＰＧＡから後段のＰＧＡに向かって順にオフセットキャンセルを行なうように構成されていた。このようなＰＧＡのオフセットキャンセル動作については、例えば特許文献１に記載されている。
【特許文献１】特開２００３−１５２４８０号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
なお、上記特許文献１には記載されていないが、ＰＧＡのオフセットキャンセル動作は前段のミキサをオンさせ、ＬＮＡをオフした状態で行なわれる。ミキサをオンさせるのは、ミキサもオフセットを有しているため、初段のＰＧＡのオフセットキャンセルの際にミキサをオンさせておくとミキサのオフセットと初段のＰＧＡのオフセットを同時にキャンセルできるためである。ＬＮＡをオフした状態でＰＧＡのオフセットキャンセルを行なうのは、ＬＮＡをオンさせておくと、局部発振回路から漏れた信号が半導体チップさらにはそれが搭載されたモジュール基板を通してＬＮＡの入力端子に回り込んでミキサで自己ミキシングを起こして直流オフセットを発生し、それが高利得のＰＧＡ部で増幅されてしまうためである。
【０００６】
ところで、ＬＮＡ入力端子への局部発振信号の回り込みによる上記自己ミキシングは、ＬＮＡおよびミキサとして差動形式の回路を用い、差動回路の有する同相ノイズ相殺作用によりある程度低減することが可能である。しかし、アンテナとＬＮＡの入力端子との間に接続されるバランなどからなるシングル−差動変換回路やフロントエンドモジュールの正相側と逆相側のペア性が悪いとＬＮＡ入力端子への回り込む同相ノイズを充分に相殺させることができないとともに、高周波ＩＣが搭載されるモジュール基板はユーザによって構造や大きさ、配線パターンがまちまちであるためＬＮＡ入力端子へ回り込む局部発振信号の漏れ量も異なる。
【０００７】
そのため、上記のようにＬＮＡをオフさせたままＰＧＡのオフセットキャンセルを行なう方式にあっては、オフセットキャンセル終了後にＬＮＡがオンされたときに、局部発振信号の回り込みよる自己ミキシングで生じた直流オフセットがＰＧＡにより増幅されてしまうという問題がある。従来、かかる直流オフセットによる信号レベルのずれは許容範囲におさまっていたが、近年の半導体集積回路の低電圧化に伴いベースバンドＬＳＩの電源電圧が下がると、ベースバンドＬＳＩの入力のダイナミックレンジも狭くなるため、局部発振信号の回り込みよる自己ミキシングで生じた直流オフセットが従来と同じであっても希望波がダイナミックレンジを超えてクリップされてしまい、それによって受信感度を劣化させてしまうおそれがあることが明らかになった。
【０００８】
この発明の目的は、ＬＮＡ入力端子への局部発振信号の回り込みよりミキサ回路における自己ミキシングで生じる直流オフセットをキャンセルして受信感度を向上させることが可能なダイレクトコンバージョン方式の通信用半導体集積回路（高周波ＩＣ）を提供することにある。
この発明の他の目的は、増幅された受信信号が供給される回路の入力のダイナミックレンジが狭くても受信感度が低下することがないダイレクトコンバージョン方式の通信用半導体集積回路（高周波ＩＣ）を提供することにある。
【０００９】
この発明のさらに他の目的は、実装される基板の特性に影響されず安定した受信感度を有するダイレクトコンバージョン方式の通信用半導体集積回路（高周波ＩＣ）を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、本願の第１の発明は、差動の受信信号を増幅するロウノイズアンプと、増幅された受信信号と所定の周波数の発振信号とを合成して周波数変換を行なうミキサ回路と、複数の利得可変型アンプと受信信号のノイズおよび不要波を除去する複数のフィルタが多段に接続されてなり受信信号のレベルに応じて増幅率が可変に構成された高利得増幅回路とを備えたダイレクトコンバージョン方式の受信回路において、ロウノイズアンプを非動作状態にして高利得増幅回路の前段側の利得可変型アンプのオフセットキャンセル動作を実行した後に、ロウノイズアンプを動作状態にして最終段の利得可変型アンプのオフセットキャンセル動作を実行可能に構成したものである。
【００１１】
このような手段によれば、ＬＮＡ入力端子へ局部発振信号の回り込むことによりミキサ回路における自己ミキシングで直流オフセットが生じたとしても、ロウノイズアンプを動作状態にして最終段の利得可変型アンプのオフセットキャンセル動作を実行することで、最終段の利得可変型アンプの直流オフセットとミキサ回路における自己ミキシングで生じた直流オフセットを含んでオフセットキャンセルをすることができる。
【００１２】
ここで、望ましくは、ロウノイズアンプを非動作状態にして高利得増幅回路の前段側の利得可変型アンプのオフセットキャンセル動作を実行した後にロウノイズアンプを動作状態にして最終段の利得可変型アンプのオフセットキャンセル動作を実行する一連のオフセットキャンセル動作を実行するか否かを設定可能なレジスタもしくは制御ビットを設けるようにする。これにより、ロウノイズアンプを動作状態にして最終段の利得可変型アンプのオフセットキャンセル動作を行なうことによりかえって直流オフセットが増大するようなシステムでは、そのようなオフセットキャンセル動作をレジスタの設定により選択的に実行させないようにすることができる。
【００１３】
また、本願の第２の発明は、差動の受信信号を増幅するロウノイズアンプと、増幅された受信信号と所定の周波数の発振信号とを合成して周波数変換を行なうミキサ回路と、複数の利得可変型アンプと受信信号のノイズおよび不要波を除去する複数のフィルタが多段に接続されてなり受信信号のレベルに応じて増幅率が可変に構成された高利得の増幅回路とを備えたダイレクトコンバージョン方式の受信回路において、高利得増幅回路を高ゲインで動作させる際にはロウノイズアンプを非動作状態にして高利得増幅回路の前段側の利得可変型アンプのオフセットキャンセル動作を実行した後にロウノイズアンプを動作状態にして最終段の利得可変型アンプのオフセットキャンセル動作を実行させ、高利得増幅回路を低ゲインで動作させる際にはロウノイズアンプを動作状態にして高利得増幅回路のすべての利得可変型アンプのオフセットキャンセル動作を例えば初段から最終段に向かって順に実行させるように構成したものである。
【００１４】
上記した手段によれば、ＬＮＡ入力端子へ局部発振信号の回り込むことによりミキサ回路における自己ミキシングで直流オフセットが生じたとしても、高利得増幅回路が高ゲインで動作する場合にはロウノイズアンプを動作状態にして最終段の利得可変型アンプのオフセットキャンセル動作を実行することで、最終段の利得可変型アンプの直流オフセットとミキサ回路における自己ミキシングで生じた直流オフセットを含んでオフセットをキャンセルすることができるとともに、高利得増幅回路が低ゲインで動作する場合にはロウノイズアンプを非動作状態にして高利得増幅回路のすべての利得可変型アンプのオフセットキャンセル動作を初段から最終段に向かって順に実行させることで、ＬＮＡに入って来る妨害波により直流オフセットが大きくなったりオフセットキャンセル動作が破綻したりするのを防止することができる。
【００１５】
ここで、望ましくは、２つのオフセットキャンセル動作のいずれを実行するか判定するための閾値となるゲインを設定するレジスタを設けるようにする。これにより、適用するシステムに応じて最適な閾値を設定してやることで、自動的に適切なオフセットキャンセル動作を行なわせることができる。
【発明の効果】
【００１６】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、ダイレクトコンバージョン方式の通信用半導体集積回路（高周波ＩＣ）において、ＬＮＡ入力端子への局部発振信号の回り込みよりミキサ回路における自己ミキシングで生じる直流オフセットをキャンセルすることができる。そのため、後段の回路のダイナミックレンジが狭くても希望波がクリップされるのを防止して受信感度を向上させることが可能になる。
【００１７】
また、本発明に従うと、実装される基板によってＬＮＡ入力端子への局部発振信号の回り込み量が異なっていても、自己ミキシングで生じる直流オフセットをキャンセルすることができるため、実装される基板の特性に影響されず安定した受信感度を有するダイレクトコンバージョン方式の通信用半導体集積回路（高周波ＩＣ）を得ることができる。
【発明を実施するための最良の形態】
【００１８】
次に、本発明の実施例について図面を用いて説明する。
図１には、本発明を適用して好適な携帯電話機等の無線通信システムにおけるダイレクトコンバージョン方式の受信系回路の実施例が示されている。
この実施例の受信系回路は、受信信号を増幅するＬＮＡ（ロウノイズアンプ）２１０と、局部発振信号φRFを生成する発振回路２５０と、ＬＮＡ２１０により増幅された受信信号と発振回路２５０により生成された局部発振信号φRFとを合成して音声周波数帯の信号にダウンコンバートするミキサ２１２と、ダウンコンバートされた信号を増幅する高利得増幅回路２２０とからなる。
【００１９】
高利得増幅回路２２０は、第１のロウパス・フィルタＬＰＦ１の次段に第１の可変利得アンプ（プログラマブル・ゲイン・アンプ）ＰＧＡ１が、またこの可変利得アンプＰＧＡ１の次段には第２のロウパス・フィルタＬＰＦ２が、そしてその次段には第２の可変利得アンプＰＧＡ２が接続されている。さらに、第２の可変利得アンプＰＧＡ２の次段には第３のロウパス・フィルタＬＰＦ３が、またその次段には第３の可変利得アンプＰＧＡ３が接続されている。さらに、第３の可変利得アンプＰＧＡ３の次段にはゲインを２段階に切り替え可能な最終アンプＦＡＭＰが、またその次段には第４のロウパス・フィルタＬＰＦ４が接続されている。特に制限されるものでないが、この実施例では、第１のロウパス・フィルタＬＰＦ１には１次のフィルタが、第２〜第４のロウパス・フィルタＬＰＦ２〜ＬＰＦ４には２次のフィルタが使用されることで、全体として比較的フラットな周波数特性が得られかつ受信帯から３ＭＨｚ離れた周波数の妨害波を充分に低減できるようにされる。
【００２０】
なお、可変利得アンプＰＧＡ１〜ＰＧＡ３は、ほぼリニアもしくは多段階にゲインを調整することができるアンプである。最終アンプＦＡＭＰは、システムが決定すなわち使用するベースバンド回路の種類が決定すれば、ゲインが一義的に決まるので、固定ゲインのアンプを用いることもできるが、この実施例においては、ゲインを２段階程度に切り替え可能なアンプを用いることで適用システムに応じてゲインを選択できるようにして高周波ＬＳＩ２００の汎用性を高めている。
【００２１】
また、この実施例の受信系回路においては、第１の可変利得アンプＰＧＡ１に対応して第１のオフセット補正回路ＯＦＣ１が、また第２の可変利得アンプＰＧＡ２に対応して第２のオフセット補正回路ＯＦＣ１が、第３の可変利得アンプＰＧＡ３に対応して第３のオフセット補正回路ＯＦＣ３が設けられている。また、これらのオフセット補正回路ＯＦＣ１〜ＯＦＣ３に対応して、これらの回路を順次動作させてオフセットキャンセル処理を行なわせるとともに、ＬＮＡ２１０のオン／オフ制御を行なう制御回路２４０が設けられている。
【００２２】
特に制限されるものでないが、この実施例では、第１の可変利得アンプＰＧＡ１のオフセット補正はミキサ２１２を含んで行なわれる。かかる補正は、例えばＬＮＡ２１０をオフにしてミキサ２１２の差動入力端子を同電位にした状態でそのときのＰＧＡ１の出力信号のレベル差すなわちオフセット電圧をオフセット補正回路ＯＦＣ１によって検出してそれを「０」とするような電位をＰＧＡ１の入力端子間に与えることで、より正確にオフセットキャンセル動作を行なうことができる。
【００２３】
オフセット補正回路ＯＦＣ１〜ＯＦＣ３は、代表として第１のオフセット補正回路ＯＦＣ１について示されているように、アンプＰＧＡ１の出力をＡＤ変換するＡＤ変換回路ＡＤＣ１と、制御回路２４０内のレジスタに保持されている値をＤＡ変換してアンプＰＧＡ１の電流源に流れる電流値等を調整することでオフセットを補正するＤＡ変換回路ＤＡＣ１とから構成されている。制御回路２４０内には、各オフセット補正回路ＯＦＣ１〜ＯＦＣ３に対応したオフセット補正値を保持するレジスタＲＥＧ１〜ＲＥＧ３が設けられており、各アンプの入力端子を同電位にした状態でアンプの出力信号のレベル差をＡＤ変換回路ＡＤＣ１でＡＤ変換した値に基づいて、その差すなわちオフセット電圧を「０」とするような補正値を決定して対応するレジスタに保持する。補正値の決定は、逐次比較方式のＡＤ変換動作で行なうことができる。
【００２４】
さらに、前記制御回路２４０内には、ベースバンド回路３００から供給される可変利得アンプＰＧＡ１〜ＰＧＡ３の受信動作時のトータルゲインを指定するデータ（ゲインコード）を保持するレジスタＲＥＧ１０と、該レジスタＲＥＧ１０に設定されたコードをデコードして各アンプＰＧＡ１〜ＰＧＡ３の各ゲインを指定するコードを生成するデコーダＤＥＣと、該デコーダＤＥＣにより生成されたゲインコードを保持するレジスタＲＥＧ１１〜ＲＥＧ１３と、所定のタイミングでオフセット補正回路ＯＦＣ１〜ＯＦＣ３を動作させたりレジスタＲＥＧ１１〜ＲＥＧ１３に保持されている値に基づいて可変利得アンプＰＧＡ１〜ＰＧＡ３のゲインを切り替えるタイミング信号ＧＣ１〜ＧＣ３を生成したりするタイミングロジック２４１等が設けられている。
【００２５】
この実施例の受信系回路においては、図２（Ａ）に示すように、ＬＮＡ２１０をオフさせた状態で先ずオフセット補正回路ＯＦＣ１，ＯＦＣ２による可変利得アンプＰＧＡ１（ミキサを含む），ＰＧＡ２のオフセットキャンセルを順次行ない、その後ＬＮＡ２１０をオンさせた状態でオフセット補正回路ＯＦＣ３による可変利得アンプＰＧＡ３のオフセットキャンセルを行なう第１の動作モードの他に、従来と同様にＬＮＡ２１０をオフさせたままオフセット補正回路ＯＦＣ１，ＯＦＣ２，ＯＦＣ３による可変利得アンプＰＧＡ１（ミキサを含む），ＰＧＡ２，ＰＧＡ３のオフセットキャンセルを順次行なう第２の動作モード（図２（Ｂ）参照）を有するように構成されている。なお、各可変利得アンプＰＧＡ１〜ＰＧＡ３のオフセットキャンセル動作は、そのときに外部からレジスタＲＥＧ１０に設定されているトータルゲインが得られるようにＰＧＡ１〜ＰＧＡ３のゲインが設定された状態で実行される。
【００２６】
さらに、本実施例の受信系回路においては、ＰＧＡ１〜ＰＧＡ３の設定ゲインが高いときはＬＮＡ２１０をオンさせた状態で可変利得アンプＰＧＡ３のオフセットキャンセルを行なう上記第１の動作モードを、またＰＧＡの設定ゲインが低いときはＬＮＡ２１０をオフさせたまま可変利得アンプＰＧＡ１〜ＰＧＡ３のオフセットキャンセルを順次行なう上記第２の動作モードのいずれかを自動的に選択してオフセットキャンセルを行なえるようにするための仕組みと、設定ゲインのいかんに関わらず外部からの指定により上記第１動作モードまたは第２動作モードのいずれかでオフセットキャンセルが行なえるようにする仕組みが制御回路２４０に設けられている。
【００２７】
設定ゲインに応じて第１動作モードまたは第２動作モードのいずれかを自動的に選択するための仕組みは、図３に示されているように、モード選択の際の閾値を設定する閾値レジスタＲＥＧ２１と、該閾値レジスタＲＥＧ２１の設定値とゲイン指定レジスタＲＥＧ１０の設定値（トータルゲイン）とを比較する比較回路ＣＭＰ等からなる。閾値レジスタＲＥＧ２１の設定は電源投入時に一回行なわれ、ゲイン指定レジスタＲＥＧ１０への設定は受信モードの開始の際に受信レベルに応じて行なわれるようにされる。設定される閾値は、例えば使用するベースバンド回路が入力信号としてどの位のレベルのものが必要であるかによって決まる。タイミングロジック２４１は、比較回路ＣＭＰの比較結果に応じて、ＰＧＡ１〜ＰＧＡ３の設定ゲインが閾値よりも高いときは第１の動作モードで、ＰＧＡ１〜ＰＧＡ３の設定ゲインが閾値よりも低いときは第２の動作モードで、それぞれオフセットキャンセルを実行させるようなタイミング信号を生成して出力する。
【００２８】
ここで、ＰＧＡ１〜ＰＧＡ３の設定ゲインが閾値よりも高いときは第１の動作モードで、ＰＧＡ１〜ＰＧＡ３の設定ゲインが閾値よりも低いときは第２の動作モードで、それぞれオフセットキャンセルを実行するのは、ロウパスフィルタＬＰＦ１〜ＬＰＦ３は、受信帯から３ＭＨｚ離れた周波数の妨害波は充分に低減できるが、数百ｋＨｚ離れた周波数の妨害波は充分に低減できないためである。
【００２９】
具体的には、ＰＧＡ１〜ＰＧＡ３の設定ゲインが高い場合すなわちアンテナ端での信号レベルが小さい場合、オフセットキャンセルを行なう際にたとえ３ＭＨｚの妨害波がＬＮＡから入って来てＰＧＡ１とＰＧＡ２で増幅されたとしてもそれはロウパスフィルタＬＰＦ１〜ＬＰＦ３で支障がない程度まで減衰される。ところが、ロウパスフィルタＬＰＦ１〜ＬＰＦ３では数百ｋＨｚの妨害波を充分に低減できないため、ＬＮＡ２１０をオフさせた状態ですべての可変利得アンプＰＧＡ１〜ＰＧＡ３のオフセットをキャンセルする第２動作モードでは、オフセットキャンセル終了後にＬＮＡをオンさせたとき数百ｋＨｚの妨害波がＰＧＡ１，ＰＧＡ２により増幅され充分に減衰されずにＰＧＡ３に入力される。そのため、ＬＮＡ２１０の入力端子の前段のペア性が悪いと妨害波に起因するＤＣオフセット分が現れたり、ＰＧＡ３に入力される信号に含まれる妨害波が大きいとオフセット補正回路の動作中にＡＤ変換回路の入力信号が変化してしまってオフセットキャンセル動作そのものが破綻したりしてしまう。従って、ＰＧＡの設定ゲインが閾値よりも高いときはＬＮＡ２１０をオンさせた状態で可変利得アンプＰＧＡ３のオフセットキャンセルを行なうことで、ＬＮＡのＤＣオフセットを含んでオフセットキャンセルを行なう第１の動作モードの方が有効である。
【００３０】
これに対し、ＰＧＡ１〜ＰＧＡ３の設定ゲインが低い場合すなわちアンテナ端での信号レベルが大きい場合には、ＬＮＡ２１０をオンしてロウパスフィルタＬＰＦ１〜ＬＰＦ３で充分に減衰されない数百ｋＨｚの妨害波がＰＧＡ１，ＰＧＡ２により増幅されてＰＧＡ３に入力された状態でキャンセルを行なうときに生じるＰＧＡ出力のずれの方が、ＬＮＡをオフしてＰＧＡ１〜ＰＧＡ３のオフセットキャンセルを行なった後にＬＮＡをオンさせたときにＬＮＡ入力端子への局部発振信号の回り込みによりミキサ回路における自己ミキシングで生じるＤＣオフセットによるＰＧＡ出力のずれよりも大きくなってしまう。そのため、ＰＧＡの設定ゲインが低い場合には、ＬＮＡ２１０をオフさせたまま可変利得アンプＰＧＡ１〜ＰＧＡ３のオフセットキャンセルを順次行なう第２の動作モードの方が有効である。
【００３１】
ＬＮＡ２１０のオン／オフ制御信号Rx_fonやＰＧＡ１〜ＰＧＡ３のオフセット補正回路ＯＦＣ１〜ＯＦＣ３に対するタイミング信号Ｔ１〜Ｔｎを生成するタイミングロジック２４１は、図４に示されているように、外部（ベースバンドＬＳＩ）からのレジスタＲＥＧ１０へのＰＧＡのトータルゲインの設定後に、閾値レジスタＲＥＧ２１の設定値とＰＧＡのトータルゲインとを比較して、ＰＧＡゲインが閾値よりも低いときはＬＮＡを途中でオンさせる第１の動作モードによるオフセットキャンセルを、またＰＧＡゲインが閾値よりも高いときはＬＮＡをオフしたままにする第２の動作モードによるオフセットキャンセルを行なわせるようなタイミング信号を生成する。
【００３２】
一方、外部からの指定により第１動作モードまたは第２動作モードのいずれかでオフセットキャンセルが行なえるようにする仕組みは、図３のように動作モードを指定するレジスタ（以下、ＣＴレジスタと称する）ＲＥＧ２２を設けることにより可能になる。ＣＴレジスタＲＥＧ２２への設定は受信モードの開始の際に行なわれるようにされる。ＣＴレジスタＲＥＧ２２は、複数ビットからなるものに限定されず１ビットのフラグで構成されたものであっても良い。ＣＴレジスタＲＥＧ２２には、動作モードを指定するビットと、該レジスタの設定が有効か無効かを示すビットを設けるようにすることができる。
【００３３】
タイミングロジック２４１は、図５に示されているように、ＣＴレジスタＲＥＧ２２への設定がなされたときは、ＣＴレジスタＲＥＧ２２の設定状態に応じて、第１の動作モードによるオフセットキャンセルまたは第２の動作モードによるオフセットキャンセルを行なわせるようなタイミング信号を生成する。
【００３４】
なお、タイミングロジック２４１は、閾値レジスタＲＥＧ２１の設定状態に基づいて、閾値レジスタＲＥＧ２１への設定がなされているときは閾値レジスタＲＥＧ２１の設定値とＰＧＡのトータルゲインとを比較して第１の動作モードまたは第２の動作モードによるオフセットキャンセルを行なわせるようなタイミング信号を生成し、閾値レジスタＲＥＧ２１への設定がなされていないときはＣＴレジスタＲＥＧ２２の設定状態に応じて第１の動作モードまたは第２の動作モードによるオフセットキャンセルを行なわせるようなタイミング信号を生成するように構成しても良い。
【００３５】
図６には、上記ＬＮＡ（ロウノイズアンプ）２１０の具体的な回路例が示されている。この実施例のＬＮＡは、エミッタが共通結合されベース端子が受信信号の入力端子ＩＮ１，ＩＮ２に接続された一対の差動入力トランジスタＱ１，Ｑ２と、該トランジスタＱ１，Ｑ２のコレクタと電源電圧Ｖｃｃとの間に接続された負荷抵抗Ｒ１，Ｒ２と、トランジスタＱ１，Ｑ２のベース端子に抵抗Ｒ３，Ｒ４；Ｒ５，Ｒ６を介してベース端子が接続されたバイアス用のトランジスタＱ３，Ｑ４と、該トランジスタＱ３，Ｑ４のコレクタと電源電圧Ｖｃｃとの間に接続された定電流源ＣＩ１，ＣＩ２と、該定電流源ＣＩ１，ＣＩ２と直列に接続されたスイッチＳＷ１，ＳＷ２とから構成されている。このスイッチＳＷ１，ＳＷ２が前記制御回路２４０からの制御信号Rx_fonによりオン・オフ制御されることにより、回路が動作状態または非動作状態にされる。
【００３６】
トランジスタＱ３，Ｑ４はそのコレクタ端子が抵抗Ｒ３，Ｒ４の接続ノードＮ１とＲ５，Ｒ６の接続ノードＮ２にそれぞれ接続されて差動入力トランジスタＱ１，Ｑ２と共にカレントミラー回路を構成しており、スイッチＳＷ１，ＳＷ２がオン状態にされると、所定のバイアス電圧が差動入力トランジスタＱ１，Ｑ２のベースに印加されて入力端子ＩＮ１，ＩＮ２に入力されている信号を増幅する。スイッチＳＷ１，ＳＷ２がオフ状態にされると、トランジスタＱ３，Ｑ４のコレクタ電流が遮断され、差動入力トランジスタＱ１，Ｑ２のベースが接地電位の近傍にクランプされるため、入力端子ＩＮ１，ＩＮ２に入力されている信号が変化してもＱ１，Ｑ２のコレクタすなわちＬＮＡの出力電圧はほとんど変化しない非動作状態になる。
【００３７】
図７には、ミキサ回路２１２の具体的な回路例が示されている。この実施例のミキサ回路は、エミッタ共通接続された２組の入力差動トランジスタ対Ｑ１１，Ｑ１２およびＱ２１，Ｑ２２と、これらのトランジスタ対の共通エミッタにそれぞれコレクタが接続されかつ互いにエミッタ同士が結合されカレントスイッチのように動作する差動トランジスタ対Ｑ３１，Ｑ３２と、該トランジスタ対Ｑ３１，Ｑ３２の共通エミッタに接続された定電流源ＩＣ１０と、上記入力差動トランジスタＱ１１，Ｑ２１のコレクタと電源電圧Ｖｃｃとの間およびＱ１２，Ｑ２２のコレクタと電源電圧Ｖｃｃとの間に接続されたコレクタ抵抗Ｒｃ１，Ｒｃ２とから構成されている。そして、このミキサの出力端子に、各出力信号線に直列に接続された抵抗Ｒ１１，Ｒ１２及び出力信号線間に接続された容量Ｃ１０からなるロウパスフィルタＬＰＦ１が接続されている。
【００３８】
この実施例のミキサ回路２１２では、２組の入力差動トランジスタ対Ｑ１１，Ｑ１２およびＱ２１，Ｑ２２のベース端子に前記ＬＮＡ２１０で増幅された受信信号φRXとその反転信号／φRXが入力され、トランジスタ対Ｑ３１，Ｑ３２のベース端子に前記ＲＦＶＣＯ２５０で生成された高周波発振信号φRF，／φRFが入力される。これにより、出力ノードＮ１１，Ｎ１２からは受信信号φRXと高周波信号φRFとを合成したような信号が出力され、その信号をロウパスフィルタＬＰＦ１に通すことによって高周波成分が除去されて受信信号φRXとＲＦＶＣＯからの高周波信号φRFとの周波数差に等しい周波数を有する信号が後段のＰＧＡに供給される。
【００３９】
次に、図１の実施例のダイレクトコンバージョン方式の受信系回路を適用した高周波ＩＣ（ＲＦ−ＩＣ）および無線通信システムの構成例を、図８を用いて説明する。
図８に示されているように、この実施例の無線通信システムは、信号電波の送受信用アンテナ４００、切替えスイッチもしくはデュプレクサ（分波器）からなる送受信切り替え手段４１０、単相の受信信号を差動の信号に変換するシングル−差動変換回路４２０ａ〜４２０ｄ、送信信号を増幅する高周波電力増幅回路（パワーモジュール）４３０、受信信号を復調したり送信信号を変調したりする高周波ＩＣ２００、送信データをＩ，Ｑ信号に変換したり復調されたＩ，Ｑ信号から受信データを抽出するなどのベースバンド処理を行なったり高周波ＩＣ２００を制御したりするベースバンド回路３００などで構成される。この実施例では、高周波ＩＣ２００とベースバンド回路３００は、各々別個の半導体チップ上に半導体集積回路として構成されている。
【００４０】
特に制限されるものでないが、この実施例の高周波ＩＣ２００は、ＧＳＭ８５０とＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の通信方式による４つの周波数帯の信号の変復調が可能に構成されている。これに応じて４つのシングル−差動変換回路４２０ａ〜４２０ｄが設けられている。送受信切り替え手段４１０として単純な切替えスイッチを用いる場合には、シングル−差動変換回路４２０ａ〜４２０ｄがバンドパスフィルタの機能を併せ持つようにしても良い。
【００４１】
本実施例の高周波ＩＣ２００は、大きく分けると、受信系回路ＲＸＣと、送信系回路ＴＸＣと、それ以外の制御回路やクロック生成回路など送受信系に共通の回路からなる制御系回路とで構成される。
受信系回路ＲＸＣは、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００の各周波数帯の受信信号をそれぞれ増幅するロウノイズアンプ２１０ａ〜２１０ｄと、高周波発振回路（ＲＦＶＣＯ）２５０で生成された局部発振信号φRFを分周し互いに９０°位相がずれた直交信号を生成する分周移相回路２１１と、ロウノイズアンプ２１０ａ〜２１０ｄで増幅された受信信号に分周移相回路２１１で生成された直交信号をミキシングすることによりＩ信号とＱ信号の復調およびダウンコンバートを行なうミキサ回路２１２ａ，２１２ｂと、復調されたＩ，Ｑ信号をそれぞれ増幅してベースバンドＬＳＩ３００へ出力する各周波数帯に共通の高利得増幅部２２０Ａ，２２０Ｂと、高利得増幅部２２０Ａ，２２０Ｂ内のアンプのＤＣオフセットをキャンセルするためのオフセットキャンセル回路２１３などからなる。
【００４２】
高利得増幅部２２０Ａは、複数のロウパスフィルタＬＰＦ１１，ＬＰＦ１２，ＬＰＦ１３，ＬＰＦ１４と可変利得アンプＰＧＡ１１，ＰＧＡ１２，ＰＧＡ１３とが交互に直列形態に接続され、最終段に利得が固定のアンプＡＭＰ１が接続された構成を有しており、復調されたI信号を、不要波を除去しつつ所定の振幅レベルまで増幅する。高利得増幅部２２０Ｂも同様に、複数のロウパスフィルタＬＰＦ２１，ＬＰＦ２２，ＬＰＦ２３，ＬＰＦ２４と可変利得アンプＰＧＡ２１，ＰＧＡ２２，ＰＧＡ２３とが交互に直列形態に接続され、最終段に利得が固定のアンプＡＭＰ２が接続された構成を有しており、復調されたＱ信号を所定の振幅レベルまで増幅する。
【００４３】
オフセットキャンセル回路２１３として図１に示されている回路が用いられる。すなわち、オフセットキャンセル回路２１３は、可変利得アンプＰＧＡ１１〜ＰＧＡ１３とＰＧＡ２１〜ＰＧＡ２３に対応して設けられたＡ／Ｄ変換回路（ＡＤＣ）とＤ／Ａ変換回路（ＤＡＣ）とからなるオフセット補正回路ＯＦＣ１〜ＯＦＣ３と、これらのオフセット補正回路を制御してオフセットキャンセル動作を行なわせる制御回路２４０とから構成される。
【００４４】
送信系回路ＴＸＣは、例えば６４０ＭＨｚのような中間周波数の発振信号φIFを生成する発振回路（ＩＦＶＣＯ）２３０と、該発振回路２３０で生成された発振信号φIFを分周しかつ互いに９０°位相がずれた直交信号を生成する分周移相回路２３２と、生成された直交信号をベースバンド回路３００から供給されるＩ信号とＱ信号により変調をかけるミキサからなる変調回路２３３ａ，２３３ｂと、変調された信号を合成する加算器２３４と、所定の周波数の送信信号φTXを発生する送信用発振回路（ＴＸＶＣＯ）２４０ａ，２４０ｂと、送信用発振回路２４０ａ，２４０ｂから出力される送信信号φTXをカプラ等で抽出したフィードバック信号と高周波用発振回路（ＲＦＶＣＯ）２５０で生成された発振信号φRFを分周した信号φRF'とを合成することでそれらの周波数差に相当する周波数の信号を生成するオフセットミキサ２３５ａと、該オフセットミキサ２３５ａの出力と前記加算器２３４で合成された信号TXIFとを比較して周波数差および位相差を検出する位相比較器２３６と、該位相検出回路２３６の出力に応じた電圧を生成するチャージポンプ&ループフィルタ２３７と、ＴＸＶＣＯ２４０ａ，２４０ｂの差動出力をシングルの信号に変換して出力するバッファ回路２３８ａ，２３８ｂなどから構成されている。
【００４５】
送信用発振回路２４０ａ，２４０ｂのうち一方はＧＳＭ用の８５０〜９００ＭＨｚ帯の送信信号を生成する回路、他方はＤＣＳおよびＰＣＳ用の１８００〜１９００ＭＨｚ帯の送信信号を生成する回路である。
【００４６】
また、この実施例の高周波ＩＣ２００のチップ上には、チップ全体を制御する制御回路２６０と、前記高周波用発振回路（ＲＦＶＣＯ）２５０と共にＲＦ用ＰＬＬ回路を構成するＲＦシンセサイザ２６１と、前記中間周波数の発振回路（ＩＦＶＣＯ）２３０と共にＩＦ用ＰＬＬ回路を構成するＩＦシンセサイザ２６２と、これらのシンセサイザ２６１および２６２の基準信号となるクロック信号φrefを生成する基準発振回路（ＤＣＸＯ）２６４とが設けられている。シンセサイザ２６１および２６２は、それぞれ位相比較回路とチャージポンプとループフィルタなどで構成される。
【００４７】
なお、基準発振信号φrefは周波数精度の高いことが要求されるため、基準発振回路２６４には外付けの水晶振動子が接続される。基準発振信号φrefとしては、２６ＭＨｚあるいは１３ＭＨｚのような周波数が選択される。かかる周波数の水晶振動子は汎用部品であり容易に手に入れることができるためである。
【００４８】
制御回路２６０にはコントロールレジスタが設けられ、このレジスタにはベースバンドＩＣ３００からの信号に基づいて設定が行なわれる。具体的には、ベースバンドＩＣ３００から高周波ＩＣ２００に対して同期用のクロック信号ＣＬＫと、データ信号ＳＤＡＴＡと、制御信号としてロードイネーブル信号ＬＥＮとが供給されており、制御回路２６０は、ロードイネーブル信号ＬＥＮが有効レベルにアサートされると、ベースバンドＩＣ３００から伝送されてくるデータ信号ＳＤＡＴＡをクロック信号ＣＬＫに同期して順次取り込んで、上記コントロールレジスタにセットする。
【００４９】
特に制限されるものでないが、データ信号ＳＤＡＴＡはシリアルで伝送される。ベースバンドＩＣ３００はマイクロプロセッサなどから構成される。データ信号ＳＤＡＴＡには、ベースバンドＩＣ３００から高周波ＩＣ２００へ与えるコマンドが含まれる。ベースバンドＩＣ３００は、受信信号のレベルに応じて高利得増幅部２２０Ａ，２２０Ｂにおけるゲインを決定し、ゲインを指定するコードを高周波ＩＣ２００の制御回路２６０へ送り、制御回路２６０は受け取ったゲイン指定コードをそのままあるいはデコードしてオフセットキャンセル回路２１３へ送る。
【００５０】
図１に示されているオフセットキャンセル用の制御回路２４０は、チップ全体を制御する上記制御回路２６０の一部として構成しても良いし、制御回路２４０を制御回路２６０とは別個の回路として構成してオフセットキャンセル回路２１３に設けるようにしても良い。別個の回路として構成する場合においても、図１の制御回路２４０に含まれているＰＧＡのトータルゲインを設定するレジスタＲＥＧ１０やデコーダＤＥＣは、制御回路２６０の側に設けるようにしても良い。図３に示されているレジスタＲＥＧ２１，ＲＥＧ２２に関しても同様に、制御回路２４０または２６０のいずれの側に設けても良い。
【００５１】
本実施例のマルチバンド方式の無線通信システムでは、例えばベースバンドＩＣ３００からの指令によって制御回路２６０が、送受信時に高周波用発振回路２５０の発振信号の周波数を、使用するチャネルに応じて変更すると共に、ＧＳＭモードかＤＣＳ／ＰＣＳモードかに応じて、オフセットミキサ２３５に供給される信号の周波数を変更することによって送信周波数の切り替えが行なわれる。具体的には、受信モードでは、ＤＣＳとＰＣＳの場合には高周波用発振回路２５０の発振信号φRFがそのまま分周移相回路２１１に供給され、ＧＳＭの場合には高周波用発振回路２５０の発振信号φRFがＤＶＤ１で１／２に分周されて分周移相回路２１１に供給される。
【００５２】
また、高周波用発振回路（ＲＦＶＣＯ）２５０の発振周波数は、送信モードでは受信モードと異なる値に設定される。送信モードにおける高周波用発振回路（ＲＦＶＣＯ）２５０の発振周波数ｆRFは、例えばＧＳＭ８５０の場合３６１６〜３７１６ＭＨｚに、ＧＳＭ９００の場合３８４０〜３９８０ＭＨｚに、またＤＣＳの場合３６１０〜３７３０ＭＨｚに、さらにＰＣＳの場合３８６０〜３９８０ＭＨｚに設定され、この発振周波数の信号φRFが分周回路でＧＳＭの場合は１／４に分周され、またＤＣＳとＰＣＳの場合は１／２に分周されてオフセットミキサ２３５に供給される。
【００５３】
オフセットミキサ２３５は、ＲＦＶＣＯ２５０からの発振信号φRFと送信用発振回路（ＴＸＶＣＯ）ＴＸＶＣＯ２４０ａ，２４０ｂからの送信用発振信号φTXの周波数の差（ｆRF−ｆTX）に相当する信号を出力し、この差信号の周波数が変調信号TXIFの周波数と一致するように送信用ＰＬＬ（ＴＸＰＬＬ）が動作する。言いかえると、ＴＸＶＣＯ２４０ａ，２４０ｂは、ＲＦＶＣＯ２５０からの発振信号φRFの周波数（ＧＳＭの場合はｆRF／４，ＤＣＳとＰＣＳの場合はｆRF／２）と変調信号TXIFの周波数との差に相当する周波数で発振するように制御される。
【００５４】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例では、高利得増幅回路２２０が３個の可変利得アンプと１個の固定利得アンプとで構成されているが、固定利得アンプを有しない高利得増幅回路や２個の可変利得アンプと１個の固定利得アンプからなる高利得増幅回路、４個以上の可変利得アンプを有する高利得増幅回路を有する受信系回路にも適用することができる。また、前記実施例の高周波ＩＣでは受信系回路と送信系回路とが１つの半導体チップに形成されているが、別個の半導体チップ上に形成されていても良い
【００５５】
また、前記実施例では、可変利得アンプＰＧＡ１〜ＰＧＡ３に対応して設けられた各オフセット補正回路ＯＦＣ１〜ＯＦＣ３にそれぞれＡＤ変換回路とＤＡ変換回路が設けられているが、オフセット補正回路ＯＦＣ１〜ＯＦＣ３にはそれぞれＤＡ変換回路を設け、ＡＤ変換回路は共通の回路として設けてスイッチで切り替えて時分割で使用してオフセットを補正するようにしてもよい。
【００５６】
さらに、前記実施例では、モード選択の際にゲイン指定レジスタＲＥＧ１０への設定ゲインと比較する閾値を設定するための閾値レジスタＲＥＧ２１を設けているが、閾値レジスタＲＥＧ２１を設けずに閾値を固定し、モード選択の際に固定の閾値とゲイン指定レジスタＲＥＧ１０への設定ゲインとを比較して第１動作モードまたは第２動作モードのいずれかでオフセットキャンセル動作を行なうか決定するようにしてもよい。
【産業上の利用可能性】
【００５７】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機に用いられる高周波ＩＣに適用した場合について説明したが、本発明はそれに限定されるものでなく、無線通信システムを構成する受信系回路を有する半導体集積回路一般に広く利用することができる。
【図面の簡単な説明】
【００５８】
【図１】本発明を適用して好適な携帯電話機等の無線通信システムにおけるダイレクトコンバージョン方式の受信系回路の実施例を示すブロック図である。
【図２】実施例の受信系回路におけるＰＧＡの第１動作モードのオフセット補正タイミングと、第２動作モードのオフセット補正タイミングを示すタイミングチャートである。
【図３】実施例の受信系回路におけるオフセット補正回路を制御する制御回路の構成例を示すブロック図である。
【図４】実施例の受信系回路におけるＰＧＡの第１動作モードのオフセット補正と第２動作モードのオフセット補正の選択の仕方を示すフローチャートである。
【図５】実施例の受信系回路におけるＰＧＡの第１動作モードのオフセット補正と第２動作モードのオフセット補正の選択方法の他の例を示すフローチャートである。
【図６】実施例の受信系回路におけるＬＮＡ（ロウノイズアンプ）の構成例を示す回路図である。
【図７】実施例の受信系回路におけるミキサ回路の構成例を示す回路図である。
【図８】実施例の受信系回路を適用した高周波ＩＣおよび無線通信システムの構成例を示すブロック図である。
【符号の説明】
【００５９】
ＰＧＡ１〜ＰＧＡ３  可変利得アンプ
ＦＬＴ１〜ＦＬＴ４  フィルタ
ＦＡＭＰ  最終アンプ
ＯＦＣ１〜ＯＦＣ３  オフセット補正回路
２００  高周波ＬＳＩ
２１０  ＬＮＡ（ロウノイズアンプ）
２１２  ミキサ回路
２２０  高利得増幅回路
２４０  オフセットキャンセル制御回路
２５０  局部発振回路
２６０  制御回路
３００  ベースバンド回路
４００  送受信用アンテナ
４１０  送受信切り替え用のスイッチ
４３０  高周波電力増幅回路
【図１】
2005110080.tif 000003
【図２】
2005110080.tif 000004
【図３】
2005110080.tif 000005
【図４】
2005110080.tif 000006
【図５】
2005110080.tif 000007
【図６】
2005110080.tif 000008
【図７】
2005110080.tif 000009
【図８】
2005110080.tif 000010