(57)【要約】【課題】  新たなデータ（書替後のデータ）が書込まれているブロックと、古いデータ（書替前のデータ）が書込まれているブロックが並存した場合に、いずれのブロックに書込まれているデータが最新のデータ（有効なデータ）であるかを判断できるようにしたメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法を提供する。【解決手段】  フラッシュメモリに対するアクセスを制御するアクセス制御機能と、ホストシステム側から与えられる論理ブロックアドレスと、フラッシュメモリ内の物理ブロックアドレスの対応関係を管理するアドレス管理機能と、フラッシュメモリの冗長領域に新旧識別情報を記述する新旧識別情報設定機能と、同一の論理ブロックアドレスに対応する最新のデータが書込まれているブロックを、前記新旧識別情報に基づいて識別する新旧識別機能を備える。【選択図】図７
2005190288.tif 000002
【特許請求の範囲】
【請求項１】
フラッシュメモリに対するアクセスを制御するアクセス制御機能と、
ホストシステム側から与えられる論理ブロックアドレスと、フラッシュメモリ内の物理ブロックアドレスの対応関係を管理するアドレス管理機能と、
フラッシュメモリの冗長領域に新旧識別情報を記述する新旧識別情報設定機能と、
同一の論理ブロックアドレスに対応する最新のデータが書込まれているブロックを、前記新旧識別情報に基づいて識別する新旧識別機能を備えたことを特徴とするメモリコントローラ。
【請求項２】
前記新旧識別情報が、同一の論理ブロックアドレスに対応するデータを書替える毎に増加又は減少する数値情報であることを特徴とする請求項１記載のメモリコントローラ。
【請求項３】
前記新旧識別情報が、同一の論理ブロックアドレスに対応する前データが格納されていたブロックの物理ブロックアドレスに基づく情報であることを特徴とする請求項１記載のメモリコントローラ。
【請求項４】
請求項１乃至３記載のいずれか１項記載のメモリコントローラとフラッシュメモリを備えることを特徴とするフラッシュメモリシステム。
【請求項５】
フラッシュメモリのユーザー領域にデータを書込む書込み処理と、
フラッシュメモリの冗長領域に新旧識別情報を設定する設定処理と
前記新旧識別情報に基づいて同一の論理ブロックアドレスに対応する最新のデータが書込まれているブロックを識別する識別処理を含むフラッシュメモリの制御方法。
【請求項６】
前記新旧識別情報が、同一の論理ブロックアドレスに対応するデータを書替える毎に増加又は減少する数値情報であることを特徴とする請求項５記載のフラッシュメモリの制御方法。
【請求項７】
前記新旧識別情報が、同一の論理ブロックアドレスに対応する前データが格納されていたブロックの物理ブロックアドレスに基づく情報であることを特徴とする請求項５記載のフラッシュメモリの制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法に関する。
【背景技術】
【０００２】
近年、メモリカードやシリコンディスクなどのメモリシステムに用いられる半導体メモリとして、フラッシュメモリが用いられることが多い。このフラッシュメモリは不揮発性メモリの一種であり、電源が投入されているか否かに関わらず、データが保持されていることが要求される。
【０００３】
ところで、上記のような装置に特に用いられることが多いＮＡＮＤ型フラッシュメモリは、メモリセルを消去状態（論理値の「１」）から書込状態（論理値の「０」）に変化させる場合には、メモリセル単位で行うことができるが、メモリセルを書込状態（論理値の「０」）から消去状態（論理値の「１」）に変化させる場合には、メモリセル単位で行うことができず、複数のメモリセルからなる所定の消去単位（ブロック）でしかこれを行うことができない。かかる一括消去動作は、一般的にブロック消去と呼ばれている。
【０００４】
従って、ＮＡＮＤ型フラッシュメモリで、データの書替を行なう場合には、ブロック消去されている消去済ブロックに新たなデータ（書替後のデータ）を書込み、古いデータ（書替前のデータ）が書込まれていたブロックを消去するという処理が一般的に行なわれている。このようにしてデータを書替える場合、書替後のデータは書替前と異なるブロックに書込まれるため、ホストシステム側から与えられる論理ブロックアドレスと、フラッシュメモリ内での物理ブロックアドレスの対応関係は、データを書替える毎に動的に変化する。従って、フラッシュメモリシステム（フラッシュメモリを用いたメモリシステム）では、この対応関係に関する情報を保持しておかなければならない。
【０００５】
上述のような理由により、一般的なフラッシュメモリシステムでは、データを書込んだブロックの冗長領域に、書込んだデータに対応する論理ブロックアドレスを書込み、この情報に基づいて論理ブロックアドレスと物理ブロックアドレスの対応関係を管理している。このような管理は、例えば、特許文献１（特開平１０−１２４３８４）に示されている。又、フラッシュメモリにアクセスする際に使用されているアドレス変換テーブル（論理ブロックアドレスと物理ブロックアドレスの対応関係を示すテーブル）は、冗長領域に書込まれている論理ブロックアドレスを参照して作成される。
【特許文献１】特開平１０−１２４３８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述のようにデータの書替処理では、ブロック消去されている消去済ブロックに新たなデータ（書替後のデータ）を書込み、その後、古いデータ（書替前のデータ）が書込まれていたブロックを消去している。従って、古いデータ（書替前のデータ）が書込まれていたブロックの消去が正常に行なわれていれば、異なるブロックの冗長領域に同一の論理ブロックアドレスが書込まれた状態が放置されることはない。しかしながら、古いデータ（書替前のデータ）が書込まれていたブロックのブロック消去が実行される前に電源が切断されたりした場合は、異なるブロックの冗長領域に同一の論理ブロックアドレスが書込まれた状態が放置されてしまう。このような状態が放置された場合、その後の処理で、いずれのブロックに書込まれているデータが、新たなデータ（書替後のデータ）であるかを判
断することは困難であるため、誤って新たなデータ（書替後のデータ）が消去されてしまうことがある。
【０００７】
そこで、本発明は、新たなデータ（書替後のデータ）が書込まれているブロックと、古いデータ（書替前のデータ）が書込まれているブロックが並存した場合に、いずれのブロックに書込まれているデータが最新のデータ（有効なデータ）であるかを判断できるようにしたメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る目的は、フラッシュメモリに対するアクセスを制御するアクセス制御機能と、
ホストシステム側から与えられる論理ブロックアドレスと、フラッシュメモリ内の物理ブロックアドレスの対応関係を管理するアドレス管理機能と、
フラッシュメモリの冗長領域に新旧識別情報を記述する新旧識別情報設定機能と、
同一の論理ブロックアドレスに対応する最新のデータが書込まれているブロックを、前記新旧識別情報に基づいて識別する新旧識別機能を備えたことを特徴とするメモリコントローラによって達成される。又、本発明に係る目的は、前記メモリコントローラとフラッシュメモリを備えることを特徴とするフラッシュメモリシステムによっても達成される。
【０００９】
又、本発明に係る目的は、フラッシュメモリのユーザー領域にデータを書込む書込み処理と、
フラッシュメモリの冗長領域に新旧識別情報を設定する設定処理と
前記新旧識別情報に基づいて同一の論理ブロックアドレスに対応する最新のデータが書込まれているブロックを識別する識別処理を含むフラッシュメモリの制御方法によっても達成される。
【００１０】
ここで、上記新旧識別情報は、冗長領域の複数ビットに記述される情報であり、書替処理の際に、書替後のブロックに記述される新旧識別情報は、設定された規則に従って変更される。
【００１１】
又、本発明によれば、前記新旧識別情報が、同一の論理ブロックアドレスに対応するデータを書替える毎に増加又は減少する数値情報であることが好ましい。
【００１２】
つまり、前記新旧識別情報は、同一の論理ブロックアドレスに対応するデータを書替える毎に、設定されている規則に従って加算又は減算が行なわれる数値情報である。
【００１３】
又、本発明によれば、前記新旧識別情報が、同一の論理ブロックアドレスに対応する前データが格納されていたブロックの物理ブロックアドレスに基づく情報であることが好ましい。
【００１４】
ここで、物理ブロックアドレスに基づく情報とは、物理ブロックアドレスを直接的又は間接的に示した情報であり、設定されている規則に従って物理ブロックアドレスに変換できる情報であればよい。
【発明の効果】
【００１５】
本発明によれば、処理中の電源切断や不正操作等により、新たなデータ（書替後のデータ）が書込まれているブロックと、古いデータ（書替前のデータ）が書込まれているブロックが並存した場合であっても、それらのブロックの冗長領域に書込まれている情報に基づいて、いずれのブロックに書込まれているデータが最新のデータ（有効なデータ）であ
るかを判断できるため、誤って最新のデータ（有効なデータ）が消去されてしまうというようなことを回避することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面に基づき、本発明の実施の形態について詳細に説明する。
[フラッシュメモリシステム１の説明]
図１は、本発明に係るフラッシュメモリシステム１を概略的に示すブロック図である。図１に示したようにフラッシュメモリシステム１は、フラッシュメモリ２と、それを制御するコントローラ３で構成されている。又、フラッシュメモリシステム１は、通常ホストシステム４に着脱可能に装着されて使用され、ホストシステム４に対して一種の外部記憶装置として用いられる。
【００１７】
尚、ホストシステム４としては、文字、音声、あるいは画像情報等の種々の情報を処理するパーソナルコンピュータやデジタルスチルカメラをはじめとする各種情報処理装置が挙げられる。
【００１８】
フラッシュメモリ２は、ページ単位で読出し又は書込みを、ブロック単位で消去を実行するデバイスであり、例えば、１ブロックは３２ページで構成され、１ページは５１２バイトのユーザ領域と１６バイトの冗長領域で構成されている。
【００１９】
コントローラ３は、ホストインターフェース制御ブロック５と、マイクロプロセッサ６と、ホストインターフェースブロック７と、ワークエリア８と、バッファ９と、フラッシュメモリインターフェースブロック１０と、ＥＣＣ（エラー・コレクション・コード）ブロック１１と、フラッシュメモリシーケンサブロック１２とから構成される。これら機能ブロックによって構成されるコントローラ３は、一つの半導体チップ上に集積されている。以下に各ブロックの機能を説明する。
【００２０】
マイクロプロセッサ６は、コントローラ３を構成する各機能ブロック全体の動作を制御する機能ブロックである。
【００２１】
ホストインターフェース制御ブロック５は、ホストインターフェースブロック７の動作を制御する機能ブロックである。ここで、ホストインターフェース制御ブロック５は、ホストインターフェースブロック７の動作を設定する動作設定レジスタ（図示せず）を備えており、この動作設定レジスタに基づきホストインターフェースブロック７は動作する。
【００２２】
ホストインターフェースブロック７は、ホストシステム４とデータ、アドレス情報、ステータス情報及び外部コマンド情報の授受を行なう機能ブロックである。すなわち、フラッシュメモリシステム１がホストシステム４に装着されると、フラッシュメモリシステム１とホストシステム４は、外部バス１３を介して相互に接続され、かかる状態において、ホストシステム４よりフラッシュメモリシステム１に供給されるデータ等は、ホストインタ―フェースブロック７を入口としてコントローラ３の内部に取り込まれ、フラッシュメモリシステム１からホストシステム４に供給されるデータ等は、ホストインターフェースブロック７を出口としてホストシステム４に供給される。
【００２３】
さらに、ホストインターフェースブロック７は、ホストシステム４より供給されるホストアドレス及び外部コマンドを一時的に格納するタスクファイルレジスタ（図示せず）及びエラーが発生した場合にセットされるエラーレジスタ（図示せず）等を有している。
【００２４】
ワークエリア８は、フラッシュメモリ２の制御に必要なデータが一時的に格納される作業領域であり、複数のＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏ
ｒｙ）セルによって構成される機能ブロックである。
【００２５】
バッファ９は、フラッシュメモリ２から読出したデータ及びフラッシュメモリ２に書込むデータを一時的に保持する機能ブロックである。すなわち、フラッシュメモリ２から読出したデータは、ホストシステム４が受け取り可能な状態になるまでバッファ９に保持され、フラッシュメモリ２に書込むデータは、フラッシュメモリ２が書込み可能な状態となるまでバッファ９に保持される。
【００２６】
フラッシュメモリシーケンサブロック１２は、内部コマンドに基づきフラッシュメモリ２の動作を制御する機能ブロックである。フラッシュメモリシーケンサブロック１２は、複数のレジスタ（図示せず）を備え、この複数のレジスタに内部コマンドを実行する際に必要な情報が設定される。この複数のレジスタに内部コマンドを実行する際に必要な情報が設定されると、フラッシュメモリシーケンサブロック１２は、その情報に基づいて処理を実行する。ここで、「内部コマンド」とは、コントローラ３からフラッシュメモリ２に与えられるコマンドであり、ホストシステム４からフラッシュメモリシステム１に与えられるコマンドである「外部コマンド」と区別される。
【００２７】
フラッシュメモリインターフェースブロック１０は、内部バス１４を介して、フラッシュメモリ２とデータ、アドレス情報、ステータス情報及び内部コマンド情報の授受を行う機能ブロックである。
【００２８】
ＥＣＣブロック１１は、フラッシュメモリ２に書込むデ―タに付加されるエラーコレクションコードを生成するとともに、読出しデータに付加されたエラーコレクションコードに基づいて、読出したデータに含まれる誤りを検出・訂正する機能ブロックである。
[メモリセルの説明]
次に、図２及び３参照して図１に示したフラッシュメモリ２を構成するメモリセル１６の具体的な構造について説明する。
【００２９】
図２は、フラッシュメモリを構成するメモリセル１６の構造を概略的に示す断面図である。同図に示したように、メモリセル１６は、Ｐ型半導体基板１７に形成されたＮ型のソース拡散領域１８及びドレイン拡散領域１９と、ソース拡散領域１８とドレイン拡散領域１９との間のＰ型半導体基板１７を覆って形成されたトンネル酸化膜２０と、トンネル酸化膜２０上に形成されたフローティングゲ―ト電極２１と、フローティングゲート電極２１上に形成された絶縁膜２２と、絶縁膜２２上に形成されたコントロールゲ―ト電極２３とから構成される。このような構成を有するメモリセル１６が、フラッシュメモリ内で複数個直列に接続されている。
【００３０】
メモリセル１６は、フローティングゲート電極２１に電子が注入されているか否かによって、「消去状態（電子が蓄積されていない状態）」と「書込状態（電子が蓄積されている状態）」のいずれかの状態が示される。ここで、１つのメモリセル１６は１ビットのデータに対応し、メモリセル１６の「消去状態」が論理値の「１」のデータに対応し、メモリセル１６の「書込状態」が論理値の「０」のデータに対応する。
【００３１】
「消去状態」においては、フローティングゲート電極２１に電子が蓄積されていないため、コントロールゲート電極２３に読出し電圧（高レベル電圧）が印加されていないときには、ソース拡散領域１８とドレイン拡散領域１９との間の、Ｐ型半導体基板１７の表面にチャネルが形成されず、ソース拡散領域１８とドレイン拡散領域１９は電気的に絶縁される。一方、コントロールゲート電極２３に読出し電圧（高レベル電圧）が印加されると、ソース拡散領域１８とドレイン拡散領域１９との間の、Ｐ型半導体基板１７の表面にチャネル（図示せず）が形成され、ソース拡散領域１８とドレイン拡散領域１９は、このチ
ャネルによって電気的に接続される。
【００３２】
すなわち、「消去状態」においてはコントロールゲート電極２３に読出し電圧（高レベル電圧）が印加されていない状態では、ソース拡散領域１８とドレイン拡散領域１９とは電気的に絶縁され、コントロールゲート電極２３に読出し電圧（高レベル電圧）が印加された状態では、ソース拡散領域１８とドレイン拡散領域１９とは電気的に接続される。
【００３３】
図３は、「書込状態」であるメモリセル１６を概略的に示す断面図である。同図に示したように、「書込状態」とは、フローティングゲート電極２１に電子が蓄積されている状態を指す。フローティングゲート電極２１はトンネル酸化膜２０及び絶縁膜２２に挟まれているため、一旦、フローティングゲート電極２１に注入された電子は、きわめて長時間フローティングゲート電極２１内にとどまる。この「書込状態」においては、フローティングゲート電極２１に電子が蓄積されているので、コントロールゲート電極２３に読出し電圧（高レベル電圧）が印加されているか否かに関わらず、ソース拡散領域１８とドレイン拡散領域１９との間の、Ｐ型半導体基板１７の表面にはチャネル２４が形成される。したがって、「書込状態」においてはソース拡散領域１８とドレイン拡散領域１９とは、コントロ―ルゲート電極２３に読出し電圧（高レベル電圧）が印加されているか否かに関わらず、チャネル２４によって常に電気的に接続状態となる。
【００３４】
又、上記メモリセル１６が消去状態であるか書込状態であるかは、次のようにして読み出すことができる。メモリセル１６はフラッシュメモリ内で複数個直列に接続されている。この直列体の中で選択するメモリセル１６に低レベル電圧を印加し、それ以外のメモリセル１６のコントロールゲート電極２３に高レベル電圧を印加する。この状態でメモリセル１６の直列体が導通状態であるか否かの検出が行われる。その結果、この直列体が導通状態であれば、選択されたメモリセル１６は書込状態であると判断され、絶縁状態であれば、選択されたフラッシュメモリセル１６は消去状態であると判断される。このようにして、直列体に含まれる任意のメモリセル１６に保持されたデータが「０」であるのか「１」であるのかを読み出すことができる。
【００３５】
又、消去状態であるメモリセル１６を書込状態に変化させる場合は、コントロールゲート電極２３が高電位側となる高電圧を印加し、トンネル酸化膜２０を介してフローティングゲート電極２１へ電子を注入する。この際、ＦＮ（ファウラ―ノルトハイム）トンネル電流が流れフロ―ティングゲート電極２１に電子が注入される。一方、書込状態であるフラッシュメモリセル１６を消去状態に変化させる場合は、コントロールゲート電極２３が低電位側となる高電圧を印加し、トンネル酸化膜２０を介してフローティングゲート電極２１に蓄積された電子を排出する。
[フラッシュメモリのメモリ構造の説明]
次に、フラッシュメモリのメモリ構造を説明する。図４は、フラッシュメモリのメモリ構造を概略的に示す図である。図４に示したように、フラッシュメモリはデータの読出し及び書込みにおける処理単位であるページと、データの消去単位であるブロックで構成されている。
【００３６】
上記ページは、例えば５１２バイトのユーザ領域２５と、１６バイトの冗長領域２６によって構成される。ユーザ領域２５は、主に、ホストシステム４から供給されるデ―タが格納される領域であり、冗長領域２６は、エラーコレクションコード、対応論理ブロックアドレス及びブロックステータス等の付加情報が格納される領域である。
【００３７】
エラ―コレクションコードは、ユーザ領域２５に格納されたデータに含まれる誤りを訂正するための付加情報であり、ＥＣＣブロックによって生成される。このエラ―コレクションコードに基づき、ユーザ領域２５に格納されたデータに含まれる誤りが所定数以下で
あれば、その誤りが訂正される。
【００３８】
対応論理ブロックアドレスは、そのブロックにデータが格納されている場合に、そのブロックがどの論理ブロックアドレスに対応するかを示している。尚、そのブロックにデータが格納されていない場合は、対応論理ブロックアドレスも格納されていないので、対応論理ブロックアドレスが格納されているか否かで、そのブロックが消去済ブロックであるか否かを判断することができる。つまり、対応論理ブロックアドレスが格納されていない場合は消去済ブロックであると判断する。
【００３９】
ブロックステータスは、そのブロックが不良ブロック（正常にデータの書込み等を行なうことができないブロック）であるか否かを示すフラグであり、そのブロックが不良ブロックであると判断された場合には、不良ブロックであることを示すフラグが設定される。[論理ブロックアドレスと物理ブロックアドレスの説明]
フラッシュメモリはデータの上書きができないため、データの書替えを行なう場合には、ブロック消去されている消去済ブロックに新たなデータ（書替後のデータ）を書込み、古いデータ（書替前のデータ）が書込まれていたブロックを消去するという処理を行なわなければならない。この際、消去はブロック単位で処理されるため、古いデータ（書替前のデータ）が書込まれていたページが含まれるブロックの、全ページのデータが消去されてしまう。従って、データの書替えを行なう場合、書替えるページが含まれるブロックの、他のページのデータについても、消去済ブロックに移動させる処理が必要となる。
【００４０】
上記のようにデータを書替える場合、書替後のデータは書替前と異なるブロックに書込まれるため、ホストシステム側から与えられる論理ブロックアドレスと、フラッシュメモリ内でのブロックアドレスである物理ブロックアドレスとの対応関係は、データを書替える毎に動的に変化する。このため、論理ブロックアドレスと物理ブロックアドレスの対応関係を示したアドレス変換テーブルが必要となる。尚、このアドレス変換テーブルは、フラッシュメモリの冗長領域に書込まれている対応論理ブロックアドレスに基づいて作成され、データが書替えられる毎に、その書替えに関わった部分の対応関係が更新される。
［ゾーンの構成の説明］
本発明に係るフラッシュメモリシステムでは、フラッシュメモリ内の領域を複数のゾーンに分割して使用する方法を採用しており、各ゾーンは、フラッシュメモリ内の複数のブロックで構成されている。図５は、１０２４のブロックでゾーンを構成した例を示している。この例では、ゾーンは、１０２４のブロックＢ００００〜Ｂ１０２３で構成され、各ブロックは、３２のページＰ００〜Ｐ３１で構成されている。ここで、ブロックは消去処理の単位であり、ページは読出し及び書込み処理の単位である。尚、各ブロックの記憶容量や、各ブロックのページ数はフラッシュメモリの仕様によって異なる。
【００４１】
又、このゾーンは、一定範囲の論理ブロックアドレス空間に割当てられている。例えば、図６に示した例では、１０２４のブロックで構成されたゾーンを１０００ブロック分の論理ブロックアドレスの空間に割当てている。ここで、ゾーンを構成するブロックが、２４ブロック分余計に割当てられているのは、不良ブロックの発生を考慮したためである。但し、データ書替の際に一旦別のブロックに新データを書込み、その後、旧データが書込まれていたブロックをブロック消去する場合には、新データを書込むための予備ブロックが必要なので、実質的には２３ブロック分が余計に割当てられていることになる。尚、ゾーンを構成するブロックの数は、フラッシュメモリシステムの用途やフラッシュメモリの仕様に応じて適宜設定される。
【００４２】
又、各ブロックの冗長領域に対応論理ブロックアドレスを書込むときに、ホストシステム側から与えられる論理ブロックアドレスをそのまま書込んでも、又は各ゾーンに割当てられた論理ブロックアドレス空間内での通番（各ゾーンを１０００ブロック分の論理ブロ
ックアドレスの空間に割当てた場合は０〜９９９までの通番）を書込んでも良い（以下、各ゾーンに割当てられた論理ブロックアドレス空間内での通番を論理通番と言う。）。ここで、論理通番は、各ゾーンに応じたオフセットを加えれば、実際の論理ブロックアドレスに変換することができる。例えば、図６でゾーン０に割当てられた論理ブロックアドレス空間の先頭アドレスがＡＤＤ０の場合、各ゾーンには下記のようなオフセットが割当てられる。
ゾーン０：ＡＤＤ０
ゾーン１：ＡＤＤ０＋１０００×１
ゾーン２：ＡＤＤ０＋１０００×２
・
・
・
ゾーンＮ：ＡＤＤ０＋１０００×Ｎ
［データ書替処理の説明］
本発明に係るフラッシュメモリシステムにおけるデータの書替処理では、ブロック消去されている消去済ブロックに新たなデータ（書替後のデータ）を書込み、その後、古いデータ（書替前のデータ）が書込まれていたブロックを消去している。このような書替処理では、古いデータ（書替前のデータ）が書込まれていたブロックのブロック消去が実行される前に電源が切断されたりした場合等に、新たなデータ（書替後のデータ）が書込まれているブロックと、古いデータ（書替前のデータ）が書込まれているブロックが並存することになる。このような場合、新たなデータ（書替後のデータ）が有効なデータなので、新たなデータ（書替後のデータ）が書込まれているブロックを残して、古いデータ（書替前のデータ）が書込まれているブロックをブロック消去する必要がある。
【００４３】
本発明に係るフラッシュメモリシステムでは、新たなデータ（書替後のデータ）が書込まれているブロックと、古いデータ（書替前のデータ）が書込まれているブロックを識別するための新旧識別情報を、各ブロックの冗長領域に書込み、この新旧識別情報に基づいて古いデータ（書替前のデータ）が書込まれているブロックを識別している。以下、この新旧識別情報と、この新旧識別情報に基づく識別処理について図面を参照して説明する。
【００４４】
図７は、１ゾ−ン（１０２３のブロックで構成されたゾーン）の各ブロックの冗長領域に書込まれている新旧識別情報と対応論理ブロックアドレス（論理通番で記述した対応論理ブロックアドレス）の例を示す図である。この例では、４ビットが新旧識別情報に割当てられ、１１ビットが対応論理ブロックアドレスに割当てられている。ここで、対応論理ブロックアドレスを１１ビットとしたのは、１ゾ−ンに割当てられている１０００ブロック分の論理通番（０〜９９９）を示すための１０ビットに、データが書込まれていないことを示す１ビット（先頭ビット）を付加したためである。従って、先頭ビットを除いた１０ビットに、このゾーンに割当てられているオフセットを加えれば、実際の論理ブロックアドレスを得ることができる。尚、データが書込まれていないことを示す１ビットを設けずに、論理通番１０２３（１１  １１１１  １１１１ｂ（２進数））をデータが書込まれていないことを示す情報に割当ててもよい。
【００４５】
又、図７に示した例では、データが書込まれていないブロックの新旧識別情報は１５（１１１１ｂ（２進数））に設定し、データが書込まれていないブロックの対応論理ブロックアドレスは１１１  １１１１  １１１１ｂ（２進数）に設定している。尚、通常のフラッシュメモリでは、「消去状態」が論理値の「１」に対応するので、消去処理を行なえば新旧識別情報は１５（１１１１ｂ（２進数））に設定され、対応論理ブロックアドレスは１１１  １１１１  １１１１ｂ（２進数）に設定される。
【００４６】
又、図７の新旧識別情報の左側に付されている０〜１０２３の番号は、各ゾーン内で物
理ブロックアドレスの順番で付けた通番である。以下、各ゾーン内で物理ブロックアドレスの順番で付けた通番を物理通番と言う。この物理通番（０〜１０２３）は、各ゾーンに応じたオフセットを加えることにより、フラッシュメモリ内での実際のアドレスに変換することができる。例えば、フラッシュメモリ内のブロックをアドレス順でゾーン０からゾーンＮに割付けた場合、各ゾーンには下記のようなオフセットが割当てられる。
ゾーン０：０
ゾーン１：１０２４×１
ゾーン２：１０２４×２
・
・
・
ゾーンＮ：１０２４×Ｎ
次に、図７に示した新旧識別情報の更新処理について図８を参照して説明する。図８は、論理通番０（００  ００００  ００００ｂ（２進数））に対応するデータの書替処理を行なった場合の新旧識別情報の変化を示す図である。まず、ステップ０（＃０）では、物理通番０に論理通番０に対応するデータが書込まれている。この後、論理通番０に対応するデータの書替が行なわれる毎に、新旧識別情報も以下のように更新されていく。尚、この例では、データの書替が行なわれる毎に、新旧識別情報が１ずつ加算され、新旧識別情報が１５（１１１１ｂ（２進数））になった場合は、０（００００ｂ（２進数））に戻している。
ステップ１（＃１）：
物理通番６に対応するブロックに新たなデータ（書替後のデータ）を書込み、そのブロックの冗長領域に新旧識別情報として１（０００１ｂ（２進数））を記述する。
ステップ２（＃２）：
物理通番１７に対応するブロックに新たなデータ（書替後のデータ）を書込み、そのブロックの冗長領域に新旧識別情報として２（００１０ｂ（２進数））を記述する。
ステップ３（＃３）：
物理通番１７５に対応するブロックに新たなデータ（書替後のデータ）を書込み、そのブロックの冗長領域に新旧識別情報として３（００１１ｂ（２進数））を記述する。
ステップ４（＃４）：
物理通番５０３に対応するブロックに新たなデータ（書替後のデータ）を書込み、そのブロックの冗長領域に新旧識別情報として４（０１００ｂ（２進数））を記述する。
ステップ５（＃５）：
物理通番８７５に対応するブロックに新たなデータ（書替後のデータ）を書込み、そのブロックの冗長領域に新旧識別情報として５（０１０１ｂ（２進数））を記述する。
以下、同様にして新旧識別情報の更新が行なわれ、ステップ１５（＃１５）で、新旧識別情報が１５（１１１１ｂ（２進数））となり、ステップ１６（＃１６）で、新旧識別情報が０（００００ｂ（２進数））に戻される。
ステップ１５（＃１５）：
物理通番１０１７に対応するブロックに新たなデータ（書替後のデータ）を書込み、そのブロックの冗長領域に新旧識別情報として１５（１１１１ｂ（２進数））を記述する。
ステップ１６（＃１６）：
物理通番２６に対応するブロックに新たなデータ（書替後のデータ）を書込み、そのブロックの冗長領域に新旧識別情報として０（００００ｂ（２進数））を記述する。
【００４７】
次に、新たなデータ（書替後のデータ）が書込まれているブロックと、古いデータ（書替前のデータ）が書込まれているブロックが並存したときに、新旧識別情報に基づいて、新たなデータ（書替後のデータ）が書込まれているブロックと、古いデータ（書替前のデータ）が書込まれているブロックを識別する方法について説明する。例えば、同一の論理通番に対応するデータが書込まれている一方のブロックの新旧識別情報がＮａで、他方の
ブロックの新旧識別情報がＮｂ（Ｎｂ＞Ｎａ）の場合に、
Ｎｂ−Ｎａ＝１
であれば、新旧識別情報がＮｂのブロックに新たなデータ（書替後のデータ）が書込まれている。Ｎｂ−Ｎａ＞１
であれば、新旧識別情報がＮａのブロックに新たなデータ（書替後のデータ）が書込まれている。
【００４８】
図９に示した例（新たなデータ（書替後のデータ）が書込まれているブロックと、古いデータ（書替前のデータ）が書込まれているブロックが並存した場合の例）では、物理通番０に対応するブロックと、物理通番６に対応するブロックに、いずれも論理通番０（００  ００００  ００００ｂ（２進数））に対応するデータが書込まれている。ここで、物理通番０に対応するブロックの新旧識別情報には０（００００ｂ（２進数））が記述されており、物理通番６に対応するブロックの新旧識別情報には１（０００１ｂ（２進数））が記述されている。これを、上記Ｎａ、Ｎｂに当てはめた場合、
Ｎａ＝０
Ｎｂ＝１
Ｎｂ−Ｎａ＝１
となるので、物理通番６に対応するブロックに新たなデータ（書替後のデータ）が書込まれている。又、物理通番６に対応するブロックの新旧識別情報に１５（１１１１ｂ（２進数））が記述されていたとすれば、
Ｎａ＝０
Ｎｂ＝１５
Ｎｂ−Ｎａ＝１５
となるので、物理通番０に対応するブロックに新たなデータ（書替後のデータ）が書込まれていることになる。
【００４９】
次に、同一の論理通番に対応するデータが書込まれているブロックが３つ並存した場合に、新旧識別情報に基づいて、最新のデータが書込まれているブロックを識別する方法について説明する。例えば、同一の論理通番に対応するデータが書込まれている３つのブロックの新旧識別情報をＮａ、Ｎｂ、Ｎｃ（Ｎａ＜Ｎｂ＜Ｎｃ）とした場合、新旧識別情報がＮａのブロックとＮｂのブロックの関係については、
Ｎｂ−Ｎａ＝１
であれば、新旧識別情報がＮａのブロックよりＮｂのブロックの方が、新しいデータが書込まれている。
Ｎｂ−Ｎａ＞１
であれば、新旧識別情報がＮｂのブロックよりＮａのブロックの方が、新しいデータが書込まれている。
又、新旧識別情報がＮｂのブロックとＮｃのブロックの関係については、
Ｎｃ−Ｎｂ＝１
であれば、新旧識別情報がＮｂのブロックよりＮｃのブロックの方が、新しいデータが書込まれている。
Ｎｃ−Ｎｂ＞１
であれば、新旧識別情報がＮｃのブロックよりＮｂのブロックの方が、新しいデータが書込まれている。
又、新旧識別情報がＮａのブロックとＮｃのブロックの関係については、
Ｎｃ−Ｎａ＝２
であれば、新旧識別情報がＮａのブロックよりＮｃのブロックの方が、新しいデータが書込まれている。
Ｎｃ−Ｎａ＞２
であれば、新旧識別情報がＮｃのブロックよりＮａのブロックの方が、新しいデータが書
込まれている。
【００５０】
例えば、同一の論理通番に対応するデータが書込まれている３つブロックの新旧識別情報が、
Ｎａ＝０
Ｎｂ＝１
Ｎｃ＝２
であれば、
Ｎｂ−Ｎａ＝１
Ｎｃ−Ｎｂ＝１
となるので、新旧識別情報がＮａのブロックよりＮｂのブロックに書込まれてデータの方が新しく、新旧識別情報がＮｂのブロックよりＮｃのブロックに書込まれてデータの方が新しので、新旧識別情報がＮｃのブロックに最新のデータが書込まれている。
【００５１】
又、同一の論理通番に対応するデータが書込まれている３つブロックの新旧識別情報が、
Ｎａ＝０
Ｎｂ＝１
Ｎｃ＝１５
であれば、
Ｎｂ−Ｎａ＝１
Ｎｃ−Ｎｂ＝１４
となるので、新旧識別情報がＮａのブロックよりＮｂのブロックに書込まれてデータの方が新しく、新旧識別情報がＮｃのブロックよりＮｂのブロックに書込まれてデータの方が新しので、新旧識別情報がＮｂのブロックに最新のデータが書込まれている。
【００５２】
又、同一の論理通番に対応するデータが書込まれている３つブロックの新旧識別情報が、
Ｎａ＝０
Ｎｂ＝１４
Ｎｃ＝１５
であれば、
Ｎｂ−Ｎａ＝１４
Ｎｃ−Ｎａ＝１５
となるので、新旧識別情報がＮｂのブロックよりＮａのブロックに書込まれてデータの方が新しく、新旧識別情報がＮｃのブロックよりＮａのブロックに書込まれてデータの方が新しので、新旧識別情報がＮａのブロックに最新のデータが書込まれている。
【００５３】
尚、通常の書替処理では、同一の論理通番に対応するデータが書込まれているブロックが３つ以上並存することはないが、同一の論理通番に対応するデータが書込まれているブロックが３つ以上並存した場合であっても、上記のようにして最新のデータが書込まれているブロックを識別することができる。
【００５４】
又、上述の例では、ユーザー領域に新旧識別情報を１ずつ加算したが、１５（１１１１ｂ（２進数））から１ずつ減算し、０（００００ｂ（２進数））になった場合は、１５（１１１１ｂ（２進数））に戻すという新旧識別情報の更新を行なっても、新旧識別情報に基づいて最新のデータが書込まれているブロックを識別することができる。尚、新旧識別情報を１ずつ減算した場合は、下記のようにして最新のデータが書込まれているブロックを識別する。例えば、同一の論理通番に対応するデータが書込まれている一方のブロックの新旧識別情報がＮａで、他方のブロックの新旧識別情報がＮｂ（Ｎｂ＞Ｎａ）の場合に
、
Ｎｂ−Ｎａ＝１
であれば、新旧識別情報がＮｂのブロックよりＮａのブロックの方が、新しいデータが書込まれている。
Ｎｂ−Ｎａ＞１
であれば、新旧識別情報がＮａのブロックよりＮｂのブロックの方が、新しいデータが書込まれている。
【００５５】
又、本発明に係るフラッシュメモリシステムでは、上述のようにユーザー領域に書込まれているデータを書替える毎に、新旧識別情報を更新しているので、各ブロックの最新の新旧識別情報を、テーブルで管理しておくことが好ましい。例えば、図１０に示したテーブルでは、論理ブロックアドレスと物理ブロックアドレスの対応関係と、論理ブロックアドレスと新旧識別情報の対応関係を一括して管理している。このテーブルは、１つのゾーン（１０２３のブロックで構成されているゾーン）に割当てられている１０００ブロック分の論理ブロックアドレス空間を対象としたテーブルであり、論理通番の順（論理ブロックアドレスの順）で、新旧識別情報と物理ブロックアドレス（物理通番で記述されている。）が併記されている。つまり、論理通番（０〜９９９）毎に、その論理通番に対応するデータが書込まれているブロックの物理通番と、そのブロックの冗長領域に書込まれている新旧識別情報が記述されている。尚、図１０では、論理通番の順（論理ブロックアドレスの順）に並べられていることを図示するため、新旧識別情報の左側に論理通番（０〜９９９）を付してある。又、論理通番に対応するデータが書込まれていない場合には、新旧識別情報に１１１１ｂ（２進数）を、物理ブロックアドレス（物理通番で記述されている。）に１１１  １１１１  １１１１ｂ（２進数）を記述している。ここで、物理ブロックアドレス（物理通番で記述されている。）の先頭ビットは、論理通番に対応するデータが書込まれていないことを示す情報に割当てられている。
【００５６】
又、図１０に示したテーブルは、データの書替処理を行なう毎に更新しなければならない。例えば、論理通番０に対応する最新のデータを、古いデータが書込まれているブロックと異なる消去済ブロックに書込んだ場合は、そのブロックの冗長領域に新旧識別情報として０１００ｂ（２進数）を書込み、テーブルの新旧識別情報も００１１ｂ（２進数）から０１００ｂ（２進数）に更新する。尚、テーブルの物理ブロックアドレス（物理通番で記述されている。）についても、論理通番０に対応する最新のデータを書込んだブロックの物理通番に書替える。
【００５７】
又、図１０に示したテーブルを作成する場合は、例えば、１０００ブロック分の新旧識別情報と物理通番（物理ブロックアドレス）を記述できる領域をＳＲＡＭ上に確保し、初期設定として新旧識別情報を記述する部分に１１１１ｂ（２進数）を設定し、物理通番（物理ブロックアドレス）を記述する部分に「１１１  １１１１  １１１１ｂ（２進数）」（データが格納されていないことを示すデータ）を設定する。その後、テーブルを作成するゾーンに割当てられているブロックの冗長領域を順次読出していき、冗長領域の対応論理ブロックアドレスを記述する部分に論理ブロックアドレスを示す論理通番が記述されていた場合には、テーブルのその論理通番に対応した部分（その論理ブロックアドレスに対応した部分）に、その論理通番が記述されていたブロックの物理通番を記述し、更に、論理通番と共に記述されている新旧識別情報も、その論理通番に対応した部分（その論理ブロックアドレスに対応した部分）に記述する。この処理を、ゾーンを構成する１０２４ブロックについて順次行なうことにより、図１０に示したテーブルが作成される。
【００５８】
次に、新旧識別情報として、古いデータ（書替前のデータ）が書込まれていたブロックの物理ブロックアドレス（物理通番）を記述する場合について説明する。図１１に示した例では、各ブロックの冗長領域に、古いデータ（書替前のデータ）が書込まれていたブロ
ックの物理ブロックアドレス（物理通番）が、対応論理ブロックアドレス（物理通番で記述されている。）と共に記述されている。ここで、新旧識別情報を記述する部分には、古いデータ（書替前のデータ）が書込まれていたブロックの物理通番（０〜１０２３）が１０ビットで記述されている。又、対応論理ブロックアドレスを記述する部分には、上述の場合と同様に１１ビット（１ゾ−ンに割当てられている１０００ブロック分の論理通番（０〜９９９）を示すための１０ビットと、データが書込まれていないことを示す１ビット）が割当てられている。尚、データが書込まれていないブロックの新旧識別情報を記述する部分には、１１  １１１１  １１１１ｂ（２進数）が設定され、データが書込まれていないブロックの対応論理ブロックアドレスを記述する部分には、データが書込まれていないことを示す１１１  １１１１  １１１１ｂ（２進数）が設定されている。
【００５９】
次に、古いデータ（書替前のデータ）が書込まれていたブロックの物理ブロックアドレス（物理通番）を新旧識別情報とした場合の更新処理（新旧識別情報の更新処理）について図１２を参照して説明する。図１２は、論理通番０（００  ００００  ００００ｂ（２進数））に対応するデータの書替処理を行なった場合の新旧識別情報の変化を示す図である。まず、ステップ０（＃１）では、物理通番０（００  ００００  ００００ｂ（２進数））に論理通番０に対応するデータが書込まれている。この後、論理通番０に対応するデータの書替が行なわれる毎に、新旧識別情報も以下のように更新されていく。
ステップ１（＃１）：
物理通番４（００  ００００  ０１００ｂ（２進数））に対応するブロックに新たなデータ（書替後のデータ）を書込み、そのブロックの冗長領域に、新旧識別情報として、古いデータ（書替前のデータ）が書込まれていたブロックの物理通番０（００  ００００  ００００ｂ（２進数））を記述する。
ステップ２（＃２）：
物理通番１７（００  ０００１  ０００１ｂ（２進数））に対応するブロックに新たなデータ（書替後のデータ）を書込み、そのブロックの冗長領域に、新旧識別情報として、古いデータ（書替前のデータ）が書込まれていたブロックの物理通番４（００  ００００  ０１００ｂ（２進数））を記述する。
ステップ３（＃３）：
物理通番１７５（００  １０１０  １１１１ｂ（２進数））に対応するブロックに新たなデータ（書替後のデータ）を書込み、そのブロックの冗長領域に、新旧識別情報として、古いデータ（書替前のデータ）が書込まれていたブロックの物理通番１７（００  ０００１  ０００１ｂ（２進数））を記述する。
【００６０】
次に、古いデータ（書替前のデータ）が書込まれていたブロックの物理ブロックアドレス（物理通番）を、新旧識別情報として記述した場合に、新たなデータ（書替後のデータ）が書込まれているブロックと、古いデータ（書替前のデータ）が書込まれているブロックを、新旧識別情報に基づいて識別する方法について説明する。
【００６１】
図１２に示した新旧識別情報の更新処理では、新たなデータ（書替後のデータ）を書込んだブロックの冗長領域に、古いデータ（書替前のデータ）が書込まれているブロックの物理通番（物理ブロックアドレス）を記述している。このように新旧識別情報の更新処理が行なわれれば、同一の論理通番に対応するデータが書込まれているブロックに、新旧識別情報として最新のデータが書込まれているブロックの物理通番（物理ブロックアドレス）が記述されることはない。従って、同一の論理通番に対応するデータが書込まれているブロックが複数存在した場合には、それらのブロックの物理通番（物理ブロックアドレス）と、それらのブロックに記述されている新旧識別情報とを比較すれば、最新のデータが書込まれているブロックを識別することができる。
【００６２】
例えば、図１３に示した例では、物理通番０のブロックと物理通番４のブロックに、論
理通番０に対応するデータが書込まれている。又、物理通番０のブロックには、新旧識別情報として物理通番１０２３（１１  １１１１  １１１１ｂ（２進数））が記述され、物理通番４のブロックには、新旧識別情報として物理通番０（００  ００００  ００００ｂ（２進数））が記述されている。つまり、論理通番０に対応するデータが書込まれているブロックの物理通番は、
０（００  ００００  ００００ｂ（２進数））
４（００  ００００  ０１００ｂ（２進数））
であり、論理通番０に対応するデータが書込まれているブロックの冗長領域に新旧識別情報として記述されている物理通番は、
１０２３（１１  １１１１  １１１１ｂ（２進数））
０（００  ００００  ００００ｂ（２進数））
である。ここで、論理通番０に対応するデータが書込まれているブロックの物理通番で、これらのブロックの冗長領域に新旧識別情報として記述されていないのは物理通番４なので、物理通番４のブロックに最新のデータが書込まれている。
【００６３】
又、物理通番１７のブロックにも論理通番０に対応するデータが書込まれていて、そのブロックの冗長領域に新旧識別情報として物理通番４（００  ００００  ０１００ｂ（２進数））が記述されていた場合、論理通番０に対応するデータが書込まれているブロックの物理通番は、
０（００  ００００  ００００ｂ（２進数））
４（００  ００００  ０１００ｂ（２進数））
１７（００  ０００１  ０００１ｂ（２進数））
であり、論理通番０に対応するデータが書込まれているブロックの冗長領域に新旧識別情報として記述されている物理通番は、
１０２３（１１  １１１１  １１１１ｂ（２進数））
０（００  ００００  ００００ｂ（２進数））
４（００  ００００  ０１００ｂ（２進数））
である。ここで、論理通番０に対応するデータが書込まれているブロックの物理通番で、これらのブロックの冗長領域に新旧識別情報として記述されていないのは物理通番１７なので、物理通番１７のブロックに最新のデータが書込まれている。
【００６４】
次に、上記の書替処理で、新たなデータ（書替後のデータ）の書込先となる消去済ブロックの検索について図面を参照して説明する。この検索は、例えば、図１４（ａ）に示したような消去済ブロック検索用テーブルを用いて行なわれる。この消去済ブロック検索用テーブルは、ゾーンを構成する各ブロックを、ＳＲＡＭ上の各ビットに対応させ、各ビットの論理値（「０」又は「１」）により、データが書込まれている状態、又はデータが書込まれていない状態を示したものである。ここで、消去済ブロック検索用テーブル上のビットは、ゾーンを構成する１０２４のブロック（物理通番０〜１０２３）に対応している。この対応関係については、消去済ブロック検索用テーブル上のビットを、上の行から下の行へ、各行を左から右へ物理通番順（物理ブロックアドレス順）に対応させている。従って、消去済ブロック検索用テーブルの左上のビットが、物理通番０のブロックに対応し、右下のビットが、物理通番１０２３のブロックに対応する。
【００６５】
又、図１４（ａ）に示した消去済ブロック検索用テーブルでは、消去済ブロック検索用テーブル上の各ビットに対応したブロックに、データが書込まれている場合又は不良ブロックであることを示すブロックステータスが記述されている場合は、そのビットに「０」を、データが書込まれていない場合（消去済ブロックの場合）は、そのビットに「１」を設定している。尚、この消去済ブロック検索用テーブルは、アドレス変換テーブル（図１０に示したテーブル）を作成する際に一緒に作成することができる。例えば、消去済ブロック検索用テーブルを作成するＳＲＡＭ上の領域に「０」を設定しておき、各ブロックの
冗長領域に対応論理ブロックアドレスも不良ブロックであることを示すブロックステータスも記述されていないときに、そのブロックに対応するビットに「１」を設定するようにすれば、アドレス変換テーブルを作成する際に一緒に作成することができる。つまり、ゾーンを構成するブロックの冗長領域に記述されているデータを読出したときにこの処理を行なえば、消去済ブロックに対応するビットだけに「１」が設定され、消去済ブロックでないブロックに対応するビットは予め設定した「０」のままになる。又、作成後は、消去済ブロックにデータを書込んだときに、そのブロックに対応するビットを「１」から「０」に変更し、データが書込まれているブロックをブロック消去したときに、そのブロックに対応するビットを「０」から「１」に変更する更新処理を逐次行なう必要がある。
【００６６】
次に、この消去済ブロック検索用テーブルを用いた消去済ブロックの検索を、図１４（ｂ）を参照して説明する。この消去済ブロックの検索では、物理通番０のブロックに対応するビット（一番上の行の、一番左のビット）から、物理通番１０２３のブロックに対応するビット（一番下の行の、一番右のビット）までを走査していき、消去済ブロックに対応する「１」のビットを検索する。ここで、前記走査は、上の行から下の行へ、各行を左から右へ向かって行なわれる。
【００６７】
図１４（ｂ）に示した消去済ブロック検索用テーブルで、一番上の行の、一番左のビットから走査を開始した場合、上から４番目の行の、左から５番目のビットが「１」なので、ここで検索を終了し、このビットに対応する物理通番２８のブロックに、新たなデータ（書替後のデータ）が書込まれる。又、次回の検索は、上から４番目の行の、左から６番目のビットから走査が開始される。更に、このような検索を続けていき、一番下の行の、一番右のビットまで走査が進んだときは、一番上の行の、一番左のビットに戻り走査が続けられる。
【００６８】
次に、上記消去済ブロック検索用テーブルを用いて検索した消去済ブロックに、新たなデータ（書替後のデータ）を書込む処理について説明する。この書込み処理では、図１に示したバッファ９に書込みデータを取込んだ後、フラッシュメモリシーケンサブロック１２が有するレジスタに、以下のような書込み処理の設定がなされる。
１）内部コマンドとして内部書込みコマンドが、フラッシュメモリシーケンサブロック１２内の所定のレジスタに設定される。
２）上記消去済ブロック検索用テーブルを用いて検索された消去済ブロックの物理通番に、ゾーン毎に割当てられているオフセットが加えられ、このオフセットの加算によって生成された物理ブロックアドレスにページ番号に相当する５ビット（３２のページを識別するためのビット）が付加されたページのアドレスが、フラッシュメモリシ―ケンサブロック１２内の所定のレジスタに設定される。
【００６９】
その後、上記書込み処理の設定に基づいて、フラッシュメモリシーケンサブロック１２が処理を実行する。この処理が実行されると、フラッシュメモリインターフェースブロック１０から、内部バス１４を介してフラッシュメモリ２に内部書込みコマンドを実行するためのコマンド情報やアドレス情報等が供給される。又、バッファ９に保持されている書込みデータも、内部バス１４を介してフラッシュメモリ２に供給され、上記フラッシュメモリシ―ケンサブロック１２内の所定のレジスタに設定したページにデータが書込まれる。
【００７０】
又、上記書込み処理の終了後に、データを書込んだブロックの冗長領域に、新旧識別情報を設定すると共に、対応論理ブロックアドレスを記述する部分にそのブロックに書込んだデータの論理通番を記述する。この冗長領域への書込み処理は、冗長領域に書込むデータを設定するバッファに上記新旧識別情報や論理通番等のデータを設定した後に、フラッシュメモリシ―ケンサブロック１２内の所定のレジスタにコマンドやアドレスを設定する
ことにより上述の書込み処理と同様に実行できる。
【図面の簡単な説明】
【００７１】
【図１】図１は、本発明に係るフラッシュメモリシステムを概略的に示すブロック図である。
【図２】図２は、フラッシュメモリを構成するメモリセルの構造を概略的に示す断面図である。
【図３】図３は、書込状態であるメモリセルを概略的に示す断面図である。
【図４】図４は、フラッシュメモリのアドレス空間の構造を概略的に示す図である。
【図５】図５は、１０２４のブロックでゾーンを構成した例を示す図である。
【図６】図６は、各ゾーンと論理ブロックアドレス空間との対応関係を示す図である。
【図７】図７は、冗長領域に書込まれている新旧識別情報と対応論理ブロックアドレスを示す図である。
【図８】図８は、新旧識別情報の更新処理を説明するための図である。
【図９】図９は、冗長領域に書込まれている新旧識別情報と対応論理ブロックアドレスを示す図である。
【図１０】図１０は、論理ブロックアドレスと物理ブロックアドレスの対応関係と、論理ブロックアドレスと新旧識別情報の対応関係を記述したテーブルを示す図である。
【図１１】図１１は、冗長領域に書込まれている新旧識別情報と対応論理ブロックアドレスを示す図である。
【図１２】図１２は、新旧識別情報の更新処理を説明するための図である。
【図１３】図１３は、冗長領域に書込まれている新旧識別情報と対応論理ブロックアドレスを示す図である。
【図１４】図１４は、消去済ブロック検索用テーブルの例を示す概念図である。
【符号の説明】
【００７２】
１  フラッシュメモリシステム
２、３５、３６  フラッシュメモリ
３  コントローラ
４  ホストコンピュータ
５  ホストインターフェース制御ブロック
６  マイクロプロセッサ
７  ホストインターフェースブロック
８  ワークエリア
９  バッファ
１０  フラッシュメモリインターフェースブロック
１１  ＥＣＣブロック
１２  フラッシュメモリシーケンサブロック
１３  外部バス
１４  内部バス
１６  メモリセル
１７  Ｐ型半導体基板
１８  ソース拡散領域
１９  ドレイン拡散領域
２０  トンネル酸化膜
２１  フローティングゲート電極
２２  絶縁膜
２３  コントロールゲート電極
２４  チャネル
２５  ユーザ領域
２６  冗長領域
【図１】
2005190288.tif 000003
【図２】
2005190288.tif 000004
【図３】
2005190288.tif 000005
【図４】
2005190288.tif 000006
【図５】
2005190288.tif 000007
【図６】
2005190288.tif 000008
【図７】
2005190288.tif 000009
【図８】
2005190288.tif 000010
【図９】
2005190288.tif 000011
【図１０】
2005190288.tif 000012
【図１１】
2005190288.tif 000013
【図１２】
2005190288.tif 000014
【図１３】
2005190288.tif 000015
【図１４】
2005190288.tif 000016