(57)【要約】【課題】高価で大規模な評価装置を用いることなく、画素欠陥の有無を判定したり、効率の良いエージング試験を行えるアクティブマトリクス型液晶表示パネルを提供する。【解決手段】一つの画素を構成する液晶セルに評価用画素容量素子１０４と差動増幅回路１０５を設け、スイッチング用画素ＴＦＴ１０３がオンしてチャージされた評価用画素容量素子１０４が適正な電荷保持機能を有していれば、差動増幅回路１０５が動作した時、不良判定基準信号１０６が入力される第２入力の電圧よりも第１入力の電圧が高いので、差動増幅回路１０５の出力がハイレベルとなって表示用画素容量素子１０７がチャージされると共に液晶１０８が表示となるが、評価用画素容量素子１０４が適正な電荷保持機能を有していなければ、差動増幅回路１０５が動作した時にローレベルが出力されて表示用画素容量素子１０７はチャージされないと共に液晶１０８も非表示となる。【選択図】図１
2005165157.tif 000002
【特許請求の範囲】
【請求項１】
マトリクス状に配置された画素を選択して表示制御を行うアクティブマトリクス型液晶表示パネルにおいて、
液晶層に適正な電圧印加を行える正常状態か、適正な電圧印加が不能な不良状態かを判定し、不良状態においては液晶層への表示用電圧印加を遮断する不良画素判定手段を備えることを特徴とするアクティブマトリクス型液晶表示パネル。
【請求項２】
上記不良画素判定手段は、
画素の液晶容量を補う画素表示用容量素子への信号線路に設けられ、データ信号により充電される評価用画素容量素子と、
上記評価用画素容量素子と画素表示用容量素子との間に設けられ、評価用画素容量素子による印加電圧を第１入力、予め定めた所定電圧の不良判定基準信号を第２入力とし、該第２入力を閾値として第１入力の電圧が高い場合にはハイレベルの表示用電圧を、第１入力の電圧が第２入力以下の場合にはローレベルの非表示用電圧を出力する差動増幅回路と、
から構成したことを特徴とする請求項１に記載のアクティブマトリクス型液晶表示パネル。
【請求項３】
上記不良画素判定手段は、
データ信号により充電され、液晶容量を補うのに必要な容量を備えた評価用兼表示用画素容量素子と、
上記評価用兼表示用画素容量素子から液晶層への信号線路に設けられ、評価用兼表示用画素容量素子による印加電圧を第１入力、予め定めた所定電圧の不良判定基準信号を第２入力とし、該第２入力を閾値として第１入力の電圧が高い場合にはハイレベルの表示用電圧を、第１入力の電圧が第２入力以下の場合にはローレベルの非表示用電圧を出力する差動増幅回路と、
から構成したことを特徴とする請求項１に記載のアクティブマトリクス型液晶表示パネル。
【請求項４】
上記不良判定基準信号は、適正な第１入力電圧の０．４〜２０％低い範囲内の定電圧としたことを特徴とする請求項２又は請求項３に記載のアクティブマトリクス型液晶表示パネル。
【請求項５】
表示のために液晶層へ印加する電圧の極性が走査毎に反転する交流駆動の画素に対応させて設ける不良画素判定手段は、画素駆動の極性反転に同期させて不良判定基準信号の極性を反転させ、不良状態を判定するようにしたことを特徴とする請求項２〜請求項４の何れか１項に記載のアクティブマトリクス型液晶表示パネル。
【請求項６】
上記不良画素判定手段は、予め定めた判定タイミングに基づき、差動増幅回路を１フレーム内で複数回作動させるものとし、各判定時の信号電位が同一又は各判定時の信号電位が異なる不良判定基準信号を差動増幅回路の第２入力とし、判定タイミング毎に差動増幅回路を作動させ、差動増幅回路の判定出力がハイレベルの表示用電圧になる期間とローレベルの非表示用電圧になる期間を１フレーム内に混在させたことを特徴とする請求項２〜請求項５の何れか１項に記載のアクティブマトリクス型液晶表示パネル。
【請求項７】
上記不良画素判定手段は、信号電位が同一又は異なる不良判定基準信号を夫々の第２入力とする複数の差動増幅回路を備えるものとし、不良状態の判定に用いる差動増幅回路を１フレーム内の適宜なタイミングで切り替えることにより、各差動増幅回路の判定出力を時間差で切り替えてゆき、差動増幅回路の判定出力がハイレベルの表示用電圧になる期間とローレベルの非表示用電圧になる期間を１フレーム内に混在させたことを特徴とする請求項２〜請求項５の何れか１項に記載のアクティブマトリクス型液晶表示パネル。
【請求項８】
上記不良画素判定手段は、各差動増幅回路が第２入力とする判定基準信号の信号電位に応じて、各差動増幅回路の判定結果として出力するハイレベルの表示用電圧を異ならしめたことを特徴とする請求項７に記載のアクティブマトリクス型液晶表示パネル。
【請求項９】
上記不良画素判定手段は、全ての画素に設けたことを特徴とする請求項１〜請求項８の何れか１項に記載のアクティブマトリクス型液晶表示パネル。
【請求項１０】
上記不良画素判定手段は、パネル周辺部の画素にのみ設けたことを特徴とする請求項１〜請求項８の何れか１項に記載のアクティブマトリクス型液晶表示パネル。
【請求項１１】
上記不良画素判定手段は、有効表示領域として機能しない領域のダミー画素にのみ設けたことを特徴とする請求項１〜請求項８の何れか１項に記載のアクティブマトリクス型液晶表示パネル。
【請求項１２】
上記不良画素判定手段は、画素へデータ信号を供給するソースライン毎に設けたことを特徴とする請求項１〜請求項８の何れか１項に記載のアクティブマトリクス型液晶表示パネル。
【請求項１３】
上記請求項１〜請求項５、請求項９〜１２の何れか１項に記載のアクティブマトリクス型液晶表示パネルの不良画素判定手段を設けた画素に対し、不良画素判定手段を機能させた状態で画素を表示駆動させた時に、当該画素が非表示となることに基づいて不良画素を判定するようにしたことを特徴とするアクティブマトリクス型液晶表示パネルの不良画素判定方法。
【請求項１４】
アクティブマトリクス型液晶表示パネルの表示面を撮像手段で撮像し、適正に表示状態となった画素の輝度と、不良画素判定手段の機能により非表示状態となった不良画素の輝度の情報を含む撮影像から、不良画素を判定するようにしたことを特徴とする請求項１３に記載のアクティブマトリクス型液晶表示パネルの不良画素判定方法。
【請求項１５】
請求項６、請求項９〜請求項１２の何れか１項に記載のアクティブマトリクス型液晶表示パネルの不良画素判定手段を設けた画素に対し、不良画素判定手段を機能させた状態で画素を表示駆動させた時に、１フレームの全判定時に差動増幅回路の判定出力としてハイレベルの表示用電圧が印加された場合の判定結果となる輝度と、１フレームの全判定時に差動増幅回路の判定出力としてローレベルの非表示用電圧が印加された場合の判定結果となる輝度と、差動増幅回路の判定出力がハイレベルの表示用電圧になる期間とローレベルの非表示用電圧になる期間が１フレーム内に混在した時間階調による１種類以上の判定結果となる輝度とが生ずることで、３値以上となる判定結果の各輝度差に基づいて、不良画素を判定するようにしたことを特徴とするアクティブマトリクス型液晶表示パネルの不良画素判定方法。
【請求項１６】
請求項７〜請求項１２の何れか１項に記載のアクティブマトリクス型液晶表示パネルの不良画素判定手段を設けた画素に対し、不良画素判定手段を機能させた状態で画素を表示駆動させた時に、１フレームの全期間で各差動増幅回路の判定出力としてハイレベルの表示用電圧が印加された場合の判定結果となる輝度と、１フレームの全期間で各差動増幅回路の判定出力としてローレベルの非表示用電圧が印加された場合の判定結果となる輝度と、判定出力がハイレベルの表示用電圧になった差動増幅回路と判定出力がローレベルの非表示用電圧になった差動増幅回路が混在することで１フレーム内の時間階調による１種類以上の判定結果となる輝度とが生ずることで、３値以上となる判定結果の各輝度の差に基づいて、不良画素を判定するようにしたことを特徴とするアクティブマトリクス型液晶表示パネルの不良画素判定方法。
【請求項１７】
アクティブマトリクス型液晶表示パネルの表示面を撮像手段で撮像し、３値以上となる判定結果の各輝度の情報を含む撮影像から、不良画素を判定するようにしたことを特徴とする請求項１５又は請求項１６に記載のアクティブマトリクス型液晶表示パネルの不良画素判定方法。
【請求項１８】
マトリクス状に配置された画素を選択して表示制御を行うアクティブマトリクス型液晶表示パネルにおいて、
液晶層に適正な電圧印加を行える正常状態か、適正な電圧印加が不能な不良状態かを判定し、その結果を出力可能な不良画素判定手段を備えることを特徴とするアクティブマトリクス型液晶表示パネル。
【請求項１９】
上記不良画素判定手段は、
データ信号により充電され、液晶容量を補うのに必要な容量を備えた評価用兼表示用画素容量素子と、
上記評価用兼表示用画素容量素子から液晶層への印加電圧を第１入力、予め定めた所定電圧の不良判定基準信号を第２入力とし、該第２入力を閾値として第１入力の電圧が高い場合にはハイレベルの判定信号を、第１入力の電圧が第２入力以下の場合にはローレベルの判定信号を出力する差動増幅回路と、
から構成したことを特徴とする請求項１８に記載のアクティブマトリクス型液晶表示パネル。
【請求項２０】
上記不良判定基準信号は、適正な第１入力電圧の０．４〜２０％低い範囲内の定電圧としたことを特徴とする請求項１９に記載のアクティブマトリクス型液晶表示パネル。
【請求項２１】
表示のために液晶層へ印加する電圧の極性が走査毎に反転する交流駆動の画素に対応させて設ける不良画素判定手段は、画素駆動の極性反転に同期させて不良判定基準信号の極性を反転させ、不良状態を判定するようにしたことを特徴とする請求項１９又は請求項２０に記載のアクティブマトリクス型液晶表示パネル。
【請求項２２】
上記不良画素判定手段は、全ての画素に設けたことを特徴とする請求項１８〜請求項２１の何れか１項に記載のアクティブマトリクス型液晶表示パネル。
【請求項２３】
上記不良画素判定手段は、パネル周辺部の画素にのみ設けたことを特徴とする請求項１８〜請求項２１の何れか１項に記載のアクティブマトリクス型液晶表示パネル。
【請求項２４】
上記不良画素判定手段は、有効表示領域として機能しない領域のダミー画素にのみ設けたことを特徴とする請求項１８〜請求項２１の何れか１項に記載のアクティブマトリクス型液晶表示パネル。
【請求項２５】
上記不良画素判定手段は、画素へデータ信号を供給するソースライン毎に設けたことを特徴とする請求項１８〜請求項２１の何れか１項に記載のアクティブマトリクス型液晶表示パネル。
【請求項２６】
上記請求項１８〜請求項２５の何れか１項に記載のアクティブマトリクス型液晶表示パネルの不良画素判定手段を設けた画素を表示駆動させ、不良画素判定手段を機能させた時に出力される判定信号に基づいて不良画素を判定するようにしたことを特徴とするアクティブマトリクス型液晶表示パネルの不良画素判定方法。
【請求項２７】
マトリクス状に配置された画素を選択して表示制御を行うアクティブマトリクス型液晶表示パネルの構成要素であり、画素駆動用のスイッチング素子や画素表示用容量素子とからなる画素形成部が画素電極に対応してマトリクス状に設けられたアクティブマトリクス型液晶表示パネル用素子基板において、
画素電極に電圧を印加する画素表示用容量素子から適正な電圧印加を一定期間以上行える正常状態か、適正な電圧印加を一定期間以上行えない不良状態かを判定し、その結果を出力可能な不良素子判定手段を備えることを特徴とするアクティブマトリクス型液晶表示パネル用素子基板。
【請求項２８】
上記不良素子判定手段は、画素表示用容量素子から画素電極への印加電圧を第１入力、予め定めた所定電圧の不良判定基準信号を第２入力とし、該第２入力を閾値として第１入力の電圧が高い場合にはハイレベルの判定信号を、第１入力の電圧が第２入力以下の場合にはローレベルの判定信号を出力する差動増幅回路によって構成したことを特徴とする請求項２７に記載のアクティブマトリクス型液晶表示パネル用素子基板。
【請求項２９】
上記不良判定基準信号は、適正な第１入力電圧の０．４〜２０％低い範囲内の定電圧としたことを特徴とする請求項２８に記載のアクティブマトリクス型液晶表示パネル。
【請求項３０】
表示のために画素電極へ印加する電圧の極性が走査毎に反転する交流駆動の画素形成部に対応させて設ける不良素子判定手段は、画素形成部への極性反転に同期させて不良判定基準信号の極性を反転させ、不良状態を判定するようにしたことを特徴とする請求項２８又は請求項２９に記載のアクティブマトリクス型液晶表示パネル用素子基板。
【請求項３１】
上記不良素子判定手段は、全ての画素形成部に設けたことを特徴とする請求項２７〜請求項３０の何れか１項に記載のアクティブマトリクス型液晶表示パネル用素子基板。
【請求項３２】
上記不良素子判定手段は、パネル周辺部の画素形成部にのみ設けたことを特徴とする請求項２７〜請求項３０の何れか１項に記載のアクティブマトリクス型液晶表示パネル用素子基板。
【請求項３３】
上記不良素子判定手段は、有効表示領域として機能しない領域のダミー画素形成部にのみ設けたことを特徴とする請求項２７〜請求項３０の何れか１項に記載のアクティブマトリクス型液晶表示パネル用素子基板。
【請求項３４】
上記不良素子判定手段は、画素形成部へデータ信号を供給するソースライン毎に設けたことを特徴とする請求項２７〜請求項３０の何れか１項に記載のアクティブマトリクス型液晶表示パネル用素子基板。
【請求項３５】
上記請求項２７〜請求項３４の何れか１項に記載のアクティブマトリクス型液晶表示パネル用素子基板の不良素子判定手段を設けた画素形成部にデータ信号を供給し、不良素子判定手段を機能させた時に出力される判定信号に基づいて画素表示用容量素子の不良を判定するようにしたことを特徴とするアクティブマトリクス型液晶表示パネル用素子基板の不良素子判定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不良画素判定機能を設けたアクティブマトリクス型液晶表示パネル、このアクティブマトリクス型液晶表示パネルを用いて行う不良画素判定方法、不良素子判定機能を設けたアクティブマトリクス型液晶表示パネル用素子基板、およびこのアクティブマトリクス型液晶表示用素子基板を用いて行う不良画素判定方法に関する。
【背景技術】
【０００２】
アクティブマトリクス型液晶表示パネル（図２８参照）は、アクティブマトリクス型液晶表示パネル用素子基板と、これとほぼ同形の対向ガラス基板との間に液晶層を封入したものである。アクティブマトリクス型液晶表示パネル用素子基板の液晶封入側の面には、ソースドライバに接続された複数本のソースラインとゲートドライバに接続された複数本のゲートラインとがマトリクス状に配列されて、その交差位置には、スイッチング素子としての薄膜トランジスタ（以下、単にＴＦＴという）と画素表示用容量素子とからなる画素形成部、該画素形成部における画素表示用容量素子の蓄積電荷が印加される画素電極とが形成されている。そして、対向ガラス基板の液晶封入面には、アクティブマトリクス型液晶表示パネル用素子基板の画素電極に夫々対向する位置に対向電極が設けられ、液晶層を挟んで画素電極と対向電極との間に電圧が印加され、液晶の配向に作用することで、画素毎の表示・非表示が実現される。なお、ここで言う非表示とは、液晶層における液晶分子の配向が初期の状態（ノーマリーホワイトの液晶パネルにおいては、前面側の偏光板を光が透過可能な白表示）を維持していることであり、配向状態が変化するしきい値よりは低い電圧が液晶層に印加されている状態を指す。また、表示とは、液晶層における液晶分子の配向状態を変えて光学的性質を変化させた状態（ノーマリーホワイトの液晶パネルにおいては、前面側の偏光板を光が透過不能となる黒表示）のことであり、しきい値よりは十分に高い電圧が液晶層に印加されている状態を指す。以下においても、同様の意味で"表示"と"非表示"の語を用いる。
【０００３】
アクティブマトリクス型液晶表示パネルに設けられる画素の形成領域は、製品時有効表示領域と、さらに外側に形成されるダミー画素領域とがある。なお、パネルを実際の製品に組み込んだ際にはユーザーの目に入らない場所（製品の筐体に隠れてしまう場所）にダミー画素を設けるのは、ＴＦＴ作製工程やパネルのセル組み工程などの様々な問題により、画素形成領域の辺縁部（上下端及び左右端）には表示欠陥や表示ムラが発生し易いためである。すなわち、表示欠陥や表示ムラが発生し易い箇所をダミー画素としておくことで、製品時有効表示領域の画素に表示不良が生じて歩留まりが低下することを抑制するのである。
【０００４】
上記のようなアクティブマトリクス型液晶表示パネルでは、ドット欠けなどと呼ばれる画素欠陥が生じた不良品を選別する必要があり、その検査方法として、アクティブマトリクス型液晶表示パネルの表示面をＣＣＤカメラ等で撮影し、画素欠陥や輝度変化を観察する方法がある（特許文献１参照）。
【０００５】
【特許文献１】特開平８−３２７４９７号公報
【０００６】
しかしながら、特許文献１に記載されたような検査技術を適用した評価装置は、非常に高価である高感度・高精細のセンサを利用しており、評価装置自体の価格も高いものとなっている。加えて、評価対象パネルの表示面に対して評価装置が備えるセンサの視野角が狭い場合には、評価対象パネルの全表示面を検査可能とするオートステージと組み合わせて装置を構成するため、システムが大がかりとなり、評価装置の更なるコスト増と装置の大型化という問題が生ずる。特に、近来は、高精細の大型パネルの需要が高く、これに対応した評価装置を何台も導入して全数検査することは、到底現実的ではない。
【０００７】
しかも、アクティブマトリクス型液晶表示パネルの表示状態には、ラビング、液晶注入、ギャップ斑、視野角、バックライトなども大きく影響するため、撮影した画像から画素欠陥（特に、液晶層への電圧印加に大きく関わる画素表示用容量素子の不良）のみを的確に判別することは困難である。特に、評価用のＴＥＧパネルの検査等に際して、画素表示用容量素子の影響だけを重点的に評価したい場合には、パネル表示面撮影方式の評価装置は有効とは言えない。
【０００８】
また、アクティブマトリクス型液晶表示パネルに組み上げる前のアクティブマトリクス型液晶表示パネル用素子基板に対して、ソース，ゲート，コモンラインへのプロービングによって、画素表示用容量素子のリーク電流測定を行う検査方法もある（非特許文献１参照）。
【０００９】
【非特許文献１】辻井ます美，「液晶セル光学測定器ＰＸ０２を用いたＬＣＤ故障解析」，月刊ディスプレイ，株式会社テクノタイムズ社，平成１４年１２月，ｐ．８−１３
【００１０】
しかしながら、上記非特許文献１に記載されたプロービングによるリーク電流測定の検査技術を適用した評価装置では、マトリクス状の各ラインにノイズが乗り易く、満足な測定精度を確保することが困難で、しかも比較的高価かつ大がかりなプローバーが必要となる。従って、このプロービング方式の評価装置においても、コスト面と設置場所の問題があり、評価装置を何台も導入して全数検査することは、到底現実的ではない。
【００１１】
加えて、アクティブマトリクス型液晶表示パネルにおいては、製造直後の検査では画素欠陥が見られなくても、使用開始から比較的早い時期に表示が不安定になったり表示が不能となる画素が生ずる場合もあるので、増加型画素欠陥を評価するエージング試験を行うことが望ましいものの、一台の評価装置で複数のアクティブマトリクス型液晶表示パネルやアクティブマトリクス型液晶表示パネル用素子基板のエージング検査を行うには、時間効率が悪過ぎる。なお、評価対象パネルもしくはパネル用基板素子を一台の評価装置で時分割的に検査する方法も考えられるが、更に高度で高価な技術が要求され、実現可能性は一層低いものとなる。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
本発明が解決しようとする課題は、高価で大規模な評価装置を用いることなく、画素欠陥の有無を判定したり、効率よくエージング試験を行うことが出来るアクティブマトリクス型液晶表示パネルおよびアクティブマトリクス型液晶表示パネル用素子基板と、このアクティブマトリクス型液晶表示パネルもしくはアクティブマトリクス型液晶表示パネル用素子基板を用いた不良画素判定方法を提供することである。
【課題を解決するための手段】
【００１３】
上記課題を解決するために、本発明に係るアクティブマトリクス型液晶表示パネルは、液晶層に適正な電圧印加を行える正常状態か、適正な電圧印加が不能な不良状態かを判定し、不良状態においては液晶層への表示用電圧印加を遮断する不良画素判定手段を備えることを特徴とする。斯くすれば、不良画素判定手段により不良状態と判定された場合、画素表示用容量素子からの表示用電圧印加が遮断されるので、表示用電圧が液晶層に印加されて表示状態となった正常画素の輝度と、不良画素判定手段により表示用電圧印加を遮断されて非表示状態となった不良画素の輝度との差が顕著となる。
【００１４】
また、上記発明のアクティブマトリクス型液晶表示パネルにおいて、上記不良画素判定手段は、画素の液晶容量を補う画素表示用容量素子への信号線路に設けられ、データ信号により充電される評価用画素容量素子と、上記評価用画素容量素子と画素表示用容量素子との間に設けられ、評価用画素容量素子による印加電圧を第１入力、予め定めた所定電圧の不良判定基準信号を第２入力とし、該第２入力を閾値として第１入力の電圧が高い場合にはハイレベルの表示用電圧を、第１入力の電圧が第２入力以下の場合にはローレベルの非表示用電圧を出力する差動増幅回路と、から構成しても良い。斯くすれば、評価用画素容量素子と差動増幅回路よりなる不良画素判定手段を用い、適正な表示信号で評価用画素容量素子がチャージされて、差動増幅回路における第１入力の電圧が第２入力の不良判定基準信号の電圧よりも高ければ、差動増幅回路の出力がハイレベルの表示用電圧となって、画素表示用容量素子が適正にチャージされるため、適正な電圧が液晶層に印加されて表示状態となり、一方、評価用画素容量素子からのリーク等によって、差動増幅回路の動作時における第１入力の電圧が第２入力の不良判定基準信号の電圧以下であると、差動増幅回路の出力がローレベルの非表示用電圧となって、画素表示用容量素子が適正にチャージされないため、適正な電圧が液晶層に印加されず、非表示状態となる。従って、画素形成のための半導体プロセスで作成可能な素子で不良画素判定手段を構成できるので、同一基板上に不良画素判定手段を作り込むことが出来る。また、不良画素判定手段を機能させない時に、差動増幅回路への電源供給を遮断できる構成としておけば、消費電力を抑えることもできる。
【００１５】
また、上記発明のアクティブマトリクス型液晶表示パネルにおいて、上記不良画素判定手段は、データ信号により充電され、液晶容量を補うのに必要な容量を備えた評価用兼表示用画素容量素子と、上記評価用兼表示用画素容量素子から液晶層への信号線路に設けられ、評価用兼表示用画素容量素子による印加電圧を第１入力、予め定めた所定電圧の不良判定基準信号を第２入力とし、該第２入力を閾値として第１入力の電圧が高い場合にはハイレベルの表示用電圧を、第１入力の電圧が第２入力以下の場合にはローレベルの非表示用電圧を出力する差動増幅回路と、から構成しても良い。斯くすれば、評価用兼表示用画素容量素子と差動増幅回路よりなる不良画素判定手段を用い、適正な表示信号で評価用兼表示用画素容量素子がチャージされて、差動増幅回路の動作時における第１入力の電圧が第２入力の不良判定基準信号の電圧よりも高ければ、差動増幅回路の出力がハイレベルの表示用電圧となって、液晶層に表示用電圧が印加されて表示状態となり、一方、評価用兼表示用画素容量素子からのリーク等によって、差動増幅回路の動作時における第１入力の電圧が第２入力の不良判定基準信号の電圧以下であると、差動増幅回路の出力がローレベルの非表示用電圧となって、液晶層に表示用電圧が印加されず、非表示状態となる。従って、画素形成のための半導体プロセスで作成可能な素子で不良画素判定手段を構成できるので、同一基板上に不良画素判定手段を作り込むことが出来る。
【００１６】
また、上記発明のアクティブマトリクス型液晶表示パネルにおいて、上記不良判定基準信号は、適正な第１入力電圧の０．４〜２０％低い範囲内の定電圧としても良い。斯くすれば、高精細な階調表現が可能な液晶パネルの不良画素判定結果を２０％以上の輝度差として表示させることが可能となるので、安価なデジタルカメラの撮影画像であっても微妙な判定基準に対する不良画素判定が可能になるという利点がある。
【００１７】
また、上記発明のアクティブマトリクス型液晶表示パネルにおいて、表示のために液晶層へ印加する電圧の極性が走査毎に反転する交流駆動の画素に対応させて設ける不良画素判定手段は、画素駆動の極性反転に同期させて不良判定基準信号の極性を反転させ、不良状態を判定するようにしても良い。斯くすれば、交流駆動方式で評価用画素容量素子もしくは評価用兼表示用画素容量素子のチャージ極性が反転する場合でも、適正に不良状態を判定することが可能となる。
【００１８】
また、上記発明のアクティブマトリクス型液晶表示パネルにおいて、上記不良画素判定手段は、予め定めた判定タイミングに基づき、差動増幅回路を１フレーム内で複数回作動させるものとし、各判定時の信号電位が同一又は各判定時の信号電位が異なる不良判定基準信号を差動増幅回路の第２入力とし、判定タイミング毎に差動増幅回路を作動させ、差動増幅回路の判定出力がハイレベルの表示用電圧になる期間とローレベルの非表示用電圧になる期間を１フレーム内に混在させても良い。斯くすれば、１フレーム内で複数回行った不良画素判定で、表示（表示用電圧による輝度）になる期間と非表示（非表示用電圧による輝度）になる期間とが混在した時間階調による中間調の表示態様を含む３値以上の判定結果を得ることが出来、より細かい不良画素判定に供することが可能となる。
【００１９】
また、上記発明のアクティブマトリクス型液晶表示パネルにおいて、上記不良画素判定手段は、信号電位が同一又は異なる不良判定基準信号を夫々の第２入力とする複数の差動増幅回路を備えるものとし、不良状態の判定に用いる差動増幅回路を１フレーム内の適宜なタイミングで切り替えることにより、各差動増幅回路の判定出力を時間差で切り替えてゆき、差動増幅回路の判定出力がハイレベルの表示用電圧になる期間とローレベルの非表示用電圧になる期間を１フレーム内に混在させも良い。斯くすれば、１フレーム内の適宜なタイミングで差動増幅回路を切り替えて、判定結果を出力させることにより、表示（表示用電圧による輝度）になる期間と非表示（非表示用電圧による輝度）になる期間とが混在した時間階調による中間調の表示態様を生ぜしめることが出来、より細かい不良画素判定に供することが可能となる。しかも、供給する不良判定基準信号を差動増幅回路毎に設定しておけるので、不良判定基準信号の高速書き換えを行う必要が無く、中間調の表示態様をより安定して生ぜしめることが出来るという利点もある。
【００２０】
また、上記発明のアクティブマトリクス型液晶表示パネルにおいて、上記不良画素判定手段は、各差動増幅回路が第２入力とする判定基準信号の信号電位に応じて、各差動増幅回路の判定結果として出力するハイレベルの表示用電圧を異ならしめても良い。斯くすれば、判定結果の出力レベルに応じた階調表現を行うことが出来るので、１フレーム内で差動増幅回路からの出力が切り換わる事による時間階調と、差動増幅回路が動作した時の出力レベルに応じた階調表示との相乗表現として、一層細かい階調表示を実現でき、高い自由度で時間階調によるトータル輝度の設定を行うことが可能となる。しかも、供給する不良判定基準信号に応じた供給電圧を差動増幅回路毎に設定しておけるので、差動増幅回路における電源の高速切換を行う必要が無く、時間階調による表示態様に加えて出力レベルによる中間調の表示態様を安定して生ぜしめることができるという利点もある。
【００２１】
また、上記発明のアクティブマトリクス型液晶表示パネルにおいて、上記不良画素判定手段は、全ての画素に設けても良い。斯くすれば、全ての画素で不良画素判定を行うことが出来る。
【００２２】
また、上記発明のアクティブマトリクス型液晶表示パネルにおいて、上記不良画素判定手段は、パネル周辺部の画素にのみ設けても良い。斯くすれば、不良画素判定手段を設けることによって開口率の低下する画素をパネル周辺部に限定し、尚かつ、このパネル周辺部で不良画素の判定を行うことが出来る。
【００２３】
また、上記発明のアクティブマトリクス型液晶表示パネルにおいて、上記不良画素判定手段は、有効表示領域として機能しない領域のダミー画素にのみ設けても良い。斯くすれば、有効表示領域として機能しない領域のダミー画素にのみ不良画素判定手段を設けることで、表示精度に影響を与えることなく不良画素の判定を行うことが出来る。
【００２４】
また、上記発明のアクティブマトリクス型液晶表示パネルにおいて、上記不良画素判定手段は、画素へデータ信号を供給するソースライン毎に設けても良い。斯くすれば、画素へデータ信号を供給するソースライン毎に不良画素判定手段を設けることで、画素毎に不良画素判定手段を設ける場合よりも、基板上への作り込みが容易になる。
【００２５】
上記課題を解決するために、本発明に係るアクティブマトリクス型液晶表示パネルの不良画素判定方法は、上述した発明に係るアクティブマトリクス型液晶表示パネルの不良画素判定手段を設けた画素に対し、不良画素判定手段を機能させた状態で画素を表示駆動させた時に、当該画素が非表示となることに基づいて不良画素を判定するようにしてした。斯くすれば、アクティブマトリクス型液晶表示パネルの不良画素判定手段を設けた画素に対し、不良画素判定手段を機能させた状態で画素を表示駆動させた時に、当該画素が表示状態か非表示状態かで輝度の差が顕著になるので、パネル表示面における正常な画素の輝度と不良画素の輝度との差により、不良画素を明確に判定することが出来る。
【００２６】
また、上記発明のアクティブマトリクス型液晶表示パネルの不良画素判定方法において、アクティブマトリクス型液晶表示パネルの表示面を撮像手段で撮像し、適正に表示状態となった画素の輝度と、不良画素判定手段の機能により非表示状態となった不良画素の輝度の情報を含む撮影像から、不良画素を判定するようにしても良い。斯くすれば、表示状態となった正常画素の輝度と非表示状態となった不良画素の輝度との差を顕著にしたアクティブマトリクス型液晶表示パネルの表示面を撮像手段で撮像することにより、比較的解像度の低い撮影像であっても、不良画素に該当する輝度の情報が失われないので、高精細なＣＣＤカメラ等の代わりに比較的安価なデジタルカメラを撮像手段に用いることができる。しかも、安価な撮像手段を夫々の評価用パネルに固定配置して、エージング試験を効率よく行うことが出来る。
【００２７】
また、上記発明のアクティブマトリクス型液晶表示パネルの不良画素判定方法において、不良画素判定手段を設けた画素に対し、不良画素判定手段を機能させた状態で画素を表示駆動させた時に、１フレームの全判定時に差動増幅回路の判定出力としてハイレベルの表示用電圧が印加された場合の判定結果となる輝度と、１フレームの全判定時に差動増幅回路の判定出力としてローレベルの非表示用電圧が印加された場合の判定結果となる輝度と、差動増幅回路の判定出力がハイレベルの表示用電圧になる期間とローレベルの非表示用電圧になる期間が１フレーム内に混在した時間階調による１種類以上の判定結果となる輝度とが生ずることで、３値以上となる判定結果の各輝度差に基づいて、不良画素を判定するようにしても良い。斯くすれば、１フレーム内で複数回行った不良画素判定で、表示（表示用電圧による輝度）になる期間と非表示（非表示用電圧による輝度）になる期間とが混在した時間階調による中間調の表示態様を含む３値以上の判定結果を得ることが出来、より細かい不良画素判定を行うことが可能となる。
【００２８】
また、上記発明のアクティブマトリクス型液晶表示パネルの不良画素判定方法において、不良画素判定手段を設けた画素に対し、不良画素判定手段を機能させた状態で画素を表示駆動させた時に、１フレームの全期間で各差動増幅回路の判定出力としてハイレベルの表示用電圧が印加された場合の判定結果となる輝度と、１フレームの全期間で各差動増幅回路の判定出力としてローレベルの非表示用電圧が印加された場合の判定結果となる輝度と、判定出力がハイレベルの表示用電圧になった差動増幅回路と判定出力がローレベルの非表示用電圧になった差動増幅回路が混在することで１フレーム内の時間階調による１種類以上の判定結果となる輝度とが生ずることで、３値以上となる判定結果の各輝度の差に基づいて、不良画素を判定するようにしても良い。斯くすれば、１フレーム内の適宜なタイミングで差動増幅回路を切り替えて、判定結果を出力させることにより、表示（表示用電圧による輝度）になる期間と非表示（非表示用電圧による輝度）になる期間とが混在した時間階調による中間調の表示態様を生ぜしめることが出来、より細かい不良画素判定を行うことが可能となる。
【００２９】
また、上記発明のアクティブマトリクス型液晶表示パネルの不良画素判定方法において、アクティブマトリクス型液晶表示パネルの表示面を撮像手段で撮像し、３値以上となる判定結果の各輝度の情報を含む撮影像から、不良画素を判定するようにしても良い。斯くすれば、判定結果の出力レベルに応じた階調表現を行うことが出来るので、１フレーム内で差動増幅回路からの出力が切り換わる事による時間階調と、差動増幅回路が動作した時の出力レベルに応じた階調表示との相乗表現として、一層細かい階調表示を実現でき、高い自由度で時間階調によるトータル輝度の設定を行い、一層細かい不良画素判定を行うことが可能となる。
【００３０】
上記課題を解決するために、第２の発明に係るアクティブマトリクス型液晶表示パネルは、マトリクス状に配置された画素を選択して表示制御を行うアクティブマトリクス型液晶表示パネルにおいて、液晶層に適正な電圧印加を行える正常状態か、適正な電圧印加が不能な不良状態かを判定し、その結果を出力可能な不良画素判定手段を備えることを特徴とする。斯くすれば、液晶層に適正な電圧印加を行える正常状態か、適正な電圧印加が不能な不良状態かの判定結果を、不良画素判定手段の出力として得ることが出来る。
【００３１】
また、上記発明のアクティブマトリクス型液晶表示パネルにおいて、上記不良画素判定手段は、データ信号により充電され、液晶容量を補うのに必要な容量を備えた評価用兼表示用画素容量素子と、上記評価用兼表示用画素容量素子から液晶層への印加電圧を第１入力、予め定めた所定電圧の不良判定基準信号を第２入力とし、該第２入力を閾値として第１入力の電圧が高い場合にはハイレベルの判定信号を、第１入力の電圧が第２入力以下の場合にはローレベルの判定信号を出力する差動増幅回路と、から構成しても良い。斯くすれば、差動増幅回路よりなる不良画素判定手段を用い、適正な表示信号で画素表示用容量素子がチャージされて、差動増幅回路の動作時における第１入力の電圧が第２入力の不良判定基準信号の電圧よりも高ければ、差動増幅回路の出力がハイレベルの正常状態になると共に液晶層に適正な電圧が印加され、一方、画素表示用容量素子からのリーク等によって、差動増幅回路の動作時における第１入力の電圧が第２入力の不良判定基準信号の電圧以下であると、差動増幅回路の出力がローレベルの不良状態になると共に液晶層に適正な電圧が印加されない。従って、画素形成のための半導体プロセスで作成可能な素子で不良画素判定手段を構成できるので、同一基板上に不良画素判定手段を作り込むことが出来る。また、不良画素判定手段を機能させない時に、差動増幅回路への電源供給を遮断できる構成としておけば、消費電力を抑えることもできる。
【００３２】
また、上記発明のアクティブマトリクス型液晶表示パネルにおいて、上記不良判定基準信号は、適正な第１入力電圧の０．４〜２０％低い範囲内の定電圧としても良い。斯くすれば、高精細な階調表現が可能な液晶パネルの不良画素判定から安価なデジタルカメラの撮影画像により判定できる程度の不良画素判定まで、不良画素判定手段の出力から判定できる不良状態の幅を広げることができる。
【００３３】
また、上記発明のアクティブマトリクス型液晶表示パネルにおいて、表示のために液晶層へ印加する電圧の極性が走査毎に反転する交流駆動の画素に対応させて設ける不良画素判定手段は、画素駆動の極性反転に同期させて不良判定基準信号の極性を反転させ、不良状態を判定するようにしても良い。斯くすれば、交流駆動方式で画素表示用容量素子のチャージ極性が反転する場合でも、適正に不良状態を判定することが可能となる。
【００３４】
また、上記発明のアクティブマトリクス型液晶表示パネルにおいて、上記不良画素判定手段は、全ての画素に設け斯くすれば、全ての画素で不良画素判定を行うことが出来る。
【００３５】
また、上記発明のアクティブマトリクス型液晶表示パネルにおいて、上記不良画素判定手段は、パネル周辺部の画素にのみ設けても良い。斯くすれば、不良画素判定手段を設けることによって開口率の低下する画素をパネル周辺部に限定し、尚かつ、このパネル周辺部で不良画素の判定を行うことが出来る。
【００３６】
また、上記発明のアクティブマトリクス型液晶表示パネルにおいて、上記不良画素判定手段は、有効表示領域として機能しない領域のダミー画素にのみ設けても良い。斯くすれば、有効表示領域として機能しない領域のダミー画素にのみ不良画素判定手段を設けることで、表示精度に影響を与えることなく不良画素の判定を行うことが出来る。
【００３７】
また、上記発明のアクティブマトリクス型液晶表示パネルにおいて、上記不良画素判定手段は、画素へデータ信号を供給するソースライン毎に設けても良い。斯くすれば、画素へデータ信号を供給するソースライン毎に不良画素判定手段を設けることで、画素毎に不良画素判定手段を設ける場合よりも、基板上への作り込みが容易になる。
【００３８】
上記課題を解決するために、第２の発明に係るアクティブマトリクス型液晶表示パネルの不良画素判定方法は、上述した第２の発明に係るアクティブマトリクス型液晶表示パネルの不良画素判定手段を設けた画素を表示駆動させ、不良画素判定手段を機能させた時に出力される判定信号に基づいて不良画素を判定するようにしたことを特徴とする。斯くすれば、アクティブマトリクス型液晶表示パネルの不良画素判定手段を設けた画素を駆動させ、不良画素判定手段を機能させた時に出力される判定信号に基づいて不良画素を判定するので、高価なプローバーを用いる代わりに比較的安価な電圧計や電流計といった計測機器で不良画素の検査を行うことが出来る。しかも、安価な計測機器等を夫々の評価用パネルに配備して、エージング試験を効率よく行うことが出来る。
【００３９】
上記課題を解決するために、本発明に係るアクティブマトリクス型液晶表示パネル用素子基板は、マトリクス状に配置された画素を選択して表示制御を行うアクティブマトリクス型液晶表示パネルの構成要素であり、画素駆動用のスイッチング素子や画素表示用容量素子等からなる画素形成部が画素電極に対応してマトリクス状に設けられたアクティブマトリクス型液晶表示パネル用素子基板において、画素電極に電圧を印加する画素表示用容量素子から適正な電圧印加を一定期間以上行える正常状態か、適正な電圧印加一定期間以上行えない不良状態かを判定し、その結果を出力可能な不良素子判定手段を備えることを特徴とする。斯くすれば、画素電極に電圧を印加する画素表示用容量素子から適正な電圧印加を一定期間以上行える正常状態か、適正な電圧印加を一定期間以上行えない不良状態かの判定結果を、不良素子判定手段の出力として得ることが出来る。
【００４０】
また、上記発明のアクティブマトリクス型液晶表示パネル用素子基板において、上記不良素子判定手段は、画素表示用容量素子から画素電極への印加電圧を第１入力、予め定めた所定電圧の不良判定基準信号を第２入力とし、該第２入力を閾値として第１入力の電圧が高い場合にはハイレベルの判定信号を、第１入力の電圧が第２入力以下の場合にはローレベルの判定信号を出力する差動増幅回路によって構成しても良い。斯くすれば、差動増幅回路よりなる不良素子判定手段を用い、適正な表示信号で画素表示用容量素子がチャージされて、その後に画素電極へ適正な電圧印加を一定期間以上行っていれば、差動増幅回路の動作時における第１入力の電圧が第２入力の不良判定基準信号の電圧よりも高く、差動増幅回路の出力がハイレベルの正常状態になり、一方、画素表示用容量素子からのリーク等によって、画素電極へ適正な電圧印加を一定期間以上行えなければ、差動増幅回路の動作時における第１入力の電圧が第２入力の不良判定基準信号の電圧以下となって、差動増幅回路の出力がローレベルの不良状態になる。従って、画素形成のための半導体プロセスで作成可能な素子で不良素子判定手段を構成できるので、同一基板上に不良素子判定手段を作り込むことが出来る。また、不良素子判定手段を機能させない時に電源供給を遮断できる構成としておけば、消費電力を抑えることもできる。
【００４１】
また、上記発明のアクティブマトリクス型液晶表示パネル用素子基板において、上記不良判定基準信号は、適正な第１入力電圧の０．４〜２０％低い範囲内の定電圧としても良い。斯くすれば、高精細な階調表現が可能なアクティブマトリクス型液晶表示パネル用素子基板の不良素子判定から安価なデジタルカメラの撮影画像により判定できる程度の不良素子判定まで、不良素子判定手段からの出力から判定できる不良状態の幅を広げることができる。
【００４２】
また、上記発明のアクティブマトリクス型液晶表示パネル用素子基板において、表示のために画素電極へ印加する電圧の極性が走査毎に反転する交流駆動の画素形成部に対応させて設ける不良素子判定手段は、画素形成部への極性反転に同期させて不良判定基準信号の極性を反転させ、不良状態を判定するようにしても良い。斯くすれば、交流駆動方式で画素表示用容量素子のチャージ極性が反転する場合でも、適正に不良状態を判定することが可能となる。
【００４３】
また、上記発明のアクティブマトリクス型液晶表示パネル用素子基板において、上記不良素子判定手段は、全ての画素形成部に設けても良い。斯くすれば、全ての画素形成部で不良素子判定を行うことが出来る。
【００４４】
また、上記発明のアクティブマトリクス型液晶表示パネル用素子基板において、上記不良素子判定手段は、パネル周辺部の画素形成部にのみ設けても良い。斯くすれば、不良素子判定手段を設けることによって開口率の低下する画素形成部を素子基板周辺部に限定し、尚かつ、この素子基板周辺部で不良素子の判定を行うことが出来る。
【００４５】
また、本発明のアクティブマトリクス型液晶表示パネル用素子基板において、上記不良素子判定手段は、有効表示領域として機能しない領域のダミー画素形成部にのみ設けても良い。斯くすれば、有効表示領域として機能しない領域のダミー画素となるダミー画素形成部にのみ不良素子判定手段を設けることで、表示精度に影響を与えることなく不良素子の判定を行うことが出来る。
【００４６】
また、本発明のアクティブマトリクス型液晶表示パネル用素子基板において、上記不良素子判定手段は、画素形成部へデータ信号を供給するソースライン毎に設けても良い。斯くすれば、画素へデータ信号を供給するソースライン毎に不良素子判定手段を設けることで、画素形成部毎に不良素子判定手段を設ける場合よりも、基板上への作り込みが容易になる。
【００４７】
上記課題を解決するために、本発明に係るアクティブマトリクス型液晶表示パネル用素子基板の不良素子判定方法は、上述した発明に係るアクティブマトリクス型液晶表示パネル用素子基板の不良素子判定手段を設けた画素形成部へデータ信号を供給し、不良素子判定手段を機能させた時に出力される判定信号に基づいて画素表示用容量素子の不良を判定するようにしたことを特徴とする。斯くすれば、アクティブマトリクス型液晶表示パネル用素子基板の不良素子判定手段を設けた画素形成部へデータ信号を供給し、不良素子判定手段を機能させた時に出力される判定信号に基づいて不良素子を判定するので、高価なプローバーを用いる代わりに比較的安価な電圧計や電流計といった計測機器で不良素子の検査を行うことが出来る。しかも、安価な計測機器等を夫々の評価用パネルに配備して、エージング試験を効率よく行うことが出来る。
【発明の効果】
【００４８】
上記の様に構成した本発明に係るアクティブマトリクス型液晶表示パネルによれば、不良画素判定手段により不良状態と判定された場合、画素表示用容量素子からの表示用電圧印加が遮断されるので、表示用電圧が液晶層に印加されて表示状態となった正常画素の輝度と、不良画素判定手段により表示用電圧印加を遮断されて非表示状態となった不良画素の輝度との差が顕著となる。
【００４９】
上記のように構成した本発明に係るアクティブマトリクス型液晶表示パネルの不良画素判定方法によれば、アクティブマトリクス型液晶表示パネルの不良画素判定手段を設けた画素に対し、不良画素判定手段を機能させた状態で画素を表示駆動させた時に、当該画素が表示状態か非表示状態かで輝度の差が顕著になるので、パネル表示面における正常な画素の輝度と不良画素の輝度との差により、不良画素を明確に判定することが出来る。
【００５０】
上記のように構成した第２の発明に係るアクティブマトリクス型液晶表示パネルによれば、液晶層に適正な電圧印加を行える正常状態か、適正な電圧印加が不能な不良状態かの判定結果を、不良画素判定手段の出力として得ることが出来る。
【００５１】
上記のように構成した第２の発明に係るアクティブマトリクス型液晶表示パネルの不良画素判定方法によれば、アクティブマトリクス型液晶表示パネルの不良画素判定手段を設けた画素を表示駆動させ、不良画素判定手段を機能させた時に出力される判定信号に基づいて不良画素を判定するので、高価なプローバーを用いる代わりに比較的安価な電圧計や電流計といった計測機器で不良画素の検査を行うことが出来る。しかも、安価な計測機器等を夫々の評価用パネルに配備して、エージング試験を効率よく行うことが出来る。
【００５２】
上記のように構成した本発明に係るアクティブマトリクス型液晶表示パネル用素子基板によれば、画素電極に電圧を印加する画素表示用容量素子から適正な電圧印加を一定期間以上行える正常状態か、適正な電圧印加を一定期間以上行えない不良状態かの判定結果を、不良画素判定手段の出力として得ることが出来る。
【００５３】
上記のように構成した本発明に係るアクティブマトリクス型液晶表示パネル用素子基板の不良画素判定方法によれば、アクティブマトリクス型液晶表示パネル用素子基板の不良素子判定手段を設けた画素形成部へデータ信号を供給し、不良素子判定手段を機能させた時に出力される判定信号に基づいて不良素子を判定するので、高価なプローバーを用いる代わりに比較的安価な電圧計や電流計といった計測機器で不良素子の検査を行うことが出来る。しかも、安価な計測機器等を夫々の評価用パネルに配備して、エージング試験を効率よく行うことが出来る。
【発明を実施するための最良の形態】
【００５４】
次に、本発明の実施形態を添付図面に基づいて詳細に説明する。
【００５５】
〔パネル表示面撮影方式による検査が可能な第１実施形態〕
図１（ａ）は、マトリクス状に配置された画素を選択して表示制御を行うアクティブマトリクス型液晶表示パネルにおける一つの画素を構成する液晶セルの腰部を示すもので、ゲート線１０１にゲートが、ソース線１０２にソースが各々接続されたスイッチング用画素ＴＦＴ１０３のドレイン側に、評価用画素容量素子１０４を並列に接続し、これを差動増幅回路１０５の第１入力とする。この差動増幅回路１０５の第２入力には、図示を省略した不良判定基準信号供給源から不良判定基準信号１０６が供給され、その出力側は、並列接続された表示用画素容量素子１０７を介して液晶１０８の画素電極に接続される。なお、ここでの液晶１０８とは、画素電極と対向電極の間に液晶層を挟んだ一画素に対応するものである。
【００５６】
上記のように、評価用画素容量素子１０４と差動増幅回路１０５を設けた液晶セルを含む第１実施形態に係るアクティブマトリクス型液晶表示パネルにおいては、スイッチング用画素ＴＦＴ１０３がＯＮになると、ソース線１０２から供給される表示信号により、評価用画素容量素子１０４がチャージされ、スイッチング用画素ＴＦＴ１０３がＯＦＦになった後も、評価用画素容量素子１０４のチャージ量に応じた電圧が差動増幅回路１０５の第１入力に印加される。
【００５７】
そして、差動増幅回路１０５は、第１入力の電圧と、第２入力として受ける不良判定基準信号の電圧とを比較し、第１入力の電圧が不良判定基準信号の電圧よりも高ければ、正常状態判定信号としてハイレベルの信号（表示用電圧Ｖdd）を出力し、これによって表示用画素容量１０７がチャージされ、差動増幅回路１０５がオフになった後にも、表示用画素容量素子１０７のチャージ量に応じた電圧が液晶１０８の画素電極に印加され続けるので、液晶１０８は表示状態（液晶分子配向を変化させた時の光学的特性による光透過状態で、ノーマリーホワイトの液晶パネルでは、偏光板の配置から黒表示の状態）を保つこととなる。
【００５８】
一方、評価用画素容量素子１０４が不良で、リーク電流が生じている場合には、時間経過と共に評価用画素容量素子１０４の電圧が低下してゆき、差動増幅回路５の第１入力に印加される電圧も低くなって行く。そして、差動増幅回路１０５へ給電して動作させた時に、第１入力の電圧が不良判定基準信号の電圧以下となっていた場合、差動増幅回路１０５は不良状態判定信号としてローレベルの信号（液晶分子の配向状態が変化するしきい値よりも低い非表示用電圧Ｖss）を出力するので、表示用画素容量１０７はチャージされず、液晶１０８は非表示のままとなる。なお、本実施形態および以降の実施形態の説明では、便宜的に、差動増幅回路１０５が不良状態判定信号として出力するローレベルの信号（非表示用電圧Ｖss）は０Ｖ、つまり表示用画素容量１０７および液晶層はチャージはされないものとして記載する。
【００５９】
すなわち、第１実施形態においては、表示用画素容量素子１０７と同じ半導体プロセスで作成する評価用画素容量素子１０４を設け、この評価用画素容量素子１０４が不良で十分な電荷保持機能が実現されていない場合には、表示用画素容量素子１０７をチャージさせないことで、不良画素の液晶１０８を非表示状態（液晶分子配向がほぼ初期状態にある時の光学的特性を保持した光透過状態で、ノーマリーホワイトの液晶パネルでは、偏光板の配置から白表示の状態）とし、正常な画素との輝度差を顕著にすることで、アクティブマトリクス型液晶表示パネルの表示面を見れば、その輝度差から正常画素と不良画素を明確に識別できるようになる。
【００６０】
上述したように、第１実施形態においては、評価用画素容量素子１０４と、不良判定基準信号１０６を第２入力に受ける差動増幅回路１０５とが協働することで、「液晶層に適正な電圧印加を行える正常状態か、適正な電圧印加が不能な不良状態かを判定し、不良状態においては画素表示用容量素子からの表示用電圧印加を遮断する不良画素判定手段」として機能する。
【００６１】
また、第１実施形態における不良画素判定手段の評価用画素容量素子１０４は、表示用画素容量素子１０７よりも大面積の容量素子としておくことで、ピンホールなどの局所欠陥に当たる確率を上げ、表示用画素容量素子１０７の歩留まりや信頼性の予測を行うことができるものである。その反面、この評価用画素容量素子１０４を含む不良画素判定手段を量産パネルに適用した場合、評価用画素容量素子１０４の不良によって歩留まりが落ちる可能性もあるし、不良画素判定手段の差動増幅回路を動作させることにより消費電力の増加も否めない。よって、評価用画素容量素子１０４を含む不良画素判定手段設けるアクティブマトリクス型液晶表示パネルとしては、試作レベルのもの（ＴＥＧパネル）が望ましい。
【００６２】
なお、図１（ｂ）に示すように、表示用画素容量素子を廃して、評価用画素容量素子を評価用兼表示用画素容量素子１１０とし、差動増幅回路１０５が評価用兼表示用画素容量素子１１０を判定対象とする構成としても良い。評価用兼表示用画素容量素子１１０としては、上述した表示用画素容量素子１０７と同様に液晶容量を補うのに必要十分な程度の容量を備えたものでも良いし、上述した表示用画素容量素子１０７と同様に歩留まりや信頼性の予測に供し得る大容量の容量素子で構成しても良い。また、本構成の場合は、評価用兼表示用画素容量素子１１０が正常な場合、液晶１０８へ常に適正電圧が印加されていなければならないので、差動増幅回路１０５は常時動作させておく必要があるため、評価用画素容量素子１０４と表示用画素容量素子１０４を別々に設ける構成に比べて、消費電力が一層高くなるので、ＴＥＧパネルへの適用が望ましい。更に、評価用兼表示用画素容量素子１１０を大面積の容量素子で構成した場合には、ピンホールなどの局所欠陥に当たる確率が上がって歩留まりを低下させる可能性もあるので、この場合もＴＥＧパネルへの適用が望ましい。
【００６３】
また、図１（ａ），（ｂ）に示した構成においては、画素切替のスイッチング素子としてＴＦＴを用いたが、本発明を適用可能なアクティブマトリクス型液晶表示パネルとしては、画素切替のスイッチング素子としてＴＦＴを用いるものに限らず、バルクＭＯＳ  ＦＥＴを用いた反射型液晶パネルでも良い。後述する種々の実施形態や回路構成例においても同様である。
【００６４】
ここで、上述した不良画素判定手段（図１（ａ）に示す構成）における各機能の具体的動作を図２のタイミングチャートに基づき詳述する。なお、階調表現を行う液晶パネルの場合には、表示信号の電圧に応じた電位レベルとなるように表示用画素容量素子１０７をチャージするので、階調表現に応じた画素の輝度範囲を判定できるように不良判定基準信号の信号電位を適宜変えて判定しなければならないが、本例では、説明を簡単にするため、ノーマリーホワイトの液晶パネルで表示（黒）と非表示（白）の二値表現を行うものとし、表示時における評価用画素容量素子１０４の適正な電圧レベルに応じた不良画素判定基準信号が差動増幅回路１０５の第２入力へ供給されるものとした。
【００６５】
先ず、画素表示が適正な場合を図２（ａ）に示す。ゲート信号によりスイッチング用ＴＦＴ１０３がオンになると、表示信号の電位レベルに応じて、評価用画素容量素子１０４がチャージされ、この評価用画素容量素子１０４にリークが生じていなければ、再びスイッチング用画素ＴＦＴ１０３がオンとなってリフレッシュされるまで、許容範囲の電圧低下に止まる。従って、１フレーム内の適宜なタイミングで差動増幅回路１０５に電源供給を行って動作させれば、差動増幅回路１０５がハイレベルの信号（表示用電圧Ｖdd）を出力して、表示用画素容量素子１０７がチャージされ、液晶１０８を表示（黒）状態に保持する。
【００６６】
次に、画素表示が不良な場合を図２（ｂ）に示す。ゲート信号によりスイッチング用ＴＦＴ１０３がオンになると、表示信号の電位レベルに応じて、評価用画素容量素子１０４がチャージされるが、この評価用画素容量素子１０４にリークが生じているため、再びスイッチング用画素ＴＦＴ１０３がオンとなってリフレッシュされるまでに、許容範囲を超えた電圧低下となる。従って、差動増幅回路１０５に電源供給を行って動作させた時には、差動増幅回路１０５の第１入力が第２入力の電圧よりも低くなっているため、差動増幅回路１０５からはローレベルの信号（Ｖss＝０Ｖ）が出力され、表示用画素容量素子１０７がチャージされないため、液晶１０８も非表示（白）状態のままとなる。
【００６７】
このように、不良画素判定手段を設けることで、画素の不良判定時（白）と正常判定時（黒）との輝度差を大きくし、不良画素判定を容易に行うことが可能となる。加えて、評価用画素容量素子１０４に生じたリークの判定に際しては、判定基準となる閾値電圧（差動増幅回路１０５の第２入力電圧）のレベル設定だけではなく、その判定タイミングの設定（リフレッシュ直後に判定するか、リフレッシュ直前に判定するか）によっても、判定基準を厳しくしたり緩くしたりできる。
【００６８】
なお、図２では、視覚的に差異が明瞭となるよう、評価用画素容量素子１０４や表示用画素容量素子１０７における電位レベル低下を顕著な状態で図示したが、実際にはもっと微妙な差異を検出するものである。例えば、液晶への印加電圧±５Ｖに対して２５６階調を想定すると、１階調は約０．４％（２０ｍＶ）の僅かな差であり、官能試験などの結果も踏まえて、正常画素は概ね０．４〜２％の範囲の変動となるように設計されており、この微妙な差異が不良と正常の分かれ目となる。しかしながら、人の目や安価なデジタルカメラ等では、５％〜１０％程度以上のずれがないと明確な差としては検出できない。加えて、デジタルカメラで液晶パネルの表示面を撮像する場合には、環境（外光）やバックライトの輝度ムラの影響などもこれに加わり、安価なデジタルカメラ等で撮影した像から明確な差として検出できるのは、１０％〜２０％程度の差異が必要である。そこで、例えば、差動増幅回路１０５の第２入力へ供給する不良判定基準信号として、適正な第１入力電圧（実質的に液晶１０８への適正な印加電圧）の０．４〜２０％低い範囲内の定電圧を用いれば、高精細な階調表現が可能な液晶パネルの不良画素判定結果を２０％以上の輝度差として表示させることが可能となるので、安価なデジタルカメラの撮影画像であっても微妙な判定基準に対する不良画素判定が可能になるという利点がある。
【００６９】
また、液晶１０８へ適正な電圧印加が行われない不良状態の原因としては、上述した評価用画素容量素子１０４にリークが発生している不良のほか、表示用画素容量素子１０７のリーク発生、スイッチング用画素ＴＦＴ１０３のオフリーク、差動増幅回路１０５自身の不良、配線の断線やショート等の要因が考えられ、不良画素判定手段による判定結果が不良状態であっても、その要因が必ずしも評価用画素容量素子１０３の不良に起因しているとは言えない。しかしながら、評価用画素容量素子として容量の大きさが異なるものの不良率比較、ソース信号による評価用画素容量素子の書き込み以後の保持時間を変更した際の表示状態の変化、ソース信号や不良判定基準信号を変更した際の表示状態の変化、などを確認することで、評価用画素容量素子の保持特性自体が問題であるかどうかの判断が可能である。加えて、ある程度こなれたプロセスルールで作製した画素構成においては、スイッチング用画素ＴＦＴの不良や配線の断線・ショートといった欠陥が生ずる可能性は低く、不良画素判定手段の判定結果は、事実上、評価用画素容量素子１０４（もしくは、評価用兼表示用画素容量素子１１０）のリーク発生による不良と看做すことができる。以下の各実施形態においても、同様の観点から、不良画素判定手段による判定結果は、評価用画素容量素子（もしくは評価用兼表示用画素容量素子）が適正な電圧印加を一定期間以上行えるか否かを示すものと看做している。
【００７０】
上述した差動増幅回路１０５の回路構成例を図３に示す。図３（ａ）に示すように、差動アンプは、アンプ動作用高圧側電源線２０１に接続したＰ型のＴＦＴ２０２とＴＦＴ２０３、これらに接続されるＮ型のＴＦＴ２０４とＴＦＴ２０５、これらに接続されるＮ型のＴＦＴ２０６よりなり、判定対象電位が第１入力線２０７よりＴＦＴ２０４のゲートに、不良判定基準信号が不良判定基準信号線２０８よりＴＦＴ２０５のゲートに各々入力され、状態判定に応じたハイレベルもしくはローレベルの信号が判定信号出力線２０９より出力され、アンプ動作用低圧側電源線２１０に接続されたＴＦＴ２０６のゲートにアンプコントロール信号線２１１よりアンプコントロール信号が入力される。この差動増幅回路の簡易記号を示したのが図３（ｂ），（ｃ）である。
【００７１】
次に、液晶セルＡをマトリクス状に配した回路構成概略を図４に示す。各液晶セルＡの構成は、図５に示すように、差動増幅回路１０５として図３で示した回路を用いたものである。各液晶セルＡは、通常のアクティブマトリクス型液晶表示パネル用素子基板と同様に、ゲートドライバにより制御されるゲート線１０１と、ソース信号線１０２に接続される。このソース線１０２は、ソース信号入力線２２０からの表示信号（ソース信号）が供給されるもので、ソースドライバにより制御されるソース信号用サンプリングスイッチ２２１によって表示信号供給先となるソース信号線１０２を切り替える。
【００７２】
不良画素判定手段を備える液晶セルＡでは、更に、アンプ動作用高圧側電源線２０１、不良判定基準信号線２０８、アンプ動作用低圧側電源線２１０およびアンプコントロール信号線２１１が接続されている。このため、不良画素判定手段を設ける場合には、単位セル当りに実装する素子数が増えると共に接続配線も増えるため、各画素の開口率が低下することは否めず、更に、液晶セルを動作させるには差動増幅回路１０５も動作させる必要があるために消費電力も増大するので、評価用のＴＥＧパネルへの採用が望ましい。また、反射型液晶パネルであれば画素内全域を使って不良画素判定手段を設けることが出来るので、不良画素判定手段を全画素に設けても、開口率の低下はないものの、やはり、差動増幅回路１０５の動作電源による消費電力増加を考慮しなければならないため、量産パネルよりもＴＥＧパネルへの適用が好ましい。
【００７３】
〔パネル撮影方式による不良画素判定方法の実施形態〕
上記のように不良画素判定手段を設けたノーマリーホワイトのアクティブマトリクス型液晶表示パネルの不良画素判定方法の実施形態を図６に基づいて説明する。
【００７４】
駆動回路により動作制御した評価用パネルの表示面を、支持アームにて固定された撮像手段たるデジタルカメラ等で撮影し、その画像データをパーソナルコンピュータ等の画像処理手段へ転送し、画像処理手段にて欠陥画素の情報処理を行う。すなわち、全画素の不良画素判定手段を機能させた状態で全画素を表示駆動させた時に、非表示となった画素は不良画素（評価用画素容量素子にリークが生じている可能性のある画素）であるから、画像中には白点として映ずるので、不良画素判定手段の機能により非表示となった不良画素を高輝度点として判定できる。欠陥画素の情報処理に際しては、発光していると判定できる閾値を設定して二値化すれば、正常画素の中に散在する不良画素の位置と個数を簡易且つ明確に判定できる。
【００７５】
このように、不良画素判定手段の機能により不良画素を非表示とし、パネル表示面を撮影した撮影像の情報処理を行って、不良画素の位置と個数を判定すれば、画素表示用容量素子が不良であるにも拘わらず低輝度で光っている画素を判別できるほどに高解像度の撮像手段を用いる必要がないので、比較的安価なデジタルカメラを撮像手段として用いることが出来る上に、オートステージのような大がかりな装置も必要ない。よって、安価な撮像手段を夫々の評価用パネルに固定配置して、エージング試験を行うこともでき、初期状態の不良箇所だけではなく、エージング後の点欠陥の増加なども把握できる。このように、初期およびエージング試験後の点欠陥の検出を安価かつ効率的に行えることは、点欠陥の発生確率推定や不良解析を行う上で極めて有用である。
【００７６】
〔パネル表示面撮影方式による検査が可能な第２実施形態〕
上述したアクティブマトリクス型液晶表示パネルは直流駆動型を想定していたが、交流駆動型のアクティブマトリクス型液晶表示パネルにも不良画素判定手段を設けることが出来る。すなわち、交流駆動の極性反転に応じて、差動増幅回路の電源及び不良判定基準信号の極性を切り換えることによって、交流駆動型のアクティブマトリクス型液晶表示パネルに用いることが可能な不良画素判定手段をシンプルに実現できる。しかしながら、外部の駆動回路から差動増幅回路の電源が寄生容量などの影響で極性反転の高速切換を行うことができない場合にも、交流駆動に対応可能な不良画素判定手段を設けた実施形態を、以下に説明する。第２実施形態に係るアクティブマトリクス型液晶表示パネルにおいては、図７に示すように、第１差動増幅回路１０５と並列に第２差動増幅回路１２０を設け、これら第１，第２差動増幅回路１０５，１２０からの判定信号の何れか一方を出力させるように切り換える判定信号切換スイッチ１２１を設けたものである。
【００７７】
この第２実施形態における不良画素判定手段は、評価用画素容量素子１０４と、判定用信号が第１入力で不良判定基準信号が第２入力となる第１差動増幅回路１０５と、判定用信号が第１入力で不良判定基準信号が第２入力となる第２差動増幅回路１２０と、判定信号切換スイッチ１２１から成り、第１差動増幅回路１０５と第２差動増幅回路１２０とで、その電源極性を入れ替えてある。例えば、液晶１０８の画素電極がプラス（対向電極は相対的にマイナス）となる極性での電圧印加時には、ゲート信号による素子選択に同期させて判定信号切換スイッチ１２１を第１差動増幅回路１０５側に切り換えて、第１差動増幅回路１０５による不良画素判定を行い、液晶１０８の画素電極がマイナス（対向電極は相対的にプラス）となる極性での電圧印加時には、ゲート信号による素子選択に同期させて判定信号切換スイッチ１２１を第２差動増幅回路１２０側に切り換えて、上記第１差動増幅回路１０５とは電源極性が逆である第２差動増幅回路１２０による不良画素判定を行うのである。
【００７８】
斯く構成した不良画素判定手段においては、極性反転に応じて第１差動増幅回路１０５と第２増幅回路１２０が交互に選択されるので、評価用画素容量素子１０４にリークが発生していれば、チャージ極性が変わっても、第１，第２差動増幅回路１０５，１２０が不良判定基準信号に基づいて行う閾値判定で不良と判定されて、表示用画素容量素子１０７がチャージされないため、液晶１０８は非表示を保持する。従って、この第２実施形態に係るアクティブマトリクス型液晶表示パネルにおいても、その表示面では、正常画素と不良画素を表示と非表示に置き換えるので、その輝度差によって判別でき、上述したデジタルカメラと画像処理機能によって不良画素の判定を行うことが出来る。無論、安価で効率よくエージング試験を行うことも可能である。なお、本実施形態では、差動増幅回路に対する電源の切り換え動作はいらなくなるものの、２つの差動増幅回路に加えて、判定信号の切り換えスイッチやその制御用信号ラインも追加する必要がある。加えて、駆動時には差動増幅回路への電源供給による消費電力増加も問題となるので、やはりＴＥＧパネルでの採用が望ましい。
【００７９】
〔パネル表示面撮影方式による検査が可能な第３実施形態〕
上述したアクティブマトリクス型液晶表示パネルは不良判定基準となる値を一つだけとして、１フレーム内で１回のみ判定し、その結果である出力も、正常状態の輝度か不良状態の輝度かの２値でしか得られなかった。本実施形態は、１種類又は２種類以上の判定基準に基づく判定を１フレーム内で２回以上行い、その結果である輝度も３値以上とすることができる不良画素判定手段を液晶セルに設けたアクティブマトリクス型液晶表示パネルである。なお、不良画素判定手段には、例えば、図１（ａ）の構成を代用でき、不良判定基準信号１０６の供給制御と差動増幅回路１０５の動作制御とにより実現する。以下、その動作を図８のタイミングチャートに基づき説明する。
【００８０】
図８（ａ１）のように、スイッチング用画素ＴＦＴ１０３がオンになって再びオンになる直前までの１フレームの間に、評価用画素容量素子１０４は表示信号によってその電位と同じＶcmaxになるまでチャージされて、徐々に電位が下がって行く（図８（ａ２）参照）。この評価用画素容量素子１０４の電位レベル低下が許容範囲内のものか許容範囲を超えるものかを差動増幅回路１０５により判定する。この差動増幅回路１０５は、本実施形態では１フレーム内で２回動作させるものとし（図８（ａ３）参照）、各動作時に判定基準信号を異ならしめてある。具体的には、１回目の判定における判定基準信号の設定は比較的厳しい不良判定基準として信号電位の高い第１水準とし、２回目は比較的緩い不良判定基準として信号電位の低い第２水準（少なくとも上記第１水準の信号電位よりも低い電位）とした。
【００８１】
更に、上記のような評価用画素容量素子１０４の電荷保持機能を判定するために、例えば、高レベル不良判定基準信号Ｌｂと、中レベル不良判定基準信号Ｌｃと、低レベル不良判定基準信号Ｌｄを、差動増幅回路１０５の第２入力とした夫々の場合について説明する。なお、本例で示す液晶１０８はノーマリーホワイトで、液晶層に電圧印加した表示時に黒となり、液晶層に電圧印加しない非表示時に白となる。
【００８２】
先ず、高レベル不良判定基準信号Ｌｂを差動増幅回路１０５の第２入力とした場合である。差動増幅回路１０５が１フレーム内の最初に動作した時、高レベル不良判定基準信号Ｌｂの信号電位は、判定基準の比較的高い第１水準にあり、評価用画素容量素子１０４の電位は既に第１水準よりも低くなっているため、差動増幅回路１０５はローレベルを出力し（出力側電位がＶss）、表示用画素容量素子１０７はチャージされず、液晶１０８も非表示（白）となる（図８（ｂ１）〜（ｂ３）参照）。続いて、差動増幅回路１０５が１フレーム内の２回目に動作した時、高レベル不良判定基準信号Ｌｂの信号電位は、判定基準の比較的低い第２水準にあるものの、評価用画素容量素子１０４の電位は既に第２水準よりも低くなっているため、差動増幅回路１０５はローレベルを出力し（出力側電位がＶss）、表示用画素容量素子１０７はチャージされず、液晶１０８も非表示（白）となる（図８（ｂ１）〜（ｂ３）参照）。すなわち、この場合は、１フレームを通して、液晶１０８はずっと白（非表示）に見える。
【００８３】
次に、中レベル不良判定基準信号Ｌｃを差動増幅回路１０５の第２入力とした場合である。差動増幅回路１０５が１フレーム内の最初に動作した時、中レベル不良判定基準信号Ｌｃの信号電位は、判定基準の比較的高い第１水準にあるものの、評価用画素容量素子１０４の電位は未だ第１水準よりも高くなっているため、差動増幅回路１０５はハイレベルを出力し（出力側電位がＶdd）、表示用画素容量素子１０７はチャージされ、液晶１０８も表示（黒）となる（図８（ｃ１）〜（ｃ３）参照）。続いて、差動増幅回路１０５が１フレーム内の２回目に動作した時、中レベル不良判定基準信号Ｌｃの信号電位は、判定基準の比較的低い第２水準にあるものの、評価用画素容量素子１０４の電位は既に第２水準よりも低くなっているため、差動増幅回路１０５はローレベルを出力し（出力側電位がＶss）、表示用画素容量素子１０７はディスチャージされ、液晶１０８も非表示（白）となる（図８（ｃ１）〜（ｃ３）参照）。すなわち、この場合は、１フレーム中に、液晶１０８が黒（表示）の期間と白（非表示）の期間が混在することから、時間階調によるトータル輝度で液晶１０８はグレー（半表示）に見える。
【００８４】
最後に、低レベル不良判定基準信号Ｌｄを差動増幅回路１０５の第２入力とした場合である。差動増幅回路１０５が１フレーム内の最初に動作した時、低レベル不良判定基準信号Ｌｄの信号電位は、判定基準の比較的高い第１水準にあるものの、評価用画素容量素子１０４の電位は未だ第１水準よりも高くなっているため、差動増幅回路１０５はハイレベルを出力し（出力側電位がＶdd）、表示用画素容量素子１０７はチャージされ、液晶１０８も表示（黒）となる（図８（ｄ１）〜（ｄ３）参照）。続いて、差動増幅回路１０５が１フレーム内の２回目に動作した時、低レベル不良判定基準信号Ｌｄの信号電位は、判定基準の比較的低い第２水準にあり、評価用画素容量素子１０４の電位は未だ第２水準よりも高いため、差動増幅回路１０５はハイレベルを出力し（出力側電位がＶdd）、表示用画素容量素子１０７は再びチャージされ、液晶１０８も表示（黒）となる（図８（ｄ１）〜（ｄ３）参照）。すなわち、この場合は、１フレームを通して、液晶１０８はずっと黒（表示）に見える。
【００８５】
上述の例では、評価用画素容量素子１０４の電位低下特性を一定とし、その判定に用いる不良判定基準信号を高レベル・中レベル・低レベルと変化させることで、液晶１０８に３種類の表示態様が生ずることを示したが、これは相対的に、一定の不良判定基準信号を差動増幅回路１０５の第２入力とした場合に、評価用画素容量素子１０４の電位低下状況に応じて、液晶１０８に３種類の表示態様が生ずることを意味する。
【００８６】
すなわち、１フレーム内で時間を異ならしめて第１水準の信号電位と第２水準の信号電位とに変化する不良判定基準信号を用い、各判定水準毎に不良判定を行う不良画素判定手段においては、不良判定基準信号の第１水準の信号電位で不良判定を行った場合と第２水準の信号電位で不良判定を行った場合とが共に正常であれば、１フレームを通して液晶１０８は表示（黒）となり、不良判定基準信号の第１水準の信号電位で不良判定を行った場合と第２水準の信号電位で不良判定を行った場合とが共に不良であれば、１フレームを通して液晶１０８は非表示（白）となり、不良判定基準信号の第１水準の信号電位で不良判定を行った場合と第２水準の信号電位で不良判定を行った場合の一方が正常判定で他方が不良判定であれば、１フレーム内の一定期間は液晶１０８が表示（黒）で残りの期間は非表示（白）となって表示時間と非表示時間との割合に応じた時間階調の半表示（グレー）となり、パネル表示面の各画素は、黒・グレー・白の３態様の何れかとなる。
【００８７】
そして、パネル表示面に現れる３態様の各輝度差を、比較的安価なデジタルカメラ等の撮像手段で判別可能となるようにすれば（図８（ｃ３）では、１フレーム内の黒表示時間と白表示時間を等しくして、概ね５０％グレーとし、黒と白のいずれとも同等の輝度差が得られるようにした。）、上述したパネル表示面撮影方式による検査に適用すれば、正常・不良のほかに半不良の判定が可能となる。このような半不良の判定結果に対しては、液晶パネルの使用目的に応じて、許容範囲と扱っても不可と扱っても良く、自由に設定することが出来る。
【００８８】
なお、表示・半表示・非表示の３態様に区分するに際しては、不良判定基準信号における第１水準および第２水準の信号電位の設定や、差動増幅回路１０５を作動させる判定タイミングによって、厳しい判定や緩い判定を随意に設定できる。不良判定基準信号に設ける判定水準の信号電位も２種類に限らず、３種類以上としても良い。また、上述した例の如く、判定毎に異なる判定基準を設定せずに、一定の判定基準（変動のない一定電圧の判定基準信号）を用いて、１フレーム内の任意のタイミングで複数回不良判定を行っても、時間階調による半表示態様を得ることができると共に、差動増幅回路１０５を作動させる判定タイミングによって、実質的な判定の厳しさを変えることができる。さらに、１フレーム内の判定回数を増やせば、白と黒の間の中間階調が増えるので、判定結果を４態様以上とすることも出来る。加えて、差動増幅回路１０５による判定を行う時、第２入力の不良半手基準信号の判定水準に応じて異なる電源電圧を供給すれば、判定結果の出力レベルに応じた階調表現を行うことが出来るので、１フレーム内で差動増幅回路１０５からの出力が切り換わる事による時間階調と、差動増幅回路が動作した時の出力レベルに応じた階調表示との相乗表現として、一層細かい階調表示を実現でき、高い自由度で時間階調によるトータル輝度の設定を行うことが可能となる。
【００８９】
上述した如く、本実施形態に係るアクティブマトリクス型液晶表示パネルの液晶セルに設ける不良画素判定手段は、１フレーム内で複数回の不良判定を行って、１フレーム内で表示と非表示が切り換わることに基づく時間階調により、表示色（例えば、黒）と非表示色（例えば、白）との間の中間調表示を可能ならしめ、この中間調を含む３種類以上の表示態様による自由度の高い不良画素判定が可能となる。なお、本実施形態で採用した不良画素判定手段においても、評価用画素容量素子１０４の不良によって歩留まりが落ちる可能性、および不良画素判定手段の差動増幅回路を動作させることにより消費電力の増加といったデメリットがあるため、評価用のＴＥＧパネルへの適用が望ましい。
【００９０】
〔パネル表示面撮影方式による検査が可能な第４実施形態〕
上述した第３実施形態のアクティブマトリクス型液晶表示パネルは、不良画素判定手段として、一つの差動増幅回路の第２入力へ、１種類又は２種類以上の判定水準を含む判定基準信号を供給すると共に、その判定水準毎に不良判定を行うものとしたが、同様の手法を、複数の差動増幅回路によって実現することもできる。第４実施形態に係るアクティブマトリクス型液晶表示パネルにおいては、図９に示すように、第１差動増幅回路１０５と並列に第２差動増幅回路１３０を設け、これら第１，第２差動増幅回路１０５，１３０からの判定信号の何れか一方を出力させるように切り換える判定信号切換スイッチ１３１を設けたものである。
【００９１】
この第４実施形態における不良画素判定手段は、評価用画素容量素子１０４と、判定用信号が第１入力で第１不良判定基準信号線１３２からの第１不良判定基準信号が第２入力となる第１差動増幅回路１０５と、判定用信号が第１入力で第２不良判定基準信号線１３２からの第２不良判定基準信号が第２入力となる第２差動増幅回路１３０と、判定信号切換スイッチ１３１から成り、比較的厳しい第１判定基準で検査する時には、判定信号切換スイッチ１３１を第１差動増幅回路１０５側に切り換えて、比較的高い閾値である第１不良判定基準信号に基づく不良画素判定を第１差動増幅回路１０５により行い、比較的緩い第２判定基準で検査する時には、判定信号切換スイッチ１３１を第２差動増幅回路１３０側に切り換えて、比較的低い閾値である第２不良判定基準信号に基づく不良画素判定を第２差動増幅回路１３０により行うのである。
【００９２】
斯く構成した不良画素判定手段においては、１フレーム内の適宜なタイミングで判定信号切換スイッチ１２１を切り換え、選択された第１差動増幅回路１０５もしくは第２差動増幅回路１３０により、第１不良判定基準信号もしくは第２不良判定基準信号に応じた不良画素判定を行うことで、第１差動増幅回路１０５もしくは第２差動増幅回路１３０の出力電位（ハイレベルのＶddもしくはローレベルのＶss）に応じて、液晶１０８が表示（例えば、黒）もしくは非表示（例えば、白）となる。従って、上述した第３実施形態に係るアクティブマトリクス型液晶表示パネルと同様に、中間調を含む３種類以上の表示態様による自由度の高い不良画素判定が可能となる。また、不良判定基準信号を入力する差動増幅回路を３つ以上設けると共に、これらの出力を切り換え可能な切換スイッチを設ければ、より多くの中間調を生ぜしめることが出来る。
【００９３】
なお、本実施形態に係るアクティブマトリクス型液晶表示パネルで採用した不良画素判定手段の如く構成した場合には、複数種類の不良判定基準信号を夫々複数の差動増幅回路へ同時に入力しておけば良いので、上述した第３実施形態の如く、不良判定基準信号の判定水準（信号電位）を高速に切り換える必要が無いため、より安定した判定動作を期せるという利点がある。加えて、複数の差動増幅回路に対して異なる電源電圧を入力する構成としておけば、動作した差動増幅回路における正常判定時の出力レベルに応じた階調表現を行うことが出来るので、上述した第３実施形態のように、差動増幅回路へ供給する電源電圧の高速な切換を行うことなく、不良判定基準信号による判定水準に応じた差動増幅回路の出力電圧を調整できるので、表示・非表示の切り替えによる時間階調と出力電圧を変化させた階調表示との組み合わせによる多彩な階調設定を安定して実現できるという利点もある。
【００９４】
〔不良画素判定信号による検査が可能な第１実施形態〕
図１０は、マトリクス状に配置された画素を選択して表示制御を行うアクティブマトリクス型液晶表示パネルにおける一つの画素を構成する液晶セルの腰部を示すもので、ゲート線１０１にゲートが、ソース線１０２にソースが各々接続されたスイッチング用画素ＴＦＴ１０３のドレイン側は液晶１０８の画素電極に接続され、その間に評価用兼表示用画素容量素子１１０が並列に接続されている。そして、評価用兼表示用画素容量素子１１０と液晶１０８との間の信号電位が第１入力となる差動増幅回路１０５の第２入力には、不良判定基準信号１０６が入力され、差動増幅回路１０５の出力は判定信号として判定信号出力線１１１から外部へ出力される。なお、評価用兼表示用画素容量素子１１０としては、液晶容量を補うのに必要十分な程度の容量を備えたものでも良いし、歩留まりや信頼性の予測に供し得る大容量の容量素子としても良い。
【００９５】
上記のように、評価用兼表示用画素容量素子１１０と差動増幅回路１０５を設けた液晶セルを含む第１実施形態に係るアクティブマトリクス型液晶表示パネルにおいては、スイッチング用画素ＴＦＴ１０３がＯＮになると、ソース線１０２から供給される表示信号により、評価用兼表示用画素容量素子１１０がチャージされ、スイッチング用画素ＴＦＴ１０３がＯＦＦになった後も、評価用兼表示用画素容量素子１１０のチャージ量に応じた電圧が差動増幅回路１０５の第１入力および液晶１０８の画素電極に印加される。評価用兼表示用画素容量素子１１０にリークが生じていなければ、時間経過に伴う電圧低下は許容範囲内となり、リークが生じていれば、時間経過に伴う電圧低下は許容範囲を超えたものとなる。
【００９６】
そして、適宜なタイミングで電源供給した差動増幅回路１０５は、第１入力の電圧と、第２入力として受ける不良判定基準信号の電圧とを比較し、第１入力の電圧が不良判定基準信号の電圧よりも高ければ、正常状態判定信号としてハイレベルの信号を出力し、第１入力の電圧が不良判定基準信号の電圧以下であった場合、差動増幅回路１０５は不良状態判定信号としてローレベルの信号を出力する。
【００９７】
すなわち、第１実施形態においては、評価用兼表示用画素容量素子１１０が正常（時間経過に伴う電圧低下が許容範囲内である状態）で、不良画素判定を行った時（差動増幅回路１０５を作動させた時）に液晶１０８の画素電極への電圧印加が適正電圧以上に保持されていた場合には、差動増幅回路１０５から正常判定信号を出力させ、評価用兼表示用画素容量素子１１０が不良で十分な電荷保持機能が実現されていない状態（時間経過に伴う電圧低下が許容範囲を超えた状態）で、不良画素判定を行った時（差動増幅回路１０５を作動させた時）に液晶１０８の画素電極への電圧印加が適正電圧を下回っていた場合には、差動増幅回路１０５から不良判定信号を出力させるので、判定信号出力線１１１を介して外部で取り出せる判定信号から、不良画素を判定することが出来る。
【００９８】
上述したように、第１実施形態においては、評価用兼表示用画素容量素子１１０と、不良判定基準信号１０６を第２入力に受ける差動増幅回路１０５とが協働することで、「液晶層に適正な電圧印加を行える正常状態か、適正な電圧印加が不能な不良状態かを判定し、その結果を出力可能な不良画素判定手段」として機能する。
【００９９】
また、上記構成の不良画素判定手段は、アクティブマトリクス型液晶表示パネルに組み上げる前のアクティブマトリクス型液晶表示パネル用素子基板（素子形成工程，配線形成工程，画素電極形成工程まで行ったもの）における不良素子判定手段として用いることも出来る。すなわち、評価用兼表示用画素容量素子１１０と、不良判定基準信号１０６を第２入力に受ける差動増幅回路１０５とが協働することで、「画素電極に電圧を印加する画素表示用容量素子から適正な電圧印加を一定期間以上行える正常状態か、適正な電圧印加を一定期間以上行えない不良状態かを判定し、その結果を出力可能な不良素子判定手段」として機能する。
【０１００】
なお、後述する不良判定信号出力タイプの不良画素判定手段も、同様に、アクティブマトリクス型液晶表示パネル用素子基板における不良素子判定手段として用いることができる。また、不良素子判定手段を適用できるアクティブマトリクス型液晶表示パネル用素子基板としては、素子形成工程と配線形成工程が済んでいれば良く、画素電極が形成されていなくても、不良素子判定手段の出力による不良素子の判定が可能である。
【０１０１】
ここで、上述した不良画素判定手段（図１０に示す構成）における各機能の具体的動作を図１１のタイミングチャートに基づき詳述する。なお、階調表現を行う液晶パネルの場合には、表示信号の電圧に応じた電位レベルとなるように評価用兼表示用画素容量素子１１０をチャージするので、階調表現に応じた画素の輝度範囲を判定できるように不良判定基準信号の信号電位を適宜変えて判定しなければならないが、本例では、説明を簡単にするため、ノーマリーホワイトの液晶パネルで表示（黒）と非表示（白）の二値表現を行うものとし、表示時における評価用兼表示用画素容量素子１１０の適正な電圧レベルに応じた不良画素判定基準信号が差動増幅回路１０５の第２入力へ供給されるものとした。
【０１０２】
先ず、画素表示が適正な場合を図１１（ａ）に示す。ゲート信号によりスイッチング用ＴＦＴ１０３がオンになると、表示信号の電位レベルに応じて、評価用兼表示用画素容量素子１１０がチャージされ、液晶１０８を表示（黒）状態にする。この評価用兼表示用画素容量素子１１０にリークが生じていなければ、再びスイッチング用画素ＴＦＴ１０３がオンとなってリフレッシュされるまで、許容範囲の電圧低下に止まり、液晶１０８も表示（黒）状態に保持される。従って、１フレーム内の適宜なタイミングで差動増幅回路１０５に電源供給を行って動作させれば、差動増幅回路１０５の出力である判定信号を得ることが出来る。なお、差動増幅回路１０５の出力側電位は、電源供給されている回路動作時のみＶddもしくはＶssに固定され、それ以外の期間は特に出力側電位が固定されないために、若干変動してしまう可能性もあるが、例えば、差動増幅回路１０５が電源供給により動作して出力側電位がＶddもしくはＶssに固定されている間の判定信号を外部計測器で検出すれば、ＶddもしくはＶssを判定信号として得ることが出来る。
【０１０３】
なお、判定信号を取り出すタイミングや回数は特に限定されるものではないが、図１１に示す例においては、１フレーム（表示信号による書込が行われてから次の表示信号による書込が行われる直前までの期間）の間に２回の判定信号を取得するものとした。すなわち、１フレーム内の最初に差動増幅回路１０５を作動させた時に正常状態を示す判定信号（電位Ｖddのハイレベル）が出力され、判定信号出力線１１１がハイレベルに保持され、１フレーム内で２回目に差動増幅回路１０５を作動させた時にも、評価用兼表示用画素容量素子１１０の電圧低下が基準範囲内であることから、差動増幅回路１０５から正常状態を示す判定信号が出力され、判定信号出力線１１１は継続してハイレベルに保持される。なお、１回の判定信号取得で特に厳しい判定を行う場合には、リフレッシュされる直前に差動増幅回路１０５を動作させれば良い。
【０１０４】
次に、画素表示が不良な場合を図１１（ｂ）に示す。ゲート信号によりスイッチング用ＴＦＴ１０３がオンになると、表示信号の電位レベルに応じて、評価用兼表示用画素容量素子１１０がチャージされ、液晶１０８を表示（黒）状態にする。しかしながら、この評価用兼表示用画素容量素子１１０にはリークが生じているため、再びスイッチング用画素ＴＦＴ１０３がオンとなってリフレッシュされるまでに、許容範囲を超える電圧低下が生じ、液晶１０８は表示（黒）状態を保持できず、半表示（灰）状態から非表示（白）状態へと変化して行く。
【０１０５】
このような評価用兼表示用画素容量素子１１０の不良検出に際して、１フレーム内の適宜なタイミングで２回、差動増幅回路１０５に電源供給を行って動作させれば、リークによる評価用兼表示用画素容量素子１１０の電圧低下の状態を差動増幅回路１０５の出力である判定信号から知ることが出来る。すなわち、最初に差動増幅回路１０５を動作させた時には正常状態を示す判定信号（電位Ｖddのハイレベル）が出力されて、判定信号出力線１１１のがハイレベルになるものの、２回目に差動増幅回路１０５を作動させた時には不良状態を示す判定信号（電位Ｖssのローレベル）が出力されて、判定信号出力線１１１がローレベルに変化し、液晶１０８を表示状態に保持できる電圧が保たれていないことが分かる。すなわち、１回目の判定結果が正常状態であっても２回目の判定結果が不良状態であることから、この評価用兼表示用画素容量素子１１０にはリークが発生しているものと判定できる。
【０１０６】
上述した如く、不良画素判定手段を設けることで、画素の不良判定時における判定信号（電位Ｖddのハイレベル）と正常判定時における判定信号（電位Ｖssのローレベル）とに基づいて、不良判定を容易に行うことが可能となる。加えて、評価用画素容量素子１０４に生じたリークの判定に際しては、判定基準となる閾値電圧（差動増幅回路１０５の第２入力電圧）のレベル設定だけではなく、その判定タイミングの設定（リフレッシュ直後に判定するか、リフレッシュ直前に判定するか）によっても、判定基準を厳しくしたり緩くしたりできる。
【０１０７】
なお、図１１では、視覚的に差異が明瞭となるよう、評価用兼表示用画素容量素子１１０における電位レベル低下を顕著な状態で図示したが、実際にはもっと微妙な差異を検出するものである。例えば、液晶への印加電圧±５Ｖに対して２５６階調を想定すると、１階調は約０．４％（２０ｍＶ）の僅かな差であり、正常画素であれば概ねこの範囲（０．４〜２％以内）の変動となるように設計されており、この微妙な差異が不良と正常の分かれ目となる。従って、差動増幅回路１０５の第２入力へ供給する不良判定基準信号として、適正な第１入力電圧（実質的に液晶１０８への適正な印加電圧）の０．４〜２％低い範囲内の定電圧を用いれば、差動増幅回路１０５の出力を高精細な階調表現が可能な液晶パネルの不良画素判定に適用できる。なお、安価なデジタルカメラの撮影画像により判定できるレベルの不良画素判定にも対応させるなら、差動増幅回路１０５の第２入力へ供給する不良判定基準信号として、適正な第１入力電圧の２〜２０％低い範囲内の定電圧を用いれば良い。
【０１０８】
次に、液晶セルＢをマトリクス状に配した回路構成概略を図１２に示す。各液晶セルＢの構成は、図１３に示すように、差動増幅回路１０５として図３で示した回路を用いたものであるが、アンプコントロール信号線２１１をゲート信号線１０１から引き出して、ゲート信号をアンプコントロール信号として代用した点で相違する。
【０１０９】
各液晶セルＢは、上述したアクティブマトリクス型液晶表示パネル用素子基板と同様に、ゲートドライバにより制御されるゲート線１０１、ソース信号線１０２、アンプ動作用高圧側電源線２０１、不良判定基準信号線２０８およびアンプ動作用低圧側電源線２１０に接続される。ソースドライバにより制御されるソース信号用サンプリングスイッチ２２１およびソース信号オン／オフスイッチ２２４によって表示信号供給先となるソース信号線１０２が切り替えられる。また、ソース信号用サンプリングスイッチ２２１と連動する判定信号用サンプリングスイッチ２２３と、上記ソース信号オン／オフスイッチ１０２と排他的に動作する判定信号外部出力オン／オフスイッチ２２５とによって、判定信号出力線２０９から判定信号外部出力線２２２へ判定信号を取り出す。
【０１１０】
すなわち、ソースドライバによってソース信号用サンプリングスイッチ２２１が動作する際には、判定信号用サンプリングスイッチ２２３も連動して動作し、ソース信号オン／オフスイッチ２２５をオンさせる（判定信号外部出力オン／オフスイッチ２２５はオフとなる）ことで、このソースライン内の液晶セルＢへソース信号を書き込み、判定信号外部出力オン／オフスイッチ２２５をオンさせる（ソース信号オン／オフスイッチ２２５はオフとなる）ことで、このソースライン内の液晶セルＢから判定信号を取り出せるのである。しかも、上記判定信号の外部出力は、液晶パネルに組み上げる前のアクティブマトリクス型液晶表示パネル用素子基板でも行うことが出来る。また、この回路構成例は、全ての画素に不良画素判定手段を設けることから、各画素の開口率が低くなることは否めないものの、実動作時（不良判定を行わない表示動作時）には、各画素の差動増幅回路をオフにしておくことができるので、実動作時の消費電力を抑えることができ、量産パネルへより好適に用いることができる。
【０１１１】
なお、ソース信号の切換はソース線単位であるが、不良画素判定手段（差動増幅回路１０５）の動作をコントロールするアンプコントロール信号はゲート線単位で切り換えられるため、ソース信号の順次書き込み及び各画素の判定結果の順次外部出力は、それぞれフレーム単位（１画面全ての画素に順次ソース信号を書き込んだ後、１画面全ての画素の判定結果を順次外部出力する）で行うことになる。
【０１１２】
上述した液晶セルＢの接続回路構成では、ゲート信号をアンプコントロール信号として代用することにより、ライン数を減らして実装を容易にするものとしたが、回路構成では、ある判定したい画素の差動増幅回路１０５がオンになった際に、スイッチング用画素ＴＦＴ１０３もオンになってしまうため、判定対象電位がソース線と繋がって変動し、誤判定する可能性もある。そこで、図１４に、不良画素判定の感度を維持するべく、ゲート信号とは独立したアンプコントロール信号を利用できるようにした回路構成を示す。
【０１１３】
各液晶セルＣの構成は、図１５に示すように、差動増幅回路１０５として図３で示した回路を用いたものであるが、不良画素判定時ゲート信号線２１２からアンプコントロール信号を取得した点で相違する。この不良判定時ゲート信号線２１２は、ゲート線１０１のオン／オフを切り換えるゲート信号オン／オフスイッチ２２６と排他的に動作するアンプコントロール信号オン／オフスイッチ２２７によってゲート信号の供給／停止を制御されるものである。この構成により、ゲート信号とアンプコントロール信号を排他的に液晶セルＣへ供給することが可能となる。また、この回路構成例は、全ての画素に不良画素判定手段を設けることから、各画素の開口率が低くなることは否めないものの、実動作時（不良判定を行わない表示動作時）には、各画素の差動増幅回路をオフにしておくことができるので、実動作時の消費電力を抑えることができ、量産パネルへより好適に用いることができる。
【０１１４】
また、図１６には、液晶セルＣの接続で実装素子を簡略化した回路構成を示す。ソースドライバによってソース信号／判定信号兼用サンプリングスイッチ２３０を制御し、ソース信号入力線２２０と判定信号外部出力線２２２を切り換えるソース信号／判定信号切換スイッチ２３１の何れか一方がソース信号／判定信号兼用信号線２３２を介して送受されるようにし、ゲート線１０１と不良画素判定時ゲート信号線２１２を切り換えるゲート信号／アンプコントロール信号切換スイッチ２３３によって、ゲートドライバからのゲート信号を画素ＴＦＴ１０３のスイッチ用ゲート信号と差動増幅回路１０５の動作用アンプコントロール信号の何れかとして用いるのである。なお、この回路構成は、動作的に問題はないものの、ソース信号供給用のラインと判定信号取得用のラインを共通化（ソース信号／判定信号兼用信号線２３２）したため、ある液晶セルＣから判定信号を取得する際に、同一ライン上の別の液晶セルＣの評価用兼表示用画素容量素子１１０の電位が、スイッチング用画素ＴＦＴ１０３のリークによって多少変動してしまう可能性があり、信頼性の面では若干劣る。また、この回路構成例も、全ての画素に不良画素判定手段を設けることから、各画素の開口率が低くなることは否めないものの、実動作時（不良判定を行わない表示動作時）には、各画素の差動増幅回路をオフにしておくことができるので、実動作時の消費電力を抑えることができ、量産パネルへより好適に用いることができる。
【０１１５】
〔不良画素判定信号による不良画素判定方法の実施形態〕
上記のように不良画素判定手段を設けたアクティブマトリクス型液晶表示パネルの不良画素判定方法の実施形態を図１７に基づいて説明する。
【０１１６】
不良画素判定信号の計測手段を備えた駆動回路により評価用パネルを動作制御することで、各画素の判定結果がフレーム単位で取得され、この判定信号をパーソナルコンピュータ等の信号処理手段へ転送し、欠陥画素の情報処理を行う。このように、不良判定信号出力機能を備えたアクティブマトリクス型液晶表示パネルを用いれば、比較的安価に作製できるパネル駆動回路と信号処理手段とによって不良判定を行うことが出来るので、夫々の評価用パネルに駆動回路と信号処理手段を用意して、初期状態の不良箇所だけではなく、エージング後の点欠陥の増加なども把握できる。また、この画素判定方法は、液晶パネルに組み上げる前のアクティブマトリクス型液晶表示パネル用素子基板でも行うことが出来るので、プロービング法に変わる検査方法としても利用できる。
【０１１７】
〔不良画素判定信号による検査が可能な第２実施形態〕
上述したアクティブマトリクス型液晶表示パネルは直流駆動型を想定していたが、交流駆動型のアクティブマトリクス型液晶表示パネルにも不良画素判定手段を設けることが出来る。すなわち、交流駆動の極性反転に応じて、差動増幅回路の電源及び不良判定信号の極性を切り換えることによって、交流駆動型のアクティブマトリクス型液晶表示パネルに用いることが可能な不良画素判定手段をシンプルに実現できる。しかしながら、外部の駆動回路から差動増幅回路の電源および不良判定信号の極性反転の切換を行うことができない場合にも、交流駆動に対応可能な不良画素判定手段を設けた実施形態を、以下に説明する。第２実施形態に係るアクティブマトリクス型液晶表示パネルにおいては、図１８に示すように、第１差動増幅回路１０５と並列に第２差動増幅回路１２０を設け、これら第１，第２差動増幅回路１０５，１２０からの判定信号の何れか一方を出力させるように切り換える判定信号切換スイッチ１２１を設けたものである。
【０１１８】
この第２実施形態における不良画素判定手段は、評価用兼表示用画素容量素子１１０と、判定用信号が第１入力で不良判定基準信号が第２入力となる第１差動増幅回路１０５と、判定用信号が第１入力で不良判定基準信号が第２入力となる第２差動増幅回路１２０と、判定信号切換スイッチ１２１から成り、第１差動増幅回路１０５と第２差動増幅回路１２０とで、その電源極性を入れ替えてある。例えば、液晶１０８の画素電極がプラス（対向電極は相対的にマイナス）となる極性での電圧印加時には、ゲート信号による素子選択に同期させて判定信号切換スイッチ１２１を第１差動増幅回路１０５側に切り換えて、第１差動増幅回路１０５による不良画素判定を行い、液晶１０８の画素電極がマイナス（対向電極は相対的にプラス）となる極性での電圧印加時には、ゲート信号による素子選択に同期させて判定信号切換スイッチ１２１を第２差動増幅回路１２０側に切り換えて、上記第１差動増幅回路１０５とは電源極性が逆である第２差動増幅回路１２０による不良画素判定を行うのである。なお、評価用兼表示用画素容量素子１１０としては、液晶容量を補うのに必要十分な程度の容量を備えたものでも良いし、歩留まりや信頼性の予測に供し得る大容量の容量素子としても良い。また、本実施形態では、ゲート信号に同期させて判定信号切換スイッチ２１２により第１差動増幅回路１０５と第２差動増幅回路１２０の切換制御を行うものとしたが、この切換制御は駆動方法に応じて適宜に行えば良い。
【０１１９】
斯く構成した不良画素判定手段においては、極性反転に応じて第１差動増幅回路１０５と第２増幅回路１２０が交互に選択されるので、評価用兼表示用画素容量素子１１０にリークが発生していれば、チャージ極性が変わっても、第１，第２差動増幅回路１０５，１２０が不良判定基準信号に基づいて行う閾値判定で不良と判定されて、判定信号出力線１１１より不良判定信号が出力されることとなる。従って、この第２実施形態に係るアクティブマトリクス型液晶表示パネルにおいても、比較的安価に作製できるパネル駆動回路と信号処理手段とによって不良判定を行うことが出来るので、夫々の評価用パネルに駆動回路と信号処理手段を用意して、初期状態の不良箇所だけではなく、エージング後の点欠陥の増加なども把握できる。また、本実施形態に係るアクティブマトリクス型液晶表示パネルでは、２つの差動増幅回路に加えて、判定信号の切り換えスイッチやその制御用信号ラインも追加する必要があるため、各画素の開口率が低くなることは否めないものの、実動作時（不良判定を行わない表示動作時）には、各画素の差動増幅回路をオフにしておくことができるので、実動作時の消費電力を抑えることができ、量産パネルへより好適に用いることができる。
【０１２０】
〔パネル表示面撮影方式および不良画素判定信号による検査が可能な実施形態〕
アクティブマトリクス型液晶表示パネルの表示面を撮像して不良画素を判定するのに適した不良画素判定手段を備える発明の実施形態と、アクティブマトリクス型液晶表示パネルから不良画素判定信号を取得できる不良画素判定手段を備える発明の実施形態を説明したが、次に、これらの機能を併せて備える不良画素判定手段を設けたアクティブマトリクス型液晶表示パネルの実施形態を図１９および図２０に基づいて説明する。
【０１２１】
図１９は、マトリクス状に配置された画素を選択して表示制御を行うアクティブマトリクス型液晶表示パネルにおける一つの画素を構成する液晶セルの腰部を示すもので、ゲート線１０１にゲートが、ソース線１０２にソースが各々接続されたスイッチング用画素ＴＦＴ１０３のドレイン側には評価用画素容量素子１０４を並列に接続され、これを差動増幅回路１０５の第１入力となる。この差動増幅回路１０５の第２入力には、図示を省略した不良判定基準信号供給源から不良判定基準信号１０６が供給され、その出力側は、並列接続された表示用画素容量素子１０７を介して液晶１０８の画素電極に接続されると共に、判定信号出力線１１１を介して差動増幅回路１０５の出力を取り出す。差動アンプ回路の回路構成例を図２０に示す。なお、判定信号出力線１１１，２０９を介して取り出された判定信号は、判定信号外部出力線を経て外部へ導出される。
【０１２２】
上記のように、評価用画素容量素子１０４と差動増幅回路１０５を設けた液晶セルを含むアクティブマトリクス型液晶表示パネルにおいて、評価用画素容量素子１０４にリークが無ければ、時間経過に伴う評価用画素容量素子１０４の電圧低下は許容範囲内であるから、差動増幅回路１０５の第１入力の電圧が、第２入力として受ける不良判定基準信号の電圧よりも高いので、差動増幅回路１０５より正常状態判定信号としてハイレベルの信号が出力され、判定信号出力線１１１から外部へ導出されると共に、表示用画素容量１０７がチャージされ、差動増幅回路１０５がオフになった後にも、表示用画素容量素子１０７のチャージ量に応じた電圧が液晶１０８の画素電極に印加され続けるので、液晶１０８は表示状態を保つこととなる。
【０１２３】
一方、評価用画素容量素子１０４が不良で、リーク電流が生じている場合には、時間経過に伴う評価用画素容量素子１０４の電圧低下は許容範囲を超えていることから、差動増幅回路１０５の第１入力に印加される電圧は不良判定基準信号の電圧よりも低くなってしまう。よって、差動増幅回路１０５の第１入力の電圧が第２入力の電圧よりも低いために、差動増幅回路１０５より不良状態判定信号としてローレベルの信号が出力され、判定信号出力線１１１から外部へ導出される一方、表示用画素容量１０７はチャージされず、液晶１０８は非表示のままとなる。
【０１２４】
すなわち、本実施形態においては、評価用画素容量素子１０４が不良で十分な電荷保持機能が実現されていない場合には、表示用画素容量素子１０７のチャージを行わせないことで、不良画素の液晶１０８を非表示とし、正常画素と不良画素を輝度差で明確に識別できるようにすると共に、不良画素判定手段による判定結果である判定信号を外部で取り出して処理することも可能となる。よって、不良画素判定手段による判定結果を画面表示と判定信号の両方から取得し、両結果の相関や不良画素に対する検出感度の優劣を比較することも出来る。なお、本実施形態における不良画素判定手段の評価用画素容量素子１０４は、表示用画素容量素子１０７よりも大面積の容量素子としておくことで、ピンホールなどの局所欠陥に当たる確率を上げ、表示用画素容量素子１０７の歩留まりや信頼性の予測を行うことができるものである。また、この評価用画素容量素子１０４を含む不良画素判定手段を設けるアクティブマトリクス型液晶表示パネルでは、各画素の開口率が低くなることは否めないものの、実動作時（不良判定を行わない表示動作時）には、各画素の差動増幅回路をオフにしておくことができるので、実動作時の消費電力を抑えることができ、量産パネルへより好適に用いることができる。
【０１２５】
〔ダミー画素の液晶セルにのみ不良画素判定手段を設けた実施形態〕
上述した種々の不良画素判定手段（パネル表示面撮影方式の検査が可能な不良画素判定手段、不良画素判定信号による検査が可能な不良画素判定手段および両方式の検査が可能な不良画素判定手段）は、任意の画素に適用して構わず、例えば、製品時有効表示エリアの更に外縁に設けたダミー画素となる液晶セルに設けても良い。
【０１２６】
ダミー画素は、図２１に示すように、製品時有効表示エリアの外側に形成されることから、製品加工後には見えなくなる箇所であり、しかも、表示欠陥や表示ムラが発生し易い部位である反面、不良画素判定手段を作り込む上での制約が少ない。加えて、この表示欠陥が生じ易い部位で画素欠陥の判定を行えば、有効表示エリア内におけるデバイスの安定度を推し量ることができる。これらの観点から、量産用の高精細表示パネルに現在の半導体プロセス技術で不良画素判定手段を設けるには、ダミー画素を選ぶのが望ましい。加えて、有効表示エリア外であるダミー画素においては、不良判定を行わない実動作時には、差動増幅回路への給電を止めてダミー画素を非表示のままとしておいても良いので、実動作時の消費電力を増加させることもない。
【０１２７】
特に、図２１に示す様に、不良画素判定手段を設ける液晶セルＡをソースドライバおよびゲートドライバ側の辺を含むコ字状の三辺に限定すれば、不良画素判定手段を機能させる上で必要な各種配線（アンプ動作用高圧側電源線２０１、不良判定基準信号線２０８、アンプ動作用低圧側電源線２１０およびアンプコントロール信号線２１１）を製品時有効表示エリア内に引き回す必要がないので、製品時有効表示エリアにおける全画素の開口率を下げることがない。
【０１２８】
〔ソースライン単位で不良画素判定手段を設けたパネル表示面撮影方式による検査が可能な実施形態〕
上述した実施形態では、一つの画素を構成する液晶セル毎に不良画素判定手段を設けたが、複数の画素の判定を行う不良画素判定手段としても良い。図２２に示す回路構成においては、ゲート信号線１０１に接続されたスイッチング用画素ＴＦＴ３０５と表示用画素容量素子１０７と液晶１０８により構成される画素に、ゲート信号線１０１にゲートが接続された評価用容量素子スイッチング用ＴＦＴ３０４と評価用画素容量素子１０４を夫々並設し、この評価用画素容量素子１０４におけるリーク電流の有無に応じた電位レベルに基づいて、正常状態もしくは不良状態を判定し、その結果を画素の表示／非表示に反映させ、評価用パネルの表示面を撮影して不良画素の判定を行うものである。
【０１２９】
より詳しくは、ソースドライバの制御によりソース信号用サンプリングスイッチ２２１により開閉されるソース信号入力線２２０とソース線１０２を接続するか、差動増幅回路３０１の第１入力になる判定対象信号入力線２０７とソース線１０２を接続するかを切り換えるソース信号／判定対象信号切換スイッチ３０３を備え、ソース信号／判定対象信号切換スイッチ３０３がソース信号入力線２２０とソース線１０２を接続させた状態で、ゲート線１０１からゲート信号が入力された評価用容量素子スイッチング用ＴＦＴ３０４はオンになって評価用容量素子１０４がチャージされる。
【０１３０】
上記のようにして評価用容量素子１０４がチャージされた後、ソース信号／判定対象信号切換スイッチ３０３が判定対象信号入力線２０７とソース線１０２を接続させるように切り換え、次に同じゲート線１０１からゲート信号が入力されると、評価用容量素子１０４からソース信号入力線２２０を介して差動増幅回路３０１の第１入力に電圧が印加される。アンプコントロール信号線２１１からのアンプコントロール信号により動作すると共に不良判定基準信号線２０８より不良判定基準信号が第２入力に供給される差動増幅回路は、第１入力と第２入力の電位を比較し、第１入力の電位が第２入力の電位よりも高ければ、判定信号出力線２０９よりハイレベルの正常判定信号が出力され、ゲート信号の入力によりスイッチング用画素ＴＦＴ３０５がオンとなっていることで、表示用画素容量１０７がチャージされると共に液晶１０８の画素電極に電圧が印加され、液晶１０８が表示状態となる。一方、第１入力の電位が第２入力の電位以下であれば、判定信号出力線２０９よりローレベルの不良判定信号が出力され、表示用画素容量１０７はチャージされず、液晶１０８も非表示のままとなる。
【０１３１】
なお、本実施形態では、ショートカット用スイッチ３０６を設けて、ソース線１０２から判定信号出力線２０９へ直接ソース信号を供給できるようにし、評価用容量素子スイッチング用ＴＦＴ３０４および評価用画素容量素子１０４とは分離して、スイッチング用画素ＴＦＴ３０５および表示用画素容量１０７による通常の表示動作を行えるものとした。そして、この回路構成例は、全ての画素に不良画素判定手段用のスイッチング用画素ＴＦＴと評価用画素容量素子を設けることから、各画素の開口率が低くなることは否めないものの、実動作時（不良判定を行わない表示動作時）には、ソース信号／判定対象信号切換スイッチ３０３をソース信号入力線２０２側に固定してショートカット用スイッチ３０６をオンさせることによって各ソース毎の差動増幅回路３０１を切り離すと共に、差動増幅回路３０１への給電を停止して、不良画素判定機能を不能動化することができるので、実動作時の消費電力を抑えることができ、量産パネルへより好適に用いることができる。
【０１３２】
このように、本実施形態では、一つのソースラインにおける全画素の評価用容量素子１０４の不良判定を共通の差動増幅回路３０１で行うことができ、各液晶セル毎に不良画素判定手段を設ける場合よりも回路構成を簡略化できる。但し、このようなライン単位で不良画素判定手段を構成する場合、評価用画素容量素子１０４の電位が差動増幅回路３０１へ入力される間に、ソース線１０２，ソース信号／判定対象信号切換スイッチ３０３，判定対象信号入力線２０７を経由するため、各液晶セル毎に不良画素判定手段を設ける構成に比べると、ある程度の感度低下は否めない。
【０１３３】
そこで、ソースライン毎に設ける判定機能部において、判定感度を低下させる虞のある要因を極力排除した回路構成例を図２３に示す。
【０１３４】
この回路構成では、ソース信号入力線２２０からソース線１０２の開閉をソース信号オンオフスイッチ３１０で行い、このソース信号オンオフスイッチ３１０よりも液晶セル側のソース線１０２に判定対象信号線２０７を接続し、ソース信号オンオフスイッチ３１０が閉じた時に各液晶セルの評価用容量素子スイッチング用ＴＦＴ３０４を介して評価用画素容量素子１０４にソース信号が供給され、ソース信号オンオフスイッチ３１０が開いた時に各液晶セルの評価用画素容量素子１０４から評価用容量素子スイッチング用ＴＦＴ３０４および判定対象信号線２０７を介して判定対象信号が差動増幅回路３０１の第１入力へ供給される。
【０１３５】
上記のようにして第１入力に判定対象信号の電圧が印加される差動増幅回路３０１が第２入力の不良判定基準信号の電圧と比較した結果として出力する判定信号は、上記ソース信号オンオフスイッチ３１０と排他的にオンオフする判定対象信号出力オンオフスイッチ３１１および判定対象信号用サンプリングスイッチ３０２を介して判定信号出力線２０９より各液晶セルへ供給される。
【０１３６】
本回路構成によれば、判定対象信号の感度低下を抑制できる反面、素子数が増えてしまうというデメリットが生ずる。また、この回路構成例は、全ての画素に不良画素判定手段用のスイッチング用画素ＴＦＴと評価用画素容量素子を設けることから、各画素の開口率が低くなることは否めないものの、実動作時（不良判定を行わない表示動作時）には、ソース信号オンオフ３１０およびショートカット用スイッチ３０６をオンさせることによって各ソース毎の差動増幅回路３０１を切り離すと共に、差動増幅回路３０１への給電を停止して、不良画素判定機能を不能動化することができるので、実動作時の消費電力を抑えることができ、量産パネルへより好適に用いることができる。
【０１３７】
なお、ソース線毎に設ける判定機能部（各液晶セルへのソース信号の供給と各液晶素子から取り出した判定対象信号の差動増幅回路への供給）を如何なる回路構成で実現するかは設計事項の範囲であり、適宜に設定すればよい。例えば、図２４に示すように、ソース信号入力線２２０にソース信号／判定対象信号切換スイッチ３０３を設け、ソース信号／判定対象信号兼用サンプリングスイッチ３２０を介して各液晶セルへのソース信号供給や差動増幅回路３０１への判定対象信号供給を行うようにしても良い。この回路構成例においては、全ての画素に不良画素判定手段用のスイッチング用画素ＴＦＴと評価用画素容量素子を設けることから、各画素の開口率が低くなることは否めないものの、実動作時（不良判定を行わない表示動作時）には、ソース信号／判定対象信号切換スイッチ３０３をソース信号入力線２２０側に固定してショートカット用スイッチ３０６をオンさせることにより各ソース毎の差動増幅回路３０１を切り離すと共に、差動増幅回路３０１への給電を停止して、不良画素判定機能を不能動化することができるので、実動作時の消費電力を抑えることができ、量産パネルへより好適に用いることができる。
【０１３８】
〔ソースライン単位で不良画素判定手段を設けた判定信号による検査が可能な実施形態〕
上述した実施形態では、ソースライン単位で設けた不良画素判定手段による判定結果を画素の表示／非表示に反映さえるものとしたが、ソースライン単位で設けた不良画素判定手段による判定結果を外部に取り出すようにしても良い。
【０１３９】
図２５に示す回路構成においては、ソース信号用サンプリングスイッチ２２１と同期して開閉動作する判定対象信号用サンプリングスイッチ３０２を設け、ソース信号／判定対象信号切換スイッチ３０３によって、ソース信号入力線２２０からソース信号用サンプリングスイッチ２２１を介したソース線１０２へのソース信号供給と、ソース線１０２から判定対象信号用サンプリングスイッチ３０２を介した判定対象信号線２０７への判定対象信号供給を切り換え、ソース信号による各液晶セルに設けた評価用兼表示用画素容量素子１１０のチャージと、該評価用兼表示用画素容量素子１１０のチャージ電圧である判定対象信号の取出を切り換える。なお、評価用兼表示用画素容量素子１１０としては、液晶容量を補うのに必要十分な程度の容量を備えたものでも良いし、歩留まりや信頼性の予測に供し得る大容量の容量素子としても良い。
【０１４０】
そして、上記ソース信号／判定対象信号切換スイッチ３０３により判定対象信号線２０７へ取り出された判定対象信号の電圧が第１入力に印加される差動増幅回路３０１は、ソース信号用サンプリングスイッチ２２１および判定対象信号用サンプリングスイッチ３０２の開信号がゲート入力となるアンプコントロール用スイッチ３０７が動作することで、アンプコントロール信号線２１１からのアンプコントロール信号が入力されて動作し、第１入力と第２入力の電圧判定の結果を判定信号出力線２０９から判定信号外部出力線２２２へ出力する。
【０１４１】
本回路構成においては、全てのソースラインの判定信号出力線２０９が判定信号外部出力線２２２に接続されており、選択されていないソース線１０２に繋がっている差動増幅回路３０１はオフにしておく必要があるので、ソースドライバーからのサンプリング信号と連動させるために、ソース信号用サンプリングスイッチ２２１および判定対象信号用サンプリングスイッチ３０２の開動作と連動して差動増幅回路３０１を動作させるように、アンプコントロール用スイッチ３０７を設けるものとした。また、本回路構成例においては、実動作時（不良判定を行わない表示動作時）に、ソース信号／判定対象信号切換スイッチ３０３をソース信号入力線２２０側に固定して各ソース毎の差動増幅回路３０１を切り離すと共に、差動増幅回路３０１への給電を停止して、不良画素判定機能を不能動化することができるので、実動作時の消費電力を抑えることができ、量産パネルへより好適に用いることができる。
【０１４２】
上記の回路構成よりも判定信号の感度を高めた回路構成例を図２６に示す。本回路構成においては、ソース信号用サンプリングスイッチ２２１よりもソース線１０２側にソース信号オンオフスイッチ３１０を設け、このソース信号オンオフスイッチ３１０よりも液晶セル側のソース線１０２に判定対象信号線２０７を接続し、ソース信号オンオフスイッチ３１０が閉じた時に各液晶セルのスイッチング用画素ＴＦＴ１０３を介して評価用兼表示用画素容量素子１１０にソース信号が供給され、スイッチング用画素ＴＦＴ１０３が開いた時に各液晶セルの評価用兼表示用画素容量素子１１０のチャージ量に応じた電圧が判定対象信号線２０７を介して差動増幅回路３０１の第１入力へ供給される。なお、評価用兼表示用画素容量素子１１０としては、液晶容量を補うのに必要十分な程度の容量を備えたものでも良いし、歩留まりや信頼性の予測に供し得る大容量の容量素子としても良い。
【０１４３】
上記のようにして判定対象信号の電圧が第１入力に印加されると共に、ソース信号用サンプリングスイッチ２２１および判定対象信号用サンプリングスイッチ３０２の開動作と連動して動作する差動増幅回路３０１は、不良判定基準信号線２０８より第２入力に印加される不良判定基準信号の電圧との比較結果である判定信号を、判定対象信号出力オンオフスイッチ３１１および判定対象信号用サンプリングスイッチ３０２を介して判定信号出力線２０９から判定信号外部出力線２２２へ出力する。なお、本回路構成例においては、ソース信号用サンプリングスイッチ２２１および判定対象信号用サンプリングスイッチ３０２の開動作と連動して差動増幅回路３０１を動作させるように、アンプコントロール用スイッチ３０７を設けるものとした。また、本回路構成においても、実動作時（不良判定を行わない表示動作時）に、ソース信号オンオフスイッチ３１０をソース信号入力線２２０側に固定すると共に、差動増幅回路３０１への給電を停止して、不良画素判定機能を不能動化することができるので、実動作時の消費電力を抑えることができ、量産パネルへより好適に用いることができる。
【０１４４】
図２７に示すのは、ソース信号の書込と判定対象信号の取出をソース信号／判定対象信号兼用サンプリングスイッチ３２０に兼用させ、該ソース信号／判定対象信号兼用サンプリングスイッチ３２０よりもソース信号入力線２２０側にソース信号／判定対象信号切換スイッチ３０３を設けたものである。このソース信号／判定対象信号切換スイッチ３０３がソース線１０２から判定対象信号線２０７へ判定対象信号が供給されるように切り換え、この判定対象信号を第１入力に受けると共にソース信号／判定対象信号兼用サンプリングスイッチ３２０の開動作に連動して動作する差動増幅回路３０１は、第２入力の不良判定基準信号との比較結果である判定信号を判定信号出力線２０９から判定信号外部出力線２２２へ出力する。なお、本回路構成例においては、判定対象信号用サンプリングスイッチ３０２の開動作と連動して差動増幅回路３０１を動作させるように、アンプコントロール用スイッチ３０７を設けるものとした。また、本回路構成例においても、実動作時（不良判定を行わない表示動作時）に、ソース信号／判定対象信号切換スイッチ３０３をソース信号入力線２２０側に固定して各ソース毎の差動増幅回路３０１を切り離すと共に、差動増幅回路３０１への給電を停止して、不良画素判定機能を不能動化することができるので、実動作時の消費電力を抑えることができ、量産パネルへより好適に用いることができる。
【０１４５】
以上、アクティブマトリクス型液晶表示パネル、アクティブマトリクス型液晶表示パネルの不良画素判定方法、アクティブマトリクス型液晶表示パネル用素子基板、アクティブマトリクス型液晶表示パネル用素子基板の不良素子判定方法の各発明について、種々の実施形態を説明したが、これらに限定されるものではなく、特許請求の範囲に記載した事項の範囲内で置換可能な等価技術を適宜変更することで、様々に実施可能である。
【図面の簡単な説明】
【０１４６】
【図１】パネル表示面撮影方式による検査が可能な第１実施形態に係るアクティブマトリクス型液晶表示パネルにおける液晶セルの概略構成図である。
【図２】図１（ａ）に示す不良画素判定手段の動作を説明するためのタイミングチャートである。
【図３】差動アンプの回路構成図である。
【図４】パネル表示面撮影方式による検査が可能な第１実施形態に係るアクティブマトリクス型液晶表示パネルにおけるマトリクス回路構成図である。
【図５】液晶セルＡの回路構成図である。
【図６】パネル表示面撮影方式によるアクティブマトリクス型液晶表示パネルの不良画素判定方法の説明図である。
【図７】パネル表示面撮影方式による検査が可能な第２実施形態に係るアクティブマトリクス型液晶表示パネルにおける液晶セルの概略構成図である。
【図８】パネル表示面撮影方式による検査が可能な第３実施形態に係るアクティブマトリクス型液晶表示パネルにおける液晶セルに設けた不良画素判定手段の動作を説明するためのタイミングチャートである。
【図９】パネル表示面撮影方式による検査が可能な第４実施形態に係るアクティブマトリクス型液晶表示パネルにおける液晶セルの概略構成図である。
【図１０】不良画素判定信号による検査が可能な第１実施形態に係るアクティブマトリクス型液晶表示パネルにおける液晶セルの概略構成図である。
【図１１】図１０に示す不良画素判定手段の動作を説明するためのタイミングチャートである。
【図１２】不良画素判定信号による検査が可能な第１実施形態に係るアクティブマトリクス型液晶表示パネルにおけるマトリクス回路の第１例を示す構成図である。
【図１３】液晶セルＢの回路構成図である。
【図１４】不良画素判定信号による検査が可能な第１実施形態に係るアクティブマトリクス型液晶表示パネルにおけるマトリクス回路の第２例を示す構成図である。
【図１５】液晶セルＣの回路構成図である。
【図１６】不良画素判定信号による検査が可能な第１実施形態に係るアクティブマトリクス型液晶表示パネルにおけるマトリクス回路の第３例を示す構成図である。
【図１７】不良画素信号によるアクティブマトリクス型液晶表示パネルの不良画素判定方法（アクティブマトリクス型液晶表示パネル用素子基板の不良画素判定方法）の説明図である。
【図１８】不良画素判定信号による検査が可能な第２実施形態に係るアクティブマトリクス型液晶表示パネルにおける液晶セルの概略構成図である。
【図１９】パネル表示面撮影方式および不良画素判定信号による検査が可能なアクティブマトリクス型液晶表示パネル（アクティブマトリクス型液晶表示パネル用素子基板）における液晶セルの概略構成図である。
【図２０】図１９の詳細回路図である。
【図２１】ダミー画素となる液晶セルに不良画素判定手段を設けたパネル表示面撮影方式による検査が可能なアクティブマトリクス型液晶表示パネルにおけるマトリクス回路の構成図である。
【図２２】ソースライン単位で不良画素判定手段を設けたパネル表示面撮影方式による検査が可能なアクティブマトリクス型液晶表示パネルにおけるマトリクス回路の概略構成図である。
【図２３】ソースライン単位で不良画素判定手段を設けたパネル表示面撮影方式による検査が可能なアクティブマトリクス型液晶表示パネルにおいてソースライン毎に設ける不良画素判定機能部の第２例を示す構成図である。
【図２４】ソースライン単位で不良画素判定手段を設けたパネル表示面撮影方式による検査が可能なアクティブマトリクス型液晶表示パネルにおいてソースライン毎に設ける不良画素判定機能部の第３例を示す構成図である。
【図２５】ソースライン単位で不良画素判定手段を設けた不良画素判定信号による検査が可能なアクティブマトリクス型液晶表示パネルにおけるマトリクス回路の概略構成図である。
【図２６】ソースライン単位で不良画素判定手段を設けた不良画素判定信号による検査が可能なアクティブマトリクス型液晶表示パネルにおいてソースライン毎に設ける不良画素判定機能部の第２例を示す構成図である。
【図２７】ソースライン単位で不良画素判定手段を設けた不良画素判定信号による検査が可能なアクティブマトリクス型液晶表示パネルにおいてソースライン毎に設ける不良画素判定機能部の第３例を示す構成図である。
【図２８】従来のアクティブマトリクス型液晶表示パネルの説明図である。
【符号の説明】
【０１４７】
１０１  ゲート線
１０２  ソース線
１０３  スイッチング用画素ＴＦＴ
１０４  評価用画素容量素子
１０５  差動増幅回路
１０７  表示用画素容量
１０８  液晶
１１０  評価用兼表示用画素容量素子
１１１  判定信号出力線
【図１】
2005165157.tif 000003
【図２】
2005165157.tif 000004
【図３】
2005165157.tif 000005
【図４】
2005165157.tif 000006
【図５】
2005165157.tif 000007
【図６】
2005165157.tif 000008
【図７】
2005165157.tif 000009
【図８】
2005165157.tif 000010
【図９】
2005165157.tif 000011
【図１０】
2005165157.tif 000012
【図１１】
2005165157.tif 000013
【図１２】
2005165157.tif 000014
【図１３】
2005165157.tif 000015
【図１４】
2005165157.tif 000016
【図１５】
2005165157.tif 000017
【図１６】
2005165157.tif 000018
【図１７】
2005165157.tif 000019
【図１８】
2005165157.tif 000020
【図１９】
2005165157.tif 000021
【図２０】
2005165157.tif 000022
【図２１】
2005165157.tif 000023
【図２２】
2005165157.tif 000024
【図２３】
2005165157.tif 000025
【図２４】
2005165157.tif 000026
【図２５】
2005165157.tif 000027
【図２６】
2005165157.tif 000028
【図２７】
2005165157.tif 000029
【図２８】
2005165157.tif 000030