(57)【要約】      （修正有）【課題】誤放電、ミス放電及び異常放電を予防して暗室コントラストを高めて動作マージンを広げるようにしたプラズマ表示装置とその駆動方法を提供する。【解決手段】このプラズマ表示装置とその駆動方法は、フリーリセット期間において、第１電極に負極性の電圧を印加し第２電極に正極性の電圧を印加して、第１電極上に正極性の壁電荷を蓄積し第２電極上に負極性の壁電荷を蓄積する放電セルの壁電荷分布を利用して、リセット期間において放電セルを初期化する。【選択図】図６
2005292840.tif 000002
【特許請求の範囲】
【請求項１】
第１電極と第２電極を有する面放電電極対、前記面放電電極対と交差する第３電極、及び面放電電極対と第３電極との交差部にそれぞれ配置される複数の放電セルを含むプラズマ表示装置において、
リセット期間に先立つプリリセット期間中に前記第１電極に第１波形を印加し、前記リセット期間中に前記第１波形とは逆極性方向の第１ランプ波形を第１電極に印加した後、前記第１ランプ波形とは逆極性方向の第２ランプ波形を前記第１電極に印加する第１駆動部と、
前記プリリセット期間中に前記第１波形とは逆極性方向の第２波形を前記第２電極に印加し、前記リセット期間中に前記第２ランプ波形に同期して前記第２ランプ波形と同一極性の第３ランプ波形を前記第２電極に印加する第２駆動部と、を備えたことを特徴とするプラズマ表示装置。
【請求項２】
前記第１ランプ波形は、第１勾配を有する第１部分と、前記第１勾配よりも小さい第２勾配を有する第２部分と、を含むことを特徴とする、請求項１に記載のプラズマ表示装置。
【請求項３】
前記第１ランプ波形の電極は前記第２ランプ波形の電極よりも小さいことを特徴とする、請求項１に記載のプラズマ表示装置。
【請求項４】
前記第２波形は第１電圧から第２電圧に変化する第１波形部分を含み、前記第１ランプ波形の最大電圧（ピーク電圧）は前記第２電圧よりも小さいことを特徴とする、請求項２に記載のプラズマ表示装置。
【請求項５】
前記プリリセット期間中に前記第１電極と第２電極に壁電荷が蓄積され、第１電極と第２電極のうち少なくとも一つの電極に対する前記壁電荷の極性が前記リセット期間中に維持されることを特徴とする、請求項１に記載のプラズマ表示装置。
【請求項６】
前記プリリセット期間中に前記第１電極及び第２電極に壁電荷が蓄積され、前記リセット期間中に前記放電セル内で２回以上の放電が起こり、第１電極と第２電極のうち少なくとも一つの電極に蓄積された前記壁電荷の極性が前記リセット期間中に維持されることを特徴とする、請求項１に記載のプラズマ表示装置。
【請求項７】
前記第１駆動部及び第２駆動部は、前記リセット期間のセットダウン期間中に前記第１電極と第３電極間との間でのみ暗放電(dark discharge)が起こるように前記第１電極と第２電極に電圧を印加することを特徴とする、請求項１に記載のプラズマ表示装置。
【請求項８】
アドレス期間中に前記第３電極にデータパルスを印加する第３駆動部をさらに備え、前記第１、第２及び第３駆動部は、前記アドレス期間中に前記第１電極と第３電極間との間でのみ暗放電が起こるように前記第１、第２及び第３電極にそれぞれ電圧を印加することを特徴とする、請求項１に記載のプラズマ表示装置。
【請求項９】
アドレス期間中に前記第３電極にデータパルスを印加する第３駆動部をさらに備え、前記第１駆動部は前記アドレス期間中に前記第１電極にスキャンパルスを印加し、前記第２駆動部は前記アドレス期間中に前記スキャンパルス電圧より小さく前記スキャンパルス電圧とは逆極性方向のバイアス電圧を印加し、前記第１電極と第３電極間との間でのみ暗放電が起こるように前記第１、第２及び第３電極に電圧を印加することを特徴とする、請求項１に記載のプラズマ表示装置。
【請求項１０】
前記第１駆動部及び第２駆動部は少なくとも一つのサブフィールドで第１電極と第２電極にそれぞれ第１波形と第２波形を印加し、複数のサブフィールドのうち少なくとも一つがリセット期間と維持期間(sustain period)を含むことを特徴とする、請求項１に記載のプラズマ表示装置。
【請求項１１】
前記第１駆動部及び第２駆動部は、複数のサブフィールドのうち少なくとも一つのサブフィールドで前記プリリセット期間を省略することを特徴とする、請求項１０に記載のプラズマ表示装置。
【請求項１２】
第１サブフィールドを除いた複数のサブフィールドのうち少なくとも一つのサブフィールドには、維持期間と他のリセット期間との間に消去期間がないことを特徴とする、請求項１０に記載のプラズマ表示装置。
【請求項１３】
前記第１駆動部及び第２駆動部は、所定のサブフィールドの維持期間中に前記第１及び第２電極に交互に連続的な維持パルスを印加し、最後の維持パルスは一つ以上の以前の維持パルスのパルス幅より大きいパルス幅を有することを特徴とする、請求項１０に記載のプラズマ表示装置。
【請求項１４】
前記プラズマ表示装置は表示パネルをさらに備え、前記第１波形がプリリセット期間中に前記第１電極に印加され、前記第２波形が第２電極に印加されるとき、前記表示パネルの内部は少なくとも４０℃であることを特徴とする、請求項１記載のプラズマ表示装置。
【請求項１５】
第１電極と第２電極を有する面放電電極対、前記面放電電極対と交差する第３電極、及び面放電電極対と第３電極との交差部にそれぞれ配置される複数の放電セルを含むプラズマ表示装置において、
リセット期間に先立つプリリセット期間中に前記第１電極に第１波形を印加し、前記リセット期間中に前記第１波形とは逆極性方向の第１ランプ波形を第１電極に印加した後、前記第１ランプ波形とは逆極性方向の第２ランプ波形を前記第１電極に印加する第１駆動部と、
前記プリリセット期間中に前記第１波形とは逆極性方向の第２波形を前記第２電極に印加し、前記リセット期間中に前記第２ランプ波形に同期して前記第２ランプ波形と同一極性の第３ランプ波形を前記第２電極に印加する第２駆動部と、を備え、
前記第１駆動部及び第２駆動部は複数のサブフィールドのそれぞれのサブフィールドで前記第１及び第２電極に波形を印加し、一つのフレームは複数のサブフィールドを含み、前記プリリセット期間は一つのフレーム内の前記複数のサブフィールドのうち少なくとも一つのサブフィールドで発生することを特徴とするプラズマ表示装置。
【請求項１６】
第１電極と第２電極を有する面放電電極対、前記面放電電極対と交差する第３電極、及び面放電電極対と第３電極との交差部にそれぞれ配置される複数の放電セルを含むプラズマ表示装置において、
リセット期間に先立つプリリセット期間中に前記第１電極に第１波形を印加し、前記リセット期間中に前記第１波形とは逆極性方向の第１ランプ波形を第１電極に印加した後、前記第１ランプ波形とは逆極性方向の第２ランプ波形を前記第１電極に印加する第１駆動部と、
前記プリリセット期間中に前記第１波形とは逆極性方向の第２波形を前記第２電極に印加し、前記リセット期間中に前記第２ランプ波形に同期して前記第２ランプ波形と同一極性の第３ランプ波形を前記第２電極に印加する第２駆動部と、を備え、
前記第３ランプ波形は前記第２ランプ波形が基準電圧に到逹する前に基準電圧に到逹して維持されることを特徴とするプラズマ表示装置。
【請求項１７】
第１電極と第２電極を有する面放電電極対、前記面放電電極対と交差する第３電極、及び面放電電極対と第３電極との交差部にそれぞれ配置される複数の放電セルを含むプラズマ表示装置において、
リセット期間に先立つプリリセット期間中に前記第１電極に第１波形を印加し、前記リセット期間中に前記第１波形とは逆極性方向の第１ランプ波形を第１電極に印加した後、前記第１ランプ波形とは逆極性方向の第２ランプ波形を前記第１電極に印加する第１駆動部と、
前記プリリセット期間中に前記第１波形とは逆極性方向の第１矩形波を前記第２電極に印加し、前記リセット期間中に前記第２ランプ波形とは逆極性方向の第２矩形波を印加する第２駆動部と、を備えることを特徴とするプラズマ表示装置。
【請求項１８】
前記第１矩形波が前記第２電極に印加される期間に前記第１波形が前記第１電極に印加されることを特徴とする、請求項１７に記載のプラズマ表示装置。
【請求項１９】
前記第１駆動部が前記第１ランプ波形を前記第１電極に印加する前に前記第２駆動部が前記第２電極に前記第１矩形波を印加することを特徴とする、請求項１７に記載のプラズマ表示装置。
【請求項２０】
前記第２矩形波の電圧は前記第１矩形波の電圧より小さいことを特徴とする、請求項１７に記載のプラズマ表示装置。
【請求項２１】
前記第１駆動部及び第２駆動部は複数のサブフィールドのうち少なくとも一つのサブフィールドに前記第１及び第２電極にそれぞれの波形を印加し、少なくとも一つのサブフィールドは維持期間を含むことを特徴とする、請求項１７に記載のプラズマ表示装置。
【請求項２２】
前記第１駆動部及び第２駆動部は所定のサブフィールドの維持期間に前記第１及び第２電極に交互に連続的な維持パルスを印加し、最後の維持パルスは少なくとも一つの以前の維持パルスのパルス幅より大きいパルス幅を有し、第１サブフィールド以降の少なくとも一つのサブフィールドで前記第１駆動部及び第２駆動部はプリリセット期間を省略し、前記第１駆動部はリセット期間中に基準電圧からの第２ランプ波形を印加し、前記第２駆動部はリセット期間中に前記第２矩形波を省略することを特徴とする、請求項２１に記載のプラズマ表示装置。
【請求項２３】
第１電極と第２電極を有する面放電電極対、前記面放電電極対と交差する第３電極、及び面放電電極対と第３電極との交差部にそれぞれ配置される複数の放電セルを含むプラズマ表示装置において、
リセット期間に先立つプリリセット期間中に前記第１電極に第１波形を印加し、前記リセット期間中に前記第１波形とは逆極性方向の第１ランプ波形を第１電極に印加した後、前記第１ランプ波形とは逆極性方向の第２ランプ波形を前記第１電極に印加する第１駆動部と、
前記プリリセット期間中に前記第１波形とは逆極性方向の第１矩形波を前記第２電極に印加し、前記リセット期間中に前記第２ランプ波形とは逆極性方向の第２矩形波を印加する第２駆動部と、を備え、
前記第１波形の電圧レベルは第２ランプ波形の電圧レベルと少なくとも同一であることを特徴とするプラズマ表示装置。
【請求項２４】
前記第１波形の電圧レベルは第２ランプ波形の電圧レベルと同一であることを特徴とする、請求項２３に記載のプラズマ表示装置。
【請求項２５】
電圧源さらに含み、前記電圧源は前記第１波形と第２ランプ波形に必要な電圧を生成することを特徴とする、請求項２４に記載のプラズマ表示装置。
【請求項２６】
前記第１矩形波の電圧レベルは、前記リセット期間後のアドレス期間に前記第２電極に印加されるバイアス電圧より高いことを特徴とする、請求項１８に記載のプラズマ表示装置。
【請求項２７】
第１電極と第２電極を有する面放電電極対、前記面放電電極対と交差する第３電極、及び面放電電極対と第３電極との交差部にそれぞれ配置される複数の放電セルを含むプラズマ表示装置において、
リセット期間に先立つプリリセット期間中に前記第１電極に基準電圧を印加し、前記リセット期間中に第１ランプ波形を第１電極に印加した後、前記第１ランプ波形とは逆極性方向の第２ランプ波形を前記第１電極に印加する第１駆動部と、
前記プリリセット期間中に前記第１波形と同一極性の第３ランプ波形を第２電極に印加した後、前記第２波形と同一極性の第４ランプ波形を第２電極に印加し、前記リセット期間中に前記第２ランプ波形と同一極性の第５ランプ波形を前記第２電極に印加する第２駆動部と、を備えたことを特徴とするプラズマ表示装置。
【請求項２８】
第１電極と第２電極を有する面放電電極対、前記面放電電極対と交差する第３電極、及び面放電電極対と第３電極との交差部にそれぞれ配置される複数の放電セルを含むプラズマ表示装置において、
リセット期間に先立つプリリセット期間中に前記第１電極に第１波形を印加し、前記リセット期間中に前記第１波形とは逆極性方向の第１ランプ波形を第１電極に印加した後、前記第１ランプ波形とは逆極性方向の第２ランプ波形を前記第１電極に印加する第１駆動部と、
前記プリリセット期間中に基準電圧を第２電極に印加し、前記リセット期間中に前記第２ランプ波形と同一極性の第３ランプ波形を前記第２電極に印加する第２駆動部と、を備えたことを特徴とするプラズマ表示装置。
【請求項２９】
第１電極と第２電極を有する面放電電極対、前記面放電電極対と交差する第３電極、及び面放電電極対と第３電極との交差部にそれぞれ配置される複数の放電セルを含むプラズマ表示装置において、
リセット期間に先立つプリリセット期間中に前記第１電極に第１波形を印加し、前記リセット期間中に前記第１波形とは逆極性方向の第１ランプ波形を第１電極に印加した後、前記第１ランプ波形とは逆極性方向の、基準電圧から開始する第２ランプ波形を前記第１電極に印加する第１駆動部と、
前記プリリセット期間中に前記第１波形とは逆極性方向の第２波形を第２電極に印加し、前記リセット期間中に前記第２ランプ波形と同一極性の第３ランプ波形を前記第２電極に印加する第２駆動部と、を備えたことを特徴とするプラズマ表示装置。
【請求項３０】
第１電極と第２電極を有する面放電電極対、前記面放電電極対と交差する第３電極、及び面放電電極対と第３電極との交差部にそれぞれ配置される複数の放電セルを含むプラズマ表示装置において、
リセット期間に先立つプリリセット期間中に前記第１電極に第１波形を印加し、前記リセット期間中に前記第１波形とは逆極性方向の第１ランプ波形を第１電極に印加した後、前記第１ランプ波形とは逆極性方向の、基準電圧から開始する第２ランプ波形を前記第１電極に印加する第１駆動部と、
前記プリリセット期間中に前記第１波形とは逆極性方向の第２波形を第２電極に印加し、前記リセット期間中に基準電圧を前記第２電極に印加する第２駆動部と、を備えたことを特徴とするプラズマ表示装置。
【請求項３１】
第１電極と第２電極を有する面放電電極対、前記面放電電極対と交差する第３電極、及び面放電電極対と第３電極との交差部にそれぞれ配置される複数の放電セルを含むプラズマ表示装置において、
リセット期間に先立つプリリセット期間中に前記第１電極に第１波形を印加し、前記リセット期間中に前記第１波形とは逆極性方向の第１ランプ波形を第１電極に印加した後、前記第１ランプ波形とは逆極性方向の第２ランプ波形を前記第１電極に印加する第１駆動部と、
前記プリリセット期間中に前記第１波形とは逆極性方向の第２波形を第２電極に印加し、前記リセット期間中に前記第２ランプ波形と同一極性の第３ランプ波形を前記第２電極に印加する第２駆動部と、
前記リセット期間中に前記第２ランプ波形に同期して前記第２ランプ波形とは逆極性方向の第３矩形波を第３電極に印加する第３駆動部と、を備えたことを特徴とするプラズマ表示装置。
【請求項３２】
第１電極と第２電極を有する面放電電極対、前記面放電電極対と交差する第３電極、及び面放電電極対と第３電極との交差部にそれぞれ配置される複数の放電セルを含むプラズマ表示装置において、
リセット期間に先立つプリリセット期間中に前記第１電極に第１波形を印加し、前記リセット期間中に前記第１波形とは逆極性方向の第１ランプ波形を第１電極に印加した後、前記第１ランプ波形とは逆極性方向の第２ランプ波形を前記第１電極に印加する第１駆動部と、
前記プリリセット期間中に前記第１波形とは逆極性方向の第２波形を第２電極に印加し、前記リセット期間中に基準電圧を前記第２電極に印加する第２駆動部と、を備えたことを特徴とするプラズマ表示装置。
【請求項３３】
前記第１駆動部及び第２駆動部は複数のサブフィールドのうち少なくとも一つのサブフィールドで前記第１及び第２電極にそれぞれ波形を印加し、少なくとも一つのサブフィールドは維持期間とリセット期間を含むことを特徴とする、請求項３２に記載のプラズマ表示装置。
【請求項３４】
前記第１駆動部及び第２駆動部は、前記リセット期間のセットアップ期間中に前記第１及び第２電極に電圧を印加し、前記第２電極の側面部で前記第１電極に蓄積された壁電荷の極性を反転させて、前記リセット期間のセットダウン期間中に第１電極の側面部と第３電極との間で暗放電が起こるようにすることを特徴とする、請求項３２に記載のプラズマ表示装置。
【請求項３５】
アドレス期間中にデータパルスを前記第３電極に印加する第３駆動部をさらに含み、
前記第１、第２及び第３駆動部は、第１、第２及び第３電極にそれぞれ電圧を印加し、前記アドレス期間中に前記第２電極に最も近い第１電極の側面部と前記第３電極との間で暗放電が起こるようにすることを特徴とする、請求項３２に記載のプラズマ表示装置。
【請求項３６】
前記第１駆動部及び第２駆動部は前記維持期間中に前記第１電極と第２電極に交互に維持パルスを印加し、維持期間の最後の維持パルスは少なくとも一つの以前の維持パルスのパルス幅よりも大きいパルス幅を有し、複数のサブフィールドのうち少なくとも一つのサブフィールドで前記第１駆動部及び第２駆動部はプリリセット期間を省略し、前記第１駆動部は前記リセット期間中に基準電圧から開始する第２ランプ波形を印加することを特徴とする、請求項３３に記載のプラズマ表示装置。
【請求項３７】
第１電極と第２電極を有する面放電電極対、前記面放電電極対と交差する第３電極、及び面放電電極対と第３電極との交差部にそれぞれ配置される複数の放電セルを含むプラズマ表示装置において、
リセット期間に先立つプリリセット期間中に前記第１電極に第１波形を印加し、前記リセット期間中に前記第１波形とは逆極性方向の第１ランプ波形を第１電極に印加した後、前記第１ランプ波形とは逆極性方向の第２ランプ波形を前記第１電極に印加する第１駆動部と、
前記プリリセット期間中に前記第１波形とは逆極性方向の第１矩形波を第２電極に印加し、前記リセット期間中に基準電圧を前記第２電極に印加する第２駆動部と、を備えたことを特徴とするプラズマ表示装置。
【請求項３８】
少なくとも一つの電極を含む第１基板と、
少なくとも一つの電極を含む第２基板と、
前記第１基板と第２基板との間に配置される複数の放電セルと、を備え、
前記放電セルを初期化するリセット期間に先立つプリリセット期間中に、第１波形が前記第１基板に印加され、前記第１波形とは逆極性方向の第２波形が前記第１基板に印加されて、前記リセット期間中に前記放電セルを初期化することを特徴とするプラズマ表示装置。
【請求項３９】
少なくとも一つの電極を含む第１基板と、
少なくとも一つの電極を含む第２基板と、
前記第１基板と第２基板との間に配置される複数の放電セルと、を備え、
前記放電セルを初期化するリセット期間に先立つプリリセット期間中に、第１波形とこの第１波形とは逆極性方向の第２波形とが前記第１基板に印加され、前記第１波形とは逆極性方向の第３波形が前記第１基板に印加されて、前記リセット期間中に前記放電セルを初期化することを特徴とするプラズマ表示装置。
【請求項４０】
少なくとも一つの電極を含む第１基板と、
少なくとも一つの電極を含む第２基板と、
前記第１基板と第２基板との間に配置される複数の放電セルと、を備え、
前記放電セルを初期化するリセット期間に先立つプリリセット期間中に第１波形が前記第１基板に印加され、前記プリリセット期間中に、少なくとも一つの電極が前記第１基板の少なくとも一つの電極に蓄積された電荷の極性を維持する間、前記第１波形とは逆極性方向の第２波形が前記第１基板に印加されて、前記リセット期間中に前記放電セルを初期化することを特徴とするプラズマ表示装置。
【請求項４１】
少なくとも一つの電極を含む第１基板と、
少なくとも一つの電極を含む第２基板と、
前記第１基板と第２基板との間に配置される複数の放電セルと、を備え、
前記放電セルを初期化するリセット期間中に基準電圧が前記第１基板の少なくとも一つの電極に印加されることを特徴とするプラズマ表示装置。
【請求項４２】
前記基準電圧は０Ｖまたは接地(ＧＮＤ)電圧であることを特徴とする、請求項３９に記載のプラズマ表示装置。
【請求項４３】
少なくとも一つの電極をそれぞれ有する第１基板及び第２基板と、前記第１基板と第２基板との間に配置される複数の放電セルと、を含むプラズマ表示装置の駆動方法において、
前記放電セルを初期化するリセット期間に先立つプリリセット期間中に前記第１基板に第１波形を印加する段階と、
前記第１波形とは逆極性方向の第２波形を第１基板に印加して前記リセット期間中に前記放電セルを初期化する段階と、を備えたことを特徴とするプラズマ表示装置の駆動方法。
【請求項４４】
少なくとも一つ以上の電極をそれぞれ有する第１基板及び第２基板と、前記第１基板と第２基板との間に配置される複数の放電セルと、を含むプラズマ表示装置の駆動方法において、
前記放電セルを初期化するリセット期間に先立つプリリセット期間中に前記第１基板に第１波形とこの第１波形とは逆極性方向の第２波形とを印加する段階と、
前記第１波形とは逆極性方向の第３波形を第１基板に印加して前記リセット期間中に前記放電セルを初期化する段階と、を備えたことを特徴とするプラズマ表示装置の駆動方法。
【請求項４５】
少なくとも一つの電極をそれぞれ有する第１基板及び第２基板と、前記第１基板と第２基板の間に配置される複数の放電セルと、を含むプラズマ表示装置の駆動方法において、
前記放電セルを初期化するリセット期間に先立つプリリセット期間中に前記第１基板に第１波形を印加する段階と、
前記プリリセット期間中に、前記第１基板の少なくとも一つの電極が蓄積された電荷の極性を維持する間、前記第１波形とは逆極性方向の第２波形を第１基板に印加し、前記リセット期間中に前記放電セルを初期化する段階と、を備えたことを特徴とするプラズマ表示装置の駆動方法。
【請求項４６】
少なくとも一つの電極をそれぞれ有する第１基板及び第２基板と、前記第１基板と第２基板との間に配置される複数の放電セルと、を含むプラズマ表示装置の駆動方法において、
前記放電セルを初期化するリセット期間中に基準電圧を前記第１基板の少なくとも一つの電極に印加することを特徴とするプラズマ表示装置の駆動方法。
【請求項４７】
前記基準電圧は０Ｖまたは接地(ＧＮＤ)電圧であることを特徴とする、請求項４６に記載のプラズマ表示装置の駆動方法。
【請求項４８】
リセット期間に先立つプリリセット期間中に第１波形が印加される第１電極と、
前記プリリセット期間中に前記第１波形とは逆極性方向の第２波形が印加される第２電極と、を備えたことを特徴とするプラズマ表示装置。
【請求項４９】
複数のサブフィールドのうち少なくとも一つのサブフィールドで前記第１電極と第２電極に波形が印加され、少なくとも一つのサブフィールドはリセット期間と前記リセット期間後のアドレス期間とを含み、前記アドレス期間に第１スキャンパルスが前記第１電極に印加される前に前記リセット期間後にバイアス電圧が前記第２電極に印加されることを特徴とする、請求項４８に記載のプラズマ表示装置。
【請求項５０】
前記第１波形は負電圧(negative voltage)波形であり、前記第２波形は正電圧(positive voltage)波形であることを特徴とする、請求項４８に記載のプラズマ表示装置。
【請求項５１】
前記第１波形は前記第２波形が前記第２電極に印加される間に前記第１電極に印加されることを特徴とする、請求項４８に記載のプラズマ表示装置。
【請求項５２】
前記第１波形は第１勾配を有する第１パルスを含むことを特徴とする、請求項４８に記載のプラズマ表示装置。
【請求項５３】
前記第２波形は矩形波であり、この矩形波の電圧は最大電圧の１０％〜９０％で１０μｓより短く設定されることを特徴とする、請求項４８に記載のプラズマ表示装置。
【請求項５４】
前記第１波形は矩形波で、この矩形波の電圧は最大電圧の１０％〜９０％で１０μｓより短く設定されることを特徴とする、請求項４８に記載のプラズマ表示装置。
【請求項５５】
前記第２波形は電圧が次第に変わる期間を含むことを特徴とする、請求項４８に記載のプラズマ表示装置。
【請求項５６】
前記リセット期間は、前記第１基板に印加される正(positive)の勾配を有する第２ランプパルスと、前記第２ランプパルスの勾配より小さい勾配を有し、前記第１電極に印加される第３ランプパルスと、を含むことを特徴とする、請求項４８に記載のプラズマ表示装置。
【請求項５７】
前記第１勾配は、前記リセット期間中に少なくとも一つのパルスの勾配と実質的に同一であることを特徴とする、請求項５２に記載のプラズマ表示装置。
【請求項５８】
前記第２波形の電圧は、前記バイアス電圧より大きいことを特徴とする、請求項４９に記載のプラズマ表示装置。
【請求項５９】
前記第１波形の電圧は、前記アドレス期間中に前記第１電極に印加されるスキャンパルス電圧と実質的に同一であることを特徴とする、請求項４８に記載のプラズマ表示装置。
【請求項６０】
前記第２波形の電圧は、前記アドレス期間後の維持期間中に前記第２電極に印加される電圧と実質的に同一であることを特徴とする、請求項４８に記載のプラズマ表示装置。
【請求項６１】
前記プリリセット期間に、正の極性方向を有する壁電荷が前記第１電極で増加し、負の極性方向を有する壁電荷が前記第２電極で増加することを特徴とする、請求項４８に記載のプラズマ表示装置。
【請求項６２】
前記リセット期間に、正の極性方向を有する壁電荷が前記第１電極で減少し、負の極性方向を有する壁電荷が前記第２電極で減少することを特徴とする、請求項４８に記載のプラズマ表示装置。
【請求項６３】
前記プリリセット期間は、複数のサブフィールドのうち少なくとも一つのサブフィールドで省略されることを特徴とする、請求項４８に記載のプラズマ表示装置。
【請求項６４】
一つのサブフィールドのリセット期間中に前記第１電極に印加される最大電圧は、他のサブフィールドのリセット期間中に前記第１電極に印加される最大電圧より大きいか同じであることを特徴とする、請求項４８に記載のプラズマ表示装置。
【請求項６５】
一つのサブフィールドのリセット期間の間、他のサブフィールドのリセット期間に比べて電圧が所定の基準電圧から０Ｖまたは接地電圧レベルまでより急激に落ちることを特徴とする、請求項４８に記載のプラズマ表示装置。
【請求項６６】
前記基準電圧は、前記アドレス期間後の維持期間中に印加され、正の極性方向を有する維持パルスの電圧と実質的に同一であることを特徴とする、請求項６５に記載のプラズマ表示装置。
【請求項６７】
前記プラズマ表示装置は表示パネルさらに含み、前記第１波形が前記プリリセット期間中に前記第１電極に印加され、前記第２波形が前記第２電極に印加されるとき、前記表示パネルの内部の温度は少なくとも４０℃であることを特徴とする、請求項５２に記載のプラズマ表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマ表示装置に関し、特に誤放電、ミス放電及び異常放電を予防し、暗室コントラストを高め、動作マージンを広げるようにしたプラズマ表示装置とその駆動方法に関する。
【背景技術】
【０００２】
プラズマ表示装置は、Ｈｅ＋Ｘｅ、Ｎｅ＋Ｘｅ、Ｈｅ＋Ｘｅ＋Ｎｅ等の不活性混合ガスが放電する時、発生する紫外線を利用して蛍光体を励起発光させることで画像を表示する。このようなプラズマ表示装置は薄膜化と大型化が容易であるだけでなく最近の技術開発に負って画質が向上している。
【０００３】
プラズマ表示装置は画像の階調を具現するために、一フレームを発光回数の異なる複数のサブフィールドに分けて時分割駆動する。各サブフィールドは、全画面を初期化させるためのリセット期間と、走査ラインを選択し、選択された走査ラインで放電セルを選択するためのアドレス期間と、放電回数によって階調を具現するサステイン期間とに分けられる。例えば、２５６階調で画像を表示しようとする場合に、図１のように、１／６０秒に該当するフレーム期間（１６.６７ｍｓ）は８個のサブフィールドＳＦ１〜ＳＦ８に分けられるようになる。８個のサブフィールドＳＦ１〜ＳＦ８のそれぞれは、前述したのように、初期化期間、アドレス期間及びサステイン期間とに分けられる。各サブフィールドの初期化期間とアドレス期間は各サブフィールドごとに同一である反面、サステイン期間とこれに割り当てられるサステインパルスの数は各サブフィールドにおいて２ｎ（ｎ＝０、１、２、３、４、５、６、７）の割合で増加される。
【０００４】
図２は、従来の３電極交流面放電型プラズマディスプレイパネル（Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ：以下、「ＰＤＰ」という）の電極配置を概略的に示す。 
【０００５】
図２を参照すれば、従来の３電極交流面放電型ＰＤＰは、上板に形成されたスキャン電極Ｙ１〜Ｙｎ及びサステイン電極Ｚと、スキャン電極Ｙ１〜Ｙｎ 及びサステイン電極Ｚと直交するように下板に形成されるアドレス電極Ｘ１〜Ｘｍを備える。
スキャン電極Ｙ１〜Ｙｎ、サステイン電極Ｚ及びアドレス電極Ｘ１〜Ｘｍ の交差部には、Ｒ、Ｇ及びＢのうちの何れか一つを表示するための放電セル１がマトリックス形態に配置される。
【０００６】
スキャン電極Ｙ１〜Ｙｎとサステイン電極Ｚが形成された上板上には、図示しない誘電体層とＭｇＯ保護層が積層される。
【０００７】
アドレス電極Ｘ１〜Ｘｍが形成された下板上には、隣接した放電セル１の間に光学的、電気的混信を防止するための隔壁が形成される。下板と隔壁表面には紫外線によって励起されて可視光を放出する蛍光体が形成される。
【０００８】
このようなＰＤＰの上板と下板の間の放電空間には、Ｈｅ＋Ｘｅ、Ｎｅ＋Ｘｅ、Ｈｅ＋Ｘｅ＋Ｎｅ等の不活性混合ガスが注入される。
【０００９】
図３は、図２のようなＰＤＰに供給される駆動波形を示す。図３の駆動波形について図４ａ〜図４ｅの壁電荷分布を参照して説明する。 
【００１０】
図３を参照すれば、それぞれのサブフィールドＳＦｎ−１、ＳＦｎは、全画面の放電セル１を初期化するためのリセット期間ＲＰと、放電セルを選択するためのアドレス期間ＡＰと、選択された放電セル１の放電を維持させるためのサステイン期間ＳＰと、放電セル１内の壁電荷を消去するための消去期間ＥＰとを含む。
【００１１】
ｎ−１番目のサブフィールドＳＦｎ−１の消去期間ＥＰには、サステイン電極Ｚに消去ランプ波形ＥＲＲが印加される。この消去期間ＥＰの間、スキャン電極Ｙとアドレス電極Ｘには０Ｖが印加される。消去ランプ波形ＥＲＲは、電圧が０Ｖから正極性のサステイン電圧Ｖｓまで漸進的に上昇するポジチブランプ波形である。この消去ランプ波形ＥＲＲによってサステイン放電が起きたオンセル（Ｏｎ−ｃｅｌｌｓ）内にはスキャン電極Ｙとサステイン電極Ｚの間で消去放電が起きる。この消去放電によってオンセル内の壁電荷が消去される。その結果、各放電セル１は消去期間ＥＰの直後に図４ａのような壁電荷分布を有するようになる。 
【００１２】
ｎ番目のサブフィールドＳＦｎが始まるリセット期間ＲＰのセットアップ期間ＳＵには、全てのスキャン電極Ｙにポジチブランプ波形ＰＲが印加され、サステイン電極Ｚとアドレス電極Ｘには０［Ｖ］が印加される。セットアップ期間ＳＵのポジチブランプ波形ＰＲによってスキャン電極Ｙ上の電圧は、正極性のサステイン電圧Ｖｓからそれより高いリセット電圧Ｖｒまで漸進的に上昇する。このポジチブランプ波形ＰＲによって全画面の放電セル内でスキャン電極Ｙとアドレス電極Ｘの間に暗放電（Ｄａｒｋ  ｄｉｓｃｈａｒｇｅ）が発生されることと共に、スキャン電極Ｙとサステイン電極Ｚの間にも暗放電が起きる。
【００１３】
一方、「暗放電」とは、二地点間、例えば、スキャン電極とサステイン電極、又は、スキャン電極とアドレス電極との間の電位と同一に言及され、相対的に光が殆ど発生しない。
【００１４】
このような暗放電の結果で、セットアップ期間ＳＵの直後に、図４ｂのように、アドレス電極Ｘとサステイン電極Ｚ上には正極性の壁電荷が残留し、スキャン電極Ｙ上には負極性の壁電荷が残留するようになる。セットアップ期間ＳＵで暗放電が発生される間に、スキャン電極Ｙとサステイン電極Ｚの間のギャップ電圧Ｖｇ（Ｇａｐ  ｖｏｌｔａｇｅ）と、スキャン電極Ｙとアドレス電極Ｘの間のギャップ電圧は放電を起こすことができる放電点火電圧Ｖｆ（Ｆｉｒｉｎｇ  Ｖｏｌｔａｇｅ）と近い電圧に初期化される。 
【００１５】
セットアップ期間ＳＵに引き続き、リセット期間ＲＰのセットダウン期間ＳＤにはネガチブランプ波形ＮＲがスキャン電極Ｙに印加される。これと同時に、サステイン電極Ｚには正極性のサステイン電圧Ｖｓが印加され、アドレス電極Ｘには０［Ｖ］が印加される。ネガチブランプ波形ＮＲによってスキャン電極Ｙ上の電圧は正極性のサステイン電圧Ｖｓから負極性の消去電圧Ｖｅまで漸進的に低くなる。このネガチブランプ波形ＮＲによって全画面の放電セル内でスキャン電極Ｙとアドレス電極Ｘの間に暗放電が発生されることと殆ど同時に、スキャン電極Ｙとサステイン電極Ｚの間にも暗放電が起きる。このセットダウン期間ＳＤの暗放電の結果で、各放電セル１内の壁電荷分布は、図４ｃのように、アドレスが可能な条件に変わるようになる。この時、各放電セル１内でスキャン電極Ｙとアドレス電極Ｘ上にはアドレス放電に不要な過度壁電荷が消去され、一定な量の壁電荷が残るようになる。そして、サステイン電極Ｚ上の壁電荷は、スキャン電極Ｙから移動される負極性の壁電荷が積もりながらその極性が正極性から負極性に反転する。リセット期間ＲＰのセットダウン期間ＳＤで暗放電が発生される間に、スキャン電極Ｙとサステイン電極Ｚとの間のギャップ電圧と、スキャン電極Ｙとアドレス電極Ｘとの間のギャップ電圧は放電点火電圧Ｖｆと近くなる。
【００１６】
アドレス期間ＡＰには、負極性のスキャンパルス−ＳＣＮＰがスキャン電極Ｙに順次に印加されることと共に、そのスキャンパルス−ＳＣＮＰに同期されてアドレス電極Ｘに正極性のデータパルスＤＰが印加される。スキャンパルス−ＳＣＮＰの電圧は、０Ｖやそれと近い負極性のスキャンバイアス電圧Ｖｙｂから負極性のスキャン電圧−Ｖｙまで低くなるスキャン電圧Ｖｓｃである。データパルスＤＰの電圧は、正極性のデータ電圧Ｖａである。このアドレス期間ＡＰの間、サステイン電極Ｚには正極性サステイン電圧Ｖｓより低い正極性のＺバイアス電圧Ｖｚｂが供給される。リセット期間ＲＰの直後に放電点火電圧Ｖｆと近い状態でギャップ電圧が調整された状態で、スキャン電圧Ｖｓｃとデータ電圧Ｖａが印加されるオンセル（Ｏｎ−ｃｅｌｌｓ）内には、スキャン電極Ｙとアドレス電極Ｘとの間のギャップ電圧が放電点火電圧Ｖｆを超えながら、その電極Ｙ、Ｘの間に１次アドレス放電が発生する。ここで、スキャン電極Ｙとアドレス電極Ｘの１次アドレス放電は、スキャン電極Ｙとサステイン電極Ｚとの間のギャップから遠い端の近傍で起きる。スキャン電極Ｙとアドレス電極Ｘとの間の１次アドレス放電は、放電セル内のプライミング電荷粒子を発生させて、図４ｄのように、スキャン電極Ｙとサステイン電極Ｚとの間の２次放電を誘導する。アドレス放電が発生されたオンセル内の壁電荷分布は、図４ｅのようである。
【００１７】
一方、アドレス放電が発生されていないオフセル（Ｏｆｆ−ｃｅｌｌｓ）内の壁電荷分布は、実質的に図４ｃの状態を維持する。 
【００１８】
サステイン期間ＳＰには、スキャン電極Ｙとサステイン電極Ｚに正極性のサステイン電圧ＶｓのサステインパルスＳＵＳＰが交互に印加される。そうすると、アドレス放電によって選択されたオンセルは、図４ｅの壁電荷分布の助けを受けて毎サステインパルスＳＵＳＰごとにスキャン電極Ｙとサステイン電極Ｚとの間でサステイン放電が起きる。これに反して、オフセルはサステイン期間の間、放電が起きない。これはオフセルの壁電荷分布が図４ｃの状態で維持されて最初正極性のサステイン電圧Ｖｓがスキャン電極Ｙに印加される時、スキャン電極Ｙとサステイン電極Ｚとの間のギャップ電圧が放電点火電圧Ｖｆを超えることができないためである。
【００１９】
ところで、従来のプラズマ表示装置は、ｎ−１番目のサブフィールドＳＦｎ−１の消去期間ＥＰとｎ番目のサブフィールドＳＦｎのリセット期間ＲＰを経りながら放電セル１の初期化と壁電荷制御のために数回の放電が起きるため、暗室コントラスト値が低くなり、それによってコントラスト比の低くなる問題点がある。以下の表１は、従来のプラズマ表示装置において、以前のサブフィールドＳＦｎ−１の消去期間ＥＰとリセット期間ＲＰで発生される放電の形態と回数を整理したものである。 
【００２０】
【表１】
2005292840.tif 000003
【００２１】
表１から分かるように、ｎ−１番目のサブフィールドＳＦｎ−１でともったオンセルで消去期間ＥＰとリセット期間ＲＰを経りながらスキャン電極Ｙとサステイン電極Ｚとの間の面放電が３回発生し、スキャン電極Ｙとアドレス電極Ｘとの間の対向放電が２回発生する。そして、以前サブフィールドＳＦｎで消えたオフセルで消去期間ＥＰとリセット期間ＲＰを経りながらスキャン電極Ｙとサステイン電極Ｚとの間の面放電が２回発生し、スキャン電極Ｙとアドレス電極Ｘとの間の対向放電が２回発生する。
【００２２】
このように、消去期間とリセット期間において数回発生される放電は、コントラスト特性を考慮する時、可能な発光量が最小化されなければならない消去期間とリセット期間においての発光量を大きくして暗室コントラスト値を低める原因になる。特に、スキャン電極Ｙとサステイン電極Ｚとの間の面放電は、スキャン電極Ｙとアドレス電極Ｘとの間の対向放電に比べて光の発光量が多いため、対向放電に比べて暗室コントラストに更に大きい悪影響を与える。 
【００２３】
また、従来のプラズマ表示装置においては、ｎ−１番目のサブフィールドＳＦｎ−１の消去期間ＥＰで壁電荷の消去が良く行われなくてスキャン電極Ｙ上に負極性の壁電荷が過剰蓄積される場合に、ｎ番目のサブフィールドＳＦｎのセットアップ期間ＳＵで暗放電が発生されない。このように、セットアップ期間ＳＵで暗放電が正常に発生されなければ放電セルを初期化することができない。この場合に、セットアップ期間において放電が起きることができるようにするため、リセット電圧Ｖｒが更に高くならなければならない。セットアップ期間ＳＵで暗放電が発生されなければリセット期間直後の放電セル内の条件がアドレス最適条件とならないため、異常放電や誤放電が発生するようになる。   また、ｎ−１番目のサブフィールドＳＦｎ−１の消去期間ＥＰ直後にスキャン電極Ｙ上に正極性の壁電荷が過剰蓄積される場合には、ｎ番目のサブフィールドＳＦｎのセットアップ期間ＳＵでポジチブランプＰＲの開始電圧である正極性のサステイン電圧Ｖｓがスキャン電極Ｙに印加される時に放電が強く発生して全セルで初期化が均一にならない。このような問題点について、図５を参照して詳細に説明する。
【００２４】
図５は、セットアップ期間ＳＵでスキャン電極Ｙとサステイン電極Ｚとの間の外部印加電圧Ｖｙｚ及び放電セル内のギャップ電圧Ｖｇを示す。ここで、図５に実線で示された外部印加電圧Ｖｙｚは、スキャン電極Ｙとサステイン電極Ｚのそれぞれに印加される外部電圧としてサステイン電極Ｚに０Ｖが印加されるため、実質的にポジチブランプ波形ＰＲの電圧と同様である。図５において、1)、2)、3)の点線は、放電セル内の壁電荷によって放電ガスに形成されるギャップ電圧Ｖｇである。ギャップ電圧Ｖｇは、以前サブフィールドにおいて放電が起きたか否かによって放電セル内の壁電荷量が変わるため、1)、2)、3)の点線のように変わる。スキャン電極Ｙとサステイン電極Ｚとの間の外部印加電圧Ｖｙｚと放電セル内の放電ガスに形成されたギャップ電圧Ｖｇとの関係は、以下の数式１のようである。
【００２５】
（数１）
Ｖｙｚ＝Ｖｇ＋Ｖｗ
図５において、1)のギャップ電圧Ｖｇは、放電セル内で壁電荷が充分に消去されて壁電荷が充分に小さな場合であり、そのギャップ電圧Ｖｇは、外部印加電圧Ｖｙｚに比例して増加しながら、放電点火電圧Ｖｆに到逹すると暗放電が発生する。この暗放電によって放電セル内のギャップ電圧は放電点火電圧Ｖｆに初期化される。
【００２６】
図５において、2)のギャップ電圧Ｖｇは、ｎ−１番目のサブフィールドＳＦの消去期間ＥＰの間、強放電が発生して放電セル内の壁電荷分布で壁電荷の極性を反転させた場合である。この時、消去期間ＥＰの直後に、スキャン電極Ｙ上に蓄積されていた壁電荷の極性は、強放電によって正極性に反転される。このような場合は、ＰＤＰの大きさが大きい場合に放電セルの均一度が低いか温度変化によって消去ランプ波形ＥＲＲの勾配が変動することによって発生される。この場合に初期ギャップ電圧Ｖｇが、図５の2)のように、過度に高くなるため、セットアップ期間ＳＵにおいて正極性サステイン低圧Ｖｓがスキャン電極Ｙに印加されるとともに、ギャップ電圧Ｖｇが放電点火電圧Ｖｆを超えて強放電が発生される。この強放電によってセットアップ期間ＳＵとセットダウン期間ＳＤにおいて、放電セルがアドレス最適条件の壁電荷分布、すなわち、図４ｃの壁電荷分布で初期化されないため、消えなければならないオフセルでアドレス放電が起きる。すなわち、リセット期間の先に消去期間において消去放電が強く起こる場合に誤放電が起きる。 
【００２７】
図５において、3)のギャップ電圧Ｖｇは、ｎ−１番目のサブフィールドＳＦの消去期間ＥＰの間に消去放電が発生されないか非常に弱く発生して消去放電の直前に起きたサステイン放電の結果として形成された放電セル内の壁電荷分布をそのまま維持した場合である。これを詳細にすると、図３のように、最後のサステイン放電は、スキャン電極ＹにサステインパルスＳＵＳＰが印加される時に発生する。この最後のサステイン放電の結果、スキャン電極Ｙ上には負極性の壁電荷が残留し、サステイン電極Ｚ上には正極性の壁電荷が残留するが、このような壁電荷は、次のサブフィールドにおいて初期化が正常に行われるために消去されなければならないが、消去放電が起きないか消去放電が非常に弱く起きると、その極性がそのまま維持される。このように消去放電が起きないか非常に弱く発生される理由は、ＰＤＰにおいて放電セルの均一度が低いか温度変化によって消去ランプ波形ＥＲＲの勾配が変動することによって発生される。この場合に初期ギャップ電圧Ｖｇが、図５の3)のように、負極性で非常に低いため、セットアップ期間においてポジチブランプ波形ＰＲがリセット電圧Ｖｒまで上昇しても放電セル内のギャップ電圧Ｖｇが放電点火電圧Ｖｆに到逹しないため、セットアップ期間ＳＵとセットダウン期間ＳＤにおいて暗放電が起きない。その結果、リセット期間の先の消去期間において消去放電が起きないか非常に弱く起きる場合に初期化が正常的に行われないため、誤放電や異常放電が発生される。
【００２８】
図５の2)のような場合に、ギャップ電圧Ｖｇと放電点火電圧との関係は、数式２のようであり、図５の3)のような場合にギャップ電圧Ｖｇと放電点火電圧との関係は、数式３のようである。
【００２９】
（数２）
Ｖｇｉｎｉ＋Ｖｓ ＞ Ｖｆ
【００３０】
（数３）
Ｖｇｉｎｉ＋Ｖｒ ＜ Ｖｆ
ここで、 Ｖｇｉｎｉは、図５から分かるように、セットアップ期間ＳＵが始まる直前の初期ギャップ電圧である。
【００３１】
上記のような問題点を考慮して、消去期間ＥＰとリセット期間ＲＰで初期化が正常に進行することができるようにするためのギャップ電圧条件（又は、壁電圧条件）は、数式２と３を全て満足する下記の数式４のようである。 
【００３２】
（数４）
Ｖｆ−Ｖｒ ＜ Ｖｇｉｎｉ ＜ Ｖｆ−Ｖｓ
結果的に、セットアップ期間ＳＵの前に初期ギャップ電圧Ｖｇｉｎｉが数式４の条件を満足しないと、従来のプラズマ表示装置は誤放電、ミス放電または異常放電が発生し、動作マージンが小さくなる。言い換えて、従来のプラズマ表示装置において、動作信頼性と動作マージンを確保するためには消去期間ＥＰにおける消去動作が正常的に行われなければならないが、上述したように、ＰＤＰの放電セルの均一度や使用温度によって非正常的になることがある。
【００３３】
また、従来のプラズマ表示装置は、リセット期間以前のスキャン電極Ｙとサステイン電極Ｚ上に蓄積されている壁電荷が十分ではないため、セットアップ放電がサステイン電圧Ｖｓより１００Ｖ以上高いリセット電圧Ｖｒの近傍で起きる。このために従来のプラズマ表示装置は、セットアップ放電のために外部から印加される電圧が高くなり、その結果、高電圧を発生する電圧源とスキャンドライブ回路に高圧素子が含まれなければならないため、スキャンドライブ回路の回路費用の高い問題点がある。
【００３４】
また、従来のプラズマ表示装置は、図４ｄのように、アドレス放電がスキャン電極Ｙとアドレス電極Ｘとの間の１次放電と、その１次放電を利用したスキャン電極Ｙとサステイン電極Ｚとの間の２次放電を含んでいるため、それに必要な時間が比較的に長い。このために、従来のプラズマ表示装置は、      図３の駆動波形で駆動されると、ライン数の増加を従う高解像度ＰＤＰやＰＤＰが大型化されるほどアドレス期間の不足な問題点がある。このような問題点は、ジター値、すなわち、放電遅延値が大きい高含量Ｘｅ ＰＤＰにおいて、さらに深刻に現われる。
【発明の開示】
【発明が解決しようとする課題】
【００３５】
本発明の課題は、誤放電、ミス放電及び異常放電を予防し、暗室コントラストを高め、動作マージンを大きくするようにしたプラズマ表示装置とその駆動方法を提供することである。 
【００３６】
本発明の他の課題は、セットアップ放電を低めるようにしたプラズマ表示装置とその駆動方法を提供することである。
【００３７】
本発明のまた他の課題は、アドレス放電に必要な時間を短縮するようにしたプラズマ表示装置とその駆動方法を提供することである。
【課題を解決するための手段】
【００３８】
本発明の一側面によるプラズマ表示装置は、リセット期間に先立つフリーリセット期間に、第１電極に第１波形を印加し、リセット期間に、第１電極に第１波形とは逆極性の第１ランプ波形を印加した後、第１ランプ波形とは逆極性の第２ランプ波形を印加する第１駆動部と、フリーリセット期間に、第２電極に第１波形とは逆極性の第２波形を印加し、リセット期間において、第２電極に第２ランプ波形に同期して第２ランプ波形と同一極性の第３ランプ波形を印加する第２駆動部とを備えたことを特徴とする。
【００３９】
第１ランプ波形は、第１の勾配を有する第１部分と、第１の勾配よりも小さい第２の勾配を有する第２部分とを含むことを特徴とする。
【００４０】
第１ランプ波形の電圧は第２波形の電圧よりも小さいことを特徴とする。
【００４１】
第２波形は、第１の電圧から第２の電圧に変化する第１波形部分を含み、第１ランプ波形のピーク電圧は、第１の電圧以下であることを特徴とする。
【００４２】
フリーリセット期間に第１及び第２電極に壁電荷が蓄積され、第１及び第２電極のうち少なくともある一つの電極に蓄積された電荷の極性が、リセット期間の間維持されることを特徴とする。
【００４３】
フリーリセット期間に第１及び第２電極に壁電荷が蓄積され、リセット期間において放電セル内で少なくとも２回の放電を起こし、かつ、リセット期間において第１及び第２電極の少なくとも一方の電極に蓄積された電荷の極性を維持することを特徴とする。
【００４４】
第１及び第２駆動部は、リセット期間のセットダウン期間において、第１電極と第３電極との間でのみ暗放電が起こるように、第１及び第２電極に電圧を印加することを特徴とする。
【００４５】
アドレス期間に、第３電極にデータパルスを印加する第３駆動部をさらに備え、第１乃至第３駆動部は、アドレス期間において、第１電極と第３電極との間でのみ暗放電が起こるように、第１乃至第３電極にそれぞれ電圧を印加することを特徴とする。
【００４６】
アドレス期間に、第３電極にデータパルスを印加する第３駆動部をさらに備え、第１駆動部は、アドレス期間に、第１電極にスキャンパルスを印加し、第２駆動部は、アドレス期間に、スキャンパルス電圧よりも小さくスキャンパルス電圧とは逆極性のバイアス電圧を印加して、第１電極と第３電極との間でのみ暗放電が起こるように、第１乃至第３電極に電圧を印加することを特徴とする。
【００４７】
第１及び第２駆動部は各サブフィールドで第１波形と第２波形とを第１電極と第２電極にそれぞれ印加し、各サブフィールドはリセット期間と維持期間とを含むことを特徴とする。
【００４８】
第１駆動部及び第２駆動部は、一番目のサブフィールド以降、少なくとも一つのサブフィルードにおいてフリーリセット期間を省略することを特徴とする。
【００４９】
第１番目のサブフィールドを除く、サステイン期間と次のリセット期間の間には消去期間がないことを特徴とする。
【００５０】
第１駆動部及び第２駆動部は、サステイン期間において第１電極と第２電極に交代に連続的なサステインパルスをそれぞれ印加し、最後のサステインパルスの幅は先立つ一つ以上のサステインパルス幅よりもっと大きいことを特徴とする。
【００５１】
第１番目以降のサブフィールドにおいて、第１ランプ波形は、1番目サブフィールドにおいて第１ランプ波形よりも小さいことを特徴とする。
【００５２】
本発明の他の側面によるプラズマ表示装置は、リセット期間に先立つプリリセット期間に、第１電極に第１波形を印加し、リセット期間に、第１電極に第１波形とは逆極性の第１ランプ波形を印加した後、第１ランプ波形とは逆極性の第２ランプ波形を印加する第１駆動部と、フリーリセット期間に、第２電極に第１波形とは逆極性の第２波形を印加し、リセット期間において、第２電極に第２ランプ波形に同期して第２ランプ波形と同一極性の第３ランプ波形を印加する第２駆動部とを含み、一つのサブフィールドが複数のサブフィールドを含み、第１及び第２駆動部は複数のサブフィールドの各サブフィールドで第１及び第２電極に波形を印加し、フリーリセット期間は一つのフレームにある複数のサブフィールドの内少なくとも一つ以上のサブフィールドで発生することを特徴とする。
【００５３】
フリーリセット期間に第１電極に第１波形が印加され、第２電極に第２波形が印加される場合、表示パネル内部が臨界温度以上である表示パネルをさらに備えることを特徴とする。
【００５４】
臨界温度は最小４０℃以上であることを特徴とする。
【００５５】
本発明のまた他の側面によるプラズマ表示装置は、リセット期間に先立つフリーリセット期間に、第１電極に第１波形を印加し、リセット期間に、第１電極に第１波形とは逆極性の第１ランプ波形を印加した後、第１ランプ波形とは逆極性の第２ランプ波形を印加する第１駆動部と、フリーリセット期間に、第１波形とは逆極性の第２形波を印加し、リセット期間において、第２ランプ波形に同期して第２ランプ波形と同一極性の第３ランプ波形を印加する第２駆動部を備え、第２駆動部は、第２ランプ波形の印加終了前に第３ランプ波形の印加を終了して第２電極を基準電圧に維持することを特徴とする。
【００５６】
本発明のまた他の側面によるプラズマ表示装置は、リセット期間に先立つフリーリセット期間に、第１電極に第１波形を印加し、リセット期間に、第１電極に第１波形とは逆極性の第１ランプ波形を印加した後、第１ランプ波形とは逆極性の第２ランプ波形を印加する第１駆動部と、フリーリセット期間に、第２電極に第１波形とは逆極性の第１矩形波を印加し、リセット期間において、第２ランプ波形とは異なり逆極性の第２矩形波を印加する第２駆動部と、を備えたことを特徴とする。
【００５７】
第１波形は第１矩形波が印加される期間内に印加されることを特徴とする。
【００５８】
第２駆動部は、第１駆動部が第１電極に第１ランプ波形の印加することに先立って、第１矩形波を印加することを特徴とする。
【００５９】
第２矩形波の電圧は、第１矩形波の電圧より小さいことを特徴とする。
第１及び第２駆動部は各サブフィールドで波形を第１電極と第２電極にそれぞれ印加し、各サブフィールドは維持期間を含むことを特徴とする。
【００６０】
第１駆動部及び第２駆動部は、所定のサブフィールドのサステイン期間において第１電極と第２電極とに交互に連続的なサステインパルスを印加し、最後のサステインパルスの幅は少なくとも一つの先行するサステインパルス幅より大きく、一番目のサブフィールド以降少なくとも一つのサブフィールドにおいて、第１及び第２駆動部は、フリーリセット期間を省略し、第１駆動部は、リセット期間において、基準電圧から開始する第２ランプ波形を印加し、第２駆動部は、リセット期間の間、第２矩形波を省略することを特徴とする。
【００６１】
本発明のまた他の側面によるプラズマ表示装置は、リセット期間に先立つフリーリセット期間に、第１電極に第１波形を印加し、リセット期間に、第１電極に第１波形とは逆極性の第１ランプ波形を印加した後、第１ランプ波形とは逆極性の第２ランプ波形を印加する第１駆動部と、フリーリセット期間に、第２電極に第１波形とは逆極性の第２矩形波を印加し、リセット期間において、第２ランプ波形とは逆極性の第２矩形波を印加する第２駆動部を含み、第１波形の電圧レベルは第２ランプ波形の電圧レベルと少なくとも同一であることを特徴とする。
【００６２】
第１矩形波の電圧はリセット期間後のアドレス期間に第２電極に印加されるバイアス電圧よりもっと大きいことを特徴とする。
【００６３】
第１波形の電圧レベルは第２ランプ波形の電圧レベルと同一であることを特徴とする。
【００６４】
第１波形と第２ランプ波形電圧を生成する電圧源をさらに含むことを特徴とする。
【００６５】
本発明のまた他の側面によるプラズマ表示装置は、リセット期間に先立つフリーリセット期間に、第１電極に基準電圧を印加し、リセット期間に、第１電極に第１ランプ波形を印加した後、第１ランプ波形とは逆極性の第２ランプ波形を印加する第１駆動部と、フリーリセット期間に、第２電極に第１ランプ波形と同一極性の第３ランプ波形を印加し、第２ランプ波形と同一極性の第４ランプ波形を印加し、リセット期間において、第２電極に第２ランプ波形と同一極性の第５ランプ波形を印加する第２駆動部とを備えたことを特徴とする。
【００６６】
本発明のまた他の側面によるプラズマ表示装置は、リセット期間に先立つフリーリセット期間に、第１電極に第１波形を印加し、リセット期間に、第１電極に第１波形とは逆極性の第１ランプ波形を印加した後、第１ランプ波形とは逆極性の第２ランプ波形を印加する第１駆動部と、フリーリセット期間に、第２電極に基準電圧を印加し、リセット期間において、第２電極に第２ランプ波形と同一極性の第３ランプ波形を印加する第２駆動部とを備えたことを特徴とする。
【００６７】
本発明のまた他の側面によるプラズマ表示装置は、リセット期間に先立つフリーリセット期間に、第１電極に第１波形を印加し、リセット期間に、第１電極に第１波形とは逆極性の第１ランプ波形を印加した後、第１ランプ波形とは逆極性であり、基準電圧から開始する第２ランプ波形を印加する第１駆動部と、フリーリセット期間に、第２電極に第１波形とは逆極性の第２波形を印加し、リセット期間において、第２電極に第２ランプ波形と同一極性の第３ランプ波形を印加する第２駆動部とを備えたことを特徴とする。
【００６８】
本発明のまた他の側面によるプラズマ表示装置は、リセット期間に先立つフリーリセット期間に、第１電極に第１波形を印加し、リセット期間に、第１電極に第１波形とは逆極性の第１ランプ波形を印加した後、第１ランプ波形とは逆極性であり、基準電圧から開始する第２ランプ波形を印加する第１駆動部と、フリーリセット期間に、第２電極に第１波形とは逆極性の第２波形を印加し、リセット期間において、第２電極に基準電圧を印加する第２駆動部とを備えたことを特徴とする。
【００６９】
本発明のまた他の側面によるプラズマ表示装置は、リセット期間に先立つフリーリセット期間に、第１電極に第１波形を印加し、リセット期間に、第１電極に第１波形とは逆極性の第１ランプ波形を印加した後、第１ランプ波形とは逆極性の第２ランプ波形を印加する第１駆動部と、フリーリセット期間に、第２電極に第１波形とは逆極性の第２波形を印加し、リセット期間において、第２電極に第２ランプ波形と同一極性の第３ランプ波形を印加する第２駆動部と、
リセット期間に、第３電極に第２ランプ波形に同期して第２ランプ波形とは逆極性の第３矩形波を印加する第３駆動部とを備えたことを特徴とする。
【００７０】
本発明のまた他の側面によるプラズマ表示装置は、リセット期間に先立つフリーリセット期間に、第１電極に第１波形を印加し、リセット期間に、第１電極に第１波形とは逆極性の第１ランプ波形を印加した後、第１ランプ波形とは逆極性の第２ランプ波形を印加する第１駆動部と、フリーリセット期間に、第２電極に第１波形とは逆極性の第２波形を印加し、リセット期間において、第２電極に基準電圧を印加する第２駆動部とを備えたことを特徴とする。
【００７１】
第１及び第２駆動部は各サブフィールドで波形を第１電極と第２電極にそれぞれ印加し、各サブフィールドは維持期間とリセット期間とを含むことを特徴とする。
【００７２】
第１及び第２駆動部は、リセット期間のセットアップ期間に、第１電極に蓄積された壁電荷の極性を第２電極の側の端部側において反転させることにより、リセット期間のセットダウン期間に、第１電極の端部側と第３電極との間で暗放電を発生させるように、第１及び第２電極に電圧を印加することを特徴とする。
【００７３】
アドレス期間に、第３電極にデータパルスを印加する第３駆動部をさらに備え、第１乃至第３駆動部は、アドレス期間において、第２電極に一番近い第１電極の端部側と第３電極との間で暗放電を発生させるように、第１乃至第３電極にそれぞれ電圧を印加することを特徴とする。
【００７４】
第１駆動部及び第２駆動部は、サステイン期間において第１電極と第２電極とに交互にサステインパルスを印加し、サステイン期間の最後のサステインパルスの幅は先行する少なくとも一つのサステインパルスの幅よりもっと大きく、１番目のサブフィールド以降、少なくとも一つのサブフィールドにおいて、第１及び第２駆動部は、フリーリセット期間を省略し、第１駆動部は、リセット期間において、基準電圧から開始する第２ランプ波形を印加することを特徴とする。
【００７５】
本発明のまた他の側面によるプラズマ表示装置は、リセット期間に先立つフリーリセット期間に、第１電極に第１波形を印加し、リセット期間に、第１電極に第１波形とは逆極性の第１ランプ波形を印加した後、第１ランプ波形とは逆極性の第２ランプ波形を印加する第１駆動部と、フリーリセット期間に、第２電極に第１波形とは逆極性の第１矩形波を印加し、リセット期間において、第２電極に基準電圧を印加する第２駆動部とを備えたことを特徴とする。
【００７６】
本発明のまた他の側面によるプラズマ表示装置は、少なくとも一つ以上の電極を含む第１基板、少なくとも一つ以上の電極を含む第２基板、第１基板と第２基板との間に設けられる複数の放電セル、放電セルを初期化するリセット期間に先立つフリーリセット期間に、第１基板に第１波形を印加し、リセット期間に第１基板に第１波形とは逆極性の第１ランプ波形を印加して放電セルを初期化することを特徴とする。
【００７７】
本発明のまた他の側面によるプラズマ表示装置は、少なくとも一つ以上の電極を含む第１基板、少なくとも一つ以上の電極を含む第２基板、第１基板と第２基板との間に設けられる複数の放電セル、放電セルを初期化するリセット期間に先立つフリーリセット期間に、第１基板に第１波形と第１波形と逆極性の第２波形を印加し、リセット期間に第１基板に第１波形と逆極性の第１ランプ波形を印加して放電セルを初期化することを特徴とする。
【００７８】
本発明のまた他の側面によるプラズマ表示装置は、少なくとも一つ以上の電極を含む第１基板、少なくとも一つ以上の電極を含む第２基板、第１基板と第２基板の間に用意される複数の放電セル、放電セルを初期化するリセット期間に先立つフリーリセット期間に、第１基板に第１波形を印加し、リセット期間に第１基板に第１波形とは逆極性の第１ランプ波形を印加し、フリーリセット期間に第１基板の電極に蓄積された電荷の中で少なくとも一つの電極は電荷の極性を維持した状態で、放電セルを初期化することを特徴とする。
【００７９】
本発明のまた他の側面によるプラズマ表示装置は、少なくとも一つ以上の電極を含む第１基板、少なくとも一つ以上の電極を含む第２基板、第１基板と第２基板の間に設けられる複数の放電セル、放電セルを初期化するリセット期間に第１基板の電極の中で一部電極には基準電圧が印加されることを特徴とする、
プラズマ表示パネル。
【００８０】
基準電圧は０ＶやグラウンドＧＮＤレベル電圧であることを特徴とする。
本発明のまた他の側面によるプラズマ表示装置は、放電セルを初期化するリセット期間に先立つフリーリセット期間に、第１基板に第１波形を印加する段階と、リセット期間に第１基板に第１波形とは逆極性の第１ランプ波形を印加して放電セルを初期化する段階とを含むことを特徴とする。
【００８１】
本発明のまた他の側面によるプラズマ表示装置は、放電セルを初期化するリセット期間に先に進むフリーリセット期間に、第１基板に第１波形と第１波形と逆極性の第２波形を印加する段階と、リセット期間に第１基板に第１波形と逆極性の第１ランプ波形を印加して放電セルを初期化する段階とを含むことを特徴とする。
【００８２】
本発明のまた他の側面によるプラズマ表示装置は、放電セルを初期化するリセット期間に先立つフリーリセット期間に、第１基板に第１波形を印加する段階と、リセット期間に第１基板に第１波形とは逆極性の第１ランプ波形を印加してフリーリセット期間に第１基板の電極に蓄積された電荷の中で少なくとも一つ以上の電極は電荷の極性を維持した状態で、放電セルを初期化する段階とを含むことを特徴とする。
【００８３】
本発明のまた他の側面によるプラズマ表示装置は、放電セルを初期化するリセット期間に第１基板の電極の中で一部電極には基準電圧が印加されることを特徴とする。
【００８４】
基準電圧は０ＶやグラウンドＧＮＤレベル電圧であることを特徴とする。
【００８５】
本発明のまた他の側面によるプラズマ表示装置は、リセット期間以前のフリーリセット期間の間第１波形が印加される第１電極と、フリーリセット期間の間第１波形とは逆極性の第２波形が印加される第２電極と、を含むことを特徴とする。
【００８６】
波形が複数のサブフィールドの個別サブフィールド区間で第１及び第２電極が印加され、個別サブフィールドはリセット期間とリセット期間以降のアドレス期間を含み、リセット期間以降アドレス期間の間第１電極に第１スキャンパルスが印加される前に、バイアス電圧が第第２電極に印加されることを特徴とする。
【００８７】
第１波形は負極性波形であり、第２波形は正極性波形であることを特徴とする。
【００８８】
第１波形が第１電極に印加される期間の間に第２電極に第２波形が印加されていることを特徴とする。
【００８９】
第１波形は第１勾配を有する第ランプパルスを含むこを特徴とする。
【００９０】
第２波形は矩形波であることを特徴とする。
【００９１】
第１波形は矩形波であることを特徴とする。
【００９２】
第２波形は電圧が漸進的に上昇する区間を含むことを特徴とする。
【００９３】
リセット期間に第１電極に正の勾配を有する第２ランプパルスが印加され、第１電極に第２ランプパルスの勾配より低い正の勾配を有する第３ランプパルスを印加することを特徴とする。
【００９４】
第３ランプパルスを印加した後、リセット期間に負の勾配を有する第４ランプパルスと負の勾配を有する第５ランプパルスを第１電極に印加することを特徴とする。
【００９５】
第１勾配は第４ランプパルスの勾配、又は第５ランプパルスの勾配と同一であることを特徴とする。
【００９６】
第２波形の電圧はアドレス電極より大きいことを特徴とする。
【００９７】
第１波形の電圧はアドレス期間に第１電極に印加されるスキャンパルス電圧と同一であることを特徴とする。
第２波形の電圧はアドレス期間につながるサステイン期間に第２電極に印加される正極性のパルス電圧と同一であることを特徴とする。
【００９８】
フリーリセット期間に第１電極には正極性の壁電荷が増加し、第２電極には負極性の壁電荷が増加し、リセット期間に第１電極には正極性の壁電荷が減少し、第２電極には負極性の壁電荷が減少することを特徴とする。
【００９９】
１番目のサブフィールド以降、少なくとも一つのサブフィールドからフリーリセット期間を省略することを特徴とする、
請求項５０に記載のプラズマ表示装置。
【０１００】
一番目のサブフィールドのリセット期間に第１電極に印加される正極性の電圧の最大値は一番目のサフィールド以後、少なくとも一つのサブフィールドのリセット期間に第１電極に印加される正極性電圧の最大値と同一であるか大きいことを特徴とする。
【０１０１】
一番目のサブフィールド以降の少なくとも一つのサブフィールドのリセット期間の間、所定の基準電圧から０Ｖ、又はグラウンドＧＮＤレベルまで電圧が急激に下降する区間を含むことを特徴とする。
基準電圧はアドレス期間につながるサステイン期間に印加される正極性の維持パルスの電圧と同一であることを特徴とする。
【０１０２】
第1波形とスキャンパルス電圧を生成する電圧源をさらに含むことを特徴とする。
【０１０３】
第２波形と維持パルス電圧を生成する電圧源をさらに含むことを特徴とする。
【０１０４】
第1基板に位置した複数のスキャン電極を駆動する第１駆動部と、複数の維持電極は相当するスキャン電極に実質的に平行であり、それぞれの維持電極は相当するスキャン電極と共に電極対を形成する時、第１基板に位置した複数の維持電極を駆動する第２駆動部と、アドレス電極はスキャン電極と維持電極に実質的に平行する時、第１基板の反対側の第２基板に位置した複数のアドレス電極を駆動する第３駆動部と、アドレス電極と電極対の間の交差点に密接に位置し、第１基板と第２基板の間に位置する複数個の放電セルを含み、第１、第２及び第３駆動部は各サブフィールドで電圧波形をスキャン電極、維持電極及びアドレス電極にそれぞれ印加し、各サブフィールドはリセット期間、アドレス期間及び維持期間とを含み、少なくとも一つのサブフィールドはリセット期間に先立つフリーリセット期間を含み、リセット期間の間各スキャン電極と各スキャン電極に相当する維持電極間の電気的放電減少のための各放電セル内の電荷分布最適化を行うために、フリーリセット期間の間第１及び第２駆動部と連係された波形は、放電火点電圧の機能を行い、各スキャン電極及びスキャン電極に相当する維持電極の間の間隔電圧を調節することを特徴とする。
【０１０５】
サブフィールドの中で一番目のサブフィールドはフリーリセット期間を含むことを特徴とする。
【０１０６】
リセット期間はセットダウン期間につながるセットアップ期間に分けられ、セットアップ期間の間各スキャン電極と各スキャン電極に相当する維持電極間の電気的放電減少のための各放電セル内の電荷分布最適化を行うために、セットアップ期間の間、第１及び第２駆動部と連係された波形は、放電火点電圧と間隔電圧の機能を行い、各スキャン電極及びスキャン電極に相当する維持電極の間の外部電圧を調節することを特徴とする。
【０１０７】
リセット期間はセットダウン期間につながるセットアップ期間に分けられ、セットダウン期間の間、０Ｖ電圧レベル、又は共通基準電圧から開始する各スキャン電極の電圧レベルを減少させることにより、セットダウン期間を完了することに必要な時間を最小化するように、第１駆動部と連係された波形が最適化になることを特徴とする。
【発明の効果】
【０１０８】
本発明の実施形態によるプラズマ表示装置は、プリリセット期間の間、第１電極に負極性電圧を印加し、第２電極に正極性電圧を印加する第１駆動部と、 プリリセット期間に引き続くリセット期間の間、第１電極と第２電極の中で少なくとも何れ一つに電圧が漸進的に変わるランプ波形を印加して放電セルを初期化する第２駆動部とを備える。
【０１０９】
本発明によるプラズマ表示装置とその駆動方法は、放電セルを初期化するに先立ってその放電セル内のスキャン電極上に十分に正極性壁電荷を蓄積し、サステイン電極上に十分に負極性壁電荷を蓄積することによって誤放電、ミス放電及び異常放電を予防することができ、初期化過程から発生される放電回数を減らして暗室コントラストを高め、動作マージンを大きくすることができる。さらに、本発明によるセットダウン期間に発生されるネガチブランプ波形の電圧を０Ｖや基準電圧から低めることによって、セットダウン期間を減らして駆動時間を確保することができ、セットダウン期間にアドレス電極に正極性バイアス電圧を印加してスキャン電極とアドレス電極との間で発生される暗放電の放電時間を長くして全放電セル内の壁電荷分布を均一にすることができる。
【０１１０】
また、本発明によるプラズマ表示装置とその駆動方法は、リセット期間の前に十分な壁電荷を放電セル内に形成することによって、サステイン電圧以内で全ての放電セルがセットアップ放電することができるようにしてセットアップ動作に必要なリセット電圧を低めることができる。さらに、本発明によるプラズマ表示装置とその駆動方法は、セットダウン期間とアドレス期間の間にスキャン電極とアドレス電極の間だけで放電を誘導してアドレス放電に必要な時間を短縮することができる。
【発明を実施するための最良の形態】
【０１１１】
以下、図６乃至図３１を参照して本発明の好ましい実施形態に対して説明する。
【０１１２】
図６は，本発明の第１実施形態によるプラズマ表示装置の駆動方法で一番目のサブフィールド期間の間、図２のようなＰＤＰに供給される駆動波形を示す。図６の駆動波形に対して図７ａ乃至図７ｅの壁電荷分布を参照して説明することにする。
【０１１３】
図６を参照すれば、本発明によるプラズマ表示装置の駆動方法で一番目のサブフィールドはスキャン電極Ｙ上に正極性の壁電荷を形成し、サステイン電極Ｚ上に負極性の壁電荷を形成するためのプリリセット期間ＰＲＥＲＰと、プリリセット期間ＰＲＥＲＰによって形成された壁電荷の分布を利用して全画面の放電セルを初期化するためのリセット期間ＲＰと、放電セルを選択するためのアドレス期間ＡＰ及び選択された放電セルの放電を維持させるためのサステイン期間ＳＰとを含む。本発明の実施形態では、図７aに図示するとおり、プリリセット期間で発生するスキャン電極及びサステイン電極間の面放電によってスキャン電極に正極性の電荷が十分に蓄積され、サステイン電極に負極性の電荷が十分に蓄積される。この結果、リセット期間のＹリセット電圧Ｖｒｙを低めることができるようになってコントラストを向上させることができる。
【０１１４】
プリリセット期間ＰＲＥＲＰには全てのサステイン電極Ｚに電圧が正極性のサステイン電圧Ｖｓから正極性のＺリセット電圧Ｖｒｚまで上昇するＺポジチブランプ波形ＰＲＺが印加され、全てのスキャン電極Ｙに電圧が０Ｖや基準電圧ＧＮＤから負極性の−Ｖ１電圧まで低くなる第１Ｙネガチブランプ波形ＮＲＹ１が印加される。ポジチブランプ波形ＰＲＺによってサステイン電極Ｚの電圧が上昇する間、第１Ｙネガチブランプ波形ＮＲＹ１によってスキャン電極Ｙの電圧は低くなった後Ｖ１電圧を一定時間の間維持する。このプリリセット期間ＰＲＥＲＰの間アドレス電極Ｘには０Ｖが印加される。Ｚポジチブランプ波形ＰＲＺと第１Ｙネガチブランプ波形ＮＲＹ１は、全放電セルでスキャン電極Ｙとサステイン電極Ｚとの間と、サステイン電極Ｚとアドレス電極Ｘとの間に暗放電を起こす。この放電の結果で、プリリセット期間ＰＲＥＲＰ直後に全放電セル内で図７aのようにスキャン電極Ｙ上には正極性の壁電荷が積もるようになり、サステイン電極Ｚ上には負極性の壁電荷が多量積もるようになる。そしてアドレス電極Ｘ上には正極性の壁電荷が積もるようになる。図７aの壁電荷分布によって全放電セルの内部放電ガス空間にはスキャン電極Ｙとサステイン電極Ｚの間に充分に大きなポジチブギャップ電圧が形成され各放電セル内にスキャン電極Ｙからサステイン電極Ｚの方に電界が形成される。このようにプリリセット期間にスキャン電極又はサステイン電極に印加されるランプ波形は一フレームのサブフィールド内で少なくとも一つ以上供給される。好ましくは、プリリセット期間にスキャン電極又はサステイン電極に印加されるランプ波形は一フレーム内の最も最初のサブフィールドの供給される。このような理由としては、フレーム内の最も最初のサブフィールドではセルを初期化することがもっと困難であるためである。即ち、最も最初のサブフィールドでセル内に空間電荷が他のサブフィールドに比べて相対的に小さくて初期化が難しくなる。特に、このような現象はパネル内部の温度が高温である場合、もっと簡単に現れる。従って、さらに好ましくは臨界値温度以上、即ち、４０℃以上の高温である場合、プリリセット期間にスキャン電極又はサステイン電極にランプ波形を印加することが好ましい。また、第１Ｚネガティブランプ波形ＮＲＺ１によってサステイン電極Ｚの電圧を漸進的に０Ｖや基準電圧ＧＮＤまで下降させて、セットアップ期間においてスキャン電極Ｙの電圧とサステイン電極Ｚの電圧との差を大きくして壁電荷形成を強化させる効果がある。これにより、高温での誤放電を低減する。
【０１１５】
リセット期間ＲＰのセットアップ期間ＳＵには、全てのスキャン電極Ｙに第１Ｙポジチブランプ波形ＰＲＹ１と第Ｙポジチブランプ波形ＰＲＹ２が連続的に印加され、サステイン電極Ｚとアドレス電極Ｘとには０[Ｖ]が印加される。第１ Ｙポジチブランプ波形ＰＲＹ１の電圧は０Ｖから正極性のサステイン電圧Ｖｓまで上昇し、第２Ｙポジチブランプ波形ＰＲＹ２の電圧は正極性のサステイン電圧Ｖｓからそれより高い正極性のＹリセット電圧Ｖｒｙまで上昇する。正極性のＹリセット電圧Ｖｒｙは正極性のＺリセット電圧Ｖｒｚ以下の電圧であり、その正極性のＺリセット電圧Ｖｒｚと正極性のサステイン電圧Ｖｓの間の電圧で決定される。第１Ｙポジチブランプ波形ＰＲＹ１と第２Ｙポジチブランプ波形ＰＲＹ２の勾配は同一に設定されることができる。ただし、図６に示したとおり、第２Ｙポジチブランプ波形ＰＲＹ２の勾配は第１Ｙポジチブランプ波形ＰＲＹ１より低く設定されることが好ましい。このような理由はリセット期間のセットアップ期間で強放電の誘発を防ぐためであり、即ち、第２Ｙポジチブランプは波形ＰＲＹ２の勾配が第１Ｙポジチブランプ波形ＰＲＹ１の勾配より高く設定されると強放電が誘発されコントラスト特性を低下させるためである。また、第１Ｙポジチブランプ波形ＰＲＹ１と放電セル内でスキャン電極Ｙとサステイン電極Ｚとの間に形成された電界の電圧が加えながら全放電セルでスキャン電極Ｙとサステイン電極Ｚとの間と、スキャン電極Ｙとアドレス電極Ｘとの間には暗放電が発生される。この放電の結果で、セットアップ期間ＳＵ直後に全放電セル内で図７ｂのようにスキャン電極Ｙ上には負極性の壁電荷が積もりながらその極性が正極性から負極性に反転され、アドレス電極Ｘ上には正極性の壁電荷が更に積もるようになる。そしてサステイン電極Ｚ上に積もっていた壁電荷はスキャン電極Ｙの方に負極性の壁電荷が減少しながら、その量が一部減るがその極性が負極性で維持される。
【０１１６】
一方、プリリセット期間ＰＲＥＲＰ直後の壁電荷分布によってセットダウン期間ＳＵから暗放電が発生される前に全放電セル内でポジチブギャップ電圧が充分に大きいため、Ｙリセット電圧Ｖｒは図３のような従来のリセット電圧Ｖｒより低くなることができる。セットアップ放電直前に全ての放電セルの壁電荷分布を図７aのように初期化させた実験結果、セットアップ放電が全ての放電セルからサステイン電圧Ｖｓ以下の電圧、即ち、第１Ｙポジチブランプ波形ＰＲＹ区間から弱放電が起こる事実が確認された。このため、図６の駆動波形で第２Ｙポジチブランプ波形ＰＲＹ２は不要となることがあり、セットアップ期間ＳＵでスキャン電極Ｙに印加される電圧は、第１ Yポジチブランプ波形ＰＲＹによってサステイン電圧Ｖｓまでだけ上昇するようにしてもセットアップ放電を安定に起こすことができる。
【０１１７】
プリリセット期間ＰＲＥＲＰとセットアップ期間ＳＵを経りながらアドレス電極Ｘ上には正極性の壁電荷が十分に積もるようになるためアドレス放電の時、必要な外部印加電圧、即ち、データ電圧とスキャン電圧の絶対値を低めることができる。
【０１１８】
セットアップ期間ＳＵに引き継き、リセット期間ＲＰのセットダウン期間ＳＤには第２Ｙネガチブランプ波形ＮＲＹ２がスキャン電極Ｙに印加されると共に、サステイン電極Ｚに第２ Zネガチブランプ波形ＮＲＺ２が印加される。第２Ｙネガチブランプ波形ＮＲＹ２の電圧は正極性のサステイン電圧Ｖｓから負極性の−Ｖ２電圧まで低くなる。第２Ｚネガチブランプ波形ＮＲＺ２の電圧は正極性のサステイン電圧Ｖｓから０Ｖや基準電圧まで低くなる。−Ｖ２電圧はプリリセット期間ＰＲＥＲＰの−Ｖ１電圧と同一であるか異なるように設定されることができる。このセットダウン期間ＳＤの間、スキャン電極Ｙとサステイン電極Ｚの電圧は同時に低くなるため、これらの間に放電が起こらない反面スキャン電極Ｙとアドレス電極Ｘとの間に暗放電が発生される。この暗放電によってスキャン電極Ｙ上に積もっていた負極性の壁電荷の中で過度壁電荷が消去されアドレス電極Ｘ上に積もっていた正極性の壁電荷の中で過度壁電荷が消去される。その結果、全放電セルは図７ｃのような壁電荷分布を均一に有するようになる。図７ｃの壁電荷分布はスキャン電極Ｙ上に負極性の壁電荷が充分に積もっていてアドレス電極Ｘ上に正極性の壁電荷が充分に積もっているからスキャン電極Ｙとアドレス電極Ｘとの間のギャップ電圧を放電点火電圧Ｖｆに近く上昇させる。従って、全放電セルの壁電荷分布はセットダウン期間ＳＤ直後にアドレス最適条件に調整される。
【０１１９】
アドレス期間ＡＰには負極性のスキャンパルス−ＳＣＮＰがスキャン電極Ｙに順次的に印加されることと共にそのスキャンパルス−ＳＣＮＰに同期してアドレス電極Ｘに正極性のデータパルスＤＰが印加される。スキャンパルス−ＳＣＮＰの電圧は０Ｖやそれと近い負極性のスキャンバイアス電圧Ｖｙｂから負極性のスキャン電圧−Ｖyまで低くなるスキャン電圧Ｖｓｃである。データパルスＤＰの電圧は正極性のデータ電圧Ｖａである。このアドレス期間の間ＡＰ、サステイン電極Ｚには正極性のサステイン電圧Ｖｓより低い正極性Zバイアス電圧Ｖｚｂが供給される。このような正極性Ｚバイアス電圧Ｖｚｂはリセット期間のセットダウンの最後の時点からスキャン電極Ｙに印加される一番目のスキャンパルスの印加時点の間に供給されるのが好ましい。このように、正極性Ｚバイアス電圧Ｖｚｂをリセット期間のセットダウン最後の時点に印加させる理由はリセット期間のセットダウン期間にスキャン電極Ｙとサステイン電極Ｚ間の電位差を減らして結果的に発生されられる放電を抑制してコントラストの特性を向上させる。また、スキャン電極Ｙに印加される一番目のスキャンパルスの印加時点内に正極性Ｚバイアス電圧Ｖｚｂを印加する理由はアドレス区間で発生されるアドレス放電に影響を与えないためである。即ち、アドレス区間でジッタ特性を向上させるためのものであり、これによって従来アドレス区間でスキャン電極Ｙに印加されるスキャンパルスの幅を減らして駆動マージンを確保することができる。リセット期間ＲＰの直後に全放電セルがアドレスの最適条件でギャップ電圧が調整された状態で、スキャン電圧Ｖｓｃとデータ電圧Ｖａが印加されるオンセル内にはスキャン電極Ｙとアドレス電極Ｘとの間のギャップ電圧が放電点火電圧Ｖｆを超過しながらその電極Ｙ、Ｘの間だけでアドレス放電が発生される。アドレス放電が発生されたオンセル内の壁電荷分布は図７ｄと同一である。アドレス放電が起きた直後、オンセル内の壁電荷分布はアドレス放電によってスキャン電極Ｙ上に正極性の壁電荷が積もってアドレス電極Ｘ上に負極性の壁電荷が積もりながら図７ｅのように変わる。
【０１２０】
アドレス放電の時、図７ｄのようにスキャン電極Ｙとアドレス電極Ｘの間だけで放電が起こるようになるためアドレス放電に必要な時間が大幅に縮むようになる。
【０１２１】
一方、アドレス電極Ｘに０Ｖや基準電圧が印加されるとかスキャン電極Ｙに０Ｖやスキャンバイアス電圧Ｖｙｂが印加されるオフセルはギャップ電圧が放電点火電圧未満である。従って、アドレス放電が発生されないオフセルはその壁電荷分布が実質的に図７ｃの状態を維持する。
【０１２２】
サステイン期間ＳＰにはスキャン電極Ｙとサステイン電極Ｚに正極性のサステイン電圧ＶｓのサステインパルスＦＩＲＳＴＳＵＳＰ、ＳＵＳＰ、ＬＳＴＳＵＳＰが交代に印加される。サステイン期間ＳＰの間アドレス電極Ｘには０Ｖや基準電圧が供給される。スキャン電極Ｙとサステイン電極Ｚの各々に一番目に印加されるサステインパルスＦＳＴＳＵＳＰはサステイン放電開始が安定になるようにそのパルス幅が正常サステインパルスＳＵＳＰに比べて広く設定される。また、最後のサステインパルスＬＳＴＳＵＳＰはサステイン電極Ｚに印加されるが、セットアップ期間ＳＵの初期状態でサステイン電極Ｚに負極性の壁電荷を充分に積むためにそのパルス幅が正常サステインパルスＳＵＳＰに比べて広く設定される。このサステイン期間の間アドレス放電によって選択されたオンセルは図７ｅの壁電荷分布の助けを受けて毎サステインパルスＳＵＳＰごとにスキャン電極Ｙとサステイン電極Ｚとの間でサステイン放電が起こる。これに反して、オフセルはサステイン期間ＳＰの初期壁電荷分布が図７ｃと同一であるため、サステインパルスＦＩＲＳＴＳＵＳＰ、ＳＵＳＰ、ＬＳＴＳＵＳＰが印加されてもそのギャップ電圧が放電点火電圧Ｖｆ未満に低く維持されて放電が起らない。
【０１２３】
一方、図６の駆動波形は一番目のサブフィールドだけに限定されることではなく、その一番目のサブフィールドを含んだ多くの初期サブフィールドに適用されることができ、一フレーム期間に含まれた全サブフィールドに適用されることもできる。
【０１２４】
図８は本発明の第１実施形態によるプラズマ表示装置の駆動方法でｎ−１（ただ、ｎは２以上の正の整数）番目のサブフィールドＳＦｎのサステイン期間ＳＰとｎ番目のサブフィールドＳＦｎの間図２のようなＰＤＰに供給される駆動波形を示す。図８の駆動波形に対して図９の壁電荷分布を参照して説明することにする。
【０１２５】
図８を参照すれば、ｎ番目のサブフィールドＳＦｎはｎ−１番目のサブフィールドＳＦｎ−１でサステイン期間直後に形成された壁電荷分布を利用してＰＤＰの全放電セルを初期化する。
【０１２６】
ｎ−１番目のサブフィールドＳＦｎ−１とｎ番目のサブフィールドＳＦｎ各々はサステイン電極Ｚ上に負極性の壁電荷が充分に積もられた壁電荷分布の助けを受けて全放電セルを初期化するためのリセット期間ＲＰと、放電セルを選択するためのアドレス期間ＡＰ及び選択された放電セルの放電を維持させるためのサステイン期間ＳＰとを含む。
【０１２７】
ｎ−１番目のサブフィールドＳＦｎ−１のサステイン期間で、最後のサステインパルスＳＵＳＰはサステイン電極Ｚに印加される。この時スキャン電極Ｙとアドレス電極Ｘには０Ｖや基準電圧が印加される。最後のサステインパルスＬＳＴＳＵＳＰは放電セル内でスキャン電極Ｙとサステイン電極Ｚの間に最後のサステイン放電を起こし、図９のようにスキャン電極Ｙ上に正極性の壁電荷を充分に積んでサステイン電極Ｚ上に負極性の壁電荷を積むようになる。
【０１２８】
ｎ番目のサブフィールドＳＦｎのセットアップ期間ＳＵには図９の壁電荷分布を利用して全放電セルに暗放電を起こして全放電セルの壁電荷分布を図７ｂのような壁電荷分布に全放電セルを初期化する。このセットアップ期間ＳＵと、その後のセットダウン初期化、アドレス及びサステイン動作は図６の一番目のサブフィールドと実質的に同一である。
【０１２９】
本発明によるプラズマ表示装置とその駆動方法は前述のように以前サブフィールドのサステイン期間とその次のサブフィールドのリセット期間の間に壁電荷を消去するための消去期間無しに以前サブフィールドの最後のサステイン放電に引き継き直ぐ次のサブフィールドのセットアップ期間につながる。サステイン放電は強いグロー放電（Ｇｌｏｗ  ｄｉｓｃｈａｒｇｅ）であるためスキャン電極Ｙとサステイン電極Ｚに充分に多い壁電荷を積むようになってスキャン電極Ｙ上の正極性の壁電荷とサステイン電極Ｚ上の負極性の壁電荷の各々の極性を安定するように維持することができる。
【０１３０】
図１０は最後のサステイン放電やプリリセット期間ＰＲＥＲＰの放電によって形成される放電セルのギャップ電圧状態を示したものである。
【０１３１】
図１０を参照すれば、最後のサステインパルスＬＳＴＳＵＳＰやプリリセット期間ＰＲＥＲＰの波形ＮＲＹ１、ＰＲＺ、ＮＲＺ１によってスキャン電極Ｙとサステイン電極Ｚの間に放電が起こるようになって放電セル内にはセットアップ期間ＳＵ直前にスキャン電極Ｙからサステイン電極Ｚに向ける電界によるＹ−Ｚの間初期ギャップ電圧Ｖｇｉｎｉ−ｙｚが形成されることと共にスキャン電極Ｙからアドレス電極Ｘに向かうＹ−Ｚの間初期ギャップ電圧Ｖｇｉｎｉ−ｙｚが形成される。
【０１３２】
図１０のように放電セルはセットアップ期間ＳＵ前に既に図１０のような壁電荷分布によってＹ−Ｚの間初期ギャップ電圧Ｖｇｉｎｉ−ｙｚが形成されているため、放電点火電圧ＶｆとＹ−Ｚの間初期ギャップ電圧Ｖｇｉｎｉ−ｙｚの差以上だけ外部で電圧を印加するとセットアップ期間ＳＵの間放電セルの内で暗放電が発生される。これを数式で表現すると以下の数式５のようである。
【０１３３】
（数５）
Ｖｙｚ ≧ Ｖｆ−（Ｖｇｉｎｉ−ｙｚ）
ここで、「−Ｖｙｚ」はセットアップ期間ＳＵの間のスキャン電極Ｙとサステイン電極Ｚに印加される外部電圧（以下、「Ｙ−Ｚの間の外部電圧」と言う）として図６及び図８の実施形態でスキャン電極Ｙに印加されるポジチブランプ波形ＰＲＹ１、ＰＲＹ２の電圧とサステイン電極Ｚに印加される０Ｖである。
【０１３４】
数式５と図１１で分かれるところ、セットアップ期間ＳＵの間Ｙ−Ｚの間外部電圧Ｖｙｚが放電点火電圧ＶｆとＹ−Ｚの間初期ギャップ電圧Ｖｇｉｎｉ−ｙｚの差以上に充分に高めると広い駆動マージンで面放電セル内で暗放電が安定するように起こることができる。
【０１３５】
本発明の実施形態によるプラズマ表示装置において、各サブフィールド別のリセット期間で発生される発光量は従来に比べて非常に少なくなる。これは各サブフィールドのリセット期間の間放電セル内で発生する放電の回数が従来に比べて少なく特に、面放電の回数が少ないためである。
【０１３６】
表２は、図６の実施形態で説明された一番目のサブフィールドのプリリセット期間ＰＲＥＲＰとリセット期間ＲＰで発生される放電の形態と発生回数を整理したものであり、表３は図８の実施形態で説明されたプリリセット期間ＰＲＥＲＰがない余りのサブフィールドの各々のリセット期間ＲＰで発生される放電の形態と発生回数を整理したものである。
【０１３７】
【表２】
2005292840.tif 000004
【０１３８】
【表３】
2005292840.tif 000005
【０１３９】
表２から分かるように、図６の一番目のサブフィールドはプリリセット期間ＰＲＥＲＰとリセット期間ＲＰを経りながら最大３回の対向放電と２回の面放電が発生する。その後のサブフィールドでは表３のようにリセット期間ＲＰの間１回の対向放電と最大２回の面放電が発生し、以前サブフィールドでオフセルである場合に１回の対向放電だけが発生される。このような放電回数と放電形態の差によって、本発明のプラズマ表示装置は従来のプラズマ表示装置に比べて一フレーム期間を１２個のサブフィールドに時分割駆動する場合にブラック画面の輝度が１／３以下に低くなる。従って、本発明によるプラズマ表示装置は従来に比べて低い暗室コントラスト値でブラック画面を表示することができるためより鮮明に映像を表示することができる。
【０１４０】
一方、リセット期間ＲＰで発生される放電の回数が少ないということは放電セル内で壁電荷の変動や極性変化が小さいということを意味する。
【０１４１】
例えば、従来のプラズマ表示装置においては、図１２のようにｎ−１番目のサブフィールドＳＦｎ−１の最後のサステイン放電直後からｎ番目のサブフィールドＳＦｎのセットダウン期間ＳＤの暗放電直後までサステイン電極Ｚ上の壁電荷が正極性→消去（図４ａ）→正極性（図４ｂ）→負極性（図４ｃ）にその極性が変わる。これに比べて、本発明によるプラズマ表示装置においては、図１３のようにｎ−１番目のサブフィールドＳＦｎ−１の最後のサステイン放電直後からｎ番目のサブフィールドＳＦｎのセットダウン期間ＳＤの暗放電直後までサステイン電極Ｚ上の壁電荷極性が負極性に維持される。即ち、本発明によるプラズマ表示装置は初期化過程でサステイン電極Ｘ上の壁電荷極性が図７ａ、図７ｂ及び図７ｃのように維持されながらアドレス期間ＡＰに進行される。
【０１４２】
図１４は、本発明の第２実施形態によるプラズマ表示装置の駆動方法を説明するための波形図である。
【０１４３】
図１４を参照すれば、本発明によるプラズマ表示装置の駆動方法は第２Ｙネガチブランプ波形ＮＲＹ２が基準電圧ＧＮＤに到達する視点より第２Ｚネガチブランプ波形ＮＲＺ２が基準電圧ＧＮＤに到達する視点を更に早くする。
【０１４４】
この実施形態でプリリセット期間ＰＲＥＲＰ、リセット期間ＲＰのセットアップ期間ＳＵ、アドレス期間ＡＰ及びサステイン期間ＳＰは前述した実施形態と実質的に同一であるため、それに対する詳細な説明を省略することにする。
【０１４５】
プリリセット期間ＲＰのセットダウン期間ＳＤの間、第２Ｙネガチブランプ波形ＮＲＹ２がスキャン電極Ｙに印加されることと共に、サステイン電極Ｚに第２Ｚネガチブランプ波形ＮＲＺ２が印加される。第２Ｙネガチブランプ波形ＮＲＹ２の電圧は正極性のサステイン電圧Ｖｓから負極性の−Ｖ２電圧まで低くなる。第２Ｚネガチブランプ波形ＮＲＺ２の電圧は正極性Ｚバイアス電圧Ｖｚｂから０Ｖや基準電圧ＧＮＤまで低くなる。第２Ｚネガチブランプ波形ＮＲＺ２が基準電圧ＧＮＤに到達し、所定の時間差Δtbottomが経過した後、第２Ｙネガチブランプ波形ＮＲＹ２が基準電圧ＧＮＤに到達する。このように第２Ｚネガチブランプ波形ＮＲＺ２の基準電圧として維持される間、第２Ｙネガチブランプ波形ＮＲＹ２の電圧が基準電圧ＧＮＤに到達すると、スキャン電極Ｙとサステイン電極Ｚのカップリングによってスキャン電極Ｙの電圧変動を予防して−Ｖ２電圧を一定に維持することができるため、駆動マージンが安定的に確保できる利点がある。このセットダウン期間ＳＤの間、スキャン電極Ｙとアドレス電極Ｘの間に暗放電が発生する。この暗放電によってスキャン電極Ｙ上に積もっていた負極性の壁電荷の中で過度壁電荷が消去され、アドレス電極Ｘ上に積もっていた正極性の壁電荷の中で過度壁電荷が消去される。その結果、全放電セルはアドレス最適条件として均一な壁電荷分布を有するようになる。
【０１４６】
図１５は、本発明の第３実施形態によるプラズマ表示装置の駆動方法を説明するための波形図として一番目のサブフィールドに適用されるサブフィールドの駆動波形である。
【０１４７】
図１５を参照すれば、本発明によるプラズマ表示装置の駆動方法は、プリリセット期間ＰＲＥＲＰの間、サステイン電極Ｚにランプ波形を供給せず、サステイン電圧の矩形波を供給してサステイン電極Ｚ上に負極性の壁電荷を蓄積し、セットダウン期間ＳＤ間、サステイン電極Ｚに矩形波を印加して、サステイン電極Ｚを正のバイアス電圧Ｖｚｂに維持する。矩形波 はマＭａｘ電圧値の10%から90%の電圧値を持つ時間(区間)が10usより短い波形である。
【０１４８】
プリリセット期間ＰＲＥＲＰにはスキャン電極Ｙに供給される第１Ｙネガチブランプ波形ＮＲＹ１に先立って全てのサステイン電極Ｚに正極性のサステイン電圧Ｖｓが供給される。即ち、サステイン電極Ｚにサステイン電圧の矩形波は印加されている期間内にスキャン電極Ｙに第１Ｙネガチブランプ波形ＮＲＹ１が印加される。これは矩形波が印加されている間に第１ネガチブランプ波形ＮＲＹ１を印加することによって矩形波と第１Ｙネガチブランプ波形ＮＲＹ１間の相互作用によって発生されることができるノイズを防止するためである。
【０１４９】
第１Ｙネガチブランプ波形ＮＲＹ１はスキャン電極Ｙに電圧が０Ｖや基準電圧ＧＮＤから負極性の−Ｖ１電圧まで低くなる波形に、負極性の−Ｖ１電圧は後述するスキャン電極Ｙに印加される第２Ｙネガチブランプ波形ＮＲＹ２の負極性の−Ｖ２電圧レベルよりさらに高い。好ましくは、第２Ｙネガチブランプ波形ＮＲＹ２の負極性の−Ｖ２電圧レベルと同一に設定されることができる。この場合、第１Ｙネガチブランプ波形ＮＲＹ１と第２Ｙネガチブランプ波形ＮＲＹ２の電圧レベルによる電圧源を同一電圧源を使用するごとができコストダウンの効果がある。また、サステイン電極Ｚに印加される矩形波の電圧は後述するアドレス区間にサステイン電極Ｚに印加されるバイアス電圧Ｙｚｂよりさらに大きく供給される。
【０１５０】
プリリセット期間ＰＲＥＲＰの間アドレス電極Ｘには０Ｖが印加される。サステイン電極Ｚに供給される正極性のサステイン電圧Ｖｓとスキャン電極Ｙに供給される第１Ｙネガチブランプ波形ＮＲＹ１は、全放電セルで、スキャン電極Ｙとサステイン電極Ｚとの間、及び、サステイン電極Ｚとアドレス電極Ｘとの間に暗放電を起こす。この放電の結果で、プリリセット期間ＰＲＥＲＰ直後に全放電セルは図７ａのような壁電荷分布に初期化される。
【０１５１】
リセット期間ＲＰのセットアップ期間ＳＵには全てのスキャン電極Ｙに第１Ｙポジチブランプ波形ＰＲＹ１と第２Ｙポジチブランプ波形ＰＲＹ２が連続的に印加され、サステイン電極Ｚとアドレス電極Ｘには０［Ｖ］が印加される。第１Ｙポジチブランプ波形ＰＲＹ１の電圧は０Ｖから正極性のサステイン電圧Ｖｓまで上昇し、第２Ｙポジチブランプ波形ＰＲＹ２の電圧は正極性のサステイン電圧Ｖｓからそれより高い正極性のＹリセット電圧Ｖｒｙまで上昇する。第１及び第２Ｙポジチブランプ波形ＰＲＹ１、ＰＲＹ２の勾配は同一である。第１Ｙポジチブランプ波形ＰＲＹ１に放電セル内でのスキャン電極Ｙとサステイン電極Ｚとの間に形成された電界の電圧が加えながら、全放電セルで、スキャン電極Ｙとサステイン電極Ｚとの間、及び、スキャン電極Ｙとアドレス電極Ｘとの間には暗放電が発生される。この放電の結果で、セットアップ期間ＳＵ直後に全放電セルは図７ｂのような壁電荷分布で壁電荷が積もるようになる。
【０１５２】
リセット期間ＲＰのセットダウン期間ＳＤには第２Ｙネガチブランプ波形ＮＲＹ２がスキャン電極Ｙに印加されサステイン電極ＺにＺバイアス電圧Ｖｚｂの矩形波が供給される。第２Ｙネガチブランプ波形ＮＲＹ２の電圧は正極性のサステイン電圧Ｖｓから負極性の−Ｖ２電圧まで低くなる。このセットダウン期間ＳＤの間、プリリセット期間に放電セルに蓄積された壁電荷の助けを受けて、スキャン電極Ｙとサステイン電極Ｚの間で集中的に暗放電が起こる。この暗放電の結果、放電セルは図７ｃのような壁電荷分布に初期化される。
【０１５３】
アドレス期間ＡＰには負極性のスキャンパルス−ＳＣＮＰがスキャン電極Ｙに順次に印加されることと共に、そのスキャンパルス−ＳＣＮＰに同期してアドレス電極Ｘに正極性のデータパルスＤＰが印加される。このアドレス期間の間ＡＰ、サステイン電極Ｚには正極性のサステイン電圧Ｖｓより低い正極性Ｚバイアス電圧Ｖｚｂが供給される。リセット期間ＲＰの直後に全放電セルがアドレス最適条件でギャップ電圧が調整された状態で、スキャン電圧Ｖｓｃとデータ電圧Ｖａが印加されるオンセル内にはスキャン電極Ｙとアドレス電極Ｘの間のギャップ電圧が放電点火電圧Ｖｆを超過しながらその電極Ｙ、Ｘの間でだけアドレス放電が発生される。アドレス放電が発生されたオンセル内の壁電荷分布は図７ｄと同一である。アドレス放電が起きた直後、オンセル内の壁電荷分布はアドレス放電によってスキャン電極Ｙ上に正極性の壁電荷が積みアドレス電極Ｘ上に負極性の壁電荷が積もりながら図７ｅのように変わる。
【０１５４】
サステイン期間ＳＰは前述の実施形態と実質的に同一である。
【０１５５】
図１６は、本発明の第３実施形態によるプラズマ表示装置の駆動方法を説明するための波形図として二番目乃至ｎ（ただし、ｎは２以上の正の定数）番目のサブフィールドの駆動波形である。
【０１５６】
図１６を参照すれば、本発明によるプラズマ表示装置の駆動方法は別途のプリリセット期間ＰＲＥＲＰを割り当てしないし、セットダウン期間ＳＤ間０Ｖや基準電圧ＧＮＤから低くなる電圧をスキャン電極Ｙに印加してサステイン電極Ｚ上の電圧を０Ｖや基準電圧ＧＮＤに維持する。
【０１５７】
ｎ−１番目のサブフィールドのサステイン期間とｎ番目のサブフィールドのリセット期間ＲＰの間には消去放電がない。
【０１５８】
二番目乃至ｎ番目のサブフィールドＳＦｎ２、ＳＦｎの各々でリセット期間ＲＰのセットダウン期間ＳＤには第２Ｙネガチブランプ波形ＮＲＹ２がスキャン電極Ｙに供給され、サステイン電極Ｚとアドレス電極Ｘには基準電圧ＧＮＤや０Ｖが供給される。
【０１５９】
セットアップ期間ＳＵ、アドレス期間ＡＰ、及びサステイン期間ＳＰは図８の実施形態と実質的に同一であるため、それに対する詳細な説明が省略される。セットアップ期間ＳＵのリセット電圧Ｖｒｙは一番目のサブフィールドに比べて放電セル内に壁電荷がたくさん積もっているため一番目のサブフィールドのそれより低い電圧に設定される。
【０１６０】
第２Ｙネガチブランプ波形ＮＲＹ２の電圧はセットダウン期間を減らすために前述の実施形態と違い０Ｖや基準電圧ＧＮＤから負極性の−Ｖ２電圧まで低くなる。このセットダウン期間ＳＤの間、以前サブフィールドのサステイン放電によって積もられたアドレス電極Ｘ上の壁電荷の助けを受けてスキャン電極Ｙとアドレス電極Ｘの間に暗放電が発生される。この暗放電によってスキャン電極Ｙ上に積もっていた負極性の壁電荷の中で過度壁電荷が消去されアドレス電極Ｘ上に積もっていた正極性の壁電荷の中で過度壁電荷が消去される。
【０１６１】
第２Ｙネガチブランプ波形ＮＲＹ２の電圧が０Ｖや基準電圧から低くなるようになると前述の実施形態に比べてセットダウン期間ＳＤが短くなる。また、第２Ｙネガチブランプ波形ＮＲＹ２の電圧が０Ｖや基準電圧から低くなってもスキャン電極Ｙとサステイン電極Ｙの間の電圧差が小さいためこの実施形態のプラズマ表示装置はスキャン電極Ｙとサステイン電極Ｚの間の放電を効果的に抑制しながら初期化を更に安定するようにすることができる。従って、この実施形態はセットダウン期間ＳＤの縮小によって駆動時間がもっと確保されることができセットダウン期間ＳＤの初期化動作がより安定して行われる。
【０１６２】
図１５及び図１６の実施形態のサステイン駆動回路はサステイン電極Ｚにランプ波形が供給されないため既存のサステイン電極駆動回路をそのまま利用し、電圧レベルが一定に維持されないため、タイミングだけを制御して具現されることができる。従って、この実施形態にサステイン駆動回路は回路費用の上昇がない。
【０１６３】
一方、以前のサブフィールドのサステイン放電によって積もられたアドレス電極Ｘ上の壁電荷を利用するために、以前フレームの最後のサブフィールドのサステイン期間と現在フレームの一番目のサブフィールドのプリリセット期間ＰＲＥＲＰの間には消去放電が無く、一番目のサブフィールドのサステイン期間ＳＰとその次のサブフィールドのセットアップ期間ＳＵの間には消去放電がない。
【０１６４】
図１７は、一フレーム期間の間の駆動波形を図１５及び図１６の駆動波形で適用した一例を示す。
【０１６５】
図１８は、本発明の第４実施形態によるプラズマ表示装置の駆動方法を説明するための波形図である。
【０１６６】
図１８を参照すれば、本発明によるプラズマ表示装置の駆動方法はプリリセット期間ＰＲＥＲＰの間のサステイン電極Ｚにだけランプ波形を印加する。
【０１６７】
この実施形態でリセット期間ＲＰ、アドレス期間ＡＰ及びサステイン期間ＳＰは図６の実施形態と実質的に同一であるためそれに対する詳細な説明を略することにする。
【０１６８】
プリリセット期間ＰＲＥＲＰには全てのサステイン電極Ｚに電圧が正極性のサステイン電圧Ｖｓから正極性Zリセット電圧Ｖｒｚまで上昇するZポジチブランプ波形ＰＲＺが印加される。そして、このプリリセット期間ＰＲＥＲＰの間、スキャン電極Ｙとアドレス電極Ｘには０Ｖや基準電圧ＧＮＤが印加される。Zポジチブランプ波形ＰＲＺは全放電セルでスキャン電極Ｙとサステイン電極Ｚとの間と、サステイン電極Ｚとアドレス電極Ｘとの間に暗放電を起こす。この放電の結果で、プリリセット期間ＰＲＥＲＰ直後に全放電セル内でスキャン電極Ｙ上には正極性の壁電荷が積もるようになって、サステイン電極Ｚ上には負極性の壁電荷が多量積もるようになる。そしてアドレス電極Ｘ上には正極性の壁電荷が積もるようになる。このようなプリリセット期間ＰＲＥＲＰの放電とその効果は前述の図６の実施形態と類似である。従って、この実施形態は図６の実施形態と比べる時プリリセット期間ＰＲＥＲＰの放電効果がありながらもサステイン電極Ｚにだけランプ波形が印加されるためスキャン電極駆動回路の制御がより容易な利点がある。
【０１６９】
図１９は、本発明の第５実施形態によるプラズマ表示装置の駆動方法を説明するための波形図である。
【０１７０】
図１９を参照すれば、本発明によるプラズマ表示装置の駆動方法はプリリセット期間ＰＲＥＲＰの間スキャン電極Ｙにだけランプ波形を印加する。
【０１７１】
この実施形態でリセット期間ＲＰ、アドレス期間ＡＰ及びサステイン期間ＳＰは、図６の実施形態と実質的に同一であるため、それに対する詳細な説明を略することにする。
【０１７２】
プリリセット期間ＰＲＥＲＰには全てのスキャン電極Ｙに電圧が０Ｖや基準電圧ＧＮＤから負極性の−Ｖ１電圧まで低くなる第１Ｙネガチブランプ波形ＮＲＹ１が印加される。そして、このプリリセット期間ＰＲＥＲＰの間、サステイン電極Ｚとアドレス電極Ｘには０Ｖや基準電圧ＧＮＤが印加される。第１Ｙネガチブランプ波形ＮＲＹ１は全放電セルでスキャン電極Ｙとサステイン電極Ｚの間と、サステイン電極Ｚとアドレス電極Ｘの間に暗放電を起こす。この放電の結果で、プリリセット期間ＰＲＥＲＰ直後に全放電セル内でスキャン電極Ｙ上には正極性の壁電荷が積もるようになり、サステイン電極Ｚ上には負極性の壁電荷が積もるようになる。そして、アドレス電極Ｘ上には正極性の壁電荷が積もるようになる。このようなプリリセット期間ＰＲＥＲＰの放電とその効果は前述の図６の実施形態と類似である。従って、この実施形態は図６の実施形態と比べる時プリリセット期間ＰＲＥＲＰの放電効果がありながらもスキャン電極Ｙにだけランプ波形が印加されるためサステイン電極駆動回路の制御がより容易な利点がある。
【０１７３】
図１８及び図１９の駆動波形は図６の実施形態と同様に、一番目のサブフィールドにだけ限定されることではなくその一番目のサブフィールドを含んだ多数の初期サブフィールドに適用されることができ、一フレーム期間に含まれている残りのブフィールドに適用されることもできる。また、図８と同様に、残りのサブフィールドにおいて、プリリセット期間ＰＲＥＲＰを省略しても良い。
【０１７４】
図２０は本発明の第６実施形態によるプラズマ表示装置の駆動方法で一番目のサブフィールド期間の駆動波形を示す。図２１は、本発明の第６実施形態によるプラズマ表示装置の駆動方法でｎ−１（ただ、ｎは２以上の正の整数）番目のサブフィールドＳＦｎのサステイン期間ＳＰとn番目のサブフィールドＳＦｎの間の駆動波形を示す。
【０１７５】
図２０及び図２１を参照すれば、本発明によるプラズマ表示装置の駆動方法において各々のサブフィールドはセットダウン期間ＳＤの間０Ｖや基準電圧ＧＮＤから低くなる電圧をスキャン電極Ｙに印加してセットアップ期間ＳＵで初期化された全放電セルの壁電荷分布を均一にする。
【０１７６】
一番目のサブフィールドは図２０のようにプリリセット期間ＰＲＥＲＰ、リセット期間ＲＰ、アドレス期間ＡＰ及びサステイン期間ＳＰを含み、その以外のサブフィールドＳＦｎは図２１のようにリセット期間ＲＰ、アドレス期間ＡＰ及びサステイン期間ＳＰを含む。即ち、一番目以外のサブフィールドにおいて、プリリセット期間ＰＲＥＲＰを省略しても良い。
【０１７７】
プリリセット期間ＰＲＥＲＰ、セットアップ期間ＳＵ、アドレス期間ＡＰ及びサステイン期間ＳＰの動作は前述の実施形態と実質的に同一である。
【０１７８】
各サブフィールドＳＦｎ−１、ＳＦｎでリセット期間ＲＰのセットダウン期間ＳＤには第２Ｙネガチブランプ波形ＮＲＹ２がスキャン電極Ｙに印加されると同時に、サステイン電極Ｚに第２ Zネガチブランプ波形ＮＲＺ２が印加される。第２Ｙネガチブランプ波形ＮＲＹ２の電圧は前述の実施形態と異なり０Ｖや基準電圧ＧＮＤから負極性の−Ｖ２電圧まで低くなる。第２Ｚネガチブランプ波形ＮＲＺ２の電圧は正極性のサステイン電圧Ｖｓから０Ｖや基準電圧まで低くなる。このセットダウン期間ＳＤの間、スキャン電極Ｙとサステイン電極Ｚの電圧は同時に低くなるためこれらの間に放電が起こらない反面スキャン電極Ｙとアドレス電極Ｘの間に暗放電が発生される。この暗放電によってスキャン電極Ｙ上に積もっていた負極性の壁電荷の中で過度壁電荷が消去されてアドレス電極Ｘ上に積もっていた正極性の壁電荷の中で過度壁電荷が消去される。
【０１７９】
第２Ｙネガチブランプ波形ＮＲＹ２の電圧が０Ｖや基準電圧から低くなるようになると前述の実施形態に比べてセットダウン期間ＳＤが短くなる。また、第２Ｙネガチブランプ波形ＮＲＹ２の電圧が０Ｖや基準電圧から低くなってもスキャン電極Ｙとサステイン電極Ｙの間の電圧差が少ないためこの実施形態のプラズマ表示装置はスキャン電極Ｙとサステイン電極Ｚの間の放電をもっと効果的に抑制しながら初期化を更に安定するようにあうることができる。従って、この実施形態はセットダウン期間ＳＤの縮小によって駆動時間がもっと確保されることができ、セットダウン期間ＳＤの初期化動作がより安定に行われる。
【０１８０】
図２２は、本発明の第７実施形態によるプラズマ表示装置の駆動方法で一番目のサブフィールド期間の駆動波形を示す。図２３は、本発明の第７実施形態によるプラズマ表示装置の駆動方法でｎ−１番目のサブフィールドＳＦｎのサステイン期間ＳＰとｎ番目のサブフィールドＳＦｎの間の駆動波形を示す。
【０１８１】
図２２及び図２３を参照すれば、本発明によるプラズマ表示装置の駆動方法で各々のサブフィールドはセットダウン期間ＳＤの間０Ｖや基準電圧ＧＮＤから低くなる電圧をスキャン電極Ｙに印加しサステイン電極Ｚ上の電圧を０Ｖや基準電圧ＧＮＤに維持してセットアップ期間ＳＵで初期化された全放電セルの壁電荷分布を均一にする。
【０１８２】
一番目のサブフィールドは図２２のようにプリリセット期間ＰＲＥＲＰ、リセット期間ＲＰ、アドレス期間ＡＰ及びサステイン期間ＳＰを含んで、その以外のサブフィールドＳＦｎは図２３のようにリセット期間ＲＰ、アドレス期間ＡＰ及びサステイン期間ＳＰを含む。即ち、一番目以外のサブフィールドにおいて、プリリセット期間ＰＲＥＲＰを省略しても良い。
【０１８３】
プリリセット期間ＰＲＥＲＰ、セットアップ期間ＳＵ、アドレス期間ＡＰ及びサステイン期間ＳＰの動作は前述の図２０及び図２１の実施形態と実質的に同一である。
【０１８４】
図２２及び図２３を参照すれば、本発明によるプラズマ表示装置の駆動方法では、セットダウン期間ＳＤ間、０Ｖや基準電圧ＧＮＤから低くなる電圧をスキャン電極Ｙに印加して、サステイン電極Ｚ上の電圧を０Ｖや基準電圧ＧＮＤに維持する。ｎ−１（ｎは２以上）番目のサブフィールドのサステイン期間とn番目のサブフィールドのフリーリセット期間ＰＲＥＲＰの間には消去放電がない。
【０１８５】
各サブフィールドＳＦｎ−１、ＳＦｎでは、リセット期間ＲＰのセットダウン期間ＳＤに、第２Ｙネガチブランプ波形ＮＲＹ２がスキャン電極Ｙに印加される。第２Ｙネガチブランプ波形ＮＲＹ２の電圧は、０Ｖや基準電圧ＧＮＤから負極性の−Ｖ２電圧まで低くなる。２番目以降のサブフィールドでは、セットダウン期間ＳＤの間、以前サブフィールドのサステイン放電によって積もられたアドレス電極Ｘ上の壁電荷の助けを受けてスキャン電極Ｙとアドレス電極Ｘの間に暗放電が発生される。この暗放電によってスキャン電極Ｙ上に積もっていた負極性の壁電荷の中で過度壁電荷が消去され、アドレス電極Ｘ上に積もっていた正極性の壁電荷の中で過度壁電荷が消去される。１番目のサブフィールドでは、セットダウン期間ＳＤの間、プリリセット期間ＰＲＥＲＰでアドレス電極Ｘ上に蓄積された壁電荷の助けを受けて、スキャン電極とアドレス電極との間に暗放電が発生する。この暗放電によってスキャン電極上の負極性の壁電荷の中で過度の壁電荷が消去され、アドレス電極上の正極性の壁電荷の中で過度の壁電荷が消去される。
【０１８６】
第２Ｙネガチブランプ波形ＮＲＹ２の電圧が０Ｖや基準電圧から低くなるようになると前述の実施形態に比べたように、セットダウン期間ＳＤが短くなる。また、第２Ｙネガチブランプ波形ＮＲＹ２の電圧が０Ｖや基準電圧から低くなってもスキャン電極Ｙとサステイン電極Ｙとの間の電圧差が小さいためこの実施形態のプラズマ表示装置はスキャン電極Ｙとサステイン電極Ｚとの間の放電をもっと効果的に抑制しながら初期化を更に安定するようにできる。また、この実施形態は図２０及び図２１の実施形態と比べる時セットダウン期間ＳＤの間スキャン電極Ｙにだけランプ波形が印加されるためサステイン電極駆動回路の制御がより容易な利点がある。従って、この実施形態はセットダウン期間ＳＤの縮小によって駆動時間が更に確保されることができるしサステイン電極駆動回路の制御がより容易である。
【０１８７】
図２４は、本発明の第８実施形態によるプラズマ表示装置の駆動方法で一番目のサブフィールド期間の駆動波形を示す。図２５は、ｎ本発明の第８実施形態によるプラズマ表示装置の駆動方法でｎ−１番目のサブィールド（ＳＦｎ）のサステイン期間ＳＰとｎ番目のサブフィールドＳＦｎの駆動波形を示す。
【０１８８】
図２４及び図２５を参照すれば、本発明によるプラズマ表示装置の駆動方法で各々のサブフィールドでセットダウン期間ＳＤの間正極性のバイアス電圧をアドレス電極Ｘに印加される。
【０１８９】
一番目のサブフィールドは図２４のようにプリリセット期間ＰＲＥＲＰ、リセット期間ＲＰ、アドレス期間ＡＰ及びサステイン期間ＳＰを含んで、その以外のサブフィールドＳＦｎは図２５のようにリセット期間ＲＰ、アドレス期間ＡＰ及びサステイン期間ＳＰを含む。即ち、一番目以外のサブフィールドにおいて、プリリセット期間ＰＲＥＲＰを省略しても良い。
プリリセット期間ＰＲＥＲＰ、セットアップ期間ＳＵ、アドレス期間ＡＰ及びサステイン期間ＳＰの動作は前述の図６の実施形態と実質的に同一である。
【０１９０】
各サブフィールドＳＦｎ−１、ＳＦｎでリセット期間ＲＰのセットダウン期間ＳＤには第２Ｙネガチブランプ波形ＮＲＹ２がスキャン電極Ｙに印加されることと共に、サステイン電極Ｚに第２Ｚネガチブランプ波形ＮＲＺ２が印加される。第２Ｙネガチブランプ波形ＮＲＹ２の電圧は正極性のサステイン電圧Ｖｓから負極性の−Ｖ２電圧まで低くなる。また、第２Ｙネガチブランプ波形ＮＲＹ２の電圧は図２０乃至図２３の実施形態のように０Ｖや基準電圧から低くなることもできる。第２Ｚネガチブランプ波形ＮＲＺ２の電圧は正極性のサステイン電圧Ｖｓから０Ｖや基準電圧まで低くなる。このセットダウン期間ＳＤの間、アドレス電極Ｘには正極性のバイアス電圧が供給される。例えば、データ電圧Ｖａと同一の電圧が正極性のバイアス電圧でアドレス電極Ｘに供給されることができる。スキャン電極Ｙとサステイン電極Ｚの電圧は同時に低くなるためこれらの間に放電が起こらない反面スキャン電極Ｙとアドレス電極Ｘの間に暗放電が発生される。アドレス電極Ｘの正極性のバイアス電圧はアドレス電極Ｘとスキャン電極Ｙの間の電圧差を高めてセットアップ期間ＳＤの間の暗放電がより早く起こるようにすることができその暗放電が起こる時間を長くして各放電セルでの放電特性の偏差がひどい場合にも各放電セルで一回ずつ暗放電が起こるようにして全放電セルで壁電荷分布の均一度を更に高める。
【０１９１】
一方、図２０、図２２、図２４の駆動波形は一番目のサブフィールドにだけ限定されることではなくその一番目のサブフィールドを含んだ多くの初期のサブフィールドに適用されることができ、一フレーム期間に含まれた全サブフィールドに適用されることもできる。
【０１９２】
図２６は、本発明の第９実施形態によるプラズマ表示装置の駆動方法を説明するための波形図である。
【０１９３】
図２６を参照すれば、本発明によるプラズマ表示装置の駆動方法はリセット期間ＲＰの間のサステイン電極Ｚの電圧を基準電圧に維持する。
【０１９４】
この実施形態でプリリセット期間ＰＲＥＲＰ、リセット期間ＲＰのセットアップ期間ＳＵ、アドレス期間ＡＰ及びサステイン期間ＳＰは前述の実施形態と実質的に同一であるためそれに対する詳細な説明を略することにする。
リセット期間ＲＰのセットダウン期間ＳＤの間、第２Ｙネガチブランプ波形ＮＲＹ２がスキャン電極Ｙに印加されてサステイン電極Ｚには基準電圧ＧＮＤが印加される。このセットダウン期間ＳＤの間、スキャン電極Ｙとアドレス電極Ｘの間に暗放電が発生される。この暗放電によってスキャン電極Ｙ上に積もっていた負極性の壁電荷の中で過度壁電荷が消去されてアドレス電極Ｘ上に積もっていた正極性の壁電荷の中で過度壁電荷が消去される。その結果、全放電セルはアドレス最適条件で均一な壁電荷分布を有するようになる。
【０１９５】
この実施形態はセットダウン期間ＳＤの間発生される暗放電をスキャン電極Ｙとアドレス電極Ｘの間でだけ誘導する。その結果、アドレス放電はセットダウン期間ＳＤの放電によって形成された放電セル内の壁電荷分布によってスキャン電極Ｙとアドレス電極Ｘの間でだけ起こるようになり、それによってアドレスに必要な時間が少なくようになる。これに対する詳細な説明は図２７乃至図３０を参照して詳細に説明することにする。
【０１９６】
図６、図７、図１８乃至図２６において、アドレス期間の間ＡＰ、サステイン電極Ｚに供給される正極性のZバイアス電圧Ｖｚｂはアドレス放電がスキャン電極Ｙとアドレス電極Ｘの間でだけ起こるようにサステイン電圧Ｖｓ及びスキャン電圧Ｖｓｃより低い。
【０１９７】
図２７は、本発明の第９実施形態によるプラズマ表示装置の駆動波形で一番目のサブフィールド以外のサブフィールドに適用される駆動波形の一部分を示す。図２８ａ乃至図２８ｄは、図２７の駆動波形によって変化される放電セル内の壁電荷分布を段階的に示す図面である。
【０１９８】
図２７を参照すれば、本発明によるプラズマ表示装置の駆動方法は以前サブフィールドでパルス幅が広い最後のサステインパルスＬＳＴＳＵＳＰがサステイン電極Ｚに印加されると、スキャン電極Ｙとサステイン電極Ｚの間にサステイン放電が起こるようになる。この最後のサステイン放電によって放電セル内には図２８のようにスキャン電極Ｙ上に正極性の壁電荷、サステイン電極Ｚ上に負極性の壁電荷、アドレス電極Ｘに正極性の壁電荷が形成される。
【０１９９】
リセット期間ＲＰのセットアップ期間ＳＵには全てのスキャン電極Ｙに第１Ｙポジチブランプ波形ＰＲＹと第２Ｙポジチブランプ波形ＰＲＹ２が連続的に印加されて、サステイン電極Ｚとアドレス電極Ｘには０［Ｖ］が印加される。第１Ｙポジチブランプ波形ＰＲＹの電圧は０Ｖから正極性のサステイン電圧Ｖｓまで上昇して、第２Ｙポジチブランプ波形ＰＲＹ２の電圧は正極性のサステイン電圧Ｖｓからそれより高い正極性Ｙリセット電圧Ｖｒｙまで上昇する。正極性のＹリセット電圧Ｖｒｙは正極性Ｚリセット電圧Ｖｒｚ以下の電圧で、その正極性Ｚリセット電圧Ｖｒｚと正極性のサステイン電圧Ｖｓの間の電圧で決定される。第２Ｙポジチブランプ波形ＰＲＹ２の勾配は第１Ｙポジチブランプ波形ＰＲＹより低い。第１Ｙポジチブランプ波形ＰＲＹと放電セル内でスキャン電極Ｙとサステイン電極Ｚとの間に形成された電界の電圧が加えられながら全放電セルでスキャン電極Ｙとサステイン電極Ｚとの間と、スキャン電極Ｙとアドレス電極Ｘとの間には暗放電が発生される。この放電の結果で、セットアップ期間ＳＵ直後に全放電セル内では図２８ｂのようにスキャン電極Ｙとサステイン電極Ｚの間のギャップ周辺を中心にスキャン電極Ｙ上に負極性の壁電荷が積もりながらその極性が正極性で負極性に反転され、アドレス電極Ｘ上には正極性の壁電荷が更に積もるようになる。そしてサステイン電極Ｚ上に積もっていた壁電荷は減少する。特に図２８ｂのようにスキャン電極Ｙの方に負極性の壁電荷が減少する。
【０２００】
リセット期間ＲＰのセットダウン期間ＳＤには第２Ｙネガチブランプ波形ＮＲＹ２がスキャン電極Ｙに印加されることと共に、サステイン電極Ｚとアドレス電極には基準電圧ＧＮＤや０Ｖが印加される。第２Ｙネガチブランプ波形ＮＲＹ２の電圧は正極性のサステイン電圧Ｖｓから負極性の−Ｖ２電圧まで低くなる。このような駆動電圧が印加されるセットダウン期間ＳＤに、暗放電がアドレス電極Ｘ上に正極性の壁電荷が積もっているため図２８ｃのようにスキャン電極Ｙとアドレス電極Ｘとの間でだけ発生される。この暗放電によってスキャン電極Ｙ上に積もっていた負極性の壁電荷の中で過度の壁電荷が消去されてアドレス電極Ｘ上に積もっていた正極性の壁電荷の中で過度の壁電荷が消去される。その結果、全放電セルはアドレス最適条件の壁電荷分布を均一に有するようになる。
【０２０１】
アドレス期間ＡＰには負極性のスキャンパルス−ＳＣＮＰがスキャン電極Ｙに順次に印加されることと共にそのスキャンパルス−ＳＣＮＰに同期してアドレス電極Ｘに正極性のデータパルスＤＰが印加される。スキャンパルス−ＳＣＮＰの電圧は０Ｖやこれと近い負極性のスキャンバイアス電圧Ｖｙｂから負極性のスキャン電圧−Ｖｙまで低くなるスキャン電圧Ｖｓｃである。データパルスＤＰの電圧は正極性のデータ電圧Ｖａである。このアドレス期間の間ＡＰ、サステイン電極Ｚにはスキャン電圧Ｖｓｃより低く正極性のサステイン電圧Ｖｓより低い正極性Zバイアス電圧Ｖｚｂが供給される。リセット期間ＲＰの直後に全放電セルがアドレス最適条件でギャップ電圧が調整された状態で、スキャン電圧Ｖｓｃとデータ電圧Ｖａが印加されるオンセル内にはスキャン電極Ｙとアドレス電極Ｘとの間のギャップ電圧が放電点火電圧Ｖｆを超過しながらその電極Ｙ，Ｘの間でだけアドレス放電が発生される。ここで、アドレス放電はスキャン電極Ｙとサステイン電極Ｚのギャップ周辺のスキャン電極Ｙの一側とアドレス電極Ｘとの間で起こるため放電遅延時間が短くなる。アドレス放電の時オンセル内の壁電荷分布は図２８ｄのように変わる。
【０２０２】
一方、アドレス電極Ｘに０Ｖや基準電圧が印加されるとかスキャン電極Ｙに０Ｖやスキャンバイアス電圧Ｖｙｂが印加されるオフセルはギャップ電圧が放電点火電圧未満である。従って、アドレス放電が発生されないオフセルはその壁電荷分布が実質的に図２８ｃの状態を維持する。
【０２０３】
サステイン期間ＳＰは前述の実施形態と実質的に同一であるため、それについての詳細な説明を略することにする。
【０２０４】
図２９は、図２７の駆動波形で正極性のサステイン電圧Ｖｓを８０Ｖ、正極性のYリセット電圧Ｖｒｙを１８０Ｖ、負極性のスキャンバイアス電圧−Ｖｙを２００Ｖ、Zバイアス電圧Ｖｚｂを１００Ｖにする時、スキャン電極Ｙとサステイン電極Ｚの間の外部印加電圧の差と、スキャン電極Ｙとサステイン電極Ｚの間の放電セルギャップ電圧を示す。図２９において、「−ＶＹＺｆ」と「−ＶＺＹｆ」はスキャン電極Ｙとサステイン電極Ｚの間の放電点火電圧である。
【０２０５】
図３０は、図２７の駆動波形で正極性のサステイン電圧Ｖｓを８０Ｖ、正極性Ｙリセット電圧Ｖｒｙを１８０Ｖ、負極性のスキャンバイアス電圧−Ｖｙを２００Ｖ、Ｚバイアス電圧Ｖｚｂを１００Ｖにする時、スキャン電極Ｙとアドレス電極Ｘの間の外部印加電圧の差と、スキャン電極Ｙとアドレス電極Ｘの間の放電セルギャップ電圧を示す。図３０において、「Ｖfyz」と「Ｖfzy」はスキャン電極Ｙとアドレス電極Ｘの間の放電点火電圧である。
【０２０６】
図３１は、本発明の第１０実施形態によるプラズマ表示装置の駆動波形で一番目のサブフィールド以外のサブフィールドに適用される駆動波形の一部分を示す。
【０２０７】
図３１を参照すれば、本発明によるプラズマ表示装置の駆動方法はサステイン期間ＳＰとリセット期間ＲＰの間に消去放電が無くサブフィールドごとに以前サブフィールドで発生されたサステイン放電によってアドレス電極に積もられた正極性の壁電荷を利用してセットダウン放電とアドレス放電を起こす。そして本発明によるプラズマ表示装置の駆動方法はセットダウン期間ＳＤの間サステイン電極Ｚの電圧を基準電圧ＧＮＤや０Ｖに維持させて以前サブフィールドで積もられたアドレス電極Ｘ上の壁電荷を利用することでセットダウン放電とアドレス放電をスキャン電極Ｙとアドレス電極Ｘの間でだけ起こす。
【０２０８】
また、本発明によるプラズマ表示装置はセットアップ期間ＳＤ以前に壁電荷が各放電セル内に充分に積もっているため初期サブフィールド（ＳＦ１）以外のサブフィールドＳＦ２〜ＳＦｎでリセット電圧Ｖｒｙを低めることができる。また、初期サブフィールドＳＦ１以外のサブフィールドＳＦ２〜ＳＦｎはリセット電圧Ｖｒｙまで電圧を上げずサステイン電圧Ｖｓだけでも全ての放電セルでセットアップ放電を起こすことができる。
【０２０９】
図３１の駆動波形をＰＤＰに適用した結果、後続サブフィールドに行くほどアドレス放電遅延値、即ち、ジッタ値が大幅に短縮されることが確認された。なお、図３１において１番目のサブフィールドでは、図１５と同様に、プリリセット期間ＰＲＥＲＰにおいて、スキャン電極に第１Ｙネガチブランプ波形ＮＲＹ１を印加すると共に、サステイン電極に正のバイアス電圧Ｖｓ（矩形波）を印加する。また、リセット期間ＲＰのセットアップ期間ＳＵにおいて、スキャン電極に第１Ｙポジティブランプ波形ＰＲＹ１及び第２Ｙポジティブランプ波形ＰＲＹ２を連続的に印加した後、セットダウン期間ＳＤにおいて、第２Ｙネガチブランプ波形ＮＲＹ２を印加する。但し、本実施形態では、セットダウン期間ＳＤにおいて、サステイン電極を０Ｖ又は基準電圧に維持する。
【０２１０】
図３２は、本発明の実施形態によるプラズマ表示装置を説明するためのブロック図である。
図３２を参照すると、本発明の実施形態によるプラズマ表示装置はＰＤＰ１８０と、 ＰＤＰ１８０のアドレス電極Ｘ１〜Ｘｍにデータを供給するためのデータ駆動部１８２と、ＰＤＰ１８０のスキャン電極Ｙ１〜Ｙｎを駆動するためのスキャン駆動部１８３と、ＰＤＰ１８０のサステイン電極Ｚとを駆動するためのサステイン駆動部１８４と、各駆動部１８２、１８３、１８４とを制御するためのタイミングコントローラ１８１と、各駆動部１８２、１８３、１８４に必要な駆動電圧を発生するための駆動電圧発生部１８５を備える。 
【０２１１】
データ駆動部１８２には図示しない逆ガンマ補正回路、誤差拡散回路等によって逆ガンマ補正及び誤差拡散された後、サブフィールドマッピング回路によって予め設定されたサブフィールドパターンにマッピングされたデータが供給される。このデータ駆動部１８２は図６、図８、図１４乃至図２６、図２７、及び図３１のようにプリリセット期間ＰＲＥＲＰ、リセット期間ＲＰ及びサステイン期間ＳＰに０Ｖや基準電圧をアドレス電極Ｘ１〜Ｘｍに印加する。又、データ駆動部１８２は図２４及び図２５と共にリセット期間ＲＰのセットダウン期間ＳＤに駆動電圧発生部１８５からの正極性のバイアス電圧例えば、データ電圧Ｖａをアドレス電極Ｘ１〜Ｘｍに供給することもできる。又、データ駆動部１８２はタイミングコントローラー１８１の制御下にデータをサンプリングしてラッチした後、そのデータをアドレス期間ＡＰの間アドレス電極Ｘ１〜Ｘｍに供給する。
【０２１２】
スキャン駆動部１８３は、タイミングコントローラ１８１の制御下に図６、図８、図１４乃至図２６、図２７、及び図３１のようにプリリセット期間ＰＲＥＲＰとリセット期間ＲＰに全放電セルを初期化するために、ランプ波形ＮＲＹ１、ＰＲＹ１、ＰＲＹ２、ＮＲＹ２をスキャン電極Ｙ１〜Ｙｎに供給した後、アドレス期間ＡＰにデータが供給されるスキャンラインを選択するためにスキャンパルスＳＣＮＰをスキャン電極Ｙ１〜Ｙｎに順次に供給する。そして、スキャン駆動部１８３はサステイン期間ＳＰに選択されたオンセルの内でサステイン放電が生じることができるようにするためにサステインパルスＦＳＴＳＵＳＰ、ＳＵＳＰをスキャン電極Ｙ１〜Ｙｎに供給する。
【０２１３】
サステイン駆動部１８４は、タイミングコントローラー１８１の制御下に図６、図８、図１４乃至図２、図２７、及び図３１のようにプリリセット期間ＰＲＥＲＰとリセット期間ＲＰに全放電セルを初期化するためにランプ波形ＰＲＺ、ＮＲＺ１、ＮＲＺ２をサステイン電極Ｚに供給した後、アドレス期間ＡＰにＺバイアス電圧Ｖｚｂをサステイン電極Ｚに供給する。そして、サステイン駆動部１８４はサステイン期間ＳＰにスキャン駆動部１８３と交互に動作して、サステインパルスＦＳＴＳＵＳＰ、ＳＵＳＰ、ＬＳＴＳＵＳＰをサステイン電極Ｚに供給する。
【０２１４】
タイミングコントローラ１８１は、垂直/水平同期信号とクロック信号を入力受け、各駆動部１８２、１８３、１８４に必要なタイミング制御信号ＣＴＲＸＣＴＲＹ、ＣＴＲＺを発生し、そのタイミング制御信号ＣＴＲＸＣＴＲＹ、ＣＴＲＺを該駆動部１８２、１８３、１８４に供給することとして、各駆動部１８２、１８３、１８４を制御する。データ駆動部１８２に供給されるタイミング制御信号ＣＴＲＸにはデータをサンプリングするためのサンプリングクロック、ラッチ制御信号、エネルギー回収回路と駆動スイッチ素子とのオン/オフタイムを制御するためのスイッチ制御信号が含まれる。スキャン駆動部１８３に印加されるタイミング制御信号ＣＴＲＹにはスキャン駆動部１８３内のエネルギー回収回路と駆動スイッチ素子とのオン／オフタイムを制御するためのスイッチ制御信号が含まれる。そして、サステイン駆動部１８４に印加されるタイミング制御信号ＣＴＲＺにはサステイン駆動部１８４内のエネルギー回収回路と駆動スイッチ素子とのオン／オフタイムを制御するためのスイッチ制御信号が含まれる。
【０２１５】
駆動電圧発生部１８５は、ＰＤＰ１８０に供給される駆動電圧即ち、図６、図８、図１４乃至図２６、図２７、及び図３１に示されたＶｒｙ−Ｖrz−Ｖs、−Ｖ１、−Ｖ２、−Ｖｙ、−Ｖａ−Ｖｙｂ−Ｖｚｂ等を発生する。一方、このような駆動電圧はＰＤＰ１８０の解像度、モデル等によって変わる放電特性や放電ガス造成によって変わることができる。
【図面の簡単な説明】
【０２１６】
【図１】プラズマ表示装置において、２５６階調を具現するための８ビットデフォルトコードのサブフィールドパターンを示す図。
【図２】３電極交流面放電型プラズマディスプレイパネルの電極配置を概略的に示す平面図。
【図３】通常的なプラズマディスプレイパネルの駆動波形を示す波形図。
【図４】図４ａ乃至図４ｅは、図３のような駆動波形によって変化される放電セル内の壁電荷分布を段階的に示す図。
【図５】図３のような駆動波形によってプラズマディスプレイパネルが駆動される時、セットアップ期間において、スキャン電極とサステイン電極の間の外部印加電圧と放電セル内のギャップ電圧の変化を示す図。
【図６】本発明の第１実施形態によるプラズマ表示装置の駆動方法において、一番目のサブフィールド期間の駆動波形を示す波形図。
【図７】図７ａ乃至図７ｅは、図６のような駆動波形によって変化される放電セル内の壁電荷分布を段階的に示す図。
【図８】本発明の第１実施形態によるプラズマ表示装置の駆動方法において、一番目のサブフィールド期間以外の余りのサブフィールド期間の駆動波形を示す波形図。
【図９】図８に示された駆動波形によってサステイン期間の直後に放電セル内に形成される壁電荷分布を示す図。
【図１０】図６及び図８の駆動波形によってセットアップ期間の前に形成される放電セル内の壁電荷分布とギャップ電圧を示す図。
【図１１】図６及び図８のような駆動波形によってプラズマディスプレイパネルが駆動される時、セットアップ期間において、スキャン電極とサステイン電極の間の外部印加電圧と放電セル内のギャップ電圧の変化を示す図。
【図１２】図３のような従来の駆動波形によって消去期間とリセット期間の間にサステイン電極上の壁電荷極性の変化を示す図。
【図１３】図６及び図８のような駆動波形によってリセット期間の間サステイン電極上の壁電荷極性変化を示す図。
【図１４】本発明の第２実施形態によるプラズマ表示装置の駆動方法を説明するための波形図。
【図１５】本発明の第３実施形態によるプラズマ表示装置の駆動方法において、一番目のサブフィールドの駆動波形を示す波形図。
【図１６】本発明の第３実施形態によるプラズマ表示装置の駆動方法において、一番目のサブフィールド期間以外の余りのサブフィールド期間の駆動波形を示す波形図。
【図１７】図１５及び図１６の駆動波形が適用された一フレーム期間の駆動波形を示す波形図。
【図１８】本発明の第４実施形態によるプラズマ表示装置の駆動方法を説明するための波形図。
【図１９】本発明の第５実施形態によるプラズマ表示装置の駆動方法を説明するための波形図。
【図２０】本発明の第６実施形態によるプラズマ表示装置の駆動方法において、一番目のサブフィールド期間の駆動波形を示す波形図。
【図２１】本発明の第６実施形態によるプラズマ表示装置の駆動方法において、一番目のサブフィールド期間以外の余りのサブフィールド期間の駆動波形を示す波形図。
【図２２】本発明の第７実施形態によるプラズマ表示装置の駆動方法において、一番目のサブフィールド期間の駆動波形を示す波形図。
【図２３】本発明の第７実施形態によるプラズマ表示装置の駆動方法において、一番目のサブフィールド期間以外の余りのサブフィールド期間の駆動波形を示す波形図。
【図２４】本発明の第８実施形態によるプラズマ表示装置の駆動方法において、一番目のサブフィールド期間の駆動波形を示す波形図。
【図２５】本発明の第８実施形態によるプラズマ表示装置の駆動方法において、一番目のサブフィールド期間以外の余りのサブフィールド期間の駆動波形を示す波形図。
【図２６】本発明の第９実施形態によるプラズマ表示装置の駆動方法を説明するための波形図。
【図２７】本発明の第９実施形態によるプラズマ表示装置の駆動波形において、一番目のサブフィールド以外のサブフィールドに適用される駆動波形の一部分を示す波形図。
【図２８】図２８ａ乃至図２８ｄは、図２７の駆動波形によって変化される放電セル内の壁電荷分布を段階的に示す図。
【図２９】図２７の駆動波形でスキャン電極とサステイン電極の間の外部印加電圧の差と、スキャン電極とサステイン電極との間の放電セルギャップ電圧を示す波形図。
【図３０】図２６の駆動波形でスキャン電極とアドレス電極との間の外部印加電圧の差と、スキャン電極とアドレス電極との間の放電セルのギャップ電圧を示す波形図。
【図３１】本発明の第１０実施形態によるプラズマ表示装置の駆動波形で一フレーム期間のサブフィールドに適用される駆動波形を示す波形図。
【図３２】本発明の実施形態によるプラズマ表示装置を示すブロック図である。
【図１】
2005292840.tif 000006
【図２】
2005292840.tif 000007
【図３】
2005292840.tif 000008
【図４】
2005292840.tif 000009
【図５】
2005292840.tif 000010
【図６】
2005292840.tif 000011
【図７】
2005292840.tif 000012
【図８】
2005292840.tif 000013
【図９】
2005292840.tif 000014
【図１０】
2005292840.tif 000015
【図１１】
2005292840.tif 000016
【図１２】
2005292840.tif 000017
【図１３】
2005292840.tif 000018
【図１４】
2005292840.tif 000019
【図１５】
2005292840.tif 000020
【図１６】
2005292840.tif 000021
【図１７】
2005292840.tif 000022
【図１８】
2005292840.tif 000023
【図１９】
2005292840.tif 000024
【図２０】
2005292840.tif 000025
【図２１】
2005292840.tif 000026
【図２２】
2005292840.tif 000027
【図２３】
2005292840.tif 000028
【図２４】
2005292840.tif 000029
【図２５】
2005292840.tif 000030
【図２６】
2005292840.tif 000031
【図２７】
2005292840.tif 000032
【図２８】
2005292840.tif 000033
【図２９】
2005292840.tif 000034
【図３０】
2005292840.tif 000035
【図３１】
2005292840.tif 000036
【図３２】
2005292840.tif 000037