(57)【要約】  【課題】  発振周波数が低い場合でも、コンデンサの容量や抵抗の値をあまり大きくしないで発振開始検出回路を構成できるようにする。  【解決手段】  この発振開始検出回路は、発振信号を反転するインバータ１及び２と、発振信号に同期して電源電位から供給される電荷を充電するコンデンサＣ１と、逆相の発振信号に同期してコンデンサＣ１から供給される電荷を充電するコンデンサＣ２と、コンデンサＣ２に充電された電荷によって発生する電位に基づいて出力信号をローレベルにするインバータ３と、インバータ３の出力信号がローレベルにあるときに電源電位から供給される電荷を充電するコンデンサＣ３と、コンデンサＣ３に充電された電荷によって発生する電位に基づいて検出信号を活性化するインバータ４とを具備する。【選択図】  図１
2005311504.tif 000002
【特許請求の範囲】
【請求項１】
発振回路によって生成される発振信号を反転する少なくとも１つのインバータと、
第１の極性を有する発振信号に基づいて、電源電位から間欠的に電荷を流出させる第１のトランジスタと、
前記第１のトランジスタから供給される電荷を充電する第１のコンデンサと、
第１の極性と異なる第２の極性を有する発振信号に基づいて、前記第１のコンデンサから間欠的に電荷を流出させる第２のトランジスタと、
前記第２のトランジスタから供給される電荷を充電する第２のコンデンサと、
前記第２のコンデンサに充電された電荷によって発生する電位に基づいて、出力信号を第１のレベルから第２のレベルに変化させる第１の論理回路と、
前記第１の論理回路の出力信号がゲートに印加され、該出力信号が第２のレベルにあるときに電源電位から電荷を流出させる第３のトランジスタと、
前記第３のトランジスタから供給される電荷を充電する第３のコンデンサと、
前記第３のコンデンサに充電された電荷によって発生する電位に基づいて、検出信号を活性化する第２の論理回路と、
を具備する発振開始検出回路。
【請求項２】
前記少なくとも１つのインバータが、
発振回路によって生成される発振信号を反転して第１の極性を有する発振信号を出力する第１のインバータと、
前記第１のインバータから出力される第１の極性を有する発振信号を反転して第２の極性を有する発振信号を出力する第２のインバータと、
を含む、請求項１記載の発振開始検出回路。
【請求項３】
前記第１の論理回路が、前記第２のコンデンサに接続された入力端子を有するインバータであり、
前記第２の論理回路が、前記第３のコンデンサに接続された入力端子を有するインバータである、
請求項１又は２記載の発振開始検出回路。
【請求項４】
前記第１のトランジスタが、第１の極性を有する発振信号が印加されるゲートと、電源電位に接続されたソースと、前記第１のコンデンサに接続されたドレインとを有するＰチャネルＭＯＳトランジスタであり、
前記第２のトランジスタが、第２の極性を有する発振信号が印加されるゲートと、前記第１のコンデンサに接続されたソースと、前記第２のコンデンサに接続されたドレインとを有するＰチャネルＭＯＳトランジスタであり、
前記第３のトランジスタが、前記第１の論理回路の出力端子に接続されたゲートと、電源電位に接続されたソースと、前記第３のコンデンサに接続されたドレインとを有するＰチャネルＭＯＳトランジスタである、
請求項３記載の発振開始検出回路。
【請求項５】
請求項１〜４のいずれか１項記載の発振開始検出回路を具備する半導体集積回路。
【請求項６】
前記発振回路によって生成される発振信号を入力し、前記論理回路から出力される検出信号が活性化されたときに発振信号を出力する出力回路をさらに具備する請求項５記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源投入後等において発振回路における発振動作が安定したことを表す検出信号を出力する発振開始検出回路に関し、さらに、そのような発振開始検出回路を内蔵した半導体集積回路に関する。
【背景技術】
【０００２】
一般に、ディジタル信号を扱う装置においては、クロック信号を生成するために、水晶振動子、セラミック振動子、又は、ＳＡＷ（Surface Acoustic Wave：表面弾性波）振動子等の振動子を用いた発振回路が用いられている。また、発振回路において生成されたクロック信号は、クロック信号に同期して動作する多数の回路に供給される。
【０００３】
装置の電源投入後のような発振開始の初期状態において、発振回路は完全な発振状態に達しておらず、発振信号の小さな振幅が徐々に大きくなり、やがて完全な発振状態における振幅に成長して発振が安定する。このように、発振開始の初期状態においては、発振信号の振幅が小さいので、電源ラインのノイズによる異常発振や、電源ラインを信号経路とした帰還発振が発生し易い。そこで、発振開始の初期状態における発振信号を他の回路に供給せずに、発振が安定してから発振信号を他の回路に供給するために、発振開始検出回路が用いられている。
【０００４】
従来の発振開始検出回路は、コンデンサと抵抗の時定数を利用したり、カウンタを利用することにより、発振が安定するまでのタイミングを生成していた。しかしながら、コンデンサと抵抗の時定数を利用してタイミングを生成する場合には、発振周波数が低いと時定数を大きくする必要があるので、コンデンサの容量や抵抗の値を大きくしなければならず、半導体集積回路においてチップ面積が増加してしまうという問題があった。また、カウンタを利用する場合には、電源投入時にカウンタをリセットすることが難しく、カウンタの初期状態が定まらないという問題があった。
【０００５】
図２に、従来の発振開始検出回路の例を示す。この発振開始検出回路は、発振回路によって生成された発振信号を反転するインバータ１及び２と、インバータ１の出力信号がゲートに印加されるＰチャネルＭＯＳトランジスタＱ１と、インバータ２の出力信号がゲートに印加されるＰチャネルＭＯＳトランジスタＱ２と、トランジスタＱ１のドレインと接地電位との間に接続されたコンデンサＣ１と、トランジスタＱ２のドレインと接地電位との間に接続されたコンデンサＣ２及び抵抗Ｒ１と、コンデンサＣ２の両端に発生する電圧に基づいて検出信号を出力するインバータ３とを有している。
【０００６】
図２に示す発振開始検出回路は、発振信号に同期してトランジスタＱ１及びＱ２が交互にオン・オフを繰り返すことにより、コンデンサＣ１及びＣ２に徐々に電荷を充電し、コンデンサＣ２に所定の電荷量が蓄積されて、端子間の電圧がインバータ３のロジックレベルを超えたときに、発振回路が発振動作を開始してから所定の時間が経過したことを表す検出信号をハイレベルからローレベルに活性化させる。ここで、コンデンサＣ１及びＣ２の容量値と抵抗Ｒ１の抵抗値を適切な値に設定するにより、例えば、トランジスタＱ２が１０回オンすることによって、検出信号のレベルを変化させることができる。
【０００７】
このような発振開始検出回路において、時定数を大きくするには、コンデンサＣ２の容量値をコンデンサＣ１の容量値より十分に大きくしなければならず、半導体集積回路においてチップ面積が増加してしまうという問題があった。また、半導体集積回路においては、容量値の大きなコンデンサを形成することが困難なので、数十μ秒〜数百μ秒の単位の発振開始検出時間を実現することは困難であった。
【０００８】
関連する技術として、下記の特許文献１には、ＭＨｚオーダーの高い周波数領域でクロック信号の停止の有無を判別することが可能なクロック信号停止検出回路が開示されている。このクロック信号停止検出回路においては、ダイオード、あるいはＭＩＳトランジスタの寄生ダイオードと、コンデンサとを利用した電圧変換回路が、クロック信号に基づいて昇圧動作を行う。昇圧電圧と基準電圧とを比較することにより、クロック信号が入力されているか否かが判別される。しかしながら、クロック信号の周波数が低い場合には、図２に示す発振開始検出回路と同様に、コンデンサの容量や抵抗の値を大きくしなければならず、同様の問題が生じる。
【特許文献１】特開平１１−２８４１３１号公報  （第１頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
そこで、上記の点に鑑み、本発明は、発振周波数が低い場合でも、コンデンサの容量や抵抗の値をあまり大きくしないで発振開始検出回路を構成できるようにすることを目的とする。
【課題を解決するための手段】
【００１０】
以上の課題を解決するため、本発明に係る発振開始検出回路は、発振回路によって生成される発振信号を反転する少なくとも１つのインバータと、第１の極性を有する発振信号に基づいて、電源電位から間欠的に電荷を流出させる第１のトランジスタと、第１のトランジスタから供給される電荷を充電する第１のコンデンサと、第１の極性と異なる第２の極性を有する発振信号に基づいて、第１のコンデンサから間欠的に電荷を流出させる第２のトランジスタと、第２のトランジスタから供給される電荷を充電する第２のコンデンサと、第２のコンデンサに充電された電荷によって発生する電位に基づいて、出力信号を第１のレベルから第２のレベルに変化させる第１の論理回路と、第１の論理回路の出力信号がゲートに印加され、該出力信号が第２のレベルにあるときに電源電位から電荷を流出させる第３のトランジスタと、第３のトランジスタから供給される電荷を充電する第３のコンデンサと、第３のコンデンサに充電された電荷によって発生する電位に基づいて、検出信号を活性化する第２の論理回路とを具備する。
【００１１】
ここで、少なくとも１つのインバータが、発振回路によって生成される発振信号を反転して第１の極性を有する発振信号を出力する第１のインバータと、第１のインバータから出力される第１の極性を有する発振信号を反転して第２の極性を有する発振信号を出力する第２のインバータとを含むようにしても良い。
【００１２】
また、第１の論理回路として、第２のコンデンサに接続された入力端子を有するインバータを用い、第２の論理回路として、第３のコンデンサに接続された入力端子を有するインバータを用いるようにしても良い。さらに、第１のトランジスタとして、第１の極性を有する発振信号が印加されるゲートと、電源電位に接続されたソースと、第１のコンデンサに接続されたドレインとを有するＰチャネルＭＯＳトランジスタを用い、第２のトランジスタとして、第２の極性を有する発振信号が印加されるゲートと、第１のコンデンサに接続されたソースと、第２のコンデンサに接続されたドレインとを有するＰチャネルＭＯＳトランジスタを用い、第３のトランジスタとして、第１の論理回路の出力端子に接続されたゲートと、電源電位に接続されたソースと、第３のコンデンサに接続されたドレインとを有するＰチャネルＭＯＳトランジスタを用いるようにしても良い。
【００１３】
また、本発明に係る半導体集積回路は、以上に述べたいずれかの発振開始検出回路を具備している。この半導体集積回路は、発振回路によって生成される発振信号を入力し、論理回路から出力される検出信号が活性化されたときに発振信号を出力する出力回路をさらに具備するようにしても良い。
【発明の効果】
【００１４】
本発明によれば、発振信号に同期して間欠的に充電される第２のコンデンサの電位に基づいて第１の論理回路の出力信号を第１のレベルから第２のレベルに変化させ、第１の論理回路の出力信号が第２のレベルとなったときに第３のトランジスタから充電される第３のコンデンサの電位に基づいて検出信号を活性化するようにしたので、コンデンサの容量や抵抗の値をあまり大きくしないで時定数の大きな発振開始検出回路を構成できるようになった。
【発明を実施するための最良の形態】
【００１５】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。
図１は、本発明の一実施形態に係る発振開始検出回路を含む構成を示す図である。発振開始検出回路１０は、水晶振動子、セラミック振動子、又は、ＳＡＷ振動子等の振動子２１を用いて発振動作を行う発振回路２０と、発振信号の出力を制御する出力回路３０と共に、半導体集積回路に内蔵されている。
【００１６】
図１に示すように、発振開始検出回路１０は、発振回路２０によって生成された発振信号を反転するインバータ１及び２と、インバータ１の出力信号がゲートに印加されるＰチャネルＭＯＳトランジスタＱ１と、インバータ２の出力信号がゲートに印加されるＰチャネルＭＯＳトランジスタＱ２と、トランジスタＱ１のドレイン及びトランジスタＱ２のソースの接続点と電源電位ＶＳＳ（本実施形態においては、接地電位とする）との間に接続されたコンデンサＣ１と、トランジスタＱ２のドレインと電源電位ＶＳＳとの間に接続されたコンデンサＣ２と、コンデンサＣ２に充電された電荷によって発生する電位を入力して動作する論理回路としてインバータ３とを有している。
【００１７】
さらに、発振開始検出回路１０は、インバータ３の出力電位がゲートに印加されるＰチャネルＭＯＳトランジスタＱ３と、トランジスタＱ３のドレインと電源電位ＶＳＳとの間に接続されたコンデンサＣ３と、コンデンサＣ３に充電された電荷によって発生する電位を入力して検出信号を出力する論理回路としてインバータ４とを有している。
【００１８】
以上において、トランジスタＱ１及びＱ３のソースには、電源電位ＶＤＤが供給されている。なお、トランジスタＱ１及びＱ２として、ＰチャネルＭＯＳトランジスタの替わりにＮチャネルＭＯＳトランジスタを用いることもできる。また、マイナス電源を使用する場合には、トランジスタＱ３として、ＰチャネルＭＯＳトランジスタの替わりにＮチャネルＭＯＳトランジスタを用いるようにする。
【００１９】
図１に示す発振開始検出回路は、発振信号に同期してトランジスタＱ１及びＱ２が交互にオン・オフを繰り返すことにより、コンデンサＣ１及びＣ２に徐々に電荷を充電する。コンデンサＣ２に所定の電荷量が蓄積されて、端子間の電圧がインバータ３のロジックレベルを超えたときに、インバータ３の出力電位がハイレベルからローレベルに変化する。これにより、トランジスタＱ３がオン状態となり、コンデンサＣ３への電荷の充電を開始する。
【００２０】
コンデンサＣ３に所定の電荷量が蓄積されて、端子間の電圧がインバータ４のロジックレベルを超えたときに、インバータ４から出力される検出信号がハイレベルからローレベルに活性化される。トランジスタＱ３がオン状態となったときの抵抗値をＲとし、コンデンサＣ３の容量値をＣとすると、それらの時定数ＣＲによって決定される遅延時間が、前段までの遅延時間に付加されることになる。これにより、発振周波数が低い場合にも対応できるようになり、従来の発振開始検出回路の構成では実現困難であった数百μ秒の発振開始検出時間を実現することができるようになった。
【００２１】
なお、電源が投入されている間に発振回路２０を停止させる場合には、トランジスタスイッチ等を用いて、コンデンサＣ１〜Ｃ３に充電された電荷を放電させることにより、検出信号を非活性化することが望ましい。
【００２２】
出力回路３０は、発振開始検出回路１０によって生成される検出信号と発振回路２０によって生成される発振信号との論理和を求めるＮＯＲ回路３１と、ＮＯＲ回路３１の出力信号を反転させるインバータ３２とを含んでいる。出力回路３０は、発振開始検出回路１０から出力される検出信号がローレベルとなったときに、発振回路３０から入力される発振信号を半導体集積回路内外の他の回路に出力する。このようにして、発振開始検出回路１０が、電源投入後等において発振回路２０が発振動作を開始してから所定の時間が経過したことを表す検出信号を出力回路３０に供給することにより、出力回路３０は、発振回路２０によって生成される発振信号を他の回路に供給することができる。
【００２３】
以上においては、発振回路２０が発振動作を開始してから所定の時間が経過した時に、発振開始検出回路１０が検出信号をハイレベルからローレベルに活性化する例について説明したが、発振回路２０が発振動作を開始してから所定の時間が経過した時に、発振開始検出回路１０が検出信号をローレベルからハイレベルに活性化するようにしても良い。その場合には、出力回路３０において、ＮＯＲ回路の替わりにＮＡＮＤ回路を用いるようにする。
【産業上の利用可能性】
【００２４】
本発明は、電源投入後等において発振回路における発振動作が安定したことを表す検出信号を出力する発振開始検出回路、又は、そのような発振開始検出回路を内蔵した半導体集積回路において利用することが可能である。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態に係る発振開始検出回路を含む構成を示す図。
【図２】従来の発振開始検出回路の例を示す図。
【符号の説明】
【００２６】
１〜４  インバータ、  １０  発振開始検出回路、  ２０  発振回路、  ２１  振動子、  ３０  出力回路、  ３１  ＮＯＲ回路、  ３２  インバータ、  Ｑ１〜Ｑ３  トランジスタ、  Ｃ１〜Ｃ３  コンデンサ
【図１】
2005311504.tif 000003
【図２】
2005311504.tif 000004