(57)【要約】【課題】  メモリシステムおよびホストとメモリカードとの間のデータ伝送速度設定方法を提供する。【解決手段】  本発明のメモリシステムは、ホストと前記ホストに挿入および電気的に連結されることができる電子回路カードを含む。ホストは電子回路カードが挿入されれば、電子回路カードに伝送速度情報を伝送する。電子回路カードはホストから受信された伝送速度情報と自分の伝送速度が一致すれば、応答信号をホストに伝送する。ホストは伝送速度設定が完了した後、前記電子回路カードを初期化するための命令信号を発生する。【選択図】図２
2005174337.tif 000002
【特許請求の範囲】
【請求項１】
ホストと前記ホストに挿入および電気的に連結されることができる電子回路カードを含むシステムの動作方法において、
前記ホストに前記電子回路カードが挿入される時、前記ホストから前記電子回路カードに伝送速度情報を伝送する段階と、
前記ホストから前記電子回路カードに前記電子回路カードを初期化するための命令信号を伝送する段階とを含むことを特徴とする動作方法。
【請求項２】
前記命令信号を伝送する段階は、
前記伝送速度情報を伝送してからあらかじめ設定された時間が経過した後、前記命令信号を伝送することを特徴とする請求項１に記載の動作方法。
【請求項３】
前記電子回路カードの伝送速度と受信された伝送速度情報が一致する時、前記電子回路カードから前記ホストに応答信号を伝送する段階をさらに含むことを特徴とする請求項２に記載の動作方法。
【請求項４】
前記伝送速度情報を伝送してから前記あらかじめ設定された時間内に前記電子回路カードから前記ホストに前記応答信号が受信される時、前記ホストから前記電子回路カードにデータビット幅情報を伝送する段階をさらに含むことを特徴とする請求項３に記載の動作方法。
【請求項５】
前記ホストは少なくとも二つの伝送速度を有することを特徴とする請求項４に記載の動作方法。
【請求項６】
前記応答信号が受信されない時、前記ホストの伝送速度を変更する段階をさらに含むことを特徴とする請求項５に記載の動作方法。
【請求項７】
前記ホストは少なくとも三つの伝送速度を有することを特徴とする請求項４に記載の動作方法。
【請求項８】
前記応答信号が受信されない時、前記ホストの伝送速度を変更する段階と、
前記ホストから前記電子回路カードに前記変更された伝送速度に対応する伝送速度情報を伝送する段階とをさらに含むことを特徴とする請求項７に記載の動作方法。
【請求項９】
前記電子回路カードは移動型メモリカードであることを特徴とする請求項７に記載の動作方法。
【請求項１０】
ホストと前記ホストに挿入および電気的に連結されることができる電子回路カードを含むシステムの動作方法において、
前記ホストに前記電子回路カードが挿入される時、前記ホストから前記電子回路カードに伝送速度情報を伝送する段階と、
前記電子回路カードの伝送速度と受信された伝送速度情報が一致する時、前記電子回路カードから前記ホストに応答信号を伝送する段階と、
前記ホストから前記電子回路カードに前記電子回路カードを初期化するための命令信号を伝送する段階とを含むことを特徴とする動作方法。
【請求項１１】
前記電子回路カードから前記ホストに応答信号が受信される時、前記ホストから前記電子回路カードにデータビット幅情報を伝送する段階をさらに含むことを特徴とする請求項１０に記載の動作方法。
【請求項１２】
前記ホストは少なくとも二つの伝送速度を支援することを特徴とする請求項１１に記載の動作方法。
【請求項１３】
前記応答信号が受信されない時、前記ホストの伝送速度を変更する段階をさらに含むことを特徴とする請求項１２に記載の動作方法。
【請求項１４】
複数の伝送速度を支援するホストと前記ホストに挿入および電気的に連結されることができる電子回路カードを含むシステムの動作方法において、
前記ホストに前記電子回路カードが挿入される時、前記ホストから前記電子回路カードに第１の伝送速度に対応する情報を伝送する段階と、
前記電子回路カードの伝送速度と受信された伝送速度情報が一致する時、前記電子回路カードから前記ホストに第１応答信号を伝送する段階と、
所定の時間内に前記電子回路カードから前記ホストに前記第１応答信号が受信される時、前記ホストから前記電子回路カードにデータビット幅情報を伝送する段階と、
前記ホストから前記電子回路カードに前記電子回路カードを初期化するための命令信号を伝送する段階とを含むことを特徴とする動作方法。
【請求項１５】
前記所定の時間内に前記電子回路カードから前記ホストに前記第１応答信号が受信されない時、前記ホストの伝送速度を第２の伝送速度に変更し、前記電子回路カードに変更された伝送速度に対応する情報を伝送する段階と、
前記電子回路カードの伝送速度と受信された伝送速度情報が一致する時、前記電子回路カードから前記ホストに第２応答信号を伝送する段階と、
所定の時間内に前記電子回路カードから前記ホストに前記第２応答信号が受信される時、前記ホストから前記電子回路カードに前記第２の伝送速度に対応するデータビット幅情報を伝送する段階と、
前記ホストから前記電子回路カードに前記電子回路カードを初期化するための命令信号を伝送する段階とを含むことを請求項１４に記載の動作方法。
【請求項１６】
所定の時間内に前記電子回路カードから前記ホストに前記第２応答信号が受信されない時、前記ホストの伝送速度を第３伝送速度に変更し、前記電子回路カードに変更された伝送速度に対応する情報を伝送する段階と、
前記ホストから前記電子回路カードに前記電子回路カードを初期化するための命令信号を伝送する段階とを含むことを特徴とする請求項１５に記載の動作方法。
【請求項１７】
ホストと、
前記ホストに挿入および電気的に連結されることができる電子回路カードとを含み、
前記ホストは、
前記電子回路カードが挿入される時前記電子回路カードに伝送速度情報を伝送した後、前記電子回路カードを初期化するための命令信号を伝送することを特徴とするメモリシステム。
【請求項１８】
前記電子回路カードは、
前記ホストから伝送された伝送速度情報を受信する設定ブロックを含むことを特徴とする請求項１７に記載のメモリシステム。
【請求項１９】
前記設定ブロックは、
前記電子回路カードが前記ホストから伝送された伝送速度情報に対応する伝送速度を支援する時応答信号を前記ホストに伝送することを特徴とする請求項１８に記載のメモリシステム。
【請求項２０】
前記ホストは、
前記電子回路カードから前記応答信号が受信される時データビット幅情報を前記電子回路カードに伝送することを特徴とする請求項１９に記載のメモリシステム。
【請求項２１】
前記電子回路カードは、
前記ホストから伝送された前記データビット幅情報を貯蔵するためのレジスタをさらに含むことを特徴とする請求項２０に記載のメモリシステム。
【請求項２２】
前記ホストは多重データ伝送速度を支援することを特徴とする請求項２１に記載のメモリシステム。
【請求項２３】
前記ホストは、
前記電子回路カードから前記応答信号が受信されない時伝送速度を変更することを特徴とする請求項２２に記載のメモリシステム。
【請求項２４】
前記ホストは、
前記電子回路カードから前記応答信号が受信されない時伝送速度を変更し、変更された伝送速度に対応する伝送速度情報を前記電子回路カードに伝送することを特徴とする請求項２３に記載のメモリシステム。
【請求項２５】
前記電子回路カードは、前記ホストに電気的に連結されることができ、前記設定ブロックと連結された少なくとも一つのデータ入出力ピンをさらに含むことを特徴とする請求項２４に記載のメモリシステム。
【請求項２６】
前記ホストから伝送された前記伝送速度情報は前記データ入出力ピンを通じてインターフェース回路に伝送されることを特徴とする請求項２５に記載のメモリシステム。
【請求項２７】
前記インターフェース回路からの前記応答信号は前記データ入出力ピンを通じて前記ホストに伝送されることを特徴とする請求項２６に記載のメモリシステム。
【請求項２８】
前記電子回路カードはＭＭＣ（Ｍｕｌｔｉ  Ｍｅｄｉａ  Ｃａｒｄ）であることを特徴とする請求項１７に記載のメモリシステム。
【請求項２９】
前記電子回路カードはＳＤ（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ）カードであることを特徴とする請求項１７に記載のメモリシステム。
【請求項３０】
前記電子回路カードは不揮発性ＮＡＮＤフラッシュメモリを含むことを特徴とする請求項２８または請求項２９に記載のメモリシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はホストと前記ホストに挿入および電気的に連結されることができる電子回路カードを具備したメモリシステムに関するものである。
【背景技術】
【０００２】
不揮発性半導体メモリを具備したカードはパスナールコンピュータ、ノートブックコンピュータ、ＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）、スマート電話機、カメラ、電子人形、デジタルレコーダ、ＭＰ３プレヤーおよびその以外の電子装置からの数メガバイト（ｍｅｇａｂｙｔｅｓ）のデータを貯蔵するための手段として広く普及されている。このようなメモリカードの応用分野は急速に増加しており、現在にはインターネットからダウンロードした音楽を貯蔵する用度として使用されたりする。また、メモリカードはビデオデータまたは大容量のデータを貯蔵するために使用される。
【０００３】
このようなメモリカードの一種のマルチメディアカード（ＭｕｌｔｉｍｅｄｉａＣａｒｄ、“ＭＭＣ”）は６４メガバイト以上の多様な容量を有し、多数個の電気的コンタクト（すなわち、入出力端子）を有する。ＭＭＣの物理的電気的特性は“Ｔｈｅ  ＭｕｌｔｉｍｅｄｉａＣａｒｄ  Ｓｙｓｔｅｍ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ（ＭＭＣＡ）”によって与えられる。前記規約のＶｅｒｓｉｏｎ  ３．３（２００３年３月）は本明細書で参照される。
【０００４】
ＭＭＣはデータ伝送、命令受信および応答伝送、クロック受信および三つの電源受信のための６個の電気的コンタクトを使用する直列インターフェースを有する。カードに／からのデータ伝送速度は単一データコンタクトを使用する場合、クロック信号の周波数によって制限され、複数のデータコンタクトを使用する場合データは並列に伝送されることができる。
【０００５】
現在ＭＭＣのデータ伝送速度は１ＭＢ／ｓｅｃまたは２ＭＢ／ｓｅｃであるが、今後５２ＭＢ／ｓｅｃ伝送速度を支援する超高速ＭＭＣも大量生産される予定である。だから、ホストはＭＭＣの様々な伝送速度を支援することができなければならない。例えば、ホストとＭＭＣの伝送速度が全部５２ＭＢ／ｓｅｃであれば、ホストとＭＭＣは５２ＭＢ／ｓｅｃの伝送速度にデータをやりくりすることができる。しかし、ＭＭＣの伝送速度は５２ＭＢ／ｓｅｃであるが、ホストが最大２ＭＢ／ｓｅｃを支援する場合、ＭＭＣは２ＭＢ／ｓｅｃにデータを伝送しなければならないホストとＭＭＣ間の円滑なデータ伝送が可能である。したがって、ホストにＭＭＣが挿入される時ホストとＭＭＣとの間の伝送速度を一致させるためのスキームが要求される。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
したがって、本発明の目的はホストにメモリカードが挿入される時、ホストとメモリカードとの間の伝送速度を一致させるメモリシステムを提供することにある。
【０００７】
本発明の他の目的は、ホストにメモリカードが挿入される時、ホストとメモリカードとの間の伝送速度を一致させるメモリシステムの動作方法を提供することにある。
【０００８】
本発明のまた他の目的はホストとメモリカードとの間に伝送されるデータのビット幅を設定することができるメモリシステムを提供することにある。
【０００９】
本発明の他の目的はホストとメモリカードとの間に伝送されるデータのビット幅を設定するためのメモリシステムの動作方法を提供することにある。
【課題を解決するための手段】
【００１０】
上述のような目的を達成するための本発明の一特徴によれば、ホストと前記ホストに挿入および電気的に連結されることができる電子回路カードを含むシステムの動作方法は、前記ホストに前記電子回路カードが挿入される時、前記ホストから前記電子回路カードに伝送速度情報を伝送する段階と、前記ホストから前記電子回路カードに前記電子回路カードを初期化するための命令信号を伝送する段階とを含む。
【００１１】
望ましい実施形態において、前記電子回路カードの伝送速度と受信された伝送速度情報が一致する時、前記電子回路カードから前記ホストに応答信号を伝送する。
【００１２】
この実施形態において、前記ホストは前記応答信号が受信される時、前記電子回路カードにデータビット幅情報を伝送する。
【００１３】
前記ホストが二つの伝送速度を有する時、前記電子回路カードから前記応答信号が受信されなければ、前記ホストは伝送速度を変更する。
【００１４】
前記ホストが少なくとも三つの伝送速度を有する時、前記電子回路カードから前記応答信号が受信されなければ、前記ホストは伝送速度を変更し、前記変更された伝送速度に対応する伝送速度情報を前記電子回路カードに伝送する。
【００１５】
望ましい実施形態において、前記電子回路カードは移動型メモリカードである。
【００１６】
本発明の他の特徴によれば、ホストと前記ホストに挿入および電気的に連結されることができる電子回路カードを含むシステムの動作方法は、前記ホストに前記電子回路カードが挿入される時、前記ホストから前記電子回路カードに伝送速度情報を伝送する段階と、前記電子回路カードの伝送速度と受信された伝送速度情報が一致する時、前記電子回路カードから前記ホストに応答信号を伝送する段階と、前記ホストから前記電子回路カードに前記電子回路カードを初期化するための命令信号を伝送する段階とを含む。
【００１７】
望ましい実施形態において、前記電子回路カードから前記ホストに応答信号が受信される時、前記ホストから前記電子回路カードにデータビット幅情報を伝送する段階をさらに含む。
【００１８】
この実施形態において、前記ホストは少なくとも二つの伝送速度を支援する。
【００１９】
この実施形態において、前記応答速度が受信されない時、前記ホストの伝送速度を変更する段階をさらに含む。
【００２０】
本発明のまた他の特徴によれば、複数の伝送速度を支援するホストと前記ホストに挿入および電気的に連結されることができる電子回路カードを含むシステムの動作方法は、前記ホストに前記電子回路カードが挿入される時、前記ホストから前記電子回路カードに第１の伝送速度に対応する情報を伝送する段階と、前記電子回路カードの伝送速度と受信された伝送速度情報が一致する時、前記電子回路カードから前記ホストに第１応答信号を伝送する段階と、所定の時間内に前記電子回路カードから前記ホストに前記第１応答信号が受信される時、前記ホストから前記電子回路カードにデータビット幅情報を伝送する段階と、前記ホストから前記電子回路カードに前記電子回路カードを初期化するための命令信号を伝送する段階とを含む。
【００２１】
望ましい実施形態において、前記所定の時間内に前記電子回路カードから前記ホストに前記第１応答信号が受信されない時、前記ホストの伝送速度を第２の伝送速度に変更し、前記電子回路カードに変更された伝送速度に対応する情報を伝送する段階と、前記電子回路カードの伝送速度と受信された伝送速度情報が一致する時、前記電子回路カードから前記ホストに第２応答信号を伝送する段階と、所定の時間内に前記電子回路カードから前記ホストに前記第２応答信号が受信される時、前記ホストから前記電子回路カードに前記第２の伝送速度に対応するデータビット幅情報を伝送する段階と、前記ホストから前記電子回路カードに前記電子回路カードを初期化するための命令信号を伝送する段階とを含む。
【００２２】
この実施形態において、所定の時間内に前記電子回路カードから前記ホストに前記第２応答信号が受信されない時、前記ホストの伝送速度を第３の伝送速度に変更し、前記電子回路カードに変更された伝送速度に対応する情報を伝送する段階と、前記ホストから前記電子回路カードに前記電子回路カードを初期化するための命令信号を伝送する段階とを含む。
【００２３】
本発明の他の特徴によれば、メモリシステムはホストと、前記ホストに挿入および電気的に連結されることができる電子回路カードとを含む。前記ホストは、前記電子回路カードが挿入される時前記電子回路カードに伝送速度情報を伝送した後、前記電子回路カードを初期化するための命令信号を伝送する。
【００２４】
望ましい実施形態において、前記電子回路カードは、前記ホストから伝送された伝送速度情報を受信する設定ブロックを含む。
【００２５】
前記設定ブロックは、前記電子回路カードが前記ホストから伝送された伝送速度情報に対応する伝送速度を支援する時応答信号を前記ホストに伝送する。
【００２６】
前記ホストは、前記電子回路カードから前記応答信号が受信される時データビット幅情報を前記電子回路カードに伝送する。
【００２７】
この実施形態において、前記電子回路カードは、前記ホストから伝送された前記データビット幅情報を貯蔵するためのレジスタをさらに含む。
【００２８】
この実施形態において、前記ホストが多重データ伝送速度を支援する時、前記ホストは、前記電子回路カードから前記応答信号が受信されない時伝送速度を変更する。
【００２９】
この実施形態において、前記ホストは、前記電子回路カードから前記応答信号が受信されない時伝送速度を変更し、変更された伝送速度に対応する伝送速度情報を前記電子回路カードに伝送する。
【００３０】
この実施形態において、前記電子回路カードは、前記ホストに電気的に連結されることができ、前記設定ブロックと連結された少なくとも一つのデータ入出力ピンをさらに含む。
【００３１】
この実施形態において、前記ホストから伝送された前記伝送速度情報は前記データ入出力ピンを通じて前記インターフェース回路に伝送される。
【００３２】
この実施形態において、前記インターフェース回路からの前記応答信号は前記データ入出力ピンを通じて前記ホストに伝送される。
【００３３】
望ましい実施形態において、前記電子回路カードはＭＭＣ（Ｍｕｌｔｉ  Ｍｅｄｉａ  Ｃａｒｄ）である。
【００３４】
望ましい実施形態において、前記電子回路カードはＳＤ（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ）カードである。
【００３５】
望ましい実施形態において、前記電子回路カードは不揮発性ＮＡＮＤフラッシュメモリを含む。
【発明の効果】
【００３６】
本発明によれば、ホストにメモリカードが挿入される時ホストとメモリカード間の伝送速度を一致させることができる。
【発明を実施するための最良の形態】
【００３７】
以下、本発明の望ましい実施形態を添付の図面を参照して詳細に説明する。
【００３８】
図１Ａおよび図１Ｂは本発明の望ましい実施形態に基づいてホストのデータ伝送速度に従ってホストとＭＭＣとの間のデータ伝送速度設定を概念的に示している。図１Ａに示したように、高速（例えば、５２ＭＢ／ｓｅｃ）ホスト１１０に高速（５２ＭＢ／ｓｅｃ）ＭＭＣ１２０が連結されれば、ホスト１１０とＭＭＣ１２０間のデータ伝送速度は高速で設定される。しかし、図１Ｂに示したように、低速（例えば、２ＭＢ／ｓｅｃ）ホスト１３０に高速（５２ＭＢ／ｓｅｃ）ＭＭＣ１４０が連結されれば、ホスト１３０とＭＭＣ１４０間のデータ伝送速度は低速で設定される。以下の説明で、ホストに連結されるメモリカードの一例であるＭＭＣが例として説明されるが、ＳＤ（Ｓｅｃｕｒｅ  Ｄｉｇｉｔａｌ）メモリカードなどの様々なメモリカードがホストに連結されることができる。
【００３９】
図２は本発明の望ましい実施形態によるメモリカードシステムを示している。メモリカードシステム２００はホスト２１０とＭＭＣ２２０とを含む。ＭＭＣ２２０はインターフェース回路２２１、メモリコントローラ２２２、不揮発性半導体メモリ２２３を含む。この実施形態において、メモリ２２３はＮＡＮＤタイプのフラッシュメモリであり、メモリコントローラ２２２はインターフェース回路２２１を通じて外部から入力される命令語に応答してメモリ２２３にデータを書き込むか、メモリ２２３からデータを読み出すための制御を実行する。インターフェース回路２２１はホスト２１０から伝送された命令、クロックおよびデータを受信し、ＭＭＣ２２０内部の構成要素に対する諸般制御を実行する。
【００４０】
本発明の望ましい実施形態によるＭＭＣ２０はホスト２１０とのデータ伝送速度およびビット幅設定のための伝送速度およびビット幅設定ブロック２２４を含む。伝送速度およびビット幅設定ブロック２２４はホスト２１０から伝送された伝送モード情報を受信し、応答信号をホスト２１０に伝送する。また、伝送速度およびビット幅設定ブロック２２４はホスト２１０から伝送されたビット幅情報をＥＸＴ＿ＣＳＤ（Ｅｘｔｅｎｄｅｄ  Ｃａｒｄ  Ｓｐｅｃｉｆｉｃ  Ｄａｔａ）レジスタ２５０に貯蔵する。伝送速度およびビット幅設定ブロック２２４は今後詳細に説明される。
【００４１】
図３は本発明の望ましい実施形態によるＭＭＣ２２０のコンタクト配列を示す図面である。ＭＭＣ２２０は総１３個のコンタクト１〜１３を含む。コンタクト２はホスト２１０から命令を受信し、ホスト２１０に応答信号を伝送するために使用される。コンタクト３、４および６はホスト２１０から電源電圧ＶＳＳ１、ＶＤＤ、ＶＳＳ２が供給されるために使用される。コンタクト５はホスト２１０からクロック信号を受信するために使用され、コンタクト１、７〜１３はホスト２１０とＭＭＣ２２０間のデータ伝送のために使用される。本発明の実施形態において、ホスト２１０から伝送された伝送速度情報７はコンタクト７を通じてＭＭＣ２２０に受信される。
【００４２】
図４Ａ乃至図４Ｃはホスト２１０にＭＭＣ２２０が挿入される時ホスト２１０とＭＭＣ２２０の本発明の望ましい実施形態による動作手順を示しており、図５はホスト２１０とＭＭＣ２２０との間に送受信される信号のうちの一部を示している。
【００４３】
まず、図４Ａはホスト２１０とＭＭＣ２２０が全部高速（例えば、５２ＭＢ／ｓｅｃ）を支援する場合にホスト２１０にＭＭＣ２２０が挿入される時のホスト２１０とＭＭＣ２２０の動作手順を示している。図４Ａを参照すれば、ホスト２１０にＭＭＣ２２０が挿入されれば、ホスト２１０はＭＭＣ２２０のデータピン１、７〜１３を全部ハイレベルで駆動し、データピン７を通じてＭＭＣ２２０に伝送速度情報ＳＰＥＥＤ＿Ｉを伝送する（Ｓ３１０）。
【００４４】
ＭＭＣ２２０の伝送速度およびビット幅設定ブロック２２４はホスト２１０から伝送された伝送速度情報ＳＰＥＥＤ＿Ｉを受信し、受信された伝送速度情報ＳＰＥＥＤ＿ＩがＭＭＣ２２０の伝送速度と一致すれば、ホスト２１０に応答信号Ｓ＿ＡＣＫを伝送する（Ｓ３２０）。応答信号Ｓ＿ＡＣＫは例えば、図５に示したように、クロック信号ＣＬＫの１０周期（ｃｙｃｌｅ）の間ローレベルの信号である。
【００４５】
ホスト２１０はＭＭＣから応答信号Ｓ＿ＡＣＫが受信されれば、ＭＭＣ２２０にデータバス幅情報ＤＡＴＡ＿Ｗを伝送する。ホスト２１０からＭＭＣ２２０に伝送されるデータバス幅情報ＤＡＴＡ＿Ｗの一例が図６に示されている。
【００４６】
ＭＭＣ２２０の伝送速度およびビット幅設定ブロック２２４はホスト２１０から伝送されたデータバス幅情報ＤＡＴＡ＿ＷがＥＸＴ＿ＣＳＤレジスタ２２５に貯蔵されるように制御する（Ｓ３２１）。
【００４７】
ホスト２１０はＭＭＣ２２０に初期化命令ＣＭＤ０を伝送する（Ｓ３１２）。ホスト２１０から伝送された初期化命令ＣＭＤ０はＭＭＣ２２０のコンタクト２を通じてインターフェース回路２２１に入力される。
【００４８】
ＭＭＣ２２０のインターフェース回路２２１は初期化命令ＣＭＤ０に応答して初期化制御を実行する（Ｓ３２２）。ＭＭＣ２２０がホスト２１０によってアドレス割り当てられた後、ホスト２１０とＭＭＣ２２０はＥＸＴ＿ＣＳＤレジスタ２２５に貯蔵されたデータ幅にデータを送受信するようになる。
【００４９】
上述のように、本発明のメモリシステム２００は、ホスト２１０にＭＭＣ２２０が挿入されれば、ホスト２１０がＭＭＣ２２０に伝送速度情報を伝送するスキームを有する。ＭＭＣ２２０はホスト２１０から伝送された伝送速度情報とＭＭＣ２２０の伝送速度が一致すれば応答信号をホスト２１０に伝送する。このような方法によってホスト２１０とＭＭＣ２２０の伝送速度は一致される。また、ホスト２１０はＭＭＣ２２０にデータビット幅情報を伝送してホスト２１０の特性に応じてホスト２１０とＭＭＣ２２０との間のデータ伝送が行なわれることができる。
【００５０】
図４Ｂでは、ホスト２１０は高速（例えば、５２ＭＢ／ｓｅｃ）および低速（例えば、２ＭＢ／ｓｅｃ）を支援するが、ＭＭＣ２２０は低速（例えば、２ＭＢ／ｓｅｃ）を支援する場合に、ホスト２１０にＭＭＣ２２０が挿入される時のホスト２１０とＭＭＣ２２０の動作手順を示している。図４Ｂを参照すれば、ホスト２１０にＭＭＣ２２０が挿入されれば、ホスト２１０はＭＭＣ２２０のデータピン１、７〜１３を全部ハイレベルで駆動し、データピン７を通じて高速に対応する伝送速度情報ＳＰＥＥＤ＿ＩをＭＭＣ２２０に伝送する（Ｓ４１０）。ホスト２１０がＭＭＣ２２０に伝送する伝送速度情報ＳＰＥＥＤ＿Ｉは伝送速度が５２ＭＢ／ｓｅｃであることを示す。伝送速度情報ＳＰＥＥＤ＿Ｉは例えば、図５に示したように、クロック信号ＣＬＫの１０周期の間ローレベルの信号である。
【００５１】
ＭＭＣ２２０の伝送速度およびビット幅設定ブロック２２４はホスト２１０から伝送された伝送速度情報ＳＰＥＥＤ＿Ｉを受信し、受信された伝送速度情報ＳＰＥＥＤ＿ＩがＭＭＣ２２０の伝送速度と一致しなければ、ホスト２１０に応答信号を伝送しない（Ｓ４２０）。
【００５２】
ホスト２１０は伝送速度情報ＳＰＥＥＤ＿Ｉを伝送し、所定の時間の間ＭＭＣ２２０から応答信号が受信されなければ、ＭＭＣ２２０に初期化命令ＣＭＤ０を伝送する（Ｓ４１１）。
【００５３】
ＭＭＣ２２０のインターフェース回路２２１は初期化命令ＣＭＤ０に応答して初期化制御を実行する（Ｓ４２１）。
【００５４】
このように、ホスト２１０が伝送した高速に対応する伝送速度情報ＳＰＥＥＤ＿ＩとＭＭＣ２２０の動作速度が一致しない場合、ホスト２１０は低速（２ＭＢ／ｓｅｃ）に動作速度を変更して伝送する。
【００５５】
図４Ｃはホスト２１０が三つの伝送速度（例えば、５２ＭＢ／ｓｅｃ、２ＭＢ／ｓｅｃ、１ＭＢ／ｓｅｃ）を支援し、ＭＭＣ２２０は低速（例えば、２ＭＢ／ｓｅｃ）を支援する場合に、ホスト２１０にＭＭＣ２２０が挿入される時のホスト２１０とＭＣ２２０の動作手順を示している。図４Ｃを参照すれば、ホスト２１０にＭＭＣ２２０が挿入されれば、ホスト２１０はＭＭＣ２２０のデータピン１、７〜１３を全部ハイレベルで駆動し、データピン７を通じてＭＭＣ２２０に５２ＭＢ／ｓｅｃ伝送速度に対応する伝送速度情報ＳＰＥＥＤ＿Ｉを伝送する（Ｓ５１０）。
【００５６】
ＭＭＣ２２０の伝送速度およびビット幅設定ブロック２２４はホスト２１０から伝送された伝送速度情報ＳＰＥＥＤ＿Ｉを受信し、受信された伝送速度情報ＳＰＥＥＤ＿ＩがＭＭＣ２２０の伝送速度と一致しなければ、ホスト２１０に応答信号を伝送しない（Ｓ５２０）。
【００５７】
ホスト２１０は伝送速度情報ＳＰＥＥＤ＿Ｉを伝送し、所定の時間の間ＭＭＣ２２０から応答信号が受信されなければ、伝送速度を２ＭＢ／ｓｅｃに変更し、変更された伝送速度に対応する情報ＳＰＥＥＤ＿Ｉ２をＭＭＣ２２０に伝送する（Ｓ５１１）。ＭＭＣ２２０の伝送速度およびビット幅設定ブロック２２４はホスト２１０から伝送された伝送速度情報ＳＰＥＥＤ＿Ｉ２を受信し、受信された伝送速度情報ＳＰＥＥＤ＿Ｉ２がＭＭＣ２２０の伝送速度と一致すれば、ホスト２１０に応答信号Ｓ＿ＡＣＫ２を伝送する（Ｓ５２１）。この実施形態で、伝送速度５２ＭＢ／ｓｅｃに対する応答信号Ｓ＿ＡＣＫ１と２ＭＢ／ｓｅｃに対する応答信号Ｓ＿ＡＣＫ２は互いに異なる。
【００５８】
ホスト２１０はＭＭＣ２２０から応答信号Ｓ＿ＡＣＫ２が受信されれば、ＭＭＣ２２０にデータバス幅情報ＤＡＴＡ＿Ｗを伝送する（Ｓ５１２）。ＭＭＣ２２０の伝送速度およびビット幅設定ブロック２２４はホスト２１０から伝送されたデータバス幅情報ＤＡＴＡ＿ＷがＥＸＴ＿ＣＳＤレジスタ２２５に貯蔵されるように制御する（Ｓ５２２）。
【００５９】
ホスト２１０はＭＭＣ２２０に初期化命令ＣＭＤ０を伝送する（Ｓ５１３）。
【００６０】
ＭＭＣ２２０のインターフェース回路２２１は初期化命令ＣＭＤ０に応答して初期化制御を実行する（Ｓ５２３）。
【００６１】
上述のように、ホスト２１０が三つの伝送速度５２ＭＢ／ｓｅｃ、２ＭＢ／ｓｅｃ、１ＭＢ／ｓｅｃを支援し、ＭＭＣ２２０は２ＭＢ／ｓｅｃを支援する時、ホスト２１０は伝送速度５２ＭＢ／ｓｅｃ、２ＭＢ／ｓｅｃ、１ＭＢ／ｓｅｃに対応する伝送速度情報を順次にＭＭＣ２２０に伝送する。ＭＭＣ２２０はホスト２１０から自分が支援する動作速度と一致する伝送速度情報が受信される時、応答信号をホスト２１０に伝送する。このような方法によってホスト２１０とＭＭＣ２２０の動作速度が一致される。
【００６２】
例示的な望ましい実施形態を利用して本発明を説明したが、本発明の範囲は開示された実施形態に限定されないことはよく理解されるであろう。したがって、請求範囲はそのような変形例およびその類似の構成の全部を含むこととして、できる限り広く解釈されべきである。
【図面の簡単な説明】
【００６３】
【図１Ａ】本発明の望ましい実施形態に基づいてホストのデータ伝送速度に従ってホストとＭＭＣとの間のデータ伝送速度設定を概念的に示す図面である。
【図１Ｂ】本発明の望ましい実施形態に基づいてホストのデータ伝送速度に従ってホストとＭＭＣとの間のデータ伝送速度設定を概念的に示す図面である。
【図２】本発明の望ましい実施形態によるメモリカードシステムを示す図面である。
【図３】本発明の望ましい実施形態によるＭＭＣのコンタクト配列を示す図面である。
【図４Ａ】ホストにＭＭＣが挿入される時ホストとＭＭＣの本発明の望ましい実施形態による動作手順を示す図面である。
【図４Ｂ】ホストにＭＭＣが挿入される時ホストとＭＭＣの本発明の望ましい実施形態による動作手順を示す図面である。
【図４Ｃ】ホストにＭＭＣが挿入される時ホストとＭＭＣの本発明の望ましい実施形態による動作手順を示す図面である。
【図５】ホストとＭＭＣとの間に送受信される信号のうちの一部を示す図面である。
【図６】ホストからＭＭＣに伝送されるデータバス幅情報の一例を示している。
【符号の説明】
【００６４】
２００  メモリシステム
２１０  ホスト
２２０  ＭＭＣ（ＭｕｌｔｉＭｅｄｉａＣａｒｄ）
２２１  インターフェース回路
２２２  メモリコントローラ
２２３  不揮発性半導体メモリ
２２４  伝送速度およびビット幅設定ブロック
２２５  ＥＸＴ＿ＣＳＤレジスタ
【図１Ａ】
2005174337.tif 000003
【図１Ｂ】
2005174337.tif 000004
【図２】
2005174337.tif 000005
【図３】
2005174337.tif 000006
【図４Ａ】
2005174337.tif 000007
【図４Ｂ】
2005174337.tif 000008
【図４Ｃ】
2005174337.tif 000009
【図５】
2005174337.tif 000010
【図６】
2005174337.tif 000011