(57)【要約】【課題】簡単でコスト削減が容易なプロセスでＳＯＩ基板を製造する。【解決手段】本発明のＳＯＩ基板の製造方法は、多孔質体２の上に非多孔質半導体層３を有する基板を準備する工程と、該基板に酸化処理を施すことにより、多孔質体２の少なくとも一部を酸化させて埋め込み酸化膜３に変化させる工程とを含む。【選択図】図１
2005229062.tif 000002
【特許請求の範囲】
【請求項１】
ＳＯＩ基板の製造方法であって、
多孔質体の上に非多孔質半導体層を有する基板を準備する準備工程と、
前記基板に酸化処理を施すことにより、前記多孔質体の少なくとも一部を酸化させて埋め込み酸化膜に変化させる酸化工程と、
を含むことを特徴とするＳＯＩ基板の製造方法。
【請求項２】
前記酸化工程は、酸素を含む雰囲気中で１１５０℃以上かつ前記基板の融点温度未満の温度範囲で実施されることを特徴とする請求項１に記載のＳＯＩ基板の製造方法。
【請求項３】
前記酸化工程は、前記酸化工程後に前記非多孔質半導体層の一部が酸化されずに残る条件で実施されることを特徴とする請求項１又は請求項２に記載のＳＯＩ基板の製造方法。
【請求項４】
前記酸化工程は、前記酸化工程後に前記多孔質体の孔の一部が残る条件で実施されることを特徴とする請求項１乃至請求項３のいずれか１項に記載のＳＯＩ基板の製造方法。
【請求項５】
前記準備工程は、
半導体基板に多孔質層を形成する工程と、
前記多孔質層の上に、ＳＯＩ層となるべき非多孔質半導体層を形成する工程と、
を含むことを特徴とする請求項１乃至請求項４のいずれか１項に記載のＳＯＩ基板の製造方法。
【請求項６】
前記準備工程は、
半導体基板に多孔質層を形成する工程と、
前記多孔質層の表層を酸化させて酸化膜を形成する工程と、
前記多孔質層の酸化された表層を除去する工程と、
前記多孔質層の上に、ＳＯＩ層となるべき非多孔質半導体層を形成する工程と、
を含むことを特徴とする請求項１乃至請求項４のいずれか１項に記載のＳＯＩ基板の製造方法。
【請求項７】
前記非多孔質半導体層は、シリコンを含むことを特徴とする請求項１乃至請求項６のいずれか１項に記載のＳＯＩ基板の製造方法。
【請求項８】
前記半導体基板はシリコン基板であり、前記非多孔質シリコン層はシリコンを含むことを特徴とする請求項５又は請求項６に記載のＳＯＩ基板の製造方法。
【請求項９】
ＳＯＩ基板であって、
絶縁体と、
前記絶縁体の上に配置された非多孔質半導体層と、
を有し、前記絶縁体が孔を含むことを特徴とするＳＯＩ基板。
【請求項１０】
前記絶縁体が前記ＳＯＩ基板の内部に埋め込まれていることを特徴とする請求項９に記載のＳＯＩ基板。
【請求項１１】
前記非多孔質半導体層の積層欠陥密度が１０個／ｃｍ２未満であることを特徴とする請求項９又は請求項１０に記載のＳＯＩ基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＳＯＩ（Semiconductor On Insulator 又は、Silicon On Insulator）基板及びその製造方法に関する。
【背景技術】
【０００２】
絶縁層上にシリコン層等の半導体層を有する基板は、ＳＯＩ基板として知られている。ＳＯＩ基板の製造方法として幾つかの方法が知られている。
【０００３】
特許文献１には、ＳＯＩ基板における埋め込み酸化膜の品質を改善し又は厚膜化する方法が開示されている。具体的には、同文献には、ＳＩＭＯＸ基板（ＳＩＭＯＸ法によるＳＯＩ基板）に形成する埋め込み酸化膜を厚膜化し、埋め込み酸化膜のピンホールを低減し、又は、埋め込み酸化膜とその上のシリコン単結晶層との界面の平坦度を向上させる方法が開示されている。同文献に記載された方法では、単結晶シリコン基板に酸素イオンを注入した後に、不活性ガス雰囲気中でアニール処理することにより埋め込み酸化膜を形成し、その埋め込み酸化膜により表面の単結晶シリコン層を絶縁分離する。
【０００４】
この方法では、アニール処理によって埋め込み酸化膜の厚さが酸素イオン注入量により計算される理論的な膜厚になった後に、基板に高温酸素雰囲気中で酸化処理を施す。アニール処理後の高温酸化では、濃度１％を超える酸素を供給し、１１５０℃以上かつ単結晶シリコン基板の融点温度未満の温度で該基板に酸化処理を施して、埋め込み酸化膜の上に更に酸化膜を形成する。これにより埋め込み酸化膜が厚膜化し、元の埋め込み酸化膜のピンホール９が補修され、埋め込み酸化膜の界面の凹凸も平坦化される。この高温酸化処理は、ＩＴＯＸ（Ｉｎｔｅｒｎａｌ  Ｔｈｅｒｍａｌ  Ｏｘｉｄａｔｉｏｎ）と呼ばれる。
【０００５】
特許文献２には、貼り合わせ法が開示されている。具体的には、同文献に開示された方法では、表面酸化膜のない表面活性シリコン層側単結晶シリコン基板と、厚さ１００ｎｍ以下の表面酸化膜を有するベース側単結晶シリコン基板とを貼り合わせ、アニールにより貼り合わせを完了する。次に、表面活性シリコン層側単結晶シリコン基板の表面を研磨し、厚さ１．０μｍ程度の活性層を形成する。次に、このようにして得られるＳＯＩ基板を、１％を超えるＯ2ガス雰囲気中において１１５０℃以上かつ基板の融点未満の温度で数時間酸化処理する。同文献によれば、この方法により埋め込み酸化膜（元の表面酸化膜）の上に更に酸化膜が形成されるので、貼り合わせ界面のボイドが低減するとともに、接着強度がバルクと同等になる。また、同文献によれば、貼り合わせ界面準位密度をバルクと同等の値まで低下させることができるる。
【０００６】
特許文献１、２に開示された技術は、いずれもＳＯＩ基板における埋め込み酸化膜の品質改善として考えることができる。
【０００７】
特許文献３には、軽元素であるＨｅ＋をイオン注入して後に、Ａｒ／Ｏ２雰囲気（Ａｒ／Ｏ２比＝１００／（１〜２０））中において１３４０度で４時間の熱処理を行うことで、ＳｉＯ２上に単結晶Ｓｉ層が配置された構造をウエハ面に配置できるとの報告がある。
【特許文献１】特開平７−２６３５３８号公報
【特許文献２】特開平８−２２２７１５号公報
【非特許文献３】Ogura（Appl. Phys. Lett. 82 (2003) 4480）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記のようなＳＯＩ基板の製造方法には、それぞれ課題が残されている。貼り合わせ法では、ＳＯＩ層、ＢＯＸ（Buried Oxide）層の膜厚決定の自由度が大きいが、ウエハを２枚使用するという点でコストが大きくなりやすい。ウエハの再利用は一つの解決法であるが、ウエハの再利用には再生工程が不可避であり、材料のコストは、少なくともウエハ１枚分＋再生費となる。
【０００９】
これに対して、ＳＩＭＯＸ法は、必要な材料ウエハが１枚のみであるので材料コストの観点で有利である。しかしながら、得られるＳＯＩ基板の品質としては、貫通転位（Ｔｈｒｅａｄｉｎｇ  Ｄｉｓｌｏｃａｔｉｏｎ）と呼ばれる結晶欠陥の密度、及び、ＳＯＩ層表面やＳＯＩ層と埋め込み酸化膜との界面のマイクロラフネスの大きさが、デバイスプロセスへの応用において課題となりうる。特に、微細化が進み、集積度が向上した場合には、回路の歩留まりに与える影響が大きい。このようなＳＩＭＯＸ法の課題を克服するためにＩＴＯＸ法が提案された。
【００１０】
しかしながら、ＳＩＭＯＸ法へのＩＴＯＸ法の適用は一定の効果をあげたものの、結晶欠陥と表面ラフネスを十分に低減するに至っていない。結晶欠陥の発生は、イオン注入方式に起因する本質的課題であることが懸念されるので、コストと品質の両面を考慮すると、イオン注入を用いず、かつ、ウエハを２枚使用しない、というＳＯＩウエハの製造方法が望まれる。貼り合わせＳＯＩへのＩＴＯＸ法の適用は、ウエハを２枚使用するという課題を解決できない。
【００１１】
また、ＣＺウエハには、ＣＯＰと呼ばれる大きさが１０２ｎｍ程度の正八面体の空洞があり、ＳＯＩ層をＣＺウエハの表層で形成した場合、この部分がＨＦ欠陥と呼ばれるＳＯＩ層の欠損となり、デバイス製造におけるキラー欠陥となることが知られている。この対策としては、酸素濃度を下げて、ＣＯＰフリーにしたＣＺウエハが用いられる方法があるが、ＳＩＭＯＸプロセスに固有の１３００度を越える熱処理では、スリップが導入されやすい。
【００１２】
別の方法として、ＣＺウエハの表面にエピタキシャル成長層を形成し、この層の全体又は一部をＳＯＩ層とする方法があるが、イオン注入工程に加え、エピタキシャル成長工程を追加する必要があるので、コスト的には不利である。
【００１３】
いずれの従来技術においても、イオン注入を行った後に高温熱処理を行う。例えば、酸素イオン注入の場合には、ＳＯＩ層に貫通転位が生成され、水素イオン注入の場合にも、イオン注入層近傍に熱処理によって結晶欠陥が高密度に導入されることが報告されているなど、欠陥密度の制御に課題がある。
【００１４】
また、イオン注入に際しては、イオンのチャネリングを防ぐために、通常は、アモルファス構造の酸化シリコン膜を形成した後に注入を行うので、工程増加の懸念がある。
【００１５】
本発明は、上記の課題認識を基礎としてなされたものであり、本発明のＳＯＩ基板の製造方法は、例えば、簡単でコスト削減が容易なプロセスでＳＯＩ基板を製造することを目的とする。
【００１６】
本発明のＳＯＩ基板は、例えば、上記の製造方法によって製造されうるＳＯＩ基板であって、埋め込み絶縁膜の誘電率が低減されたＳＯＩ基板を提供することを目的とする。
【課題を解決するための手段】
【００１７】
本発明に係るＳＯＩ基板の製造方法は、多孔質体の上に非多孔質半導体層を有する基板を準備する準備工程と、前記基板に酸化処理を施すことにより、前記多孔質体の少なくとも一部を酸化させて埋め込み酸化膜に変化させる酸化工程とを含む。
【００１８】
本発明の好適な実施形態によれば、前記酸化工程は、酸素を含む雰囲気中で１１５０℃以上かつ前記基板の融点温度未満の温度範囲で実施されうる。
【００１９】
本発明の好適な実施形態によれば、前記酸化工程は、前記酸化工程後に前記非多孔質半導体層の一部が酸化されずに残る条件で実施されうる。
【００２０】
本発明の好適な実施形態によれば、前記酸化工程は、前記酸化工程後に前記多孔質体の孔の一部が残る条件で実施されうる。
【００２１】
本発明の好適な実施形態によれば、前記準備工程は、半導体基板に多孔質層を形成する工程と、前記多孔質層の上に、ＳＯＩ層となるべき非多孔質半導体層を形成する工程とを含みうる。或いは、前記準備工程は、半導体基板に多孔質層を形成する工程と、前記多孔質層の表層を酸化させて酸化膜を形成する工程と、前記多孔質層の酸化された表層を除去する工程と、前記多孔質層の上に、ＳＯＩ層となるべき非多孔質半導体層を形成する工程とを含みうる。
【００２２】
本発明の好適な実施形態によれば、前記非多孔質半導体層は、シリコンを含みうる。
【００２３】
本発明の好適な実施形態によれば、前記半導体基板をシリコン基板とし、前記非多孔質シリコン層をシリコン含有層とすることができる。
【００２４】
本発明のＳＯＩ基板は、絶縁体と、前記絶縁体の上に配置された非多孔質半導体層とを有し、前記絶縁体が孔を含む。
【００２５】
本発明の好適な実施形態によれば、前記絶縁体は、前記ＳＯＩ基板の内部に埋め込まれうる。
【００２６】
本発明の好適な実施形態に拠れば、前記非多孔質半導体層の積層欠陥密度は、１０個／ｃｍ２未満でありうる。
【発明の効果】
【００２７】
本発明のＳＯＩ基板の製造方法によれば、例えば、簡単でコスト削減が容易である。
【００２８】
本発明のＳＯＩ基板によれば、例えば、埋め込み絶縁膜の誘電率が低減されたＳＯＩ基板が提供される。
【発明を実施するための最良の形態】
【００２９】
以下、添付図面を参照しながら本発明の好適な実施形態を説明する。
【００３０】
図１は、本発明の好適な実施形態のＳＯＩ（Semiconductor On Insulator、又は、Silicon On Insulator）基板の製造方法を示す模式的断面図である。
【００３１】
図１（ａ）に示す多孔質層形成工程では、例えば、ＨＦ（フッ化水素）含有液等の陽極化成液中で単結晶シリコン基板等のシリコン基板１を通して電流を流すことにより、基板１の表面に、好ましくは約１０１１個/ｃｍ２の密度で数ｎｍの径の微細孔を有する多孔質層（多孔質体）２を形成する。ここで、ＨＦ含有液等の陽極化成液の組成やイオン濃度、電流値を変更することで、多孔質層２の多孔度や厚さ等を調整することができる。例えば、ＨＦ濃度が３０％、電流印加時間が８秒である場合には、多孔質層の厚さが約２００ｎｍ、多孔度が約４０％になりうる。多孔質層２の孔径、多孔度、多孔質厚等の陽極化成工程に依存する構造は、要求される膜構成を考慮して決定されうる。
【００３２】
なお、多孔質層は、陽極化成法以外の方法によって形成されてもよい。例えば、多数の微細開口を有するマスクを通して基板１をドライエッチング又はウエットエッチングすることによっても多孔質層を形成することができる。
【００３３】
図１（ｂ）に示すＳＯＩ層形成工程では、多孔質層２上に、後続の工程でＳＯＩ層となるべき単結晶シリコン層等の半導体層３を形成する。例えば、半導体層３として単結晶シリコン層を形成する方法の一例としてＣＶＤ法によるエピタキシャル成長法を挙げることができる。より具体的には、この方法では、多孔質層２が形成された単結晶シリコン基板１が収容されたチャンバ内にシリコン含有ガスを供給しながら高温熱処理を実施することにより多孔質層２上に単結晶シリコン層３を結晶成長させることができる。単結晶シリコン層３の厚さは、プロセス条件の変更により任意に調整することができる。例えば、SiH2Cl2を80〜300sccm、H2を40L/minの流量で混合したガス雰囲気中で1分間にわたって900℃の温度で基板を処理することで60〜200nmのエピタキシャルシリコン層を得ることができる。半導体層３としては、一般には、単結晶シリコン層が好適であるが、例えば、シリコンにゲルマニウムを添加した層なども有用である。基板１の構成材料と異なる半導体層３は、例えばＣＶＤ法等の種々の方法によって形成されうる。
【００３４】
図１（ｃ）に示す高温酸化工程（酸化性熱処理）では、図１（ｂ）に示すＳＯＩ層形成工程を経た基板１０を酸素を含む雰囲気中で１１５０℃以上かつ該基板１０の融点温度未満の温度範囲で数時間にわたって加熱する。この時、Ｏ２ガス濃度は、１％〜１００％の範囲内とすることができる。高温酸化工程により基板１０の表面からＯ２ガスが基板１０の内部に拡散し、多孔質層２の構成材料であるシリコンと反応する。これにより多孔質層２の少なくとも一部が酸化されて埋め込み絶縁層４となる。
【００３５】
ここで、高温酸化工程の実施条件として、
（条件１）  高温酸化工程によって多孔質シリコン層２の全部又は一部が酸化されて半導体層３が基板１から絶縁分離されること、
（条件２）  高温酸化工程の後に半導体層３の少なくとも一部が未酸化の状態で層状に残ること、
が重要である。
【００３６】
図２は、高温酸化工程による半導体層３及び多孔質層２の変化を示す模式図であり、図２（ａ）は、高温酸化工程の実施前（図１（ｂ）に対応）の構造を示し、図２（ｂ）は、高温酸化工程の実施後（図１（ｃ）に対応）の構造を示している。図２において、ｔＥｐｉは高温酸化工程の実施前の半導体層３の厚さ、ｔＰＳは高温酸化工程の実施前の多孔質層２の厚さ、ｔＰＲは高温酸化工程の実施前の多孔質層２の孔の幅、ｔＰＬは高温酸化工程の実施前の多孔質層２の孔の間隔（孔壁の厚さ）、ｔＥｘＯｘは基板の表面に形成される酸化膜の厚さである。ｔＩｎＯｘＳ、ｔＩｎＯｘＵ、ｔＩｎＯｘＤはそれぞれ高温酸化処理によって形成される埋め込み酸化膜４の構造を示す寸法であり、ｔＩｎＯｘＳは孔２ａの間隔の１／２、ｔＩｎＯｘＵは孔２ａの上端から埋め込み酸化膜４の上端までの距離、ｔＩｎＯｘＤは孔２ａの下端から埋め込み酸化膜４の下端までの距離である。
【００３７】
ここで、上記の条件１はｔＰＬ≦０．４４ｔＩｎＯｘＳ×２として表現され、上記の条件２はｔＥＰｉ＞０．４４ｔＥｘＯｘ＋０．４４ｔＩｎＯｘＵとして表現される。このような条件１、２を満たすようにプロセスを決定することにより、ＳＯＩ構造を得ることができる。
【００３８】
条件１を満たさない場合は、埋め込み酸化膜４の一部に、半導体層３と基板１とを導通させる部分が生じうる。つまり、条件１を満たさない場合は、半導体層３が基板１から完全に絶縁分離されない可能性があることを意味する。ただし、ｔＩｎＯｘＵ、ｔＩｎＯｘＤが十分に厚い場合には、これらの厚さで示される部分によって半導体層３が基板１から絶縁分離される。条件２を満たさない場合は、ＳＯＩ層となる半導体層３が全て酸化されることを意味する。
【００３９】
条件１を満たす場合において、埋め込み絶縁層４の構造として、孔２ａを有しない構造と、孔２ａが残存した構造との２通りが考えられる。孔２ａが残存した構造を有する埋め込み絶縁層では、酸化物と孔とが混在するため、孔２ａが存在しない埋め込み絶縁層よりも誘電率が低い。つまり、孔２ａの占有率（多孔度）を高くすることによって誘電率を下げることが可能であり、その結果、通常のＳＯＩ構造よりも寄生容量を低下させることができる。多孔質の埋め込み酸化膜の誘電率は、該埋め込み酸化膜の多孔度に概ね比例し、多孔度を制御することにより、埋め込み絶縁膜の誘電率をＳｉＯ２の誘電率から空気の誘電率（１）までの範囲で制御することができる。
【００４０】
図１（ｄ）に示す酸化膜除去工程は、図１（ｃ）に示す高温酸化工程を経て得られた基板２０の表面に形成された酸化膜５及び裏面に形成された酸化膜６のうち少なくとも表面に形成された酸化膜５を除去する。ここで、表面の酸化膜５及び表面の酸化膜６の双方を除去する方が、処理が簡単である。酸化膜５及び酸化膜６の除去は、例えば、フッ化水素含有液中に基板２０を浸漬することによりなされうる。以上の工程により、埋め込み酸化膜４上に半導体層３を有するＳＯＩ基板或いはＳＯＩ構造が得られる。
【００４１】
ここで、上記の実施形態では、多孔質層形成工程（図１（ａ））に次いでＳＯＩ層形成工程（図１（ｂ））を実施するが、多孔質層形成工程に次いで、多孔質層２の表層を酸化し、これにより形成される基板の表層の酸化膜をフッ化水素含有液等によって除去し、その後にＳＯＩ層形成工程を実施し、多孔質層２の表面に半導体層３を形成してもよい。例えば、多孔質シリコン層２を４００℃で低温酸化することにより多孔質シリコン層２の表層を数ｎｍ程度酸化し、酸化された表層の酸化シリコン層をＨＦ処理し、再び表面にシリコンを表出させることができる。次いで、表面のシリコン層の上にシリコンをエピタキシャル成長させることで半導体層（エピタキシャルシリコン層）３を形成することができる。陽極化成後に多孔質シリコン層２を酸化することで、高温酸化工程における多孔質シリコン層２の変形を緩和することができるとともに、高温酸化工程を短縮することができる。
【００４２】
次に本発明を適用した一実施例を説明する。この実施例は、５３ｎｍ厚のＳＯＩ層を１７３ｎｍの埋め込み絶縁層の上に有するＳＯＩ基板を製造する方法の一例である。
【００４３】
まず、多孔質層形成工程（図１（ａ））において、単結晶シリコン基板１を陽極として、３０％ＨＦ溶液中で５．１２Ａの電流を２秒間流すことにより、基板１の表面に４８．５ｎｍの多孔質シリコン層２を形成した。多孔質シリコン層２の多孔度は４０％であった。
【００４４】
次いで、ＳＯＩ層形成工程（図１（ｂ））において、表面に多孔質シリコン層３が露出した基板を、ＳｉＨ２Ｃｌ２＝２０ｓｃｃｍ、Ｈ２＝２５ｓｌｍを流したチャンバ内で９００℃に保持し、２６０秒間にわたって処理することで２６０ｎｍ厚のエピタキシャルシリコン層３を形成した。
【００４５】
次いで、高温酸化工程（図１（ｃ））において、上記基板を１３４０℃、２０％Ｏ２雰囲気中で４時間にわたって処理した。この処理によって、多孔質シリコン層２が酸化されて１７３ｎｍ厚の埋め込み絶縁層となった。同時に、基板の表面に４００ｎｍ厚の酸化膜５が形成された。
【００４６】
次いで、酸化膜除去工程（図１（ｄ））において、基板の表面及び裏面の酸化膜をＨＦ処理により除去してＳＯＩ基板を得た。なお、膜厚を分光エリプソメーターを使って測定したところ、目標通り、５３ｎｍ厚のＳＯＩ層を１７３ｎｍの埋め込み絶縁層の上に有するＳＯＩ基板が得られていることが分かった。ＳＯＩ基板の断面をＴＥＭ像で観察したところ、高温酸化工程による多孔質層２の孔壁の酸化が確認される。また、Ｃｕデコレーション法によって、ＢＯＸ（埋め込み酸化膜）ピンホールがないことも確認された。したがって、エピタキシャルシリコン層３が埋込絶縁層４によって完全に絶縁分離されていることが確認された。また、半導体層３の積層欠陥密度が１０個／ｃｍ２未満であることが確認された。
【００４７】
本発明の好適な実施形態のＳＯＩ基板の製造方法によれば、ＳＩＭＯＸ法との比較においては、イオン注入工程を伴わないために結晶欠陥が低減され、貼り合わせ法との比較においては、材料基板が１枚になり、また、工程数が大幅に削減されるため、製造コストを低減することができる。工程数の削減は、設備投資の抑制や品質管理の面においても優位である。また、貼り合わせ法は、典型的には、貼り合わせ後に分離層を利用して貼り合わせ基板を２枚に分割する工程を伴うので、分離界面の平坦性を回復するための処理が重要であるが、本発明のＳＯＩ基板の製造方法によれば、このような処理が不要である。
【００４８】
また、本発明の好適な実施形態のＳＯＩ基板の製造方法において、ＳＯＩ層をエピタキシャル成長法によって形成した場合、ＣＯＰ等のＣＺ法で作製されたウエハに特有の欠陥に起因するＨＦ欠陥を低減することができる。
【００４９】
更に、本発明の好適な実施形態のＳＯＩ基板によれば、高温酸化工程において埋め込み絶縁膜に孔を残すことにより、埋め込み絶縁膜の誘電率を低下させることができる。これにより、埋め込み絶縁膜の厚さを厚くすることなく、基板とＳＯＩ層との間の寄生容量を低減することができる。また、このような多孔質埋め込み絶縁膜は、埋め込み絶縁膜を厚くした場合に生じうるＳＯＩ基板の反りの問題も解決する。
【図面の簡単な説明】
【００５０】
【図１】本発明の好適な実施形態のＳＯＩ（Semiconductor On Insulator、又は、Silicon On Insulator）基板の製造方法を示す模式的断面図である。
【図２】高温酸化工程による半導体層３及び多孔質層２の変化を示す模式図である。
【図１】
2005229062.tif 000003
【図２】
2005229062.tif 000004