(57)【要約】【課題】  機械的強度を保ちつつ、小型化を十分に図ることが可能な光半導体素子及びその製造方法を提供すること。【解決手段】  半導体受光素子ＰＤ１は、エピタキシャル層１と、層構造体ＬＳ１とを備える。エピタキシャル層１は、その厚みが５０〜１００μｍであり、ノンドープのＧａＡｌＡｓ（Ａｌ組成０．４以上）もしくは同じくノンドープのＡｌＡｓからなる。層構造体ＬＳ１は、エピタキシャル層１上に形成される。この層構造体ＬＳ１は、順次積層された、ｎ型の高濃度キャリア層３、ｎ型の光吸収層５及びｎ型のキャップ層７を含む。エピタキシャル層１は、半導体基板上に形成される。半導体基板は、エピタキシャル層１の上に層構造体ＬＳ１を形成した後に、除去される。【選択図】  図２
2005197468.tif 000002
【特許請求の範囲】
【請求項１】
複数の化合物半導体層を積層して形成する光半導体素子の製造方法であって、
ＧａＡｓ基板を準備し、
前記ＧａＡｓ基板上に、エピタキシャル成長によりＧａＡｌＡｓもしくはＡｌＡｓからなるエピタキシャル層を形成する工程と、
前記エピタキシャル層上に、積層された前記複数の化合物半導体層を含む層構造体を形成する工程と、
前記層構造体を形成する前記工程の後に、前記ＧａＡｓ基板を除去する工程と、を備えることを特徴とする光半導体素子の製造方法。
【請求項２】
前記ＧａＡｓ基板を除去する前記工程では、前記ＧａＡｓ基板をウエットエッチングにより除去することを特徴とする請求項１に記載の光半導体素子の製造方法。
【請求項３】
前記層構造体を形成する前記工程の後に実施され、前記層構造体の最表面側を覆うように、前記層構造体をエッチング液から保護する保護層を形成する工程を更に備えることを特徴とする請求項２に記載の光半導体素子の製造方法。
【請求項４】
前記複数の化合物半導体層は、第１導電型の高濃度キャリア層、第１導電型の光吸収層及び第１導電型のキャップ層を含んでおり、
前記層構造体を形成する前記工程では、前記ＧａＡｓ基板側から前記高濃度キャリア層、前記光吸収層及び前記キャップ層を順次積層し、
前記ＧａＡｓ基板を除去する前記工程の後に実施され、少なくとも前記キャップ層に第２導電型の受光領域を形成する工程を更に備えることを特徴とする請求項１に記載の光半導体素子の製造方法。
【請求項５】
前記複数の化合物半導体層は、第２導電型の第１クラッド層、活性層及び第１導電型の第２クラッド層を含んでおり、
前記層構造体を形成する前記工程では、前記ＧａＡｓ基板側から前記第１クラッド層、前記活性層及び前記第２クラッド層を順次積層することを特徴とする請求項１に記載の光半導体素子の製造方法。
【請求項６】
複数の化合物半導体層を積層して形成される光半導体素子であって、
ＧａＡｌＡｓもしくはＡｌＡｓからなるエピタキシャル層と、
前記複数の化合物半導体層を含み、前記エピタキシャル層の一方面側に形成された層構造体と、を備え、
前記エピタキシャル層の他方面が光入射面あるいは光出射面とされていることを特徴とする光半導体素子。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光半導体素子及びその製造方法に関する。
【背景技術】
【０００２】
近年、ＣＰＵの駆動周波数の高速化（例えば、１０ＧＨｚ以上）に伴い、システム装置内及び装置間の信号を光で伝送する光インターコネクション技術が着目されている。この光インターコネクション技術には、半導体受光素子及び半導体発光素子といった光半導体素子が用いられる。
【０００３】
ところで、半導体受光素子として、基板を備え、当該基板の光入射面の裏面側に複数の化合物半導体層が形成された裏面入射型の半導体受光素子が知られている（例えば、特許文献１〜３参照）。また、半導体発光素子として、基板を備え、当該基板の光出射面の裏面側に複数の化合物半導体層が形成された裏面出射型の半導体発光素子が知られている（例えば、特許文献４〜６参照）。これら特許文献１〜６に記載された光半導体素子では、下記の目的で、受光領域あるいは発光領域に対応する基板部分を部分的に薄化し、部分的に薄化された基板部分を囲むように基板厚みを残した部分を形成している。第１の目的は、基板の光吸収による光信号劣化あるいは消失を防ぐことである。第２の目的は、光半導体素子を外部基板等にワイヤボンディングあるいはバンプボンディングにより実装する際に、光半導体素子がダメージを受ける、あるいは破損するのを防ぐことである。
【特許文献１】特開平３−１０４２８７号公報
【特許文献２】特開平６−２９６０３５号公報
【特許文献３】特開２００２−３５３５６４号公報
【特許文献４】特開平２−１２８４８１号公報
【特許文献５】特開平１０−２００２００号公報
【特許文献６】特開平１１−４６０３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した特許文献１〜６に記載された光半導体素子においては、基板厚みを残した部分が存在することから、光半導体素子の小型化には限界がある。特に、光半導体素子のアレイ化を図る場合、狭ピッチ化が困難なため、素子のサイズが大きくならざるを得ず、光半導体素子のコンパクト化ができなくなる。
【０００５】
本発明は上述の点に鑑みてなされたもので、機械的強度を保ちつつ、小型化を十分に図ることが可能な光半導体素子及びその製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明に係る光半導体素子の製造方法は、複数の化合物半導体層を積層して形成する光半導体素子の製造方法であって、ＧａＡｓ基板を準備し、ＧａＡｓ基板上に、エピタキシャル成長によりＧａＡｌＡｓもしくはＡｌＡｓからなるエピタキシャル層を形成する工程と、エピタキシャル層上に、積層された複数の化合物半導体層を含む層構造体を形成する工程と、層構造体を形成する工程の後に、ＧａＡｓ基板を除去する工程と、を備えることを特徴とする。
【０００７】
本発明に係る光半導体素子の製造方法では、ＧａＡｓ基板に形成されたエピタキシャル層上に複数の化合物半導体層を含む層構造体を形成し、その後にＧａＡｓ基板を除去するので、層構造体の一方面側にエピタキシャル層が配置された光半導体素子を容易に製造することができる。
【０００８】
また、本発明では、ＧａＡｓ基板が除去された後もエピタキシャル層が存在するので、層構造体に含まれる複数の化合物半導体層を薄膜化した場合でも、層構造体の機械的強度が上記エピタキシャル層により保たれることとなる。また、本発明においては、上記特許文献１〜３に記載された光半導体素子のように、基板厚みを残した部分を形成する必要はなく、素子の小型化を容易に図ることができる。
【０００９】
なお、エピタキシャル層がＧａＡｌＡｓもしくはＡｌＡｓからなるので、当該エピタキシャル層を透過する光を用いることにより、エピタキシャル層側から光が出射あるいは入射する場合でも、エピタキシャル層が光半導体素子の機能を妨げることはない。
【００１０】
また、ＧａＡｓ基板を除去する工程では、ＧａＡｓ基板をウエットエッチングにより除去することが好ましい。
【００１１】
また、層構造体を形成する工程の後に実施され、層構造体の最表面側を覆うように、層構造体をエッチング液から保護する保護層を形成する工程を更に備えることが好ましい。この場合、層構造体（複数の化合物半導体層）がエッチング液により除去及び汚染されるのを確実に防ぐことができる。
【００１２】
また、複数の化合物半導体層は、第１導電型の高濃度キャリア層、第１導電型の光吸収層及び第１導電型のキャップ層を含んでおり、層構造体を形成する工程では、ＧａＡｓ基板側から高濃度キャリア層、光吸収層及びキャップ層を順次積層し、ＧａＡｓ基板を除去する工程の後に実施され、少なくともキャップ層に第２導電型の受光領域を形成する工程を更に備えることが好ましい。この場合、機械的強度を保ちつつ、小型化を十分に図ることが可能な半導体受光素子を実現することができる。
【００１３】
また、複数の化合物半導体層は、第２導電型の第１クラッド層、活性層及び第１導電型の第２クラッド層を含んでおり、層構造体を形成する工程では、ＧａＡｓ基板側から第１クラッド層、活性層及び第２クラッド層を順次積層することが好ましい。この場合、機械的強度を保ちつつ、小型化を十分に図ることが可能な半導体発光素子を実現することができる。
【００１４】
本発明に係る光半導体素子は、複数の化合物半導体層を積層して形成される光半導体素子であって、ＧａＡｌＡｓもしくはＡｌＡｓからなるエピタキシャル層と、複数の化合物半導体層を含み、エピタキシャル層の一方面側に形成された層構造体と、を備え、エピタキシャル層の他方面が光入射面あるいは光出射面とされていることを特徴とする。
【００１５】
本発明に係る光半導体素子では、層構造体に含まれる複数の化合物半導体層を薄膜化した場合でも、層構造体の機械的強度が上記エピタキシャル層により保たれることとなる。また、本発明においては、上記特許文献１〜３に記載された光半導体素子のように、基板厚みを残した部分を形成する必要はなく、素子の小型化を容易に図ることができる。
【００１６】
また、本発明においては、エピタキシャル層がＧａＡｌＡｓもしくはＡｌＡｓからなるので、当該エピタキシャル層を透過する光を用いることにより、エピタキシャル層側から光が出射あるいは入射する場合でも、エピタキシャル層が光半導体素子の機能を妨げることはない。
【発明の効果】
【００１７】
本発明によれば、機械的強度を保ちつつ、小型化を十分に図ることが可能な光半導体素子及びその製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１８】
本発明の実施形態に係る光半導体素子について図面を参照して説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１９】
（第１実施形態）
図１は、第１実施形態に係る光半導体素子を示す概略平面図である。図２は、図１におけるII−II線に沿った断面構成を説明するための模式図である。なお、図１においては、バンプ電極４１の図示を省略している。第１実施形態に係る光半導体素子は、本発明を半導体受光素子に適用したものである。
【００２０】
半導体受光素子ＰＤ１は、エピタキシャル層１と、層構造体ＬＳ１とを備えている。エピタキシャル層１は、その厚みが５０〜１００μｍであり、ノンドープのＧａＡｌＡｓ（Ａｌ組成０．４以上）もしくは同じくノンドープのＡｌＡｓからなる。この半導体受光素子ＰＤ１は、光がエピタキシャル層１側から層構造体ＬＳ１に入射する裏面入射型の半導体受光素子である。半導体受光素子ＰＤ１は、例えば波長帯０．８５μｍの近距離光通信用受光素子である。
【００２１】
エピタキシャル層１を透過する光の波長は、当該エピタキシャル層１のＡｌ組成比に依存する。エピタキシャル層１をＧａＡｌＡｓ（Ａｌ組成０．４以上）もしくはＡｌＡｓとした場合、波長０．６μｍ以上の光であれば信号光として利用できる。
【００２２】
層構造体ＬＳ１は、エピタキシャル層１上に形成されている。この層構造体ＬＳ１は、順次積層された、ｎ型（第一導電型）の高濃度キャリア層３、ｎ型の光吸収層５及びｎ型のキャップ層７を含んでいる。
【００２３】
層構造体ＬＳ１は、受光部１１と、第１パッド電極配置部２１と、第２パッド電極配置部３１とに形成されている。受光部１１、第１パッド電極配置部２１及び第２パッド電極配置部３１は、エピタキシャル層１の上に、互いに分離された状態で配置されることとなる。
【００２４】
受光部１１は、ｎ型の高濃度キャリア層３ａ、ｎ型の光吸収層５ａ及びｎ型のキャップ層７ａを含んでメサ状（本実施形態においては、円錐台状）とされている。キャップ層７ａには、ｐ型（第２導電型）の受光領域９が形成されている。受光部１１の頂部、及び、受光領域９は、光入射方向から見て、円形状を呈している。
【００２５】
受光部１１の頂部には、光入射方向から見て受光領域９の外側に、窪み部１３が形成されている。窪み部１３は、高濃度キャリア層３ａに達し、受光領域９を囲むように溝状に形成されている。これにより、受光部１１は、受光領域９を含んでメサ状とされた内側部分１１ａと、当該内側部分１１ａを囲むように位置する外側部分１１ｂとを含んで構成されることとなる。窪み部１３は、光入射方向から見て、受光領域９の縁に沿い且つ受光部１１の頂部の一部（第１パッド電極配置部２１近傍部分）を残すようにＣの字状に形成されている。
【００２６】
受光領域９の表面側には、環状のコンタクト電極１５が配置されている。このコンタクト電極１５は、受光領域９と電気的に接続されている。コンタクト電極１５はＴｉ−Ｐｔ−Ａｕからなり、その厚みは１０００ｎｍ程度である。なお、コンタクト電極１５は、図２において、受光領域９（キャップ層７ａ）に埋め込まれるように配置されているが、これに限られることなく、受光領域９（キャップ層７ａ）の上に配置するようにしてもよい。
【００２７】
窪み部１３の底部には、コンタクト電極１７が配置されている。このコンタクト電極１７は、高濃度キャリア層３ａと電気的に接続されている。コンタクト電極１７はＡｕ−Ｇｅ／Ｎｉ／Ａｕの積層体からなり、その厚みは１０００ｎｍ程度である。コンタクト電極１７も、窪み部１３と同様に、光入射方向から見て、Ｃの字状に形成されることとなる。
【００２８】
受光部１１の表面側には、受光領域９を覆うようにパッシベーション膜１９が形成されている。また、エピタキシャル層１の層構造体ＬＳ１があるのと反対側の面に反射防止膜を形成してもよい。この場合、反射防止膜の厚みは反射防止膜の屈折率をｎとし、光の波長をλとするとλ／４ｎに設定すればよい。
【００２９】
第１パッド電極配置部２１及び第２パッド電極配置部３１は、ｎ型の高濃度キャリア層３ｂ、ｎ型の光吸収層５ｂ及びｎ型のキャップ層７ｂを含んでメサ状（本実施形態においては、円錐台状）とされている。第１パッド電極配置部２１及び第２パッド電極配置部３１の頂部は、光入射方向から見て、円形状を呈している。
【００３０】
第１パッド電極配置部２１の頂部には、パッシベーション膜１９の上に第１パッド電極２３が配置されている。第２パッド電極配置部３１の頂部には、パッシベーション膜１９の上に第２パッド電極３３が配置されている。第１パッド電極２３及び第２パッド電極３３はＴｉ／Ｐｔ／Ａｕの積層体からなり、その厚みは１．５μｍ程度である。第１パッド電極２３及び第２パッド電極３３は、エピタキシャル層１からの高さが略同じとされ、光入射方向から見て円形状を呈している。第１パッド電極２３及び第２パッド電極３３のそれぞれには、図２に示されるように、バンプ電極４１が配置される。
【００３１】
高濃度キャリア層３（３ａ，３ｂ）は、化合物半導体層であって、例えばキャリア濃度が３×１０１８／ｃｍ３程度のＡｌＧａＡｓ（Ａｌ組成０．３以上）からなる。高濃度キャリア層３（３ａ，３ｂ）の厚みは２μｍ程度である。高濃度キャリア層３のＡｌ組成比は０．３以上とするのが好ましい。波長８５０ｎｍ以上の光を受光するのであればＡｌ組成比ｘは０．０４であればよいが、より好適な高濃度キャリア層３としてはＡｌ組成比は０．３以上が好ましい。ただし、高濃度キャリア層３のＡｌ組成比は、受光する光の波長により適宜決定されて良く、例えば、波長６５０ｎｍの短波長光を受光するのであれば、Ａｌ組成比は０．４以上が必要となる。
【００３２】
光吸収層５（５ａ，５ｂ）は、化合物半導体層であって、例えばキャリア濃度が１×１０１５／ｃｍ３程度のＧａＡｓからなる。光吸収層５（５ａ，５ｂ）の厚みは３μｍ程度である。
【００３３】
キャップ層７（７ａ，７ｂ）は、化合物半導体層であって、例えばキャリア濃度が１×１０１６／ｃｍ３程度のＡｌＧａＡｓ（Ａｌ組成０．３以上）からなる。キャップ層７（７ａ，７ｂ）の厚みは０．３μｍ程度である。
【００３４】
受光領域９は、キャップ層７ａの所望の領域にｐ型不純物（例えば、Ｚｎ）を熱拡散させ、当該領域をｐ型に反転させたものであり、その深さは０．４μｍ程度である。受光領域９の径は、１０〜２００μｍφである。窪み部１３（溝）の幅は、５μｍ程度である。ただし、受光径は、受光素子に求められる特性に依存するので、１μｍ〜１０ｍｍまでの広い範囲で設計可能である。
【００３５】
コンタクト電極１５と第１パッド電極２３とは、第１配線電極４３により電気的に接続されている。第１配線電極４３は、受光部１１と第１パッド電極配置部２１との間にわたり、パッシベーション膜１９の上に配置されている。第１配線電極４３は、受光部１１における窪み部１３が形成されていない領域の上を通って、受光部１１の側面及び第１パッド電極配置部２１の側面に沿うように伸びている。第１配線電極４３はＴｉ／Ｐｔ／Ａｕの積層体からなり、その厚みは１．５μｍ程度である。
【００３６】
第１配線電極４３における受光部１１上に位置する部分は、受光領域９を覆うように当該受光領域９上に位置し、円形状を呈している。本実施形態において、第１配線電極４３における受光部１１上に位置する部分は、光反射膜として機能する。なお、第１配線電極４３とは別に光反射膜を形成するように構成してもよい。
【００３７】
第１配線電極４３は、その一端がパッシベーション膜１９に形成されたコンタクトホール１９ａを通してコンタクト電極１５に接続され、その他端が第１パッド電極２３に接続される。これにより、受光領域９は、コンタクト電極１５及び第１配線電極４３を通して第１パッド電極２３（バンプ電極４１）に電気的に接続される。即ち、受光領域９側の電極の取り出しは、コンタクト電極１５、第１配線電極４３、第１パッド電極２３及びバンプ電極４１により実現される。
【００３８】
コンタクト電極１７と第２パッド電極３３とは、第２配線電極４５により電気的に接続されている。第２配線電極４５は、受光部１１の窪み部１３と第２パッド電極配置部３１との間にわたり、パッシベーション膜１９の上に配置されている。第２配線電極４５における受光部１１上に位置する部分は、第１配線電極４３と接触しないように、光入射方向から見てＣの字状に形成されている。第２配線電極４５は、窪み部１３を構成する側面、受光部１１の側面及び第２パッド電極配置部３１の側面に沿うように伸びている。第２配線電極４５はＴｉ−Ｐｔ−Ａｕからなり、その厚みは１．５μｍ程度である。
【００３９】
第２配線電極４５は、その一端がパッシベーション膜１９に形成されたコンタクトホール１９ａを通してコンタクト電極１７に接続され、その他端が第２パッド電極３３に接続される。これにより、高濃度キャリア層３ａは、コンタクト電極１７及び第２配線電極４５を通して第２パッド電極３３（バンプ電極４１）に電気的に接続される。即ち、高濃度キャリア層３ａ側の電極の取り出しは、コンタクト電極１７、第２配線電極４５、第２パッド電極３３及びバンプ電極４１により実現される。
【００４０】
次に、上述した構成の半導体受光素子ＰＤ１の製造方法について、図３〜図１２を参照して説明する。図３〜図１２は、第１実施形態に係る半導体受光素子の製造方法を説明するための説明図であり、半導体受光素子の縦断面構成を示している。
【００４１】
本製造方法では、以下の工程（１）〜（１０）を順次実行する。
【００４２】
工程（１）
まず、半導体基板５１を用意する。半導体基板５１は、例えば、その厚みが３００〜５００μｍであり、キャリア濃度が１×１０１８／ｃｍ３程度のｎ型ＧａＡｓからなる。半導体基板５１の上に、液相エピタキシャル成長法により、エピタキシャル層１を成長させる（図３参照）。エピタキシャル層１は、ノンドープのＧａＡｌＡｓ（Ａｌ組成０．４以上）もしくは同じくノンドープのＡｌＡｓからなり、その厚みは５０〜１００μｍ程度である。
【００４３】
工程（２）
次に、エピタキシャル層１の上に、有機金属気相成長法（ＭＯＶＰＥ法）又は分子線成長法（ＭＢＥ法）等により、ｎ型の高濃度キャリア層３、ｎ型の光吸収層５及びｎ型のキャップ層７を順次成長させて、積層する（図４参照）。
【００４４】
以上の工程（１）及び（２）により、半導体基板５１の上に形成されたエピタキシャル層１の上に層構造体ＬＳ１が形成されることとなる。
【００４５】
工程（３）
次に、プラズマ化学気相蒸着（Plasma Chemical Vapor Deposition：ＰＣＶＤ）法により、キャップ層７上に当該キャップ層７（層構造体ＬＳ１）の表面を覆うように膜５３を形成する（図５参照）。膜５３は、ＳｉＮＸからなり、その厚みは０．２μｍ程度である。
【００４６】
工程（４）
次に、半導体基板５１を除去する（図６参照）。この工程では、半導体基板５１をウエットエッチングにより除去する。半導体基板５１をエッチングすることができ、エピタキシャル層１に対しエッチング速度の遅いエッチング液を用いて、半導体基板５１を除去する。これにより、層構造体ＬＳ１等が積層されたエピタキシャル層１が得られる。
【００４７】
使用するエッチング液としては、アンモニア水（ＮＨ４ＯＨ）と過酸化水素水（Ｈ２Ｏ２）との混合溶液（ＮＨ４ＯＨ水：Ｈ２Ｏ２水＝１：５）が好ましい。エピタキシャル層１、層構造体ＬＳ１及び膜５３が積層された半導体基板５１をＮＨ４ＯＨ水とＨ２Ｏ２水との混合溶液に浸す。これにより、半導体基板５１はエッチングされていく。エッチングが進み、半導体基板５１が除去されてしまうと、エッチング液中でエピタキシャル層１が露出される。ここで、エピタキシャル層１(Ａｌ０．４Ｇａ０．６Ａｓ)は、このエッチング液ではエッチング速度が非常に遅いので、エピタキシャル層１が露出されたときにエッチングが自動的に停止される。このようにして、半導体基板５１が除去される。      
【００４８】
なお、層構造体ＬＳ１は、膜５３に覆われているのでエッチングされない。ここでは、膜５３が、層構造体ＬＳ１をエッチング液から保護する保護層として機能することとなる。
【００４９】
工程（５）
次に、受光領域９を形成する予定位置に存在する膜５３をパターニングして開口する（図７参照）。その後、キャップ層７上にパターン化された膜５３をマスクとして、不純物（例えば、Ｚｎ等）を熱拡散させ、キャップ層７の一部をｐ型に反転させる。これにより、受光領域９が形成されることとなる（図７参照）。そして、膜５３をバッファドフッ酸（ＢＨＦ）により除去する。
【００５０】
工程（６）
次に、キャップ層７上に、窪み部１３を形成する予定位置に開口を有するレジスト膜５５を形成する。レジスト膜５５の形成は、フォトリソグラフィ法を用いることができる。そして、レジスト膜５５をマスクとして、Ｂｒ２とメタノールとの混合液により高濃度キャリア層３が露出するまでエッチング（ウエットエッチング）する。これにより、窪み部１３が形成されることとなる（図８参照）。続いて、レジスト膜５５を除去（リムーブ）する。
【００５１】
工程（７）
次に、キャップ層７上に、所望の位置に開口を有するレジスト膜５７を形成する。レジスト膜５７の形成は、フォトリソグラフィ法を用いることができる。そして、レジスト膜５７をマスクとして、Ｂｒ２とメタノールとの混合液によりエピタキシャル層１が露出するまでエッチング（ウエットエッチング）し、窪み部を形成する。これにより、受光部１１、第１パッド電極配置部２１及び第２パッド電極配置部３１が互いに電気的に分離されてメサ状に形成される（図９参照）。すなわち、受光部１１が高濃度キャリア層３ａ、光吸収層５ａ及びキャップ層７ａを含み、第１パッド電極配置部２１及び第２パッド電極配置部３１が高濃度キャリア層３ｂ、光吸収層５ｂ及びキャップ層７ｂを含むこととなる。このとき、外側部分１１ｂに対応する位置にレジスト膜５７を存在させておくことにより、深さ方向だけでなく横方向へのエッチングの進行を適切に制御することができ、窪み部１３の形成、及び、受光部１１と第１パッド電極配置部２１と第２パッド電極配置部３１との分離を適切に行うことができる。この結果、半導体受光素子ＰＤ１を製造する際の歩留まりを高くすることができる。続いて、レジスト膜５７を除去する。
【００５２】
工程（８）
次に、窪み部１３に対応する位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、窪み部１３が形成されることにより露出した高濃度キャリア層３（３ａ）上に、蒸着とリフトオフ法とによりＡｕ−Ｇｅ／Ｎｉ／Ａｕからなるコンタクト電極１７を形成する（図１０参照）。また、コンタクト電極１５を形成する予定位置に開口を有するようにレジスト膜を再度形成し直し、当該レジスト膜をマスクとして、受光領域９に蒸着とリフトオフ法とによりＴｉ／Ｐｔ／Ａｕからなるコンタクト電極１５を形成する（同じく図１０参照）。続いて、上記レジスト膜を除去する。なお、コンタクト電極１５は、図１０において、受光領域９（キャップ層７ａ）に埋め込まれるように形成しているが、これに限られることなく、受光領域９（キャップ層７ａ）の表面上に形成するようにしてもよい。
【００５３】
工程（９）
次に、ＰＣＶＤ法により、表面にＳｉＮＸからなるパッシベーション膜１９を形成する。そして、コンタクト電極１５，１７に対応する位置に開口を有するレジスト膜（図示せず）を形成し、当該レジスト膜をマスクとして、パッシベーション膜１９にコンタクトホール１９ａを形成する（図１１参照）。続いて、上記レジスト膜を除去する。
【００５４】
工程（１０）
次に、第１パッド電極２３、第２パッド電極３３、第１配線電極４３及び第２配線電極４５に対応する位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、リフトオフ法により、Ｔｉ／Ｐｔ／Ａｕからなる第１パッド電極２３、第２パッド電極３３、第１配線電極４３及び第２配線電極４５を形成する（図１２参照）。このとき、第１配線電極４３は受光領域９を覆うように形成される。ここで、第１パッド電極２３と第１配線電極４３とは一体に形成されることとなり、第２パッド電極３３と第２配線電極４５とは一体に形成されることとなる。続いて、上記レジスト膜を除去する。その後、Ｈ２雰囲気にてシンターする。なお、第１パッド電極２３と第１配線電極４３とを一体に成形し、第２パッド電極３３と第２配線電極４５とを一体に成形しているが、これに限られることなく、それぞれ別体に形成するようにしてもよい。
【００５５】
これらの工程（１）〜（１０）により、図１及び図２に示された構成の半導体受光素子ＰＤ１が完成する。
【００５６】
なお、バンプ電極４１は、メッキ法、半田ボール搭載法や印刷法で第１パッド電極２３及び第２パッド電極３３に半田を形成し、リフローすることによって得ることができる。また、バンプ電極４１は半田に限られるものではなく、金バンプ、ニッケルバンプ、銅バンプでもよく、導電性フィラー等の金属を含む導電性樹脂バンプでもよい。
【００５７】
以上のように、本第１実施形態においては、高濃度キャリア層３、光吸収層５及びキャップ層７等を薄膜化した場合でも、層構造体ＬＳ１（積層された高濃度キャリア層３、光吸収層５及びキャップ層７）の機械的強度がエピタキシャル層１により保たれることとなる。また、本第１実施形態においては、従来の半導体受光素子のように、基板厚みを残した部分を形成する必要はなく、半導体受光素子ＰＤ１の小型化を容易に図ることができる。
【００５８】
本第１実施形態においては、エピタキシャル層１がＧａＡｌＡｓ（Ａｌ組成０．４以上）もしくはＡｌＡｓからなる。したがって、エピタキシャル層１を透過する光を用いることにより、エピタキシャル層１側から光が入射する場合でも、当該エピタキシャル層１が半導体受光素子ＰＤ１の機能を妨げることはなく、裏面入射型の半導体受光素子を実現することができる。
【００５９】
また、本第１実施形態においては、受光領域９を覆うように第１配線電極４３（光反射膜）が形成されているので、吸収されずに光吸収層を一度通り抜けた光が第１配線電極４３にて反射された光ももう一度光吸収層５ａに入射して吸収されることとなる。これにより、光感度を向上することができる。
【００６０】
また、本第１実施形態においては、層構造体ＬＳ１は、受光部１１と、第１パッド電極配置部２１と、第２パッド電極配置部３１とに形成され、受光部１１には、高濃度キャリア層３ａに達する窪み部１３が形成されており、第１配線電極４３が受光部１１と第１パッド電極配置部２１との間にわたって当該受光部１１及び当該第１パッド電極配置部２１の側面に沿うように形成され、第２配線電極４５が、窪み部１３と第２パッド電極配置部３１との間にわたって当該窪み部１３、当該受光部１１及び当該第２パッド電極配置部３１の側面に沿うように形成されている。これにより、第１及び第２パッド電極配置部２１，３１と受光部１１とが分離されているので、寄生容量をより一層低減することができる。また、受光部１１の高濃度キャリア層３ａに達するように形成された窪み部１３を通して受光部１１の高濃度キャリア層３ａと第２パッド電極３３とを第２配線電極４５により電気的に接続することにより、受光部１１の高濃度キャリア層３ａから電極が直接引き出されることとなり、直列抵抗を大幅に低減することができる。これらの結果、高速応答特性に優れた半導体受光素子ＰＤ１を実現することができる。
【００６１】
ところで、受光領域９の径（面積）を大きくすると、素子容量も大きくなり、高周波信号の伝達障害の度合いを示すＣＲ積が大きくなってしまう。しかしながら、本実施形態によれば、上述したように直列抵抗が大幅に低減されるので、ＣＲ積が小さくなる。このため、ＣＲ積を同程度に維持する、すなわち高速応答特性を同程度に維持するのであれば、本実施形態を採用することで、受光領域９の面積を大きくすることができる。
【００６２】
また、本第１実施形態においては、第１パッド電極配置部２１及び第２パッド電極配置部３１のそれぞれが高濃度キャリア層３ｂ、光吸収層５ｂ及びキャップ層７ｂを含んでいるので、第１パッド電極２３と第２パッド電極３３とを同じ高さに配置することも容易となり、半導体受光素子ＰＤ１の実装をバンプボンディングにて行うことが可能となる。
【００６３】
また、本第１実施形態においては、第１パッド電極配置部２１だけでなく、第２パッド電極配置部３１も受光部１１と分離されているので、受光部１１（受光領域９）と第１パッド電極２３との間隔及び受光部１１（受光領域９）と第２パッド電極３３との間隔が比較的広くなる。しかしながら、上述したように高濃度キャリア層３ａから電極が直接引き出されていることから、配線長が長くなっても直列抵抗は大幅に低減されている。
【００６４】
また、本第１実施形態においては、窪み部１３は、受光領域９を囲むように溝状に形成されている。これにより、受光部１１の高濃度キャリア層３ａと第２配線電極４５（コンタクト電極１７）との接続面積が大きくなり、直列抵抗をより一層低減することができる。
【００６５】
また、本第１実施形態においては、第１パッド電極２３及び第２パッド電極３３に、バンプ電極４１が配置される。これにより、配線抵抗を増加させることなく、半導体受光素子ＰＤ１を実装することができる。
【００６６】
また、本第１実施形態に係る製造方法においては、半導体基板５１に形成されたエピタキシャル層１上に層構造体ＬＳ１（積層された高濃度キャリア層３、光吸収層５及びキャップ層７）を形成し、その後に半導体基板５１を除去するので、層構造体ＬＳ１の一方面（光入射面）側にエピタキシャル層１が配置された半導体受光素子ＰＤ１を容易に製造することができる。
【００６７】
また、本第１実施形態に係る製造方法では、半導体基板５１が除去された後もエピタキシャル層１が存在するので、その後の製造工程においても、層構造体ＬＳ１の機械的強度が上記エピタキシャル層１により保たれることとなる。
【００６８】
また、本第１実施形態に係る製造方法では、層構造体ＬＳ１を形成する工程（工程（２））の後に、層構造体ＬＳ１の最表面側を覆うように、層構造体ＬＳ１をエッチング液から保護する膜５３を形成する工程（工程（３））を備えている。これにより、層構造体ＬＳ１（積層された高濃度キャリア層３、光吸収層５及びキャップ層７）がエッチング液により除去及び汚染されるのを確実に防ぐことができる。
【００６９】
次に、本第１実施形態の変形例として、図１３に基づいて、受光部１１が複数並設された半導体受光素子アレイＰＤ２について説明する。半導体受光素子アレイＰＤ２は、いわゆる裏面入射型の半導体受光素子アレイである。
【００７０】
半導体受光素子アレイＰＤ２は、図１３に示されるように、複数の受光部１１が、１次元もしくは２次元方向に配列されてアレイ状に複数並設されている。半導体受光素子アレイＰＤ２においては、隣接する受光部１１にそれぞれ対応する第１パッド電極配置部２１と第２パッド電極配置部３１とが一体化され、メサ状に形成している。なお、第２パッド電極３３同士は互いに電気的に接続されている。
【００７１】
半導体受光素子アレイＰＤ２においては、上述した第１実施形態と同じく、層構造体ＬＳ１（積層された高濃度キャリア層３、光吸収層５及びキャップ層７）の機械的強度がエピタキシャル層１により保たれる。また、受光部１１（受光領域９）の狭ピッチ化が可能となり、半導体受光素子アレイＰＤ２の小型化（コンパクト化）を容易に図ることができる。
【００７２】
（第２実施形態）
図１４は、第２実施形態に係る光半導体素子を示す概略平面図である。図１５は、図１４におけるXV−XV線に沿った断面構成を説明するための模式図である。第２実施形態に係る光半導体素子は、本発明を半導体発光素子に適用したものである。
【００７３】
半導体発光素子ＬＥ１は、エピタキシャル層１と、層構造体ＬＳ２とを備えている。この半導体発光素子ＬＥ１は、光がエピタキシャル層１側から出射する裏面出射型の垂直共振器型面発光レーザ（ＶＣＳＥＬ：Vertical Cavity Surface Emitting Laser）である。半導体発光素子ＬＥ１は、例えば波長帯０．８５μｍの近距離光通信用発光素子である。
【００７４】
層構造体ＬＳ２は、エピタキシャル層１上に形成されている。この層構造体ＬＳ２は、順次積層された、ｐ型のコンタクト層１０３、ｐ型のＤＢＲ（Distributed Bragg Reflector）層１０４、ｐ型の第１クラッド層１０５、活性層１０６、ｎ型の第２クラッド層１０７、及びｎ型のＤＢＲ層１０８を含んでいる。
【００７５】
層構造体ＬＳ２は、発光部１１１と、パッド電極配置部１３１とに形成されている。発光部１１１及びパッド電極配置部１３１は、コンタクト層１０３の上に、互いに分離された状態で配置されることとなる。発光部１１１とパッド電極配置部１３１との間には、窪み部１１３が形成されることとなる。窪み部１１３は、コンタクト層１０３に達している。
【００７６】
発光部１１１は、ｐ型のＤＢＲ層１０４ａ、ｐ型の第１クラッド層１０５ａ、活性層１０６ａ、ｎ型の第２クラッド層１０７ａ、及びｎ型のＤＢＲ層１０８ａを含んでメサ状とされている。発光部１１１には、光出射方向から見てリング状に半絶縁領域１１１ａが形成されている。半絶縁領域１１１ａは、発光部１１１におけるＤＢＲ層１０８ａから、ＤＢＲ層１０４ａと第１クラッド層１０５ａとの境界付近まで達している。
【００７７】
発光部１１１の表面には、電気絶縁膜１１９が形成されている。電気絶縁膜１１９は、例えばＳｉＮＸからなり、厚みが０．２μｍ程度である。
【００７８】
発光部１１１では、活性層１０６ａを挟むようにして位置するＤＢＲ層１０４ａとＤＢＲ層１０８ａとによって、垂直共振器が構成される。また、発光部１１１では、半絶縁領域１１１ａにより、活性層１０６ａへ供給される電流が狭窄され、発光する領域が制限される。即ち、発光部１１１における半絶縁領域１１１ａの内側領域、特にＤＢＲ層１０４ａとＤＢＲ層１０８ａとで挟まれる第１クラッド層１０５ａ、活性層１０６ａ及びｎ型の第２クラッド層１０７ａが発光領域１１１ｂとして機能することとなる。
【００７９】
発光部１１１の表面側には、ｎ側電極（カソード）１１５が配置されている。このｎ側電極１１５は、電気絶縁膜１１９に形成されたコンタクトホール１１９ａを通して、ＤＢＲ層１０８ａにおける半絶縁領域１１１ａの内側領域と電気的に接続されている。ｎ側電極１１５は、ＡｕＧｅ／Ｎｉ／Ａｕの積層体からなり、その厚みは１μｍ程度である。
【００８０】
発光部１１１の頂部には、電気絶縁膜１１９の上にｎ側パッド電極１２３が配置されている。ｎ側パッド電極１２３は、Ｔｉ／Ｐｔ／Ａｕの積層体からなり、その厚みは２μｍ程度である。ｎ側パッド電極１２３には、図１５に示されるように、バンプ電極１４１が配置される。
【００８１】
ｎ側電極１１５とｎ側パッド電極１２３とは、配線電極１２５により電気的に接続されている。これにより、ＤＢＲ層１０８ａにおける半絶縁領域１１１ａの内側領域は、ｎ側電極１１５及び配線電極１２５を通してｎ側パッド電極１２３（バンプ電極１４１）に電気的に接続される。即ち、カソード側の電極の取り出しは、ｎ側電極１１５、ｎ側パッド電極１２３、ｎ側パッド電極１２３及びバンプ電極１４１により実現される。
【００８２】
配線電極１２５は、発光部１１１の頂部における電気絶縁膜１１９の上に配置されている。配線電極１２５は、Ｔｉ／Ｐｔ／Ａｕの積層体からなり、その厚みは２μｍ程度である。配線電極１２５は、発光領域１１１ｂの上方を覆うように形成されており、配線電極１２５における発光領域１１１ｂの上方に位置する部分はｎ側電極１１５と合わせて光反射膜として機能する。なお、配線電極１２５やｎ側電極１１５とは別に光反射膜を形成するように構成してもよい。
【００８３】
パッド電極配置部１３１は、ｐ型のＤＢＲ層１０４ｂ、ｐ型の第１クラッド層１０５ｂ、活性層１０６ｂ、ｎ型の第２クラッド層１０７ｂ、及びｎ型のＤＢＲ層１０８ｂを含んでメサ状とされている。パッド電極配置部１３１は、光出射方向から見て、発光部１１１を囲むように形成されている。パッド電極配置部１３１の表面にも、発光部１１１と同じく、電気絶縁膜１１９が形成されている。
【００８４】
窪み部１１３には、ｐ側電極１１７が配置されている。このｐ側電極１１７は、電気絶縁膜１１９に形成されたコンタクトホール１１９ｂを通して、コンタクト層１０３と電気的に接続されている。ｐ側電極１１７はＣｒ／Ａｕの積層体からなり、その厚みは１μｍ程度である。
【００８５】
パッド電極配置部１３１の頂部には、電気絶縁膜１１９の上にｐ側パッド電極１３３が配置されている。ｐ側パッド電極１３３は、Ｔｉ／Ｐｔ／Ａｕの積層体からなり、その厚みは２μｍ程度である。ｐ側パッド電極１３３は、ｐ側電極１１７と接続されるように形成される。ｐ側パッド電極１３３にも、ｎ側パッド電極１２３と同じく、バンプ電極１４１が配置される。ｎ側パッド電極１２３及びｐ側パッド電極１３３は、エピタキシャル層１からの高さが略同じとされている。
【００８６】
ｐ側電極１１７とｐ側パッド電極１３３とは電気的に接続されている。これにより、ＤＢＲ層１０４ａは、コンタクト層１０３及びｐ側電極１１７を通してｐ側パッド電極１３３（バンプ電極１４１）に電気的に接続される。即ち、アノード側の電極の取り出しは、コンタクト層１０３、ｐ側電極１１７、ｐ側パッド電極１３３及びバンプ電極１４１により実現される。
【００８７】
コンタクト層１０３は、化合物半導体層であって、例えばキャリア濃度が１×１０１９／ｃｍ３程度のＧａＡｓからなる。コンタクト層１０３の厚みは０．２μｍ程度である。なお、コンタクト層１０３は、バッファ層としても機能する。
【００８８】
ＤＢＲ層１０４（１０４ａ，１０４ｂ）は、組成が異なる化合物半導体層を交互に積層して構成した積層体を含むミラー層である。本第２実施形態において、ＤＢＲ層１０４（１０４ａ，１０４ｂ）は、ノンドープのＡｌＡｓ層上に、キャリア濃度が１×１０１８／ｃｍ３程度のＡｌＧａＡｓ（Ａｌ組成０．９）層とキャリア濃度が１×１０１８／ｃｍ３程度のＡｌＧａＡｓ（Ａｌ組成０．２）層とが交互に２０層ずつ積層されることにより構成されている。ＡｌＡｓ層の厚みは０．１μｍ程度である。ＡｌＧａＡｓ（Ａｌ組成０．９）層の厚みは０．０４μｍ程度であり、ＡｌＧａＡｓ（Ａｌ組成０．２）層の厚みは０．０２μｍ程度である。
【００８９】
第１クラッド層１０５（１０５ａ，１０５ｂ）は、化合物半導体層であって、例えばキャリア濃度が１×１０１８／ｃｍ３程度のＡｌＧａＡｓからなる。第１クラッド層１０５（１０５ａ，１０５ｂ）の厚みは０．１μｍ程度である。
【００９０】
活性層１０６（１０６ａ，１０６ｂ）は、異なる化合物半導体層を交互に積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）活性層である。本第２実施形態において、活性層１０６（１０６ａ，１０６ｂ）は、ＡｌＧａＡｓ層とＧａＡｓ層とが交互に３層ずつ積層されることにより構成されている。ＡｌＧａＡｓ層の厚みは０．１μｍ程度である。ＧａＡｓ層の厚みは０．０５μｍ程度である。
【００９１】
第２クラッド層１０７（１０７ａ，１０７ｂ）は、化合物半導体層であって、例えばキャリア濃度が１×１０１８／ｃｍ３程度のＡｌＧａＡｓからなる。第２クラッド層１０７（１０７ａ，１０７ｂ）の厚みは０．１μｍ程度である。
【００９２】
ＤＢＲ層１０８（１０８ａ，１０８ｂ）は、ＤＢＲ層１０４（１０４ａ，１０４ｂ）と同じく、組成が異なる化合物半導体層を交互に積層した構成した積層体を含むミラー層である。本第２実施形態において、ＤＢＲ層１０８（１０８ａ，１０８ｂ）は、キャリア濃度が１×１０１８／ｃｍ３程度のＡｌＧａＡｓ（Ａｌ組成０．９）層とキャリア濃度が１×１０１８／ｃｍ３程度のＡｌＧａＡｓ（Ａｌ組成０．２）層とが交互に３０層ずつ積層されることにより構成されている。ＡｌＧａＡｓ（Ａｌ組成０．９）層の厚みは０．０４μｍ程度であり、ＡｌＧａＡｓ（Ａｌ組成０．２）層の厚みは０．０２μｍ程度である。
【００９３】
上述した構成の半導体発光素子ＬＥ１では、ｎ側パッド電極１２３（バンプ電極１４１）とｐ側パッド電極１３３（バンプ電極１４１）との間に所定の電圧が印加されて電流が流れると、発光領域１１１ｂで発光が生じることとなる。
【００９４】
次に、上述した構成の半導体発光素子ＬＥ１の製造方法について、図１６〜図２４を参照して説明する。図１６〜図２４は、第２実施形態に係る半導体発光素子の製造方法を説明するための説明図であり、半導体発光素子の縦断面構成を示している。
【００９５】
本製造方法では、以下の工程（１）〜（１０）を順次実行する。まず、工程（１）については、上述の第１実施形態における工程（１）と同じであり、説明を省略する。
【００９６】
工程（２）
次に、エピタキシャル層１の上に、ＭＯＶＰＥ法又はＭＢＥ法等により、ｐ型のコンタクト層１０３、ｐ型のＤＢＲ層１０４、ｐ型の第１クラッド層１０５、活性層１０６、ｎ型の第２クラッド層１０７、及びｎ型のＤＢＲ層１０８を順次成長させて、積層する（図１６参照）。
【００９７】
以上の工程（１）及び（２）により、半導体基板５１の上に形成されたエピタキシャル層１の上に層構造体ＬＳ２が形成されることとなる。
【００９８】
工程（３）
次に、ＰＣＶＤ法により、ＤＢＲ層１０８上に当該ＤＢＲ層１０８（層構造体ＬＳ２）の表面を覆うように膜５３を形成する（図１７参照）。膜５３は、ＳｉＮＸからなり、その厚みは０．１μｍ程度である。
【００９９】
工程（４）
次に、半導体基板５１を除去する（図１８参照）。この工程では、第１実施形態の工程（４）と同じく、半導体基板５１をウエットエッチングにより除去する。半導体基板５１をエッチングすることができ、エピタキシャル層１に対しエッチング速度の遅いエッチング液を用いて、半導体基板５１を除去する。これにより、層構造体ＬＳ２等が積層されたエピタキシャル層１が得られる。使用するエッチング液としては、第１実施形態の工程（４）と同じく、アンモニア水（ＮＨ４ＯＨ）と過酸化水素水（Ｈ２Ｏ２）との混合溶液（ＮＨ４ＯＨ水：Ｈ２Ｏ２水＝１：５）が好ましい。なお、層構造体ＬＳ２は、膜５３に覆われているのでエッチングされない。ここでは、膜５３が、層構造体ＬＳ２をエッチング液から保護する保護層として機能することとなる。      
【０１００】
工程（５）
次に、膜５３をバッファドフッ酸（ＢＨＦ）により除去する（図１９参照）。
【０１０１】
工程（６）
次に、ＤＢＲ層１０８（層構造体ＬＳ２）上に、半絶縁領域１１１ａに対応する位置に開口を有するレジスト膜１５５を形成する。その後、ＤＢＲ層１０８上にパターン化されたレジスト膜１５５をマスクとして、プロトン（Ｈ＋）をイオン注入装置によりＤＢＲ層１０４と第１クラッド層１０５との境界付近まで打ち込み、半絶縁化する。これにより、半絶縁領域１１１ａが形成されることとなる（図２０参照）。なお、プロトンの代わりに、酸素イオン（Ｏ２−）や鉄イオン（Ｆｅ３＋）を用いてもよい。続いて、レジスト膜１５５を除去（リムーブ）する。
【０１０２】
工程（７）
次に、ＤＢＲ層１０８（層構造体ＬＳ２）上に、窪み部１１３を形成する予定位置に開口を有するレジスト膜１５７を形成する。そして、レジスト膜１５７をマスクとして、コンタクト層１０３が露出するまでエッチング（ウエットエッチング）する。これにより、窪み部１１３が形成され、発光部１１１及びパッド電極配置部１３１が互いに電気的に分離されてメサ状に形成される（図２１参照）。すなわち、発光部１１１が、ＤＢＲ層１０４ａ、第１クラッド層１０５ａ、活性層１０６ａ、第２クラッド層１０７ａ、及びＤＢＲ層１０８ａを含み、パッド電極配置部１３１が、ＤＢＲ層１０４ｂ、第１クラッド層１０５ｂ、活性層１０６ｂ、第２クラッド層１０７ｂ、及びＤＢＲ層１０８ｂを含むこととなる。使用するエッチング液としては、過酸化水素水及び塩酸（ＨＣｌ）が好ましい。続いて、レジスト膜１５７を除去（リムーブ）する。
【０１０３】
工程（８）
次に、ＰＣＶＤ法により、ＤＢＲ層１０８（層構造体ＬＳ２）の表面にＳｉＮＸからなる電気絶縁膜１１９を形成する。そして、ｐ側電極１１７に対応する位置に開口を有するレジスト膜（図示せず）を形成し、当該レジスト膜をマスクとして電気絶縁膜１１９をＢＨＦにより除去し、電気絶縁膜１１９にコンタクトホール１１９ｂを形成する（図２２参照）。続いて、上記レジスト膜を除去する。
【０１０４】
次に、窪み部１１３に対応する位置に開口を有するレジスト膜（図示せず）を再度形成する。そして、このレジスト膜をマスクとして、窪み部１１３が形成されることにより露出したコンタクト層１０３上に、蒸着とリフトオフ法とによりＣｒ／Ａｕからなるｐ側電極１１７を形成する（同じく図２２参照）。続いて、上記レジスト膜を除去する。
【０１０５】
工程（９）
次に、ｎ側電極１１５に対応する位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして電気絶縁膜１１９をＢＨＦにより除去し、電気絶縁膜１１９にコンタクトホール１１９ａを形成する（図２３参照）。続いて、上記レジスト膜を除去する。
【０１０６】
次に、ｎ側電極１１５を形成する予定位置に開口を有するようにレジスト膜を再度形成し直し、当該レジスト膜をマスクとして、ＤＢＲ層１０８ａに蒸着とリフトオフ法とによりＡｕＧｅ／Ｎｉ／Ａｕからなるｎ側電極１１５を形成する（同じく図２３参照）。続いて、上記レジスト膜を除去する。
【０１０７】
工程（１０）
次に、ｎ側パッド電極１２３、配線電極１２５及びｐ側パッド電極１３３に対応する位置に開口を有するレジスト膜（図示せず）を形成する。そして、このレジスト膜をマスクとして、リフトオフ法により、Ｔｉ／Ｐｔ／Ａｕからなるｎ側パッド電極１２３、配線電極１２５及びｐ側パッド電極１３３を形成する（図２４参照）。このとき、配線電極１２５は発光領域１１１ｂの上方を覆うように形成される。ここで、ｎ側パッド電極１２３と配線電極１２５とは一体に形成されることとなる。続いて、上記レジスト膜を除去する。その後、Ｈ２雰囲気にてシンターする。なお、ｎ側パッド電極１２３と配線電極１２５とを一体に成形しているが、これに限られることなく、それぞれ別体に形成するようにしてもよい。
【０１０８】
これらの工程（１）〜（１０）により、図１４及び図１５に示された構成の半導体発光素子ＬＥ１が完成する。
【０１０９】
なお、バンプ電極１４１は、バンプ電極４１と同じく、メッキ法、半田ボール搭載法や印刷法でｎ側パッド電極１２３及びｐ側パッド電極１３３に半田を形成し、リフローすることによって得ることができる。また、バンプ電極１４１は半田に限られるものではなく、金バンプ、ニッケルバンプ、銅バンプでもよく、導電性フィラー等の金属を含む導電性樹脂バンプでもよい。
【０１１０】
以上のように、本第２実施形態においては、コンタクト層１０３、ＤＢＲ層１０４、第１クラッド層１０５、活性層１０６、第２クラッド層１０７、及びＢＲ層１０８等を薄膜化した場合でも、層構造体ＬＳ２（積層されたコンタクト層１０３、ＤＢＲ層１０４、第１クラッド層１０５、活性層１０６、第２クラッド層１０７、及びＢＲ層１０８）の機械的強度がエピタキシャル層１により保たれることとなり、半導体発光素子ＬＥ１の小型化を容易に図ることができる。
【０１１１】
本第２実施形態においては、エピタキシャル層１がＧａＡｌＡｓ（Ａｌ組成０．４以上）もしくはＡｌＡｓからなる。したがって、エピタキシャル層１を透過する波長を有する光を用いることにより、エピタキシャル層１側から光が出射する場合でも、当該エピタキシャル層１が半導体発光素子ＬＥ１の機能を妨げることはなく、裏面出射型の半導体受光素子を実現することができる。
【０１１２】
また、本第２実施形態においては、発光領域１１１ｂの上方を覆うように配線電極１２５（光反射膜）とｎ側電極１１５が形成されているので、配線電極１２５とｎ側電極１１５にて反射された光もエピタキシャル層１から出射することとなる。これにより、発光出力を向上することができる。
【０１１３】
また、本第２実施形態に係る製造方法では、半導体基板５１が除去された後もエピタキシャル層１が存在するので、その後の製造工程においても、層構造体ＬＳ２の機械的強度が上記エピタキシャル層１により保たれることとなる。
【０１１４】
また、本第２実施形態に係る製造方法では、層構造体ＬＳ２を形成する工程（工程（２））の後に実施され、層構造体ＬＳ２の最表面側を覆うように、層構造体ＬＳ２をエッチング液から保護する膜５３を形成する工程（工程（３））を備えている。これにより、層構造体ＬＳ２（積層された積層されたコンタクト層１０３、ＤＢＲ層１０４、第１クラッド層１０５、活性層１０６、第２クラッド層１０７、及びＢＲ層１０８）がエッチング液により除去及び汚染されるのを確実に防ぐことができる。
【０１１５】
次に、本第２実施形態の変形例として、図２５〜図２７に基づいて、発光部１１１が複数並設された半導体発光素子アレイＬＥ２〜ＬＥ４について説明する。半導体発光素子アレイＬＥ２〜ＬＥ４は、いわゆる裏面出射型の半導体発光素子アレイである。
【０１１６】
半導体発光素子アレイＬＥ２〜ＬＥ４は、図２５〜図２７にそれぞれ示されるように、複数の発光部１１１が、１次元もしくは２次元方向に配列されてアレイ状に複数並設されている。半導体発光素子アレイＬＥ２においては、隣接する発光領域１１１ｂにそれぞれ対応する発光部１１１とパッド電極配置部１３１とが一体化され、メサ状に形成している。なお、半導体発光素子アレイＬＥ２〜ＬＥ４において、ｐ側パッド電極１３３同士は互いに電気的に接続されている。
【０１１７】
半導体発光素子アレイＬＥ２〜ＬＥ４においては、上述した第２実施形態と同じく、層構造体ＬＳ２（積層されたコンタクト層１０３、ＤＢＲ層１０４、第１クラッド層１０５、活性層１０６、第２クラッド層１０７、及びＢＲ層１０８）の機械的強度がエピタキシャル層１により保たれる。また、発光部１１１（発光領域１１１ｂ）の狭ピッチ化が可能となり、半導体発光素子アレイＬＥ２〜ＬＥ４の小型化（コンパクト化）を容易に図ることができる。
【０１１８】
次に、図２８を参照して、上述した実施形態に係る光半導体素子を用いた光インターコネクションシステムについて説明する。図２８は、本実施形態に係る光インターコネクションシステムを示す概略構成図である。
【０１１９】
光インターコネクションシステム２０１は、複数のモジュール（例えば、ＣＰＵ、集積回路チップ、メモリー等）Ｍ１，Ｍ２間の信号を光で伝送するシステムであって、半導体発光素子ＬＥ１、駆動回路２０５、光導波路基板２０７、半導体受光素子ＰＤ１、増幅回路２０９等を含んでいる。モジュールＭ１と駆動回路２０５とは、バンプ電極等を通して電気的に接続されている。半導体発光素子ＬＥ１と駆動回路２０５とは、バンプ電極１４１を通して電気的に接続されている。半導体受光素子ＰＤ１と増幅回路２０９とは、バンプ電極４１を通して電気的に接続されている。増幅回路２０９とモジュールＭ２とは、バンプ電極等を通して電気的に接続されている。
【０１２０】
モジュールＭ１から出力された電気信号は、駆動回路２０５に送られ、半導体発光素子ＬＥ１にて光信号に変換されて出力される。半導体発光素子ＬＥ１から出力された光信号は、光導波路基板２０７の光導波路２０７ａを通り、半導体受光素子ＰＤ１に入力する。半導体受光素子ＰＤ１に入力された光信号は、電気信号に変換されて、増幅回路２０９に送られ、増幅される。増幅された電気信号は、モジュールＭ２に送られる。以上により、モジュールＭ１から出力された電気信号が、モジュールＭ２に伝送されることとなる。
【０１２１】
なお、半導体受光素子ＰＤ１の代わりに半導体受光素子アレイＰＤ２を用いると共に、半導体発光素子ＬＥ１の代わりに半導体発光素子アレイＬＥ２〜ＬＥ４を用いてもよい。半導体受光素子アレイＰＤ２及び半導体発光素子アレイＬＥ２〜ＬＥ４を用いる場合、駆動回路２０５、光導波路基板２０７及び増幅回路２０９等もアレイ化されることとなる。
【０１２２】
本発明は、前述した実施形態に限定されるものではない。例えば、高濃度キャリア層３（３ａ，３ｂ）、光吸収層５（５ａ，５ｂ）、キャップ層７（７ａ，７ｂ）、コンタクト層１０３、ＤＢＲ層１０４（１０４ａ，１０４ｂ）、第１クラッド層１０５（１０５ａ，１０５ｂ）、活性層１０６（１０６ａ，１０６ｂ）、第２クラッド層１０７（１０７ａ，１０７ｂ）、及びＤＢＲ層１０８（１０８ａ，１０８ｂ）等の厚み、用いる材料等は、上述したものに限られない。また、層構造体ＬＳ１，ＬＳ２の構成も、上述した実施形態に限られるものではなく、積層された複数の化合物半導体層を含むものであればよい。
【図面の簡単な説明】
【０１２３】
【図１】第１実施形態に係る半導体受光素子を示す概略平面図である。
【図２】図１におけるII−II線に沿った断面構成を説明するための模式図である。
【図３】第１実施形態に係る半導体受光素子の製造工程を説明する断面図である。
【図４】第１実施形態に係る半導体受光素子の製造工程を説明する断面図である。
【図５】第１実施形態に係る半導体受光素子の製造工程を説明する断面図である。
【図６】第１実施形態に係る半導体受光素子の製造工程を説明する断面図である。
【図７】第１実施形態に係る半導体受光素子の製造工程を説明する断面図である。
【図８】第１実施形態に係る半導体受光素子の製造工程を説明する断面図である。
【図９】第１実施形態に係る半導体受光素子の製造工程を説明する断面図である。
【図１０】第１実施形態に係る半導体受光素子の製造工程を説明する断面図である。
【図１１】第１実施形態に係る半導体受光素子の製造工程を説明する断面図である。
【図１２】第１実施形態に係る半導体受光素子の製造工程を説明する断面図である。
【図１３】本実施形態に係る半導体受光素子アレイの断面構成を説明するための模式図である。
【図１４】第２実施形態に係る半導体発光素子を示す概略平面図である。
【図１５】図１４におけるXV−XV線に沿った断面構成を説明するための模式図である。
【図１６】第２実施形態に係る半導体発光素子の製造工程を説明する断面図である。
【図１７】第２実施形態に係る半導体発光素子の製造工程を説明する断面図である。
【図１８】第２実施形態に係る半導体発光素子の製造工程を説明する断面図である。
【図１９】第２実施形態に係る半導体発光素子の製造工程を説明する断面図である。
【図２０】第２実施形態に係る半導体発光素子の製造工程を説明する断面図である。
【図２１】第２実施形態に係る半導体発光素子の製造工程を説明する断面図である。
【図２２】第２実施形態に係る半導体発光素子の製造工程を説明する断面図である。
【図２３】第２実施形態に係る半導体発光素子の製造工程を説明する断面図である。
【図２４】第２実施形態に係る半導体受光素子の製造工程を説明する断面図である。
【図２５】本実施形態に係る半導体発光素子アレイの断面構成を説明するための模式図である。
【図２６】本実施形態に係る半導体発光素子アレイの断面構成を説明するための模式図である。
【図２７】本実施形態に係る半導体発光素子アレイの断面構成を説明するための模式図である。
【図２８】本実施形態に係る光インターコネクションシステムを示す概略構成図である。
【符号の説明】
【０１２４】
１…エピタキシャル層、３（３ａ，３ｂ）…高濃度キャリア層、５（５ａ，５ｂ）…光吸収層、７（７ａ，７ｂ）…キャップ層、９…受光領域、１１…受光部、２１…第１パッド電極配置部、３１…第２パッド電極配置部、４１…バンプ電極、５１…半導体基板、５３…膜（保護層）、１０３…コンタクト層、１０４（１０４ａ，１０４ｂ）…ＤＢＲ層、１０５（１０５ａ，１０５ｂ）…第１クラッド層、１０６（１０６ａ，１０６ｂ）…活性層、１０７（１０７ａ，１０７ｂ）…第２クラッド層、１０８（１０８ａ，１０８ｂ）…ＤＢＲ層、１１１…発光部、１１１ａ…半絶縁領域、１１１ｂ…発光領域、１３１…パッド電極配置部、１４１…バンプ電極、２０１…光インターコネクションシステム、２０５…駆動回路、２０７…光導波路基板、２０７ａ…光導波路、２０９…増幅回路、ＬＥ１…半導体発光素子、ＬＥ２〜ＬＥ４…半導体発光素子アレイ、ＬＳ１，ＬＳ２…層構造体、Ｍ１，Ｍ２…モジュール、ＰＤ１…半導体受光素子、ＰＤ２…半導体受光素子アレイ。
【図１】
2005197468.tif 000003
【図２】
2005197468.tif 000004
【図３】
2005197468.tif 000005
【図４】
2005197468.tif 000006
【図５】
2005197468.tif 000007
【図６】
2005197468.tif 000008
【図７】
2005197468.tif 000009
【図８】
2005197468.tif 000010
【図９】
2005197468.tif 000011
【図１０】
2005197468.tif 000012
【図１１】
2005197468.tif 000013
【図１２】
2005197468.tif 000014
【図１３】
2005197468.tif 000015
【図１４】
2005197468.tif 000016
【図１５】
2005197468.tif 000017
【図１６】
2005197468.tif 000018
【図１７】
2005197468.tif 000019
【図１８】
2005197468.tif 000020
【図１９】
2005197468.tif 000021
【図２０】
2005197468.tif 000022
【図２１】
2005197468.tif 000023
【図２２】
2005197468.tif 000024
【図２３】
2005197468.tif 000025
【図２４】
2005197468.tif 000026
【図２５】
2005197468.tif 000027
【図２６】
2005197468.tif 000028
【図２７】
2005197468.tif 000029
【図２８】
2005197468.tif 000030