(57)【要約】【課題】  基板１上に、層間絶縁層４を介して交差配置された走査配線３および信号配線８と、それぞれ該走査配線３及び信号配線８に接続されてマトリクス駆動される複数の冷陰極素子とを有する電子源基板において、層間絶縁層４や基板１を損傷することなく、電気抵抗の小さな走査配線３を容易に形成できるようにし、信頼性の高い電子源基板を容易に得ることができるようにする。【解決手段】  前記走査配線３を前記基板１に形成された溝２内に設けると共に、該走査配線３上に設けた前記層間絶縁層４上を通って前記信号配線８を交差配置する。【選択図】      図１
2005190769.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、層間絶縁層を介して交差配置された走査配線および信号配線と、それぞれ該走査配線および信号配線に接続されてマトリクス駆動される複数の電子放出素子とを有する電子源基板において、前記走査配線が前記基板に形成された溝内に設けられており、該走査配線上に設けられた前記層間絶縁層上を通って前記信号配線が交差配置されていることを特徴とする電子源基板。
【請求項２】
溝が形成された基板表面にＳｉＯ2膜が形成されていることを特徴とする請求項１に記載の電子源基板。
【請求項３】
前記走査配線の厚みが、前記溝の深さとほぼ等しいことを特徴とする請求項１または２に記載の電子源基板。
【請求項４】
電子放出素子が、走査配線に接続された走査側素子電極と、信号配線に接続された信号側素子電極との間に、電子放出部を有する素子膜を備えた電子放出素子であることを特徴とする請求項１〜３のいずれか１項に記載の電子源基板。
【請求項５】
前記層間絶縁層が、前記走査配線の長さ方向に連続して設けられていると共に、該走査配線と交差する前記信号配線間に当該走査配線を露出させる切り欠き部を有しており、前記電子放出素子の走査側素子電極と走査配線の接続が、該切り欠き部を介して行われていることを特徴とする請求項４に記載の電子源基板。
【請求項６】
前記層間絶縁層が、信号配線の下地としても設けられていることを特徴とする請求項５に記載の電子源基板。
【請求項７】
前記信号側素子電極が、信号側接続体を介して前記信号配線に接続されていると共に、前記走査側素子電極が、走査側接続体を介して前記走査配線に接続されていることを特徴とする請求項４〜６のいずれか１項に記載の電子源基板。
【請求項８】
相隣接する２本の信号配線と２本の走査配線で囲まれた領域にそれぞれ２つの電子放出素子が形成されていることを特徴とする請求項４〜７のいずれか１項に記載の電子源基板。
【請求項９】
請求項１〜８のいずれか１項に記載の電子源基板と、電子線の照射により発光する蛍光体を有する蛍光体基板とが対向配置されていることを特徴とする画像表示装置。
【請求項１０】
請求項８に記載の電子源基板と、電子線の照射により発光する蛍光体を有する蛍光体基板とが対向配置されており、しかも電子源基板の２つの電子放出素子が蛍光体基板の１画素を構成する蛍光体に対応されていることを特徴とする画像表示装置。
【請求項１１】
基板上に、層間絶縁層を介して交差配置された走査配線および信号配線と、それぞれ該走査配線および信号配線に接続されてマトリクス駆動される複数の電子放出素子とを有する電子源基板の製造方法において、
前記基板の表面に一方向に並列された溝を形成する溝形成工程と、
該溝内に前記走査配線を形成する走査配線形成工程と、
該走査配線上に層間絶縁層を形成する層間絶縁層形成工程と、
該層間絶縁層上を通って前記走査配線と交差方向に前記信号配線を形成する信号配線形成工程と
を有することを特徴とする電子源基板の製造方法。
【請求項１２】
溝形成工程と走査配線形成工程の間で、基板の溝形成側表面にＳｉＯ2膜を形成することを特徴とする請求項１１に記載の電子源基板の製造方法。
【請求項１３】
前記走査配線形成工程が、導電性ペーストを前記溝内に充填する工程を有することを特徴とする請求項１１または１２に記載の電子源基板の製造方法。
【請求項１４】
走査配線に接続された走査側素子電極と、信号配線に接続された信号側素子電極と、走査側素子電極と信号側素子電極との間に電子放出部を有する素子膜とを有する電子放出素子を形成する工程を有することを特徴とする請求項１１〜１３のいずれか１項に記載の電子源基板の製造方法。
【請求項１５】
前記層間絶縁層形成工程が、走査配線上に沿って、信号配線との交差部間に走査配線を部分的に露出させる切り欠き部を有する形状に層間絶縁層を形成する工程で、前記走査側素子電極をこの切り欠き部を介して走査配線に接続することを特徴とする請求項１４に記載の電子源基板の製造方法。
【請求項１６】
前記層間絶縁層形成工程が、信号配線の形成領域にも層間絶縁層を形成する工程であることを特徴とする請求項１５に記載の電子源基板の製造方法。
【請求項１７】
走査線側接続体と信号線側接続体を形成した後走査線側素子電極と信号線側素子電極を形成し、走査線側接続体を介して走査線側素子電極を走査配線に接続し、信号線側接続体を介して信号線側素子電極を信号配線に接続することを特徴とする請求項１４〜１６のいずれか１項に記載の電子源基板の製造方法。
【請求項１８】
相隣接する２本の信号配線と２本の走査配線で囲まれた領域にそれぞれ２つの電子放出素子を形成することを特徴とする請求項１４〜１７のいずれか１項に記載の電子源基板の製造方法。
【請求項１９】
請求項１４〜１８のいずれか１項に記載の電子源基板の製造方法により得られた電子源基板を、電子線の照射により発光する蛍光体を有する蛍光体基板と対向配置することを特徴とする画像表示装置の製造方法。
【請求項２０】
請求項１８に記載の電子源基板の製造方法により得られた電子源基板を、電子線の照射により発光する蛍光体を有する蛍光体基板と対向配置し、しかも電子源基板の２つの表面伝導型電子放出素子を蛍光体基板の１画素を構成する蛍光体に対応させることを特徴とする画像表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マトリクス駆動される複数の電子放出素子を有する電子源基板、それを用いた画像表示装置およびこれらの製造方法に関する。
【背景技術】
【０００２】
従来、電子放出素子としては、熱陰極素子と冷陰極素子の２種類が知られている。冷陰極素子には、電界放出型素子（ＦＥ型素子）、金属／絶縁層／金属型素子（ＭＩＭ素子）、表面伝導型電子放出素子（ＳＣＥ素子）などがあり、それぞれマトリクス駆動される電子源としての利用が提案されている。
【０００３】
例えば、ＳＣＥ素子を用いた電子源基板としては、平坦な基板面状に形成した信号配線上に層間絶縁層を介して交差方向に走査配線を設けると共に、それぞれ信号配線および走査配線に接続されてマトリクス駆動される複数のＳＣＥ素子を設けたものが知られている（例えば、特許文献１を参照）
【特許文献１】特開平８−１８５８１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ところで、特に走査配線は、できるだけ低抵抗としておくことが好ましいが、従来のように走査配線を層間絶縁層上に設ける場合、高精細化に伴って線幅を狭くしなければならないことから、これを補うために線厚を厚くすることが必要となる。
【０００５】
しかしながら、例えば銀などの金属ペーストなどで細幅で厚肉の走査配線を形成する場合、焼成後の収縮力によって、細い走査配線の線幅に応じた狭い範囲の層間絶縁層に大きな収縮応力が生じ、層間絶縁層にクラックが入りやすい問題がある。
【０００６】
一方、走査配線を基板面上に設けると共に、信号配線を層間絶縁層上に設けることも考えられるが、厚い走査配線による大きな段差により、信号配線が破断しやすくなるだけでなく、やはり細い走査配線の線幅に応じた狭い範囲の基板面に収縮応力が加わることで、基板表面に、表面剥離様のクラックが発生しやすくなるという問題もある。
【０００７】
本発明は、上記従来の問題点に鑑みてなされたもので、層間絶縁層や基板を損傷することなく、電気抵抗の小さな走査配線を容易に形成できるようにし、信頼性の高い電子源基板およびこれを用いた画像表示装置を容易に得ることができるようにすることを目的とする。
【課題を解決するための手段】
【０００８】
上記目的のために、本発明の第１は、基板上に、層間絶縁層を介して交差配置された走査配線および信号配線と、それぞれ該走査配線および信号配線に接続されてマトリクス駆動される複数の電子放出素子とを有する電子源基板において、前記走査配線が前記基板に形成された溝内に設けられており、該走査配線上に設けられた前記層間絶縁層上を通って前記信号配線が交差配置されていることを特徴とする電子源基板を提供するものである。
【０００９】
上記本発明の第１は、溝が形成された基板表面にＳｉＯ2膜が形成されていること、
前記走査配線の厚みが、前記溝の深さとほぼ等しいこと、
電子放出素子が、走査配線に接続された走査側素子電極と、信号配線に接続された信号側素子電極との間に、電子放出部を有する素子膜を備えた電子放出素子であること、
前記層間絶縁層が、前記走査配線の長さ方向に連続して設けられていると共に、該走査配線と交差する前記信号配線間に当該走査配線を露出させる切り欠き部を有しており、前記電子放出素子の走査側素子電極と走査配線の接続が、該切り欠き部を介して行われていること、
前記層間絶縁層が、信号配線の下地としても設けられていること、
前記信号側素子電極が、信号側接続体を介して前記信号配線に接続されていると共に、前記走査側素子電極が、走査側接続体を介して前記走査配線に接続されていること、
相隣接する２本の信号配線と２本の走査配線で囲まれた領域にそれぞれ２つの電子放出素子が形成されていること、
をその好ましい態様として含むものである。
【００１０】
また、本発明の第２は、上記本発明の第１に係る電子源基板と、電子線の照射により発光する蛍光体を有する蛍光体基板とが対向配置されていることを特徴とする画像表示装置と、上記相隣接する２本の信号配線と２本の走査配線で囲まれた領域にそれぞれ２つの電子放出素子が形成された電子源基板と、電子線の照射により発光する蛍光体を有する蛍光体基板とが対向配置されており、しかも電子源基板の２つの電子放出素子が蛍光体基板の１画素を構成する蛍光体に対応されていることを特徴とする画像表示装置とを提供するものである。
【００１１】
さらに本発明の第３は、基板上に、層間絶縁層を介して交差配置された走査配線および信号配線と、それぞれ該走査配線および信号配線に接続されてマトリクス駆動される複数の電子放出素子とを有する電子源基板のの製造方法において、
前記基板の表面に一方向に並列された溝を形成する溝形成工程と、
該溝内に前記走査配線を形成する走査配線形成工程と、
該走査配線上に層間絶縁層を形成する層間絶縁層形成工程と、
該層間絶縁層上を通って前記走査配線と交差方向に前記信号配線を形成する信号配線形成工程と
を有することを特徴とする電子源基板の製造方法を提供するものである。
【００１２】
上記本発明の第３は、溝形成工程と走査配線形成工程の間で、基板の溝形成側表面にＳｉＯ2膜を形成すること、
前記走査配線形成工程が、導電性ペーストを前記溝内に充填する工程を有すること、
走査配線に接続された走査側素子電極と、信号配線に接続された信号側素子電極と、走査側素子電極と信号側素子電極との間に電子放出部を有する素子膜とを有する電子放出素子を形成する工程を有すること、
前記層間絶縁層形成工程が、走査配線上に沿って、信号配線との交差部間に走査配線を部分的に露出させる切り欠き部を有する形状に層間絶縁層を形成する工程で、前記走査側素子電極をこの切り欠き部を介して走査配線に接続すること、
前記層間絶縁層形成工程が、信号配線の形成領域にも層間絶縁層を形成する工程であること、
走査線側接続体と信号線側接続体を形成した後走査線側素子電極と信号線側素子電極を形成し、走査線側接続体を介して走査線側素子電極を走査配線に接続し、信号線側接続体を介して信号線側素子電極を信号配線に接続すること、
相隣接する２本の信号配線と２本の走査配線で囲まれた領域にそれぞれ２つの電子放出素子を形成すること、
をその好ましい態様として含むものである。
【００１３】
さらに本発明の第４は、上記本発明の第３に係る電子源基板の製造方法により得られた電子源基板を、電子線の照射により発光する蛍光体を有する蛍光体基板と対向配置することを特徴とする画像表示装置の製造方法と、上記相隣接する２本の信号配線と２本の走査配線で囲まれた領域にそれぞれ２つの電子放出素子を形成する電子源基板の製造方法により得られた電子源基板を、電子線の照射により発光する蛍光体を有する蛍光体基板と対向配置し、しかも電子源基板の２つの電子放出素子を蛍光体基板の１画素を構成する蛍光体に対応させることを特徴とする画像表示装置の製造方法とを提供するものである。
【発明の効果】
【００１４】
本発明によれば、走査配線を、基板に形成された溝内に形成することにより、その底面の他に両側面をも基板と一体化することができる。このため、走査配線を細幅厚肉としても、走査配線の形成時に生じる収縮力を支持する基板と走査線の接合面が底面だけでなく側面にまで拡大されていることにより、平坦な基板表面に走査配線を形成する場合のような表面剥離様のクラックの発生を防止することができる。
【００１５】
また、溝の深さを深くすることにより、走査配線の厚みを大きくしても、走査配線が上方に大きく突出するのを防止することができ、大きな段差がついてしまうことによる信号配線の形成阻害を防止することができる。
【００１６】
さらに、本発明における走査配線は、ペースト状の導電性部材を用いてパターン形成を行っても、溝によって走査線構成材料の流れ出しやダレを防止することができ、高精細なマトリクスパターンを簡易なスクリーン印刷法で形成することが可能となる。
【発明を実施するための最良の形態】
【００１７】
以下、図面に基づいて本発明を説明する。
【００１８】
〔第１の例〕
図１は本発明の第１の例に係る電子源基板の作製プロセスを示す工程図である。
【００１９】
まず、ガラスなどの絶縁性の基板１に、溝２を形成する（図１（ａ））。
【００２０】
溝２の形成方法としては、微粒のセラミック粉を噴射してガラスを削るサンドブラスト法、フッ酸・フッ硝酸等の酸によってガラスを溶解するウエットエッチィング法が適用できる。係る形成方法では、保護膜となるドライフィルムなどを、フォトリソグラフィーにより、表面に開口する溝２のパターンで基板１上に形成してから上記サンドブラストやエッチングを施すことで、所望のパターンで溝２を形成することができる。
【００２１】
本例における溝２の形成は、サンドブラスト法で行った。その際、ガラス製の基板１上に膜厚５０μｍのドライフィルムをフォトリソグラフィー法により所定のパターンに形成した後、＃１０００のアルミナ粉を用いて基板に深さ５０μｍの溝２を形成した。
【００２２】
本例においては、溝２の形成後、基板１の溝２の形成面全面に、ＳｉＯ2膜をスパッタリング法で０．４μｍ形成した。係るＳｉＯ2膜の形成は、省略することもできるが、これを設けると、電子源に有害となる、基板１からのアルカリの拡散を防ぐことができるので好ましい。
【００２３】
次に、走査配線３を形成する（図１（ｂ））。
【００２４】
走査配線３の形成方法は、低コストの手段であるスクリーン印刷法が適当である。本発明においては、予め基板１に設けられた溝２中に印刷ペーストを落としこんで走査配線３を形成する。走査配線３が、高精細配線に必要とされる膜厚の厚い配線であったとしても、走査配線３が溝２の側面と底面とに密着することで、下地の基板１にクラックが生じることがない。また、走査配線３は、後述する層間絶縁層４を形成する前に焼成されるため、層間絶縁層４にクラックを生じることはない。
【００２５】
本例においては、基板１の溝２にスクリーン印刷法により銀ペーストを埋め込んで焼成することで走査配線３を形成した。ここで銀ペーストとは、銀粒子と樹脂からなる主成分を混合したものである。焼成は、ピーク温度４８０℃を１０分保持する温度プロファイルで行った。
【００２６】
次に、上記走査配線３上に沿って層間絶縁層４を形成する（図１（ｃ））。
【００２７】
層間絶縁層４の構成材料は絶縁性を保てるものであればよく、たとえば、ガラス成分を主成分とするペーストを焼成したものが挙げられる。もちろん、感光性を有するペーストの適用も可能である。
【００２８】
層間絶縁層４のパターンは、後に形成する信号配線８との絶縁を保つために、溝２の幅より幅広く形成することが望ましい。また、電子放出素子に電力を供給するための配線経路の確保は、信号配線８との交差部間に切り欠き部５を形成しておくことで得ることができる。層間絶縁層４は、走査配線３上に沿った部分だけに形成してもよいが、図１（ｃ）に示されるように、後述する信号配線８の下地となる部分にも形成して、縦横格子形とすることもできる。信号配線８の下地となる部分にも層間絶縁層４を形成すると、これによって信号配線８の高さ（基板１の表面からの距離）を調整することができ、電子放出素子から放出される電子ビームを集束させる働きを得ることができるので好ましい。
【００２９】
また、通常、層間絶縁層４の形成は、上下配線間の絶縁性を十分確保するために、全面印刷、乾燥、パターン露光、現像、焼成を複数回繰り返して行うことが好ましい。繰り返し数は、絶縁性を考慮して増減することができる。
【００３０】
上記のように、走査配線３の形成後に層間絶縁層４を形成することにより、膜厚の厚い走査配線３を形成しても、走査配線３の形成時に層間絶縁層４にクラックを発生させることがない。
【００３１】
本例においては、フォトペーストを使ってパターンを形成し、焼成することで、走査配線３上に沿った部分と、後述する信号配線８の下地となる部分とからなる格子形の層間絶縁層４を形成した。走査配線３上に沿った部分は、前記サンドブラストで形成した溝２の幅よりも太い幅で、信号配線８との交差部間に切り欠き部５を有する形状とした。また、フォトペーストは、ＰｂＯを主成分としたガラスバインダーと樹脂および感光成分からなる主成分を混合したものである。焼成は、ピーク温度４８０℃を１０分保持する温度プロファイルで行った。
【００３２】
次に、走査側接続体６と信号側接続体７を形成する（図１（ｄ））。
【００３３】
走査側接続体６と信号側接続体７は、走査配線３と走査側素子電極１０間の接続と、信号配線８と信号側素子電極１１間の電気的接続に介在されるもので、導電性薄膜として形成することができる。この導電性薄膜の形成方法としては、真空蒸着法、スパッタリング法、プラズマＣＶＤ法などの真空系を用いる方法や、溶媒にＡｇ成分およびガラス成分を混合した厚膜ペーストを印刷、焼成することにより形成する厚膜印刷法、さらには、Ｐｔペーストを用いたオフセット印刷法、などがある。特に、金属成分を含む溶液を吸収可能な感光性樹脂のパターンをフォトリソグラフィーにより基板１上に形成し、係る樹脂パターンを形成した基板１を前記金属成分を含む溶液に浸漬することで、樹脂パターンに金属成分を含む溶液を吸収させ、最後に焼成工程を経て所定の金属または金属化合物パターンを得る手法は、低コストで高精度の導電性薄膜を形成することができるので好ましい。
【００３４】
走査側接続体６と信号側接続体７を省略し、走査配線３と信号配線８に直接接続された走査側素子電極１０と信号側素子電極１１を形成することも可能であるが、しかし、走査配線３や後述する接続配線９および信号配線８を銀で構成する場合、走査側接続体６と信号側接続体７を設けておくことによって、後述する走査側素子電極１０や信号側素子電極１１への銀の熱拡散を防止することができる。具体的には、後に示す銀配線である信号配線８と接続配線９と、後に示す走査側素子電極１０と信号側素子電極１１との各接続にそれぞれ走査側接続体６と信号側接続体７を介在させ、かつ作成の順番を、まず走査側接続体６と信号側接続体７、次に信号配線８と接続配線９、次に走査側素子電極１０と信号側電極１２とすることで、銀配線である信号配線８と接続配線９の焼成時における走査側素子電極１０と信号側素子電極１１への銀の熱拡散を防ぐことができる。また、信号配線８と接続配線９の作成の後に走査側素子電極１０と信号側素子電極１１を作成することで銀の熱拡散を防ぐ方法も考えられる。
【００３５】
本例においては、金属成分を含む溶液を吸収可能な感光性樹脂のパターンをフォトリソグラフィーにより基板１上に形成し、係る樹脂パターンを形成した基板１を前記金属成分を含む溶液に浸漬することで、樹脂パターンに金属成分を含む溶液を吸収させ、最後に焼成工程を経て所定の金属または金属化合物パターンを得る手法を用いた。本例では、金属成分を含む溶液として白金錯体溶液を用いた。焼成は、ピーク温度５００℃を３０分保持する温度プロファイルで行った。
【００３６】
次に、信号配線８および接続配線９を形成する（図１（ｅ））。
【００３７】
信号配線８および接続配線９は、膜厚が厚い方が電気抵抗を低減でき有利である。そこで、厚膜印刷法を用いるのが有利である。近年、厚膜ペースト印刷にフォトリソグラフィー技術を導入した、フォトペースト法による膜形成技術も開発されており、フォトペースト法による形成も可能であり、配線の幅が狭くなる場合や、大型の基板１に対応して位置精度が要求される場合などは、フォトペースト法が有利である。もちろん、薄膜配線の適用も可能であるが、配線抵抗値を下げるために膜厚を厚くするには、成膜に多大な時間が必要であり、膜の内部応力の問題で、配線抵抗を低く抑えたい場合でも膜を厚くしにくいことから、上記フォトペースト法が好ましい。
【００３８】
また、前記のように、走査側接続体６と信号側接続体７は導電性薄膜で形成されるが、この走査側接続体６と信号側接続体７上により厚い膜厚の信号配線８および接続配線９を形成することで、良好な電気的接続が得やすくなる。特に接続配線９は省略し、走査側接続体６だけで走査配線３と走査側素子電極１０を接続することもできるが、溝２による段差で段切れを生じにくくする上で、接続配線９を設けることが好ましい。
【００３９】
本例では、信号配線８と接続配線９を同時形成した。その際、図１（ｅ）に示されるように、接続配線９は、走査配線３と走査側接続体６間に跨って形成し、信号配線８は、信号側接続体７に接続されるように形成した。形成方法としては、フォトペーストを使ったフォトリソ法を用いた。使用したペーストは、導体成分となるＡｇと感光成分と樹脂を含有するペーストである。
【００４０】
上記信号配線８と接続配線９の形成後、走査配線３と信号配線８に囲まれた領域に、少なくとも走査側接続体６の一部と、信号側接続体７の一部とを露出させる開口部を残して、他の領域を覆うコート絶縁層（不図示）を形成することができる。このコート絶縁層の形成は、前記層間絶縁層４の形成方法と同様の手法で形成することができる。
【００４１】
次に、走査側素子電極１０と信号側素子電極１１を形成する（図１（ｇ））。
【００４２】
係る走査側素子電極１０と信号側素子電極１１は、後に形成する素子膜１２と、走査配線３および信号配線８とのオーム性接触を良好にするために設けられるものである。
【００４３】
本例では、走査側素子電極１０と信号側素子電極１１を同時に形成した。その際、走査側素子電極１０と走査側接続体６が接続し、信号側素子電極１１と信号側接続体７が接続するパターンとした。この形成は、走査側接続体６と信号側接続体７を同時形成した手法と同様の手法で行うことができる。
【００４４】
また、本例では、走査側接続体６を介して同じ走査配線３に接続された２つの走査側素子電極１０を形成すると共に、各走査側素子電極１０に隣接して、それぞれ信号側接続体７を介して隣接する異なる信号側接続体７（信号配線８）に接続された２つの信号側素子電極１１を形成した。
【００４５】
以上で、マトリクス配線の部分が完成する。もちろん、ペースト材料、印刷方法等は、ここで記したものに限るものではない。
【００４６】
最後に、電子放出部を有する導電性薄膜で構成された素子膜１２を形成して、冷陰極電子ビーム源用の電子放出素子を完成させる（図１（ｈ））。本例の電子放出素子は、表面伝導型電子放出素子である。
【００４７】
素子膜１２の成膜方法および電子放出部の形成方法は、従来の方法をそのまま適用することが可能である。
【００４８】
本例では、相隣接する走査側素子電極１０と信号側素子電極１１間にインクジェット塗布方法により、素子膜１２を形成した。その際、まずマトリックス配線が完成した基板１十分にクリーニングした後、撥水剤を含む溶液で表面を処理し、表面が疎水性になるようにした。これはこの後で塗布する素子膜１２形成用の水溶液が、走査側素子電極１０および信号側素子電極１１上に適度な広がりをもって配置されるようにすることが目的である。
【００４９】
本例では、素子膜１２としてパラジウム膜を得る目的で、先ず水８５：イソプロピルアルコール（ＩＰＡ）１５からなる水溶液に、パラジウム−プロリン錯体０．１５重量％を溶解し、有機パラジウム含有溶液を得た。この他若干の添加剤を加えた。
【００５０】
この溶液の液滴を、液滴付与手段として、ピエゾ素子を用いたインクジェット噴射装置を用い、ドット径が６０μｍとなるように調整して走査側素子電極１０および信号側素子電極１１間に付与した。その後この基板１を空気中にて、３５０℃で１０分間の加熱焼成処理をして酸化パラジウム（ＰｄＯ）とした。ドットの直径は約６０μｍ、厚みは最大で１０ｎｍの膜が得られた。
【００５１】
このとき得られた酸化パラジウム膜の平面性および均一性が、その後の素子特性に大きく影響することになる。以上の工程により、素子部分に酸化パラジウム（ＰｄＯ）膜が形成された。
【００５２】
なお、図１は、数素子部分の拡大図であり実際の基板１では、係る素子がマトリックス状に多数配置されることになる。また、本例で得られる電子源基板は、信号配線８を挟んで相隣接する２つの表面伝導型電子放出素子が一対となって駆動されるもので、この一対の表面伝導型電子放出素子を１画素に対応させて画像表示装置を構成することができるものである。
【００５３】
以下、上記素子膜１２形成後に行われる、表面伝導型電子放出素子の形成工程を説明する。
【００５４】
（１）フォーミング工程
フォーミングと呼ばれる工程によって、上記素子膜１２を通電処理して内部に亀裂を生じさせ、電子放出部を形成する。
【００５５】
具体的な方法は、上記基板１の周囲の取り出し電極部を残して、基板全体を覆うようにフード状の蓋をかぶせて基板１との間で内部に真空空間を作り、外部電源より電極端子部から走査配線３および信号配線８に電圧を印加し、走査側素子電極１０および信号側素子電極１１間に通電することによって、素子膜１２を局所的に破壊、変形もしくは変質させることにより、電気的に高抵抗な状態の電子放出部を形成する。
【００５６】
この時若干の水素ガスを含む真空雰囲気下で通電加熱すると、水素によって還元が促進され酸化パラジウム（ＰｄＯ）がパラジウム（Ｐｄ）膜に変化する。
【００５７】
この変化時に膜の還元収縮によって、一部に亀裂が生じるが、この亀裂発生位置およびその形状は元の膜の均一性に大きく影響される。多数の表面伝導型電子放出素子の特性ばらつきを抑えるのに、上記亀裂は中央部に起こり、かつなるべく直線状になることが好ましい。
【００５８】
なお、このフォーミングにより形成した亀裂付近からも、所定の電圧下では電子放出が起こるが、フォーミングを終了しただけではまだ発生効率が非常に低いものである。また、得られた素子膜１２の抵抗値Ｒｓは、１０2〜１０7Ωの値である。
【００５９】
フォーミング処理に用いる電圧波形について図２に示す。
【００６０】
印加した電圧はパルス波形を用いたが、パルス波高値が定電圧のパルスを印加する場合（図２（ａ））と、パルス波高値を増加させながら印加する場合（図２（ｂ））とがある。
【００６１】
図２（ａ）において、Ｔ１およびＴ２は電圧波形のパルス幅とパルス間隔であり、Ｔ１を１μｓｅｃ〜１０ｍｓｅｃ、Ｔ２を１０μｓｅｃ〜１００ｍｓｅｃとし、三角波の波高値（フォーミング時のピーク電圧）は適宜選択する。
【００６２】
図２（ｂ）では、Ｔ１およびＴ２の大きさは同様にとり、三角波の波高値（フォーミング時のピーク電圧）を、例えば０．１Ｖステップ程度ずつ増加させる。
【００６３】
なお、フォーミング処理の終了は、フォーミング用パルスの間に、導電性膜１２を局所的に破壊、変形しない程度の電圧、例えば０．１Ｖ程度のパルス電圧を挿入して素子電流を測定し、抵抗値を求め、例えばフォーミング処理前の抵抗に対して１０００倍以上の抵抗を示した時点で、フォーミングを終了とした。
【００６４】
（２）活性化工程
先に述べたように、フォーミングが終了した状態では電子発生効率は非常に低いものである。電子放出効率を上げるために行われるのが活性化工程である。
【００６５】
この処理は、有機化合物が存在する適当な真空度のもとで、前記のフォーミングと同様にフード状の蓋をかぶせて基板１との間で内部に真空空間を作り、外部から走査配線３および信号配線８を通じてパルス電圧を走査側素子電極１０および信号側素子電極１１間に繰り返し印加することによって行う。そして、炭素原子を含むガスを導入し、それに由来する炭素あるいは炭素化合物を、前記亀裂近傍にカーボン膜として堆積させる工程である。
【００６６】
本工程は、例えばカーボン源としてトルニトリルを用い、スローリークバルブを通して真空空間内に導入し、１．３×１０-4Ｐａを維持することで行うことがｄけいる。導入するトルニトリルの圧力は、真空装置の形状や真空装置に使用している部材などによって若干影響されるが、１×１０-5Ｐａ〜１×１０-2Ｐａ程度が好適である。
【００６７】
図３（ａ），（ｂ）に、活性化工程で用いられる電圧印加の好ましい一例を示す。
【００６８】
印加する最大電圧値は、１０〜２０Ｖの範囲で適宜選択される。図３（ａ）中、Ｔ１は、電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、電圧値は正負の絶対値が等しく設定されている。また、図３（ｂ）中、Ｔ１およびＴ１’はそれぞれ、電圧波形の正と負のパルス幅、Ｔ２はパルス間隔であり、Ｔ１＞Ｔ１’、電圧値は正負の絶対値が等しく設定されている。
【００６９】
活性化処理は、例えば放出電流がほぼ飽和に達した時点で終了することができる。
【００７０】
以上の工程で、電子源基板の製造を終了する。
【００７１】
次に、得られる表面伝導型電子放出素子の基本特性を図４および図５で説明する。
【００７２】
図４は、前述した構成を有する表面伝導型電子放出素子の電子放出特性を測定するための測定評価装置の概略図である。また、以下の説明において、素子電極は、図１における走査側素子電極と信号側素子電極に対応するもので、いずれを走査側としても信号側としてもよいことから、単に素子電極と記す。
【００７３】
表面伝導型電子放出素子の素子電極間１０２，１０３を流れる素子電流Ｉｆ、およびアノードへの放出電流Ｉｅの測定にあたっては、素子電極１０２，１０３に電源５０２と電流計５０１とを接続し、該表面伝導型電子放出素子の上方に電源５０４と電流計５０３とを接続したアノード電極５０５を配置している。図４において、１０１はガラス基板、１０２，１０３は素子電極、１０４は電子放出部を含む薄膜、１０５は電子放出部を示す。また、５０２は素子に素子電圧Ｖｆを印加するための電源、５０１は素子電極１０２，１０３間の電子放出部を含む素子膜１０４を流れる素子電流Ｉｆを測定するための電流計、５０５は素子の電子放出部より放出される放出電流Ｉｅを捕捉するためのアノード電極、５０４はアノード電極５０５に電圧を印加するための高圧電源、５０３は素子の電子放出部５より放出される放出電流Ｉｅを測定するための電流計である。
【００７４】
また、本表面伝導型電子放出素子およびアノード電極５０５は真空装置５０６内に設置され、その真空装置５０６には排気ポンプ５０７および真空計などの機器が具備されており、所望の真空下で本表面伝導型電子放出素子の測定評価を行えるようになっている。なお、アノード電極５０５の電圧は１ｋＶ〜１０ｋＶ、アノード電極５０５と表面伝導型電子放出素子との距離Ｈは２ｍｍ〜８ｍｍの範囲で測定した。
【００７５】
図４に示した測定評価装置により測定された放出電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの関係の典型的な例を図５に示す。なお、放出電流Ｉｅと素子電流Ｉｆは大きさが著しく異なるが、図５ではＩｆ、Ｉｅの変化の定性的な比較検討のために、リニアスケールで縦軸を任意単位で表記した。
【００７６】
素子電極１０２，１０３間に印加する電圧１２Ｖにおける放出電流Ｉｅを測定した結果平均０．６μＡ、電子放出効率は平均０．１５％を得た。また、表面伝導型電子放出素子間の均一性もよく、各表面伝導型電子放出素子間でのＩｅのばらつきは５％と良好な値が得られた。
【００７７】
本表面伝導型電子放出素子は、放出電流Ｉｅに対する三つの特徴を有する。
【００７８】
まず第一に、図５からも明らかなように、ある電圧（しきい値電圧と呼ぶ、図５中のＶｔｈ）以上の素子電圧Ｖｆを印加すると急激に放出電流Ｉｅが増加し、一方しきい値電圧Ｖｔｈ以下では放出電流Ｉｅがほとんど検出されない。すなわち、放出電流Ｉｅに対する明確なしきい値電圧Ｖｔｈを持った非線形素子としての特性を示している。
【００７９】
第二に、放出電流Ｉｅが素子電圧Ｖｆに依存するため、放出電流Ｉｅは素子電圧Ｖｆで制御できる。
【００８０】
第三に、アノード電極５０５に捕捉される放出電荷は、素子電圧Ｖｆを印加する時間に依存する。すなわち、アノード電極５０５に捕捉される電荷量は、素子電圧Ｖｆを印加する時間により制御できる。
【００８１】
上記のような単純マトリクス配置の電子源基板を用いた画像表示装置の一例について、図６を用いて説明する。
【００８２】
図６において、８００は表面伝導型電子放出素子８０７が多数配置された電子源基板を指し、８０１はガラス基板であって、リアプレートと呼ぶ。８０２はガラス基板８０３の内面に蛍光膜８０４とメタルバック８０５等が形成されたフェースプレートである。８０６は支持枠であり、リアプレート８０１、支持枠８０６およびフェースプレート８０２をフリットガラスによって接着し、４００〜５００℃で、１０分以上焼成することで、封着して、外囲器９００を構成する。
【００８３】
この一連の工程を全て真空チャンバー中で行うことで、同時に外囲器９００内部を最初から真空にすることが可能となり、かつ工程もシンプルにすることが可能になる。
【００８４】
図６において、８０８，８０９は、表面伝導型電子放出素子８０７の一対の素子電極と接続されたＸ方向配線およびＹ方向配線（信号配線と走査配線）である。
【００８５】
一方、フェースプレート８０２、リアプレート８０１間に、スペーサーと呼ばれる不図示の支持体を設置することにより、大面積パネルの場合にも大気圧に対して十分な強度を持つ外囲器９００を構成することができる。
【００８６】
図７は、フェースプレート８０２上に設ける蛍光膜８０４の説明図である。蛍光膜８０４は、モノクロームの場合は蛍光体９０２のみからなるが、カラーの蛍光膜８０４の場合は、ブラックストライプあるいはブラックマトリクスなどと呼ばれる黒色導電材９０１と蛍光体９０２とで構成される。ブラックストライプ、ブラックマトリクスが設けられる目的は、カラー表示の場合必要となる三原色蛍光体の、各蛍光体９０２間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜９０２における外光反射によるコントラストの低下を抑制することである。
【００８７】
また、蛍光膜９０２の内面側には通常メタルバック８０５が設けられる。メタルバック８０５の目的は、蛍光体９０２の発光のうち内面側への光をフェースプレート８０２側へ鏡面反射することにより輝度を向上すること、電子ビーム加速電圧を印加するためのアノード電極として作用することなどである。メタルバック８０５は、蛍光膜８０４の作製後、蛍光膜８０４の内面側表面の平滑化処理（通常フィルミングと呼ばれる）を行い、その後Ａ１を真空蒸着等で堆積することで作製できる。
【００８８】
前述の封着を行う際、カラーの場合は各色蛍光体９０２と電子放出素子とを対応させなくてはいけないため、上下基板の突き当て法などで十分な位置合わせを行う必要がある。
【００８９】
封着時の真空度は１０-7ｔｏｒｒ程度の真空度が要求される他、外囲器９００の封止後の真空度を維持するために、ゲッター処理を行なう場合もある。これは、外囲器９００の封止を行なう直前あるいは封止後に、抵抗加熱あるいは高周波加熱等の加熱法により、外囲器内の所定の位置（不図示）に配置されたゲッターを加熱し、蒸着膜を形成する処理である。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の吸着作用により、たとえば１×１０-5ないしは１×１０-7ｔｏｒｒの真空度を維持するものである。
【００９０】
前述した表面伝導型電子放出素子の基本的特性によれば、電子放出部からの放出電子は、しきい値電圧以上では対向する素子電極間に印加するパルス状電圧の波高値と幅によって制御され、その中間値によっても電流量が制御され、もって中間調表示が可能になる。
【００９１】
また、多数の表面伝導型電子放出素子を配置した場合においては、各ラインの走査線信号によって選択ラインを決め、各情報信号ラインを通じて個々の表面伝導型電子放出素子に上記パルス状電圧を適宜印加すれば、任意の表面伝導型電子放出素子に適宜電圧を印加することが可能となり、各表面伝導型電子放出素子をＯＮすることができる。さらに、中間調を有する入力信号に応じて表面伝導型電子放出素子を変調する方式としては、電圧変調方式、パルス幅変調方式が挙げられる。
【００９２】
以下に具体的な駆動装置について図８で説明する。
【００９３】
単純マトリクス配置の電子源基板を用いて構成した画像表示装置であって、ＮＴＳＣ方式のテレビ信号に基づいたテレビジョン表示用の駆動装置の構成例を図８に示す。
【００９４】
図８おいて、１００１は表示パネル、１００２は走査回路、１００３は制御回路、１００４はシフトレジスタ、１００５はラインメモリ、１００６は同期信号分離回路、１００７は情報信号発生器である。
【００９５】
表面伝導型電子放出素子を用いた表示パネル１００１のＸ配線には、走査線信号を印加するＸドライバー１００２が、Ｙ配線には情報信号が印加されるＹドライバーの情報信号発生器１００７が接続されている。
【００９６】
電圧変調方式を実施するには、情報信号発生器１００７として、一定の長さの電圧パルスを発生するが入力されるデータに応じて、適宜パルスの波高値を変調するような回路を用いる。また、パルス幅変調方式を実施するには、情報信号発生器１００７としては、一定の波高値の電圧パルスを発生するが入力されるデータに応じて、適宜電圧パルスの幅を変調するような回路を用いる。
【００９７】
制御回路１００３は、同期信号分離回路１００６より送られる同期信号Ｔｓｙｎｃに基づいて、各部に対してＴｓｃａｎ、ＴｓｆｔおよびＴｍｒｙの各制御信号を発生する。
【００９８】
同期信号分離回路１０６は、外部から入力されるＮＴＳＣ方式のテレビ信号から、同期信号成分と輝度信号成分とを分離するための回路である。この輝度信号成分は、同期信号に同期してシフトレジスタ１００４に入力される。
【００９９】
シフトレジスタ１００４は、時系列的にシリアルに入力される前記輝度信号を、画像の１ライン毎にシリアル／パラレル変換して、制御回路１００３より送られるシフトクロックに基づいて動作する。シリアル／パラレル変換された画像１ライン分のデータ（電子放出素子ｎ素子分の駆動データに相当）は、ｎ個の並列信号として前記シフトレジスタ１００４より出力される。
【０１００】
ラインメモリ１００５は、画像１ライン分のデータを必要時間の間だけ記憶するための記憶装置であり、記憶された内容は、情報信号発生器１００７に入力される。
【０１０１】
情報信号発生器１００７は、各々の輝度信号に応じて、電子放出素子の各々を適切に駆動するための信号源であり、その出力信号はＹ配線を通じて表示パネル１００１内に入り、Ｘ配線によって選択中の走査ラインとの交点にある各々の電子放出素子に印加される。
【０１０２】
Ｘ配線を順次走査することによって、パネル全面の電子放出素子を駆動することが可能になる。
【０１０３】
以上のように本発明による画像表示装置において、こうして各表面伝導型電子放出素子に、パネル内のＸＹ配線を通じ、電圧を印加することにより電子放出させ、高圧端子Ｈｖを通じ、アノード電極であるメタルバックに高圧を印加し、発生した電子ビームを加速し、蛍光膜に衝突させることによって、画像を表示することができる。
【０１０４】
ここで述べた画像形成装置の構成は、本発明の画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号についてはＮＴＳＣ方式を挙げたが、入力信号はこれに限られるものではなく、ＰＡＬ、ＨＤＴＶなどでも同じである。
【０１０５】
〔第２の例〕
図９は本発明の第２の例に係る電子源基板の構成を示す図である。
【０１０６】
本例の電子源基板は、第１の例に対して、一画素あたりの表面伝導型電子放出素子を１つとした電子源基板の例である。
【０１０７】
本例の電子源基板は、走査配線３と信号配線８に囲まれる領域に、それぞれ一対の走査側素子電極１０と信号側素子電極１１を形成することで得ることができる。
【０１０８】
本例においても第１の例と同様に信頼性の高いマトリクス配線を形成でき、良好な画像表示装置を得ることもできる。
【０１０９】
なお、図９において図１と同じ符号は同じ部材または部位を示すものである。
【０１１０】
〔第３の例〕
図１０は本発明の第３の例に係る電子源基板の作製プロセスを示す工程図である。
【０１１１】
本例における表面伝導型電子放出素子は、素子膜１２と走査側素子電極１０および信号側素子電極１１（図１参照）とが一体化されたものとなっている。
【０１１２】
上記一体型表面伝導型電子放出素子の形成は、図１０（ａ）〜（ｃ）に示されるように、図１と同様にして、溝２、走査配線３および切り欠き部５を有する層間絶縁層４を形成した後、素子膜１２と走査側素子電極１０および信号側素子電極１１（図１参照）とが一体化された一体型導電性薄膜１３を形成することで得ることができる。この一体型導電性薄膜１３は、図１に示される走査側素子電極１０および信号側素子電極１１に相当する部分が厚く、この両者間に位置する素子膜１２に相当する部分が薄くなったもので、この一体型導電性薄膜１３を形成した後、信号配線８および接続配線９を形成する。
【０１１３】
その際、一体型導電性薄膜１３と信号配線８の接続を良好にするために一体型導電性薄膜１３と信号配線８の接続部の層間絶縁層４に切れ込みを入れてある。一体型導電性薄膜１３の作成は、例えばスパッタ法により作成したＲｕ膜をフォトリソグラフィーにより所定のパターンに成型することで行うことができる。また、一体型導電性薄膜１３に所定の通電処理を行えば一体型導電性薄膜１３の薄くなっている部分に電子放出部を形成することができる。また、一体型導電性薄膜１３をＰｔで構成することもできる。
【０１１４】
本例においても第１の例と同様に信頼性の高いマトリクス配線を形成でき、良好な画像表示装置を得ることもできる。
【０１１５】
〔第４の例〕
図１０は本発明の第４の例に係る電子源基板の作製プロセスを示す工程図である。
【０１１６】
基本的には、第３の例と同様に、素子膜１２と走査側素子電極１０および信号側素子電極１１（図１参照）とが一体化された表面伝導型電子放出素子を備えた電子源基板の製造プロセスであるが、本例では信号配線８と接続配線９の形成の後に一体型導電性薄膜１３を形成するものとなっている。この点以外は第３の例と同様である。
【０１１７】
本例においても第１の例と同様に信頼性の高いマトリクス配線を形成でき、良好な画像表示装置を得ることもできる。
【図面の簡単な説明】
【０１１８】
【図１】本発明の第１の例に係る電子源基板の作製プロセスを示す工程図である。
【図２】フォーミング工程における電圧パルス波形の説明図である。
【図３】活性化工程で用いられる電圧印加形態の一例を示す図である。
【図４】表面伝導型電子放出素子の電子放出特性を測定するための測定評価装置の概略図である。
【図５】図４の測定評価装置により測定された放出電流Ｉｅおよび素子電流Ｉｆと素子電圧Ｖｆの関係の典型的な例を示す図である。
【図６】単純マトリクス配置の電子源基板を用いた画像表示装置の一例を示す図である。
【図７】図６における蛍光膜の説明図である。
【図８】単純マトリクス配置の電子源基板を用いて構成した画像表示装置における駆動装置の一例を示す図である。
【図９】本発明の第２の例に係る電子源基板の構成を示す図である。
【図１０】本発明の第３の例に係る電子源基板の作製プロセスを示す工程図である。
【図１１】本発明の第４の例に係る電子源基板の作製プロセスを示す工程図である。
【符号の説明】
【０１１９】
１  基板
２  溝
３  走査配線
４  層間絶縁層
５  切り欠き部
６  走査側接続体
７  信号側接続体
８  信号配線
９  接続配線
１０  走査側素子電極
１１  信号側素子電極
１２  素子膜
１０１  ガラス基板
１０２，１０３  素子電極
１０４  素子膜
１０５  電子放出部
５０１  電流計
５０２  電源
５０３  電流計
５０４  高圧電源
５０５  アノード電極
５０６  真空装置
５０７  排気ポンプ
８００  電子源基板
８０１  リアプレート
８０２  フェースプレート
８０３  ガラス基板
８０４  蛍光膜
８０５  メタルバック
８０６  支持枠
８０７  表面伝導型電子放出素子
８０８，８０９  Ｘ方向配線およびＹ方向配線（信号配線と走査配線）
９００  外囲器
９０１  黒色導電材
９０２  蛍光体
１００１  表示パネル
１００２  走査回路
１００３  制御回路
１００４  シフトレジスタ
１００５  ラインメモリ
１００６  同期信号分離回路
１００７  情報信号発生器
【図１】
2005190769.tif 000003
【図２】
2005190769.tif 000004
【図３】
2005190769.tif 000005
【図４】
2005190769.tif 000006
【図５】
2005190769.tif 000007
【図６】
2005190769.tif 000008
【図７】
2005190769.tif 000009
【図８】
2005190769.tif 000010
【図９】
2005190769.tif 000011
【図１０】
2005190769.tif 000012
【図１１】
2005190769.tif 000013