(57)【要約】 【課題】  Ｅ-ビーム加熱方式でカソードを形成する際、有機ＥＬ層及びＴＦＴの性能低下を防止できるようにした有機ＥＬ素子及びその製造方法を提供する。【解決手段】有機ＥＬ素子は、ガラス基板５１、アノード電極５２、有機ＥＬ層５５、カソード電極５６、前記カソード電極５６と接続され、カソード電極５６を外部に引き出すための透明電極５２−１を含んでおり、前記透明電極５２−１に接続され、前記カソード電極に５６に蓄積された電荷を素子の外部に放出させるための配線５２−２を含む。配線５２−２を通して、カソード電極５６に発生する電荷を除去できるため、下部の有機ＥＬ層及びＴＦＴが損傷される現象を防止し、素子の信頼性を向上させる。【選択図】      図５Ｂ
2005174931.tif 000002
【特許請求の範囲】
【請求項１】
アノード電極とカソード電極間の有機ＥＬ層による発光により駆動される有機ＥＬ素子であって、
前記カソード電極に接続され、前記カソード電極に蓄積された電荷を素子の外部に放出させるための配線を含んでいることを特徴とする有機ＥＬ素子。
【請求項２】
基板、アノード電極、有機ＥＬ層、カソード電極、前記カソード電極と接続されてカソード電極を外部に引き出すための透明電極を含む有機ＥＬ素子であって、
前記透明電極に接続され、前記カソード電極に蓄積された電荷を素子の外部に放出させるための配線を含んでいることを特徴とする有機ＥＬ素子。
【請求項３】
前記配線は、導電性物質からなることを特徴とする請求項２に記載の有機ＥＬ素子。
【請求項４】
前記導電性物質は、Ｃｒ、Ｃｕ、Ｍｏ、Ｗ、Ａｕ、Ｎｉ、Ａｇ、Ｔｉ、Ｔａ、Ａｌ、ＡｌＮｄを含んでいることを特徴とする請求項３に記載の有機ＥＬ素子。
【請求項５】
ＴＦＴ及びＴＦＴのドレインに接続するアノード電極を単位ピクセルとし、単位ピクセルがマトリックス状に配列されているアクティブ領域、パッド、有機ＥＬ層、カソード電極、前記カソード電極を前記パッドに接続するための第１配線を含んでいる有機ＥＬ素子であって、
前記カソード電極と接続され、カソード電極に蓄積される電荷を素子の外部に放出させるための第２配線を含んでいることを特徴とする有機ＥＬ素子。
【請求項６】
前記第２配線は、導電性物質からなることを特徴とする請求項５に記載の有機ＥＬ素子。
【請求項７】
前記導電性物質は、Ｃｒ、Ｃｕ、Ｍｏ、Ｗ、Ａｕ、Ｎｉ、Ａｇ、Ｔｉ、Ｔａ、Ａｌ、ＡｌＮｄを含んでいることを特徴とする請求項６に記載の有機ＥＬ素子。
【請求項８】
基板、アノード電極、有機ＥＬ層、カソード電極、前記カソード電極と接続されてカソード電極を外部に引き出すための透明電極を含んでいる有機ＥＬ素子の製造方法であって、
前記カソード電極に蓄積される電荷が、素子の外部に放出されるように前記透明電極と接続され、外部に引き出し可能な形態の配線を形成する段階を含んでいる有機ＥＬ素子の製造方法。
【請求項９】
前記配線を形成する段階は、前記カソード電極形成前であることを特徴とする請求項８に記載の有機ＥＬ素子の製造方法。
【請求項１０】
前記配線を形成する段階は、前記アノード電極形成時であることを特徴とする請求項８に記載の有機ＥＬ素子の製造方法。
【請求項１１】
基板、ＴＦＴ及びＴＦＴのドレインに接続するアノード電極を単位ピクセルとし、単位ピクセルがマトリックス状に配列されているアクティブ領域、パッド、有機ＥＬ層、カソード電極、前記カソード電極をパッドに接続するための第１配線を含んでいる有機ＥＬ素子の製造方法であって、
前記カソード電極に蓄積される電荷が、素子の外部に放出されるように、前記基板上のアクティブ領域の一側に、外部に引き出し可能な形態の第２配線を形成する段階を含んでいる有機ＥＬ素子の製造方法。
【請求項１２】
前記第２配線を形成する段階は、前記カソード電極形成前であることを特徴とする請求項１１に記載の有機ＥＬ素子の製造方法。
【請求項１３】
前記第２配線を形成する段階は、前記第１配線形成時であることを特徴とする請求項１１に記載の有機ＥＬ素子の製造方法。
【請求項１４】
前記第２配線を形成する段階は、前記アノード電極形成時であることを特徴とする請求項１１に記載の有機ＥＬ素子の製造方法。
【請求項１５】
前記第２配線を形成する段階は、前記ＴＦＴのソース/ドレイン電極形成時であることを特徴とする請求項１１に記載の有機ＥＬ素子の製造方法。
【請求項１６】
前記第２配線を形成する段階は、前記ＴＦＴのゲート電極形成時であることを特徴とする請求項１１に記載の有機ＥＬ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフラットパネルディスプレイ（平面表示装置）に関し、特に有機ＥＬ素子及びその製造方法に関する。
【背景技術】
【０００２】
最近、表示装置の大型化により、空間に占める割合が少ない平面表示装置に対する要求が増大している。このような平面表示装置のうちの１つとして、有機発光ダイオード(Organic Light Emitting Diode：ＯＬＥＤ)を使用する有機電界発光素子(以下、有機ＥＬ素子と称する)の技術が急速に発展しており、既に様々な試作品が発表されている。
【０００３】
有機ＥＬ素子は、電子注入電極(Cathode)である第１電極と、正孔注入電極(Anode)である第２電極間に形成された有機発光層に各々電子と正孔を注入すると、電子と正孔が結合し、生成されたエキサイトン(Exciton：励起子)が、励起状態から基底状態に移りながら消滅して発光する素子である。
このような有機ＥＬ素子は、プラズマディスプレイパネル(ＰＤＰ)や無機ＥＬ素子ディスプレイに比べて低い電圧(５〜１０Ｖ)で駆動できるという長所があり、研究が活発にされている。
【０００４】
そして、有機ＥＬ素子は、広い視野角、高速応答性、高コントラストなどの優れた特徴を有しているため、グラフィックディスプレイのピクセル、テレビ映像ディスプレイや表面光源(Surface Light Source)のピクセルとして用いられる。さらに、プラスチックのように柔軟(Flexible)な透明基板上にも素子を形成したり、非常に薄くて軽く作ったりすることができ、色特性が優れているために、次世代平面ディスプレイ(ＦＰＤ)に適合した素子である。
また、既によく知られた液晶表示装置(ＬＣＤ)に比べて、バックライトが不要で電力消費が少なく、色感が優れているという長所もある。
一般的に、有機ＥＬ素子は、その構造及び駆動方法において、パッシブタイプとアクティブタイプとで区分される。
【０００５】
まず、パッシブタイプ有機ＥＬ素子を説明すると、次の通りである。
図１ａ及び図１ｂは、従来技術に係るパッシブタイプ有機ＥＬ素子の製造工程を示す平面図である。パッシブタイプ有機ＥＬ素子の製造方法は、まず図１Aに示すように、ガラス基板１上にアノードとして用いるためのＩＴＯストリップ２を形成する。
この後、形成するカソードと接続して、後で金属ラインを取り出すことが容易なようにカソードの先端が形成される部分に、長さの短いＩＴＯストリップ２-１を同時に形成する。
【０００６】
そして、必要に応じて前記ＩＴＯストリップ２、２-１上に補助電極を形成してから、その上に絶縁膜３を形成する。カソード間の絶縁のために、電気的絶縁隔壁４を形成する。その後、図１Bに示したように、正孔輸送層、発光層、電子輸送層等からなる有機ＥＬ層５を被覆後、Ｍｇ-Ａｇ合金とアルミニウム、またはその他の導電性物質でカソード６を形成する。
この時、前記有機ＥＬ層５を前記ＩＴＯストリップ２-１上に形成せず、カソード６はＩＴＯストリップ２-１上に形成して、ＩＴＯストリップ２-１にコンタクトできるようにする。
【０００７】
最後に、封止材７を用いて封止板８を接着し、パッシブタイプ有機ＥＬディスプレイパネルを完成する。
【０００８】
次に、アクティブタイプ有機ＥＬ素子を説明すれば次の通りである。
図２A乃び図２Bは、アクティブタイプ有機ＥＬ素子の製造工程を示した平面図である。
【０００９】
まず、図２Aに示すように、ガラス基板１１上に、アクティブ領域１２とパッド１３を各々形成する。その後、金属ライン１４をカソードに接続することを容易にするために、前もってカソードの一端が位置する部分に、前記パッド１３と電気的に接続されるメタル配線１４を形成する。
図には示されないが、前記アクティブ領域１２は、駆動トランジスター(ＴＦＴ)と駆動トランジスター(ＴＦＴ)のドレイン電極に接続されるアノード電極からなる各単位セルが、マトリックス状に配列された構造を有する。
【００１０】
続いて、図２Bに示すように、アクティブ領域１２上に有機ＥＬ層１５を形成する。この時、前記メタル配線１４上には有機ＥＬ層１５が形成されないようにし、前記メタル配線１４がこの後形成されるカソードとコンタクトすることができるようにする。
次に、前記有機ＥＬ層１５上にカソード１６を形成する。この時、カソード１６がメタル配線１４にコンタクトすることができるように、カソード１６をメタル配線１４の上部まで形成する。続いて、酸素吸着層、水分吸収層、防湿層などの保護膜層(図示せず)を形成し、封止材１７を用いて封止板１８を接着させ、アクティブタイプの有機ＥＬディスプレイパネルを完成する。
【００１１】
上述した有機ＥＬ素子はパッシブタイプであるか、アクティブタイプであるかにかかわらず、真空状態で、先ず有機ＥＬ層を形成し、次にカソードメタル薄膜を形成しなければならない。この時、メタル薄膜を形成する方法には、真空蒸着法、スパッタ法、イオン-プレーティング法の３種類がある。
この中、真空蒸着法が、上記カソード形成時に広く使用されている。
【００１２】
また、真空蒸着法は、抵抗加熱蒸着方式、Ｅ-ビーム加熱蒸着方式、高周波加熱蒸着方式、レーザービーム加熱蒸着方式の４つに分類される。
カソードを形成するために、上述した方法のうち抵抗加熱蒸着方式が最も多く用いられている。
【００１３】
図３は、抵抗加熱蒸着方式を説明するための概略図である。
抵抗加熱蒸着方式でカソードメタル薄膜を形成するためには、まずチャンバーの下部に熱蒸着する試料、例えばアルミニウム(Ａｌ)が満たされたボート３１を設ける。続いてチャンバーの上部にあるサンプルホルダーに基板３２を配置し、基板の下部には基板３２に望む形態の薄膜が蒸着できるようにマスク３３を配置する。そして、チャンバーを真空状態にして、ボート３１に一定の電流を流して温度を上げると、ボート３１上のアルミニウムが蒸発する。この蒸発したアルミニウム分子が、基板３２に蒸着されて基板３２上にカソード３４が形成される。
【００１４】
しかし、上述の抵抗加熱蒸着方式は、予熱時間がたくさんかかり、試料が納められるボートの容量が限定されるため、ボートを何度も交換しなければならない。また、ボートを交換するごとに、チャンバーの真空状態を解除しなければならないが、再度チャンバーを真空状態にするためには２〜３時間要し、大量生産に適合しない。
したがって抵抗加熱方式より予熱時間が速く、ボートの代わりにるつぼ(crucible)を用いるＥ-ビーム加熱方式の方が量産に適している。
【００１５】
図４は、Ｅ-ビーム加熱方式による蒸着工程を説明するための概略図である。
Ｅ-ビーム加熱方式を用いてカソードメタル薄膜を形成するためには、まずチャンバーの下部に熱蒸着する試料、例えばアルミニウムが満たされたるつぼ４１を装着する。続いてチャンバーの上部にあるサンプルホルダーに基板４２を配置し、基板の下部には、基板に望む形態の薄膜が蒸着することができるようにマスク４３を配置する。そして、前記るつぼ４１の側面には、電子を放出するフィラメント４４を設け、前記フィラメント４４から放出された電子が、るつぼ４１に移動できるように磁力を発生する磁石４５をるつぼ４１の周囲に配置する。次に、前記フィラメント４４を加熱すると、電子が放出され、放出された電子は前記磁石４５の磁力により円を描きながら、るつぼ４１内のアルミニウム試料の中心に衝撃を加える。
【００１６】
したがって、アルミニウムは高エネルギーの電子により蒸発温度まで加熱される。この気化したアルミニウム分子が基板４２に蒸着され、基板４２上にカソード４６が形成される。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかしながら、従来の技術に係るＥ-ビーム加熱方式でカソード４６を形成する場合、次のような問題点がある。
フィラメント４４から放出される電子により成膜されたカソード４６上に電荷が蓄積され、これにより有機ＥＬ層及びＴＦＴの性能が低下し、結局、素子の信頼性が大きく低下する。
【００１８】
本発明は上記の問題点を解決するもので、その目的は、Ｅ-ビーム加熱方式でカソードを形成することによる有機ＥＬ層及びＴＦＴの性能低下を防止できるようにした、有機ＥＬ素子及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
上記目的を達成するために、本発明に係る有機ＥＬ素子は、基板、アノード電極、有機ＥＬ層、カソード電極、前記カソード電極と接続してカソード電極を外部に引き出すための透明電極を含む有機ＥＬ素子において、前記透明電極に接続され、前記カソード電極に蓄積された電荷を素子の外部に放出させるための配線を含んでいることを特徴とする。
【００２０】
上記目的を達成するために、本発明に係る有機ＥＬ素子の製造方法は、基板、アノード電極、有機ＥＬ層、カソード電極、前記カソード電極と接続してカソード電極を外部に引き出すための透明電極を含む有機ＥＬ素子の製造方法において、前記カソード電極に蓄積された電荷が、素子の外部に放出されるように、前記透明電極と接続される外部に引き出し可能な形態の配線を形成する段階を含んでいることを特徴とする。
【発明の効果】
【００２１】
本発明の有機ＥＬ素子及びその製造方法には次のような効果がある。
カソード形成のためのＥ-ビーム蒸着工程により、蓄積された電荷を基板の外部に取り出すことができる。したがって、カソード電極に生じた電荷により、下部の有機ＥＬ層及びＴＦＴが損傷される現象を防止し、結局、素子の信頼性を向上させることができる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明に係る有機ＥＬ素子及びその製造方法の好適な実施例について、添付の図面に基づいて詳細に説明する。
【００２３】
まず、本発明に係るパッシブタイプ有機ＥＬ素子について説明する。
図５A及び図５Bは、本発明に係るパッシブタイプの有機ＥＬ素子の製造工程を示す平面図である。
【００２４】
まず、図５Aに示すように、ガラス基板５１上にアノードとして用いるためのＩＴＯストリップ５２を形成する。
この時、金属ラインをカソードに接続することを容易にするために、前もってカソードの一端が位置する部分に、長さが短いＩＴＯストリップ５２-１を同時に形成する。続いて前記ＩＴＯストリップ５２-１を短絡させ、カソード電極の形成時にカソード電極上に蓄積される電荷を、ガラス基板５１の外部に放出するための配線５２-２も共に形成する。
【００２５】
この時、配線５２-２をＩＴＯストリップ５２-１と共に形成することは、単に本発明の望ましい一実施例である。前記配線５２-２の位置が有機ＥＬ素子の有効な画面表示領域の外部であり、かつその上部に他のホールが生成されない。したがって、全体の製造工程のいつでも形成できる。
勿論、カソード形成後に前記配線５２-２を形成して蓄積された電荷が外部に放出されるようにすることができる。ただし、カソードの形成時にＥ-ビーム工程によりカソード上に形成される電荷が速かに外部に排出することができるように、可能であればカソードの形成前に前記配線５２-２を形成することが望ましい。
【００２６】
そして前記配線５２-２の材料としては、導電性を有する物質(例えば、Ｃｒ、Ｃｕ、Ｍｏ、Ｗ、Ａｕ、Ｎｉ、Ａｇ、Ｔｉ、Ｔａ、Ａｌ、ＡｌＮｄ等)を用いる。
そして、必要に応じて、前記ＩＴＯストリップ５２、５２-１上に補助電極を形成してから、その上に絶縁膜５３を形成し、カソード間の絶縁のために電気的絶縁隔壁５４を形成する。
【００２７】
その後、図５Bに示すように、正孔輸送層、発光層、電子輸送層等からなる有機ＥＬ層５５を被覆する。この後、形成するカソードとＩＴＯストリップ５２-１間のコンタクトのために、ＩＴＯストリップ５２-１上には有機ＥＬ層５５を形成しない。
そして、カソード５６は、Ｅ-ビーム蒸着工程によって、Ｍｇ-Ａｇ合金、アルミニウムのような導電性物質から形成される。この時、前記カソード５６をＩＴＯストリップ５２-１上にまで形成し、ＩＴＯストリップ５２-１とカソードをコンタクトさせる。
【００２８】
前記Ｅ-ビーム蒸着工程中に前記カソード５６に電荷が蓄積されるが、この電荷はカソード５６にコンタクトしたＩＴＯストリップ５２-１を経て、配線５２-２を通してガラス基板５１の外部に放出される。
最後に、封止材５７を用いて封止板５８を接着させ、パッシブタイプ有機ＥＬディスプレイパネルを完成する。
【００２９】
次に、本発明に係るアクティブタイプの有機ＥＬ素子について説明する。
図６A乃び図６Bは、本発明に係るアクティブタイプの有機ＥＬ素子の製造工程を示す平面図である。
【００３０】
まず、図６Aに示すように、ガラス基板６１上にアクティブ領域 ６２とパッド６３を各々形成する。そして、この後形成するカソードに接続し、金属ラインをパッド６３側に取り出すことが容易なように、前もってカソードの一方の先端が位置する部分に、前記パッド６３と電気的に接続される第１配線６４を形成する。
続いて、カソードの他方の先端が位置する部分には、カソード形成時に蓄積された電荷を、ガラス基板６１の外部に取り出すための第２配線６５を形成する。
【００３１】
前記アクティブ領域６２は示さなかったが、駆動トランジスター(ＴＦＴ)と駆動トランジスター(ＴＦＴ)のドレイン電極に接続されるアノード電極からなる単位セルが、マトリックス状に配列された構造を有し、その形成方法は次の通りである。
【００３２】
ガラス基板６１上に島状の半導体膜を形成し、半導体膜を含んだ全面にゲート絶縁膜を形成する。そしてゲート絶縁膜上の半導体膜の中央部分に重なる位置に、ゲート電極を形成する。続いて、前記ゲート電極をマスクとして、前記半導体膜に対してｐ型またはｎ型の不純物を注入する。そして、前記注入された不純物を活性化させるために、加熱処理を施してソース領域及びドレイン領域を形成することにより、駆動トランジスター(ＴＦＴ)を完成する。そして前記駆動トランジスター(ＴＦＴ)を含んだ全面に絶縁膜を形成する。続いて、前記絶縁膜とゲート絶縁膜を貫通して、駆動トランジスター(ＴＦＴ)のソース電極及びドレイン電極に各々連結するコンタクトを形成し、また全面に絶縁膜を形成する。そして、前記ドレイン電極に接続されるコンタクト表面が露出するように、前記平坦化絶縁膜と絶縁膜を選択的に除去してビアホールを形成する。続いて、前記ビアホールを埋め込むことができるように、前記ビアホールを含んだ平坦化絶縁膜上にアノード電極用物質を蒸着する。そして前記アノード電極がピクセル単位で分離できるようにアノード電極用物質を選択的に除去してアノード電極を形成し、発光部を除外した部分に絶縁膜を形成してアクティブ領域６２を構成する。
【００３３】
この時、第２配線６５の形成は上述したように、第１配線６４の形成と同時に形成される。しかし、上述した第２配線６５の形成時点は単に一実施例であり、アクティブ領域６２のアノード電極を形成する時に形成しても良く、ソース/ドレイン電極として用いられる半導体膜を形成する時やゲート電極を形成する時、共に形成してもよい。
そして、その材料としては導電性を有する物質(例えば、Ｃｒ、Ｃｕ、Ｍｏ、Ｗ、Ａｕ、Ｎｉ、Ａｇ、Ｔｉ、Ｔａ、Ａｌ、ＡｌＮｄ等)を用いる。
【００３４】
引続き、図６Bに示すように、アクティブ領域６２上に有機ＥＬ層６６を形成する。
この時、前記第１、第２配線６４、６５上には、有機ＥＬ層６６が形成されないようにし、この後、形成するカソードと第１、第２配線６４、６５がコンタクトできるようにする。
【００３５】
続いて、Ｅ-ビーム蒸着工程により、前記有機ＥＬ層６６上にカソード ６７を形成する。この時、カソード６７が第１、第２配線６４、６５とコンタクトできるように、カソード６７を第１、第２配線６４、６５上にまで形成する。
前記Ｅ-ビーム蒸着工程中に前記カソード６７上に電荷が蓄積されるが、この電荷はカソード６７にコンタクトした第２配線６５を通してガラス基板６１の外部に放出される。
【００３６】
その後、酸素吸着層、水分吸収層、防湿層などの保護膜層(図示せず)を形成し、封止材６８を用いて封止板６９を接着させて、アクティブタイプの有機ＥＬディスプレイパネルを完成する。
【００３７】
図７は、本発明にしたがって、量産時に使用する大型基板上に、少なくとも2個の有機ＥＬ素子のアレイを示す図面である。
すなわち、図７は各有機ＥＬ素子から電荷を取り出すための配線６５を全て接続し、接続された部分をガラス基板の端部まで形成し、外部でのコンタクトが容易なように製造した場合を示したものである。
【００３８】
以上説明した内容を通して当業者であれば、本発明の技術思想を逸脱しない範囲で多様な変更及び修正が可能であることが分かる。
したがって、本発明の技術的範囲は実施例に記載された内容で限定されることではなく、特許請求範囲により定められなければならない。
【図面の簡単な説明】
【００３９】
【図１Ａ】従来技術に係るパッシブタイプ有機ＥＬ素子の製造工程を示す平面図である。
【図１Ｂ】従来技術に係るパッシブタイプ有機ＥＬ素子の製造工程を示す平面図である。
【図２Ａ】従来技術に係るアクティブタイプ有機ＥＬ素子の製造工程を示す平面図である。
【図２Ｂ】従来技術に係るアクティブタイプ有機ＥＬ素子の製造工程を示す平面図である。
【図３】抵抗加熱蒸着方式を説明するための工程概略図である。
【図４】Ｅ-ビーム加熱方式を説明するための工程概略図である。
【図５Ａ】本発明に係るパッシブタイプ有機ＥＬ素子の製造工程を示す平面図である。
【図５Ｂ】本発明に係るパッシブタイプ有機ＥＬ素子の製造工程を示す平面図である。
【図６Ａ】本発明に係るアクティブタイプ有機ＥＬ素子の製造工程を示す平面図である。
【図６Ｂ】本発明に係るアクティブタイプ有機ＥＬ素子の製造工程を示す平面図である。
【図７】量産時に使用する大型基板上で、本発明に係る複数個の有機ＥＬ素子のアレイを示す平面図である。
【符号の説明】
【００４０】
５１ ガラス基板
５２、５２-１      ＩＴＯストリップ
５２-２     配線
５３ 絶縁膜
５４ 隔壁
５５ 有機ＥＬ層
５６ カソード
５７ 封止材
５８ 封止
【図１Ａ】
2005174931.tif 000003
【図１Ｂ】
2005174931.tif 000004
【図２Ａ】
2005174931.tif 000005
【図２Ｂ】
2005174931.tif 000006
【図３】
2005174931.tif 000007
【図４】
2005174931.tif 000008
【図５Ａ】
2005174931.tif 000009
【図５Ｂ】
2005174931.tif 000010
【図６Ａ】
2005174931.tif 000011
【図６Ｂ】
2005174931.tif 000012
【図７】
2005174931.tif 000013