(57)【要約】【課題】  半導体チップに形成された各バンプと、配線基板の端子形成部に形成された前記各バンプに対応するリード端子との位置合わせ精度を高精度に行なうことができ、しかも安価である半導体チップの実装構造を提供すること。【解決手段】  半導体チップ１４に凸状のチップ側アライメント嵌合片１を形成し、配線基板１２に凹状部３を有する基板側アライメント嵌合片２を形成し、前記チップ側アライメント嵌合片１を前記基板側アライメント嵌合片２の凹状部３に嵌合させて、前記配線基板１２上に半導体チップ１４を実装する。【選択図】      図１
2005311250.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップに形成されたバンプを配線基板本体上に形成されたリード端子に対して電気的に接続させた半導体チップの実装構造において、
前記半導体チップは凸状のチップ側アライメント嵌合片が形成されており、前記配線基板は凹状部を有する基板側アライメント嵌合片が形成されており、前記チップ側アライメント嵌合片を前記基板側アライメント嵌合片の凹状部に嵌合させて、前記配線基板上に半導体チップが実装されていることを特徴とする半導体チップの実装構造。
【請求項２】
前記基板側アライメント嵌合片の凹状部は、嵌合される前記チップ側アライメント嵌合片を底部中心方向へ案内可能な傾斜面とされた内壁を有し、その開口部の内径寸法が前記チップ側アライメント嵌合片の内径寸法よりも大きく形成され、嵌合時に前記凸状のチップ側アライメント嵌合片の先端面が位置する前記凹状部内の仮想面における内径寸法が前記チップ側アライメント嵌合片の先端面の内径寸法に許容精度誤差を加算した寸法とされた逆円錐台形状に形成されている請求項１に記載の半導体チップの実装構造。
【請求項３】
前記チップ側アライメント嵌合片の先端面と側面とがなす角部は面取り形成されている請求項２に記載の半導体チップの実装構造。
【請求項４】
前記チップ側アライメント嵌合片は少なくとも半導体チップの回路面における一の対角隅部に形成されており、前記基板側アライメント嵌合片は前記配線基板上の前記チップ側アライメント嵌合片と対応する位置に形成されている請求項１乃至３の何れか１項に記載の半導体チップの実装構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示パネルやフレキシブル配線基板などの配線基板に半導体チップを搭載する際のアライメント技術に特徴を有する半導体チップの実装構造に関する。
【背景技術】
【０００２】
近年、半導体チップに形成された複数のバンプを、基板本体上に形成された前記複数のバンプの各々と対応するリード端子に対し異方性導電膜を介して電気的に接続した配線基板が多く用いられている。
【０００３】
図６は、半導体チップを基板の端子形成部に実装するＣＯＧ（chip on glass）方式を採用した、前記配線基板としての液晶表示パネルの概略を示す斜視図である。
【０００４】
このようなＣＯＧ実装方式を用いた液晶表示パネルの基板本体１０は、透明なガラスあるいはポリカーボネートなどの透明な樹脂からなり、略矩形の平板状に形成されて、略平行に相対向するように配設された２枚の透明基板１１、１２を有している。
【０００５】
この２枚の透明基板１１、１２のうち、観察者側である表面側に位置する透明基板（フロント基板）１１の端縁１１ａから、反観察者側である背面側に位置する透明基板（リア基板）１２の一端縁が突出するように延出形成されている。この延出形成された部分は、端子形成部１２Ａとされている。そして、端子形成部１２ＡにはＩＴＯ（Indium Tin Oxide）などからなる透明導電膜をフォトリソ法などにより所定のパターンにパターニングすることによりリード端子１３が形成されている。
【０００６】
前記リード端子１３上には、半導体チップとしてのＩＣチップ１４が実装されている。
【０００７】
このＩＣチップ１４は、図７に示すように、端子形成部１２Ａのリード端子１３と対向するように配置された回路面１５に、金などの金属製のバンプ１６が複数形成されており、前記回路面１５の主要部は樹脂層（図示せず）により被覆されて保護されている。そして、前記ＩＣチップ１４は、前記各バンプ１６と、当該各バンプ１６に対応するリード端子１３とを導通させるようにして、異方性導電膜１７を介して前記リア基板１２の端子形成部１２Ａに実装されている。
【０００８】
なお、接着材としての異方性導電膜１７は、たとえば、樹脂の表面にＮｉおよびＡｕをメッキして形成された導電粒子１８を、エポキシ樹脂などの絶縁性の接着母材中に分散混入したものを用いる。このように、絶縁性の接着母材から構成された異方性導電膜１７を用いることで、ＩＣチップ１４と基板本体１０とは、前記バンプ１６とリード端子１３との間に挟持される前記導電粒子１８を介してのみ、電気的に接続可能な構成とされている。
【０００９】
ところで、前記透明基板１２にＩＣチップ１４を実装する際には、ＩＣチップ１４と、前記透明基板１２の端子形成部１２Ａのそれぞれに位置合わせ用のアライメントマークを形成しておき、その両アライメントマークをＣＣＤカメラ等で撮影して映像として表示し、オペレータがその映像を観察しながら前記両アライメントマークを重ね合わせるように、例えばＩＣチップ１４の位置調整を行なうことで、前記ＩＣチップ１４に形成された各バンプ１６と、透明基板１２の端子形成部１２Ａに形成された前記各バンプ１６に対応するリード端子１３とを重ねて電気的に接続するようになされている。
【００１０】
【特許文献１】特開２００４−７９９０５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、前述のようにＣＣＤカメラ等の光学装置を用い、機械的に位置合わせを行った場合であっても、前記ＩＣチップ１４に形成された各バンプ１６と透明基板１２の端子形成部１２Ａに形成された前記各バンプ１６に対応するリード端子１３との位置合わせ精度は、各メーカーが保証するところで約±３μmであった。また、前記位置合わせ精度を±１μmとする光学装置は自ずと高価格なものとなる。
【００１２】
そこで、本発明は、半導体チップに形成された各バンプと、配線基板の端子形成部に形成された前記各バンプに対応するリード端子との位置合わせ精度を高精度に行なうことができ、しかも安価である半導体チップの実装構造を提供することを目的とするものである。
【課題を解決するための手段】
【００１３】
前述した目的を達成するため、本発明の半導体チップの実装構造の特徴は、半導体チップに形成されたバンプを配線基板本体上に形成されたリード端子に対して電気的に接続させた半導体チップの実装構造において、前記半導体チップは凸状のチップ側アライメント嵌合片が形成されており、前記配線基板は凹状部を有する基板側アライメント嵌合片が形成されており、前記チップ側アライメント嵌合片を前記基板側アライメント嵌合片の凹状部に嵌合させて、前記配線基板上に半導体チップが実装されている点にある。
【００１４】
また、前記基板側アライメント嵌合片の凹状部は、嵌合される前記チップ側アライメント嵌合片を底部中心方向へ案内可能な傾斜面とされた内壁を有し、その開口部の内径寸法が前記チップ側アライメント嵌合片の内径寸法よりも大きく形成され、嵌合時に前記凸状のチップ側アライメント嵌合片の先端面が位置する前記凹状部内の仮想面における内径寸法が前記チップ側アライメント嵌合片の先端面の内径寸法に許容精度誤差を加算した寸法とされた逆円錐台形状に形成されている点にある。
【００１５】
そして、前記チップ側アライメント嵌合片の先端面と側面とがなす角部は面取り形成されている点にある。
【００１６】
さらに、前記チップ側アライメント嵌合片は少なくとも半導体チップの回路面における一の対角隅部に形成されており、前記基板側アライメント嵌合片は前記配線基板上の前記チップ側アライメント嵌合片と対応する位置に形成されている点にある。
【発明の効果】
【００１７】
前述した目的を達成するため、本発明の半導体チップの実装構造によれば、半導体チップは凸状のチップ側アライメント嵌合片が形成されており、前記配線基板は凹状部を有する基板側アライメント嵌合片が形成されており、前記凸状のチップ側アライメント嵌合片を基板側アライメント嵌合片の凹状部に嵌合させることで、簡単かつ高精度で、しかも安価に前記半導体チップに形成された複数のバンプと前記配線基板上に形成されたリード端子との位置合わせをすることができる。
【００１８】
その際、前記基板側アライメント嵌合片の凹状部は逆円錐台形状に形成されているので、前記チップ側アライメントが前記凹状部に嵌合する際に位置ずれが生じ、その先端面が逆円錐台形状とされた前記凹状部の内壁に当接したとしても、前記凹状部を構成する内壁が前記チップ側アライメント嵌合片を底部中心方向へ案内するように作用し、前記チップ側アライメント嵌合片を摺接させながら自然落下状態で前記凹部内の所定の位置に嵌合させることができる。
【００１９】
また、逆円錐台形状の凹状部はその開口部の内径寸法が前記チップ側アライメント嵌合片の内径寸法よりも大きいので嵌合させ易い。そして、嵌合時に前記凸状のチップ側アライメント嵌合片の先端部が到達することとなる前記凹状部内の仮想面における内径寸法を、前記チップ側アライメント嵌合片の先端面の内径寸法とその許容誤差を勘案して設計することで、高精度なアライメントも可能となる。
【００２０】
そして、前記チップ側アライメント嵌合片の先端面と側面とが成す角部を面取り形成することで、この面取りされた角部と前記凹状部を構成する内壁との摺接をよりスムーズなものとすることができる。
【００２１】
さらに、前記チップ側アライメント嵌合片を少なくとも半導体チップの回路面における一つの対角隅部に形成するとともに、前記基板側アライメント嵌合片を前記配線基板上の前記チップ側アライメント嵌合片と対応する位置に形成することで、前記半導体チップに形成された複数のバンプと前記配線基板上に形成されたリード端子との位置合わせをより確実に行なうことができる。
【発明を実施するための最良の形態】
【００２２】
本実施形態においては、従来例に倣い、配線基板としての液晶表示パネルの透明基板に半導体チップとしてのＩＣチップを搭載する場合をもって説明する。なお、前述した従来の半導体チップの実装構造を備えた液晶表示パネルの構成と同一の構成については同一の符号を付して説明する。
【００２３】
図１は本発明の半導体チップの実装構造を示す要部断面図である。
【００２４】
本実施形態のＩＣチップ１４は、透明基板１２の端子形成部１２Ａに対向するように配置された回路面１５に、前記透明基板１２に形成されるリード端子１３と導通させることを目的として、金などの金属からなるバンプ１６が複数形成されている。
【００２５】
そして、前記回路面１５には、複数のバンプ１６の他、前記バンプ１６と前記リード端子１３との位置合わせを目的として、凸状のチップ側アライメント嵌合片１が形成されている。なお、チップ側アライメント嵌合片１はバンプ１６と異なる材質、例えば樹脂材で形成してもよいが、製造上の簡便性の観点よりバンプ１６と同じ材質で、かつバンプ１６と同時に形成した方が好ましい。
【００２６】
本実施形態において、前記凸状のチップ側アライメント嵌合片１は、図２（Ａ）に上面図、（Ｂ）に正面図を示すように前記リード端子１３との導通を目的として形成される複数のバンプ１６と同一高さの円柱状とされ、前記回路面１５の四隅に形成されている。そして、前記回路面１５の主要部は窒化珪素等のパッシベーション膜（図示せず）により被覆されて保護されている。
【００２７】
また、本実施形態の透明基板は端子形成部１２Ａを有し、前記端子形成部１２ＡにはＩＴＯ（Indium Tin Oxide）などからなる透明導電膜をフォトリソ法などにより所定のパターンにパターニングすることにより複数のリード端子１３が形成されている。
【００２８】
そして、前記端子形成部１２Ａの前記チップ側アライメント嵌合片１と対応する位置には、前記チップ側アライメント嵌合片１を寸法的な遊びを持たせた状態で嵌合（遊嵌）可能な凹状部３を有する基板側アライメント嵌合片２が形成されている。
【００２９】
本実施形態において、前記基板側アライメント嵌合片２の凹状部３は、図３（Ａ）に上面図、（Ｂ）に正面図を示すように先端面に開口し、内壁４を前記チップ側アライメント嵌合片１を底部中心方向へ案内可能な傾斜面とされた逆円錐台形状に形成されている。そして、前記凹状部３の開口部の内径寸法は、前記チップ側アライメント嵌合片１の内径寸法よりも大きく形成されている。このように前記凹状部３の開口部の内径寸法を前記チップ側アライメント嵌合片１の先端面の内径寸法よりも大きく形成することで、前記チップ側アライメント嵌合片１を嵌合させ易くなる。一方、嵌合時に前記凸状のチップ側アライメント嵌合片１の先端部が到達する仮想面（図１中、２点鎖線で示す）における内径寸法は、前記チップ側アライメント嵌合片１の先端面の内径寸法に許容精度誤差を加算した寸法とされている。なお、前記基板側アライメント嵌合片２の高さ寸法は、複数のバンプ１６の高さ寸法との関係において適当な高さ寸法に形成するものとする。
【００３０】
そして、本実施形態においては、前記チップ側アライメント嵌合片１を前記基板側アライメント嵌合片２の凹状部３に嵌合することでアライメントが行われ、前記半導体チップ１４に形成された複数のバンプ１６と前記配線基板１２上に形成されたリード端子１３との位置合わせがなされている。
【００３１】
つまり、前記基板側アライメント嵌合片２の凹状部３は逆円錐台形状に形成され、前記チップ側アライメント嵌合片１は前記凹状部３の底部内径より小径とされた先端面を有する円柱状に形成されているので、仮に、図１中に実線で示すように、前記チップ側アライメント嵌合片１が前記凹状部３に嵌合する際に位置ずれが生じ、その先端面が逆円錐台形状とされた前記凹状部３の内壁４に当接したとしても、図１中に矢印で示すように、前記凹状部３を構成する内壁４が前記チップ側アライメント嵌合片１を底部中心方向へ案内するように作用するので、図１中に鎖線で示すように前記チップ側アライメント嵌合片１を摺接させながら前記凹状部３内の所定の位置に嵌合させることができる。
【００３２】
そして、嵌合時に前記凸状のチップ側アライメント嵌合片１の先端部が到達することとなる前記凹状部３内の仮想面における内径寸法を、前記チップ側アライメント嵌合片１の先端面の内径寸法とその許容誤差を勘案して設計することで、高精度なアライメントも可能となる。つまり、前記凹状部３内の仮想面における内径寸法を前記チップ側アライメント嵌合片１の先端面の内径寸法＋２μmとすれば、前記凹状部３内の定位置に前記チップ側アライメント嵌合片１が納まったときのアライメント精度も±１μｍとなる。
【００３３】
なお、本実施形態においては、図１に示すように、前記基板側アライメント嵌合片２は、前記透明基板１２の上面を前記凹状部３の底部として形成されており、前記チップ側アライメント嵌合片１は複数のバンプ１６と同寸法に形成されている。そのため、嵌合時に前記凸状のチップ側アライメント嵌合片１の先端部は前記透明基板１２からリード端子１３の高さ寸法分だけ上方に位置することとなる。よって、この前記透明基板１２からリード端子１３の高さ寸法分だけ上方に位置する仮想面における内径寸法が、前記チップ側アライメント嵌合片１の先端面の内径寸法に許容精度誤差を加算した寸法とされていれば、本実施形態においては、高精度なアライメントが可能になる。同様に、例えば、前記チップ側アライメント嵌合片１の形状をバンプ１６よりも高さ寸法を短く形成する場合においても、嵌合時に前記凸状のチップ側アライメント嵌合片１の先端部が到達する仮想面における内径寸法を、前記チップ側アライメント嵌合片１の先端面の内径寸法に許容精度誤差を加算した寸法とすることで、高精度なアライメントを行うことが可能となる。
【００３４】
さらに、前記チップ側アライメント嵌合片１を少なくともＩＣチップ１４の回路面１５における一つの対角隅部に形成するとともに、前記基板側アライメント嵌合片２を前記透明基板１２上の前記チップ側アライメント嵌合片１と対応する位置に形成することで、前記ＩＣチップ１４に形成された複数のバンプ１６と前記配線基板上に形成されたリード端子との位置合わせをより確実なものとすることができる。
【００３５】
そして、このようにして位置合わせをした状態で、前記ＩＣチップ１４を、各バンプ１６と、当該各バンプ１６に対応するリード端子１３とを導通させるようにして異方性導電膜１７を介して前記透明基板１２の端子形成部１２Ａに実装することで、電気的接続の安定した液晶表示パネルを得ることができる。
【００３６】
なお、前記チップ側アライメント嵌合片１の先端面と側面とがなす角部は、図４（Ａ）に上面図、（Ｂ）に正面図を示すように、面取りしてもよい。前記チップ側アライメント嵌合片１の先端面と側面とがなす角部を面取り形なすれば、この面取りされた角部を前記凹状部３を構なする内壁との摺接をよりスムーズなものとすることができる。
【００３７】
また、前記チップ側アライメント嵌合片１の形状は前記バンプ１６と同じ形状としなくてもよいし、その形状も円柱状に限らない。例えば、図５（Ａ）上面図、（Ｂ）に正面図を示すような円錐台形状としてもよい。
【００３８】
このように、本実施形態の半導体チップの実装構造によれば、半導体チップに形成された各バンプと、配線基板の端子形成部に形成された前記各バンプに対応するリード端子との位置合わせ精度を簡単、かつ、高精度に行なうことができる。しかも、本実施形態の実装構造によれば、高精度な位置合わせを可能とする光学装置を必要としないので、コストを削減することができる。
【００３９】
なお、本発明は、前述した実施の形態に限定されるものではなく、必要に応じて種々の変更が可能である。
【００４０】
例えば、本実施の形態の配線基板として、液晶表示パネルを例示したが、これに限らず、有機ＥＬ表示液晶表示パネルであってもよいし、フレキシブル配線基板やリジットな回路配線基板であってもよい。
【図面の簡単な説明】
【００４１】
【図１】本発明の半導体チップの実装構造を示す要部断面図
【図２】本実施形態のチップ側アライメント嵌合片の（Ａ）上面図と（Ｂ）正面図
【図３】本実施形態の基板側アライメント嵌合片の（Ａ）上面図と（Ｂ）正面図
【図４】別の形状のチップ側アライメント嵌合片の（Ａ）上面図と（Ｂ）正面図
【図５】さらに別の形状のチップ側アライメント嵌合片の（Ａ）上面図と（Ｂ）正面図
【図６】ＣＯＧ方式を採用した液晶表示パネルの概略を示す斜視図
【図７】従来の液晶表示パネルの半導体チップの実装構造を示す要部断面図
【符号の説明】
【００４２】
１  チップ側アライメント嵌合片
２  基板側アライメント嵌合片
３  凹状部
４  内壁
１０  基板本体
１２  透明基板
１２Ａ  端子接続部
１３  リード端子
１４  ＩＣチップ
１５  回路面
１６  バンプ
【図１】
2005311250.tif 000003
【図２】
2005311250.tif 000004
【図３】
2005311250.tif 000005
【図４】
2005311250.tif 000006
【図５】
2005311250.tif 000007
【図６】
2005311250.tif 000008
【図７】
2005311250.tif 000009