(57)【要約】      （修正有）【課題】ＴＦＴ液晶パネルと同等のコントラストでクロストークおよび上下方向の輝度ムラがなく、かつパッシブ液晶パネルより少ない消費電力を実現する液晶表示装置を提供することにある。【解決手段】データ信号線と、3段のシフト回路で構成された第一のラッチ回路と、各ラッチに接続された第二のラッチ回路を有し、第二のラッチ回路の各出力が赤緑青の各色の画素に対応した電極に各々接続される画素電極駆動回路を用いて、電極を２乃至３２ごとに時分割駆動した。また、画素電極駆動回路の＋電源はラッチ回路の制御線から供給し、データ信号線と２本の制御線とＧＮＤ線の縦横に２本ずつの配線で画素電極基板に接続する構成とした。更に、画素電極駆動回路は左右対称形とすることでＦＳＡ法での基板形成に適した構造とした。【選択図】図１
2005165209.tif 000002
【特許請求の範囲】
【請求項１】
対向して配置された画素電極基板と対抗電極基板と、前記画素電極基板と前記対抗電極基板の間に設けられた液晶層と、前記画素電極基板に設けられた行電極と列電極とからなるマトリックス状の複数の画素電極と、前記行電極と列電極の交差部に設けられた複数の画素電極駆動回路と、前記対抗電極基板に設けられた対抗電極とからなる液晶表示装置において、前記画素電極駆動回路はデータ信号と第一の制御信号とを入力する第一のラッチ回路と、前記第一のラッチ回路の出力と第二の制御信号とを入力する第二のラッチ回路とからなり、前記第二のラッチ回路の出力に直列接続された複数の画素電極と対抗電極とで時分割駆動することを特徴とする液晶表示装置。
【請求項２】
前記第一のラッチ回路はｍ段（ｍは1以上の整数）のシフト回路で構成され、前記第二のラッチ回路はｍ個で構成され、前記ｍ個のラッチ回路の各出力がｍ分割された画素電極に接続されていることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記ｍ段のシフト回路は3段のシフト回路で構成され、前記3段のシフト回路の出力に接続された前記第二のラッチ回路の各出力が赤緑青の各色の画素に対応した画素電極に各々接続されていることを特徴とする請求項２記載の液晶表示装置。
【請求項４】
前記直列接続された複数の画素電極は、２乃至３２の画素電極からなることを特徴とする請求項１記載の液晶表示装置。
【請求項５】
前記時分割駆動は、前記直列接続された複数の画素電極単位で同期して駆動することを特徴とする請求項１記載の液晶表示装置。
【請求項６】
前記画素電極駆動回路は、＋電源を前記第一の制御信号と前記第二の制御信号から供給されることを特徴とする請求項１記載の液晶表示装置。
【請求項７】
前記画素電極基板は、前記画素電極駆動回路を前記データ信号と前記第一の制御信号と前記第二の制御信号とＧＮＤとの縦横に２本ずつの信号線で配線したことを特徴とする請求項１記載の液晶表示装置。
【請求項８】
前記画素電極基板は、ＦＳＡ法を用いて形成したことを特徴とする請求項８記載の液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＴＦＴ液晶パネルに見られるように画素に駆動用の回路を設け、比較的少ない行数を時分割駆動する液晶パネルの構造及び駆動方法に関し、特に、階調特性に優れ、安価で低消費電力の液晶表示装置に関する。
【背景技術】
【０００２】
液晶パネルの駆動方法には、パッシブマトリクス型とアクティブマトリクス型がある。パッシブマトリクス型液晶表示装置は、構造が単純で安価なためＰＤＡなど静止画表示が中心のディスプレイに採用されている。一方アクティブマトリクス型液晶表示装置は、高コントラスト比の表示を実現でき、しかも多色表示が容易なことからパーソナルコンピュータやワークステーション等に幅広く使用されている。
【０００３】
パッシブマトリクス型液晶表示装置は、行電極群と列電極群との間に液晶層を保持してマトリクス状の画素を設けて構成されたものである。そして、複数の電極からなる画素単位を時分割駆動している。その駆動方法として、電圧平均化法、ＳＡ法、ＭＬＡ法等がある。
【０００４】
アクティブマトリクス型液晶表示装置は、アクティブ素子で個々の画素をＯＮ／ＯＦＦして画像を表示する構造で、トランジスタを使用したＴＦＴが一般的である。ＴＦＴ液晶パネルの駆動方法は、交流化信号の極性反転を画素単位に行うドット反転駆動、走査線単位に行うライン反転駆動、１フレーム単位に行うフレーム反転駆動の３種類が主に実用化されている。表示品質は、ドット反転駆動が一番良く、次にライン反転駆動で少しクロストークが発生する。フレーム反転駆動では、縦に激しいクロストークが発生し、画面上下方向に輝度勾配を持ったムラが発生する。また、消費電力は、フレーム反転駆動が一番少なく、ライン反転駆動はフレーム反転駆動の約３倍、ドット反転駆動はフレーム反転駆動の約６倍になる。これらの駆動法は、液晶に印加される交流信号の反転周期を、画素単位もしくは走査線単位で切り変えて印加し、実効的な交流反転周期を短くすれば、部分的に液晶に印加される極性が変わっていくので、画面のちらつきが改善される（例えば、特許文献１参照。）。
【０００５】
また、ＴＦＴ液晶パネルにおいて用いられる基板としては、ａ−ＳｉＴＦＴやｐ−ＳｉＴＦＴが一般的であったが、近年ではｃ−ＳｉＴＦＴを用いた液晶表示装置も出現し始めている。
【０００６】
ｃ−ＳｉＴＦＴ基板の作製方法としては，
（１）ｃ−Ｓｉウエハー上に直接トランジスタを配列した画像表示部分を形成し、それをそのまま表示用駆動基板として用いる方法
（２）ｃ−Ｓｉウエハー上に直接トランジスタを配列した画像表示部分を形成した後、その回路面をガラス基板に接着し、その後裏面を研削・研磨してから画素電極を配線結合することによって表示駆動用基板を形成する方法
（３）ｃ−Ｓｉウエハー上にトランジスタ回路素子を形成して、研削・研磨によって薄膜化し、異方性エッチングによって各トランジスタ回路素子を分離する。その分離したトランジスタ回路素子を、液体中で基板上の画素表示部に対応した穴に配置し、その後に電極を形成して表示駆動用基板を形成する方法
などであるが、これ以外にもアモルファスシリコンのレーザーアニールによる方法なども研究されている（例えば、非特許文献１参照。）。
【特許文献１】特公平５−２９９１６号公報
【非特許文献１】Ｉｎｆｏｒｍａｔｉｏｎ  Ｄｉｓｐｌａｙ：Ｖｏｌ．１５、Ｎｏ．１１、Ｎｏｖｅｍｂｅｒ  １９９９
【発明の開示】
【発明が解決しようとする課題】
【０００７】
パッシブマトリクス型のような時分割駆動においては、行電極数が増えるにしたがって液晶に印加される実効電圧のＯＮ／ＯＦＦ比が小さくなってコントラストが低下する。従って、実用上印加できる行電極数に限界があり、パネルの大型化には向かないという欠点がある。一方で、アクティブマトリクス型の場合は、交流信号で駆動するため画面がちらつき、ドット反転駆動で改善すると消費電力が大きくなるという欠点を有している。
【０００８】
ＴＦＴを形成する基板については、ａ−ＳｉＴＦＴやｐ−ＳｉＴＦＴを用いた従来の液晶表示装置は安価で大面積の液晶表示装置を作ることが出来るが、トランジスタの移動度が小さいため素子を小さく出来ない、高速動作が出来ないという欠点を有している。ｃ−Ｓｉウエハーそのものを画像表示領域として用いる方法は、電子・正孔のウエハー厚み方向への漏れや同方向への浮遊容量の発生などのために、他の単結晶シリコンを用いる方法に比べてトランジスタの高速動作が出来ない。また、表示パネルと同面積のｃ−Ｓｉウエハーを必要とするため、パネルの大型化や低コスト化には向かないという欠点があった。
【０００９】
また、ｃ−Ｓｉウエハー上にトランジスタ回路素子を形成して、研削・研磨によって薄膜化し、異方性エッチングによって各トランジスタ回路素子を分離した後、液体中で基板上に配置させる方法においては、配線などトランジスタ回路以外の部分をｃ−Ｓｉプロセスで形成する必要がないため比較的安価にｃ−ＳｉＴＦＴを用いた液晶表示装置を作ることができるが、分離後のトランジスタ回路素子が大きいため透明電極形成領域が減少して開口率が小さくなるという欠点を有している。また、１画素に１素子を載せた場合ａ−ＳｉＴＦＴより高価になる。
【００１０】
本発明は、このような従来の問題を解決しようとするもので、構造が簡単で低消費電力かつ表示品質の良い液晶表示装置を提供することができる。
【課題を解決するための手段】
【００１１】
本発明は、画素電極基板に設けられた3段のシフト回路で構成された第一のラッチ回路と、各ラッチに接続された第二のラッチ回路を有し、第二のラッチ回路の各出力が赤緑青の各色の画素に対応した電極に各々接続される画素電極駆動回路を用いて、第二のラッチ回路の出力に直列接続された画素電極と対向電極基板に設けられた対抗電極とで２乃至３２ごとに時分割駆動することにより、上記課題を解決したものである。
【００１２】
また、画素電極駆動回路の＋電源はラッチ回路の制御線から供給し、データ信号線と２本の制御線とＧＮＤ線の縦横に２本ずつの配線で画素電極基板に接続する構成とした。更に、画素電極駆動回路は左右対称形とすることでＦＳＡ法での基板形成に適した構造とした。
【発明の効果】
【００１３】
以上のように、本発明によれば、液晶パネルを複数の画素電極駆動回路を用いて２乃至３２ごとの低いｄｕｔｙで時分割駆動することにより、ＴＦＴで見られるようなクロストークを解消し、高コントラストな表示品質で、且つ消費電力が少ない液晶表示装置を提供することが出来る。また、一つの画素電極駆動回路は赤緑青の３色分のラッチ回路が２乃至３２ごとに時分割駆動する構成とし、画素電極基板にＦＳＡ法で形成することで画素電極駆動回路の数を大幅に減らすことが出来たため、安価な液晶表示装置を提供することが出来る。
【発明を実施するための最良の形態】
【００１４】
本発明の液晶表示装の画素電極駆動回路は、図１に示したように、データ信号線1のデータを入力する第一のラッチ回路は赤緑青に対応した3段のシフト回路で構成され、第一の制御線３の信号により各色に対応したデータをラッチする。そして、第一のラッチ回路の出力は第二のラッチ回路の入力に接続され、第二の制御線２の信号により赤緑青に対応したデータをラッチし夫々赤（Ｒ）緑（Ｇ）青（Ｂ）の端子に出力する。また、電源のＧＮＤは端子４に接続され、＋電源は第一及び第二の制御線から供給されるためにダイオード１３を設けてある。
【００１５】
図２は、本発明の画素電極駆動回路のチップの外観図で、各符号は図１の対応した符号の配線が接続された端子である。各端子は点対称に配置されており、ＦＳＡ法を用いてチップを画素電極基板の穴に設置するときに、１８０°回転した方向に設置されても動作するようなチップ形状となっている。チップ形状を工夫して、一定方向にのみ設置されるようにしても良い。
図３は、ＦＳＡ法により形成した画素電極基板の一例である。図3の例では、３行ごとに一つの画素電極駆動回路を設置し、縦に２本と横に２本のＣｒ、Ｍｏ等の金属配線で結線している。Ｒ、Ｇ、Ｂの出力端子はＩＴＯ等の透明電極で形成された３行分の列電極に接続した。画素電極駆動回路の＋電源をラッチ回路の制御線から供給することで、データ信号線と２本の制御線とＧＮＤ線の縦横に２本ずつの配線で画素電極基板に接続する構成とした。
【００１６】
図４は、本発明の画素電極基板の断面図である。プラスチック等の基板４１に画素電極駆動回路４２を設置し、その上に平滑化膜４３、第１層の配線４４、絶縁膜４５、第２層の配線４６を形成している。本実施例では、開口率を高め消費電力を少なくするために、第１層の配線４４と第２層の配線４６は絶縁膜４５をはさんで積層した２層構造としている。１画素の面積が大きくて配線領域の確保が容易であるならば、第１層の配線４４と第２層の配線４６が同じ層に並ぶ１層構造でもよい。
【００１７】
図５は、液晶パネルと駆動ＩＣの結線図である。駆動ＩＣ５１と表示部５２は、データ信号線１で列ごとに、第一の制御線３で行ごとに、第二の制御線２とＧＮＤ４は表示部外でそれぞれ１本にまとめて接続されている。例えば、１６２行×１２８列×３（ＲＧＢ）のカラー液晶パネルの場合、データ信号線１が１２８本、第一の制御線３が５４本、第二の制御線２とＧＮＤ４が各１本、対向基板の行電極用に３本で、合計１８７本になる。
【００１８】
次に、図６の本発明の画素電極駆動回路の駆動波形を用いて、動作について説明する。各画素の点灯か消灯かを制御する画像データのデータ信号１ｓは、画素電極基板の列ごとのデータ信号線１に入力される。先ず、赤の画像データが一行目より順番に入力されたものを、第一の制御信号３ｓ−１〜ｎにより各行の第一のラッチ回路１１Ｂにラッチする。次に緑、青のデータを同様にして第一のラッチ回路１１Ｇ、１１Ｒにラッチとシフトを繰り返し、各色に対応した第一のラッチ回路にデータをラッチする。その後、第二の制御信号２ｓで第二のラッチ回路１２Ｂ、１２Ｇ、１２Ｒにデータをラッチして端子Ｂ、Ｇ，Ｒに出力する。本実施例では、第一のラッチ回路は赤緑青に対応した３段のシフト回路で構成されているが、ｍ段（ｍは１以上の複数）構成としてもよい。
【００１９】
以上の動作が１階調を表現する期間であり、この期間が階調数回繰り返されて1選択期間となる。更に、列電極を３行ごとに時分割駆動しているので１／３ｄｕｔｙ駆動となり、１選択期間の３倍が１フレーム期間となる。例えば、１６２行×１２８列（ＲＧＢ）の液晶パネルをフレーム周波数が６０Ｈｚで、３２階調で駆動した場合、１フレーム期間は１６．７ｍｓ、１選択期間は５．６ｍｓ、１階調期間は１７４μｓｅｃとなる。１階調期間に１６２回データを書き込むことになるので、１．０７μｓに一回データを書き込めばよいことになる。このとき、データ信号の振幅を出来るだけ小さくことにより消費電力を小さくすることが出来る。本実施例では、時分割駆動は３分割としたが、２から３２分割の何れで駆動してもよい。このとき、２分割から４分割はＴＮ液晶、５分割から１０分割はＨＴＮ液晶（ＴＮ液晶を９０°以上にねじったもの）、１１分割以上はＳＴＮ液晶が一般的に用いられる。
本発明においては、液晶の表示モードは前記モードに限定されるものではなく、ホメオトロピックやＯＭＩモードなども考えられる。
【００２０】
また、低ｄｕｔｙ駆動のみに着目すれば、有機ＥＬなども考えられる。
【００２１】
また、駆動方法はＳＡ駆動、階調方式はＰＷＭ方式を用いたが、電圧平均化法、ＭＬＡ法、ＦＲＣ階調方式などを用いてもよいことは言うまでもない。
【００２２】
本実施例の画素電極基板は、ＦＳＡ法を用いて画素電極基板の穴にｃ−Ｓｉで形成した画素電極駆動回路を配置して形成したが、他の方法でも構わない。例えば、ｐ−Ｓｉ薄膜で粒界を大きくして、界面を揃えて移動度を向上させた連続粒界結晶シリコンを用いて形成しても同様の効果が得られる。
【図面の簡単な説明】
【００２３】
【図１】本発明の画素電極駆動回路の回路図である。
【図２】本発明の画素電極駆動回路のチップの外観図である。
【図３】本発明の画素電極基板の詳細図である。
【図４】本発明の画素電極基板の断面図である。
【図５】本発明の液晶パネルと駆動ＩＣの結線図である。
【図６】本発明の画素電極駆動回路の駆動波形である。
【符号の説明】
【００２４】
１  データ信号線
１ｓ  データ信号
２  第二の制御線
２ｓ  第二の制御信号
３  第一の制御線
３ｓ  第一の制御信号
４  ＧＮＤ
Ｒ，Ｇ，Ｂ  出力信号
１１Ｒ，１１Ｇ，１１Ｂ  第一のラッチ回路
１２Ｒ，１２Ｇ，１２Ｂ  第二のラッチ回路
１３  ダイオード
１４  バッファー
１５  コンデンサ
４１  基板
４２  画素電極駆動回路
４３  平滑化膜
４４  第１層の配線
４５  絶縁膜
４６  第２層の配線
５１  駆動ＩＣ
５２  表示部
【図１】
2005165209.tif 000003
【図２】
2005165209.tif 000004
【図３】
2005165209.tif 000005
【図４】
2005165209.tif 000006
【図５】
2005165209.tif 000007
【図６】
2005165209.tif 000008