(57)【要約】【課題】駆動トランジスタのスレッショルド電圧を補償することができる画素回路を含み、画素回路内に存在する寄生キャパシタンスによって発生するキックバック影響を低減可能な発光表示装置を提供する。【解決手段】直前走査線Ｓn-1より与えられる直前選択信号に応答して導通され、互いに直列に接続されるトランジスタＭ４-1，Ｍ４-2と、２つのトランジスタＭ４-1，Ｍ４-2と並列的に接続されるキャパシタＣstと、現在走査線Ｓｎより与えられる現在選択信号に応答してデータ電圧ＤｍをキャパシタＣstの第１電極に印加するトランジスタＭ５と、キャパシタＣstの電圧に依存するゲート・ソース電圧に対応する電流を出力するトランジスタＭ１と、トランジスタＭ１からの電流に対応して発光する発光素子ＯＬＥＤを備える。【選択図】図５
2005316385.tif 000002
【特許請求の範囲】
【請求項１】
データ電圧を伝達する複数のデータ線と、選択信号を伝達する複数の走査線と、前記走査線とデータ線に電気的に接続された複数の画素回路とを備えた発光表示装置において、
前記画素回路は、
各々第１制御信号に応答して導通し、互いに直列に接続される第１及び第２トランジスタと、
前記直列に接続された第１及び第２トランジスタと並列的に接続される第１キャパシタと、
前記選択信号に応答して前記データ電圧を前記第１キャパシタの第１電極に印加する第３トランジスタと、
前記第１キャパシタの電圧に依存するゲート・ソース電圧に対応する電流を出力する第４トランジスタと、
前記第４トランジスタを介して流れる電流に対応して発光する発光素子と、
を備えたことを特徴とする発光表示装置。
【請求項２】
前記第１トランジスタの第１電極は前記第１キャパシタの第１電極に接続され、第１トランジスタの第２電極は前記第２トランジスタの第１電極に接続され、前記第２トランジスタの第２電極は前記第１キャパシタの第２電極に接続されることを特徴とする請求項１に記載の発光表示装置。
【請求項３】
前記第１及び第２トランジスタによって組合せゲートトランジスタが形成されることを特徴とする請求項２に記載の発光表示装置。
【請求項４】
前記第１及び第２トランジスタは互いに異なる大きさを有することを特徴とする請求項２に記載の発光表示装置。
【請求項５】
前記第２トランジスタのチャンネル長さは前記第１トランジスタのチャンネル長さより長いことを特徴とする請求項４に記載の発光表示装置。
【請求項６】
前記画素回路は、  
前記第１キャパシタの第１電極と前記第４トランジスタのゲートとの間に接続される第２キャパシタと、
前記第１制御信号に応答して前記第４トランジスタをダイオード形態に接続する第１スイッチと、を更に備え、
前記第４トランジスタのゲートが第２キャパシタの第２電極に接続され、前記第４トランジスタのソースが前記第１キャパシタの第２電極に接続されて前記電流が出力されることを特徴とする請求項１に記載の発光表示装置。
【請求項７】
前記第１スイッチは、前記第１制御信号に応答して導通され、直列に接続された第５及び第６トランジスタを含むことを特徴とする請求項６に記載の発光表示装置。
【請求項８】
前記第５及び第６トランジスタによって組合せゲートトランジスタが形成されることを特徴とする請求項７に記載の発光表示装置。
【請求項９】
第２制御信号に応答して前記第４トランジスタから出力される電流を前記発光素子に伝達する第２スイッチを更に備え、
前記第２制御信号は、前記第１制御信号及び前記選択信号の後に印加されることを特徴とする請求項８に記載の発光表示装置。
【請求項１０】
前記第１制御信号は、前記選択信号直前に印加される直前選択信号であることを特徴とする請求項１に記載の発光表示装置。
【請求項１１】
前記発光素子は、有機物質の発光を利用する素子であることを特徴とする請求項１〜請求項１０のいずれか１項に記載の発光表示装置。
【請求項１２】
データ電圧を伝達する複数のデータ線、第１及び第２選択信号を含む選択信号を各々伝達する複数の走査線、及び前記走査線とデータ線に電気的に接続された複数の画素回路を含む発光表示装置において、
前記画素回路は、
前記データ線に接続される第１主電極と、前記第２選択信号に応答して導通して前記データ電圧を伝達する第２主電極を備えた第３トランジスタと、
前記第３トランジスタによって伝達されたデータ電圧に対応する電圧を保存する第１キャパシタと、
互いに直列に接続されて形成され、前記第１選択信号に応答して導通して前記第１キャパシタと並列接続される第１及び第２トランジスタと、
前記第１キャパシタに保存された電圧に対応する電流を出力する第４トランジスタと、
互いに直列に接続されて形成され、前記第１選択信号に応答して導通して前記第４トランジスタをダイオード形態に接続する第５及び第６トランジスタと、
前記第１キャパシタの第１電極と前記第４トランジスタの制御電極の間に接続されて前記第４トランジスタのスレッショルド電圧に対応する電圧が保存される第２キャパシタと、
前記第４トランジスタを介して流れる電流に対応する光を放出する発光素子と、
を備えたことを特徴とする発光表示装置。
【請求項１３】
前記第１及び第２トランジスタは互いに大きさが異なることを特徴とする請求項１２に記載の発光表示装置。
【請求項１４】
前記第１及び第２トランジスタのうち、前記第３トランジスタの第２主電極に電気的に接続される１つのトランジスタは、他の１つのトランジスタよりもチャンネル長さが短いことを特徴とする請求項１３に記載の発光表示装置。
【請求項１５】
前記第５及び第６トランジスタは互いに大きさが異なることを特徴とする請求項１２に記載の発光表示装置。
【請求項１６】
前記第５及び第６トランジスタのうち、前記第４トランジスタの制御電極に電気的に接続される１つのトランジスタは、他の１つのトランジスタよりチャンネル長さが短いことを特徴とする請求項１５に記載の発光表示装置。
【請求項１７】
データ電圧を伝達する複数のデータ線、第１及び第２選択信号を含む選択信号を各々伝達する複数の走査線、及び前記走査線とデータ線に電気的に接続された複数の画素回路を含む発光表示装置において、
前記画素回路は、
前記データ線に接続される第１主電極と、前記第２選択信号に応答して導通して前記データ電圧を伝達する第２主電極を備えた第３トランジスタと、
前記第３トランジスタによって伝達されたデータ電圧に対応する電圧を保存する第１キャパシタと、
前記第１キャパシタに保存された電圧に対応する電流を出力する第４トランジスタと、
互いに直列に接続されて形成され、前記第１選択信号に応答して導通されて前記第４トランジスタをダイオード形態に接続する第５及び第６トランジスタと、
前記第４トランジスタを介して流れる電流に対応する光を放出する発光素子と、
を備えたことを特徴とする発光表示装置。
【請求項１８】
前記第５及び第６トランジスタは互いに大きさが異なることを特徴とする請求項１７に記載の発光表示装置。
【請求項１９】
前記第５及び第６トランジスタのうち、前記第４トランジスタの制御電極に電気的に接続される１つのトランジスタは、他の１つのトランジスタよりチャンネル長さが短いことを特徴とする請求項１８に記載の発光表示装置。
【請求項２０】
前記第５及び第６トランジスタによって組合せゲートトランジスタが形成されることを特徴とする請求項１７に記載の発光表示装置。
【請求項２１】
前記画素回路は、
前記第１キャパシタの第１電極と前記第４トランジスタのゲートとの間に接続される第２キャパシタと、
各々第１制御信号に応答して導通されて前記第１キャパシタと並列的に接続される第７トランジスタを更に備えたことを特徴とする請求項１７に記載の発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は発光表示装置に係り、特に有機物質の発光を利用した有機発光表示装置に関する。
【背景技術】
【０００２】
一般に有機発光表示装置は有機物質の発光を利用した有機発光素子を利用した表示装置であって、行列形態に配列されたＮ×Ｍ個の有機発光セルを電圧駆動、或いは電流駆動して映像を表示する。
【０００３】
このような有機発光セルは、ダイオード特性を有していて有機発光ダイオード（または、ＯＬＥＤ、或いは有機発光素子）とも呼ばれ、アノード（ＩＴＯ膜）、有機薄膜、カソード電極層（金属膜）の構造を有している。有機薄膜は電子と正孔の均衡を良くして発光効率を向上させるために発光層（ＥＭＬ）、電子輸送層（ＥＴＬ）及び正孔輸送層（ＨＴＬ）を含む多層構造からなり、また、別途の電子注入層（ＥＩＬ）と正孔注入層（ＨＩＬ）を含んでいる。このような有機発光セルがＮ×Ｍ個のマトリックス形態に配列されて有機ＥＬ表示パネルを形成する。
【０００４】
このように構成される有機発光セルを駆動する方式には単純（または受動）マトリックス方式と、薄膜トランジスタ（ＴＦＴ）またはＭＯＳＦＥＴを利用した能動駆動方式がある。単純マトリックス方式は正極配線が負極配線に直交するように形成し、両配線（ライン）を選択して駆動する。また、能動駆動方式は薄膜トランジスタを各ＩＴＯ画素電極に接続し、薄膜トランジスタのゲートに接続されたキャパシタ容量に書き込まれた信号電圧に応じて駆動する方式である。
【０００５】
以下では従来の能動駆動有機発光表示装置の画素について説明する。図１は従来の画素の等価回路図であって、Ｎ×Ｍ個の画素のうちの一つの画素を等価的に示した図面である。
【０００６】
図１に示したように、画素回路は有機発光素子ＯＬＥＤ、２つのトランジスタＳＭ、ＤＭ及びキャパシタＣstを備えている。２つのトランジスタＳＭ、ＤＭはＰＭＯＳ型トランジスタを用いているが、ＮＭＯＳ型トランジスタを用いても、回路と動作信号を適当に変更すれば、同様な動作をさせることができる。
【０００７】
スイッチングトランジスタＳＭがゲートに印加される選択信号Ｓｎに応答して導通すれば、データ線Ｄｍからのデータ電圧ＶdataがトランジスタＤＭのゲートに印加される。その結果、トランジスタＳＭが遮断されてからも、キャパシタＣstに充電されたゲート・ソース間電圧Ｖgsに対応して、トランジスタＤＭに電流ＩOLEDが流れ、この電流ＩOLEDに対応して有機発光素子ＯＬＥＤが発光する。このとき、有機発光素子ＯＬＥＤに流れる電流ＩOLEDは、以下の（１）式で示すことができる。
【０００８】
ＩOLED＝（β／２）＊（Ｖgs−Ｖth）2
＝（β／２）＊（ＶDD−Ｖdata−｜Ｖth｜）2    ・・・（１）
但し、βは定数値である。
【０００９】
図１に示した画素では、データ電圧に対応する電流が有機発光素子ＯＬＥＤに供給され、供給された電流に対応する輝度で有機発光素子ＯＬＥＤが発光する。このとき、印加されるデータ電圧は所定の明暗階調を表示するために一定の範囲で多段階の値を有する。
【００１０】
しかし、上記の（１）式から理解されるように、このような画素回路では駆動トランジスタＤＭのスレッショルド電圧Ｖthによって電流ＩOLED値が変化する。したがって、各画素ごとにトランジスタＤＭのスレッショルド電圧Ｖthが変わる場合があるために、正確な映像表示が難しいという問題が起こり得る。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、このような従来の課題を解決するためになされたものであり、その第１の目的は、駆動トランジスタのスレッショルド電圧を補償できる画素回路を備えた発光表示装置を提供することである。
【００１２】
また、第２の目的は、画素回路内に存在する寄生キャパシタンスによって発生するキックバックの影響を低減可能な発光表示装置を提供することである。
【課題を解決するための手段】
【００１３】
上記目的を達成するため、本願請求項１に記載の発明は、データ電圧を伝達する複数のデータ線と、選択信号を伝達する複数の走査線と、前記走査線とデータ線に電気的に接続された複数の画素回路とを備えた発光表示装置において、前記画素回路は、各々第１制御信号に応答して導通し、互いに直列に接続される第１及び第２トランジスタと、前記直列に接続された第１及び第２トランジスタと並列的に接続される第１キャパシタと、前記選択信号に応答して前記データ電圧を前記第１キャパシタの第１電極に印加する第３トランジスタと、前記第１キャパシタの電圧に依存するゲート・ソース電圧に対応する電流を出力する第４トランジスタと、前記第４トランジスタを介して流れる電流に対応して発光する発光素子と、を備えたことを特徴とする。
【００１４】
請求項２に記載の発明は、前記第１トランジスタの第１電極は前記第１キャパシタの第１電極に接続され、第１トランジスタの第２電極は前記第２トランジスタの第１電極に接続され、前記第２トランジスタの第２電極は前記第１キャパシタの第２電極に接続されることを特徴とする。
【００１５】
請求項３に記載の発明は、前記第１及び第２トランジスタによって組合せゲートトランジスタが形成されることを特徴とする。
【００１６】
請求項４に記載の発明は、前記第１及び第２トランジスタは互いに異なる大きさを有することを特徴とする。
【００１７】
請求項５に記載の発明は、前記第２トランジスタのチャンネル長さは前記第１トランジスタのチャンネル長さより長いことを特徴とする。
【００１８】
請求項６に記載の発明は、前記画素回路は、前記第１キャパシタの第１電極と前記第４トランジスタのゲートとの間に接続される第２キャパシタと、前記第１制御信号に応答して前記第４トランジスタをダイオード形態に接続する第１スイッチと、を更に備え、
前記第４トランジスタのゲートが第２キャパシタの第２電極に接続され、前記第４トランジスタのソースが前記第１キャパシタの第２電極に接続されて前記電流が出力されることを特徴とする。
【００１９】
請求項７に記載の発明は、前記第１スイッチは、前記第１制御信号に応答して導通され、直列に接続された第５及び第６トランジスタを含むことを特徴とする。
【００２０】
請求項８に記載の発明は、前記第５及び第６トランジスタによって組合せゲートトランジスタが形成されることを特徴とする。
【００２１】
請求項９に記載の発明は、第２制御信号に応答して前記第４トランジスタから出力される電流を前記発光素子に伝達する第２スイッチを更に備え、前記第２制御信号は、前記第１制御信号及び前記選択信号の後に印加されることを特徴とする。
【００２２】
請求項１０に記載の発明は、前記第１制御信号は、前記選択信号直前に印加される直前選択信号であることを特徴とする。
【００２３】
請求項１１に記載の発明は、前記発光素子は、有機物質の発光を利用する素子であることを特徴とする。
【００２４】
請求項１２に記載の発明は、データ電圧を伝達する複数のデータ線、第１及び第２選択信号を含む選択信号を各々伝達する複数の走査線、及び前記走査線とデータ線に電気的に接続された複数の画素回路を含む発光表示装置において、前記画素回路は、前記データ線に接続される第１主電極と、前記第２選択信号に応答して導通して前記データ電圧を伝達する第２主電極を備えた第３トランジスタと、前記第３トランジスタによって伝達されたデータ電圧に対応する電圧を保存する第１キャパシタと、互いに直列に接続されて形成され、前記第１選択信号に応答して導通して前記第１キャパシタと並列接続される第１及び第２トランジスタと、前記第１キャパシタに保存された電圧に対応する電流を出力する第４トランジスタと、互いに直列に接続されて形成され、前記第１選択信号に応答して導通して前記第４トランジスタをダイオード形態に接続する第５及び第６トランジスタと、前記第１キャパシタの第１電極と前記第４トランジスタの制御電極の間に接続されて前記第４トランジスタのスレッショルド電圧に対応する電圧が保存される第２キャパシタと、前記第４トランジスタを介して流れる電流に対応する光を放出する発光素子と、を備えたことを特徴とする。
【００２５】
請求項１３に記載の発明は、前記第１及び第２トランジスタは互いに大きさが異なることを特徴とする。
【００２６】
請求項１４に記載の発明は、前記第１及び第２トランジスタのうち、前記第３トランジスタの第２主電極に電気的に接続される１つのトランジスタは、他の１つのトランジスタよりもチャンネル長さが短いことを特徴とする。
【００２７】
請求項１５に記載の発明は、前記第５及び第６トランジスタは互いに大きさが異なることを特徴とする。
【００２８】
請求項１６に記載の発明は、前記第５及び第６トランジスタのうち、前記第４トランジスタの制御電極に電気的に接続される１つのトランジスタは、他の１つのトランジスタよりチャンネル長さが短いことを特徴とする。
【００２９】
請求項１７に記載の発明は、データ電圧を伝達する複数のデータ線、第１及び第２選択信号を含む選択信号を各々伝達する複数の走査線、及び前記走査線とデータ線に電気的に接続された複数の画素回路を含む発光表示装置において、前記画素回路は、前記データ線に接続される第１主電極と、前記第２選択信号に応答して導通して前記データ電圧を伝達する第２主電極を備えた第３トランジスタと、前記第３トランジスタによって伝達されたデータ電圧に対応する電圧を保存する第１キャパシタと、前記第１キャパシタに保存された電圧に対応する電流を出力する第４トランジスタと、互いに直列に接続されて形成され、前記第１選択信号に応答して導通されて前記第４トランジスタをダイオード形態に接続する第５及び第６トランジスタと、前記第４トランジスタを介して流れる電流に対応する光を放出する発光素子と、を備えたことを特徴とする。
【００３０】
請求項１８に記載の発明は、前記第５及び第６トランジスタは互いに大きさが異なることを特徴とする。
【００３１】
請求項１９に記載の発明は、前記第５及び第６トランジスタのうち、前記第４トランジスタの制御電極に電気的に接続される１つのトランジスタは、他の１つのトランジスタよりチャンネル長さが短いことを特徴とする。
【００３２】
請求項２０に記載の発明は、前記第５及び第６トランジスタによって組合せゲートトランジスタが形成されることを特徴とする。
【００３３】
請求項２１に記載の発明は、前記画素回路は、前記第１キャパシタの第１電極と前記第４トランジスタのゲートとの間に接続される第２キャパシタと、各々第１制御信号に応答して導通されて前記第１キャパシタと並列的に接続される第７トランジスタを更に備えたことを特徴とする。
【発明の効果】
【００３４】
本発明によれば、組合せトランジスタを利用することによって、画素回路内に存在する寄生キャパシタ成分によるキックバック電圧を低減することができる。
【００３５】
特に、印加されるデータ電圧に対応する電圧を保存する保存キャパシタ（Ｃst）と並列的に接続されるトランジスタを互いに異なる大きさの組合せトランジスタで形成することによって、保存キャパシタの第１電極に与えるキックバックの影響を効果的に減らすことができる。また、有機発光素子を駆動する駆動トランジスタ（Ｍ１）のゲートとソース・ドレーンとの間の寄生キャパシタンスによるキックバック電圧を減らすために、互いに異なる大きさの組合せトランジスタを形成することによって駆動トランジスタのゲートに与えるキックバックの影響を効果的に減らすことができる。
【００３６】
このようにキックバックの影響を効果的に減らすことにより発光表示装置の表示特性を向上させることができる。
【発明を実施するための最良の形態】
【００３７】
以下、添付した図面を参照して本発明の実施形態について本発明の属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は多様で相異なる形態で実現することができ、ここで説明する実施形態に限定されるものではない。
【００３８】
図２は、本発明の第１の実施形態による有機発光表示装置の構成を概略的に示す説明図である。図２に示すように有機発光表示装置は、有機発光表示パネル１００と、走査駆動部２００と、データ駆動部３００、及び発光制御信号駆動部４００を備えている。
【００３９】
有機発光表示パネル１００は列方向（左右方向）に伸びている複数のデータ線Ｄ１〜Ｄｍと、行方向（上下方向）に伸びている複数の走査線Ｓ１〜Ｓｎと、複数の発光制御線Ｅ１〜Ｅｎと、複数の画素回路１１０とを備えている。データ線Ｄ１〜Ｄｍは、画像信号を示すデータ信号を画素回路１１０に伝達し、走査線Ｓ１〜Ｓｎは選択信号を画素回路１１０に伝達する。
【００４０】
走査駆動部２００は走査線Ｓ１〜Ｓｎに各々選択信号を順次に生成して印加する。ここで走査線に関する用語を定義すれば、現在選択信号を伝達しようとする走査線を“現在走査線”と言い、現在選択信号が伝達される直前に選択信号を伝達する走査線を“直前走査線”と言う。データ駆動部３００は、データ線Ｄ１〜Ｄｍに画像信号に対応するデータ電圧を生成して印加する。発光制御信号駆動部４００は有機発光素子の発光を制御するための発光信号を順次に発光走査線Ｅ１〜Ｅｎに印加する。
【００４１】
走査駆動部２００、データ駆動部３００及び発光制御信号駆動部４００のうちの少なくとも１つは、表示パネル１００に電気的に接続することができ、或いは表示パネル１００に接着されて電気的に接続されているテープキャリアパッケージ（ＴＣＰ）にチップなどの態様で装着することができる。または、表示パネル１００に接着されて電気的に接続されている可撓性印刷回路（ＦＰＣ）またはフィルムなどにチップなどの態様で装着することもできる。
【００４２】
これとは異なって、走査駆動部２００、データ駆動部３００及び発光制御信号駆動部４００のうちの少なくとも１つは、表示パネル１００のガラス基板上に直接装着することもでき、またはガラス基板上に走査線、データ線及び薄膜トランジスタと同一層で形成されている駆動回路と代替されても直接装着されてもよい。
【００４３】
図３は、本発明の第１の実施形態による画素回路１１０の等価回路図である。図３に示すように、画素回路１１０は５個のトランジスタＭ１〜Ｍ５と、２個のキャパシタＣst、Ｃvth、及び有機発光素子ＯＬＥＤを備えている。ここで、５個のトランジスタＭ１〜Ｍ５は、ＰＭＯＳ型トランジスタで構成することができる。
【００４４】
トランジスタＭ１は、有機発光素子ＯＬＥＤを駆動するための駆動トランジスタであって、電圧ＶDDを供給するための電源線と有機発光素子ＯＬＥＤとの間に接続され、ゲートに印加される電圧によってトランジスタＭ２を通じて有機発光素子ＯＬＥＤに流れる電流を制御する。
【００４５】
トランジスタＭ３は、直前走査線Ｓn-1からの低レベル選択信号に応答してトランジスタＭ１をダイオード接続させる。トランジスタＭ１のゲートにはキャパシタＣvthの第１電極Ａが接続され、キャパシタＣvthの第２電極Ｂと電圧ＶDDを供給する電源線との間にキャパシタＣstとトランジスタＭ４が並列接続される。トランジスタＭ４は直前走査線Ｓn-1からの低レベル選択信号に応答してキャパシタＣvthの第２電極Ｂに電圧ＶDDを供給する。第１の実施形態では、トランジスタＭ４が電源線ＶDDに接続される構成であるが、電圧がＶDDとは異なる電源に接続することもできる。
【００４６】
トランジスタＭ５は、現在走査線Ｓnからの低レベル選択信号に応答してデータ線Ｄｍから伝達されるデータ信号をキャパシタＣvthの第２電極Ｂに伝達する。トランジスタＭ２は、トランジスタＭ１のドレーンと有機発光素子ＯＬＥＤのアノードの間に接続され、発光制御線Ｅｎからの高レベル選択信号に応答してトランジスタＭ１のドレーンと有機発光素子ＯＬＥＤの間を遮断する。有機発光素子ＯＬＥＤは、トランジスタＭ１からトランジスタＭ２を通じて流れる電流に応じた光を放出する。
【００４７】
次に、図４を参照して画素回路１１０の動作について説明する。図４は画素回路１１０に印加される信号波形を示す特性図である。
【００４８】
まず、期間Ｄ１に直前走査線Ｓn-1から低レベルの走査電圧が印加されれば、トランジスタＭ３が導通してトランジスタＭ１はダイオード接続状態となる。他のトランジスタは、Ｍ２とＭ５が遮断状態、Ｍ４が導通状態である。
【００４９】
したがって、トランジスタＭ１のゲート・ソース間電圧は、下記の動作によりトランジスタＭ１のスレッショルド電圧Ｖthになるまで変化する。即ち、もしトランジスタＭ１のソースに対するゲート電位が、スレッショルド電圧Ｖthよりも低電位であればトランジスタＭ１が導通してトランジスタＭ１のゲート電圧を押し上げる。また、高電位であればトランジスタＭ１が遮断されてノードＡが浮動状態になり、トランジスタＭ３のゲート（低電位）からソース・ドレインへの寄生容量充放電または漏洩により、トランジスタＭ１のゲート電圧を引き下げて、スレッショルド電圧Ｖthにする。
【００５０】
この時、トランジスタＭ１のソースが電源ＶDDに接続されているので、トランジスタＭ１のゲート、つまり、キャパシタＣvthのノードＡに印加される電圧は電源電圧ＶDDとスレッショルド電圧Ｖthの合計となる。また、トランジスタＭ４が導通してキャパシタＣvthのノードＢには電源ＶDDが印加されて、キャパシタＣvthに充電される電圧ＶCvthは、次の（２）式で示すことができる。
【００５１】
ＶCvth＝ＶCvthA−ＶCvthB＝（ＶDD＋Ｖth）−ＶDD＝Ｖth  ・・・（２）
ここで、電圧ＶCvthは、キャパシタＣvthに充電される電圧を意味し、ＶCvthAはキャパシタＣvthのノードＡに印加される電圧、ＶCvthBはキャパシタＣvthのノードＢに印加される電圧を意味する。
【００５２】
キャパシタＣvthに電圧が充電される間に、発光制御線Ｅｎに高レベルの信号が印加されるので、トランジスタＭ２は遮断された状態である。したがって、トランジスタＭ１に流れる電流が有機発光素子ＯＬＥＤに流れることが防止される。また、現在走査線Ｓｎに高レベルの信号が印加されるので、トランジスタＭ５も遮断された状態である。
【００５３】
次に、期間Ｄ２に、直前走査線Ｓn-１から高レベルの走査電圧が印加されれば、トランジスタＭ３が遮断してトランジスタＭ１はダイオード接続状態を解かれ、トランジスタＭ２，Ｍ４が共に遮断状態となる。少しだけ遅れて、現在走査線Ｓnから低レベルの走査電圧が印加されれば、トランジスタＭ５が導通してデータ線Ｄｍの電圧ＶdataがノードＢに印加される。また、キャパシタＣvthにはトランジスタＭ１のスレッショルド電圧Ｖthに相当する電圧が充電されているので、トランジスタＭ１のゲートにはデータ電圧ＶdataとトランジスタＭ１のスレッショルド電圧Ｖthの合計に対応する電圧が印加される。つまり、トランジスタＭ１のゲート、ソース間電圧Ｖgsは、次の（３）式で示すことができる。
【００５４】
Ｖgs＝（Ｖdata＋Ｖth）−ＶDD    ・・・（３）
その後、期間Ｄ３に、発光制御線Ｅｎの低レベル発光制御信号に応答してトランジスタＭ２が導通し、トランジスタＭ１のゲート・ソース電圧Ｖgsに対応する電流ＩOLEDが有機発光素子ＯＬＥＤに供給されて、有機発光素子ＯＬＥＤは発光する。電流ＩOLEDは、次の（４）式で示すことができる。
【００５５】
ＩOLED＝（β／２）＊（Ｖgs−Ｖth）2
＝（β／２）＊｛（Ｖdata＋Ｖth−ＶDD）−Ｖth｝2
＝（β／２）＊（ＶDD−Ｖdata）2    ・・・（４）
ここで、電流ＩOLEDは有機発光素子ＯＬＥＤに流れる電流、ＶgsはトランジスタＭ１のソースとゲートとの間の電圧、ＶthはトランジスタＭ１のスレッショルド電圧、Ｖdataはデータ電圧、βは定数値を示す。（４）式から理解されるように、電流ＩOLEDは駆動トランジスタのスレッショルド電圧Ｖthに関係なくデータ電圧Ｖdata及び電源ＶDDによって決定されるので、表示パネルを安定的に駆動することができる。
【００５６】
図４に示された信号波形は画素回路１１０に印加される波形の一例であって、これに限られるものではなく、変形、変化も可能である。例えば、期間Ｄ１、Ｄ２に発光制御線Ｅｎに印加される高レベル信号が印加される開始点が、直前走査線Ｓn-1に印加される低レベルの選択信号の開始点より遅く印加される場合もあり、現在走査線Ｓｎに印加される低レベルの選択信号の終了点よりより遅くまで印加される場合もある。
【００５７】
しかし、上述したように期間Ｄ２には直前走査線Ｓn-１からの高レベル直前選択信号が印加されることにより、トランジスタＭ３、Ｍ４が遮断され、一方、走査線Ｓｎから低レベル現在選択信号が印加されれば、トランジスタＭ５が導通してキャパシタＣstの一端であるノードＢにデータ電圧が印加されてキャパシタＣstに保存される。このようにキャパシタＣstによって、駆動トランジスタＭ１のソース・ゲート間電圧はスイッチングトランジスタＭ５が遮断されてデータ電圧がノードＢに印加されない時にも継続して維持される。
【００５８】
しかし、ノードＢに存在する寄生キャパシタンスのために、ノードＢに伝達される電圧とデータ電圧Ｖdataとの間には、回路構成と電圧で決まる一定量（ΔＶ）だけの電圧差を発生し、ノードＢに電圧シフトを生じる。この時、一定量の電圧がシフトされることをキックバック（Kickback）と言い、この時にシフトされる電圧変化量（ΔＶ）をキックバック電圧（Kickback Voltage）と言う。このようなキックバックによって表示映像に残像が発生するなど、パネルの表示特性が悪くなることもある。特にキックバック電圧の大きさが階調レベル間隔より大きい場合には、入力が同一な階調であるにもかかわらず、色相変化や輝度差として識別できる程度に異なって表示されることがあり、表示品質を劣化させるというトラブルを発生する場合がある。
【００５９】
以下では、上述したキックバックによる影響を解決するための本発明の第２の実施形態〜第４の実施形態について詳細に説明する。
【００６０】
図５は、本発明の第２の実施形態に係る画素回路１２０を示す等価回路図である。本発明の第２の実施形態に係る画素回路１２０は、ノードＢのキックバック電圧を減らすために組合せトランジスタＭ４-1、Ｍ４-2を利用するという点が第１の実施形態と相違している。
【００６１】
画素回路１２０は、６個のトランジスタＭ１、Ｍ２、Ｍ３、Ｍ４-1、Ｍ４-2、Ｍ５と、２個のキャパシタＣst、Ｃvth、及び有機発光素子ＯＬＥＤを備えている。画素回路１２０は、トランジスタＭ４-1、Ｍ４-2を除いて、４個のトランジスタＭ１、Ｍ２、Ｍ３、Ｍ５、２個のキャパシタＣst、Ｃvth、及び有機発光素子ＯＬＥＤを含む構成は、図３に示した画素回路１１０と同一であり、その動作も同一であるので詳細な説明は省略する。
【００６２】
一方、トランジスタＭ４-2は、ソースが電源ＶDDに接続され、ドレーンがトランジスタＭ４-1のソースに接続される。トランジスタＭ４-1のドレーンは、トランジスタＭ５のドレーンに接続される。つまり、２つのトランジスタＭ４-1、Ｍ４-2は互いに直列に接続される組合せトランジスタを形成する。また、２つのトランジスタＭ４-1、Ｍ４-2ともゲートが直前走査線Ｓn-1に接続される。したがって、直前選択信号に応答して２つのトランジスタＭ４-1、Ｍ４-2は同時に導通してキャパシタＣstの一端に電源電圧ＶDDを印加する。
【００６３】
図５のように、組合せトランジスタＭ４-1、Ｍ４-2を利用することによって、直前走査線Ｓn-1の信号によってトランジスタＭ４-1、Ｍ４-2が遮断され、現在走査線Ｓｎの信号によってトランジスタＭ５が導通して、データ電圧がキャパシタＣstとキャパシタＣvthとの接続点（ノードＢ）に印加される時、ノードＢでのキックバック電圧を減らすことができる。したがって、ノードＢのキックバック電圧が減ってノードＢに印加されるデータ電圧の変化量が少なくなり、トランジスタＭ１のゲートとなるノードＡの電圧変動が小さくなる。よって、トランジスタＭ１のゲートとソースとの間の電圧Ｖgsはキックバック電圧による変化量が少ないために有機発光素子に伝達される電流ＩOLEDのキックバックに対する影響を顕著に減らすことができる。
【００６４】
ここで、組合せトランジスタＭ４-1、Ｍ４-2全体の大きさ、つまり、全チャンネル長さ（Ｌ）が一定である場合、トランジスタＭ４-1のチャンネル長さよりもトランジスタＭ４-2のチャンネル長さを大きくすればキックバック電圧をより一層効果的に減らすことができる。
【００６５】
以下に示す表１は、組合せトランジスタＭ４-1、Ｍ４-2各々のチャンネル幅（Ｗ）が５μｍ、２つのトランジスタの全チャンネル長さ（Ｌ）が２０μｍである場合、トランジスタＭ４-1とトランジスタＭ４-2のチャンネル長さによって組合せトランジスタＭ４-1、Ｍ４-2が導通された時のノードＢの電圧と遮断された時のノードＢの電圧を測定した結果を示す。
【表１】
2005316385.tif 000003
【００６６】
表１から理解されるように、トランジスタＭ４-2のチャンネル長さが長いほどノードＢのキックバック電圧の大きさが減少する。つまり、トランジスタＭ４-2のチャンネル長さをトランジスタＭ４-1のチャンネル長さより長くすることによって、印加されたデータ電圧に対応する電流ＩOLEDをより安定的に有機発光素子ＯＬＥＤに印加することができるので表示特性を向上させることができる。
【００６７】
表１で、トランジスタＭ４-1の最少チャンネル長さは５μｍであるが、トランジスタ製造工程で５μｍより短いチャンネル長さでトランジスタを形成してトランジスタ特性が確保されれば、トランジスタＭ４-1のチャンネル長さは５μｍより短くすることができる。トランジスタＭ４-1のチャンネル長さが短いほど、寄生キャパシタンス成分が減ってキックバックに対する影響はさらに効果的に減少する。
【００６８】
本発明の第２の実施形態では、２つのトランジスタが直列に接続された組合せトランジスタＭ４-1、Ｍ４-2を使用したが、これに限られるわけではなく、１つのトランジスタに２つのゲート電極が形成される組合せゲートトランジスタを使用することもできる。
【００６９】
次に、本発明の第３の実施形態について詳細に説明する。
【００７０】
図６は本発明の第３の実施形態に係る画素回路１３０を示す等価回路図である。本発明の第３の実施形態に係る画素回路１３０は、トランジスタＭ１のゲートとソースとの間の寄生電圧によるキックバック電圧を減らすために組合せトランジスタＭ３-1、Ｍ３-2を利用するという点が第１の実施形態と異なる。
【００７１】
画素回路１３０は６個のトランジスタＭ１、Ｍ２、Ｍ３-1、Ｍ３-2、Ｍ４、Ｍ５、２個のキャパシタＣst、Ｃvth及び有機発光素子ＯＬＥＤを含む。画素回路１３０はトランジスタＭ３-1、Ｍ３-2を除いて、４個のトランジスタＭ１、Ｍ２、Ｍ４、Ｍ５、２個のキャパシタＣst、Ｃvth及び有機発光素子ＯＬＥＤを含む構成は、図３の画素回路１１０、及びその動作も同一であるので詳細な説明は省略する。
【００７２】
一方、トランジスタＭ３-2は、ソースがトランジスタＭ１のドレーンに接続され、ドレーンがトランジスタＭ３-1のソースに接続される。トランジスタＭ３-1のドレーンはトランジスタＭ１のゲートに接続される。つまり、２つのトランジスタＭ３-1、Ｍ３-2は互いに直列に接続される組合せトランジスタを形成する。また、２つのトランジスタＭ３-1、Ｍ３-2ともゲートが直前走査線Ｓn-1に接続される。したがって、直前選択信号に応答して２つのトランジスタＭ３-1、Ｍ３-2は同時に導通してトランジスタＭ１をダイオード接続する。
【００７３】
図６のように、組合せトランジスタＭ３-1、Ｍ３-2を利用することによって、直前走査線Ｓn-1の信号によってトランジスタＭ３-1、Ｍ３-2が遮断され、現在走査線Ｓｎの信号によってトランジスタＭ５が導通してデータ電圧に対応する電圧がキャパシタＣstとキャパシタＣvthを通じてトランジスタＭ１のゲートとなるノードＡに印加される時、ノードＡでのキックバック電圧を減らすことができる。したがって、トランジスタＭ１のゲートとなるノードＡはキックバック電圧による電圧変動の影響が小さくなり、よって、トランジスタＭ１のゲートとソースとの間の電圧Ｖgsはキックバック電圧による変化量が少ないために有機発光素子に伝達される電流ＩOLEDのキックバックに対する影響を顕著に減らすことができる。
【００７４】
ここで、組合せトランジスタＭ３-1、Ｍ４-2全体の大きさ、つまり、全チャンネル長さ（Ｌ）が一定である場合、トランジスタＭ３-1のチャンネル長さよりトランジスタＭ３-2のチャンネル長さを更に長くすれば、キックバック電圧をより一層効果的に減らすことができる。
【００７５】
以下に示す表２は、組合せトランジスタＭ３-1、Ｍ３-2各々のチャンネル幅（Ｗ）が５μｍ、２つのトランジスタの全チャンネル長さ（Ｌ）が２０μｍである場合、トランジスタＭ３-1とトランジスタＭ３-2のチャンネル長さによって組合せトランジスタＭ３-1、Ｍ３-2が導通された時のノードＡ、つまり、トランジスタＭ１ゲートの電圧と遮断された時のトランジスタＭ１ゲートの電圧を測定した結果を示す。
【表２】
2005316385.tif 000004
【００７６】
表２から理解されるように、トランジスタＭ３-2のチャンネル長さが長いほどノードＡ、つまり、トランジスタＭ１ゲートのキックバック電圧の大きさが減少する。つまり、トランジスタＭ３-2のチャンネル長さをトランジスタＭ３-1のチャンネル長さより長くすることによって、印加されたデータ電圧に対応する電流ＩOLEDをより安定的に有機発光素子ＯＬＥＤに印加することができるので表示特性を向上させることができる。
【００７７】
本発明の第３の実施形態では、２つのトランジスタが直列に接続された組合せトランジスタＭ３-1、Ｍ３-2を使用したが、これに限られるわけではなく、１つのトランジスタに２つのゲート電極が形成される組合せゲートトランジスタを使用することもできる。
【００７８】
表２で、トランジスタＭ３-1の最少チャンネル長さは５μｍであったが、トランジスタ製造工程で５μｍより短いチャンネル長さでトランジスタを形成してトランジスタ特性が確保されればば、トランジスタＭ３-1のチャンネル長さは５μｍよりさらに短くすることができる。トランジスタＭ３-1及びトランジスタＭ４-1のチャンネル長さが短いほど、寄生キャパシタンス成分が減ってキックバックに対する影響はさらに効果的に減少することができる。
【００７９】
次に、本発明の第４の実施形態について詳細に説明する。
【００８０】
図７は本発明の第４の実施形態に係る画素回路１４０を示す等価回路図である。本発明の第４の実施形態に係る画素回路１４０は、ノードＢのキックバック電圧を減らすための組合せトランジスタＭ４-1、Ｍ４-2及びトランジスタＭ１のゲートとソースとの間の寄生電圧によるキックバック電圧を減らすための組合せトランジスタＭ３-1、Ｍ３-2を利用するという点が、前述した第２、第３の実施形態と相違する。
【００８１】
画素回路１４０は、７個のトランジスタＭ１、Ｍ２、Ｍ３-1、Ｍ３-2、Ｍ４-1、Ｍ４-2、Ｍ５、２個のキャパシタＣst、Ｃvth及び有機発光素子ＯＬＥＤを備えている。画素回路１４０は、３個のトランジスタＭ１、Ｍ２、Ｍ５、２個のキャパシタＣst、Ｃvth、及び有機発光素子ＯＬＥＤを含む構成は、図３に示した第１の実施形態の画素回路１１０と同一であり、トランジスタＭ４-1、Ｍ４-2は図５で示した第２の実施形態の画素回路１２０と同一であり、トランジスタＭ３-1、Ｍ３-2は、図６で示した第３の実施形態の画素回路１３０及びその動作も同一であるので詳細な説明は省略する。
【００８２】
図７に示すように、トランジスタＭ３-1、Ｍ３-2及びトランジスタＭ４-1、Ｍ４-2を使用することによって、ノードＢのキックバック電圧を減らすことができると同時に、トランジスタＭ１のゲートとソースとの間の寄生電圧によるキックバック電圧も減らすことができる。
【００８３】
以上、本発明の実施例を説明したが、本発明の権利範囲は実施例のような構造に限定されるわけではなく、特許請求範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態もまた本発明の権利範囲に属する。
【図面の簡単な説明】
【００８４】
【図１】従来の画素の等価回路図で、Ｎ×Ｍ個の画素のうちの１つの画素を等価的に示した説明図である。
【図２】本発明の第１の実施形態に係る有機発光表示装置の構成を概略的に示す説明図である。
【図３】本発明の第１の実施形態に係る画素回路１１０の等価回路図である。
【図４】画素回路１１０に印加される信号波形を示す特性図である。
【図５】本発明の第２の実施形態に係る画素回路１２０の等価回路図である。
【図６】本発明の第３の実施形態に係る画素回路１３０の等価回路図である。
【図７】本発明の第４の実施形態に係る画素回路１４０の等価回路図である。
【符号の説明】
【００８５】
１００  有機発光表示パネル
１１０、１２０、１３０  画素回路
２００  走査駆動部
３００  データ駆動部
４００  発光制御信号駆動部
Ｃst    キャパシタ（第１キャパシタ）
Ｃvth   キャパシタ（第２キャパシタ）
Ｄ１〜Ｄｍ  データ線
Ｅ１〜Ｅｍ  発光制御線
ＩOLED  電流
Ｍ１    トランジスタ（第４トランジスタ）
Ｍ２    トランジスタ（第２スイッチ）
Ｍ３    トランジスタ（第１スイッチ）
Ｍ３-1  トランジスタ（第５トランジスタ）
Ｍ３-2  トランジスタ（第６トランジスタ）
Ｍ４    トランジスタ（第７トランジスタ）
Ｍ４-1  トランジスタ（第１トランジスタ）
Ｍ４-2  トランジスタ（第２トランジスタ）
Ｍ５    トランジスタ（第３トランジスタ）
ＯＬＥＤ  有機発光素子
Ｓ１〜Ｓｎ  走査線
Ｖdata  データ電圧
ＶDD    電圧
【図１】
2005316385.tif 000005
【図２】
2005316385.tif 000006
【図３】
2005316385.tif 000007
【図４】
2005316385.tif 000008
【図５】
2005316385.tif 000009
【図６】
2005316385.tif 000010
【図７】
2005316385.tif 000011