(57)【要約】【課題】半導体チップパッケージを提供する。【解決手段】半導体チップパッケージは、ボンディングパッドが形成されている基板を含むことができる。基板上に実装された半導体チップは、チップパッドと半導体チップパッドとを基板のボンディングパッドと連結するための電気的手段を含むことができる。半導体チップと基板上の電気的接続手段は封じられることができ、基板の表面の一部に連結されたボードは封じられないこともできる。これにより、パッケージ内のソルダボールを通じず、高速信号用電子装置又は他のパッケージとの電気的連結が可能であり、半導体チップの高速動作により安定的なパワーを供給することができ、パッケージ内に設計された差動信号線のペア間クロストークを最小化することができる。【選択図】図１
2005311371.tif 000002
【特許請求の範囲】
【請求項１】
複数のボンディングパッドが形成されている基板と、
前記基板上に実装され、複数のチップパッドが形成された半導体チップと、
前記半導体チップのチップパッドと前記基板のボンディングパッドを電気的に連結する接続手段と、
前記基板の一部分に結合されたボードと、
を含み、
前記半導体チップと前記電気的接続手段は、封じられており、前記ボードが結合されている前記基板の一部分は封じられていないことを特徴とする半導体チップパッケージ。
【請求項２】
前記ボード上に形成されたメタル配線と前記基板上に形成された回路配線が電気的に連結されたことを特徴とする請求項１に記載の半導体チップパッケージ。
【請求項３】
前記ボード上に形成された前記メタル配線と前記基板上に形成された前記回路配線がキャパシティブカップリング構造で連結されたことを特徴とする請求項２に記載の半導体チップパッケージ。
【請求項４】
前記ボードと前記基板との物質は、キャパシティブカップリング構造で連結されて信号伝送が成されることができる程高い誘電定数を有する誘電性物質であることを特徴とする請求項２に記載の半導体チップパッケージ。
【請求項５】
前記誘電性物質は、前記基板の上部に覆われている感光膜物質を含むことを特徴とする請求項４に記載の半導体チップパッケージ。
【請求項６】
前記誘電性物質は、前記ボードと前記基板がボンディング可能なように接着特性を有すること
を特徴とする請求項４に記載の半導体チップパッケージ。
【請求項７】
前記ボード上に形成された前記メタル配線と前記基板上に形成された回路配線がコンダクティブボンディング構造で連結されたことを特徴とする請求項２に記載の半導体チップパッケージ。
【請求項８】
前記ボードと前記基板は、異方性導電フィルムによりボンディングされたことを特徴とする請求項７に記載の半導体チップパッケージ。
【請求項９】
前記電気的接続手段は、ボンディングワイヤーであることを特徴とする請求項１に記載の半導体チップパッケージ。
【請求項１０】
前記電気的接続手段は、ソルダバンプで、前記半導体チップは、前記基板にフリップチップボンディングされたことを特徴とする請求項１に記載の半導体チップパッケージ。
【請求項１１】
前記回路配線は、少なくとも一つの前記基板の封じられた部分と前記基板の封じられない部分に形成されることを特徴とする請求項２に記載の半導体チップパッケージ。
【請求項１２】
前記ボードは、外部電子装置の入出力信号と前記半導体チップの入出力信号とを伝送するための伝送チャネルを含むことを特徴とする請求項１に記載の半導体チップパッケージ。
【請求項１３】
前記基板は、多数のビアホールを有することを特徴とする請求項１に記載の半導体チップパッケージ。
【請求項１４】
前記基板は、多層構造で形成されたことを特徴とする請求項１に記載の半導体チップパッケージ。
【請求項１５】
前記ボードは、メタル配線がパターニングされていることを特徴とする請求項１に記載の半導体チップパッケージ。
【請求項１６】
前記メタル配線は、差動信号伝送用配線ペアであることを特徴とする請求項１５に記載の半導体チップパッケージ。
【請求項１７】
前記ボード上に形成されたメタル配線と前記基板上に形成された回路配線がキャパシティブカップリング構造で連結されたことを特徴とする請求項１５に記載の半導体チップパッケージ。
【請求項１８】
前記ボードと前記基板との間の物質は、キャパシティブカップリング構造で連結されて信号伝送が成されることができる程高い誘電定数を有する誘電性物質であることを特徴とする請求項１２に記載の半導体チップパッケージ。
【請求項１９】
前記誘電性物質は、前記基板の上部に覆われている感光膜物質を含むことを特徴とする請求項１８に記載の半導体チップパッケージ。
【請求項２０】
前記誘電性物質は、前記ボードと前記基板がボンディング可能なように接着特性を有することを特徴とする請求項１８に記載の半導体チップパッケージ。
【請求項２１】
前記ボード上に形成された前記メタル配線と前記基板上に形成された回路配線がコンダクティブボンディング構造で連結されたことを特徴とする請求項１５に記載の半導体チップパッケージ。
【請求項２２】
前記ボードと前記基板は、異方性導電フィルムによりボンディングされたことを特徴とする請求項１２に記載の半導体チップパッケージ。
【請求項２３】
少なくとも二つの半導体チップパッケージを含み、
少なくとも一つの前記半導体チップパッケージは、
複数の基板ボンディングパッドが形成されている基板と、
前記基板上に実装され、複数のチップパッドが形成された半導体チップと、
前記半導体チップのチップパッドと前記基板ボンディングパッドとを電気的に連結する接続手段と、
前記基板表面の一部に結合されたボードと、
を含み、
前記半導体チップと前記電気的接続手段は、封じられており、前記ボードが結合されている部分は、封じられていなく、前記ボードは少なくとも二つのパッケージを連結することを特徴とする半導体チップパッケージ。
【請求項２４】
前記ボード上に形成されたメタル配線は、封じられない部分に沿って前記二つのパッケージのうち少なくとも一つの前記基板上に形成された回路配線と連結されることを特徴とする請求項２３に記載の半導体チップパッケージ。
【請求項２５】
前記ボード上に形成されたメタル配線と前記基板上に形成された回路配線がキャパシティブカップリング構造で連結されたことを特徴とする請求項２３に記載の半導体チップパッケージ。
【請求項２６】
前記ボードと前記基板との間の物質は、キャパシティブカップリング構造で連結されて信号伝送が成されることができる程高い誘電定数を有する誘電性物質であることを特徴とする請求項２３に記載の半導体チップパッケージ。
【請求項２７】
前記誘電性物質は、前記基板の上部に覆われている感光膜物質を含むことを特徴とする請求項２６に記載の半導体チップパッケージ。
【請求項２８】
前記誘電性物質は、前記ボードと前記基板がボンディング可能なように接着特性を有することを特徴とする請求項２６に記載の半導体チップパッケージ。
【請求項２９】
前記ボード上に形成された前記回路配線と前記基板上に形成された前記回路配線がコンダクティブボンディング構造で連結されたことを特徴とする請求項２４に記載の半導体チップパッケージ。
【請求項３０】
前記ボードと前記基板は、異方性導電フィルムによりボンディングされたことを特徴とする請求項２３に記載の半導体チップパッケージ。
【請求項３１】
少なくとも二つの半導体チップパッケージを含み、少なくとも二つの前記半導体チップパッケージは、請求項１に記載の半導体チップパッケージであることを特徴とする半導体チップパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップパッケージに係り、より詳しくは高速信号伝送用外部電子装置と連結されるボールグリッドアレイ方式の半導体チップパッケージに関する。
【背景技術】
【０００２】
半導体チップを外部環境と電気・電子的に連結する半導体パッケージ製造技術には、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）製造技術とＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）パッケージ製造技術などがある。
【０００３】
一方、ＳＥＲＤＥＳ（ｓｅｒｉａｌｉｚｅｒ／ｄｅｓｅｒｉａｌｉｚｅｒ）回路技術は、既存の並列データ（ｐａｒａｌｌｅｌ  ｄａｔａ）伝送で難しかったＧｂｐｓ以上級データ伝送を可能としている。
【０００４】
ＳＥＲＤＥＳ回路が採用された半導体製品のパッケージは、多い入出力数とハイスピードのためＢＧＡタイプのパッケージで開発されている。
【０００５】
最近、１０本以上のシリアルデータ信号配線を採用する電子装置が増えて行っている趨勢に応じて、これに適した半導体チップパッケージが必要な実情である。
【０００６】
図１１は、従来技術による半導体パッケージが外部電子装置に連結された構造を示した概略図である。
【０００７】
図１１に示されたように、従来技術によれば、パッケージ１０がシステムボード（Ｓｙｓｔｅｍ  Ｂｏａｒｄ）２０上に付着されており、外部電子装置であるハードディスクドライバー３０のコネクタ４０に連結されたフレキシブルサーキットボード（Ｆｌｅｘｉｂｌｅ  Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ；ＦＰＣ）がシステムボード２０に接続されている。
【０００８】
これによると、ハードディスクドライバー３０からフレキシブルサーキットボード（ＦＰＣ）に形成された信号線の本数ほどシステムボード２０上にも配線パターンを形成しなければならない。
【０００９】
また、ハードディスクドライバー３０のデータ信号をパッケージ１０内の半導体チップに伝達するためには、パッケージ１０の下面でシステムボード２０に半田付けなどの方式で付着されたソルダボール１１にそれぞれ連結される信号配線をパッケージ１０内の回路基板１５にも具現しなければならない。
【００１０】
これにより、ソルダボール１１及び基板１５内のビアホール（ｖｉａ  ｈｏｌｅ）の個数が増加され、回路基板１５の回路配線構造が複雑になる。
【００１１】
すなわち、従来のパッケージ回路基板１５に設計された回路配線を模式的に示した図１２で、全ての回路配線がビアホールを通じてソルダボール１１に繋がるため、ビアホールの個数が増加され、回路基板１５の回路配線構造が複雑になる。
【００１２】
このように、回路配線が基板１５内で複雑に設計されれば、シリアルデータ信号のような高速信号が伝送されたとき、高速信号を伝送するための差動信号配線ペア間にクロストークが惹起されるという問題点があった。
【特許文献１】特開平9-128263号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
本発明の技術的課題は、パッケージ内のソルダボールを通じず、外部電子装置又は他のパッケージとの電気的連結が可能な半導体チップパッケージを提供するところにある。
【００１４】
本発明の他の技術的課題は、パッケージ内のソルダボールを通じず、高速信号用電子装置と連結される半導体チップパッケージを提供するところにある。
【００１５】
本発明のさらに他の技術的課題は、ソルダボールに繋がる回路配線をコンパクトしないように設計することができ、余分のソルダボールを多数のパワー及びグラウンド信号配線として使用することができる半導体チップパッケージを提供するところにある。
【００１６】
本発明のさらに他の技術的課題は、パッケージ内に設計された差動信号線のペア間クロストークを最小化する半導体チップパッケージを提供するところにある。
【課題を解決するための手段】
【００１７】
前述した技術的課題を達成するための本発明に従う半導体チップパッケージは、複数のボンディングパッドが形成されている基板と、基板上に実装され、複数のチップパッドが形成された半導体チップと、半導体チップのチップパッドと基板のボンディングパッドとを電気的に連結する接続手段と、基板の一部分に結合されたボードと、を含み、半導体チップと電気的接続手段は、封じられており、ボードが結合されている基板の一部分は封じられていない。
【００１８】
ここで、ボードに形成されたメタル配線と基板に形成された回路配線が電気的に連結され、ボード上のメタル配線と基板上に形成された回路配線がキャパシティブカップリング構造で連結されたことが望ましい。
【００１９】
この際、ボードと基板との間の物質は、キャパシティブカップリング構造で連結されて信号伝送が成されることができる程高い誘電定数を有する誘電性物質であることが望ましい。
【００２０】
また、誘電性物質は、基板上部に覆われている感光膜物質（ＰＳＲ）を含むことができる。
【００２１】
誘電性物質は、ボードと基板がボンディング可能なように接着特性を有するのが望ましい。
【００２２】
ボード上のメタル配線と基板上の回路配線がコンダクティブボンディング構造で連結されることもできる。
【００２３】
この際、ボードと基板は、異方性導電フィルムでボンディングされることができる。
【００２４】
前述した技術的課題を達成するための本発明に従う半導体チップパッケージは、少なくとも二つの半導体チップパッケージを含み、少なくとも一つの半導体チップパッケージは、複数の基板ボンディングパッドが形成されている基板と、基板上に実装され、複数のチップパッドが形成された半導体チップと、半導体チップのチップパッドと基板ボンディングパッドとを電気的に連結する接続手段と、基板表面の一部に結合されたボードと、を含み、半導体チップと電気的接続手段は、封じられており、ボードが結合されている部分は、封じられていなく、ボードは少なくとも二つのパッケージを連結する。
【００２５】
ここで、基板は、多数のビアホールを有し、多層構造で形成されたものが望ましい。
【００２６】
ボードは、高速信号伝送用メタル配線がパターニングされたものが望ましく、高速信号伝送用メタル配線は、差動信号伝送用配線ペアであるものが望ましい。
【００２７】
一方、ボードは、少なくとも二つのパッケージを連結することができる。
【００２８】
この際、ボード上に形成されたメタル配線は、封じられない部分に沿って二つのパッケージのうち少なくとも一つの基板上に形成された回路配線と連結されるものが望ましい。
【発明の効果】
【００２９】
前述したように本発明によれば、パッケージ内のソルダボールを通じず、高速信号用電子装置又は他のパッケージとの電気的連結が可能である。
【００３０】
また、ソルダボールに繋がる回路配線をコンパクトしないように設計することができ、余分のソルダボールを多数のパワー及びグラウンド信号配線として使用することができて半導体チップの高速動作により安定的なパワーを供給することができる。
【００３１】
さらに、パッケージ内に設計された差動信号線のペア間クロストークを最小化することができる。
【発明を実施するための最良の形態】
【００３２】
本発明の利点及び特徴、そしてそれらを達成する方法は添付する図面と共に詳細に後述している実施形態を参照すれば明確になる。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現されるものであり、本実施形態は、本発明の開示が完全となり、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲の記載に基づいて決められなければならない。なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。
【００３３】
以下、添付した図面を参照して本発明の好適な実施形態を詳細に説明する。
【００３４】
先ず、図１及び図２を参照して本発明の一実施形態による半導体チップパッケージを説明する。
【００３５】
図１は、本発明の一実施形態による半導体チップパッケージを示す平面図であり、図２は図１のＩＩ−ＩＩ'線に沿って切って示した断面図である。
【００３６】
図１及び図２に示されたように、本発明の一実施形態による半導体チップパッケージは、上面に複数の基板ボンディングパッド１１１が形成され、下面には複数のターミナル１１２が形成された基板１１０上に半導体チップ１２０が付着されている。
【００３７】
基板としては、モールディングされたリードフレーム、印刷回路基板、ＤＢＣ（Ｄｉｒｅｃｔ  Ｂｏｎｄ  Ｃｏｐｐｅｒ）、フレキシブルフィルムなどが多様に使用されることができる。ＤＢＣは、絶縁性のセラミック基板の両表面上に銅層がそれぞれ付着された基板を称する。
【００３８】
また、基板としては、半導体チップとアセンブリ（ＰＣ）基板との間の電気的接続及び／又は機械的柔軟性を提供するインターポーザ（ｉｎｔｅｒｐｏｓｅｒ）が使用されることもできる。インターポーザは、テープのような伸縮性材料、ポリイミド又はプラスチック材料から作られることもでき、単一又は多数のパターン化された再配線層、受動素子などを含むこともできる。
【００３９】
半導体チップ１２０は、複数のチップパッド１２１が形成された活性面が上部に位置し、その反対面である非活性面は付着に用いられている。
【００４０】
半導体チップ１２０のチップパッド１２１と基板ボンディングパッド１１１はボンディングワイヤー１３０により電気的に連結されている。
【００４１】
基板１１０の上部の半導体チップ１２０とボンディングワイヤー１３０及びその接合部分は、パッケージ筐体１４０により封じられている。
【００４２】
この際、基板１１０の一部（基板の縁部分）はパッケージ筐体１４０に覆われず露出されている。
【００４３】
パッケージ筐体１４０は、エポキシモールディング樹脂（Ｅｐｏｘｙ  Ｍｏｌｄｉｎｇ  Ｃｏｍｐｏｕｎｄ；ＥＭＣ）などの絶縁物質で形成されたものが望ましい。
【００４４】
基板１１０のターミナル１１２には、外部接続端子の役割を遂行するソルダボール１５０が付着されている。
【００４５】
パッケージ筐体１４０に覆われない基板１１０の上部の一側には、ボード１６０が付着されている。
【００４６】
ボード１６０（例えば、印刷回路基板（ＰＣＢ）又はフレキシブル印刷回路基板（ｆｌｅｘｉｂｌｅ  ＰＣＢ）上に所定のメタル配線１６１がパターニングされていて、外部電子装置とパッケージ内の半導体チップ１２０とのデータ送受信が可能なように外部電子装置の入出力と半導体チップ１２０の入出力に伝送チャネルを提供する役割を遂行する。
【００４７】
メタル配線１６１は、基板１１０に形成された回路配線１１５を通じて基板ボンディングパッド１１１と連結されることによって、半導体チップ１２０に電気的に連結される。
【００４８】
また、ソルダボール１５０は、基板１１０上に形成された示されない回路配線を通じて基板ボンディングパッド１１１と連結されることによって、半導体チップ１２０に電気的に連結される。
【００４９】
一方、回路配線１１５は、基板１１０の上部の右側、具体的にパッケージ筐体１４０に覆われず露出された部分のうち一部にのみ示されているが、基板１１０の上部の他の側にも形成されており、基板１１０が多層構造の基板である場合、層毎に所定のパターン形態で回路配線が形成されているものは勿論である。
【００５０】
すなわち、基板１１０は、多層構造の基板である場合、各層に形成された回路配線を電気的に連結させるように多数のビアホールを備え、ソルダボール１５０は、ビアホールを通じて連結されたそれぞれの回路配線とそれぞれ電気的に連結される。
【００５１】
一方、本発明の一実施形態で、チップパッドと基板ボンディングパッドの電気的な接続方法でワイヤーボンディング（ｗｉｒｅ  ｂｏｎｄｉｎｇ）を例に挙げて説明したが、変形実施形態として、半導体チップのチップパッドと基板ボンディングパッドがバンプを通じて電気的な接続が成されるフリップチップボンディング（ｆｌｉｐ  ｃｈｉｐ  ｂｏｎｄｉｎｇ）が成されることもできる。
【００５２】
そうすると、本発明の一実施形態による半導体チップパッケージと外部電子装置との連結構造を図３を参照してより具体的に説明し、次いでボード１６０と基板１１０の接着構造を図４Ｂ及び図４Ｃを参照して詳細に説明する。
【００５３】
図３は、本発明の一実施形態による半導体チップパッケージを外部電子装置と連結された構造を示した概略図である。
【００５４】
図３に示されたように、システムボード（Ｓｙｓｔｅｍ  Ｂｏａｒｄ）上に本発明の一実施形態による半導体チップパッケージ１００が付着されている。
【００５５】
パッケージ１００の下部面に形成されたソルダボール１５０がシステムボードに半田付けなどの方式で付着されていて、システムボードにプリントされた回路配線（図示せず）と電気的に連結される。
【００５６】
パッケージ筐体１４０に覆われない基板１１０の上部の一側に付着されたボード１６０は、外部の電子装置（例えば、ハードディスクドライバー（ＨＤＤ））のコネクタ（ｃｏｎｎｅｃｔｏｒ）に連結されている。
【００５７】
一方、電子装置は、シリアルデータ信号を提供することができ、これによりパッケージ１００を構成する基板１１０は、シリアルデータ信号のような高速信号の配線設計が必要である。
【００５８】
従って、本発明による半導体チップパッケージは多い回路配線を受容することができるように前述した多層構造の基板が採用されるものが望ましい。
【００５９】
また、パッケージ１００は、基板１１０の各層に形成された回路配線がビアホールを通じてソルダボールで連結される入出力配線以外に、ボード１６０を通じて電子装置の入出力と連結される高速信号入出力用回路配線１１５が基板の上部層に形成されているものが望ましい。
【００６０】
これにより、パッケージの基板１１０に回路配線を設計するときに、ソルダボールに繋がる回路配線をコンパクトしないように設計可能であり、余分のソルダボールを多数のパワー及びグラウンド信号配線として使用することができて、半導体チップの高速動作により安定的なパワーを供給することができる。
【００６１】
すなわち、本発明の一実施形態による半導体チップパッケージの回路配線構造を模式的に示した図４Ａで、基板１１０の上部層に形成された高速信号入出力用回路配線１１５がビアホールを通過せず、直接的にボード１６０に連結されるため、余分のビアホールを用いてグラウンドＧＮＤ又はパワーを連結させることができて、半導体チップの高速動作により安定的なパワーを供給することができる。
【００６２】
一方、高速信号入出力用回路配線１１５は、シリアルデータバスとして使用される多数の差動信号配線ペア（Ｄｉｆｆｅｒｅｎｔｉａｌ  ｓｉｇｎａｌ  ｔｒａｃｅ  ｐａｉｒ）から構成されることができる。差動信号配線ペアが基板１１０に設計されるときに、ペア間にクロストークの影響を縮めるために、信号線ペア間の距離が十分に確保されるものが望ましい。
【００６３】
図４Ｂは、図２のＡ部分を拡大して示した断面図であって、多様な変形実施形態が共に示されている。図４Ｃは、図１でのボードと基板の接着部分を拡大して示した平面図である。
【００６４】
前述した図１及び図２には、示されないが、回路配線１１５が形成された基板１１０の上部には、外部の電気的なコンタクトを防止するために感光性物質（Ｐｈｏｔｏ  Ｓｅｎｓｉｔｉｖｅ  Ｒｅｓｉｓｔ；ＰＳＲ）が塗布されている。
【００６５】
図４Ｂ及び図４Ｃに示されたように、メタル配線１６１が形成されたボード１６０と回路配線１１５が形成されたパッケージの基板１１０が絶縁性接着剤１９０によりボンディングされている。
【００６６】
ここで、メタル配線１６１と回路配線１１５は、シリアルデータ伝送用差動信号配線ペアでありうる。
【００６７】
メタル配線１６１と回路配線１１５は、絶縁性接着剤１９０を挟んでキャパシティブカップリングの形態で電気的な接続が成される。
【００６８】
従って、キャパシティブカップリングを用いて二つ信号線１６１，１１５を接続させることによって、高速信号のＤＣ−素子（ｃｏｍｐｏｎｅｎｔ）の別途のキャパシタを装着せずも具現することができる。
【００６９】
また、コンダクティブコンタクトのためのメタルボンディングを追加に遂行せずも、絶縁性接着剤又は誘電定数が高い誘電物質を接着に用いて電気的な接続を具現することができる長所がある。
【００７０】
例えば、基板上に塗布されている感光性物質（ＰＳＲ）をキャパシタの誘電体の役割を果たすようにできる。
【００７１】
また、容量確保のため、感光性物質（ＰＳＲ）を一部現してボンディングすることができ、異なる誘電物質を用いてキャパシティブカップリングを具現することもできる。
【００７２】
具体的に、図４Ｂに示されたａでのように、ボード１６０と基板１１０との接着部分で感光性物質（ＰＳＲ）を除去し、この二つは絶縁性接着剤１９０を媒介にキャパシティブカップリングによる電気的接続を成す。
【００７３】
この際、絶縁性接着剤１９０は、誘電定数が高い誘電物質であるものが望ましい。
【００７４】
また、図４Ｂに示されたｂでのように、ボード１６０と基板１１０との接着部分で感光性物質（ＰＳＲ）を一部除去して薄い厚さを有し、その上部に絶縁性接着剤１９０が塗布されてこの二つはキャパシティブカップリングによる電気的接続を成す。
【００７５】
この際、絶縁性接着剤１９０は、誘電定数が高い誘電物質であるものが望ましい。
【００７６】
そして、図４Ｂに示されたｃでのように、基板１１０の上部に形成された感光性物質（ＰＳＲ）にボード１６０が付着されてこの二つはキャパシティブカップリングによる電気的接続を成す。
【００７７】
この際、絶縁又は導電特性を有する接着性物質を媒介でボード１６０と基板１１０が接着されることができる。
【００７８】
また、図４Ｂに示されたｄでのように、基板１１０の上部に形成された感光性物質（ＰＳＲ）を一部除去して厚さを薄くした後、ボード１６０が付着されてこの二つはキャパシティブカップリングによる電気的接続を成す。
【００７９】
この際、絶縁又は導電特性を有する接着性物質を媒介でボード１６０と基板１１０が接着されることができる。
【００８０】
従って、本発明の一実施形態によれば、基板に形成する回路配線の一部をボードのメタル配線と直接連結して、パッケージのソルダボールで連結される回路配線の数を減らすことができる。
【００８１】
これにより、ソルダボールに繋がる回路配線をコンパクトしないように設計可能であり、余分のソルダボールを多数のパワー及びグラウンド信号配線として使用することができて、半導体チップの高速動作により安定的なパワーを供給することができる。
【００８２】
また、ボードと基板とを絶縁性接着剤を媒介でボンディングしてもキャパシティブカップリングにより電気的な接続を具現することができ、高速信号についてのＤＣ−ブロッキング（Ｂｌｏｃｋｉｎｇ）の効果も得ることができる長所がある。
【００８３】
次は、図５及び図６を参照して本発明の他の実施形態による半導体チップパッケージを説明する。
【００８４】
図５は、本発明の他の実施形態による半導体チップパッケージを示す平面図であり、図６は図５のＶＩ−ＶＩ'線に沿って切って示した断面図である。
【００８５】
図５及び図６に示されたように、本発明の他の実施形態による半導体チップパッケージは、上面に複数のボンディングパッド２１１（例えば、基板ボンディングパッド）が形成され、下面には複数のターミナル２１２が形成された基板２１０上に半導体チップ２２０が付着されている。
【００８６】
基板としては、モールディングされたリードフレーム、印刷回路基板、ＤＢＣ、フレキシブルフィルムなどが多様に使用されることができる。ＤＢＣは、絶縁性のセラミック基板の両表面上に銅層がそれぞれ付着された基板を称する。
【００８７】
また、基板としては半導体チップとアセンブリ（ＰＣ）の基板間の電気的接続及び／又は機械的柔軟性を提供するインターポーザが使用されることもできる。インターポーザは、テープのような伸縮性材料、ポリイミド又はプラスチック材料から作られることもでき、単一又は多数のパターン化された再配線層、受動素子などを含むこともできる。
【００８８】
半導体チップ２２０は、複数のチップパッド２２１が形成された活性面が下部に位置し、半導体チップ２２０のチップパッド２２１と基板ボンディングパッド２１１は、ソルダバンプ２３０により電気的に連結されてフリップチップボンディング構造を有する。
【００８９】
基板２１０の上部の半導体チップ２２０とソルダバンプ２３０及びその接合部分は、パッケージ筐体２４０により封じられている。
【００９０】
この際、基板２１０の一部（基板の縁部分）はパッケージ筐体２４０に覆われず露出されている。
【００９１】
パッケージ筐体２４０は、エポキシモールディング樹脂のような絶縁物質で形成されたものが望ましい。
【００９２】
基板２１０のターミナル２１２には、外部接続端子の役割を遂行するソルダボール２５０が付着されている。
【００９３】
パッケージ筐体２４０に覆われない基板２１０の上部の一側にはボード２６０が付着されている。
【００９４】
ここで、ボード２６０は、異方性導電フィルム（Ａｎｉｓｏｔｒｏｐｉｃ  Ｃｏｎｄｕｃｔｉｖｅ  Ｆｉｌｍ；ＡＣＦ）により基板２１０上に付着される。
【００９５】
ボード２６０は、フレキシブルしたフィルム上に所定のメタル配線２６１がパターニングされていて、外部電子装置とパッケージ内の半導体チップ２２０とのデータ送受信が可能なように外部電子装置の入出力と半導体チップ２２０の入出力に伝送チャネルを提供する役割を遂行する。
【００９６】
メタル配線２６１は、基板２１０に形成された回路配線２１５を通じて基板ボンディングパッド２１１と連結されることによって、半導体チップ２２０に電気的に連結される。この際、メタル配線２６１は、基板２１０に形成された回路配線２１５と異方性導電フィルム（ＡＣＦ）の接着によるコンダクティブコンタクトが成される。
【００９７】
一方、本発明の他の実施形態では、異方性導電フィルム（ＡＣＦ）を用いたコンダクティブコンタクトを例に挙げて説明したが、異方性導電フィルム（ＡＣＦ）だけではなく、メタル配線２６１と基板２１０に形成された回路配線２１５をコンダクティブしに接着させる全ての種類の導電性接着剤が使用されることができる。また、コンダクティブコンタクトではない、キャパシティブカップリングによる電気的な連結も可能である。
【００９８】
ソルダボール２５０は、基板２１０上に形成された示されない回路配線を通じて基板ボンディングパッド２１１と連結されることによって、半導体チップ２２０に電気的に連結される。
【００９９】
一方、回路配線２１５は、基板２１０の上部の右側、具体的に、パッケージ筐体２４０に覆われず露出された部分のうち一部にのみ示されているが、基板２１０の上部の他の側にも形成されており、基板２１０が多層構造の基板である場合、層毎に所定のパターン形態で回路配線が形成されているものは勿論である。
【０１００】
すなわち、基板２１０は、多層構造の基板である場合、各層に形成された回路配線を電気的に連結させるように多数のビアホールを備え、ソルダボール２５０は、ビアホールを通じて連結されたそれぞれの回路配線とそれぞれ電気的に連結される。
【０１０１】
一方、本発明の他の実施形態で、チップパッドと基板ボンディングパッドの電気的な接続方法でフリップチップボンディングを例に挙げて説明したが、半導体チップのチップパッドと基板ボンディングパッドがワイヤーを通じて電気的に接続されるワイヤーボンディングが成されることもできる。
【０１０２】
従って、本発明の他の実施形態は前述した本発明の一実施形態と類似した効果を有する。
【０１０３】
次は、図７及び図８を参照して本発明のさらに他の実施形態による半導体チップパッケージを説明する。
【０１０４】
図７は、本発明のさらに他の実施形態による半導体チップパッケージを示す平面図であり、図８は図７のＶＩＩＩ−ＶＩＩＩ'線に沿って切って示した断面図である。
【０１０５】
図７及び図８に示されたように、本発明のさらに他の実施形態による半導体チップパッケージは、前述した本発明の第１の実施形態又は他の実施形態による半導体チップパッケージと実質的に同一なパッケージが二つ以上連結された構造である。
【０１０６】
例えば、第１及び第２のパッケージ３１０，３２０が第１のボード３５０に連結されており、第２のパッケージ３２０の右側に連結された第２のボード３６０は外部の電子装置に連結されることができる。
【０１０７】
ここで、第１及び第２のパッケージ３１０，３２０の基板３１１，３２１とボード３５０，３６０は導電性又は非導電性接着剤３９０によりボンディングされている。
【０１０８】
ここで、導電性接着剤によりボンディングされる場合、基板３１１，３２１上に形成された回路配線３１２，３２２とボード３５０，３６０に形成されたメタル配線３５１，３６１がコンダクティブコンタクトで接続される。
【０１０９】
導電性接着剤で異方性導電フィルム（ＡＣＦ）が用いられることができる。
【０１１０】
また、非導電性接着剤によりボンディングされる場合、基板３１１，３２１に形成された回路配線３１２，３２２とボード３５０，３６０に形成されたメタル配線３５１，３６１がキャパシティブカップリングにより接続される。
【０１１１】
非導電性接着剤は、基板上に塗布されている感光性物質（ＰＳＲ）（図示せず）と共にキャパシタの誘電体の役割を果たすようにできる。
【０１１２】
また、容量確保のため、感光性物質（ＰＳＲ）を一部現してボンディングすることができる。
【０１１３】
次は、図９及び図１０を参照して本発明のさらに他の実施形態による半導体チップパッケージを説明する。
【０１１４】
図９は、本発明のさらに他の実施形態による半導体チップパッケージを示す平面図であり、図１０は図９のＸ−Ｘ'線に沿って切って示した断面図である。
【０１１５】
図９及び図１０に示されたように、本発明のさらに他の実施形態による半導体チップパッケージは、二つ以上の半導体チップパッケージがボード４５０，４６０により連結された構造で第２のパッケージ４２０の基板に形成された回路配線４２２の構造を除外した全ての構造が本発明のさらに他の実施形態と実質的に同一である。
【０１１６】
第１及び第２のパッケージ４１０，４２０が第１のボード４５０に連結されており、第２のパッケージ４２０の右側に連結された第２のボード４６０は外部の電子装置に連結されることができる。
【０１１７】
ここで、第１及び第２のパッケージ４１０，４２０の基板４１１，４２１とボード４５０，４６０は導電性又は非導電性接着剤４９０によりボンディングされている。
【０１１８】
一方、第２のボード４６０に形成されたメタル配線４６１と連結される回路配線４２２がパッケージ基板４２１の上部層に形成されており、回路配線４２２の一部はパッケージ 筐体４２５の内部に繋がり、残りはパッケージ筐体４２５により覆われない基板４２１上に形成されている。
【０１１９】
例えば、外部電子装置から伝送されるデータ信号のうち第２のパッケージ４２０の半導体チップに伝送されることではない、第１のパッケージ４１０の半導体チップに伝送するためのデータ信号である場合、第２のパッケージ４２０の基板４２１が単純にチャネル経路を提供する役割を遂行することができる。
【０１２０】
ここで、ボード４５０，４６０と基板４１１，４２１が導電性接着剤によりボンディングされる場合、基板４１１，４２１上に形成された回路配線４１２，４２２とボード４５０，４６０に形成されたメタル配線４５１，４６１がコンダクティブコンタクトで接続される。
【０１２１】
導電性接着剤で異方性導電フィルム（ＡＣＦ）が用いられることができる。
【０１２２】
また、非導電性接着剤によりボンディングされる場合、基板４１１，４２１に形成された回路配線４１２，４２２とボード４５０，４６０に形成されたメタル配線４５１，４６１がキャパシティブカップリングにより接続される。
【０１２３】
非導電性接着剤は、基板上に塗布されている感光性物質（ＰＳＲ）（図示せず）と共にキャパシタの誘電体の役割を果たすようにできる。
【０１２４】
また、容量確保のため、感光性物質（ＰＳＲ）を一部現してボンディングすることができる。
【０１２５】
以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではないと理解されるべきである。
【産業上の利用可能性】
【０１２６】
本発明は、半導体チップパッケージに適用されうる。
【図面の簡単な説明】
【０１２７】
【図１】本発明の一実施形態による半導体チップパッケージを示す平面図である。
【図２】図１のＩＩ−ＩＩ'線に沿って切って示した断面図である。
【図３】本発明の一実施形態による半導体チップパッケージが外部電子装置と連結された構造を示した概略図である。
【図４Ａ】本発明の一実施形態による半導体チップパッケージの回路配線構造を模式的に示した図面である。
【図４Ｂ】図２のＡ部分を拡大して示した断面図であって、多様な変形実施形態が共に示されている図面である。
【図４Ｃ】図１でのボードと基板の接着部分を拡大して示した平面図である。
【図５】本発明の他の実施形態による半導体チップパッケージを示す平面図である。
【図６】図５のＶＩ−ＶＩ'線に沿って切って示した断面図である。
【図７】本発明のさらに他の実施形態による半導体チップパッケージを示す平面図である。
【図８】図７のＶＩＩＩ−ＶＩＩＩ'線に沿って切って示した断面図である。
【図９】本発明のさらに他の実施形態による半導体チップパッケージを示す平面図である。
【図１０】図９のＸ−Ｘ'線に沿って切って示した断面図である。
【図１１】従来技術による半導体パッケージが外部電子装置に連結された構造を示した概略図である。
【図１２】回路基板に設計された従来の回路配線構造を模式的に示した図面である。
【符号の説明】
【０１２８】
１１１  ボンディングパッド
１１５  回路配線
１２０  半導体チップ
１２１  チップパッド
１６０  ボード
１６１  メタル配線
【図１】
2005311371.tif 000003
【図２】
2005311371.tif 000004
【図３】
2005311371.tif 000005
【図４Ａ】
2005311371.tif 000006
【図４Ｂ】
2005311371.tif 000007
【図４Ｃ】
2005311371.tif 000008
【図５】
2005311371.tif 000009
【図６】
2005311371.tif 000010
【図７】
2005311371.tif 000011
【図８】
2005311371.tif 000012
【図９】
2005311371.tif 000013
【図１０】
2005311371.tif 000014
【図１１】
2005311371.tif 000015
【図１２】
2005311371.tif 000016