(57)【要約】【課題】サイリスタを含む交流スイッチのターンオフを迅速に達成することが困難であった。【解決手段】第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃに第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃを介して負荷９及び電力変換回路１０を接続する。電力変換回路１０の直流端子に直流電源５を接続する。異常検出回路３０で電源電圧の異常が検出された時に第１〜第３の交流スイッチ２ａ〜２ｃのオン制御を停止し、同時に電力変換回路１０からパルスが付加された電圧を発生させて第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃから選択された２つに含まれているサイリスタに逆バイアス電圧を印加する。【選択図】図１
2005295665.tif 000002
【特許請求の範囲】
【請求項１】
３相交流電圧を入力させるための第１、第２及び第３の交流入力端子と、
３相交流電圧を出力させるための第１、第２及び第３の交流出力端子と、
前記第１、第２及び第３の交流入力端子と前記第１、第２及び第３の交流出力端子との間にそれぞれ接続され且つ少なくとも１つのサイリスタをそれぞれ有している第１、第２及び第３の交流スイッチと、
前記第１、第２及び第３の交流入力端子から前記第１、第２及び第３の交流出力端子に電力を供給する時に前記第１、第２及び第３の交流スイッチをオン制御し且つ前記第１、第２及び第３の交流入力端子から前記第１、第２及び第３の交流出力端子への電力供給を遮断する時に前記オン制御を停止するスイッチ制御回路と、
３相交流電圧を供給するための第１、第２及び第３の交流端子を有し、前記第１、第２及び第３の交流端子は前記第１、第２及び第３の交流スイッチを介して前記第１、第２及び第３の交流入力端子にそれぞれ接続されていると共に前記第１、第２及び第３の交流スイッチを介さずに前記第１、第２及び第３の交流出力端子にそれぞれ接続され、且つ前記スイッチ制御回路による前記第１、第２及び第３の交流スイッチのオン制御の停止に応答して前記第１、第２及び第３の交流端子に３相交流電圧を送出する機能を有し且つ前記第１、第２及び第３の交流スイッチの内の絶対値が最も高い交流電圧が供給するものを除いた残りの２つに接続された交流スイッチに逆バイアス電圧を所望時間だけ与える機能を有している電力供給回路と
を具備していることを特徴とする電源装置。
【請求項２】
前記第１、第２及び第３の交流スイッチのオン制御の停止は、前記第１、第２及び第３の交流入力端子の電源電圧が正常時の最大値を越える過電圧が発生した異常時における前記第１、第２及び第３の交流スイッチのオン制御の停止であることを特徴とする請求項１記載の電源装置。
【請求項３】
前記電力供給回路は、直流電源と、前記直流電源と前記第１、第２及び第３の交流出力端子との間に接続され且つ直流−３相交流変換のための複数の変換用スイッチを有している電力変換回路と、前記スイッチ制御回路及び前記電力変換回路に接続された変換制御回路とから成り、
前記変換制御回路は、前記スイッチ制御回路による前記第１、第２及び第３の交流スイッチのオン制御の停止に応答して前記電力変換回路を直流−３相交流変換制御する機能及び選択された２つの交流スイッチの前記サイリスタを所望時間だけ逆バイアスさせるように前記電力変換回路の交流出力電圧の振幅を増大させる機能を有していることを特徴とする請求項１又は２記載の電源装置。
【請求項４】
前記電力供給回路は、
前記第１、第２及び第３の交流スイッチの電流を検出する電流検出器と、
前記電流検出器の出力に基づいて前記第１、第２及び第３の交流スイッチの電流が零になる時点を検出する零検出回路と、
前記零検出回路と前記スイッチ制御回路とに接続され、前記スイッチ制御回路から前記第１、第２及び第３の交流スイッチの前記オン制御を停止することを示す信号が発生した時点から前記第１、第２及び第３の交流スイッチから選択された２つの電流がそれぞれ零になる時点までの期間のみ前記選択された２つの交流スイッチに逆バイアス電圧を与えるための信号を発生させる手段と
を有していることを特徴とする請求項１又は２又は３記載の電源装置。
【請求項５】
前記変換制御回路は、
前記第１、第２及び第３の交流入力端子に供給される各相の交流電圧に同期又は継続している波形を有する基準電圧を発生する第１、第２及び第３相基準電圧発生器と、
前記スイッチ制御回路に接続され且つ前記スイッチ制御回路から前記第１、第２及び第３の交流スイッチのオン制御の停止を示す信号が発生した時点から所望時間後までの時間幅のパルスを発生するパルス発生回路と、
前記第１、第２及び第３相基準電圧発生器から得られた前記第１、第２及び第３相基準電圧に前記パルス発生回路から得られた前記パルスを加算する第１、第２及び第３の加算手段と、
前記選択された２つの交流スイッチに対応する相に属する前記第１、第２及び第３の加算手段の内の２つのみに前記パルスを付与するパルス選択付加手段と、
前記第１、第２及び第３の交流入力端子の交流電圧よりも十分に高い周波数で鋸波又は三角波から成る比較波を発生する比較波発生回路と、
前記第１、第２及び第３の加算手段と前記比較波発生回路とにそれぞれ接続され、且つ前記第１、第２及び第３の加算手段の出力と前記比較波発生回路から得られた比較波とをそれぞれ比較して前記複数の変換用スイッチをオン・オフ制御するための制御信号を形成する第１、第２及び第３の比較器と
を有していることを特徴とする請求項３記載の電源装置。
【請求項６】
前記電力供給回路は、直流電源と、前記直流電源と前記第１、第２及び第３の交流出力端子との間に接続され且つ直流−３相交流変換のための複数の変換用スイッチを有している電力変換回路と、前記スイッチ制御回路及び前記電力変換回路に接続された変換制御回路と、パルス発生回路と、前記電力変換回路の出力に前記パルス発生回路の出力パルスを加算する加算手段とから成り、
前記変換制御回路は、前記スイッチ制御回路による前記第１、第２及び第３の交流スイッチのオン制御の停止に応答して前記電力変換回路を直流−３相交流変換制御する機能を有しており、
前記パルス発生回路は前記スイッチ制御回路による前記第１、第２及び第３の交流スイッチのオン制御の停止に応答して前記第１、第２及び第３の交流スイッチから選択された２つを所望時間だけ逆バイアスするためのパルスを発生する機能を有していることを特徴とする請求項１又は２記載の電源装置。
【請求項７】
前記直流電源は蓄電装置から成り、前記電力変換回路は、更に、前記第１、第２及び第３の交流入力端子から供給された３相交流電圧を直流電圧に変換して前記蓄電装置に供給する機能を有していることを特徴とする請求項３又は６記載の電源装置。
【請求項８】
交流電源を接続するための交流入力端子と、
負荷を接続するための交流出力端子と、
前記交流入力端子と前記交流出力端子との間に接続されており且つ少なくとも１つのサイリスタを含んでいる交流スイッチと、
前記交流入力端子から前記交流出力端子へ電力を供給する時に前記交流スイッチをオン制御し、前記交流入力端子から前記交流出力端子への電力供給を遮断する時に前記オン制御を停止するスイッチ制御回路と、
交流電力を供給するための交流端子を有し、前記交流端子が前記交流スイッチを介して前記交流入力端子に接続されていると共に前記交流スイッチを介さずに前記交流出力端子に接続され、前記スイッチ制御回路による前記交流スイッチのオン制御の停止に応答して前記交流端子に交流電圧を送出する機能及び前記サイリスタにパルス状の逆バイアス電圧を所望時間だけ与える機能を有している電力供給回路と
を具備していることを特徴とする電源装置。
【請求項９】
前記スイッチ制御回路は、前記単相又は３相の交流入力端子から供給される電源電圧の異常を検出する異常検出回路を有し、
前記異常検出回路は、
前記交流入力端子から前記交流出力端子に供給する電源電圧を検出する電源電圧検出手段と、
前記電源電圧の異常低下を検出するために互いに値の異なる複数の下限検出基準値を発生する下限検出基準値発生手段と、
前記複数の下限検出基準値と前記電源電圧の検出値とをそれぞれ比較して前記電源電圧の検出値が前記複数の下限検出基準値よりも低いか否かをそれぞれ判定する電圧レベル判定手段と、
前記複数の下限検出基準値に対応して複数の下限基準時間情報を有し、前記複数の下限基準時間情報は前記複数の下限検出基準値が低くなるに従って短くなる時間情報であり、前記電源電圧の検出値が前記下限検出基準値よりも低いことを示す前記電圧レベル判定手段の出力が前記下限基準時間情報が示す時間以上継続的に発生しているか否かを判定し、継続的に発生している時に前記交流スイッチをオフ制御するための出力を発生する異常継続判定手段と
を備えていることを特徴とする請求項１乃至７のいずれかに記載の電源装置。
【請求項１０】
前記スイッチ制御回路は、前記単相又は３相の交流入力端子から供給される電源電圧の異常を検出する異常検出回路を有し、
前記異常検出回路は、
前記交流入力端子から前記交流出力端子に供給する電源電圧を検出する電源電圧検出手段と、
前記電源電圧の異常上昇を検出するために互いに値の異なる複数の上限検出基準値を発生する上限検出基準値発生手段と、
前記複数の上限検出基準値と前記電源電圧の検出値とをそれぞれ比較して前記電源電圧の検出値が前記複数の上限検出基準値よりも高いか否かをそれぞれ判定する電圧レベル判定手段と、
前記複数の上限基準値に対応して複数の上限基準時間情報を有し、前記複数の上限基準時間情報は前記複数の上限検出基準値が高くなるに従って短くなる時間情報であり、前記電源電圧の検出値が前記上限検出基準値よりも高いことを示す前記電圧レベル判定手段の出力が前記上限基準時間情報が示す時間以上継続的に発生しているか否かを判定し、継続的に発生している時に前記スイッチをオフ制御するための出力を発生する異常継続判定手段と
を備えていることを特徴とする請求項１乃至７のいずれかに記載の電源装置。
【請求項１１】
前記スイッチ制御回路は、前記単相又は３相の交流入力端子から供給される電源電圧の異常を検出する異常検出回路を有し、
前記異常検出回路は、
前記交流入力端子から前記交流出力端子に供給する電源電圧を検出する電源電圧検出手段と、
前記電源電圧の異常低下を検出するために互いに値の異なる複数の下限検出基準値を発生する下限検出基準値発生手段と、
前記電源電圧の異常上昇を検出するために互いに値が異なり且つ前記下限検出基準値よりも高い値を有している複数の上限検出基準値を発生する上限検出基準値発生手段と、
前記複数の下限検出基準値及び前記複数の上限検出基準値と前記電源電圧の検出値とをそれぞれ比較して前記電源電圧の検出値が前記複数の下限検出基準値よりも低いか否かをそれぞれ判定し、且つ前記電源電圧の検出値が前記複数の上限検出基準値よりも高いか否かをそれぞれ判定する電圧レベル判定手段と、
前記複数の下限検出基準値に対応して複数の下限基準時間情報を有し、前記複数の下限基準時間情報は前記複数の下限検出基準値が低くなるに従って短くなる時間情報であり、前記複数の上限検出基準値に対応して複数の上限基準時間情報を有し、前記複数の上限基準時間情報は前記複数の上限検出基準値が高くなるに従って短くなる情報であり、前記電源電圧の検出値が前記下限検出基準値よりも低いことを示す前記電圧レベル判定手段の出力が前記下限基準時間情報が示す時間以上継続的に発生しているか否かを判定し、継続的に発生している時に前記スイッチをオフ制御するための出力を発生し、且つ前記電源電圧の検出値が前記上限検出基準値よりも高いことを示す前記電圧レベル判定手段の出力が前記上限基準時間情報が示す時間以上継続的に発生しているか否かを判定し、継続的に発生している時に前記スイッチをオフ制御するための出力を発生する異常継続判定手段と
を備えていることを特徴とする請求項１乃至７のいずれかに記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は交流無停電電源装置等の電源装置に関する。
【背景技術】
【０００２】
従来の代表的な交流無停電電源装置は、例えば、後記特許文献１に開示されているように商用交流電源端子と負荷との間に接続された交流スイッチと、交流スイッチを介して商用交流電源端子に接続されていると共に交流スイッチを介さないで負荷に接続された双方向電力変換器と、双方向電力変換器の直流端子に接続された蓄電池と、商用交流電源端子の電圧の異常を検出して交流スイッチをオフ制御する電源異常検出装置とを有している。
【０００３】
上記交流無停電電源装置における交流スイッチは、サイリスタ又はＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）又は機械的高速遮断機で構成されている。
【０００４】
ところで、サイリスタからなる交流スイッチは比較的安価であり且つ瞬時過負荷耐量が大きいという長所を有する反面、ゲート制御信号をオフ状態にしても電流が保持電流よりも低くなるまでオン状態が維持される自然転流型即ち自己非消弧型半導体素子であるので、交流を遮断する時に最大半サイクルの遅れが生じるという欠点を有する。
【０００５】
ＩＧＢＴから成る交流スイッチは、自己消弧型半導体素子であるので瞬時の切り離しが可能であるという長所を有する反面、サイリスタに比べて瞬時過電流及び過負荷耐量が小さいという欠点を有する。
【０００６】
機械的高速遮断機は過負荷耐量が大きいという長所を有する反面、高価及び大型であるという欠点を有する。
【０００７】
サイリスタで構成された交流スイッチのターンオフの遅れを低減するための方法として後記特許文献２に、交流スイッチのターンオフ時に、電力変換器（インバータ）の正極性電流の流れている交流スイッチに相当する相の出力端子から正常よりもΔＶだけ高い電圧を発生させ、電力変換器の負極性電流の流れている交流スイッチに相当する相の出力端子から正常よりもΔＶだけ低い電圧を発生させてサイリスタを逆バイアスすることが開示されている。この特許文献２の方法によれば確かにサイリスタのターンオフの遅れが少なくなるが、負荷に対してもΔＶ高い電圧が供給され、負荷に悪影響を与える可能性がある。
【特許文献１】特開２０００−３４１８８１号公報
【特許文献２】特開２００３−８７９９９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、サイリスタを含む交流スイッチのターンオフの遅れを容易に低減することが困難であるということである。
【課題を解決するための手段】
【０００９】
上記課題を解決するための本発明は、３相交流電圧を入力させるための第１、第２及び第３の交流入力端子と、３相交流電圧を出力させるための第１、第２及び第３の交流出力端子と、前記第１、第２及び第３の交流入力端子と前記第１、第２及び第３の交流出力端子との間にそれぞれ接続され且つ少なくとも１つのサイリスタをそれぞれ有している第１、第２及び第３の交流スイッチと、前記第１、第２及び第３の交流入力端子から前記第１、第２及び第３の交流出力端子に電力を供給する時に前記第１、第２及び第３の交流スイッチをオン制御し且つ前記第１、第２及び第３の交流入力端子から前記第１、第２及び第３の交流出力端子への電力供給を遮断する時に前記オン制御を停止するスイッチ制御回路と、３相交流電圧を供給するための第１、第２及び第３の交流端子を有し、前記第１、第２及び第３の交流端子は前記第１、第２及び第３の交流スイッチを介して前記第１、第２及び第３の交流入力端子にそれぞれ接続されていると共に前記第１、第２及び第３の交流スイッチを介さずに前記第１、第２及び第３の交流出力端子にそれぞれ接続され、且つ前記スイッチ制御回路による前記第１、第２及び第３の交流スイッチのオン制御の停止に応答して前記第１、第２及び第３の交流端子に３相交流電圧を送出する機能を有し且つ前記第１、第２及び第３の交流スイッチの内の絶対値が最も高い交流電圧が供給するものを除いた残りの２つに接続された交流スイッチに逆バイアス電圧を所望時間だけ与える機能を有している電力供給回路とを具備していることを特徴とする電源装置に係わるものである。
【００１０】
なお、請求項２に示すように、前記第１、第２及び第３の交流スイッチのオン制御の停止は、前記第１、第２及び第３の交流入力端子の電源電圧が正常時の最大値を越える過電圧が発生した異常時における前記第１、第２及び第３の交流スイッチのオン制御の停止であることが望ましい。
また、請求項３に示すように、前記電力供給回路は、直流電源と、前記直流電源と前記第１、第２及び第３の交流出力端子との間に接続され且つ直流−３相交流変換のための複数の変換用スイッチを有している電力変換回路と、前記スイッチ制御回路及び前記電力変換回路に接続された変換制御回路とから成り、前記変換制御回路は、前記スイッチ制御回路による前記第１、第２及び第３の交流スイッチのオン制御の停止に応答して前記電力変換回路を直流−３相交流変換制御する機能及び選択された２つの交流スイッチの前記サイリスタを所望時間だけ逆バイアスさせるように前記電力変換回路の交流出力電圧の振幅を増大させる機能を有していることが望ましい。
また、請求項４に示すように、前記電力供給回路は、前記第１、第２及び第３の交流スイッチの電流を検出する電流検出器と、前記電流検出器の出力に基づいて前記第１、第２及び第３の交流スイッチの電流が零になる時点を検出する零検出回路と、前記零検出回路と前記スイッチ制御回路とに接続され、前記スイッチ制御回路から前記第１、第２及び第３の交流スイッチの前記オン制御を停止することを示す信号が発生した時点から前記第１、第２及び第３の交流スイッチから選択された２つの電流がそれぞれ零になる時点までの期間のみ前記選択された２つの交流スイッチに逆バイアス電圧を与えるための信号を発生させる手段と
を有していることが望ましい。
また、請求項５に示すように、前記変換制御回路は、前記第１、第２及び第３の交流入力端子に供給される各相の交流電圧に同期又は継続している波形を有する基準電圧を発生する第１、第２及び第３相基準電圧発生器と、前記スイッチ制御回路に接続され且つ前記スイッチ制御回路から前記第１、第２及び第３の交流スイッチのオン制御の停止を示す信号が発生した時点から所望時間後までの時間幅のパルスを発生するパルス発生回路と、前記第１、第２及び第３相基準電圧発生器から得られた前記第１、第２及び第３相基準電圧に前記パルス発生回路から得られた前記パルスを加算する第１、第２及び第３の加算手段と、前記選択された２つの交流スイッチに対応する相に属する前記第１、第２及び第３の加算手段の内の２つのみに前記パルスを付与するパルス選択付加手段と、前記第１、第２及び第３の交流入力端子の交流電圧よりも十分に高い周波数で鋸波又は三角波から成る比較波を発生する比較波発生回路と、前記第１、第２及び第３の加算手段と前記比較波発生回路とにそれぞれ接続され、且つ前記第１、第２及び第３の加算手段の出力と前記比較波発生回路から得られた比較波とをそれぞれ比較して前記複数の変換用スイッチをオン・オフ制御するための制御信号を形成する第１、第２及び第３の比較器とを有していることが望ましい。
また、請求項６に示すように、前記電力供給回路は、直流電源と、前記直流電源と前記第１、第２及び第３の交流出力端子との間に接続され且つ直流−３相交流変換のための複数の変換用スイッチを有している電力変換回路と、前記スイッチ制御回路及び前記電力変換回路に接続された変換制御回路と、パルス発生回路と、前記電力変換回路の出力に前記パルス発生回路の出力パルスを加算する加算手段とから成り、前記変換制御回路は、前記スイッチ制御回路による前記第１、第２及び第３の交流スイッチのオン制御の停止に応答して前記電力変換回路を直流−３相交流変換制御する機能を有しており、前記パルス発生回路は前記スイッチ制御回路による前記第１、第２及び第３の交流スイッチのオン制御の停止に応答して前記第１、第２及び第３の交流スイッチから選択された２つを所望時間だけ逆バイアスするためのパルスを発生する機能を有していることが望ましい。
また、請求項７に示すように、前記直流電源は蓄電装置から成り、前記電力変換回路は、更に、前記第１、第２及び第３の交流入力端子から供給された３相交流電圧を直流電圧に変換して前記蓄電装置に供給する機能を有していることが望ましい。
また、請求項８に示すように、交流電源を接続するための交流入力端子と、  負荷を接続するための交流出力端子と、前記交流入力端子と前記交流出力端子との間に接続されており且つ少なくとも１つのサイリスタを含んでいる交流スイッチと、前記交流入力端子から前記交流出力端子へ電力を供給する時に前記交流スイッチをオン制御し、前記交流入力端子から前記交流出力端子への電力供給を遮断する時に前記オン制御を停止するスイッチ制御回路と、交流電力を供給するための交流端子を有し、前記交流端子が前記交流スイッチを介して前記交流入力端子に接続されていると共に前記交流スイッチを介さずに前記交流出力端子に接続され、前記スイッチ制御回路による前記交流スイッチのオン制御の停止に応答して前記交流端子に交流電圧を送出する機能及び前記サイリスタにパルス状の逆バイアス電圧を所望時間だけ与える機能を有している電力供給回路とを具備していることが望ましい。
また、請求項９に示すように、前記スイッチ制御回路は、前記単相又は３相の交流入力端子から供給される電源電圧の異常を検出する異常検出回路を有し、  前記異常検出回路は、前記交流入力端子から前記交流出力端子に供給する電源電圧を検出する電源電圧検出手段と、前記電源電圧の異常低下を検出するために互いに値の異なる複数の下限検出基準値を発生する下限検出基準値発生手段と、前記複数の下限検出基準値と前記電源電圧の検出値とをそれぞれ比較して前記電源電圧の検出値が前記複数の下限検出基準値よりも低いか否かをそれぞれ判定する電圧レベル判定手段と、前記複数の下限検出基準値に対応して複数の下限基準時間情報を有し、前記複数の下限基準時間情報は前記複数の下限検出基準値が低くなるに従って短くなる時間情報であり、前記電源電圧の検出値が前記下限検出基準値よりも低いことを示す前記電圧レベル判定手段の出力が前記下限基準時間情報が示す時間以上継続的に発生しているか否かを判定し、継続的に発生している時に前記交流スイッチをオフ制御するための出力を発生する異常継続判定手段とを備えていることが望ましい。
また、請求項１０に示すように、前記スイッチ制御回路は、前記単相又は３相の交流入力端子から供給される電源電圧の異常を検出する異常検出回路を有し、  前記異常検出回路は、前記交流入力端子から前記交流出力端子に供給する電源電圧を検出する電源電圧検出手段と、前記電源電圧の異常上昇を検出するために互いに値の異なる複数の上限検出基準値を発生する上限検出基準値発生手段と、前記複数の上限検出基準値と前記電源電圧の検出値とをそれぞれ比較して前記電源電圧の検出値が前記複数の上限検出基準値よりも高いか否かをそれぞれ判定する電圧レベル判定手段と、前記複数の上限基準値に対応して複数の上限基準時間情報を有し、前記複数の上限基準時間情報は前記複数の上限検出基準値が高くなるに従って短くなる時間情報であり、前記電源電圧の検出値が前記上限検出基準値よりも高いことを示す前記電圧レベル判定手段の出力が前記上限基準時間情報が示す時間以上継続的に発生しているか否かを判定し、継続的に発生している時に前記スイッチをオフ制御するための出力を発生する異常継続判定手段とを備えていることが望ましい。
また、請求項１１に示すように、前記スイッチ制御回路は、前記単相又は３相の交流入力端子から供給される電源電圧の異常を検出する異常検出回路を有し、前記異常検出回路は、前記交流入力端子から前記交流出力端子に供給する電源電圧を検出する電源電圧検出手段と、前記電源電圧の異常低下を検出するために互いに値の異なる複数の下限検出基準値を発生する下限検出基準値発生手段と、前記電源電圧の異常上昇を検出するために互いに値が異なり且つ前記下限検出基準値よりも高い値を有している複数の上限検出基準値を発生する上限検出基準値発生手段と、前記複数の下限検出基準値及び前記複数の上限検出基準値と前記電源電圧の検出値とをそれぞれ比較して前記電源電圧の検出値が前記複数の下限検出基準値よりも低いか否かをそれぞれ判定し、且つ前記電源電圧の検出値が前記複数の上限検出基準値よりも高いか否かをそれぞれ判定する電圧レベル判定手段と、前記複数の下限検出基準値に対応して複数の下限基準時間情報を有し、前記複数の下限基準時間情報は前記複数の下限検出基準値が低くなるに従って短くなる時間情報であり、前記複数の上限検出基準値に対応して複数の上限基準時間情報を有し、前記複数の上限基準時間情報は前記複数の上限検出基準値が高くなるに従って短くなる情報であり、前記電源電圧の検出値が前記下限検出基準値よりも低いことを示す前記電圧レベル判定手段の出力が前記下限基準時間情報が示す時間以上継続的に発生しているか否かを判定し、継続的に発生している時に前記スイッチをオフ制御するための出力を発生し、且つ前記電源電圧の検出値が前記上限検出基準値よりも高いことを示す前記電圧レベル判定手段の出力が前記上限基準時間情報が示す時間以上継続的に発生しているか否かを判定し、継続的に発生している時に前記スイッチをオフ制御するための出力を発生する異常継続判定手段とを備えていることが望ましい。
【発明の効果】
【００１１】
本願請求項１〜７の発明によれば、第１、第２及び第３の交流出力端子に対する第１、第２及び第３の交流入力端子から負荷への電力供給に代って電力を供給するための電力供給回路を兼用して第１、第２及び第３の交流スイッチから選択された２つの交流スイッチのサイリスタを逆バイアスするための電圧を発生させ、且つオン制御の停止時において第１、第２及び第３の交流スイッチの内で最も高い電圧が供給されているものを除いた残りの２つに対してのみ逆バイアスを印加する。従って、電力供給回路から発生させる電圧の振幅の最大値即ちピーク値を低く抑えることができ、負荷に対の悪影響を軽減することができる。また、電圧が低い２つの相に対して逆バイアスのための電圧を付加するので、逆バイアスのための電圧値を高く設定することが可能になり、且つ交流スイッチを確実にターンオフ制御することが可能になる。なお、電圧の最も高い相の交流スイッチに対しては逆バイアスが印加されないが、残りの２つの相の交流スイッチがオフ状態になると、電圧の最も高い相の交流スイッチの電流も零に成り、このサイリスタが消弧する。
本願請求項８の発明によれば、電力供給回路からパルス状電圧を発生させるという簡単な構成によってサイリスタを逆バイアスしてターンオフの遅れを容易に低減できる。
本願請求項９〜１１の発明によれば、電源の異常を迅速且つ正確に検出して交流スイッチを迅速にオフ状態にすることができる。
【発明を実施するための最良の形態】
【００１２】
次に、図１〜図２１を参照して本発明の実施形態を説明する。
【実施例１】
【００１３】
図１に示す本発明の実施例１に係わる電源装置としての交流無停電電源装置は、例えば２００Ｖの３相の商用交流電源に接続される第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃと、第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃと、３相の第１、第２及び第３の交流出力端子３ａ、３ｂ、３ｃと、電力供給回路４と、直流電源５と、スイッチ制御回路６と、機械的構成の第１、第２及び第３の入力スイッチ７ａ、７ｂ、７ｃと、第１、第２及び第３のスイッチ電流検出器８ａ、８ｂ、８ｃとを有している。負荷９は第１、第２及び第３の交流出力端子３ａ、３ｂ、３ｃに接続されている。第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃは第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃと第１、第２及び第３の交流出力端子３ａ、３ｂ、３ｃとの間に第１、第２及び第３の入力スイッチ７ａ、７ｂ、７ｃを介して接続されている。第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃの詳細は追って説明する。
【００１４】
電力供給回路４は、スイッチ制御回路６から得られる電源電圧の正常を示す信号に応答して交流電圧を直流電圧に変換する機能と、スイッチ制御回路６から得られる第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃのオン制御の停止を示す信号、又はオフ制御を示す信号に応答して第１、第２及び第３の交流出力端子３ａ、３ｂ、３ｃに３相交流電圧を送出する機能と、第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃの内の最も高い交流電圧が供給するものを除いた残りの２つに逆バイアス電圧を所望時間だけ与える機能とを有している。これ等の機能を得るために電力供給回路４は、交流−直流変換及び直流−交流変換可能な電力変換回路１０と、これを制御するための変換制御回路１１とを有している。電力変換回路１０の第１、第２及び第３の交流端子１５ａ、１５ｂ、１５ｃは第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃを介さずに第１、第２及び第３の交流出力端子３ａ、３ｂ、３ｃに接続され、且つ第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃと第１、第２及び第３の入力スイッチ７ａ、７ｂ、７ｃとを介して第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃに接続されている。電力変換回路１０の対の直流端子１６ａ、１６ｂは直流電源５に接続され且つライン５ａ，５ｂによって変換制御回路１１にも接続されている。変換制御回路１１は、制御信号伝送路１７によって電力変換回路１０に接続され、且つ信号伝送路１８によってスイッチ制御回路６に接続され、且つライン１９、２０、２１によって第１、第２及び第３のスイッチ電流検出器８ａ、８ｂ、８ｃに接続され、且つライン２５、２６、２７によって電力変換回路１０の第１、第２及び第３の交流端子１５ａ、１５ｂ、１５ｃに接続されている。なお、第１、第２及び第３のスイッチ電流検出器８ａ、８ｂ、８ｃを変換制御回路１１の一部と考えることができる。電力変換回路１０及び変換制御回路１１の詳細は追って説明する。
【００１５】
直流電源５は電力変換回路１０の対の直流端子１６ａ、１６ｂに接続された電解コンデンサ２８と蓄電池２９との組み合せから成る蓄電装置で構成されている。直流電源５は勿論、電解コンデンサ２８と蓄電池２９とのいずれか一方又は別の種々の直流電源によって構成することができる。
【００１６】
スイッチ制御回路６は、異常検出回路３０とスイッチ駆動回路３１とから成り、第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃのオン・オフ制御機能と変換制御回路１１のモード切換指令機能とを有する。異常検出回路３０は第１、第２及び第３の電圧検出ライン３２、３３、３４と第１、第２及び第３の入力スイッチ７ａ、７ｂ、７ｃを介して第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃに接続され、第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃに供給される電源電圧の異常低下又は上昇を検出し、この検出信号を信号伝送路３５によってスイッチ駆動回路３１に送り、信号伝送路１８によって変換制御回路１１に送る。スイッチ駆動回路３１は制御信号伝送路３６、３７、３８によって第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃの制御端子に接続されており、異常検出回路３０の出力が正常を示している時に第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃをオン制御即ちオン駆動し、異常検出回路３０の出力が異常を示している時に第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃのオン制御即ちオン駆動を停止するか、又は強制的にオフ制御する。スイッチ制御回路６の詳細は追って説明する。
【００１７】
図１の第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃは、図２に詳しく示すように、第１及び第２のサイリスタＳ1 、Ｓ2 の逆並列回路、第３及び第４のサイリスタＳ3 、Ｓ4 の逆並列回路、第５及び第６のサイリスタＳ5 、Ｓ6 の逆並列回路から成り、第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃと第１、第２及び第３の交流出力端子３ａ、３ｂ、３ｃとの間の第１、第２及び第３の電源ライン４１、４２、４３に対して直列に接続されている。第１〜第６のサイリスタＳ1 〜Ｓ6 は、ＧＴＯ（ゲートターンオフ）構成のサイリスタ又はアノードとカソードとの間に逆バイアス電圧を印加した時にオフになることが可能なサイリスタから成る。第１〜第６のサイリスタＳ1 〜Ｓ6 のゲート即ち制御端子は制御信号伝送路３６、３７、３８によって図１のスイッチ駆動回路３１に接続されている。なお、第１〜第６のサイリスタS1〜S6に対する制御信号はそれぞれのゲート・カソード間に印加される。第１〜第６のサイリスタから成る第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃは異常検出回路３０の出力が正常を示している時にオン制御され、異常を示している時にオフ制御されるか、又はオン制御が停止される。
【００１８】
第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃは、図２に示す構成に限定されるものでなく、それぞれを例えば図３に示すように少なくとも１つのサイリスタを含む変形された交流スイッチとすることができる。
図３（Ａ）の変形された交流スイッチは１つのサイリスタＳa とＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）との逆並列回路によって構成され、ＩＧＢＴＳb に直列に逆流阻止用ダイオードＤが接続されている。
図３（Ｂ）に示す交流スイッチは、ブリッジ接続された４つのダイオードＤa 、Ｄb 、Ｄc 、Ｄd と、１つのサイリスタＳから成る半導体スイッチによって構成されている。
図３（Ｃ）に示す交流スイッチは双方向制御が可能なトライアックＳ′によって構成されている。
図１の第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃは、図２及び図３に示すものに限定されるものでなく、少なくとも１つのサイリスタを含むものであれば、どのようなものでもよい。
【００１９】
図１の電力変換回路１０は図４に詳しく示すように、スイッチ回路５０と、第１、第２及び第３のインダクタＬ1 、Ｌ2 、Ｌ3 と、高周波成分除去用フィルタ５４とを含む。スイッチ回路５０は、３相ブリッジ接続された第１、第２、第３、第４、第５及び第６のダイオードＤ1 、Ｄ2 、Ｄ3 、Ｄ4 、Ｄ5 、Ｄ6 と、第１〜第６のダイオードＤ1 〜Ｄ6 に対してそれぞれ逆方向並列に接続された変換用スイッチとしての第１、第２、第３、第４、第５及び第６のスイッチＱ1 、Ｑ2 、Ｑ3 、Ｑ4 、Ｑ5 、Ｑ6 とから成る。図４では第１〜第６のスイッチＱ1 〜Ｑ6 が絶縁ゲート型バイポーラトランジスタ即ちＩＧＢＴで示されているが、この代りにＦＥＴ、トランジスタ等の別の制御可能な半導体スイッチとすることができる。
【００２０】
第１〜第６のスイッチＱ1 〜Ｑ6 の制御端子（ゲート）は、図１の制御信号伝送路１７によって変換制御回路１１に接続される。スイッチ回路５０の第１及び第２のダイオードＤ1 、Ｄ2 の相互接続点５１、第３及び第４のダイオードＤ3 、Ｄ4 の相互接続点５２、第５及び第６のダイオードＤ5 、Ｄ6 の相互接続点５３は、第１、第２及び第３のインダクタＬ1 、Ｌ2 、Ｌ3 を介して第１、第２及び第３の交流端子１５ａ、１５ｂ、１５ｃにそれぞれ接続されている。第１、第３及び第５のダイオードＤ1 、Ｄ3 、Ｄ5 のカソードは一方の直流端子１６ａに接続され、第２、第４及び第６のダイオードＤ2 、Ｄ4 、Ｄ6 のアノードは他方の直流端子１６ｂに接続されている。
高周波成分除去用フィルタ５４はコンデンサＣ1 、Ｃ2 、Ｃ3 から成り、第１〜第６のスイッチＱ1 〜Ｑ6 の高周波（例えば２０〜１００kHz ）でのオン・オフに基づく高周波成分を除去する。第１、第２及び第３の交流端子１５ａ、１５ｂ、１５ｃとスイッチ回路５０の相互接続点５１、５２、５３との間に接続された第１、第２及び第３のインダクタＬ1 、Ｌ2 、Ｌ3 は、交流−直流変換時即ちＡＣ−ＤＣ変換動作時に力率及び波形改善用リアクトル、及び昇圧リアクトルとして機能し、また直流−交流（ＤＣ−ＡＣ）変換時即ちＤＣ−ＡＣ変換（インバータ）動作時に高周波成分除去リアクトルとして機能する。
【００２１】
図５は図１の変換制御回路１１の内部を概略的に示す。この図５から明らかなように、変換制御回路１１はＡＣ−ＤＣ変換制御回路６０とＤＣ−ＡＣ変換制御回路６１と切換手段６２とを有する。
ＡＣ−ＤＣ変換制御回路６０は、ＡＣ−ＤＣ変換を実行するための第１〜第６のスイッチＱ1 〜Ｑ6 の制御信号を形成し、ＤＣ−ＡＣ変換制御回路６１はＤＣ−ＡＣ変換及び本発明に従う逆バイアス用パルスの付加を実行するための第１〜第６のスイッチＱ1 〜Ｑ6 の制御信号を形成する。切換手段６２はライン１８の異常検出信号が正常を示している時にＡＣ−ＤＣ変換制御回路６０の出力伝送路１７ａの信号を伝送路１７に送出し、異常検出信号が異常を示している時にＤＣ−ＡＣ変換制御回路６１の出力伝送路１７ｂの信号を伝送路１７に送出する。図５の伝送路１７は図４の第１〜第６のスイッチＱ1 〜Ｑ6 のゲートに接続されている。
【００２２】
図５のＡＣ−ＤＣ変換制御回路６０は直流電源５に力率改善を伴なって充電電流を供給するように第１〜第６のスイッチＱ1 〜Ｑ6 を制御する周知の回路であるので、詳細な説明を省略する。なお、電力変換回路１０をＤＣ−ＡＣ変換のみに使用する時にはＡＣ−ＤＣ変換制御回路６０が省かられる。
【００２３】
図５のＤＣ−ＡＣ変換制御回路６１は、図６に示すように構成されており、電力変換回路１０をＤＣ−ＡＣ変換制御する機能と第１〜第３の交流スイッチ２ａ〜２ｃのターンオフ時に電力変換回路１０からサイリスタの逆バイアス電圧を発生させるための制御を行う機能とを有する。即ち、ＤＣ−ＡＣ変換制御回路６１は、周知のＤＣ−ＡＣ変換制御回路を構成するための第１、第２、第３相基準電圧発生器６３ａ、６３ｂ、６３ｃと、電圧検出回路６４と、帰還制御のための整流平滑回路６４ａと、誤差増幅器６５と、基準電圧源６６と、第１、第２及び第３の乗算器６７ａ、６７ｂ、６７ｃと、比較波発生回路としての鋸波発生回路６８と、第１、第２及び第３の比較器６９ａ、６９ｂ、６９ｃと、第１、第２及び第３の反転信号形成回路７０、７１、７２と、第１、第２、第３、第４、第５及び第６の出力ライン７３ａ、７３ｂ、７３ｃ、７３ｄ、７３ｅ、７３ｆとを有する他に、サイリスタの逆バイアス電圧を発生させるためのパルス発生回路７４と、第１、第２及び第３の加算手段７５ａ、７５ｂ、７５ｃを有している。
【００２４】
第１、第２、第３相基準電圧発生器６３ａ、６３ｂ、６３ｃは、図１０に示す正弦波から成る第１、第２、第３相基準電圧Vａ、Vb、Vcを発生する。第１、第２、第３相基準電圧発生器６３ａ、６３ｂ、６３ｃは第１、第２及び第３の
電圧検出ライン２５ａ、２６ａ、２６ａに接続されているので、第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃの３相の各相の電圧に同期して第１、第２、第３相基準電圧Vａ、Vｂ、Vcを発生する。従って、第１、第２、第３相基準電圧Ｖa 、Ｖb 、Ｖc は順次に１２０度の位相差を有する例えば５０又は６０Hzの正弦波交流電圧であり、図１の第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃの交流電圧と同一の周波数を有する。なお、第１、第２、第３相基準電圧発生器６３ａ、６３ｂ、６３ｃから正弦波を全波整流した脈流波形の基準電圧を送出することもできる。第１、第２、第３相基準電圧Ｖa 、Ｖb 、Ｖc は電力変換回路１０の正常時の目標交流電圧又は電圧指令である。第１、第２、第３相基準電圧発生器６３ａ、６３ｂ、６３ｃは第１、第２及び第３の加算手段７５ａ、７５ｂ、７５ｃを介して第１、第２及び第３の乗算器６７ａ、６７ｂ、６７ｃの一方の入力端子に接続されている。
【００２５】
電圧検出回路６４は３相電圧検出ライン２５、２６、２７に接続され、第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃの３相交流電圧の各相電圧を示す信号を第１、第２及び第３の電圧検出ライン２５ａ、２６ａ、２７ａに出力する。第１、第２及び第３の電圧検出ライン２５ａ、２６ａ、２７ａに接続された３相整流平滑回路６４ａは出力電圧の帰還制御のための信号を形成する。３相整流平滑回路６４から得られた第１、第２及び第３の交流電圧に対応する直流電圧と基準電圧源６６の基準電圧との差に対応する信号が誤差増幅器６５で形成され、これが電圧帰還信号となる。なお、電圧帰還信号は直流信号である。図６では電圧検出回路６４が３相電圧を検出しているが、この代りに１つの相の電圧又は１つの線間電圧を検出するように変形することができる。誤差増幅器６５から得られた電圧帰還信号は第１、第２及び第３の乗算器６７ａ、６７ｂ、６７ｃの他方の入力端子に送られる。
【００２６】
第１、第２及び第３の乗算器６７ａ、６７ｂ、６７ｃの一方の入力端子は第１、第２及び第３の加算手段７５ａ、７５ｂ、７５ｃを介して第１、第２、第３相基準電圧発生器６３ａ、６３ｂ、６３ｃに接続され、その他方の入力端子は誤差増幅器６５に接続されている。第１、第２及び第３の乗算器６７ａ、６７ｂ、６７ｃは、第１、第２及び第３の加算手段７５ａ、７５ｂ、７５ｃから得られる第１、第２、第３相基準電圧Ｖa 、Ｖb 、Ｖc にパルス発生回路７４のパルスを加算した信号に対して電圧帰還信号を乗算した信号を形成する。第１、第２及び第３の乗算器６７ａ、６７ｂ、６７ｃの出力信号には交流電圧の波形情報と出力電圧調整情報とが含まれている。なお、第１、第２及び第３の乗算器６７ａ、６７ｂ、６７ｃの代りに減算器又は除算器を設けることができる。また、出力電圧の帰還制御が不要な場合には第１、第２及び第３の乗算器６７ａ、６７ｂ、６７ｃを省くことができる。
【００２７】
鋸波発生回路６８は、第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃの交流電圧及び第１、第２、第３相基準電圧Ｖa 、Ｖb 、Ｖc の周波数よりも十分に高い例えば２０〜１００kHz の繰返し周波数で図１１（Ａ）に示す鋸波電圧Ｖt を発生する。なお、鋸波発生回路６８の代りに三角波電圧等の別の比較波（キャリア）を発生させることができる。
【００２８】
第１、第２及び第３の比較器６９ａ、６９ｂ、６９ｃの一方即ち負入力端子は第１、第２及び第３の乗算器６７ａ、６７ｂ、６７ｃに接続され、他方即ち正の入力端子は鋸波発生回路６８に接続されている。従って、第１の比較器６９ａは図１１（Ａ）に示すように鋸波電圧Ｖt と第１の乗算器６７ａの出力信号Ｖa ′とを比較して図１１（Ｂ）に示す周知のＰＷＭ信号から成るＤＣ−ＡＣ変換用の第１の制御信号Ｇ1 をライン７３ａに出力する。第２及び第３の比較器６９ｂ、６９ｃも第１の比較器６９ａと同様に動作し、ライン７３ｃ、７３ｅに第３及び第５の制御信号Ｇ3 、Ｇ5 を出力する。
【００２９】
第１、第２及び第３の比較器６９ａ、６９ｂ、６９ｃに接続されたＮＯＴ回路から成る第１、第２及び第３の反転信号形成回路７０、７１、７２は、第１、第３及び第５の制御信号Ｇ1 、Ｇ3 、Ｇ5の位相反転信号から成る第２、第４及び第６の制御信号Ｇ2 、Ｇ4 、Ｇ6 を形成する。なお、第１及び第２の制御信号Ｇ1 、Ｇ2 の相互間、第３及び第４の制御信号Ｇ3 、Ｇ4 の相互間、及び第５及び第６の制御信号Ｇ5 、Ｇ6 の相互間に周知のデッドタイムを付加する手段を設けることが望ましい。第１〜第６の出力ライン７３ａ〜７３ｆは図５で伝送路１７ｂとして示されており、切換手段６２を介して図４の第１〜第６のスイッチＱ1 〜Ｑ6 のゲートに接続される。なお、図１及び図５の伝送路１７は図６の第１〜第６の出力ライン７３ａ〜７３ｆに対応している。
【００３０】
図６の本発明に従うパルス発生回路７４は第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃに逆バイアス電圧を選択的に印加するためのパルスを発生するものであって、ライン１８によって図１の異常検出回路３０に接続され且つライン１９〜２１によって図１のスイッチ電流検出器８ａ、８ｂ、８ｃに接続され、且つ第１、第２及び第３の電圧検出ライン２５ａ、２６ａ、２７ａに接続され、且つ第１、第２及び第３のライン７４ａ、７４ｂ、７４ｃによって第１、第２及び第３の加算手段７５ａ、７５ｂ、７５ｃに接続されている。このパルス発生回路７４は、第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃを流れる電流が正極性の時には正のパルスを発生し、負極性の時には負のパルスを発生する。また、パルス発生回路７４は、第１、第２及び第３の電圧検出ライン２５ａ、２６ａ、２７ａの信号又は第１、第２、第３相基準電圧Ｖa 、Ｖb 、Ｖc に基づいて、第１、第２及び第３の入力端子１ａ、１ｂ、１ｃにおける第１、第２、第３相電圧Ｖ1 、Ｖ2 、Ｖ3 の絶対値即ち全波整流波形の最も振幅の大きい相と最も振幅が大きくない残りの２つの相とを判定する機能を有し、最も振幅の大きい相を除いた残りの２つの相に属する加算手段にのみパルスを供給する。なお、パルス発生回路７４から発生するパルスの幅は、第１、第２、第３相基準電圧Ｖa 、Ｖb 、Ｖc の半サイクルよりも短く設定される。パルス発生回路７４が第１、第２及び第３相基準電圧Va、Vb、Vcを使用する時には、第１〜第３の電圧検出ライン２５ａ、２６ａ、２７ａに代わって第１、第２及び第３相基準電圧発生器６３ａ、６３ｂ、６３ｃをパルス発生器７４に接続する。
【００３１】
図７は図６のパルス発生回路７４の詳細を示す。このパルス発生回路７４は、パルス形成回路７６と零電流検出回路７７と、半導体スイッチから成る第１、第２及び第３のパルス選択回路７８、７９、８０と、極性判定回路８１と、半導体スイッチから成る第１、第２及び第３の相選択スイッチ８２、８３、８４と、選択制御回路８５とから成る。
【００３２】
パルス形成回路７６は第１のパルス形成回路として機能するＲＳフリップフロップ７６ａと、第２のパルス形成回路として機能する負パルス形成回路７６ｂとから成る。ＲＳフリップフロップ７６ａのセット入力端子Ｓは図示が省略されているトリガ回路とライン１８とを介して図１の異常検出回路３０に接続されている。従って、異常検出時にＲＳフリップフロップ７６ａはセット状態（第１の状態）となって正相出力端子Ｑが高レベル（第１のレベル）となり、正パルスから成る第１の極性パルスが得られる。負パルス形成回路７６ｂはＲＳフリップフロップ７６ａの正相出力端子Ｑに接続され、正パルスを位相反転及びレベルシフトして負パルスから成る第２の極性パルスを出力する。なお、負パルス形成回路７６ｂの入力端子をＲＳフリップフロップ７６ａの反転出力端子に接続することもできる。また、パルスの幅を一定とする場合には、ＲＳフリップフロップを例えば単安定マルチバイブレータ等のタイマとし、これをライン１８の信号でトリガして一定時間幅のパルスを出力することができる。
【００３３】
零電流検出回路７７は、パルスの発生期間の終了時点を決定するためのものであって、この実施例では３つの絶対値回路７７ａ、７７ｂ、７７ｃと３つの比較器７７ｄ、７７ｅ、７７ｆと１つのＡＮＤ回路７７ｇとで構成されている。３つの絶対値回路７７ａ、７７ｂ、７７ｃの一方の入力端子はライン１９、２０、２１を介して図１のスイッチ電流検出器８ａ、８ｂ、８ｃに接続されている。３つの比較器７７ｄ、７７ｅ、７７ｆの一方の入力端子は絶対値回路７７ａ、７７ｂ、７７ｃにそれぞれ接続され、他方の入力端子はグランド又はサイリスタの保持電流よりも低いレベルを示す基準電圧源（図示せず）にそれぞれ接続され、出力端子のそれぞれはＡＮＤ回路７７ｇと図示が省略されているトリガ回路を介してＲＳフリップフロップ７６ａのリセット入力端子Ｒに接続されている。従って、零電流検出回路７７は、第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃの電流の全てが零又はサイリスタの保持電流よりも低くなったことを示す信号を形成してＲＳフリップフロップ７６ａのリセット信号として出力することができる。なお、図７の零電流検出回路７７の内部構成は一例であって、これ以外の種々の回路に変形できる。
【００３４】
第１、第２及び第３のパルス選択回路７８、７９、８０は、ＲＳフリップフロップ７６ａに接続された接点ａと負パルス形成回路７６ｂに接続された接点ｂとをそれぞれ有し、極性判定回路８１の出力ライン８１ａ、８１ｂ、８１ｃの信号に基づいて接点ａ又はｂのパルスを選択して出力する。
【００３５】
極性判定回路８１は、第１、第２及び第３の極性判定回路を形成するための３つの比較器８１ａ、８１ｂ、８１ｃから成る。３つの比較器８１ａ、８１ｂ、８１ｃの一方の入力端子はライン１９、２０、２１を介して図１のスイッチ電流検出器８ａ、８ｂ、８ｃにそれぞれ接続され、他方の入力端子はグランド又はグランド近傍レベルにそれぞれ接続され、出力端子は第１、第２及び第３のパルス選択回路７８、７９、８０の制御端子にそれぞれ接続されている。３つの比較器８１ａ、８１ｂ、８１ｃはライン１９、２０、２１の電流を方形波に波形整形して二値信号を出力する。即ち、３つの比較器８１ａ、８１ｂ、８１ｃは第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃを流れる電流が正方向性即ち正極性の時には高レベル（第１のレベル）の出力を発生し、第１、第２及び第３のパルス選択回路７８、７９、８０を接点ａがオンになるように制御し、逆に負方向性即ち負極性の時には低レベル（第２のレベル）の出力を発生し、第１、第２及び第３のパルス選択回路７８、７９、８０を接点ｂがオンになるように制御する。極性判定回路８１の内部構成は図７に限定されるものでなく種々変形可能である。また、第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃにおける電流と電圧とが同相又はほぼ同相の場合には、点線で示すように電圧検出ライン２５、２６、２７を比較器８１ａ、８１ｂ、８１ｃに接続し、３相交流電圧の極性を判定することもできる。
【００３６】
上述の説明から明らかなように、第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃを流れる電流が正極性の時には第１、第２及び第３のパルス選択回路７８、７９、８０から正パルスが出力され、逆に負極性の時には負パルスが出力され、これが次段の第１、第２及び第３の相選択スイッチ８２、８３、８４に送られる。なお、第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃを流れる電流は互いに１２０度の位相差を有しているので、極性判定回路８１の３つの出力も互いに１２０度の位相差を有している。
【００３７】
異常検出時に第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃをオフ制御するのみであれば、第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃの全てを逆バイアスすることができる。しかし、第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃを逆バイアスするための電圧は負荷９にも印加され、この電圧が高過ぎると負荷９に悪影響を及ぼす。このため、第１、第２及び第３の相選択スイッチ８２、８３、８４が第１、第２及び第３のパルス選択回路７８、７９、８０と第１、第２及び第３のパルス出力ライン７４ａ、７４ｂ、７４ｃとの間に設けられている。第１、第２及び第３の相選択スイッチ８２、８３、８４から選択された２つのみが同時にオンになり、正パルス又は負パルスが第１、第２及び第３のパルス出力ライン７４ａ、７４ｂ、７４ｃから選択された２つを介して図６の第１、第２及び第３の加算手段７５ａ、７５ｂ、７５ｃから選択された２つに送られる。
【００３８】
選択制御回路８５は、第１、第２及び第３の電圧検出ライン２５ａ、２６ａ、２７ａに接続され、３相交流電圧の相互関係に基づいて第１、第２及び第３の相選択スイッチ８２、８３、８４から選択された２つにオン制御信号を送るように構成されている。なお、図７では選択制御回路８５に第１、第２及び第３の電圧検出ライン２５ａ、２６ａ、２７ａが接続されているが、この代りに図６の第１、第２、第３相基準電圧発生器６３ａ、６３ｂ、６３ｃの出力ラインを接続することができる。選択制御回路８５は第１、第２及び第３の電圧検出ライン２５ａ、２６ａ、２７ａの電圧又はこれと同一の電圧情報を有する第１、第２、第３相基準電圧発生器６３ａ、６３ｂ、６３ｃの出力に基づいて第１、第２及び第３の相選択スイッチ８２、８３、８４の制御信号を形成する。３相交流電圧の第１、第２及び第３の相に対応している第１、第２及び第３の相選択スイッチ８２、８３、８４の選択は、第１〜第３の交流スイッチ２ａ〜２ｃのオン制御の停止時又はターンオフ制御時の３相交流電圧の各相電圧の絶対値の大小によって決定され、絶対値の最も大きい相を除いた残りの２つの相が選択される。
【００３９】
第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃの３相交流電圧の第１、第２及び第３の相をａ、ｂ、ｃで表わし、且つ第１相の電圧を基準にした０〜３６０度中のオン制御停止時の位相角をθで表わした時の選択される２つの相を次のように示すことができる。
０°≦θ＜６０°  の時はａ相及びｃ相
６０°≦θ＜１２０°の時はｂ相及びｃ相
１２０°≦θ＜１８０°の時はａ相及びｂ相
１８０°≦θ＜２４０°の時はａ相及びｃ相
２４０°≦θ＜３００°の時はｂ相及びｃ相
３００°≦θ＜３６０°の時はａ相及びｂ相
なお、境界の位相角の時の取扱いを次のように上記と逆にすることができる。
０°＜θ≦６０°  の時はａ相及びｃ相
６０°＜θ≦１２０°の時はｂ相及びｃ相
１２０°＜θ≦１８０°の時はａ相及びｂ相
１８０°＜θ≦２４０°の時はａ相及びｃ相
２４０°＜θ≦３００°の時はｂ相及びｃ相
３００°＜θ≦３６０°の時はａ相及びｂ相
また、境界の位相角においては、この境界の位相角よりも小さい位相角又は大きい位相角と任意に見なして取扱うことができる。
【００４０】
選択制御回路８５による上記表に示すような２つの相の決定は、各相電圧の絶対値の大小を判定するための３つの比較器と論理回路とによる周知の技術によって容易に行うことができる。即ち、ａｂ相用比較器とｂｃ相用比較器とｃａ相用比較器とを設け、
ａ＜ｂ及びｃ＜ｂを同時に満足している時にはａ相及びｃ相を選択し、
ｂ＜ａ及びｃ＜ａを同時に満足している時にはｂ相及びｃ相を選択し、
ａ＜ｃ及びｂ＜ｃを同時に満足している時にはａ相及びｂ相を選択する。
なお、電圧と電流とが同相の場合には、スイッチ電流検出器８ａ、８ｂ、８ｃの出力を図７の選択制御回路８５に入力させ、これに基づいて第１〜第３の相選択スイッチ８２〜８４の選択を行うことができる。
【００４１】
図７の第１、第２及び第３の相選択スイッチ８２、８３、８４で選択された２つの相のためのパルスは図６の第１〜第３の加算手段７５ａ〜７５ｃから選択された２つに送られ、第１〜第３相基準電圧Ｖa 〜Ｖc から選択された２つに加算される。これにより、電力変換回路１０から第１〜第３の交流スイッチ２ａ〜２ｃの内の２つを逆バイアスするための電圧を発生させることができる。第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃの内の２つが逆バイアスで迅速にオフになると、残りの１つの交流スイッチの電流も零になり、必然的にオフになる。
【００４２】
次に、図１の異常検出回路３０の詳細を図８〜図１５を参照して説明する。
図８は本発明の実施例に従う図１の異常検出回路３０を詳しく示すブロック図である。この異常検出回路３０は、図１の第１、第２及び第３の交流入力端子１a、１b、１cにライン３２〜３４によって接続された電源電圧検出手段９１と、この電源電圧検出手段９１に接続された検出範囲抽出手段９２と、検出基準値発生手段９３と、検出範囲抽出手段９２と検出基準値発生手段９３とに接続された電圧レベル判定手段９４と、この電圧レベル判定手段９４に接続された異常継続判定手段９５とから成る。
【００４３】
電源電圧検出手段９１は第１〜第３の交流入力端子１a 〜１cの各線間電圧を検出するものであって、サンプリング回路9１ａ及びＡ−Ｄ変換器9１ｂを内蔵し、交流電圧の周期よりも十分に短く且つ後述するタイマの基準時間よりも十分に短い周期で交流電圧を検出し、これをＡ−Ｄ変換即ちアナログ・ディジタル変換する。従って、本実施例の異常検出回路３０の電源電圧検出手段９1の出力段はマイクロコンピュータ又はディジタル信号処理回路によって構成されている。しかし、図８及び図９には異常検出回路３０がアナログ類推又は等価的又は機能的に示されている。なお、異常検出回路３０はアナログ回路とディジタル回路とのいずれによっても構成可能である。なお、ここでは説明を簡単にするために電源電圧検出手段９１の入力と出力との両方がVinで示されている。
【００４４】
検出範囲抽出手段９２は、正弦波交流電源電圧のピークを含む所定角度例えば３０°〜１５０°、２１０°〜３３０°を抽出するものである。図８及び図９ではアナログ・ディジタル変換器９１ｂを含む電源電圧検出手段９１の後段に配置されているが、この代りに電源電圧検出手段９１のアナログ・ディジタル変換器９１ｂの前段に配置することも可能である。また、電源電圧検出手段９１と検出範囲抽出手段９２とを一体化することも可能である。
【００４５】
検出基準値発生手段９３は、下限検出基準値発生手段と上限検出基準値発生手段とを含む。
下限検出基準値発生手段は、電源電圧の異常低下を検出するために互いに値の異なる複数の下限検出基準値を発生する。
上限検出基準値発生手段は、電源電圧の異常上昇を検出するために互いに値が異なり且つ下限検出基準値よりも高い値を有している複数の上限検出基準値を発生する。
【００４６】
電圧レベル判定手段９４は、複数の下限検出基準値及び複数の上限検出基準値と電源電圧の検出値とをそれぞれ比較して電源電圧の検出値が下限検出基準値よりも低いか否かをそれぞれ判定し、且つ電源電圧の検出値が上限検出基準値よりも高いか否かをそれぞれ判定する。
【００４７】
異常継続判定手段９５は、複数の下限検出基準値に対応して複数の下限基準時間情報を有し且つ複数の上限検出基準値に対応して複数の上限基準時間情報を有する。複数の下限基準時間情報は複数の下限検出基準値が低くなるに従って短くなる時間情報である。複数の上限基準時間情報は複数の上限検出基準値が高くなるに従って短くなる時間情報である。この異常継続判定手段９５は、電源電圧の検出値が下限検出基準値よりも低いことを示す電圧レベル判定手段９４の出力が下限基準時間情報が示す時間以上継続的に発生しているか否かを判定し、継続的に発生している時に第１、第２及び第３の交流スイッチ２a、２ｂ、２cをオフ制御するための出力を発生し、且つ電源電圧の検出値が上限検出基準値よりも高いことを示す電圧レベル判定手段９４の出力が上限基準時間情報が示す時間以上継続的に発生しているか否かを判定し、継続的に発生している時に第１、第２及び第３の交流スイッチ２a、２ｂ、２cをオフ制御するための出力を発生する。
【００４８】
図９は図８を更に詳しく示すものである。検出範囲抽出手段９２は図８と同一構成の電源電圧検出手段９１に接続された正弦波電圧の３０〜１５０度の範囲を抽出する第１の抽出手段９２ａと２１０〜３３０度の範囲を抽出する第２の抽出手段９２ｂとこれ等の出力を加算する加算手段９２ｃとから成る。この実施例では電源電圧検出手段９１に全波整流器が含まれており、正弦波交流電源電圧が全波整流されているので、２１０〜３３０度検出手段９２ｂと加算手段９２ｃとを省くこともできる。勿論、全波整流する前の状態で３０〜１５０度、２１０〜３３０度等のピークを含む所定範囲を抽出することもできる。検出範囲抽出手段９２は正弦波の正ピーク及び負ピークを含む部分を抽出するので、電圧変化を大きな感度を有して正確に検出することができる。
【００４９】
検出基準値発生手段９３は下限検出基準値発生手段と上限検出基準値発生手段とを有する。下限検出基準値発生手段は５０％下限検出基準値Ｖ50を発生する第１の下限検出基準値発生手段９３ａと、７５％下限検出基準値Ｖ75の発生する第２の下限検出基準値発生手段９３ｂと、８５％下限検出基準値Ｖ85を発生する第３の下限検出基準値発生手段９３ｃとから成る。上限検出基準値発生手段は、１１０％上限検出基準値Ｖ110 を発生する第１の上限検出基準値発生手段９３ｄと、１１５％上限検出基準値Ｖ115 を発生する第２の上限検出基準値発生手段９３ｅとから成る。なお上限検出基準値発生手段として１４０％上限検出基準値発生手段を追加して設けることもできる。５０％、７５％及び８５％の下限検出基準値Ｖ50、Ｖ75、Ｖ85、並びに１１０％及び１１５％上限検出基準値Ｖ110 、Ｖ115 は、各交流入力端子１a〜１cの正常即ち定格交流電圧を基準の１００％として示されている。各検出基準値V50、V75、V85、V110、V115は一定の値とすることもできるが、電源異常の検出精度を高めるために交流電源電圧の波形に応じて正弦波状に変化する波形データとしてメモリに格納されており、電源電圧の波形変化に同期して読み出されるものである。即ち、各検出基準値V50、V75、V85、V110、V115は図１３〜図１５で点線で示すように１００％の標準正弦波V100に相似の波形を有する。なお、図１３〜図１５には、理解を容易にするために各検出基準値が０〜１８０度又は０〜３６０度の範囲の全体に示されているが、実際には正弦波の３０〜１５０度区間の波形、又は３０〜１５０度及び２１０〜３３０度区間の波形のみがメモリに格納されている。
【００５０】
電圧レベル判定手段9４は、コンパレータとして機能する５０％比較手段Ｃ50、７５％比較手段Ｃ75、８５％比較手段Ｃ85、１１０％比較手段Ｃ110 、１１５％比較手段Ｃ115 から成る。５０％、７５％及び８５％比較手段Ｃ50、Ｃ75、Ｃ85の負入力端子は検出範囲抽出手段9２にそれぞれ接続され、正入力端子は第１、第２及び第３の下限検出基準値発生手段9３ａ、9３ｂ、9３ｃに接続されている。従って、交流電源電圧の検出値が各下限検出基準値Ｖ50、Ｖ75、Ｖ85よりも低くなると、各比較手段Ｃ50、Ｖ75、Ｃ85から正の出力が発生する。１１０％及び１１５％比較手段Ｃ110 、Ｃ115 の正入力端子は検出範囲抽出手段9２に接続され、負入力端子は第１及び第２の上限検出基準値発生手段9３ｄ、9３ｅに接続されている。従って、交流電源電圧の検出値が各上限検出基準値Ｖ110 、Ｖ115 を上回った時に各比較手段Ｃ110 、Ｃ115 から正の出力が発生する。各比較手段Ｃ50、Ｃ75、Ｃ85、Ｃ110 、Ｃ115 の正の出力は電源電圧の異常又は異常の可能性を示している。
【００５１】
異常継続判定手段9５は、第１、第２及び第３の下限基準時間タイマＴ1 、Ｔ2 、Ｔ3 と、第１及び第２の上限基準時間タイマＴ4 、Ｔ5 と、第１、第２、第３、第４及び第５のＮＯＴ回路Ｎ1 、Ｎ2 、Ｎ3 、Ｎ4 、Ｎ5 と、第１、第２、第３、第４及び第５のＡＮＤ回路（論理積回路）Ａ1 、Ａ2 、Ａ3 、Ａ4 、Ａ5 と、第１、第２及び第３のＯＲ回路（論理和回路）ＯＲ1 、ＯＲ2 、ＯＲ3 とから成る。第１、第２、第３、第４及び第５のＡＮＤ回路Ａ1 、Ａ2 、Ａ3 、Ａ4 、Ａ5 の一方の入力端子は比較手段Ｃ50、Ｃ75、Ｃ85、Ｃ110 及びＣ115 の出力端子にそれぞれ接続され、他方の入力端子はＮＯＴ回路Ｎ1 、Ｎ2 、Ｎ3 、Ｎ4 、Ｎ5を介して基準時間タイマＴ1 、Ｔ2 、Ｔ3 、Ｔ4 、Ｔ5 にそれぞれ接続されている。基準時間タイマＴ1 、Ｔ2 、Ｔ3 、Ｔ4 、Ｔ5 は比較手段Ｃ50、Ｃ75、Ｃ85、Ｃ110 、Ｃ115 にそれぞれ接続され、これ等から得られる低レベル出力から高レベル出力への転換時点に応答して２ｍｓ、１０ｍｓ、２００ｍｓ、２００ｍｓ、２ｍｓを計測する。第１、第２及び第３の下限基準時間タイマＴ1 、Ｔ2 、Ｔ3 が計測する第１、第２及び第３の下限基準時間２ｍｓ、１０ｍｓ、２００ｍｓは、第１、第２及び第３の下限検出基準値Ｖ50、Ｖ75、Ｖ85の増大に応じて増大している。第１及び第２の上限基準時間タイマＴ4 、Ｔ5 が計測する第１及び第２の上限基準時間２００ｍｓ、２ｍｓは第１及び第２の上限検出基準値Ｖ110 、Ｖ115 の増大に応じて逆に減少している。
【００５２】
図９において、第１のＡＮＤ回路Ａ1 と第１のＮＯＴ回路Ｎ1 と第１の下限基準時間タイマＴ1 とによって第１の下限異常継続判定手段９６が構成されている。第２のＡＮＤ回路Ａ2 と第２のＮＯＴ回路Ｎ2 と第２の下限基準時間タイマＴ2 とによって第２の下限異常継続判定手段９７が構成されている。第３のＡＮＤ回路Ａ3 と第３のＮＯＴ回路Ｎ3 と第３の下限基準時間タイマＴ3 とによって第３の下限異常継続判定手段９８が構成されている。第４のＡＮＤ回路Ａ4 と第４のＮＯＴ回路Ｎ4 と第１の上限基準時間タイマＴ4 とによって第１の上限異常継続判定手段９９が構成されている。第５のＡＮＤ回路Ａ5 と第５のＮＯＴ回路Ｎ5と第２の上限基準時間タイマＴ5 とによって第２の上限異常継続判定手段１００が構成されている。
【００５３】
第１、第２及び第３のＡＮＤ回路Ａ1 、Ａ2 、Ａ3 の出力は第１のＯＲ回路ＯＲ1 を介して第３のＯＲ回路ＯＲ3 に入力している。第４及び第５のＡＮＤ回路Ａ4 、Ａ5 の出力は第２のＯＲ回路ＯＲ2 を介して第３のＯＲ回路ＯＲ3 に入力している。図９には３つのＯＲ回路ＯＲ1 、ＯＲ2 、ＯＲ3 が設けられているが、これ等を１つのＯＲ回路に変形し、１つのＯＲ回路に第１〜第５のＡＮＤ回路Ａ1 〜Ａ5 の全てを入力させる構成にしても差し支えない。第１〜第５のＡＮＤ回路Ａ1 〜Ａ5 のいずれか１つから高レベル出力が発生すると、各交流スイッチ２a〜２ｃがオフ制御され、且つ変換制御回路１１にインバータ切替指令が与えられ、電力変換回路１０はDC―AC変換器として動作する。
【００５４】
図１２は検出基準値Ｖ50、Ｖ75、Ｖ85、Ｖ110 、Ｖ115 と異常継続判定手段９５における基準時間タイマＴ1 〜Ｔ5 で設定される基準時間との関係を概念的に示すものである。図１２の斜線が付されていない領域は一般にＩＴＩカーブ（情報設備許容電圧）を示す。本実施例の下限検出基準値Ｖ50、Ｖ75、Ｖ85及び上限検出基準値Ｖ110 、Ｖ115 は情報設備許容電圧の範囲内又は境界上に設定されている。従って、各交流入力端子１a〜１cから負荷9に情報設備許容電圧に収まるように電圧が供給される。なお、図１２のV140は過電圧検出のために追加して設けることができる上限検出基準値を示す。
対数目盛で示されている時間軸の長さと各検出基準値との関係から明らかなように、交流電源電圧の変動が大きい時にはこの変動の短い継続時間で各交流スイッチ２a〜２ｃがオフ制御され、交流電源電圧の変動が小さい時にはこの変動状態が長く継続した時にのみ各交流スイッチ２a〜２ｃがオフ制御される。
【００５５】
図１３は交流電源電圧Ｖinが急激に低下即ち停電した時の図９の各部の状態を示す。図１３のｔ2 まで標準レベルＶ100 に保たれていた交流電源電圧の検出値Ｖinがｔ2 で急激に低下すると、ｔ3 、ｔ4 、ｔ5 時点で下限検出基準値Ｖ85、Ｖ75、Ｖ50を順次に横切り、図１３（Ｈ）（Ｋ）（Ｎ）に示すように比較手段Ｃ85、Ｃ75、Ｃ50の出力が低レベル（第１の信号）から高レベル（第２の信号）に転換する。これ等に同期して図１３（Ｉ）（Ｌ）（Ｏ）に示すように基準時間タイマＴ3 、Ｔ2 、Ｔ1 の出力も低レベルから高レベルに転換し、所定の下限基準時間２００ｍｓ、１０ｍｓ、２ｍｓの計測を開始する。ｔ6 時点になると最も短い時間（２ｍｓ）の下限基準時間タイマＴ1 の出力が低レベルに戻る。図１３（Ｉ）（Ｌ）の基準時間タイマＴ3 、Ｔ2 の出力はｔ6 後も高レベルに保たれているので、図１３（Ｊ）（Ｍ）のＡＮＤ回路Ａ3 、Ａ2 の出力は低レベルに保たれる。これにより、図１３（Ｐ）に示すように第１のＡＮＤ回路Ａ1 の出力がｔ6 時点で高レベルに転換し、この高レベル信号が第１及び第３のＯＲ回路ＯＲ1 、ＯＲ3 を介して交流スイッチ２に対してオフ制御信号として送られる。この実施例では交流スイッチ２のオフ制御信号を高レベルとしたが、これを低レベルとし、オン制御信号を高レベルとすることもできる。また、基準時間タイマＴ1 〜Ｔ5 から所定計測時間だけ低レベルの出力が得られるように変形し、ＮＯＴ回路Ｎ1 〜Ｎ5 を省くこともできる。また、基準時間タイマＴ1 〜Ｔ5 、ＮＯＴ回路Ｎ1 〜Ｎ5 、ＡＮＤ回路Ａ1 〜Ａ5 、ＯＲ回路ＯＲ1 〜ＯＲ3をこれ等と同様な機能を有する別の回路又は別の論理回路に置き換えることができる。
図１３において、交流電源電圧の検出値Ｖinは上限検出基準値Ｖ110 、Ｖ115 を横切っていないので、図１３（Ｂ）（Ｃ）（Ｄ）（Ｅ）（Ｆ）（Ｇ）に示すように比較手段Ｃ115 、上限基準時間タイマＴ5 、ＡＮＤ回路Ａ5 、比較手段Ｃ110 、上限基準時間タイマＴ4 、ＡＮＤ回路Ａ4 の出力はそれぞれ零即ち低レベルに保たれている。
また、図１３において、ｔ0 〜ｔ1 の０〜３０度区間及びｔ7 〜ｔ8 の１５０〜１８０度区間、図示が省略されている１８０〜２１０度区間及び３３０〜３６０度区間の交流電源電圧の検出値Ｖinは検出範囲抽出手段１２で抽出されない。従って、比較手段Ｃ50、Ｃ75、Ｃ85、Ｃ110 、Ｃ115 の入力電圧が零になるが、この実施例では非抽出期間には各比較手段の比較動作を停止し、抽出期間の最後の出力を保持して出力している。
【００５６】
図１３から明らかなように、交流電源電圧の検出値Ｖinが５０％レベルの下限検出基準値Ｖ50に達した時点ｔ5 から２ｍｓ後に各交流スイッチ２a〜２ｃがオフ制御され、且つ電力変換回路１０がインバータ制御に切替えられるので、実質的に無瞬断で負荷９に電力を提供することができる。
【００５７】
図１４は交流電源電圧Ｖinの低下状態が１０ｍｓ以上継続した時の図９の各部の状態を図１３と同様に示す。図１４では、図１４（Ａ）に示すように交流電源電圧の検出値Ｖinがｔ2 、ｔ3 時点で下限検出基準値Ｖ85、Ｖ75を横切り、その後２つの下限検出基準値Ｖ50とＶ75との間に保持されている。このため、図１４（Ｈ）（Ｋ）に示す比較手段Ｃ85、Ｃ75の出力はｔ2 、ｔ3 で順次に高レベルに転換し、図１４（Ｉ）（Ｌ）に示す基準時間タイマＴ3 、Ｔ2 の出力も高レベルに転換する。図１４のｔ3 時点から本実施例において異常継続時間とみなしている１５０〜２１０度の非抽出期間を介して１０ｍｓ経過したｔ7 時点で下限基準時間タイマＴ2 の出力がｔ7 時点で低レベルに戻る。このｔ7 時点で交流電源電圧の検出値Ｖinが下限検出基準値Ｖ50とＶ75との間にまだ位置していれば、図１４（Ｍ）に示すようにＡＮＤ回路Ａ2 の出力がｔ7 で高レベルに転換し、交流スイッチ２がオフ制御され、且つ双方向電力変換器４がインバータ制御される。これにより、交流電源電圧の低い状態での負荷９への電力供給が禁止される。なお、図１４のｔ7 時点よりも前に交流電源電圧の検出値Ｖinが下限検出基準値Ｖ75よりも上に戻ると、ｔ7 時点での各交流スイッチ２a〜２ｃのオフ制御は延期される。
【００５８】
図１５は過電圧時の図９の各部の状態を示す。図１５（Ａ）に示すように交流電源電圧の検出値Ｖinがｔ2 時点で上限検出基準値Ｖ110 を横切り、更にｔ3 時点で上限検出基準値Ｖ115 を横切ると、図１５（Ｅ）（Ｂ）に示すように比較手段Ｃ110 、Ｃ115 の出力が高レベルに転換し、図１５（Ｆ）（Ｃ）に示すように基準時間タイマＴ4 、Ｔ5 の出力が高レベルに転換する。上限基準時間タイマＴ5 が２ｍｓの計測をｔ4 で終了すると、この出力が低レベルに戻る。ｔ4 及びこの直後まで比較器Ｃ115 の出力は遅れを有して高レベルに保たれているので、図１５（Ｄ）に示すＡＮＤ回路Ａ5 の出力がｔ4 〜ｔ5 期間に高レベルになり、これが各交流スイッチ２a〜２ｃのオフ制御信号として機能する。これにより、各交流スイッチ２a〜２ｃを介して過電圧の負荷９に対する供給を禁止することができる。
【００５９】
本実施例の異常検出回路３０は次の効果を有する。
（１）  電源電圧の変化の状態に応じて電源電圧の異常低下又は異常上昇又はこれ等の両方の検出条件を変えるので、電源異常を合理的に検出することができる。即ち、図１３に示すように電源電圧の大幅な変化によって異常が明らかな時には迅速に各交流スイッチ２a〜２ｃがオフ制御され、直流電源５からの電力供給が開始する。これにより実質的に無瞬断切替が可能になる。これとは別に電源電圧が図１４に示すように極端に変化しない場合には電源電圧の変化の継続を考慮して異常が検出される。従って、電源を遮断することが必要な異常か否かの判定を正確に行うことが可能になり、電源遮断の回数を減らすことが可能になる。このため蓄電池５の放電の頻繁な繰り返しを防ぎ、蓄電池５の寿命の低下を防ぐことができる。
（２）  下限及び上限検出基準値Ｖ50、Ｖ75、Ｖ85、Ｖ110 、Ｖ115 がＩＴＩカーブの内側に設定されるので、余裕を有して異常を検出することができる。
（３）  下限及び上限検出基準値Ｖ50、Ｖ75、Ｖ85、Ｖ110 、Ｖ115 が正弦波に対応して変化するので、正確且つ合理的な異常検出が可能になる。
（４）  正弦波のピークを含む一部即ち３０〜１５０度、２１０〜３３０度を抽出して異常を検出するので、検出処理が容易になり且つ検出精度を高めることができる。
（５）  基準時間タイマＴ1 〜Ｔ5 とＡＮＤ回路Ａ1 〜Ａ5 との組み合せよる簡単な構成で異常検出を容易に達成することができる。
（６）  電源電圧検出手段９１にＡ−Ｄ変換器９１ｂを含め、検出範囲抽出手段９２、検出基準値発生手段９３、電圧レベル判定手段９４及び異常継続判定手段９５をマイクロコンピュータによって構成しているので、異常検出条件を容易に変更できる。即ち検出基準値発生手段９３ａ〜１３ｅの内容の書き換え、基準時間タイマＴ1 〜Ｔ5 の計測時間の設定変更によって、例えば、周知のＳＥＭＩＦ４７（半導体製造装置の電源仕様）、又はＭＩＬ−ＳＴＤ−７０４Ｅ（航空機電源の仕様）、又はＩＥC６２０４０−３クラス２の仕様に従うように自由に異常検出条件を変えることができる。
なお、異常検出回路３０は、図１の交流無停電電源装置に限らずあらゆる形式の電力供給回路における異常検出に適用できる。また、異常検出回路３０を単相回路にも使用できる。
【００６０】
次に、図１６〜図１９を参照して第１〜第３の交流スイッチ２ａ〜２ｃのサイリスタの逆バイアスによるオフ動作を説明する。
【００６１】
図１６は第１〜第３の交流入力端子１ａ〜１ｃから供給される第１相電圧Ｖ1がｔ1 時点で異常低下した場合の各部の状態を説明的に示す。即ち、図１６（Ａ）は第１の交流スイッチ２ａに対して第１の交流入力端子１ａから供給される第１相電圧Ｖ1 を示し、図１６（Ｂ）は異常検出回路３０の出力ライン１８、３５の電圧Ｖ18、Ｖ35を示し、図１６（Ｃ）は第１の交流スイッチ２ａの制御信号（ゲート信号）Ｇ1を示し、図１６（Ｄ）は第１の交流スイッチ２ａの電流Ｉ1 を示し、図１６（Ｅ）は図６のライン７４ａのパルス信号Ｖ74a を示し、図１６（Ｆ）は電力変換回路１０から発生する第１相電圧Ｖ1 ′を示す。
【００６２】
図１６のｔ1 時点で異常が発生し、ｔ2 時点でライン１８、３５の信号Ｖ18、Ｖ35が異常を示す高レベルに転換し、同時に制御信号Ｇ1がオン制御を終了しても、第１の交流スイッチ２ａの電流Ｉ1 は流れ続ける。しかし、パルス信号Ｖ74a が発生し、電力変換回路１０の第１相電圧Ｖ1 ′の振幅がパルス信号Ｖ74a のパルスの分だけ増強されると、正方向電流が流れている第１の交流スイッチ２ａの第１のサイリスタＳ1 が逆バイアス状態となり、第１のサイリスタＳ1 を流れている電流Ｉ1 が急速に減少し、ｔ3 時点で保持電流よりも低い値又は零になり、第１の交流スイッチ２ａがオフに転換する。この結果、パルス信号Ｖ74a が低レベルに戻り、その後は電力変換回路１０からパルスを伴なわない正常電圧が発生する。電力変換回路１０の第１相電圧Ｖ1 ′のパルスを除いた部分の波形は、もし異常が発生しない時に交流入力端子１から供給される電圧波形即ち図１６（Ａ）で点線で示す正弦波に対応している。従って、異常時に第１の交流スイッチ２ａに対する逆バイアス電圧を正確に印加することができ且つ負荷９に対する電力供給の継続性を良好に保つことができる。なお、オン制御の終了後であっても導通しているサイリスタS1〜S6に逆方向電圧を印加すると、ゲート・カソード間に逆方向電圧が印加され、GTOと同様な動作になり、ターンオフが可能になる。また、サイリスタS1〜S6にGTOが使用され且つGTO制御回路が設けられている時には、アノード・カソード間の逆バイアスによってGTO動作が強められ、より迅速にターンオフできる。
【００６３】
図１７は電源電圧の負の半サイクルの期間に異常が発生した時の第１の交流入力端子１ａから供給する第１相電圧Ｖ1 と電力変換回路１０の第１相電圧Ｖ1 ′との関係を示す。図１７（Ａ）に示すようにｔ2 時点で異常が発生し、ｔ3 時点で第１の交流スイッチ２ａのオン制御が終了すると、ｔ3 〜ｔ4 のパルスを伴なった第１相電圧Ｖ1 ′が電力変換回路１０から発生し、第１の交流スイッチ２ａが逆バイアスされて迅速にオフ状態に転換する。
【００６４】
図１８はｔ1 時点で過電圧異常が発生した時の第１の交流入力端子１ａの第１相電圧Ｖ1 と電力変換回路１０の第１相電圧Ｖ1 ′との関係を図１７と同様に示す。図１８のｔ1 で異常が発生すると、ｔ2 〜ｔ3 のパルスを伴なった第１相電圧Ｖ1 ′が電力変換回路１０から発生し、第１の交流スイッチ２ａが逆バイアスされてオフに転換する。
【００６５】
図１９は過電圧発生時の３相の電圧変化を示す。即ち、図１９（Ａ）（Ｂ）（Ｃ）には第１、第２及び第３の交流入力端子１ａ、１ｂ、１ｃから供給する第１、第２、第３相電圧Ｖ1 、Ｖ2 、Ｖ3 が示され、図１９（Ｄ）（Ｅ）（Ｆ）には電力変換回路１０から出力される第１、第２、第３相電圧Ｖ1 ′、Ｖ2 ′、Ｖ3 ′が示されている。図１９には各電圧が相電圧として示されているが、各線間電圧として示すこともできる。この図１９はｔ1 時点で過電圧異常が発生し、ｔ1 時点が第１相の正弦波の位相角６０°〜１２０°の範囲であると仮定して示されている。図１９のｔ2 時点で異常検出信号が得られると、第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃのオン制御が停止すると同時に、第２相及び第３相に逆バイアス用パルスを伴なった第２及び第3相電圧Ｖ2 ′、Ｖ3 ′が図１９（Ｅ）（Ｆ）に示すように発生し、第２及び第３の交流スイッチ２ｂ、２ｃが逆バイアスされて迅速にオフ状態に転換する。最も高い第1相電圧V1が供給されている第１の交流スイッチ２ａには逆バイアスが印加されない。これにより、負荷９に供給される３相交流電圧の相電圧及び線間電圧の最大値の増大が抑えられ、負荷９に対する悪影響を軽減することができる。なお、第２及び第３の交流スイッチ２ｂ、２ｃが逆バイアスでオフになると、第１の交流スイッチ２ａの電流も必然的に零になり、オフに転換する。
【００６６】
上述から明らかなように本実施例は次の効果を有する。
（１）  比較的時間幅の短いパルスを発生させることによって第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃに逆バイアス電圧を印加する方式であるので、負荷９に対する過電圧の影響を軽減できる。
（２）  第１、第２及び第３の交流スイッチ２ａ、２ｂ、２ｃの内で最も高い電圧が供給されている相を除いた残りの２つの相の交流スイッチにのみ逆バイアスを印加する方式であるので、負荷９に対する過電圧の悪影響を大幅に軽減することができる。即ち、全ての相に逆バイアス用パルスを付加する場合に比べて２つの相のみに逆バイアス用パルスを付加すると、逆バイアス用パルスの振幅分だけ負荷９側の電圧を下げることができる。
（３）  第１〜第３の交流スイッチ２ａ〜２ｃの零電流を検出することによって逆バイアス用パルスの発生を終了させているので、パルスの発生時間幅を最小限に抑えることができる。
（４）  第１〜第３の交流スイッチ２ａ〜２ｃがサイリスタを含むものであってもターンオフを迅速に行うことができ、且つＩＧＢＴが有する高価、過負荷耐量が小さい、オン時電圧降下が大きい等の欠点を持たない。
【実施例２】
【００６７】
次に、図２０を参照して実施例２の変形されたＤＣ−ＡＣ変換制御回路６１ａを説明する。図２０のＤＣ−ＡＣ変換制御回路６１ａは図６のＤＣ−ＡＣ変換制御回路６１の一部を変形した他は、図６と同一に構成されているので、図２０において図６と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００６８】
図２０のＤＣ−ＡＣ変換制御回路６１ａでは、出力電圧の帰還制御を瞬時値制御するために図６の平均値制御で使用した３相整流平滑回路６４ａ及び誤差増幅器６５、基準電圧源６６、及び第１、第２及び第３の乗算器６７ａ、６７ｂ、６７ｃを省き、これ等の代りにそれぞれが演算増幅器Ａと２つの抵抗Ｒ1 、Ｒ2 とコンデンサＣ1 とから成る第１、第２及び第３の差動増幅器６７ａ′、６７ｂ′、６７ｃ′が設けられている。第１、第２及び第３の差動増幅器６７ａ′、６７ｂ′、６７ｃ′の一方の入力端子は第１、第２及び第３の加算手段７５ａ、７５ｂ、７５ｃに接続され、他方の入力端子は電圧検出回路６４の第１、第２及び第３の電圧検出ライン２５ａ、２６ａ、２７ａに接続されている。従って、第１、第２及び第３の差動増幅器６７ａ′、６７ｂ′、６７ｃ′は第１、第２及び第３の加算手段７５ａ、７５ｂ、７５ｃの出力を瞬時値補正して第１、第２及び第３の比較器６９ａ、６９ｂ、６９ｃに送る。
図２０の実施例２によっても実施例１と同様な効果を得ることができる。
【実施例３】
【００６９】
図２１に示す実施例３に従う実施例３の交流無停電電源装置は、図１の変換制御回路１１を変形した変換制御回路１１′を設け、パルス発生回路７４′と加算手段１０１とを変換制御回路１１′の外に配置し、この他は図１と同一に構成したものである。従って、図２１において図１と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００７０】
図２１のパルス発生回路７４′の内部回路は図７のパルス発生回路７４と同一である。図２１の加算手段１０１は、電力変換回路１０をＤＣ−ＡＣ変換動作させている時にパルス発生回路７４′の出力パルスを電力変換回路１０の出力に加算するものである。なお、電力変換回路１０をＡＣ−ＤＣ変換動作させる時に電力伝送の損失が実質的に生じないように加算手段１０１が形成されている。
【００７１】
図２１の実施例３によっても異常時に図１６〜図１９に示す動作が生じ、実施例１と同様な効果を得ることができる。
【００７２】
本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１）  パルス発生回路７４から選択的に負パルスを発生させる代りに、負パルス加算時に第１、第２及び第３の加算手段７５ａ、７５ｂ、７５ｃを減算手段に切換え、負パルスを加算する代りに第１、第２、第３相基準電圧Ｖa 、Ｖb 、Ｖc から正パルスを減算することができる。
（２）  逆バイアス用パルスの選択された２相に対する付加を、第１〜第３の交流入力端子１ａ〜１ｃの電源電圧の異常過電圧のピーク値が正常電源電圧の最大値を越えた時にのみ実行し、異常過電圧のピーク値が低い異常時又は電源低下の異常時には第１〜第３の交流スイッチ２ａ〜２ｃの全部に逆バイアス電圧を印加することができる。
（３）  付加するパルスの振幅を一定とせずに、第１〜第３の交流スイッチ２ａ〜２ｃ及び負荷９の許容電圧範囲において増大又は減少させることができる。
（４）  異常検出回路３０を、図８〜図１５に示す方式以外の方式に変形しても差し支えない。
（５）  電力変換回路１０をＤＣ−ＡＣ変換のみ行うインバータとすることができる。この場合には、電解コンデンサ２８及び蓄電池２９を充電するための別の充電回路を設けることができる。
（６）  直流電源５を電解コンデンサ２８と蓄電池２９とのいずれか一方のみとすること、又は電気二重層等の別の蓄電装置とすること又はサイクル用蓄積装置とすること、又はこの他の電力貯蔵装置とすることができる。
【産業上の利用可能性】
【００７３】
本発明は交流無停電電源装置等の電源装置に利用可能である。
【図面の簡単な説明】
【００７４】
【図１】本発明の実施例１の交流無停電電源装置を示すブロック図である。
【図２】図１の第１、第２及び第３の交流スイッチを詳しく示す回路図である。
【図３】交流スイッチの変形例を示す回路図である。
【図４】図１の電力変換回路を詳しく示す回路図である。
【図５】図１の変換制御回路を詳しく示す回路図である。
【図６】図５のＤＣ−ＡＣ変換制御回路を詳しく示す回路図である。
【図７】図６のパルス発生回路を示す回路図である。
【図８】図１の異常検出回路を示すブロック図である。
【図９】図８の異常検出回路を更に詳しく示すブロック図である。
【図１０】図６の第１、第２、第３相基準電圧を示す波形図である。
【図１１】図６の比較器の入出力を示す波形図である。
【図１２】実施例１に従う検出基準値と異常継続時間との関係を示す図である。
【図１３】停電時の図９の各部の状態を概略的に示す波形図である。
【図１４】電源電圧低下時の図９の各部の状態を概略的に示す波形図である。
【図１５】過電圧時の図９の各部の状態を概略的に示す波形図である。
【図１６】電圧低下異常時の図１及び図６の各部の状態を示す波形図である。
【図１７】負の半サイクル期間における電圧低下異常時の図１の各部の状態を示す波形図である。
【図１８】過電圧異常時の交流スイッチの逆バイアスを説明するための波形図である。
【図１９】過電圧異常時の図１の各部の状態を示す波形図である。
【図２０】実施例２のＤＣ−ＡＣ変換制御回路を示すブロック図である。
【図２１】実施例３の交流無停電電源装置を示すブロック図である。
【符号の説明】
【００７５】
１ａ、１ｂ、１ｃ  第１、第２及び第３の交流入力端子
２ａ、２ｂ、２ｃ  第１、第２及び第３の交流スイッチ
３ａ、３ｂ、３ｃ  第１、第２及び第３の交流出力端子
４  電力供給回路
５  直流電源
６  スイッチ制御回路
１０  電力変換回路
１１  変換制御回路
３０  異常検出回路
３１  スイッチ駆動回路
７４  パルス発生回路
【図１】
2005295665.tif 000003
【図２】
2005295665.tif 000004
【図３】
2005295665.tif 000005
【図４】
2005295665.tif 000006
【図５】
2005295665.tif 000007
【図６】
2005295665.tif 000008
【図７】
2005295665.tif 000009
【図８】
2005295665.tif 000010
【図９】
2005295665.tif 000011
【図１０】
2005295665.tif 000012
【図１１】
2005295665.tif 000013
【図１２】
2005295665.tif 000014
【図１３】
2005295665.tif 000015
【図１４】
2005295665.tif 000016
【図１５】
2005295665.tif 000017
【図１６】
2005295665.tif 000018
【図１７】
2005295665.tif 000019
【図１８】
2005295665.tif 000020
【図１９】
2005295665.tif 000021
【図２０】
2005295665.tif 000022
【図２１】
2005295665.tif 000023