(57)【要約】【課題】少ないゲート数でＩ／Ｏ端子の観測やコンタクトチェックを行う。【解決手段】内部回路１０８との間で信号の入出力を行うＩ／Ｏ端子１０４、１１４と、内部状態をモニタするモニタ端子１０３とを備えた半導体集積回路装置１０１であって、一端をＩ／Ｏ端子に接続し、他端をモニタ端子に接続した、外部から制御可能なトランスファーゲート１０７、１１７を備える。【選択図】  図１
2005077311.tif 000002
【特許請求の範囲】
【請求項１】
内部回路との間で信号の入出力を行うＩ／Ｏ端子と、内部状態をモニタするモニタ端子とを備えた半導体集積回路装置であって、
一端を前記Ｉ／Ｏ端子に接続し、他端を前記モニタ端子に接続した、外部から制御可能なスイッチング手段を備える半導体集積回路装置。
【請求項２】
前記Ｉ／Ｏ端子に入力した信号の論理積を前記モニタ端子に出力する論理ゲートを備える請求項１記載の半導体集積回路装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント基板等に実装された半導体集積回路装置のＩ／Ｏ端子の観測機能およびＩ／Ｏ端子とプリント基板間の電気的接続試験（コンタクトチェック）機能を備えた半導体集積回路装置に関する。
【背景技術】
【０００２】
従来、プリント基板等に実装された半導体集積回路装置の端子状態を観測するには、Ｉ／Ｏセル内に形成したフリップフロップを直列接続したシフトレジスタを通して端子状態を観測するバウンダリスキャン法が用いられている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開平７−１２９０１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、バウンダリスキャン法によるテスト回路でＩ／Ｏ端子を観測する場合、Ｉ／Ｏセル内部にシフトレジスタが必要となるため、ゲート数が多くなるという課題があり、チップ面積の増大につながる場合がある。
【０００５】
本発明は、かかる点に鑑みてなされたものであり、少ないゲート数でＩ／Ｏ端子の観測やコンタクトチェックが可能な半導体集積回路装置を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明の第一の態様は、内部回路との間で信号の入出力を行うＩ／Ｏ端子と、内部状態をモニタするモニタ端子とを備えた半導体集積回路装置であって、一端を前記Ｉ／Ｏ端子に接続し、他端を前記モニタ端子に接続した、外部から制御可能なスイッチング手段を備える。この構成によれば、Ｉ／Ｏ端子とモニタ端子とを外部から制御可能なトランスファーゲート等のスイッチング手段で接続することで、従来構成のシフトレジスタに比べて少ないゲート数でＩ／Ｏ端子の観測やコンタクトチェックを行うことができる。
【０００７】
本発明の第二の態様は、第一の態様において、前記Ｉ／Ｏ端子に入力した信号の論理積を前記モニタ端子に出力する論理ゲートを備える。この構成によれば、複数端子の状態の同時観測やコンタクトチェックが可能となる。
【発明の効果】
【０００８】
本発明によれば、Ｉ／Ｏ端子とモニタ端子とを外部から制御可能なスイッチング手段で接続することで、従来構成のシフトレジスタに比べて少ないゲート数でＩ／Ｏ端子の観測やコンタクトチェックを行うことができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態について、図面を参照して、詳細に説明する。図１は本発明の実施の形態１に係る半導体集積回路装置の構成を示す回路図である。なお、説明の簡略化のため、半導体集積回路装置の入出力端子（Ｉ／Ｏ端子）は２本、モニタ端子は１本の場合を想定する。
【００１０】
半導体集積回路装置１０１は、Ｉ／Ｏ端子モニタ回路１０２、１１２と、内部回路１０８と、テスト回路１１８とを備える。Ｉ／Ｏ端子モニタ回路１０２は、Ｉ／Ｏ端子１０４と、ドライバ１０５、１０６と、トランスファーゲート１０７とを備え、Ｉ／Ｏ端子１０４はドライバ１０５、１０６、トランスファーゲート１０７の入力側端子と電気的に接続される。ドライバ１０５、１０６は、内部回路１０８とのインターフェース部である。トランスファーゲート１０７の出力側端子はバッファ機能を含まないスルー端子として機能するモニタ端子１０３と接続される。同様に、Ｉ／Ｏ端子モニタ回路１１２内のＩ／Ｏ端子１１４はトランスファーゲート１１７を介してモニタ端子１０３と接続される。
【００１１】
テスト回路１１８は、モード設定用端子１１９からのモード設定信号により、トランスファーゲート１０７、１１７のオン・オフおよびドライバ１０６、１１６のハイインピーダンス状態を制御する。例えば、Ｉ／Ｏ端子１０４の状態を観測する場合は、モード設定信号により、ドライバ１０６をハイインピーダンス状態に設定し、トランスファーゲート１０７をオン、トランスファーゲート１１７をオフに設定して、モニタ端子１０３を観測する。Ｉ／Ｏ端子１１４の状態を観測する場合は、モード設定信号により、ドライバ１１６をハイインピーダンス状態に設定し、トランスファーゲート１０７をオフ、トランスファーゲート１１７をオンに設定して、モニタ端子１０３を観測する。なお、モニタ端子を複数本設けて、複数のＩ／Ｏ端子の状態の同時観測を行う回路構成にすることも可能である。
【００１２】
図２は実施の形態１の半導体集積回路装置のコンタクトチェックを行う場合の構成を示す回路図である。なお、説明の簡略化のため、半導体集積回路装置の入出力端子（Ｉ／Ｏ端子）は２本、モニタ端子は１本の場合を想定する。
【００１３】
マスタ側半導体集積回路装置２０１のＩ／Ｏ端子２０４とスレイブ側半導体集積回路装置２５１のＩ／Ｏ端子２５４とのコンタクトチェックを行う場合、マスタ側半導体集積回路装置２０１のモード設定用端子２１９からのモード設定信号により、ドライバ２０６をハイインピーダンス状態に設定し、トランスファーゲート２０７をオンに設定して、Ｉ／Ｏ端子２０４とモニタ端子２０３とを電気的に接続させる。同様に、スレイブ側半導体集積回路装置２５１のモード設定用端子２５９からのモード設定信号により、ドライバ２５６をハイインピーダンス状態に設定し、トランスファーゲート２５７をオンに設定して、Ｉ／Ｏ端子２５４とモニタ端子２５３とを電気的に接続させる。
【００１４】
上記構成において、マスタ側半導体集積回路装置２０１のモニタ端子２０３から信号を入力し、スレイブ側半導体集積回路装置２５１のモニタ端子２５３から信号を観測する。マスタ側のモニタ端子２０３からの入力信号がスレイブ側のモニタ端子２５３で観測されたならば、マスタ側半導体集積回路装置２０１のＩ／Ｏ端子２０４とスレイブ側半導体集積回路装置２５１のＩ／Ｏ端子２５４は、電気的に接続していると判定できる。
【００１５】
図３は本発明の実施の形態２に係る半導体集積回路装置の構成を示す回路図である。なお、説明の簡略化のため、半導体集積回路装置の入出力端子（Ｉ／Ｏ端子）は２本、モニタ端子は１本の場合を想定する。
【００１６】
半導体集積回路装置３０１は、Ｉ／Ｏ端子モニタ回路３０２、３１２と、内部回路３０８と、テスト回路３１８とを備える。Ｉ／Ｏ端子モニタ回路３０２は、Ｉ／Ｏ端子３０４と、ドライバ３０５、３０６と、トランスファーゲート３０７とを備え、Ｉ／Ｏ端子３０４はトランスファーゲート３１３を介してモニタ端子３０３と接続されるＡＮＤゲート３２０の入力端子、ドライバ３０５、３０６、トランスファーゲート３０７の入力側端子と電気的に接続される。ドライバ３０５、３０６は、内部回路３０８とのインターフェース部である。トランスファーゲート３０７の出力側端子はバッファ機能を含まないスルー端子として機能するモニタ端子３０３と接続される。同様に、Ｉ／Ｏ端子モニタ回路３１２内のＩ／Ｏ端子３１４はＡＮＤゲート３２０の入力端子に接続されるとともに、トランスファーゲート３１７を介してモニタ端子３０３と接続される。
【００１７】
テスト回路３０８は、モード設定用端子３１９からのモード設定信号により、トランスファーゲート３０７、３１７、３２７のオン・オフおよびドライバ３０６、３１６のハイインピーダンス状態を制御する。
【００１８】
上記構成において、Ｉ／Ｏ端子３０４、３１４に入力される信号の論理積をモニタ端子３０３に出力させて複数のＩ／Ｏ端子の状態を同時に観測するには、モード設定用端子３１９からのモード設定信号により、トランスファーゲート３２７をオン、トランスファーゲート３０７、３１７をオフ、ドライバ３０６、３１６をハイインピーダンス状態に設定する。
【００１９】
図４は実施の形態２の半導体集積回路装置のコンタクトチェックを行う場合の構成を示す回路図である。なお、説明の簡略化のため、半導体集積回路装置の入出力端子（Ｉ／Ｏ端子）は２本、モニタ端子は１本の場合を想定する。
【００２０】
マスタ側半導体集積回路装置４０１のＩ／Ｏ端子４０４とスレイブ側半導体集積回路装置４５１のＩ／Ｏ端子４５４と、マスタ側半導体集積回路装置４０１のＩ／Ｏ端子４１４とスレイブ側半導体集積回路装置４５１のＩ／Ｏ端子４６４とがプリント基板配線を介して結線されている場合に、マスタ側半導体集積回路装置４０１のＩ／Ｏ端子４０４とスレイブ側半導体集積回路装置４５１のＩ／Ｏ端子４５４とのコンタクトチェックを行う場合、マスタ側半導体集積回路装置４０１のモード設定用端子４１９からのモード設定信号により、ドライバ４０６、４１６をハイインピーダンス状態に設定し、トランスファーゲート４０７、４１７をオン、トランスファーゲート４２７をオフに設定して、Ｉ／Ｏ端子４０４、４１４とモニタ端子４０３とを電気的に接続させる。次に、スレイブ側半導体集積回路装置４５１のモード設定用端子４５９からのモード設定信号により、ドライバ４５６、４６６をハイインピーダンス状態に設定し、トランスファーゲート４７７をオン、トランスファーゲート４５７、４６７をオフに設定して、Ｉ／Ｏ端子４０４、４１４に入力される信号の論理積をモニタ端子４５３に出力させる。
【００２１】
上記構成において、マスタ側半導体集積回路装置４０１のモニタ端子４０３から”１”レベルの信号を入力すると、Ｉ／Ｏ端子４０４、４１４から”１”レベルの信号がプリント基板配線を介してスレイブ側半導体集積回路装置４５１のＩ／Ｏ端子４５４、４６４に入力される。Ｉ／Ｏ端子４５４、４６４に入力された信号は、ＡＮＤゲート４７０で論理演算され、演算結果がモニタ端子４５３に出力される。マスタ側半導体集積回路装置４０１とスレイブ側半導体集積回路装置４５１とが電気的に接続されているならば、モニタ端子４５３に”１”レベルの信号が出力される。つまり、マスタ側のモニタ端子４０３からの”１”レベルの信号がスレイブ側のモニタ端子４５３で観測されたならば、マスタ側半導体集積回路装置４０１とスレイブ側半導体集積回路装置４５１は、電気的に接続していると判定できる。
【産業上の利用可能性】
【００２２】
本発明の半導体集積回路装置は、Ｉ／Ｏ端子とモニタ端子とを外部から制御可能なスイッチング手段で接続することで、従来構成のシフトレジスタに比べて少ないゲート数でＩ／Ｏ端子の観測やコンタクトチェックを行うことができるという効果を有し、プリント基板等に実装された半導体集積回路装置のＩ／Ｏ端子の観測機能およびＩ／Ｏ端子とプリント基板間の電気的接続試験（コンタクトチェック）機能を備えた半導体集積回路装置等として有用である。
【図面の簡単な説明】
【００２３】
【図１】本発明の実施の形態１に係る半導体集積回路装置の構成を示す回路図
【図２】実施の形態１の半導体集積回路装置のコンタクトチェックを行う場合の構成を示す回路図
【図３】本発明の実施の形態２に係る半導体集積回路装置の構成を示す回路図
【図４】実施の形態２の半導体集積回路装置のコンタクトチェックを行う場合の構成を示す回路図
【符号の説明】
【００２４】
１０１  半導体集積回路装置
１０２、１１２  Ｉ／Ｏ端子モニタ回路
１０３  モニタ端子  
１０４、１１４  Ｉ／Ｏ端子
１０５、１１５  ドライバ
１０６、１１６  ドライバ
１０７、１１７  トランスファーゲート
１０８  内部回路
１１８  テスト回路
１１９  モード設定用端子
２０１、２５１  半導体集積回路装置
２０３、２５３  モニタ端子  
２０４、２５４  Ｉ／Ｏ端子
２０６、２５６  ドライバ
２０７、２５７  トランスファーゲート
２１９、２５９  モード設定用端子
３０１  半導体集積回路装置
３０２、３１２  Ｉ／Ｏ端子モニタ回路
３０３  モニタ端子  
３０４、３１４  Ｉ／Ｏ端子
３０５、３１５  ドライバ
３０６、３１６  ドライバ
３０７、３１７、３２７  トランスファーゲート
３０８  内部回路
３１８  テスト回路
３１９  モード設定用端子
３２０  ＡＮＤゲート
４０１、４５１  半導体集積回路装置
４０３、４５３  モニタ端子  
４０４、４１４、４５４、４６４  Ｉ／Ｏ端子
４０５、４１５、４５５、４６５  ドライバ
４０６、４１６、４５６、４６６  ドライバ
４０７、４１７、４２７、４５７、４６７、４７７  トランスファーゲート
４１９、４５９  モード設定用端子
４７０  ＡＮＤゲート
【図１】
2005077311.tif 000003
【図２】
2005077311.tif 000004
【図３】
2005077311.tif 000005
【図４】
2005077311.tif 000006