(57)【要約】【課題】ｐ型ＭＯＳトランジスタを用いることなく構成することができ、高利得で且つ高周波特性に優れた増幅器を得る。【解決手段】増幅器１００は、ドレイン端子から信号を入力しソース端子を接地された第１のｎ型トランジスタＭ１と、第１のｎ型トランジスタＭ１のゲート端子にゲート端子を接続され、第１のｎ型トランジスタＭ１を基準側とし、カレントミラー型回路構成１０の従属側を形成する第２のｎ型トランジスタＭ２とを有し、第１及び第２のｎ型トランジスタＭ１，Ｍ２をそれぞれ流れる電流をＩ１及びＩ２とするとき、Ｉ２＞＞Ｉ１となるようにされている。【選択図】図１
2005197872.tif 000002
【特許請求の範囲】
【請求項１】
ドレイン端子から信号を入力しソース端子を接地された第１のｎ型トランジスタと、前記第１のｎ型トランジスタのゲート端子にゲート端子が接続され、該第１のｎ型トランジスタをカレントミラー型回路構成の基準側としたとき、従属側を形成する第２のｎ型トランジスタとを有し、前記第１及び第２のｎ型トランジスタをそれぞれ流れる電流をＩ１及びＩ２とするとき、Ｉ２＞＞Ｉ１となるようにしたことを特徴とする増幅器。
【請求項２】
前記第２のｎ型トランジスタのゲートサイズ比は、前記第１のｎ型トランジスタのゲートサイズ比よりも遙かに大きいことを特徴とする請求項１に記載の増幅器。
【請求項３】
前記第２のｎ型トランジスタは、ソース端子を接地されドレイン端子が負荷を介して電源に接続されソース接地増幅回路を形成していることを特徴とする請求項１または２に記載の増幅器。
【請求項４】
ゲート端子を入力端子としソース端子が接地されドレイン端子が負荷を介して電源に接続されたソース接地増幅回路を形成し、前記ドレイン端子と前記負荷との接続点に前記第１のｎ型トランジスタのドレイン端子を接続する第３のｎ型トランジスタを有することを特徴とする請求項１から３のいずれかに記載の増幅器。
【請求項５】
前記第１、第２及び第３のｎ型トランジスタをそれぞれ流れる電流をＩ１、Ｉ２及びＩ３とするとき、Ｉ３＞Ｉ２＞＞Ｉ１となるようにしたことを特徴とする請求項４に記載の増幅器。
【請求項６】
前記第２のｎ型トランジスタのドレイン端子と出力端子との間に、前記第２のｎ型トランジスタと直列にカスコード接続された少なくとも１個の第４のｎ型トランジスタをさらに有することを特徴とする請求項１から５のいずれかに記載の増幅器。
【請求項７】
前記ｎ型トランジスタが、ｎ型ＭＯＳトランジスタであることを特徴とする請求項１から６のいずれかに記載の増幅器。
【請求項８】
複数の前記ｎ型トランジスタが１つのチップとして一体に形成されていることを特徴とする請求項１から７のいずれかに記載の増幅器。
【請求項９】
前記請求項１から８のいずれかの増幅器を含んで構成されていることを特徴とする高周波回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は高周波回路に最適な増幅器とこれを用いた高周波回路に関するものである。  
【背景技術】
【０００２】
従来、この種の高周波回路に用いられる増幅器においては、回路の高周波特性を損なうことなく、高利得で且つ低消費電力であることが要求される。しかしながら、高利得と低消費電力とはトレードオフの関係にあり、高い利得を獲得するためには増幅器のトランジスタ数が増加することとなる。
従来、電源電圧を有効に活用する増幅器として、フォールデッドカスコード（folded cascode）型増幅器が提案されている。この増幅器は、例えば、入力段としての一対のｎ型ＭＯＳ（ｎチャンネル型金属酸化物半導体）トランジスタと、出力段としてのカスコード接続された４対のｐ型ＭＯＳ（ｐチャンネル型金属酸化物半導体）トランジスタとが接続されて構成されており、高周波域の利得特性が高い（例えば、特許文献１参照）。
【特許文献１】特開平２００２−１００９３６号公報（第４頁、第４図）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上記特許文献１に記載された増幅器にあっては、ｎ型ＭＯＳトランジスタとｐ型ＭＯＳトランジスタとが組み合わされて構成されており、ｎ型ＭＯＳトランジスタにｐ型ＭＯＳトランジスタが組み合わされるので高周波特性に欠けるという未解決の問題がある。
この発明は、上述の課題を解消するためになされたもので、ｐ型ＭＯＳトランジスタを用いることなくｎ型ＭＯＳトランジスタのみで構成され、高利得で且つ高周波特性に優れた増幅器を得ることを目的とする。
【課題を解決するための手段】
【０００４】
この発明の第１の増幅器は、ドレイン端子から信号を入力しソース端子を接地された第１のｎ型トランジスタと、第１のｎ型トランジスタのゲート端子にゲート端子が接続され、第１のｎ型トランジスタをカレントミラー型回路構成の基準側としたとき、従属側を形成する第２のｎ型トランジスタとを有し、第１及び第２のｎ型トランジスタをそれぞれ流れる電流をＩ１及びＩ２とするとき、Ｉ２＞＞Ｉ１となるようにされている。そのため、高利得で且つ高周波特性に優れた増幅器とすることができる。
【０００５】
この発明の第２の増幅器は、第２のｎ型トランジスタのゲートサイズ比は、第１のｎ型トランジスタのゲートサイズ比よりも遙かに大きい。そのため、さらに高利得な増幅器とすることができる。
この発明の第３の増幅器においては、第２のｎ型トランジスタは、ソース端子が接地されドレイン端子が負荷を介して電源に接続されたソース接地増幅回路を形成している。そのため、さらに高利得の増幅器とすることができる。
【０００６】
この発明の第４の増幅器においては、ゲート端子を入力端子としソース端子を接地されドレイン端子が負荷を介して電源に接続されソース接地増幅回路を形成し、ドレイン端子と負荷との接続点に第１のｎ型トランジスタのドレイン端子を接続する第３のｎ型トランジスタを有する。そのため、さらに高利得の増幅器とすることができる。
この発明の第５の増幅器においては、第１、第２及び第３のｎ型トランジスタをそれぞれ流れる電流をＩ１、Ｉ２及びＩ３とするとき、Ｉ３＞Ｉ２＞＞Ｉ１となるようにした。そのため、さらに高利得で且つ高周波特性に優れた増幅器とすることができる。
【０００７】
この発明の第６の増幅器においては、第２のｎ型トランジスタのドレイン端子と出力端子との間に、第２のｎ型トランジスタと直列にカスコード接続された少なくとも１個の第４のｎ型トランジスタとさらに有する。そのため、さらに高利得とすることができる。
この発明の第７の増幅器においては、ｎ型トランジスタが、ｎ型ＭＯＳトランジスタである。そのため、高周波特性に優れた増幅器とすることができる。
【０００８】
この発明の第８の増幅器においては、複数のｎ型トランジスタが１つのチップとして一体に形成されている。そのため、消費電力を小さくするとともに小型化することができる。
この発明の第９の高周波回路においては、上述の第１から８のいずれかの増幅器を含んで構成されている。そのため、高利得で且つ高周波特性に優れた高周波回路とすることができる。
【発明を実施するための最良の形態】
【０００９】
図１はこの発明の第１の実施形態の増幅器の回路図である。本実施形態のカレントミラー型増幅器１００は、カレントミラー型回路構成１０と、２つのソース接地増幅回路２０，３０とを有している。そしてこれらは、３個のｎ型ＭＯＳトランジスタ（以後トランジスタと称す）Ｍ１，Ｍ２及びＭ３と２個の負荷から構成されている。
第１のトランジスタＭ１と第２のトランジスタＭ２とがカレントミラー型回路構成１０を構成している。そして、第１のトランジスタＭ１と第２のトランジスタＭ２とは、カレントミラー型の様態に接続されているが、２つのトランジスタは同じ特性のものとされてない。増幅作用を持つように両トランジスタのゲートサイズ比（ゲート幅Ｗとゲート長Ｌとの比Ｗ／Ｌ）は意図的に異なるものとされている。第３のトランジスタＭ３は、このカレントミラー型回路構成１０の入力側に接続されている。第２のトランジスタＭ２と第３のトランジスタＭ３は、それぞれソース接地増幅回路２０，３０を構成している。
【００１０】
第３のトランジスタＭ３は、ゲート端子に周波数発生器Ｐｉｎの出力を入力し、ソース端子を接地され、ドレイン端子を負荷Ｌ１を介して電源電圧端子ＶＤＤに接続され、ソース接地増幅回路３０を形成している。
第１のトランジスタＭ１は、第３のトランジスタＭ３のドレイン端子と負荷Ｌ１との接続点５にドレイン端子を接続され、第３のトランジスタＭ３のドレイン端子出力をドレイン端子に入力している。また、第１のトランジスタＭ１のドレイン端子とゲート端子とがダイオード結合されており、さらに第１のトランジスタＭ１のソース端子は接地されている。
【００１１】
そして、第１のトランジスタＭ１がカレントミラー型回路構成１０の基準側を形成し、第２のトランジスタＭ２がカレントミラー型回路構成１０の従属側を形成している。そして、このカレントミラー型回路構成１０の回路が増幅機能を持つように、トランジスタＭ２のゲートサイズ比は、トランジスタＭ１よりも大きく設定されている。
第２のトランジスタのドレイン端子と負荷Ｌ２の接続点６から出力端子７が導出されている。
【００１２】
第２のトランジスタＭ２は、ゲート端子に第１のトランジスタＭ１の出力を入力し、ソース端子を接地され、ドレイン端子を負荷Ｌ２を介して電源電圧端子ＶＤＤに接続され、ソース接地増幅回路２０を形成している。
次に動作を説明する。第３のトランジスタＭ３は、ソース端子を接地され、ドレイン端子を負荷Ｌ１を介して電源電圧端子ＶＤＤに接続されている。そのため、ドレイン端子−ソース端子間には所定の電圧が加えられている。この状態で第３のトランジスタＭ３のゲート端子に、周波数発生器Ｐｉｎの出力信号が入力されると、ドレイン端子−ソース端子間に周波数発生器Ｐｉｎの出力信号に応じた電流が流れ、これに伴い第３のトランジスタＭ３のドレイン端子には、周波数発生器Ｐｉｎの増幅された出力信号が発生する。
【００１３】
第３のトランジスタＭ３のドレイン端子より出力された信号は、カレントミラー型回路構成１０の第１のトランジスタＭ１のドレイン端子に入力される。第１のトランジスタＭ１と第２のトランジスタＭ２とはカレントミラー構成にされており、第１のトランジスタＭ１のドレイン端子−ソース端子間を流れる電流は、トランジスタＭ１とＭ２とのゲートサイズ比に従って増幅されて、第２のトランジスタＭ２のドレイン端子−ソース端子間を流れる電流へと移される。第２のトランジスタＭ２のドレイン端子の電流は負荷Ｌ２により電圧変換され出力信号として取り出される。
【００１４】
なお、第１，第２の負荷Ｌ１，Ｌ２は抵抗、インダクタ、トランジスタによる能動負荷等による実施形態が可能である。
次に、各トランジスタを流れる電流の大きさ、各トランジスタのゲートサイズ及び回路の増幅率について説明する。第１、第２及び第３のトランジスタＭ１、Ｍ２及びＭ３のドレイン−ソース端子間にそれぞれ流れる電流をＩ１、Ｉ２及びＩ３とする。
【００１５】
まず、第１のトランジスタＭ１と第３のトランジスタＭ３を流れる電流に関して説明する。トランジスタＭ１に多くの電流を流すと、トランジスタＭ３へ流れる電流が分流してしまい、トランジスタＭ３の増幅率が下がる。また、トランジスタＭ１のゲートサイズ比の絶対値が大きいと、トランジスタＭ１，Ｍ３のドレイン端子のインピーダンスが低下し、トランジスタＭ３の増幅率が下がる。このようなことから、トランジスタＭ１，Ｍ３のゲートサイズ比は、両トランジスタＭ１，Ｍ３を流れる電流が、
Ｉ３＞＞Ｉ１
となるように、即ち電流Ｉ３に比べて電流Ｉ１が十分に小さくなるように設定する。これにより、高利得で且つ高周波特性に優れた増幅器とすることができる。
【００１６】
次に、カレントミラー型回路構成１０を流れる電流に関して説明する。この回路の増幅率はトランジスタＭ１とトランジスタＭ２のゲートサイズ比によって決まる。そして、トランジスタＭ１のゲートサイズ比を小さく、トランジスタＭ２のゲートサイズ比を大きくすることにより増幅率を大きくすることができる。したがって、トランジスタＭ１，Ｍ２のゲートサイズ比は、両トランジスタＭ１，Ｍ２を流れる電流が、
Ｉ２＞＞Ｉ１
となるように、即ち電流Ｉ２に比べて電流Ｉ１が十分に小さくなるように設定することで、高利得で且つ高周波特性に優れた増幅器とすることができる。
【００１７】
しかしながら、トランジスタＭ２のゲートサイズをあまりに大きくしてしまうと、トランジスタＭ２に流れるバイアス電流が増大し消費電流が大きくなってしまう。
また、トランジスタＭ２，Ｍ３を流れる電流に関しては、
Ｉ３＞Ｉ２
とすることで、高利得で且つ高周波特性に優れた増幅器とすることができる。
【００１８】
このようなことから、本実施形態においては、トランジスタＭ１、Ｍ２及びＭ３のドレイン−ソース端子間にそれぞれ流れる電流Ｉ１、Ｉ２及びＩ３を、
Ｉ３＞Ｉ２＞＞Ｉ１
とすることにより、最も高利得で且つ高周波特性に優れた増幅器とすることができる。
そして、本実施形態においては、ｐ型ＭＯＳトランジスタを用いることなくｎ型ＭＯＳトランジスタのみで増幅器を構成し、また上述の回路構成としたので、高利得で且つ高周波特性に優れた増幅器とすることができる。
【００１９】
なお、本実施形態において、第３のトランジスタＭ３を省略し、負荷Ｌ１と第１のトランジスタＭ１のドレイン端子の接続点に周波数発生器Ｐｉｎの出力信号を入力してもよい。このようにカレントミラー型回路構成１０のみの構成とすると、増幅器の増幅率は減るが、低消費電力化を図る事が可能となる。
図２はこの発明の第２の実施形態の増幅器の回路図である。図２において、第１のトランジスタＭ１から第３のトランジスタＭ３までの構成は、第１の実施形態と同様である。
【００２０】
本実施形態のカレントミラーカスコード型増幅器２００においては、第２のトランジスタＭ２のドレイン端子と接続点６との間に、第２のトランジスタＭ２と直列に複数の第４のトランジスタＭ４〜Ｍｎがカスコード接続されている。
このように複数の第４のトランジスタＭ４〜Ｍｎをカスコード接続することにより、回路の増幅度をさらに増加させる事ができる。カスコード接続するトランジスタＭ４の数に関しては、多く接続すればするほど増幅率を大きくすることができる。しかしながら、それに応じて電源電圧端子ＶＤＤの電圧を大きくすることが必要となる。
【００２１】
そして、本実施形態のカレントミラーカスコード型増幅器２００は、従来のフォールデッドカスコード型増幅器と同程度の能力を持つとともに、ｐ型ＭＯＳトランジスタを使うことなく構成されているので、高利得で且つ高周波特性に優れた増幅器とすることができる。
なお、上述第１，第２の実施形態は、ｎチャンネル型金属酸化物半導体トランジスタを使用しているが、使用するトランジスタは、ｎチャンネル型のトランジスタであれば何れのトランジスタでもよく、ジャンクションＦＥＴトランジスタでも良いし、バイポーラ型のトランジスタであってもよい。
【００２２】
さらにまた、上述第１，第２の実施形態の増幅器を使用して高周波回路を構成することにより、高利得で且つ高周波特性に優れた高周波回路とすることができる。
【図面の簡単な説明】
【００２３】
【図１】この発明の第１の実施形態の増幅器の回路図である。
【図２】この発明の第２の実施形態の増幅器の回路図である。
【符号の説明】
【００２４】
Ｍ３〜Ｍｎ  ｎ型ＭＯＳトランジスタ、１０  カレントミラー型回路構成、２０，３０  ソース接地増幅回路。
【図１】
2005197872.tif 000003
【図２】
2005197872.tif 000004