(57)【要約】【課題】  ディスプレイのゲートドライバ装置の提供。【解決手段】  ディスプレイのゲートドライバ装置は、ディスプレイ内にタイミングコントロールレジスタが設けられてディスプレイ後端回路の伝送する画像信号データを再配列し、ディスプレイパネルに送る画像信号データにより各分割パネル領域の走査線駆動方向を反対方向に改変して、ディスプレイパネルの走査線回路過長により形成されるＲＣ−ｄｅｌａｙによりディスプレイパネルに出現する各走査線ゲートドライバの境界の色の不均一とフレームシフトの問題を解決する。【選択図】        図４
2005070722.tif 000002
【特許請求の範囲】
【請求項１】
パネル中の複数の走査線の駆動順序を隣り合う二つのゲートドライバの該複数の走査線の駆動順序を一致させるよう改変しするディスプレイのゲートドライバ装置であり、該ディスプレイのゲートドライバ装置はディスプレイパネル、複数の制御回路、タイミング制御レジスタを具え、該ディスプレイパネルは複数の分割パネルに分割され、該複数の制御回路は該複数の分割パネルの複数のデータドライバと複数のゲートドライバに接続され、該タイミング制御レジスタは複数の制御線により該複数の制御回路に接続され、上述のタイミング制御レジスタにより、複数の分割パネルの複数の走査線の駆動順序を制御することを特徴とする、ディスプレイのゲートドライバ装置。
【請求項２】
請求項１記載のディスプレイのゲートドライバ装置において、複数の上下に隣り合う分割パネル境界部分の走査線の駆動タイミングが一致することを特徴とする、ディスプレイのゲートドライバ装置。
【請求項３】
請求項１記載のディスプレイのゲートドライバ装置において、複数の左右に隣り合う分割パネル境界部分の走査線の駆動タイミングが一致することを特徴とする、ディスプレイのゲートドライバ装置。
【請求項４】
請求項１記載のディスプレイのゲートドライバ装置において、タイミング制御レジスタがディスプレイパネルの画像駆動信号を暫時保存することを特徴とする、ディスプレイのゲートドライバ装置。
【請求項５】
請求項１記載のディスプレイのゲートドライバ装置において、ゲートドライバがディスプレイパネルの複数の走査線に接続されてそれを制御することを特徴とする、ディスプレイのゲートドライバ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディスプレイのゲートドライバ装置に係り、特に、タイミングコントロールレジスタを使用してディスプレイパネル後端回路の伝送する画像信号データを再配列し、走査線駆動方向を改変して、ディスプレイパネルのＲＣ遅延により表示画面に出現する色の不均一とフレームシフトの問題を解決するゲートドライバ装置に関する。
【背景技術】
【０００２】
周知の液晶ディスプレイパネルは、複数の走査線を制御するゲートドライバは、ディスプレイパネル上の信号線（ｄａｔａ  ｌｉｎｅｓ）と走査線（ｓｃａｎ  ｌｉｎｅｓ）間の容量と抵抗により、パネルのＲＣ遅延が形成される。この現象は走査線を一端よりパネルの別端に順に駆動する時、パネル上の信号伝送が回路とパネル上の内部抵抗がその伝送する電圧に影響を与えるために、液晶表示の容量を充電不足とし、並びに各走査線駆動の時間差を形成し、このため画像表示時に各走査線のゲートドライバの境界の色の不均一とフレームシフトの現象を発生させる。
【０００３】
図１は周知のディスプレイパネル駆動回路表示図であり、そのうち、液晶ディスプレイパネル１０の二辺にゲートドライバ１１とデータドライバ１２が設置され、ゲートドライバ装置は液晶ディスプレイパネル１０の複数の走査線１３に接続され、データドライバ１２は液晶ディスプレイパネル１０の複数のデータ線１４に接続され、各走査線１３とデータ線１４に画素に対応する薄膜トランジスタ（ＴＦＴ）１５、１５’が接続されている。ゲートドライバ１１が順に複数の走査線１３を駆動し、並びにデータドライバ１２が組み合わされてデータ線１４により送出する画像信号が各薄膜トランジスタスイッチ１５、１５’を駆動する時、薄膜トランジスタスイッチ１５、１５’は表示電極の保存コンデンサに対して充電と放電の動作を行ない、液晶ディスプレイパネル１０の運転期間に、ゲートドライバ１１がパネル上の回路を通して電圧を送り出して各薄膜トランジスタスイッチ１５、１５’を駆動する時、図中の矢印１６に示される駆動方向とされ、ＲＣ遅延現象により前の薄膜トランジスタスイッチ１５が次の薄膜トランジスタスイッチ１５’の駆動に影響を与え、さらに全体の液晶ディスプレイパネル１０の駆動電圧に影響を与え、特に大寸法のパネルではＲＣ遅延により形成される画面不均一の現象が明らかとなる。
【０００４】
上述のパネル中のＲＣ遅延の形成する表示不均一の現象を改善するための周知の技術は、二つ以上のゲートドライバを設置する、というものである。図２は周知の技術の、複数の表示パネルゲートドライバの電気回路図であり、図中、ディスプレイパネルは第１パネル１０ａと第２パネル１０ｂという上下の部分に分けられ、ゲートドライバは第１ゲートドライバ１１ａと第２ゲートドライバ１１ｂの二つに分けられ、データドライバは上方の第１データドライバ１２ａと下方の第２データドライバ１２ｂに分けられている。そのうち、第１ゲートドライバ１１ａは第１パネル１０ａの複数の走査線１３ａに接続され、第１データドライバ１２ａは第１パネル１０ａの複数のデータ線１４ａに接続され、第２ゲートドライバ１１ｂは第２パネル１０ｂの複数の走査線１３ｂに接続され、第２データドライバ１２ｂは第２パネル１０ｂの複数のデータ線１４ｂに接続される。このパネル回路は、第１制御回路２０ａにより第１パネル１０ａと第１ゲートドライバ１１ａと第１データドライバ１２ａの信号タイミングが制御され、さらに第２ゲートドライバ１１ｂが各走査線を駆動するタイミングを制御し、即ちこの第１制御回路２０ａのクロック制御により第１ゲートドライバ１１ａと第２ゲートドライバ１１ｂを駆動してそれぞれ走査線１３ａ、１３ｂ駆動の開始クロックを駆動し、このほか、第２制御回路２０ｂにより第２パネル１０ｂの第２データドライバ１２ｂの画像信号を制御して、第１パネル１０ａと第２パネル１０ｂの走査線１３ａ、１３ｂに、図中の矢印２１、２２に示されるように、上から下にそのうちの薄膜トランジスタスイッチを駆動させ、パネル回路の形成するＲＣ遅延による表示画面の色の不均一とフレームシフトの現象の減少を達成する。
【０００５】
図２に示される周知の技術は、複数のディスプレイゲートドライバを利用して表示の欠陥を減らすことができる、その表示信号伝送時に、第１ゲートドライバ１１ａが走査線１３ａを上から下に駆動し、同時に第２ゲートドライバ１１ｂも走査線１３ｂを上から下に駆動し、その走査線駆動タイミングは図３に示されるとおりである。そのうち方形波は駆動時間パルスを代表する。図から分かるように、第１パネル１０ａの走査線１３ａが最後の１本まで駆動された時、次の１本の走査線は第２パネル１０ｂの駆動する第１の走査線であり、即ち二つのゲートドライバ１１ａ、１１ｂの境界部分の走査線駆動タイミングが異なり、さらに回路ＲＣ遅延現象のために、表示コンデンサ充電電圧の差異を有し得て、そのために境界部分の表示画素に色或いは画像シフトの問題が発生しうる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述の従来の技術のパネル表示の欠点を改善するため、本発明はディスプレイ内にメモリレジスタを設置して該ディスプレイの後端回路の伝送する画像信号データを再配列し、該パネルの走査線起動方向を改変することにより、従来の表示画面の問題を解決する。
【課題を解決するための手段】
【０００７】
請求項１の発明は、パネル中の複数の走査線の駆動順序を隣り合う二つのゲートドライバの該複数の走査線の駆動順序を一致させるよう改変しするディスプレイのゲートドライバ装置であり、該ディスプレイのゲートドライバ装置はディスプレイパネル、複数の制御回路、タイミング制御レジスタを具え、該ディスプレイパネルは複数の分割パネルに分割され、該複数の制御回路は該複数の分割パネルの複数のデータドライバと複数のゲートドライバに接続され、該タイミング制御レジスタは複数の制御線により該複数の制御回路に接続され、上述のタイミング制御レジスタにより、複数の分割パネルの複数の走査線の駆動順序を制御することを特徴とする、ディスプレイのゲートドライバ装置としている。
請求項２の発明は、請求項１記載のディスプレイのゲートドライバ装置において、複数の上下に隣り合う分割パネル境界部分の走査線の駆動タイミングが一致することを特徴とする、ディスプレイのゲートドライバ装置としている。
請求項３の発明は、請求項１記載のディスプレイのゲートドライバ装置において、複数の左右に隣り合う分割パネル境界部分の走査線の駆動タイミングが一致することを特徴とする、ディスプレイのゲートドライバ装置としている。
請求項４の発明は、請求項１記載のディスプレイのゲートドライバ装置において、タイミング制御レジスタがディスプレイパネルの画像駆動信号を暫時保存することを特徴とする、ディスプレイのゲートドライバ装置としている。
請求項５の発明は、請求項１記載のディスプレイのゲートドライバ装置において、ゲートドライバがディスプレイパネルの複数の走査線に接続されてそれを制御することを特徴とする、ディスプレイのゲートドライバ装置としている。
【発明の効果】
【０００８】
本発明はディスプレイ内にメモリレジスタを設置して該ディスプレイの後端回路の伝送する画像信号データを再配列し、該パネルの走査線起動方向を改変することにより、従来の表示画面の問題を解決する。
【発明を実施するための最良の形態】
【０００９】
本発明のディスプレイのゲートドライバ装置は、ディスプレイ内にメモリレジスタを設置して該ディスプレイの後端回路の伝送する画像信号データを再配列し、それがディスプレイパネルに送る画像信号データにより該パネルの走査線駆動方向を反対の方向に改変して、パネルの走査線回路過長により形成されるＲＣ遅延が表示画面に各走査線ゲートドライバの境界の色の不均一とフレームシフトを出現させる問題を解決する。
【実施例１】
【００１０】
図４は本発明のディスプレイのゲートドライバ装置の第１実施例表示図であり、ディスプレイパネルは上下の二つの部分の分割パネル（即ち第１分割パネル３５ａ、第２分割パネル３５ｂ）に分けられ、それは複数のゲートドライバを具え、それがディスプレイパネルを制御する複数の走査線に接続されている。本発明は別々に運転するゲートドライバ３２ａ、３２ｂにより、ディスプレイパネルの複数の走査線３６ａ、３６ｂを二つの部分に分けて駆動してパネルＲＣ遅延現象の形成するパネル表示色の不均一或いは画像シフトの問題を解決する。
【００１１】
図４に示されるように、第１制御回路３１ａは第１分割パネル３５ａの第１データドライバ３３ａと第１ゲートドライバ３２ａに接続され、並びにそのうちのデータ線と走査線の駆動タイミングを制御する。同様に、第２制御回路３１ｂは第２分割パネル３５ｂの第２データドライバ３３ｂと第２ゲートドライバ３２ｂに接続され、並びにそのうちのデータ線と走査線の駆動タイミングを制御する。第１分割パネル３５ａ内の複数の走査線３６ａはそれに接続された第１ゲートドライバ３２ａにより走査線３６ａ上の薄膜トランジスタ３４の駆動タイミングが制御され、駆動方向は図の矢印３７ａの方向であり、上から下である。第２分割パネル３５ｂ内の複数の走査線３６ｂはそれに接続された第２ゲートドライバ３２ｂによりこの走査線３６ｂ上の薄膜トランジスタ３４の駆動タイミングが制御され、駆動方向は図中の矢印３７ｂの方向であり、下から上である。
【００１２】
上下の分割パネルが二つの部分のゲートドライバ３２ａ、３２ｂ運転時に境界部分に有し得る走査線駆動タイミングの誤差により形成される画像表示不均一或いは誤差の問題を解決するため、本発明の設計はタイミング制御レジスタ３０により分割パネル３５ａ、３５ｂ回路中を伝送される画像駆動信号を暫時保存し、さらに信号を再配列（ｒｅａｒｒａｎｇｅｍｅｎｔ）し、さらに図示される第１制御線３０１より第１制御回路３１ａに送り、並びに第２制御線３０２より第２制御回路３１ｂに送り、この二つの制御回路が二つのゲートドライバ３２ａ、３２ｂに伝送する走査線駆動信号を再配列し、そのうち第１分割パネル３５ａの走査線３６ａと第２分割パネル３５ｂの走査線３６ｂの駆動方向を反対とする（矢印３７ａ、３７ｂに示される方向）。
【００１３】
上述の走査線駆動タイミングは図５の本発明の第１実施例の走査線駆動タイミング表示図に示されるとおりであり、画像信号がタイミング制御レジスタ３０に送られて走査線駆動順序が再配列された後、第１制御線３０１より第１制御回路３１ａに送られ、第１ゲートドライバ３２ａに第１分割パネル３５ａの走査線を駆動させるタイミングは図示されるように方形波であり、即ち、上から下に順に駆動し、また第２制御線３０２より第２制御回路３１ｂに送られ、第２ゲートドライバ３２ｂに下方の第２分割パネル３５ｂの走査線を駆動させるタイミングは図示されるように方形波であり、即ち下から上に順に駆動する。その結果、ディスプレイパネル中の各フレーム更新時に、タイミング制御レジスタ３０が同時に上下の二つのゲートドライバ３２ａ、３２ｂを制御し、走査線を上下二端より駆動開始し、中間のゲートドライバ境界部分で全ての走査線駆動を完成し、その境界部分の画像は走査線がそのうちの薄膜トランジスタを駆動するタイミングが同じであるためにＲＣ遅延を有さず、ＲＣ遅延による画像表示の誤差を発生しない。上述の走査線駆動方向はまた、上下の第１分割パネル３５ａと第２分割パネル３５ｂにおいて下から上、上から下とされ得て、その目的は、二つの分割パネル（第１、第２分割パネル３５ａ、３５ｂ）の最後の１本の走査線を同時に駆動することにある。
【実施例２】
【００１４】
図６は本発明のディスプレイのゲートドライバ装置の第２実施例表示図であり、図４に示される技術と同様に、ディスプレイパネルが分割されているが、この実施例では、ディスプレイパネルは、第１分割パネル４５ａ、第２分割パネル４５ｂ、第３分割パネル４５ｃ及び第４分割パネル４５ｄに分割され、タイミング制御レジスタ４０は画像信号走査線駆動順序のレジスタであり、この画像信号走査線駆動順序が該タイミング制御レジスタ４０で再配列された後、第１制御線４０１により第１制御回路４１ａに送られ、第２制御線４０２により第２制御回路４１ｂに送られ、第３制御線４０３により第３制御回路４１ｃに送られ、第４制御線４０４により第４制御回路４１ｄに送られ、さらにこの複数の制御回路（第１、第２、第３、第４制御回路４２ａ、４２ｂ、４２ｃ、４２ｄ）により、走査線駆動順序信号が図示される第１分割パネル４５ａ、第２分割パネル４５ｂ、第３分割パネル４５ｃ、第４分割パネル４５ｄ中の複数のゲートドライバ（４２ａ、４２ｂ、４２ｃ、４２ｄ）に送られ、走査線駆動方向は、図示される矢印４７ａ、４７ｂ、４７ｃ、４７ｄの方向である。ディスプレイパネルが複数に分けられてそれぞれ駆動されるため、各画像信号伝送経路が短縮されて各ディスプレイパネル回路の形成するＲＣ遅延の発生する液晶コンデンサ充電不足の現象が減らされ、並びにタイミング制御レジスタ４０が走査線駆動順序を再配列して上下の隣り合う分割パネルのゲートドライバ境界部分の走査線を同時に駆動するため、表示画像の誤差を形成しない。図示される第１分割パネル４５ａの走査線は上から下に駆動され、第２分割パネル４５ｂの走査線は下から上に駆動され、第３分割パネル４５ｃの走査線は上から下に駆動され、第４分割パネル４５ｄの走査線は下から上に駆動され、ゆえに、上下の隣り合う分割パネル境界部分の走査線駆動タイミングが一致し、且つ左右の隣り合う分割パネルの走査線駆動タイミングもまた方向が必ず一致するものとされ、これによりパネル境界部分の走査線駆動タイミングが同期する。この実施例もまた、タイミング制御レジスタ４０により走査線駆動順序を、第１分割パネル４５ａの走査線は下から上に駆動し、第２分割パネル４５ｂの走査線は上から下に駆動し、第３分割パネル４５ｃの走査線は下から上に駆動し、第４分割パネル４５ｄの走査線は上から下に駆動するよう再配列することができる。
【００１５】
図７は本発明の第２実施例の走査線駆動タイミング表示図であり、図示される複数の方形波は駆動の信号パルスを示し、各分割パネル（４５ａ、４５ｂ、４５ｃ、４５ｄ）の走査線駆動タイミングは、上下の隣り合うゲートドライバ境界部分の走査線駆動タイミングを同じくするよう制御される。
【実施例３】
【００１６】
図８は、本発明のディスプレイのゲートドライバ装置の第３実施例の走査線駆動タイミング表示図である。ディスプレイパネル５５は複数の分割パネルに分けられて個別に駆動され、タイミング制御レジスタ５０により走査線駆動順序が再配列され、複数の制御線２５２により走査線駆動信号が各分割パネルの複数の制御回路に送られて複数のゲートドライバを制御して、各分割パネル中の走査線駆動順序を再配列させ、各分割パネルのゲートドライバの境界部分の走査線を同時に駆動することで、ＲＣ遅延の形成する走査線駆動タイミングの違いによる表示誤差の問題を解決する。
【００１７】
以上は本発明のディスプレイのゲートドライバ装置の実施例の詳細な説明であり、一つのタイミング制御レジスタを使用し、並びに複数の分割パネルに分割されたディスプレイの後端回路の伝送する画像信号データを再配列し、その後、ディスプレイパネルに送る画像信号データにより各分割パネル領域の走査線駆動方向を反対方向に改変して、ディスプレイパネルの走査線回路過長により形成されるＲＣ−ｄｅｌａｙによりディスプレイパネルに出現する各走査線ゲートドライバの境界の色の不均一とフレームシフトの問題を解決する。
【図面の簡単な説明】
【００１８】
【図１】周知の技術のディスプレイパネル駆動回路表示図である。
【図２】周知の技術の複数のディスプレイパネルのゲートドライバの回路表示図である。
【図３】周知の技術の複数のディスプレイパネルのゲートドライバの走査線駆動クロック表示図である。
【図４】本発明のディスプレイのゲートドライバ装置の第１実施例表示図である。
【図５】本発明のディスプレイのゲートドライバ装置の第１実施例の走査線駆動タイミング表示図である。
【図６】本発明のディスプレイのゲートドライバ装置の第２実施例表示図である。
【図７】本発明のディスプレイのゲートドライバ装置の第２実施例の走査線駆動タイミング表示図である。
【図８】本発明のディスプレイのゲートドライバ装置の第３実施例の走査線駆動タイミング表示図である。
【符号の説明】
【００１９】
１０  パネル
１１  ゲートドライバ
１２  データドライバ
１３  走査線
１４  データ線
１５、１５’  薄膜トランジスタスイッチ
１６、２１、２２  矢印
１０ａ  第１分割パネル
１０ｂ  第２分割パネル
１１ａ  第１ゲートドライバ
１１ｂ  第２ゲートドライバ
１２ａ  第１データドライバ
１２ｂ  第２データドライバ
１３ａ、１３ｂ  走査線
１４ａ、１４ｂ  データ線
２０ａ  第１制御回路
２０ｂ  第２制御回路
３０  タイミング制御レジスタ
３０１  第１制御線
３０２  第２制御線
３１ａ  第１制御回路
３１ｂ  第２制御回路
３２ａ  第１ゲートドライバ
３２ｂ  第２ゲートドライバ
３３ａ  第１データドライバ
３３ｂ  第２データドライバ
３４  薄膜トランジスタ
３５ａ  第１分割パネル
３５ｂ  第２分割パネル
３６ａ、３６ｂ  走査線
３７ａ、３７ｂ  矢印
４０  タイミング制御レジスタ
４０１  第１制御線
４０２  第２制御線
４０３  第３制御線
４０４  第４制御線
４１ａ  第１制御回路
４１ｂ  第２制御回路
４１ｃ  第３制御回路
４１ｄ  第４制御回路
４２ａ  第１ゲートドライバ
４２ｂ  第２ゲートドライバ
４２ｃ  第３ゲートドライバ
４２ｄ  第４ゲートドライバ
４３ａ  第１データドライバ
４３ｂ  第２データドライバ
４３ｃ  第３データドライバ
４３ｄ  第４データドライバ
４５ａ  第１分割パネル
４５ｂ  第２分割パネル
４５ｃ  第３分割パネル
４５ｄ  第４分割パネル
４７ａ、４７ｂ、４７ｃ、４７ｄ  矢印
５０  タイミング制御レジスタ
５２  制御線
５５  ディスプレイパネル
【図１】
2005070722.tif 000003
【図２】
2005070722.tif 000004
【図３】
2005070722.tif 000005
【図４】
2005070722.tif 000006
【図５】
2005070722.tif 000007
【図６】
2005070722.tif 000008
【図７】
2005070722.tif 000009
【図８】
2005070722.tif 000010