(57)【要約】【課題】遊技台の演出装置として用いられている旧来の液晶表示装置に対応したＶＤＰからの表示信号を、簡素な回路構成でフィールドシーケンシャル駆動方式の液晶表示装置に対応させる。【解決手段】ＶＲＡＭ内に表示画像として展開・保存されたデータ列から、ＶＤＰが１画素（ＲＧＢの３ピクセルに相当するＲ０，Ｇ０，Ｂ０の３ビット）毎のデータをパラレルで読み出してコンバータへ出力し、コンバータでは、１画素中の特定のピクセルデータのみをフィールドシーケンシャル駆動方式の液晶表示装置ＦＳ−ＬＣＤへ供給することで、ＦＳ−ＬＣＤによりＲ画面、Ｇ画面、Ｂ画面の順で表示され、コンバータはその表示画面に応じた色のバックライトを点灯させる。【選択図】図４
2005114893.tif 000002
【特許請求の範囲】
【請求項１】
複数の要素像を表示させ、これら要素像の合成像として画像を表示する液晶表示装置の制御装置であって、
画像データが複数の要素像のデータを含む画素単位で記憶される画像メモリと、
上記画像データを上記画像メモリより読み出して、画素単位で出力可能な画像表示制御手段と、
上記画像表示制御手段と上記液晶表示装置の間に介在し、与えられた画素単位の画像データのうち、特定の要素像データを選択して出力する選択手段と、
上記選択手段による要素像データの選択の切り替えに合わせて、バックライトを点灯させるバックライト制御手段と、
を備え、
上記画像表示制御手段が、上記画像データを上記画像メモリより読み出して画素単位で上記選択手段に出力する処理を、一画面分ずつ、上記要素像の数だけ繰り返し、上記選択手段が、一画面ずつ、要素像データの選択を切り替え、上記バックライト制御手段が、一画面分ずつ、バックライトの点灯を制御することで、上記液晶表示装置のフィールドシーケンシャル駆動を可能にしたことを特徴とする液晶表示装置の制御装置。
【請求項２】
発光色の異なる複数の要素像を表示させ、これら要素像の合成像としてカラー画像を表示する液晶表示装置の制御装置であって、
画像データとして複数色のカラーデータが画素単位で記憶される画像メモリと、
上記画像データを上記画像メモリより読み出して、画素単位で出力可能な画像表示制御手段と、
上記画像表示制御手段と上記液晶表示装置の間に介在し、与えられた画素単位の画像データのうち、特定の要素像データを選択して出力する選択手段と、
上記選択手段による要素像データの選択の切り替えに合わせて、当該要素像のカラーデータに応じた点灯色のバックライトに変更するバックライト制御手段と、
を備え、
上記画像表示制御手段が、上記画像データを上記画像メモリより読み出して画素単位で上記選択手段に出力する処理を、一画面分ずつ、上記要素像の種類の数だけ繰り返し、上記選択手段が、一画面ずつ、要素像データの選択を切り替え、上記バックライト制御手段が、一画面分ずつ、当該要素像のカラーデータに応じた点灯色のバックライトに変更することで、フィールドシーケンシャル駆動によるカラー表示を可能にしたことを特徴とする液晶表示装置の制御装置。
【請求項３】
単色または複数色のバックライトを用いて複数の要素像を表示させ、これら要素像の合成像として画像を表示する液晶表示装置の制御装置であって、
画像データとして少なくとも各要素像の階調データが画素単位で記憶される画像メモリと、
上記画像データを上記画像メモリより読み出して、画素単位で出力可能な画像表示制御手段と、
上記画像データに含まれる各要素像の階調データの種類ごとに、バックライトの点灯時間を記憶した階調制御用メモリと、
上記画像表示制御手段と上記液晶表示装置の間に介在し、与えられた画素単位の画像データのうち、特定の要素像データを選択して出力する選択手段と、
上記選択手段による要素像データの選択の切り替えに合わせて、上記階調制御用メモリから読み出した当該要素像の階調データに対応するバックライトの点灯時間だけ、バックライトを点灯させるバックライト制御手段と、
を備え、
上記画像表示制御手段が、上記画像データを上記画像メモリより読み出して画素単位で上記選択手段に出力する処理を、一画面分ずつ、上記要素像の数だけ繰り返し、上記選択手段が、一画面ずつ、要素像データの選択を切り替え、上記バックライト制御手段が、上記階調制御用メモリを参照して、一画面分ずつ、バックライトの点灯時間を制御することで、上記液晶表示装置のフィールドシーケンシャル駆動と諧調制御を可能にしたことを特徴とする液晶表示装置の制御装置。
【請求項４】
上記画像メモリは、各要素像の明度を階調データとして含む単色の画像データを記憶するものとし、
バックライト制御手段は、上記階調制御用メモリを参照して、一画面分ずつ、バックライトの点灯時間を制御することで、各要素像の合成像として表示される画像に輝度階調を生ぜしめるようにしたことを特徴とする請求項３に記載の液晶表示装置の制御装置。
【請求項５】
上記画像メモリは、各要素像の発光色と明度を階調データとして含むカラーの画像データを記憶するものとし、
バックライト制御手段は、上記画像メモリと階調制御用メモリを参照して、一画面分ずつ、発光色に応じたバックライトを選択すると共に、バックライトの点灯時間を制御することで、各要素像の合成像として表示される画像に混色階調を生ぜしめるようにしたことを特徴とする請求項３に記載の液晶表示装置の制御装置。
【請求項６】
上記請求項２に記載した液晶表示装置の制御装置におけるカラー表示制御機能と、上記請求項３〜請求項５の何れか１項に記載した液晶表示装置の制御装置における階調制御機能とを併せ持つと共に、両機能を任意に切り替え可能な機能切替手段を有することを特徴とする液晶表示装置の制御装置。
【請求項７】
上記請求項１〜請求項６の何れか１項に記載の制御装置を搭載した遊技台であって、
該遊技台には、
上記制御装置により制御される液晶表示装置と、
複数種類の絵柄が施された複数のリールと、
上記リールの回転を開始させるためのスタートスイッチと、
各々の上記リールに対応して設けられ、上記リールの回転を個別に停止させるためのストップスイッチと、
予め定めた入賞役の内部当選の当否を抽選により判定する抽選手段と、
上記入賞役に内部当選した場合であって、停止時の上記リールにより表示される上記絵柄の組合せが、上記内部当選した入賞役に対応して予め定めた絵柄の組合せである場合に、当該入賞役に入賞することを特徴とする遊技台。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の要素像を表示させ、これら要素像の合成像として画像を表示する液晶表示装置の制御装置と、これを備える遊技台に関するものである。
【背景技術】
【０００２】
遊技台の一つとして、複数のリールを用いたスロットマシンが知られており、現在、市場に出回っているスロットマシンには、必ずといっていいほど演出装置が搭載されている。なかでも、演出装置として主流になりつつあるのは液晶表示装置である。
【０００３】
図１４（ａ）に、従来のスロットマシンにおける液晶表示装置（ＬＣＤ）および周辺回路の標準的な構成例を示す。同図において、ＶＤＰ（Ｖｉｄｅｏ  Ｄｉｓｐｌａｙ  Ｐｒｏｃｅｓｓｏｒ）は、ＣＰＵとＬＣＤの間に介在する画像処理用のＩＣであり、ＣＰＵからコマンドが与えられると、ＣＧＲＯＭ（Ｃｈａｒａｃｔｅｒ  Ｇｅｎｅｒａｔｏｒ  ＲＯＭ）から特定のキャラクタパターンを読み出して、ＶＲＡＭ（Ｖｉｄｅｏ  ＲＡＭ）に展開し、これらのデータをＬＣＤに出力する。
【０００４】
ＣＧＲＯＭには、あらかじめ複数種類のキャラクタパターンが格納されており、ＶＤＰからＣＧＲＯＭにキャラクタコードが出力されると、対応するキャラクタパターンが出力される。ＶＲＡＭは、出力されたキャラクタパターンとパレットデータを合成したビットマップイメージを記憶し、このＶＲＡＭから読み出したデータをＶＤＰがＬＣＤへ出力する。なお、パレットデータは、各画素（一つの画素がＲＧＢで構成される場合もあれば、単色で構成される場合もある）の色や諧調を決定するためのデータであり、ＶＲＡＭに記憶されている。
【０００５】
また、同図において、ＶＤＰからＬＣＤへ出力されるＲ０，Ｇ０，Ｂ０は、Ｒ・Ｇ・Ｂのデータ（Ｒ：１ｂｉｔ、Ｇ：１ｂｉｔ、Ｂ：１ｂｉｔ）のそれぞれを示し、同時に送信される信号（パラレル送信される信号）である。ＨＳＹＮＣ（水平同期信号）は、画面の水平方向の表示のタイミングをとるための信号である。ＶＳＹＮＣ（垂直同期信号）は、画面の垂直方向の表示のタイミングをとるための信号である。ＤＣＬＫ（ドットクロック）は、１画素の表示タイミングを示す信号である。
【０００６】
ここで、上述した表示制御により液晶表示装置を動作させる過程を、図１４（ｂ）に基づき説明する。同図左側には、ＨＳＹＮＣ（水平同期信号）、ＶＳＹＮＣ（垂直同期信号）、ＤＣＬＫ（ドットクロック）の発生タイミングの相関関係を示しており、Ｒ・Ｇ・Ｂの３ピクセルから成る１画素がＤＣＬＫ毎に出力され、１ライン分の画素表示による次ラインへの移行がＨＳＹＮＣに同期して行われ、所定ライン分の走査終了（１画面分の描画が完了）による次画面への移行がＶＳＹＮＣに同期して行われる。
【０００７】
また、液晶表示画面における各画素を構成するＲ・Ｇ・Ｂの３つの素子（一素子が一ピクセルに相当）の構造は、同図右側に示す通りである。すなわち、最外層に２枚の偏光フィルタが配置され、その内側に、ガラス基板がそれぞれ配置され、さらに、その内側に、透明電極がそれぞれ配置され、透明電極間に液晶層（ＴＮ（Ｔｗｉｓｔｅｄ  Ｎｅｍａｔｉｃ）液晶）が封入されている。２枚の偏光フィルタは、偏光方向が互いに垂直になるように配置されている。
【０００８】
そして、通常時（２枚の透明電極間に電圧をかけていない状態）では、内部の液晶分子の配向はねじれたままであり、下から入射したバックライト（白色光）は、液晶分子に沿って９０°回転し、上側の偏光フィルターを素通りして上方に出射される。一方、２枚の透明電極間に電圧をかけた状態では、内部の液晶分子のねじれがとけて、下から入射したバックライトの白色光は、上側の偏光フィルタを通過できなくなる。
【０００９】
また、上側のガラス基板と透明電極の間には、カラーフィルタが配置されている。すなわち、Ｒの素子ならば、赤色のカラーフィルタを配置し、Ｇの素子ならば、緑色のカラーフィルタを配置し、Ｂの素子ならば、青色のカラーフィルタを配置する。このように、素子のＲ・Ｇ・Ｂに対応したカラーフィルタを設けておくことにより、液晶分子の配向状態と上側の偏光フィルタの透過特性が合致した光透過状態にあるとき（透明電極間に電圧をかけない通常時）には、カラーフィルタの色に対応した発色が当該素子面に現れる。
【００１０】
なお、動画表示を伴う遊技台の演出装置としては、高速な表示動作を期せるアクティブマトリクス駆動型のＬＣＤ（ＴＦＴ液晶など）が一般に用いられており、表示制御用のＶＤＰには、アクティブマトリクス駆動型ＬＣＤに対応した制御における種々のノウハウが蓄積されている。
【００１１】
一方、最近では、カラーフィルターが不要なカラー液晶表示装置として、フィールドシーケンシャル駆動方式の液晶表示装置（ＦＳ−ＬＣＤ）が登場している（例えば、特許文献１参照）。
【００１２】
【特許文献１】特開２００２−２２１７０２
【００１３】
上記特許文献１に記載されているようなフィールドシーケンシャル駆動方式による液晶表示装置の概要は、図１５に示すように、例えば、１枚のカラー画像をＲＧＢ毎に３つに時分割して表示すると共に、表示画像に応じてバックライトを赤（Ｒ），緑（Ｇ），青（Ｂ）に順次切り替えて行くものである。このように、フィールドシーケンシャル駆動方式では、一つの画素を一つのピクセルで構成でき、従来のカラー表示の如く、一つの画素をＲＧＢ３つのピクセルで構成する必要がないため、従来の液晶駆動方式と比較して、画素の密度は３倍になる。しかも、フィールドシーケンシャル駆動方式では、バックライト光をそのまま素子表面から出射できるので、カラーフィルタを用いる従来の液晶駆動方式と比較して、高輝度を得易いという特徴もある。このようなことから、フィールドシーケンシャル駆動方式は、最近注目を集めつつある。
【００１４】
しかしながら、フィールドシーケンシャル駆動方式の液晶表示装置を制御するためには、専用の制御装置を一から設計する必要があり、従来のＬＣＤ用のＶＤＰ等をそのまま使うことはできない。
【００１５】
また、フィールドシーケンシャル駆動方式の液晶表示装置で階調表現を行う場合、従来のＬＣＤと同様に、画素の透過率（透明電極間の印加電圧）を変えることで実現できるため、フィールドシーケンシャル駆動方式に適用できる斬新な階調制御方法は提案されていない。なお、フィールドシーケンシャル駆動方式の液晶表示装置で階調表現を行う手法の一つとして、１枚の画像を構成する１フィールド期間内の各色についての最大透過率の画素を選択し、この画素に対する輝度信号を１００％とするようにバックライトを階調制御すると共に、液晶の各画素の透過率を補正することで、バックライトによる消費電力を抑制する方法が提案されている（例えば、特許文献２参照）。
【００１６】
【特許文献２】特開平２０００−２１４８２７
【００１７】
しかしながら、特許文献２に記載されているような従来技術では、バックライトの輝度制御と併せて液晶の透過率もコントロールする必要があり、制御回路が複雑化する虞れがあり、従来のＬＣＤ制御技術からは一層実現が困難と考えられる。また、その階調表示には、従来のＬＣＤと同様に、液晶の透過率をコントロールする技術を採用しており、フィールドシーケンシャル駆動方式の特性を活かした階調表現を行うものではない。
【発明の開示】
【発明が解決しようとする課題】
【００１８】
上記のような問題点に鑑み、本発明は、複雑な回路構成を用いることなく、液晶表示装置のフィールドシーケンシャル駆動を行うことができる液晶表示装置の制御装置、および、これを用いた遊技台の提供と、フィールドシーケンシャル駆動方式の特性に着目した斬新な階調表現を行うことができる液晶表示装置の制御装置、および、これを用いた遊技台の提供を目的とする。
【００１９】
上記のような問題点を解決するに当たって、液晶表示装置の駆動方式を旧来の方式からフィールドシーケンシャル駆動方式に変更しようとすると、以下のような問題が発生する。すなわち、旧来の液晶駆動方式では、ＶＤＰからＲＧＢ信号がパラレル信号として単に出力されるだけであるため、フィールドシーケンシャル駆動方式に変更するためには、図１６に示すように、ＶＤＰから出力されたＲＧＢ信号を一旦バッファに入力して一画面分を蓄え、その後、この一画面分のＲ信号、Ｇ信号、Ｂ信号を順次出力（赤画面、緑画面、青画面の順で時系列に出力）する方法が想定されるものの、この場合、バッファ用のメモリの増設を余儀なくされ、また、バッファからＲ信号、Ｇ信号、Ｂ信号を取り出す処理も必要となる。すなわち、旧来の液晶表示装置の駆動制御の大きな資産であるＶＤＰをそのまま用いるためには、付随する回路構成が複雑化してしまうのである。
【００２０】
つまり、本発明は、単に、旧来のＬＣＤ表示制御用のＶＤＰをＦＳ−ＬＣＤの表示制御に利用できるようにするのではなく、簡素な回路構成で旧来の表示制御技術の資産であるＶＤＰをＦＳ−ＬＣＤ制御に対応させるという点に、技術的価値がある。
【課題を解決するための手段】
【００２１】
上記の課題を解決するために、請求項１に係る発明は、複数の要素像を表示させ、これら要素像の合成像として画像を表示する液晶表示装置の制御装置であって、画像データが複数の要素像のデータを含む画素単位で記憶される画像メモリと、上記画像データを上記画像メモリより読み出して、画素単位で出力可能な画像表示制御手段と、上記画像表示制御手段と上記液晶表示装置の間に介在し、与えられた画素単位の画像データのうち、特定の要素像データを選択して出力する選択手段と、上記選択手段による要素像データの選択の切り替えに合わせて、バックライトを点灯させるバックライト制御手段と、を備え、上記画像表示制御手段が、上記画像データを上記画像メモリより読み出して画素単位で上記選択手段に出力する処理を、一画面分ずつ、上記要素像の数だけ繰り返し、上記選択手段が、一画面ずつ、要素像データの選択を切り替え、上記バックライト制御手段が、一画面分ずつ、バックライトの点灯を制御することで、上記液晶表示装置のフィールドシーケンシャル駆動を可能にしたことを特徴とする。
【００２２】
また、請求項２に係る発明は、発光色の異なる複数の要素像を表示させ、これら要素像の合成像としてカラー画像を表示する液晶表示装置の制御装置であって、画像データとして複数色のカラーデータが画素単位で記憶される画像メモリと、上記画像データを上記画像メモリより読み出して、画素単位で出力可能な画像表示制御手段と、上記画像表示制御手段と上記液晶表示装置の間に介在し、与えられた画素単位の画像データのうち、特定の要素像データを選択して出力する選択手段と、上記選択手段による要素像データの選択の切り替えに合わせて、当該要素像のカラーデータに応じた点灯色のバックライトに変更するバックライト制御手段と、を備え、上記画像表示制御手段が、上記画像データを上記画像メモリより読み出して画素単位で上記選択手段に出力する処理を、一画面分ずつ、上記要素像の種類の数だけ繰り返し、上記選択手段が、一画面ずつ、要素像データの選択を切り替え、上記バックライト制御手段が、一画面分ずつ、当該要素像のカラーデータに応じた点灯色のバックライトに変更することで、フィールドシーケンシャル駆動によるカラー表示を可能にしたことを特徴とする。
【００２３】
また、請求項３に係る発明は、単色または複数色のバックライトを用いて複数の要素像を表示させ、これら要素像の合成像として画像を表示する液晶表示装置の制御装置であって、画像データとして少なくとも各要素像の階調データが画素単位で記憶される画像メモリと、上記画像データを上記画像メモリより読み出して、画素単位で出力可能な画像表示制御手段と、上記画像データに含まれる各要素像の階調データの種類ごとに、バックライトの点灯時間を記憶した階調制御用メモリと、上記画像表示制御手段と上記液晶表示装置の間に介在し、与えられた画素単位の画像データのうち、特定の要素像データを選択して出力する選択手段と、上記選択手段による要素像データの選択の切り替えに合わせて、上記階調制御用メモリから読み出した当該要素像の階調データに対応するバックライトの点灯時間だけ、バックライトを点灯させるバックライト制御手段と、を備え、上記画像表示制御手段が、上記画像データを上記画像メモリより読み出して画素単位で上記選択手段に出力する処理を、一画面分ずつ、上記要素像の数だけ繰り返し、上記選択手段が、一画面ずつ、要素像データの選択を切り替え、上記バックライト制御手段が、上記階調制御用メモリを参照して、一画面分ずつ、バックライトの点灯時間を制御することで、上記液晶表示装置のフィールドシーケンシャル駆動と諧調制御を可能にしたことを特徴とする。
【００２４】
また、請求項４に係る発明は、上記請求項３に記載の液晶表示装置の制御装置において、上記画像メモリは、各要素像の明度を階調データとして含む単色の画像データを記憶するものとし、バックライト制御手段は、上記階調制御用メモリを参照して、一画面分ずつ、バックライトの点灯時間を制御することで、各要素像の合成像として表示される画像に輝度階調を生ぜしめるようにしたことを特徴とする。
【００２５】
また、請求項５に係る発明は、上記請求項３に記載の液晶表示装置の制御装置において、上記画像メモリは、各要素像の発光色と明度を階調データとして含むカラーの画像データを記憶するものとし、バックライト制御手段は、上記画像メモリと階調制御用メモリを参照して、一画面分ずつ、発光色に応じたバックライトを選択すると共に、バックライトの点灯時間を制御することで、各要素像の合成像として表示される画像に混色階調を生ぜしめるようにしたことを特徴とする。
【００２６】
また、請求項６に係る発明は、上記請求項２に記載した液晶表示装置の制御装置におけるカラー表示制御機能と、上記請求項３〜請求項５の何れか１項に記載した液晶表示装置の制御装置における階調制御機能とを併せ持つと共に、両機能を任意に切り替え可能な機能切替手段を有することを特徴とする。
【００２７】
また、請求項７に係る発明は、上記請求項１〜請求項６の何れか１項に記載の制御装置を搭載した遊技台であって、該遊技台には、上記制御装置により制御される液晶表示装置と、複数種類の絵柄が施された複数のリールと、上記リールの回転を開始させるためのスタートスイッチと、各々の上記リールに対応して設けられ、上記リールの回転を個別に停止させるためのストップスイッチと、予め定めた入賞役の内部当選の当否を抽選により判定する抽選手段と、上記入賞役に内部当選した場合であって、停止時の上記リールにより表示される上記絵柄の組合せが、上記内部当選した入賞役に対応して予め定めた絵柄の組合せである場合に、当該入賞役に入賞することを特徴とする。
【発明の効果】
【００２８】
請求項１に係る液晶表示装置の制御装置によれば、画像表示制御手段は、画像データを画素単位で選択手段に出力する処理を、一画面分ずつ、要素像の数だけ繰り返し、これを受けた選択手段は、一画面ずつ、要素像データの選択を切り替えて、液晶表示装置へ出力するので、液晶表示装置は、要素像毎のデータを纏めて受け取ることができ、要素像を時系列に表示することが可能になり、これと併せて、バックライト制御手段が、一画面分ずつ、バックライトの点灯を制御するので、液晶表示装置のフィールドシーケンシャル駆動が実現される。すなわち、画像データを画素単位で出力する従来のＬＣＤ制御用のＶＤＰを画像表示制御手段として用いても、大容量バッファなどを備えた複雑な回路構成を必要とせず、簡易に構成可能な変換手段やバックライト制御手段によって、液晶表示装置の制御装置を実現できる。
【００２９】
請求項２に係る液晶表示装置の制御装置によれば、画像表示制御手段は、画像データを画素単位で選択手段に出力する処理を、一画面分ずつ、要素像の種類の数だけ繰り返し、これを受けた選択手段は、一画面ずつ、要素像データの選択を切り替えて、液晶表示装置へ出力するので、液晶表示装置は、要素像毎のデータを纏めて受け取ることができ、要素増を時系列に表示することが可能になり、これと併せて、バックライト制御手段が、一画面分ずつ、当該要素像のカラーデータに応じた点灯色のバックライトに変更することで、液晶表示装置のフィールドシーケンシャル駆動によるカラー表示が実現される。すなわち、画像データを画素単位で出力する従来のカラーＬＣＤ制御用のＶＤＰを画像表示制御手段として用いても、大容量バッファなどを備えた複雑な回路構成を必要とせず、簡易に構成可能な変換手段やバックライト制御手段によって、カラー表示可能な液晶表示装置の制御装置を実現できる。
【００３０】
請求項３〜請求項５に係る液晶表示装置の制御装置によれば、画像表示制御手段は、画像データを画素単位で選択手段に出力する処理を、一画面分ずつ、要素像の数だけ繰り返し、これを受けた選択手段は、一画面ずつ、要素像データの選択を切り替えて、液晶表示装置へ出力するので、液晶表示装置は、要素像毎のデータを纏めて受け取ることができ、要素増を時系列に表示することが可能になり、これと併せて、バックライト制御手段が、階調制御用メモリを参照して、一画面分ずつ、バックライトの点灯時間を制御することで、液晶表示装置のフィールドシーケンシャル駆動と諧調制御が実現される。すなわち、画像データを画素単位で出力する従来のＬＣＤ制御用のＶＤＰを画像表示制御手段として用いても、大容量バッファなどを備えた複雑な回路構成を必要とせず、簡易に構成可能な変換手段やバックライト制御手段によって、階調表現可能な液晶表示装置の制御装置を実現できる。
【００３１】
請求項６に係る液晶表示装置の制御装置によれば、機能切替手段によって、カラー表示制御機能と階調表示制御機能を任意に切り替えることができるので、液晶表示装置による表示の幅が広がる。よって、この液晶表示装置を遊技台の演出装置として用い、演出動作に応じて機能を切り替えれば、演出効果を高めることが可能となる。
【００３２】
請求項７に係る遊技台によれば、旧来の演出装置として用いていた液晶表示装置の制御装置を一から設計し直したり、複雑な付加回路や大容量バッファを用いたりすることなく、フィールドシーケンシャル駆動方式の液晶表示装置の制御装置へ転用することが容易となる。従って、表示制御技術における種々のノウハウが蓄積された資産である旧来のＶＤＰを活用して、高精細で高輝度なフィールドシーケンシャル駆動方式の液晶表示装置を遊技台の演出装置として用いることができ、実用的価値が高い。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施形態を、添付図面に基づいて詳細に説明する。
【００３４】
〈全体の構成〉
図１は、本発明に係る液晶表示装置の制御装置を備えたスロットマシン１００の外観斜視図である。
【００３５】
図１に示すスロットマシン１００の本体１０１の中央内部には、外周面に複数種類の絵柄が配置されたリールが３個（左リール１１０、中リール１１１、右リール１１２）収納され、スロットマシン１００の内部で回転できるように構成されている。本実施形態において、各絵柄は帯状部材に等間隔で適当数（例えば２１絵柄）印刷され、この帯状部材が所定の円形枠材に貼り付けられて各リール１１０〜１１２が構成されている。
【００３６】
リール１１０〜１１２上の絵柄は、遊技者から見ると、リールパネル１６１に設けられた絵柄表示窓１１３から縦方向に概ね３つ表示され、合計９つの絵柄が見えるようになっている。そして、各リール１１０〜１１２を回転させることにより、遊技者から見える絵柄の組み合せが変動することとなる。なお、本実施形態では、３個のリールをスロットマシン１００の中央内部に備えているが、リールの数やリールの設置位置はこれに限定されるものではない。
【００３７】
また、各々のリール１１０〜１１２の背面には、絵柄表示窓１１３に表示される個々の絵柄を照明するためのバックライト（図示省略）が配置されている。バックライトは、各々の絵柄ごとに遮蔽されて個々の絵柄を均等に照射できるようにすることが望ましい。なお、スロットマシン内部において各々のリールの近傍には、投光部と受光部から成る光学式センサが設けられており、この光学式センサの投光部と受光部のあいだを、リールに設けられた一定の長さの遮光片が通過するように構成されている。このセンサの検出結果に基づいてリール上の絵柄の回転方向の位置を判断し、目的とする絵柄が入賞ライン１１４上に表示されるようにリール１１０〜１１２を停止させる。
【００３８】
入賞ライン表示ランプ１２０は、有効となる入賞ラインを示すランプである。有効となる入賞ラインは、スロットマシン１００に投入された遊技媒体（本実施形態ではメダルを想定する。）の数によって予め定まっている。例えば、メダルが１枚投入された場合、中段の水平入賞ラインが有効となり、メダルが２枚投入された場合、上段水平入賞ラインと下段水平入賞ラインが追加された３本が有効となり、メダルが３枚投入された場合、右下り入賞ラインと右上り入賞ラインが追加された５本が入賞ラインとして有効になる。なお、入賞ラインの数については５本に限定されるものではないし、投入メダル枚数による有効ラインの設定も任意である。
【００３９】
スタートランプ１２１は、リール１１０〜１１２が回転することができる状態にあることを遊技者に知らせるランプである。再遊技ランプ１２２は、前回の遊技において入賞役の一つである再遊技に入賞した場合に、今回の遊技が再遊技可能であること（メダルの投入が不要）を遊技者に知らせるランプである。告知ランプ１２３は、後述する内部抽選において、特定の入賞役（具体的には、ビッグボーナスやレギュラーボーナス等のボーナス）に内部当選していることを遊技者に知らせるランプである。メダル投入ランプ１２４は、メダルの投入が可能であることを知らせるランプである。リールパネルランプ１２８は、演出用のランプである。メダル投入ボタン１３０，１３１は、スロットマシン１００に電子的に貯留されているメダルを所定の枚数分投入するためのボタンである。
【００４０】
本実施形態においては、メダル投入ボタン１３０が押下される毎に１枚ずつ最大３枚まで投入され、メダル投入ボタン１３１が押下されると３枚投入されるようになっている。メダル投入口１３４は、遊技を開始するに当たって遊技者がメダルを投入するための投入口である。すなわち、メダルの投入は、メダル投入ボタン１３０もしくはメダル投入ボタン１３１の操作により電子的に投入することもできるし、メダル投入口１３４から実際のメダルを投入することもできる。
【００４１】
払出枚数表示器１２５は、何らかの入賞役に入賞した結果、遊技者に払出されるメダルの枚数を表示するための表示器である。遊技回数表示器１２６は、ビッグボーナスゲーム中（ＢＢゲーム中）の遊技回数や所定の入賞役の入賞回数等を表示するための表示器である。貯留枚数表示器１２７は、スロットマシン１００に電子的に貯留されているメダルの枚数を表示するための表示器である。
【００４２】
スタートレバー１３５は、リール１１０〜１１２の回転を開始させるためのレバーである。即ち、メダル投入口１３４に所望するメダル枚数を投入して、スタートレバー１３５を操作すると、リール１０１〜１１２が回転を開始することとなる。
【００４３】
ストップボタンユニット１３６には、ストップボタン１３７〜１３９が設けられている。ストップボタン１３７〜１３９は、スタートレバー１３５の操作によって回転を開始したリール１１０〜１１２を個別に停止させるためのボタンである。なお、各ストップボタン１３７〜１３９の内部に発光体を設けてもよく、ストップボタン１３７〜１３９の操作が可能である場合、該発光体を点灯させて遊技者に知らせることもできる。
【００４４】
貯留／精算ボタン１３２は、スロットマシン１００に電子的に貯留されたメダルを精算し、メダル払出口１５５より受皿５００に排出するための精算機能と、メダル投入口１３４に投入された４枚以降のメダルや入賞により獲得したメダルを最大５０枚まで電子的に貯留する貯留機能と、を切換えるためのボタンである。なお、上記メダル払出口１５５は、メダルを払出すための払出口であり、上記メダル受皿５００は、メダル払出口１５５から払出されたメダルを溜めるための器である。
【００４５】
メダル返却ボタン１３３は、投入されたメダルが詰まった場合に押下してメダルを取り除くためのボタンである。ドアキー１４０は、スロットマシン１００の前面扉１０２のロックを解除するためのキーを挿入する孔である。音孔１６０は、スロットマシン１００内部に設けられているスピーカの音を外部に出力するための孔である。上部ランプ１５０、サイドランプ１５１、中央ランプ１５２、タイトルパネル１６２の両側方に設けた腰部ランプ１５３、下部ランプ１５４は、遊技を盛り上げるための装飾用のランプである。
【００４６】
液晶表示装置６００は、スロットマシン１００の内部情報等を表示するための表示器であり、遊技の興趣を盛り上げるための演出装置としての役割も果たしている。この液晶表示装置６００は、フィールドシーケンシャル駆動方式のもので、その具体的な表示制御については後述する。
【００４７】
〈制御部〉
図２を参照してスロットマシン１００の制御部の構成について説明する。本実施形態における制御部は、全体を制御する主制御部３００と、遊技を盛り上げるための演出に関する制御等を遂行する副制御部４００と、液晶表示装置６００を制御する液晶表示制御部（図示省略）で構成されている。
【００４８】
〈主制御部３００〉
マイクロプロセッサ（以下、ＭａｉｎＣＰＵと称す）３１０は、スロットマシン１００における制御の中枢となるものであり、バス３７０を介して、周辺部との間で制御信号やデータの受渡しが行われる。
【００４９】
乱数発生器３１１は、乱数を発生するもので、複数のカウンタ、クロック発振器、分周器及びラッチ回路等で構成される。乱数発生器３１１が発生した乱数値は、バス３７０を介して、ＲＡＭ３１３の乱数記憶領域に記憶され、必要に応じてＭａｉｎＣＰＵ３１０へ送られる。乱数値は、複数種類存在し、それぞれ処理内容に応じて使用される。
【００５０】
ＭａｉｎＣＰＵ３１０には、入力インターフェース３６０およびバス３７０を介して、メダル投入ブロック１３４の投入口より投入されたメダルを検知するメダルセンサ３２０、スタートレバー１３５の操作を検知するスタートレバーセンサ３２１、ストップボタン１３７乃至１３９のいずれかが押された場合、どのストップボタンが押されたかを検知するストップボタンセンサ３２２、及び、メダル投入ボタン１３０、１３１のいずれかが押下された場合、どのメダル投入ボタンが押されたかを検知するメダル投入ボタンセンサ３２３、精算ボタン１３３の押下に伴なって動作する精算ボタンスイッチ３２４が接続されている。
【００５１】
ＲＯＭ（リード・オンリー・メモリ）３１２は、各種制御を行うためのプログラムや、後述する各種テーブルデータ等を記憶する記憶手段の一つである。ＲＡＭ（ランダム・アクセス・メモリ）３１３は、ＭａｉｎＣＰＵ３１０によって処理されるプログラムのワークエリアを有し、可変データ等を記憶する記憶手段の一つである。
【００５２】
また、リール１１０乃至１１２の回転と停止を行うモーター（図示省略）を制御するモーター制御部３３０、及び、メダル払出装置（いわゆるホッパー：図示省略）を制御するホッパー制御部３３１が、入出力インターフェース３３２及びバス３７０を介してＭａｉｎＣＰＵ３１０に接続されている。
【００５３】
演出用ランプ・表示器類３４０とは、図１で示した入賞ライン表示ランプ１２０、スタートランプ１２１、再遊技ランプ１２２等のランプ類や、払出枚数表示器１２５、遊技回数表示器１２６等の各種表示器をまとめて表したもので、出力インターフェース３４２およびバス３７０を介してＭａｉｎＣＰＵ３１０に接続されている。
【００５４】
出力インターフェース３５０は、ＭａｉｎＣＰＵ３１０の指示に基づき、各種のコマンドを副制御部４００の入力インターフェース４４０へ送信する。コマンドの種類については後で詳述する。
【００５５】
〈副制御部４００〉
マイクロプロセッサ（以下、ＳｕｂＣＰＵと称す）４１０は、主制御部３００から送信された各種コマンドを入力インターフェース４４０およびバス４３０を介して受信し、受信したコマンドの内容に応じて副制御部４００全体を制御する。
【００５６】
ＲＯＭ４１１は、副制御部４００全体を制御するためのプログラムやデータ等を記憶する記憶手段の一つである。ＲＡＭ４１２は、ＳｕｂＣＰＵ４１０で処理されるプログラムのワークエリアを有し、可変データ等を記憶する記憶手段の一つである。
【００５７】
バックライト４２０は、リールの絵柄を照らすライトで、ＳｕｂＣＰＵ４１０の指示に従って点灯／点滅／消灯する。演出用ランプ４２１は、上部ランプ１５０、サイドランプ１５１、中央ランプ１５２、腰部ランプ１５３、下部ランプ１５４、受け皿ランプ５００をまとめて表したもので、ＳｕｂＣＰＵ４１０の指示に従って点灯／点滅／消灯する。バックライト４２０および演出用ランプ４２１は、出力インターフェース４２２を介してバス４３０を経てＳｕｂＣＰＵ４１０と接続されている。
【００５８】
音源信号形成部４６０は、ＳｕｂＣＰＵ４１０から受け渡された制御信号やデータに基づいて、音源信号を形成して出力する。この音源信号は、アンプ４６１で増幅された後、スピーカ（具体的には上部スピーカ及び中央スピーカ）４６２から音として出力される。
【００５９】
出力インターフェース４５０は、ＳｕｂＣＰＵ４１０の指示に基づき、各種制御データを液晶表示制御部（図示省略）へ送信する。この制御データに基づいて、液晶表示制御部は、液晶表示装置６００を制御する。
【００６０】
〈遊技の基本的制御〉
図３（ａ）は、本実施形態のスロットマシン１００における主制御部３００が行うメイン処理を示すフローチャートである。遊技の基本的制御は、ＭａｉｎＣＰＵ３１０が中心になって行い、電源断等を検知しないかぎり、同図の遊技処理を繰り返し実行する。
【００６１】
Ｓ１０１では、メダル投入に関する処理を行う。ここでは、メダルの投入の有無をチェックし、投入されたメダルの枚数に応じて入賞ライン表示ランプ１２０を点灯させる。なお、前回の遊技で再遊技に入賞した場合はメダルの投入が不要である。
【００６２】
Ｓ１０２では、遊技のスタート操作の受付に関する処理を行う。ここでは、スタートレバー１３５が操作されたか否かのチェックを行い、スタート操作されたと判断した場合は、投入されたメダル枚数を確定し、Ｓ１０３では、有効な入賞ライン１１４を確定する。
【００６３】
Ｓ１０４では、乱数発生器３１１で発生させた乱数を取得する。
【００６４】
Ｓ１０５では、Ｓ１０４で取得した乱数値と、ＲＯＭ３１２に格納されている入賞役抽選テーブルを用いて、入賞役の抽選を行う。
【００６５】
Ｓ１０６では、上記Ｓ１０５における入賞役の抽選結果に応じた演出動作を決定するための抽選処理を行う。
【００６６】
Ｓ１０７では、全リール１１０乃至１１２の回転を開始させる。
【００６７】
Ｓ１０８では、ストップボタン１３６乃至１３８の受け付けが可能になり、いずれかのストップボタンが押されると、押されたストップボタンに対応するリール１１０乃至１１２の何れかを、リール停止制御テーブルに基づいて停止させる。
【００６８】
Ｓ１０９では、入賞判定を行う。ここでは、有効化された入賞ライン１１４上に、入賞役に対応する絵柄組合せが表示された場合にその入賞役に入賞と判定する。例えば、有効化された入賞ライン１１４上に、「ベル−ベル−ベル」が揃っていたならばベル入賞と判定する。また、「７−７−７」が揃っていたならばＢＢ入賞と判定する。入賞結果は、入賞結果コードとして格納される。
【００６９】
Ｓ１１０では、払い出しのある何らかの入賞役に入賞していれば、その入賞役に対応する枚数のメダルを払い出す。
【００７０】
Ｓ１１１では、遊技状態制御処理を実行する。この遊技状態制御処理では、遊技の種類を移行するための制御が行われ、例えば、ＢＢ入賞の場合には、次回からＢＢゲームを開始できるよう準備し、ＢＢゲームの最終遊技では、次回から通常遊技が開始できるよう準備する。
【００７１】
以上により１ゲームが終了し、以降これを繰り返すことにより遊技が進行することとなる。
【００７２】
図３（ｂ）には、副制御部４００のＳｕｂＣＰＵ４１０が中心になって行う演出処理が示されている。この演出処理は、ＳｕｂＣＰＵ４１０で電源断等を検知しないかぎり、同図の演出処理を繰り返し実行する。以下、この演出処理について説明する。
【００７３】
Ｓ２０１では、主制御部３００から送られたコマンドを受信したか否かを判断し、コマンドを受信した場合には、Ｓ２０２に進む。
【００７４】
Ｓ２０２では、受信したコマンドの内容を解析する。
【００７５】
Ｓ２０３では、解析されたコマンドに応じた演出動作を行わせるように、液晶表示制御部へ表示制御を行ったり、スピーカ４６２から適宜な効果音を出力させたりする。
【００７６】
〈液晶表示装置の制御装置の第１実施形態〉
次に、上記液晶表示装置６００の動作制御を行う液晶表示制御部について詳述する。
【００７７】
図４に示すのは、液晶表示制御部が行う制御の概要を示したものである。図４（ａ）に示すように、ＶＲＡＭ内に表示画像として展開・保存されたデータ列から、ＶＤＰが１画素（ＲＧＢの３ピクセルに相当するＲ０，Ｇ０，Ｂ０の３ビット）毎のデータをパラレルで読み出してコンバータへ出力し、コンバータでは、１画素中の特定のピクセルデータのみ（例えば、Ｒのみ）を液晶表示装置（フィールドシーケンシャル液晶ＦＳ−ＬＣＤ）へ出力するのである。
【００７８】
斯くして、ＦＳ−ＬＣＤには、１画面を構成する画素列のＲデータが供給されることとなるので、ＦＳ−ＬＣＤはＲデータを１画素とするＲ画面を構成できる。同様に、コンバータが１画素中のＧデータのみをＦＳ−ＬＣＤへ出力すれば、ＦＳ−ＬＣＤはＧデータを１画素とするＧ画面を構成でき、コンバータが１画素中のＢデータのみをＦＳ−ＬＣＤへ出力すれば、ＦＳ−ＬＣＤはＢデータを１画素とするＢ画面を構成できる。なお、Ｒ画面とＢ画面とＧ画面の合成像から本来の１画面を構成する必要があるので、ＶＤＰの画素転送速度を３倍（通常時の表示が６０Ｈｚであれば１８０Ｈｚ）にしてコンバータへ画素データを出力させる。
【００７９】
上記のようにして、コンバータよりＲデータ，Ｇデータ，Ｂデータを順に受けたＦＳ−ＬＣＤが、Ｒ画面（赤表示のための第１要素像）を描画したタイミングで赤のバックライトを点灯させることで１画面目を表示し、Ｇ画面（緑表示のための第２要素像）を描画したタイミングで緑のバックライトを点灯させることで２画面目を表示し、Ｂ画面（青表示のための第３要素像）を描画したタイミングで青のバックライトを点灯させることで３画面目を表示すると、ＲＧＢ３つの要素像を時分割走査により同一平面上に重ね書きした本来の画面が描出されるのである（図４（ｂ）参照）。
【００８０】
上述した液晶表示制御部の概略構成を図５（ａ）に示す。
【００８１】
ＶＤＰ７０１は、画像処理専用の制御ＩＣで、ＣＰＵ７０２によってコントロールされる。ＶＤＰ７０１の主な動作は、ＣＧＲＯＭ７０３からＣＧデータをＶＲＡＭ７０４へ転送し、ＶＲＡＭ７０４上のＣＧデータとパレットデータを処理・合成し、ＶＲＡＭ７０４上の描画領域にＲＧＢの画素列（図５（ｂ）参照）を描画し、１画素分のデータであるＲ０，Ｇ０，Ｂ０と垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣとドットクロックＤＣＬＫをコンバータ７０５へ出力する。
【００８２】
なお、「画像データが複数の要素像のデータを含む画素単位で記憶される画像メモリ」として機能するＶＲＡＭ７０４，「画像データを上記画像メモリより読み出して、画素単位で出力可能な画像表示制御手段」として機能するＶＤＰ７０１，ＣＰＵ７０２，ＣＧＲＯＭ７０３等の汎用ＩＣは、ＶＧＡ（またはＱＶＧＡ）の液晶表示器に接続可能なように構成されており、通常の液晶表示器を駆動するための信号群からＦＳ−ＬＣＤ６００を駆動させるための信号に変換する機能（画像表示制御手段と上記液晶表示装置の間に介在し、与えられた画素単位の画像データのうち、特定の要素像データを選択して出力する選択手段）と、バックライト（ＲＧＢ）の点灯制御を行う機能（選択手段による要素像データの選択の切り替えに合わせて、バックライトを点灯させるバックライト制御手段）を、コンバータ７０５が担う。
【００８３】
上記コンバータ７０５がＶＤＰ７０１から受ける信号波形を図６（ａ）に示す。垂直同期信号ＶＳＹＮＣが負論理でＯＮする迄の１フレームの間に、水平走査数に応じたタイミングで水平同期信号ＨＳＹＮＣが出力（負論理）され、１ドットの描画タイミングであるドットクロックＤＣＬＫと同期して、Ｒ０，Ｇ０，Ｂ０の画素データが送出される。
【００８４】
また、コンバータ７０５がＦＳ−ＬＣＤ６００とバックライトへ出力する信号波形を図６（ｂ）に示す。コンバータ７０５は、ＶＤＰ７０１から受けたＲ０，Ｇ０，Ｂ０の何れかを８ビットのパラレル信号（Ｄ０〜Ｄ７）に変換し、８ビットごとのストローブ信号であるＳＰを送信と併せてＦＳ−ＬＣＤ６００へ送信することで、ＦＳ−ＬＣＤ６００は８ビットごとにデータを取り込み、１画面分のデータ送信（上述したＲ画面もしくはＧ画面もしくはＢ画面である一要素像分のデータ送信）が完了したタイミングでＬＰを送信し、このＬＰを受けたＦＳ−ＬＣＤ６００では１画面分のデータが液晶ドライバにラッチされて画素毎の駆動が実行され、画面表示が行われる。なお、本実施形態では、標準的なディジタルＲＧＢ出力のＶＤＰ７０１を用いるものとしたので、ＦＳ−ＬＣＤとのインターフェース条件を合わせるために、８ビットづつＳ／Ｐ変換する機能をコンバータ７０５に設けてある。
【００８５】
そして、ＦＳ−ＬＣＤ６００の画面表示に伴う液晶の動作遅延を見込んだ所定時間（例えば、１〜２ｍｓ）経過後に、画面表示中の要素像における色情報に応じたバックライトへ表示制御信号（ＲＬ，ＧＬ，ＢＬ）を送出してスイッチング素子を動作させ、各色のＬＥＤを点灯させる。なお、１画面分のＲ０と１画面分のＧ０と１画面分のＢ０を送り終わると、本来の１画面の表示が終了したこととなるので、コンバータ７０５はＢ−ＥＮＤ信号をＣＰＵ７０２の割込信号として出力し、画像の更新を要求する。これにより、ＣＰＵ７０２からＶＤＰ７０１へ画面の更新が指示され、次画面の画素列がＶＤＰ７０１からコンバータ７０５へ供給されるようになる。
【００８６】
ここで、上述したコンバータ７０５における変換手段の構成例を図７に基づいて説明する。Ｒ０を一方の入力とする第１アンドゲートと、Ｇ０を一方の入力とする第２アンドゲートと、Ｂ０を一方の入力とする第３アンドゲートの各出力をオアゲートの３入力とし、オアゲートの出力がシリアル−パラレル変換回路へ供給される。上記第１アンドゲートの他方の入力には、第１ＤフリップフロップＤＦＦ１のＱ出力と第２ＤフリップフロップＤＦＦ２のＱ出力を反転２入力とするナンドゲートの出力信号がφＲとして供給され、上記第２アンドゲートの他方の入力には、第１ＤフリップフロップＤＦＦ１のＱ出力がφＧとして供給され、上記第３アンドゲートの他方の入力には、第２ＤフリップフロップＤＦＦ２のＱ出力がφＢとして供給される。なお、第１ＤフリップフロップＤＦＦ１のＤ入力にはナンドゲートの出力が、第２ＤフリップフロップＤＦＦ２のＤ入力には第１ＤフリップフロップＤＦＦ１のＱ出力が、各々入力され、これら第１、第２ＤフリップフロップＤＦＦ１，ＤＦＦ２のクロック入力ＣＫには、垂直同期信号ＶＳＹＮＣが入力される。
【００８７】
上記構成の変換手段における信号波形の一例を、図８（ａ）に示す。例えば、第２ＤフリップフロップＤＦＦ２のＱ出力がＯＮの時、φＢがハイレベルであることから、第３アンドゲートからＢ０が順次出力され、シリアル−パラレル変換回路で８ビットパラレル信号（Ｄ０〜Ｄ７）に変換されてＦＳ−ＬＣＤ６００へ出力されている状態で、垂直同期信号ＶＳＹＮＣが負論理でＯＮになった時、このパルス立ち上がりをトリガとして、Ｄ入力がハイレベルであった第１ＤフリップフロップＤＦＦ１のＱ出力がＯＮとなり、φＲがハイレベルになることに伴って、第１アンドゲートからＲ０が順次出力され、シリアル−パラレル変換回路で８ビットパラレル信号（Ｄ０〜Ｄ７）に変換されてＦＳ−ＬＣＤ６００へ出力される。
【００８８】
次の垂直同期信号ＶＳＹＮＣが負論理でＯＮになった時、このパルス立ち上がりをトリガとして、Ｄ入力がハイレベルであった第２ＤフリップフロップＤＦＦ２のＱ出力がＯＮとなり、φＧがハイレベルになることに伴って、第１アンドゲートからＧ０が順次出力され、シリアル−パラレル変換回路で８ビットパラレル信号（Ｄ０〜Ｄ７）に変換されてＦＳ−ＬＣＤ６００へ出力される。
【００８９】
次の垂直同期信号ＶＳＹＮＣが負論理でＯＮになった時、このパルス立ち上がりをトリガとして、Ｄ入力がローレベルであった第２ＤフリップフロップＤＦＦ２のＱ出力がＯＦＦとなり、第１ＤフリップフロップＤＦＦ１のＱ出力と第２ＤフリップフロップＤＦＦ２のＱ出力が共にオフであることから、ナンドゲートの出力がＯＮとなり、φＢがハイレベルとなることに伴って、第３アンドゲートからＢ０が順次出力され、シリアル−パラレル変換回路で８ビットパラレル信号（Ｄ０〜Ｄ７）に変換されてＦＳ−ＬＣＤ６００へ出力され。
【００９０】
すなわち、上記構成の変換手段においては、大容量バッファや複雑な制御機能を設けることなく、１画面の描画周期である垂直同期信号ＶＳＹＮＣに同期して、ＦＳ−ＬＣＤ６００へ出力するパラレル信号を、Ｒ０→Ｇ０→Ｂ０→Ｒ０…と順次変えてゆくことができるのである。なお、上述したように、垂直同期信号ＶＳＹＮＣは通常のリフレッシュレートに準じたものではない。本実施形態の如く、ＲＧＢの３種類の要素像を表示する場合は、本来のリフレッシュレート内で３画像を描出しなければならないので、ＶＤＰ７０１からコンバータ７０５へ供給される垂直同期信号ＶＳＹＮＣの周波数は３倍（周期は１／３）となるように、ＶＤＰ７０１を高速動作させる。
【００９１】
また、コンバータ７０５は、ＦＳ−ＬＣＤ６００における要素像の表示に併せて、バックライトの点灯・消灯制御も行う必要がある。コンバータ７０５からバックライトの制御タイミングは、図８（ｂ）の波形図に示すように、垂直同期信号ＶＳＹＮＣが負論理でＯＮとなる直前（例えば、一画面分のデータ転送完了を示すラッチパルスを出力するタイミング）でバックライトを消し、それから液晶の応答時間を見込んだ所定時間（例えば、１〜２ｍｓ）経過後に次のバックライトを点灯させるのである。
【００９２】
例えば、図６（ｂ）に示すように、ＦＳ−ＬＣＤ６００で緑画面が表示されている時、コンバータ７０５はＧＬをＯＮにして緑色バックライトＧを点灯させている。この間、ＶＤＰ７０１からコンバータ７０５へは同じ画面の画素データが供給されており、その中のＢデータのみをＦＳ−ＬＣＤ６００へ供給している。そして、ＶＤＰ７０１からコンバータ７０５へＢ画面のデータ転送が終わってＬＰがＯＮになる時（例えば、パルスの立ち下がり時）には、コンバータ７０５からＦＳ−ＬＣＤ６００へ１画面分のＢデータ送信が完了し、ＦＳ−ＬＣＤ６００でＢ画面の表示が行われるので、コンバータ７０５はＧＬをＯＦＦにして緑色バックライトＧを消灯する。なお、同じ画面のＲデータ，Ｇデータ，ＢデータをＦＳ−ＬＣＤ６００へ送信完了することに伴って、コンバータ７０５は、ＣＰＵ７０２へＢ−ＥＮＤ信号を送信し、次画面のデータ転送を要求する。
【００９３】
そして、ＦＳ−ＬＣＤ６００がＢ画面の表示を開始して所定の待機時間が経過したところで、コンバータ７０５はＢＬをＯＮにして青色バックライトＢを点灯させる。この間、ＶＤＰ７０１からコンバータ７０５へは次の画面の画素データが供給されており、コンバータ７０５は、その中のＲデータのみをＦＳ−ＬＣＤ６００へ供給している。そして、ＶＤＰ７０１からコンバータ７０５へＲ画面のデータ転送が終わってＬＰがＯＮになる時には、ＢＬをＯＦＦにして青色バックライトＢを消灯する。この様に、コンバータ７０５は、ＦＳ−ＬＣＤ６００へ送信完了した画面色のバックライトの点灯制御を行いつつ、次に表示する画面色のデータをＦＳ−ＬＣＤ６００へ送信するのである。なお、コンバータ７０５が行うバックライト制御の点灯タイミングや消灯タイミングは特に限定されるものではなく、例えば、ラッチパルス信号ＬＰに代えて垂直同期信号ＶＳＹＮＣを用いてバックライトの消灯制御を行うようにしても良い。
【００９４】
なお、上述した実施形態の液晶表示制御部は、ＲＧＢの３つの要素像を時系列に表示して、これらの合成像としてカラーの１画面を表示するものを示したが、これに限定されるものではない。例えば、ＲとＧの２つの要素像、もしくはＲとＢの２つの要素像、もしくはＧとＢの２つの要素像から１画面を表示するものでも良いし、ＲＧＢにＷ（白）を加えた４つの要素像から１画面を表示するものでも良い。また、バックライトもＬＥＤに限らず、冷陰極管を用いても良い。
【００９５】
〈液晶表示装置の制御装置の第２実施形態〉
上述した液晶表示制御部は、ＲＧＢ３色のカラー表示を行うものを示したが、次に、単色での階調表示を行う液晶表示制御部について詳述する。
【００９６】
第２実施形態に係る液晶表示制御部は、図９に示すように、ＶＤＰ８０１、ＣＰＵ８０２、ＣＧＲＯＭ８０３、ＶＲＡＭ８０４、コンバータ８０５から成る。これらの基本的機能は、上述した第１実施形態の液晶表示制御部と同じであるが、ＶＲＡＭ８０４に展開・保存された画像データとして、１画素が赤単色の要素像データＲ０，Ｒ１，Ｒ２から成り、コンバータ８０５は赤色バックライトＲの点灯・消灯を制御する点で異なる。
【００９７】
また、図１０（ａ）に示すように、コンバータ８０５内の変換手段の構成も、上述したコンバータ７０５の変換手段と同様で、垂直同期信号ＶＳＹＮＣに同期して、Ｒ０とφＲ０が共に供給されて第１アンドゲートが開く状態、Ｒ１とφＲ１が共に供給されて第２アンドゲートが開く状態、Ｒ２とφＲ２が共に供給されて第３アンドゲートが開く状態へ遷移して行く。
【００９８】
しかして、コンバータ８０５には、予め赤色バックライトＲの点灯時間が記憶させてあり、この点灯時間に基づいて、ＲＬのＯＮ／ＯＦＦを制御する。例えば、コンバータ８０５からＦＳ−ＬＣＤ６００へ送信されたＲ０データに基づく第１画面表示が表示されている時（１回目点灯）の点灯時間を“１”とし、コンバータ８０５からＦＳ−ＬＣＤ６００へ送信されたＲ１データに基づく第２画面表示が表示されている時（２回目点灯）の点灯時間を“１／２”とし、コンバータ８０５からＦＳ−ＬＣＤ６００へ送信されたＲ２データに基づく第３画面表示が表示されている時（３回目点灯）の点灯時間を“１／４”とすることで、３回の点灯時間の総和に応じた８階調を実現できる（図１０（ｂ）の階調テーブルおよび図１１の波形図を参照）。
【００９９】
すなわち、１画素分の各要素データがＲ０＝０，Ｒ１＝０，Ｒ２＝０であれば、トータルの点灯時間は０（消灯）の階調レベル１となり、１画素分の各要素データがＲ０＝０，Ｒ１＝０，Ｒ２＝１であれば、トータルの点灯時間は１／４の階調レベル１となり、１画素分の各要素データがＲ０＝０，Ｒ１＝１，Ｒ２＝０であれば、トータルの点灯時間は２／４＝１／２の階調レベル２となり、１画素分の各要素データがＲ０＝０，Ｒ１＝１，Ｒ２＝１であれば、トータルの点灯時間は３／４の階調レベル３となり、１画素分の各要素データがＲ０＝１，Ｒ１＝０，Ｒ２＝０であれば、トータルの点灯時間は４／４＝１の階調レベル４となり、１画素分の各要素データがＲ０＝１，Ｒ１＝０，Ｒ２＝１であれば、トータルの点灯時間は５／４の階調レベル５となり、１画素分の各要素データがＲ０＝１，Ｒ１＝１，Ｒ２＝０であれば、トータルの点灯時間は６／４の階調レベル６となり、１画素分の各要素データがＲ０＝１，Ｒ１＝１，Ｒ２＝１であれば、トータルの点灯時間は７／４の階調レベル７となる。
【０１００】
このように、１回目の点灯である画面１の要素像Ｒ０には赤色バックライトの点灯時間を“１”にし、２回目の点灯である画面２の要素像Ｒ１には赤色バックライトの点灯時間を“１／２”にし、３回目の点灯である画面３の要素像Ｒ２には赤色バックライトの点灯時間を“１／４”にするという階調制御用メモリをコンバータ８０５に持たせておくことで、バックライトの点灯時間の長短による単色の階調表現が可能となる。なお、本実施形態においては、要素像データＲ０，Ｒ１，Ｒ２が表示の順番（１回目〜３回目の何れか）を示すものであることから、要素像データを階調データとして扱い、この階調データに対応する点灯時間をコンバータ８０５が判断するものとした。また、階調表示には緑色バックライトＧや青色バックライトＢを用いても良いし、ＲＧＢ３色を同時に点灯させた白色による階調表示でも良い。また、表示する要素像の数（バックライトを点灯させる回数）もＲ０〜Ｒ２の３種類に限らず、２種類でも良いし、４種類以上として、一層細かい階調表示が行えるようにしても良い。また、点灯回数毎に点灯時間を異ならせる重み付けを行わず、全て同一の点灯時間として、３回表示で４階調を実現するような制御としても良い。
【０１０１】
〈液晶表示装置の制御装置の第３実施形態〉
上述した第１実施形態の液晶表示制御部はＲＧＢ３色のカラー表示を行うもので、第２実施形態の液晶表示制御部は単色の階調表示を行うものとしたが、これら２つの表示機能を併せ持つ液晶表示制御部とすれば、その応用範囲は一層広がる。以下、両機能を備えた第３実施形態に係る液晶表示制御部について詳述する。
【０１０２】
第３実施形態に係る液晶表示制御部は、ＶＤＰ９０１、ＣＰＵ９０２、ＣＧＲＯＭ９０３、ＶＲＡＭ９０４、コンバータ９０５から成る。これらは、上述した第１実施形態の液晶表示制御部および第２実施形態の液晶表示制御部の機能を併せ持つ。すなわち、ＶＲＡＭ９０４には、カラー表示用の要素像データＲ０，Ｇ０，Ｂ０が１画素毎に展開された画像データを保持する機能と、階調表示用の要素像データＲ０，Ｒ１，Ｒ２が１画素毎に展開された画像データを保持する機能を持たせ、ＣＰＵ９０２から指示によって、ＶＤＰ９０１やコンバータ９０５の動作モードを任意に切り替えるのである。
【０１０３】
例えば、ＣＰＵ９０２のＰ０ポートからコンバータ９０５のＭＯＤＥ入力への信号出力によって、コンバータ９０５はカラー出力のノーマルモードもしくは単色出力の階調モードに切り替えられ、各モードに応じたバックライトの点灯・消灯制御を行い、カラー表示と単色階調表示が実現される。なお、コンバータ９０５における選択手段の機能は、ノーマルモードでも階調モードでも同じである。また、単階調モードにおいては、ＣＰＵ９０２がＰ１〜Ｐ３ポートからコンバータ９０５のＣＣ入力への信号出力により、コンバータ９０５が表示用バックライトを切り替えることで、Ｒの単階調とＧの単階調とＢの単階調の何れかに変更できる。
【０１０４】
なお、上述した第２実施形態においては、バックライトの点灯時間を階調制御用メモリに固定記憶させるものとしたが、例えば、表示回数毎の点灯時間に重み付けを行った階調データを書き換え可能とし、ＣＰＵ９０２から新たな階調データに対応する点灯制御情報を受けることで、階調制御用メモリの内容を書き換えることで、一層自由度の高い階調表現が行えるようにしても良い。
【０１０５】
〈液晶表示装置の制御装置の第４実施形態〉
上述した第２実施形態および第３実施形態では、単色での階調表現を行うものとしたが、本実施形態の液晶表示制御部は、混色によるカラー表示および階調表示を実現可能としたものである。なお、第４実施形態に係る液晶表示制御部の構成は、第２実施形態もしくは第３実施形態の構成で代用でき、コンバータの階調制御用メモリの階調テーブルを変更することで対応できる。以下、本実施形態の液晶表示制御部により行うバックライト制御（点灯させるバックライトの選択制御と、その点灯時間の制御）を図１３に基づいて説明する。
【０１０６】
図１３（ａ）は、Ａ，Ｂ，Ｃ，Ｄの４セグメントからなる液晶表示器の表示面を示し、この液晶表示器をフィールドシーケンシャル駆動することで、３回の表示により１画面が表示されるものとする。また、１回目と２回目の表示におけるバックライトの点灯時間を“１”、３回目の表示におけるバックライトの点灯時間を“１／２”とする。なお、本図においては、バックライトが透過する状態を「液晶ＯＮ」とし、バックライトが透過不能な状態を「液晶ＯＦＦ」としてある。
【０１０７】
先ず、図１３（ｂ）に示す例では、１回目の表示でセグメントＤのみがＯＮとなって、赤色バックライトを点灯時間“１”だけ点灯し、２回目の表示でセグメントＡ，ＢがＯＮとなって、青色バックライトを点灯時間“１”だけ点灯し、３回目の表示でセグメントＡ，ＣがＯＮとなって、青色バックライトを点灯時間“１／２”だけ点灯する。これにより、セグメントＡは青の点灯時間が“３／２”、セグメントＢは青の点灯時間が“１”、セグメントＣは青の点灯時間が“１／２”、セグメントＤは赤の点灯時間が“１”となり、赤と青のカラー表示に加えて、青の階調表示が実現できる。
【０１０８】
次に、図１３（ｃ）に示す例では、１回目の表示でセグメントＤのみがＯＮとなって、青色バックライトを点灯時間“１”だけ点灯し、２回目の表示でセグメントＢ、ＣがＯＮとなって、赤色バックライトと緑色バックライトを同時に点灯時間“１”だけ点灯し、３回目の表示でセグメントＡ，ＢがＯＮとなって、赤色バックライトと緑色バックライトを同時に点灯時間“１／２”だけ点灯する。これにより、セグメントＡは赤と緑の混色である黄の点灯時間が“１／２”、セグメントＢは赤と緑の混色である黄の点灯時間が“３／２”、セグメントＣは赤と緑の混色である黄の点灯時間が“１”、セグメントＤは青の点灯時間が“１”となり、赤と緑の混色による黄と青のカラー表示に加えて、混色である黄の階調表示が実現できる。
【０１０９】
最後に、図１３（ｄ）に示す例では、１回目の表示でセグメントＤのみがＯＮとなって、赤色バックライトと青色バックライトを同時に点灯時間“１”だけ点灯し、２回目の表示でセグメントＡ，ＣがＯＮとなって、緑色バックライトを点灯時間“１”だけ点灯し、３回目の表示でセグメントＢ，ＣがＯＮとなって、緑色バックライトを点灯時間“１／２”だけ点灯する。これにより、セグメントＡは緑の点灯時間が“１”、セグメントＢは緑の点灯時間が“１／２”、セグメントＣは緑の点灯時間が“３／２”、セグメントＤは青と薄い緑の混色であるマゼンダの点灯時間が“１”となり、点灯時間の差から擬似的に明度の異なる点灯色を混合させることで、単純なＲＧＢの混色では表示できないマゼンダをを表示させることができる。
【０１１０】
上述したように、本実施形態によれば、バックライトのＲＧＢの１つもしくは複数を選択して点灯させる制御と、その点灯時間を異ならせることで、２色のカラー表示と階調表示を同時に実現したり、混色による多様な色調表示を実現したりできるので、多様な演出効果を期待できる。なお、本実施形態の液晶表示制御部でも、上述した第３実施形態のように、その機能を選択して切り替えられるように構成しても良い。
【図面の簡単な説明】
【０１１１】
【図１】本発明に係る遊技台の一実施形態であるスロットマシンの外観を示す斜視図である。
【図２】スロットマシンの制御ブロック図である。
【図３】主制御部が行うメイン処理と副制御部が行うメイン処理を示すフローチャートである。
【図４】第１実施形態に係る液晶表示制御部の概要説明図である。
【図５】第１実施形態に係る液晶表示制御部の概略構成図である。
【図６】図５の液晶表示制御部における波形図である。
【図７】第１実施形態に係る液晶表示制御部のコンバータにおける選択手段の回路構成図である。
【図８】図７に示す選択手段における波形図である。
【図９】第２実施形態に係る液晶表示制御部の概略構成図である。
【図１０】（ａ）は、第２実施形態に係る液晶表示制御部のコンバータにおける選択手段の回路構成図である。（ｂ）は、第２実施形態に係る液晶表示制御部のバックライト制御手段が参照する階調テーブルである。
【図１１】図９のコンバータにおける波形図である。
【図１２】第３実施形態に係る液晶表示制御部の概略構成図である。
【図１３】第４実施形態に係る液晶表示制御部による表示動作の説明図である。
【図１４】従来の液晶表示装置の概略説明図である。
【図１５】従来のフィールドシーケンシャル駆動方式の液晶表示装置の概略説明図である。
【図１６】ＲＧＢの３ピクセルから一画素が構成される従来の液晶表示装置の駆動方式をフィールドシーケンシャル駆動方式へ転用する手法の説明図である。
【符号の説明】
【０１１２】
１００  スロットマシン
６００  液晶表示装置（ＦＳ−ＬＣＤ）
７０１  ＶＤＰ
７０２  ＣＰＵ
７０３  ＣＧＲＯＭ
７０４  ＶＲＡＭ
７０５  コンバータ
【図１】
2005114893.tif 000003
【図２】
2005114893.tif 000004
【図３】
2005114893.tif 000005
【図４】
2005114893.tif 000006
【図５】
2005114893.tif 000007
【図６】
2005114893.tif 000008
【図７】
2005114893.tif 000009
【図８】
2005114893.tif 000010
【図９】
2005114893.tif 000011
【図１０】
2005114893.tif 000012
【図１１】
2005114893.tif 000013
【図１２】
2005114893.tif 000014
【図１３】
2005114893.tif 000015
【図１４】
2005114893.tif 000016
【図１５】
2005114893.tif 000017
【図１６】
2005114893.tif 000018