(57)【要約】【課題】配線抵抗や素子のばらつきに起因した駆動電流のばらつきを抑えることが可能な発光素子駆動装置を提供する。【解決手段】共通制御電位設定回路２００は、複数のドライバ１００に対して共通に基準共通電位と基準バイアス電位とを生成する。基準共通電位と基準バイアス電位とはバス１５０の所定のチャネルを介して各ドライバ１００の電流生成回路７００に入力する。電流生成回路７００は入力された基準共通電位と基準バイアス電位との差電圧に基づいてバイアス電流を生成する。この際、電流生成回路７００は基準共通電位と基準バイアス電位とを高インピーダンスで受ける。また、ドライバ１００は電流生成回路７００で生成されたバイアス電流を予め対応する発光素子ＬＤに印加しておくことで、発光素子ＬＤの高速駆動を可能にする。【選択図】          図４
2005063998.tif 000002
【特許請求の範囲】
【請求項１】
制御電流に基づいて複数の発光素子を駆動する駆動回路を有する発光素子駆動装置において、
前記制御電流の電流値に基づいた電位差を有する２つの電圧を生成する電圧生成回路と、
所定の配線を介して入力した前記２つの電圧の電位差に基づいて前記制御電流を生成する制御電流生成回路とを有し、
前記電位差が前記制御電流生成回路から前記駆動回路までの配線抵抗と前記駆動回路に流れ込む電流との積よりも大きい値となることを特徴とする発光素子駆動装置。
【請求項２】
前記制御電流生成回路は前記駆動回路内に組み込まれていることを特徴とする請求項１記載の発光素子駆動装置。
【請求項３】
前記制御電流生成回路は非線形素子を含んで構成されていることを特徴とする請求項１記載の発光素子駆動装置。
【請求項４】
前記非線形素子はＭＯＳトランジスタであり、
前記２つの電圧のうち一方の電圧が前記ＭＯＳトランジスタのソース電極に印加され、他方の電圧が前記ＭＯＳトランジスタのゲートに印加されることを特徴とする請求項３記載の発光素子駆動装置。
【請求項５】
前記制御電流生成回路は、複数の抵抗素子と、該複数の抵抗素子のうち何れかに切り替えるスイッチとを含んで構成され、
前記複数の抵抗素子は、各々異なる抵抗値を有することを特徴とする請求項１記載の発光素子駆動装置。
【請求項６】
前記制御電流生成回路は、前記複数の抵抗素子を切り替えることで切り替えられる制御可能範囲の一部が重複していることを特徴とする請求項５記載の発光素子駆動装置。
【請求項７】
前記電圧生成回路は、２つの異なる制御電流に関してそれぞれ生成する２つの電圧のうち何れか一方を共通の電圧で生成することを特徴とする請求項１記載の発光素子駆動装置。
【請求項８】
制御電流に基づいて複数の発光素子を駆動する駆動回路を有する発光素子駆動装置を備えた画像形成装置において、
前記発光素子駆動装置は、前記制御電流の電流値に基づいた電位差を有する２つの電圧を生成する電圧生成回路と、所定の配線を介して入力した前記２つの電圧の電位差に基づいて前記制御電流を生成する制御電流生成回路とを有し、前記電位差が前記制御電流生成回路から前記駆動回路までの配線抵抗と前記駆動回路に流れ込む電流との積よりも大きい値となることを特徴とする画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、発光素子駆動装置及び画像形成装置に関し、特にレーザゼログラフィにその光源として用いられるレーザ素子の駆動に用いて好適な発光素子駆動装置及びそれを備えた画像形成装置に関する。
【０００２】
【従来の技術】
レーザ素子を光源とするレーザゼログラフィーの分野では、より高解像度化、より高速化の要求が強くなってきている。入力画像データに応じてレーザ素子の駆動をオン／オフ制御する速度（以下、変調速度という）には限度がある。レーザ項のビーム数を１本とした場合には、主走査方向の解像度のみならず、副走査方向の解像度をも上げようとすると、変調速度が犠牲にならざるを得ない。したがって、変調速度を上げずに副走査方向の解像度を上げるためには、レーザ光のビーム数を増やすしかない。レーザ光のビーム数を例えば４本にした場合は、変調速度が１本の場合と同じと仮定すると、主走査・副走査方向の解像度を２倍に向上できる。
【０００３】
レーザゼログラフィーにその光源として用いられる半導体レーザは、レーザ光が活性層と平行な方向に取り出される構造の端面発光型レーザ素子（以下、端面発光レーザと記す）と、レーザ光が活性層に垂直な方向に取り出される構造の面発光型レーザ素子（以下、面発光レーザと記す）とに大別される。従来、レーザゼログラフィーでは、レーザ光源として一般的に端面発光レーザが用いられていた。
【０００４】
しかしながら、レーザ光のビーム数を増やすという観点からすると、端面発光レーザは技術的に難しいとされており、構造上、端面発光レーザよりも面発光レーザの方がレーザ光のビーム数を増やすのに有利である。このような理由から、近年、レーザゼログラフィーの分野において、より高解像度化、より高速化の要求に答えるために、レーザ光源として、多数のレーザ光ビームを出射可能な面発光レーザを用いた装置の開発が進められている。
【０００５】
ところで、レーザゼログラフィーにおける発光素子の駆動回路として、従来では発光素子を電流駆動する構成が提案されている。例えば特許文献１には、複数（例えば２つ）の発光素子を駆動する駆動回路において、個々の発光素子を駆動する駆動電流を共通のバイアス電流を用いて生成する構成が開示されている。
【０００６】
【特許文献１】
特開平９−２７２２２３号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、複数の発光素子を駆動する構成では、チップ内部の配線抵抗や素子のばらつきによって、個々の駆動回路で基準となるべき電源電圧が異なり、生成する駆動電流がばらついてしまうという問題が発生する。このような問題は、特に面発光レーザ等の比較的多くの発光素子を駆動する駆動回路において顕著となり、これを用いた画像形成装置で出力した画像の品質を低下させる原因となっていた。
【０００８】
そこで本発明は、配線抵抗や素子のばらつきに起因した駆動電流のばらつきを抑えることが可能な発光素子駆動装置及びそれを備えた画像形成装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
かかる目的を達成するために、本発明は、請求項１記載のように、制御電流に基づいて複数の発光素子を駆動する駆動回路を有する発光素子駆動装置において、前記制御電流の電流値に基づいた電位差を有する２つの電圧を生成する電圧生成回路と、所定の配線を介して入力した前記２つの電圧の電位差に基づいて前記制御電流を生成する制御電流生成回路とを有し、前記電位差が前記制御電流生成回路から前記駆動回路までの配線抵抗と前記駆動回路に流れ込む電流との積よりも大きい値となるように構成される。制御電流をこの電流値に基づいた電位差を有する２つの電圧に変換して伝達し、且つこの電位差を制御電流生成回路から駆動回路までの配線抵抗と駆動回路に流れ込む電流との積よりも大きい値とすることで、配線抵抗等による直流的な減衰を抑制することが可能となる。従って、例えば制御電流生成回路を駆動回路の直近又は駆動回路内に設けることで、複数の駆動回路に同等の制御電流を与えることが可能となり、駆動回路で生成する駆動電流のばらつきを抑えることが可能となる。
【００１０】
また、請求項１記載の前記制御電流生成回路は、請求項２記載のように、前記駆動回路内に組み込まれていることが好ましい。制御電流生成回路を駆動回路内に設けることで、これらを接続する配線の抵抗値を考慮する必要がなくなり、確実に複数の駆動回路で同等の制御電流を生成することが可能となる。
【００１１】
また、請求項１記載の前記制御電流生成回路は、請求項３記載のように、非線形素子を含んで構成されていることが好ましい。非線形素子を用いて制御電流生成回路を構成することで、電流に対するダイナミックレンジを比較的大きく取ることができる。
【００１２】
また、請求項３記載の前記発光素子駆動装置は、例えば請求項４記載のように、前記非線形素子をＭＯＳトランジスタで構成し、前記２つの電圧のうち一方の電圧を前記ＭＯＳトランジスタのソース電極に印加し、他方の電圧が前記ＭＯＳトランジスタのゲートに印加するように構成することができる。非線形素子としては、一般的なＭＯＳトランジスタを用いることができる。この際、ゲート電極とソース電極との間に２つの電圧をそれぞれ印加する。
【００１３】
また、請求項１記載の前記発光素子駆動装置は、請求項５記載のように、前記制御電流生成回路を、複数の抵抗素子と、該複数の抵抗素子のうち何れかに切り替えるスイッチとを含んで構成し、前記複数の抵抗素子を、各々異なる抵抗値を有するように構成することが好ましい。発光素子ＬＤの制御に絶対精度を要求する場合、抵抗素子を用いた構成とすることが望ましい。但し、抵抗素子で構成した場合、電流に対するダイナミックレンジが犠牲になるため、抵抗値を切り替えられる構成とすることで、結果的に広いダイナミックレンジを実現するように構成することができる。
【００１４】
また、請求項５記載の前記制御電流生成回路は、請求項６記載のように、前記複数の抵抗素子を切り替えることで切り替えられる制御可能範囲の一部が重複していることが好ましい。制御可能範囲の一部を重複して設定することで、過度な切替えを抑制することが可能となる。
【００１５】
また、請求項１記載の前記電圧生成回路は、請求項７記載のように、２つの異なる制御電流に関してそれぞれ生成する２つの電圧のうち何れか一方を共通の電圧で生成することが好ましい。複数の制御電流に関して共通の電位を生成することで、これを伝達する配線数を削減することが可能となり、チップ規模の大型化を抑制できる。
【００１６】
また、本発明は、請求項８記載のように、制御電流に基づいて複数の発光素子を駆動する駆動回路を有する発光素子駆動装置を備えた画像形成装置において、前記発光素子駆動装置が、前記制御電流の電流値に基づいた電位差を有する２つの電圧を生成する電圧生成回路と、所定の配線を介して入力した前記２つの電圧の電位差に基づいて前記制御電流を生成する制御電流生成回路とを有し、前記電位差が前記制御電流生成回路から前記駆動回路までの配線抵抗と前記駆動回路に流れ込む電流との積よりも大きい値となるように構成される。制御電流をこの電流値に基づいた電位差を有する２つの電圧に変換して伝達し、且つこの電位差を制御電流生成回路から駆動回路までの配線抵抗と駆動回路に流れ込む電流との積よりも大きい値とすることで、配線抵抗等による直流的な減衰を抑制することが可能となる。従って、例えば制御電流生成回路を駆動回路の直近又は駆動回路内に設けることで、複数の駆動回路に同等の制御電流を与えることが可能となり、駆動回路で生成する駆動電流のばらつきを抑えることが可能となる。結果として、良好な画像を形成することが可能な画像形成装置を実現できる。
【００１７】
【発明の実施の形態】
以下、添付図面を参照して、本発明の実施の形態を説明する。図１は、本実施形態に係る発光素子駆動装置の全体構成を示す図である。図１において、発光素子駆動装置１０は複数個の発光素子を駆動する。図１の構成では、発光素子駆動装置１０は３２個の発光素子ＬＤ１〜ＬＤ３２を駆動する。換言すれば、発光素子駆動装置１０は３２チャネル構成である。各発光素子ＬＤ１〜ＬＤ３２は面発光ダイオード（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ  Ｃａｖｉｔｙ  Ｓｕｒｆａｃｅ  Ｅｍｉｔｔｉｎｇ  Ｌａｓｅｒ）で形成され、マトリクス状に配置されている。発光素子駆動装置１０は例えばＩＣチップで形成され、内部に以下に説明する回路を備える。
【００１８】
発光素子駆動装置１０は各チャネル毎に、つまり発光素子ＬＤ１〜ＬＤ３２毎にドライバ１００１〜１００３２を有する。また、発光素子駆動装置１０は各チャネルに共通の制御部として、共通制御電位設定回路２００、電流アンプ３００、光量モニタ４００、強制点灯回路５００、ＡＰＣ（Ａｕｔｏｍａｔｉｃ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）回路６００を有する。
【００１９】
ドライバ１００１〜１００３２は、上記各チャネルに共通の制御部からの信号を、バス１５０を介して受け取り、それぞれ発光素子ＬＤ１〜ＬＤ３２を駆動制御するための制御を行う。具体的には、ドライバ１００１〜１００３２は各発光素子ＬＤ１〜ＬＤ３２を光量制御を行うＡＰＣ制御と、ＡＰＣ制御後の変調制御とを行う。後述するように、ＡＰＣ制御では、ドライバ１００１〜１００３２は発光素子ＬＤ１〜ＬＤ３２に印加する電圧と電流との両方を制御する。電圧駆動時、ドライバ１００１〜１００３２は各端子ＣＯＵＴを介して、発光素子ＬＤ１〜ＬＤ３２のカソードにそれぞれ接続されているコンデンサＣｄ１〜Ｃｄ３２を制御する。電流駆動時、ドライバ１００１〜１００３２は各端子ＬＤＯＵＴを介して、各発光素子ＬＤ１〜ＬＤ３２に流れる電流量を制御する。
【００２０】
ドライバ１００１〜１００３２は複数個ずつが、端子ＬＤＣＯＭを介して共通に接続されるとともに、負荷１０５に接続されている。図１の構成では、ドライバ１００１〜１００４のＬＤＣＯＭ端子は共通に接続され、一端がグランドに接続された負荷１０５の他端に接続されている。各ドライバ１００１〜１００３２は対応する発光素子を駆動していないときには、駆動電流に対応する電流（相補出力）を出力する。この電流を負荷１０５に流すことにより、発光素子の点灯の数等に依存することなく常に一定の電流が発光素子駆動装置１０に流されるようにして、動作の安定化を図っている。
【００２１】
光量制御装置１０は、各発光素子ＬＤ１〜ＬＤ３２のレーザ光量をＡＰＣ制御で適切な値に設定した後、変調制御を行う。ＡＰＣ制御の概略は次の通りである。まず、発光素子ＬＤ１のレーザ光量を調整する。ドライバ１００１は発光素子ＬＤ１を駆動する。各発光素子ＬＤ１〜ＬＤ３２に共通に設けられた受光器ＰＤ（例えばフォトダイオードであって、前述の受光器１１に相当する）には、発光素子ＬＤ１のレーザ光量に応じた電流が流れる。電流アンプ３００は受光器ＰＤに流れる電流に対し、スイッチＳＷＳａをオンし、電流源４５０からの加算電流を加算した電流を低インピーダンスで受けて増幅する。この場合、スイッチＳＷＳｂがオンすることで電流源４６０から供給される基準電流で加算電流を相殺し、残った電流を基準電圧Ｖｒｅｆ２に接続された抵抗に供給して電流アンプ３００が出力する電流を電圧に変換し、この電圧（検出電圧という）を、スイッチＳＷ１９を介してＡＰＣ回路６００に出力する。ＡＰＣ回路６００はオペアンプ６１と、１つのスイッチ（ＳＷｆｂ１〜ＳＷｆｂ３２の何れか１つ）とコンデンサ（Ｃｆｂ１〜Ｃｆｂ３２の何れか１つ）との直列回路とを複数個備える。各直列回路はオペアンプ６１の出力端子と反転入力端子との間に接続されている。各直列回路はサンプルホールド回路を構成する。１つのサンプルホールド回路が１つの発光素子に対応する。例えば、スイッチＳＷｆｂ１とコンデンサＣｆｂ１とのサンプルホールド回路は、発光素子ＬＤ１に対応する。同様に、スイッチＳＷｆｂ３２とコンデンサＣｆｂ３２とのサンプルホールド回路は、発光素子ＬＤ３２に対応する。
【００２２】
オペアンプ６１は、発光素子ＬＤ１を駆動したときの差電圧を増幅しバス１５０の対応する信号線に出力する。ドライバ１００１はこの差電圧がゼロになるように発光素子ＬＤ１に与える駆動電流を変化させる。これにより、発光素子ＬＤ１のレーザ光量が変化し、受光器ＰＤに流れる電流量が変化する。受光器ＰＤに流れる電流に応じた検出電圧が電流アンプ３００からＡＰＣ回路６００に出力される。このようなフィードバック制御により、電流アンプ３００の入力出力に加えられた加算電流は相殺される結果消え、ＡＰＣ基準電圧Ｖｒｅｆで発生した基準電流に対応するレーザ光量となるように発光素子ＬＤ１の駆動状態を設定する。なお、この駆動状態の設定とは、発光素子ＬＤ１に与える駆動電流と駆動電流の両方をＡＰＣ基準電圧Ｖｒｅｆに対応する値に調整することを意味している。
【００２３】
このようにして発光素子ＬＤ１を制御している間、ＡＰＣ回路６００の３２個のサンプルホールド回路のうち、スイッチＳＷｆｂ１のみがオンとなっており、発光素子ＬＤ１のレーザ光量がＡＰＣ基準電圧Ｖｒｅｆに相当する値に収束する際の電圧がコンデンサＣｆｂ１に蓄積される。以下同様に、発光素子ＬＤ２〜ＬＤ３２を順番に１つずつＡＰＣ制御する。
【００２４】
なお、後述するように、ＡＰＣ制御は２回行うことが好ましい。２回目のＡＰＣ制御では、１回目のＡＰＣでオンしていたスイッチＳＷＳａをオフする。電流アンプ３００の出力側に供給されている相殺電流は基準電流＋加算電流がそのままであるため、受光電流は基準電流＋加算電流に対応する電流で制御が行われる。ＡＰＣ回路６００中の３２個のサンプルホールド回路を１回目及び２回目のＡＰＣ制御で共通に用いることができるが、２回目のＡＰＣ制御用に新たに３２個のサンプルホールド回路を設けてもよい。
【００２５】
光量モニタ４００は、電流アンプ３００に流れる電流から各発光素子ＬＤ１〜ＬＤ３２のレーザ光量を示す光量モニタ信号を出力する。
【００２６】
強制点灯回路５００は、ＡＰＣ制御を行う前に必要となる同期信号を生成する回路である。発光素子駆動装置１０が組み込まれるコピー機、プリンタ、ファクシミリなどの画像処理装置では、画像を描画する位置を正確に決定するために、描画開始位置の少し手前に光センサを設け、発光素子が出力する光が光センサを横切るタイミング基づき描画開始位置を決定している。
【００２７】
図３に、本発明の発光素子駆動装置を備える画像形成装置の一態様であるレーザゼログラフィにおけるレーザ走査系の構成例と、各センサ出力とを示す。レーザゼログラフィ装置におけるレーザ光走査系の基本的な構成は、次の通りである。レーザ光源１０ｄから出射されたレーザ光は、レンズ１５、ポリゴンミラー１２及びレンズ１３、１４を介して感光体表面１６に照射される。そして、ポリゴンミラー１２の回転により、上記レーザ光が感光体表面１６を繰り返し走査する。また、レーザ光源１０ｄから出射されたレーザ光の一部は、半透過型ミラー１９を介して受光器１１に入力する。図３において、このときの受光器１１の出力を光量制御センサ出力として示し、描画開始位置の少し手前に設けられた光センサ１７の出力をＳＯＳ（Ｓｔａｒｔ  ｏｆ  Ｓｃａｎ）センサ出力として示す。ＡＰＣのための領域は、走査領域の前後に設けられている。なお、参照番号１８は前述した発光素子駆動装置１０に相当する。
【００２８】
前述したように、発光素子ＬＤ１〜ＬＤ３２の個々のレーザ光量は端面レーザに比べ小さいので、複数個を同時にオンさせて、ＳＯＳセンサ上を走査する。この場合、特に二次元に配列された発光素子のうち、中央部分に位置する複数の発光素子のみをオンすることが好ましい。しかしながら、ＡＰＣ制御では発光素子を１つずつオンさせて条件設定（フィードバックループのゲイン）を行っているため、所定数の発光素子を同時にオンさせてしまっては、ＡＰＣ制御のフィードバックループが発振してしまう可能性がある。従って、この問題点を解決するために、強制点灯回路５００は、変調信号（変調データ）に応じて電流アンプ３００の負荷の大きさを変化させる。つまり、オンすべき発光素子の数に応じた負荷を電流アンプ３００の出力に接続する。図示する構成では、複数の抵抗がスイッチを介して電流アンプの出力に接続されている。オペアンプ６１に着目すれば、強制点灯回路５００は、オンすべき発光素子の数に応じて電流電源変換ゲインを小さくし全体として負帰還のゲインが変わらないようにする。このような構成により、常に１つの発光素子のみをオンさせた状態と等価な状態が得られるため、換言すれば、フィードバックループのゲインは１つの発光素子のみをオンさせた状態の値となる。この結果、フィードバックループが発振してしまうのを防止することができる。
【００２９】
共通制御電位設定回路２００は、各ドライバ１００１〜１００３２内で必要とされる各種の電流を生成するために必要な制御電位を生成する回路である。図１の構成では、共通制御電位設定回路２００は、各ドライバ１００１〜１００３２内で流れるバイアス電流を設定するための共通電位を生成する回路と、オフセット電流を生成するための共通電位を生成する回路とを備えている。バイアス電流とオフセット電流とは典型的な例であって、各ドライバ１００１〜１００３２は駆動と制御に必要なその他の電流を生成するために必要な制御電位を設定することができる。バイアス電流設定用の共通制御電位は、演算増幅器（オペアンプ）２１１、電流源２１２，２１３及び負荷２１４，２１５を含む回路で生成される。オフセット電流設定や他の電流設定用の共通制御電位もそれぞれ同様の回路で生成される。外部からのバイアス電流設定信号に応じて、電流源２１２は支持された電流を負荷２１４に供給する。負荷２１４の端子電圧がオペアンプ２１１のプラス側端子に与えられる。定電圧源２１６に接続された定電流源２１３は、オペアンプ２１１の出力に応じた電流を負荷２１５に流す。負荷２１５の端子電圧がオペアンプ２１１のマイナス側端子に与えられる。オペアンプ２１１は、電流源２１３がバイアス電流設定信号で設定されたバイアス電流と同一の電流を流すように電流源２１３を制御する。このときのオペアンプ２１１の出力信号は、バス１５０の対応するバス線に出力される。他方、定電圧源２１６のプラス側電圧がバス１５０の対応するバス線に出力される。このバス線は、夫々の共通制御電位に共通であって、かつ各ドライバ１００１〜１００３２に共通である。このように、外部から設定されたバイアス電流値が差分電圧の形でバス１５０を介して各ドライバ１００１〜１００３２に供給される。各ドライバ１００１〜１００３２は後述するようにして、受け取った差分電圧からバイアス電流を生成する。この結果、たとえ定電圧源２１６の電源電圧が変動しても、上記電位差は一定となり、電源電圧の変動による影響を回避することができる。なお、オペアンプ２１１の出力電圧と定電圧源２１６の電圧とは、平行二線で伝送することが好ましい。尚、共通制御電位設定回路２００の構成及び動作については、後述において、電流生成回路７００の構成と共に図面を用いて詳細に説明する。
【００３０】
次に、図２を参照してドライバ１００１〜１００３２の内部構成について説明する。各ドライバ１００１〜１００３２は同一構成なので、以下では１〜３２の添え字を省略し、単にドライバ１００として説明する。
【００３１】
ドライバ１００は２つの乗算器２１、２２を有する。乗算器２１は電流源３０を制御するために設けられ、乗算器２２は図１に示すコンデンサＣｄ１〜Ｃｄ３２のうちの対応する１つを制御するために設けられている。以下、便宜上、対応する１つのコンデンサをＣｄとし、図２に破線で示す。コンデンサＣｄはレーザへの駆動電圧が立ち上がる短い時間電圧源として機能する。電流源３０は対応する発光素子ＬＤに流す電流を生成し、電圧源として機能するコンデンサＣｄは対応する発光素子ＬＤに駆動電圧を与える。
【００３２】
ここで、面発光レーザの駆動電流と駆動電圧（端子電圧）との関係（電圧−電流特性）は、面発光レーザの内部抵抗が高いことから実用的な範囲では比例関係（直線関係）となり、また、駆動電流とレーザ光量との関係も実用的な範囲で比例関係（直線関係）となる。このような特性を踏まえて、１回目のＡＰＣ制御において電流源３０の電流量は発光素子ＬＤのレーザ光量が基準光量（第１の光量）となるように決められ、２回目のＡＰＣ制御においてレーザ光量が第２の光量となるように決められる。同様に、１回目のＡＰＣ制御においてコンデンサＣｄが蓄積する駆動電圧は発光素子ＬＤのレーザ光量が基準光量（第１の光量）となるように決められ、２回目のＡＰＣ制御においてレーザ光量が第２の光量となるように決められる。これらの２つの値を用いた内挿又は外挿処理により、レーザ光量を任意の光量に補正することができるようになる。
【００３３】
乗算器２１と２２は４象限アナログ乗算器を用いることができ、その乗算器に接続されるべき電圧源としてコンデンサを用いることができる。各乗算器２１、２２の入力は差動構成となっている。各乗算器２１、２２の＋と−で表記された２つの差動入力をそれぞれＶ１ａ、Ｖ１ｂ及びＶ２ａ、Ｖ２ｂとすると、差動構成の各乗算器２１、２２はＩｏｕｔ＝α（Ｖ１ａ−Ｖ１ｂ）（Ｖ２ａ−Ｖ２ｂ）で記述される電流を出力する。但し、αは定数である。
【００３４】
このようなレーザ駆動装置では、各乗算器２１及び２２の一方の入力端子（乗数端子）には補正信号が入力し、他方の入力端子（被乗数端子）には制御電圧が入力する。通常差動で構成する乗算器の相補出力の＋側出力を利用した場合オフセット電流が存在するが上記各乗算器２１及び２２にオフセットが存在してもその出力に接続されたコンデンサＣ１、Ｃ２によりＡＰＣ時当該オフセットがキャンセルされる。補正信号は、レーザ光の走査位置によりレーザ光量が異なる状況を考量したもので、レーザ光の走査位置に応じた制御電圧を有する。
【００３５】
まず、第１のＡＰＣ制御により、第１の光量（基準値とする）を次のように設定する。スイッチＳＷＳａはオン、ＳＷＳｂはオフ、ＳＷ１はオフ、ＳＷ２はオフ、ＳＷ３はオフ、ＳＷ５−１はオン、ＳＷ５−２はオフ、ＳＷ５−３はオフ、ＳＷ５−４はオン、ＳＷ６−１はオン、ＳＷ６−２はオフ、ＳＷ６−３はオフ、ＳＷ６−４はオン、ＳＷ７はオフ、ＳＷ８はオン、ＳＷ１１はオン、ＳＷ１１−１はオン、ＳＷ１１−２はオフ、ＳＷ１２はオフ、ＳＷ１３はオン、ＳＷ１５−１はオフ、ＳＷ１５−２はオン、ＳＷ１６はオフ、スイッチＳＷＳａをオンに設定する。また、第１の光量を設定する際には、各乗算器２１及び２２の乗数端子に０Ｖの補正信号を与える。この状態では、乗数が０であるため、被乗数端子にどのような制御電圧が入力されても各乗算器２１及び２２はオフセット電圧を出力する。また、図１に示すＡＰＣ回路６００のオペアンプ６１には、第１のＡＰＣ基準電圧Ｖｒｅｆ１が与えられる。オペアンプ６１は、発光素子ＬＤのレーザ光量が第１のＡＰＣ基準電圧Ｖｒｅｆ１となるような制御電圧を出力する。この制御電圧は図２のスイッチＳＷ８、オペアンプ２６、インバータ２８及びスイッチＳＷ１１を通り、電流源３０に与えられる。電流源３０は受け取った制御電圧に応じた電流を発光素子ＬＤに与える。また、オペアンプ２６が出力する制御電圧はサンプルホールド回路のコンデンサＣ３−１に格納される。補正信号は０Ｖに設定されているため、乗算器２１はオフセット電圧を出力する。よって、コンデンサＣ１は、上記制御電圧と乗算器２１から出力されるそのオフセット電圧との差電圧で充電される。他方、図１のオペアンプ６１が出力する制御電圧は、コンデンサＣ２に与えられるとともに、サンプルホールド回路のコンデンサＣ４−１に格納される。補正信号は０Ｖに設定されているため、乗算器２２はオフセット電圧を出力する。よって、コンデンサＣ２には制御電圧と乗算器２２のオフセット電圧との差電圧で充電される。
【００３６】
そして、第２のＡＰＣ制御により第２の光量（これを補正光量という）を次のように設定する。スイッチＳＷＳａはオフ、ＳＷＳｂはオフ、ＳＷ１はオフ、ＳＷ２はオフ、ＳＷ３はオフ、ＳＷ５−１はオフ、ＳＷ５−２はオン、ＳＷ５−３はオン、ＳＷ５−４はオフ、ＳＷ６−１はオフ、ＳＷ６−２はオン、ＳＷ６−３はオン、ＳＷ６−４はオフ、ＳＷ７はオフ、ＳＷ８はオフ、ＳＷ１１はオフ、ＳＷ１１−１はオン、ＳＷ１１−２はオフ、ＳＷ１２はオフ、ＳＷ１３はオン、ＳＷ１５−１はオフ、ＳＷ１５−２はオフ、ＳＷ１６はオフ、ＳＷＳａをオフに設定する。また、第２の光量を設定する際には、各乗算器２１及び２２の乗数端子に所定電圧の補正信号を与える。更に、スイッチＳＷＳａがオフになっていることからオペアンプ６１は、第１のＡＰＣ制御に対し、電流源４５０の加算電流分、受光器ＰＤからの光量が増大するように制御電圧を出力する。この制御電圧は図１のスイッチＳＷ８、オペアンプ２６、インバータ２８及びスイッチＳＷ５−２、ＳＷ５−３、乗算器２１、抵抗Ｒ１１、キャパシタＣ１を通り、電流源３０に与えられる。電流源３０は、受け取った制御電圧に応じ、受光器ＰＤからの電流を、基準電流から、この基準電流に加算電流を加えた電流へと変化させる。また、オペアンプ２６が出力する制御電圧はサンプルホールド回路のコンデンサＣ３−２に格納される。コンデンサＣ１は、上記制御電圧と乗算器２１の出力との差電圧で充電される。第１のＡＰＣ制御において発光素子ＬＤに与えられる電流はＩ＋ΔＩと記述することができる。他方、図１のオペアンプ６１が出力する制御電圧は、コンデンサＣ２に与えられるとともに、サンプルホールド回路のコンデンサＣ４−２に格納される。コンデンサＣ２には制御電圧と乗算器２２の出力との差電圧で充電される。第１のＡＰＣ制御においてコンデンサＣ２に格納される電圧をＶとすれば、第２のＡＰＣ制御のいてコンデンサＣ２に格納される電圧はＶ＋ΔＶと記述することができる。
【００３７】
ここではスイッチＳＷ６−１、ＳＷ６−４をオン、ＳＷ６−２，ＳＷ６−３をオフしたが、２回目以降のＡＰＣではＳＷ６−３、ＳＷ６−１をオン、ＳＷ６−２、ＳＷ６−４をオフとしてもよく、この方が変調時と同じ条件のため精度向上が期待できる。
【００３８】
発光素子ＬＤの変調時には、レーザ光の走査位置に応じた光量補正量に対応した補正電圧が各乗算器２１、２２の乗数端子に入力される。それにより、乗算器２２、コンデンサＣ２及びオペアンプ２６で構成される電圧源から面発光レーザに印加される駆動電圧、及び電流源３０から発光素子ＬＤに供給される駆動電流の双方が同時に制御され、上記レーザ光の走査位置に応じて補正された光量にて発光素子ＬＤの発光がなされる。
【００３９】
コンデンサＣ１には直列に抵抗Ｒ１１を接続する。すなわち、本実施形態では、コンデンサＣ１を含むサンプルホールド回路１１０をローパスフィルタで構成する。これにより、スイッチＳＷ１１のオン／オフを切り替えた際に発生する高周波ノイズを抑制できる。また、このローパスフィルタにはコンデンサＣ１１を並列に接続する。これにより、ローパスフィルタの時定数によって負帰還ループの位相が遅れることを防止できる。同様に、コンデンサＣ２に直列に抵抗Ｒ２１を接続することで、これを含むサンプルホールド回路２２０をローパスフィルタで構成する。これにより、スイッチＳＷ８のオン／オフを切り替えた際に発生する高周波ノイズを抑制できる。更に、コンデンサＣ２及び抵抗Ｒ２１で構成されたローパスフィルタに、負帰還ループの位相遅れを防止するためのコンデンサＣ２２を並列に接続し、負帰還ループでの発振を防止する。尚、上記したサンプルホールド回路を含む構成であって、自動光量制御時における回路の接続構成と、スマイル補正時における回路の接続構成との概略は、後述において図面を用いて詳細に説明する。
【００４０】
電圧印加時間調整回路８００は、スイッチＳＷ２を制御して発光素子ＬＤに電圧を印加する時間を調整する。この電圧はコンデンサＣｄに蓄積された電圧である。前述したように、本実施形態では、発光素子ＬＤに与える電圧と電流との両方を制御して発光素子ＬＤを駆動する。発光素子ＬＤを駆動する際、まず電圧で駆動し次に電流で駆動する。電圧駆動の電圧印加時間を調整可能にすることで、図２のＬＤＯＵＴ端からレーザまでの配線が長く立ち上がりに時間がかかる場合のように発光素子ＬＤの実装状態に応じた電圧印加時間を適切に設定することができる。
【００４１】
電圧印加時間調整回路８００は、遅延回路８１と排他的論理和回路８２とを２組有２つの遅延回路８１は、インバータ８３で図示するように接続されている。遅延回路８１は、電圧印加時間信号と変調信号とを受け取り、電圧印加時間信号に従って変調信号を遅延させる。一方の遅延回路８１の出力信号と変調信号との排他的論理和をとり、その出力信号でスイッチＳＷ２をオンさせる。この結果、出力信号は変調信号の立ち上がりで立ち上がり、遅延した変調信号の立ち上がりで立ち下がる第１のパルスと変調信号の立ち下がりで立ち上がり、遅延した変調信号の立ち下がりで立ち下がる第２のパルスを発生する。つまり、遅延回路８１の遅延時間と同じパルス幅で電圧を変調信号の立ち上がり時と立ち下り時に印加するようになる。このようにして、適切な電圧印加時間を設定することが可能になる。同様に、他方の遅延回路８１と排他的論理和回路８２の作用によりスイッチＳＷ１を制御しえＯＦＦバイアスを供給することで、発光素子ＬＤがオンからオフへの動作を制御する（高速化する）。
【００４２】
電流生成回路７００は、図１に示す共通制御電位設定回路２００が出力する電流毎の差分電圧を受け取り、差分電圧に応じた電流を出力する。電流生成回路７００のオペアンプ３４と定電流源３２とは基準共通電位と基準オフセット電位で形成される差分電圧を受け取り、差分電圧に応じたオフセット電流を生成する。オフセット電流はスイッチＳＷ１６を介して負荷２４に流れる。オフセット電流に応じてコンデンサＣ２の端子電位が決まり、これにより電圧源として機能するコンデンサＣ２が発光素子ＬＤに与える駆動電圧を調整することができる。駆動電圧を調整することで、駆動パルスをオーバシュートさせ、短いパルス幅までレーザを追従させることでハイライトの再現性を高めることができ、駆動電圧を少し大きめに設定することで画像の輪郭を強調できるなど、画像に合わせてこれらを適宜設定することで画質の調整にも使用することができる。オペアンプ３５と電流源３１とは、基準共通電位と基準バイアス電位で形成される差分電圧をスイッチ７５０を介して受け取り、差分電圧に応じたバイアス電流を生成する。また、スイッチ７５０に接続される図中の電圧源が設定するＯＦＦバイアス電圧を受けた電流源３１は、ＯＦＦバイアス電圧応じたレーザ駆動電流を生成する。
【００４３】
次に、共通制御電位設定回路２００及び電流生成回路７００に着目して、その構成及び動作を図面を用いて詳細に説明する。
【００４４】
図４は、本実施形態における共通制御電位設定回路２００とドライバ１００との接続関係を示す概略ブロック図である。尚、以下の説明では、簡略化のため、バイアス電流を生成するための構成を取り上げて説明する。但し、以降の構成及び動作は、この他にも、例えば発光素子ＬＤに過度な駆動電流が印加されることを防止するために駆動電流の上限値を規定するリミット電流や、発光素子ＬＤが所望する積分光量を出力するように電圧駆動時の駆動電圧を補正するためのオフセット電流等の種々の制御電流に対して適用することが可能である。
【００４５】
図４に示すように、共通制御電位設定回路２００は、複数のドライバ１００に対して共通に接続されている。共通制御電位設定回路２００は、上述したように、バイアス電流設定信号の電流値に基づいて基準共通電位と基準バイアス電位とを生成し、これをドライバ１００へ出力する。すなわち、共通制御電位設定回路２００は、制御電流であるバイアス電流に基づいて２つの異なる電圧（基準共通電位及び基準バイアス電位）を生成する電圧生成回路として機能する。基準共通電位と基準バイアス電位とはバス１５０の所定のチャネルを介して各ドライバ１００の電流生成回路７００１〜７００３２（以下の説明では添え字１〜３２を省略する）に入力する。換言すれば、共通制御電位設定回路２００は、各ドライバ１００に対して共通の基準共通電位と基準バイアス電位とを、共通の平行二線を介して各ドライバ１００へ送る。
【００４６】
電流生成回路７００は入力された基準共通電位と基準バイアス電位との差電圧に基づいてバイアス電流を生成する。すなわち、電流生成回路７００は、２つの異なる電圧（基準共通電位及び基準バイアス電位）の電位差に基づいて制御電流（バイアス電流）を生成する制御電流生成回路として機能する。この際、電流生成回路７００が基準共通電位と基準バイアス電位とを高インピーダンスで受けるように構成する。これにより、これらの電位が直流（ＤＣ）的に変化することを抑制できる。また、ドライバ１００は、電流生成回路７００で生成されたバイアス電流を予め対応する発光素子ＬＤに印加しておくことで、発光素子ＬＤの高速駆動を可能にする。
【００４７】
次に、共通制御電位設定回路２００及び電流生成回路７００の具体的な回路構成例を以下に図５及び図６を用いて詳細に説明する。図５は、共通制御電位設定回路２００の構成例を示す回路図である。また、図６は、電流生成回路７００の構成例を示す回路図である。図５及び図６は共に図１又は図２におけるバイアス電流を生成するための回路構成をより詳細に示したものである。
【００４８】
図５に示すように、バイアス電流生成用の共通制御電位設定回路２００は、２つのＰ−ＭＯＳトランジスタＴｒ３及びＴｒ４がカレントミラー型に接続されて成る定電流源２１２と、２つのＮ−ＭＯＳトランジスタＴｒ６及びＴｒ７がカレントミラー型に接続されて成る負荷２１５と、オペアンプ２０１を有して構成された定電圧源２１６と、２つのＮ−ＭＯＳトランジスタＴｒ１及びＴｒ２を有して構成された負荷２１４と、Ｐ−ＭＯＳトランジスタＴｒ５を有して構成された定電流源２１３と、オペアンプ２１１とを有して構成される。
【００４９】
この構成において、Ｐ−ＭＯＳトランジスタＴｒ５のソース電位はオペアンプ２０１で正確にフィードバック制御された基準共通電位によって設定される。また、Ｐ−ＭＯＳトランジスタＴｒ５のソース−ドレイン間に流れる電流値は、そのゲート電極に印加される基準バイアス電位によって決定される。ここで、Ｐ−ＭＯＳトランジスタＴｒ５のソース−ドレイン間に流れる電流値は、バイアス電流設定信号の電流値と等しくなるように、カレントミラー構成の負荷２１４を介したオペアンプ２１１でフィードバック制御される。従って、基準バイアス電位は、Ｐ−ＭＯＳトランジスタＴｒ５のソース−ドレイン間に流れる電流値、すなわち定電流源２１３で生成される電流値がバイアス電流設定信号の電流値となるような値に制御される。
【００５０】
このように生成された基準バイアス電位、及び基準共通電位は、図６に示す電流生成回路７００へ入力される。図６に示すように、電流生成回路７００は、オペアンプ３５と、Ｐ−ＭＯＳトランジスタＴｒ７１を有して構成された定電流源３３と、Ｐ−ＭＯＳトランジスタＴｒ７２を有して構成された定電圧源７１０と、２つのＮ−ＭＯＳトランジスタＴｒ７３及びＴｒ７４がカレントミラー型に接続されて成る負荷７２０とを有して構成される。
【００５１】
図５及び図６を比較すると分かるように、電流生成回路７００におけるＰ−ＭＯＳトランジスタＴｒ７１の構成及びこれに付随する周辺回路の構成は、共通制御電位設定信号２００におけるＰ−ＭＯＳトランジスタＴｒ５の構成及びこれに付随する周辺回路の構成と同様である。ここで、定電流源３３を構成するＰ−ＭＯＳトランジスタＴｒ７１のゲート電位（基準バイアス）及びソース電位（基準共通）と、定電流源２１３を構成するＰ−ＭＯＳトランジスタＴｒ５のゲート電位（基準バイアス）及びソース電位（基準共通）とが同じであるため、Ｐ−ＭＯＳトランジスタＴ７１とＰ−ＭＯＳトランジスタＴｒ５とを同型のＰ−ＭＯＳトランジスタで構成することにより、負荷７２０に流れる電流を負荷２１５に流れる電流、すなわちバイアス電流設定信号と同等にすることができる。
【００５２】
また、図６に示すように、基準バイアス電位及び基準共通電位は、電流生成回路７００において、Ｐ−ＭＯＳトランジスタＴｒ７１のゲート電極又はオペアンプ３５の非反転端子（実際にはこれを構成するトランジスタのゲート電極）にそれぞれ入力される。Ｐ−ＭＯＳトランジスタＴｒ７１のゲート電極及びオペアンプ３５の非反転端子の入力インピーダンスは、基準バイアス電位及び基準共通電位を出力する回路の出力インピーダンスと比較して非常に高い。このため、以上のような構成とすることで、基準バイアス電位及び基準共通電位をＤＣ的に減衰することなく、共通制御電位設定回路２００から電流生成回路７００へ伝達することができる。
【００５３】
以上のような構成を全てのドライバ１００で有するように構成することで、本実施形態では、全てのドライバ１００において同等のバイアス電流を生成することが可能となり、各発光素子ＬＤをばらつき無く制御することが可能となる。
【００５４】
また、比較例として、バイアス電流を各ドライバ１００に対して共通の回路（電流生成回路２００’）で生成し、これをドライバ１００毎に固有のバス配線を用いて送るように構成した例を図７に示す。このように構成した場合、バイアス電流を送る配線がドライバ１００（又は発光素子ＬＤ）の数分必要となり、チップ規模が大型化するだけでなく、これの製造工程が煩雑化し且つ製造コストが増大するという不具合を生じる。また、電流生成回路２００’と各ドライバ１００との配線長が異なり、これによりそれぞれの配線抵抗がばらつくため、各ドライバ１００に入力されるバイアス電流にばらつきが生じる。従って、図８に示すようなＰ−ＭＯＳトランジスタＴｒ２００を用いて駆動電流を生成する場合、ゲート（Ｇ）−ソース（Ｓ）間の電位差にばらつきが生じてしまう。これは、ゲート（Ｇ）電位が各ドライバ１００で同等であるのに対し、ソース（Ｓ）電位が上述のようにばらつくためである。
【００５５】
これに対し、本実施形態では、バイアス電流を生成するための信号（バイアス電流設定信号）を共通制御電位設定回路２００で電圧（基準共通電位及び基準バイアス電位）に変換し、これを高インピーダンスで各ドライバ１００へ伝達するように構成しているため、各ドライバ１００で同等のバイアス電流を生成をすることが可能となり、結果として全てのドライバ１００で同等の駆動電流を生成し、精度よく発光素子ＬＤを駆動することが可能になる。更に、各ドライバ１００へ基準共通電位及び基準バイアス電位を伝達する配線を共通化しているため、チップ規模が増大することを回避することができる。
【００５６】
また、図１及び図２に示したように、複数の電流、例えばバイアス電流及びオフセット電流を各ドライバ１００で共通に使用する場合、共通制御電位設定回路２００からは、基準共通電位と基準バイアス電位との組み合わせと、基準共通電位と基準オフセット電位との組み合わせとを各ドライバ１００へ入力する必要がある。そこで本実施形態では、図９に示すように、それぞれの電流（バイアス電流，オフセット電流）を生成するために必要な電圧における基準共通電位を共通化することで、配線数の増加を抑制することができる。すなわち、複数の系統における一方の電位を共通に使用することで、チップ規模の増大を抑制することが可能となる。尚、図中における参照番号７００ａ１〜７００ａ３２はバイアス電流を生成するための電流生成回路を示し、参照番号７００ｂ１〜７００ｂ３２はオフセット電流を生成するための電流生成回路を示す。
【００５７】
電流生成回路７００ａ１〜７００ａ３２は、２つの電界効果トランジスタ（ＦＥＴ）を含む差動入力として構成することができる。このＦＥＴのゲートには、それぞれ基準共通電位又は基準バイアス電位が印加され、これらの差電圧に基づいてドライバ１００が動作する。同様に、電流生成回路７００ｂ１〜７００ｂ３２は、２つの電界効果トランジスタ（ＦＥＴ）を含む差動入力として構成することができる。このＦＥＴのゲートには、それぞれ基準共通電位又は基準オフセット電位が印加され、これらの差電圧に基づいてドライバ１００が動作する。また、上記構成におけるＦＥＴをバイポーラトランジスタに置き換えることも可能である。但し、この場合では、各バイポーラトランジスタのベースを流れる電流（ベース電流）によって電圧降下が生じてしまう。そこで、各バイポーラトランジスタのベース電流が一致するように構成する。これにより、上記のように配線によって各信号（基準共通電位，基準バイアス電位及び基準オフセット電位）の電位が変動する場合でも、それぞれの電流生成回路７００ａ１〜７００ａ３２及び７００ｂ１〜７００ｂ３２に入力される信号の差電圧を、共通制御電位設定回路２００の出力端での値に保持することができる。すなわち、精度の劣化を防止することができる。
【００５８】
また、一般的に面発光レーザは発光電流の閾値（発光閾値Ｉｔｈともいう）が端面発光レーザ等と比較して小さい。このため、発光光量の設定範囲に対して電流値の変化が大きい。このような場合、駆動電流に対するダイナミックレンジを大きく取る必要がある。そこで、本実施形態では、上述のようにＭＯＳトランジスタを用いた構成とする。ＭＯＳトランジスタは非線形素子であるため、電流に対するダイナミックレンジを比較的大きく取ることができる。
【００５９】
〔第２の実施形態〕
次に、本発明の第２の実施形態について図面を用いて説明する。第１の実施形態では、共通制御電位設定回路２００及び電流生成回路７００を非線形素子であるＭＯＳトランジスタを用いて構成した場合を例に挙げて説明した。これに対し本実施形態では線形素子である抵抗素子を用いて共通制御電位設定回路及び電流生成回路を構成した場合について例を挙げて説明する。
【００６０】
発光素子ＬＤの制御に絶対精度を要求する場合、抵抗素子を用いた構成とすることが望ましい。但し、抵抗素子で構成した場合、電流に対するダイナミックレンジが犠牲になる。そこで、本実施形態では、抵抗値を切り替えられる構成とすることで、結果的に広いダイナミックレンジを実現するように構成することが望ましい。
【００６１】
図１０は、本実施形態による共通制御電位設定回路２００Ａの構成を示す回路図である。また、図１１は本実施形態による電流生成回路７００Ａの構成を示す回路図である。尚、第１の実施形態と同様の構成には同一の符号を付して説明を省略する。
【００６２】
まず、図１０を参照して共通電位設定回路２００Ａの構成を説明する。図１０に示すように、共通電位設定回路２００Ａは、図５に示す共通制御電位設定回路２００と比較して、非線形素子であるＰ−ＭＯＳトランジスタＴｒ５が、線形素子である抵抗Ｒ２３及びＲ２４に置き換えられ、これらがスイッチＳＷ２１及びＳＷ２２で切り替えられる構成に置き換えられている。他の構成は、図５に示す共通制御電位設定回路２００と同様である。
【００６３】
また、図１１を参照して電流生成回路７００Ａの構成を説明する。図１１に示すように、電流生成回路７００Ａは、図６に示す電流生成回路７００と比較して、非線形素子であるＰ−ＭＯＳトランジスタＴｒ７２が、線形素子である抵抗Ｒ７１及びＲ７２に置き換えられ、それらがスイッチＳＷ７１及びＳＷ７２で切り替えられる構成に置き換えられている。尚、他の構成は、図６に示す電流生成回路７００と同様である。
【００６４】
ここで、図１０及び図１１を比較すると分かるように、共通制御電位設定回路２００Ａにおける抵抗Ｒ２３，Ｒ２４，スイッチＳＷ２１及びＳＷ２２の構成と、電流生成回路７００Ａにおける抵抗Ｒ７１，Ｒ７２，スイッチＳＷ７１及びＳＷ７２の構成とは、同等である。すなわち、上記した第１の実施形態と同様に、電流生成回路７００Ａにおける抵抗７１，Ｒ７２の構成及びこれに付随する周辺回路の構成は、共通制御電位設定信号２００Ａにおける抵抗Ｒ２３，Ｒ２４の構成及びこれに付随する周辺回路の構成と同様である。したがって、負荷７２０に流れる電流を負荷２１５に流れる電流、すなわちバイアス電流設定信号と同等にすることができる。
【００６５】
また、以上の構成において、抵抗Ｒ２３又はＲ２４で生成される電流は、抵抗Ｒ２３又はＲ２４の抵抗値とその両端の電圧値である基準共通電圧と基準共通バイアスとの電位差で決定する。ここで、Ｒ２３とＲ２４との抵抗値を異なる値とすることで、例えばスイッチＳＷ２１を閉じた場合は抵抗Ｒ２３で決定される制御範囲で動作し、スイッチＳＷ２２を閉じた場合は抵抗Ｒ２４で決定される制御範囲で動作するように構成される。例えばスイッチＳＷ２１を閉じた際の制御範囲を制御範囲Ａとし、スイッチＳＷ２２を閉じた際の制御範囲を制御範囲Ｂとした場合（但し、他の一方のスイッチは開いている）、図１２に示すように、範囲の異なる２種類の制御範囲を切り替えることが可能となる。すなわち、スイッチＳＷ２１及びＳＷ２２を切り替えることで、異なる電流範囲（ダイナミックレンジ）を得ることができる。尚、抵抗Ｒ２３とＲ７１とが同等で抵抗Ｒ２４とＲ７２とが同等であるとした場合、ＳＷ２１とＳＷ７１と、及びＳＷ２２とＳＷ７２とは、同じ開閉状態に制御される。
【００６６】
尚、他の構成及び動作は、第１の実施形態と同様であるため、ここでは説明を省略する。
【００６７】
〔他の実施形態〕
以上で説明した実施形態は本発明の好適な一実施形態にすぎず、本発明はその趣旨を逸脱しない限り種々変形して実施可能である。
【００６８】
【発明の効果】
以上説明したように、本発明によれば、配線抵抗や素子のばらつきに起因した駆動電流のばらつきを抑えることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る発光素子駆動装置１０の全体構成を示す回路図である。
【図２】本発明の第１の実施形態に係る発光素子駆動装置１０のドライバ１００の構成を示す回路図である。
【図３】本発明の発光素子駆動装置を備える画像形成装置の一態様であるレーザゼログラフィにおけるレーザ走査系の構成例を示す図である。
【図４】本発明の第１の実施形態における共通制御電位設定回路２００とドライバ１００との接続関係を示す概略ブロック図である。
【図５】本発明の第１の実施形態に係る共通制御電位設定回路２００の構成例を示す回路図である。
【図６】本発明の第１の実施形態に係る電流生成回路７００の構成例を示す回路図である。
【図７】図４に示す構成に対する比較例を示す概略ブロック図であり、バイアス電流を各ドライバ１００に対して共通の回路（電流生成回路２００’）で生成し、これをドライバ１００毎に固有のバス配線を用いて送るように構成した場合の例を示している。
【図８】バイアス電流に基づいて駆動電流を生成する構成の一例を示す回路図である。
【図９】共通制御電位設定回路２００及び電流生成回路７００で複数の制御電流を伝達する場合の構成例を示す概略ブロック図である。
【図１０】本発明の第２の実施形態による共通制御電位設定回路２００Ａの構成を示す回路図である。
【図１１】本発明の第２の実施形態による電流生成回路２００Ａの構成を示す回路図である。
【図１２】本発明の第２の実施形態により切り替えられる制御範囲を説明するための図である。
【符号の説明】
１０、１８  発光素子駆動装置              ２１、２２  乗算器
１０ｄ  レーザ光源                        １１  受光器
１２  ポリゴンミラー                      １３、１４、１５  レンズ
１６  感光体表面                          １７  ＳＯＳセンサ
２８  インバータ                          ３４、３５、６１  オペアンプ
８１  遅延回路                            ８２  排他的論理和回路
１００１〜１００３２、１００  ドライバ        １５０  バス
２００  共通制御電位設定回路              ２１６、７１０  定電圧源
３００  電流アンプ                        ４００  光量モニタ
５００  強制点灯回路                      ６００  ＡＰＣ回路
８００  電圧印加時間調整回路
１１、２４、２１４、２１５、７２０  負荷
２６、２０１、２１１  演算増幅器（オペアンプ）
３０、３１、３２、２１２、２１３  電流源
７００、７００１〜７００３２、７００ａ１〜７００ａ３２、７００ｂ１〜７００ｂ３２  電流生成回路
Ｃ１、Ｃ２、Ｃ３−１、Ｃ３−２、Ｃ４−１、Ｃ４−２、Ｃ１１、Ｃ２２、Ｃｄ、Ｃｄ１〜Ｃｄ３２、Ｃｆｂ３２〜Ｃｆｂ３２  コンデンサ
ＣＯＵＴ、ＬＤＯＵＴ、ＬＤＣＯＭ  端子
ＬＤ１〜ＬＤ３２  発光素子                ＰＤ  受光器
Ｒ１１、Ｒ２１、Ｒ２３、Ｒ２４、Ｒ３１−１、Ｒ３１−２、Ｒ４１−１、Ｒ４１−２、Ｒ７１、Ｒ７２  抵抗
ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ５−１、ＳＷ５−２、ＳＷ５−３、ＳＷ５−４、ＳＷ６−１、ＳＷ６−２、ＳＷ６−３、ＳＷ６−４、ＳＷ７、ＳＷ８、ＳＷ１１、ＳＷ１１−１、ＳＷ１１−２、ＳＷ１２、ＳＷ１３、ＳＷ１５−１、ＳＷ１５−２、ＳＷ１６、ＳＷ１９、ＳＷ２１、ＳＷ２２、ＳＷ７１、ＳＷ７２、ＳＷｆｂ１〜ＳＷｆｂ３２  スイッチ
Ｔｒ１、Ｔｒ２、Ｔｒ６、Ｔｒ７、Ｔｒ７３、Ｔｒ７４  Ｎ−ＭＯＳトランジスタ
Ｔｒ３、Ｔｒ４、Ｔｒ５、Ｔｒ７１、Ｔｒ７２  Ｐ−ＭＯＳトランジスタ
Ｖｒｅｆ、Ｖｒｅｆ１、Ｖｒｅｆ２  ＡＰＣ基準電圧
【図１】
2005063998.tif 000003
【図２】
2005063998.tif 000004
【図３】
2005063998.tif 000005
【図４】
2005063998.tif 000006
【図５】
2005063998.tif 000007
【図６】
2005063998.tif 000008
【図７】
2005063998.tif 000009
【図８】
2005063998.tif 000010
【図９】
2005063998.tif 000011
【図１０】
2005063998.tif 000012
【図１１】
2005063998.tif 000013
【図１２】
2005063998.tif 000014