(57)【要約】【課題】  微分処理した再生信号を補正して、アシンメトリを除去する。【解決手段】  第３の出力イネーブル信号生成部３１によって生成された第３の出力イネーブル信号に同期して出力される第３の補間値算出部３１によって算出された微分信号の補間値から、微分信号の現在の波形を推定する波形推定部３４と、推定された微分信号の現在の波形に基づいて、第１の記憶部３５に記憶された微分信号の補間値を出力させるのか、第２の記憶部３６に記憶された微分信号の補間値を出力させるのかを選択する選択部３７とを備え、選択された第１の記憶部３５又は第２の記憶部３６に記憶された微分信号の補間値を、第３の出力イネーブル信号生成部３１によって生成された第３の出力イネーブル信号に同期して出力させることで実現する。【選択図】  図２
2005063612.tif 000002
【特許請求の範囲】
【請求項１】
光磁気記録媒体に記録された所定の情報を再生する再生装置において、
光磁気記録媒体から再生した再生信号を微分した微分信号を所定の周波数のシステムクロック信号に同期してサンプリングしたサンプリング値から、第１のＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する第１の補間値算出手段と、
上記第１の補間値算出手段によって補間された補間値から上記微分信号の第１の波形の上記第１のＰＬＬクロック位相信号との位相誤差である第１の位相誤差を算出する第１の位相誤差算出手段と、
上記第１の位相誤差算出手段によって算出された上記第１の位相誤差に応じて周波数を調整しながら上記第１のＰＬＬクロック位相信号を生成する第１のＰＬＬクロック位相信号生成手段と、
上記第１のＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第１の補間値算出手段によって算出された補間値の出力タイミングとなる第１の出力イネーブル信号を生成する第１の出力イネーブル信号生成手段と、
上記第１の出力イネーブル信号生成手段によって生成された第１の出力イネーブル信号に同期して、出力された上記微分信号の補間値を一時的に記憶する第１の記憶手段と、
上記システムクロック信号に同期してサンプリングしたサンプリング値から、第２のＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する第２の補間値算出手段と、
上記第２の補間値算出手段によって補間された補間値から上記微分信号の第２の波形の上記第２のＰＬＬクロック位相信号との位相誤差である第２の位相誤差を算出する第２の位相誤差算出手段と、
上記第２の位相誤差算出手段によって算出された上記第２の位相誤差に応じて周波数を調整しながら上記第２のＰＬＬクロック位相信号を生成する第２のＰＬＬクロック位相信号生成手段と、
上記第２のＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第２の補間値算出手段によって算出された補間値の出力タイミングとなる第２の出力イネーブル信号を生成する第２の出力イネーブル信号生成手段と、
上記第２の出力イネーブル信号生成手段によって生成された第２の出力イネーブル信号に同期して、出力された上記微分信号の補間値を一時的に記憶する第２の記憶手段と、
上記システムクロック信号に同期してサンプリングしたサンプリング値から、第３のＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する第３の補間値算出手段と、
上記第３の補間値算出手段によって補間された補間値から上記微分信号の上記第３のＰＬＬクロック位相信号との位相誤差である第３の位相誤差を算出する第３の位相誤差算出手段と、
上記第３の位相誤差算出手段によって算出された上記第３の位相誤差に応じて周波数を調整しながら上記第３のＰＬＬクロック位相信号を生成する第３のＰＬＬクロック位相信号生成手段と、
上記第３のＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第３の補間値算出手段によって算出された補間値の出力タイミングとなる第３の出力イネーブル信号を生成する第３の出力イネーブル信号生成手段と、
上記第３の出力イネーブル信号生成手段によって生成された第３の出力イネーブル信号に同期して出力される上記第３の補間値算出手段によって算出された時間的に連続する少なくとも３点以上の上記第３の補間値の振幅値から、上記微分信号の現在の波形を推定する波形推定手段と、
上記波形推定手段によって推定された上記微分信号の現在の波形に基づいて、上記第１の記憶手段に記憶された上記微分信号の補間値を出力させるのか、上記第２の記憶手段に記憶された上記微分信号の補間値を出力させるのかを選択する選択手段と、
上記選択手段によって選択された上記第１の記憶手段又は上記第２の記憶手段に記憶された上記微分信号の補間値を、上記第３の出力イネーブル信号生成手段によって生成された上記第３の出力イネーブル信号に同期して出力させる出力手段とを備えること
を特徴とする再生装置。
【請求項２】
上記第１の位相誤差算出手段は、上記微分信号の波形が上に凸となる波形を上記第１の波形とし、第１の位相誤差を算出し、
上記第２の位相誤差算出手段は、上記微分信号の波形が下に凸となる波形を上記第２の波形とし、第２の位相誤差を算出すること
を特徴とする請求項１記載の再生装置。
【請求項３】
上記第１の出力イネーブル信号生成手段で生成される上記第１の出力イネーブル信号がＨｉｇｈとなっている際の上記システムクロックのクロック数をカウントする第１のカウンタと、
上記第２の出力イネーブル信号生成手段で生成される上記第２の出力イネーブル信号がＨｉｇｈとなっている際の上記システムクロックのクロック数をカウントする第２のカウンタと、
上記第３の出力イネーブル信号生成手段で生成される上記第３の出力イネーブル信号がＨｉｇｈとなっている際の上記システムクロックのクロック数をカウントする第３のカウンタとを備え、
上記選択手段は、上記第１のカウンタのカウント値と、上記第３のカウンタのカウント値との比較結果に応じて、上記第１の記憶手段に記憶されている上記微分信号の補間値を、アドレスを指定して読み出し、上記第２のカウンタのカウント値と、上記第３のカウンタのカウント値との比較結果に応じて、上記第２の記憶手段に記憶されている上記微分信号の補間値を、アドレスを指定して読み出し、
上記出力手段は、上記選択手段によってアドレスを指定して読み出され、さらに上記波形推定手段によって推定された上記微分信号の現在の波形に基づいて出力が選択された上記第１の記憶手段又は上記第２の記憶手段に記憶された上記微分信号の補間値を、上記第３の出力イネーブル信号生成手段によって生成された上記第３の出力イネーブル信号に同期して出力させること
を特徴とする請求項１記載の再生装置。
【請求項４】
上記システムクロック信号に同期してサンプリングしたサンプリング値から、第ｎ（ｎは、１，２，３以外の自然数）のクロック信号のゼロクロス点における上記微分信号の補間値を算出する第ｎの補間値算出手段と、
上記第ｎの補間値算出手段によって補間された補間値から上記微分信号の第ｎの波形の上記第ｎのＰＬＬクロック位相信号との位相誤差である第ｎの位相誤差を算出する第ｎの位相誤差算出手段と、
上記第ｎの位相誤差算出手段によって算出された上記第ｎの位相誤差に応じて周波数を調整しながら上記第ｎのＰＬＬクロック位相信号を生成する第ｎのＰＬＬクロック位相信号生成手段と、
上記第ｎのＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第ｎの補間値算出手段によって算出された補間値の出力タイミングとなる第ｎの出力イネーブル信号を生成する第ｎの出力イネーブル信号生成手段と、
上記第ｎの出力イネーブル信号生成手段によって生成された第ｎの出力イネーブル信号に同期して、出力された上記微分信号の補間値を一時的に記憶する第ｎの記憶手段とを備え、
上記選択手段は、上記波形推定手段によって推定された上記微分信号の現在の波形に基づいて、上記第１の記憶手段、上記第２の記憶手段、又は上記第ｎの記憶手段に記憶された上記微分信号の補間値を出力させるのかを選択し、
上記出力手段は、上記選択手段によって選択された上記第１の記憶手段、上記第２の記憶手段又は上記第ｎの記憶手段に記憶された上記微分信号の補間値を、上記第３の出力イネーブル信号生成手段によって生成された上記第３の出力イネーブル信号に同期して出力させること
を特徴とする請求項１記載の再生装置。
【請求項５】
再生信号を微分した微分信号を所定の周波数のシステムクロック信号に同期してサンプリングしたサンプリング値から、第１のＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する第１の補間値算出手段と、
上記第１の補間値算出手段によって補間された補間値から上記微分信号の第１の波形の上記第１のＰＬＬクロック位相信号との位相誤差である第１の位相誤差を算出する第１の位相誤差算出手段と、
上記第１の位相誤差算出手段によって算出された上記第１の位相誤差に応じて周波数を調整しながら上記第１のＰＬＬクロック位相信号を生成する第１のＰＬＬクロック位相信号生成手段と、
上記第１のＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第１の補間値算出手段によって算出された補間値の出力タイミングとなる第１の出力イネーブル信号を生成する第１の出力イネーブル信号生成手段と、
上記第１の出力イネーブル信号生成手段によって生成された第１の出力イネーブル信号に同期して、出力された上記微分信号の補間値を一時的に記憶する第１の記憶手段と、
上記システムクロック信号に同期してサンプリングしたサンプリング値から、第２のＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する第２の補間値算出手段と、
上記第２の補間値算出手段によって補間された補間値から上記微分信号の第２の波形の上記第２のＰＬＬクロック位相信号との位相誤差である第２の位相誤差を算出する第２の位相誤差算出手段と、
上記第２の位相誤差算出手段によって算出された上記第２の位相誤差に応じて周波数を調整しながら上記第２のＰＬＬクロック位相信号を生成する第２のＰＬＬクロック位相信号生成手段と、
上記第２のＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第２の補間値算出手段によって算出された補間値の出力タイミングとなる第２の出力イネーブル信号を生成する第２の出力イネーブル信号生成手段と、
上記第２の出力イネーブル信号生成手段によって生成された第２の出力イネーブル信号に同期して、出力された上記微分信号の補間値を一時的に記憶する第２の記憶手段と、
上記システムクロック信号に同期してサンプリングしたサンプリング値から、第３のＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する第３の補間値算出手段と、
上記第３の補間値算出手段によって補間された補間値から上記微分信号の上記第３のＰＬＬクロック位相信号との位相誤差である第３の位相誤差を算出する第３の位相誤差算出手段と、
上記第３の位相誤差算出手段によって算出された上記第３の位相誤差に応じて周波数を調整しながら上記第３のＰＬＬクロック位相信号を生成する第３のＰＬＬクロック位相信号生成手段と、
上記第３のＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第３の補間値算出手段によって算出された補間値の出力タイミングとなる第３の出力イネーブル信号を生成する第３の出力イネーブル信号生成手段と、
上記第３の出力イネーブル信号生成手段によって生成された第３の出力イネーブル信号に同期して出力される上記第３の補間値算出手段によって算出された時間的に連続する少なくとも３点以上の上記第３の補間値の振幅値から、上記微分信号の現在の波形を推定する波形推定手段と、
上記波形推定手段によって推定された上記微分信号の現在の波形に基づいて、上記第１の記憶手段に記憶された上記微分信号の補間値を出力させるのか、上記第２の記憶手段に記憶された上記微分信号の補間値を出力させるのかを選択する選択手段と、
上記選択手段によって選択された上記第１の記憶手段又は上記第２の記憶手段に記憶された上記微分信号の補間値を、上記第３の出力イネーブル信号生成手段によって生成された上記第３の出力イネーブル信号に同期して出力させる出力手段とを備えること
を特徴とする信号処理装置。
【請求項６】
上記第１の位相誤差算出手段は、上記微分信号の波形が上に凸となる波形を上記第１の波形とし、第１の位相誤差を算出し、
上記第２の位相誤差算出手段は、上記微分信号の波形が下に凸となる波形を上記第２の波形とし、第２の位相誤差を算出すること
を特徴とする請求項５記載の信号処理装置。
【請求項７】
上記第１の出力イネーブル信号生成手段で生成される上記第１の出力イネーブル信号がＨｉｇｈとなっている際の上記システムクロックのクロック数をカウントする第１のカウンタと、
上記第２の出力イネーブル信号生成手段で生成される上記第２の出力イネーブル信号がＨｉｇｈとなっている際の上記システムクロックのクロック数をカウントする第２のカウンタと、
上記第３の出力イネーブル信号生成手段で生成される上記第３の出力イネーブル信号がＨｉｇｈとなっている際の上記システムクロックのクロック数をカウントする第３のカウンタとを備え、
上記選択手段は、上記第１のカウンタのカウント値と、上記第３のカウンタのカウント値との比較結果に応じて、上記第１の記憶手段に記憶されている上記微分信号の補間値を、アドレスを指定して読み出し、上記第２のカウンタのカウント値と、上記第３のカウンタのカウント値との比較結果に応じて、上記第２の記憶手段に記憶されている上記微分信号の補間値を、アドレスを指定して読み出し、
上記出力手段は、上記選択手段によってアドレスを指定して読み出され、さらに上記波形推定手段によって推定された上記微分信号の現在の波形に基づいて出力が選択された上記第１の記憶手段又は上記第２の記憶手段に記憶された上記微分信号の補間値を、上記第３の出力イネーブル信号生成手段によって生成された上記第３の出力イネーブル信号に同期して出力させること
を特徴とする請求項５記載の信号処理装置。
【請求項８】
上記システムクロック信号に同期してサンプリングしたサンプリング値から、第ｎ（ｎは、１，２，３以外の自然数）のＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する第ｎの補間値算出手段と、
上記第ｎの補間値算出手段によって補間された補間値から上記微分信号の第ｎの波形の上記第ｎのＰＬＬクロック位相信号との位相誤差である第ｎの位相誤差を算出する第ｎの位相誤差算出手段と、
上記第ｎの位相誤差算出手段によって算出された上記第ｎの位相誤差に応じて周波数を調整しながら上記第ｎのＰＬＬクロック位相信号を生成する第ｎのＰＬＬクロック位相信号生成手段と、
上記第ｎのＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第ｎの補間値算出手段によって算出された補間値の出力タイミングとなる第ｎの出力イネーブル信号を生成する第ｎの出力イネーブル信号生成手段と、
上記第ｎの出力イネーブル信号生成手段によって生成された第ｎの出力イネーブル信号に同期して、出力された上記微分信号の補間値を一時的に記憶する第ｎの記憶手段とを備え、
上記選択手段は、上記波形推定手段によって推定された上記微分信号の現在の波形に基づいて、上記第１の記憶手段、上記第２の記憶手段又は上記第ｎの記憶手段に記憶された上記微分信号の補間値を出力させるのかを選択し、
上記出力手段は、上記選択手段によって選択された上記第１の記憶手段、上記第２の記憶手段又は上記第ｎの記憶手段に記憶された上記微分信号の補間値を、上記第３の出力イネーブル信号生成手段によって生成された上記第３の出力イネーブル信号に同期して出力させること
を特徴とする請求項５記載の信号処理装置。
【請求項９】
再生信号を微分した微分信号を所定の周波数のシステムクロック信号に同期してサンプリングしたサンプリング値から、第１のＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する第１の補間値算出工程と、
上記第１の補間値算出工程によって補間された補間値から上記微分信号の第１の波形の上記第１のＰＬＬクロック位相信号との位相誤差である第１の位相誤差を算出する第１の位相誤差算出工程と、
上記第１の位相誤差算出工程によって算出された上記第１の位相誤差に応じて周波数を調整しながら上記第１のＰＬＬクロック位相信号を生成する第１のＰＬＬクロック位相信号生成工程と、
上記第１のＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第１の補間値算出工程によって算出された補間値の出力タイミングとなる第１の出力イネーブル信号を生成する第１の出力イネーブル信号生成工程と、
上記第１の出力イネーブル信号生成工程によって生成された第１の出力イネーブル信号に同期して、出力された上記微分信号の補間値を一時的に第１の記憶手段に記憶する第１の記憶工程と、
上記システムクロック信号に同期してサンプリングしたサンプリング値から、第２のＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する第２の補間値算出工程と、
上記第２の補間値算出工程によって補間された補間値から上記微分信号の第２の波形の上記第２のＰＬＬクロック位相信号との位相誤差である第２の位相誤差を算出する第２の位相誤差算出工程と、
上記第２の位相誤差算出工程によって算出された上記第２の位相誤差に応じて周波数を調整しながら上記第２のＰＬＬクロック位相信号を生成する第２のＰＬＬクロック位相信号生成工程と、
上記第２のＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第２の補間値算出工程によって算出された補間値の出力タイミングとなる第２の出力イネーブル信号を生成する第２の出力イネーブル信号生成工程と、
上記第２の出力イネーブル信号生成工程によって生成された第２の出力イネーブル信号に同期して、出力された上記微分信号の補間値を一時的に第２の記憶手段に記憶する第２の記憶工程と、
上記システムクロック信号に同期してサンプリングしたサンプリング値から、第３のＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する第３の補間値算出工程と、
上記第３の補間値算出工程によって補間された補間値から上記微分信号の上記第３のＰＬＬクロック位相信号との位相誤差である第３の位相誤差を算出する第３の位相誤差算出工程と、
上記第３の位相誤差算出工程によって算出された上記第３の位相誤差に応じて周波数を調整しながら上記第３のＰＬＬクロック位相信号を生成する第３のＰＬＬクロック位相信号生成工程と、
上記第３のＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第３の補間値算出工程によって算出された補間値の出力タイミングとなる第３の出力イネーブル信号を生成する第３の出力イネーブル信号生成工程と、
上記第３の出力イネーブル信号生成工程によって生成された第３の出力イネーブル信号に同期して出力される上記第３の補間値算出工程によって算出された時間的に連続する少なくとも３点以上の上記第３の補間値の振幅値から、上記微分信号の現在の波形を推定する波形推定工程と、
上記波形推定工程によって推定された上記微分信号の現在の波形に基づいて、上記第１の記憶手段に記憶された上記微分信号の補間値を出力させるのか、上記第２の記憶手段に記憶された上記微分信号の補間値を出力させるのかを選択する選択工程と、
上記選択工程によって選択された上記第１の記憶手段又は上記第２の記憶手段に記憶された上記微分信号の補間値を、上記第３の出力イネーブル信号生成工程によって生成された上記第３の出力イネーブル信号に同期して出力させる出力工程とを備えること
を特徴とする信号処理方法。
【請求項１０】
上記第１の位相誤差算出工程は、上記微分信号の波形が上に凸となる波形を上記第１の波形とし、第１の位相誤差を算出し、
上記第２の位相誤差算出工程は、上記微分信号の波形が下に凸となる波形を上記第２の波形とし、第２の位相誤差を算出すること
を特徴とする請求項９記載の信号処理方法。
【請求項１１】
上記第１の出力イネーブル信号生成工程で生成される上記第１の出力イネーブル信号がＨｉｇｈとなっている際の上記システムクロックのクロック数をカウントする第１のカウント工程と、
上記第２の出力イネーブル信号生成工程で生成される上記第２の出力イネーブル信号がＨｉｇｈとなっている際の上記システムクロックのクロック数をカウントする第２のカウント工程と、
上記第３の出力イネーブル信号生成工程で生成される上記第３の出力イネーブル信号がＨｉｇｈとなっている際の上記システムクロックのクロック数をカウントする第３のカウント工程とを備え、
上記選択工程は、上記第１のカウント工程のカウント値と、上記第３のカウント工程のカウント値との比較結果に応じて、上記第１の記憶手段に記憶されている上記微分信号の補間値を、アドレスを指定して読み出し、上記第２のカウント工程のカウント値と、上記第３のカウント工程のカウント値との比較結果に応じて、上記第２の記憶手段に記憶されている上記微分信号の補間値を、アドレスを指定して読み出し、
上記出力工程は、上記選択工程によってアドレスを指定して読み出され、さらに上記波形推定工程によって推定された上記微分信号の現在の波形に基づいて出力が選択された上記第１の記憶手段又は上記第２の記憶手段に記憶された上記微分信号の補間値を、上記第３の出力イネーブル信号生成工程によって生成された上記第３の出力イネーブル信号に同期して出力させること
を特徴とする請求項９記載の信号処理方法。
【請求項１２】
上記システムクロック信号に同期してサンプリングしたサンプリング値から、第ｎ（ｎは、１，２，３以外の自然数）のＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する第ｎの補間値算出工程と、
上記第ｎの補間値算出工程によって補間された補間値から上記微分信号の第ｎの波形の上記第ｎのＰＬＬクロック位相信号との位相誤差である第ｎの位相誤差を算出する第ｎの位相誤差算出工程と、
上記第ｎの位相誤差算出工程によって算出された上記第ｎの位相誤差に応じて周波数を調整しながら上記第ｎのＰＬＬクロック位相信号を生成する第ｎのＰＬＬクロック位相信号生成工程と、
上記第ｎのＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第ｎの補間値算出工程によって算出された補間値の出力タイミングとなる第ｎの出力イネーブル信号を生成する第ｎの出力イネーブル信号生成工程と、
上記第ｎの出力イネーブル信号生成工程によって生成された第ｎの出力イネーブル信号に同期して、出力された上記微分信号の補間値を一時的に第ｎの記憶手段に記憶する第ｎの記憶工程とを備え、
上記選択工程は、上記波形推定工程によって推定された上記微分信号の現在の波形に基づいて、上記第１の記憶手段、上記第２の記憶手段又は上記第ｎの記憶手段に記憶された上記微分信号の補間値を出力させるのかを選択し、
上記出力工程は、上記選択工程によって選択された上記第１の記憶手段、上記第２の記憶手段又は上記第ｎの記憶手段に記憶された上記微分信号の補間値を、上記第３の出力イネーブル信号生成工程によって生成された上記第３の出力イネーブル信号に同期して出力させること
を特徴とする請求項９記載の信号処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光磁気記録媒体に記録された情報を再生する再生装置に関するものであり、詳しくは光磁気記録媒体から再生された再生信号のアシンメトリを除去するよう補正する再生装置並びに信号処理装置及びその方法に関する。
【背景技術】
【０００２】
デジタルデータを書き換え可能な記録媒体として光磁気ディスクがある。この光磁気ディスクの記録容量を増加させるために、様々な手法が考案、実施されている。例えば、磁気超解像（ＭＳＲ：Magnetic Super Resolution）技術を用いると、媒体そのものを高密度記録可能な媒体とすることができる。
【０００３】
特に、再生（移動）層、スイッチング層、記録層の磁性３層膜からなり、磁性膜温度がスイッチング層のキュリー温度以上となった領域での再生（移動）層の磁壁移動が発生して実効的に記録された磁区の大きさが拡大されるようになされた光磁気ディスクが注目されている。この光磁気ディスクを取り扱う再生方式は、ＤＷＤＤ（Domain Wall Displacement Detection）方式と呼ばれている。このＤＷＤＤ方式は、光ビームの光学的な限界分解能以下の周期の微小記録磁区からも非常に大きな信号を再生することができるため、光ヘッドに備えられたレーザダイオードのレーザ光波長、対物レンズの開口数ＮＡなどを変更することなく、光磁気ディスクを高密度化することが可能な有力な方式の１つとなっている（例えば、特許文献１参照。）。
【０００４】
【特許文献１】特開平１２−３０６２８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、一般に光磁気ディスクなどに記録されているデジタルデータを再生する場合、記録されているデジタルデータから検出した再生信号である再生ＲＦ（Radio Frequency）信号よりクロック信号を抽出し、そのクロック信号に同期して、検出した再生ＲＦ信号からデジタルデータを再生する自己同期を利用することが多い。このような自己同期においては、検出した再生ＲＦ信号からＰＬＬ（Phase Locked Loop）回路でクロック信号を抽出する。なお、このＰＬＬ回路で抽出されるクロック信号はチャンネルクロックとも呼ばれている。
【０００６】
検出された再生ＲＦ信号には、光磁気ディスクへのデジタルデータ記録時に生ずる僅かな誤差や、光磁気ディスク成形時の条件など、避け難い様々な原因により位相のずれが生じ、再生ＲＦ信号のアイ・パターンが上下の対称性を失うアシンメトリと呼ばれる現象が起こってしまう。再生ＲＦ信号にアシメトリが生ずると、上述したＰＬＬ回路において正しくクロック信号を抽出することができなくなってしまい、デジタルデータを正確に再生することができないといった問題がある。
【０００７】
上述したＤＷＤＤ方式では、再生ＲＦ信号の低域周波数成分におけるゆらぎを除去するために、再生信号を微分した信号が用いられるため、クロック信号も、この微分した再生ＲＦ信号から抽出されることになる。
【０００８】
ＤＷＤＤ方式で再生され、微分処理した再生ＲＦ信号において、アシンメトリが生じていない場合の波形を図１７（ａ）に示し、アシンメトリが生じている場合の波形を図１７（ｂ）に示す。
【０００９】
図１７（ａ）に示すアシンメトリがない微分処理後の再生ＲＦ信号の波形は、極性の変化点において頂点をとっており、チャンネルクロックの立ち上がりタイミングも一致している。このようにアシンメトリがない再生ＲＦ信号からは、正確なデータ再生をすることができる。
【００１０】
一方、図１７（ｂ）に示すアシンメトリがある微分処理後の再生ＲＦ信号の波形は、図１７（ａ）における極性の変化点において頂点とはならず、チャンネルクロックの立ち上がりタイミングとずれが生じている。したがって、このようにアシンメトリがある再生ＲＦ信号からは、正確にデータ再生をすることができないといった問題がある。
【００１１】
そこで、本発明は、上述したような問題を解決するために案出されたものであり、微分処理後の再生ＲＦ信号のアシンメトリを除去するように波形補正をする信号処理装置及びその方法、波形補正した微分処理後の再生ＲＦ信号を用いてデータを再生する再生装置を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上述の目的を達成するために、本発明に係る再生装置は、光磁気記録媒体に記録された所定の情報を再生する再生装置において、光磁気記録媒体から再生した再生信号を微分した微分信号を所定の周波数のシステムクロック信号に同期してサンプリングしたサンプリング値から、第１のＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する第１の補間値算出手段と、上記第１の補間値算出手段によって補間された補間値から上記微分信号の第１の波形の上記第１のＰＬＬクロック位相信号との位相誤差である第１の位相誤差を算出する第１の位相誤差算出手段と、上記第１の位相誤差算出手段によって算出された上記第１の位相誤差に応じて周波数を調整しながら上記第１のＰＬＬクロック位相信号を生成する第１のＰＬＬクロック位相信号生成手段と、上記第１のＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第１の補間値算出手段によって算出された補間値の出力タイミングとなる第１の出力イネーブル信号を生成する第１の出力イネーブル信号生成手段と、上記第１の出力イネーブル信号生成手段によって生成された第１の出力イネーブル信号に同期して、出力された上記微分信号の補間値を一時的に記憶する第１の記憶手段と、上記システムクロック信号に同期してサンプリングしたサンプリング値から、第２のＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する第２の補間値算出手段と、上記第２の補間値算出手段によって補間された補間値から上記微分信号の第２の波形の上記第２のＰＬＬクロック位相信号との位相誤差である第２の位相誤差を算出する第２の位相誤差算出手段と、上記第２の位相誤差算出手段によって算出された上記第２の位相誤差に応じて周波数を調整しながら上記第２のＰＬＬクロック位相信号を生成する第２のＰＬＬクロック位相信号生成手段と、上記第２のＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第２の補間値算出手段によって算出された補間値の出力タイミングとなる第２の出力イネーブル信号を生成する第２の出力イネーブル信号生成手段と、上記第２の出力イネーブル信号生成手段によって生成された第２の出力イネーブル信号に同期して、出力された上記微分信号の補間値を一時的に記憶する第２の記憶手段と、上記システムクロック信号に同期してサンプリングしたサンプリング値から、第３のＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する第３の補間値算出手段と、上記第３の補間値算出手段によって補間された補間値から上記微分信号の上記第３のＰＬＬクロック位相信号との位相誤差である第３の位相誤差を算出する第３の位相誤差算出手段と、上記第３の位相誤差算出手段によって算出された上記第３の位相誤差に応じて周波数を調整しながら上記第３のＰＬＬクロック位相信号を生成する第３のＰＬＬクロック位相信号生成手段と、上記第３のＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第３の補間値算出手段によって算出された補間値の出力タイミングとなる第３の出力イネーブル信号を生成する第３の出力イネーブル信号生成手段と、上記第３の出力イネーブル信号生成手段によって生成された第３の出力イネーブル信号に同期して出力される上記第３の補間値算出手段によって算出された時間的に連続する少なくとも３点以上の上記第３の補間値の振幅値から、上記微分信号の現在の波形を推定する波形推定手段と、上記波形推定手段によって推定された上記微分信号の現在の波形に基づいて、上記第１の記憶手段に記憶された上記微分信号の補間値を出力させるのか、上記第２の記憶手段に記憶された上記微分信号の補間値を出力させるのかを選択する選択手段と、上記選択手段によって選択された上記第１の記憶手段又は上記第２の記憶手段に記憶された上記微分信号の補間値を、上記第３の出力イネーブル信号生成手段によって生成された上記第３の出力イネーブル信号に同期して出力させる出力手段とを備えることを特徴とする。
【００１３】
上述の目的を達成するために、本発明に係る信号処理装置は、再生信号を微分した微分信号を所定の周波数のシステムクロック信号に同期してサンプリングしたサンプリング値から、第１のＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する第１の補間値算出手段と、上記第１の補間値算出手段によって補間された補間値から上記微分信号の第１の波形の上記第１のＰＬＬクロック位相信号との位相誤差である第１の位相誤差を算出する第１の位相誤差算出手段と、上記第１の位相誤差算出手段によって算出された上記第１の位相誤差に応じて周波数を調整しながら上記第１のＰＬＬクロック位相信号を生成する第１のＰＬＬクロック位相信号生成手段と、上記第１のＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第１の補間値算出手段によって算出された補間値の出力タイミングとなる第１の出力イネーブル信号を生成する第１の出力イネーブル信号生成手段と、上記第１の出力イネーブル信号生成手段によって生成された第１の出力イネーブル信号に同期して、出力された上記微分信号の補間値を一時的に記憶する第１の記憶手段と、上記システムクロック信号に同期してサンプリングしたサンプリング値から、第２のＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する第２の補間値算出手段と、上記第２の補間値算出手段によって補間された補間値から上記微分信号の第２の波形の上記第２のＰＬＬクロック位相信号との位相誤差である第２の位相誤差を算出する第２の位相誤差算出手段と、上記第２の位相誤差算出手段によって算出された上記第２の位相誤差に応じて周波数を調整しながら上記第２のＰＬＬクロック位相信号を生成する第２のＰＬＬクロック位相信号生成手段と、上記第２のＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第２の補間値算出手段によって算出された補間値の出力タイミングとなる第２の出力イネーブル信号を生成する第２の出力イネーブル信号生成手段と、上記第２の出力イネーブル信号生成手段によって生成された第２の出力イネーブル信号に同期して、出力された上記微分信号の補間値を一時的に記憶する第２の記憶手段と、上記システムクロック信号に同期してサンプリングしたサンプリング値から、第３のＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する第３の補間値算出手段と、上記第３の補間値算出手段によって補間された補間値から上記微分信号の上記第３のＰＬＬクロック位相信号との位相誤差である第３の位相誤差を算出する第３の位相誤差算出手段と、上記第３の位相誤差算出手段によって算出された上記第３の位相誤差に応じて周波数を調整しながら上記第３のＰＬＬクロック位相信号を生成する第３のＰＬＬクロック位相信号生成手段と、上記第３のＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第３の補間値算出手段によって算出された補間値の出力タイミングとなる第３の出力イネーブル信号を生成する第３の出力イネーブル信号生成手段と、上記第３の出力イネーブル信号生成手段によって生成された第３の出力イネーブル信号に同期して出力される上記第３の補間値算出手段によって算出された時間的に連続する少なくとも３点以上の上記第３の補間値の振幅値から、上記微分信号の現在の波形を推定する波形推定手段と、上記波形推定手段によって推定された上記微分信号の現在の波形に基づいて、上記第１の記憶手段に記憶された上記微分信号の補間値を出力させるのか、上記第２の記憶手段に記憶された上記微分信号の補間値を出力させるのかを選択する選択手段と、上記選択手段によって選択された上記第１の記憶手段又は上記第２の記憶手段に記憶された上記微分信号の補間値を、上記第３の出力イネーブル信号生成手段によって生成された上記第３の出力イネーブル信号に同期して出力させる出力手段とを備えることを特徴とする。
【００１４】
上述の目的を達成するために、本発明に係る信号処理方法は、再生信号を微分した微分信号を所定の周波数のシステムクロック信号に同期してサンプリングしたサンプリング値から、第１のＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する第１の補間値算出工程と、上記第１の補間値算出工程によって補間された補間値から上記微分信号の第１の波形の上記第１のＰＬＬクロック位相信号との位相誤差である第１の位相誤差を算出する第１の位相誤差算出工程と、上記第１の位相誤差算出工程によって算出された上記第１の位相誤差に応じて周波数を調整しながら上記第１のＰＬＬクロック位相信号を生成する第１のＰＬＬクロック位相信号生成工程と、上記第１のＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第１の補間値算出工程によって算出された補間値の出力タイミングとなる第１の出力イネーブル信号を生成する第１の出力イネーブル信号生成工程と、上記第１の出力イネーブル信号生成工程によって生成された第１の出力イネーブル信号に同期して、出力された上記微分信号の補間値を一時的に第１の記憶手段に記憶する第１の記憶工程と、上記システムクロック信号に同期してサンプリングしたサンプリング値から、第２のＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する第２の補間値算出工程と、上記第２の補間値算出工程によって補間された補間値から上記微分信号の第２の波形の上記第２のＰＬＬクロック位相信号との位相誤差である第２の位相誤差を算出する第２の位相誤差算出工程と、上記第２の位相誤差算出工程によって算出された上記第２の位相誤差に応じて周波数を調整しながら上記第２のＰＬＬクロック位相信号を生成する第２のＰＬＬクロック位相信号生成工程と、上記第２のＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第２の補間値算出工程によって算出された補間値の出力タイミングとなる第２の出力イネーブル信号を生成する第２の出力イネーブル信号生成工程と、上記第２の出力イネーブル信号生成工程によって生成された第２の出力イネーブル信号に同期して、出力された上記微分信号の補間値を一時的に第２の記憶手段に記憶する第２の記憶工程と、上記システムクロック信号に同期してサンプリングしたサンプリング値から、第３のＰＬＬクロック位相信号のゼロクロス点における上記微分信号の補間値を算出する第３の補間値算出工程と、上記第３の補間値算出工程によって補間された補間値から上記微分信号の上記第３のＰＬＬクロック位相信号との位相誤差である第３の位相誤差を算出する第３の位相誤差算出工程と、上記第３の位相誤差算出工程によって算出された上記第３の位相誤差に応じて周波数を調整しながら上記第３のＰＬＬクロック位相信号を生成する第３のＰＬＬクロック位相信号生成工程と、上記第３のＰＬＬクロック位相信号のゼロクロス点直後の上記システムクロックの立ち上がりを周期とし、上記第３の補間値算出工程によって算出された補間値の出力タイミングとなる第３の出力イネーブル信号を生成する第３の出力イネーブル信号生成工程と、上記第３の出力イネーブル信号生成工程によって生成された第３の出力イネーブル信号に同期して出力される上記第３の補間値算出工程によって算出された時間的に連続する少なくとも３点以上の上記第３の補間値の振幅値から、上記微分信号の現在の波形を推定する波形推定工程と、上記波形推定工程によって推定された上記微分信号の現在の波形に基づいて、上記第１の記憶手段に記憶された上記微分信号の補間値を出力させるのか、上記第２の記憶手段に記憶された上記微分信号の補間値を出力させるのかを選択する選択工程と、上記選択工程によって選択された上記第１の記憶手段又は上記第２の記憶手段に記憶された上記微分信号の補間値を、上記第３の出力イネーブル信号生成工程によって生成された上記第３の出力イネーブル信号に同期して出力させる出力工程とを備えることを特徴とする。
【発明の効果】
【００１５】
本発明は、再生信号を微分した微分信号から第１の位相誤差を検出し、検出した第１の位相誤差を相殺するように微分信号を補正した補間値を算出し、算出した補間値を第１の記憶手段に記憶させる。同様に上記微分信号から第２の位相誤差を検出し、検出した第２の位相誤差を相殺するように微分信号を補正した補間値を算出し、算出した補間値を第２の記憶手段に記憶させる。
【００１６】
そして、第３の補間値算出手段によって、微分信号から検出した第３の位相誤差を相殺するように微分信号を補正した補間値から、波形推定手段で、上記微分信号の現在の波形を推定し、推定された現在の波形に基づいて、上記第１の記憶手段又は上記第２の記憶手段に記憶させた補間値を選択的に出力させる。
【００１７】
これにより、微分信号の第１の位相誤差と、第２の位相誤差とを個別に補正し、さらに出力段において第１の位相誤差と、第２の位相誤差とを共に除去した補間値を出力させることができる。つまり、本発明は、再生信号を微分した微分信号に不規則に現れる位相ずれによるアシンメトリを確実に除去することが可能となる。
【００１８】
したがって、本発明は、再生信号を微分した微分信号からアシンメトリが除去されることで、光磁気記録媒体に記録された所定の情報を正確に再生することが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係る再生装置並びに信号処理装置及びその方法の実施の形態を図面を参照にして詳細に説明する。
【００２０】
図１を用いて、本発明の第１の実施の形態として示すディスクドライブ装置１について説明をする。ディスクドライブ装置１は、ディスク状の光磁気記録媒体として一般的に知られているミニディスク（登録商標）方式の記録媒体のうち、高密度記録可能な新規記録媒体に、新規変復調記録を適用して記録容量を増加させたディスク、「次世代ＭＤ」に記録されたデータを再生する再生装置である。
【００２１】
次世代ＭＤは、例えば、磁壁移動検出方式（ＤＷＤＤ：Domain Wall Displacement Detection）などの高密度化記録技術を適用した記録媒体であって、従来のミニディスクとは、物理フォーマットが異なっている。次世代ＭＤは、トラックピッチが１．２５μｍ、ピット長が０．１６μｍ／ｂｉｔであり、線方向に高密度化されている。
【００２２】
また、従来のミニディスクとの互換をとるため、光学系、読み出し方式、サーボ処理等は、従来の規格に準じて、レーザ波長λは、λ＝７８０ｎｍ、光学ヘッドの開口率は、ＮＡ＝０．４５とする。記録方式は、グルーブ記録方式、アドレス方式は、ＡＤＩＰを利用した方式とする。また筐体外径も従来のミニディスクと同一規格とする。
【００２３】
ただし、従来のミニディスクと同等の光学系を用いて、上述のように従来より狭いトラックピッチ、及び線密度（ピット長）を読み取る際には、デトラックマージン、ランド及びグルーブからのクロストーク、ウォブルのクロストーク、フォーカス漏れ、ＣＴ信号等における制約条件を解消する必要がある。そのため、次世代ＭＤでは、グルーブの溝深さ、傾斜、幅などを変更した点が特徴的である。具体的には、グルーブの溝深さを１６０ｎｍ〜１８０ｎｍ、傾斜を６０°〜７０°、幅を６００ｎｍ〜８００ｎｍの範囲と定める。
【００２４】
また、記録データの変調方式として、高密度記録に適合したＲＬＬ（１−７）ＰＰ変調方式を採用している。したがって、チャンネルクロック周期をＴとすると、２Ｔ〜８Ｔの信号に変調されている。また、誤り訂正方式としては、より訂正能力の高いＢＩＳ付きのＲＳ−ＬＤＣ方式を用いている。
【００２５】
データインタリーブは、ブロック完結型とする。これによりデータの冗長度は、２０．５０％になる。またデータの検出方式は、ＰＲ（１，−１）ＭＬによるビタビ復号方式を用いる。また、データの最小書き換え単位であるクラスタは、１６セクタ、６４ｋＢで構成されている。
【００２６】
ディスク駆動方式には、ＺＣＡＶ（Zone Constant Angular Velocity）方式を用い、その線速度は、２．０ｍ／ｓとする。記録再生時の標準データレートは、１．２３ＭＢ／ｓである。したがって、次世代ＭＤでは、ＤＷＤＤ方式及びこの駆動方式を採用することにより、総記録容量を約１ＧＢにできる。
【００２７】
ディスクドライブ装置１は、このような次世代ＭＤを装着し、次世代ＭＤに記録されたデジタルデータを再生する。以下の説明において、ディスクドライブ装置１に装着されデジタルデータが再生される次世代ＭＤをディスク５０とする。
【００２８】
ディスクドライブ装置１は、次世代ＭＤの再生にＰＲ（１，２，１）ＭＬ及びビタビ復号を用いたデータ検出に基づくＲＬＬ（１−７）復調・ＲＳ−ＬＤＣデコードを実行する。ディスクドライブ装置１は、装着されたディスク５０をスピンドルモータ１１によってＣＬＶ方式又はＺＣＡＶ方式にて回転駆動する。再生時には、このディスク５０に対して、光学ヘッド１２からレーザ光が照射される。
【００２９】
光学ヘッド１２は、再生時に、磁気カー効果により反射光からデータを検出するための比較的低レベルのレーザ出力を行う。このため、光学ヘッド１２は、レーザ出力手段としてのレーザダイオード、偏光ビームスプリッタや対物レンズ等からなる光学系及び反射光を検出するためのディテクタが搭載されている。光学ヘッド１２に備えられる対物レンズとしては、例えば２軸機構によってディスク半径方向及びディスクに接離する方向に変位可能に保持されている。
【００３０】
また、ディスクドライブ装置１は、図示しないが光学ヘッド１２全体をディスク半径方向に移動させるためのスレッドモータ及びスレッド機構が備えられている。
【００３１】
このディスクドライブ装置１では、光学ヘッド１２による再生ヘッド系、スピンドルモータ１１によるディスク回転駆動系のほかに、再生処理系、サーボ系等が設けられる。
【００３２】
また、再生処理系としては、次世代ＭＤの再生時にＲＬＬ（１−７）ＰＰ変調に対応する復調（ＰＲ（１，２，１）ＭＬ及びビタビ復号を用いたデータ検出に基づくＲＬＬ（１−７）復調）、ＲＳ−ＬＤＣデコードを行うブロックとが設けられる。
【００３３】
まず、再生処理系について説明をする。ディスク５０を再生する際、光学ヘッド１２が備える図示しないレーザダイオードは、レーザドライバ２２の制御によって、再生に適切なレーザパワーが出力されるように制御される。光学ヘッド１２が備える図示しないレーザダイオードから出力されるレーザ光は、ディスク５０に照射される。ディスク５０に記録されている変調済みのデータは、光学ヘッド１２が備える図示しないレーザダイオードのレーザ光の反射光として、同じく光学ヘッド１２が備える図示しないフォトディテクタによって検出されＲＦアンプ１３に供給される。
【００３４】
ＲＦアンプ１３では、入力された検出情報に対して電流−電圧変換、増幅、マトリクス演算等を行い、再生情報としての再生ＲＦ信号、トラッキングエラー信号ＴＥ、フォーカスエラー信号ＦＥ、グルーブ情報（ディスク５０にトラックのウォブリングにより記録されているＡＤＩＰ情報）等を抽出する。ＲＦアンプ１３で得られた再生ＲＦ信号は、微分回路１４に供給される。
【００３５】
微分回路１４は、ＲＦアンプ１３から供給された再生ＲＦ信号に微分処理を施し、低域周波数成分を除去する。微分処理が施された再生ＲＦ信号は、Ａ／Ｄ（Analog to Digital）コンバータ２３に供給される。
【００３６】
Ａ／Ｄコンバータ２３は、微分回路１４で微分処理されたアナログの再生ＲＦ信号をデジタルの再生ＲＦ信号に変換する。
【００３７】
Ａ／Ｄコンバータ２３でデジタル信号に変換された再生ＲＦ信号は、イコライザ２４でイコライジング処理され、ＡＧＣ（Active Gain Control）２５でゲイン調整がなされ、信号処理回路１５に供給される。
【００３８】
信号処理回路１５は、微分回路１４で微分処理され、Ａ／Ｄコンバータ２３、イコライザ２４、ＡＧＣ２５を介して供給される微分処理後の再生ＲＦ信号の波形から、アシンメトリなどを除去するように補正する。また、信号処理回路１５は、補正した微分処理後の再生ＲＦ信号からデータを再生する際のタイミングであるＲＦイネーブル信号を生成する。信号処理回路１５は、ディスクドライブ装置１に備えられた図示しない水晶発振器から出力される所定の周波数のクロック信号（以下、このクロック信号をシステムクロックと呼ぶ。）で動作する。なお、信号処理回路１５の構成及び動作については、後で詳細に説明をする。
【００３９】
信号処理回路１５で、波形補正された微分処理後の再生ＲＦ信号は、ＲＬＬ（１−７）ＰＰ復調部１６及びＲＳ−ＬＤＣデコーダ１７で信号処理される。微分処理後の再生ＲＦ信号は、ＲＬＬ（１−７）ＰＰ復調部１６において、ＰＲ（１，２，１）ＭＬ又はＰＲ（１，−１）ＭＬ、及びビタビ復号を用いたデータ検出によりＲＬＬ（１−７）符号列としての再生データを得て、このＲＬＬ（１−７）符号列に対してＲＬＬ（１−７）復調処理が行われる。さらに、ＲＳ−ＬＤＣデコーダ１７にて誤り訂正及びデインタリーブ処理される。
【００４０】
ＲＦアンプ１３から出力されるトラッキングエラー信号ＴＥ、フォーカスエラー信号ＦＥは、サーボ回路１８に供給され、グルーブ情報は、ＡＤＩＰ復調部１９に供給される。
【００４１】
ＡＤＩＰ復調部１９は、グルーブ情報に対してバンドパスフィルタにより帯域制限してウォブル成分を抽出した後、ＦＭ復調、バイフェーズ復調を行ってＡＤＩＰアドレスを抽出する。抽出された、ディスク上の絶対アドレス情報であるＡＤＩＰアドレスは、システムコントローラ２０に供給される。またグルーブ情報は、スピンドルサーボ制御のためにサーボ回路１８に戻される。
【００４２】
システムコントローラ２０では、各ＡＤＩＰアドレスに基づいて、所定の制御処理を実行する。
【００４３】
サーボ回路１８は、例えばグルーブ情報に対して再生クロック（デコード時のＰＬＬ系クロック）との位相誤差を積分して得られる誤差信号に基づき、ＣＬＶサーボ制御及びＺＣＡＶサーボ制御のためのスピンドルエラー信号を生成する。
【００４４】
また、サーボ回路１８は、スピンドルエラー信号や、上記のようにＲＦアンプ１３から供給されたトラッキングエラー信号、フォーカスエラー信号、或いはシステムコントローラ２０からのトラックジャンプ指令、アクセス指令等に基づいて各種サーボ制御信号（トラッキング制御信号、フォーカス制御信号、スレッド制御信号、スピンドル制御信号等）を生成し、モータドライバ２１に対して出力する。すなわち、上記サーボエラー信号や指令に対して位相補償処理、ゲイン処理、目標値設定処理等の必要処理を行って各種サーボ制御信号を生成する。
【００４５】
モータドライバ２１では、サーボ回路１８から供給されたサーボ制御信号に基づいて所定のサーボドライブ信号を生成する。ここでのサーボドライブ信号としては、２軸機構を駆動する２軸ドライブ信号（フォーカス方向、トラッキング方向の２種）、スレッド機構を駆動するスレッドモータ駆動信号、スピンドルモータ１１を駆動するスピンドルモータ駆動信号となる。このようなサーボドライブ信号により、ディスク５０に対するフォーカス制御、トラッキング制御、及びスピンドルモータ１１に対するＣＬＶ制御又はＺＣＡＶ制御が行われる。
【００４６】
レーザドライバ２２は、上記のような再生時において光学ヘッド１２が備える図示しないレーザダイオードにレーザ発光動作を実行させる。
【００４７】
システムコントローラ２０は、以上の各動作（アクセス、各種サーボ、データ読出の各動作）が実行されるように各構成を制御する。
【００４８】
続いて、図２を用いて信号処理回路１５について説明をする。信号処理回路１５は、微分回路１４によって微分処理されＡ／Ｄコンバータ２３、イコライザ２４、ＡＧＣ２５を介して供給される再生ＲＦ信号のアシンメトリを除去するように波形を補正する。ここで、微分回路１４によって微分処理された再生ＲＦ信号に現れるアシンメトリについて説明をする。
【００４９】
アシンメトリは、従来の技術でも説明したように再生ＲＦ信号の位相ずれにより対称性がくずれたことを示しており、ディスク５０から再生され、微分回路１４で微分処理された再生ＲＦ信号にアシンメトリがあると正確にデータを再生することができない。アシンメトリは、ディスク５０に記録されたデータの記録状況、例えば、記録時に印加する磁界の漏れ磁界による影響や、様々な原因によって生じ、具体的には、図３に示すような位相のずれとして示される。実線で示した波形Ａがアシンメトリのない場合の再生ＲＦ信号の微分波形で、点線で示した波形Ｂがアシンメトリの生じた場合の再生ＲＦ信号の微分波形である。
【００５０】
図３に示す波形Ａからも分かるように、微分回路１４で微分処理された再生ＲＦ信号は、極性の切り替わり点で振幅が極大、又は極小となっている。一方、アシンメトリを生じている波形Ｂの極大点、極小点は、波形Ａの極大点、極小点と、それぞれずれている。
【００５１】
再生ＲＦ信号を微分した際の、極大点、極小点は、微分前の再生ＲＦ信号におけるいわゆるゼロクロス点に相当するため、極性の変化、つまり連続する“１”，“０”のデジタルデータが変化する個所である。したがって、再生ＲＦ信号を微分した際の極大点、極小点は、データ再生において、非常に重要であり、極大点、極小点にずれがあると正確なデータ再生ができなくなってしまう。
【００５２】
アシンメトリは、ディスク５０のある個所におけるデータ記録状況など、突発的な原因で生ずるため、周期的な位相ずれとして扱うことが非常に困難である。例えば、図３に示すように、極大点近傍では波形Ｂが、波形Ａに対して位相が進んでいたり、極小点近傍では、波形Ｂが、波形Ａに対して位相が遅れていたりといったように、不規則である。したがって、このようなアシンメトリを生じている微分処理をした再生ＲＦ信号からクロック信号を抽出すべく単一のＰＬＬ回路を用いた場合、不規則に生ずる位相のずれに追従することができず、正確なクロック信号の抽出が行えない。
【００５３】
そこで、信号処理回路１５では、極大点側、つまり、再生ＲＦ信号の上に凸となっている微分波形の位相ずれに追従するデジタルＰＬＬ回路３２と、極小点側、つまり、再生ＲＦ信号の下に凸となっている微分波形の位相ずれに追従するデジタルＰＬＬ回路３３とを備えている。
【００５４】
微分回路１４で、微分処理された再生ＲＦ信号は、Ａ／Ｄコンバータ２３、イコライザ２４、ＡＧＣ２５を介して、信号処理回路１５のデジタルＰＬＬ回路３２、デジタルＰＬＬ回路３３に供給される。デジタルＰＬＬ回路３２を介して出力される値は、上に凸となっている微分波形の位相ずれに追従しているため、下に凸となっている微分波形の位相ずれは、そのままとなっている値である。また、デジタルＰＬＬ回路３３を介して出力される値は、下に凸となっている微分波形の位相ずれに追従しているため、上に凸となっている微分波形の位相ずれは、そのままとなっている値である。
【００５５】
したがって、信号処理回路１５から後段のＲＬＬ（１−７）ＰＰ復調部１６に供給する値は、微分した再生ＲＦ信号が上に凸となっているタイミングでは、デジタルＰＬＬ回路３２から出力される値を供給し、下に凸となっているタイミングでは、デジタルＰＬＬ回路３３から出力される値を積極的に供給する必要がある。
【００５６】
そこで、信号処理回路１５は、デジタルＰＬＬ回路３２、又はデジタルＰＬＬ回路３３からの出力値のいずれかを選択的にＲＬＬ（１−７）ＰＰ復調部１６に供給するセレクタ３７を備えている。デジタルＰＬＬ回路３２、及びデジタルＰＬＬ回路３３の後段には、それぞれバッファ３５，３６が備えられており、デジタルＰＬＬ回路３２、デジタルＰＬＬ回路３３からの出力値を一時的に格納する。バッファ３５、バッファ３６は、デジタルＰＬＬ回路３２、デジタルＰＬＬ回路３３のそれぞれの出力値の出力タイミングとのずれを緩衝させる。
【００５７】
また、信号処理回路１５は、セレクタ３７において、デジタルＰＬＬ回路３２、又はデジタルＰＬＬ回路３３からの出力値を選択する際の情報をセレクタ３７に通知するために、デジタルＰＬＬ回路３１と、バッファ３８と、ステートディテクタ３４とを備えている。
【００５８】
デジタルＰＬＬ回路３１は、デジタルＰＬＬ回路３２，３３と同様に、微分回路１４で微分処理された再生ＲＦ信号が、Ａ／Ｄコンバータ２３、イコライザ２４、ＡＧＣ２５を介して供給される。デジタルＰＬＬ回路３１は、再生ＲＦ信号の微分波形が上に凸となっている場合、下に凸となっている場合、どちらの位相ずれにも追従するようなＰＬＬ回路である。
【００５９】
バッファ３８は、デジタルＰＬＬ回路３１の後段に設置され、デジタルＰＬＬ回路３１からの出力値を一時的に格納させて、バッファ３５，３６と同様に、デジタルＰＬＬ回路３２、デジタルＰＬＬ回路３３のそれぞれの出力値の出力タイミングとのずれを緩衝させる。
【００６０】
ステートディテクタ３４は、バッファ３８の後段に設置され、バッファ３８に格納された出力値を所定のタイミングで読み出し、読み出した出力値から、再生ＲＦ信号の微分波形が現在どのような形状であるのか特定し、セレクタ３７に通知する。
【００６１】
続いて、このような信号処理回路１５の構成についてさらに詳細に説明をする。
【００６２】
まず、図４を用いてデジタルＰＬＬ回路３１について説明をする。デジタルＰＬＬ回路３１は、オーバーサンプリングフィルタ４１と、補間回路４２と、位相誤差検出回路４３と、ループフィルタ４４と、位相発生回路４５とを備えている。
【００６３】
オーバーサンプリングフィルタ４１は、微分回路１４によって微分処理され、Ａ／Ｄコンバータ２３、イコライザ２４、ＡＧＣ２５を介して供給される微分処理後の再生ＲＦ信号を、システムクロックに同期してオーバーサンプリングする。オーバーサンプリングフィルタ４１によって、オーバーサンプリングされた値（所定の値のデジタル値）は、補間回路４２に供給される。
【００６４】
補間回路４２は、システムクロックで動作し、オーバーサンプリングフィルタ４１から供給されるオーバーサンプリング値から、位相信号発生回路４５より供給されるＰＬＬクロック位相信号の位相がゼロとなるタイミング、つまりゼロクロスするタイミングでの微分処理後の再生ＲＦ信号の値（補間値）を、線形補間することで算出する。
【００６５】
また、補間回路４２は、後述する位相発生回路４５より供給されるＰＬＬクロック位相信号がゼロクロスするタイミングに最も近いシステムクロックの立ち上がりを周期とするパルス信号であるＲＦイネーブル信号を生成する。ＲＦイネーブル信号は、自己同期を利用したデジタルデータの再生におけるチャンネルクロックに相当するパルス信号である。
【００６６】
補間回路４２で算出された補間値は、同じく補間回路４２で生成されたＲＦイネーブル信号に同期して、ＲＦイネーブル信号と共に位相誤差検出回路４３に供給される。さらに、このＲＦイネーブル信号と、補間値とは、デジタルＰＬＬ回路３１の出力値として、図２に示すステートディテクタ３４、セレクタ３７、及び、信号処理回路１５の外部へ供給される。
【００６７】
図５に、位相発生回路４５から供給されるＰＬＬクロック位相信号と、ＰＬＬクロック位相信号のゼロクロス時における補間値と、補間値の出力タイミングであるＲＦイネーブル信号とを、システムクロックとのタイミングチャートとして示す。図５に示すようにオーバーサンプリング値によって線形補間されたＰＬＬクロック位相信号のゼロクロス時の補間値は、ＲＦイネーブル信号に同期して出力される。また、図５に示すようにＲＦイネーブル信号の周波数は一定ではなく、平均するとシステムクロックのクロック周波数の約１／２倍となっている。
【００６８】
再び、図４に戻り、デジタルＰＬＬ回路３１の構成の説明を続ける。位相誤差検出回路４３は、システムクロックで動作し、補間回路４２からＲＦイネーブル信号に同期して供給される微分処理後の再生ＲＦ信号の補間値から位相誤差を検出し、位相誤差信号としてループフィルタ４４に供給する。
【００６９】
位相誤差検出回路４３は、図６に示すように、位相誤差を検出し位相誤差信号を生成する位相誤差検出部５３を備えている。また、位相誤差検出回路４３は、ＲＦイネーブル信号に同期して供給される補間値の位相誤差検出部５３への出力タイミングをＲＦイネーブル信号の１周期分遅延させる遅延回路５１と、補間値の位相誤差検出部５３への出力タイミングを遅延回路５１の出力タイミングよりさらにＲＦイネーブル信号の１周期分遅延させる遅延回路５２とを備えている。
【００７０】
例えば、位相誤差検出部５３には、ＲＦイネーブル信号に同期して補間回路４２から供給される補間値、ＲＦ１Ａと、１周期前のＲＦイネーブル信号に同期して補間回路４２から供給され、遅延回路５１で遅延された補間値、ＲＦ＿ｄ１Ａと、２周期前のＲＦイネーブル信号に同期して補間回路４２から供給され、遅延回路５２で遅延された補間値、ＲＦ＿ｄ２Ａとが供給される。
【００７１】
位相誤差検出部５３は、供給される３つの補間値、ＲＦ１Ａ、ＲＦ＿ｄ１Ａ、ＲＦ＿ｄ２Ａから、微分処理された再生ＲＦ信号の波形、つまり、上に凸の微分波形であるのか、下に凸の微分波形であるのかを判定し、判定された波形に応じて、位相誤差信号を算出する。
【００７２】
まず、位相誤差検出部５３が、３つの補間値から、微分処理後の再生ＲＦ信号の波形が、上に凸の微分波形であることを判定し、位相誤差信号を生成する場合について説明をする。
【００７３】
図７に、３つの補間値、ＲＦ１Ａ、ＲＦ＿ｄ１Ａ、ＲＦ＿ｄ２Ａによって再現される微分処理後の再生ＲＦ信号の波形を示す。実線で示すＥＵ１は、アシンメトリのある微分波形であり、点線で示したＲＵ１は、アシンメトリのない微分波形である。ＥＵ１は、ＲＵ１より位相が進んでいる。
【００７４】
位相誤差検出部５３は、３つの補間値、ＲＦ１Ａ、ＲＦ＿ｄ１Ａ、ＲＦ＿ｄ２Ａが供給されると、以下に示す（１）〜（３）式までの条件式を全て満たした場合に、上に凸の微分波形であると判定する。
【００７５】
ＲＦ＿ｄ１Ａ＞Ｈｉｇｈ＿Ｔｈｒｅｓｈ０  ・  ・  ・  （１）
ＲＦ＿ｄ１Ａ＞ＲＦ１Ａ                  ・  ・  ・  （２）
ＲＦ＿ｄ１Ａ＞ＲＦ＿ｄ２Ａ              ・  ・  ・  （３）
（１）式中のＨｉｇｈ＿Ｔｈｒｅｓｈ０は、振幅値“０”と、最大振幅値“１”との間に設定されるしきい値である。ＲＦ＿ｄ１ＡがＨｉｇｈ＿Ｔｈｒｅｓｈ０以上であると、つまり（１）式を満たすとＲＦ＿ｄ１Ａにおいて極大となる可能性がある。
【００７６】
３つの補間値、ＲＦ１Ａ、ＲＦ＿ｄ１Ａ、ＲＦ＿ｄ２Ａが、（１）〜（３）式までの条件式を全て満たすと、ＲＦ１Ａ、ＲＦ＿ｄ１Ａ、ＲＦ＿ｄ２Ａは、図７に示すＥＵ１、又はＲＵ１のような上に凸の微分波形であると判定することができる。
【００７７】
続いて、位相誤差検出部５３は、上に凸の微分波形であることが分かると補間値、ＲＦ１Ａ、ＲＦ＿ｄ２を用いて位相誤差を算出する。
【００７８】
図７に示すＲＵ１は、アシンメトリがない微分波形であり、補間値、ＲＦ１Ａ、ＲＦ＿ｄ１Ａ、ＲＦ＿ｄ２Ａの振幅値は、それぞれ、０，１，０となっている。特に、ＲＦ１Ａ、ＲＦ＿ｄ２Ａの振幅値は、全く同じである。
【００７９】
一方、ＥＵ１は、アシンメトリがある微分波形であり、補間値、ＲＦ１Ａ、ＲＦ＿ｄ１Ａ、ＲＦ＿ｄ２Ａの振幅値は、それぞれ、０とＨｉｇｈ＿Ｔｈｒｅｓｈ０との間の値、Ｈｉｇｈ＿Ｔｈｒｅｓｈ０と１との間の値、０以下の値となっている。
【００８０】
ＲＵ１は、アシメトリがないため、このような再生ＲＦ信号の微分波形を補正する必要はない。つまり、位相誤差はゼロである。そこでＲＦ１Ａと、ＲＦ＿ｄ２Ａとの差分をとって位相誤差とすると、位相誤差がゼロとなり、この要求を満たすことができる。
【００８１】
また、ＥＵ１は、アシンメトリがあるため、再生ＲＦ信号の微分波形を補正する必要がある。ＥＵ１のＲＦ１Ａと、ＲＵ１のＲＦ１Ａとの振幅値の差は、他の２つの補間値同士の振幅値の差と比べて最大となっており、ＥＵ１のＲＦ＿ｄ２Ａと、ＲＵ１のＲＦ＿ｄ２Ａとの振幅値の差は最小である。したがって、ＲＦ１Ａと、ＲＦ＿ｄ２Ａとの差分をとって位相誤差とすると、大きな位相誤差値を得ることができる。
【００８２】
このような理由により、位相誤差検出部５３では、ＲＦ１Ａと、ＲＦ＿ｄ２Ａとの差分をとり位相誤差信号とする。また、位相が進んでずれている場合の位相誤差信号を正、位相が遅れてずれている場合の位相誤差信号を負とすると、位相誤差信号ＰＥＳは、（４）式によって算出することができる。
【００８３】
ＰＥＳ＝ＲＦ１Ａ−ＲＦ＿ｄ２Ａ  ・  ・  ・  （４）
次に、位相誤差検出部５３が、３つの補間値から、微分処理後の再生ＲＦ信号の波形が、下に凸の微分波形であることを判定し、位相誤差信号を生成する場合について説明をする。
【００８４】
図８に、３つの補間値、ＲＦ１Ａ、ＲＦ＿ｄ１Ａ、ＲＦ＿ｄ２Ａによって再現される微分処理後の再生ＲＦ信号の波形を示す。実線で示すＥＤ１は、アシンメトリのある微分波形であり、点線で示したＲＤ１は、アシンメトリのない微分波形である。ＥＤ１は、ＲＤ１より位相が進んでいる。
【００８５】
位相誤差検出部５３は、３つの補間値、ＲＦ１Ａ、ＲＦ＿ｄ１Ａ、ＲＦ＿ｄ３Ａが供給されると、以下に示す（５）〜（７）式までの条件式を全て満たした場合に、下に凸の微分波形であると判定する。
【００８６】
ＲＦ＿ｄ１Ａ＜Ｌｏ＿Ｔｈｒｅｓｈ０  ・  ・  ・  （５）
ＲＦ＿ｄ１Ａ＜ＲＦ１Ａ              ・  ・  ・  （６）
ＲＦ＿ｄ１Ａ＜ＲＦ＿ｄ２Ａ          ・  ・  ・  （７）
（５）式中のＬｏ＿Ｔｈｒｅｓｈ０は、振幅値“０”と、最小振幅値“−１”との間に設定されるしきい値である。ＲＦ＿ｄ１ＡがＬｏ＿Ｔｈｒｅｓｈ０以下であると、つまり（５）式を満たすとＲＦ＿ｄ１Ａにおいて極小となる可能性がある。
【００８７】
３つの補間値、ＲＦ１Ａ、ＲＦ＿ｄ１Ａ、ＲＦ＿ｄ２Ａが、（５）〜（７）式までの条件式を全て満たすと、例えば、ＲＦ１Ａ、ＲＦ＿ｄ１Ａ、ＲＦ＿ｄ２Ａは、図８に示すＥＤ１、又はＲＤ１のような下に凸の微分波形であると判定することができる。
【００８８】
続いて、位相誤差検出部５３は、下に凸の微分波形であることが分かると補間値、ＲＦ１Ａ、ＲＦ＿ｄ２を用いて位相誤差を算出する。
【００８９】
図８に示すＲＤ１は、アシンメトリがない微分波形であり、補間値、ＲＦ１Ａ、ＲＦ＿ｄ１Ａ、ＲＦ＿ｄ２Ａの振幅値は、それぞれ、０，−１，０となっている。特に、ＲＦ１Ａ、ＲＦ＿ｄ２Ａの振幅値は、全く同じである。
【００９０】
一方、ＥＤ１は、アシンメトリがある微分波形であり、補間値、ＲＦ１Ａ、ＲＦ＿ｄ１Ａ、ＲＦ＿ｄ２Ａの振幅値は、それぞれ、０とＬｏ＿Ｔｈｒｅｓｈ０との間の値、Ｌｏ＿Ｔｈｒｅｓｈ０と−１との間の値、０以上の値となっている。
【００９１】
ＲＤ１は、アシメトリがないため、このような再生ＲＦ信号の微分波形を補正する必要はない。つまり、位相誤差はゼロである。そこでＲＦ１Ａと、ＲＦ＿ｄ２Ａとの差分をとって位相誤差とすると、位相誤差がゼロとなり、この要求を満たすことができる。
【００９２】
また、ＥＤ１は、アシンメトリがあるため、再生ＲＦ信号の微分波形を補正する必要がある。ＥＤ１のＲＦ１Ａと、ＲＤ１のＲＦ１Ａとの振幅値の差は、他の２つの補間値同士の振幅値の差と比べて最大となっており、ＥＤ１のＲＦ＿ｄ２Ａと、ＲＤ１のＲＦ＿ｄ２Ａとの振幅値の差は最小である。したがって、ＲＦ１Ａと、ＲＦ＿ｄ２Ａとの差分をとって位相誤差とすると、大きな位相誤差値を得ることができる。
【００９３】
このような理由により、位相誤差検出部５３では、ＲＦ１Ａと、ＲＦ＿ｄ２Ａとの差分をとり位相誤差信号とする。また、位相が進んでずれている場合の位相誤差信号を正、位相が遅れてずれている場合の位相誤差信号を負とすると、位相誤差信号ＰＥＳは、（８）式によって算出することができる。
【００９４】
ＰＥＳ＝ＲＦ＿ｄ２Ａ−ＲＦ１Ａ  ・  ・  ・  （８）
位相誤差検出部５３は、３つの補間値、ＲＦ１Ａ、ＲＦ＿ｄ１Ａ、ＲＦ＿ｄ２Ａが、（１）〜（３）式、及び（５）〜（７）式を満たさなかった場合、位相誤差がないと判断する。
【００９５】
再び、図４に戻り、デジタルＰＬＬ回路３１の構成の説明を続ける。
【００９６】
ループフィルタ４４は、位相誤差検出回路４３から供給される位相誤差信号の高周波成分を抑制し、位相発生回路４５に供給する。ループフィルタ４４によって位相誤差信号の高周波成分を抑制することで、デジタルＰＬＬ回路３１において、高域での位相が大きく遅れて正帰還がかからないようにするとともに、微分処理後の再生ＲＦ信号に含まれている符号間干渉の成分や雑音を低減させている。
【００９７】
位相発生回路４５は、システムクロックで動作し、ループフィルタ４４から供給される高周波成分が抑制された位相誤差信号に応じて周波数が調整されるＰＬＬクロック位相信号を生成する。
【００９８】
位相発生回路４５は、加算器と、位相レジスタなどによって構成されており、位相レジスタ内の値に、システムクロック毎に所定の値だけ加算し、上限値に達したら位相レジスタ内をクリアするという動作を繰り返すことで、図５で示したような仮想的な鋸波であるＰＬＬクロック位相信号を生成する。位相発生回路４５は、位相レジスタ内で加算できる上限値を、ループフィルタ４４から供給され高周波成分が抑制された位相誤差信号に応じて変更することで、仮想的な鋸波の周波数、つまりＰＬＬクロック位相信号の周波数を調整する。位相発生回路４５で生成されたＰＬＬクロック位相信号は、補間回路４２に供給される。
【００９９】
このような構成のデジタルＰＬＬ回路３１は、補間回路４２で生成された補間値を、ＲＦイネーブル信号のタイミングに同期させて、ＲＦイネーブル信号と共にバッファ３８に供給する。
【０１００】
続いて、デジタルＰＬＬ回路３２について説明をする。デジタルＰＬＬ回路３２は、上述したように、微分回路１４によって微分処理され、Ａ／Ｄコンバータ２３、イコライザ２４、ＡＧＣ２５を介して供給される微分処理後の再生ＲＦ信号のうち、上に凸となっている微分波形の位相ずれに追従する。
【０１０１】
デジタルＰＬＬ回路３２の構成は、上述したデジタルＰＬＬ回路３１の位相誤差検出回路４３に替えて図９に示す位相誤差検出回路４６が備えられている以外全く同様であるため、位相誤差検出回路４６について説明をし、他の機能部の詳細については省略をする。
【０１０２】
位相誤差検出回路４６は、図９に示すように、位相誤差を検出し位相誤差信号を生成する位相誤差検出部６３を備えている。また、位相誤差検出回路４６は、ＲＦイネーブル信号に同期して供給される補間値の位相誤差検出部６３への出力タイミングをＲＦイネーブル信号の１周期分遅延させる遅延回路６１と、補間値の位相誤差検出部６３への出力タイミングを遅延回路６１の出力タイミングよりさらにＲＦイネーブル信号の１周期分遅延させる遅延回路６２とを備えている。
【０１０３】
例えば、位相誤差検出部６３には、ＲＦイネーブル信号に同期して補間回路４２から供給される補間値、ＲＦ１Ｂと、１周期前のＲＦイネーブル信号に同期して補間回路４２から供給され遅延回路６１で遅延された補間値、ＲＦ＿ｄ１Ｂと、２周期前のＲＦイネーブル信号に同期して補間回路４２から供給され遅延回路６２で遅延された補間値、ＲＦ＿ｄ２Ｂとが供給される。
【０１０４】
位相誤差検出部６３は、供給される３つの補間値、ＲＦ１Ｂ、ＲＦ＿ｄ１Ｂ、ＲＦ＿ｄ２Ｂから、微分処理された再生ＲＦ信号の波形が上に凸の微分波形であるのかを判定し、判定結果に応じて、位相誤差信号を算出する。
【０１０５】
位相誤差検出部６３は、３つの補間値、ＲＦ１Ｂ、ＲＦ＿ｄ１Ｂ、ＲＦ＿ｄ２Ｂが供給されると、以下に示す（９）〜（１１）式までの条件式を全て満たした場合に、上に凸の微分波形であると判定する。
【０１０６】
ＲＦ＿ｄ１Ｂ＞Ｈｉｇｈ＿Ｔｈｒｅｓｈ１  ・  ・  ・  （９）
ＲＦ＿ｄ１Ｂ＞ＲＦ１Ｂ                  ・  ・  ・  （１０）
ＲＦ＿ｄ１Ｂ＞ＲＦ＿ｄ２Ｂ              ・  ・  ・  （１１）
（９）式中のＨｉｇｈ＿Ｔｈｒｅｓｈ１は、振幅値、“０”と最大振幅値“１”との間に設定されるしきい値である。ＲＦ＿ｄ１ＢがＨｉｇｈ＿Ｔｈｒｅｓｈ１以上であると、つまり（９）式を満たすとＲＦ＿ｄ１Ｂにおいて極大となる可能性がある。
【０１０７】
続いて、位相誤差検出部６３は、上に凸の微分波形であることが分かると補間値、ＲＦ１Ｂ、ＲＦ＿ｄ２Ｂを用いて位相誤差を算出する。位相誤差検出部６３は、ＲＦ１Ｂと、ＲＦ＿ｄ２Ｂとの差分をとり位相誤差信号とする。また、位相が進んでずれている場合の位相誤差信号を正、位相が遅れてずれている場合の位相誤差信号を負とすると、位相誤差信号ＰＥＳは、（１２）式によって算出することができる。
【０１０８】
ＰＥＳ＝ＲＦ１Ｂ−ＲＦ＿ｄ２Ｂ  ・  ・  ・  （１２）
位相誤差検出部６３は、３つの補間値、ＲＦ１Ｂ、ＲＦ＿ｄ１Ｂ、ＲＦ＿ｄ２Ｂが、（９）〜（１１）式を満たさなかった場合、位相誤差がないと判断する。
【０１０９】
このようにして、位相誤差検出回路４６によって検出された位相誤差に基づいて生成された位相誤差信号は、ループフィルタ４４を介して高周波が抑制されて位相発生回路４５に供給される。位相発生回路４５は、この位相誤差信号に基づいて周波数を調整したＰＬＬクロック位相信号を補間回路４２に供給する。補間回路４２は、ＰＬＬクロック位相信号の位相がゼロクロスするタイミングで、微分した再生ＲＦ信号の補間値を算出する。さらに、補間回路４２は、位相発生回路４５より供給されるＰＬＬクロック位相信号がゼロクロスするタイミングに最も近いシステムクロックの立ち上がりを周期とするクロック信号であるＲＦイネーブル信号を生成する。補間回路４２は、この補間値を、ＲＦイネーブル信号のタイミングに同期してデジタルＰＬＬ回路３２の出力値としてバッファ３５に供給する。
【０１１０】
なお、上述したようにデジタルＰＬＬ回路３２では、微分処理後の再生ＲＦ信号の波形が上に凸となっている箇所での位相誤差を検出し補正をしている。したがって、位相誤差のゲインがデジタルＰＬＬ回路３１での位相誤差と比較して半分になってしまうことから、ループフィルタ４４に設定する係数を変更することで調整をしている。
【０１１１】
続いて、デジタルＰＬＬ回路３３について説明をする。デジタルＰＬＬ回路３３は、上述したように、微分回路１４によって微分処理され、Ａ／Ｄコンバータ２３、イコライザ２４、ＡＧＣ２５を介して供給される微分処理後の再生ＲＦ信号のうち、下に凸となっている微分波形の位相ずれに追従する。
【０１１２】
デジタルＰＬＬ回路３３の構成は、上述したデジタルＰＬＬ回路３１の位相誤差検出回路４３に替えて図１０に示す位相誤差検出回路４７が備えられている以外全く同様であるため、位相誤差検出回路４７について説明をし、他の機能部の詳細については説明を省略する。
【０１１３】
位相誤差検出回路４７は、図１０に示すように、位相誤差を検出し位相誤差信号を生成する位相誤差検出部７３を備えている。また、位相誤差検出回路４７は、ＲＦイネーブル信号に同期して供給される補間値の位相誤差検出部７３への出力タイミングをＲＦイネーブル信号の１周期分遅延させる遅延回路７１と、補間値の位相誤差検出部７３への出力タイミングを遅延回路７１の出力タイミングよりさらにＲＦイネーブル信号の１周期分遅延させる遅延回路７２とを備えている。
【０１１４】
例えば、位相誤差検出部７３には、ＲＦイネーブル信号に同期して補間回路４２から供給される補間値、ＲＦ１Ｃと、１周期前のＲＦイネーブル信号に同期して補間回路４２から供給され遅延回路７１で遅延された補間値、ＲＦ＿ｄ１Ｃと、２周期前のＲＦイネーブル信号に同期して補間回路４２から供給され遅延回路７２で遅延された補間値、ＲＦ＿ｄ２Ｃとが供給される。
【０１１５】
位相誤差検出部７３は、供給される３つの補間値、ＲＦ１Ｃ、ＲＦ＿ｄ１Ｃ、ＲＦ＿ｄ２Ｃから、微分処理された再生ＲＦ信号の波形が下に凸の微分波形であるのかを判定し、判定結果に応じて、位相誤差信号を算出する。
【０１１６】
位相誤差検出部７３は、３つの補間値、ＲＦ１Ｃ、ＲＦ＿ｄ１Ｃ、ＲＦ＿ｄ２Ｃが供給されると、以下に示す（１３）〜（１５）式までの条件式を全て満たした場合に、下に凸の微分波形であると判定する。
【０１１７】
ＲＦ＿ｄ１Ｃ＜Ｌｏ＿Ｔｈｒｅｓｈ２  ・  ・  ・  （１３）
ＲＦ＿ｄ１Ｃ＜ＲＦ１Ｃ              ・  ・  ・  （１４）
ＲＦ＿ｄ１Ｃ＜ＲＦ＿ｄ２Ｃ          ・  ・  ・  （１５）
（１３）式中のＬｏ＿Ｔｈｒｅｓｈ２は、振幅値、“０”と最小振幅値“−１”との間に設定されるしきい値である。ＲＦ＿ｄ１ＣがＬｏ＿Ｔｈｒｅｓｈ２以下であると、つまり（１３）式を満たすとＲＦ＿ｄ１Ｃにおいて極小となる可能性がある。
【０１１８】
続いて、位相誤差検出部７３は、下に凸の微分波形であることが分かると補間値、ＲＦ１Ｃ、ＲＦ＿ｄ２Ｃを用いて位相誤差を算出する。位相誤差検出部７３は、ＲＦ１Ｃと、ＲＦ＿ｄ２Ｃとの差分をとり位相誤差信号とする。また、位相が進んでずれている場合の位相誤差信号を正、位相が遅れてずれている場合の位相誤差信号を負とすると、位相誤差信号ＰＥＳは、（１６）式によって算出することができる。
【０１１９】
ＰＥＳ＝ＲＦ＿ｄ２Ｃ−ＲＦ１Ｃ  ・  ・  ・  （１６）
位相誤差検出部７３は、３つの補間値、ＲＦ１Ｃ、ＲＦ＿ｄ１Ｃ、ＲＦ＿ｄ２Ｃが、（１３）〜（１５）式を満たさなかった場合、位相誤差がないと判断する。
【０１２０】
このようにして、位相誤差検出回路４７によって検出された位相誤差に基づいて生成された位相誤差信号は、ループフィルタ４４を介して高周波が抑制されて位相発生回路４５に供給される。位相発生回路４５は、この位相誤差信号に基づいて周波数を調整したＰＬＬクロック位相信号を補間回路４２に供給する。補間回路４２は、ＰＬＬクロック位相誤差信号の位相がゼロクロスするタイミングで、微分した再生ＲＦ信号の補間値を算出する。さらに、補間回路４２は、位相発生回路４５より供給されるＰＬＬクロック位相信号がゼロクロスするタイミングに最も近いシステムクロックの立ち上がりを周期とするクロック信号であるＲＦイネーブル信号を生成する。補間回路４２は、この補間値を、ＲＦイネーブル信号のタイミングに同期してデジタルＰＬＬ回路３３の出力値としてバッファ３６に供給する。
【０１２１】
なお、上述したようにデジタルＰＬＬ回路３３では、微分処理後の再生ＲＦ信号の波形が下に凸となっている箇所での位相誤差を検出し補正をしている。したがって、位相誤差のゲインがデジタルＰＬＬ回路３１での位相誤差と比較して半分になってしまうことから、ループフィルタ４４に設定する係数を変更することで調整をしている。
【０１２２】
図２に戻り、信号処理回路１５の構成の説明を続ける。
【０１２３】
バッファ３８は、デジタルＰＬＬ回路３１からＲＦイネーブル信号毎に供給される補間値を、一時的に所定の量だけ格納する記憶部であり、ＦＩＦＯ（First In First Out）方式でデータの入出力を管理する。バッファ３８に格納された補間値は、入力された順番に、所定のタイミングでステートディテクタ３４に読み出される。
【０１２４】
ステートディテクタ３４は、バッファ３８に格納されている補間値のうち、最も先に入力された補間値を含め時間的に連続する３つの補間値を、所定のタイミングで読み出し、格納する。ステートディテクタ３４は、３つの補間値の振幅値による順列組み合わせによって現在の再生ＲＦ信号の状態を特定する。現在の再生ＲＦ信号の状態とは、ステートディテクタ３４に供給される補間値によって推定される再生ＲＦ信号の微分波形の形状である。
【０１２５】
バッファ３８からステートディテクタ３４に読み出され、格納される補間値を時間的に早い値からＲＦ＿Ａ[０]、ＲＦ＿Ａ[１]、ＲＦ＿Ａ[２]、ＲＦ＿Ａ［３］・  ・  ・とすると、この補間値から、例えば、図１１に示すような再生ＲＦ信号の微分波形を推定することができる。
【０１２６】
バッファ３８からステートディテクタ３４に読み出された補間値の振幅値は、ＰＬＬロックされている場合、“１”、“０”、“−１”のいずれかにほぼ近い値となる。したがって、補間値の振幅値を“１”、“０”、“−１”であるとみなした場合、ステートディテクタ３４に読み出される３つの補間値によって推定される再生ＲＦ信号の微分波形は、３つの値の順列組み合わせにより２７通りあることがわかる。
【０１２７】
ステートディテクタ３４は、バッファ３８から読み出される補間値を３つ格納し、この３つの補間値の振幅値から、２７通りある再生ＲＦ信号の微分波形を推定し、ＲＦステート信号としてセレクタ３７に通知する。
【０１２８】
バッファ３５は、デジタルＰＬＬ回路３２からＲＦイネーブル信号毎に供給される補間値を、一時的に所定の量だけ格納する記憶部であり、ＦＩＦＯ方式でデータの入出力を管理する。バッファ３５に格納された補間値は、入力された順番にセレクタ３７へと出力されることになる。
【０１２９】
バッファ３６は、デジタルＰＬＬ回路３３からＲＦイネーブル信号毎に供給される補間値を、一時的に所定の量だけ格納する記憶部であり、ＦＩＦＯ方式でデータの入出力を管理する。バッファ３６に格納された補間値は、入力された順番にセレクタ３７へと出力されることになる。
【０１３０】
バッファ３５，３６，３８に格納される補間値は、ディスク５０に記録されたデジタルデータの最低読み出し単位である１クラスタ分入力される毎にリセットされ消去される。これは、デジタルＰＬＬ回路３１，３２，３３がロックされる前の引き込み過程において生ずる時間的なずれを解消するための操作である。
【０１３１】
デジタルＰＬＬ回路３１，３２，３３は、ロックされるまでの引き込み時間の違いなどにより、それぞれが出力するＲＦイネーブル信号のクロック数が大幅に異なってしまう可能性が高い。したがって、バッファ３５，３６，３８に格納されている補間値をそのままＦＩＦＯ方式にて出力させると、バッファ３５から出力される補間値と、バッファ３６から出力される補間値と、バッファ３８から出力される補間値とでは、時間的なずれが生じていることになる。
【０１３２】
したがって、１クラスタ分入力される毎にバッファ３５，３６，３８をリセットし、格納されている補間値を消去することで、デジタルＰＬＬ回路３１，３２，３３がロックする前の引き込み過程におけるバッファ３５，３６，３８に蓄積された時間的なずれを解消する。
【０１３３】
セレクタ３７は、バッファ３５に格納されたデジタルＰＬＬ回路３２から供給される補間値、バッファ３６に格納されたデジタルＰＬＬ回路３３から供給される補間値のどちらかを、ステートディテクタ３４からのＲＦステート信号に応じて信号処理回路１５の出力値として出力させるように選択をする。
【０１３４】
図１２に示すようにセレクタ３７は、バッファ３５，３６に格納されている補間値のどちらを出力させるかを切り替えるスイッチ８１と、ステートディテクタ３４から供給されるＲＦステート信号に基づいて、スイッチ８１を切り替える状態選択部８２とを備えている。
【０１３５】
状態選択部８２は、例えば、図１３に示すような、ステートディテクタ３４に格納される３つの補間値の振幅値によって決まるＲＦステート（ＲＦステータス）信号と、このＲＦステート信号に応じて補間値の出力が選択されるバッファ３５，３６とが対応づけられたテーブルを備えている。
【０１３６】
セレクタ３７の状態選択部８２は、ステートディテクタ３４から供給されるＲＦステート信号を用いて、図１３に示したテーブルを参照し、デジタルＰＬＬ回路３１から供給されるＲＦイネーブル信号毎にスイッチ８１を切り替えて、バッファ３５に格納された補間値、又はバッファ３６に格納された補間値のいずれかを信号処理回路１５の出力値として出力させる。
【０１３７】
このようにして、本発明の第１の実施の形態として示すディスクドライブ装置１が備える信号処理回路１５は、微分回路１４で微分処理され、Ａ／Ｄコンバータ２３、イコライザ２４、ＡＧＣ２５を介して供給される再生ＲＦ信号のうち、上に凸となる微分波形のアシンメトリをデジタルＰＬＬ回路３２で除去し、下に凸となる微分波形のアシンメトリをデジタルＰＬＬ回路３３で除去する。さらに、信号処理回路１５は、ステートディテクタ３４で検出される微分波形の形状を特定するＲＦステート信号に基づいて、デジタルＰＬＬ回路３１で生成されるＲＦイネーブル信号毎に、デジタルＰＬＬ回路３２からの補間値、又はデジタルＰＬＬ回路３３からの補間値のいずれかをセレクタ３７で切り替えて出力する。セレクタ３７から出力される信号処理回路１５の出力値、つまり、デジタルＰＬＬ回路３２、又はデジタルＰＬＬ回路３３で生成された補間値は、アシンメトリが除去され波形が補正された、微分処理後の再生ＲＦ信号を再現することができる。
【０１３８】
続いて、図１４に示す本発明の第２の実施の形態として示すディスクドライブ装置６０について説明をする。ディスクドライブ装置６０は、第１の実施の形態として示したディスクドライブ装置１の信号処理回路１５を、信号処理回路９０に代えた構成である。したがって、本発明の第２の実施の形態として示すディスクドライブ装置６０の信号処理回路９０以外の機能部に関する説明は省略をする。
【０１３９】
図１５を用いて、信号処理回路９０について説明をする。図１５に示すように、信号処理回路９０は、信号処理回路１５からバッファ３８を外し、デジタルＰＬＬ回路３１，３２，３３から出力されるＲＦイネーブル信号が供給されるカウンタ９１，９２，９３を付加した構成となっている。なお、カウンタ９１，９２，９３には、図示しないがシステムクロックも供給されている。
【０１４０】
信号処理回路９０が備えるステートディテクタ３４は、信号処理回路１５のようにバッファ３８がないため、デジタルＰＬＬ回路３１からＲＦイネーブル信号と共に補間値が直接供給される。
【０１４１】
カウンタ９１，９２，９３は、デジタルＰＬＬ回路３１，３２，３３からそれぞれ供給されるＲＦイネーブル信号がＨｉｇｈとなっている際のシステムクロックのクロック数をカウントするカウンタである。カウンタ９１，９２，９３でカウントされたカウント値は、システムクロック毎にセレクタ３７に供給される。カウンタ９１，９２，９３でカウントされるカウント値は、それぞれステートディテクタ３４、バッファ３５、バッファ３６に供給される補間値のトータル数を示している。
【０１４２】
信号処理回路９０のセレクタ３７は、バッファ３５，３６のメモリセルに格納されている補間値を、デジタルＰＬＬ回路３１から供給されるＲＦイネーブル信号に基づいて読み出す際、補間値が格納されているメモリセルのアドレスを指定して所望の補間値を読み出すことになる。
【０１４３】
バッファ３５，３６からセレクタ３７へ読み出される補間値は、デジタルＰＬＬ回路３２，３３で生成されるＲＦイネーブル信号ではなく、デジタルＰＬＬ回路３１で生成されるＲＦイネーブル信号に同期して読み出される。つまり、バッファ３５，３６からセレクタ３７に供給される補間値は、デジタルＰＬＬ回路３１で生成されるＲＦイネーブル信号がＨｉｇｈとなるタイミングで読み出されることになる。
【０１４４】
しかし、デジタルＰＬＬ回路３２，３３で生成されるＲＦイネーブル信号は、デジタルＰＬＬ回路３１で生成されるＲＦイネーブル信号とは、それぞれ完全には一致していないため、デジタルＰＬＬ回路３２，３３で生成されるＲＦイネーブル信号に同期してバッファ３５，３６に格納された補間値を、デジタルＰＬＬ回路３１で生成されるＲＦイネーブル信号に同期して読み出す際には、読み出しタイミングを調整する必要がある。
【０１４５】
第１の実施の形態として示したディスクドライブ装置１の信号処理回路１５では、バッファ３５，３６，３８の記憶容量を大きくすることでデジタルＰＬＬ回路３１，３２，３３、それぞれによって生成されるＲＦイネーブル信号のタイミングの違いを相殺することができる。
【０１４６】
一方、この第２の実施の形態として示すディスクドライブ装置６０が備える信号処理回路９０では、セレクタ３７に供給されるカウンタ９１と、カウンタ９２とのカウント値、カウンタ９１と、カウンタ９３とのカウント値を、システムクロック毎にそれぞれ比較して、カウンタ９１のカウント値と異なった場合に、補間値を読み出すバッファ３５，３６のメモリセルのアドレスを変更することでタイミングを調整する。
【０１４７】
バッファ３５，３６のメモリセルは、最低、３つの補間値を格納することができれば、デジタルＰＬＬ回路３２，３３で生成されるＲＦイネーブル信号が、デジタルＰＬＬ回路３１で生成されるＲＦイネーブル信号に対して、１タイミング進んだり、１タイミング遅れたりした場合の調整が可能となる。
【０１４８】
例えば、バッファ３５，３６が、補間値を格納するメモリセルとして、第１のメモリセル、第２のメモリセル、第３のメモリセルの３つをそれぞれ備えている場合を考える。また、デジタルＰＬＬ回路３２，３３から供給される補間値は、第１、第２、第３のメモリセルに順に格納されていくとする。カウンタ９２，９３は、バッファ３５，３６の、この第２のメモリセルに供給される補間値のトータル数をカウントすることになる。
【０１４９】
まず、バッファ３５から補間値を読み出す場合を考える。セレクタ３７は、カウンタ９２から供給されるカウント値が、カウンタ９１から供給されるカウント値と同じである場合、つまり通常時において、バッファ３５の第２のメモリセルを指定するアドレス指定信号を生成し、第２のメモリセルに格納されている補間値を読み出す。
【０１５０】
例えば、図１６（ａ）に示すように、カウンタ９２のカウント値が１０で、カウンタ９１のカウント値も１０であった場合、格納された補間値が読み出されるメモリセルである基準となるメモリセルは、バッファ３５の第２のメモリセル３５ｂとなる。
【０１５１】
また、セレクタ３７は、カウンタ９２から供給されるカウント値が、カウンタ９１から供給されるカウント値よりも小さい場合、つまり、デジタルＰＬＬ回路３２で生成されるＲＦイネーブル信号が、デジタルＰＬＬ回路３１で生成されるＲＦイネーブル信号よりも遅れている場合、バッファ３５の第３のメモリセルを指定するアドレス指定信号を生成し、第３のメモリセルに格納されている補間値を読み出して、デジタルＰＬＬ回路３１で生成されるＲＦイネーブル信号に対応させる。
【０１５２】
例えば、図１６（ｂ）に示すように、図１６（ａ）に示す状態から１システムクロックだけ進んだ際に、カウンタ９２のカウント値が１０のままで、カウンタ９１のカウント値が１１となると、バッファ３５の基準となるメモリセルは、第２のメモリセル３５ｂから第３のメモリセル３５ｃに変更される。
【０１５３】
この時、次のシステムクロックにおいて、カウンタ９２から供給されるカウント値と、カウンタ９１から供給されるカウント値が同じになった場合、セレクタ３７は、バッファ３５の第２のメモリセルを指定するアドレス指定信号を生成する。つまり、アドレス指定される基準のメモリセルが、第３のメモリセルから変更されることになる。
【０１５４】
例えば、図１６（ｃ）に示すように、図１６（ｂ）に示す状態から１システムクロックだけ進んだ際に、カウンタ９２のカウント値が１１となり、カウンタ９１のカウント値が１１のままであると、バッファ３５の基準となるメモリセルは、第３のメモリセル３５ｃから第２のメモリセル３５ｂに変更される。
【０１５５】
また、セレクタ３７は、カウンタ９２から供給されるカウント値が、カウンタ９１から供給されるカウント値よりも大きい場合、つまり、デジタルＰＬＬ回路３２で生成されるＲＦイネーブル信号がデジタルＰＬＬ回路３１で生成されるＲＦイネーブル信号よりも進んでいる場合、バッファ３５の第１のメモリセルを指定するアドレス指定信号を生成し、第１のメモリセルに格納されている補間値を読み出して、デジタルＰＬＬ回路３１で生成されるＲＦイネーブル信号に対応させる。
【０１５６】
例えば、図１６（ｄ）に示すように、図１６（ｃ）に示す状態から１システムクロックだけ進んだ際に、カウンタ９２のカウント値が１２となり、カウンタ９１のカウント値が１１のままであると、バッファ３５の基準となるメモリセルは、第２のメモリセル３５ｂから第１のメモリセル３５ａに変更される。
【０１５７】
この時、次のシステムクロックにおいて、カウンタ９２から供給されるカウント値と、カウンタ９１から供給されるカウント値が同じになった場合、セレクタ３７は、バッファ３５の第２のメモリセルを指定するアドレス指定信号を生成する。つまり、アドレス指定される基準のメモリセルが、第１のメモリセルから変更されることになる。
【０１５８】
例えば、図１６（ｅ）に示すように、図１６（ｄ）に示す状態から１システムクロックだけ進んだ際に、カウンタ９２のカウント値が１２のままで、カウンタ９１のカウント値が１２となると、バッファ３５の基準となるメモリセルは、第１のメモリセル３５ａから第２のメモリセル３５ｂに変更される。
【０１５９】
セレクタ３７は、バッファ３６の場合も全く同様に、カウンタ９１と、カウンタ９３とのカウント値との比較結果に応じて、バッファ３６のメモリセルを指定するアドレス指定信号を生成して、デジタルＰＬＬ回路３１に対応した補間値を読み出す。
【０１６０】
そして、ステートディテクタ３４によって特定された再生ＲＦ信号の微分波形の形状に応じて、セレクタ３７の状態選択部８２が、上述した図１３に示すテーブルを用いてバッファ３５又はバッファ３６のいずれかを選択し、デジタルＰＬＬ回路３１で生成されたＲＦイネーブル信号に同期してスイッチ８１を切り替えるよう制御する。したがって、セレクタ３７によって生成されたアドレス指定信号に応じて、バッファ３５，３６から読み出された補間値は、スイッチ８１を介してセレクタ３７から出力される。
【０１６１】
信号処理回路９０が備えるバッファ３５，３６のメモリセルの段数は、多ければ多いほどデジタルＰＬＬ回路３２，３３で生成されるＲＦイネーブル信号と、デジタルＰＬＬ回路３１で生成されるＲＦイネーブル信号とのずれを正確に補正可能となるが、デジタルＰＬＬ回路３１，３２，３３がロックしている時点では、第１の実施の形態として示した信号処理回路１５のバッファ３５，３６，３８で必要とされるメモリセルの段数と比較して大幅に少なくても、ＲＦイネーブル信号のずれを十分補正することができる。
【０１６２】
このように信号処理回路９０のセレクタ３７は、備えられたカウンタ９１によるカウント値と、カウンタ９２，９３によるカウント値との比較結果に応じて、補間値が格納されたバッファ３５，３６のメモリセルを指定するアドレス指定信号を生成することで、デジタルＰＬＬ回路３１で生成されるＲＦイネーブル信号に同期した補間値を読み出せるため、第１の実施の形態として示したディスクドライブ装置１の信号処理回路１５に較べてバッファ３５，３６，３８のメモリセルの数、つまり記憶容量の大幅削減により、コストダウンを計ることができる。
【０１６３】
このような信号処理回路９０を備えるディスクドライブ装置６０は、ディスク５０に記録されたデジタルデータから再生し、微分処理した再生ＲＦ信号に現れるアシンメトリを信号処理回路９０によって抑制することができるため、記録されたデジタルデータを正確に再生することができる。
【０１６４】
なお、本発明の第１の実施の形態、第２の実施の形態として示したディスクドライブ装置１，６０では、信号処理回路１５，９０において微分処理後の再生ＲＦ信号の微分波形が、上に凸である箇所の位相ずれをデジタルＰＬＬ回路３２で補正し、下に凸である箇所の位相ずれをデジタルＰＬＬ回路３３で補正する構成となっているが、微分処理後の再生ＲＦ信号のアシンメトリの状態によっては、さらにデジタルＰＬＬ回路を追加し、上記デジタルＰＬＬ回路３２，３３で除去しきれない位相ずれを補正するようにしてもよい。
【０１６５】
この場合、セレクタ３７においてデジタルＰＬＬ回路の出力を選択する際の条件は、デジタルＰＬＬ回路の個数、又は、微分処理後の再生ＲＦ信号のアシンメトリの状態によって適宜変更する。
【図面の簡単な説明】
【０１６６】
【図１】本発明の第１の実施の形態として示すディスクドライブ装置の構成について説明するための図である。
【図２】同ディスクドライブ装置が備える信号処理回路の構成について説明するための図である。
【図３】微分処理後の再生ＲＦ信号のアシンメトリについて説明するための図である。
【図４】信号処理回路が備えるデジタルＰＬＬ回路の構成について説明をするための図である。
【図５】デジタルＰＬＬ回路から出力される補間値、ＲＦイネーブル信号とシステムクロック、ＰＬＬクロック位相信号との関係を示したタイミングチャートである。
【図６】デジタルＰＬＬ回路が備える位相誤差検出回路について説明するための図である。
【図７】微分処理後の再生ＲＦ信号の波形が上に凸である場合の位相誤差について説明するための図である。
【図８】微分処理後の再生ＲＦ信号の波形が下に凸である場合の位相誤差について説明するための図である。
【図９】デジタルＰＬＬ回路が備える位相誤差検出回路について説明するための図である。
【図１０】デジタルＰＬＬ回路が備える位相誤差検出回路について説明するための図である。
【図１１】ステートディテクタに格納される補間値から推定される波形を示した図である。
【図１２】信号処理回路が備えるセレクタについて説明するための図である。
【図１３】状態選択部８２に格納されるテーブルを示した図である。
【図１４】本発明の第２の実施の形態として示すディスクドライブ装置の構成を示した図である。
【図１５】同ディスクドライブ装置が備える信号処理回路の構成について説明するための図である。
【図１６】（ａ）、（ｂ）、（ｃ）、（ｄ）、（ｅ）は、カウンタ値の比較結果に応じて、基準メモリセルが変更される様子を示した図である。
【図１７】（ａ）は、アシンメトリがない微分処理後の再生ＲＦ信号の波形を示した図であり、（ｂ）は、アシンメトリが生じた微分処理後の再生ＲＦ信号の波形を示した図である。
【符号の説明】
【０１６７】
１，６０  ディスクドライブ装置、１４  微分回路、１５，９０  信号処理回路、３１，３２，３３  デジタルＰＬＬ回路、３４  ステートディテクタ、３５，３６，３８  バッファ、３７  セレクタ、４１  オーバーサンプリングフィルタ、４２  補間回路、４３  位相誤差検出回路、４４  ループフィルタ、４５  位相発生回路
【図１】
2005063612.tif 000003
【図２】
2005063612.tif 000004
【図３】
2005063612.tif 000005
【図４】
2005063612.tif 000006
【図５】
2005063612.tif 000007
【図６】
2005063612.tif 000008
【図７】
2005063612.tif 000009
【図８】
2005063612.tif 000010
【図９】
2005063612.tif 000011
【図１０】
2005063612.tif 000012
【図１１】
2005063612.tif 000013
【図１２】
2005063612.tif 000014
【図１３】
2005063612.tif 000015
【図１４】
2005063612.tif 000016
【図１５】
2005063612.tif 000017
【図１６】
2005063612.tif 000018
【図１７】
2005063612.tif 000019