(57)【要約】【課題】入力画像に適応し常に良好なコントラストで表示できる画像表示装置を提供する。【解決手段】  入力端子１１に入力された画像データの上位２ビットをデコーダ１で４ビットの信号ＳＣ１〜ＳＣ４に変換し、カウンタ２〜５に出力する。カウンタ２〜５では、信号ＳＣ１〜ＳＣ４をカウントし、累積ヒストグラムＳＨ１〜ＳＨ４を生成する。１フレーム分の画像データの累積ヒストグラムデータはゲインがかけられ、電圧設定信号ＳＶ１〜ＳＶ４となってＸドライバ７の電源回路に出力される。ＳＨ１〜ＳＨ４が大きいほどＳＶ１〜ＳＶ４はそれぞれ大きくなる。ＳＶ１〜ＳＶ４が大きいほど、階調を４つに分割した階調ブロックのそれぞれに属する入力画像データに対して表示パネル９に印加される電圧Ｖ１〜Ｖ４のそれぞれが大きくなる。【選択図】  図１
2005292804.tif 000002
【特許請求の範囲】
【請求項１】
変調回路と、
該変調回路において用いる振幅設定用信号及び／もしくは時間幅設定用信号であって、前記変調回路において画像信号の階調値に基づいて出力するパルス信号の振幅及び／もしくは時間幅を設定するのに用いる振幅設定用信号及び／もしくは時間幅設定用信号を、入力された画像信号の特性を示す特性データに基づいて設定する制御回路と、を有しており、
前記変調回路は、出力する前記パルス信号の時間幅と振幅とを前記階調値に対応させて設定するときの基準信号として前記時間幅設定用信号及び／もしくは前記振幅設定用信号を用いる回路である、
制御装置。
【請求項２】
前記画像信号の取りうる階調値の範囲の一部をそれぞれが構成する複数のサブ範囲であって、互いの範囲が完全には重複しない複数のサブ範囲が設定されており、
前記特性データは、
少なくとも１つの画像を形成するための複数の画像信号それぞれの階調値に基づいて該複数の画像信号を各サブ範囲毎に分けた時の、各サブ範囲毎の前記画像信号の密度を示すデータを有している請求項１に記載の制御装置。
【請求項３】
前記複数のサブ範囲のうちの一つのサブ範囲である第１のサブ範囲における前記密度が所定の値を有している状態に対応して、前記時間幅設定用信号及び／もしくは前記振幅設定用信号が設定されている状態から、前記第１のサブ範囲における前記密度がより大きい密度になった状態に対応して、別の前記時間幅設定用信号及び／もしくは前記振幅設定用信号に変更される場合に、
階調値を横軸にとり前記変調回路が出力するパルス信号によって駆動された画素が示す明るさを縦軸にとって示される階調対明るさ特性線の、前記第１のサブ範囲における傾きがより大きくなるように変更される請求項２に記載の制御装置。
【請求項４】
前記変調回路は、
所定の階調範囲である第１の階調範囲において、順次に増やした階調値のそれぞれに対応させて、該第１の階調範囲に対応する最大振幅である第１の振幅を有する部分の時間幅を順次増やした前記パルス信号であって、前記第１の振幅となる部分以外に前記第１の階調範囲よりも低い階調範囲に対応する最大振幅となる部分を有する前記パルス信号をそれぞれ発生させ、
前記第１の階調範囲よりも高階調側の所定の階調範囲である第２の階調範囲において、順次に増やした階調値のそれぞれに対応させて、該第２の階調範囲に対応する最大振幅である第２の振幅を有する部分の時間幅を順次に増やした前記パルス信号であって、前記第２の振幅となる部分以外に前記第１の振幅となる部分を有する前記パルス信号をそれぞれ発生させる回路であり、
前記第１の振幅及び前記第２の振幅の少なくとも一方を前記特性データによって設定された前記振幅設定用信号を基準信号として設定する回路である請求項１乃至３のいずれかに記載の制御装置。
【請求項５】
前記変調回路は、
所定の階調範囲である第１の階調範囲において、順次に増やした階調値のそれぞれに対応させて、該第１の階調範囲に対応する最大振幅である第１の振幅を有する部分の時間幅を順次増やした前記パルス信号であって、前記第１の振幅となる部分以外に前記第１の階調範囲よりも低い階調範囲に対応する最大振幅となる部分を有する前記パルス信号をそれぞれ発生させ、
前記第１の階調範囲よりも高階調側の所定の階調範囲である第２の階調範囲において、順次に増やした階調値のそれぞれに対応させて、該第２の階調範囲に対応する最大振幅である第２の振幅を有する部分の時間幅を順次に増やした前記パルス信号であって、前記第２の振幅となる部分以外に前記第１の振幅となる部分を有する前記パルス信号をそれぞれ発生させる回路であり、
前記第１の振幅及び前記第２の振幅の少なくとも一方を前記特性データによって設定された前記振幅設定用信号を基準信号として設定する回路であり、
前記第１の階調範囲は前記複数のサブ範囲のうちの一つのサブ範囲に対応する階調範囲であり、前記第２の階調範囲は他の一つのサブ範囲に対応する階調範囲である請求項２もしくは３に記載の制御装置。
【請求項６】
前記入力された画像信号によって形成される画像の明るさに対応するデータを前記特性データとする請求項１に記載の制御装置。
【請求項７】
前記特性データが第１の値を有する第１の状態に対応して設定された前記時間幅設定用信号及び／もしくは振幅設定用信号に対して、
前記特性データが前記第１の値とは異なる第２の値であって、前記特性データが前記第１の値となる画像よりも平均的な明るさが暗い画像に対応した値になった状態に対応して設定される前記時間幅設定用信号及び／もしくは振幅設定用信号は、
前記画像信号の取りうる階調値の範囲における中間値よりも低い階調領域の少なくとも一部において、階調値を横軸にとり前記変調回路が出力するパルス信号によって駆動された画素が示す明るさを縦軸にとって示される階調対明るさ特性線の傾きを前記第１の状態よりも大きくする値に設定される請求項６に記載の制御装置。
【請求項８】
前記特性データが第１の値を有する第１の状態に対応して設定された前記時間幅設定用信号及び／もしくは振幅設定用信号に対して、
前記特性データが前記第１の値とは異なる第２の値であって、前記特性データが前記第１の値となる画像よりも平均的な明るさが明るい画像に対応した値になった状態に対応して設定される前記時間幅設定用信号及び／もしくは振幅設定用信号は、
前記画像信号の取りうる階調値の範囲における中間値よりも高い階調領域の少なくとも一部において、階調値を横軸にとり前記変調回路が出力するパルス信号によって駆動された画素が示す明るさを縦軸にとって示される階調対明るさ特性線の傾きを前記第１の状態よりも大きくする値に設定される請求項６に記載の制御装置。
【請求項９】
請求項１乃至８のいずれかに記載の制御装置と、
前記制御装置の前記変調回路が出力する前記パルス信号が印加される表示素子を有する表示器と、
を有する画像表示装置。
【請求項１０】
前記表示器は、複数の走査配線と、複数の変調配線と、該複数の走査配線と複数の変調配線によってマトリックス接続される複数の前記表示素子を有しており、
前記変調回路は、一つの変調配線に共通に接続され、且つそれぞれ異なる走査配線に接続される複数の前記表示素子に対して、各表示素子に対応する画像信号の階調値に対応させて設定した前記パルス信号を、前記複数の走査配線が順次選択されるのに同期させて、前記一つの変調配線を介して順次出力する回路である、請求項９に記載の画像表示装置。
【請求項１１】
前記変調回路は、前記複数の変調配線のそれぞれを介して、前記複数の変調配線にそれぞれ接続され、かつ選択されている走査配線に接続されている複数の前記表示素子のそれぞれに対して、各表示素子に対応する画像信号の階調値に対応させて設定した前記パルス信号を出力する回路である請求項１０に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は制御装置及び画像表示装置に関するものである。
【背景技術】
【０００２】
従来、入力画像に応じてγテーブルを変更する画像表示装置として、例えば、以下のような技術が提案されている。
【０００３】
特許文献１には、あらかじめ複数のγテーブルを用意しておき、入力画像のヒストグラム分布に応じて複数のγテーブルから一つを選択しγ補正するという手法が開示されている（背景技術１）。この手法によれば、入力画像において度数の多い階調には、コントラストがつくようなγテーブルが選択され、このように選択されたγテーブルに従って入力画像の階調データが変換されて表示される。
【０００４】
また、特許文献２には、入力映像データの明るさの全階調を複数の区分に分割し、各区分に含まれる入力画像データの明るさの頻度を示すヒストグラムを検出し、頻度の高い階調区分の表示データのコントラストを強調し、頻度の低い階調区分のコントラストを抑えるように階調特性を変換し（００６０）、変換された階調特性を有する表示データに基づいてカラー画像が表示される液晶表示装置が開示されている（背景技術２）。
【０００５】
上述の技術では、階調データを変換することによって入力信号の階調輝度特性を補正しているが、階調データに応じて変調された表示素子の駆動信号の波形自体を変形することによりガンマ補正を行う方法として、特許文献３には、ＬＥＤディスプレイユニットにおいて、階調データに基づいてパルス幅変調を行う第１の輝度変調手段と、パルス幅が小さい領域ではパルス電流値を低くし、パルス幅が大きい領域ではパルス電流値を高くしてガンマ補正を行う第２の輝度変調手段とを備えるＬＥＤディスプレイユニットが開示されている（背景技術３）。
【０００６】
ここでは、階調データに応じてパルス幅を変化させるパルス幅変調の方法が開示されているが、階調データに対する変調方法としては、特許文献４に示すような方法もある。ここでは、選択された行の画素に対して印加される列方向の信号は、その電圧がＮ＋１個の正確に増加するシーケンスＶｉ（Ｎ≧２，０≦ｉ≦Ｎ）の中から選択され、その列選択時間がＳ等分のタイムインターバルΔｔに細分化される。各列に印加される信号が、（Ｓ−ｊ）個のタイムインターバルの間の第１の電圧Ｖｉの選択と、ｊ個のタイムインターバルの間の第２の電圧Ｖｉ＋１（あるいはＶｉ−１）を選択することによって、各階調レベルの表示を行う（背景技術４）。
【０００７】
また、特許文献５には、電子放出素子を有する電子源を用いた画像表示装置が開示されており、電子放出素子を駆動するパルス信号のパルス幅を変調する変調信号発生部と、平均輝度が所定値以上であるか否かに応じて前記パルス信号の電圧を変更する構成が開示されている。
【特許文献１】特開平０６−１７８１５３号公報
【特許文献２】特開２００１−３４３９５７号公報
【特許文献３】特開２０００−３９８６８号公報
【特許文献４】特開平７−１８１９１７号公報
【特許文献５】特開２００３−１５５８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
変調信号の波形を好適に制御できる構成が望まれている。変調信号の波形を好適なものとする技術には、変調信号の発生の基礎となるデジタル信号を補正処理し、補正されたデジタル信号に基づいて変調信号を発生させる構成を採用できるが、補正処理によって、補正処理をしなければ使用し得た階調範囲の一部が失われてしまうという問題が生じることに本願発明者は着目した。
【０００９】
本願発明は、好適にパルス信号を発生できる制御装置を実現することを課題とし、また好適な画像表示を実現できる画像表示装置を実現することを課題とする。
【課題を解決するための手段】
【００１０】
本願にかかわる制御装置の発明の一つは以下のように構成される。すなわち、
変調回路と、
該変調回路において用いる振幅設定用信号及び／もしくは時間幅設定用信号であって、前記変調回路において画像信号の階調値に基づいて出力するパルス信号の振幅及び／もしくは時間幅を設定するのに用いる振幅設定用信号及び／もしくは時間幅設定用信号を、入力された画像信号の特性を示す特性データに基づいて設定する制御回路と、を有しており、
前記変調回路は、出力する前記パルス信号の時間幅と振幅とを前記階調値に対応させて設定するときの基準信号として前記時間幅設定用信号及び／もしくは前記振幅設定用信号を用いる回路である、
制御装置である。
【００１１】
ここで入力された画像信号の特性を示す特性データとは、一つの画像信号（画像信号はデジタル信号でもアナログ信号でもよい。またデジタル信号である場合の一つの画像信号とは、それが１ビットであることを限定しているのではなく、複数ビット単位で有意な信号であれば、該複数ビットで一つの画像信号を構成するものとなる。）の特性を示すデータである必要はなく、複数の画像信号の集合としての特性を示すデータである構成を好適に採用できる。
【００１２】
例えば時間幅設定用信号を基準信号として用いる構成としては、時間幅を階調値に対応させて設定する構成であって、クロック信号のパルスを階調値に対応する数までカウントして時間幅を設定する場合のクロック信号が前記時間幅設定用信号となる構成を挙げることができる。また振幅設定用信号を基準信号として用いる構成としては、振幅を階調値に対応させて設定する構成において、該設定の際に用いる基準振幅レベル（後述の実施形態における電位Ｖ１からＶ４がこれに相当する）として振幅設定用信号を用いる構成を挙げることができる。
【００１３】
なお、前記画像信号の取りうる階調値の範囲の一部をそれぞれが構成する複数のサブ範囲であって、互いの範囲が完全には重複しない複数のサブ範囲が設定されており、前記特性データは、少なくとも１つの画像を形成するための複数の画像信号それぞれの階調値に基づいて該複数の画像信号を各サブ範囲毎に分けた時の、各サブ範囲毎の前記画像信号の密度を示すデータを有している構成を好適に採用できる。
【００１４】
ここで各サブ範囲の範囲幅は互いに異なるものであってもよい。ただし各サブ範囲の範囲幅が略同一（各サブ範囲の範囲幅が同じかもしくは各サブ範囲の範囲幅の差がわずか（ここで差がわずかとは、所定のサブ範囲の範囲幅をＡ、他のサブ範囲の範囲幅をＢとしたとき、０．９５Ａ≦Ｂ≦１．０５Ａであるばあいである））であれば、特性評価の対象となる画像信号群（少なくとも１つの画像を形成するための複数の画像信号）を構成する画像信号が、各サブ範囲に属する度数をここでいう密度を示すデータとしてそのまま用いる
ことができる。各サブ範囲の範囲幅が異なる場合は、例えば各サブ範囲ごとに上記度数を範囲幅で割った値をここでいう密度として用いることができる。
【００１５】
特に有効なのは、前記複数のサブ範囲のうちの一つのサブ範囲である第１のサブ範囲における前記密度が所定の値を有している状態に対応して、前記時間幅設定用信号及び／もしくは前記振幅設定用信号が設定されている状態から、前記第１のサブ範囲における前記密度がより大きい密度になった状態に対応して、別の前記時間幅設定用信号及び／もしくは前記振幅設定用信号に変更される場合に、
階調値を横軸にとり前記変調回路が出力するパルス信号によって駆動された画素が示す明るさを縦軸にとって示される階調対明るさ特性線の、前記第１のサブ範囲における傾きがより大きくなるように変更される構成である。
【００１６】
ここで、パルス信号によって駆動された画素、とは、パルス信号によってエネルギーが伝達された結果として形成される画素のことをいう。また画素が示す明るさ、とは具体的には輝度計によって所定時間内の輝度の積分値として計測できるものである。パルス幅変調を行う場合には、適切な所定時間（線順次走査の画像表示装置の場合には、１水平走査期間が適切な所定時間となる）における輝度の積分値が変調されることになるが、視覚的な明るさを変調しているという観点では輝度を変調しているのと同じなので、本願では、特に言及しない限りパルス幅変調でも輝度が変調されるものとして扱う。従って以降では、特に言及していない限り、輝度、が明るさ、を示しているものとする。
【００１７】
なお特に好適な構成としては、
前記変調回路は、
所定の階調範囲である第１の階調範囲において、順次に増やした階調値のそれぞれに対応させて、該第１の階調範囲に対応する最大振幅である第１の振幅を有する部分の時間幅を順次増やした前記パルス信号であって、前記第１の振幅となる部分以外に前記第１の階調範囲よりも低い階調範囲に対応する最大振幅となる部分を有する前記パルス信号をそれぞれ発生させ、
前記第１の階調範囲よりも高階調側の所定の階調範囲である第２の階調範囲において、順次に増やした階調値のそれぞれに対応させて、該第２の階調範囲に対応する最大振幅である第２の振幅を有する部分の時間幅を順次に増やした前記パルス信号であって、前記第２の振幅となる部分以外に前記第１の振幅となる部分を有する前記パルス信号をそれぞれ発生させる回路であり、
前記第１の振幅及び前記第２の振幅の少なくとも一方を前記特性データによって設定された前記振幅設定用信号を基準信号として設定する回路である構成を採用できる。
【００１８】
更に、この構成において、前記第１の階調範囲は前記複数のサブ範囲のうちの一つのサブ範囲に対応する階調範囲であり、前記第２の階調範囲は他の一つのサブ範囲に対応する階調範囲である構成を好適に採用できる。
【００１９】
ここで第１の階調範囲が一つのサブ範囲に対応する、とは第１の階調範囲と該一つのサブ範囲とがほぼ同一（第１の階調範囲の下限値と該一つのサブ範囲の下限値との差を第１の階調範囲の範囲幅で割った値が０．１以下であり、第１の階調範囲の上限値と該一つのサブ範囲の上限値との差を第１の階調範囲の範囲幅で割った値が０．１以下であればほぼ同一とする）であることをいう。また第２の階調範囲が他の一つのサブ範囲に対応する、とは第２の階調範囲と該他の一つのサブ範囲とがほぼ同一（ほぼ同一の範囲については同上）であることをいう。なお第１の階調範囲、第２の階調範囲に限らず、更に他の階調範囲として第ｎ（ここでｎは２以上、階調値がとり得る値以下の整数である）の階調範囲まで設定することができる。ただし制御の容易性の観点からは、第１の階調範囲を最低の階調範囲とし、第２、第３、第４の階調範囲までの４つの階調範囲を設定するのが好適であ
る。
【００２０】
また最初に説明した発明において、前記入力された画像信号によって形成される画像の明るさに対応するデータを前記特性データとする構成を好適に採用できる。画像の明るさに対応するデータとしては、画像全体の明るさの平均値を示すデータを用いることができる。画像全体の明るさの平均値を示すデータとしては、画像を構成するための複数の画像信号の階調値の平均を取ったものや、総和をとったものを用いることができる。
【００２１】
ここで、前記特性データが第１の値を有する第１の状態に対応して設定された前記時間幅設定用信号及び／もしくは振幅設定用信号に対して、
前記特性データが前記第１の値とは異なる第２の値であって、前記特性データが前記第１の値となる画像よりも平均的な明るさが暗い画像に対応した値になった状態に対応して設定される前記時間幅設定用信号及び／もしくは振幅設定用信号は、
前記画像信号の取りうる階調値の範囲における中間値よりも低い階調領域の少なくとも一部において、階調値を横軸にとり前記変調回路が出力するパルス信号によって駆動された画素が示す明るさを縦軸にとって示される階調対明るさ特性線の傾きを前記第１の状態よりも大きくする値に設定される構成を採用できる。なお、画像信号の取りうる階調値の範囲における中間値とは、画像信号の取りうる階調値の範囲のうちの下限値と上限値の相加平均を取った値である。
【００２２】
また前記特性データが第１の値を有する第１の状態に対応して設定された前記時間幅設定用信号及び／もしくは振幅設定用信号に対して、
前記特性データが前記第１の値とは異なる第２の値であって、前記特性データが前記第１の値となる画像よりも平均的な明るさが明るい画像に対応した値になった状態に対応して設定される前記時間幅設定用信号及び／もしくは振幅設定用信号は、
前記画像信号の取りうる階調値の範囲における中間値よりも高い階調領域の少なくとも一部において、階調値を横軸にとり前記変調回路が出力するパルス信号によって駆動された画素が示す明るさを縦軸にとって示される階調対明るさ特性線の傾きを前記第１の状態よりも大きくする値に設定される構成を好適に採用することができる。
【００２３】
また本願は、前記制御装置と、前記制御装置の前記変調回路が出力する前記パルス信号が印加される表示素子を有する表示器と、を有する画像表示装置の発明を含んでいる。
【００２４】
特に、前記表示器は、複数の走査配線と、複数の変調配線と、該複数の走査配線と複数の変調配線によってマトリックス接続される複数の前記表示素子を有しており、
前記変調回路は、一つの変調配線に共通に接続され、且つそれぞれ異なる走査配線に接続される複数の前記表示素子に対して、各表示素子に対応する画像信号の階調値に対応させて設定した前記パルス信号を、前記複数の走査配線が順次選択されるのに同期させて、前記一つの変調配線を介して順次出力する回路である構成を好適に採用できる。
【００２５】
また更に、前記変調回路は、前記複数の変調配線のそれぞれを介して、前記複数の変調配線にそれぞれ接続され、かつ選択されている走査配線に接続されている複数の前記表示素子のそれぞれに対して、各表示素子に対応する画像信号の階調値に対応させて設定した前記パルス信号を出力する回路である構成を特に好適に採用できる。
【発明の効果】
【００２６】
本願に係わる発明によれば、好適なパルス信号を実現することができる。
【発明を実施するための最良の形態】
【００２７】
＜実施形態１＞パルス幅変調優先型多値ＰＷＭ
本発明の第１実施形態に係る画像表示装置の回路ブロック図を図１に示す。図において、１１は入力信号端子、１はデコーダ、２〜５はカウンタ、６は電圧設定部、７はＸドライバ、８はＹドライバ、９は表示パネルである。ここで、デコーダ１及びカウンタ２〜５によって明るさ評価回路が構成され、電圧設定部６によって入出力変換特性偏向回路が構成される。また、電圧設定部６及びＸドライバによって駆動回路が構成され、表示パネル９によって表示部が構成される。
【００２８】
表示パネル９には複数の発光素子がマトリクス状に配列され、線順次駆動により駆動される。表示素子である発光素子としては、電子放出素子によるもの（電子放出素子と蛍光体との組合せ）、特には電子放出素子として冷陰極素子を用いたもの、あるいは、エレクトロルミネッセンス素子、プラズマ表示素子、液晶素子等を用いることができる。
【００２９】
図２は図１のＸドライバ７の一例を示した図である。図中で２０はシフトレジスタ、２１はＰＷＭ回路、２２は出力段回路、２３は電源回路である。ここでPWM回路２１と出力
段回路２２が変調回路を構成する。またデコーダ１、カウンタ２から５、電圧設定回路６、電源回路２３が制御回路を構成する。
【００３０】
入力された画像データＳ０はシフトレジスタ２０に入力され、シリアル−パラレル変換される。シフトレジスタ２０では、一行分の画像データをシリアル−パラレル変換し、ＰＷＭ回路２１に出力する。
【００３１】
ＰＷＭ回路２１にはラッチ回路があり、シフトレジスタから出力された一行分の画像データを一水平同期期間（以下１Ｈと呼ぶ）保持する。ＰＷＭ回路２１では、一行分のデータをパルス幅変調信号（以下ＰＷＭ信号と呼ぶ）に変換する。
【００３２】
本実施形態では、パルス幅変調優先型多値ＰＷＭを想定している。パルス幅変調優先型多値ＰＷＭの説明図を図３に示す。図３では、画像データが０〜２５５の８ビットデータであった場合、表示パネルの一発光素子に印加される電圧波形を示している。図の横軸は時間を、縦軸は発光素子に印加する電圧をあらわしている。
【００３３】
図３（ａ）に示すように、本実施形態では変調回路から発光素子に印加される電位は４値（Ｖ１、Ｖ２、Ｖ３、Ｖ４）あることを想定している。変調回路から印加される電位と走査回路であるYドライバ８から印加される選択信号の電位との電位差が、変調配線と走
査配線とを介して各素子に駆動電圧として印加される。なおここでは選択信号の電位が０ボルトである構成を採用している。図３（ａ）は画像データが２５５であった場合の電圧波形である。図に示すように、画像データが２５５の場合は、６３スロットまでは電圧Ｖ４が発光素子に印加され、６４スロット目のみ電圧Ｖ３が印加される。
【００３４】
画像データが６３であった場合の電圧波形を図３（ｂ）に示す。このように、画像データが０〜６４の間であれば、電圧はＶ１で固定となり画像データに応じてパルス幅変調される。
【００３５】
画像データが６６であった場合の電圧波形を図３（ｃ）に示す。図に示すように画像データが６６の場合は、２スロットまでは電圧Ｖ２が発光素子に印加され、その後３スロット目からはＶ１が印加される。
【００３６】
このように本実施形態のパルス幅優先型多値ＰＷＭは、階調を０〜６４、６５〜１２８、１２９〜１９２、１９３〜２５５の４ブロック（４つのサブ範囲）に分割し、各階調ブロックは発光素子に印加する最大電圧が異なり、また各階調ブロック内ではパルス幅変調する（各階調ブロック内では最大電圧の部分が階調値の増加に伴って順次長くなる）電圧
波形となっている。
【００３７】
本実施形態では４値のパルス幅変調優先型多値ＰＷＭを想定しており、ＰＷＭ回路２１の出力は各電位値Ｖ１〜Ｖ４に対するＰＷＭ信号である。従って、ＰＷＭ回路２１の一つの出力端子からは、Ｖ１〜Ｖ４それぞれに対応する４つのＰＷＭ信号が出力されることになる。ここで、電位Ｖ１〜Ｖ４がそれぞれ振幅設定用信号に相当する。
【００３８】
ＰＷＭ回路２１から出力されるＰＷＭ信号は出力段回路２２に入力される。出力段回路２２では、Ｖ１〜Ｖ４の各電位値に対応するＰＷＭ信号により指定された期間、各電位を表示パネルの変調配線に出力する。
【００３９】
電源回路２３はＶ１〜Ｖ４に対応するの４つの電源部を持ち、Ｖ１〜Ｖ４の電位をパルス信号の振幅を設定するための基準信号として出力段回路２２に供給している。電源回路２３には電位設定信号ＳＶが入力されており、電位設定値ＳＶにより４つの電源部からの出力値に対するゲインをコントロールし、出力電位であるＶ1からＶ4を調整している。電位設定信号ＳＶの詳細は後述する。
【００４０】
図３の電圧波形により発光素子を駆動したときの階調輝度特性を図４に示す。図４の横軸は階調、つまり画像データを、縦軸は輝度（明るさ）を表している。パルス幅変調優先型多値ＰＷＭの場合、図に示すように階調が４ブロックに分かれ、各ブロックで直線的に輝度が変化するような特性となる。ここでは、各階調ブロックを図のようにＡ、Ｂ、Ｃ、Ｄとする。Ａブロックは階調０〜６４のブロックで、このデータが入力されると電圧Ｖ１で発光素子を駆動する。Ｂブロックは階調６５〜１２８のブロックで、このデータが入力されると電圧Ｖ２あるいはＶ１で発光素子を駆動する。Ｃブロックは階調１２９〜１９２のブロックで、このデータが入力されると電圧Ｖ３あるいはＶ２で発光素子を駆動する。Ｄブロックは階調１９３〜２５５のブロックで、このデータが入力されると電圧Ｖ４あるいはＶ３で発光素子を駆動する。
【００４１】
Ａ、Ｂ、Ｃ、Ｄの各階調ブロック内では単純なパルス幅変調と等価であるため、階調輝度特性は直線となる。従って、０〜２５５の全階調の特性は図４に示すように折れ線状になる。 
【００４２】
また、図３ではＶ１−０＝Ｖ２−Ｖ１＝Ｖ３−Ｖ２＝Ｖ４−Ｖ３、ここで黒レベルは０ボルトである、と設定した場合を示しており（電圧等分割）、このとき図４に示すように標準的なγ特性（例えばγ＝２．２）の近似折れ線が得られるものとする。仮に、Ｖ１のみを大きくすると、階調ブロックＡの階調輝度特性の傾きが大きくなり、逆にＶ１のみ小さくすると階調ブロックＡの傾きが小さくなる。このように、本実施形態では、電圧Ｖ１〜Ｖ４を制御することで、各階調ブロックの階調輝度特性の傾きを変えることができる。
【００４３】
次に図１を用いて本実施形態のγ補正法について説明する。
【００４４】
入力端子１１に入力された画像データはＡＤ変換された８ビットのデータであるとする。この８ビットの画像データは上位２ビットがデコーダ１に入力される。デコーダ１では、００、０１、１０、１１の２ビットデータを４ビットの信号ＳＣ１〜ＳＣ４に変換し、カウンタ２、３、４、５に出力する。
【００４５】
図５はデコーダ１の入出力を示したものである。デコーダ１の入力は、００、０１、１０、１１の２ビットデータであり、出力は、ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４の４ビットデータである。ＳＣ１はカウンタ２に、ＳＣ２はカウンタ３に、ＳＣ３はカウンタ４に、ＳＣ４はカウンタ５にそれぞれ入力される。
【００４６】
カウンタ２、３、４、５では、デコーダ１により出力された４ビットの信号ＳＣ１〜ＳＣ４をカウントし、累積ヒストグラムＳＨ１〜ＳＨ４を生成する。つまり、カウンタ２は画像データ０〜６３の度数をカウントし、カウンタ３は画像データ０〜１２７の度数をカウントし、カウンタ４は画像データ０〜１９１の度数をカウントし、カウンタ５は画像データ０〜２５５の度数をカウントする。
【００４７】
図６は電圧設定部６の詳細図である。カウンタ２〜４によりカウントされた累積ヒストグラムデータＳＨ１〜ＳＨ４は、メモリ５０〜５３に随時更新しながら格納される。１フレーム分の画像データの累積ヒストグラムカウントが終了した時点で、メモリ５０〜５３には制御信号Ｓｙｎｃが入力され、メモリされているデータを出力するとともにメモリは０にリセットされる。これにより、メモリ５０〜５３は１フレーム分の累積ヒストグラムデータを出力する。これが１フレーム分の画像信号に対応する特性データを構成する。なお、この特性データは１フレーム分の画像信号によって求める構成に限るものではなく、例えばフィールド単位で画像が形成される場合には１フィールド分の画像信号に基づいて求めてもよく、また数フィールド分もしくは数フレーム分の画像信号に基づいて求めてもよい。
【００４８】
ここで、メモリ５３の出力は画像データ０〜２５５の累積ヒストグラムであり、これは画像データの全画素数と一致する。
【００４９】
本実施形態では、説明のためカウンタ５により０〜２５５の累積ヒストグラムをカウントする構成を示したが、実際には０〜２５５の累積ヒストグラムを１フレーム分カウントすると全画素数と一致するため、カウンタ５、メモリ５３はなくてもよい。
【００５０】
メモリ５０〜５３から出力された累積ヒストグラムデータはゲインがかけられ、電圧設定信号ＳＶ１、ＳＶ２、ＳＶ３、ＳＶ４となって電源回路に出力される。従って累積ヒストグラムＳＨ１〜ＳＨ４と電圧設定信号ＳＶ１〜ＳＶ４の関係は、ＳＨ１が大きいほどＳＶ１は大きくなり、ＳＨ２が大きいほどＳＶ２は大きくなり、ＳＨ３が大きいほどＳＶ３は大きくなり、ＳＨ４が大きいほどＳＶ４が大きくなる。このとき、明るさ調整やコントラスト調整等の情報を加味してゲイン設定を行う方法としても良い。
【００５１】
電圧設定信号ＳＶ１、ＳＶ２、ＳＶ３、ＳＶ４はそれぞれ、電源回路においてＶ１、Ｖ２、Ｖ３、Ｖ４の電位値を制御する。このとき、ＳＶ１が大きいほどＶ１を大きく、ＳＶ２が大きいほどＶ２を大きく、ＳＶ３が大きいほどＶ３を大きく、ＳＶ４が大きいほどＶ４を大きくなるように各電位が制御される。
【００５２】
本実施形態の表示法によれば、Ｖ１が大きくなると図４の階調ブロックＡの階調輝度特性の傾きが大きくなり、Ｖ２が大きくなると階調ブロックＢの傾きが大きくなり、Ｖ３が大きくなると階調ブロックＣの傾きが大きくなり、Ｖ４が大きくなると階調ブロックＤの傾きが大きくなる。
【００５３】
本実施形態では、電圧設定信号ＳＶ１〜ＳＶ４を電位Ｖ１〜Ｖ４の値を制御する信号として用いたが、別の構成としては、電圧設定信号ＳＶ１〜ＳＶ４をＤＡ変換し、このＤＡ変換された信号をそのままＶ１〜Ｖ４電位として使用するようにしてもよい。すなわち、変調回路が出力するパルス信号の振幅を設定する際の基準信号となる振幅設定用信号であるＶ1からＶ4のそれぞれが、特性データに応じて設定できる種々の構成を採用できる。
【００５４】
次にγ補正の処理過程を図７、８を用いて説明する。
【００５５】
図７は暗い画像が入力されたときの処理例である。図７（ａ）は入力画像を示している。図７（ｂ）において、破線は入力画像である図７（ａ）のヒストグラムを、棒グラフはその累積ヒストグラムを表している。累積ヒストグラムは図６のメモリ５０〜５３の出力である。
【００５６】
電圧設定部６において累積ヒストグラムデータは電圧設定信号ＳＶ１〜ＳＶ４に変換される。この電圧設定信号により電源回路は電位Ｖ１〜Ｖ４を指示された値に設定する。
【００５７】
例えば図７（ａ）のように暗い画像が入力された場合、ヒストグラムは図７（ｂ）の破線のようになり、累積ヒストグラムは図７（ｂ）の棒グラフのようになる。つまり、暗い階調ほど累積ヒストグラムの増加量が大きいことになる。このような場合、発光素子に印加する電圧波形は図７（ｃ）のように、Ｖ１−０、Ｖ２−Ｖ１が図３（ａ）より大きく、Ｖ３−Ｖ２、Ｖ４−Ｖ３が図３（ａ）より小さい波形となる。
【００５８】
このような電圧波形で発光素子を駆動した場合、発光素子の階調輝度特性は図７（ｄ）のようになる。つまり、暗い階調ほどコントラストをつけるような特性となる。図７（ｄ）の破線は標準の状態の（例えばγ＝２．２となる）階調輝度特性である。
【００５９】
図８は明るい画像が入力されたときの処理例である。図８（ａ）は入力画像を示している。図７同様、図８（ｂ）において破線はヒストグラムを、棒グラフは累積ヒストグラムを表している。
【００６０】
図８（ａ）のように明るい画像が入力された場合、ヒストグラムは図８（ｂ）の破線のようになり、累積ヒストグラムは図８（ｂ）の棒グラフのようになる。つまり、明るい階調ほど累積ヒストグラムの増加量が大きいことになる。このような場合、発光素子に印加する電圧波形は図８（ｃ）のように、Ｖ１−０、Ｖ２−Ｖ１が図３（ａ）より小さく、Ｖ３−Ｖ２、Ｖ４−Ｖ３が図３（ａ）より大きい波形となる。
【００６１】
このような電圧波形で発光素子を駆動した場合、発光素子の階調輝度特性は図８（ｄ）のようになる。つまり、明るい階調ほどコントラストをつけるような特性となる。
【００６２】
このように、累積ヒストグラムの増加量が大きい階調ブロックにコントラストをつけることにより、入力画像に適応し常に良好なコントラストで表示することが可能である。
【００６３】
以上のように本発明を適用すれば、γ補正の際γテーブルを用いる必要がなく回路量を小さく抑えることができる。また、電圧というアナログ手法によりγ補正するため階調つぶれも発生しない。最大振幅がＶ１となるパルス信号に対応する階調範囲と、最大振幅がＶ２になるパルス信号に対応する階調範囲と、最大振幅がＶ３となるパルス信号に対応する階調範囲と、最大振幅がＶ４になるパルス信号に対応する階調範囲と、がそれぞれ、ヒストグラムをカウントするサブ範囲と一致する構成を特に好適な例としてここでは示した。この階調範囲とサブ範囲とは必ずしも一致させる必要はないが、その場合は別途デジタル信号処理を行うなどによって各階調範囲間での表示状態の不連続性を少なくするようにするとよい。その場合であっても、本願発明を採用しない場合と比べてデジタル信号処理による階調の減少を抑制することができる。
【００６４】
＜実施形態２＞パルス幅変調優先型多値ＰＷＭ
本発明の第２実施形態に係る画像表示装置の回路ブロック図を図９に示す。図１と同じ符号は同じものを表している。１００はＡＰＬ検出部、１０１は電圧設定部である。ここで、ＡＰＬ検出部１００によって画像の明るさを評価する明るさ評価回路が構成される。
【００６５】
ＡＰＬ検出部１００は画像データ１フレーム分のＡＰＬ（平均画像レベル ：Average Picture Level）を検出する。検出されたＡＰＬは電圧設定部１０１に入力される。
【００６６】
電圧設定部１０１には不図示のＲＯＭがあり、このＲＯＭはＡＰＬをアドレスとして、電圧設定値ＳＶ１、ＳＶ２、ＳＶ３、ＳＶ４を出力する。Ｘドライバ７内の電源回路は、電圧設定値ＳＶ１〜ＳＶ４により設定された電位Ｖ１〜Ｖ４を出力し、この電位を用いて発光素子を駆動する。ここで、Ｖ１〜Ｖ４が振幅設定用信号に相当する。
【００６７】
次に、γ補正の処理例を図１０、図１１を用いて説明する。
【００６８】
図１０は暗い画像が入力された場合のγ補正処理例である。図１０（ａ）のように暗い画像の場合ＡＰＬは低い値となる。電圧設定部１０１では、入力されたＡＰＬをアドレスとして４つの電圧設定値ＳＶ１〜ＳＶ４を出力する。Ｘドライバ７内の電源回路では、電圧設定値ＳＶ１〜ＳＶ４によりＶ１〜Ｖ４を設定する。
【００６９】
図１０（ａ）のように暗い画像の場合、発光素子に印加する電圧波形は図１０（ｂ）のように、Ｖ１−０、Ｖ２−Ｖ１が図３（ａ）より大きく、Ｖ３−Ｖ２、Ｖ４−Ｖ３が図３（ａ）より小さい波形となる。その結果、発光素子の階調輝度特性は図１０（ｃ）に示すようになる。すなわち、中間値近傍（階調値１２８）よりも低い階調領域において、特性線の傾きがおおきくなって、暗い階調ほどコントラストをつけるような特性となる。
【００７０】
図１１は明るい画像が入力された場合のγ補正処理例である。図１１（ａ）のように明るい画像の場合ＡＰＬは高い値となる。
【００７１】
このように明るい画像の場合、発光素子に印加する電圧波形は図１１（ｂ）のように、Ｖ１−０、Ｖ２−Ｖ１が図３（ａ）より小さく、Ｖ３−Ｖ２、Ｖ４−Ｖ３が図３（ａ）より大きい波形となる。その結果、発光素子の階調輝度特性は図１１（ｃ）のようになる。すなわち中間値近傍よりも高い階調領域において、特性線の傾きが大きくなるように変更され、明るい階調ほどコントラストをつけるような特性となる。
【００７２】
このように、入力画像に適応し常に良好なコントラストで表示することが可能である。
【００７３】
以上のように本発明によれば、γ補正の際γテーブルを用いる必要がなく回路量を小さく抑えることができる。また、電圧というアナログ手法によりγ補正するため階調つぶれも発生しない。
【００７４】
＜実施形態３＞電圧変調優先型多値ＰＷＭ
本発明の第３実施形態に係る画像表示装置の回路ブロック図を図１２に示す。図１２において、図１と同じ符号のブロックは同じものを表している。１１０はＰＷＭクロック設定部である。ここで、ＰＷＭクロック設定部１１０によって入出力変換特性変更回路が構成され、ＰＷＭクロック設定部１１０及びＸドライバ７によって駆動回路が構成される。
【００７５】
図１３は本実施形態の駆動法により８ビット画像データを表示する際の電圧波形を示している。本実施形態では図に示すような電圧（振幅）変調優先型多値ＰＷＭを想定している。本実施形態では１Ｈを４スロットに分割し、最初のスロットをパルス幅ｐ１で、２番目のスロットをパルス幅ｐ２で、３番目のスロットをパルス幅ｐ３で、最後のスロットをパルス幅ｐ４で駆動する。各スロット（階調ブロック）内では、電圧（振幅）変調により階調表現を行っている。このように駆動することにより、発光素子は図４のような標準的
な（例えばγ＝２．２であるような）階調輝度特性を示す。
【００７６】
次に図１２を用いて、本実施形態の動作を説明する。入力端子１１に入力された画像データはＡＤ変換された８ビットのデータであるとする。８ビットの画像データは上位２ビットがデコーダ１に入力される。デコーダ１では、００、０１、１０、１１の２ビットデータを４ビットの信号ＳＣ１〜ＳＣ４に変換し、カウンタ２、３、４、５に出力する。
【００７７】
図１４はデコーダ１の入出力を示したものである。デコーダ１の入力は、００、０１、１０、１１の２ビットデータであり、出力は、ＳＣ１、ＳＣ２、ＳＣ３、ＳＣ４の４ビットデータである。ＳＣ１はカウンタ２に、ＳＣ２はカウンタ３に、ＳＣ３はカウンタ４に、ＳＣ４はカウンタ５にそれぞれ入力される。
【００７８】
カウンタ２、３、４、５はデコーダ１の出力をカウントし、ヒストグラムＳＨ１〜ＳＨ４を生成する。
【００７９】
カウントされたヒストグラムＳＨ１〜ＳＨ４はＰＷＭクロック設定部１１０に入力される。ＰＷＭクロック設定部１１０はヒストグラムＳＨ１〜ＳＨ４により、パルス幅ｐ１〜ｐ４を制御するためのＰＷＭクロック設定信号ＳＰをＸドライバ７に出力する。ここで、パルス幅ｐ１〜ｐ４を設定するための信号が、パルス信号の時間幅を設定するための基準信号となる時間幅設定用信号に相当する。
【００８０】
このとき、ＰＷＭクロック設定部１１０はＳＨ１が大きいほどｐ１を長く、ＳＨ２が大きいほどｐ２を長く、ＳＨ３が大きいほどｐ３を長く、ＳＨ４が大きいほどｐ４を長く設定するようなＰＷＭクロック設定信号ＳＰを生成する。
【００８１】
Ｘドライバ７内にはＰＷＭ回路があり、ＰＷＭクロック設定信号ＳＰによりパルス幅ｐ１〜ｐ４を設定する。Ｘドライバ７は設定されたパルス幅ｐ１〜ｐ４に基づいて駆動電圧波形を生成し発光素子を駆動する。
【００８２】
次にγ補正の処理例を図１５、１６を用いて説明する。
【００８３】
図１５は暗い画像が入力された場合の処理例である。図１５（ａ）は入力画像である。デコーダ１、カウンタ２〜５により図１５（ａ）のヒストグラムＳＨ１〜ＳＨ４がカウントされる。図１５（ｂ）は図１５（ａ）のヒストグラムである。
【００８４】
カウントされたヒストグラムデータＳＨ１〜ＳＨ４はＰＷＭクロック設定信号ＳＰに変換される。Ｘドライバ内ではＰＷＭクロック設定信号ＳＰに基づいてパルス幅ｐ１〜ｐ４が設定される。
【００８５】
図１５（ａ）の画像が入力されたときの発光素子に印加される電圧波形は図１５（ｃ）のようになる。図１５（ｃ）に示すように、図１３と比べパルス幅ｐ１、ｐ２が長く、ｐ３、ｐ４が短い電圧波形となる。その結果、発光素子の階調輝度特性は図１５（ｄ）に示すようになる。つまり、暗い階調ほどコントラストをつけるような特性となる。
【００８６】
図１６は明るい画像が入力された場合の処理例である。図１６（ａ）は入力画像、図１６（ｂ）はそのヒストグラムである。ＰＷＭクロック設定部１１０は、入力されたヒストグラムデータＳＨ１〜ＳＨ４よりＰＷＭクロック設定信号ＳＰをＸドライバ７に出力する。Ｘドライバ７では、ＰＷＭクロック設定信号ＳＰによりパルス幅ｐ１〜ｐ４が設定される。
【００８７】
図１６（ａ）の画像が入力されたときの発光素子に印加される電圧波形は図１６（ｃ）のようになる。図１６（ｃ）に示すように、図１３と比べパルス幅ｐ１、ｐ２が短く、ｐ３、ｐ４が長い電圧波形となる。その結果、発光素子の階調輝度特性は図１６（ｄ）に示すようになる。つまり、明るい階調ほどコントラストをつけるような特性となる。
【００８８】
このように、ヒストグラムの大きい階調ブロックにコントラストをつけることにより、入力画像に適応し常に良好なコントラストで表示することが可能である。
【００８９】
以上のように本発明を適用すれば、γ補正の際γテーブルを用いる必要がなく回路量を小さく抑えることができる。また、デジタルデータの変換を行わないためγ補正による階調つぶれも発生しない。
【００９０】
＜参考形態＞ＰＷＭ
参考形態として、電圧固定のＰＷＭで駆動した場合のγ補正を説明する。本参考形態の回路ブロック図は実施形態３同様図１２である。
【００９１】
図１７は本参考形態の駆動電圧波形である。本参考形態は階調を０〜６３、６４〜１２７、１２８〜１９１、１９２〜２５５の４つのブロックに分割し、各階調ブロックでパルス幅が異なるような電圧波形を有する。階調０〜６３の１スロットのパルス幅をｐ１、階調６４〜１２７の１スロットのパルス幅をｐ２、階調１２８〜１９１の１スロットのパルス幅をｐ３、階調１９２〜２５５の１スロットのパルス幅をｐ４とする。
【００９２】
ここで、標準的な状態ではｐ１〜ｐ４は図１７に示すようになっており、このとき発光素子の階調輝度特性は図３のような標準的な特性（例えばγ＝２．２）となる。
【００９３】
次に、図１２を用いて本参考形態の動作を説明する。
【００９４】
実施形態３と同様に、画像データの上位２ビットによりヒストグラムをとりＳＨ１〜ＳＨ４がＰＷＭクロック設定部１１０に入力される。ＰＷＭクロック設定部１１０はヒストグラムＳＨ１〜ＳＨ４によりパルス幅ｐ１〜ｐ４を制御するためのＰＷＭクロック設定信号ＳＰをＸドライバ７に出力する。ここで、パルス幅ｐ１〜ｐ４が駆動信号波形パラメータに相当する。
【００９５】
このとき、ＰＷＭクロック設定部１１０はＳＨ１が大きいほどｐ１を長く、ＳＨ２が大きいほどｐ２を長く、ＳＨ３が大きいほどｐ３を長く、ＳＨ４が大きいほどｐ４を長く設定するようなＰＷＭクロック設定信号ＳＰを生成する。
【００９６】
Ｘドライバ７内には不図示のＰＷＭ回路があり、ＰＷＭクロック設定信号ＳＰによりパルス幅ｐ１〜ｐ４を設定する。Ｘドライバ７は設定されたパルス幅ｐ１〜ｐ４に基づいて駆動電圧波形を生成し発光素子を駆動する。
【００９７】
このように駆動することで実施形態３同様、ヒストグラムの大きい階調ブロックにコントラストをつけることにより、入力画像に適応し常に良好なコントラストで表示することが可能である。しかしながら、充分な階調数をこの構成で得るためには、充分に早いパルス幅変調用のクロック信号を実現する必要がある。
【００９８】
＜実施形態４＞パルス幅変調優先型多値ＰＷＭ（並置型）
本発明の第４実施形態として、図１８に示す電圧波形により発光素子を駆動する例を説明する。
【００９９】
本実施形態では、階調を０〜６３、６４〜１２７、１２８〜１９１、１９２〜２５５の４つのブロックに分割し、各階調ブロックで電圧が異なるような電圧波形を有する。また、各階調ブロックにおいて、１スロットのパルス幅は均一であるとする。図１８は、Ｖ１−０＝Ｖ２−Ｖ１＝Ｖ３−Ｖ２＝Ｖ４−Ｖ３と設定した場合を示しており（電圧等分割）、このとき図４に示すように標準的なγ特性（例えばγ＝２．２）の近似折れ線が得られるものとする。
【０１００】
本実施形態の駆動ブロック図は図１である。実施形態１では、デコーダ１とカウンタ２〜５により累積ヒストグラムをカウントしたが、本実施形態ではヒストグラムをカウントする。この場合、デコーダ１の入出力は図１４のようになる。
【０１０１】
カウントされたヒストグラムは電圧設定部６で電圧設定信号ＳＶに変換され、Ｘドライバ７内で電位値Ｖ１〜Ｖ４を設定し駆動波形を作る。このとき、ヒストグラムＳＨ１が大きいときはＶ１が大きく、ＳＨ２が大きいときはＶ２が大きく、ＳＨ３が大きいときはＶ３が大きく、ＳＨ４が大きいときはＶ４が大きくなるように電位値Ｖ１〜Ｖ４が設定される。ここで、電位値Ｖ１〜Ｖ４が駆動信号波形パラメータに相当する。
【０１０２】
このように駆動することで、ヒストグラムの大きい階調ブロックにコントラストをつけることにより、入力画像に適応し常に良好なコントラストで表示することが可能である。
【０１０３】
以上のように本発明を適用すれば、γ補正の際γテーブルを用いる必要がなく回路量を小さく抑えることができる。また、デジタルデータの変換を行わないためγ補正による階調つぶれも発生しない。
【図面の簡単な説明】
【０１０４】
【図１】実施形態１の回路ブロック図である。
【図２】Ｘドライバの説明図である。
【図３】実施形態１の駆動電圧波形である。
【図４】発光素子の階調輝度特性である。
【図５】デコーダの入出力である。
【図６】電圧設定部の説明図である。
【図７】実施形態１によるγ処理例である。
【図８】実施形態１によるγ処理例である。
【図９】実施形態２の回路ブロック図である。
【図１０】実施形態２によるγ処理例である。
【図１１】実施形態２によるγ処理例である。
【図１２】実施形態３の回路ブロック図である。
【図１３】実施形態３の駆動電圧波形である。
【図１４】デコーダの入出力である。
【図１５】実施形態３によるγ処理例である。
【図１６】実施形態３によるγ処理例である。
【図１７】参考形態の駆動電圧波形である。
【図１８】実施形態４の駆動電圧波形である。
【符号の説明】
【０１０５】
１ デコーダ
２、３、４、５カウンタ
６ 電圧設定部
７ Ｘドライバ
８ Ｙドライバ
９ 表示パネル
１１ 入力端子
２０ シフトレジスタ
２１ ＰＷＭ回路
２２ 出力段回路
２３ 電源回路
５０、５１、５２、５３ メモリ
１００ ＡＰＬ検出部
１０１ 電圧設定部
１１０ PWMクロック設定部
【図１】
2005292804.tif 000003
【図２】
2005292804.tif 000004
【図３】
2005292804.tif 000005
【図４】
2005292804.tif 000006
【図５】
2005292804.tif 000007
【図６】
2005292804.tif 000008
【図７】
2005292804.tif 000009
【図８】
2005292804.tif 000010
【図９】
2005292804.tif 000011
【図１０】
2005292804.tif 000012
【図１１】
2005292804.tif 000013
【図１２】
2005292804.tif 000014
【図１３】
2005292804.tif 000015
【図１４】
2005292804.tif 000016
【図１５】
2005292804.tif 000017
【図１６】
2005292804.tif 000018
【図１７】
2005292804.tif 000019
【図１８】
2005292804.tif 000020