(57)【要約】【課題】  ペデスタルレベルを所望のレベルに調整する。【解決手段】  入力された映像信号の直流成分を除去する直流成分除去部と、直流成分除去部により直流成分が除去された映像信号に基づき、ペデスタル信号を検出する検出部と、所定のリファレンス信号を生成するリファレンス信号生成部３０と、ペデスタル信号と、リファレンス信号の差分値を算出する差分値算出部３１と、差分値に基づき、判定信号を生成する判定信号生成部３２と、判定信号と、所定の帰還信号を加算し、第１の加算値を生成する第１の加算値生成部３３と、第１の加算値の利得を調整する第１の利得調整部３６と、差分値と、利得が調整された第１の加算値を加算し、第２の加算値を生成する第２の加算生成部３７と、第２の加算値の利得を調整する第２の利得調整部３８と、利得が調整された第２の加算値に基づき、映像信号のペデスタルレベルを所定のレベルに調整する調整部とを備える。【選択図】  図４
2005229213.tif 000002
【特許請求の範囲】
【請求項１】
入力された映像信号の直流成分を除去する直流成分除去手段と、
上記直流成分除去手段により直流成分が除去された上記映像信号に基づき、ペデスタル信号を検出する検出手段と、
所定のリファレンス信号を生成するリファレンス信号生成手段と、
上記検出手段で検出されたペデスタル信号と、上記リファレンス信号生成手段で生成されたリファレンス信号の差分値を算出する差分値算出手段と、
上記差分値算出手段により算出された差分値に基づき、判定信号を生成する判定信号生成手段と、
上記判定信号生成手段で生成された判定信号と、上記映像信号に含まれている水平同期信号に基づく所定のタイミングで帰還してくる帰還信号を加算し、第１の加算値を生成する第１の加算値生成手段と、
上記第１の加算値算出手段により生成された上記第１の加算値の利得を調整する第１の利得調整手段と、
上記差分値算出手段により得られた差分値と、上記第１の利得調整手段で利得が調整された上記第１の加算値を加算し、第２の加算値を生成する第２の加算値生成手段と、
上記第２の加算値生成手段により生成された上記第２の加算値の利得を調整する第２の利得調整手段と、
上記第２の利得調整手段で利得が調整された上記第２の加算値に基づき、上記直流成分除去手段に蓄えられている電流の充放電を制御することにより、映像信号のペデスタルレベルを所定のレベルに調整する調整手段とを備えることを特徴とするペデスタルレベル調整装置。
【請求項２】
上記判定信号生成手段は、上記差分値がゼロ（ペデスタル信号＝リファレンス信号）のときには「０」を判定信号として生成し、上記差分値が正（ペデスタル信号＞リファレンス信号）のときには「＋１」を判定信号として生成し、上記差分値が負（ペデスタル信号＜リファレンス信号）のときには「−１」を判定信号として生成することを特徴とする請求項１記載のペデスタルレベル調整装置。
【請求項３】
上記検出手段は、
上記映像信号に含まれている水平同期信号に基づく所定のタイミングで、上記直流成分除去手段により直流成分が除去された上記映像信号からペデスタル信号を検出し、検出したペデスタル信号を積分演算する積分演算手段と、
上記映像信号に含まれている水平同期信号に基づき、上記積分演算手段により積分演算されたデータを平均化する平均化手段とを備え、
上記平均化手段は、平均化したデータをペデスタル信号として上記差分値算出手段に出力することを特徴とする請求項１記載のペデスタルレベル調整装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、映像信号のペデスタルレベルを調整するペデスタルレベル調整装置に関する。
【背景技術】
【０００２】
デジタルクランプ回路は、映像信号Ｓのペデスタルレベルを、所定のリファレンスレベルに調整することを目的としている。従来、デジタルクランプ回路４０は、図７に示すように、入力される映像信号Ｓの直流成分を除去する静電容量結合部５０と、直流成分が除去された映像信号Ｓをデジタル変換するＡＤ変換器５１と、デジタル変換された映像信号からペデスタルレベルを検出するペデスタルレベル検出回路５２と、映像信号のペデスタル信号と、所定のリファレンス信号の差分値を算出し、該差分値の利得を所定の制御信号に基づき調整するペデスタルクランプブロック５３と、ペデスタルクランプブロック５３から供給される信号に基づき静電容量結合部５０を制御するクランプＤＡ変換器５４を有する。
【０００３】
クランプＤＡ変換器５４は、ペデスタルクランプブロック５３から供給された信号に基づき、静電容量結合部５０を介して入力される映像信号Ｓのペデスタルレベルを所望のペデスタルレベルになるように調整する。
【０００４】
しかしながら、図７のように、デジタルクランプ回路４０を１次のフィードバックループで構成すると、ＡＤ変換器５１から生じるリーク電流がクランプレベルに定常誤差（リーク電流によるオフセット）を発生してしまう（図６）。
【０００５】
そのため従来のデジタルクランプ回路４０では定常誤差を無くすために、図８に示すように、ペデスタルクランプブロック５３が、所定のリファレンス信号を生成するリファレンス信号生成部６０と、ペデスタルレベル検出回路５２から供給されたペデスタル信号と、リファレンス生成部６０から供給されたリファレンス信号との差分値を算出する差分値算出部６１と、差分値算出部６１で算出された差分値と後述する帰還信号とを加算処理し、加算信号を生成する加算処理部６２と、加算信号の出力を一定にするために、振幅が所定値以下になるように制限し、制限後の加算信号を出力するリミッタ（振幅制限部）６３と、加算信号を所定のタイミングで帰還信号として加算処理部６２にフィードバックする帰還信号供給部６４と、リミッタ６３により振幅が所定値以下に制限された加算信号の利得を調整する利得調整部６５と、差分値算出部６１により算出された差分値と、利得調整部６５により利得が調整された加算信号とを加算し、加算信号を生成する加算処理部６６と、加算信号の利得を調整する利得調整部６７とで構成されており、２次のフィードバックループにより構成されている。なお、加算処理部６２と、リミッタ６３と、帰還信号供給部６４とで積分回路を構成している。
【０００６】
【特許文献１】特開２００２−２１８２８０号公報
【特許文献２】特開２００２−２３２７４１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上述のようにペデスタルクランプブロックを２次のフィードバックループで構成しても、１つ前の水平同期信号のペデスタルレベルとリファレンスレベルの差分値をそのままペデスタルレベルに加算しているため、例えば、積分回路の出力信号の利得の調整が大きかった場合には、図６に示すように、所望のペデスタルレベルに調整するのにオーバーシュートが発生してしまい、収束するまでに多大な時間を要してしまい、一方、積分回路の出力信号の利得の調整が小さかった場合には、図６に示すように、所望のペデスタルレベルに調整するのに収束時間が遅くなってしまう。
【０００８】
そこで、本発明は、上述した課題を解決するために、リーク電流によるオフセットが生じないように、ペデスタルクランプブロックを２次のフィードバックループで構成し、かつ、利得の調整が大きい場合にオーバーシュートを生じることなく素早く所望のペデスタルレベルに収束させ、利得の調整が小さい場合であっても、素早く所望のペデスタルレベルに収束することが可能なペデスタルレベル調整装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係るペデスタルレベル調整装置は、上述の課題を解決するために、入力された映像信号の直流成分を除去する直流成分除去手段と、直流成分除去手段により直流成分が除去された映像信号に基づき、ペデスタル信号を検出する検出手段と、所定のリファレンス信号を生成するリファレンス信号生成手段と、検出手段で検出されたペデスタル信号と、リファレンス信号生成手段で生成されたリファレンス信号の差分値を算出する差分値算出手段と、差分値算出手段により算出された差分値に基づき、判定信号を生成する判定信号生成手段と、判定信号生成手段で生成された判定信号と、映像信号に含まれている水平同期信号に基づく所定のタイミングで帰還してくる帰還信号を加算し、第１の加算値を生成する第１の加算値生成手段と、第１の加算値算出手段により生成された第１の加算値の利得を調整する第１の利得調整手段と、差分値算出手段により得られた差分値と、第１の利得調整手段で利得が調整された第１の加算値を加算し、第２の加算値を生成する第２の加算値生成手段と、第２の加算値生成手段により生成された第２の加算値の利得を調整する第２の利得調整手段と、第２の利得調整手段で利得が調整された第２の加算値に基づき、直流成分除去手段に蓄えられている電流の充放電を制御することにより、映像信号のペデスタルレベルを所定のレベルに調整する調整手段を備える。
【発明の効果】
【００１０】
本発明に係るペデスタルレベル調整装置は、映像信号から直流成分が除去された映像信号をデジタル信号に変換し、デジタル化された映像信号からペデスタル信号を検出し、ペデスタル信号と所定のリファレンス信号の差分値を算出し、該差分値から所定の判定信号を生成し、該判定信号と、所定の帰還信号とを加算して加算信号を生成し、該加算信号の利得を調整し、調整後の加算信号と、差分値とから生成した加算信号の利得を調整し、調整後の加算信号に基づき電流の充放電が制御されており、２次のフィードバックループで構成されているので、１次のフィードバックループで構成されているときに問題となっていた定常偏差を無くすことができ、また、映像信号のペデスタル信号とリファレンス信号の差分値から所定の判定信号を生成し、該判定信号と、所定の帰還信号とを加算し、該加算信号の利得を調整するので、利得が大きくても小さくても安定した加算信号を生成することができ、特に、利得が大きい場合、オーバーシュートを生じることなく所望のペデスタルレベルに収束させることができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の実施の形態として、入力された映像信号のペデスタルレベルを所望のレベルに調整するペデスタルレベル調整装置について説明する。
【００１２】
ペデスタルレベル調整装置１は、図１に示すように、入力された映像信号Ｓ１の直流成分を除去する静電容量結合部１０と、入力された映像信号Ｓ１をデジタル信号に変換するＡＤ（Analog to Digital）変換器１１と、デジタル化された映像信号Ｓ１からペデスタルレベルを検出するペデスタルレベル検出回路１２と、ペデスタルレベル検出回路１２から供給されたペデスタルレベルに基づき、所定の帰還信号Ｓ３を生成するペデスタルクランプブロック１３と、入力された映像信号Ｓ１のペデスタルレベルを所望のペデスタルレベルに調整するクランプＤＡ（Digital to Analog）変換器１４とを備える。
【００１３】
入力される映像信号Ｓ１は、様々な振幅やレベルで入力されるが、映像信号Ｓ１に含まれているペデスタルレベル（映像信号Ｓ１の黒レベル）を所望のＤＣ（直流成分）値に固定する必要がある。そのため、本願発明に係るペデスタルレベル調整装置１では、静電容量結合部１０により、映像信号Ｓ１の直流成分を一度除去し、その後、クランプＤＡ変換器１４の制御により所望のＤＣ値に固定する構成となっている。
【００１４】
ＡＤ変換器１１は、静電容量結合部１０を介して入力される映像信号Ｓ１をデジタル信号に変換し、変換後の信号をペデスタルレベル検出回路１２に供給する。
【００１５】
ペデスタルレベル検出回路１２は、ＡＤ変換器１１から供給されたデジタル化された映像信号Ｓ１からペデスタルレベルの検出を行い、ペデスタル信号Ｓ２としてペデスタルクランプブロック１３に供給する。なお、ペデスタルレベル検出回路１２は、ペデスタルレベルを１回しか検出しないことにすると、検出するタイミングによっては、ノイズの影響によりペデスタルレベルが大きくずれたときのものを検出してしまう恐れがある。したがって、ペデスタルレベル検出回路１２では、複数のペデスタルレベルを検出してその平均値を算出し、該平均値をペデスタル信号Ｓ２としてペデスタルクランプブロック１３に供給する。このようにすることにより、ノイズの影響を軽減することができる。
【００１６】
ペデスタルレベル検出回路１２は、具体的には、図２に示すように、映像信号Ｓ１に基づきクランプ位置を決定するクランプ信号Ｓ４を生成するクランプ信号生成部２０と、クランプ信号をカウントし、タイミングパルスＳ５を生成するタイミングパルス生成部２１と、タイミングパルスＳ５に基づき、ＡＤ変換器１１から供給されたデジタル化された映像信号Ｓ１を積分処理する積分回路２２と、積分回路２２で積分されたデータを平均化する平均化部２３とを備える。
【００１７】
クランプ信号生成部２０は、映像信号Ｓ１に含まれている水平同期信号ＨＤ周期に基づき、クランプ信号Ｓ４を生成し、生成したクランプ信号Ｓ４をタイミングパルス生成部２１に出力する。
【００１８】
タイミングパルス生成部２１は、クランプ信号生成部２０から供給されるクランプ信号Ｓ４に基づきタイミングパルスＳ５を生成し、生成したタイミングパルスＳ５を積分回路２２と、平均化部２３と、ペデスタルクランプブロック１３に供給する。
【００１９】
積分回路２２は、タイミングパルスＳ５に基づき、ＡＤ変換器１１から供給されたデジタル化された映像信号Ｓ１を積分処理し、積分処理したデータを平均化部２３に出力する。
【００２０】
ここで、積分回路２２の具体的な動作について図３を用いて説明する。積分回路２２は、図３に示すように、ＡＤ変換器１１から供給されたデジタル化された映像信号Ｓ１のペデスタルレベルにおいて、タイミングパルス生成部２１から供給されたタイミングパルスＳ５に基づき、積分を開始する位置が決定され、決定された位置から所定期間分のデータを積分する。
【００２１】
平均化部２３は、タイミングパルスＳ５に基づき、積分回路２２から供給された積分データの平均値を算出し、算出した平均値をペデスタル信号Ｓ２としてペデスタルクランプブロック１３に出力する。
【００２２】
ペデスタルクランプブロック１３は、ペデスタルレベル検出回路１２から供給されたペデスタル信号Ｓ２に基づき、帰還信号Ｓ３を生成し、クランプＤＡ変換器１４に出力する。ここで、ペデスタルクランプブロック１３の詳細な構成について図４を用いて説明する。
【００２３】
ペデスタルクランプブロック１３は、所定のリファレンス信号Ｓ６を生成するリファレンス信号生成部３０と、ペデスタルレベル検出回路１２から供給されたペデスタル信号Ｓ２と、リファレンス信号生成部３０から供給されたリファレンス信号Ｓ６との差分値Ｓ７を算出する差分値算出部３１と、差分値算出部３１で算出された差分値Ｓ７に基づき、所定の判定信号Ｓ８を生成する判定信号生成部３２と、判定信号Ｓ８と後述する帰還信号Ｓ１０とを加算処理し、加算信号Ｓ１１を生成する加算処理部３３と、加算信号Ｓ１１の出力を一定にするために、振幅が所定値以下になるように制限し、制限後の加算信号Ｓ１１を出力するリミッタ（振幅制限部）３４と、加算信号Ｓ１１を所定のタイミングで帰還信号Ｓ１０として加算処理部３３にフィードバックする帰還信号供給部３５と、リミッタにより振幅が所定値以下に制限された加算信号Ｓ１１の利得を調整する利得調整部３６と、差分値算出部３１により算出された差分値Ｓ７と、利得調整部３６により利得が調整された加算信号Ｓ１１とを加算し、加算信号Ｓ１１を生成する加算処理部３７と、加算信号Ｓ１１の利得を調整する利得調整部３８とを備える。なお、判定信号生成部３２と、加算処理部３３と、リミッタ３４と、帰還信号供給部３５とで積分回路を構成している。
【００２４】
判定信号生成部３２は、差分値算出部３１で算出された差分値Ｓ７がゼロのとき、すなわち、ペデスタル信号Ｓ２とリファレンス信号Ｓ６が等しい（Ｓ２＝Ｓ６）ときには、「０」を判定信号Ｓ８とし、また、差分値Ｓ７が正のとき、すなわち、ペデスタル信号Ｓ２の方がリファレンス信号Ｓ６よりも大きい（Ｓ２＞Ｓ６）ときには、「１」を判定信号Ｓ８とし、また、差分値Ｓ７が負のとき、すなわち、ペデスタル信号Ｓ２がリファレンス信号Ｓ６よりも小さい（Ｓ２＜Ｓ６）ときには、「−１」を判定信号Ｓ８として加算処理部３３に出力する。このようにして、判定信号生成部３２は、加算処理部３３にペデスタル信号Ｓ２とリファレンス信号Ｓ６との差分値を直接出力するのではなく、所定の判定信号Ｓ８を生成し、該判定信号Ｓ８を加算処理部３３に出力する構成となっている。
【００２５】
帰還信号供給部３５は、ペデスタルレベル検出回路１２のタイミングパルス生成部２１から供給されたタイミングパルスＳ５に基づき、一つ前の水平同期信号ＨＤに対応した加算信号Ｓ１１を帰還信号Ｓ１０として加算処理部３３に供給する。
【００２６】
利得調整部３６は、所定の制御信号に基づき、リミッタ３４から出力された加算信号Ｓ１１の利得を調整（１倍未満）し、調整後の加算信号Ｓ１１を加算処理部３７に出力する。
【００２７】
利得調整部３８は、所定の制御信号に基づき、加算処理部３７で加算処理された加算信号Ｓ１１の利得を調整（１倍未満）し、調整後の加算信号Ｓ１１を帰還信号Ｓ３として、クランプＤＡ変換器１４に出力する。
【００２８】
クランプＤＡ変換器１４は、ペデスタルクランプブロック１３から供給された帰還信号Ｓ３により、電流の充放電の制御が行われ、該制御に応じて、静電容量結合部１０を介して入力される映像信号Ｓ１のペデスタルレベルの調整を行う。
【００２９】
クランプＤＡ変換器１４は、図５に示すように、Ｐｃｈ側の電流源１４ａと、Ｎｃｈ側の電流源１４ｂとを備え、ペデスタルクランプブロック１３から供給された帰還信号Ｓ３により、電流を充電する制御が行われた場合、Ｐｃｈ側の電流源１４ａが動作され、静電容量結合部１０を介して入力される映像信号Ｓ１のペデスタルレベルを上昇させ、また、電流を放電する制御が行われた場合、Ｎｃｈ側の電流源１４ｂが動作され、静電容量結合部１０を介して入力される映像信号Ｓ１のペデスタルレベルを下降させる制御を行う。
【００３０】
このように構成されるペデスタルレベル調整装置１は、映像信号Ｓ１から直流成分を除去する静電容量結合部１０と、直流成分が除去された映像信号Ｓ１をデジタル信号に変換するＡＤ変換器１１と、デジタル化された映像信号Ｓ１からペデスタルレベルを検出するペデスタルレベル検出部１２と、ペデスタル信号Ｓ２とリファレンス信号Ｓ６の差分値Ｓ７から所定の判定信号Ｓ８を生成し、該判定信号Ｓ８と、所定の帰還信号Ｓ１０とを加算し、加算信号Ｓ９の利得を調整し、調整後の加算信号Ｓ９と、差分値Ｓ７とから生成した加算信号１１の利得を調整するペデスタルクランプブロック１３と、加算信号Ｓ１１に基づき電流の充放電が制御されるクランプＤＡ変換器１４を有し、２次のフィードバックループで構成されているので、１次のフィードバックループで構成されているときに問題となっていた定常偏差を無くすことができ、また、映像信号Ｓ１のペデスタル信号Ｓ２がリファレンス信号Ｓ６よりも大きい場合には「＋１」を、映像信号Ｓ１のペデスタル信号Ｓ２がリファレンス信号Ｓ６よりも小さい場合には「−１」を、映像信号Ｓ１のペデスタル信号Ｓ２がリファレンス信号Ｓ６と同等の場合には「０」を判定信号Ｓ８として積分していき、１つ前の水平同期信号に基づく加算信号Ｓ９を帰還信号Ｓ１０として加算し、得られた加算信号Ｓ９の利得を調整し、調整後の加算信号Ｓ９を差分値Ｓ７に加算して加算信号Ｓ１１を生成するので、利得が大きくても小さくても安定した加算信号Ｓ１１を生成することができ、特に、利得が大きい場合、ペデスタルクランプブロック１３から出力される信号Ｓ１１が大きくなることはなく、このような信号Ｓ１１に基づいてペデスタルレベルの調整が行われるので、図６に示すように、オーバーシュートを生じることなく所望のペデスタルレベルに収束させることができる。
【図面の簡単な説明】
【００３１】
【図１】本願発明に係るペデスタルレベル調整装置の構成を示すブロック図である。
【図２】図１に示すペデスタルレベル調整装置に備えられているペデスタル検出回路の構成を示すブロック図である。
【図３】図２に示すペデスタル検出回路に備えられている積分回路によるペデスタルレベルの検出を示す図である。
【図４】図１に示すペデスタルレベル調整装置に備えられているペデスタルクランプブロックの構成を示すブロック図である。
【図５】図１に示すペデスタルレベル調整装置に備えられているクランプＤＡ変換器１４の具体的な構成を示すブロック図である。
【図６】従来装置と本願発明に係るペデスタルレベル調整装置における、所望のペデスタルレベルに収束させるまでの時間を比較した波形を示す図である。
【図７】従来のデジタルクランプ回路の第１の構成を示すブロック図である。
【図８】従来のデジタルクランプ回路の第２の構成を示すブロック図である。
【符号の説明】
【００３２】
１  ペデスタルレベル調整装置、１０  静電容量結合部、１１  ＡＤ（Analog to Digital）変換器、１２  ペデスタルレベル検出回路、１３  ペデスタルクランプブロック、１４  クランプＤＡ（Digital to Analog）変換器、２０  クランプ信号生成部、２１  タイミングパルス生成部、２２  積分回路、２３  平均化部、３０  リファレンス信号生成部、３１  差分値算出部、３２  判定信号生成部、３３，３７  加算処理部、３４  リミッタ（振幅制限部）、３５  帰還信号供給部、３６，３８  利得調整部
【図１】
2005229213.tif 000003
【図２】
2005229213.tif 000004
【図３】
2005229213.tif 000005
【図４】
2005229213.tif 000006
【図５】
2005229213.tif 000007
【図６】
2005229213.tif 000008
【図７】
2005229213.tif 000009
【図８】
2005229213.tif 000010