(57)【要約】【課題】  希望波信号と妨害波信号とに対して適切なＡＧＣを実現する。【解決手段】  受信信号ＳRXに対して縦続接続されたアッテネータ回路４２〜４４と、受信信号ＳRXおよびアッテネータ回路４２〜４４の各出力信号がそれぞれ供給される差動アンプ５１〜５４とを設ける。差動アンプ５１〜５４の出力端に共通に接続されてレベルの制御された出力信号を取り出す抵抗器Ｒ55、Ｒ56と、第１および第２のＡＧＣ電圧ＶAGC、ＶOLから所定の特性の制御電流Ｉ51〜Ｉ54を生成する制御電流生成回路３４とを設ける。制御電流生成回路３４から出力される制御電流Ｉ51〜Ｉ54を、差動アンプ５１〜５４にその動作の切り換えおよび利得の制御信号として供給する。制御電流Ｉ51〜Ｉ54と同等の制御電流Ｉmを制御電流生成回路３４で負帰還する。【選択図】  図２
2005295471.tif 000002
【特許請求の範囲】
【請求項１】
受信信号に対して縦続接続された複数のアッテネータ回路と、
上記受信信号および上記複数のアッテネータ回路の各出力信号がそれぞれ供給される複数の可変利得アンプと、
この複数の可変利得アンプの出力端に共通に接続されてレベルの制御された出力信号を出力する取り出し回路と、
第１および第２のＡＧＣ電圧から所定の特性の制御電流を生成する制御電流生成回路と
を有し、
この制御電流生成回路から出力される上記制御電流を、上記可変利得アンプにその動作の切り換えおよび利得の制御信号として供給するとともに、
上記制御電流と同等の制御電流を上記制御電流生成回路で負帰還する
ようにしたＡＧＣ回路。
【請求項２】
可変利得アンプにより構成された高周波アンプと、
第１のＡＧＣ電圧を所定の特性の第１の制御電流に変換する第１の変換回路と、
第２のＡＧＣ電圧を上記所定の特性の第２の制御電流に変換する第２の変換回路と
を有し、
上記第１および第２の制御電流を、上記高周波アンプを構成する可変利得アンプにその利得の制御信号として帰還する
ようにしたＡＧＣ回路。
【請求項３】
請求項２に記載のＡＧＣ回路において、
上記第１の変換回路が、上記第１のＡＧＣ電圧を上記第１の制御電流に対数圧縮する対数圧縮回路とされ、
上記第２の変換回路が、上記第２のＡＧＣ電圧を上記第２の制御電流に対数圧縮する対数圧縮回路とされ、
上記高周波アンプを構成する可変利得アンプは差動アンプとされ、
この差動アンプを構成する定電流源の定電流を上記第１および第２の変換回路から出力される上記第１および第２の制御電流とする
ようにしたＡＧＣ回路。
【請求項４】
請求項１、請求項２あるいは請求項３に記載のＡＧＣ回路において、
全体が１チップＩＣにＩＣ化されている
ようにしたＡＧＣ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は受信機のＡＧＣ回路に関する。
【背景技術】
【０００２】
受信機の高周波段にＡＧＣをかける場合、そのＡＧＣ回路は例えば図１５に示すように構成することができる。すなわち、符号１はアンテナ同調回路、符号２は高周波アンプ、符号３はミキサ回路を示し、高周波アンプ２が、アッテネータ回路２Ａ〜２Ｃと、可変利得アンプ２Ｄ〜２Ｇと、加算回路２Ｈとにより構成される。
【０００３】
そして、ＡＧＣ電圧に基づいてアンプ２Ｄ〜２Ｇの動作・不動作が制御されるとともに、動作時の利得が例えば図１６に示すように制御される。つまり、受信信号ＳRXのレベルが図１６の範囲(1)のときには（受信レベルが小さいときには）、アンプ２Ｄから受信信号ＳRXが取り出され、加算回路２Ｈを通じてミキサ回路３に供給されるとともに、アンプ２Ｄの利得が制御されてＡＧＣが行われる。また、受信信号ＳRXのレベルが範囲(2)のときには、アンプ２Ｅから受信信号ＳRXが取り出され、加算回路２Ｈを通じてミキサ回路３に供給されるとともに、アンプ２Ｄの利得が制御されてＡＧＣが行われる。
【０００４】
また、受信信号ＳRXのレベルが範囲(3)のときには、アンプ２Ｆから受信信号ＳRXが取り出され、加算回路２Ｈを通じてミキサ回路３に供給されるとともに、アンプ２Ｆの利得が制御されてＡＧＣが行われる。そして、受信信号ＳRXのレベルが範囲(4)のときには、アンプ２Ｇから受信信号ＳRXが取り出され、加算回路２Ｈを通じてミキサ回路３に供給されるとともに、アンプ２Ｇの利得が制御されてＡＧＣが行われる。
【０００５】
したがって、このＡＧＣによれば、微小なレベルから大きなレベルまで広範囲にわたって受信信号ＳRXのＡＧＣを行うことができる。特に、アッテネータ回路２Ａ〜２Ｃの減衰量に対応する大きさの受信信号ＳRXまで扱うことができ、低歪みを維持したまま大きなレベルの受信信号ＳRXを処理できる。高周波段における利得の制御方法としては優れた方法である。
【０００６】
なお、先行技術文献として例えば以下のものがある。
【特許文献１】特開２００１−５３５６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところが、高周波アンプ２を上述のように構成すると、アンプとしては低歪みにすることができるが、アッテネータ回路２Ａ〜２Ｃによるレベルの減少に対応する大きさだけ受信信号ＳRXのＳ／Ｎが低下する。また、Ｓ／Ｎを改善するには、歪みが多少増加しても大きな受信信号ＳRXを高周波アンプ２に供給する必要があり、強い妨害波が存在する受信条件では、むしろ妨害波信号の歪みによるＳ／Ｎの低下が問題となる。特に、デジタル放送のような広帯域の信号により生じる妨害は、妨害波信号の相互変調歪みによる妨害が問題となる。
【０００８】
さらに、ＡＧＣ電圧の形成方法によっては、妨害波が問題とならない受信状況においても、希望する受信信号ＳRXが大きくなると、レベルが制御されるので、Ｓ／Ｎは、利得が減少し始める受信レベルのときの値以上には良くならない。
【０００９】
この発明は、以上のような問題点を解決しようとするものである。
【課題を解決するための手段】
【００１０】
この発明においては、
可変利得アンプにより構成された高周波アンプと、
第１のＡＧＣ電圧を所定の特性の第１の制御電流に変換する第１の変換回路と、
第２のＡＧＣ電圧を上記所定の特性の第２の制御電流に変換する第２の変換回路と
を有し、
上記第１および第２の制御電流を、上記高周波アンプを構成する可変利得アンプにその利得の制御信号として帰還する
ようにしたＡＧＣ回路
とするものである。
【発明の効果】
【００１１】
この発明によれば、微小なレベルから大きなレベルまで広範囲にわたって入力信号のレベル制御を行うことができる。しかも、低歪み、かつ、低雑音を維持しつつ小さなレベルから大きなレベルまでレベル制御ができる。
【００１２】
また、可変利得アンプおよびアッテネータ回路の切り換えが負帰還によりスムースになり、利得の変化特性を一定にできる。また、このことにより、ＡＧＣ動作の場合、受信信号の大きさに関係なく一定の応答特性にすることができる。
【００１３】
さらに、妨害波信号による妨害を防ぐことができ、妨害波信号の大きさと希望波信号の大きさとによって、最適なＡＧＣを行うことができる。
【発明を実施するための最良の形態】
【００１４】
〔１〕  受信機
図１は受信機の一例を示す。この受信機は、局部発振周波数を受信周波数に近づけることにより、中間周波数を受信周波数に比べてかなり低くした、いわゆるローＩＦ方式のものであり、このとき、受信信号を互いに直交する１対の中間周波信号に周波数変換するとともに、位相処理によりイメージ特性を改善している。
【００１５】
すなわち、電子同調方式のアンテナ同調回路１１から目的とする受信周波数の受信信号ＳRXが取り出され、この受信信号ＳRXが高周波アンプ１２を通じて１対のミキサ回路１３Ａ、１３Ｂに供給される。
【００１６】
また、局部発振回路３１がＰＬＬにより構成され、受信信号ＳRXの周波数に近い周波数（例えば、デジタル音声放送の受信機の場合には、受信周波数よりも500ｋHzだけ高い周波数）で、位相が互いに90°異なる２つの信号ＳLOA、ＳLOBが形成され、この信号ＳLOA、ＳLOBがミキサ回路１３Ａ、１３Ｂに局部発振信号として供給される。
【００１７】
こうして、ミキサ回路１３Ａ、１３Ｂにおいて、受信信号ＳRXは、局部発振信号ＳLOA、ＳLOBにより１対の中間周波信号ＳIFA、ＳIFBに周波数変換される。この場合、中間周波信号ＳIFA、ＳIFBには、目的とする受信周波数の信号成分（本来の信号成分）と、イメージ周波数の信号成分とが含まれるが、以後の説明においては、簡単のため、目的とする受信周波数の信号成分を中間周波信号ＳIFA、ＳIFBと呼び、イメージ周波数の信号成分をイメージ成分と呼ぶことにする。
【００１８】
そして、局部発振信号ＳLOA、ＳLOBは互いに90°の位相差を有しているので、中間周波信号ＳIFA、ＳIFBは90°の位相差となって直交し、イメージ成分は、中間周波信号ＳIFA、ＳIFBとは逆の関係で90°の位相差となって直交する。
【００１９】
また、局部発振回路３１を構成するＰＬＬから、そのＰＬＬのＶＣＯ（図示せず）の可変容量ダイオードに供給される制御電圧の一部が取り出され、この制御電圧が同調回路１１に同調電圧として供給され、受信信号ＳRXに対する同調が実現される。
【００２０】
そして、ミキサ回路１３Ａ、１３Ｂからの中間周波信号ＳIFA、ＳIFB（およびイメージ成分）が、振幅位相補正回路１４に供給されて中間周波信号ＳIFA、ＳIFBの相対的な振幅誤差および位相誤差が補正され、この誤差の補正された中間周波信号ＳIFA、ＳIFBがバンドパスフィルタ１５Ａ、１５Ｂを通じて移相回路１６Ａ、１６Ｂに供給され、例えば、中間周波信号ＳIFA、ＳIFBが同相となり、かつ、イメージ成分が逆相となるように移相される。そして、この移相後の中間周波信号ＳIFA、ＳIFBが演算回路１７に供給されて加算され、演算回路１７からは、イメージ成分が相殺された中間周波信号ＳIFが取り出される。
【００２１】
続いて、この中間周波信号ＳIFが、中間周波用のアンプ１８およびバンドパスフィルタ１９を通じてデジタル処理回路２０に供給され、Ａ／Ｄ変換されるとともに、受信信号ＳRXのフォーマットに対応した所定のデジタル処理が実行され、オーディオ信号Ｌ、Ｒが取り出される。
【００２２】
また、アンプ１２、１８が可変利得アンプとされるとともに、バンドパスフィルタ１９から中間周波信号ＳIFの一部がＡＧＣ電圧形成回路３２に供給されてＡＧＣ電圧ＶAGCが形成され、このＡＧＣ電圧ＶAGCがアンプ１８に利得の制御信号として供給され、中間周波段についてＡＧＣが行われる。
【００２３】
さらに、ミキサ回路１３Ａ、１３Ｂから出力される中間周波信号ＳIFA、ＳIFBが過入力用のＡＧＣ電圧形成回路３３に供給され、妨害波などにより受信レベルが規定値以上になったときにＡＧＣ電圧ＶOLが形成され、このＡＧＣ電圧ＶOLが制御電流形成回路３４に供給される。また、ＡＧＣ電圧形成回路３２からのＡＧＣ電圧ＶAGCが制御電流形成回路３４に供給される。
【００２４】
この制御電流形成回路３４の詳細は後述するが、これに供給されたＡＧＣ電圧ＶAGC、ＶOLに対して所定の特性で変化する制御電流を形成するものである。そして、この形成された制御電流が高周波アンプ１２にその利得ＡVの制御信号として供給され、高周波段について遅延ＡＧＣが行われる。
【００２５】
この場合、ＡＧＣ電圧ＶOLは、妨害波などにより受信レベルが規定値以上になったときに形成されるのであるから、主としてレベルの大きな妨害波信号に対して有効なＡＧＣ電圧である。また、ＡＧＣ電圧ＶAGCは、ＡＧＣ電圧ＶOLにより処理された中間周波信号ＳIFから形成した信号であるから、主として希望波信号に対して有効なＡＧＣ電圧である。
【００２６】
なお、以下の説明においては、簡単のため、これらＡＧＣ電圧ＶAGCおよび遅延ＡＧＣ電圧ＶOLを加算した電圧をＡＧＣ電圧ＶCTLとする。ただし、この加算は、よりアンプ１２の利得を制限する必要のあるＡＧＣ電圧が優先するような加算であり、後述する〔５〕がその一例である。
【００２７】
そして、以上の受信回路は、同調回路１１、局部発振回路３１の共振回路およびデジタル処理回路２０を除いて１チップＩＣ（集積回路）にＩＣ化される。また、デジタル処理回路２０も１チップＩＣ化される。
【００２８】
さらに、システム制御回路としてマイクロコンピュータ３５が設けられ、このマイクロコンピュータ３５には、選局スイッチなどの操作スイッチ３６が接続される。そして、スイッチ３６を操作すると、マイクロコンピュータ３５から局部発振回路３１に所定の制御信号が供給されて局部発振信号ＳLOA、ＳLOBの発振周波数が変更され、受信周波数が変更される。
【００２９】
また、例えば電源の投入時、マイクロコンピュータ３５から補正回路１４に補正制御信号が供給され、上述のように演算回路１７において中間周波信号ＳIFA、ＳIFBに含まれるイメージ成分が逆相同振幅となって相殺されるように、振幅位相補正回路１４が制御される。  
〔２〕  高周波アンプ１２およびそのＡＧＣ回路
図２は、高周波アンプ１２を可変利得アンプに構成してＡＧＣをかける場合の一例を示し、この例においては、高周波アンプ１２は、縦続接続された３段のアッテネータ回路４２〜４４と、同調回路１１およびアッテネータ回路４２〜４４の各出力信号を取り出す差動アンプ５１〜５４とを有する。
【００３０】
すなわち、同調回路１１の同調コイル（図示せず）の２次コイルＬ11に、等価的に、抵抗Ｒ11と、インダクタンスＬ12および容量Ｃ12の並列回路と、抵抗Ｒ12との直列回路により表され、その抵抗Ｒ11、Ｒ12から受信信号ＳRXがバランス型に取り出される。
【００３１】
そして、アッテネータ回路４２〜４４のそれぞれは、例えば図３に示すように構成される。すなわち、一方の入力端子Ｔ41と出力端子Ｔ43との間に、コンデンサＣ41および抵抗器Ｒ41の並列回路が接続されるとともに、出力端子Ｔ43と中点端子Ｔ45との間に、抵抗器Ｒ43およびコンデンサＣ43の並列回路が接続される。また、他方の入力端子Ｔ42と出力端子Ｔ44との間に、コンデンサＣ42および抵抗器Ｒ42の並列回路が接続されるとともに、出力端子Ｔ44と中点端子Ｔ45との間に、抵抗器Ｒ44およびコンデンサＣ44の並列回路が接続される。
【００３２】
こうして、素子Ｒ41〜Ｒ44、Ｃ41〜Ｃ44によりバランス型アッテネータ回路４２〜４４がそれぞれ構成される。
【００３３】
そして、これらアッテネータ回路４２〜４４は、バランス型のラダーアッテネータ回路を構成しているものでもあり、アッテネータ回路４２〜４４のうち、前段のアッテネータ回路の出力端子Ｔ43、Ｔ44が次段のアッテネータ回路の入力端子Ｔ41、Ｔ42に接続される。また、アッテネータ回路４２の入力端子Ｔ41、Ｔ42が抵抗Ｒ11、Ｒ12の出力側に接続され、端子Ｔ45が互いに接続される。
【００３４】
そして、この場合、アッテネータ回路４２〜４４のそれぞれにおいて、
Ｃ41・Ｒ41＝Ｃ43・Ｒ43
Ｃ42・Ｒ42＝Ｃ44・Ｒ44
とされる。
【００３５】
また、各アッテネータ回路４２〜４４の減衰量を等しくする場合には、アッテネータ回路４２〜４４の素子Ｒ41〜Ｒ44、Ｃ41〜Ｃ44の値が互いに等しくされるとともに、アッテネータ回路４４の抵抗器Ｒ43、Ｒ44の値が、アッテネータ回路４２の抵抗器Ｒ43、Ｒ44の値の１／２倍とされ、アッテネータ回路４４のコンデンサＣ43、Ｃ44の値が、アッテネータ回路４２のコンデンサＣ43、Ｃ44の値の２倍とされる。
【００３６】
さらに、各アッテネータ回路４２〜４４の１段あたりの減衰量を１／ｎ〔倍〕（ただし、ｎは２以上の整数）とすれば、
Ｒ43／Ｒ41＝２／（ｎ−１）
Ｃ41／Ｃ43＝２／（ｎ−１）
とされる。例えば、１段あたりの減衰量は12dB（＝１／４倍）とされる。
【００３７】
そして、図２に示すように、トランジスタＱ51、Ｑ52のエミッタが定電流源用のトランジスタＱ53のエミッタに接続されて差動アンプ５１が構成されるとともに、トランジスタＱ53とトランジスタＱ54とにより、接地端子Ｔ52を基準電位点としてカレントミラー回路５１Ａが構成される。また、差動アンプ５２〜５４がトランジスタ（Ｑ51、Ｑ53）〜（Ｑ51、Ｑ53）により差動アンプ５１と同様に構成され、カレントミラー回路５２Ａ〜５４Ａがトランジスタ（Ｑ53、Ｑ54）〜（Ｑ53、Ｑ54）によりカレントミラー回路５１Ａと同様に構成される。
【００３８】
そして、差動アンプ５１のトランジスタＱ51、Ｑ52のベースが抵抗Ｒ11、Ｒ12の出力側に接続され、差動アンプ５２〜５４のトランジスタ（Ｑ51、Ｑ52）〜（Ｑ51、Ｑ52）のベースがアッテネータ回路４２〜４４の出力端子（Ｔ43、Ｔ44）〜（Ｔ43、Ｔ44）にそれぞれ接続される。さらに、アッテネータ回路４２〜４４の中点端子Ｔ45〜Ｔ45にバイアス電圧Ｖ45が供給される。
【００３９】
また、差動アンプ５１、５２のトランジスタＱ51、Ｑ51のコレクタが、ベース接地のトランジスタＱ55のエミッタに接続されてカスコードアンプ５１Ｂが構成され、差動アンプ５１、５２のトランジスタＱ52、Ｑ52のコレクタが、ベース接地のトランジスタＱ56のエミッタに接続されてカスコードアンプ５２Ｂが構成される。同様に、差動アンプ５３、５４に対してカスコードアンプ５３Ｂ、５４Ｂが構成される。
【００４０】
さらに、カスコードアンプ５１Ｂ、５３ＢのトランジスタＱ55、Ｑ55のコレクタが共通の負荷抵抗器Ｒ55に接続され、カスコードアンプ５２Ｂ、５４ＢのトランジスタＱ56、Ｑ56のコレクタが共通の負荷抵抗器Ｒ56に接続され、これら負荷抵抗器Ｒ55、Ｒ56に得られる受信信号ＳRXが次段のミキサ回路１３Ａ、１３Ｂに供給される。なお、このとき、受信信号ＳRXはバランス型となるので、ミキサ回路１３Ａ、１３Ｂはバランス型に構成される。
【００４１】
また、制御電流形成回路３４から出力されるＡＧＣの制御電流は、４つの制御電流Ｉ51〜Ｉ54とされ、これら制御電流Ｉ51〜Ｉ54がカレントミラー回路５１Ａ〜５４Ａの入力側のトランジスタＱ54〜Ｑ54に供給される。なお、符号Ｔ51は電源端子を示す。また、この回路全体が図１の受信回路とともに１チップＩＣにＩＣ化される。
【００４２】
このような構成によれば、同調回路１１から受信信号ＳRXが出力されると、アッテネータ回路４２〜４４からはレベルが12dBずつ順に小さくされた受信信号ＳRXが出力される。
【００４３】
そして、このとき、制御電流形成回路３４から出力される制御電流Ｉ51〜Ｉ54のうち、例えば制御電流Ｉ51が所定の大きさであり、他の制御電流Ｉ52〜Ｉ54が０であるとする。すると、カレントミラー回路５１Ａを通じて差動アンプ５１に電流Ｉ51が流れるので、差動アンプ５１は有効に動作するが、他の差動アンプ５２〜５４には電流Ｉ52〜Ｉ54が流れないので、不動作となる。
【００４４】
したがって、同調回路１１から出力される受信信号ＳRXが、差動アンプ５１およびカスコードアンプ５１Ｂ、５２Ｂを通じて取り出され、ミキサ回路１３Ａ、１３Ｂに供給される。このとき、差動アンプ５２〜５４は不動作となっているので、アッテネータ回路４２〜４４から出力される受信信号ＳRXはミキサ回路４２〜４４に供給されることはない。
【００４５】
そして、差動アンプ５１の利得Ａ51は、
Ａ51＝ａ・Ｉ51〔倍〕                            ・・・ (10)
ａ：定数
で示される。
【００４６】
したがって、制御電流Ｉ51の大きさがＡＧＣ電圧ＶCTLに対応して変化すると、差動アンプ５１の利得Ａ51がＡＧＣ電圧ＶCTLに対応して変化するので、このとき、同調回路１１から差動アンプ５１を通じてミキサ回路１３Ａ、１３Ｂに供給される受信信号ＳRXのレベルが制御されることになる。
【００４７】
また、他の差動アンプ５２〜５４の利得Ａ52〜Ａ54も制御電流Ｉ52〜Ｉ54により利得Ａ51と同様に制御されるとともに、アッテネータ回路４２〜４４から出力される受信信号ＳRXは差動アンプ５２〜５４を通じてミキサ回路１３Ａ、１３Ｂに供給されるので、ＡＧＣ電圧ＶCTLが変化すると、アッテネータ回路４２〜４４から差動アンプ５２〜５４を通じてミキサ回路１３Ａ、１３Ｂに供給される受信信号ＳRX〜ＳRXのレベルが制御される。
【００４８】
したがって、ＡＧＣ電圧ＶCTLにより高周波アンプ１２の利得ＡVが変化してＡＧＣが行われることになる。
【００４９】
そして、このとき、例えば(10)式に示すように、差動アンプ５１〜５４の利得Ａ51〜Ａ54は、制御電流Ｉ51〜Ｉ54にリニアに対応するので、図４Ｂに示すように、制御電流Ｉ51〜Ｉ54の対数値がＡＧＣ電圧ＶCTLに対してリニアに変化する特性にしておけば、差動アンプ５１〜５４の利得Ａ51〜Ａ54は、制御電流Ｉ51〜Ｉ54の対数値にリニアに対応することになる。
【００５０】
したがって、例えば図４Ａに示すように（図４Ａは図１６と同じ）、ＡＧＣ電圧ＶCTLが範囲(1)のときには、差動アンプ５１を通じて受信信号ＳRXを取り出すとともに、制御電流Ｉ51により利得Ａ51の制御を行い、ＡＧＣ電圧ＶCTLが範囲(2)のときには、差動アンプ５２を通じて受信信号ＳRXを取り出すとともに、制御電流Ｉ52により利得Ａ52の制御を行い、・・・・とすれば、図４Ａに示すように、アンプ１２の利得ＡV（デシベル値）を広い範囲にわたってリニアに変化させることができる。
【００５１】
〔３〕  制御電流形成回路３４
制御電流形成回路３４は、上述のようにＡＧＣ電圧ＶCTL（ＶAGC、ＶOL）から制御電流Ｉ51〜Ｉ54を生成するものであるが、このとき、差動アンプ５１〜５４の切り換えを行うとともに、制御電流Ｉ51〜Ｉ54の対数圧縮も行うものである。
【００５２】
このため、制御電流形成回路３４は、例えば図５に示すように、対数圧縮回路６０、７０および切り換え制御回路８０から構成される。そして、これら対数圧縮回路６０、７０および切り換え制御回路８０は、例えば以下のように構成される。
【００５３】
〔３−１〕  対数圧縮回路６０
図６は、対数圧縮回路６０の一例を示す。この対数圧縮回路６０は、ＡＧＣ電圧ＶCTLを電圧電流変換するとともに、制御電流Ｉmに対数圧縮するものである。なお、後述から明らかとなるが、図４Ａにおける範囲(1)においては、Ｉm＝Ｉ51であり、範囲(2)においては、Ｉm＝Ｉ52であり、範囲(3)においては、Ｉm＝Ｉ53であり、範囲(4)においては、Ｉm＝Ｉ54である。つまり、範囲(1)〜(4)において、制御電流Ｉmは制御電流Ｉ51〜Ｉ54と同等である。
【００５４】
図６において、ＡＧＣ電圧ＶCTLがオペアンプ６１の非反転入力端に供給されるとともに、その出力端がトランジスタＱ61のベースに接続され、そのエミッタと接地端子Ｔ52との間に抵抗器Ｒ61が接続される。そして、抵抗器Ｒ61に得られる電圧がオペアンプ６１の反転入力端に供給される。
【００５５】
また、トランジスタＱ61のコレクタがトランジスタＱ62のコレクタに接続される。このトランジスタＱ62は、トランジスタＱ63とともに、電源端子Ｔ51を基準電位点としてカレントミラー回路６２を構成しているものである。そして、トランジスタＱ63のコレクタが、電圧比較用のオペアンプ６３の反転入力端に接続されるとともに、抵抗器Ｒ62を通じてバイアス電圧Ｖ61の電圧源に接続される。
【００５６】
さらに、トランジスタＱ64、Ｑ65のベースが互いに接続されるとともに、トランジスタＱ64のコレクタに接続され、このコレクタと電源端子Ｔ51との間に定電流源６４が接続される。また、トランジスタＱ64のエミッタがバイアス電圧Ｖ61の電圧源に接続され、トランジスタＱ65のエミッタがオペアンプ６３の反転入力端に接続されるとともに、そのコレクタが電源端子Ｔ51に接続される。
【００５７】
また、オペアンプ６３の出力端がエミッタ接地のトランジスタＱ66のベースに接続され、そのコレクタが抵抗器Ｒ63を通じて電源端子Ｔ51に接続される。さらに、トランジスタＱ66のコレクタがオペアンプ６５の非反転入力端に接続され、その出力端がトランジスタＱ67のベースに接続され、そのエミッタと接地端子Ｔ52との間に抵抗器Ｒ64が接続されるとともに、トランジスタＱ67のエミッタがオペアンプ６５の反転入力端に接続される。
【００５８】
そして、抵抗器Ｒ64に得られる電圧Ｖ60が切り換え制御回路８０に供給される。また、トランジスタＱ67のコレクタが、カレントミラー回路６６を構成する入力側のトランジスタＱ68に接続されて、その出力側のトランジスタＱ69から電流Ｉ60が取り出され、この電流Ｉ60が、後述するように対数圧縮回路７０において所定の制御電流Ｉsに変換されて切り換え制御回路８０に供給される。
【００５９】
切り換え制御回路８０の詳細は後述するが、トランジスタＱmは、切り換え制御回路８０の出力用のトランジスタを等価的に示すもので、そのコレクタがオペアンプ６３の非反転入力端に接続される。そして、トランジスタＱmのコレクタ電流が制御電流Ｉmとなる。また、このとき、電圧Ｖ60および制御電流Ｉsは、負帰還となる極性で、トランジスタＱmに供給される。
【００６０】
このような構成によれば、オペアンプ６５にはトランジスタＱ67を通じて100％の負帰還がかかり、オペアンプ６５およびトランジスタＱ67はボルテージフォロワとして動作する。この結果、オペアンプ６３の出力が、トランジスタＱ66を通じ、さらに、オペアンプ６５およびトランジスタＱ67通じてトランジスタＱmに負帰還される。
【００６１】
したがって、
ＶA：オペアンプ６３の反転入力端の電位
ＶB：オペアンプ６３の非反転入力端の電位
とすれば、オペアンプ６３には負帰還がかかっているので、
ＶB＝ＶA                                        ・・・ (11)
となる。
【００６２】
また、
ＶR62 ：抵抗器Ｒ62の端子電圧
ＶBE64：トランジスタＱ64のベース・エミッタ間電圧
ＶBE65：トランジスタＱ65のベース・エミッタ間電圧
とすれば、
ＶA＝Ｖ61＋ＶR62                                ・・・ (12)
Ｖ61＋ＶBE64＝ＶB＋ＶBE65                       ・・・ (13)
である。
【００６３】
したがって、(11)〜(13)式から
ＶBE64−ＶBE65＝ＶR62                           ・・・ (14)
となる。
【００６４】
また、
Ｉ64：定電流源６４の出力電流
＝トランジスタＱ64のコレクタ電流（エミッタ電流）
ＩC65：トランジスタＱ65のコレクタ電流（エミッタ電流）
とすれば、
Ｉ64 ＝α・exp（β・ＶBE64）                    ・・・ (15)
ＩC65＝α・exp（β・ＶBE65）                    ・・・ (16)
α：定数
β＝ｑ／（Ｋ・Ｔ）
ｑ：電子の電荷
Ｋ：ボルツマン定数
Ｔ：絶対温度
であるから、(15)、(16)式から
Ｉ64／ＩC65＝exp（β（ＶBE64−ＶBE65））
となり、これに(14)式を代入して
Ｉ64／ＩC65＝exp（β・ＶR62）                   ・・・ (17)
が得られる。
【００６５】
そして、この(17)式の対数を取ると、
log（Ｉ64）−log（ＩC65）＝β・ＶR62
となり、これを変形して
log（ＩC65）＝−β・ＶR62＋log（Ｉ64）          ・・・ (18)
となる。
【００６６】
一方、オペアンプ６１には、トランジスタＱ61を通じて100％の負帰還がかかっているので、抵抗器Ｒ61の端子電圧は電圧ＶCTLとなり、したがって、
ＩCTL：抵抗器Ｒ61の電流
とすれば、
ＩCTL＝ＶCTL／Ｒ61
となる。
【００６７】
そして、この電流ＩCTLは、トランジスタＱ61のコレクタ電流でもあり、さらに、カレントミラー回路６２を通じて抵抗器Ｒ62を流れるので、
ＶR62＝ＩCTL・Ｒ62
＝Ｒ62／Ｒ61・ＶCTL                        ・・・ (19)
となる。
【００６８】
したがって、(19)式を(18)式に代入して
log（ＩC65）＝−γ・ＶCTL＋log（Ｉ64）          ・・・ (20)
γ＝β・Ｒ62／Ｒ61
となる。
【００６９】
そして、
Ｉm＝ＩC65
であるから、(20)式から
log（Ｉm）＝−γ・ＶCTL＋log（Ｉ64）            ・・・ (21)
となる。
【００７０】
また、ＶCTL＝０のとき、(21)式から
log（Ｉm）＝log（Ｉ64）                         ・・・ (22)
となり、制御電流Ｉmは、定電流源６４の出力電流Ｉ64に等しくなる。
【００７１】
したがって、ＡＧＣ電圧ＶCTLと制御電流Ｉmとの関係は図４Ｂに示すようになり、制御電流Ｉmの対数値log（Ｉm）は、ＡＧＣ電圧ＶCTLに負の係数−γをもってリニアに比例することになる。つまり、ＡＧＣ電圧ＶCTLが制御電流Ｉmに変換されるとともに、その制御電流Ｉmは対数圧縮されていることになる。
【００７２】
〔３−２〕  対数圧縮回路７０
図７は、対数圧縮回路７０の一例を示す。この対数圧縮回路７０は、対数圧縮回路６０から出力される電流Ｉ60がＡＧＣ電圧ＶCTLに対してリニアに比例する電流なので、電流Ｉ60をlog（Ｉ60）にリニアに比例する制御電流Ｉsに変換するものである。このため、基本的には、対数圧縮回路６０と同様に構成される。
【００７３】
図７において、対数圧縮回路６０からの電流Ｉ60が、ダイオード接続されたトランジスタＱ78を通じて抵抗器Ｒ72に供給されるとともに、この抵抗器Ｒ72はバイアス電圧Ｖ71の電圧源に接続される。そして、抵抗器Ｒ72に得られる電圧が、電圧比較用のオペアンプ７３の反転入力端に供給される。
【００７４】
また、トランジスタＱ74、Ｑ75のベースが互いに接続されるとともに、トランジスタＱ74のコレクタに接続され、このコレクタと電源端子Ｔ51との間に定電流源７４が接続される。さらに、トランジスタＱ74のエミッタがバイアス電圧Ｖ71の電圧源に接続され、トランジスタＱ75のエミッタがオペアンプ７３の非反転入力端に接続され、トランジスタＱ75のコレクタが電源端子Ｔ51に接続される。
【００７５】
さらに、オペアンプ７３の出力端がトランジスタＱ77のベースに接続され、そのコレクタがオペアンプ７３の非反転入力端に接続され、そのエミッタが接地端子Ｔ52に接続される。また、トランジスタＱ77のベース・エミッタ間と並列にトランジスタＱ76のベース・エミッタ間が接続され、このトランジスタＱ76のコレクタ電流が制御電流Ｉsとして取り出され、この制御電流Ｉsが切り換え制御回路８０に供給される。
【００７６】
このような構成によれば、オペアンプ７３、トランジスタＱ74、Ｑ75および抵抗器Ｒ72の接続関係が、図６における対数圧縮回路６０のオペアンプ６３、トランジスタＱ64、Ｑ65および抵抗器Ｒ62の接続関係と等しい。そして、電流Ｉ60が抵抗器Ｒ72を流れ、その端子電圧がオペアンプ７３の反転入力端に供給される。また、オペアンプ７３においては、その出力がトランジスタＱ77を通じて非反転入力端に負帰還される。
【００７７】
したがって、
ＶR72 ：抵抗器Ｒ72の端子電圧
Ｉ74：定電流源７４の出力電流
＝トランジスタＱ74のコレクタ電流（エミッタ電流）
ＩC75：トランジスタＱ75のコレクタ電流（エミッタ電流）
とすれば、電流ＩC75は図６における制御電流Ｉmに対応するので、(18)式から
log（ＩC75）＝−β・ＶR72＋log（Ｉ74）          ・・・ (31)
となる。
【００７８】
そして、このとき、
ＶR72＝Ｒ62・Ｉ60
であるから、これを(31)式に代入し、
log（ＩC75）＝−β・Ｒ62・Ｉ60＋log（Ｉ74）     ・・・ (32)
となる。
【００７９】
そして、このとき、トランジスタＱ75のコレクタ電流Ｉ75は、トランジスタＱ77のコレクタ電流ＩC77でもある。また、トランジスタＱ77、Ｑ76には、トランジスタＱ77のコレクタからオペアンプ７３を通じて等しいベースバイアス電圧が供給されるので、トランジスタＱ77、Ｑ76はトランジスタＱ77を入力側とするカレントミラー回路７７として動作し、トランジスタＱ76のコレクタ電流ＩC76はトランジスタＱ77のコレクタ電流Ｉsに等しい。つまり、
ＩC75＝ＩC77＝Ｉs
である。
【００８０】
したがって、(32)式は、
log（Ｉs）＝−β・Ｒ62・Ｉ60＋log（Ｉ74）       ・・・ (33)
となり、制御電流Ｉsの対数値log（Ｉs）は電流Ｉ60にリニアに比例する。そして、このような特性の制御電流Ｉsが切り換え制御回路８０に供給される。
【００８１】
〔３−３〕  切り換え制御回路８０
図８は、切り換え制御回路８０の一例を示す。この制御回路８０は、対数圧縮回路６０の出力電圧Ｖ60および対数圧縮回路７０の出力電流Ｉsから、制御電流Ｉ51〜Ｉ54、Ｉmを形成するものである。
【００８２】
そして、図８に示す切り換え制御回路８０は、電圧比較回路８１と、カレントミラー回路８２１〜８２４、８３１〜８３４とから構成される。この場合、電圧比較回路８１は、電圧Ｖ60を基準電圧と比較することにより、図４における範囲(1)〜(4)の境界に対応する電圧で、差動アンプ５１〜５４を切り換えるものである。
【００８３】
すなわち、電源端子Ｔ51と、接地端子Ｔ52との間に、定電流源用のトランジスタＱ94のエミッタ・コレクタ間と、抵抗器Ｒ83〜Ｒ81と、トランジスタＱ93のエミッタ・コレクタ間とが直列接続され、トランジスタＱ84のベースに所定のバイアス電圧が供給されるとともに、トランジスタＱ93のベースが接地端子Ｔ52に接続される。こうして、抵抗器Ｒ81〜Ｒ83の接続点に、図４における範囲(1)〜(4)の境界に対応する基準電圧が取り出される。
【００８４】
さらに、電源端子Ｔ51と、接地端子Ｔ52との間に、定電流源用のトランジスタＱ96のエミッタ・コレクタ間と、抵抗器Ｒ93〜Ｒ91と、トランジスタＱ95のエミッタ・コレクタ間とが直列接続され、トランジスタＱ96のベースに所定のバイアス電圧が供給されるとともに、トランジスタＱ95のベースに対数圧縮回路６０から電圧Ｖ60が供給される。
【００８５】
そして、図７に示す対数圧縮回路７０のトランジスタＱ76を定電流源としてトランジスタＱ91、Ｑ81が差動接続されて電圧比較回路８１１が構成され、トランジスタＱ91のベースが抵抗器Ｒ92、Ｒ91の接続点に接続され、トランジスタＱ81のベースが抵抗器Ｒ82、Ｒ81の接続点に接続される。
【００８６】
さらに、トランジスタＱ91を定電流源としてトランジスタＱ92、Ｑ82が差動接続されて電圧比較回路８１２が構成され、トランジスタＱ92のベースが抵抗器Ｒ93、Ｒ92の接続点に接続され、トランジスタＱ82のベースが抵抗器Ｒ83、Ｒ82の接続点に接続される。また、トランジスタＱ92を定電流源としてトランジスタＱ84、Ｑ83が差動されて電圧比較回路８１３が構成され、トランジスタＱ84のベースがトランジスタＱ86のコレクタに接続され、トランジスタＱ83のベースがトランジスタＱ84のコレクタに接続される。
【００８７】
そして、カレントミラー回路８２１が、電源端子Ｔ51を基準電位点としてトランジスタＱ85〜Ｑ87により構成され、その入力側のトランジスタＱ85のコレクタがトランジスタＱ81のコレクタに接続される。同様にカレントミラー回路８２２〜８２４がトランジスタ（Ｑ85〜Ｑ87）〜（Ｑ85〜Ｑ87）により構成され、その入力側のトランジスタＱ85〜Ｑ85のコレクタがトランジスタＱ82、Ｑ83、Ｑ84のコレクタに接続される。
【００８８】
さらに、カレントミラー回路８３１が、接地端子Ｔ52を基準電位点としてトランジスタＱ88、Ｑ89により構成され、その入力側のトランジスタＱ88のコレクタがカレントミラー回路８２１の第１の出力側のトランジスタＱ86のコレクタに接続される。同様にカレントミラー回路８３２〜８３４がトランジスタ（Ｑ88、Ｑ89）〜（Ｑ88、Ｑ89）により構成され、その入力側のトランジスタＱ88〜Ｑ88のコレクタがカレントミラー回路８２２〜８２４の第１の出力側のトランジスタＱ86〜Ｑ86のコレクタに接続される。
【００８９】
また、カレントミラー回路８２１〜８２４の第２の出力側のトランジスタＱ87〜Ｑ87のコレクタが図２に示すカレントミラー回路５１Ａ〜５４Ａの入力側のトランジスタＱ54〜Ｑ54のコレクタに接続される。したがって、カレントミラー回路８２１〜８２４の第２の出力側のトランジスタＱ87〜Ｑ87のコレクタ電流が、アンプ１２におけるカレントミラー回路５１Ａ〜５４Ａの入力側のトランジスタＱ54〜Ｑ54のコレクタ電流Ｉ51〜Ｉ54となる。
【００９０】
さらに、カレントミラー回路８３１〜８３４の出力側のトランジスタＱ89〜Ｑ89は、図６の切り換え制御回路８０におけるトランジスタＱmに対応するものであり、それらのコレクタが互いに接続されるとともに、対数圧縮回路６０のトランジスタＱ65のエミッタに接続される。
【００９１】
また、この場合、カレントミラー回路８２１〜８２４の入力側のトランジスタＱ85〜Ｑ85のコレクタ電流と、出力側のトランジスタ（Ｑ86、Ｑ87）〜（Ｑ86、Ｑ87）のコレクタ電流とを所定の比率としておくことにより、カレントミラー回路８２１〜８２４のトランジスタ（Ｑ86、Ｑ87）〜（Ｑ86、Ｑ87）のコレクタ電流は、１／１：１／４：１／16：１／64の比率とされる。この比率は、アッテネータ回路４２〜４４の減衰量12dB（＝１／４）に対応して決定された大きさである。
【００９２】
このような構成によれば、ＡＧＣ電圧ＶCTLが大きくなるにつれて制御電圧Ｖ60も大きくなり、トランジスタＱ85のコレクタ電流は小さくなっていく。したがって、ＡＧＣ電圧ＶCTLが大きくなるにつれて、トランジスタＱ91、Ｑ92、Ｑ84のベース電圧が高くなっていくので、抵抗器Ｒ81〜Ｒ83、Ｒ91〜Ｒ93の値を設定しておくことにより、以下のようにトランジスタＱ81〜Ｑ84、Ｑ91、Ｑ92をオンオフさせることができる。
【００９３】
すなわち、
(A) ＡＧＣ電圧ＶCTLが図４における範囲(1)に含まれる大きさのとき
トランジスタＱ91がオフで、トランジスタＱ81がオン
（トランジスタＱ91がオフなので、トランジスタＱ92、Ｑ82〜Ｑ84もオフ）
(B) ＡＧＣ電圧ＶCTLが図４における範囲(2)に含まれる大きさのとき
トランジスタＱ91がオンで、トランジスタＱ81がオフ
トランジスタＱ92がオフで、トランジスタＱ82がオン
（トランジスタＱ92がオフなので、トランジスタＱ83、Ｑ84もオフ）
(C) ＡＧＣ電圧ＶCTLが図４における範囲(3)に含まれる大きさのとき
トランジスタＱ91がオンで、トランジスタＱ81がオフ
トランジスタＱ92がオンで、トランジスタＱ82がオフ
トランジスタＱ84がオフで、トランジスタＱ83がオン
(D) ＡＧＣ電圧ＶCTLが図４における範囲(4)に含まれる大きさのとき
トランジスタＱ91がオンで、トランジスタＱ81がオフ
トランジスタＱ92がオンで、トランジスタＱ82がオフ
トランジスタＱ84がオンで、トランジスタＱ83がオフ
とすることができる。
【００９４】
すると、(A)の場合には、トランジスタＱ76の出力電流Ｉsが、トランジスタＱ81を通じ、さらに、カレントミラー回路８２１を通じてアンプ１２に制御電流Ｉ51（＝Ｉs）として流れるとともに、カレントミラー回路８３１を通じて対数圧縮回路６０に制御電流Ｉm（＝Ｉ51）として流れる。なお、このとき、トランジスタＱ91、Ｑ81、Ｑ82〜Ｑ84はオフであり、Ｉ52〜Ｉ54＝０となる。
【００９５】
したがって、図２において、同調回路１１から出力された受信信号ＳRXが、差動アンプ５１を通じてミキサ回路１３Ａ、１３Ｂに供給される。そして、このとき、図４Ｂに示すように、ＡＧＣ電圧ＶCTLに対応して制御電流Ｉ51（＝Ｉm）が対数関数的に変化するので、差動アンプ５１の利得Ａ51はＡＧＣ電圧ＶCTLに対して対数関数的に変化することになり、図４Ａにおける範囲(1)の特性が得られる。
【００９６】
また、(B)の場合には、トランジスタＱ76の出力電流Ｉsが、トランジスタＱ91およびトランジスタＱ82を通じ、さらに、カレントミラー回路８２２を通じてアンプ１２に制御電流Ｉ52（＝Ｉs）として流れるとともに、カレントミラー回路８３１を通じて対数圧縮回路６０に制御電流Ｉm（＝Ｉ52）として流れる。なお、このとき、トランジスタＱ81、Ｑ92、Ｑ83、Ｑ84はオフであり、Ｉ51、Ｉ53、Ｉ54＝０となる。
【００９７】
したがって、図２において、アッテネータ回路４２から出力された受信信号ＳRXが、差動アンプ５２を通じてミキサ回路１３Ａ、１３Ｂに供給される。そして、このとき、図４Ｂに示すように、ＡＧＣ電圧ＶCTLに対応して制御電流Ｉ52（＝Ｉm）が対数関数的に変化するので、差動アンプ５２の利得ＡはＡＧＣ電圧ＶCTLに対して対数関数的に変化することになり、図４Ａにおける範囲(2)の特性が得られる。
【００９８】
さらに、(C)および(D)の場合も同様の動作が行われ、トランジスタＱ76の出力電流Ｉsがアンプ１２に制御電流Ｉ53あるいはＩ54として流れるので、図４Ａにおける範囲(3)あるいは(4)の特性が得られる。
【００９９】
したがって、図４Ａに示すＡＧＣ電圧ＶCTLと利得（デシベル値）との特性を得ることができる。
【０１００】
そして、このとき、制御電流Ｉ51〜Ｉ54は、カレントミラー回路８２１〜８２４およびカレントミラー回路８３１〜８３４を通じて制御電流Ｉmとなり、図６にも示すように、オペアンプ６３に負帰還されるので、図４Ａにおける範囲(1)〜(4)の境界における特性のつなぎ目もリニアに変化させることができ、全体として広い範囲にわたって利得（デシベル値）の変化をリニアにすることができる。
【０１０１】
また、このように広い範囲にわたってリニアな特性を得ることができるので、微弱な受信信号から大きな受信信号まで、広い入力範囲にわたって応答特性が一定なＡＧＣ動作を得ることができる。
【０１０２】
〔４〕  バイアス電流の補償および温度特性の補償
ここでは、対数圧縮回路６０および対数圧縮回路７０に、バイアス電流の補償および温度特性の補償を行うようにした場合について説明する。
【０１０３】
〔４−１〕  対数圧縮回路６０
図６に示す対数圧縮回路６０においては、オペアンプ６３の反転入力端および非反転入力端に、オペアンプ６３を構成しているトランジスタのバイアス電流Ｉb、Ｉbが流れる。そして、ＡＧＣ電圧ＶCTL（制御電圧Ｖ60）が大きくなると、トランジスタＱ65のコレクタ電流ＩC65（＝Ｉm）が小さくなるが、このとき、オペアンプ６３の非反転入力端に流れる電流Ｉbを無視できなくなり、制御電流Ｉmの対数圧縮特性が図９に破線で示すようにリニアな特性から外れてしまう。したがって、利得制御を行う場合であれば、その利得のデシベル値をリニアに制御できる範囲が狭くなってしまう。
【０１０４】
このような問題を解決するには、コレクタ電流ＩC65（＝Ｉm）が小さくなったときでも、ベース電流Ｉbよりも十分に大きいままとなるように、コレクタ電流ＩC65の大きさを設定すればよいが、そのようにした場合には、対数圧縮回路としての消費電流が増加してしまう。
【０１０５】
さらに、図６に示す対数圧縮回路においては、(16)式および(20)式からも明かなように、圧縮特性の傾き−γを示す式に絶対温度Ｔが含まれるので、図９にも示すように、圧縮特性は温度Ｔにより変化してしまう。
【０１０６】
そこで、図１０に示す対数圧縮回路６０においては、オペアンプ６３に流れるバイアス電流Ｉb、Ｉbを無視できるようにするとともに、温度特性の補償を行うようにした場合である。
【０１０７】
そして、まず、バイアス電流Ｉb、Ｉbの補償回路が以下のように構成される。すなわち、オペアンプ６３においては、トランジスタＱ6A、Ｑ6Bのエミッタが定電流源用のトランジスタＱ6Cのコレクタに接続されて差動アンプ６３１が構成されるとともに、その負荷としてトランジスタＱ6A、Ｑ6Bのコレクタにカレントミラー回路６３２が接続される。したがって、トランジスタＱ6Aのベースを非反転入力端とし、トランジスタＱ6Bのベースを反転入力端とするとともに、トランジスタＱ6Bのコレクタを出力端としたオペアンプ６３が構成されていることになる。
【０１０８】
また、トランジスタＰ61が設けられ、そのベースにバイアス電圧Ｖ62が供給されるとともに、そのエミッタと接地端子Ｔ52との間に抵抗器Ｒ64が接続されて定電流源６７が構成され、トランジスタＰ61のコレクタから定電流Ｉpが取り出される。この場合、バイアス電圧Ｖ62は、所定の数のダイオード接続されたトランジスタのベース・エミッタ間が直列接続されるとともに、その直列回路に抵抗器を通じて直流電流が供給されることにより、その直列回路の両端に得られるバンドギャップ電圧とされる。
【０１０９】
そして、その電流ＩpがトランジスタＰ62に供給される。このトランジスタＰ62は、トランジスタＰ64、Ｑ6Cとともにカレントミラー回路６８を構成しているものであり、トランジスタＰ63によりバイアスされている。また、トランジスタＰ64は、図６における定電流源６４を構成しているものであり、したがって、トランジスタＰ64のコレクタ電流が、図６における定電流Ｉ64になるとともに、Ｉ64＝Ｉpとなる。また、トランジスタＰ63のコレクタ電流も値Ｉpとなる。
【０１１０】
さらに、トランジスタＰ63のコレクタ電流がトランジスタＰ65に供給される。このトランジスタＰ65は、トランジスタＰ66、Ｐ67とともに、カレントミラー回路６９を構成しているものであり、これらトランジスタＰ66、Ｐ67のコレクタがトランジスタＱ6A、Ｑ6Bのベースに接続される。したがって、トランジスタＰ66、Ｐ67のコレクタ電流が、トランジスタＱ6A、Ｑ6Bのベースにそれらのバイアス電流Ｉb、Ｉbとして供給されることになる。
【０１１１】
そして、このとき、
ｈFE：トランジスタＰ62、Ｐ63、Ｑ6A〜Ｑ6Cの電流増幅率
とすれば、
トランジスタＰ63のコレクタ電流＝３・Ｉp／ｈFE
となる。また、トランジスタＱ6A、Ｑ6Bにおいて、
Ｉb＝Ｉp／（２・ｈFE）
である。
【０１１２】
したがって、例えばトランジスタＰ66、Ｐ67のベース・エミッタ間の接合面積をトランジスタＰ65のそれの１／６としておけば、
トランジスタＰ66、Ｐ67のコレクタ電流＝Ｉp／（２・ｈFE）
となるので、オペアンプ６３（トランジスタＱ6A、Ｑ6Bのベース）に流れるバイアス電流Ｉb、Ｉbは、トランジスタＰ66、Ｐ67のコレクタ電流により相殺されることになり、図９に実線で示すようにリニアな圧縮特性を得ることができる。
【０１１３】
さらに、その圧縮特性の温度補償回路が以下のように構成される。すなわち、カレントミラー回路６２を構成する出力側のトランジスタＱ63のコレクタが、カレントミラー回路１６１の入力側のトランジスタＢ61のコレクタに接続され、その出力側のトランジスタＢ62を定電流源として、トランジスタＢ63、Ｂ64により差動アンプ１６２が構成される。
【０１１４】
この差動アンプ１６２においては、トランジスタＢ63のベースに所定のベースバイアス電圧Ｖ63が供給されるとともに、このバイアス電圧Ｖ63が抵抗器Ｒ65、Ｒ66により分圧され、その分圧電圧がトランジスタＢ64のベースに供給される。なお、バイアス電圧Ｖ63も、バイアス電圧Ｖ62と同様のバンドギャップ電圧とされる。
【０１１５】
したがって、トランジスタＱ63のコレクタから電流ＩCTLが取り出されると、この電流ＩCTLは、カレントミラー回路１６１を通じて差動アンプ１６２を流れることになり、このとき、電流ＩCTLは、抵抗器Ｒ65、Ｒ66の分圧比に対応した割り合いで、トランジスタＢ63、Ｂ64に分流することになる。
【０１１６】
そして、トランジスタＢ64に分流した電流ＩCTLが、トランジスタＢ65、Ｂ66により構成されたカレントミラー回路１６３を通じ、さらに、ダイオード接続されたトランジスタＢ68を通じて抵抗器Ｒ62に供給される。
【０１１７】
したがって、ＡＧＣ電圧ＶCTLに比例した電流ＩCTLが抵抗器Ｒ62を流れることになるが、抵抗器Ｒ62を流れる電流ＩCTLは差動アンプ１６２において分流された電流であり、その大きさは抵抗器Ｒ65、Ｒ66およびバンドギャップ電圧Ｖ63により決まるので、抵抗器Ｒ62を流れる電流ＩCTLは正の温度係数を持つ電流となる。
【０１１８】
したがって、抵抗器Ｒ62に生じる電圧ＶR62も正の温度係数を持つことになるので、抵抗器Ｒ65、Ｒ66およびバンドギャップ電圧Ｖ63をあらかじめ設定しておくことにより、図９に示す圧縮特性の温度変化を電流ＩCTLの温度特性によって相殺することができ、その圧縮特性の温度変化を抑えるこができる。
【０１１９】
さらに、高周波アンプ１２の利得ＡVを制御する場合、その利得ＡVの温度変化をも抑えることができる。すなわち、図２に示す差動アンプ５１の利得Ａ51は、上記の(10)式に示すように、
Ａ51＝ａ・Ｉ51〔倍〕                            ・・・ (10)
ａ：定数
で示されるが、このとき、
ａ＝（１／２）β・ＲL
ＲL：負荷抵抗
であり、したがって、
Ａ51＝β・ＲL・Ｉ51／２                         ・・・ (41)
である。
【０１２０】
そして、図４Ａの範囲(1)においては、カレントミラー回路８２１により、
Ｉ51＝Ｉm
であるから、(41)式は、
Ａ51＝β・ＲL・Ｉm／２                          ・・・ (42)
となる。したがって、負荷抵抗ＲLをＩＣ内に形成すると、負荷抵抗ＲLが温度により変化するとともに、トランジスタは温度特性を持つので、利得Ａ51は温度の影響を受けることになる。
【０１２１】
しかし、図１０において、電圧Ｖ62はバンドギャップ電圧であって
Ｖ62＝ＶBE61＋Ｎ／β
ＶBE61：トランジスタＰ61のベース・エミッタ間電圧
Ｎ  ：定数
で表され、このとき、定数Ｎはバンドギャップ電圧Ｖ62の温度特性が無視できるように設定することができる。
【０１２２】
したがって、トランジスタＰ61から取り出される定電流Ｉpは、
Ｉp＝（Ｖ62−ＶBE61）／Ｒ64
＝（Ｎ／β）／Ｒ64                           ・・・ (43)
となる。
【０１２３】
また、図４Ｂおよび(22)式にも示すように、図２の差動アンプ５１の利得Ａ51は、ＶCTL＝０のとき最大値となるので、簡単のため、ＶCTL＝０の場合で考えると、(22)式は、
Ｉm＝Ｉ64                                       ・・・ (44)
となる。そして、図１０において、トランジスタＱ64のコレクタ電流Ｉ64は電流Ｉpに等しい。したがって、(44)式は(43)式から
Ｉm＝Ｉp
＝（Ｎ／β）／Ｒ64                           ・・・ (45)
となる。
【０１２４】
そこで、この(45)式を(42)式に代入すると、
Ａ51＝β・ＲL・Ｉm／２                         ・・・ (42)
＝β・ＲL・（（Ｎ／β）／Ｒ64）／２
＝（Ｎ／２）・ＲL／Ｒ64
となる。
【０１２５】
つまり、差動アンプ５１の利得Ａ51は、温度に左右されない定数と、抵抗比ＲL／Ｒ64とにより決定されるとともに、その抵抗比ＲL／Ｒ64は温度の影響を受けることがない。そして、上記のように、制御電圧ＶCTLと制御電流ＩCTLとの変換特性も、温度の影響を受けることがない。さらに、差動アンプ５２〜５４についても同様である。
【０１２６】
したがって、図１０に示す対数圧縮回路６０によれば、高周波アンプ１２の利得ＡVをそのデシベル値がリニアとなるように制御することができるとともに、その利得ＡVが温度の影響を受けることがない。また、ＩＣの製造時、抵抗比ＲL／Ｒ64のばらつきは小さいので、ＩＣ化にともなうばらつきを抑えることもできる。
【０１２７】
〔４−２〕  対数圧縮回路７０
図６に示す対数圧縮回路６０のオペアンプ６３と同様、図７に示す対数圧縮回路７０のオペアンプ７３の反転入力端および非反転入力端にも、そのオペアンプ７３を構成すトランジスタのバイアス電流が流れる。そして、トランジスタＱ77のコレクタ電流が小さくなったとき、すなわち、電流Ｉsが小さくなったとき、オペアンプ７３の非反転入力端に流れるバイアス電流を無視できなくなる。
【０１２８】
また、電流Ｉsと電流Ｉ60との関係は(33)式で示されるので、図６に示す対数圧縮回路６０と同様、温度Ｔの影響を受けてしまう。
【０１２９】
そこで、図１１に示す電流対数圧縮回路６０においては、オペアンプ７３に流れるバイアス電流を無視できるようにするとともに、温度特性の補償を行うようにした場合である。
【０１３０】
このバイアス電流の補償回路および温度特性の補償回路は、図１０に示す対数圧縮回路６０のそれと同様に構成される。すなわち、まず、バイアス電流の補償回路であるが、オペアンプ７３においては、トランジスタＱ7A、Ｑ7Bのエミッタが定電流源用のトランジスタＱ7Cのコレクタに接続されて差動アンプ７３１が構成されるとともに、その負荷としてトランジスタＱ7A、Ｑ7Bのコレクタにカレントミラー回路７３２が接続される。したがって、トランジスタＱ7Aのベースを非反転入力端とし、トランジスタＱ7Bのベースを反転入力端とするとともに、トランジスタＱ7Bのコレクタを出力端としたオペアンプ７３が構成されていることになる。
【０１３１】
また、トランジスタＰ71が設けられ、そのベースにバイアス電圧Ｖ72が供給されるとともに、そのエミッタと接地端子Ｔ52との間に抵抗器Ｒ74が接続されて定電流源７７が構成され、トランジスタＰ71のコレクタから定電流Ｉqが取り出される。この場合、バイアス電圧Ｖ72は、バイアス電圧Ｖ62と同様のバンドギャップ電圧とされる。また、Ｉq＝Ｉpとすることができる。
【０１３２】
そして、その電流ＩqがトランジスタＰ72に供給される。このトランジスタＰ72は、トランジスタＰ74、Ｑ7Cとともにカレントミラー回路７８を構成しているものであり、トランジスタＰ73によりバイアスされている。また、トランジスタＰ74は、図７における定電流源７４を構成しているものであり、したがって、トランジスタＰ74のコレクタ電流が、図７における定電流Ｉ74になるとともに、Ｉ74＝Ｉqとなる。また、トランジスタＰ73のコレクタ電流も値Ｉqとなる。
【０１３３】
さらに、トランジスタＰ73のコレクタ電流がトランジスタＰ75に供給される。このトランジスタＰ75は、トランジスタＰ76、Ｐ77とともに、カレントミラー回路７９を構成しているものであり、これらトランジスタＰ76、Ｐ77のコレクタがトランジスタＱ7A、Ｑ7Bのベースに接続される。
【０１３４】
したがって、トランジスタＰ76、Ｐ77のコレクタ電流が、トランジスタＱ7A、Ｑ7Bのベースにそれらのバイアス電流として供給されるので、対数圧縮回路６０のオペアンプ６３の場合と同様、オペアンプ７３（トランジスタＱ7A、Ｑ7Bのベース）に流れるバイアス電流を相殺することができる。
【０１３５】
さらに、温度補償回路が以下のように構成される。すなわち、対数圧縮回路６０の出力電流Ｉ60が、カレントミラー回路１７１の入力側のトランジスタＢ71に供給されるとともに、その出力側のトランジスタＢ72を定電流源として、トランジスタＢ73、Ｂ74により差動アンプ１７２が構成される。
【０１３６】
この差動アンプ１７２においては、トランジスタＢ73のベースに所定のベースバイアス電圧Ｖ73が供給されるとともに、このバイアス電圧Ｖ73が抵抗器Ｒ75、Ｒ76により分圧され、その分圧電圧がトランジスタＢ74のベースに供給される。なお、バイアス電圧Ｖ73も、バイアス電圧Ｖ62と同様のバンドギャップ電圧とされる。
【０１３７】
したがって、対数圧縮回路６０から電流Ｉ60が供給されると、この電流Ｉ60は、カレントミラー回路１７１を通じてトランジスタＢ73、Ｂ74に分流し、トランジスタＢ74に分流した電流Ｉ60が、トランジスタＢ75、Ｂ76により構成されたカレントミラー回路１７３を通じ、さらに、ダイオード接続されたトランジスタＢ78を通じて抵抗器Ｒ72に供給される。この結果、抵抗器Ｒ72に生じる降下電圧を、電流Ｉ60に比例し、正の温度係数を持つ電圧とすることができ、電流Ｉ60と電流Ｉsとの間の温度特性を補償することができる。
【０１３８】
〔４−３〕  補足
対数圧縮回路６０および対数圧縮回路７０を、〔４−１〕および〔４−２〕のように構成した場合でも、切り換え制御回路８０は〔３−３〕のように構成することができる。
【０１３９】
〔５〕  ２系統の独立したＡＧＣ
高周波アンプ１２にＡＧＣをかける場合、上述のように、ＡＧＣ電圧ＶOLによるＡＧＣは、主としてレベルの大きな妨害波信号に対して有効な遅延ＡＧＣであり、ＡＧＣ電圧ＶAGCによるＡＧＣは、主として希望波信号に対して有効なＡＧＣである。このため、ここでは、ＡＧＣ電圧ＶAGCおよびＡＧＣ電圧ＶAGCにより独立にＡＧＣをかける場合について説明する。
【０１４０】
この場合には、図１２に示すように、対数圧縮回路６０に加えて別の対数圧縮回路６０Ａが用意される。そして、対数圧縮回路６０において、ＡＧＣ電圧ＶAGCから電圧Ｖ60および電流Ｉ60が形成され、対数圧縮回路６０Ａにおいて、遅延ＡＧＣ電圧ＶOLから電圧Ｖ60および電流Ｉ60が形成される。そして、これら電圧Ｖ60、Ｖ60が切り換え制御回路８０に供給される。
【０１４１】
また、対数圧縮回路６０、６０Ａからの電流Ｉ60、Ｉ60が対数圧縮回路７０に供給され、対数圧縮回路７０から制御電流Ｉsが取り出される。この制御電流Ｉsが切り換え制御回路８０に供給されて制御電流Ｉ51〜Ｉ54が形成され、この制御電流Ｉ51〜Ｉ54が高周波アンプ１２に供給される。さらに、対数圧縮回路７０から制御電流Ｉm、Ｉmが取り出され、これら制御電流Ｉm、Ｉmが対数圧縮回路６０、６０Ａに負帰還される。
【０１４２】
〔５−１〕  対数圧縮回路６０
図１２における対数圧縮回路６０は例えば図１０に示すように構成され、図１０におけるＡＧＣ電圧ＶCTLに代わってＡＧＣ電圧ＶAGCが供給される。そして、電圧Ｖ60および電流Ｉ60が取り出されるとともに、制御電流Ｉmが負帰還される。
【０１４３】
〔５−２〕  対数圧縮回路６０Ａ
対数圧縮回路６０Ａは、例えば図１３に示すように、図１０に示す対数圧縮回路６０と同様に構成されるもので、対応する部分には、同一の参照符号を付けて説明は省略する。
【０１４４】
ただし、この対数圧縮回路６０Ａにおいては、電圧Ｖ60がトランジスタＱ67のエミッタから取り出されるとともに、この電圧Ｖ60が、ボルテージフォロワを構成するオペアンプ２６１およびトランジスタＢ69を通じ、さらに、抵抗器Ｒ67を通じて差動アンプ１６２のトランジスタＢ63に供給される。また、トランジスタＢ69のコレクタ電流がカレントミラー回路６６を通じて電流Ｉ60として取り出される。
【０１４５】
そして、このカレントミラー回路６６のトランジスタＱ69のコレクタと、図１０に示す対数圧縮回路６０のカレントミラー回路６６のトランジスタＱ69のコレクタとがワイヤードオア接続されるとともに、図１１に示す対数圧縮回路７０のカレントミラー回路１７１のトランジスタＢ71に接続される。
【０１４６】
〔５−３〕  対数圧縮回路７０
図１２における対数圧縮回路７０は、図１１に示すように構成することができる。
【０１４７】
〔５−４〕  切り換え制御回路８０
図１２における切り換え制御回路８０は、基本的には図８に示す切り換え制御回路８０と同様に構成されるが、対数圧縮回路６０と対数圧縮回路６０Ａとの間の干渉を避けるため、例えば図１４に示すように構成される。
【０１４８】
すなわち、図１４において、図８に示す切り換え制御回路８０と対応する部分には、同一の参照符号を付けて説明は省略するが、カレントミラー回路８３１〜８３４には、別の出力側のトランジスタＢ89〜Ｂ89が接続されるとともに、それらのコレクタが互いに接続される。
【０１４９】
そして、これらトランジスタＢ89〜Ｂ89のコレクタが図１３に示す対数圧縮回路６０Ａの差動アンプ６３１のトランジスタＱ6Aのベースに接続され、トランジスタＱ89〜Ｑ89のコレクタが図１０に示す対数圧縮回路６０の差動アンプ６３１のトランジスタＱ6Aのベースに接続される。
【０１５０】
したがって、対数圧縮回路６０および対数圧縮回路６０Ａにそれぞれ制御電流Ｉm、Ｉmを負帰還することができる。
【０１５１】
〔５−５〕  補足
ＡＧＣ電圧ＶOLは、主としてレベルの大きな妨害波信号の大きさを示す信号であり、ＡＧＣ電圧ＶAGCは、主として希望波信号の大きさを示す信号である。したがって、高周波アンプ１２にＡＧＣ電圧ＶOLによりＡＧＣを行う場合、差動アンプ５１よりも差動アンプ５２の利得を大きくし、より入力信号（受信信号ＳRX）の減衰した段の差動アンプに切り換えるとともに、差動アンプ５３を遅延ＡＧＣの制御とすれば、差動アンプ５１〜５４は動作状態に切り換わったとき、その動作電流が最大となるように制御される。
【０１５２】
この結果、アッテネータ回路４２〜４４による減衰が、差動アンプ５１〜５４による増幅に優先するので、妨害波信号による妨害を防ぐことができ、妨害波信号の大きさと希望波信号の大きさとによって、最適な利得制御を行うことができる。
【０１５３】
また、ＡＧＣ電圧ＶOLの代わりに手動操作によりリニアに変化する制御電圧を対数圧縮回路６０Ａに供給すれば、あるいは手動操作によりリニアに変化する電圧をＡＧＣ電圧ＶOLに加算すれば、手動操作により高周波利得を調整することができる。
【０１５４】
〔６〕  まとめ
上述のＡＧＣ回路によれば、微小なレベルから大きなレベルまで広範囲にわたって受信信号ＳRXのＡＧＣを行うことができるが、アッテネータ回路４２〜４４の減衰量に対応する大きさの受信信号ＳRXまで扱うことができるので、低歪み、かつ、低雑音を維持しつつ小さなレベルから大きなレベルまで受信信号ＳRXを処理できる。
【０１５５】
さらに、差動アンプ５１〜５４の切り換えおよび切り換えられた差動アンプの動作電流の制御は負帰還ループにより行われるので、その切り換えや動作電流の制御はつなぎ目であってもスムーズになり、高周波アンプ１２の利得を適切に変化させることができる。また、このことにより、ＡＧＣ動作を受信信号ＳRXの大きさに関係なく一定の応答特性にすることができる。
【０１５６】
また、高周波アンプ１２の利得ＡVを制御するとき、その利得ＡVと強い相関を持つ制御電流Ｉmを取り出し、この制御電流Ｉmを制御するようにしているので、極めて安定した制御が可能となる。さらに、中間周波増幅段のＡＧＣのみならず、高周波ＡＧＣもループ利得が安定しているので、極めて正確にＡＧＣの応答特性を設定することができ、ＡＧＣの応答特性にシビアなデジタル放送の受信機でも優れた受信性能を得ることができる。
【０１５７】
さらに、対数圧縮回路６０の特性を変更すれば、その特性に対応して任意の利得の変化特性を得ることができ、応用範囲が広い。また、負帰還により利得の変化特性の違いが補正されるので、アッテネータ回路４２〜４４と差動アンプ５１〜５４の動作電流Ｉ51〜Ｉ54の制御のように、まったく特性の違う回路により利得可変回路を構成しても、所定の利得の変化特性を得ることができる。
【０１５８】
〔略語の一覧〕
Ａ／Ｄ    ：Analog to Digital
ＡＧＣ    ：Automatic Gain Control
ＩＣ      ：Integrated Circuit
ＩＦ      ：Intermediate Frequency
ＰＬＬ    ：Phase Locked Loop
Ｓ／Ｎ    ：Signal to Noise ratio
ＶＣＯ    ：Voltage Controlled Oscillator
オペアンプ：Operational Amplifier
カスコード：Cascade Connected Triode
【図面の簡単な説明】
【０１５９】
【図１】この発明の一形態を示す接続図である。
【図２】図１の回路の一部の一形態を示す接続図である。
【図３】図２の回路の一部の一形態を示す接続図である。
【図４】図２の回路の特性を示す特性図である。
【図５】図１の回路の一部の一形態を示す系統図である。
【図６】図５の回路の一部の一形態を示す接続図である。
【図７】図５の回路の他の一部の一形態を示す接続図である。
【図８】図５の回路の他の一部の一形態を示す接続図である。
【図９】図６の回路の特性を示す特性図である。
【図１０】図５の回路の一部の他の形態を示す接続図である。
【図１１】図５の回路の一部の他の形態を示す接続図である。
【図１２】図１の回路の一部の他の形態を示す系統図である。
【図１３】図１２の回路の一部の他の形態を示す接続図である。
【図１４】図１２の回路の一部の他の形態を示す接続図である。
【図１５】高周波アンプの一例を示す系統図である。
【図１６】図１５の回路の特性を示す特性図である。
【符号の説明】
【０１６０】
１１…アンテナ同調回路、１２…高周波アンプ、１３Ａおよび１３Ｂ…ミキサ回路、１４…振幅位相補正回路、１６Ａおよび１６Ｂ…移相回路、３１…局部発振回路、３２および３３…ＡＧＣ電圧形成回路、３３Ａおよび３３Ｂ…ピーク値検出回路、３５…マイクロコンピュータ、３６…操作スイッチ、４２〜４４…アッテネータ回路、５１〜５４…差動アンプ、６０…対数圧縮回路、７０…電流制御回路、８０…切り換え制御回路
【図１】
2005295471.tif 000003
【図２】
2005295471.tif 000004
【図３】
2005295471.tif 000005
【図４】
2005295471.tif 000006
【図５】
2005295471.tif 000007
【図６】
2005295471.tif 000008
【図７】
2005295471.tif 000009
【図８】
2005295471.tif 000010
【図９】
2005295471.tif 000011
【図１０】
2005295471.tif 000012
【図１１】
2005295471.tif 000013
【図１２】
2005295471.tif 000014
【図１３】
2005295471.tif 000015
【図１４】
2005295471.tif 000016
【図１５】
2005295471.tif 000017
【図１６】
2005295471.tif 000018