(57)【要約】【課題】  除電層によるショート不良を抑え、良好な印画が得られるサーマルヘッドを提供すること。【解決手段】  支持基体１１と、この支持基体１１上に形成された発熱抵抗体層１３と、この発熱抵抗体層１３上に形成された電極層１４と、発熱抵抗体層１３の少なくとも発熱部分１３ａを保護する第１保護層１５と、この第１保護層１５上に形成され、第１保護層１５よりも導電性が高い除電層１７とを具備したサーマルヘッドにおいて、除電層１７の比抵抗値が１０2 〜１０6 ｍΩ・ｃｍの範囲であることを特徴とする。【選択図】  図１
2005178003.tif 000002
【特許請求の範囲】
【請求項１】
支持基体と、この支持基体上に形成された発熱抵抗体層と、この発熱抵抗体層上に形成された電極層と、前記発熱抵抗体層の少なくとも発熱部分を保護する保護層と、この保護層上に形成され、前記保護層よりも導電性が高い除電層とを具備したサーマルヘッドにおいて、前記除電層の比抵抗値が１０2 〜１０6 ｍΩ・ｃｍの範囲であることを特徴とするサーマルヘッド。
【請求項２】
除電層がＴａ−Ｓｉ−Ｏ系材料で形成された請求項１記載のサーマルヘッド。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、カードプリン夕一やビデオプリンタ、製版機などに用いるサーマルヘッドに関する。
【背景技術】
【０００２】
従来のサーマルヘッドについて、その一部を抜き出した図２を参照して説明する。図２（ａ）は上面図、図２（ｂ）は、図２（ａ）の線分ａ−ａにおける断面図である。
【０００３】
セラミックなどで形成された支持基体２１上に、蓄熱層や平滑層として機能するグレーズ層２２が設けられている。グレーズ層２２上に、複数の発熱抵抗体を構成する発熱抵抗体層２３が設けられ、発熱抵抗体層２３上に電極層２４が設けられている。
【０００４】
電極層２４は、発熱抵抗体層２３上の図示下方部分に設けられた複数の個別電極リード部２４ａおよび個別電極リード部２４ａの端部に接続した個別電極ボンディングパット部２４ｂ、発熱抵抗体層２３上の図示上方部分に設けられた複数の共通電極リード部２４ｃ、複数の共通電極リード部２４ｃを共通に接続する共通電極部２４ｄなどから構成されている。個別電極リード部２４ａと共通電極リード部２４ｃとの間に所定長さＬの隙間が設けられ、その隙間部分の発熱抵抗体層２３は発熱部２３ａとして機能する。
【０００５】
発熱抵抗体層２３の発熱部２３ａ上に、発熱部２３ａを保護する第１保護層２５がスパッタリングなどで形成されている。第１保護層２５は絶縁物からなり、発熱部２３ａ近傍の個別電極リード部２４ａ上や共通電極リード部２４ｃ上にも形成されている。また、第１保護層２５に隣接して、個別電極リード部２４ａを保護する第２保護層２６が、個別電極リード部２４ａ上に設けられている。第２保護層２６はたとえば有機材料からなり、印刷法などで形成されている。
【０００６】
上記したサーマルヘッドはプリンターなどに組み込まれ、動作時、たとえば個別電極ボンディングパット部２４ｂと共通電極部２４ｄとの間に電圧が印加される。電圧の印加で発熱部２３ａに電流が流れ、発熱部２３ａが発熱して記録媒体への印字が行われる。
【０００７】
上記した構成のサーマルヘッドは特許文献１などに記載されている。
【特許文献１】特開平１０−３４９９０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
従来のサーマルヘッドは、発熱抵抗体２３の発熱部２３ａが絶縁物からなる第１保護層２５で被覆されている。そのため、サーマルヘッドを用いて記録媒体に印字すると、記録媒体が運んでくる静電気、あるいは、記録媒体との摩擦で発生する静電気によって第１保護層２５表面が帯電する。そして、第１保護層２５表面の帯電量が増大すると、第１保護層２５とその下方に位置する電極リード部、たとえば個別電極リード部２４ａとの間に放電が発生する。その結果、第１保護層２５が破壊したり、あるいは、個別電極リード部２４ａが焼失したりする。
【０００９】
そこで、従来のサーマルヘッドでは、第１保護層２５表面の帯電を防止するために、第１保護層２５上に除電層を設ける方法が提案されている。
【００１０】
ここで、除電層を設けた従来のサーマルヘッドについて、図３の断面図を参照して説明する。図３は、図２に対応する部分に同じ符号を付し重複する説明を一部省略する。
【００１１】
第１保護層２５上に除電層３１が設けられている。除電層３１の比抵抗値は、帯電した電荷を放出できるように、たとえば１００ｍΩ・ｃｍよりも小さな値に設定されている。
【００１２】
ところで、除電層３１を設けた場合、円Ａ内に示すように、第１保護層２５の一部にピンホール３２があると、ピンホール３２部分で除電層３１と電極リード部、たとえば個別電極リード部２４ａとが電気的に短絡する。そのため、製造時の検査工程などで、発熱抵抗体の抵抗値が低下するショート不良と判定され、工程歩留が低下する。なお、発熱抵抗体の抵抗値は、たとえば個別電極ボンディングパット部２４ｂと共通電極部２４ｄとの間で測定される。
【００１３】
また、検査工程で、抵抗値の低下が規格内と判定され、検査をパスした場合でも、ピンホール３２部分で、たとえば個別電極リード部２４ａに抵抗値の小さい除電層３１が接続する形になっている。したがって、動作時に、個別電極リード部２４ａと共通電極部２４ｃとの間に電圧が印加されると、除電層３１にリーク電流が流れる。その結果、発熱部２３ａの両端に加わる電圧が降下し、印画不良が発生する。
【００１４】
ここで、除電層３１と個別電極リード部２４ａがショートした場合に、除電層３１にリーク電流が流れる模様を図４の模式図を参照して説明する。図４は図２に対応する部分に同じ符号を付し重複する説明を一部省略する。
【００１５】
個別電極ボンディングパット部２４ｂと共通電極部２４ｄとの間に電源４１が接続され、除電層３１はたとえば接地部分Ｇに接続されている。
【００１６】
除電層３１と個別電極リード部２４ａが電気的に短絡しているため、電流の一部は実線矢印Ｙ１に示すように発熱部２３ａに流れる。残りの一部は点線矢印Ｙ２で示すようにリーク電流となって除電層３１に流れる。
【００１７】
上記した除電層３１と個別電極リード部２４ａとの電気的な短絡は、除電層３１にピンホール３２がなくなれば解消する。しかし、製造時にピンホール３２を完全になくすことは容易でなく、ショート不良が発生する。
【００１８】
この場合、除電層３１を絶縁物で形成すればショート不良を防止できる。しかし、絶縁物で形成すると、除電層３１の帯電防止機能がなくなり、第１保護層２５などに静電破壊が発生する。
【００１９】
本発明は、上記した欠点を解決し、除電層によるショート不良を抑え、良好な印画が得られるサーマルヘッドを提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明は、支持基体と、この支持基体上に形成された発熱抵抗体層と、この発熱抵抗体層上に形成された電極層と、前記発熱抵抗体層の少なくとも発熱部分を保護する保護層と、この保護層上に形成され、前記保護層よりも導電性が高い除電層とを具備したサーマルヘッドにおいて、前記除電層の比抵抗値が１０2 〜１０6 ｍΩ・ｃｍの範囲であることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、保護層よりも導電性が高い除電層が保護層上に形成されている。したがって保護層の帯電が防止される。また、除電層の比抵抗値が１０2 〜１０6 ｍΩ・ｃｍと大きくなっている。そのため、保護層にピンホールが発生し、ピンホール部分で電極リードと除電層が電気的に短絡しても、除電層へのリーク電流が抑えられ、ショート不良が防止される。その結果、工程歩留が改善し、印画不良が解消される。
【発明を実施するための最良の形態】
【００２２】
本発明の実施の形態について、その一部を抜き出した図１を参照して説明する。図１（ａ）は上面図、図１（ｂ）は、図１（ａ）の線分ａ−ａにおける断面図である。
【００２３】
セラミックなどで形成された支持基体１１上に、蓄熱層および平滑層として機能するグレーズ層１２が設けられている。グレーズ層１２上に、平行する複数の発熱抵抗体を構成する発熱抵抗体層１３が形成されている。また、発熱抵抗体層１３上に電極層１４が設けられている。
【００２４】
電極層１４は、発熱抵抗体層１３上の図示下方部分に設けられた個別電極リード部１４ａおよび個別電極リード部１４ａの端部に接続した個別電極ボンディングパット部１４ｂ、発熱抵抗体層１３上の図示上方部分に設けられた共通電極リード部１４ｃ、複数の共通電極リード部１４ｃを共通に接続する共通電極部１４ｄなどから構成されている。個別電極リード部１４ａと共通電極リード部１４ｃとの間に所定長さＬの隙間が設けられており、隙間部分の発熱抵抗体層１３は発熱部１３ａとして機能する。
【００２５】
発熱抵抗体層１３の発熱部１３ａ上に、発熱部１３ａを保護する第１保護層１５がスパッタリングなどで形成されている。第１保護層１５は発熱部１３ａ近傍の個別電極リード部１４ａ上や共通電極リード部１４ｃ上の一部にも形成されている。また、個別電極リード部１４ａを保護する第２保護層１６が、第１保護層１５に隣接する個別電極リード部１４ａ上に形成されている。第２保護層１６はたとえばポリイミドなどの有機材料からなり、印刷法などで形成される。また、第１保護層１５上、たとえば少なくとも発熱部１３ａ上方の第１保護層１５上に、除電層１７が形成されている。除電層１７は、たとえば発熱抵抗体層１３と同じ材料が使用され、たとえばＴａＳｉＯ2などＴａやＳｉ、Ｏを含むＴａ−Ｓｉ−Ｏ系の材料が使用される。
【００２６】
なお、発熱抵抗体層１３と除電層１７は、たとえばＴａとＳｉＯ2からなるターゲットを使用してスパッタリングなどで形成される。この場合、ターゲットを構成するＴａとＳｉＯ2の比率やスパッタリング条件を調整して、発熱抵抗体層１３および除電層１７の比抵抗値が適宜設定される。たとえば、除電層１７の比抵抗値は、第１保護層１５よりも導電性が高い１０2 〜１０6 ｍΩ・ｃｍの範囲に設定される。
【００２７】
なお、除電層１７の比抵抗値が１０2 ｍΩ・ｃｍより小さいとリーク電流が多くなり、１０6 ｍΩ・ｃｍよりも大きいと帯電防止機能が低下する。
【００２８】
上記したサーマルヘッドはプリンターなどに組み込まれ、動作時、個別電極ボンディングパット１４ｂおよび共通電極部１４ｄ間に電圧が印加される。電圧の印加で、発熱部１３ａに電流が流れ、発熱部１３ａが発熱して記録媒体への印字が行われる。
【００２９】
ここで、上記したサーマルヘッドの製造方法の一例について説明する。
【００３０】
まず、支持基体１１上にグレーズ層１２を焼結して形成する。
【００３１】
次に、グレーズ層１２上に、スパッタリングなどの方法で発熱抵抗体層１３を０．１μｍ程度の厚さに成膜し、さらに発熱抵抗層１３上に、スパッタリングなどの方法で電極層１４を０．８μｍ程度の厚さに成膜する。
【００３２】
次に、フォトリソグラフィによるパタ−ニングを行い、電極配線パターン、たとえば個別電極リード部１４ａや個別電極ボンディングパット部１４ｂ、共通電極リード部１４ｃ、共通電極部１４ｄなどを形成し、また、発熱部１３ａを有する複数の発熱抵抗体を形成する。
【００３３】
次に、少なくとも発熱部１３ａを被覆するように、スパッタリングやＣＶＤなどの方法で、発熱部１３ａ上に第１保護層１５をたとえば４μｍ程度の厚さに成膜する。
【００３４】
次に、マスク治具を用いたスッパタリングにより、少なくとも発熱部１３ａの上方に位置する第１保護層１５部分を覆うように除電層１７を選択的に成膜する。
【００３５】
このとき、除電層１７の膜厚はたとえば０．０５〜１．０μｍの範囲とし、たとえば比抵抗値が４００ｍΩ・ｃｍになるようにする。その後、第１保護層１７に隣接する領域、たとえば個別電極リード部１４ａ上の一部に第２保護層を印刷法などで形成する。
【００３６】
上記した構成によれば、第１保護層１５上に、第１保護層１５よりも導電性の高い除電層１７が設けられている。そのため、第１保護層１５表面の帯電が防止され、第１保護層１５の静電破壊などが防止される。また、除電層１７が比抵抗値の高い材料で形成されている。したがって、第１保護層１５にピンホールが発生し、ピンホール部分で除電層と電極リード部が電気的に短絡しても、除電層へのリーク電流が抑えられる。その結果、ショート不良が防止され、工程歩留が改善する。また印画不良も解消できる。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施形態を説明するための図で、（ａ）は上面図、（ｂ）は断面図である。
【図２】従来例を説明するための図で、（ａ）は上面図、（ｂ）は断面図である。
【図３】従来例において、保護層にピンホールが発生した場合を説明するための断面図である。
【図４】従来例において、除電層にリーク電流が流れた場合も説明するための模式図である。
【符号の説明】
【００３８】
１１…支持基体
１２…グレーズ層
１３…発熱抵抗体層
１３ａ…発熱抵抗体層の発熱部分
１４…電極層
１５…第１保護層
１６…第２保護層
１７…除電層
【図１】
2005178003.tif 000003
【図２】
2005178003.tif 000004
【図３】
2005178003.tif 000005
【図４】
2005178003.tif 000006