(57)【要約】【課題】  従来、リセット期間における放電により背景発光が生じてコントラストの低下を来していた。【解決手段】  映像信号に従って維持放電を行う電極間である正スリットＬ１，Ｌ３においてリセット放電を行うと共に、該映像信号に関わらず維持放電を行わない電極間である逆スリットＬ２，Ｌ４においてもリセット放電を行うプラズマディスプレイ装置の駆動方法であって、前記正スリットのリセット放電および前記逆スリットのリセット放電Ｐｘｏ１，Ｐｘｅ１を無放電ではない異なる放電強度とし、リセット期間後の壁電荷状態を該正スリットと該逆スリットで異なるように構成する。【選択図】      図７
2005292451.tif 000002
【特許請求の範囲】
【請求項１】
映像信号に従って維持放電を行う電極間である正スリットにおいてリセット放電を行うと共に、該映像信号に関わらず維持放電を行わない電極間である逆スリットにおいてもリセット放電を行うプラズマディスプレイ装置の駆動方法であって、
前記正スリットのリセット放電および前記逆スリットのリセット放電を無放電ではない異なる放電強度とし、リセット期間後の壁電荷状態を該正スリットと該逆スリットで異なるようにしたことを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項２】
請求項１に記載のプラズマディスプレイ装置の駆動方法において、
前記プラズマディスプレイ装置は、１画面の表示フレームを複数のサブフレームで構成し、該複数のサブフレームのうち点灯を行うサブフレームを組み合わせることにより階調表示を行い、
前記各サブフレームは、前記正スリットおよび前記逆スリットにおけるリセット放電を行うリセット期間と、当該サブフレームで点灯するセルを書き込むアドレス期間と、該書き込んだセルを発光するサステイン期間とを備えることを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項３】
請求項２に記載のプラズマディスプレイ装置の駆動方法において、前記リセット期間は、壁電荷を蓄積する書き込みリセット期間および該蓄積された壁電荷を均一な状態に整える補償リセット期間を備えることを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項４】
請求項３に記載のプラズマディスプレイ装置の駆動方法において、前記書き込みリセット期間では、前記正スリットのリセット放電を前記逆スリットのリセット放電よりも強くすることを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項５】
請求項３に記載のプラズマディスプレイ装置の駆動方法において、前記補償リセット期間では、前記逆スリットのリセット放電を前記正スリットのリセット放電よりも強くすることを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項６】
請求項３に記載のプラズマディスプレイ装置の駆動方法において、前記書き込みリセット期間では、前記正スリットのリセット放電を前記逆スリットのリセット放電よりも強くすると共に、前記補償リセット期間では、前記逆スリットのリセット放電を前記正スリットのリセット放電よりも強くすることを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項７】
請求項４〜６のいずれか１項に記載のプラズマディスプレイ装置の駆動方法において、前記強いリセット放電は、弱いリセット放電よりも前記電極間の大きな電位差により発生することを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項８】
請求項４〜６のいずれか１項に記載のプラズマディスプレイ装置の駆動方法において、前記リセット放電を発生するために前記電極間に印加する電圧は、時間と共に短時間で変化する波形として該リセット放電に要する時間を短縮するようになっていることを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項９】
請求項１に記載のプラズマディスプレイ装置の駆動方法において、該プラズマディスプレイ装置は、ＡＬＩＳ方式のプラズマディスプレイ装置であることを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項１０】
複数のＸ電極と複数のＹ電極とが互いに平行に設けられ、一対の前記Ｘ電極と前記Ｙ電極とで表示ラインが構成され、該表示ラインに交差するように複数のアドレス電極が配置されたプラズマディスプレイパネルを有し、映像信号に従って維持放電を行う表示ラインの正スリットにおいてリセット放電を行うと共に、該映像信号に関わらず維持放電を行わない表示ラインの逆スリットにおいてもリセット放電を行うプラズマディスプレイ装置であって、
前記正スリットのリセット放電および前記逆スリットのリセット放電を無放電ではない異なる放電強度とし、リセット期間後の壁電荷状態を該正スリットと該逆スリットで異なるようにしたことを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイ装置およびその駆動方法に関し、特に、プラズマディスプレイパネル（ＰＤＰ：Plasma Display Panel）の背景発光を低減してコントラストの向上を可能とするプラズマディスプレイ装置およびその駆動方法に関する。
【０００２】
近年、平面型の画像表示装置として面放電を行う交流型プラズマディスプレイ装置が実用化され、パーソナルコンピュータやワークステーション等の画像表示装置、平面型の壁掛けテレビジョン、或いは、広告や情報等を表示するための装置として広く使用されて来ている。ところで、プラズマディスプレイ装置は、リセット期間における書き込みリセット放電および補償リセット放電により背景発光が生じてコントラストの低下を来している。そこで、背景発光を低減してコントラストの向上を行うことのできるプラズマディスプレイ装置およびその駆動方法の提供が要望されている。
【背景技術】
【０００３】
従来、平面型の画像表示装置として面放電を行うプラズマディスプレイ装置が実用化され、画面上の全画素を表示データに応じて同時に発光させるようになっている。面放電を行うプラズマディスプレイ装置は、前面ガラス基板の内面に一対の電極が形成され、内部に希ガスが封入された構造となっている。電極間に電圧を印加すると、電極面上に形成された誘電体層および保護層の表面で面放電が起こり、紫外線が発生する。背面ガラス基板の内面には、３原色である赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の蛍光体が塗布されており、紫外線によりこれらの蛍光体を励起発光させることによってカラー表示を行うようになっている。
【０００４】
図１はプラズマディスプレイパネルの一例を模式的に示す図であり、三電極面放電ＡＣ型プラズマディスプレイパネルを示すものである。
【０００５】
図１において、参照符号１０はプラズマディスプレイパネル（ＰＤＰ）、１１は前面側の基板、１２はＸ電極用の透明電極、１３はＸ電極用のバス電極、１４はＹ電極用の透明電極、１５はＹ電極用のバス電極、１６は背面側の基板、１７はアドレス電極、１８は隔壁（リブ）、そして、１９Ｒ，１９Ｇ，１９Ｂは蛍光体層を示している。なお、実際のＰＤＰ１０は、Ｘ電極およびＹ電極上に誘電体層並びに保護膜が設けられ、また、アドレス電極上に誘電体層が設けられている。さらに、Ｘ電極（１２，１３）およびＹ電極（１４，１５）が設けられた前面側の基板１１とアドレス電極１７が設けられた背面側の基板１６との間には、ネオンとキセノンの混合ガスなどの放電ガスが充填され、Ｘ電極およびＹ電極とアドレス電極との交差部の放電空間が１つの放電セルを構成することになる。
【０００６】
図２はプラズマディスプレイ装置における階調駆動シーケンスの一例を示す図である。
【０００７】
図２に示されるように、プラズマディスプレイ装置における階調駆動シーケンスは、１フレーム（フィールド）をそれぞれ所定の輝度の重みを有する複数のサブフレーム（サブフィールド）ＳＦ１〜ＳＦｎで構成し、各サブフレームの組み合わせにより所望の階調表示を行うようになっている。具体的に、複数のサブフレームとしては、例えば、２の巾乗の輝度重みを有する８つのサブフレームＳＦ１〜ＳＦ８（維持放電の回数の比が１：２：４：８：１６：３２：６４：１２８）により２５６階調の表示を行うようになっている。
【０００８】
図３は従来のプラズマディスプレイ装置の一例の全体構成を概略的に示すブロック図であり、例えば、前述した図１に示すようなＰＤＰ１０を使用したプラズマディスプレイ装置１００の一例を概略的に示すものである。
【０００９】
プラズマディスプレイ装置１００は、ＰＤＰ１０と、該ＰＤＰ１０の各表示セルＤＳを駆動するためのＸ駆動回路３２，Ｙ駆動回路３３，アドレス駆動回路３４およびスキャンドライバ３５と、これら各駆動回路３２〜３４を制御する制御回路３１とを備えている。制御回路３１には、ＴＶチューナやコンピュータ等の外部装置からＲ，Ｇ，Ｂの３色の輝度レベルを示す表示画像データＤｆ、および、各種の同期信号（クロック信号ＣＬＫ，水平同期信号Ｈsync，垂直同期信号Ｖsync）が入力される。そして、制御回路３１は、上記表示画像データＤｆおよび各種の同期信号からそれぞれの駆動回路３２〜３４に適した制御信号を出力して所定の画像表示を行うようになっている。
【００１０】
Ｘ駆動回路３２は、Ｘ電極（１２，１３）を制御するもので、Ｘポジ矩形波出力回路３２１，Ｘネガ矩形波出力回路３３２およびＸネガ鈍波出力回路３２３を備えている。また、Ｙ駆動回路３３は、スキャンドライバ３５を介してＹ電極（１４，１５）を制御するもので、Ｙポジ矩形波出力回路３３１，Ｙネガ矩形波出力回路３３２，Ｙネガ鈍波出力回路３３３およびＹポジ鈍波出力回路３３４を備えている。
【００１１】
ここで、Ｘポジ矩形波出力回路３２１は、＋Ｖｓ矩形波出力回路３２１１および＋Ｖｘ合成回路３２１２を備え、Ｘネガ矩形波出力回路３３２は、−Ｖｓ矩形波出力回路３２２１を備え、そして、Ｘネガ鈍波出力回路３２３は、−Ｖｓ鈍波出力回路３２３１を備えている。また、Ｙポジ矩形波出力回路３３１は、＋Ｖｓ矩形波出力回路３３１１を備え、Ｙネガ矩形波出力回路３３２は、−Ｖｓ矩形波出力回路３３２１を備え、Ｙネガ鈍波出力回路３３３は、−Ｖｓ矩形波出力回路３３３１を備え、そして、Ｙポジ鈍波出力回路３３４は、＋Ｖｓ矩形波出力回路３３４１および＋Ｖｗ合成回路３３４２を備えている。
【００１２】
上記の構成を有するＸ駆動回路３２およびＹ駆動回路３３により、所定の電圧レベルを有する駆動波形（後に、図５を参照して説明する駆動波形）を生成してＸ電極およびＹ電極を駆動するようになっている。
【００１３】
図４はプラズマディスプレイパネルの電極構造を概略的に示す図であり、公知のＡＬＩＳ（Alternate Lighting of Surfaces）方式のパネル電極構造を示すものである。本明細書では、主としてＡＬＩＳ方式のプラズマディスプレイ装置を説明するが、他の方式のプラズマディスプレイ装置でも同様である。
【００１４】
図４に示されるように、ＰＤＰ１０は、平行配置されたＸ電極（１２，１３）Ｘ１，Ｘ２，…，ＸｉとＹ電極（１４，１５）Ｙ１，Ｙ２，…，Ｙｉと、それに垂直配置されたアドレス電極（１７）Ａ１，Ａ２，…，Ａｊとを備え、表示セルＤＳは、例えば、Ｘ電極（Ｘ１）およびＹ電極（Ｙ１）とアドレス電極（Ａ２）との各交点に形成される。ここで、ＰＤＰ１０における第１のラインＬ１はＸ電極Ｘ１とＹ電極Ｙ１との間に形成され、第２のラインＬ２はＹ電極Ｙ１とＸ電極Ｘ２との間に形成され、同様にして、第２ｉのラインＬ２ｉはＸ電極ＸｉとＹ電極Ｙｉとの間に形成される。なお、ＡＬＩＳ方式のプラズマディスプレイ装置において、例えば、維持放電を行う奇数ラインＬ１，Ｌ３，Ｌ５，…を正スリットと称し、また、維持放電を行わない偶数ラインＬ２，Ｌ４，Ｌ６，…を逆スリットと称する。正スリットおよび逆スリットは電極構造が同一であって１フレーム毎に入れ代わる関係になっており、リセット期間ＴＲでは、正スリットと逆スリットの両方に対してリセット放電を行うようになっている。
【００１５】
図５は従来のプラズマディスプレイ装置の駆動方法を説明するための図である。
【００１６】
図５に示されるように、任意のフレームｍは、複数のサブフレームＳＦ１〜ＳＦｎで構成され、各サブフレーム（例えば、ＳＦ１）は、リセット期間ＴＲ，アドレス期間ＴＡおよびサステイン期間ＴＳで構成される。そして、外部から垂直同期信号（Ｖsync）情報によりＰＤＰ１０の駆動が開始され、まず、前フレームの表示状態によって各表示セルＤＳはそれぞれ異なる量の壁電荷を保持しているので、これを全ての表示セルを均一な状態にするために、リセット期間ＴＲにおいてリセット放電を行う。
【００１７】
リセット期間ＴＲは、書き込みリセット波形（書き込みリセット期間）ＴＷＲおよび補償リセット波形（補償リセット期間）ＴＣＲで構成される。書き込みリセット波形ＴＷＲは、全ての表示セルＤＳ（正スリットと逆スリットの両方）に対して多量の壁電荷を生成するための波形であり、また、補償リセット波形ＴＣＲは、表示データに応じてアドレス放電を行い得る電荷量に整えるために、書き込みされた多量の壁電荷から不必要な電荷を取り除いて全ての表示セルＤＳ（正スリットと逆スリットの両方）を均一な壁電荷状態にするための波形である。
【００１８】
リセット期間ＴＲの次はアドレス期間ＴＡであり、このアドレス期間ＴＡにおいて、表示画像データＤｆに基づいて点灯するセルのみでアドレス放電を行い、維持放電を行えるだけの壁電荷を蓄積する期間である。さらに、サステイン期間ＴＳは、全ての表示セルＤＳに対して同時に維持放電波形を印加することで、先のアドレス放電を行って電荷を多く保持したセルのみ放電を行う期間であり、ユーザは、この維持放電の発光により画像を輝度として認識する。
【００１９】
以上が１サブフレームＳＦ（例えば、ＳＦ１）の駆動シーケンスであり、多階調化を行うには１フレームを維持放電回数が異なる複数のサブフレーム（ＳＦ１〜ＳＦｎ）で構成する必要がある。
【００２０】
以上でフレームｍが完成するが、ＡＬＩＳ方式においては、その次のフレームｍ＋１の波形がその前のフレームｍと一部異なり、図５に示されるように、Ｘ１電極とＸ２電極の印加波形が交換される。すなわち、フレームｍでは奇数番目のラインＬ１，Ｌ３，Ｌ５，…で維持発光が行われ、次のフレームｍ＋１では、偶数番目のラインＬ２，Ｌ４，Ｌ６，…で維持発光が行われる。なお、ＡＬＩＳ方式は、駆動回路の規模およびアドレス放電の時間が通常のプラズマディスプレイ装置の約半分になるという大きなメリットがある。
【００２１】
ところで、従来、リセット期間において非表示行についても全面書き込み放電および全面自己消去放電による発光が生じていたが、この無効発光を低減して黒表示の品質を向上させるために、例えば、奇数フィールドの第２サブフィールド以降でのリセット期間において、奇数Ｘ電極と隣り合う偶数Ｙ電極にキャンセルパルスを供給するようにしたプラズマディスプレイ装置が提案されている（例えば、特許文献１参照）。
【００２２】
また、従来、リセット放電によるコントラストの低下を抑制してリセット放電および消去放電を確実に実施し、安定なアドレス放電を実現するために、リセット期間において、時間の経過に伴って印加電圧値が変化する第１のパルスを印加し、第１および第２の電極間で第１の放電を発生させ、次いで、時間の経過に伴って印加電圧値が変化する第２のパルスを印加し、第１および第２の電極間で消去放電としての第２の放電を発生させるようにしたものが提案されている（例えば、特許文献２参照）。
【００２３】
さらに、従来、アドレス電極の伸長方向に隣接する２つの放電セルで表示電極を共有するガス放電パネルのプログレッシブ駆動を可能にするものとして、アドレス電極を共有して隣接する２つの放電セルが異なるタイミングでアドレスされると共に、同じタイミングで維持放電を発生するようにしたガス放電表示装置が提案されている（例えば、特許文献３参照）。
【００２４】
【特許文献１】特開平９−１６０５２５号公報（段落００１８，００７０〜００７４、図５，図１６，図１７）
【特許文献２】特開２０００−７５８３５号公報（全体）
【特許文献３】特開２００１−１５０３４号公報（図８）
【発明の開示】
【発明が解決しようとする課題】
【００２５】
上述したように、従来、例えば、ＡＣ型プラズマディスプレイ装置では、サステイン期間の終了後において、点灯セルと非点灯セルでは蓄積された壁電荷の量や状態が異なるため、次のサブフレームでのアドレス放電が不安定になって十分な動作マージンを確保するのが難しくなっていた。そこで、ＡＣ型プラズマディスプレイ装置では、図５を参照して説明したように、各サブフレームのリセット期間ＴＲを、全ての放電セルＤＳに書き込み放電（全セル書き込み放電）を発生させる書き込みリセット期間（書き込みリセット波形ＴＷＲ）、および、書き込みされた多量の壁電荷から不必要な電荷を取り除いて均一な壁電荷状態にする補償リセット期間（補償リセット波形ＴＣＲ）で構成している。
【００２６】
しかしながら、上記書き込みリセット期間（ＴＷＲ）における全セル書き込み放電は全ての放電セルで行われ、非点灯セルも点灯することになるため背景輝度が高くなり、コントラスト比を著しく低下させるという課題がある。すなわち、プラズマディスプレイ装置は、リセット期間で全セル書き込み放電を行わなければならず、黒表示においても若干の背景発光が生じてコントラスト低下が表示特性上の大きな課題となっている。
【００２７】
ここで、背景輝度低減にはその印加電圧を小さくして発光強度を小さくすればよいが、印加電圧の削減はリセット不良による表示不具合（例えば、点灯セルが誤って点灯しなかったり、或いは、消灯セルが誤って点灯する等）の発生とのトレードオフ関係にある。
【００２８】
本発明は、背景発光を低減してコントラストの向上を行うことのできるプラズマディスプレイ装置およびその駆動方法の提供を目的とする。
【課題を解決するための手段】
【００２９】
本発明の第１の形態によれば、映像信号に従って維持放電を行う電極間である正スリットにおいてリセット放電を行うと共に、該映像信号に関わらず維持放電を行わない電極間である逆スリットにおいてもリセット放電を行うプラズマディスプレイ装置の駆動方法であって、前記正スリットのリセット放電および前記逆スリットのリセット放電を無放電ではない異なる放電強度とし、リセット期間後の壁電荷状態を該正スリットと該逆スリットで異なるようにしたことを特徴とするプラズマディスプレイ装置の駆動方法が提供される。
【００３０】
本発明の第２の形態によれば、複数のＸ電極と複数のＹ電極とが互いに平行に設けられ、一対の前記Ｘ電極と前記Ｙ電極とで表示ラインが構成され、該表示ラインに交差するように複数のアドレス電極が配置されたプラズマディスプレイパネルを有し、映像信号に従って維持放電を行う表示ラインの正スリットにおいてリセット放電を行うと共に、該映像信号に関わらず維持放電を行わない表示ラインの逆スリットにおいてもリセット放電を行うプラズマディスプレイ装置であって、前記正スリットのリセット放電および前記逆スリットのリセット放電を無放電ではない異なる放電強度とし、リセット期間後の壁電荷状態を該正スリットと該逆スリットで異なるようにしたことを特徴とするプラズマディスプレイ装置が提供される。
【発明の効果】
【００３１】
本発明によれば、背景発光を低減してコントラストの向上を行うことのできるプラズマディスプレイ装置およびその駆動方法を提供することができる。
【発明を実施するための最良の形態】
【００３２】
ＡＬＩＳ方式のプラズマディスプレイ装置のリセット放電は、維持放電を行う正スリットと共に、維持放電を行わない逆スリットにおいても行うようになっている。これは、前述したように、正スリットと逆スリットが１フレーム毎に入れ代わる関係から正スリットと逆スリットの電極構造が同一であることに起因している。
【００３３】
ここで、注目すべき点は、正スリットでは表示データに応じて点灯と消灯を選択的に行うが、逆スリットは常に消灯ということである。つまり、それぞれのスリットに対して必要最小限のリセット放電を行えば、先に述べたリセット不良による表示不具合を起こすこと無く、従来の両スリット同一のリセットに比べて背景発光を小さくすることが可能である。
【００３４】
本発明は、正スリットのリセット放電および逆スリットのリセット放電を無放電ではない異なる放電強度とし、リセット期間後の壁電荷状態を正スリットと逆スリットで異なるようにする。
【００３５】
以下、添付図面を参照して本発明に係るプラズマディスプレイ装置およびその駆動方法の実施例を詳述する。
【実施例】
【００３６】
図６は本発明に係るプラズマディスプレイ装置の一例の全体構成を概略的に示すブロック図である。なお、ＰＤＰ１０の構造は、図１を参照して説明したのと同様のものである。
【００３７】
プラズマディスプレイ装置１００は、ＰＤＰ１０と、該ＰＤＰ１０の各表示セルＤＳを駆動するためのＸ駆動回路３２，Ｙ駆動回路３３，アドレス駆動回路３４およびスキャンドライバ３５と、これら各駆動回路３２〜３４を制御する制御回路３１とを備えている。制御回路３１には、ＴＶチューナやコンピュータ等の外部装置からＲ，Ｇ，Ｂの３色の輝度レベルを示す表示画像データＤｆ、および、各種の同期信号（クロック信号ＣＬＫ，水平同期信号Ｈsync，垂直同期信号Ｖsync）が入力される。そして、制御回路３１は、上記表示画像データＤｆおよび各種の同期信号からそれぞれの駆動回路３２〜３４に適した制御信号を出力して所定の画像表示を行うようになっている。
【００３８】
Ｘ駆動回路３２は、Ｘ電極（１２，１３）を制御するもので、Ｘポジ矩形波出力回路３２１，Ｘネガ矩形波出力回路３３２およびＸネガ鈍波出力回路３２３を備えている。また、Ｙ駆動回路３３は、スキャンドライバ３５を介してＹ電極（１４，１５）を制御するもので、Ｙポジ矩形波出力回路３３１，Ｙネガ矩形波出力回路３３２，Ｙネガ鈍波出力回路３３３およびＹポジ鈍波出力回路３３４を備えている。以上の構成は、基本的に図３を参照して説明した従来のプラズマディスプレイ装置と同様である。
【００３９】
Ｘポジ矩形波出力回路３２１は、＋Ｖｓ矩形波出力回路３２１１、＋Ｖｘ合成回路３２１２および−Ｖα１合成回路３２１３を備え、Ｘネガ矩形波出力回路３３２は、−Ｖｓ矩形波出力回路３２２１および＋Ｖα２合成回路３２２２を備え、そして、Ｘネガ鈍波出力回路３２３は、−Ｖｓ鈍波出力回路３２３１を備えている。また、Ｙポジ矩形波出力回路３３１は、＋Ｖｓ矩形波出力回路３３１１を備え、Ｙネガ矩形波出力回路３３２は、−Ｖｓ矩形波出力回路３３２１を備え、Ｙネガ鈍波出力回路３３３は、−Ｖｓ矩形波出力回路３３３１および＋Ｖα３合成回路３３３２を備え、そして、Ｙポジ鈍波出力回路３３４は、＋Ｖｓ矩形波出力回路３３４１、＋Ｖｗ合成回路３３４２および−Ｖα４合成回路３３４３を備えている。ここで、Ｘ駆動回路３２およびＹ駆動回路３３は、上述した全ての波出力回路を備える必要はなく、後述する図７〜図１１の各実施例に対応した駆動波形で使用する電圧レベルを出力する回路を備えるだけでよい。
【００４０】
本発明に係るプラズマディスプレイ装置は、上述した構成を有するＸ駆動回路３２およびＹ駆動回路３３により、所定の電圧レベルを有する駆動波形（以下、図７〜図１１を参照して説明する駆動波形）を生成してＸ電極およびＹ電極を駆動するようになっている。
【００４１】
図７は本発明に係るプラズマディスプレイ装置の駆動方法の第１および第２実施例を説明するための図であり、前述した図５に示す従来技術の書き込みリセット波形（ＴＷＲ）と、Ｙ電極（Ｙ１，Ｙ２，Ｙ３，…）に与える波形を変化させずにＸ電極（Ｘ１，Ｘ３，Ｘ５，…；Ｘ２，Ｘ４，Ｘ６，…）に与える波形を変化させるＹ電極中心放電型の第１実施例およびＸ電極（Ｘ１，Ｘ２，Ｘ３，…）に与える波形を変化させずにＹ電極（Ｙ１，Ｙ３，Ｙ５，…；Ｙ２，Ｙ４，Ｙ６，…）に与える波形を変化させるＸ電極中心放電型の第２実施例とを比較して示すものである。ここで、例えば、電圧Ｖｗは１９０Ｖ、Ｖｓは８０Ｖ、そして、Ｖα２およびＶα４は３０Ｖとする。なお、書き込みリセット放電に関して、逆スリットは常時消灯であることから強い放電を必要としない。
【００４２】
図７の左側の波形（従来技術）および中央の波形（第１実施例）の比較から明らかなように、本第１実施例のプラズマディスプレイ装置の駆動方法は、リセット期間ＴＲの書き込みリセット期間ＴＷＲにおいて、Ｙ電極（Ｙ１，Ｙ２，Ｙ３，…）に与える駆動波形を図５に示す従来技術と同じものとし、奇数のＸ電極Ｘ１，Ｘ３，Ｘ５，…に与える駆動波形を書き込みリセット期間ＴＷＲの後半部分（Ｐｘｏ１）で−Ｖｓ（例えば、−８０Ｖ）から−Ｖｓ＋Ｖα２（例えば、−８０＋３０＝−５０Ｖ）とすると共に、偶数のＸ電極Ｘ２，Ｘ４，Ｘ６，…に与える駆動波形を書き込みリセット期間ＴＷＲの前半部分（Ｐｘｅ１）で−Ｖｓ（例えば、−８０Ｖ）から−Ｖｓ＋＋Ｖα２（例えば、−８０＋３０＝−５０Ｖ）とする。
【００４３】
図７の左側の波形（従来技術）および右側の波形（第２実施例）の比較から明らかなように、本第２実施例のプラズマディスプレイ装置の駆動方法は、リセット期間ＴＲの書き込みリセット期間ＴＷＲにおいて、Ｘ電極（Ｘ１，Ｘ２，Ｘ３，…）に与える駆動波形を図５に示す従来技術と同じものとし、奇数のＹ電極Ｙ１，Ｙ３，Ｙ５，…に与える駆動波形を書き込みリセット期間ＴＷＲの前半部分（Ｐｙｏ２）でＶｓ＋Ｖｗ（例えば、８０＋１９０＝２７０Ｖ）からＶｓ＋Ｖｗ−Ｖα４（例えば、８０＋１９０−３０＝２４０Ｖ）とすると共に、偶数のＹ電極Ｙ２，Ｙ４，Ｙ６，…に与える駆動波形を書き込みリセット期間ＴＷＲの後半部分（Ｐｙｅ２）でＶｓ＋Ｖｗ（例えば、８０＋１９０＝２７０Ｖ）からＶｓ＋Ｖｗ−Ｖα４（例えば、８０＋１９０−３０＝２４０Ｖ）とする。
【００４４】
以上のように、リセット期間ＴＲの書き込みリセット期間ＴＷＲにおいて、従来技術では全セル同時に強い書き込みリセット放電を行っていたのに対して、本発明の第１および第２実施例では、書き込みリセット放電を２回に分割し、且つ、逆スリット側は弱い放電になるように構成している。すなわち、リセット期間ＴＲの書き込みリセット期間ＴＷＲにおいて、正スリット（表示ラインＬ１，Ｌ３，Ｌ５，…）では強い放電（強い書き込みリセット放電：例えば、電位差１９０＋８０＋８０＝３５０Ｖ）を発生させると共に、逆スリット（表示ラインＬ２，Ｌ４，Ｌ６，…）では弱い放電（弱い書き込みリセット放電：例えば、電位差１９０＋８０＋５０＝３２０Ｖ）を発生させ、これにより背景発光を低減してコントラストの向上を行うことができる。
【００４５】
なお、以上の説明において、電圧Ｖα２およびＶα４の値は３０Ｖとしたが、これら電圧Ｖα２，Ｖα４は、背景輝度を低減するためには大きい方が好ましいが、あまり大きいと消灯セルの誤放電等の副作用があり、実用上は、例えば、１０Ｖ〜５０Ｖ程度に設定される。また、以上の説明において、各駆動電圧の値は、様々に変化させることができるのはいうまでもない。
【００４６】
図８は本発明に係るプラズマディスプレイ装置の駆動方法の第３および第４実施例を説明するための図であり、前述した図５に示す従来技術の補償リセット波形（ＴＣＲ）と、Ｙ電極（Ｙ１，Ｙ２，Ｙ３，…）に与える波形を変化させずにＸ電極（Ｘ１，Ｘ３，Ｘ５，…；Ｘ２，Ｘ４，Ｘ６，…）に与える波形を変化させるＹ電極中心放電型の第３実施例およびＸ電極（Ｘ１，Ｘ２，Ｘ３，…）に与える波形を変化させずにＹ電極（Ｙ１，Ｙ３，Ｙ５，…；Ｙ２，Ｙ４，Ｙ６，…）に与える波形を変化させるＸ電極中心放電型の第４実施例とを比較して示すものである。ここで、例えば、電圧Ｖｘは１３０Ｖ、そして、Ｖα１およびＶα３は３０Ｖとする。なお、補償リセット放電に関しては、正スリットは選択的に点灯することから、必要以上に書き込みリセット期間ＴＷＲで蓄えた壁電荷を削減したくないため比較的に弱い放電が望まれる。
【００４７】
図８の左側の波形（従来技術）および中央の波形（第３実施例）の比較から明らかなように、本第３実施例のプラズマディスプレイ装置の駆動方法は、リセット期間ＴＲの補償リセット期間ＴＣＲにおいて、Ｙ電極（Ｙ１，Ｙ２，Ｙ３，…）に与える駆動波形を図５に示す従来技術と同じものとし、奇数のＸ電極Ｘ１，Ｘ３，Ｘ５，…に与える駆動波形を補償リセット期間ＴＣＲの前半部分（Ｐｘｏ３）でＶｓ＋Ｖｘ（例えば、８０＋１３０＝２１０Ｖ）からＶｓ＋Ｖｘ−Ｖα１（例えば、８０＋１３０−３０＝１８０Ｖ）とすると共に、偶数のＸ電極Ｘ２，Ｘ４，Ｘ６，…に与える駆動波形を補償リセット期間ＴＣＲの後半部分（Ｐｘｅ３）でＶｓ＋Ｖｘ（例えば、８０＋１３０＝２１０Ｖ）からＶｓ＋Ｖｘ−Ｖα１（例えば、８０＋１３０−３０＝１８０Ｖ）とする。
【００４８】
図８の左側の波形（従来技術）および右側の波形（第４実施例）の比較から明らかなように、本第４実施例のプラズマディスプレイ装置の駆動方法は、リセット期間ＴＲの補償リセット期間ＴＣＲにおいて、Ｘ電極（Ｘ１，Ｘ２，Ｘ３，…）に与える駆動波形を図５に示す従来技術と同じものとし、奇数のＹ電極Ｙ１，Ｙ３，Ｙ５，…に与える駆動波形を補償リセット期間ＴＣＲの前半部分（Ｐｙｏ４）で−Ｖｓ（例えば、８０Ｖ）から−Ｖｓ＋Ｖα３（例えば、−８０＋３０＝−５０Ｖ）とすると共に、偶数のＹ電極Ｙ２，Ｙ４，Ｙ６，…に与える駆動波形を補償リセット期間ＴＣＲの後半部分（Ｐｙｅ４）で−Ｖｓ（例えば、８０Ｖ）から−Ｖｓ＋Ｖα３（例えば、−８０＋３０＝−５０Ｖ）とする。
【００４９】
以上のように、リセット期間ＴＲの補償リセット期間ＴＣＲにおいて、従来技術では全セル同時に強い補償リセット放電を行っていたのに対して、本発明の第３および第４実施例では、補償リセット放電を２回に分割し、且つ、正スリット側は弱い放電になるように構成している。すなわち、リセット期間ＴＲの補償リセット期間ＴＣＲにおいて、逆スリット（表示ラインＬ２，Ｌ４，Ｌ６，…）では強い放電（強い補償リセット放電：例えば、電位差８０＋１９０＋８０＝３５０Ｖ）を発生させると共に、正スリット（表示ラインＬ１，Ｌ３，Ｌ５，…）では弱い放電（弱い補償リセット放電：例えば、電位差８０＋１９０＋５０＝３２０Ｖ）を発生させ、これにより背景発光を低減してコントラストの向上を行うことができる。
【００５０】
なお、以上の説明において、電圧Ｖα１およびＶα３の値は３０Ｖとしたが、これら電圧Ｖα１，Ｖα３は、背景輝度を低減するためには大きい方が好ましいが、あまり大きいと消灯セルの誤放電等の副作用があり、実用上は、例えば、１０Ｖ〜５０Ｖ程度に設定される。また、以上の説明において、各駆動電圧の値は、様々に変化させることができるのはいうまでもない。
【００５１】
図９は本発明に係るプラズマディスプレイ装置の駆動方法の第５実施例を説明するための図であり、書き込みリセット期間ＴＲＷにおいて図７を参照して説明した第１実施例を適用すると共に、補償リセット期間ＴＣＲにおいて図８を参照して説明した第３実施例を適用したものに相当する。なお、本第５実施例において、リセット期間ＴＲの書き込みリセット期間ＴＲＷおよび補償リセット期間ＴＣＲにおいて、Ｙ電極（Ｙ１，Ｙ２，Ｙ３，…）に与える駆動波形は図５に示す従来技術と同じものとされている。
【００５２】
ここで、リセット期間ＴＲの書き込みリセット期間ＴＲＷおよび補償リセット期間ＴＣＲにおいて、Ｘ電極（Ｘ１，Ｘ２，Ｘ３，…）に与える駆動波形を図５に示す従来技術と同じものとし、書き込みリセット期間ＴＲＷにおいて図７を参照して説明した第２実施例を適用すると共に、補償リセット期間ＴＣＲにおいて図８を参照して説明した第４実施例を適用することもできるのはいうまでもない。
【００５３】
図１０は本発明に係るプラズマディスプレイ装置の駆動方法の第１実施例における変形例を説明するための図である。
【００５４】
図１０の左側の波形（図７に示す第１実施例：標準型）および右側の波形（第１実施例の変形例：時短型）の比較から明らかなように、本第１実施例の変形例（時短型）は、リセット期間ＴＲの書き込みリセット期間ＴＷＲにおいて、偶数のＸ電極Ｘ２，Ｘ４，Ｘ６，…に与える前半部分の波形を矩形形状（Ｐｘｅ１）から時間と共に短時間で変化する形状（Ｐｘｅ１’）とし、且つ、奇数のＸ電極（Ｘ１，Ｘ３，Ｘ５，…）に与える後半部分の波形を矩形形状（Ｐｘｏ１）から時間と共に短時間で変化する形状（Ｐｘｏ１’）として書き込みリセット期間ＴＷＲの時間を短縮するようになっている。
【００５５】
図１１は本発明に係るプラズマディスプレイ装置の駆動方法の第３実施例における変形例を説明するための図である。
【００５６】
図１１の左側の波形（図８に示す第３実施例：標準型）および右側の波形（第３実施例の変形例：時短型）の比較から明らかなように、本第３実施例の変形例（時短型）は、リセット期間ＴＲの補償リセット期間ＴＣＲにおいて、奇数のＸ電極（Ｘ１，Ｘ３，Ｘ５，…）に与える前半部分の波形を矩形形状（Ｐｘｏ３）から時間と共に短時間で変化する形状（Ｐｘｏ３’）とし、且つ、偶数のＸ電極Ｘ２，Ｘ４，Ｘ６，…に与える後半部分の波形を矩形形状（Ｐｘｅ３）から時間と共に短時間で変化する形状（Ｐｘｅ３’）として補償リセット期間ＴＣＲに要する時間を短縮するようになっている。
【００５７】
以上のように、図１０および図１１に示す第１実施例および第３実施例の変形例では、本発明の第１実施例および第３実施例では書き込みリセット放電および補償リセット放電を２回に分けて制御することによる駆動時間の増加を低減するようになっている。
【００５８】
（付記１）  映像信号に従って維持放電を行う電極間である正スリットにおいてリセット放電を行うと共に、該映像信号に関わらず維持放電を行わない電極間である逆スリットにおいてもリセット放電を行うプラズマディスプレイ装置の駆動方法であって、
前記正スリットのリセット放電および前記逆スリットのリセット放電を無放電ではない異なる放電強度とし、リセット期間後の壁電荷状態を該正スリットと該逆スリットで異なるようにしたことを特徴とするプラズマディスプレイ装置の駆動方法。
【００５９】
（付記２）  付記１に記載のプラズマディスプレイ装置の駆動方法において、
前記プラズマディスプレイ装置は、１画面の表示フレームを複数のサブフレームで構成し、該複数のサブフレームのうち点灯を行うサブフレームを組み合わせることにより階調表示を行い、
前記各サブフレームは、前記正スリットおよび前記逆スリットにおけるリセット放電を行うリセット期間と、当該サブフレームで点灯するセルを書き込むアドレス期間と、該書き込んだセルを発光するサステイン期間とを備えることを特徴とするプラズマディスプレイ装置の駆動方法。
【００６０】
（付記３）  付記２に記載のプラズマディスプレイ装置の駆動方法において、前記リセット期間は、壁電荷を蓄積する書き込みリセット期間および該蓄積された壁電荷を均一な状態に整える補償リセット期間を備えることを特徴とするプラズマディスプレイ装置の駆動方法。
【００６１】
（付記４）  付記３に記載のプラズマディスプレイ装置の駆動方法において、前記書き込みリセット期間では、前記正スリットのリセット放電を前記逆スリットのリセット放電よりも強くすることを特徴とするプラズマディスプレイ装置の駆動方法。
【００６２】
（付記５）  付記３に記載のプラズマディスプレイ装置の駆動方法において、前記補償リセット期間では、前記逆スリットのリセット放電を前記正スリットのリセット放電よりも強くすることを特徴とするプラズマディスプレイ装置の駆動方法。
【００６３】
（付記６）  付記３に記載のプラズマディスプレイ装置の駆動方法において、前記書き込みリセット期間では、前記正スリットのリセット放電を前記逆スリットのリセット放電よりも強くすると共に、前記補償リセット期間では、前記逆スリットのリセット放電を前記正スリットのリセット放電よりも強くすることを特徴とするプラズマディスプレイ装置の駆動方法。
【００６４】
（付記７）  付記４〜６のいずれか１項に記載のプラズマディスプレイ装置の駆動方法において、前記強いリセット放電は、弱いリセット放電よりも前記電極間の大きな電位差により発生することを特徴とするプラズマディスプレイ装置の駆動方法。
【００６５】
（付記８）  付記４〜６のいずれか１項に記載のプラズマディスプレイ装置の駆動方法において、前記リセット放電を発生するために前記電極間に印加する電圧は、時間と共に短時間で変化する波形として該リセット放電に要する時間を短縮するようになっていることを特徴とするプラズマディスプレイ装置の駆動方法。
【００６６】
（付記９）  付記１に記載のプラズマディスプレイ装置の駆動方法において、該プラズマディスプレイ装置は、ＡＬＩＳ方式のプラズマディスプレイ装置であることを特徴とするプラズマディスプレイ装置の駆動方法。
【００６７】
（付記１０）  複数のＸ電極と複数のＹ電極とが互いに平行に設けられ、一対の前記Ｘ電極と前記Ｙ電極とで表示ラインが構成され、該表示ラインに交差するように複数のアドレス電極が配置されたプラズマディスプレイパネルを有し、映像信号に従って維持放電を行う表示ラインの正スリットにおいてリセット放電を行うと共に、該映像信号に関わらず維持放電を行わない表示ラインの逆スリットにおいてもリセット放電を行うプラズマディスプレイ装置であって、
前記正スリットのリセット放電および前記逆スリットのリセット放電を無放電ではない異なる放電強度とし、リセット期間後の壁電荷状態を該正スリットと該逆スリットで異なるようにしたことを特徴とするプラズマディスプレイ装置。
【００６８】
（付記１１）  付記１０に記載のプラズマディスプレイ装置において、
前記プラズマディスプレイ装置は、１画面の表示フレームを複数のサブフレームで構成し、該複数のサブフレームのうち点灯を行うサブフレームを組み合わせることにより階調表示を行い、
前記各サブフレームは、前記正スリットおよび前記逆スリットにおけるリセット放電を行うリセット期間と、当該サブフレームで点灯するセルを書き込むアドレス期間と、該書き込んだセルを発光するサステイン期間とを備えることを特徴とするプラズマディスプレイ装置。
【００６９】
（付記１２）  付記１１に記載のプラズマディスプレイ装置において、前記リセット期間は、壁電荷を蓄積する書き込みリセット期間および該蓄積された壁電荷を均一な状態に整える補償リセット期間を備えることを特徴とするプラズマディスプレイ装置。
【００７０】
（付記１３）  付記１２に記載のプラズマディスプレイ装置において、前記書き込みリセット期間では、前記正スリットのリセット放電を前記逆スリットのリセット放電よりも強くすることを特徴とするプラズマディスプレイ装置。
【００７１】
（付記１４）  付記１２に記載のプラズマディスプレイ装置において、前記補償リセット期間では、前記逆スリットのリセット放電を前記正スリットのリセット放電よりも強くすることを特徴とするプラズマディスプレイ装置。
【００７２】
（付記１５）  付記１２に記載のプラズマディスプレイ装置において、前記書き込みリセット期間では、前記正スリットのリセット放電を前記逆スリットのリセット放電よりも強くすると共に、前記補償リセット期間では、前記逆スリットのリセット放電を前記正スリットのリセット放電よりも強くすることを特徴とするプラズマディスプレイ装置。
【００７３】
（付記１６）  付記１３〜１５のいずれか１項に記載のプラズマディスプレイ装置において、前記強いリセット放電は、弱いリセット放電よりも前記電極間の大きな電位差により発生することを特徴とするプラズマディスプレイ装置。
【００７４】
（付記１７）  付記１３〜１５のいずれか１項に記載のプラズマディスプレイ装置において、前記リセット放電を発生するために前記電極間に印加する電圧は、時間と共に短時間で変化する波形として該リセット放電に要する時間を短縮するようになっていることを特徴とするプラズマディスプレイ装置。
【００７５】
（付記１８）  付記１０に記載のプラズマディスプレイ装置において、該プラズマディスプレイ装置は、ＡＬＩＳ方式のプラズマディスプレイ装置であることを特徴とするプラズマディスプレイ装置。
【００７６】
以上において、例えば、図６に示すプラズマディスプレイ装置は本発明が適用される単なる一例であり、本発明は様々なプラズマディスプレイ装置に対して幅広く適用することができる。
【産業上の利用可能性】
【００７７】
本発明は、プラズマディスプレイ装置に幅広く適用することができ、例えば、パーソナルコンピュータやワークステーション等のディスプレイ装置、平面型の壁掛けテレビジョン、或いは、広告や情報等を表示するための装置として利用されるプラズマディスプレイ装置に対して適用することができる。
【図面の簡単な説明】
【００７８】
【図１】プラズマディスプレイパネルの一例を模式的に示す図である。
【図２】プラズマディスプレイ装置における階調駆動シーケンスの一例を示す図である。
【図３】従来のプラズマディスプレイ装置の一例の全体構成を概略的に示すブロック図である。
【図４】プラズマディスプレイパネルの電極構造を概略的に示す図である。
【図５】従来のプラズマディスプレイ装置の駆動方法を説明するための図である。
【図６】本発明に係るプラズマディスプレイ装置の一例の全体構成を概略的に示すブロック図である。
【図７】本発明に係るプラズマディスプレイ装置の駆動方法の第１および第２実施例を説明するための図である。
【図８】本発明に係るプラズマディスプレイ装置の駆動方法の第３および第４実施例を説明するための図である。
【図９】本発明に係るプラズマディスプレイ装置の駆動方法の第５実施例を説明するための図である。
【図１０】本発明に係るプラズマディスプレイ装置の駆動方法の第１実施例における変形例を説明するための図である。
【図１１】本発明に係るプラズマディスプレイ装置の駆動方法の第３実施例における変形例を説明するための図である。
【符号の説明】
【００７９】
１０…ＰＤＰ（プラズマディスプレイパネル）
１１…前面側の基板
１２…Ｘ電極用の透明電極
１３…Ｘ電極用のバス電極
１４…Ｙ電極用の透明電極
１５…Ｙ電極用のバス電極
１６…背面側の基板
１７…アドレス電極
１８…隔壁（リブ）
１９Ｒ，１９Ｇ，１９Ｂ…蛍光体層
３１…制御回路
３２…Ｘ駆動回路
３３…Ｙ駆動回路
３４…アドレス駆動回路
３５…スキャンドライバ
１００…プラズマディスプレイ装置
３２１…Ｘポジ矩形波出力回路
３２２…Ｘネガ矩形波出力回路
３２３…Ｘネガ鈍波出力回路
３３１…Ｙポジ矩形波出力回路
３３２…Ｙネガ矩形波出力回路
３３３…Ｙネガ鈍波出力回路
３３４…Ｙポジ鈍波出力回路
【図１】
2005292451.tif 000003
【図２】
2005292451.tif 000004
【図３】
2005292451.tif 000005
【図４】
2005292451.tif 000006
【図５】
2005292451.tif 000007
【図６】
2005292451.tif 000008
【図７】
2005292451.tif 000009
【図８】
2005292451.tif 000010
【図９】
2005292451.tif 000011
【図１０】
2005292451.tif 000012
【図１１】
2005292451.tif 000013