(57)【要約】    【課題】立ち上がり電圧を自由に設計でき、かつ静電耐圧に優れた静電保護素子を提供するとともに、この静電保護素子とＨＥＭＴなどの能動素子とを同一基板上に設けた半導体装置を提供する。    【解決手段】半導体基板上に導電型不純物を含有する能動層を形成し、この能動層に第１電極と第２電極とをショットキー接続した静電保護素子であって、前記第１電極と前記第２電極との間の能動層に、部分的に低抵抗領域を形成する。前記低抵抗領域は、前記導電型不純物を高濃度にドーピングして形成する。また、前記能動層上に、予めこの能動層と同型の導電型不純物を含む金属膜を接合し、その後、熱処理して部分的に低抵抗領域を形成する。そして、この静電保護素子と導電型不純物含有層を能動層とする高電子移動度トランジスタとを同一基板上に設ける。【選択図】      図１
2005197494.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に導電型不純物を含有する能動層を形成し、この能動層に第１電極と第２電極とをショットキー接続した静電保護素子であって、
前記第１電極と前記第２電極との間の能動層に、部分的に抵抗領域を形成したことを特徴とする静電保護素子。
【請求項２】
前記低抵抗領域は、前記導電型不純物が高濃度にドーピングされて形成されていることを特徴とする請求項１記載の静電保護素子。
【請求項３】
前記低抵抗領域上に、前記能動層と同型の導電型不純物を含む金属膜が接合されていることを特徴とする請求項１又は２に記載の静電保護素子。
【請求項４】
半導体基板上に導電型不純物を含有する能動層を形成し、この能動層に第１電極と第２電極とをショットキー接続した静電保護素子の製造方法であって、
前記第１電極と前記第２電極との間の能動層に、部分的に低抵抗領域を形成することを特徴とする静電保護素子の製造方法。
【請求項５】
前記低抵抗領域は、前記導電型不純物を高濃度にドーピングして形成することを特徴とする請求項４記載の静電保護素子の製造方法。
【請求項６】
前記能動層上に、予めこの能動層と同型の導電型不純物を含む金属膜を接合し、その後、熱処理することにより前記導電型不純物を前記能動層の一部に供給して部分的に低抵抗領域を形成することを特徴とする請求項５又は６に記載の静電保護素子の製造方法。
【請求項７】
導電型不純物含有層を能動層とする高電子移動度トランジスタと静電保護素子とを、同一基板上に設けるとともに、前記静電保護素子は、前記能動層に第１電極と第２電極とをショットキー接続して形成されている半導体装置の製造方法であって、
前記第１電極と前記第２電極との間の能動層に、部分的に低抵抗領域を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、静電保護素子、静電保護素子の製造方法及び半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体装置の入力端子に静電気によるサージ電流が流れた場合に半導体装置が破壊されるのを防止するため、半導体装置内には静電保護素子が設けられている。また、かかる静電保護素子を同一基板上に備える半導体装置を製造する場合、静電保護素子とロジック回路等を含む内部回路に設ける電界効果トランジスタなどの能動素子とを同時に形成する方法があった。
【０００３】
前記能動素子の一例として、高電子移動度トランジスタ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）が知られている。化合物半導体を用いた電界効果トランジスタのうち、特にエピタキシャル基板を用いた前記高電子移動度トランジスタ（以下「ＨＥＭＴ」という）は、電子移動度が高く、高周波特性に優れているため、携帯電話のＲＦ回路等のような高周波領域の分野で広く用いられている。
【０００４】
しかし、前記ＨＥＭＴは、その構造上、静電破壊に対する強度が低く、特に、前述したように携帯電話のＲＦ送受信回路に使われているパワーアンプの中にあるバイアス調整用回路やアンテナスイッチのロジック回路に内蔵されたゲート幅の小さい、例えば１０〜２０μｍのＨＥＭＴは、非常に低い静電耐圧しかなく、静電破壊が起こりやすいので静電保護素子を設けることは必須であった（例えば特許文献１を参照。）。
【０００５】
ここで、従来の静電保護素子とＨＥＭＴとを備える半導体装置を図８に示す。
【０００６】
図８において、１００はＧａＡｓの半絶縁性基板であり、その上にＧａＡｓバッファ層１１０、ＩｎＧａＡｓチャネル層１２０、ＡｌＧａＡｓスペーサー層１３０、ＡｌＧａＡｓドーピング層１４０、ＡｌＧａＡｓ障壁層１５０、ＧａＡｓキャップ層１６０が、順次エピタキシャル成長されている。１７０は前記ＧａＡｓキャップ層１６０の上に形成された、例えば窒化シリコン（ＳｉＮ）からなる絶縁膜である。１８０は素子分離領域であり、エッチングすることによって素子間分離を行っている。なお、素子間分離はホウ素などのイオンを注入することで行う場合もある。１９１はＨＥＭＴのゲート電極、１９２及び１９３は静電保護素子の第１の電極及び第２の電極であり、それぞれショットキー電極となっている。また、１９４、１９５はＨＥＭＴのソースとドレインとなるオーミック電極である。
【０００７】
このように、ＨＥＭＴを用いたＩＣにおける静電保護素子は、能動層となる前記ＧａＡｓキャップ層１６０と、これに接合された２つのショットキー電極１９２，１９３によって形成されることになる。
【特許文献１】特開２００２−９２５３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
静電保護素子は、図９に示す立ち上がり電圧Ｖｆとともに、十分な静電耐圧が必要とされている。
【０００９】
立ち上がり電圧Ｖｆは保護素子にとって重要であり、ＩＣの動作電圧以上の値になるように設計されるが、この電圧は前記ＧａＡｓキャップ層１６０とのドーピング濃度に依存している。
【００１０】
一方、静電耐圧を上げるためには、前記ＧａＡｓキャップ層１６０のドーピング濃度を高くして静電保護素子の内部抵抗を低下させることが有効である。
【００１１】
しかし、前記ＧａＡｓキャップ層１６０のドーピング濃度を上げると、リーク電流が増大化するとともに、重要な前記立ち上がり電圧Ｖｆも逆に低下してしまう。したがって、ＩＣ特性に影響の及ぼさない程度までしかドーピング濃度を上げることはできなかった。
【００１２】
そのため、上述した従来の静電保護素子の構造では、ＩＣに影響を及ぼすことのない低リーク特性を有し、かつ十分に高い静電耐圧を実現することは困難であった。
【００１３】
本発明は、上記課題を解決することのできる静電保護素子、静電保護素子の製造方法及び半導体装置の製造方法を提供することを目的としている。
【課題を解決するための手段】
【００１４】
請求項１記載の本発明では、半導体基板上に導電型不純物を含有する能動層を形成し、この能動層に第１電極と第２電極とをショットキー接続した静電保護素子であって、前記第１電極と前記第２電極との間の能動層に、部分的に低抵抗領域を形成した。
【００１５】
請求項２記載の本発明では、前記低抵抗領域は、前記導電型不純物が高濃度にドーピングされて形成されていることとした。
【００１６】
請求項３記載の本発明では、前記低抵抗領域上に、前記能動層と同型の導電型不純物を含む金属膜が接合されていることとした。
【００１７】
請求項４記載の本発明では、半導体基板上に導電型不純物を含有する能動層を形成し、この能動層に第１電極と第２電極とをショットキー接続した静電保護素子の製造方法であって、前記第１電極と前記第２電極との間の能動層に、部分的に低抵抗領域を形成することとした。
【００１８】
請求項５記載の本発明では、前記低抵抗領域は、前記導電型不純物を高濃度にドーピングして形成することとした。
【００１９】
請求項６記載の本発明では、前記能動層上に、予めこの能動層と同型の導電型不純物を含む金属膜を接合し、その後、熱処理することにより前記導電型不純物を前記能動層の一部に供給して部分的に低抵抗領域を形成することとした。
【００２０】
請求項７記載の本発明では、導電型不純物含有層を能動層とする高電子移動度トランジスタと静電保護素子とを、同一基板上に設けるとともに、前記静電保護素子は、前記能動層に第１電極と第２電極とをショットキー接続して形成されている半導体装置の製造方法であって、前記第１電極と前記第２電極との間の能動層に、部分的に低抵抗領域を形成することとした。
【発明の効果】
【００２１】
（１）請求項１記載の本発明では、半導体基板上に導電型不純物を含有する能動層を形成し、この能動層に第１電極と第２電極とをショットキー接続した静電保護素子であって、前記第１電極と前記第２電極との間の能動層に、部分的に低抵抗領域を形成したことにより、立ち上がり電圧の低下を招くことなく、内部抵抗を低減して十分な静電耐圧を有する静電保護素子とすることができる。また、立ち上がり電圧の設定が自由に行える。
【００２２】
請求項２記載の本発明では、前記低抵抗領域は、前記導電型不純物が高濃度にドーピングされて形成されているために、特別な工程を経ることなく熱処理によって低抵抗領域を能動層内に形成することができる。
【００２３】
請求項３記載の本発明では、前記低抵抗領域上に、前記能動層と同型の導電型不純物を含む金属膜が接合されているので、高濃度の不純物を能動層へ容易にドーピングすることが可能となる。
【００２４】
請求項４記載の本発明では、半導体基板上に導電型不純物を含有する能動層を形成し、この能動層に第１電極と第２電極とをショットキー接続した静電保護素子の製造方法であって、前記第１電極と前記第２電極との間の能動層に、部分的に低抵抗領域を形成するようにしたことにより、立ち上がり電圧の低下を招くことなく、内部抵抗を低減して十分な静電耐圧を有する静電保護素子を提供することができる。
【００２５】
請求項５記載の本発明では、前記低抵抗領域は、前記導電型不純物を高濃度にドーピングして形成することとしたので、特別な工程を経ることなく熱処理によって低抵抗領域を能動層内に形成することができ、立ち上がり電圧の設定も自由に行える。
【００２６】
請求項６記載の本発明では、前記能動層上に、予めこの能動層と同型の導電型不純物を含む金属膜を接合し、その後、熱処理することにより前記導電型不純物を前記能動層の一部に供給して部分的に低抵抗領域を形成することとしたので、高濃度の不純物を能動層へ容易にドーピングすることが可能となる。
【００２７】
請求項７記載の本発明では、導電型不純物含有層を能動層とする高電子移動度トランジスタと静電保護素子とを、同一基板上に設けるとともに、前記静電保護素子は、前記能動層に第１電極と第２電極とをショットキー接続して形成されている半導体装置の製造方法であって、前記第１電極と前記第２電極との間の能動層に、部分的に低抵抗領域を形成することとしたので、高電子移動度トランジスタを用いた半導体装置において、任意の立ち上がり電圧を自由に設計でき、かつ内部抵抗を低減して十分な静電耐圧を有する静電保護素子を作り込むことができる。
【発明を実施するための最良の形態】
【００２８】
本発明は、半導体基板上に導電型不純物を含有する能動層を形成し、この能動層に第１電極と第２電極とをショットキー接続した静電保護素子であって、前記第１電極と前記第２電極との間の能動層に、部分的に低抵抗領域を形成したものである。
【００２９】
すなわち、静電保護素子としては立ち上がり電圧が重要であり、この静電保護素子の立ち上がり電圧が依存する能動層部分のドーピング濃度を特に変えることはなく、部分的に低抵抗化した前記低抵抗領域を設けることで素子の内部抵抗を低下させて十分な静電耐圧を得られるようにしている。したがって、立ち上がり電圧の低下を招くことなく、内部抵抗を低減して十分な静電耐圧を有する静電保護素子となっている。しかも、もともと能動層内に含有されている不純物の量を調節することによって、立ち上がり電圧の設定も自由に行える。
【００３０】
また、前記低抵抗領域は、前記導電型不純物を高濃度にドーピングして形成することができ、特別な工程を経ることなく熱処理によって低抵抗領域を能動層内に形成することができる。
【００３１】
ところで、前記能動層内に部分的な低抵抗領域を形成するに際しては、前記能動層上に予めこの能動層と同型の導電型不純物を含む金属膜を接合し、その後、熱処理を行えばよく、この方法によれば、高濃度の不純物を能動層へ容易にドーピングすることが可能となる。
【００３２】
上述の静電保護素子は、導電型不純物含有層を能動層とする高電子移動度トランジスタ（以下「ＨＥＭＴ：Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ」とする）と同一基板上に設ける場合に好適である。
【００３３】
すなわち、ＨＥＭＴを用いたＩＣにおいて、任意の立ち上がり電圧Ｖｆ（図９参照）を自由に設計でき、なおかつ静電耐圧に優れた静電保護素子を実現することができるのである。
【００３４】
以下、図面を参照しながら本発明の実施の形態をより具体的に説明する。図１はＨＥＭＴと静電保護素子とを同一基板上に設けた本実施の形態に係る半導体装置を示す断面視による説明図である。
【００３５】
図１に示すように、本実施の形態に係る半導体装置は、ＧａＡｓ半絶縁性基板３１上にＧａＡｓバッファ層３２と、ＩｎＧａＡｓチャネル層３３と、ＡｌＧａＡｓスペーサー層３４と、ＡｌＧａＡｓドーピング層３５と、ＡｌＧａＡｓ障壁層３６と、能動層としてのＧａＡｓキャップ層３７とが、順次エピタキシャル成長されている。
【００３６】
また、静電保護素子形成領域１０とＨＥＭＴのソース電極形成領域２１及びドレイン電極形成領域２２以外の前記ＧａＡｓキャップ層３７はエッチングにより除去されている。また素子間の分離は、例えばエッチングによるエピタキシャル層の除去により行われている。なお、従来技術同様、ホウ素によるイオン注入によって素子間分離を行うこともできる。
【００３７】
また、ＧａＡｓキャップ層３７の上には例えばＳｉＮからなる、絶縁膜３８が堆積されており、静電保護素子形成領域１０における電極形成部には、第１の開口部３８ａと第２の開口部３８ｂとがそれぞれ形成されている。
【００３８】
そして、両開口部３８ａ，３８ｂには、それぞれＧａＡｓキャップ層３７とショットキー接合を形成する金属、たとえば下層からＴｉ、Ｐｔ、Ａｕと積層された多層金属膜による第１の電極３９ａと第２の電極３９ｂとが設けられている。すなわち、２個のダイオードを設けたものと等価な構成となっている。
【００３９】
また、これら第１の電極３９ａと第２の電極３９ｂとの間には、前記開口部３８ａ，３８ｂと同様な第３の開口部３８ｃが形成されており、この第３の開口部３８ｃには、熱処理によってＧａＡｓキャップ層３７に高濃度にＮ型不純物を供給する金属膜、例えば下層からＡｕＧｅ、Ｎｉと積層された多層金属膜４０が形成されている。この多層金属膜４０は、ＨＥＭＴのソース電極２１ａ及びドレイン電極２２ａとして使用される材料と同じ材料が使われており、ソース及びドレインと同時に形成される。
【００４０】
前記金属膜４０の直下には、ｎ型不純物がもともとのＧａＡｓキャップ層３７にドーピングされた濃度以上にドーピングされた低抵抗領域５０が形成されている。これは、ＨＥＭＴのソース電極２１ａ及びドレイン電極２２ａのコンタクト抵抗を下げるために行われるアロイ処理によって、多層金属膜４０からＧａＡｓキャップ層３７に高濃度のＧｅが供給されて形成されている。
【００４１】
上述してきた本実施の形態に係る構造によれば、任意の立ち上がり電圧は、もともとのＧａＡｓキャップ層３７にドーピングされるｎ型不純物濃度により決定されるため、ドーピング濃度を変えることで自由に立ち上がり電圧を設定することができる。
【００４２】
また第１の電極３９ａと第２の電極３９ｂとの間に前記低抵抗領域５０を設けたことで静電保護素子の内部抵抗を下げることができ、立ち上がり電圧を低下させることなく静電耐圧を上げることができる。
【００４３】
したがって、本実施の形態によれば、任意の立ち上がり電圧を自由に設計でき、かつ優れた静電耐圧を持った静電保護素子を半導体装置内に組み込むことができる。
【００４４】
また、ＧａＡｓキャップ層３７内部の低抵抗領域５０を形成するために設けられた前記多層金属膜４０は、ＨＥＭＴのソース電極２１ａ及びドレイン電極２２ａと同じ材料であって、同一工程で形成することができるため、新たな工程を追加する必要がない。
【００４５】
ここで、図２〜図７を参照しながら本実施の形態に係る半導体装置の製造方法について説明する。
【００４６】
図１に示すように、先ず、ＧａＡｓ半絶縁性基板３１上に、ＨＥＭＴを形成するのに必要な、ＧａＡｓバッファ層３２と、ＩｎＧａＡｓチャネル層３３と、ＡｌＧａＡｓスペーサー層３４と、ＡｌＧａＡｓドーピング層３５と、ＡｌＧａＡｓ障壁層３６と、能動層としてのＧａＡｓキャップ層３７とを、順次エピタキシャル成長させる。
【００４７】
次いで、図２に示すように、エピタキシャル層によって形成されるＨＥＭＴ形成領域２０と静電保護素子形成領域１０以外のエピタキシャル層を、エッチング液、例えば燐酸と過酸化水素水と水の混合液によりエッチング除去する。
【００４８】
その後、図３に示すように、静電保護素子形成領域１０とＨＥＭＴのソース電極２１ａとドレイン電極２２ａとが形成される部分を残して、ＧａＡｓキャップ層３７を、例えばクエン酸と過酸化水素水の混合液を使ってエッチング除去する。
【００４９】
次に、図４に示すように、例えばＳｉＮからなる絶縁膜３８を堆積し、静電保護素子形成領域１０の一部を、ＨＥＭＴのソース電極形成部及びドレイン電極形成部（図１を参照）と同時に開口して第３の開口部３８ｃを設ける。
【００５０】
そして、図５に示すように、この第３の開口部３８ｃに、ＨＥＭＴのソース電極２１ａやドレイン電極２２ａ（図１を参照）と同じ材料である多層金属膜４０を、下から例えばＡｕＧｅ、Ｎｉ、Ａｕの順に蒸着やスパッタリングで堆積しパターニングする。
【００５１】
その後、ＨＥＭＴのソース電極２１ａとドレイン電極２２ａのコンタクト抵抗を低減させるためアロイ処理を行う。この時、多層金属膜４０からＧａＡｓキャップ層３７へｎ型不純物、すなわちこの場合であればＧｅが高濃度に供給されて、図６に示すように、能動層であるＧａＡｓキャップ層３７内に低抵抗領域５０が形成される。
【００５２】
次に、図７に示すように、絶縁膜３８に第１の開口部３８ａと第２の開口部３８ｂとを形成し、両開口部３８ａ，３８ｂに、ＧａＡｓキャップ層３７とショットキー接合を形成する金属膜、例えば下からＴｉ、Ｐｔ、Ａｕと積層された多層膜を蒸着やスパッタリングで堆積しパターニングすることで第１の電極３９ａと第２の電極３９ｂとを形成する。なお、この第１の電極３９ａと第２の電極３９ｂとは、ＨＥＭＴのゲート電極２１ａと同一工程で形成する。
【００５３】
以上の工程を経て、図１に示した本実施の形態に係る半導体装置における静電保護素子が形成されることになる。
【００５４】
かかる方法で形成された静電保護素子は、高濃度にｎ型不純物がドーピングされた低抵抗領域５０によって内部抵抗は下がり、静電耐圧は上がっている。また、立ち上がり電圧を決定する第１の電極３９ａと第２の電極３９ｂとＧａＡｓキャップ層３７のショットキー接合には多層金属膜４０からのｎ型不純物の供給はないため、立ち上がり電圧の変動はない。
【００５５】
また、前記多層金属膜４０からＧａＡｓキャップ層３７へのｎ型不純物の供給は、ＨＥＭＴのソース電極２１ａとドレイン電極２２ａのアロイ処理と同時に行われるため、新たな工程の追加をする必要もない。
【００５６】
以上説明してきたように、本実施の形態に係る半導体装置の製造方法によれば、静電保護素子の立ち上がり電圧の低下を招くことなくその内部抵抗を低減して、十分な静電耐圧を得ることができるので、ＨＥＭＴを用いた高品位な半導体装置として、携帯電話のＲＦ回路などの高周波領域の分野などに広く用いることができる。
【図面の簡単な説明】
【００５７】
【図１】本実施の形態に係る半導体装置の断面視による説明図である。
【図２】同半導体装置の製造工程の一つを示す説明図である。
【図３】同半導体装置の製造工程の一つを示す説明図である。
【図４】同半導体装置の製造工程の一つを示す説明図である。
【図５】同半導体装置の製造工程の一つを示す説明図である。
【図６】同半導体装置の製造工程の一つを示す説明図である。
【図７】同半導体装置の製造工程の一つを示す説明図である。
【図８】従来の半導体装置の説明図である。
【図９】静電保護素子の電圧／電流特性を示すグラフである。
【符号の説明】
【００５８】
３１  ＧａＡｓ半絶縁性基板
３２  ＧａＡｓバッファ層
３３  ＩｎＧａＡｓチャネル層
３４  ＡｌＧａＡｓスペーサー層
３５  ＡｌＧａＡｓドーピング層
３６  ＡｌＧａＡｓ障壁層
３７  ＧａＡｓキャップ層
４０  多層金属膜
５０  低抵抗領域
【図１】
2005197494.tif 000003
【図２】
2005197494.tif 000004
【図３】
2005197494.tif 000005
【図４】
2005197494.tif 000006
【図５】
2005197494.tif 000007
【図６】
2005197494.tif 000008
【図７】
2005197494.tif 000009
【図８】
2005197494.tif 000010
【図９】
2005197494.tif 000011