(57)【要約】【課題】  ＶｃｏｍＨとＶｃｏｍＬの中間電位を理想的な中間電位からずれにくくし、また、液晶表示装置用電源回路の部品点数を少なくする。【解決手段】  正極性駆動のときにコモン電極に設定される電位をＶｃｏｍＬとし、負極性駆動のときにコモン電極に設定される電位をＶｃｏｍＨとする。また、電位差を分圧してソース配線に設定する電位を生成するための二種類の所定電位を、それぞれＶＲＥＧおよびＶＳＳとする。このとき、ＶＲＥＧとＶｃｏｍＨとを等電位とし、その共通電位を一つの電位出力部から出力する。また、ＶＳＳとＶｃｏｍＬとを等電位とし、その共通電位を一つの電位出力部から出力する。【選択図】  図４
2005316137.tif 000002
【特許請求の範囲】
【請求項１】
ソースおよびドレイン間を導通状態または非導通状態に切り替えるスイッチング素子と、スイッチング素子のドレインに接続される画素電極と、スイッチング素子のソースに接続されるソース配線と、画素電極に対向するコモン電極と、コモン電極と画素電極間に挟持される液晶とを備え、スイッチング素子のソースおよびドレイン間が導通状態から非導通状態に切り替えられた後における前記ドレインに接続された画素電極の電位がコモン電極の電位以上となる第１駆動状態と、スイッチング素子のソースおよびドレイン間が導通状態から非導通状態に切り替えられた後における前記ドレインに接続された画素電極の電位がコモン電極の電位以下となる第２駆動状態とを切替可能であり、第１駆動状態と第２駆動状態とでコモン電極に異なる電位が設定される液晶表示装置に適用される液晶表示装置用電源回路であって、
電位差を分圧してソース配線に設定する電位を生成するための二種類の所定電位のうち高い方の電位をＶＲＥＧとし、第２駆動状態でのコモン電極の電位をＶｃｏｍＨとしたときに、電位ＶＲＥＧと電位ＶｃｏｍＨとを等電位として出力する高電位出力部を一つ備えた
ことを特徴とする液晶表示装置用電源回路。
【請求項２】
電位差を分圧してソース配線に設定する電位を生成するための二種類の所定電位のうち低い方の電位をＶＳＳとし、第１駆動状態でのコモン電極の電位をＶｃｏｍＬとしたときに、電位ＶＳＳと電位ＶｃｏｍＬとを等電位として出力する低電位出力部を一つ備えた
請求項１に記載の液晶表示装置用電源回路。
【請求項３】
高電位出力部の出力電位と低電位出力部の出力電位との電位差を分圧して、第１駆動状態のときにソース配線に設定される複数種類の電位を生成する第１の抵抗群と、
高電位出力部の出力電位と低電位出力部の出力電位との電位差を分圧して、第２駆動状態のときにソース配線に設定される複数種類の電位を生成する第２の抵抗群とを備え、
第１の抵抗群による分圧で生成される複数種類の電位のうち最も低い電位と低電位出力部の出力電位との電位差をＶｊとし、第２の抵抗群による分圧で生成される複数種類の電位のうち最も高い電位と高電位出力部の出力電位との電位差をＶｋとし、スイッチング素子のソースおよびドレイン間を導通状態から非導通状態に切り替えたときにおける画素電極の電位低下量であるフィードスルー電圧をＶｆとしたときに、
Ｖｊ＝Ｖｋ＋２・Ｖｆ
を満足する
請求項２に記載の液晶表示装置用電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置用電源回路に関し、特に、アクティブ素子を用いた液晶表示装置に適用される液晶表示装置用電源回路に関する。
【背景技術】
【０００２】
以下の説明において、電圧や電位をＶＲＥＧ等の記号で示す場合があるが、記号で示された電圧や電位の単位はＶ（ボルト）であるものとし、単位の表記は省略する。
【０００３】
ＴＦＴ（Thin Film Transistor）を用いた液晶表示装置（以下、ＴＦＴ液晶表示装置と記す。）では、画素毎に画素電極およびＴＦＴが設けられる。また、各画素電極に対向するように１枚のコモン電極が設けられ、コモン電極と各画素電極との間に液晶が配置される。画素電極は、ＴＦＴのドレインに接続される。また、ＴＦＴのソースはソース配線に接続され、ＴＦＴのゲートはゲート配線に接続される。ゲート配線を介してゲートがオン電位に設定されると、ソースとドレインとの間が導通状態となり、画素電極がソース配線と等しい電位に設定される。ゲートの電位がオフ電位に設定されると、ソースとドレインとの間が非導通状態となり、ソース配線と画素電極の間も非導通状態に切り替えられる。オン電位とは、ソースとドレインとの間を導通状態にするためのゲートの所定電位である。オフ電位とは、ソースとドレインとの間を非導通状態にするためのゲートの所定電位である。以下、オン電位をＶＧＨと表し、オフ電位をＶＧＬと表すことにする。なお、ＶＧＬ＜ＶＧＨの関係が成立する。
【０００４】
各画素（画素電極およびＴＦＴ）は、例えばマトリクス状に配置され、各ゲート配線は行毎に、１行におけるそれぞれのＴＦＴのゲートに接続される。そして、各ソース配線は列毎に、１列におけるそれぞれのＴＦＴのソースに接続される。画像を表示する場合には、ゲート配線を順次選択しながら走査し、選択したゲート配線の電位をＶＧＨに設定する。選択した行の選択期間中、選択したゲート配線に対応する１行分の各画素の画像データに応じて、各ソース配線の電位を設定する。この結果、選択したゲート配線に対応する１行分の各画素電極と、コモン電極との間に、画像データに応じた電圧が印加される。以降、同様にゲート配線を順次選択していくことにより、１画面分の画像が表示される。
【０００５】
ＴＦＴのように、画素電極とソース配線との間を導通状態または非導通状態に切り替えるスイッチング素子をアクティブ素子という。
【０００６】
スイッチング素子のソースおよびドレイン間が導通状態から非導通状態に切り替えられた後におけるそのドレインに接続された画素電極の電位がコモン電極の電位以上となるように駆動している状態を正極性駆動と呼ぶことにする。従って、ゲート配線を選択しながら走査しているときに、選択したゲート配線に接続される各ゲートをＶＧＨからＶＧＬに切り替えた後における選択行の各画素電極の電位がコモン電極の電位以上になるように駆動している状態は、正極性駆動である。一方、スイッチング素子のソースおよびドレイン間が導通状態から非導通状態に切り替えられた後における前記ドレインに接続された画素電極の電位がコモン電極の電位以下となるように駆動している状態を負極性駆動と呼ぶことにする。従って、ゲート配線を選択しながら走査しているときに、選択したゲート配線に接続される各ゲートをＶＧＨからＶＧＬに切り替えた後における選択行の各画素電極の電位がコモン電極の電位以下になるように駆動している状態は、負極性駆動である。
【０００７】
なお、スイッチング素子のソースおよびドレイン間を導通状態から非導通状態に切り替えたときにおける画素電極の電位低下量であるフィードスルー電圧を考慮すると、負極性駆動の場合には、ソースおよびドレイン間が導通状態のときに画素電極電位がコモン電極電位以上となる場合もあり得る。そこで、ソースおよびドレイン間が導通状態から非導通状態に切り替えられた後における画素電極電位とコモン電極電位との高低関係によって、正極性駆動および負極性駆動を規定した。
【０００８】
コモン電極の電位は、正極性駆動のときにはＶｃｏｍＬに設定され、負極性駆動のときにはＶｃｏｍＨに設定される。ただし、ＶｃｏｍＨ＞ＶｃｏｍＬの関係が成立する。
【０００９】
また、ソース配線に設定される電位は、二種類の所定電位の電位差を分圧することによって生成される。この二種類の所定電位のうち高い方の電位をＶＲＥＧとし、低い方の電位をＶＳＳとする。電位ＶＳＳとしては、接地電位（０Ｖ）が用いられることが多い。以下、電位ＶＳＳが接地電位である場合を例にして説明する。
【００１０】
図１０は、従来、ＴＦＴ液晶表示装置の駆動に用いられていた各電位の高低関係の例を示す説明図である。図１０に示すように、ＶＧＬ＜ＶＧＨ、ＶｃｏｍＬ＜ＶｃｏｍＨ、ＶＳＳ＜ＶＲＥＧ等の関係が成立する。なお、図１０に示すＶＣＬは、電位ＶｃｏｍＬを生成するためのＶｃｏｍＬ用電源の出力電位である。また、後述するように、ＶＲＥＧ，ＶｃｏｍＨ，ＶｃｏｍＬの出力部としてそれぞれ演算増幅器（以下、オペアンプと記す。）が設けられる。図１０に示すＶＤＨは、オペアンプの電源電圧である。
【００１１】
図１１は、各電位ＶＲＥＧ，ＶＳＳ，ＶｃｏｍＨおよびＶｃｏｍＬを生成する従来の液晶表示装置用電源回路の構成例を示す説明図である。オペアンプ１０１は、ボルテージフォロワ接続され、電位ＶＲＥＧを入力され、電位ＶＲＥＧを出力する。すなわち、オペアンプ１０１は、電位ＶＲＥＧの出力部である。オペアンプ１０１の出力端にはＶＲＥＧ用配線１０４が接続され、ＶＲＥＧ用配線１０４の電位はＶＲＥＧに設定される。オペアンプ１０１の出力端は、端子１０２を介して平滑コンデンサ１０３に接続される。同様に、オペアンプ１１１は、ボルテージフォロワ接続され、電位ＶｃｏｍＨを入力され、電位ＶｃｏｍＨを出力する。すなわち、オペアンプ１１１は、電位ＶｃｏｍＨの出力部である。オペアンプ１１１の出力端にはＶｃｏｍＨ用配線１１４が接続され、ＶｃｏｍＨ用配線１１４の電位はＶｃｏｍＨに設定される。オペアンプ１１１の出力端は、端子１１２を介して平滑コンデンサ１１３に接続される。また、オペアンプ１２１は、ボルテージフォロワ接続され、電位ＶｃｏｍＬを入力され、電位ＶｃｏｍＬを出力する。すなわち、オペアンプ１２１は、電位ＶｃｏｍＬの出力部である。オペアンプ１２１の出力端にはＶｃｏｍＬ用配線１２４が接続され、ＶｃｏｍＬ用配線１２４の電位はＶｃｏｍＬに設定される。オペアンプ１２１の出力端は、端子１２２を介して平滑コンデンサ１２３に接続される。
【００１２】
また、端子１３１は接地されるとともに、端子１３１にはＶＳＳ用配線１３３が接続される。従って、ＶＳＳ用配線１３３の電位はＶＳＳに設定される。
【００１３】
各平滑コンデンサ１０３，１１３，１２３の一方の電極は接地され、他方の電極はそれぞれ対応する端子１０２，１１２，１２２に接続される。各オペアンプ１０１，１１１，１２１の出力端が、それぞれ端子１０２，１１２，１２２を介して平滑コンデンサ１０３，１１３，１２３に接続されていることにより、各オペアンプ１０１，１１１，１２１の出力電位は安定する。
【００１４】
ＶＲＥＧ用配線１０４の電位ＶＲＥＧと、ＶＳＳ用配線１３３の電位ＶＳＳとの電位差が分圧され、その結果生成された電位がソース配線に設定される。
【００１５】
なお、図１１において、前述のＶｃｏｍＬ用電源（電位ＶＣＬを出力する電源）の図示は省略している。また、このＶｃｏｍＬ用電源の出力端にも平滑コンデンサが設けられる。
【００１６】
また、従来の液晶表示装置用電源回路の構成として、電位ＶＳＳと電位ＶｃｏｍＬとを共通化した構成も知られている（例えば、非特許文献１参照）。このような液晶表示装置用電源回路では、図１１に示す配線１３３に設定される電位をＶＳＳとしても、正極性駆動の際のコモン電極電位ＶｃｏｍＬとしても使用する。この構成の場合、図１１に示すオペアンプ１２１、端子１２２、ＶｃｏｍＬ用配線１２４および平滑コンデンサ１２３を備えていなくてよい。また、前述のＶｃｏｍＬ用電源（図示せず。）やＶｃｏｍＬ用電源に設けられる平滑コンデンサも設ける必要がない。
【００１７】
図１２は、コモン電極および画素電極に設定される理想的な電位の一例を示す説明図である。以下の説明では、ノーマリホワイトのＴＦＴ液晶表示装置を例に説明する。ただし、ここでは説明を簡略化するため、フィードスルー電圧は考慮せずに説明する。
【００１８】
電位ＶＲＥＧと電位ＶＳＳとの電位差は、抵抗１４０ａ，１４０ｂ，１４０ｃ，１４０ｄ等によって分圧され、正極性駆動のときにソース配線に設定される電位Ｖ１ｐ，Ｖ２ｐ，・・・，Ｖｍｐが生成される。電位Ｖ１ｐ〜Ｖｍｐのうち最も高い電位をＶ１ｐとし、最も低い電位をＶｍｐとする。また、電位ＶＲＥＧと電位ＶＳＳとの電位差は、抵抗１４１ａ，１４１ｂ，１４１ｃ，１４１ｄ等によって分圧され、負極性駆動のときにソース配線に設定される電位Ｖ１ｎ，Ｖ２ｎ，・・・，Ｖｍｎが生成される。電位Ｖ１ｎ〜Ｖｍｎのうち最も高い電位をＶ１ｎとし、最も低い電位をＶｍｎとする。
【００１９】
正極性駆動のときには、コモン電極の電位がＶｃｏｍＬに設定される。そして、白表示とする画素の画素電極に接続されるソース配線の電位はＶｍｐに設定され、その画素電極の電位もＶｍｐにされる。また、黒表示とする画素の画素電極に接続されるソース配線の電位はＶ１ｐに設定され、その画素電極の電位もＶ１ｐにされる。画素電極の電位がＶ１ｐ，Ｖｍｐ以外の電位（例えばＶ２ｐ等）に設定された場合には、中間調表示となる。
【００２０】
負極性駆動のときには、コモン電極の電位がＶｃｏｍＨに設定される。そして、白表示とする画素の画素電極に接続されるソース配線の電位はＶ１ｎに設定され、その画素電極の電位もＶ１ｎにされる。また、黒表示とする画素の画素電極に接続されるソース配線の電位はＶｍｎに設定され、その画素電極の電位もＶｍｎにされる。画素電極の電位がＶ１ｎ，Ｖｍｎ以外の電位（例えばＶ２ｎ等）に設定された場合には、中間調表示となる。
【００２１】
Ｖｍｐ−ＶｃｏｍＬ＝ＶｃｏｍＨ−Ｖ１ｎという関係と、Ｖ１ｐ−ＶｃｏｍＬ＝ＶｃｏｍＨ−Ｖｍｎという関係が成立している状態が理想的な状態である。また、この理想的な状態におけるＶｃｏｍＨとＶｃｏｍＬの中間電位をＶｃｅｎｔとする。なお、Ｖｍｐ−ＶｃｏｍＬ＝ＶｃｏｍＨ−Ｖ１ｎが成立しているということは、正極性駆動のときに白表示とする画素に印加する電圧と、負極性駆動のときに白表示とする画素に印加する電圧とが等しいということを意味する。同様に、Ｖ１ｐ−ＶｃｏｍＬ＝ＶｃｏｍＨ−Ｖｍｎが成立しているということは、正極性駆動のときに黒表示とする画素に印加する電圧と、負極性駆動のときに黒表示とする画素に印加する電圧とが等しいということを意味する。また、これらの関係が成立していないということは、正極性駆動のときと負極性駆動のときとで、白表示または黒表示とする画素への印加電圧にずれが生じていることを意味する。
【００２２】
【非特許文献１】Goohyung Chung、“Ｓ６Ｄ０１１０”、第１５ページ、第３７ページ、［online］、２００２年７月９日、Samsung Electronics Corporation,Ltd.、［平成１６年４月２１日検索］、インターネット＜ＵＲＬ：http://www.samsung.com/Products/Semiconductor/SystemLSI/DDI/MobileDDI/MobileTFT/S6D0110/ds_s6d0110_r05.pdf＞
【発明の開示】
【発明が解決しようとする課題】
【００２３】
図１１に示す従来の構成において、電位ＶＲＥＧ、ＶｃｏｍＨおよびＶｃｏｍＬは、それぞれ異なるオペアンプから出力される電位である。オペアンプの出力電位は、個々のオペアンプの特性により同一にならない場合がある。例えば、図１１に示す構成の液晶表示装置用電源回路を複数製造した場合であっても、オペアンプ１１１の出力電位は同一になるとは限らず、液晶表示装置用電源回路毎に出力される電位ＶｃｏｍＨが異なる場合が生じ得る。ここではオペアンプ１１１を例に説明したが、他のオペアンプ１０１やオペアンプ１２１の出力電位も液晶表示装置用電源回路毎に異なり、その結果、出力される電位ＶＲＥＧや電位ＶｃｏｍＬも液晶表示装置用電源回路毎に異なる場合が生じ得る。オペアンプの出力電位は、±３００ｍＶ程度ばらつく場合がある。
【００２４】
このようにオペアンプの出力電位にばらつきが生じると、電位ＶｃｏｍＨと電位ＶｃｏｍＬの中間電位が、理想的な状態での中間電位Ｖｃｅｎｔからずれてしまう。図１３は、オペアンプ１１１（図１１参照）の出力電位のばらつきにより、電位ＶｃｏｍＨが図１２に示す理想的な状態よりも低下した状態を示している。この場合、電位ＶｃｏｍＨの低下に伴い、電位ＶｃｏｍＨと電位ＶｃｏｍＬの中間電位は、理想的な中間電位Ｖｃｅｎｔよりも低くなる。また、Ｖｍｐ−ＶｃｏｍＬ＝ＶｃｏｍＨ−Ｖ１ｎおよびＶ１ｐ−ＶｃｏｍＬ＝ＶｃｏｍＨ−Ｖｍｎという関係が成立しなくなる。図１３では、電位ＶｃｏｍＨがばらついた場合を示したが、電位ＶｃｏｍＬがばらついた場合にも同様の結果となる。すなわち、電位ＶｃｏｍＬのばらつきにより、電位ＶｃｏｍＬが図１２に示す理想的な状態よりも上昇したり低下したりした場合、電位ＶｃｏｍＨと電位ＶｃｏｍＬの中間電位は、理想的な中間電位Ｖｃｅｎｔからずれてしまう。また、Ｖｍｐ−ＶｃｏｍＬ＝ＶｃｏｍＨ−Ｖ１ｎおよびＶ１ｐ−ＶｃｏｍＬ＝ＶｃｏｍＨ−Ｖｍｎという関係が成立しなくなる。
【００２５】
また、電位ＶＲＥＧがばらつきにより上昇または低下した場合にも、図１２に示す理想的な状態でなくなってしまう。電位ＶＲＥＧが上昇または低下すると、Ｖ１ｐ，Ｖ２ｐ，・・・，Ｖｍｐの各電位およびＶ１ｎ，Ｖ２ｎ，・・・，Ｖｍｎの各電位も上昇または低下する。その結果、Ｖｍｐ−ＶｃｏｍＬ＝ＶｃｏｍＨ−Ｖ１ｎおよびＶ１ｐ−ＶｃｏｍＬ＝ＶｃｏｍＨ−Ｖｍｎという関係が成立しなくなる。従って、電位ＶｃｏｍＨと電位ＶｃｏｍＬの中間電位は、理想的な中間電位Ｖｃｅｎｔからずれた状態となる。
【００２６】
電位ＶｃｏｍＬと電位ＶｃｏｍＨの中間電位が、図１２に示す理想的な中間電位Ｖｃｅｎｔからずれると、液晶表示装置の表示品位が低下してしまう。例えば、フリッカが生じてしまう。また、液晶表示装置が動いたり、観察者の視点が動いたりしたときに、横方向の筋が観察されてしまうという現象が生じる。このような表示品位の低下は、ＶｃｏｍＨとＶｃｏｍＬの中間電位と、理想的な状態におけるＶｃｏｍＨとＶｃｏｍＬの中間電位Ｖｃｅｎｔとのずれが±１００ｍＶ以上になると発生する。
【００２７】
このような問題を解決するために、個々の液晶表示装置用電源回路毎にオペアンプの出力電位のばらつきを調整していた。図１４は、電位ＶｃｏｍＨのばらつきを調整する方法の一例を示す説明図である。図１４に示すように、抵抗１５０ａ，１５０ｂによって、電位ＶＲＥＧと接地電位（０Ｖ）との電位差を分圧し、分圧によって得られる電位を端子１１５を介して、オペアンプ１１１に入力する。そして、液晶表示装置用電源回路毎に、分圧によって得る電位を調整することによって、オペアンプ１１１の出力電位が同一になるようにしていた。
【００２８】
しかし、図１４のような調整を行うと、液晶表示装置用電源回路の部品点数が増加してしまう。また、携帯型電子機器の表示部として用いられる液晶表示装置では部品点数の削減が求められている。
【００２９】
そこで、本発明は、ＶｃｏｍＨとＶｃｏｍＬの中間電位が理想的な中間電位からずれにくい液晶表示装置用電源回路を提供することを目的とする。また、少ない部品点数で実現することができる液晶表示装置用電源回路を提供することを目的とする。
【課題を解決するための手段】
【００３０】
本発明による態様１は、ソースおよびドレイン間を導通状態または非導通状態に切り替えるスイッチング素子と、スイッチング素子のドレインに接続される画素電極と、スイッチング素子のソースに接続されるソース配線と、画素電極に対向するコモン電極と、コモン電極と画素電極間に挟持される液晶とを備え、スイッチング素子のソースおよびドレイン間が導通状態から非導通状態に切り替えられた後におけるそのドレインに接続された画素電極の電位がコモン電極の電位以上となる第１駆動状態と、スイッチング素子のソースおよびドレイン間が導通状態から非導通状態に切り替えられた後におけるそのドレインに接続された画素電極の電位がコモン電極の電位以下となる第２駆動状態とを切替可能であり、第１駆動状態と第２駆動状態とでコモン電極に異なる電位が設定される液晶表示装置に適用される液晶表示装置用電源回路であって、電位差を分圧してソース配線に設定する電位を生成するための二種類の所定電位のうち高い方の電位をＶＲＥＧとし、第２駆動状態でのコモン電極の電位をＶｃｏｍＨとしたときに、電位ＶＲＥＧと電位ＶｃｏｍＨとを等電位として出力する高電位出力部を一つ備えたことを特徴とする液晶表示装置用電源回路を提供する。
【００３１】
本発明による態様２は、態様１において、電位差を分圧してソース配線に設定する電位を生成するための二種類の所定電位のうち低い方の電位をＶＳＳとし、第１駆動状態でのコモン電極の電位をＶｃｏｍＬとしたときに、電位ＶＳＳと電位ＶｃｏｍＬとを等電位として出力する低電位出力部を一つ備えた液晶表示装置用電源回路を提供する。態様２によれば、ＶｃｏｍＨとＶｃｏｍＬの中間電位を理想的な中間電位とすることができ、表示品位の低下を防止することができる。また、部品点数をより少なくすることができる。
【００３２】
本発明による態様３は、態様２において、高電位出力部の出力電位と低電位出力部の出力電位との電位差を分圧して、第１駆動状態のときにソース配線に設定される複数種類の電位を生成する第１の抵抗群と、高電位出力部の出力電位と低電位出力部の出力電位との電位差を分圧して、第２駆動状態のときにソース配線に設定される複数種類の電位を生成する第２の抵抗群とを備え、第１の抵抗群による分圧で生成される複数種類の電位のうち最も低い電位と低電位出力部の出力電位との電位差をＶｊとし、第２の抵抗群による分圧で生成される複数種類の電位のうち最も高い電位と高電位出力部の出力電位との電位差をＶｋとし、スイッチング素子のソースおよびドレイン間を導通状態から非導通状態に切り替えたときにおける画素電極の電位低下量であるフィードスルー電圧をＶｆとしたときに、Ｖｊ＝Ｖｋ＋２・Ｖｆを満足する液晶表示装置用電源回路を提供する。態様３によれば、フィードスルー電圧が生じる場合であっても、第１駆動状態のときと第２駆動状態のときとで、画素を白色にするために液晶に印加する電圧を等しくすることができる。
【発明の効果】
【００３３】
本発明によれば、ＶｃｏｍＨとＶｃｏｍＬの中間電位を理想的な中間電位からずれにくくし、表示品位を低下しにくくすることができる。また、部品点数を少なくすることができる。
【発明を実施するための最良の形態】
【００３４】
以下、本発明を実施するための最良の形態を、図面を参照して説明する。以下の説明において、電圧や電位をＶＲＥＧ等の記号で示す場合があるが、記号で示された電圧や電位の単位はＶ（ボルト）であるものとし、単位の表記は省略する。また、以下の説明では、液晶表示装置がノーマリホワイトの液晶表示装置である場合を例にして説明する。
【００３５】
［実施の形態１］図１は、本発明による液晶表示装置用電源回路が適用される液晶表示装置の構成例を示す説明図である。液晶表示装置には、画素毎に、スイッチング素子１と画素電極２が設けられる。本実施の形態では、スイッチング素子１がＴＦＴである場合を例にして説明する。また、画素はマトリクス状に配置されるものとする。画素はマトリクス状に配置されるので、ＴＦＴ１と画素電極２との組み合わせは、マトリクス状に複数設けられるが、図１ではＴＦＴ１および画素電極２を１つだけ示し、他は図示を省略した。また、液晶表示装置には、各画素電極２と対向するコモン電極３が設けられる。本実施の形態では、コモン電極３は１枚であるものとする。なお、コモン電極３および各画素電極２は、透明電極である。コモン電極３と各画素電極２との間に液晶（図示せず）が挟持される。
【００３６】
ＴＦＴ１のゲート１ａは、ゲート配線５に接続される。ゲート配線５は、マトリクス状に配置された画素電極の各行毎に設けられる。そして、１行におけるそれぞれのＴＦＴの各ゲート１ａは、その行のゲート配線に接続される。また、各行毎に設けられる各ゲート配線５は、それぞれ電位ＶＧＨの出力部（図示せず）または電位ＶＧＬの出力部（図示せず）のいずれかに接続される。なお、選択行のゲート配線は、電位ＶＧＨの出力部（図示せず）に接続され、その後電位ＶＧＬの出力部（図示せず）に接続されるように切り替えられる。また、非選択行のゲート配線は、電位ＶＧＬの出力部（図示せず）に接続される。従って、選択行のゲート配線に接続される各ゲート１ａの電位は、電位ＶＧＨに設定され、その後、電位ＶＧＬに設定される。また、非選択行のゲート配線に接続される各ゲート１ａの電位は、電位ＶＧＬに設定される。
【００３７】
なお、各ゲート配線を、電位ＶＧＨの出力部（図示せず）または電位ＶＧＬの出力部（図示せず）のいずれかに接続させるようにするためには、各ゲート配線毎にスイッチ（図示せず）を設ければよい。そして、各ゲート配線のスイッチをそれぞれ切り替えることにより、各ゲート配線を電位ＶＧＨの出力部または電位ＶＧＬの出力部に接続させる構成とすればよい。
【００３８】
ＴＦＴ１のソース１ｃは、ソース配線４に接続される。ソース配線４は、マトリクス状に配置された画素電極の各列毎に設けられる。そして、１列におけるそれぞれのＴＦＴの各ソース１ｃは、その列のソース配線に接続される。また、各列毎に設けられる各ソース配線４は、それぞれ、二種類の所定電位（電位ＶＲＥＧおよび電位ＶＳＳ）の電位差を分圧することによって生成される複数の電位に応じた各出力端子のいずれかに接続される。分圧によって生成された複数の電位に応じた各出力端子のうち、どの電位の出力端子に接続されるのかは、画像データおよび極性（正極性駆動か負極性駆動か）に応じて定められる。なお、分圧によって生成される複数の電位の出力部については、図３を用いて後述する。
【００３９】
ＴＦＴ１のドレイン１ｂは、画素電極２に接続される。選択行のゲート配線の電位がＶＧＨ（オン電位）に設定されると、ソース１ｃとドレイン１ｂとの間が導通状態になり、画素電極２は、ソース配線４と等電位になる。また、選択行における各画素に対応する各ソース配線は、選択行における各画素の画像データおよび極性に応じた電位に設定されるので、選択行の各画素電極２もその画素の画像データおよび極性に応じた電位になる。また、コモン電極３も極性に応じて所定の電位（ＶｃｏｍＬまたはＶｃｏｍＨ）に設定される。この結果、選択行の各画素において、画素電極２とコモン電極３とに挟持された液晶は、画像データに応じた電圧が印加され、画像データに応じた透過率を呈する。また、ゲート配線５の電位がＶＧＨからＶＧＬ（オフ電位）に切り替えられると、ソース１ｃとドレイン１ｂとの間が非導通状態になる（すなわち、ソース配線４と画素電極２との間が非導通状態になる）。
【００４０】
次に、本発明による液晶表示装置用電源回路の構成について説明する。なお、背景技術の説明と同様に、正極性駆動（第１駆動状態）のときにコモン電極３に設定される電位をＶｃｏｍＬとし、負極性駆動（第２駆動状態）のときにコモン電極３に設定される電位をＶｃｏｍＨとする。また、電位差を分圧してソース配線に設定する電位を生成するための二種類の所定電位を、それぞれＶＲＥＧおよびＶＳＳとする。ただし、この二種類の所定電位のうち高い方をＶＲＥＧとし、低い方をＶＳＳとする。
【００４１】
本発明による液晶表示用電源回路では、電位ＶＲＥＧと電位ＶｃｏｍＨとを等電位とする。そして、一つの電位出力部から出力される電位をＶＲＥＧ（ソース配線に設定する電位を生成するための二種類の所定電位のうちの高い方の電位）として用いるとともに、ＶｃｏｍＨ（負極性駆動のときにコモン電極３に設定される電位）としても用いる。同様に、本発明では、電位ＶＳＳと電位ＶｃｏｍＬとを等電位とする。そして、一つの電位出力部から出力される電位をＶＳＳ（ソース配線に設定する電位を生成するための二種類の所定電位のうちの低い方の電位）として用いるとともに、ＶｃｏｍＬ（正極性駆動のときにコモン電極３に設定される電位）としても用いる。また、本実施の形態では、電位ＶＳＳは接地電位（０Ｖ）であるとする。従って、ＶｃｏｍＬも接地電位である。
【００４２】
図２は、本発明による液晶表示用電源回路の構成例を示す説明図である。なお、本実施の形態による液晶表示用電源回路は、二種類の所定電位の電位差を分圧することによって生成される複数の電位の出力部も備えるが、この出力部に関しては図２では図示せず、後述の図３に示す。
【００４３】
図２に示すオペアンプ１１は、ボルテージフォロワ接続されたオペアンプである。オペアンプ１１の非反転入力端子には、等電位であるＶＲＥＧおよびＶｃｏｍＨの電位が入力される。以下、この電位を第１共通電位と記す。オペアンプ１１は、ボルテージフォロワ接続されているので、オペアンプ１１の出力電位は、入力電位と等しい。従って、オペアンプ１１の出力電位も第１共通電位である。すなわち、オペアンプ１１は、第１共通電位の出力部である。オペアンプ１１の出力端には第１共通電位配線１４が接続され、第１共通電位配線１４の電位はオペアンプ１１によって第１共通電位に設定される。また、オペアンプ１１の出力端は、第１端子１２に接続される。そして、第１端子１２は、平滑コンデンサ１３に接続される。すなわち、オペアンプ１１の出力端は、第１端子１２を介して平滑コンデンサ１３に接続される。
【００４４】
平滑コンデンサ１３の一方の電極は接地され、他方の電極は第１端子１２に接続される。平滑コンデンサ１３により、オペアンプ１１の出力電位（第１共通電位）は安定する。
【００４５】
また、第２端子３１は接地されるとともに、第２端子３１には第２共通電位配線３３が接続される。第２端子３１は、接続されている配線（第２共通電位配線３３）の電位を第２共通電位に設定する端子である。すなわち、第２端子３１は、第２共通電位配線３３に対して第２共通電位を出力する電位出力部としての役割を果たす。ただし、第２共通電位は、等電位であるＶＳＳおよびＶｃｏｍＬの電位である。第１共通電位および第２共通電位は、第１共通電位が第２共通電位よりも高電位になるように定められる。本実施形態では、第２端子３１は接地されているので、第２共通電位は接地電位である。従って、第２共通電位配線３３の電位は、接地電位に設定される。
【００４６】
なお、第２共通電位は接地電位に限定されるわけではない。接地電位以外の電位を第２共通電位として出力する場合には、第二共通電位を出力するオペアンプ（図示せず。）を設け、そのオペアンプの出力端に第２共通電位配線３３を接続する構成とすればよい。また、この場合、オペアンプ１１と同様に、第二共通電位を出力するオペアンプ（図示せず。）の出力端を平滑コンデンサ（平滑コンデンサ１３とは異なる平滑コンデンサ。図示せず。）に接続する構成とすればよい。
【００４７】
オペアンプ１１から出力される電位は、負極性駆動のときにコモン電極３に設定される電位ＶｃｏｍＨとして用いられる。すなわち、負極性駆動のときには、コモン電極３は第１共通電位配線１４に接続され、コモン電極３の電位は第１共通電位に設定される。また、第２端子３１から出力される電位は、正極性駆動のときにコモン電極３に設定される電位ＶｃｏｍＬとして用いられる。すなわち、正極性駆動のときには、コモン電極３は第２共通電位配線３３に接続され、コモン電極３の電位は第２共通電位に設定される。
【００４８】
また、オペアンプ１１から出力される第１共通電位および第２端子３１から出力される第２共通電位は、それぞれ、電位差を分圧してソース配線に設定する電位を生成するための二種類の所定電位として用いられる。図３は、二種類の所定電位（第１共通電位であるＶＲＥＧおよび第２共通電位であるＶＳＳ）の電位差を分圧することによって生成される複数の電位の出力部の例を示す説明図である。図３に示す第１共通電位配線１４および第２共通電位配線３３は、それぞれ図２に示す第１共通電位配線１４および第２共通電位配線３３と同一の配線である。
【００４９】
図３に示すように、第１共通電位配線１４および第２共通電位配線３３には、第１出力部４１および第２出力部４２が接続される。第１出力部４１は、抵抗５１，５２，５３，５４等の複数の抵抗を含む。図３に示す例では、一つの抵抗５１の一端が第１共通電位配線１４に接続され、別の抵抗５４の一端が第２共通電位配線３３に接続されている。第１出力部４１は、各抵抗５１，５２，５３，５４等によって、図２に示すオペアンプ１１の出力電位である第１共通電位（ＶＲＥＧ）と、第２端子３１の出力電位である第２共通電位（ＶＳＳ）との電位差を分圧し、電位Ｖ１ｐ，Ｖ２ｐ，・・・，Ｖｍｐを生成する。複数の抵抗による分圧で電位Ｖ１ｐ，Ｖ２ｐ，・・・，Ｖｍｐとなる箇所に、それぞれ電位を出力するための出力端子４１ａ，４１ｂ，・・・，４１ｍが設けられる。各電位Ｖ１ｐ，Ｖ２ｐ，・・・，Ｖｍｐは、正極性駆動のときにソース配線に設定される電位である。
【００５０】
第２出力部４２も、第１出力部４１と同様に複数の抵抗６１，６２，６３，６４等を含む。図３に示す例では、一つの抵抗６１の一端が第１共通電位配線１４に接続され、別の抵抗６４の一端が第２共通電位配線３３に接続されている。そして、第２出力部４２は、各抵抗６１，６２，６３，６４等によって、オペアンプ１１の出力電位である第１共通電位（ＶＲＥＧ）と、第２端子３１の出力電位である第２共通電位（ＶＳＳ）との電位差を分圧し、電位Ｖ１ｎ，Ｖ２ｎ，・・・，Ｖｍｎを生成する。複数の抵抗による分圧で電位Ｖ１ｎ，Ｖ２ｎ，・・・，Ｖｍｎとなる箇所に、それぞれ電位を出力するための出力端子４２ａ，４２ｂ，・・・，４２ｍが設けられる。各電位Ｖ１ｎ，Ｖ２ｎ，・・・，Ｖｍｎは、負極性駆動のときにソース配線に設定される電位である。
【００５１】
なお、第１出力部４１において、分圧により生成される電位のうち最も高い電位はＶ１ｐであり、Ｖ２ｐ，Ｖ３ｐ，・・・の順に電位が低くなるものとし、最も低い電位はＶｍｐであるものとする。同様に、第２出力部４２において、分圧により生成される電位のうち最も高い電位はＶ１ｎであり、Ｖ２ｎ，Ｖ３ｎ，・・・の順に電位が低くなるものとし、最も低い電位はＶｍｎであるものとする。また、第１出力部４１や第２出力部４２において、分圧により生成される電位の種類は例えば６４種類等とすればよい。ただし、ここに示した値「６４」は例示であり、分圧により生成される電位の種類は６４種類未満であっても６４種類より多くてもよい。
【００５２】
なお、電位Ｖ１ｐは、電位ＶｃｏｍＬとの電位差によって正極性駆動のときに黒表示を実現するために用いられる電位である。一方、電位Ｖ１ｎは、電位ＶｃｏｍＨとの電位差によって負極性駆動のときに白表示を実現するために用いられる電位である。また、電位Ｖ２ｐは、電位ＶｃｏｍＬとの電位差によって正極性駆動のときに２番目に輝度が低い中間調表示を実現するために用いられる電位である。一方、電位Ｖ２ｎは、電位ＶｃｏｍＨとの電位差によって負極性駆動のときに２番目に輝度が高い中間調表示を実現するために用いられる電位である。従って、Ｖ１ｐ＝Ｖ１ｎやＶ２ｐ＝Ｖ２ｎが成立しているわけではない。他の電位についても同様であり、例えば、Ｖｍｐ＝Ｖｍｎ等が成立しているわけではない。
【００５３】
また、図３では、直列に接続された抵抗によって電位Ｖ１ｐ，Ｖ２ｐ，・・・，Ｖｍｐや電位Ｖ１ｎ，Ｖ２ｎ，・・・，Ｖｍｎを生成する場合を示した。所望の電位を生成する場合、直列に接続された抵抗によっていくつかの電位を生成し、その生成した電位同士の電位差をさらに分圧することによって所望の各電位を生成してもよい。例えば、６４種類の電位を生成する場合、電位ＶＲＥＧと電位ＶＳＳとの電位差を分圧して、まず８種類の電位を生成し、その８種類の電位同士の電位差をさらに分圧することによって６４種類の電位を生成するように構成してもよい。
【００５４】
正極性駆動のときには、選択行の各画素電極に接続されたソース配線は、第１出力部４１に含まれる各出力端子４１ａ，４１ｂ，・・・，４１ｍのいずれかに接続され、出力端子に応じた電位に設定される。どの電位の出力端子に接続されるかは、選択行の各画素に対応する画像データに応じて決定される。また、負極性駆動のときには、選択行の各画素電極に接続されたソース配線は、第２出力部４２に含まれる各出力端子４２ａ，４２ｂ，・・・，４２ｍのいずれかに接続され、出力端子に応じた電位に設定される。負極性駆動の場合においても、どの電位の出力端子に接続されるかは、選択行の各画素に対応する画像データに応じて決定される。
【００５５】
なお、各ソース配線を、出力端子４１ａ，４１ｂ，・・・，４１ｍあるいは出力端子４２ａ，４２ｂ，・・・，４２ｍのいずれかに接続させるようにするためには、各ソース配線毎にスイッチ（図示せず）を設ければよい。そして、各ソース配線のスイッチをそれぞれ切り替えることにより、各ソース配線を図３に示すいずれかの出力端子に接続させる構成とすればよい。
【００５６】
また、コモン電極３を、第１共通電位配線１４と第２共通電位配線３３のいずれかに接続させるようにするためには、コモン電極３から引き出される配線（図示せず）にスイッチ（図示せず）を設ければよい。そして、そのスイッチを切り替えることにより、コモン電極を第１共通電位配線１４と第２共通電位配線３３のいずれかに接続させる構成とすればよい。
【００５７】
図２および図３に示す液晶表示装置用電源回路を用いれば、オペアンプの出力電位のばらつきに起因する従来の問題点を解消することができる。以下、その理由について図４および図５を用いて説明する。ただし、ここでは説明を簡略化するため、フィードスルー電圧は考慮せずに説明する。フィードスルー電圧は、ＴＦＴ１のソース１ｃおよびドレイン１ｂ間を導通状態から非導通状態に切り替えたときにおける画素電極の電位低下量である。すなわち、ゲート配線の電位をＶＧＨからＶＧＬに切り替えるのに伴って低下する画素電極電位の低下量である。
【００５８】
図４に示すように、正極性駆動のときには、白表示とする画素の画素電極に接続されるソース配線の電位をＶｍｐに設定することにより、その画素電極の電位をＶｍｐにするものとする。正極性駆動のときのコモン電極３の電位はＶｃｏｍＬ（第２共通電位）であるので、その画素の液晶にＶｍｐ−ＶｃｏｍＬの電圧が印加され、その画素は白色になる。また、黒表示とする画素の画素電極に接続されるソース配線の電位をＶ１ｐに設定することにより、その画素電極の電位をＶ１ｐにするものとする。すると、その画素の液晶にＶ１ｐ−ＶｃｏｍＬの電圧が印加され、その画素は黒色となる。
【００５９】
また、負極性駆動のときには、白表示とする画素の画素電極に接続されるソース配線の電位をＶ１ｎに設定することにより、その画素電極の電位をＶ１ｎにするものとする。負極性駆動のときのコモン電極３の電位はＶｃｏｍＨ（第１共通電位）であるので、その画素の液晶にＶｃｏｍＨ−Ｖ１ｎの電圧が印加され、その画素は白色になる。また、黒表示とする画素の画素電極に接続されるソース配線の電位をＶｍｎに設定することにより、その画素電極の電位をＶｍｎにするものとする。すると、その画素の液晶にＶｃｏｍＨ−Ｖｍｎの電圧が印加され、その画素は黒色となる。
【００６０】
ここで、正極性駆動のときに白表示とする画素に印加する電圧と、負極性駆動のときに白表示とする画素に印加する電圧とが等しく、また、正極性駆動のときに黒表示とする画素に印加する電圧と、負極性駆動のときに黒表示とする画素に印加する電圧とが等しいものとする。このとき、Ｖｍｐ−ＶｃｏｍＬ＝ＶｃｏｍＨ−Ｖ１ｎおよびＶ１ｐ−ＶｃｏｍＬ＝ＶｃｏｍＨ−Ｖｍｎが成立する。この理想的な状態におけるＶｃｏｍＨ（第１共通電位）とＶｃｏｍＬ（第２共通電位）との中間電位がＶｃｅｎｔである。
【００６１】
複数の液晶表示装置用電源回路を製造したときに、図２に示すオペアンプ１１の出力電位にばらつきが生じたとする。そして、ある液晶表示装置用電源回路では、図４に示す場合に比べて第１共通電位が低下したとする。図５は、このときの状態を示す。オペアンプ１１が出力する第１共通電位が低下すると、負極性駆動のときにコモン電極に設定される電位ＶｃｏｍＨが低下し、ＶｃｏｍＨとＶｃｏｍＬの中間電位も低下する。また、分圧によりＶ１ｐ〜ＶｍｐおよびＶ１ｎ〜Ｖｍｎを生成するための電位ＶＲＥＧも低下する。ただし、電位ＶｃｏｍＨおよび電位ＶＲＥＧは、同一のオペアンプ１１から出力される等しい電位であるので、ＶｃｏｍＨ＝ＶＲＥＧという関係は保たれる。また、ＶｃｏｍＬ＝ＶＳＳという関係も保たれる。
【００６２】
また、図４に示す場合に比べ電位ＶＲＥＧが低下すると、ＶＲＥＧとＶ１ｐの電位差、Ｖ１ｐとＶ２ｐの電位差、・・・、ＶｍｐとＶＳＳの電位差もそれぞれ低下する。同様に、ＶＲＥＧとＶ１ｎの電位差、Ｖ１ｎとＶ２ｎの電位差、・・・、ＶｍｎとＶＳＳの電位差もそれぞれ低下する。この場合、ＶｃｏｍＨ−Ｖ１ｎが低下すると、同様にＶｍｐ−ＶｃｏｍＬも低下する。また、ＶｃｏｍＨ−Ｖｍｎが低下すると、同様にＶ１ｐ−ＶｃｏｍＬも低下する。この結果、Ｖｍｐ−ＶｃｏｍＬ＝ＶｃｏｍＨ−Ｖ１ｎおよびＶ１ｐ−ＶｃｏｍＬ＝ＶｃｏｍＨ−Ｖｍｎという関係は保たれる。
【００６３】
従って、オペアンプ１１の出力電位にばらつきにより第１共通電位が低下したとしても、正極性駆動のときに白表示とする画素に印加する電圧と、負極性駆動のときに白表示とする画素に印加する電圧とが等しく、また、正極性駆動のときに黒表示とする画素に印加する電圧と、負極性駆動のときに黒表示とする画素に印加する電圧とが等しいという関係は保たれる。従って、図５におけるＶｃｏｍＨとＶｃｏｍＬとの中間電位は、図４に示すＶｃｅｎｔより低くなるものの、理想的な状態における中間電位であるといえる。よって、フリッカや横方向の筋が観察されてしまうという現象は発生しない。
【００６４】
ここでは、第１共通電位が低下する場合を例に説明したが、オペアンプ１１の出力電位のばらつきにより第１共通電位が上昇する場合であっても、正極性駆動のときに白表示とする画素に印加する電圧と、負極性駆動のときに白表示とする画素に印加する電圧とが等しく、また、正極性駆動のときに黒表示とする画素に印加する電圧と、負極性駆動のときに黒表示とする画素に印加する電圧とが等しいという関係は保たれる。
【００６５】
また、本実施の形態では、接地電位を第２共通電位としているので、複数の液晶表示装置用電源回路毎に、第２端子３１が出力する第２共通電位がばらつくということはない。
【００６６】
また、既に説明したように、第二共通電位を出力するオペアンプ（図示せず。）を設け、そのオペアンプの出力端に第２共通電位配線３３を接続する構成としてもよい。この場合、オペアンプの出力電位のばらつきにより、第２共通電位がばらつくことが生じ得る。しかし、図４および図５を用いて説明した理由と同様の理由により、正極性駆動のときに白表示とする画素に印加する電圧と、負極性駆動のときに白表示とする画素に印加する電圧とが等しく、また、正極性駆動のときに黒表示とする画素に印加する電圧と、負極性駆動のときに黒表示とする画素に印加する電圧とが等しいという関係は保たれる。よって、フリッカや横方向の筋が観察されてしまうという現象は発生しない。
【００６７】
また、本発明によれば、電位ＶＲＥＧと電位ＶｃｏｍＨとを等電位とし、この各電位を一つのオペアンプ１１から出力している。同様に、電位ＶＳＳと電位ＶｃｏｍＬとを等電位とし、この各電位を一つの電位出力部（第２端子３１）から出力している。従って、図１１に示す従来の構成に比べて、オペアンプや端子の数を削減することができる。また、オペアンプ数の削減に伴い、平滑コンデンサの数も削減することができる。このように本発明では部品点数を少なくすることができる。
【００６８】
以上の説明ではフィードスルー電圧を考慮せずに説明した。実際には、フィードスルー電圧が生じる。すなわち、ソース１ｃとドレイン１ｂ（図１参照）との間を導通状態から非導通状態に切り替えたとき（ゲート１ａの電位をＶＧＨからＶＧＬに切り替えたとき）、ＴＦＴ１に接続されている画素電極の電位は若干低下する。この低下量がフィードスルー電圧である。フィードスルー電圧は、一般に０．２Ｖ〜１Ｖである。以下、第１の実施の形態における、フィードスルー電圧を考慮した場合の電位Ｖｍｐ（第１出力部４１内の抵抗５１〜５４等による分圧で生成される電位のうち最も低い電位）と第２共通電位との電位差について説明する。電位Ｖｍｐと第２共通電位との電位差をＶｊとする。フィードスルー電圧を考慮した場合、電位差Ｖｊは以下の式を満足するように定める。
【００６９】
Ｖｊ＝Ｖｋ＋２・Ｖｆ                                  （式１）
【００７０】
ただし、Ｖｋは、電位Ｖ１ｎ（第２出力部４２内の抵抗６１〜６４等による分圧で生成される電位のうち最も高い電位）と第１共通電位との電位差である。また、Ｖｆはフィードスルー電圧である。
【００７１】
図６は、電位差Ｖｊを、上記の式を満足するように定める理由を示す説明図である。ソース１ｃとドレイン１ｂとの間が導通状態のとき、電位がＶ１ｎであるソース配線に接続されている画素電極の電位はＶ１ｎである。負極性駆動のときに、この画素電極電位Ｖ１ｎとコモン電極３の電位ＶｃｏｍＨとの電位差Ｖｋを画素に印加して白表示を行うとする。ゲート１ａの電位をＶＧＨからＶＧＬに切り替えて、ソース１ｃとドレイン１ｂとの間を非導通状態に切り替えたとき、画素電極の電位はＶ１ｎからフィードスルー電圧分だけ低下し、Ｖ１ｎ’になる。このとき、画素電極の電位はＶｆ低下しているので、画素電極の電位Ｖ１ｎ’とコモン電極３の電位ＶｃｏｍＨとの電位差は、Ｖｋ＋Ｖｆになる。従って、実際には、画素電極とコモン電極とに挟持される液晶にＶｋ＋Ｖｆの電圧が印加されて、その画素は白色になる。
【００７２】
また、ソース１ｃとドレイン１ｂとの間が導通状態のとき、電位がＶｍｐであるソース配線に接続されている画素電極の電位はＶｍｐである。正極性駆動のときに、この画素電極電位Ｖｍｐとコモン電極３の電位ＶｃｏｍＬとの電位差Ｖｊを画素に印加して白表示を行うとする。ゲート１ａの電位をＶＧＨからＶＧＬに切り替えて、ソース１ｃとドレイン１ｂとの間を非導通状態に切り替えたとき、画素電極の電位はＶｍｐからフィードスルー電圧分だけ低下し、Ｖｍｐ’になる。このとき、画素電極の電位はＶｆ低下しているので、画素電極の電位Ｖｍｐ’とコモン電極３の電位ＶｃｏｍＬとの電位差は、Ｖｊ−Ｖｆになる。従って、実際には、画素電極とコモン電極とに挟持される液晶にＶｊ−Ｖｆの電圧が印加されて、その画素は白色になる。
【００７３】
また、正極性駆動のときと負極性駆動のときとで、画素を白色にするために液晶に印加する電圧は等しくなければならないので、Ｖｋ＋Ｖｆ＝Ｖｊ−Ｖｆという条件を満足していなければならない。この条件より、上記の式１が導出される。
【００７４】
式１の条件を満足する電位差Ｖｊを実現するように電位Ｖｍｐを生成することによって、フィードスルー電圧が生じる場合であっても、正極性駆動のときと負極性駆動のときとで、画素を白色にするために液晶に印加する電圧を等しくすることができる。
【００７５】
なお、式１の条件を満足させることによって、正極性駆動のときと負極性駆動のときとで、画素を白色にするために液晶に印加する電圧を等しくするためには、本実施の形態のように、ＶｃｏｍＨ＝ＶＲＥＧおよびＶｃｏｍＬ＝ＶＳＳであることを前提とする。
【００７６】
第１の実施の形態において、正極性駆動が第１駆動状態に相当し、負極性駆動が第２駆動状態に相当する。また、オペアンプ１１が高電位出力部に相当し、第２端子３１が低電位出力部に相当する。また、第１出力部４１に含まれる複数の抵抗５１，５２，５３，５４等が第１の抵抗群に相当し、第２出力部４２に含まれる複数の抵抗６１，６２，６３，６４等が第２の抵抗群に相当する。
【００７７】
［実施の形態２］第２の実施の形態では、第１の実施の形態と同様に、電位ＶＲＥＧと電位ＶｃｏｍＨとを等電位とし、共通のオペアンプから出力する。ただし、電位ＶＳＳと電位ＶｃｏｍＬは、別々の電位出力部から出力する。図７は、第２の実施の形態における液晶表示装置用電源回路の構成例を示す説明図である。なお、図２に示す構成部と同様の構成部については、図２と同一の符号を付し、説明を省略する。ただし、以下の説明では、オペアンプ１１の出力端に接続される配線１４を、共通電位配線１４と記すことにする。また、オペアンプ１１が共通電位配線１４に設定する電位を共通電位と記すことにする。
【００７８】
図７に示すオペアンプ２１は、オペアンプ１１と同様に、ボルテージフォロワ接続されたオペアンプである。オペアンプ２１の非反転入力端子には、正極性駆動のときにコモン電極３（図１参照）に設定される電位であるＶｃｏｍＬが入力される。オペアンプ２１は、ボルテージフォロワ接続されているので、オペアンプ２１の出力電位もＶｃｏｍＬとなる。すなわち、オペアンプ２１は、電位ＶｃｏｍＬの出力部である。オペアンプ２１の出力端にはＶｃｏｍＬ配線２４が接続され、ＶｃｏｍＬ配線２４の電位はオペアンプ２１によってＶｃｏｍＬに設定される。また、オペアンプ２１の出力端は、第２端子２２に接続される。そして、第２端子２２は、平滑コンデンサ２３に接続される。すなわち、オペアンプ２１の出力端は、第２端子２２を介して平滑コンデンサ２３に接続される。
【００７９】
平滑コンデンサ２３の一方の電極は接地され、他方の電極は第２端子２２に接続される。平滑コンデンサ２３により、オペアンプ２１の出力電位ＶｃｏｍＬは安定する。
【００８０】
また、第３端子４４は接地されるとともに、第３端子４４にはＶＳＳ配線４３が接続される。第３端子４４は、接続されている配線（ＶＳＳ配線４３）の電位をＶＳＳに設定する端子である。すなわち、第３端子４４は、ＶＳＳ配線４３に対して電位ＶＳＳを出力する電位出力部としての役割を果たす。本実施形態では、第３端子４４は接地されているので、電位ＶＳＳは接地電位である。従って、ＶＳＳ配線４３の電位は、接地電位に設定される。
【００８１】
オペアンプ２１から出力される電位は、正極性駆動のときにコモン電極３に設定される電位ＶｃｏｍＬとして用いられる。すなわち、正極性駆動のときには、コモン電極３はＶｃｏｍＬ配線２４に接続され、コモン電極３の電位はＶｃｏｍＬに設定される。
【００８２】
また、オペアンプ１１から出力される共通電位および第３端子４４から出力される電位ＶＳＳは、それぞれ、電位差を分圧してソース配線に設定する電位を生成するための二種類の所定電位として用いられる。また、共通電位と電位ＶＳＳとの電位差を分圧してＶ１ｐ〜ＶｍｐおよびＶ１ｎ〜Ｖｍｎを生成する出力部の構成は、図３に例示する構成と同様である。ただし、第１出力部４１および第２出力部４２は、図３に示す第２共通電位配線３３ではなく、ＶＳＳ配線４３に接続される。
【００８３】
本実施の形態による液晶表示装置用電源回路を用いれば、オペアンプの出力電位のばらつきに起因する従来の問題の発生を軽減することができる。以下、その理由を図８および図９を用いて説明する。ただし、ここでは説明を簡略化するため、フィードスルー電圧は考慮せずに説明する。
【００８４】
図８に示すように、正極性駆動のときには、白表示とする画素の画素電極に接続されるソース配線の電位をＶｍｐに設定することにより、その画素電極の電位をＶｍｐにするものとする。正極性駆動のときのコモン電極３の電位はＶｃｏｍＬであるので、その画素の液晶にＶｍｐ−ＶｃｏｍＬの電圧が印加され、その画素は白色となる。また、黒表示とする画素の画素電極に接続されるソース配線の電位をＶ１ｐに設定することにより、その画素電極の電位をＶ１ｐにするものとする。すると、その画素の液晶にＶ１ｐ−ＶｃｏｍＬの電圧が印加され、その画素は黒色となる。
【００８５】
また、負極性駆動のときには、白表示とする画素の画素電極に接続されるソース配線の電位をＶ１ｎに設定することにより、その画素電極の電位をＶ１ｎにするものとする。負極性駆動のときのコモン電極３の電位はＶｃｏｍＨであるので、その画素の液晶にＶｃｏｍＨ−Ｖ１ｎの電圧が印加され、その画素は白色となる。また、黒表示とする画素の画素電極に接続されるソース配線の電位をＶｍｎに設定することにより、その画素電極の電位をＶｍｎにするものとする。すると、その画素の液晶にＶｃｏｍＨ−Ｖｍｎの電圧が印加され、その画素は黒色となる。
【００８６】
ここで、正極性駆動のときに白表示とする画素に印加する電圧と、負極性駆動のときに白表示とする画素に印加する電圧とが等しく、また、正極性駆動のときに黒表示とする画素に印加する電圧と、負極性駆動のときに黒表示とする画素に印加する電圧とが等しいものとする。このとき、Ｖｍｐ−ＶｃｏｍＬ＝ＶｃｏｍＨ−Ｖ１ｎおよびＶ１ｐ−ＶｃｏｍＬ＝ＶｃｏｍＨ−Ｖｍｎが成立する。この理想的な状態におけるＶｃｏｍＨ（共通電位）とＶｃｏｍＬとの中間電位がＶｃｅｎｔである。
【００８７】
複数の液晶表示装置用電源回路を製造したときに、図７に示すオペアンプ１１の出力電位にばらつきが生じたとする。そして、ある液晶表示装置では、図８に示す場合に比べて共通電位が低下したとする。図９は、このときの状態を示す。オペアンプ１１が出力する共通電位が低下すると、負極性駆動のときにコモン電極に設定される電位ＶｃｏｍＨが低下し、ＶｃｏｍＨとＶｃｏｍＬの中間電位も低下する。また、分圧によりＶ１ｐ〜ＶｍｐおよびＶ１ｎ〜Ｖｍｎを生成するための電位ＶＲＥＧも低下する。図８に示す場合に比べて電位ＶＲＥＧが低下すると、ＶＲＥＧとＶ１ｐの電位差、Ｖ１ｐとＶ２ｐの電位差、・・・、およびＶｍｐとＶＳＳの電位差もそれぞれ低下する。同様に、ＶＲＥＧとＶ１ｎの電位差、Ｖ１ｎとＶ２ｎの電位差、・・・、ＶｍｎとＶＳＳの電位差もそれぞれ低下する。
【００８８】
すなわち、図９に示す場合では、電位差ＶｃｏｍＨ−Ｖ１ｎおよびＶｃｏｍＨ−Ｖｍｎは、それぞれ図８に示す場合よりも低下する。また、電位ＶＳＳは一定で、ＶｍｐとＶＳＳの電位差が低下するので、Ｖｍｐ−ＶｃｏｍＬも低下する。同様に、ＶＳＳは一定で、Ｖ１ｐとＶＳＳとの電位差も低下することになるので、Ｖ１ｐ−ＶｃｏｍＬも低下する。
【００８９】
よって、共通電位のばらつきにより電位差ＶｃｏｍＨ−Ｖ１ｎおよびＶｃｏｍＨ−Ｖｍｎが図８に示す場合よりも低下したときには、電位差Ｖｍｐ−ＶｃｏｍＬおよびＶ１ｐ−ＶｃｏｍＬも低下する。このように、電位差ＶｃｏｍＨ−Ｖ１ｎやＶｃｏｍＨ−Ｖｍｎだけが低下するのではなく、電位差Ｖｍｐ−ＶｃｏｍＬやＶ１ｐ−ＶｃｏｍＬも低下する。この結果、ＶｃｏｍＨとＶｃｏｍＬの中間値は理想的な中間値Ｖｃｅｎｔからずれるものの、Ｖｍｐ−ＶｃｏｍＬ≒ＶｃｏｍＨ−Ｖ１ｎおよびＶ１ｐ−ＶｃｏｍＬ≒ＶｃｏｍＨ−Ｖｍｎという理想的な状態に近い状態は維持できる。換言すると、ＶｃｏｍＨとＶｃｏｍＬの中間電位は、理想的な中間電位Ｖｃｅｎｔからあまりずれない。ＶｃｏｍＨとＶｃｏｍＬの中間電位と理想的な中間電位Ｖｃｅｎｔとのずれが少ないので、フリッカや横方向の筋が観察されてしまうという現象も発生しにくい。
【００９０】
ここでは、共通電位が低下する場合を例に説明したが、オペアンプ１１の出力電位のばらつきにより共通電位が上昇する場合であっても、ＶｃｏｍＨとＶｃｏｍＬの中間電位と理想的な中間電位Ｖｃｅｎｔとのずれは少ない。
【００９１】
なお、図１１に示す従来の構成では、オペアンプ１１１の出力電位がばらついたときにＶ１ｐ〜ＶｍｐおよびＶ１ｎ〜Ｖｍｎの各電位はＶｃｏｍＨとともに変動しないため、ＶｃｏｍＨ−Ｖ１ｎやＶｃｏｍＨ−Ｖｍｎが変動しても、Ｖｍｐ−ＶｃｏｍＬやＶ１ｐ−ＶｃｏｍＬは変動しない。従って、第２の実施の形態のように、Ｖｍｐ−ＶｃｏｍＬ≒ＶｃｏｍＨ−Ｖ１ｎおよびＶ１ｐ−ＶｃｏｍＬ≒ＶｃｏｍＨ−Ｖｍｎという理想的な状態に近い状態を維持できない。図１１に示す従来の構成で、オペアンプ１０１の出力電位ＶＲＥＧがばらついたときも同様である。すなわち、第２の実施の形態のように、理想的な状態に近い状態を維持できない。
【００９２】
また、第２の実施の形態では、電位ＶＲＥＧと電位ＶｃｏｍＨとを等電位とし、この各電位を一つのオペアンプ１１から出力している。従って、図１１に示す従来の構成に比べて、オペアンプや端子の数を削減することができる。また、オペアンプ数の削減に伴い、平滑コンデンサの数も削減することができる。このように本発明では部品点数を少なくすることができる。
【００９３】
第２の実施の形態において、正極性駆動が第１駆動状態に相当し、負極性駆動が第２駆動状態に相当する。また、オペアンプ１１が高電位出力部に相当する。
【００９４】
以上の説明では、液晶表示装置がノーマリホワイトの液晶表示装置である場合を例に説明した。本発明による液晶表示装置用電源回路は、ノーマリブラックの液晶表示装置に適用されてもよい。
【図面の簡単な説明】
【００９５】
【図１】本発明による液晶表示装置用電源回路が適用される液晶表示装置の構成例を示す説明図。
【図２】本発明による液晶表示用電源回路の構成例を示す説明図。
【図３】二種類の所定電位の電位差を分圧することによって生成される複数の電位の出力部の例を示す説明図。
【図４】オペアンプの出力電位のばらつきに起因する従来の問題点を解消することができることを示す説明図。
【図５】オペアンプの出力電位のばらつきに起因する従来の問題点を解消することができることを示す説明図。
【図６】電位差ＶｊをＶｊ＝Ｖｋ＋２・Ｖｆを満足するように定める理由を示す説明図。
【図７】第２の実施の形態における液晶表示装置用電源回路の構成例を示す説明図。
【図８】オペアンプの出力電位のばらつきに起因する従来の問題点を軽減することができることを示す説明図。
【図９】オペアンプの出力電位のばらつきに起因する従来の問題点を軽減することができることを示す説明図。
【図１０】ＴＦＴ液晶表示装置の駆動に用いられていた各電位の高低関係の例を示す説明図。
【図１１】従来の液晶表示装置用電源回路の構成例を示す説明図。
【図１２】コモン電極および画素電極に設定される理想的な電位の一例を示す説明図。
【図１３】オペアンプの出力電位のばらつきにより電位ＶｃｏｍＨが理想的な状態よりも低下した状態を示す説明図。
【図１４】電位ＶｃｏｍＨのばらつきを調整する方法の一例を示す説明図。
【符号の説明】
【００９６】
１１  オペアンプ
１２  第１端子
１３  平滑コンデンサ
１４  第１共通電位配線
３１  第２端子
３３  第２共通電位配線
【図１】
2005316137.tif 000003
【図２】
2005316137.tif 000004
【図３】
2005316137.tif 000005
【図４】
2005316137.tif 000006
【図５】
2005316137.tif 000007
【図６】
2005316137.tif 000008
【図７】
2005316137.tif 000009
【図８】
2005316137.tif 000010
【図９】
2005316137.tif 000011
【図１０】
2005316137.tif 000012
【図１１】
2005316137.tif 000013
【図１２】
2005316137.tif 000014
【図１３】
2005316137.tif 000015
【図１４】
2005316137.tif 000016