(57)【要約】  【課題】  電流コラプスを抑制することができる窒化物半導体装置及びその製造方法を提供する。    【解決手段】  ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置において、基板上に積層したIII−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、第１の窒化物半導体層の上に積層したIII−Ｖ族窒化物半導体層からなり、アルミニウムを含まない、微結晶構造からなる第２の窒化物半導体層と、第２の窒化物半導体層の一部を除去し、露出する第１の窒化物半導体層にショットキ接続する制御電極とを備える。【選択図】  図１
2005311029.tif 000002
【特許請求の範囲】
【請求項１】
ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、該第１の窒化物半導体層の上に積層した前記III−Ｖ族窒化物半導体層からなり、アルミニウムを含まない第２の窒化物半導体層と、該第２の窒化物半導体層の一部を除去し、露出する前記第１の窒化物半導体層にショットキ接続する制御電極とを備え、前記第２の窒化物半導体層は、前記第１の窒化物半導体層より成膜温度の低い膜からなることを特徴とする窒化物半導体装置。
【請求項２】
ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、該第１の窒化物半導体層の上に積層した前記III−Ｖ族窒化物半導体層からなり、アルミニウムを含まない第２の窒化物半導体層と、該第２の窒化物半導体層の一部を除去し、露出する前記第１の窒化物半導体層にショットキ接続する制御電極とを備え、前記第２の窒化物半導体層は、微結晶構造からなることを特徴とする窒化物半導体装置。
【請求項３】
前記第１の窒化物半導体層が少なくともアルミニウムを含む前記III−Ｖ族窒化物半導体層からなることを特徴とする請求項１または２いずれか記載の窒化物半導体装置。
【請求項４】
前記基板と前記第１の窒化物半導体層との間に、前記第１の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−Ｖ族窒化物半導体層からなる第３の窒化物半導体層を備えたことを特徴とする請求項１乃至３いずれか記載の窒化物半導体装置。
【請求項５】
前記第２の窒化物半導体層の制御電極形成予定領域の一部を除去し、露出する前記第１の窒化物半導体層にショットキ接続する制御電極と、前記第１の窒化物半導体層にオーミック接触するソース電極及びドレイン電極とを備え、前記第１の窒化物半導体層からなるチャネル、あるいは前記第３の窒化物半導体層と前記第１の窒化物半導体層との間に形成されるチャネルを流れる電流を前記制御電極に印加する電圧により制御することを特徴とする請求項１乃至４いずれか記載の窒化物半導体装置。
【請求項６】
ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むＶ族元素とで構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置の製造方法において、
基板上に、前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層を形成する工程と、
該第１の窒化物半導体層の上に、前記第１の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第２の窒化物半導体層を形成する工程と、
該第２の窒化物半導体層の制御電極形成予定領域の一部を除去し、前記第１の窒化物半導体層の一部を露出する凹部を形成する工程と、
該凹部内に露出する前記第１の窒化物半導体層の上に制御電極を形成する工程とを含むことを特徴とする窒化物半導体装置の製造方法。
【請求項７】
ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むＶ族元素とで構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置の製造方法において、
基板上に、前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含む第１の窒化物半導体層を形成する工程と、
該第１の窒化物半導体層の上に、前記第１の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第２の窒化物半導体層を形成する工程と、
該第２の窒化物半導体層の制御電極形成予定領域の一部を除去し、前記第１の窒化物半導体層の一部を露出する凹部を形成する工程と、
該凹部内に露出する前記第１の窒化物半導体層の上に、該第１の窒化物半導体層にショットキ接触する制御電極を形成する工程とを含むことを特徴とする窒化物半導体装置の製造方法。  
【請求項８】
前記基板上に、前記第１の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−Ｖ族窒化物半導体層からなる第３の窒化物半導体層を形成する工程を含み、該第３の窒化物半導体層上に、前記第１の窒化物半導体層を形成することを特徴とする請求項６または７いずれか記載の窒化物半導体装置の製造方法。
【請求項９】
前記第２の窒化物半導体層のソース電極及びドレイン電極形成予定領域の一部を除去し、前記第１の窒化物半導体層の一部を露出する別の凹部を形成する工程と、
該別の凹部内に露出する前記第１の窒化物半導体層の上に、該第１の窒化物半導体層にオーミック接触するソース電極及びドレイン電極を形成する工程と、
前記第２の窒化物半導体層の制御電極形成予定領域の一部を除去し、前記第１の窒化物半導体層の一部を露出する前記凹部を形成する工程と、
該凹部内に露出する前記第１の窒化物半導体層の上に、該第１の窒化物半導体層にショットキ接触する制御電極を形成する工程とを含むことを特徴とする請求項６乃至８いずれか記載の窒化物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、能動層に窒化物半導体を用いた窒化物半導体装置及びその製造方法に関し、特に高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）や電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）のような、半導体装置にショットキ接触する制御電極を有する窒化物半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
図６は、従来のIII−Ｖ族窒化物半導体からなる半導体装置の断面図を示している。図６に示す半導体装置は、いわゆるＨＥＭＴ構造を示しており、サファイア基板からなる基板１０１上には、窒化ガリウム（ＧａＮ）からなるバッファ層１０２、窒化ガリウムからなるチャネル層１０３、ｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層１０４、ノンドープの窒化アルミニウムガリウムからなるショットキ層１０５が順次積層した構造となっており、チャネル層１０３とキャリア供給層１０４とからなるヘテロ接合界面近傍に、ポテンシャル井戸からなる電子移動度が極めて大きい２次元電子ガス層が形成されている。このような構造の半導体装置では、ショットキ層１０５にショットキ接触するゲート電極１０６（制御電極）に印加する電圧を制御することにより、ソース電極１０７ａとドレイン電極１０７ｂとの間を流れるキャリア（２次元電子ガス）を制御している。
【０００３】
この種の半導体装置は、上記構造の他、例えば特許文献１に開示されているような様々な構造が提案されている。
【特許文献１】特開平１０−３３５６３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら従来の窒化アルミニウムガリウム（ＡｌＧａＮ）層や窒化ガリウム（ＧａＮ）層などの窒化物半導体層上にゲート電極を形成した半導体装置において、窒化物半導体層の表面準位にトラップされた電子により、表面のポテンシャルが揺らぐことにより、高いドレイン電圧動作時に準性的に測定した値によりドレイン電流が減少する現象（以下、電流コラプスという）が生じるという問題があった。本発明は、電流コラプスを抑制することができる窒化物半導体装置及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本願請求項１に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、該第１の窒化物半導体層の上に積層した前記III−Ｖ族窒化物半導体層からなり、アルミニウムを含まない第２の窒化物半導体層と、該第２の窒化物半導体層の一部を除去し、露出する前記第１の窒化物半導体層にショットキ接続する制御電極とを備え、前記第２の窒化物半導体層は、前記第１の窒化物半導体層より成膜温度の低い膜からなることを特徴とする。
【０００６】
本願請求項２に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むＶ族元素で構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置において、基板上に積層した前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層と、該第１の窒化物半導体層の上に積層した前記III−Ｖ族窒化物半導体層からなり、アルミニウムを含まない第２の窒化物半導体層と、該第２の窒化物半導体層の一部を除去し、露出する前記第１の窒化物半導体層にショットキ接続する制御電極とを備え、前記第２の窒化物半導体層は、微結晶構造からなることを特徴とする。
【０００７】
本願請求項３に係る発明は、請求項１または２いずれか記載の窒化物半導体装置において、前記第１の窒化物半導体層が少なくともアルミニウムを含む前記III−Ｖ族窒化物半導体層からなることを特徴とする。
【０００８】
本願請求項４に係る発明は、請求項１乃至３いずれか記載の窒化物半導体装置において、前記基板と前記第１の窒化物半導体層との間に、前記第１の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−Ｖ族窒化物半導体層からなる第３の窒化物半導体層を備えたことを特徴とする。
【０００９】
本願請求項５に係る発明は、請求項１乃至４いずれか記載の窒化物半導体装置において、前記第２の窒化物半導体層の制御電極形成予定領域の一部を除去し、露出する前記第１の窒化物半導体層にショットキ接続する制御電極と、前記第１の窒化物半導体層にオーミック接触するソース電極及びドレイン電極とを備え、前記第１の窒化物半導体層からなるチャネル、あるいは前記第３の窒化物半導体層と前記第１の窒化物半導体層との間に形成されるチャネルを流れる電流を前記制御電極に印加する電圧により制御することを特徴とする。
【００１０】
本願請求項６に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むＶ族元素とで構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置の製造方法において、基板上に、前記III−Ｖ族窒化物半導体層からなる第１の窒化物半導体層を形成する工程と、該第１の窒化物半導体層の上に、前記第１の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第２の窒化物半導体層を形成する工程と、  該第２の窒化物半導体層の制御電極形成予定領域の一部を除去し、前記第１の窒化物半導体層の一部を露出する凹部を形成する工程と、該凹部内に露出する前記第１の窒化物半導体層の上に制御電極を形成する工程とを含むことを特徴とする。
【００１１】
本願請求項７に係る発明は、ガリウム、アルミニウム、ホウ素及びインジウムからなる群のうち少なくとも１つからなるIII族元素と、窒素、リン及び砒素からなる群のうち少なくとも窒素を含むＶ族元素とで構成されたIII−Ｖ族窒化物半導体層からなる窒化物半導体装置の製造方法において、基板上に、前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含む第１の窒化物半導体層を形成する工程と、該第１の窒化物半導体層の上に、前記第１の窒化物半導体層を形成する際の成膜温度より低い温度で、前記III−Ｖ族窒化物半導体層からなり、かつアルミニウムを含まない微結晶構造からなる第２の窒化物半導体層を形成する工程と、該第２の窒化物半導体層の制御電極形成予定領域の一部を除去し、前記第１の窒化物半導体層の一部を露出する凹部を形成する工程と、該凹部内に露出する前記第１の窒化物半導体層の上に、該第１の窒化物半導体層にショットキ接触する制御電極を形成する工程とを含むことを特徴とする。  
【００１２】
本願請求項８に係る発明は、請求項６または７いずれか記載の窒化物半導体装置の製造方法において、前記基板上に、前記第１の窒化物半導体層のエネルギーギャップより小さいエネルギーギャップを持つ、前記III−Ｖ族窒化物半導体層からなる第３の窒化物半導体層を形成する工程を含み、該第３の窒化物半導体層上に、前記第１の窒化物半導体層を形成することを特徴とする。
【００１３】
本願請求項９に係る発明は、請求項６乃至８いずれか記載の窒化物半導体装置の製造方法において、前記第２の窒化物半導体層のソース電極及びドレイン電極形成予定領域の一部を除去し、前記第１の窒化物半導体層の一部を露出する別の凹部を形成する工程と、該別の凹部内に露出する前記第１の窒化物半導体層の上に、該第１の窒化物半導体層にオーミック接触するソース電極及びドレイン電極を形成する工程と、前記第２の窒化物半導体層の制御電極形成予定領域の一部を除去し、前記第１の窒化物半導体層の一部を露出する前記凹部を形成する工程と、該凹部内に露出する前記第１の窒化物半導体層の上に、該第１の窒化物半導体層にショットキ接触する制御電極を形成する工程とを含むことを特徴とする。
【発明の効果】
【００１４】
本発明による窒化物半導体装置は、制御電極を接触させる第１の窒化物半導体層（ショットキ層）上に少なくともアルミニウムを含まない第２の窒化物半導体層（キャップ層）を設け、キャップ層の一部をエッチング除去して形成した凹部内に制御電極を形成する構造とし、さらにキャップ層は、ショットキ層の成膜温度より低温で成長させ、絶縁性の高い微結晶構造とするため、表面準位にトラップされる電子の制御若しくは表面準位密度の低減により、電流コラプス現象が抑制され、高周波特性が改善される。
【００１５】
さらに本発明による窒化物半導体装置の製造方法は、通常の窒化物半導体装置の製造工程によるエピタキシャル成長温度の制御により、所望の構造の窒化物半導体装置を形成することができるため、製造工程の制御性が良く、特性の優れた窒化物半導体装置を歩留まり良く製造することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の窒化物半導体装置及びその製造方法について、それぞれ具体的に説明する。
【実施例１】
【００１７】
まず、本発明の窒化物半導体装置について、III−Ｖ族窒化物半導体装置であるＨＥＭＴを例にとり、詳細に説明する。図１は本発明の第１の実施例であるIII−Ｖ族窒化物半導体装置であるＨＥＭＴの断面図を示している。図１に示すように、サファイアからなる基板１１上に、厚さ３０ｎｍ程度の窒化ガリウム（ＧａＮ）からなるバッファ層１２、後述するキャリア供給層のエネルギーギャップより小さいエネルギーギャップを持ち、厚さ２μｍのノンドープ窒化ガリウム（ＧａＮ）からなるチャネル層１３、チャネル層１３との界面にキャリアとなる２次元電子ガス層を形成する厚さ１５ｎｍのｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層１４、厚さ３ｎｍのノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）からなるショットキ層１５、厚さ１０ｎｍの微結晶構造からなるノンドープ窒化ガリウム（ＧａＮ）からなるキャップ層１６を積層形成している。キャップ層１６の一部は除去され、ショットキ層１５が露出する凹部が形成されている。ゲート電極形成予定領域の凹部内に露出するショットキ層１５上には、ニッケル（Ｎｉ）／金（Ａｕ）の積層体等からなるゲート電極１７が形成され、ショットキ層１５との間にショットキ接触を形成している。またソース電極及びドレイン電極形成予定領域の凹部内に露出するショットキ層１５上には、キャリア供給層１４にオーミック接触するチタン（Ｔｉ）／アルミニウム（Ａｌ）からソース電極１８ａ、ドレイン電極１８ｂが形成されている。
【００１８】
微結晶構造からなるキャップ層１６は、ＭＯＣＶＤ（有機金属化学的気相堆積）法、ＭＢＥ（電子ビームエピタキシャル）法等によりキャリア供給層１４及びショットキ層１５の成膜温度より５００℃程度低い温度で成膜することにより、高い絶縁性の半導体層となる。具体的には、シート抵抗が１０９Ω／□以上の高抵抗となっている。
【００１９】
図１に示す構造の窒化物半導体装置であるＨＥＭＴのドレイン電流−電圧特性を図２に示す。比較のため、図６に示す構造のＨＥＭＴのドレイン電流−電圧特性を図３に示す。図２及び図３において、（ａ）〜（ｄ）はそれぞれ、ドレインのスイープ電圧が０〜１０Ｖ、０〜２０Ｖ、０〜３０Ｖ、０〜４０Ｖであり、ゲート電圧−４Ｖから＋２Ｖまでステップ１Ｖとして測定している。測定周期は１０ｍｓ、ゲート電圧はパルス幅３００μｓｅｃで印加され、ドレイン電圧はステップ的に０Ｖからそれぞれのスイープ電圧値に昇圧されている。
【００２０】
本発明と従来例を比較すると、ドレインのスイープ電圧を増加させた場合に、本発明の特性変動が少なく、従来例では非常に大きく特性が変動していることがわかる。図４は、その特性変動について比較したグラフであり、図２及び図３それぞれにおいて、ドレイン電圧１０Ｖ、ゲート電圧＋２Ｖにおけるドレイン電流を基準とし、スイープ電圧を増加させた場合のドレイン電流の変化の割合を示している。図４に示すように、従来例では、スイープ電圧が増加するに従い、ドレイン電流が大きく減少し、そのスイープ電圧４０Ｖでは２５％程度まで減少している。これに対し本発明では、９７％程度の電流が保持されている。このように本発明は、電流コラプスを抑制する効果が非常に大きいことがわかる。
【実施例２】
【００２１】
次に本願第２の発明の窒化物半導体装置の製造方法について、上記実施例１に示した構造のIII−Ｖ族窒化物半導体装置であるＨＥＭＴの製造方法を例にとり、説明する。
【００２２】
まず図５に示すように、サファイアからなる基板１１上にＭＯＣＶＤ法により、厚さ３０ｎｍ程度の窒化ガリウム（ＧａＮ）からなるバッファ層１２を成長させ、次に厚さ２μｍのノンドープ窒化ガリウム（ＧａＮ）からなるチャネル層１３、チャネル層１３との界面にキャリアとなる２次元電子ガス層を形成する厚さ１５ｎｍのｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）からなるキャリア供給層１４、厚さ３ｎｍのノンドープ窒化アルミニウムガリウム（ＡｌＧａＮ）からなるショットキ層１５とを、基板温度１０８０℃で順次成長させる。その後、基板温度を５５０℃に下げ、厚さ１０ｎｍのノンドープ窒化ガリウム（ＧａＮ）からなるキャップ層１６を成長させる。このように基板温度を低くして成長させることにより、キャップ層１６は、微結晶構造となり、絶縁特性の優れた層となる（図５ａ）。
【００２３】
次に、通常のリソグラフ法及びエッチング法により、ソース電極及びドレイン電極形成予定領域のキャップ層１６の一部を除去し（別の凹部の形成）、ショットキ層１５の一部を露出する。露出したショットキ層１５に電子ビーム蒸着法などにより、厚さ２０ｎｍのチタン（Ｔｉ）膜、厚さ２００ｎｍのアルミニウム（Ａｌ）膜を堆積させ、熱処理することにより、ショットキ層１５上に、キャリア供給層１４にオーミック接触するソース電極１８ａ、ドレイン電極１８ｂを形成する（図５ｂ）。
【００２４】
その後、通常のリソグラフ法及びエッチング法により、ゲート電極形成予定領域のキャップ層１６の一部を除去し（凹部の形成）、ショットキ層１５の一部を露出する（図５ｃ）。露出したショットキ層１５に電子ビーム蒸着法などにより、厚さ２０ｎｍのニッケル（Ｎｉ）膜、厚さ３００ｎｍの金（Ａｕ）膜等を積層して、パターニングすることにより、ショットキ層１５にショットキ接触するゲート電極１７を形成する（図５ｄ）。以下、通常の半導体装置の製造工程に従い、ＨＥＭＴを完成させる。
【００２５】
本実施例では、絶縁特性の優れた微結晶構造のキャップ層１６を形成する方法として、成長温度をチャネル層１３やキャリア供給層１４のエピタキシャル層の成長温度（１０８０℃）より低い５５０℃に設定することのみで形成するため、制御性が非常に良い。また本発明の製造方法は、通常の半導体装置の製造工程に従うため、極めて制御性良く、歩留まり良く製造することができる。
【００２６】
以上本発明の実施例について説明したが、本発明はこれらの実施例に限定されるものでなく種々変更可能である。例えば、ＨＥＭＴ構造の窒化物半導体装置の代わりに、不純物が添加された窒化物半導体層を能動層（チャネル層）とし、その上に上述のキャップ層１６が形成された構造で、キャップ層の一部をエッチング除去して形成した凹部内に制御電極が形成されるＦＥＴ構造とすることができる。また、窒化物半導体層は、ＧａＮ／ＡｌＧａＮ系に限定されるものではなく、第２の窒化物半導体層（上記実施例ではキャップ層１６に相当）は、ＧａＮ、ＩｎＮあるいはこれらの混晶化合物を含み、かつアルミニウムを含まない層で形成することができる。また第１の窒化物半導体層（上記実施例ではキャリア供給層１４及びショットキ層１５に相当）は、ＧａＮ、ＩｎＮ、ＡｌＮあるいはこれらの混晶半導体を含み、かつ少なくともアルミニウムを含む層で形成することができる。更にサファイア基板の代わりに炭化珪素（ＳｉＣ）基板を用いても良い。この場合、バッファ層１２は、窒化アルミニウム（ＡｌＮ）を用いるのが好ましい。
【００２７】
第１の窒化物半導体層とショットキ接触する制御電極及びオーミック接触するソース電極等の組成は、使用する窒化物半導体層の種類に応じて、適宜選択すればよい。また、ソース電極及びドレイン電極は、キャップ層１６をエッチング除去する代わりに、キャップ層１６にキャリア供給層１４に達するようにｎ型不純物イオンを注入し、ｎ型半導体領域を形成し、ｎ型半導体領域が形成されたキャップ層１６上に形成することもできる。
【図面の簡単な説明】
【００２８】
【図１】本発明の第１の実施例を説明する図である。
【図２】本発明の第１の実施例のドレイン電流−電圧特性を示す図である。
【図３】従来のこの種の窒化物半導体装置のドレイン電流−電圧特性を示す図である。
【図４】本発明の効果を説明する図である。
【図５】本発明の第２の実施例を説明する図である。
【図６】従来のこの種の窒化物半導体装置を説明する図である。
【符号の説明】
【００２９】
１１：基板、１２：バッファ層、１３：チャネル層、１４：キャリア供給層、１５：ショットキ層、１６：キャップ層、１７：ゲート電極、１８ａ：ソース電極、１８ｂ：ドレイン電極
【図１】
2005311029.tif 000003
【図２】
2005311029.tif 000004
【図３】
2005311029.tif 000005
【図４】
2005311029.tif 000006
【図５】
2005311029.tif 000007
【図６】
2005311029.tif 000008