(57)【要約】【課題】  多層基板の端部に配置された電子部品の位置ずれを防止する。【解決手段】  絶縁層と導体層とを交互に積層して構成された多層基板の部品搭載面の周縁部を除いた内側の部品搭載領域に電子部品を実装する半導体モジュールにおいて、前記多層基板の部品搭載面となる最上層の絶縁層では、前記周縁部に対して部品搭載領域の前記絶縁層の厚さを薄くして凹部を形成する。前記凹部を形成するによって、電子部品の位置ずれを防止することができるので、部品搭載禁止領域を縮小して半導体モジュールを小型化することができる。【選択図】        図２
2005197342.tif 000002
【特許請求の範囲】
【請求項１】
絶縁層と導体層とを交互に積層して構成された多層基板の部品搭載面の周縁部を除いた内側の部品搭載領域に電子部品を実装する半導体モジュールにおいて、
前記多層基板の部品搭載面となる最上層の絶縁層では、前記周縁部に対して部品搭載領域の前記絶縁層の厚さを薄くして凹部を形成することを特徴とする半導体モジュール。
【請求項２】
前記部品搭載領域の外周部に配置された電子部品について、部品搭載面の周縁部に隣接する電子部品の配置部分の絶縁層を薄くすることを特徴とする請求項１に記載の半導体モジュール。
【請求項３】
前記部品搭載領域の外周部について全域の絶縁層３ａを薄くすることを特徴とする請求項１に記載の半導体モジュール。
【請求項４】
前記部品搭載面の周縁部を除いた部品搭載領域全域の絶縁層を薄くすることを特徴とする請求項１に記載の半導体モジュール。
【請求項５】
前記多層基板の最上層の絶縁層を、他の絶縁層３ｂ，３ｃ，３ｄ，３ｅよりも厚くすることを特徴とする請求項１乃至請求項４の何れか一項に記載の半導体モジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体モジュールに関し、特に、高周波用の半導体モジュールに適用して有効な技術に関するものである。
【背景技術】
【０００２】
移動体通信の端末機器いわゆる携帯電話では、カメラ機能の搭載に見られる多機能化が進められており、今後更に多くの機能を携帯電話に内蔵することが予想される。このため、携帯電話に用いられる構成要素については、更なる小型化が求められている。
【０００３】
例えば、携帯電話の構成要素の一つである高周波増幅器に用いられる半導体モジュールでは、シート状の絶縁層と銅或いは銀等を用いた金属薄膜の導体層とを交互に積層して構成された多層基板の表側となる部品搭載面には、受動素子であるインダクタ、コンデンサ、抵抗等の電子部品を実装し、多層基板の裏側となる基板実装面には、配線基板等の基板実装のための外部端子を形成し、金属キャップ或いは樹脂封止体によって部品搭載面を覆ってある。
【０００４】
多層基板の最上層の配線端部には、インダクタ、コンデンサ、抵抗等の電子部品をハンダ等により実装するためのパッドを設け、多層基板の最下層の配線端部には基板実装のための外部端子を形成し、最上層の配線と最下層の配線とは、中間層の配線及び層間を連絡するビア配線によって電気的に接続されている。
【０００５】
多層基板には、能動素子である電子部品として、増幅用のＦＥＴ等が内部に形成された半導体装置が実装されているが、半導体装置の接続端子であるボンディングパッドと多層基板のパッドとを電気的に接続するボンディングワイヤのループの高さを吸収するために、多層基板に設けた凹部であるキャビティに半導体装置を収容し、半導体装置は中間層の配線にハンダ等により取り付けられている。
【０００６】
こうした半導体モジュールを小型化するために、下記特許文献１には、インダクタ、コンデンサ、分布定数線路、共振器、フィルタおよびバランなどを含むＲＦ用受動部品３６を多層基板の中間層に形成する技術が記載されている。
【０００７】
【特許文献１】特開２００２−９２２５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
前記多層基板の周縁部には、従来は２００μｍ〜２５０μｍ程度の幅に部品搭載禁止領域が設けられていた。前記電子装置の小型化に対応させて、高周波用半導体モジュールを小型化するために、この部品搭載禁止領域の幅を１００μｍ〜１５０μｍ程度に縮小することが考えられる。本発明者等は、部品搭載禁止領域を縮小した半導体モジュールの試作を行なってみたが、部品搭載禁止領域を縮小したことにより、多層基板の部品搭載禁止領域直近の端部に配置された電子部品が、取り付け時の位置ずれ等により部品搭載禁止領域を越えて取り付けられ、電子部品の一部分が部品搭載面を覆う樹脂封止体から露出してしまう事態が発生した。
【０００９】
本発明の課題は、これらの問題点を解決し、多層基板の端部に配置された電子部品の位置ずれを防止することが可能な技術を提供することにある。
本発明の前記ならびにその他の課題と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【課題を解決するための手段】
【００１０】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
絶縁層と導体層とを交互に積層して構成された多層基板の部品搭載面の周縁部を除いた内側の部品搭載領域に電子部品を実装する半導体モジュールにおいて、
前記多層基板の部品搭載面となる最上層の絶縁層では、前記周縁部に対して部品搭載領域の前記絶縁層の厚さを薄くして凹部を形成する。
【発明の効果】
【００１１】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
（１）本発明によれば、前記周縁部に対して部品搭載領域の前記絶縁層の厚さを薄くして凹部を形成するによって、電子部品の位置ずれを防止することができるという効果がある。
（２）本発明によれば、上記効果（１）により、部品搭載禁止領域を縮小して半導体モジュールを小型化することができるという効果がある。
（３）本発明によれば、上記効果（１）により、半導体モジュールを低背化することができるという効果がある。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を説明する。
なお、実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１３】
図１は、本発明の一実施の形態である半導体モジュールを示す平面図であり、図２は、図２中のａ‐ａ線に沿った縦断面図であり、図３は、図１中のｂ‐ｂ線に沿った縦断面図である。
【００１４】
本実施の形態の高周波用半導体モジュールで用いる多層基板１は、銅或いは銀等を用いた０．０１ｍｍ程度の金属薄膜の導体層２とセラミックス等を用いた厚さが０．１５ｍｍ程度のシート状の絶縁層３とを交互に積層して構成されている。この多層基板１では、６層の導体層２と５層の絶縁層３とを交互に積層したものを、低温焼成によって焼結させてある。
【００１５】
本実施の形態では、最上層の導体層２ａを１層目とし、中間層の導体層２ｂ，２ｃ，２ｄ，２ｅを上から順に２層目乃至５層目とし、最下層の導体層２ｆを６層目として説明する。絶縁層３についても、同様に上から順に１層目の絶縁層３ａ，２層目の絶縁層３ｂ，３層目の絶縁層３ｃ，４層目の絶縁層３ｄ，５層目の絶縁層３ｅと数えて説明する。多層基板１の最上層の導体層２ａと最下層の導体層２ｆとは、中間層の導体層２ｂ，２ｃ，２ｄ，２ｅ及び層間を連絡するビア配線４によって電気的に接続されている。
【００１６】
多層基板１の表側となる部品搭載面に形成された最上層の導体層２ａの端部には、実装する電子部品を接続するためのパッド５を設け、受動素子であるコンデンサ６、抵抗７、インダクタ８等の電子部品をハンダ９等により接続し、シリコーンレジンを用いた封止体１０によって部品搭載面を覆い、多層基板１の裏側となる基板実装面に形成された最下層の導体層２ｆの端部には、配線基板等の基板実装のための外部端子１１を形成してある。なお、図１では、説明のために封止体１０を透過させて示した。
【００１７】
多層基板には、能動素子の電子部品として高周波増幅用のＦＥＴ等が内部に形成された半導体装置１２が実装されているが、半導体装置１２の接続端子であるボンディングパッドと多層基板のパッド５とを電気的に接続するボンディングワイヤ１３のループの高さを吸収するために、多層基板１には、１層目及び２層目の絶縁層３ａ，３ｂを部分的に除去して設けた凹部であるキャビティ１４を設け、このキャビティ１４に半導体装置１２を収容し、半導体装置１２は３層目の導体層２ｃにハンダ９等により取り付けられている。
【００１８】
半導体装置１２の取り付けられた導体層２ｃは、接地配線となっており、半導体装置１２の発生した熱は、導体層２ｃからサーマルビアと呼ばれる複数のビア配線４と直下に位置する中間の導体層２ｄ，２ｅによって伝達され、最下層の導体層２ｆを利用した放熱板まで運ばれている。
【００１９】
多層基板の部品搭載面では、多層基板１の外周に沿った幅１００μｍ〜１５０μｍ程度の矩形環状の周縁部１５が部品搭載禁止領域となっており、この周縁部を除いた内側の領域が部品搭載領域となっている。本実施の形態の半導体モジュールでは、この部品搭載領域に絶縁層３ａを０．１ｍｍ程度薄くして０．０５ｍｍ程度の厚さにした凹部１６を形成してある。
【００２０】
図１、図２及び図３に示す例では、部品搭載領域の外周部に配置された電子部品については、部品搭載面の周縁部に隣接する電子部品の配置部分の絶縁層３ａを薄くして凹部１６を形成し、この凹部１６に電子部品を収容して、凹部１６に収容する電子部品は１層目の導体層２ａの端部となるパッド５に接続している。電子部品の配置部分では、電子部品の平面パターンに誤差の発生等を見込んだ所定のマージンを加えて平面パターンを設定してある。
【００２１】
このため、凹部１６では、周縁部１５が壁になって電子部品の移動が規制され、電子部品が位置ずれにより多層基板１の部品搭載禁止領域を越えた状態で接続されることがなく、封止体１０から電子部品が部分的に露出するのを防止することができる。
【００２２】
図４に示すのは、従来の半導体モジュールを示す縦断面図であり、多層基板１の部品搭載面は凹部１６が設けられていない平坦面となっており、リフロー時等に電子部品が位置ずれを起こした場合には、電子部品の移動を規制することができなかった。このため、部品搭載禁止領域の幅を縮小することが困難であった。
【００２３】
また、多層基板１の部品搭載領域の内方に配置されている電子部品については、位置ずれが生じても、封止体１０から露出することはないが、同様に凹部を形成して内方に配置されている電子部品を収容することによって、半導体モジュールの部品搭載面からの電子部品突出量が減少するため、半導体モジュールを厚さ方向に小型化する低背化が可能になる。
【００２４】
なお、電子部品について、例えばコンデンサ６は、１００５と呼称される１ｍｍ×０．５ｍｍ，ｔ＝０．５ｍｍのサイズのものが用いられており、インダクタも同等のサイズになっている。これに対して抵抗７は、０６０３と呼称される０．６ｍｍ×０．３ｍｍ，ｔ＝０．３ｍｍのサイズの比較的小さなものが用いられている。部品搭載面の内方に配置されている電子部品について、前記キャビティに収容するのは、比較的大きなサイズの電子部品に限定してもよい。
【００２５】
図５は、本発明の一実施の形態である半導体モジュールの変形例を示す平面図であり、図６は、図５中のａ‐ａ線に沿った縦断面図である。
この例では、部品搭載面の周縁部に隣接する部品搭載領域の外周部について全域の絶縁層３ａを薄くして凹部１６を形成し、この凹部１６に電子部品を収容して、凹部１６に収容する電子部品は１層目の導体層２ａの端部となるパッド５に接続している。
【００２６】
このため、凹部１６では、周縁部１５が壁になって電子部品の移動が規制され、電子部品が位置ずれにより多層基板１の部品搭載禁止領域を越えた状態で接続されることがなく、封止体１０から電子部品が部分的に露出するのを防止することができる。
【００２７】
また、多層基板１の部品搭載領域の内方に配置されている電子部品については、位置ずれが生じても、封止体１０から露出することはないが、同様に凹部を形成して内方に配置されている電子部品を収容することによって、半導体モジュールの部品搭載面からの電子部品突出量が減少するため、半導体モジュールを厚さ方向に小型化する低背化が可能になる。
【００２８】
図７は、本発明の一実施の形態である半導体モジュールの他の変形例を示す平面図であり、図８は、図７中のａ‐ａ線に沿った縦断面図である。
この例では、部品搭載面の部品搭載領域について全域の絶縁層３ａを薄くして凹部１６を形成し、この凹部１６に電子部品を収容して、凹部１６に収容する電子部品は１層目の導体層２ａの端部となるパッド５に接続している。
【００２９】
このため、凹部１６では、周縁部１５が壁になって電子部品の移動が規制され、電子部品が位置ずれにより多層基板１の部品搭載禁止領域を越えた状態で接続されることがなく、封止体１０から電子部品が部分的に露出するのを防止することができる。
【００３０】
また、多層基板１の部品搭載領域の全域が凹部１６とすることによって、半導体モジュールの部品搭載面からの電子部品突出量が減少するため、半導体モジュールを厚さ方向に小型化する低背化が可能になる。
【００３１】
前述した実施の形態の半導体モジュールの多層基板１では、部品搭載面の周縁部１５を除いた内側の部品搭載領域の絶縁層３ａを薄くして凹部１６を形成してあるが、図９に示すように、部品搭載面となる最上層の絶縁層３ａを、例えば０．２ｍｍ〜０．３ｍｍ程度に、他の絶縁層３ｂ，３ｃ，３ｄ，３ｅよりも厚くしておいて、部分的に０．１５ｍｍ〜０．２５ｍｍ程度薄くして、部品搭載領域に凹部１６を形成することも可能である。最上層の絶縁層３ａを厚くすることによって、周縁部１５の高さが増すことになり、電子部品の移動をより効果的に規制することができる。
【００３２】
加えて、最上層の導電層３ａと下層の導電層３ｂとの間隔が広がるため、配線間の容量減少等により電気的な特性が向上する。なお、最上層の絶縁層３ａを厚くしても、電子部品の高さを越えない限り半導体モジュールの高さを増加させることはない。また、最上層の絶縁層３ａを厚くしても、他の絶縁層３ｂ，３ｃ，３ｄ，３ｅの厚さを均等に薄くして、多層基板１の厚さを現状と同等に保つことも可能である。
【００３３】
以上、本発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【図面の簡単な説明】
【００３４】
【図１】本発明の一実施の形態である半導体モジュールを示す平面図である。
【図２】図１中のａ‐ａ線に沿った縦断面図である。
【図３】図１中のｂ‐ｂ線に沿った縦断面図である。
【図４】従来の半導体モジュールを示す縦断面図である。
【図５】本発明の一実施の形態である半導体モジュールの変形例を示す平面図である。
【図６】図５中のａ‐ａ線に沿った縦断面図である。
【図７】本発明の一実施の形態である半導体モジュールの他の変形例を示す平面図である。
【図８】図７中のａ‐ａ線に沿った縦断面図である。
【図９】本発明の一実施の形態である半導体モジュールの他の変形例を示す縦断面図である。
【符号の説明】
【００３５】
１…多層基板、２…導体層、３…絶縁層、４…ビア配線、５…パッド、６…コンデンサ、７…抵抗、８…インダクタ、９…ハンダ、１０…封止体、１１…外部端子、１２…半導体装置、１３…ボンディングワイヤ、１４…キャビティ、１５…周縁部、１６…凹部
【図１】
2005197342.tif 000003
【図２】
2005197342.tif 000004
【図３】
2005197342.tif 000005
【図４】
2005197342.tif 000006
【図５】
2005197342.tif 000007
【図６】
2005197342.tif 000008
【図７】
2005197342.tif 000009
【図８】
2005197342.tif 000010
【図９】
2005197342.tif 000011