(57)【要約】【課題】表示装置の外部から発信される命令が当該表示装置の表示に反映されないことに起因する表示装置の誤動作を防止する。【解決手段】外部装置であるＣＰＵ１と表示装置内のインターフェースコントロールＩＣ２とを接続している、ライトプロテクト信号ＷＣ９とチップセレクト信号ＳＣＳ１０とをそれぞれ伝送する信号線が双方向通信の機能を有する構成とする。ＣＰＵ１にはＮＡＮＤ回路１５が設けられ、当該ＮＡＮＤ回路１５から出力される信号は、ＣＰＵ１からの命令信号の発信をオン又はオフするスイッチＳＷ１４として機能する。表示装置内でデータ送受信が行われている期間中、インターフェースコントロールＩＣ２は、ライトプロテクト信号ＷＣ９とチップセレクト信号ＳＣＳ１０の論理値を「１」に設定する。【選択図】図２
2005063294.tif 000002
【特許請求の範囲】
【請求項１】
外部装置とのデータの入出力を制御するインターフェース制御手段と、
書き換え自在の不揮発性メモリとを備え、
前記インターフェース制御手段は、
前記外部装置と前記インターフェース制御手段とを接続する少なくとも１つの信号線に信号を出力する入出力手段を含み、
前記入出力手段は、
前記インターフェース制御手段が前記不揮発性メモリとの間でデータを送受信している間に、前記インターフェース制御手段が命令信号を受け付けない旨を示す信号である命令禁止信号を出力することを特徴とする表示装置。
【請求項２】
前記入出力手段は、
前記外部装置から入力されるデータが書き込み用データであるか否かを識別するための第１の制御信号を前記外部装置から送信するための第１の信号線と、
前記外部装置から入力されるデータが前記不揮発性メモリへの書き込み用データであるか否かを識別するための第２の制御信号を前記外部装置から送信するための第２の信号線とに接続され、
前記第１及び第２の信号線を用いて前記外部装置に前記命令禁止信号を送信することを特徴とする、請求項１に記載の表示装置。
【請求項３】
請求項１または２に記載の表示装置と、
前記外部装置とを備え、
前記外部装置は、前記命令禁止信号を受け取り、前記命令禁止信号に基づいて前記インターフェース制御手段への命令信号の出力を抑止することを特徴とする表示システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置に関し、特に、シリアルコントロール方式によって外部装置とのデータ入出力が制御される表示装置に関する。
【背景技術】
【０００２】
近年、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ  Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ  Ｏｎｌｙ  Ｍｅｍｏｒｙ：書き換え自在の不揮発性メモリ）が内蔵されている表示装置が知られている。表示装置に内蔵されているＥＥＰＲＯＭは、例えば、表示装置の仕様に関する情報を格納するために用いられている。表示装置の仕様に関する情報とは、例えば画素数、サイズ、生産時期の履歴、および輝度などの情報である。このような情報をあらかじめＥＥＰＲＯＭに書き込むことにより、表示装置を使用するときにＥＥＰＲＯＭから当該情報を読み込むことができる。また、表示装置内のデータを保護するために保護用のキーを設定し、ＣＰＵから送られたキーがあらかじめ設定されたキーと一致した場合のみＥＥＰＲＯＭへの書き込みが可能な表示装置もある。また、表示装置には、外部装置とのデータの入出力を制御する集積回路（以下「インターフェースコントロールＩＣ」という）が設けられている。表示装置内部におけるＥＥＰＲＯＭの配置の形式としては、ＥＥＰＲＯＭと外部装置とのデータ通信がインターフェースコントロールＩＣを介して可能となる位置にＥＥＰＲＯＭが配置される形式と、ＥＥＰＲＯＭが外部装置と直接データ通信が可能となる位置にＥＥＰＲＯＭが配置される形式とが知られている。
【０００３】
また、表示の設定に関する情報（以下「設定情報」という）をＥＥＰＲＯＭに格納している表示装置もある。設定情報とは、例えばブライト、コントラスト、ガンマ、水平表示位置および垂直表示位置などの情報である。この表示装置の電源を投入すると設定情報がＥＥＰＲＯＭからインターフェースコントロールＩＣに読み込まれ、その設定情報に基づいて当該インターフェースコントロールＩＣ内の設定や周辺ＩＣ類の設定が行われ、表示装置が起動する。これにより、ＥＥＰＲＯＭのデータを変更することにより表示装置に様々な設定を行うことが可能となっている。表示装置起動後は、外部からインターフェースコントロールＩＣ内の設定変更が可能となっており、外部からの設定変更に基づいて表示が変更される。この場合にはＥＥＰＲＯＭのデータは書き換えられないため、再度電源を投入したときには当初からＥＥＰＲＯＭに格納されている設定情報に基づいて表示装置が起動する。
【０００４】
図１３は、特表平８−５０６６８０号公報に開示された電子的装置の構成図である。この電子的装置１０３にはＲＦ送受信機１０５とインタフェース１０９とＥＥＰＲＯＭ１０７とが備えられており、その電子的装置１０３内のＥＥＰＲＯＭ１０７にはＲＦ送受信機１０５の特性を表す情報が格納されている。この電子的装置１０３は制御バス１１３によりホストコンピュータ１０１と接続されており、ホストコンピュータ１０１は電子的装置１０３内のインタフェース１０９を介してＥＥＰＲＯＭ１０７からのデータの読み込みとＥＥＰＲＯＭ１０７へのデータの書き込みができる。
【０００５】
上記従来技術に基づき、電源を再投入したときに前回の設定変更に基づいて起動するように、インターフェースコントロールＩＣを介してＥＥＰＲＯＭのデータが書き換えられる表示装置もある。そのような表示装置において、外部装置と表示装置内部との間のデータの入出力を制御する方式としてシリアルコントロール方式が知られている。なお、シリアルコントロール方式とは、１ビット毎にデータが伝送されるシリアルデータ入力／出力信号（以下「ＳＤＡ」という）による装置間のデータ通信方式である。以下、シリアルコントロール方式の中でも代表的な方法である２線式による方法（Ｉ２Ｃバス方式）について説明する。
【０００６】
図１４は、Ｉ２Ｃバス方式によるデータ通信におけるＳＤＡの構成図である。図１４に示すとおりＳＤＡは先頭から順に、「ＳＴＡＲＴ」、スレーブアドレス、「Ｒ／Ｗ」、アクノリッジ信号、アドレス（以下、本説明において一般的な意味で用いる「アドレス」という語句と区別するため「構成内アドレス」という）、アクノリッジ信号、「ＤＡＴＡ」、アクノリッジ信号および「ＳＴＯＰ」で構成される。「ＳＴＡＲＴ」は、データ転送の開始を表す信号である。スレーブアドレスは、データ転送先の装置のアドレスである。例えば、ＥＥＰＲＯＭやインターフェースコントロールＩＣのアドレスである。「Ｒ／Ｗ」は、処理が読み込みであるのかそれとも書き込みであるのかを示している。「Ｒ／Ｗ」は、処理が読み込みである場合には「１」に設定され、処理が書き込みである場合には「０」に設定される。「Ｒ／Ｗ」の次のアクノリッジ信号は、データ転送先からデータ転送元への応答信号である。構成内アドレスは、スレーブアドレスで示された装置内においてデータ入出力を行うアドレスである。例えば、ＥＥＰＲＯＭ内のデータ格納先のアドレスや液晶コントロール内のＤＡコンバータ、ＡＤコンバータおよび液晶パネルなどのアドレスである。構成内アドレスの次のアクノリッジ信号は、データ転送先からデータ転送元への応答信号である。「ＤＡＴＡ」は、送受信されるデータである。「ＤＡＴＡ」の次のアクノリッジ信号は、データ転送先がデータを正常に受信したことをデータ転送元に知らせる応答信号である。
【０００７】
Ｉ２Ｃバス方式によるデータ通信が行われている表示装置では、次のようなデータ入出力、すなわち、インターフェースコントロールＩＣから外部装置へのデータの読み込み、外部装置からインターフェースコントロールＩＣへのデータの書き込み、ＥＥＰＲＯＭから外部装置へのデータの読み込み、外部装置からＥＥＰＲＯＭへのデータの書き込み、および、ＥＥＰＲＯＭからインターフェースコントロールＩＣへのデータの書き込みがある。
【０００８】
この方式において、処理が書き込みであるのかそれとも読み込みであるのかは、ＳＤＡ内の「Ｒ／Ｗ」とライトプロテクト信号（第１の制御信号）（以下「ＷＣ」という）とによって区別される。図１５は、Ｉ２Ｃバス方式によるデータ通信においてデータの書き込みが行われるときの信号の構成図である。図１５に示すように、書き込み処理のときには、ＳＤＡ内の「Ｒ／Ｗ」は「０」に設定され、ＷＣも「０」に設定される。このとき、書き込み先（データ転送先）は、ＳＤＡ内のスレーブアドレスと構成内アドレスとによって区別される。
【特許文献１】特表平８−５０６６８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
また、本願出願人は、ＥＥＰＲＯＭへの誤書き込みを防止するため、ＷＣに加えチップセレクト信号（第２の制御信号）（以下「ＳＣＳ」という）をＥＥＰＲＯＭへの書き込み処理であるか否かを区別するための信号として利用した表示装置の発明を出願している。（特願２００３−４７５９４）
【００１０】
ところが、上述のようなシリアルコントロール方式によるデータ通信では、ＥＥＰＲＯＭからインターフェースコントロールＩＣへのデータの書き込み処理中には、表示装置の外部からインターフェースコントロールＩＣへの命令信号が出力されても、その命令信号はインターフェースコントロールＩＣには受け付けられない。このため、表示装置の外部から出力される命令信号が表示装置の表示に反映されず、所望の表示結果が得られないことがある。
【００１１】
そこで、本発明では、表示装置の外部から出力される命令信号が当該表示装置の表示に反映されないことに起因する表示装置の誤動作を防止することを目的とする。
【課題を解決するための手段】
【００１２】
第１の発明は、外部装置とのデータの入出力を制御するインターフェース制御手段と、
書き換え自在の不揮発性メモリとを備え、
前記インターフェース制御手段は、
前記外部装置と前記インターフェース制御手段とを接続する少なくとも１つの信号線に信号を出力する入出力手段を含み、
前記入出力手段は、
前記インターフェース制御手段が前記不揮発性メモリとの間でデータを送受信している間に、前記インターフェース制御手段が命令信号を受け付けない旨を示す信号である命令禁止信号を出力することを特徴とする表示装置。
【００１３】
第２の発明は、第１の発明において、
前記入出力手段は、
前記外部装置から入力されるデータが書き込み用データであるか否かを識別するための第１の制御信号を前記外部装置から送信するための第１の信号線と、
前記外部装置から入力されるデータが前記不揮発性メモリへの書き込み用データであるか否かを識別するための第２の制御信号を前記外部装置から送信するための第２の信号線とに接続され、
前記第１及び第２の信号線を用いて前記外部装置に前記命令禁止信号を送信することを特徴とする。
【００１４】
第３の発明は、
第１の発明又は第２の発明の表示装置と、
前記外部装置とを備え、
前記外部装置は、前記命令禁止信号を受け取り、前記命令禁止信号に基づいて前記インターフェース制御手段への命令信号の出力を抑止することを特徴とする表示システム。
【発明の効果】
【００１５】
上記第１の発明によれば、表示装置の内部でデータ送受信が行われている期間中には、表示装置内のインターフェース制御手段から外部装置への命令禁止信号が出力される。これにより、命令信号が表示装置に受け付けられる期間と受け付けられない期間とが外部装置に区別される。このため、命令信号が表示装置に受け付けられる期間中のみ外部装置が表示装置への命令信号を出力することにより、命令信号が表示装置の表示に反映されないことに起因する表示装置の誤動作を防止することができる。
【００１６】
上記第２の発明によれば、外部装置から入力されるデータが書き込み用データであるか否かを識別するための第１の制御信号を送信する第１の信号線と、外部装置から入力されるデータが前記不揮発性メモリへの書き込み用データであるか否かを識別するための第２の制御信号を送信する第２の信号線とを用いて、表示装置から外部装置に命令禁止信号が送信される。このため、信号線を新たに備えることなく、誤動作を防止できる表示装置が実現される。
【００１７】
上記第３の発明によれば、表示装置から外部装置に命令禁止信号が送信されると、当該外部装置は、表示装置への命令信号の出力を抑止する。これにより、命令信号が表示装置に受け付けられない期間中には、外部装置から表示装置への命令信号は出力されない。このため、誤動作を効果的に防止できる表示装置を備えた表示システムが実現される。
【発明を実施するための最良の形態】
【００１８】
以下、添付図面を参照しつつ本発明の一実施形態について説明する。
【００１９】
＜１．表示装置の構成＞
図１は、本実施形態に係る表示装置の全体構成図である。液晶モジュール１００は、液晶コントロール７と、ＥＥＰＲＯＭ６とを備えており、液晶コントロール７は、インターフェースコントロールＩＣ２と、液晶パネル３と、ＡＤコンバータ４と、ＤＡコンバータ５とによって構成されている。また、インターフェースコントロールＩＣ２は揮発性メモリ（ＲＡＭ）を有しており、その揮発性メモリには液晶パネル設定データ格納部１２とＤＡＣ用設定データ格納部１３とからなる表示制御用データ格納部が含まれている。液晶モジュール１００は、外部装置であるＣＰＵ１によってシリアルコントロール方式で制御されている。ブライト、コントラスト、ガンマ、水平表示位置および垂直表示位置などの設定をするための命令は、ＣＰＵ１からインターフェースコントロールＩＣ２を介してＤＡコンバータ５等に対して行われる。ＥＥＰＲＯＭ６は、インターフェースコントロールＩＣ２を介してＣＰＵ１とデータ通信ができるように配置されている。これによりＣＰＵ１からＥＥＰＲＯＭ６への命令は、インターフェースコントロールＩＣ２を介して行われる。
【００２０】
図２は、本実施形態に係る表示装置とその外部装置であるＣＰＵ１とのインターフェース部分の構成を示すブロック図である。このＣＰＵ１と表示装置内のインターフェースコントロールＩＣ２とは、シリアルクロック信号（以下「ＳＣＬ」という）８とＳＤＡ１１とＷＣ（第１の信号線）９とＳＣＳ（第２の信号線）１０とをそれぞれ伝送する４本の信号線によって接続されている。また、ＣＰＵ１には、ＷＣ９とＳＣＳ１０との論理積の否定を示す信号を出力するＮＡＮＤ回路１５が設けられている。ＮＡＮＤ回路１５から出力される信号は、ＣＰＵ１内部でフィードバックされるとともに、上述した４本の信号線に設けられたスイッチＳＷ１４をオン／オフする制御信号として機能している。また、ＣＰＵ１は、そのフィードバックされた信号によって、インターフェースコントロールＩＣ２が命令信号を受け付けないことを認識することができる。
【００２１】
また、この表示装置のインターフェースコントロールＩＣ２内には、図２に示すような入出力回路１６が設けられている。入出力回路１６内において、ＷＣ９を伝送する信号線は、表示装置内でプルアップ抵抗Ｒ１を介して電源ラインＶＣＣに接続されている。このため、ハイ・インピーダンス状態の時（以下「無信号時」という）には、ＷＣ９の論理値は「１」になる。一方、ＳＣＳ１０を伝送する信号線は、表示装置内でプルダウン抵抗Ｒ２を介して接地されている。このため、無信号時には、ＳＣＳ１０の論理値は「０」になる。さらに、ＷＣ９を伝送する信号線とＳＣＳ１０を伝送する信号線とは、入出力回路１６内でそれぞれバッファ及びスリーステートバッファと接続されている。これにより、この表示装置は、従来ＣＰＵ１が出力したＷＣ９とＳＣＳ１０とをそれぞれインターフェースコントロールＩＣ２に送信するために使用されていた信号線を用いて、ＣＰＵ１に所望の信号を送信することができる。
【００２２】
図３は、本実施形態においてＣＰＵ１とインターフェースコントロールＩＣ２とのデータ通信に用いられる信号を表すブロック図である。図３に示すように、ＣＰＵ１とインターフェースコントロールＩＣ２とのデータ通信にはＳＣＬ８とＷＣ９とＳＣＳ１０とＳＤＡ１１とが用いられる。ここで、ＳＣＬ８は、ＣＰＵ１からインターフェースコントロールＩＣ２へ単方向に伝送される信号であるが、ＷＣ９とＳＣＳ１０とＳＤＡ１１とは、ＣＰＵ１とインターフェースコントロールＩＣ２との間で双方向に伝送される信号である。
【００２３】
インターフェースコントロールＩＣ２からＣＰＵ１へのデータの読み込みは、ＳＣＬ８とＳＤＡ１１とによって行われる。一方、ＣＰＵ１からインターフェースコントロールＩＣ２へのデータの書き込みは、ＳＣＬ８とＷＣ９とＳＣＳ１０とＳＤＡ１１とによって行われる。
【００２４】
図４は、本実施形態においてインターフェースコントロールＩＣ２とＥＥＰＲＯＭ６とのデータ通信に用いられる信号を表すブロック図である。図４に示すように、インターフェースコントロールＩＣ２とＥＥＰＲＯＭ６とのデータ通信にはＳＣＬ８とＷＣ９とＳＤＡ１１とが用いられる。ここで、ＳＣＬ８とＷＣ９とは、インターフェースコントロールＩＣ２からＥＥＰＲＯＭ６へ単方向に伝送される信号であるが、ＳＤＡ１１は、インターフェースコントロールＩＣ２とＥＥＰＲＯＭ６との間で双方向に伝送される信号である。
【００２５】
ＥＥＰＲＯＭ６からインターフェースコントロールＩＣ２へのデータの読み込みは、ＳＣＬ８とＳＤＡ１１とによって行われる。インターフェースコントロールＩＣ２からＥＥＰＲＯＭ６へのデータの書き込みは、ＳＣＬ８とＷＣ９とＳＤＡ１１とによって行われる。
【００２６】
＜２．データ入出力＞
次に、液晶コントロール７およびＥＥＰＲＯＭ６に対するデータの入出力処理について説明する。
図５は、本実施形態に係る表示装置においてデータ通信に用いられる信号の設定値を示す図である。なお、図５において、「ＣＰＵ→Ｉ／Ｆ  Ｃ−ＩＣ」と記している欄にはＣＰＵ１からインターフェースコントロールＩＣ２に発信される信号の構成を示し、「Ｉ／Ｆ  Ｃ−ＩＣ→ＥＥＰＲＯＭ」と記している欄にはインターフェースコントロールＩＣ２からＥＥＰＲＯＭ６に発信される信号の構成を示している。但し、＃３で示す信号は、インターフェースコントロールＩＣ２からＣＰＵ１に発信される。また、図６は、Ｉ２Ｃバス方式によるデータ通信におけるスレーブアドレスの設定値の一例を示した図である。本説明において液晶コントロール７のスレーブアドレスは（Ａ０，Ａ１，Ａ２）＝（１，１，１）、ＥＥＰＲＯＭ６のスレーブアドレスは（Ａ０，Ａ１，Ａ２）＝（０，０，０）と設定されているが、スレーブアドレスの設定値はこれに限定されるものではない。
【００２７】
＜２．１  液晶コントロールから外部装置へのデータの読み込み＞
液晶コントロール７から外部のＣＰＵ１へのデータの読み込みが行われる場合、ＣＰＵ１において、図５に示すように、ＳＤＡ１１のスレーブアドレスは（Ａ０，Ａ１，Ａ２）＝（１，１，１）に設定される。ＷＣ９は、「１」に設定される、もしくは、無信号状態とされる。ＳＣＳ１０は、「０」に設定される、もしくは、無信号状態とされる。また、ＳＤＡ１１の「Ｒ／Ｗ」は「１」に設定される。一方、インターフェースコントロールＩＣ２内において、ＷＣ９を送信するための信号線と接続されているスリーステートバッファ１７はハイ・インピーダンス状態とされ、ＳＣＳ１０を送信するための信号線と接続されているスリーステートバッファ１８もハイ・インピーダンス状態とされる。この構成で、ＳＣＬ８と同期したＳＤＡ１１が外部のＣＰＵ１から発信されると、ＳＤＡ１１の構成内アドレスで指定されたアドレスに格納されているデータがＣＰＵ１に読み込まれる。
【００２８】
図７は、本実施形態において液晶コントロール７から外部のＣＰＵ１へのデータの読み込みの際のデータの流れを表すブロック図である。例えば、ＳＤＡ１１の構成内アドレスに液晶パネル３のアドレスが指定されると、液晶パネル３の設定情報を格納している液晶パネル設定データ格納部１２からインターフェースコントロールＩＣ２を介してＣＰＵ１にデータが読み込まれる。また、ブライトやコントラストやガンマなどの設定に使用されるＤＡコンバータ５のデータはＤＡＣ用設定データ格納部１３に格納されているが、ＳＤＡ１１の構成内アドレスにＤＡコンバータ５のアドレスが指定されると、ＤＡＣ用設定データ格納部１３からインターフェースコントロールＩＣ２を介してＣＰＵ１にデータが読み込まれる。また、ＡＤコンバータ４には温度センサやフォトセンサが接続されることがある。ＳＤＡ１１の構成内アドレスにＡＤコンバータ４のアドレスが指定されると、温度や光の強度などの情報がインターフェースコントロールＩＣ２を介してＣＰＵ１に読み込まれる。
なお、ＳＣＬ８とＳＤＡ１１とはＥＥＰＲＯＭ６にも到達するが、ＳＤＡ１１のスレーブアドレスに指定されているアドレスがＥＥＰＲＯＭ６のアドレスではないのでＥＥＰＲＯＭ６からのデータの読み込みは行われない。
【００２９】
＜２．２  外部装置から液晶コントロールへのデータの書き込み＞
外部のＣＰＵ１から液晶コントロール７へのデータの書き込みが行われる場合、ＣＰＵ１において、図５に示すように、ＳＤＡ１１のスレーブアドレスは（Ａ０，Ａ１，Ａ２）＝（１，１，１）に設定される。ＷＣ９は、「０」に設定される。ＳＣＳ１０は、「０」に設定される、もしくは、無信号状態とされる。また、ＳＤＡ１１の「Ｒ／Ｗ」は「０」に設定される。一方、インターフェースコントロールＩＣ２内において、ＷＣ９を送信するための信号線と接続されているスリーステートバッファ１７はハイ・インピーダンス状態とされ、ＳＣＳ１０を送信するための信号線と接続されているスリーステートバッファ１８もハイ・インピーダンス状態とされる。この構成で、ＳＣＬ８と同期したＳＤＡ１１が外部のＣＰＵ１から発信されると、ＳＤＡ１１の構成内アドレスで指定されたアドレスにデータが書き込まれる。
【００３０】
図８は、本実施形態において外部のＣＰＵ１から液晶コントロール７へのデータの書き込みの際のデータの流れを表すブロック図である。例えば、液晶パネル３のデータを変更する場合、ＳＤＡ１１の構成内アドレスに液晶パネル３のアドレスが指定される。これにより、ＳＤＡ１１の「ＤＡＴＡ」の内容がインターフェースコントロールＩＣ２を介して液晶パネル３に書き込まれる。その際、液晶パネル３に書き込まれたデータはインターフェースコントロールＩＣ２内の液晶パネル設定データ格納部１２にも書き込まれる。また、ブライトやコントラストやガンマなどの設定を変更する場合、ＳＤＡ１１の構成内アドレスにＤＡコンバータ５のアドレスが指定される。これにより、ＳＤＡ１１の「ＤＡＴＡ」の内容がインターフェースコントロールＩＣ２を介してＤＡコンバータ５に書き込まれる。その際、ＤＡコンバータ５に書き込まれたデータはインターフェースコントロールＩＣ２内のＤＡＣ用設定データ格納部１３にも書き込まれる。
なお、ＳＣＬ８とＷＣ９とＳＤＡ１１とはＥＥＰＲＯＭ６にも到達するが、ＳＤＡ１１のスレーブアドレスに指定されているアドレスがＥＥＰＲＯＭ６のアドレスではないのでＥＥＰＲＯＭ６へのデータの書き込みは行われない。
【００３１】
＜２．３  ＥＥＰＲＯＭから外部装置へのデータの読み込み＞
ＥＥＰＲＯＭ６から外部のＣＰＵ１へのデータの読み込みが行われる場合、ＣＰＵ１において、図５に示すように、ＳＤＡ１１のスレーブアドレスは（Ａ０，Ａ１，Ａ２）＝（０，０，０）に設定される。ＷＣ９は、「１」に設定される、もしくは、無信号状態とされる。ＳＣＳ１０は、「０」に設定される、もしくは、無信号状態とされる。また、ＳＤＡ１１の「Ｒ／Ｗ」は「１」に設定される。一方、インターフェースコントロールＩＣ２内において、ＷＣ９を送信するための信号線と接続されているスリーステートバッファ１７はハイ・インピーダンス状態とされ、ＳＣＳ１０を送信するための信号線と接続されているスリーステートバッファ１８もハイ・インピーダンス状態とされる。この構成で、ＳＣＬ８と同期したＳＤＡ１１がＣＰＵ１から発信されると、ＳＣＬ８とＷＣ９とＳＣＳ１０とＳＤＡ１１とに基づいてインターフェースコントロールＩＣ２からＥＥＰＲＯＭ６にＳＣＬ８とＳＤＡ１１とが発信される。そして、インターフェースコントロールＩＣ２からＥＥＰＲＯＭ６に発信されたＳＣＬ８とＳＤＡ１１とに基づいて、ＳＤＡ１１の構成内アドレスで指定されたアドレスに格納されているＥＥＰＲＯＭ６のデータが図９に示すようにインターフェースコントロールＩＣ２を介してＣＰＵ１に読み込まれる。
【００３２】
＜２．４  外部装置からＥＥＰＲＯＭへのデータの書き込み＞
外部のＣＰＵ１からＥＥＰＲＯＭ６へのデータの書き込みが行われる場合、ＣＰＵ１において、図５に示すように、ＳＤＡ１１のスレーブアドレスは（Ａ０，Ａ１，Ａ２）＝（０，０，０）に設定される。ＷＣ９は、「０」に設定される。ＳＣＳ１０は、「１」に設定される。また、ＳＤＡ１１の「Ｒ／Ｗ」は「０」に設定される。一方、インターフェースコントロールＩＣ２内において、ＷＣ９を送信するための信号線と接続されているスリーステートバッファ１７はハイ・インピーダンス状態とされ、ＳＣＳ１０を送信するための信号線と接続されているスリーステートバッファ１８もハイ・インピーダンス状態とされる。この構成で、ＳＣＬ８と同期したＳＤＡ１１がＣＰＵ１から発信されると、ＳＣＬ８とＷＣ９とＳＤＡ１１とＳＣＳ１０とに基づいてインターフェースコントロールＩＣ２からＥＥＰＲＯＭ６にＳＣＬ８とＷＣ９とＳＤＡ１１とが発信される。そして、インターフェースコントロールＩＣ２からＥＥＰＲＯＭ６に発信されたＳＣＬ８とＷＣ９とＳＤＡ１１とに基づいて、ＳＤＡ１１の「ＤＡＴＡ」の内容が図１０に示すようにインターフェースコントロールＩＣ２を介してＥＥＰＲＯＭ６に書き込まれる。
【００３３】
＜３.  インターフェースコントロールＩＣからＣＰＵへの命令禁止信号の発信＞
前述のとおり、従来の構成では、ＥＥＰＲＯＭ６内のデータのインターフェースコントロールＩＣ２への書き込み処理中には、ＣＰＵ１がインターフェースコントロールＩＣ２に書き込みもしくは読み込みを指示する命令信号を発信しても、インターフェースコントロールＩＣ２は当該命令信号を受け取ることができず、その命令は実行されない。そこで、本実施形態では、ＥＥＰＲＯＭ６内のデータのインターフェースコントロールＩＣ２への書き込み処理中には、インターフェースコントロールＩＣ２からＣＰＵ１へ命令信号を受け付けない旨を示す信号（以下「命令禁止信号」という）が発信される。
【００３４】
本実施形態に係る表示装置では、電源が投入されると、ＥＥＰＲＯＭ６内のデータが液晶コントロール７に読み込まれる。このとき、インターフェースコントロールＩＣ２内において、ＷＣ９を送信するための信号線と接続されているスリーステートバッファ１７は論理値が「１」である信号を出力する、もしくは、スリーステートバッファ１７はハイ・インピーダンス状態とされる。これにより、ＷＣ９は「１」に設定される。また、ＳＣＳ１０を送信するための信号線と接続されているスリーステートバッファ１８は、論理値が「１」である信号を出力する。これにより、ＳＣＳ１０は「１」に設定される。そして、この「１」に設定されたＷＣ９と「１」に設定されたＳＣＳ１０とによって命令禁止信号が構成される。命令禁止信号がインターフェースコントロールＩＣ２からＣＰＵ１に送信されると、インターフェースコントロールＩＣ２が命令禁止信号を受け付けないことがＣＰＵ１に認識される。このため、ＣＰＵ１からインターフェースコントロールＩＣ２へ書き込み命令や読み込み命令を示す信号は発信されない。そして、インターフェースコントロールＩＣ２からＣＰＵ１に命令禁止信号が発信されている期間中に、インターフェースコントロールＩＣ２はＥＥＰＲＯＭ６に読み込み命令を示す信号を発信する。具体的には、スレーブアドレスが（Ａ０，Ａ１，Ａ２）＝（０，０，０）に設定されているＳＤＡ１１がＳＣＬ８と同期して発信される。また、ＳＤＡ１１の「Ｒ／Ｗ」は「１」に設定される。これにより、ＳＤＡ１１の構成内アドレスで指定されたアドレスに格納されているＥＥＰＲＯＭ６内のデータが図１１に示すように液晶コントロール７に読み込まれる。さらに、スレーブアドレスが（Ａ０，Ａ１，Ａ２）＝（１，１，１）かつ「Ｒ／Ｗ」が「１」に設定されているＳＤＡ１１がＳＣＬ８と同期して液晶コントロール７から発信される。これにより、液晶コントロール７に読み込まれたデータが、ＳＤＡ１１の構成内アドレスで指定されたアドレスに書き込まれる。その後、インターフェースコントロールＩＣ２は、ＳＣＳ１０を「０」に設定する。
【００３５】
前述のとおり、本実施形態に係る表示装置の外部装置であるＣＰＵ１は図２に示す構成となっている。この構成によると、ＮＡＮＤ回路１５は、ＷＣ９が「１」かつＳＣＳ１０が「１」であれば「０」を出力する。すなわち、ＥＥＰＲＯＭ６内のデータの液晶コントロール７への書き込み処理中には、ＮＡＮＤ回路１５から出力された制御信号によってスイッチＳＷ１４はオフにされる。スイッチＳＷ１４がオフになっていると、ＣＰＵ１からインターフェースコントロールＩＣ２へ書き込み命令や読み込み命令を示す信号が発信されることはない。
【００３６】
一方、ＥＥＰＲＯＭ６または液晶コントロール７からＣＰＵ１へのデータの読み込み処理中と無命令期間中には、ＷＣ９は「１」かつＳＣＳ１０は「０」に設定される。また、ＣＰＵ１からＥＥＰＲＯＭ６への書き込み処理中には、ＷＣ９は「０」かつＳＣＳ１０は「１」に設定される。さらに、ＣＰＵ１から液晶コントロール７への書き込み処理中には、ＷＣ９は「０」かつＳＣＳ１０は「０」に設定される。以上の場合には、ＮＡＮＤ回路１５は「１」を出力する。すなわち、ＥＥＰＲＯＭ６内のデータの液晶コントロール７への書き込み処理中以外の期間中には、スイッチＳＷ１４はオンにされ、ＣＰＵ１からインターフェースコントロールＩＣ２へ書き込み命令や読み込み命令を示す信号が発信される。
【００３７】
＜４．効果＞
以上のように、本実施形態では、ＣＰＵ１とインターフェースコントロールＩＣ２とを接続している、ＷＣ９とＳＣＳ１０とをそれぞれ伝送する信号線を用いて、インターフェースコントロールＩＣ２が命令信号を受け付けない旨を示す信号である命令禁止信号がインターフェースコントロールＩＣ２からＣＰＵ１に送信される。また、ＣＰＵ１には、ＷＣ９とＳＣＳ１０とに基づく信号を出力するＮＡＮＤ回路１５が設けられている。そのＮＡＮＤ回路１５が出力する信号は、ＣＰＵ１にフィードバックされるとともに、ＣＰＵ１とインターフェースコントロールＩＣ２とを接続する信号線に設けられたスイッチＳＷ１４をオン又はオフする制御信号として機能する。ＣＰＵ１にフィードバックされた信号によって、ＣＰＵ１は、インターフェースコントロールＩＣ２が命令信号を受け付けないことを認識する。これにより、ＣＰＵ１からインターフェースコントロールＩＣ２への命令信号の発信を抑止することができる。また、上述のスイッチＳＷ１４がオフにされることによっても、ＣＰＵ１からインターフェースコントロールＩＣ２への命令信号の発信が抑止される。さらに、インターフェースコントロールＩＣ２が命令信号を受け付けない期間の終了後にＣＰＵ１からインターフェースコントロールＩＣ２に命令信号を送信することにより、従来インターフェースコントロールＩＣ２に受け付けられなかった命令信号が当該インターフェースコントロールＩＣ２に受け付けられ、当該命令信号が表示装置の表示に反映される。このため、ＣＰＵ１から出力される命令信号が表示装置の表示に反映されないことに起因する表示装置の誤動作を防止することができる。
【００３８】
＜５．変形例＞
本実施形態では、ライトプロテクト信号とチップセレクト信号とによって、表示装置の外部にあるＣＰＵに送信する命令禁止信号が生成されていたが、本発明はこれに限定されるものではない。インターフェースコントロールＩＣからＣＰＵへ命令信号を受け付けない旨を示す信号を伝える信号線を有し、当該信号に基づいてＣＰＵからインターフェースコントロールＩＣへの命令信号の発信が抑止される構成であればよい。
【００３９】
図１２は、上記実施形態の変形例に係る、表示装置の外部装置であるＣＰＵの構成を示すブロック図である。本変形例では、ＣＰＵ１とインターフェースコントロールＩＣ２との間に制御信号ＳＥ１６を伝送する信号線が設けられている。また、当該信号線はプルアップ抵抗Ｒ３を介して電源ラインＶＣＣに接続されている。このため、無信号時には、制御信号ＳＥ１６の論理値は「１」になる。ここで、ＥＥＰＲＯＭ６内のデータのインターフェースコントロールＩＣ２への書き込み処理中には、インターフェースコントロールＩＣは制御信号ＳＥ１６を「０」に設定する。これにより、インターフェースコントロールＩＣが命令信号を受け付けない旨がＣＰＵ１に認識され、ＣＰＵ１からインターフェースコントロールＩＣ２への書き込み命令もしくは読み込み命令を示す信号の出力を抑止することができる。また、制御信号ＳＥ１６が「０」に設定されるとスイッチＳＷ１４はオフされるので、ＣＰＵ１からインターフェースコントロールＩＣ２に書き込み命令もしくは読み込み命令を示す信号が発信されることはない。これにより、ＥＥＰＲＯＭ６内のデータのインターフェースコントロールＩＣ２への書き込み処理中には、ＣＰＵ１からインターフェースコントロールＩＣ２への命令信号の発信が抑止され、表示装置の誤動作を防止することができる。
【図面の簡単な説明】
【００４０】
【図１】本発明の一実施形態に係る表示装置の全体構成図である。
【図２】上記実施形態に係る表示装置とその外部装置であるＣＰＵ１とのインターフェース部分の構成を示すブロック図である。
【図３】上記実施形態においてＣＰＵとインターフェースコントロールＩＣとのデータ通信に用いられる信号を表すブロック図である。
【図４】上記実施形態においてインターフェースコントロールＩＣとＥＥＰＲＯＭとのデータ通信に用いられる信号を表すブロック図である。
【図５】上記実施形態に係る表示装置においてデータ通信に用いられる信号の設定値を示す図である。
【図６】Ｉ２Ｃバス方式によるデータ通信におけるスレーブアドレスの設定値の一例を示す図である。
【図７】上記実施形態において、液晶コントロールから外部のＣＰＵへのデータの読み込みの際のデータの流れを表すブロック図である。
【図８】上記実施形態において、外部のＣＰＵから液晶コントロールへのデータの書き込みの際のデータの流れを表すブロック図である。
【図９】上記実施形態において、ＥＥＰＲＯＭから外部のＣＰＵへのデータの読み込みの際のデータの流れを表すブロック図である。
【図１０】上記実施形態において、外部のＣＰＵからＥＥＰＲＯＭへのデータの書き込みの際のデータの流れを表すブロック図である。
【図１１】上記実施形態における液晶モジュールの起動時のデータの流れを表すブロック図である。
【図１２】上記実施形態の変形例に係る表示装置の外部装置であるＣＰＵの構成を示すブロック図である。
【図１３】従来技術による電子的装置の構成図である。
【図１４】Ｉ２Ｃバス方式によるデータ通信におけるＳＤＡの構成図である。
【図１５】Ｉ２Ｃバス方式によるデータ通信においてデータの書き込みが行われるときの信号の構成図である。
【符号の説明】
【００４１】
１…ＣＰＵ
２…インターフェースコントロールＩＣ
６…ＥＥＰＲＯＭ
７…液晶コントロール
８…ＳＣＬ（シリアルクロック信号）
９…ＷＣ（ライトプロテクト信号）
１０…ＳＣＳ（チップセレクト信号）
１１…ＳＤＡ（シリアルデータ入力／出力信号）
１００…液晶モジュール
【図１】
2005063294.tif 000003
【図２】
2005063294.tif 000004
【図３】
2005063294.tif 000005
【図４】
2005063294.tif 000006
【図５】
2005063294.tif 000007
【図６】
2005063294.tif 000008
【図７】
2005063294.tif 000009
【図８】
2005063294.tif 000010
【図９】
2005063294.tif 000011
【図１０】
2005063294.tif 000012
【図１１】
2005063294.tif 000013
【図１２】
2005063294.tif 000014
【図１３】
2005063294.tif 000015
【図１４】
2005063294.tif 000016
【図１５】
2005063294.tif 000017