(57)【要約】【課題】本発明は、コンタクトプラグが形成される接合領域を金属配線の下部まで上昇させて形成した後に上昇した接合領域と金属配線をコンタクトプラグで接続するか、接合領域上に同じ面積の第１コンタクトプラグを金属配線の下部まで形成した後に第１コンタクトプラグを第２コンタクトプラグで接続することによって、一部を除いたコンタクトプラグの幅を最大限に増大させて電界が集中することを防止し、オン電流の減少を抑制して素子の電気的特性を向上させることができる半導体素子のコンタクトプラグ及びその形成方法を提供することにある。【解決手段】本発明に係る半導体素子のコンタクトプラグは、半導体基板の接合領域上に形成され、電界を分散させながら上部の金属配線のうちの所定の金属配線を接合領域と電気的に接続するために、上部は狭く、下部は広いことを特徴とする。【選択図】図４
2005197654.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の接合領域上に形成され、電界を分散させながら上部の金属配線のうちの所定の金属配線を前記接合領域と電気的に接続するために、上部は狭く、下部は広いことを特徴とする半導体素子のコンタクトプラグ。
【請求項２】
前記下部の幅と面積が前記接合領域と同じであることを特徴とする請求項１に記載の半導体素子のコンタクトプラグ。
【請求項３】
前記上部は前記コンタクトプラグと接続される前記金属配線の幅を考慮して周辺の金属配線と電気的に接続しない範囲で最大幅に形成されることを特徴とする請求項１に記載の半導体素子のコンタクトプラグ。
【請求項４】
半導体基板の接合領域上に形成された第１プラグと、
前記第１プラグ上に形成され、上部の金属配線のうちの所定の金属配線と接続される第２プラグを含んでなり、
前記第１プラグは前記第２プラグよりも幅が広いことを特徴とする半導体素子のコンタクトプラグ。
【請求項５】
前記第１プラグはポリシリコン層からなり、前記第２プラグは金属物質からなることを特徴とする請求項４に記載の半導体素子のコンタクトプラグ。
【請求項６】
前記第２プラグはタングステンからなることを特徴とする請求項５に記載の半導体素子のコンタクトプラグ。
【請求項７】
前記第１プラグの幅と面積が前記接合領域と同じであることを特徴とする請求項４に記載の半導体素子のコンタクトプラグ。
【請求項８】
前記第１プラグが前記金属配線と直接接触せず電気的な影響を最小化できる程度の高さに最大限高く形成されることを特徴とする請求項４に記載の半導体素子のコンタクトプラグ。
【請求項９】
前記第２プラグは接続される前記金属配線の幅を考慮して周辺の金属配線と電気的に接続しない範囲で最大幅に形成されることを特徴とする請求項４に記載の半導体素子のコンタクトプラグ。
【請求項１０】
前記第１プラグは前記第２プラグが４個以下で形成される領域にのみ形成され、前記第２プラグが４個以上形成される領域では前記第２プラグが直接前記接合領域と前記金属配線とを接続することを特徴とする請求項４に記載の半導体素子のコンタクトプラグ。
【請求項１１】
ソース/ドレインと同じ接合領域が形成された半導体基板が提供されるステップと、
前記接合領域上に第１プラグを形成するステップと、
前記第１プラグを含む全体構造上に層間絶縁膜を形成するステップと、
前記第１プラグ上部の前記層間絶縁膜にコンタクトホールを形成するステップと、
前記コンタクトホールに第２プラグを形成するステップとを備え、
前記第１プラグが前記第２プラグよりも広く形成されることを特徴とする半導体素子のコンタクトプラグの形成方法。
【請求項１２】
前記第１プラグがポリシリコン層で形成されることを特徴とする請求項１１に記載の半導体素子のコンタクトプラグの形成方法。
【請求項１３】
前記第１プラグが選択エピ成長により形成されることを特徴とする請求項１１に記載の半導体素子のコンタクトプラグの形成方法。
【請求項１４】
前記第１プラグが前記接合領域と同じ幅と面積に形成されることを特徴とする請求項１１に記載の半導体素子のコンタクトプラグの形成方法。
【請求項１５】
前記第１プラグが前記層間絶縁膜上に形成される金属配線と直接接触せず電気的に影響を最小化できる程度の高さに最大限高く形成されることを特徴とする請求項１１に記載の半導体素子のコンタクトプラグの形成方法。
【請求項１６】
前記第２プラグが金属物質からなることを特徴とする請求項１１に記載の半導体素子のコンタクトプラグの形成方法。
【請求項１７】
前記第２プラグがタングステンからなることを特徴とする請求項１６に記載の半導体素子のコンタクトプラグの形成方法。
【請求項１８】
前記第２プラグは前記第２プラグと接続される金属配線の幅を考慮して、周辺の金属配線と電気的に接続しない範囲で最大幅に形成されることを特徴とする請求項１１に記載の半導体素子のコンタクトプラグの形成方法。
【請求項１９】
前記第１プラグは前記第２プラグが４個以下で形成される領域にのみ形成され、前記第２プラグが４個以上形成される領域では前記第２プラグが直接前記接合領域と前記金属配線とを接続するように形成されることを特徴とする請求項１１に記載の半導体素子のコンタクトプラグの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子のコンタクトプラグ及びその形成方法に関し、特に電界が集中することを防止できる半導体素子のコンタクトプラグ及びその形成方法に関する。
【背景技術】
【０００２】
従来は、周辺素子の間隔がセルの間隔に比べてそれほど重大な要素ではなかったが、素子の集積度が高くなるにつれ、周辺素子の間隔もセルの間隔のように重要な要素となった。これにより、周辺素子がセルほど縮小され、ポリシリコンからなる素子に比べて相対的に縮小し難い金属層が問題となった。
【０００３】
図１は従来技術に係る半導体素子のコンタクトプラグ構造を説明するための素子の断面図である。図２は図１のＡ-Ａ’に沿った断面図である。
【０００４】
図１及び図２を参照すると、半導体基板１０１にはゲート１０３とソース/ドレイン１０４からなるトランジスタが形成され、ゲート１０３とソース/ドレイン１０４はコンタクトプラグ(１０７a及び１０７ｂ)を介してそれぞれ金属配線(１０９a及び１０９c)に接続される。一方、ゲート１０３とソース/ドレイン１０４と接続された金属配線(１０９a及び１０９c)の周辺には周辺の他の要素を電気的に接続するための他の金属配線１０９ｂが形成される。説明していない図面符号１０２は素子分離膜であり、１０６及び１０８は層間絶縁膜である。
【０００５】
このとき、素子の集積度が高くなり、一つのコンタクトプラグのみでトランジスタの接合部を金属配線と接続しなければならない。例えば、ソース/ドレイン１０４は面積が広いが、その上部には複数の金属配線(１０９ａ及び１０９ｂ)が形成され、そのうちの一つの金属配線１０９ａのみソース/ドレイン１０４と接続される。これにより、ソース/ドレイン１０４の面積が広くても金属配線１０９aの幅が狭くてコンタクトプラグ１０７aを一つしか形成できない場合が発生する。
【０００６】
このような場合、幅が狭いコンタクトプラグ１０７aに電界(点線矢印)が集中し、コンタクトプラグが複数形成された場合よりもオン電流(Ｏｎ−Ｃｕｒｒｅｎｔ)が減少するという問題点が発生し得る。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、上記した従来技術の問題点に鑑みてなされたものであって、その目的とするところは、コンタクトプラグが形成される接合領域を金属配線の下部まで上昇させて形成した後に上昇した接合領域と金属配線をコンタクトプラグで接続するか、接合領域上に同じ面積の第１コンタクトプラグを金属配線の下部まで形成した後に第１コンタクトプラグを第２コンタクトプラグで接続することによって、一部を除いたコンタクトプラグの幅を最大限に増大させて電界が集中することを防止し、オン電流の減少を抑制して素子の電気的特性を向上させることができる半導体素子のコンタクトプラグ及びその形成方法を提供することにある。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明に係る半導体素子のコンタクトプラグは、半導体基板の接合領域上に形成され、電界を分散させながら上部の金属配線のうちの所定の金属配線を接合領域と電気的に接続するために、上部は狭く、下部は広いことを特徴とする。
【０００９】
前記において、コンタクトプラグの下部は幅と面積が接合領域と同じであり、上部はコンタクトプラグと接続される金属配線の幅を考慮して周辺の金属配線と電気的に接続しない範囲で最大幅に形成されることが好ましい。
【００１０】
また、本発明に係る半導体素子のコンタクトプラグは、半導体基板の接合領域上に形成される第１プラグ、及び第１プラグ上に形成され上部の金属配線のうちの所定の金属配線と接続される第２プラグを含んでなり、第１プラグは第２プラグよりも幅が広いことを特徴とする。
【００１１】
前記で、第１プラグはポリシリコン層からなり、第２プラグは金属物質からなることができる。この場合、第２プラグはタングステンからなることができる。
【００１２】
一方、第１プラグの幅と面積は接合領域と同一になることができ、第１プラグは金属配線と直接接触せず電気的に影響を最小化できる程度の高さに最大限高く形成されることが好ましい。
【００１３】
第２プラグは接続される金属配線の幅を考慮して周辺の金属配線と電気的に接続しない範囲で最大幅に形成されることが好ましい。
【００１４】
第１プラグは第２プラグが４個以下で形成される領域にのみ形成され、第２プラグが４個以上形成される領域では第２プラグが直接接合領域と金属配線とを接続できる。
【００１５】
さらに、本発明に係る半導体素子のコンタクトプラグの形成方法は、ソース/ドレインと同じ接合領域が形成された半導体基板が提供されるステップと、接合領域上に第１プラグを形成するステップと、第１プラグを含む全体構造上に層間絶縁膜を形成するステップと、第１プラグ上部の層間絶縁膜にコンタクトホールを形成するステップと、及びコンタクトホールに第２プラグを形成するステップとを備え、第１プラグが第２プラグよりも広く形成されることを特徴とする。
【００１６】
第１プラグはポリシリコン層からなることができ、選択エピ成長により形成されることができる。この場合、第１プラグは接合領域と同じ幅と面積で形成されることができる。一方、第１プラグは層間絶縁膜上に形成される金属配線と直接接触せず電気的に影響を最小化できる程度の高さに最大限高く形成されることが好ましい。
【００１７】
第２プラグは金属物質からなり、タングステンからなることができる。この場合、第２プラグは第２プラグと接続される金属配線の幅を考慮して周辺の金属配線と電気的に接続しない範囲で最大幅に形成されることが好ましい。
【００１８】
第１プラグは第２プラグが４個以下で形成される領域にのみ形成され、第２プラグが４個以上形成される領域では第２プラグが直接接合領域と金属配線を接続できるように形成されることができる。
【発明の効果】
【００１９】
本発明によれば、コンタクトプラグが形成される接合領域を金属配線の下部まで上昇させて形成した後に上昇した接合領域と金属配線をコンタクトプラグで接続するか、接合領域上に同じ面積の第１コンタクトプラグを金属配線の下部まで形成した後に第１コンタクトプラグを第２コンタクトプラグで接続することによって、一部を除いたコンタクトプラグの幅を最大限に増大させて電界が集中することを防止し、オン電流の減少を抑制して素子の電気的特性を向上させることができるという、効果を奏する。
【発明を実施するための最良の形態】
【００２０】
以下、添付する図面を参照して本発明の好ましい実施の形態を説明する。
【００２１】
尚、ある膜が他の膜または半導体基板の「上」にあると記載されている場合、前記ある膜は前記他の膜または半導体基板に直接接触して存在することができ、またその間に第３の膜を介在させることもできる。また、図における各層の厚さや大きさは説明の便宜上及び明確性のため、誇張されている。図における同一要素には同一符号を付している。
【００２２】
図３は本発明の実施の形態に係る半導体素子のコンタクトプラグ構造を説明するための素子の断面図である。図４は図３のＡ-Ａ’に沿った断面図である。
【００２３】
図３及び図４を参照すると、半導体基板３０１にはゲート３０３とソース/ドレイン３０４からなるトランジスタが形成される。ソース/ドレイン３０４はコンタクトプラグ３１０を介して金属配線３０９ａと接続され、ゲート３０３は第２プラグ３０７ｂを介して金属配線３０９ｃに接続される。一方、ゲート３０３とソース/ドレイン３０４と接続された金属配線(３０９a及び３０９c)の周辺には周辺の他の要素を電気的に接続するための他の金属配線３０９ｂが形成される。説明していない図面符号３０２は素子分離膜であり、３０６及び３０８は層間絶縁膜である。
【００２４】
一方、前記でソース/ドレイン３０４と金属配線３０９aを接続するコンタクトプラグ３１０は、下部が広く、上部は狭い形態に形成される。より具体的に説明すると、以下のようである。
【００２５】
ソース/ドレイン３０４は面積は広いが、その上部には複数の金属配線(３０９ａ及び３０９ｂ)が形成され、そのうちの一つの金属配線３０９ａのみソース/ドレイン３０４と接続される。これにより、ソース/ドレイン３０４の面積が広くても金属配線３０９aの幅が狭いため、ソース/ドレイン３０４と金属配線２０９を接続するためのコンタクトプラグを一つしか形成できない場合が発生する。
【００２６】
この場合、コンタクトプラグの幅が狭くなり、電界が集中してオン電流が減少することもできるため、ソース/ドレイン３０４と金属配線３０９aを接続するコンタクトプラグ３１０を、下部の幅は相対的に広く（ソース／ドレイン３０４に接する側の断面積を相対的に大きく）、上部は通常の幅、すなわち上部の幅は相対的に狭く（金属配線３０９aに接する側の断面積を相対的に小さく）形成する。
【００２７】
例えば、コンタクトプラグ３１０を第１プラグ３０５と第２プラグ２０７aの積層構造で形成し、第１プラグ３０５の下部幅や面積をソース/ドレイン３０４のようにコンタクトプラグ３１０下部の接合領域と同じ面積や幅に形成することができる。そして、第１プラグ３０５は層間絶縁膜３０６の高さよりも低く形成する。これは、第１プラグ３０５が層間絶縁膜３０６と同じ高さに形成されるか、それより高く形成されると、ソース/ドレイン３０４と接続された金属配線３０９aの周辺に形成された金属配線３０９bと電気的に接続され、不良が発生することもある。したがって、第１プラグ３０５は層間絶縁膜３０６の高さよりも低く形成し、周辺の金属配線３０９ｂと直接接触せず電気的な影響を最小化できる程度の高さに最大限に高く形成することが好ましい。
【００２８】
そして、第２プラグ３０７aは金属配線３０９aの幅を考慮して周辺の金属配線３０９bと電気的に接続しない範囲で最大幅に形成する。
【００２９】
一方、コンタクトプラグ３１０は次のような方式で形成することができる。
【００３０】
一つ目の方法は、まず半導体基板３０１にゲート３０３とソース/ドレイン３０４を含むトランジスタを形成した後、全体構造上に層間絶縁膜３０５を形成する前にソース/ドレイン３０４のような同じ接合領域の上部にポリシリコン層を形成して第１プラグ３０５を形成できる。その後は、全体構造上に層間絶縁膜３０６を形成して通常の工程により第２プラグ３０７ａを形成して第１及び第２プラグ(３０５及び３０７a)からなるコンタクトプラグ３１０を形成する。この場合、第２プラグ３０７aはタングステンで形成できる。
【００３１】
二つ目の方法は、まず半導体基板３０１にゲート３０３とソース/ドレイン３０４を含むトランジスタを形成した後、全体構造上に層間絶縁膜３０５を形成する前にソース/ドレイン３０４のような領域のみを選択エピ成長により成長させ第１プラグ３０５を形成できる。その後は、全体構造上に層間絶縁膜３０６を形成して通常の工程により第２プラグ３０７aを形成して第１及び第２プラグ(３０５及び３０７a)からなるコンタクトプラグ３１０を形成する。この場合、第２プラグ３０７aはタングステンで形成することができる。
【００３２】
これらの方法は、コンタクトプラグ３１０を形成する複数の方法のうちの一つの実施例であり、第１プラグ３０５の形成方法は上記方法に限らない。
【００３３】
このように、コンタクトプラグ３１０の幅を最大限に広く形成すれば素子の電気的特性を向上させることができる。
【００３４】
図５はコンタクトプラグの数による素子の電気的特性の差異を比較した特性グラフである。
【００３５】
図５を参照すると、第１曲線Ｗ Ｃｔは第１プラグを形成しない状態で第２プラグのみからなるコンタクトプラグの数によるオン電流の特性を示すグラフである。第２曲線Ｐｏｌｙ Ｃｔは第２プラグに加えて第１プラグを形成した構造において第１プラグ上に形成された第２プラグによるオン電流の電流特性を示すグラフである。
【００３６】
第１曲線Ｗ Ｃｔと第２曲線Ｐｏｌｙ Ｃｔとを比較すると、コンタクトプラグの数が多い場合は従来のようにタングステンからなる第２プラグのみを形成する場合の電気的特性が優れているが、コンタクトプラグの数が少ない場合は第１プラグを形成し、その上部に第２プラグのみを形成する場合の電気的特性が優れていることがわかる。例えば、第２プラグが４個より少なく形成される場合は電気的特性を向上させるために、第１プラグを形成して電界を分散させることが好ましい。
【００３７】
もし、金属配線の間隔が広く、金属配線が充分な幅で形成されて第２プラグを４個より多く形成できる場合には、第１プラグを形成せず第２プラグのみを形成して第２プラグで接合領域と金属配線を電気的に接続することができる。すなわち、第２プラグが４個以下で形成される領域にのみ選択的に第１プラグを形成できる。
【００３８】
以上説明したよように、本実施形態に係る半導体素子構造は、半導体基盤に形成した接合領域と、該接合領域上に形成した層間絶縁膜と、該層間絶縁膜上に形成した金属配線と、前記接合領域と前記金属配線とを接続するコンタクトプラグと、を有し、該コンタクトプラグは、前記接合領域上に形成され、電界を分散させながら上部の前記金属配線のうちの所定の金属配線を前記接合領域と電気的に接続するために、下部の幅は相対的に広く（ソース／ドレイン３０４に接する側の断面積を相対的に大きく）、上部は通常の幅、すなわち上部の幅は相対的に狭く（金属配線３０９aに接する側の断面積を相対的に小さく）形成したことを特徴とする。
【００３９】
尚、本発明は、上記した本実施の形態に限られるものではなく、本発明の技術的思想から逸脱しない範囲内で多様に変更して実施することが可能である。
【図面の簡単な説明】
【００４０】
【図１】従来技術に係る半導体素子のコンタクトプラグ構造を説明するための素子の断面図である。
【図２】図１のＡ-Ａ’に沿った断面図である。
【図３】本発明の実施の形態に係る半導体素子のコンタクトプラグ構造を説明するための素子の断面図である。
【図４】図３のＡ-Ａ’に沿った断面図である。
【図５】コンタクトプラグの数による素子の電気的特性の差異を比較した特性グラフである。
【符号の説明】
【００４１】
１０１、３０１      半導体基板
１０２、３０２      素子分離膜
１０３、３０３      ゲート
１０４、３０４      ソース/ドレイン
３０５      第１プラグ
１０６、３０６      層間絶縁膜
２０７a      第２プラグ
１０７a、１０７ｂ、３１０      コンタクトプラグ
１０８、３０８      層間絶縁膜
１０９a、１０９b、１０９c、３０９a、３０９b、３０９c      金属配線
【図１】
2005197654.tif 000003
【図２】
2005197654.tif 000004
【図３】
2005197654.tif 000005
【図４】
2005197654.tif 000006
【図５】
2005197654.tif 000007