(57)【要約】【課題】  広帯域で、低ノイズ、広ゲイン、小型、低消費電力のアンプを実現する。【解決手段】  トランジスタ１０７の負荷として例えばインダクタとコンデンサからなる共振回路を使用して、コンデンサは複数のコンデンサ１０８、１０９、１１０をスイッチで切り換える構成を持ち、共振周波数を入力信号の周波数ホッピングに合わせて変化させる。スイッチの切り換え時に生じるリンギングをキャンセルするために、ゲートフィードスルーをキャンセルするトランジスタをスイッチに付加する。高域でのゲインの低下やＮＦの上昇を抑制するためにゲートにインダクタを設ける。【選択図】      図１
2005033596.tif 000002
【特許請求の範囲】
【請求項１】
第１のトランジスタに負荷として接続された、インダクタンス素子と複数の容量素子と該複数の容量素子に接続された複数のスイッチとを持つことを特徴とする高周波増幅回路。
【請求項２】
前記複数のスイッチとして第２のトランジスタを使用し、該第２のトランジスタの制御端子に該第２のトランジスタを制御する第１のパルスを加え、該第２のトランジスタにつながり前記第１のパルスとは反対極性の第２のパルスを制御端子に加える複数の第３のトランジスタを持つことを特徴とする請求項１記載の高周波増幅回路。
【請求項３】
前記第３のトランジスタは、前記第２のトランジスタとは反対極性のトランジスタであることを特徴とする請求項２記載の高周波増幅回路。
【請求項４】
前記複数の容量素子は、バイナリーで容量値が異なる複数の容量素子であることを特徴とする請求項１記載の高周波増幅回路。
【請求項５】
前記第１のトランジスタは、制御端子を交流的に接地したトランジスタであることを特徴とする請求項１記載の高周波増幅回路。
【請求項６】
前記第１のトランジスタと前記インダクタンス素子と前記複数の容量素子と前記複数のスイッチとで構成される回路が２系統有り、位相が概ね１８０度異なる２つの信号を該２系統の回路にそれぞれ入力することを特徴とする請求項１記載の高周波増幅回路。
【請求項７】
前記２系統の回路がさらに２組有り、これら２組の回路の出力を切り換えるスイッチを持つことを特徴とする請求項６記載の高周波増幅回路。
【請求項８】
前記第１のトランジスタと前記インダクタンス素子と前記複数の容量素子と複数のスイッチとで構成される回路が２組有り、これら２組の回路の出力を切り換えるスイッチを持つことを特徴とする請求項１記載の高周波増幅回路。
【請求項９】
前記第１のパルスと前記第２のパルスを生成する差動構成の電流モードロジックを持つことを特徴とする請求項２記載の高周波増幅回路。
【請求項１０】
前記第１のパルスと前記第２のパルスを入力信号の周波数ホッピングに同期して生成する、パルス生成回路を持つことを特徴とする請求項２記載の高周波増幅回路。
【請求項１１】
前記第２のトランジスタはＮＭＯＳトランジスタ、前記第３のトランジスタはＰＭＯＳトランジスタであることを特徴とする請求項２記載の高周波増幅回路。
【請求項１２】
第４のトランジスタに負荷としてつながり、共振周波数が入力信号に同期して変化する共振回路を持つことを特徴とする高周波増幅回路。
【請求項１３】
第５のトランジスタにつながり、入力信号に同期して制御を加える制御端子を持つ整合回路を持つことを特徴とする高周波増幅回路。
【請求項１４】
第６のトランジスタにつながり、入力信号に同期して制御を加える制御端子を持つフィルタを持つことを特徴とする高周波増幅回路。
【請求項１５】
第７のトランジスタに負荷として接続された、容量と複数インダクタンスとインダクタンスに接続された複数のスイッチを持つことを特徴とする高周波増幅回路。
【請求項１６】
第８のトランジスタに負荷としてつながり、入力信号に同期して電圧や電流によって制御されるインダクタンスを持つことを特徴とする高周波増幅回路。
【請求項１７】
第９のトランジスタに負荷としてつながり、入力信号に同期して電圧や電流によって制御される容量を持つことを特徴とする高周波増幅回路。
【請求項１８】
ゲート接地で動作するトランジスタと、該トランジスタのゲートと電源との間に接続された第１のインダクタと、前記トランジスタのドレインに接続された負荷とを持つことを特徴とする高周波増幅回路。
【請求項１９】
前記第１のインダクタのインダクタンスは０．５ｎＨから２ｎＨの間であることを特徴とする請求項１８記載の高周波増幅回路。
【請求項２０】
高速に周波数をホッピングさせる通信を行い、トランジスタに負荷として接続された、インダクタンス素子と複数の容量素子と該複数の容量素子に接続された複数のスイッチとを持つ高周波増幅回路を持つことを特徴とする無線通信システム。
【請求項２１】
増幅回路につながり、入力信号に同期して制御を加える制御端子を持つフィルタを有し、該フィルタはインダクタンス素子と複数の容量素子と該複数の容量素子に接続された複数のスイッチを有し、該スイッチとして第１０のトランジスタを使用し、該第１０のトランジスタの制御端子に該第１０のトランジスタを制御する第３のパルスを加え、第１０のトランジスタにつながり前記第３のパルスとは反対極性の第４のパルスを制御端子に加える複数の第１１のトランジスタを有することを特徴とする高周波増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は高周波信号を増幅する増幅回路に関し、特に広い周波数帯域にわたって増幅を行う広帯域高周波増幅回路に関する。本発明にかかる高周波増幅回路は、広帯域増幅回路として、高い伝送レートが要求される無線通信、有線通信のいずれにも適用され得る。
【背景技術】
【０００２】
近年、無線通信においては広帯域通信が必要とされ、ＩＥＥＥ８０２．１１ａ規格などでは５４Ｍｂｐｓの広帯域通信が実用化されている。さらに近年、ＩＥＥＥ８０２．１５．ＴＧ３ａ規格において、１Ｇｂｐｓクラスの無線通信であるウルトラワイドバンド（ＵＷＢ）の規格策定が行われている。このような無線通信では、シャノンの法則から無線伝送に必要とされる占有周波数帯域は非常に広いものとなり、例えばＵＷＢでは３．１ＧＨｚから１０．６ＧＨｚにわたる広い周波数帯域を使用する（例えば非特許文献１参照）。しかし、下限の周波数の約３倍の周波数、つまり３オクターブにわたる広帯域無線通信は、今まで存在しなかった。
【０００３】
例えばマルチバンド方式と呼ばれるＵＷＢ無線では、図２５に示すように、３．１ＧＨｚから１０．６ＧＨｚまでの周波数を例えば８個に分割し、８個の周波数のそれぞれが５００ＭＨｚ程度の帯域を持ち、８個の周波数を順次高速にホッピングさせることで広い帯域をカバーする構成を持つ。
【０００４】
このような広い周波数にわたる信号を増幅する回路として、抵抗整合増幅回路、負帰還増幅回路、進行波増幅回路等の例が知られている（例えば、非特許文献２参照）。しかし、抵抗整合回路は雑音指数（ＮＦ）が増大する問題があり、負帰還増幅回路はＮＦの増大とゲインの低下の問題があり、進行波増幅回路は分布線路のサイズが増大する問題がある。
【０００５】
一方、ＭＯＳＦＥＴゲートやバイポーラトランジスタのベースなど制御端子を接地する、いわゆるゲート接地回路や、ベース接地回路は、入力整合を容易にとりやすい利点がある（例えば、非特許文献３参照）。
【０００６】
さらに、図２６に示すように、インダクタとコンデンサをトランジスタの負荷にして、バンドパス特性を持たせた増幅回路の例が知られている（例えば、非特許文献４）。この例では、コンデンサＣ１としてバラクタを用いて、バンドパス特性の中心周波数がプロセスばらつきによって変動するのに対応して、容量値を変化させてチップごとに中心周波数を合わせる構成を持つ。
【非特許文献１】「日経エレクトロニクス」  ２００３年３月３１日号（３０〜３１頁）
【非特許文献２】高山による「マイクロ波トランジスタ」、電子情報通信学会（１６４〜１７４頁、１８４〜１９２頁）
【非特許文献３】Ａ．Ｒｏｆｏｕｇａｒａｎによる「Ａ  １ＧＨｚ  ＣＭＯＳ  ＲＦ  ｆｒｏｎｔ−ｅｎｄ  ＩＣ  ｆｏｒ  ａ  ｄｉｒｅｃｔ−ｃｏｎｖｅｒｓｉｏｎ  ｗｉｒｅｌｅｓｓ  ｒｅｃｅｉｖｅｒ」  ＩＥＥＥ  ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ（Ｖｏｌｕｍｅ  ３１  Ｉｓｓｕｅ  ７，Ｊｕｌｙ  １９９６，８８０〜８８９頁）
【非特許文献４】Ｙ．Ｃｈａｎｇによる「Ａ  ｆｒｏｎｔ−ｅｎｄ  ｆｉｌｔｅｒ  ｗｉｔｈ  ａｕｔｏｍａｔｉｃ  ｃｅｎｔｅｒ  ｆｒｅｑｕｅｎｃｙ  ｔｕｎｉｎｇ  ｃｉｒｃｕｉｔｒｙ」  Ｓｏｕｔｈｗｅｓｔ  Ｓｙｍｐｏｓｉｕｍ  ｏｎ  Ｍｉｘｅｄ−Ｓｉｇｎａｌ  Ｄｅｓｉｇｎ（２００１，２８〜３１頁）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
３．１ＧＨｚから１０．６ＧＨｚにわたるような広帯域を低ノイズで増幅する場合、抵抗整合増幅回路、負帰還増幅回路、進行波増幅回路は上述したＮＦの増大や、ゲインの低下、サイズの増大の問題がある。
【０００８】
ゲート接地回路やベース接地回路は、入力整合をとりやすい利点があるが、負荷特性やトランジスタ特性などの広帯域化にそのまま結びつくわけではない。
【０００９】
さらに図２６の例は、バンドパス中心周波数のプロセスばらつきに対応するものであり、広帯域化の目的や広帯域化に関わる構成を持つものではなく、広帯域化に関わる問題を解決するものではない。
【００１０】
本発明の主な目的は、増幅回路の広帯域化にあり、しかも低いＮＦで、小さなサイズ、少ない消費電力のローノイズアンプ（ＬＮＡ）を実現することにある。
【課題を解決するための手段】
【００１１】
本発明による高周波増幅回路は、トランジスタの負荷として例えばインダクタとコンデンサとからなる共振回路を使用して、コンデンサは複数のコンデンサをスイッチで切り換える構成を持ち、共振周波数を入力信号の周波数ホッピングに合わせて変化させる。スイッチの切り換え時に生じるリンギングをキャンセルするために、ゲートフィードスルーをキャンセルするトランジスタをスイッチに付加する。高域でのゲインの低下やＮＦの上昇を抑制するためにゲートにインダクタンス素子を設ける。
【００１２】
本発明によればまた、第１のトランジスタに負荷として接続された、インダクタンス素子と複数の容量素子と該複数の容量素子に接続された複数のスイッチとを持つことを特徴とする高周波増幅回路が提供される。
【００１３】
本高周波増幅回路は、前記複数のスイッチとして第２のトランジスタを使用し、該第２のトランジスタの制御端子に該第２のトランジスタを制御する第１のパルスを加え、該第２のトランジスタにつながり前記第１のパルスとは反対極性の第２のパルスを制御端子に加える複数の第３のトランジスタを持つことを特徴とする。
【００１４】
本高周波増幅回路は、前記第３のトランジスタは、前記第２のトランジスタとは反対極性のトランジスタであることを特徴とする。
【００１５】
本高周波増幅回路においては、前記複数の容量素子は、バイナリーで容量値が異なる複数の容量素子であることを特徴とする。
【００１６】
本高周波増幅回路においては、前記第１のトランジスタは、制御端子を交流的に接地したトランジスタであることを特徴とする。
【００１７】
本高周波増幅回路においては、前記第１のトランジスタと前記インダクタンス素子と前記複数の容量素子と前記複数のスイッチとで構成される回路が２系統有り、位相が概ね１８０度異なる２つの信号を該２系統の回路にそれぞれ入力することを特徴とする。
【００１８】
本高周波増幅回路においては、前記２系統の回路がさらに２組有り、これら２組の回路の出力を切り換えるスイッチを持つことを特徴とする。
【００１９】
本高周波増幅回路においては、前記第１のトランジスタと前記インダクタンス素子と前記複数の容量素子と複数のスイッチとで構成される回路が２組有り、これら２組の回路の出力を切り換えるスイッチを持つことを特徴とする。
【００２０】
本高周波増幅回路においては、前記第１のパルスと前記第２のパルスを生成する差動構成の電流モードロジックを持つことを特徴とする。
【００２１】
本高周波増幅回路においては、前記第１のパルスと前記第２のパルスを入力信号の周波数ホッピングに同期して生成する、パルス生成回路を持つことを特徴とする。
【００２２】
本高周波増幅回路においては、前記第２のトランジスタはＮＭＯＳトランジスタ、前記第３のトランジスタはＰＭＯＳトランジスタであることを特徴とする。
【００２３】
本発明によれば更に、第４のトランジスタに負荷としてつながり、共振周波数が入力信号に同期して変化する共振回路を持つことを特徴とする高周波増幅回路が提供される。
【００２４】
本発明によれば更に、第５のトランジスタにつながり、入力信号に同期して制御を加える制御端子を持つ整合回路を持つことを特徴とする高周波増幅回路が提供される。
【００２５】
本発明によれば更に、第６のトランジスタにつながり、入力信号に同期して制御を加える制御端子を持つフィルタを持つことを特徴とする高周波増幅回路が提供される。
【００２６】
本発明によれば更に、第７のトランジスタに負荷として接続された、容量と複数インダクタンスとインダクタンスに接続された複数のスイッチを持つことを特徴とする高周波増幅回路が提供される。
【００２７】
本発明によれば更に、第８のトランジスタに負荷としてつながり、入力信号に同期して電圧や電流によって制御されるインダクタンスを持つことを特徴とする高周波増幅回路が提供される。
【００２８】
本発明によれば更に、第９のトランジスタに負荷としてつながり、入力信号に同期して電圧や電流によって制御される容量を持つことを特徴とする高周波増幅回路が提供される。
【００２９】
本発明によれば更に、ゲート接地で動作するトランジスタと、該トランジスタのゲートと電源との間に接続された第１のインダクタと、前記トランジスタのドレインに接続された負荷とを持つことを特徴とする高周波増幅回路が提供される。
【００３０】
本発明によれば更に、前記第１のインダクタのインダクタンスは０．５ｎＨから２ｎＨの間であることを特徴とする請求項１８記載の高周波増幅回路が提供される。
【００３１】
本発明によれば更に、高速に周波数をホッピングさせる通信を行い、トランジスタに負荷として接続された、インダクタンス素子と複数の容量素子と該複数の容量素子に接続された複数のスイッチとを持つ高周波増幅回路を持つことを特徴とする無線通信システムが提供される。
【００３２】
本発明によれば更に、増幅回路につながり、入力信号に同期して制御を加える制御端子を持つフィルタを有し、該フィルタはインダクタンス素子と複数の容量素子と該複数の容量素子に接続された複数のスイッチを有し、該スイッチとして第１０のトランジスタを使用し、該第１０のトランジスタの制御端子に該第１０のトランジスタを制御する第３のパルスを加え、第１０のトランジスタにつながり前記第３のパルスとは反対極性の第４のパルスを制御端子に加える複数の第１１のトランジスタを有することを特徴とする高周波増幅回路が提供される。
【発明の効果】
【００３３】
本発明により得られる効果として、以下の６つがあげられる。
【００３４】
第１の効果は、ゲイン特性がバンドパス特性を持ち、所望の周波数のゲインを高くすることができ、それ以外の周波数におけるゲインを低下させることができる。しかも共振周波数（中心周波数）を高速に変化させることができる。
【００３５】
第２の効果は、反射特性Ｓ１１を広帯域にわたって小さくできることである。
【００３６】
第３の効果は、ＮＦを３程度の低い値にすることができることである。
【００３７】
第４の効果は、このような高いゲインや低いＮＦを小さな回路面積で実現できることである。
【００３８】
第５の効果は、このような優れた特性が５ｍＷ程度の低い消費電力で得られることである。
【００３９】
第６の効果は、本発明による広帯域ＬＮＡを用いることで、小型で低消費電力で低ＢＥＲで与干渉や被干渉に強い通信システムが実現できる。
【発明を実施するための最良の形態】
【００４０】
図１は本発明の第１の実施の形態の高周波増幅回路のコア部の回路図である。トランジスタ（Ｍ７）１０７は、ゲートを接地したトランジスタであり、ゲート接地型回路を構成している。なお、トランジスタ１０７としてバイポーラトランジスタを使用してベース端子を接地し、ベース接地型回路を構成することもできる。トランジスタ１０７のソース端子には入力信号を入力する。インダクタ１１８は直流のバイアス電流のパスを作るために、ソース端子と接地との間に接続されており、交流的にはインピーダンスが無視できる程度に大きくすることが好ましい。なお、インダクタ１１８としてワイヤボンディングのインダクタンス素子を利用することもできる。バイアス電圧１１９はトランジスタ１０７に流れるバイアス電流を決定する。トランジスタ１０７は、好ましくは５極管領域で動作するようにバイアス電流やドレイン電圧を決定する。バイアス電圧１１９の生成のために、一般のアナログ回路で行われるミラー回路を構成することは当然可能である。
【００４１】
トランジスタ１０７のドレイン端子には、インダクタ１１７と複数のコンデンサ（Ｃ１〜Ｃ３）１０８〜１１０とが接続される。複数のコンデンサの数は３個に限らず任意の値をとることができる。これらのインダクタ１１７とコンデンサ群は、バンドパス特性を持つ負荷の役割を持つ。インダクタ１１７の他端は電源（Ｖ５）１２０に接続され、バイアス電流がインダクタ１１７を介して電源（Ｖ５）１２０から供給される。インダクタ１１７のＱ値は、ωＬ／Ｒで表され、Ｑ値が大きいほどバンドパス特性がシャープとなる。トランジスタ１０７のドレイン端子から増幅された信号を取り出す。
【００４２】
コンデンサ１０８〜１１０は、選択されるかどうかをトランジスタ１０１〜１０３と、選択信号１１１〜１１３によって選択する。トランジスタ（Ｍ１〜Ｍ３）１０１〜１０３は、ＭＯＳＦＥＴであってもバイポーラトランジスタであっても良い。いずれにしてもオン抵抗が小さく、寄生容量が小さいことが好ましく、ＭＯＳＦＥＴを使用する場合、オン抵抗の小さいＮＭＯＳが好ましい。
【００４３】
選択信号１１１〜１１３はトランジスタ１０１〜１０３をオン、オフさせるパルス信号である。トランジスタ１０１〜１０３のドレイン端子はコンデンサ１０８〜１１０にそれぞれつながり、ゲート端子は選択信号１１１〜１１３にそれぞれつながり、ソース端子は接地端子につながる。トランジスタ１０１〜１０３のオン抵抗とコンデンサ１０８〜１１０の容量によってもＱ値が定まり、Ｑ値は１／ωＣＲで表される。この場合もＱ値が大きいほどバンドパス特性がシャープとなる。コンデンサ１０８〜１１０の選択を任意に切り換えることによって、８種類の容量値を得ることができ、インダクタ１１７とこの容量値で決まる共振周波数として８種類を得ることができる。
【００４４】
この例では複数のコンデンサを並列につなぎ、各コンデンサに直列にスイッチを接続している。しかし、図２４のように、複数のコンデンサ２４０１〜２４０３を直列につなぎ、スイッチ２４０４〜２４０６をコンデンサ２４０１〜２４０３にそれぞれ並列に接続することでも複数の容量を得ることができる。
【００４５】
インダクタはインダクタンスを持つことが本質であり、インダクタンスを持つ他の素子を使用することもできる。コンデンサも容量（キャパシタ）を持つことが本質であり、容量を持つ他の素子を使用することもできる。
【００４６】
トランジスタ１０１〜１０３のゲートに加わる選択信号１１１〜１１３のパルス電圧によって、トランジスタ１０１〜１０３のドレイン端子やトランジスタ１０７のドレイン端子にはゲートフィードスルーによってリンギングが発生する。トランジスタ（Ｍ４〜Ｍ６）１０４〜１０６と選択信号１１４〜１１６は、このリンギングを抑制するための回路であり、トランジスタ１０１〜１０３に接続される。
【００４７】
より具体的には、好ましくはトランジスタ１０４〜１０６はトランジスタ１０１〜１０３と反対極性のトランジスタ（つまり，１０１〜１０３がＮＭＯＳであれば１０４〜１０６はＰＭＯＳ）であり、チャネル長Ｌはトランジスタ１０１〜１０３と同一であり、チャネル幅Ｗはトランジスタ１０１〜１０３より小さい。トランジスタ１０４のソース端子とドレイン端子はトランジスタ１０１のドレイン端子につながり、トランジスタ１０４のゲート端子は選択信号１１４につながる。トランジスタ１０５や１０６も同様にしてトランジスタ１０２や１０３にそれぞれつながる。
【００４８】
選択信号１１４〜１１６は、それぞれ選択信号１１１〜１１３と反対極性のパルス信号である。例えば、選択信号１１１〜１１３が立ち上がるとき、選択信号１１４〜１１６は立ち下がる。立ち上がり（または立ち下がり）の変化開始時間と変化終了時間は、選択信号１１１と１１４で可能な限り等しいことが好ましい。選択信号１１２と１１５、選択信号１１３と１１６も同様である。
【００４９】
コンデンサ１０８〜１１０の容量値は同じにすることもできれば、異なる容量値にすることもできる。異なる容量値にする場合、バイナリーで容量値が変化するように設定することが好ましい。例えばコンデンサ１０８の容量値をＣ０として、コンデンサ１０９はＣ０／２、コンデンサ１１０はＣ０／４に設定する。
【００５０】
図２（ａ）は図１のコア部分とその周辺を含めた好ましい実施の形態を表すブロック図である。ＬＮＡコア（１）２０２とＬＮＡコア（２）２０６は、図１の回路を表す。ＬＮＡコア（１）２０２とＬＮＡコア（２）２０６で位相が１８０°異なる信号を扱う差動構成となっている。差動構成とすることで、スイッチの切り換え時に生じるリンギングをさらに抑制することができる。
【００５１】
アンテナなどからの信号は、マイクロストリップ線路やＣＰＷ（ｃｏｐｌａｎａｒ  ｗａｖｅｇｕｉｅ）線路を介してＶｉｎ＋とＶｉｎ−端子に入力される。マッチング回路（１）２０１やマッチング回路（２）２０５は、これら伝送線路の特性インピーダンスとの整合をとるための回路である。このような整合回路の例は、非特許文献２に開示されている。
【００５２】
図１のコア部の入力インピーダンスは、図１がゲート接地回路を構成しているため、約１／ｇｍ７で表される値となる（ここでｇｍ７はトランジスタ１０７の相互コンダクタンスを表す）。この相互コンダクタンスｇｍを適切な値に設定することにより任意の特性インピーダンスに整合させることが可能であり、マッチング回路（１）２０１やマッチング回路（２）２０５を省略することが可能である。例えば５０Ωの特性インピーダンスに整合させる場合、ｇｍ７を約２０ｍＳに設定すればよい。
【００５３】
バッファ（１）２０３、バッファ（２）２０７は、ＬＮＡコア（１）２０２、ＬＮＡコア（２）２０６の出力端に必要とされる低容量を実現するための回路であり、図１６に示すようなソースフォロワが好ましい構成として考えられる。ＬＮＡコア（１）２０２、ＬＮＡコア（２）２０６の出力端に低容量化が必要なのは、コンデンサ１０８〜１１０がすべてオフしたときに存在するトランジスタ１０７のドレイン端子の寄生容量を低下させるためである。この寄生容量を低下させることで、共振周波数を高い周波数まで持っていくことが可能となる。
【００５４】
図１６において、トランジスタ１６０１は、ゲート端子に信号を入力してソース端子から信号を出力する。ソース端子に接続する負荷（１）１６０２として、抵抗や定電流源が考えられる。ソースフォロワはミラー効果が生じないため入力容量を低容量化することが可能であり、このような目的に適している。このバッファに必要とされるバイアス電流は、主としてバッファに要求されるノイズレベルによって決定される。しかし、ＬＮＡコア（１）２０２、ＬＮＡコア（２）２０６において１５〜ら２５ｄＢ程度のゲインが得られて信号が増幅されるため、要求されるノイズレベルは緩和され、バイアス電流を下げることができる。
【００５５】
マッチング回路（３）２０４やマッチング回路（４）２０８は、出力の線路に整合をとる必要がある場合に用いる。この差動ＬＮＡを送信器の最終段に用いる場合など、伝送線路との整合が必要になる場合がある。特にＵＷＢ送信機の出力振幅は小さいため、このようなＬＮＡをＰＡ（Ｐｏｗｅｒ  Ａｍｐｌｉｆｉｅｒ）として用いることができる。
【００５６】
図２（ｂ）は、図２（ａ）の差動ＬＮＡを２つ用いて、交互に切り換えて使用する場合のブロック図である。共振周波数の切り換え後、振幅が安定するまでに５００ｐｓ程度の時間がかかり、この時間が問題となるシステムに対して適用できる。スイッチ２１３は入力信号を切り換えるためのスイッチであり、選択信号によって差動入力信号Ｖｉｎ＋、Ｖｉｎ−を差動ＬＮＡ（１）２１１か差動ＬＮＡ（２）２１２につなぐ。スイッチ２１４は差動ＬＮＡ（１）２１１と差動ＬＮＡ（２）２１２からの差動出力信号のどちらかを選択信号によって出力端子Ｖｏｕｔ＋、Ｖｏｕｔ−につなぐ。
【００５７】
図２（ｃ）は、図２（ｂ）と同様の目的で使用するが、スイッチを（マッチング回路＋バッファ）に置き換えた図である。このマッチング回路の部分で整合がとれれば、入力をスイッチで切り換える必要はない。マッチング回路と差動ＬＮＡとの接続によって両者の特性に影響が出ないようにバッファを用いている。
【００５８】
図３（ａ）は図２（ａ）と同様に図１のコア部分とその周辺を含めた好ましい実施の形態を表すブロック図である。図３（ａ）では、図２（ａ）とは異なり、単相（ｓｉｎｇｌｅ−ｅｎｄｅｄ）の信号を扱う。本形態は、リンギングの影響が比較的許されるシステムに用いることができる。図３（ｂ）は、図２（ｂ）と同様に、２つのＬＮＡを交互に切り換えて使用する。図３（ｃ）は図２（ｃ）と同様に、図３（ｂ）のスイッチを（マッチング回路＋バッファ）３１７に置き換えた構成である。
【００５９】
図４は、選択信号１１１、１１４の発生回路の例である。この例では差動構成の電流モードロジック（ＣＭＬ）を用いている。選択信号１１１、１１４は、前述したように、同じタイミングで動作することが好ましい。この例ではＣＭＬなどの差動回路構成のＰＬＬなどで発生した基準クロックから、同様に差動構成の制御回路によって選択信号１１１、１１４に必要なタイミングを作り出している。ＣＭＬはトランジスタ４０１、４０２、負荷（１）４０４、負荷（２）４０５、電流源４０３によって構成される。負荷（１）４０４、負荷（２）４０５として抵抗やインダクタ、トランジスタを用いることができる。インバータ４０６、４０７はＣＭＬレベルの振幅をＣＭＯＳレベルに変換するために用いる。
【００６０】
図５は本発明による高周波増幅回路の動作を示すタイミング図である。このタイミング図によれば、高周波増幅回路は前述したマルチバンド方式に対応できるように動作する。ｆ０からｆ７はアンテナから入ってくる信号電圧を周波数ごとに分けて描いたもので、例えば最初に周波数ｆ０の信号がきた後、周波数ｆ１にホッピングするというように、順次周波数ｆ７までホッピングして、最初の周波数ｆ０に戻るの動作を繰り返す。各信号は、例えば時間ｔ０のかたまりを４個つなげた波形を持ち、この時間ｔ０によって各信号の占有周波数帯域が決まる。例えば、ｔ０が３ｎｓ程度であると、各信号の占有周波数帯域ＢＷは５００ＭＨｚ程度となる。８個の周波数信号によって４ＧＨｚ程度の周波数をカバーする。
【００６１】
図５のＶ１〜Ｖ３、Ｖ１Ｂ〜Ｖ３Ｂは、図１で説明したパルス電圧のタイミングを表す。この例では、周波数ｆ０の信号がきたときにＶ１〜Ｖ３をハイレベルにしてコンデンサ１０８〜１１０が負荷としてつながるようになっている。つまり、トランジスタ１０１〜１０３が全てオンする。コンデンサ１０８〜１１０の合成容量とインダクタ１１７のインダクタンスによって決まる共振周波数をｆ０近傍にあるように設定しておくことにより、図１のＬＮＡは入力信号ｆ０を高いゲインで増幅し、それ以外の周波数をＬＣ回路の特性に応じて減衰させることができる。
【００６２】
同様にして、周波数ｆ１の信号がきたときにこの例ではＶ１とＶ２をハイレベルにして、Ｖ３をローレベルにしている。つまり、トランジスタ１０１と１０２をオンにしてコンデンサ１０８と１０９を負荷としてつないでいる。トランジスタ１０３はオフとなり、コンデンサ１１０の他端はハイインピーダンスとなるので、コンデンサ１１０は負荷としてつながらない。コンデンサ１０８と１０９の合成容量とインダクタ１１７のインダクタンスによって決まる共振周波数をｆ１近傍にあるように設定しておけば、図１のＬＮＡは入力信号ｆ１を高いゲインで増幅し、それ以外の周波数をＬＣ回路の特性に応じて減衰させることができる。
【００６３】
図５のタイミングはコンデンサ１０８〜１１０がバイナリーで容量値が重み付けされていることを仮定しており、Ｖ１からＶ３のハイ、ローを変えることで８種類の周波数に順次共振することができる。共振周波数ｆはコンデンサ１０８〜１１０と寄生容量で決まる容量Ｃとインダクタ１１７のインダクタンスＬから、以下の式で与えられる。
【００６４】
ｆ＝１／（２π√ＬＣ）
この式から、例えコンデンサ１０８〜１１０の選択によって容量Ｃを直線的に変えられたとしても、周波数ｆは直線的には変化しないことがわかる。周波数ｆ０〜ｆ７がある周波数刻みで直線的に変化する仕様である場合、コンデンサ１０８〜１１０の選択では正確に対応できない場合があるが、バイナリー容量の数をさらに増やすことで任意の周波数に対応させることが可能である。さらに、ＬＣ回路のＱ値を比較的低い値に設定しておけば、ＬＣ回路で決まるバンドパス特性は比較的ブロードなものになる。つまり、入ってくる信号の周波数に共振周波数を正確に合わせなくとも入力信号の増幅は高いゲインで行うことができる。
【００６５】
入力信号のホッピングと、共振周波数のホッピングとの同期をとる方法として、通信規格で以下のような仕様を設定することで実現できる。
【００６６】
例えば図５の周波数ｆ０をビーコンとして決めて、同期が得られる前はこの周波数ｆ０を待ち受けの周波数として用いる。周波数ｆ０での交信で双方のＰＬＬや基準周波数の同期が得られたら、ホッピングを開始する。ホッピングパターンはあらかじめ決めておくか、ビーコンでの交信で決定することもできる。ホッピングを行うことで周波数ダイバーシチ効果が得られるほか、異なるホッピングパターンによるマルチアクセスを可能にするほか、マルチパス耐性を高めるなどの効果がある。
【００６７】
図５のＶ１Ｂ〜Ｖ３ＢはＶ１〜Ｖ３とは逆極性とする。例えばＶ１がローからハイに変化するときＶ１Ｂはハイからローに変化する。これによってパルス電圧のフィードスルーによるリンギングの発生を抑制することができる。
【００６８】
図６は図１においてトランジスタ１０４〜１０６が無い場合のリンギングの発生の様子を示したものである。図６（ａ）のトランジスタＭ１（図１のトランジスタ１０１）のドレイン−ゲート間には寄生容量Ｃｇｄｎが存在する。トランジスタＭ１のゲート端子に加えるパルスＶ１の立ち上がり時には、パルスＶ１が寄生容量Ｃｇｄｎを介してドレイン端子に現れる。このドレイン端子での振幅は、ドレイン端子につながるコンデンサ１０８と寄生容量Ｃｇｄｎによって分圧され、パルスＶ１そのものの振幅よりかなり小さくなるが、図１の端子Ｏｕｔ１２２には、図６（ｂ）の信号Ｏｕｔのような大きなリンギングが現れる。このリンギングの振幅はパルスＶ１の振幅、寄生容量Ｃｇｄｎの容量値、容量Ｃ１の値によって決まるが、このケースでは数十ｍＶに達している。パルスＶ１の立ち下がり時にも図６（ｂ）のように同様のリンギングが発生している。
【００６９】
図７は図１においてトランジスタ１０４〜１０６がある場合のリンギングの抑制の様子を示している。図７（ａ）のように、トランジスタＭ４（図１のトランジスタ１０４）のドレイン−ゲート間には寄生容量Ｃｇｄｐが、ソース−ゲート間には寄生容量Ｃｇｓｐが存在する。このトランジスタＭ４のゲート幅Ｗを適切に選ぶことで、パルス電圧Ｖ１によるトランジスタＭ１のドレイン端子へのフィードスルーを抑制することができる。具体的には、パルス電圧Ｖ１と寄生容量Ｃｇｄｎによってドレイン端子から引き抜かれる電荷量が決定される。この電荷量と、寄生容量Ｃｇｄｐ、Ｃｇｓｐの合成容量とパルス電圧Ｖ１Ｂの振幅で決定される注入電荷量とを合わせてやれば良い。
【００７０】
図７（ｂ）はパルスＶ１が立ち上がりの時の出力端子Ｏｕｔにおけるリンギング抑制の様子を示したものである。パルスＶ１が立ち上がり、寄生容量Ｃｇｄｎを通じてトランジスタＭ１のドレイン端子に電荷が注入される。これと同時に電圧Ｖ１Ｂが立ち下がり、合成容量を通じてドレイン端子から電荷が引き抜かれる。この注入される電荷と引き抜かれる電荷をほぼ合わせているため、ドレイン端子の電荷の変動を抑制することができており、端子Ｏｕｔにおけるリンギングの発生を抑制することができている。
【００７１】
上記原理に基づいて、パルスＶ１の立ち上がり始める時間、電圧が変化している間のｄＶ／ｄｔ（電圧の時間微分）の絶対値、立ち上がりが終わって安定する時間と、パルス電圧Ｖ１Ｂが立ち下がり始める時間、ｄＶ／ｄｔの絶対値、立ち下がりが終わる時間はそれぞれ合わせることが好ましい。
【００７２】
さらに、トランジスタＭ１とＭ４（トランジスタ１０１と１０４）は反対極性のトランジスタであることが好ましい。つまり、トランジスタＭ１がＮＭＯＳタイプである場合、トランジスタＭ４はＰＭＯＳタイプであることが好ましい。これは、パルスＶ１が立ち上がるとき、トランジスタＭ１がオフ状態からオン状態に移行するのと、トランジスタＭ４の状態変化を合わせることが好ましいからである。つまり、パルス電圧Ｖ１Ｂは立ち下がり、ＰＭＯＳタイプのトランジスタＭ４にとってもオフ状態からオン状態に移行する。電荷の移動（注入又は引き抜き）が、トランジスタのオン、オフの状態によって変わるため、このような現象が生じる。
【００７３】
トランジスタＭ１とＭ４で同一極性のトランジスタを使用すると、電圧遷移の時に、トランジスタＭ１がオフの時にトランジスタＭ４はオンとなり、トランジスタＭ１がオフの時にトランジスタＭ４はオンとなる。この場合、オン状態にあるトランジスタの方が寄生容量が大きくなり、電荷の移動が多くなるため、電圧遷移の前半では例えばプラスの電荷が注入され、後半ではマイナスの電荷が注入されるという現象が起こる。
【００７４】
図７（ｃ）はパルス電圧Ｖ１が立ち下がり、パルス電圧Ｖ１Ｂが立ち上がる時の端子Ｏｕｔのリンギングの抑制の様子を示している。この場合もトランジスタＭ１による電荷の引き抜きとトランジスタＭ４による電荷の注入はほぼ等しくなり、端子Ｏｕｔのリンギングの発生は抑制されている。
【００７５】
トランジスタＭ４のドレイン端子とソース端子をつないでいるため、トランジスタＭ４のチャネル長Ｌとチャネル幅Ｗの積Ｌ・Ｗは、トランジスタＭ１の積Ｌ・Ｗの１／２あたりに最適な値があるが、その前後は使用可能であり、１より小さい値に設定することで好ましい結果を与える。
【００７６】
前述したように、コンデンサ１０８のオン、オフを行うトランジスタＭ１（トランジスタ１０１）のオン抵抗は小さいことが望ましく、トランジスタＭ１はＮＭＯＳタイプであることが望ましい。この場合、トランジスタＭ１のオン時にコンデンサは接地につながる。インダクタ１１７は電源１２０側につながるため、接地と電源の間に高周波信号をバイパスするデカップリングコンデンサをつなぐことが好ましい。
【００７７】
以上のようにして、図７（ｂ）、図７（ｃ）に示すように、端子Ｏｕｔのリンギングは数ｍＶに抑えられる。
【００７８】
このリンギングは、図２に示した差動構成によってさらに１／１０以下に抑えられる。
【００７９】
図８（ｂ）は差動構成（図２（ａ））にした場合の各スイッチ切り換え時の端子Ｏｕｔの無信号時の波形を示している。リンギングはわずかに発生しているものの、１００μＶ以下の振幅に抑えられている。
【００８０】
図８（ａ）は−７０ｄＢｍの信号をＬＮＡの入力に加えた場合の端子Ｏｕｔの波形を示している。入力信号は、図５に示すように、ｆ０〜ｆ７にわたって順次ホッピングしており、ＬＮＡのスイッチ設定はｆ６あたりに共振周波数が得られるように設定してある。ｆ６あたりに最高振幅が得られており、他の周波数ではｆ６から離れるにつれて振幅は減少しており、バンドパスフィルタ特性が得られている。
【００８１】
図８（ａ）に示すように、トランジスタＭ１〜Ｍ３（トランジスタ１０１〜１０３）の選択を切り換えてから振幅が安定するまでに最長５００ｐｓ程度の時間がかかっている。瞬時に立ち上げることは有限の上限周波数を持っているＬＮＡにとっては困難でこのような時間がかかっている。但し、これは、ＵＷＢでは図５に示すように、時間ｔ０を持つ一つの信号の固まりにはコサインなどの窓関数がかかっており、瞬時に振幅が立ち上がる必要性はない。この安定化までの時間や、図８（ｂ）のわずかなリンギング残りに問題がある場合、図２（ｂ）や図２（ｃ）に示すような２系統のＬＮＡを切り換える構成を採用することもできる。
【００８２】
図９（ａ）はこのＬＮＡのゲイン特性Ｓ２１と反射特性Ｓ１１を表す。トランジスタ１０１〜１０３の８種類のオン、オフ状態を順次変えた場合についてプロットされている。例えばｓｔ１はトランジスタ１０１〜１０３を全てオンにしてコンデンサ１０８〜１１０を全て負荷としてつないで合成容量を最大にした場合である。共振周波数は３．５ＧＨｚ程度となり、この周波数でのゲインは１５ｄＢ程度の高いゲインが得られている。ゲインの周波数特性はバンドパス特性を持っており、共振周波数をピークに共振周波数から離れるにつれて減衰する。
【００８３】
反射特性もｓｔ１に注目すると、３．５ＧＨｚあたりで−３８ｄＢ程度のピークとなり、そこから離れるにつれて上昇する。上昇しても−２０ｄＢ程度以下には収まっている。これは、入力整合が基本的には１／ｇｍによって例えば５０Ω付近に合っているためで、ドレイン端子のインピーダンスの変化によってピーク特性が現れるのみである。
【００８４】
同様にしてｓｔ１〜ｓｔ８はトランジスタ１０１〜１０３のオン、オフを制御して、コンデンサ１０８〜１１０の選択を制御して、合成容量を順次低下させていっている。ｓｔ１〜ｓｔ８ではゲインの共振周波数が順次変わっていっており、バンドパス特性の中心周波数が順次高周波側へシフトしていっており、バンドパス特性全体が高周波側へシフトしていっている。ｓｔ８では共振周波数（中心周波数）として７ＧＨｚ、ピークゲインとして１９ｄＢ程度が得られている。
【００８５】
本発明の特徴はｓｔ１〜ｓｔ８の中心周波数の移動が１０ｎｓ程度の短い時間でできることである。
【００８６】
図９（ｂ）の反射特性Ｓ１１のスミスチャートは、１〜１０ＧＨｚの周波数でｓｔ１〜ｓｔ８をプロットしたもので、特性インピーダンス（この場合は５０Ω）にほぼ整合している。トランジスタ１０７のトランジスタとして、０．１８μｍプロセス、ＮＭＯＳタイプ、Ｗ／Ｌ＝６３μｍ／０．１８μｍを使用して、バイアス電流として１．４ｍＡ程度を流すと１／ｇｍが５０Ω程度となり、このような整合が得られる。
【００８７】
図９（ｃ）は雑音指数（ＮＦ）をｓｔ１〜ｓｔ８に関してプロットしたものである。どの設定でも３〜４ＧＨｚあたりを最低にして、その周波数から離れるにつれてＮＦは上昇していく。ｓｔ８の設定に近付くほど、高周波側での上昇は緩やかなものとなる。３．５ＧＨｚあたりの入力信号を増幅する場合、３．５ＧＨｚのゲインのピークはｓｔ１の設定で現れるため、ｓｔ１の設定にすることが好ましい。このときＮＦは、３．５ＧＨｚでｓｔ１のカーブをみると３．５程度が得られていることがわかる。７ＧＨｚあたりの信号を増幅する場合、同様にゲイン特性からｓｔ８の設定にすることが好ましく、この時ｓｔ８のＮＦを見ると３．５程度が得られる。
【００８８】
本発明のメリットを大別すると、以下の５つである。
【００８９】
第１に、ゲイン特性がバンドパス特性を持ち、所望の周波数のゲインを高くすることができ、それ以外の周波数におけるゲインを低下させることができる。しかも、共振周波数（中心周波数）を高速に変化させることができる。これは、図５のように高速で周波数をホッピングして広帯域をカバーするＵＷＢ通信のＬＮＡとして好ましい結果を与える。
【００９０】
つまり、所望の周波数では１５ｄＢ以上の高いゲインを実現して後段の回路  （たとえばミキサ）などのノイズの影響を目立たなくすることができる。ＵＷＢ通信では、図５における各周波数（サブバンド）の帯域は５００ＭＨｚ程度であるが、図９（ａ）の緩やかなバンドパス特性によってこの帯域でも１５ｄＢ以上のゲインを得ることができている。このために共振回路（負荷）のＱ値として５〜１５程度に選ぶことが好ましい。これは、通常のＬＳＩプロセスで容易に実現できる値である。
【００９１】
さらには、他の通信からの被干渉や他の通信への与干渉を抑制することができる。他の通信には同じＵＷＢ通信での端末間の干渉、ピコネット間の干渉なども含まれる。例えば図９（ａ）のｓｔ１の設定では３．５ＧＨｚのＵＷＢ通信などの信号を増幅するが、このとき５ＧＨｚの無線ＬＡＮ（ＩＥＥＥ．８０２．１１ａ規格など）などの狭帯域通信は、強力な被干渉源となる。この様子を図２３に示す。３．５ＧＨｚの信号に重畳されてくるわけであり、ＵＷＢ通信の方のビットエラーレート（ＢＥＲ）特性を低下させたり、リンクバジェット（送受信間の回線の各部分におけるゲインや減衰量のテーブル）を悪化させたりする。さらにはＬＮＡのダイナミックレンジを５ＧＨｚの信号の方が占有してＬＮＡを使用不可にさせる（ブロッキング）場合もある。
【００９２】
図９（ａ）のｓｔ１の設定では３．５ＧＨｚのゲインに対して５ＧＨｚのゲインは１０ｄＢ程度減衰しており、ＢＥＲやリンクバジェット、ブロッキングに対して１０ｄＢ程度の余裕を与えることができる。この余裕は、ＵＷＢ通信などの仕様によってＱ値などを最適化することや、フィルタの段数やフィルタの種類を変えることで変更可能である。
【００９３】
同時にノイズ帯域を狭めることができ、信号源から入ってくるノイズやトランジスタＭ１のノイズ、使用しているインダクタの抵抗成分によるノイズなどを抑制することができる。
【００９４】
たとえば図９（ａ）のｓｔ１ではピークゲインから３ｄＢ減衰する周波数範囲は１ＧＨｚ程度である。これはノイズの帯域として１ＧＨｚ程度で済んでいるわけで、例えば３〜１０ＧＨｚの７ＧＨｚを単純に増幅するのに対して電力で１／７、つまり−８ｄＢ程度ノイズが抑えられることになる。この分さらにＢＥＲやリンクバジェットを改善できる。
【００９５】
同様に、送信側にこのＬＮＡを使用した場合、所望の周波数を増幅しスプリアスなどの不要成分の送信を抑制することができ、他の通信への与干渉を抑制することができる。
【００９６】
第２のメリットは反射特性Ｓ１１を広帯域にわたって小さくできることである。従来のインダクタなどを使ったπ型やＴ型などのマッチング回路や、トランジスタのソースにインダクタを接続したマッチング回路ではこのような広帯域は難しい。
【００９７】
第３のメリットはＮＦを３程度の低い値にすることができることである。トランジスタＭ１〜Ｍ３のオン、オフ（コンデンサＣ１〜Ｃ３の選択）によって広い周波数にわたって３程度の低いＮＦを得ており、ＵＷＢ通信などにとって十分な特性となる。狭帯域用のＬＮＡにはさらに低いＮＦを得ている例はあるが、狭帯域のマッチング回路や負荷によって実現できており広帯域には拡張できない。ＵＷＢは被干渉やマルチパスによるリンクバジェットの悪化の方が支配的であり、３程度のＮＦは十分な値となっている。
【００９８】
第４のメリットはこのような高いゲインや低いＮＦを小さな回路面積で実現できることである。そもそも従来例に示したように広帯域にわたって高いゲインと低いＮＦを小さな回路面積で実現することは困難であった。
【００９９】
本発明による回路で大きな面積を必要とするのはインダクタである。しかし、インダクタ１１８はボンディングワイヤのインダクタンスなどで代用することができ、この場合インダクタ１１７のみとなる。勿論、インダクタ１１７もボンディングワイヤで代用することもできる。数ミクロン角から数十ミクロン角レベルのＬＮＡが可能となる。
【０１００】
第５のメリットはこのような優れた特性が２．６ｍＷ程度の低い消費電力で得られることである。このとき電源電圧１．８Ｖ程度、バイアス電流は１．４ｍＡ程度である。ＵＷＢは携帯機器でも使用され、可能な限り消費電力を下げることが必要とされる。
【０１０１】
図１０（ａ）〜図１０（ｃ）は、図９の場合と同じ回路構成における特性であるが、トランジスタ１０７のドレインバイアス電流を２．３ｍＡに増大させた場合である。電流の増大によって相互コンダクタンスｇｍが増大し、ゲインが増加してＮＦが低下している。ゲインの増大は、ゲインが相互コンダクタンスｇｍ×負荷インピーダンスで表されるためである。ＮＦの低下は、トランジスタ１０７で発生するノイズが８ｋＴ／（３ｇｍ）で表されるためである。ここで、ｋはボルツマン定数、Ｔは絶対温度である。相互コンダクタンスｇｍの増大によって反射特性Ｓ１１が−１０ｄＢ程度まで上がってきているが、−１０ｄＢ程度であれば問題ない。消費電力は４ｍＷ程度となる。ゲインは１８〜２２ｄＢ程度となる。ＮＦは２．８程度となる。
【０１０２】
この例のメリットはゲインやＮＦや線形性（ＩＰ３）が改善されることである。消費電力はやや増大するが、消費電力に余裕のあるシステムには使用可能である。また、図９のケースと図１０のケースをスイッチなどで切り換えて使用することもできる。これは、トランジスタ１０７のゲート電圧を切り換えてドレイン電流を切り換えることで行える。チャネル（空間）の状況が変わった場合など、高いゲインや低いＮＦが必要になった場合に図１０の状態に切り換えるなどができる。
【０１０３】
図１１（ａ）〜図１１（ｃ）は本発明の他の実施の形態の回路図である。本発明の本質は共振周波数（フィルタ特性の中心周波数）をホッピングさせて広帯域にわたる信号を増幅することであり、また不必要な信号を減衰させることである。このような本質に基づいて図１１（ａ）〜図１１（ｃ）のような構成も考えられる。
【０１０４】
図１１（ａ）は図１の概念と類似しており、図１のコンデンサ１０８〜１１０に代えて可変コンデンサ（Ｃ１）１１０３を設け、その容量値を変化させて共振周波数を高速にホッピングさせる構成である。トランジスタ１１０１及びその周辺の構成は、図１におけるインダクタ１１８に対応する素子が無いことを除いて図１と同じである。可変コンデンサ１１０３の容量値を変化させる方法として、図１のように複数の容量素子をスイッチで切り換える構成のほかに、バラクタを用いてバラクタに加えるＤＣ電圧を変化させて容量値を変化させる方法がある。さらには、電圧ゲインＡｖを持つトランジスタとそれにつながる容量値Ｃを持つ素子とからなる構成を用い、等価的にＡｖ×Ｃの容量値を得るようにする。この場合、バイアス電流を変えるなどして電圧ゲインＡｖを変化させて等価容量Ａｖ×Ｃを変化させる方法もある。
【０１０５】
このような構成として、例えば図１７に示すように、トランジスタ（Ｍ１）１７０１の電圧ゲインＡｖとゲート−ドレイン間容量Ｃｇｄを使用する方法がある。この構成では、ゲート（端子Ｉｎ）からみた入力容量はＡｖ×Ｃｇｄで表され、電圧ゲインＡｖを変えることで入力容量を変化させることができる。電圧ゲインＡｖはトランジスタ１７０１の相互コンダクタンスｇｍと負荷１７０２のインピーダンスＺとの積で表され、Ａｖ＝ｇｍ×Ｚとなる。電圧ゲインＡｖを変えるには、例えばトランジスタ１７０１のゲート端子にかかるバイアス電圧Ｖ１を変化させてドレイン電流を変化させ、相互コンダクタンスｇｍを変化させることで行える。インダクタ１７０３は、端子ＩｎとＶ１電源１７０４とを交流的に絶縁するために用いている。１７０５はＶ２電源である。
【０１０６】
図１１（ａ）の可変コンデンサ１１０３の一方の端子は接地につながっているが、ＶＤＤ電源に接続することもできる。但し、接地側近くに可変コンデンサ１１０３があった方が低抵抗のＮＭＯＳを使うことができ、Ｑ値の低減など好ましい場合が多い。可変コンデンサによる周波数の制御を広帯域化するには、寄生容量を小さくする必要がある。寄生容量を小さくするにはトランジスタのサイズなどを小さくする必要があるが、トランジスタのオン抵抗が増大する。このトレードオフを改善する上でＮＭＯＳタイプのトランジスタが好ましい。
【０１０７】
図１１（ｂ）は図１のインダクタ１１７に代えて可変インダクタ１１０７を用い、高速に共振周波数をホッピングさせる構成である。図１のコンデンサ１０８〜１１０に代えてコンデンサ（Ｃ１）１１０８が設けられ、トランジスタ１１０１及びその周辺の構成は、図１におけるインダクタ１１８に対応する素子が無いことを除いて図１と同じである。このような可変インダクタ１１０７として例えば図１８に示すような構成がある。
【０１０８】
図１８（ａ）は、インダクタ１８０１〜１８０３を直列につなぎ、各インダクタと並列にそれぞれスイッチ１８０４〜１８０６をつないだ構成である。インダクタ１８０１〜１８０３としてバイナリーにインダクタンスの異なる３つのインダクタを使うことで、３つのインダクタで８つのインダクタンス値を得ることができる。
【０１０９】
図１８（ｂ）は、異なるインダクタンスを持つ３つのインダクタ１８１１〜１８１３を並列につないだものである。各インダクタと直列にそれぞれスイッチ１８１４〜１８１６をつなぎ、各インダクタが選択されるかフローティングになるかを決定する。この場合、３つのインダクタの中から例えばどれか一つのインダクタを選択し、３種類のインダクタンス値を得ることができる。
【０１１０】
図１８（ｃ）は、可変インダクタとしてアクティブインダクタを用いた例である。トランジスタ１８２１のソース端子をトランジスタ１８２２のゲート端子につなぎ、さらに電流源１８２３につなぎ、入力端子Ｉｎにもつなぐ。トランジスタ１８２１のゲート端子はトランジスタ１８２２のドレイン端子につなぎ、さらに電流源１８２４につなぐ。これによって、端子Ｉｎからみた等価回路は図１８（ｄ）のように表される。
【０１１１】
図１８（ｄ）において、インダクタ１８３１のインダクタンス値は、Ｃｇｓ１／（ｇｍ１・ｇｍ２）の式で表され、ｇｍ１やｇｍ２を変化させることでインダクタンスを変化させることができる。ここで、Ｃｇｓ１はトランジスタ１８２１のゲート−ソース間容量、ｇｍ１、ｇｍ２はそれぞれトランジスタ１８２１、１８２２の相互コンダクタンスである。
【０１１２】
図１１（ｃ）は、図１１（ａ）と図１１（ｂ）との組み合わせとも言うべき例であり、コンデンサ１１１３として可変コンデンサを用い、インダクタ１１１２として可変インダクタを用いた例である。勿論、可変コンデンサや可変インダクタとして図１１（ａ）や図１１（ｂ）で説明したものが使用できる。他の要素は、異なる参照番号が付されているが、図１１（ａ）あるいは図１１（ｂ）と同じである。可変コンデンサで作れる容量の種類をｍ、可変インダクタで作れるインダクタンスの種類をｎとして、ｍ×ｎ種類の共振周波数を作ることができる。
【０１１３】
図１２（ａ）は、例えば図１１（ａ）における可変コンデンサ１１０３を固定容量を持つコンデンサ１２０３とし、可変インダクタ１２０４をローサイド（接地側）に設けた例である。前述したように可変インダクタ１２０４をローサイド側に設けることで低抵抗のＮＭＯＳが使用でき、Ｑ値を改善するなど好ましい結果を与える場合がある。インダクタ１２０２はトランジスタ１２０１にドレイン電流を供給するためのものであり、ＶＤＤ電源と交流的に絶縁する役割も持つ。本例ではさらに、トランジスタ１２０１のドレイン端子と端子Ｏｕｔのラインにコンデンサ１２０７を接続しており、コンデンサ１２０７は直流を遮断して交流をつなぐＡＣカップリングの役割を持つ。
【０１１４】
図１２（ｂ）は図１２（ａ）と同様の構成であるが、図１２（ａ）の固定容量コンデンサ１２０３に対応するコンデンサ１２１０も可変コンデンサとした場合である。可変インダクタ１２１１は、図１２（ａ）の可変インダクタ１２０４に対応し、これら以外の要素は図１２（ａ）に示された要素と同じである。可変コンデンサ１２１０で作れる容量の種類をｍ、可変インダクタ１２１１で作れるインダクタンスの種類をｎとして、ｍ×ｎの種類の共振周波数を作ることができる。
【０１１５】
図１３（ａ）はトランジスタ１３０１のドレイン端子とＶ２電源１２０５との間に接続される負荷１３０２として共振周波数が変化する可変インピーダンス素子を用いた例である。前述したように、本発明の本質は入力信号の周波数のホッピングに合わせて、共振周波数（または、フィルタ特性の中心周波数やカットオフ周波数）をホッピングさせるものである。負荷１３０２は等価的にインダクタンスや容量、抵抗などで表される。それ故、これらの特性を高速に切り換えることで共振周波数やフィルタ特性の中心周波数やカットオフ周波数を高速に切り換えることができる。インダクタンスや容量、抵抗などの特性を変化させる方法として、スイッチで切り換える方法や、電圧や電流を変化させる方法などがある。これらの特性を変化させるために、負荷１３０２に対して制御信号（Ｓ１）１３０３を与える手段を持つ。この例では、トランジスタ１３０１はゲート接地回路として動作している。
【０１１６】
トランジスタがソース接地回路として動作している例として、図１３（ｂ）に示す例がある。トランジスタ１３０７はソース接地回路として動作している。トランジスタ１３０７のゲート端子に接続されたマッチング回路１３０９とソース端子に接続されたマッチング回路１３１０は、インダクタやコンデンサ等で構成されるマッチング回路であり、入力インピーダンスを５０Ωに整合させる。トランジスタ１３０７のドレイン端子とＶ２電源１３１１との間に接続される負荷１３０８として図１３（ａ）の例と同様に、共振周波数（または、フィルタ特性の中心周波数やカットオフ周波数）が高速に変化する負荷を用いている。
【０１１７】
図１３（ｃ）は、図１３（ｂ）の構成と類似しているが、トランジスタ１３１３のゲート端子に接続されたマッチング回路１３１５とソース端子に接続されたマッチング回路１３１６の特性を入力信号の周波数ホッピングに合わせて高速に変化させるものである。通常、マッチング回路はインダクタやコンデンサを使用しているため、特性インピーダンスが５０Ωなら、５０Ωの入力インピーダンスが得られるのは狭帯域においてである。インダクタやコンデンサを使用する構成は低ノイズで高いゲインが得られるが、通常、広帯域にわたって特性を確保することはできない。この構成では、マッチング回路内のインダクタンスや容量や抵抗などの値を変化させることで、入力信号の周波数や帯域に合わせてマッチング回路の特性を変化させている。これらの特性を変化させる方法としては、スイッチで切り換える方法や、電圧や電流を変化させる方法などがある。トランジスタ１３１３のドレイン端子とＶ２電源１３１１との間に接続される負荷１３１４も図１３（ａ）や図１３（ｂ）の負荷１３０２、１３０８と同様に、制御信号（Ｓ１）１３１８を導入して入力信号に合わせて特性を変化させるようにしている。
【０１１８】
入力信号と言っているのは、これらＬＮＡに入力される信号であって、何でも良い。無線回路の受信側で言えばアンテナを通じて供給される信号であったり、有線通信の受信側であればケーブルを通じて供給される信号であったり、無線、有線双方の送受信回路の高周波を増幅する場所であればどこでも良い。
【０１１９】
図１４（ａ）は、トランジスタ１４０１のドレイン端子と端子Ｏｕｔとの間に接続され、出力インピーダンスと特性インピーダンスを整合するマッチング回路１４０３の特性を入力信号の周波数や帯域に合わせて変化させる例である。このＬＮＡのチップ外に出力する場合など、出力の伝送線路などとの整合が必要な場合に用いることができる。図１３（ｃ）の例と同様に、マッチング回路内のインダクタンスや容量や抵抗などの値を変化させることで、入力周波数に応じた特性のホッピングを行う。トランジスタ１４０１、負荷１４０２で構成されるＬＮＡは、例えば広帯域信号を増幅する構成を持っているとする。
【０１２０】
図１４（ｂ）は図１４（ａ）と同様の出力整合をソース接地回路において実現する構成例である。つまり、トランジスタ１４１１のゲート端子と端子Ｉｎとの間にマッチング回路１４１５が接続され、ソース端子と接地との間にはマッチング回路１４１６が接続されている。そして、トランジスタ１４１１のドレイン端子と端子Ｏｕｔとの間に接続され、出力インピーダンスと特性インピーダンスを整合するマッチング回路１４１３の特性を入力信号の周波数や帯域に合わせて変化させる。
【０１２１】
図１４（ｃ）はトランジスタ１４２１のドレイン端子に接続された負荷１４２２とマッチング回路１４２４との間に、バッファ１４２３を接続した例である。バッファ１４２３は、ＬＮＡの高いゲインや、低いＮＦを最大限に引き出すために必要となる場合が多い。バッファ１４２３として、図１６で説明したような高い入力インピーダンスと、低い出力インピーダンスを持つソースフォロワなどを用いることができる。
【０１２２】
図１４（ｄ）は図１４（ｂ）と図１４（ｃ）との組み合わせとも言うべき例である。つまり、トランジスタ１４３１のゲート端子と端子Ｉｎとの間にマッチング回路１４３６が接続され、ソース端子と接地との間にはマッチング回路１４３７が接続されている。そして、トランジスタ１４３１のドレイン端子と端子Ｏｕｔとの間に接続され、出力インピーダンスと特性インピーダンスを整合するマッチング回路１４３４の特性を入力信号の周波数や帯域に合わせて変化させる。更に、トランジスタ１４３１のドレイン端子に接続された負荷１４３２とマッチング回路１４３４との間には、バッファ１４３３が接続されている。
【０１２３】
図１５（ａ）は、トランジスタ１５０１、そのドレイン端子に接続された負荷１５０２及びバッファ１５０４で構成される広帯域ＬＮＡに、フィルタ特性が高速で変化するフィルタ１５０５をつないだ例である。つまり、バッファ１５０４と端子Ｏｕｔの間にフィルタ１５０５を接続している。フィルタ１５０５として、バンドパス特性の中心周波数が高速でホッピングするものや、ハイパス特性やローパス特性のカットオフ周波数が高速にホッピングするものを用いることができる。本例でも第１の実施の形態と同様の効果を得ることができる。フィルタ１５０５は、等価的にインダクタンスや容量、抵抗などで表され、それらの特性を高速に切り換えることで共振周波数やフィルタ特性の中心周波数やカットオフ周波数を高速に切り換えることができる。インダクタンスや容量、抵抗などの特性を変化させる方法として、スイッチで切り換える方法や、電圧や電流を変化させる方法などがある。
【０１２４】
図１５（ｂ）は、トランジスタ１５１１や負荷１５１２、バッファ１５１３で表されるソース接地型広帯域ＬＮＡに対し、図１５（ａ）と同様のフィルタ１５１５を用いた例である。つまり、トランジスタ１５１１のゲート端子と端子Ｉｎとの間にマッチング回路１５１６が接続され、ソース端子と接地との間にはマッチング回路１５１７が接続されている。そして、トランジスタ１５１１のドレイン端子と端子Ｏｕｔとの間に接続されたフィルタ１５１５の特性を高速に切り換えることで共振周波数やフィルタ特性の中心周波数やカットオフ周波数を高速に切り換えることができる。更に、トランジスタ１５１１のドレイン端子に接続された負荷１５１２とフィルタ１５１５との間には、バッファ１５１３が接続されている。フィルタ１５１５は図１５（ａ）と同様の特性を持たせて、同様の効果を得ることができる。
【０１２５】
図１９は本発明のさらに他の実施の形態の広帯域ＬＮＡの回路図である。図１のトランジスタ１０７に対応するトランジスタ１９０１はゲート接地回路として動作している。トランジスタ１９０１のソース端子に接続されたインダクタ１９０４はトランジスタ１９０１にバイアス電流を流すためのものであり、ソース端子と接地との間のインピーダンスを交流的に高くできる程度にインダクタンスが高いことが好ましい。トランジスタ１９０１のドレイン端子に接続されたインダクタ１９０２も同様に直流的に低抵抗でバイアス電流を供給するためと、広帯域特性の低域でのゲインを低下させる意味があり、同様の理由である程度高いインダクタンスが好ましい。例えば３〜１０ＧＨｚ程度の周波数の増幅を行うとき、３ＧＨｚ以下の周波数でのゲインは必要なく、インダクタ１９０２を６ｎＨ程度に大きくすることでこのあたりのゲインを低下させることができる。インダクタ１９０２をあまり大きくしすぎると３〜１０ＧＨｚの範囲内のゲインも低下してしまう。なお、インダクタ１９０２は省略することも可能である。トランジスタ１９０１の負荷は、抵抗１９０３であり、負荷としてインダクタではなく抵抗を用いることで周波数依存性の少ないゲイン特性を得ることができる。トランジスタ１９０１のゲート端子に接続されたインダクタ１９０５は広帯域特性の高域での特性を改善する効果と、広域でのＮＦを改善する効果がある。
【０１２６】
この様子を図２０に示す。インダクタ１９０５を大きくすることで広域でのゲインが図２０（ａ）のように増大し、図２０（ｂ）のように広域でのＮＦが低下している。但し、インダクタ１９０５を大きくしすぎると、反射特性Ｓ１１が悪化する。ゲイン特性の３ＧＨｚ以下あたりの特性は、インダクタ１９０２の効果で低下している。このときインダクタ１９０５は、０〜２ｎＨまで０．５ｎＨステップで変化させている。このときトランジスタ１９０１は、Ｗ／Ｌ＝６０μｍ／０．１８μｍのサイズで、２．３ｍＡ程度の電流を流している。消費電力として４．２ｍＷ程度の低消費電力が得られている。図２０からインダクタ１９０５として０．５〜２ｎＨ程度が適切なことがわかる。
【０１２７】
図２１は等価回路的に抵抗やインダクタ、コンデンサとして表せる負荷２１０２をトランジスタ２１０１のドレイン端子につないだ例である。つまり、図１９におけるインダクタ１９０２及び抵抗１９０３に代えて、負荷２１０２を接続している。その他の構成要素は参照番号が異なるが、図１９と同じである。この例の本質は、トランジスタ２１０１のゲート端子あるいはベース端子につないだインダクタ２１０３によって、トランジスタ２１０１のドレイン電流又はベース電流に含まれるノイズを見えにくくすることである。入力信号の周波数や帯域に合わせて、負荷２１０２の特性を適切に選択することができる。
【０１２８】
図２２は、本発明によるＬＮＡを用いた受信器のブロック図である。アンテナ２２０１から入力された信号はバラン２２０２などで０°と１８０°の位相に分けられる。ＬＮＡ２２０３は本発明の広帯域ＬＮＡであり、好ましくは差動構成である。この例ではＱＰＳＫ変調信号を復調する構成になっており、ＬＮＡ２２０３の出力はＩ信号を復調するＩパス２２１１とＱ信号を復調するＱパス２２１２につながっている。ミキサ２２０４は好ましくはダブルバランスドミキサであり、差動構成でローカル信号とのミキシングを行う。周波数ホッピングＰＬＬ２２０５は、図５のように高速に周波数ｆ０〜ｆ７がホッピングするＰＬＬであり、ミキサ２２０４にローカル信号を供給する。
【０１２９】
この例は高周波信号をダイレクトにベースバンド信号に変換するダイレクトコンバージョンであり、ミキサ２２０４の出力はベースバンド信号に変換されている。ゲインコントロールアンプ２２０６はベースバンド信号を任意の可変ゲインで増幅するアンプである。ローパスフィルタ２２０７は、チャネル分離フィルタの役割を果たすと共に、高周波ノイズを低減する役割も果たす。コンデンサ２２０８はＤＣ成分をカットするために設けられ、スイッチ２２０９はＡ／Ｄコンバータ２２１０の入力ＤＣレベルを決定するために周期的にリセットされる。Ａ／Ｄコンバータ２２１０は、５〜１０ビットの分解能を持ち、３００Ｍｓａｍｐｌｅ／ｓ程度の変換レートを持つ。これによってＩ、Ｑ合わせて６００Ｍｂｐｓ程度の伝送レートのデジタルデータを得ることができる。Ｑパス２２１２もＩパス２２１１と同様の構成を持つ。
【０１３０】
ベースバンド処理回路２２１３は、Ｉパス２２１１とＱパス２２１２からのデジタル信号を入力として、拡散処理された信号の復調やマルチアクセス処理等、メディアアクセス処理（ＭＡＣ）等を行う。ベースバンド処理回路２２１３はまた、トレーニングシーケンスやプリアンブル、ビーコンなどの処理を行い、キャリアリカバリーやクロックリカバリー等を行い、基準クロックを再生する。ベースバンド処理回路２２１３はさらに、ＬＮＡの共振周波数をホッピングさせるためのスイッチを制御する信号や、電圧や電流で共振周波数を制御する場合はそれら電圧や電流を発生する。さらに、フェージングやマルチパスによる信号の劣化を回復する等価処理などもベースバンド処理回路２２１３で行うことができる。周波数ホッピングのパターンはあらかじめ機器ごとに決められている場合もあれば、トレーニングシーケンスやプリアンブル、ビーコンの間にホッピングパターンを得ることもできる。
【０１３１】
本発明の広帯域ＬＮＡを用いることで、小型で低消費電力で低ＢＥＲで与干渉や被干渉に強い通信システムが実現できる。
【産業上の利用可能性】
【０１３２】
本発明による高周波増幅回路は、広帯域、例えばＵＷＢのような広帯域増幅回路として、高い伝送レートが要求される無線通信、有線通信のいずれにも適用可能である。
【図面の簡単な説明】
【０１３３】
【図１】本発明の第１の実施の形態の高周波増幅回路の回路図である。
【図２】本発明の第１の実施の形態の高周波増幅回路のブロック図である。
【図３】本発明の第１の実施の形態の高周波増幅回路のブロック図である。
【図４】本発明の第１の実施の形態で使用するＣＭＬ回路である。
【図５】本発明の第１の実施の形態の高周波増幅回路のタイミング図である。
【図６】本発明の第１の実施の形態の高周波増幅回路の動作波形である。
【図７】本発明の第１の実施の形態の高周波増幅回路の動作波形である。
【図８】本発明の第１の実施の形態の高周波増幅回路の動作波形である。
【図９】本発明の第１の実施の形態の高周波増幅回路の特性である。
【図１０】本発明の第１の実施の形態の高周波増幅回路の特性である。
【図１１】本発明の第２の実施の形態の高周波増幅回路の回路図である。
【図１２】本発明の第３の実施の形態の高周波増幅回路の回路図である。
【図１３】本発明の第４の実施の形態の高周波増幅回路の回路図である。
【図１４】本発明の第５の実施の形態の高周波増幅回路の回路図である。
【図１５】本発明の第６の実施の形態の高周波増幅回路の回路図である。
【図１６】本発明で使用するソースフォロワ回路である。
【図１７】本発明で使用する可変容量回路である。
【図１８】本発明で使用する可変インダクタ回路である。
【図１９】本発明の第７の実施の形態の高周波増幅回路の回路図である。
【図２０】本発明の第７の実施の形態の特性である。
【図２１】本発明の第８の実施の形態の高周波増幅回路の回路図である。
【図２２】本発明の高周波増幅回路を使用した受信器のブロック図である。
【図２３】本発明の効果を示す図である。
【図２４】本発明で使用する可変容量回路である。
【図２５】ＵＷＢ無線方式のタイミング図である。
【図２６】本発明の効果を示す図である。
【符号の説明】
【０１３４】
１０１〜１０７    トランジスタ
１０８〜１１０    コンデンサ
１１１〜１１６    制御信号
１１７、１１８    インダクタ
【図１】
2005033596.tif 000003
【図２】
2005033596.tif 000004
【図３】
2005033596.tif 000005
【図４】
2005033596.tif 000006
【図５】
2005033596.tif 000007
【図６】
2005033596.tif 000008
【図７】
2005033596.tif 000009
【図８】
2005033596.tif 000010
【図９】
2005033596.tif 000011
【図１０】
2005033596.tif 000012
【図１１】
2005033596.tif 000013
【図１２】
2005033596.tif 000014
【図１３】
2005033596.tif 000015
【図１４】
2005033596.tif 000016
【図１５】
2005033596.tif 000017
【図１６】
2005033596.tif 000018
【図１７】
2005033596.tif 000019
【図１８】
2005033596.tif 000020
【図１９】
2005033596.tif 000021
【図２０】
2005033596.tif 000022
【図２１】
2005033596.tif 000023
【図２２】
2005033596.tif 000024
【図２３】
2005033596.tif 000025
【図２４】
2005033596.tif 000026
【図２５】
2005033596.tif 000027
【図２６】
2005033596.tif 000028