(57)【要約】【課題】従来のデジタルフィルタは、フィルタリング出力を行うための乗算器及び加算器が多数必要となるため、特にアダプティブ・アレイ・アンテナを用いるアレイアンテナ通信装置では、単位アンテナ分のデジタルフィルタが必要となり、通信機の回路全体に及ぼす影響は大きい。【解決手段】本発明では、逆拡散分離部１６において、各単位アンテナ１に対応した信号を逆拡散分離することで、単位アンテナ１毎のモニタ受信信号に分配し、分離された単位アンテナ１毎のモニタ受信信号と受信部（ＲＸ）の受信信号をパラレル／シリアル変換部１１に取り込み時分割多重し、デジタルフィルタ１２でデジタルフィルタリング処理を行い、シリアル／パラレル変換部１３で受信信号及び単位アンテナ１毎のモニタ受信信号に分離する。【選択図】図１
2005318377.tif 000002
【特許請求の範囲】
【請求項１】
複数の単位アンテナを含むアダプティブ・アレイ・アンテナを用いる送受信系と、各単位アンテナの指向性をモニタするモニタ系と、を有するアレイアンテナ通信装置において、
前記送受信系は、
単位アンテナ毎に設けられたＲＦ送信増幅部と、
単位アンテナ毎に前記ＲＦ送信増幅部と並列に設けられるＲＦ受信増幅部と、
前記ＲＦ送信増幅部又は前記ＲＦ受信増幅部と切り換えて接続される重み付け部と、
複数の重み付け部に接続され、送信信号を分配し、受信信号を合成する分配合成部と、
分配合成部に接続された送信部（ＴＸ）及び受信部（ＲＸ）と、
を備え、
前記モニタ系は、
前記ＲＦ受信増幅部から分岐した単位アンテナ毎の信号を拡散し多重化する拡散多重部と、
拡散多重化された信号を周波数変換して増幅するモニタ受信部（モニタＲＸ）と、
前記モニタ受信部からのモニタ受信信号を単位アンテナ毎の拡散符号で逆拡散分離する逆拡散分離部と、
複数の逆拡散分離された信号を並列信号から直列信号に置き換え、デジタルフィルタで処理し、信号を直列信号から並列信号に再度置き換えて処理する時分割デジタルフィルタ部と、
処理されたモニタ受信信号に基づき、重み付け部を制御して複数の単位アンテナをアダプティブ・アレイ・アンテナとして機能させるアダプティブアレイ制御部と、
を備え、
前記時分割デジタルフィルタ部は、
複数の逆拡散分離されたモニタ受信信号を時分割逐次処理することを特徴とするアレイアンテナ通信装置。
【請求項２】
請求項１に記載のアレイアンテナ通信装置において、
前記時分割デジタルフィルタ部は、
複数の逆拡散分離された信号を並列信号から直列信号に置き換えるパラレル／シリアル変換部と、
デジタルフィルタ処理を行うデジタルフィルタ部と、
信号を直列信号から並列信号に再度置き換えるシリアル／パラレル変換部と、
を備え、
単位アンテナ毎のモニタ受信信号を処理することを特徴とするアレイアンテナ通信装置。
【請求項３】
請求項１に記載のアレイアンテナ通信装置において、
前記時分割デジタルフィルタ部は、
デジタルフィルタ処理を行うデジタルフィルタ部の内部にパラレル／シリアル変換部とシリアル／パラレル変換部を備えたことを特徴とするアレイアンテナ通信装置。
【請求項４】
請求項１から３のいずれか１項に記載のアレイアンテナ通信装置において、
前記時分割デジタルフィルタ部は、さらに、
単位アンテナ毎のモニタ受信部（モニタＲＸ）のモニタ受信信号と受信部（ＲＸ）の受信信号をパラレル／シリアル変換部に取込み、１つのデジタルフィルタで処理しシリアル／パラレル変換部で単位アンテナ毎のモニタ受信信号と受信信号とに分離することを特徴とするアレイアンテナ通信装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のアンテナを用いて送受信アンテナ・パターンを制御するアレイアンテナ通信装置に関する。
【背景技術】
【０００２】
空間的に離間させて配列された複数の単位アンテナで、受信された各信号を適切に加算合成することにより、希望波の到来方向にビームを有し、かつ干渉波の到来方向にヌルを有する受信アンテナ・パターンを形成して、希望信号を選択的に受信するアダプティブ・アレイ・アンテナを備えた通信装置が知られている。
【０００３】
この通信装置で送信を行う場合には、希望局の方向にビームを有し、かつ干渉局の方向にヌルを有する送信アンテナ・パターンを形成するのが望ましい。これにより、希望局の方向にビームを形成することで希望局方向に選択的に送信電力を振り向けることができ、また干渉局方向にヌルを向けることで干渉局にとっては本通信装置からの干渉を受けないこととなり、本通信装置と希望局の組と独立して通信を行っている干渉局に影響を与えにくくなる意味で有効である。
【０００４】
本願出願人は、特願２００３−１５１８２５号として改良されたアレイアンテナ通信装置を出願した。この先願発明によれば、送信／受信での信号の経路をできるたけ共用化することで回路の小型化と送受信での同一のパラメータによるアダプティブ動作を可能とし、アンテナ・パターンを精度良く制御可能としている。
【０００５】
図７は、従来のアレイアンテナ通信装置の構成を示すブロック図である。送受信系は、４個の単位アンテナ１を含み、各アンテナに入力された信号は、送受切換器（４ａ，４ｂ）が受信側に接続されている状態で、低雑音増幅器（ＬＮＡ）３を通過し、重み付け部５に入力される。
【０００６】
送受切換器４は、送信系と受信系とでそれぞれ別個独立した回路（すなわちＲＦ送信系回路及びＲＦ受信系回路）を切り替えて、各単位アンテナ１で送受信を実現する。さらに、ＲＦ送信系回路には、送信電力増幅器２（ＰＡ）が設けられ、ＲＦ受信系回路には低雑音増幅器３（ＬＮＡ）が設けられている。
【０００７】
ＲＦ受信系回路からの受信信号は重み付け部５において、それぞれ振幅及び位相に対して重み付けされ、各単位アンテナ１の信号が分配合成部６において加算され、受信部８とデジタルフィルタ１２ａを通り、アダプティブアレイ制御部１４と図示しないベースバンド処理部へ供給される。
【０００８】
一方、送信信号は図示しないベースバンド処理部から送信部９を介して送受切換器４ｃから分配合成部６へ送られる。重み付け部５による重み付けを最適値に制御するために、アダプティブアレイ制御部１４が設けられており、このアダプティブアレイ制御部１４には前述した受信部８からの受信信号とモニタ受信部１７からのモニタ受信信号が供給され、これによって得られた所望の重み付け値が単位アンテナ１毎の重み付け部５へ供給される。
【０００９】
各単位アンテナ１に対応する上記ＲＦ送信系回路及びＲＦ受信系回路において、それらを信号が通過する際の振幅変化量相互の差および位相回転量相互の差が各単位アンテナ１間でほぼ等しく、上記ＲＦ受信系回路から出力される信号に直接または周波数変換される。
【００１０】
その後、拡散多重部１８において、単位アンテナ１毎に相互に直交化された符号信号を掛け合わせ、それらを多重化してモニタ受信部１７に入力し、そのモニタ受信部１７の出力を逆拡散分離部１６において、各単位アンテナ１に対応した符号信号を再度掛け合わせて内蔵する積分器で積分することにより、各単位アンテナ１に対応するモニタ受信信号を再生し４つのモニタ受信信号をパラレルに処理している。各デジタルフィルタ１２は不要な信号を除去し、アダプティブアレイ制御部１４に入力するように構成される。
【００１１】
しかし、従来のデジタルフィルタ１２は、フィルタリング出力を行うための乗算器及び加算器が多数必要となるため、デジタルフィルタの回路規模が増大するという問題があった。
【００１２】
特にアダプティブ・アレイ・アンテナを用いるアレイアンテナ通信装置では、単位アンテナ１分の複数のデジタルフィルタ１２が必要となり、通信機の回路全体に及ぼす影響は大きい。
【００１３】
このような問題を解決する技術として特許文献１が示されている。この技術は、ｘ倍補間機能（ｘは自然数）を持つデジタルフィルタにおいて、補間前のデータを入力し、入力レートのｘ倍のレートでデータを時分割で分配することでｘ倍補間を行い、各分配データに係数を乗算し、それらのデータを加算することによりフィルタリング出力を得るものであり、回路規模の削減及び消費電力の低減を実現している。
【００１４】
さらに、特許文献２では、複数系列からなるデジタルデータについてフィルタリング出力を行うデジタルフィルタにおいて、デジタルデータを系列毎にそれぞれ複数のデータに分割し、デジタルデータの入力速度を系列数倍したものの分割数倍の速度で時分割にフィルタリング処理を行い、同一のデジタルデータから分割されたデータのフィルタリング出力結果に対して合成処理を行い、合成処理結果に基づいて系列別にデジタルフィルタとしたことで、デジタルフィルタの回路規模を縮小する技術が示されている。
【００１５】
【特許文献１】特開平１１―２３９０４０号公報
【特許文献２】特開２００２−２１７７８７号公報
【非特許文献１】「アレーアンテナによる適応信号処理」，初版，株式会社科学技術出版，１９９８年１１月
【発明の開示】
【発明が解決しようとする課題】
【００１６】
上述した第２の従来技術では、デジタルフィルタの回路規模を縮小する技術であり、第１の従来技術に比べて乗算器及び加算器の個数を減らすだけでなく、回路規模を縮小する技術という利点を有している。
【００１７】
しかしながら、このようデジタルフィルタを単位アンテナ数分使用すると個々のデジタルフィルタの回路規模は縮小するが、デジタルフィルタを複数個使用するのは変わらず、通信機全体としてみると、従来技術ではシステムの回路規模が大きく、コストが高いという問題があった。
【課題を解決するための手段】
【００１８】
以上のような問題を解決するために、本発明に係るアレイアンテナ通信装置は、複数の単位アンテナを含むアダプティブ・アレイ・アンテナを用いる送受信系と、各単位アンテナの指向性をモニタするモニタ系と、を有するアレイアンテナ通信装置に関する。
【００１９】
そして、本発明に係る前記送受信系は、単位アンテナ毎に設けられたＲＦ送信増幅部と、単位アンテナ毎に前記ＲＦ送信増幅部と並列に設けられるＲＦ受信増幅部と、前記ＲＦ送信増幅部又は前記ＲＦ受信増幅部と切り換えて接続される重み付け部と、複数の重み付け部に接続され、送信信号を分配し、受信信号を合成する分配合成部と、分配合成部に接続された送信部（ＴＸ）及び受信部（ＲＸ）と、を備える。
【００２０】
そして、本発明に係る前記モニタ系は、前記ＲＦ受信増幅部から分岐した単位アンテナ毎の信号を拡散し多重化する拡散多重部と、拡散多重化された信号を周波数変換して増幅するモニタ受信部（モニタＲＸ）と、前記モニタ受信部からのモニタ受信信号を単位アンテナ毎の拡散符号で逆拡散分離する逆拡散分離部と、複数の逆拡散分離された信号を並列信号から直列信号に置き換え、デジタルフィルタで処理し、信号を直列信号から並列信号に再度置き換えて処理する時分割デジタルフィルタ部と、処理されたモニタ受信信号に基づき、重み付け部を制御して複数の単位アンテナをアダプティブ・アレイ・アンテナとして機能させるアダプティブアレイ制御部と、を備える。
【００２１】
そして、本発明に係る前記時分割デジタルフィルタ部は、複数の逆拡散分離されたモニタ受信信号を時分割逐次処理することを特徴とする。
【００２２】
また、本発明に係るアレイアンテナ通信装置において、前記時分割デジタルフィルタ部は、複数の逆拡散分離された信号を並列信号から直列信号に置き換えるパラレル／シリアル変換部と、デジタルフィルタ処理を行うデジタルフィルタ部と、信号を直列信号から並列信号に再度置き換えるシリアル／パラレル変換部と、を備え、単位アンテナ毎のモニタ受信信号を処理することを特徴とする。
【００２３】
さらに、本発明に係るアレイアンテナ通信装置において、前記時分割デジタルフィルタ部は、デジタルフィルタ処理を行うデジタルフィルタ部の内部にパラレル／シリアル変換部とシリアル／パラレル変換部を備えたことを特徴とする。
【００２４】
さらにまた、本発明に係るアレイアンテナ通信装置において、前記時分割デジタルフィルタ部は、さらに、単位アンテナ毎のモニタ受信部（モニタＲＸ）のモニタ受信信号と受信部（ＲＸ）の受信信号をパラレル／シリアル変換部に取込み、１つのデジタルフィルタで処理しシリアル／パラレル変換部で単位アンテナ毎のモニタ受信信号と受信信号とに分離することを特徴とする。
【００２５】
本発明に係るアレイアンテナ通信装置は、この逆拡散分離処理部における積分処理によってサンプルレートが遅くなることで、逆拡散分離処理と同じ処理能力を持つデジタルフィルタの処理に待機時間ができることに着目して、このデジタルフィルタを時分割処理にすることで待機時間中に他の信号を処理させて処理能力を無駄なく利用し、デジタルフィルタの使用数を減らしてコストダウンをはかることを特徴とする。なお、詳細は後述するが、待機時間とは、逆拡散分離部の処理時間とデジタルフィルタ部の処理時間の差である。
【発明の効果】
【００２６】
本発明の本実施形態によるアレイアンテナ通信装置は、逆拡散分離処理の積分時間とデジタルフィルタの処理時間との差によって生じる待機時間を有効に利用してデジタルフィルタを時分割処理できるので、時分割処理による時間領域の分解能の低下も起きず、また、逆拡散分離部と同じ処理能力でデジタルフィルタの使用数を減らせるためシステムの回路規模の縮小に効果がある。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態（以下実施形態という）を、図面に従って説明する。
【実施例１】
【００２８】
図１は、本発明の第１の実施形態に係るアレイアンテナ通信装置の構成を示すブロック図である。アレイアンテナ通信装置は、アダプティブ・アレイ・アンテナとして制御される合成アンテナを用いて送受信を行う送受信系と、複数の単位アンテナ１の受信信号をモニタしてアダプティブ・アレイ・アンテナとして制御するモニタ系を有している。
【００２９】
送受信系は、４個の単位アンテナ１を含み、各単位アンテナ１に入力された信号は、送受切換器（４ａ，４ｂ）が受信側に接続されている状態で、低雑音増幅器（ＬＮＡ）３を通過し、重み付け部５に入力される。
【００３０】
送受切換器４は、送信系と受信系とでそれぞれ別個独立した回路を切り替えて、各単位アンテナ１で送受信を行う。さらに、ＲＦ送信系回路には、送信電力増幅器２（ＰＡ）が設けられ、ＲＦ受信系回路には低雑音増幅器３（ＬＮＡ）が設けられている。
【００３１】
ＲＦ受信系回路からの受信信号は重み付け部５において、それぞれ振幅及び位相に対して重み付けされ、各単位アンテナの信号が分配合成部６において加算され、受信部８でデジタル信号に変換され、サンプルホールド１０と時分割デジタルフィルタ部５０を通り、アダプティブアレイ制御部１４と図示しないベースバンド処理部へ供給される。
【００３２】
一方、送信信号は図示しないベースバンド処理部から送信部９を介して送受切換器４ｃから分配合成部６へ送られる。
【００３３】
モニタ系には、重み付け部５による重み付けを最適値に制御するために、アダプティブアレイ制御部１４が設けられており、このアダプティブアレイ制御部１４には前述した受信部８からの受信信号とモニタ受信部１７からのモニタ受信信号が供給され、これによって得られた所望の重み付け値が単位アンテナ１毎の重み付け部５へ供給される。
【００３４】
次に、モニタ系の信号の流れを説明する。受信電波は、各単位アンテナ１に対応する上記ＲＦ送信系回路及びＲＦ受信系回路において、それらを信号が通過する際の振幅変化量相互の差および位相回転量相互の差が各単位アンテナ１間でほぼ等しく、上記ＲＦ受信系回路から出力される信号に直接または周波数変換される。
【００３５】
その後、拡散多重部１８において、単位アンテナ１毎に相互に直交化された符号信号を掛け合わせ、それらを多重化してモニタ受信部１７に入力する。モニタ受信部１７では、周波数変換と増幅を行い、デジタル信号に変換する。
【００３６】
モニタ受信部１７の出力は逆拡散分離部１６において、各単位アンテナ１に対応した符号信号を再度掛け合わせて内蔵する積分器で積分することで、単位アンテナ１毎のモニタ受信信号に分離することができる。
【００３７】
次に、積分された単位アンテナ信号のモニタ受信信号と受信部（ＲＸ）の受信信号をサンプルホールド１５（ａ〜ｅ）で保持してパラレル／シリアル変換部１１が取込み多重化し、デジタルフィルタ１２で時分割デジタルフィルタリング処理をする。
【００３８】
その後、シリアル／パラレル変換部１３で分離してアダプティブアレイ制御部１４と図示しないベースバンド処理部へ入力される。
【００３９】
これに対し、図７に示す従来のアレイアンテナ通信装置は、モニタ受信部１７の簡略化のため４つのアンテナ受信信号を拡散多重化して１つのモニタ受信部１７に入力し、モニタ受信部１７からの信号を逆拡散分離して４つの信号に戻し、それぞれのデジタルフィルタ１２にてフィルタ処理を行う。
【００４０】
これに対し、図１に示す本発明の実施形態では、逆拡散分離処理の積分処理時間とデジタルフィルタの処理時間の差によって生じる待機時間を利用して時分割デジタルフィルタ部５０により１個のデジタルフィルタ１２で実現した。
【００４１】
図２は、本発明の実施形態による信号の時分割処理を示すタイムチャートである。最初に従来方式を説明し、その次に本発明の実施形態を説明する。
【００４２】
タイミングチャートで示している信号は、上からクロック、受信部（ＲＸ）出力、受信信号ａ及び４系統の単位アンテナ１毎の逆拡散分離処理並びにモニタ受信信号（ｂ〜ｅ）である。その下のタイミングチャートは、従来方式におけるデジタルフィルタの作動状況を示しており、実際の処理がおこなわれる処理時間と、斜線部分の次の処理が開始されるまでの待機時間を示している。
【００４３】
さらに、その下のタイミングチャートは、本発明の実施形態における処理方式を示している。
【００４４】
次に、従来方式における処理の流れについて説明する（図２上段）。４つのモニタ受信信号は、重み付けを施し加算した１系統の受信信号と、直交符号を掛けて加算する拡散多重部を経由する１系統のモニタ受信信号に分岐されて、それぞれ受信部とモニタ受信部に至る。
【００４５】
図２の受信部出力は、受信部とモニタ受信部からの出力信号である。逆拡散分離部に送られたモニタ受信信号に直交符号を掛けて積分処理時間で積分した結果を、サンプルホールドして次の積分処理時間でデジタルフィルタに送る。
【００４６】
また、重み付けを施した受信信号はモニタ受信信号とサンプルレートをあわせるために５クロック積分時間でサンプルホールドして受信信号（受信信号ａ）としてデジタルフィルタに送る。
【００４７】
次に従来方式のデジタルフィルタの処理について説明する（図２中段）。デジタルフィルタは逆拡散分離部と同じ処理能力を持つのでモニタ受信信号が入力されてから１クロックで処理が終わるが、積分処理時間に５クロック掛かるため、次のデジタルフィルタの処理が開始されるまでの待ち時間（待機時間）が発生する。
【００４８】
言い換えると、待機時間とは、逆拡散分離処理の処理時間とデジタルフィルタの処理時間の差によって、デジタルフィルタが同じ処理結果を出力し続ける時間である。１つの集積回路（ＡＳＩＣ）の中に複数構成されるデジタルフィルタの処理能力は逆拡散分離処理用のデジタルフィルタと同じで、図２の１クロック（デジタル動作状況の斜線部及び処理部）で処理できるが、逆拡散分離部の出力レートは低下し、図２上部に示す積分処理時間となる。これは、デジタルフィルタへの入力信号が同じであれば、同一の処理結果を出力し続けることを示している。
【００４９】
つまり、待機時間とはデジタルフィルタが逆拡散分離部と同じ処理能力を持っているため、逆拡散分離処理の処理時間（＝デジタルフィルタの入力更新間隔）がデジタルフィルタの処理時間より長いため、無駄になっている時間のことである。
【００５０】
次に、本実施形態について説明する（図２下段）。本実施形態では、デジタルフィルタ処理にともなう待機時間を有効利用して、モニタ受信信号の逆拡散分離処理が終わる５クロック区間（以下、１サイクル）の間に５個のデジタルフィルタ処理が行えることに着目した。
【００５１】
処理方法において、図１に示す時分割デジタルフィルタ部５０では、受信信号ａとモニタ受信信号（ｂ〜ｅ）がパラレル／シリアル変換部１１に入力されデジタルフィルタ処理と同じサンプルレートで“・・・→ａ→ｂ→・・・→ｅ→ａ→・・・”の順番にシリアル化されデジタルフィルタ１２に送られる。
【００５２】
図２下段の本実施形態を示すタイミングチャートにおいて、デジタルフィルタ入力信号にａｎを入力すると、デジタルフィルタ１２は処理Ａを実行し、次の処理Ｂを実行開始後にデジタルフィルタ出力信号“Ａｎ”が出力される。さらに、その他のクロック区間においても処理が連続的に実行させることで、１サイクル中に“Ａ〜Ｅ”の出力を得ることが出来る。
【００５３】
図３は、本発明の第１の実施形態に係る時分割デジタルフィルタ５０の回路の構成を示すブロック図である。図中左の部分は、複数の信号をシリアル信号に変換するパラレル／シリアル変換部１１であり、内蔵するスイッチにより逐次切り替えられ、受信信号ａ及びモニタ受信信号（ｂ〜ｅ）がデジタルフィルタ１２に入力される。
【００５４】
図中右の部分は、シリアル／パラレル変換部１１であり、デジタルフィルタ１２の多重化された直列信号を元の信号に復元するためにシリアル／パラレル変換部１１内に、前段のスイッチと同期してサンプルホールドする機構（サンプルホールド３１）を有しており、サンプルタイミングにより多重化された信号を分離して後段のサンプルホールド３２に出力する。
【実施例２】
【００５５】
図４は、本発明の第２の実施形態に係るロールオフフィルタの回路の構成を示すブロック図である。
【００５６】
このフィルタはロール オフ フィルタ１２０（以下、ＲＯＦという）で、任意の干渉区間ｎに保持されている信号にタップ（ＴＡＰ）係数を掛けて足し合わせる（以下、ＲＯＦ処理という）デジタルフィルタである。
【００５７】
ＲＯＦ１２０は、パラレル／シリアル変換部１１１と内部にｎ個のレジスタを有する多段のシフトレジスタ１１２（ＳＲ）と、ＴＡＰ係数を乗算する乗算器１１４と、加算器１１５及びシリアル／パラレル変換器１１３とを有している。
【００５８】
デジタルフィルタの入力信号はシフトレジスタ１１２（ＳＲ０〜ＳＲｎ）に保持されてＲＯＦ処理が施されるが、実施形態のＲＯＦ１２０は５系統の信号を時分割処理しているので保持するデジタルフィルタの入力信号も５系統分になりシフトレジスタ１１２もＳＲ０（１〜５）〜ＳＲｎ（１〜５）となる。
【００５９】
次に、処理の流れについて説明する。デジタルフィルタ入力信号は“ＳＲ０（１）→ＳＲ０（２）→・・・→ＳＲｎ（５）”と矢印に沿ってシフトしていき、各シフトレジスタの（５）番目の信号がＲＯＦ処理される。
【００６０】
図６は、本発明の実施形態に係るロールオフフィルタ入力信号の処理の流れを示す模式図である。処理の流れを干渉区間＝“３”にした簡単な図６を用いて説明する。
【００６１】
左上部からデジタルフィルタ入力信号が“・・・→ａｎ→ｂｎ→・・・→ｅｎ→ａｎ＋１→・・・”のように入力される。入力された信号は、シフトレジスタＳＲ０（１〜５）〜ＳＲ２（１〜５）により左から右方向へ詰めて入力される。
【００６２】
次に、時間が“ｔ１→ｔ２→ｔ３・・・”と経過するごとにデジタルフィルタ入力信号が右にシフトして、ＳＲ０，ＳＲ１，ＳＲ２の（５）番目に保持されている信号がＲＯＦ処理され、デジタルフィルタ出力信号として出力される。
【００６３】
図６のデジタルフィルタ入力信号とデジタルフィルタ出力信号は、例えば時間ｔ１のとき“ａ２”信号がＲＯＦ処理されて、結果に“Ａ２”を出力している。これをクロックの立ち上がりでサンプリングすると、図２のタイミングチャートで示すデジタルフィルタ出力信号の“Ａ２”となる。次に、時間ｔ２では“ｂ２”信号がＲＯＦ処理されて、結果に“Ｂ２”を出力している。同様にクロックの立ち上がりでサンプリングすると、図２のタイミングチャートで示すデジタルフィルタ出力信号の“Ｂ２”となる。つまり、デジタルフィルタ出力信号は時間ｔ毎に“・・・→Ａ→Ｂ→・・・→Ｅ→Ａ→・・・”と出力される。
【００６４】
そこで、図６に示すように、シリアル／パラレル変換部に入力された信号は、前述したように“Ａ→Ｂ→・・・→Ｅ→Ａ→・・・”の順番になるので、この順番でデジタルフィルタ出力信号をシリアル／パラレル変換部で５系統の並列信号に分離しサンプルホールドされる。
【００６５】
分離の処理は、図３に示すように、分離された信号は次のサンプルホールド３１で同期を取り、図２に示すタイミングチャートのようにデジタルフィルタ出力信号からデジタルフィルタ出力信号Ａ〜Ｅとして出力する。
【実施例３】
【００６６】
図５は、本発明の第３の実施形態に係るパラレル／シリアル変換部も含んだロールオフフィルタ２２０の回路の構成を示すブロック図である。第２の実施形態では、前段にパラレル／シリアル変換部１１１を設けたが、第３の実施形態では、シフトレジスタ２１２の各レジスタにそれぞれのアンテナモニタ信号を割り当てることで同様の処理を実現している。さらにセレクタ２１１，乗算器２１４、加算器２１５及びシリアル／パラレル変換部２１３を有している。
【００６７】
図５に示したＲＯＦは、パラレル／シリアル変換部１１１が無いため、受信信号とモニタ受信信号のままパラレル／シリアル変換されずにシフトレジスタ２１２で干渉区間分保持され、ＴＡＰ係数を掛ける際に単一の信号が選択されてＲＯＦ処理され図６と同様にデジタルフィルタ出力信号として出力される。
【００６８】
以上、説明したように、パラレル／シリアル変換部とシリアル／パラレル変換部を備えることで、１つのデジタルフィルタにて処理が実現でき、通信機全体の回路規模が縮小できることで、コストダウンが実現できるという効果がある。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１の実施形態に係るアレイアンテナ通信装置の構成を示すブロック図である。
【図２】本発明の実施形態による信号の時分割処理を示すタイムチャートである。
【図３】本発明の第１の実施形態に係る時分割デジタルフィルタの回路の構成を示すブロック図である。
【図４】本発明の第２の実施形態に係るロールオフフィルタの回路の構成を示すブロック図である。
【図５】本発明の第３の実施形態に係るパラレル／シリアル変換部も含んだロールオフフィルタの回路の構成を示すブロック図である。
【図６】本発明の実施形態に係るロールオフフィルタ入力信号の処理の流れを示す模式図である。
【図７】従来のアレイアンテナ通信装置の構成を示すブロック図である。
【符号の説明】
【００７０】
１  単位アンテナ、２  送信電力増幅器、３  低雑音増幅器、４  送受切換器、５  重み付け部、６  分配合成部、８  受信部、９  送信部、１０，１５  サンプルホールド、１１，１１１，２１１  パラレル／シリアル変換部、１２  デジタルフィルタ、１３，１１３，２１３  シリアル／パラレル変換部、１４  アダプティブアレイ制御部、１６  逆拡散分離部、１７  モニタ受信部、１８  拡散多重部、５０  時分割デジタルフィルタ部、１１２  シフトレジスタ、１１４，２１４  乗算器、１１５，２１４  加算器、１２０，２２０  ロールオフフィルタ、２１１  セレクタ、２１２  シフトレジスタ、２１５  加算器。
【図１】
2005318377.tif 000003
【図２】
2005318377.tif 000004
【図３】
2005318377.tif 000005
【図４】
2005318377.tif 000006
【図５】
2005318377.tif 000007
【図６】
2005318377.tif 000008
【図７】
2005318377.tif 000009