(57)【要約】【課題】走査方向に長い結晶粒が成長した異方性の大きな多結晶薄膜を用いて、実効的に特性のそろった素子による電子回路装置を形成できる薄膜半導体装置の製造方法を提供すること。【解決手段】基板上に非単結晶の半導体層を形成し、その薄膜層もしくは表面層にレーザ光を照射し走査を行なうことによって熱処理を施し、当該薄膜層もしくは表面層を結晶性に変成させるに際し、上記レーザ光０６、１３を、方形基板０１、０９の二辺に対して概略４５゜の方向に走査させるか、方形基板０１、０９の二辺に対して概略対角線方向に走査させるか、円形基板のオリエンテーションフラットに対して概略４５゜の方向に走査させるか、又は上記電気的素子を作製する向きをレーザ光の走査方向に対して概略４５゜の方向にする。【選択図】      図１
2005158836.tif 000002
【特許請求の範囲】
【請求項１】
方形基板上に結晶層を有する薄膜半導体装置において、
上記結晶層の結晶化方向が、方形基板の二辺に対して概略４５゜の方向であることを特徴とする薄膜半導体装置。
【請求項２】
方形基板上に結晶層を有する薄膜半導体装置において、
上記結晶層の結晶化方向が、方形基板の二辺に対して概略対角線方向であることを特徴とする薄膜半導体装置。
【請求項３】
円形基板上に結晶層を有する薄膜半導体装置において、
上記結晶層の結晶化方向が、円形基板のオリエンテーションフラットに対して概略４５゜の方向であることを特徴とする薄膜半導体装置。
【請求項４】
方形基板上に非単結晶の半導体層を形成し、その薄膜層もしくは表面層にレーザ光を照射し走査を行なうことによって熱処理を施し、当該薄膜層もしくは表面層を結晶性に変成させる薄膜半導体装置の製造方法において、
上記レーザ光を、方形基板の二辺に対して概略４５゜の方向に走査させることを特徴とする薄膜半導体装置の製造方法。
【請求項５】
方形基板上に非単結晶の半導体層を形成し、その薄膜層もしくは表面層にレーザ光を照射し走査を行なうことによって熱処理を施し、当該薄膜層もしくは表面層を結晶性に変成させる薄膜半導体装置の製造方法において、
上記レーザ光を、方形基板の二辺に対して概略対角線方向に走査させることを特徴とする薄膜半導体装置の製造方法。
【請求項６】
円形基板上に非単結晶の半導体層を形成し、その薄膜層もしくは表面層にレーザ光を照射し走査を行なうことによって熱処理を施し、当該薄膜層もしくは表面層を結晶性に変成させる薄膜半導体装置の製造方法において、
上記レーザ光を、円形基板のオリエンテーションフラットに対して概略４５゜の方向に走査させることを特徴とする薄膜半導体装置の製造方法。
【請求項７】
基板上に非単結晶の半導体層を形成し、その薄膜層もしくは表面層にレーザ光を照射し走査を行なうことによって熱処理を施して、当該薄膜層もしくは表面層を結晶性に変成させ、そこに薄膜トランジスタ等の電気的素子を作製する薄膜半導体装置の製造方法において、
上記電気的素子を作製する向きをレーザ光の走査方向に対して概略４５゜の方向にすることを特徴とする薄膜半導体装置の製造方法。
【請求項８】
請求項４から７のいずれかに記載の薄膜半導体装置の製造方法において、
熱処理を施すべき薄膜層もしくは表面層がシリコン系材料であることを特徴とする薄膜半導体装置の製造方法。
【請求項９】
請求項４から７のいずれかに記載の薄膜半導体装置の製造方法において、
上記レーザ光に連続波の固体レーザ光を用いることを特徴とする薄膜半導体装置の製造方法。
【請求項１０】
請求項４から７のいずれかに記載の薄膜半導体装置の製造方法において、
上記レーザ光に半導体レーザ光を用いることを特徴とする薄膜半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜太陽電池、ＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）用基板等の半導体素子基板や半導体素子（以下、これらを薄膜半導体装置と総称する）を製造する方法に関する。
【背景技術】
【０００２】
近年、非導電性の異種基板上、例えばガラス基板上等にシリコン結晶薄膜を形成する研究が盛んに行なわれている。このガラス基板上に形成したシリコン結晶薄膜の用途は広く、液晶デバイス用ＴＦＴ、薄膜光電変換素子などに用いることができる。薄膜太陽光発電素子は、安価な基板上に低温プロセスで良好な結晶性をもつ結晶シリコン薄膜を形成し、これを光電変換装置に用いて、低コスト化と高性能化を図るものである。この結晶シリコン薄膜を太陽光発電素子に用いることによって、非晶質シリコン太陽光発電素子で問題となっている光劣化が観測されず、さらに非晶質太陽光発電素子では感度のない、長波長光をも電気的エネルギーに変換することができる。この技術は太陽光発電素子のみならず、光センサ等の光電変換装置への応用も可能であると期待されている。
【０００３】
このシリコン結晶太陽光発電素子は、一般的にプラズマＣＶＤによって直接結晶シリコン薄膜を堆積させる手法が用いられている。この手法によって、基板上に低温で結晶シリコンが形成され得ることが知られており、低コスト化に有効であるとされている。
【０００４】
この手法においては、プラズマＣＶＤ形成条件としては、水素でシラン系原料ガスを１５倍程度以上に希釈し、プラズマ反応室内圧力を１Ｐａ〜１０００Ｐａ、基板温度を１５０℃〜５５０℃、望ましくは４００℃以下の範囲内に制御して成膜する。これによって結晶性のシリコン薄膜が基板上に形成される。しかし、この方法では結晶粒径の大きな多結晶シリコンを形成することは困難であった。また、発電機能の根幹を担うｉ層は、素子構造最適化のためにドーピングを行なうと品質が急激に低下する。これらのことから、低コスト化に有利なシングルセルで１０％を大きく上回る効率を達成することは困難であった。
【０００５】
一方、レーザ光の走査によって結晶化する試みも種々検討されており、連続波を用いる方法が、その一例として特開２００１−３５１８６３号公報（特許文献１参照）に開示されている。この方法は異種基板上に非晶質シリコンを形成し、帯状の連続光を走査することで多結晶シリコン層に熔融・結晶化するもので、走査方向に長い結晶粒を成長させることを可能としている。
【０００６】
この連続光を用いて結晶化を行なう場合、Ｎｄ：ＹＡＧやＮｄ：ＹＶＯ4等の固体レーザを用いて結晶化を行なうことが試みられている。これら固体レーザを用いることで、ランニングコストを大幅に低下させると同時に品質の高い多結晶シリコンを形成することが可能となった。
【特許文献１】特開平２００１−３５１８６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、この方法では、レーザ光の形状をシリコン膜の結晶化に使用できる形状に加工する必要があり、加工後のレーザ光の大きさは長尺方向にせいぜい数百μｍ程度の大きさとなる。そのため、一回の照射でレーザ光の照射できる面積は限られており、１ｍ角の基板を全面結晶化するために多くの時間を要する。具体的には、レーザ光の長尺方向の長さを５００μｍとし、走査速度が５０cm／ｓｅｃと仮定すると、１回の走査に少なくとも２秒を要する。１ｍ角の基板を全面結晶化するには、２０００回の走査が必要となり、それに要する時間は約６７分である。このことから、大面積を低コストで作製する必要のある太陽光発電素子に適用するためには、更なる高出力光源が必要であった。
【０００８】
また、これらの固体レーザは中心波長５３２nmの第二高調波を用いる。この波長のレーザ光は非晶質シリコン層の表面から０．１μｍ以下の深さしか侵入しない。結晶シリコン層でも侵入深さは１μｍ以下である。一方、太陽光発電素子として十分な特性を出すためには、結晶シリコンの膜厚を１μｍ以上、好ましくは２μｍ以上の膜厚にしなければならない。そのため、数μｍの膜厚の非晶質シリコンに５３２nmのレーザ光を照射すると、表面近傍で急激にレーザ光が吸収され、シリコンの融点を大きく超える温度となる。それに対して非晶質シリコンの内部はレーザ光が届かないために温度上昇は緩やかとなる。その結果、膜全体を融解させるには表面を更に高温に加熱する必要があり、アブレーションを引き起こす原因となる。
【０００９】
これに対して、本出願人は半導体レーザを用いることを別途に提案している。半導体レーザを用いれば、基本波をレーザ結晶化に用いることができる。一例としてＡｌＧａＡｓを活性層に用いた半導体レーザを挙げると、基本波として波長８００nm付近に中心波長を持つレーザ光を発生する。この波長域は、非晶質シリコン中への侵入長が１μｍ前後であり、数μｍ程度の非晶質シリコン層を結晶化するに最適な波長である。基本波をレーザ結晶化に用いることができる上、半導体レーザは非晶質シリコンの結晶化に有利な形状のレーザ光を発振することも有利な点である。つまり半導体レーザは、長方形のレーザ光を発振する。この形状は、レーザ光を直線状に走査するのに都合がよい。そのため大きくレーザ光を整形する必要がない。以上のことから、エネルギーの使用効率は、固体レーザの１０倍程度であり、低コスト化に有効である。
【００１０】
しかしながら、固体、半導体のいずれのレーザを用いた場合でも、走査方向に長い結晶粒が成長することは共通である。その電気特性、特に抵抗値を評価したところ、強い異方性を示すことが明らかになった。従って、かかる薄膜上に多数の素子による回路を作製すると、素子の向きによって特性が大きく異なることになる。
【００１１】
そこで、本発明の目的は、上記課題を解決し、走査方向に長い結晶粒が成長した異方性の大きな多結晶薄膜を用いて、実効的に特性のそろった素子による電子回路装置を形成できる薄膜半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明は、次のように構成したものである。
【００１３】
請求項１の発明に係る薄膜半導体装置は、方形基板上に結晶層を有する薄膜半導体装置において、上記結晶層の結晶化方向が、方形基板の二辺に対して概略４５゜の方向であることを特徴とする。
【００１４】
請求項２の発明に係る薄膜半導体装置は、方形基板上に結晶層を有する薄膜半導体装置において、上記結晶層の結晶化方向が、方形基板の二辺に対して概略対角線方向であることを特徴とする。
【００１５】
請求項３の発明に係る薄膜半導体装置は、円形基板上に結晶層を有する薄膜半導体装置において、上記結晶層の結晶化方向が、円形基板のオリエンテーションフラットに対して概略４５゜の方向であることを特徴とする。
【００１６】
請求項４の発明に係る薄膜半導体装置の製造方法は、方形基板上に非単結晶の半導体層を形成し、その薄膜層もしくは表面層にレーザ光を照射し走査を行なうことによって熱処理を施し、当該薄膜層もしくは表面層を結晶性に変成させる薄膜半導体装置の製造方法において、上記レーザ光を、方形基板の二辺に対して概略４５゜の方向に走査させることを特徴とする。
【００１７】
本発明において、非単結晶の半導体層といった場合、半導体層が非晶質層の場合だけなく、微結晶層、多結晶層あるいはその混合層の場合や結晶成分の多い膜である場合が含まれる。また半導体材料としては、シリコン系材料の他、同じIV族材料の炭素やゲルマニウムや、ＧａＡｓ、ＩｎＰをベースとするIII−Ｖ族の化合物、ＣｄＴｅなどのII−VI族の化合物であってもよく、これらについても高品質結晶化することができる。
【００１８】
請求項５の発明に係る薄膜半導体装置の製造方法は、方形基板上に非単結晶の半導体層を形成し、その薄膜層もしくは表面層にレーザ光を照射し走査を行なうことによって熱処理を施し、当該薄膜層もしくは表面層を結晶性に変成させる薄膜半導体装置の製造方法において、上記レーザ光を、方形基板の二辺に対して概略対角線方向に走査させることを特徴とする。
【００１９】
請求項６の発明に係る薄膜半導体装置の製造方法は、円形基板上に非単結晶の半導体層を形成し、その薄膜層もしくは表面層にレーザ光を照射し走査を行なうことによって熱処理を施し、当該薄膜層もしくは表面層を結晶性に変成させる薄膜半導体装置の製造方法において、上記レーザ光を、円形基板のオリエンテーションフラットに対して概略４５゜の方向に走査させることを特徴とする。
【００２０】
請求項７の発明に係る薄膜半導体装置の製造方法は、基板上に非単結晶の半導体層を形成し、その薄膜層もしくは表面層にレーザ光を照射し走査を行なうことによって熱処理を施して、当該薄膜層もしくは表面層を結晶性に変成させ、そこに薄膜トランジスタ等の電気的素子を作製する薄膜半導体装置の製造方法において、上記電気的素子を作製する向きをレーザ光の走査方向に対して概略４５゜の方向にすることを特徴とする。
【００２１】
請求項８の発明は、請求項４から７のいずれかに記載の薄膜半導体装置の製造方法において、熱処理を施すべき薄膜層もしくは表面層がシリコン系材料であることを特徴とする薄膜半導体装置の製造方法。
【００２２】
請求項９の発明は、請求項４から７のいずれかに記載の薄膜半導体装置の製造方法において、上記レーザ光に連続波の固体レーザ光を用いることを特徴とする。
【００２３】
請求項１０の発明は、請求項４から７のいずれかに記載の薄膜半導体装置の製造方法において、上記レーザ光に半導体レーザ光を用いることを特徴とする。
【００２４】
＜発明の要点＞
固体レーザ、半導体レーザのいずれを用いた場合でも、レーザ光を非晶質シリコン層に照射・走査して結晶化すると、その走査方向に長い結晶粒が成長する。本発明者等が、その電気特性、特に抵抗値を評価したところ、強い異方性を示すことが明らかになった。
【００２５】
第１表に各成膜条件についての薄膜多結晶シリコンの移動度と抵抗値を示す。
【表１】
2005158836.tif 000003
測定は３００nm厚さ、ｎ型ドーパント２×１０18／cm3の試料につきＣＷ固体レーザを用いて行った。走査方向を（//）、その垂直方向を（⊥）で示す。
【００２６】
すなわち、０．６Ｗでは小粒径の比較的等方的な結晶粒が見られたが、それ以上のパワーではラテラル成長による走査方向に長い結晶粒になった。そのため、０．６Ｗでの抵抗値は比較的異方性がなく、且つ値も大きいのに対して、それ以上のパワーでは、走査方向の抵抗値は低いのに対しその直交方向は高い値を示した。特に、移動度の高い、結晶性の良い試料でその傾向は顕著であった。本測定では移動度の異方性は見ることができないが、当然異方性があると考えられる。従って、素子作製の際に、素子の向きによって特性が大きく異なることになる。
【００２７】
上記の理由より、このような薄膜上に多数の素子による回路を作製すると素子の方向によって特性が大きく異なる不都合がある。
【００２８】
本発明は回路を形成するＸ−Ｙ方向に対して結晶化の走査方向を概略４５゜の角度に設定する方法を規定するものである。ほとんどの場合、半導体素子は方形でありかつそれぞれの素子の電流の流れる方向はＸもしくはＹ方向を向くように設計される。また、回路は方形基板においてはその直交する二辺に方向をそろえて、円形基板ではオリエンテーションフラット（ＯＦ）と呼ばれる直線部分に平行もしくは直角に方向をそろえて形成される。従って、レーザ結晶化の走査方向を基板の直線部分に対して概略４５゜の角度を持たせてやればこの上に回路を作製した後直交する２つの向きの素子が同等の特性のものになる。
【発明の効果】
【００２９】
本発明は、方形基板上の結晶層における結晶化方向が、方形基板の二辺に対して概略４５゜の方向である（請求項１）か、方形基板の二辺に対して概略対角線方向である（請求項２）ものである。また、円形基板上の結晶層における結晶化方向が、円形基板のオリエンテーションフラットに対して概略４５゜の方向である（請求項３）ものである。
【００３０】
また、本発明は、基板上に非単結晶の半導体層を形成し、その薄膜層もしくは表面層にレーザ光を照射し走査を行なうことによって熱処理を施し、当該薄膜層もしくは表面層を結晶性に変成させる際に、上記レーザ光を、方形基板の二辺に対して概略４５゜の方向に走査させる（請求項４）か、方形基板の二辺に対して概略対角線方向に走査させる（請求項５）か、円形基板のオリエンテーションフラット（ＯＦ）に対して概略４５゜の方向に走査させる（請求項６）か、又は上記電気的素子を作製する向きをレーザ光の走査方向に対して概略４５゜の方向にする（請求項７）ものである。
【００３１】
すなわち、本発明は回路を形成するＸ−Ｙ方向に対して結晶化の走査方向を概略４５゜の角度に設定する方法を規定するものである。既に述べたように、ほとんどの場合、半導体素子は方形であり、且つそれぞれの素子の電流の流れる方向はＸもしくはＹ方向を向くように設計される。また、回路は方形基板においてはその直交する二辺に方向をそろえて、円形基板ではＯＦと呼ばれる直線部分に平行もしくは直角に方向をそろえて形成される。従って、レーザ結晶化の走査方向を基板の直線部分に対して概略４５゜の角度を持たせてやれば、この上に回路を作製した後直交する２つの向きの素子が同等の特性のものになる。
【００３２】
よって本発明によれば、走査方向に長い結晶粒が成長した異方性の大きな多結晶薄膜を用いて、実効的に特性のそろった素子による電子回路装置を形成することができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施の形態を実施例を中心に説明する。なお、以下の実施例は本発明の一例を示すものであり、本発明はこれらに限定されるものではない。
【００３４】
［実施例１］
本実施例では、光電変換素子の作製に適用した例を示す。
【００３５】
図１において、基板０１として３０cm×４０cmの長方形のガラス基板を用意し、拡散防止層０２としてＳｉＮを２００nm厚さに形成した。拡散防止層０２を形成した基板上に高融点金属層０３を１００nm厚さに形成した。
【００３６】
その上に、触媒ＣＶＤ法を用いて非晶質シリコン層０４ａを２μｍ厚さに形成した。この形成条件はＳｉＨ4：１００ｃｃｍ、ＰＨ4：０．０１ｃｃｍを含むＨ2の混合ガスを用い、基板温度５００℃で形成した。この条件では、ｎ型のドーパントを含んだ非晶質シリコンが形成される。
【００３７】
７９５nmの半導体レーザ光源０５からレーザ光０６を光照射し走査して結晶化させた。その結果多結晶シリコン層０４ｂが形成された。
【００３８】
走査方法は図２に示すように行った。２０cm／ｓｅｃの速度で基板を矢印方向に移動させ、長方形の基板０１の各辺に対して４５゜となる角度で直線状に走査する方法とした。この場合は一方向への走査を行ったが、隣り合う走査を往きと戻りの繰り返しにすることが走査時間の短縮に有効であり、全面結晶化に差し支えもなかった。しかしながら、結晶粒成長の均一性は、一方向への結晶化を行った場合の方が走査の境界領域での結晶化において優れており、図２の走査方法を選択した。
【００３９】
半導体レーザにはＧａＡｌＡｓレーザを用いた。なお、このレーザは、発振中の温度が一定となるように、水冷式とした。
【００４０】
このレーザ光０６の照射によって厚さ１μｍの非晶質シリコン層０４ａは全て融解し、結晶化した。融解して結晶化したシリコンは、走査方向にラテラル成長した大粒径多結晶シリコン層０４ｂとなった。
【００４１】
図３に示すように、この上にプラズマＣＶＤ法を用いてｐ型非晶質シリコン層０７を５０ｎｍ形成した。この形成条件はＳｉＨ4：５０ｃｃｍ、Ｂ2Ｈ6：０．１ｃｃｍを含むＨ2の混合ガスを用い、基板温度３００℃で形成した。さらにスパッタ法により透明電極０８をＩＴＯ膜で７０nm厚さに形成した。
【００４２】
本実施例では１つの素子作製を行う場合について示したが、周知のマスク蒸着法や、レーザ加工技術により下地電極と透明電極を直列にっないだ集積型構造として用いられることはいうまでもない。上記結晶化により直列接続の向きを長手方向にしてもそれと直角方向にしても特性がほとんど同じ物が得られた。
【００４３】
拡散防止層０２としては、上記ＳｉＮの他にも、ＳｉＯ2、ＺｎＯ、ＳｎＯ2、ＩＴＯ、ＴｉＯ2、ＳｉＯＮ等、あるいはその積層膜を用いることが有効であった。
【００４４】
また、高融点金属層０３としては、Ｔａ、Ｍｏ、Ｗ、Ｃｒなどの融点が１５００℃を超える金属あるいはその合金が有効であった。高融点金属層０３の上に、さらに導電性のＺｎＯ、ＳｎＯ２、ＩＴＯ、ＴｉＯ２、等を１００ｎｍ程度の厚さに形成することは、特性向上に有効であった。
【００４５】
［実施例２］
本実施例では、ＴＦＴ（薄膜トランジスタ）素子の作製に適用した例を示す。
【００４６】
図４において、基板０９として３０cm×４０cmの長方形のガラス基板を用意し、拡散防止層１０としてＳｉＯ2（５０ｍ厚さ）／ＳｉＮ（５０nm厚さ）を形成した。その上に、リモートプラズマＣＶＤ法を用いて非晶質シリコン層１１ａを５０nm形成した。この形成条件はＳｉＨ4：２０ｃｃｍを含むＡｒの混合ガスを用い、基板温度４００℃で形成した。この条件では、ｉ型のアンドープ非晶質シリコンが形成される。次にソース、ドレインを形成するために薄膜中にリンをイオン注入法で導入した。
【００４７】
その後、５３２nmの固体レーザ光源１２からレーザ光１３を照射し走査して結晶化させた。その結果多結晶シリコン層１１ｂが形成された。
【００４８】
走査方法は図２に示すように行った。すなわち、基板を矢印方向に移動させ、３０cm／ｓｅｃの速度で、長方形基板０９の各辺に対して４５゜となる角度でレーザ光１３を直線状に走査する方法とした。固体レーザにはＮｄ：ＹＶＯ4の第二高調波を用いた。なお、このレーザとして連続波を用いた。
【００４９】
このレーザ光の照射によって非晶質シリコン層１１ａは走査方向にラテラル成長した大粒径多結晶シリコン層１１ｂとなった。
【００５０】
さらに、ソース・ドレイン間にゲート絶縁膜を形成し、さらにその上にゲート電極を形成してＴＦＴ構造を完成した。
【００５１】
この時、ソース・ドレインの向きをＸ方向に取った素子とＹ方向に取った素子とは実質的に同じ性能が得られた。
【００５２】
一方、結晶化のレーザ走査を基板の辺に４５゜ではなくＸ方向もしくはＹ方向に行った場合には、素子の向きで特性に大きな違いが見られた。すなわち、Ｘ方向に走査した場合にはＸ方向の素子がＹ方向のそれに比べてはるかに良い特性を示した。これは移動度の違いによると考えられる。
【００５３】
もちろん、結晶化を基板の一方の辺と同じ向きに行い、素子を４５゜傾けて作製することでも同じ結果が得られた。ただし、基板の有効利用の点で難点がある。
【００５４】
シリコン膜の成膜方法としては他の方法、減圧熱ＣＶＤ法、スパッタ法などのいずれであっても良い。ドーピングもＰを用いたｎ型について示したが、この方法はｐ型に対しても同様に使用できる。また、膜中に他の元素、水素、酸素、窒素、さらに、炭素やゲルマニウムなどが入った合金膜であっても良い。さらにＮｉ、Ｃｒなどのシリコンの結晶化において触媒作用を持つ元素が混入されていることで、より結晶化が促進される。
【００５５】
さらに、シリコン層としては非晶質層に限られるものではなく、微結晶層、多結晶層あるいはその混合層等でも良い。むしろ処理すべき膜厚が厚い場合には、吸収係数が小さくなる結晶成分の多い膜が望ましい。
【００５６】
さらに、半導体材料としては、同じIV族材料の炭素やゲルマニウムや、ＧａＡｓ、ＩｎＰをベースとするIII−Ｖ族の化合物、ＣｄＴｅなどのII−VI族の化合物についても高品質結晶化に用いることができる。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施例１の製造方法を示したもので、結晶シリコン系薄膜半導体装置（光電変換素子）の作製前半の模式図である。
【図２】本発明の実施例１におけるレーザ光の走査方向を示す平面模式図である。
【図３】本発明の実施例１における結晶シリコン系薄膜半導体装置（光電変換素子）の作製後半の模式図である。
【図４】本発明の実施例２における結晶シリコン系薄膜半導体装置（ＴＦＴ）の作製前半の模式図である。
【符号の説明】
【００５８】
０１、０９  基板
０２、１０  拡散防止層
０３  高融点金属層
０４ａ、１１ａ  非晶質シリコン層
０４ｂ、１１ｂ  多結晶シリコン層
０６、１３  レーザ光
０７  ｐ型非晶質シリコン層
０８  透明電極
【図１】
2005158836.tif 000004
【図２】
2005158836.tif 000005
【図３】
2005158836.tif 000006
【図４】
2005158836.tif 000007