(57)【要約】【課題】  集積回路チップ内の配線層の一部をインターポーザに置き換えて、チップの製造歩留まりの上昇、製造コストの低減を実現することを目的としている。【解決手段】  本発明では、ミクロンからサブミクロンの高解像度を有する感光性ポリイミドを絶縁層として、銅、銀、金、アルミニウム、パラジウム、ニオブなどの金属を配線層として用いた多層微細配線構造を有するインターポーザを用いて、集積回路チップとインターポーザの双方の上に形成したミクロンサイズの微細接続金属パッドまたはバンプにより接合形成し、集積回路チップ内配線の代わりを行うものである。【選択図】  図１
2005033153.tif 000002
【特許請求の範囲】
【請求項１】
集積回路チップ内の配線層の一部の代替となる多層微細配線構造を有する多層微細配線インターポーザであって、
感光性有機材料から成る絶縁層と、金属から成る配線層とを備え、
集積回路チップへ信号および電源を供給するために、該集積回路チップ上に設けた微細接続金属パッドまたはバンプと略同サイズの微細接続金属パッドまたはバンプを有する多層微細配線インターポーザ。
【請求項２】
前記絶縁層を構成する感光性有機材料が、ミクロンの解像度を有するポリイミドであり、かつ、前記配線層を構成する金属が、銅、銀、金、アルミニウム、パラジウム、或いはニオブである請求項１に記載の多層微細配線インターポーザ。
【請求項３】
前記絶縁層が貴金属上に形成される場合、貴金属の表面に極薄のアルミニウムを堆積して、密着性の改善を図る請求項１に記載の多層微細配線インターポーザ。
【請求項４】
ウエハ形状の平滑基板上に、引き出し電極を形成するためのレジストパターンを形成し、グランド層を堆積し、リフトオフ法によりレジストパターン上の膜を除去し、
続いて、高解像度感光性有機材料を用いて、スピン塗布により感光性有機膜を形成し、露光、現像により、この感光性有機膜から成る有機膜絶縁層にビアホールを形成し、メッキ法によりビアホール内に金属を充填し、
続いて、第１配線を形成するためのレジストパターンを形成し、金属からなる配線層を堆積し、リフトオフ法によりレジストパターン上の膜を除去し、
続いて、高解像度感光性有機材料を用いて、スピン塗布により感光性有機膜を形成し、露光、現像により、この有機膜絶縁層にビアホールを形成し、メッキ法によりビアホール内に金属を充填し、
続いて、第２配線を形成するためのレジストパターンを形成し、配線層として金属を堆積し、リフトオフ法によりレジストパターン上の膜を除去し、
続いて、高解像度感光性有機材料を用いて、スピン塗布により感光性有機膜を形成し、露光、現像により、この有機膜絶縁層にビアホールを形成し、メッキ法によりビアホール内に金属を充填し、
続いて、引き出し電極を形成するためのレジストパターンを形成し、金属からなるグランド層を堆積し、リフトオフ法によりレジストパターン上の膜を除去し、
続いて、高解像度感光性有機材料を用いて、スピン塗布により感光性有機膜を形成し、露光、現像により、この有機膜絶縁層にバンプホールを形成し、メッキ法によりバンプホール内に金属を充填し、
続いて、基板を研削により薄くし、ドライエッチングにより先に作製したグランド層を露出させ、
続いて、高解像度感光性有機材料を用いて、スピン塗布により感光性有機膜を形成し、露光、現像により、この有機膜絶縁層にバンプホールを形成し、メッキ法によりバンプホール内に金属を充填する、
各手順からなる多層微細配線構造を有するインターポーザの製造方法。
【請求項５】
前記グランド層を構成する金属が、銅、銀、金、アルミニウム、パラジウム、又はニオブであり、かつ、前記ビアホール又はパンプホール内に充填される金属が、銅、銀、金、又はパラジウムであり、前記配線層を構成する金属が、銅、銀、金、アルミニウム、パラジウム、又はニオブである請求項４に記載の多層微細配線構造を有するインターポーザの製造方法。
【請求項６】
前記感光性有機材料として、ポリイミドを用いた請求項４に記載の多層微細配線構造を有するインターポーザの製造方法。
【請求項７】
前記有機膜絶縁層が貴金属上に形成される場合、貴金属の表面に極薄のアルミニウムを堆積して、密着性の改善を図る請求項４に記載の多層微細配線構造を有するインターポーザの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高速情報処理用デジタル集積回路チップへ多数の信号および大容量の電源を供給するために用いられる多層微細配線構造を有したインターポーザ（従来のパッケージおよび回路基板などに相当するもの）に関するもので、その多層微細配線構造は、感光性有機膜を絶縁層として、銅、銀、金、アルミニウム、パラジウム、ニオブなどの金属を配線層として、用いて作成されることを特徴とする。特に、ミクロンからサブミクロンレベルの高解像特性を有する感光性有機膜を絶縁層として用いることにより、絶縁層への微細ビア穴加工がリソグラフィ工程のみで達成され、また、金属配線層をリフトオフ法によりパターン形成することにより、従来の多層配線技術に比べて、高密度の配線構造が実現できるといったメリットが期待される。
【背景技術】
【０００２】
従来技術では、集積回路チップを搭載するためのパッケージ、回路基板などの実装系内における多層配線は、エポキシ、ポリイミド、液晶ポリマー、テフロン（登録商標）などの有機膜と窒化アルミニウム, アルミナなどのセラミックスを絶縁層として、銅、銀、金などを金属配線層としたものが一般に用いられている。その作製は、メッキ手法による金属配線層堆積および化学エッチング手法による微細配線加工によっており、実現できる配線幅は、５０ミクロン程度である。
【０００３】
しかし、多層配線に対する高密度化のニーズは、とどまるところがなく、５０ミクロン以下、特にミクロンオーダーの微細化への進展が強く望まれている。また、信号線路としての配線は、高速信号伝送の能力を十分に発揮するために特性インピーダンスについて、線路内での均一性と再現性を実現する必要がある。
【０００４】
集積回路チップ内の配線層は、５層から１０層くらいまで通常用いられている。一般に、集積回路チップ内配線層の層数を増やすとチップ内で配線が占める面積が減少するため、チップサイズを小さく設計することが可能となる。
一方、チップサイズを一定と考えれば、集積回路チップ内配線層の層数を増やすとチップ内に集積できるデバイス数を大幅に増やすことが可能となる。つまり、デバイス集積度を向上させることができる。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来の集積回路チップ内の配線層を増やす方法では、配線工程数の増加により、チップ製造コストの大幅な上昇をもたらす。さらに、製造歩留まりの著しい低下も懸念される。
また、従来の実装系内における多層配線技術では、実現できる配線幅として５０ミクロン程度が限界であった。
本発明は、係る問題点を解決して、集積回路チップ内の配線層の一部をインターポーザに置き換えて、チップの製造歩留まりの上昇、製造コストの低減を実現することを目的としている。
【課題を解決するための手段】
【０００６】
本発明では、ミクロンからサブミクロンの高解像度を有する感光性有機材料である感光性ポリイミドを絶縁層として、銅、銀、金、アルミニウム、パラジウム、ニオブなどの金属を配線層として用いた多層微細配線構造を有するインターポーザを用いて、集積回路チップとインターポーザの双方の上に形成したミクロンサイズの微細接続金属パッドまたはバンプにより接合形成し、集積回路チップ内配線の代わりを行うものである。
これにより、集積回路チップ内の配線層の一部（特にチップ内配線で長い距離を接続するためのグローバル配線）をインターポーザに置き換えた場合は、チップの製造歩留まりの上昇、製造コストの低減を実現することができる。また、インターポーザ内の配線層数を増やすことにより、チップサイズの縮小が可能となり、チップの製造歩留まりの大幅上昇、製造コストの大幅低減が期待できる。
【０００７】
感光性ポリイミドを絶縁層として用いることにより、絶縁層へのビア穴加工がリソグラフィ工程のみで達成され、また、金属配線層をリフトオフ法によりパターン形成することにより、従来の多層配線技術に比べて、大幅に工程が簡略化されていることを特徴とする。
【発明の効果】
【０００８】
本発明によれば、ミクロンからサブミクロンの高解像度を有する感光性ポリイミドを絶縁層として、銅、銀、金、アルミニウム、パラジウム、ニオブなどの金属を配線層として用いた多層微細配線構造を有するインターポーザを用いて、集積回路チップとインターポーザの双方の上に形成したミクロンサイズの微細接続金属パッドまたはバンプにより接合形成し、集積回路チップ内配線の代わりを行うものであり、集積回路チップ内の配線層の一部（特にチップ内配線で長い距離を接続するためのグローバル配線）をインターポーザに置き換えた場合は、チップの製造歩留まりの上昇、製造コストの低減を実現することができる。また、インターポーザ内の配線層数を増やすことにより、チップサイズの縮小が可能となり、チップの製造歩留まりの大幅上昇、製造コストの大幅低減が期待できる。
【発明を実施するための最良の形態】
【０００９】
本発明の実施例として、以下に図を示しながら、説明を述べる。図１に通常の集積回路チップに対して、配線層を減らした集積回路チップとその配線層に替わる配線層を有するインターポーザを積層する場合の断面図を示す。６層の配線層を有する集積回路チップ（ＬＳＩチップ）について、上から３層の配線層（特にチップ内配線で長い距離を接続するためのグローバル配線：図１(A)参照）を同数の配線層を有するインターポーザに置き換えて（図１(B)参照）、インターポーザと配線層数の減少したチップの電気接続は、双方に設けられたミクロンサイズの微細接続金属パッドまたはバンプを用いて、金属接合を形成して達成される。
【００１０】
本発明のインターポーザは、高速情報処理用デジタル集積回路チップへ多数の信号および大容量の電源を供給するために用いられる。LSIのグルーバル配線を微細多層配線を有するインターポーザに置き換えることで、ゲートアレイ方式のLSIにおいて、論理回路構成の変更をインターポーザの配線変更のみで実施することができる。
インターポーザは、ミクロンの解像度を有する感光性有機材料を絶縁層とし、銅、銀、金、アルミニウム、パラジウム、ニオブなどの金属を配線層としたものであって、集積回路チップ内の配線層の一部、特にグローバル配線の代替となりうる多層微細配線構造を有している。また、本発明のインターポーザは、集積回路チップ上に設けたミクロンサイズの微細接続金属パッドまたはバンプと同サイズの微細接続金属パッドまたはバンプを有しており、従来のパッケージおよび回路基板などに相当するものである。
【００１１】
多層微細配線構造を有するインターポーザの作成工程は以下の通りである。図７〜図１０に作成工程の流れを示す。ここでは、２本の線路が交差する際に線路が直交するように配置され、高速信号伝送に適した、デュアルストリップ線路構造を用いた場合の例を示す。
シリコン、石英、サファイア、ガリウムヒ素などのウエハ形状の平滑基板（図７(A)参照）上に、引き出し電極を形成するためのレジストパターンをリソグラフィ技術により形成し、グランド層として、銅、銀、金、アルミニウム、パラジウム、ニオブなどを堆積し、リフトオフ法によりレジストパターン上の膜を除去する（図７(B)参照）。
【００１２】
なお、グランド層として、金、銀、パラジウムなどの貴金属を用いた場合は、続いて形成される有機膜絶縁層との密着性が悪いため、貴金属の表面に5〜10nm厚程度の極薄のアルミニウムを堆積して、密着性の改善を図る。また、基板として、シリコンを用いた場合、有機膜絶縁層とシリコン基板との密着が悪いため、有機膜を堆積する前に、シラン系カップリング剤を塗布して、密着性の改善を図る。
この後の工程でも、同様に貴金属上の有機膜絶縁層については、同様に極薄のアルミニウムにより、密着性の改善を図る。
【００１３】
続いて、高解像度感光性有機材料を用いて、スピン塗布により感光性有機膜を形成し、露光、現像により、有機膜絶縁層にビアホールを形成し（図７(C)参照）、メッキ法によりビアホール内に銅、銀、金、パラジウムなどを充填する（図７(D)参照）。
【００１４】
続いて、第１配線を形成するためのレジストパターンをリソグラフィ技術により形成し、銅、銀、金、アルミニウム、パラジウム、ニオブなどからなる配線層を堆積し、リフトオフ法によりレジストパターン上の膜を除去する（図７(E)参照）。
続いて、高解像度感光性有機材料を用いて、スピン塗布により感光性有機膜を形成し、露光、現像により、有機膜絶縁層にビアホールを形成し（図７(F)参照）、メッキ法によりビアホール内に銅、銀、金、パラジウムなどを充填する（図７(G)参照）。
【００１５】
続いて、第２配線を形成するためのレジストパターンをリソグラフィ技術により形成し、配線層として、銅、銀、金、アルミニウム、パラジウム、ニオブなどを堆積する。リフトオフ法によりレジストパターン上の膜を除去する（図８(H)参照）。
続いて、高解像度感光性有機材料を用いて、スピン塗布により感光性有機膜を形成し、露光、現像により、有機膜絶縁層にビアホールを形成し（図８(I)参照）、メッキ法によりビアホール内に銅、銀、金、パラジウムなどを充填する（図８(J)参照）。
【００１６】
続いて、引き出し電極を形成するためのレジストパターンをリソグラフィ技術により形成し、銅、銀、金、アルミニウム、パラジウム、ニオブなどからなるグランド層を堆積し、リフトオフ法によりレジストパターン上の膜を除去する（図８(K)参照）。
続いて、高解像度感光性有機材料を用いて、スピン塗布により感光性有機膜を形成し、露光、現像により、有機膜絶縁層にバンプホールを形成し（図９(L)参照）、メッキ法によりバンプホール内に銅、銀、金、パラジウムなどを充填する（図９(M)参照）。
【００１７】
続いて、基板を研削により薄くし、ドライエッチングにより先に作製したグランド層を露出させる（図９(M)参照）。なお、基板を除去するためのこのような研削とドライエッチングに代えて、以下に示す、UV照射により再剥離できる粘着テープを用いた手法を用いることができる。即ち、インターポーザの作成工程の最初に透明基板（石英、ガラスなど）を用意して、その上にUV照射再剥離型粘着テープを貼り付ける。その後、通常の作成プロセスを進めて、微細多層配線の完成後に基板裏面から紫外線（UV）を照射して、粘着テープの粘着力を無くし、インターポーザを基板から引き剥がす。
【００１８】
続いて、高解像度感光性有機材料を用いて、スピン塗布により感光性有機膜を形成し、露光、現像により、有機膜絶縁層にバンプホールを形成し（図９(N)参照）、メッキ法によりバンプホール内に銅、銀、金、パラジウムなどを充填する（図１０(O)参照）。
なお、図７(G)から図８(K)にジャンプしてプロセスを進めれば、配線層が１層のシングルストリップ線路を作成することができる。
さらに、配線層を多層化する場合は、図８(K)から図７(C)のプロセスまでもどって、一連の作成プロセスを繰り返すことにより、配線層数を順次、増やすことが可能である。
【００１９】
なお、高解像度感光性有機材料として感光性ブロック共重合ポリイミドを用いた場合、そのポリイミドを塗布する際に、塗布後の表面を平坦化する下記の２種類の手法を用いる。必要に応じて、１種類また２種類とも用いる。
A) プリベーク処理において、所定の温度より低い温度（例えば９０℃に対して７０℃）でベークしてから温度を所定の温度に上げて処理する。低い温度で処理することにより、流動性がしばらく保たれ、その間に溝パターンに流れ込み、平坦化を促進することができる。
B) 感光性ポリイミド絶縁層の塗布後に加熱加圧プレスすることにより、凸に飛び出た部分が平坦化される。ここで、用いるプレス機の表面は、テフロン（登録商標）樹脂のコート処理などにより、高温環境で粘着性の低い状態が求められる。
【００２０】
また、バンプによる金属接合を形成する温度が２５０〜３５０℃の場合、感光性ポリイミド絶縁層について、露光、現像後に２８０〜３００℃の高温で熱処理乾燥することにより、２５〜３０％の膜厚減少が見られるものの、上記、接合形成時の加熱による、不均一な膜厚の収縮を避けることができる。
なお、高解像度感光性有機材料の持つ解像度よりさらに微細なビアホールを絶縁層に形成したい場合は、感光性を付与していない有機材料を用いて、スピン塗布により有機膜を形成し、ビアホールを形成するためのレジストパターンをリソグラフィ技術により形成し、ドライエッチングによりビアホールを加工する。
【００２１】
スピン塗布により形成される有機絶縁膜を２層以上重ねて塗布する場合は、特許文献１に示されているプラズマ、電子線、Deep-UVなどによる表面処理の方法を適用することにより、表面が不溶化し、重ねて塗布した有機絶縁膜の有機溶媒により、下層の有機絶縁層が溶解し、膜厚の減少を抑制することができる。
さらに、このような表面処理は、有機絶縁膜の熱伝導率などの熱物性も改善することができ、有機絶縁膜上に塗布されたフォトレジストの熱処理特性が大幅に変動することを抑制させることができる。例えば、有機絶縁膜上では、プリベーク温度が推奨値より異常に高くなる問題があった。また、リフトオフ工程に適したオーバーハング構造を形成できるポジネガ反転型レジストの場合は、熱処理条件の範囲が狭いので、表面処理なしには、良好なパターンの形成が困難であった。
【００２２】
グランド層については、最下層のグランド層を除いて、網目状の電極構造を採用することにより、プロセス途中で放出される有機絶縁層に残留した有機溶媒のガスを効率的に、大気中に放出することができる。これにより、プロセス途中での剥離などの問題を防ぐことが出来る。
【００２３】
図２は、通常の集積回路チップに対して、配線層を減らした集積回路チップとその配線層より層数の多い配線層を有するインターポーザを積層する場合の断面図を示している。６層の配線層を有する集積回路チップについて、上から３層の配線層（特にチップ内配線で長い距離を接続するためのグローバル配線：図２(A)参照）をその倍の層数（６層）の配線層を有するインターポーザに置き換えて（図２(B)参照）、インターポーザと配線層数の減少したチップの電気接続は、双方に設けられたミクロンサイズの微細接続金属パッドまたはバンプを用いて、金属接合を形成して達成される。この場合は、集積回路チップのサイズを通常の集積回路チップより小さく設計することができる。
【００２４】
図３には、集積回路チップとワイヤーボンディングに対応したインターポーザによる実施例を示す。配線層の減少した集積回路チップを準備する（図３(A)参照）。チップを裏返して（図３(B)参照）、極薄基板上に作成した減少した層数あるいはそれより大きい数に相当する配線層を有するインターポーザを準備し、インターポーザと配線層数の減少したチップの電気接続は、双方に設けられたミクロンサイズの微細接続金属パッドまたはバンプを用いて、金属接合を形成する（図３(C)参照）。最終的に集積回路チップとインターポーザが一体となって、回路基板などに搭載される（図３(D)参照）。なお、回路基板上においては、インターポーザ上に設けられたボンディングパッドへボンディングワイヤーにより接続される。
【００２５】
図４には、集積回路チップと同一チップサイズのインターポーザによる実施例を示す。配線層の減少した集積回路チップを準備する（図４(A)参照）。チップを裏返して（図４(B)参照）、減少した層数あるいはそれより大きい数に相当する配線層を有するインターポーザを準備し、インターポーザと配線層数の減少したチップの電気接続は、双方に設けられたミクロンサイズの微細接続金属パッドまたはバンプを用いて、金属接合を形成する（図４(C)参照）。最終的に集積回路チップとインターポーザが一体となって、回路基板などに搭載される（図４(D)参照）。なお、回路基板上においては、インターポーザの下部に設けられた比較的大きいサイズのパッドまたはバンプにより、金属接合が形成され、実装される。
【００２６】
図５には、複数（ここでは、６個）の集積回路チップと比較的大型サイズのインターポーザによる実施例を示す。６個の配線層の減少した集積回路チップを準備する（図５(A)参照）。チップを裏返して（図５(B)参照）、それらのチップをすべて搭載できるサイズで、大型の基板上に作成した減少した層数あるいはそれより大きい数に相当する配線層を有するインターポーザを準備し、インターポーザと配線層数の減少したチップの電気接続は、双方に設けられたミクロンサイズの微細接続金属パッドまたはバンプを用いて、金属接合を形成する（図５(C)参照）。最終的に集積回路チップとインターポーザが一体となって、システム全体が構成される（図５(D)参照）。なお、大型の基板については、従来のプリント回路板技術により作成された回路基板を用いてもよい。
【００２７】
この実施例では、サイズの大きいLSIチップを複数のチップに分割して作製し、インターポーザを介して、あたかも１チップのように構成することが可能となる。この場合のメリットとしては、基板材料の異なる異種チップ（GaAs, InP, GaAlAs, InGaP, CdTe, GaN, SiCなどの化合物半導体チップ、MEMSチップ、ガラス基板チップなど）を組み合わせることも可能となる点である。
【００２８】
図６には、集積回路チップを３個以上積み重ねて積層する３次元チップ積層技術のために貫通電極を設けた集積回路チップと同一チップサイズのインターポーザによる実施例を示す。貫通電極を有する薄型集積回路チップ（図６(A)参照）について、微細配線層を有するインターポーザ（図６(B)）を準備し、インターポーザと薄型チップの電気接続は、双方に設けられたミクロンサイズの微細接続金属パッドまたはバンプを用いて、金属接合が形成、最終的に薄型チップとインターポーザの組が複数積層して、大型サイズのインターポーザに搭載される。図では、２組の積層体を６個搭載した状態を示す。なお、この場合の大型インターポーザには、図５(C)に示した大型基板上に作成されたインターポーザが該当する。なお、３次元チップ積層技術については、例えば非特許文献１に開示されている。
【００２９】
本発明におけるインターポーザ内の微細多層配線構造については、参考例として特許文献２の「多層微細配線構造およびその製造方法」に構造および製造方法が記載されている。
また、集積回路チップとインターポーザ間の金属接合形成については、接合形成後の残留応力を低減させるため、１５０℃以下のできるだけ低温で形成することが望ましい。例えばPb/In合金を用いた１００℃低温での接合形成技術が特許文献３に開示されている。この他に Sn/Bi(融点138℃), Sn/Pb/Bi（融点135℃）, Sn/In（融点117℃）、In （融点156℃）などの金属材料を用いて、接合形成が可能である。ただし、これらの金属材料は非常に酸化しやすい性質を持っているので、安定に再現性良く接合を形成するためには、酸化を抑制する工夫として、酸素、および水分を極力低減させた雰囲気を作ると同時に、接合形成直前に表面のプラズマクリーニング処理など酸化膜を除去する工程を導入する必要がある。
【００３０】
【特許文献１】特願2002-203373号（出願日2002.07.12）
【特許文献２】特願2002-112890号（出願日2002.04.16）
【特許文献３】特許第3213722号公報
【非特許文献１】Japanese Journal of Applied Physics, Vol.40, pp. 3032-3037, (2001)
【図面の簡単な説明】
【００３１】
【図１】本発明の実施形態として、通常の集積回路チップに対して、配線層を減らした集積回路チップとその配線層に替わる配線層を有するインターポーザを積層する場合の断面図。
【図２】本発明の実施形態として、通常の集積回路チップに対して、配線層を減らした集積回路チップとその配線層より層数の多い配線層を有するインターポーザを積層する場合の断面図。
【図３】本発明の実施形態として、集積回路チップとボンディング用パッド領域のためチップよりサイズの大きいインターポーザによる実施例。
【図４】本発明の実施形態として、集積回路チップとチップサイズのインターポーザによる実施例。
【図５】本発明の実施形態として、複数の集積回路チップと比較的大型サイズのインターポーザによる実施例。
【図６】本発明の実施形態として、３次元チップ積層のために貫通電極を設けた集積回路チップとチップサイズのインターポーザによる実施例。
【図７】本発明の実施形態として、微細配線構造を有するインターポーザの作成工程の流れを示す図。
【図８】図７の続きを示す図。
【図９】図８の続きを示す図。
【図１０】図９の続きを示す図。
【図１】
2005033153.tif 000003
【図２】
2005033153.tif 000004
【図３】
2005033153.tif 000005
【図４】
2005033153.tif 000006
【図５】
2005033153.tif 000007
【図６】
2005033153.tif 000008
【図７】
2005033153.tif 000009
【図８】
2005033153.tif 000010
【図９】
2005033153.tif 000011
【図１０】
2005033153.tif 000012