(57)【要約】【課題】エンコーダ回路基板に手を加えることなく、外部から、取り付けられた機械装置のアース接地状態や、配線状況などに対応した適切なノイズ対策のできるエンコーダを実現する。【解決手段】回路基板７上にＣＰＵ１とパラメータを記憶するためのメモリ２を備え、メモリ２に記憶されたパラメータによってＣＰＵ１のポートをセットし、リレー回路５およびリレー回路６を駆動する。リレー回路５は回路基板７のＧＮＤ（ＳＧ）と筐体のＧＮＤ（ＦＧ）間へコンデンサ３を挿入するか否かを選択する。また、リレー回路６はシールド線４とＦＧ間とを接続するか否かを選択する。【選択図】図１
2005249673.tif 000002
【特許請求の範囲】
【請求項１】
回路基板（７）上にＣＰＵ（１）とパラメータを記憶するためのメモリ（２）を備えたエンコーダ用回路基板において、前記回路基板（７）はノイズ低減用の電気部品（３）と、該電機部品を介して回路のグランド（ＳＧ）と筐体のグランド（ＦＧ）間を接続するためのリレー回路（５）を備えたことを特徴とするエンコーダ用回路基板。
【請求項２】
前記電気部品がコンデンサであることを特徴とする請求項１記載のエンコーダ用回路基板。
【請求項３】
前記電気部品が０オームの抵抗であることを特徴とする請求項１記載のエンコーダ用回路基板。
【請求項４】
回路基板（７）上にＣＰＵ（１）とパラメータを記憶するためのメモリ（２）を備えたエンコーダ用回路基板において、前記回路基板はシールド線（４）を有する信号ケーブルによって制御信号の送受信を行うと共に、前記シールド線（４）と回路のグランド（ＳＧ）または前記シールド線（４）と筐体のグランド（ＦＧ）とを接続するためのリレー回路（６）を備えたことを特徴とするエンコーダ用回路基板。
【請求項５】
前記メモリに記憶されたパラメータによって前記リレー回路を動作させることを特徴とする請求項１から４いずれか１項に記載のエンコーダ用回路基板
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サーボ用モータの速度や位置を検出するエンコーダの回路基板に関し、特に、回路のシグナルグランドと筐体のグランド間の接続及び、シールド線と回路基板上シグナルグランドまたはシールド線と筐体のグランド間の接続に関し、特に、ノイズに強いエンコーダを実現するエンコーダ用回路基板に関する。
【背景技術】
【０００２】
従来、サーボ用モータの速度や位置を検出するエンコーダの回路基板に関し、回路のグランド（以下「ＳＧ」と略す）と筐体のグランド（以下「ＦＧ」と略す）間にコンデンサを接続したり、また、回路基板に対して制御信号を送受信する信号ケーブルのシールド線と回路基板上のＳＧまたはＦＧ間を接続するなどのノイズ対策が行われていた。
また、液晶表示装置などについても、電子回路を搭載した回路基板に対して同様なノイズ対策が実施され、回路基板に進入するノイズの影響を低減していた。
（例えば、特許文献１参照）
図３は、ＳＧと回路基板上に設けられたＦＧ間の接続を示す構成図である。
図３において、３１はノイズ低減のためＳＧとＦＧ間を接続するチップ部品、３２はチップ部品３１を実装するためのパッド、３３はネジ穴ランド接続導体パターン、３４は回路のＳＧであるＧＮＤ導体パターン、３５ネジ穴ランド、３６は回路基板である。チップ部品３１をパッド３２に実装すればネジ穴ランド接続導体パターン３３を介してスルーホール化されているネジ穴ランド３５に接続され、このネジ穴に用いられる金属ネジがフレームと接続され、したがってＦＧに接続される。逆にチップ部品３１を未実装とすれば、前記ネジ穴に用いられるネジが金属ネジであってもＦＧと分離できる。このチップ部品を実装することによるＦＧ接続を回路基板上の全接続箇所に行えば、チップ部品を実装する、または、しないという選択または変更によりＦＧ接続状態を変更できる。
このように従来の回路基板は、フレームと回路基板とのＧＮＤ接続の状態をＥＭＩ評価時にチップ部品の実装の有無を選択することにより最適化し、ＥＭＩレベルの低減を図っていた。
【特許文献１】特開平１１−３５２５０９号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
従来の回路基板は、ノイズ対策を実施した環境と、実際に使用される環境との違いによっては十分なノイズ対策効果が得られないという問題があった。例えば、取り付けられた機械装置の接地状態や、配線状況などによってはＧＮＤとＦＧ間のコンデンサがノイズの進入経路となり、ノイズに弱くなり誤動作するというような問題があった。このため、機械装置に搭載された後に、ノイズによる誤動作が発生した場合、回路基板を改作するために分解作業が生じるなどの問題が発生した。
本発明はこのような問題点に鑑みてなされたものであり、回路基板に手を加えることなく、取り付けられた機械装置のアース接地状態や、配線状況などに対応した適切なノイズ対策のできるエンコーダ用回路基板を提供することを目的とする。
【課題を解決するための手段】
【０００４】
上記問題を解決するため、本発明は、次のように構成したのである。
請求項１に記載のエンコーダ用回路基板に係わる発明は、回路基板上にＣＰＵとパラメータを記憶するためのメモリを備えたエンコーダ用回路基板において、前記回路基板はノイズ低減用の電気部品と、該電機部品を介して回路のグランド（ＳＧ）と筐体のグランド（ＦＧ）間を接続するためのリレー回路を備えたことを特徴としている。
また、請求項２に記載の発明は、請求項１に記載のエンコーダ用回路基板において、前記電気部品がコンデンサであることを特徴としている。
また、請求項３に記載の発明は、請求項１に記載のエンコーダ用回路基板において、
前記電気部品が０オームの抵抗であることを特徴としている。
また、請求項４に記載のエンコーダ用回路基板に係わる発明は、回路基板上にＣＰＵとパラメータを記憶するためのメモリを備えたエンコーダ用回路基板において、前記回路基板はシールド線を有する信号ケーブルによって制御信号の送受信を行うと共に、前記シールド線と回路のグランド（ＳＧ）または前記シールド線と筐体のグランド（ＦＧ）とを接続するためのリレー回路を備えたことを特徴としている。
また、請求項５に記載の発明は、請求項１から４いずれか１項に記載のエンコーダ用回路基板において、前記メモリに記憶されたパラメータによって前記リレー回路を動作させることを特徴としている。
【発明の効果】
【０００５】
請求項１に記載の発明によると、回路基板上にＳＧとＦＧを電気部品を介して接続するためのリレー回路を備えているので回路基板に手を加えることなくＳＧとＦＧの接続状態を設定できる。
請求項２に記載の発明によると、ＳＧとＦＧをコンデンサで接続するためのリレー回路を備えているので、回路基板に手を加えることなくＳＧとＦＧをコンデンサを介して接続するか否かの選定ができる。
請求項３に記載の発明によると、ＳＧとＦＧを０オームの抵抗で接続するためのリレー回路を備えているので、回路基板に手を加えることなくＳＧとＦＧを直接接続するか否かの選定ができる。
請求項４に記載の発明によると、回路基板上にシールド線とＳＧもしくはＦＧ間とを接続するためのリレー回路を備えているので回路基板に手を加えることなくシールド線とＳＧもしくはＦＧ間との接続状態を設定できる。
請求項５に記載の発明によると、メモリに記憶されたパラメータによってリレー回路を動作させているので、外部制御信号によりパラメータを書き換えることで、取り付けられた機械装置のアース接地状態や、配線状況などに対応した適切なノイズ対策のできるエンコーダ用回路基板が実現できる。
【発明を実施するための最良の形態】
【０００６】
以下、本発明の実施の形態について図を参照して説明する。
【実施例１】
【０００７】
図１は、本発明の第１実施例を示すエンコーダ用回路基板の回路ブロック図である。
図１において、１はＣＰＵ、２はメモリ、３はコンデンサ、４はシールド線、５および６はリレー、７は回路基板である。
本実施例が従来技術と異なる点は以下の通りである。すなわち、回路基板上にＣＰＵとパラメータを記憶するためのメモリを備えたエンコーダ用回路基板において、回路基板上にノイズ低減用の電気部品と、この電気部品を介してＳＧとＦＧ間を接続する接続状態を選択するためのリレー回路を備えている点と、回路基板に対して制御信号を送受信する信号ケーブルのシールド線とＳＧまたはＦＧ間との接続状態を選択するためのリレー回路を備えている点である。
【０００８】
次に、動作について説明する。
図１において、エンコーダ用回路基板７に電源が投入されると、ＣＰＵはメモリ２に記憶されている設定を読み込んでＣＰＵ１のポートをセットする。もし、設定を変更する必要が生じた場合は、図示しない入力装置からシリアルデータを送信し、メモリに記憶されている設定を変更する。ＣＰＵ１は変更後の設定を読み込んでポートを再セットする。
ポート出力に対するＳＧとＦＧの接続状態は次のようになる。
ポート１の出力がＨレベルの時は、ＳＧはコンデンサ３を介してＦＧと接続され、ポート１の出力がＬレベルの時は、ＳＧとＦＧは接続されない。また、ポート２の出力がＨレベルの時はシールド線４はＦＧと接続され、ポート２の出力がＬレベルの時は、シールド線４はＦＧと接続されない。
このように本実施例では、外部入力装置によってメモリの設定を変更し、エンコーダ用回路基板のＳＧとＦＧの接続や、シールド線とＦＧの接続を設定できるので、エンコーダ用回路基板に手を加えることなく、取り付けられた機械装置のアース接地状態や、配線状況などに対応した適切なノイズ対策ができる。
【実施例２】
【０００９】
図２は、本発明の第２実施例を示すエンコーダ用回路基板の回路ブロック図である。
図２において、２１〜２３はリレー、２４、２５はコンデンサ、２６は０オームの抵抗である。コンデンサ２４とコンデンサ２５は容量が同じものであっても良いが、本実施例では異なる容量のものであるとして説明する。
本実施例が第１実施例と異なる点は、複数のコンデンサを準備し、選択出来るようにした点と、ＳＧとＦＧを直接接続出来るようにした点で、ポート出力に対するＳＧとＦＧの接続状態は次のようになる。ポート１の出力のみがＨレベルの時は、ＳＧはコンデンサ２４を介してＦＧと接続され、ポート２の出力のみがＨレベルの時は、ＳＧはコンデンサ２５を介してＦＧと接続される。また、ポート１とポート２が共にＨレベルの時は、コンデンサ２４とコンデンサ２５は並列接続状態になり、ＳＧは並列接続されたコンデンサ２４とコンデンサ２５を介してＦＧと接続される。また、ポート３の出力がＨレベルの時はＳＧとＦＧは０オームの抵抗２６で直接接続される。
【００１０】
このように、本実施例では、エンコーダ用回路基板にリレーを挿入し、取り付けられた機械装置のアース接地状態や、配線状況などに対応して複数の電気部品の中からノイズに対して効果的な電気部品を選定し、ＳＧ、ＦＧ間を接続するようにしたので、エンコーダ基板に手を加えることなく、外部から、取り付けられた機械装置のアース接地状態や、配線状況などに対応した適切なノイズ対策ができる。
【産業上の利用可能性】
【００１１】
本発明は、取り付けられた機械装置のアース接地状態や、配線状況によってノイズの状態が変化する回路基板にも適用できる。
【図面の簡単な説明】
【００１２】
【図１】本発明の第１実施例を示すエンコーダ用回路基板の回路ブロック図
【図２】本発明の第２実施例を示すエンコーダ用回路基板の回路ブロック図
【図３】従来例を示す液晶表示装置の回路基板のＳＧとＦＧ間の接続を示す構成図
【符号の説明】
【００１３】
１  ＣＰＵ
２  メモリ
３  コンデンサ
４  シールド線
５、６  リレー
７  回路基板
２１、２２、２３  リレー
２４、２５  コンデンサ
２６  ０オームの抵抗
【図１】
2005249673.tif 000003
【図２】
2005249673.tif 000004
【図３】
2005249673.tif 000005