(57)【要約】【課題】アニールされたバッファ層上に形成されたバルク単結晶と同等以上の品質を持つ酸化亜鉛層を具える半導体素子及びその製造方法を提供する。【解決手段】酸化亜鉛の格子定数と整合性が高い格子定数を持つ材料から成る基板と、前記基板上に堆積され、アニールされた酸化亜鉛又は酸化マグネシウムを添加した酸化亜鉛薄膜バッファ層と、前記バッファ層上に堆積された酸化亜鉛薄膜層とを具える。【選択図】図１
2005108869.tif 000002
【特許請求の範囲】
【請求項１】
酸化亜鉛の格子定数と整合性が高い格子定数を持つ材料から成る基板と、前記基板上に堆積され、アニールされた酸化亜鉛又は酸化マグネシウムを添加した酸化亜鉛薄膜バッファ層と、前記バッファ層上に堆積された酸化亜鉛薄膜層とを具えることを特徴とする半導体素子。
【請求項２】
請求項１に記載の半導体素子において、前記基板の材料が、ＳｃＡｌＭｇＯ４、ＳｃＡｌＺｎＯ４、ＳｃＡｌＣｏＯ４、ＳｃＡｌＭｎＯ４、ＳｃＧａＺｎＯ４、ＳｃＧａＭｇＯ４、ＳｃＡｌＺｎ３Ｏ６、ＳｃＡｌＺｎ４Ｏ７、ＳｃＡｌＺｎ７Ｏ１０、ＳｃＧａＺｎ３Ｏ６、ＳｃＧａＺｎ５Ｏ８、ＳｃＧａＺｎ７Ｏ１０、ＳｃＦｅＺｎ２Ｏ５、ＳｃＦｅＺｎ３Ｏ６、又は、ＳｃＦｅＺｎ６Ｏ９のいずれかを含むことを特徴とする半導体素子。
【請求項３】
請求項１又は２に記載の半導体素子において、前記基板と同じ基本構造の材料を用いた絶縁層をさらに具えることを特徴とする半導体素子。
【請求項４】
請求項１、２又は３に記載の半導体素子において、前記酸化亜鉛薄膜層と同じ組成又は構造の材料をベースとして用い、前記酸化亜鉛薄膜層上に形成された発光層と、前記酸化亜鉛薄膜層と同じ組成又は構造の材料をベースとして用い、前記発光層上に形成され、前記酸化亜鉛薄膜層と異なるチャネル半導体層とをさらに具えることを特徴とする半導体素子。
【請求項５】
請求項４に記載の半導体素子において、前記発光層を、（Ｍｇ，Ｚｎ）Ｏ及びＺｎＯの多層構造、（Ｚｎ，Ｃｄ）Ｏ及びＺｎＯの多層構造、又は、（Ｍｇ，Ｚｎ）Ｏ及び（Ｚｎ，Ｃｄ）Ｏの多層構造のいずれかとしたことを特徴とする半導体素子。
【請求項６】
酸化亜鉛の格子定数と整合性が高い格子定数を持つ材料で基板を形成するステップと、
前記基板上に酸化亜鉛又は酸化マグネシウムを添加した酸化亜鉛薄膜のバッファ層を形成するステップと、
前記バッファ層をアニールするステップと、
前記アニールされたバッファ層上に酸化亜鉛薄膜層を形成するステップとを含むことを特徴とする半導体素子の製造方法。
【請求項７】
請求項６に記載の半導体素子の製造方法において、前記基板の材料が、ＳｃＡｌＭｇＯ４、ＳｃＡｌＺｎＯ４、ＳｃＡｌＣｏＯ４、ＳｃＡｌＭｎＯ４、ＳｃＧａＺｎＯ４、ＳｃＧａＭｇＯ４、ＳｃＡｌＺｎ３Ｏ６、ＳｃＡｌＺｎ４Ｏ７、ＳｃＡｌＺｎ７Ｏ１０、ＳｃＧａＺｎ３Ｏ６、ＳｃＧａＺｎ５Ｏ８、ＳｃＧａＺｎ７Ｏ１０、ＳｃＦｅＺｎ２Ｏ５、ＳｃＦｅＺｎ３Ｏ６、又は、ＳｃＦｅＺｎ６Ｏ９のいずれかを含むことを特徴とする半導体素子の製造方法。
【請求項８】
請求項６又は７に記載の半導体素子の製造方法において、前記バッファ層をアニールするステップにおいて、前記バッファ層を約１０００℃以上でアニールすることを特徴とする半導体素子の製造方法。
【請求項９】
請求項６、７又は８に記載の半導体素子の製造方法において、前記バッファ層をアニールするステップを電気炉又は成膜装置内で行うことを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及びその製造方法に関し、特に、酸化亜鉛を材料とする紫外発光素子及びその製造方法に関する。
【背景技術】
【０００２】
酸化亜鉛は、III族窒化物に継ぐ新しい紫外発光素子の薄膜材料として注目されている。従来、このような酸化亜鉛単結晶薄膜層を具える半導体素子の基板材料としては、サファイア等が用いられてきた。
【０００３】
半導体素子を形成する際、基板上に高品質な薄膜を形成することが要求される。薄膜の結晶性（コヒーレンシ）の品質を決定する要因としては、結晶粒サイズ、格子面間隔のゆらぎ（歪み）、格子面方向のゆらぎ（配向性、モザイクネス）がある。すなわち、一般に、高品質な結晶とは、結晶粒サイズが大きく、格子面間隔のゆらぎが小さく、モザイクネスが小さいものである。
【０００４】
酸化亜鉛と、従来の基板材料であるサファイア等との格子不整合は１８％程度と大きいため、サファイア等の基板上に酸化亜鉛薄膜を形成すると、酸化亜鉛薄膜中に粒界が生じたり、モザイクネスが大きくなったりするため、高品質の酸化亜鉛単結晶薄膜層を形成することが困難であった。したがって、２次元成長制御やｐ型伝導制御などの薄膜成長関連技術の水準が不十分であることによって発光素子としての応用が阻まれてきた。
【０００５】
本願発明者等による特開２０００−２７７５３４号明細書「半導体デバイス」において、酸化亜鉛の格子定数と整合性の高い格子定数を持つ材料から成る基板上にパルスレーザ堆積法で酸化亜鉛薄膜を形成することにより、酸化亜鉛層の結晶性や電気特性をバルク単結晶に近づけた半導体デバイスが開示されている。
【０００６】
しかしながら、この従来の半導体デバイスでは、酸化亜鉛層の光学特性はバルク単結晶に及ぶものではなく、２次元成長制御により表面平坦性の向上や良質な量子井戸を形成することは困難であった。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したことを鑑み、本発明は、アニールされたバッファ層上に形成されたバルク単結晶と同等以上の品質を持つ酸化亜鉛層を具える半導体素子及びその製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明による半導体素子は、酸化亜鉛の格子定数と整合性が高い格子定数を持つ材料から成る基板と、前記基板上に堆積され、アニールされた酸化亜鉛又は酸化マグネシウムを添加した酸化亜鉛薄膜バッファ層と、前記バッファ層上に堆積された酸化亜鉛薄膜層とを具えることを特徴とする。
【０００９】
本発明による半導体素子の一実施例は、前記基板の材料が、ＳｃＡｌＭｇＯ４、ＳｃＡｌＺｎＯ４、ＳｃＡｌＣｏＯ４、ＳｃＡｌＭｎＯ４、ＳｃＧａＺｎＯ４、ＳｃＧａＭｇＯ４、ＳｃＡｌＺｎ３Ｏ６、ＳｃＡｌＺｎ４Ｏ７、ＳｃＡｌＺｎ７Ｏ１０、ＳｃＧａＺｎ３Ｏ６、ＳｃＧａＺｎ５Ｏ８、ＳｃＧａＺｎ７Ｏ１０、ＳｃＦｅＺｎ２Ｏ５、ＳｃＦｅＺｎ３Ｏ６、又は、ＳｃＦｅＺｎ６Ｏ９のいずれかを含むことを特徴とする。
【００１０】
本発明による半導体素子の他の実施例は、前記基板と同じ基本構造の材料を用いた絶縁層をさらに具えることを特徴とする。
【００１１】
本発明による半導体素子のさらに他の実施例は、前記酸化亜鉛薄膜層と同じ組成又は構造の材料をベースとして用い、前記酸化亜鉛薄膜層上に形成された発光層と、前記酸化亜鉛薄膜層と同じ組成又は構造の材料をベースとして用い、前記発光層上に形成され、前記酸化亜鉛薄膜層と異なるチャネル半導体層とをさらに具えることを特徴とする。
【００１２】
本発明による半導体素子の依然として他の実施例は、前記発光層を、（Ｍｇ，Ｚｎ）Ｏ及びＺｎＯの多層構造、（Ｚｎ，Ｃｄ）Ｏ及びＺｎＯの多層構造、又は、（Ｍｇ，Ｚｎ）Ｏ及び（Ｚｎ，Ｃｄ）Ｏの多層構造のいずれかとしたことを特徴とする。
【００１３】
本発明による半導体素子の製造方法は、酸化亜鉛の格子定数と整合性が高い格子定数を持つ材料で基板を形成するステップと、前記基板上に酸化亜鉛又は酸化マグネシウムを添加した酸化亜鉛薄膜のバッファ層を形成するステップと、前記バッファ層をアニールするステップと、前記アニールされたバッファ層上に酸化亜鉛薄膜層を形成するステップとを含むことを特徴とする。
【００１４】
本発明による半導体素子の製造方法の一実施例は、前記基板の材料が、ＳｃＡｌＭｇＯ４、ＳｃＡｌＺｎＯ４、ＳｃＡｌＣｏＯ４、ＳｃＡｌＭｎＯ４、ＳｃＧａＺｎＯ４、ＳｃＧａＭｇＯ４、ＳｃＡｌＺｎ３Ｏ６、ＳｃＡｌＺｎ４Ｏ７、ＳｃＡｌＺｎ７Ｏ１０、ＳｃＧａＺｎ３Ｏ６、ＳｃＧａＺｎ５Ｏ８、ＳｃＧａＺｎ７Ｏ１０、ＳｃＦｅＺｎ２Ｏ５、ＳｃＦｅＺｎ３Ｏ６、又は、ＳｃＦｅＺｎ６Ｏ９のいずれかを含むことを特徴とする。
【００１５】
本発明による半導体素子の製造方法の他の実施例は、前記バッファ層をアニールするステップにおいて、前記バッファ層を約１０００℃以上でアニールすることを特徴とする。
【００１６】
本発明による半導体素子の製造方法のさらに他の実施例は、前記バッファ層をアニールするステップを電気炉又は成膜装置内で行うことを特徴とする。
【発明の効果】
【００１７】
本発明によれば、基板上にバッファ層を形成し、このバッファ層をアニールし、その上に酸化亜鉛薄膜層を形成することにより、この酸化亜鉛薄膜層の光・電気特性を著しく向上させることができる。アニールされたバッファ層は原子レベルで平滑な表面を有するため、酸化亜鉛薄膜層を完全な２次元成長によって堆積することができる。特に、発光特性、移動度、ドーピング効率を向上させることができ、バルク単結晶を超える結晶性を得ることができる。
【発明を実施するための最良の形態】
【００１８】
図１は、本発明による半導体素子の基本的な構造の断面図である。半導体素子１は、基板２と、基板２上に形成されたバッファ層４と、バッファ層４上に形成された酸化亜鉛層６とを具える。基板２は、酸化亜鉛の格子定数と整合性が高い（格子定数が近い）材料から成り、例えば、ＳｃＡｌＭｇＯ４、ＳｃＡｌＺｎＯ４、ＳｃＡｌＣｏＯ４、ＳｃＡｌＭｎＯ４、ＳｃＧａＺｎＯ４、ＳｃＧａＭｇＯ４、ＳｃＡｌＺｎ３Ｏ６、ＳｃＡｌＺｎ４Ｏ７、ＳｃＡｌＺｎ７Ｏ１０、ＳｃＧａＺｎ３Ｏ６、ＳｃＧａＺｎ５Ｏ８、ＳｃＧａＺｎ７Ｏ１０、ＳｃＦｅＺｎ２Ｏ５、ＳｃＦｅＺｎ３Ｏ６、又は、ＳｃＦｅＺｎ６Ｏ９のいずれかを含む。バッファ層４は、酸化亜鉛又はＭｇＺｎＯのいずれかから成り、アニール処理が施されている。このようなアニール処理により、バッファ層４は基板２からの歪みから部分的に緩和し、バッファ層４の表面は原子レベルで平坦に再構成される。酸化亜鉛層６は、アニール処理されたバッファ層４上に形成されるため、ほぼ完全に残留歪みを緩和し、バルク結晶に近い格子定数を示す。
【００１９】
本発明による図１に示すような半導体素子の製造方法を例として説明する。先ず、上述したような酸化亜鉛の格子定数と整合性が高い材料の基板を形成する。次に、前記基板上に酸化亜鉛又は酸化マグネシウムを添加した酸化亜鉛薄膜から成るバッファ層を堆積する。次に、好適には電気炉又は成膜装置内で、例えば半導体レーザ加熱装置により約１０００℃以上で前記バッファ層をアニールする。その後、前記バッファ層上に酸化亜鉛層を形成する。
【００２０】
図２は、本発明による半導体素子の製造過程において得られたＸ線逆格子マッピングのグラフである。ａは成長したバッファ層、ｂはアニールされたバッファ層、ｃはアニールされたバッファ層上に形成された酸化亜鉛薄膜層である。ａ及びｂから、バッファ層はアニールによって基板からの歪みから部分的に緩和することがわかる。ｃから、酸化亜鉛薄膜層は、ほぼ完全に残留歪みを緩和し、バルク結晶に近い格子定数を示すことがわかる。  
【００２１】
図３は、アニール前後における酸化亜鉛バッファ層の表面原子間力顕微鏡像である。この図から、アニールされたバッファ層は原子レベルで平坦に再構成されたことがわかる。
【００２２】
図４は、アニールされたバッファ層上における酸化亜鉛成長時の反射高速電子線回折強度の時間変化を示すグラフである。この図から、酸化亜鉛薄膜層成長時には理想的な２次元成長が確認され、再構成されたバッファ層の表面は、２次元成長制御に有効であることがわかる。
【００２３】
図５は、薄膜成長装置内でアニールされたバッファ層上に酸化亜鉛を堆積した時の反射高速電子回折強度の時間変化を示すグラフである。この図から、図４で確認された効果は、成膜装置内でアニールした場合にさらに増強されることがわかる。
【００２４】
図６は、製造過程の異なる酸化亜鉛薄膜の低温フォトルミネッセンススペクトルを示すグラフである。（ａ）はバッファ層なし、（ｂ）は成膜装置外で酸化亜鉛バッファ層をアニールした場合、（ｃ）は成膜装置内で酸化亜鉛バッファ層をアニールした場合を示す。この図から、アニールしたバッファ層を挿入した場合では、バッファ層を挿入しない場合では見られなかった顕著な自由励起子やｎ＝２励起子に起因する発光線が明瞭に観測されることがわかる。さらにこの効果は、成膜装置内でアニールした場合にさらに顕著になることがわかる。
【００２５】
図７は、薄膜成長装置内でアニールされたＭｇＺｎＯバッファ層上に堆積した酸化亜鉛薄膜の低温における吸収、反射、フォトルミネッセンススペクトルと、室温で測定された吸収スペクトルとを示すグラフである。ｎ＝２の自由励起子吸収を明瞭に観測することができる。
【００２６】
図８は、バッファ層を有しない酸化亜鉛薄膜と、薄膜成長装置内でアニールされたＭｇＺｎＯバッファ層上に堆積した酸化亜鉛薄膜とにおけるホール移動度のキャリア濃度依存性を示すグラフである。白丸はバッファ層ありの場合を示し、黒丸はバッファ層なしの場合を示す。この図から、バッファ層ありの場合はバッファ層なしの場合と比べてホール移動度が一桁近く高くなることがわかる。
【００２７】
これらのことから、本発明による半導体素子の酸化亜鉛薄膜層は、理想的な２次元成長に対応した反射高速電子線回折強度振動が観測されるようになり、バルク単結晶に匹敵する発光特性が得られ、バルク単結晶を超える結晶性が得られ、ホール移動度が一桁近く高くなったことが照明された。したがって、本発明によれば、理想的な２次元成長が実現し、原子レベルの膜厚制御が可能になり、その結果、良質な量子井戸の形成が可能になり、発光素子や高移動度トランジスタ等の量子効果デバイスの特性が向上し、優れた性能を有する発光素子や電界トランジスタを形成することができ、完全な結晶性を有する薄膜が形成できるため、ｐ形ドーピングにおける補償効果を低減することができる。
【実施例１】
【００２８】
図９は、本発明による半導体素子の一実施例の断面図である。図１ａに示すように、本半導体素子はＦＥＴに関するものであり、基板１１と、バッファ層１２と、チャネル層である酸化亜鉛薄膜層１３と、ソース１４と、ドレイン１５と、ゲート絶縁層１６と、ゲート１７とを具える。基板１１の上にはバッファ層１２が形成される。バッファ層１２の上には酸化亜鉛薄膜層１３が形成される。酸化亜鉛薄膜層１３には、ゲート絶縁層１６と、ソース１４と、ドレイン１５とが形成される。ゲート絶縁層１６の上には、ゲート１７が形成される。
【００２９】
図９ｂは、図９ａに示す実施例の変形例の断面図である。このトランジスタでは、基板１１の上に、バッファ層１２が形成され、その上にチャネル層である酸化亜鉛薄膜層１３が形成される。さらに、酸化亜鉛薄膜層１３には、ソース１４及びドレイン１５がオーミック接合により、ゲート１７がショットキー接合により、それぞれ形成される。この例では、図１ａと比べてゲート絶縁層１６がないため、ソース１４及びドレイン１５とゲート１７との間には適当な隙間が設けられる。
【００３０】
本発明では、いずれの構造においても、チャネル層は酸化亜鉛で形成される。酸化亜鉛薄膜層１３として、ドープ有りのものを用いてもよく、ｎ形又はｐ形のいずれの形でもよい。
【００３１】
基板１１としては、絶縁性材料が用いられる。本発明では、酸化亜鉛の格子定数と近い格子定数を持つような、整合性のよい材料を用いる。例えば、ＳｃＡｌＭｇＯ４、ＳｃＡｌＺｎＯ４、ＳｃＡｌＣｏＯ４、ＳｃＡｌＭｎＯ４、ＳｃＧａＺｎＯ４、ＳｃＧａＭｇＯ４、ＳｃＡｌＺｎ３Ｏ６、ＳｃＡｌＺｎ４Ｏ７、ＳｃＡｌＺｎ７Ｏ１０、ＳｃＧａＺｎ３Ｏ６、ＳｃＧａＺｎ５Ｏ８、ＳｃＧａＺｎ７Ｏ１０、ＳｃＦｅＺｎ２Ｏ５、ＳｃＦｅＺｎ３Ｏ６、又は、ＳｃＦｅＺｎ６Ｏ９のいずれかを含む。
【００３２】
バッファ層１２は、酸化亜鉛又はＭｇＺｎＯのいずれかから成り、アニール処理が施されている。このようなアニール処理により、バッファ層１２は基板１１からの歪みから部分的に緩和し、バッファ層１２の表面は原子レベルで平坦に再構成される。酸化亜鉛薄膜層１３は、アニール処理されたバッファ層１２上に形成されるため、ほぼ完全に残留歪みを緩和し、バルク結晶に近い格子定数を示す。
【００３３】
ゲート絶縁層１６としては、適宜の絶縁性材料が用いられる。ゲート絶縁層１６は、酸化亜鉛と格子マッチングの良い高絶縁性の材料を用いることができる。上述のように、基板１１について格子定数の整合性の良い材料を用いたのと同様に、適宜の格子整合性の良い絶縁層１６を選択することができる。したがって、例えば、ＳｃＡｌＭｇＯ４、ＳｃＡｌＺｎＯ４、ＳｃＡｌＣｏＯ４、ＳｃＡｌＭｎＯ４、ＳｃＧａＺｎＯ４、ＳｃＧａＭｇＯ４、ＳｃＡｌＺｎ３Ｏ６、ＳｃＡｌＺｎ４Ｏ７、ＳｃＡｌＺｎ７Ｏ１０、ＳｃＧａＺｎ３Ｏ６、ＳｃＧａＺｎ５Ｏ８、ＳｃＧａＺｎ７Ｏ１０、ＳｃＦｅＺｎ２Ｏ５、ＳｃＦｅＺｎ３Ｏ６、又は、ＳｃＦｅＺｎ６Ｏ９等をゲート絶縁層１６として用いることができる。また、ゲート絶縁層１６としては、例えば、１価の価数を取りうる元素又はＶ族元素をドープした絶縁性ＺｎＯ等の透明絶縁性材料を用いることもできる。１価の価数を取りうる元素としては、例えば、Ｉ族元素（Ｌｉ，Ｎａ，Ｋ，Ｒｂ，Ｃｓ）、Ｃｕ，Ａｇ，Ａｕ等がある。Ｖ族元素としては、Ｎ，Ｐ，Ａｓ，Ｓｂ，Ｂｉ等がある。また、ゲート絶縁層１６に、強誘電性の材料を用いることにより、トランジスタ自体がメモリ機能を有するようにすることもできる。強誘電性の材料として、例えば、Ｚｎ１−ｘＬｉｘＯ、Ｚｎ１−ｘ（ＬｉｙＭｇｘ−ｙ）Ｏ等を用いることができる。なお、ゲート絶縁層１６としては、例えば、ガラス、ビニール、プラスティック等の絶縁体を用いてもよい。ゲート絶縁層１６としては、その他にも、Ａｌ２Ｏ３，ＭｇＯ，ＣｅＯ２，ＳｉＯ２、等の絶縁性酸化物を用いることができる。
【００３４】
以上の説明では、ゲート絶縁層１６について述べたが、他の適宜の絶縁層を形成する場合にも、同様の材料を用いることができる。これにより、格子整合性のよい半導体素子を製造することが可能となる。
【００３５】
また、ソース１４、ドレイン１５又はゲート１７は、適宜の電極材料を用いることができる。電極材料としては、チャネル層と同じ酸化亜鉛材料をベースとして、適宜不純物をドープした又はドープしない導電性材料を用いることができる。酸化亜鉛をベースとする電極としては、例えば、III族元素（Ｂ，Ａｌ，Ｇａ，Ｉｎ，Ｔｌ）、VII族元素（Ｆ，Ｃｌ，Ｂｒ，Ｉ）、Ｉ族元素（Ｌｉ，Ｎａ，Ｋ，Ｒｂ，Ｃｓ）、Ｖ族元素（Ｎ，Ｐ，Ａｓ，Ｓｂ，Ｂｉ）のいずれかをドープした導電性酸化亜鉛、又は各種元素をドープしない導電性酸化亜鉛が用いられる。ここで、これらの元素をドープする場合、ドープ量は適宜設定することができる（例えば、高濃度にｎ形をドープしたｎ++−ＺｎＯ等を用いることができるが、これに限定されない）。このような酸化亜鉛薄膜層と同じ構造・組成の材料をベースとすることで、格子定数の整合性のよい高品質な半導体素子を作製することができる。また、その他に、例えば、Ａｌ、Ｃｕ等の金属や、高ドープした半導体ポリシリコン等を用いることができる。さらに、ソース１４、ドレイン１５又はゲート１７としては、その他に、Ｉｎ２Ｏ３、ＳｎＯ２、（Ｉｎ−Ｓｎ）Ｏｘなどの透明導電体を用いることもできる。
【実施例２】
【００３６】
図１０は、本発明による半導体素子の他の実施例の断面図である。この実施の形態は、レーザダイオード等の発光素子に関するものであり、基板２１と、バッファ層２２と、ｎ形酸化亜鉛薄膜層２３と、発光層２４と、ｐ形半導体層２５と、第１電極２６と、第２電極２７とを具える。
【００３７】
発光層２４は、ｐ形半導体層２５とｎ形酸化亜鉛薄膜層２３に挟まれており、例えば、ドーピングしてないＺｎＯを用いたり、（Ｍｇ，Ｚｎ）Ｏ及びＺｎＯの極薄い厚さの多層膜で構成することができる。この場合、ＺｎＯは井戸層と呼ばれ、（Ｍｇ，Ｚｎ）Ｏ層はバリア層と呼ばれるものである。また、井戸層のバンドギャップよりバリア層のバンドギャップが大きいものが用いられる。発光層２４の他の材料例としては、（Ｚｎ，Ｃｄ）Ｏ及びＺｎＯの多層構造、（Ｍｇ，Ｚｎ）Ｏ及び（Ｚｎ，Ｃｄ）Ｏの多層構造等を用いることができる。さらに、発光層２４としては、多層反射膜や、ダブルへテロ構造、面発光レーザ構造など、適宜の構成を採用して組み合わせることもできる。
【００３８】
ｐ形半導体層２５としては、例えば、ｐ形ＺｎＯ等のII族酸化物又はｐ形ＧａＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＩｎＮ等のIII族窒化物が使用される。ｐ形ＺｎＯの場合は、例えば、Ｉ族元素（Ｌｉ，Ｎａ，Ｋ，Ｒｂ，Ｃｓ）、Ｖ族元素（Ｎ，Ｐ，Ａｓ，Ｓｂ，Ｂｉ）をドープしたＺｎＯである。各元素のドープ量は、素子の寸法、厚さ、集積度、性能等に応じて適宜の量とすることができる。第２の電極（ｎ型電極）２７の材料は、例えば、実施例１で説明した、ソース１４、ドレイン１５又はゲート１７の材料と同様のものが用いられる。第１の電極（ｐ型電極）２６としては、例えば、Ａｕ、Ｐｔ、Ｎｉ／Ｔｉ（多層構造）等によるオーミック電極が用いられる。
【００３９】
バッファ層２２は、酸化亜鉛又はＭｇＺｎＯのいずれかから成り、アニール処理が施されている。このようなアニール処理により、バッファ層２２は基板２１からの歪みから部分的に緩和し、バッファ層２２の表面は原子レベルで平坦に再構成される。酸化亜鉛薄膜層２３は、アニール処理されたバッファ層２２上に形成されるため、ほぼ完全に残留歪みを緩和し、バルク結晶に近い格子定数を示す。
【００４０】
透明な半導体を用いると、発光層から図の上面又は下面に向けても光を出射することができ、本発明を、面発光レーザやエレクトロルミネセンス素子等の発光素子等に多様に応用することができる。
【図面の簡単な説明】
【００４１】
【図１】本発明による半導体素子の基本的な構造の断面図である。
【図２】本発明による半導体素子の製造過程において得られた酸化亜鉛薄膜層のＸ線逆格子マッピングのグラフである。
【図３】アニール前後における酸化亜鉛バッファ層の表面原子間力顕微鏡像である。
【図４】アニールされたバッファ層上における酸化亜鉛成長時の反射高速電子線回折強度の時間変化を示すグラフである。
【図５】薄膜成長装置内でアニールされたバッファ層上に酸化亜鉛を堆積した時の反射高速電子回折強度の時間変化を示すグラフである。
【図６】製造過程の異なる酸化亜鉛薄膜の低温フォトルミネッセンススペクトルを示すグラフである。
【図７】薄膜成長装置内でアニールされたＭｇＺｎＯバッファ層上に堆積した酸化亜鉛薄膜の低温における吸収、反射、フォトルミネッセンススペクトルと、室温で測定された吸収スペクトルとを示すグラフである。
【図８】バッファ層を有しない酸化亜鉛薄膜と、薄膜成長装置内でアニールされたＭｇＺｎＯバッファ層上に堆積した酸化亜鉛薄膜とにおけるホール移動度のキャリア濃度依存性を示すグラフである。
【図９】本発明による半導体素子の一実施例の断面図である。
【図１０】本発明による半導体素子の他の実施例の断面図である。
【符号の説明】
【００４２】
１、１１、２１  基板
２、１２、２２  バッファ層
３、１３、２３  酸化亜鉛薄膜層
１４  ソース
１５  ドレイン
１６  ゲート絶縁層
１７  ゲート
２４  発光層
２５  ｐ形半導体層
２６  第１電極
２７  第２電極
【図１】
2005108869.tif 000003
【図２】
2005108869.tif 000004
【図３】
2005108869.tif 000005
【図４】
2005108869.tif 000006
【図５】
2005108869.tif 000007
【図６】
2005108869.tif 000008
【図７】
2005108869.tif 000009
【図８】
2005108869.tif 000010
【図９】
2005108869.tif 000011
【図１０】
2005108869.tif 000012