(57)【要約】【課題】チョッパー型スイッチング電源において何らかの異常により制御電圧が過大になった場合や水平同期信号の周波数が急変した場合に、トランジスタＱ１の制御パルスの最大パルス幅を制限し出力電圧を所定電圧以下に抑えること。【解決手段】トランジスタＱ１の駆動パルスはＱ１の出力をＬ１、Ｃ１にて平滑した後、抵抗にて分圧して取り出した帰還電圧Ｖ３と基準電圧Ｖ６の比較結果を誤差増幅器Ｑ２より出力し、その比較結果と水平同期信号より生成されるランプ波形Ｖ５を比較器Ｑ３に入力することで生成している。比較器Ｑ３の出力パルスＶ８を積分して得られた積分波形Ｖ９とＶ８の電圧を比較器Ｑ５で比較することでＱ１の駆動パルスのデューティの最大値が制限される。【選択図】図１
2005318715.tif 000002
【特許請求の範囲】
【請求項１】
制御パルスのデューティに従って電源電圧をチョップするスイッチングトランジスタと、出力電圧に応じて前記制御パルスのデューティを変化させるフィードバック手段と、前記制御パルスのデューティの最大幅を制限するパルス幅制限手段を備えたチョッパー型スイッチング電源回路であって、前記パルス幅制限手段は、前記フィードバック回路から出力されたパルス電圧と基準電圧の比較結果を積分処理する積分手段と、前記フィードバック回路から出力されたパルス電圧と前記積分手段が処理した積分波形を比較して制御パルスを生成する制御パルス生成手段を備えたことを特徴とするチョッパー型スイッチング電源回路。
【請求項２】
前記フィードバック手段は、入力される同期信号をトリガーとしてランプ波形を生成するランプ波形発生手段と、出力電圧または出力電圧の分圧と前記ランプ波形を比較してパルス電圧を生成するパルス電圧生成手段を備えたことを特徴とする請求項１に記載のチョッパー型スイッチング電源回路。
【請求項３】
前記フィードバック手段は、入力される同期信号をトリガーとしてランプ波形を生成するランプ波形発生手段と、出力電圧または出力電圧の分圧と基準電圧を比較して制御電圧を生成する制御電圧生成手段と、前記制御電圧と前記ランプ波形を比較してパルス電圧を生成するパルス電圧生成手段を備えたことを特徴とする請求項１に記載のチョッパー型スイッチング電源回路。
【請求項４】
請求項１から３に記載のチョッパー型スイッチング電源回路を備えたテレビ受像機。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビジョン受像機の水平偏向回路に電圧を供給するチョッパー型スイッチング電源に係り、特にこのチョッパー型スイッチング電源回路の直流出力電圧の上限を制限する構成に関するものである。
【背景技術】
【０００２】
図３は従来のチョッパー型スイッチング電源回路の構成例を示した回路図である。図においてＱ１はＰチャンネルＭＯＳ型電界効果トランジスタ、Ｄ１は転流ダイオード、Ｌ１はチョークコイル、Ｃ１はコンデンサでありこれらによりチョッパー型スイッチング電源を構成している。固定の電源電圧Ｖ１をトランジスタＱ１のソースに入力し、Ｑ１のゲートに比較器Ｑ３から出力されるパルス電圧Ｖ８からトランジスタＱ６、Ｑ７、コンデンサＣ２、抵抗Ｒ３で構成されるドライブ回路を通じて出力される制御パルス５０を入力しＱ１をスイッチング動作させることにより電圧Ｖ１をチョップしたパルス電圧がコイルＬ１、コンデンサＣ１からなる平滑回路に出力される。この平滑回路で平滑されたパルス電圧は直流出力電圧Ｖ２となって図示されない水平偏向回路に供給される。転流ダイオードＤ１はトランジスタＱ１がオフの時にコイルＬ１に流れる電流を連続とするために設けられている。
【０００３】
この方式のスイッチング電源回路の出力電圧Ｖ２はトランジスタＱ１のゲートに供給する前記制御パルス５０のデューティで決定され、出力電圧安定化のためにフィードバック系を構成する誤差増幅器Ｑ２が設けられている。
【０００４】
誤差増幅器Ｑ２は反転入力端子に上記出力電圧Ｖ２を分圧抵抗Ｒ１、Ｒ２で分圧した分圧電圧（帰還電圧）Ｖ３を入力し、非反転入力端子に出力電圧を制御するための基準電圧Ｖ６を入力し、両電圧の差分によって決まる電圧Ｖ７を比較器Ｑ３に出力している。比較器Ｑ３では前記入力電圧Ｖ７と水平同期信号より生成されるランプ波形Ｖ５と比較し制御パルス５０のデューティを変化させて上記出力電圧を安定化している。
【０００５】
上記誤差増幅器Ｑ２は基準電圧Ｖ６と帰還電圧Ｖ３を比較しＶ３＞Ｖ６の時、制御電圧Ｖ７を下げ、Ｖ３＜Ｖ６の時、制御電圧Ｖ７を上げるように動作する。即ち出力電圧Ｖ２を分圧抵抗Ｒ１、Ｒ２で分圧して得た帰還電圧Ｖ３が基準電圧Ｖ６より高くなると、誤差増幅器Ｑ２の制御電圧Ｖ７は下がり、トランジスタＱ１を駆動する制御パルス５０のデューティを下げて出力電圧Ｖ２を下げるように働き、逆の場合は制御パルス５０のデューティを上げて出力電圧Ｖ２を上げるように動作するので出力電圧Ｖ２は基準電圧Ｖ６の抵抗比倍の電圧に安定化される。
【０００６】
ところが誤差増幅器Ｑ２の出力電圧Ｖ７が何らかの要因で異常に高くなると制御パルス５０のデューティが大きくなりチョッパー型スイッチング電源の出力電圧Ｖ２が過大電圧となって水平偏向回路に供給され、この水平偏向回路を破壊する恐れがあった。そこでこれを防止するために誤差増幅器Ｑ２の出力側には制御電圧Ｖ７がある値以上に上昇しないようにリミッタ動作する定電圧ダイオードＤ３を設ける必要があった（例えば、特許文献１を参照）。
【０００７】
図４に従来回路における各部の波形を示す。
【０００８】
図４の（Ａ）及び（Ｂ）は制御電圧Ｖ７が上昇した場合の制御パルスＶ８の変化の様子を示す。制御電圧Ｖ７が回路の異常により上昇した場合制御パルスＶ８のローレベルのデューティは広がるが図３に示す定電圧ダイオードＤ３により制御電圧Ｖ７の上昇は制限されるため制御パルスＶ８のローレベルのデューティが広がりすぎるのを制限できる。
【０００９】
図４（Ｃ）及び（Ｄ）はランプ波形Ｖ５の周期が短くなった場合の制御パルスＶ８の変化の様子を示している。水平同期信号１００の周期が回路の故障等により短くなるとそれを元に生成されるランプ波形Ｖ５の周期も短くなり電圧も低下する。ランプ波形Ｖ５の電圧が制御電圧Ｖ７より低下すると比較器Ｑ３の出力はローレベルに固定され、出力電圧Ｖ２が過大電圧となって水平偏向回路に供給される。
【特許文献１】特開平９−２１５３２１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
チョッパー型スイッチング電源回路の出力電圧を安定させる為のフィードバック系を構成する誤差増幅器の出力電圧のダイナミックレンジが大きく、何らかの要因で通常動作状態での電圧より大きな電圧を出力した場合、制御パルスのデューティが広がりすぎてスイッチング電源回路の出力電圧が過大電圧となり、水平偏向回路を破壊する恐れがあった。また水平同期信号の周波数が高くなり、比較器に入力されるランプ波形の電圧が低下した場合、定電圧ダイオードによるデューティ制限が有効でない課題があった。
【課題を解決するための手段】
【００１１】
本発明は、制御パルスのデューティに従って電源電圧をチョップするスイッチングトランジスタと、出力電圧に応じて前記制御パルスのデューティを変化させるフィードバック手段と、前記制御パルスのデューティの最大幅を制限するパルス幅制限手段を備えたチョッパー型スイッチング電源回路において、前記パルス幅制限手段は、前記フィードバック回路から出力されたパルス電圧と基準電圧の比較結果を積分処理する積分手段と、前記フィードバック回路から出力されたパルス電圧と前記積分手段が処理した積分波形を比較して制御パルスを生成する制御パルス生成手段を備えたことを特徴とするチョッパー型スイッチング電源回路である。
【００１２】
本構成によって、フィードバック系を構成する誤差増幅器の出力電圧が何らかの要因で大きな電圧を出力した場合や、水平同期信号の周波数が高くなり、比較器に入力されるランプ波形の電圧が低下した場合でも、出力電圧を所定電圧以下に抑えることができる。
【発明の効果】
【００１３】
本発明のチョッパー型スイッチング回路によれば、制御パルス幅を検出して、その最大デューティを制限するため、制御電圧の上昇時のみならず、水平同期信号の周波数の急変によりランプ波形に異常が起こった場合にも、出力電圧が過大になることを防止できるため、従来よりも保護回路としての信頼性を高めることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明の実施の形態を図面を参照して説明する。
【００１５】
図１は、本発明のチョッパー型スイッチング電源回路の一実施の形態の構成を示した回路図である。Ｑ１はＰチャンネルＭＯＳ型電界効果トランジスタ、Ｄ１は転流ダイオード、Ｌ１はコイル、Ｃ１はコンデンサであり、これらトランジスタＱ１、ダイオードＤ１、コイルＬ１、コンデンサＣ１でチョッパー型スイッチング電源回路を構成する。
【００１６】
トランジスタＱ１のソースには電源電圧Ｖ１が供給され、そのゲートには比較器Ｑ５からトランジスタＱ６、Ｑ７、コンデンサＣ２、抵抗Ｒ３で構成されるドライブ回路を通じて図２に示すような制御パルス５０が供給される。これにより、トランジスタＱ１は前記制御パルス５０の周波数に同期してスイッチングし、そのドレインから電源電圧Ｖ１がチョップされたパルス電圧を出力する。このパルス電圧はコイルＬ１、コンデンサＣ１とで構成される平滑回路により平滑され、直流電圧Ｖ２となって図示されない水平偏向回路に出力される。このとき転流ダイオードＤ１はコイルＬ１に流れる電流を連続化する。
【００１７】
上記コイルＬ１とコンデンサＣ１からなる平滑回路から出力される出力電圧Ｖ２は分圧抵抗Ｒ１、Ｒ２により分圧され、帰還電圧Ｖ３となって誤差増幅器Ｑ２の反転入力端子に入力される。誤差増幅器Ｑ２の非反転入力端子には基準電圧Ｖ６が入力されるため、誤差増幅器Ｑ２は両電圧を比較し、その比較結果である制御電圧Ｖ７を次の比較器Ｑ３の非反転入力端子に入力する。
【００１８】
比較器Ｑ３はその反転入力端子に水平同期信号より生成されるランプ波形Ｖ５と非反転入力端子に誤差増幅器Ｑ２の出力Ｖ７を入力することで制御パルスＶ８を出力する。制御パルスＶ８は比較器Ｑ４の非反転入力端子および比較器Ｑ５の反転入力端子に入力される。
【００１９】
比較器Ｑ４の反転入力端子には、直流電圧Ｖ４を分圧抵抗Ｒ１５、Ｒ１６で分圧した電圧が入力される。この電圧は制御パルスＶ８の高レベルの電圧より低い電圧値に設定されている。比較器Ｑ４は制御パルスＶ８と分圧された直流電圧Ｖ４を比較し、制御パルスＶ８のパルス電圧を非反転で出力する。
【００２０】
比較器Ｑ４より出力されたパルス電圧は抵抗Ｒ１７、Ｒ１８、コンデンサＣ３で構成される積分回路に入力され、積分波形Ｖ９に変換されて比較器Ｑ５の非反転端子に入力される。
【００２１】
比較器Ｑ５は反転端子に制御パルスＶ８が入力され、非反転端子に入力される積分波形Ｖ９と比較した結果を出力パルスＶ１０として出力する。
【００２２】
出力パルスＶ１０はトランジスタＱ６、Ｑ７、コンデンサＣ２および抵抗Ｒ３で構成されるドライブ回路を通じてトランジスタＱ１のゲートに入力され、トランジスタＱ１を駆動する。
【００２３】
ここに、コンデンサＣ２は直流をカットするためのコンデンサ、抵抗Ｒ３は電流制限のための抵抗、ダイオードＤ２はトランジスタＱ１のゲート電圧の上下限を制限し、抵抗Ｒ４はトランジスタＱ１のゲート容量の放電抵抗である。
【００２４】
次に、本実施の形態１における回路の動作を図２に示したタイミングチャートを参照して説明する。
【００２５】
誤差増幅器Ｑ２はＶ３＞Ｖ６の時、制御電圧Ｖ７を下げ、逆にＶ３＜Ｖ６の時、制御電圧Ｖ７を上げるように動作する。誤差増幅器Ｑ２より出力された制御電圧Ｖ７は、次の比較器Ｑ３で水平同期信号１００より生成されるランプ波形Ｖ５と比較され、その結果が制御パルスＶ８として出力される（図２（Ａ）（Ｂ））。
【００２６】
制御電圧Ｖ７の電圧が高い場合は出力電圧Ｖ８のハイレベル期間が長くなり、逆に制御電圧Ｖ７の電圧が低い場合はハイレベル期間が短くなる。
【００２７】
次に、制御パルスＶ８が比較器Ｑ４の非反転入力端子に入力される。Ｑ４の反転入力端子は分圧抵抗Ｒ１５とＲ１６により電源電圧Ｖ４を分圧した電圧が入力される。この電圧は制御パルスＶ８のハイレベルより低い電圧に設定される。そうすると比較器Ｑ４の出力には制御パルスＶ８の非反転出力が得られ、この電圧は抵抗Ｒ１７、Ｒ１８およびコンデンサＣ３で構成される積分回路で積分され次の比較器Ｑ５の非反転入力端子に入力される。積分波形Ｖ９の最大電圧は積分回路により制御パルスＶ８のハイレベルの時間が短い場合は低くなり、逆にハイレベル期間が長ければ高くなる（図２（Ｂ））。
【００２８】
比較器Ｑ５の反転入力端子には制御パルスＶ８が入力され、積分波形Ｖ９と制御パルスＶ８の電圧を比較してトランジスタＱ１のソースに入力される制御パルスＶ１０が生成される。両者を比較した結果、積分波形Ｖ９＞制御パルスＶ８の場合、制御パルスＶ１０はハイレベルとなり、積分波形Ｖ９＜制御パルスＶ８の場合、ローレベルとなる（図２（Ｃ））。
【００２９】
以下に、比較器Ｑ４、Ｑ５の動作の具体例を示す。
【００３０】
制御パルスＶ８のハイレベルの時間をτ、積分波形Ｖ９の最大電圧をＶ９ｍａｘとすると、τとＶ９ｍａｘとの関係は次式で表される。ここで計算式を単純化するためＲ１７は０Ωと仮定する。
【００３１】
τ＝−ｌｏｇ  ｅ（１−Ｖ９ｍａｘ／Ｖ４）×Ｃ３×Ｒ１８
Ｖ４を１２Ｖ、Ｖ８のハイレベルを８Ｖ、Ｃ３を１０００ｐＦ、Ｒ１８を１２ｋΩとし、前記τとＶ９ｍａｘとの関係式においてＶ８のハイレベルの電圧をＶ９ｍａｘに置き換えるとＶ９電圧がＶ８電圧になるまでの時間が求められるのでＶ９ｍａｘの項にＶ８の電圧値を代入する。
【００３２】
計算の結果、τ＝１３．１８μＳとなる。
【００３３】
したがって、電圧Ｖ８のハイレベルの期間が上記計算結果１３．１８μＳを超える場合、比較器Ｑ５の出力電圧Ｖ１０は、次に制御電圧Ｖ８＞積分波形Ｖ９になるまでの期間ハイレベルに固定される。
【００３４】
トランジスタＱ１はＰチャンネルＭＯＳ型電界効果トランジスタを使用しているため、出力パルスＶ１０の電圧がローレベルの時にＱ１が導通し出力パルスＶ１０の電圧がハイレベルの時にはトランジスタＱ１に流れる電流は遮断される。
【００３５】
積分回路の抵抗Ｒ１７の役割は積分波形Ｖ９のローレベルが制御パルスＶ８のローレベルを下回らないようにするためである。
【００３６】
このように、本回路におけるパルス幅の制限は制御パルスＶ８のハイレベルの時間が設定時間を超えた場合に動作するため、なんらかの原因（水平周波数の切り替わり時、電源オン・オフ時、その他異常時）で制御電圧Ｖ７が過大電圧となった時のみならず水平同期信号１００から生成されるランプ波形Ｖ５に異常が発生した場合にも制御パルス５０の最大デューティを制限するため本例のチョッパー型電源回路から出力される電圧Ｖ２の最大電圧が制限され、図示されない水平偏向回路に過大な電圧が供給されなくなり水平偏向回路の破壊が防止できる。本実施の形態の動作によれば誤差増幅器Ｑ２の出力電圧の異常のみならず、水平同期信号の異常、ランプ波形発生回路の異常等によるランプ波形の異常が発生した場合においても、チョッパー型スイッチング電源回路から過大な電圧が水平偏向回路に供給され水平偏向回路が破壊されるような不具合を防止することができる。従来、誤差増幅器Ｑ２の出力にあったリミッタ素子も省くことができる。
【００３７】
なお、本実施の形態の説明において、トランジスタＱ１はＰチャンネルＭＯＳ型電界効果トランジスタを使用した実施例について説明したが、ＮチャンネルＭＯＳ型電界効果トランジスタを用いても同様の効果を得ることができる。その場合、Ｑ１のオン・オフの論理がＰチャンネルＭＯＳ型電界効果トランジスタとは反転するため、比較器Ｑ５の非反転入力端子に制御電圧Ｖ８を接続し反転入力端子に積分波形Ｖ９を入力することでＱ１のオン・オフの論理反転が可能となる。
【００３８】
また、比較器Ｑ５の出力がＱ１のゲートを駆動するために必要なドライブ電流供給能力を有していればトランジスタＱ６及びＱ７を省くことができる。
【００３９】
さらに、積分回路の抵抗器Ｒ１８を定電流回路に置き換えても良い。
【００４０】
また、トランジスタＱ１でチョップした電圧を平滑せずにトランジスタＱ１とコイルＬ１の間より直接水平偏向回路に供給する回路構成においても有効である。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態における回路構成図
【図２】本発明の回路の各部電圧波形を示した図
【図３】従来例における回路構成図
【図４】従来例における回路の各部電圧波形を示した図
【符号の説明】
【００４２】
Ｒ１    固定抵抗器
Ｒ２    固定抵抗器
Ｒ３    固定抵抗器
Ｒ４    固定抵抗器
Ｒ１２    固定抵抗器
Ｒ１３    固定抵抗器
Ｒ１４    固定抵抗器
Ｒ１５    固定抵抗器
Ｒ１６    固定抵抗器
Ｒ１７    固定抵抗器
Ｒ１８    固定抵抗器
Ｃ１    コンデンサ
Ｃ２    コンデンサ
Ｃ３    コンデンサ
Ｄ１    スイッチングダイオード
Ｄ２    定電圧ダイオード
Ｄ３    定電圧ダイオード
Ｑ１    ＰチャンネルＭＯＳ型電界効果トランジスタ
Ｑ２    誤差増幅器
Ｑ３    比較器
Ｑ４    比較器
Ｑ５    比較器
Ｑ６    トランジスタ
Ｑ７    トランジスタ
Ｌ１    コイル
Ｖ１    電源電圧
Ｖ２    出力電圧
Ｖ３    帰還電圧
Ｖ４    電源電圧
Ｖ５    ランプ波形
Ｖ６    基準電圧
Ｖ７    制御電圧
Ｖ８    制御パルス
Ｖ９    積分波形
Ｖ１０    制御パルス
５０    制御パルス
１００    水平同期信号
【図１】
2005318715.tif 000003
【図２】
2005318715.tif 000004
【図３】
2005318715.tif 000005
【図４】
2005318715.tif 000006