(57)【要約】【課題】突入電流を簡便かつ適正に抑制することのできる突入電流抑制回路を提供すること。【解決手段】ＦＥＴ３のゲート−ソース間またはゲート−ドレイン間に静電容量１１を有していること。【選択図】      図１
2005033869.tif 000002
【特許請求の範囲】
【請求項１】
被供給側に電流を供給する電源の下流側に、前記被供給側への電流の供給を制御するＦＥＴを有し、このＦＥＴのゲート側に、ゲート電圧を制御する制御部が接続され、前記ＦＥＴの制御によって前記被供給側への突入電流の流入を抑制するようにされた突入電流抑制回路であって、
前記ＦＥＴのゲート−ソース間またはゲート−ドレイン間に静電容量を有していることを特徴とする突入電流抑制回路。
【請求項２】
前記ＦＥＴのゲートと前記制御部との間に、抵抗を直列に接続したことを特徴とする請求項１に記載の突入電流抑制回路。
【請求項３】
前記ゲート側に供給される電圧を分圧することによって、前記ゲート電圧を低減するための抵抗を有していることを特徴とする請求項１または請求項２に記載の突入電流抑制回路。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、突入電流抑制回路に係り、特に、ＦＥＴの制御によって、被供給側への突入電流の流入を抑制するのに好適な突入電流抑制回路に関する。
【０００２】
【従来の技術】
従来から、電源電流を被供給側に供給する際に、半導体スイッチのオン／オフ制御を用いて電流の供給量を制御するようになっていた。
【０００３】
図２は、このようなオン／オフ制御を行う電源開閉回路を示したものであり、この回路１は、電池等の所定の電圧の電源２を有している。
【０００４】
前記電源２の正極側には、半導体スイッチの一例としてのエンハンスメント形のＭＯＳ形ＦＥＴ等のＦＥＴ３がソースを介して接続されており、このＦＥＴ３のドレインは、ＤＣ／ＤＣコンバータ４を介して図示しない被供給側の負荷に接続されるようになっている。
【０００５】
前記電源２の正極と、前記ＦＥＴ３とのゲートとの間には、抵抗５が接続されている。そして、前記電源２から被供給側に供給される電圧は、前記抵抗５によって分圧されて前記ゲートにゲート電圧として印加されるようになっている。
【０００６】
前記ＦＥＴ３のゲートと、前記電源２の負極との間には、ゲート電圧を制御する制御部６が配設されており、この制御部６は、ゲート電圧制御用トランジスタ１６と、このゲート電圧制御用トランジスタ１６に対するベース電流の供給制御を行う制御回路２６とを有している。
【０００７】
そして、前記制御部６のゲート電圧制御用トランジスタ１６のオン動作によって、前記ゲートに対して電源２からゲート電圧が印加されるようになっている。
【０００８】
なお、図３は、図２の回路構成に加えて、さらに、ゲート電圧制御用トランジスタ１６のコレクタとＦＥＴ３のゲートとの間に他の抵抗７を接続したものである。
【０００９】
そして、このような回路の動作原理について説明すると、まず、初期状態において、前記ゲート電圧制御用トランジスタ１６はオフの状態になっている。このとき、ソース−ドレイン間を導通させるチャンネルは形成されておらず、ＦＥＴ３はオフの状態になっている。従って、電源２側から被供給側に電流は流れない。
【００１０】
次に、ゲート電圧制御用トランジスタ１６をオンにすると、ゲート部分に生じる静電誘導を介してソース−ドレイン間にチャンネルが形成され、ＦＥＴ３がオンの状態になる。これによって、電源２側から被供給側に電流が流れることとなる。
【００１１】
このように、ＦＥＴ３に対する電圧の供給制御を行ってＦＥＴ３をオン／オフ制御することによって、電源２からの非供給側への電流の供給を制御するようになっている。
【００１２】
【特許文献１】
特開平１１−６９６２４号公報
【００１３】
【発明が解決しようとする課題】
しかし、図４に示すように、ＦＥＴ３と被供給側との間に、大容量のコンデンサ８が接続されている場合等においては、ＦＥＴ３のオン動作が急峻なことによって被供給側に突入電流が流入してしまい、ＦＥＴ３をはじめとした回路構成を破壊してしまうといった問題が生じていた。
【００１４】
このような突入電流を抑制することを目的として、これまでにも、例えば、特許文献１に記載の発明をはじめとして様々な提案がなされてきたが、簡易な回路構成によって、突入電流を有効に抑制することができる回路については、未だに有効な提案がなされていないのが実情であった。
【００１５】
本発明は、このような問題点に鑑みなされたもので、突入電流を簡便かつ適正に抑制することのできる突入電流抑制回路を提供することを目的とするものである。
【００１６】
【課題を解決するための手段】
前記目的を達成するため本発明に係る突入電流抑制回路の特徴は、被供給側に電流を供給する電源の下流側に、前記被供給側への電流の供給を制御するＦＥＴを有し、このＦＥＴのゲート側に、このゲートに対するゲート電圧の供給を制御する制御部が接続され、前記ＦＥＴの制御によって前記被供給側への突入電流の流入を抑制するようにされた突入電流抑制回路であって、前記ＦＥＴのゲート−ソース間またはゲート−ドレイン間に静電容量を有している点にある。
【００１７】
そして、このような構成によれば、静電容量によって、ＦＥＴのゲート電圧の変動速度を低減させることによってＦＥＴによるオン動作を緩やかにすることができ、この結果として、簡易な構成によって被供給側への突入電流の流入を有効に抑制することが可能となる。
【００１８】
また、本発明に係る突入電流抑制回路の特徴は、前記ＦＥＴのゲートと前記制御部との間に、抵抗を直列に接続した点にある。
【００１９】
そして、このような構成によれば、ＦＥＴのゲート電圧の変動速度を前記抵抗からなる簡易な構成によってさらに有効に低減することができ、被供給側への突入電流の流入をさらに有効に抑制することが可能となる。
【００２０】
さらに、本発明に係る突入電流抑制回路の特徴は、前記ゲート側に供給される電圧を分圧することによって前記ゲートに印加される電圧を低減するための抵抗を有している点にある。
【００２１】
そして、このような構成によれば、前記抵抗からなる簡易な構成によって、ＦＥＴのゲート電圧の変動速度をさらに有効に低減することができ、突入電流の流入をさらに有効に抑制することが可能となる。
【００２２】
【発明の実施の形態】
以下、本発明に係る突入電流抑制回路の実施形態について、図１を参照して説明する。
【００２３】
なお、従来と基本的構成の同一もしくはこれに類する箇所については、同一の符号を用いて説明する。
【００２４】
図１に示すように、本実施形態における突入電流抑制回路１０は、電源２の下流側に、被供給側への電流の供給を制御するＦＥＴ３（図１においてはｐチャンネル）を有し、このＦＥＴ３のゲート側に、ゲート電圧を制御する制御部としてのゲート電圧制御用トランジスタ１６が接続されている点で図２の回路１と同様である。
【００２５】
ただし、本実施形態における突入電流抑制回路１０は、前記ＦＥＴ３のゲート−ソース間に大容量の静電容量１１を有している。
【００２６】
この静電容量１１は、実際に回路構成としてゲート−ソース間に接続されたコンデンサであってもよいし、また、ゲート自身が有している静電容量であってもよい。
【００２７】
従って、静電容量によってゲート電圧の変動（上昇）速度を低減することができるため、ＦＥＴ３によるオン動作を緩やかにすることができる。
【００２８】
この結果、簡易な構成によって突入電流の発生を有効に抑制することができるようになっている。
【００２９】
また、本実施形態においては、前記ＦＥＴ３のゲートと前記ゲート電圧制御用トランジスタ１６との間に、第１抵抗１２が直列に接続されている。
【００３０】
従って、前記静電容量１１と前記第１抵抗１２とからなるＲＣ回路の時定数によって、ＦＥＴ３のゲート電圧の変動速度を簡易な構成によってさらに有効に低減することができ、被供給側への突入電流の流入をさらに有効に抑制することができるようになっている。
【００３１】
さらに、本実施形態においては、前記電源２から前記ゲート側に供給される電圧を分圧することによって前記ゲートに印加される電圧を低減するための第２抵抗１３および第３抵抗１４からなる一対の抵抗１３，１４を有している。
【００３２】
前記第２抵抗１３は、前記電源２の正極と前記第１抵抗１２との間に接続され、前記第２抵抗は、前記第１抵抗と前記ゲート電圧制御用トランジスタとの間に接続されている。
【００３３】
これにより、ＦＥＴ３のゲート電圧の変動速度を簡易な構成によってさらに有効に低減することができ、突入電流の流入をさらに有効に抑制することができるようになっている。
【００３４】
次に、本実施形態の作用について説明する。
【００３５】
なお、初期状態において、前記ゲート電圧制御用トランジスタ１６および前記ＦＥＴ３はオフの状態になっているものとする。
【００３６】
このとき、ＦＥＴ３には、ソース−ドレイン間に電流を通すためのチャンネルが形成されておらず、電源２から被供給側に電流は流れていない。
【００３７】
そして、初期状態から、前記ゲート電圧制御用トランジスタ１６をオンにすると、前記電源２から前記ＦＥＴ３のゲートに電源電圧が供給されようとする。
【００３８】
このとき、静電容量１１による電荷の蓄積が完了するまでは、ゲート電圧は印加されないため、ＦＥＴ３はすぐにはオン状態にはならない。
【００３９】
また、前記静電容量１１と前記第１抵抗１２とからなるＲＣ回路によって、ゲート電圧の上昇がさらに遅延される。
【００４０】
さらに、前記電源２から印加される電圧は、前記第２抵抗１３と前記第３抵抗１４とによって分圧されるため、ゲートに印加される電圧の振幅が低減され、ゲート電位の上昇をさらに抑制する。
【００４１】
これによって、ゲート電圧の変動速度を低減してＦＥＴ３のオン動作が緩やかに行われる。
【００４２】
したがって、被供給側には突入電流が十分に低減された状態でソース電流が適正に供給される。
【００４３】
なお、本発明は前記実施形態のものに限定されるものではなく、必要に応じて種々変更することが可能である。
【００４４】
例えば、本発明は、ｐチャンネル形のみならず、ｎチャンネル形のＦＥＴにも適用できるものである。
【００４５】
さらに、本発明は、ＭＯＳ形ＦＥＴのみならず、接合ゲート形ＦＥＴにも適用し得るものである。
【００４６】
【発明の効果】
以上述べたように本発明に係る突入電流抑制回路によれば、簡易な構成によって被供給側への突入電流の流入を有効に抑制することができる。
【図面の簡単な説明】
【図１】本発明に係る突入電流抑制回路の実施形態を示す電気回路図
【図２】従来の電源開閉回路の一例を示す電気回路図
【図３】従来の電源開閉回路の図２の他の一例を示す電気回路図
【図４】従来の問題点を示した電気回路図
【符号の説明】
２  電源
３  ＦＥＴ
６  制御部
１０  突入電流抑制回路
１１  静電容量
１２  第１抵抗
１３  第２抵抗
１４  第３抵抗
１６  ゲート電圧制御用トランジスタ
２６  制御回路
【図１】
2005033869.tif 000003
【図２】
2005033869.tif 000004
【図３】
2005033869.tif 000005
【図４】
2005033869.tif 000006