(57)【要約】【課題】装置コストの上昇を可及的に抑制しながら、処理能力を向上させる。【解決手段】ラスタ画像データに基づいてインクジェットヘッドへ送出するデータを生成するインクジェット式プリント装置用画像データ処理装置において、ラスタ走査状態で入力される前記ラスタ画像データを１つの前記インク吐出ノズルにて連続して形成される画素ドットの画像データが連続するように並び替えるデータ並び変換回路５１と、並び替えられた画像データを記憶する変換バッファメモリ５２と、その変換バッファメモリ５２に対するデータの書込み及び読み出しを制御するメモリコントローラ５４とが設けられ、メモリコントローラ５４は、複数の基本グループに前記変換バッファメモリ５２のアドレスを区分して、前記基本グループ間に亘って順次にアドレスを指定する動作と、連続して前記基本グループ内のアドレスを指定する動作とを切換えて、書込みあるいは読み出しを行う。【選択図】図１
2005212313.tif 000002
【特許請求の範囲】
【請求項１】
複数のインク吐出ノズルを副走査方向に並べて配置したインクジェットヘッドを主走査方向に走査し、且つ、前記主走査方向の１行分の画素ドットを前記インクジェットヘッドの複数回の走査にて形成するインクジェット式プリント装置へ送出する画像データを、ラスタ画像データに基づいて生成するインクジェット式プリント装置用画像データ処理装置であって、
ラスタ走査状態で入力される前記ラスタ画像データを１つの前記インク吐出ノズルにて連続して形成される画素ドットの画像データが連続するように並び替えるデータ並び変換回路と、そのデータ並び変換回路にて並び替えられた画像データを記憶する変換バッファメモリと、その変換バッファメモリに対するデータの書込み及び読み出しを制御するメモリコントローラとが設けられ、
前記データ並び変換回路は、画素ドットの画像データを前記変換バッファメモリのワード単位のデータに編成して出力するように構成され、
前記変換バッファメモリは、ローアドレスとカラムアドレスとを同一信号線を併用して指定するメモリにて構成され、
前記メモリコントローラは、同一の記憶容量を有する複数の基本グループに前記変換バッファメモリのアドレスを区分し、データの書込み時あるいは読み出し時の一方において、前記基本グループ間に亘って順次にアドレスを指定し、データの書込み時あるいは読み出し時の他方において、連続して前記基本グループ内のアドレスを指定すると共に、単一の前記ローアドレスにて指定されるアドレス範囲内に前記基本グループが複数個含まれるように設定しているインクジェット式プリント装置用画像データ処理装置。
【請求項２】
前記メモリーコントローラは、前記複数回の走査のうちのいずれの走査タイミングであるかの情報あるいは前記複数のインク吐出ノズルの並び要素に対応するかの情報のいずれか一方の情報と前記基本グループとを対応付け、且つ、他方の情報と前記基本グループ内のデータ要素とを対応付けると共に、
前記カラムアドレス内において、前記基本グループを特定するためのビットと、前記基本グループ内におけるデータ要素を特定するためのビットとを混在させるように構成されている請求項１記載のインクジェット式プリント装置用画像データ処理装置。
【請求項３】
前記インクジェット式プリント装置は、前記複数のインク吐出ノズルの並び解像度の整数倍の解像度で画像をプリント形成するように構成され、
前記メモリコントローラは、
前記データ並び変換回路から入力されるワード単位の画像データを、前記主走査方向を水平軸とし且つ前記副走査方向を垂直軸とする２次元座標に画像のラスタ配置と対応させて並べた状態で、前記水平軸における画像の全データ幅を、設定データ幅を有するフレームに仮想的に均等区分し、更にそのフレームをデータ幅が１ワードであるパケットに仮想的に均等区分し、前記垂直軸において前記インク吐出ノズルの並び間隔を基準にして同一間隔で並ぶデータ毎の大区分に仮想的に区分し、更にその大区分を設定データ幅を有するブロックに仮想的に均等区分すると共に、
前記１つのフレームと前記１つのブロックにて特定される領域のデータ量を単一の前記ローアドレスで指定できるデータ幅あるいはそれの整数倍に設定し、
前記変換バッファメモリに対するデータの読み書きのアドレスを、前記大区分を特定するためのビットと、前記ブロックを特定するためのビットと、前記フレームを特定するためのビットと、前記パケットを特定するためのビットと、前記ブロック内における前記インク吐出ノズルの並びに対応するビットとによって指定し、且つ、前記パケットを特定するためのビットと前記ブロック内における前記インク吐出ノズルの並びに対応するビットとを下位側に配置して、１つの前記パケットと１つの前記ブロックにて特定されるエリアを前記基本グループとするように構成されている請求項２記載のインクジェット式プリント装置用画像データ処理装置。
【請求項４】
前記インクジェット式プリント装置は、前記複数のインク吐出ノズルの並び解像度の２のべき乗倍の解像度で画像をプリント形成するように構成されている請求項３記載のインクジェット式プリント装置用画像データ処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数のインク吐出ノズルを副走査方向に並べて配置したインクジェットヘッドを主走査方向に走査し、且つ、前記主走査方向の１行分の画素ドットを前記インクジェットヘッドの複数回の走査にて形成するインクジェット式プリント装置へ送出する画像データを、ラスタ画像データに基づいて生成するインクジェット式プリント装置用画像データ処理装置に関する。
【背景技術】
【０００２】
インクジェット式プリント装置のインクジェットヘッドは、多数のインク吐出ノズルを配列し（インク吐出ノズルの並び方向が副走査方向となる）、そのインク吐出ノズルから黒色，あるいは，シアン，マゼンタ，イエロー等の各色のインクを吐出しながらインクジェットヘッドを主走査方向に移動させて、例えば、記録紙等の媒体上に画像をプリント形成する。
このインクジェットヘッドの主走査方向への走査時において、各インク吐出ノズルは、インクジェットヘッドの物理特性やその他の理由により、主走査方向に連なる画素を連続して形成するのではなく、一定間隔を開けてインクを吐出するように制御されることが多い。
このようなタイミングでのインク吐出を行わせるには、もとの画像データ（ラスタ走査状に入力されるラスタ画像データ）をそのインク吐出順序に併せて並べ替える処理が必要となる。
【０００３】
更に、インクジェット式プリント装置では、インクジェットヘッドに形成された複数のインク吐出ノズルの特性差を吸収してプリント画質を向上するために、例えば下記特許文献１に記載のように、画素ドットの配置とその画素ドットを形成するインク吐出ノズルとの対応関係を複雑に設定する場合があり、そのような場合に対応するためにも、実際にインクジェットヘッドに送るデータの並べ替えをする必要もある。
尚、上述のようなデータの並べ替え処理は、インクジェットヘッドのインク吐出ノズルに直接対応するものであるため、前記ラスタ画像データは、いわゆるディザ処理が必要であるときは、ディザ処理が終了した後の画像データである。
【０００４】
従来、このようなデータの並べ替え処理は、ソフトウェア処理することが一般的であったが、本出願の発明者は、特願２００２−３７１０１５号に記載のように、簡素なハードウェア構成でこの並び替え処理を実行するデータ並び変換回路を提案して、処理の高速化を図っている。
【特許文献１】特開２００１−２３２７８３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、近時、プリント処理速度の高速化の要請がより一層高まり、前記データ並び変換回路にて画素ドットのデータを同時に使用されるものについてまとめるだけでは必ずしも速度向上が十分ではなく、受け入れたラスタ画像データを記憶保持するバッファメモリに対するデータの読み書きをより高速化して、インクジェットヘッドへのデータ送出を高速化することを要求されるようになっている。
バッファメモリへの読み書きの高速化は、より高速のメモリを使用すれば実現できるが、高速なメモリは高価であり、装置コストの上昇を招くことになってしまう。
本発明は、かかる実情に鑑みてなされたものであって、その目的は、装置コストの上昇を可及的に抑制しながら、処理能力を向上させる点にある。
【課題を解決するための手段】
【０００６】
本出願の第１の発明は、複数のインク吐出ノズルを副走査方向に並べて配置したインクジェットヘッドを主走査方向に走査し、且つ、前記主走査方向の１行分の画素ドットを前記インクジェットヘッドの複数回の走査にて形成するインクジェット式プリント装置へ送出する画像データを、ラスタ画像データに基づいて生成するインクジェット式プリント装置用画像データ処理装置において、ラスタ走査状態で入力される前記ラスタ画像データを１つの前記インク吐出ノズルにて連続して形成される画素ドットの画像データが連続するように並び替えるデータ並び変換回路と、そのデータ並び変換回路にて並び替えられた画像データを記憶する変換バッファメモリと、その変換バッファメモリに対するデータの書込み及び読み出しを制御するメモリコントローラとが設けられ、前記データ並び変換回路は、画素ドットの画像データを前記変換バッファメモリのワード単位のデータに編成して出力するように構成され、前記変換バッファメモリは、ローアドレスとカラムアドレスとを同一信号線を併用して指定するメモリにて構成され、前記メモリコントローラは、同一の記憶容量を有する複数の基本グループに前記変換バッファメモリのアドレスを区分し、データの書込み時あるいは読み出し時の一方において、前記基本グループ間に亘って順次にアドレスを指定し、データの書込み時あるいは読み出し時の他方において、連続して前記基本グループ内のアドレスを指定すると共に、単一の前記ローアドレスにて指定されるアドレス範囲内に前記基本グループが複数個含まれるように設定している。
【０００７】
前記データ並び変換回路からワード単位で受け入れた受け入れたデータの取扱いとしては、通常、受け入れたデータを連続するアドレスに順次に書き込んで行き、インクジェットヘッドで必要とされるアドレスのデータを読み出して送出する、という取扱いが考えられる。
ところが、このような取扱いでは、変換バッファメモリへのデータの書込みは高速に行えるものの、変換バッファメモリからのデータの読み出し速度が大きく低下してしてしまい、結果として、インクジェットヘッドへのデータ送出速度が低速のデータ読み出し速度に律速されてしまうことになる。
【０００８】
このデータ読み出し時の速度が低下について簡単に説明する。
変換バッファメモリへの読み書きのためのアドレスの指定は、同一の信号線を併用して上位アドレスであるローアドレスと下位アドレスであるカラムアドレスとを切換えて指定する。
変換バッファメモリへのデータの書込み時は、書込みアドレスを連続的に変化させるので、ローアドレスを設定した後に、カラムアドレスのみを順次に更新してアドレス指定するという形態になるのに対して、変換バッファメモリからのデータの読み出し時は、事実上、１データを読み出す毎にローアドレスとカラムアドレスとを更新するという形態になる。
【０００９】
これは、データがラスタ画像データであるのに対して、インクジェットヘッドのインク吐出ノズルはラスタ画像の走査の方向と直交する副走査方向に並んでいるために、同じタイミングで吐出するインク吐出ノズルのデータを変換バッファメモリから集めると、各データの記憶アドレスがカラムアドレスの境界を飛び越えてしまうからである。
このような書込み速度と読み出し速度との相違を具体例で説明すると、仮に大雑把に、ローアドレスとカラムアドレスとを指定して実際にデータにアクセスするのに２クロックを要し、カラムアドレスの指定のみでデータにアクセスするのに１クロックを要すると仮定したとき、１００ワードのデータのアクセスに、書込み時は１００クロック程度で済むのに対して、読み出し時は２００クロック程度を要することになるのである。
【００１０】
本発明は、この点に着目して、変換バッファメモリとしてローアドレスとカラムアドレスとを同一信号線を併用して指定することで低コスト化を図ったメモリを使用可能としながら、処理時間を書込み時と読み出し時とに分散して全体としての処理能力を向上できるように変換バッファメモリに対するアドレス設定を行っている。
すなわち、同一の記憶容量を有する複数の基本グループに前記変換バッファメモリのアドレスを区分し、データの書込み時あるいは読み出し時の一方において、前記基本グループ間に亘って順次にアドレスを指定し、データの書込み時あるいは読み出し時の他方において、連続して前記基本グループ内のアドレスを指定するのである。
このとき、単一の前記ローアドレスにて指定されるアドレス範囲内に前記基本グループが複数個含まれるように設定しておくことで、変換バッファメモリへデータを書き込むときと読み出すときの双方において、単一のローアドレスにて指定されるアドレス範囲内において連続して複数回アクセスすることが可能となり、ローアドレス書換え頻度が書込み側と読み出し側とに分散される。
これは、上述の書込みアドレスを連続的に変化させる場合に比べて書込み時にローアドレスの書換え頻度が多くなることを意味するが、それによる速度低下はわずかなものであり、それに対して読み出し時の速度を飛躍的に向上させることができるのである。
尚、データ並び変換回路のデータの出力形態である「ワード単位」とは、出力信号線が変換バッファメモリのワードのビット数分存在することに限定するものではなく、変換バッファメモリが複数のメモリ素子のワード構成に対応させるという意味であり、同時に２ワードあるいは３ワード出力して、複数のメモリ素子に分散して記憶させるような場合も含むものである。
【００１１】
又、本出願の第２の発明は、上記第１の発明の構成に加えて、前記メモリーコントローラは、前記複数回の走査のうちのいずれの走査タイミングであるかの情報あるいは前記複数のインク吐出ノズルの並び要素に対応するかの情報のいずれか一方の情報と前記基本グループとを対応付け、且つ、他方の情報と前記基本グループ内のデータ要素とを対応付けると共に、前記カラムアドレス内において、前記基本グループを特定するためのビットと、前記基本グループ内におけるデータ要素を特定するためのビットとを混在させるように構成されている。
すなわち、前記基本グループの構成態様について、インクジェットヘッドの物理的構成や動作に対応させて構成することで、前記基本グループを明確且つ簡素に構成することができ、読み書きのアドレス設定を単純化することが可能となる。
【００１２】
又、本出願の第３の発明は、上記第２の発明の構成に加えて、前記インクジェット式プリント装置は、前記複数のインク吐出ノズルの並び解像度の整数倍の解像度で画像をプリント形成するように構成され、前記メモリコントローラは、前記データ並び変換回路から入力されるワード単位の画像データを、前記主走査方向を水平軸とし且つ前記副走査方向を垂直軸とする２次元座標に画像のラスタ配置と対応させて並べた状態で、前記水平軸における画像の全データ幅を、設定データ幅を有するフレームに仮想的に均等区分し、更にそのフレームをデータ幅が１ワードであるパケットに仮想的に均等区分し、前記垂直軸において前記インク吐出ノズルの並び間隔を基準にして同一間隔で並ぶデータ毎の大区分に仮想的に区分し、更にその大区分を設定データ幅を有するブロックに仮想的に均等区分すると共に、前記１つのフレームと前記１つのブロックにて特定される領域のデータ量を単一の前記ローアドレスで指定できるデータ幅あるいはそれの整数倍に設定し、前記変換バッファメモリに対するデータの読み書きのアドレスを、前記大区分を特定するためのビットと、前記ブロックを特定するためのビットと、前記フレームを特定するためのビットと、前記パケットを特定するためのビットと、前記ブロック内における前記インク吐出ノズルの並びに対応するビットとによって指定し、且つ、前記パケットを特定するためのビットと前記ブロック内における前記インク吐出ノズルの並びに対応するビットとを下位側に配置して、１つの前記パケットと１つの前記ブロックにて特定されるエリアを前記基本グループとするように構成されている。
【００１３】
すなわち、変換バッファメモリに対するアドレス指定を行うについて、上述のように定義するフレーム、パケット、ブロック並びに大区分という概念で、ラスタ画像データ（厳密には、ラスタ画像データをデータ並び変換回路で並び替えた後のデータ）を階層的に座標化することで、変換バッファメモリに対するアドレス指定を容易に行うことが可能となる。
以下、その理由を図面に基づいて説明する。
以下の説明では、主走査方向１行分の画像を４回の主走査で形成し、換言すると、プリント画像の画素ドットを主走査方向で４個に１個の割合の一定周期で形成し、副走査方向では、副走査方向では、プリント画像の１／４の解像度でインク吐出ノズルが等ピッチで並んでいる場合を例示して説明する。
【００１４】
データ並び変換回路に入力されるラスタ画像データを、画像の画素ドット並びと対応させて、水平軸（横軸）と垂直軸（縦軸）との２次元データ並びとして表したものを図５に示す。
図５では、縦横に並ぶ各升目が画素ドットを示しており、各升目内の数値は、水平軸方向へのデータ並びの連番（始番は「０」）と、垂直軸方向へのデータ並びの連番（始番は「０」）との対をカンマ区切りで表示している。すなわち、例えば水平方向のデータ並び番号が２番目で、垂直方向のデータ並び番号が３番目の画素ドットは「１，２」となる。
図５における横幅は、入力されるラスタ画像の横幅（全幅）であり、縦幅は、変換バッファメモリに記憶できるデータ幅として説明する。
同一の主走査で連続的に吐出形成される画素ドットを、水平方向において「ＨＰ０」〜「ＨＰ３」の４グループに分けて、各画素ドットの属するグループを最上段に示すと共に、垂直方向において「ＶＰ０」〜「ＶＰ３」の４グループに分けて、各画素ドットの属するグループを左端に示す。「ＶＰ０」〜「ＶＰ３」は、インク吐出ノズルの並び間隔を基準にして同一間隔で並ぶデータ毎の区分すなわち前記大区分である。
【００１５】
仮に４画素ドットの画像データで変換バッファメモリの１ワードを構成するとした場合、図５に示すようなラスタ画像データが前記データ並び変換回路に入力されて、画像データが並び替えられると、図６に示すような配列となる。図６の各升目内の数字と図５と共通のものであり、図６では、厳密に画素ドット単位で見るとラスタ画像の配列ではないが、ワード単位で見るとラスタ画像と見ることができる。
図６の画素ドットの配列を、前記大区分すなわち「ＶＰ０」〜「ＶＰ３」の各グループでまとめると図７に示す配列となる。この図７においても、各升目を画素ドットに対応させており、各升目内の数字は図５及び図６と共通である。
【００１６】
次に、「ＶＰ０」〜「ＶＰ３」の各大区分の夫々について、図７の各升目を１ワード単位で１つの升目にまとめると図８に示す配列となる。図８の各升目においては、水平軸でのワード単位のデータ並びの連番（「０」〜「ＰＥ」）と垂直軸の画素ドット単位のデータ並びの連番（「０」〜「ＺＥ」）とをカンマ区切りで表示してる。
図８の区分けの仕方は各大区分（「ＶＰ０」〜「ＶＰ３」）で共通であるので、表示している配列は１つの大区分についてのものである。
【００１７】
図８の配列から、水平軸においてワード単位の区分を取り除いて１まとめにすると、図９に示す配列となる。図９の水平軸においては単一の升目が画像の横全幅を意味している。
図９の各升目には、垂直軸のデータ並びの連番を「ＰＬ」で均等に区分して付した連番（「０」〜「ＢＬＥ」）と、元の垂直軸のデータ並びの連番とをカンマ区切りで表示している。この「ＰＬ」個で構成されるものが前記ブロックである。
【００１８】
図９の水平軸を設定個数（「ＦＥ＋１」個）で区分したものが前記フレームであり、図９を前記フレームと前記ブロックとの配列として示したものが図１０であり、図１０の各升目には前記フレームの連番（「０」〜「ＦＥ」）と前記ブロックの連番（「０」〜「ＢＬＥ」）とをカンマ区切りで示している。又、水平軸において、１つのフレームを１ワード単位で区分したのが前記パケットである。
以上のようにラスタ画像データを階層的に区分することで、ラスタ画像データ（元のラスタ画像データ）の各画素ドットの座標を２ビット値表現と、上記各区分の番号とを図１１（ａ）及び図１１（ｂ）のように対応付けることができる。
つまり、垂直軸における画素ドットの座標は、図１１（ａ）において、「ライン番号（Ｌ＃）」として示すように、上位ビット側から、「ｂ」ビットの前記ブロックの番号（「Ｂ＃」）と、「ｚ」ビットで表される１つのブロック内における連番（「Ｚ＃」）と、「ｖ」ビットの前記大区分の番号（「０」〜「３」）とで表現できる。ここで、１つのブロック内の連番「Ｚ＃」は、インク吐出ノズルの並びに対応している。尚、図５乃至図１０では前記大区分が４つの区分である場合を例示しているので、図１１（ａ）では、上記「ｖ」ビットは２ビットで示している。
【００１９】
一方、水平軸における画素ドットの座標は、図１１（ｂ）において、「ドット番号（Ｄ＃）」として示すように、上位ビット側から、「ｆ」ビットの前記フレームの番号（「Ｆ＃」）と、「ｐ」ビットで表される１つのフレーム内におけるパケットの番号（「Ｐ＃」）と、１ワード内の含まれるドット数のカウントに相当する「ｗ」ビットとで表現できる。ただし、前記パケットを前記データ並び変換回路にて並び換えられた後のデータで定義していることとの関係で、前記パケットの番号（「Ｐ＃」）は、「ＨＰ０」〜「ＨＰ３」のいずれのグループに属するかを示す「ｌｐ」ビットと、それよりも上位の「ｈｐ」ビットに分かれる。すなわち、ｐ＝ｈｐ＋ｌｐである。尚、図５乃至図１０では、「ＨＰ０」〜「ＨＰ３」の４グループに区分する場合を例示して説明しているので、図１１（ｂ）では、ｌｐ＝２として表示している。
【００２０】
以上のようにして定義することで、大区分（「ＶＰ」），「Ｂ＃」，「Ｆ＃」，「Ｐ＃」，「Ｚ＃」によって１ワードを特定できるので、例えば図１１（ｃ）に示すように変換バッファメモリへの書込み及び読み出しアドレスを指定することができる。
図１１（ｃ）においては、最上位の「ＶＰ」から「Ｚ＃」までが変換バッファメモリのアドレス指定に利用され、実際にはこのアドレスがローアドレスとカラムアドレスに分けて出力される。
これは、すなわち、図１１（ａ）及び図１１（ｂ）のラスタ画像データの画素ドットの座標からビット列の並び順序を変えるだけで変換バッファメモリへのアドレスデータを一意に指定できることを意味している。
尚、図１１（ｃ）は、１バイト単位で表現した論理アドレスとして表記しており、「ＮＣ」で示す「ｍｗ」のビットの信号は、変換バッファメモリのアドレス信号として用いられるものではなく、１ワード内のバイトの識別ビットを意味している。
【００２１】
更に、上述のような階層的な区分を行う上で、水平軸において前記フレームに区分するときと垂直軸において前記ブロックに区分するときの１つの前記フレームと１つの前記ブロックの大きさの設定については、１つの前記フレームと１つの前記ブロックにて特定される領域のデータ量を単一のローアドレスで指定できるデータ幅あるいはそれの整数倍に設定し、且つ、１つの前記パケットと１つの前記ブロックにて特定されるエリアを前記基本グループとした上で、変換バッファメモリへのアドレス指定において、図１１（ｃ）に例示するように、前記パケットを特定するためのビット（「Ｐ＃」）と前記ブロック内における前記インク吐出ノズルの並びに対応するビット（「Ｚ＃」）とを下位側に配置する。
【００２２】
このように、前記フレーム及び前記ブロックの大きさと、アドレス指定のビット配置とを設定すると、最も理想的な状態である、１つの前記フレームと１つの前記ブロックにて特定される領域のデータ量を単一のローアドレスで指定できるデータ幅に設定した場合について説明すると、変換バッファメモリに画像データをワード単位で書き込むときは、前記大区分（「ＶＰ」），前記ブロック（「Ｂ＃」），前記フレーム（「Ｆ＃」）及び前記インク吐出ノズル対応ビット（「Ｚ＃」）が固定の状態で（すなわち、ローアドレスに変更がない状態）で、１つの前記フレーム内の前記パケット数分だけ前記パケットの番号（「Ｐ＃」）が変化し、その後に前記フレームの番号（「Ｆ＃」）が変化してローアドレスが変化し、更に、前記パケットの番号（「Ｐ＃」）のみが変化するという動作を繰り返しながら、書込みの進行に伴って、前記大区分（「ＶＰ」），「Ｚ＃」及び「Ｂ＃」が変化していく。
【００２３】
一方、変換バッファメモリからデータを読み出すときは、前記大区分（「ＶＰ」），前記ブロック（「Ｂ＃」），前記フレーム（「Ｆ＃」）及び前記パケット（「Ｐ＃」）が固定の状態で（すなわち、ローアドレスに変更がない状態）で、１つの前記ブロック内のインク吐出ノズル対応ビット（「Ｚ＃」）だけが変化し、その後に他の番号（「Ｆ＃」等）が変化して多くの場合ローアドレスが変化し、更に、前記インク吐出ノズル対応ビット（「Ｚ＃」）のみが変化するという動作を繰り返す。
従って、１つのフレーム内のパケット数を増すほど書込みが高速になって読み出しが低速になり、逆に、１つのブロック内の前記インク吐出ノズルに対応する区分の数を増すほど読み出しが高速になって書込みが低速になるというトレードオフの関係となる。
以上は、最も理想的な状態である、１つの前記フレームと１つの前記ブロックにて特定される領域のデータ量を単一のローアドレスで指定できるデータ幅に設定した場合について説明したが、そのデータ幅の整数倍に設定する場合についても、１つのフレーム内でローアドレスが変化する分の速度低下は生じるものの、基本的には上記と同様である。
【００２４】
又、本出願の第４の発明は、前記インクジェット式プリント装置は、前記複数のインク吐出ノズルの並び解像度の２のべき乗倍の解像度で画像をプリント形成するように構成されている。
すなわち、前記複数のインク吐出ノズルの並び解像度の２のべき乗倍の解像度で画像をプリント形成するように構成と、前記大区分（「ＶＰ」）の区分数を２のべき乗倍に設定することになり、前記大区分のビット配置を隙間無く充填することになる。
【発明の効果】
【００２５】
上記第１の発明によれば、ローアドレス書換え頻度が書込み側と読み出し側とに分散されて、書込みの速度低下をわずかなものとしながら、読み出し時の速度を飛躍的に向上させることができ、低価格のメモリを使用して装置コストの上昇を可及的に抑制しながら、処理能力を向上させるに至った。
又、上記第２の発明によれば、前記基本グループの構成態様について、インクジェットヘッドの物理的構成や動作に対応させて構成することで、前記基本グループを明確且つ簡素に構成することができ、読み書きのアドレス設定を単純化することが可能となって、装置コストを一層抑制することができる。
【００２６】
又、上記第３の発明によれば、ラスタ画像データの画素ドットの座標からビット列の並び順序を変えるだけで変換バッファメモリへのアドレスデータを一意に指定できるので、変換バッファメモリのアドレスを生成する回路を極めて簡素化することができ、装置コストを更に抑制することができる。
又、上記第４の発明によれば、前記大区分（「ＶＰ」）の区分数を２のべき乗倍に設定することで、前記大区分のビット配置を隙間無く充填することになり、画素ドットの座標指定を一層単純化することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明のインクジェット式プリント装置用画像データ処理装置を、写真プリントシステムに備えた場合の実施の形態を図面に基づいて説明する。
本実施の形態で例示する写真プリントシステムＤＰは、図４に示すように、現像処理済みの写真フィルム１（以下、単に「フィルム１」と略称する）の駒画像を読取る写真フィルム読取装置ＦＳと、写真フィルム読取装置ＦＳにて読み取った駒画像を記録紙２にプリントするプリンタ部ＥＰとから構成されている。
【００２８】
〔写真フィルム読取装置ＦＳの概略構成〕
写真フィルム読取装置ＦＳの筐体内には、図４に概略的に示すように、ハロゲンランプ１０と、光ファイバー束にて構成されるライトガイド１１と、フィルム１の駒画像を光電変換するＣＣＤラインセンサユニット１３と、フィルム１の画像をＣＣＤラインセンサユニット１３上に結像させるためのレンズ１４と、光路を９０度屈曲させるためのミラー１５と、ＣＣＤラインセンサユニット１３の出力信号を増幅及びＡ／Ｄ変換等する信号処理回路１６とが設けられ、更に、ハロゲンランプ１０とライトガイド１１の光入射端との間には、装置調整用のセットアップフィルタ１７が光路に対して出退可能に配置され、このセットアップフィルタ１７を出退駆動するためにモータ１８が備えられている。
写真フィルム読取装置ＦＳの筐体外部には、ライトガイド１１の光出射端の下部に位置する状態で、図示を省略するフィルム搬送機構等が備えられてフィルム１を所定の読取り位置に位置させるフィルムキャリア１２が着脱自在に備えられている。
【００２９】
ＣＣＤラインセンサユニット１３は、約５０００個のＣＣＤ素子をフィルム１の幅方向に配列したＣＣＤラインセンサを３列に並べて備えており、各ＣＣＤラインセンサの受光面には夫々赤色、緑色、青色のカラーフィルタが形成されて、フィルム１の駒画像を色分解して検出する。
写真フィルム読取装置ＦＳでは、フィルムキャリア１２にフィルム１がセットされると、フィルム搬送機構にてフィルム１の搬送が開始され、駒画像が順次読み取られて、赤色、緑色、青色毎のデジタル画像データとしてプリンタ部ＥＰに出力される。
【００３０】
〔プリンタ部ＥＰの全体構成〕
プリンタ部ＥＰは、図４に概略的に示すように、写真フィルム読取装置ＦＳとは別体で構成されており、筐体内部に、記録紙２に対してインクを吐出することにより記録紙２上に画像を形成するインクジェット式プリント装置２０と、写真フィルム読取装置ＦＳの信号処理回路１６から入力された画像データに対して所定の画像処理を施すと共に、画像処理後の画像データをインクジェット式プリント装置２０にてプリントするための画像データに変換処理する画像処理装置２１と、画像処理装置２１にて処理された画像データをインクジェット式プリント装置２０へ送るための画像データに編成することでインクジェット式プリント装置用画像データ処理装置として機能するデータ出力装置２２と、記録紙ロール２３から記録紙２を引き出し搬送する記録紙搬送系ＰＴと、その記録紙搬送系ＰＴにて搬送される記録紙２を所定のプリントサイズに切断するためのカッタ２４とが設けられ、インクジェット式プリント装置２０にてプリント処理された記録紙２は、筐体外部に備えられたトレー２５上に排出される。
【００３１】
画像処理装置２１には、プリント画像をシミュレートして表示するためのモニタ２６と、操作者がそのモニタ２６に表示されたシミュレート画像を観察して画像処理の補正量を指示入力するための操作卓２７と、ＭＯドライブ装置やＣＤ−Ｒドライブ装置等の外部入出力装置２８とが接続されている。外部入出力装置２８を備えることによって、写真フィルム読取装置ＦＳから入力されたフィルム１の画像データ以外に、ＣＤ−Ｒメディアやメモリカード等の各種の記録媒体に記録された画像データによって写真プリントを作製することができると共に、写真フィルム読取装置ＦＳにて読み取った画像データをそれらの記録媒体に記録保存することができる。
【００３２】
〔インクジェット式プリント装置２０の概略構成〕
インクジェット式プリント装置２０は、インクジェットヘッド３１とインクジェットヘッド３１を制御するヘッドコントローラ３２とを備えて構成され、インクジェットヘッド３１は、斜め下方から見た状態で示す図３のように、ガイドロッド３１ａに支持案内される状態で矢印Ａで示す主走査方向（ガイドロッド３１ａの長手方向）に移動可能であり、図示を省略するパルスモータ等の駆動手段によりタイミングベルト等を介して前記主走査方向に移動駆動される。
インクジェットヘッド３１の底部には、矢印Ｂで示す記録紙２の搬送方向（副走査方向）に多数のインク吐出ノズル４１ａを配列して備えたノズルユニット４１が取付けられている。
インク吐出ノズル４１ａは使用するインクの色毎に１列備えられており、図３では、イエロー，シアン，マゼンタ，ブラックの各色毎に、合計で４列のインク吐出ノズル４１ａが備えられる場合を例示している。もちろん、より高画質の画像をプリント形成するために、上記各色の淡色インク等を吐出するためのインク吐出ノズルを備えるようにしても良い。
【００３３】
本実施の形態では、インクジェット式プリント装置２０は、インクを吐出しない状態を含めてインク吐出量を４段階に変化する場合を例示し、各インク吐出ノズル４１ａにて形成される各画素ドットは、２ビットの画像データで表現される。
ヘッドコントローラ３２は、インク吐出ノズル単位でデータ出力装置２２から受け取った画像データに基づいて、各インク吐出ノズル４１ａ毎にインク吐出の有無及びインクの吐出量を制御する。
インクジェット式プリント装置２０は、ヘッドコントローラ３２の制御によってインク吐出ノズル４１ａからインクを吐出させながらインクジェットヘッド３１を前記主走査方向に移動させるプリント動作と、記録紙２を設定長搬送する記録紙搬送動作を交互に繰り返して、記録紙２上に画像をプリント形成する。
【００３４】
〔画像処理装置２１の処理動作〕
画像処理装置２１では、写真フィルム読取装置ＦＳや外部入出力装置２８から各画素が８ビットあるいは１２ビット等のデータで階調表現された画像データを受取り、インクジェット式プリント装置２０のインクの色に対応した画像データに変換する処理を含む画像処理を実行した後、更に、その画像データを上記インクジェット式プリント装置２０の４段階の階調表現を考慮に入れた状態でディザ処理してデータ出力装置２２へ出力する。画像処理装置２１には、マイクロプロセッサが備えられて、上記ディザ処理をソフトウェア処理にて実行する。
【００３５】
〔データ出力装置２２の構成〕
画像処理装置２１では、画像データをラスタ画像データとして取り扱っており、出力される画像データも各画素ドットの画像データからなるラスタ画像データとなる。
一方、インクジェットヘッド３１は、物理的な特性上、好適なインク吐出周波数が存在し、又、インクジェットヘッド３１の移動速度にも好適な移動速度が存在することから、両者を考慮すると、ラスタ走査方向で連続する画素ドットをそのまま連続して形成するのではなく、何個かの画素ドットをとばしてインク吐出することになり、主走査方向の１行分の画素ドットを複数回の主走査にて形成する。
本実施の形態では、１回の主走査において主走査方向のプリント解像度の１／４の解像度でインクを吐出する場合、すなわち、４画素ドット周期でインクを吐出する場合を例示して説明する。
データ出力装置２２は、画像処理装置２１から受け取ったラスタ画像データを、上記ようなインクジェットヘッド３１の動作に対応したデータ並びに編成する。
【００３６】
データ出力装置２２には、上記のような画像データの並び順の編成のために、図１に示すように、画像処理装置２１から受け取ったラスタ画像データを、１つのインク吐出ノズル４１ａにて連続して形成される画素ドットの画像データが連続するように並び替え処理するデータ並び変換回路５１と、そのデータ並び変換回路５１にて並び替えられた画像データを記憶する変換バッファメモリ５２と、その変換バッファメモリ５２から読み出された、同一主走査でインクを吐出するインク吐出ノズル４１ａについての画像データを記憶保持する出力バッファメモリ５３と、変換バッファメモリ５２への画像データの書込み及び読み出しを制御するメモリコントローラ５４と、出力バッファメモリ５３に記憶保持されている画像データから、インク吐出ノズル４１ａの並び順に対応した画素ドットの画像データを読み出して２ビット幅の画像データとしてシリアルにヘッドコントローラ３２へ送出するＰ／Ｓ変換回路５５とが備えられている。
【００３７】
データ並び変換回路５１は、ラスタ走査状態で入力される前記ラスタ画像データを複数画素ドット数分について記憶保持する一対のレジスタが備えられて、そのレジスタに記憶保持されたデータのビット並びを並び換えて出力することによって、前記並び替えを行うように構成されている。このビット並びの並び換えは、前記一対のレジスタにおける各ビット間の対応関係を配線でつなぎ換えることによって行っている。
【００３８】
データ並び変換回路５１は、変換バッファメモリ５２の１ワードのデータ長と等しくなるように、ワード単位のデータに編成して出力する。
変換バッファメモリ５２は、ローアドレスとカラムアドレスとを同一信号線を併用して指定するメモリ（具体的には、例えばＳＤＲＡＭ等のＤＲＡＭ）にて構成され、本実施の形態では、その変換バッファメモリ５２の１ワードのデータ長を３２ビットとして場合を例示して説明する。
変換バッファメモリ５２の１ワードのデータ長を３２ビットとすることで、１６個の画素ドットのデータが１ワードのデータに編成されることになる。
尚、変換バッファメモリ５２の１ワードのデータ長を３２ビットとするのと同等の機能を、１ワードのデータ長が１６ビットであるＤＲＡＭを２個用いて、データ並び変換回路５１が２ワードを同時に出力し、１ワードづつを各ＤＲＡＭに書き込むことでも実現できる。この場合のアドレス指定についても、以下の説明と同様に取り扱うことができる。
【００３９】
変換バッファメモリ５２は、少なくとも、記録紙２上で主走査方向の全幅分で且つ副走査方向で１列のインク吐出ノズル４１ａの存在幅分となる画素ドットの画像データを記憶可能な記憶容量を有し、好ましくは、インクジェットヘッド３１を主走査方向へ移動させてプリント動作をさせている間に、次回のプリント動作に必要となる画像データを受付けるために、１回の記録紙搬送動作によって送られる行数に相当する分の画素ドットの画像データを記憶できる容量を更に追加して備えておくことが望ましい。
本実施の形態では、記録紙２にプリント形成する画像の解像度を１４４０ｄｐｉ（主走査方向）×７２０ｄｐｉ（副走査方向）とし、又、インク吐出ノズル４１ａの副走査方向での並びピッチを解像度で表現して１８０ｄｐｉとして、インク吐出ノズル４１ａの並び解像度の整数倍（具体的には２２倍）の解像度で画像をプリント形成する場合を例示し、前記変換バッファメモリ５２は、各色毎に、３２，７６８×４，０９６個の画素ドットについての記憶容量を有するリングバッファメモリとして構成した場合を例示して説明する。
【００４０】
上記変換バッファメモリ５２へのデータの書込み及び読み出しを制御するメモリコントローラ５４は、データ並び変換回路５１から入力されるワード単位の画像データを、前記主走査方向を水平軸とし且つ前記副走査方向を垂直軸とする２次元座標（図６等参照）に画像のラスタ配置と対応させて並べた状態で、前記水平軸における画像の全データ幅を、設定データ幅を有するフレームに仮想的に均等区分し、更にそのフレームをデータ幅が１ワードであるパケットに仮想的に均等区分し、前記垂直軸において前記インク吐出ノズルの並び間隔を基準にして同一間隔で並ぶデータ毎の大区分に仮想的に区分し、更にその大区分を設定データ幅を有するブロックに仮想的に均等区分すると共に、前記１つのフレームと前記１つのブロックにて特定される領域のデータ量を単一の前記ローアドレスで指定できるデータ幅に設定し、前記変換バッファメモリに対するデータの読み書きのアドレスを、前記大区分を特定するためのビットと、前記ブロックを特定するためのビットと、前記フレームを特定するためのビットと、前記パケットを特定するためのビットと、前記ブロック内における前記インク吐出ノズルの並びに対応するビットとによって指定し、且つ、前記パケットを特定するためのビットと前記ブロック内における前記インク吐出ノズルの並びに対応するビットとを下位側に配置している。
【００４１】
本実施の形態では、カラムアドレスを指定するアドレス信号線を９本として説明すると、１つのローアドレスで指定できるデータ幅は、５１２ワード（２９）であり、１つの前記フレームと１つの前記ブロックにて特定されるデータ量を５１２ワードとする。
前記大区分は図５等と同様に４区分であり、その４区分の夫々において、仮に、水平軸の全幅（データ個数：２，０４８ワード）を６４個の前記フレームに区分すると、水平軸の１フレームの幅には３２個のパケット（１ワード幅）が存在して、垂直軸における１ブロックのデータ個数は１６個（５１２ワード／３２パケット）で、前記大区分毎にみた垂直軸全幅の前記ブロック個数は６４個となる。
従って、前記大区分は２ビット（４個：図１１（ａ）における「ｖ」に対応）で表され、前記ブロックの番号は６ビット（６４個：図１１（ａ）における「ｂ」に対応）で表され、前記ブロック内におけるインク吐出ノズルの並びと対応するビット数は４ビット（１６個：図１１（ａ）における「ｚ」に対応）で表され、更に、前記フレームの番号は６ビット（６４個：図１１（ｂ）における「ｆ」に対応）で表され、前記フレーム内の前記パケットの番号は５ビット（３２個：図１１（ｂ）における「ｈｐ＋ｌｐ」に対応）で表される。
【００４２】
メモリコントローラ５４は、このように区分される水平軸の１パケットと垂直軸の１ブロックとにより特定されるエリアを基本グループとして、変換バッファメモリ５２のアドレスを複数の基本グループに区分している。
前記パケットは、水平軸での１ワード幅の区分であることから、１行の画素ドット列を完成するための複数回の走査（「ＨＰ０」〜「ＨＰ３」）のうちのいずれの走査タイミングであるかの情報を保持するものであり、又、前記ブロック内のデータ並びは、インク吐出ノズル４１ａの並び要素に対応する情報を保持する。
従って、本実施の形態で定義する前記基本グループは、個々の基本グループ自体は、前記複数回の走査（「ＨＰ０」〜「ＨＰ３」）のうちのいずれの走査タイミングであるかの情報と対応付けられ、前記基本グループ内のデータ要素は、複数のインク吐出ノズル４１ａの並び要素に対応する情報と対応付けられていることになる。
【００４３】
このように前記基本グループに区分することによって、データの書込み時においては、前記基本グループ間に亘って順次にアドレスを指定し、データの読み出し時においては、連続して前記基本グループ内のアドレスを指定することになる。
これによって、データの書込み時には、３２ワードの書込みに１回の割合でローアドレスの更新が発生し、データの読み出し時には、１６ワードに１回の割合でローアドレスの更新が発生することになるが、１ワードの読み出し毎にローアドレスの更新が発生する場合に比べると、書込み速度の低下は非常に小さく、読み出し速度が飛躍的に向上することになる。
【００４４】
上述のようなアドレス指定を行うために、メモリコントローラ５４には、図２に示すように、書込みアドレスを制御するためのラスターイメージ走査制御部６１と、読み出しアドレスを制御するためのノズル振分け制御部６２と、図１１（ｂ）に示す「ドット番号（Ｌ＃）」を生成するドット・カウンタ６３と、図１１（ａ）に示す「ライン番号（Ｌ＃）」を生成するライン・カウンタ６４と、ドット・カウンタ６３の出力（「ドット番号（Ｌ＃）」）及びドット・カウンタ６３の出力（「ライン番号（Ｌ＃）」）から図１１（ｃ）に示すアドレスを生成するアドレス生成回路６５と、ドット・カウンタ６３及びライン・カウンタ６４をラスターイメージ走査制御部６１及びノズル振分け制御部６２のうちのいずれの制御下に置くかを切換えるための一対のマルチプレクサ６６，６７とが備えられている。ドット・カウンタ６３及びライン・カウンタ６４の構成としては、例えば、図１１（ａ）及び図１１（ｂ）における、「Ｂ＃」，「Ｚ＃」，「Ｆ＃」等のビット列を夫々個別にカウントするカウンタを設け、ラスターイメージ走査制御部６１あるいはノズル振分け制御部６２からカウント初期値の設定とカウント用クロックの入力とを行えるように構成すれば良い。
【００４５】
図１１について説明したように、上述のように区分して、ラスタ画像データの各画素ドットの２次元座標上の位置データと変換バッファメモリ５２のアドレスを対応付けることで、メモリコントローラ５４のラスターイメージ走査制御部６１及びノズル振分け制御部６２のいずれの制御部においても、前記２次元座標上の位置データを基準として制御するので、ラスターイメージ走査制御部６１とノズル振分け制御部６２とで、ドット・カウンタ６３，ライン・カウンタ６４及びアドレス生成回路６５を共用することができる。
しかも、図１１（ａ）及び図１１（ｂ）と図１１（ｃ）との対比から明らかなように、ビット間の配線の接続設定のみによってアドレスを生成することができる。
尚、変換バッファメモリ５２は、ローアドレスとカラムアドレスとを同一の信号線を併用して指定するＤＲＡＭにて構成しているので、図示を省略するが、アドレス生成回路６５にて生成されたアドレスは、ローアドレスとカラムアドレスとに分けて出力される。この際、最上位の「ＶＰ」は、メモリのバンクアドレスとして出力される。このように出力されるアドレスは、更に、変換バッファメモリ５２をリングバッファとするためのアドレス変換が行われる。
【００４６】
〔別実施形態〕
以下、本発明の別実施形態を列記する。
（１）上記実施の形態では、メモリコントローラ５４は、データの書込み時においては、前記基本グループ間に亘って順次にアドレスを指定し、データの読み出し時においては、連続して前記基本グループ内のアドレスを指定する場合を例示しているが、それとは逆に、データの書込み時において、連続して前記基本グループ内のアドレスを指定し、データの読み出し時において、前記基本グループ間に亘って順次にアドレスを指定するように構成しても良い。
【００４７】
（２）上記実施の形態では、前記基本グループは、個々の基本グループ自体は、前記複数回の走査（「ＨＰ０」〜「ＨＰ３」）のうちのいずれの走査タイミングであるかの情報と対応付けられ、前記基本グループ内のデータ要素は、複数のインク吐出ノズル４１ａの並び要素に対応する情報と対応付けられている場合を例示しているが、これとは逆に、個々の基本グループ自体は、複数のインク吐出ノズル４１ａの並び要素に対応する情報と対応付け、前記基本グループ内のデータ要素は、前記複数回の走査（「ＨＰ０」〜「ＨＰ３」）のうちのいずれの走査タイミングであるかの情報と対応付けるようにしても良い。
【００４８】
（３）上記実施の形態では、ラスタ画像データを２次元座標上で階層的に区分することで、画素ドットの２次元座標位置と変換バッファメモリのアドレスとを簡便に結びつける場合を例示しているが、画素ドットの２次元座標位置と変換バッファメモリのアドレスとの関係をデータテーブル化してアドレス指定するように構成しても良いし、更には、そのデータテーブルを、画像データの書込みと読み出しとで個別に設けて、夫々、データの書込みスケジュール（ラスター走査）とデータの読み出しスケジュール（ノズル振分け）に特化したデータテーブルとして構成しても良い。
【００４９】
（４）上記実施の形態では、前記大区分を「ＶＰ０」〜「ＶＰ３」の４グループに区分し、「ＨＰ０」〜「ＨＰ３」の４回の主走査で１行の画素ドット列を完成させる場合を例示しているが、これらの区分の数等は適宜変更可能であり、インク吐出ノズル４１ａの並び解像度やプリント解像度等についても同様である。
【図面の簡単な説明】
【００５０】
【図１】本発明の実施の形態にかかる要部ブロック構成図
【図２】本発明の実施の形態にかかるメモリコントローラのブロック構成図
【図３】本発明の実施の形態にかかるインクジェットヘッドの斜め下方側からの斜視図
【図４】本発明の実施の形態にかかる写真プリントシステムのブロック構成図
【図５】本発明を説明するためのラスタ画像データを座標的に表示したテーブル
【図６】本発明を説明するためのラスタ画像データを座標的に表示したテーブル
【図７】本発明を説明するための座標化したテーブルの区分化を説明する図
【図８】本発明を説明するための座標化したテーブルの区分化を説明する図
【図９】本発明を説明するための座標化したテーブルの区分化を説明する図
【図１０】本発明を説明するための座標化したテーブルの区分化を説明する図
【図１１】本発明を説明するためのラスタ画像データの２次元配置とアドレスとの関係とを示す図
【符号の説明】
【００５１】
２０    インクジェット式プリント装置
３１    インクジェットヘッド
４１ａ  インク吐出ノズル
５１    データ並び変換回路
５２    変換バッファメモリ
５４    メモリコントローラ
【図１】
2005212313.tif 000003
【図２】
2005212313.tif 000004
【図３】
2005212313.tif 000005
【図４】
2005212313.tif 000006
【図５】
2005212313.tif 000007
【図６】
2005212313.tif 000008
【図７】
2005212313.tif 000009
【図８】
2005212313.tif 000010
【図９】
2005212313.tif 000011
【図１０】
2005212313.tif 000012
【図１１】
2005212313.tif 000013