(57)【要約】【課題】ゲート電極の側面形状にかかわらず、精度良く０．５〜１μｍ前後の大きなＬＤＤ長を実現可能とすると共に、遮光膜による光リーク対策の達成、及び製造工程の簡略化による製造コストの低減を実現できる薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置の製造方法、電気光学装置、並びに電子機器を提供する。【解決手段】ソース領域、チャネル領域、ドレイン領域を有する半導体膜と、当該半導体膜とゲート絶縁膜を介して対向したゲート電極とを具備すると共に、ソース領域とドレイン領域には、各々、不純物濃度が相対的に高い高濃度領域と相対的に低い低濃度領域とが形成された薄膜半導体装置の製造方法において、透明性基板上に、所定のパターンの遮光膜を形成する工程と、遮光膜をマスクとして、透明性基板の裏面側からフォトレジストを露光した後に当該フォトレジストの現像する工程と、を具備し、遮光膜を形成する工程を施すことにより、薄膜半導体装置のスイッチング駆動状態を保持する保持容量を形成することを特徴とする。【選択図】  図３
2005033009.tif 000002
【特許請求の範囲】
【請求項１】
ソース領域、チャネル領域、ドレイン領域を有する半導体膜と、当該半導体膜とゲート絶縁膜を介して対向したゲート電極とを具備すると共に、前記ソース領域と前記ドレイン領域には、各々、不純物濃度が相対的に高い高濃度領域と相対的に低い低濃度領域とが形成された薄膜半導体装置の製造方法において、
透明性基板上に、所定のパターンの遮光膜を形成する工程と、
前記透明性基板上に、所定のパターンの半導体膜を形成する工程と、
前記半導体膜上に、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、ゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記半導体膜に低濃度の不純物を注入する工程と、
前記ゲート電極を形成した前記透明性基板上に絶縁膜を形成する工程と、
前記絶縁膜上にポジ型のフォトレジストを塗布する工程と、
前記遮光膜をマスクとして、前記透明性基板の裏面側から前記フォトレジストを露光した後に当該フォトレジストの現像する工程と、
前記フォトレジストをマスクに前記絶縁膜のエッチングを行い、前記絶縁膜を前記ゲート電極より幅広でかつ前記半導体膜より幅狭の所定のパターンに形成する工程と、
所定のパターンに形成した前記絶縁膜をマスクとして、前記半導体膜に高濃度の不純物を注入する工程と、
を具備し、
前記遮光膜を形成する工程を施すことにより、前記薄膜半導体装置のスイッチング駆動状態を保持する保持容量を形成することを特徴とする薄膜半導体装置の製造方法。
【請求項２】
請求項１に記載の製造方法により製造された薄膜半導体装置であって、
少なくとも前記ゲート電極の上面および側面に沿って、前記絶縁膜が形成されていると共に、前記半導体の前記ソース領域と前記ドレイン領域には、各々、前記絶縁膜の前記ゲート電極より幅広に形成された部分に対応して、前記低濃度領域が形成されていることを特徴とする薄膜半導体装置。
【請求項３】
ソース領域、チャネル領域、ドレイン領域を有する半導体膜と、当該半導体膜とゲート絶縁膜を介して対向したゲート電極とを具備すると共に、前記ソース領域と前記ドレイン領域には、各々、不純物濃度が相対的に高い高濃度領域と相対的に低い低濃度領域とが形成された薄膜半導体装置を備えた電気光学装置の製造方法において、
透明性基板上に、所定のパターンの遮光膜を形成する工程と、
前記透明性基板上に、所定のパターンの半導体膜を形成する工程と、
前記半導体膜上に、ゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に、ゲート電極を形成する工程と、
前記ゲート電極をマスクとして、前記半導体膜に低濃度の不純物を注入する工程と、
前記ゲート電極を形成した前記透明性基板上に絶縁膜を形成する工程と、
前記絶縁膜上にポジ型のフォトレジストを塗布する工程と、
前記遮光膜をマスクとして、前記透明性基板の裏面側から前記フォトレジストを露光した後、当該フォトレジストの現像する工程と、
前記フォトレジストをマスクに前記絶縁膜のエッチングを行い、前記絶縁膜を前記ゲート電極より幅広でかつ前記半導体膜より幅狭の所定のパターンに形成する工程と、
所定のパターンに形成した前記絶縁膜をマスクとして、前記半導体膜に高濃度の不純物を注入する工程と、
を具備し、
前記遮光膜を形成する工程を施すことにより、前記薄膜半導体装置のスイッチング駆動状態を保持する保持容量を形成することを特徴とする電気光学装置の製造方法。
【請求項４】
請求項３に記載の製造方法により製造された電気光学装置であって、
少なくとも前記ゲート電極の上面及び側面に沿って、前記絶縁膜が形成されていると共に、前記半導体膜の前記ソース領域と前記ドレイン領域には、各々、前記絶縁膜の前記ゲート電極より幅広に形成された部分に対応して、前記低濃度領域が形成されていることを特徴とする電気光学装置。
【請求項５】
請求項４に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置の製造方法、電気光学装置、並びに電子機器に関するものである。
【０００２】
【従来の技術】
液晶装置、エレクトロルミネッセンス（ＥＬ）装置、プラズマディスプレイ等の電気光学装置として、マトリクス状に配置された多数のドットを、ドット毎に駆動するために、各ドットに薄膜半導体装置であるＴＦＴを設けたアクティブマトリクス型の電気光学装置が知られている。また、かかる用途に用いられるＴＦＴとして、ソース領域とドレイン領域に、各々、不純物濃度が相対的に高い高濃度領域と相対的に低い低濃度領域（ＬＤＤ領域）とが形成されたＬＤＤ構造のＴＦＴが知られているが、ＬＤＤ構造のＴＦＴでは、ＬＤＤ長（低濃度領域の形成幅）を精度良く制御することが重要である。
【０００３】
ここで、ＩＣ等の半導体素子の技術分野では、ゲート電極にサイドウォールを形成することにより、ＬＤＤ長を制御する技術が知られている（例えば、特許文献１〜３参照）。以下、ｎチャネルＭＯＳトランジスタを製造する場合を例として、この技術について簡単に説明する。
【０００４】
はじめに、図９（ａ）に示すように、シリコンウエハ２００にｐウェル２１０を形成した後、所定のパターンのゲート絶縁膜２０１とポリシリコンや金属からなるゲート電極２０２とを順次形成する。次に、ゲート電極２０２をマスクとして、低濃度のｎ型不純物イオン３００を注入し、低濃度のソース領域２０３とドレイン領域２０４を形成する。
次に、図９（ｂ）に示すように、シリコンウエハ２００の全面に絶縁膜２０５を形成した後、図９（ｃ）に示すように、エッチバックにより、ゲート絶縁膜２０１及びゲート電極２０２の側面にのみ絶縁膜２０５を残し、ゲート絶縁膜２０１及びゲート電極２０２にサイドウォール２０５ａを形成する。最後に、図９（ｄ）に示すように、ゲート電極２０２及びサイドウォール２０５ａをマスクとして、高濃度のｎ型不純物イオン３０１を注入することにより、ソース領域２０３、ドレイン領域２０４において、サイドウォール２０５ａの直下に位置する部分に低濃度領域２０３ａ、２０４ａを残したまま、高濃度領域２０３ｂ、２０４ｂを形成することができる。
【０００５】
以上の方法によれば、ゲート絶縁膜２０１及びゲート電極２０２に、シリコンウエハ２００の全面に形成した絶縁膜２０５の膜厚に略等しい幅のサイドウォール２０５ａを形成することができ、このサイドウォール２０５ａの形成幅に略等しい低濃度領域（ＬＤＤ領域）２０３ａ、２０４ａを形成することができるので、形成する絶縁膜２０５の膜厚によりＬＤＤ長を制御することができ、ＬＤＤ長を精度良く制御することができる。
【０００６】
しかしながら、以下に詳述するように、ＩＣ等の半導体素子の技術分野における上述の技術を電気光学装置の技術分野に適用することは極めて困難であり、実用化には到っていないのが現状である。
【０００７】
ＩＣ等の半導体素子では、ゲート電極の側面がゲート絶縁膜の表面に対して略垂直であるため、エッチバックにより、ゲート電極の側面に絶縁膜を残し、サイドウォールを形成することができる。
ここで、ＩＣ等の半導体素子では、ゲート電極の膜厚が０．３μｍ程度、ＬＤＤ長が０．２μｍ程度のトランジスタを形成すれば良いのに対し、電気光学装置では、ゲート電極の膜厚が０．３〜０．８μｍ程度、ＬＤＤ長が０．５〜１．０μｍ程度とスケールの大きいＴＦＴを形成する必要があるため、ゲート電極の側面を略垂直形状に加工すること自体難しく、また、ゲート電極の側面を略垂直形状に加工できたとしても、後に形成する層間絶縁膜がゲート電極の側面に形成されにくくなるため、データ線やソース線等の配線が断線する恐れがある。そこで、電気光学装置では一般に、ゲート電極はテーパ状とされ、そのテーパ角は２０〜８０°程度となっている。
【０００８】
そして、このように、テーパ状のゲート電極を形成した場合、ゲート電極を形成した基板上の全面に絶縁膜を形成し、エッチバックをかけても、絶縁膜がすべてエッチングされて残らないため、サイドウォールを形成することができない。また、仮に、ゲート電極の側面を略垂直形状に加工できたとしても、ＩＣ等の半導体素子における従来の技術では、形成する絶縁膜の膜厚がＬＤＤ長に略等しくなるため、０．５〜１μｍ程度のＬＤＤ長を実現するためには、１μｍ程度の膜厚の絶縁膜を形成する必要がある。しかしながら、１μｍ程度と厚い絶縁膜を均一に成膜し、絶縁膜を精度良くエッチングすることは極めて困難であり、所望の形状のサイドウォールを精度良く形成することは極めて難しい。
【０００９】
一方、上記のアクティブマトリクス型の電気光学装置においては、各画素に設けられた画素スイッチング用のＴＦＴのチャネル領域に光が照射されると、光による励起で光リーク電流が発生しＴＦＴの特性が変化してしまう場合がある。例えば、プロジェクタにおけるライトバルブ用の電気光学装置の場合には、入射光の強度が高いため、ＴＦＴのチャネル領域やその周辺領域において入射光を遮光することが重要となる。そこで従来は、対向基板に設けられた各画素の開口領域を規定する遮光膜により、或いはＴＦＴアレイ基板上においてＴＦＴの上を通過すると共にＡｌ（アルミニウム）やＣｒ（クロム）等の金属膜からなるデータ線により、係るチャネル領域やその周辺領域を遮光するように構成している。
【００１０】
このような遮光膜を形成する技術においては、単に光リーク対策を達成するだけでなく、当該遮光膜をパターニングマスクとして利用した裏面露光技術を用いることにより、半導体膜上にレジストを形成することで、当該レジストをマスクとして半導体膜にｎ型不純物元素を添加する、或いは活性層を形成する技術が提案されている（例えば、特許文献１、２、３参照。）。
【００１１】
【特許文献１】
特開平８−１７１１０１号公報
【特許文献２】
特開２００１−３６０９０号公報
【特許文献３】
特開２０００−２７６０７６号公報
【００１２】
【発明が解決しようとする課題】
ところで、上記のアクティブマトリクス型の電気光学装置においては、ＴＦＴのスイッチング駆動に伴って画素電極に供給された画素信号を一定時間保持するための容量素子が設けられている。このような容量素子は、ＴＦＴの近傍に設けられた構成が一般的であるが、その配置や面積によっては電気光学装置の開口度の低下を招くという問題があった。
また、一連の電気光学装置の製造コストの低減を図るためには、製造工程の簡略化を達成する必要があった。
【００１３】
そこで、本発明はかかる事情に鑑みてなされたものであり、ゲート電極の側面形状にかかわらず、精度良く０．５〜１μｍ前後の大きなＬＤＤ長を実現可能とすると共に、遮光膜による光リーク対策の達成、及び製造工程の簡略化による製造コストの低減を実現できる薄膜半導体装置の製造方法、薄膜半導体装置、電気光学装置の製造方法、電気光学装置、並びに電子機器を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の薄膜半導体装置の製造方法は、ソース領域、チャネル領域、ドレイン領域を有する半導体膜と、当該半導体膜とゲート絶縁膜を介して対向したゲート電極とを具備すると共に、ソース領域とドレイン領域には、各々、不純物濃度が相対的に高い高濃度領域と相対的に低い低濃度領域とが形成された薄膜半導体装置の製造方法において、透明性基板上に、所定のパターンの遮光膜を形成する工程と、透明性基板上に、所定のパターンの半導体膜を形成する工程と、半導体膜上に、ゲート絶縁膜を形成する工程と、ゲート絶縁膜上に、ゲート電極を形成する工程と、ゲート電極をマスクとして、半導体膜に低濃度の不純物を注入する工程と、ゲート電極を形成した透明性基板上に絶縁膜を形成する工程と、絶縁膜上にポジ型のフォトレジストを塗布する工程と、遮光膜をマスクとして、透明性基板の裏面側からフォトレジストを露光した後、当該フォトレジストの現像する工程と、フォトレジストをマスクに絶縁膜のエッチングを行い、絶縁膜をゲート電極より幅広でかつ半導体膜より幅狭の所定のパターンに形成する工程と、所定のパターンに形成した絶縁膜をマスクとして、半導体膜に高濃度の不純物を注入する工程と、を具備し、遮光膜を形成する工程を施すことにより、薄膜半導体装置のスイッチング駆動状態を保持する保持容量を形成することを特徴とする。
【００１５】
即ち、本発明の薄膜半導体装置の製造方法では、（１）透明性基板上に、所定のパターンの遮光膜を形成する構成としている。また、（２）ゲート電極を形成した後に当該ゲート電極をマスクとして、半導体膜に低濃度の不純物を注入することにより、半導体膜に低濃度のソース領域とドレイン領域を形成する構成としている。また、（３）このように半導体膜に低濃度のソース領域とドレイン領域を形成した後、ゲート電極を形成した透明性基板上に絶縁膜を形成し、当該絶縁膜上のフォトレジストに対し、遮光層をマスクとして透明性基板の裏面側から露光し、更にこれを現像する構成としている。また、（４）絶縁膜をエッチングすることにより、絶縁膜をゲート電極より幅広でかつ半導体膜より幅狭に形成する構成としている。また、（５）所定の形状に形成した絶縁膜をマスクとして、半導体膜に高濃度の不純物を注入することにより、ソース領域とドレイン領域において、各々、絶縁膜の直下に位置する部分に低濃度領域を残したまま、絶縁膜の直下に位置しない部分に高濃度領域を形成する構成としている。また、（６）遮光膜を形成する工程により薄膜半導体装置のスイッチング駆動状態を保持する保持容量を形成することを特徴としている。
【００１６】
このように、本発明の薄膜半導体装置の製造方法では、（１）透明性基板上に所定のパターンの遮光膜を形成する構成を有しているので、光の励起によって生じる光リーク電流の発生を防止できるので、良好なＴＦＴの特性が得られた薄膜半導体装置を製造することができる。
また、（２）ゲート電極をマスクとして半導体膜に低濃度のソース領域とドレイン領域を形成する構成と、（３）遮光層をマスクとして裏面からフォトレジストを露光及び現像する構成と、（４）絶縁膜をエッチングすることにより、絶縁膜をゲート電極より幅広でかつ半導体膜より幅狭に形成する構成と、（５）絶縁膜をマスクとして半導体膜に高濃度の不純物を注入することにより、ソース領域とドレイン領域において、各々、絶縁膜の直下に位置する部分に低濃度領域を残したまま、絶縁膜の直下に位置しない部分に高濃度領域を形成する構成とを有しているので、ソース領域とドレイン領域において、遮光膜のパターンに応じて形成した絶縁膜におけるゲート電極より幅広に形成された部分の長さが、ＬＤＤ長に相当し、ＬＤＤ長を精度良く制御することができる。
【００１７】
また、本発明の薄膜半導体装置の製造方法では、（３）ゲート電極を形成した透明性基板上に絶縁膜を形成し、当該絶縁膜上のフォトレジストに対し、遮光層をマスクとして透明性基板の裏面側から露光しているが、絶縁膜上に形成したフォトレジストをパターニングする際に、遮光膜をマスクとして、透光性基板の裏面側（ゲート電極と反対側）からフォトレジストの露光を行う裏面露光を採用しているので、露光条件を同一とすれば、フォトレジストの露光領域は、遮光膜の下面（透明性基板側の面）の形状のみにより規定されることになる。このように、本発明の薄膜半導体装置の製造方法によれば、遮光膜のパターンに対応させてフォトレジストの露光領域を制御することができ、フォトレジスト及び絶縁膜のパターニングを精度良く制御することができるので、従来技術のようにＬＤＤ長がゲート電極の側面形状に依存することなく、ＬＤＤ長を精度良く制御することができる。
【００１８】
また、本発明の薄膜半導体装置の製造方法では、（６）遮光膜を形成する工程により薄膜半導体装置のスイッチング駆動状態を保持する保持容量を形成する構成を有しているので、保持容量のみ形成する工程を別途施す必要がなく、即ち、製造工程の簡略化を達成することができる。更に、保持容量を構成する対向電極のうち下部電極として遮光膜を形成した場合には、開口率の改善を図ることができるので、当該薄膜半導体装置を電気光学装置に採用することにより良好な表示を行うことができる。
【００１９】
また、本発明では、上記マスクとなる絶縁膜は、遮光層のパターンに応じて裏面露光及び現像されたフォトレジストをマスクとして形成されるので、遮光膜のパターンにより、絶縁膜の形状を制御し、これによってＬＤＤ長を制御することができる。
【００２０】
このように本発明の薄膜半導体装置の製造方法では、遮光膜のパターンにより、ＬＤＤ長を制御することができるので、ゲート電極に対して必要なＬＤＤ長を確保することができる。また薄膜半導体装置においてはＩＣ素子と異なりＬＤＤ形成領域にはゲート絶縁膜が形成されているが、本発明では遮光膜のパターンに応じて裏面露光及び現像されたフォトレジストを用いることでエッチング後のゲート絶縁膜の膜厚を必要分確保した状態に維持することができる。従って、予め遮光層が形成されているので、ゲート絶縁膜上にゲート電極が形成されたとしても、ゲート絶縁膜と異なる絶縁膜を成膜した後にフォトレジストを塗布し、遮光膜のパターンに応じてフォトレジストを裏面露光及び現像し、更にエッチングすることで、ゲート絶縁膜を必要以上にエッチングすること無くＬＤＤ長を制御することができる。
【００２１】
以上の本発明の薄膜半導体装置の製造方法は、単層の絶縁膜に対してエッチバックを採用した従来の技術ではサイドウォールを形成することができず、ＬＤＤ長を制御することができない、テーパ状のゲート電極を有する薄膜半導体装置、また、０．５〜１μｍ程度の大きなＬＤＤ長を必要とする薄膜半導体装置に対して、特に有効である。なお、本明細書において、絶縁膜の「幅」とは、ＬＤＤ長方向の長さを意味しているものとする。
【００２２】
本発明の薄膜半導体装置は、先に記載の製造方法により製造された薄膜半導体装置であって、少なくともゲート電極の上面及び側面に沿って、絶縁膜が形成されていると共に、半導体膜のソース領域とドレイン領域には、各々、絶縁膜のゲート電極より幅広に形成された部分に対応して、低濃度領域が形成されていることを特徴とする。
本発明の薄膜半導体装置は、本発明の薄膜半導体装置の製造方法により製造されたものであるので、ゲート電極の側面形状やＬＤＤ長にかかわらず、ＬＤＤ長を精度良く制御することができ、耐圧性、電流−電圧特性等の性能に優れたものとなる。
【００２３】
また、本発明の薄膜半導体装置の製造方法は、ＩＣ等の半導体素子に比較してスケールの大きい薄膜半導体装置を形成する必要のある電気光学装置に対して、特に有効である。
本発明の電気光学装置の製造方法は、ソース領域、チャネル領域、ドレイン領域を有する半導体膜と、当該半導体膜とゲート絶縁膜を介して対向したゲート電極とを具備すると共に、ソース領域とドレイン領域には、各々、不純物濃度が相対的に高い高濃度領域と相対的に低い低濃度領域とが形成された薄膜半導体装置を備えた電気光学装置の製造方法において、透明性基板上に、所定のパターンの遮光膜を形成する工程と、透明性基板上に、所定のパターンの半導体膜を形成する工程と、半導体膜上に、ゲート絶縁膜を形成する工程と、ゲート絶縁膜上に、ゲート電極を形成する工程と、ゲート電極をマスクとして、半導体膜に低濃度の不純物を注入する工程と、ゲート電極を形成した透明性基板上に絶縁膜を形成する工程と、絶縁膜上にポジ型のフォトレジストを塗布する工程と、遮光膜をマスクとして、透明性基板の裏面側からフォトレジストを露光した後、当該フォトレジストの現像する工程と、絶縁膜のエッチングを行い、絶縁膜をゲート電極より幅広でかつ半導体膜より幅狭の所定のパターンに形成する工程と、所定のパターンに形成した絶縁膜をマスクとして、半導体膜に高濃度の不純物を注入する工程と、を具備し、遮光膜を形成する工程を施すことにより、薄膜半導体装置のスイッチング駆動状態を保持する保持容量を形成することを特徴とする。
【００２４】
本発明の電気光学装置の製造方法は、上記の本発明の薄膜半導体装置の製造方法を電気光学装置に適用したものであるから、薄膜半導体装置を製造する際に、ゲート電極の側面形状やＬＤＤ長にかかわらず、ＬＤＤ長を精度良く制御することができる。
【００２５】
本発明の電気光学装置は、本発明の電気光学装置の製造方法により製造された電気光学装置であって、少なくともゲート電極の上面及び側面に沿って、絶縁膜が形成されていると共に、半導体膜のソース領域とドレイン領域には、各々、絶縁膜のゲート電極より幅広に形成された部分に対応して、低濃度領域が形成されていることを特徴とする。
本発明の電気光学装置は、本発明の電気光学装置の製造方法により製造されたものであるので、ゲート電極の側面形状やＬＤＤ長にかかわらず、ＬＤＤ長を精度良く制御することができ、性能に優れた薄膜半導体装置を備えたものとなる。また、本発明の電気光学装置を備えることにより、性能に優れた電子機器を提供することができる。
【００２６】
【発明の実施の形態】
次に、本発明に係る実施形態について詳細に説明する。
（電気光学装置の構造）
図１〜図３に基づいて、本発明に係る実施形態の電気光学装置の構造について説明する。本実施形態では、スイッチング素子としてＴＦＴ（薄膜半導体装置）を用いたアクティブマトリクス型の透過型液晶装置を例として説明する。
図１は本実施形態の液晶装置の画像表示領域を構成するマトリクス状に配置された複数のドットにおけるスイッチング素子、信号線等の等価回路図、図２はデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の１ドットを拡大して示す平面図、図３は本実施形態の液晶装置の構造を示す断面図であって、図２のＡ−Ａ’線断面図である。なお、図３においては、図示上側が光入射側、図示下側が視認側（観察者側）である場合について図示している。また、各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。
【００２７】
本実施形態の液晶装置において、図１に示すように、画像表示領域を構成するマトリクス状に配置された複数のドットには、画素電極９と当該画素電極９を制御するためのスイッチング素子であるＴＦＴ（薄膜半導体装置）３０がそれぞれ形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給されるか、あるいは相隣接する複数のデータ線６ａに対してグループ毎に供給される。
【００２８】
また、走査線３ａがＴＦＴ３０のゲートに電気的に接続されており、複数の走査線３ａに対して走査信号Ｇ１、Ｇ２、…、Ｇｍが所定のタイミングでパルス的に線順次で印加される。また、画素電極９はＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけオンすることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【００２９】
画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、後述する共通電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークすることを防止するために、画素電極９と共通電極との間に形成される液晶容量と並列に保持容量６０が付加されている。
【００３０】
図３に示すように、本実施形態の液晶装置は、液晶層５０を挟持して対向配置され、ＴＦＴ３０や画素電極９が形成されたＴＦＴアレイ基板１０と、共通電極２１が形成された対向基板２０とを具備して概略構成されている。
【００３１】
以下、図２に基づいて、ＴＦＴアレイ基板１０の平面構造について説明する。ＴＦＴアレイ基板１０には、矩形状の画素電極９が複数、マトリクス状に設けられており、図２に示すように、各画素電極９の縦横の境界に沿って、データ線６ａ、走査線３ａ及び容量線３ｂが設けられている。本実施形態において、各画素電極９及び各画素電極９を囲むように配設されたデータ線６ａ、走査線３ａ等が形成された領域が１ドットとなっている。
【００３２】
データ線６ａは、ＴＦＴ３０を構成する多結晶半導体膜１のうちソース領域１ｘに、コンタクトホール１３を介して電気的に接続されており、画素電極９は、多結晶半導体膜１のうちドレイン領域１ｙに、コンタクトホール１５、ソース線６ｂ、コンタクトホール１４を介して電気的に接続されている。また、走査線３ａの一部が、多結晶半導体膜１のうちチャネル領域１ａに対向するように拡幅されており、走査線３ａの拡幅された部分が、ゲート電極として機能する。以下、走査線３ａにおいて、ゲート電極として機能する部分を単に「ゲート電極」と称し、符号３ｃで示す。また、ＴＦＴ３０を構成する多結晶半導体膜１は、容量線３ｂと対向する部分にまで延設されており、この延設部分１ｆを上電極、容量線３ｂを下電極とする保持容量６０が形成されている。また、容量線３ｂは、後述するように遮光膜２３ａと共に形成される部位である。以下、容量線３ｂを単に遮光膜と称し、符号２３ｂで示す。
【００３３】
次に、図３に基づいて、本実施形態の液晶装置の断面構造について説明する。ＴＦＴアレイ基板１０は、ガラス等の透光性材料からなる基板本体（透光性基板）１０Ａとその液晶層５０側表面に形成された画素電極９、ＴＦＴ３０、配向膜１２を主体として構成されており、対向基板２０はガラス等の透光性材料からなる基板本体２０Ａとその液晶層５０側表面に形成された共通電極２１と配向膜２２とを主体として構成されている。
【００３４】
また、基板本体１０Ａの液晶層５０側表面にはインジウム錫酸化物（ＩＴＯ）等の透明導電性材料からなる画素電極９が設けられ、各画素電極９に隣接する位置に、各画素電極９をスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００３５】
詳細には、ＴＦＴアレイ基板１０において、基板本体１０Ａの直上に、シリコン酸化膜等からなる第１下地絶縁膜（緩衝膜）１１ａが形成されている。第１下地絶縁膜１１ａ上には、Ｃｒからなる遮光膜２３ａ、２３ｂが所定のパターンで形成されており、更に、遮光膜２３ａの上にはシリコン酸化膜等からなる第２下地絶縁膜１１ｂが形成され、遮光膜２３ｂ及び第２下地絶縁膜１１ｂの上には、第３下地絶縁膜１１ｃが形成されている。ここで、遮光膜２３ａ、２３ｂは、液晶装置に入射した光が、少なくとも多結晶半導体膜１のチャネル領域１ａ及び低濃度領域１ｂ、１ｃに入射することを防止するための部材である。更に、遮光膜２３ｂは、遮光機能だけでなく保持容量６０の下電極として機能する構成となっている。
【００３６】
更に、第３下地絶縁膜１１ｃの上には、多結晶シリコンからなる多結晶半導体膜１が所定のパターンで形成されており、この多結晶半導体膜１上に、シリコン酸化膜等からなるゲート絶縁膜２が形成され、このゲート絶縁膜２上に、走査線３ａ（ゲート電極３ｃ）が形成されている。本実施形態では、ゲート電極３ｃの側面はゲート絶縁膜２の表面に対してテーパ状となっている。また、多結晶半導体膜１のうち、ゲート絶縁膜２を介してゲート電極３ｃと対向する領域が、ゲート電極３ｃからの電界によりチャネルが形成されるチャネル領域１ａとなっている。また、多結晶半導体膜１において、チャネル領域１ａの一方側（図示左側）には、ソース領域１ｘが形成され、他方側（図示右側）にはドレイン領域１ｙが形成されている。そして、ゲート電極３ｃ、ゲート絶縁膜２、後述するデータ線６ａ、ソース線６ｂ、多結晶半導体膜１のソース領域１ｘ、チャネル領域１ａ、ドレイン領域１ｙ等により、画素スイッチング用ＴＦＴ３０が構成されている。
【００３７】
本実施形態において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ構造を有するものとなっており、ソース領域１ｘ及びドレイン領域１ｙには、各々、不純物濃度が相対的に高い高濃度領域（高濃度ソース領域、高濃度ドレイン領域）と、相対的に低い低濃度領域（ＬＤＤ領域（低濃度ソース領域、低濃度ドレイン領域））が形成されている。以下、高濃度ソース領域、低濃度ソース領域を、符号１ｄ、１ｂで表し、高濃度ドレイン領域、低濃度ドレイン領域を、各々、符号１ｅ、１ｃで表す。
【００３８】
また、ゲート電極３ｃを形成したゲート絶縁膜２上には、少なくともゲート電極３ｃの上面（ゲート絶縁膜と反対側の面）及び側面に沿って、ゲート電極３ｃより幅広の絶縁膜８が形成されており、ソース領域１ｘとドレイン領域１ｙには、各々、絶縁膜８のゲート電極３ｃより幅広に形成された部分に対応して、低濃度領域（ＬＤＤ領域）１ｂ、１ｃが形成されている。絶縁膜８は、シリコン窒化膜やシリコン酸化膜等からなる。
【００３９】
また、走査線３ａ（ゲート電極３ｃ）が形成された基板本体１０Ａ上には、シリコン酸化膜等からなる第１層間絶縁膜４が形成されており、この第１層間絶縁膜４上に、データ線６ａ及びソース線６ｂが形成されている。データ線６ａは、第１層間絶縁膜４に形成されたコンタクトホール１３を介して、多結晶半導体膜１の高濃度ソース領域１ｄに電気的に接続されており、ソース線６ｂは、第１層間絶縁膜４に形成されたコンタクトホール１４を介して、多結晶半導体膜１の高濃度ドレイン領域１ｅに電気的に接続されている。
【００４０】
また、データ線６ａ、ソース線６ｂが形成された第１層間絶縁膜４上には、シリコン窒化膜等からなる第２層間絶縁膜５が形成されており、第２層間絶縁膜５上に、画素電極９が形成されている。画素電極９は、第２層間絶縁膜５に形成されたコンタクトホール１５を介して、ソース線６ｂに電気的に接続されている。
【００４１】
また、多結晶半導体膜１の高濃度ドレイン領域１ｅからの延設部分１ｆ（上電極）に対して、第３下地絶縁膜１１ｃと一体形成された絶縁膜（誘電体膜）を介して、遮光膜２３ｂが下電極として対向配置されており、これら延設部分１ｆと遮光膜２３ｂとにより保持容量６０が形成されている。
また、ＴＦＴアレイ基板１０の液晶層５０側最表面には、液晶層５０内の液晶分子の配列を制御するための配向膜１２が形成されている。
【００４２】
他方、対向基板２０においては、基板本体２０Ａの液晶層５０側表面に、液晶装置に入射した光が、少なくとも、多結晶半導体膜１のチャネル領域１ａ及び低濃度領域１ｂ、１ｃに入射することを防止するための遮光膜２３ｃが形成されている。また、遮光膜２３ｃが形成された基板本体２０Ａ上には、そのほぼ全面に渡って、ＩＴＯ等からなる共通電極２１が形成され、その液晶層５０側には、液晶層５０内の液晶分子の配列を制御するための配向膜２２が形成されている。
【００４３】
本実施形態の液晶装置は以上のように構成されており、本実施形態では、ＴＦＴ３０において、多結晶半導体膜１の下方に遮光膜２３ａが形成されると共に、遮光膜２３ｂを下電極、高濃度ドレイン領域１ｅの延設部分１ｆを上電極とする保持容量６０が形成されている点が特徴的なものとなっている。
【００４４】
（薄膜半導体装置の製造方法）
次に、図４〜図７に基づいて、本実施形態の液晶装置に備えられたＴＦＴ（薄膜半導体装置）３０の製造方法について説明する。なお、ｎチャネル型のＴＦＴ及び保持容量６０を製造する場合を例として説明する。図４〜図７はいずれも、本実施形態のＴＦＴの製造方法を工程順に示す概略断面図である。
【００４５】
はじめに、図４（ａ）に示すように、基板本体１０Ａとして、超音波洗浄等により清浄化したガラス基板等の透光性基板を用意した後、基板温度が１５０〜４５０℃となる条件下で、基板本体１０Ａの全面に、シリコン酸化膜等からなる第１下地絶縁膜１１ａをプラズマＣＶＤ法等により２００〜５００ｎｍの厚さに成膜する。この工程において用いる原料ガスとしては、モノシランと一酸化二窒素との混合ガスや、ＴＥＯＳ（テトラエトキシシラン、Ｓｉ（ＯＣ２Ｈ５）４）と酸素、ジシランとアンモニア等が好適である。更に、第１下地絶縁膜１１ａの全面に、Ｃｒからなる金属膜をスパッタ法等により５０〜２００ｎｍの厚さに成膜した後に、周知のフォトリソグラフィ技術を用いて所定のパターンの遮光膜２３ａ、２３ｂを形成する。
【００４６】
次に、図４（ｂ）に示すように、基板温度が１５０〜４５０℃となる条件下で、第１下地絶縁膜１１ａ、及び遮光膜２３ａ、２３ｂを形成した基板本体１０Ａの全面に、シリコン酸化膜等からなる第２下地絶縁膜１１ｂをプラズマＣＶＤ法等により２００〜５００ｎｍの厚さに成膜する。当該第２下地絶縁膜１１ｂは、第１下地絶縁膜１１ａと同様の工程によって形成される。
【００４７】
次に、図４（ｃ）に示すように、遮光層２３ｂの上面を露呈するように、第２下地絶縁膜１１ｂにコンタクトホールＣを形成する。
次に、図４（ｄ）に示すように、基板温度が１５０〜４５０℃となる条件下で、第２下地絶縁膜１１ｂ、及びコンタクトホールＣが形成された遮光膜２３ｂを覆うように、シリコン酸化膜等からなる第３下地絶縁膜１１ｃをプラズマＣＶＤ法等により５０〜１００ｎｍの厚さに成膜する。当該第３下地絶縁膜１１ｃは、第１下地絶縁膜１１ａや第２下地絶縁膜１１ｂと同様の工程によって形成される。また、当該第３下地絶縁膜１１ｃは、後に保持容量６０の誘電体として機能するものである。
【００４８】
次に、図５（ｅ）に示すように、基板温度が１５０〜４５０℃となる条件下で、第３下地絶縁膜１１ｃを形成した基板本体１０Ａの全面に、非晶質シリコンからなる非晶質半導体膜をプラズマＣＶＤ法等により５０ｎｍの厚さに成膜する。この工程において用いる原料ガスとしては、ジシランやモノシランが好適である。更に、レーザーアニール法を施すことにより、当該非晶質半導体膜を多結晶化し、更に、フォトリソグラフィ法を施すことにより、パターニングを行い、島状の多結晶半導体膜１、１’を形成する。また、多結晶半導体膜１’は上記の図２のおける延設部分１ｆに相当する部位であり、多結晶半導体膜１に延設して設けられている。
【００４９】
次に、図５（ｆ）に示すように、３５０℃以下の温度条件下で、多結晶半導体膜１、１’を形成した基板本体１０Ａ上に、シリコン酸化膜、シリコン窒化膜等からなるゲート絶縁膜２を７３ｎｍの厚さに成膜する。この工程において用いる原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。
【００５０】
次に、図５（ｇ）に示すように、ゲート絶縁膜２を形成した基板本体１０Ａの全面に、スパッタリング法等により、アルミニウム、タンタル、モリブデン等、又はこれらのいずれかを主成分とする合金等からなる導電膜を成膜した後、フォトリソグラフィ法によりパターニングし、１００〜８００ｎｍの厚さの走査線３ａ（ゲート電極３ｃ）を形成する。
更に、ゲート電極３ｃをマスクとして、約０．１×１０１３〜約１０×１０１３／ｃｍ２のドーズ量で低濃度の不純物イオン（リンイオン）ＰＨＸを注入し、ゲート電極３ｃに対して自己整合的に低濃度のソース領域１ｘとドレイン領域１ｙを形成する。この時、ゲート電極３ｃの直下に位置し、不純物イオンが導入されなかった部分はチャネル領域１ａとなる。また、多結晶半導体膜１’に対しても低濃度の不純物イオンが注入され、ドレイン領域１ｙと同様の不純物含有状態となる。
【００５１】
次に、図５（ｈ）に示すように、ゲート電極３ｃを形成した基板本体１０Ａ上の全面に、ＣＶＤ法等により、シリコン窒化膜、シリコン酸化膜等からなるの絶縁膜１０８を膜厚２００〜５００ｎｍで成膜する。この工程において、ゲート絶縁膜２とは異なる絶縁性材料からなる絶縁膜１０８を形成することが好ましい。
【００５２】
次に図６（ｉ）に示すように、絶縁膜１０８の全面にポジ型のフォトレジストＲを塗布した後に、遮光膜２３ａ、２３ｂをマスクとして、基板本体１０Ａの裏面側（ゲート電極と反対側）から光Ｌを照射する。
更に、図６（ｊ）に示すように、フォトレジストＲを露光した後、フォトレジストＲを現像することにより、フォトレジストＲをゲート電極３ｃより幅広でかつ多結晶半導体膜１より幅狭の所定のパターンに形成する。
【００５３】
なお、露光条件（露光量等）や現像条件（現像時間、現像方法等）を制御することにより、露光時にマスクとして機能させる遮光膜２３ａ、２３ｂより幅広のフォトレジストＲを現像後に残存させることができる。例えば、アンダー露光又はオーバー現像となるように、露光、現像を行えば良い。ここで、「アンダー露光」とは、露光量を下げるなどして、マスクとして機能させる遮光膜２３ａ、２３ｂと同一幅で露光するジャスト露光より、狭い範囲の露光を行うことを言う。また、「オーバー現像」とは、現像時間を長くするなどして、露光領域と同一幅のフォトレジストを残存させるジャスト現像より、狭い範囲のフォトレジストを残存させる現像のことを言う。
【００５４】
次に、図６（ｋ）に示すように、所定のパターンに形成したフォトレジストＲをマスクとして、絶縁膜１０８に対して、ドライエッチング等の異方性エッチングを行った後、フォトレジストＲを剥離することにより、図３に示した所定のパターンの絶縁膜８、即ち、遮光層２３ａのパターンに沿って形成され、ゲート電極３ｃより幅広でかつ多結晶半導体膜１より幅狭の所定のパターンの絶縁膜８を形成することができる。なお、異方性エッチングを行った場合、図示するように、所定のパターンに形成したフォトレジストＲと略同一幅の絶縁膜８を形成することができる。また、絶縁膜８をゲート絶縁膜２と異なる材料により構成した場合には、絶縁膜８のエッチングの終点が明確となり、オーバーエッチングする恐れがないため、好適である。
また、上述の工程により、遮光膜２３ｂによって絶縁膜８’が形成される。
【００５５】
次に、図７（ｌ）に示すように、所定のパターンに形成した絶縁膜８をマスクとして、多結晶半導体膜１に対して、高濃度の不純物イオン（リンイオン）ＰＨＸを約０．１×１０１５〜約１０×１０１５／ｃｍ２のドーズ量で注入する。
これによって、ソース領域１ｘとドレイン領域１ｙにおいて、各々、絶縁膜８の直下に位置する部分に低濃度領域１ｂ、１ｃを残したまま、高濃度領域１ｄ、１ｅを形成することができる。すなわち、ソース領域１ｘとドレイン領域１ｙにおいて、各々、所定のパターンに形成した絶縁膜８のゲート電極３ｃより幅広に形成された部分の長さに略等しいＬＤＤ長を有する低濃度領域（ＬＤＤ領域）１ｂ、１ｃを自己整合的に形成することができる。
【００５６】
次に、図７（ｍ）に示すように、絶縁膜８を形成した基板本体１０Ａ上の全面に、ＣＶＤ法等により、シリコン酸化膜等からなる第１層間絶縁膜４を３００〜８００ｎｍの厚さに成膜する。この工程において用いる原料ガスとしては、ＴＥＯＳと酸素ガスとの混合ガス等が好適である。次に、レーザーアニール、炉アニール等によりアニールを行うことにより、ソース領域１ｘ（高濃度ソース領域１ｄ、低濃度ソース領域１ｂ）及びドレイン領域１ｙ（高濃度ドレイン領域１ｅ、低濃度ドレイン領域１ｃ）に注入された不純物の活性化を行う。
【００５７】
次に、図７（ｎ）に示すように、所定のパターンのフォトレジスト（図示略）を形成した後、該レジストをマスクとして第１層間絶縁膜４のドライエッチングを行い、第１層間絶縁膜４において高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅに対応する部分にコンタクトホール１３、１４をそれぞれ形成する。
最後に、第１層間絶縁膜４の全面に、アルミニウム、チタン、窒化チタン、タンタル、モリブデン等、又はこれらのいずれかを主成分とする合金等からなる金属膜を、スパッタリング法等により成膜した後、フォトリソグラフィ法によりパターニングし、４００〜８００ｎｍの厚さのデータ線６ａ及びソース線６ｂを形成し、ｎチャネル型のＴＦＴ３０を製造することができる。
【００５８】
以上説明したように、本実施形態のＴＦＴの製造方法では、透明性基板上に所定のパターンの遮光膜を形成する構成を有しているので、光の励起によって生じる光リーク電流の発生を防止できるので、良好なＴＦＴの特性が得られた薄膜半導体装置を製造することができる。
また、ソース領域１ｘとドレイン領域１ｙにおいて、遮光膜２３ａのパターンに応じて形成した絶縁膜８におけるゲート電極３ｃより幅広に形成された部分の長さが、ＬＤＤ長に相当し、ＬＤＤ長を精度良く制御することができる。
【００５９】
また、遮光膜２３ａ、２３ｂによる裏面露光を採用しているので、露光条件を同一とすれば、フォトレジストＲの露光領域は、遮光膜２３ａ、２３ｂの下面（透明性基板側の面）の形状のみにより規定されることになる。即ち、遮光膜２３ａ、２３ｂのパターンに対応させてフォトレジストＲの露光領域を制御することができ、フォトレジストＲ及び絶縁膜８のパターニングを精度良く制御することができるので、従来技術のようにＬＤＤ長がゲート電極の側面形状に依存することなく、ＬＤＤ長を精度良く制御することができる。
【００６０】
また、遮光膜２３ａ、２３ｂを形成する工程により、薄膜半導体装置のスイッチング駆動状態を保持する保持容量６０を形成するので、保持容量６０のみ形成する工程を別途施す必要がなく、即ち、製造工程の簡略化を達成することができる。更に、保持容量６０を構成する対向電極のうち下部電極として遮光膜２３ｂを形成するので、開口率の改善を図ることができ、薄膜半導体装置を電気光学装置に採用することにより良好な表示を行うことができる。
【００６１】
また、上記マスクとなる絶縁膜８は、遮光層２３のパターンに応じて裏面露光及び現像されたフォトレジストＲをマスクとして形成されるので、遮光膜２３ａのパターンにより、絶縁膜の形状を制御し、これによってＬＤＤ長を制御することができる。
【００６２】
また、遮光膜２３ａのパターンにより、ＬＤＤ長を制御することができるので、テーパ形状を持つゲート電極３ｃ（３ａ）に対して必要なＬＤＤ長を確保することができる。また薄膜半導体装置においてはＩＣ素子と異なりＬＤＤ形成領域にはゲート絶縁膜２が形成されているが、本発明では遮光膜２３ａのパターンに応じて裏面露光及び現像されたフォトレジストＲを用いることでエッチング後のゲート絶縁膜２の膜厚を必要分確保した状態に維持することができる。
従って、予め遮光層２３ａが形成されているので、ゲート絶縁膜２上にテーパ形状を持つゲート電極３ｃ（３ａ）が形成されたとしても、ゲート絶縁膜２と異なる絶縁膜８を成膜した後にフォトレジスト８を塗布し、遮光膜２３ａのパターンに応じてフォトレジストＲを裏面露光及び現像し、更にエッチングするので、ゲート絶縁膜２を必要以上にエッチングすること無くＬＤＤ長を制御することができる。
【００６３】
以上の本発明の薄膜半導体装置の製造方法は、単層の絶縁膜に対してエッチバックを採用した従来の技術ではサイドウォールを形成することができず、ＬＤＤ長を制御することができない、テーパ形状のゲート電極を有する薄膜半導体装置、また、０．５〜１μｍ程度の大きなＬＤＤ長を必要とする薄膜半導体装置に対して、特に有効である。
【００６４】
また、以上の製造方法により製造された本実施形態のＴＦＴ３０は、ゲート電極３ｃの側面形状やＬＤＤ長にかかわらず、ＬＤＤ長を精度良く制御することができ、耐圧性、電流−電圧特性等の性能に優れたものとなる。
【００６５】
以上、ＴＦＴ３０の製造方法についてのみ説明したが、本実施形態の液晶装置は、ＴＦＴ３０の製造プロセスを上述のものとする以外は、公知の製造方法と同様に製造することができるので、その他の製造プロセスについては説明を省略する。
【００６６】
なお、本実施形態においては、多結晶シリコンからなる多結晶半導体膜を備えたＴＦＴについてのみ説明したが、本発明はシリコン以外の多結晶半導体膜を備えたＴＦＴにも適用可能である。また、多結晶半導体膜に限らず、非晶質半導体膜を備えたＴＦＴにも適用可能である。また、ｎチャネル型のＴＦＴについてのみ説明したが、本発明はｐチャネル型のＴＦＴにも適用可能である。また、本実施形態では、電気光学装置として液晶装置を取り上げて説明したが、本発明は、ＥＬ装置、プラズマディスプレイなど、ＴＦＴを備えたものであれば、いかなる電気光学装置にも適用可能である。
【００６７】
［電子機器］
次に、本発明の上記実施形態の液晶装置（電気光学装置）を備えた電子機器の具体例について説明する。
図８（ａ）は、携帯電話の一例を示した斜視図である。図８（ａ）において、５００は携帯電話本体を示し、５０１は前記の液晶装置を備えた液晶表示部を示している。
図８（ｂ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図８（ｂ）において、６００は情報処理装置、６０１はキーボードなどの入力部、６０３は情報処理本体、６０２は前記の液晶装置を備えた液晶表示部を示している。
図８（ｃ）は、腕時計型電子機器の一例を示した斜視図である。図８（ｃ）において、７００は時計本体を示し、７０１は前記の液晶装置を備えた液晶表示部を示している。
図８（ａ）〜（ｃ）に示す電子機器は、上記実施形態の液晶装置を備えたものであるので、性能に優れたものとなる。
【図面の簡単な説明】
【図１】本発明の実施形態の液晶装置の等価回路図。
【図２】本発明の液晶装置のＴＦＴアレイ基板の１ドットの拡大図。
【図３】本発明の実施形態の液晶装置の構造を示す断面図である。
【図４】本発明の実施形態の薄膜半導体装置の製造方法を示す工程図。
【図５】本発明の実施形態の薄膜半導体装置の製造方法を示す工程図。
【図６】本発明の実施形態の薄膜半導体装置の製造方法を示す工程図。
【図７】本発明の実施形態の薄膜半導体装置の製造方法を示す工程図。
【図８】上記実施形態の液晶装置を備えた電子機器の例を示す図。
【図９】従来の技術を説明するための図である。
【符号の説明】
３０  ＴＦＴ（薄膜半導体装置）
１０Ａ  基板本体（透光性基板）
１０１  非晶質半導体膜
１  多結晶半導体膜
１ｘ  ソース領域
１ｙ  ドレイン領域
１ａ  チャネル領域
１ｂ  低濃度ソース領域（ＬＤＤ領域）
１ｃ  低濃度ドレイン領域（ＬＤＤ領域）
１ｄ  高濃度ソース領域
１ｅ  高濃度ドレイン領域
２  ゲート絶縁膜
３ａ  走査線
３ｃ  ゲート電極
６ａ  データ線
６ｂ  ソース線
８  絶縁膜
２３ａ、２３ｂ  遮光膜
【図１】
2005033009.tif 000003
【図２】
2005033009.tif 000004
【図３】
2005033009.tif 000005
【図４】
2005033009.tif 000006
【図５】
2005033009.tif 000007
【図６】
2005033009.tif 000008
【図７】
2005033009.tif 000009
【図８】
2005033009.tif 000010
【図９】
2005033009.tif 000011