(57)【要約】【課題】トレンチの上端の縁部の電界集中や底の縁部の接合リーク電流を抑制し、半導体装置の信頼性を高める。【解決手段】シリコン基板１０の主表面１０ａに形成したトレンチ１６の底面１６ａ上からトレンチの側壁面１６ｂ上の中途位置Ｐまでにわたって、シリコン基板の加熱温度を９５０℃程度とする低温ウェット酸化を行って第１熱酸化膜１８１を形成した後、当該中途位置Ｐからトレンチ外のシリコン基板の主表面上までにわたって、シリコン基板の加熱温度を１１００℃程度とする高温ドライ酸化を行って第２熱酸化膜２２を形成する。【選択図】図３
2005108979.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板の主表面から該半導体基板の深さの中途にまで、素子分離部形成用の溝を形成する溝形成工程と、
該溝の底面上から該溝の側壁面上の中途位置までにわたって、第１熱酸化膜を湿式酸化によって形成する第１熱酸化膜形成工程と、
前記溝の側壁面の前記中途位置から前記溝外の前記半導体基板の主表面上までにわたって、第２熱酸化膜を乾式酸化によって形成する第２熱酸化膜形成工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記溝形成工程は、
前記半導体基板の主表面上に、前記主表面のうち形成されるべき前記溝に対応する領域を露出させるマスクをパターニング形成した後、該マスクを用いて前記半導体基板に対して第１エッチングを行って前記溝を形成し、
前記第１熱酸化膜形成工程は、
該溝の底面上から前記溝外の前記半導体基板の主表面の領域上にわたって、湿式酸化によってプレ第１熱酸化膜を形成する工程と、
該プレ第１熱酸化膜のうち前記溝の底面部分を覆う耐エッチング膜を形成する工程と、
該耐エッチング膜を用いて前記プレ第１熱酸化膜に対して第２エッチングを行って、前記半導体基板の主表面から前記中途位置までにわたる部分の前記プレ第１熱酸化膜を選択的に除去し、該除去により残存した前記プレ第１熱酸化膜の部分を、前記第１熱酸化膜とする工程と
を含み、
及び、前記第２熱酸化膜形成工程は、前記耐エッチング膜を酸化防止膜として残存させた状態で、前記溝の側壁面上の前記中途位置から前記溝外の前記半導体基板の主表面上までにわたって、前記第２熱酸化膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項３】
請求項２に記載の半導体装置の製造方法において、
前記耐エッチング膜を、前記溝の底面上から前記溝外の前記主表面の領域上にわたって形成し、前記第２エッチングを行う前に、該主表面上の前記プレ第１熱酸化膜の表面を露出させるように、前記耐エッチング膜を研磨することを特徴とする半導体装置の製造方法。
【請求項４】
請求項１ないし３のいずれか一項に記載の半導体装置の製造方法において、
前記溝外の前記半導体基板の主表面上の前記第２熱酸化膜上に、保護膜を形成する工程と、
前記溝内を充填しかつ前記保護膜を覆うように、絶縁膜を堆積させる工程と、
前記保護膜の表面を露出させるように、該絶縁膜を研磨する工程と、
前記保護膜を除去し前記溝内に残存する前記絶縁膜の部分を、素子分離部とする工程と
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１ないし４のいずれか一項に記載の半導体装置の製造方法において、
前記湿式酸化での前記半導体基板の加熱温度Ｔw（℃）は、７００から１０００℃の範囲内であり、及び乾式酸化での前記半導体基板の加熱温度Ｔd（℃）は、８００から１２００℃の範囲内であり、
かつ、前記湿式酸化及び前記乾式酸化を、Ｔw（℃）≦Ｔd（℃）を満足させる条件で行うことを特徴とする半導体装置の製造方法。
【請求項６】
請求項２ないし５のいずれか一項に記載の半導体装置の製造方法において、
前記第２エッチングを、フッ化水素酸を含有するエッチング液を用いて行うことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置の製造方法に関し、特に、素子分離部を具える半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置の素子間を絶縁分離する素子分離技術として、トレンチ構造を利用したＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）法がある。
【０００３】
ＳＴＩ法とは、半導体基板に形成された溝（トレンチ）に絶縁膜を埋め込んで素子分離部を形成して、素子間を絶縁分離する方法である。
【０００４】
このＳＴＩ法によれば、これまでの熱酸化を利用したＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  Ｏｆ  Ｓｉｌｉｃｏｎ）法に比べて分離幅を縮小できる。
【０００５】
そのため、ＳＴＩ法は、近年の半導体装置の小型化に伴う、素子分離部の微細加工技術として注目されている（例えば、特許文献１参照）。
【特許文献１】特開２００１−２１０７０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ＳＴＩ法では、半導体基板に形成したトレンチに素子分離用の絶縁物を埋め込む前に、当該トレンチの底面及び側壁面である内面に、熱酸化による熱酸化膜を形成する。トレンチを形成するためのエッチングによって当該トレンチの内壁に生じた欠陥等による、素子へのダメージを取り除くためである。
【０００７】
ところが、これまで、熱酸化膜を形成するに当たっては、以下に述べる問題点があった。
【０００８】
熱酸化膜を、基板を９５０℃程度で加熱して行う湿式酸化（ウェット酸化とも称する。）で形成した場合には、トレンチの上端の縁部の熱酸化膜が薄膜化して鋭角状（あるいは、尖形状）になる。半導体基板材料が酸化膜に体積膨張する際に、トレンチの上端の縁部に膜ストレスが発生し、当該縁部での酸化速度が低下するためである。
【０００９】
その結果、トレンチの上端の縁部に電界集中が起こり、ゲート酸化膜の信頼性の低下に伴うトランジスタの電気的特性の劣化が引き起こされていた。
【００１０】
一方、熱酸化膜を、基板を１１００℃程度で加熱して行う乾式酸化（ドライ酸化とも称する。）で形成した場合には、上述した熱酸化膜の薄膜化の問題は克服されるが、主としてトレンチの底の縁部に（１１１）面の結晶面（Ｆａｃｅｔ：ファセット）が発生してしまう。
【００１１】
ファセットの発生によってトレンチの底の縁部にストレスが集中するため、クラック等の結晶欠陥が発生する。その結果、トランジスタの接合リーク電流が発生し易くなり、トランジスタの電気的特性の劣化が引き起こされていた。
【００１２】
そこで、この発明の主目的は、上述した熱酸化膜の種々の問題を克服し、従来よりも高信頼性な半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
この目的の達成を図るため、この発明の半導体装置の製造方法の発明は、下記のような構成上の特徴を有する。
【００１４】
すなわち、この発明の半導体装置の製造方法は、溝形成工程と、第１熱酸化膜形成工程、及び第２熱酸化膜形成工程を含んでいる。
【００１５】
溝形成工程では、半導体基板の主表面に、素子分離部形成用の溝を形成する。第１熱酸化膜形成工程では、この溝の底面上から溝の側壁面上のうちの当該側壁面の上端の高さから所定高さ低い位置までにわたって、第１熱酸化膜を湿式酸化によって形成する。第２熱酸化膜形成工程では、この溝の側壁面上のうちの当該位置以上の高さから基板の主表面上までにわたって、第２熱酸化膜を乾式酸化によって形成する。
【発明の効果】
【００１６】
この構成によれば、ウェット酸化によって溝、すなわちトレンチの底の縁部に第１熱酸化膜を形成し、ドライ酸化によってトレンチの上端の縁部に第２熱酸化膜を形成することができる。
【００１７】
その結果、トレンチの底の縁部の熱酸化膜に発生するファセット、及びトレンチの上端の縁部の熱酸化膜の薄膜化を、同時に克服することができる。
【００１８】
すなわち、各縁部に対する熱酸化膜の形成を、それぞれの縁部に適した熱酸化条件で個別に行うことにより、これまでの熱酸化膜に関する上述した種々の問題が克服された、従来よりも高信頼性な半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００１９】
以下、図１〜図４を参照して、この発明の実施の形態につき説明する。尚、各図は、この発明が理解できる程度に各構成成分の形状、大きさ及び配置関係を概略的に示してあるに過ぎず、従って、この発明は図示例に限定されるものではない。また、図を分かり易くするために、断面を示すハッチングは、一部分を除き省略してある。尚、以下の説明は、単なる好適例に過ぎず、また、例示した数値的条件は何らこれに限定されない。また、各図において同様の構成成分については同一の番号を付して示し、その重複する説明を省略することもある。
【００２０】
この発明の半導体装置の製造方法について、以下に説明する。
【００２１】
先ず、素子分離部形成用の溝、すなわちトレンチの形成を、以下の手順で行う。
【００２２】
半導体基板としてのシリコン（Ｓｉ）基板１０を用意する。このシリコン基板１０には、複数の素子形成領域（アクティブ領域とも称する。）５０と、これら素子形成領域を互いに分離して隔てる素子分離部形成領域（フィールド領域とも称する。）５５とが指定されている。このシリコン基板１０の主表面１０ａ上に、パッド酸化膜１２及びシリコン窒化膜（ＳｉＮ）１４を順次形成する（図１（Ａ））。パッド酸化膜１２は、素子形成領域５０におけるシリコン基板１０への不純物の混入を防いだり、シリコン窒化膜１４とシリコン基板１０との間の応力を緩和させるはたらきをする。ここでのパッド酸化膜１２を、基板を８５０℃程度で加熱して行うウェット酸化により、膜厚１．５ｎｍのシリコン酸化膜（ＳｉＯ2）で形成する。また、シリコン窒化膜１４を、ジクロロシラン（ＳｉＨ2Ｃｌ2）ガスを主体（主成分）ガスとするＬＰ−ＣＶＤ（Ｌｏｗ  Ｐｒｅｓｓｕｒｅ−Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、１５０ｎｍの膜厚に形成する。
【００２３】
また、ウェット酸化とは、半導体基板の表面を水蒸気及び酸素を含む雰囲気中で加熱して、半導体基板表面に熱酸化膜を形成する熱酸化方法をいう。ここでのウェット酸化には、例えば、一般的なパイロジェニック酸化（水素ガス燃焼酸化とも称する。）を利用することができる。パイロジェニック酸化とは、水素（Ｈ2）ガスと酸素（Ｏ2）ガスとを高温で燃焼して生成した水蒸気を、熱酸化に利用する方法である。尚、この実施の形態における他のウェット酸化においても、パイロジェニック酸化やスチーム酸化等を任意好適に選択して行うものとする。
【００２４】
次に、シリコン窒化膜１４上にレジスト膜を形成した後（不図示）、パッド酸化膜１２及びシリコン窒化膜１４に対してホトリソ・エッチングを行って、トレンチ形成領域のシリコン基板の主表面１０ａを露出させる開口１５をパターニング形成する（図１（Ｂ））。
【００２５】
次に、開口１５が形成されたパッド酸化膜１２及びシリコン窒化膜１４をトレンチ形成用マスク１３として用いてシリコン基板１０に対して第１エッチングを行い、シリコン基板の主表面１０ａにトレンチ１６を形成する（図１（Ｃ））。
【００２６】
ここでは、第１エッチングとして、例えば、塩素（Ｃｌ2）を主体（主成分）ガスを用いて、ＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）を行い、このシリコン基板にその主表面１０ａから２００から４００ｎｍ程度の深さの凹部であるトレンチ１６を形成する。このトレンチ１６の底面１６ａは、シリコン基板１０の厚み方向の中途の深さに、好ましくは、シリコン基板の主表面１０ａと平行に形成されている。その後、シリコン窒化膜１４を、熱リン酸（Ｈ3ＰＯ4）を用いたウェットエッチングによって除去する（図１（Ｄ））。
【００２７】
続いて、第１熱酸化膜の形成を、以下の手順で行う。
【００２８】
先ず、トレンチ１６の底面１６ａからシリコン基板１０のトレンチ１６の外側の主表面１０ａの領域上にわたって、プレ第１熱酸化膜であるシリコン酸化膜１８を、低温ウェット酸化で形成する（図２（Ａ））。低温ウェット酸化とは、一般的に、基板の加熱温度Ｔwを７００から１０００℃の範囲内で行うウェット酸化をいうが、この構成例では、基板の加熱温度Ｔwを、８００から９５０℃の範囲内で行うのが好ましい。
【００２９】
ここでは、トレンチ付きシリコン基板１０を９５０℃程度に加熱して行う低温ウェット酸化により、トレンチ１６の内面１６ｃ及びパッド酸化膜１２を覆うプレ第１熱酸化膜１８を、２０から４０ｎｍの範囲内の膜厚で形成する。
【００３０】
このようにして、低温ウェット酸化によってプレ第１熱酸化膜１８を形成することにより、トレンチの底の縁部１６５にファセットが殆ど発生していない。尚、ここでのトレンチの底の縁部１６５とは、トレンチの底面１６ａと側壁面１６ｂとによって形成された稜線及びその近傍を含む領域、すなわち角の領域をいう。
【００３１】
その後、プレ第１熱酸化膜１８上に、後工程で耐エッチング膜として機能するシリコン窒化膜２０を、ジクロロシランガスを主体（主成分）ガスとするＬＰ−ＣＶＤ法を用いて、２０から４０ｎｍの範囲内の膜厚で形成する（図２（Ｂ））。
【００３２】
その後、シリコン基板１０のトレンチ１６の外側の主表面１０ａ上に形成されているシリコン窒化膜２０部分を除去する。このシリコン窒化膜の除去は、プレ第１熱酸化膜１８の表面を露出させるように、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）法を用いて研磨して行う（図２（Ｃ））。
【００３３】
この研磨によって、後工程において、シリコン基板１０の表面のうち、主表面１０ａから側壁面１６ｂの所定位置Ｐ（説明後述）までにわたる部分を露出させる第２エッチングを行うに当たり、その妨げとなる部分のシリコン窒化膜２０を除去することができる。
【００３４】
その後、残存しているシリコン窒化膜２０を耐エッチングマスク、すなわちマスクとして用いて、シリコン酸化膜に対して第２エッチングを行う。この第２エッチングによって、シリコン基板１０の表面のうち、主表面１０ａからトレンチの側壁面１６ｂの中途位置Ｐまでにわたる部分を露出させる（図２（Ｄ））。この中途位置Ｐは、トレンチの側壁面の上端から所定高さだけ低い高さ位置とする。
【００３５】
ここでは、第２エッチングとして、シリコン窒化膜２０及びシリコン基板１０よりもシリコン酸化膜に対するエッチングレートが大きいエッチング液によるウェットエッチングを行い、シリコン酸化膜を選択的に除去する。エッチング液には、例えば、フッ化水素（ＨＦ）水溶液（フッ化水素酸）を含有する液を用いることができる。
【００３６】
このようにして、アクティブ領域５０における、シリコン基板上のパッド酸化膜１２及びプレ第１熱酸化膜１８、ならびにトレンチの側壁面１６ｂ上の中途位置Ｐよりも高い位置に形成されたプレ第１熱酸化膜を除去する。
【００３７】
ここでは、トレンチの側壁面１６ｂ上のプレ第１熱酸化膜１８を、ＣＭＰ後のプレ第１熱酸化膜の表面１８ａ（図２（Ｃ）参照）から主表面１０ａに対し鉛直方向に、１００から２００ｎｍの範囲内の深さに掘り下げて、トレンチの上端の縁部１６７を露出させる。尚、ここでのトレンチの上端の縁部１６７とは、トレンチの側壁面１６ｂと基板の主表面１０ａとによって形成された稜線及びその近傍を含む領域、すなわち角領域をいう。
【００３８】
このようにして、トレンチの底面１６ａ及びトレンチの底面の縁部１６５上を覆う一方で、トレンチの上端の縁部１６７を露出させる、第１熱酸化膜１８１をプレ第１熱酸化膜の残部で形成することができる。
【００３９】
続いて、第２熱酸化膜の形成を、以下の手順で行う。
【００４０】
先ず、第２エッチングによって露出された、トレンチの側壁面１６ｂ上の上述の中途位置Ｐから基板の主表面１０ａ上にまでにわたって、第２熱酸化膜であるシリコン酸化膜２２を、高温ドライ酸化で形成する（図３（Ａ））。
【００４１】
ドライ酸化とは、半導体基板を乾燥酸素雰囲気中で加熱して、半導体基板表面を熱酸化させる方法をいう。また、高温ドライ酸化とは、一般的に、基板の加熱温度Ｔd（℃）を８００から１２００℃の範囲内で行うドライ酸化をいい、ここでは、基板の加熱温度Ｔd（℃）を、１０００℃以上で行うのが好ましい。
【００４２】
そこで、基板の加熱温度を１１００℃程度として高温ドライ酸化を行い、トレンチの側壁面１６ｂ上の位置Ｐから基板の主表面１０ａ上にわたって、第２熱酸化膜２２を２０から４０ｎｍの膜厚で形成する。このとき、第１熱酸化膜１８１上に残存している耐エッチング膜２０は、第１熱酸化膜１８１上に第２熱酸化膜２２が形成されるのを防止する酸化防止膜として機能するため、第２熱酸化膜の形成後も、トレンチの底の縁部１６５にはファセットは殆ど発生していない。
【００４３】
このようにして、高温ドライ酸化によって、トレンチの側壁面１６ｂ上の位置Ｐから基板の主表面１０ａ上にわたって実質的に均一な膜厚を有する第２熱酸化膜２２を形成することにより、トレンチ上端の縁部１６７の熱酸化膜が薄膜化するのを抑制することができる。
【００４４】
続いて、第２熱酸化膜２２上に、保護膜としてのシリコン窒化膜２４を、ジクロロシランガスを主体（主成分）ガスとするＬＰ−ＣＶＤ法を用いて、２０から４０ｎｍの範囲内の膜厚で形成する（図３（Ｂ））。ここでは、通常、アクティブ領域５０にシリコン窒化膜を形成する際に必要なパッド酸化膜の形成を、第２熱酸化膜２２の形成によって兼用することができる。
【００４５】
続いて、シリコン窒化膜２４上に、素子分離部形成領域５５のシリコン窒化膜の表面を露出させるマスクをホトリソ・エッチングによってパターニング形成する（不図示）。その後、露出された部分のシリコン窒化膜２４を、熱リン酸を用いたウェットエッチングによって除去する（図３（Ｃ））。
【００４６】
続いて、例えば、ＨＤＰ−ＣＶＤ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ−ＣＶＤ）法によって、トレンチ１６内を充填しかつシリコン窒化膜２４が覆われるように、絶縁膜２６を膜厚５５０から７００ｎｍの範囲内で堆積させる（図３（Ｄ））。
【００４７】
続いて、ストッパ膜であるシリコン窒化膜２４の表面が露出されるように、ＣＭＰ法を用いてシリコン酸化膜２６を研磨した後（図４（Ａ））、熱リン酸を用いたウェットエッチングによってシリコン窒化膜２４除去することにより素子分離部６０を形成する（図４（Ｂ））。この素子分離部６０は、トレンチ内に残存している絶縁膜の部分で形成される。
【００４８】
上述した説明から明らかなように、この実施の形態によれば、ウェット酸化によってトレンチの底の縁部に第１熱酸化膜を形成し、ドライ酸化によってトレンチの上端の縁部に第２熱酸化膜を形成することができる。
【００４９】
その結果、トレンチの底の縁部の熱酸化膜に発生するファセット、及びトレンチの上端の縁部の熱酸化膜の薄膜化を、同時に克服することができる。
【００５０】
すなわち、各縁部に対する熱酸化膜の形成を、それぞれの縁部に適した熱酸化条件で個別に行うことにより、トレンチの上端の縁部の電界集中や接合リーク電流が抑制された、従来よりも高信頼性な半導体装置を得ることができる。
【００５１】
尚、この発明は、上述した実施の形態のみに限定されず、種々の条件を任意好適に組み合わせこの発明に適用することができる。
【図面の簡単な説明】
【００５２】
【図１】この発明の実施の形態の半導体装置の製造工程の説明に供する概略断面図（その１）である。
【図２】この発明の実施の形態の半導体装置の製造工程の説明に供する概略断面図（その２）である。
【図３】この発明の実施の形態の半導体装置の製造工程の説明に供する概略断面図（その３）である。
【図４】この発明の実施の形態の半導体装置の製造工程の説明に供する概略断面図（その４）である。
【符号の説明】
【００５３】
１０：シリコン基板（半導体基板）
１０ａ：シリコン基板の主表面（基板の主表面）
１２：シリコン酸化膜（パッド酸化膜）
１３：トレンチ形成用マスク
１４：シリコン窒化膜
１５：開口
１６：トレンチ（溝）
１６ａ：トレンチの底面
１６ｂ：トレンチの側壁面
１６ｃ：トレンチの内面
１８：プレ第１熱酸化膜
１８ａ：プレ第１熱酸化膜の表面
２０：シリコン窒化膜（耐エッチング膜及び酸化防止膜）
２２：シリコン酸化膜（第２熱酸化膜）
２４：シリコン窒化膜（保護膜）
２６：シリコン酸化膜（絶縁膜）
５０：素子形成領域（アクティブ領域）
５５：素子分離部形成領域（フィールド領域）
６０：素子分離部
１６５：トレンチの底の縁部
１６７：トレンチの上端の縁部
１８１：シリコン酸化膜（第１熱酸化膜）
【図１】
2005108979.tif 000003
【図２】
2005108979.tif 000004
【図３】
2005108979.tif 000005
【図４】
2005108979.tif 000006