(57)【要約】【課題】 テール電流の小さい、高速のスイッチング速度が実現された絶縁ゲート型バイポーラトランジスタおよびその製造方法を提供する。【解決手段】 ＩＧＢＴ１０は、Ｐ型のコレクタ領域１１とＰ型ベース領域１４との間にＮ型のバッファ領域１２を備える。バッファ領域１２は、ヒ素をドナー不純物として含んで構成される。バッファ領域１２は、５×１０１７ｃｍ−３以上の比較的高い不純物濃度を有し、２〜１０μｍの比較的薄い厚みで形成されている。【選択図】 図１
2005158804.tif 000002
【特許請求の範囲】
【請求項１】
Ｐ型コレクタ領域と、
前記Ｐ型コレクタ領域上に形成されたＮ型バッファ領域と、
前記Ｎ型バッファ領域上に形成され、前記Ｎ型バッファ領域よりも不純物濃度の低いＮ型ベース領域と、
前記Ｎ型ベース領域の表面領域に島状に形成されたＰ型ベース領域と、
前記Ｐ型ベース領域の表面領域に島状に形成されたＮ型エミッタ領域と、
を備え、
前記Ｎ型バッファ領域は、ドナー不純物としてヒ素を含み、２μｍ〜１０μｍの厚みを有し、且つ５×１０１７ｃｍ−３以上の不純物濃度を有する、ことを特徴とする絶縁ゲート型バイポーラトランジスタ。
【請求項２】
前記Ｎ型バッファ領域には電子線照射が施されていない、ことを特徴とする請求項１に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項３】
前記Ｎ型バッファ領域のドナー不純物の不純物濃度は、前記Ｐ型コレクタ領域のアクセプタ不純物の不純物濃度よりも高い、ことを特徴とする請求項１または２に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項４】
前記Ｎ型バッファ領域は、エピタキシャル成長層から構成される、ことを特徴とする請求項１乃至３のいずれか１項に記載の絶縁ゲート型バイポーラトランジスタ。
【請求項５】
Ｐ型コレクタ領域と、前記Ｐ型コレクタ領域上に形成されたＮ型バッファ領域と、前記Ｎ型バッファ領域上に形成され、前記Ｎ型バッファ領域よりも不純物濃度の低いＮ型ベース領域と、前記Ｎ型ベース領域の表面領域に島状に形成されたＰ型ベース領域と、前記Ｐ型ベース領域の表面領域に島状に形成されたＮ型エミッタ領域と、を備えた絶縁ゲ一ト型バイポーラトランジスタの製造方法であって、
前記Ｎ型バッファ領域を、ドナー不純物としてヒ素を５×１０１７ｃｍ−３以上の不純物濃度で用い、２μｍ〜１０μｍの厚みで形成する、ことを特徴とする絶縁ゲート型バイポーラトランジスタの製造方法。
【請求項６】
前記Ｎ型バッファ領域を、エピタキシャル成長法により形成する、ことを特徴とする請求項５に記載の絶縁ゲート型バイポーラトランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）およびその製造方法に関する。
【背景技術】
【０００２】
絶縁ゲード型バイポーラトランジスタ（Insulated Gate Bipolar Transistor；以下、ＩＧＢＴ）は、電界効果トランジスタの高い入力インピーダンスと、バイポーラトランジスタの高い電流ドライブ能力とを備え、特に、電力用スイッチング素子として好適に用いられる。
【０００３】
ＩＧＢＴは、素子を流れる電流密度が大きくなると寄生サイリスタがオンしてラッチアップ状態となりやすく、この場合には素子破壊を招く。このため、ラッチアップの発生を抑制するため、バッファ領域を設けた素子構造が開発されている（特許文献1参照）。
【特許文献１】特開平５−５５５８３号公報
【０００４】
バッファ領域を備えた従来のＩＧＢＴの素子断面を図３に示す。図３に示すＩＧＢＴ１１０は、Ｐ型のコレクタ領域１１１と、コレクタ領域１１１上に設けられた比較的不純物濃度の高いＮ＋型のバッファ領域１１２と、バッファ領域１１２上に設けられた比較的不純物濃度の低いＮ型ベース領域１１３と、Ｎ型ベース領域１１３の表面領域に島状に設けられたＰ型ベース領域１１４と、Ｐ型ベース領域１１４の表面領域に島状に設けられたＮ型のエミッタ領域１１５と、を有する半導体基体１１６を備える。
コレクタ領域１１１はコレクタ電極１１７と電気的に接続され、エミッタ領域１１５はエミッタ電極１１８に電気的に接続されている。また、Ｎ型ベース領域１１３とエミッタ領域１１５とに挟まれたＰ型ベース領域１１４の上方には、ゲート絶縁膜１１９を介してゲート電極１２０が設けられている。
【０００５】
上記ＩＧＢＴ１１０において、バッファ領域１１２は、コレクタ領域１１１からＮ型ベース領域１１３に注入される正孔の量を適正化（抑制）し、上述したラッチアップを防止する機能を有する。すなわち、バッファ領域１１２を形成せずに、コレクタ領域１１１上にＮ型ベース領域１１３を直接形成した場合には、コレクタ領域１１１からＮ型ベース領域１１３内に必要以上に正孔が注入され、ラッチアップが発生しやすくなる。バッファ領域１１２は、このようなラッチアップを抑制し、素子の信頼性を向上させる。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、バッファ領域１１２を備えた上記ＩＧＢＴ１１０には、いわゆるテール電流が大きく、スイッチング速度が遅くなりやすいという問題がある。ゲート電極に印加する電圧をしきい値電圧Ｖｔｈ以下にして素子をオフすると、Ｎ型ベース領域１１３とＰ型ベース領域１１４との界面に形成されるＰＮ接合が逆方向バイアスされ、このＰＮ接合から空乏層がＮ型ベース領域１１３に広がる。このとき、Ｎ型ベース領域１１３に蓄積された少数キャリア（正孔）はＰ型ベース領域１１４を介して排出される。しかし、空乏層はバッファ領域１１２には実質的に広がらないため、バッファ領域１１２内に蓄積されたキャリアは排出されない。このため、バッファ領域１１２に蓄積された少数キャリアが再結合するまで電流（テール電流）が流れ続け、結果、ＩＧＢＴ１１０のスイッチング速度は遅いものとなる。
【０００７】
また、ＩＧＢＴ１１０のバッファ領域１１２は一般的にリンから形成される。しかし、リンは拡散しやすく、素子の作成プロセス中の熱によりＮ型ベース領域１１３に拡散が進みやすい。このため、ＩＧＢＴ１１０として完成した時には比較的不純物濃度の低いバッファ領域１１２が厚く形成される。結果、正孔がより蓄積されると共に、その正孔が再結合して消滅するまでの時間も要し、テール電流が大きい構造となってしまう。
【０００８】
さらに、上記のように、バッファ領域１１２には、Ｎ型ベース領域１１３への正孔の注入を抑制するという重要な働きがある。このため、熱履歴を見越して予め厚さを薄くしておく場合には、リンの濃度をより上げておく必要がある。ところが、その場合には、他の層との濃度勾配が急峻になる分、より多く拡散が進んでしまう。このため、最終的にはバッファ領域１１２が厚くなり、不純物濃度も十分に高くできず、テール電流が長くなりやすい構造となってしまう。
【０００９】
一方で、テール電流を短くするための方法として、電子線照射や重金属拡散等を行うこともあるが、これらの方法では素子内部に一様に欠陥が生じるため、ＩＧＢＴ１１０にとって重要な特性であるコレクタ−エミッタ間電圧ＶＣＥ（ｓａｔ）が大きくなったり、しきい値電圧Ｖｔｈが低下したり、コレクタ−エミッタ間に逆方向電圧を加えた時の漏れ電流が大きくなるといった特性の悪影響ばかりでなく、実働高温時の特性変化が大きい等の弊害も発生してしまう。更に、高温動作時において、スイッチングロスが著しく増大するという問題も発生する。
【００１０】
このように、リンから形成したバッファ領域を備える従来のＩＧＢＴには、高不純物濃度のバッファ領域を比較的薄く設けることが難しく、素子特性を良好に維持しつつ、テール電流を小さくし、スイッチング速度の高速化を図りにくい、という問題があった。
【００１１】
上記問題を解決するため、本発明は、高速のスイッチング速度を有する絶縁ゲート型バイポーラトランジスタおよびその製造方法を提供することを目的とする。
また、本発明は、テール電流の小さい絶縁ゲート型バイポーラトランジスタおよびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１２】
上記目的を達成するため、本発明の第１の観点にかかる絶縁ゲート型バイポーラトランジスタは、
Ｐ型コレクタ領域と、
前記Ｐ型コレクタ領域上に形成されたＮ型バッファ領域と、
前記Ｎ型バッファ領域上に形成され、前記Ｎ型バッファ領域よりも不純物濃度の低いN型ベース領域と、
前記Ｎ型ベース領域の表面領域に島状に形成されたＰ型ベース領域と、
前記Ｐ型ベース領域の表面領域に島状に形成されたＮ型エミッタ領域と、
を備え、
前記Ｎ型バッファ領域は、ドナー不純物としてヒ素を含み、２μｍ〜１０μｍの厚みを有し、且つ５×１０１７ｃｍ−３以上の不純物濃度を有する。
【００１３】
上記構成においてＮ型バッファ領域は、一般的なリン等ではなく、ヒ素を用いて形成される。ヒ素は、リン等と比較して拡散係数が一桁程度小さいため、高不純物濃度の、２〜１０μｍという薄いＮ型バッファ領域を、プロセス中の熱処理による拡散を抑えて容易に形成することができる。Ｎ型ベース領域が比較的薄く且つ不純物濃度の高いＮ型バッファ領域を介してＰ型コレクタ領域に接しているので、Ｎ型バッファ領域に蓄積されるキャリア（正孔）の総量が相対的に少ない。また、蓄積キャリアの再結合時間も短縮化される。このため、良好な電気的特性を維持しつつ、いわゆるテール電流を減少させ、高速のスイッチング速度を実現することができる。
【００１４】
即ち、Ｎ型バッファ領域の厚みを２μｍ以上にしているため、Ｎ型ベース領域への正孔の注入を効果的に抑制でき、ラッチアップを良好に防止できる。一方、Ｎ型バッファ領域の厚みを１０μｍ以下にしているため、Ｎ型ベース領域への正孔の注入が過度に抑制されることがなく、高い電流ドライブ能力が維持される。更に、Ｎ型バッファ層の不純物濃度が５×１０１７ｃｍ−３以上になっているため、Ｎ型バッファ領域の厚み増大に伴うキャリア蓄積総量の増加量に比較して、ドナー不純物総量の増加量を大きくできる。結果、厚みが２μｍ〜１０μｍのバッファ領域の介在によりスイッチングスピードの高速化が可能である。
【００１５】
上記構成の絶縁ゲート型バイポーラトランジスタにおいて、前記Ｎ型バッファ領域のドナ一不純物の不純物濃度は、前記Ｐ型コレクタ領域のアクセプタ不純物の不純物濃度よりも高いことが好ましい。
Ｎ型バッファ領域のドナー不純物濃度をＰ型コレクタ領域のアクセプタ不純物濃度よりも高くすることで、Ｎ型バッファ領域によって、Ｐ型コレクタ領域からＮ型ベース領域に注入される正孔の量を効果的に抑制できる。この結果、ラッチアップを確実に防止できる。また、Ｎ型バッファ領域のドナー不純物濃度をＰ型コレクタ領域のアクセプタ不純物濃度よりも高くすることで、Ｎ型バッファ領域の厚みをさらに薄くすることができる。この結果、素子の設計自由度が高まる。
【００１６】
上記構成の絶縁ゲート型バイポーラトランジスタにおいて、前記Ｎ型バッファ領域は、エピタキシャル成長層から構成されることが好ましい。
エビタキシャル成長により形成されたＮ型バッファ領域は、Ｐ型コレクタ領域側のドナー不純物も相対的に高く設定できる。このため、その厚みを同じに設定したときには、Ｎ型バッファ領域を不純物拡散によって形成する場合に比較して、ドナー不純物の総量を多くすることができ、蓄積キャリアの再結合が促進され、テール電流をより小さくすることができる。また、Ｎ型バッファ領域内のドナー不純物濃度の総量を同じに設定したときは、Ｎ型バッファ領域を不純物拡散によって形成する場合に比較して、バッファ領域の厚みを薄くできるので、蓄積キャリアの総量を少なくでき、この場合もテール電流を小さくできる。
【００１７】
上記目的を達成するため、本発明の第２の観点にかかる絶縁ゲート型バイポーラトランジスタの製造方法は、
Ｐ型コレクタ領域と、前記Ｐ型コレクタ領域上に形成されたＮ型バッファ領域と、前記Ｎ型バッファ領域上に形成され、前記Ｎ型バッファ領域よりも不純物濃度の低いＮ型ベース領域と、前記Ｎ型ベース領域の表面領域に島状に形成されたＰ型ベース領域と、前記Ｐ型ベース領域の表面領域に島状に形成されたＮ型エミッタ領域と、を備えた絶縁ゲート型バイポーラトランジスタの製造方法であって、
前記Ｎ型バッファ領域を、ドナー不純物としてヒ素を５×１０１７ｃｍ−３以上の不純物濃度で用い、２μｍ〜１０μｍの厚みで形成する。
【００１８】
上記方法においてＮ型バッファ領域は、一般的なリン等ではなく、ヒ素を用いて形成される。ヒ素は、リン等と比較して拡散係数が一桁程度小さいため、高不純物濃度の、２〜１０μｍという薄いＮ型バッファ領域を、プロセス中の熱処理による拡散を抑えて容易に形成することができる。Ｎ型ベース領域が高不純物濃度の比較的薄いＮ型バッファ領域を介してＰ型コレクタ領域に接しているので、Ｎ型バッファ領域に蓄積されるキャリア（正孔）の総量を相対的に小さくでき且つキャリアの再結合時間も短縮できる。このため、いわゆるテール電流を減少させ、高速のスイッチング速度を実現することができる。
また、Ｎ型ベース領域が、５×１０１７ｃｍ−３以上の高不純物濃度を有する厚み２μｍ以上のＮ型バッファ領域を介してＰ型コレクタ領域に接していることから、素子動作時にＰ型コレクタ領域からＮ型ベース領域に注入される正孔の量は効果的に抑制される。この結果、いわゆるラッチアップは効果的に防止される。更に、Ｎ型バッファ領域の厚みが１０μｍ以下になっているため、高い電流ドライブ能力を有する。
【００１９】
上記絶縁ゲート型バイポーラトランジスタの製造方法において、前記Ｎ型バッファ領域を、エピタキシャル成長法により形成することが好ましい。
エピタキシャル成長により形成されたＮ型バッファ領域は、Ｐ型コレクタ領域側のドナー不純物も相対的に高く設定できる。このため、その厚みを同じに設定したときには、Ｎ型バッファ領域を不純物拡散によって形成する場合に比較して、ドナー不純物の総量を多くすることができ、蓄積キャリアの再結合が促進され、テール電流をより小さくすることができる。また、Ｎ型バッファ領域内のドナー不純物濃度の総量を同じに設定したときは、Ｎ型バッファ領域を不純物拡散によって形成する場合に比較して、バッファ領域の厚みを薄くできるので、蓄積キャリアの総量を少なくでき、この場合もテール電流を小さくできる。
【発明の効果】
【００２０】
本発明によれば、高速のスイッチング速度を有する絶縁ゲート型バイポーラトランジス夕およびその製造方法が提供される。
また、本発明によれば、テール電流の小さい絶縁ゲート型バイポーラトランジスタおよびその製造方法が提供される。
【発明を実施するための最良の形態】
【００２１】
本発明の実施の形態にかかる絶縁ゲート型バイポーラトランジスタ（Insulated Gate Bipolar Transistor；以下、ＩＧＢＴ）について、以下、図面を参照しつつ詳細に説明する。
【００２２】
図１に本実施の形態にかかるＩＧＢＴの素子断面図を示す。図１に示すＩＧＢＴ１０は、Ｐ型のコレクタ領域１１と、バッファ領域１２と、Ｎ型ベース領域１３と、Ｐ型ベース領域１４と、エミッタ領域１５と、を有する半導体基体１６を備える。
【００２３】
コレクタ領域１１は、ボロン等のＰ型の不純物が拡散された不純物拡散領域から構成され、例えば、Ｐ型のシリコン半導体基板から構成される。コレクタ領域１１は、例えば、１００〜３００μｍ程度の厚さ、１×１０１８ｃｍ−３程度の不純物濃度で形成されている。コレクタ領域１１は半導体基体１６の一面を構成し、その一面上にはアルミニウム等からなるコレクタ電極１７が設けられている。
【００２４】
バッファ領域１２は、コレクタ領域１１の一面上に形成されたＮ型の半導体領域から構成される。バッファ領域１２は、コレクタ領域１１を構成する半導体基板上にエピタキシャル成長法により形成される。バッファ領域１２は、ヒ素（Ａｓ）を比較的高濃度、即ち、５×１０１７ｃｍ−３以上の濃度で含み、比較的薄い厚み、即ち２μｍ以上、１０μｍ以下、好ましくは２μｍ以上、５μｍ以下の厚みで形成されている。
また、バッファ領域１２のドナー不純物濃度は、コレクタ領域１１のアクセプタ不純物の濃度よりも高い濃度に設定されている。
【００２５】
Ｎ型ベース領域１３は、バッファ領域１２の一面上に形成された、リン等のＮ型不純物が拡散された不純物拡散領域から構成される。Ｎ型ベース領域１３は、バッファ領域１２上にエピタキシャル成長法を用いて形成することもできる。Ｎ型ベース領域１３は、バッファ領域１２よりも低い不純物濃度、例えば、１×１０１４ｃｍ−３程度の不純物濃度、５０μｍ程度の厚さで形成される。
【００２６】
Ｐ型ベース領域１４は、Ｎ型ベース領域１３の表面領域に島状に１または複数形成され、ボロン等のＰ型不純物が拡散された不純物拡散領域から構成される。Ｐ型ベース領域１４は、例えば、１×１０１７ｃｍ−３程度の不純物濃度で、例えば、４μｍ程度の拡散深さで形成される。
【００２７】
エミッタ領域１５は、Ｐ型ベース領域１４の表面領域に形成され、リン等のＮ型不純物が拡散された不純物拡散領域から構成される。エミッタ領域１５は、例えば、１×１０１９ｃｍ−３程度の不純物濃度で、例えば、０．５μｍ程度の拡散深さで形成される。エミッタ領域１５は、アルミニウム等から構成されるエミッタ電極１８と電気的に接続されている。
【００２８】
エミッタ領域１５とＮ型ベース領域１３とに挟まれたＰ型ベース領域１４（チャネル領域）の上には、シリコン系膜等の絶縁膜１９を介して、ポリシリコン等から構成されるゲート電極２０が形成されている。
【００２９】
上記構成のＩＧＢＴ１０において、バッファ領域１２は、素子のラッチアップの発生を抑制し、素子の信頼性を高めるために設けられている。具体的には、オフ時に、ＩＧＢＴ１０のコレクタ−エミッタ間にはしきい値電圧Ｖｔｈ以下の電圧が印加される。このとき、バッファ領域１２は、オフ過程でコレクタ領域１１からＮ型ベース領域１３に注入される正孔の量を適正化（抑制）し、ラッチアップの発生を抑制する。すなわち、バッファ領域１２を形成せずに、コレクタ領域１１上にＮ型ベース領域１３を直接形成すると、コレクタ領域１１からＮ型ベース領域１３内に必要以上に正孔が注入され、ラッチアップが発生しやすくなる。バッファ領域１２はかかる事態を防ぎ、ラッチアップの発生を抑制し、素子の信頼性を向上させる。
【００３０】
ここで、ラッチアップとは以下のような現象をいう。ＩＧＢＴ１０には、Ｎ型ベース領域１３、Ｐ型ベース領域１４およびＮ型エミッタ領域１５から寄生ＮＰＮトランジスタが形成される。このＮＰＮトランジスタがコレクタ領域１１、バッファ領域１２、Ｎ型ベース領域１３およびＰ型ベース領域１４からなるＰＮＰトランジスタとともに寄生サイリスタを構成し、このサイリスタが動作してしまうと、オフ時にこのサイリスタを流れる電流を阻止することができなくなり、ＩＧＢＴ１０は熱暴走して破壊されてしまう。
【００３１】
しかし一方で、バッファ領域１２を設けることにより、ＩＧＢＴ１０のスイッチング速度は一般的に遅くなる。すなわち、オフ時には、Ｎ型ベース領域１３とＰ型ベース領域１４との界面に形成されるＰＮ接合は逆方向バイアスされ、このＰＮ接合から空乏層がＮ型ベース領域１３に広がる。このとき、Ｎ型ベース領域１３に蓄積されたキャリア（正孔）はＰ型ベース領域１４を介してエミッタ電極１８から排出される。しかし、空乏層はバッファ領域１２には実質的に広がらないため、バッファ領域１２内に蓄積されたキャリアは排除されない。このため、バッファ領域１２に蓄積されたキャリアが再結合するまで、電流（いわゆるテール電流）が流れ続ける。この結果、ＩＧＢＴ１０のスイッチング速度は遅いものとなる。
【００３２】
したがって、バッファ領域１２に蓄積されるキャリアを少なくするためには、バッファ領域１２はできるだけ薄い方が好ましい。また、バッファ領域１２に蓄積されたキャリアの再結合を早めるためには、バッファ領域１２の不純物濃度を高くするのが好ましい。しかし、バッファ領域１２は一般的にリンから形成される。リンは拡散係数が比較的高いため、素子形成プロセスにおける熱処理で拡散しやすい。このため、たとえバッファ領域１２を薄く且つ高不純物濃度で形成しても、拡散によりＩＧＢＴ１０の完成時にはバッファ領域１２の最終的な厚みも厚くなり、且つ不純物濃度も低くなってしまう。
【００３３】
しかし、本実施の形態にかかるＩＧＢＴ１０では、バッファ領域１２をヒ素を用いて形成している。このため、素子形成工程中の熱処理による不純物（ヒ素）の拡散によるバッファ領域１２の実質的な拡大は抑制される。
【００３４】
詳細には、ヒ素の拡散係数はリンと比較して一桁程度低くなっており、したがって、バッファ領域１２の形成後のＮ型ベース領域１３、Ｐ型ベース領域１４およびエミッタ領域１５等を形成する際の熱処理によって、ドナー不純物がＮ型ベース領域１３に拡散して、バッファ領域１２が厚く形成されることは防止される。これにより、オフ時のバッファ領域１２の正孔の蓄積量を低減させ且つ、正孔の再結合を促進してテール電流を小さくすることができ、結果、スイッチング速度の高速化が図れる。
【００３５】
さらに、ヒ素のシリコンへの固溶度はリンの固溶度と同等もしくはこれよりも高いことから、ヒ素を用いて高濃度、好ましくは、５×１０１７ｃｍ−３以上の濃度のバッファ領域１２を形成できるため、比較的薄い、例えば、厚さ２〜５μｍのバッファ領域１２を形成した場合でもホールの注入は効果的に抑制され、ラッチアップが防止される。バッファ領域１２の薄層化により、キャリアの蓄積量はさらに低減でき、よって、高い素子信頼性を維持しつつ、スイッチング速度の高速化が図れる。
【００３６】
さらに、バッファ領域１２をエピタキシャル成長によって形成していることから、不純物拡散によって形成した場合に比較して、不純物濃度の勾配をより急峻にすることができる。すなわち、コレクタ領域１１とバッファ領域１２との接合界面をいわゆる階段接合とすることができ、薄いバッファ領域１２によってホール注入をより効果的に抑制し、ラッチアップ耐量を一段と向上させることができる。
【００３７】
このようなヒ素を用いてバッファ領域１２を形成する素子構成は、リン等の他の不純物を用いる場合と同じ工程で実質的な工程数の増加を伴うことなく形成可能である。したがって、テール電流を小さくするための電子線照射等を必要とせず、また勿論、電子線照射等による素子内部の欠陥形成等が発生することはない。したがって、ヒ素をバッファ領域１２に用いることにより、コレクタ−エミッタ間電圧ＶＣＥ（ｓａｔ）の上昇、しきい値電圧Ｖｔｈの低下、漏れ電流の増加等を伴うことなく、テール電流の減少、すなわち、スイッチング速度の向上を図れる。また、高温動作時にスイッチングロスが増加するという問題も発生しない。
【００３８】
以下、上記構成のＩＧＢＴ１０の製造方法について図面を参照して説明する。図２（ａ）〜（ｃ）に、本実施の形態にかかるＩＧＢＴ１０の製造プロセスを示す。なお、以下に示すものは一例であり、同様の結果物が得られるのであればこれに限られない。
まず、ボロン等のＰ型不純物が導入されたＰ型の半導体基板３０を用意する。次いで、図２（ａ）に示すように、一般的なエピタキシャル成長法を用いて、半導体基板３０上にＮ型不純物としてヒ素を含むエピタキシャル成長層（バッファ領域１２）を形成する。
【００３９】
次いで、図２（ｂ）に示すように、エピタキシャル成長法を用いて、バッファ領域１２の上にリン等のＮ型不純物を含むＮ型ベース領域１３を形成する。バッファ領域１２およびＮ型ベース領域１３は同一装置内で連続的に形成してもよい。
次いで、Ｎ型ベース領域１３の表面領域にＰ型不純物およびＮ型不純物を連続的に選択的に拡散させて、図２（ｃ）に示すように、Ｐ型ベース領域１４およびエミッタ領域１５を順次形成する。
その後、上記のようにして得られた半導体基体１６に、コレクタ電極１７、エミッタ電極１８、ゲート電極２０等を形成して図１に示すようなＩＧＢＴ１０が得られる。
【００４０】
本発明は、上記実施の形態に限られず、種々の変更、変形等が可能である。
例えば、上記実施の形態ではバッファ領域１２は、エピタキシャル成長層であるとしたが、これに限らず、拡散法により形成された拡散層であってもよい。この場合、Ｐ型の半導体基板の一面に、所定深さ、好ましくは、５μｍ以下の拡散深さでヒ素を拡散させ、これにより、コレクタ領域１１とバッファ領域１２とを形成すればよい。
【図面の簡単な説明】
【００４１】
【図１】本発明の実施の形態に係るＩＧＢＴの断面構成を示す図である。
【図２】本発明の実施の形態に係るＩＧＢＴの製造プロセスを示す図である。
【図３】従来のＩＧＢＴの断面構成を示す図である。
【符号の説明】
【００４２】
１０  ＩＧＢＴ
１１  コレクタ領域
１２  バッファ領域
１３  Ｎ型ベース領域
１４  Ｐ型ベース領域
１５  エミッタ領域
１６  半導体基体
【図１】
2005158804.tif 000003
【図２】
2005158804.tif 000004
【図３】
2005158804.tif 000005