(57)【要約】【課題】ＳＯＮＯＳ構造を有する不揮発性メモリ素子を製造する方法を提供する。【解決手段】電荷トラップ層としてのシリコン窒化膜とコントロールゲート電極としてのポリシリコン膜とが電気的に絶縁される構造を形成する。まず、半導体基板上にトンネリング層及び電荷トラップ層としてのシリコン酸化膜−シリコン窒化膜パターンを形成する。次に、酸化工程を行ってシリコン窒化膜パターンの上部及び側面上に遮蔽層としてのシリコン窒化酸化膜と、半導体基板の露出表面上にゲート絶縁膜とを形成する。そして、シリコン窒化酸化膜及びゲート絶縁膜上にコントロールゲート電極を形成する。【選択図】  図５
2005108864.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上にそれぞれトンネリング層及び電荷トラップ層としてのシリコン酸化膜及びシリコン窒化膜パターンを形成する段階と、
酸化工程を行って前記シリコン窒化膜パターンの上部及び側面上に遮蔽層としてのシリコン窒化酸化膜と、前記半導体基板の露出表面上にゲート絶縁膜とを形成する段階と、
前記シリコン窒化酸化膜及び前記ゲート絶縁膜上にコントロールゲート電極を形成する段階と、を含むことを特徴とする不揮発性メモリ素子の製造方法。
【請求項２】
前記シリコン酸化膜及びシリコン窒化膜パターンを形成する段階は、
前記半導体基板上にシリコン酸化膜を形成する段階と、
前記シリコン酸化膜上にシリコン窒化膜を形成する段階と、
前記シリコン窒化膜上にフォトレジスト膜パターンを形成する段階と、
前記フォトレジスト膜パターンをエッチングマスクとしたエッチング工程を行って前記半導体基板表面の一部が露出するように前記シリコン窒化膜及びシリコン酸化膜を順次にエッチングする段階と、
前記フォトレジスト膜パターンを除去する段階と、を含むことを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
【請求項３】
前記シリコン酸化膜は熱酸化方法を使用して形成することを特徴とする請求項２に記載の不揮発性メモリ素子の製造方法。
【請求項４】
前記シリコン窒化膜は化学気相蒸着法を使用して形成することを特徴とする請求項２に記載の不揮発性メモリ素子の製造方法。
【請求項５】
前記シリコン窒化膜の厚さは形成しようとする電荷トラップ層の所望の厚さよりもさらに厚く形成することを特徴とする請求項２に記載の不揮発性メモリ素子の製造方法。
【請求項６】
前記酸化工程はラジカル酸化工程であることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
【請求項７】
前記ラジカル酸化工程はプラズマ法によって酸素ラジカルを生成することを特徴とする請求項６に記載の不揮発性メモリ素子の製造方法。
【請求項８】
前記ラジカル酸化工程は高温のウェット酸化方法によって酸素ラジカルを生成することを特徴とする請求項６に記載の不揮発性メモリ素子の製造方法。
【請求項９】
前記高温のウェット酸化方法は５００〜１１５０℃で行うことを特徴とする請求項８に記載の不揮発性メモリ素子の製造方法。
【請求項１０】
前記ゲート絶縁膜の厚さは前記シリコン窒化酸化膜の厚さの２倍になるようにすることを特徴とする請求項１に記載の不揮発性メモリ素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、不揮発性メモリ素子の製造方法に係り、特にＳＯＮＯＳ（Ｓｉｌｉｃｏｎ−Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ−Ｓｉｌｉｃｏｎ）構造を有する不揮発性メモリ素子の製造方法に関する。
【０００２】
【従来の技術】
データを貯蔵するために使われる半導体メモリ素子は、一般的に、揮発性または不揮発性メモリ素子に区別できる。揮発性メモリ素子は電源供給が中断されることによって貯蔵されたデータが消失するが、不揮発性メモリ素子は電源供給が中断されても貯蔵されたデータを維持する。したがって、携帯電話システム、音楽及び／または映像データを貯蔵するためのメモリカード及びその他の応用装置でのように、電源を常に使用できなかったり、よく中断されたり、または低いパワーの使用が要求されたりする状況では不揮発性メモリ素子の方が幅広く使われる。
【０００３】
一般的に不揮発性メモリ素子のセルトランジスタは積層されたゲート構造を有する。積層されたゲート構造は、セルトランジスタのチャンネル領域の上に順次に積層されたゲート絶縁膜、フローティングゲート電極、ゲート間絶縁膜及びコントロールゲート電極を含む。一方、ＳＯＮＯＳ構造を有する不揮発性メモリ素子は、内部にチャンネル領域の形成されるシリコン膜、トンネリング層を形成する酸化膜、遮蔽層として使われる窒化膜、及びコントロールゲート電極として使われるシリコン膜を有する。
【０００４】
図１は、従来のＳＯＮＯＳ構造を有する不揮発性メモリ素子の問題点を説明するために示す断面図である。
【０００５】
図１を参照すれば、半導体基板１００上にＯＮＯ膜１１０が配置される。半導体基板１００はソース領域またはドレーン領域に使われる高濃度の不純物領域を有する。前記ＯＮＯ膜１１０は、トンネリング層としての第１シリコン酸化膜１１２と、電荷トラップ層としてのシリコン窒化膜１１４と、そして、遮蔽層としての第２シリコン酸化膜１１６とが順次に積層された構造を有する。隣接したＯＮＯ膜１１０の間の半導体基板１００上にはゲート絶縁膜１２０が配置される。そして、ＯＮＯ膜１１０及びゲート絶縁膜１２０の上にはコントロールゲート電極１３０が配置される。
【０００６】
このような不揮発性メモリ素子をプログラムするためには、コントロールゲート電極１３０に正のバイアスを印加し、不純物領域１０２に適切なバイアスを印加する。すると、半導体基板１００からの熱電子が電荷トラップ層１１４の電荷トラップ領域中にトラップされ、これによってセルのスレショルド電圧が変更される。前記不揮発性メモリ素子を消去するためには、コントロールゲート電極１３０に負のバイアスを印加し、不純物領域１０２に適切なバイアスを印加する。すると半導体基板１００からのホールも電荷トラップ層１１４の電荷トラップ領域にトラップされて、既に電荷トラップ領域内にある余分の電子と再結合し、これによってセルのスレショルド電圧が変更される。
【０００７】
従来の不揮発性メモリ素子を製造するためには、まず半導体基板１００上にＯＮＯ膜１１０を形成する。そして、ＯＮＯ膜１１０の間の半導体基板１００上にゲート絶縁膜１２０を形成する。次いで、全面にコントロールゲート電極１３０を形成する。
【０００８】
ところが、このような従来の方法によって不揮発性メモリ素子を製作すれば、電荷トラップ層としてのシリコン窒化膜１１４とコントロールゲート電極１３０との接する部分Ａが発生する。シリコン窒化膜１１４とコントロールゲート電極１３０とが接触して電気的なショートが発生すれば、プログラム時にシリコン窒化膜１１４内にトラップされた熱電子がコントロールゲート電極１３０に抜け出、消去時にもコントロールゲート電極１３０を通じて電子がシリコン窒化膜１１４に流入する問題が発生する。
【０００９】
【発明が解決しようとする課題】
本発明が解決しようとする技術的な課題は、コントロールゲート電極と電荷トラップ層との間を電気的に絶縁できるＳＯＮＯＳ構造を有する不揮発性メモリ素子の製造方法を提供することである。
【００１０】
【課題を解決するための手段】
前記技術的な課題を達成するために、本発明による不揮発性メモリ素子の製造方法は、半導体基板上にそれぞれトンネリング層及び電荷トラップ層としてのシリコン酸化膜及びシリコン窒化膜パターンを形成する段階と、酸化工程を行って前記シリコン窒化膜パターンの上部及び側面上に遮蔽層としてのシリコン窒化酸化膜と、前記半導体基板の露出表面上にゲート絶縁膜とを形成する段階と、前記シリコン窒化酸化膜及び前記ゲート絶縁膜の上にコントロールゲート電極を形成する段階と、を含むことを特徴とする。
【００１１】
前記シリコン酸化膜及びシリコン窒化膜パターンを形成する段階は、前記半導体基板上にシリコン酸化膜を形成する段階と、前記シリコン酸化膜上にシリコン窒化膜を形成する段階と、前記シリコン窒化膜上にフォトレジスト膜パターンを形成する段階と、前記フォトレジスト膜パターンをエッチングマスクとしたエッチング工程を行って前記半導体基板表面の一部が露出するように前記シリコン窒化膜及びシリコン酸化膜を順次にエッチングする段階と、前記フォトレジスト膜パターンを除去する段階と、を含むことが望ましい。
【００１２】
この場合、前記シリコン酸化膜は熱酸化方法を使用して形成することが望ましい。
そして前記シリコン窒化膜は化学気相蒸着法を使用して形成することが望ましい。
また前記シリコン窒化膜の厚さは形成しようとする電荷トラップ層の所望の厚さよりもさらに厚く形成することが望ましい。
【００１３】
前記酸化工程はラジカル酸化工程であることが望ましい。この場合、前記ラジカル酸化工程はプラズマ法によって酸素ラジカルを生成できる。または前記ラジカル酸化工程は高温のウェット酸化方法によって酸素ラジカルを生成することもできる。前記高温のウェット酸化方法は５００〜１１５０℃で行うことが望ましい。
【００１４】
前記ゲート絶縁膜の厚さは前記シリコン窒化酸化膜の厚さの２倍にすることが望ましい。
【００１５】
【発明の実施の形態】
以下、図面に基づき、本発明の望ましい実施例を詳細に説明する。しかし、本発明の実施例は種々な他の形態に変形でき、本発明の範囲が後述する実施例によって限定されることに解釈されてはならない。
【００１６】
図２ないし図５は、本発明によるＳＯＮＯＳ構造を有する不揮発性メモリ素子の製造方法を説明するために示す断面図である。
【００１７】
まず図２を参照すれば、半導体基板２００上にトンネリング層としてのシリコン酸化膜２１２と、電荷トラップ層としてのシリコン窒化膜２１４とを順次に形成する。前記シリコン酸化膜２１２は、半導体基板２００を熱酸化させることによって形成できる。前記シリコン窒化膜２１４は、化学気相蒸着（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を使用して形成できる。この場合、シリコン窒化膜２１４の厚さｄは、電荷トラップ層の所望の厚さｄ１と余分の厚さｄ２との和になるようにする。ここで余分の厚さｄ２は、後続の酸化工程により、電荷トラップ層とコントロールゲート電極との間に形成される遮蔽層の一部として作られる。
【００１８】
次に図３を参照すれば、シリコン窒化膜２１４上にマスク膜パターン、例えば、フォトレジスト膜パターン２２０を形成する。前記フォトレジスト膜パターン２２０はシリコン窒化膜２１４表面の一部を露出させる開口部を有する。次に、前記フォトレジスト膜パターン２２０をエッチングマスクとしたエッチング工程を行って、露出されたシリコン窒化膜２１４及びシリコン酸化膜２１２を順次に除去する。すると、半導体基板２００表面の一部が露出すると同時に、半導体基板２００の一部表面上にはシリコン酸化膜パターン２１３及びシリコン窒化膜パターン２１５が順次に積層されたＮＯ膜パターン２１０′が作られる。前記エッチング工程としてはドライエッチング工程が使用できる。ＮＯ膜パターン２１０′を形成した後には前記フォトレジスト膜パターン２２０を除去する。
【００１９】
次に、図４を参照すれば、酸化工程を行って遮蔽層としてのシリコン窒化酸化膜２１９と、ゲート絶縁膜としてのシリコン酸化膜２３０とを形成する。この時、シリコン酸化膜２３０の厚さはシリコン窒化酸化膜２１９の２倍にする。前記シリコン窒化酸化膜２１９及びシリコン酸化膜２３０が形成されつつ、同時に電荷トラップ層としての所望の厚さｄ１を有するシリコン窒化膜２１５もさらに作られる。シリコン窒化酸化膜２１９はシリコン窒化膜２１５の上面及び側面上に形成され、シリコン酸化膜２３０は半導体基板２００の表面に形成される。前記酸化工程により、シリコン酸化膜２１３、シリコン窒化膜２１５及びシリコン窒化酸化膜２１９が順次に積層されたＯＮＯ膜２１０が作られる。
【００２０】
前記酸化工程は前記シリコン窒化膜２１５が酸化できるラジカル酸化法を使用して行える。すなわち、ＮＯ膜２１０′の形成された半導体基板２００を反応チャンバにローディングした後、反応チャンバ内に酸素ラジカルＯ＊を発生させる。発生した酸素ラジカルＯ＊はシリコン窒化膜２１５の表面で反応してシリコン窒化膜２１５の表面を酸化させる。前記ラジカル酸化方法を行うにおいて、プラズマ法を利用して酸素ラジカルＯ＊を発生でき、または高温のウェット酸化条件によって酸素ラジカルＯ＊を発生させることができる。
【００２１】
プラズマ法を利用する場合、プラズマ反応チャンバ内にＫｒガスとＯ２ガスとを含む反応ガスを注入しつつＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）パワーを印加すれば、Ｏ２ガスから酸素ラジカルＯ＊が発生する。前記Ｋｒガスの代りにＨｅガスまたはＡｒガスが使用できる。そして、前記Ｏ２ガスの代りにＯ３ガスまたはＮ２Ｏガスが使用できる。
【００２２】
高温のウェット酸化条件を利用する場合、高温用の反応チャンバ内の温度を略５００〜１１５０℃に維持し、圧力を１−７６０ｔｏｒｒに維持した状態で、酸化用の反応ガス、例えば、Ｏ２及びＨ２を注入して酸素ラジカルＯ＊が発生するようにする。この時、前記Ｏ２ガスの代りにＯ３ガスまたはＮ２Ｏガスを使用できる。
【００２３】
次に、図５を参照すれば、シリコン窒化酸化膜２１９及びシリコン酸化膜２３０の上にコントロールゲート電極としてのポリシリコン膜２４０を形成する。シリコン窒化膜２１５の上部及び側面にシリコン窒化酸化膜２１９が形成されており、ポリシリコン膜２４０はシリコン窒化酸化膜２１９の上に形成されるので、ポリシリコン膜２４０とシリコン窒化酸化膜２１９とは電気的に絶縁される。前記ポリシリコン膜２４０は化学気相蒸着法を使用して形成できる。この時、化学気相蒸着時に使われるソースガスの略１０％の体積ほどのフォスフィンガスを混合して、ポリシリコン膜２４０がｎ型不純物であるフォスフォロスでドーピングすると、高い導電性を有するようになる。そして、ゲートラインの電流抵抗を減少させるために、コントロールゲート電極２４０上に金属シリサイド膜２５０を形成する金属シリサイド工程を行う。
【００２４】
次に、通常のパターニング工程と、半導体基板２００内にソース／ドレーン領域を形成するための不純物イオン注入工程とを行ってＳＯＮＯＳ構造を有する不揮発性メモリ素子を完成させる。
【００２５】
【発明の効果】
以上、本発明を望ましい実施例で詳述しているが、本発明は前記実施例に限定されず、本発明の技術的思想内で当分野の当業者によって種々な変形が可能なのは当然である。
【００２６】
本発明によるＳＯＮＯＳ構造を有する不揮発性メモリ素子の製造方法によれば、電荷トラップ層としてのシリコン窒化膜の上部及び側面を酸化させることによって遮蔽層としてのシリコン窒化酸化膜を形成し、その上にコントロールゲート電極としてのポリシリコン膜を形成することによって、電荷トラップ層としてのシリコン窒化膜とコントロールゲート電極としてのポリシリコン膜とが電気的に連結される現象が発生せず、これによって素子のプログラム及び消去動作が安定的に行われる。
【図面の簡単な説明】
【図１】  従来のＳＯＮＯＳ構造を有する不揮発性メモリ素子の問題点を説明するために示す断面図である。
【図２】  本発明によるＳＯＮＯＳ構造を有する不揮発性メモリ素子の製造方法を説明するために示す断面図である。
【図３】  本発明によるＳＯＮＯＳ構造を有する不揮発性メモリ素子の製造方法を説明するために示す断面図である。
【図４】  本発明によるＳＯＮＯＳ構造を有する不揮発性メモリ素子の製造方法を説明するために示す断面図である。
【図５】  本発明によるＳＯＮＯＳ構造を有する不揮発性メモリ素子の製造方法を説明するために示す断面図である。
【符号の説明】
２００      半導体基板
２１０      ＯＮＯ膜
２１３      シリコン酸化膜パターン
２１５      シリコン窒化膜パターン
２１９      シリコン窒化酸化膜
２３０      シリコン酸化膜
２４０      ポリシリコン膜
２５０      金属シリサイド膜
【図１】
2005108864.tif 000003
【図２】
2005108864.tif 000004
【図３】
2005108864.tif 000005
【図４】
2005108864.tif 000006
【図５】
2005108864.tif 000007