(57)【要約】 【課題】   電気二重層キャパシタの蓄電装置において、電気二重層キャパシタである主キャパシタＣxが満充電になると充電電流は全て損失電力となる。またＣxのばらつきで取り出すことができるエネルギーが制限される。 【解決手段】   電気二重層キャパシタである補助キャパシタΔＣxをＮＭＯＳトランジスタ２５を介して個々のＣxに並列接続し、並列接続したＣxの電圧値が所定値を上回ったときにＮＭＯＳトランジスタ２５をＯＮする制御信号を出力する比較器２７を備え、ＮＭＯＳトランジスタ２５は、この制御信号によりＯＮされたときＣxに流れていた電流をΔＣxにバイパスしてΔＣxを充電する。また、ΔＣxの電圧がＣxの電圧を上回ったとき、ΔＣxから負荷に放電するＰＭＯＳトランジスタ２６を設けた。ΔＣxの電圧は電圧クランプ用素子２９で耐圧以下にクランプされる。 【選択図】  図１
2005354824.tif 000002
【特許請求の範囲】
【請求項１】
複数の主キャパシタを直列接続した蓄電装置において、補助キャパシタを制御スイッチを介して個々の前記主キャパシタに並列接続したことを特徴とする蓄電装置。
【請求項２】
前記主キャパシタは電気二重層キャパシタであることを特徴とする請求項１に記載の蓄電装置。
【請求項３】
前記補助キャパシタは電気二重層キャパシタであることを特徴とする請求項１又は請求項２に記載の蓄電装置。
【請求項４】
前記補助キャパシタは前記主キャパシタ容量の個々のばらつき分に相当する容量としたことを特徴とする請求項１乃至請求項３のいずれか一項に記載の蓄電装置。
【請求項５】
前記補助キャパシタに電圧クランプ回路を並列接続したことを特徴とする請求項１乃至請求項４のいずれか一項に記載の蓄電装置。
【請求項６】
前記制御スイッチは、制御信号により前記主キャパシタに流れる充電電流を前記補助キャパシタにバイパスするスイッチ回路であることを特徴とする請求項１乃至請求項５のいずれか一項に記載の蓄電装置。
【請求項７】
並列接続した前記主キャパシタの電圧値が所定値を上回ったときに前記制御スイッチをＯＮする前記制御信号を出力する制御手段を備え、
前記制御スイッチは、前記制御信号によりＯＮされたとき前記主キャパシタに流れていた電流を前記補助キャパシタにバイパスして前記補助キャパシタを充電するように構成されたことを特徴とする請求項１乃至請求項６のいずれか一項に記載の蓄電装置。
【請求項８】
前記制御スイッチはＮＭＯＳトランジスタであることを特徴とする請求項１乃至請求項７のいずれか一項に記載の蓄電装置。
【請求項９】
前記補助キャパシタの電圧が前記主キャパシタの電圧を上回ったとき、前記補助キャパシタから負荷に放電する放電スイッチを設けたことを特徴とする請求項１乃至請求項８のいずれか一項に記載の蓄電装置。
【請求項１０】
前記放電スイッチはＰＭＯＳトランジスタであることを特徴とする請求項９に記載の蓄電装置。
【請求項１１】
前記放電スイッチはダイオードであることを特徴とする請求項９に記載の蓄電装置。
【請求項１２】
前記主キャパシタ及び前記補助キャパシタのそれぞれ一方の端子を接続し三端子化構造としたことを特徴とする請求項１乃至請求項１１のいずれか一項に記載の蓄電装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、キャパシタの蓄電装置に係り、特に電気二重層キャパシタの充・放電時の損出を低減できる蓄電装置に関する。 
【背景技術】
【０００２】
電気二重層キャパシタは、急速充電が可能、瞬時大電流の取り出しが可能、長寿命であるなどの特長があるので、この特長を利用した各種機器が開発されている。特開２００２−１７００１号公報（特許文献１）は電気二重層キャパシタをハイブリッド電気自動車に利用した例として挙げることができる。また、瞬時大電流の取り出しが可能な点を利用してウォームアップ時間を短縮した複写機なども発売されている。 
【０００３】
電気二重層キャパシタはＮｉ水素２次電池やＬｉイオン２次電池などに比べ質量エネルギー密度が低い点が難点であったが、この点も改良が進められている。「蓄電革命」NIKKEI ELECTRONICS 2003.12.8 P99-121（非特許文献１）によれば、質量エネルギー密度を従来の約１０倍に向上した電気二重層キャパシタが紹介されている。したがって今後電気二重層キャパシタを利用した製品の開発にますます弾みがつくと予想される。 
【０００４】
図５は、特許文献１、非特許文献１などの従来技術で使用されている電気二重層キャパシタの蓄電装置を簡略化して記載したものである。 
図５において、Ｃ1〜Ｃnは電気二重層キャパシタを示す。Ｄ1〜Ｄnは電気二重層キャパシタＣ1〜Ｃnのそれぞれの電圧をモニタして、電気二重層キャパシタＣ1〜Ｃnの充電電圧を一定値にするための電圧均等化回路である。４は電気二重層キャパシタＣ1〜Ｃnを充電するための定電流源である。５は電気二重層キャパシタＣ1〜Ｃnの直列回路の全体の電圧が所定値でＯＮ／ＯＦＦするスイッチである。６、７は出力端子を示す。 
【０００５】
上記スイッチ５をＯＮ／ＯＦＦするため、ヒステリシス特性を有する電圧検出器が設けられている。この電圧検出器は比較器８、電圧Ｖsの基準電源９、抵抗器１０〜１３で構成されている。この電圧検出器のヒステリシス特性により、図６に示すように、電気二重層キャパシタＣ1〜Ｃnの直列体全体の充電電圧の上限値Ｖref1と下限値Ｖref2が設定される。電気二重層キャパシタの直列体全体の充電電圧が上限値Ｖref1を超えると比較器８の出力は“１”となり、このときスイッチ５はＯＦＦする。また下限値Ｖref2を下回ると比較器８の出力は“０”となり、スイッチ５がＯＮするように構成されている。比較器８の出力の論理“１”、“０”は逆とすることもできる。上限値Ｖref1と下限値Ｖref2は抵抗器１０〜１３の抵抗値で調整できる。このヒステリシス特性を有する電圧検出器は従来技術としてよく知られたものであるから詳細説明は省略する。 
【０００６】
そして、電気二重層キャパシタＣ1〜Ｃnの直列体全体の充電電圧が上限値Ｖref1に達したことを上記電圧検出器が検出して、スイッチ５がＯＮすると、電気二重層キャパシタＣ1〜Ｃnは定電流源４で充電される。また、電気二重層キャパシタＣ1〜Ｃnの直列体全体の充電電圧が下限値Ｖref2に達したことを上記電圧検出器が検出して、スイッチ５がＯＦＦすると、電気二重層キャパシタＣ1〜Ｃnの充電は停止する。 
【０００７】
図７の（ａ）は電気二重層キャパシタの直列体全体の電圧、（ｂ）は比較器８の出力、（ｃ）はスイッチ５のＯＮ／ＯＦＦ状態を示したものである。時間ｔ１で出力端子６、７に接続された負荷がＯＮし負荷電流が流れると、電気二重層キャパシタＣ1〜Ｃnは放電を開始して電圧が降下する。時間ｔ２で電気二重層キャパシタの直列体全体の電圧がＶref2に達すると比較器８の出力が“０”になり、これによりスイッチ５はＯＮする。すると電気二重層キャパシタＣ1〜Ｃnは定電流源４による充電が開始される。時間ｔ３で電気二重層キャパシタの直列体全体の電圧がＶref1に達すると比較器８の出力が“１”になり、充電は停止する。これに伴って電気二重層キャパシタＣ1〜Ｃnの電圧は降下していく。このような動作により、電気二重層キャパシタの直列体全体の電圧はＶref1とＶref2の間の電圧に保たれる。なお、Ｖref1とＶref2の比率の一例を挙げると、Ｖref2／Ｖref1≒0.2である。このように、電圧が大きく変化するため、この蓄電装置を電圧源として使用する場合には出力側に定電圧に変換するＤＣ／ＤＣコンバータなどが設けられる。 
【０００８】
ところで、複数個の直列に接続された電気二重層キャパシタＣ1〜Ｃnは、静電容量値やリーク電流にばらつきがあるため、各電気二重層キャパシタの充電電圧にばらつきが発生する。このばらつきにより、過充電、未充電キャパシタが混在してしまうことになる。また、未充電キャパシタを充電するために流し続ける充電電流により過充電になる電気二重層キャパシタの寿命が短くなる影響が出る。そこで、この問題を解決するために、図８に示したように、充電電圧を一定値にするための電圧均等化回路Ｄ1〜Ｄnを電気二重層キャパシタに並列に接続しているのである。 
【０００９】
この電圧均等化回路Ｄ1〜Ｄnの更に詳細な回路を図８に示す。 
図８において、直列接続された電気二重層キャパシタＣ1〜Ｃnの１つを代表してＣxと表示してある。電圧均等化回路Ｄ1〜Ｄnは比較器２０、制御スイッチであるＮＭＯＳトランジスタ２１、電圧Ｖrefpの比較電圧用電源２２で構成されている。 
【００１０】
電気二重層キャパシタＣxが充電されて電圧が上昇して行きＶrefpに達したとき比較器２０は出力を反転させＮＭＯＳトランジスタ２１を導通させる。今までＣxを定電流源で充電してた電流は、ＮＭＯＳトランジスタ２１の導通とともにＮＭＯＳトランジスタ２１へ流れるようになり、電気二重層キャパシタＣxの充電電圧はＶrefpに制限される。これにより複数個の直列に接続された電気二重層キャパシタのそれぞれの電圧は、全てＶrefpに制限されることになる。したがって電気二重層キャパシタＣxの充電電圧が耐圧を超えるのを防止することができる。 
【特許文献１】特開２００２−１７００１号公報
【非特許文献１】蓮田  宏樹、淺川  直樹、「蓄電革命」NIKKEI ELECTRONICS 2003.12.8 P99-121
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記電圧均等化回路Ｄ1〜Ｄnを設けたことにより、電気二重層キャパシタＣxが耐圧を超えて充電されることは防止されるが、従来技術には次のような問題がある。 
即ち、図８の回路において、電気二重層キャパシタＣxへの充電電圧がＶrefpになると充電電流は全てＮＭＯＳトランジスタ２１に流れ、このときＮＭＯＳトランジスタ２１のソース、ドレイン間電圧はＶrefpが印加されている。したがってＮＭＯＳトランジスタ２１において、〔充電電流Ｉ〕＊Ｖrefp＊ｔの損失電力が発生する。このため、全体としての蓄電効率が悪化するとともに、この蓄電損失は発熱となるため、大きな放熱器を必要とし、冷却が必要になるなどの問題が発生する。 
【００１２】
また、電気二重層キャパシタＣxにばらつきがあると、最小の静電容量値を持ったもので取り出すことができるエネルギーが制限されてしまう。これは最小の静電容量値を持った電気二重層キャパシタＣxが他の電気二重層キャパシタに比べて早く放電してしまい、電力を放出する能力がなくなってしまうためである。このように、蓄電エネルギーはＣx*Ｖref2／２であり、全体のエネルギーは直列接続したキャパシタの最小容量値で制限されてしまうという問題がある。 
本発明は、上記従来技術における電力損失を低減し、全体の蓄電容量を増加させることを目的とする。 
【課題を解決するための手段】
【００１３】
請求項１に係る本発明の要旨は、複数の主キャパシタを直列接続した蓄電装置において、補助キャパシタを制御スイッチを介して個々の前記主キャパシタに並列接続したことを特徴とする蓄電装置に存する。 
また、請求項２に係る本発明の要旨は、前記主キャパシタは電気二重層キャパシタであることを特徴とする請求項１に記載の蓄電装置に存する。 
また、請求項３に係る本発明の要旨は、前記補助キャパシタは電気二重層キャパシタであることを特徴とする請求項１又は請求項２に記載の蓄電装置に存する。 
また、請求項４に係る本発明の要旨は、前記補助キャパシタは前記主キャパシタ容量の個々のばらつき分に相当する容量としたことを特徴とする請求項１乃至請求項３のいずれか一項に記載の蓄電装置に存する。 
また、請求項５に係る本発明の要旨は、前記補助キャパシタに電圧クランプ回路を並列接続したことを特徴とする請求項１乃至請求項４のいずれか一項に記載の蓄電装置に存する。 
また、請求項６に係る本発明の要旨は、前記制御スイッチは、制御信号により前記主キャパシタに流れる充電電流を前記補助キャパシタにバイパスするスイッチ回路であることを特徴とする請求項１乃至請求項５のいずれか一項に記載の蓄電装置に存する。 
また、請求項７に係る本発明の要旨は、並列接続した前記主キャパシタの電圧値が所定値を上回ったときに前記制御スイッチをＯＮする前記制御信号を出力する制御手段を備え、前記制御スイッチは、前記制御信号によりＯＮされたとき前記主キャパシタに流れていた電流を前記補助キャパシタにバイパスして前記補助キャパシタを充電するように構成されたことを特徴とする請求項１乃至請求項６のいずれか一項に記載の蓄電装置に存する。 
また、請求項８に係る本発明の要旨は、前記制御スイッチはＮＭＯＳトランジスタであることを特徴とする請求項１乃至請求項７のいずれか一項に記載の蓄電装置に存する。 
また、請求項９に係る本発明の要旨は、前記補助キャパシタの電圧が前記主キャパシタの電圧を上回ったとき、前記補助キャパシタから負荷に放電する放電スイッチを設けたことを特徴とする請求項１乃至請求項８のいずれか一項に記載の蓄電装置に存する。 
また、請求項１０に係る本発明の要旨は、前記放電スイッチはＰＭＯＳトランジスタであることを特徴とする請求項９に記載の蓄電装置に存する。 
また、請求項１１に係る本発明の要旨は、前記放電スイッチはダイオードであることを特徴とする請求項９に記載の蓄電装置に存する。 
また、請求項１２に係る本発明の要旨は、前記主キャパシタ及び前記補助キャパシタのそれぞれ一方の端子を接続し三端子化構造としたことを特徴とする請求項１乃至請求項１１のいずれか一項に記載の蓄電装置に存する。 
【発明の効果】
【００１４】
本発明によれば、従来技術において〔充電電流Ｉ〕＊〔ＶΔＣx／２〕＊ｔの電力がトランジスタの発熱として失われていたものを、電気二重層キャパシタである補助キャパシタΔＣxにエネルギーとして蓄電することができるという効果がある。 
また、放電する際に、電気二重層キャパシタである主キャパシタＣxの電圧が０Ｖに近づいてくると、ＰＭＯＳトランジスタ２６がＯＮし、補助キャパシタΔＣxに蓄えられた電力 
〔充電電流Ｉ〕＊〔ＶΔＣx／２〕＊ｔ 
を放電エネルギーとして使用することができるという効果がある。 
また、電気二重層キャパシタＣxとΔＣxの接続が片方の端子を共通に接続した３端子型構造となり、配線抵抗による損出を低減することができる効果がある。 
【発明を実施するための最良の形態】
【００１５】
本願発明は、従来技術における電力損失を低減し、全体の蓄電容量を増加させるために、直列接続する個々の電気二重層キャパシタ（主キャパシタ）の容量ばらつきとほぼ同程度の容量で、かつ個々の主キャパシタに制御スイッチを介して並列に接続される電気二重層キャパシタ（補助キャパシタ）を設ける。例えば主キャパシタの容量ばらつきが±２０％とすれば、補助キャパシタの容量として主キャパシタの４０％程度の値を選定する。そして、早期に満充電になった主キャパシタ部は、スイッチにより充電電流が補助キャパシタ側に自動的にバイパスされ、未充電の主キャパシタはそのまま満充電になるまで充電を継続し、全ての主キャパシタが満充電となった段階で充電が停止する。これにより主キャパシタの容量ばらつきによる充電エネルギー分が補助キャパシタに分担して充電され、個々の主キャパシタにかかる電圧が全て均等になり、それと同時に補助キャパシタに従来電力損出となっていたエネルギーが有効なエネルギーとして蓄積される。この補助キャパシタに蓄積されたエネルギーは補助キャパシタが放電するとき負荷に有効エネルギーとして放出される。 
【００１６】
図１に本発明による具体的な実施の形態を示す。 
図１において、Ｃxは、図５における、直列接続された電気二重層キャパシタである主キャパシタＣ1〜Ｃnの１つを示す。２４は電圧均等化回路であり、図５、図８の従来技術における電圧均等化回路Ｄ1〜Ｄnに相当する。本実施の形態の電圧均等化回路２４は、補助キャパシタΔＣx、制御スイッチとしてのＮＭＯＳトランジスタ２５、放電スイッチとしてのＰＭＯＳトランジスタ２６、比較器２７、比較電圧用電源２８、電圧クランプ用素子２９を備えている。従来の図８に示した電圧均等化回路Ｄ1〜Ｄnとは、補助キャパシタΔＣx、ＰＭＯＳトランジスタ２６、電圧クランプ用素子２９を備えている点で異なる。図１は蓄電装置の一部を示したものであるが、全体構成は図５に示したものと同様である。補助キャパシタΔＣxは電気二重層キャパシタである。 
【００１７】
比較器２７は主キャパシタＣxの両端電圧が比較電圧用電源２８の電圧Ｖrefp以上になると出力を反転させＮＭＯＳトランジスタ２５を導通させる。 
ＮＭＯＳトランジスタ２５が導通すると、定電流源４からの電流は全てＮＭＯＳトランジスタ２５を通って補助キャパシタΔＣxを充電する。 
【００１８】
なお、ＮＭＯＳトランジスタ２５が導通すると主キャパシタＣxからも補助キャパシタΔＣxに電流が流れるが、主キャパシタＣxから電流が流れるとこれは主キャパシタＣxにとって放電電流になるので主キャパシタＣxの電流が降下し、比較器２７がＮＭＯＳトランジスタ２５をＯＦＦさせるように動作して、結局、主キャパシタＣxの電圧がＶrefpに保たれた状態で補助キャパシタΔＣxを定電流源４で充電するように比較器２７とＮＭＯＳトランジスタ２５が動作する。 
【００１９】
図２は充電特性、図３は放電特性を示している。 
図１〜図３、図５により、主キャパシタＣxの蓄電装置の動作を説明する。まず、図１、図２、図５により充電時の動作を説明する。説明を簡単にするため、主キャパシタＣxの直列体はＣ1とＣ2の２つが直列接続されたものとし、また、電気二重層キャパシタのばらつきにより主キャパシタＣ1が主キャパシタＣ2より容量が大きいと仮定する。主キャパシタＣ1には補助キャパシタΔＣxとしてΔＣ1、主キャパシタＣ2には補助キャパシタΔＣxとしてΔＣ2が接続されているものとする。 
【００２０】
図２において、まず、時間ｔ0でスイッチ５が閉じられ、主キャパシタＣ1とＣ2が定電流源４で充電開始されると、図２で示したＶc1、Ｖc2の特性で充電電圧が上昇していく。主キャパシタＣ2の容量がＣ1に対し小さいので、主キャパシタＣ2はＣ1より速く充電していき、時間ｔ1で主キャパシタＣ1より早く充電電圧がＶrefpに達する。主キャパシタＣ2に並列接続された電圧均等化回路２４は、主キャパシタＣ2の電圧がＶrefpに達したことを比較器２７で検知しＮＭＯＳトランジスタ２５を導通させる。これにより時間ｔ1以降、主キャパシタＣ2の充電電圧はＶrefpに制限される。また時間ｔ1から主キャパシタＣ2に並列接続された電圧均等化回路２４の補助キャパシタΔＣ2が、図２に示したＶΔＣ2の特性で充電を開始する。一方、主キャパシタＣ1の電圧は、ｔ1の時点ではＶrefpに達していないのでそのまま充電は継続される。 
【００２１】
主キャパシタＣ1と補助キャパシタΔＣ2の充電が継続され、時間ｔ2で主キャパシタＣ1の電圧がＶrefpに達すると、主キャパシタＣ1に並列接続された電圧均等化回路２４は主キャパシタＣ1の電圧がＶrefpに達したことを比較器２７で検知しＮＭＯＳトランジスタを導通させる。しかしこれと同時に、図５に示した比較器８でＣ1とＣ2の直列体全体での充電電圧がＶref1に達したことを検知するので、スイッチ５がＯＦＦされ、定電流源４からの充電は停止される。したがって図２に示したように時間ｔ2以降、主キャパシタＣ1の充電、補助キャパシタΔＣ2の充電ともに停止する。 
【００２２】
なお、電圧クランプ用素子２９は補助キャパシタΔＣxの充電電圧が耐圧を上回らないようにクランプするもので、補助キャパシタΔＣxの充電電圧が電圧クランプ用素子２９の設定電圧を上回って充電しようとしたとき電流をバイパスして耐圧以上に充電される防止する。この電圧クランプ用素子２９としては、例えばツェナーダイオードを使用することができる。 
【００２３】
次に図１、図３、図５により放電時の動作を説明する。 
図３において、時間ｔ1'で出力端子６、７に接続された負荷がＯＮしたと仮定する。時間ｔ0'〜ｔ1'の間は負荷がＯＦＦされており放電電流は流れず、主キャパシタＣ1、Ｃ2、補助キャパシタΔＣ2の電圧は一定に保たれている。時間ｔ1'において負荷がＯＮすると主キャパシタＣ1、Ｃ2は図３に示したＶc1、Ｖc2の特性で放電を開始する。 
【００２４】
主キャパシタＣ2の容量が主キャパシタＣ1に対し小さいので、主キャパシタＣ2は主キャパシタＣ1より速く放電していく。時間ｔ2'に達すると主キャパシタＣ2の電圧Ｖc2は補助キャパシタΔＣ2の電圧ＶΔC2に達する。それ以上主キャパシタＣ2が放電して補助キャパシタΔＣ2の電圧ＶΔC2を下回るようになるとＰＭＯＳトランジスタ２６が導通するようになる。したがって主キャパシタＣ2は補助キャパシタΔＣ2と並列接続された状態になり、時間ｔ2'以降は、時間ｔ1'〜ｔ2'の間の放電よりも緩い傾斜で、図３に示したＶC2+ΔC2の特性で放電していくことになる。一方、主キャパシタＣ1は時間ｔ1'以降継続して放電される。 
このように、補助キャパシタΔＣ2に充電されたエネルギーは、時間ｔ2'以降の主キャパシタＣ2と補助キャパシタΔＣ2が並列接続された状態で放出され有効エネルギーとして利用される。 
【００２５】
上記のように、ＰＭＯＳトランジスタ２６は主キャパシタＣ2の電圧が補助キャパシタΔＣ2の電圧を下回るようになると導通する放電スイッチとなっている。したがって、ＰＭＯＳトランジスタに代えてダイオードを使用することもできる。この場合、エネルギーロスをできるだけ小さくするため、電圧降下の小さな素子を使用することが有利である。ＰＭＯＳトランジスタ２６は電圧降下が小さい点で有利であるが、ダイオードを使用する場合もショトキーダイオードなどを使用すれば、エネルギーロスが少なくなり有利である。 
【００２６】
以上本実施の形態によれば、補助キャパシタΔＣxが充電されることによりＮＭＯＳトランジスタ２５のソース・ドレイン間の電圧が小さくなり平均損失電力が、 
〔充電電流Ｉ〕＊〔Ｖrefp−ＶΔＣx／２〕＊ｔ 
となって、図８に示した従来技術における損失電力、 
〔充電電流Ｉ〕＊〔Ｖrefp〕＊ｔ 
に対し 
〔充電電流Ｉ〕＊〔ＶΔＣx／２〕＊ｔ 
だけ少なくなる。 
【００２７】
即ち、従来技術において〔充電電流Ｉ〕＊〔ＶΔＣx／２〕＊ｔの電力がＮＭＯＳトランジスタ２５の発熱として失われていたものを、補助キャパシタΔＣxにエネルギーとして蓄電することができるという効果がある。 
【００２８】
また、放電する際に、主キャパシタＣxの電圧が０Ｖに近づいてくると、ＰＭＯＳトランジスタ２６がＯＮし、補助キャパシタΔＣxに蓄えられた上記電力〔充電電流Ｉ〕＊〔ＶΔＣx／２〕＊ｔを放電エネルギーとして有効に利用することができるという効果がある。 
【００２９】
また、主キャパシタＣxと補助キャパシタΔＣxの接続が、図４に示したように、片方の端子を共通に接続した３端子型構造となり、配線抵抗による損出を低減することができる効果がある。 
【００３０】
上記実施の形態で説明した主キャパシタ、補助キャパシタは電気二重層キャパシタとして説明したが、電気二重層キャパシタに限定されない。同様の充放電回路を有するものであれば電気二重層キャパシタでなくても本発明の効果が得られる。また、上記実施の形態ではＮＭＯＳトランジスタ２５としたが、制御スイッチとして同様の動作をするものであればよく、ＮＭＯＳトランジスタには限定されない。また、上記実施の形態で説明した電圧均等化回路の構成は、本願発明の主旨にそって変形できることは言うまでもない。
【００３１】
上記実施の形態で説明した補助キャパシタは、主キャパシタの容量ばらつきとほぼ同程度の容量としたが、これには限定されない。補助キャパシタが耐圧を超えない値とするためには容量ばらつきより多少大きめの容量を選定すればよい。また、電圧クランプ用素子２９が接続されているので容量ばらつきより多少小さい値であっても耐圧を超えないよう保護される。 
【産業上の利用可能性】
【００３２】
本発明は、電気二重層キャパシタを使用したハイブリッド電気自動車、複写機などの蓄電装置に利用可能である。 
【図面の簡単な説明】
【００３３】
【図１】本発明による電気二重層キャパシタの蓄電装置の具体的な実施の形態を示す図である。
【図２】本発明による実施の形態における電気二重層キャパシタの充電を説明する図である。
【図３】本発明による実施の形態における電気二重層キャパシタの放電を説明する図である。
【図４】本発明による電気二重層キャパシタの接続状態を示した図である。
【図５】電気二重層キャパシタの蓄電装置の具体的な実施の形態を示す図である。
【図６】電気二重層キャパシタの蓄電装置に使用される比較器の特性を示す図である。
【図７】電気二重層キャパシタの蓄電装置の動作を説明する図である。
【図８】従来技術による電圧均等化回路を示す図である。
【符号の説明】
【００３４】
４・・・定電流源 
５・・・スイッチ 
６、７・・・出力端子 
８、２０・・・比較器 
９・・・基準電源 
１０〜１３・・・抵抗器 
２１・・・ＮＭＯＳトランジスタ 
２２、２８・・・比較電圧用電源 
２４・・・電圧均等化回路 
２５・・・ＮＭＯＳトランジスタ 
２６・・・ＰＭＯＳトランジスタ 
２７・・・比較器 
２９・・・電圧クランプ用素子 
Ｃx、Ｃ1〜Ｃn・・・電気二重層キャパシタの主キャパシタ 
ΔＣx、ΔＣ1、ΔＣ2・・・電気二重層キャパシタの補助キャパシタ 
Ｄ1〜Ｄn・・・電圧均等化回路 
【図１】
2005354824.tif 000003
【図２】
2005354824.tif 000004
【図３】
2005354824.tif 000005
【図４】
2005354824.tif 000006
【図５】
2005354824.tif 000007
【図６】
2005354824.tif 000008
【図７】
2005354824.tif 000009
【図８】
2005354824.tif 000010