(57)【要約】【課題】  回路規模を抑えつつ、測定時間がかからず、測定精度を維持し、時間測定範囲の拡大を図る時間測定装置を実現することを目的にする。【解決手段】  本発明は、被時間測定信号の時間を測定する時間測定装置に改良を加えたものである。本装置は、被時間測定信号から所望の時間の信号を間引く時間間引き部と、この時間間引き部の出力を電圧に変換するＴ／Ｖ変換部とを備え、Ｔ／Ｖ変換部の電圧により時間測定を行うことを特徴とする装置である。【選択図】      図１
2005062033.tif 000002
【特許請求の範囲】
【請求項１】
被時間測定信号の時間を測定する時間測定装置において、
前記被時間測定信号から所望の時間の信号を間引く時間間引き部と、
この時間間引き部の出力を電圧に変換するＴ／Ｖ変換部と
を備え、前記Ｔ／Ｖ変換部の電圧により時間測定を行うことを特徴とする時間測定装置。
【請求項２】
時間間引き部は、
被時間測定信号を所望の時間遅延させる遅延部と、
この遅延部の出力と被時間測定信号との論理積を行い、Ｔ／Ｖ変換部に出力する論理積部と
を設けたことを特徴とする請求項１記載の時間測定装置。
【請求項３】
入力信号を入力し、ロジック信号に変換する入力部と、
この入力部の出力から１周期またはタイムインターバルを切出し、被時間測定信号にする波形切出し部と
を具備したことを特徴とする請求項１または２記載の時間測定装置。
【請求項４】
Ｔ／Ｖ変換部の電圧をホールドするサンプルホールド部と、
このサンプルホールド部の出力を平均化し、周期を求めるフィルタと、
前記サンプルホールド部の出力のピーク・ツー・ピークを検出し、ジッタを求めるピーク検出部と
を有することを特徴とする請求項１〜３のいずれかに記載の時間測定装置。
【請求項５】
ＩＣテスタに用いたことを特徴とする請求項１〜４のいずれかに記載の時間測定装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、被時間測定信号の時間を測定する時間測定回路に関し、回路規模を抑えつつ、測定時間がかからず、測定精度を維持し、時間測定範囲の拡大を図る時間測定装置に関するものである。
【背景技術】
【０００２】
時間測定装置は、周期、タイムインターバル、ジッタを図るものである。例えば特許文献１に記載されている。
【０００３】
【特許文献１】特開２００１−１４１７６７号公報
【０００４】
このような装置を図４に示し以下に説明する。図４において、入力部１は、２つの入力信号を入力し、図示しないコンパレータによりロジック信号に変換する。波形切出し部２は、入力部１の出力から１周期またはタイムインターバルを切出し、被時間測定信号にする。Ｔ／Ｖ変換部３は、波形切出し部２の出力を入力し、電圧に変換する。サンプルホールド部４は、Ｔ／Ｖ変換部３の出力をホールドする。フィルタ５は、サンプルホールド部４の出力をフィルタリング（平均化）する。ピーク検出部６は、ゲート時間制御信号の期間、サンプルホールド部４の出力のピーク・ツー・ピークを検出し、出力する。なお、Ｔ／Ｖ変換部３、サンプルホールド部４は、図示しない制御部により、サンプリクロックに基づいて制御される。
【０００５】
このような装置の動作を以下に説明する。ここでは周期測定の場合について説明する。図５は図４に示す装置のタイミングチャートである。（ａ）はサンプルクロック、（ｂ）は入力信号、（ｃ）は入力部１の出力、（ｄ）は波形切出し部２の出力、（ｅ）はＴ／Ｖ変換部３の出力、（ｆ）はサンプルホールド部４の出力である。
【０００６】
入力部１は入力信号を入力し、図示しないコンパレータによりロジック信号に変換し、波形切出し部２に出力する。波形切出し部２は、サンプルクロックにより、入力部１の出力から１周期を切出し、被時間測定信号として、Ｔ／Ｖ変換部３に出力する。Ｔ／Ｖ変換部３は、被時間測定信号を電圧に変換し、サンプルホールド部４に出力する。そして、サンプルホールド部４は、Ｔ／Ｖ変換部３の出力をホールドし、フィルタ５、ピーク検出部６に出力する。フィルタ５は、サンプルホールド部４の出力をフィルタリング（平均化）して、ＶＯＵＴ１を出力し、周期とする。ピーク検出部６は、ゲート時間制御信号の期間、サンプルホールド部４の出力のピーク・ツー・ピークを検出し、ＶＯＵＴ２を出力し、ジッタとする。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
Ｔ／Ｖ変換部３が、入力信号の１周期の切り出されたパルス幅（Ｔ）を電圧（Ｖ）に変換するため、同様の構成のまま、入力信号の周期の測定範囲を広げるためには、単位時間（ΔＴ）当たりの電圧変化ΔＶを小さくしなければならない。しかし、ΔＶには限界があり、Ｔ／Ｖ変換部３の測定精度を保つためには、最大入力パルス幅Ｔｍａｘが存在する（図６のイ）。測定周期を広げるためには、次式ΔＴ／ΔＶを大きくするしかないが、測定精度の悪化を招いてしまう（図６のロ）。
【０００８】
Ｔ＝（ΔＴ／ΔＶ）×Ｖ＋Ｂ  （Ｂ：定数）
【０００９】
そこで、非同期の基準クロックで、さらに波形を切出して、測定精度を悪化させずに、測定範囲を広げている。このような装置を図７に示し説明する。ここで、図４と同一のものは同一符号を付し説明を省略する。
【００１０】
図７において、波形切出し部２１，２２は、波形切出し部２の出力を、非同期の基準クロックで波形切出しを行う。Ｔ／Ｖ変換部３１，３２は、Ｔ／Ｖ変換器４の代わりに設けられ、それぞれ波形切出し部２１，２２の出力を電圧に変換する。Ａ／Ｄ変換器７１，７２は、それぞれＴ／Ｖ変換器３１，３２の出力をＡ／Ｄ変換する。カウンタ８は、波形切出し部２の出力に基づいて、基準クロックをカウントする。なお、Ａ／Ｄ変換部７１，７２も、図示しない制御部により、サンプルクロックに基づいて制御される。
【００１１】
このような装置の動作を図８を用いて説明する。図８において、（ａ）は波形切出し部２の出力、（ｂ）は基準クロック（Ｔｃｌｋ：基準クロック周期）、（ｃ）は波形切出し部２１，２２の出力、（ｄ）はＴ／Ｖ変換部３１，３２の出力である。
【００１２】
入力部１は入力信号を入力し、図示しないコンパレータによりロジック信号に変換し、波形切出し部２に出力する。波形切出し部２は、サンプルクロックにより、入力部１の出力から１周期分を切出し、波形切出し部２１，２２、カウンタ８に出力する。波形切出し部２１は、波形切出し部２の出力と基準クロックとにより、波形切出し部２の出力の立ち上がりから基準クロックの立ち上がりまでの波形を作成し、Ｔ／Ｖ変換部３１に出力する。また、波形切出し部２２は、波形切出し部２の立ち下りから基準クロックの立ち上がりまでの波形を作成し、Ｔ／Ｖ変換部３２に出力する。カウンタ８は、波形切出し部２の出力間、基準クロックでカウントを行い、カウント値”Ｎ”を出力する。Ｔ／Ｖ変換器３１，３２は、入力信号を電圧を変換し、それぞれＡ／Ｄ変換器７１，７２に出力する。Ａ／Ｄ変換器７１，７２は、それぞれデジタル値”Ｔｘ”，”Ｔｙ”を出力する。この結果、測定周期Ｔ＝Ｔｃｌｋ×Ｎ＋Ｔｘ−Ｔｙで求める。
【００１３】
しかし、データ取得回路、演算回路が複雑、大規模になり、測定時間がかかってしまうという問題点があった。
【００１４】
そこで、本発明の目的は、回路規模を抑えつつ、測定時間がかからず、測定精度を維持し、時間測定範囲の拡大を図る時間測定装置を実現することにある。
【課題を解決するための手段】
【００１５】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
被時間測定信号の時間を測定する時間測定装置において、
前記被時間測定信号から所望の時間の信号を間引く時間間引き部と、
この時間間引き部の出力を電圧に変換するＴ／Ｖ変換部と
を備え、前記Ｔ／Ｖ変換部の電圧により時間測定を行うことを特徴とするものである。
【００１６】
請求項２記載の発明は、請求項１記載の発明において、
時間間引き部は、
被時間測定信号を所望の時間遅延させる遅延部と、
この遅延部の出力と被時間測定信号との論理積を行い、Ｔ／Ｖ変換部に出力する論理積部と
を設けたことを特徴とするものである。
【００１７】
請求項３記載の発明は、請求項１または２記載の発明において、
入力信号を入力し、ロジック信号に変換する入力部と、
この入力部の出力から１周期またはタイムインターバルを切出し、被時間測定信号にする波形切出し部と
を具備したことを特徴とするものである。
【００１８】
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明において、
Ｔ／Ｖ変換部の電圧をホールドするサンプルホールド部と、
このサンプルホールド部の出力を平均化し、周期を求めるフィルタと、
前記サンプルホールド部の出力のピーク・ツー・ピークを検出し、ジッタを求めるピーク検出部と
を有することを特徴とするものである。
【００１９】
請求項５記載の発明は、請求項１〜４のいずれかに記載の発明において、
ＩＣテスタに用いたことを特徴とするものである。
【発明の効果】
【００２０】
本発明によれば、時間間引き部が、被時間測定信号から所望の時間の信号を間引いているので、回路規模も抑えることができ、測定時間もかからず、Ｔ／Ｖ変換部が変換する時間が短くなり、測定精度を保ったまま、測定範囲を広げることができる。
【発明を実施するための最良の形態】
【００２１】
以下図面を用いて本発明の実施形態を説明する。図１は本発明の一実施例を示した構成図である。ここで、図４と同一のものは同一符号を付し説明を省略する。図４との違いは、時間間引き部９を、波形切出し部２とＴ／Ｖ変換部３との間に設けた点である。
【００２２】
図１において、時間間引き部９は、波形切出し部２の被時間測定信号から所望の時間の信号を間引き、Ｔ／Ｖ変換部３に出力する。時間間引き部９の具体的構成を図２に示し説明する。
【００２３】
図２において、プログラマブルディレーライン（遅延部）９１は、遅延時間が可変可能で、波形切出し部２の被時間測定信号を所望の時間遅延させる。ＡＮＤゲート（論理積部）９２は、波形切出し部２の被時間測定信号と、プログラマブルディレーライン９１の出力とを入力し、論理積を行い、Ｔ／Ｖ変換部３に出力する。
【００２４】
このような装置の動作を図３を用いて説明する。（ａ）は入力信号、（ｂ）は入力部１の出力、（ｃ）は波形切出し部２の出力、（ｄ）はプログラマブルディレーライン９１の出力、（ｅ）はＡＮＤゲート９２の出力、（ｆ）はＴ／Ｖ変換部３の出力である。
【００２５】
入力部１は入力信号を入力し、図示しないコンパレータによりロジック信号に変換し、波形切出し部２に出力する。波形切出し部２は、サンプルクロックにより、入力部１の出力から１周期分を切出し、被時間測定信号”Ｔ１”として、時間間引き部９に出力する。時間間引き部９のプログラマブルディレーライン９１は、被時間測定信号を所望時間”Ｔ２”遅延させ、出力する。このプログラマブルディレーライン９１からの出力と、被時間測定信号との論理積をＡＮＤゲート９２がとる。この論理積の信号”Ｔ３”をＴ／Ｖ変換部３が入力し、電圧に変換し、サンプルホールド部４に出力する。フィルタ５は、サンプルホールド部４の出力をフィルタリング（平均化）して、ＶＯＵＴ１を出力する。この出力を図示しないＡ／Ｄ変換器で変換し、演算部で時間に換算し、”Ｔ２”を加えたものが周期となる。ピーク検出部６は、ゲート時間制御信号の期間、サンプルホールド部４の出力のピーク・ツー・ピークを検出し、ＶＯＵＴ２を出力し、ジッタとする。
【００２６】
このように、時間間引き部９が、被時間測定信号から所望の時間の信号を間引いているので、回路規模も抑えることができ、測定時間もかからず、Ｔ／Ｖ変換部３が変換する時間が短くなり、測定精度を保ったまま、測定範囲を広げることができる。
【００２７】
また、ＩＣテスタに用いると、回路規模を抑えることができるので、被試験ＩＣをテストするＤＵＴボート上に搭載でき、テスト時間を短縮することができる。
【００２８】
なお、本発明はこれに限定されるものではなく、入力信号がロジック信号ならば、入力部１をなくしてもよい。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施例を示した構成図である。
【図２】時間間引き部９の具体的構成を示した図である。
【図３】図１に示す装置の動作を示したタイミングチャートである。
【図４】従来の時間測定装置の構成を示した図である。
【図５】図４に示す装置の動作を示したタイミングチャートである。
【図６】図４に示す装置の動作を示したタイミングチャートである。
【図７】従来の他の時間測定装置の構成を示した図である。
【図８】図７に示す装置の動作を示したタイミングチャートである。
【符号の説明】
【００３０】
１  入力部
２  波形切出し部
３  Ｔ／Ｖ変換部
４  サンプルホールド部
５  フィルタ
６  ピーク検出部
９  時間間引き部
９１  プログラマブルディレーライン
９２  ＡＮＤゲート
【図１】
2005062033.tif 000003
【図２】
2005062033.tif 000004
【図３】
2005062033.tif 000005
【図４】
2005062033.tif 000006
【図５】
2005062033.tif 000007
【図６】
2005062033.tif 000008
【図７】
2005062033.tif 000009
【図８】
2005062033.tif 000010