(57)【要約】【課題】  低消費電力型の突入電流防止回路を提供することを目的とする。【解決手段】  電源の入力端子への給電開始時に、給電線を介して内部回路に突入電流が流れ込むのを防止する突入電流防止回路において、上記電源の入力端子と、内部回路への給電線との間に設けた電流制限部と、上記電流制限部に並列に接続され、駆動信号の入力に応じて抵抗を伴いながら導通するバイパス部と、給電開始後、突入電流が消滅してから上記バイパス部に駆動信号を出力すると共に、給電停止に応じて駆動信号の出力を停止するバイパス制御部と、上記並列接続している電流制限部及びバイパス部の上流側にカソードを接続したダイオード、及び、上記ダイオードに逆電圧が印加されてツェナー降伏が生じた場合に上記バイパス部を強制的にオフの状態に切り換える切換回路で構成される再突入保護回路とを備えたことを特徴とする。【選択図】図１
2005033940.tif 000002
【特許請求の範囲】
【請求項１】
電源の入力端子への給電開始時に、給電線を介して内部回路に突入電流が流れ込むのを防止する突入電流防止回路において、
上記電源の入力端子と、内部回路への給電線との間に設けた電流制限部と、
上記電流制限部に並列に接続され、駆動信号の入力に応じて抵抗を伴いながら導通するバイパス部と、
給電開始後、突入電流が消滅してから上記バイパス部に駆動信号を出力すると共に、給電停止に応じて駆動信号の出力を停止するバイパス制御部と、
上記並列接続している電流制限部及びバイパス部の上流側にカソードを接続したダイオード、及び、上記ダイオードに逆電圧が印加されてツェナー降伏が生じた場合に上記バイパス部を強制的にオフの状態に切り換える切換回路で構成される再突入保護回路とを備えたことを特徴とする突入電流防止回路。
【請求項２】
請求項１に記載の突入電流防止回路であって、
上記再突入保護回路において、バイパス部が電界効果型のトランジスタスイッチであり、上記駆動信号は、上記トランジスタスイッチのゲートに印加され、上記切換回路は、ベースに上記ダイオードのアノードが直接又は間接的に接続され、コレクタに上記トランジスタスイッチのゲートが接続され、エミッタに上記トランジスタスイッチのソースが接続されているバイポーラトランジスタであることを特徴とする突入電流防止回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源瞬断時に、及び、電源投入後に入力される電圧が急上昇した時に、発生する突入電流から、内部回路を効果的に保護する突入電流防止回路に関する。
【背景技術】
【０００２】
従来より、内部回路を保護するため、電源投入時に発生する突入電流の内部回路への進入を防止する突入電流防止回路が種々提案されている。図４は、突入電流防止回路Ａとして入力端子にサーミスタ２０１を用いるＤＣ−ＤＣ変換回路２００を示す。ＤＣ−ＤＣ変換回路２００では、電源投入後、制御回路２０３がトランジスタスイッチ２０４，２０５を交互にオンすることによりトランス２０６を駆動し、整流平滑回路２０７の働きにより変換後の直流電圧が出力される。
【０００３】
サーミスタ２０１は、低温で高抵抗であるため電流制限素子として機能し、電源投入時に入力端子から内部回路（本回路ではコンデンサ２０２）に突入電流が流れ込むのを防止することができる。サーミスタ２０１の抵抗値は、時間の経過に伴う自己発熱により低下する。サーミスタ２０１の当該特性により、電源投入後にサーミスタ２０１で浪費される電力は低減される。
【０００４】
しかし、上記サーミスタ２０１を用いる突入電流防止回路Ａでは、一旦電源をオフした後に、短時間（例えば１秒程度、従って、ＤＣ−ＤＣ変換回路２００の動作が完全に停止しないような数十ｍｓｅｃ以下のいわゆる瞬断は含まない。）で再度電源をオンにした場合、未だサーミスタ２０１の温度が高く、抵抗値が低いことがあり、この場合に正確に動作しないといった問題がある。
【０００５】
図５は、上記問題を解決する突入防止回路Ｂの構成を示す回路図である。突入電流防止回路Ｂは、上記突入電流防止回路Ａが備えていたサーミスタ２０１の代わりに、高抵抗３０１とサイリスタスイッチ３０２を並列に接続して成る。上記サイリスタスイッチ３０２は、電源投入後、電圧が安定してから始動する内部のトランス３０３を利用して誘起される電圧を用いてオンに切り換えられる（例えば、特許文献１の従来技術の欄を参照）。
【特許文献１】特開平１０−１４２４６号公報
【０００６】
電源投入直後、サイリスタ３０２は、オフしており、全ての電流が高抵抗３０１に流れ込む。これにより、内部回路に突入電流が流れ込むのを防止することができる。また、電圧が安定してからは、サイリスタ３０２は、内部のトランス３０３において誘起される電圧によりオンして高抵抗３０１に流れ込む電流をバイパスさせる。これにより、高抵抗３０１で無駄に電力が消費されるのが防止される。制御回路２０３は、電源をオフにすると動作を停止する。これに伴いトランス３０３において誘起されていた電圧は消失し、サイリスタ３０２がオフして次の電源投入時に対する準備が完了する。このように、突入電流防止回路Ｂでは、一旦電源をオフした後に短時間で再度電源をオンにした場合であっても、内部回路に突入電流が流れ込むのを防止することができる。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、上記突入電流防止回路Ａ及びＢの何れの回路であっても、一旦電源をオフした後に、制御回路２０３が完全に停止しないような数十ｍｓｅｃ以下のいわゆる瞬断後に、電圧供給が再開されて突入電流が発生した場合、並びに、電源投入後に設定変更又は何らかのトラブルにより電源電圧が急上昇して突入電流が発生した場合には、上記発生した突入電流から内部回路を保護することができなかった。
【０００８】
本発明は、上述するように、一旦電源をオフした後に短時間（制御回路が完全に停止しないような数十ｍｓｅｃ以下のいわゆる瞬断を含む）で再度電源をオンにした場合でも、更には、電源投入後に設定変更又は何らかのトラブルにより電源電圧が急上昇して突入電流が発生した場合であっても、内部の回路に突入電流が流れ込むのを防止できる突入電流防止回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明の第１の突入電流防止回路は、電源の入力端子への給電開始時に、給電線を介して内部回路に突入電流が流れ込むのを防止する突入電流防止回路において、上記電源の入力端子と、内部回路への給電線との間に設けた電流制限部と、上記電流制限部に並列に接続され、駆動信号の入力に応じて抵抗を伴いながら導通するバイパス部と、給電開始後、突入電流が消滅してから上記バイパス部に駆動信号を出力すると共に、給電停止に応じて駆動信号の出力を停止するバイパス制御部と、上記並列接続している電流制限部及びバイパス部の上流側にカソードを接続したダイオード、及び、上記ダイオードに逆電圧が印加されてツェナー降伏が生じた場合に上記バイパス部を強制的にオフの状態に切り換える切換回路で構成される再突入保護回路とを備えたことを特徴とする。
【００１０】
本発明の第２の突入電流防止回路は、上記第１の突入電流防止回路であって、上記再突入保護回路において、バイパス部が電界効果型のトランジスタスイッチであり、上記駆動信号は、上記トランジスタスイッチのゲートに印加され、上記切換回路は、ベースに上記ダイオードのアノードが直接又は間接的に接続され、コレクタに上記トランジスタスイッチのゲートが接続され、エミッタに上記トランジスタスイッチのソースが接続されているバイポーラトランジスタであることを特徴とする。
【発明の効果】
【００１１】
上記本発明の第１及び第２の突入電流防止回路は、再突入保護回路を備えることにより、給電の瞬断、具体的には電源をオフした後、突入電流防止回路が次の電源投入時に対する準備が済んでいない時に、電圧供給が再開され突入電流が発生した場合、並びに、電源投入後に設定変更又は何らかのトラブルにより電源電圧が急上昇（例えば最小値から最大値に変化）して突入電流が発生した場合であっても、突入電流が内部に侵入するのを効果的に防止し保護することができる。
【発明を実施するための最良の形態】
【００１２】
（１）全体説明
以下、添付の図面を参照しつつ実施の形態に係る突入電流防止回路１０の説明を行う。図１は、入力端子１０１に本発明の実施形態に係る突入電流防止回路１０の組み込まれたＤＣ−ＤＣ変換回路１００の構成を示す図である。本実施形態における突入電流防止回路１０は、ＤＣ−ＤＣ変換回路１００の回路の一部を共用している。このため、先ず、ＤＣ−ＤＣ変換回路１００について説明した後に、突入電流防止回路１０の構成及び動作について説明する。
【００１３】
(1-1)ＤＣ−ＤＣ変換回路について
ＤＣ−ＤＣ変換回路１００は、入力コンデンサ２１と、入力コンデンサ２１に並列に、かつ、互いに直列に接続されたＮチャンネル型ＭＯＳＦＥＴのトランジスタスイッチ２２及び２３と、本実施形態における保護回路である入力コンデンサ２１に所定の電荷が溜まるのを待ってから始動して上記トランジスタスイッチ２２及び２３を交互にオンする制御回路２４と、制御回路２４の働きにより共振電流を生成するコンデンサ２５及びトランス２６と、トランス２６による変圧後の交流電圧を平滑化して直流電圧に変換する整流平滑回路２７とで構成される。
【００１４】
制御回路２４は、入力コンデンサ２１に所定の電荷が溜まり、点σの電位が基準電位Ｖｒｅｆ０より高くなった場合にＨｉｇｈレベルの信号を出力する比較器２４ａと、比較器２４ａの出力と基準クロック信号ＣＬＫが入力される２入力ＡＮＤゲート２４ｂと、ＡＮＤゲート２４ｂの出力を反転して出力するインバータ２４ｃと、インバータ２４ｃと比較器２４ａの出力が入力される２入力ＡＮＤゲート２４ｄとで構成される。ＡＮＤゲート２４ｂの出力端子は、トランジスタスイッチ２２のゲートに接続され、ＡＮＤゲート２４ｄの出力端子は、トランジスタスイッチ２３のゲートに接続されている。
【００１５】
上記構成の制御回路２４は、コンデンサ２１に電荷が充填され、点σの電位が基準電位Ｖｒｅｆ０を越えるまでの間、トランジスタスイッチ２２及び２３のゲートにＬｏｗレベルの信号を出力する。即ち、トランス２６は、トランジスタスイッチ２２がオフの状態にあるため動作せず、結果としてＤＣ−ＤＣ変換回路１００は停止している。他方、点σの電位が基準電位Ｖｒｅｆ０を越えた場合、制御回路２４は、トランジスタスイッチ２２及び２３のゲートに、基準クロック信号ＣＬＫに同期して交互にＨｉｇｈレベルの信号を出力する。これにより、トランス２６に交流電圧が印加され、変圧した交流電圧が生成される。整流平滑回路２７は、変圧後の交流電圧を整流平滑化した直流電圧を出力する。
【００１６】
なお、本発明の突入電流防止回路１０を、直列に接続され、交互にオン／オフするトランジスタスイッチ２２，２３を使用しない回路に適用することも考えられる。この場合、後に説明する充電部Ｃを構成する第１のブートストラップ回路３０及び第２のブートストラップ回路４０を所定の周期で交互に動作させるスイッチ回路を別に用意する必要がある。
【００１７】
(1-2)突入電流防止回路について
引き続き、突入電流防止回路１０の構成について説明する。突入電流防止回路１０は、大きく分けて、電流制限部Ｌと、バイパス部Ｂと、再突入保護回路Ｒと、上記バイパス部Ｂのオン／オフ制御を行うバイパス制御部として機能する充電部Ｃ及び放電部Ｄとで構成される。
【００１８】
電流制限部Ｌは、高い抵抗値（例えば、１００Ω）の抵抗１１から成り、電源投入時に突入電流が内部回路であるコンデンサ２１に流れ込むのを防止する。
【００１９】
バイパス部Ｂは、Ｎチャンネル型ＭＯＳＦＥＴのトランジスタスイッチ１２から成る。充電部Ｃの働きにより上記トランジスタスイッチ１２がオンすると、上記電流制限部Ｌ（抵抗１１）の入出力端を短絡して迂回（バイパス）する回路を形成し、電力消費量を低減する。
【００２０】
再突入保護回路Ｒは、一旦電源をオフした後、制御回路２４が完全に停止しないような数十ｍｓｅｃ以下の瞬断後、即ち、上記バイパス部Ｂのトランジスタスイッチ１２がオフする前に再度電源がオンに切り換った場合、及び、電源投入後、以下に説明するようにトランジスタスイッチ１２がオンして突入電流防止回路１０が正常動作している状態で、設定変更又は何らかのトラブルにより電源電圧が急上昇（例えば、最小値から最大値へと変化）して突入電流が発生した場合に、上記バイパス部のトランジスタスイッチ１２を強制的にオフして内部回路を保護するための回路である。再突入保護回路Ｒの構成及び動作については、他の処理部の構成及び動作の説明を完了した後に、詳しく行う。
【００２１】
充電部Ｃは、第１ブートストラップ回路３０及び第２ブートストラップ回路４０で構成され、上記ＤＣ−ＤＣ変換回路１００の入力コンデンサ２１に所定量の電荷が溜まるのを待ってから上記バイパス部Ｂのトランジスタスイッチ１２のゲートに駆動電圧を出力する。
【００２２】
第１ブートストラップ回路３０は、第１スイッチとしてトランジスタスイッチ２３を有し、上記第１スイッチのオンに伴い点αの電位を基準電位Ｖｒｅｆ１にまで昇圧する。第２ブートストラップ回路４０は、第２スイッチとしてトランジスタスイッチ２２を有し、上記第２スイッチのオンに伴い点βの電位を第１ブートストラップ回路３０により基準電位Ｖｒｅｆ１にまで昇圧された点αの電位にまで昇圧し、昇圧後の電圧を駆動電圧として上記バイパス部Ｂを構成するトランジスタスイッチ１２のゲートへと出力する。上記第１及び第２スイッチであるトランジスタスイッチ２２及び２３は、所定の周期で交互に駆動されるが、本実施形態では、ＤＣ−ＤＣ変換回路１００の制御回路２４を共用する構成になっている。なお、第１及び第２ブートストラップ回路３０及び４０の構成及び動作については、後に図２及び図３を用いて詳細に説明する。
【００２３】
放電部Ｄは、上記充電部Ｃの第２ブートストラップ回路４０を構成するコンデンサ１５に並列に接続され、かつ、互いに直列に接続された抵抗１３及び１４から成り、入力端子１０１への給電が停止された後、上記コンデンサ１５に溜まった電荷を放電し、速やかに上記バイパス部Ｂのトランジスタスイッチ１２をオフに切り換える。
【００２４】
図２は、図１の回路図から第１ブートストラップ回路３０の構成要素を抽出して表す図である。第１ブートストラップ回路３０は、コンデンサ１７、ダイオード１８、トランジスタスイッチ２３、及び、基準電圧Ｖｒｅｆ１を供給する副電源２８を図示するように直列に接続して成る。第１ブートストラップ回路３０は、入力コンデンサ２１に所定の電荷が溜まり、制御回路２４が始動してトランジスタスイッチ２３がオンしている間に動作し、コンデンサ１７に電荷を充電し、点αの電位を基準電圧Ｖｒｅｆ１にまで昇圧する。一旦、基準電圧Ｖｒｅｆ１にまで昇圧された点αの電位は、ダイオード１８の働きにより、制御回路２４によりトランジスタスイッチ２３がオフに切り換えられた後も保持される。
【００２５】
図３は、図１の回路図から第２ブートストラップ回路４０の構成要素を抽出して表す図である。第２ブートストラップ回路４０は、コンデンサ１５、ダイオード１６、コンデンサ１７、及び、トランジスタスイッチ２２を図示するように直列に接続して成る。第２ブートストラップ回路４０は、入力コンデンサ２１に所定の電荷が溜まり、制御回路２４が始動してトランジスタスイッチ２２がオンしている間に動作し、点βの電位を、第１のブートストラップ回路３０において基準電圧Ｖｒｅｆ１にまで昇圧した点αの電位にまで昇圧し、昇圧した電圧を駆動信号として、放電部Ｄを構成する抵抗１４を介してトランジスタスイッチ１２のゲートに印加し、上記トランジスタスイッチ１２をオンに切り換える。
【００２６】
ここで再び図１を参照する。上述したように、コンデンサ１５には、放電部Ｄとして、互いに直列接続された抵抗１３及び１４が並列に接続されている。抵抗１３及び１４には、迅速な放電を実現し、かつ、動作時における消費電力を低減するため高抵抗、例えば、容量が０．０１μｆのコンデンサ１５に対して、それぞれ３３ｋΩ及び１ｋΩの物を採用する。
【００２７】
点γの電位は、トランジスタスイッチ２２がオンしている期間、放電部Ｄの働きにより時間と共に低下する。トランジスタスイッチ１２を継続的にオンさせておくには、点γの電位がトランジスタスイッチ１２のゲートのしきい値電圧以下になる前に、第１ブートストラップ回路３０を駆動して点αの電位をＶｒｅｆ１の値にまで戻す必要がある。突入電流防止回路１０では、点γの電位が、トランジスタスイッチ１２を継続的にオンできる値を維持するように、高い周波数（例えば１００ｋＨｚ）の基準クロック信号ＣＬＫで制御回路２４を駆動する。
【００２８】
放電部Ｄでは、制御回路２４の働きによりトランジスタスイッチ２２がオンしている期間に、コンデンサ１５に溜まっている電荷を費やすが、実際の電力消費量は、上記従来技術の欄で説明した突入電流防止回路Ｂ（図５を参照）のように、トランスに誘起される電圧を利用してサイリスタを常時オンするのに要する電力に比べれば非常に少ない値になる。
【００２９】
入力端子への給電を停止すると、制御回路２４が停止して第１ブートストラップ回路３０の動作を停止する。これにより、コンデンサ１５の電荷が完全に放電され、トランジスタスイッチ１２がオフして次の給電時の動作準備が完了する。このように突入電流防止回路１０は、電源オフの後、短時間で電源をオンにした場合でも正確に動作する。
【００３０】
（２）再突入保護回路について
以下、再突入保護回路Ｒの構成及び動作について詳しく説明する。再突入保護回路Ｒは、上記構成及び動作を行う突入電流防止回路１０において、一旦電源をオフした後、制御回路２４が完全に停止しないような数十ｍｓｅｃ以下の期間、即ち、上記バイパス部Ｂのトランジスタスイッチ１２がオフする前の状態で再度電源がオンに切り換った場合、及び、電源投入後、トランジスタスイッチ１２がオンして突入電流防止回路１０が正常動作している状態で、設定変更又は何らかのトラブルにより電源電圧が急上昇（例えば、最小値から最大値へと変化）して突入電流が発生した場合に、上記バイパス部Ｂのトランジスタスイッチ１２を強制的にオフして内部回路を保護する。
【００３１】
再突入保護回路Ｒは、電源入力端子１０１にカソードが接続されたダイオード５０、上記ダイオードのアノードに一端が接続された抵抗５１、及び、ベースが、抵抗５１の他端に接続され、コレクタがトランジスタスイッチ１２のゲートに接続され、エミッタがトランジスタスイッチ１２のソースに接続されたｎｐｎバイポーラトランジスタ５２で構成される。
【００３２】
制御回路２４が完全に停止しないような電源瞬断後、又は、通常動作時に設定変更又は何らかのトラブルにより急に入力される電圧が高くなった場合、バイパス部Ｂを構成するトランジスタスイッチ１２のオン抵抗の働きにより、当該トランジスタスイッチ１２のドレイン側の電位が高くなる。このドレイン側の電位がダイオード５０のツェナー降伏電圧を超えた場合、ダイオード５０がツェナー降伏を起こし、抵抗５１を介してトランジスタ５２のベースに電流が流れ、当該トランジスタ５２をオンに切り換える。これによりトランジスタスイッチ１２のゲート・ソース間が短絡され、速やかに当該スイッチ１２がオフに切り換えられ、内部回路への突入電流の侵入が防止される。
【００３３】
上述するように、上記抵抗５１及びトランジスタ５２は、上記ダイオード５０に破壊電圧が印加されてツェナー降伏が生じた場合に、上記バイパス部Ｂのトランジスタスイッチ１２を強制的にオフの状態に切り換える切換回路として機能する。
【００３４】
なお、上記入力端子１０１に高出力が印加されてからトランジスタスイッチ１２がオフするまでの動作を更に詳しく説明すれば、以下の通りである。即ち、ダイオード５０のツェナー降伏によりトランジスタ５２のベースに電流が流れ、当該トランジスタのオン抵抗が減少してオンに切り換り始めると、これに伴いトランジスタスイッチ１２のゲート・ソース間の電位差が減り当該トランジスタスイッチ１２のオン抵抗が上昇する。当該トランジスタスイッチ１２のオン抵抗の上昇に伴い、ダイオード５０及び抵抗５１を介してトランジスタ５２のベースに流れる電流が更に増加し、速やかに当該トランジスタ５２が完全にオンに切り換ると共に、トランジスタスイッチ１２が完全にオフに切り換る。
【００３５】
なお、電流制限部Ｌの抵抗１１における電圧降下量がダイオードＤ１の降伏電圧とトランジスタ５２のベース・エミッタ間の電位差の合計値以下になると、バイパス部Ｂを構成するトランジスタスイッチ１２は、オンの状態に復帰する。
【００３６】
（３）まとめ
上記構成の突入電流防止回路１０は、再突入保護回路Ｒを備えることにより、１０乃至数十ｍｓｅｃ程度のいわゆる給電の瞬断、具体的には電源をオフした後、制御回路２４が完全に停止しないような数十ｍｓｅｃ以下のいわゆる瞬断後に電圧供給が再開され突入電流が発生した場合、並びに、電源投入後に設定変更又は何らかのトラブルにより電源電圧が急上昇（例えば最小値から最大値に変化）して突入電流が発生した場合であっても、突入電流が内部に侵入するのを効果的に防止し保護することができる。
【００３７】
また、上述するように、突入電流防止回路１０は、バイパス部Ｂのトランジスタスイッチ１２を継続的にオンするのに、例えば、トランスを用いて誘起した所定電位の駆動信号を供給し続けるのではなく、周期的に動作する第１及び第２ブートストラップ回路３０及び４０により放電部Ｄにおいて放電した分の電位を補充する構成を採用するため、他の回路部品に比べてサイズの大きなトランスを必要としないといった利点を有する。
【００３８】
更には、バイパス部Ｂとして、所定電位の駆動信号の入力に応じて導通する、いわゆる電圧駆動素子であるＮチャンネル型ＭＯＳＦＥＴのトランジスタスイッチ１２を用いることで、駆動損失が放電部の損失のみとなり、駆動損失を低減することができると共に、導通損も低減でき、消費電力を低減することができる。
【図面の簡単な説明】
【００３９】
【図１】実施の形態に係る突入電流防止回路を備えるＤＣ−ＤＣ変換回路の構成を示す図である。
【図２】第１ブートストラップ回路の構成を示す図である。
【図３】第２ブートストラップ回路の構成を示す図である。
【図４】従来の突入電流防止回路を備えるＤＣ−ＤＣ変換回路の構成を示す図である。
【図５】従来の突入電流防止回路を備えるＤＣ−ＤＣ変換回路の構成を示す図である。
【符号の説明】
【００４０】
１０  突入電流防止回路、３０  第１ブートストラップ回路、４０  第２ブートストラップ回路、Ｂ  バイパス部、Ｒ  再突入保護回路、Ｃ  充電部、Ｄ  放電部、Ｌ  高抵抗部。
【図１】
2005033940.tif 000003
【図２】
2005033940.tif 000004
【図３】
2005033940.tif 000005
【図４】
2005033940.tif 000006
【図５】
2005033940.tif 000007