(57)【要約】【課題】  下部クラッド層中にその幅および長さ方向にエッチングストップ層を介在させた電気吸収型光変調素子およびその製造方法を提供する。【解決手段】  半導体基板１の上に、n型或いはP型の何れか一方の導電型を有する第１のクラッド層２０と、第１のクラッド層２０のウエットエッチングに係るエッチングストップ層９と、一方の導電型を有する第２のクラッド層２１と、光導波路層３と、第１および第２のクラッド層とは異なる導電型を有する第３のクラッド層４とがこの順に積層され、第２のクラッド層２１、光導波路層３、第３のクラッド層４はこれらの両側部がエッチング除去されてストライプ状に形成され、エッチングストップ層９の上方のエッチング除去両側部の除去領域６０には埋め込み層６が形成されている電気吸収型光変調素子およびその製造方法。【選択図】  図１
2005249852.tif 000002
【特許請求の範囲】
【請求項１】
化合物半導体で構成され、n型半導体クラッド層、ｐ型半導体クラッド層、およびこれら２つのクラッド層の間に形成される光導波路層を有し、光導波路層に電界を印加してその光吸収係数を変化させる電気吸収型光変調素子において、
半導体基板の上に、n型或いはｐ型の何れか一方の導電型を有する第１のクラッド層と、第１のクラッド層のウエットエッチングに係るエッチングストップ層と、一方の導電型を有する第２のクラッド層と、光導波路層と、第１および第２のクラッド層とは異なる導電型を有する第３のクラッド層とがこの順に積層され、第２のクラッド層、光導波路層、第３のクラッド層はこれらの両側部がエッチング除去されてストライプ状に形成され、エッチングストップ層の上方のエッチング除去両側部の除去領域には埋め込み層が形成されていることを特徴とする電気吸収型光変調素子。
【請求項２】
化合物半導体で構成され、n型半導体クラッド層、ｐ型半導体クラッド層、およびこれら２つのクラッド層の間に形成される光導波路層を有し、光導波路層に電界を印加してその光吸収係数を変化させる電気吸収型光変調素子の製造方法において、
半導体基板の上に、n型或いはp型の何れか一方の導電型を有する第１のクラッド層と、この第１のクラッド層のウェットエッチングに係るエッチングストップ層と、一方の導電型を有する第２のクラッド層と、光導波路層と、他方の導電型を有する第３のクラッド層と、コンタクト層とをこの順に積層し、
コンタクト層の上にフォトリソグラフィによってストライプ状マスクを形成し、
コンタクト層を選択的に除去するエッチング液によりコンタクト層の内のマスク下方の両側部を除去し、
第３のクラッド層を選択的に除去するエッチング液により第３のクラッド層の内のマスクおよびコンタクト層下方の両側部を除去し、
光導波路層を選択的に除去するエッチング液によって、光導波路層の内のマスクないし第３のクラッド層下方の両側部を除去し、
クラッド層を選択的に除去するエッチング液によって、第２のクラッド層の内の光導波路層の下方の両側部および第３のクラッド層の内の光導波路層の上方の両側部を除去し、
エッチングストップ層の上方の内の第２のクラッド層からコンタクト層に到るエッチング除去両側部の除去領域に埋め込み層を埋め込み成長させることを特徴とする電気吸収型光変調素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電気吸収型光変調素子およびその製造方法に関し、特に、ウェットエッチングのみによる簡便な半導体素子の製造工程によって、光導波路層におけるサイドエッチングに起因するクラッド層と光導波路層との間の層幅の差違を解消して素子静電容量を低減した電気吸収型光変調素子およびその製造方法に関する。
【背景技術】
【０００２】
図３を参照して電気吸収型光変調素子を説明する。
ｎ−ＩｎＰ基板１を準備する。ｎ−ＩｎＰ基板１の表面に、順次に、ｎ−ＩｎＰ下部クラッド層２、ＩｎＧａＡｓＰ光導波路層（変調層＋パイルアップ防止層）３、ｐ−ＩｎＰ上部クラッド層４、ｐ−ＩｎＧａＡｓＰコンタクト層５より成る薄膜多層構造がエピタキシャル成長により成膜形成されている。６はＦｅをドープしたＦｅ−ＩｎＰ埋め込み層である。ｐ−ＩｎＧａＡｓＰコンタクト層５の上面にはｐ電極７が形成されている。このｐ−ＩｎＧａＡｓＰ層５はｐ−ＩｎＰ上部クラッド層４にｐ電極７をオーミックコンタクトさせる電極形成用のコンタクト層である。Ｆｅ−ＩｎＰ埋め込み層６は、ｎ−ＩｎＰ下部クラッド層２およびｐ−ＩｎＰ上部クラッド層４と共にＩｎＧａＡｓＰ光導波路層３を取り囲み、光閉じ込め構造を形成している（特許文献１  参照）。
【０００３】
以上の電気吸収型光変調素子において、導波路端面３１から光が入射されるＩｎＧａＡｓＰ光導波路層３は素子の全長に亘って存在している。そして、ｐ電極７はｐ−ＩｎＧａＡｓＰコンタクト層５上面に全長に形成されると共に、ｎ電極はｎ−ＩｎＰ基板１の下面全面に亘って存在する。従って、両電極間に電圧を印加することにより、ＩｎＧａＡｓＰ光導波路層３中に電界が生じ、光吸収スペクトルの吸収端のシフト或いはブロード化により光は吸収されることになる。即ち、導波路端面３１に入射した光はこの光導波路層３を伝播してその他端から放射されるのであるが、その過程において、ＩｎＧａＡｓＰ光導波路層３の内のｐ−ＩｎＧａＡｓＰコンタクト層５とｎ−ＩｎＰ基板１とにより挟持される領域は変調電圧の印加により、光変調層として動作し、光変調層を伝播する光は強度変調される。
【０００４】
ここで、図４を参照して電気吸収型光変調素子の製造の仕方を説明する。
図４（ａ）を参照するに、ｎ−ＩｎＰ基板１上に有機金属化学堆積法（ＭＯＣＶＤ）により、ｎ−ＩｎＰクラッド層２、ＩｎＧａＡｓＰ光導波路層３（ＩｎＧａＡｓＰ変調層およびパイルアップ防止層）、ｐ−ＩｎＰクラッド層４、ＩｎＧａＡｓＰコンタクト層５、を順次に積層形成する。そして、この積層体の側部にフォトリソグラフィ技術を適用し、ｎ−ＩｎＰクラッド層２の上部の両側部、ＩｎＧａＡｓＰ光導波路層３の両側部、ｐ−ＩｎＰクラッド層４の両側部、ＩｎＧａＡｓＰコンタクト層５の両側部をエッチング除去してストライプ状に形成する。これには、先ず、ＩｎＧａＡｓＰコンタクト層５の表面に酸化シリコン絶縁膜のストライプマスク８を形成する。
【０００５】
図４（ｂ）を参照するに、次いで、硫酸系エッチング液を使用してＩｎＧａＡｓＰコンタクト層５をストライプ状にエッチングする。この場合、硫酸系エッチング液は選択性エッチング液であり、ＩｎＧａＡｓＰのみがエッチングされ、次層のｐ−ＩｎＰクラッド層４はエッチングされない。
図４（ｃ）を参照するに、今度は燐酸系エッチング液を使用してｐ−ＩｎＰクラッド層４をエッチングする。燐酸系エッチング液も選択性エッチング液であり、ｐ−ＩｎＰのみがエッチングされ、次層のＩｎＧａＡｓＰ光導波路層３のＩｎＧａＡｓＰはエッチングされない。
【０００６】
図４（ｄ）を参照するに、続いて、硫酸系エッチング液を使用して、ＩｎＧａＡｓＰ導波路３を形成する。ＩｎＧａＡｓＰは硫酸系エッチング液によりサイドエッチングされるので、図４（ｄ）に示されるが如くにＩｎＧａＡｓＰ導波路３の断面構造が得られる。
図示される如く基板側のクラッド層が凸型とされている構造の電気吸収型光変調素子は公知である。この様な凸型のクラッド層は、反応性イオンビームエッチングの如きドライエッチングによっても製造される（特許文献２  参照）。
【特許文献１】特開２００２−１２２８３３
【特許文献２】特開２００２−３３３０５
【発明の開示】
【発明が解決しようとする課題】
【０００７】
以上のウェットエッチングにより電気吸収型光変調素子を製造した場合の構造においては、ＩｎＧａＡｓＰ光導波路層３の上面のｐ−ＩｎＰ上部クラッド層４が、ＩｎＧａＡｓＰ光導波路層３と比較して、幅方向に張り出している。そして、この張り出し部分４１の下方には、ＩｎＧａＡｓＰ光導波路層３の厚さ分だけ隔ててｎ−ＩｎＰ下部クラッド層２が対向して存在する。ここで、外部電源からｐ−ＩｎＰ上部クラッド層４には負電位が印加されると共にｎ−ＩｎＰ下部クラッド層２には正電位が印加される。従って、ＩｎＧａＡｓＰ光導波路層３は、これを挟む上部クラッド層４と下部クラッド層２を介して電圧が印加されるので、ｐ−ＩｎＰ上部クラッド層４の幅方向の張り出し部分４１とこれに対向して存在するｎ−ＩｎＰ下部クラッド層２との間に静電容量を発生し、この分だけ素子全体の静電容量を増加することとなる。電気吸収型光変調素子は、光変調素子自体の形成する静電容量を低減することによりこれを高速応答させることができるが、この見地からするとの静電容量を増加することは好ましくない。ウェットエッチングにより電気吸収型光変調素子を製造する場合、図４に示される如きＩｎＧａＡｓＰ導波路３のサイドエッチングの効果は免れず、これが静電容量増大の原因となる。
【０００８】
ところで、電気吸収型光変調素子をドライエッチングにより製造して得られる構造は、ウェットエッチングにより製造して得られる構造におけるｐ−ＩｎＰ上部クラッド層４の張り出し部分４１を有せず、この部分の発生する静電容量分だけ素子全体の静電容量を小さくすることができる。
一方、ドライエッチングにより電気吸収型光変調素子を製造する場合、半導体材料に損傷を発生する。この損傷とは、ｎ−ＩｎＰ下部クラッド層２の上面とストライプ状に形成されるＩｎＧａＡｓＰ光導波路層３およびその上面のｐ−ＩｎＰ上部クラッド層４の両側面とにおける結晶性の悪化のことをいう。特に、ＩｎＧａＡｓＰ光導波路層３における結晶性の悪化はＩｎＧａＡｓＰ光導波路層の光学的および電気的性能劣化の原因となる。
【０００９】
この発明は、第３のクラッド層をストライプ状にエッチングし、続いて光導波路層をストライプ状にエッチングし、更に、第２のクラッド層の内のストライプ状部分以外の部分にエッチングストップ層９が露出するまでエッチングを施して光変調素子を形成することにより、化合物半導体により構成されるダブルヘテロ構造を有する電気吸収型光変調素子の第３のクラッド層４の幅を光導波路層３の幅と同程度にし、素子静電容量を低減して高速動作する電気吸収型光変調素子およびその製造方法を提供するものである。
【課題を解決するための手段】
【００１０】
化合物半導体で構成され、n型半導体クラッド層、ｐ型半導体クラッド層、およびこれら２つのクラッド層の間に形成される光導波路層を有し、光導波路層に電界を印加してその光吸収係数を変化させる電気吸収型光変調素子において、半導体基板１の上に、n型或いはP型の何れか一方の導電型を有する第１のクラッド層２０と、第１のクラッド層２０のウエットエッチングに係るエッチングストップ層９と、一方の導電型を有する第２のクラッド層２１と、光導波路層３と、第１および第２のクラッド層とは異なる導電型を有する第３のクラッド層４とがこの順に積層され、第２のクラッド層２１、光導波路層３、第３のクラッド層４はこれらの両側部がエッチング除去されてストライプ状に形成され、エッチングストップ層９の上方のエッチング除去両側部の除去領域６０には埋め込み層６が形成されている電気吸収型光変調素子を構成した。
【００１１】
そして、化合物半導体で構成され、n型半導体クラッド層、ｐ型半導体クラッド層、およびこれら２つのクラッド層の間に形成される光導波路層を有し、光導波路層に電界を印加してその光吸収係数を変化させる電気吸収型光変調素子の製造方法において、半導体基板１の上に、n型或いはp型の何れか一方の導電型を有する第１のクラッド層２０と、この第１のクラッド層２０のウェットエッチングに係るエッチングストップ層９と、一方の導電型を有する第２のクラッド層２１と、光導波路層３と、他方の導電型を有する第３のクラッド層４と、コンタクト層５とをこの順に積層し、コンタクト層５の上にフォトリソグラフィによってストライプ状マスク８を形成し、コンタクト層５を選択的に除去するエッチング液によりコンタクト層５の内のマスク８下方の両側部を除去し、第３のクラッド層４を選択的に除去するエッチング液により第３のクラッド層４の内のマスク８およびコンタクト層５下方の両側部を除去し、光導波路層３を選択的に除去するエッチング液によって、光導波路層３の内のマスク８ないし第３のクラッド層４下方の両側部を除去し、クラッド層を選択的に除去するエッチング液によって、第２のクラッド層２１の内の光導波路層３の下方の両側部および第３のクラッド層４の内の光導波路層３の上方の両側部を除去し、エッチングストップ層９の上方の内の第２のクラッド層２１からコンタクト層５に到るエッチング除去両側部の除去領域６０に埋め込み層６を埋め込み成長させる電気吸収型光変調素子の製造方法を構成した。
【発明の効果】
【００１２】
この発明によれば、下部クラッド層２中にその幅および長さ方向に亘ってエッチングストップ層９を有する点を特徴とする。即ち、下部クラッド層２を、第１のクラッド層である下層クラッド層２０と第２のクラッド層である上層クラッド層２１との間にその幅および長さ方向に亘ってエッチングストップ層９を介在させて形成する。エッチングストップ層９はこれらクラッド層に挟まれて埋設された状態にある。このエッチングストップ層９を形成することにより、以下の（ａ）、（ｂ）、（ｃ）の効果を奏す。
（ａ）光導波路層３と上部クラッド層４との間の層幅の差異部分である下側の張り出し部分４１と、上部クラッド層４とコンタクト層５との間の層幅の差異部分である上側の張り出し部分４１’とをエッチング除去する工程において、下部クラッド層２と同一材料より成る基板１にエッチングが及ぶことを防止することができる。（ｂ）埋め込み層６の成長を開始するに有利な良好な結晶面を提供する。仮に、エッチングストップ層９を形成せずに、下部クラッド層２へのエッチングを時間だけで制御することを考えると、このエッチングにより得られる下部クラッド層２の露出面はこの上面に埋め込み層６をエピタキシャル成長させるに充分に好適な平坦さにはならない。（ｃ）埋め込み層６の深さ調整をするに好都合である。
【００１３】
そして、下部クラッド層２中にその幅および長さ方向に亘って以上のエッチングストップ層９を介在させた状態でウェットエッチング加工をすることにより、後で説明される図２（ｄ）の状態の積層は、上部クラッド層４の下側の張り出し部分４１および上側の張り出し部分４１’がエッチング除去されて、下側の張り出し部分４１に起因する素子静電容量の増大は解消し、ドライエッチングにより製造された素子構造と同程度の小さい素子静電容量を有しながら、且つ、導波路部に対してエッチングによる損傷を発生しない電気吸収型光変調素子が構成される。
【発明を実施するための最良の形態】
【００１４】
発明を実施するための最良の形態を図１および図２を参照して説明する。
図１（ａ）を参照するに、この発明は、ｎ−ＩｎＰ下部クラッド層２中にその幅および長さ方向にＩｎＧａＡｓＰエッチングストップ層９を介在させる点を特徴とする。即ち、ｎ−ＩｎＰ下部クラッド層２を、ｎ−ＩｎＰより成る第１のクラッド層である下層クラッド層２０とｎ−ＩｎＰより成る第２のクラッド層である上層クラッド層２１との間にその幅および長さ方向に亘ってＩｎＧａＡｓＰエッチングストップ層９を介在させて形成する。ＩｎＧａＡｓＰエッチングストップ層９はこれらｎ−ＩｎＰクラッド層に挟まれて埋設された状態にある。
【００１５】
図１（ａ）を参照するに、ｎ−ＩｎＰ半導体基板１上に有機金属化学堆積法（ＭＯＣＶＤ）により、ｎ−ＩｎＰ下部クラッド層２のｎ−ＩｎＰ下層クラッド層２０を形成し、順次に、ＩｎＧａＡｓＰエッチングストップ層９、ｎ−ＩｎＰ下部クラッド層２のｎ−ＩｎＰ上層クラッド層２１、ＩｎＧａＡｓＰ光導波路層３（ＩｎＧａＡｓＰ変調層兼パイルアップ防止層）、ｐ−ＩｎＰより成る第３のクラッド層である上部クラッド層４、ＩｎＧａＡｓＰコンタクト層５、を積層形成する。そして、この積層体の両側部にフォトリソグラフィ技術を適用し、ＩｎＧａＡｓＰ光導波路層３の両側部、ｐ−ＩｎＰ上部クラッド層４の両側部、ＩｎＧａＡｓＰコンタクト層５の両側部をエッチング除去してストライプ状に形成する。これには、先ず、ＩｎＧａＡｓＰコンタクト層５の表面に酸化シリコン絶縁膜のストライプマスク８を形成する。
【００１６】
図１（ｂ）を参照するに、硫酸系エッチング液を使用してＩｎＧａＡｓＰコンタクト層５をストライプ状にサイドエッチングする。この場合、硫酸系エッチング液は選択性エッチング液であり、ＩｎＧａＡｓＰのみがエッチングされ、次層のｐ−ＩｎＰ上部クラッド層４はエッチングされない。
図１（ｃ）を参照するに、今度は燐酸系エッチング液を使用してｐ−ＩｎＰ上部クラッド層４をエッチングする。燐酸系エッチング液も選択性エッチング液であり、ｐ−ＩｎＰのみがエッチングされ、次層のＩｎＧａＡｓＰ光導波路層３のＩｎＧａＡｓＰはエッチングされない。
【００１７】
図２（ｄ）を参照するに、続いて、硫酸系エッチング液を使用して、ＩｎＧａＡｓＰ光導波路層３を形成する。ＩｎＧａＡｓＰは硫酸系エッチング液によりサイドエッチングされて、ＩｎＧａＡｓＰ光導波路層３の図２（ｄ）に示されるが如き断面構造が得られる。
図２（ｅ）を参照するに、図２（ｄ）の状態の積層構造が形成されたところで、更に、この積層構造に燐酸系エッチング液を使用してエッチングを施す。このエッチングにより、ｎ−ＩｎＰ上層クラッド層２１の両側部が大きくエッチング除去されると共に、ｐ−ＩｎＰ上部クラッド層４の両側部も図２（ｄ）の状態から更にエッチング除去される。その結果、図２（ｅ）の状態の積層が形成される。
【００１８】
図２（ｅ）の工程について詳細に説明する。電気吸収型光変調素子は、従来より、ウェットエッチングにより逆メサの突条を得る方向に結晶方位を設定して製造されているが、この発明においてもこの従来の方位の基板を用意した。即ち、ＩｎＰクラッド層のウェットエッチングにおいては、エッチングの異方性により基板面垂直方向のエッチングのみが強く進み、実際上、水平方向には浸食は進行しない。従って、この発明の特徴的工程である図２（ｄ）から図２（ｅ）に到るＩｎＰ層のウェットエッチングにおいても、ｐ−ＩｎＰ上部クラッド層４の水平方向の浸食は、その幅がＩｎＧａＡｓＰコンタクト層５或いはＩｎＧａＡｓＰ光導波路層３から張り出している部分のみが垂直方向のエッチングの進行によって浸食除去されて、幅がＩｎＧａＡｓＰコンタクト層５の幅に揃った位置で水平方向に見た浸食は停止する。一方、ｎ−ＩｎＰ上層クラッド層２１はＩｎＧａＡｓＰエッチングストップ層９に到達する迄垂直方向にエッチングが進行して停止する。
【００１９】
ＩｎＧａＡｓＰエッチングストップ層９の、ｎ−ＩｎＰ下部クラッド層２内において形成されるべき高さに関する位置については、ＩｎＧａＡｓＰエッチングストップ層９より上部にある部分であるｎ−ＩｎＰ上層クラッド層２１のＩｎＧａＡｓＰ光導波路層３と重畳しない両側の領域の静電容量に対する寄与を大きくするにはなるべく低い位置、即ち、ｎ−ＩｎＰ上層クラッド層２１を厚くする。しかし、ｎ−ＩｎＰ上層クラッド層２１を厚くし過ぎると、エッチングストップ層９の上側に形成される埋め込み層６に要求される層厚が大きくなり過ぎて、埋め込み層６の積層工程に時間がかかり過ぎると共に、高温下において実施される積層工程中にｐ−ＩｎＰ半導体の不純物であるＺｎが拡散してｐｎ接合状態が劣化する恐れが高まる。従って、上部のｎ−ＩｎＰ上層クラッド層２１の両側領域の除去される深さを極端に深くしない考慮を払う必要がある。図２（ｅ）の状態の積層は、ｐ−ＩｎＰ上部クラッド層４の下側の張り出し部分４１および上側の張り出し部分４１’はエッチング除去されて、下側の張り出し部分４１に起因する素子静電容量の増大は解消し、ドライエッチングにより製造された素子構造と同程度の小さい素子静電容量を有しながら、且つ、導波路部に対してエッチングによる損傷を発生しない素子が構成される。
【００２０】
図２（ｆ）を参照するに、最後に、ｎ−ＩｎＰ下部クラッド層２のｎ−ＩｎＰ上層クラッド層２１、ＩｎＧａＡｓＰ光導波路層３、ｐ−ＩｎＰ上部クラッド層４、およびＩｎＧａＡｓの材料としては、Ｆｅドープした半絶縁ＩｎＰ或いはポリイミド樹脂などの絶縁材料が使用される。
ところで、クラッド層の導電型については、図示される如く下部クラッド層２をｎ型により構成し、上部クラッド層４をｐ型にする構成とは逆としてもこの発明が有効であることに変わりはない。そして、この発明は、光変調層に多重量子井戸型の層構造を有する光変調素子にも、また、バルク型の層構造を有する光変調素子にも適用することができる。
【図面の簡単な説明】
【００２１】
【図１】実施例を説明する図。
【図２】図１の続き。
【図３】従来例を説明する図。
【図４】従来例の製造工程を説明する図。
【符号の説明】
【００２２】
１  基板                                  ２  下部クラッド層
２０  下層クラッド層                      ２１  上層クラッド層
３  光導波路層                            ３１  導波路端面
４  上部クラッド層                      ４１  下側の張り出し部分
４１’上側の張り出し部分                    ５  コンタクト層
６  埋め込み層                            ７  電極
８  ストライプマスク                      ９  エッチングストップ層
【図１】
2005249852.tif 000003
【図２】
2005249852.tif 000004
【図３】
2005249852.tif 000005
【図４】
2005249852.tif 000006