(57)【要約】【課題】半導体集積回路のテストに用いるテストパターンを効率よく生成可能としたテストパターンの生成方法及びテストパターンの生成システム並びにテストパターン生成装置を提供する。【解決手段】テストパターンの生成方法及びテストパターンの生成システム並びにテストパターン生成装置において、故障シミュレーションを実行する故障シミュレーション実行手段と、テストパターンを生成するテストパターン生成手段とを用いて、テストパターンを生成する。故障シミュレーション実行手段は、テストする半導体集積回路のネットリストをネットリスト記憶部から読出して故障リストを生成し、この故障リストに基づいて故障設定を行い、所定のテストパターンを用いて故障シミュレーションを実行し、故障シミュレーションで未検出の故障のリストからなる未検出故障リストを生成する。テストパターン生成手段は、未検出故障リストを用いてテストパターンを生成する。【選択図】図２
2005062017.tif 000002
【特許請求の範囲】
【請求項１】
半導体集積回路用のテストパターンを生成する生成方法において、
前記半導体集積回路のネットリストをネットリスト記憶部から読出すステップと、
前記ネットリストに基づいて故障リストを生成するステップと、
前記故障リストに基づいて故障設定を行うステップと、
前記故障設定に対して所定のテストパターンを用いて故障シミュレーションを実行するステップと、
前記故障シミュレーションにおいて未検出となった故障のリストからなる未検出故障リストを生成するステップと、
前記未検出故障リストに基づいて自動的にテストパターンを生成するステップと
からなるテストパターンの生成方法。
【請求項２】
故障シミュレーションを実行する故障シミュレーション実行手段と、テストパターンを生成するテストパターン生成手段とを有する半導体集積回路のテストパターンの生成システムであって、
前記故障シミュレーション実行手段は、テストする前記半導体集積回路のネットリストをネットリスト記憶部から読出して、このネットリストに基づいて故障リストを生成し、この故障リストに基づいて前記ネットリストに対して故障設定を行って、所定のテストパターンを用いて前記故障シミュレーションを実行するとともに、前記故障シミュレーションにおいて未検出となった故障のリストからなる未検出故障リストを生成すべく構成し、
前記テストパターン生成手段は、前記未検出故障リストに基づいてテストパターンを生成すべく構成したテストパターンの生成システム。
【請求項３】
前記所定のテストパターンは、前記半導体集積回路の論理回路設計時にその回路の機能検証を行うために用いた機能検証パターンとしたことを特徴とする請求項２記載のテストパターンの生成システム。
【請求項４】
故障シミュレーションを実行する故障シミュレーション実行手段と、テストパターンを生成するテストパターン生成手段とを有する半導体集積回路のテストパターンの生成装置であって、
前記故障シミュレーション実行手段は、テストする前記半導体集積回路のネットリストをネットリスト記憶部から読出して、このネットリストに基づいて故障リストを生成し、この故障リストに基づいて前記ネットリストに対して故障設定を行って、所定のテストパターンを用いて前記故障シミュレーションを実行するとともに、前記故障シミュレーションにおいて未検出となった故障のリストからなる未検出故障リストを生成すべく構成し、
前記テストパターン生成手段は、前記未検出故障リストに基づいてテストパターンを生成すべく構成したテストパターン生成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路の検査に用いるテストパターンを生成するテストパターンの生成方法及びテストパターンの生成システム並びにテストパターン生成装置に関するものである。
【背景技術】
【０００２】
従来、半導体集積回路の検査に用いるテストパターンを決定するにあたっては、故障シミュレーションを用いる方法（例えば、特許文献１参照。）、または自動的なテストパターン生成手段であるＡＴＰＧ（Automatic Test Pattern Generator）のいずれか一方を用いる方法が知られている。
【０００３】
ただし、故障シミュレーションの場合には、半導体集積回路の回路規模が大きくなればなるほどその実行に多大な時間を要することとなるために、昨今の大規模な半導体集積回路に対して用いることは現実的でなくなっている。
【０００４】
そこで、昨今ではＡＴＰＧが多用されているが、ＡＴＰＧを用いる場合には、半導体集積回路をスキャン設計等のテスト容易化に基づいて設計しておく必要があった。
【０００５】
しかも、スキャン設計を行った場合には、半導体集積回路のメモリ部とスキャンフリップフロップとの間の故障は検出することができないという特性を有しているために、ＡＴＰＧでは生成できないテストパターンが存在することとなるので、このような故障を検出するためのテストパターンを別途作成する必要があった。
【０００６】
かかるテストパターンを作成するにあたっては、作成したテストパターンが効率よく故障を検出できるようにする必要があるために、テストパターンの作成経験を有する熟練者による人手によって作成されていた。
【特許文献１】特開２００１−２０８８０３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、人手によってテストパターンを作成する場合には、多大な時間を必要とするために、極めて非効率であるという問題があった。特に、半導体集積回路の大規模化が促進されることによって、全ての故障を検出可能なテストパターンの作成作業は著しく困難を極めており、人手による機能検証パターンの作成作業は限界に近づいていた。
【課題を解決するための手段】
【０００８】
そこで、本発明のテストパターンの生成方法では、半導体集積回路用のテストパターンを生成する生成方法において、半導体集積回路のネットリストをネットリスト記憶部から読出すステップと、ネットリストに基づいて故障リストを生成するステップと、故障リストに基づいて故障設定を行うステップと、設定した故障に対して所定のテストパターンを用いて故障シミュレーションを実行するステップと、故障シミュレーションにおいて未検出となった故障のリストからなる未検出故障リストを生成するステップと、未検出故障リストに基づいて自動的にテストパターンを生成するステップとからなるテストパターンの生成方法とした。
【０００９】
また、本発明のテストパターンの生成システムでは、故障シミュレーションを実行する故障シミュレーション実行手段と、テストパターンを生成するテストパターン生成手段とを有する半導体集積回路のテストパターンの生成システムであって、故障シミュレーション実行手段は、テストする半導体集積回路のネットリストをネットリスト記憶部から読出して、このネットリストに基づいて故障リストを生成し、この故障リストに基づいてネットリストに対して故障設定を行って、所定のテストパターンを用いて故障シミュレーションを実行するとともに、故障シミュレーションにおいて未検出となった故障のリストからなる未検出故障リストを生成すべく構成し、テストパターン生成手段は、未検出故障リストに基づいてテストパターンを生成すべく構成した。
【００１０】
さらに、所定のテストパターンは、半導体集積回路の論理回路設計時にその回路の機能検証を行うために用いた機能検証パターンとしたことにも特徴を有するものである。
【００１１】
また、本発明のテストパターン生成装置では、故障シミュレーションを実行する故障シミュレーション実行手段と、テストパターンを生成するテストパターン生成手段とを有する半導体集積回路のテストパターンの生成装置であって、故障シミュレーション実行手段は、テストする半導体集積回路のネットリストをネットリスト記憶部から読出して、このネットリストに基づいて故障リストを生成し、この故障リストに基づいてネットリストに対して故障設定を行って、所定のテストパターンを用いて故障シミュレーションを実行するとともに、故障シミュレーションにおいて未検出となった故障のリストからなる未検出故障リストを生成すべく構成し、テストパターン生成手段は、未検出故障リストに基づいてテストパターンを生成すべく構成した。
【発明の効果】
【００１２】
請求項１記載の発明によれば、半導体集積回路用のテストパターンを生成する生成方法において、半導体集積回路のネットリストをネットリスト記憶部から読出すステップと、ネットリストに基づいて故障リストを生成するステップと、故障リストに基づいて故障設定を行うステップと、設定した故障に対して所定のテストパターンを用いて故障シミュレーションを実行するステップと、故障シミュレーションにおいて未検出となった故障のリストからなる未検出故障リストを生成するステップと、未検出故障リストに基づいて自動的にテストパターンを生成するステップとからなるテストパターンの生成方法としたことによって、自動テストパターン生成では検出不可能な故障をあらかじめ故障シミュレーションによって容易に検出しておき、故障シミュレーションでの未検出の故障に対して自動的にテストパターンを生成することによって、短時間で所要のテストパターンを生成することができる。
【００１３】
請求項２記載の発明によれば、故障シミュレーションを実行する故障シミュレーション実行手段と、テストパターンを生成するテストパターン生成手段とを有する半導体集積回路のテストパターンの生成システムであって、故障シミュレーション実行手段は、テストする半導体集積回路のネットリストをネットリスト記憶部から読出して、このネットリストに基づいて故障リストを生成し、この故障リストに基づいてネットリストに対して故障設定を行って、所定のテストパターンを用いて故障シミュレーションを実行するとともに、故障シミュレーションにおいて未検出となった故障のリストからなる未検出故障リストを生成すべく構成したことによって、テストパターン生成手段では検出不可能な故障をあらかじめ故障シミュレーションによって容易に検出しておくことができ、しかも、テストパターン生成手段を、未検出故障リストに基づいてテストパターンを生成すべく構成したことによって、必要なテストパターンを自動的に生成することができるので、テストパターンの作成に要する時間を短縮することができる。
【００１４】
請求項３記載の発明によれば、所定のテストパターンを、半導体集積回路の論理回路設計時にその回路の機能検証を行うために用いた機能検証パターンとしたことによって、故障シミュレーションの実行の際に、故障シミュレーション用のテストパターンの生成を行うことなく故障シミュレーションを実行することができるので、短時間で故障シミュレーションを実行できるとともに、検出の容易な故障を容易に検出することができる。
【００１５】
請求項４記載の発明によれば、故障シミュレーションを実行する故障シミュレーション実行手段と、テストパターンを生成するテストパターン生成手段とを有する半導体集積回路のテストパターンの生成装置であって、故障シミュレーション実行手段は、テストする半導体集積回路のネットリストをネットリスト記憶部から読出して、このネットリストに基づいて故障リストを生成し、この故障リストに基づいてネットリストに対して故障設定を行って、所定のテストパターンを用いて故障シミュレーションを実行するとともに、故障シミュレーションにおいて未検出となった故障のリストからなる未検出故障リストを生成すべく構成したことによって、テストパターン生成手段では検出不可能な故障をあらかじめ故障シミュレーションによって容易に検出しておくことができ、しかも、テストパターン生成手段は、未検出故障リストに基づいてテストパターンを生成すべく構成したことによって、未検出故障リストに基づいて必要なテストパターンを自動的に生成することができるので、テストパターンの作成に要する時間を短縮することができる。
【発明を実施するための最良の形態】
【００１６】
本発明のテストパターンの生成方法及びテストパターンの生成システム並びにテストパターン生成装置は、テストパターン生成手段であるＡＴＰＧだけでは不十分となっているテストパターンの生成を補うために故障シミュレーションを併用しているものであり、特に、ＡＴＰＧは、あらかじめ設定した故障、すなわち故障設定に基づいて所定のテストパターンを用いて故障シミュレーションを実行して未検出であった故障に対してテストパターンを生成するようにしているものであり、自動的に所要のテストパターンを生成可能としているものである。
【００１７】
しかも、故障シミュレーションに用いる所定のテストパターンとして半導体集積回路の論理回路設計時にその回路の機能検証を行うために用いた機能検証パターンを利用した場合には、故障シミュレーションの実行の際に故障シミュレーション用のテストパターンの生成を行うことなく故障シミュレーションを実行することができるので、短時間で故障シミュレーションを実行できるとともに、検出の容易な故障を容易に検出することができる。
【００１８】
以下において、図面に基づいて本発明の実施形態をさらに詳説する。図１は、テストパターン生成装置の概略説明用ブロック図である。
【００１９】
テストパターン生成装置は、テストパターン生成部１と、テストパターン生成部１において必要となるネットリストを記憶しているネットリスト記憶部２と、テストパターン生成部１における処理過程において生成されたデータを記憶するメモリ部３と、後述するようにテストパターン生成部１における処理過程で必要となる機能検証パターンを記憶している機能検証パターン記憶部４と、テストパターン生成部１において生成したテストパターンを出力するテストパターン出力部５とで構成している。
【００２０】
テストパターン生成部１には、故障シミュレーション実行手段である故障シミュレーション実行部1aと、テストパターン生成手段であるＡＴＧＰ実行部1bとを設けている。故障シミュレーション実行部1aは、ネットリスト記憶部２において記憶されているネットリストを読出し、読出したネットリストに基づいて全ての故障を拾出した故障リストを生成し、生成した故障リストをメモリ部３に設けた故障リスト用メモリ3aに記憶させるべく構成している。
【００２１】
さらに、故障シミュレーション実行部1aは、故障リストと、機能検証パターン記憶部４に記憶している機能検証パターンを用いて故障シミュレーションを実行すべく構成している。そして、故障シミュレーションの実行結果に基づいて、故障シミュレーション実行部1aは、機能検証パターンでは検出できなかった故障を検出して未検出故障リストを生成し、生成した未検出故障リストをメモリ部３に設けた未検出故障リスト用メモリ3bに記憶させるべく構成している。
【００２２】
ＡＴＧＰ実行部1bは、未検出故障リスト用メモリ3bに記憶した未検出故障リストに基づいてＡＴＰＧを実行してテストパターンを生成すべく構成しており、生成したテストパターンをテストパターン出力部５を介して出力可能としている。
【００２３】
ネットリスト記憶部２には、テストパターンを生成しようとしている半導体集積回路の論理回路設計時に生成されたネットリスト情報を記憶している。
【００２４】
また、機能検証パターン記憶部４には、テストパターンを生成しようとしている半導体集積回路の論理回路設計時に、その回路の機能検証を行うために用いた機能検証パターンを記憶している。この機能検証パターンを用いて故障シミュレーション実行部1aにおいて故障シミュレーションを行わせることにより、故障シミュレーションの実行にともなって故障シミュレーション用のテストパターンを生成することなく故障シミュレーションを実行できる。
【００２５】
上記したテストパターン生成装置におけるテストパターン生成システムの動作を、図２のフローチャートに基づいて説明する。
【００２６】
まず、テストパターン生成システムは、動作開始にともなって、ネットリスト記憶部２からテストパターンを生成する半導体集積回路のネットリストを読出す（ステップS1）。
【００２７】
次に、テストパターン生成システムは、読出したネットリストに対して想定され得る全ての故障の拾出しを行って故障リストを生成し、故障リスト用メモリ3aに記憶する（ステップS2）。図３は、図４に示すサンプル回路のネットリストに対する故障リストの一部を示している。図４の回路図には、テスト回路を挿入した状態を示している。
【００２８】
そして、テストパターン生成システムは、機能検証パターン記憶部４に記憶した機能検証パターンに基づいて、故障シミュレーション実行部1aによって故障シミュレーションを実行する（ステップS3）。図５は、図４のサンプル回路の機能検証パターンの一部を示している。
【００２９】
本発明では、故障シミュレーション実行部1aは、既知である機能検証パターンを用いて故障シミュレーションを実行することにより、故障シミュレーションを実行する場合に故障シミュレーション実行用のテストパターンの生成を行う必要がなく、従来のＡＴＰＧでは検出不可能な故障を容易に検出することができる。
【００３０】
機能検証パターン記憶部４に記憶した全ての機能検証パターンによる故障シミュレーションが終了すると、テストパターン生成システムは、故障リストの故障のうち、機能検証パターンでは検出できなかった故障を抽出する（ステップS4）。そして、この未検出の故障に基づいて未検出故障リストを生成し、未検出故障リスト用メモリ3bに記憶する（ステップS5）。図６は、未検出故障リストの一部を示している。
【００３１】
次いで、テストパターン生成システムは、未検出故障リストに挙げられた各故障に対して、ＡＴＧＰ実行部1bによってＡＴＰＧを実行することによりテストパターンを自動的に生成する（ステップS6）。そして、テストパターン生成システムは、ＡＴＰＧによって生成したテストパターンをテストパターン出力部５によって適宜の記憶装置へのデータ出力を行う（ステップS7）。
【００３２】
このようにして、テストパターン生成システムは、故障の確実な検出が可能なテストパターンを自動生成することができる。特に、ＡＴＧＰ実行部1bでは、未検出故障リストに対してのみテストパターンの生成を実行することにより、所要のテストパターンを自動生成することができる。
【００３３】
上記したようにテストパターン生成装置で生成したテストパターンと、機能検証パターン記憶部４に記憶した機能検証パターンとを用いて半導体集積回路の検査を行うことにより、半導体集積回路の確実な出荷検査を行うことができ、不良品の漏洩を抑止できる。
【図面の簡単な説明】
【００３４】
【図１】テストパターン生成装置の概略説明用ブロック図である。
【図２】テストパターン生成システムの動作を説明するフローチャートである。
【図３】サンプル回路のネットリストに対する故障リストの一例である。
【図４】サンプル回路の回路図である。
【図５】サンプル回路の機能検証パターンの一例である。
【図６】未検出故障リストの一例である。
【符号の説明】
【００３５】
１  テストパターン生成部
1a  故障シミュレーション実行部
1b  ＡＴＧＰ実行部
２  ネットリスト記憶部
３  メモリ部
3a  故障リスト用メモリ
3b  未検出故障リスト用メモリ
４  機能検証パターン記憶部
５  テストパターン出力部
【図１】
2005062017.tif 000003
【図２】
2005062017.tif 000004
【図３】
2005062017.tif 000005
【図４】
2005062017.tif 000006
【図５】
2005062017.tif 000007
【図６】
2005062017.tif 000008