(57)【要約】【課題】  テストプログラムに基づいて、容易にプルアップまたはプルダウンが行えるテスタシミュレーション装置及びテスタシミュレーション方法を実現することを目的にする。【解決手段】  本発明は、テストプログラムに基づいて、被試験対象のテスタによる試験をシミュレーションするテスタシミュレーション装置に改良を加えたものである。本装置は、被試験対象の動作をシミュレーションするＤＵＴシミュレーション手段と、このＤＵＴシミュレーション手段のピンをプルアップする第１のスイッチ手段と、ＤＵＴシミュレーション手段のピンをプルダウンする第２のスイッチ手段と、テストプログラムのアクティブロードの設定及びコンパレータの設定に基づいて、第１、第２のスイッチ手段のオンまたはオフを行う設定判定手段とを備えたことを特徴とする装置である。【選択図】      図１
2005156341.tif 000002
【特許請求の範囲】
【請求項１】
テストプログラムに基づいて、被試験対象のテスタによる試験をシミュレーションするテスタシミュレーション装置において、
前記被試験対象の動作をシミュレーションするＤＵＴシミュレーション手段と、
このＤＵＴシミュレーション手段のピンをプルアップする第１のスイッチ手段と、
前記ＤＵＴシミュレーション手段のピンをプルダウンする第２のスイッチ手段と、
前記テストプログラムのアクティブロードの設定及びコンパレータの設定に基づいて、前記第１、第２のスイッチ手段のオンまたはオフを行う設定判定手段と
を備えたことを特徴とするテスタシミュレーション装置。
【請求項２】
設定判定手段は、アクティブロードのスレショルド電圧値、ソース電流値、シンク電流値及びコンパレータのハイレベル、ロウレベル比較電圧値に基づいて、第１、第２のスイッチ手段のオンまたはオフを行うことを特徴とする請求項１記載のテスタシミュレーション装置。
【請求項３】
設定判定手段は、（スレショルド電圧値）＞（ハイレベル比較電圧値）、かつ、（ソース電流値）＞０のとき、第１のスイッチ手段をオンとし、（スレショルド電圧値）＜（ロウレベル比較電圧値）、かつ、（シンク電流値）＜０のとき、第２のスイッチ手段をオンとすることを特徴とする請求項２記載のテスタシミュレーション装置。
【請求項４】
第１のスイッチ手段は、ハイレベル電圧に接続し、オン、オフし、第２のスイッチ手段は、ロウレベル電圧に接続し、オン、オフすることを特徴とする請求項１〜３のいずれかに記載のテスタシミュレーション装置。
【請求項５】
テストプログラムに基づいて、第１のスイッチ手段により、被試験対象のピンをプルアップし、第２のスイッチ手段により、被試験対象のピンをプルダウンし、被試験対象とテスタとをシミュレーションするテスタシミュレーション方法において、
前記テストプログラムのアクティブロードの設定及びコンパレータの設定に基づいて、前記第１、第２のスイッチ手段のオンまたはオフを行うことを特徴とするテスタシミュレーション方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テストプログラムに基づいて、被試験対象、例えばＩＣ、ＬＳＩ等のテスタによる試験をシミュレーションするテスタシミュレーション装置及びテスタシミュレーション方法に関し、テストプログラムに基づいて、容易にプルアップまたはプルダウンが行えるテスタシミュレーション装置及びテスタシミュレーション方法に関するものである。
【背景技術】
【０００２】
テスタ（ＩＣテスタ）は、テストプログラムに基づいて、被試験対象（以下ＤＵＴと略す）に入力パターンを与え、ＤＵＴからの出力と期待値パターンとを比較し、ＤＵＴの良否の判定を行なうものである。近年、テスタにより、実際にＤＵＴを試験する前に、ＤＵＴ、テスタをモデルとして、テストプログラムをシミュレーションして、テストプログラムの動作確認を行っている。このような装置は、例えば、非特許文献１等に記載されている。
【０００３】
【非特許文献１】甲元芳雄，「第１章  ＳＯＣテストの基礎知識  その１」，Ｄｅｓｉｇｎ  Ｗａｖｅ  Ｍａｇａｚｉｎｅ，ＣＱ出版社，２００１年１２月１日，Ｎｏ．４９，ｐ．８６−９３
【０００４】
ＤＵＴを試験する際のパターンの印加時に、ＤＵＴのピンをプルアップまたはプルダウンして、ＤＵＴの出力を期待値にて判定する場合がよくある。この際、実ＤＵＴを実テスタにより試験する場合には、使用するケースによりプルアップだったりプルダウンだったりするため、実テスタのもつアクティブロードによりプルアップやプルダウンを切り替えて、各種のテストケースの実行を行っている。このような装置を図２に示し説明する。
【０００５】
図２において、ＤＵＴ１はＩＣ、ＬＳＩ等で、出力をプルアップまたはプルダウンさせる必要のあるピンを有する。アクティブロード２はダイオードブリッジで構成され、ＤＵＴ１に接続し、スレショルド電圧Ｖｔｈに基づいて、ソース電流Ｉｏｌ、シンク電流Ｉｏｈにより、ＤＵＴ１に対して、電流の供給、流出を行う。つまり、ソース電流Ｉｏｌはプラスの電流値で、シンク電流Ｉｏｈはマイナスの電流値である。そして、アクティブロード２はダイオードＤ１〜Ｄ４により構成される。ダイオードＤ１，Ｄ２は、アノード同士を接続し、接続点にソース電流Ｉｏｌが与えられる。ダイオードＤ３，Ｄ４は、カソード同士を接続し、接続点からシンク電流Ｉｏｈが与えられる。そして、ダイオードＤ１は、カソードをダイオードＤ３のアノードに接続すると共に、ＤＵＴ１のピンに接続する。ダイオードＤ２は、カソードをダイオードＤ４のアノードに接続すると共に、接続点にスレショルドＶｔｈが与えられる。コンパレータ３はウィンドウコンパレータで、入力端をＤＵＴ１のピンに接続し、ハイレベル比較電圧Ｖｏｈ、ロウレベル比較電圧Ｖｏｌと比較し、比較結果、ハイレベル比較電圧Ｖｏｈとの比較結果、ロウレベル比較電圧Ｖｏｌとの比較結果の出力を行う。
【０００６】
まず、ＤＵＴ１のピンをプルアップさせる場合、スレショルド電圧Ｖｔｈをコンパレータ３のハイレベル比較電圧Ｖｏｈより高くする。そして、ソース電流Ｉｏｌを”０”より大きくし、シンク電流Ｉｏｈを”０”にする。これにより、ＤＵＴ１のピンはプルアップさせられる。そして、ＤＵＴ１の試験を行い、ＤＵＴ１のピンからの出力をコンパレータ３が入力し、ハイレベル比較電圧Ｖｏｈ、ロウレベル比較電圧Ｖｏｌと比較し、ハイレベルかロウレベルかハイインピーダンスか、つまり、ハイレベル比較電圧Ｖｏｈとの比較結果、ロウレベル比較電圧Ｖｏｌとの比較結果を出力する。この比較結果と期待値とを図示しない装置により比較し、ＤＵＴ１の良否の判定が行われる。
【０００７】
次に、ＤＵＴ１のピンをプルダウンさせる場合、スレショルド電圧Ｖｔｈをコンパレータ３のロウレベル比較電圧Ｖｏｌより低くする。そして、ソース電流Ｉｏｌを”０”にし、シンク電流Ｉｏｈを”０”より小さくする。これにより、ＤＵＴ１はプルダウンさせられる。そして、ＤＵＴ１の試験を行い、ＤＵＴ１のピンからの出力をコンパレータ３が入力し、ハイレベル比較電圧Ｖｏｈ、ロウレベル比較電圧Ｖｏｌと比較し、ハイレベルかロウレベルかハイインピーダンスかの比較結果を出力する。この比較結果と期待値とを図示しない装置により比較し、ＤＵＴ１の良否の判定が行われる。
【０００８】
これに対して、この試験を論理シミュレーション装置上で実現しようとした場合、アクティブロードはアナログ回路なので実現することができない。また、アナログ回路でＤＵＴ、テスタのモデルを作成し、アナログシミュレーションを行った場合、シミュレーションに莫大な時間が必要となってしまう。そこで、通常、プルアップまたはプルダウンを行う回路モデルを作成し、アクティブロードの代用をさせている。このような装置を図３に示し説明する。
【０００９】
図３において、ＤＵＴシミュレーション手段４は、ＤＵＴの動作をシミュレーションする。記憶部５は、各種設定が記述されているテストプログラムを記憶する。テスタシミュレーション手段６は、記憶部５のテストプログラムに基づいて、ＤＵＴシミュレーション手段４と信号の授受を行い、テスタの動作をシミュレーションする。そして、テスタシミュレーション手段６は、ＦＥＴ６１，６２、テーブル６３、設定手段６４、コンパレータ６５等を有する。ＦＥＴ６１は、ソースがハイレベル電圧ＶＨに接続し、ドレインがＤＵＴシミュレーション手段４のピンに接続する。ＦＥＴ６２は、ソースがＤＵＴシミュレーション手段４のピン（ＦＥＴ６１と同一ピン）に接続し、ドレインがロウレベル電圧ＶＬに接続する。テーブル６３は、テスト項目番号とＦＥＴ６１，６２のオン、オフ情報の対応を示す。設定手段６４はテスト項目番号を入力し、テーブル６３に基づいて、ＦＥＴ６１，６２のオン、オフを行う。コンパレータ６５はウィンドウコンパレータで、ＤＵＴシミュレーション手段４のピン（ＦＥＴ６１，６２と同一ピン）の出力を入力し、ハイレベル比較電圧、ロウレベル比較電圧と比較し、比較結果を出力する。
【００１０】
まず、テストプログラムからユーザが内容を判断し、テスト項目番号ごとにプルアップさせるかプルダウンさせるかを判断し、プルアップさせる場合、ＦＥＴ６１をオン、ＦＥＴ６２をオフ、プルダウンさせる場合、ＦＥＴ６１をオフ、ＦＥＴ６２をオンの情報をテーブル６３に記述する。
【００１１】
そして、テスタシミュレーション手段６は、記憶部５からテストプログラムを読み出し、テストプログラムからテスト項目番号を抽出し、設定手段６４に与える。設定手段６４は、テスト項目番号によりテーブル６３からＦＥＴ６１，６２のオン、オフ情報を取得し、設定部６４はＦＥＴ６１，６２にオン、オフを指示する。そして、テスタシミュレーション手段６は、ＤＵＴシミュレーション手段４に対して、図示しないドライバから、テストプログラムの入力パターンにより信号を出力し、ＤＵＴシミュレーション手段４は応答をコンパレータ６５に出力する。コンパレータ６５は、ハイレベル比較電圧、ロウレベル比較電圧と比較し、ハイレベルかロウレベルかハイインピーダンスかの比較結果を出力する。この比較結果により、テスタシミュレーション手段６の本体（図示せず）は、テストプログラムの期待値と比較し、良否の判定を行う。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
このように、アクティブロードの代わりに、ＤＵＴのピンに対するプルアップまたはプルダウンの接続を、事前に、テストプログラムをユーザが解釈して、ピンごとに、プルアップまたはプルダウンを行う指定を、テスト項目番号ごとに、テーブル６３の設定をしなければならない。従って、テストプログラムを変更した場合、再度テーブル６３の設定もしなければならないという問題点があった。
【００１３】
そこで、本発明の目的は、テストプログラムに基づいて、容易にプルアップまたはプルダウンが行えるテスタシミュレーション装置及びテスタシミュレーション方法を実現することにある。
【課題を解決するための手段】
【００１４】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
テストプログラムに基づいて、被試験対象のテスタによる試験をシミュレーションするテスタシミュレーション装置において、
前記被試験対象の動作をシミュレーションするＤＵＴシミュレーション手段と、
このＤＵＴシミュレーション手段のピンをプルアップする第１のスイッチ手段と、
前記ＤＵＴシミュレーション手段のピンをプルダウンする第２のスイッチ手段と、
前記テストプログラムのアクティブロードの設定及びコンパレータの設定に基づいて、前記第１、第２のスイッチ手段のオンまたはオフを行う設定判定手段と
を備えたことを特徴とするものである。
請求項２記載の発明は、請求項１記載の発明において、
設定判定手段は、アクティブロードのスレショルド電圧値、ソース電流値、シンク電流値及びコンパレータのハイレベル、ロウレベル比較電圧値に基づいて、第１、第２のスイッチ手段のオンまたはオフを行うことを特徴とするものである。
請求項３記載の発明は、請求項２記載の発明において、
設定判定手段は、（スレショルド電圧値）＞（ハイレベル比較電圧値）、かつ、（ソース電流値）＞０のとき、第１のスイッチ手段をオンとし、（スレショルド電圧値）＜（ロウレベル比較電圧値）、かつ、（シンク電流値）＜０のとき、第２のスイッチ手段をオンとすることを特徴とするものである。
請求項４記載の発明は、請求項１〜３のいずれかに記載の発明において、
第１のスイッチ手段は、ハイレベル電圧に接続し、オン、オフし、第２のスイッチ手段は、ロウレベル電圧に接続し、オン、オフすることを特徴とするものである。
請求項５記載の発明は、
テストプログラムに基づいて、第１のスイッチ手段により、被試験対象のピンをプルアップし、第２のスイッチ手段により、被試験対象のピンをプルダウンし、被試験対象とテスタとをシミュレーションするテスタシミュレーション方法において、
前記テストプログラムのアクティブロードの設定及びコンパレータの設定に基づいて、前記第１、第２のスイッチ手段のオンまたはオフを行うことを特徴とするものである。
【発明の効果】
【００１５】
本発明によれば、テストプログラムのアクティブロードの設定及びコンパレータの設定に基づいて、第１、第２のスイッチ手段のオンまたはオフを行うので、テストプログラムに基づいて、容易にプルアップまたはプルダウンが行える。これにより、テストプログラムが変更されても、変更に対応してプルアップまたはプルダウンを行うことができる。
【発明を実施するための最良の形態】
【００１６】
以下本発明を図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。ここで、図３と同一のものは同一符号を付し、説明を省略する。
【００１７】
図１において、設定判定手段６６は、テーブル６３、設定手段６４の代わりに、テスタシミュレーション手段６に設けられ、記憶部５のテストプログラムのアクティブロードの設定及びコンパレータの設定に基づいて、ＦＥＴ６１，６２のオンまたはオフを行う。
【００１８】
このような装置の動作を説明する。テスタシミュレーション手段６は、記憶部５からテストプログラムを読み出し、アクティブロードのスレショルド電圧値Ｖｔｈ、ソース電流値Ｉｏｌ、シンク電流値Ｉｏｈ及びコンパレータのハイレベル比較電圧値Ｖｏｈ、ロウレベル比較電圧値Ｖｏｌを、設定判定手段６６に与える。設定判定手段６６は、（スレショルド電圧値Ｖｔｈ）＞（ハイレベル比較電圧値Ｖｏｈ）、かつ、（ソース電流値Ｉｏｌ）＞０のとき、ＦＥＴ６１をオンとし、（スレショルド電圧値Ｖｔｈ）＜（ロウレベル比較電圧値Ｖｏｌ）、かつ、（シンク電流値Ｉｏｈ）＜０のとき、ＦＥＴ６２をオンとする。
【００１９】
そして、テスタシミュレーション手段６は、ＤＵＴシミュレーション手段４に対して、図示しないドライバから、テストプログラムの入力パターンにより信号を出力し、ＤＵＴシミュレーション手段４は応答をコンパレータ６５に出力する。コンパレータ６５は、ハイレベル比較電圧Ｖｏｈ、ロウレベル比較電圧Ｖｏｌと比較し、ハイレベルかロウレベルかハイインピーダンスかの比較結果を出力する。この比較結果により、テスタシミュレーション手段６の本体は、テストプログラムの期待値と比較し、良否の判定を行う。
【００２０】
このように、設定判定手段６６が、記憶部５のテストプログラムのアクティブロードの設定及びコンパレータの設定に基づいて、ＦＥＴ６１，６２のオンまたはオフを行うので、テストプログラムに基づいて、容易にプルアップまたはプルダウンが行える。これにより、テストプログラムが変更されても、変更に対応してプルアップまたはプルダウンを行うことができる。
【００２１】
なお、本発明はこれに限定されるものではなく、ＦＥＴ６１，６２で構成した例を示したがトランジスタで構成してもよい。要するに、ＤＵＴシミュレーション手段４の出力ピンをプルアップまたはプルダウンが行えるスイッチ手段であればよい。
【図面の簡単な説明】
【００２２】
【図１】本発明の一実施例を示した構成図である。
【図２】ＩＣテスタの構成を示した図である。
【図３】従来のテスタシミュレーション装置の構成を示した図である。
【符号の説明】
【００２３】
４  ＤＵＴシミュレーション手段
５  記憶部
６  テスタシミュレーション手段
６１，６２  ＦＥＴ
６５  コンパレータ
６６  設定判定手段
【図１】
2005156341.tif 000003
【図２】
2005156341.tif 000004
【図３】
2005156341.tif 000005