(57)【要約】【課題】共振回路及び共振回路の出力を増幅する増幅回路を含む発振回路に関し、起動時間を短縮できる発振回路を提供することを目的とする。【解決手段】本発明は、共振回路（Ｘ１、Ｃ１〜Ｃ３）と、共振回路（Ｘ１、Ｃ１〜Ｃ３）の共振を増幅する増幅回路（Ｑ１、Ｑ２、Ｒ１〜Ｒ３、Ｃ４）とを有する発振回路（１００）において、増幅回路（Ｑ１、Ｑ２、Ｒ１〜Ｒ３、Ｃ４）のバイアス電流をブーストする電流ブースト回路（１０２）と、電源投入時、電流ブースト回路（１０２）を起動させ、電流ブースト回路（１０２）の起動後、増幅回路（Ｑ１、Ｑ２、Ｒ１〜Ｒ３、Ｃ４）の出力に応じて電流ブースト回路（１０２）を停止状態にラッチさせるラッチ回路（１０３）とを有することを特徴とする。【選択図】  図１
2005033471.tif 000002
【特許請求の範囲】
【請求項１】
共振回路と、該共振回路の共振出力を増幅する増幅回路とを有する発振回路において、
前記増幅回路のバイアス電流をブーストする電流ブースト回路と、
電源投入時、前記電流ブースト回路を起動させ、前記電流ブースト回路の起動後、前記増幅回路の出力に応じて前記電流ブースト回路を停止状態にラッチさせるラッチ回路とを有することを特徴とする発振回路。
【請求項２】
前記ラッチ回路は、前記増幅回路の出力が所定のレベルより大きいときには、前記電流ブースト回路により前記増幅回路のバイアス電流がブーストされるように前記電流ブースト回路の状態を制御し、前記増幅回路の出力が所定レベルより小さくなると、電源が切断されるまで、前記電流ブースト回路による前記増幅回路のバイアス電流のブーストが停止される状態が維持されるように前記電流ブースト回路の状態をラッチすることを特徴とする請求項１記載の発振回路。
【請求項３】
前記ラッチ回路は、前記増幅回路の出力が制御信号として供給され、前記増幅回路の出力に応じてオンし、第１の出力電流を出力する第１のトランジスタと、
前記第１のトランジスタから出力される第１の出力電流が制御信号として供給され、前記第１のトランジスタからの前記第１の出力電流に応じて第２の出力電流を引き込む第２のトランジスタと、
前記第２のトランジスタから引き込まれる第２の出力電流に応じて第３の出力電流を前記電流ブースト回路から引き込むとともに、前記第２のトランジスタに制御電流として供給するカレントミラー回路とを有することを特徴とする請求項１又は２記載の発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は発振回路に係り、特に、共振回路及び共振回路の出力を増幅する増幅回路を含む発振回路に関する。
【０００２】
【従来の技術】
図４は従来の発振回路の一例の回路構成図を示す。
【０００３】
従来の、発振回路１は、水晶発振子Ｘ１、キャパシタＣ１〜Ｃ４、トランジスタＱ１、Ｑ２、抵抗Ｒ１〜Ｒ４よりなり、いわゆる、コルピッツ型発振回路を構成している。発振回路１は、直流電源２から電源端子Ｔｖｃｃを介して印加される直流電圧Ｖｃｃにより駆動され、発振動作を行う。
【０００４】
発振回路１は、水晶発振子Ｘ１及びキャパシタＣ１〜Ｃ３から構成される共振回路の出力をトランジスタＱ１により増幅し、さらに、トランジスタＱ１にカスコード接続されたトランジスタＱ２により、緩衝増幅して、出力端子Ｔｏｓｃから発振信号を出力している。
【０００５】
このとき、電源を電池とする携帯型の電子装置では、発振回路１の直流電源２を間欠的にスイッチングし、発振回路１の発振動作を間欠的に行うことにより、省電力化を図っていた。
【０００６】
しかし、一般に、発振回路１に電源電圧Ｖｃｃを投入してから発振回路１が所望の発振周波数で発振を行うまで、所定の起動時間が必要である。このため、間欠動作を効率的に行うためには、起動時間を短縮する必要があった。
【０００７】
起動時間を短縮するために、従来、発振回路１の発振レベルを直流レベルに変換し、変換した直流レベルと基準電圧とをコンパレータにより比較し、コンパレータの出力に応じて電流ブースト回路を動作させ、発振回路１のトランジスタＱ１のベース電流あるいはエミッタ電流をブーストすることにより起動を早める提案がなされていた（特許文献１）。
【０００８】
【特許文献１】
特開平１０−７５１１９号公報（段落番号００２７、図１）
【０００９】
【発明が解決しようとする課題】
しかるに、従来の発振回路は、発振レベル監視回路がＡＣ−ＤＣ変換回路、コンパレータ、基準電圧設定回路、ヒステリシス回路から構成され、その回路構成が複雑であり、ＩＣ化する場合に、占有スペースが大きくなるなどの問題点があった。
【００１０】
本発明は上記の点に鑑みてなされたもので、簡単な構成で、起動時間を短縮できる発振回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、共振回路（Ｘ１、Ｃ１〜Ｃ３）と、共振回路（Ｘ１、Ｃ１〜Ｃ３）の共振を増幅する増幅回路（Ｑ１、Ｑ２、Ｒ１〜Ｒ３、Ｃ４）とを有する発振回路（１００）において、増幅回路（Ｑ１、Ｑ２、Ｒ１〜Ｒ３、Ｃ４）のバイアス電流をブーストする電流ブースト回路（１０２）と、電源投入時、電流ブースト回路（１０２）を起動させ、電流ブースト回路（１０２）の起動後、増幅回路（Ｑ１、Ｑ２、Ｒ１〜Ｒ３、Ｃ４）の出力に応じて電流ブースト回路（１０２）を停止状態にラッチさせるラッチ回路（１０３）とを有することを特徴とする。
【００１２】
本発明によれば、発振回路部（１０１）の出力発振電圧をラッチ回路（１０３）によりラッチさせることにより、電流ブースト回路（１０２）を電源投入時、起動し、起動後、増幅回路（Ｑ１、Ｑ２、Ｒ１〜Ｒ３、Ｃ４）の出力に応じて電流ブースト回路（１０２）を停止状態でラッチさせるように制御することにより、簡単な構成で、起動時間を短縮できる。
【００１３】
なお、上記の参照符号は、あくまでも参考であり、これによって、特許請求の範囲の記載が限定されるものではない。
【００１４】
【発明の実施の形態】
図１は本発明の一実施例の回路構成図を示す。動図中、図３と同一構成部分には同一符号を付し、その説明は省略する。
【００１５】
本実施例の発振回路１００は、共振回路及び共振回路の共振信号を増幅して出力するトランジスタＱ１、Ｑ２を有する発振回路部１０１と、発振回路部１０１を構成するトランジスタＱ１、Ｑ２のバイアス電流をブーストする電流ブースト回路１０２と、電源投入時、電流ブースト回路１０２を動作させ、電流ブースト回路１０２の動作後、発振回路部１０１の発振出力に応じて電流ブースト回路１０２を停止状態にラッチさせるラッチ回路１０３とから構成される。
【００１６】
発振回路部１０１は、図４に示すコルピッツ型発振回路１と同じ構成であるので、その説明は省略する。発振回路部１０１は、その増幅用トランジスタＱ１のエミッタが電流ブースト回路１０２によりブーストされ、その出力発振電圧Ｖｏｓｃは出力端子Ｔｏｓｃから出力されるとともに、ラッチ回路１０３に供給されている。
【００１７】
まず、電流ブースト回路１０２について説明する。
【００１８】
電流ブースト回路１０２は、抵抗Ｒ１１〜Ｒ１３、トランジスタＱ１１、Ｑ１２から構成されている。電流ブースト回路１０２は、直流電源２から直流電圧Ｖｃｃを受けて駆動される。直流電源２からの直流電圧Ｖｃｃは、抵抗Ｒ１１により降圧されて、トランジスタＱ１１のベース及びコレクタに印加される。トランジスタＱ１１は、ＮＰＮトランジスタから構成されており、直流電圧Ｖｃｃに対して順方向にダイオード接続されており、その順方向電圧により抵抗Ｒ１２に印加する電圧を調整している。なお、本実施例では、ダイオード接続されたトランジスタＱ１１を１段接続したが、直流電圧Ｖｃｃのレベルに応じて複数段接続するようにしてもよい。
【００１９】
トランジスタＱ１１のエミッタは、抵抗Ｒ１２を介して接地されている。トランジスタＱ１１のエミッタと抵抗Ｒ１２との接続点は、トランジスタＱ１２のベースに接続される。
【００２０】
トランジスタＱ１２は、ＮＰＮトランジスタから構成されており、エミッタが接地され、コレクタが抵抗Ｒ１３を介してトランジスタＱ１のエミッタと抵抗Ｒ４との接続点に接続されている。トランジスタＱ１２は、トランジスタＱ１１のエミッタと抵抗Ｒ１２との接続点の電位が略０．７〔Ｖ〕以上になるとオンし、それ以下ではオフしている。トランジスタＱ１２がオンすると、トランジスタＱ１のエミッタからブースト電流Ｉｂｏｏｓｔが引き込まれ、発振回路１０１の起動が加速される。
なお、このとき、抵抗Ｒ１３によりブースト電流Ｉｂｏｏｓｔが制限される。
【００２１】
また、抵抗Ｒ１１とトランジスタＱ１１のベース、コレクタとの接続点にはラッチ回路１０３が接続される。電流ブースト回路１０２は、ラッチ回路１０３の動作に応じてブースト電流ＩｂｏｏｓｔをトランジスタＱ１のエミッタから引き込む。
【００２２】
次にラッチ回路１０３について説明する。
【００２３】
ラッチ回路１０３は、抵抗Ｒ２１、及び、トランジスタＱ２１〜Ｑ２４から構成されている。発振出力端子Ｔｏｓｃは、抵抗Ｒ２１を介してトランジスタＱ２１のベースに接続されている。トランジスタＱ２１は、ＰＮＰトランジスタから構成され、エミッタが電流ブースト回路１０２の抵抗Ｒ１１とトランジスタＱ１１のベース、コレクタとの接続点に接続され、コレクタがトランジスタＱ２２のベースに接続されている。
【００２４】
トランジスタＱ２２は、ＮＰＮトランジスタから構成されており、エミッタが接地され、コレクタがトランジスタＱ２３のコレクタ、ベース及びトランジスタＱ２４のベースに接続されている。
【００２５】
トランジスタＱ２１は、発振出力端子Ｔｏｓｃの発振電圧Ｖｏｓｃの振幅が所定のレベルより小さければ、オフ状態を維持する。
【００２６】
トランジスタＱ２１がオフ状態のときには、トランジスタＱ２２がオフ状態に維持され、よって、トランジスタＱ２３、Ｑ２４がオフ状態に維持される。また、トランジスタＱ２１は、発振出力端子Ｔｏｓｃのレベルがローレベルになると、オンする。
【００２７】
トランジスタＱ２２は、トランジスタＱ２１がオンすると、トランジスタＱ２１のコレクタ電流によりベース電位がオン電位となり、オンする。トランジスタＱ２２がオンすると、トランジスタＱ２３のベース、コレクタ及びトランジスタＱ２４のベースから電流を引き込む。トランジスタＱ２３及びトランジスタＱ２４は、ＰＮＰトランジスタから構成されており、カレントミラー回路を構成している。
【００２８】
トランジスタＱ２３のベース、コレクタ及びトランジスタＱ２４のベースから電流が引き込まれることにより、カレントミラー回路を構成するトランジスタＱ２３及びトランジスタＱ２４がオンする。トランジスタＱ２３及びトランジスタＱ２４から構成されるカレントミラー回路は、トランジスタＱ２２がオンすると、トランジスタＱ２４のコレクタにトランジスタＱ２３のコレクタ電流に応じた電流を流す。トランジスタＱ２４のコレクタは、トランジスタＱ２２のベースに接続されている。このため、トランジスタＱ２４のコレクタに電流が流れることにより、トランジスタＱ２２のベースに電流が供給され、トランジスタＱ２２はオン状態に維持される。
【００２９】
トランジスタＱ２３、Ｑ２４がオンすると、トランジスタＱ２１の状態によらずに、トランジスタＱ２２がオン状態に維持される。このように、トランジスタＱ２２、Ｑ２３、Ｑ２４がオン状態に維持されると、電流ブースト回路１０２の抵抗Ｒ１１とトランジスタＱ１１のベース、コレクタとの接続点から電流が常時引き込まれる。電流ブースト回路１０２は、抵抗Ｒ１１とトランジスタＱ１１のベース、コレクタとの接続点から電流が常時引き込まれることにより、トランジスタＱ１１のエミッタと抵抗Ｒ１２との接続点がローレベルとなり、トランジスタＱ１２がオフし、発振回路１０１のトランジスタＱ１のエミッタからブースト電流Ｉｂｏｏｓｔを引き込まない、停止状態にラッチされる。このように、ラッチ回路１０３は、出力端子Ｔｏｓｃの発振電圧Ｖｏｓｃに応じて電流ブースト回路１０２の状態を停止状態にラッチすることが可能となる。
【００３０】
次に、本実施例の発振回路１００の起動時の動作を説明する。
【００３１】
図２は発振回路１００の起動時の動作波形図を示す。図２（Ａ）は出力発振電圧Ｖｏｓｃ、図２（Ｂ）はブースト電流Ｉｂｏｏｓｔの波形を示す。
【００３２】
時刻０で電源Ｖｃｃが投入されると、その直後は、トランジスタＱ１、Ｑ２による増幅が充分でないので、出力端子Ｔｏｓｃが発振電圧Ｖｏｓｃの振幅が小さく、よって、ラッチ回路１０３を構成するトランジスタＱ２１のベース電位がトランジスタＱ２１のオン電位より小さくなることはない。よって、トランジスタＱ２１はオフ状態に維持される。トランジスタＱ２１がオフ状態のときは、トランジスタＱ２２はオフ状態に維持されるため、トランジスタＱ２４、Ｑ２４もオフ状態であり、これによって、電流ブースト回路１０２の抵抗Ｒ１１とトランジスタＱ１１のベース、コレクタとの接続点の電圧は、ハイレベルに維持される。電流ブースト回路１０２は、抵抗Ｒ１１とトランジスタＱ１１のベース、コレクタとの接続点の電圧がハイレベルのときは、トランジスタＱ１２のベース電位がトランジスタＱ１２のオン電位となり、トランジスタＱ１２がオンする。トランジスタＱ１２がオンすることにより、トランジスタＱ１のエミッタから抵抗Ｒ１３を介してブースト電流Ｉｂｏｏｓｔが引き込まれる。
【００３３】
トランジスタＱ１のエミッタからブースト電流Ｉｂｏｏｓｔが引き込まれることによりトランジスタＱ１、Ｑ２の起動が加速される。よって、出力端子Ｔｏｓｃからの発振電圧Ｖｏｓｃの立ち上がりを加速化できる。
【００３４】
次に、時刻ｔ１で出力端子Ｔｏｓｃの発振電圧Ｖｏｓｃの振幅が大きくなり、所定のレベルＬ１以下になると、ラッチ回路１０３のトランジスタＱ２１がオンする。ラッチ回路１０３はトランジスタＱ２１がオンすると、トランジスタＱ２２がオンする。トランジスタＱ２２がオンすることにより、トランジスタＱ２３、Ｑ２４がオンする。トランジスタＱ２３、Ｑ２４がオンすることにより、ラッチ回路１０３はトランジスタＱ２１の状態、すなわち、出力端子Ｔｏｓｃの発振電圧Ｖｏｓｃのレベルによらず、オン状態を維持される。
【００３５】
トランジスタＱ２２、Ｑ２３、Ｑ２４がオンすることにより、電流ブースト回路１０２の抵抗Ｒ１１とトランジスタＱ１１のコレクタ、ベースとの接続点から電流が引き込まれる。これにより、電流ブースト回路１０２のトランジスタＱ１２のベース電位はオフ電位となり、トランジスタＱ１２はオフする。トランジスタＱ１２がオフすることにより、ブースト電流Ｉｂｏｏｓｔは流れなくなる。
【００３６】
ブースト電流Ｉｂｏｏｓｔが流れなくなることにより、消費電流が低減することができる。
【００３７】
なお、このとき、ラッチ回路１０３には電流が流れるが、ブースト電流Ｉｂｏｏｓｔに比べて十分に小さく、消費電流を低減することが可能となる。
【００３８】
本実施例によれば、６個のトランジスタと、４個の抵抗により、起動時間を短縮するための回路を構成できる。このため、発振回路をＩＣチップ化したときに、チップ面積をさほど増大させることなく、発振回路の起動時間を高速にすることが可能となる。
【００３９】
また、本実施例では、トランジスタＱ１のエミッタ電流を引き込みことによりトランジスタＱ１をブーストさせ、トランジスタＱ１、Ｑ２の起動を高速化したが、トランジスタＱ１のベースに電流を供給することによりトランジスタＱ１をブーストさせ、トランジスタＱ１、Ｑ２の起動を高速化させるようにしてもよい。
【００４０】
図３は本発明の他の実施例の回路構成図を示す。同図中、図１と同一構成部分には同一符号を付し、その説明は省略する。
【００４１】
本実施例の発振回路２００は、電流ブースト回路１０２の出力電流を反転させる電流反転回路２０１を有する。電流反転回路２０１は、ＰＮＰトランジスタＱ３１、Ｑ３２から構成されるカレントミラー回路から構成されている。電流反転回路２０１は、電流ブースト回路１０２から引き込まれる電流に応じた電流を出力する。電流反転回路２０１の出力電流は、発振回路部１０１を構成するトランジスタＱ１のベースに供給される。
【００４２】
発振回路部１０１のトランジスタＱ１は、電流反転回路２０１から電流が供給されることにより、その動作が加速される。トランジスタＱ１の動作が加速されることにより、発振回路部１０１の動作が加速され、発振回路部１０１の出力発振電圧Ｖｏｓｃの立ち上がりが加速される。
【００４３】
以上のように発振回路１００と同様な作用効果を奏することが可能となる。
【００４４】
【発明の効果】
上述の如く、本発明によれば、発振回路部の出力発振電圧をラッチ回路によりラッチさせることにより、電流ブースト回路を電源投入時、起動し、起動後、増幅回路の出力に応じて電流ブースト回路を停止状態でラッチさせるように制御することにより、簡単な構成で、起動時間を短縮できる等の特長を有する。
【図面の簡単な説明】
【図１】本発明の一実施例の回路構成図である。
【図２】発振回路１００の起動時の動作波形図である。
【図３】本発明の他の実施例の回路構成図である。
【図４】従来の発振回路の一例の回路構成図である。
【符号の説明】
１００、２００  発振回路
２  直流電源
１０１  発振回路部、１０２  ラッチ回路、１０３  電流ブースト回路
２０１  電流反転回路
Ｑ１、Ｑ２、Ｑ１１、Ｑ１２、Ｑ２２  ＮＰＮトランジスタ
Ｑ２１〜Ｑ２４  ＰＮＰトランジスタ
Ｘ１  水晶発振子、Ｃ１〜Ｃ４  キャパシタ
Ｒ１〜Ｒ４、Ｒ１１〜Ｒ１３、Ｒ２１  抵抗
【図１】
2005033471.tif 000003
【図２】
2005033471.tif 000004
【図３】
2005033471.tif 000005
【図４】
2005033471.tif 000006