(57)【要約】【課題】  バイアホールの内面にメッキ膜を良好な状態で形成することができるようにすること。【解決手段】  半導体基板に設けた貫通孔の内部にメッキ処理を施すことによって半導体基板の表裏を導通させるバイアホールにおいて、メッキ処理を行う際に貫通孔の内部の気泡を外部に排出するための気泡排出溝を貫通孔の周面に設けた。【選択図】図１
2005033116.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板に設けた貫通孔の内部にメッキ処理を施すことによって前記半導体基板の表裏を導通させるバイアホールにおいて、
前記メッキ処理を行う際に前記貫通孔の内部の気泡を外部に排出するための気泡排出溝を前記貫通孔の周面に設けたことを特徴とするバイアホール。
【請求項２】
前記気泡排出溝は、前記貫通孔の深さよりも浅く形成したことを特徴とする請求項１に記載のバイアホール。
【請求項３】
前記気泡排出溝は、前記貫通孔の外方へ向けて漸次浅く形成したことを特徴とする請求項１又は請求項２に記載のバイアホール。
【請求項４】
前記気泡排出溝は、前記貫通孔の外方へ向けて漸次狭く形成したことを特徴とする請求項１から請求項３のいずれかに記載のバイアホール。
【請求項５】
半導体基板に設けた貫通孔の内部にメッキ処理を施すことによって前記半導体基板の表裏を導通させるバイアホールを有する半導体装置において、
前記バイアホールは、前記メッキ処理を行う際に前記貫通孔の内部の気泡を外部に排出するための気泡排出溝を前記貫通孔の周面に設けたことを特徴とするバイアホールを有する半導体装置。
【請求項６】
半導体基板に貫通孔を形成した後に、この貫通孔の内部にメッキ処理を施すことによって、前記半導体基板の表裏を導通させるバイアホールを形成するバイアホールの形成方法において、
前記貫通孔をエッチングによって形成する際に、前記貫通孔の内部の気泡を外部に排出するための気泡排出溝も同時にエッチングによって形成することを特徴とするバイアホールの形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイアホール及びバイアホールを有する半導体装置並びに同バイアホールの形成方法に関するものである。
【背景技術】
【０００２】
従来より、半導体装置に備えられた半導体基板には、半導体基板の表面と裏面を導通するために、バイアホールを形成していた。
【０００３】
このバイアホールは、通常、半導体基板の表面に表面金属膜を形成するとともに、半導体基板の裏面側から表面側へ向けてエッチングを行うことによって、半導体基板の内部に筒状の貫通孔を形成し、その後、この貫通孔の内面にメッキ処理を行うことによって形成していた。
【０００４】
しかし、上記筒状の貫通孔の内面にメッキ処理を行う際に、貫通孔の側壁と表面金属膜との接合部（以下、「エッジ部」という。）に気泡が残留するために、このエッジ部へメッキ液が浸入することができず、エッジ部にメッキ膜を形成することができない場合があった。
【０００５】
そこで、近年では、上記エッジ部にメッキ液を良好に浸入させることができるようにするために、図１１のバイアホールの断面図に示すように、半導体基板１００の裏面側に比較的大径の第１の貫通孔１０３を形成するとともに、同半導体基板１００の表面側に比較的小径の第２の貫通孔１０２を形成した構造を有するバイアホール１０１が用いられている（たとえば、特許文献１参照。）。
【０００６】
このような構造を有するバイアホール１０１は、次のようにして形成していた。
【０００７】
まず、半導体基板１００の裏面に円形の非レジスト部を設けた第１のレジスト膜を形成する。
【０００８】
次に、第１のレジスト膜に設けた非レジスト部を半導体基板１００の裏面側から表面側へ向けて所定の深さまでエッチングを行って第１の貫通孔１０３を形成する。
【０００９】
次に、第１のレジスト膜に設けた非レジスト部よりも径が小さな円形の非レジスト部を設けた第２のレジスト膜を第１の貫通孔１０３のエッチングの終端面に形成するとともに、第１の貫通孔１０３の側壁にもレジスト膜を形成する。
【００１０】
その後、第２のレジスト膜に設けた非レジスト部を半導体基板１００の裏面側から表面側へ向けてエッチングを行い第２の貫通孔１０２を形成する。
【００１１】
このときのエッチングでは、半導体基板１００の上面に設けている表面金属膜１０４の裏面が露出する深さまでエッチングを行う。
【００１２】
次に、レジスト膜１０６を除去した後に、半導体基板１００の裏面と第１及び第２の貫通孔１０３、１０２の内面に、例えば電界メッキ法によってＡｕ（金）膜１０５を形成する。
【特許文献１】特開平６−３２６０６４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
ところが、上記従来の構造を有するバイアホール１０１は、半導体基板１００の裏面に径の大きな第１の貫通孔１０３を形成していたため、半導体基板１００の裏面においてバイアホールの占有面積が増大していたので、半導体基板１００の面積が増大してしまい、半導体装置を小型化することが困難であった。
【００１４】
さらに、上記従来の構造を有するバイアホール１０１を形成する場合は、径の異なる第１及び第２の貫通孔１０３、１０２を形成するために第１及び第２のレジスト膜を用いてエッチングを行っていたため、このレジスト膜の数だけエッチング工程が増加し、製造効率が低下するとともに、製造コストが増大していた。
【課題を解決するための手段】
【００１５】
そこで、請求項１に係る本発明では、半導体基板に設けた貫通孔の内部にメッキ処理を施すことによって半導体基板の表裏を導通させるバイアホールにおいて、メッキ処理を行う際に貫通孔の内部の気泡を外部に排出するための気泡排出溝を貫通孔の周面に設けることとした。
【００１６】
また、請求項２に係る本発明では、気泡排出溝は、貫通孔の深さよりも浅く形成することとした。
【００１７】
また、請求項３に係る本発明では、気泡排出溝は、貫通孔の外方へ向けて漸次浅く形成することとした。
【００１８】
また、請求項４に係る本発明では、気泡排出溝は、貫通孔の外方へ向けて漸次狭く形成することとした。
【００１９】
また、請求項５に係る本発明では、半導体基板に設けた貫通孔の内部にメッキ処理を施すことによって半導体基板の表裏を導通させるバイアホールを有する半導体装置において、バイアホールは、メッキ処理を行う際に貫通孔の内部の気泡を外部に排出するための気泡排出溝を貫通孔の周面に設けることとした。
【００２０】
また、請求項６に係る本発明では、半導体基板に貫通孔を形成した後に、この貫通孔の内部にメッキ処理を施すことによって、半導体基板の表裏を導通させるバイアホールを形成するバイアホールの形成方法において、貫通孔をエッチングによって形成する際に、貫通孔の内部の気泡を外部に排出するための気泡排出溝も同時にエッチングによって形成することとした。
【発明の効果】
【００２１】
請求項１に係る本発明では、半導体基板に設けた貫通孔の内部にメッキ処理を施すことによって半導体基板の表裏を導通させるバイアホールにおいて、メッキ処理を行う際に貫通孔の内部の気泡を外部に排出するための気泡排出溝を貫通孔の周面に設けることとしたため、メッキ時に貫通孔の内部に気泡が残留してしまうのを防止することができ、これによってバイアホールの内面にメッキ膜を良好な状態で形成することができ、このバイアホールを有する半導体装置の小型化の妨げとならないバイアホールの構造とすることができる。しかも、半導体基板の裏面における、バイアホールの占有面積を小さくすることができ、このバイアホールを有する半導体装置の小型化を図ることができる。
【００２２】
また、請求項２に係る本発明では、気泡排出溝を貫通孔の深さよりも浅く形成することとしたため、メッキ面の面積を小さくすることができて、メッキを良好に行うことができる。
【００２３】
また、請求項３に係る本発明では、気泡排出溝を貫通孔の外方へ向けて漸次浅く形成することとしたため、気泡排出溝内の気泡をこの気泡排出溝の傾斜にそって速やかに貫通孔の外部へ排出することができ、これにより、一層バイアホールの内面にメッキ膜を良好な状態で形成することができる。
【００２４】
また、請求項４に係る本発明では、気泡排出溝は、貫通孔の外方へ向けて漸次狭く形成することとしたため、気泡排出溝内の気泡を側壁に沿って速やかに貫通孔の外部へ排出することができ、これにより、一層バイアホールの内面にメッキ膜を良好な状態で形成することができる。
【００２５】
また、請求項５に係る本発明では、半導体基板に設けた貫通孔の内部にメッキ処理を施すことによって、半導体基板の表裏を導通させるバイアホールを有する半導体装置において、バイアホールは、メッキ処理を行う際に貫通孔の内部の気泡を外部に排出するための気泡排出溝を貫通孔の周面に設けることとしたため、半導体基板の裏面における、バイアホールの占有面積を小さくすることができ、このバイアホールを有する半導体装置の小型化を図ることができる。
【００２６】
また、請求項６に係る本発明では、半導体基板に貫通孔を形成した後に、この貫通孔の内部にメッキ処理を施すことによって半導体基板の表裏を導通させるバイアホールを形成するバイアホールの形成方法において、貫通孔をエッチングによって形成する際に、貫通孔の内部の気泡を外部に排出するための気泡排出溝も同時に形成することとしたため、このバイアホールを有する半導体装置の小型化の妨げとならないバイアホールを形成することができる。
【００２７】
さらに、このバイアホールを有する半導体装置の製造効率を向上させることができるとともに、製造コストを削減することができる。
【発明を実施するための最良の形態】
【００２８】
以下に、本発明に係るバイアホールの構造について図面を参照しながら説明する。
【００２９】
図１は、バイアホールの底面図であり、図２は、図１のＡ−Ａ線における断面側面図、図３は、図１のＢ−Ｂ線における断面側面図である。
【００３０】
本発明に係るバイアホール１は、図１〜図３に示すように、半導体基板の裏面４に円筒状の貫通孔２を形成し、この貫通孔２の外周にスリット状の気泡排出溝３を形成し、これら貫通孔２と気泡排出溝３の表面に裏面金属膜１６，１７をメッキ処理することで形成したものである。
【００３１】
図中８は絶縁膜、９は表面金属膜である。
【００３２】
次に、本発明に係るバイアホールの形成方法について図面を参照しながら説明する。なお、以下の説明では、半導体基板上の所要位置に、既に半導体素子を形成した状態から説明を行う。
【００３３】
まず、図４に示すように、ＧａＡｓ（ガリウム砒素）からなる半導体基板７の表面にＳｉＮ（窒化シリコン）からなる絶縁膜８を形成し、この絶縁膜８の所定の位置に開口部５を形成し、この開口部５に表面金属膜９を形成する。
【００３４】
この表面金属膜９は、半導体基板板７の表面に形成した半導体素子とバイアホール１との接続部となる。
【００３５】
次に、図５に示すように、絶縁膜８と表面金属膜９を被覆するように表面保護用のワックス１０を塗布し、このワックス１０の上面にガラス製の支持基板１１を貼り付ける。
【００３６】
次に、半導体基板７の裏面を機械研磨法によって研磨する。このとき、半導体基板７の厚さが約１００μｍ（半導体装置としての強度を確保できる厚さ。）となるまで半導体基板７の裏面を研磨する。
【００３７】
次に、図６に示すように、半導体基板７の裏面に図９（ａ）に示すマスクパターンのレジスト膜６を形成し、このレジスト膜６の非レジスト部６’を半導体基板７の裏面側から表面側へ向けて、例えばウェットエッチング法を用いてエッチングを行う。これにより、図７に示すように、バイアホール１を形成するための貫通孔２と気泡排出溝３とが同時に形成される。
【００３８】
このときのエッチングは、貫通孔２が表面金属膜９の裏面に達する深さまでエッチングを行う。
【００３９】
特に、本実施の形態で用いるレジスト膜６は、円形状の第１の非レジスト部１２の外周にスリット状の第２の非レジスト部１３を左右対称に２箇所形成した形状としている。
【００４０】
そのため、半導体基板７の裏面から非レジスト部１２、１３へエッチング液を浸入させることによって、エッチングすると、第２の非レジスト部１３の幅が第１の非レジスト部１２の径に対して十分狭いために、第２の非レジスト部１３にエッチング液が浸入しにくくなっている。
【００４１】
これにより、第１の非レジスト部１２と第２の非レジスト部１３とでエッチングレートを異ならせることができ、図７に示すように、第２の非レジスト部１３では、半導体基板７の裏面から深さ１４の所まで浅くエッチングされるが、第１の非レジスト部１２では、半導体基板７の下面から深さ１５の所まで深くエッチングされることとなる。そのため、貫通孔２よりも浅い気泡排出溝３を貫通孔２と同時に１回のエッチングで形成することができる。
【００４２】
次に、図８に示すように、半導体基板７の裏面と貫通孔２の内面及び気泡排出溝３を全て被覆するように、Ａｕからなる第１の裏面金属膜１６を無電解メッキ法により形成し、その後、この第１の裏面金属膜１６を下地として、Ａｕからなる第２の裏面金属膜１７を電界メッキ法により形成する。
【００４３】
最後に、半導体基板７の上部に貼り付けていた支持基板１１とワックス１０を除去する。
【００４４】
これにより、図１〜３に示すようなバイアホール１を形成することができる。
【００４５】
上記のバイアホール１は、図１〜３に示すように、中空円柱状の貫通孔２の側壁にスリット状の気泡排出溝３を設けた構造となっているため、貫通孔２の内面をメッキ処理する際に、メッキ液がエッジ部（貫通溝２の側壁と表面金属膜９との接合部。）まで浸入させることができるので、エッジ部に生じた気泡は、気泡排出溝３の側壁を伝って貫通孔２の外部へ排出させる。
【００４６】
そのため、貫通孔２のエッジ部に気泡が残留することがなくなり、貫通孔２の内面にメッキ膜を良好な状態で形成することができる。
【００４７】
そのうえ、このバイアホール１は、気泡を排出するためにスリット状の気泡排出溝３を備えているため、半導体基板７の裏面における占有面積を小さくすることができる。これにより、半導体基板７の面積を小さくすることができ、このバイアホール１を有する半導体装置を小型化することができる。
【００４８】
さらに、このバイアホール１を形成する際には、１種類のレジスト膜６を用いて１度のエッチングを行うだけで、従来のバイアホール１０１の形成方法と比較して、形成工程を減少することができるため、製造効率が向上するとともに、製造コストを削減することができる。
【００４９】
また、本実施の形態に用いたレジスト膜６は、上述したように、バイアホール部の外周にスリット部を左右対称に２箇所形成した形状としているが、これに限られず、所望するバイアホールの面積や深さに応じて、図９の（ａ）〜（ｅ）に示すように、複数のスリット状をした第２の非レジスト部１３を有するマスクパターンや、このスリット状をした第２の非レジスト部１３の幅及び長さを適宜変更したマスクパターンを用いることもできる。
【００５０】
例えば、レジスト膜６として、図９（ｅ）に示すようなスリット状をした第２の非レジスト部１３の幅が円形をした第１の非レジスト部１２の外方へ向けて漸次狭く形成したものを用いた場合には、スリット状をした第２の非レジスト部１３の基端側と先端側では幅が異なることによってエッチングレートが異なるため、図１０に示すように、気泡排出溝３は、貫通孔２の外方へ向けて漸次浅く形成される。
【００５１】
また、このとき排出溝３は、貫通孔２の外方へ向けて漸次狭く形成される。
【００５２】
バイアホール１をこのような構造とすることで、メッキ液は、より一層貫通孔２のエッジ部に侵入しやすくなるとともに、貫通孔２の内部の気泡は、より一層外部へ排出されやすい構造となる。
【図面の簡単な説明】
【００５３】
【図１】本発明に係るバイアホールの底面図である。
【図２】図１のＡ−Ａ線における断面側面図である。
【図３】図１のＢ−Ｂ線における断面側面図である。
【図４】バイアホールの形成工程を示す断面図である。
【図５】バイアホールの形成工程を示す断面図である。
【図６】バイアホールの形成工程を示す断面図である。
【図７】バイアホールの形成工程を示す断面図である。
【図８】バイアホールの形成工程を示す断面図である。
【図９】レジスト膜の例を示す説明図である。
【図１０】本発明に係るバイアホールを示す断面図である。
【図１１】従来のバイアホールを示す断面図である。
【符号の説明】
【００５４】
１  本発明に係るバイアホール
２  貫通孔
３  気泡排出溝
４  半導体基板の裏面
５  開口部
６  レジスト膜
６’  非レジスト部
７  半導体基板
８  絶縁膜
９  表面金属膜
１０  ワックス
１１  支持基板
１２  第1の非レジスト部
１３  第２の非レジスト部
１４  気泡排出溝の深さ
１５  貫通孔の深さ
１６  第1の裏面金属膜
１７  第2の裏面金属膜
【図１】
2005033116.tif 000003
【図２】
2005033116.tif 000004
【図３】
2005033116.tif 000005
【図４】
2005033116.tif 000006
【図５】
2005033116.tif 000007
【図６】
2005033116.tif 000008
【図７】
2005033116.tif 000009
【図８】
2005033116.tif 000010
【図９】
2005033116.tif 000011
【図１０】
2005033116.tif 000012
【図１１】
2005033116.tif 000013