(57)【要約】【課題】拡散マスクを使用せず、工程数を最小限に低減することにより歩留りを高め、製造コストを最小化するツェナーダイオード及びその製造方法を提供する。【解決手段】本発明に係るツェナーダイオードは、第１極性不純物がドーピングされており、上面に形成された溝750により相互離隔された第１及び第２突出部721a,721bが形成されている基板710と、基板710の第１及び第２突出部721a,721bそれぞれの上部に第１極性不純物とは極性が異る第２極性不純物が拡散されて形成された一対の拡散層711a,711bと、一対の拡散層711a,711bそれぞれの上部に形成された一対の電極721a,721bとから構成され、その製造方法において拡散マスクを使用することなく、拡散工程を実施する。【選択図】図４
2005354079.tif 000002
【特許請求の範囲】
【請求項１】
第１極性不純物がドーピングされた基板の上面及び下面に前記第１極性不純物とは極性が異なる第２極性不純物を注入して拡散させ、第１及び第２拡散層を形成する段階と、
前記基板の下面に形成された前記第２拡散層を取り除く段階と、
前記基板の前記第１拡散層の上部に保護膜を蒸着し、該保護膜の一部を取り除いて前記第１拡散層の一部面を露出させる段階と、
前記露出された第１拡散層に第１電極を形成し、前記基板の下面に第２電極を形成する段階と、を含むツェナーダイオードの製造方法。
【請求項２】
第１極性不純物がドーピングされた基板の上面及び下面に前記第１極性不純物とは極性が異なる第２極性不純物を注入して拡散させ、第１及び第２拡散層を形成する段階と、
前記第１拡散層の上部に第１電極を形成し、前記第２拡散層の下部に第２電極を形成する段階と、を含むツェナーダイオードの製造方法。
【請求項３】
第１極性不純物がドーピングされた基板を用意する段階と、
前記基板の上面及び下面に前記第１極性不純物とは極性が異なる第２極性不純物を注入して拡散させ、第１及び第２拡散層を形成する段階と、
前記基板の上部に存在する前記第１拡散層の上部に電極を蒸着する段階と、
前記電極と前記第１拡散層が二分割されるように、前記電極から前記基板の一部まで選択的に取り除く段階と、を含むツェナーダイオードの製造方法。
【請求項４】
前記第１極性不純物はＰ型不純物であり、前記第２極性不純物はＮ型不純物であることを特徴とする請求項１から３のいずれか１項に記載のツェナーダイオードの製造方法。
【請求項５】
前記基板は、シリコン基板であることを特徴とする請求項１から３のいずれか１項に記載のツェナーダイオードの製造方法。
【請求項６】
前記第２拡散層は、ＣＭＰ工程または薄膜エッチング工程を行なって取り除くことを特徴とする請求項１に記載のツェナーダイオードの製造方法。
【請求項７】
前記第１及び第２拡散層を形成する段階と前記第１及び第２電極を形成する段階との間に、前記第１拡散層の上部に第１保護膜を形成し、前記第２拡散層の下部に第２保護膜を形成し、該第１及び第２保護膜の一部を選択的にエッチングして前記第１及び第２拡散層の一部を露出させる段階をさらに含み、
前記第１電極は前記露出された第１拡散層の上部に形成し、前記第２電極は前記露出された第２拡散層の下部に形成することを特徴とする請求項２に記載のツェナーダイオードの製造方法。
【請求項８】
前記第１及び第２拡散層を形成する段階と前記電極を蒸着する段階との間に、前記第１拡散層の上部に保護膜を形成し、該保護膜の一部を選択的にエッチングして、相互離隔されかつ前記第１拡散層が露出された二つの領域を形成する段階をさらに含み、
前記電極は、前記露出された第１拡散層に接触するように、前記保護膜の上部に形成し、
前記電極と前記第１拡散層が二分割されるように、前記二つの領域間に存在する領域を前記電極から前記基板の一部まで取り除くことを特徴とする請求項３に記載のツェナーダイオードの製造方法。
【請求項９】
第１極性不純物がドーピングされた基板と、
前記基板の上面に前記第１極性不純物とは極性が異なる第２極性不純物が拡散されて形成された第１拡散層と、
前記第１拡散層の一部面を露出させて前記第１拡散層の上部に蒸着されている保護膜と、
前記露出された第１拡散層に形成された第１電極と、
前記基板の下面に形成された第２電極と、を含むツェナーダイオード。
【請求項１０】
第１極性不純物がドーピングされた基板と、
前記基板の上面及び下面に前記第１極性不純物とは極性が異なる第２不純物が拡散されて形成された第１及び第２拡散層と、
前記第１拡散層の上部に形成された第１電極と、
前記第２拡散層の下部に形成された第２電極と、を含むツェナーダイオード。
【請求項１１】
第１極性不純物がドーピングされており、上面に形成された溝により相互離隔された第１及び第２突出部が形成されている基板と、
前記基板の前記第１及び第２突出部それぞれの上部に前記第１極性不純物とは極性が異る第２極性不純物が拡散されて形成された一対の拡散層と、
前記一対の拡散層それぞれの上部に形成された一対の電極と、を含むツェナーダイオード。
【請求項１２】
前記第１極性不純物はＰ型不純物であり、前記第２極性不純物はＮ型不純物であることを特徴とする請求項９から１１のいずれか１項に記載のツェナーダイオード。
【請求項１３】
前記基板は、シリコン基板であることを特徴とする請求項９から１１のいずれか１項に記載のツェナーダイオード。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、定電圧素子として使用するツェナーダイオード及びその製造方法に係り、特に、選択拡散のために必要な拡散マスクを用いることなくツェナー降伏を発生させるツェナーダイオード及びその製造方法に関する。
【背景技術】
【０００２】
一般に、直接遷移型の半導体であるIII-Ｖ族化合物半導体物質を用いた発光ダイオードやレーザーダイオードのような発光素子は、薄膜成長技術及び素子材料の開発により、緑色、青色、及び紫外線など多様な色光を発生することができる。そして、蛍光物質を用いたり、色を組合わせることにより高効率の白色光も具現が可能である。
【０００３】
このような技術の発達に伴って、ディスプレイ素子だけではなく、光通信手段の送信モジュール、ＬＣＤ(Liquid Crystal Display)表示装置のバックライトを構成する冷陰極管(ＣＣＦＬ:Cold Cathode Fluorescence Lamp)に代わるＬＥＤ(Light emitting diode)バックライト、蛍光灯や白熱電球に代わる白色発光ダイオード照明装置、及び信号灯にまで応用が拡大されている。
【０００４】
図５は、一般的なＬＥＤ素子の断面図である。このようなＬＥＤ素子を製造するため、まず、サファイア、ｎ-ＧａＡｓ、またはＧａＮ等の基板１０１の上部に、バッファ層１０２、ｎ-コンタクト層１０３、ｎ-クラッド層(図示せず)、活性層１０４、ｐ-クラッド層(図示せず)、及びｐ-コンタクト層１０５を、化学的気相蒸着法により順次的に蒸着する。
【０００５】
その後、フォトエッチング工程及び湿式/乾式エッチング工程により、ｎ-コンタクト層１０３が露出されるようにＭＥＳＡエッチングする。
その後、ｐ-コンタクト層１０５の上部に、良好な光透過性を有する透明電極で電流拡散層１０６を形成し、外部回路との電気的な接続のために、電流拡散層１０６とｎ-コンタクト層１０３の上部にそれぞれｐ-電極１０７-ｐとｎ-電極１０７-ｎを形成して、ＬＥＤ素子１００を製造する。
【０００６】
この発光素子において、外部回路によりｐ-電極１０７-ｐとｎ-電極１０７-ｎとの間に電圧が印加されると、ｐ-電極１０７-ｐとｎ-電極１０７-ｎに正孔と電子が注入され、活性層１０４で正孔と電子が再結合する際に余分のエネルギが光に変換され、電流拡散層及び基板を通じて外部に放出される。
【０００７】
一方、このような発光素子では、静電気やサージ電圧が発生すると、過度な電荷が半導体層に流れ込むことにより発光素子の破壊に至る。この問題は、絶縁性基板の上部に素子を製造する場合、一層深刻になる。このような素子では、サージ電圧が発生すると電圧が数千ボルトにまで上昇する可能性があるため、素子の耐電圧（許容電圧）が小さい場合には、保護素子を別に組み込む必要がある。このような保護素子の例として、通常のダイオードを直列に多数個連結し、発光素子の駆動電圧より高い値でこれらのダイオードがターンオンされるようにしたものがある。
【０００８】
従って、図６ａ及び図６ｂに示したように、定電圧素子として使われるＰＮ型及びＰＮＰ（ＮＰＮ）型のツェナーダイオード２００、３００を、発光素子１００と反対極性の電極同士を接続して、発光素子に印加される電圧がツェナーダイオードのＶｚ（ツェナー電圧)に限定されるようにする方法がある。すなわち、ツェナーダイオードに印加される逆電圧がＶｚ以上になると逆方向電流(ｎ電極からｐ電極方向に流れる電流)が増大し、ツェナーダイオードの両端に印加される端子電圧は、Ｖｚにほぼ一定に維持される。このように、ツェナーダイオードは保護素子として使用される他、入力電圧または負荷の変化に対して負荷電圧を一定に保つ定電圧素子としても多用されている。
【０００９】
このような保護素子であるツェナーダイオードは、発光素子のような保護対象の素子と、それぞれ異なるチップに製造した後、電気的接続を通じて並列に接続するか、または、発光素子とツェナーダイオードを、フリップチップボンディングによりシリコンサブマウント基板上で接続して、使用されている。
【００１０】
図７ａないし図７ｇは、従来のＰＮ型ツェナーダイオードの製造工程を説明するための断面図であり、図７ａ及び図７ｂは、拡散マスクを使用する工程である。まず、ツェナーダイオードは量子力学的トンネリング特性を用いる半導体素子なので、抵抗値が小さい基板２０１を使用する必要があり、また、素子のＶｚ（ツェナー電圧）は、基板の比抵抗と拡散不純物の濃度により決定されるため、適切な濃度の不純物を含む基板を使用する必要がある（図７ａ）。そして、基板に選択的に不純物を拡散させるため、基板の上下面に拡散マスク２０２(一般に、シリコン酸化膜を使用)を蒸着し、基板の上面の拡散マスクを選択的にエッチングしてパタニングする（図７ｂ）。
【００１１】
図７ｃは拡散段階である。拡散マスクのパタニング後、拡散工程を実施する。基板中の不純物と異なるタイプの不純物を、拡散マスクがエッチングされた部分(“Ｂ”部分)を通じて基板内に注入する。不純物注入工程は、炉を用いた拡散工程及びイオン注入工程を用いて実施することができる。ここで、不純物は、拡散マスクによりマスキングされるため、拡散マスクが存在する領域“Ａ”を通じては、基板内に注入されない。
【００１２】
その後、拡散マスクを除去し（図７ｄ）、基板２０１の上面に保護膜２０３を蒸着した後、基板２０１の拡散領域“Ｄ”を露出させる（図７ｅ）。最後に、図７ｆと図７ｇに示したように、基板２０１の露出された拡散領域“Ｄ”上部に電極２０４-ｆを形成し、基板２０１の下面に電極２０４-ｂを形成して、ツェナーダイオード２００を製造する。
【００１３】
図８ａないし図８ｆは、従来のＰＮＰ（ＮＰＮ）型ツェナーダイオードの製造工程を説明するための断面図である。まず、適切な濃度の不純物を含む基板３０１を用意し（図８ａ）、次いで、基板３０１に選択的に不純物を拡散させるために基板の上下面に拡散マスク３０２を蒸着し、基板３０１の上面の拡散マスクを選択的にエッチングしてパタニングする（図８ｂ）。
【００１４】
その後、拡散マスク３０２でマスキングされた基板３０１に不純物を注入し、次いで、拡散工程を実施する（図８ｃ）。ここで、図８ｃに示したように、拡散マスク３０２が存在する領域に注入される不純物は、拡散マスクにより、基板３０１内に浸透できない。そして、拡散マスク３０２が存在しない領域に注入される不純物“Ｅ”及び“Ｆ”は、基板３０１内に注入される。不純物は、注入された後、拡散される。
【００１５】
その後、図８ｄに示したように、拡散マスク３０２を取り除くと、基板３０１には二つの部分からなる拡散領域（“Ｇ“領域）が形成される。次いで、基板３０１の拡散領域が露出されるように、基板３０１の上下面に保護膜３０３を形成する（図８ｅ）。最後に、露出された拡散領域の上部に電極３０４を形成し、ツェナーダイオードの製造が完了する（図８ｆ）。
【００１６】
このように製造されたツェナーダイオードは、チップに分離した後、発光素子のように静電気に脆弱な素子と並列に接続して使用する。さらに、製造されたツェナーダイオードの上部にフリップチップ実装により素子を接続するために半田付け工程を実施し、ツェナーダイオードの上部に発光素子を接合して使用する。
【発明の開示】
【発明が解決しようとする課題】
【００１７】
前述したように、従来のツェナーダイオードを製造するには多数の製造工程を要するため、製造コストの増大という問題がある。
【００１８】
本発明は、前述したような問題点を解決するために案出されたものであり、その目的は、静電気やサージ電圧または電荷蓄積に対して脆弱な素子を保護するためのツェナーダイオードの製造において、拡散マスクを使用せず、工程数を最小限に低減することにより歩留りを高め、製造コストを最小化するツェナーダイオード及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
前述した目的を達成するための本発明の望ましい第１態様では、第１極性不純物がドーピングされた基板の上面及び下面に前記第１極性不純物とは極性が異なる第２極性不純物を注入して拡散させ、第１及び第２拡散層を形成する段階と、前記基板の下面に形成された前記第２拡散層を取り除く段階と、 前記基板の前記第１拡散層の上部に保護膜を蒸着し、該保護膜の一部を取り除いて前記第１拡散層の一部面を露出させる段階と、前記露出された第１拡散層に第１電極を形成し、前記基板の下面に第２電極を形成する段階と、を含むツェナーダイオードの製造方法が提供される。
【００２０】
前述した目的を達成するための本発明の望ましい第２態様では、第１極性不純物がドーピングされた基板の上面及び下面に前記第１極性不純物とは極性が異なる第２極性不純物を注入して拡散させ、第１及び第２拡散層を形成する段階と、前記第１拡散層の上部に第１電極を形成し、前記第２拡散層の下部に第２電極を形成する段階と、を含むツェナーダイオードの製造方法が提供される。
【００２１】
前述した目的を達成するための本発明の望ましい第３態様では、第１極性不純物がドーピングされた基板を用意する段階と、前記基板の上面及び下面に前記第１極性不純物とは極性が異なる第２極性不純物を注入して拡散させ、第１及び第２拡散層を形成する段階と、前記基板の上部に存在する前記第１拡散層の上部に電極を蒸着する段階と、前記電極と前記第１拡散層が二分割されるように、前記電極から前記基板の一部まで選択的に取り除く段階と、を含むツェナーダイオードの製造方法が提供される。
【００２２】
前述した目的を達成するための本発明の望ましい第４態様では、第１極性不純物がドーピングされた基板と、前記基板の上面に前記第１極性不純物とは極性が異なる第２極性不純物が拡散されて形成された第１拡散層と、前記第１拡散層の一部面を露出させて前記第１拡散層の上部に蒸着されている保護膜と、前記露出された第１拡散層に形成された第１電極と、前記基板の下面に形成された第２電極と、を含むツェナーダイオードが提供される。
【００２３】
前述した目的を達成するための本発明の望ましい第５態様では、第１極性不純物がドーピングされた基板と、前記基板の上面及び下面に前記第１極性不純物とは極性が異なる第２不純物が拡散されて形成された第１及び第２拡散層と、前記第１拡散層の上部に形成された第１電極と、前記第２拡散層の下部に形成された第２電極と、を含むツェナーダイオードが提供される。
【００２４】
前述した目的を達成するための本発明の望ましい第６態様では、第１極性不純物がドーピングされており、上面に形成された溝により相互離隔された第１及び第２突出部が形成されている基板と、前記基板の前記第１及び第２突出部それぞれの上部に前記第１極性不純物とは極性が異る第２極性不純物が拡散されて形成された一対の拡散層と、前記一対の拡散層それぞれの上部に形成された一対の電極と、を含むツェナーダイオードが提供される。
【発明の効果】
【００２５】
本発明によれば、拡散マスクを使用することなく拡散工程を実施して、定電圧素子を製造することができ、フォトリソグラフィー工程を何ら使用することなく最小限の工程で、両方向のスレショルド電圧特性を有するＰＮＰ（またはＮＰＮ）型ツェナーダイオード、またはＰＮ型ツェナーダイオードを製造することが可能になる。これによって、製造工程数を低減して歩留りを向上させることができる。
【００２６】
また、製造コストの大幅に低いダイボンディングが可能であり、特性が優れた素子を作製することができる。ツェナーダイオードをフリップチップ工程のサブマウントに集積する場合、その効果はさらに向上する。
【発明を実施するための最良の形態】
【００２７】
以下、添付した図面に基づき、望ましい実施形態を通じて本発明をさらに詳述する。図１ａないし図１ｆは、本発明の第１実施形態によるＰＮ型ツェナーダイオードの製造工程を説明するための断面図である。
まず、図１ａに示したように、第１極性不純物がドーピングされた基板５１０を用意する。ここで、基板５１０としては、シリコン基板が望ましい。
その後、基板５１０の上面及び下面に、第１極性不純物とは極性が異なる第２極性不純物を注入して拡散させ、第１及び第２拡散層５１１、５１２を形成する（図１ｂ）。この際、本発明では、拡散マスクを使用せず、基板５１０の上面と下面の全体に第２極性不純物を注入及び拡散させるものである。
【００２８】
次いで、基板５１０の下面に形成された第２拡散層５１２を取り除く（図１ｃ）。第２拡散層５１２は、化学的機械研磨（ＣＭＰ：Chemical mechanical polishing)工程や薄膜エッチング工程により、取り除くことができる。
引き続き、基板５１０の第１拡散層５１１の上部に保護膜５１３を蒸着し、保護膜５１３の一部を取り除いて第１拡散層５１１の一部面を露出させる（図１ｄ）。
最後に、露出された第１拡散層５１１に第１電極５１４を形成し（図１ｅ）、基板５１０の下面に第２電極５１５を形成する（図１ｆ）。
【００２９】
これにより、第１拡散層５１１と基板５１０とが異なる極性状態で互いに接合されたＰＮ型ツェナーダイオードの製造が完了する。すなわち、第１拡散層５１１がＰ型ならば基板５１０はＮ型なので、ＰＮ型ツェナーダイオードが具現される。
【００３０】
従って、本発明の第１実施形態によるＰＮ型ツェナーダイオードは、第１極性不純物がドーピングされた基板５１０と、基板５１０の上面に第１極性不純物とは極性が異なる第２極性不純物が拡散されて形成された第１拡散層５１１と、第１拡散層５１１の一部面を露出させて第１拡散層５１１の上部に蒸着されている保護膜５１３と、露出された第１拡散層５１１に形成された第１電極５１４と、基板５１０の下面に形成された第２電極５１５とから構成される。
【００３１】
図２ａないし図２ｄは、本発明の第２実施形態によるＰＮＰ（またはＮＰＮ）型ツェナーダイオードの製造工程を説明するための断面図である。
まず、第１極性不純物がドーピングされた基板６１０の上面及び下面に、第１極性不純物とは極性が異なる第２不純物を注入して拡散させ、第１及び第２拡散層６１１、６１２を形成する（図２ａ、図２ｂ、図２c)。ここで、第１極性不純物がＰ型不純物なら、第２不純物はＮ型不純物である。
【００３２】
その後、図２ｄに示したように、第１拡散層６１１の上部に第１電極６２１を形成し、第２拡散層６１２の下部に第２電極６２２を形成する。これにより、第１拡散層６１１、基板６１０、及び第２拡散層６１２よりなるＰＮＰ（またはＮＰＮ）型ツェナーダイオードの製造が完了する。
【００３３】
また、本発明の第２実施形態では、第１及び第２拡散層６１１、６１２を形成する工程と第１及び第２電極６２１、６２２を形成する工程の間に、第１拡散層６１１の上部に第１保護膜を形成し、第２拡散層６１２の下部に第２保護膜を形成し、該第１及び第２保護膜の一部を選択的にエッチングして第１及び第２拡散層６１１、６１２の一部を露出させる工程を実施し、第１電極６２１は、露出された第１拡散層６１１の上部に形成し、第２電極６２２は、露出された第２拡散層６１２の上部に形成して、ツェナーダイオードを製造しても良い。
【００３４】
このように両方向のスレショルド電圧特性を有するＰＮＰ（またはＮＰＮ）型ツェナーダイオードの場合は、発光素子などの保護対象の素子との接続において、極性を考慮せず素子を並列に接続すれば良い。
【００３５】
本発明の第２実施形態によるＰＮＰ(またはＮＰＮ)型ツェナーダイオードの製造方法では、選択拡散のために必要な薄膜(一般に、シリコン化合物)とフォトマスクなしで定電圧ツェナーダイオードを製造することができる。
【００３６】
従って、本発明の第２実施形態によるＰＮＰ（またはＮＰＮ）型ツェナーダイオードは、第１極性不純物がドーピングされた基板６１０と、基板６１０の上面及び下面に第１極性不純物とは極性が異なる第２不純物が拡散されて形成された第１及び第２拡散層６１１、６１２と、第１拡散層６１１の上部に形成された第１電極６２１と、第２拡散層６１２の下部に形成された第２電極６２２と、から構成される。
【００３７】
図３ａないし図３ｄは、本発明の第３実施形態例によるＰＮＰ（またはＮＰＮ）型ツェナーダイオードの製造工程を説明するための断面図である。まず、前述した実施形態と同様に、第１極性不純物がドーピングされた基板７１０を用意する（図３ａ）。
次いで、基板７１０の上面及び下面に第１極性不純物とは極性が異なる第２不純物を注入して拡散させ、第１及び第２拡散層７１１、７１２を形成する（図３b）。従って、第１及び第２拡散層７１１、７１２は、基板の全面に拡散された層である。
【００３８】
引き続き、基板７１０の上部に存在する第１拡散層７１１の上部に電極７２１を蒸着する（図３ｃ）。
次いで、電極７２１と第１拡散層７１１が二分割されるように、電極７２１から基板７１０の一部まで選択的に取り除く（図３ｄ）。この工程により、電極７２１は‘７２１ａ’と‘７２１ｂ’に二分割され、第１拡散層７１１は‘７１１ａ’と ‘７１１ｂ’に二分割される。
これにより、分割された第１拡散層７１１ａ、基板７１０、及び分割された第１拡散層７１１ｂよりなるＰＮＰ(またはＮＰＮ)ツェナーダイオードが製造される。
【００３９】
さらに、本発明の第３実施形態では、第１及び第２拡散層７１１、７１２を形成する工程と電極７２１を蒸着する工程の間に、第１拡散層７１１の上部に保護膜を形成し、該保護膜の一部を選択的にエッチングして、相互離隔されかつ第１拡散層７１１が露出された二つの領域を形成する工程を実施し、電極７２１は、露出された第１拡散層７１１に接触するように前記保護膜の上部に形成し、二つの領域間に存在する領域を電極７２１から基板７１０の一部まで取り除いて、ツェナーダイオードを製造しても良い。
【００４０】
このような本発明の第３実施形態によるＰＮＰ(またはＮＰＮ)型ツェナーダイオードは、図４に示したように、第１極性不純物がドーピングされており、上面に形成された溝７５０により相互離隔された第１及び第２突出部７１０ａ、７１０ｂが形成されている基板７１０と、基板７１０の第１及び第２突出部７１０ａ、７１０ｂそれぞれの上部に第１極性不純物とは極性が異なる第２極性不純物が拡散されて形成された一対の拡散層７１１ａ、７１１ｂと、一対の拡散層７１１ａ、７１１ｂそれぞれの上部に形成された一対の電極７２１ａ、７２１ｂと、から構成される。
【００４１】
前述したように、本発明は、ツェナーダイオード製造のために必要な拡散工程に使用される拡散マスク(一般に、シリコン酸化膜を使用)を使用しないことにより、拡散マスクの蒸着工程、拡散マスクのフォトリソグラフィー工程、及び拡散マスクのエッチング工程を取り除くことができる。従って、シリコン基板の上下面に全体的に拡散を施し、ＣＭＰ工程または乾式エッチング工程を行なって基板の下面に形成された拡散層を取り除いて、ＰＮツェナーダイオードを作製するものである。
また、ＰＮＰ(またはＮＰＮ)型の両方向スレショルド電圧特性を有するツェナーダイオードを形成する場合は、基板の上面の拡散層を取り除かずに上下面に電極を形成して、定電圧素子を製造する。
また、基板の同一面にＰＮＰ（またはＮＰＮ）型の両方向スレショルド電圧特性を有するツェナーダイオードを製造する場合は、ダイシングによって素子を分離する際にハーフカット工程を実施して、ＰＮＰ（またはＮＰＮ）型素子を製造する。
【００４２】
以上、本発明を望ましい実施形態を参照して説明したが、該当技術分野の当業者ならば、特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更することが可能であることを理解されるであろう。
【図面の簡単な説明】
【００４３】
【図１ａ】本発明の第１実施形態によるＰＮ型ツェナーダイオードの製造工程を説明するための断面図であり、基板を用意する工程を示す図である。
【図１ｂ】本発明の第１実施形態によるＰＮ型ツェナーダイオードの製造工程を説明するための断面図であり、第１及び第２拡散層を形成する工程を示す図である。
【図１ｃ】本発明の第１実施形態によるＰＮ型ツェナーダイオードの製造工程を説明するための断面図であり、第２拡散層を取り除く工程を示す図である。
【図１ｄ】本発明の第１実施形態によるＰＮ型ツェナーダイオードの製造工程を説明するための断面図であり、保護膜を形成する工程を示す図である。
【図１ｅ】本発明の第１実施形態によるＰＮ型ツェナーダイオードの製造工程を説明するための断面図であり、第１電極を形成する工程を示す図である。
【図１ｆ】本発明の第１実施形態によるＰＮ型ツェナーダイオードの製造工程を説明するための断面図であり、第２電極を形成する工程を示す図である。
【図２ａ】本発明の第２実施形態によるＰＮＰ（またはＮＰＮ）型ツェナーダイオードの製造工程を説明するための断面図であり、基板を用意する工程を示す図である。
【図２ｂ】本発明の第２実施形態によるＰＮＰ（またはＮＰＮ）型ツェナーダイオードの製造工程を説明するための断面図であり、第１及び第２拡散層を形成する工程の一部を示す図である。
【図２ｃ】本発明の第２実施形態によるＰＮＰ（またはＮＰＮ）型ツェナーダイオードの製造工程を説明するための断面図であり、第１及び第２拡散層を形成する工程の一部を示す図である。
【図２ｄ】本発明の第２実施形態によるＰＮＰ（またはＮＰＮ）型ツェナーダイオードの製造工程を説明するための断面図であり、第１及び第２第２電極を形成する工程を示す図である。
【図３ａ】本発明の第３実施形態によるＰＮＰ（またはＮＰＮ）型ツェナーダイオードの製造工程を説明するための断面図であり、基板を用意する工程を示す図である。
【図３ｂ】本発明の第３実施形態によるＰＮＰ（またはＮＰＮ）型ツェナーダイオードの製造工程を説明するための断面図であり、第１及び第２拡散層を形成する工程を示す図である。
【図３ｃ】本発明の第３実施形態によるＰＮＰ（またはＮＰＮ）型ツェナーダイオードの製造工程を説明するための断面図であり、電極を蒸着する工程を示す図である。
【図３ｄ】本発明の第３実施形態によるＰＮＰ（またはＮＰＮ）型ツェナーダイオードの製造工程を説明するための断面図であり、電極から基板の一部まで選択的に取り除く工程を示す図である。
【図４】本発明の第３実施形態によるツェナーダイオードの断面図である。
【図５】一般的な発光素子の断面図である。
【図６ａ】発光素子と定電圧素子の等価回路図である。
【図６ｂ】発光素子と定電圧素子の別の等価回路図である。
【図７ａ】従来のＰＮ型ツェナーダイオードの製造工程を説明するための断面図であり、基板を容易する工程を示す図である。
【図７ｂ】従来のＰＮ型ツェナーダイオードの製造工程を説明するための断面図であり、拡散マスクを形成する工程を示す図である。
【図７ｃ】従来のＰＮ型ツェナーダイオードの製造工程を説明するための断面図であり、拡散工程を示す図である。
【図７ｄ】従来のＰＮ型ツェナーダイオードの製造工程を説明するための断面図であり、拡散マスクの除去工程を示す図である。
【図７ｅ】従来のＰＮ型ツェナーダイオードの製造工程を説明するための断面図であり、保護膜を形成する工程を示す図である。
【図７ｆ】従来のＰＮ型ツェナーダイオードの製造工程を説明するための断面図であり、一方の電極を形成する工程を示す図である。
【図７ｇ】従来のＰＮ型ツェナーダイオードの製造工程を説明するための断面図であり、他方の電極を形成する工程を示す図である。
【図８ａ】従来のＰＮＰ（ＮＰＮ）型ツェナーダイオードの製造工程を説明するための断面図であり、基板を容易する工程を示す図である。
【図８ｂ】従来のＰＮＰ（ＮＰＮ）型ツェナーダイオードの製造工程を説明するための断面図であり、拡散マスクを形成する工程を示す図である。
【図８ｃ】従来のＰＮＰ（ＮＰＮ）型ツェナーダイオードの製造工程を説明するための断面図であり、拡散工程を示す図である。
【図８ｄ】従来のＰＮＰ（ＮＰＮ）型ツェナーダイオードの製造工程を説明するための断面図であり、拡散マスクの除去工程を示す図である。
【図８ｅ】従来のＰＮＰ（ＮＰＮ）型ツェナーダイオードの製造工程を説明するための断面図であり、保護膜を形成する工程を示す図である。
【図８ｆ】従来のＰＮＰ（ＮＰＮ）型ツェナーダイオードの製造工程を説明するための断面図であり、電極を形成する工程を示す図である。
【符号の説明】
【００４４】
５１０，６１０，７１０：基板、５１１，６１１，７１１：第１拡散層、５１２，６１２，７１２：第２拡散層、５１３：保護膜、５１４，６２１：第１電極、５１５，６２２：第２電極、７２１ａ，７２１ｂ : 電極、７５０：溝、７１０ａ：第１突出部、７１０ｂ：第２突出部
【図１ａ】
2005354079.tif 000003
【図１ｂ】
2005354079.tif 000004
【図１ｃ】
2005354079.tif 000005
【図１ｄ】
2005354079.tif 000006
【図１ｅ】
2005354079.tif 000007
【図１ｆ】
2005354079.tif 000008
【図２ａ】
2005354079.tif 000009
【図２ｂ】
2005354079.tif 000010
【図２ｃ】
2005354079.tif 000011
【図２ｄ】
2005354079.tif 000012
【図３ａ】
2005354079.tif 000013
【図３ｂ】
2005354079.tif 000014
【図３ｃ】
2005354079.tif 000015
【図３ｄ】
2005354079.tif 000016
【図４】
2005354079.tif 000017
【図５】
2005354079.tif 000018
【図６ａ】
2005354079.tif 000019
【図６ｂ】
2005354079.tif 000020
【図７ａ】
2005354079.tif 000021
【図７ｂ】
2005354079.tif 000022
【図７ｃ】
2005354079.tif 000023
【図７ｄ】
2005354079.tif 000024
【図７ｅ】
2005354079.tif 000025
【図７ｆ】
2005354079.tif 000026
【図７ｇ】
2005354079.tif 000027
【図８ａ】
2005354079.tif 000028
【図８ｂ】
2005354079.tif 000029
【図８ｃ】
2005354079.tif 000030
【図８ｄ】
2005354079.tif 000031
【図８ｅ】
2005354079.tif 000032
【図８ｆ】
2005354079.tif 000033