(57)【要約】【課題】ＬＤ駆動部とＬＤ変調信号生成部を分離し、ＬＤ駆動部にはＬＤ駆動に必要な電源電圧を供給し、ＬＤ変調信号生成部では高速な変調信号を生成する。【解決手段】画像データ生成部１とＬＤ変調データ生成部２を同一基板ＰＣＢ１または同一ＡＳＩＣ１に構成し、ＬＤ駆動部３は、ＬＤ４に近接して配置する。画像データ生成部１とＬＤ変調データ生成部２を同一基板上（または同一ＡＳＩＣ内）にその機能を持つことにより、高速に複数のパラレル信号の伝送が可能となる。ＬＤ駆動部３とＬＤ４を同一基板に近接して配置することにより、高速で安定な動作が可能となる。【選択図】図１
2005096094.tif 000002
【特許請求の範囲】
【請求項１】
半導体レーザと、前記半導体レーザを変調する信号を生成する半導体レーザ変調信号生成手段と、前記半導体レーザ変調信号に基づいて前記半導体レーザを駆動する半導体レーザ駆動手段と、前記半導体レーザが出力する光で感光体を走査する走査手段と、前記半導体レーザが出力する走査光を所定の位置で検出する走査光検出手段とから構成され、前記走査光検出手段が検出した信号に基づいて前記感光体に静電潜像を形成するカラー画像形成装置において、前記半導体レーザ変調信号生成手段はクロック生成部とクロック変調部を含み、イエロー、マゼンタ、シアン、ブラックの各色に対応した前記半導体レーザ及び前記半導体レーザ駆動手段を備え、さらにいずれか一色または複数の色について前記半導体レーザを２つ以上備えることを特徴とするカラー画像形成装置。
【請求項２】
請求項１記載のカラー画像形成装置において、前記半導体レーザ駆動手段をそれぞれの色について１チップで構成したことを特徴とするカラー画像形成装置。
【請求項３】
請求項１記載のカラー画像形成装置において、前記半導体レーザ駆動手段を２色または３色について１チップで構成したことを特徴とするカラー画像形成装置。
【請求項４】
請求項１記載のカラー画像形成装置において、すべての色に対応する前記半導体レーザ駆動手段を１チップで構成したことを特徴とするカラー画像形成装置。
【請求項５】
請求項１記載のカラー画像形成装置において、前記半導体レーザ変調信号生成手段をそれぞれの色について１チップで構成したことを特徴とするカラー画像形成装置。
【請求項６】
請求項１記載のカラー画像形成装置において、前記半導体レーザ変調信号生成手段を２色または３色について１チップで構成したことを特徴とするカラー画像形成装置。
【請求項７】
請求項１記載のカラー画像形成装置において、すべての色に対応する前記半導体レーザ変調信号生成手段を１チップで構成したことを特徴とするカラー画像形成装置。
【請求項８】
請求項１記載のカラー画像形成装置において、各色毎に前記クロック生成部を備えたことを特徴とするカラー画像形成装置。
【請求項９】
請求項１記載のカラー画像形成装置において、２乃至３個の前記クロック生成部ですべての色に対するクロックを生成することを特徴とするカラー画像形成装置。
【請求項１０】
請求項１記載のカラー画像形成装置において、一つの前記クロック生成部ですべての色に対するクロックを生成することを特徴とするカラー画像形成装置。
【請求項１１】
半導体レーザと、前記半導体レーザを変調する半導体レーザ変調信号を生成する半導体レーザ変調信号生成手段と、前記半導体レーザ変調信号に基づいて前記半導体レーザを駆動する半導体レーザ駆動手段と、前記半導体レーザ変調信号を小振幅の差動信号で前記半導体レーザ変調信号生成手段から前記半導体レーザ駆動手段へ伝送する半導体レーザ変調駆動装置において、前記半導体レーザ駆動手段の入力部及び前記半導体レーザ変調信号生成手段の出力部をともにＣＭＬ方式で構成したことを特徴とする半導体レーザ変調駆動装置。
【請求項１２】
請求項１１記載の半導体レーザ変調駆動装置において、前記ＣＭＬの負荷を抵抗で構成することを特徴とする半導体レーザ変調駆動装置。
【請求項１３】
請求項１１または１２記載の半導体レーザ変調駆動装置において、前記ＣＭＬを２段または２段以上接続した構成とすることを特徴とする半導体レーザ変調駆動装置。
【請求項１４】
請求項１１〜１３のいずれか１項に記載の半導体レーザ変調駆動装置において、前記ＣＭＬの一方の入力を固定電圧とすることを特徴とする半導体レーザ変調駆動装置。
【請求項１５】
請求項１１〜１４のいずれか１項に記載の半導体レーザ変調駆動装置において、前記ＣＭＬの電流源を抵抗で構成することを特徴とする半導体レーザ変調駆動装置。
【請求項１６】
請求項１１〜１５のいずれか１項に記載の半導体レーザ変調駆動装置において、前記ＣＭＬの負荷抵抗を外付け部品で構成することを特徴とする半導体レーザ変調駆動装置。
【請求項１７】
少なくとも１つ以上の光源と、前記光源から出射された光束を偏向する偏向手段と、前記偏向手段によって偏向された光束を被走査媒体に導く導光手段で構成される画像形成装置において、前記光源を請求項１１〜１６のいずれか１項に記載の半導体レーザ変調駆動装置で駆動したことを特徴とする画像形成装置。
【請求項１８】
少なくとも１つ以上の光源と、前記光源から出射された光束を偏向する偏向手段と、前記偏向手段によって偏向された光束を被走査媒体に導く導光手段と、前記被走査媒体上を走査して前記被走査媒体上に画像を形成する画像形成装置において、前記光源を請求項１１〜１６のいずれか１項に記載の半導体レーザ変調駆動装置で駆動し、複数の被走査媒体を有するタンデムカラー機に対応することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体レーザ（以下、ＬＤ）変調信号生成回路及び画像形成装置に関し、より詳細には、レーザプリンタ、光デイスク装置、デジタル複写機、光通信装置等における光源の光出力を変調するＬＤ変調信号生成回路及び前記装置等における光源の光出力を変調することにより画像を形成する半導体レーザ変調装置および画像形成装置に関する。
【背景技術】
【０００２】
レーザプリンタ、光デイスク装置、デジタル複写機、光通信装置等における光源の光出力を変調する装置構成は、プリンタからの出力データやスキャナーから読み取るデータを、レーザプリンタで出力できるように、感光体のγ特性等に合わせて画像データに変換する画像データ生成部と、画像データを半導体レーザでパワー変調やパルス幅変調できるようにＬＤ変調データを生成するＬＤ変調データ生成部と、ＬＤ変調データを受けてＬＤを駆動するＬＤドライバ部からなる。
【０００３】
従来、図４８に示すように、画像データの転送レートとＬＤ変調データの転送レートとを比較すると、ＬＤ変調データの転送レートの方が高速のため、ＬＤ変調部とＬＤ駆動部をできるだけ近づけて構成し、従ってＰＣＢ（基板）やＡＳＩＣを、画像データ生成部と、ＬＤ変調データ生成部＋ＬＤ駆動部とに分割して構成していた。
【０００４】
上記した例として、パルス幅変調回路、記録素子、駆動回路が単一の回路基板に備えられ、デジタル画像制御回路が単一の回路基板とは別に備えられており、パルス幅変調回路へ供給されるデジタル画像信号が差動伝送される画像形成装置等が提案されている（例えば、特許文献１を参照）。
【０００５】
また、図８のような走査光学系において、ポリゴンスキャナ等の偏向器の偏向反射面の回転軸からの距離のばらつきは、被走査面上を走査する光スポット（走査ビーム）の走査速度ムラを発生させる。この走査速度ムラは画像の揺らぎとなり画像品質の劣化となる。よって高品位の画質を要求する場合は走査ムラの補正を行う必要がある。
【０００６】
さらに、複数の光源を有するマルチビーム光学系の場合、各発光源の発振波長に差があると、走査レンズの色収差が補正されていない光学系の場合に露光位置ずれが発生し、各発光源に対応するスポットが被走査媒体上を走査するときの走査幅が、発光源ごとに差を生じる。これが画像品質の劣化の要因になり、走査幅の補正が必要になる。なお、上記補正を行う場合、光学系による走査ムラの発生は、光学系の特性により走査線上で異なる。
【０００７】
従来、上記した走査ムラ等の補正を行う技術は、基本的に画素クロックの周波数を変化させて、走査線に沿った光スポットの位置制御を行う（特許文献２、３を参照）。
【０００８】
また、その他の技術として、図４９に示すような、感光体９０５の両端に設置されたフォトディテクタＡ９０８とフォトディテクタＢ９０９との間のクロック数を計数することにより走査速度を検出し、ポリゴンミラー１１０４の回転速度を制御する方法がある。さらに、例えば図４９の構成において、二つの検出信号の時間間隔を高周波クロックでカウントし、このカウント情報に基づいて書き込みクロックの位相をシフトさせることにより光スポットの位置を制御する方法もある（特許文献４を参照）。
【０００９】
【特許文献１】特許第３２８３２５６号公報
【特許文献２】特開平１１−１６７０８１号公報
【特許文献３】特開２００１−２２８４１５号公報
【特許文献４】特開２００２―３６６２６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところで、画像形成装置の動作速度の高速化に伴い、駆動するＬＤの数が増え、１色の画像を形成する際に複数個（２個または４個、場合により８個）のＬＤまたはＬＤアレイが用いられる。また、複写機やプリンタのカラー化に対応して、ＬＤ変調信号生成部とＬＤ駆動部が複数必要となる。例えば、画像データが８ビットで、ＬＤ変調信号が１ビットとすると、２個のＬＤでカラー４色を駆動する場合、全体では、画像データが６４ビット、ＬＤ変調信号が８ビットになる。図４８に示す、従来の構成例では、ＬＤ変調信号に比べて高速ではないが、６４本の信号を高速に転送する必要がある。しかし、データ線の本数が多いことから、転送部の構成が複雑になり、高速転送が難しい。
【００１１】
さらに、高速化と共にデバイスが高集積化し、供給する電源電圧も一層低下している。これに対し、光ディスクや複写機／プリンタなどでは高解像度の画像を形成するために、半導体レーザの波長が短波長化している。波長が短い波長になるほど、ＬＤの降下電圧（ＬＤの両端間電圧）が大きくなる傾向にある。つまり、ＬＤを駆動する電圧が高電圧になっている。このように、電源供給に関しては、高速変調信号の生成とＬＤの駆動では、要求が相反する。
【００１２】
本発明の目的は、ＬＤ駆動部とＬＤ変調信号生成部を分離し、ＬＤ駆動部にはＬＤ駆動に必要な電源電圧を供給し、ＬＤ変調信号生成部では高速な変調信号を生成することにより、ＬＤの駆動電圧に関わらず高集積で低電源電圧のデバイスを選択し、ＬＤ変調信号を転送するカラー画像形成装置、半導体レーザ変調駆動装置および画像形成装置を提供することにある。
【課題を解決するための手段】
【００１３】
本発明は、画像データ生成部とＬＤ変調信号生成部を同一基板（ＰＣＢ）または同一ＡＳＩＣに構成し、ＬＤ駆動部をＬＤに近接して配置し、画像データ信号を同一ＰＣＢまたはＡＳＩＣでパラレルに高速に転送する。ＬＤ駆動部をＬＤに近接して配置することにより、ＬＤの高速駆動特性が良好となる。このような構成の場合、例えば、ＬＤ変調信号であるパルス幅変調信号等をＬＤ駆動部に高速に転送する必要がある。そこで、本発明では、ＬＤ変調信号を小振幅の差動信号で構成することにより、動作速度の高速化、ＥＭＩ特性の向上、対ノイズ特性の向上、ＬＤ変調信号の高精度化を実現する。また、ＬＤ駆動部とＬＤ変調信号生成部を分離することにより、ＬＤ駆動部は、ＬＤ駆動に必要な電源電圧を供給し、ＬＤ変調信号生成部は高速な変調信号を生成するため、ＬＤの駆動電圧に関わらず高集積で低電源電圧のデバイスをそれぞれ選択し、ＬＤ変調信号を伝送（転送）することにより、上記した問題を解決する。
【発明の効果】
【００１４】
（１）各色ごとに書き込み速度を速めることができ、また、各色について基準クロックが調整可能であり、汎用性が広い。
（２）半導体レーザ駆動手段をより小さくすることができる。
（３）半導体レーザ変調信号生成手段をより小さく、簡単化できる。
（４）タンデムカラー画像形成装置に対応することができる。
（５）半導体レーザ駆動手段と半導体レーザ変調信号生成手段との間で高速伝送を実現することができ、また、ＥＭＩ特性の向上、対ノイズ特性の向上、ＬＤ変調信号の高精度化を実現できる。
（６）半導体レーザ変調信号生成手段の出力を所望の低いスイングにすることができ、また高速伝送を実現できる。
（７）ＣＭＬへの入力信号のスイングを小さくすることができ、ＣＭＬのスイッチングによる電流源の変動を抑制し、スイッチングスピードの高速化を実現できる。
（８）１つのＬＤ変調信号から低スイングの差動信号を得ることができるので、高速・高精度のデータ転送が可能となる。
（９）ＣＭＬの負荷を集積回路内抵抗とした場合に、抵抗値のばらつきによる出力スイングのばらつきを抑制し、正確なスイングの出力を実現できる。
（１０）抵抗値のばらつきによるＣＭＬの出力スイングのばらつきを抑制し、正確なスイングの出力を実現できる。
（１１）マルチビーム画像形成装置、タンデムカラー画像形成装置において高速伝送を実現できる。
【発明を実施するための最良の形態】
【００１５】
以下、発明の実施の形態について図面により詳細に説明する。
【実施例１】
【００１６】
図１は、本発明の実施例１の第１の構成を示す。図１において、１は画像データ生成部、２はＬＤ変調データ生成部、３はＬＤ駆動部、４はＬＤである。図１では、画像データ生成部１とＬＤ変調信号生成部２を同一基板ＰＣＢ１または同一ＡＳＩＣ１に構成し、ＬＤ駆動部３は、ＬＤ４に近接して配置する構成を採っている。今後、ＬＤの多チャンネル化とカラー化が進展することから、画像データの信号線数が一層増加する。このような画像データの信号線数の増加に容易に対応するためには、画像データ生成部１とＬＤ変調データ生成部２を同一基板上、さらに言えば、同一ＡＳＩＣ内にその機能を持つことにより、高速に複数のパラレル信号の伝送が可能となる。また、ＬＤ駆動部３とＬＤ４またはＬＤアレイを、同一基板に近接して配置することにより、高速で安定な動作が可能となる。
【００１７】
図２は、本発明の実施例１の第２の構成を示す。第２の構成は、複数チャンネルの構成例を示す。この構成例では、ＬＤ１とＬＤ２の変調信号を同一のＬＤ変調データ生成部２で生成している。図２のように、ＬＤの構成数が増加すると共に、ＬＤ駆動部３ａ、３ｂとＬＤ変調データ転送部の数が増え、また転送部の信号線が長くなるため、ＬＤ変調信号の転送が安定でかつ高速であることがが要求される。図２では、１つのＬＤ駆動部（３ａ、３ｂ）が１個のＬＤ（４ａ、４ｂ）を駆動しているが、１つのＬＤ駆動部が複数のＬＤを駆動する構成でも良い。また、ＬＤ駆動部３ａ、３ｂをそれぞれ単体のＡＳＩＣで構成しても良いし、同一ＰＣＢ上に構成しても良い。ただし、ＬＤ駆動部３ａ、３ｂは、ＬＤ４ａ、４ｂに隣接して配置する方が特性が良好であるので、ＬＤ変調データ生成部２とＬＤ駆動部３ａ、３ｂは異なるＰＣＢ上で構成され、小振幅で２信号の差動であるＬＤ変調信号が、ＰＣＢ間を伝送する構成となる。
【００１８】
図３は、従来のデジタル的にＬＤ変調信号を転送する場合の波形を示す。単一でフルスイングの信号を伝送する場合、振幅も大きく、正確にパルス幅などを転送することが困難である。しかし、図４に示すように、小振幅でかつ差動信号で転送すれば、変化エネルギーが小さく、差動であるため外乱に強く、正確なパルス幅転送が可能である。これにより、動作速度の高速化、ＥＭＩ特性の向上、対ノイズ特性の向上、ＬＤ変調信号の高精度化が実現可能である。図５は、その一例を示す。例えば、伝送路が長くなることにより、波形の立上り時間、立下り時間が大きくなり、また立上り時間と立下り時間が異なる場合でも、差動信号で転送することにより、パルス幅が変動することなく、正確にパルスを転送することが可能であるため、本構成はパルス幅変調における信号伝送に適している。このような転送方法の代表例としては、ＬＶＤＳ（Low Voltage Differential Signaling）が挙げられる。その構成例を図６に示す。ドライバ側の電流源Ｉ１で決まる電流を伝送路に流し込み、あるいは引き込むことにより、抵抗Ｒ１の端子間電圧で差動の２信号を転送する。このような構成を実現する例を図７に示す。
【００１９】
図７は、本発明の実施例１の第３の構成を示す。第３の構成は、小振幅の差動信号の伝送を実現する構成を示す。ＬＤ変調信号生成部２の出力には、小振幅差動信号出力部（ドライバ部）５が設けられ、ＬＤ駆動部３の入力には、小振幅差動信号入力部（レシーバ部）６が設けられている。図６では、ＬＶＤＳによる例を示したが、小振幅差動信号伝送であれば、ＬＶＤＳでなくても良い。
【００２０】
また、図７では、ＬＤ変調データ生成部を搭載したＡＳＩＣ部の電源電圧をＶＣＣ１とし、ＬＤ駆動部の電源電圧をＶＣＣ２、ＬＤ電源電圧をＶＣＣ３とし、それぞれ異なる電源電圧を用いることにより、各ブロックを最適な状態にできる。例えば、ＶＣＣ１は、より高速化が要求され、主にＬＤ変調信号を生成するデジタル回路であるので、ＡＳＩＣのデバイスはより微細化したものを選択し、電源電圧も低電圧（例えば、０．１３μｍプロセスにおけるＶＣＣ１．２Ｖや０．１８μｍにおけるＶＣＣ１．８Ｖ）とすれば良い。ＶＣＣ２は、ＬＤ駆動部の電源であり、ＬＤの降下電圧＋ＬＤ駆動用トランジスタの必要電位があれば良い。一般的に、ＬＤの降下電圧が約２．５Ｖ、トランジスタの必要電位が最低１Ｖ程度と仮定すると、最小で３．５Ｖ以上あれば良い。ＬＤの電源をＶＣＣ３として、ＬＤ駆動部と分けているが、ＶＣＣ３はＶＣＣ２と共通でもよい。ただし、ＡＳＩＣの場合、電源電圧の設定にはデバイス上の制約があるため自在な値に設定できないので、よりＡＳＩＣの消費電力を低減したい場合には、例えばＶＣＣ２＝５Ｖ、ＶＣＣ３＝３．５Ｖ等に設定することにより、より消費電力の低減を図ることが可能となる。
【００２１】
図８は、本発明をラスター走査型画像形成装置に適用した場合のシステム構成例を示す。ＬＤ変調信号生成部で生成されたＬＤ変調信号は、半導体レーザ駆動回路に入力され，半導体レーザの光を変調する。変調されたレーザ光は、コリメータレンズ、シリンダーレンズを介して、ポリゴンミラーに入力され，ポリゴンミラーにより偏光され、ｆθレンズを介して感光体に入射される。書き込み開始位置は、水平同期センサにより検出され、画像処理及びＬＤ変調信号生成部に入力され、水平同期信号と画像信号に従い、ＬＤ変調信号を出力する。図８における書込み制御信号生成部は、単に画像データを生成するだけでなく、書込み制御信号、例えば主走査方向や副走査方向のカウンタ等の機能も有しているので、ここでは画像データ生成部ではなく、書込み制御信号生成部としている。
【００２２】
図９は、本発明の実施例１の第４の構成を示す。図９の構成例では、ＶＣＣ２からＶＬＤ生成部７を介してＶＣＣ３（＜ＶＣＣ２）を生成している。他の構成要素は図７と同様である。図１０は、ＶＬＤ生成部の具体的な構成例を示す。例えば、ＶＣＣ３を３．５Ｖ、ＶＣＣ２を５Ｖにする場合、図１０のリファレンス電圧入力ＶＲＥＦに３．５Ｖを入力すれば、ＶＣＣ３には３．５Ｖの電源が入力される。このＶＲＥＦを外部から自由に設定できる構成であれば、どのようなＬＤを接続しても、そのＬＤに合わせて、ＬＤ駆動部の消費電力と、ＬＤ駆動部の動作が良好となる最適な値を設定することにより、ＬＤ駆動特性と消費電力を両立する構成が実現できる。ＶＬＤ生成部７は、ＬＤ駆動部のＡＳＩＣに内蔵しても良いし、外付けの構成としても良い。
【００２３】
図１１は、本発明の実施例１の第５の構成を示す。図１１は、特に高速化が要求されるブロックをＡＳＩＣ８で構成する例を示している。図では、画像データ生成部１がＡＳＩＣから除外されているが、同一ＡＳＩＣ内に搭載しても良い。ここでは、特に高速化が要求される部分を説明する。この部分は大きく４つのブロックで構成される。１つが高周波クロック生成部９で、画像クロックの数倍〜数十倍のクロックを生成する。このクロック生成には図１２に示すようなＰＬＬ回路を用いた周波数逓倍回路を用いれば良い。この高周波クロックを分周することにより、複写機やプリンタが画像を形成する際に基準となる画像クロックを生成する。ここでは詳述しないが、画像クロック生成部１０には、ラスター型レーザプリンタの場合、書込み位置を揃える同期信号から同期クロックを生成したり、複写機やプリンタ、またカラー機であれば色毎に合わせてクロックの走査時間を調整する機能が必要となる。生成した画素クロックを基に画像データからＬＤ変調信号データを生成する機能を持つＬＤ変調データ生成部２が設けられ、そこで生成した信号を基に、小振幅差動信号出力部５において、小振幅でありかつ差動信号であるＬＤ変調データをＡＳＩＣ間またはＰＣＢ間において伝送または転送する。小振幅差動信号生成としては種々の手段があるが、その１つとして前述した図６に示す、ＬＶＤＳ方式、またＣＭＬ(Current Mode Logic)またはＥＣＬ(Emitter Coupled Logic)などがあるが、それ以外の方式を用いても良い。入力側であるＬＤ駆動部３において、小振幅差動信号を受信する方法が幾つかあるが、一般的には出力と同じ方式を用いる。但し、同じ方式を用いなくても高速の信号伝送は可能である。
【００２４】
次に、クロック変調部について説明する。ここで言うクロック変調とは、クロックの周波数変調のことではなく、クロックの位相をそれぞれ個別にデジタル的にシフトさせることである。以下に説明する構成によりクロック変調が可能となる。このクロック変調を用いることにより、同一クロック生成部で生成されたクロックをそれぞれ各色に対応して変調することができ、クロック生成部が単一でも各色に応じて変調可能なカラー画像形成装置が実現可能となる。
【００２５】
図１３は、画像クロック生成部（画素クロック生成装置）の構成を示す。図１３において、画素クロック生成装置１０は、高周波クロック生成回路１１、検出回路１２、比較結果生成回路１３、データ生成回路１４及び画素クロック生成回路１５からなる。高周波クロック生成回路１１は、画素クロックＰＣＬＫの基準となる高周波クロックＶＣＬＫを生成する。検出回路１２は第１の水平同期信号が入力されてから第２の水平同期信号が入力されるまでの間隔を検出するカウンタからなる。比較結果生成回路１３は検出回路１２から出力されたカウント値と予め設定された目標値との差を出力する。データ生成回路１４は比較結果出力回路１３から出力された比較結果に基づいて位相データを生成する。画素クロック生成回路１５は該位相データと高周波クロックＶＣＬＫに基づいて画素クロックＰＣＬＫを生成する。
【００２６】
図１４は、画素クロック生成回路の構成を示す。図１４において、画素クロック生成回路３０は、カウンタ３１、３４、比較回路３２、３５及び画素クロック制御回路３３からなる。カウンタ３１、３４は高周波クロックＶＣＬＫの立上がりで動作してＶＣＬＫをカウントするカウンタである。比較回路３２、３５は、カウンタの値とあらかじめ設定された値及び外部から与えられる画素クロックの遷移タイミングとして位相シフト量を指示する位相データと比較し、その比較結果に基づき制御信号ａ、制御信号ｂを出力する。画素クロック制御回路３３は、制御信号ａ、制御信号ｂに基づき画素クロックＰＣＬＫの遷移タイミングを制御する。このように構成することにより、画像クロック毎にデジタル的に位相をシフトさせることが可能となる。
【実施例２】
【００２７】
小振幅差動信号の生成方法の実施例について、以下説明する。ただし、以下の説明では、低振幅出力を１段のインバータで構成しているが、複数段のインバータあるいはバッファにした場合についても適用できる。
【００２８】
図１５は、本発明の実施例２の第１の構成を示す。図１５は、差動信号がＣＭＬに入力され、ＣＭＬの負荷を抵抗にした構成である。このように構成することにより、ＣＭＬの出力振幅をＶＣＣよりも小さくできる。また、抵抗の値を調整することにより出力振幅の値を調整できる。
【００２９】
図１６は、本発明の実施例２の第２の構成を示す。図１６は、差動信号がＣＭＬに入力され、ＣＭＬの負荷をダイオードにした構成である。このように構成することにより、ＣＭＬの出力振幅をＶＣＣよりもダイオードの降下電圧だけ小さくできる。また、ダイオードのサイズを調整することにより出力振幅の値を調整できる。
【００３０】
図１７は、本発明の実施例２の第３の構成を示す。図１７は、図１６においてダイオードを２段にした構成である。このように構成することにより、ＣＭＬの出力振幅をＶＣＣよりもダイオード２段分の降下電圧だけ小さくできる。また、ダイオードのサイズを調整することにより出力振幅の値を調整できる。
【００３１】
図１８は、本発明の実施例２の第４の構成を示す。図１８は、図１５においてＶＣＣと抵抗との間にもう１つ抵抗を設けた構成である。このように構成することにより、基準電位をＶＣＣより下げることができ、ＣＭＬの出力振幅を小さくできる。また、抵抗の値を調整することにより出力振幅の値を調整することができる。
【００３２】
図１９は、本発明の実施例２の第５の構成を示す。図１９は、図１５においてＶＣＣと抵抗との間にダイオードを設けた構成である。このように構成することにより、基準電位をＶＣＣよりダイオードの降下電圧分下げることができ、ＣＭＬの出力振幅を小さくできる。また、ダイオードのサイズを調整することにより出力振幅の値を調整できる。
【００３３】
図２０は、本発明の実施例２の第６の構成を示す。図２０は、図１９においてダイオードを２段にした構成である。このように構成することにより、基準電位をＶＣＣよりダイオード２段の降下電圧分下げることができ、ＣＭＬの出力振幅を小さくできる。また、ダイオードのサイズを調整することにより出力振幅の値を調整できる。
【００３４】
図２１は、本発明の実施例２の第７の構成を示す。図２１は、図１５においてＶＣＣを電圧源に置き換えた構成である。このように構成することにより、所望の基準電位を得ることができ、ＣＭＬの出力振幅を所望の大きさにすることができる。
【００３５】
図２２は、本発明の実施例２の第８の構成を示す。図２２は、半導体レーザ駆動手段の入力部と半導体レーザ変調信号生成手段の出力部を共にＣＭＬ方式で構成した図である。これにより半導体レーザ駆動手段と半導体レーザ変調信号生成手段間の高速伝送を実現できる。
【００３６】
図２３は、本発明の実施例２の第９の構成を示す。図２３は、図１５のＣＭＬへの入力信号の振幅を小さくした場合の構成例であり、インバータの電源電圧ＶＣＣをＶＣＣよりも低い電位ＶＨにした場合の構成である。このように構成することにより、ＣＭＬへの入力信号の振幅をＶＣＣよりも低い値ＶＨにすることができ、スイッチングによる電流源の変動を抑制すること及びスイッチングスピードを速くする効果がある。
【００３７】
図２４は、本発明の実施例２の第１０の構成を示す。図２４は、図１５のＣＭＬへの入力信号の振幅を小さくした場合の構成例であり、インバータのグランドＧＮＤをＧＮＤよりも高い電位ＶＬにした場合の構成である。このように構成することにより、ＣＭＬへの入力信号の振幅をＶＣＣよりも低い値ＶＣＣ−ＶＬにすることができ、スイッチングによる電流源の変動を抑制すること及びスイッチングスピードを速くする効果がある。
【００３８】
図２５は、本発明の実施例２の第１１の構成を示す。図２５は、図１５のＣＭＬへの入力信号の振幅を小さくした場合の構成例であり、インバータの電源電圧ＶＣＣをＶＣＣよりも低い電位ＶＨにし、グランドＧＮＤをＧＮＤよりも高い電位ＶＬにした場合の構成である。このように構成することにより、ＣＭＬへの入力信号の振幅をＶＣＣよりも低い値ＶＨ−ＶＬにすることができ、スイッチングによる電流源の変動を抑制すること及びスイッチングスピードを速くする効果がある。
【００３９】
図２６は、本発明の実施例２の第１２の構成を示す。図２６は、ハイ電位ＶＨの生成方法を示す。ダイオードのカソード側を電源電圧ＶＣＣに接続し、アノード側を電流源に接続した構成を採っている。このように構成することにより、ＶＣＣよりダイオードの降下電圧だけ下がった電位をＶＨとして安定して取り出すことができる。また、ダイオードのサイズと電流源の値を調整することにより所望のＶＨを得ることができる。
【００４０】
図２７は、本発明の実施例２の第１３の構成を示す。図２７は、ハイ電位ＶＨの別の生成方法を示し、図２６においてダイオードを２段接続した構成を採っている。このように構成することにより、ＶＣＣよりダイオード２段の降下電圧だけ下がった電位をＶＨとして安定して取り出すことができ、１段の構成よりも小さいＶＨを得ることができる。また、ダイオードのサイズと電流源の値を調整することにより所望のＶＨを得ることができる。
【００４１】
図２８は、本発明の実施例２の第１４の構成を示す。図２８は、ロー電位ＶＬの生成方法を示す。ダイオードのアノード側をグランドＧＮＤに接続し、カソード側を電流源に接続した構成を採っている。このように構成することにより、ＧＮＤよりダイオードの降下電圧だけ上がった電位をＶＬとして安定して取り出すことができる。また、ダイオードのサイズと電流源の値を調整することにより所望のＶＬを得ることができる。
【００４２】
図２９は、本発明の実施例２の第１５の構成を示す。図２９は、ロー電位ＶＬの別の生成方法を示す。図２９においてダイオードを２段接続した構成を採っている。このように構成することにより、ＧＮＤよりダイオード２段の降下電圧だけ上がった電位をＶＬとして安定して取り出すことができ、１段の構成よりも大きいＶＬを得ることができる。また、ダイオードのサイズと電流源の値を調整することにより所望のＶＬを得ることができる。
【００４３】
図３０は、本発明の実施例２の第１６の構成を示す。図３０は、ハイ電位ＶＨの別の生成方法を示す。ＢＧＲ（バンドギャップリファレンス）の出力をオペアンプに入力した構成を採っている。このように構成することにより、所望のハイ電位ＶＨを安定して得ることができる。
【００４４】
図３１は、本発明の実施例２の第１７の構成を示す。図３１は、ロー電位ＶＬの別の生成方法を示す。ＢＧＲの出力をオペアンプに入力した構成を採っている。このように構成することにより、所望のロー電位ＶＬを安定して得ることができる。
【００４５】
図３２は、本発明の実施例２の第１８の構成を示す。図３２は、ハイ電位ＶＨ及びロー電位ＶＬを生成する構成を示す。ＢＧＲの出力をそれぞれのオペアンプに入力した構成を採っている。このように構成することにより、所望のハイ電位ＶＨ及びロー電位ＶＬを安定して得ることができる。
【００４６】
図３３は、本発明の実施例２の第１９の構成を示す。図３３は、ＣＭＬを２段接続した構成を採る。差動信号が１段目のＣＭＬへ入力され、その出力を２段目のＣＭＬへ入力している。このように構成することにより、２段目のＣＭＬへの入力信号の振幅を小さくすることができ、２段目の入力のスイッチングによる電流源の変動を抑制する効果がある。また、ＣＭＬを３段以上接続した構成についても同様である。
【００４７】
図３４は、本発明の実施例２の第２０の構成を示す。図３４は、ＣＭＬの一方の入力を固定電圧にし、他方にスイッチング信号を入力する。このように構成することにより、振幅の小さい差動信号を出力することができる。また、負荷抵抗の値を調整することにより、出力電圧の振幅を調整することができる。
【００４８】
図３５は、本発明の実施例２の第２１の構成を示す。図３５は、ＣＭＬの差動出力を抵抗で終端させた構成である。このように構成することにより、信号の受け手側で差動信号を取り出すことができる。
【００４９】
図３６は、本発明の実施例２の第２２の構成を示す。図３６は、ＣＭＬの電流源の構成例を示す。電流値を電源電圧と抵抗の値で設定し、カレントミラー回路で折り返している。このように構成することにより、ＣＭＬの負荷を集積回路内抵抗とした場合に抵抗値のばらつきによる出力振幅のばらつきを抑制することができる。
【００５０】
図３７は、本発明の実施例２の第２３の構成を示す。図３７は、ＣＭＬの負荷抵抗を外付け部品で構成した場合の構成例を示す。このように、ばらつきの少ない外付け部品を使用することにより、正確な値の出力振幅を得ることができる。
【実施例３】
【００５１】
従来のタンデムカラー機における半導体レーザ変調信号生成手段と半導体レーザ駆動手段の構成を図３８に示す。図３８では、Ｙ、Ｍ、Ｃ、Ｋの各色に対応した半導体レーザ変調信号生成手段と半導体レーザ駆動手段を備えている。この構成では各色について基準クロックが調整可能であり、汎用性がある。
【００５２】
図３９は、本発明の実施例３の第１の構成を示す。図３９は、図３８の構成において、Ｋに対応する半導体レーザを２つ備えた構成を採る。このように構成することにより、使用頻度が多いＫについて、２個のＬＤで書き込むため書き込み速度を上げることができる。
【００５３】
図４０は、本発明の実施例３の第２の構成を示す。図４０は、図３８の構成において、全ての色について半導体レーザを２つずつ備えた構成である。このように構成することにより、全ての色について書き込み速度を上げることが可能となる。
【００５４】
図４１は、本発明の実施例３の第３の構成を示す。図４１は、図３８の構成において、半導体レーザ変調信号生成手段及び半導体レーザ駆動手段をそれぞれ２色ずつ１チップに構成している。このように構成することにより、同じチップで構成した２色については同一基準クロックを用いることになるが、それぞれの色についてクロック変調可能であり、また構成を小さく単純にすることができる。
【００５５】
図４２は、本発明の実施例３の第４の構成を示す。図４２は図４１の構成において、全ての色に対応する半導体レーザ変調信号生成手段及び半導体レーザ駆動手段を１チップに構成している。このように構成することにより、全ての色について同一基準クロックを用いることになるが、それぞれの色についてクロック変調可能であり、また構成をより小さく単純にすることができる。
【００５６】
図４３は、本発明の実施例３の第５の構成を示す。図４３は、図４２の構成において、全ての色の半導体レーザを２つずつ備えた構成を採る。このように構成することにより、全ての色について書き込み速度を上げることが可能となる。
【実施例４】
【００５７】
本発明の画像形成装置の光源は、複数の半導体レーザを光学的に合成、またはモノシリックな半導体レーザアレイで構成されたマルチビーム光源である。図４４は、本発明の実施例４に係るマルチビーム走査装置の構成を示す。実施例４では、半導体レーザを２個用い、コリメートレンズの光軸を対称として副走査方向に配置される。
【００５８】
半導体レーザ３０１、３０２は、コリメートレンズ３０３、３０４との光軸を一致させ主走査方向に対称に射出角度を持たせ、ポリゴンミラー３０７の反射点で射出軸が交差するようレイアウトされている。各半導体レーザより射出した複数のビームはシリンダレンズ３０８を介してポリゴンミラー３０７で一括して走査され、ｆθレンズ３１０、トロイダルレンズ３１１により感光体上に結像される。
【００５９】
バッファメモリには各発光源ごとに１ライン分の印字データが蓄えられ、ポリゴンミラー１面毎に読み出されて、２ラインずつ同時に記録がおこなわれる。
【００６０】
図４５は、その光源ユニットの構成を示す。半導体レーザ４０３、４０４は各々主走査方向に所定角度、実施例では約１．５°微小に傾斜したベース部材４０５の裏側に形成した図示しないかん合穴４０５−１、４０５−２に個別に円筒状ヒートシンク部４０３−１、４０４−１をかん合し、押え部材４０６、４０７の突起４０６−１、４０７−１をヒートシンク部の切り欠き部に合わせて発光源の配列方向を合わせ、背面側からネジ４１２で固定される。
【００６１】
また、コリメートレンズ４０８、４０９は各々その外周をベース部材４０５の半円状の取付ガイド面４０５−４、４０５−５に沿わせて光軸方向の調整を行い、発光点から射出した発散ビームが平行光束となるよう位置決めされ接着される。尚、実施例では上記したように各々の半導体レーザからの光線が主走査面内で交差するように設定するため、光線に沿ってかん合穴４０５−１、４０５−２および半円状の取付ガイド面４０５−４、４０５−５を傾けて形成している。ベース部材４０５はホルダ部材４１０に円筒状係合部４０５−３を係合し、ネジ４１３を貫通穴４１０−２を介してネジ穴４０５−６、４０５−７に螺合して固定され光源ユニットを構成する。
【００６２】
上記した光源ユニットは、光学ハウジングの取付壁４１１に設けた基準穴４１１−１にホルダ部材の円筒部４１０−１をかん合し、表側よりスプリング６１１を挿入してストッパ部材６１２を円筒部突起４１０−３に係合することでホルダ部材４１０は取付壁４１１の裏側に密着して保持される。この時、スプリングの一端を突起４１１−２に引っかけることで円筒部中心を回転軸とした回転力を発生し、回転力を係止するように設けた調節ネジ６１３により、光軸の周りθにユニット全体を回転しピッチを調節する。アパーチャ４１５は各半導体レーザ毎にスリットが設けられ、光学ハウジングに取り付けられて光ビームの射出径を規定する。
【００６３】
図４６は、光源ユニットの他の構成を示し、４個の発光源を持つ半導体レーザアレイからの光ビームをビーム合成手段を用いて合成した例を示す。基本的な構成要素は図４５と同様であり、ここでは説明を省略する。
【００６４】
本発明を、複数の感光体を有する画像形成装置であるタンデムカラー機に適用した例を図４７に示す。タンデムカラー機は、シアン、マゼンタ、イエロー、ブラックの各色に対応した別々の感光体が必要であり、光走査光学系はそれぞれの感光体に対応して、別の光路を経て潜像を形成する。
【図面の簡単な説明】
【００６５】
【図１】本発明の実施例１の第１の構成を示す。
【図２】本発明の実施例１の第２の構成を示す。
【図３】従来のデジタル的にＬＤ変調信号を転送する場合の波形を示す。
【図４】小振幅ＬＤ変調信号とその反転信号の例を示す。
【図５】小振幅ＬＤ変調信号とその反転信号の例を示す。
【図６】ＬＶＤＳによる構成例を示す。
【図７】本発明の実施例１の第３の構成を示す。
【図８】本発明をラスター走査型画像形成装置に適用した場合のシステム構成例を示す。
【図９】本発明の実施例１の第４の構成を示す。
【図１０】ＶＬＤ生成部の具体的な構成例を示す。
【図１１】本発明の実施例１の第５の構成を示す。
【図１２】図１１に示すＡＳＩＣ１の詳細な構成を示す。
【図１３】画像クロック生成部（画素クロック生成装置）の構成を示す。
【図１４】画素クロック生成回路の構成を示す。
【図１５】本発明の実施例２の第１の構成を示す。
【図１６】本発明の実施例２の第２の構成を示す。
【図１７】本発明の実施例２の第３の構成を示す。
【図１８】本発明の実施例２の第４の構成を示す。
【図１９】本発明の実施例２の第５の構成を示す。
【図２０】本発明の実施例２の第６の構成を示す。
【図２１】本発明の実施例２の第７の構成を示す。
【図２２】本発明の実施例２の第８の構成を示す。
【図２３】本発明の実施例２の第９の構成を示す。
【図２４】本発明の実施例２の第１０の構成を示す。
【図２５】本発明の実施例２の第１１の構成を示す。
【図２６】本発明の実施例２の第１２の構成を示す。
【図２７】本発明の実施例２の第１３の構成を示す。
【図２８】本発明の実施例２の第１４の構成を示す。
【図２９】本発明の実施例２の第１５の構成を示す。
【図３０】本発明の実施例２の第１６の構成を示す。
【図３１】本発明の実施例２の第１７の構成を示す。
【図３２】本発明の実施例２の第１８の構成を示す。
【図３３】本発明の実施例２の第１９の構成を示す。
【図３４】本発明の実施例２の第２０の構成を示す。
【図３５】本発明の実施例２の第２１の構成を示す。
【図３６】本発明の実施例２の第２２の構成を示す。
【図３７】本発明の実施例２の第２３の構成を示す。
【図３８】従来のタンデムカラー機における半導体レーザ変調信号生成手段と半導体レーザ駆動手段の構成を示す。
【図３９】本発明の実施例３の第１の構成を示す。
【図４０】本発明の実施例３の第２の構成を示す。
【図４１】本発明の実施例３の第３の構成を示す。
【図４２】本発明の実施例３の第４の構成を示す。
【図４３】本発明の実施例３の第５の構成を示す。
【図４４】本発明の実施例４に係るマルチビーム走査装置の構成を示す。
【図４５】マルチビーム走査装置の光源ユニットを示す。
【図４６】光源ユニットの他の構成を示す。
【図４７】本発明をタンデムカラー機に適用した例を示す。
【図４８】従来の構成例を示す。
【図４９】他の従来例を示す。
【符号の説明】
【００６６】
１  画像データ生成部
２  ＬＤ変調データ生成部
３  ＬＤ駆動部
４  ＬＤ
【図１】
2005096094.tif 000003
【図２】
2005096094.tif 000004
【図３】
2005096094.tif 000005
【図４】
2005096094.tif 000006
【図５】
2005096094.tif 000007
【図６】
2005096094.tif 000008
【図７】
2005096094.tif 000009
【図８】
2005096094.tif 000010
【図９】
2005096094.tif 000011
【図１０】
2005096094.tif 000012
【図１１】
2005096094.tif 000013
【図１２】
2005096094.tif 000014
【図１３】
2005096094.tif 000015
【図１４】
2005096094.tif 000016
【図１５】
2005096094.tif 000017
【図１６】
2005096094.tif 000018
【図１７】
2005096094.tif 000019
【図１８】
2005096094.tif 000020
【図１９】
2005096094.tif 000021
【図２０】
2005096094.tif 000022
【図２１】
2005096094.tif 000023
【図２２】
2005096094.tif 000024
【図２３】
2005096094.tif 000025
【図２４】
2005096094.tif 000026
【図２５】
2005096094.tif 000027
【図２６】
2005096094.tif 000028
【図２７】
2005096094.tif 000029
【図２８】
2005096094.tif 000030
【図２９】
2005096094.tif 000031
【図３０】
2005096094.tif 000032
【図３１】
2005096094.tif 000033
【図３２】
2005096094.tif 000034
【図３３】
2005096094.tif 000035
【図３４】
2005096094.tif 000036
【図３５】
2005096094.tif 000037
【図３６】
2005096094.tif 000038
【図３７】
2005096094.tif 000039
【図３８】
2005096094.tif 000040
【図３９】
2005096094.tif 000041
【図４０】
2005096094.tif 000042
【図４１】
2005096094.tif 000043
【図４２】
2005096094.tif 000044
【図４３】
2005096094.tif 000045
【図４４】
2005096094.tif 000046
【図４５】
2005096094.tif 000047
【図４６】
2005096094.tif 000048
【図４７】
2005096094.tif 000049
【図４８】
2005096094.tif 000050
【図４９】
2005096094.tif 000051