(57)【要約】【課題】  拡張性の高いデータ転送制御装置を提供する。【解決手段】  データ転送制御装置１０は、同期信号を処理するカメラ６０またはモニタ６２と、非同期信号を処理するＨＤＤ６４との間のデータ転送を制御する。データ転送制御装置１０は、データ転送命令を出力するＣＰＵ４２が接続されるＣＰＵインターフェース部１２と、カメラ６０またはモニタ６２が接続される同期信号インターフェース部１４と、ＨＤＤ６４を制御するデバイスコントローラ２２が接続されるデバイスコントローラインターフェース部１６と、を備える。ＣＰＵ４２とＣＰＵインターフェース部１２とは、ＰＣＩバス２８により接続される。デバイスコントローラ２２とデバイスコントローラインターフェース部１６とは、ローカルＰＣＩバス３０により接続される。ＣＰＵインターフェース部１２は、ＣＰＵ４２によりアクセスされたアドレスを対応するデバイスコントローラ２２のアドレスに変換することで制御信号とデータを振り分ける。【選択図】  図１
2005062997.tif 000002
【特許請求の範囲】
【請求項１】
データ転送命令を出力する演算手段が接続される演算手段インターフェース部と、
同期信号を処理する第１のデバイスが接続される同期信号インターフェース部と、
前記演算手段インターフェース部と、前記同期信号インターフェース部と、制御信号およびデータを同一バス上で扱うデバイスコントローラとに接続され、非同期信号を処理する第２のデバイスを制御する非同期信号インターフェース部と、
を備え、
前記演算手段インターフェース部が、前記演算手段によりアクセスされたアドレスを対応する前記デバイスコントローラのアドレスに変換することで制御信号とデータを振り分けることを特徴とするデータ転送制御装置。
【請求項２】
前記同期信号インターフェース部に接続されたバスとは独立したバスによって前記演算手段インターフェース部および前記非同期信号インターフェース部に接続されているメモリインターフェース部を備えることを特徴とする請求項１に記載のデータ転送制御装置。
【請求項３】
データ転送命令を出力する演算手段が接続される演算手段インターフェース部と、
同期信号を処理するデバイスが接続される同期信号インターフェース部と、
前記演算手段インターフェース部と、前記同期信号インターフェース部と、非同期信号を処理する複数種類のデバイスを制御する汎用のデバイスコントローラとに接続される汎用インターフェース部と、
を備えることを特徴とするデータ転送制御装置。
【請求項４】
前記汎用インターフェース部が、ＵＳＢインターフェースを有するデバイスコントローラを接続可能であることを特徴とする請求項３に記載のデータ転送制御装置。
【請求項５】
請求項１または２に記載のデータ転送制御装置と、
データを出力または入力する前記第１のデバイスと、
データの読出しまたは書込みを行う前記第２のデバイスを制御するデバイスコントローラと、
を備えることを特徴とするディスクレコーダ。
【請求項６】
同期信号を処理する第１のデバイスと、デバイスコントローラに制御されて非同期信号を処理する第２のデバイスとの間のデータ転送を制御するデータ転送制御方法であって、
データ転送を制御するデータ転送制御装置に接続された演算手段が、前記データ転送制御装置と前記デバイスコントローラとを接続するバスの制御権を取得するステップと、
前記第１のデバイスから前記第２のデバイスへのデータ転送を前記演算手段が前記データ転送制御装置を通じて前記デバイスコントローラに命令するデータ転送命令ステップと、
前記演算手段が前記バスの制御権を開放するステップと、
前記データ転送命令ステップにおける命令に応じて、前記デバイスコントローラが前記第１のデバイスから転送されたデータを前記第２のデバイスに受信させるデータ転送ステップと、
を有し、
前記データ転送命令ステップでは、前記データ転送制御装置が、前記演算手段によりアクセスされたアドレスを、対応する前記デバイスコントローラのアドレスに変換し、変換されたアドレスに基づいて前記デバイスコントローラにアクセスすることで制御信号とデータを振り分けることを特徴とするデータ転送制御方法。
【請求項７】
前記演算手段が前記データ転送制御装置に接続されたメモリにデータ転送に関する制御情報を書き込むステップを有し、
前記データ転送ステップでは、前記デバイスコントローラが、前記メモリに書き込まれた制御情報を読み出し、前記制御情報に基づいて前記第２のデバイスにデータを受信させる、
ことを特徴とする請求項６に記載のデータ転送制御方法。
【請求項８】
同期信号を処理する第１のデバイスと、デバイスコントローラに制御されて非同期信号を処理する第２のデバイスとの間のデータ転送を制御するデータ転送制御方法であって、
データ転送を制御するデータ転送制御装置に接続された演算手段が、前記データ転送制御装置と前記デバイスコントローラとを接続するバスの制御権を取得するステップと、
前記第２のデバイスから前記第１のデバイスへのデータ転送を前記演算手段が前記データ転送制御装置を通じて前記デバイスコントローラに命令するデータ転送命令ステップと、
前記演算手段が前記バスの制御権を開放するステップと、
前記デバイスコントローラが、前記データ転送命令ステップにおける命令に応じて前記第２のデバイスから前記第１のデバイスへデータを転送するデータ転送ステップと、
を有し、
前記データ転送命令ステップでは、前記データ転送制御装置が、前記演算手段によりアクセスされたアドレスを、対応する前記デバイスコントローラのアドレスに変換し、変換されたアドレスに基づいて前記デバイスコントローラにアクセスすることで制御信号とデータを振り分けることを特徴とするデータ転送制御方法。
【請求項９】
前記演算手段が前記データ転送制御装置に接続されたメモリにデータ転送に関する制御情報を書き込むステップを有し、
前記データ転送ステップでは、前記デバイスコントローラが、前記メモリに書き込まれた制御情報を読み出し、前記制御情報に基づいてデータを転送する、
ことを特徴とする請求項８に記載のデータ転送制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、同期信号を処理するデバイスと非同期信号を処理するデバイスとの間のデータ転送を制御するデータ転送制御装置、ディスクレコーダ、およびデータ転送制御方法に関する。
【背景技術】
【０００２】
従来から、異なるデバイス間でのデータ転送を制御するデータ転送制御装置およびデータ転送制御装置を備えたディスクレコーダが知られていた。データ転送制御装置は、同期信号を処理するデバイスと非同期信号を処理するデバイスとの間で、データの連続性を保持しつつデータを転送する機能を有する。例えば、ハードディスクに記録された映像信号を読み出してモニタに再生する場合、データ転送制御装置は、ハードディスクからモニタに転送される映像信号が途切れないように制御する。
【０００３】
特許文献１には、データ転送制御装置を備えたディジタルディスクレコーダが開示されている。この文献に記載されたディジタルディスクレコーダでは、ビデオ処理部およびオーディオ処理部がフレーム信号に同期してデータを送受信し、同期信号を処理するデバイスに相当する。また、ディスク装置は、非同期信号を処理するデバイスに相当する。このディジタルディスクレコーダは、転送データを一時的に格納するメモリを備え、このメモリによりデータの連続性を保ったデータ転送を可能にしている。
【特許文献１】特開平１０−３１２６３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
最近のデジタル化の進行に伴い、ディスクレコーダの用途は多様化している。例えば、ディスクレコーダは、監視カメラやＢＳディジタルチューナーに用いられる。このような状況の下では、用途に合わせてディスクレコーダに必要なデバイスを取り付けることができると便利である。
【０００５】
例えば監視カメラでは、複数の監視カメラから送信される映像データを同時に記録する多チャンネル同時記録機能が注目されている。この機能を実現する際に、複数の監視カメラからの映像データを記録するための記録媒体をディスクレコーダに増設できると便利である。
【０００６】
本発明は、上記背景に鑑み、拡張性の高いデータ転送制御装置、ディスクレコーダ、およびデータ転送制御方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明に係るデータ転送制御装置は、データ転送命令を出力する演算手段が接続される演算手段インターフェース部と、同期信号を処理する第１のデバイスが接続される同期信号インターフェース部と、演算手段インターフェース部と同期信号インターフェース部と制御信号およびデータを同一バス上で扱うデバイスコントローラとに接続され、非同期信号を処理する第２のデバイスを制御する非同期信号インターフェース部と、を備え、演算手段インターフェース部が、演算手段によりアクセスされたアドレスを対応するデバイスコントローラのアドレスに変換することで制御信号とデータを振り分ける。
【０００８】
本発明によれば、制御信号およびデータを同一バス上で扱うデバイスコントローラを接続可能である。このようなデバイスコントローラは、多種類のデバイスに対応可能である。従って、データ転送制御装置に多種類のデバイスを接続可能となり、拡張性を高めることができる。
【０００９】
また、本発明によれば、デバイスコントローラを接続するための非同期信号インターフェース部を有し、非同期インターフェース部が制御信号とデータを振り分けることができる構成により、デバイスコントローラの接続によって起こり得るデータの転送効率低下を抑えることが可能である。すなわち、非同期信号インターフェース部は、デバイスコントローラから転送されたデータを、演算手段（ＣＰＵ）を経由しないで転送先のデバイスに伝送することが可能である。これにより、デバイスコントローラの接続に伴う演算手段の負荷の増大を抑制し、データの転送効率低下を抑制可能である。
【００１０】
また、演算手段インターフェース部が演算手段によりアクセスされたアドレスを対応するデバイスコントローラのアドレスに変換するので、演算手段からはデータ転送制御装置を介しないでデバイスコントローラが接続されているように見える。これにより、デバイスコントローラのレジスタ空間を意識しないでソフトウェア開発を行える。
【００１１】
また、本発明のデータ転送制御装置は、同期信号インターフェース部に接続されたバスとは独立したバスによって演算手段インターフェース部および非同期信号インターフェース部に接続されているメモリインターフェース部を備える。
【００１２】
この構成により、演算手段およびコントローラデバイスからアクセス可能なメモリに、データ転送に関する制御情報を格納することができる。従って、演算手段およびコントローラデバイスは制御情報に速やかにアクセスできる。また、同期信号インターフェース部に接続されたバスとは独立したバスにより、メモリが演算手段およびコントローラデバイスに接続されている。これにより、同期信号インターフェース部によるデータ転送を妨げないので、データの転送効率を高く保つことが可能となる。なお、転送データに関する制御情報には、データの転送先および転送されるデータ量に関する情報が含まれる。
【００１３】
また、別の態様に係る本発明のデータ転送制御装置は、データ転送命令を出力する演算手段が接続される演算手段インターフェース部と、同期信号を処理するデバイスが接続される同期信号インターフェース部と、演算手段インターフェース部と同期信号インターフェース部と非同期信号を処理する複数種類のデバイスを制御する汎用のデバイスコントローラとに接続される汎用インターフェース部と、を備える。
【００１４】
本発明によれば、汎用のデバイスコントローラにより複数種類のデバイスを制御可能な構成により、拡張性の高いデータ転送制御装置を実現できる。
【００１５】
また、本発明によれば、汎用のデバイスコントローラを接続するための汎用インターフェース部を有する構成により、デバイスコントローラの接続によって起こり得るデータの転送効率低下を抑えることが可能である。すなわち、汎用インターフェース部は、デバイスコントローラから転送されたデータを、演算手段を経由しないで転送先のデバイスに伝送することが可能である。これにより、デバイスコントローラの接続に伴う演算手段の負荷の増大を抑制し、データの転送効率低下を抑制可能である。
【００１６】
また、本発明のデータ転送制御装置では、汎用インターフェース部がＵＳＢインターフェースを有するデバイスコントローラを接続可能な構成である。
【００１７】
ＵＳＢコントローラは外付け型の周辺機器を接続するシリアルインターフェースとして広く用いられている。従って、ＵＳＢコントローラを接続可能とすることにより、データ転送制御装置の拡張性を高めることができる。
【００１８】
本発明に係るディスクレコーダは、上記のデータ転送制御装置と、データを出力または入力する第１のデバイスと、データの読出しまたは書込みを行う第２のデバイスを制御するデバイスコントローラと、を備える。
【００１９】
上記したデータ転送制御装置を備えることにより、データの転送効率低下を抑制しつつ拡張性を高めたディスクレコーダを実現できる。なお、データを出力するとは、例えば、映像または音声などのデータをディスプレイに出力する、または他のネットワークにデータを送信することである。また、データを入力するとは、例えば、撮像装置により撮像した映像などのデータを入力する、または他のネットワークから送信されたデータを受信することである。
【００２０】
本発明に係るデータ転送制御方法は、同期信号を処理する第１のデバイスと、デバイスコントローラに制御されて非同期信号を処理する第２のデバイスとの間のデータ転送を制御するデータ転送制御方法であって、データ転送を制御するデータ転送制御装置に接続された演算手段が、データ転送制御装置とデバイスコントローラとを接続するバスの制御権を取得するステップと、第１のデバイスから第２のデバイスへのデータ転送を演算手段がデータ転送制御装置を通じてデバイスコントローラに命令するデータ転送命令ステップと、演算手段がバスの制御権を開放するステップと、データ転送命令ステップにおける命令に応じて、デバイスコントローラが第１のデバイスから転送されたデータを第２のデバイスに受信させるデータ転送ステップと、を有し、データ転送命令ステップでは、データ転送制御装置が、演算手段によりアクセスされたアドレスを、対応するデバイスコントローラのアドレスに変換し、変換されたアドレスに基づいてデバイスコントローラにアクセスすることで、制御信号とデータを振り分ける。
【００２１】
本発明によれば、非同期信号インターフェース部に接続したデバイスコントローラにより第２のデバイスへデータを転送することが可能である。これにより、データ転送制御装置に第２のデバイスの機能を追加できる。また、データ転送ステップでは、制御信号とデータを振り分けることができ、演算手段を経由しないで第１のデバイスから第２のデバイスにデータを転送することが可能である。従って、第２のデバイスの接続に伴う演算手段の負荷増大を抑制し、データの転送効率低下を抑制可能である。
【００２２】
また、データ転送命令ステップにおいて、演算手段によりアクセスされたアドレスを、対応するデバイスコントローラのアドレスに変換することにより、デバイスコントローラのレジスタ空間を意識しないで演算手段からデバイスコントローラに命令を出せる。
【００２３】
また、本発明のデータ転送制御方法は、演算手段がデータ転送制御装置に接続されたメモリにデータ転送に関する制御情報を書き込むステップを有し、データ転送ステップでは、デバイスコントローラが、メモリに書き込まれた制御情報を読み出し、制御情報に基づいて第２のデバイスにデータを受信させる。
【００２４】
演算手段がデータ転送に関する制御情報をメモリに書き込み、デバイスコントローラがメモリに書き込まれた制御情報を読み出すことにより、演算手段からデバイスコントローラへの制御情報の受渡しをスムーズに行える。また、メモリにより制御情報を受け渡すので、制御情報は同期信号インターフェース部が接続されたバスを通らない。これにより、同期信号インターフェース部によるデータ転送を妨げず、データの転送効率を高く保つことが可能となる。
【００２５】
また、別の態様に係る本発明のデータ転送制御方法は、同期信号を処理する第１のデバイスと、デバイスコントローラに制御されて非同期信号を処理する第２のデバイスとの間のデータ転送を制御するデータ転送制御方法であって、データ転送を制御するデータ転送制御装置に接続された演算手段が、データ転送制御装置とデバイスコントローラとを接続するバスの制御権を取得するステップと、第２のデバイスから第１のデバイスへのデータ転送を演算手段がデータ転送制御装置を通じてデバイスコントローラに命令するデータ転送命令ステップと、演算手段がバスの制御権を開放するステップと、デバイスコントローラが、データ転送命令ステップにおける命令に応じて第２のデバイスから第１のデバイスへデータを転送するデータ転送ステップと、を有し、データ転送命令ステップでは、データ転送制御装置が、演算手段によりアクセスされたアドレスを、対応するデバイスコントローラのアドレスに変換し、変換されたアドレスに基づいてデバイスコントローラにアクセスすることで、制御信号とデータを振り分ける。
【００２６】
本発明によれば、非同期信号インターフェース部に接続したデバイスコントローラにより第２のデバイスから第１のデバイスへデータを転送することが可能である。これにより、データ転送制御装置に第２のデバイスの機能を追加できる。また、データ転送ステップでは、制御信号とデータを振り分けることができ、演算手段を経由しないで第２のデバイスから第１のデバイスにデータを転送することが可能である。従って、第２のデバイスの接続に伴う演算手段の負荷増大を抑制し、データの転送効率低下を抑制できる。
【００２７】
データ転送命令ステップにおいて、演算手段によりアクセスされたアドレスを、対応するデバイスコントローラのアドレスに変換することにより、デバイスコントローラのレジスタ空間を意識しないで演算手段からデバイスコントローラに命令を出せる。
【００２８】
また、本発明のデータ転送制御方法は、演算手段がデータ転送制御装置に接続されたメモリにデータ転送に関する制御情報を書き込むステップを有し、データ転送ステップでは、デバイスコントローラが、メモリに書き込まれた制御情報を読み出し、制御情報に基づいてデータを転送する。
【００２９】
演算手段がデータ転送に関する制御情報をメモリに書き込み、デバイスコントローラがメモリに書き込まれた制御情報を読み出すことにより、演算手段からデバイスコントローラへの制御情報の受渡しをスムーズに行える。また、メモリにより制御情報を受け渡すので、制御情報は同期信号インターフェース部が接続されたバスを通らない。これにより、同期信号インターフェース部によるデータ転送を妨げず、データの転送効率を高く保つことが可能となる。
【発明の効果】
【００３０】
本発明は、制御信号およびデータを同一バス上で扱うデバイスコントローラを接続可能な非同期信号インターフェース部を有することにより、多種類のデバイスに対応可能なデバイスコントローラを接続できる。従って、本発明は、拡張性のあるデータ転送制御装置を実現できるというすぐれた効果を有するものである。
【発明を実施するための最良の形態】
【００３１】
以下、本発明の実施形態に係るデータ転送制御装置およびディスクレコーダについて図面を参照しながら説明する。可能な場合には、同一の部分には同一の符号を付して重複する説明を省略する。
【００３２】
図１は、本発明の第１実施形態に係るデータ転送制御装置１０の構成を示すブロック図である。図１を用いてデータ転送制御装置１０について説明する前に、データ転送制御装置１０を備えたディスクレコーダについて説明する。
【００３３】
図２は、実施形態に係るディスクレコーダ４０の構成を示すブロック図である。本実施形態に係るディスクレコーダ４０は、監視用のディスクレコーダである。ディスクレコーダ４０は、カメラ６０により撮影した映像をハードディスク（ＨＤＤ）６４に格納する機能と、ＨＤＤ６４に格納された映像データをモニタ６２に転送する機能を有する。
【００３４】
ディスクレコーダ４０は、カメラ６０とＨＤＤ６４との間、およびＨＤＤ６４とモニタ６２との間のデータ転送を制御するためのデータ転送制御装置１０を備える。データ転送制御装置１０には、転送されるデータを一時的に格納するスプールバッファ４４が接続されている。スプールバッファ４４としては、例えば、外部バスインターフェースが一定周期のクロック信号に同期して動作するＳＤＲＡＭを用いる。データ転送制御装置１０は、ディスクレコーダ４０全体を制御するＣＰＵ４２に接続されている。
【００３５】
ディスクレコーダ４０は、映像の入力手段であるフレームスイッチャー４６と、映像の出力手段であるグラフィックコントローラ４８と、フレームスイッチャー４６から入力されるデータを圧縮するエンコーダ５０と、データ転送制御装置１０から転送されるデータを伸張するデコーダ５２とを備えている。それぞれの構成要素はＣＰＵ４２に接続され、ＣＰＵ４２の命令に従って動作する。
【００３６】
フレームスイッチャー４６は、複数のカメラ６０から入力される映像データを取り込み、映像データの切替え又は選択をしてエンコーダ５０に入力する機能を有する。
【００３７】
グラフィックコントローラ４８は、デコーダ５２から送られた映像データによりモニタ６２に映像を表示する機能を有する。グラフィックコントローラ４８により、モニタ６２に映像を分割表示することも可能である。
【００３８】
さらに、ディスクレコーダ４０は、ネットワーク６６に接続するためのポート５４を有する。これにより、ネットワーク６６に接続された遠隔操作端末６８によってディスクレコーダ４０を操作可能となる。また、ディスクレコーダ４０により記録された映像データを遠隔操作端末６８に送信することにより、リモートで監視することも可能となる。
【００３９】
図１に戻って、データ転送制御装置１０の構成について説明する。データ転送制御装置１０は、ＰＣＩバス２８によりＣＰＵ４２が接続されるＣＰＵインターフェース部１２と、エンコーダ５０またはデコーダ５２が接続される同期信号インターフェース部１４と、デバイスを制御するための汎用のデバイスコントローラ２２が接続されるデバイスコントローラインターフェース部１６と、スプールバッファ４４へのデータの書込みおよびスプールバッファ４４からの読出しを行うためのスプールバッファインターフェース部１８とを備える。ＣＰＵインターフェース部１２、同期信号インターフェース部１４、デバイスコントローラインターフェース部１６、及びスプールバッファインターフェース部１８は、制御バス２４およびデータバス２６により接続されている。
【００４０】
制御バス２４には、アービタ部２０が接続されている。アービタ部２０は、各インターフェース部１２、１４、１６からスプールバッファインターフェース部１８へのデータ転送を調停し、規定の転送速度を実現する機能を有する。
【００４１】
デバイスコントローラインターフェース部１６は、多種類のデバイスを制御可能な汎用のデバイスコントローラ２２を接続可能である。デバイスコントローラ２２とデバイスコントローラインターフェース部１６は、ＣＰＵ４２のＰＣＩバス２８とは別のＰＣＩバス３０により接続されている。以下、このＰＣＩバス３０をローカルＰＣＩバス３０という。
【００４２】
本実施形態では、デバイスコントローラインターフェース部１６は、周辺機器の接続するために広く用いられているＵＳＢインターフェースを有するデバイスコントローラ２２と接続可能である。ここで用いられるデバイスコントローラ２２は、周辺機器同士で直接データのやり取りを行えるＯＴＧ対応のＵＳＢコントローラであることが好ましい。図１に示すように、デバイスコントローラ２２にはＨＤＤ６４が接続されている。
【００４３】
次に、データ転送制御装置１０によるデータ転送の動作について説明する。
【００４４】
図３は、カメラ６０により受信した映像データをＨＤＤ６４に転送する際のデータ転送制御装置１０の動作について説明するフローチャートである。データ転送制御装置１０が同期信号インターフェース部１４によりエンコーダ５０からのデータを受信する（Ｓ１０）。同期信号インターフェース部１４は、ＣＰＵ４２からの命令に従って、受信したデータをスプールバッファインターフェース部１８に転送する（Ｓ１２）。スプールバッファインターフェース部１８は、同期信号インターフェース部１４から転送されたデータをスプールバッファ４４に格納する。
【００４５】
次に、ＣＰＵ４２が、デバイスコントローラ２２とデバイスコントローラインターフェース部１６とを接続するローカルＰＣＩバス３０の制御権を取得する（Ｓ１４）。より詳しくは、ＣＰＵ４２からデータ転送制御装置１０に命令を出し、これを受けたデータ転送制御装置１０がローカルＰＣＩバス３０のアービトレーション信号を制御してローカルＰＣＩバス３０の制御権を取得する。ＣＰＵ４２がローカルＰＣＩバス３０の制御権を取得することにより、ＣＰＵ４２からデバイスコントローラ２２にデータ転送等の命令を出すことが可能となる。
【００４６】
続いて、ＣＰＵ４２は、デバイスコントローラ２２にデータ転送命令を出すために、データ転送制御装置１０を通じてデバイスコントローラ２２にアクセスする（Ｓ１６）。具体的には、ＣＰＵ４２がデータ転送制御装置１０の所定の範囲のアドレス番地にレジスタアクセスする。データ転送制御装置１０は、ＣＰＵ４２からのアクセスがあると、アクセスのあったアドレスをデバイスコントローラ２２において対応するアドレスに変換する。
【００４７】
図４は、アドレス変換について説明する図である。図４に示すように、ＣＰＵ４２によりデータ転送制御装置１０のアドレスＢＢＢＢｈ〜ＣＣＣＣｈの範囲にアクセスがあった場合に、データ転送制御装置１０がＣＰＵインターフェース部１２によりアドレス変換を行い、デバイスコントローラ２２のアドレスＸＸＸＸｈ〜ＹＹＹＹｈに変換する。データ転送制御装置１０は、アドレス変換を行った後、変換後のアドレスに基づいてデバイスコントローラ２２にレジスタアクセスする。
【００４８】
ＣＰＵ４２からデバイスコントローラ２２へのアクセスが終了した後に、ＣＰＵ４２はローカルＰＣＩバス３０の制御権を開放する（Ｓ１８）。
【００４９】
次に、デバイスコントローラ２２は、スプールバッファ４４から転送データを読み出し、ＨＤＤ６４にデータを転送する（Ｓ２０）。ここでは、デバイスコントローラ２２がイニシエータとなって、ＨＤＤ６４とスプールバッファ４４との間のデータ転送を行う。デバイスコントローラ２２はＣＰＵ４２により指定された位置からデータを読み出す。データの読出位置や読出量などのデータ転送に関する制御情報（転送ディスクリプタ）は、ＣＰＵ４２により所定のメモリに書き込まれている。デバイスコントローラ２２は、その転送ディスクリプタを読み出すことにより、データの読出位置や読出量を取得できる。
【００５０】
ここで、ＣＰＵ４２およびデバイスコントローラ２２から見たスプールバッファ４４のアドレス空間について説明する。
【００５１】
図５（ａ）は、ＣＰＵ４２から見たスプールバッファ４４のメモリ空間を示す図、図５（ｂ）は、デバイスコントローラ２２から見たスプールバッファ４４のメモリ空間を示す図である。図５（ａ）及び図５（ｂ）に示すように、実施形態に係るデータ転送制御装置１０では、ＣＰＵ４２とデバイスコントローラ２２は共に、スプールバッファ４４のメモリ空間の全体を見ることができる。そして、ＣＰＵ４２から見たスプールバッファ４４のアドレス空間とデバイスコントローラ２２から見たスプールバッファ４４のアドレス空間とが一致するように設計されている。これにより、デバイスコントローラ２２は、ＣＰＵ４２により指定されたアドレスを変換せずにスプールバッファ４４にアクセスすることができる。
【００５２】
以上、カメラ６０から受信した映像データをＨＤＤ６４に転送する際のデータ転送制御装置１０の動作について説明した。次に、ＨＤＤ６４に格納されたデータをモニタ６２へ送信する際のデータ転送制御装置１０の動作について説明する。
【００５３】
図６は、ＨＤＤ６４に格納されたデータを同期信号インターフェース部１４に転送する際のデータ転送制御装置１０の動作を示すフローチャートである。まず、ＣＰＵ４２が、デバイスコントローラ２２とデバイスコントローラインターフェース部１６とを接続するローカルＰＣＩバス３０の制御権を取得する（Ｓ３０）。ＣＰＵ４２からデータ転送制御装置１０に命令を出して、ローカルＰＣＩバス３０の制御権を取得する。ＣＰＵ４２がローカルＰＣＩバス３０の制御権を取得することにより、ＣＰＵ４２からデバイスコントローラ２２にデータ転送等の命令を出すことが可能となる。
【００５４】
続いて、ＣＰＵ４２は、デバイスコントローラ２２にデータ転送命令を出すために、データ転送制御装置１０を通じてデバイスコントローラ２２にアクセスする（Ｓ３２）。具体的には、ＣＰＵ４２がデータ転送制御装置１０の所定の範囲のアドレス番地にレジスタアクセスする。データ転送制御装置１０は、ＣＰＵ４２からのアクセスがあると、アクセスのあったアドレスをデバイスコントローラ２２において対応するアドレスに変換する。そして、デバイスコントローラインターフェース部１６は、変換後のアドレスに基づいてデバイスコントローラ２２にレジスタアクセスする。
【００５５】
ＣＰＵ４２からデバイスコントローラ２２へのアクセスが終了した後に、ＣＰＵ４２はローカルＰＣＩバス３０の制御権を開放する（Ｓ３４）。
【００５６】
次に、デバイスコントローラ２２は、ＨＤＤ６４から転送データを読み出し、スプールバッファ４４にデータを転送する（Ｓ３６）。ここでは、デバイスコントローラ２２がイニシエータとなって、ＨＤＤ６４とスプールバッファ４４との間のデータ転送を行う。転送されたデータは、ＣＰＵ４２により指定された転送位置に格納される。データの転送先およびデータ転送量などに関する情報である転送ディスクリプタは、ＣＰＵ４２により所定のメモリに書き込まれている。デバイスコントローラ２２が転送ディスクリプタを読み出すことにより、デバイスコントローラ２２はデータの転送先やデータの転送量などの情報を取得できる。
【００５７】
続いて、ＣＰＵ４２からの命令により、スプールバッファインターフェース部１８は、スプールバッファ４４に格納されたデータを読み出して同期信号インターフェース部１４に転送する（Ｓ３８）。そして、同期信号インターフェース部１４は、転送されたデータをデコーダ５２に送信する（Ｓ４０）。以上、ＨＤＤ６４に格納されたデータを同期信号インターフェース部１４から送信する際のデータ転送制御装置１０の動作について説明した。
【００５８】
本実施形態に係るデータ転送制御装置１０は、多種類のデバイスを制御する汎用のデバイスコントローラ２２を接続可能なデバイスコントローラインターフェース部１６を備える。これにより、データ転送制御装置１０に様々なデバイスを接続することができ、拡張性を高めることができる。本実施形態で用いられたＵＳＢインターフェースは、多くのデバイスに対応可能な汎用のインターフェースである。
【００５９】
また、デバイスコントローラインターフェース部１６とスプールバッファインターフェース部１８との間で転送されるデータは、ＣＰＵ４２を経由しない。従って、デバイスコントローラインターフェース部１６へのデバイスコントローラの接続に伴うＣＰＵ４２の負荷増大を抑制できる。
【００６０】
また、ＣＰＵインターフェース部１２が、ＣＰＵ４２からのアクセスされたアドレスを、対応するデバイスコントローラのアドレスに変換する。これにより、ＣＰＵ４２からはデータ転送制御装置１０を介しないでデバイスコントローラ２２が接続されているように見える。ＣＰＵインターフェース部１２がアドレス変換機能を有することにより、デバイスコントローラ２２のレジスタ空間を意識しないでソフトウェア開発を行える。
【００６１】
図７は、第２実施形態に係るデータ転送制御装置１０の構成を示す図である。第２実施形態に係るデータ転送制御装置１０は、第１実施形態に係るデータ転送制御装置１０と基本的な構成は同じであるが、メモリ３４が接続されるメモリインターフェース部３２を備える点が異なる。
【００６２】
メモリインターフェース部３２は、デバイスコントローラインターフェース部１６とＣＰＵインターフェース部１２に接続されている。ここでメモリインターフェース部３２が接続される制御バス３６およびデータバス３８は、同期信号インターフェース部１４が接続された制御バス２４およびデータバス３６とは別である。
【００６３】
メモリインターフェース部３２に接続されるメモリ３４は、ＣＰＵ４２とデバイスコントローラ２２の共有メモリ空間として利用される。ＣＰＵ４２がメモリ３４に転送ディスクリプタを書き込み、デバイスコントローラ２２がメモリ３４から転送ディスクリプタを読み出す。これにより、デバイスコントローラ２２は、ＣＰＵ４２から転送ディスクリプタを取得できる。
【００６４】
次に、第２実施形態に係るデータ転送制御装置１０によるデータ転送の動作について説明する。第２実施形態のデータ転送制御装置１０によるデータ転送は、第１実施形態のデータ転送制御装置１０によるデータ転送と基本的なフローは同じであるが、メモリ３４を用いて転送ディスクリプタを受け渡す点が異なる。
【００６５】
図８は、カメラ６０により受信した映像データをＨＤＤ６４に転送する際のデータ転送制御装置１０の動作について説明するフローチャートである。
【００６６】
データ転送制御装置１０が同期信号インターフェース部１４によりエンコーダ５０からのデータを受信する（Ｓ５０）。同期信号インターフェース部１４は、ＣＰＵ４２からの命令に従って、受信したデータをスプールバッファインターフェース部１８に転送する（Ｓ５２）。スプールバッファインターフェース部１８は、同期信号インターフェース部１４から転送されたデータをスプールバッファ４４に格納する。
【００６７】
次に、ＣＰＵ４２が、デバイスコントローラ２２とデバイスコントローラインターフェース部１６とを接続するローカルＰＣＩバス３０の制御権を取得する（Ｓ５４）。ＣＰＵ４２からデータ転送制御装置１０に命令を出して、ローカルＰＣＩバス３０の制御権を取得する。ＣＰＵ４２がローカルＰＣＩバス３０の制御権を取得することにより、ＣＰＵ４２からデバイスコントローラ２２にデータ転送等の命令を出すことが可能となる。
【００６８】
ＣＰＵ４２は、ローカルＰＣＩバス３０の制御権を取得した後、デバイスコントローラ２２にデータ転送命令を出すために、データ転送制御装置１０を通じてデバイスコントローラ２２にアクセスする（Ｓ５６）。具体的には、ＣＰＵ４２がデータ転送制御装置１０の所定の範囲のアドレス番地にレジスタアクセスする。データ転送制御装置１０は、ＣＰＵ４２からのアクセスがあると、アクセスのあったアドレスをデバイスコントローラ２２において対応するアドレスに変換する。そして、データ転送制御装置１０は、変換後のアドレスに基づいてデバイスコントローラ２２にレジスタアクセスする。ＣＰＵ４２からデバイスコントローラ２２へのアクセスが終了した後に、ＣＰＵ４２はローカルＰＣＩバス３０の制御権を開放する（Ｓ５８）。続いて、ＣＰＵ４２は、転送ディスクリプタをメモリ３４に書き込む（Ｓ６０）。
【００６９】
次に、デバイスコントローラ２２は、メモリ３４から転送ディスクリプタを読み出す（Ｓ６２）。デバイスコントローラ２２は、メモリ３４から読み出した転送ディスクリプタに基づいてスプールバッファ４４からＨＤＤ６４にデータを転送する（Ｓ６４）。ここでは、デバイスコントローラ２２がイニシエータとなって、ＨＤＤ６４とスプールバッファ４４との間のデータ転送を行う。デバイスコントローラ２２は、転送ディスクリプタにより指定されたアドレスからデータを読み出し、読み出したデータをＨＤＤ６４に転送する。以上、カメラ６０から受信した映像データをＨＤＤ６４に転送する際のデータ転送制御装置１０の動作について説明した。
【００７０】
図９は、ＨＤＤ６４に格納されたデータをモニタ６２に転送する際のデータ転送制御装置１０の動作について説明するフローチャートである。
【００７１】
まず、ＣＰＵ４２が、デバイスコントローラ２２とデバイスコントローラインターフェース部１６とを接続するローカルＰＣＩバス３０の制御権を取得する（Ｓ７０）。ＣＰＵ４２からデータ転送制御装置１０に命令を出して、ローカルＰＣＩバス３０の制御権を取得する。ＣＰＵ４２がローカルＰＣＩバス３０の制御権を取得することにより、ＣＰＵ４２からデバイスコントローラ２２にデータ転送等の命令信号を出すことが可能となる。
【００７２】
続いて、ＣＰＵ４２は、デバイスコントローラ２２にデータ転送命令を出すために、データ転送制御装置１０を通じてデバイスコントローラ２２にアクセスする（Ｓ７２）。具体的には、ＣＰＵ４２がデータ転送制御装置１０の所定の範囲のアドレス番地にレジスタアクセスする。データ転送制御装置１０は、ＣＰＵ４２からのアクセスがあると、アクセスのあったアドレスをデバイスコントローラ２２において対応するアドレスに変換する。そして、データ転送制御装置１０は、変換後のアドレスに基づいてデバイスコントローラ２２にレジスタアクセスする。
【００７３】
ＣＰＵ４２からデバイスコントローラ２２へのアクセスが終了した後に、ＣＰＵ４２はローカルＰＣＩバス３０の制御権を開放する（Ｓ７４）。続いて、ＣＰＵ４２は、転送ディスクリプタをメモリ３４に書き込む（Ｓ７６）。
【００７４】
次に、デバイスコントローラ２２は、メモリ３４から転送ディスクリプタを読み出す（Ｓ７８）。デバイスコントローラ２２は、メモリ３４から読み出した転送ディスクリプタに基づいてＨＤＤ６４からスプールバッファ４４にデータを転送する（Ｓ８０）。ここでは、デバイスコントローラ２２がイニシエータとなって、ＨＤＤ６４とスプールバッファ４４との間のデータ転送を行う。デバイスコントローラ２２は、転送ディスクリプタにより指定されたアドレスからデータを読み出す。そして、読み出したデータをスプールバッファ４４に転送する。転送されたデータは転送ディスクリプタにより指定された転送位置に格納される。
【００７５】
続いて、ＣＰＵ４２からの命令により、スプールバッファ４４に格納されたデータを読み出して、同期信号インターフェース部１４に転送する（Ｓ８２）。そして、同期信号インターフェース部１４は、転送されたデータをデコーダ５２に送信する（Ｓ８４）。以上、ＨＤＤ６４に格納されたデータを同期信号インターフェース部１４から送信する際のデータ転送制御装置１０の動作について説明した。
【００７６】
第２実施形態に係るデータ転送制御装置１０は、ＣＰＵ４２とデバイスコントローラ２２のみからアクセス可能なメモリインターフェース部３２を備え、メモリインターフェース部３２に接続されるメモリ３４を転送ディスクリプタの受渡し用のメモリ空間として利用している。同期信号インターフェース部１４、スプールバッファインターフェース部１８からのアクセスタイミングとは独立にメモリ空間にアクセス可能なので、転送ディスクリプタの受渡しをスムーズに行える。
【００７７】
また、ＣＰＵ４２およびデバイスコントローラ２２とメモリ３４を専用の制御バス３６およびデータバス３８により接続した構成により、転送ディスクリプタが同期信号インターフェース部１４が接続された制御バス２４およびデータバス２６を通らない。従って、データ転送効率の低下を抑制できる。
【００７８】
第２実施形態に係るデータ転送制御装置１０は、第１実施形態と同様に、多種類のデバイスを制御する汎用のデバイスコントローラ２２を接続可能なデバイスコントローラインターフェース部１６を備える。これにより、データ転送制御装置１０に様々なデバイスを接続することができ、拡張性を高めることができる。
【００７９】
また、デバイスコントローラインターフェース部１６とスプールバッファインターフェース部１８との間で転送されるデータは、ＣＰＵ４２を経由しないので、デバイスコントローラインターフェース部１６へのデバイスコントローラ２２の接続に伴うＣＰＵ４２の負荷増大を抑制できる。
【００８０】
また、ＣＰＵインターフェース部１２が、ＣＰＵ４２からアクセスされたアドレスを、対応するデバイスコントローラのアドレスに変換する。これにより、ＣＰＵ４２からはデータ転送制御装置１０を介しないでデバイスコントローラ２２が接続されているように見える。ＣＰＵインターフェース部１２がアドレス変換機能を有することにより、デバイスコントローラ２２のレジスタ空間を意識しないでソフトウェア開発を行える。
【００８１】
以上、本発明のデータ転送制御装置、ディスクレコーダ、およびデータ転送制御方法について実施形態を挙げて説明したが、本発明は上記実施形態に限定されない。
【００８２】
上記実施形態においては、スプールバッファ４４はデータ転送制御装置１０の外部に設けられているが、データ転送制御装置１０がスプールバッファ４４を備えてもよい。
【００８３】
また、上記実施形態においては、デバイスコントローラインターフェース部１６とデバイスコントローラ２２をＰＣＩバスにより接続しているが、両者を接続するバスはＰＣＩバスに限られない。制御信号およびデータの両方を伝送可能なバスであれば、他のバスを利用することもできる。
【００８４】
また、データ転送制御装置１０は、デバイスコントローラインターフェース部１６を複数有することとしてもよい。これにより、複数のデバイスを接続することが可能となる。また、ＰＣＩバス以外で接続される（通信規格の異なる）デバイスコントローラに対応可能となる。
【産業上の利用可能性】
【００８５】
以上説明したように、本発明は、制御信号およびデータを同一バス上で扱うデバイスコントローラを接続可能な非同期信号インターフェース部を有することにより、多種類のデバイスに対応可能なデバイスコントローラを接続でき、拡張性のあるデータ転送制御装置を実現できるというすぐれた効果を有し、同期信号を処理するデバイスと非同期信号を処理するデバイスとの間のデータ転送を制御するデータ転送制御装置等として有用である。
【００８６】
また、本発明は、非同期信号インターフェース部により、デバイスコントローラから転送されたデータを、ＣＰＵを経由しないで転送先のデバイスに伝送することが可能で、デバイスコントローラの接続に伴うＣＰＵの負荷の増大を抑制し、データの転送効率低下を抑制しつつ拡張性を持たせることができるというすぐれた効果を有し、データ転送制御装置等として有用である。
【図面の簡単な説明】
【００８７】
【図１】第１実施形態に係るデータ転送制御装置の構成を示す図
【図２】第１実施形態に係るディスクレコーダの構成を示す図
【図３】第１実施形態に係るデータ転送制御装置の動作を示す図
【図４】データ転送制御装置によるアドレス変換について説明する図
【図５】（ａ）はＣＰＵから見たスプールバッファのメモリ空間を示す図、（ｂ）はデバイスコントローラから見たスプールバッファのメモリ空間を示す図
【図６】第１実施形態に係るデータ転送制御装置の動作を示す図
【図７】第２実施形態に係るデータ転送制御装置の構成を示す図
【図８】第２実施形態に係るデータ転送制御装置の動作を示す図
【図９】第２実施形態に係るデータ転送制御装置の動作を示す図
【符号の説明】
【００８８】
１０  データ転送制御装置
１２  ＣＰＵインターフェース部
１４  同期信号インターフェース部
１６  デバイスコントローラインターフェース部
１８  スプールバッファインターフェース部
２０  アービタ部
２２  デバイスコントローラ
４０  ディスクレコーダ
４２  ＣＰＵ
４４  スプールバッファ
４６  フレームスイッチャー
４８  グラフィックコントローラ
５０  エンコーダ
５２  デコーダ
【図１】
2005062997.tif 000003
【図２】
2005062997.tif 000004
【図３】
2005062997.tif 000005
【図４】
2005062997.tif 000006
【図５】
2005062997.tif 000007
【図６】
2005062997.tif 000008
【図７】
2005062997.tif 000009
【図８】
2005062997.tif 000010
【図９】
2005062997.tif 000011