(57)【要約】【課題】  差動の光信号を入力して、差動の電気信号出力を得る光電気変換回路を提供する。【解決手段】  光電気変換回路１１は、フォトダイオードＰＤ１，ＰＤ２からの光電流を電圧信号に変換する一対の変換手段（Ｑ１，Ｑ２）と、該変換された電圧信号を入力し、増幅された電圧信号を出力する一対の折り返し形カスコード増幅器と、該一対の折り返し形カスコード増幅器内の定電流源の電流値を制御する手段（Ｒ４，Ｒ５）を有する。【選択図】図１
2005318085.tif 000002
【特許請求の範囲】
【請求項１】
フォトダイオードからの光電流を電圧信号に変換する一対の変換手段と、該変換された電圧信号を入力し、増幅された電圧信号を出力する一対の折り返し形カスコード増幅器と、該一対の折り返し形カスコード増幅器内の定電流源の電流値を制御する手段を有することを特徴とする光電気変換回路。
【請求項２】
前記折り返し形カスコード増幅器内の定電流源の値が、前記フォトダイオードからの一対の光電流の平均値に一定のバイアス電流を加算した値になるように、前記定電流源の制御電圧を自動調整する手段を有することを特徴とする請求項１記載の光電気変換回路。
【請求項３】
前記一対の折り返し形カスコード増幅器は、一端が第１の負荷に接続されたMOSFETのゲートを、一端が第２の負荷に接続された第２のMOSFETのドレインに接続し、該第２のMOSFETのゲートを上記第１のMOSFETのドレインに接続したことを特徴とする請求項１もしくは請求項２記載の光電気変換回路。
【請求項４】
外部負荷駆動用のドライバを前記折り返し形カスコード増幅器の出力に付加したことを特徴とする請求項１ないし請求項３のいずれかに記載の光電気変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光強度の強弱を電気信号に変換する光電気変換回路に関するものであり、特に差動の光信号を入力して、差動の電気信号出力を得る光電気変換回路の構成に関する。
【背景技術】
【０００２】
差動の光入力信号を用いる例として、例えば、人体を介した通信を可能にする通信システムの受信回路が挙げられる。この受信回路では、人体を伝わる交流の電気信号に応じた電界を電気光学結晶に印加すると共に、該電気光学結晶に光ビームを入射し、電気光学結晶から出射する光ビームを偏向ビームスプリッタでＰ偏向とＳ偏向に分離し、該各偏光を後述の差動光信号（Ｌ１とＬ２）に用いることができる。
【０００３】
従来、受光素子であるフォトダイオードに抵抗器を接続して光の強度変化を電気信号に変換する回路（光電気変換回路）を構成し、必用な出力振幅まで次段の差動増幅器で増幅する技術が開示されている（例えば特許文献１を参照）。
【０００４】
図１０は、入力が交差接続された２組の差動増幅器を用いることで、特に差動の出力を得られるようにした従来の光電気変換回路の構成を示す回路図である。同図に示す光電気変換回路は、フォトダイオードＰＤ１と、このフォトダイオードＰＤ１のカソードに一端が接続された抵抗器Ｒ６と、この抵抗器Ｒ６の他端に接続された出力電圧が正の電源ＶＤＤから構成される。フォトダイオードＰＤ２と抵抗器Ｒ７、そして電源ＶＤＤから構成されるもうひとつの組も同様である。
【０００５】
光信号Ｌ１とＬ２が、それぞれフォトダイオードＰＤ１とＰＤ２に入力されると、フォトダイオードＰＤ１とＰＤ２は入射した光の強度に応じた光電流を発生する。この光電流は負荷抵抗Ｒ６もしくはＲ７に電圧降下を発生し、電圧信号として出力される。光信号Ｌ１とＬ２が強度において差動の関係にある場合は、Ｒ６とＲ７から出力される一対の電圧信号も差動の関係にある。Ｒ６とＲ７から出力される微小な信号電圧を次段の差動増幅器で増幅することで必用な出力振幅を得られる。
【特許文献１】特開２００３−１１０３６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ところで、フォトダイオードＰＤ１およびＰＤ２からの光電流は、数ｍＡのバイアス電流に数十μＡの信号電流が重畳したものである。そのため、抵抗器Ｒ６およびＲ７から出力される信号電圧はフォトダイオードの逆バイアス電圧（例えば、３Ｖ電源で２Ｖ程度）に比べて極めて小さく、信号成分だけをディジタル回路のドライブに必用とされる１Ｖ以上の振幅まで増幅するには、次段に同相成分除去能力の高い差動増幅器が必用である。このような要求に応える差動増幅器として、オペアンプがある。しかし、オペアンプは高価であり、高い電源電圧を必用とすることが多いので、昨今の携帯機器に要求される低価格化、動作電圧の低電圧化、低消費電力化という要求に十分に応えられないという問題が顕在化してきている。
【課題を解決するための手段】
【０００７】
上記の課題を解決するために、請求項１の本発明は、フォトダイオードからの光電流を電圧信号に変換する一対の変換手段と、該変換された電圧信号を入力し、増幅された電圧信号を出力する一対の折り返し形カスコード増幅器と、該一対の折り返し形カスコード増幅器内の定電流源の電流値を制御する手段を有することを特徴とする光電気変換回路をもって解決手段とする。
【０００８】
請求項２の本発明は、前記折り返し形カスコード増幅器内の定電流源の値が、前記フォトダイオードからの一対の光電流の平均値に一定のバイアス電流を加算した値になるように、前記定電流源の制御電圧を自動調整する手段を有することを特徴とする請求項１記載の光電気変換回路をもって解決手段とする。
【０００９】
請求項３の本発明は、前記一対の折り返し形カスコード増幅器は、一端が第１の負荷に接続されたMOSFETのゲートを、一端が第２の負荷に接続された第２のMOSFETのドレインに接続し、該第２のMOSFETのゲートを上記第１のMOSFETのドレインに接続したことを特徴とする請求項１もしくは請求項２記載の光電気変換回路をもって解決手段とする。
【００１０】
請求項４の本発明は、外部負荷駆動用のドライバを前記折り返し形カスコード増幅器の出力に付加したことを特徴とする請求項１ないし請求項３のいずれかに記載の光電気変換回路をもって解決手段とする。
【発明の効果】
【００１１】
本発明の光電気変換回路によれば、光電気変換回路内の定電流源の電流値を外部から調整可能、もしくは自動調整可能にしたことにより、フォトダイオードから出力される光電流に含まれる無駄なバイアス電流の殆どを除去し、信号成分だけを選択的に増幅可能である。それにより、増幅器の出力が入力信号に含まれるバイアス電流で飽和し、信号成分を増幅できなくなるという問題を解決できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を図面を参照して説明する。
【００１３】
（第１の実施の形態）
図１（ａ）は、本発明の第１の実施の形態に係る光電気変換回路１１の構成であり、図１（ｂ）は図１（ａ）内の端子Ｖｂ１もしくはＶｂ２にバイアス電圧を供給するバイアス回路の回路図である。
【００１４】
＜第１の光電流を電圧に変換する手段＞
光電気変換回路１１では、光信号を受光するフォトダイオードＰＤ１のアノードが接地され、ＰＤ１のカソードが光電流入力端子Ｔｉｎ１に接続され、入力端子Ｔｉｎ１はゲートとドレインが接続されたｐＭＯＳ（Ｑ１）のドレインに接続されている。
【００１５】
Ｑ１はＰＤ１の能動負荷として働き、ＰＤ１を流れる光電流（ｉ１）から一意にＱ１のドレイン電圧とゲート電圧が定まる。すなわち、光電流（ｉ１）をＱ１のゲート電圧に変換できる。
【００１６】
＜第２の光電流を電圧に変換する手段＞
また、光電気変換回路１１において、光信号を受光するフォトダイオードＰＤ２のアノードが接地され、ＰＤ２のカソードが光電流入力端子Ｔｉｎ２に接続され、入力端子Ｔｉｎ２はゲートとドレインが接続されたｐＭＯＳ（Ｑ２）のドレインに接続されている。
【００１７】
Ｑ２はＰＤ２の能動負荷として働き、ＰＤ２を流れる光電流（ｉ２）から一意にＱ２のドレイン電圧とゲート電圧が定まる。すなわち、光電流（ｉ２）をＱ２のゲート電圧に変換できる。
【００１８】
＜第１のカスコード増幅器＞
光電気変換回路１１において、Ｑ３、Ｑ５、Ｑ７、そしてＱ９は折返し形カスコード増幅器を構成している。Ｑ３（ｐＭＯＳ）とＱ７（ｎＭＯＳ）はカスコード接続されたＭＯＳＦＥＴ、ドレインとゲートが接続されたＱ９（ｐＭＯＳ）は増幅された信号電圧を得る為の負荷、Ｑ５は定電流源である。Ｖｂ１とＶｂ２はバイアス電圧であり、Ｑ５とＱ７が共に飽和領域で動作するようにバイアス電圧を選ぶ。
【００１９】
Ｑ３のゲートに印加された電圧信号は、Ｑ３で電流に変換され、Ｑ５で折り返えされてＱ７のソースに入力される。Ｑ１とＱ３はゲート・ソース間電圧が等しいので、ゲート長とチャネル幅に関してＱ１とＱ３のサイズが同じ場合、Ｑ１を流れる電流（光電流）とＱ３を流れる電流（ミラー電流）は等しい。
【００２０】
Ｑ５のドレイン電流は、Ｑ３のドレインからＱ５のドレインに流れ込む電流と、Ｑ７のソースからＱ５のドレインに流れ込む電流の和である。それ故、Ｑ５のゲートのバイアス電圧（Ｖｂ１）を調整して、定電流源Ｑ５のドレイン電流がミラー電流の最大値を若干上回るように設定することで、Ｑ７に入力される電流信号に不必要に多くの直流分が含まれることを防止できる。
【００２１】
Ｖｂ１およびＶｂ２の値は、例えば図１（ｂ）のように、固定抵抗Ｒ４と可変抵抗Ｒ５の組合せ（直列もしくは並列接続）を用いることで調整可能である。
【００２２】
＜第２のカスコード増幅器＞
光電気変換回路１１において、Ｑ４、Ｑ６、Ｑ８、そしてＱ１０は折返し形カスコード増幅器を構成している。Ｑ４（ｐＭＯＳ）とＱ８（ｎＭＯＳ）はカスコード接続されたＭＯＳＦＥＴ、ドレインとゲートが接続されたＱ１０（ｐＭＯＳ）は負荷、Ｑ６は定電流源である。Ｖｂ１とＶｂ２はバイアス電圧であり、第１のカスコード増幅器と同じバイアス電圧を用いることで、Ｑ６とＱ８を共に飽和領域で動作させることが可能である。
【００２３】
動作は第１のカスコード増幅器と同様の為、説明を省略する。
【００２４】
＜第１の外部負荷駆動用ドライバ＞
光電気変換回路１１では、抵抗形の外部負荷Ｒ１をドライブする目的でＱ１１（ｐＭＯＳ）をカスコード増幅器の出力（Ｑ９のゲートおよびドレイン）に設けている。
【００２５】
Ｑ９とＱ１１はゲート・ソース間電圧が等しいので、ゲート長とチャネル幅に関してＱ９とＱ１１のサイズが同じ場合、Ｑ９を流れる電流とＱ１１を流れる電流（ミラー電流）は等しい。
【００２６】
＜第２の外部負荷駆動用ドライバ＞
光電気変換回路１１では、抵抗形の外部負荷Ｒ１と対になるＲ２をドライブする目的でＱ１２（ｐＭＯＳ）をカスコード増幅器の出力（Ｑ１０のゲートおよびドレイン）に設けている。
【００２７】
Ｑ１０とＱ１２はゲート・ソース間電圧が等しいので、ゲート長とチャネル幅に関してＱ１０とＱ１２のサイズが同じ場合、Ｑ１０を流れる電流とＱ１２を流れる電流（ミラー電流）は等しい。
【００２８】
＜動作説明＞
光電気変換回路１１の動作を以下に説明する。
【００２９】
図２は、光電気変換回路１１の動作波形である。光信号Ｌ１をＰＤ１が受光した際、ＰＤ１から出力される光電流ｉ１は、数ｍＡのバイアス電流（ＤＣ電流）に数十μＡのＡＣ成分が重畳したものである。ｉ１は、Ｑ１とＱ３からなるカレントミラー回路により、電流が複写され（Ｑ１が電流信号を電圧信号に変換し、この電圧信号をＱ３が電流信号に再変換する）、同じ値の電流がＱ５のドレインに流れ込む。
【００３０】
また、Ｌ１と差動の関係にある光信号Ｌ２をＰＤ２が受光した際、ＰＤ２から出力される光電流ｉ２は、やはり数ｍＡのバイアス電流（ＤＣ電流）に数十μＡのＡＣ成分が重畳したものであり、重畳されるＡＣ成分の位相がｉ１と逆位相の関係にあることが異なる。このｉ２は、Ｑ２とＱ４からなるカレントミラー回路により複写されて、同じ値の電流がＱ６のドレインに流れ込む。
【００３１】
図２（ａ）は図１の節点Ｎ１とＮ２の電圧波形である。また、図２（ｂ）は、図１の節点Ｎ３およびＮ４の電圧波形である。
【００３２】
Ｑ３のドレイン電流に不必要に多く含まれるＤＣ成分は、定電流源Ｑ５を用いてＱ３からの信号電流を折り返す際に除去される。すなわち、定電流源Ｑ５の電流値がＱ３から流れ込む電流の最大値を若干上まわるように、Ｑ５のゲートバイアス電圧Ｖｂ１を設定しておくことで、Ｑ３のソースからＱ５のドレインに流れ込む電流のＤＣ成分を減らすことができる。これは、第２のカスコード増幅器においても同様である。
【００３３】
図２（ｃ）のように、負荷Ｑ９、Ｑ１０のソース・ドレイン間には、Ｑ９、Ｑ１０に流れる電流に応じた逆起電力（電圧）が発生する。負荷Ｑ９に流れる電流は、Ｑ９とＱ１１からなるカレントミラー回路により複写され、複写された電流は抵抗形の外部負荷Ｒ１に流れ込む。Ｑ１０とＱ１２からなるカレントミラー回路の動作も同様である。以上の動作をもって、出力端子Ｔｏｕｔ１とＴｏｕｔ２には、フォトダイオードに入力される光の強度変化を電圧の高低に変換した差動の電気信号が得られる。
【００３４】
また、よく知られたように、カレントミラーを構成するＭＯＳＦＥＴの物理的サイズ（ゲート長やチャネル幅のこと）を変えることで、電流増幅を行うことも可能である。例えば、Ｑ３のチャネル幅をＱ１のチャネル幅のｎ倍に設定すると、ＰＤ１の光電流をｎ倍に増幅した電流をミラー電流としてＱ３から得られる。Ｑ２とＱ４からなるカレントミラー回路、Ｑ９とＱ１１からなるカレントミラー回路、Ｑ１０とＱ１２からなるカレントミラー回路も同様である。
【００３５】
（第２の実施の形態）
図３は、本発明の第２の実施の形態に係る光電気変換回路１２の構成である。図１に示した第１の実施の形態との違いは、フォトダイオードＰＤ１およびＰＤ２からの光電流の量（バイアス電流を含む）に応じて、図１におけるＶｂ１の値を自動調整する手段（Ｑ１３〜Ｑ１７とＲ３で構成される付加回路）を備えていることである。この付加回路は、ＰＤ１からの光電流とＰＤ２からの光電流の平均値に、一定のバイアス電流を加えたものを電圧に変換して、バイアス電圧Ｖｂ１として出力する。その動作原理を以下に述べる。
【００３６】
Ｑ１とＱ１３はＭＯＳＦＥＴのチャネル幅比が（２：１）のカレントミラー回路、Ｑ２とＱ１４はＭＯＳＦＥＴのチャネル幅比が（２：１）カレントミラー回路である。Ｒ３はバイアス電流値設定用の抵抗であり、その抵抗値を変えることで設定値を変えることが可能である。Ｑ１５とＱ１６はカレントミラー回路を構成しており、Ｒ３で設定されたバイアス電流を複写してＱ１６からドレイン電流（ｉ５）として出力する。ゲートとドレインが接続されたｎＭＯＳ（Ｑ１７）は、電流加算用の負荷である。なお、カレントミラー回路で複写された電流ｉ１’とｉ２’は差動の関係にあるので、加算動作により、その平均値を得られる。
【００３７】
＜動作説明＞
光電気変換回路１１の基本的な動作は、光電気変換回路１１と同じである。説明が重複するのを避け、バイアス電圧Ｖｂ１の自動調整回路の動作のみ以下に説明する。
【００３８】
図４は、Ｖｂ１自動調整回路の動作波形である。Ｑ１３はチャネル幅がＱ１の１／２であるので、ＰＤ１の光電流ｉ１がｉ１’として複写される際に大きさが１／２倍される。同様に、Ｑ１４はチャネル幅がＱ２の１／２であるので、ＰＤ２の光電流ｉ２がｉ２’として複写される際に大きさが１／２倍される。ｉ１’とｉ２’そしてバイアス電流ｉ５を共通の負荷（Ｑ１７）に流し込むことで電流加算動作が行われ、Ｑ１７のドレイン・ソース間には、流れ込んだ電流に相当する逆起電力が発生する。すなわち、Ｑ１７において、電流・電圧変換が行われる。
【００３９】
なお、第２の実施例において、Ｒ３の抵抗値の精度が問題になる場合は、カレントミラー回路を構成するＱ１５とＱ１６の物理的サイズに関して、例えばＱ１５のチャネル幅をＱ１６のｍ倍に設定しておくことで、バイアス電流（ｉ５）の設定精度をｍ倍に向上可能である。
【００４０】
（第３の実施の形態）
図５は、本発明の第３の実施の形態に係る光電気変換回路１３の構成であり、図６はその動作波形である
前述の光電気変換回路１２では、Ｑ７とＱ８のゲートを節点Ｖｂ２に接続した構成であったのに対し、光電気変換回路１３では、ゲートとドレインを交差接続、つまり、Ｑ７のゲートをＱ８のドレイン（節点Ｎ６）に接続し、Ｑ８のゲートをＱ７のドレイン（節点Ｎ５）に接続した構成となっている。かかる構成以外では、光電気変換回路１２と光電気変換回路１３は同様に構成されている。
【００４１】
節点Ｎ５の電圧振幅を大きくするには、Ｑ７のゲート・ソース間にしきい値電圧以上の、より大きい信号電圧を印加する必要がある。光電気変換回路１３では、Ｎ３の電圧が低くなる期間では、Ｎ６の電圧が高くなり、この電圧がＱ７のゲート・ソース間に印加されるので、図６（ａ）のように、節点Ｎ５の電圧振幅より大きくすることができる。
【００４２】
これにより、図６（ｂ）のように、電流ｉ３の振幅を増大させることができ、その結果、出力端子Ｔｏｕｔ１の出力電圧の振幅を増大させることができる。
【００４３】
また、第２のカスコード増幅器を構成するＱ８においても、ゲート・ソース間電圧の位相関係がＱ７と１８０度異なるという違いがあるだけで、同様の作用効果がある。
【００４４】
なお、図６では、Ｖｔｈｎ＜ＶＬ＜ＶＨ＜ＶＤＤ−｜Ｖｔｈｐ｜の関係が成り立つ。
【００４５】
以上説明したように、光電気変換回路１３では、一端が負荷に接続された一対のＭＯＳＦＥＴ Ｑ７とＱ８に関して、そのゲートとドレインを互いに交差接続したことで、各ＭＯＳＦＥＴのゲート・ソース間電圧の変動量を増強することができ、結果的により大きな電圧振幅を出力端子Ｔｏｕｔ１およびＴｏｕｔ２に得られる。
【００４６】
なお、その他の動作および作用効果については、光電気変換回路１２のものと同様なので説明を省略する。
【００４７】
（第４の実施の形態）
図７は、本発明の第４の実施の形態に係る光電気変換回路１４の構成図である。
【００４８】
光電気変換回路１４は、光電気変換回路１１のｐＭＯＳとｎＭＯＳを入れ換え、フォトダイオードを逆の極性とし、電源ＶＤＤに代えて、負電圧の電源ＶＳＳを用いた構成となっている。光電気変換回路１４の動作および作用効果については、光電気変換回路１１のものと同様なので説明を省略する。
【００４９】
（第５の実施の形態）
図８は、本発明の第５の実施の形態に係る光電気変換回路１５の構成図である。
【００５０】
光電気変換回路１５は、光電気変換回路１２のｐＭＯＳとｎＭＯＳを入れ換え、フォトダイオードを逆の極性とし、電源ＶＤＤに代えて、負電圧の電源ＶＳＳを用いた構成となっている。光電気変換回路１５の動作および作用効果については、光電気変換回路１２のものと同様なので説明を省略する。
【００５１】
（第６の実施の形態）
図９は、本発明の第６の実施の形態に係る光電気変換回路１６の構成図である。
【００５２】
光電気変換回路１６は、光電気変換回路１３のｐＭＯＳとｎＭＯＳを入れ換え、フォトダイオードを逆の極性とし、電源ＶＤＤに代えて、負電圧の電源ＶＳＳを用いた構成となっている。光電気変換回路１６の動作および作用効果については、光電気変換回路１３のものと同様なので説明を省略する。
【図面の簡単な説明】
【００５３】
【図１】図１（ａ）は、本発明の第１の実施の形態に係る光電気変換回路１１の回路図であり、図１（ｂ）は、そのバイアス回路の回路図である。
【図２】光電気変換回路１１の波形図である。
【図３】図３は、本発明の第２の実施の形態に係る光電気変換回路１２の回路図である。
【図４】光電気変換回路１２中のバイアス回路の波形図である。
【図５】図５は、本発明の第３の実施の形態に係る光電気変換回路１３の回路図である。
【図６】光電気変換回路１３の波形図である。
【図７】本発明の第４の実施の形態に係る光電気変換回路１４の回路図である。
【図８】本発明の第５の実施の形態に係る光電気変換回路１５の回路図である。
【図９】本発明の第６の実施の形態に係る光電気変換回路１６の回路図である。
【図１０】従来の光電気変換回路の回路図である。
【符号の説明】
【００５４】
１１，１２，１３，１４，１５，１６…光電気変換回路
ＰＤ１，ＰＤ２，ＰＤ１１，ＰＤ１２…フォトダイオード
Ｑ１〜Ｑ１７，Ｑ１０１〜Ｑ１１７…ＭＯＳ電界効果トランジスタ
Ｒ１，Ｒ２，Ｒ１１，Ｒ１２…外部負荷抵抗
Ｒ３，Ｒ４，Ｒ６，Ｒ７，Ｒ１３…固定抵抗
Ｒ５…可変抵抗
【図１】
2005318085.tif 000003
【図２】
2005318085.tif 000004
【図３】
2005318085.tif 000005
【図４】
2005318085.tif 000006
【図５】
2005318085.tif 000007
【図６】
2005318085.tif 000008
【図７】
2005318085.tif 000009
【図８】
2005318085.tif 000010
【図９】
2005318085.tif 000011
【図１０】
2005318085.tif 000012