(57)【要約】【課題】半導体検査開始時において、電源電圧変動の悪影響を排して、速度評価等の所定の検査を正確に行なう。  【解決手段】電源電圧モニタ回路１２０が、検査対象のＬＳＩ（ＤＵＴ）１１０に供給される電源電圧（ＥＶ）のレベルを常時、モニタリングし、モニタリング結果を示す信号Ｓ１をテストイネーブル回路１３０に与える。テストイネーブル回路１３０は、電源電圧（ＥＶ）の変動が収束したことを確認し、その後に速度テスト等の所定の検査を開始する。【選択図】  図１
2005249394.tif 000002
【特許請求の範囲】
【請求項１】
半導体検査装置から検査対象の半導体装置に電源電圧および動作クロックを供給するステップと、
前記半導体検査装置から供給される電源電圧のレベルまたは前記半導体装置内部の電源電圧のレベルをモニタするステップと、
前記電源電圧のレベルが許容レベルにある場合に、前記半導体検査装置による前記半導体装置の検査を開始するステップと、
を含む半導体装置の検査方法。
【請求項２】
半導体検査装置から供給される電源電圧のレベルまたは前記半導体装置内部の電源電圧のレベルをモニタする手段と、
モニタされた電圧レベルが許容レベルにある場合に、前記半導体検査装置による前記半導体装置の検査の開始を可能とする手段と、
を備える半導体装置の検査システム。
【請求項３】
半導体検査装置から供給される電源電圧のレベルまたは前記半導体装置内部の電源電圧のレベルをモニタする手段と、
モニタされた電圧レベルが許容レベルにある場合に、前記半導体検査装置による前記半導体装置の検査の開始を可能とする手段と、
を備える半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の検査方法、半導体検査システムおよび半導体装置に関する。
【背景技術】
【０００２】
図６は、半導体検査装置（ＬＳＩテスタ）の電源ユニットの構成例を示すブロック図である。図示されるように、半導体検査装置（ＬＳＩテスタ）の電源ユニット３０１は、可変電圧源３０２から発生する電源電圧を、ボルテージフォロワ（１００％負帰還の演算増幅器）３０３を介して、被検査対象の半導体装置（ＤＵＴ）３０７に与える構成を有する。
【０００３】
演算増幅器３０３の出力信号（電源電圧）３０４は、電源ユニット３０１のフォース端子３０５を経て半導体装置３０７の電源端子３０８に供給される。半導体装置３０７の電源端子３０８は、電源ユニット３０１のセンス端子３０６を経由して演算増幅器３０３の反転入力端子と接続され、これにより、負帰還経路が形成される。なお、フォース端子３０５と電源端子３０８を結ぶ信号線と、センス端子１０６と電源端子３０８を結ぶ信号線とは、半導体装置３０７の電源端子１０８の近傍にて短絡される。ボルテージフォロワの出力インピーダンスは極めて低いため、半導体装置３０７の電源端子３０８に与えられる電源電圧の変動は吸収され、したがって、電源電圧の安定化が図られることになる。
【０００４】
半導体ファンクションテストにおけるパターン動作時には、半導体検査装置（ＬＳＩテスタ）の電源ユニット３０１によって、半導体装置３０７の電源端子３０８の電圧変動を抑制し、安定した電源電圧の下で、テストパターン信号を入力し、期待値判定等を行なう（特許文献１参照）。
【０００５】
【特許文献１】特開２００１−４６９２号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
図６の構成では負帰還制御系を用いて電源電圧の変動を防止している。しかし、電源電圧の変動を抑制するためには、ループを何回も回す必要があり、ループ長が長いと、電圧変動を瞬時に抑制することがむずかしくなる。
【０００７】
一方、システムＬＳＩやメモリ回路のような大規模集積回路において、内部回路が動作すると（ここでは、例えば、ＣＭＯＳ回路を想定する）、スイッチング時に各ＣＭＯＳ素子に貫通電流が流れる。ＬＳＩの内部回路が一斉に動作を開始すると、各素子の貫通電流が合算され、結果的に、電源電圧ラインに瞬時に大きな電流が流れる。大電流の急激な変動は大きな電圧降下を生じさせ、電源ラインにおける電源電圧の揺れを引き起こす。
【０００８】
従来の負帰還制御系を利用した電源電圧の変動抑制手法では、負帰還制御系の動作が、その電源電圧の急激な変動に追従することができず、したがって、電源電圧の揺れを短期間に抑制することができなくなっている。すなわち、近年、電子デバイスの高集積化、高速化が飛躍的に増進し、これに伴い、電源電圧の低電圧化が進み、許容される電圧変動幅（電圧変動マージン）は、きわめて狭くなっている。このような状況下において、半導体検査時に、上述のような電源電圧の大きな変動が生じると、正確な検査（例えば、半導体デバイスの速度評価）をすることができなくなる。
【０００９】
図７は、検査開始時に、検査対象の半導体装置の内部回路が一斉に動作し、これにより消費電流量が大きく変動した場合に、電源電圧が急激に変動する様子を示す波形図である。図７において、参照符号３１０は、半導体装置の電源端子の電圧（電源電圧）であり、参照符号３１１は、半導体装置の電源端子に流れる電流である。
【００１０】
図７の下側に示すように、半導体装置の電源電流３１１が急激にステップ的に変動すると（時刻ｔ０）、これに応じて急激な電圧降下が生じ、半導体装置の電源電圧３１０に大きな変動ａが発生する。すなわち、時刻ｔ０において、電源電圧３１０が、レベル（ＬＶ１）からレベル（ＬＶ２）に急激に変化する。電源ラインには、寄生抵抗（Ｒ）、寄生抵抗（Ｃ）が存在するため、電源電圧の変動は微分波形（スパイク状）となり、その変動は、すぐには収束しない。このような電源電圧の変動下において、速度評価等の所定の検査を行っても、正確な検査結果を得ることはできない。
【００１１】
本発明は、半導体検査開始時において、電源電圧の変動の悪影響を排して、速度評価等の所定の検査を正確に行なうことを可能とすることを目的とする。
【課題を解決するための手段】
【００１２】
本発明の半導体装置の検査方法は、半導体検査装置から検査対象の半導体装置に電源電圧および動作クロックを供給するステップと、前記半導体検査装置から供給される電源電圧のレベルまたは前記半導体装置内部の電源電圧のレベルをモニタするステップと、前記電源電圧のレベルが許容レベルにある場合に、前記半導体検査装置による前記半導体装置の検査を開始するステップとを含む。
【００１３】
半導体検査装置（ＬＳＩテスタ）から、検査対象の半導体装置（ＬＳＩ）に電源電圧および動作クロックを供給して直ちにテストを行うのではなく、消費電流の変化に伴う電源電圧の変動をモニタし、その変動が落ち着いたことを検出してから、正式のテストを開始するようにしたものである。これにより、電源電圧の変動の影響を受けることなく、ＬＳＩの正確なテストを行うことができる。
【００１４】
本発明の半導体装置の検査システムは、半導体検査装置から供給される電源電圧のレベルまたは前記半導体装置内部の電源電圧のレベルをモニタする手段と、モニタされた電圧レベルが許容レベルにある場合に、前記半導体検査装置による前記半導体装置の検査の開始を可能とする手段とを備える。
【００１５】
ＬＳＩテスタから供給される電源電圧、あるいはＬＳＩ内部の電源電圧をモニタし、そのモニタ結果に基づいて、ＬＳＩのテストを可能とする（テストイネーブル状態とする）ことにより、電源電圧の変動の影響を受けることなく、ＬＳＩの正確なテストを行うことができる。
【００１６】
本発明の半導体装置は、半導体検査装置から供給される電源電圧のレベルまたは前記半導体装置内部の電源電圧のレベルをモニタする手段と、モニタされた電圧レベルが許容レベルにある場合に、前記半導体検査装置による前記半導体装置の検査の開始を可能とする手段とを備える。
【００１７】
電源電圧のモニタリング機能と、テストの実行を制御する機能とを半導体装置（ＬＳＩ）内に設けることにより、ＬＳＩテスタに負担をかけることなく、本発明の半導体装置の検査方法を実現することができる。
【発明の効果】
【００１８】
本発明によれば、検査開始時に生じる大きな電源電圧の変動による悪影響を排して、半導体装置の所定の検査を行うことが可能となる。したがって、高速化、高集積化により大電流を消費する半導体デバイス（システムＬＳＩや大規模メモリＬＳＩ等）の、正確な電圧特性の評価および安定した検査が実現される。
【発明を実施するための最良の形態】
【００１９】
（第１の実施形態）
図１は、本発明の半導体検査システムの主要な構成の一例を示すブロック図である。図示されるように、この検査システムは、検査対象のＬＳＩ（ＤＵＴ）１１０に、動作クロック（ＣＫ）と電源電圧（ＥＶ）を供給しつつ、ＬＳＩ１１０の電圧特性の評価、動作速度の評価等を行うＬＳＩテスタ１００と、電源電圧（ＥＶ）のモニタリングを実施する電源電圧モニタ回路１２０と、モニタリング結果（Ｓ１）に基づいてテストイネーブル信号（Ｓ２）を生成し、ＬＳＩテスタ１００によるＬＳＩ（ＤＵＴ）１１０のテストを許可するテストイネーブル回路１３０と、を有する。
【００２０】
検査開始直後（あるいは、動作クロック（ＣＫ）の周波数を切り換えるとき）には、検査対象のＬＳＩ（ＤＵＴ）における消費電流量が急激に変化し、これに起因して、ＬＳＩ１１０の電源電圧（ＬＳＩに供給される電源電圧、あるいは、その電源電圧に基づいてＬＳＩ内部で生成される電源電圧）の大きな変動が生じる。
【００２１】
図１の検査システムでは、電源電圧の大きな変動が予想されるタイミング（特に、検査開始直後）における、ＬＳＩテスタ１００から供給される電源電圧（ＥＶ）の変動をリアルタイムでモニタリングし、その電圧変動が大きい期間を避けてテストを開始することにより、電源電圧変動の悪影響を回避する。
【００２２】
図２は、検査開始時における電源電圧、電源ラインを流れる電流およびテストイネーブル信号の関係を示す波形図である。図２において、参照符号２０は、検査対象のＬＳＩ（ＤＵＴ）１１０の電源電圧を示し、参照符号２１は、電源ラインの電流の電流量を示し、参照符号２２は、テストイネーブル回路１３０が生成するイネーブル信号（Ｓ２）を示している。
【００２３】
動作開始時（時刻ｔ１）では、電源ラインを流れる電流の量が急激に変化し、大きな電圧降下が生じ、電源電圧２０が急激に低下する（変動幅ａ）。その後、電源電圧２０は、時間経過と共に徐々に復帰する。そして、時刻ｔ２において、検査可能電圧レベル（許容レベル）ＲＬＶに達する。
【００２４】
電源電圧モニタ回路１２０は、電源電圧２０の変動をリアルタイムでモニタリングし、モニタ結果を示す信号Ｓ１を、常時、テストイネーブル回路１３０に送っている。テストイネーブル回路１３０は、検査開始直後に電源電圧２０が急激に落ち込んだ後、電圧レベルが徐々に回復し、許容レベルＲＬＶを越え（時刻ｔ２）、そして、より好ましくは、電圧変動幅が、図２の上側に示される範囲ｂに収まるようになったことを検出し、その時点（時刻ｔ２以降（時刻ｔ２を含む）の時点）において、テストイネーブル信号Ｓ２のレベルを変化させ、テストイネーブル信号Ｓ２をアクティブとする。これにより、ＬＳＩテスタ１００による検査が可能となり、ＬＳＩテスタ１００からテストパターン（不図示）がＬＳＩ１１０に与えられ、ＬＳＩ１１０の検査が開始される。
【００２５】
このように、ＬＳＩの正式のテストを行うタイミングを遅らせ、電圧降下による電源電圧の変動が十分に縮小した時点からテストを開始することにより、正確なテストを行うことが可能となる。
【００２６】
（第２の実施形態）
図３は、本発明の半導体装置（ＬＳＩ）の主要な構成例を示すブロック図である。図３において、図１と同じ部分には、同じ参照符号を付している。図１の検査システムでは、モニタ回路やテストイネーブル回路を、ＬＳＩテスタおよび検査対象のＬＳＩの外に設けていたが、本実施形態では、それらの回路をＬＳＩの内部に搭載する。これにより、ＬＳＩテスタの負担が軽減される。また、ＬＳＩの内部で、電源電圧の変動を検出するため、電圧レベルを正確に検出することができる。
【００２７】
図３に示されるように、検査対象のＬＳＩ（ＤＵＴ）２００には、電源電圧モニタ回路２１０と、テストイネーブル回路２２０と、が搭載されている。図１と同様に、ＬＳＩ２００には、ＬＳＩテスタ１００から、電源電圧ＥＶおよび動作クロックＣＫが供給される。但し、それらの供給開始直後からテストを開始するのではなく、電源電圧の変動が収束した時点から、正式の検査を開始する。
【００２８】
電源電圧モニタ回路２１０は、電源電圧ＥＶのレベルをリアルタイムでモニタし、モニタ結果を示す信号Ｓ１を、テストイネーブル回路２２０に送る。テストイネーブル回路２２０は、電源電圧の変動が収束したのを検出し、その時点で、テストイネーブル信号Ｓ２をＬＳＩテスタ１００に送る。これにより、ＬＳＩテスタ１００によるテストが可能となり、ＬＳＩ２００についての正式のテストが開始される。
【００２９】
（第３の実施形態）
図４は、本発明の半導体検査システムの主要な構成の他の例を示すブロック図である。図４において、前掲の図と同じ部分には、同じ符号を付してある。本実施形態にかかる半導体検査システムの基本的構成は、図１とほとんど同じである。但し、本実施形態では、ＬＳＩテスタから供給される電源電圧を直にモニタするのではなく、検査対象のＬＳＩの内部の電源電圧を、そのＬＳＩに設けられた専用の「内部電源電圧モニタ端子」用いてモニタリングする。すなわち、「内部電源電圧モニタ端子」から内部電源電圧を外部に導出してモニタする構成を採用する。
【００３０】
ここで、「ＬＳＩの内部の電源電圧（内部電源電圧）」のレベルは、ＬＳＩテスタから供給される電源電圧（ＥＶ）と同じである場合もあり、また、ＬＳＩの内部においてレベル変換された結果、ＥＶとは異なる電圧レベルになっていることもある。
【００３１】
図４において、ＬＳＩ（ＤＵＴ）１１０には、内部電源電圧モニタ端子１１２が設けられている。内部電源電圧モニタ端子１１２は、ＬＳＩ１１０の内部の電源ライン（不図示）に接続されており、この内部電源電圧モニタ端子１１２を利用することで、内部電源ラインの電圧レベルをリアルタイムで監視することができるようになっている。図示されるように、この検査システムは、検査対象のＬＳＩ（ＤＵＴ）１１０に、動作クロック（ＣＫ）と電源電圧（ＥＶ）を供給しつつ、ＬＳＩ１１０の電圧特性の評価、動作速度の評価等を行うＬＳＩテスタ１００と、電源電圧（ＥＶ）のモニタリングを実施する電源電圧モニタ回路１２０と、モニタリング結果（Ｓ１）に基づいてテストイネーブル信号（Ｓ２）を生成し、ＬＳＩテスタ１００によるＬＳＩ（ＤＵＴ）１１０のテストを許可するテストイネーブル回路１３０とを有する。検査開始直後（あるいは、動作クロック（ＣＫ）の周波数を切り換えるとき）には、検査対象のＬＳＩ（ＤＵＴ）１１０における消費電流量が急激に変化し、これに起因して、ＬＳＩ１１０の内部における電源電圧の大きな変動が生じる。
【００３２】
図１の検査システムでは、電源電圧の大きな変動が予想される、検査開始直後における内部電源電圧の変動をリアルタイムでモニタリングし、電圧変動が大きい期間を避けてテストを開始することにより、内部電源電圧変動の悪影響を回避する。
【００３３】
図５は、検査開始時における電源電圧、内部電源ラインを流れる電流およびテストイネーブル信号の関係を示す波形図である。図５において、参照符号３０は、検査対象のＬＳＩ（ＤＵＴ）１１０の電源電圧を示し、参照符号３１は、電源ラインの電流の電流量を示し、参照符号３２は、テストイネーブル回路１３０が生成するイネーブル信号（Ｓ２）を示している。
【００３４】
動作開始時（時刻ｔ３）では、電源ラインを流れる電流の量が急激に変化し、大きな電圧降下が生じ、電源電圧２０が急激に低下する。その後、電源電圧２０は、時間経過と共に徐々に復帰する。そして、時刻ｔ４において、検査可能電圧レベル（許容レベル）ＲＬＶに達する。
【００３５】
電源電圧モニタ回路１２０は、電源電圧２０の変動をリアルタイムでモニタリングし、モニタ結果を示す信号Ｓ１を、常時、テストイネーブル回路１３０に送っている。テストイネーブル回路１３０は、検査開始直後に電源電圧２０が急激に落ち込んだ後、電圧レベルが徐々に回復し、許容レベルＲＬＶを越えた時点（時刻ｔ４）以降において、テストイネーブル信号Ｓ２のレベルを変化させ、テストイネーブル信号Ｓ２をアクティブとする。これにより、ＬＳＩテスタ１００による検査が可能となり、ＬＳＩテスタ１００からテストパターン（不図示）がＬＳＩ１１０に与えられ、ＬＳＩ１１０の検査が開始される。
【００３６】
このように、ＬＳＩの正式のテストを行うタイミングを遅らせ、電圧降下による電源電圧の変動が十分に縮小した時点からテストを開始することにより、正確なテストを行うことが可能となる。また、図４の実施形態では、ＬＳＩ１１０には、内部電源電圧をモニタするための端子１１２を設けるだけでよく、実現が容易である。
【００３７】
なお、上述の例では、ＬＳＩテスタと検査対象のＬＳＩは、分離されているが、ＬＳＩテスト回路をＬＳＩ自体に内蔵させた場合においても、本発明は適用が可能である。すなわち、ＬＳＩテスト回路を、ＢＩＳＴ（Built In Self Test）回路としてＬＳＩ内に搭載した、メモリＬＳＩやシステムＬＳＩにおいても、本発明を適用することができる。
【００３８】
この場合には、ＬＳＩ内部において内部電源電圧のレベルをモニタし、電源電圧の変動が収束したと判定された時点以降において、テストイネーブル信号をアクティブとし、ＢＩＳＴ回路によるテストを可能とする。
【００３９】
以上説明したように、本実施形態によれば、検査開始時に生じる大きな電源電圧の変動による悪影響を排することができ、したがって、高速化、高集積化により大電流を消費する半導体デバイス（システムＬＳＩや大規模メモリＬＳＩ等）の、正確な電圧特性の評価および安定した検査が実現される。
【産業上の利用可能性】
【００４０】
本発明は、検査開始時に生じる大きな電源電圧の変動による悪影響を排して、半導体装置の所定の検査を行うことが可能となるため、高速化、高集積化により大電流を消費する半導体デバイス（システムＬＳＩや大規模メモリＬＳＩ等）の、正確な電圧特性の評価および安定した検査を実現できるという効果を有し、半導体検査システム（ＬＳＩテスタやＢＩＳＴ回路を用いた検査システム）および半導体装置（システムＬＳＩや大規模メモリ等）として有用である。
【図面の簡単な説明】
【００４１】
【図１】本発明の半導体検査システムの主要な構成の一例を示すブロック図
【図２】検査開始時における電源電圧、電源ラインを流れる電流およびテストイネーブル信号の関係を示す波形図
【図３】本発明の半導体装置（ＬＳＩ）の主要な構成例を示すブロック図
【図４】本発明の半導体検査システムの主要な構成の他の例を示すブロック図
【図５】検査開始時における電源電圧、内部電源ラインを流れる電流およびテストイネーブル信号の関係を示す波形図
【図６】半導体検査装置（ＬＳＩテスタ）の電源ユニットの構成例を示すブロック図
【図７】検査開始時に、検査対象の半導体装置の内部回路が一斉に動作し、これにより消費電流量が大きく変動した場合に、電源電圧が急激に変動する様子を示す波形図
【符号の説明】
【００４２】
１００  ＬＳＩテスタ（半導体検査装置）
１１０  検査対象のＬＳＩ（ＤＵＴ）
１２０  電源電圧モニタ回路
１３０  テストイネーブル回路
【図１】
2005249394.tif 000003
【図２】
2005249394.tif 000004
【図３】
2005249394.tif 000005
【図４】
2005249394.tif 000006
【図５】
2005249394.tif 000007
【図６】
2005249394.tif 000008
【図７】
2005249394.tif 000009