(57)【要約】【課題】ＬＳＩテスターが持つ上限スピードを超えた周波数で、当該信号処理回路（記録データ生成回路等）のテストを行なえるようにした光ディスク記録再生装置の信号処理回路を提供する。【解決手段】光ディスクに対して、データの記録および再生を行う光ディスク記録再生装置の信号処理回路において、記録データ生成部からのEFM信号を（EFM信号出力）、当該信号処理回路内部でデータ再生部に受け渡し（CD-DSP９）、受け渡されたEFM信号に対して再生処理を行うことで、正しく記録データ生成が行えたか否かのテスト（「LSIテスターによって、Ｃ１エラー，Ｃ２エラーがないかどうか」）を行う構成（信号処理回路ＳＴ１）としてある。【選択図】図２
2005158107.tif 000002
【特許請求の範囲】
【請求項１】
光ディスクに対して、データの記録および再生を行う光ディスク記録再生装置の信号処理回路において、
記録データ生成部からのEFM信号を、当該信号処理回路内部でデータ再生部に受け渡し、受け渡されたEFM信号に対して再生処理を行うことで、正しく記録データ生成が行えたか否かのテストを行うことを特徴とする光ディスク記録再生装置の信号処理回路。
【請求項２】
請求項1記載の光ディスク記録再生装置の信号処理回路において、
前記記録データの元となるデータを入力する回路を備えたことを特徴とする光ディスク記録再生装置の信号処理回路。
【請求項３】
請求項1記載の光ディスク記録再生装置の信号処理回路において、
前記再生処理後のデータが正しいデータか否かを判定する回路を備えたことを特徴とする光ディスク記録再生装置の信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスク記録再生装置の信号処理回路に関し、特に、ＬＳＩテスターが持つ上限スピードを超えた周波数で、当該信号処理回路（記録データ生成回路等）のテストを行なえるようにした光ディスク記録再生装置の信号処理回路に関する。
【背景技術】
【０００２】
図６は、従来の光ディスク記録再生装置を例示するブロック図である。
この光ディスク記録再生装置１００は、CD-R/RW,DVD+R/RW,RW,DVD-R/RWの記録および再生が可能である。
【０００３】
図６に示すように、光ディスク記録再生装置１００は、光ディスク１０１、スピンドルモータ１０２、モータドライバ１０３、サーボコントローラ１０４、光ピックアップ１０５、リードアンプ１０６、CD/DVDデコーダ１０７、CD-ROM/DVDエラー訂正１０８、バッファマネージャ１０９、バッファRAM１１０、ATAPI/SCSIホストインターフェース１１１、D/Aコンバータ１１２、ATIP/ADIP/LPPデコーダ１１３、ライトクロックジェネレータ１１４、CD/DVDエンコーダ１１５、CD-ROM/DVD Parityエンコーダ１１６、レーザーコントロール回路１１７、CPU１１８、ROM１１９、RAM１２０を備えてなる。
【０００４】
光ディスク記録再生装置１００は、光ディスク１０１をスピンドルモータ１０２で回転駆動させる。スピンドルモータ１０２は、モータドライバ１０３とサーボコントローラ１０４により回転制御される。光ピックアップ１０５は、図示しない半導体レーザ、光学系、フォーカスアクチュエータ、トラックアクチュエータ、受光素子、ポジションセンサ等を内蔵しており、レーザ光を光ディスク１０１に照射する。
【０００５】
次に、光ディスク記録再生装置１００の動作を、光ディスク上のデータを読み出す「データ再生」の場合と、光ディスク上にデータを書き込む「データ記録」の場合に分けて説明する。データ再生は、図中、一点鎖線で示したデータ再生回路１００Ａが行なう。また、データ記録は、二点鎖線で示した記録データ生成回路１００Ｂが行なう。
【０００６】
「データ再生」は、光ピックアップ１０５で得られた再生信号をリードアンプ１０６で増幅し、２値化した後、CD/DVDデコーダ１０７に入力する。CD/DVDデコーダ１０７では、入力されたデータに対してCDフォーマットの場合はEFM復調、CIRC演算（デインターリブ、エラー訂正）を行い、DVDフォーマットの場合は8-16復調を行い、後段のCD-ROM/DVDエラー訂正１０８に入力する。
【０００７】
CD-ROM/DVDエラー訂正１０８は、入力されたデータを、バッファマネージャ１０９を介して随時バッファRAM１１０に格納するとともに、さらにデータの信頼性を高めるために、格納されたデータに対してエラー訂正処理を行う。この場合も、格納されたデータの読み出し、エラー訂正によるデータの書き戻し等のバッファRAM１１０とのデータの受け渡しは、バッファマネージャ１０９を介して行われる。
【０００８】
CD-ROM/DVDエラー訂正１０８により、エラー訂正処理が終了したデータは、ATAPI/SCSIホストインターフェース１１１により、バッファマネージャ１０９を介して読み出され、ホストへ転送される。
光ディスク上のデータが音楽データ(CD-DA)の場合は、CD/DVDデコーダ１０７から出力されたデータをD/Aコンバータ１１２に入力し、アナログのオーディオ信号として取り出す。
また、CD/DVDデコーダ１０７では、CDフォーマットの場合は、サブコードデータの処理も行い出力する。このサブコードデータから光ディスク上の時間情報を得ることができる。
【０００９】
また、「データ記録」は、光ピックアップ１０５を介して光ディスク上のWobble信号をATIP/ADIP/LPPデコーダ１１３に入力し、ATIP/ADIP/LPPデコーダ１１３にて同期信号および、時間情報・ID情報を復調生成する。ライトクロックジェネレータ１１４は、書き込みスピードに応じたチャネルクロックを生成する。CD/DVDエンコーダ１１５は、ATIP/ADIP/LPPデコーダ１１３から得られる情報により、正確な位置からの書き込みを可能にしている。
【００１０】
しかし、追記等で既にデータが書かれた領域のあとに書き込みを行う場合、Wobble信号の品質が悪く、ATIP/ADIP/LPPデコーダ１１３で正確な同期信号、時間情報、ID情報を生成できない場合がある。この場合は、先に説明したデータ再生時のサブコードシンク、サブコードデータ、ID情報により、位置合わせを行うことも可能にしている。
【００１１】
データ記録の際のデータは、ホストよりバッファマネージャ１０９を介してバッファRAM１１０へ転送される。CD-ROM/DVD Parityエンコーダ１１６は、バッファマネージャ１０９を介してバッファRAM１１０のデータを読み出し、エラー訂正コード、EDCコード、SYNCコード、ヘッダ情報、ID情報等を付加し、バッファRAM１１０へ書き戻す。
【００１２】
また、CD-ROM/DVD Parityエンコーダ１１６は、準備されたデータを、バッファマネージャ１０９を介してバッファRAM１１０から読み出し、CDフォーマットの場合は、CD/DVDエンコーダ１１５内のＣＩＲＣ演算用のＳＲＡＭ１１５ａに書き込む。CD/DVDエンコーダ１１５は、CDフォーマットの場合はCIRC演算用SRAM１１５ａ内のデータをCIRC演算し、エラー訂正コードの付加やインターリーブを行い、演算を終えたデータをEFM変調して出力する。
【００１３】
DVDフォーマットの場合は、8-16変調して出力する。CD/DVDエンコーダ１１５から出力されたデータは、レーザーコントロール回路１１７、光ピックアップ１０５を介して、光ディスク１０１に記録される。
CPU１１８は、データ再生、データ記録においてデータ再生、データ記録するために現在の状態を把握し、命令の発行等を行う。（例えば特許文献１）
【００１４】
ところで、前述のようにCIRC演算用SRAM１１５ａは、記録データ生成時において、回路（記録データ生成回路１００Ｂ）内部での演算用に用いられている。
このCIRC演算用SRAM１１５ａは、データ記録スピードに応じた動作スピードが要求される。例えば、48倍記録の場合を考えると、CIRC演算用SRAM１１５ａも48倍相当の約206MHzで動作する必要がある。
【特許文献１】特開２００３−０５９０５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、製品（光ディスク記録再生装置）出荷時に行うLSIテストにおいては、LSIテスターの上限周波数が決まっており、ＣＤ/ＤＶＤエンコーダ１１５を含む制御回路（記録データ生成回路１００Ｂ）を48倍速相当で動作させたテストは、行えていないのが現状である。
【００１６】
その理由は、次の通りである。即ち、現状の記録データ生成過程の製品出荷時でのテストは、LSIテスターよりクロックを供給し、動作条件やデータを入力し、それに応じて光ディスク記録再生装置１００の記録データ生成回路１００Ｂが動作し、EFM信号を出力する。
【００１７】
そのEFM出力を、LSIテスターが、正しいかどうかをクロック周波数に応じたタイミングで判定するため、LSIテスターの上限周波数を超えた周波数での動作テストは、行うことができないからである。
【００１８】
このような現状においては、LSIテスターの上限スピードを超えた周波数で動作した場合、CIRC演算用SRAM１１５ａの動作が異常になるような不具合や、記録データ生成回路１００Ｂにスピードマージンがなく誤動作するような不具合は、LSIテスターで選別することができていなかった。
【００１９】
本発明は上記の問題を解決すべくなされたものであり、ＬＳＩテスターが持つ上限スピードを超えた周波数で、当該信号処理回路（記録データ生成回路等）のテストを行なえるようにした光ディスク記録再生装置の信号処理回路の提供を目的とする。
【課題を解決するための手段】
【００２０】
この目的を達成するために請求項１記載の発明は、光ディスクに対して、データの記録および再生を行う光ディスク記録再生装置の信号処理回路において、
記録データ生成部からのEFM信号を（EFM信号出力）、当該信号処理回路内部でデータ再生部に受け渡し（CD-DSP９））、受け渡されたEFM信号に対して再生処理を行うことで、正しく記録データ生成が行えたか否かのテスト（「LSIテスターによって、Ｃ１エラー，Ｃ２エラーがないかどうか」）を行う構成（図２の信号処理回路ＳＴ１）としてある。
【００２１】
以上の構成を図示すると、例えば図１（Ａ），（Ｂ）、図２に示すようになる。この構成において、内蔵のSRAM（CIRC演算用SRAM６）を使用して生成した記録データ（EFMデータ）を、データ再生部へ回路内部で受け渡し、そのデータに対して再生処理を行う。
【００２２】
このようにすれば、信号処理回路ＳТ１は、LSIテスターからの初期設定情報を受け取るだけで、信号処理回路ＳТ１内部にあるPLL(図示省略)によって生成されたクロックによって記録データ生成を行い、そのデータに対して再生動作を行うことができ、LSIテスターの上限周波数制約を受けることなく、実動作スピードで動作し、異常かないかのテストを行うことができる。
【００２３】
また、請求項２記載の発明は、請求項1記載の光ディスク記録再生装置の信号処理回路において、
前記記録データの元となるデータを入力する回路（図３の入力データ生成部１０）を備えた構成（図３の信号処理回路ＳＴ２）としてある。
【００２４】
以上の構成を図示すると、例えば図３に示すようになる。前記請求項１では、内部PLLで生成するので、クロックの供給は必要ないが、記録データを生成する元になるデータ（実使用ではホストより入力されるデータ）を外部（製品出荷時のテストではLSIテスター）より供給しなければならない。
そこで、請求項２記載の発明は、信号処理回路ＳＴ２の内部に入力データ生成部１０を有し、その入力データ生成部１０よりデータを入力することで、外部からのデータ入力の必要がなくなる。
【００２５】
また、内蔵SRAMや信号処理回路は、ある特定のデータ・パターンを処理するときにだけ不具合を起こすような、その不具合にデータ依存性を持ったようなものがある。
そこで、入力データ生成部１０が入力するデータを任意設定可能とすることで、不具合にデータ依存性をもった内蔵SRAMや信号処理回路の製品出荷時でのテスト選別が可能となる。
【００２６】
また、請求項３記載の発明は、請求項1記載の光ディスク記録再生装置の信号処理回路において、
前記再生処理後のデータが正しいデータか否かを判定する回路を備えた構成（図５の信号処理回路ＳＴ４）としてある。
【００２７】
以上の構成を図示すると、例えば図５に示すようになる。
請求項１，２の発明では、テスト選別によって良品・不良品の判定はできるが、データのどの個所にエラーがあるのかは分からない。
【００２８】
そこで、本発明は、入力データに対応したCD-DSP９のエラー訂正後データの正しい値をデータ比較部１１に保持させ、判定させることで、請求項１，２では不可能であったエラーとなるデータ個所の特定ができる。
こうすることによってテスト選別だけでなく、エラー個所のデータに基づいた不良品の評価・解析を行うことができる。
【発明の効果】
【００２９】
請求項１記載の発明によれば、記録データ生成処理によって生成されたEFM信号に対してCD-DSPがデータ再生処理を行いC1エラー、C2エラーを外部から観測することによって、製品出荷時のLSIテスターによる選別においてLSIテスターからのクロック供給の必要がなくなり、本信号処理回路（信号処理回路ＳＴ１）を実使用されるスピードで動作させることができ、高周波数動作において不具合を起こすような内蔵SRAMや信号処理回路のテスト選別が可能になる。
【００３０】
請求項２記載の発明によれば、本信号処理回路（信号処理回路ＳＴ２）への入力データを内部の入力データ生成部より供給するため、外部からのデータ入力が必要なく、製品出荷時のLSIテスターによる選別においてLSIテスターの周波数上限制約を受けることなく、実使用されるスピードでのテスト選別が可能となる。
また、入力データを任意選択可能とすることでその不具合症状にデータ依存性を持っているような内蔵SRAMや信号処理回路のテスト選別に対応することができる。
【００３１】
請求項３記載の発明によれば、CD-DSPのエラー訂正後のデータと入力データに対応した正しいエラー訂正後のデータとを比較する部位を有することで、テスト選別だけでなく、エラー個所の特定が可能となり、不具合症状の評価・解析を行うことができる。
【発明を実施するための最良の形態】
【００３２】
［実施形態］
図１は、本発明を施す実施形態の基本構成およびデータ処理の流れを示す図であって、(Ａ)は記録データの生成処理時の場合、(Ｂ)はデータ再生処理時の場合である。なお、既に、図６において説明済みの部分とほぼ等しい機能を持つ場合は、図６における符号をカッコ内に示す（例えば、バッファ・マネージャー２（１０９））。
【００３３】
本実施形態の信号処理回路は、ホスト・インターフェース１（１１１）、バッファ・マネージャー２（１０９）、バッファRAM３（１１０）、セクタ・プロセッサー４（CD−ROM／DVD Parityエンコーダ１１６にほぼ等しい機能）、ＣＤ・インターフェース５、CIRC演算用SRAM６（１１５ａ）、ＣＤ・エンコーダー７（１１５）、ストラテジ８、CD-DSP９（CD／DVDデコーダ１０７にほぼ等しい機能）とを備えてなる。
【００３４】
記録データ生成処理の場合には、図１（Ａ）に示すように、ホスト（図示省略）から入力される記録データが、ホスト・インターフェース１よりバッファ・マネージャー２を介してバッファRAM３へ転送される。
セクタ・プロセッサー４は、バッファ・マネージャー２を介してバッファRAM３のデータを読み出し、エラー訂正コード，EDCコード，SYNCコード，ヘッダ情報，ID情報等を付加し、バッファRAM３へ書き戻す。
【００３５】
また、ＣＤ・インターフェース５は、セクタ・プロセッサー４が処理を終えたデータを、バッファ・マネージャー２を介してバッファRAM３から読み出し、CIRC演算用SRAM６に書きこむ。
ＣＤ・エンコーダー７は、CIRC演算用SRAM６内のデータをCIRC演算し、エラー訂正コードの付加やインターリーブを行い、演算を終えたデータをEFM変調してストラテジ８へ受け渡す。
ストラテジ８は、EFM信号に対して加工を施し、図示しないレーザーコントロール回路（図６の１１７）へ出力する。
【００３６】
データ再生処理の場合には、図１（Ｂ）に示すように、メディア（光ディスク）からの再生信号がCD-DSP９へ入力され、CD-DSP９は、入力されたデータに対してEFM復調，CIRC演算（デインターリーブ，エラー訂正）を行う。それらの処理後のデータを、ＣＤ・インターフェース５は、バッファ・マネージャー２を介してバッファRAM３へ格納し、格納されたデータに対してさらにデータの信頼性を高めるために、セクタ・プロセッサー４は、エラー訂正処理を行う。
【００３７】
この場合も格納されたデータの読み出し、エラー訂正によるデータの書き戻し等のバッファRAM３とのデータの受け渡しは、バッファ・マネージャー２を介して行われる。以上によってエラー訂正処理が終了したデータは、ホスト・インターフェース１により、バッファ・マネージャー２を介してホストへ転送される。
【００３８】
[請求項１について]
請求項１の発明を、図２を参照しつつ説明する。図２は、請求項１の発明を説明する信号処理回路ＳＴ１のブロック図である。
本発明は図１の構成（信号処理回路ＳＴ１）において、本来レーザーコントロール回路（図６の１１７）へ出力されるEFM信号をCD-DSP９へ受け渡し、CD-DSP９が、その信号に対してデータ再生処理を行うことを特徴とする。
【００３９】
本発明対象の信号処理回路ＳＴ１は、内部にデータ演算用にCIRC演算用SRAM６を有している。製品出荷時にはこの内蔵SRAM６をテストしなければならないが、このSRAM６のテストに関しては、SRAM周辺にテスト回路を備えることで、他の回路とは独立してテストすることが一般的である。
【００４０】
一般に、そのテスト回路は、直接外部ピンから内蔵SRAMへアクセスを可能にするためのものや、テスト回路より数種の固定パターンをSRAMへ書きこみテストするものなどがある。しかし、SRAMへのクロック供給や書きこみデータ入力及び出力データの正誤判定は、LSIテスターが行わなければならず、LSIテスターの周波数の上限値がSRAMテスト周波数の上限値となってしまう。
【００４１】
また、記録データ生成過程をテストする方法としては、LSIテスターよりクロック供給や動作条件の設定、および出力期待値を設定したファンクション・パターンを作成し、このファンクション・パターンによってテストを行うのが一般的である。このファンクション・パターンによるテストにおいても、LSIテスターの上限周波数による制約を受け、その上限を超えたテストは行うことができない。
【００４２】
一方、実使用においては、この内蔵SRAMはメディアへの記録スピードに応じたスピードで動作する必要がある。例えば、メディアへの記録スピードが48倍速である場合、内蔵SRAMは約206MHzでの動作が必要になる。しかし、現在のLSIテスターのテスト周波数上限値は、一般的なもので100MHz程度であり、実使用されるスピードでのテストがSRAMに対して行うことができない。
【００４３】
また、記録スピードが上がるにつれ、信号処理回路のスピードに対する動作マージンは減少するが、LSIテスターの制約上、実スピードでの信号処理回路のテストも行うことができない。その結果、実使用に近い高周波数において不具合を出してしまうような、スピードマージンのないSRAMや信号処理回路は高周波数でのテストが行えないために、不良選別することができずに良品として出荷されてしまう恐れがある。
【００４４】
そこで、本発明は内蔵SRAMを使用して生成した記録データをCD-DSPへ受け渡し、CD-DSPがその信号に対してデータ再生処理を行うことを特徴とする。
SRAMに欠陥があった場合や、信号処理回路に動作マージンがない場合は、適切な記録データを生成することができず、その正しく生成されなかった記録データに対してデータ再生処理をCD-DSPが行った場合には、CD-DSPがエラー訂正処理中においてエラーを発する。
【００４５】
このCD-DSPのエラー訂正におけるエラーは、CD-DSP内部のレジスタにその情報が書きこまれる。そして、このCD-DSPのエラー訂正のレジスタを外部より観測することで、SRAMや信号処理回路の正常な動作をテストすることができる。
また、LSIテスターは本信号処理回路に対して動作内容や条件の初期値を与え、その後はある任意時間、本信号処理回路を動作させた後に、CD-DSPのエラー訂正がエラーとなるかどうかを監視するだけでよく、ある決まったタイミングで本信号処理回路からの出力をLSIテスターが正誤判定する必要がない。
【００４６】
したがって、本信号処理回路は、内蔵するPLLが生成するクロックを基に動作することができ、LSIテスターからクロックの供給の必要がない。つまり、テスト対象の本信号処理回路および内蔵SRAMは、LSIテスターのテスト上限周波数の制約を受けることなく、高周波数つまり実使用スピードで動作することができ、実使用スピードでの本信号処理回路および内蔵SRAMの適切な動作をテストすることができる。
【００４７】
先に説明した基本構成（図１）において、記録データ生成処理によって最終的にストラテジ８によって、図示しないレーザーコントロール回路へ出力されるEFM信号をCD-DSP９へ受け渡し、CD-DSP９はその信号に対して、データ再生処理を行う。この際、記録データ生成処理過程において、内蔵するCIRC演算用SRAM６や信号処理回路に不具合があると、CD-DSP９へ正しくないEFM信号が受け渡されることになる。
【００４８】
その正しくないEFM信号に対してデータ再生処理をCD-DSP９が行うと、CD-DSP９はエラー訂正処理過程の中でC1エラー、もしくはC2エラーを発する。C1エラーとは、CD-DSP９が受け取ったEFM信号内にC1系列でエラー検出した結果であり、C2エラーとは、C1系列で訂正後のデータに対してC2系列で訂正した結果の誤訂正エラーである。
【００４９】
これらC1エラー、C2エラーは、CD-DSP９内部のレジスタに、その情報が格納される。実ドライブにおいては、ピックアップやメディア等の本信号処理回路以外の要因によってリード品質が低下した結果、C1エラー、C2エラーをCD-DSP９が発してしまうことはあるが、本発明の構成では、ストラテジ８が出力するEFM信号をCD-DSP９へ直接受け渡しているため、リード品質低下要因がなく、データ再生処理過程においてCD-DSP９がC1エラー、C2エラーを発した場合は、記録データ再生過程によって何らかの不具合が生じていることを示す。
【００５０】
この一連の過程を実スピード、例えば48倍速相当で行えば、LSIテスターの上限周波数の制約を受けて実現できなかった高周波数でのテストが可能となり、高周波数動作で不具合を出してしまうSRAMや信号処理回路の製品出荷時点での選別が可能となる。
【００５１】
[請求項２について]
請求項２は、請求項１に示した回路構成（図２）において、記録データの元となるデータを生成し入力する部位を有することを特徴とする。
請求項２の構成（信号処理回路ＳＴ２）を図３に示す。
実使用上は、記録データの元となるデータは、ホストよりホスト・インターフェース１を介して本信号処理回路（信号処理回路ＳＴ２）に入力される。このホストの代わりに入力データ生成部１０を設け、その入力データ生成部１０よりホスト・インターフェース１へデータを入力することで、制御回路外部からの入力データ供給の必要がなくなる。
【００５２】
また、入力データ生成部１０により生成される入力データは、インクリメント・データやデクリメント・データまた0,1の固定データ等を生成できるよう選択できるようにしても良い。その理由は、内蔵SRAMに不具合があった場合、それがスピードに依存している場合と、データに依存している場合とがあるからである。
【００５３】
そこで、本構成のようにデータの種類を選択可能な入力データ生成部１０を有することで、任意のデータ入力が可能となり、内蔵SRAMがデータに依存した不具合症状を持っていたとしても、製品出荷時におけるテスト選別が可能となる。
【００５４】
また、図３ではバッファRAM３が内蔵されている信号処理回路（信号処理回路ＳＴ２）での構成を示しているが、バッファRAMが内蔵されていない場合は、図４に示す構成にて本発明を実現できる。
【００５５】
図３の構成においては、入力データ生成部１０によって生成された入力データは、ホスト・インターフェース１へ入力されていたが、図４に示すように、ＣＤ・インターフェース５へ入力することで、図３のバッファRAM３を介さない記録データ生成処理を行うことができ、バッファRAM３を内蔵しない信号処理回路においても本発明が実現できる。
【００５６】
また、入力データ生成部からのデータ入力先をホスト・インターフェース１かＣＤ・インターフェース５かを選択できるようにしてもよい。
【００５７】
[請求項３について]
請求項３は、請求項１に示した回路構成において、CD-DSPがエラー訂正を終えたデータが、正しいかどうかを判定する部位を有することを特徴とする。
構成（信号処理回路ＳＴ４）を図５に示す。図５は、請求項２の説明の際に示した図３の構成（信号処理回路ＳＴ２）を元にして示している。
【００５８】
入力データ生成部１０より、ある任意の入力データが入力され、記録データが生成され、その後、CD-DSP９によってデータ再生処理過程におけるエラー訂正が行われるのであるが、そのCD-DSP９によってエラー訂正されたデータは、入力データに対応したものとなる。
【００５９】
例えば、入力データ生成部１０からの入力データがインクリメント・データであれば、それに一対一に対応したデータがCD-DSP９のエラー訂正後に現れることとなる。
そこで、図５に示すように、データ比較部１１を設け、CD-DSP９のエラー訂正後データを入力する。データ比較部１１は、入力データに一対一に対応したCD-DSP９のエラー訂正後の正しいデータを内部に保持しており、その保持データが、CD-DSP９から実際入力されるデータと同じか否かを判定する。
【００６０】
そして、保持データとCD-DSP９からの入力データとが同一であると判定できた場合は、正しく記録データが生成されたこととなり、また、同一でないと判定した場合は、記録データに何らかのエラーがある、つまり内蔵SRAMもしくは信号処理回路に何らかの不具合があることを示している。
この判定結果をデータ比較部１１は、内部のレジスタに保持する。製品出荷時のテストでは、LSIテスターから、この判定結果のレジスタ保持値を観測することにより、テスト選別が可能となる。
【００６１】
また、同一でないと判定する際に、CD-DSP９のエラー訂正後データとデータ比較部１１が保持している正しいデータとの差異部分を、外部から観測できるようにしても良い。違っているデータのアドレスとデータをデータ比較部１１のレジスタに保持し、それを外部から観測することで、製品出荷時のテスト選別だけでなく、エラー症状の評価・解析を行うことができるようになる。
【図面の簡単な説明】
【００６２】
【図１】本発明を施す実施形態の基本構成およびデータ処理の流れを示す図であって、(Ａ)は記録データの生成処理時の場合、(Ｂ)はデータ再生処理時の場合である。
【図２】請求項１の発明を説明するブロック図である。
【図３】請求項２の発明を説明するブロック図である。
【図４】バッファRAMを内蔵しない信号処理回路においても、請求項２の発明を実現可能なブロック図である。
【図５】請求項３の発明を説明するブロック図である。
【図６】従来の光ディスク記録再生装置のブロック図である。
【符号の説明】
【００６３】
ＳＴ１〜ＳＴ４  信号処理回路
１  ホスト・インターフェース
２  バッファ・マネージャー
３  バッファRAM
４  セクタ・プロセッサー
５  ＣＤ・インターフェース
６  CIRC演算用SRAM
７  ＣＤ・エンコーダー
８  ストラテジ
９  CD-DSP
１０  入力データ生成部
１１  データ比較部
１００  従来の光ディスク記録再生装置
１００Ａ  データ再生回路
１００Ｂ  記録データ生成回路
１０１  光ディスク
１０２  スピンドルモータ
１０３  モータドライバ
１０４  サーボコントローラ
１０５  光ピックアップ
１０６  リードアンプ
１０７  CD/DVDデコーダ
１０８  CD-ROM/DVDエラー訂正
１０９  バッファマネージャ
１１０  バッファRAM
１１１  ATAPI/SCSIホストインターフェース
１１２  D/Aコンバータ
１１３  ATIP/ADIP/LPPデコーダ
１１４  ライトクロックジェネレータ
１１５  CD/DVDエンコーダ
１１６  CD-ROM/DVD Parityエンコーダ
１１７  レーザーコントロール回路
１１８  CPU
１１９  ROM
１２０  RAM１２０
【図１】
2005158107.tif 000003
【図２】
2005158107.tif 000004
【図３】
2005158107.tif 000005
【図４】
2005158107.tif 000006
【図５】
2005158107.tif 000007
【図６】
2005158107.tif 000008