(57)【要約】【課題】  短時間で高精度のＰＲＭＬ解析を行うことができ、ＰＲクラスやＣＬＯＣＫ周期の変更に柔軟に対応できる自由度を備えたディスク信号解析装置を提供すること。【解決手段】  少なくとも2値以上で記録されたディスク信号の解析評価に用いるディスク信号解析装置であって、  ＲＦ信号を量子化するためのＣＬＯＣＫ信号のＲＦ信号との位相差を、ＣＬＯＣＫ信号の周期内における量子化されたＲＦ信号のスライスレベル前後のサンプル点の位相量累積値が等しくなる最適値に制御する位相制御手段を設けたもの。【選択図】                    図１
2005108389.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも2値以上で記録されたディスク信号の解析評価に用いるディスク信号解析装置であって、
ＲＦ信号を量子化するためのＣＬＯＣＫ信号のＲＦ信号との位相差を、ＣＬＯＣＫ信号の周期内における量子化されたＲＦ信号のスライスレベル前後のサンプル点の位相量累積値が等しくなる最適値に制御する位相制御手段を設けたことを特徴とするディスク信号解析装置。
【請求項２】
前記位相制御手段は、
量子化されたＲＦ信号のスライスレベル前後のサンプル点における位相量を累積する位相検出手段と、
この位相検出手段で検出された位相量累積値を格納する位相メモリと、
入力ＲＦ信号の波形応答特性データを格納するＰＲクラスメモリと、
入力ＣＬＯＣＫ信号の周期データを格納する周期メモリと、
これら位相量累積値とＰＲと周期データに基づき調整すべき所定の遅延量を決定する位相調整手段、
とで構成されたことを特徴とする請求項１記載のディスク信号解析装置。
【請求項３】
前記位相検出手段は、量子化されたＲＦ信号の上下限値の中点をスライスレベルとすることを特徴とする請求項２記載のディスク信号解析装置。
【請求項４】
前記位相調整手段は、二分検索アルゴリズムを用いることを特徴とする請求項２記載のディスク信号解析装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディスク信号解析装置に関し、詳しくは、ＤＶＤや次世代記録メディアなどのＰＲＭＬ(Partial  Response  Maximum  Ｌikelihood)信号処理機能が搭載された高密度光ディスク信号をはじめとする少なくとも2値以上で記録されたディスク信号の解析評価に用いるディスク信号解析装置に関するものである。
【背景技術】
【０００２】
特許文献１には、少なくとも2値以上で記録されたディスク信号の解析評価に用いるディスク信号解析装置の技術が開示されている。
【０００３】
しかし、特許文献１には、本発明のように、ヘッドからの読み取り信号（以下ＲＦ信号という）とそのＲＦ信号に同期したサンプリングクロック信号（以下ＣＬＯＣＫ信号という）との位相を最適に自動調整することに関する言及はない。
【０００４】
【特許文献１】特開２００３−２０３４２９
【０００５】
ＰＲＭＬ信号処理は高密度化を図る再生信号処理方法の一つであって、符合間干渉を意図的に与える方法によって波形を整えるＰＲ方式と、データ間に相関をもたせて記録したデータの列から最も確からしいデータ列を検出するＭＬ方式を採用したデータチャンネル技術である。
【０００６】
磁気ディスクや光ディスクにおいて、ＭＲヘッドまたは光ピックアップで検知した信号だけではデータかノイズかの判断が困難である。そこで、この判断を的確に行うために、ＰＲＭＬ信号処理を使う。すなわち、記録された符号は、常に前に書き込まれた符号の影響を受ける。そこで、ＰＲＭＬ信号処理ではこの符号間干渉を利用し、データを再生する時に再生歪を修正する波形等化方式（ＰＲ方式）と、再生したデータの間に相互関係がある時に最も的確な符号を検出する方式（ＭＬ方式）とを組み合わせて用いる。磁気ディスク装置だけでなく、光ディスク装置や映像記録用のVTR等でも注目されている。
【０００７】
図7は従来のディスク信号解析装置として用いられているＰＲＭＬアナライザの一例を示すブロック図である。ＲＦ信号入力回路１はＲＦ信号のレベル調整を行う回路であり、入力インピーダンス、入力カップリング、ＡＧＣ、アナログフィルタなどで構成されている。ＲＦ信号入力回路１に入力されるＲＦ信号は、内部のアナログフィルタによって、想定した応答波形となるように波形等化が行われる。以下の動作説明では、ディスク上に１−７変調で記録された信号を、ヘッドで読み取ることとする。
【０００８】
ＣＬＯＣＫ信号入力回路２は、入力インピーダンス、入力カップリングなどで構成される。遅延回路３はＣＬＯＣＫ信号を設定した時間量だけ遅延させる回路であり、プログラマブルディレイラインなどで構成される。
【０００９】
Ａ／Ｄ変換回路４は、ＲＦ信号をＣＬＯＣＫ信号のタイミングで量子化する。波形メモリ５は、Ａ／Ｄ変換回路４で変換されたデジタル電圧値を記憶するものであり、通常デジタル電圧値がトリガ電圧に達した時点で波形メモリ５に展開されるが、この構成については省略する。
【００１０】
遅延量設定手段６は遅延回路３の遅延量を設定するものであり、例えばキーボードを用いる。
【００１１】
ＦＩＲフィルタ７はデジタル変換された電圧値を理想等化波形に近づくようにフィルタリングするものであり、固定型と適応型がある。
【００１２】
例えばＰＲ等化はＡ／Ｄ変換回路４から出力されるデジタル信号波形を電圧振幅方向に分離整形するものであり、図8に示すようなＮ次デジタルトランスバーサルフィルタで構成される。なおＰＲは、Partial  Responseの頭文字を表わしている。図8において、ａｋは入力系列の信号、ｇ０〜ｇｎ−１はフィルタのタップ係数、ｃｋは出力系列の信号、Ｄは遅延素子、Ｘは重み係数乗算器、Σは加算器である。
【００１３】
図9および図10を用い、図8に示したＮ次デジタルトランスバーサルフィルタの動作について説明する。なお説明を簡単にするためにＰＲクラス１と呼ばれるＰＲ(1,1)を用いるものとする。
【００１４】
図9はＰＲ(1,1)の符号化器のブロック図であり、Ｄは遅延素子、＋は加算器である。
【００１５】
図10はＰＲ(1,1)の状態遷移図である。S0は図9の遅延素子Ｄの状態が０の場合を示し、S1は１の場合を示す。矢印は遷移方向を示し、矢印横のａ／ｂは入力／出力を意味する。ただし、出力レベルは−1〜1の範囲に正規化してある。
【００１６】
ビタビ復号手段８は、ＦＩＲフィルタ７で等化された波形を、所望の等化波形モデルの復号ルール（今回の例ではＰＲ（１２１））に基づき２値に復号するものである。
【００１７】
図11はビタビ復号のトレリス線図である。図11において、矢印は状態遷移を示し、矢印横の数値は入力値と理想値との距離の２乗値（以後ブランチメトリックという）である。○印はデータのビット位置を示し、ビット位置上下の２段の数値は各パスのブランチメトリックの積算値である。S0において、上段がS0→S0、下段がS1→S0となり、S1において、上段がS0→S1、下段がS1→S1となる。取消線がついている数値はビタビ復号の過程で消されたパスを示し、ビタビアルゴリズムにおいては生き残ったパス（太線矢印）を復号パスとして採択する。ビタビアルゴリズムについては一般的であるので、詳細な説明は省略する。
【００１８】
表示制御手段９は、波形メモリ５に取り込まれた波形データを、アナライザ本体１の図示しないＣＲＴや液晶モニタなどの画面に表示出力する。
【００１９】
ところで、図7の構成において、ＲＦ信号とＣＬＯＣＫ信号の位相関係がずれると、解析処理結果に大きな影響を及ぼす。図12はＲＦ信号とＣＬＯＣＫ信号の位相差が合っている場合のサンプリング点と振幅ヒストグラムを示し、図13はＲＦ信号とＣＬＯＣＫ信号の位相差がずれている場合のサンプリング点と振幅ヒストグラムを示している。すなわち、ＲＦ信号とＣＬＯＣＫ信号の位相関係がずれると、正確な振幅ヒストグラムが得られなくなってしまう。
【００２０】
このようなＲＦ信号とＣＬＯＣＫ信号の位相差は、装置内部のケーブル長や入力回路での遅延によって発生する。そこで、図7の装置では、ＲＦ信号とＣＬＯＣＫ信号の位相差に対応した遅延時間を遅延量設定手段６により遅延回路３に設定し、位相差が零になるように補償する。
【００２１】
図14は図7の動作の流れを示すフローチャートである。初回は遅延量設定手段６で遅延回路３に何も設定しないデフォルトの位相差とするが、２回目からは遅延量設定手段６により遅延回路３に設定した遅延時間の位相差とする（ステップＡ）。この状態でＲＦ信号およびＣＬＯＣＫ信号を入力すると、ＣＬＯＣＫ信号は遅延回路３のデフォルト時間で遅延され（ステップＢ）、その信号エッジでＲＦ信号をサンプリングして、Ａ／Ｄ変換回路４でデジタル電圧値に変換される（ステップＣ）。
【００２２】
ここで、ＲＦ信号とＣＬＯＣＫ信号の位相が合っている場合、１−７変調でＰＲ（１２１）で等化された信号は、理想的には図12のように４レベル（１−７変調の符号規則から５段階の真ん中のレベルない）でサンプリングされる。しかし、位相がずれている場合、図13のように理想レベル位置の中間あたりでサンプリングしてしまい、どちらのレベルに属するか判断できず復号エラーの原因となる。
【００２３】
表示制御手段９は、波形メモリ５のデータから振幅レベルのヒストグラムを作成して表示出力する（ステップＤ）。そして、オペレータは、振幅レベルヒストグラムが図12のように正しく分離しているか否かを判断する（ステップＥ）。
【００２４】
オペレータは、ヒストグラム表示が図13に示すように正しく４値に分離されていない場合には、図12のような正しい分離波形になるまで、手動により遅延量設定手段６を操作してＣＬＯＣＫ位相の遅延量を変化させて再測定し分離波形を判断するという手順を繰り返す（ステップＡ〜Ｅ）。
【００２５】
このようにして図12のような正しく分離された振幅レベルヒストグラムが得られるようになると、位相差は正しく設定されたことになる。そして、以後は正しく調整された位相の下で、ＦＩＲフィルタ７による波形等化処理を行った後（ステップＦ）、ビタビ復号回路１８でビタビ復号を行い（ステップＧ）、さらに波形の解析とデータ解析を行う（ステップＨ）。
【発明の開示】
【発明が解決しようとする課題】
【００２６】
しかし、従来の装置における位相差調整は、オペレータがヒストグラム波形を見ながら手動で遅延量設定手段６を操作することにより遅延時間の変更調整を行うため、かなりの作業工数がかかり、またオペレータの主観で判断していたため最適位相に合わせられない場合もあった。
【００２７】
また、信号のノイズが大きい場合や、複雑なＰＲクラス（７値や９値）になると、手動で最適位相値に合わせることは困難を極めた。
【００２８】
そして、これらの阻害要因によって最適位相値に合わせられない場合には、等化波形と理想値の誤差が大きくなり、正しくＰＲＭＬの解析が行えないことになる。
【００２９】
本発明は、このような従来の問題点を解決するものであり、その目的は、短時間で高精度のＰＲＭＬ解析を行うことができ、ＰＲクラスやＣＬＯＣＫ周期の変更に柔軟に対応できる自由度を備えたディスク信号解析装置を提供することにある。
【課題を解決するための手段】
【００３０】
このような課題を達成するために、本発明のうち請求項１記載の発明は、
少なくとも2値以上で記録されたディスク信号の解析評価に用いるディスク信号解析装置であって、
ＲＦ信号を量子化するためのＣＬＯＣＫ信号のＲＦ信号との位相差を、ＣＬＯＣＫ信号の周期内における量子化されたＲＦ信号のスライスレベル前後のサンプル点の位相量累積値が等しくなる最適値に制御する位相制御手段を設けたことを特徴とする。
【００３１】
請求項２記載の発明は、請求項１記載のディスク信号解析装置において、
前記位相制御手段は、
量子化されたＲＦ信号のスライスレベル前後のサンプル点における位相量を累積する位相検出手段と、
この位相検出手段で検出された位相量累積値を格納する位相メモリと、
入力ＲＦ信号の波形応答特性データを格納するＰＲクラスメモリと、
入力ＣＬＯＣＫ信号の周期データを格納する周期メモリと、
これら位相量累積値とＰＲと周期データに基づき調整すべき所定の遅延量を決定する位相調整手段、
とで構成されたことを特徴とする。
【００３２】
請求項３記載の発明は、請求項２記載のディスク信号解析装置において、
前記位相検出手段は、量子化されたＲＦ信号の上下限値の中点をスライスレベルとすることを特徴とする。
【００３３】
請求項４記載の発明は、請求項２記載のディスク信号解析装置において、
前記位相調整手段は、二分検索アルゴリズムを用いることを特徴とする。
【発明の効果】
【００３４】
本発明によれば、最適位相への自動調整が行えるため、煩わしい手動の位相調整が不要で、短時間で精度の高いＰＲＭＬ解析が可能となる。
【００３５】
また、ＰＲクラス、ＣＬＯＣＫ周期が変わった場合でも、それに応じたアルゴリズムで調整可能なため、自由度のあるアナライザの提供が可能となる。
【発明を実施するための最良の形態】
【００３６】
以下、本発明を図面を用いて詳細に説明する。図1は本発明の一実施例を示すブロック図であり、図7と共通する部分には同一の符号を付けている。図1と図7の異なる点は、図7の遅延量設定手段６の代わりに、図1では点線で囲んだ位相制御回路ブロック１０を追加したことである。
【００３７】
追加した位相制御回路ブロック１０において、位相検出手段１１は波形メモリ５に取り込まれている電圧値から上下限点と中点（以後スライスレベルという）を検出し、スライスレベル前後のサンプル点位相量を累積する。
【００３８】
位相メモリ１２は、位相検出手段１１で検出されたスライスレベル前後のサンプル点における累積位相量を保持する。
【００３９】
ＰＲクラスメモリ１３は、入力ＲＦ信号のターゲットとなる波形応答特性データを格納するものであり、この実施例ではＰＲ（１２１）がユーザにより設定されている。
【００４０】
周期メモリ１４は、入力ＣＬＯＣＫ信号の周期データを格納するものであり、この実施例では15.15nsecがユーザにより設定されている。
【００４１】
位相調整手段１５は、所定の遅延量を遅延回路３に設定するものであり、位相メモリ１２のスライスレベル前後のサンプル点における累積位相量と、ＰＲクラスメモリ１３のＰＲ（１２１）と、周期メモリ１４の周期データ（本実施例の場合15.15nsec）から、調整すべき所定の遅延量を決定する。
【００４２】
図2は、図1の動作の流れを説明するフローチャートである。
はじめに、周期メモリ１４に入力ＣＬＯＣＫ信号の周期＝15.15nsecを設定し、ＰＲクラスメモリ１３にＰＲ（１２１）を設定する（ステップａ）。このとき、遅延回路３の遅延量は初期状態なので、0nsec（可変遅延量の中心を仮想的に0とする）設定されているものとする。
【００４３】
ＲＦ信号とＣＬＯＣＫ信号を入力することによりＲＦ入力回路１とＣＬＯＣＫ入力回路２によって所定の信号調整が行われ、測定が行われる（ステップｂ）。ＣＬＯＣＫ信号は遅延回路３で0nsec遅延され、その信号エッジでＲＦ信号がサンプリングされ、Ａ／Ｄ変換回路４でデジタル電圧値に変換されて波形メモリ５に取り込まれる（ステップｃ）。
【００４４】
位相検出手段１１は、波形メモリ５の電圧値データから図3に示す電圧レベルの上限と下限を検出し、その中点となるスライスレベル点を算出する（ステップｄ）。そして、図4に示すように、このスライスレベル前後のサンプル点を、前位相、後位相の累積値として積算し、この累積位相量を位相メモリ１２に格納する（ステップｅ）。
【００４５】
位相調整手段１５は、位相メモリ１２内のスライスレベルの前位相、後位相それぞれの累積位相量から、次のような規則で遅延量を調整する。まず、遅れ位相か否かを判断する（ステップｆ）。そして、図4(b)のようにΣ前位相＞Σ後位相であればＣＬＯＣＫ信号の位相が進んでいることになるので遅延量を増やし、図4(c)のようにΣ前位相＜Σ後位相であればＣＬＯＣＫ信号の位相が遅れていることになるので遅延量を減らす（ステップｇ）。１−７変調信号でＰＲ（１２１）の場合、従来例の図9に示すように、サンプリング点は真ん中が抜けた４値レベルをとる。従って、最適な位相のとき、図4(a)のように、スライスレベルに対しΣ前位相＝Σ後位相となる。
【００４６】
位相調整手段１５の調整にあたっては、周知の二分検索アルゴリズムを用いる。具体的には、図5に示すように開始点を0nsecとして、左右に設定周期(＝15.15nsec)の半周期(＝7.575nsec)を振り分け、進み位相であれば１／４周期(＝3.7875nsec)遅延量を増やし、遅れ位相であれば１／４周期遅延量を減らす。そして、調整された遅延量で再測定を行い、スライスレベル検出、前後位相累積値を積算する（ステップｈ，ｂ−ｅ）。以後の遅延量の調整は、上記の規則と二分検索アルゴリズムで1/2を繰り返して収束点に追い込む。
【００４７】
例えば遅延回路３のディレイラインの分解能が10psecの場合、15.15nsec/10psec＝1515＜211なので、１１回の繰り返し測定で収束することになり、一連の検索を終了する。最適値の収束条件として、ＣＬＯＣＫ信号の１周期範囲内での検索が必要なため、周期メモリ５０９へのＣＬＯＣＫ周期設定は必要である。
【００４８】
表示制御手段９は、最終的な遅延量で測定されたデータに基づきレベルヒストグラムを作成して表示出力するが、従来例の図10に示すようなきれいに分離されたヒストグラムを得ることができる（ステップｉ）。
【００４９】
以降は従来例と同様、さらに理想等化波形に近づけるようにＦＩＲフィルタ７でフィルタリグ処理が行われた後（ステップｊ）、ビタビ復号手段８でビタビ復号が行われ（ステップｋ）、波形解析、データ解析が可能となる（ステップｌ）。
【００５０】
図6は、遅延量を−20nsec〜20nsecまで変化させたときの、スライスレベル前後のサンプリング点における位相累積量を表している。図6(a)のＰＲ（１２１）においては、前後位相の累積量が一致する遅延量が3.3nsecと−12.8nsecが最適位相点であることが分かる。図6(b)はＰＲ（１２２１）の場合であるが、７値レベルの真ん中にサンプリング点が存在するため、スライスレベル前後の位相累積量が急峻に逆転する遅延量−9.8nsecと8.5nsecが、最適位相点となる。従って、位相調整手段１５は、ＰＲクラスメモリ１３に設定されたＰＲクラスに応じた調整アルゴリズムで最適位相に自動調整する機能を持っている。
【００５１】
本発明によれば、最適位相に自動調整できるため、短時間で高精度のＰＲＭＬ解析が可能となる。
【００５２】
また、ＰＲクラスやＣＬＯＣＫ周期の変更に対しては、それらに応じてアルゴリズムを調整することが可能であり、自由度の高いディスク信号解析装置が実現できる。
【００５３】
なお、上記実施例では、対称波形の例について説明したが、非対称波形についても調整アルゴリズムを変更することによって対応が可能である。
【図面の簡単な説明】
【００５４】
【図１】本発明の一実施例を示すブロック図である。
【図２】図1の動作の流れを説明するフローチャートである。
【図３】スライスレベルの説明図である。
【図４】遅延量の調整説明図である。
【図５】二分検索アルゴリズムの説明図である。
【図６】スライスレベル前後のサンプリング点における位相累積量の説明図である。
【図７】従来のディスク信号解析装置として用いられているＰＲＭＬアナライザの一例を示すブロック図である。
【図８】Ｎ次デジタルトランスバーサルフィルタの構成例図である。
【図９】ＰＲ(1,1)の符号化器のブロック図である。
【図１０】ＰＲ(1,1)の状態遷移図である。
【図１１】ビタビ復号のトレリス線図である。
【図１２】ＲＦ信号とＣＬＯＣＫ信号の位相差が合っている場合のサンプリング点と振幅ヒストグラムの説明図である。
【図１３】ＲＦ信号とＣＬＯＣＫ信号の位相差がずれている場合のサンプリング点と振幅ヒストグラムの説明図である。
【図１４】図7の動作の流れを説明するフローチャートである。
【符号の説明】
【００５５】
1  ＲＦ信号入力回路
2  ＣＬＯＣＫ信号入力回路
3  遅延回路
4  Ａ／Ｄ変換回路
5  波形メモリ
7  ＦＩＲフィルター
8  ビタビ復号手段
9  表示制御手段
10  位相制御回路ブロック
11  位相検出手段
12  位相メモリ
13  ＰＲクラスメモリ
14  周期メモリ
15  位相調整手段
【図１】
2005108389.tif 000003
【図２】
2005108389.tif 000004
【図３】
2005108389.tif 000005
【図４】
2005108389.tif 000006
【図５】
2005108389.tif 000007
【図６】
2005108389.tif 000008
【図７】
2005108389.tif 000009
【図８】
2005108389.tif 000010
【図９】
2005108389.tif 000011
【図１０】
2005108389.tif 000012
【図１１】
2005108389.tif 000013
【図１２】
2005108389.tif 000014
【図１３】
2005108389.tif 000015
【図１４】
2005108389.tif 000016