(57)【要約】【課題】差動入力電圧に対する線形性が良好な可変ゲイン型の差動増幅回路を提供する。【解決手段】この差動増幅回路は、第１の差動ＭＯＳトランジスタＭ１、第２の差動ＭＯＳトランジスタＭ２と、第１の差動ＭＯＳトランジスタＭ１のソースに接続された第１の定電流源１１、第２の差動ＭＯＳトランジスタＭ２のソースに接続された第２の定電流源１２と、第１の差動ＭＯＳトランジスタＭ１と第２の差動ＭＯＳトランジスタＭ２のソース間に接続された、可変抵抗素子２０とを備える。この可変抵抗素子２０は、直流制御電圧ＶＣＮＴがオペアンプ１６を通してそれぞれのゲートに共通に印加され、直列接続された１２個のＰチャネル型ＭＯＳトランジスタＭ３〜Ｍ１４から成る。【選択図】図１
2005354558.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の差動トランジスタと、前記第１の差動トランジスタの電流経路に接続された第１の定電流源と、前記第２の差動トランジスタの電流経路に接続された第２の定電流源と、前記第１の差動トランジスタと前記第２の差動トランジスタの間に接続された可変抵抗素子と、を備え、前記可変抵抗素子は、直流制御電圧がそれぞれのゲートに共通に印加され、直列接続された複数のＭＯＳトランジスタから成ることを特徴とする差動増幅回路。
【請求項２】
前記第１及び第２の差動トランジスタはＭＯＳトランジスタで構成されることを特徴とする請求項１に記載の差動増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、差動増幅回路に関し、特にＭＯＳトランジスタを用いて構成される差動増幅回路に関する。
【背景技術】
【０００２】
従来、差動増幅回路の一種として、差動入力型の演算トランスコンダクタンス増幅回路（Operational Transconductance Amplifier Circuit、以下ＯＴＡ回路と称する）が知られている。図３は基本的なＯＴＡ回路の回路図である。
【０００３】
このＯＴＡ回路は第１の差動ＭＯＳトランジスタＭ１、第２の差動ＭＯＳトランジスタＭ２と、第１の差動ＭＯＳトランジスタＭ１のソースに接続された第１の定電流源１（定電流値Ｉ０）、第２の差動ＭＯＳトランジスタＭ２のソースに接続された第２の定電流源２（定電流値Ｉ０）と、第１の差動ＭＯＳトランジスタＭ１と第２の差動ＭＯＳトランジスタＭ２のソース間に接続された抵抗値Ｒｓを有する抵抗素子３（フローティング抵抗とも呼ばれる）とを備えている。
【０００４】
第１の差動ＭＯＳトランジスタＭ１のゲートには第１の差動入力電圧ＶＩＮＰが印加され、第２の差動ＭＯＳトランジスタＭ２のゲートには第２の差動入力電圧ＶＩＮＮが印加される。第１の差動入力信号ＶＩＮＰと第２の差動入力電圧ＶＩＮＮとは、コモン電位ＶＣＭを基準として互いに逆相の電圧である。
【０００５】
いま、第１の差動ＭＯＳトランジスタＭ１及び第２の差動ＭＯＳトランジスタＭ２が飽和領域で動作するものとし、差動入力電圧がΔＶだけ変化したとすると、ＶＩＮＰ＝ＶＣＭ＋ΔＶ、ＶＩＮＮ＝ＶＣＭ−ΔＶで表される。
【０００６】
また、第１の差動ＭＯＳトランジスタＭ１のソース電位をＶ１、第２の差動ＭＯＳトランジスタＭ２のソース電位をＶ２とすると、Ｖ１＝Ｖ０＋ΔＶ、Ｖ２＝Ｖ０−ΔＶとなる。このＶ１，Ｖ２の電位差２ΔＶによって抵抗素子３には電流ＩＲが流れる。ここで電流ＩＲは、ＩＲ＝２ΔＶ／Ｒｓで表される。従って、第１の差動ＭＯＳトランジスタＭ１のドレインである第１の出力端子４から第１の出力電流Ｉ０−ＩＲが得られ、第２の差動ＭＯＳトランジスタＭ２のドレインである第２の出力端子５から第２の出力電流Ｉ０＋ＩＲが得られる。
【０００７】
このＯＴＡ回路の抵抗素子３は、図４のＯＴＡ回路に示すように、第１の差動ＭＯＳトランジスタＭ１と第２の差動ＭＯＳトランジスタＭ２の間に並列接続された２つのＭＯＳトランジスタＭ３，Ｍ４で構成することができる。図４のＯＴＡ回路では、差動入力電圧に対する抵抗素子３の線形性を保つために、ＭＯＳトランジスタＭ３のゲートに第２の差動入力電圧ＶＩＮＮが印加され、ＭＯＳトランジスタＭ４のゲートに第１の差動入力電圧ＶＩＮＰが印加されている。
【０００８】
ＯＴＡ回路については例えば、特許文献１，２に記載されている。
【特許文献１】特開平５−２５９７６１号公報
【特許文献２】特開平１１−２１４９３５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
ところで、図４のＯＴＡ回路を可変ゲイン増幅回路（Variable Gain Amplifier Circuit）に応用するには、抵抗素子３を可変抵抗素子で構成する必要がある。そこで、図５の回路に示すように、直流制御電圧ＶＣＮＴをオペアンプ６を通してＭＯＳトランジスタＭ３，４のゲートに印加するとともに、第１の差動入力信号ＶＩＮＰと第２の差動入力電圧ＶＩＮＮのＡＣ成分を、コンデンサと抵抗で構成されるハイパスフィルタ回路７，８を通してあるＤＣ成分に移し変える必要がある。このＤＣ成分がＭＯＳトランジスタＭ３，Ｍ４の線形性を保つ要素となる。
【００１０】
しかしながら、このような回路構成ではハイパスフィルタ回路７，８が必要となるので回路規模が大きくなり、また、第１の差動入力信号ＶＩＮＰと第２の差動入力電圧ＶＩＮＮが低周波信号である場合にはハイパスフィルタ回路７，８の定数（抵抗値、コンデンサ値）を大きくする必要があり、このＯＴＡ回路をＬＳＩに組み込む場合にＬＳＩのピン数が増えるおそれがある。
【００１１】
一方、図６に示すように、可変抵抗素子を直流制御電圧ＶＣＮＴで制御された１つのＭＯＳトランジスタＭ５で構成することも考えられるが、図７に示すように、第１の差動入力信号ＶＩＮＰと第２の差動入力電圧ＶＩＮＮの振幅変化に応じてＶ１，Ｖ２が変化すると、それに応じてＭＯＳトランジスタＭ５のソース電位が変動するため、Ｖｓｇ（ゲートドレイン間電圧）が大きく変化してしまい、抵抗素子としての線形性が悪くなり、差動増幅の線形増幅特性が悪化するという問題がある。
【課題を解決するための手段】
【００１２】
そこで、本発明の差動増幅回路は、第１及び第２の差動トランジスタと、前記第１の差動トランジスタの電流経路に接続された第１の定電流源と、前記第２の差動トランジスタの電流経路に接続された第２の定電流源と、前記第１の差動トランジスタと前記第２の差動トランジスタの間に接続された可変抵抗素子と、を備え、前記可変抵抗素子は、直流制御電圧がそれぞれのゲートに共通に印加され、直列接続された複数のＭＯＳトランジスタから成ることを特徴とするものである。
【発明の効果】
【００１３】
本発明の差動増幅回路によれば、可変抵抗素子を、直流制御電圧がそれぞれのゲートに共通に印加され、直列接続された複数のＭＯＳトランジスタによって構成したので、可変抵抗素子の抵抗値は差動入力電圧の振幅にあまり依存しなくなり、可変抵抗素子の線形性が保たれ、良好な線形性を有する差動増幅特性が得られる。また、可変抵抗素子の抵抗値は直流制御電圧だけで制御されるので、ハイパスフィルタ回路が不要となり、回路規模も小さくできるという利点を有している。
【発明を実施するための最良の形態】
【００１４】
次に本発明の第１の実施形態に係る差動増幅回路について図面を参照しながら説明する。図１はこの差動増幅回路（ＯＴＡ回路）の回路図である。この差動増幅回路は、可変ゲイン増幅回路であって、第１の差動ＭＯＳトランジスタＭ１、第２の差動ＭＯＳトランジスタＭ２と、第１の差動ＭＯＳトランジスタＭ１のソースに接続された第１の定電流源１１（定電流値Ｉ０）、第２の差動ＭＯＳトランジスタＭ２のソースに接続された第２の定電流源１２（定電流値Ｉ０）と、第１の差動ＭＯＳトランジスタＭ１と第２の差動ＭＯＳトランジスタＭ２のソース間に接続された、可変抵抗素子２０とを備える。第１の差動ＭＯＳトランジスタＭ１、第２の差動ＭＯＳトランジスタＭ２はいずれもＰチャネル型である。
【００１５】
この可変抵抗素子２０は、直流制御電圧ＶＣＮＴがオペアンプ１６を通してそれぞれのゲートに共通に印加され、直列接続された１２個のＰチャネル型ＭＯＳトランジスタＭ３〜Ｍ１４から成る。
【００１６】
第１の差動ＭＯＳトランジスタＭ１のゲートには第１の差動入力電圧ＶＩＮＰが印加され、第２の差動ＭＯＳトランジスタＭ２のゲートには第２の差動入力電圧ＶＩＮＮが印加される。第１の差動入力信号ＶＩＮＰと第２の差動入力電圧ＶＩＮＮとは、コモン電位ＶＣＭを基準として互いに逆相の電圧である。
【００１７】
いま、第１の差動ＭＯＳトランジスタＭ１及び第２の差動ＭＯＳトランジスタＭ２が飽和領域で動作するものとし、差動入力電圧がΔＶだけ変化したとすると、ＶＩＮＰ＝ＶＣＭ＋ΔＶ、ＶＩＮＮ＝ＶＣＭ−ΔＶで表される。
【００１８】
また、第１の差動ＭＯＳトランジスタＭ１のソース電位をＶ１、第２の差動ＭＯＳトランジスタＭ２のソース電位をＶ２とすると、Ｖ１＝Ｖ０＋ΔＶ、Ｖ２＝Ｖ０−ΔＶとなる。このＶ１，Ｖ２の電位差２ΔＶによって可変抵抗素子２０には電流ＩＲが流れる。ここで電流ＩＲは、ＩＲ＝２ΔＶ／ＲＸで表される。ＲＸは１２個のＭＯＳトランジスタＭ３〜Ｍ１４で構成される直列抵抗の抵抗値である。
【００１９】
第１の差動ＭＯＳトランジスタＭ１のドレインである第１の出力端子１４から第１の出力電流Ｉ０−ＩＲが得られ、第２の差動ＭＯＳトランジスタＭ２のドレインである第２の出力端子１５から第２の出力電流Ｉ０＋ＩＲが得られる。
【００２０】
ここで、１２個のＭＯＳトランジスタＭ３〜Ｍ１４の個々のソースドレイン間電圧Ｖｄｓは電位差（Ｖ１−Ｖ２）がこれらのＭＯＳトランジスタＭ３〜Ｍ１４によって分割されることで０Ｖ付近になり、これらのＭＯＳトランジスタＭ３〜Ｍ１４はいずれも線形領域で動作することになる。この線形領域でのＭＯＳトランジスタの抵抗値をＲＭＯＳとすると、これは数１で表される。
【００２１】
【数１】
2005354558.tif 000003
ここで、Ｗはチャネル幅、Ｌはチャネル長、μはキャリア移動度、Ｃｏｘはゲート酸化膜容量、Ｖｓｇはゲートソース間電圧、Ｖｔｐはしきい値電圧である。
【００２２】
１２個のＭＯＳトランジスタＭ３〜Ｍ１４の接続点の電位（ソース電位）を図１に示すようにＶ３，Ｖ４，Ｖ５，・・・Ｖ１３とすると、これらの電位とＶ１，Ｖ２，ΔＶとの関係は図２のようになる。即ち、これらのＭＯＳトランジスタＭ３〜Ｍ１４のそれぞれのソース電位は異なり、Ｖｓｇもトランジスタ毎に異なる。つまり、数１から個々のＭＯＳトランジスタの抵抗値は異なることとなる。
【００２３】
しかしながら、これらＭＯＳトランジスタＭ３〜Ｍ１４のソース電位の平均は、ほぼ一定に保たれるので、これらＭＯＳトランジスタＭ３〜Ｍ１４で構成される直列抵抗のトータル抵抗値は差動入力電圧（第１の差動入力電圧ＶＩＮＰ及び第２の第２の差動入力電圧ＶＩＮＮ）の振幅の変化に対してほぼ依存しなくなる。即ち、差動入力電圧に対する可変抵抗素子２０の線形性が良好となり、良好な線形性を有する差動増幅特性が得られる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施形態に係る差動増幅回路（ＯＴＡ回路）の回路図である。
【図２】本発明の実施形態に係る差動増幅回路（ＯＴＡ回路）の動作を説明する図である。
【図３】従来例に係るＯＴＡ回路の回路図である。
【図４】従来例に係るＯＴＡ回路の回路図である。
【図５】従来例に係るＯＴＡ回路の回路図である。
【図６】従来例に係るＯＴＡ回路の回路図である。
【図７】図６のＯＴＡ回路の動作を説明する図である。
【符号の説明】
【００２５】
１１  第１の定電流源    １２  第２の定電流源    １４  第１の出力端子
１５  第２の出力端子    １６  オペアンプ        ２０  可変抵抗素子
【図１】
2005354558.tif 000004
【図２】
2005354558.tif 000005
【図３】
2005354558.tif 000006
【図４】
2005354558.tif 000007
【図５】
2005354558.tif 000008
【図６】
2005354558.tif 000009
【図７】
2005354558.tif 000010