(57)【要約】      （修正有）【課題】  アンダーフィル樹脂の充填によって電気的接続性が損なわれることのない超音波フリップチップ接続構造を提供する。【解決手段】  半導体素子４１の突起電極４２が形成される面４９には、複数個の突起電極４２によって画される第１領域４７の内方に、さらに第２領域４８を画するように囲繞するしきり部材４６が設けられ、しきり部材４６で囲繞される第２領域４８内の半導体素子表面に第１のアンダーフィル樹脂４５ａが予め塗布される。この半導体素子４１の突起電極形成面４９と、配線基板４３の電極パッド形成面５０とを対向させ、さらに突起電極４２と電極パッド４４とを当接させ、荷重と超音波振動とを印加させて超音波フリップチップ接続し、さらに第２のアンダーフィル樹脂４５ｂを充填することによって、超音波フリップチップ接続構造４０が得られる。【選択図】      図１
2005158807.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子の表面に形成される突起電極と、突起電極に対応するように配線基板の表面に形成される電極パッドとを当接させ、半導体素子に超音波振動を印加して接続するとともに、半導体素子と配線基板とによって形成される間隙をアンダーフィル樹脂で充填するように構成される超音波フリップチップ接続構造において、
半導体素子の突起電極が形成される面には、複数個が配置される突起電極によって画される領域の内方に、さらに領域を画するように囲繞するしきり部材が設けられ、
しきり部材で囲繞される領域内の半導体素子表面にアンダーフィル樹脂が予め塗布されることを特徴とする超音波フリップチップ接続構造。
【請求項２】
しきり部材の半導体素子表面からの高さＨｗは、
予め塗布されるアンダーフィル樹脂の半導体素子表面からの高さであって、突起電極と電極パッドとが超音波フリップ接続される前のアンダーフィル樹脂の高さＨｒよりも低く（Ｈｗ＜Ｈｒ）、かつ半導体素子の突起電極の高さＨｅと配線基板の電極パッドの高さＨｐとの和Ｈｔ（＝Ｈｅ＋Ｈｐ）よりも低い（Ｈｗ＜Ｈｔ）ことを特徴とする請求項１記載の超音波フリップチップ接続構造。
【請求項３】
しきり部材は、
半導体素子表面に突起電極を形成する際にマスクとして設けられるめっきレジストを選択的に除去し、選択的に除去される部分以外のめっきレジストを残留させることによって形成されることを特徴とする請求項１または２記載の超音波フリップチップ接続構造。
【請求項４】
半導体素子の表面に形成される突起電極と、突起電極に対応するように配線基板の表面に形成される電極パッドとを当接させ、半導体素子に超音波振動を印加して接続するとともに、半導体素子と配線基板とによって形成される間隙をアンダーフィル樹脂で充填する超音波フリップチップ接続方法において、
半導体素子の突起電極が形成される面に、複数個が配置される突起電極によって画される領域の内方にさらに領域を画するように囲繞するしきり部材を形成する工程と、
しきり部材で囲繞される領域内の半導体素子表面に第１のアンダーフィル樹脂を予め塗布する工程と、
半導体素子の突起電極と配線基板の電極パッドとを超音波フリップチップ接続した後、第２のアンダーフィル樹脂を、半導体素子の周囲から半導体素子と配線基板とによって形成される間隙に充填する工程とを含むことを特徴とする超音波フリップチップ接続方法。
【請求項５】
しきり部材で囲繞される領域内の半導体素子表面に第１のアンダーフィル樹脂を予め塗布する工程における第１のアンダーフィル樹脂の塗布量は、
半導体素子の突起電極と配線基板の電極パッドとを超音波フリップチップ接続するに際し、突起電極と電極パッドとを当接させて半導体素子と配線基板とに荷重を負荷した状態で、半導体素子と配線基板とによって形成される間隙内を伸展する第１のアンダーフィル樹脂が、突起電極と電極パッドとの当接部まで到達しない量に選定されることを特徴とする請求項４記載の超音波フリップチップ接続方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、超音波フリップチップ接続構造および接続方法に関する。
【背景技術】
【０００２】
従来、大規模集積回路（略称ＬＳＩ）等の半導体素子を配線基板に直接接続するベアチップ実装においては、半導体素子の表面に形成された電極パッドと、配線基板に形成された電極パッドとを、金などからなる金属細線で結線するワイヤボンド接続法が主として用いられていた。しかしながら、ワイヤボンド接続法では、ワイヤの接続空間を確保するために配線基板の電極パッドを半導体素子の外周よりも外側に配置しなければならず、また金属細線が半導体素子のエッジ部と接触しないようにしてループを形成しなければならないので、配線基板の電極パッドの配置に制約を受ける。したがって、ワイヤボンド接続法によって、近年の携帯電話および携帯情報端末等の小型化に対応するのは困難になっている。
【０００３】
そこでワイヤボンド接続法に代わって注目されているのが、フリップチップ接続法によるベアチップ実装技術である。フリップチップ接続法は、実装面積が半導体素子の面積とほぼ同等であるので小型化に好適であり、また端子数が多い場合でも一括接続が可能であり低コスト化に好適である等の特徴を有する。
【０００４】
フリップチップ接続法では、半導体素子の電極パッド上に、金めっき法などによって予め形成した突起電極を介して、半導体素子の電極パッドと配線基板の電極パッドとを接続する。具体的にフリップチップ接続法は、半導体素子と配線基板とを対向させ、荷重を負荷した状態で、加熱または超音波振動の印加などによって、突起電極と配線基板の電極パッドとを接続し、半導体素子の突起電極形成面と、配線基板の電極パッド形成面とを略平行に固定する。特に、超音波振動を印加する超音波フリップチップ接続法は、熱による応力歪みが無く、また短時間での接続が可能なことから、超多ピン大サイズの半導体素子の接続に適しており、近年注目を集めている。
【０００５】
また、フリップチップ接続法では、半導体素子の突起電極と、配線基板の電極パッドとの接続後、接続部の補強および半導体素子を外部環境から保護することを目的として、半導体素子と配線基板とによって形成される間隙に、アンダーフィル樹脂が注入される。
【０００６】
図１８は、従来技術の超音波フリップチップ接続法の概略を示す斜視図である。従来技術の超音波フリップチップ接続法においては、突起電極１が形成された半導体素子２と、半導体素子２に形成された突起電極１に対応するように電極パッド３が形成された配線基板４とを準備し、半導体素子２上の突起電極１と、配線基板４上の電極パッド３とが対向し、かつ当接するように配置し、半導体素子２に対して超音波振動を印加して突起電極１と電極パッド３とを、超音波フリップチップ接続する。突起電極１と電極パッド３とを超音波フリップチップ接続後、シリンジ５の先端にニードル６を装着したディスペンサ７を半導体素子２の側面側に配置し、ディスペンサ７から半導体素子２と配線基板４とによって形成される間隙にアンダーフィル樹脂８を注入し、間隙の毛細管現象を利用することによって、間隙全域にアンダーフィル樹脂８を広げて充填している。
【０００７】
しかしながら、半導体素子の端子数の増加に伴い、突起電極間の離隔距離が小さくなり、また長期にわたる電気的接続の安定性などの高信頼性化を目的としてアンダーフィル樹脂中のフィラ含有量を増加する傾向にあるので、フリップチップ接続後に、半導体素子の側面からアンダーフィル樹脂を注入しても、半導体素子と配線基板とによって形成される間隙の全域に、アンダーフィル樹脂を広げることができないという不具合が起こるようになってきた。
【０００８】
このような問題点に対応する従来技術に、半導体素子の突起電極と、配線基板の電極パッドとを当接するように配置する前に、中央部が隆起したアンダーフィル樹脂に相当する固形接着剤を配線基板に圧着し、次いで配線基板に圧着されている固形接着剤に半導体素子を圧着し、その後突起電極と電極パッドとをフリップチップ接続するというものがある（特許文献１参照）。
【０００９】
しかしながら、特許文献１に開示される方法には、次のような問題がある。配線基板に固形接着剤を圧着するとき、配線基板上の電極パッドが固形接着剤に埋没し、電極パッドが固形接着剤に埋没した状態で半導体素子の突起電極を対向配置させ、突起電極と電極パッドとをフリップチップ接続する。したがって、接続過程において突起電極と電極パッドとの間には、固形接着剤が介在するので、接続処理後の突起電極と電極パッドとの間にも固形接着剤が残存する恐れがあり、電気的接続信頼性の点において問題がある。
【００１０】
そこで、もう一つの従来技術では、突起電極と電極パッドとをフリップチップ接続する前に、配線基板側にアンダーフィル樹脂を予め塗布しておき、フリップチップ接続時に負荷される荷重を利用して、アンダーフィル樹脂を半導体素子全域に広げる手法が用いられている。図１９〜図２３は、もう一つの従来技術の超音波フリップチップ接続法におけるアンダーフィル樹脂の広がり方を示す断面模式図である。
【００１１】
もう一つの従来技術の超音波フリップチップ接続法におけるアンダーフィル樹脂の充填は、以下のように行われる。
【００１２】
図１９を参照し、半導体素子１１の素子電極パッド１２上に形成される突起電極１３と、配線基板２１上に形成される電極パッド２２とについて説明する。
【００１３】
まず半導体素子１１の表面に、素子電極パッド１２のみが露出するようにして窒化珪素等からなる保護膜１４を形成する。保護膜１４が形成された半導体素子１１の表面に、スパッタ法等によってチタン−タングステン等からなる給電膜１５を一様に形成する。給電膜１５の上にめっきレジスト（図示せず）を塗布し、給電膜１５の素子電極パッド１２上に該当する部分のみが露出するように、選択的に開孔部（図示せず）を形成する。次いで、電解金めっき浴等（図示せず）に浸漬することによって、開孔部にたとえば金を充填させる。その後、めっきレジストを剥離し、さらに金が充填された部分以外の給電膜１５をエッチングして突起電極１３が形成される。
【００１４】
一方、ガラスエポキシ等からなる配線基板２１の表面に、半導体素子１１の突起電極１３に対応するように電極パッド２２が形成される。電極パッド２２は、フォトエッチング法を用いて配線基板２１上の銅箔２３を所定のパターンにエッチングし、さらにめっき法を用いて銅箔２３上にニッケルめっき層２４および金めっき層２５をめっきして形成される。
【００１５】
前述のようにして電極パッド２２が形成された配線基板２１は、ボンディングステージ（図示せず）上に固定され、配線基板２１の略中央部に、エポキシ樹脂等を主成分とするアンダーフィル樹脂３１が予め塗布される。この予め塗布されるアンダーフィル樹脂３１の塗布量は、原則として、フリップチップ接続に際して荷重が負荷されて押し広げられるとき、突起電極１３または電極パッド２２まで到達しない量に選定される。
【００１６】
前述のようにして突起電極１３が形成された半導体素子１１は、裏面がボンディングヘッド（図示せず）で吸着され、半導体素子１１の突起電極１３が形成された面と、配線基板２１の電極パッド２２が形成された面とが対向するように、かつ突起電極１３と電極パッド２２とが対応するように位置合わせして配線基板２１の上方に位置される。
【００１７】
次に、図２０に示すように、半導体素子１１を吸着するボンディングヘッドを、配線基板２１上へ下降させる。このとき、配線基板２１の略中央部に予め塗布されていたアンダーフィル樹脂３１は、半導体素子１１によって押圧され、半導体素子１１と配線基板２１とによって形成される間隙に押し広げられる。
【００１８】
図２１では、突起電極１３および電極パッド２２の互いを臨む面同士を当接させ、荷重を負荷し、往復運動の超音波振動をボンディングツールから半導体素子１１に印加して、突起電極１３と電極パッド２２との当接面を互いに擦合わせ、両者の表面に新生面を形成することによって突起電極１３と電極パッド２２とを接続する。突起電極１３と電極パッド２２との接続によって、半導体素子１１の突起電極１３形成面と、配線基板２１の電極パッド２２形成面とが、略平行に配置されて固定される。このとき、アンダーフィル樹脂３１は、半導体素子１１と配線基板２１とによって形成される間隙内で、さらに押し広げられる。
【００１９】
図２２では、突起電極１３よりも外周部において半導体素子１１と配線基板２１とで形成される間隙に、ディスペンサ３２にて、アンダーフィル樹脂３１を半導体素子１１の外周部から塗布し、充填する。図２３では、約１５０℃で約２時間加熱する処理を行い、アンダーフィル樹脂３１を硬化させて、突起電極１３と電極チップ２２との接続およびアンダーフィル樹脂３１の充填を完了する。
【００２０】
しかしながら、もう一つの従来技術には、以下のような問題がある。配線基板２１の表面に予め塗布されるアンダーフィル樹脂３１の塗布量は、原則として、フリップチップ接続時の荷重負荷によって押し広げられるとき、突起電極１３または電極パッド２２まで到達しない量が選定されるけれども、塗布量の計量のばらつき、塗布高さのばらつき、半導体素子１１上に形成される突起電極１３の高さのばらつきなどに起因し、またアンダーフィル樹脂３１が低粘度で、フリップチップ接続時の荷重負荷で押し広げられる速度が早くなることによって、突起電極１３と電極パッド２２との当接面同士が接触する前に、アンダーフィル樹脂３１が接触界面に侵入し、界面に残留したアンダーフィル樹脂３１が、電気的接続性を損なうという問題がある。
【００２１】
【特許文献１】特開平８−２３６５７８号公報
【発明の開示】
【発明が解決しようとする課題】
【００２２】
本発明の目的は、アンダーフィル樹脂の充填によって電気的接続性が損なわれることのない超音波フリップチップ接続構造および接続方法を提供することである。
【課題を解決するための手段】
【００２３】
本発明は、半導体素子の表面に形成される突起電極と、突起電極に対応するように配線基板の表面に形成される電極パッドとを当接させ、半導体素子に超音波振動を印加して接続するとともに、半導体素子と配線基板とによって形成される間隙をアンダーフィル樹脂で充填するように構成される超音波フリップチップ接続構造において、
半導体素子の突起電極が形成される面には、複数個が配置される突起電極によって画される領域の内方に、さらに領域を画するように囲繞するしきり部材が設けられ、
しきり部材で囲繞される領域内の半導体素子表面にアンダーフィル樹脂が予め塗布されることを特徴とする超音波フリップチップ接続構造である。
【００２４】
また本発明は、しきり部材の半導体素子表面からの高さＨｗは、
予め塗布されるアンダーフィル樹脂の半導体素子表面からの高さであって、突起電極と電極パッドとが超音波フリップ接続される前のアンダーフィル樹脂の高さＨｒよりも低く（Ｈｗ＜Ｈｒ）、かつ半導体素子の突起電極の高さＨｅと配線基板の電極パッドの高さＨｐとの和Ｈｔ（＝Ｈｅ＋Ｈｐ）よりも低い（Ｈｗ＜Ｈｔ）ことを特徴とする。
【００２５】
また本発明は、しきり部材は、
半導体素子表面に突起電極を形成する際にマスクとして設けられるめっきレジストを選択的に除去し、選択的に除去される部分以外のめっきレジストを残留させることによって形成されることを特徴とする。
【００２６】
また本発明は、半導体素子の表面に形成される突起電極と、突起電極に対応するように配線基板の表面に形成される電極パッドとを当接させ、半導体素子に超音波振動を印加して接続するとともに、半導体素子と配線基板とによって形成される間隙をアンダーフィル樹脂で充填する超音波フリップチップ接続方法において、
半導体素子の突起電極が形成される面に、複数個が配置される突起電極によって画される領域の内方にさらに領域を画するように囲繞するしきり部材を形成する工程と、
しきり部材で囲繞される領域内の半導体素子表面に第１のアンダーフィル樹脂を予め塗布する工程と、
半導体素子の突起電極と配線基板の電極パッドとを超音波フリップチップ接続した後、第２のアンダーフィル樹脂を、半導体素子の周囲から半導体素子と配線基板とによって形成される間隙に充填する工程とを含むことを特徴とする超音波フリップチップ接続方法である。
【００２７】
また本発明は、しきり部材で囲繞される領域内の半導体素子表面に第１のアンダーフィル樹脂を予め塗布する工程における第１のアンダーフィル樹脂の塗布量は、
半導体素子の突起電極と配線基板の電極パッドとを超音波フリップチップ接続するに際し、突起電極と電極パッドとを当接させて半導体素子と配線基板とに荷重を負荷した状態で、半導体素子と配線基板とによって形成される間隙内を伸展する第１のアンダーフィル樹脂が、突起電極と電極パッドとの当接部まで到達しない量に選定されることを特徴とする。
【発明の効果】
【００２８】
本発明によれば、半導体素子の突起電極と配線基板の電極パッドとを、超音波振動を印加して接続する超音波フリップチップ接続構造は、半導体素子の突起電極が形成される面に、複数個が配置される突起電極によって画される領域の内方に、さらに領域を画するように囲繞するしきり部材が設けられ、しきり部材で囲繞される領域内に予め塗布されるアンダーフィル樹脂を有するという特徴を備える。
【００２９】
超音波フリップチップ接続するに際し、半導体素子を配線基板上に載置するとき、しきり部材で囲繞される領域内に塗布されたアンダーフィル樹脂は、しきり部材によって、突起電極が配置されるしきり部材外方の領域と、一部の隙間、すなわちしきり部材と配線基板表面とで形成される隙間を残して隔絶される。このしきり部材で囲繞される領域内に塗布されたアンダーフィル樹脂は、超音波フリップチップ接続時に負荷される荷重の作用によって、半導体素子と配線基板との間隙内で伸展されるけれども、しきり部材によって伸展が阻止されるので、突起電極と電極パッドとの接続部まで広がることがなく、また広がる場合でも一気に広がることがない。したがって、突起電極と電極パッドとの接続界面にアンダーフィル樹脂が侵入することが防止されるので、突起電極と電極パッドとの良好な電気的接続性が確保される。
【００３０】
また本発明によれば、しきり部材の半導体素子表面からの高さＨｗは、予め塗布されるアンダーフィル樹脂の半導体素子表面からの高さであって、突起電極と電極パッドとが超音波フリップ接続される前のアンダーフィル樹脂の高さＨｒよりも低く、かつ半導体素子の突起電極の高さＨｅと配線基板の電極パッドの高さＨｐとの和Ｈｔよりも低くなるように形成される。このことによって、超音波フリップチップ接続に際して荷重を負荷し、半導体素子を配線基板に押圧させるとき、しきり部材は配線基板と接することがないので、突起電極と電極パッドとが当接することに対する支障とならない。また半導体素子による押圧によってアンダーフィル樹脂が、しきり部材で画される領域内で伸展することができる。
【００３１】
また本発明によれば、しきり部材が、半導体素子表面に突起電極を形成する際にマスクとして設けられるめっきレジストを選択的に除去し、選択的に除去される部分以外のめっきレジストを残留させることによって形成される。このように、本来突起電極形成後にはすべて除去されるべきめっきレジストの一部を、選択的に残すことによってしきり部材を形成できるので、新たに材料を付加する必要がなくコストを削減できるとともに、生産効率向上に寄与することができる。
【００３２】
また本発明によれば、半導体素子の突起電極と配線基板の電極パッドとを、超音波振動を印加して接続する超音波フリップチップ接続方法では、半導体素子の突起電極が形成される面に、複数個が配置される突起電極によって画される領域の内方にさらに領域を画するように囲繞するしきり部材を形成し、そのしきり部材で囲繞される領域内に第１のアンダーフィル樹脂を予め塗布し、半導体素子の突起電極と配線基板の電極パッドとを超音波フリップチップ接続した後、第２のアンダーフィル樹脂を、半導体素子の周囲から半導体素子と配線基板とによって形成される間隙に充填する。
【００３３】
このことによって、突起電極と電極パッドとの接続界面にアンダーフィル樹脂を侵入させることなく、かつ半導体素子と配線基板との間隙を確実にアンダーフィル樹脂で充填することができるので、長期の使用にわたって良好な電気的接続性を維持することのできる超音波フリップチップ接続方法を実現することができる。
【００３４】
また本発明によれば、しきり部材で囲繞される領域内に予め塗布される第１のアンダーフィル樹脂の塗布量は、半導体素子の突起電極と配線基板の電極パッドとを超音波フリップチップ接続するに際し、荷重を負荷した状態で、半導体素子と配線基板とによって形成される間隙内を伸展する第１のアンダーフィル樹脂が、突起電極と電極パッドとの当接部まで到達しない量に選定される。このことによって、突起電極と電極パッドとの接続界面にアンダーフィル樹脂が侵入することを確実に防止することができるので、一層良好な電気的接続性を確保することが可能になる。
【発明を実施するための最良の形態】
【００３５】
図１は、本発明の実施の一形態である超音波フリップチップ接続構造４０の構成を概略的に示す斜視図である。超音波フリップチップ接続構造４０は、半導体素子４１の表面に形成される突起電極４２と、突起電極４２に対応するようにガラスエポキシなどからなる配線基板４３の表面に形成される電極パッド４４とを当接させ、半導体素子４１に超音波振動を印加して接続するとともに、半導体素子４１と配線基板４３とによって形成される間隙を第１のアンダーフィル樹脂４５ａと後述する第２のアンダーフィル樹脂４５ｂとで充填するように構成され、半導体素子４１の突起電極４２が形成される面４９（以後、便宜上突起電極形成面４９と呼ぶ）には、複数個が配置される突起電極４２によって画される第１領域４７の内方に、さらに第２領域４８を画するように囲繞するしきり部材４６が設けられ、しきり部材４６で囲繞される第２領域４８内の半導体素子表面（＝突起電極形成面４９）には、第１のアンダーフィル樹脂４５ａが予め塗布されることを特徴とする。
【００３６】
半導体素子４１と配線基板４３とは、第１のアンダーフィル樹脂４５ａが塗布された状態で、突起電極形成面４９と、配線基板４３の電極パッド４４が形成される面５０（以後、便宜上電極パッド形成面５０と呼ぶ）とが対向するように配置される。次いで、突起電極４２と電極パッド４４とが、対応するように位置決めされた後、突起電極４２と電極パッド４４との互いを臨む面同士が当接するようにして荷重が負荷され、半導体素子４１に超音波振動を印加して突起電極４２と電極パッド４４とを超音波フリップチップ接続する。その後、第２のアンダーフィル樹脂４５ｂを、ニードル５１をシリンジ５２に装着したディスペンサ５３によって、半導体素子４１の周囲から半導体素子４１と配線基板４３とによって形成される間隙に充填し、接続された状態の超音波フリップチップ接続構造４０となる。
【００３７】
以下、半導体素子４１の突起電極形成面４９上におけるしきり部材４６、突起電極４２等の作製と、超音波フリップチップ接続時の第１および第２アンダーフィル樹脂４５ａ，４５ｂの充填過程について説明する。
【００３８】
図２は、半導体素子４１におけるしきり部材４６、突起電極４２等の作製工程を説明するフローチャートである。また図３〜図１２は、図２に示すフローチャートのステップに対応する半導体素子４１の構成を簡略化して示す断面模式図である。
【００３９】
以下、図２および図３〜図１２を用いて、半導体素子４１上への突起電極４２ａ，４２ｂ（断面模式図で現れる２つの突起電極４２をアルファベットのａ，ｂを添付して表記する）およびしきり部材４６の形成プロセスについて説明する。
【００４０】
ステップａ０のスタートでは、素子電極パッド６１ａ，６１ｂの形成された半導体素子４１が準備される。ステップａ１の半導体素子形成工程では、素子電極パッド６１ａ，６１ｂのみが露出するようにして、窒化珪素等からなる保護膜６２で半導体素子４１の表面を覆う。素子電極パッド６１ａ，６１ｂのみを露出させるような被覆は、たとえば素子電極パッド６１ａ，６１ｂのみをマスキングし、残余の部分に窒化珪素をＣＶＤ処理などを施すことによって実現できる。保護膜６２で覆われた状態の半導体素子４１を図３に示す。
【００４１】
ステップａ２の給電膜形成工程では、素子電極パッド６１ａ，６１ｂおよび保護膜６２の上に、スパッタリング処理などによって、チタン−タングステン等からなる給電膜６３が一様に形成される。素子電極パッド６１ａ，６１ｂおよび保護膜６２の上に給電膜６３が形成された状態の半導体素子４１を図４に示す。
【００４２】
ステップａ３のバンプめっき用レジスト膜形成工程では、まずバンプめっき用レジスト６４がスピンコート法などによって給電膜６３の上に一様に塗布される。次いで、フォトエッチング法などによって、素子電極パッド６１ａ，６１ｂの上方部分に形成されている給電膜６３が露出するように、バンプめっき用レジスト６４に、選択的に開孔部６５ａ，６５ｂを形成する。このとき塗布されるバンプめっき用レジスト６４の厚みｔ１は、最終的な所望の突起電極４２ａ，４２ｂの高さＨｅよりも１０μｍ程度高く形成されることが望ましい。したがって、最終的な所望の突起電極４２ａ，４２ｂの高さＨｅが２０μｍであれば、バンプめっき用レジスト６４の厚みｔ１を３０μｍ程度に形成する。バンプめっき用レジスト６４に開孔部６５ａ，６５ｂが形成された状態の半導体素子４１を図５に示す。
【００４３】
ステップａ４のバンプめっき工程では、バンプめっき用レジスト６４に開孔部６５ａ，６５ｂが形成された状態の半導体素子４１を電解金めっき浴（図示せず）に浸漬することによって、開孔部６５ａ，６５ｂ内に金が充填される。この開孔部６５ａ，６５ｂ内に充填された金が、突起電極４２ａ，４２ｂを構成する。本ステップにおいて充填される金の高さＨｅ０は、最終的な所望の突起電極の高さＨｅよりも０．５μｍ程度高く形成されることが望ましい。したがって、最終的な所望の突起電極４２ａ，４２ｂの高さＨｅを２０μｍとすると、充填される金の高さＨｅ０は２０．５μｍ程度に形成される。このような充填される金の高さＨｅ０の調整は、電解めっき時における通電電流値および通電時間の制御によって実現される。開孔部６５ａ，６５ｂに金が充填された状態の半導体素子４１を図６に示す。
【００４４】
ステップａ５のマスクめっき工程では、開孔部６５ａ，６５ｂに金が充填された状態の半導体素子４１を無電解金めっき浴（図示せず）に浸漬することによって、バンプめっき用レジスト６４および充填された金（突起電極４２ａ，４２ｂ）の表面全体にマスク用金めっき層６６が形成される。マスク用金めっき層６６の厚みｔ２は、後述する「レジスト剥離」工程において、バンプめっき用レジスト６４を選択的に剥離する際に、しきり部材４６を残すためのマスクとして機能を果たすことができる値、たとえば０．５μｍ程度に形成されることが望ましい。マスク用金めっき層６６が形成された状態の半導体素子４１を図７に示す。
【００４５】
ステップａ６のマスクめっき用レジスト膜形成工程では、マスクめっき用レジストがスピンコート法などによって、マスク用金めっき層６６の上に一様に塗布される。次いで、フォトエッチング法等によって、突起電極４２ａ，４２ｂの内方に、領域を画するように囲繞するマスクめっき用レジスト６７のみを残して、残余のマスクめっき用レジストが剥離除去される。残されたマスクめっき用レジスト６７の厚みｔ３は、後述する「マスクめっきエッチング」工程において、露出している部分のマスク用金めっき層６６を選択的にエッチングするためのマスクとして機能を果たすことができる値、たとえば数μｍ以下に形成されることが望ましい。
【００４６】
また、マスクめっき用レジスト６７のマスク用金めっき層６６に接する底部の幅ｗ１は、最終的な所望のしきり部材４６の給電膜６３に接する底部の幅ｗ２と、バンプめっき用レジスト６４の厚みｔ１との差Δｄ（＝ｗ２−ｔ１）と同等以上に形成されることが望ましい。すなわち、最終的な所望のしきり部材４６の底部の幅ｗ２を５０μｍとすると、前述のようにバンプめっき用レジスト６４の厚みｔ１が３０μｍに形成されるので、マスクめっき用レジスト６７の底部の幅ｗ１は２０μｍ（＝５０μｍ−３０μｍ）以上に形成されることが望ましい。マスクめっき用レジスト６７が形成された状態の半導体素子４１を図８に示す。
【００４７】
ステップａ７のマスクめっきエッチング工程では、マスクめっき用レジスト６７をエッチングマスクとして、マスクめっき用レジスト６７の下に位置するマスク用金めっき層６６のみが残るようにして、マスク用金めっき層６６が選択的にエッチングされる。マスク用金めっき層６６が選択的にエッチングされた状態の半導体素子４１を図９に示す。
【００４８】
ステップａ８のレジスト剥離工程では、マスクめっき用レジスト６７およびバンプめっき用レジスト６４が剥離除去されるけれども、マスクめっき用レジスト６７の下に位置するマスク用金めっき層６６が、レジスト剥離に対するマスクとして機能するので、マスク用金めっき層６６が存在しない部分のバンプめっき用レジスト６４が選択的に除去され、選択的に除去される部分以外のマスク用金めっき層６６が存在する部分のマスクめっき用レジスト６４が残留される。この残留するマスクめっき用レジスト６４によって、しきり部材４６が構成される。バンプめっき用レジスト６４が選択的に除去された状態の半導体素子４１を図１０に示す。
【００４９】
ステップａ９の給電膜エッチング工程では、突起電極４２ａ，４２ｂの下およびしきり部材４６の下に位置する給電膜６３以外の給電膜６３が選択的に除去される。給電膜６３が選択的に除去された状態の半導体素子４１を図１１に示す。ステップａ１０のマスクめっきエッチング工程では、しきり部材４６の上に積層された状態の厚さ約０．５μｍの金めっきがエッチングによって除去される。なお、このマスクめっきエッチング工程では、同時に突起電極４２ａ，４２ｂの露出面が同量だけエッチングされるけれども、前述のバンプめっき工程において、充填された金の高さＨｅ０が、所望の突起電極４２ａ，４２ｂの高さＨｅよりも、予め０．５μｍ程度高く形成されているので、最終的な所望の高さＨｅ＝２０μｍの突起電極４２ａ，４２ｂを得ることができる。その後、ステップａ１１に進み、半導体素子４１上への突起電極４２ａ，４２ｂおよびしきり部材４６の形成が完了する。このようにして、突起電極４２ａ，４２ｂによって画される第１領域４７の内方に、さらに第２領域４８を画するように囲繞するしきり部材４６が形成される。
【００５０】
以下に半導体素子４１と配線基板４３とを超音波フリップチップ接続するプロセスおよびそのプロセスにおいて第１および第２のアンダーフィル樹脂４５ａ，４５ｂを充填する方法について説明する。図１３〜図１７は、超音波フリップチップ接続のプロセスを説明する図である。
【００５１】
図１３は、半導体素子４１のしきり部材４６で囲繞される第２領域４８内に、第１のアンダーフィル樹脂４５ａが予め塗布されている状態を示す。このとき、ボンディングステージ（図示せず）上には、配線基板４３が載置されて固定される。配線基板４３の表面には、前述のように突起電極４２ａ，４２ｂに対応する位置に、電極パッド４４ａ，４４ｂ（断面模式図で現れる２つの電極パッド４４をアルファベットのａ，ｂを添付して表記する）が形成されている。電極パッド４４ａ，４４ｂは、たとえばフォトエッチング法によって、基材上に層状に設けられる銅箔７１を所定のパターンにエッチングし、さらに銅箔７１を覆うようにして、ニッケルめっき層７２および金めっき層７３をめっきすることによって形成される。このようにして形成される電極パッド４４ａ，４４ｂの高さＨｐと、前述の突起電極４２ａ，４２ｂの高さＨｅとの和Ｈｔ（＝Ｈｐ＋Ｈｅ）に比べて、しきり部材４６の高さＨｗの方が低く（Ｈｗ＜Ｈｔ）なるように、それぞれの高さＨｐ，Ｈｅ，Ｈｗが、設定される。本実施の形態では、銅箔７１の厚さが約１８μｍ、ニッケルめっき層７２の厚さが約２μｍ、金めっき層７３の厚さが約０．５μｍ程度に形成されるので、電極パッド４４ａ，４４ｂの高さＨｐが約２０．５μｍである。したがって、高さの和Ｈｔが、４０．５μｍ（＝２０．５μｍ＋２０μｍ）であり、バンプめっき用レジスト６４の厚みｔ１に等しいしきり部材の高さＨｗが３０μｍであるので、Ｈｗ＜Ｈｔの関係を満足する。
【００５２】
しきり部材４６で囲繞される第２領域４８内に予め塗布される第１のアンダーフィル樹脂４５ａにはたとえば熱硬化型エポキシ樹脂が用いられ、その塗布量は、好ましくは、半導体素子４１の突起電極４２ａ，４２ｂと配線基板４３の電極パッド４４ａ，４４ｂとを、超音波フリップチップ接続するに際し、突起電極４２ａ，４２ｂと電極パッド４４ａ，４４ｂとを当接させて半導体素子４１と配線基板４３とに荷重を負荷した状態で、半導体素子４１と配線基板４３とによって形成される間隙内を伸展する第１のアンダーフィル樹脂４５ａが、突起電極４２ａ，４２ｂと電極パッド４４ａ，４４ｂとの当接部まで到達しない量に選定される。
【００５３】
半導体素子４１と配線基板４３とによって形成される間隙内を伸展する第１のアンダーフィル樹脂４５ａが、突起電極４２ａ，４２ｂと電極パッド４４ａ，４４ｂとの当接部まで到達する場合においても、少なくとも当接している突起電極４２ａ，４２ｂと電極パッド４４ａ，４４ｂとの組合せ同士の隣間間隙を通って第１領域４７の外方にはみ出すことのない塗布量になるように選定される。
【００５４】
また前述のしきり部材４６の高さＨｗが、突起電極４２ａ，４２ｂと電極パッド４４ａ，４４ｂとが超音波フリップ接続される前の予め塗布されている状態における第１のアンダーフィル樹脂４５ａの半導体素子表面、より正確には半導体素子表面に形成される保護膜６２の表面からの高さＨｒよりも低く（Ｈｗ＜Ｈｒ）なるように、第１のアンダーフィル樹脂４５ａの塗布量が選定される。このような塗布量の選定は、超音波フリップチップ接続するべき半導体素子および配線基板の種類毎に、アンダーフィル樹脂の塗布量を種々に変えて塗布し、塗布したときの樹脂高さおよび荷重を負荷したときの伸展領域を測定し、前述の条件を満足するか否かを予備試験しておくことによって実現できる。
【００５５】
図１３では、第１のアンダーフィル樹脂４５ａの塗布された半導体素子４１は、その裏面がボンディングヘッド（図示せず）で吸着され、突起電極形成面４９と、電極パッド形成面５０とが対向するようにして、配線基板４３の上方に位置する。
【００５６】
次に、半導体素子４１の吸着されたボンディングヘッドを配線基板４３に向けて下降させ、突起電極４２ａ，４２ｂと電極パッド４４ａ，４４ｂとを当接させ、さらに荷重を負荷する。図１４は、突起電極４２ａ，４２ｂと電極パッド４４ａ，４４ｂとが当接して荷重が負荷された状態を示す。半導体素子４１を配線基板４３に向けて下降させ、さらに荷重を負荷する工程において、半導体素子４１に予め塗布されている第１のアンダーフィル樹脂４５ａが、半導体素子４１によって押圧されて、半導体素子４１と配線基板４３とによって形成される間隙内を伸展する。
【００５７】
突起電極４２ａ，４２ｂと電極パッド４４ａ，４４ｂとが当接して荷重が負荷された状態において、半導体素子４１と配線基板４３とによって形成される間隙内を伸展した第１のアンダーフィル樹脂４５ａの高さＨｒ１は、突起電極４２ａ，４２ｂの高さＨｅと電極パッド４４ａ，４４ｂの高さＨｐとの和Ｈｔにほぼ等しく、本実施の形態では約４０．５μｍである。
【００５８】
また、しきり部材４６の高さＨｗは、突起電極４２ａ，４２ｂの高さＨｅと電極パッド４４ａ，４４ｂの高さＨｐとの和Ｈｔよりも小さくなるように形成されるので、しきり部材４６の先端面７４と、配線基板４３の電極パッド形成面５０との間に、距離Ｇ１の樹脂流過間隙７５が形成される。この樹脂流過間隙７５の距離Ｇ１は、Ｇ１＝Ｈｔ−Ｈｗで与えられ、本実施の形態では、１０．５μｍである。
【００５９】
半導体素子４１によって押圧される第１のアンダーフィル樹脂４５ａは、半導体素子４１と配線基板４３とによって形成される間隙内の空気を、樹脂流過間隙７５から外方へ押出すようにして、半導体素子４１と配線基板４３とによって形成される間隙内に広がる。本実施の形態における第１のアンダーフィル樹脂４５ａの塗布量は、樹脂流過間隙７５を充填し、しきり部材４６の外方へも伸展し、当接している突起電極４２ａ，４２ｂと電極パッド４４ａ，４４ｂとの一部に接する程度の量である。
【００６０】
第１のアンダーフィル樹脂４５ａの塗布量が、このように選定されているとき、第１のアンダーフィル樹脂４５ａは、半導体素子４１によって押圧されて、半導体素子４１と配線基板４３とによって形成される間隙内を伸展するけれども、第２領域４８を囲繞してしきり部材４６が形成されているので、しきり部材４６によってその伸展が一旦妨げられ、樹脂流過間隙７５を流過することによって初めて突起電極４２ａ，４２ｂと電極パッド４４ａ，４４ｂとに達することができるに過ぎない。
【００６１】
このことによって、第１のアンダーフィル樹脂４５ａは、突起電極４２ａ，４２ｂと電極パッド４４ａ，４４ｂとが当接するよりも早く突起電極４２ａ，４２ｂと電極パッド４４ａ，４４ｂとに達することが無いので、突起電極４２ａ，４２ｂと電極パッド４４ａ，４４ｂとの当接面に侵入することが防止され、電気的接続を阻害することがない。
【００６２】
図１５では、ボンディングツールから半導体素子４１に矢符７６方向（図１５の紙面では紙面に向って左右方向）に往復運動の超音波振動を印加する。このことによって、突起電極４２ａ，４２ｂと電極パッド４４ａ，４４ｂとの当接面が擦合わされ、両者の表面に新生面が形成されて突起電極４２ａ，４２ｂと電極パッド４４ａ，４４ｂとが接続され、半導体素子４１の突起電極形成面４９と、配線基板４３の電極パッド形成面５０とが、略平行に位置して固定される。
【００６３】
荷重の負荷と超音波振動の印加とによって、超音波フリップチップ接続が行われると、突起電極４２ａ，４２ｂおよび電極パッド４４ａ，４４ｂは、圧縮されてそれぞれ高さを減ずる。すなわち突起電極４２ａ，４２ｂは、高さＨｅからＨｅ１に減少し、電極パッド４４ａ，４４ｂは、高さがＨｐからＨｐ１に減少する。一方、しきり部材４６は、その高さＨｗを減少することがない。したがって、樹脂流過間隙７５の距離も先のＧ１から、突起電極４２ａ，４２ｂの高さＨｅ１と電極パッド４４ａ，４４ｂの高さＨｐ１との和Ｈｔ１（＝Ｈｅ１＋Ｈｐ１）と、しきり部材４６の高さＨｗとの差Ｇ２（＝Ｈｔ１−Ｈｗ）まで減少する。
【００６４】
本実施の形態では、突起電極４２ａ，４２ｂの減少後高さＨｅ１が約１５μｍ、また電極パッド４４ａ，４４ｂの減少後高さＨｐ１が約２０μｍになるので、第１のアンダーフィル樹脂４５ａの減少後高さＨｒ２が約３５μｍ、樹脂流過間隙７５の距離Ｇ２が約５μｍになる。このように荷重負荷と超音波振動印加の工程において、半導体素子４１と配線基板４３とによって形成される間隙の距離が減少され、第１のアンダーフィル樹脂４５ａが高さＨｒ２まで圧縮されるので、第１のアンダーフィル樹脂４５ａは、樹脂流過間隙７５を流過し、しきり部材４６の外方へも伸展し、しきり部材４６と突起電極４２ａ，４２ｂおよび電極パッド４４ａ，４４ｂと間の空間を充填する。
【００６５】
図１６では、第２のアンダーフィル樹脂４５ｂを充填している状態を示す。超音波フリップチップ接続後、突起電極４２ａ，４２ｂよりも外方に半導体素子４１と配線基板４３とによって形成される間隙に、半導体素子４１の外周部からディスペンサ５３によって第２のアンダーフィル樹脂４５ｂを塗布し充填する。図１７では、第２のアンダーフィル樹脂４５ｂを充填し硬化熱処理を行った状態を示す。第２のアンダーフィル樹脂４５ｂを充填後の硬化熱処理は、たとえば処理温度が約１５０℃、処理時間が約２時間程度の条件で行われる。
【００６６】
以上のように、本発明を実施の形態に基づき具体的に説明したが、本発明は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の変更を含むことができる。たとえば、本実施の形態では、第１のアンダーフィル樹脂４５ａを塗布する箇所は、１箇所であるけれども、これに限定されることなく、複数箇所に塗布されても良い。またしきり部材４６の第２領域４８を囲繞する形状は、矩形であるけれども、これに限定されることなく、３角形、５角形以上の多角形、円形等であっても良い。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施の一形態である超音波フリップチップ接続構造４０の構成を概略的に示す斜視図である。
【図２】半導体素子４１におけるしきり部材４６、突起電極４２ａ，４２ｂ等の作製工程を説明するフローチャートである。
【図３】保護膜６２で覆われた状態の半導体素子４１を示す図である。
【図４】電極パッド６１ａ，６１ｂおよび保護膜６２の上に給電膜６３が形成された状態の半導体素子４１を示す図である。
【図５】バンプめっき用レジスト６４に開孔部６５ａ，６５ｂが形成された状態の半導体素子４１示す図である。
【図６】開孔部６５ａ，６５ｂに金が充填された状態の半導体素子４１を示す図である。
【図７】マスク用金めっき層６６が形成された状態の半導体素子４１を示す図である。
【図８】マスクめっき用レジスト６７が形成された状態の半導体素子４１を示す図である。
【図９】マスク用金めっき層６６が選択的にエッチングされた状態の半導体素子４１を示す図である。
【図１０】バンプめっき用レジスト６４が選択的に除去された状態の半導体素子４１を示す図である。
【図１１】給電膜６３が選択的に除去された状態の半導体素子４１を示す図である。
【図１２】図２に示すフローチャートのステップに対応する半導体素子４１の構成を簡略化して示す図である。
【図１３】半導体素子４１のしきり部材４６で囲繞される第２領域４８内に、第１のアンダーフィル樹脂４５ａが予め塗布されている状態を示す図である。
【図１４】突起電極４２ａ，４２ｂと電極パッド４４ａ，４４ｂとが当接して荷重が負荷された状態を示す図である。
【図１５】半導体素子４１に超音波振動を印加している状態を示す図である。
【図１６】第２のアンダーフィル樹脂４５ｂを充填している状態を示す図である。
【図１７】第２のアンダーフィル樹脂４５ｂを充填し硬化熱処理を行った状態を示す図である。
【図１８】従来技術の超音波フリップチップ接続法の概略を示す斜視図である。
【図１９】もう一つの従来技術の超音波フリップチップ接続法におけるアンダーフィル樹脂の広がり方を示す断面模式図である。
【図２０】もう一つの従来技術の超音波フリップチップ接続法におけるアンダーフィル樹脂の広がり方を示す断面模式図である。
【００６８】
【図２１】もう一つの従来技術の超音波フリップチップ接続法におけるアンダーフィル樹脂の広がり方を示す断面模式図である。
【図２２】もう一つの従来技術の超音波フリップチップ接続法におけるアンダーフィル樹脂の広がり方を示す断面模式図である。
【図２３】もう一つの従来技術の超音波フリップチップ接続法におけるアンダーフィル樹脂の広がり方を示す断面模式図である。
【符号の説明】
【００６９】
４０  超音波フリップチップ接続構造  
４１  半導体素子
４２  突起電極
４３  配線基板
４４  電極パッド
４５ａ，４５ｂ  アンダーフィル樹脂
４６  しきり部材
４７  第１領域
４８  第２領域
５３  ディスペンサ
６１ａ，６１ｂ  半導体素子電極パッド
６２  保護膜
６３  給電膜
６４  バンプめっき用レジスト
６５ａ，６５ｂ  開孔部
６６  マスク用金めっき層
６７  マスクめっき用レジスト
７１  銅箔
７２  ニッケルめっき層
７３  金めっき層
【図１】
2005158807.tif 000003
【図２】
2005158807.tif 000004
【図３】
2005158807.tif 000005
【図４】
2005158807.tif 000006
【図５】
2005158807.tif 000007
【図６】
2005158807.tif 000008
【図７】
2005158807.tif 000009
【図８】
2005158807.tif 000010
【図９】
2005158807.tif 000011
【図１０】
2005158807.tif 000012
【図１１】
2005158807.tif 000013
【図１２】
2005158807.tif 000014
【図１３】
2005158807.tif 000015
【図１４】
2005158807.tif 000016
【図１５】
2005158807.tif 000017
【図１６】
2005158807.tif 000018
【図１７】
2005158807.tif 000019
【図１８】
2005158807.tif 000020
【図１９】
2005158807.tif 000021
【図２０】
2005158807.tif 000022
【図２１】
2005158807.tif 000023
【図２２】
2005158807.tif 000024
【図２３】
2005158807.tif 000025