(57)【要約】【課題】小型で高出力、かつ、低歪みの半導体スイッチ回路を提供する。【解決手段】スイッチ回路１０１により送信回路接続端子３２とアンテナ１００が接続状態とされる際、発振回路１０２がデコーダ５２からの信号により動作状態とされて、電源供給端子３５に外部から供給される電源電圧よりも高い直流電圧が逆流防止用ダイオード３のカソード側において電源電圧に重畳されるため、スイッチ回路１０１には、ＤＣ発生回路１０３の直流電圧が供給され、スイッチ回路１０１は受信時よりも高い電圧で動作するため、高出力、かつ、低歪みが実現できるようになっている。【選択図】図１
2005354279.tif 000002
【特許請求の範囲】
【請求項１】
高周波信号の信号経路を切り替えるスイッチ回路と、
スリーブ機能を有する発振回路と、
前記発振回路の出力から直流電圧を生成、出力するＤＣ発生回路とを具備し、
前記スイッチ回路を介して送信が行われる際に、前記ＤＣ発生回路の出力電圧が外部の電源回路から供給される電源電圧に重畳されるよう構成されてなることを特徴とする半導体スイッチ回路。
【請求項２】
前記外部から供給される電源電圧は、前記ＤＣ発生回路の出力電流の前記電源回路への流れ込みを阻止するダイオードあるいは抵抗器を介して供給されるよう構成されてなることを特徴とする請求項１記載の半導体スイッチ回路。
【請求項３】
前記発振回路は、受信時にその動作を停止するよう構成されてなることを特徴とする請求項１記載の半導体スイッチ回路。
【請求項４】
前記スイッチ回路は、半導体スイッチと、外部からの切替信号に応じて前記半導体スイッチの動作を制御するデコーダとを具備してなる一方、
前記発振回路は、その動作の開始、停止が前記デコーダ回路から出力される信号に応じて制御されるよう構成されてなることを特徴とする請求項１記載の半導体スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信機器や高周波機器の高周波信号の切替を行う半導体スイッチに係り、特に、高出力、低歪化等の特性改善を図ったものに関する。
【背景技術】
【０００２】
従来の一般的な半導体スイッチ回路の構成としては、例えば、図４に示されたようなものが公知・周知となっている。
以下、同図を参照しつつこの従来回路について説明すれば、この半導体スイッチ回路は、半導体スイッチ６１と、デコーダ（図４においては「ＤＥＣ」と表記）６２とを主たる構成要素として構成されたものとなっている。
半導体スイッチ６１は、デコーダ６２からのスイッチ制御電圧に応じて、送信回路接続端子６４に接続された送信回路（図示せず）と受信回路接続端子６３に接続された受信回路（図示せず）を選択的にアンテナ６５に接続するようになっている。
【０００３】
デコーダ６２は、電源供給端子６７を介して外部から電源電圧が印加されると共に、切替信号入力端子６６を介して外部から切替信号が印加されるようになっており、この切替信号に応じて上述したように半導体スイッチ６１における切替に必要なスイッチ制御電圧を出力するように構成されたものとなっている。通常、このスイッチ制御電圧は、電源供給端子６７に印加される電源電圧以下とされている。
このような半導体スイッチ回路においては、特に、送信時に半導体スイッチ６１から発生する高周波や歪みの発生が問題となる。
【０００４】
かかる問題を解決するための一つの方策としては、電源電圧を高くする、すなわち、換言すれば、スイッチ制御電圧を上げることが有効である。具体的に、電源電圧を上げるには、外部から供給される電源電圧を上げる方法と、ＭＯＳ  ＩＣによるＤＣ−ＤＣコンバータを使用する方法があり、例えば、特許文献１等に開示されている。
また、発振器とその出力を整流する整流回路とから構成された直流電圧を発生する直流電圧発生手段を用いるようにした例もある（例えば、特許文献２参照）。さらに、高周波や歪み成分の改善を図る手段としては、半導体スイッチ６１であるＦＥＴ（電界効果トランジスタ）を多段接続することも有効である。
【０００５】
【特許文献１】特開平１１−５５１５６号公報（第５−６頁、図１）
【特許文献２】特開平９−２３２８８８号公報（第３頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、移動体通信機器のような低電圧動作を必要とされるシステムにおいては、外部から供給される電源電圧を無闇に高くすることは現実的ではない。また、特許文献１に示されるようなＭＯＳ集積回路による発振回路を用いたＤＣ−ＤＣコンバータ回路は、一般的に発振周波数が数ＭＨｚ程度で、数μＦと非常に大きなキャパシタンスを内蔵するか、若しくは外付けする必要があり、小型化という点で問題があった。
また、特許文献２に示されるような回路構成では、発振器を常時動作させる必要があり、回路の低消費電力化という要請に応えることができない。さらに、ＦＥＴを多段接続するような構成は、チップサイズが大きくなり、ひいては、小型、低価格の実現が困難となるという問題があった。
【０００７】
本発明は、上記実状に鑑みてなされたもので、小型で高出力、かつ、低歪みの半導体スイッチ回路を提供するものである。
本発明の他の目的は、外部から供給する電源電圧を高くすることなく、高出力で低歪みの半導体スイッチ回路を提供することにある。
本発明の他の目的は、従来に比して低消費電力で、高出力、かつ、低歪みの半導体スイッチ回路を提供することにある。
本発明の他の目的は、大きな容量のキャパシタを用いることなく、高出力で低歪みの半導体スイッチ回路を提供することにある。
【課題を解決するための手段】
【０００８】
上記本発明の目的を達成するため、本発明に係る半導体スイッチ回路は、
高周波信号の信号経路を切り替えるスイッチ回路と、
外部からの切替信号に応じて前記スイッチ回路の動作を制御するデコーダ回路と、
スリープ機能を有する発振回路と、
前記発振回路の出力から直流電圧を生成、出力するＤＣ発生回路とを具備し、
前記スイッチ回路を介して送信が行われる際に、前記ＤＣ発生回路の出力電圧が外部の電源回路から供給される電源電圧に重畳されるよう構成されてなるものである。
【発明の効果】
【０００９】
本発明によれば、送信回路とアンテナが接続される場合にのみ、発振回路の出力信号からＤＣ発生回路を用いて外部からの電源電圧より高い直流電圧を得、外部からの電源電圧に代えて供給されるような構成とすることにより、半導体スイッチが電源電圧より高い電圧で制御されるため、外部からの電源電圧を高くすることなく、高出力、低歪み動作を実現することができるという効果を奏するものである。
また、従来回路と異なり、ＤＣ−ＤＣコンバータを用いることなく必要な高い電圧を得ることができる構成としたので、ＤＣ−ＤＣコンバータで必要とされたような非常に大きなキャパシタが不要となり、従来に比してより小型の半導体スイッチ回路を提供することができるという効果を奏するものである。
さらに、発振回路は送信時のみ動作するようにし、受信時における発振器の電力消費が生じないようにすると共に、他の回路部分は、受信時には外部からの電源電圧で動作するようにしたので、従来回路に比して低消費電力の半導体スイッチ回路を提供することができるという効果を奏するものである。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施の形態について、図１乃至図３を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
最初に、本発明の実施の形態における半導体スイッチ回路の基本構成について、図１を参照しつつ説明する。
本発明の実施の形態における半導体スイッチ回路は、スイッチ回路１０１と、発振回路（図１においては「ＯＳＣ」と表記）１０２と、ＤＣ発生回路（図１においては「ＤＣ−ＧＥＮ」と表記）１０３とを主たる構成要素として構成されたものとなっている。
【００１１】
スイッチ回路１０１は、半導体スイッチ５１と、この半導体スイッチ５１の動作を外部から切替信号入力端子３４を介して入力される切替信号に基づいて制御するデコーダ（図１においては「ＤＥＣ」と表記）５２とを有してなるもので、その基本的構成は、公知・周知のものと同様である。
本発明の実施の形態における半導体スイッチ５１は、１回路２接点のスイッチ（単極双投スイッチ）として機能するものとなっており、共通端子５１ａがアンテナ１００に、第１の回路接点５１ｂが受信回路接続端子３１に、第２の回路接点５１ｃが送信回路接続端子３２に、それぞれ接続されたものとなっている。なお、受信回路接続端子３１には、図示されない受信回路が、送信回路接続端子３２には、図示されない送信回路が、それぞれ接続されるものとなっている。
【００１２】
また、本発明の実施の形態におけるスイッチ回路１０１は、電源供給端子３５に図示されない外部の電源回路から印加される電源電圧が、逆流防止用ダイオード３を介して供給されるようになっている。すなわち、逆流防止用ダイオード３は、そのアノードが電源供給端子３５に、カソードがスイッチ回路１０１の電源ライン（図示せず）となるように設けられている。この逆流防止用ダイオード３は、後述するＤＣ発生回路１０３からの電流が、外部の電源回路側へ流れ込むことを阻止するためのものである。
【００１３】
発振回路１０２は、スイッチ回路１０１のデコーダ５２からの制御信号に応じて、その動作が定まるいわゆるスリープ機能を有してなる所定の周波数信号を出力するよう構成されてなるものである。
ＤＣ発生回路１０３は、発振回路１０２の出力信号を直流電圧に変換、出力するよう構成されてなるもので、その出力段は、先の逆流防止用ダイオード３のカソードに接続されて、外部から供給される電源電圧にＤＣ発生回路１０３の出力電圧が重畳されるようになっている。このＤＣ発生回路１０３は、電源供給端子３５に外部から供給される電源電圧より高い電圧を発生、出力するようになっている。
【００１４】
かかる構成における動作について説明すれば、まず、スイッチ回路１０１により、図示されない送信回路がアンテナ１００に接続されるべく所定の切替信号が切替信号入力端子３４へ入力されると、デコーダ５２からは、その所定の切替信号に応じたスイッチ制御信号が半導体スイッチ５１へ出力されることとなる。その結果、半導体スイッチ５１においては、第２の回路接点５１ｃと共通端子５１ａ間が閉成されて、送信回路とアンテナ１００とが半導体スイッチ５１を介して接続された状態となる。
【００１５】
このとき同時に、デコーダ５２から発振回路１０２に対して発振回路１０２を非スリープ状態（発振状態）とすべく所定の信号が出力され、発振回路１０２は、所定周波数の信号を発振、出力する。その結果、ＤＣ発生回路１０３からは、所定の電圧Ｖ１が出力されることとなる。ここで、この所定の電圧Ｖ１は、電源供給端子３５に外部から印加される電源電圧ＶDDより大（Ｖ１＞ＶDD）となるように設定されているものである。
そのため、逆流防止用ダイオード３は、非導通状態とされて、スイッチ回路１０１には、所定の電圧Ｖ１が供給されることとなり、デコーダ５２から半導体スイッチ５１へ出力される論理値Ｈｉｇｈに対応するスイッチ制御信号は、ほぼ電圧Ｖ１の大きさとなる。
【００１６】
一方、スイッチ回路１０１により、図示されない受信回路がアンテナ１００に接続されるべく所定の切替信号が切替信号入力端子３４へ入力されると、その所定の切替信号に応じたスイッチ制御信号がデコーダ５２から半導体スイッチ５１へ出力されることとなる。その結果、半導体スイッチ５１においては、第１の回路接点５１ｂと共通端子５１ａ間が閉成されて、受信回路とアンテナ１００とが半導体スイッチ５１を介して接続された状態となる。
このとき同時に、デコーダ５２から発振回路１０２に対しては、発振回路１０２をスリープ状態（非動作状態）とすべく所定の信号が出力され、発振回路１０２は動作停止状態となり、そのため、ＤＣ発生回路１０３の出力電圧は零Ｖとなる。
したがって、逆流防止用ダイオード３は導通状態となり、スイッチ回路１０１には、外部からの電源電圧ＶDDが供給されることとなり、デコーダ５２から半導体スイッチ５１へ出力される論理値Ｈｉｇｈに対応するスイッチ制御信号は、ほぼ電圧ＶDDの大きさとなる。
【００１７】
図２には、より具体的な回路構成例が示されており、以下、同図を参照しつつ具体回路構成例について説明する。なお、図１に示された構成要素と同一の構成要素については、同一の符号を付して、その詳細な説明を省略し、以下、異なる点を中心に説明する。
まず、半導体スイッチ５１は、第１及び第２の電界効果トランジスタ１，２を主たる構成要素として構成されたものとなっている。
具体的には、第１の電界効果トランジスタ１のドレイン（又はソース）が第１のＤＣカットキャパシタ１１を介して受信回路接続端子３１に、第２の電界効果トランジスタ２のドレイン（又はソース）が第２のＤＣカットキャパシタ１２を介して送信回路接続端子３２に、それぞれ接続される一方、第１及び第２の電界効果トランジスタ１，２のソース（又はドレイン）は、第３のＤＣカットキャパシタ１３を介してアンテナ接続端子３３に接続されたものとなっている。
【００１８】
また、第１の電界効果トランジスタ１のドレイン・ソース間には、第１のドレイン・ソース間抵抗器２１が、第２の電界効果トランジスタ２のドレイン・ソース間には、第２のドレイン・ソース間抵抗器２２が、それぞれ接続されている。
そして、第１の電界効果トランジスタ１のゲートは、第１のゲート抵抗器２３を介して第１のデコーダ接続端子３６に接続されており、この第１のデコーダ接続端子３６は、デコーダ５２の所定の出力端子に接続されている。
また、第２の電界効果トランジスタ２のゲートは、第２のゲート抵抗器２４を介して第２のデコーダ接続端子３７に接続されており、この第２のデコーダ接続端子３７は、デコーダ５２の所定の出力端子に接続されている。
【００１９】
発振回路１０２には、第３のデコーダ接続端子３８を介してデコーダ５２からの制御信号が入力されるようになっている。
一方、ＤＣ発生回路１０３は、倍電圧整流回路４１と平滑回路４２とから構成されたものとなっている。
倍電圧整流回路４１は、第１のコンデンサ１４の一端が発振回路１０２の出力段に接続される一方、他端は第１のダイオード４のカソード及び第２のダイオード５のアノードに接続されている。そして、第１のダイオード４のアノードはアースに接続される一方、第２のダイオード５のカソードは、次述する平滑回路４２の入力段に接続されると共に、第２のコンデンサ１５を介してアースに接続されるようになっている。
【００２０】
平滑回路４２は、第１の抵抗器２５の一端が上述した倍電圧整流回路４１の出力段、すなわち、第２のダイオード５のカソードと第２のコンデンサ１５の接続点に接続される一方、他端は、ＤＣ出力端子３９に接続されると共に、第３のコンデンサ１６を介してアースに接続されたものとなっている。そして、このＤＣ出力端子３９は、逆流防止用ダイオード３のカソードに接続されたものとなっている。
【００２１】
次に、上記構成における動作について説明する。なお、基本的な動作は、図１に示された基本構成で説明したものと変わることろがないので、概括的に説明することとする。
まず、送信回路（図示せず）がアンテナ接続端子３３に接続される場合（送信時）には、外部からの所定の切替信号に基づいてデコーダ５２により、第２の電界効果トランジスタ２が導通状態とされる一方、第１の電界効果トランジスタ１は非導通状態とされることとなる。
この場合、同時にデコーダ５２からは、発振回路１０２に対して所定の信号が出力されて、発振回路１０２からは所定周波数の信号が倍電圧整流回路４１へ出力されることとなる。そして、倍電圧整流回路４１からは、発振回路１０２の出力信号の電圧の２倍の電圧が出力され、平滑回路４２により平滑化されて直流電圧Ｖ１として逆流防止用ダイオード３のカソード側に印加される。
【００２２】
この直流電圧Ｖ１は、逆流防止用ダイオード３のアノードに外部から印加される電源電圧ＶDDより大きく設定されているため、デコーダ５２に対して直流電圧Ｖ１が供給されることとなる。
そのため、デコーダ５２により導通状態とされる第２の電界効果トランジスタ２のゲートに対しては、第２のデコーダ接続端子３７を介してＶ(H)≒Ｖ１が印加されることとなる一方、非導通状態とされる第１の電界効果トランジスタ１のゲートには、第１のデコーダ接続端子３６を介してＶ(L)≒０の電圧とされるようになっている。
【００２３】
一方、受信回路（図示せず）がアンテナ接続端子３３に接続される場合（受信時）には、デコーダ５２により、第１の電界効果トランジスタ１が導通状態とされる一方、第２の電界効果トランジスタ２は、非導通状態とされることとなる。
この受信状態の場合、発振回路１０２はデコーダ５２からの制御信号により非動作状態となるた、ＤＣ発生回路１０３による逆流防止用ダイオード３のカソードへの直流電圧の印加は停止されることとなる。したがって、デコーダ５２へは、外部からの電源電圧ＶDDが供給され、その結果、導通状態とされる第１の電界効果トランジスタ１のゲートに対しては、第１のデコーダ接続端子３６を介してＶ(H)≒ＶDDが印加されることとなる一方、非導通状態とされる第２の電界効果トランジスタ２のゲートには、第２のデコーダ接続端子３７を介してＶ(L)≒０の電圧とされるようになっている。
【００２４】
このように、送信時には、外部から供給される電源電圧ＶDDよりも高い電圧Ｖ１がスイッチ回路１０１の半導体スイッチ５１を構成する第１及び第２の電界効果トランジスタ１，２に供給されるために、電源電圧ＶDDが印加される場合に比して、高出力、低歪みでの動作が得られることとなる。一方、受信時は、送信時と比べて半導体スイッチ５１を通過する電力は非常に小さいため、送信時のような高出力、低歪みは要求されず、そのため、デコーダから半導体スイッチ５１へ印加される電圧を送信時のように高くする必要はない。
上述の構成において、倍電圧整流回路４１と平滑回路４２は高いインピーダンスで動作させることにより、キャパシタンスを半導体上に容易に形成することができる小さい値のものとすることが可能となる。
【００２５】
図３には、本発明の実施の形態における半導体スイッチ回路の損失特性が従来回路の損失特性と共に示されており、以下、同図について説明する。
まず、同図において、横軸は入力電力Ｐｉｎ（ｄＢｍ）を、縦軸は挿入損失Ｌｏｓｓを、それぞれ表している。また、同図において、実線の特性線は、本発明の実施の形態における半導体スイッチ回路の特性を、点線の特性線は、従来回路の特性を、それぞれ示している。
同図によれば、従来回路では入力電力が約２７ｄＢｍ付近から挿入損失が急増しているのに対して、本発明の実施の形態における半導体スイッチ回路の場合は、入力電力が約３０ｄＢｍを越える付近から徐々に挿入損失が増加しており、挿入損失の改善が確実になされていることが確認できるものとなっている。
【００２６】
なお、本発明の実施の形態においては、半導体スイッチ５１が単極双投スイッチ（ＳＰＤＴ）で、一つのアンテナへ送受信回路を選択的に切り替える場合の例としてスイッチ素子として電界効果トランジスタを１段とした構成例を示したが、このような構成に限定される必要は無いことは勿論であり、本発明は、例えば、複数のアンテナや送受信経路に接続された複数の経路を有するスイッチ回路にも適用できるし、また、スイッチ素子として複数段の電界効果トランジスタを用いて構成された場合にも適用できるものである。
また、逆流防止用ダイオード３を高抵抗器に代えた構成としても良い。
さらに、上記構成の半導体スイッチ回路は、半導体基板上に集積化するのに好適である。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態における半導体スイッチ回路の基本構成例を示す構成図である。
【図２】本発明の実施の形態における半導体スイッチ回路の具体回路構成例を示す回路図である。
【図３】本発明の実施の形態における半導体スイッチ回路の入力電力に対する挿入損失の変化特性を従来回路の特性と共に示す特性線図である。
【図４】従来回路の一構成例を示す構成図である。
【符号の説明】
【００２８】
１…第１の電界効果トランジスタ
２…第２の電界効果トランジスタ
３…逆流防止用ダイオード
３４…切替信号入力端子
３５…電源供給端子
５１…半導体スイッチ
５２…デコーダ
１０１…スイッチ回路
１０２…発振回路
１０３…ＤＣ発生回路
【図１】
2005354279.tif 000003
【図２】
2005354279.tif 000004
【図３】
2005354279.tif 000005
【図４】
2005354279.tif 000006