(57)【要約】【課題】単相スイッチング整流装置は、半導体スイッチのオン・オフによって電力損失、サージ及びノイズが発生するという問題を有する。【解決手段】単相スイッチング整流装置は、第１及び第２の交流入力端子１、２と、第１及び第２の直流出力端子３、４と、第１〜第７のダイオードＤ1 〜Ｄ7 と、第１及び第２の主半導体スイッチＱ1 、Ｑ2 と、第１及び第２のコンデンサＣ1 、Ｃ2 と、第１及び第２のインダクタンス手段Ｌ1 、Ｌ2 と、トランスＴと、補助半導体スイッチＱ3 とを有する。第２のインダクタンス手段Ｌ2 とトランスＴの１次巻線Ｎ1 と補助半導体スイッチＱ3 との直列回路は第１及び第２のコンデンサＣ1 、Ｃ2 に直列に接続されている。第１及び第２のコンデンサＣ1 、Ｃ2 は第１及び第２の主半導体スイッチＱ1 、Ｑ2 のターンオン制御の直前に放電される。従って、第１及び第２の主半導体スイッチＱ1 、Ｑ2 のソフトスイッチングが達成される。【選択図】図１
2005224080.tif 000002
【特許請求の範囲】
【請求項１】
単相交流電圧を供給するための第１及び第２の交流入力端子（１、２）と、
負荷（５）に直流電圧を供給するための第１及び第２の直流出力端子（３、４）と、
前記第１の交流入力端子（１）と前記第２の直流出力端子（４）との間に接続された第１の主半導体スイッチ（Ｑ1 ）と、
前記第２の交流入力端子（２）と前記第２の直流出力端子（４）との間に接続された第２の主半導体スイッチ（Ｑ2 ）と、
前記第１の主半導体スイッチ（Ｑ1 ）に逆並列接続された内蔵又は個別の第１のダイオード（Ｄ1 ）と、
前記第２の主半導体スイッチ（Ｑ2 ）に逆並列接続された内蔵又は個別の第２のダイオード（Ｄ2 ）と、
前記第１の交流入力端子（１）と前記第１の直流出力端子（３）との間に接続され且つ前記第１及び第２の交流入力端子間の交流入力電圧に対して前記第１のダイオード（Ｄ1 ）と反対の方向性を有している第３のダイオード（Ｄ3 ）と、
前記第２の交流入力端子（２）と前記第１の直流出力端子（３）との間に接続され且つ前記交流入力電圧に対して前記第２のダイオード（Ｄ2 ）と反対の方向性を有している第４のダイオード（Ｄ4 ）と、
前記第１の交流入力端子（１）から前記第１の主半導体スイッチ（Ｑ1 ）と前記第３のダイオード（Ｄ3 ）との相互接続点（Ｐ1 ）に至る経路及び前記第２の交流入力端子（２）から前記第２の主半導体スイッチ（Ｑ2 ）と前記第４のダイオード（Ｄ4 ）との相互接続点（Ｐ2 ）に至る経路のいずれか一方又は両方に直列に接続された個別又は寄生の第１のインダクタンス手段（Ｌ1 ）と、
前記第１及び第２の直流出力端子（３、４）間に接続された平滑コンデンサ（Ｃo ）と、
前記第１及び第２の主半導体スイッチ（Ｑ1 、Ｑ2 ）又は第３及び第４のダイオード（Ｄ3 、Ｄ4 ）に対して並列にそれぞれ接続された第１及び第２の個別又は寄生のコンデンサ（Ｃ1 、Ｃ2 ）と、
前記第１の主半導体スイッチ（Ｑ1 ）と前記第３のダイオード（Ｄ3 ）との相互接続点（Ｐ1 ）にその一端が接続され且つ前記交流入力電圧に対して前記第３のダイオード（Ｄ3 ）と同一の方向性を有している第５のダイオード（Ｄ5 ）と、
前記第２の主半導体スイッチ（Ｑ2 ）と前記第４のダイオード（Ｄ4 ）との相互接続点（Ｐ2 ）にその一端が接続され且つ前記交流入力電圧に対して前記第４のダイオード（Ｄ4 ）と同一の方向性を有している第６のダイオード（Ｄ6 ）と、
前記第５及び第６のダイオード（Ｄ5 、Ｄ6 ）の他端と前記第２の直流出力端子（４）との間に接続されたトランスの１次巻線（Ｎ1 ）と補助半導体スイッチ（Ｑ3 ）との直列回路と、
前記１次巻線（Ｎ1 ）に電磁結合され且つ前記第１及び第２の直流出力端子（３、４）間に接続された２次巻線（Ｎ2 ）と、
前記平滑コンデンサ（Ｃo ）の電圧によって逆バイアスされる方向性を有して前記２次巻線（Ｎ2 ）に直列に接続された第７のダイオード（Ｄ7 ）と、
前記第５及び第６のダイオード（Ｄ5 、Ｄ6 ）の他端と前記第２の直流出力端子（４）との間において前記補助半導体スイッチ（Ｑ3 ）に直列に、又は前記第１及び第２の直流出力端子（３、４）間において前記２次巻線（Ｎ2 ）に直列に接続された個別又は寄生の第２のインダクタンス手段（Ｌ2 ）と、
前記第１及び第２の交流入力端子（１、２）を通って流れる交流入力電流を検出する電流検出器（６）と、
前記第１及び第２の交流入力端子（１、２）間の交流入力電圧を検出する交流入力電圧検出器（７）と、
前記電流検出器（６）と前記交流入力電圧検出器（７）とに接続され、前記電流検出器（６）の出力波形を前記交流入力電圧検出器（７）の出力波形に追従させるために前記第１及び第２の主半導体スイッチ（Ｑ1 、Ｑ2 ）のオン制御パルスを前記交流入力電圧よりも十分に高い周波数で発生し、且つ前記オン制御パルスの発生開始時点（ｔ5 又はｔ7 ）よりも前の時点（ｔ3 ）から前記オン制御パルスの発生開始時点（ｔ5 又はｔ7 ）よりも後の時点（ｔ7 又はｔ8 ）まで前記補助半導体スイッチ（Ｑ3 ）をオン制御する信号（Ｖg3）を発生する制御回路（９）と
から成ることを特徴とする単相スイッチング整流装置。
【請求項２】
更に、前記第１及び第２の直流出力端子（３、４）間の直流出力電圧を検出する直流出力電圧検出器（８）を有し、
前記制御回路は、更に、前記直流出力電圧検出器（８）の出力に応答して前記直流出力電圧を所望値に制御するように前記オン制御パルスの幅を制御する機能を有していることを特徴とする請求項１記載の単相スイッチング整流装置。
【請求項３】
更に、前記１次巻線（Ｎ1 ）と前記補助半導体スイッチ（Ｑ3 ）との接続点と前記第１の直流出力端子（３）との間に接続された第８のダイオード（Ｄ8 ）を有していることを特徴とする請求項１又は２記載の単相スイッチング整流装置。
【請求項４】
単相交流電圧を供給するための第１及び第２の交流入力端子（１、２）と、
負荷（５）に直流電圧を供給するための第１及び第２の直流出力端子（３、４）と、
前記第１の交流入力端子（１）と前記第２の直流出力端子（４）との間に接続された第１のダイオード（Ｄ1 ）と、
前記第２の交流入力端子（２）と前記第２の直流出力端子（４）との間に接続された第２のダイオード（Ｄ2 ）と、
前記第１の交流入力端子（１）と前記第１の直流出力端子（３）との間に接続され且つ前記第１及び第２の交流入力端子間の交流入力電圧に対して前記第１のダイオード（Ｄ1 ）と反対の方向性を有している第３のダイオード（Ｄ3 ）と、
前記第２の交流入力端子（２）と前記第１の直流出力端子（３）との間に接続され且つ前記交流入力電圧に対して前記第２のダイオード（Ｄ2 ）と反対の方向性を有している第４のダイオード（Ｄ4 ）と、
前記第１の交流入力端子（１）から前記第１及び第３のダイオード（Ｄ1 、Ｄ3 ）の相互接続点（Ｐ1 ）に至る経路、及び前記第２の交流入力端子（２）から前記第２及び第４のダイオード（Ｄ2 、Ｄ4 ）の相互接続点（Ｐ2 ）に至る経路のいずれか一方又は両方に直列に接続された個別又は寄生の第１のインダクタンス手段（Ｌ1 ）と、
前記第１及び第２の直流出力端子（３、４）間に接続された平滑コンデンサ（Ｃo ）と、
前記第１のダイオード（Ｄ1 ）と前記第３のダイオード（Ｄ3 ）との相互接続点（Ｐ1 ）にその一端が接続され且つ前記交流入力電圧に対して前記第３のダイオード（Ｄ3 ）と同一の方向性を有している第５のダイオード（Ｄ5 ）と、
前記第２のダイオード（Ｄ2 ）と前記第４のダイオード（Ｄ4 ）との相互接続点（Ｐ2 ）にその一端が接続され且つ前記交流入力電圧に対して前記第４のダイオード（Ｄ4 ）と同一の方向性を有している第６のダイオード（Ｄ6 ）と、
前記第５及び第６のダイオード（Ｄ5 、Ｄ6 ）の他端の相互接続点（Ｐ３）と前記第２の直流出力端子（４）との間に接続された主半導体スイッチ（Ｑ）と、
前記主半導体スイッチ（Ｑ）に逆並列に接続された主ダイオード（Ｄ ）と、
前記第５及び第６のダイオード（Ｄ5 、Ｄ6 ）の他端の相互接続点（Ｐ３）と前記第２の直流出力端子（４）との間に接続されたトランスの１次巻線（Ｎ1）と補助半導体スイッチ（Ｑ3 ）との直列回路と、
前記１次巻線（Ｎ1 ）に電磁結合され且つ前記第１及び第２の直流出力端子（３、４）間に接続された２次巻線（Ｎ2 ）と、
前記平滑コンデンサ（Ｃo ）の電圧に対して逆バイアスされる方向性を有して前記２次巻線（Ｎ2 ）に直列に接続された第７のダイオード（Ｄ7 ）と、
前記第５及び第６のダイオード（Ｄ5 、Ｄ6 ）の他端の相互接続点（Ｐ３）と前記第２の直流出力端子（４）との間において前記補助半導体スイッチ（Ｑ3 ）に直列に、又は前記第１及び第２の直流出力端子（３、４）間において前記２次巻線（Ｎ2 ）に直列に接続された個別又は寄生の第２のインダクタンス手段（Ｌ2 ）と、
前記主半導体スイッチ（Ｑ）に並列接続された１つの個別又は寄生のコンデンサ（Ｃ）、又は前記第３及び第４のダイオード（Ｄ3 、Ｄ4 ）に対して並列に接続された個別又は寄生の第１及び第２のコンデンサ（Ｃ1 、Ｃ2 ）と、
前記第１及び第２の交流入力端子（１、２）を通って流れる交流入力電流を検出する電流検出器（６）と、
前記第１及び第２の交流入力端子（１、２）間の交流入力電圧を検出する交流入力電圧検出器（７）と、
前記電流検出器（６）と前記交流入力電圧検出器（７）とに接続され、前記電流検出器（６）の出力波形を前記交流入力電圧検出器（７）の出力波形に追従させるために前記主半導体スイッチ（Ｑ）のオン制御パルスを前記交流入力電圧よりも十分に高い周波数で発生し、且つ前記オン制御パルスの発生開始時点（ｔ5 又はｔ7 ）よりも前の時点（ｔ3 ）から前記オン制御パルスの発生開始時点（ｔ5 又はｔ7 ）よりも後の時点（ｔ7 又はｔ8 ）まで前記補助半導体スイッチ（Ｑ3 ）をオン制御する信号（Ｖg3）を発生する制御回路（９）と
から成ることを特徴とする単相スイッチング整流装置。
【請求項５】
更に、前記補助半導体スイッチ（Ｑ3 ）に直列に接続されたダイオード（Ｄ９）を有していることを特徴とする請求項４記載の単相スイッチング整流装置。
【請求項６】
前記第１及び第２の主半導体スイッチ（Ｑ1 、Ｑ2 ）及び前記補助半導体スイッチ（Ｑ3 ）のそれぞれはエミッタ又はソースとコレクタ又はドレインとゲート又はベースとを有するＩＧＢＴ又はトランジスタ又はＦＥＴであって、それぞれのエミッタ又はソースが前記第２の直流出力端子（４）に接続されていることを特徴とする請求項１乃至３のいずれかに記載の単相スイッチング整流装置。
【請求項７】
前記主半導体スイッチ（Ｑ）及び前記補助半導体スイッチ（Ｑ3 ）のそれぞれは、エミッタ又はソースとコレクタ又はドレインとゲート又はベースとを有するＩＧＢＴ又はトランジスタ又はＦＥＴであって、それぞれのエミッタ又はソースが前記第２の直流出力端子（４）に接続されていることを特徴とする請求項４又は５記載の単相スイッチング整流装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は力率改善機能を有する単相スイッチング整流装置に関し、更に詳細には、半導体スイッチのスイッチングストレスが軽減された単相スイッチング整流装置に関する。
【背景技術】
【０００２】
整流回路の力率を改善するために、従来のダイオードブリッジ回路の４個のダイオードの内の２個を半導体スイッチに置き換え、交流入力端子と半導体スイッチとの間にインダクタ即ちリアクトルを接続した構成の単相スイッチング整流装置は、例えば特開２００２−５１５６３号公報等で公知である。この種の単相スイッチング整流装置においては、交流入力電圧の振幅変化に応じて交流入力電流の振幅を変化させることができ、力率が改善される。
【０００３】
ところで、インダクタ等の部品の小型化、スイッチング騒音の低減には、スイッチングの高周波化が不可欠である。しかしながら、スイッチング周波数を上げるとスイッチング損失が増大し変換効率が低下する。スイッチング損失は半導体スイッチのスイッチング時の電圧と電流が同時に発生する期間に発生するため、スイッチングを高速にすることで低減できる。しかし、スイッチングを高速にすると電圧及び電流サージが発生するなどノイズ面で弊害がある。
【特許文献１】特開２００２−５１５６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明が解決しようとする課題は、単相スイッチング整流装置のスイッチング損失の低減、サージ及びノイズの抑制を簡単な回路で達成できなかったことである。
【課題を解決するための手段】
【０００５】
上記課題を解決するための本発明を、図面の符号を参照して説明する。但し、特許請求の範囲及びここでの符号は発明の理解を助けるためのものであり、発明を限定するものではない。
本発明は、単相交流電圧を供給するための第１及び第２の交流入力端子１、２と、負荷５に直流電圧を供給するための第１及び第２の直流出力端子３、４と、前記第１の交流入力端子１と前記第２の直流出力端子４との間に接続された第１の主半導体スイッチＱ1 と、前記第２の交流入力端子２と前記第２の直流出力端子４との間に接続された第２の主半導体スイッチＱ2 と、前記第１の主半導体スイッチＱ1 に逆並列接続された内蔵又は個別の第１のダイオードＤ1 と、前記第２の主半導体スイッチＱ2 に逆並列接続された内蔵又は個別の第２のダイオードＤ2 と、前記第１の交流入力端子１と前記第１の直流出力端子３との間に接続され且つ前記第１及び第２の交流入力端子間の交流入力電圧に対して前記第１のダイオードＤ1 と反対の方向性を有している第３のダイオードＤ3 と、前記第２の交流入力端子２と前記第１の直流出力端子３との間に接続され且つ前記交流入力電圧に対して前記第２のダイオードＤ2 と反対の方向性を有している第４のダイオードＤ4 と、前記第１の交流入力端子１から前記第１の主半導体スイッチＱ1 と前記第３のダイオードＤ3 との相互接続点Ｐ1 に至る経路及び前記第２の交流入力端子２から前記第２の主半導体スイッチＱ2 と前記第４のダイオードＤ4 との相互接続点Ｐ2 に至る経路のいずれか一方又は両方に直列に接続された個別又は寄生の第１のインダクタンス手段Ｌ1 と、前記第１及び第２の直流出力端子３、４間に接続された平滑コンデンサＣo と、前記第１及び第２の主半導体スイッチＱ1 、Ｑ2 又は第３及び第４のダイオードＤ3 、Ｄ4 に対して並列にそれぞれ接続された第１及び第２の個別又は寄生のコンデンサＣ1 、Ｃ2 と、前記第１の主半導体スイッチＱ1 と前記第３のダイオードＤ3 との相互接続点Ｐ1 にその一端が接続され且つ前記交流入力電圧に対して前記第３のダイオードＤ3 と同一の方向性を有している第５のダイオードＤ5 と、前記第２の主半導体スイッチＱ2 と前記第４のダイオードＤ4 との相互接続点Ｐ2 にその一端が接続され且つ前記交流入力電圧に対して前記第４のダイオードＤ4 と同一の方向性を有している第６のダイオードＤ6 と、前記第５及び第６のダイオードＤ5 、Ｄ6 の他端と前記第２の直流出力端子４との間に接続されたトランスの１次巻線Ｎ1 と補助半導体スイッチＱ3 との直列回路と、前記１次巻線Ｎ1 に電磁結合され且つ前記第１及び第２の直流出力端子３、４間に接続された２次巻線Ｎ2 と、前記平滑コンデンサＣo の電圧によって逆バイアスされる方向性を有して前記２次巻線Ｎ2 に直列に接続された第７のダイオードＤ7 と、前記第５及び第６のダイオードＤ5 、Ｄ6 の他端と前記第２の直流出力端子４との間において前記補助半導体スイッチＱ3 に直列に、又は前記第１及び第２の直流出力端子３、４間において前記２次巻線Ｎ2 に直列に接続された個別又は寄生の第２のインダクタンス手段Ｌ2 と、前記第１及び第２の交流入力端子１、２を通って流れる交流入力電流を検出する電流検出器６と、前記第１及び第２の交流入力端子１、２間の交流入力電圧を検出する交流入力電圧検出器７と、前記電流検出器６と前記交流入力電圧検出器７とに接続され、前記電流検出器６の出力波形を前記交流入力電圧検出器７の出力波形に追従させるために前記第１及び第２の主半導体スイッチＱ1 、Ｑ2 のオン制御パルスを前記交流入力電圧よりも十分に高い周波数で発生し、且つ前記オン制御パルスの発生開始時点ｔ5 又はｔ7 よりも前の時点ｔ3 から前記オン制御パルスの発生開始時点ｔ5 又はｔ7 よりも後の時点ｔ7 又はｔ8 まで前記補助半導体スイッチＱ3 をオン制御する信号Ｖg3を発生する制御回路９とから成ることを特徴とする単相スイッチング整流装置に係わるものである。
【０００６】
なお、請求項２に示すように、更に、前記第１及び第２の直流出力端子３、４間の直流出力電圧を検出する直流出力電圧検出器８を有し、前記制御回路は、更に、前記直流出力電圧検出器８の出力に応答して前記直流出力電圧を所望値に制御するように前記オン制御パルスの幅を制御する機能を有していることが望ましい。
また、請求項３に示すように、更に、前記１次巻線Ｎ1 と前記補助半導体スイッチＱ3 との接続点と前記第１の直流出力端子３との間に接続された第８のダイオードＤ8 を有していることが望ましい。
また、請求項４に示すように、前記第１及び第２の主半導体スイッチＱ1 、Ｑ2の代わりに１つの主半導体スイッチＱを使用した回路構成とすることができる。
また、請求項５に示すように、請求項４の回路において、前記補助半導体スイッチＱ3に直列にダイオードＤ９を接続することが望ましい。
また、請求項６に示すように、前記第１及び第２の主半導体スイッチＱ1 、Ｑ2 及び前記補助半導体スイッチＱ3 のそれぞれはエミッタ又はソースとコレクタ又はドレインとゲート又はベースとを有するＩＧＢＴ又はトランジスタ又はＦＥＴであって、それぞれのエミッタ又はソースが前記第２の直流出力端子４に接続されていることが望ましい。
また、請求項７に示すように、前記主半導体スイッチＱ及び前記補助半導体スイッチＱ3 のそれぞれは、エミッタ又はソースとコレクタ又はドレインとゲート又はベースとを有するＩＧＢＴ又はトランジスタ又はＦＥＴであって、それぞれのエミッタ又はソースが前記第２の直流出力端子４に接続されていることが望ましい。
【発明の効果】
【０００７】
請求項１〜７の本発明によれば、比較的簡単な回路によって主半導体スイッチのターンオフ時のソフトスイッチングのみでなくターンオン時のソフトスイッチングも可能になり、電力損失の低減、サージ及びノイズの抑制を達成することができる。
また、請求項４及び５の発明によれば、単相スイッチング整流装置の構成が簡単に成る。
また、請求項６及び７の発明によれば、主半導体スイッチ及び補助半導体スイッチのエミッタ又はソースが第２の直流入力端子にそれぞれ接続されているので、オン・オフ駆動回路の電源を共通にでき、オン・オフ駆動回路の構成が簡単になる。
【発明を実施するための最良の形態】
【０００８】
次に、図１〜図８を参照して本発明の実施形態を説明する。
【実施例１】
【０００９】
図１の本発明の実施例１に係わる単相高力率ＰＷＭ整流装置と呼ぶこともできる単相スイッチング整流装置は、単相交流電圧を供給するための第１及び第２の交流入力端子１、２と、負荷５に電力を供給するための第１及び第２の直流出力端子３、４と、電流検出器６と、交流入力電圧検出器７と、直流出力電圧検出器８と、制御回路９と、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）から成る第１及び第２の主半導体スイッチＱ1 、Ｑ2 と、ＩＧＢＴから成る補助半導体スイッチＱ3 と、第１〜第７のダイオードＤ1 〜Ｄ7 と、それぞれリアクトル又はインダクタとも呼ぶことができる第１及び第２のインダクタンス手段Ｌ1 、Ｌ2 と、１次巻線Ｎ1 と２次巻線Ｎ2 とを有するトランスＴと、平滑コンデンサＣo と、第１及び第２のコンデンサＣ1  、Ｃ2 とを有している。
【００１０】
第１及び第２の交流入力端子１、２は例えば１００Ｖの正弦波交流電圧を供給するための商用交流電源Ｅに接続されている。第１の主半導体スイッチＱ1 は第１のインダクタンス手段Ｌ1 を介して第１の交流入力端子１とグランド側即ち共通端子側の第２の直流出力端子４に接続されている。第２の主半導体スイッチＱ2 は第２の交流入力端子２と第２の直流出力端子４との間に接続されている。なお、ＩＧＢＴから成る第１及び第２の主半導体スイッチＱ1 、Ｑ2 のエミッタが第２の直流出力端子４に接続されている。また、第１及び第２の主半導体スイッチＱ1 、Ｑ2 のゲートはライン１０、１１によって制御回路９に接続されている。
【００１１】
第１のダイオードＤ1 は第１の主半導体スイッチＱ1 に逆並列接続されている。第２のダイオードＤ2 は第２の主半導体スイッチＱ2 に逆並列接続されている。本実施例の第１及び第２のダイオードＤ1 、Ｄ2 は第１及び第２の主半導体スイッチＱ1 、Ｑ2 の内蔵即ち寄生のダイオードであるが、理解を容易にするために第１及び第２の主半導体スイッチＱ1 、Ｑ2 と分けて示されている。勿論、第１及び第２のダイオードＤ1 、Ｄ2 を個別のダイオードとすることができる。
【００１２】
それぞれをソフトスイッチング用又は共振用コンデンサ又はキャパシタンス手段と呼ぶこともできる第１及び第２のコンデンサＣ1 、Ｃ2 は平滑コンデンサＣo よりも十分に小さい容量を有して第１及び第２の主半導体スイッチＱ1 、Ｑ2 に並列接続されている。なお、第１及び第２のコンデンサＣ1 、Ｃ2 を第１及び第２の主半導体スイッチＱ1 、Ｑ2 のコレクタ・エミッタ間の寄生容量とすることもできる。
【００１３】
第３のダイオードＤ3 は第１の交流入力端子１と第１の直流出力端子３との間に第１のインダクタンス手段Ｌ1 を介して接続されている。第４のダイオードＤ4 は第２の交流入力端子２と第１の直流出力端子３との間に接続されている。第３及び第４のダイオードＤ3 、Ｄ4 は第１及び第２の交流入力端子１、２間の交流入力電圧に対して第１及び第２のダイオードＤ1 、Ｄ2 と反対の方向性即ち極性を有する。第３及び第４のダイオードＤ3 、Ｄ4 は第１及び第２のダイオードＤ1 、Ｄ2 を伴なってブリッジ型ダイオード整流回路を構成している。
【００１４】
第１のインダクタンス手段Ｌ1 は、第１の交流入力端子１から第１の主半導体スイッチＱ1 と第３のダイオードＤ3 との相互接続点Ｐ1 に至る経路に直列に接続されている。この第１のインダクタンス手段Ｌ1 を第２の交流入力端子２から第２の主半導体スイッチＱ2 と第４のダイオードＤ4 との相互接続点Ｐ2 に至る経路に直列に接続することもできる。また、上記の２つの経路の両方に第１のインダクタンス手段Ｌ1 を接続することができる。この実施例では第１のインダクタンス手段Ｌ1 がリアクトルで構成されているが、ラインの寄生インダクタンスが必要なインダクタンス値を有する場合には、この寄生インダクタンスを第１のインダクタンス手段Ｌ1 とすることができる。
【００１５】
平滑コンデンサＣo は第１及び第２の直流出力端子３、４間に接続されている。
【００１６】
第５、第６及び第７のダイオードＤ5 、Ｄ6 、Ｄ7 と第２のインダクタンス手段Ｌ2 と補助半導体スイッチＱ3 とトランスＴとは本発明に従って第１及び第２のコンデンサＣ1 、Ｃ2 の蓄積エネルギを放出するために設けられている。
【００１７】
第５のダイオードＤ5 の一端（アノード）は第１の主半導体スイッチＱ1 と第３のダイオードＤ3 との相互接続点Ｐ1 に接続されている。第６のダイオードＤ6 の一端（アノード）は第２の主半導体スイッチＱ2 と第４のダイオードＤ4 との相互接続点Ｐ2 に接続されている。従って、第５及び第６のダイオードＤ5 、Ｄ6 は第１及び第２の交流入力端子１、２間の交流入力電圧に対して第３及び第４のダイオードＤ3 、Ｄ4 と同一の方向性即ち極性を有する。
【００１８】
第２のインダクタンス手段Ｌ2 と１次巻線Ｎ1 と補助半導体スイッチＱ3 との直列回路は、第５及び第６のダイオードＤ5 、Ｄ6 の他端（カソード）の相互接続点Ｐ3 と第２の直流出力端子４との間に接続されている。
【００１９】
第２のインダクタンス手段Ｌ2 は共振回路を形成するために第５及び第６のダイオードＤ5 、Ｄ6 を介して第１及び第２のコンデンサＣ1 、Ｃ2 に直列に接続されている。第２のインダクタンス手段Ｌ2 は、この実施例１では個別のリアクトルで構成されているが、トランスＴと一体に構成し、１次巻線Ｎ1 のインダクタンスを第２のインダクタンス手段Ｌ2 とすることができる。
【００２０】
ＩＧＢＴから成る補助半導体スイッチＱ3 は、第１及び第２のコンデンサＣ1 、Ｃ2 の蓄積エネルギを放出させる時にオン制御される。なお、補助半導体スイッチＱ3 のエミッタは第２の直流出力端子４に接続され、ゲートはライン１２によって制御回路９に接続されている。
【００２１】
１次巻線Ｎ1 に電磁結合された２次巻線Ｎ2 と第７のダイオードＤ7 との直列回路は１次巻線Ｎ1 側のエネルギを負荷５及び平滑コンデンサＣo 側に放出させるためのものであって、第１及び第２の直流出力端子３、４間に接続されている。第７のダイオードＤ7 は平滑コンデンサＣo の電圧で逆バイアスされる方向性即ち極性を有する。
【００２２】
電流検出器６は、第１及び第２の交流入力端子１、２を通って流れる電流即ち第１のインダクタンス手段Ｌ1 を流れる交流入力電流を検出するものであって、この実施例１では第１のインダクタンス手段Ｌ1 が接続された電源ラインに電磁結合されたＣＴ（カーレントトランス）から成る。なお、電流検出器６を電流検出抵抗又は磁電変換素子等で構成することもできる。電流検出器６の出力Ｉinはライン１３によって制御回路９に送られる。ここでは説明を容易にするために、第１及び第２の交流入力端子１、２を通る電流と電流検出器６の出力との両方が同一のＩinで示されている。
【００２３】
交流入力電圧検出器７は第１及び第２の交流入力端子１、２に接続されている。この交流入力電圧検出器７の出力Ｖinをライン１４によって制御回路９に送られる。ここでは説明を容易にするために第１及び第２の交流入力端子１、２間の交流入力電圧と交流入力電圧検出器７の出力との両方がＶinで示されている。
【００２４】
直流出力電圧検出器８は第１及び第２の直流出力端子３、４に接続されている。この直流出力電圧検出器８の出力Ｖo はライン１５によって制御回路９に送られる。ここでは説明を容易にするために第１及び第２の直流出力端子３、４間の直流出力電圧と直流出力電圧検出器８の出力との両方がＶoで示されている。
【００２５】
制御回路９は、電流検出器６の出力Ｉinと交流入力電圧検出器７の出力Ｖinとに基づいて電流検出器６の出力Ｉinの波形を交流入力電圧検出器７の出力Ｖinの波形に追従させるように第１及び第２の主半導体スイッチＱ1 、Ｑ2 をオン状態にするためのオン制御パルスを交流入力電圧Ｖinよりも十分に高い周波数で発生する機能と、直流出力電圧Ｖo を所望値にするようにオン制御パルスの幅を調整する機能と、第１及び第２の主半導体スイッチＱ1 、Ｑ2 をソフトスイッチングさせるように補助半導体スイッチＱ3 をオン制御する機能とを有する。即ち、制御回路９は力率改善及び直流出力電圧の安定化を図るために図３（Ｃ）に概略的に示すＰＷＭパルス列から成る第１及び第２の主スイッチ制御信号Ｖg1、Ｖg2をライン１０、１１に送出し、第１及び第２の主半導体スイッチＱ1 、Ｑ2 のソフトスイッチングのために図３（Ｄ）に示す補助スイッチ制御信号Ｖg3をライン１２に送出する。
【００２６】
図２は図１の制御回路９の詳細を示す。この制御回路９は基準値発生器２０、減算器２１、比例積分演算器２２、２つの絶対値演算器２３、２４、乗算器２５、減算器２６、比例積分演算器２７、比較波発生器２８、比較器２９、及び２つの制御信号発生器３０、３１を有する。なお、減算器２１、２６を加算器にし、加算器の入力信号を図２に示す極性にすることができる。
【００２７】
誤差増幅器とも呼ぶことができる減算器２１の一方の入力端子はライン１５によって図１の直流出力電圧検出器８に接続され、この他方の入力端子は基準値発生器２０に接続されている。従って、減算器２１は、直流出力電圧検出器８の出力Ｖo と基準値発生器２０の基準値Ｖr との差を示す信号を発生する。
減算器２１に接続された比例積分演算器２２は、減算器２１の出力を比例積分して平滑化した誤差信号を形成する。
【００２８】
絶対値演算器２３はライン１４によって図１の交流入力電圧検出器７に接続され、交流入力電圧検出器７の出力Ｖinの絶対値即ち、図３（Ａ）に示す正弦波交流電圧の整流波形に相当する信号を出力する。絶対値演算器２４はライン１３によって図１の電流検出器６に接続され、電流検出器６の出力Iinの絶対値を出力する。絶対値演算器２４の出力信号は図３（Ｂ）に説明的に示すように正弦波に高周波成分が乗った波形であり、第１のインダクタンス手段Ｌ1 のインダクタンス値が小さい時には例えば実線で示す信号Ｖ1 、インダクタンス値が大きい時には例えば点線で示す信号Ｖ2 になる。
なお、図１の交流入力電圧検出器７及び電流検出器６の出力が既に絶対値である場合には、図２の絶対値演算器２３、２４は不要である。
【００２９】
乗算器２５の一方の入力端子は絶対値演算器２３に接続され、他方の入力端子は比例積分演算器２２に接続されている。従って、乗算器２５は交流入力電圧検出器７の出力Ｖinの絶対値に対して比例積分演算器２２の出力を乗算して直流出力電圧Ｖo を一定に制御するために必要な信号Ｖa を例えば図３（Ａ）に示すように形成する。この信号Ｖa は電流目標値として機能する。
【００３０】
減算器２６の一方の入力端子は絶対値演算器２４に接続され、他方の入力端子は乗算器２５に接続されている。従って、減算器２６は電流検出器６の出力Ｉinの絶対値と乗算器２５から得られた信号Ｖa との差を示す信号を形成する。
【００３１】
減算器２６に接続された比例積分演算器２７は、減算器２６の出力から高周波成分を除去して正弦波又は近似正弦波のＰＷＭ（パルス幅変調）パルス形成用信号Ｖpwm を出力する。なお、比例積分演算器２７を絶対値演算器２４と減算器２６との間に移すこともできる。また、電流検出器６の出力Ｉinが高周波成分を含まない場合は、比例積分演算器２７を省くことができる。
【００３２】
比較波発生器２８は鋸波発生器又は三角波発生器と呼ぶこともできるものであって、図４（Ａ）に示す鋸波状の比較波Ｖt を交流入力電圧Ｖinの周波数（例えば５０Ｈｚ）よりも十分に高い周波数（例えば２０〜１００ｋＨｚ）で発生する。比較波Ｖt はＰＷＭパルス形成用信号Ｖpwm が横切ることができる振幅を有する。
【００３３】
比較器２９の一方の入力端子は比例積分演算器２７に接続され、他方の入力端子は比較波発生器２８に接続されている。従って、比較器２９は図４（Ａ）に示すように比較波Ｖt とＰＷＭパルス形成用信号Ｖpwm とを比較し、例えば図４（Ｂ）に示すｔ5 〜ｔ9 期間にオン制御パルスＰonを発生する。このオン制御パルスＰonは比較波Ｖt と同一の周期で発生し、オン制御パルスＰonの列が第１及び第２のスイッチ制御信号Ｖg1、Ｖg2となる。
【００３４】
第１及び第２の主半導体スイッチＱ1 、Ｑ2 のための制御信号発生器３０は比較器２９に接続され、比較器２９の出力に対応している第１及び第２のスイッチ制御信号Ｖg1、Ｖg2をライン１０、１１に送出する。なお、制御信号発生器３０に第１及び第２の主半導体スイッチＱ1 、Ｑ2 の駆動回路を含ませることができる。
【００３５】
補助半導体スイッチＱ3 のための制御信号発生器３１は乗算器２５と比較波発生器２８とに接続され、図３（Ｄ）及び図４（Ｃ）に示す制御信号Ｖg3を形成し、補助半導体スイッチＱ3 に送る。更に詳しく説明すると、制御信号発生器３１はオン基準値発生器３２と、オフ基準値発生器３３と、２つの比較器３４、３５と、２つのトリガ回路３６、３７と、ＲＳフリップフロップ３８とを有している。オン基準値発生器３２は乗算器２５から得られた信号Ｖa に所定の係数を乗算する回路から成り、図４（Ａ）に示すＰＷＭパルス形成用信号Ｖpwm よりも上側において比較波Ｖｔを横切るオン基準値Ｖonを発生する。オフ基準値発生器３３は、乗算器２５から得られた信号Ｖa に所定の係数を乗算する回路から成り、ＰＷＭパルス形成用信号Ｖpwm よりも下側において比較波Ｖt を横切るオフ基準値Ｖoff を発生する。
【００３６】
比較器３４の一方の入力端子はオン基準値発生器３２に接続され、他方の入力端子は比較波発生器２８に接続されている。従って、図４（Ａ）において比較波Ｖt がオン基準値Ｖonを下から上に向って横切る時点ｔ3 で比較器３４の出力が低レベルから高レベルに転換し、次段のトリガ回路３６から時点ｔ3 でトリガ信号が発生し、これがＲＳフリップフロップ３８のセット入力端子Ｓに送られる。また、比較波Ｖｔがオフ基準値Ｖoff を下から上に向って横切る時点ｔ7 で比較器３５の出力が低レベルから高レベルに転換し、次段のトリガ回路３７から時点ｔ7 でトリガ信号が発生し、これがＲＳフリップフロップ３８のリセット入力端子Ｒに送られる。ＲＳフリップフロップ３８は一方のトリガ回路３６から得られたトリガ信号に応答してセット状態となり、他方のトリガ回路３７から得られたトリガ信号に応答してリセット状態となり、図４（Ｃ）に示す制御信号Ｖg3をライン１２に送出する。
【００３７】
図３は図１及び図２に示した単相スイッチング整流装置の動作の概略を示す。図３（Ｃ）に示す制御信号Ｖg1、Ｖg2によって第１及び第２の主半導体スイッチＱ1 、Ｑ2 がオン・オフ制御されると、第１のインダクタンス手段Ｌ1 におけるエネルギの蓄積と放出の繰返しが生じる。第１のインダクタンス手段Ｌ1 を通って流れる交流入力電流Ｉinのピーク値は交流入力電圧Ｖinの振幅に比例するので、交流入力電流Ｉinを正弦波に近似させることができる。なお、図１では交流入力端子１、２と第１のインダクタンス手段Ｌ1 との間に高周波成分除去用フィルタが接続されていないが、ここに必要に応じて周知の高周波成分除去用フィルタを接続することができる。また、高周波成分除去用フィルタを交流電源Ｅと第１及び第２の交流入力端子１、２との間に接続することもできる。図３（Ｄ）に示す補助半導体スイッチＱ3 のための制御信号Ｖg3のオン開始時点は第１及び第２の主半導体スイッチＱ1 、Ｑ2 のオフ期間Ｔoff に含まれ、オン終了時点は第１及び第２の主半導体スイッチＱ1 、Ｑ2 のオン期間Ｔonに含まれている。
【００３８】
次に、図４を参照して図１の単相スイッチング整流装置の動作の詳細を説明する。なお、図４（Ｄ）の電流Ｉq1は第１の主半導体スイッチＱ1 の電流と第１のダイオードＤ1 の電流とを組み合せたものである。また、この説明において、図４の比較波Ｖt の１周期又は数周期の間における交流入力電圧の変化を無視する。また、第１のインダクタンス手段Ｌ1 のインダクタンス値が十分に大きく、スイッチング期間中に電流が変化しないものと仮定する。また、図４は第１及び第２の交流入力端子１、２間に正の半波の交流入力電圧Ｖinが供給されている時の図１及び図２の各部の状態を示す。以下の説明において電流経路を回路構成要素の参照符号のみで示すことがある。
【００３９】
図４のｔ1 よりも前の区間では、第１及び第２の主半導体スイッチＱ1 、Ｑ2がオン状態に制御されている。従って、Ｅ−Ｌ1 −Ｑ1 −Ｄ2 （又はＤ2 ＋Ｑ2 ）の経路で図４（Ｄ）の電流Ｉq1が流れる。
【００４０】
図４のｔ1 時点で第１及び第２の主半導体スイッチＱ1 、Ｑ2 がターンオフ制御されると、第１の主半導体スイッチＱ1 を通る電流経路が無くなるので、Ｅ−Ｌ1 −Ｃ1 −Ｄ2 の経路で第１のコンデンサＣ1 の充電電流が流れ、第１のコンデンサＣ1 の両端子間の電圧及び第１の主半導体スイッチＱ1 のドレイン・ソース間の電圧Ｖq1が図４（Ｅ）に示すようにｔ1 時点からｔ2 時点まで徐々に増大する。これにより、第１の主半導体スイッチＱ1 のターンオフ時のソフトスイッチングが達成され、第１の主半導体スイッチＱ1 のターンオフ時のスイッチング損失、電圧サージ及びノイズが低減する。
【００４１】
ｔ2 時点で第１のコンデンサＣ1 の電圧が直流出力電圧Ｖo を越えると、第３のダイオードＤ3 に順方向電圧が印加され、第３のダイオードＤ3 が導通する。これにより、Ｅ−Ｌ1 −Ｄ3 −Ｃo 及び５−Ｄ2 の経路に電流が流れる。第３のダイオードＤ3 の導通期間中は第１のコンデンサＣ1 の電圧が直流出力電圧Ｖo とほぼ同一に保たれる。
第３のダイオードＤ3 と第１のコンデンサＣ1 との直列回路は平滑コンデンサＣo に対して並列に接続されているので、第１のコンデンサＣ1 の電圧の上昇と逆に第３のダイオードＤ3 の端子間電圧Ｖd3は図４（Ｇ）に示すようにｔ1 〜ｔ2 区間で徐々に低下する。
【００４２】
ｔ3 時点で補助半導体スイッチＱ3 がオン状態になると、前述のｔ2 〜ｔ3 区間における第３のダイオードＤ3 を通る電流の他に、Ｅ−Ｌ1 −Ｄ5 −Ｌ2 −Ｎ1 −Ｑ3 −Ｄ2 の経路にも電流が流れる。トランスＴの１次巻線Ｎ1 に電流が流れると、２次巻線Ｎ2 側におけるＮ2 −Ｃo 及び５−Ｄ7 の経路に電流が流れる。第７のダイオードＤ7 が導通すると、２次巻線Ｎ2 の端子間電圧は直流出力電圧Ｖo に等しくなる。これにより、１次巻線Ｎ1 の端子間電圧は、１次巻線Ｎ1 と２次巻線Ｎ2 との巻数比Ｎ1 ／Ｎ2 （この実施例では１／２．５）で決定される値即ち直流出力電圧Ｖo の０．４倍の値になる。
第２のインダクタンス手段Ｌ2 及び補助半導体スイッチＱ3 を通って流れる電流Ｉ2 は、図４（Ｈ）に示すようにｔ3 時点から徐々に増大する。従って、補助半導体スイッチＱ3 のターンオンはソフトスイッチングとなり、サージ及びノイズが発生しない。ｔ3 時点から第２のインダクタンス手段Ｌ2 を通る電流Ｉ2 が徐々に増大すると、逆に第３のダイオードＤ3 を通る電流Ｉd3が図４（Ｆ）に示すように徐々に低下し、ｔ4 時点で零になる。
【００４３】
ｔ4 時点で第３のダイオードＤ3 を通る電流Ｉd3が零になると、第３のダイオードＤ3 は逆バイアス状態となる。これと同時に、Ｌ2 −Ｎ1 −Ｑ3 −Ｃ1 −Ｄ5 の共振回路が形成され、第１のコンデンサＣ1 が放電し、この端子間電圧が徐々に低下する。第１のコンデンサＣ1 の放電電流は１次巻線Ｎ1 を通って流れるので、Ｎ2 −Ｃo 及び５−Ｄ7 の経路に電流が流れ、第１のコンデンサＣ1 が放出したエネルギは平滑コンデンサＣo 及び負荷５で消費され、電力損失にならない。
【００４４】
ｔ5 時点で第１のコンデンサＣ1 の電圧が零になると、第１のダイオードＤ1 の逆バイアス状態が解除され、Ｌ2 −Ｎ1 −Ｑ3 −Ｄ1 −Ｄ5 の経路に電流が流れる。この実施例１では第１及び第２の主半導体スイッチＱ1 、Ｑ2 がｔ5 時点でオン制御されている。第１のダイオードＤ1 が導通している間は第１の主半導体スイッチＱ1 のドレイン・ソース間電圧Ｖq1はほぼ零に保たれているので、第１の主半導体スイッチＱ1 のターンオン時の零電圧及び零電流スイッチング即ちソフトスイッチングが達成され、スイッチング損失、サージ及びノイズが低減される。第２のダイオードＤ2 はｔ5 時点及びこの前から導通状態にあるので、第２の主半導体スイッチＱ2 のターンオン制御時のスイッチング損失、サージ及びノイズは発生しない。図４のｔ5 〜ｔ6 期間は第１のダイオードＤ1 が導通状態であるので、第１及び第２の主半導体スイッチＱ1 、Ｑ2 のターンオン制御をｔ5 〜ｔ6 期間内の任意の時点に実行することができる。第１のダイオードＤ1 が導通している期間にはＬ2 −Ｎ1 −Ｑ3 −Ｄ1 −Ｄ5 の経路で第２のインダクタンス手段Ｌ2 のエネルギが放出され、２次巻線Ｎ2 を介して平滑コンデンサＣo 及び負荷５側に回生される。
【００４５】
ｔ6 時点で第２のインダクタンス手段Ｌ2 を通る電流Ｉ2 が第１のインダクタンス手段Ｌ1 を通る交流入力電流Ｉin以下になると、第１の主半導体スイッチＱ1 に順方向の電流が流れる。ｔ6 〜ｔ7 期間では図４（Ｄ）に示す第１の主半導体スイッチＱ1 の電流Ｉq1が徐々に増大し、図４（Ｈ）に示す第２のインダクタンス手段Ｌ2 を通る電流Ｉ2 が徐々に減少する。ｔ6 〜ｔ7 区間における電流Ｉ2 の経路はｔ3 〜ｔ4 区間の時と同一である。
【００４６】
ｔ7 時点で第２のインダクタンス手段Ｌ2 のエネルギの放出した後は、ｔ1 直前の区間と同一動作になる。この実施例１では、第２のインダクタンス手段Ｌ2 を通る電流Ｉ2 が零になるｔ7 時点で補助半導体スイッチＱ3 をターンオフ制御している。従って、補助半導体スイッチＱ3 のターンオフは零電流スイッチングであり、スイッチング損失、サージ及びノイズが発生しない。なお、補助半導体スイッチＱ3 のターンオフ時点を第１及び第２の主半導体スイッチＱ1 、Ｑ2 のターンオフ時点ｔ9 よりも前のｔ8 時点に設定することもできる。
【００４７】
力率改善及び波形改善は、ｔ2 〜ｔ3 期間とｔ7 〜ｔ9 期間との割合を変えることによって達成される。
【００４８】
第１及び第２の交流入力端子１、２間に交流入力電圧Ｖinの負の半サイクルが供給されている時には、第２の主半導体スイッチＱ2 のオン・オフによって交流入力電流Ｉinが制御され、正の半サイクル時と同様な動作が生じる。
【００４９】
本実施例１は次の効果を有する。
（１）  第１及び第２のコンデンサＣ1 、Ｃ2 と、第５、第６及び第７のダイオードＤ5 、Ｄ6 、Ｄ7 と、第２のインダクタンス手段Ｌ2 と、トランスＴと、補助半導体スイッチＱ3 とから成る比較的簡単な回路によって第１及び第２の主半導体スイッチＱ1 、Ｑ2 及び補助半導体スイッチＱ3 のターンオン及びターンオフ時のソフトスイッチングを達成することができ、スイッチング損失の低減、サージ及びノイズの抑制を達成することができる。
（２）  第１及び第２の主半導体スイッチＱ1 、Ｑ2 及び補助半導体スイッチＱ3 のエミッタが第２の直流出力端子４にそれぞれ接続され、それぞれが同電位であるので、これ等のオン・オフ駆動回路の電源を共通にでき、駆動電源回路が簡単になる。
（３）  第１及び第２の主半導体スイッチＱ1 、Ｑ2 のソフトスイッチングに関係するダイオード等の回路要素が第１及び第２の交流入力端子１、２から第１及び第２の直流出力端子３、４に至る主電流通路に接続されていないので、ソフトスイッチング回路を設けることによって主電流通路における電力損失が増大しない。
（４）  １つの比較波発生器２８によって第１及び第２の主半導体スイッチＱ1 、Ｑ2 のための制御信号Ｖg1、Ｖg2と、補助半導体スイッチＱ3 のための制御信号Ｖg3とを容易に形成することができる。
【実施例２】
【００５０】
次に、図５を参照して実施例２の単相スイッチング整流装置を説明する。但し、図５及び後述する図６〜図８において図１と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００５１】
図５の実施例２の単相スイッチング整流装置は、図１においてトランスＴの１次巻線Ｎ1 側に接続されていた第２のインダクタンス手段Ｌ2 を２次巻線Ｎ2 側に移し、２次巻線Ｎ2 に直列に接続し、この他は図１と同一に構成したものである。第２のインダクタンス手段Ｌ2 をトランスＴの２次側に配置しても、図１の回路と等価的に同一に機能し、実施例１と同一の効果を得ることができる。
【実施例３】
【００５２】
図６に示す実施例３の単相スイッチング整流装置は、図１の回路に第８のダイオードＤ8 を追加し、この他は図１と同一に構成したものである。第８のダイオードＤ8 のアノードは１次巻線Ｎ1 と補助半導体スイッチＱ3 との間に接続され、カソードは第１の直流出力端子３に接続されている。この第８のダイオードＤ8 はトランスＴの励磁エネルギを平滑コンデンサＣo 及び負荷５側に回生し、補助半導体スイッチＱ3 のサージ過電圧を抑制する機能を有する。この実施例３は第８のダイオードＤ8 に基づく効果の他に、実施例１と同一の効果も有する。
【実施例４】
【００５３】
図７に示す実施例４の単相スイッチング整流装置は、図１の第１及び第２のコンデンサＣ1 、Ｃ2 に相当するものを第３及び第４のダイオードＤ3 、Ｄ4 に並列接続し、この他は図１と同一に構成したものである。図７の第３及び第４のダイオードＤ3 、Ｄ4 に並列接続された第１及び第２のコンデンサＣ1 、Ｃ2 は、図１で第１及び第２の主半導体スイッチＱ1 、Ｑ2 に並列接続された第１及び第２のコンデンサＣ1 、Ｃ2 と同様な機能を有する。即ち、第１及び第２の主半導体スイッチＱ1 、Ｑ2 のドレイン・ソース間の電圧Ｖq1は、直流出力電圧Ｖo から第１及び第２のコンデンサＣ1 、Ｃ2 の電圧を差し引いた値になる。例えば、第１の主半導体スイッチＱ1 のターンオン時には、第１のコンデンサＣ1 が直流出力電圧Ｖo に充電されている。この状態で第１の主半導体スイッチＱ1 をターンオフ制御すると、第１のコンデンサＣ1 が徐々に逆充電即ち放電し、第１のコンデンサＣ1 の端子間電圧が徐々に低下し、反対に第１の主半導体スイッチＱ1 のドレイン・ソース間電圧Ｖq1は徐々に高くなる。これにより、第１の主半導体スイッチＱ1 のターンオフ時のソフトスイッチングが達成される。第１の主半導体スイッチＱ1 のターンオン時点よりも少し前に補助半導体スイッチＱ3 をターンオンすると、実施例１と同様に第２のインダクタンス手段Ｌ2 に電流Ｉ2 が流れる。その後、第３のダイオードＤ3 の電流が実施例１と同様に零になり、第１のコンデンサＣ1 が徐々に充電され、この両端子間電圧が徐々に上昇する。これとは反対に第１の主半導体スイッチＱ1 のドレイン・ソース間電圧Ｖq1は徐々に低下する。第１の主半導体スイッチＱ1 の電圧が零の時又は低い時にこれをターンオン制御するとソフトスイッチングが達成され、実施例１と同一の効果を得ることができる。なお、図７の第１のコンデンサＣ1 の充電電流の経路は、Ｃo−Ｃ1 −Ｄ5 −Ｌ2 −Ｎ1 −Ｑ3である。
【００５４】
交流入力電圧Ｖinの負の半サイクルにおける第２のコンデンサＣ2 及び第２の主半導体スイッチＱ2 の動作は、正の半サイクルにおける第１のコンデンサＣ1 及び第１の主半導体スイッチＱ1 の動作と同一である。
【００５５】
なお、図７において、第１及び第２の主半導体スイッチＱ1 、Ｑ2 に対しても点線で示すように並列にコンデンサＣ１´、Ｃ2´を接続してもよい。この場合は、第１及び第２の主半導体スイッチＱ1 、Ｑ2 に並列接続されたコンデンサＣ１´、Ｃ2´と第３及び第４のダイオードＤ3 、Ｄ4 に並列接続された第１及び第２のコンデンサＣ1 、Ｃ2 との両方がソフトスイッチングに寄与する。
また、図７の回路においても、図５に示すように第２のインダクタンス手段Ｌ2 をトランスＴの２次側に接続すること、又は図６に示すように第８のダイオードＤ8 を設けることができる。
【実施例５】
【００５６】
図８に示す実施例５の単相スイッチング整流装置は、図１の第１及び第２の主半導体スイッチＱ1 、Ｑ2 の代りに共通の１個の主半導体スイッチＱを設け、この主半導体スイッチＱを第５及び第６のダイオードＤ5 、Ｄ6 のカソードの相互接続点Ｐ3 と第２の直流出力端子４との間に接続し、この主半導体スイッチＱに並列に主ダイオードＤ及びコンデンサＣを接続し、第２のインダクタンス手段Ｌ2 に直列にダイオードＤ9 を接続し、この他は図１と実質的に同一に構成したものである。
【００５７】
図８において、第１及び第２のダイオードＤ1 、Ｄ2 は個別ダイオードであり、第３及び第４のダイオードＤ3 、Ｄ4 を伴なってブリッジ整流回路を構成している。ＩＧＢＴから成る主半導体スイッチＱに対して並列に接続されたダイオードＤは主半導体スイッチＱの内蔵ダイオード又は個別ダイオードである。コンデンサＣは図１の第１及び第２のコンデンサＣ1 、Ｃ2 と同様な機能を有するものである。
【００５８】
主半導体スイッチＱは、図１の第１及び第２の主半導体スイッチＱ1 、Ｑ2 の制御信号Ｖg1、Ｖg2と同一の制御信号でオンオフ制御される。従って、図２の制御信号発生器３０が図８の主半導体スイッチＱのゲートに接続される。第１及び第２の交流入力端子１、２に供給される交流入力電圧Ｖinの正の半サイクル期間には、Ｅ−Ｌ1 −Ｄ5 −Ｑ−Ｄ2 の経路に電流が流れる。交流入力電圧Ｖinの負の半サイクル期間には、Ｅ−Ｄ6 −Ｑ−Ｄ1 −Ｌ1 の経路に電流が流れる。これにより、実施例１と同様に力率改善及び直流出力電圧の安定化が達成される。
【００５９】
主半導体スイッチＱのターンオフ時にはコンデンサＣが徐々に充電され、零電圧スイッチングが達成される。実施例１と同様に主半導体スイッチＱのターンオン時点よりも前に補助半導体スイッチＱ3 をオン制御すると、実施例１と同様に第２のインダクタンス手段Ｌ2 に電流Ｉ2 が流れる。その後、Ｌ2 −Ｎ1 −Ｑ3 −Ｃ−Ｄ9 の共振回路によってコンデンサＣのエネルギが放出される。コンデンサＣのエネルギが放出された後に主半導体スイッチＱをターンオンすると、零電圧及び零電流スイッチング即ちソフトスイッチングが達成される。従って、図８の実施例５は図１の実施例１と同一の効果を有し、更に、１個の主半導体スイッチＱと１個のコンデンサＣとによって交流入力電圧の正の半波期間と負の半波期間との両方において力率改善及び直流出力電圧の安定化を図ることができ、単相スイッチング整流装置のコストの低減を図ることができるという効果も有する。
【００６０】
本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１）  図５の回路においても、図６の第８のダイオードＤ8 を設けることができる。
（２）  図８の実施例５の回路において、点線で示すようにトランスＴの２次側に第２のインダクタンス手段Ｌ2 を接続すること、及び第８のダイオードＤ8 を接続することができる。また、コンデンサＣの代りに、又は追加して、図７と同様に第３及び第４のダイオードＤ3 、Ｄ4 に並列に第１及び第２のコンデンサＣ1 、Ｃ2 を接続することができる。また、図８の実施例５の回路から、インダクタンス手段Ｌ2と補助半導体スイッチＱ3とトランスTと第７のダイオードＤ７とダイオードＤ９とを省くことができる。
（３）  図５の２次巻線Ｎ2 側の第２のインダクタンス手段Ｌ2 をトランスＴと一体に構成することができる。
（４）  第１及び第２の主半導体スイッチＱ1 、Ｑ2 、主半導体スイッチＱ、補助半導体スイッチＱ3 をＩＧＢＴ以外のトランジスタ、電界効果トランジスタ等で構成することができる。
（５）  オン基準値発生器３２及びオフ基準値発生器３３に乗算器２５の出力Ｖa を入力させる代りに、図２で点線で示すように絶対値演算器２４の出力を入力させることができる。
（６）  図２の減算器２１と比例積分演算器２２とを一体化すること、及び減算器２６と比例積分演算器２７とを一体化すること、及び比較器２９と制御信号発生器３０とを一体化することができる。
（７）  制御回路９の一部又は全部をディジタル回路で構成することができる。
【産業上の利用可能性】
【００６１】
本発明は交流入力電圧を直流出力電圧に変換するための単相スイッチング整流装置に利用可能である。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施例１の単相スイッチング整流装置を示す回路図である。
【図２】図１の制御回路を示すブロック図である。
【図３】図２の各部の状態を概略的に示す波形図である。
【図４】図１及び図２の各部の状態を示す波形図である。
【図５】実施例２の単相スイッチング整流装置を示す回路図である。
【図６】実施例３の単相スイッチング整流装置を示す回路図である。
【図７】実施例４の単相スイッチング整流装置を示す回路図である。
【図８】実施例５の単相スイッチング整流装置を示す回路図である。
【符号の説明】
【００６３】
１、２  第１及び第２の交流入力端子
３、４  第１及び第２の直流出力端子
Ｑ1 、Ｑ2   第１及び第２の主半導体スイッチ
Ｑ3   補助半導体スイッチ
Ｌ1 、Ｌ2   第１及び第２のインダクタンス手段
Ｃ1 、Ｃ2   第１及び第２のコンデンサ
Ｔ  トランス
【図１】
2005224080.tif 000003
【図２】
2005224080.tif 000004
【図３】
2005224080.tif 000005
【図４】
2005224080.tif 000006
【図５】
2005224080.tif 000007
【図６】
2005224080.tif 000008
【図７】
2005224080.tif 000009
【図８】
2005224080.tif 000010