(57)【要約】      【課題】  ラスタデータからなる描画用の画像情報をバンド単位でメモリに展開する処理を高速に実行する。      【解決手段】  ラスタデータからなる画像情報を、バンド単位で複数のメモリの各々に展開する方法であって、複数のメモリの各々に展開するラスタデータを画像情報の中から選択する第１のステップと、第１のステップで選択されたラスタデータをそれぞれ異なるメモリに展開する第２のステップとを含み、第１のステップは、選択されたラスタデータの中から同じ描画パターンのラスタデータを検索するステップをさらに含み、第１のステップにおいて同じ描画パターンのラスタデータが検索された場合、検索されたラスタデータの各々をそれぞれ異なるメモリに同時に展開する方法を採用する。【選択図】      図４
2005062489.tif 000002
【特許請求の範囲】
【請求項１】
ラスタデータからなる画像情報を、バンド単位で複数のメモリの各々に展開する画像展開処理方法であって、
前記複数のメモリの各々に展開するラスタデータを前記画像情報の中から選択する第１のステップと、
前記第１のステップで選択されたラスタデータをそれぞれ異なるメモリに展開する第２のステップと、を含み、
前記第１のステップは、選択されたラスタデータの中から同じ描画パターンのラスタデータを検索するステップをさらに含み、
前記第１のステップにおいて同じ描画パターンのラスタデータが検索された場合、検索されたラスタデータの各々をそれぞれ異なるメモリに同時に展開すること、を特徴とする画像展開処理方法。
【請求項２】
ラスタデータからなる画像情報を、バンド単位で複数のメモリの各々に展開する画像展開処理方法であって、
前記画像情報の中からバンド単位でラスタデータを選択する第１のステップと、
前記第１のステップで選択されたラスタデータと同じ描画パターンのラスタデータを検索する第２のステップと、
前記第１のステップで選択されたラスタデータと前記第２のステップで検索されたラスタデータとをそれぞれ異なるメモリに同時に展開する第３のステップと、
前記第１のステップから前記第３のステップを実行し、前記画像情報に含まれる全てのラスタデータの前記メモリに対する展開処理を実行する第４のステップと、を含むこと、を特徴とする画像展開処理方法。
【請求項３】
ラスタデータからなる画像情報の中から複数のメモリの各々にバンド単位で展開するラスタデータを選択し、該選択されたラスタデータをそれぞれ異なるメモリに展開する制御部を備えた画像展開処理装置であって、
前記制御部は、前記選択されたラスタデータの中から同じ描画パターンのラスタデータを検索し、該検索されたラスタデータの各々をそれぞれ異なるメモリに同時に展開すること、を特徴とする画像展開処理装置。
【請求項４】
描画面に光を走査する為の走査手段をさらに備え、
前記制御部は、前記光を走査する走査方向に関して描画パターンが一致したラスタデータを同じ描画パターンのラスタデータであると判定すること、を特徴とする請求項３に記載の画像展開処理装置。
【請求項５】
前記メモリは非同期式のメモリであること、を特徴とする請求項３または請求項４のいずれかに記載の画像展開処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、ラスタデータからなる描画用の画像情報を、バンド単位でメモリに展開する画像展開処理方法及び画像展開処理装置に関する。
【背景技術】
【０００２】
描画装置は、感光性のフィルム、プリント基板のフォトレジスト層等の感光材に対して光ビームを照射してパターンの描画を行う装置である。描画装置は、光源としてレーザ光を用いるもの或いは発光ダイオード（ＬＥＤ）を用いるものが知られており、これらの光源からの光ビームを描画データに基づいて変調しつつ感光材上で走査することによって描画を行う。描画物の一つであるフォトマスクは、フォトリソグラフによってプリント基板等に導電性のパターンを形成する為に用いられる。近年、描画装置は、描画性能を高める観点から、描画面を複数の帯状のバンド領域に分割してこのバンド領域単位で描画を行うように構成されている。
【０００３】
描画装置への入力情報である描画データは、ワークステーション上で、ベクトル形式の複数の図形データ（すなわちベクタデータ）をバンド単位で配列した構造として作成される。描画装置は、例えばネットワークを介してワークステーション上に置かれた描画データからベクタデータを取得し、それをビットマップ（すなわちラスタデータ）展開して描画処理を実行する。
【０００４】
描画装置は、ワークステーションから取得されたベクタデータをラスタ変換し、自己に設けられたメモリ上に、１バンド毎（例えば１ライン毎）にビットマップ展開して描画処理を実行する。そして該１バンドの描画処理が実行されると、次のバンド（ライン）のデータを、同様に、該メモリ上にビットマップ展開して描画処理する。描画装置がこれらの処理をワークステーションから取得された全てのベクタデータに関して実行することにより描画対象物である感光材上に所定のパターンの描画処理が実行されていく。該メモリに対するビットマップの展開処理方法に関しては種々の提案がなされ実用に供されている（例えば特許文献１）。
【特許文献１】特許第３００１９５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、描画装置に設けられた画像メモリ（上述したメモリ）に対し、１バンド（例えば１ライン）ずつビットマップの展開を行うと、該展開処理に多くの時間を要するために描画速度が低下してしまうといった問題がある。
【０００６】
そこで、本発明は上記の事情に鑑み、ラスタデータからなる描画用の画像情報をバンド単位でメモリに展開する処理を高速に実行することができる画像展開処理方法及び画像展開処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記の課題を解決する本発明の一態様に係る画像展開処理方法は、ラスタデータからなる画像情報を、バンド単位で複数のメモリの各々に展開する方法であって、複数のメモリの各々に展開するラスタデータを画像情報の中から選択する第１のステップと、第１のステップで選択されたラスタデータをそれぞれ異なるメモリに展開する第２のステップと、を含み、第１のステップは、選択されたラスタデータの中から同じ描画パターンのラスタデータを検索するステップをさらに含み、第１のステップにおいて同じ描画パターンのラスタデータが検索された場合、検索されたラスタデータの各々をそれぞれ異なるメモリに同時に展開する方法である。本発明の画像展開処理方法では、複数のラスタデータの各々を、それぞれ異なったメモリに同時に展開できる為、該展開処理をより少ないクロック数で実行することができる。すなわち本発明の画像展開処理方法は、該展開処理をより高速に実行することを可能する。
【０００８】
また、上記の課題を解決する本発明の一態様に係る画像展開処理方法は、ラスタデータからなる画像情報を、バンド単位で複数のメモリの各々に展開する方法であって、画像情報の中からバンド単位でラスタデータを選択する第１のステップと、第１のステップで選択されたラスタデータと同じ描画パターンのラスタデータを検索する第２のステップと、第１のステップで選択されたラスタデータと第２のステップで検索されたラスタデータとをそれぞれ異なるメモリに同時に展開する第３のステップと、第１のステップから第３のステップを実行し、画像情報に含まれる全てのラスタデータのメモリに対する展開処理を実行する第４のステップからなる方法である。
【０００９】
また、上記の課題を解決する本発明の一態様に係る画像展開処理装置は、ラスタデータからなる画像情報の中から複数のメモリの各々にバンド単位で展開するラスタデータを選択し、該選択されたラスタデータをそれぞれ異なるメモリに展開する制御部を備えた装置であって、該装置に備えられた制御部は、選択されたラスタデータの中から同じ描画パターンのラスタデータを検索し、該検索されたラスタデータの各々をそれぞれ異なるメモリに同時に展開することができる。本発明の画像展開処理装置では、複数のラスタデータの各々を、それぞれ異なったメモリに同時に展開できる為、該展開処理をより少ないクロック数で実行することができる。すなわち本発明の画像展開処理装置は、該展開処理をより高速に実行することを可能する。
【００１０】
また、上記画像展開処理装置は、描画面に光を走査する為の走査手段をさらに備えており、該装置に備えられた制御部は、光を走査する走査方向に関して描画パターンが一致したラスタデータを同じ描画パターンのラスタデータであると判定するよう設定され得る。
【００１１】
また、上記画像展開処理装置において、ラスタデータが展開されるメモリには、非同期式のメモリを採用してもよい。
【発明の効果】
【００１２】
本発明の画像展開処理方法及び画像展開処理装置によると、複数のラスタデータの各々を、それぞれ異なったメモリに同時に展開できる。従って、該展開処理をより少ないクロック数で実行することができる。すなわち本発明の画像展開処理方法及び画像展開処理装置は、装置内に複数設けられたメモリを効率良く利用し、該展開処理をより高速に実行することを可能とする。
【発明を実施するための最良の形態】
【００１３】
図１は、本発明の実施形態に用いられる描画システム１０の構成を示したブロック図である。本発明の実施形態の描画システム１０は、所定の描画データを格納しているワークステーション１００と、該ワークステーション１００とネットワークで接続され、該ワークステーション１００に格納されている描画データから図形データ（すなわちベクタデータ）を取得し、それをビットマップ（すなわちラスタデータ）展開して描画処理を実行する描画装置２００と、該描画装置２００による描画処理が実行される描画面であって、該描画装置２００により上記所定の描画データに基づいたパターンが描画される感光材３００から構成されている。なお、ここで感光材３００に描画されるパターンとは、例えばフォトリソグラフによってプリント基板等に導電性のパターンを形成する為のフォトマスクの形状である。以下、図１を用いて描画システム１０の動作を概説する。
【００１４】
ワークステーション１００は、ＣＡＤ等の図形ソフトにより作成された、描画データ（ここでは上述したフォトマスクの形状を示したデータとする）であって、ベクトル形式の複数の図形データを格納している。描画装置２００は、自己に備えられた制御部の動作によりワークステーション１００に格納されている描画データから図形データを取得する。そして取得した図形データをラスタデータに変換し、該変換したラスタデータを１バンド（例えば走査方向１ラインのラスタデータ）毎にメモリ（例えばＤＲＡＭ）上に展開する。上記制御部は、メモリ上に展開されたラスタデータからなる描画情報に基づいて、発光ダイオード（ＬＥＤ）やレーザビームを変調させると共に、該発光ダイオードやレーザビームから照射された光束を走査光学系により感光材３００上で走査させる。その結果、感光材３００上に所望のパターンの光が走査され、フォトマスクが形成される。次に、図１を用いて描画システム１０の構成及び動作をさらに説明する。
【００１５】
ワークステーション１００は、図示しないＣＡＤ等の作図用アプリケーションを有している。この作図用アプリケーションにより作成される描画データ１１０は、ワークステーション１００上で、ベクトル形式の複数の図形データをバンド単位で配列した構造として作成される。なお、この描画データ１１０は、上述したようにフォトマスクの形状を示したデータである。
【００１６】
描画装置２００は、描画面を複数の帯状の領域に分割したバンド単位で描画を行うマルチバンドタイプの描画装置であって、描画装置全体の制御を司るＣＰＵ２１０と、ワークステーション１００から取得した図形データをビットマップ展開する画像生成部２２０と、該画像生成部２２０内のメモリに展開された描画情報に基づいた光束を描画面に走査する走査装置２３０と、描画物（ここではフォトマスク作成用の感光材３００）を設置する為の描画テーブル２４０から構成されている。
【００１７】
ＣＰＵ２１０は、ネットワークを介してワークステーション１００に格納されている描画データ１１０から図形データを取得すると共に、取得した図形データをラスタ変換してビットマップ展開する演算処理を行う機能を持ち、また、描画装置２００の様々な動作制御をも司る。
【００１８】
また、ＣＰＵ２１０は、データバッファ２１１を有しており、ワークステーション１００から取得した図形データを該データバッファ２１１に一時的に格納する機能を果たす。データバッファ２１１に格納されている図形データは、ＣＰＵ２１０の指示により画像生成部２２０に出力される。
【００１９】
画像生成部２２０は、画像生成回路２２１と画像用メモリ２２２を有している。画像生成回路２２１は、データバッファ２１１から出力された図形データをラスタ変換し、該変換したデータを画像用メモリ２２２に展開する機能を果たす。画像用メモリ２２２は、例えば、ＤＲＡＭであって、画像生成回路２２１の作用により描画情報が展開されるものである。図２は、本発明の実施形態の画像生成部２２０の構成を示したブロック図である。また、図３（Ａ）及び（Ｂ）は、描画データ１１０と、該描画データ１１０がビットマップ展開される各メモリとの関係を概念的に示した図である。以下、図２及び図３を用いて画像生成部２２０の構成及び動作を詳説する。
【００２０】
画像生成回路２２１は、データ／アドレス生成部２２３とＤＲＡＭ制御部２２４を有している。データ／アドレス生成部２２３は、データバッファ２１１から出力されてくる図形データを１ライン毎のラスタデータに変換する機能と、該変換したラスタデータに展開先である画像用メモリ２２２のアドレスを割り当てる機能を果たす。また、ＤＲＡＭ制御部２２４は、画像用メモリ２２２の動作を制御する機能を司っている。
【００２１】
画像用メモリ２２２は、４つのＤＲＡＭ（ＤＲＡＭ１〜４）を有している。これらのＤＲＡＭ１〜４は、図３に示すように、連続的にアクセス可能なカラム・アドレス（図３（Ｂ）中Ｙ方向に割り当てられたアドレス）と、連続的なアクセスが不可なロウ・アドレス（図３（Ｂ）中Ｘ方向に割り当てられたアドレス）の２系統のアドレスを有している。なお、カラム・アドレス方向には、走査装置２３０に備えられた図示しない発光ダイオードやレーザビームから照射された光束の走査方向（以下、主走査方向とする）に対応するラスタデータが展開され、ロウ・アドレス方向には、描画デーブル２４０のフィード方向であって、主走査方向と直交する方向に対応するラスタデータが展開される。
【００２２】
データバッファ２１１から図形データが出力されてくると、データ／アドレス生成部２２３は、上述したように、該図形データを１ライン毎のラスタデータ（連続アクセス可能なカラム・アドレス方向一行のラスタデータ）に変換する。このときデータ／アドレス生成部２２３は、データバッファ２１１から得られる図形データに対し輪郭データの塗りつぶし処理を行うことによりラスタデータを生成する。なお、ここでデータバッファ２１１から出力されてくる図形データは、ラスタデータ４ライン相当の図形データである。従って、データ／アドレス生成部２２３は、該図形データを４つ（４ライン）のラスタデータに変換する。
【００２３】
さらにデータ／アドレス生成部２２３は、該変換した４つのラスタデータの各々に展開先であるＤＲＡＭ１〜４のアドレスを割り当てる。このときデータ／アドレス生成部２２３は、各ＤＲＡＭにそれぞれ異なった１ラインのラスタデータが展開されるようアドレスを割り当てる。そしてＤＲＡＭ制御部２２４の作用により、各ラスタデータは、それぞれ１ラインのラスタデータとして各ＤＲＡＭにビットマップ展開される。このときＤＲＡＭ制御部２２４に実行されるビットマップ展開処理を以下に説明する。
【００２４】
データ／アドレス生成部２２３により、図形データのラスタ変換が実行され、さらに、該変換されたラスタデータの展開先である各ＤＲＡＭのロウ・アドレス及びカラム・アドレスが選択されると、ＤＲＡＭ制御部２２４は、各ラスタデータの各ＤＲＡＭへの展開を始める。
【００２５】
先ず、この構成で想定され得る一般的なビットマップ展開処理を説明する。
【００２６】
ＤＲＡＭ制御部２２４は、先ず、データ／アドレス生成部２２３により変換された１ラインのラスタデータの、ＤＲＡＭ１への展開を始める。ＤＲＡＭ制御部２２４は、データ／アドレス生成部２２３の中からＤＲＡＭ１のアドレスが割り当てられた１ラインのラスタデータを選択する。そしてデータ／アドレス生成部２２３に割り当てられたＤＲＡＭ１アドレスに該ラスタデータを展開する。
【００２７】
ＤＲＡＭ制御部２２４は、上述した一連の処理を、他のラスタデータのＤＲＡＭ２〜４への展開処理に関しても実行する。すなわちデータバッファ２１１から図形データが１度出力されると、最大で４行のラスタデータが画像用メモリ２２２上に展開されることになる。
【００２８】
ところが上述したビットマップ展開処理によると、ＤＲＡＭ制御部２２４はラスタデータを１ラインずつ画像用メモリ２２２上に展開している為、ビットマップ展開処理に多くの時間（多くのクロック数）を費やす必要がある。すなわち画像用メモリ２２２にＤＲＡＭを複数設けても各ＤＲＡＭに対するビットマップ展開が別々に実行される為、結局はビットマップ展開処理の高速化を十分に達成できない。本発明の実施形態のＤＲＡＭ制御部２２４によるビットマップ展開処理によれば、各ラスタデータを効率良く画像用メモリ２２２上に展開することができ、該展開処理の高速化を十分に達成できる。
【００２９】
図４は、本発明の実施形態に用いられる描画装置２００に備えられたＤＲＡＭ制御部２２４によるビットマップ展開処理を示すフローチャートである。以下に、図４を用いて本発明の実施形態のＤＲＡＭ制御部２２４によるビットマップ展開処理を説明する。
【００３０】
データバッファ２１１から出力された図形データに基づいてデータ／アドレス生成部２２３が１ライン毎のラスタデータ及び該ラスタデータの展開先アドレスを作成すると、ＤＲＡＭ制御部２２４は、該データ／アドレス生成部２２３に保持された、これらのラスタデータ及びアドレスを読み出す（Ｓ１）。そしてＤＲＡＭ制御部２２４は、読み出したラスタデータの各々にフラグ＝０の情報を関連付ける（Ｓ２）。
【００３１】
次に、ＤＲＡＭ制御部２２４は、該データ／アドレス生成部２２３に保持されたラスタデータの中でビットマップ展開処理を施していないものがあるか否かを判定する（Ｓ２）。この判定処理は、各ラスタデータに関連付けられたフラグの状態に基づいて行われる。このとき各ラスタデータを検索しフラグ＝０の情報が関連付けられたラスタデータがあった場合、ＤＲＡＭ制御部２２４は、画像用メモリ２２２への展開処理を施していないラスタデータがあると判定する（Ｓ３：Ｙ）。そして、Ｓ４の処理に進み、本フローチャートに示したビットマップ展開処理を続行させる。また、フラグ＝０の情報が関連付けられたラスタデータがなかった場合、ＤＲＡＭ制御部２２４は、ビットマップ展開処理を施していないラスタデータがないと判定し（Ｓ３：Ｎ）、本フローチャートに示したビットマップ展開処理を終了させる。
【００３２】
Ｓ４において、ＤＲＡＭ制御部２２４は、データ／アドレス生成部２２３から読み出したラスタデータの中で同一描画パターンのデータがあるか否かを検索する。このときＤＲＡＭ制御部２２４は、各ラスタデータのカラム・アドレス方向に相当する画素パターンを比較し、該画素パターンが一致するラスタデータがある場合、同一描画パターンのラスタデータがあると判定し（Ｓ４：Ｙ）、Ｓ５の処理に進む。また、該画素パターンが一致するラスタデータがない場合、ＤＲＡＭ制御部２２４は、同一描画パターンのラスタデータがないと判定し（Ｓ４：Ｎ）、Ｓ７の処理に進む。
【００３３】
Ｓ５において、ＤＲＡＭ制御部２２４は、カラム・アドレス方向に相当する画素パターンが一致するラスタデータの各々のロウ・アドレスを読み出し、読み出されたラスタデータの各々を、各ロウ・アドレス及びカラム・アドレスに基づいて、各ＤＲＡＭに同時に展開する。そしてＤＲＡＭ制御部２２４は、このとき展開したラスタデータの各々にフラグ＝１の情報を関連付け（Ｓ６）、Ｓ３の処理に戻る。
【００３４】
また、Ｓ７において、ＤＲＡＭ制御部２２４は、データ／アドレス生成部２２３に割り当てられたアドレスに基づいて、データ／アドレス生成部２２３から読み出した未展開のラスタデータを１つずつ順に各ＤＲＡＭに展開していく。そしてＤＲＡＭ制御部２２４は、データ／アドレス生成部２２３から読み出した全てのラスタデータの展開処理を実行すると、本フローチャートに示したビットマップ展開処理を終了させる。
【００３５】
本実施形態で実行されるビットマップ展開処理によれば、同一描画パターンのラスタデータは画像用メモリ２２２へ同時に展開される為、該展開処理に費やされる時間は短縮され高速に処理が実行される。
【００３６】
走査装置２３０は、走査光学系２３１と駆動回路２３２を有している。この駆動回路２３２は、画像用メモリ２２２上にビットマップ展開された描画情報に基づいて、図示しない発光ダイオード（ＬＥＤ）または、レーザビームを変調させる。そして該発光ダイオードまたは、レーザビームから照射された光束が走査光学系２３１により感光材３００上で走査され、感光材３００上に所望のパターンの光が描画されフォトマスクが形成される。
【００３７】
以上が本発明の実施形態である。本発明はこれらの実施形態に限定されるものではなく様々な範囲で変形が可能である。
【００３８】
なお、本実施形態では、同一描画パターンのラスタデータを検索し、該ラスタパターンをそれぞれ異なるメモリに同時に展開しているが、別の実施形態では、同一描画パターンのラスタデータを検索し、該ラスタデータに基づいて矩形データを作成し、該矩形データをメモリに展開するよう構成してもよい。以下に、別の実施形態によるビットマップ展開処理を説明する。
【００３９】
図５は、別の実施形態の描画システムに備えられた画像生成部２２０ｚの構成を示したブロック図である。なお、別の実施形態の描画システムにおいて、図１及び図２に示す実施形態の描画システム１０と同一の構成には、同一の符号を付してここでの詳細な説明は省略する。以下に、図５を用いて、別の実施形態の描画システムの構成及び作用を説明する。
【００４０】
別の実施形態の描画装置に備えられた画像生成部２２０ｚは、画像生成回路２２１ｚと画像用メモリ２２２を有している。この画像生成回路２２１ｚには、データ／アドレス生成部２２３及びＤＲＡＭ制御部２２４に加えて、矩形データ生成部２２５が備えられている。この矩形データ生成部２２５は、データ／アドレス生成部２２３により作成されたラスタデータから、ｎ行×ｍ列の矩形データを作成する手段である。別の実施形態の描画システムは、この矩形データ生成部２２５を用いることにより、効率良くビットマップ展開処理を行うシステムである。
【００４１】
図６は、別の実施形態の画像生成回路２２１ｚの構成要素である矩形データ生成部２２５の構成を示したブロック図である。また、図７は、別の実施形態の画像生成回路２２１ｚで実行されるビットマップ展開処理を示すフローチャートである。以下、図６及び図７を用いて矩形データ生成部２２５の構成及び作用、及び画像生成回路２２１ｚによるビットマップ展開処理を説明する。
【００４２】
矩形データ生成部２２５は、レジスタ１とレジスタ２と比較部２２６と加算部２２７を有している。レジスタ１及び２は、データ／アドレス生成部２２３に作成されたラスタデータを一時的に保持する機能を果たす。具体的には、各レジスタは、該ラスタデータのドットパターンの座標情報、例えば、ドットパターンが描画される開始点（Ｘｓ、Ｙｓ）の情報と終了点（Ｘｅ、Ｙｅ）の情報とを保持する。Ｘｓ及びＸｅは、図３に示したＸ方向に対応した情報であって、ロウ・アドレスに対応する情報である。また、Ｙｓ及びＹｅは、図３に示したＹ方向に対応した情報であって、カラム・アドレスに対応する情報である。また、比較部２２６は、レジスタ１に保持された座標情報とレジスタ２に保持された座標情報とを比較する手段であり、加算部２２７は、レジスタ２の座標情報に所定の加算処理を加える手段である。
【００４３】
以下に、矩形データ生成部２２５による矩形データ生成処理を利用したビットマップ展開処理を説明する。
【００４４】
データ／アドレス生成部２２３から１ラインのラスタデータが出力されると、ＤＲＡＭ制御部２２４は、該ラスタデータを、座標情報という形式で矩形データ生成部２２５のレジスタ１に保持する（Ｓ１１）。レジスタ１に座標情報が入力されると、比較部２２６は、レジスタ１の座標情報とレジスタ２の座標情報との比較を開始する。
【００４５】
比較部２２６は、先ず、レジスタ２にラスタデータの座標情報が保持されているか否かを判定する（Ｓ１２）。このときレジスタ２にラスタデータの座標情報が保持されていると判定された場合（Ｓ１２：Ｙ）、比較部２２６は、Ｓ１４の処理に進む。また、レジスタ２にラスタデータの座標情報が保持されていないと判定された場合（Ｓ１２：Ｎ）、比較部２２６は、Ｓ１３の処理に進み、レジスタ１のラスタデータの座標情報をレジスタ２に移動させ、Ｓ１１の処理に戻る。
【００４６】
Ｓ１４において、比較部２２６は、互いのレジスタに保持されたＸｓ及びＸｅの座標情報を比較し、これらの座標情報（ラスタデータ）が連続したラインのデータか否かを判定する。例えば、レジスタ２にＸｓ＝ｎ、Ｘｅ＝ｎの座標情報を示すラスタデータが保持されているときに、レジスタ１にＸｓ＝ｎ＋１、Ｘｅ＝ｎ＋１の座標情報を示すラスタデータが保持されていると、比較部２２６は、互いのラスタデータが連続したラインのデータであると判定し（Ｓ１４：Ｙ）、Ｓ１５の処理に進む。また、例えば、レジスタ２にＸｓ＝ｎ、Ｘｅ＝ｎの座標情報を示すラスタデータが保持されているときに、レジスタ１にＸｓ＝ｎ＋２、Ｘｅ＝ｎ＋２の座標情報を示すラスタデータが保持されていると、比較部２２６は、互いのラスタデータが連続したラインのデータでないと判定し（Ｓ１４：Ｎ）、Ｓ１９の処理に進む。
【００４７】
Ｓ１５において、比較部２２６は、互いのレジスタに保持されたＹｓ及びＹｅの座標情報を比較し、これらのラスタデータが同一描画パターンを有したデータであるか否かを判定する。このとき互いのレジスタに保持されたＹｓ及びＹｅが一致している場合、比較部２２６は、これらのラスタデータが同一描画パターンを有したデータであると判定し（Ｓ１５：Ｙ）、Ｓ１６の処理に進む。また、互いのレジスタに保持されたＹｓ及びＹｅが一致していない場合、比較部２２６は、これらのラスタデータが同一描画パターンを有したデータでないと判定し（Ｓ１５：Ｎ）、Ｓ１９の処理に進む。
【００４８】
Ｓ１６に進んだ場合、ＤＲＡＭ制御部２２４は、加算部２２７によりレジスタ２のＸｅの値を１インクリメントする。これによりレジスタ２には、例えば、カラム・アドレス方向にＹｓからＹｅまでのドットパターンを有し、かつロウ・アドレス方向に複数行のドットパターンを有した、矩形のラスタデータが保持されることになる。
【００４９】
Ｓ１６において上述の加算処理が実行されると、ＤＲＡＭ制御部２２４は、データ／アドレス生成部２２３に、矩形データ生成部２２５に座標情報が転送されていないデータがあるか否かを判定する（Ｓ１７）。このときデータ／アドレス生成部２２３に未転送のデータがあると判定された場合（Ｓ１７：Ｙ）、ＤＲＡＭ制御部２２４は、Ｓ１１の処理に戻る。また、データ／アドレス生成部２２３に未転送のデータがないと判定された場合（Ｓ１７：Ｎ）、ＤＲＡＭ制御部２２４は、レジスタ２に保持された座標情報に該当する複数行のラスタデータをデータ／アドレス生成部２２３から読み出し、該ラスタデータの各々を割り当てられたアドレスに応じて各ＤＲＡＭに同時に展開し（Ｓ１８）、処理を終了させる。
【００５０】
また、Ｓ１９に進んだ場合、ＤＲＡＭ制御部２２４は、レジスタ２に保持された座標情報に該当する、少なくとも１つのラスタデータをデータ／アドレス生成部２２３から読み出し、該ラスタデータを、対応するＤＲＡＭに同時に展開する（Ｓ１９）。そしてＤＲＡＭ制御部２２４は、データ／アドレス生成部２２３に、矩形データ生成部２２５に座標情報が転送されていないデータがあるか否かを判定する（Ｓ２０）。このときデータ／アドレス生成部２２３に未転送のデータがあると判定された場合（Ｓ２０：Ｙ）、ＤＲＡＭ制御部２２４は、Ｓ１３の処理に戻る。また、データ／アドレス生成部２２３に未転送のデータがないと判定された場合（Ｓ２０：Ｎ）、ＤＲＡＭ制御部２２４は、レジスタ１に保持された座標情報に該当するラスタデータをデータ／アドレス生成部２２３から読み出し、該ラスタデータを、対応するＤＲＡＭに展開し（Ｓ２１）、処理を終了させる。
【００５１】
以上の如く別の実施形態では、連続したラインのラスタデータを１つの矩形データにまとめ、該矩形データに含まれたラスタデータの各々を、それぞれ異なるＤＲＡＭに同時に展開している。従って、別の実施形態によると、ビットマップ展開処理に費やされる時間は短縮され高速に処理が実行される。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態に用いられる描画システムの構成を示したブロック図である。
【図２】本発明の実施形態の画像生成部の構成を示したブロック図である。
【図３】描画データと、該描画データがビットマップ展開される各メモリとの関係を概念的に示した図である。
【図４】本発明の実施形態に用いられる描画装置に備えられたＤＲＡＭ制御部によるビットマップ展開処理を示すフローチャートである。
【図５】別の実施形態の描画システムに備えられた画像生成部の構成を示したブロック図である。
【図６】別の実施形態の画像生成回路の構成要素である矩形データ生成部の構成を示したブロック図である。
【図７】別の実施形態の画像生成回路で実行されるビットマップ展開処理を示すフローチャートである。
【符号の説明】
【００５３】
１０  描画システム
１００  ワークステーション
１１０  描画データ
２００  描画装置
２２０  画像生成部
２２２  画像用メモリ
２２４  ＤＲＡＭ制御部
【図１】
2005062489.tif 000003
【図２】
2005062489.tif 000004
【図３】
2005062489.tif 000005
【図４】
2005062489.tif 000006
【図５】
2005062489.tif 000007
【図６】
2005062489.tif 000008
【図７】
2005062489.tif 000009