(57)【要約】【課題】本発明は、演算増幅器に関し、電源電圧よりも高い電圧を印加することで入力電圧範囲の拡大を図りつつ、その昇圧回路の大規模化を抑制することを目的とする。【解決手段】入力側に設けられた差動段１２と、出力側に設けられ、差動段１２の出力を増幅する出力段１４とを備える演算増幅器１０において、消費電流の比較的大きな出力段１４に電源として電源４２から電源電圧Ｖｉｇを印加すると共に、消費電流の比較的小さな差動段１２に電源として昇圧電源２０としての昇圧回路５０から電源電圧Ｖｉｇを昇圧した昇圧電圧Ｖｕｐを印加する。【選択図】        図１
2005033558.tif 000002
【特許請求の範囲】
【請求項１】
入力側に設けられた差動段と、出力側に設けられ、前記差動段の出力を増幅する出力段と、を備える演算増幅器であって、
前記出力段に電源として所定の電源電圧が印加されると共に、前記差動段に電源として前記所定の電源電圧よりも高い電圧が印加されることを特徴とする演算増幅器。
【請求項２】
前記所定の電源電圧を昇圧した電圧を電源として前記差動段に印加する昇圧回路を備えることを特徴とする請求項１記載の演算増幅器。
【請求項３】
前記所定の電源電圧が所定値以上であるか否かを判別する電源電圧判別手段と、
前記所定の電源電圧が前記所定値以上である場合には前記差動段に電源として該所定の電源電圧を印加し、一方、前記所定の電源電圧が前記所定値を下回る場合には前記差動段に電源として該所定の電源電圧よりも高い電圧を印加する電圧切替手段と、
を備えることを特徴とする請求項１又は２記載の演算増幅器。
【請求項４】
前記差動段に入力される入力電圧が所定の電源電圧近傍に達したか否かを判別する入力電圧判別手段と、
前記入力電圧が前記所定の電源電圧近傍に達していない場合には前記差動段に電源として該所定の電源電圧を印加し、一方、前記入力電圧が前記所定の電源電圧近傍に達している場合には前記差動段に電源として該所定の電源電圧よりも高い電圧を印加する電圧切替手段と、
を備えることを特徴とする請求項１又は２記載の演算増幅器。
【請求項５】
入力側に設けられた差動段と、出力側に設けられ、前記差動段の出力を増幅する出力段と、を備える演算増幅器であって、
前記出力段のうち消費電流の比較的大きい部分に電源として所定の電源電圧が印加されると共に、前記出力段のうち消費電流の比較的小さい部分及び前記差動段に電源として前記所定の電源電圧よりも高い電圧が印加されることを特徴とする演算増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、演算増幅器に係り、特に、入力側に設けられた差動段と、出力側に設けられ、前記差動段の出力を増幅する出力段と、を備える演算増幅器に関する。
【０００２】
【従来の技術】
従来より、入力側に設けられた差動段と、出力側に設けられ、差動段の出力を増幅する出力段と、を備える演算増幅器が知られている（例えば、特許文献１参照）。かかる演算増幅器においては、出力電圧を大きくすべく、出力段が高耐圧のトランジスタで構成され、その出力段に比較的高い電源電圧が供給される。また、高耐圧のトランジスタは耐圧を確保するうえで面積を増大せざるを得ない点を考慮して、上記した差動段は低耐圧のトランジスタで構成され、その差動段には比較的低い電源電圧が供給される。従って、上記従来の演算増幅器によれば、出力電圧を高く維持しつつ、回路全体の専有面積の拡大を抑制することができる。
【０００３】
【特許文献１】
実開平３−１０９４１８号公報
【０００４】
【発明が解決しようとする課題】
ところで、比較的高い電圧を生成するうえでは、低い電圧を昇圧させる昇圧回路が必要となる。一方、出力段は、差動段に比べて消費出力電流の大きいのが一般的である。このため、上記従来の増幅器の如く出力段に高い電源電圧が印加される構成では、昇圧回路をコイルや大容量のコンデンサ等を用いて大規模にすることが必要となる。
【０００５】
また、入力側の差動段に印加される電源電圧が低いほど、その差動段に入力される入力電圧の範囲は小さく制限される。更に、差動段に電源電圧が印加されても、入力電圧の下限をＧＮＤ電位から可能となるように構成した場合、差動段を構成するトランジスタの性能上、入力電圧の上限を電源電圧からトランジスタの端子間電圧分だけ低い値に抑えることが必要となるので、入力電圧範囲を電源電圧まで上げることができない。
【０００６】
本発明は、上述の点に鑑みてなされたものであり、電源電圧よりも高い電圧を印加することで入力電圧範囲の拡大を図りつつ、その昇圧回路の大規模化を抑制することが可能な演算増幅器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的は、請求項１に記載する如く、入力側に設けられた差動段と、出力側に設けられ、前記差動段の出力を増幅する出力段と、を備える演算増幅器であって、前記出力段に電源として所定の電源電圧が印加されると共に、前記差動段に電源として前記所定の電源電圧よりも高い電圧が印加される演算増幅器により達成される。
【０００８】
本発明において、差動段には、電源として、出力段に印加される所定の電源電圧よりも高い電圧が印加される。このため、差動段に出力段と同一の所定の電源電圧自体が印加される場合と比較して、入力電圧の範囲を拡大させることができる。また、本発明において、出力段には、電源として、通常どおり所定の電源電圧が印加される。出力段の消費電流は、差動段の消費電流に比べて大きいのが一般的である。このため、大電流の流れ得る出力段に差動段と同一の高電圧が印加される場合と比較して、高電圧を得るために必要な回路の規模を抑制することができる。一方、小電流しか流れない差動段に電源として高電圧が印加されても、その高電圧を得るための回路の規模は最小限に抑えられる。従って、本発明によれば、電源電圧よりも高い電圧を印加することで入力電圧範囲の拡大を図りつつ、その昇圧回路の大規模化を抑制することができる。
【０００９】
この場合、請求項２に記載する如く、請求項１記載の演算増幅器において、前記所定の電源電圧を昇圧した電圧を電源として前記差動段に印加する昇圧回路を備えることとすれば、差動段に電源として印加する電圧を生成する昇圧回路を簡素な構成で実現することができる。
【００１０】
本発明において、出力段には比較的大きな消費電流が流れるが、その出力段に印加される電源電圧は、昇圧回路により昇圧されない通常どおりの電源電圧である。このため、差動段に印加する電圧のみを生成する昇圧回路を大規模な構成にする必要はなく、簡素な構成で実現することができる。
【００１１】
また、請求項３に記載する如く、請求項１又は２記載の演算増幅器において、前記所定の電源電圧が所定値以上であるか否かを判別する電源電圧判別手段と、前記所定の電源電圧が前記所定値以上である場合には前記差動段に電源として該所定の電源電圧を印加し、一方、前記所定の電源電圧が前記所定値を下回る場合には前記差動段に電源として該所定の電源電圧よりも高い電圧を印加する電圧切替手段と、を備える演算増幅器は、所定の電源電圧よりも高い電圧を生成するうえで生ずるスイッチングノイズの発生を低減するうえで有効である。
【００１２】
本発明において、差動段には、電源として、所定の電源電圧が比較的高い場合はその所定の電源電圧が印加される。この場合には、所定の電源電圧よりも高い電圧を生成することは不要である。一方、所定の電源電圧が比較的低い場合はその電源電圧よりも高い電圧が印加される。かかる構成においては、差動段に常に所定値以上の電圧が印加される。従って、本発明によれば、入力電圧範囲を常に充分に確保しつつ、所定の電源電圧よりも高い電圧を生成するうえで生ずるスイッチングノイズの発生を低減することができる。
【００１３】
請求項４に記載する如く、請求項１又は２記載の演算増幅器において、前記差動段に入力される入力電圧が所定の電源電圧近傍に達したか否かを判別する入力電圧判別手段と、前記入力電圧が前記所定の電源電圧近傍に達していない場合には前記差動段に電源として該所定の電源電圧を印加し、一方、前記入力電圧が前記所定の電源電圧近傍に達している場合には前記差動段に電源として該所定の電源電圧よりも高い電圧を印加する電圧切替手段と、を備える演算増幅器は、入力電圧範囲を常に充分に確保しつつ、所定の電源電圧よりも高い電圧を生成するうえで生ずるスイッチングノイズの発生を低減するうえで有効である。
【００１４】
入力電圧が所定の電源電圧近傍に達していなければ、差動段に電源としてその所定の電源電圧が印加されていても、差動段は、その入力電圧に応じた信号を出力できる。一方、入力電圧が所定の電源電圧近傍に達している場合は、差動段に電源としてその所定の電源電圧が印加されていると、差動段の出力は飽和し、その入力電圧に応じた信号が出力されない。本発明において、差動段には、電源として、入力電圧が所定の電源電圧近傍に達していない場合はその所定の電源電圧が印加され、一方、入力電圧が所定の電源電圧近傍に達している場合はその所定の電源電圧よりも高い電圧が印加される。かかる構成においては、入力電圧が所定の電源電圧近傍に達していても、差動段は、その入力電圧に応じた信号を出力できる。また、本発明において、入力電圧が所定の電源電圧近傍に達していない場合は、差動段の電源が所定の電源電圧となるので、所定の電源電圧よりも高い電圧を生成する上で必要なスイッチングを行うことは不要である。従って、本発明によれば、入力電圧範囲を常に充分に確保しつつ、所定の電源電圧よりも高い電圧を生成するうえで生ずるスイッチングノイズの発生を低減することができる。
【００１５】
また、上記の目的は、請求項５に記載する如く、入力側に設けられた差動段と、出力側に設けられ、前記差動段の出力を増幅する出力段と、を備える演算増幅器であって、前記出力段のうち消費電流の比較的大きい部分に電源として所定の電源電圧が印加されると共に、前記出力段のうち消費電流の比較的小さい部分及び前記差動段に電源として前記所定の電源電圧よりも高い電圧が印加される演算増幅器により達成される。
【００１６】
本発明において、差動段には、電源として、出力段のうち消費電流の比較的大きい部分に印加される所定の電源電圧よりも高い電圧が印加される。このため、差動段に所定の電源電圧自体が印加される場合と比較して、入力電圧の範囲を拡大させることができる。また、本発明において、出力段のうち消費電流の比較的小さい部分には電源として差動段と同様に所定の電源電圧よりも高い電圧が印加される一方、出力段のうち消費電流の比較的大きい部分には電源として所定の電源電圧が印加される。出力段の一部分における消費電流は、差動段の消費電流に比べて大きいのが一般的である。このため、出力段の消費電流の比較的大きい部分に差動段と同一の高電圧が印加される場合と比較して、高電圧を得るために必要な回路の規模を抑制することができる。一方、差動段及び出力段のうち消費電流の比較的小さい部分に電源として高電圧が印加されても、その高電圧を得るための回路の規模は最小限に抑えられる。従って、本発明によれば、電源電圧よりも高い電圧を印加することで入力電圧範囲の拡大を図りつつ、その昇圧回路の大規模化を抑制することができる。
【００１７】
【発明の実施の形態】
図１は、本発明の一実施例である車両に用いられる演算増幅器１０の回路図を示す。本実施例において、演算増幅器１０は、バイポーラオペアンプであって、バッファアンプとして用いられる。演算増幅器１０は、差動段１２及び出力段１４により構成されており、差動段１２に入力されたアンプ入力電圧を出力段１４からアンプ出力として出力する。
【００１８】
差動段１２は、アンプ入力端子ＩＮにベースが接続されたｐｎｐトランジスタ１６を備えている。ｐｎｐトランジスタ１６のコレクタは接地されている。また、そのエミッタには、定電流源１８を介して後に詳述する昇圧電源２０が接続されていると共に、ｐｎｐトランジスタ２２のベースが接続されている。ｐｎｐトランジスタ２２のエミッタには、定電流源２４を介して昇圧電源２０が接続されていると共に、ｐｎｐトランジスタ２６のエミッタが接続されている。
【００１９】
ｐｎｐトランジスタ２２のコレクタには、ｎｐｎトランジスタ２８のコレクタが接続されている。ｎｐｎトランジスタ２８のエミッタは接地されている。ｎｐｎトランジスタ２８のベースには、ｎｐｎトランジスタ３０のベース及びコレクタが接続されている。ｎｐｎトランジスタ３０のエミッタは接地されている。ｎｐｎトランジスタ２８と３０とは、カレントミラー回路を構成している。
【００２０】
ｎｐｎトランジスタ３０のベース及びコレクタには、上記したｐｎｐトランジスタ２６のコレクタが接続されている。トランジスタ２２，２６，２８，３０は、差動増幅回路を構成している。ｐｎｐトランジスタ２６のベースには、定電流源３２を介して昇圧電源２０が接続されていると共に、ｐｎｐトランジスタ３４のエミッタが接続されている。ｐｎｐトランジスタ３４のコレクタは接地されている。ｐｎｐトランジスタ３４のベースは、後述のアンプ出力端子ＯＵＴに接続されている。
【００２１】
また、ｐｎｐトランジスタ２２のコレクタには、ｐｎｐトランジスタ３６のベースが接続されている。ｐｎｐトランジスタ３６のコレクタは接地されている。ｐｎｐトランジスタ３６は、エミッタフォロア回路を構成している。ｐｎｐトランジスタ３６のエミッタには、定電流源３８を介して昇圧電源２０が接続されていると共に、ｎｐｎトランジスタ４０のベースが接続されている。ｎｐｎトランジスタ４０のコレクタは後に詳述する電源４２に接続されている。また、ｎｐｎトランジスタ４０のエミッタは、定電流源４４を介して接地されていると共に、アンプ出力端子ＯＵＴに接続されている。
【００２２】
図２は、本実施例において昇圧電源４２の有する昇圧電圧Ｖｕｐを生成する手法を説明するための図を示す。上記した電源４２は、車載バッテリであり、通常は例えば１２Ｖ程度の電源電圧Ｖｉｇを有し、６Ｖ〜１８Ｖの範囲で変動し得る。電源４２には、高周波で駆動されるスイッチング回路により構成された昇圧回路５０が接続されている。昇圧回路５０は、電源４２から供給される電源電圧Ｖｉｇを一旦５Ｖ程度の一定電圧に降圧すると共に、その一定電圧を電源電圧Ｖｉｇの最低値（例えば６Ｖ）よりも高い例えば１０Ｖ程度の一定電圧Ｖｕｐに昇圧する回路である。尚、この昇圧電圧Ｖｕｐは、想定される入力電圧の最大値＋２Ｖｆに設定される。このＶｆは、バイポーラトランジスタのベース−エミッタ間電圧である。
【００２３】
従って、昇圧回路５０は、昇圧電源２０として、例えば１０Ｖ程度の昇圧電圧Ｖｕｐを出力する。昇圧回路５０の出力する昇圧電圧Ｖｕｐは、演算増幅器１０の差動段１２にその差動段１２の電源として印加される。一方、電源４２の電源電圧Ｖｉｇは、演算増幅器１０のｎｐｎトランジスタ４０及びｐｎｐトランジスタ３６からなる出力段１４にその出力段１４の電源として印加される。
【００２４】
次に、本実施例の演算増幅器１０の動作について説明する。
【００２５】
演算増幅器１０において、アンプ入力端子ＩＮにローレベルの入力電圧が供給されると、ｐｎｐトランジスタ１６がオン動作し、ｐｎｐトランジスタ２２のベースにローレベルの信号が入力される。この場合には、ｐｎｐトランジスタ２２がオン動作し、ｐｎｐトランジスタ３６のベースにハイレベルの信号が入力されることにより、そのｐｎｐトランジスタ３６がオフ動作し、ｎｐｎトランジスタ４０のベースにハイレベルの信号が入力される。そして、ｎｐｎトランジスタ４０がオン動作し、アンプ出力端子ＯＵＴに電源電圧Ｖｉｇ側のハイレベルの信号が現れる。
【００２６】
この際、ｐｎｐトランジスタ３４のベースにハイレベルの信号が入力されるので、そのｐｎｐトランジスタ３４はオフ動作し、ｐｎｐトランジスタ２６のベースにハイレベルの信号が入力される。この場合には、ｐｎｐトランジスタ２６がオフ動作し、ｎｐｎトランジスタ３０のコレクタに流れる電流は小さい値に維持されるので、ｎｐｎトランジスタ２８のコレクタに流れる電流も小さい値に維持される。
【００２７】
一方、アンプ入力端子ＩＮにハイレベルの入力電圧が供給されると、ｐｎｐトランジスタ１６がオフ動作し、ｐｎｐトランジスタ２２のベースにハイレベルの信号が入力される。この場合には、ｐｎｐトランジスタ２２がオフ動作し、ｐｎｐトランジスタ３６のベースにローレベルの信号が入力されることにより、そのｐｎｐトランジスタ３６がオン動作し、ｎｐｎトランジスタ４０のベースにローレベルの信号が入力される。そして、ｎｐｎトランジスタ４０がオフ動作し、アンプ出力端子ＯＵＴに接地電圧側のローレベルの信号が現れる。
【００２８】
この際、ｐｎｐトランジスタ３４のベースにローレベルの信号が入力されるので、そのｐｎｐトランジスタ３４はオン動作し、ｐｎｐトランジスタ２６のベースのローレベルの信号が入力される。この場合には、ｐｎｐトランジスタ２６がオン動作することにより、ｎｐｎトランジスタ３０がオン動作すると共に、ｎｐｎトランジスタ３０のコレクタに流れる電流が大きくなるので、ｎｐｎトランジスタ２８のコレクタに流れる電流も大きくなる。
【００２９】
このように、本実施例の演算増幅器１０においては、アンプ入力端子ＩＮに現れる入力電圧Ｖｉｎを利得１倍で増幅した出力電圧Ｖｏｕｔをアンプ出力端子ＯＵＴから出力するバッファアンプが実現される。
【００３０】
ところで、本実施例において、電源４２の電源電圧Ｖｉｇは、６Ｖ〜１８Ｖの範囲で変動し得る電圧である。このため、仮に演算増幅器１０に電源として印加される電圧が直接に電源４２の有する電源電圧Ｖｉｇであるものとすると、その電源電圧Ｖｉｇが変動幅の最小値近傍である場合にはアンプ入力端子ＩＮに現れる入力電圧が適正に処理されない事態が生じ、或いは、電源電圧Ｖｉｇがその最小値近傍である状況下においても適正な処理を実現するためにアンプ入力への入力電圧を小さく制限することが必要となる。従って、かかる不都合を回避するうえでは、演算増幅器１０に電源として印加する電圧はある程度高い一定電圧であることが望ましい。
【００３１】
一方、比較的高い電圧を生成するうえでは、低い電圧を昇圧させる昇圧回路が必要である。出力段１４はアンプ出力端子ＯＵＴから出力電圧Ｖｏｕｔを出力するため、トランジスタの動作を行うだけの差動段１２に比べて消費出力電流が大きいのが一般的である。例えば、差動段１２における消費電流は数μ〜数十μアンペアであるのに対し、出力段１４における消費電流は数百μアンペアである。このため、大電流の流れ得る演算増幅器１０の出力段１４に昇圧された電圧が印加されるものとすると、昇圧回路をコイルや大容量のコンデンサ等を用いて大規模にせざるを得ない。従って、かかる不都合を回避するうえでは、演算増幅器１０のうち出力段１４に昇圧された電圧を印加することは適切でない。
【００３２】
そこで、本実施例のシステムにおいては、差動段１２に変動し得る電源電圧Ｖｉｇを印加するのではなく昇圧回路５０による一定の昇圧電圧Ｖｕｐを印加することで入力電圧範囲の拡大を図りつつ、その昇圧回路５０の大規模化を抑制することとしている。以下、本実施例の特徴部について説明する。
【００３３】
演算増幅器１０において、差動段１２には、電源として昇圧回路５０から一定の昇圧電圧Ｖｕｐが印加される。すなわち、電源４２の電源電圧Ｖｉｇが変動して最小値近傍になった場合、差動段１２に、その電源電圧Ｖｉｇが印加されることはなく、その電源電圧Ｖｉｇよりも高い昇圧電圧Ｖｕｐが印加される。このため、かかる構成によれば、電源電圧Ｖｉｇが低下した場合にも、一定の昇圧電圧Ｖｕｐの印加により差動段１２における作動を適正に確保することができ、これにより、直接に電源電圧Ｖｉｇが印加される構成と比べて入力電圧範囲の拡大を図ることが可能である。
【００３４】
尚、上記の如く、昇圧電圧Ｖｕｐは、アンプ入力として想定される入力電圧の最大値＋２Ｖｆに設定される。すなわち、アンプ入力端子ＩＮに現れる入力電圧の最大値は、昇圧電圧Ｖｕｐから、定電流源１８の有するトランジスタのベース−エミッタ間電圧とｐｎｐトランジスタ１６のベース−エミッタ間電圧とを加算した値を降下させたものとなる（Ｖｉｎｍａｘ＝Ｖｕｐ−２Ｖｆ）。この点、昇圧電圧Ｖｕｐを、電源電圧Ｖｉｇの通常値よりも＋２Ｖｆ分だけ高くすることとすれば、２Ｖｆの電圧降下分が補填され、入力電圧範囲が電源電圧Ｖｉｇの通常値まで確実に確保されることとなる。
【００３５】
また、演算増幅器１０において、出力段１４には、電源として通常どおり電源４２から電源電圧Ｖｉｇが印加される。すなわち、かかる構成においては、出力段１４の消費電流は差動段１２の消費電流に比べて大きいのが一般的であるが、大電流の流れ得る出力段１４に昇圧回路５０による昇圧電圧Ｖｕｐが印加されない。このため、かかる構成によれば、出力段１４に差動段１２と同一の昇圧電圧Ｖｕｐが印加される構成と比較して、昇圧回路５０の規模を抑制することができ、差動段１２に電源として印加する電圧を生成する昇圧回路５０を簡素な構成で実現することが可能である。
【００３６】
従って、本実施例の演算増幅器１０によれば、差動段１２に昇圧回路５０による一定の昇圧電圧Ｖｕｐを印加することで入力電圧範囲の拡大を図りつつ、その昇圧回路５０の大規模化を抑制することが可能となっている。
【００３７】
尚、本実施例の演算増幅器１０においては、厳密には、出力段１４を構成するｎｐｎトランジスタ４０には、電源として通常どおりの電源電圧Ｖｉｇが印加される一方、同じ出力段１４を構成するｐｎｐトランジスタ３６には、電源として電源電圧Ｖｉｇではなく昇圧電圧Ｖｕｐが印加される。このｐｎｐトランジスタ３６部分は、ｎｐｎトランジスタ４０部分と異なり、消費電流の小さい部分であるため、昇圧回路５０の規模を考慮して電源電圧Ｖｉｇを印加する必要はない。従って、本実施例の演算増幅器１０によれば、出力段１４のうち消費電流の小さいｐｎｐトランジスタ３６部分および差動段１２に昇圧回路５０による一定の昇圧電圧Ｖｕｐを印加することで入力電圧範囲の拡大を図りつつ、その昇圧回路５０の大規模化を抑制することが可能となっている。
【００３８】
ところで、上記第１の実施例においては、電源４２の有する電源電圧Ｖｉｇが特許請求の範囲に記載した「所定の電源電圧」に、昇圧電源２０の有する昇圧電圧Ｖｕｐが特許請求の範囲に記載した「所定の電源電圧よりも高い電圧」に、それぞれ相当している。
【００３９】
次に、本発明の第２実施例について説明する。
【００４０】
上記した第１実施例では、差動段１２に昇圧回路５０による昇圧電圧Ｖｕｐを印加し、出力段１４に電源電圧Ｖｉｇを印加することとしている。本実施例においては、出力段１４に印加する電圧を常に電源電圧Ｖｉｇとする一方、差動段１２に印加する電圧を電源電圧Ｖｉｇと昇圧回路５０による昇圧電圧Ｖｕｐとに適宜切り替えることとしている。
【００４１】
図３は、本実施例の演算増幅器の要部構成図を示す。尚、図３において、上記図１に示す構成部分と同一の部分については、同一の符号を付してその説明を省略する。本実施例において、差動段１２には、電源として、スイッチ６０を介して電源電圧Ｖｉｇを有する電源４２及び昇圧電圧Ｖｕｐを有する昇圧電源２０（昇圧回路５０）が接続されている。スイッチ６０は、差動段１２に印加すべき電源を電源４２と昇圧電源２０とで選択的に切り替える機能を有している。
【００４２】
本実施例の演算増幅器は、出力端子がスイッチ６０に接続するコンパレータ６６を有している。コンパレータ６６の反転入力端子及び非反転入力端子には、電源電圧Ｖｉｇを抵抗６２と抵抗６４とで分圧した電圧、及び、予め定められた基準電源６８の基準電圧が入力される。尚、この基準電圧は、電源電圧Ｖｉｇが昇圧回路５０により生成される一定の昇圧電圧（例えば１０Ｖ）Ｖｕｐ以上であるかを判定するための電圧であり、その昇圧電圧Ｖｕｐの抵抗６２と抵抗６４との分圧比及び基準電源６８の基準電圧によって設定されている。
【００４３】
コンパレータ６６は、電源電圧Ｖｉｇの分圧電圧と基準電圧とを比較する。そして、その分圧電圧が基準電圧以上である場合には、電源電圧Ｖｉｇが一定電圧以上であるとして、差動段１２の電源が電源４２となるようにスイッチ６０を駆動させる信号を出力する。また、その分圧電圧が基準電圧を下回る場合には、電源電圧Ｖｉｇが一定電圧を下回るとして、差動段１２の電源が昇圧電源２０となるようにスイッチ６０を駆動させる信号を出力する。
【００４４】
上記の構成においては、コンパレータ６６が変動し得る電源４２の電源電圧Ｖｉｇを監視し、その電源電圧Ｖｉｇが１０Ｖ程度の基準電圧以上である場合には差動段１２にその電源電圧Ｖｉｇが印加され、電源電圧Ｖｉｇがその基準電圧を下回る場合には差動段１２に昇圧電源２０の昇圧電圧Ｖｕｐが印加される。昇圧電源２０の昇圧電圧Ｖｕｐは、常に１０Ｖ程度に維持される一定電圧である。従って、本実施例において、差動段１２には、電源として常に所定値（１０Ｖ）以上の電圧が印加されることとなる。
【００４５】
差動段１２に常に電源電圧Ｖｉｇが印加されるものとすると、その電源電圧Ｖｉｇが変動して低下した際に入力電圧として許容される範囲が狭くなる事態が生ずる。これに対して、本実施例の演算増幅器においては、上記の如く電源電圧Ｖｉｇが所定値を下回るまで低下すると差動段１２にその電源電圧Ｖｉｇよりも高い一定の昇圧電圧Ｖｕｐが印加されるため、電源電圧Ｖｉｇの低下に伴って差動段１２への入力電圧として許容される範囲が狭くなるのは抑制される。
【００４６】
また、本実施例において、電源電圧Ｖｉｇが基準電圧以上である場合は、差動段１２の電源が電源４２となるので、昇圧電源２０としての昇圧回路５０を作動させる必要はない。すなわち、昇圧回路５０において電源電圧Ｖｉｇの変動範囲の最小値よりも高い一定の昇圧電圧Ｖｕｐを生成する上で必要なスイッチングを行うことは不要である。従って、本実施例の演算増幅器１０によれば、差動段１２に入力される入力電圧範囲を常に充分に確保しつつ、昇圧回路５０において昇圧電圧Ｖｕｐを生成するうえで生ずるスイッチングノイズの発生を低減することが可能となっている。
【００４７】
ところで、上記の第２実施例においては、コンパレータ６６が特許請求の範囲に記載した「電源電圧判別手段」に、スイッチ６０が特許請求の範囲の請求項３に記載した「電圧切替手段」に、それぞれ相当している。
【００４８】
次に、本発明の第３実施例について説明する。
【００４９】
上記した第２実施例では、差動段１２に印加する電圧の切替を電源電圧Ｖｉｇが所定値以上であるか否かに基づいて行うこととしている。これに対して、本実施例においては、差動段１２に印加する電圧の切替をその差動段に入力される入力電圧が電源電圧Ｖｉｇ近傍に達しているか否かに基づいて行うこととしている。
【００５０】
図４は、本実施例の演算増幅器の要部構成図を示す。尚、図４において、上記図１に示す構成部分と同一の部分については、同一の符号を付してその説明を省略する。本実施例において、差動段１２には、電源として、スイッチ７０を介して電源電圧Ｖｉｇを有する電源４２及び昇圧電圧Ｖｕｐを有する昇圧電源２０（昇圧回路５０）が接続されている。スイッチ７０は、差動段１２に印加すべき電源を電源４２と昇圧電源２０とで選択的に切り替える機能を有している。
【００５１】
本実施例の演算増幅器は、出力端子がスイッチ７０に接続するコンパレータ７２を有している。コンパレータ７２の反転入力端子及び非反転入力端子には、アンプ入力端子ＩＮに現れる入力電圧、及び、予め定められた基準電源７４の基準電圧が入力される。尚、この基準電圧は、入力電圧が電源電圧Ｖｉｇの近傍、具体的には、電源電圧Ｖｉｇから、定電流源１８の有するトランジスタのベース−エミッタ間電圧とｐｎｐトランジスタ１６のベース−エミッタ間電圧とを加算した値を降下させた電圧（Ｖｉｇ−２Ｖｆ）に達しているかを判定するための電圧であり、Ｖｉｇ−２Ｖｆに設定されている。
【００５２】
コンパレータ７２は、入力電圧と基準電圧（Ｖｉｇ−２Ｖｆ）とを比較する。そして、入力電圧が基準電圧に達していない場合には、差動段１２の電源が電源４２となるようにスイッチ７０を駆動させる信号を出力する。また、入力電圧が基準電圧に達している場合には、差動段１２の電源が昇圧電源２０となるようにスイッチ７０を駆動させる信号を出力する。
【００５３】
上記の構成においては、コンパレータ７２が、アンプ入力端子ＩＮに現れて差動段１２に入力される入力電圧を監視する。入力電圧が、変動する電源電圧Ｖｉｇの近傍（具体的には、Ｖｉｇ−２Ｖｆ）に達していない場合は、差動段１２に電源としてその電源電圧Ｖｉｇが印加されていても、その差動段１２は、その入力電圧に応じた信号を出力できる。一方、入力電圧が電源電圧Ｖｉｇ近傍に達している場合は、差動段１２に電源としてその電源電圧Ｖｉｇが印加されていると、差動段１２の出力は飽和し、その入力電圧に応じた信号が出力されないこととなる。
【００５４】
これに対して、本実施例の演算増幅器１０において、差動段１２には、電源として、その差動段１２に入力される入力電圧が電源電圧Ｖｉｇ近傍に達していない場合は、その電源電圧Ｖｉｇが印加され、一方、入力電圧が電源電圧Ｖｉｇ近傍に達している場合は、その電源電圧Ｖｉｇよりも高い値に維持される昇圧電圧Ｖｕｐが印加される。
【００５５】
従って、本実施例において、入力電圧が高くなることに起因して或いは電源電圧Ｖｉｇが低下することに起因して入力電圧が電源電圧Ｖｉｇ近傍に達すると、差動段１２にその電源電圧Ｖｉｇよりも高い昇圧電圧Ｖｕｐが印加されるため、差動段１２の出力が飽和することはなく、差動段１２はその入力電圧に応じた信号を出力できる。このため、入力電圧が電源電圧Ｖｉｇ近傍に達することに伴って差動段１２への入力電圧として許容される範囲が狭くなるのを確実に防止することができる。
【００５６】
また、本実施例において、差動段１２の入力電圧が電源電圧Ｖｉｇ近傍に達していない場合は、差動段１２の電源が電源電圧Ｖｉｇとなるので、昇圧電源２０としての昇圧回路５０を作動させる必要はない。すなわち、昇圧回路５０において電源電圧Ｖｉｇよりも高い昇圧電圧Ｖｕｐを生成する上で必要なスイッチングを行うことは不要である。従って、本実施例の演算増幅器１０によれば、差動段１２に入力される入力電圧範囲を常に充分に確保しつつ、昇圧回路５０において電源電圧Ｖｉｇよりも高い昇圧電圧Ｖｕｐを生成するうえで生ずるスイッチングノイズの発生を低減することが可能となっている。
【００５７】
ところで、上記の第３実施例においては、コンパレータ７２が特許請求の範囲に記載した「入力電圧判別手段」に、スイッチ７２が特許請求の範囲の請求項４に記載した「電圧切替手段」に、それぞれ相当している。
【００５８】
尚、上記の第２及び第３実施例においては、差動段１２の電源をスイッチ６０，７０により電源４２と昇圧電源２０とで選択的に切り替えることとしているが、上記した第１実施例の構成と同様に更に、出力段１４における消費電流の小さい部分であるｐｎｐトランジスタ３６部分の電源をスイッチ６０，７０により電源４２と昇圧電源２０とで選択的に切り替えることとしてもよい。
【００５９】
また、上記の第１乃至３実施例においては、演算増幅器をバッファアンプとして用いているが、本発明はこれに限定されるものではなく、入力信号を増幅する他の増幅器や２端子間の入力信号を比較するコンパレータに用いることも可能である。
【００６０】
また、上記の第１乃至３実施例においては、演算増幅器としてバイポーラ型のオペアンプを用いているが、本発明はこれに限定されるものではなく、ＭＯＳ型のオペアンプを用いることとしてもよい。
【００６１】
更に、上記の第１乃至３実施例においては、電源４２の電源電圧Ｖｉｇを用いて昇圧回路５０において昇圧電圧Ｖｕｐを生成することとしているが、本発明はこれに限定されるものではなく、電源４２とは別の電源から昇圧電圧Ｖｕｐを生成することとしてもよい。
【００６２】
【発明の効果】
上述の如く、請求項１及び５記載の発明によれば、電源電圧よりも高い電圧を印加することで入力電圧範囲の拡大を図りつつ、その昇圧回路の大規模化を抑制することができる。
【００６３】
請求項２記載の発明によれば、差動段に電源として印加する電圧を生成する昇圧回路を簡素な構成で実現することができる。
【００６４】
また、請求項３及び４記載の発明によれば、入力電圧範囲を常に充分に確保しつつ、所定の電源電圧よりも高い電圧を生成するうえで生ずるスイッチングノイズの発生を低減することができる。
【図面の簡単な説明】
【図１】本発明の第１実施例である演算増幅器の回路図である。
【図２】本実施例において昇圧電圧を生成する手法を説明するための図である。
【図３】本発明の第２実施例である演算増幅器の要部構成図である。
【図４】本発明の第３実施例である演算増幅器の要部構成図である。
【符号の説明】
１０  演算増幅器
１２  差動段
１４  出力段
２０  昇圧電源
４２  電源
５０  昇圧回路
６０，７０  スイッチ
６６，７２  コンパレータ
Ｖｉｇ  電源電圧
Ｖｕｐ  昇圧電圧
【図１】
2005033558.tif 000003
【図２】
2005033558.tif 000004
【図３】
2005033558.tif 000005
【図４】
2005033558.tif 000006