(57)【要約】【課題】  基板とＣｕ膜との密着性を十分に確保できる回路基板及びその製造方法を提供する。【解決手段】  本発明に係る回路基板は、基板１と、前記基板１上に形成されたＣｕ合金薄膜２と、前記Ｃｕ合金薄膜２上に形成された膜厚が３００ｎｍ以上３０μｍ以下のＣｕ鍍金膜３と、を具備し、前記Ｃｕ合金薄膜２は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であることを特徴とする。これにより、基板とＣｕ膜との密着性を十分に確保できる【選択図】      図１
2005158887.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板上に形成された薄膜と、
を具備する回路基板であって、
前記薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなることを特徴とする回路基板。
【請求項２】
基板と、
前記基板上に形成された薄膜と、
を具備する回路基板であって、
前記薄膜は、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有し、残部がＣｕからなる合金からなることを特徴とする回路基板。
【請求項３】
前記薄膜の膜厚が５ｎｍ以上１μｍ以下であることを特徴とする請求項１又は２に記載の回路基板。
【請求項４】
前記薄膜上に形成された膜厚が３００ｎｍ以上３０μｍ以下のＣｕ膜をさらに具備することを特徴とする請求項１乃至３のいずれか一項に記載の回路基板。
【請求項５】
基板と、
前記基板上にスパッタリングにより形成された薄膜と、
前記薄膜上に真空蒸着法又は電子ビーム蒸着法により形成されたＣｕ膜と、
を具備する回路基板であって、
前記薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であり、
前記薄膜及び前記Ｃｕ膜は、表皮効果に伴う伝播損失を低減又は削減するものであることを特徴とする回路基板。
【請求項６】
基板と、
前記基板上に形成された配線パターンと、
を具備する回路基板であって、
前記配線パターンは、薄膜と、該薄膜上に形成されたＣｕ膜とを有し、
前記薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であることを特徴とする回路基板。
【請求項７】
基板と、
前記基板上に形成された第１の配線パターンと、
前記第１の配線パターン及び前記基板の上に形成された絶縁膜と、
前記絶縁膜上に形成された第２の配線パターンと、
を具備する回路基板であって、
前記第１の配線パターンは、第１の薄膜と、該第１の薄膜上に形成された第１のＣｕ膜とを有し、
前記第２の配線パターンは、第２の薄膜と、該第２の薄膜上に形成された第２のＣｕ膜とを有し、
前記第１の薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であり、
前記第２の薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であることを特徴とする回路基板。
【請求項８】
基板と、
前記基板の表面上に形成された第１の薄膜と、
前記基板の裏面上に形成された第２の薄膜と、
を具備する回路基板であって、
前記第１の薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であり、
前記第２の薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であることを特徴とする回路基板。
【請求項９】
前記薄膜は、前記基板と前記Ｃｕ膜との密着性を助長するための下地であることを特徴とする請求項１乃至６のいずれか一項に記載の回路基板。
【請求項１０】
前記基板にはスルーホールが設けられていることを特徴とする請求項１乃至９のいずれか一項に記載の回路基板。
【請求項１１】
前記基板は高分子材料、樹脂材料又はセラミック材料からなることを特徴とする請求項１乃至１０のいずれか一項に記載の回路基板。
【請求項１２】
前記高分子材料がポリイミド、液晶ポリマー、テフロン（登録商標）及びエポキシ樹脂からなる群から選ばれた一つであることを特徴とする請求項１１に記載の回路基板。
【請求項１３】
基板上にスパッタリングにより薄膜を形成する工程を具備する回路基板の製造方法であって、
前記薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなることを特徴とする回路基板の製造方法。
【請求項１４】
基板上にスパッタリングにより薄膜を形成する工程を具備する回路基板の製造方法であって、
前記薄膜は、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有し、残部がＣｕからなる合金からなることを特徴とする回路基板の製造方法。
【請求項１５】
前記薄膜の膜厚が５ｎｍ以上１μｍ以下であることを特徴とする請求項１３又は１４に記載の回路基板の製造方法。
【請求項１６】
前記薄膜を形成する工程の後に、前記薄膜上に電界鍍金法又は無電界鍍金法により膜厚が３００ｎｍ以上３０μｍ以下のＣｕ膜を形成する工程をさらに具備することを特徴とする請求項１３乃至１５のいずれか一項に記載の回路基板の製造方法。
【請求項１７】
前記薄膜を形成する工程の後に、前記薄膜上に真空蒸着法又は電子ビーム蒸着法により膜厚が３００ｎｍ以上３０μｍ以下のＣｕ膜を形成する工程をさらに具備することを特徴とする請求項１３乃至１５のいずれか一項に記載の回路基板の製造方法。
【請求項１８】
基板上にスパッタリングにより薄膜を形成する工程と、
前記薄膜上に電界鍍金法又は無電界鍍金法により膜厚が３００ｎｍ以上３０μｍ以下のＣｕ膜を形成する工程と、
前記Ｃｕ膜及び前記薄膜をエッチング加工することにより、前記基板上に前記Ｃｕ膜及び前記薄膜からなる配線パターンを形成する工程と、
を具備する回路基板の製造方法であって、
前記薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であることを特徴とする回路基板の製造方法。
【請求項１９】
基板上にスパッタリングにより薄膜を形成する工程と、
前記薄膜上に真空蒸着法又は電子ビーム蒸着法により膜厚が３００ｎｍ以上３０μｍ以下のＣｕ膜を形成する工程と、
前記Ｃｕ膜及び前記薄膜をエッチング加工することにより、前記基板上に前記Ｃｕ膜及び前記薄膜からなる配線パターンを形成する工程と、
を具備する回路基板の製造方法であって、
前記薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であることを特徴とする回路基板の製造方法。
【請求項２０】
基板上にスパッタリングにより第１の薄膜を形成する工程と、
前記第１の薄膜上に電界鍍金法又は無電界鍍金法により膜厚が３００ｎｍ以上３０μｍ以下の第１のＣｕ膜を形成する工程と、
前記第１のＣｕ膜及び前記第１の薄膜をエッチング加工することにより、前記基板上に前記第１のＣｕ膜及び前記第１の薄膜からなる第１の配線パターンを形成する工程と、
前記第１の配線パターン及び前記基板の上に絶縁膜を形成する工程と、
前記絶縁膜上にスパッタリングにより第２の薄膜を形成する工程と、
前記第２の薄膜上に電界鍍金法又は無電界鍍金法により膜厚が３００ｎｍ以上３０μｍ以下の第２のＣｕ膜を形成する工程と、
前記第２のＣｕ膜及び前記第２の薄膜をエッチング加工することにより、前記絶縁膜上に前記第２のＣｕ膜及び前記第２の薄膜からなる第２の配線パターンを形成する工程と、
を具備する回路基板の製造方法であって、
前記第１の薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であり、
前記第２の薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であることを特徴とする回路基板の製造方法。
【請求項２１】
基板上にスパッタリングにより第１の薄膜を形成する工程と、
前記第１の薄膜上に真空蒸着法又は電子ビーム蒸着法により膜厚が３００ｎｍ以上３０μｍ以下の第１のＣｕ膜を形成する工程と、
前記第１のＣｕ膜及び前記第１の薄膜をエッチング加工することにより、前記基板上に前記第１のＣｕ膜及び前記第１の薄膜からなる第１の配線パターンを形成する工程と、
前記第１の配線パターン及び前記基板の上に絶縁膜を形成する工程と、
前記絶縁膜上にスパッタリングにより第２の薄膜を形成する工程と、
前記第２の薄膜上に真空蒸着法又は電子ビーム蒸着法により膜厚が３００ｎｍ以上３０μｍ以下の第２のＣｕ膜を形成する工程と、
前記第２のＣｕ膜及び前記第２の薄膜をエッチング加工することにより、前記絶縁膜上に前記第２のＣｕ膜及び前記第２の薄膜からなる第２の配線パターンを形成する工程と、
を具備する回路基板の製造方法であって、
前記第１の薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であり、
前記第２の薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であることを特徴とする回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、回路基板及びその製造方法に係わり、特に、基板とＣｕ膜との密着性を十分に確保できる回路基板及びその製造方法、エッチング残渣の発生を抑制できる回路基板及びその製造方法に関する。
【背景技術】
【０００２】
図９（Ａ），（Ｂ）は、従来の回路基板の製造方法を示す断面図である。
まず、図９（Ａ）に示すように、ポリイミド基板１０１の上にＣｒ、Ｎｉ等からなる下地膜１０２を形成する。次いで、この下地膜１０２の上に電界鍍金法によりＣｕ鍍金膜１０３を形成する。Ｃｕ鍍金膜１０３とポリイミド基板１０１との間に下地膜１０２を配置することにより、下地膜１０２がＣｕ鍍金膜とポリイミド基板との密着層として作用すると共に、Ｃｕ鍍金膜中のＣｕがポリイミド基板に拡散するのを抑制するバリア層としても作用する。
【０００３】
次に、図９（Ｂ）に示すように、Ｃｕ鍍金膜１０３の上にフォトレジスト膜（図示せず）を塗布し、露光及び現像することにより、Ｃｕ鍍金膜１０３の上にはレジストパターン（図示せず）が形成される。次いで、このレジストパターンをマスクとしてＣｕ鍍金膜１０３及び下地膜１０２をウエットエッチングすることにより、ポリイミド基板１０１の上にはＣｕ鍍金膜及び下地膜からなる配線パターン１０４ａ〜１０４ｄが形成される。
【０００４】
ところで、上記従来の回路基板では、密着層として作用するＣｒ、Ｎｉ等からなる下地膜１０２をＣｕ鍍金膜１０３とポリイミド基板１０１との間に配置しているが、配線パターン１０４ａ〜１０４ｄの微細化が進むに従い、前記下地膜では密着性を十分に確保することができない。
【０００５】
また、下地膜１０２の抵抗値が比較的に高いため、Ｃｕ鍍金膜の成長速度が低いという問題がある。
【０００６】
また、Ｃｕ鍍金膜１０３と下地膜１０２をウエットエッチングしてパターニングする際、Ｃｕ鍍金膜と下地膜では材質が異なるためエッチング性が異なる。従って、Ｃｕ鍍金膜と下地膜を同一条件で１回のエッチングによりパターニングを行うとエッチング残渣が残ってしまい、それによって配線間のショート、マイグレーション等の問題が発生することがある。これに対し、エッチング残渣が残らないようにするため、Ｃｕ鍍金膜と下地膜を別々の条件で２回のエッチングによりパターニングを行うことも可能であるが、この場合はエッチング工程の時間が長くなりスループットが低くなるという問題が生じる。
【０００７】
図１０（Ａ），（Ｂ）は、他の従来の回路基板の製造方法を示す断面図である。この他の従来の回路基板の製造方法は、図９に示す従来の回路基板の製造方法における鍍金の成長速度が低いという問題を解決するものである。
【０００８】
まず、図１０（Ａ）に示すように、ポリイミド基板１０１の上にＣｒ、Ｎｉ等からなる下地膜１０２を形成する。次いで、この下地膜１０２の上にスパッタリングによりＣｕ膜１０５を形成する。次いで、このＣｕ膜１０５の上に電界鍍金法によりＣｕ鍍金膜１０３を形成する。
【０００９】
次に、図１０（Ｂ）に示すように、Ｃｕ鍍金膜１０３の上にフォトレジスト膜（図示せず）を塗布し、露光及び現像することにより、Ｃｕ鍍金膜１０３の上にはレジストパターン（図示せず）が形成される。次いで、このレジストパターンをマスクとしてＣｕ鍍金膜１０３、Ｃｕ膜１０５及び下地膜１０２をエッチングすることにより、ポリイミド基板１０１の上にはＣｕ鍍金膜、Ｃｕ膜及び下地膜からなる配線パターン１０６ａ〜１０６ｄが形成される。
【００１０】
上記他の従来の回路基板では、Ｃｕ鍍金膜１０３の下にＣｕ膜１０５を形成しているため、図９の従来の回路基板よりＣｕ鍍金膜１０３の成長速度を速くすることができる。しかしながら、図９の回路基板に比べて膜の数が多くなるため、工程数が増えてスループットが低くなる。その上、下地膜による密着性とエッチング残渣については図９の回路基板と同様の問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
前述した通り、従来及び他の従来の回路基板では、Ｃｒ、Ｎｉ等からなる下地膜１０２による密着性が不十分であること、エッチング残渣が生じることといった問題がある。
【００１２】
本発明は上記のような事情を考慮してなされたものであり、その目的は、基板とＣｕ膜との密着性を十分に確保できる回路基板及びその製造方法を提供することにある。また、本発明の他の目的は、エッチング残渣の発生を抑制できる回路基板及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明に係る回路基板は、基板と、
前記基板上に形成された薄膜と、
を具備する回路基板であって、
前記薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなることを特徴とする。
【００１４】
上記回路基板によれば、薄膜と基板との密着性が良く、この薄膜上に電界鍍金法、無電界鍍金法、真空蒸着法又は電子ビーム蒸着法によりＣｕ膜を形成する場合、前記薄膜は前記Ｃｕ膜との密着性も良い。従って、基板上に薄膜を形成した回路基板を用いることにより、基板とＣｕ膜との密着性を十分に確保することが可能となる。
【００１５】
本発明に係る回路基板は、基板と、
前記基板上に形成された薄膜と、
を具備する回路基板であって、
前記薄膜は、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有し、残部がＣｕからなる合金からなることを特徴とする。
【００１６】
また、本発明に係る回路基板においては、前記薄膜の膜厚が５ｎｍ以上１μｍ以下であることが好ましい。
また、本発明に係る回路基板においては、前記薄膜上に形成された膜厚が３００ｎｍ以上３０μｍ以下のＣｕ膜をさらに具備することも可能である。薄膜とＣｕ膜との密着性が良いため、基板とＣｕ膜との密着性を十分に確保できる。
【００１７】
本発明に係る回路基板は、基板と、
前記基板上にスパッタリングにより形成された薄膜と、
前記薄膜上に真空蒸着法又は電子ビーム蒸着法により形成されたＣｕ膜と、
を具備する回路基板であって、
前記薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であり、
前記薄膜及び前記Ｃｕ膜は、表皮効果に伴う伝播損失を低減又は削減するものであることを特徴とする。
【００１８】
上記回路基板によれば、薄膜と基板との密着性が良く、薄膜はＣｕ膜との密着性も良い。従って、基板とＣｕ膜との密着性を十分に確保することができる。また、真空蒸着法又は電子ビーム蒸着法にて微細な粒子からなる緻密なＣｕ膜を形成することができる。このＣｕ膜は表面の平坦性に優れた膜になるために表皮効果において有利である。表皮効果とは、高周波電流が導体表面に集中することである。このことから、ミクロ的に見て凹凸のある表面を有する配線パターンを流れる電流のパスは相対的に長く抵抗値が増える。このため、表面の平坦性に優れた配線パターンを流れる電流のパスは凹凸のある場合に比べて長くならず抵抗値が増えることもない。従って、平坦性に優れたＣｕ膜では表皮効果において有利となる。
【００１９】
本発明に係る回路基板は、基板と、
前記基板上に形成された配線パターンと、
を具備する回路基板であって、
前記配線パターンは、薄膜と、該薄膜上に形成されたＣｕ膜とを有し、
前記薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であることを特徴とする。
【００２０】
本発明に係る回路基板は、基板と、
前記基板上に形成された第１の配線パターンと、
前記第１の配線パターン及び前記基板の上に形成された絶縁膜と、
前記絶縁膜上に形成された第２の配線パターンと、
を具備する回路基板であって、
前記第１の配線パターンは、第１の薄膜と、該第１の薄膜上に形成された第１のＣｕ膜とを有し、
前記第２の配線パターンは、第２の薄膜と、該第２の薄膜上に形成された第２のＣｕ膜とを有し、
前記第１の薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であり、
前記第２の薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であることを特徴とする。
【００２１】
本発明に係る回路基板は、基板と、
前記基板の表面上に形成された第１の薄膜と、
前記基板の裏面上に形成された第２の薄膜と、
を具備する回路基板であって、
前記第１の薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であり、
前記第２の薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であることを特徴とする。
【００２２】
また、本発明に係る回路基板において、前記薄膜は、前記基板と前記Ｃｕ膜との密着性を助長するための下地であることも可能である。
【００２３】
また、本発明に係る回路基板において、前記基板にはスルーホールが設けられていることも可能である。
【００２４】
また、本発明に係る回路基板において、前記基板は高分子材料、樹脂材料又はセラミック材料からなることも可能である。
【００２５】
また、本発明に係る回路基板においては、前記高分子材料がポリイミド、液晶ポリマー、テフロン（登録商標）及びエポキシ樹脂からなる群から選ばれた一つであることも可能である。
【００２６】
本発明に係る回路基板の製造方法は、基板上にスパッタリングにより薄膜を形成する工程を具備する回路基板の製造方法であって、
前記薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなることを特徴とする。
【００２７】
本発明に係る回路基板の製造方法は、基板上にスパッタリングにより薄膜を形成する工程を具備する回路基板の製造方法であって、
前記薄膜は、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有し、残部がＣｕからなる合金からなることを特徴とする。
【００２８】
また、本発明に係る回路基板の製造方法は、膜厚が５ｎｍ以上１μｍ以下であることが好ましい。
また、本発明に係る回路基板の製造方法においては、前記薄膜を形成する工程の後に、前記薄膜上に電界鍍金法又は無電界鍍金法により膜厚が３００ｎｍ以上３０μｍ以下のＣｕ膜を形成する工程をさらに具備することも可能である。
【００２９】
また、本発明に係る回路基板の製造方法においては、前記薄膜を形成する工程の後に、前記薄膜上に真空蒸着法又は電子ビーム蒸着法により膜厚が３００ｎｍ以上３０μｍ以下のＣｕ膜を形成する工程をさらに具備することも可能である。
【００３０】
本発明に係る回路基板の製造方法は、基板上にスパッタリングにより薄膜を形成する工程と、
前記薄膜上に電界鍍金法又は無電界鍍金法により膜厚が３００ｎｍ以上３０μｍ以下のＣｕ膜を形成する工程と、
前記Ｃｕ膜及び前記薄膜をエッチング加工することにより、前記基板上に前記Ｃｕ膜及び前記薄膜からなる配線パターンを形成する工程と、
を具備する回路基板の製造方法であって、
前記薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であることを特徴とする。
【００３１】
上記回路基板の製造方法によれば、純ＣｕであるＣｕ膜と薄膜は、同じエッチング液でエッチングでき、薄膜は純Ｃｕと化学反応上の差異が無い。従って、１回のエッチングによりＣｕ膜と薄膜をエッチングすることが可能であり、エッチング残渣の問題も生じない。
【００３２】
本発明に係る回路基板の製造方法は、基板上にスパッタリングにより薄膜を形成する工程と、
前記薄膜上に真空蒸着法又は電子ビーム蒸着法により膜厚が３００ｎｍ以上３０μｍ以下のＣｕ膜を形成する工程と、
前記Ｃｕ膜及び前記薄膜をエッチング加工することにより、前記基板上に前記Ｃｕ膜及び前記薄膜からなる配線パターンを形成する工程と、
を具備する回路基板の製造方法であって、
前記薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であることを特徴とする。
【００３３】
本発明に係る回路基板の製造方法は、基板上にスパッタリングにより第１の薄膜を形成する工程と、
前記第１の薄膜上に電界鍍金法又は無電界鍍金法により膜厚が３００ｎｍ以上３０μｍ以下の第１のＣｕ膜を形成する工程と、
前記第１のＣｕ膜及び前記第１の薄膜をエッチング加工することにより、前記基板上に前記第１のＣｕ膜及び前記第１の薄膜からなる第１の配線パターンを形成する工程と、
前記第１の配線パターン及び前記基板の上に絶縁膜を形成する工程と、
前記絶縁膜上にスパッタリングにより第２の薄膜を形成する工程と、
前記第２の薄膜上に電界鍍金法又は無電界鍍金法により膜厚が３００ｎｍ以上３０μｍ以下の第２のＣｕ膜を形成する工程と、
前記第２のＣｕ膜及び前記第２の薄膜をエッチング加工することにより、前記絶縁膜上に前記第２のＣｕ膜及び前記第２の薄膜からなる第２の配線パターンを形成する工程と、
を具備する回路基板の製造方法であって、
前記第１の薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であり、
前記第２の薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であることを特徴とする。
【００３４】
本発明に係る回路基板の製造方法は、基板上にスパッタリングにより第１の薄膜を形成する工程と、
前記第１の薄膜上に真空蒸着法又は電子ビーム蒸着法により膜厚が３００ｎｍ以上３０μｍ以下の第１のＣｕ膜を形成する工程と、
前記第１のＣｕ膜及び前記第１の薄膜をエッチング加工することにより、前記基板上に前記第１のＣｕ膜及び前記第１の薄膜からなる第１の配線パターンを形成する工程と、
前記第１の配線パターン及び前記基板の上に絶縁膜を形成する工程と、
前記絶縁膜上にスパッタリングにより第２の薄膜を形成する工程と、
前記第２の薄膜上に真空蒸着法又は電子ビーム蒸着法により膜厚が３００ｎｍ以上３０μｍ以下の第２のＣｕ膜を形成する工程と、
前記第２のＣｕ膜及び前記第２の薄膜をエッチング加工することにより、前記絶縁膜上に前記第２のＣｕ膜及び前記第２の薄膜からなる第２の配線パターンを形成する工程と、
を具備する回路基板の製造方法であって、
前記第１の薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であり、
前記第２の薄膜は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有してなる合金からなり、膜厚が５ｎｍ以上１μｍ以下であることを特徴とする。
【発明の効果】
【００３５】
以上説明したように本発明によれば、基板とＣｕ膜との密着性を十分に確保できる回路基板及びその製造方法を提供することができる。また、他の本発明によれば、エッチング残渣の発生を抑制できる回路基板及びその製造方法を提供することができる。
【発明を実施するための形態】
【００３６】
以下、図面を参照して本発明の実施の形態について説明する。
（実施の形態１）
図１（Ａ）〜（Ｅ）及び図２（Ｆ），（Ｇ）は、本発明の実施の形態１による回路基板を製造し、回路基板上に電子部品を実装する方法を示す断面図である。
【００３７】
まず、図１（Ａ）に示すように、基板１の上に膜厚が５ｎｍ以上１μｍ以下のＣｕ合金薄膜２をスパッタリングにより形成する。Ｃｕ合金薄膜２は、Ｃｕを主成分とし、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0重量％（ｗｔ％）含有してなる合金からなるものである。また、より好ましいＣｕ合金薄膜２としては、Ｔｉ、Ｍｏ、Ｎｉ、Ａｌ及びＡｇからなる群から選ばれた少なくとも１種類の元素を合計で0.5〜5.0ｗｔ％含有し、残部がＣｕからなる合金からなるものである。また、さらに好ましいＣｕ合金薄膜としては、Ｍｏを1.1〜1.2ｗｔ％含有し、残部がＣｕからなる合金からなるものである。また、基板１は、ポリイミド、液晶ポリマー、テフロン（登録商標）又はエポキシ樹脂等からなる高分子材料或いは樹脂材料によって形成されたものである。
【００３８】
前記Ｃｕ合金薄膜２に上述したような材料を用いる理由は次の通りである。合金材料を容易に製作することができること、化学的に安定な材料で構成されること、高価な金属を使用しないので材料のコスト的優位性が高いこと、材料的に粒径が微細で緻密な膜形成を容易に行うことができる組成であること、ウエットエッチングを行う際に、純Ｃｕと同じエッチング液（例えば塩化第II鉄、塩化第II銅）で同じレートでエッチングを行うことが可能であること、ウエットエッチングの際に純Ｃｕと化学反応上の差異が無く、残渣等の問題が生じないこと、による。
【００３９】
この後、図１（Ｂ）に示すように、Ｃｕ合金薄膜２の上に電界鍍金法又は無電界鍍金法により膜厚が３００ｎｍ以上３０μｍ以下のＣｕ鍍金膜３を形成する。Ｃｕ鍍金膜３の下にＣｕ合金薄膜２を配置することにより鍍金成長速度を速くすることができ、スループットを向上させることが可能となる。また、Ｃｕ鍍金膜３は純Ｃｕ（但し、不可避的不純物は含有する）であるからＣｕ合金薄膜２とは組成が異なるけれどＣｕを主成分とする点で同質であるから、これらの密着性は非常に良い。また、Ｃｕ合金薄膜２と高分子材料又は樹脂材料からなる基板１との密着性は、従来のＣｒ又はＮｉ等の下地膜に比べて非常に良い。従って、本実施の形態では、従来の回路基板のように密着性を確保するための下地膜を必要としない。
【００４０】
次に、図１（Ｃ）に示すように、Ｃｕ鍍金膜３の上にフォトレジスト膜を塗布し、露光及び現像することにより、Ｃｕ鍍金膜３の上にはレジストパターン４が形成される。
【００４１】
この後、図１（Ｄ）に示すように、レジストパターン４をマスクとしてＣｕ鍍金膜３及びＣｕ合金薄膜２を塩化第II鉄、塩化第II銅等のエッチング液によってウエットエッチングする。次いで、レジストパターン４を除去することにより、図１（Ｅ）に示すように、基板１の上にはＣｕ鍍金膜３及びＣｕ合金薄膜２からなる配線パターン５ａ〜５ｄが形成される。純ＣｕであるＣｕ鍍金膜３と前述した組成のＣｕ合金薄膜２は、塩化第II鉄、塩化第II銅等のエッチング液でエッチングできる上、エッチングレートもほぼ同じである。さらにＣｕ合金薄膜は純Ｃｕと化学反応上の差異が無く、残渣等の問題も生じない。
【００４２】
次に、図２（Ｆ）に示すように、配線パターン５ａ〜５ｄの上にＮｉ鍍金膜６を形成し、Ａｕ鍍金膜７を形成する。Ｎｉ鍍金膜６はバリア層及び密着層として機能する。
この後、図２（Ｇ）に示すように、回路基板に実装する半導体チップ８のような電子部品を準備する。半導体チップ８の能動面には外部端子としてのＡｕバンプ９が形成されている。
【００４３】
次いで、回路基板上に半導体チップ８を位置合わせし、配線パターン上にＡｕバンプ９を配置し、基板上の配線パターンと半導体チップを熱圧着する。これにより、配線パターンとＡｕバンプが接合され、回路基板に半導体チップが実装される。
【００４４】
上記実施の形態１によれば、Ｃｕ鍍金膜３を形成する際の鍍金シード層としてＣｕ合金薄膜２を用いることにより、微細な配線パターンを有し、信頼性の高い薄型の回路基板を実現することが可能となる。
【００４５】
また、本実施の形態では、前述したようにＣｕ合金薄膜２と高分子材料又は樹脂材料からなる基板１との密着性が４〜６Ｎ／ｃｍと非常に良く、Ｃｕ合金薄膜２とＣｕ鍍金膜３との密着性も非常に良い。また、Ｃｕ合金薄膜２はその中のＣｕが基板１に拡散しにくいことが確認されている。また、Ｃｕ鍍金膜３の下にＣｕ合金薄膜２を配置することにより鍍金成長速度を速くすることができ、スループットを向上させることが可能となる。また、純ＣｕであるＣｕ鍍金膜３と前述した組成のＣｕ合金薄膜２は、同じエッチング液でエッチングできる上、エッチングレートもほぼ同じであり、さらにＣｕ合金薄膜は純Ｃｕと化学反応上の差異が無い。従って、１回のウエットエッチングによりＣｕ鍍金膜３とＣｕ合金薄膜２をエッチングすることが可能であり、エッチング残渣等の問題も生じない。よって、エッチング工程におけるスループットを向上させることができる。
【００４６】
尚、上記実施の形態１では、表面にＡｕ鍍金膜を形成した配線パターンとＡｕバンプ９とを接合することにより半導体チップ８を回路基板に実装しているが、半導体チップなどの電子部品の実装方法はこれに限定されるものではなく、他の実装方法を用いて回路基板に実装することも可能である。例えば、Ａｕ鍍金膜を形成しない配線パターン（即ちＣｕ鍍金膜３及びＣｕ合金薄膜２からなる配線パターン）にＡｕバンプ９を直接接合することにより半導体チップ８を回路基板に実装することも可能である。また、配線パターンと電子部品の外部端子とを導電性ペーストを用いて接合することにより電子部品を回路基板に実装することも可能であり、また、配線パターンと電子部品の外部端子との接合部分を接着剤で固定することにより電子部品を回路基板に実装することも可能である。
【００４７】
（実施の形態２）
図３（Ａ）〜（Ｅ）は、本発明の実施の形態２による回路基板を製造する方法を示す断面図であり、図１と同一部分には同一符号を付す。
【００４８】
まず、図３（Ａ）に示すように、基板１の上に膜厚が５ｎｍ以上１μｍ以下のＣｕ合金薄膜２をスパッタリングにより形成する。Ｃｕ合金薄膜２は実施の形態１と同様の合金からなり、基板１は実施の形態１と同様の材料からなる。
【００４９】
この後、図３（Ｂ）に示すように、Ｃｕ合金薄膜２の上にフォトレジスト膜を塗布し、露光及び現像することにより、Ｃｕ合金薄膜２の上にはレジストパターン４が形成される。このレジストパターン４はＣｕ鍍金膜を形成する部分のみが開口したパターンである。
【００５０】
次に、図３（Ｃ）に示すように、レジストパターン４をマスクとして電界鍍金法により膜厚が３００ｎｍ以上３０μｍ以下のＣｕ鍍金膜３を形成する。このＣｕ鍍金膜３は、レジストパターンをマスクとして形成しているため、鍍金成長が終了した時点で配線パターンを有している。また、Ｃｕ鍍金膜３の下にＣｕ合金薄膜２を配置することにより鍍金成長速度を速くできることは実施の形態１と同様である。また、Ｃｕ合金薄膜２とＣｕ鍍金膜３との密着性が良く、Ｃｕ合金薄膜２と基板１との密着性が良いのも実施の形態１と同様である。
【００５１】
この後、図３（Ｄ）に示すように、レジストパターン４を除去する。
次に、図３（Ｅ）に示すように、Ｃｕ鍍金膜３をマスクとしてＣｕ合金薄膜２をエッチングにより除去する。これにより、基板１の上にはＣｕ鍍金膜３及びＣｕ合金薄膜２からなる配線パターンが形成される。尚、Ｃｕ合金薄膜２をエッチングする際のエッチング液は塩化第II鉄、塩化第II銅などのエッチング液を用いても良い。このエッチング液はＣｕ鍍金膜とＣｕ合金薄膜の両方がエッチングされるものであるが、Ｃｕ合金薄膜はＣｕ鍍金膜に比べて非常に薄いので、問題無くエッチングすることができる。しかし、Ｃｕ合金薄膜をエッチングする際にＣｕ鍍金膜がエッチングされないようなＣｕ鍍金膜とＣｕ合金薄膜との間に十分なエッチング選択比を有するエッチング液を用いることがより好ましい。
【００５２】
この後の工程は、図２（Ｆ），（Ｇ）に示す工程と同様である。
【００５３】
上記実施の形態２においても実施の形態１と同様の効果を得ることができる。
すなわち、微細な配線パターンを有し、信頼性の高い薄型の回路基板を実現することが可能となる。また、Ｃｕ合金薄膜２と基板１との密着性が非常に良く、Ｃｕ合金薄膜２とＣｕ鍍金膜３との密着性も非常に良い。また、Ｃｕ合金薄膜２はその中のＣｕが基板１に拡散しにくいものである。また、Ｃｕ鍍金膜３の成長速度を速くすることができ、スループットを向上させることが可能となる。また、エッチング残渣等の問題も生じない。
【００５４】
（実施の形態３）
図４（Ａ），（Ｂ）は、本発明の実施の形態３による回路基板の製造方法を示す断面図である。この回路基板は基板１の両面に配線パターンを形成するものである。
【００５５】
まず、図４（Ａ）に示すように、基板１の表面上及び裏面上に膜厚が５ｎｍ以上１μｍ以下のＣｕ合金薄膜２をスパッタリングにより形成する。Ｃｕ合金薄膜２は実施の形態１と同様の合金からなり、基板１は実施の形態１と同様の材料からなる。
【００５６】
この後、図４（Ｂ）に示すように、基板１の表面側及び裏面側においてＣｕ合金薄膜２の上に電界鍍金法又は無電界鍍金法により膜厚が３００ｎｍ以上３０μｍ以下のＣｕ鍍金膜３を形成する。Ｃｕ鍍金膜３の下にＣｕ合金薄膜２を配置することにより鍍金成長速度を速くできることは実施の形態１と同様である。また、Ｃｕ合金薄膜２とＣｕ鍍金膜３との密着性が良く、Ｃｕ合金薄膜２と基板１との密着性が良いことも実施の形態１と同様である。
【００５７】
次に、実施の形態１と同様の方法により、Ｃｕ鍍金膜３及びＣｕ合金薄膜２をウエットエッチングすることにより、基板１の表面上及び裏面上それぞれにはＣｕ鍍金膜３及びＣｕ合金薄膜２からなる配線パターンが形成される（図示せず）。
【００５８】
上記実施の形態３においても実施の形態１と同様の効果を得ることができる。
【００５９】
（実施の形態４）
図５（Ａ）〜（Ｃ）は、本発明の実施の形態４による回路基板の製造方法を示す断面図である。この回路基板は、基板１にスルーホール１ａを形成すると共に、基板１の両面に配線パターンを形成するものである。
【００６０】
まず、図５（Ａ）に示すように、貫通孔であるスルーホール１ａを有する基板１を準備する。
【００６１】
次いで、図５（Ｂ）に示すように、基板１の表面上、裏面上及びスルーホール１ａ内に膜厚が５ｎｍ以上１μｍ以下のＣｕ合金薄膜２をスパッタリングにより形成する。Ｃｕ合金薄膜２は実施の形態１と同様の合金からなり、基板１は実施の形態１と同様の材料からなる。
【００６２】
この後、図５（Ｃ）に示すように、基板１の表面側、裏面側及びスルーホール１ａ内においてＣｕ合金薄膜２の上に電界鍍金法又は無電界鍍金法により膜厚が３００ｎｍ以上３０μｍ以下のＣｕ鍍金膜３を形成する。Ｃｕ鍍金膜３の下にＣｕ合金薄膜２を配置することにより鍍金成長速度を速くできることは実施の形態１と同様である。また、Ｃｕ合金薄膜２とＣｕ鍍金膜３との密着性が良く、Ｃｕ合金薄膜２と基板１との密着性が良いことも実施の形態１と同様である。
【００６３】
次に、実施の形態１と同様の方法により、Ｃｕ鍍金膜３及びＣｕ合金薄膜２をウエットエッチングすることにより、基板１の表面上及び裏面上それぞれにはＣｕ鍍金膜３及びＣｕ合金薄膜２からなる配線パターンが形成される（図示せず）。
【００６４】
上記実施の形態４においても実施の形態１と同様の効果を得ることができる。
【００６５】
（実施の形態５）
図６（Ａ），（Ｂ）は、本発明の実施の形態５による回路基板の製造方法を示す断面図である。この回路基板は多層配線構造を有するものである。
【００６６】
まず、図６（Ａ）に示すように、基板１の上に膜厚が５ｎｍ以上１μｍ以下のＣｕ合金薄膜２をスパッタリングにより形成し、Ｃｕ合金薄膜２の上に電界鍍金法又は無電界鍍金法により膜厚が３００ｎｍ以上３０μｍ以下のＣｕ鍍金膜３を形成する。次いで、Ｃｕ鍍金膜３及びＣｕ合金薄膜２をパターニングすることにより、基板１の上にはＣｕ鍍金膜３及びＣｕ合金薄膜２からなる配線パターン（図示せず）が形成される。ここまでの工程は実施の形態１と同様である。尚、実施の形態２と同様の方法により、基板１の上にＣｕ鍍金膜３及びＣｕ合金薄膜２からなる配線パターンを形成しても良い。
【００６７】
この後、配線パターン及び基板１の上に熱可塑性のポリイミドワニスを塗布し、熱処理することにより、配線パターン及び基板１の上にはポリイミド膜１０が形成される。次いで、このポリイミド膜１０をエッチング加工することにより、該ポリイミド膜１０には配線パターン上に位置するスルーホール１０ａが形成される。尚、ポリイミド膜が感光性を有するものであれば、ポリイミド膜を露光し現像することにより、スルーホールを形成することができる。
【００６８】
次に、図６（Ｂ）に示すように、スルーホール１０ａの底面、内側面及びポリイミド膜１０上に膜厚が５ｎｍ以上１μｍ以下のＣｕ合金薄膜１１をスパッタリングにより形成し、Ｃｕ合金薄膜１１の上に電界鍍金法又は無電界鍍金法により膜厚が３００ｎｍ以上３０μｍ以下のＣｕ鍍金膜１２を形成する。次いで、Ｃｕ鍍金膜１２及びＣｕ合金薄膜１１をパターニングすることにより、基板１の上にはＣｕ鍍金膜１２及びＣｕ合金薄膜１１からなる配線パターン（図示せず）が形成される。これらの工程は実施の形態１と同様の方法を用いる。ポリイミド膜１０上の配線パターンは基板１上の配線パターンとスルーホール１０ａを介して接続される。尚、実施の形態２と同様の方法により、ポリイミド膜１０の上にＣｕ鍍金膜１２及びＣｕ合金薄膜１１からなる配線パターンを形成しても良い。
【００６９】
上記の方法により多層配線構造を有する回路基板が形成される。尚、図６（Ｂ）に示す回路基板では基板上に２層の配線層が形成された多層配線構造となっているが、３層以上の配線層を基板上に形成することも可能である。この場合は、図６（Ｂ）に示す２層目の配線層を形成する工程を３層目以降も繰り返すことにより、３層以上の多層配線構造を形成することができる。
【００７０】
上記実施の形態５においても実施の形態１と同様の効果を得ることができる。
【００７１】
また、スルーホール１０ａ内にＣｕ合金薄膜１１をスパッタリングにより形成しているため、微細なスルーホール１０ａであっても膜厚を薄く且つカバレージ良くＣｕ合金薄膜１１を成膜することができる。つまり、配線パターンが微細化されてスルーホールの微細化が進んだ場合に特に有効なものとなる。
【００７２】
また、Ｃｕ合金薄膜１１をスパッタリングにより成膜すると膜厚制御性が非常に良い。
また、ポリイミド膜１０とＣｕ合金薄膜１１との密着性が非常に良く、実用上必要な密着性を十分に確保することができる。
【００７３】
（実施の形態６）
本発明の実施の形態６による回路基板の製造方法について図１及び図２を参照しつつ説明する。図１及び図２は実施の形態１による回路基板の製造方法を示すものであるが、実施の形態１においてＣｕ鍍金膜３を真空蒸着法又は電子ビーム蒸着法により成膜したＣｕ蒸着膜に変更したものが実施の形態６である。
【００７４】
まず、図１（Ａ）に示すように、基板１の上に膜厚が５ｎｍ以上１μｍ以下のＣｕ合金薄膜２をスパッタリングにより形成する。Ｃｕ合金薄膜２は実施の形態１と同様の合金からなり、基板１は実施の形態１と同様の材料からなる。また、前記Ｃｕ合金薄膜２に上述したような材料を用いる理由は実施の形態１と同様である。次の通りである。
【００７５】
この後、図１（Ｂ）に示すように、Ｃｕ合金薄膜２の上に真空蒸着法又は電子ビーム蒸着法により膜厚が３００ｎｍ以上３０μｍ以下のＣｕ蒸着膜３を形成する。Ｃｕ蒸着膜３は純Ｃｕ（但し、不可避的不純物は含有する）であるからＣｕ合金薄膜２とは組成が異なるけれどＣｕを主成分とする点で同質であるから、これらの密着性は非常に良い。また、Ｃｕ合金薄膜２と基板１との密着性は非常に良い。
【００７６】
次に、図１（Ｃ）に示すように、Ｃｕ蒸着膜３の上にフォトレジスト膜を塗布し、露光し現像することにより、Ｃｕ蒸着膜３の上にはレジストパターン４が形成される。
【００７７】
この後、図１（Ｄ）に示すように、レジストパターン４をマスクとしてＣｕ蒸着膜３及びＣｕ合金薄膜２を塩化第II鉄、塩化第II銅等のエッチング液によってウエットエッチングする。次いで、レジストパターン４を除去することにより、図１（Ｅ）に示すように、基板１の上にはＣｕ蒸着膜３及びＣｕ合金薄膜２からなる配線パターン５ａ〜５ｄが形成される。純ＣｕであるＣｕ蒸着膜３と前述した組成のＣｕ合金薄膜２は、塩化第II鉄、塩化第II銅等のエッチング液でエッチングできる上、エッチングレートもほぼ同じである。さらにＣｕ合金薄膜は純Ｃｕと化学反応上の差異が無く、残渣等の問題も生じない。
【００７８】
次に、図２（Ｆ）に示すように、配線パターン５ａ〜５ｄの上にＡｕ鍍金膜７を形成する。
【００７９】
この後、図２（Ｇ）に示すように、回路基板に実装する半導体チップ８のような電子部品を準備する。半導体チップ８の能動面には外部端子としてのＡｕバンプ９が形成されている。
【００８０】
次いで、回路基板上に半導体チップ８を位置合わせし、配線パターン上にＡｕバンプ９を配置し、基板上の配線パターンと半導体チップを熱圧着する。これにより、配線パターンとＡｕバンプが接合され、回路基板に半導体チップが実装される。
【００８１】
上記実施の形態６によれば、Ｃｕ合金薄膜２と基板１との密着性が非常に良く、Ｃｕ合金薄膜２とＣｕ蒸着膜３との密着性も非常に良い。また、Ｃｕ合金薄膜２はその中のＣｕが基板１に拡散しにくいものである。また、１回のウエットエッチングによりＣｕ蒸着膜３とＣｕ合金薄膜２をエッチングすることが可能であり、エッチング残渣等の問題も生じない。従って、エッチング工程におけるスループットを向上させることができる。
【００８２】
また、本実施の形態では、Ｃｕ蒸着膜３を用いることにより次のような利点がある。真空蒸着法や電子ビーム蒸着法により形成された純ＣｕからなるＣｕ蒸着膜３内のＣｕの結晶粒径は、電界鍍金法や無電界鍍金法によるＣｕ鍍金膜と比して微細である。このため、粒子密度の高い緻密な膜を得ることができる。
【００８３】
また、真空蒸着法又は電子ビーム蒸着法では各種鍍金法と比して薬品や各種溶液、水などを利用するウエットプロセスを使用しないで済む。このため、非常に環境に優しいプロセスで製造することが可能となる。
【００８４】
また、Ｃｕ合金薄膜２の成膜プロセスとＣｕ蒸着膜３の成膜プロセスとの間において、実施の形態１のようにドライプロセスからウエットプロセスに切り替えを行わないのでスループットを向上させることができる。
【００８５】
また、スパッタリングによるＣｕ合金薄膜２の形成と蒸着法によるＣｕ蒸着膜３の形成とを一つの装置によって連続して行うことも可能である。このように一つの装置で連続して成膜すれば生産性が極めて高く、低コストなプロセスを実現することが可能となる。
【００８６】
また、蒸着法により形成したＣｕ蒸着膜３は、各種鍍金法で形成したＣｕ鍍金膜に比べて結晶粒径が微細で緻密なものとなっている。このため、Ｃｕ蒸着膜３をウエットエッチングした際、各種鍍金法で形成したＣｕ鍍金膜の場合に比べて表面及び断面が極めて平坦で精細な状態の配線パターン５ａ〜５ｄを得ることができる。特に、２０μｍ幅以下のラインやスペースを得る配線パターンにおいては、マイグレーションや断線等の配線パターン自体の信頼性に対して優位性が高い。
【００８７】
また、真空蒸着法又は電子ビーム蒸着法にて微細な粒子からなる緻密なＣｕ蒸着膜３を形成すると各種鍍金法と比して表面の平坦性に優れた膜になるために表皮効果において有利である。
表皮効果とは、高周波電流が導体表面に集中すること、特に導体表面の１μｍ程度の厚みの部分にしか高周波電流が流れないことである。このことから、ミクロ的に見て凹凸のある表面を有する配線パターンを流れる電流のパスは相対的に長く抵抗値が増える。このため、表面の平坦性に優れた配線パターンを流れる電流のパスは凹凸のある場合に比べて長くならず抵抗値が増えることもない。従って、平坦性に優れたＣｕ蒸着膜３では表皮効果において有利となる。
【００８８】
交流のように時間的に変化する電流では、これによって発生する誘導磁界も時間的に変化し、電流の変化を妨げる向きに起電力が発生する。導体中心部の電流ほど磁束鎖交数が大きく逆起電力も大きいため電流密度は小さくなり、導体の周辺部を流れるようになる。電流が導体周辺部に集まる度合いを表皮深さという。ここで、周波数が５ＧＨｚである場合のＣｕの表皮深さは０．９３μｍである。このため、このような周波数帯で使用する回路基板であれば、理論的には０．９３μｍ×２の厚さの配線パターンを用いることが可能である。
【００８９】
（実施の形態７）
本発明の実施の形態７による回路基板の製造方法について図４を参照しつつ説明する。図４は実施の形態３による回路基板の製造方法を示すものであるが、実施の形態３においてＣｕ鍍金膜３を真空蒸着法又は電子ビーム蒸着法により成膜したＣｕ蒸着膜に変更したものが実施の形態７である。
【００９０】
まず、図４（Ａ）に示すように、基板１の表面上及び裏面上に膜厚が５ｎｍ以上１μｍ以下のＣｕ合金薄膜２をスパッタリングにより形成する。Ｃｕ合金薄膜２は実施の形態１と同様の合金からなり、基板１は実施の形態１と同様の材料からなる。
【００９１】
この後、図４（Ｂ）に示すように、基板１の表面側及び裏面側においてＣｕ合金薄膜２の上に真空蒸着法又は電子ビーム蒸着法により膜厚が３００ｎｍ以上３０μｍ以下のＣｕ蒸着膜３を形成する。Ｃｕ合金薄膜２とＣｕ蒸着膜３との密着性が良く、Ｃｕ合金薄膜２と基板１との密着性が良いことは実施の形態６と同様である。
【００９２】
次に、実施の形態６と同様の方法により、Ｃｕ蒸着膜３及びＣｕ合金薄膜２をウエットエッチングすることにより、基板１の表面上及び裏面上それぞれにはＣｕ蒸着膜３及びＣｕ合金薄膜２からなる配線パターンが形成される（図示せず）。
【００９３】
上記実施の形態７においても実施の形態６と同様の効果を得ることができる。
【００９４】
（実施の形態８）
本発明の実施の形態８による回路基板の製造方法について図５を参照しつつ説明する。図５は実施の形態４による回路基板の製造方法を示すものであるが、実施の形態４においてＣｕ鍍金膜３を真空蒸着法又は電子ビーム蒸着法により成膜したＣｕ蒸着膜に変更したものが実施の形態８である。
【００９５】
まず、図５（Ａ）に示すように、貫通孔であるスルーホール１ａを有する基板１を準備する。
【００９６】
次いで、図５（Ｂ）に示すように、基板１の表面上、裏面上及びスルーホール１ａ内に膜厚が５ｎｍ以上１μｍ以下のＣｕ合金薄膜２をスパッタリングにより形成する。Ｃｕ合金薄膜２は実施の形態１と同様の合金からなり、基板１は実施の形態１と同様の材料からなる。
【００９７】
この後、図５（Ｃ）に示すように、基板１の表面側、裏面側及びスルーホール１ａ内においてＣｕ合金薄膜２の上に真空蒸着法又は電子ビーム蒸着法により膜厚が３００ｎｍ以上３０μｍ以下のＣｕ蒸着膜３を形成する。Ｃｕ合金薄膜２とＣｕ蒸着膜３との密着性が良く、Ｃｕ合金薄膜２と基板１との密着性が良いことは実施の形態６と同様である。
【００９８】
次に、実施の形態６と同様の方法により、Ｃｕ蒸着膜３及びＣｕ合金薄膜２をウエットエッチングすることにより、基板１の表面上及び裏面上それぞれにはＣｕ蒸着膜３及びＣｕ合金薄膜２からなる配線パターンが形成される（図示せず）。
【００９９】
上記実施の形態８においても実施の形態６と同様の効果を得ることができる。
【０１００】
（実施の形態９）
本発明の実施の形態９による回路基板の製造方法について図６を参照しつつ説明する。図６は実施の形態５による回路基板の製造方法を示すものであるが、実施の形態５においてＣｕ鍍金膜３，１２を真空蒸着法又は電子ビーム蒸着法により成膜したＣｕ蒸着膜に変更したものが実施の形態９である。
【０１０１】
まず、図６（Ａ）に示すように、基板１の上に膜厚が５ｎｍ以上１μｍ以下のＣｕ合金薄膜２をスパッタリングにより形成し、Ｃｕ合金薄膜２の上に真空蒸着法又は電子ビーム蒸着法により膜厚が３００ｎｍ以上３０μｍ以下のＣｕ蒸着膜３を形成する。次いで、Ｃｕ蒸着膜３及びＣｕ合金薄膜２をパターニングすることにより、基板１の上にはＣｕ蒸着膜３及びＣｕ合金薄膜２からなる配線パターン（図示せず）が形成される。ここまでの工程は実施の形態６と同様である。
【０１０２】
この後、実施の形態５と同様の方法により、配線パターン及び基板１の上にポリイミド膜１０を形成し、このポリイミド膜１０に配線パターン上に位置するスルーホール１０ａを形成す。
【０１０３】
次に、図６（Ｂ）に示すように、スルーホール１０ａの底面、内側面及びポリイミド膜１０上に膜厚が５ｎｍ以上１μｍ以下のＣｕ合金薄膜１１をスパッタリングにより形成し、Ｃｕ合金薄膜１１の上に真空蒸着法又は電子ビーム蒸着法により膜厚が３００ｎｍ以上３０μｍ以下のＣｕ蒸着膜１２を形成する。次いで、Ｃｕ蒸着膜１２及びＣｕ合金薄膜１１をパターニングすることにより、基板１の上にはＣｕ蒸着膜１２及びＣｕ合金薄膜１１からなる配線パターン（図示せず）が形成される。これらの工程は実施の形態６と同様の方法を用いる。ポリイミド膜１０上の配線パターンは基板１上の配線パターンとスルーホール１０ａを介して接続される。
【０１０４】
上記の方法により多層配線構造を有する回路基板が形成される。尚、図６（Ｂ）に示す回路基板では基板上に２層の配線層が形成された多層配線構造となっているが、３層以上の配線層を基板上に形成することも可能である。この場合は、図６（Ｂ）に示す２層目の配線層を形成する工程を３層目以降も繰り返すことにより、３層以上の多層配線構造を形成することができる。
【０１０５】
上記実施の形態９においても実施の形態６と同様の効果を得ることができる。
【０１０６】
また、スルーホール１０ａ内にＣｕ合金薄膜１１をスパッタリングにより形成しているため、微細なスルーホール１０ａであっても膜厚を薄く且つカバレージ良くＣｕ合金薄膜１１を成膜することができる。つまり、配線パターンが微細化されてスルーホールの微細化が進んだ場合に特に有効なものとなる。
【０１０７】
また、Ｃｕ合金薄膜１１をスパッタリングにより成膜すると膜厚制御性が非常に良い。
また、ポリイミド膜１０とＣｕ合金薄膜１１との密着性が非常に良く、実用上必要な密着性を十分に確保することができる。
【０１０８】
尚、本発明は上述した実施の形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば、実施の形態１乃至９において自明の範囲内で、実施の形態を互いに組み合わせて実施することも可能である。
【０１０９】
また、実施の形態３及び７による両面に配線パターンを有する回路基板に、実施の形態１における半導体チップ８を実施の形態１と同様の方法を用いて実装することも可能である。
【０１１０】
また、実施の形態４及び８によるスルーホール１ａを有する回路基板に、実施の形態１における半導体チップ８を実施の形態１と同様の方法を用いて実装することも可能である。
【０１１１】
また、実施の形態５及び９による多層配線構造を有する回路基板に、実施の形態１における半導体チップ８を実施の形態１と同様の方法を用いて実装することも可能である。
【０１１２】
また、実施の形態３及び７による回路基板に実施の形態５及び９による多層配線構造を設けることも可能である。この場合、多層配線構造は両面でも片面でも良い。
【０１１３】
また、実施の形態４及び８による回路基板に実施の形態５及び９による多層配線構造を設けることも可能である。この場合、多層配線構造は両面でも片面でも良い。
【０１１４】
また、実施の形態５及び９では、基板１の片面に多層配線構造を設けているが、基板１の両面に多層配線構造を設けることも可能である。
【０１１５】
また、上記実施の形態では、ポリイミド、液晶ポリマー、テフロン（登録商標）又はエポキシ樹脂等からなる高分子材料或いは樹脂材料によって形成された基板１を用いているが、基板の材質はこれらに限定されるものではなく、基板の材質を種々変更して実施することも可能である。例えば、Ａｌ２Ｏ３又はＡｌ２Ｏ３を主原料とした複合酸化物、ＡｌＮ、ＳｉＯ２などのセラミック、紙基材フェノール樹脂銅張積層板、紙基材エポキシ樹脂銅張積層板、合成繊維布基材エポキシ樹脂銅張積層板、ガラス布・紙複合基材エポキシ樹脂銅張積層板、ガラス布・ガラス不織布複合基材エポキシ樹脂銅張積層板、ガラス布基材エポキシ樹脂銅張積層板、ガラス基材ポリイミド樹脂銅張積層板、ガラス基材ＢＴ樹脂銅張積層板、ガラス基材ふっ素樹脂銅張積層板、ガラス基材熱硬化型ＰＰＯ樹脂銅張積層板などの基板を用いることも可能である。
【実施例】
【０１１６】
以下、実施例について説明する。
市販のポリイミド、液晶ポリマー、テフロン（登録商標）、エポキシ樹脂からなる基板上に、ＤＣマグネトロンスパッタ装置（昭和真空製、ＴＳＰ）を用いて、スパッタ膜槽内を1×10-5トールに排気した後、電圧1.0キロボルトにて厚み100ｎｍの下地層をスパッタ蒸着し、更にその下地層上に、排気条件が同じ槽内で、電子線加熱方式の真空蒸着装置（日本真空社製、ＥＢＨ−６）を用いて、電圧2.0キロボルトにて厚み2〜10μmの銅をそれぞれ蒸着し、金属積層体/樹脂基材を作製した。この金属積層体/樹脂基材の常態での接着強度と、121℃100％RHの環境に96時間曝露した後の金属層と樹脂基材の接着強度をJIS、C-6481に従って銅パターン幅50μmで90度ピール試験法にて評価した。
【０１１７】
実施例の評価に当たり、作成した試験基材は表１の通りである。表１における下地膜の組成は、実施例１〜４がＴｉを0.5〜5重量％含有し、残部がＣｕからなる合金であり、実施例５〜８がＭｏを0.5〜5重量％含有し、残部がＣｕからなる合金であり、実施例９〜１２がＮｉを0.5〜5重量％含有し、残部がＣｕからなる合金であり、実施例１３〜１６がＡｌを0.5〜5重量％含有し、残部がＣｕからなる合金であり、実施例１７〜２０がＡｇを0.5〜5重量％含有し、残部がＣｕからなる合金である。
【０１１８】
【表１】
2005158887.tif 000003
【０１１９】
また、表１に記載する実施例の効果を確認する為に、表２に記載する比較例となる試験基材を作成した。
【０１２０】
【表２】
2005158887.tif 000004
【０１２１】
上記の表１及び表２の通りの実施例および比較例の金属積層体/樹脂基材の常態での接着強度と、121℃100％RHの環境に96時間曝露した後の金属層と樹脂基材の接着強度をJIS、C-6481に従って銅パターン幅50μmで90度ピール試験法にて評価した。
評価の結果は表３通りである。
【０１２２】
【表３】
2005158887.tif 000005
【０１２３】
上記の表３の通り、Cuを主成分としてTi，Mo，Ni，Al，Agの内より少なくとも1種類以上の金属が0.5〜5重量％で含有される合金材料を用いて各種樹脂基材の上層にスパッタリング法にて下地を形成し、その後に蒸着法にて純Cuを形成してなる回路基板はいずれも高密着性であり、かつPCT後での経時変化が少ない為に環境に左右されないで安定で、回路基板として高信頼性を得られることが確認される。
【０１２４】
上記の表３にある、比較例３，４も密着性の常態およびPCT後の結果は充分に産業上の有用性を確保しているが、金属Crはエッチング中に酸素と結合して六価クロムを生成し、この六価クロムは環境上極めて毒性が高く、PRTR規制やRoHS規制でも特に指定される為に、特性は得られてもこうした環境上の問題が生じる為に、使用撤廃の方向に進んでいる。これは従来、本発明の従来技術で産業上、使用されているNiCrについても同様であり、技術的な優位性以外にも本発明は環境上の優位性も多く含むことは確認できる。
【０１２５】
即ち、本発明の構造にて得られた回路基板を用いてフレキシブルプリント配線板を製造すると、耐環境性、特には高温高湿環境下に暴露された後での接着強度が優れる為に、高温高湿の厳しい環境下でも機能を損なうことなく作動する電気機器回路として好適な金属積層体/樹脂基板及びフレキシブルプリント配線板を提供することができるという有利性が与えられる。
【０１２６】
更に、真空蒸着法とは金属や非金属を真空中で加熱蒸発させ、金属やガラス、プラスチック表面上にコーティングして薄膜を作製する技術で、レンズの反射防止、光学フィルターから電子デバイスなどの分野で広く用いられている。現在の真空蒸着法は金属等を加熱蒸発させる過程で材料の溶融状態が発生することから、材料を坩堝内に入れて溶融・蒸発させ上方の基板に蒸発した原子、分子を付着させてコーティングしている。この方法で回路基板を形成することは従来も標準的であったが、従来の技術においては材料技術の確立が実現できずに居た為に、実用化はされず、実用化及び実現の目処も立っていなかった。この為、本発明の下地層を用いることで、産業上でははじめて実用化されることとなり、本発明の優位性が確認できる事実である。
【０１２７】
次に、純Cu層を蒸着法で形成する効果としては、従来のメッキ法や銅箔を貼り合わせる方法と比して、微粒子で緻密な層を形成することで、回路を構成する配線・電極としての信頼性の向上が上げられる。
【０１２８】
（実験）
この回路パターン自体の信頼性評価として、耐マイグレーション性を実験した。
まず、前記の密着性評価と同様に、市販のポリイミド、液晶ポリマー、テフロン（登録商標）、エポキシ樹脂からなる基板上に、ＤＣマグネトロンスパッタ装置（昭和真空製、ＴＳＰ）を用いて、スパッタ膜槽内を1×10-5トールに排気した後、電圧1.0キロボルトにて厚み100ｎｍの下地層をスパッタ蒸着し、更にその下地層上に、排気条件が同じ槽内で、電子線加熱方式の真空蒸着装置（日本真空社製、ＥＢＨ−６）を用いて、電圧2.0キロボルトにて厚み2〜10μmの銅をそれぞれ蒸着し、金属積層体/樹脂基材を作製した。
【０１２９】
この金属積層体をウエットエッチング法により図７に示すように20μm幅のくし型の電極配線パターンを電極配線同士が接しないように交互に組み合わせた。
【０１３０】
その後、この電極間に1 μL のイオン交換水を滴下し、銅イオン溶出量を、イオン濃度を変色度に置き換え、カラースケールと比較して、ある程度の量的判定を加味した定性分析に使用される半定量イオン試験紙を用いて測定した。
【０１３１】
金属銅の標準電極電位は、Cu２＋で＋0.337V（標準水素電極『Standard Hydrogen Electrode』の電位に対する電位差であることを示す表わし方。）、Cu＋で＋0.520V（vs.SHE）において水溶液中で溶解する。このため、水が電気分解する理論電圧以下の1VDC 付近でも銅イオンは溶出するが、電圧が高いほど、銅イオン溶出量が増加する。
【０１３２】
この溶出した金属イオンが拡散、還元することによりイオンマイグレーションが発生し、回路基板内の配線電極の信頼性が損なわれる課題がある。そこで、蒸着法で形成した配線電極を有す回路基板の信頼性を評価して従来のメッキ法との差異を確認する。評価の手段としては、印加電圧およびpH を変化させ、金属イオンの拡散、還元過程を考察した。
【０１３３】
この際、イオンマイグレーション耐性の評価基準としては、IPC（＝The institute for Interconnecting and Packaging Electronic Circuits）に規格される『TM - 650 - 2.6.3  プリント配線板の加湿時の絶縁抵抗試験』のクラス２と同様に50℃，85〜93％RHで引加電圧量としては10VDCで7日間放置した後での配線電極の破壊もしくは劣化の有無を確認するものとした。
【０１３４】
上記のイオンマイグレーション耐性の評価結果として、表４の通りに鍍金法や下地層の材質に関連して、最上層にCuを蒸着法で形成した配線電極を有する回路基板は、Cu層が微粒子で緻密であることより、配線および電極としての信頼性が高いことが確認できた。尚、表４における試験基材のスパッタ層の組成は、Ｍｏを0.5〜5重量％含有し、残部がＣｕからなる合金である。
【０１３５】
【表４】
2005158887.tif 000006
【０１３６】
図８は、イオンマイグレーションのメカニズムを説明する模式図である。
図８に示すように、両電極に直流のバイアス電圧が印加されている場合において、本来、絶縁層であるべき箇所が、水分やイオン性残渣などによって、電解質の性質を持つようになる。この時、電極金属特有の電位とpH（ペーハー）の関係で、イオン化する領域において、電極金属がアノードから溶出するようになる。多くはこれが、その成長過程で還元析出するか、カソードで還元析出する場合に区別される。発生場所は絶縁層表面、絶縁層界面、層間中などに見られ、これが伸びて電極間の短絡に至る。
【図面の簡単な説明】
【０１３７】
【図１】（Ａ）〜（Ｅ）は、本発明の実施の形態１による回路基板を製造し、回路基板上に電子部品を実装する方法を示す断面図である。
【図２】（Ｆ），（Ｇ）は、本発明の実施の形態１による回路基板を製造し、回路基板上に電子部品を実装する方法を示すものであり、図１（Ｅ）の次の工程を示す断面図である。
【図３】（Ａ）〜（Ｅ）は、本発明の実施の形態２による回路基板を製造する方法を示す断面図である。
【図４】（Ａ），（Ｂ）は、本発明の実施の形態３による回路基板の製造方法を示す断面図である。
【図５】（Ａ）〜（Ｃ）は、本発明の実施の形態４による回路基板の製造方法を示す断面図である。
【図６】（Ａ），（Ｂ）は、本発明の実施の形態５による回路基板の製造方法を示す断面図である。
【図７】耐マイグレーション性の実験方法を説明する模式図である。
【図８】イオンマイグレーションのメカニズムを説明する模式図である。
【図９】（Ａ），（Ｂ）は、従来の回路基板の製造方法を示す断面図である。
【図１０】（Ａ），（Ｂ）は、他の従来の回路基板の製造方法を示す断面図である。
【符号の説明】
【０１３８】
１…基板
１ａ…スルーホール
２…Ｃｕ合金薄膜
３…Ｃｕ鍍金膜又はＣｕ蒸着膜
４…レジストパターン
５ａ〜５ｄ…配線パターン
６…Ｎｉ鍍金膜
７…Ａｕ鍍金膜
８…半導体チップ
９…Ａｕバンプ
１０…ポリイミド膜
１０ａ…スルーホール
１１…Ｃｕ合金薄膜
１２…Ｃｕ鍍金膜又はＣｕ蒸着膜
１０１…基板
１０２…下地膜
１０３…Ｃｕ鍍金膜
１０４ａ〜１０４ｄ，１０６ａ〜１０６ｄ…配線パターン
１０５…Ｃｕ膜
【図１】
2005158887.tif 000007
【図２】
2005158887.tif 000008
【図３】
2005158887.tif 000009
【図４】
2005158887.tif 000010
【図５】
2005158887.tif 000011
【図６】
2005158887.tif 000012
【図７】
2005158887.tif 000013
【図８】
2005158887.tif 000014
【図９】
2005158887.tif 000015
【図１０】
2005158887.tif 000016