(57)【要約】【課題】  チップ部品の電極を裏面側へ簡単かつ確実に導通させ、表面側及び裏面側に外部端子を低コストにて形成できる半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造を提供すること。【解決手段】  チップ部品３の電極５に対応してその周辺に配されるように、チップ部品を配置するための欠除部を有し、プラグ１９を予設したビア付き基板２０をチップ部品３と共に支持基板２１上に貼り付け、これらを樹脂４で覆って一体化した疑似ウェーハ２９上で、電極５をプラグ１９に配線２４で接続し、配線２４の一部を露出させて表面４１の外部端子２５を形成後に、チップ部品３の裏面４２の樹脂４を研削してプラグ１９を露出させ、この露出部によってこの面の外部端子２６を形成する。【選択図】          図１
2005033141.tif 000002
【特許請求の範囲】
【請求項１】
一方の面側に電極が設けられ、この電極面以外の少なくとも側面が保護物質層で覆われているチップ部品を有する半導体装置において、
前記チップ部品の少なくとも側方に絶縁物質層が被着され,
前記絶縁物質層をこの両面に貫通して形成された貫通孔に、第１の導電材が設けられ  、
前記電極と前記第１の導電材とが別の導電材を介して接続され、
前記電極が少なくとも、前記一方の面とは反対側の他方の面側に電気的に取り出され  ている
ことを特徴とする、半導体装置。
【請求項２】
前記チップ部品の側方において、前記保護物質層とは別の前記絶縁物質層の前記貫通孔に、前記第１の導電材が設けられている、請求項１に記載した半導体装置。
【請求項３】
前記チップ部品の側方において、前記絶縁物質層を兼ねる前記保護物質層の前記貫通孔に前記第１の導電材が設けられている、請求項１に記載した半導体装置。
【請求項４】
前記第１の導電材が、前記他方の面側又は／及び前記一方の面側に形成された外部端子に取り出されている、請求項１に記載した半導体装置。
【請求項５】
前記第１の導電材が、これとは別の配線を介して前記外部端子に取り出されている、請求項４に記載した半導体装置。
【請求項６】
前記チップ部品の前記他方の面側が露出している、請求項１に記載した半導体装置。
【請求項７】
一方の面側に電極が設けられ、この電極面以外の少なくとも側面が保護物質層で覆われているチップ部品を有する半導体装置を製造する方法において、
前記チップ部品を配するための欠除部を有し、かつ両面間に形成した貫通孔に第１の  導電材を設けた絶縁物質層を作製する工程と、
前記絶縁物質層を支持体上に固定する工程と、
前記電極面の側にて、前記チップ部品を前記欠除部内にて支持体上に固定する工程と  、
前記チップ部品及び前記絶縁物質層の少なくとも側面を前記保護物質層によって覆う  工程と、
前記保護物質層によって前記チップ部品と前記絶縁物質層とが一体化されてなる疑似  ウェーハを前記支持体から分離して疑似ウェーハを作製する工程と、
前記疑似ウェーハにおいて、前記チップ部品の前記電極を前記第１の導電材とは別の  導電材によって前記第１の導電材に接続する工程と、
前記一方の面とは反対側の他方の面とのうち、少なくとも前記他方の面に前記電極を  電気的に取り出す工程と、
複数の前記チップ部品間で、前記絶縁物質層又は前記保護物質層を切断して各半導体  装置に個片化する工程と
を有することを特徴とする、半導体装置の製造方法。
【請求項８】
前記他方の面側において前記疑似ウェーハの前記保護物質層を部分的に除去して、前記第１の導電材を露出させる、請求項７に記載した半導体装置の製造方法。
【請求項９】
前記チップ部品の前記他方の面側の少なくとも一部を露出させる、請求項７に記載した半導体装置の製造方法。
【請求項１０】
特性測定により良品と判定された前記チップ部品を有する前記疑似ウェーハを作製する、請求項７に記載した半導体装置の製造方法。
【請求項１１】
前記疑似ウェーハの状態において前記チップ部品の特性測定を行い、良品のチップ部品又はチップ状電子部品を選択する、請求項７に記載した半導体装置の製造方法。
【請求項１２】
請求項１〜６のいずれか１項に記載した半導体装置が、少なくとも前記他方の面側にてプリント配線板に接続されている、半導体装置の実装構造。
【請求項１３】
前記半導体装置の複数個が、前記一方の面側及び前記他方の面側間での接続下で積層されている、請求項１２に記載した半導体装置の実装構造。
【請求項１４】
一方の面側に電極が設けられ、この電極面以外の少なくとも側面が保護物質層で覆われているチップ部品の複数個が、前記保護物質層を介して互いに一体化されてなる疑似ウェーハにおいて、
前記チップ部品の少なくとも側方に絶縁物質層が被着され、
前記絶縁物質層をこの両面に貫通して形成された貫通孔に、第１の導電材が設けられ  、
前記電極と前記第一の導電材とが別の導電材を介して接続され、
前記電極が少なくとも、前記一方の面とは反対側の他方の面側に電気的に取り出され  ている
ことを特徴とする、疑似ウェーハ。
【請求項１５】
前記チップ部品の側方において、前記保護物質層とは別の前記絶縁物質層の前記貫通孔に、前記第１の導電材が設けられている、請求項１４に記載した疑似ウェーハ。
【請求項１６】
前記チップ部品の側方において、前記絶縁物質層を兼ねる前記保護物質層の前記貫通孔に前記第１の導電材が設けられている、請求項１４に記載した疑似ウェーハ。
【請求項１７】
前記第１の導電材が、前記他方の面側又は／及び前記一方の面側に形成された外部端子に取り出されている、請求項１４に記載した疑似ウェーハ。
【請求項１８】
前記第１の導電材が、これとは別の配線を介して前記外部端子に取り出されている、請求項１７に記載した疑似ウェーハ。
【請求項１９】
前記チップ部品の前記他方の面側が露出している、請求項１４に記載した疑似ウェーハ。
【請求項２０】
特性測定により良品と判定された前記チップ部品を有する、請求項１４に記載した疑似ウェーハ。
【請求項２１】
前記チップ部品の特性測定を行い、良品のチップ部品又はチップ状電子部品を選択する、請求項１４に記載した疑似ウェーハ。
【請求項２２】
一方の面側に電極が設けられ、この電極面以外の少なくとも側面が保護物質層で覆われているチップ部品の複数個が、前記保護物質層を介して互いに一体化されてなる疑似ウェーハを製造する方法において、
前記チップ部品を配するための欠除部を有し、かつ両面間に形成した貫通孔に第１の  導電材を設けた絶縁物質層を作製する工程と、
前記絶縁物質層を支持体上に固定する工程と、
前記電極面の側にて、前記チップ部品を前記欠除部内にて支持体上に固定する工程と  、
前記チップ部品及び前記絶縁物質層の少なくとも側面を前記保護物質層によって覆う  工程と、
前記保護物質層によって前記チップ部品と前記絶縁物質層とが一体化されてなる疑似  ウェーハを前記支持体から分離する工程と、
前記チップ部品の前記電極を前記第１の導電材とは別の導電材によって前記第１の導  電材に接続する工程と、
前記一方の面とは反対側の他方の面とのうち、少なくとも前記他方の面に前記電極を  電気的に取り出す工程と
を有することを特徴とする、疑似ウェーハの製造方法。
【請求項２３】
前記他方の面側において前記保護物質層を部分的に除去して、前記第１の導電材を露出させる、請求項２２に記載した疑似ウェーハの製造方法。
【請求項２４】
前記チップ部品の前記他方の面側の少なくとも一部を露出させる、請求項２２に記載した疑似ウェーハの製造方法。
【請求項２５】
特性測定により良品と判定された前記チップ部品を有する前記疑似ウェーハを作製する、請求項２２に記載した疑似ウェーハの製造方法。
【請求項２６】
前記疑似ウェーハの状態において前記チップ部品の特性測定を行い、良品のチップ部品又はチップ状電子部品を選択する、請求項２２に記載した疑似ウェーハの製造方法。
【請求項２７】
一方の面側に電極が設けられ、この電極面以外の少なくとも側面が保護物質層で覆われているチップ部品を有する半導体装置を製造する方法において、
支持体上に前記チップ部品を固定する工程と、
前記チップ部品の側方にて第１の導電材を前記支持体上に固定する工程と、
前記第１の導電材を保護物質材料に埋設する工程と、
前記保護物質材料を前記チップ部品の側面に被着して前記保護物質層を形成する工程  と、
前記保護物質層によって前記チップ部品が一体化されてなる疑似ウェーハを前記支持  体から分離する工程と、
前記疑似ウェーハにおいて、前記チップ部品の前記電極を前記第１の導電材とは別の  導電材によって前記第１の導電材に接続する工程と、
前記一方の面とこれとは反対側の他方の面とのうち、少なくとも前記他方の面に前記  電極を電気的に取り出す工程と、
複数の前記チップ部品間で、前記保護物質層を切断して各半導体装置に個片化する工  程と
を有することを特徴とする、半導体装置の製造方法。
【請求項２８】
前記チップ部品を配するための欠除部を有し、かつ両面間に形成した貫通孔に前記第１の導電材を設けた前記保護物質材料層を作製する工程と、
前記保護物質材料層を支持体上に固定する工程と、
前記電極面の側にて前記チップ部品を前記欠除部内にて支持体上に固定する工程と、
前記保護物質材料層を加熱により流動化させ、前記チップ部品の少なくとも側面を前  記保護物質層によって覆う工程と
を有する、請求項２７に記載した半導体装置の製造方法。
【請求項２９】
前記他方の面側において前記疑似ウェーハの前記保護物質層を部分的に除去して、前記第１の導電材を露出させる、請求項２７に記載した半導体装置の製造方法。
【請求項３０】
前記チップ部品の前記他方の面側の少なくとも一部を露出させる、請求項２７に記載した半導体装置の製造方法。
【請求項３１】
特性測定により良品と判定された前記チップ部品を有する前記疑似ウェーハを作製する、請求項２７に記載した半導体装置の製造方法。
【請求項３２】
前記疑似ウェーハの状態において前記チップ部品の特性測定を行い、良品のチップ部品又はチップ状電子部品を選択する、請求項２７に記載した半導体装置の製造方法。
【請求項３３】
一方の面側に電極が設けられ、この電極面以外の少なくとも側面が保護物質層で覆われているチップ部品の複数個が、前記保護物質層を介して互いに一体化されてなる疑似ウェーハを製造する方法において、
支持体上に前記チップ部品を固定する工程と、
前記チップ部品の側方にて第１の導電材を前記支持体上に固定する工程と、
前記第１の導電材を保護物質材料に埋設する工程と、
前記保護物質材料を前記チップ部品の側面に被着して前記保護物質層を形成する工程  と、
前記保護物質層によって前記チップ部品が一体化されてなる疑似ウェーハを前記支持  体から分離する工程と、
前記疑似ウェーハにおいて、前記チップ部品の前記電極を前記第１の導電材とは別の  導電材によって前記第１の導電材に接続する工程と、
前記一方の面とこれとは反対側の他方の面とのうち、少なくとも前記他方の面に前記  電極を電気的に取り出す工程と
を有することを特徴とする、疑似ウェーハの製造方法。
【請求項３４】
前記チップ部品を配するための欠除部を有し、かつ両面間に形成した貫通孔に前記第１の導電材を設けた前記保護物質材料層を作製する工程と、
前記保護物質材料層を支持体上に固定する工程と、
前記電極面の側にて前記チップ部品を前記欠除部内にて支持体上に固定する工程と、
前記保護物質材料層を加熱により流動化させ、前記チップ部品の少なくとも側面を前  記保護物質層によって覆う工程と
を有する、請求項３３に記載した疑似ウェーハの製造方法。
【請求項３５】
前記他方の面側において前記疑似ウェーハの前記保護物質層を部分的に除去して、前記第１の導電材を露出させる、請求項３３に記載した疑似ウェーハの製造方法。
【請求項３６】
前記チップ部品の前記他方の面側の少なくとも一部を露出させる、請求項３３に記載した疑似ウェーハの製造方法。
【請求項３７】
特性測定により良品と判定された前記チップ部品を有する、請求項３３に記載した疑似ウェーハの製造方法。
【請求項３８】
前記チップ部品の特性測定を行い、良品のチップ部品又はチップ状電子部品を選択する、請求項３３に記載した疑似ウェーハの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造に関するものである。
【背景技術】
【０００２】
従来、携帯用電子機器の小型・軽量化、高速化の要求に対し、一つの方法として、ＩＣ（Integrated Circuit）の高集積化、微細化を図って複数の機能をワンチップ（システムＬＳＩ）化しているが、歩留低下等による製造コストの増大等の問題でシステムＬＳＩを低コストで実現することが難しくなっている。一方で、複数の半導体チップをワンパッケージ化したＭＣＭ（Multi Chip Module）が提案されている。
【０００３】
ＭＣＭは多層配線基板に半導体チップを配置しているが、搭載する半導体チップの接続端子ピッチが狭くなると配線基板の製造が難しくなり、基板のコストアップとなる。また、バンプやワイヤボンディング、タブ等で接続するため、接続端子数に制限がある上、その平面視面積は搭載半導体チップの平面視面積の総和より大きくなってしまう。更に、信号伝達が遅くなり、性能低下等の問題がある。
【０００４】
ＭＣＭの製造技術については、複数のベアチップをその表面が平坦になるように支持基板上に貼り付けて配線することにより、生産性よく配線することが開示されている（後述の特許文献１参照）。また、機能別に作製した複数個の半導体チップを互いに隣接して接着することにより、四辺形に形成した合成チップをウェーハ上に貼り付け、このチップのアクティブ面を平坦化して露出させたチップの外部接続端子から配線することにより、小面積化した合成チップを小さいパッケージに形成することが開示されている（後述の特許文献２参照）。更に、支持基板に良品チップを貼り付けた後に、保護物質を被着して剥離することで疑似ウェーハを作製し、その上に半導体プロセスにより配線することが開示されている（後述の特許文献３参照）。
【０００５】
このうち、本出願人が提起した特許文献３（以下、先願発明と称する。）は、自社製又は他社製の区別なく、ウェーハより半導体チップを切り出した後、オープン／ショート或いはＤＣ（直流）電圧測定により良品と確認された半導体ベアチップのみを疑似ウェーハ上に再配置し、これに所定の製造工程を施してチップ状電子部品を作製するものであるが、その製造プロセスを図３６に示す。
【０００６】
即ち、図３６（ａ）は、仮の支持基板として用いた石英基板１を示す。但し、基板への加熱プロセスは４００℃以下であるため、安価なガラス基板も使用でき、また、この石英基板１は繰り返し使用可能である。
【０００７】
次に、図３６（ｂ）のように、石英基板１上に、紫外線を照射されると粘着力が低下する例えばアクリル系の粘着シート２を貼り付ける。
【０００８】
次に、図３６（ｃ）のように、良品と確認された複数の良品ベアチップ３をチップ表面（デバイス面）２８を下向きに配列して粘着シート２に貼り付ける。なお、良品ベアチップ３は、通常のウェーハ工程でダイシングして、使用したダイシングシート（図示せず）の延伸状態から取り出してもよく、チップトレイから移載してもよい。
【０００９】
次に、図３６（ｄ）のように、良品ベアチップ３上から有機系絶縁性樹脂、例えばエポキシ系等の樹脂４をスピンコート法か印刷法により、均一に塗布する。
【００１０】
次に、図３６（ｅ）のように、石英基板１の裏側１ａから紫外線を照射して、粘着シート２の粘着力を弱め、樹脂４で側面及び裏面が連続して固められた複数の良品ベアチップ（以下、半導体チップ、チップ又はチップ部品と称することがある。）３を配した疑似ウェーハ２９を石英基板１から接着面１４で剥離する。
【００１１】
次に図３６（ｆ）のように、良品ベアチップ表面２８（デバイス面）が上になるように疑似ウェーハ２９をひっくり返す。下図は疑似ウェーハ２９の一部を拡大図示したものであり、図示の如く、Ｓｉ基板上にＳｉＯ２膜７を介してＡ１電極パッド５及びパッシベーション膜８が形成されている。
【００１２】
その後、無電解めっき法により、開口されたＡｌ電極パッド５の上面のみに、選択的にＮｉめっき層を形成し、この上に配したはんだペーストを加熱溶融してはんだバンプをウェーハ一括で形成後に、再度プローブ検査により電気的特性を測定することにより、更により確実に良品チップのみを選別する。
【００１３】
上記のように形成した半導体チップ３は、ワンチップに個片化後、例えば図３９に示すようにはんだバンプ３３を介して回路基板３９の電極４０にマウントしたり、例えば図４０に示すようにチップ３を並列に配し、この複数のチップ３間の再配置配線１２（半導体チップ内の配線をチップ上の任意の位置に引き出して行う配線）を行うことにより、回路構成をしてＭＣＭを構成することができる。また、図示しないが半導体チップ３の電極パッド５から接続孔を介して絶縁層上に配線を導出し、更にこのような構造を積み上げて多層構造化することにより、回路基板へのマウント時に任意の位置に再配置配線を行って多ピン化に対応することもでき、これらを疑似ウェーハ２９上で一括して行うことができる。
【００１４】
このように、先願発明によれば、半導体チップの電極面以外（即ち、チップの側面及び裏面）が連続した保護物質によって保護されるので、チップ化後のハンドリングにおいてチップが保護され、ハンドリングが容易となる。
【００１５】
また、半導体ウェーハから切出した良品のみを選択して再配置しているので、あたかも全品が良品チップからなる疑似ウェーハが得られ、配置した良品チップに対してウェーハ一括でのバンプ処理等が可能となり、低コストのバンプチップを形成できると共に、半導体チップを疑似ウェーハから切り出す際に、チップ間の保護物質の部分を切断することになるので、半導体チップ本体への悪影響（歪みやばり、亀裂等のダメージ）を抑えて容易に切断することができる。
【００１６】
しかも、保護物質によってチップの側面及び裏面が覆われているため、Ｎｉ無電解めっき処理も可能である。そして、自社製ウェーハのみならず、他社から購入したベアチップでも容易にはんだバンプ処理等が可能になる。
【００１７】
また、ＭＣＭに搭載される異種ＬＳＩチップを全て同一半導体メーカーから供給されるケースは少なく、ＳＲＡＭ、フラッシュメモリーやマイコン、更にＣＰＵ（中央演算処理ユニット）を、それぞれ得意とする半導体メーカーから別々にチップで供給してもらい、これらをＭＣＭ化することもできる等の優れた特徴を有している。
【００１８】
上記した先願発明の半導体チップ３の再配置配線を疑似ウェーハ２９上で行う場合、例えば図３７〜図３８のような方法で行うことができる。
【００１９】
図３７（ａ）は、上記した図３６（ｆ）の下図（一部の拡大図）を示す。即ち、疑似ウェーハ２９を構成する保護物質としての樹脂４により、側面及び裏面を覆われて一体化された半導体チップ３上に、Ａｌからなる電極パッド５（以下、電極と称する。）が配され、この電極５が露出するようにパッシベーション膜８が形成されている。
【００２０】
この後に形成する配線はセミアディティブ法により形成されるが、簡略して図示する。まず、図３７（ｂ）に示すように、パッシベーション膜８を被覆するように層間絶縁膜９を形成後に、図３７（ｃ）に示すように、上面の全面にめっき用の電極となるシードメタルとして、Ａｌと密着性の良いＴｉのスパッタ膜１０を形成する。
【００２１】
次に、図３７（ｄ）に示すように、スパッタ膜１０上にフォトリソグラフィ技術によってフォトレジスト膜１１を形成後に、図３８（ｅ）に示すように、Ｃｕを用いて配線となる電解めっき膜１２Ａを形成する。これにより、Ａｌと密着性の良いＴｉをシードメタルとすることにより、Ｔｉのスパッタ膜１０上にＣｕを容易にめっきすることができる。
【００２２】
次に、図３８（ｆ）に示すように、フォトレジスト膜１１を除去し、このフォトレジスト膜１１下のスパッタ膜１０をウェットエッチング等で除去することにより、再配置した配線１２が形成される。
【００２３】
次に、図３８（ｇ）に示すように、上部の全面を保護膜１３で被覆後に、図３８（ｈ）に示すように、保護膜１３に配線１２との接続孔６を形成し、外部端子１５を露出させる。
【００２４】
上記の方法により、同一の疑似ウェーハ２９上に複数個又は複数種のチップ部品を並列に配し、ＭＣＭの回路を形成するための再配置配線をウェーハレベルで一度に行うことができる。しかも、先願発明は、半導体ウェーハから切り出した良品チップのみを選んで再配置し、その側面及び裏面を樹脂で覆って一体化し、更に特性検査を行って、１００％良品チップが配された疑似ウェーハ上で、これらのチップに対して一括してチップ間の再配置配線を行うことができ、ＭＣＭを疑似ウェーハ段階で形成することができる等の優れた特長を有している。
【００２５】
【特許文献１】特開平７−２０２１１５号（第５頁左欄、図１及び図３）
【特許文献２】特開平１１−３３０３５０号（第６頁右欄、図５及び図６）
【特許文献３】特開２００１−３０８１１６号（第５頁左欄、第７頁右欄及び図２）
【発明の開示】
【発明が解決しようとする課題】
【００２６】
しかしながら、従来は先願発明においても、チップ部品の外部端子が半導体装置の表面側にしか形成されていないため、裏面側で外部機器等との接続ができないという問題や、積層構造のＭＣＭを形成できないという問題があることから、本発明者はこれらの問題を解決すべく、出願番号２００３−１３８１３６号（平成１５年５月１６日出願）により提案したところである。
【００２７】
しかし、なおも改良の余地があることに気付き、本発明者は鋭意検討を重ねた結果、更に前進的な方策を見出し本発明に到達したものである。
【００２８】
そこで本発明の目的は、チップ部品の電極が精度の良い接続構造にて簡単かつ確実に裏面に導通でき、複数のチップ部品間及び外部機器との接続が容易な外部端子を有する半導体装置及びその製造方法、疑似ウェーハ及びその製造方法、並びに半導体装置の実装構造を低コストにて提供することにある。
【課題を解決するための手段】
【００２９】
即ち、本発明は、一方の面側に電極が設けられ、この電極面以外の少なくとも側面が保護物質層で覆われているチップ部品を有する半導体装置において、
前記チップ部品の少なくとも側方に絶縁物質層が被着され,
前記絶縁物質層をこの両面に貫通して形成された貫通孔に、第１の導電材が設けられ  、
前記電極と前記第一の導電材とが別の導電材を介して接続され、
前記電極が少なくとも、前記一方の面とは反対側の他方の面側に電気的に取り出され  ている
ことを特徴とする、半導体装置（以下、本発明の半導体装置と称する。）に係るものである。
【００３０】
また、本発明は、一方の面側に電極が設けられ、この電極面以外の少なくとも側面が保護物質層で覆われているチップ部品を有する半導体装置を製造する方法において、
前記チップ部品を配するための欠除部を有し、かつ両面間に形成した貫通孔に第１の  導電材を設けた絶縁物質層を作製する工程と、
前記絶縁物質層を支持体上に固定する工程と、
前記電極面の側にて前記チップ部品を前記欠除部内にて支持体上に固定する工程と、
前記チップ部品及び前記絶縁物質層の少なくとも側面を前記保護物質層によって覆う  工程と、
前記保護物質層によって前記チップ部品と前記絶縁物質層とが一体化されてなる疑似  ウェーハを前記支持体から分離して疑似ウェーハを作製する工程と、
前記疑似ウェーハにおいて、前記チップ部品の前記電極を前記第１の導電材とは別の  導電材によって前記第１の導電材に接続する工程と、
前記一方の面とは反対側の他方の面とのうち、少なくとも前記他方の面に前記電極を  電気的に取り出す工程と、
複数の前記チップ部品間で、前記絶縁物質層又は前記保護物質層を切断して各半導体  装置に個片化する工程と
を有することを特徴とする、半導体装置の製造方法（以下、本発明の半導体装置の第１の製造方法と称する。）に係るものである。
【００３１】
また、本発明は、一方の面側に電極が設けられ、この電極面以外の少なくとも側面が保護物質層で覆われているチップ部品の複数個が、前記保護物質層を介して互いに一体化されてなる疑似ウェーハにおいて、
前記チップ部品の少なくとも側方に絶縁物質層が被着され、
前記絶縁物質層をこの両面に貫通して形成された貫通孔に、第１の導電材が設けられ  、
前記電極と前記第一の導電材とが別の導電材を介して接続され、
前記電極が少なくとも、前記一方の面とは反対側の他方の面側に電気的に取り出され  ている
ことを特徴とする、疑似ウェーハ（以下、本発明の疑似ウェーハと称する。）に係るものである。
【００３２】
また、本発明は、一方の面側に電極が設けられ、この電極面以外の少なくとも側面が保護物質層で覆われているチップ部品の複数個が、前記保護物質層を介して互いに一体化されてなる疑似ウェーハを製造する方法において、
前記チップ部品を配するための欠除部を有し、かつ両面間に形成した貫通孔に第１の  導電材を設けた絶縁物質層を作製する工程と、
前記絶縁物質層を支持体上に固定する工程と、
前記電極面の側にて前記チップ部品を前記欠除部内にて支持体上に固定する工程と、
前記チップ部品及び前記絶縁物質層の少なくとも側面を前記保護物質層によって覆う  工程と、
前記保護物質層によって前記チップ部品と前記絶縁物質層とが一体化されてなる疑似  ウェーハを前記支持体から分離する工程と、
前記チップ部品の前記電極を前記第１の導電材とは別の導電材によって前記第１の導  電材に接続する工程と、
前記一方の面とは反対側の他方の面とのうち、少なくとも前記他方の面に前記電極を  電気的に取り出す工程と
を有することを特徴とする、疑似ウェーハの製造方法（以下、本発明の疑似ウェーハの第１の製造方法と称する。）に係るものである。
【００３３】
また、本発明は、一方の面側に電極が設けられ、この電極面以外の少なくとも側面が保護物質層で覆われているチップ部品を有する半導体装置を製造する方法において、
支持体上に前記チップ部品を固定する工程と、
前記チップ部品の側方にて第１の導電材を前記支持体上に固定する工程と、
前記第１の導電材を保護物質材料に埋設する工程と、
前記保護物質材料を前記チップ部品の側面に被着して前記保護物質層を形成する工程  と、
前記保護物質層によって前記チップ部品が一体化されてなる疑似ウェーハを前記支持  体から分離する工程と、
前記疑似ウェーハにおいて、前記チップ部品の前記電極を前記第１の導電材とは別の  導電材によって前記第１の導電材に接続する工程と、
前記一方の面とこれとは反対側の他方の面とのうち、少なくとも前記他方の面に前記  電極を電気的に取り出す工程と、
複数の前記チップ部品間で、前記保護物質層を切断して各半導体装置に個片化する工  程と
を有することを特徴とする、半導体装置の製造方法（以下、本発明の半導体装置の第２の製造方法と称する。）に係るものである。
【００３４】
また、本発明は、一方の面側に電極が設けられ、この電極面以外の少なくとも側面が保護物質層で覆われているチップ部品の複数個が、前記保護物質層を介して互いに一体化されてなる疑似ウェーハを製造する方法において、
支持体上に前記チップ部品を固定する工程と、
前記チップ部品の側方にて第１の導電材を前記支持体上に固定する工程と、
前記第１の導電材を保護物質材料に埋設する工程と、
前記保護物質材料を前記チップ部品の側面に被着して前記保護物質層を形成する工程  と、
前記保護物質層によって前記チップ部品が一体化されてなる疑似ウェーハを前記支持  体から分離する工程と、
前記疑似ウェーハにおいて、前記チップ部品の前記電極を前記第１の導電材とは別の  導電材によって前記第１の導電材に接続する工程と、
前記一方の面とこれとは反対側の他方の面とのうち、少なくとも前記他方の面に前記  電極を電気的に取り出す工程と
を有することを特徴とする、疑似ウェーハの製造方法（以下、本発明の疑似ウェーハの第２の製造方法と称する。）に係るものである。
【００３５】
また、本発明は、上記した本発明の半導体装置が、少なくとも前記他方の面側にてプリント配線板に接続されている、半導体装置の実装構造（以下、本発明の実装構造と称する。）に係るものである。
【発明の効果】
【００３６】
本発明によれば、一方の面側に電極が設けられたチップ部品の複数個が疑似ウェーハ上で一括処理され、少なくともその側方に絶縁物質層が被着されているので、チップ化後のハンドリング時にはチップ部品が保護され、ハンドリングが容易となると共に、少なくとも絶縁物質層の位置で切断して個片化できるため、切断時にチップ部品が亀裂や歪みの如きダメージを受けることがない。
【００３７】
そしてこの構造において、絶縁物質層に第１の導電材を位置精度良く設けることができ、この第１の導電材を介して電極が少なくとも一方の面とは反対側の他方の面に電気的に取り出されているので、この第１の導電材に対して別の導電材を介して電極を接続するだけで、簡単かつ確実に電極を他方の面側に導通させることができ、このチップ部品を外部機器等へ実装する際には、他方の面側へ第１の導電材を介しての接続も可能であると共に、第１の導電材から別の導電材を介して再配置し、任意の位置でプリント配線板等に接続して実装できるため、設計の自由度が大きくなると共に、積層構造の半導体装置も可能になる。
【発明を実施するための最良の形態】
【００３８】
上記した本発明における半導体装置及びその第１と第２の製造方法、疑似ウェーハ及びその第１と第２の製造方法、実装構造においては、前記チップ部品の側方において、前記保護物質層とは別の前記絶縁物質層の前記貫通孔に、前記第１の導電材が設けられていることが、電極との接続が簡単に行え、電極とは反対側の面に電極を確実に導通できる点で望ましい。
【００３９】
この場合、前記チップ部品の側方において、前記絶縁物質層を兼ねる前記保護物質層に設けられた前記貫通孔に前記第１の導電材が設けられるようにしてもよい。
【００４０】
即ち、保護物質層が絶縁物質層を兼ねる場合には、熱可塑性の如き材料を用い、前記チップ部品を配するための欠除部を有し、かつ両面間に形成した貫通孔に前記第１の導電材を設けた前記保護物質材料層を作製する工程と、前記保護物質材料層を支持体上に固定する工程と、前記電極面の側にて前記チップ部品を前記欠除部内にて支持体上に固定する工程と、前記保護物質材料層を加熱により流動化させ、前記チップ部品の少なくとも側面を前記保護物質層によって覆う工程とを有することにより、前記と同様な機能の半導体装置を形成することができる。
【００４１】
また、前記他方の面側において前記疑似ウェーハの前記保護物質層を部分的に除去して、前記第１の導電材を露出させ、更に前記他方の面側又は／及び前記一方の面側に形成された外部端子に取り出すことが望ましい。
【００４２】
この場合、前記第１の導電材が、これとは別の配線を介して前記外部端子に取り出されていることが、外部端子を任意の位置に形成し易い点で望ましい。
【００４３】
また、前記チップ部品の前記他方の面側の少なくとも一部を露出させることにより、チップ部品が放熱し易くなり、実装基板等への実装時等にチップ部品が熱ストレスを緩和される点で望ましい。
【００４４】
そして、特性測定により良品と判定された前記チップ部品を有する前記疑似ウェーハを作製し、更に前記疑似ウェーハの状態において前記チップ部品の特性測定を行い、良品のチップ部品又はチップ状電子部品を選択することが、歩留りを高める点で望ましい。
【００４５】
これにより、上記した半導体装置を製造するための疑似ウェーハを得て、これを個片化した前記半導体装置の複数個が、前記一方の面側及び前記他方の面側間での接続下で積層された、ＭＣＭの如きモジュールを構成することができる。
【００４６】
次に、上記した本発明の好ましい実施の形態を図面参照下で具体的に説明する。
【００４７】
実施の形態１
図１は、本実施の形態の半導体装置５０の概略断面図を示す。図示の如く、チップ３が、その側面を保護物質層としての樹脂４及び、この樹脂４の外側に隣接した有機系絶縁性樹脂からなるビア付き基板２０に囲まれている（図８参照）。そして、ビア付き基板２０には、その上下面に対してほぼ垂直に配された導電プラグ１９が予設されており、チップ３の電極５が、導出された配線２４を介してプラグ１９の上端に接続され、電極５の反対側へ導通されている。
【００４８】
チップ３の裏面４２は全体が露出しており、これと同一面上にビア付き基板２０のプラグ１９の下端面が露出し、この露出部が裏面側４２の外部端子２６となり、これと対向する上方位置で配線２４に対する接続孔１６が開口されて表面側４１の外部端子２５が形成され、電極５の外部端子２５、２６が、プラグ１９を介して接続され、半導体装置５０の両面に形成されている。
【００４９】
この構造により、チップ３の裏面４２が剥き出しになるので放熱性が良いため、実装時にチップ３が熱ストレスなしで、裏面側４２の外部端子２６を外部機器の外部端子にはんだバンプ等を介して容易に接続が可能であり、例えばプリント基板等へフェイスアップで実装できる等のメリットを有している。
【００５０】
図２〜図８により、本実施の形態の半導体装置５０の作製プロセスを説明する。なお、以下のプロセス及び後述する他の実施の形態等においては、例えば、接続孔にＣｕの埋め込みに際してはＴａ等によるバリア膜が形成され、また埋め込み後はＣＭＰによる表面研磨が行われ、またレジストマスクはフォトリソグラフィ技術等の工程を経て形成され、またエッチングは必要なエッチングガス等を用いて行われるが単にエッチングと称し、これらの処理がなされることを前提とし、各プロセスにおいてはこの説明を省略することがある。
【００５１】
まず図２（ａ）に示すように、支持体（例えば、石英又はガラスからなる基板）１７上に、例えば紫外線照射により粘着力が低下する粘着シートからなる固定材２２を貼り付け、この上に後述するチップ配置場所として欠除部２３を形成可能な成形型５５を載せ、その空洞部５５ａに液状の有機絶縁樹脂材料（以下、絶縁物質層と称する。）を射出し、冷却して固化する。
【００５２】
これにより、図２（ｂ）に示すように成形型５５を除去後に、欠除部２３部及びチップ間領域２０ａが所定間隔で形成された絶縁物質層からなるビア付き基板２０の原型（図３参照）が形成される。
【００５３】
次に図２（ｃ）に示すように、チップ間領域２０ａにビアホール３８を形成する。このビアホール３８は、例えば全部を一度に形成可能な突起付きの押し型、又はレーザ加工やドリル等により形成できる。
【００５４】
次に図２（ｄ）に示すように、例えばスキージ５６を用いて銀ペースト１８をビアホール３８内に充填することにより、プラグ１９が形成され、絶縁物質層間をこの両面に貫通した第１の導電材としてのプラグ１９を有するビア付き基板２０が形成される。
【００５５】
次に図２（ｅ）に示すように、支持体１７の裏面側に紫外線Ｌを照射して固定材２２の粘着力を弱め、ビア付き基板２０を剥離することにより、この平面図として示した図３のような表面を有するビア付き基板２０が完成する。
【００５６】
図４〜図８は、上記のように形成したビア付き基板２０の欠除部２３の位置にチップ３を配置し、半導体装置５０を形成するプロセスを示す図である。
【００５７】
まず、図４（ａ）に示すように、例えば石英からなる支持基板２１上に、紫外線照射により粘着力が低下する例えばアクリル系の粘着シートを固定材２２として貼り付ける。
【００５８】
次に図４（ｂ）に示すように、固定材２２上の所定位置に、電極５を下向きにしてチップ３を貼り付ける。このチップ３は先願発明（図３６参照）と同様に、特性測定により良品ベアチップと判定されたものを用いる。
【００５９】
次に図４（ｃ）に示すように、先に別途形成したビア付き基板２０を貼り付ける。ビア付き基板２０の欠除部２３はチップ３の外側寸法よりも大きく形成されており、図示のようにチップ３の周囲にすき間２３ａが形成される。この場合、支持基板２１への貼り付けは、上記とは逆に、ビア付き基板２０を貼り付けた後にチップ３を貼り付けてもよい。
【００６０】
次に図４（ｄ）に示すように、チップ３及びビア付き基板２０上の全面に、保護物質層として有機系絶縁性樹脂（例えばエポキシ系の樹脂、以下、単に樹脂と称する。）４をスピンコート法又は印刷法により、均一に塗布する。これにより上記したすき間２３ａ内にも樹脂４が充填され、チップ３とビア付き基板２０とが樹脂４を介して一体化される。
【００６１】
次に図４（ｅ）に示すように、支持基板２１の裏面側から紫外線Ｌを照射して固定材２２の粘着力を弱め、樹脂４で裏面を覆われた状態のチップ３及びビア付き基板２０を剥離する。これにより、チップ３の周辺にビア付き基板２０が配置された状態の疑似ウェーハ２９を形成できる。
【００６２】
図５（ｆ）は、剥離後の疑似ウェーハ２９をひっくり返した状態であり、図示の如く、チップ３とビア付き基板２０とが裏面を樹脂４で覆われ、一体化されている。
【００６３】
次に図５（ｇ）に示すように、層間膜９をチップ３の電極５を開口するように所定のパターンで形成する。層間膜９は感光性絶縁樹脂等を使用し、液状のものをスピンコートして塗布するか、又はドライフィルムをラミネーターで貼り付ける等により形成する。
【００６４】
次にチップ３の電極５をプラグ１９に接続するための引き出し配線を形成するが、この配線は、例えば次の如きプロセスで行うセミアディティブ法（スパッタ膜形成→めっきレジスト形成→めっき→めっきレジスト剥離→スパッタ膜エッチング）等で形成する。
【００６５】
まず図５（ｈ）に示すように、層間膜９上にめっきの電極となるシードメタルとして、Ａｌ電極５との密着性の良いＴｉ等によりスパッタ膜１０を形成後、図５（ｉ）に示すように、この上の全面に、例えばポジ型のフォトレジスト膜１１Ａを形成する。
【００６６】
次に、図５（ｊ）に示すように、フォトレジスト膜１１Ａ上にパターン開口部３６を有する露光マスク３５を配置し、フォトレジスト膜１１Ａを露光する。この露光光３７によってマスク３５のパターン開口部３６下のレジスト膜１１Ａが硬化される。
【００６７】
次に図６（ｋ）に示すように、露光後のフォトレジスト膜１１Ａを現像することにより、硬化部がレジストマスク１１として形成される。
【００６８】
次に図６（ｌ）に示すように、Ｃｕの電解めっきを行うことにより、レジストマスク１１以外の領域にめっき膜１２Ａを形成する。
【００６９】
次に図６（ｍ）に示すように、レジストマスク１１を剥離除去後に、レジストマスク１１下のスパッタ膜１０をウェットエッチング等で除去することにより、再配置した別の導電材としての配線２４が形成される。図８はこの状態を簡略図示した平面図であり、図８に示すように、ビア付き基板２０に予設したプラグ１９に対し、チップ３の電極５が配線２４によって接続される。
【００７０】
次に図７（ｎ）に示すように、配線２４を含む上部の全面に保護膜３０を形成し、プラグ１９上方の保護膜３０に、配線２４との接続孔１６を開口してこの面の外部端子２５を形成する。
【００７１】
次に図７（ｏ）に示すように、樹脂４を裏面から研削し、ビア付き基板２０に設けてあるプラグ１９を露出させることにより、この露出部が裏面側の外部端子２６として形成される。樹脂４の研削はＳｉウェーハの裏面研削用のグラインダー等で行うことができる。
【００７２】
図７（ｏ）及び図８における切断線４５をダイサー等で個片にカット分割することにより、図１に示したように、表面４１及び裏面４２の両面に外部端子２５、２６が配置されたモジュールが疑似ウェーハ２９段階で容易に形成できる。なお、図８では、配線２４を１つのチップ３についてのみ図示したが、他のチップについても同様である（但し、図示省略）。
【００７３】
しかも、良品チップのみを選択して再配置しているので、あたかも全てが良品チップからなる疑似ウェーハ２９に自社製、他社製の区別なく配置し、ウェーハレベルで一括処理が可能であり、低コストにて外部端子を形成できると共に、チップ３を疑似ウェーハから切り出す際に、絶縁物質からなるビア付き基板２０の位置で切断するので、チップ３にダメージ（亀裂、歪み等）を与えることなしで個片化でき、個片化後のハンドリングにおいてもチップが樹脂で保護され、ハンドリングが容易である。
【００７４】
図９〜図１１は、上記のように形成した半導体装置５０の代表的な実装例を示す図であり、上記のようにして疑似ウェーハ段階で外部端子を形成した後に、これを個片化した半導体装置５０をプリント基板３９に搭載した実装例である。
【００７５】
図９はその一例を示す。本実施の形態による半導体装置５０は、表面４１側に外部端子２５を有し、裏面４２側にも外部端子２６を有するので、プリント基板３９の端子４０に対して、ワイヤボンディングの如き配線を要せず、はんだバンプ３３等を介してフェイスアップにて接続することができると共に、フェイスダウンにて接続することもできる。後述する他の実装例も同様である。
【００７６】
図１０は、他の実装例（ＭＣＭ）を示すものであり、図示の如く、半導体装置５０を並列に配し、隣接する半導体装置５０との間の配線は、裏面４２側の一方の外部端子２６をプリント基板３９の端子４０を介して接続してもよく、また図１１のように、再配置配線２４で接続することもできる。また、並列に配置する半導体装置の数はこれに限らず、２個以上を配置することができる。また、図示省略したが積層構造にすることもできる。
【００７７】
本実施の形態によれば、半導体装置５０を作製するための疑似ウェーハ２９の形成時に、チップ３の周辺にプラグ１９が位置するように、プラグ１９を予設したビア付き基板２０を別途形成し、これをチップ３と共に支持基板２１上に貼り付けるので、プラグ１９を位置精度良く設けることができ、その後の配線工程においてチップ３の電極５から導出した配線２４をプラグ１９に接続するだけで、簡単かつ確実にチップ３の裏面４２側へ電極５を導通させることができ、表面４１側の外部端子２５と、裏面４２側に露出されたプラグ１９の露出部をこの面の外部端子２６として形成することができる。
【００７８】
しかも、チップ３の裏面全体が露出しているので、放熱性が良く、実装時に熱ストレスによるチップ３への影響を緩和できる利点があると共に、チップ３が側面を樹脂で保護されているので、この樹脂部で切断して個片化できることにより、切断時にチップ３がダメージを受けることがなく、チップ化後のハンドリングが容易であり、このような構造の半導体装置５０を疑似ウェーハ２９上で一括に形成することにより、両面に外部端子を有する装置を低コストで形成でき、この半導体装置５０により積層構造のＭＣＭを構成することもできる。
【００７９】
実施の形態２
図１２は、本実施の形態の半導体装置５１の概略断面図を示す。図示の如く、上記した実施の形態１の半導体装置５０に更に加工を施し、裏面４２側に露出させたプラグ１９の露出部１９ａに再配置配線を行い、この配線３４の一部を露出させてこの面の外部端子２７を形成したものである。従って、これ以前の作製プロセスは実施の形態１と同じであるので、そのプロセスの説明等は省略する。
【００８０】
即ち、図１３（ａ）に示すように、既述した図７（ｏ）に対し、チップ３の裏面４２にプラグ１９の露出部１９ａを開口するように層間膜３１を形成する。
【００８１】
次に図１３（ｂ）に示すように、プラグ１９に接続した再配置配線３４を形成する。この配線３４も既述したセミアディティブ法（図５（ｈ）〜図６（ｍ）参照）で形成する。
【００８２】
次に図１３（ｃ）に示すように、配線３４を含む裏面４２の全面に保護膜４３を形成し、プラグ１９から導出した配線３４との接続孔３２を開口してこの面の外部端子２７を形成後に、切断線４５位置で切断して個片化することにより、図１２に示した半導体装置５１を形成することができる。
【００８３】
この半導体装置５１は、裏面４２の外部端子２７が表面４１の外部端子２５と対向する位置に形成されているが、裏面４２の外部端子２７は配線３４が存在する場所で、図１２とは異なる別の位置に形成することもでき、例えば実装するプリント基板の外部端子に合せて設けることもでき、設計の自由度が大きい利点も有している。
【００８４】
しかも、良品チップ３のみを選択して再配置しているので、あたかも全てが良品チップからなる疑似ウェーハ２９に自社製、他社製の区別なく配置し、ウェーハレベルで一括処理が可能であり、低コストにて外部端子を形成できると共に、チップ３を疑似ウェーハから切り出す際に、絶縁物質からなるビア付き基板２０の位置で切断するので、チップ３にダメージ（亀裂、歪み等）を与えることなしで個片化でき、個片化後のハンドリングにおいてもチップが樹脂で保護され、ハンドリングが容易である。
【００８５】
図１４〜１６は、上記のように形成した半導体装置５１の代表的な実装例を示す図であり、疑似ウェーハ２９上で一括処理後に個片化した半導体装置５１をプリント基板３９に実装した例である。
【００８６】
図１４は積層構造の実装例であるが、２層以上に積層することもできる。この半導体装置５１も両面に対向配置した外部端子２５、２７を有しているので、はんだバンプ３３等を介して、それぞれの外部端子同士を接続して積層することができ、プリント基板３９上へフェイスアップで実装することができると共に、フェイスダウンにて接続してもよい。後述する他の実装例も同様である。
【００８７】
図１５は他の実装例（ＭＣＭ）を示し、半導体装置５１を並列に配し、隣接する半導体装置間の配線は、裏面４２側の外部端子２７をプリント基板３９の端子４０を介して接続してもよく、また、図１６に示すように、表面４１の配線２４の一方を連結（裏面４２側の配線３４を連結してもよい。）することもできる。また、並列配置する半導体装置５１の数は２個以上であってもよい。
【００８８】
本実施の形態によれば、この半導体装置５１も、プラグ１９が予設されたビア付き基板２０を別途形成し、これをチップ３と共に支持基盤２１上に貼り付けて疑似ウェーハ段階で形成するので、プラグを位置精度良く設けることができ、予設したプラグ１９に対し、チップ３の電極５から導出した配線２４を接続するだけで、簡単かつ確実に電極５をチップ３の裏面４２側へ導通させることができ、表面４１に外部端子２５を形成し、裏面４２側の外部端子２７は、裏面４２に露出したプラグ１９に再配置配線３４を接続し、この配線３４に対する接続孔を任意の位置に設けることにより、任意の位置にこの面の外部端子２７を形成することもできる。
【００８９】
しかも、チップ３がその側面を樹脂で保護されているので、この樹脂部で切断して個片化できることにより、切断時にチップ３がダメージを受けることがなく、チップ化後のハンドリングが容易であり、このような構造の半導体装置５１を疑似ウェーハ２９上で一括して形成することにより、両面に外部端子を有する装置を低コストで形成できる。
【００９０】
そして、このチップ３を外部機器へ実装する際には、裏面４２の外部端子２７を介して接続してもよく、またこの外部端子２７の位置はプリント配線板等の外部端子の位置に合せて形成することもできるので、設計の自由度が大きく、このような半導体装置５１により積層構造のＭＣＭを構成することもできる。
【００９１】
実施の形態３
図１７は本実施の形態の半導体装置５２Ａ、図１８は本実施の形態の半導体装置５２Ｂを示す。図示の如く、いずれも外部端子を裏面のみに設けたものであり、図１７に示す半導体装置５２Ａは、既述した実施の形態１において表面側の外部端子がないものであり、図１８に示す半導体装置５２Ｂは、同じく実施の形態２において表面側の外部端子がないものである。
【００９２】
従って、実施の形態１及び２と同様の作製プロセスにおいて、一部のプロセスを省略して形成できる。即ち、図１７の半導体装置５２Ａは、実施の形態１において表面側の外部端子形成プロセスを省略したものであり、図１８の半導体装置５２Ｂは、実施の形態２において表面側の外部端子形成プロセスを省略したものであるため、いずれも構成及び作製プロセスの説明は省略する。
【００９３】
そしてこの場合も、良品チップ３のみを選択して再配置しているので、あたかも全てが良品チップからなる疑似ウェーハ２９に自社製、他社製の区別なく配置し、ウェーハレベルで一括処理が可能であり、低コストにて外部端子を形成できると共に、チップ３を疑似ウェーハから切り出す際に、絶縁物質からなるビア付き基板２０の位置で切断するので、チップ３にダメージ（亀裂、歪み等）を与えることなしで個片化でき、個片化後のハンドリングにおいてもチップが樹脂で保護され、ハンドリングが容易である。
【００９４】
しかも、図１７の半導体装置５２Ａはチップ３の裏面全体が露出しているので、放熱性が良く、実装時に熱ストレスによるチップ３への影響を少なくすることができ、図１８の半導体装置５２Ｂは、裏面側の再配置配線３４が存在する位置で、実施の形態２と同様に図１８とは異なる位置に形成でき、設計の自由度が大きい利点を有しており、いずれも疑似ウェーハ２９上で一括して低コストにて作製することができる。
【００９５】
図１９及び図２０に半導体装置５２Ａの実装例を示す。いずれも疑似ウェーハ上で一括して形成後に個片化してプリント基板に実装したものである。
【００９６】
まず図１９の例のように、半導体装置５２Ａの外部端子２６をプリント基板３９の端子４０にはんだバンプ３３を介して接続し、フェイスアップにて実装することができる。
【００９７】
また、図２０のように、半導体装置５２Ａを並列に配し、隣接する半導体装置間の接続は、一方の外部端子２６同士をプリント基板３９の長尺の端子４０にはんだバンプ３３を介して接続し、フェイスアップにて実装できる。
【００９８】
図２１及び図２２に半導体装置５２Ｂの実装例を示す。いずれも疑似ウェーハ上で一括して形成後に個片化してプリント基板に実装した例である。
【００９９】
まず図２１の例のように、半導体装置５２Ｂの外部端子２７をプリント基板３９の端子４０にはんだバンプ３３を介して接続し、フェイスアップにて実装することができる。
【０１００】
また、図２２の例のように、半導体装置５２Ｂ並列に配し、隣接する半導体装置間の接続は、一方の外部端子２７同士をプリント基板３９の長尺の端子４０にはんだバンプ３３を介して接続し、フェイスアップにて実装することができる。また、図示しないが隣接する半導体装置間の接続は、疑似ウェーハ上において表面４１側の再配置配線２４同士を予め接続しておいてもよく、裏面４２側の再配置配線３４同士を予め接続しておくこともでき、外部端子２７の設置位置はプリント基板３９の端子４０の位置にあわせて配置することもできる。また、２個以上の半導体装置５２Ｂを並列配置してもよい。
【０１０１】
本実施の形態によれば、半導体装置５２Ａ及び半導体装置５２Ｂも、プラグ１９が予設されたビア付き基板２０を別途形成し、これをチップ３と共に支持基板２１上に貼り付けて疑似ウェーハ段階で形成するので、プラグを位置精度良く設けることができ、予設したプラグ１９に対し、チップ３の電極５から導出した配線２４を接続するだけで、簡単かつ確実に電極５をチップ３の裏面４２側へ導通させることができる。
【０１０２】
そして、半導体装置５２Ａの場合は、裏面４２に露出したプラグ１９の露出部をこの面の外部端子２６とし、半導体装置５２Ｂの場合は、裏面４２に露出したプラグ１９に配線３４を接続し、この配線上に外部端子２７を形成することもでき、いずれも、チップ３がその側面を樹脂で保護されているので、この樹脂部で切断して個片化できることにより、切断時にチップ３がダメージを受けることがなく、チップ化後のハンドリングが容易であり、この構造を疑似ウェーハ２９上で一括して形成することにより、半導体装置を低コストにて形成することができる。
【０１０３】
そして、このチップ３を外部機器等へ実装する際には、半導体装置５２Ａの場合は外部端子２６を介して接続でき、また、半導体装置５２Ｂの場合は、外部端子２７を介して接続してもよく、プリント配線板等の端子の位置に合せて外部端子２７を形成できるので設計の自由度が大きい。
【０１０４】
以下、上記した各実施の形態の変形例を示すが、基本構造及び基本的な作製プロセスは対応する実施の形態の場合と同じであるので、プロセスの詳細は省略して説明する。
【０１０５】
図２３は、実施の形態１の変形例を示し、図２３（ａ）は図７（ｎ）に対応する図である。図示の如く、ビア付き基板２０Ａに予設されたプラグ１９が実施の形態１に比べて長く、チップ３の厚みよりも裏面側に突出しており、従って、ビア付き基板２０Ａ自体も実施の形態１よりも厚い。
【０１０６】
このビア付き基板２０Ａも実施の形態１の場合と同様に、図２に示したプロセスを経て別途形成し、図４〜図６と同様のプロセスを経て図２３の形状に作製する。
【０１０７】
次に、裏面を研削して図２３（ｂ）に示すようにプラグ１９を露出させ、この露出部がこの面の外部端子２６となる。これにより、プラグ１９が長いため、チップ３の裏面４２側が樹脂４によって被覆された状態に形成され、しかる後、切断線４５の位置で切断して個片化することにより、図２３（ｃ）に示す半導体装置５０Ａを形成することができる。
【０１０８】
個片化後は、実施の形態１と同様にしてプリント基板等に実装することができる（図９〜図１１参照。）これにより、チップ３の側面及び裏面が樹脂４によって被覆されるため、チップ３を衝撃等から保護しハンドリングが更に容易になる。
【０１０９】
図２４は、実施の形態２の変形例を示し、図２４（ａ）は図１３（ａ）に対応する図である。図示の如く、裏面４２に設けた層間膜３１がチップ３の裏面領域において、チップ３の中央部に露出部４４が形成されるように欠除されている。この露出部４４は層間膜３１の成膜時に形成できる。
【０１１０】
以後は、実施の形態２におけるプロセス（図１３（ｂ）〜図１３（ｃ））と同様に、図２４（ｂ）〜図２４（ｃ）のプロセスを行い、切断線４５の位置で切断して個片化することにより、図２４（ｄ）に示す半導体装置５１Ａを形成できる。
【０１１１】
個片化後は、実施の形態２と同様にプリント基板等に実装することができる（図１４〜図１６参照）。これにより、チップ３の裏面が露出しているため放熱性が良く、実装時の熱ストレスによるチップ３への影響を緩和することができる。
【０１１２】
図２５は、実施の形態１〜３に共通の変形例を示し、図２に対応する図である。即ち、既述した如く、図２においてはビア付き基板２０の作製を、成形型５５を用いた液状材料の射出成形及びスキージによる銀ペースト１８の充填によりプラグ１９を形成したが、この例は、フォトリソグラフィ技術によるビア付き基板２０の形成とめっきによりプラグ１９を形成するものであり、ビア付き基板２０はこの方法で形成することもできる。
【０１１３】
即ち、まず図２５（ａ）に示すように、例えば石英等を用いた基板１７上に紫外線照射により粘着力が低下する粘着シートを固定材２２として貼り付け、この上に感光性の絶縁物質層２０Ａを貼り付ける。
【０１１４】
次に図２５（ｂ）に示すように、フォトリソグラフィ技術を用いて絶縁物質層２０Ａにチップ配置のための欠除部２３と、プラグを形成するためのビアホール３８を形成する。これらの欠除部２３及びビアホール３８は、図３に示した平面図と同様に形成する。
【０１１５】
次に図２５（ｃ）に示すように、ビアホール３８に対応する部分が開口されたマスク４６を掛け、金属めっきのためのシードメタルとして、Ｔａ等を用いてスパッタ膜をビアホール３８の内壁面に形成した後に、図２５（ｄ）に示すように、ビアホール３８に銅めっき等を埋め込む。
【０１１６】
次に図２５（ｅ）に示すように、基板１７の裏面側から紫外線Ｌを照射して固定材２２の粘着力を弱め、絶縁物質層２２を剥離することにより、図３と同様に、欠除部２３及びプラグ１９が所定位置に配されたビア付き基板２０を作製することができる。以後はこれを用いて実施の形態１同様のプロセスに適用することができる。
【０１１７】
図２６は、実施の形態１〜３に共通の変形例を示し、図２６（ａ）は図２（ｂ）に対応する図である。実施の形態１においては、別途作製したビア付き基板２０を図４に示すように、固定材を貼り付けた別の基板２１上に移し替えてその後のプロセスに移行したが、この例は最初の支持基板１７上で全てのプロセスを実施するものである。
【０１１８】
即ち、図２６（ａ）は図２（ｂ）と同様に、液状の絶縁物質層２０を射出成形後に成形型を除去し、絶縁物質層２０が固化して欠除部２３が形成された状態である。
【０１１９】
次に図２６（ｂ）に示すように、チップ間領域２０ａにビアホール３８を形成後、欠除部２３にチップ３を貼り付ける。ビアホール３８は実施の形態１と同様に押し型又はレーザ加工等で形成することができ、支持基板１７上には固定材２２が設けてあるので貼り付けることができる。また、欠除部２３はチップ３の寸法よりも大きいので、チップ３の周囲にはすき間２３ａが形成される。
【０１２０】
次に図２６（ｃ）に示すように、ビアホール３８に導電材を埋め込みプラグ１９を形成する。この導電材の埋め込みは、図２と同様に銀ペーストをスキージ印刷によって行ってもよく、図２５と同様に銅めっきによって埋め込んでもよい。
【０１２１】
次に図２６（ｄ）に示すように、チップ３及びビア付き基板２０上の全面に、樹脂４をスピンコート法又は印刷法により均一に塗布する。これにより実施の形態１と同様（図４（ｄ）参照）に、チップ３及びビア付き基板２０が樹脂４からなる疑似ウェーハ２９上にて一体化された状態を形成できる。
【０１２２】
次に図２６（ｄ）に示すように、支持基板１７の裏面側から紫外線Ｌを照射して固定材２２の粘着力を弱め、疑似ウェーハ２９を支持基板１７から剥離する。これにより、製造工程を大幅に簡素化することができる。
【０１２３】
即ち、この状態は実施の形態１における図４（ｅ）とは、支持基板が異なるのみで同じ状態であるので、以後は実施の形態１における図５以降のプロセスを実施すればよい。従って、これまでのプロセスが共通な実施の形態２及び実施の形態３にも適用することができる。
【０１２４】
図２７及び図２８は、請求項２７及び請求項２９〜３３、請求項３５〜３８の実施の形態に係るものであり、実施の形態１〜３に共通の変形例であるが、上記した各例がプラグ１９を予設したビア付き基板２０を用いるのとは異なり、この例の特徴は、第１の導電材として入れ子４７をチップ３と同時に埋設し、予設するものである。
【０１２５】
即ち、まず図２７（ａ）は、表面に固定材２２を設けた支持基板２１の上に、チップ３を所定位置で貼り付ける。
【０１２６】
次に図２７（ｂ）に示すように、チップ間領域となる場所に導電性の入れ子４７を貼り付ける。この入れ子４７は２個の突起部４７ａが連結部４７ｂにて連結されている。そして各突起部４７ａはチップ３の電極５に対応する位置で、チップ３の周辺に配置する。
【０１２７】
次に図２７（ｃ）に示すように、チップ３及び各入れ子４７上の全面を樹脂４で被覆する。この樹脂４は後に疑似ウェーハとなるものであり、上記した樹脂４と同じ材料を用い、スピンコート法又は印刷法により均一に塗布する。これにより、チップ３及び入れ子４７が樹脂で一体化された疑似ウェーハ２９が形成される。
【０１２８】
次に図２７（ｄ）に示すように、支持基板２１の裏面から紫外線Ｌを照射して固定材２２の粘着力を弱め、疑似ウェーハ２９を支持基板２１から剥離する。
【０１２９】
次に図２８（ｅ）に示すように、疑似ウェーハ２９をひっくり返すことにより、実施の形態１における図５（ｆ）に対応する状態になるが、この例ではチップ３の側面が樹脂４からなる単一部材によって覆われ、基板内にはチップ３との界面のみが存在する強度の高いビア付き基板２０Ｂを形成できる。
【０１３０】
以後は、実施の形態１における図５（ｇ）〜図７（ｎ）と同様のプロセスを経ることにより、図２８（ｆ）（図７（ｏ）に対応する）の状態が形成され、切断線４５の位置で切断して個片化することにより、図２８（ｇ）に示すように、裏面４２側に入れ子４７の露出部がこの面の外部端子２６として形成された半導体装置５３を形成することができる。なお、この例は実施の形態２及び実施の形態３にも適用できる。
【０１３１】
図２９は、この例における図２８（ｆ）の平面図を示し、入れ子４７との関係を明示するために配線２４を実線で示した。
【０１３２】
上記したようにこの半導体装置５３は、既述した各例がプラグを予設したビア付き基板２０を用いるのとは異なり、チップ３の配置と同時にプラグとして入れ子４７を配設してプラグを予設することと、チップ３及び入れ子４７を保護物質材料である樹脂４によって一体化させていることが異なっている。またこの場合、樹脂４を塗布する際に、配置した入れ子４７が若干移動して位置が変化することも考えられるが、設計の許容誤差の範囲内に配置することができる。また入れ子４７の突起部４７ａを連続部４７ｂで連結していることと、入れ子４７の形状が梯形であることは、変位を制御するためのものである。
【０１３３】
図３０〜図３２は、請求項２８及び請求項３４に係るものであり、実施の形態１〜３に共通の変形例である。この例の特徴は、ビア付き基板が保護物質材料としての熱可塑性の材料からなり、チップの厚みより厚いビア付き基板を加熱圧着して、チップ３がビア付き基板に一体化され、このビア付き基板が保護物質層を兼ねていることである。
【０１３４】
即ち、まず図３０（ａ）は実施の形態１における図４（ａ）に対応する図であり、図３０（ａ）〜図３０（ｃ）のプロセスは図４（ａ）〜図４（ｃ）と同様に行われ、プラグを予設したビア付き基板２０Ｃを別途作製して用いる。
【０１３５】
しかし、図３０（ｃ）に示すように、本例のビア付き基板２０Ｃは、熱可塑性の樹脂を材料とし、チップ３の設置領域となる欠除部２３の大きさが、既述した実施の形態１の場合よりも小さいため、チップ３との間隔が小さく、しかもビア付き基板２０Ｃの厚さがチップ３の厚さよりも厚く形成されている。
【０１３６】
次に図３１（ｄ）に示すように、加熱圧着プレス４８で加圧することにより、ビア付き基板２０Ｃが軟性となって流動するため、チップ３との間のすき間２３ａが埋めつくされると共に、チップ３がビア付き基板２０Ｃに圧着されて一体化され、双方の厚みも均一となる。この場合、プラグとなる材料としては銀ペースト１８等を用い、加圧により厚みが減少する量を考慮して、銀ペースト１８の充填量は、ビア付き基板２０Ｃの厚みよりも少な目にしておくのが良い。
【０１３７】
次に、図３１（ｅ）に示すように、支持基板２１側と同じ固定材２２を設けた支持体１７をチップ３の裏面側に貼り付け、チップ３及びビア付き基板２０Ｃを仮固定する。これにより支持体１７が疑似ウェーハと同様に機能する。
【０１３８】
次に図３１（ｆ）に示すように、支持基板２１の裏面に紫外線Ｌを照射して固定材２２の粘着力を弱め、チップ３及びビア付き基板２０Ｃを支持体１７に固定状態で剥離する。
【０１３９】
図３２（ｇ）は、剥離後の支持体１７をひっくり返した状態の図であり、あたかも疑似ウェーハのように支持体１７に支持された状態でこれ以降のプロセスを実施できる。
【０１４０】
図３２（ｈ）は、実施の形態１と同様のプロセス（図５（ｇ）〜図７（ｎ））を経て、表面４１側の配線２４を形成し、この一部分を開口して表面４１の外部端子２５を形成した状態である。
【０１４１】
次に図３２（ｉ）に示すように、支持体１７の裏面に紫外線Ｌを照射して固定材２２の粘着力を弱め、支持体１７から上部を剥離する。しかる後、切断線４５の位置で切断して個片化することにより、図３２（ｊ）の半導体装置５４Ａを形成できる。
【０１４２】
この構造により、チップ部品３の側面を覆う保護物質層が単一材料からなるビア付き基板２０Ｃのみであるため、この物質層間にはチップ３との界面のみが存在することになり、しかも加熱圧着されているため接着性が良く、界面での剥離を抑制することができる。なお、この例は実施の形態２及び実施の形態３にも適用できる。
【０１４３】
図３３〜図３５は、さらに請求項２８及び請求項３４の実施の形態に係るものであり、実施の形態１〜３に共通の変形例である。この例は、上記した変形例（図３０）と同様にビア付き基板が保護物質層を兼ねており、熱可塑性の材料を用いて上記変形例よりもビア付き基板の厚みを厚くすることにより、支持体なしでビア付き基板が疑似ウェーハ的に機能する。
【０１４４】
まず、図３３（ａ）〜（ｂ）は、上記した変形例における図３０と同様であるが、図３３（ｃ）において、別途作製したビア付き基板２０Ｄが図３０の場合に比べて更に厚く形成され、ビアホール３８内には銀ペースト１８がほぼチップ３の厚さ相当に充填されている。
【０１４５】
次に図３４（ｄ）に示すように、加熱圧着プレス４８で加圧することにより、ビア付き基板２０Ｄが流動化し、チップ３とのすき間２３ａを埋めつくすと共に、ビアホール３８の空域部も埋め、チップ３の裏面も一定の厚みで覆い、チップ３が側面及び裏面を保護物質層を兼ねた単一材料によって一体化され、ビア付き基板２０Ｄが疑似ウェーハとして機能する。
【０１４６】
次に図３４（ｅ）に示すように、加熱圧着プレス４８を除去した後は、ビア付き基板２０Ｄからなる疑似ウェーハ２９Ｂ内にチップ３が埋設された状態となる。
【０１４７】
次に図３４（ｆ）に示すように、支持基板２１の裏面に紫外線Ｌを照射して固定材２２の粘着力を弱め、疑似ウェーハ２９Ｂを剥離する。
【０１４８】
図３５（ｇ）は、剥離後の疑似ウェーハ２９Ｂをひっくり返した状態の図であり、これ以降は実施の形態１における図５以降のプロセスを経て、図３５（ｈ）に示すように、チップ３の裏面側全体を研削してプラグ１９を露出させ、切断線４５の位置で切断して個片化することにより、図３５（ｉ）に示す半導体装置を形成することができる。
【０１４９】
この構造により、チップ３の側面を覆う保護物質層が単一材料からなるビア付き基板２０Ｄのみであるため、この物質層間にはチップ３との界面のみが存在し、しかも加熱圧着されているため接着力が良く、上記と同様に界面剥離を抑制することができる。なお、この例は実施の形態２及び実施の形態３にも適用できる。
【０１５０】
上記した各実施の形態等は、本発明の技術的思想に基づいて種々に変形が可能である。
【０１５１】
例えば、予設するプラグ１９の形状や形成方法は、実施の形態に限らず、別の適宜な方法であってもよく、使用材料も銅や銀ペースト以外を用いてもよい。
【０１５２】
また、再配置配線の形成方法も、電気めっきに限らず、物理蒸着、又はスクリーン印刷により形成してもよい。また、積層構造の外部端子間の接続やプリント基板等への実装時の外部端子の接続は、はんだバンプに限らずＡＣＦ（異方性導電フィルム）を用いてもよい。
【０１５３】
また、チップ３の外部端子をチップの表面及び裏面のうち少なくとも裏面に形成することは、半導体チップ以外の例えば発光ダイオード又はフォトダイオード等のチップ部品にも適用できる。
【図面の簡単な説明】
【０１５４】
【図１】本発明の実施の形態１による半導体装置を示す概略断面図である。
【図２】同、ビア付き基板作製プロセスを示す概略断面図である。
【図３】同、ビア付き基板の一部分を示す概略平面図である。
【図４】同、半導体装置の作製プロセスを示す概略断面図である。
【図５】同、半導体装置の作製プロセスを示す概略断面図である。
【図６】同、半導体装置の作製プロセスを示す概略断面図である。
【図７】同、半導体装置の作製プロセスを示す概略断面図である。
【図８】同、半導体装置の作製プロセスにおける一部分を示す概略平面図である。
【図９】同、半導体装置の実装例を示す概略断面図である。
【図１０】同、半導体装置の実装例を示す概略断面図である。
【図１１】同、半導体装置の実装例を示す概略断面図である。
【図１２】同、実施の形態２による半導体装置を示す概略断面図である。
【図１３】同、半導体装置の作製プロセスを示す概略断面図である。
【図１４】同、半導体装置の実装例を示す概略断面図である。
【図１５】同、半導体装置の実装例を示す概略断面図である。
【図１６】同、半導体装置の実装例を示す概略断面図である。
【図１７】同、実施の形態３による一方の半導体装置を示す概略断面図である。
【図１８】同、実施の形態による他方の半導体装置を示す概略断面図である。
【図１９】同、実施の形態による一方の半導体装置の実装例を示す概略断面図である。
【図２０】同、半導体装置の実装例を示す概略断面図である。
【図２１】同、実施の形態による他方の半導体装置の実装例を示す概略断面図である。
【図２２】同、半導体装置の実装例を示す概略断面図である。
【図２３】同、実施の形態１による半導体装置の変形例の作製プロセスを示す概略断面図である。
【図２４】同、実施の形態２による半導体装置の変形例の作製プロセスを示す概略断面図である。
【図２５】同、ビア付き基板の変形例の作製プロセスを示す概略断面図である。
【図２６】同、実施の形態１の構造で示した変形例の作製プロセスの概略断面図である。
【図２７】同、実施の形態１の構造で示した他の変形例の作製プロセスの概略断面図である。
【図２８】同、変形例の作製プロセスの概略断面図である。
【図２９】同、変形例の作製プロセスにおける一部分を示す概略平面図である。
【図３０】同、実施の形態１の構造で示した他の変形例の作製プロセスの概略断面図である。
【図３１】同、変形例の作製プロセスを示す概略断面図である。
【図３２】同、変形例の作製プロセスを示す概略断面図である。
【図３３】同、実施の形態１の構造で示した他の変形例の作製プロセスの概略断面図である。
【図３４】同、変形例の作製プロセスを示す概略断面図である。
【図３５】同、変形例の作製プロセスを示す概略断面図である。
【図３６】従来例による半導体装置の作製プロセスを示す概略断面図である。
【図３７】同、半導体装置の作製プロセスを示す概略断面図である。
【図３８】同、半導体装置の作製プロセスを示す概略断面図である。
【図３９】同、半導体装置の実装例を示す概略断面図である。
【図４０】同、半導体装置の実装例を示す概略断面図である。
【符号の説明】
【０１５５】
３…半導体チップ、４…樹脂、５…電極、１６、３２…接続孔、
９、１３、３１…層間膜、１０…スパッタ膜、１１、１１Ａ…レジスト膜、
２４、３４…配線、１２Ａ…めっき膜、２５、２６、２７、４０…外部端子、
１７…支持体、１８…銀ペースト、１９…プラグ、１９ａ…露出部、
２０、２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ…ビア付き基板、２０ａ…チップ間領域、
２１…支持基板、２２…固定材、２３…欠除部、２３ａ…すき間、
２９、２９Ｂ…疑似ウェーハ、３０、４３…保護膜、３３…はんだバンプ、
３５、４６…マスク、３６…開口部、３７…露光光、３８…ビアホール、
３９…プリント基板、４１…表面、４２…裏面、４５…切断線、４７…入れ子、
４７ａ…突起部、４７ｂ…連結部、４８…加熱圧着プレス、
５０、５０Ａ、５１、５１Ａ、５２Ａ、５２Ｂ、５３、５４Ａ、５４Ｂ…半導体装置、
５５…成形型、５５ａ…空洞部、５６…スキージ、Ｌ…紫外線
【図１】
2005033141.tif 000003
【図２】
2005033141.tif 000004
【図３】
2005033141.tif 000005
【図４】
2005033141.tif 000006
【図５】
2005033141.tif 000007
【図６】
2005033141.tif 000008
【図７】
2005033141.tif 000009
【図８】
2005033141.tif 000010
【図９】
2005033141.tif 000011
【図１０】
2005033141.tif 000012
【図１１】
2005033141.tif 000013
【図１２】
2005033141.tif 000014
【図１３】
2005033141.tif 000015
【図１４】
2005033141.tif 000016
【図１５】
2005033141.tif 000017
【図１６】
2005033141.tif 000018
【図１７】
2005033141.tif 000019
【図１８】
2005033141.tif 000020
【図１９】
2005033141.tif 000021
【図２０】
2005033141.tif 000022
【図２１】
2005033141.tif 000023
【図２２】
2005033141.tif 000024
【図２３】
2005033141.tif 000025
【図２４】
2005033141.tif 000026
【図２５】
2005033141.tif 000027
【図２６】
2005033141.tif 000028
【図２７】
2005033141.tif 000029
【図２８】
2005033141.tif 000030
【図２９】
2005033141.tif 000031
【図３０】
2005033141.tif 000032
【図３１】
2005033141.tif 000033
【図３２】
2005033141.tif 000034
【図３３】
2005033141.tif 000035
【図３４】
2005033141.tif 000036
【図３５】
2005033141.tif 000037
【図３６】
2005033141.tif 000038
【図３７】
2005033141.tif 000039
【図３８】
2005033141.tif 000040
【図３９】
2005033141.tif 000041
【図４０】
2005033141.tif 000042