(57)【要約】【課題】  所望の共振器の反射率を得るためのＶＣＳＥＬ構造とその製造方法を提供する。【解決手段】  本発明に係る表面発光型半導体レーザ素子１００は、半導体基板１と、基板１上に形成された下部多層反射膜２と、下部多層反射膜２上に形成された活性層５およびこれを挟むスペーサ層４と、電流狭窄層（ＡｌＡｓ層６および酸化領域６ａ）、上部多層反射膜７と、出射領域を規定する開口９ａを含み、該開口９ａによって上部多層反射膜７の最上層が露出されるように上部多層反射膜７に形成された頂部電極９と、開口９ａを覆うように頂部電極９上に形成された付加反射膜１０とを含む。付加反射膜１０は、少なくとも開口９ａ内において上部多層反射膜７の最上層と電気的に接触する導電性膜を含む。【選択図】      図１
2005158922.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
基板上に形成された第１の反射層と、
第１の反射層上に形成された活性領域と、
活性領域上に形成された第２の反射層と、
出射領域を規定する開口を含み、該開口によって第２の反射層の最上層が露出されるように第２の反射層上に形成された電極と、
開口を覆うように電極上に形成された第３の反射層とを含み、
第３の反射層は、少なくとも開口内において第２の反射層の最上層と電気的に接触する導電性膜を含む、表面発光型半導体レーザ素子。
【請求項２】
第３の反射層は、半導体多層膜を含む、請求項１に記載の表面発光型半導体レーザ素子。
【請求項３】
第３の反射層は、誘電体多層膜を含む、請求項１に記載の表面発光型半導体レーザ素子。
【請求項４】
第１または第２の反射層の少なくとも一方は、電流狭窄層を含み、該電流狭窄層は導電性領域の周囲に酸化領域を含む、請求項１ないし３いずれかに記載の表面発光型半導体レーザ素子。
【請求項５】
電流狭窄層の導電性領域に対して電極の開口が整合され、開口の径が導電性領域の径よりも小さい、請求項４に記載の表面発光型半導体レーザ素子。
【請求項６】
第１および第２の反射層は、アルミニウムの組成比Ｘが異なるＡｌｘＧａ１−ｘＡｓ層を交互に重ねた積層体である、請求項１ないし６いずれかに記載の表面発光型半導体レーザ素子。
【請求項７】
第３の反射層は、スズをドープした酸化インジウム（ＩＴＯ）とアルミニウムをドープした酸化亜鉛（ＺｎＯ）を交互に重ねた積層体である、請求項１ないし６いずれかに記載の表面発光型半導体レーザ素子。
【請求項８】
第３の反射層は、酸化チタン（ＴｉＯ２）と酸化ケイ素（ＳｉＯ２）を交互に重ねた積層体と、第２の反射層の最上層に接触する酸化インジウム（ＩＴＯ）とを有する、請求項１ないし７いずれかに記載の表面発光型半導体レーザ素子。
【請求項９】
少なくとも第２の反射層から電流狭窄層を含むメサが基板上に形成され、電流狭窄層の酸化領域はメサの側面より酸化される、請求項１ないし８いずれかに記載の表面発光型半導体レーザ素子。
【請求項１０】
基板上に、第１の半導体多層反射膜、第２の半導体多層反射膜、第１、第２の半導体多層反射膜の間の活性領域および第１および第２の半導体多層反射膜の間の少なくとも１つの電流狭窄層を形成する第１のステップと、
活性領域に電流を注入するための電極を形成する第２のステップと、
電極から電流を注入して素子の動作特性を確認する第３のステップと、
素子の動作確認後に、第２の半導体多層反射膜上に付加反射膜を形成する第４のステップと、
を有する表面発光型半導体レーザの製造方法。
【請求項１１】
第３のステップは、素子の発振しきい値電流を計測するステップを含む、請求項１０に記載の製造方法。
【請求項１２】
第３のステップは、最大光出力を計測するステップを含む、請求項１０に記載の製造方法。
【請求項１３】
第４のステップは、第３のステップで計測されたデータに基づき付加反射膜を構成する反射膜の積層周期を決定する、請求項１０ないし１２いずれかに記載の製造方法。
【請求項１４】
第２のステップは、第２の半導体多層反射膜の最上層を露出するための開口が形成された電極を形成するステップを含み、第４のステップは、電極の開口によって露出された第２の半導体多層反射膜の最上層に電気的に接する導電性膜を含む多層反射膜を形成するステップを含む、請求項１０ないし１３いずれかに記載の製造方法。
【請求項１５】
第４のステップは、スズをドープした酸化インジウム（ＩＴＯ）とアルミニウムをドープした酸化亜鉛（ＺｎＯ）を交互に重ねた積層体からなる付加反射膜を形成する、請求項１０ないし１４いずれかに記載の製造方法。
【請求項１６】
第４のステップは、酸化チタン（ＴｉＯ２）と酸化ケイ素（ＳｉＯ２）を交互に重ねた積層体と第２の半導体多層反射膜の最上層に接触する酸化インジウム（ＩＴＯ）とを有する付加反射膜を形成する、請求項１０ないし１５いずれかに記載の製造方法。
【請求項１７】
第１のステップはさらに、少なくとも電流狭窄層の側面が露出する基板上の半導体層をエッチングしてメサを形成するステップと、メサの側面から酸化させ電流狭窄層に酸化領域を形成するステップとを含む、請求項１０ないし１６いずれかに記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光情報処理あるいは高速光通信の光源として利用される表面発光型半導体レーザ素子およびその製造方法に関する。
【背景技術】
【０００２】
近年、光通信や光記録等の技術分野において、表面発光型半導体レーザ（垂直共振器型面発光レーザ；Vertical-Cavity Surface-Emitting Laser diode  以下ＶＣＳＥＬという）への関心が高まっている。
【０００３】
ＶＣＳＥＬは、しきい値電流が低く消費電力が小さい、円形の光スポットが容易に得られる、ウエハ状態での評価や光源の二次元アレイ化が可能であるなど、優れた特徴を持つ。反面、低しきい値電流の理由ともなっている「活性領域の体積が小さい」という原理から、素子抵抗が数十から数百オームと、端面発光型半導体レーザ（数オーム）に比べ高い、素子単体で高い光出力（１０ｍＷ以上）を得るのが難しい、などのトレードオフもある。
【０００４】
光ファイバを用いた光通信は、これまで主に中長距離（数キロから数十キロメーター）のデータ伝送に用いられてきた。ここでは石英を材料とするシングルモード型光ファイバと、１．３１μｍ、あるいは１．５５μｍといった長波長帯に発振ピークを有するレーザが用いられてきた。これらは「ファイバ中の分散が少ない、あるいは伝送損失が極めて小さい」といった優れた特徴を有する光源だが、素子の温度制御が必要だったり、光ファイバとレーザの光軸合わせに手間がかかるなど、課題も多い。主に通信事業者が利用者となる関係で、一般消費者向け商品に比べ生産量が少ないこともあいまって、システム自体、高価格なものとなっている。
【０００５】
昨今、一般家庭でもＡＤＳＬやＣＡＴＶの普及によって、従来に比べ十から百倍にも達する大容量のデータ伝送が実現され、インターネットの利用は今後ますます増大するものと予想される。それに伴いさらに高速、大容量のデータ伝送に対する要求が高まり、いずれ多くの家庭に光ファイバが引き込まれる時代が到来することは間違いない。
【０００６】
しかし、中長距離の通信に用いられるシングルモード型光ファイバとＤＦＢレーザの組み合わせでは、例えば高々数から数十メーターの一般家庭−電柱間のデータ伝送に用いるのは不経済である。こういった短距離（数から数百メーター）通信にはマルチモード型シリカファイバ、あるいはプラスティック・オプティカル・ファイバ（ＰＯＦ）といった、コストの安い光ファイバを用いるのが経済的である。したがって、これらマルチモード型光ファイバに用いられる光源は、必然的に素子それ自体が安価であることの外、特別な光学系や駆動系を必要としないことなどが求められており、これらの要件を充たす面発光レーザは有力な選択肢のひとつとなっている。
【０００７】
ＶＣＳＥＬは、構造分類的に利得導波構造を有するイオン注入型と、屈折率導波構造を有する選択酸化型の２つに分けられる。しかし、今後光通信用途に高速応答性が求められるようになれば、この点で優位性を持つ後者が主流になるものと考えられる。選択酸化型VCSELは、活性領域近傍の半導体多層反射膜の一部を選択的に酸化することで屈折率導波路を構成するため、強い光閉じ込め効果を有し、高効率、低しきい値電流の良好な電気光学特性が得られる。しかも応答特性は、数ミリアンペア程度の低いバイアス電流でも変調帯域（３ｄＢダウン遮断周波数）が数ギガヘルツに達し、高速変調特性に優れている。
【０００８】
ところで、屋内のネットワークであるローカルエリアネットワーク（ＬＡＮ）において、そのデータ伝送速度は十メガビット毎秒に始まり百メガビット毎秒へと進展した。最近では一ギガビット毎秒のものが登場し始めているものの、近い将来十ギガビット毎秒へと発展することは間違いない。一ギガビット毎秒まではツイストペアケーブルを使った電気配線でも対応できたが、これ以上はノイズ耐性の観点から限界と考えられており、その後は光配線にとって代わられるものと思われる。
【０００９】
十ギガビット毎秒のイーサネット(登録商標)に用いられる光配線の光源に、ＶＣＳＥＬを採用する動きが活発化しており、開発も進められている。上述のように数ギガヘルツ程度の変調は現状でも問題ないが、さらに応答特性を十ギガヘルツ超にまで引き上げようとした場合、なんらかの施策が必要である。
【００１０】
半導体レーザの変調帯域についてはその理論的な検討が、例えば非特許文献１に詳解されている。変調帯域向上の目安となる緩和振動周波数（ｆｒ）は、レート方程式より次式（１）で導かれることが示されている。
【００１１】
【数１】
2005158922.tif 000003
【００１２】
ここで、ξは光閉じ込め係数、Ｇ’は微分利得係数、Ｐoutは光出力、ηdは外部微分量子効率、Ｖｍは共振器のモード体積である。すなわちｆｒは、光出力の平方根に比例して増大することがわかるから、応答特性を向上させる目的で注入電流量（バイアス電流）を増大させ、光出力を増加させる方法がしばしばとられる。
【００１３】
しかしながら、注入電流量を増大させると発光領域での電流密度（単位面積当たりの電流量）が増え、素子の寿命特性に悪影響を及ぼすことが知られている。これを避けるには電流狭窄部の径を広げ、実効的な電流密度を低減する方法が考えられるが、上述の表式からもわかるとおり、共振器のモード体積Ｖｍも増え、実質的に応答特性を向上させたことにならない。
【００１４】
また、別の観点から光出力の増大はアイセーフと呼ばれる安全基準を超えてしまうおそれがある。レーザ製品の安全基準を定めたＪＩＳ Ｃ ６８０２規格では、８５０ｎｍ帯のレーザに関し、クラス１（３万秒間（約８時間）光線を目に入れても安全なレベル）を光出力０．７８ｍＷ以下と定めている。これを超える可能性がある場合、光出力を監視・制限するためのモニタ素子や、漏れ光防止のための遮蔽板など、付加的な装置をシステムあるいはモジュールに組み入れる必要がある。
【００１５】
ここでｆｒを別の表式で表すと次のようになる。
【００１６】
【数２】
2005158922.tif 000004
【００１７】
【数３】
2005158922.tif 000005
【００１８】
ここで、Ｇ’は微分利得係数、τｐは光子寿命、ξは光閉じ込め係数、Ｓ0は注入電流Ｉ０における光子密度の定常解である。これにより同一の注入電流量でもしきい値電流Ｉthを低下させれば実質的に応答特性が向上することがわかる。
【００１９】
そこで発光領域の径を狭め（活性領域の体積を減少させ）、低しきい値化を図り、注入電流量を減らしつつfrを増大させる方法が考えられる。
【００２０】
ところで、変調帯域を表す指標である３ｄＢダウン遮断周波数（ｆ3dB）は、誘導性リアクタンスが無視できる場合、次式で表される。
【００２１】
【数４】
2005158922.tif 000006
【００２２】
すなわち応答特性はＣＲ時定数に依存する。発光領域の径を狭めると素子抵抗が増大することは避けられないから、結局遮断周波数が低下し、応答特性の改善分を相殺してしまう。また、素子抵抗の増大はドライバーとのインピーダンスマッチングの点でも好ましくない。
【００２３】
このような問題意識の下、著者らは、応答特性の向上とアイセーフ安全基準のクリアという、現状の技術では両立が難しいＶＣＳＥＬを実現する方法を検討した。その結果、発光領域の径を変化させずにしきい値電流を下げる施策が有効、との結論に至った。このような施策として考え得る唯一の方法は、光出力が取り出せる限界まで、共振器の反射率を上げることである。
【００２４】
分布ブラッグ反射（Distributed Bragg Reflector）ミラーを使用するＶＣＳＥＬにおいて、共振器の反射率を向上させるには、ミラーを構成する異なる屈折率を有する材料間の屈折率差を広げる方法と、ミラーの周期数を増やす方法の2つが考えられる。
【００２５】
一方、特許文献１は、可視光を出射するためのＶＣＳＥＬに関し、第２のミラー層（上部ミラー）には２つの構造体を用いている。すなわち、第２のミラーがＡｌＡｓ／ＡｌＧａＡｓまたはＩｎＡｌＰ／ＩｎＡｌＧａＰを組とする複数組の半導体層から構成されると抵抗が高くなってしまう。これを回避するため、より少ない半導体層とその上に誘電体層とを積み重ねることで、抵抗を減少させようとするものである。この場合、電極のコンタクトは、半導体層と誘電体層との境界に設けられる。
【００２６】
【特許文献１】米国特許第５，４２８，６３４号明細書
【非特許文献１】伊賀健一編著、「半導体レーザ」、オーム出版、１９９０年
【発明の開示】
【発明が解決しようとする課題】
【００２７】
通常ＶＣＳＥＬにおいては、室温でのレーザ発振を得るため反射率９９％以上のミラーが使用される。設計上このような素子を得ることはさほど難しくないが、実際には材料の組成や膜厚の制御性との関係でズレが生じ、現実の共振器の反射率が設計値どおりになることは珍しい。仮に反射率が低過ぎて９９％以下であれば容易にレーザ発振が得られないし、例えば９９．９％を超えるような高い反射率になれば、極端に低い光出力、あるいは最悪の場合発振しないといった結果を招く恐れがある。
【００２８】
このようにＶＣＳＥＬを構成する共振器の反射率を一意的に定めるのは容易ではなく、「光出力が取り出せる限界まで、共振器の反射率を上げること」を、ただ一度の反射膜形成工程で達成するのは困難である。
【００２９】
つまり、従来のＶＣＳＥＬ構造あるいはＶＣＳＥＬの製造方法においては、所望の反射率を得たくても、実際の反射率は素子が完成してからでないと判明しないか、あるいはその場観察でおおよその値を知り、その結果を製造工程にフィードバックして周期数を調整するしか方法がなかった。
【００３０】
また、上記特許文献１に示すＶＣＳＥＬにおいても、ミラーの反射率の微細なコントロールを行うことに関しては何ら示唆されていない。
【００３１】
そこで本発明の目的は、上記従来の課題を解決し、その場観察といった手間のかかる工程を経ることなく、所望の共振器の反射率を得るためのＶＣＳＥＬ構造とその製造方法を提供することにある。
さらに本発明の他の目的は、反射率の調整を行うと同時にレーザ光のモードの安定性を改善するＶＣＳＥＬの構造を提供する。
【課題を解決するための手段】
【００３２】
本発明に係る表面発光型半導体レーザ素子は、基板と、基板上に形成された第１の反射層と、第１の反射層上に形成された活性領域と、活性領域上に形成された第２の反射層と、出射領域を規定する開口を含み、該開口によって第２の反射層の最上層が露出されるように第２の反射層上に形成された電極と、開口を覆うように電極上に形成された第３の反射層とを含み、第３の反射層は、少なくとも開口内において第２の反射層の最上層と接触する導電性膜を含むものである。
【００３３】
本発明に係る表面発光型半導体レーザ素子の製造方法は、基板上に、第１の半導体多層反射膜、第２の半導体多層反射膜、第１、第２の半導体多層反射膜の間の活性領域および第１および第２の半導体多層反射膜の間の少なくとも１つの電流狭窄層を形成する第１のステップと、活性領域に電流を注入するための電極を形成する第２のステップと、電極から電流を注入して素子の動作特性を確認する第３のステップと、素子の動作確認後に、第２の半導体多層反射膜上に付加反射膜を形成する第４のステップとを含む。
【発明の効果】
【００３４】
本発明によれば、活性領域を挟んだ第１および第２の反射層に加え、第２の反射層上に第３の反射層を形成するようにしたので、出射領域側の共振器の反射率を所望の値まで高めることが可能となる。また、スロープ効率の低下から注入電流量あたりの光出力は低下するものの、発振しきい値も下がるため、同じ注入量でありながら元の反射率のときに比べ応答特性を向上させることができる。
【００３５】
また、電流密度はあまり変わらないから、素子の寿命特性への影響もなく、さらに反射率が高まることで戻り光に対してもその影響を受けにくくなり、耐雑音特性を向上することができる。
【００３６】
さらに、素子自体の最大光出力がアイセーフ安全基準を下回るよう反射率を調整すれば、この基準を満足するために用いられているモニタリング素子や遮蔽板も不要となる。
【００３７】
また、電流狭窄層の形成に選択酸化技術を用いることで、微分量子効率の極端な低下を避け、安定した発振特性を得ることができる。さらに、電流狭窄層の導電性領域の径（実質的には円形状の直径）よりも電極の径（実質的には円形状の直径）を小さくすることで、マルチモードの高次モードを抑制しシングルモードを得ることも可能である。
【００３８】
さらに第３の反射層の導電性膜を第２の反射層の最上層と電気的に接触させることで、導電性膜はコンタクト電極の一部として利用することができ、これにより発光領域に対して垂直に電流を注入することができるため、発光効率の向上を図ることができる。
【００３９】
さらに、第３の反射層を少なくとも一層の導電性膜を含む多層膜とすることで、第３の反射層をコンタクト電極の一部として利用するとともに、プロセス前後のパッシベーション膜として使用することができる。
【００４０】
このように本発明によれば、第２の反射層上に第３の反射層を形成して共振器の反射率の微小な調整を可能にしたので、極端に低い光出力、あるいは発振しないといった結果を回避し、所望の安定したレーザ出力を得ることができるとともに、アイセーフ安全基準を満足し、かつ十ギガヘルツを超える変調特性を示す素子を高い再現性で安定的に得ることができる。
【発明を実施するための最良の形態】
【００４１】
以下、本発明を実施するための最良の形態について図面を参照して説明する。本実施の形態に係る表面発光型半導体レーザ素子は、好ましくは半導体基板上にメサ（またはポスト）を形成し、選択酸化技術により電流狭窄層をメサ内に形成し、メサの頂面からレーザ光を出射するものである。
【００４２】
図１は、本発明の第１の実施の形態に係るＶＣＳＥＬの構成を示す図であり、同図（ａ）はその断面図、同図（ｂ）は模式的な斜視図である。図１に示すように、表面発光型半導体レーザ１００は、半導体基板１上に、下部多層反射膜２、コンタクト層３、スペーサ層４、活性層５、ＡｌＡｓ層６、上部多層反射膜７を積層する。ＡｌＡｓ層６は、その周縁部において酸化された酸化領域６ａを含み、電流狭窄層として機能する。上部多層反射膜７は、その最上層にｐ型のコンタクト層７ａを含み、コンタクト層７ａからスペーサ層４に至るまで円柱状のメサ（あるいはポスト構造）１０１が形成される。メサ１０１の側壁および周縁部は絶縁膜８によって覆われている。
【００４３】
絶縁膜８の頂部にはコンタクトホール（開口）８ｂが形成され、その開口８ｂ内に位置決めされたドーナツ形状のｐ側の頂部電極９が形成されている。頂部電極９の中央の開口９ａは、メサ１００から出射されるレーザ光の出射領域を規定する。頂部電極９は、コンタクト層７ａに電気的に接続され、そこからレーザ発振に必要な電流を注入する。なお、頂部電極９は、ここには図示されない電極パッドにまで配線が延在されている。
【００４４】
さらに、頂部電極９の開口９ａを覆うように、頂部電極９の上部に円形状の付加反射膜１０が形成されている。ｎ側の底部電極１１は、メサ１０１の底部において、絶縁膜８に形成されたコンタクトホール（開口）８ａを介してコンタクト層３に電気的に接続されている。
【００４５】
酸化領域６ａにより囲まれた内側部分は、基板主面に水平な平面内において本素子の発光領域に相当し、頂部電極９の開口部を覆う付加反射膜１０は、基板主面に垂直な方向に対し少なくともこの発光領域の一部と重なるように形成されている。付加反射膜１０の材質は導電性膜からなる多層膜であり、活性層から放出されたレーザ光の一部を反射し、その残りが付加反射膜１０を透過して素子外部へ放射される。
【００４６】
このような構造とすることで、付加反射膜１０を形成する前の段階で素子としての動作確認、および特性評価が可能である。その結果を見た上で、付加反射膜１０の材質と膜厚、並びに層数を適宜選択し、最終的な反射率調整、あるいは最大光出力をどの程度まで低下させるか判断できる。
【００４７】
また、付加反射膜１０が少なくともコンタクト層７ａ（上部多層反射膜７の最上層）と電気的に接触する導電性膜を含む多層膜とすることにより、円環状の頂部電極９の開口９ａで規定される内側部分でも導電層と半導体層との接触が形成されることになる。付加反射膜１０と上部多層反射膜７との接触はオーミックコンタクトであることが望ましいが、たとえショットキーコンタクトであったとしても、頂部電極９と付加反射膜１０とが電気的に接続していれば、両者は同電位となって、活性層への均一な電流注入に寄与する。これにより素子に対して効率の良い電流注入が行われ、素子特性の向上に繋がる。
【００４８】
図２は、本発明の第２の実施の形態に係るＶＣＳＥＬの構成を示す図であり、同図（ａ）はその断面図、同図（ｂ）は模式的な斜視図である。第２の実施の形態に係る表面発光型半導体レーザ１１０は、半導体基板２１上に、下部多層反射膜２２、Ａｌ0.98Ｇａ0.02Ａｓ層２４およびその周縁の酸化領域２４ｂ、スペーサ層２５、活性層２６、上部多層反射膜２７、層間絶縁膜２８、ｐ側の上部電極２９、付加反射膜３０、および半導体基板の裏面に形成されるｎ側の裏面電極３１とを含んで構成される。
【００４９】
上部多層反射膜２７から酸化領域２４ｂ（電流狭窄層）に至るまで角柱状のメサまたはポスト１１１が形成され、メサ１１１の側壁および底部は層間絶縁膜２８によって覆われている。上部多層反射膜２７の上面には、層間絶縁膜２８の頂部に形成されたコンタクトホール２８ａを介して、酸化領域２４ａとその内側に酸化されずに残ったＡｌ0.98Ｇａ0.02Ａｓ層２４とで構成される電流狭窄領域に対し、電流を注入をするための環状の上部電極２９が形成される。さらにこの上部電極２９の開口部２９ａを覆うように付加反射膜３０が形成されている。
【００５０】
酸化領域２４ａにより囲まれた内側部分は、基板主面に水平な平面内において本素子の発光領域に相当し、上部電極２９の開口部２９ａを覆う付加反射膜３０は、基板主面に垂直な方向に対し少なくともこの発光領域の一部と重なるよう形成されている。付加反射膜３０は少なくとも一層の導電性膜を含む多層膜であり、活性層から放出されたレーザ光の一部を反射し、その残りが付加反射膜３０を透過して素子外部へ放射される。
【００５１】
このような構造では、付加反射膜３０を形成する前の段階で素子としての動作確認、および素子特性の評価が可能である。その結果を見た上で、付加反射膜３０の材質と膜厚、並びに層数を適宜選択し、最終的な反射率調整、あるいは最大光出力をどこまで低下させるか判断できる。
【００５２】
また、付加反射膜３０の最下層を導電性膜とすれば、環状の上部電極２９の開口２９ａで規定される内側部分でも導電層と半導体層との接触が形成される。上部電極２９と付加反射膜３０とが電気的に接続していれば、両者は同電位となり、活性層への均一な電流注入に寄与する。これにより素子に対して効率の良い電流注入が行われ、素子特性の向上に繋がる。
【００５３】
加えて最下層を除いては誘電体膜を用いることが可能であり、プロセス前後のパッシベーション膜として利用可能である。
【００５４】
さらに、電流狭窄領域のＡｌ0.98Ｇａ0.02Ａｓ層２４の大きさ（図示の場合にはメサ１１１が矩形状であるためそれに応じた矩形状の径）よりも上部電極の開口部２９ａの径を小さくすることで、マルチモードの高次モードを抑制しシングルモードを得ることも可能である。メサ１１１が円柱状の場合には、Ａｌ0.98Ｇａ0.02Ａｓ層２４もそれに応じて円形状であり、上部電極２９の開口部２９ａも円形状に形成される。そして、開口部２９ａの径をＡｌ0.98Ｇａ0.02Ａｓ層２４よりも小さくすることで高次モードを抑制することが可能である。
【００５５】
図３は、付加反射膜を設けたときの光出力の作用を説明する図である。図３(ａ)は、付加反射膜が形成されていない従来型のＶＣＳＥＬについての出力特性を示し、図３（ｂ）は付加反射膜が形成された本実施の形態に係るＶＣＳＥＬの出力特性を示している。縦軸は光出力（ｍＷ）、横軸は注入電流値（ｍＡ）である。図３（ｃ）は付加反射膜が形成されていない場合と形成された場合とで、同一電流注入時の周波数応答特性を比較したものである。縦軸は信号強度（ｄＢ），横軸は周波数（ＧＨｚ）である。
【００５６】
図３(ａ)において、Ａはアイセーフ基準の光出力、Ｂは一定レベルの変調特性を得るのに必要な注入電流量Ｄをに対応する光出力、Ｃはしきい値電流値である。また、図３（ｂ）において、Ｂ’は付加反射膜なしの場合に必要な注入電流値Ｄに対応する、付加反射膜がある場合の光出力、Ｃ’は付加反射膜なしの場合に比比べ低下した、付加反射膜ありの場合のしきい値電流値である。なお、図３（ｂ）の破線は、図３(ａ)に示す付加反射膜のない従来型のものである。
【００５７】
このように付加反射膜を設け、上部多層反射膜の反射率を増加させることで、容易に光出力の最大値をアイセーフ基準以下に抑制することができるとともに、レーザ素子のしきい値電流値を低減することができる。その結果、図３（ｃ）に示すように、同一電流による駆動を行った場合に、付加反射膜を設けたときの遮断周波数が大きくなり、駆動電流値を増加させることなく、変調帯域を広げることができる。
【００５８】
次に、図面を参照しながら上記第１、第２の実施の形態に係るＶＣＳＥＬについてさらに詳しく説明する。図４（ａ）ないし（ｃ）は、図１に示すＶＣＳＥＬの製造工程を詳しく説明するための工程断面図である。図４（ａ）に示すように、有機金属気相成長（ＭＯＣＶＤ）法により、半絶縁性ＧａＡｓ基板１の（１００）面上に、アンドープのＡｌ0.8Ｇａ0.2Ａｓ層とアンドープのＡｌ0.1Ｇａ0.9Ａｓ層との複数層積層体よりなる下部多層反射膜２と、ｎ型のＧａＩｎＰよりなるコンタクト層３と、アンドープのＡｌ0.4Ｇａ0.6Ａｓ層よりなるスペーサ層４と、アンドープのＡｌ0.2Ｇａ0.8Ａｓ層よりなる障壁層とアンドープのＧａＡｓ層よりなる量子井戸層との積層体よりなる活性層５と、ｐ型のＡｌＡｓ層６と、p型のＡｌ0.8Ｇａ0.2Ａｓ層とｐ型のＡｌ0.1Ｇａ0.9Ａｓ層との複数層積層体よりなる上部多層反射膜７とを、順次積層する。
【００５９】
下部多層反射膜２は、アンドープのＡｌ0.8Ｇａ0.2Ａｓ層とアンドープのＡｌ0.1Ｇａ0.9Ａｓ層との複数層積層体よりなるが、各層の厚さはλ／４ｎｒ（但し、λは発振波長、ｎｒは媒質中の光学屈折率）に相当し、アルミニウム組成比の異なる２層を交互に３６．５周期積層してある。
【００６０】
ｎ型のＧａＩｎＰよりなるコンタクト層３は、後述するｎ側電極１１とコンタクトを取るため挿入されており、膜厚は１０ないし２０ｎｍで、下部多層反射膜２の一部を構成する。従って、上述の下部多層反射膜２のうちの０．５周期はコンタクト層３が占める。ｎ型不純物としてシリコンをドーピングした後のキャリア濃度は、３×１０１８ｃｍ-3である。
【００６１】
活性層５は、アンドープのＧａＡｓ層よりなる厚さ８ｎｍの量子井戸活性層とアンドープのＡｌ0.2Ｇａ0.8Ａｓ層よりなる厚さ５ｎｍの障壁層とを交互に積層した（但し、外層は障壁層）積層体が、アンドープのＡｌ0.4Ｇａ0.6Ａｓ層よりなるスペーサ層４の中央部に配置され、量子井戸活性層と障壁層とを含むスペーサ層の膜厚がλ／ｎｒの整数倍となるよう設計されている。このような構成の活性層５から波長８５０ｎｍの放射光を得る。
【００６２】
上部多層反射膜７は、p型のＡｌ0.8Ｇａ0.2Ａｓ層とp型のＡｌ0.1Ｇａ0.9Ａｓ層との複数層積層体よりなる複数積層体である。各層の厚さは下部多層反射膜２と同様にλ／４ｎｒであり、アルミニウム組成比の異なる２層を交互に２２周期積層してあるが、この周期数は下方に設けたＡｌＡｓ層６、および後述する最上層に設けたＧａＡｓ層を加えた数である。ただし、ＡｌＡｓ層６に関しては膜厚λ／４ｎｒを構成する材料がすべてＡｌＡｓからなる必然性はなく、反対にＡｌＡｓ層が必要以上に厚いと光学的散乱損失が増えるといった問題を生じる場合もあるので、ここではＡｌＡｓ層６は厚さ３０ｎｍとして、残りの部分はＡｌ0.9Ｇａ0.1Ａｓとした。p型不純物として炭素をドーピングした後のキャリア濃度は４×１０18ｃｍ-3である。
【００６３】
上部多層反射膜７の周期数（層数）を下部多層反射膜２のそれよりも少なくしてある理由は、反射率に差を設けて発振光を基板上面より取り出すためである。また、詳しくは述べないが、素子の直列抵抗を下げるため、上部多層反射膜７中には、Ａｌ0.8Ｇａ0.2Ａｓの層とＡｌ0.1Ｇａ0.9Ａｓの層との間に、その中間のアルミニウム組成比を有する中間層を介在させることができる。
【００６４】
上部多層反射膜７の最上層は、厚さ２０ｎｍのp型ＧａＡｓ層として、後述するp側電極９とコンタクト性の向上を図った。p型不純物として亜鉛をドーピングした後のキャリア濃度は１×１０19ｃｍ-3である。
【００６５】
次に、レーザ基板を成長室から取り出し、基板上にフォトレジスト工程によりＳｉＯ２のマスクパターンを形成する。ＳｉＯ２をマスクにして、図４（ｂ）に示すように、円柱状のポストまたはメサ１０１を形成するためのエッチング加工をする。上部多層反射膜７、ＡｌＡｓ層６、活性層を含むスペーサ層４の異方性エッチングが行われるが、エッチャントは、例えば、硫酸過酸化水素水溶液を用いて行われる。このとき、ＡｌＧａＡｓとＧａＩｎＰとのエッチングの選択比は１０倍以上となる。このエッチングの選択比を利用して、ＧａＩｎＰ層３に到達すると一意的にエッチングを止めることができる。つまり、急激にエッチングレートが低下するためである。これによりメサ（ポスト）側面にスペーサ層４の上方に位置するＡｌＡｓ層６が露出される。ＡｌＡｓ層６は、後段の酸化工程において変成し、その周縁部に酸化領域６ａが形成され、電流狭窄部兼光閉じ込め領域となる。
【００６６】
ここでレーザ基板を、窒素をキャリアガス（流量：２リットル／分）とする３５０℃の水蒸気雰囲気に３０分間晒す。上部多層反射膜７の一部を構成するＡｌＡｓ層６は、同じくその一部を構成するＡｌ0.8Ｇａ0.2Ａｓ層やＡｌ0.1Ｇａ0.9Ａｓ層に比べ著しく酸化速度が速い。図４（ｂ）に示すように、ポスト１０１内の一部である活性層５の直上部分のＡｌＡｓ層６が、ポストの側面から酸化を開始され、最終的にポスト形状を反映した酸化領域６ａが形成される。酸化領域６ａは、導電性が低下し電流狭窄部となるが、同時に周囲の半導体層に比べ光学屈折率が半分程度（〜１．６）である関係から、光閉じ込め領域としても機能する。酸化されずに残った非酸化領域は電流注入部となる。
【００６７】
その後、露出したポスト側面を含む基板上面に絶縁膜を着膜し、ポスト底部および頂部にコンタクトホール８ａ、８ｂを形成して層間絶縁膜８とする。
【００６８】
つづいて、図１(ａ)に示すように、コンタクトホール８ａを介してＧａＩｎＰよりなるコンタクト層３と電気的な接触を得るようポスト底部にｎ側電極１１が形成され。また、上部多層反射膜７の最上層に形成されたｐ型ＧａＡｓ層と電気的な接触を得るようポスト頂部にp側電極９がパターン形成される。ｐ側電極９については、中央部に光出射のための開口９ａが形成される。なお、図示しないが、ｐ側電極９には実装時のための引き出し線を設けてある。
【００６９】
この段階で素子の動作確認が可能であり、頂部電極９および底部電極１１からの電流注入によって素子の発振しきい値電流や最大光出力を計測する。このデータを元に、図４（ｃ）に示すように、スズをドープした酸化インジウム（ＩＴＯ）層とアルミニウムをドープした酸化亜鉛（ＺｎＯ）層とを交互に重ねた複数層積層体よりなる多層膜を堆積させ、リフトオフ法を用いて上記ポスト頂部の基板平面中央付近に付加反射膜１０を形成する。各層の厚さは下部多層反射膜２同様ｌ/４ｎｒであり、光出射のためp側電極９の中央部に設けられた開口９ａを覆うよう着膜する。
【００７０】
ＩＴＯの屈折率は２．２、ＺｎＯの屈折率は１．８程度であるから、屈折率差はさほどないが、付加反射膜１０の役割は最終的な反射率調整に過ぎないから、多くの場合５周期から１０周期程度で機能を果たすことになる。例えば、上部多層反射膜７の反射率が０．９９（発振されるレーザ光の波長に関して）であったものを、付加反射膜１０を設けることにより０．９９５に微調整することが可能である。これにより、共振器の反射率がコントロールされ、しきい値電流値を低減し、アイセーフ基準を満足するＶＣＳＥＬ１００を得ることができる。
【００７１】
本構造ではｎ側電極とコンタクトする半導体（ＧａＩｎＰ）層をコンタクト層３としており、上下の多層反射膜より構成される共振器の内側にコンタクト層が形成されていることから、イントラキャビティ構造と呼ばれる。なお、下部多層反射膜２は電流経路となっておらず、頂部電極９とコンタクト層３との間でキャリアの流れが生ずる。
【００７２】
コンタクト層３の材料としては、半導体エピタキシャル成長を前提としていることからＧａＡｓ基板に格子整合する半導体材料が要求され、また、この層で一意的にエッチングを停止させる機能を併せ持たせるため、ここではＧａＩｎＰを用いた。ＧａＡｓに格子整合させるだけであれば、アルミニウムを含むＡｌＧａＩｎＰとしても良いが、ＧａＩｎＰは酸化しやすいアルミニウムを全く含まないため熱的に安定で、オーミックコンタクトが取り易いという特質を有する。
【００７３】
また、本構造ではエピタキシャル成長を上部多層反射膜７まで1回成長で行った後、底部電極１１を形成するため少なくともコンタクト層３が露出するまでその上層（上部多層反射膜７、ＡｌＡｓ層６、活性層５、スペーサ層４）を、発光領域となる部分を残してエッチング除去する必要がある。この時、上層を構成する材料系（ＧａＡｓ/ＡｌＧａＡｓ系）とＧａＩｎＰよりなるコンタクト層３との間では、エッチング選択比が優に１：１０を超える選択的なエッチングが可能だから、容易に精度よくコンタクト層３の表面を露出させることができる。
【００７４】
活性層５の近傍で、基板垂直方向に配置されたＧａＩｎＰよりなるコンタクト層３は、発振波長が７００ｎｍよりも長いレーザ光に対しては透明であることから、これらの波長域では不要な吸収がなく、この点でも最適な材料選択となる。
【００７５】
図５（ａ）ないし（ｃ）は、図２に示す第２の実施形態に係るＶＣＳＥＬの製造工程を詳しく説明するための工程断面図である。図５（ａ）に示すように、有機金属気相成長（ＭＯＣＶＤ）法により、ＧａＡｓ基板２１の（１００）面上に、ｎ型のＡｌ0.8Ｇａ0.2Ａｓ層とｎ型のＡｌ0.1Ｇａ0.9Ａｓ層との複数層積層体よりなる下部多層反射膜２２と、ｎ型のＡｌ0.98Ｇａ0.02Ａｓ層２４と、アンドープのＡｌ0.4Ｇａ0.6Ａｓ層よりなるスペーサ層２５と、アンドープのＡｌ0.2Ｇａ0.8Ａｓ層よりなる障壁層とアンドープのＧａＡｓ層よりなる量子井戸層との積層体よりなる活性層２６と、p型のＡｌ0.8Ｇａ0.2Ａｓ層とｐ型のＡｌ0.1Ｇａ0.9Ａｓ層との複数積層体よりなる上部多層反射膜２７とを、順次積層する。以下、第１の実施例と同一部分は適宜説明を省略する。
【００７６】
下部多層反射膜２２は、ｎ型のＡｌ0.8Ｇａ0.2Ａｓ層とｎ型のＡｌ0.1Ｇａ0.9Ａｓ層との複数層積層体よりなるが、各層の厚さはλ／４ｎｒ（但し、λは発振波長、ｎｒは媒質中の光学屈折率）に相当し、アルミニウム組成比の異なる２層を交互に３６．５周期積層してある。この周期数は、最上層に設けたＡｌ0.98Ｇａ0.02Ａｓ層２４を加えた数である。ｎ型不純物としてシリコンをドーピングした後のキャリア濃度は５×１０18ｃｍ-3である。なお、ｎ型のｎ型のＡｌ0.98Ｇａ0.02Ａｓ層２４の膜厚３０ｎｍではλ／４ｎｒを構成できないから、残りの部分はＡｌ0.1Ｇａ0.9Ａｓとした。
【００７７】
p型の上部多層反射層２７は、ｐ型のＡｌ0.8Ｇａ0.2Ａｓ層とｐ型のＡｌ0.1Ｇａ0.9Ａｓ層との複数積層体よりなる。各層の厚さは、下部多層反射層２２と同様に、λ／４ｎｒであり、アルミニウム組成比の異なる２層を交互に１７周期積層してある。ｐ型不純物として炭素をドーピングした後のキャリア濃度は４×１０18ｃｍ-3である。
【００７８】
レーザ基板を成長室から取り出し、図５(ｂ)に示すように、積層体を角柱状のポストまたはメサ１１１に加工する。エッチング深さは、下部多層反射層２２の最上層を構成するＡｌ0.98Ｇａ0.02Ａｓ層２４の側面が少なくとも露出するまでとした。
【００７９】
つづいて、上部多層反射膜２７と電気的な接触を得るようポスト頂部に環状、若しくはコの字型の上部電極２９を形成する。環状、若しくはコの字型とする理由は、開口部よりレーザ光を取り出せるようにするためである。基板裏面には下部電極３１を形成する。
【００８０】
この段階で素子の動作確認が可能であり、上部電極２９おおび下部電極３１からの電流注入によって素子の発振しきい値電流や最大光出力を計測する。このデータを元に、続く工程での付加反射膜３０の設計仕様を決定する。
【００８１】
次に、上部電極２９に形成された開口部２９ａを覆うように、まずＩＴＯ層を形成し、続いてＴｉＯ２とＳｉＯ２層との複数層積層体よりなる多層膜を堆積させ、リフトオフ法を用いてポスト頂部の基板平面中央付近に付加反射膜３０を形成する。各層の厚さは下部多層反射膜２と同様にλ／４ｎｒであり、材料の異なる2層を交互に重ねる。付加反射膜３０は少なくとも発光領域の一部を覆っていれば良い。
【００８２】
ＴｉＯ２層とＳｉＯ２層との周期数については前述のとおり、発振しきい値電流や最大光出力を計測したデータに基づいて決定することになるが、ＴｉＯ２の屈折率は２．３、ＳｉＯ２の屈折率は１．５程度であるから両者の屈折率差は比較的大きく、かつ付加反射膜は追加的に反射率を向上させることのみを目的としているため、多くの場合１周期から５周期程度で機能を果たすことになる。これにより、図２に示す第２の実施の形態に係るＶＣＳＥＬを得ることができる。
【００８３】
第１の実施例においてはイントラキャビティ構造、第２の実施例においては基板裏面にｎ側の電極を設ける従来構造を示したが、これらは付加反射膜の構成と対になるものではなく、両者を入れ替えることも可能である。
【００８４】
また、第1の実施例においてはポスト部を円柱状、第２の実施例においてはポスト部を角柱状としたが、これらは付加反射膜の構成と対になるものではなく、且つ、形状自体は本発明の本質と無関係だから、発明の動作原理を逸脱しない範囲で適宜選択可能である。
【００８５】
第１および第２の実施例においては、いずれも活性層５を挟んで基板から遠い側をｐ型とし、近い側をｎ型としたが、これに限定されることなく、導電型を逆にすることも可能である。
【００８６】
さらに、第１および第２の実施例においては、酸化工程を経て電流狭窄兼光閉じ込め部となる層にＡｌＡｓ層、あるいはガリウムを少量含むＡｌ0.98Ｇａ0.02Ａｓ層を用いたが、この材料に限定されることなく、半導体基板に格子整合し、かつ周囲の半導体層よりも酸化速度が十分速い材料を用いれば良い。
【００８７】
また、電流狭窄層の挿入位置についても、第１の実施例ではスペーサ層の上方、第２の実施例ではスペーサ層の下方としたが、作製の容易さ、あるいは所望の特性から適宜選択すれば良く、少なくともいずれか一方に挿入されていることが望ましく、両方に挿入されても構わない。
【００８８】
第１および第２の実施例においては、付加反射膜を構成する材料として、ＩＴＯ／ＺｎＯ、あるいはＴｉＯ２／ＳｉＯ２（ＩＴＯ層を除く）の組み合わせを用いたが、本発明はこの材料に限定されるものではなく、例えば、導電性膜としてはこの他にＳｎＯ２、誘電体膜としてはこの他にＭｇＯ、Ａｌ２Ｏ３等の他の材料を用いることも可能である。
【００８９】
第１の実施例においては、頂部（ｐ側）電極９に形成された開口部９ａの径が電流狭窄部により囲まれた発光領域部よりも大きい場合について、第２の実施例においては、上部電極２９に形成された開口部２９ａの径が電流狭窄部により囲まれた発光領域部よりも小さい場合について述べたが、これらは付加反射膜の構成と対になるものではなく、両者を入れ替えることも可能である。
【００９０】
また、付加反射膜が基板主面に垂直な方向に対し、少なくともこの発光領域の一部と重なるようにすることが肝要で、発光領域の全体を覆っても良いし、中央付近、あるいは周縁付近の一部を覆うだけでも良い。
【００９１】
最後に、前記いずれの実施例も限定的に解釈されるべきものではなく、本発明の構成要件を満足する範囲内で他の方法によっても実現可能であることは言うまでもない。
【産業上の利用可能性】
【００９２】
本発明に係る表面発光型半導体レーザ素子は、半導体基板上に単一もしくは二次元アレイ上に配列され、光通信や光記録等の光源に利用することができる。
【図面の簡単な説明】
【００９３】
【図１】図１（ａ）は、本発明の第１の実施の形態に係る表面発光型半導体レーザの断面図、図１（ｂ）はその模式的な斜視図である。
【図２】図２（ａ）は、第２の実施の形態に係る表面発光型半導体レーザの断面図、図２（ｂ）はその模式的な斜視図である。
【図３】図３は付加反射膜を設けたときの光出力の作用を説明する図である。
【図４】図４(ａ)ないし（ｃ）は、第１の実施の形態に係る表面発光型半導体レーザの製造工程を説明するための工程断面図である。
【図５】図５(ａ)ないし（ｃ）は、第２の実施の形態に係る表面発光型半導体レーザの製造工程を説明するための工程断面図である。
【符号の説明】
【００９４】
１            半導体基板
２、２２      下部多層反射膜
３            コンタクト層（下部多層反射膜の一部）
４、２５      スペーサ層
５、２６      量子井戸層を含む活性層
６            ＡｌＡｓ層（上部多層反射膜の一部）
６ａ、２４ａ  酸化領域
７、２７      上部多層反射膜
８、２８      層間絶縁膜
８ａ、８ｂ    コンタクトホール
９、２９      頂部電極（上部電極）
１０、３０      付加反射膜
１１            底部電極
２１            ＧａＡｓ基板
２４            Ａｌ0.98Ｇａ0.02Ａｓ層（下部多層反射膜の一部）
３１            裏面電極
１０１、１１１    メサ（ポスト）
【図１】
2005158922.tif 000007
【図２】
2005158922.tif 000008
【図３】
2005158922.tif 000009
【図４】
2005158922.tif 000010
【図５】
2005158922.tif 000011