(57)【要約】      （修正有）【課題】Ｐｂを含むはんだでメッキされた狭ピッチリード付きの電子部品を実装する場合でも、電子部品のリードのはんだ付け強度の低下及び電子部品のリードの引き剥がれを防止する。【解決手段】  メタルマスクの開口部の少なくとも１つは、開口部に対応するランド１４の面積よりも大きくされ、開口部の面積を調整することで、リードをランド１４にはんだ付けするはんだ総量に対する、リードから溶出するＰｂの割合を所定範囲に調整する。【選択図】図１
2005354096.tif 000002
【特許請求の範囲】
【請求項１】
Ｐｂを含むはんだでメッキされた狭ピッチリード付きの電子部品の各リードを、前記各リードに対応する配列パターンで各ランドが形成されたプリント配線基板の前記各ランドにはんだ付けするための電子部品の実装方法であって、
前記各ランドに対応する配列パターンで各開口部が形成されたメタルマスクを、前記各開口部が前記各ランド上にそれぞれ位置するように前記プリント配線基板上に配置するステップと、
前記開口部にはんだペーストを充填するステップと、
前記メタルマスクを取り除くステップと、
前記各リードが前記はんだペーストにそれぞれ載るように前記電子部品を前記プリント配線基板上に搭載するステップと、
前記はんだペーストのリフローにより前記各ランドに前記各リードをそれぞれはんだ付けするステップとを有し、
前記メタルマスクの前記開口部の少なくとも１つは、該開口部に対応する前記ランドの面積よりも大きくされ、
前記開口部の面積を調整することで、前記リードを前記ランドにはんだ付けするはんだ総量に対する、前記リードから溶出するＰｂの割合を所定範囲に調整する電子部品の実装方法。
【請求項２】
前記電子部品のコーナー部近傍の端部に位置する前記リードがはんだ付けされる前記ランドに対応する前記開口部の面積が、該ランドの面積よりも大きくされた前記メタルマスクを使用する請求項１に記載の電子部品の実装方法。
【請求項３】
１つの前記電子部品の複数の前記リードがはんだ付けされる複数の前記ランドの少なくとも１つの面積が、他の前記ランドの面積よりも大きくされた前記プリント配線基板を使用する請求項１または２に記載の電子部品の実装方法。
【請求項４】
前記はんだペーストとして、Ｐｂを含まないＳｎ−Ｚｎ系のはんだを使用する請求項１から３のいずれか１項記載の電子部品の実装方法。
【請求項５】
前記電子部品は、ＱＦＰである請求項１から４のいずれか１項記載の電子部品の実装方法。
【請求項６】
前記電子部品は、ＳＯＰである請求項１から４のいずれか１項記載の電子部品の実装方法。
【請求項７】
Ｐｂを含むはんだでメッキされた狭ピッチリード付きの電子部品の各リードが、前記各リードに対応する配列パターンで各ランドが形成されたプリント配線基板の前記各ランドにはんだ付けされた実装構造体の製造方法であって、
前記各ランドに対応する配列パターンで各開口部が形成され、前記リードを前記ランドにはんだ付けするはんだ総量に対する、前記リードから溶出するＰｂの割合を調整するために、前記はんだ総量を調整するメタルマスクを、前記各開口部が前記各ランド上にそれぞれ位置するように前記プリント配線基板上に配置するステップと、
前記開口部にはんだペーストを充填するステップと、
前記メタルマスクを取り除くステップと、
前記各リードが前記はんだペーストにそれぞれ載るように前記電子部品を前記プリント配線基板上に搭載するステップと、
前記はんだペーストのリフローにより前記各ランドに前記各リードをそれぞれはんだ付けするステップとを有し、
前記メタルマスクの前記開口部の少なくとも１つは、該開口部に対応する前記ランドの面積よりも大きくされている、実装構造体の製造方法。
【請求項８】
前記はんだペーストとして、Ｐｂを含まないＳｎ−Ｚｎ系のはんだを使用する請求項７に記載の実装構造体の製造方法。
【請求項９】
前記電子部品は、ＱＦＰである請求項７または８に記載の実装構造体の製造方法。
【請求項１０】
前記電子部品は、ＳＯＰである請求項７または８に記載の実装構造体の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、各種の電子部品をはんだ付けによりプリント配線基板（以下、ＰＣＢ）に実装するための電子部品の実装方法に関し、特に、リフロー式はんだ付け方法を用いてＰＣＢに電子部品を実装するための電子部品の実装方法および実装構造体の製造方法に関する。
【背景技術】
【０００２】
従来から、電子部品をプリント配線基板（Printed Circuit Board：以下ＰＣＢと略す。）に実装するためにはんだ付けが用いられている。このように、電子部品をはんだを用いて実装するための電子部品の実装方法の一例を図２を参照して以下に説明する。ここでは、ＰＣＢの両面をそれぞれリフローによりはんだ付けを行う両面リフローの場合を用いて説明する。
【０００３】
先ず、ＰＣＢのランド部分だけ孔のあいたメタルマスクを用いてはんだペーストのランドへの印刷を行う（ステップ１０１）。次に、印刷したはんだペーストの上にチップ部品、ＱＦＰ（Quad Flat Package）、ＳＯＰ（Small Outline Package）等の表面実装部品を搭載する（ステップ１０２）。そして、表面実装部品を搭載したＰＣＢを、高温のリフロー炉内を通過させることによりはんだペーストを融解させて表面実装部品の電極とＰＣＢのランドとのはんだ付けを行う（ステップ１０３）。ここまでの工程によりＰＣＢの片面の実装が終了するため、ＰＣＢを反転して未だ部品の実装が行われていない面を上に向ける（ステップ１０４）。
【０００４】
次に、ステップ１０１、１０２と同様の工程によりはんだペーストの印刷（ステップ１０５）、部品の搭載（ステップ１０６）を行った後に、リードを有する部品のスルーホール（Ｔ／Ｈ）への挿入を行う（ステップ１０７）。そして、ステップ１０３の工程と同様にしてＰＣＢをリフロー炉内を通過させて部品のはんだ付けを行う（ステップ１０８）。最後に、リフロー炉の高温に耐えることができない部品を手はんだ付けして電子部品のＰＣＢへの実装が終了する（ステップ１０９）。
【０００５】
図３は、はんだペースト印刷工程の概要を示す図である。図３（ａ）に示すように、ＰＣＢ１５の上には、ＰＣＢ１５のランド１４に対応する位置に、ランド１４と同寸大となるように予め設けられた開口部１２を有するメタルマスク１３が施されている。この工程では、メタルマスク１３上ではんだ１１を印刷スキージ１０により回転、移動させる。すると、図３（ｂ）に示すように、メタルマスク１３の開口部１２には、はんだ１１が充填される。図３（ｃ）に示すように、はんだ１１が充填された後、メタルマスク１３は、ＰＣＢ１５から取り除かれる。
【０００６】
図４は、ＱＦＰが実装されるＰＣＢの構造を示す斜視図であり、図５は、そのＰＣＢの上面図である。図４に示すように、ＱＦＰチップ１は、狭ピッチリード付きの電子部品であり、ＱＦＰチップ１の各リード２に対応する位置にはランド１４がそれぞれ設けられている。また、ＰＣＢ１５の各ランド１４上には、それぞれはんだ１１が塗布されており、そのうえに、ＱＦＰチップ１の各リード２が搭載される。また、図５に示すように、ランド１４の面積とメタルマスクの開口面積は同じになっている。
【０００７】
上記で説明した従来の電子部品の実装方法では、はんだ１１としてＳｎ（すず）−Ｐｂ（鉛）系はんだが一般的に使用されてきた。しかし、このＳｎ−Ｐｂ系はんだには毒性を有する重金属であるＰｂが含まれているため、使用後の電子機器が適切に廃棄されない場合には、地球環境に悪影響を及ぼすという問題を有していた。そのため、近年では、このような問題を解決して環境汚染を未然に防ぐためにＰｂを含まないＰｂフリーはんだの使用が望まれている。
【０００８】
このＰｂフリーはんだとしては、Ｓｎ−Ａｇ（銀）系はんだが広く知られている。このＳｎ−Ａｇ系はんだはＡｇの特性が安定しているため、Ｓｎ−Ｐｂ系はんだの代わりとして電子部品の実装のために使用しても従来と同程度の信頼性を確保することができる。しかし、Ｓｎ−Ｐｂ系はんだの融点が約１８３℃程度であるのに対して、Ｓｎ−Ａｇ系はんだの融点は２２０℃程度と高くなってしまう。そのため、Ｓｎ−Ｐｂ系はんだを使用していた実装方法および設備をそのまま使用するのは困難であった。特に、一般的な電子部品の耐熱温度は約２３０℃程度であるため、融点が２２０℃にもなるＳｎ−Ａｇ系はんだをリフロー炉内で融解してはんだ付けを行った場合、電子部品の温度は場合によっては２４０℃以上にもなってしまう場合もあり得る。そのため、Ｓｎ−Ａｇ系はんだを用いて電子部品の実装を行おうとした場合には、使用する各種の電子部品の耐熱温度を上げなければならないという問題が発生する。
【０００９】
このような融点が高いＳｎ−Ａｇ系はんだとは別のＰｂフリーはんだとして、Ｓｎ−Ｚｎ（亜鉛）系はんだがある。このＳｎ−Ｚｎ系はんだの融点は１９７℃程度であるため、このＳｎ−Ｚｎ系はんだを用いて電子部品の実装を行えば、従来の設備、電子部品をそのまま使用することができる。
【００１０】
はんだ１１としてＰｂフリーのＳｎ−Ｚｎ系のはんだを用いる場合、実装する電子部品のリードもＰｂフリーの材料でめっきされていれば、はんだ接合部の強度は十分に保たれる。
【００１１】
しかし、実装する電子部品が、ＱＦＰやＳＯＰのような狭ピッチリード付きの電子部品であって、そのリードがＰｂを含むはんだでメッキされている電子部品をＰＣＢ１５に実装する場合には、そのはんだに含まれるＰｂがリフロー工程時にランド界面に偏析し、さらに、２回目のリフロー工程時にＰｂの偏析が進んでランドの界面に低強度層が形成される。この低強度層は、後工程等によるＰＣＢ１５の反り、ねじれ等による電子部品のリードのはんだ付け強度の低下及びリードの引き剥がれを助長するものである。特に、電子部品のコーナ部のリードには応力が集中するため、この部分のはんだ付け強度の低下及びリードの引き剥がれに対する対策が必要となる。
【発明の開示】
【発明が解決しようとする課題】
【００１２】
以上述べたように、従来、はんだペーストとしてＰｂフリーのＳｎ−Ｚｎ系のはんだを用いていても、実装する電子部品がＱＦＰやＳＯＰのような狭ピッチリード付きの電子部品であって、そのリードがＰｂを含むはんだでメッキされている電子部品をＰＣＢに実装する場合には、そのはんだに含まれるＰｂがリフロー工程時にランド界面に偏析して低強度層が形成される。この低強度層は、後工程等によるＰＣＢの反り、ねじれ等による電子部品のコーナー部のリードのはんだ付け強度の低下及びリードの引き剥がれを助長する。
【００１３】
そこで、本発明は、Ｐｂを含むはんだでメッキされた狭ピッチリード付きの電子部品を実装する場合でも、電子部品のコーナー部のリードのはんだ付け強度の低下及びリードの引き剥がれを防止することができる、電子部品の実装方法、実装構造体の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
上記課題を解決するために、本発明の電子部品の実装方法では、Ｐｂを含むはんだでメッキされた狭ピッチリード付きの電子部品の各リードを、前記各リードに対応する配列パターンで各ランドが形成されたプリント配線基板の前記各ランドにはんだ付けするための電子部品の実装方法であって、前記各ランドに対応する配列パターンで各開口部が形成されたメタルマスクを、前記各開口部が前記各ランド上にそれぞれ位置するように前記プリント配線基板上に配置するステップと、前記開口部にはんだペーストを充填するステップと、前記メタルマスクを取り除くステップと、前記各リードが前記はんだペーストにそれぞれ載るように前記電子部品を前記プリント配線基板上に搭載するステップと、前記はんだペーストのリフローにより前記各ランドに前記各リードをそれぞれはんだ付けするステップとを有する。また、前記メタルマスクの前記開口部の少なくとも１つは、該開口部に対応する前記ランドの面積よりも大きくされる。そして、前記開口部の面積を調整することで、前記リードを前記ランドにはんだ付けするはんだ総量に対する、前記リードから溶出するＰｂの割合を所定範囲に調整することを特徴とする。
【００１５】
本発明の電子部品の実装方法では、電子部品のリードに対応するメタルマスクの開口部の面積をランド部の面積よりも大きくすることによって、開口部に充填されるはんだペーストの量を増やす。こうすることによって、そのリードがＰｂを含むはんだでメッキされていても、そのリードをはんだ付けするはんだの総量に対するＰｂの割合を少なくすることができる。そのため、本発明の電子部品の実装方法は、Ｐｂを含む低強度層による影響を軽減して電子部品のリードのはんだ付け強度及びリードの引き剥がれを防止することができる。
【００１６】
また、本発明の他の電子部品の実装方法では、前記電子部品のコーナー部近傍の端部に位置するリードにはんだ付けされるランドに対応するメタルマスクの開口部の面積を、当該ランドの面積よりも大きくする。
【００１７】
本発明の電子部品の実装方法では、応力が集中するコーナー部のランドに対応するメタルマスクの開口部の面積を、当該ランドの面積よりも大きくすることによって、リード間で発生するはんだブリッジの発生を抑制することができる。
【発明の効果】
【００１８】
以上述べたように、本発明の電子部品の実装方法では、電子部品のリードに対応するメタルマスクの開口部の面積をランドの面積よりも大きくすることによって、開口部に充填されるはんだペーストの量を増やす。こうすることによって、そのリードがＰｂを含むはんだでメッキされていても、そのリードをはんだ付けするはんだの総量に対するＰｂの割合を少なくすることができる。そのため、本発明の電子部品の実装方法は、Ｐｂを含む低強度層による影響を軽減して電子部品のリードのはんだ付け強度の低下及びリードの引き剥がれを防止することができる。
【００１９】
また、本発明の電子部品の実装方法では、応力が集中するコーナー部のランドに対応するメタルマスクの開口部の面積を、当該ランドの面積よりも大きくすることによって、リード間で発生するはんだブリッジの発生を抑制することができる。
【発明を実施するための最良の形態】
【００２０】
次に、本発明の一実施形態の電子部品の実装方法を図面を参照して詳細に説明する。本実施形態の電子部品の実装方法で用いられるはんだペーストは、ＰｂフリーのＳｎ−Ｚｎ系のはんだである。また、実装される電子部品は、各リードがＰｂを含むはんだでメッキされている０．４ｍｍピッチ〜０．８ｍｍピッチのＱＦＰであるとする。
【００２１】
図１は、本実施形態の電子部品の実装方法を用いて作成される実装構造体の構造を示す上面図である。図１に示すように、ＱＦＰチップ１のコーナー部のリード２にはんだ付けされるランド１４に対応するはんだ１１の面積、すなわちメタルマスクの開口部の面積を、そのランド１４の面積よりも大きくする。具体的には、ＱＦＰチップ１のコーナー部のリードに対応するはんだ１１の幅、すなわちメタルマスクの開口部の幅を、ランド１４の幅０．２〜０．４ｍｍよりも、ＱＦＰチップ１のコーナー側に、０．１〜０．２５ｍｍ広くし、メタルマスクの開口部の長さを、リードの長さ方向に、ランド１４の長さより０．１〜０．２ｍｍ長くする。メタルマスクの開口部の面積を大きくする方向を、ＱＦＰチップ１のコーナー側とするのは、隣接するリード２との間にはんだブリッジを、発生させないようにするためである。
【００２２】
このようなメタルマスクの開口部の面積は、ＰＣＢ１５上で許容される範囲や、リード２のはんだメッキに含まれるＰｂの含有量によって、適宜決定されるものである。具体的には、メタルマスクの開口部の面積は、はんだの総量に対するＰｂの割合が１．０ｗｔ％以下となるような面積とするのが望ましく、０．９ｗｔ％以下となるような面積とするのがより望ましい。
【００２３】
本実施形態の電子部品の実装方法では、コーナー部のリードに対応するメタルマスクの開口部の面積をランド部の面積よりも大きくすることによって、開口部に充填されるはんだペーストの量を増やす。こうすることによって、そのリード２がＰｂを含むはんだでメッキされていても、そのリード２をはんだ付けするはんだの総量に対するＰｂの割合を少なくすることができる。そのため、本実施形態の電子部品の実装方法は、Ｐｂを含む低強度層による影響を軽減し、応力が集中するＱＦＰチップ１のコーナー部のリードのはんだ付け強度の低下及びリードの引き剥がれを防止することができる。
【００２４】
なお、コーナー部のリードだけでなく、他のリードに対応するメタルマスクの開口部の面積を広げてもよいが、この場合には、隣接するリード間ではんだブリッジが発生する恐れがあるため、本実施形態の電子部品の実装方法のように、はんだ１１の面積に比較的自由度があり、応力が集中しやすいコーナー部のリードに対応するメタルマスクの開口部の面積だけを広げるのが望ましい。
【００２５】
なお、本実施形態の電子部品の実装方法は、はんだ付けする電子部品がＳＯＰである場合にも同様に適用することができる。また、本実施形態の電子部品の実装方法では、さらに、ＱＦＰチップ１の少なくとも１つのリード２にはんだ付けされるランド１４の面積を、他のランド１４の面積より大きくしてもよい。例えば、ＱＦＰチップ１のコーナー部のランド１４の面積を他のランド１４の面積よりも大きくすることによって、ＱＦＰチップ１のコーナー部に対応するメタルマスクの開口部の面積をさらに大きくすることができるようになり、ＱＦＰチップ１のコーナー部のはんだ量をさらに多くして、本発明の効果を高めることができる。
【図面の簡単な説明】
【００２６】
【図１】本発明の一実施形態の電子部品の実装方法を用いて作製される実装構造体の構造を示す上面図である。
【図２】電子部品をはんだを用いて実装するための電子部品の実装方法の一例を示すフローチャートである。
【図３】はんだペースト印刷工程の概要を示す図である。
【図４】ＱＦＰが実装されるプリント配線基板の構造を示す断面図および上面図である。
【図５】ＰＣＢの上面図である。
【符号の説明】
【００２７】
１  ＱＦＰチップ
２  リード
１０  印刷スキージ
１１  はんだ
１２  開口部
１３  メタルマスク
１４  ランド
１５  プリント配線基板（ＰＣＢ）
【図１】
2005354096.tif 000003
【図２】
2005354096.tif 000004
【図３】
2005354096.tif 000005
【図４】
2005354096.tif 000006
【図５】
2005354096.tif 000007