(57)【要約】      （修正有）【課題】  ＭＩＭキャパシタ及びその製造方法を開示する。【解決手段】基板上の層間絶縁膜内に下部金属配線、下部金属電極、第１、第２のキャッピング膜が順に配置される。更にこれらを覆う金属層間絶縁膜が配置される。前記金属層間絶縁膜を貫いてビアホールが配置され、前記第１キャッピング膜を露出させる。前記金属層間絶縁膜内に前記ビアホールの上部を横切る上部金属配線グルーブが配置される。前記金属層間絶縁膜を貫いて少なくとも一つのキャパシタトレンチ領域が配置され、前記下部金属電極上の前記第２キャッピング膜を露出させる。前記上部金属配線のグルーブを埋め込み、前記ビアホールを介して前記下部金属配線に電気的に接続された上部金属配線が配置される。キャパシタトレンチ領域の内部面を覆った誘電膜が配置される。前記誘電膜によって取り囲まれた前記少なくとも一つのキャパシタトレンチ領域を埋め込む上部金属電極が配置される。【選択図】なし【特許請求の範囲】
【請求項１】
半導体基板上に配置された層間絶縁膜と、
前記層間絶縁膜内に配置されて互いに離隔された下部金属配線及び下部金属電極と、
前記下部金属配線上部に配置された第１キャッピング膜及び下部金属電極上部に配置された第２キャッピング膜と、
前記下部金属配線、前記下部金属電極、前記第１及び第２キャッピング膜、及び前記層間絶縁膜を覆う金属層間絶縁膜と、
前記金属層間絶縁膜を貫いて前記第１キャッピング膜を露出させるビアホールと、
前記金属層間絶縁膜内に配置されて前記ビアホールの上部を横切る上部金属配線グルーブと、
前記金属層間絶縁膜を貫いて前記第２キャッピング膜を露出させる少なくとも一つのキャパシタトレンチ領域と、
前記上部金属配線のグルーブを埋め込み、前記ビアホールを通じて前記下部金属配線に電気的に接続された上部金属配線と、
前記少なくとも一つのキャパシタトレンチ領域の内部面を覆った誘電膜と、
前記誘電膜によって取り囲まれた前記少なくとも一つのキャパシタトレンチ領域を埋め込む上部金属電極と、
を含むことを特徴とするＭＩＭキャパシタ。
【請求項２】
前記層間絶縁膜の内部面を覆って前記下部金属電極及び下部金属配線を囲む拡散防止膜をさらに含むことを特徴とする請求項１に記載のＭＩＭキャパシタ。
【請求項３】
前記拡散防止膜はＴｉ、Ｔａ、Ｗ、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＳｉＮ、ＴａＳｉＮ及びＷＳｉＮの一群から選択されたいずれか一つであることを特徴とする請求項２に記載のＭＩＭキャパシタ。
【請求項４】
前記少なくとも一つのキャパシタトレンチ領域内部面を覆って前記誘電膜を囲む金属薄膜をさらに含むことを特徴とする請求項１に記載のＭＩＭキャパシタ。
【請求項５】
前記第１及び第２キャッピング膜はタングステン膜、コバルトタングステンリン化膜、及びコバルトタングステンボロン膜で構成された一群から選択されたいずれか一つであることを特徴とする請求項１に記載のＭＩＭキャパシタ。
【請求項６】
前記誘電膜、前記ビアホール、及び前記金属配線グルーブの内部面を覆って、前記上部金属配線及び前記上部金属電極を囲む拡散防止膜をさらに含むことを特徴とする請求項１に記載のＭＩＭキャパシタ。
【請求項７】
前記拡散防止膜は、Ｔｉ、Ｔａ、Ｗ、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＳｉＮ、ＴａＳｉＮ及びＷＳｉＮの一群から選択されたいずれか一つであることを特徴とする請求項６に記載のＭＩＭキャパシタ。
【請求項８】
半導体基板上に配置された層間絶縁膜と、
前記層間絶縁膜内に配置されて互いに離隔された下部金属配線及び下部金属電極と、
前記下部金属配線、前記下部金属電極、及び前記層間絶縁膜を覆う金属層間絶縁膜と、
前記金属層間絶縁膜を貫いて前記下部金属配線を露出させるビアホールと、
前記金属層間絶縁膜内に配置されて前記ビアホールの上部を横切る上部金属配線グルーブと、
前記金属層間絶縁膜を貫いて前記下部金属電極を露出させる少なくとも一つのキャパシタトレンチ領域と、
前記上部金属配線のグルーブを埋め込み、前記ビアホールを通じて前記下部金属配線に電気的に接続された上部金属配線と、
前記少なくとも一つのキャパシタトレンチ領域の内部面を覆った金属薄膜と、
前記金属薄膜内部面を覆う誘電膜と、
前記誘電膜によって取り囲まれた前記少なくとも一つのキャパシタトレンチ領域を埋め込む上部金属電極と、
を含むことを特徴とするＭＩＭキャパシタ。
【請求項９】
前記層間絶縁膜の内部面を覆って前記下部金属電極及び前記下部金属配線を囲む拡散防止膜をさらに含むことを特徴とする請求項８に記載のＭＩＭキャパシタ。
【請求項１０】
前記拡散防止膜は、Ｔｉ、Ｔａ、Ｗ、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＳｉＮ、ＴａＳｉＮ及びＷＳｉＮの一群から選択されたいずれか一つであることを特徴とする請求項９に記載のＭＩＭキャパシタ。
【請求項１１】
前記金属薄膜は、Ｔｉ、Ｔａ、Ｗ、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＳｉＮ、ＴａＳｉＮ及びＷＳｉＮの一群から選択されたいずれか一つであることを特徴とする請求項８に記載のＭＩＭキャパシタ。
【請求項１２】
前記誘電膜、前記ビアホール、及び前記金属配線グルーブの内部面を覆って、前記上部金属配線及び前記上部金属電極を囲む拡散防止膜をさらに含むことを特徴とする請求項８に記載のＭＩＭキャパシタ。
【請求項１３】
前記拡散防止膜は、Ｔｉ、Ｔａ、Ｗ、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＳｉＮ、ＴａＳｉＮ及びＷＳｉＮの一群から選択されたいずれか一つであることを特徴とする請求項１２に記載のＭＩＭキャパシタ。
【請求項１４】
半導体基板に層間絶縁膜を形成する段階と、
前記層間絶縁膜内に下部金属配線及び下部金属電極を形成する段階と、
前記層間絶縁膜と下部金属配線及び下部金属電極とを覆う金属層間絶縁膜を形成する段階と、
前記金属層間絶縁膜をパターニングして前記下部金属配線を露出させるビアホール及び前記下部金属電極を露出させる少なくとも一つのキャパシタトレンチ領域を同時に形成する段階と、
前記ビアホール内部面、前記少なくとも一つのキャパシタトレンチ領域内部面、及び前記金属層間絶縁膜上部にコンフォーマルに誘電膜を形成する段階と、
前記金属層間絶縁膜に前記ビアホール上部を横切るグルーブを形成する段階と、
前記ビアホール、前記グルーブ及び前記少なくとも一つのキャパシタトレンチ領域を金属膜で埋め込む段階と、
前記金属膜及び誘電膜を平坦化させ前記金属層間絶縁膜の上部面を露出させて上部金属配線及び上部金属電極を形成する段階と、
を含むことを特徴とするＭＩＭキャパシタ製造方法。
【請求項１５】
前記下部金属配線及び下部金属電極を形成する段階は、
前記層間絶縁膜に写真／エッチング工程を用いて下部金属配線トレンチ領域及び下部金属電極トレンチ領域を形成する段階と、
前記下部金属配線トレンチ領域及び下部金属電極トレンチ領域が埋め込められるように金属膜を蒸着する段階と、
前記金属膜を平坦化して前記層間絶縁膜上部面を露出させる段階と、
を含むことを特徴とする請求項１４に記載のＭＩＭキャパシタ製造方法。
【請求項１６】
前記層間絶縁膜の内部面を覆って前記下部金属配線及び下部金属電極を囲む拡散防止膜を形成することをさらに含むことを特徴とする請求項１５に記載のＭＩＭキャパシタ製造方法。
【請求項１７】
前記下部金属配線上部に第１キャッピング膜及び前記下部金属電極上部に第２キャッピング膜を形成することをさらに含むことを特徴とする請求項１４に記載のＭＩＭキャパシタ製造方法。
【請求項１８】
前記第１及び第２キャッピング膜は、タングステン膜、コバルトタングステンリン化膜、及びコバルトタングステンボロン膜で構成された一群から選択されたいずれか一つの膜で形成することを特徴とする請求項１７に記載のＭＩＭキャパシタ製造方法。
【請求項１９】
前記コバルトタングステンリン化膜及びコバルトタングステンボロン膜は無電解メッキ法で形成することを特徴とする請求項１８に記載のＭＩＭキャパシタ製造方法。
【請求項２０】
前記少なくとも一つのキャパシタトレンチ領域の内部面を覆って、前記誘電膜を囲む金属薄膜を形成することをさらに含むことを特徴とする請求項１４に記載のＭＩＭキャパシタ製造方法。
【請求項２１】
前記金属薄膜は、Ｔｉ、Ｔａ、Ｗ、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＳｉＮ、ＴａＳｉＮ及びＷＳｉＮの一群から選択されたいずれか一つで形成することを特徴とする請求項２０に記載のＭＩＭキャパシタ製造方法。
【請求項２２】
前記グルーブ形成は、
前記金属層間絶縁膜上部に前記ビアホールを横切る開口部を有するフォトレジストパターンを形成する段階と、
前記フォトレジストパターンをエッチングマスクとして用いて前記金属層間絶縁膜を所定の深さにエッチングする段階と、
前記エッチングマスクとして用いたフォトレジストパターンを取り除く段階と、
を含むことを特徴とする請求項１４に記載のＭＩＭキャパシタ製造方法。
【請求項２３】
前記フォトレジストパターン除去は、アッシング（ａｓｈｉｎｇ）方式または有機ストリッパーを用いた湿式エッチング工程で取り除くことを特徴とする請求項２２に記載のＭＩＭキャパシタ製造方法。
【請求項２４】
前記誘電膜上に犠牲酸化膜を形成することをさらに含むことを特徴にする請求項１４に記載のＭＩＭキャパシタ製造方法。
【請求項２５】
前記犠牲酸化膜は、前記誘電膜よりも高いエッチング選択比を有する物質で形成することを特徴とする請求項２４に記載のＭＩＭキャパシタ製造方法。
【請求項２６】
前記上部金属配線及び前記上部金属電極は、化学気相蒸着法、電気メッキ法及び無電解メッキ法からなる一群から選択されたいずれか一つの方式で形成することを特徴とする請求項１４に記載のＭＩＭキャパシタ製造方法。
【請求項２７】
前記ビアホール、前記金属配線グルーブ及び前記上部金属電極を覆う拡散防止膜を形成する段階をさらに含むことを特徴とする請求項１４に記載のＭＩＭキャパシタ製造方法。
【請求項２８】
前記拡散防止膜は、Ｔｉ、Ｔａ、Ｗ、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＳｉＮ、ＴａＳｉＮ及びＷＳｉＮの一群から選択されたいずれか一つで形成することを特徴とする請求項２７に記載のＭＩＭキャパシタ製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及びその製造方法に関するもので、さらに詳しくはＭＩＭキャパシタ及びその製造方法（ｍｅｔａｌ−ｉｎｓｕｌａｔｏｒ−ｍｅｔａｌ（ＭＩＭ）ｃａｐａｃｉｔｏｒ  ａｎｄ  ｍｅｔｈｏｄ  ｏｆ  ｆａｂｒｉｃａｔｉｎｇ  ｔｈｅ  ｓａｍe）に関する。
【背景技術】
【０００２】
近来、高速動作を必要とするアナログ回路では、高容量のキャパシタを具現するための半導体素子の開発が進められている。一般的に、このキャパシタは互いに重畳された上部電極及び下部電極と共に、これらの電極の間に介された誘電膜で構成される。このキャパシタをＰＩＰ（Ｐｏｌｙｓｉｌｉｃｏｎ／Ｉｎｓｕｌａｔｏｒ／Ｐｏｌｙｓｉｌｉｃｏｎ）の構造として形成する場合には、前記ポリシリコン電極と誘電膜との界面で酸化反応が起きるだけでなく、後続の熱処理工程によってもさらに酸化されて電気的な特性が変化するという短所を持つようになる。また、ポリシリコン電極に印加される電圧の大きさによっても前記キャパシタは不均一な静電容量を示す。例えば、キャパシタ電極がｎ型不純物にドーピングされ、上部電極に負の電圧が印加されると、下部電極の表面に正孔が有機される。すなわち下部電極の表面に空乏層（Ｄｅｐｌｅｔｉｏｎ  ｌａｙｅｒ）が形成され、このような空乏層の幅は負の電圧の大きさによって変化する。これによってキャパシタ静電容量は一定ではなく、電極に印加される電圧の大きさによって変化される。結局、キャパシタンスの非線形的な特性によってアナログ回路を有する半導体素子には適しないという短所を持つ。
【０００３】
前記ＰＩＰ（Ｐｏｌｙｓｉｌｉｃｏｎ／Ｉｎｓｕｌａｔｏｒ／Ｐｏｌｙｓｉｌｉｃｏｎ）キャパシタの問題点を解決するために金属電極を有するＭＩＭ（Ｍｅｔａｌ／Ｉｎｓｕｌａｔｏｒ／Ｍｅｔａｌ）キャパシタが提案されている。前記ＭＩＭキャパシタは、比抵抗が小さくて内部の空乏による寄生キャパシタンスの発生がないことから高性能半導体素子に主に用いられる。
【０００４】
前記高性能半導体素子を製造するためには、低い電気的な抵抗及び高い信頼性を有する金属配線が要求される。このような金属配線物質として最近は銅を電極として使うＭＩＭキャパシタが提案されている。しかしながら、前記銅はＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈ）方式を用いたパターニングが難しいので、一般的にダマシーン（Ｄａｍａｓｃｅｎｅ）工程を用いて金属配線を形成する。
【０００５】
前記ＭＩＭキャパシタの製造方法は、特許文献１に「RFキャパシタ及びインダクタを含むデュアルダマシーン配線構造（Ｄｕａｌ  ｄａｍａｓｃｅｎｅ  ｉｎｔｅｒｃｏｎｎｅｃｔ  ｓｔｒｕｃｔｕｒｅｓ  ｔｈａｔ  ｉｎｃｌｕｄｅ  ｒａｄｉｏ  ｆｒｅｑｕｅｎｃｙ  ｃａｐａｃｉｔｏｒｓ  ａｎｄ  ｉｎｄｕｃｔｏｒｓ）」の名称で開示されている。
【０００６】
特許文献１に開示された発明は、デュアルダマシーンによるＭＩＭキャパシタを含むもので、さらに詳しくは、絶縁膜内にダマシーン工程で下部銅配線層及び下部電極層を形成した後、バッファ層及びIMD層を形成する。前記構造物上に写真及びエッチング工程を実施してキャパシタ領域をオープンするトレンチを形成する。前記トレンチにバッファ層及び誘電膜を形成する。前記誘電膜上にバッファ階をさらに形成した後に写真及びエッチング工程を実施して前記下部銅配線を露出させるエッチング工程を実施する。前記下部銅配線領域を保護するためのバッファ膜を形成する。前記下部銅配線領域及びキャパシタ領域を金属で埋め込んだ後に平坦化することで、金属配線及び上部電極を形成する。
【０００７】
ところが、特許文献１に開示された発明によるＭＩＭキャパシタ製造方法は、前記上部電極領域を露出するための写真工程と共に、下部銅配線領域を露出するための写真工程をさらに実施するので、写真工程による製造コストの負担が相変らず存在するのである。
【０００８】
要するに、写真工程を減らし製造コストの節減でき得るＭＩＭキャパシタ製造方法が切実に要求されている。
【特許文献１】米国特許第６、４７２、７２１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明が解決しようとする技術的課題は、従来技術の限界による問題点及び短所を改善することのできるＭＩＭキャパシタ及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の一実施形態は、信頼性を向上させて静電容量を増やすことのできるＭＩＭキャパシタを有する半導体素子を提供する。
【００１１】
本発明の他の一実施形態は、従来の製造方法と比べて必要とする写真工程の数を減らし、製造コストを節減することのできるＭＩＭキャパシタの製造方法を提供する。
【００１２】
本発明のまた他の一実施形態は、下部金属配線の酸化を防いで素子の信頼性を向上させることのできるＭＩＭキャパシタの製造方法を提供する。
【００１３】
本発明の一様態によれば、ＭＩＭキャパシタが提供される。前記ＭＩＭキャパシタは、半導体基板上に配置された層間絶縁膜を備える。前記層間絶縁膜内に互いに離隔された下部金属配線及び下部金属電極が配置される。前記下部金属配線の上部に第１キャッピング膜が配置され、前記下部金属電極の上部に第２キャッピング膜が配置される。前記下部金属配線、前記下部金属電極、前記第１及び第２キャッピング膜、及び前記層間絶縁膜を覆う金属層間絶縁膜が配置される。前記金属層間絶縁膜を貫いてビアホールが配置され、前記ビアホールは前記下部金属配線上の前記第１キャッピング膜を露出させる。前記金属層間絶縁膜内に前記ビアホールの上部を横切る上部金属配線グルーブが配置される。前記金属層間絶縁膜を貫いて少なくとも一つのキャパシタトレンチ領域が配置され、前記少なくとも一つのキャパシタトレンチ領域は前記下部金属電極上の前記第２キャッピング膜を露出させる。前記上部金属配線のグルーブを埋め込むことになるが、前記ビアホールを介して前記下部金属配線に電気的に接続された上部金属配線が配置される。前記少なくとも一つのキャパシタトレンチ領域の内部面を覆った誘電膜が配置される。前記誘電膜によって取り囲まれた前記少なくとも一つのキャパシタトレンチ領域を埋め込む上部金属電極が配置される。
【００１４】
いくつかの実施形態で、前記少なくとも一つのキャパシタトレンチ領域は、前記少なくとも一つのキャパシタトレンチ領域の内部面を覆って誘電膜を囲む金属薄膜をさらに含むことができる。
【００１５】
他の実施形態で、前記第１及び第２キャッピング膜は、タングステン膜、コバルトタングステンリン化膜及びコバルトタングステンボロン膜で構成される一群から選択されたいずれか一つの膜でもある。
【００１６】
本発明の他の様態によれば、ＭＩＭキャパシタが提供される。前記ＭＩＭキャパシタは、半導体基板上に配置された層間絶縁膜を備える。前記層間絶縁膜内に互いに離隔された下部金属配線及び下部金属電極が配置される。前記下部金属配線、前記下部金属電極、及び前記層間絶縁膜を覆う金属層間絶縁膜が配置される。前記金属層間絶縁膜を貫いてビアホールが配置され、前記ビアホールは前記下部金属配線を露出させる。前記金属層間絶縁膜内に前記ビアホールの上部を横切る上部金属配線グルーブが配置される。前記金属層間絶縁膜を貫いて前記少なくとも一つのキャパシタトレンチ領域が配置され、前記少なくとも一つのキャパシタトレンチ領域は前記下部金属電極を露出させる。前記上部金属配線のグルーブを埋め込み、前記ビアホールを介して前記下部金属配線に電気的に接続された上部金属配線が配置される。前記少なくとも一つのキャパシタトレンチ領域の内部面を覆った金属薄膜が配置される。前記金属薄膜の内部面を覆う誘電膜が配置され、前記誘電膜によって取り囲まれた前記少なくとも一つのキャパシタトレンチ領域を埋め込む上部金属電極が配置される。
【００１７】
いくつかの実施形態で、前記層間絶縁膜の内部面を覆って前記下部金属電極及び前記下部金属配線を囲む拡散防止膜をさらに含むことができる。前記拡散防止膜は、Ｔｉ、Ｔａ、Ｗ、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＳｉＮ、ＴａＳｉＮ及びＷＳｉＮの一群から選択されたいずれか一つでもある。
【００１８】
他の実施形態で、前記金属薄膜はＴｉ、Ｔａ、Ｗ、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＳｉＮ、ＴａＳｉＮ及びＷＳｉＮの一群から選択されたいずれか一つでもある。
【００１９】
また他の実施形態で、前記誘電膜、前記ビアホール、及び前記金属配線グルーブの内部面を覆って、前記上部金属配線及び前記上部金属電極を囲む拡散防止膜をさらに含むことができる。前記拡散防止膜は、Ｔｉ、Ｔａ、Ｗ、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＳｉＮ、ＴａＳｉＮ及びＷＳｉＮの一群から選択されたいずれか一つでもある。
【００２０】
本発明のまた他の様態によれば、ＭＩＭキャパシタの製造方法が提供される。この方法は、半導体基板に層間絶縁膜を形成することを含む。前記層間絶縁膜内に下部金属配線及び下部金属電極を形成する。前記層間絶縁膜、下部金属配線及び下部金属電極を覆う金属層間絶縁膜を形成する。前記金属層間絶縁膜をパターニングして前記下部金属配線を露出させるビアホール及び前記下部金属電極を露出させる少なくとも一つのキャパシタトレンチ領域を同時に形成する。前記ビアホールの内部面、前記少なくとも一つのキャパシタトレンチ領域の内部面、及び前記金属層間絶縁膜の上部にコンフォーマルに誘電膜を形成する。前記金属層間絶縁膜に前記ビアホール上部を横切るグルーブを形成する。前記ビアホール、前記グルーブ及び前記少なくとも一つのキャパシタトレンチ領域を金属膜で埋め込む。前記金属膜及び誘電膜を平坦化させて前記金属層間絶縁膜上部面を露出させて上部金属配線及び上部金属電極を形成する。
【００２１】
いくつかの実施形態で、前記下部金属配線及び下部金属電極を形成することは前記層間絶縁膜に写真／エッチング工程を用いて下部金属配線トレンチ領域及び下部金属電極トレンチ領域を形成することができる。前記下部金属配線トレンチ領域及び下部金属電極トレンチ領域が埋め込まれるように金属膜を蒸着する。前記金属膜を平坦化して前記層間絶縁膜上部面を露出させる。
【００２２】
他の実施形態で、前記層間絶縁膜の内部面を覆って前記下部金属配線及び下部金属電極を囲む拡散防止膜を形成することをさらに含むことができる。
【００２３】
また他の実施形態で、前記下部金属配線の上部に第１キャッピング膜及び前記下部金属電極上部に第２キャッピング膜を形成することをさらに含むことができる。前記第１及び第２キャッピング膜は、タングステン膜、コバルトタングステンリン化膜及びコバルトタングステンボロン膜で構成された一群から選択されたいずれか一つの膜に形成することができる。前記コバルトタングステンリン化膜及びコバルトタングステンボロン膜は、無電解メッキ方式で形成することができる。
【００２４】
また他の実施形態で、前記少なくとも一つのキャパシタトレンチ領域の内部面を覆って前記誘電膜を囲む金属薄膜を形成することをさらに含むことができる。前記金属薄膜は、Ｔｉ、Ｔａ、Ｗ、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＳｉＮ、ＴａＳｉＮ及びＷＳｉＮの一群から選択されたいずれか一つで形成することができる。
【００２５】
また他の実施形態で、前記グルーブ形成は、前記金属層間絶縁膜の上部に前記ビアホールを横切る開口部を持つフォトレジストパターンを形成することができる。前記フォトレジストパターンをエッチングマスクとして用いて前記金属層間絶縁膜を所定の深さにエッチングする。前記エッチングマスクとして用いたフォトレジストパターンを取り除く。前記フォトレジストパターンの除去はアッシング（ａｓｈｉｎｇ）方法、または有機ストリッパーを用いた湿式エッチング工程で取り除くことができる。
【００２６】
また、他の実施形態で、前記誘電膜上に犠牲酸化膜を形成することをさらに含むことができる。前記犠牲酸化膜は、前記誘電膜よりも高いエッチング選択比を有する物質で形成することが好ましい。
【００２７】
また、他の実施形態で、前記上部金属配線及び前記上部金属電極は、化学気相蒸着法、電気メッキ法、及び無電解メッキ法からなる一群で選択されたいずれか一つ方式で形成することができる。
【００２８】
また他の実施形態で、前記ビアホール、前記金属配線グルーブ及び前記上部金属電極を覆う拡散防止膜を形成することをさらに含むことができる。前記拡散防止膜は、Ｔｉ、Ｔａ、Ｗ、ＴｉＮ、ＴａＮ、ＷＮ、ＴｉＳｉＮ、ＴａＳｉＮ及びＷＳｉＮの一群から選択されたいずれか一つで形成することが好ましい。
【発明の効果】
【００２９】
本発明は、従来技術と比べて写真工程を減らすことができるので、コスト節減の効果がある。
【００３０】
また、アッシング（ａｓｈｉｎｇ）方法を適用してフォトレジストを除去の際、下部銅配線の酸化を防いで素子の信頼性を向上させることができる。
【００３１】
そして、上部電極の側面に下部電極を延ばし、キャパシタ静電容量を増やすことができる。
【発明を実施するための最良の形態】
【００３２】
以下、添付した図面を参照して本発明の好ましい実施形態を詳しく説明する。しかしながら、本発明は、ここで説明される実施形態に限定されず、他の形態で具体化されることもできる。むしろ、ここで紹介される実施形態は、開示された内容が徹底で完全になるように、そして当業者に本発明の思想が充分に伝達できるようにするために提供される。図面において、層及び領域の厚さは、明確性を期するために誇張されたものである。明細書全体において、同一の参照番号は同一の構成要素を示す。
【００３３】
図１は、本発明の実施形態によるＭＩＭキャパシタを示す断面構造図である。
【００３４】
図１を参照すると、半導体基板１００上に層間絶縁膜１０２が配置される。前記層間絶縁膜１０２内に互いに離隔された下部金属配線トレンチ領域１０２ａ及び下部金属電極トレンチ領域１０２ｂが配置される。前記下部金属配線トレンチ領域１０２ａには前記下部金属配線トレンチ領域１０２ａを覆う第１拡散防止膜パターン１０４ａ及び前記第１拡散防止膜パターン１０４ａに取り囲まれた下部金属配線１０６ａが配置される。前記下部金属電極トレンチ領域１０２ｂには前記下部金属電極トレンチ領域１０２ｂを覆った第２拡散防止膜パターン１０４ｂ及び前記第２拡散防止膜パターン１０４ｂによって取り囲まれた下部金属電極１０６ｂが配置される。前記下部金属配線１０６ａ及び下部金属電極１０６ｂの上部面にそれぞれの第１及び第２キャッピング膜１０８ａ、１０８ｂが配置される。前記第１及び第２キャッピング膜１０８ａ、１０８ｂは略することもできる。
【００３５】
前記下部金属配線１０６ａ、前記下部金属電極１０６ｂ、前記第１及び第２キャッピング膜１０８ａ、１０８ｂ、及び前記層間絶縁膜１０２を覆う金属層間絶縁膜１１０が配置される。前記金属層間絶縁膜１１０は、ビアホール１１０ａ、金属配線グルーブ１１８、及び少なくとも一つのキャパシタトレンチ領域１１０ｂを備える。前記ビアホール１１０ａは前記金属層間絶縁膜１１０を貫いて、前記下部金属配線１０６ａ、または第１キャッピング膜１０８ａが存在する場合、前記第１キャッピング膜１０８ａを露出させるように配置される。前記金属配線グルーブ１１８は前記金属層間絶縁膜１１０内に前記ビアホールの上部を横切って配置される。前記ビアホール１１０ａ及び金属配線グルーブ１１８には内部面を覆う第３拡散防止膜パターン１２０ａが配置される。前記第３拡散防止膜パターン１２０ａによって取り囲まれて前記ビアホール１１０ａ及び金属配線グルーブ１１８を埋め込む上部金属配線１２２ａが配置される。
【００３６】
前記キャパシタトレンチ領域１１０ｂは前記金属層間絶縁膜１１０を貫いて、前記下部金属電極１０６ｂ、または前記第２キャッピング膜１０８ｂが存在する場合、前記第２キャッピング膜１０８ｂを露出させるように配置される。前記キャパシタトレンチ領域１１０ｂの内部面を覆う金属薄膜１１２が配置される。前記金属薄膜１１２を覆う誘電膜１１４が配置され、前記誘電膜１１４の内部面を覆う第４拡散防止膜パターン１２０ｂが配置される。前記第４拡散防止膜パターン１２０ｂによって取り囲まれ、前記キャパシタトレンチ領域１１０ｂを埋め込む上部金属電極１２２ｂが配置される。
【００３７】
図２Ａないし図２Ｇは、本発明の実施形態によるＭＩＭキャパシタ製造方法を順次に示す工程断面図である。
【００３８】
図２Ａを参照すると、半導体基板１００上に層間絶縁膜１０２が形成される。前記層間絶縁膜１０２を、写真／エッチング工程を用いてパターニングして下部配線トレンチ領域１０２ａ及び少なくとも一つの下部金属電極トレンチ領域１０２ｂを形成する。この際、前記下部金属電極トレンチ領域１０２ｂを一つ以上の複数個で形成することによってキャパシタ静電容量を増やすことができる。前記トレンチ領域１０２ａ、１０２ｂを有する半導体基板１００上に前記トレンチ領域１０２ａ、１０２ｂを埋め込む下部金属膜を形成する。前記下部金属膜は、高信頼性金属膜（ｈｉｇｈ  ｒｅｌｉａｂｌｅ  ｍｅｔａｌ  ｌａｙｅｒ）、例えば銅膜を利用することができる。前記下部金属膜を形成する前に前記トレンチ領域１０２ａ、１０２ｂの内部面に拡散防止膜をコンフォーマルに形成することができる。前記拡散防止膜は、チタン（Ｔｉ）、タンタル（Ｔａ）及びタングステン（Ｗ）膜の一群から選択されたいずれか一つで形成することができる。前記拡散防止膜は、チタン（Ｔｉ）、タンタル（Ｔａ）及びタングステン（Ｗ）の一群から選択されたいずれか一つを含む窒化膜、例えばチタン窒化膜（ＴｉＮ）、タンタル窒化膜（ＴａＮ）、またはタングステン窒化膜（ＷＮ）で形成することができる。前記拡散防止膜は、チタン（Ｔｉ）、タンタル（Ｔａ）、またはタングステン（Ｗ）を含む三元系の窒化膜、例えばチタンシリコン窒化膜（ＴｉＳｉＮ）、タンタルシリコン窒化膜（ＴａＳｉＮ）、またはタングステンシリコン窒化膜（ＷＳｉＮ）で形成することができる。
【００３９】
前記下部金属膜及び拡散防止膜を平坦化させて前記層間絶縁膜１０２の上部面を露出させる。その結果、前記下部配線トレンチ領域１０２ａの内部面を覆う第１拡散防止膜パターン１０４ａ及び前記第１拡散防止膜パターン１０４ａによって取り囲まれた下部金属配線１０６ａが形成され、前記下部金属電極トレンチ領域１０２ｂの内部面を覆う第２拡散防止膜パターン１０４ｂ及び前記第２拡散防止膜パターン１０４ｂによって取り囲まれた下部金属電極１０６ｂが形成される。
【００４０】
図２Ｂを参照すると、前記下部金属配線１０６ａ及び下部金属電極１０６ｂを有する半導体基板１００上に金属層間絶縁膜１１０を形成する。さらに、前記金属層間絶縁膜１１０を形成する前に、前記下部金属配線１０６ａ及び下部金属電極１０６ｂのそれぞれの上部面に選択的な金属蒸着方式で第１及び第２キャッピング膜１０８ａ、１０８ｂを形成する工程をさらに実施することができる。前記第１及び第２キャッピング膜１０８ａ、１０８ｂは、後続のフォトレジストアッシング（ａｓｈｉｎｇ）工程による下部の金属配線１０６ａ及び下部金属電極１０６ｂの表面酸化を防止するための保護膜である。前記第１及び第２キャッピング膜１０８ａ、１０８ｂは、それぞれ化学蒸着方式によるタングステン膜、無電解メッキ法で蒸着したコバルトタングステンリン化膜（ＣｏＷＰ）及び無電解メッキ法で蒸着したコバルトタングステンボロン膜（ＣｏＷＢ）の一群から選択されたいずれか一つとして形成することができる。
【００４１】
一方、前記下部金属配線１０６ａ及び下部金属電極１０６ｂの垂直上端部の金属層間絶縁膜１１０上に開口部を有する第１フォトレジストパターンＰＲ１を形成する。前記第１フォトレジストパターンＰＲ１を用いて写真／エッチング工程で前記金属層間絶縁膜１１０をパターニングして前記下部金属配線１０２ａ及び下部金属電極１０２ｂをそれぞれ露出させるビアホール１１０ａ及びキャパシタトレンチ領域１１０ｂを形成する。この際、前記第１及び第２キャッピング膜１０８ａ、１０８ｂが形成された場合には、前記ビアホール１１０ａ及びキャパシタトレンチ領域１１０ｂはそれぞれ前記第１及び第２キャッピング膜１０８ａ、１０８ｂを露出させるように形成される。
【００４２】
図２Ｃを参照すると、前記第１フォトレジストパターンＰＲ１を取り除く。前記第１フォトレジストパターンＰＲ１は、アッシング（ａｓｈｉｎｇ）工程または有機ストリッパーを用いた湿式エッチング工程を実施して取り除くことができる。前記第１フォトレジストパターンＰＲ１の主成分は炭素（Ｃ）、水素（Ｈ）、酸素（Ｏ）の原子で構成されているポリマーなので、アッシング（ａｓｈｉｎｇ）工程では主にＯ２ガスを用いてＣＯ、ＣＯ２などの揮発性反応生成物の生成を通じて取り除くことになる。これに、前記下部金属配線１０６ａ及び下部金属電極１０６ｂの表面が前記Ｏ２ガスにより酸化されることがあるので、図２Ｂの第１及び第２キャッピング膜１０８ａ、１０８ｂを形成しない場合は有機ストリッパーを用いた湿式エッチング工程で前記第１フォトレジストパターンＰＲ１を取り除くことが望ましい。前記有機ストリッパーはアルキルアンモニウムハイドロックサイド系列の有機化合物を用いられる。
【００４３】
前記ビアホール１１０ａの内部面、キャパシタトレンチ領域１１０ｂの内部面、及び前記金属層間絶縁膜１１０の上部面を覆う金属薄膜１１２をコンフォーマルに形成することができる。前記金属薄膜１１２によって前記キャパシタトレンチ領域１１０ｂの側壁まで下部電極が延長されて静電容量を確保することのできる効果が得られる。前記金属薄膜１１２は、チタン（Ｔｉ）、タンタル（Ｔａ）、及びタングステン（Ｗ）膜の一群から選択されたいずれか一つの膜で形成することができる。前記金属薄膜１１２は、チタン（Ｔｉ）、タンタル（Ｔａ）、及びタングステン（Ｗ）の一群から選択されたいずれか一つを含む窒化膜、例えばチタン窒化膜（ＴｉＮ）、タンタル窒化膜（ＴａＮ）またはタングステン窒化膜（ＴａＮ）で形成することができる。前記金属薄膜は、チタン（Ｔｉ）、タンタル（Ｔａ）またはタングステン（Ｗ）を含む三元系窒化膜、例えばチタンシリコン窒化膜（ＴｉＳｉＮ）、タンタルシリコン窒化膜（ＴａＳｉＮ）またはタングステンシリコン窒化膜（ＷＳｉＮ）で形成することができる。
【００４４】
図２Ｄを参照すると、前記金属薄膜１１２を覆う誘電膜１１４をコンフォーマルに形成することができる。前記誘電膜１１４は、シリコン窒化膜（ＳｉＮ）、またはシリコン窒化膜（ＳｉＮ）とシリコン酸化膜（ＳｉＯ２）との組合膜で形成することができる。前記誘電膜１１４をシリコン窒化膜（ＳｉＮ）とシリコン酸化膜（ＳｉＯ２）との組合膜で形成する場合、前記下部金属配線１０２ａの上部面及び前記下部金属電極１０２ｂの上部面の酸化を防止するために前記シリコン窒化膜（ＳｉＮ）を下部に形成することが望ましい。前記誘電膜１１４は、アルミニウム酸化膜（ＡｌＯ）、ハフニウム酸化膜（ＨｆＯ）、タンタル酸化膜（ＴａＯ）、ランタン酸化膜（ＬａＯ）、エスティ膜（ＳＴ）、ビエスティ膜（ＢＳＴ）、ピジティ膜（ＰＺＴ）及びジルコニウム酸化膜（ＺｒＯ）の一群から選択されたいずれか一つ、またはこれらの中から選択されたいずれか一つを含む窒化膜で形成することができる。または、前記誘電膜１１４は、前記言及した膜の中から選択された二つ以上の多重膜（ｍｕｌｔｉｌａｙｅｒ）で形成することができる。
【００４５】
図２Ｅを参照すると、前記誘電膜１１４を覆う犠牲酸化膜１１６をコンフォーマルに形成することができる。前記犠牲酸化膜１１６は、前記誘電膜１１４とのエッチング選択比が大きい物質、例えばシリコン酸化膜（ＳｉＯ２）で形成することができる。前記犠牲酸化膜１１６は、後続のフォトレジスト物質を除去の際に誘電膜１１４のダメージを防ぐためのものである。
【００４６】
一方、前記ビアホール１１０ａの上部を横切る開口部を有するように第２フォトレジストパターンＰＲ２を形成する。前記第２フォトレジストパターンＰＲ２を、エッチングマスクを用いて前記犠牲酸化膜１１６、誘電膜１１４、及び金属薄膜１１２を順次にエッチングする。その後に前記エッチング工程によって露出された前記金属層間絶縁膜１１０を所定の深さまでエッチングする。その結果、前記金属層間絶縁膜１１０内に形成され、前記ビアホール１１０ａの上部を横切る上部金属配線グルーブ１１８が形成される。前記金属配線グルーブ１１８は、前記犠牲酸化膜１１６、誘電膜１１４、金属薄膜１１２、及び前記金属層間絶縁膜１１０を同時にエッチングして形成することもできる。
【００４７】
図２Ｆを参照すると、前記エッチング工程で用いられた第２フォトレジストパターンＰＲ２を取り除く。前記第２フォトレジストパターンＰＲ２の除去は、前述した第１フォトレジストパターンＰＲ１の除去と同様な方法で実施することができる。
【００４８】
一方、前記誘電膜１１４を保護するために形成された犠牲酸化膜１１６を除去することができる。前記犠牲酸化膜１１６は前記誘電膜１１４とのエッチング選択比が高いエッチング溶液で取り除くことができる。例えば、フッ酸（ＨＦ）溶液を用いて取り除くことができる。
【００４９】
前記金属配線グルーブ１１８が形成された半導体基板１００全面に拡散防止膜１２０をコンフォーマルに形成することができる。前記拡散防止膜１２０は、チタン（Ｔｉ）、タンタル（Ｔａ）及びタングステン（Ｗ）の一群から選択されたいずれか一つで形成することができる。前記拡散防止膜１２０は、チタン（Ｔｉ）、タンタル（Ｔａ）及びタングステン（Ｗ）の一群から選択されたいずれか一つを含む窒化膜、例えばチタン窒化膜（ＴｉＮ）、タンタル窒化膜（ＴａＮ）またはタングステン窒化膜（ＷＮ）で形成することができる。前記拡散防止膜１２０は、チタン（Ｔｉ）、タンタル（Ｔａ）またはタングステン（Ｗ）を含む三元系窒化膜、例えばチタンシリコン窒化膜（ＴｉＳｉＮ）、タンタルシリコン窒化膜（ＴａＳｉＮ）、またはタングステンシリコン窒化膜（ＷＳｉＮ）で形成することができる。
【００５０】
図２Ｇを参照すると、前記金属配線グルーブ１１８、ビアホール１１０ａ及びキャパシタトレンチ領域１１０ｂを埋め込む上部金属膜を形成する。前記上部金属膜は、高信頼性金属膜（ｈｉｇｈ  ｒｅｌｉａｂｌｅ  ｍｅｔａｌ  ｌａｙｅｒ）、例えば銅膜で形成することができる。前記銅膜は、化学気相蒸着法（ＣＶＤ：Ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ）、電気メッキ法、または無電解メッキ法で形成することができる。
【００５１】
前記拡散防止膜１２０、誘電膜１１４、金属薄膜１１２、及び上部金属膜を平坦化させて前記金属層間絶縁膜１１０の上部面を露出させる。その結果、前記金属配線グルーブ１１８及びビアホール１１０ａの内部面を覆う第３拡散防止膜パターン１２０ａ及び前記第３拡散防止膜パターン１２０ａによって取り囲まれた上部金属配線１２２ａが形成される。これと共に、前記誘電膜１１４の内部面を覆う第４拡散防止膜１２０ｂ及び前記第４拡散防止膜パターン１２０ｂによって取り囲まれた上部金属電極１２２ｂが形成される。前記平坦化された誘電膜１１４、前記第２キャッピング膜１０８ｂ及び下部金属電極１０６ｂは下部電極を構成する。
【００５２】
本発明のＭＩＭキャパシタ及びその製造方法によれば、上部金属配線及び上部電極をダマシーン方法で同時に形成することで、写真工程を簡素化させてコスト節減ができる。それと共に、下部金属配線の上部及び下部金属電極の上部面に酸化に対する保護膜としてキャッピング膜を形成することで、後続のフォトレジスト除去工程をアッシング（ａｓｈｉｎｇ）工程で実行しても金属配線が酸化されない。さらに、誘電膜の形成前にキャパシタ領域に金属薄膜を付け加えて形成して下部電極を前記キャパシタトレンチ領域の側壁まで延ばすことで、側壁での静電容量をさらに確保することができる。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施形態によるＭＩＭキャパシタを示す断面図である。
【図２Ａ】本発明の実施形態によるＭＩＭキャパシタ製造方法を説明するための断面図である。
【図２Ｂ】本発明の実施形態によるＭＩＭキャパシタ製造方法を説明するための断面図である。
【図２Ｃ】本発明の実施形態によるＭＩＭキャパシタ製造方法を説明するための断面図である。
【図２Ｄ】本発明の実施形態によるＭＩＭキャパシタ製造方法を説明するための断面図である。
【図２Ｅ】本発明の実施形態によるＭＩＭキャパシタ製造方法を説明するための断面図である。
【図２Ｆ】本発明の実施形態によるＭＩＭキャパシタ製造方法を説明するための断面図である。
【図２Ｇ】本発明の実施形態によるＭＩＭキャパシタ製造方法を説明するための断面図である。
【符号の説明】
【００５４】
１００  半導体基板
１０２  層間絶縁膜
１０２ａ  下部金属配線トレンチ領域
１０２ｂ  下部金属電極トレンチ領域
１０４ａ、１０４ｂ  第１及び第２拡散防止膜パターン
１０６ａ  下部金属配線
１０６ｂ  下部金属電極
１０８ａ、１０８ｂ  第１及び第２キャッピング膜
１１０  金属層間絶縁膜
１１０ａ  ビアホール
１１０ｂ  キャパシタトレンチ領域
１１２  金属薄膜
１１４  誘電膜
１１６  犠牲酸化膜
１１８  金属配線グルーブ
１２０  拡散防止膜
１２０ａ、１２０ｂ  第３及び第４拡散防止膜パターン
１２２ａ  上部金属配線
１２２ｂ  上部金属電極
PR１  第１フォトレジストパターン
PR２  第２フォトレジストパターン
【図１】
2005354080.tif 000002
【図２Ａ】
2005354080.tif 000003
【図２Ｂ】
2005354080.tif 000004
【図２Ｃ】
2005354080.tif 000005
【図２Ｄ】
2005354080.tif 000006
【図２Ｅ】
2005354080.tif 000007
【図２Ｆ】
2005354080.tif 000008
【図２Ｇ】
2005354080.tif 000009