(57)【要約】【課題】  電極同士などについて、機械的及び化学的なダメージを与えることなく、容易にかつ正確に接続し、信頼性を大幅に向上させることが可能な接続方法、接続構造、タイル状素子、デバイス及び電子機器を提供する。【解決手段】  電極同士を電気的に接続する接続方法であって、毛細管現象を用いて所望の位置に導電性液状体を配置することを特徴とする。【選択図】    図１
2005158776.tif 000002
【特許請求の範囲】
【請求項１】
毛細管現象を用いて所望の位置に導電性液状体を配置することを特徴とする接続方法。
【請求項２】
タイル状素子を最終基板に接続し、該タイル状素子の電極と最終基板の電極とを電気的に接続する接続方法であって、
前記タイル状素子の電極と前記最終基板の電極との電気的接続箇所の近傍に、空隙を形成する空隙形成工程と、
前記空隙に導電性液状体を塗布する塗布工程とを有することを特徴とする接続方法。
【請求項３】
前記空隙形成工程は、
前記最終基板又は前記タイル状素子に、段差又は曲面構造を設ける工程と、
前記段差又は曲面構造が前記電気的接続箇所の近傍に配置されるように、前記最終基板にタイル状素子を接続する工程とを有することを特徴とする請求項２記載の接続方法。
【請求項４】
前記空隙形成工程は、
前記タイル状素子を最終基板に接続するときに該タイル状素子に加える応力より、該タイル状素子を湾曲させる工程を有することを特徴とする請求項２記載の接続方法。
【請求項５】
前記塗布工程は、
液滴吐出方式又はスクリーン印刷方式を用いて前記導電性液状体の塗布をすることを特徴とする請求項２から４のいずれか一項記載の接続方法。
【請求項６】
タイル状素子の電極と該タイル状素子が接合された最終基板の電極とを電気的に接続する接続構造であって、
前記タイル状素子の電極と前記最終基板の電極との電気的接続箇所の近傍に、空隙をなす空隙形成構造を有することを特徴とする接続構造。
【請求項７】
前記空隙形成構造の空隙には、導電性部材が充填されており、
前記導電性部材は、前記タイル状素子の電極と前記最終基板の電極とを電気的に接続するものであることを特徴とする請求項６記載の接続構造。
【請求項８】
前記空隙形成構造は、前記最終基板又は前記タイル状素子に設けられた段差構造を有してなり、
前記段差構造の段差部位は、前記タイル状素子の外縁の内側に配置されていることを特徴とする請求項６又は７記載の接続構造。
【請求項９】
前記段差構造の上段及び下段は、櫛歯形状に配置されていることを特徴とする請求項８記載の接続構造。
【請求項１０】
前記空隙形成構造は、前記最終基板又は前記タイル状素子に設けられた曲面構造を有してなり、
前記曲面構造の曲面は、前記最終基板又は前記タイル状素子と接触していることを特徴とする請求項６又は７記載の接続構造。
【請求項１１】
最終基板に接続されるタイル状素子であって、
前記最終基板にタイル状素子を接続したときに、空隙を生じさせる構造である空隙形成構造を有することを特徴とするタイル状素子。
【請求項１２】
前記空隙形成構造は、凸形状と曲面形状とのうちの少なくとも一方を有し、
前記凸形状及び曲面形状は、前記最終基板に接触又は接続される部位を有することを特徴とする請求項１１記載のタイル状素子。
【請求項１３】
前記空隙形成構造は、半導体又は絶縁部材からなることを特徴とする請求項１１又は１２記載のタイル状素子。
【請求項１４】
請求項６から１０のいずれか一項記載の接続構造によって前記タイル状素子の電極が前記最終基板の電極に電気的に接続されてなることを特徴とするデバイス。
【請求項１５】
請求項１４記載のデバイスを備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、接続方法、接続構造、タイル状素子、デバイス及び電子機器に関するものである。
【背景技術】
【０００２】
面発光レーザは、２次元集積化が可能な発光素子であり、次世代の高速かつ大容量の信号伝達手段に用いられる光源として、光並列通信及び光並列演算などへの応用が期待されている。この面発光レーザは、半導体基板上に設けられた共振器から、その半導体基板の共振器設置面に対して垂直方向にレーザ光を出射する。すなわち、この共振器は、レーザ共振器としての機能を有し、下側反射層、活性層、上側反射層が順に積層することにより構成される。
【０００３】
面発光レーザを駆動させるためには、レーザ表面から活性層へと電流を注入する必要がある。このため、面発光レーザには、活性層に電流を注入するための一対の電極（アノード電極とカソード電極）が形成されている。
【０００４】
また、面発光レーザは、化合物半導体基板上に形成され、シリコン半導体基板で形成することができない。一方、ＣＰＵ及び記憶素子などの半導体集積回路は一般にシリコン半導体基板上に形成される。そこで集積回路などが形成されたシリコン半導体基板の表面に面発光レーザを設けるために、エピタキシャルリフトオフ（ＥＬＯ）法を用いる方法が考え出されている。このＥＬＯ方法は、一旦、化合物半導体基板上に面発光レーザ素子を形成し、その基板から面発光レーザ素子を微小なタイル形状に切り離して微小タイル状素子を形成し、その微小タイル状素子をシリコン半導体基板（最終基板）の所望位置に貼り付けるものである。
【０００５】
また、薄膜デバイスからなる微小タイル状素子をシリコン半導体基板からなる最終基板に貼り付ける際に、微小タイル状素子の下面に設けた裏面電を、最終基板の表面に設けた端子電極に、ろう材としてはんだ等を用い、加熱圧着することが行われている（例えば、特許文献１、非特許文献１参照）。
【特許文献１】特開平７−３０２０９号公報
【非特許文献１】ＩＥＥＥ  ＰＨＯＴＯＮＩＣＳ  ＴＥＣＨＮＯＬＯＧＹ  ＬＥＴＴＥＲＳ，ＶＯＬ．９，ＮＯ．７，ＪＵＬＹ  １９９７
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記のように、はんだ等をろう材として用い、加熱圧着すると、はんだによって大きなひずみが引き起こされ、薄膜状の微小タイル状素子では、その素子部分に応力の影響が及び、信頼性を損ねる恐れがある。
【０００７】
本発明は、上記事情に鑑みてなされたもので、電極同士などについて、機械的及び化学的なダメージを与えることなく、容易にかつ正確に接続し、信頼性を大幅に向上させることが可能な接続方法、接続構造、タイル状素子、デバイス及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明の接続方法は、毛細管現象を用いて所望の位置に導電性液状体を配置することを特徴とする。
本発明によれば、例えば配線形成領域上又はその近傍に空隙などを設け、その空隙に接触するように導電性液状体を塗布することにより、空隙の毛細管現象を用いて配線形成領域上に導電性液状体を精密に配置することができる。その後、その導電性液状体を硬化させることにより、所望の配線形成領域に電気配線を形成することができる。したがって、電気的に接続しようとする２以上の電極を上記配線形成領域内に予め配置しておくことにより、それらの電極同士を配線接続することができる。そこで、本発明によれば、微小な電極同士などについて、機械的及び化学的なダメージを与えることなく、容易にかつ精密に接続することができ、その電気的な接続の信頼性を大幅に向上させることができる。
【０００９】
また、本発明の接続方法は、タイル状素子を最終基板に接続し、該タイル状素子の電極と最終基板の電極とを電気的に接続する接続方法であって、前記タイル状素子の電極と前記最終基板の電極との電気的接続箇所の近傍に、空隙を形成する空隙形成工程と、前記空隙に導電性液状体を塗布する塗布工程（配線形成工程）とを有することを特徴とする。
本発明によれば、例えば前記空隙に接するように導電性液状体を塗布すると、毛細管現象により、その導電性液状体の一部又は全部が空隙内に引き込まれ、空隙内に導電性液状体を充填できるとともに、空隙周囲に導電性液状体を保持することができる。そこで、空隙の内面又は空隙周囲に、タイル状素子の電極と最終基板の電極とを予め配置しておくことにより、その電極同士を機械的及び化学的なダメージを与えることなく、容易にかつ正確に電気的に接続することができる。
【００１０】
また、本発明の接続方法は、前記空隙形成工程が前記最終基板又は前記タイル状素子に、段差又は曲面構造を設ける工程と、前記段差又は曲面構造が前記電気的接続箇所の近傍に配置されるように、前記最終基板にタイル状素子を接続する工程とを有することが好ましい。
本発明によれば、最終基板にタイル状素子を接続することにより、段差又は曲面構造が電気的接続箇所の近傍に配置され、その段差又は曲面構造が前記空隙を形成することができる。したがって、最終基板にタイル状素子を接続することにより、前記空隙を形成することができる。そこで、本発明によれば、前記毛細管現象を起こす空隙を簡易に構成することができ、機械的及び化学的なダメージをタイル状素子などに与えることなく、タイル状素子の電極と最終基板の電極とを容易にかつ正確に接続することができる。
【００１１】
また、本発明の接続方法は、前記空隙形成工程が、前記タイル状素子を最終基板に接続するときに該タイル状素子に加える応力より、該タイル状素子を湾曲させる工程を有することが好ましい。
本発明によれば、タイル状素子を湾曲させた状態で最終基板に接続することにより、例えば、最終基板の表面とタイル状素子の湾曲した底面との間に空隙を形成することができる。そこで、タイル状素子及び最終基板に予め空隙をなす構造物を特別に形成することなく、前記毛細管現象を生じさせる空隙を簡便に形成することができる。
【００１２】
また、本発明の接続方法は、前記塗布工程において液滴吐出方式又はスクリーン印刷方式を用いて前記導電性液状体の塗布をすることが好ましい。
本発明によれば、例えば前記空隙に接する位置に、導電性液状体を精密にかつ簡便に塗布することができる。そこで、本発明によれば、より簡便にかつ安価に、タイル状素子の電極と最終基板の電極とを接続することができる。特に、液滴吐出方式を用いると、無駄となる導電性液状体を少なくすることができ、マスクを設ける必要もないので、より簡便に上記接続をすることができる。
【００１３】
上記目的を達成するために、本発明の接続構造は、タイル状素子の電極と該タイル状素子が接合された最終基板の電極とを電気的に接続する接続構造であって、前記タイル状素子の電極と前記最終基板の電極との電気的接続箇所の近傍に、空隙をなす空隙形成構造を有することを特徴とする。
本発明によれば、例えば空隙形成構造に接するように又その近傍に導電性液状体を塗布すると、毛細管現象により空隙内に導電性液状体を充填でき、前記電極間の電気的接続箇所（配線形成領域）に該導電性液状体を精密に配置することができる。そこで、本発明によれば、タイル状素子などに機械的及び化学的なダメージを与えることなく、前記電極同士を簡易にかつ正確に信頼性高く接続することができる。
【００１４】
また、本発明の接続構造は、前記空隙形成構造の空隙には導電性部材が充填されており、前記導電性部材は前記タイル状素子の電極と前記最終基板の電極とを電気的に接続するものであることが好ましい。
本発明によれば、毛細管現象により前記空隙内に充填した導電性液状体を硬化させることにより、電気配線をなす導電性部材を構成することができる。そこで、本発明によれば微細なタイル状素子の電極と最終基板の電極とを簡便にかつ信頼性高く接続することができる。
【００１５】
また、本発明の接続構造は、前記空隙形成構造が前記最終基板又は前記タイル状素子に設けられた段差構造を有してなり、前記段差構造の段差部位は、前記タイル状素子の外縁の内側に配置されていることが好ましい。
本発明によれば、例えば最終基板の表面又はタイル状素子の裏面、すなわち接合面に段差構造があるので、タイル状素子を最終基板に接合することにより、段差構造がタイル状素子の裏面と最終基板の表面との間に空隙形成構造（空隙）を構成することとなる。そこで、本発明によれば、毛細管現象を起こす空隙形成構造を簡易に構成することができ、機械的及び化学的なダメージをタイル状素子などに与えることなく、タイル状素子の電極と最終基板の電極とを容易にかつ正確に接続することができる。
上記接続構造において、最終基板の電極は最終基板の上面全体に設けられていてもよく、タイル状素子の電極もタイル状素子の裏面面体に設けられていてもよい。すなわち最終基板の電極とタイル状素子の電極とが空隙形成構造を挟むような構成でもよい。このようにすると、前記導電性液状体（電気配線）の配置の自由度を向上させることができる。
また、上記接続構造において、最終基板の電極又はタイル状素子の電極は、タイル状素子と最終基板との接合領域以外の領域に設けられていることとしてもよい。このようにすると、最終基板の電極、タイル状素子の電極、空隙形成構造、電気配線、タイル状素子についての配置の自由度を向上させることができる。また、ポリイミド膜などからなる空隙形成構造を電極上に形成したくない場合に、対処することができる。
【００１６】
また、本発明の接続構造は、前記段差構造の上段及び下段が櫛歯形状に配置されていることが好ましい。
本発明によれば、タイル状素子を最終基板に接合することにより、複数の隙間が平行に配置されたような櫛歯形状の空隙形成構造を構成することができる。そこで、櫛歯形状の空隙形成構造により毛細管現象をより効果的に引き起こすことができ、タイル状素子の電極と最終基板の電極とを、より容易に且つより正確に接続することができる。
【００１７】
また、本発明の接続構造は、前記空隙形成構造が前記最終基板又は前記タイル状素子に設けられた曲面構造を有してなり、前記曲面構造の曲面は、前記最終基板又は前記タイル状素子と接触していることが好ましい。
本発明によれば、例えばタイル状素子及び最終基板について予め特に空隙形成構造を設けることなく、タイル状素子自体を湾曲させて最終基板に接合することにより、前記空隙形成構造を構成することができる。そこで、本発明によれば、毛細管現象を生じさせる空隙形成構造を簡便に構成することができる。また、タイル状素子の底面又は最終基板の表面などに、予め曲面を形成しておいてもよい。
【００１８】
上記目的を達成するために、本発明のタイル状素子は、最終基板に接続されるタイル状素子であって、前記最終基板にタイル状素子を接続したときに、空隙を生じさせる構造である空隙形成構造を有することを特徴とする。
本発明によれば、タイル状素子を最終基板に接合した後に、前記空隙に接するように又はその空隙の近傍に導電性液状体を塗布することにより、毛細管現象を起こさせ前記空隙内に導電性液状体を充填することができる。その後、かかる導電性液状体を硬化させることを空隙内及びその周囲に正確に電気配線を構成することができる。そこで、本発明のタイル状素子によれば、そのタイル状素子に機械的及び化学的なダメージを与えることなくタイル状素子の電極と最終基板の電極とを精密に接続すること可能となる。
【００１９】
また、本発明のタイル状素子は、凸形状と曲面形状とのうちの少なくとも一方を有し、前記凸形状及び曲面形状は、前記最終基板に接触又は接続される部位を有することが好ましい。
本発明によれば、タイル状素子における最終基板との接合面が凸形状又は曲面形状であるので、そのタイル状素子を最終基板に接合することにより、その接合箇所周辺に隙間が生じ、前記空隙形成構造を構成することができる。そこで、本発明によれば、前記毛細管現象を起こす空隙形成構造を有するタイル状素子を簡便に提供することができる。
【００２０】
また、本発明のタイル状素子は、前記空隙形成構造が半導体又は絶縁部材からなることが好ましい。
本発明によれば、例えばタイル状素子において電子的な機能部を半導体により設け、その半導体の一部を用いて前記空隙形成構造を構成することができる。また、タイル状素子における前記機能部について絶縁する絶縁部材の一部を用いて前記空隙形成構造を構成することもできる。そこで、本発明によれば、前記空隙形成構造を簡便に構成することができ、最終基板の電極に信頼性高く接続できる微小なタイル状素子を安価に提供することができる。
【００２１】
また、本発明のデバイスは、前記接続構造によって前記タイル状素子の電極が前記最終基板の電極に電気的に接続されてなることを特徴とする。
本発明によれば、タイル状素子が接合された最終基板からなるデバイスであって、タイル状素子の電極と最終基板の電極とが信頼性高く接続されており、そのタイル状素子などに不具合が生じている確率を従来よりも低減できるデバイスを提供することができる。
【００２２】
また、本発明の電子機器は、前記デバイスを備えたことを特徴とする。
本発明によれば、微小なタイル状素子が最終基板に電気的に確実に接続された信頼性の高い電子機器とすることができる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施形態に係る接続構造、タイル状素子及びデバイスについて、図面を参照して説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係るデバイスの構造例を示す模式断面図である。図２は、図１のデバイスの模式平面図である。本デバイスは、本発明に係る接続構造の一つの適用例でもあり、本発明に係るタイル状素子の一つの適用例でもある。また、本実施形態では、タイル状素子の一例として微小なタイル形状を有する微小タイル状素子を挙げているが、本発明はこれに限定されるものではなく微小ではないタイル状素子に適用することもできる。
【００２４】
本実施形態のデバイスは、微小タイル状素子１と、最終基板１７１とを備えている。微小タイル状素子１は、例えば厚さが２０μｍ以下であり、縦横の大きさが数十μｍから数百μｍの板状部材である。微小タイル状素子１の製造方法については後で詳細に説明する。微小タイル状素子１は、最終基板１７１に接合されている。微小タイル状素子１は、タイル本体部１１及び裏面電極１２を有している。また、タイル本体部１１には、半導体からなる電子的な機能を有する機能部が設けられている。機能部は、例えば、フォトダイオード、フォトトランジスタなどの受光素子、又は面発光レーザ、ＬＥＤ、ＤＦＢ（Distributed Feedback）レーザなどの発光素子、或いは、ヘテロバイポーラトランジスタ（ＨＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）などのうちのいずれかが一つを少なくともなすものとする。
【００２５】
裏面電極１２は、タイル本体部１１の裏面全体に設けられている。ここで、裏面とは、タイル本体部１１における最終基板１７１との接合面側の面をいう。そして、裏面電極１２は、タイル本体部１１に設けられている機能部の電極をなしている。なお、裏面電極１２は、タイル本体部１１の裏面全体ではなく裏面の一部に設けられているものとしてもよい。
【００２６】
最終基板１７１は、特に限定されず、シリコン、セラミック、ガラス、ガラスエポキシ、プラスチック、ポリイミドなど任意の部材を適用することができる。そして、最終基板１７１には、端子電極１７２が設けられている。また、最終基板１７１には、端子電極１７２と電気的に接続された電子素子、電気光学素子、電極又は集積回路（図示せず）などが設けられているものとする。
【００２７】
さらに、最終基板１７１の所望部位（微小タイル状素子１の接合部位）には、本発明の特徴の一つをなす空隙形成構造１７３が設けられている。この空隙形成構造１７３は、本発明に係る接続構造の全部又は一部をなすものである。空隙形成構造１７３は、最終基板１７１の表面に凸形状に設けられた絶縁部材などで構成されている。例えば空隙形成構造１７３は、ポリイミド膜で構成する。また、半導体層をパターニングすることなどにより、空隙形成構造１７３を構成してもよい。微小タイル状素子１は、空隙形成構造１７３の上面を接合面として、最終基板１７１に接合されている。すなわち、微小タイル状素子１における裏面電極１２の下面と最終基板１７１の空隙形成構造１７３の上面とが接着材を介して接合されている。
【００２８】
最終基板１７１の上面に設けられた空隙形成構造１７３の外縁は最終基板１７１の上面に段差部位を形成しており、その段差部位がタイル本体部１１の外縁よりも内側に配置されている。すなわち、微小タイル状素子１のタイル本体部１１における長手方向の両端は、図１及び図２に示すように、空隙形成構造１７３の上面の外縁よりも外側にはみ出している部分がある。このはみ出している部分と最終基板１７１との間には、空隙形成構造１７３の厚みにより、空隙が形成されている。
【００２９】
この空隙の中には、導電性液状体を硬化させてなる電気配線部材２００が充填されており、空隙の近傍にまでその電気配線部材２００が配置されている。電気配線部材２００は、微小タイル状素子１を最終基板１７１の空隙形成構造１７３上に接合した後に、前記空隙をなす微小タイル状素子１の外縁に接するように、導電性液状体を塗布することにより、該空隙の毛細管現象を用いて配置し形成したものである。この電気配線部材２００により、微小タイル状素子１の裏面電極１２と最終基板１７１の端子電極１７２とが電気的に接続されている。
【００３０】
これらにより、本実施形態によれば、微小タイル状素子１の裏面電極１２と最終基板１７１の端子電極１７２との電気的接続箇所の近傍に、空隙をなす空隙形成構造１７３が設けられている。そして、裏面電極１２と端子電極１７２とを電気的に接続する電気配線部材２００が、空隙形成構造１７３などのなす毛細管現象を用いて設けられている。したがって、所望の配線領域にのみ正確に電気配線部材２００が配置されており、裏面電極１２と電気配線部材２００とが良好に密着接続され、端子電極１７２と電気配線部材２００とも良好に密着接続されている。また、電気配線部材２００の形成において微小タイル状素子１が機械的及び化学的なダメージを受けていない。そこで、本実施形態によれば、微小タイル状素子１の裏面電極１２と最終基板１７１の端子電極１７２とが信頼性高く電気的に接続されており、微小タイル状素子１などに不具合が生じている確率を従来よりも低減できるデバイスを提供することができる。
【００３１】
また、本実施形態における電気配線部材２００が形成される前において、前記毛細管現象を起こす部位（端子電極１７２の表面及び裏面電極１２の露出面）は、上記導電性液状体に対して親液性が高いことが好ましい。このようにすると、上記毛細管現象を良好に起こさせることができ、導電性液状体が良好に上記空隙の中に充填され、裏面電極１２と端子電極１７２とをより信頼性高く電気的に接続することができる。また、上記導電性液状体の粘度は、低い方が好ましい。
【００３２】
＜第２実施形態＞
次に、本発明の第２実施形態に係るデバイスの構成例について、図３を参照して説明する。図３は、本発明の第２実施形態に係るデバイスの構造例を示す模式平面図である。本デバイスの断面図は、図１と同一となりうる。本デバイスと図１及び図２に示す第１実施形態のデバイスとの相違点は、空隙形成構造１７３ａの形状及び配置である。本デバイスの空隙形成構造１７３ａは、最終基板１７１の上面において、段差構造の上段及び下段が櫛歯形状に配置されている。すなわち、本デバイスの空隙形成構造１７３ａは、最終基板１７１の上面において凸形状をなす棒状部材が複数互いに平行に一定間隔をもって配置されたものからなる。空隙形成構造１７３ａをなす各棒状部材は、タイル本体部１１の外縁よりも内側に配置されている。この空隙形成構造１７３ａにより、タイル本体部１１の底面側と最終基板１７１の表面との間には、細長い空隙が複数形成されている。
【００３３】
これらにより、本実施形態によれば、櫛歯形状の空隙形成構造１７３ａによって毛細管現象をより効果的に引き起こすことができ、電気配線部材２００をより正確に配置することができる。そこで、本実施形態によれば、微小タイル状素子１の裏面電極１２と最終基板１７１の端子電極１７２とを、より容易に且つより正確に接続した信頼性の高いデバイスを構成することができる。
【００３４】
＜第３実施形態＞
次に、本発明の第３実施形態に係るデバイスの構成例について、図４を参照して説明する。図４は、本発明の第３実施形態に係るデバイスの構造例を示す模式断面図である。本デバイスと図１及び図２に示す第１実施形態のデバイスとの相違点は、最終基板１７１の端子電極１７２’の形状及び配置である。すなわち、本デバイスの端子電極１７２’は、微小タイル状素子１と最終基板１７１との接合部位とその近辺には設けられておらず、その接合部位から少し離れた領域の最終基板１７１の上面に設けられている。
【００３５】
また、電気配線部材２００は、第１実施形態のデバイスの電気配線部材２００よりも、水平方向に（図面の左右方向に）若干長く形成されており、微小タイル状素子１の裏面電極１２と最終基板１７１の端子電極１７２’とを電気的に接続している。この電気配線部材２００の形成方法としては、微小タイル状素子１を最終基板１７１に接合した後に、導電性液状体をタイル本体部１１の外縁に接するように塗布するとともに、水平方向に描画して端子電極１７２’上に到るまで塗布する。その後、その導電性液状体を硬化させることにより、図４に示す電気配線部材２００を形成する。
【００３６】
これらにより、本実施形態によれば、端子電極１７２’、空隙形成構造１７３、電気配線部材２００、微小タイル状素子１及び裏面電極１２についての配置の自由度を向上させることができる。また、ポリイミド膜などからなる空隙形成構造１７３を端子電極１７２’の上に形成したくない場合に、対処することができる。すなわち、金属電極上にポリイミド膜（絶縁膜）を形成するのは容易ではないので、本実施形態のデバイスはより簡便に製造することができる。また、本実施形態によれば、図４の左側の端子電極１７２’と右側の端子電極１７２’とが短絡することを、信頼性高く回避することもできる。
【００３７】
＜変形例＞
上記第１から第３実施形態では、空隙形成構造１７３，１７３’が最終基板１７１に設けられているが、空隙形成構造１７３，１７３’は微小タイル状素子１に設けてもよい。そして、空隙形成構造１７３，１７３’は、半導体又は絶縁部材からなることとしてもよい。このようにすると、微小タイル状素子１を形成する工程において空隙形成構造１７３，１７３’を形成することができる。したがって、空隙形成構造１７３，１７３’を簡便に形成できるとともに、微小タイル状素子１に対する空隙形成構造１７３，１７３’の配置をより精密化することもできる。
【００３８】
また、上記第１から第３実施形態では、空隙形成構造１７３，１７３’が平らな板形状であるが、空隙形成構造１７３，１７３’が、例えば「瓦」のような曲面構造を有しているものとしてもよい。そして、空隙形成構造１７３，１７３’の曲面又は端部が微小タイル状素子１の裏面又は最終基板１７１の表面と接触していることとしてもよい。このような構成によっても、微小タイル状素子１と最終基板１７１との間に、上記毛細管現象を生じさせる空隙を構成することができる。また、微小タイル状素子１及び最終基板１７１について予め特に空隙形成構造１７３，１７３’を設けることなく、薄い微小タイル状素子１自体を湾曲させて最終基板に接合することにより、前記空隙形成構造を構成することができる。このようにすれば、毛細管現象を生じさせる空隙形成構造を簡便に構成することができる。
【００３９】
＜第４実施形態＞
次に、本発明の第４実施形態に係るデバイスの構成例について、図５から図７を参照して説明する。本実施形態は、上記第１から第３実施形態のデバイスにヘテロバイポーラトランジスタを適用したものである。図５は、本実施形態のデバイスを示す平面図である。図６は、図５の部位ａａ’の断面図である。図７は、図５の部位ｂｂ’の断面図である。
【００４０】
本デバイスは、微小タイル状素子１ａと、最終基板１７１とを備えている。微小タイル状素子１ａのタイル本体部１１は、ヘテロバイポーラトランジスタを備えている。そしてタイル本体部１１の上面には、ヘテロバイポーラトランジスタのエミッタ電極１３及びベース電極１４が設けられている。微小タイル状素子１ａの裏面電極１２は、ヘテロバイポーラトランジスタのコレクタ電極となっている。
【００４１】
最終基板１７１には、上記実施形態の端子電極１７２に相当する共通エミッタ電極１７２ａ、共通ベース電極１７２ｂ及び共通コレクタ電極１７２ｃが設けられている。また、最終基板１７１には、上記実施形態と同様に空隙形成構造１７３が設けられている。そして、微小タイル状素子１ａは、空隙形成構造１７３の上面に接合されている。また、本デバイスは、電気配線部材２００ａ，２００ｂ，２００ｃを備えている。また、微小タイル状素子１ａのエミッタ電極１３と最終基板１７１の共通エミッタ電極１７２ａとは、電気配線部材２００ａで接続されている。微小タイル状素子１ａのベース電極１４と最終基板１７１の共通ベース電極１７２ｂとは、電気配線部材２００ｂで接続されている。微小タイル状素子１ａの裏面電極（コレクタ電極）１２と最終基板１７１の共通コレクタ電極１７２ｂとは、電気配線部材２００ｃで接続されている。
【００４２】
図７に示すように、裏面電極（コレクタ電極）１２の側面は、絶縁性の接着剤１５で覆われている。接着剤１５は、裏面電極（コレクタ電極）１２と電気配線部材２００ａ，２００ｂとの間を絶縁している。この接着剤１５は、微小タイル状素子１ａを空隙形成構造１７３の上面に接合（接着）するときに、その空隙形成構造１７３の上面又は微小タイル状素子１ａの底面に予め塗布された接着剤がその接合面からはみ出したものでなすことができる。すなわち、裏面電極（コレクタ電極）１２は実際には非常に薄いものであるので、上記接合面からはみ出した接着剤は容易に裏面電極（コレクタ電極）１２の側面を覆うこととなる。このようにすると、特に工程を追加することなく、電気配線部材２００ａ，２００ｂによってエミッタ電極１３、ベース電極１４及び裏面電極（コレクタ電極）１２が相互に短絡することを防ぐ、接着剤１５を構成することができる。
【００４３】
さらに、最終基板１７１には、図５の構成と同様にして、複数の微小タイル状素子１ａが接合されているものとしてもよい。この場合、最終基板１７１には、所定の間隔をもって複数の空隙形成構造１７３が配置されていることとする。各微小タイル状素子１ａは、それぞれ図５と同様に空隙形成構造１７３の上面に接合されている。また、各微小タイル状素子１ａにおいて、エミッタ電極１３は共通エミッタ電極１７２ａに接続され、ベース電極１４は共通ベース電極１７２ｂに接続され、裏面電極（コレクタ電極）１２は共通コレクタ電極１７２ｃに接続されている。したがって、各微小タイル状素子１ａのヘテロバイポーラトランジスタは互いに並列に接続されている。そのヘテロバイポーラトランジスタは、最終基板１７１などに設けられている電子回路と接続されている。
【００４４】
上記構成のデバイスの製造工程では、最終基板１７１の空隙形成構造１７３の上面に微小タイル状素子１ａを接合した後に、電気配線部材２００ａ，２００ｂ，２００ｃを設ける。そこで、電気配線部材２００ａ，２００ｂ，２００ｃを設ける前においては、タイル本体部１１の外縁と最終基板１７１の表面との間には、空隙が構成されている（図６参照）。そこで、タイル本体部１１の外縁に接するように、導電性液状体を滴下することにより、毛細管現象が生じ、その導電性液状体が上記空隙内に自動的に充填され、所望の配線領域に正確に保持される。その後、導電性液状体は、硬化されることで電気配線部材２００ａ，２００ｂ，２００ｃとなる。
【００４５】
これらにより、本デバイスによれば、電気配線部材２００ａ，２００ｂ，２００ｃにより、微小タイル状素子１ａのヘテロバイポーラトランジスタの電極と最終基板の電極とを簡便に、かつ、信頼性高く接続することができる。したがって、本デバイスは、最終基板１７１上に高密度に複数のヘテロバイポーラトランジスタを配置して、各ヘテロバイポーラトランジスタの端子を信頼性高く接続しているので、高速で大出力可能であり、かつコンパクトな信頼性の高い増幅回路を簡便に構成することができる。
【００４６】
＜製造方法＞
次に、上記構成の第１から第４実施形態のデバイスの製造方法について、図８から図１０を参照して説明する。本製造方法では、図１及び図２に示す第１実施形態のデバイスについての製造方法を示すが、第２から第４実施形態のデバイスについても同様にして製造することができる。
【００４７】
＜転写前＞
図８は、本製造方法の第１工程を示す模式断面図である。すなわち、微小タイル状素子１を最終基板１７１に転写する前までの工程が第１工程である。具体的には、まず微小タイル状素子１を設ける。微小タイル状素子１は上記のようにタイル本体部１１及び裏面電極１２を有している。このような微小タイル状素子１は、エピタキシャルリフトオフ（ＥＬＯ）法を用いて製造することが好ましい。すなわち、半導体基板上に所望の機能層及び裏面電極１２を形成し、その後、その半導体基板から機能層の所望部位及び裏面電極１２を微小なタイル形状に切り離して、タイル本体部１１及び裏面電極１２を有する微小タイル状素子１を形成する。なお、裏面電極１２は、半導体基板から機能層の所望部位を切り離してタイル本体部１１を形成し、そのタイル本体部１１の表面に金属を蒸着などなせることで、設けてもよい。また、微小タイル状素子１は、中間転写フィルム１３１に貼り付けられていることが好ましい。このようにすると、微小な薄膜形状の微小タイル状素子１を簡易にかつ正確にハンドリングすることができる。
裏面電極１２の露出面は、親液性が高いことが好ましい。これは後の工程における毛細管現象を良好に起こさせるためである。そこで、裏面電極１２の露出面について親液処理を施してもよい。
【００４８】
また、本工程では、最終基板１７１に端子電極１７２及び空隙形成構造１７３を設ける。例えば、端子電極１７２を最終基板１７１の表面全体に設け、端子電極１７２の上にポリイミド膜などを形成して空隙形成構造１７３とする。これにより、空隙形成構造１７３は最終基板１７１の表面側に段差構造を形成する。空隙形成構造１７３の形状（特に水平方向の長さ）は、タイル本体部１１の外形（特に水平方向の長さ）よりも小さい形状であることが好ましい。空隙形成構造１７３は、微小タイル状素子１に設けてあってもよい。
端子電極１７２の露出面は、親液性が高いことが好ましい。これは後の工程における毛細管現象を良好に起こさせるためである。そこで、端子電極１７２の露出面について親液処理を施してもよい。
そして、図８に示すように、微小タイル状素子１の裏面電極１２と空隙形成構造１７３の上面が向き合うように、微小タイル状素子１を最終基板１７１上にハンドリングする。
【００４９】
＜転写後＞
図９は、本製造方法の第２工程を示す模式断面図である。本工程では、微小タイル状素子１を最終基板１７１に転写する。具体的には、微小タイル状素子１のタイル本体部１１及び裏面電極１２の端部が空隙形成構造１７３の上面端からはみ出すように、空隙形成構造１７３の上面に微小タイル状素子１の裏面電極１２を接合する。換言すれば、空隙形成構造１７３がなす段差の近傍に、裏面電極１２と端子電極１７２との電気的接続箇所（配線領域）が位置するように、微小タイル状素子１を最終基板１７１に接合する。この接合は接着剤などにより行う。この接合により、微小タイル状素子１の端部（すなわち裏面電極１２の端部）と最終基板１７１の上面（すなわち端子電極１７２の上面）との間に空隙が形成される。この空隙は、空隙形成構造１７３の厚みと同じ値の幅をもつこととなる。
【００５０】
＜電気配線接続＞
図１０は、本製造方法の第３工程を示す模式断面図である。本工程では、電気配線を設ける。具体的には、タイル本体部１１の外縁に接するように、導電性液状体２００’を滴下する。導電性液状体２００’は、乾燥又は熱処理などで硬化して導電性を有する固体（電気配線材料）になるものである。また、導電性液状体２００’は、粘度が低いものであることが好ましい。これは後述の毛細管現象を良好に起こさせるためである。また上記滴下は、インクジェットノズルから液滴を吐出する液滴吐出方式を用いることが好ましい。またスクリーン印刷方式を用いて導電性液状体２００’の滴下又は塗布を行ってもよい。
【００５１】
すると、前記空隙により毛細管現象が生じ、その空隙内に自動的に導電性液状体２００’が充填される。これにより、導電性液状体２００’と裏面電極１２とが良好に密着するとともに、導電性液状体２００’と端子電極１７２とが良好に密着する。その後、導電性液状体２００’を乾燥又は熱処理などにより硬化させて、図１に示す電気配線部材２００とする。これらにより、微小タイル状素子１の裏面電極１２と最終基板１７１の端子電極１７２とが電気配線部材２００を介して良好に電気的に接続される。
【００５２】
これらにより、本製造方法によれば、毛細管現象を用いて所望の位置に導電性液状体を配置するので、その毛細管現象が生じる部位に電極などを配置することにより、その電極についての電気配線を簡便にかつ良好に設けることができる。したがって、本製造方法によれば、微小な電極同士などについて、機械的及び化学的なダメージを与えることなく、容易にかつ精密に接続することができ、その電気的な接続の信頼性を大幅に向上させることができる。
また、本製造方法によれば、毛細管現象が生じる部位である空隙の内面に、微小タイル状素子１の裏面電極１２と最終基板１７１の端子電極１７２とを配置しているので、裏面電極１２と端子電極１７２とを簡便にかつ良好に電気的に接続することができる。
【００５３】
上記製造方法においては、空隙形成構造１７３を設ける代わりに、微小タイル状素子１のタイル本体部１１及び裏面電極１２の形状を湾曲させてもよい。この微小タイル状素子１を最終基板に接合することにより、図９とほぼ同様に、裏面電極１２と端子電極１７２との間に空隙を設けることができる。ここで、タイル本体部１１及び裏面電極１２を湾曲させには、微小タイル状素子１を最終基板１７１に圧着接合するときに、その微小タイル状素子１に加える応力及びその位置を調整する、という方法をとることができる。このようにすると、空隙形成構造１７３を特に設けることなく、簡便に、毛細管現象を生じさせる空隙を形成することができる。
【００５４】
また、本製造方法では、第３工程において液滴吐出方式又はスクリーン印刷方式を用いて導電性液状体２００’の塗布をするので、空隙に接する位置に導電性液状体２００’を精密にかつ簡便に塗布することができる。そこで、本製造方法によれば、より簡便にかつ安価に、微小タイル状素子１の電極と最終基板１７１の電極とを接続することができる。特に、液滴吐出方式を用いると、無駄となる導電性液状体２００’を少なくすることができ、マスクを設ける必要もないので、より簡便に上記接続をすることができる。
【００５５】
（微小タイル状素子の製造方法）
次に、上記微小タイル状素子１の製造方法について、図１１から図１６を参照して説明する。本製造方法は、基本的にエピタキシャルリフトオフ法に基づくものである。また本製造方法では、微小タイル状素子１としての化合物半導体デバイス（化合物半導体素子）を最終基板１７１となるシリコン・ＬＳＩチップ上に接続する場合について説明するが、半導体デバイスの種類及びＬＳＩチップの種類に関係なく本発明を適用することができる。なお、本実施形態における「半導体基板」とは、半導体物資から成る物体をいうが、板形状の基板に限らず、どのような形状であっても半導体物資であれば「半導体基板」に含まれる。
【００５６】
＜第１工程＞
図１１は微小タイル状素子の製造方法の第１工程を示す概略断面図である。図１１において、基板１１０は、半導体基板であり、例えばガリウム・ヒ素化合物半導体基板とする。基板１１０における最下位層には、犠牲層１１１を設けておく。犠牲層１１１は、アルミニウム・ヒ素（ＡｌＡｓ）からなり、厚さが例えば数百ｎｍの層である。
例えば、犠牲層１１１の上層には機能層１１２を設ける。機能層１１２の厚さは、例えば１μｍから１０（２０）μｍ程度とする。そして、機能層１１２において半導体デバイス（半導体素子）１１３を作成する。半導体デバイス１１３としては、例えば面発光レーザ、フォトダイオード、ヘテロバイポーラトランジスタなどを設ける。この半導体デバイス１１３は、何れも基板１１０上に多層のエピタキシャル層を積層して素子が形成されたものである。また、各半導体デバイス１１３には、電極（アノード電極及びカソード電極など）も形成し、絶縁層なども形成し、動作テストも行う。
【００５７】
＜第２工程＞
図１２は微小タイル状素子の製造方法の第２工程を示す概略断面図である。本工程においては、各半導体デバイス１１３を分割するように分離溝１２１を形成する。分離溝１２１は、少なくとも犠牲層１１１に到達する深さをもつ溝とする。例えば、分離溝の幅及び深さともに、１０μｍから数百μｍとする。また、分離溝１２１は、後述するところの選択エッチング液が当該分離溝１２１を流れるように、行き止まりなく繋がっている溝とする。さらに、分離溝１２１は、碁盤のごとく格子状に形成することが好ましい。
また、分離溝１２１相互の間隔を数十μｍから数百μｍとすることで、分離溝１２１によって分割・形成される各半導体デバイス１１３のサイズを、数十μｍから数百μｍ四方の面積をもつものとする。分離溝１２１の形成方法としては、フォトリソグラフィとウェットエッチングによる方法、またはドライエッチングによる方法を用いる。また、クラックが基板に生じない範囲でＵ字形溝のダイシングで分離溝１２１を形成してもよい。
【００５８】
＜第３工程＞
図１３は微小タイル状素子の製造方法の第３工程を示す概略断面図である。本工程においては、中間転写フィルム１３１を基板１１０の表面（半導体デバイス１１３側）に貼り付ける。中間転写フィルム１３１は、表面に粘着剤が塗られたフレキシブルな帯形状のフィルムである。
【００５９】
＜第４工程＞
図１４は微小タイル状素子の製造方法の第４工程を示す概略断面図である。本工程においては、分離溝１２１に選択エッチング液１４１を注入する。本工程では、犠牲層１１１のみを選択的にエッチングするために、選択エッチング液１４１として、アルミニウム・ヒ素に対して選択性が高い低濃度の塩酸を用いる。
【００６０】
＜第５工程＞
図１５は微小タイル状素子の製造方法の第５工程を示す概略断面図である。本工程においては、第４工程での分離溝１２１への選択エッチング液１４１の注入後、所定時間の経過により、犠牲層１１１のすべてを選択的にエッチングして基板１１０から取り除く。
【００６１】
＜第６工程＞
図１６は微小タイル状素子の製造方法の第６工程を示す概略断面図である。第５工程で犠牲層１１１が全てエッチングされると、基板１１０から機能層１１２が切り離される。そして、本工程において、中間転写フィルム１３１を基板１１０から引き離すことにより、中間転写フィルム１３１に貼り付けられている機能層１１２を基板１１０から引き離す。
これらにより、半導体デバイス１１３が形成された機能層１１２は、分離溝１２１の形成及び犠牲層１１１のエッチングによって分割されて、所定の形状（例えば、微小タイル形状）の半導体素子（上記実施形態の「微小タイル状素子１」）すなわち微小タイル状素子１６１とされ、中間転写フィルム１３１に貼り付け保持されることとなる。ここで、機能層の厚さが例えば１μｍから８μｍ、大きさ（縦横）が例えば数十μｍから数百μｍであるのが好ましい。
【００６２】
さらに、中間転写フィルム１３１に貼り付けられている微小タイル状素子１６１の裏面全体に対して、中間転写フィルム１３１ごと蒸着又はスパッタを施し、金（Ａｕ）などの薄膜を形成する。この薄膜が図１に示す裏面電極１２となる。このとき、中間転写フィルム１３１における微小タイル状素子１６１間にもＡｕなどの薄膜が形成されてもかまわない。そこで、本工程では特にマスクなどを用いる必要がない。これらにより、図８に示す状態の微小タイル状素子１が完成する。
【００６３】
＜電子機器＞
次に、上記実施形態の微小タイル状素子１，１ａ（以下、微小タイル状素子１という）及びデバイスを備えた電子機器の例について説明する。図１７は、本実施形態の電子機器の一例であり、本実施形態の微小タイル状素子１及びデバイスを備えたＩＣチップ間光インターコネクション回路を示す斜視図である。本実施形態の電子機器は、基板上に配置された複数の集積回路チップ（ＩＣチップ、ＬＳＩチップなど）相互間で微小タイル状素子１を用いて光通信するＩＣチップ間光インターコネクション回路である。
【００６４】
上記の最終基板１７１に該当する基板４５０の上面には、複数のＬＳＩ（集積回路）４０１ａ，４０１ｂ，４０１ｃが実装されている。また、基板４５０の上面には、複数の光導波路４３０と、複数の微小タイル状素子１が取り付けられている。各ＬＳＩ４０１ａ，４０１ｂ，４０１ｃは、半導体チップからなり、基板４５０の上面にフリップチップ実装されている。なお、各ＬＳＩ４０１ａ，４０１ｂ，４０１ｃは、フリップチップ実装以外の方法で基板４５０に実装してもよい。
【００６５】
微小タイル状素子１は、受光機能又は発光機能をもつものとする。そして、発光機能をもつ微小タイル状素子１と受光機能をもつ微小タイル状素子１とが一対となり、それぞれ１つの光導波路４３０の端部に設けられている。換言すれば、発光機能をもつ微小タイル状素子１と受光機能をもつ微小タイル状素子１とが、光導波路４３０で光学的に接続されている。
【００６６】
また、各微小タイル状素子１の電極は、基板４５０上に設けられた電極を介して近傍のＬＳＩ４０１ａ，４０１ｂ，４０１ｃと電気的に接続されている。この微小タイル状素子１の電極と基板４５０の電極とを接続する電気配線は、本発明に係る毛細管現象を用いた製造方法により設けられている。すなわち、微小タイル状素子１又は基板４５０には、空隙形成構造が設けられている。
【００６７】
そこで、例えばＬＳＩ４０１ａの出力信号（電気信号）は、電極などを介して近傍の微小タイル状素子１に送られる。その微小タイル状素子１は電気信号を光パルス信号に変換して光導波路４３０に出射する。その光パルス信号は、光導波路４３０の端部であってＬＳＩ４０１ｂの近隣に配置されている微小タイル状素子１で電気信号に変換され、ＬＳＩ４０１ｂの入力信号となる。
【００６８】
本実施形態の電子機器によれば、ＩＣチップ間におけるデータ伝送及び通信を光信号により極めて高速化することができるＩＣチップ間光インターコネクション回路を実現することができる。また、微小タイル状素子１の電極と基板４５０の電極とを毛細管現象を用いて配線接続したので、上記ＩＣチップ間光インターコネクション回路について信頼性を高めながら、よりコンパクト化及び低コスト化することができる。
本実施形態において、１つの光導波路４３０に、受光機能をもつ複数の微小タイル状素子１を接続して、光バスを形成してもよい。このような構成にすると、例えば、複数のＬＳＩ４０１ａ，４０１ｂ，４０１ｃで共有されるクロック信号の配信を光導波路４３０によって行うことができる。
【００６９】
図１８は、本実施形態の電子機器の一例であり、本実施形態の微小タイル状素子１を備えたＩＣチップ内光インターコネクション回路を示す斜視図である。本実施形態の電子機器は、１つの集積回路チップ（ＩＣチップ、ＬＳＩチップ）上に設けられた複数の回路ブロックについて微小タイル状素子１を用いて光学的に接続するものである。
【００７０】
最終基板に相当する１つの集積回路チップ５５０上には、３つの回路ブロック５０１ａ，５０１ｂ，５０１ｃが形成されている。集積回路チップ５５０は半導体チップからなる。なお、集積回路チップ５５０上に形成される回路ブロックの数は、３つに限定されるものではなく、２つ以上であればよい。また集積回路チップ５５０上には、回路ブロック以外の回路又は電子素子などが形成されていてもよい。
【００７１】
回路ブロック５０１ａ，５０１ｂ，５０１ｃは、ＣＰＵ、メモリ回路、映像信号処理回路、映像信号ドライブ回路、通信Ｉ／Ｏ、各種インターフェース回路、Ａ／Ｄコンバータ、Ｄ／Ａコンバータなどを構成するものである。例えば回路ブロック５０１ａがＣＰＵを構成し、回路ブロック５０１ｂが第１メモリ回路を構成し、回路ブロック５０１ｃが第２メモリ回路を構成するものとする。なお、回路ブロック５０１ａ，５０１ｂ，５０１ｃは、バイポーラ集積回路、ＭＯＳ集積回路、ＣＭＯＳ集積回路又はＳＯＳ（Silicon On Sapphire）集積回路などとして集積回路チップ５５０上に形成することができる。
【００７２】
各回路ブロック５０１ａ，５０１ｂ，５０１ｃ同士は、メタル配線５３１によって電気的に接続されている。このメタル配線５３１は本発明に係る毛細管現象を用いた製造方法によって設けてもよい。
また、各回路ブロック５０１ａ，５０１ｂ，５０１ｃには、微小タイル状素子１が接合されている。微小タイル状素子１は発光機能又は受光機能を有するものとする。発光機能を有する微小タイル状素子１は、例えば面発光レーザ（ＶＣＳＥＬ）、電界吸収変調内蔵のＤＦＢ（Distributed Feedback）レーザ又はＬＥＤなどを備えるものとする。受光機能を有する微小タイル状素子１は、例えば上記ＭＳＭ型フォトダイオード又はフォトトランジスタなどを備えるものとする。そして、微小タイル状素子１は、例えば数百μｍ四方以下の面積と数十μｍ以下の厚さをもつものであって、集積回路チップ５５０の表面に接着材などで貼り付けられたものとする。
【００７３】
各微小タイル状素子１の電極は、回路ブロック（回路ブロック５０１ａ，５０１ｂ，５０１ｃのいずれか）の電極と電気的に接続されている。この微小タイル状素子１の電極と回路ブロックの電極とを接続する電気配線は、本発明に係る毛細管現象を用いた製造方法により設けられている。すなわち、微小タイル状素子１又は回路ブロック５０１ａ，５０１ｂ，５０１ｃには、空隙形成構造が設けられている。
【００７４】
集積回路チップ５５０上には、光導波路５３０も形成されている。光導波路５３０は、集積回路チップ５５０の上面、回路ブロック５０１ａ，５０１ｂ，５０１ｃの上面及びメタル配線５３１の上面に渡って棒状に形成された光導波路材からなるものである。この光導波路材の厚み（高さ）は、集積回路チップ５５０表面と回路ブロック５０１ａ，５０１ｂ，５０１ｃ又は微小タイル状素子１並びにメタル配線５３１とがなす段差よりも十分大きな値とすることが好ましい。これは、光導波路５３０における光結合効率を高めるためである。
【００７５】
光導波路材としては、透明樹脂又はゾルゲルガラスなどを適用することができる。また、光導波路５３０をなす光導波路材は、各微小タイル状素子１を被うように形成されている。したがって、各微小タイル状素子１は、光導波路５３０によって光学的に接続されている。さらに、光導波路材の表面には、外乱光の入射を防ぐための光吸収膜又は光反射膜を形成してもよい。
【００７６】
このような構成により、例えばＣＰＵをなす回路ブロック５０１ａから出力された電気信号（データ）は、回路ブロック５０１ａ上の微小タイル状素子１によって光信号に変換される。この微小タイル状素子１から放射された光信号は、光導波路５３０に入射してその光導波路５３０内を伝播する。この光信号は、回路ブロック５０１ｂ及び回路ブロック５０１ｃそれぞれの微小タイル状素子１で電気信号に変換され、回路ブロック５０１ｂ及び回路ブロック５０１ｃそれぞれに入力される。
【００７７】
したがって、本実施形態によれば、微小タイル状素子１と光導波路５３０を用いて、集積回路チップ５５０上の各回路ブロック５０１ａ，５０１ｂ，５０１ｃ間におけるデータ伝送を光信号により極めて高速化できるＩＣチップ内光インターコネクション回路を構成することができる。
【００７８】
さらに本実施形態においては、微小タイル状素子１の電極と回路ブロック５０１ａ，５０１ｂ，５０１ｃの電極とを毛細管現象を用いて配線接続したので、上記ＩＣチップ内光インターコネクション回路について信頼性を高めながら、よりコンパクト化及び低コスト化することができる。
【００７９】
光導波路５３０を伝播する光信号は、クロック信号としてもよい。例えば回路ブロック５０１ａの微小タイル状素子１からクロック信号（光信号）が放射され、そのクロック信号が光導波路５３０を伝播して他の回路ブロック５０１ｂ，５０１ｃの微小タイル状素子１に入力されることとする。このような構成とすることにより、従来よりも周波数の高いクロック信号で各回路ブロック５０１ａ，５０１ｂ，５０１ｃを高速動作させることができる。また、本実施形態においては、各回路ブロック５０１ａ，５０１ｂ，５０１ｃ相互間はメタル配線５３１により電気的に接続されている。そこで、比較的高速に伝送する必要がない信号及び電力供給などについてはメタル配線５３１を介して伝送することができる。
【００８０】
また、本実施形態においては、光導波路５３０が回路ブロック５０１ｂを横切るように、各回路ブロック５０１ａ，５０１ｂ，５０１ｃ上に設けられている。そこで、光導波路５３０の経路長を短縮することができる。光導波路５３０は、集積回路チップ５５０上において、回路ブロック５０１ａ，５０１ｂ，５０１ｃの上面であるか否かにかかわらず形成することができる。
【００８１】
そして、光導波路５３０は、回路ブロック５０１ａ，５０１ｂ，５０１ｃを迂回するように集積回路チップ５５０の表面に設けてもよい。このようにすると、集積回路チップ５５０の表面において、回路ブロック５０１ａ，５０１ｂ，５０１ｃの領域表面と他の領域表面との段差が大きい場合でも、光導波路５３０が平らな面に設けられるので、光信号伝送過程での光結合効率を高めることができる。光導波路５３０は、図１８に示すような直線状に限らず、曲げや分岐あるいはループ状に形成することもできる。
【００８２】
図１８に示す実施形態では回路ブロック５０１ａ，５０１ｂ，５０１ｃ毎に１つずつ微小タイル状素子１が貼り付けられており、１本の光導波路５３０で各微小タイル状素子１を接続しているが、各回路ブロック５０１ａ，５０１ｂ，５０１ｃ毎に複数の微小タイル状素子１を貼り付けてもよい。そして複数本の光導波路５３０によって各微小タイル状素子１を接続してもよい。このようにすることにより、複数組の微小タイル状素子１及び光導波路５３０を用いて複数の光信号を並列に伝送することができ、データ伝送速度をさらに高速化することができる。図１８に示す実施形態では、全ての回路ブロック５０１ａ，５０１ｂ，５０１ｃが光導波路５３０で接続されているが、一部の回路ブロック間（例えば回路ブロック５０１ａと回路ブロック５０１ｂ間）のみを光導波路５３０で接続してもよい。
【００８３】
さらに、図１８に示す集積回路チップ５５０を所望の基板上に複数実装してもよい。この場合、各集積回路チップ５５０同士の側面を密着させて基板上に配置することが好ましい。各集積回路チップ５５０は、フリップチップ実装することが好ましい。これらのようにすることにより、複数の集積回路チップ５５０を基板上にコンパクトに実装することができる。また、これらのようにすることで、各集積回路チップ５５０同士を上記微小タイル状素子１及び光導波路５３０で接続することも容易に行える。したがって、複数の集積回路チップ５５０からなる大規模なコンピュータシステムなどを、コンパクトにしながら高性能にかつ信頼性高く提供することができる。
【００８４】
図１９は、本実施形態の電子機器の一例であり、本実施形態の微小タイル状素子１及びデバイスを備えた積層構造の光インターコネクション集積回路の概略断面図である。本光インターコネクション集積回路は、上記最終基板に相当する３つの集積回路チップ（シリコン半導体基板）６０１ａ，６０１ｂ，６０１ｃを、樹脂などの透明な接着材（図示せず）を挟んで重ね合わせて積層した構造を有している。集積回路チップ６０１ａ，６０１ｂ，６０１ｃは、シリコン半導体基板に集積回路（ＬＳＩなど）を形成したものである。また集積回路チップ６０１ａ，６０１ｂ，６０１ｃは、ガラス基板に薄膜トランジスタ（ＴＦＴ）などを形成したものでもよい。また、図１９における面発光レーザＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４及びフォトディテクタＰＤ１，ＰＤ１’，ＰＤ２，ＰＤ２’，ＰＤ３，ＰＤ３’，ＰＤ４，ＰＤ４’は、それぞれ上記微小タイル状素子１で構成されているものとする。その微小タイル状素子１の形状としては、例えば厚さ１μｍから２０μｍ、縦横の大きさ数十μｍから数百μｍの板形状とする。
【００８５】
また、各微小タイル状素子１の電極は、集積回路チップ６０１ａ，６０１ｂ，６０１ｃの電極と電気的に接続されている。この微小タイル状素子１の電極と集積回路チップ６０１ａ，６０１ｂ，６０１ｃの電極とを接続する電気配線は、本発明に係る毛細管現象を用いた製造方法により設けられている。すなわち、微小タイル状素子１又は集積回路チップ６０１ａ，６０１ｂ，６０１ｃには、空隙形成構造が設けられている。
【００８６】
集積回路チップ６０１ａの上面には、２つの面発光レーザＶＣ１，ＶＣ２と、２つのフォトディテクタＰＤ３，ＰＤ４とが所望の位置に接着されている。すなわち、集積回路チップ６０１ａの上面における周縁部位に限らず、集積回路の中の任意の位置に面発光レーザＶＣ１，ＶＣ２及びフォトディテクタＰＤ３，ＰＤ４を配置する。
【００８７】
面発光レーザＶＣ１，ＶＣ２及びフォトディテクタＰＤ３，ＰＤ４それぞれの間隔は、非常に小さくすることができ、例えば、当該間隔としては数μｍとすることもできる。また、面発光レーザＶＣ１，ＶＣ２及びフォトディテクタＰＤ３，ＰＤ４などをなす各微小タイル状素子は、透明性を有する接着材６３０で集積回路チップ６０１ａの上面に接着されている。接着材６３０としては例えば樹脂を用いる。
【００８８】
集積回路チップ６０１ｂの上面には、１つの面発光レーザＶＣ３と、３つのフォトディテクタＰＤ１，ＰＤ２，ＰＤ４’とが接着されている。ここで、面発光レーザＶＣ３及びフォトディテクタＰＤ１，ＰＤ２，ＰＤ４’は、透明性を有する接着材６３０で集積回路チップ６０１ｂの上面に接着されている。
集積回路チップ６０１ｃの上面には、１つの面発光レーザＶＣ４と、３つのフォトディテクタＰＤ１’，ＰＤ２’，ＰＤ３’とが接着されている。ここで、面発光レーザＶＣ４及びフォトディテクタＰＤ１’，ＰＤ２’，ＰＤ３’は、透明性を有する接着材６３０で集積回路チップ６０１ｃの上面に接着されている。
【００８９】
接着材６３０は、インクジェットノズル（図示せず）から接着材６３０を含む液滴を吐出して集積回路チップ６０１ａ，６０１ｂ，６０１ｃに塗布する液滴吐出方式で設けることが好ましい。これにより、接着材６３０などの量を軽減でき、設計変更などにも容易に対応でき、製造コストを低減することができる。また、集積回路チップ６０１ａ，６０１ｂ，６０１ｃを接着材で重ね合わせるときも、その接着材を液滴吐出方式で塗布することが好ましい。これにより、接着材などの量を軽減でき、設計変更などにも容易に対応でき、製造コストを低減することができる。
【００９０】
そして、面発光レーザＶＣ１の発光中心軸に対向するように、２つのフォトディテクタＰＤ１，ＰＤ１’が配置されている。また、面発光レーザＶＣ２の発光中心軸に対向するように、２つのフォトディテクタＰＤ２，ＰＤ２’が配置されている。また、面発光レーザＶＣ３の発光中心軸に対向するように、２つのフォトディテクタＰＤ３，ＰＤ３’が配置されている。また、面発光レーザＶＣ４の発光中心軸に対向するように２つのフォトディテクタＰＤ４，ＰＤ４’が配置されている。望ましくは、各々の面発光レーザＶＣの発光中心軸上に、各々の面発光レーザに対向して配置される２つのフォトディテクタＰＤ，ＰＤ’の受光中心軸がくるように、面発光レーザＶＣとフォトディテクタＰＤ，ＰＤ’を配置するのがよい。
【００９１】
面発光レーザＶＣ１は第１波長のレーザ光を出射し、面発光レーザＶＣ２は第２波長のレーザ光を出射し、面発光レーザＶＣ３は第３波長のレーザ光を出射し、面発光レーザＶＣ４は第４波長のレーザ光を出射する。ここで、第１乃至第４波長は、例えば、集積回路チップ６０１ａ，６０１ｂ，６０１ｃをシリコン半導体基板で形成した場合は１．１μｍ以上とする。これにより、面発光レーザＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４から出射されたレーザ光は、集積回路チップ６０１ａ，６０１ｂ，６０１ｃを透過することが可能となる。例えば、第１波長を１．２０μｍ、第２波長を１．２２μｍ、第３波長を１．２４μｍ、第４波長を１．２６μｍとする。
波長が１．１μｍ以下の光でもガラス基板であれば透過することができる。そこで、集積回路チップ６０１ａ，６０１ｂ，６０１ｃをガラス基板を用いて形成した場合は、第１乃至第４波長を１．１μｍ以下にすることもできる。例えば、第１波長を０．７９μｍ、第２波長を０．８１μｍ、第３波長を０．８３μｍ、第４波長を０．８５μｍとする。
【００９２】
各フォトディテクタＰＤ１，ＰＤ１’，ＰＤ２，ＰＤ２’，ＰＤ３，ＰＤ３’，ＰＤ４，ＰＤ４’は、波長選択性を有することが好ましい。例えば、フォトディテクタＰＤ１，ＰＤ１’は第１波長の光のみを検出し、フォトディテクタＰＤ２，ＰＤ２’は第２波長の光のみを検出し、フォトディテクタＰＤ３，ＰＤ３’は第３波長の光のみを検出し、フォトディテクタＰＤ４，ＰＤ４’は第４波長の光のみを検出するものとする。また、各フォトディテクタＰＤ１，ＰＤ１’，ＰＤ２，ＰＤ２’，ＰＤ３，ＰＤ３’，ＰＤ４，ＰＤ４’の上面又は下面に波長選択性を有する薄膜などを設けて、波長選択性を有する受光素子としてもよい。フォトディテクタＰＤ１，ＰＤ１’，ＰＤ２，ＰＤ２’，ＰＤ３，ＰＤ３’，ＰＤ４，ＰＤ４’としては、例えば、上記実施形態のＭＳＭ型フォトダイオードなどを用いる。
【００９３】
また、面発光レーザＶＣ１，ＶＣ２及びフォトディテクタＰＤ３，ＰＤ４の上面は、非透明部材で被われていることが好ましい。また、フォトディテクタＰＤ１’，ＰＤ２’，ＰＤ３’及び面発光レーザＶＣ４の下面は、非透明部材で被われていることが好ましい。これにより、迷光によるノイズを抑えることができる。
【００９４】
上記構成により、面発光レーザＶＣ１から下方に出射された第１波長のレーザ光は、面発光レーザＶＣ１と集積回路チップ６０１ａ間の接着材６３０、集積回路チップ６０１ａ、及び、集積回路チップ６０１ａと集積回路チップ６０１ｂ間の接着材を透過してフォトディテクタＰＤ１に入射し、さらに、フォトディテクタＰＤ１、フォトディテクタＰＤ１と集積回路チップ６０１ｂ間の接着材６３０、集積回路チップ６０１ｂ、及び、集積回路チップ６０１ｂと集積回路チップ６０１ｃ間の接着材を透過してフォトディテクタＰＤ１’に入射する。
【００９５】
また、面発光レーザＶＣ２から下方に出射された第２波長のレーザ光は、面発光レーザＶＣ２と集積回路チップ６０１ａ間の接着材６３０、集積回路チップ６０１ａ及び集積回路チップ６０１ａと集積回路チップ６０１ｂ間の接着材を透過してフォトディテクタＰＤ２に入射し、さらに、フォトディテクタＰＤ２、フォトディテクタＰＤ２と集積回路チップ６０１ｂ間の接着材６３０、集積回路チップ６０１ｂ、及び、集積回路チップ６０１ｂと集積回路チップ６０１ｃ間の接着材を透過してフォトディテクタＰＤ２’に入射する。
【００９６】
また、面発光レーザＶＣ３から上方に出射された第３波長のレーザ光は、集積回路チップ６０１ｂと集積回路チップ６０１ａ間の接着材、集積回路チップ６０１ａ、及び、集積回路チップ６０１ａとフォトディテクタＰＤ３間の接着材６３０を透過してフォトディテクタＰＤ３に入射する。面発光レーザＶＣ３から下方に出射された第３波長のレーザ光は、面発光レーザＶＣ３と集積回路チップ６０１ｂ間の接着材６３０、集積回路チップ６０１ｂ、及び、集積回路チップ６０１ｂと集積回路チップ６０１ｃ間の接着材を透過してフォトディテクタＰＤ３’に入射する。
【００９７】
また、面発光レーザＶＣ４から上方に出射された第４波長のレーザ光は、集積回路チップ６０１ｃと集積回路チップ６０１ｂ間の接着材、集積回路チップ６０１ｂ、及び、集積回路チップ６０１ｂとフォトディテクタＰＤ４’間の接着材６３０を透過してフォトディテクタＰＤ４’に入射し、さらに、フォトディテクタＰＤ４’、集積回路チップ６０１ｂと集積回路チップ６０１ａ間の接着材、集積回路チップ６０１ａ、及び、集積回路チップ６０１ａとフォトディテクタＰＤ４間の接着材６３０を透過してフォトディテクタＰＤ４に入射する。
【００９８】
したがって、面発光レーザＶＣ１から第１波長のレーザ光として出力された光信号は、フォトディテクタＰＤ１，ＰＤ１’に略同時に受信される。また、面発光レーザＶＣ２から第２波長のレーザ光として出力された光信号は、フォトディテクタＰＤ２，ＰＤ２’に略同時に受信される。また、面発光レーザＶＣ３から第３波長のレーザ光として出力された光信号は、フォトディテクタＰＤ３，ＰＤ３’に略同時に受信される。また、面発光レーザＶＣ４から第４波長のレーザ光として出力された光信号は、フォトディテクタＰＤ４，ＰＤ４’に略同時に受信される。
【００９９】
そこで、集積回路チップ６０１ａ、集積回路チップ６０１ｂ及び集積回路チップ６０１ｃの相互間では、第１〜第４波長の４つの光信号を同時に並列に送受信して双方向通信を行うことができる。換言すれば、上記面発光レーザＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４及びフォトディテクタＰＤ１，ＰＤ２，ＰＤ３，ＰＤ４，ＰＤ１’，ＰＤ２’，ＰＤ３’，ＰＤ４’が光バスの信号送受信手段となり、第１〜第４波長の４つの光信号が光バスの伝送信号となる。
【０１００】
これらにより、本実施形態の光インターコネクション集積回路は、３つの集積回路チップ６０１ａ，６０１ｂ，６０１ｃの相互間において複数の光信号を並列に送受信する光バスを有するので、集積回路チップ間の信号伝送速度を高速化することができ、金属配線を用いて電気信号を送受信する場合に生ずる以下の問題点
１）配線間の信号伝達タイミングのズレ（スキュー）
２）高周波信号の伝送時に大きな電力が必要となる
３）配線レイアウトについて自由度が制限され設計が困難となる
４）インピーダンスマッチングが必要となる
５）アースノイズ、電磁誘導ノイズなどの対策が必要となる
に対処することができる。
【０１０１】
さらに、本実施形態の光インターコネクション集積回路は、面発光レーザＶＣ１，ＶＣ２，ＶＣ３，ＶＣ４及びフォトディテクタＰＤ１，ＰＤ１’，ＰＤ２，ＰＤ２’，ＰＤ３，ＰＤ３’，ＰＤ４，ＰＤ４’をなす微小タイル状素子１の電極と、集積回路チップ６０１ａ，６０１ｂ，６０１ｃの電極とを、毛細管現象を用いて配線接続したので、上記光インターコネクション集積回路について信頼性を高めながら、よりコンパクト化及び低コスト化することができる。
【０１０２】
さらにまた、本実施形態の光インターコネクション集積回路は、光バスの通信信号となる複数のレーザ光をそれぞれ異なる波長にしているので、発光素子と受光素子を１組とした複数組の光信号送受信手段を極めて近接して配置しても迷光などによる混信を防ぐことが可能となり、さらに装置をコンパクト化することができる。さらにまた、本実施形態の光インターコネクション集積回路は、発光素子として面発光レーザを用いているので、さらに通信速度を高速化することができるとともに、多層構造に積層した複数の集積回路チップを透過するレーザ光の出射手段（送信手段）を容易に形成することができる。さらにまた、本実施形態の光インターコネクション集積回路は、波長選択性を有する受光素子（フォトディテクタ）を用いることで、迷光などによる混信をさらに防ぐことが可能となり、さらに装置をコンパクト化することができる。
【０１０３】
＜電子機器の具体例＞
次に、上記実施形態の微小タイル状素子１又はデバイスを備えた電子機器の具体例について、次に説明する。
上記実施形態の微小タイル状素子１は、ＭＳＭ型などのフォトダイオード、フォトダイオード以外のフォトディテクタ、面発光レーザなどの半導体レーザ又は発光ダイオード、あるいはヘテロバイポーラトランジスタなどに適用することができる。これらの微小タイル状素子１を備えたデバイスは、レーザ光を用いる機器などに対して広く適用できる。したがって、これらのデバイスを備えた応用回路又は電子機器としては、光インターコネクション回路、光ファイバ通信モジュール、レーザプリンタ、レーザビーム投射器、レーザビームスキャナ、リニアエンコーダ、ロータリエンコーダ、変位センサ、圧力センサ、ガスセンサ、血液血流センサ、指紋センサ、高速電気変調回路、無線ＲＦ回路、携帯電話、無線ＬＡＮなどが挙げられる。
【０１０４】
図２０（ａ）は、携帯電話の一例を示した斜視図である。図２０（ａ）において、符号１０００は上記微小タイル状素子１又はデバイスを信号伝達手段又は表示手段などの一部として用いた携帯電話本体を示し、符号１００１は表示部を示している。図２０（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図２０（ｂ）において、符号１１００は上記微小タイル状素子１又はデバイスを信号伝達手段又は表示手段などの一部として用いた時計本体を示し、符号１１０１は表示部を示している。図２０（ｃ）は、ワープロ、パソコンなどの携帯型情報処理装置の一例を示した斜視図である。図２０（ｃ）において、符号１２００は情報処理装置、符号１２０２はキーボードなどの入力部、符号１２０４は上記微小タイル状素子１又はデバイスを信号伝達手段又は表示手段の一部として用いた情報処理装置本体、符号１２０６は表示部を示している。
【０１０５】
図２０に示す電子機器は、微小タイル状素子１の電極と他の基板（最終基板）の電極とを毛細管現象を用いて配線接続しているので、その配線接続について信頼性を高めながらよりコンパクト化及び低コスト化することができる。
【０１０６】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能であり、実施形態で挙げた具体的な材料や層構成などはほんの一例に過ぎず、適宜変更が可能である。
【図面の簡単な説明】
【０１０７】
【図１】本発明の第１実施形態に係るデバイスの構造例を示す模式断面図である。
【図２】同上のデバイスの模式平面図である。
【図３】本発明の第２実施形態に係るデバイスの構造例を示す模式平面図である。
【図４】本発明の第３実施形態に係るデバイスの構造例を示す模式断面図である。
【図５】本発明の第４実施形態に係るデバイスの構造例を示す模式平面図である。
【図６】同上のデバイスにおける部位ａａ’の模式断面図である。
【図７】同上のデバイスにおける部位ｂｂ’の模式断面図である。
【図８】第１実施形態に係るデバイスの製造方法の第１工程を示す断面図である。
【図９】同上の製造方法の第２工程を示す断面図である。
【図１０】同上の製造方法の第３工程を示す断面図である。
【図１１】第１実施形態に係る微小タイル状素子の製造方法の第１工程を示す断面図である。
【図１２】同上の製造方法の第２工程を示す断面図である。
【図１３】同上の製造方法の第３工程を示す断面図である。
【図１４】同上の製造方法の第４工程を示す断面図である。
【図１５】同上の製造方法の第５工程を示す断面図である。
【図１６】同上の製造方法の第６工程を示す断面図である。
【図１７】本発明の微小タイル状素子を備えたＩＣチップ間光インターコネクション回路を示す斜視図である。
【図１８】本発明の微小タイル状素子を備えたＩＣチップ内光インターコネクション回路を示す斜視図である。
【図１９】本発明の微小タイル状素子を備えた積層構造の光インターコネクション集積回路の概略断面図である。
【図２０】本発明の微小タイル状素子を備えた電子機器の具体例を示す図である。
【符号の説明】
【０１０８】
１，１ａ…微小タイル状素子、１１…タイル本体部、１２…裏面電極、１３…エミッタ電極、１４…ベース電極、１５…接着剤、１１３…半導体層、１３１…中間転写フィルム、１７１…最終基板、１７２，１７２’…端子電極、１７２ａ…共通エミッタ電極、１７２ｂ…共通ベース電極、１７２ｃ…共通コレクタ電極、１７３，１７３ａ…空隙形成構造、２００，２００ａ，２００ｂ，２００ｃ…電気配線部材，２００’…導電性液状体
【図１】
2005158776.tif 000003
【図２】
2005158776.tif 000004
【図３】
2005158776.tif 000005
【図４】
2005158776.tif 000006
【図５】
2005158776.tif 000007
【図６】
2005158776.tif 000008
【図７】
2005158776.tif 000009
【図８】
2005158776.tif 000010
【図９】
2005158776.tif 000011
【図１０】
2005158776.tif 000012
【図１１】
2005158776.tif 000013
【図１２】
2005158776.tif 000014
【図１３】
2005158776.tif 000015
【図１４】
2005158776.tif 000016
【図１５】
2005158776.tif 000017
【図１６】
2005158776.tif 000018
【図１７】
2005158776.tif 000019
【図１８】
2005158776.tif 000020
【図１９】
2005158776.tif 000021
【図２０】
2005158776.tif 000022