(57)【要約】【課題】スタンバイ時と通常動作時で電圧出力端子への電圧出力構成を切換える構成において、電源電圧供給源と電圧出力端子の電圧関係にかかわらず、電圧出力端子に目的とする電圧を精度良く確実に出力する構成を実現する。【解決手段】P-CHトランジスタ６のドレインを電圧出力端子４側に接続し、信号25のHI出力としては電圧出力端子４の電圧を出力し、ソースを接地したN-CHトランジスタ17のゲートに信号26に入力し、ドレインは他端を電圧出力端子４に接続した抵抗に接続し、そのドレインを信号25とし、信号26のHI出力として電源電圧供給源１の電圧を出力する構成とする。【選択図】図１
2005158849.tif 000002
【特許請求の範囲】
【請求項１】
電源電圧供給源と、一端を前記電源電圧供給源と接続したコイルと、前記コイルの他方の端子と接続した駆動用トランジスタと、負荷デバイス及び接地間にコンデンサを接続した電圧出力端子と、前記コイルと前記駆動用トランジスタの接続点から前記電圧出力端子の間に介在し、前記電圧出力端子から前記コイル方向への電流の遮断を行うダイオードと、前記コイルと前記駆動用トランジスタとの接続点から前記電圧出力端子の間に介在し、前記ダイオードと直列接続し、ドレインを前記電圧出力端子側に、ソースを前記駆動用トランジスタ側に接続した第１のP-CHトランジスタと、前記第１のP-CHトランジスタが導通状態においては前記駆動用トランジスタを制御することによって前記電圧出力端子を所定電圧に設定する制御回路と、通常動作時電圧発生回路と、前記通常動作時電圧発生回路から前記電圧出力端子の間に介在し、前記電圧出力端子側にソースを前記通常動作時電圧発生回路側にドレインを接続した第２のP-CHトランジスタと、切換え信号出力回路と、前記切換え信号出力回路の出力信号に基づく反転論理関係にある第１のロジック出力及び第２のロジック出力を出力するロジック回路とを有し、前記第１のロジック出力を前記第２のP-CHトランジスタのゲートに接続し、前記第２のロジック出力を前記第１のP-CHトランジスタのゲートに接続し、前記第２のロジック出力がHI状態出力時は前記駆動用トランジスタのスイッチングを停止する構成とし、前記第１のP-CHトランジスタ及び前記第２のP-CHトランジスタの構成における、ゲート直下のＮ型半導体領域の電位をソース電位と同一に構成したことを特徴とする電源回路。
【請求項２】
前記第１のロジック出力がHI状態の場合の出力電圧として、前記電圧出力端子と同一電圧を出力することを特徴とする請求項１記載の電源回路。
【請求項３】
前記第２のロジック出力を、ソースあるいはエミッタを接地したN-CHトランジスタのゲートあるいはNPNトランジスタのベースに接続し、前記N-CHトランジスタのドレインあるいは前記NPNトランジスタのコレクタを、他方の端子を前記電圧出力端子と接続した抵抗に接続し、前記N-CHトランジスタのドレインあるいは前記NPNトランジスタのコレクタと前記抵抗の接続点を前記第１のロジック出力としたことを特徴とする請求項１記載の電源回路。
【請求項４】
前記第２のロジック出力がHI状態の場合の出力電圧として、前記電源電圧供給源と同一電圧を出力することを特徴とする請求項１記載の電源回路。
【請求項５】
前記ダイオードのアノードを前記コイルと前記駆動用トランジスタの接続点に、前記ダイオードのカソードを前記第１のP-CHトランジスタのソースに接続したことを特徴とする請求項１記載の電源回路。
【請求項６】
前記ダイオードのアノードを前記第１のP-CHトランジスタのドレインに、前記ダイオードのカソードを前記電圧出力端子に接続したことを特徴とする請求項１記載の電源回路。
【請求項７】
請求項１〜６のいずれか１項記載の電源回路を集積化したことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スタンバイ時では低消費電流回路による電圧出力構成とし、通常動作時では高精度電圧出力構成に切換える際に利用できる電源回路及びそれを集積化した半導体装置に関するものである。
【背景技術】
【０００２】
以下、従来の電源回路及びそれを集積化した半導体装置について説明する。
【０００３】
図６は、従来の電源回路及びそれを集積化した半導体装置の回路構成を示す説明図であり、１は電源電圧供給源、２はコイル、３，23，56，57はN-CHトランジスタ、４は電圧出力端子、５，18はダイオード、７は制御回路、８はスタンバイ時（信号24がHI時）は電圧を発生せず通常動作時（信号24がLO時）に所定の電圧を発生する通常動作時電圧発生回路、11は切換え信号出力回路、12はコンデンサ、13は負荷デバイス、19は抵抗、20は定電流源、21は比較器、22は三角波出力回路、24，27，28，29，30，58，59は信号、51，52は他素子と同一半導体基板上にない個別のP-CHトランジスタ（ゲート直下のＮ型半導体領域の電位をソース電位でとってない構成）、53はロジック回路、54，55はP-C Hトランジスタである。
【０００４】
以上のように構成された従来の電源回路及びそれを集積化した半導体装置の動作を図３のタイミングチャートを用いて説明する。
【０００５】
なお、三角波出力回路22の出力信号29の波形は、例として図３のように、MINレベル0.9V、MAXレベル1.1V、周波数100kHzの三角波とし、領域42は、負荷デバイス13での負荷電流が小さい時であり、領域43は、負荷デバイス13での負荷電流が大きい時を示す。
【０００６】
まず、スタンバイ時では、切換え信号出力回路11の出力信号24がHI状態になり、ロジック回路53の動作により、ロジック出力信号59はLO、ロジック出力信号58はHIを出力し、P-CHトランジスタ51は導通状態、P-CHトランジスタ52は遮断状態になり、また、N-CHトランジスタ23は遮断状態になる。
【０００７】
そして、図３における、負荷デバイス13での消費電流が小さい領域42においては、信号30はLO期間の割合が大きいパルスとなり、信号28の電位は、ほぼ1.1Vで収束し、定電流源20の電流をIin、抵抗19の抵抗値をR19、ダイオード18に順方向電流Iinを流した際の端子間電圧をD18とすると、電圧出力端子４の電圧V4(a)は、（数１）のように表される。
（数１）
V4(a) ≒ 1.1 + R19×Iin + D18
また、図３における負荷デバイス13での消費電流が大きい領域43においては、信号30はHI期間の割合が大きいパルスとなり、信号28の電位は、1.1Vから低下し0.9V〜1.1Vの領域において収束し、その値をA（V）とすると、電圧出力端子４の電圧V4(b)は、（数２）のように表される。
（数２）
V4(b) ≒ A + R19×Iin + D18
以上のように、スタンバイ時においては、電圧出力端子４の電圧精度としては状態により0.2V位の変動はあるが、消費電流が小さい制御回路７に基づいた構成を実現できる。
【０００８】
次に、通常動作時では、切換え信号出力回路11の出力信号24がLO状態になり、ロジック回路53の動作により、ロジック出力信号59はHI、ロジック出力信号58はLOを出力し、P-CHトランジスタ51は遮断状態、P-CHトランジスタ52は導通状態になり、N-CHトランジスタ23は導通状態となってN-CHトランジスタ３のスイッチング動作は停止する。
【０００９】
そして、通常動作時において通常動作時電圧発生回路８により信号27に高精度な電圧を発生することによって、信号27の電圧をV27、P-CHトランジスタ52でのオン抵抗をR52とし、負荷デバイス13に流れる電流をIoutとすると、電圧出力端子４には、（数３）に表される電圧V4(c)が発生する。
（数３）
V4(c) ≒ V27 − R52×Iout
以上のような動作により、電圧出力端子４にスタンバイ時及び通常動作時において、異なる構成による電圧を出力させることができる。
【００１０】
なお、コンデンサ12は、負荷デバイス13での電流変動やN-CHトランジスタ３によるスイッチングノイズを平滑化するためのものである。
【特許文献１】特開平１１−３４０８０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記従来の電源回路及びそれを集積化した半導体装置では、P-CHトランジスタ51，52を他素子とともに同一半導体基板上に構成する場合、P-CHトランジスタのゲート直下のＮ型半導体領域の電位は、図２のようにソース電位でとることが一般的である。こうした場合、通常動作時においては、前述のように電圧出力端子４はV4(c)となるが、図２からもわかるように、P- CHトランジスタ51のドレイン・ソース間にはPN接合が存在し、このPN接合に電流が流れ始める順方向電圧をD51、ダイオード５に電流が流れ始める順方向電圧をD5とすると、電源電圧供給源１の電圧V1が（数４）に示すような条件下では、電圧出力端子４が電源電圧供給源１により、V4(c)より吊り上げられてしまう。
（数４）
V1 ＞ V4(c) + D51 + D5
なお、図２において、31はＰ型半導体基板、32はＮ型拡散層、33はＰ型拡散層、34はＮ型拡散層とアルミ配線のコンタクト抵抗成分を小さくするための濃度の濃いＮ型拡散層、35はＰ型分離拡散層、36はソース、37はドレイン、38はゲート、39は絶縁層、40はアルミ配線、41は保護膜である。
【００１２】
また、さらなる課題としては、スタンバイ時において（信号58はV1）、電源電圧供給源１の電圧が電圧出力端子４の電圧より大幅に低い場合、P-CHトランジスタ52の閾値をVth(52)とすると、例えば前述した負荷デバイス13での消費電流が小さい時において、（数５）に示すような条件においては、スタンバイ時においてもP-CHトランジスタ52が導通状態になってしまう。
（数５）
V4(a) − Vth(52) ≧ V1
同様に、通常動作時においても（信号59はV1）、電源電圧供給源１の電圧が電圧出力端子４の電圧より大幅に低い場合、すなわち、P-CHトランジスタ51の閾値をVth(51)とした場合、例えば前述した負荷デバイス13での消費電流が小さい時で（数６）に示すような条件においては、通常動作時においてもP-CHトランジスタ51が導通状態になってしまう。
（数６）
V4(c) − Vth(51) ≧ V1
本発明は上記従来の問題点を解決するもので、１つ目としては、P-CHトランジスタ51，52を他素子とともに同一半導体基板上に形成し、ゲート直下のＮ型半導体領域の電位をソースと同一電位でとった場合で、通常動作時に、すなわち、P-CHトランジスタ51が遮断状態時に、上記の（数４）の条件下でも、電圧出力端子４の電圧が電源電圧供給源１により吊り上げられることがない構成を実現することを目的としている。
【００１３】
２つ目としては、スタンバイ時に、すなわち、P-CHトランジスタ52が遮断状態時に、上記の（数５）の条件下でも、P-CHトランジスタ52が導通状態にならなくし、また、同様に通常動作時に、すなわち、P-CHトランジスタ51が遮断状態時に、上記の（数６）の条件下でも、P-CHトランジスタ51が導通状態にならない構成を実現することを目的としている。
【課題を解決するための手段】
【００１４】
この目的を達成するために、本発明の電源回路及びそれを集積化した半導体装置は、１つ目には、通常動作時に遮断状態になり、また、ダイオードと直列接続した第１のP-CHトランジスタを、コイルと駆動用トランジスタの接続点から電圧出力端子の間におき、ドレインを電圧出力端子側にソースを駆動用トランジスタ側に配置することにより、第１のP -CHトランジスタが遮断状態時においては、コイルと駆動用トランジスタの接続点と電圧出力端子間における電流経路を電源電圧供給源及び電圧出力端子の電圧関係にかかわらず完全に遮断することができる構成としている。
【００１５】
また、２つ目には、スタンバイ状態時に遮断状態になる第２のP-CHトランジスタのゲートを駆動するロジック回路の第１のロジック出力のHI状態時電圧を電圧出力端子の電圧となるように構成し、電源電圧供給源と電圧出力端子の電圧の関係にかかわらず、第２のP-CHトランジスタを確実に遮断できる構成とする。
【００１６】
また、第２のロジック出力をソースあるいはエミッタを接地したN-CHトランジスタのゲートあるいはNPNトランジスタのベースに接続し、N-CHトランジスタのドレインあるいはNPNトランジスタのコレクタは他方の端子を電圧出力端子と接続した抵抗に接続し、N-CHトランジスタのドレインあるいはNPNトランジスタのコレクタと抵抗の接続点を第１のロジック出力とすることで、電圧出力端子の電圧が高く、電源電圧供給源の電圧が低くても、通常動作時においては確実に第１のロジック出力をLO状態におとすことができる構成となり、また、第２のロジック出力のHI状態出力としては電源電圧供給源と同一電圧を出力する構成とすることで、電源電圧供給源の電圧が高く、電圧出力端子の電圧が低い状態においても、また、反対の電圧関係時においても、通常動作時、すなわち、第２のロジック出力がHI状態時には、確実に第１のP-CHトランジスタを遮断することができる構成とする。
【００１７】
以上の構成によって、第１のP-CHトランジスタ及び第２のP−CHトランジスタを他素子と同一半導体基板上で作り、ゲート直下のＮ型半導体領域の電位をソースの電位と同一で構成した条件下において、スタンバイ時と通常動作時での第１のP-CHトランジスタ、第２のP-CHトランジスタ、ロジック回路による電圧出力端子への出力電圧の切換え動作を、電源電圧供給源の電圧と電圧出力端子の電圧がどのような関係にあっても確実に切換えることができるようになる。
【００１８】
また、最小限の素子数による切換え構成が実現できる。
【発明の効果】
【００１９】
本発明は、切換え信号出力回路の出力信号により、電圧出力端子への電圧を供給する構成を切換える構成として、１つには、コイルと駆動用トランジスタの接続点から電圧出力端子の間にダイオードと直列接続した第１のP-C Hトランジスタをドレインを電圧出力端子側にソースを駆動用トランジスタ側に接続し、第２のP-CHトランジスタのゲートを駆動する第１のロジック出力のHI電圧は電圧出力端子から供給する構成とし、第２のロジック出力をソースあるいはエミッタを接地したN-CHトランジスタのゲートあるいはNPNトランジスタのベースに接続し、N-CHトランジスタのドレインあるいはNPNトランジスタのコレクタは他方の端子を電圧出力端子と接続した抵抗に接続し、N-CHトランジスタのドレインあるいはNPNトランジスタのコレクタと抵抗の接続点を第１のロジック出力とし、第２のロジック出力のHI状態出力としては電源電圧供給源と同一電圧を出力する構成とすることで、第１のP-CHトランジスタ及び第２のP−CHトランジスタを他素子と同一半導体基板上で作り、ゲート直下のＮ型半導体領域の電位をソースの電位と同一で構成した場合でも、スタンバイ時と通常動作時での第１のP-CHトランジスタ及び第２のP-CHトランジスタ及びロジック回路による電圧出力端子への出力電圧の切換え動作を、電源電圧供給源の電圧と電圧出力端子の電圧がどのような関係にあっても確実に精度良く切換えることが可能となる。
【００２０】
また、以上の切換えを最小限の素子数で実現できる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
【００２２】
図１は本発明の第１の実施形態における電源回路及びそれを集積化した半導体装置の回路構成を示す説明図であり、１は電源電圧供給源、２はコイル、３，16，17，23はN-CHトランジスタ、４は電圧出力端子、５，18はダイオード、６，９はゲート直下のＮ型半導体領域の電位をソースでとったP-CHトランジスタ（矢印ある端子をソースとし、図示する寄生ダイオード6-1，9-1が存在する）、6-1，9-1はP-CHトランジスタ６，９内の寄生ダイオード、７は制御回路、８はスタンバイ時（信号24がHI時）は電圧を発生せず通常動作時（信号24がLO時）に所定の電圧を発生する通常動作時電圧発生回路、10はロジック回路、11は切換え信号出力回路、12はコンデンサ、13は負荷デバイス、14，15，19は抵抗、20は定電流源、21は比較器、22は三角波出力回路、24，25，26，27，28，29，30は信号である。
【００２３】
電源電圧供給源１にコイル２の一端の端子を接続し、コイル２の他方の端子にN-CHトランジスタ３のドレインを接続し、電圧出力端子４に負荷デバイス13を接続し、電圧出力端子４及び接地間にコンデンサ12を接続し、コイル２とN-CHトランジスタ３との接続点から電圧出力端子４の間に、電圧出力端子４からコイル２の方向への電流の遮断を行うダイオード５を介在させ、P-CHトランジスタ６のドレインを電圧出力端子４に接続し、ソースをダイオード５を介してN-CHトランジスタ３に直列接続する。
【００２４】
制御回路７は、ダイオード18、抵抗19、定電流源20、比較器21、三角波出力回路22から構成されており、P-CHトランジスタ６が導通状態においてはN-CHトランジスタ３を制御することによって、電圧出力端子４を所定電圧に設定するものである。ダイオード18、抵抗19及び定電流源20を直列接続し、ダイオード18を電圧出力端子４に接続し、定電流源20を接地する。抵抗19の定電流源20の接続点と比較器21のマイナス入力端子を接続し、三角波出力回路22と比較器21のプラス入力端子を接続し、比較器21の出力端子をN-CHトランジスタ３のゲートに接続する。
【００２５】
また、通常動作時電圧発生回路８から電圧出力端子４の間にP-CHトランジスタ９が介在し、電圧出力端子４にソース、通常動作時電圧発生回路８にドレインを接続する。
【００２６】
ロジック回路10は、切換え信号出力回路11の出力信号に基づく、反転論理関係にある第１のロジック出力（信号25）及び第２のロジック出力（信号26）を出力するものであり、N-CHトランジスタ16，17および抵抗14，15から構成されている。切換え信号出力回路11の出力端子をN-CHトランジスタ16のゲートに接続し、N-CHトランジスタ16のドレインを、抵抗14を介して電源電圧供給源１に接続するとともにN-CHトランジスタ17のゲートに接続する。N-CHトランジスタ17のドレインを、抵抗15を介して電圧出力端子４に接続するとともにP-CHトランジスタ９のゲートに接続する。そして、N-CHトランジスタ16のドレインと抵抗14との接続点が信号26の出力端子となり、N-CHトランジスタ17のドレインと抵抗15との接続点が信号25の出力端子となる。
【００２７】
さらに、信号26の出力端子をP-CHトランジスタ６のゲート及びN-CHトランジスタ23のゲートに接続し、N-CHトランジスタ23のドレインをN-CHトランジスタ３のゲートの接続し、N-CHトランジスタ３及びN-CHトランジスタ23のソースを接地する。なお、CMOS型のN-CHトランジスタ23の代わりにバイポーラ型のNPNトランジスタを用いても良い。この場合、N-CHトランジスタ23のゲート、ソース、ドレインはそれぞれNPNトランジスタのベース、エミッタ、コレクタに相当する。
【００２８】
以上のように構成された第１の実施形態における電源回路及びそれを集積化した半導体装置の動作を、図３のタイミングチャートを用いて説明する。
【００２９】
なお、三角波出力回路22の出力波形29は例として図３のようにMINレベル0.9V、MAXレベル1.1V、周波数100kHzの三角波とし、領域42は、負荷デバイス13での負荷電流が小さい時であり、領域43は、負荷デバイス13での負荷電流が大きい時を示す。
【００３０】
まず、スタンバイ時では、切換え信号出力回路11の出力信号24がHI状態になり、ロジック回路10の動作により、ロジック出力信号26はLO、ロジック出力信号25はHIを出力し、P-CHトランジスタ６は導通状態、P-CHトランジスタ９は遮断状態になり、また、N-CHトランジスタ23は遮断状態になる。
【００３１】
そして、図３における負荷デバイス13での消費電流が小さい領域42においては、信号30はLO期間の割合が大きいパルスとなり、信号28の電位は、ほぼ1.1Vで収束し、定電流源20の電流をIin、抵抗19の抵抗値をR19、ダイオード18に順方向電流Iinを流した際の端子間電圧をD18とすると、電圧出力端子４の電圧V4(d)は、（数７）に示すようになる。
（数７）
V4(d) ≒ 1.1 + R19×Iin + D18
また、図３における負荷デバイス13での消費電流が大きい領域43においては、信号30はHI期間の割合が大きいパルスとなり、信号28の電位は、1.1Vから低下し0.9V〜1.1Vの領域において収束し、その値をA（V）とすると、電圧出力端子４の電圧V4(e)は、（数８）に示すようになる。
（数８）
V4(e) ≒ A + R19×Iin + D18
以上のように、スタンバイ時においては、電圧出力端子４の電圧精度としては状態により0.2V位の変動はあるが、消費電流が小さい制御回路７に基づいた構成を実現できる。
【００３２】
次に、通常動作時では、切換え信号出力回路11の出力信号24がLO状態になり、ロジック回路10の動作により、ロジック出力信号26はHI、ロジック出力信号25はLOを出力し、P-CHトランジスタ６は遮断状態、P-CHトランジスタ９は導通状態になり、N-CHトランジスタ23は導通状態となり、N-CHトランジスタ３のスイッチング動作は停止する。
【００３３】
そして、通常動作時において通常動作時電圧発生回路８により信号27に高精度な電圧を発生することで、信号27の電圧をV27、P-CHトランジスタ９でのオン抵抗をR9とし、負荷デバイス13に流れる電流をIoutとすると、電圧出力端子４には、（数９）に示すような電圧V4(f)が発生する。
（数９）
V4(f) ≒ V27 − R9×Iout
以上のような動作により、電圧出力端子４にスタンバイ時及び通常動作時において、異なる構成による電圧を出力させることができる。
【００３４】
なお、コンデンサ12は負荷デバイス13での電流変動やN-CHトランジスタ３によるスイッチングノイズを平滑化するためのものである。
【００３５】
また、第１の実施形態では、図２のような構造のP-CHトランジスタを、図１に示すP-CHトランジスタ６のようにドレインを電圧出力端子４側にソースをN-CHトランジスタ３側に接続することにより、ダイオード５とP-CHトランジスタ６での寄生ダイオード6-1が直列に反対方向に接続されることになり、切換え信号出力回路11の出力信号24がLO状態の通常動作時において、電源電圧供給源１と電圧出力端子４の電圧関係がどのような場合においても電源電圧供給源１により電圧出力端子４の電圧が吊り上げられることはなくなる。
【００３６】
また、図１のようにロジック出力25のHI状態電圧を電圧出力端子４の電圧となるように構成することで、電源電圧供給源１の電圧で構成した場合と比較し、切換え信号出力回路11の出力信号24がHI状態のスタンバイ時において、電源電圧供給源１が電圧出力端子４の電圧より大幅に低い状態でもP-CHトランジスタ９のゲート・ソース間電圧をなくすことでP-CHトランジスタ９を確実に遮断状態にすることができる。
【００３７】
図４は本発明の第２の実施形態における電源回路及びそれを集積化した半導体装置の回路構成を示す説明図であり、44はロジック回路、45はP-CHトランジスタ、46は信号である。なお、図１に示す第１の実施形態における部材と同一の部材あるいは同一機能の部材については、同一の符号を付して詳細な説明は省略する。
【００３８】
ロジック回路44は、図１に示すロジック回路10の構成において、抵抗15の代わりに図４に示すようにP-CHトランジスタ45を接続するものである。すなわち、P-CHトランジスタ45のドレインをN-CHトランジスタ17のドレインに接続し、ソースを電圧出力端子４に接続し、ゲートをN-CHトランジスタ16のドレインに接続したものである。
【００３９】
第２の実施形態となる図４に示すロジック回路44のロジック出力信号46をP-CHトランジスタ45とN-CHトランジスタ17によるCMOS構成出力とした場合と比較し、第１の実施形態においては、切換え信号出力回路11の出力信号24がLO状態の通常動作時において、電源電圧供給源１が電圧出力端子４の電圧より大幅に低い状態においてもN-CHトランジスタ17を導通状態にするのに低い電圧のロジック出力信号26で良いため、確実にロジック出力信号25をLO状態とすることができる。
【００４０】
また、切換え信号出力回路11の出力信号24がLO状態の通常動作時において、ロジック出力信号26のHI状態電圧を電源電圧供給源１の電圧となるように構成することで、電源電圧供給源１の電圧が電圧出力端子４の電圧より大幅に高くてもP-CHトランジスタ６のゲート電圧とN-CHトランジスタ３のドレイン電圧が同一となり、P-CHトランジスタ６を確実に遮断状態にすることが可能となり、また、電源電圧供給源１の電圧が電圧出力端子４の電圧よりも大幅に低い場合においてもP-CHトランジスタ６を確実に遮断状態にすることができる。
【００４１】
図５は本発明の第３の実施形態における電源回路及びそれを集積化した半導体装置の回路構成を示す説明図であり、47はダイオード、48はゲート直下のＮ型半導体領域の電位をソースでとったP-CHトランジスタ（矢印ある端子をソースとする）、48-1はP-CHトランジスタ48内の寄生ダイオードである。なお、図１に示す第１の実施形態における部材と同一の部材あるいは同一機能の部材については、同一の符号を付して詳細な説明は省略する。
【００４２】
図５に示す第３の実施形態におけるP-CHトランジスタ48は図１に示す第１の実施形態におけるP-CHトランジスタ６と同一であり、本発明の第３の実施形態は、図１における直列接続で構成されたP-CHトランジスタ６とダイオード５の接続関係を、図５に示すように入れ替えたものである。
【００４３】
このような場合も第１の実施形態と同様な動作となる。第２の実施形態における図２のP-CHトランジスタ６とダイオード５の接続関係を入れ替えた場合も同様である。
【００４４】
以上のように本発明の第１の実施形態によれば、P-CHトランジスタ６及びP−CHトランジスタ９を他素子と同一半導体基板上で作り、ゲート直下のＮ型半導体領域の電位をソースの電位と同一で構成した条件下において、スタンバイ時と通常動作時でのP-CHトランジスタ６及びP-CHトランジスタ９及びロジック回路10による電圧出力端子への出力電圧の切換え動作を、電源電圧供給源の電圧と電圧出力端子の電圧がどのような関係にあっても確実に切換えることができるようになる。
【００４５】
本発明の第２の実施形態、第３の実施形態においても同様な効果がある。
【産業上の利用可能性】
【００４６】
本発明は、第１のP-CHトランジスタ及び第２のP−CHトランジスタを他素子と同一半導体基板上で作り、ゲート直下のＮ型半導体領域の電位をソースの電位と同一で構成した場合でも、スタンバイ時と通常動作時での第１のP-CHトランジスタ及び第２のP-CHトランジスタ及びロジック回路による電圧出力端子への出力電圧の切換え動作を、電源電圧供給源の電圧と電圧出力端子の電圧がどのような関係にあっても確実に精度良く切換えることが可能となる。また、以上の切換えを最小限の素子数で実現できるという作用効果を有するものであり、電池を使用するポータブル機器などにおいて利用可能である。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施形態における電源回路及びそれを集積化した半導体装置の回路構成を示す説明図
【図２】第１の実施形態において使用するP-CHトランジスタの断面構造図
【図３】本発明の第１の実施形態及び従来の構成における切換え信号出力回路の出力信号がHI状態時（スタンバイ時）の動作を説明するタイミングチャート
【図４】本発明の第２の実施形態における電源回路及びそれを集積化した半導体装置の回路構成を示す説明図
【図５】本発明の第３の実施形態における電源回路及びそれを集積化した半導体装置の回路構成を示す説明図
【図６】従来の電源回路及びそれを集積化した半導体装置の回路構成を示す説明図
【符号の説明】
【００４８】
１  電源電圧供給源
２  コイル
３，16，17，23，56，57  N-CHトランジスタ
４  電圧出力端子
５，18，47  ダイオード
６，９，45  P-CHトランジスタ
6-1，9-1，48-1  寄生ダイオード
７  制御回路
８  通常動作時電圧発生回路
10，44  ロジック回路
11  切換え信号出力回路
12  コンデンサ
13  負荷デバイス
14，15，19  抵抗
20  定電流源
21  比較器
22  三角波出力回路
24，25，26，27，28，29，30，46  信号
31  Ｐ型基板
32  Ｎ型拡散層
33  Ｐ型拡散層
34  濃い濃度のＮ型拡散層
35  Ｐ型分離拡散層
36  ソース
37  ドレイン
38  ゲート
39  絶縁層
40  アルミ配線
41  保護膜
42  軽負荷電流状態の領域
43  重負荷電流状態の領域
【図１】
2005158849.tif 000003
【図２】
2005158849.tif 000004
【図３】
2005158849.tif 000005
【図４】
2005158849.tif 000006
【図５】
2005158849.tif 000007
【図６】
2005158849.tif 000008