(57)【要約】【課題】  小型化、省電力化および低価格化が容易なスイッチング電源装置を実現する。【解決手段】  商用電源（ｅ）の交流を整流してコンデンサ（Ｃ２）で平滑した直流をスイッチングレギュレータ（Ｑ２，ＩＣ，Ｔ）を通じて負荷に供給する主電源部（１）と、商用電源から給電される待機電源部（２）と、待機電源部から給電され前記主電源部の給電状態と待機状態の切り換えを制御する制御部（３）とを有するスイッチング電源装置であって、主電源部は、コンデンサの充電経路にドレイン・ソース回路が直列に接続され、制御部の制御信号が１次遅れ回路（Ｒ１，Ｃ１）を通じてゲートに印加されるＭＯＳＦＥＴ（Ｑ１）を具備する。【選択図】      図１
2005354776.tif 000002
【特許請求の範囲】
【請求項１】
商用電源の交流を整流してコンデンサで平滑した直流をスイッチングレギュレータを通じて負荷に供給する主電源部と、
商用電源から給電される待機電源部と、
前記待機電源部から給電され前記主電源部の給電状態と待機状態の切り換えを制御する制御部と、
を有するスイッチング電源装置であって、
前記主電源部は、前記コンデンサの充電経路にドレイン・ソース回路が直列に接続され、前記制御部の制御信号が１次遅れ回路を通じてゲートに印加されるＭＯＳＦＥＴを具備する、
ことを特徴とするスイッチング電源装置。
【請求項２】
前記１次遅れ回路が、前記ＭＯＳＦＥＴのゲート・ソース間に接続されたコンデンサとゲートに直列に接続された抵抗を有する、
ことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記１次遅れ回路が、前記コンデンサにエミッタ・コレクタ回路が並列に接続され、前記抵抗にエミッタ・ベース回路が並列に接続され、ベース・コレクタ間に抵抗が接続されたトランジスタを有する、
ことを特徴とする請求項２に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、給電状態と待機状態の間で切り換え可能であり、給電状態への切り換えに伴う突入電流を防止する機能を備えたスイッチング電源装置に関する。
【背景技術】
【０００２】
この種のスイッチング電源装置として、例えば図５に示すようなものが提案されている。同図に示すように、スイッチング電源装置は主電源部１、待機電源部２および制御部３からなる。主電源部１は破線の囲みで示すように突入電流防止回路を有する。本装置では、スイッチＳＷをオンにすることにより商用電源ｅから給電が行われる。給電は待機電源部２にも行われ、待機電源部２から制御部３に電源が供給される。待機状態では、制御部３からの信号によりリレー１，２の駆動を止めａ，ｂ両方の接点をオフにして主電源部１への通電を止めた状態にある。
【０００３】
待機状態から給電状態に切り換えるには、制御部３によりリレー１駆動回路およびリレー２駆動回路を通じてリレー１，２をそれぞれ駆動する。ここで、遅延回路があることにより、リレー２駆動回路は遅れて制御される。
【０００４】
このため、先ずａの接点がオンとなり、ｂの接点はオフのままである。これによって、整流回路Ｄ１から平滑コンデンサＣ２への充電電流は抵抗Ｒ３で制限されて給電され突入電流が抑制される。
【０００５】
リレー２は平滑コンデンサＣ２の電圧上昇完了時間後に駆動され、ｂの接点がオンとなる。これによって抵抗Ｒ３が短絡され、それ以後、抵抗Ｒ３における電力の消費が回避される。
【０００６】
平滑コンデンサＣ２で平滑された電圧は、スイッチング動作を行うＭＯＳＦＥＴＱ２、トランスＴおよび整流平滑回路Ｄ２，Ｃ３からなるスイッチングレギュレータを通じて負荷に供給される（例えば、特許文献１参照）。
【０００７】
また、この種のスイッチング電源装置として、例えば図６に示すようなものが提案されている。本装置は、破線の囲みで示すように突入電流防止回路を有する。本装置では、スイッチＳＷがオンの状態でリレー１を駆動してａの接点をオンにすると、ＭＯＳＦＥＴＱ２がスイッチング動作を開始しないうちは、抵抗Ｒ３を通して平滑コンデンサＣ２に充電電流が流れ、抵抗Ｒ３により突入電流が抑制される。
【０００８】
ＭＯＳＦＥＴＱ２がスイッチング動作を開始した後は、トランスＴの巻線Ｎ３からトリガ用電圧が発生してサイリスタ（またはトライアック）ＳＲ１をオン状態に保ち、これによって抵抗Ｒ３を短絡し、以後抵抗Ｒ３における電力の消費を回避する（例えば、特許文献２参照）。
【特許文献１】特開平１１−６９２６１号公報（第３頁、図４）
【特許文献２】特開２００４−９６８６３号公報（第２頁、図２）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上記のように、従来の回路構成では、給電／待機の切り換えを行うための回路と突入電流防止を行うための回路は別々になっている。近年、スイッチング電源装置の小型化、省電力化、低価格化等が強く求められているなかで、上記のような回路構成は、部品点数が多いばかりでなくリレーやサイリスタ等のための駆動電力も必要とされるので、小型化および省電力化に支障があった。
【００１０】
また、スイッチング電源装置では、ノイズ対策のためＡＣ入力段にノイズフィルタを挿入するのが一般的であるが、ノイズフィルタにはコイルすなわちインダクタンスが使用されるので、大電力のスイッチング電源装置ではリレー接点のオフ時に接点間にスパークが発生する可能性があり、接点の寿命維持や信頼性向上の面からスパークキラー等を別途追加しなければならない場合もあった。
【００１１】
そこで、本発明の課題は、小型化、省電力化および低価格化が容易なスイッチング電源装置を実現することである。
【課題を解決するための手段】
【００１２】
上記の課題を解決するための請求項１に係る発明は、商用電源の交流を整流してコンデンサで平滑した直流をスイッチングレギュレータを通じて負荷に供給する主電源部と、商用電源から給電される待機電源部と、前記待機電源部から給電され前記主電源部の給電状態と待機状態の切り換えを制御する制御部と、を有するスイッチング電源装置であって、前記主電源部は、前記コンデンサの充電経路にドレイン・ソース回路が直列に接続され、前記制御部の制御信号が１次遅れ回路を通じてゲートに印加されるＭＯＳＦＥＴを具備する、ことを特徴とするスイッチング電源装置である。
【００１３】
上記の課題を解決するための請求項２に係る発明は、前記１次遅れ回路が、前記ＭＯＳＦＥＴのゲート・ソース間に接続されたコンデンサとゲートに直列に接続された抵抗を有する、ことを特徴とする請求項１に記載のスイッチング電源装置である。
【００１４】
上記の課題を解決するための請求項３に係る発明は、前記１次遅れ回路が、前記コンデンサにエミッタ・コレクタ回路が並列に接続され、前記抵抗にエミッタ・ベース回路が並列に接続され、ベース・コレクタ間に抵抗が接続されたトランジスタを有する、ことを特徴とする請求項２に記載のスイッチング電源装置である。
【発明の効果】
【００１５】
請求項１に係る発明によれば、スイッチング電源装置が、商用電源の交流を整流してコンデンサで平滑した直流をスイッチングレギュレータを通じて負荷に供給する主電源部と、商用電源から給電される待機電源部と、前記待機電源部から給電され前記主電源部の給電状態と待機状態の切り換えを制御する制御部と、を有するスイッチング電源装置であって、前記主電源部は、前記コンデンサの充電経路にドレイン・ソース回路が直列に接続され、前記制御部の制御信号が１次遅れ回路を通じてゲートに印加されるＭＯＳＦＥＴを具備するので、待機状態と給電状態の切り換えを行う回路と突入電流防止を行う回路が共通化され、小型化、省電力化および低価格化が容易なスイッチング電源装置を実現することができる。
【００１６】
また、ＭＯＳＦＥＴを用いることにより、待機状態と給電状態の切り換えを行う回路が無接点化されるので、大電力のスイッチング電源装置とした場合でも高信頼性を維持することができる。さらに、ＭＯＳＦＥＴはゲート・ソース間のインピーダンスが高くゲート駆動電流が小さくて済むので、電力の消費を小さくすることができる。
【００１７】
請求項２に係る発明によれば、前記１次遅れ回路が、前記ＭＯＳＦＥＴのゲート・ソース間に接続されたコンデンサとゲートに直列に接続された抵抗を有するので、制御信号に適切な１次遅れ特性を付与することができる。
【００１８】
請求項３に係る発明によれば、前記１次遅れ回路が、前記コンデンサにエミッタ・コレクタ回路が並列に接続され、前記抵抗にエミッタ・ベース回路が並列に接続され、ベース・コレクタ間に抵抗が接続されたトランジスタを有するので、コンデンサを迅速にディスチャージして高速に初期化することができる。
【発明を実施するための最良の形態】
【００１９】
以下、図面を参照して発明を実施するための最良の形態を詳細に説明する。なお、本発明は発明を実施するための最良の形態に限定されるものではない。図１にスイッチング電源装置の電気的構成を示す。本装置は発明を実施するための最良の形態の一例である。本装置の構成によって、スイッチング電源装置に関する発明を実施するための最良の形態の一例が示される。
【００２０】
同図に示すように、本装置は主電源部１、待機電源部２および制御部３を有する。本装置では、スイッチＳＷをオンにすることにより商用電源ｅから主電源部１および待機電源部２に給電が行われる。制御部３には待機電源部２から給電される。制御部３は、外部指令に基づいて、主電源部１の動作状態を給電状態と待機状態の２段階に切り換える。切り換え動作については後述する。
【００２１】
主電源部１は、商用電源ｅから給電された交流を整流回路Ｄ１で直流に整流し、コンデンサＣ２で平滑し、ＭＯＳＦＥＴＱ２、半導体集積回路ＩＣ、トランスＴおよびその２次側の整流平滑回路Ｄ２，Ｃ３からなるスイッチングレギュレータを通じて負荷に供給するように構成されている。
【００２２】
主電源部１は、破線の囲みで示すように整流回路Ｄ１とコンデンサＣ２の間にＦＥＴ回路を有する。ＦＥＴ回路は、ＭＯＳＦＥＴＱ１と、そのゲート・ソース間に接続されたコンデンサＣ１と、ゲートに直列に接続された抵抗Ｒ１で構成される。ＭＯＳＦＥＴＱ１は、ドレイン・ソース回路がコンデンサＣ２の充電経路に直列に接続されている。
【００２３】
ＭＯＳＦＥＴＱ１としては、例えばＮチャンネル  エンハンスト・モードのＭＯＳＦＥＴが用いられる。なお、ＭＯＳＦＥＴＱ１は、Ｐチャンネル  エンハンスト・モードのＭＯＳＦＥＴであってよい。抵抗Ｒ１およびコンデンサＣ１は、ＭＯＳＦＥＴＱ１の駆動信号に対する１次遅れ回路を構成する。
【００２４】
このＦＥＴ回路は、後述するように、主電源部１の待機状態の維持とコンデンサＣ２の充電時の突入電流の抑制に共用される。これによって部品点数が削減され低価格化が可能となる。
【００２５】
制御部３は、１次遅れ回路を通じてＭＯＳＦＥＴＱ１のゲート・ソース間に駆動信号を与える。駆動信号は電圧信号Ｅであり、主電源部１の給電状態および待機状態に対応してそれぞれ例えば５Ｖおよび０Ｖに切り替わる。
【００２６】
図２に、ＦＥＴ回路の他の構成例を示す。この回路は、図１に示したＦＥＴ回路にトランジスタＱ３とそのバイアス抵抗Ｒ２を付加したものとなっている。トランジスタＱ３はＰＮＰトランジスタである。トランジスタＱ３はエミッタ・コレクタ回路がコンデンサＣ１に並列となっている。ＭＯＳＦＥＴＱ１から見れば、エミッタがゲート側、コレクタがソース側である。抵抗Ｒ２は１次遅れ回路の入力側をシャントしており、抵抗Ｒ２の電圧降下がトランジスタＱ３のベースの逆バイアス電圧となっている。なお、ＭＯＳＦＥＴＱ１が、ＰチャンネルＭＯＳＦＥＴであるときは、トランジスタＱ３としてはＮＰＮトランジスタが用いられる。
【００２７】
図３に、ドレイン・ソース間電圧（ＶDS）を一定としたときの、ＭＯＳＦＥＴＱ１のゲート・ソース間電圧（ＶGS）対ドレイン電流（ＩD）特性（ＩD−ＶGS特性）の一例を示す。同図に示すように、ドレイン電流ＩDはゲート・ソース間電圧ＶGSの３Ｖ以上の範囲において流れ、３Ｖ未満の範囲ではほとんど流れない。
【００２８】
すなわち、ＭＯＳＦＥＴＱ１のドレイン・ソース回路の等価抵抗は、ＶGS≒３Ｖを境にしてそれ以上の範囲では低抵抗、それ未満の範囲では高抵抗となる。低抵抗の値は数Ωないし数１０ｍΩであり、高抵抗は数１０ＭΩである。高抵抗は実用的には遮断状態を実現する。
【００２９】
本装置の動作を説明する。スイッチＳＷをオンにすると、商用電源ｅから待機電源部２に給電が行われ、それに基づいて待機電源部２から制御部３に電源供給が行われる。電源供給に伴って制御部３が制御を開始する。
【００３０】
初期状態では制御部３の制御信号Ｅは０Ｖとなっており、これによってＭＯＳＦＥＴＱ１は高抵抗（遮断）状態にある。このため、整流回路Ｄ１からコンデンサＣ２への充電が阻止され、主電源部１は待機状態にある。待機状態では主電源装置は電力を消費しないので省電力化が実現される。
【００３１】
制御部３は、給電開始を指示する外部指令を受けたとき、それに基づいて制御信号Ｅを０Ｖから５Ｖに切り換える。切り換えに伴う制御信号Ｅのレベル変化は、１次遅れ回路により立ち上がりの遅れをもってＭＯＳＦＥＴＱ１のゲート・ソース間に伝えられる。
【００３２】
すなわち、ゲート・ソース間電圧ＶGSは、
【００３３】
【数１】
2005354776.tif 000003
【００３４】
となり、これを図示すれば例えば図４のようになる。
ＶGSが所定の電圧（例えば３Ｖ）を超えるまでは、ＩD−ＶGS特性によりＭＯＳＦＥＴＱ１は事実上遮断状態にあるので、整流回路Ｄ１からコンデンサＣ２に充電電流は流れず、このため突入電流は発生しない。
【００３５】
ＶGSが所定の電圧を超えると、ＭＯＳＦＥＴＱ１が導通状態となりコンデンサＣ２の充電が開始される。このとき、ＩD−ＶGS特性により、遮断状態から導通状態への切り替わりが等価抵抗の連続的な変化によって行われるのでやはり突入電流は発生しない。以後、コンデンサＣ２の電圧上昇に伴ってスイッチングレギュレータが動作を開始し、主電源部１は給電状態となる。
【００３６】
給電状態においては制御部３からＭＯＳＦＥＴＱ１に制御信号Ｅが継続的に入力されるが、ＭＯＳＦＥＴＱ１のゲート・ソース間の抵抗が極めて高いのでゲート電流は無視できる程度である。このため、制御のための消費電力は極めて小さく、省電力化が可能である。
【００３７】
給電状態において、待機を指示する外部指令を受けたときは、制御部３は制御信号Ｅを０ＶにしてＭＯＳＦＥＴＱ１を不導通にし、主電源部１を待機状態にする。ＭＯＳＦＥＴＱ１を不導通になるので、待機状態における省電力化が行われる。
【００３８】
ＦＥＴ回路として図２に示したものを用いたときは、制御信号Ｅが０Ｖとなるに伴う逆バイアスの消滅によりトランジスタＱ３がオンとなり、コンデンサＣ１を急速にディスチャージして初期状態への移行（初期化）を高速に行うことができる。
【００３９】
このようなトランジスタＱ３のディスチャージ機能は、何らかの原因でスイッチＳＷがいったんオフになりまたすぐオンになったとき、突入電流の発生を防止するのに効果がある。すなわち、スイッチＳＷのオフに伴う待機電源部２の電源供給の停止により制御部３の制御信号Ｅが消滅（０Ｖ）するが、このとき、トランジスタＱ３が無い場合は、コンデンサＣ１のディスチャージが遅れるのでＭＯＳＦＥＴＱ１の導通状態が継続する。この状態でスイッチＳＷのオンが回復すると、平滑コンデンサＣ２の充電に伴う突入電流が発生するおそれがあるが、トランジスタＱ３によるコンデンサＣ１の急速ディスチャージにより、そのような事態は予防される。
【図面の簡単な説明】
【００４０】
【図１】本発明を実施するための最良の形態の一例のスイッチング電源装置の電気的構成を示す図である。
【図２】ＦＥＴ回路の他の例を示す図である。
【図３】ＭＯＳＦＥＴのＩD−ＶGS特性の一例を示す図である。
【図４】ＶGSの立ち上がり特性を示す図である。
【図５】従来のスイッチング電源装置の電気的構成を示す図である。
【図６】従来のスイッチング電源装置の電気的構成を示す図である。
【符号の説明】
【００４１】
１  主電源部
２  待機電源部
３  制御部
ｅ  商用電源
ＳＷ  スイッチ
Ｄ１，Ｄ２  整流回路
Ｃ１，Ｃ２，Ｃ３  コンデンサ
Ｑ１，Ｑ２  ＭＯＳＦＥＴ
Ｔ  トランス
ＩＣ  半導体集積回路
Ｒ１，Ｒ２  抵抗
Ｑ３  トランジスタ
【図１】
2005354776.tif 000004
【図２】
2005354776.tif 000005
【図３】
2005354776.tif 000006
【図４】
2005354776.tif 000007
【図５】
2005354776.tif 000008
【図６】
2005354776.tif 000009