(57)【要約】【課題】占有面積が大きいワイヤボンディングが不要であるチップスケールパッケージの提供。【解決手段】チップスケールパッケージ１００は、デバイスを実装するために複数の半導体領域１０８の各々に形成された複数の金属層により画定される実装部１０４，１０６を具備する。実装部１０４，１０６は、複数の半導体領域１０８の第１側に形成される。チップスケールパッケージ１００は、複数の半導体領域１０８の各々の第２側に形成された後側金属面１１０をさらに具備する。複数の半導体領域１０８は実装部１０４，１０６及び後側金属面１１０間を電気的に接続する。【選択図】図１
2005354060.tif 000002
【特許請求の範囲】
【請求項１】
デバイスを実装するために複数の半導体領域（１０８）の各々に形成された複数の金属層により画定され、前記複数の半導体領域（１０８）の第１側に形成された実装部（１０４，１０６）と、
前記複数の半導体領域（１０８）の第２側に形成された後側金属面（１１０）とを具備し、
前記複数の半導体領域（１０８）が前記実装部（１０４，１０６）及び前記後側金属面（１１０）間を電気的に接続することを特徴とするチップスケールパッケージ（１００）。
【請求項２】
前記複数の半導体領域（１０８）の少なくとも一つに形成され、ダイオードのアノードを画定するＰ型エピタキシャル層（１１２）をさらに具備し、
前記複数の半導体領域は前記ダイオードのカソードを画定するシリコンエピタキシャル層を具備することを特徴とする請求項１記載のチップスケールパッケージ。
【請求項３】
前記複数の半導体領域を接続する金属架橋部（１１６）をさらに具備することを特徴とする請求項１記載のチップスケールパッケージ。
【請求項４】
前記複数の金属層は、デバイスを実装するために錫・金層を具備することを特徴とする請求項１記載のチップスケールパッケージ。
【請求項５】
前記複数の半導体領域を分離する誘電材料（１２２）ことを特徴とする請求項１記載のチップスケールパッケージ。
【請求項６】
前記複数の半導体領域（１０８）の壁は実質的に垂直配置で形成されていることを特徴とする請求項１記載のチップスケールパッケージ。
【請求項７】
前記複数の半導体領域（１０８）の壁は傾斜配置で形成されていることを特徴とする請求項１記載のチップスケールパッケージ。
【請求項８】
前記複数の半導体領域（１０８）の少なくとも一つは、モノリシックに集積化されたＰＩＮダイオード、ショットキーダイオード、ツェナーダイオード、トランジスタ、サイリスタ、レジスタ、インダクタ、キャパシタ及び伝送線の一つからなることを特徴とする請求項１記載のチップスケールパッケージ。
【請求項９】
前記第１側は上側であり、
前記第２側は下側であることを特徴とする請求項１記載のチップスケールパッケージ。
【請求項１０】
前記複数の半導体領域（１０８）は、前記実装部（１０４，１０６）及び前記後側金属面（１１０）間を熱的に接続するよう構成されていることを特徴とする請求項１記載のチップスケールパッケージ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は包括的にはチップスケールパッケージに関し、より詳細には電子デバイス用のチップスケールパッケージに関する。
【背景技術】
【０００２】
チップスケールパッケージは、半導体チップ等の部品をより小さな占有面積で組み立ててパッケージ化することを可能にする。しかしながら、これらパッケージ内で保護回路を電力デバイスに接続するために、パッケージ内でワイヤボンディングを要することが多いので、付加的な空間が必要である。配線及び接続部を収容するために要するこの付加的空間は、パッケージ寸法をより大きくする結果となる。また、ワイヤボンディングはこれらパッケージ内での不良原因となることが多い。さらに、これらチップスケールパッケージは、例えば印刷回路基板（ＰＣＢ）等の外部デバイスに部品が接続された金属製又はプラスチック製ハウジングを具備するのが代表的である。この外部接続部は、パッケージのワイヤボンディング又はパッケージをひっくり返すこと、及びＰＣＢへの接続を要し、パッケージ設計をコスト高にすると共に複雑にする。
【０００３】
例えば、アバランシェダイオードと称されることがあるツェナーダイオードは、電子回路の保護に使用することが公知である。ツェナーダイオードは、電圧をクランプすることや、電気的過応力抑制（ＥＯＳ）又は静電放電抑制（ＥＳＤ）等の電気サージ抑制に使用される。このようなツェナーダイオードは、チップスケールパッケージ内の例えば発光ダイオード（ＬＥＤ）を保護するために使用できる。しかし、ツェナーダイオードはワイヤボンディングで接続されるので、コスト高となるとともにこれらパッケージの信頼性を減少させる。ワイヤボンディングに必要な余分な空間が必要であること、及びこれらパッケージはハウジング内に封入されているのが代表的であるので、これらパッケージの寸法はより大きい。サイリスタ、ショックレーダイオード及び他の「ラッチアップ」デバイスも、ＥＯＳ／ＥＳＤ保護素子として使用してもよい。
【０００４】
他の部品もこれらパッケージに付加してもよい。例えばＥＯＳ又はＥＳＤ保護用部品を設けることに加えて、放熱部品を使用して熱を除去する部品を付加してもよい。このため、電気接続部に加えて、例えばパッケージ内で保護回路を接続するために、電気的接続部と共にサブマウント（sub-mount）又は他の適当な組立体として設けることができる熱的接続を必要とするかもしれない。しかし、サブマウントは、ワイヤボンディングを介して最終組立パッケージに実装され封入された電力デバイス（例えばＬＥＤ）及び完成した副組立体に接続されなければならない。その後、最終組立パッケージは、例えばワイヤボンディングを使用するＰＣＢに接続される。
【特許文献１】特開２０００−１２６１８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
このため、電子デバイス及び他の部品をパッケージ内に組み立てる際に、特に電デバイスをパッケージングする際に、金属製リードフレーム／基板及び相互接続用のワイヤボンディングの使用が必要とされる。さらに、デバイス及び部品の封入が必要である。この結果、ワイヤボンディング接続部のために、高い不良の可能性の全体寸法が大きなパッケージとなる。付加的に要する接続部により、これらパッケージの製造コストも高い。
【課題を解決するための手段】
【０００６】
上述の問題を解決するため、本発明のチップスケールパッケージは、デバイスを実装するために複数の半導体領域の各々に形成された複数の金属層により画定される実装部を具備する。実装部は、複数の半導体領域の第１側に形成される。チップスケールパッケージは複数の半導体領域の各々の第２側に形成された後側金属面を有し、複数の半導体領域は実装部及び後側金属面間を電気的に接続する。
【発明を実施するための最良の形態】
【０００７】
以下、添付図面を参照して本発明を詳細に説明する。
【０００８】
図１及び図２は、本発明の典型的な一実施形態に従ったチップスケールパッケージ１００を示す。チップスケールパッケージ１００は、ワイヤボンディング及び封入を要しないモノリシックの設計を提供する。しかし、必要なら封入してもよい。図示されるように、例えば発光ダイオード（ＬＥＤ）、ダイオード、サイリスタ等の２端子電力電子デバイス等の２端子デバイス１０２を、チップスケールパッケージ１００の第１側上の実装部１０４，１０６でチップスケールパッケージ１００に実装してもよい。２端子デバイス１０２は、例えば半田又は導電性エポキシ等の任意の適当な導電性接続材料を使用してチップスケールパッケージに実装してもよい。一実施形態において、実装は金錫（Au-Sn）半田を具備する。
【０００９】
実装部１０４，１０６は、例えばアンチモン、ヒ素又はリンでドープされたＮ型シリコン等のＮ型半導体領域１０８とオーム接触する、後述する金属層からなる金属部により画定される。Ｎ型半導体領域１０８は、２端子デバイス１０２とチップスケールパッケージ１００の第２側上の後側金属面１１０との間に電気的、熱的接続を与える。後側金属面１１０は、例えば印刷回路基板（ＰＣＢ）又はヒートシンク（図示せず）に接続（例えば半田付け）される。典型的な一実施形態において、Ｎ型半導体領域１０８は、下側Ｎ＋シリコン基板層１０９及び上側Ｎ−シリコンエピタキシャル層１１１により画定される。
【００１０】
例えば硼素、アルミニウム又はガリウムでドープされたＰ＋シリコン等のＰ型半導体領域１１２は、Ｎ型半導体領域１０８、特に上側Ｎ−シリコンエピタキシャル層１１１とツェナーＰＮ接合部１１４を形成する。Ｐ型半導体領域１１２は、例えば拡散、転移又はエピタキシー法を含む任意の適当な手段により形成してもよいことに留意されたい。例えば、超高真空／蒸着（ＵＨＶ／ＣＶＤ）エピタキシー工程を、本明細書で説明したように使用してもよい。さらに、種々の実施形態におけるＮ型半導体領域１０８は、重くドープしたり、軽くドープしたりしてもよく、或いは重くドープした基板上に軽くドープしたエピタキシーを含んでもよい。
【００１１】
一実施形態において、ＰＮ接合１１４の降伏電圧が実装部１０４，１０６に実装される２端子デバイス１０２の作動電圧より若干（例えば10％）大きくなるように、Ｐ型半導体領域１１２付近のＮ型半導体領域１０８のドープレベルが選択される。他の実施形態において、Ｎ型半導体領域１０８及びＰ型半導体領域１１２は逆であってもよいことに留意されたい。
【００１２】
Ｐ型半導体領域１１２は、Ｎ型半導体領域１０８及び２端子デバイス１０２から電気的に隔離された金属架橋部１１６により互いに電気的に接続される。特に、Ｐ型半導体領域１１２のＰ金属領域１３０は金属架橋部１１６により電気的に接続されている。
【００１３】
それぞれＮ型半導体領域１０８及びＰ型半導体領域１１２により画定されメサとも称される第１半導体領域１１８及び第２半導体領域１２０は、例えばガラス等の誘電材料１２２により分離される。第１半導体領域１１８及び第２半導体領域１２０の側壁１２４は、図１に示されるように一般に垂直であるが、チップスケールパッケージ１００に対して所定角度で構成されてもよい。側壁１２４の角度は、チップスケールパッケージ１００の構成に基づいて変更してもよい。例えば、側壁１２４の角度は、接続される２端子デバイス１０２のタイプに基づいてチップスケールパッケージ１００の寸法を最小にし、チップスケールパッケージ１００の詰め込みを最大にするよう決定してもよい。
【００１４】
チップスケールパッケージ１００は、第１半導体領域１１８及び第２半導体領域１２０への電気接触が望まれるか又は必要な領域を除き、誘電隔離層１２６内に覆われる。特に、（i）Ｎ型半導体領域１０８と接触する実装部１０４，１０６及び（ii）Ｐ型半導体領域１１２の露出部であるＰ金属部１３０は、誘電隔離層１２６により覆われない。さらに、Ｐ金属部１３０及び金属架橋部１１６を覆うが実装部１０４，１０６は覆わない第２誘電層（図示せず）を使用してもよい。
【００１５】
チップスケールパッケージ１００の構造を説明したが、本発明の典型的実施形態に従ったチップスケールパッケージ１００を作成すなわち形成する方法を説明する。方法は、一般にはヘテロリシックマイクロ波集積回路（ＨＭＩＣ）のパッケージ方法である。特に明記しない限り、方法の工程はシリコンウエハの上面で行われることに留意すべきである。
【００１６】
典型的な実施形態において、Ｎ−シリコンエピタキシャル層１１１はＮ＋シリコン基板（例えばシリコンウエハ）１０９上に形成される。その後、シリコンメサ例えば第１半導体領域１０８及び第２半導体領域１２０を構成するために使用するマスク層を形成する窒化物の付着がエピタキシャル層１１１の上面で行われる。マスク層は約0.15μｍになるまで形成される。次に、公知であるフォトリソグラフィ及び窒化物／シリコンエッチング工程が行われて、シリコンメサを形成する。
【００１７】
次に、メサの導電側は、シリコン表面上に低抵抗表面を形成するＮ型付着及び拡散（例えば、リンの付着及び拡散）により形成される。その後、金属又はケイ化金属（例えば、ケイ化コバルト）を加えることにより、シリコン表面の抵抗がさらに小さくなる。次に、ホウケイ酸ガラスがシリコン表面に加えられる場所に、ガラス絶縁が行われる。ガラス絶縁に続き、ガラスを研磨してシリコンウエハを平坦化しシリコンメサを露出することにより、ガラス平坦化が行われる。
【００１８】
種々の実施形態ではＰ＋シリコン層であるＰ型シリコン領域１１２を生成するために使用される別のマスク層が次に形成される。特に、約0.2μｍの層を形成する低温酸化物（ＬＴＯ）付着が行われ、約0.18μｍの層を形成するポリシリコン付着が続く。次に、フォトリソグラフィ及びポリＬＴＯエッチング工程が行われて開口を形成し、開口内ではＰ＋エピタキシャル層、特にＰ型半導体領域１１２が形成される。
【００１９】
その後、ＰＮ接合部１１４により生成される、一実施形態ではツェナーダイオードであるダイオードのうちのアノードを形成するＵＨＶ／ＣＶＤエピタキシー法が行われる。本方法の矢灰段階で形成されるＮ−シリコンエピタキシャル層１１１はツェナーダイオードのカソードであることに留意すべきである。典型的な一実施形態において、ＵＨＶ／ＣＶＤエピタキシー法は、ＨＭＩＣのＰＮツェナーダイオードのアノードを形成し、摂氏約500°の温度で行われる。その後、過剰なポリシリコン及び酸化物を除去するフォトリソグラフィ及びエッチング法を使用してマスク層が除去される。異なるタイプ及び種類の部品を、本明細書で説明したようにモノリシックに形成してもよく、本発明の種々の実施形態はツェナーダイオードの形成に限定されないことに留意すべきである。例えば、本明細書で説明した実施形態を使用して抵抗、インダクタ、キャパシタ、伝送線等をモノリシックに形成してもよい。
【００２０】
その後、実装部１０４，１０６及びＰ金属領域１３０を生成する複数の金属層が形成される。特に、第１半導体領域１１８及び第２半導体領域１２０の上面に金属部を画定するコンタクト金属フォトリソグラフィ、付着及びリフトオフ工程が行われる。特に、シリコン上に形成された第１金属パターンは、一実施形態では２プラチナ（Pt）層間のチタニウム（Ti）層（すなわちPt/Ti/Ptパターン）により画定される。その後、金属フォトリソグラフィ、付着及びリフトオフ工程により、金（Au）層上に形成されたPt層上にTi層が形成される第２金属パターン（すなわちTi/Pt/Auパターン）が形成される。
【００２１】
次に、後述されるように第２金属パターン及び第３金属パターン間に誘電体を形成する窒化物付着工程が行われる。典型的な一実施形態において、約0.6μｍの窒化物層が形成される。次に、窒化物フォトリソグラフィ及びエッチング工程が行われて開口、より特定すると、第２金属パターン及び第３金属パターン間のコンタクト窓を露出する。その後、金属フォトリソグラフィ、付着及びリフトオフ工程により、金（Au）層上に形成されたPt層上にTi層が形成される第３金属パターン（すなわちTi/Pt/Auパターン）が形成される。この第３金属パターンは金属架橋部１１６を形成する。
【００２２】
窒化物付着工程が、保護層を形成するために再び行われる。一実施形態において、付着は約0.6μｍの層を形成する。その後、窒化物フォトリソグラフィ及びエッチング工程が行われ、複数の付加的金属層が付着される実装部１０４，１０６で金属層を露出する。特に、一実施形態では各々Sn及びAuの７層（すなわち、Sn/Au/Sn/Au/Sn/Au/Sn/Au/Sn/Au/Sn/Au/Sn/Auパターン）を定める複数の錫（Sn）及び金層が、フォトリソグラフィ、めっき又はリフトオフ工程により付着される。これら金属層は、例えばＬＥＤの実装（例えば半田付け）可能な表面を与える。これらの金属層は、実装部１０４，１０６上のみにめっきされることに留意すべきである。
【００２３】
その後、ウエハ研磨工程が行われ、各シリコンメサ（例えば第１半導体領域１１８及び第２半導体領域１２０）を隔離する、例えば125μｍの厚さまでシリコンウエハの後面を研磨する。次に、後側フォトリソグラフィ、付着及びリフトオフが行われ、例えばチップスケールパッケージ１００をＰＣＢに実装するために使用可能なチップスケールパッケージ１００の底面上の接触面を画定する後面金属面１１０を形成する。最後に、チップスケールパッケージを個別化（例えば、ウエハをダイスカットして個々のチップスケールパッケージに分離）する。
【００２４】
これにより、モノリシックチップスケールパッケージ１００をハウジング（例えば、プラスチック製又は金属製ハウジング）無しで形成され、ワイヤボンディング又はパッケージの反転することなく例えばＰＣＢに直接実装することができる。特に、種々の実施形態において、シリコンは、チップスケールパッケージ１００の上側すなわち第１側及びチップスケールパッケージ１００の下側すなわち第２側間に電気的接続を形成する。このため、例えば、実装部１０４，１０６を使用してチップスケールパッケージ１００の上面に実装されたＬＥＤと、チップスケールパッケージ１００が実装されたＰＣＢとの間の電気的接続は、ワイヤボンディング及び封入（例えば、プラスチック製又は金属製ハウジング）を要することなく設けることができる。さらに、部品は製造工程中にチップスケールパッケージ１００にモノリシックに一体化でき、例えばツェナーダイオードは本明細書で説明したようにワイヤボンディングすることなくモノリシックに一体化される。しかし、チップスケールパッケージ１００は、このような部品を一体化することなく製造できることに留意すべきである。また、電子デバイス１０２は、チップスケールパッケージが個別化される前にウエハの形態で（例えば製造中に）チップスケールパッケージ１００にその場で実装されてもよいので、組立体の複雑さ及びコストをさらに低減する。また、完成した組立体は、個別化の前にその場で電気的に試験することができる。
【００２５】
チップスケールパッケージの製造方法は、例えばチップスケールパッケージに接続されるデバイスの用途、タイプに依存して、所望又は必要なように変更することができる。さらに、公知であるように、チップスケールパッケージ１００の製造中に中間清掃工程も行うこともできる。
【００２６】
さらに、異なる数の端子を有する異なるデバイスに接続して使用するために種々の実施形態を変更することができる。例えば、チップスケールパッケージ１７０は、図６に示されるように、３端子デバイス（例えば電力トランジスタ）をその上に実装するために、２端子より多い端子を有するデバイスと接続するためにチップスケールパッケージ１７０を成形してもよい。本明細書で説明した方法は、実装部１０４，１０６，１４０をそれぞれ有する第１半導体領域１１８、第２半導体領域１２０及び第３半導体領域１４２により画定される３個の分離したメサを製造するために変更される。
【００２７】
１個以上のデバイスは、各デバイスが関連した対応する保護素子を有する、単一のチップスケールパッケージ１００上に実装してもよい。例えば図３に示されるように、複数のデバイス１５０（例えばＬＥＤ）は、各デバイス１５０に対してＸ及びＹ、Ｘ２及びＹ２、並びにＸ３及びＹ３で示されるようにデバイスの端子を実装するために本明細書で説明したような実装部を有する単一のチップスケールパッケージ１００に実装してもよい。保護素子１５２は、例えば本明細書で説明され共通のカソード配置に接続されて示されたようにモノリシックに集積したツェナーダイオード１５４により形成してもよい。しかし、保護素子１５２は、例えば、共通のアノード配置、或いはサイリスタ、ショックレーダイオード又はこのような他の「ラッチアップ」デバイスとして異なる構成に集積化してもよい。
【００２８】
別の例として、チップスケールパッケージ１００に接続されるデバイスが図４に示されるようなダイオード１５６である場合、保護素子１５２は本明細書で説明したようなモノリシックに集積化された単一ツェナーダイオード１５８、或いはサイリスタ、ショックレーダイオード又はこのような他の「ラッチアップ」デバイスであってもよい。この配置において、ツェナーダイオード１５８は、ダイオード１５６に対して逆向きに接続されている。図４でＸ及びＹで示されるダイオード１５６の端子は実装部１０４，１０６（図１及び図２に図示）に実装してもよいし、逆もまた同様である。
【００２９】
さらに別の例として、被接続デバイスが図５に示されるように３端子デバイス１６０である場合、３端子デバイス１６０の端子３個の実装部１０４，１０６，１４０（図６に図示）に実装されてチップスケールパッケージ１７０を使用してもよい。保護素子１５２は、共通カソード構成に接続されたモノリシックに集積された複数対のツェナーダイオード１６２であってもよい。しかし、複数対のツェナーダイオード１６２も、例えば共通アノード構成等の異なる配置で接続されてもよいし、サイリスタ、ショックレーダイオード又はこのような他の「ラッチアップ」デバイスと置換してもよい。
【００３０】
さらに、デバイス及び保護素子の数は、設計要求事項、パッケージ寸法制限等に基づいて変更してもよい。さらに、例えば被接続デバイスが保護素子を要しない場合、保護素子は各実装部に接続されて集積化される必要はない。また、異なるタイプの部品は、例えばモノリシックに集積化したＰＩＮダイオード、ショットキーダイオード、トランジスタ、サイリスタ、レシスタ、インダクタ、キャパシタ、伝送線等をチップスケールパッケージに、本明細書で説明したようなチップスケールパッケージにモノリシックに集積化してもよい。
【００３１】
このように、封入することなく、例えばＰＣＢ等のデバイスに実装するためにワイヤボンディングを使用することなく、モノリシックチップスケールパッケージを提供することができる。さらに、ワイヤボンディングすることなく、保護素子をモノリシックに集積化してもよい。また、チップスケールパッケージを個別化される前に、ウエハの形態でチップスケールパッケージに対してその場で（例えば製造工程中に）電子デバイスを実装してもよい。
【００３２】
種々の特定実施形態に関して本発明を説明したが、特許請求の範囲の真髄及び範囲を逸脱することなく本発明に変更を加えることができることは、当業者であれば理解するであろう。
【図面の簡単な説明】
【００３３】
【図１】本発明の典型的な一実施形態に従ったチップスケールパッケージの断面図である。
【図２】図１のチップスケールパッケージの平面図である。
【図３】本発明の典型的な一実施形態に従った複数の保護素子概略図である。
【図４】本発明の別の典型的な実施形態に従った保護素子概略図である。
【図５】本発明の別の典型的な実施形態に従った保護素子概略図である。
【図６】本発明の別の典型的な実施形態に従ったチップスケールパッケージの平面図である。
【符号の説明】
【００３４】
１００  チップスケールパッケージ
１０４，１０６  実装部
１０８  半導体領域
１１０  後側金属面
１１２  Ｐ型半導体領域（Ｐ型エピタキシャル層）
１１６  金属架橋部
１２２  誘電材料
【図１】
2005354060.tif 000003
【図２】
2005354060.tif 000004
【図３】
2005354060.tif 000005
【図４】
2005354060.tif 000006
【図５】
2005354060.tif 000007
【図６】
2005354060.tif 000008