(57)【要約】  【課題】  接続電極層の半田濡れ性低下の原因を特定し、電気的接続が安定した薄膜コンデンサおよび回路基板を提供する。  【解決手段】  支持基板上に一方極性の電極層、誘電体層、他方極性の電極層を積層して成る容量素子と、前記一方極性および他方極性の電極層上にそれぞれ形成される接続電極層と、前記接続電極層が露出し且つ容量素子を被覆するように形成される保護縛からなる薄膜コンデンサにおいて、前記接続電極層表面のハロゲン元素は５原子％以下にする。また、薄膜コンデンサの接続電極層と回路基板の電極パッドを半田により接続した回路基板において、接続電極層と半田との界面のハロゲン元素を５原子％以下とする。【選択図】  図１
2005108972.tif 000002
【特許請求の範囲】
【請求項１】
基板上に一方極性の電極層および誘電体層を順次積層し、前記基板上および前記誘電体層上に他方極性の電極層を設け、前記基板上に形成された前記一方極性の電極層と前記他方極性の電極層とのそれぞれに接続用電極層を設けてなり、前記接続用電極の表面のハロゲン元素の存在量が５原子％以下であることを特徴とする薄膜コンデンサ。
【請求項２】
配線基板上に請求項１に記載の薄膜コンデンサを、前記接続用電極層上に設けた半田により接続した回路基板であって、前記接続用電極層と前記半田との界面のハロゲン元素の存在量が５原子％以下であることを特徴とする回路基板。
【請求項３】
前記ハロゲン元素がフッ素であることを特徴とする請求項１に記載の薄膜コンデンサ。
【請求項４】
前記ハロゲン元素がフッ素であることを特徴とする請求項２に記載の回路基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は安定した電気的接続を可能とする薄膜コンデンサおよび回路基板に関するものである。
【背景技術】
【０００２】
薄膜コンデンサは、支持基板上に電極層と誘電体層を積層して形成される（例えば、特許文献１を参照。）が、外部環境に対する耐久性が低い。そのため、保護膜を設けて外部環境に対する耐久性を高めている。保護膜は、素子外部と電気的接続をとるために設けられる接続電極層を露出するように加工される。この接続電極層が、例えば回路基板と電気的に接続することにより、薄膜コンデンサは電子部品として機能する。
【０００３】
回路基板と薄膜コンデンサ等の電子部品の電気的接続には、一般的には半田が用いられる。この場合、例えば図２のように、薄膜コンデンサの接続電極層５と、回路基板９上に設けられた電極パッド８とが半田７により接続されることにより、薄膜コンデンサは回路基板９に固定されると同時に電気的に接続される。
【特許文献１】特開平２−197108号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記のような方法により薄膜コンデンサを回路基板上に実装する場合、薄膜コンデンサ側において接続電極層の半田の濡れ性が充分でないため半田が濡れず、電気的接続が出来ない場合がある。通常、電子部品と回路基板は複数の電気的接続個所を有するが、そのうちの１つでも接続不良を発生させると、電子部品はその機能を発揮できないだけでなく、電子部品が含まれる装置全体に影響する不具合を引き起こす危険性がある。
【０００５】
本発明は上記のような問題を鑑みて案出されたものであり、その目的は半田の濡れ性低下の原因を特定し、電気的接続が安定した薄膜コンデンサおよび回路基板を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の薄膜コンデンサは、１）基板上に一方極性の電極層および誘電体層を順次積層し、前記基板上および前記誘電体層上に他方極性の電極層を設け、前記基板上に形成された前記一方極性の電極層と前記他方極性の電極層とのそれぞれに接続用電極層を設けてなり、前記接続用電極の表面のハロゲン元素の存在量が５原子％以下であることを特徴とする。
【０００７】
また、本発明の回路基板は、２）配線基板上に上記１）の薄膜コンデンサを、前記接続用電極層上に設けた半田により接続した回路基板であって、前記接続用電極層と前記半田との界面のハロゲン元素の存在量が５原子％以下であることを特徴とする。
【０００８】
また、３）上記１）において、前記ハロゲン元素がフッ素であることを特徴とする。
【０００９】
また、４）上記２）において、前記ハロゲン元素がフッ素であることを特徴とする。
【００１０】
なおここで、半田材料は通常の鉛半田や鉛がない半田でもよく、組成に限定されない。また、ハロゲン元素の存在量は表面にあればよく、物理的に吸着していても化学的に結合していてもよいものとする。
【発明の効果】
【００１１】
本発明の薄膜コンデンサでは、例えば電気的接続のために保護膜から露出した接続電極層の表面組成においてハロゲン元素の存在量を５原子％以下とする。また、半田を用いて薄膜コンデンサの接続電極層と回路基板上の電極パッドを接続した回路基板において、薄膜コンデンサの接続電極層と半田との界面組成においてハロゲン元素の存在量を５原子％以下とする。このような構成にすることにより、半田の濡れ性が安定し、接続する対象と安定した電気的接続を実現することができ、信頼性の高い薄膜コンデンサおよび回路基板を提供できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の薄膜コンデンサおよび回路基板を図面に基づいて詳説する。
【００１３】
図１は本発明の薄膜コンデンサの断面を示しており、支持基板１上に一方極性の電極層２と誘電体層３と他方極性の電極層４を順次積層して容量素子を形成している。一方極性の電極層２上、および他方極性の電極層４上に、薄膜コンデンサ外部と電気的接続をとるための接続電極層５を設けている。保護膜６は容量素子を被覆し且つ接続電極層５を露出するように形成している。
【００１４】
このような構造の薄膜コンデンサを作製した場合、接続電極層５上には工程内で異物が付着し、付着物によって接続電極層５の濡れ性が低下する可能性がある。本発明では、接続用電極である接続電極層５の表面のハロゲン元素の存在量が５原子％以下である。また、特にこれにより、本発明の薄膜コンデンサでは、付着した異物を除去することによって接続電極層５の濡れ性低下を防ぎ、安定した電気的接続を実現している。
【００１５】
図２は本発明の回路基板の断面を示しており、薄膜コンデンサの接続電極層５と回路基板９上の電極パッド８を半田７により接続することで実装している。この場合、半田７により薄膜コンデンサの接続電極層５と回路基板９の電極パッド８は固定されると同時に電気的にも接続される。このとき接続電極層５と半田７との界面に異物が存在すると濡れ性が低下するため、付着した異物を除去しなければならない。そこで、接続用電極５と半田７との界面のハロゲン元素の存在量を５原子％以下としている。
【００１６】
かくして、接続電極層表面のハロゲン元素は５原子％以下であり、また半田を用いて回路基板に実装した場合、接続電極層と半田の界面でハロゲン元素は５原子％以下である。これにより、接続電極層表面で半田の濡れ性が安定するため、良好な電気的接続を実現することができる。
【実施例】
【００１７】
以下に本発明をより具体化した実施例について説明する。付着物の中でも特にフッ素化合物が半田の濡れ性低下を引き起こしていることを明らかにした。
【００１８】
実施例として図１に示す薄膜コンデンサを以下の要領で作成した。
【００１９】
まず、厚さ0.25ｍｍのサファイア単結晶基板１上に、ＤＣスパッタ装置を用いてチタン酸化物からなる密着層を形成し、その上に膜厚が70ｎｍのＰｔ電極層を形成した。フォトリソグラフィの技術を用いて、一方極性の電極層２をパターン加工した。
【００２０】
加工された一方極性の電極層２上に、膜厚が300ｎｍのＢａ０．５Ｓｒ０．５ＴｉＯ３からなる誘電体層３をＲＦスパッタ装置により形成した。電極層２同様、フォトリソグラフィの技術を用いて誘電体層３をパターン加工した。
【００２１】
加工された誘電体層３上に、膜厚が300ｎｍのＡｕ電極層４をＤＣスパッタ装置により形成し、同様にフォトリソグラフィの技術を用いて他方極性の電極層４をパターン加工した。
【００２２】
加工された一方極性の電極層２および他方極性の電極層４上に、ＤＣスパッタ装置を用いて、電極層側からＮｉ／Ａｕの２層から成る接続電極層５を形成した。膜厚はＮｉ層が1000ｎｍ、Ａｕ層が100ｎｍとした。フォトリソグラフィの技術を用いてＮｉ／Ａｕの2層からなる接続電極層５をパターン加工した。
【００２３】
次に液体原料のＴＥＯＳを用いたＣＶＤ法により、膜厚が2.4μｍの酸化珪素から成る保護膜６を形成し、フォトリソグラフィの技術を用いて保護膜６のパターン加工を行った。ここで保護膜６のエッチングは、ＣＦ４を用いた反応性イオンエッチング法により行った。
【００２４】
保護膜６のパターン加工後、Ａｒガスによる反応性イオンエッチング法により接続電極層５を20ｎｍエッチングして、接続電極層５表面の異物を除去した。
【００２５】
半田の濡れ性低下による接続不良の原因を調査するため、上記の方法により作製したロットＡ以外に、接続電極層５の表面処理を行わないロットＢと、保護膜６を形成せず接続電極層５の表面処理も行わないロットＣを作製した。また、接続電極層５に用いる材料による影響を調査するために、Ｎｉ／Ａｕの２層構造のものに加え、厚み1000ｎｍのＮｉから成る接続電極層の場合について、保護膜形成とその後の表面処理を行ったロットＤ、接続電極層５の表面処理を行わないロットＥと、保護膜６を形成せず接続電極層５の表面処理も行わないロットＦを作製し、実装試験を行った。各ロットから４８素子を任意に抜取り、半田（Ｓｎ：96.5質量％，Ａｕ：３質量％，Ｃｕ：0.5質量％）を用いて薄膜コンデンサを図２のように回路基板９上に実装し、接続不良発生状況について調査を行なった。
【表１】
2005108972.tif 000003
表１に各ロットの回路基板９へ実装した場合の接続不良発生率を示す。１素子上に複数の回路基板９との接続部があるが、１つでも接続不良があった素子は接続不良とした。接続電極層構造がＮｉ／Ａｕの場合、半田７と接する接続電極層５表面はＡｕである。ロットＢは４８素子中１１素子で接続不良が発生している。一方、ロットＡ、Ｃでは接続不良は全く発生していない。接続電極層構造がＮｉの場合、半田７と接するのはＮｉとなるが、接続電極層の表面処理を行わないロットＥでは27素子で接続不良が発生し、その他では接続不良は発生していない。
【表２】
2005108972.tif 000004
このロットＢおよびＥで発生している接続不良の発生原因を調査するため、接続電極層５表面をＸ線光電子分光分析（ＸＰＳ）により組成分析を行った。ここで、ＸＰＳを用いたのは、接続電極層５の最表面を効果的に調べるためである。各ロット２箇所で行った分析結果を表２に示す。測定は最表面の測定であり、ＸＰＳでの測定時に表面エッチングは行っていない。測定条件は表２の欄外に示す。接続不良が発生したロットＢでは接続電極層５表面からＣ，Ｏ，Ｆ，Ａｕが検出され、ロットＥではＣ，Ｏ，Ｆ，Ｎｉが検出されている。接続電極層５の表面処理を行ったロットＡではＣ，Ａｕ、ロットＤではロットＥと同様Ｃ，Ｏ，Ｆ，Ｎｉが検出されているが表面処理の効果で異物が除去され、ＡｕあるいはＮｉの比率が高い。保護膜６の形成を行っていないロットＣでは、Ｃ，Ｏ，Ａｕ、ロットＦではＣ，Ｏ，Ｎｉが検出されているが、Ｆは検出されていない。Ｃ，Ｏの比率が高いにもかかわらず濡れ性は良好で接続不良は発生していない。
【００２６】
さらに検出されたフッ素がどの様な形で接続電極層表面に存在するのかを調査するため、ロットＢおよびロットＥにおいて、Ｆ１ｓ（１ｓ軌道の電子からの信号）の結合エネルギーのピークシフトを測定した。その結果、ロットＢでは炭素との結合であり、ロットＥでは炭素との結合とＮｉとの結合であることが分かった。
【００２７】
以上の結果より、接続電極層５表面の異物としてＣ，Ｏがあっても実装不良は発生しないが、炭化フッ素あるいは金属フッ化物の付着によりフッ素が検出される状態では、接続不良が発生することがわかった。また、実験結果より接続不良が発生して無い場合に検出されたフッ素の最大比率は７原子％であった。よってＸＰＳにおける定量値換算の誤差±10％を考慮して、フッ素を５原子％以下にすれば濡れ性の低下は発生しないことが分かった。
【００２８】
以上のように、濡れ性を妨げる要因はフッ素であることが判明したが、これは保護膜６の加工でＣＦ４を用いたことが要因である。薄膜プロセスではフッ素系のガスのみでなく、塩素系のガス、あるいは薬品等のハロゲン元素が用いられることがある。その場合、化学的に活性であり、性質もフッ素と類似したハロゲン元素は、同様に接続電極層５の濡れ性を低下させる。よって、濡れ性を低下させるのはフッ素を含むハロゲン元素であり、ハロゲン元素の化合物を接続電極層５から取り除くことが重要である。
【図面の簡単な説明】
【００２９】
【図１】本発明の薄膜コンデンサを示す断面図である。
【図２】本発明の薄膜コンデンサを半田により実装した回路基板の断面図である。
【符号の説明】
【００３０】
１・・・支持基板
２・・・一方極性の電極層
３・・・誘電体層
４・・・他方極性の電極層
５・・・接続電極層
６・・・保護膜
７・・・半田
８・・・電極パッド
９・・・回路基板
【図１】
2005108972.tif 000005
【図２】
2005108972.tif 000006