(57)【要約】【課題】発振器の位相雑音の低減効果を向上させる。【解決手段】ＶＣＯ１２からの発振信号を周波数逓倍器２４により周波数逓倍することで、発振信号の位相雑音成分を増大させる。そして、位相雑音成分が増大された発振信号をＦＭ復調器２６により検波することで、位相雑音成分を示す信号を出力する。これによって、ＦＭ復調器２６の検波出力を高めることができるので、より小さいレベルの位相雑音成分をＦＭ復調器２６にて検出することができる。【選択図】図１
2005318202.tif 000002
【特許請求の範囲】
【請求項１】
入力される制御信号に応じて出力される発振信号の周波数が変化する電圧制御発振器と、
前記発振信号の位相雑音成分を低減させるための雑音制御信号を生成して前記電圧制御発振器へ帰還させる帰還回路と、
を有する発振回路であって、
前記帰還回路は、
前記発振信号を周波数逓倍することで、該発振信号の位相雑音成分を増大させる周波数逓倍器と、
該周波数逓倍器により位相雑音成分が増大された発振信号を検波することで、該発振信号の位相雑音成分を示す信号を出力する位相雑音検出器と、
を含み、
前記位相雑音検出器から出力される信号を基に前記雑音制御信号を生成することを特徴とする発振回路。
【請求項２】
入力される制御信号に応じて出力される発振信号の周波数が変化する電圧制御発振器と、
前記発振信号の位相雑音成分を低減させるための雑音制御信号を生成して前記電圧制御発振器へ帰還させる帰還回路と、
を有する発振回路であって、
前記帰還回路は、
分配された発振信号の一方を遅延させる遅延器と、
該遅延器により一方が遅延された後の発振信号の各々を周波数逓倍することで、該発振信号の各々の位相雑音レベルを増大させる周波数逓倍器と、
該周波数逓倍器から出力された発振信号同士を掛け合わせることで、該発振信号の位相雑音成分を示す信号を出力する検波器と、
を含み、
前記検波器から出力される信号を基に前記雑音制御信号を生成することを特徴とする発振回路。
【請求項３】
請求項１または２に記載の発振回路を有する位相同期ループであって、
前記発振信号と基準発振信号との位相差を示す信号を出力する位相比較器を有し、
前記位相比較器から出力される信号を基に前記位相差をなくすための位相制御信号を生成して前記電圧制御発振器へ帰還させることを特徴とする位相同期ループ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、低位相雑音化を図った発振回路、及びそれを有する位相同期ループ（ＰＬＬ）に関する。
【背景技術】
【０００２】
電圧制御発振器（ＶＣＯ）の位相雑音を低減する方法として、特許文献１，２に開示されている周波数同期ループ（ＦＬＬ）が知られている。この周波数同期ループを用いた発振回路の構成の概略を図４に示す。
【０００３】
ＶＣＯ１１２から出力された発振信号は、ＦＭ復調器１２６に入力されて２分配される。分配された発振信号の一方は、遅延器１３２によりその遅延量が調整されてから位相検波器１３６に入力される。分配された発振信号の他方は、可変移相器１３４によりその位相が調整されてから位相検波器１３６に入力される。ここで、位相検波器１３６に入力される２つの発振信号間にπ／２の位相差が発生するように、可変移相器１３４の移相量が位相制御器１３８により制御される。
【０００４】
遅延器１３２からの発振信号と可変移相器１３４からの発振信号とが乗算器等により構成される位相検波器１３６にて掛け合わされることで、発振信号の位相雑音成分を示す信号が出力される。位相検波器１３６から出力された信号は、ローパスフィルタ１２８により低域濾波されることで、乗算の際に生じる高周波成分が取り除かれる。そして、ローパスフィルタ１２８からの信号が誤差増幅器１３０により誤差増幅されてからコンデンサ１４０を介して出力されることで、発振信号の位相雑音成分を低減させるための雑音制御信号が生成される。この雑音制御信号は、発振信号の周波数を基準周波数に一致させるためにＰＬＬ１００にて生成された周波数制御信号と合成器１１８にて加算合成されてからＶＣＯ１１２に帰還される。これによって、ＶＣＯ１１２から出力される発振信号の位相雑音成分の低減を図っている。
【０００５】
その他にも、特許文献３の発振回路用の遅延検波回路が開示されている。また、電気信号の周波数を２逓倍するごとにその位相雑音が６ｄＢ増大することが非特許文献１，２に開示されている。
【０００６】
【特許文献１】米国特許第４３３６５０５号明細書
【特許文献２】米国特許第４８９００７１号明細書
【特許文献３】特開平８−１９５６７６号公報
【非特許文献１】Vadim Manassewitsch著、「Frequency Synthesizers Theory and Design」、アメリカ、A Wiley-Interscience Publication、１９７６年、ｐ１０９−１１０
【非特許文献２】Behzad Razavi著、黒田忠広監訳、「ＲＦマイクロエレクトロニクス」、第１版、丸善、平成１４年３月２５日、ｐ２４７
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図４に示す構成においては、ＦＭ復調器１２６から出力される位相雑音成分を示す信号のレベルが低減されるように、雑音制御信号がＶＣＯ１１２に帰還される。しかし、ＦＭ復調器１２６からの出力信号には、ＦＭ復調器１２６にて発生する雑音成分も存在するため、この位相雑音成分を示す信号のレベルをＦＭ復調器１２６にて発生する雑音成分のレベルより小さくすることは困難である。このように、位相雑音の低減効果がＦＭ復調器１２６にて発生する雑音成分のレベルによって制限されるため、位相雑音を大幅に低減させることが困難であるという問題点がある。
【０００８】
本発明は、位相雑音の低減効果を向上させることができる発振回路及びそれを有する位相同期ループを提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る発振回路は、入力される制御信号に応じて出力される発振信号の周波数が変化する電圧制御発振器と、前記発振信号の位相雑音成分を低減させるための雑音制御信号を生成して前記電圧制御発振器へ帰還させる帰還回路と、を有する発振回路であって、前記帰還回路は、前記発振信号を周波数逓倍することで、該発振信号の位相雑音成分を増大させる周波数逓倍器と、該周波数逓倍器により位相雑音成分が増大された発振信号を検波することで、該発振信号の位相雑音成分を示す信号を出力する位相雑音検出器と、を含み、前記位相雑音検出器から出力される信号を基に前記雑音制御信号を生成することを要旨とする。
【００１０】
本発明においては、発振信号を周波数逓倍することで、発振信号の位相雑音成分を増大させる。そして、周波数逓倍によって位相雑音成分が増大された後の発振信号を検波する。これによって、発振信号の検波出力を高めることができ、検波の際のシグナル／ノイズ比（Ｓ／Ｎ比）を改善することができるので、より小さいレベルの位相雑音成分を検出することができる。したがって、発振信号の位相雑音成分を検出、増幅して生成した雑音制御信号を電圧制御発振器へ帰還させることで位相雑音成分を低減する発振回路において、発振信号を周波数逓倍することで、位相雑音の低減効果を向上させることができる。
【００１１】
また、本発明に係る発振回路は、入力される制御信号に応じて出力される発振信号の周波数が変化する電圧制御発振器と、前記発振信号の位相雑音成分を低減させるための雑音制御信号を生成して前記電圧制御発振器へ帰還させる帰還回路と、を有する発振回路であって、前記帰還回路は、分配された発振信号の一方を遅延させる遅延器と、該遅延器により一方が遅延された後の発振信号の各々を周波数逓倍することで、該発振信号の各々の位相雑音レベルを増大させる周波数逓倍器と、該周波数逓倍器から出力された発振信号同士を掛け合わせることで、該発振信号の位相雑音成分を示す信号を出力する検波器と、を含み、前記検波器から出力される信号を基に前記雑音制御信号を生成することを要旨とする。
【００１２】
本発明においては、周波数逓倍によって位相雑音成分が増大された後の発振信号を検波することで、より小さいレベルの位相雑音成分を検出することができるので、位相雑音の低減効果を向上させることができる。さらに、発振信号の周波数逓倍を遅延器３２を通過させてから行うことで、遅延器を逓倍前の周波数帯域で構成することができる。
【００１３】
本発明に係る発振回路において、前記発振信号と基準発振信号との位相差を示す信号を出力する位相比較器を有し、前記位相比較器から出力される信号を基に前記位相差をなくすための位相制御信号を生成して前記電圧制御発振器へ帰還させる位相同期ループを構成することもできる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を実施するための形態（以下実施形態という）を図面に従って説明する。
【００１５】
図１は、本発明の実施形態に係る発振回路を有する位相同期ループ（以下ＰＬＬとする）の構成の概略を示す図である。本実施形態に係るＰＬＬ１０は、電圧制御発振器（以下ＶＣＯとする）１２、位相比較器１４、及びローパスフィルタ１６を備えている。さらに、本実施形態に係るＰＬＬ１０は、位相雑音を低減させるために帰還回路２０を備えている。
【００１６】
ＶＣＯ１２においては、入力される制御信号に応じて出力端子ＯＵＴへ出力される発振信号の周波数が変化する。一方、基準信号発生器２２は、基準周波数で発振する基準発振信号を出力する。位相比較器１４は、ＶＣＯ１２からの発振信号の位相と基準信号発生器２２からの基準発振信号の位相を比較して、これらの発振信号の位相差（周波数差）を示す信号を出力する。そして、位相比較器１４から出力される信号をローパスフィルタ１６によって低域濾波することで、これらの発振信号の位相差（周波数差）を低減してＶＣＯ１２からの発振信号の周波数を基準発振信号の周波数に一致させるための位相制御信号が生成される。なお、図１では図示を省略しているが、通常ＶＣＯ１２からの信号経路と基準信号発生器２２からの信号経路のそれぞれに分周器が設けられており、この分周器における分周数を変えることにより、出力端子ＯＵＴから出力される発振信号の周波数を変化させることができ、シンセサイザとして使用することができる。
【００１７】
帰還回路２０は、ＶＣＯ１２からの発振信号の位相雑音成分を低減させるための雑音制御信号を生成する。そして、帰還回路２０は、周波数逓倍器２４、ＦＭ復調器２６、及びローパスフィルタ２８を備えている。
【００１８】
周波数逓倍器２４は、ＶＣＯ１２からの発振信号を周波数逓倍することで、発振信号の位相雑音成分を増大させる。位相雑音検出器としてのＦＭ復調器２６は、遅延器３２、可変移相器３４，及び位相検波器３６を備えており、周波数逓倍器２４により位相雑音成分が増大された発振信号を検波することで、この発振信号の位相雑音成分を示す信号を出力する。
【００１９】
ここで、非特許文献１，２にも示されているように、発振信号の周波数を２逓倍するごとに、その位相雑音成分が２０×ｌｏｇ２＝６ｄＢ増大する。したがって、例えばＶＣＯ１２からの発振信号の周波数を周波数逓倍器２４により２逓倍することで、発振信号の位相雑音成分を６ｄＢ増大させることができ、ＶＣＯ１２からの発振信号の周波数を周波数逓倍器２４により４逓倍することで、発振信号の位相雑音成分を１２ｄＢ増大させることができる。このように、本実施形態においては、ＶＣＯ１２からの発振信号を周波数逓倍によって位相雑音成分を増大させてから検波する。
【００２０】
周波数逓倍器２４からの発振信号は、ＦＭ復調器２６内で２分配される。分配された発振信号の一方は、遅延器３２によりその遅延量が調整されてから位相検波器３６に入力される。そして、分配された発振信号の他方は、可変移相器３４によりその位相が調整されてから位相検波器３６に入力される。ここで、位相検波器３６に入力される２つの発振信号の位相が直交する、すなわち２つの発振信号間に（２ｎ−１）π／２（ｎは自然数）の位相差が発生するように、可変移相器３４の移相量が位相制御器３８により制御される。
【００２１】
位相検波器３６は、例えば乗算器により構成することができ、遅延器３２からの発振信号と可変移相器３４からの発振信号とを掛け合わせることで、この発振信号の位相雑音成分を示す信号を出力する。位相検波器３６から出力された信号は、ローパスフィルタ２８により低域濾波されることで、乗算の際に生じる高周波成分が取り除かれる。そして、ローパスフィルタ２８からの信号が誤差増幅器３０により誤差増幅されてからコンデンサ４０を介して出力されることで、発振信号の位相雑音成分を低減させるための雑音制御信号が生成される。
【００２２】
また、位相検波器３６から出力された信号は、位相制御器３８にも入力される。位相制御器３８は、位相検波器３６からの出力信号から直流成分をローパスフィルタにより抽出し、この抽出した直流成分を最小に収束させるための制御信号を生成して可変移相器３４へ出力する。この制御信号によって可変移相器３４の移相量が制御されることで、発振周波数を変化させたときや、温度変化や経年変化等により遅延器３２の遅延特性が変化しても、位相検波器３６に入力される２つの発振信号の位相関係を前述の関係に保つことができる。
【００２３】
ローパスフィルタ１６から出力される位相制御信号及び帰還回路２０にて生成された雑音制御信号は、合成器１８にて合成加算される。そして、合成器１８から出力される制御信号がＶＣＯ１２に帰還される。この制御信号によって、ＶＣＯ１２の出力端子ＯＵＴから出力される発振信号の周波数を基準発振信号の周波数に一致させる発振周波数制御が行われるとともに、ＶＣＯ１２の出力端子ＯＵＴから出力される発振信号の位相雑音成分を低減させる位相雑音制御が行われる。
【００２４】
この位相雑音制御においては、ＦＭ復調器２６（位相検波器３６）から出力される位相雑音成分を示す信号のレベルが低減されるように、雑音制御信号がＶＣＯ１２に帰還される。ただし、ＦＭ復調器２６からの出力信号には、ＦＭ復調器２６にて発生する雑音成分も存在するため、この位相雑音成分を示す信号のレベルをＦＭ復調器２６にて発生する雑音成分のレベルより小さくすることは困難である。
【００２５】
そこで、本実施形態においては、ＶＣＯ１２からの発振信号を周波数逓倍器２４により周波数逓倍することで、発振信号の位相雑音成分を増大させる。そして、周波数逓倍によって位相雑音成分が増大された後の発振信号をＦＭ復調器２６へ入力させて検波する。これによって、遅延器３２における遅延量を大きくすることなくＦＭ復調器２６の検波感度（ＦＭ復調器２６からの検波出力レベル／ＶＣＯ１２出力での位相雑音レベル）を高めることができ、ＦＭ復調器２６におけるシグナル／ノイズ比（Ｓ／Ｎ比）を改善することができる。したがって、本実施形態によれば、より小さいレベルの位相雑音成分をＦＭ復調器２６にて検出することができるので、検出した位相雑音成分を低減させるための雑音制御信号をＶＣＯ１２に帰還させることで、ＶＣＯ１２から出力される発振信号の位相雑音の低減効果を向上させることができる。
【００２６】
なお、周波数逓倍器２４による逓倍数が増大するほど発振信号の位相雑音成分が増大するため、より小さいレベルの位相雑音成分を検出して位相雑音の低減効果をより向上させるためには、周波数逓倍器２４による逓倍数を増大させることが好ましい。また、本実施形態では、ＦＭ復調器２６を逓倍前の周波数帯域より高周波帯域で構成することにより、ＦＭ復調器２６にて発生する雑音成分も逓倍しない場合と比較して増大するが、その増大率はＦＭ復調器２６の検波感度の増加率と比較すると僅かなものである。
【００２７】
以上の本実施形態の説明においては、ＶＣＯ１２とＦＭ復調器２６との間に周波数逓倍器２４が設けられている場合について説明した。ただし、本実施形態においては、図２に示すように、周波数逓倍器２４−１，２４−２をＦＭ復調器２６内に設けることもできる。
【００２８】
図２に示す構成においては、ＶＣＯ１２からの発振信号がＦＭ復調器２６内で２分配される。分配された発振信号の一方は、遅延器３２によりその遅延量が調整される。遅延器３２からの発振信号は、周波数逓倍器２４−１により周波数逓倍されることで、その位相雑音成分が増大される。また、分配された発振信号の他方は、可変移相器３４によりその位相が調整される。可変移相器３４からの発振信号は、周波数逓倍器２４−２により周波数逓倍されることで、その位相雑音成分が増大される。
【００２９】
周波数逓倍器２４−１からの発振信号及び周波数逓倍器２４−２からの発振信号は、ともに位相検波器３６に入力される。ここで、位相検波器３６に入力される２つの発振信号の位相が直交する、すなわち２つの発振信号間に（２ｎ−１）π／２（ｎは自然数）の位相差が発生するように、可変移相器３４の移相量が位相制御器３８により制御される。また、周波数逓倍器２４−１による逓倍数と周波数逓倍器２４−２による逓倍数とが等しく設定されている。なお、他の構成については図１に示す構成と同様であるため説明を省略する。
【００３０】
ここで、遅延器３２としてＳＡＷ遅延線を用いることで、遅延器３２の小型化を実現することができる。ただし、ＳＡＷ遅延線は高周波化するほど精度のよい製造が困難となる。図１に示す構成においては、遅延器３２を逓倍後の周波数帯域で構成する必要があるので、周波数逓倍器２４の逓倍数を増大させた場合は、遅延器３２としてＳＡＷ遅延線を用いて遅延器３２を小型化することが困難となる。
【００３１】
一方、図２に示す構成においては、周波数逓倍器２４−１，２４−２による発振信号の周波数逓倍を、遅延器３２及び可変移相器３４をそれぞれ通過させてから行う。したがって、遅延器３２及び可変移相器３４を逓倍前の周波数帯域で構成することができる。そのため、周波数逓倍器２４−１，２４−２の逓倍数を増大させても、遅延器３２としてＳＡＷ遅延線を用いることができる。したがって、図２に示す構成によれば、ＶＣＯ１２から出力される発振信号の位相雑音の低減効果を向上させることができるとともに、遅延器３２の小型化を実現することができる。
【００３２】
また、特許文献３に開示されている遅延検波回路の構成を本実施形態のＦＭ復調器２６に適用することもできる。その場合の構成例を図３に示す。図３に示す構成においては、位相検波器３６は、π／２移相器４２、高周波乗算器４４，４６、ローパスフィルタ４８，５０、ハイパスフィルタ５２，５４、低周波乗算器５６，５８、及び減算器６０を備えている。
【００３３】
ＶＣＯ１２からの発振信号は、ＦＭ復調器２６内で２分配される。分配された発振信号の一方は、遅延器３２によりその遅延量が調整される。遅延器３２からの発振信号は、周波数逓倍器２４−１により周波数逓倍されることで、その位相雑音成分が増大される。また、分配された発振信号の他方は、周波数逓倍器２４−２により周波数逓倍されることで、その位相雑音成分が増大される。ここで、周波数逓倍器２４−１による逓倍数と周波数逓倍器２４−２による逓倍数とが等しく設定されている。
【００３４】
π／２移相器４２は、周波数逓倍器２４−２からの発振信号をπ／２移相させて出力する。高周波乗算器４４は、周波数逓倍器２４−１からの発振信号と周波数逓倍器２４−２からの発振信号とを乗じ、その結果得られる信号を出力する。高周波乗算器４４から出力された信号は、ローパスフィルタ４８により低域濾波されることで、乗算の際に生じる高周波成分が取り除かれる。また、高周波乗算器４６は、周波数逓倍器２４−１からの発振信号とπ／２移相器４２からの発振信号とを乗じ、その結果得られる信号を出力する。高周波乗算器４６から出力された信号は、ローパスフィルタ５０により低域濾波されることで、乗算の際に生じる高周波成分が取り除かれる。
【００３５】
ローパスフィルタ４８から出力された信号は２分配され、分配された信号の一方がハイパスフィルタ５２により高域濾波されることで、直流成分が取り除かれる。同様に、ローパスフィルタ５０から出力された信号は２分配され、分配された信号の一方がハイパスフィルタ５４により高域濾波されることで、直流成分が取り除かれる。低周波乗算器５６は、ローパスフィルタ５０の出力にて分配された信号の他方とハイパスフィルタ５２からの信号とを乗じ、その結果得られる信号を出力する。また、低周波乗算器５８は、ローパスフィルタ４８の出力にて分配された信号の他方とハイパスフィルタ５４からの信号とを乗じ、その結果得られる信号を出力する。そして、減算器６０は、低周波乗算器５６からの信号と低周波乗算器５８からの信号との差を出力する。減算器６０からの信号は、誤差増幅器３０により誤差増幅されてからコンデンサ４０を介して合成器１８へ出力される。なお、他の構成については図２に示す構成と同様であるため説明を省略する。
【００３６】
図３に示す構成においても、遅延器３２を逓倍前の周波数帯域で構成することができる。そして、図３に示す構成においては、発振周波数を変化させたときや、温度変化や経年変化等により遅延器３２の遅延特性が変化しても、可変移相器３４及び位相制御器３８を用いることなく十分な位相雑音低減効果を得ることができる。したがって、図３に示す構成によれば、ＶＣＯ１２から出力される発振信号の位相雑音の低減効果を向上させることができるとともに、装置の集積化、小型化が容易となる。なお、可変移相器３４及び位相制御器３８を必要としなくなる作用の詳細については特許文献３を参照されたい。
【００３７】
以上、本発明を実施するための形態について説明したが、本発明はこうした実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において、種々なる形態で実施し得ることは勿論である。
【図面の簡単な説明】
【００３８】
【図１】本発明の実施形態に係る発振回路を有する位相同期ループ（ＰＬＬ）の構成の概略を示す図である。
【図２】本発明の実施形態に係る発振回路を有する位相同期ループ（ＰＬＬ）の他の構成の概略を示す図である。
【図３】本発明の実施形態に係る発振回路を有する位相同期ループ（ＰＬＬ）の他の構成の概略を示す図である。
【図４】従来の発振回路を有する位相同期ループ（ＰＬＬ）の構成の概略を示す図である。
【符号の説明】
【００３９】
１０  ＰＬＬ、１２  ＶＣＯ、１４  位相比較器、１６，２８  ローパスフィルタ、１８  合成器、２０  帰還回路、２２  基準信号発生器、２４，２４−１，２４−２  周波数逓倍器、２６  ＦＭ復調器、３０  誤差増幅器、３２  遅延器、３４  可変移相器、３６  位相検波器、３８  位相制御器。
【図１】
2005318202.tif 000003
【図２】
2005318202.tif 000004
【図３】
2005318202.tif 000005
【図４】
2005318202.tif 000006