(57)【要約】【課題】正確なＤＣオフセットを与え、入力信号が小さい場合に誤って判定してしまうのを防ぐ。【解決手段】差動対を構成する第１の電界効果トランジスタ１３及び第２の電界効果トランジスタ１４を有し、入力信号ＩＮが２つに分岐されて、一方の入力信号が第１の電界効果トランジスタのゲートに印加され、他方の入力信号がローパスフィルタ２０，２１を介して第２の電界効果トランジスタのゲートに印加される差動回路において、ソース及びドレインを第２の電界効果トランジスタのゲートに接続し、ゲートを第２の電界効果トランジスタのゲートより電位の低いノードに接続した第３の電界効果トランジスタ２２を有する。【選択図】        図１
2005033449.tif 000002
【特許請求の範囲】
【請求項１】
差動対を構成する第１の電界効果トランジスタ及び第２の電界効果トランジスタを有し、入力信号が２つに分岐されて、一方の入力信号が前記第１の電界効果トランジスタのゲートに印加され、他方の入力信号がローパスフィルタを介して前記第２の電界効果トランジスタのゲートに印加される差動回路において、
ソース及びドレインを前記第２の電界効果トランジスタのゲートに接続し、ゲートを前記第２の電界効果トランジスタのゲートより電位の低いノードに接続した第３の電界効果トランジスタを有することを特徴とする差動回路。
【請求項２】
差動対を構成する第１の電界効果トランジスタ及び第２の電界効果トランジスタを有し、入力信号が２つに分岐されて、一方の入力信号が第１のソースフォロワ回路を介して前記第１の電界効果トランジスタのゲートに印加され、他方の入力信号がローパスフィルタ及び第２のソースフォロワ回路を介して前記第２の電界効果トランジスタのゲートに印加され、前記第２のソースフォロワ回路は、ドレインが高電圧源に接続され、ゲートが前記ローパスフィルタに接続され、ソースがダイオードを介して前記第２の電界効果トランジスタのゲートに接続された第４の電界効果トランジスタを有する差動回路において、
ソース及びドレインが前記第４の電界効果トランジスタのゲートに接続され、ゲートが前記第４の電界効果トランジスタのゲートより電位の低いノードに接続された第５の電界効果トランジスタを有することを特徴とする差動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、差動対を構成する第１の電界効果トランジスタ及び第２の電界効果トランジスタを有する差動回路に関する。
【０００２】
【従来の技術】
従来、差動回路を単相信号で駆動する場合、図７〜１０に示すような回路があった（例えば、非特許文献１参照）。これらの従来の回路について以下に説明する。
【０００３】
まず、図７の差動回路は、ドレインがそれぞれ抵抗６３，６４を介して高電圧源ＶＤＤに接続され、ソースが互いに接続された電界効果トランジスタ６１，６２と、この電界効果トランジスタ６１，６２のソースと低電圧源ＶＳＳの間に、定電流回路であるダイオード６５，６６と、電圧ＶＣＳで駆動する電界効果トランジスタ６７を有する。そして、電界効果トランジスタ６１のゲートに入力信号ＩＮが印加され、電界効果トランジスタ６２のゲートにＤＣオフセットＶｒｅｆが外部から印加される。また、電界効果トランジスタ６２のドレインと抵抗６４との接続点から出力信号ＯＵＴＡが出力され、電界効果トランジスタ６１のドレインと抵抗６３との接続点から出力信号ＯＵＴＢが出力される。ここで、ＤＣオフセットＶｒｅｆは、入力信号ＩＮのハイレベルとロウレベルの中間の電圧である入力中心電圧値に設定する。
【０００４】
次に、図８の差動回路は、高電圧源ＶＤＤと電界効果トランジスタ６２のゲートの間に接続された抵抗７１と、電界効果トランジスタ６２のゲートと低電圧源ＶＳＳの間に接続された抵抗７２を更に有する。この抵抗７１，７２からなるブリーダ抵抗により、電界効果トランジスタ６２のゲートに、入力中心電圧値を与えている。
【０００５】
以上説明した図７及び図８の差動回路では、入力信号が変化した場合、ＤＣオフセットＶｒｅｆの電圧値や抵抗７１，７２からなるブリーダ抵抗の抵抗値を変えてＤＣオフセットを調整しなければならない。この欠点を解消した従来の差動回路を図９に示す。この差動回路は、ローパスフィルタとして、高電圧源ＶＤＤと電界効果トランジスタ６２のゲートの間に接続された容量８１と、電界効果トランジスタ６２のゲートと入力端子の間に接続された抵抗８２を有する。このローパスフィルタにより、入力信号の変化に応じたＤＣオフセットを抽出することができる。
【０００６】
さらに、前段にソースフォロワ回路を設けた従来の差動回路を図１０に示す。この差動回路は、第１のソースフォロワ回路として、ドレインが高電圧源ＶＤＤに接続され、ゲートが入力端子に接続され、ソースがダイオード８５，８６を介して電界効果トランジスタ６１のゲートに接続された電界効果トランジスタ８７と、電界効果トランジスタ６１のゲートと低電圧源ＶＳＳの間に接続された、定電流回路であるダイオード８８，８９を有する。また、第２のソースフォロワ回路として、ドレインが高電圧源ＶＤＤに接続され、ソースがダイオード９１，９２を介して電界効果トランジスタ６２のゲートに接続された電界効果トランジスタ９３と、電界効果トランジスタ６２のゲートと低電圧源ＶＳＳの間に接続された、定電流回路であるダイオード９４，９５を有する。そして、ローパスフィルタとして、高電圧源ＶＤＤと電界効果トランジスタ９３のゲートの間に接続された容量９７と、電界効果トランジスタ９３のゲートと入力端子の間に接続された抵抗９８を有する。また、ダイオード８９と低電圧源ＶＳＳの間に、電圧ＶＣＳで駆動する電界効果トランジスタ９０を有し、ダイオード９５と低電圧源ＶＳＳの間に、電圧ＶＣＳで駆動する電界効果トランジスタ９６を有する。
【０００７】
【非特許文献１】
Ｙ．  Ｓｕｚｕｋｉ  ｅｔ  ａｌ．，  “Ｐｓｅｕｄｏｍｏｒｐｈｉｃ  ２ＤＥＧ  ＦＥＴ  ＩＣｓ  ｆｏｒ  Ｕｌｔｒａ  Ｈｉｇｈ−Ｓｐｅｅｄ  Ｏｐｔｉｃａｌ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  Ｓｙｓｔｅｍｓ  ｗｉｔｈ  ａｎ  Ｅｘｔｅｒｎａｌ  Ｏｐｔｉｃａｌ  Ｍｏｄｕｌａｔｏｒ．”  ｉｎ  ＧａＡｓ  ＩＣ  Ｓｙｍｐ．  Ｔｅｃｈ．  Ｄｉｇ．  ｐｐ．  ２１３−２１６，  １９９１
【０００８】
【発明が解決しようとする課題】
回路に用いる電界効果トランジスタは、実際には、完全に理想的には製作できず、ゲート・ドレイン間に逆方向リーク電流Ｉｇｌが生ずる。このため、図９及び１０の従来の差動回路において、逆方向リーク電流Ｉｇｌとそれぞれローパスフィルタの抵抗８２，９８の抵抗値との積で与えられる電圧降下が生じる。そして、ＤＣオフセットがこの電圧降下分だけ理想値からずれ、入力信号が小さい場合、誤って判定してしまうという問題があった。
【０００９】
例えば、ゲート長０．１μｍ、ゲート幅１０μｍのＩｎＰ―ＨＥＭＴにおいて、ゲート・ドレイン間電圧Ｖｇｄが１Ｖだとすると、逆方向リーク電流Ｉｇｌが数μＡ程度流れる。そして、図９の回路において電界効果トランジスタ６２のゲート幅を２０μｍとすると、逆方向リーク電流Ｉｇｌは約１０μＡとなる。さらに、抵抗８２の抵抗値を５ＫΩとすると、電圧降下Ｖ１は、
Ｖ１＝１０×１０−６×５×１０３［Ｖ］＝５０×１０−３［Ｖ］＝５０［ｍＶ］
となる。よって、ＤＣオフセットは理想値から５０ｍＶずれる。
【００１０】
本発明は、上述のような課題を解決するためになされたもので、その目的は、正確なＤＣオフセットを与え、入力信号が小さい場合に誤って判定してしまうのを防ぐことができる差動回路を得るものである。
【００１１】
【課題を解決するための手段】
本発明に係る差動回路は、差動対を構成する第１の電界効果トランジスタ及び第２の電界効果トランジスタを有し、入力信号が２つに分岐されて、一方の入力信号が第１の電界効果トランジスタのゲートに印加され、他方の入力信号がローパスフィルタを介して第２の電界効果トランジスタのゲートに印加される差動回路において、ソース及びドレインを第２の電界効果トランジスタのゲートに接続し、ゲートを第２の電界効果トランジスタのゲートより電位の低いノードに接続した第３の電界効果トランジスタを有する。本発明のその他の特徴は以下に明らかにする。
【００１２】
【発明の実施の形態】
実施の形態１．
図１は本発明の実施の形態１における差動回路を示す図である。この差動回路は、ドレインがそれぞれ抵抗１１，１２を介して高電圧源ＶＤＤに接続され、ソースが互いに接続された電界効果トランジスタ１３，１４を有する。この電界効果トランジスタ１３，１４は、それぞれ差動対を構成する第１の電界効果トランジスタ及び第２の電界効果トランジスタである。さらに、電界効果トランジスタ１３，１４のソースと低電圧源ＶＳＳの間に接続された、定電流回路であるダイオード１５，１６と、電圧ＶＣＳで駆動する電界効果トランジスタ１７を有する。そして、電界効果トランジスタ１３のドレインと抵抗１１との接続点から出力信号ＯＵＴＢが出力され、電界効果トランジスタ１４のドレインと抵抗１２との接続点から出力信号ＯＵＴＡが出力される。
【００１３】
また、ローパスフィルタとして、高電圧源ＶＤＤと電界効果トランジスタ１４のゲートの間に接続された容量２０と、電界効果トランジスタ１４のゲートと入力端子の間に接続された抵抗２１を有する。このローパスフィルタにより、入力信号の変化に応じたＤＣオフセットを抽出することができる。そして、入力端子から入力された入力信号ＩＮが２つに分岐されて、一方の入力信号が電界効果トランジスタ１３のゲートに印加され、他方の入力信号がローパスフィルタを介して電界効果トランジスタ１４のゲートに印加される。
【００１４】
さらに、第３の電界効果トランジスタとして、ソース及びドレインを電界効果トランジスタ１４のゲートに接続し、ゲートを電界効果トランジスタ１４のゲートより電位の低いノードに接続した電界効果トランジスタ２２を有する。この電界効果トランジスタ２２のゲートは、アノードを電界効果トランジスタ１４のソースに接続したダイオード１５のカソード側に接続されている。即ち、電界効果トランジスタ２２のゲートは、電界効果トランジスタ１４のゲートより電位の低い、定電流回路のノードに接続されている。
【００１５】
この電界効果トランジスタ２２のドレイン及びソースからゲートに流れる逆方向電流Ｉｇｌａは、電界効果トランジスタ１４のドレインからゲートに流れる逆方向電流Ｉｇｌをキャンセルする方向に流れる。従って、電界効果トランジスタ２２のゲート幅を調節してＩｇｌａ＝Ｉｇｌとすれば、正確なＤＣオフセットを与えることができる。
【００１６】
図２は、図１の差動回路（本発明）と図９の差動回路（従来構成）のＤＣオフセットのシミュレーション結果を示す図である。ただし、ゲート長０．１μｍのＩｎＰ―ＨＥＭＴ（設計中心のバラメー夕：しきい値＝−５００ｍＶ、相互コンダクタンスｇｍ＝１．２ｓ、電流利得遮断周波数ｆＴ＝１６５ＧＨｚ）の等価モデルパラメータを用い、電界効果トランジスタ１３，１４のゲート幅を２０μｍとした。また、電界効果トランジスタ２２のゲート幅が、１２μｍの場合と２０μｍの場合についてシミュレートした。図中で、横軸は入力振幅の中心電圧、縦軸はトランジスタ１４，６２のゲートに印加されるＤＣオフセットの値を示す。また、参考として、入力中心電圧とＤＣオフセットの値が等しい場合を理想値として示している。
【００１７】
この図２から分かるように、従来構成では、逆方向リーク電流Ｉｇｌのために、Ｉｇｌと抵抗８２の抵抗値との積で与えられる電圧降下分だけ、理想値よりプラス側にシフトしている。一方、本発明では、特にゲート幅が２０μｍの場合、Ｉｇｌにほぼ等しいＩｇｌａを与えることができ、理想値に近いＤＣオフセットを与えることができる。
【００１８】
図３（ａ）は、図９の差動回路で、入力端子に５０Ｇｂ／ｓ、２００ｍＶｐｐ（電圧の最大値と最小値の差）のＮＲＺ（ｎｏｎ  ｒｅｔｕｒｎ  ｔｏ  ｚｅｒｏ）信号（１０１０・・・パタン）を入力した場合の出力波形である。同様に、図３（ｂ）は、図１の差動回路（ゲート幅２０μｍ）で２００ｍＶｐｐの信号を入力した場合、図４（ａ）は、図９の差動回路で１００ｍＶｐｐの信号を入力した場合、図４（ｂ）は、図１の差動回路（ゲート幅２０μｍ）で１００ｍＶｐｐの信号を入力した場合の出力波形である。これらの図から分かるように、従来の差動回路では、入力信号が１００ｍＶｐｐの場合でも２００ｍＶｐｐの場合でも、出力ＯＵＴＡとＯＵＴＢのＤＣオフセットがずれている。一方、実施の形態１の差動回路では、いずれの入力信号に対しても出力ＯＵＴＡとＯＵＴＢのＤＣオフセットは一致し、逆方向電流の影響をキャンセルできていることがわかる。
【００１９】
以上説明したように、実施の形態１の差動回路は、正確なＤＣオフセットを与え、入力信号が小さい場合に誤って判定してしまうのを防ぐことができる。
【００２０】
実施の形態２．
図５は本発明の実施の形態２における差動回路を示す図である。図１と同様の構成要素には同じ番号を付し、詳しい説明は省略する。この差動回路は、第１のソースフォロワ回路として、ドレインが高電圧源ＶＤＤに接続され、ゲートが入力端子に接続され、ソースがダイオード３１，３２を介して電界効果トランジスタ１３のゲートに接続された電界効果トランジスタ３３と、電界効果トランジスタ１３のゲートと低電圧源ＶＳＳの間に接続された、定電流回路であるダイオード３４，３５を有する。
【００２１】
また、第２のソースフォロワ回路として、ドレインが高電圧源ＶＤＤに接続され、ソースがダイオード３６，３７を介して電界効果トランジスタ１４のゲートに接続された第４の電界効果トランジスタである電界効果トランジスタ３８と、電界効果トランジスタ１４のゲートと低電圧源ＶＳＳの間に接続された、定電流回路であるダイオード４０，４１を有する。
【００２２】
そして、ローパスフィルタとして、高電圧源ＶＤＤと電界効果トランジスタ３８のゲートの間に接続された容量４２と、電界効果トランジスタ３８のゲートと入力端子の間に接続された抵抗４３を有する。また、ダイオード３５と低電圧源ＶＳＳの間に、電圧ＶＣＳで駆動する電界効果トランジスタ４４を有し、ダイオード４１と低電圧源ＶＳＳの間に、電圧ＶＣＳで駆動する電界効果トランジスタ４５を有する。
【００２３】
そして、入力端子から入力された入力信号ＩＮが２つに分岐されて、一方の入力信号が第１のソースフォロワ回路を介して電界効果トランジスタ１３のゲートに印加され、他方の入力信号がローパスフィルタ及び第２のソースフォロワ回路を介して電界効果トランジスタ１４のゲートに印加される。
【００２４】
さらに、第５の電界効果トランジスタとして、ソース及びドレインが電界効果トランジスタ３８のゲートに接続され、ゲートが電界効果トランジスタ３８のゲートより電位の低いノードに接続された電界効果トランジスタ４６を有する。この電界効果トランジスタ４６のゲートは、アノードを電界効果トランジスタ３８のソースに接続したダイオード３６のカソード側に接続されている。即ち、電界効果トランジスタ４６のゲートは、電界効果トランジスタ３８のゲートより電位の低い、第２のソースフォロワ回路のノードに接続されている。
【００２５】
この電界効果トランジスタ４６のドレイン及びソースからゲートに流れる逆方向電流Ｉｇｌａは、電界効果トランジスタ３８のドレインからゲートに流れる逆方向電流Ｉｇｌをキャンセルする方向に流れる。従って、電界効果トランジスタ４６のゲート幅を調節することにより、Ｉｇｌａ＝Ｉｇｌとすることができ、正確なＤＣオフセットを与えることができる。
【００２６】
図６は、図５の差動回路（本発明）と図１０の差動回路（従来構成）のＤＣオフセットのシミュレーション結果を示す図である。この図から、従来構成と比べて実施の形態２の差動回路では入力中心電圧値―５００〜−３００ｍＶで理想値に近いＤＣオフセットを与えることができることが分かる。
【００２７】
以上説明したように、実施の形態２の差動回路は、正確なＤＣオフセットを与え、入力信号が小さい場合に誤って判定してしまうのを防ぐことができる。
【００２８】
【発明の効果】
本発明は以上説明したように、正確なＤＣオフセットを与え、入力信号が小さい場合に誤って判定してしまうのを防ぐことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における差動回路を示す図である。
【図２】図１の差動回路（本発明）と図９の差動回路（従来構成）のＤＣオフセットのシミュレーション結果を示す図である。
【図３】図１の差動回路と図９の出力波形を表す図である（入力信号が２００ｍＶｐｐの場合）。
【図４】図１の差動回路と図９の出力波形を表す図である（入力信号が１００ｍＶｐｐの場合）。
【図５】本発明の実施の形態２における差動回路を示す図である。
【図６】図２の差動回路（本発明）と図１０の差動回路（従来構成）のＤＣオフセットのシミュレーション結果を示す図である。
【図７】従来の差動回路を示す図である。
【図８】従来の差動回路を示す図である。
【図９】従来の差動回路を示す図である。
【図１０】従来の差動回路を示す図である。
【符号の説明】
１３  電界効果トランジスタ（第１の電界効果トランジスタ）
１４  電界効果トランジスタ（第２の電界効果トランジスタ）
１５  ダイオード（定電流回路）
１６  ダイオード（定電流回路）
２０  容量（ローパスフィルタ）
２１  抵抗（ローパスフィルタ）
２２  電界効果トランジスタ（第３の電界効果トランジスタ）
３８  電界効果トランジスタ（第４の電界効果トランジスタ）
４２  容量（ローパスフィルタ）
４３  抵抗（ローパスフィルタ）
４６  電界効果トランジスタ（第５の電界効果トランジスタ）
【図１】
2005033449.tif 000003
【図２】
2005033449.tif 000004
【図３】
2005033449.tif 000005
【図４】
2005033449.tif 000006
【図５】
2005033449.tif 000007
【図６】
2005033449.tif 000008
【図７】
2005033449.tif 000009
【図８】
2005033449.tif 000010
【図９】
2005033449.tif 000011
【図１０】
2005033449.tif 000012