(57)【要約】【課題】デュアルダマシーン構造でビアホール周辺に生じるフェンスの発生を抑制した半導体素子の金属配線の形成方法を提供する。【解決手段】半導体基板４００上に層間絶縁層４０５、４０７、反射防止膜のハードマスク層、レジスト層を形成後、ビアホールを定義する第１パターンを形成し、第１パターンをマスクとしてハードマスク層と層間絶縁層をエッチングして部分ビアホール４１２を形成し、残留レジストを除去後、全面にレジスト層を形成し、部分ビアホール４１２内にレジストを残留させつつ部分ビアホール４１２と一部が重なるトレンチ配線領域４１８を定義する第２パターン４１６を形成し、第２パターン４１６をマスクとしてハードマスクパターン４０８ｂを形成後、残留レジストを除去し、ハードマスクパターンをマスクとして層間絶縁膜４０５、４０７をエッチングしてトレンチ配線領域４１８及び部分ビアホール４１２が延びるフルビアホールを形成する。【選択図】図１０
2005033168.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に層間絶縁層を形成する段階と、
前記層間絶縁層上に反射防止膜の役割を行えるハードマスク層を形成する段階と、
前記ハードマスク層上にビアホールを定義する第１フォトレジストパターンを形成する段階と、
前記第１フォトレジストパターンをエッチングマスクとして前記ハードマスク層及び前記層間絶縁層を一部エッチングして部分ビアホールを形成する段階と、
残留する前記第１フォトレジストパターンを除去する段階と、
前記部分ビアホールを含む前記半導体基板の全面にフォトレジスト層を形成する段階と、
前記部分ビアホール内に前記フォトレジスト層を残留させつつ、前記部分ビアホールと少なくとも一部が重畳されるトレンチ配線領域を定義する第２フォトレジストパターンを形成する段階と、
前記第２フォトレジストパターンをエッチングマスクとし、前記ハードマスク層をエッチングしてハードマスク層パターンを形成する段階と、
残留する前記第２フォトレジストパターンを除去する段階と、
前記ハードマスク層パターンをエッチングマスクとして前記層間絶縁膜を一部エッチングしてトレンチ配線領域及び前記部分ビアホールが延びるフルビアホールを形成する段階と、
前記フルビアホール及びトレンチ配線領域内に第２導電層を埋め込む段階と、を含む半導体素子の金属配線の形成方法。
【請求項２】
半導体基板上に層間絶縁層を形成する段階と、
前記層間絶縁層上に反射防止膜の役割を行えるハードマスク層を形成する段階と、
前記ハードマスク層上にビアホールを定義する第１フォトレジストパターンを形成する段階と、
前記第１フォトレジストパターンをエッチングマスクとして前記ハードマスク層及び前記層間絶縁層を一部エッチングして部分ビアホールを形成する段階と、
前記部分ビアホールを埋め込む埋込み物質層を形成する段階と、
前記半導体基板の全面にフォトレジスト層を形成する段階と、
前記部分ビアホールと少なくとも一部が重畳されるトレンチ配線領域を定義する第２フォトレジストパターンを形成する段階と、
前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスク層をエッチングしてハードマスク層パターンを形成する段階と、
残留する前記フォトレジストパターン及び前記部分ビアホール内の埋込み物質層を除去する段階と、
前記ハードマスク層パターンをエッチングマスクとして前記層間絶縁膜を一部エッチングしてトレンチ配線領域及び前記部分ビアホールが延びるフルビアホールを形成する段階と、
前記フルビアホール及びトレンチ配線領域内に第２導電層を埋め込む段階と、を含む半導体素子の金属配線の形成方法。
【請求項３】
前記層間絶縁層は、第１層間絶縁層及び第２層間絶縁層を含むことを特徴とする請求項１または２に記載の半導体素子の金属配線の形成方法。
【請求項４】
前記第１層間絶縁層と前記第２層間絶縁層間に第２ストッパー層をさらに含むことを特徴とする請求項３に記載の半導体素子の金属配線の形成方法。
【請求項５】
前記半導体基板と前記層間絶縁層間に第１ストッパー層をさらに含み、前記第２導電層を埋め込む前に前記フルビアホールの下部に露出される前記第１ストッパー層を除去する段階をさらに含むことを特徴とする請求項１または２に記載の半導体素子の金属配線の形成方法。
【請求項６】
前記ハードマスク層は、ＳｉＣＮ、ＳｉＯＮ、ＳｉＣＯＮ、ＴａＮ、ＴｉＮ、ＴｉＯＮ、ＴａＯＮ、ＡｌＮ及びＡｌＯＮよりなる群から選択された何れか一つまたはこれらの組み合わせよりなることを特徴とする請求項１または２に記載の半導体素子の金属配線の形成方法。
【請求項７】
前記ハードマスク層の厚さは、約１０００Åであることを特徴とする請求項６に記載の半導体素子の金属配線の形成方法。
【請求項８】
前記ハードマスク層は、複層よりなることを特徴とする請求項１または２に記載の半導体素子の金属配線の形成方法。
【請求項９】
前記ハードマスク層は、反射防止膜及びさらに他の反射防止膜で構成された複層膜よりなることを特徴とする請求項８に記載の半導体素子の金属配線の形成方法。
【請求項１０】
前記複層膜の厚さは、約１０００Åであることを特徴とする請求項９に記載の半導体素子の金属配線の形成方法。
【請求項１１】
前記ハードマスク層は、上部に反射防止膜よりなる上部膜、下部に前記層間絶縁層とエッチング選択比を有する下部膜とで構成された複層膜であることを特徴とする請求項８に記載の半導体素子の金属配線の形成方法。
【請求項１２】
前記下部膜は、ＡｌＯ、ＴａＯ、ＴｉＯよりなる群から選択された何れか一つの物質よりなることを特徴とする請求項１１に記載の半導体素子の金属配線の形成方法。
【請求項１３】
前記上部膜は、約６００Å、前記下部膜は約１００ないし２００Åであることを特徴とする請求項１１に記載の半導体素子の金属配線の形成方法。
【請求項１４】
前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスクパターンを形成する段階では、前記ハードマスク層のエッチングと同時に前記部分ビアホール内に残留するフォトレジスト層を前記ハードマスク層の底面以下まで同時にエッチングすることを特徴とする請求項１に記載の半導体素子の金属配線の形成方法。
【請求項１５】
前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスクパターンを形成する段階では、ＣＦ４、ＣＨ２Ｆ２、ＣＨＦ３、ＣＨ３Ｆ、ＮＦ３、ＳＦ６を含むフルオロ含有ガスを使用してエッチングすることを特徴とする請求項１４に記載の半導体素子の金属配線の形成方法。
【請求項１６】
前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスクパターンを形成する段階では、Ｃｌ２、ＢＣｌ３を含むクロライド含有ガスを使用してエッチングすることを特徴とする請求項１４に記載の半導体素子の金属配線の形成方法。
【請求項１７】
前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスクパターンを形成する段階では、前記ハードマスク層をエッチングする前に前記部分ビアホール内に残留するフォトレジスト層を前記ハードマスク層の底面以下までエッチングする段階をさらに含むことを特徴とする請求項１に記載の半導体素子の金属配線の形成方法。
【請求項１８】
前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスクパターンを形成する段階では、Ｏ２、ＣＯ、ＣＯ２を含む酸素含有ガス、Ｎ２、Ｎ２０を含む窒素含有ガス、Ｈｅ、Ａｒ、Ｘｅを含む不活性ガスのうち何れか一つ以上のガスをさらに使用して行うことを特徴とする請求項１５に記載の半導体素子の金属配線の形成方法。
【請求項１９】
前記ハードマスク層パターンをエッチングマスクとして前記層間絶縁層をエッチングする段階では、ＣＦ系ガスを使用して行うことを特徴とする請求項１または２に記載の半導体素子の金属配線の形成方法。
【請求項２０】
前記ハードマスク層パターンをエッチングマスクとして前記層間絶縁層をエッチングする段階では、ＣＨ２Ｆ２、ＣＨ３Ｆを含むＣＨｘＦｙ系ガス、Ｏ２、ＣＯ、ＣＯ２を含む酸素含有ガス、Ｎ２、Ｎ２０を含む窒素含有ガス、Ｈｅ、Ａｒ、Ｘｅを含む不活性ガスのうち少なくとも一つ以上をさらに含んで行うことを特徴とする請求項１９に記載の半導体素子の金属配線の形成方法。
【請求項２１】
前記埋込み物質層は、前記部分ビアホールの一部を埋め込むかまたは前記部分ビアホールを完全に埋め込むと同時に前記ハードマスク層上に一定の厚さを維持するように形成することを特徴とする請求項２に記載の半導体素子の金属配線の形成方法。
【請求項２２】
前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスクパターンを形成する段階では、前記ハードマスク層のエッチングと同時に前記部分ビアホール内に残留する埋立物質が前記ハードマスク層の底面以下まで同時にエッチングされることを特徴とする請求項２に記載の半導体素子の金属配線の形成方法。
【請求項２３】
前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスクパターンを形成する段階では、ＣＦ４、ＣＨ２Ｆ２、ＣＨＦ３、ＣＨ３Ｆ、ＮＦ３、ＳＦ６を含むフルオロ含有ガスを使用してエッチングすることを特徴とする請求項２２に記載の半導体素子の金属配線の形成方法。
【請求項２４】
前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスクパターンを形成する段階では、Ｃｌ２及びＢＣｌ３を含むクロライド含有ガスを使用してエッチングすることを特徴とする請求項２２に記載の半導体素子の金属配線の形成方法。
【請求項２５】
前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスクパターンを形成する段階では、前記ハードマスク層のエッチングする前に前記部分ビアホール内に残留する埋込み物質層を前記ハードマスク層の底面以下までエッチングする段階をさらに含むことを特徴とする請求項２に記載の半導体素子の金属配線の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体素子の製造方法に係り、特にデュアルダマシーン工程による半導体素子の金属配線の形成方法に関する。
【背景技術】
【０００２】
半導体素子の集積度が増加するにつれて多層配線構造を有する金属配線層が必要になり、また金属配線間の間隔が次第に狭くなった。これにより、同一層上で互いに隣接した金属配線層間または上下に隣接した各配線層間に存在する寄生抵抗（Ｒ）及びキャパシタンス（Ｃ）成分が最も重要な問題になった。
【０００３】
金属配線システムで寄生抵抗及びキャパシタンス成分は、ＲＣによって誘導される遅延によって素子の電気的性能を劣化させる。また、配線層間に存在する寄生抵抗及びキャパシタンス成分は、チップの総電力消耗量と信号漏れ量とを増加させる。したがって、超高集積半導体素子において、ＲＣが小さな多層配線技術を開発することが非常に重要な問題である。
【０００４】
ＲＣが小さな高性能の多層配線構造を形成するためには、比抵抗が低い金属を使用して配線層を形成するか、または誘電率が低い絶縁膜を使用する必要がある。金属配線層での抵抗を低くするために、金属配線層を形成する金属材料として比抵抗が低い金属、例えば、銅を使用する研究が現在活発に進んでいる。銅配線は、写真エッチング技術によって直接パターニングしては得難い。したがって、銅配線を形成するためにデュアルダマシーン工程を主に利用している。
【０００５】
図１ないし図３は、従来の一例による半導体素子の金属配線の形成方法を工程順序によって示した断面図である。
【０００６】
図１を参照すれば、所定の第１導電層１０２が形成された半導体基板１００上に第１ストッパー層１０４、第１層間絶縁層１０５、第２ストッパー層１０６、第２層間絶縁層１０７を順に形成する。
【０００７】
次いで、フォトリソグラフィ工程によって前記第２層間絶縁層１０７、第２ストッパー層１０６、第１層間絶縁層１０５を順にエッチングして第１幅Ｗ１を有するフルビアホール１１２を形成する。
【０００８】
次いで、フルビアホール１１２が形成されている半導体基板１００の全面上にフォトレジスト層を形成した後に露光及び現像して前記第１幅Ｗ１より大きい第２幅Ｗ２を有し、前記フルビアホール１１２と重畳される第２層間絶縁層１０７を一部露出させるフォトレジストパターン１１０を形成する。この時、前記フォトレジスト層は、前記フルビアホール１１２に一部残留する。
【０００９】
図２を参照すれば、前記フォトレジストパターン１１０をエッチングマスクとして前記第２ストッパー層１０６の表面が露出されるまで前記第２層間絶縁層１０７をドライエッチングする。前記エッチングによって、第２層間絶縁層１０７内に第２幅Ｗ２を有するトレンチ配線領域１１４が形成される。この時、フルビアホール１１２内にフォトレジスト層が残留し、前記第２層間絶縁層１０７がエッチングされる間に前記フォトレジスト層もそのエッチング選択比によって一部がエッチングされる。
【００１０】
図３を参照すれば、前記フルビアホール１１２内に残留するフォトレジスト層及び第２層間絶縁層１０７上に残留するフォトレジストパターン１１０を通常のアッシング方法によって除去する。
【００１１】
次いで、前記フルビアホール１１２の底部に露出される第１ストッパー層１０４を除去した後に前記フルビアホール１１２及びトレンチ配線領域１１４内に第２導電層（図示せず）を形成することによってデュアルダマシーン構造が完成する。
【００１２】
このような従来技術によれば、ビアホール１１２の密度が地域によって差があるため、トレンチ配線領域１１４のためのフォトリソグラフィ工程時にフォトレジスト層のコーティングの厚さの差によってフォトリソグラフィ工程時に臨界寸法（ＣＤ）の制御及びパターンのプロファイルの制御が難しく、ビアホール１１２内のフォトレジストの現像不良問題が発生する。このため、ビアホール１１２内にフォトレジストが現像不良によって残留し、この残留したフォトレジストが後続のトレンチ配線領域１１４のエッチング時にブロッキング材となってビアホール１１２の周辺に沿ってフェンス１１６が形成されるという問題点がある。
【００１３】
図４ないし図６は、従来の他の例による半導体素子の金属配線の形成方法を工程順序によって示した断面図であって、ビアホール内に形成する埋込み物質層を利用する技術を示す。
【００１４】
図４を参照すれば、図１のように所定の第１導電層１０２が形成された半導体基板１００上に第１ストッパー層１０４、第１層間絶縁層１０５、第２層間絶縁層１０７を順に形成する。
【００１５】
次いで、フォトリソグラフィ工程によって前記第２層間絶縁層１０７、第１層間絶縁層１０５を順にエッチングして第１幅Ｗ１を有するフルビアホール１１２を形成する。次いで、前記フルビアホール１１２内に有機物または無機物よりなる埋込み物質層１１６を形成する。
【００１６】
次いで、フルビアホール１１２が形成されている半導体基板１００の全面上にフォトレジスト層を形成した後に露光及び現像して前記第１幅Ｗ１より大きい第２幅Ｗ２を有し、前記フルビアホール１１２と重畳される第２層間絶縁層１０７を一部露出させるフォトレジストパターン１１０を形成する。この時、前記フォトレジスト層は、前記フルビアホール１１２に一部残留する。
【００１７】
図５を参照すれば、前記フォトレジストパターン１１０をエッチングマスクとして前記第２層間絶縁層１０７の一部をエッチングする。前記エッチングによって、第２層間絶縁層１０７内に第２幅Ｗ２を有するトレンチ配線領域１１４が形成される。この時、フルビアホール１１２内にフォトレジスト層と埋込み物質層１１６とが残留し、前記第２層間絶縁層１０７がエッチングされる間に前記フォトレジスト層もそのエッチング選択比によって一部がエッチングされる。
【００１８】
図６を参照すれば、前記残留するフォトレジストパターン１１０を除去した後、続けて前記フルビアホール１１２内に埋込み物質層１１６を除去する。次いで、前記フルビアホール１１２の底部に露出される第１ストッパー層１０４を除去した後、前記フルビアホール１１２及びトレンチ配線領域１１４内に第２導電層（図示せず）を形成することによってデュアルダマシーン構造が完成する。
【００１９】
この従来技術によれば、ビアホール１１２の密度差によるフォトレジスト層のコーティングの厚さの差を解決するためにビアホール１１２内に有機物または無機物を埋込んである程度問題を解決できるが、埋込み物質層がＢＡＲＣ（Ｂｏｔｔｏｍ  Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ  Ｃｏａｔｉｎｇ）またはフォトレジストのような有機系物質である場合にも、ビアホール１１２の周辺に沿ってフェンス１１６が発生して第１導電層１０２と第２導電層（図示せず）間の電気的連結関係が不良になり、埋込み物質層がＨＳＱ（Ｈｙｄｒｏｇｅｎ  Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）のような無機物の場合には、これを除去するためのストリップ工程が非常に難しいという短所がある。
【００２０】
一方、多層金属配線間のキャパシタンスを最小化するためのデュアルダマシーン工程を利用した金属配線の形成方法が特許文献１に開示されている。
【特許文献１】米国特許第６，２１８，０７９号明細書
【発明の開示】
【発明が解決しようとする課題】
【００２１】
本発明が解決しようとする技術的課題は、前記従来技術の問題点を解決するためのものであって、ビアホールの密度差に起因して発生するフォトレジストコーティングの厚さの差によるパターン形成の不良を抑制しつつビアホールの周辺に発生するフェンスの発生を抑制することのでき、また、し、低誘電物質を使用する場合、アッシングダメージを最小化し、エッチング耐性のないＡｒＦフォトレジストのような次世代フォト工程に能動的に対応できる半導体素子の金属配線の形成方法を提供することである。
【００２２】
また、本発明が解決しようとする他の技術的課題は、層間絶縁層をエッチングして配線領域及びビアホールを形成する際に、ストッパー層がエッチングされて導電層が外部に露出されることによってフォトレジストパターン除去工程で導電層の上部に金属酸化物層が形成される問題を防止でき、アッシング工程による損傷を防止でき、またフォトレジストパターンを形成する時、部分ビアホール内にフォトレジストが残留してビアホールがオープンされない問題を解決でき、フォトレジストパターンのミスアラインが発生してもビアホールのプロファイルの不良が発生することを防止できる半導体素子の金属配線の形成方法を提供することである。
【課題を解決するための手段】
【００２３】
前記本発明の課題を達成するための本発明の第１形態による半導体素子の金属配線の形成方法は、半導体基板上に層間絶縁層を形成する段階と、前記層間絶縁層上に反射防止膜の役割を行えるハードマスク層を形成する段階と、前記ハードマスク層上にビアホールを定義する第１フォトレジストパターンを形成する段階と、前記第１フォトレジストパターンをエッチングマスクとして前記ハードマスク層及び前記層間絶縁層を一部エッチングして部分ビアホールを形成する段階と、前記部分ビアホールを含む前記半導体基板の全面にフォトレジスト層を形成する段階と、前記部分ビアホール内に前記フォトレジスト層を残留させつつ、前記部分ビアホールと少なくとも一部が重畳されるトレンチ配線領域を定義する第２フォトレジストパターンを形成する段階と、前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスク層をエッチングしてハードマスク層パターンを形成する段階と、残留する前記第２フォトレジストパターンを除去する段階と、前記ハードマスク層パターンをエッチングマスクとして前記層間絶縁膜を一部エッチングしてトレンチ配線領域及び前記部分ビアホールが延びるフルビアホールを形成する段階と、前記フルビアホール及びトレンチ配線領域内に第２導電層を埋め込む段階と、を含む。
【００２４】
また、前記本発明の課題を達成するための本発明の第２形態による半導体素子の金属配線の形成方法は、半導体基板上に層間絶縁層を形成する段階と、前記層間絶縁層上に反射防止膜の役割を行えるハードマスク層を形成する段階と、前記ハードマスク層上にビアホールを定義する第１フォトレジストパターンを形成する段階と、前記第１フォトレジストパターンをエッチングマスクとして前記ハードマスク層及び前記層間絶縁層を一部エッチングして部分ビアホールを形成する段階と、前記部分ビアホールを埋め込む埋込み物質層を形成する段階と、前記半導体基板の全面にフォトレジスト層を形成する段階と、前記部分ビアホールと少なくとも一部が重畳されるトレンチ配線領域を定義する第２フォトレジストパターンを形成する段階と、前記第２フォトレジストパターンをエッチングマスクとして前記ハードマスク層をエッチングしてハードマスク層パターンを形成する段階と、残留する前記第２フォトレジストパターン及び前記部分ビアホール内の埋込み物質層を除去する段階と、前記ハードマスク層パターンをエッチングマスクとして前記層間絶縁膜を一部エッチングしてトレンチ配線領域及び前記部分ビアホールが延びるフルビアホールを形成する段階と、前記フルビアホール及びトレンチ配線領域内に第２導電層を埋め込む段階と、を含む。
【発明の効果】
【００２５】
本発明によれば、ビアホールを部分ビアホールに先に形成すると同時にビアホール内にフォトレジスト層または埋込み物質層を形成することによってビアホールの密度差に起因したフォトレジストの厚さの差とそれによるパターン形成の悪影響を抑制でき、トレンチ配線領域の形成時に発生したフェンスの発生を抑制できる。
【００２６】
また、本発明によれば、反射防止膜の役割ができるハードマスク層を利用することによって工程の単純化を達成でき、低誘電物質を使用する場合に、アッシングダメージを最小化でき、エッチング耐性のない次世代フォトレジストに容易に対処できる。
【００２７】
また、本発明によれば、層間絶縁層をエッチングして配線領域及びビアホールを形成する際に、ストッパー層がエッチングされることによって第１導電層が外部に露出される恐れがない。したがって、第２フォトレジストパターン除去工程で導電層の上部に金属酸化物層が形成された従来のような問題は発生しない。また、本発明は部分ビアホールを形成した後、第２フォトレジストパターンを形成する前に部分ビアホールを有機物または無機物で埋め込むため、第２フォトレジストパターンを形成する時に部分ビアホールの底部にフォトレジストが残留してビアホールがオープンされない従来のような問題は発生しない。
【００２８】
また、本発明は部分ビアホールを形成した後、第２フォトレジストパターンを形成する前に部分ビアホールを有機物または無機物で埋め込むため、第２フォトレジストパターンのミス−アラインが発生しても従来のようなビアホールのプロファイルの不良は発生しない。
【００２９】
また、本発明は第２フォトレジストパターンを除去した後、ハードマスク層をエッチングマスクとして配線領域及びビアホールを形成するために従来のような層間絶縁膜の表面に現れるアッシング工程による損傷は発生しない。
【発明を実施するための最良の形態】
【００３０】
以下、添付された図面を参照して本発明の望ましい実施例を詳細に説明する。しかし、以下の実施例は当業者に本発明を十分に理解させるために提供されるものであって、多様な形態に変形でき、本発明の範囲が後述する実施例に限定されるものではない。図面で各層の厚さやサイズは、説明の便宜及び明確性のために誇張された。図面上で同じ符号は同じ要素を示す。
【００３１】
（第１実施例）
図７ないし図１４は、本発明の望ましい第１実施例による半導体素子の金属配線の形成方法を工程順序によって示した断面図である。
【００３２】
図７を参照すれば、第１導電層４０２が形成された半導体基板４００上に第１ストッパー層４０４を形成する。第１導電層４０２は、半導体基板４００に形成された不純物ドーピング領域であるか、銅配線層またはその他タングステンのような他の金属配線層でありうる。第１ストッパー層４０４は、その上部に形成される第１層間絶縁層４０５とのエッチング選択比が大きい物質、例えば、炭化物系絶縁物または窒化物系絶縁物、具体的にはＳｉＣ、ＳｉＣＮ、ＢＮ、ＳｉＮのうち何れか一つよりなりうる。
【００３３】
次いで、第１ストッパー層４０４上に第１層間絶縁層４０５を形成する。第１層間絶縁層４０５は、例えば、有機系酸化物または無機系酸化物のうち任意の酸化物を使用でき、例えば、ＳｉＯＣ膜、多孔性ＳｉＯ２膜、ＰＳＧ（Ｐｈｏｓｐｈｏｒｏｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜、ＢＰＳＧ（Ｂｏｒｏｎ  Ｐｈｏｓｐｈｏｒｏｕｓ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜、ＵＳＧ（Ｕｎｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜、ＦＳＧ（Ｆｌｕｏｒｉｎｅ  ｄｏｐｅｄ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜、ＨＤＰ（Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｐｌａｓｍａ）膜、ＰＥ−ＴＥＯＳ（Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ−Ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）膜またはＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）膜のような低誘電率を有する物質膜を使用できる。
【００３４】
第１層間絶縁層４０５は、第１ストッパー層４０４とのエッチング選択比が大きい物質膜よりなる。
【００３５】
次いで、第１層間絶縁層４０５上に第２ストッパー層４０６を形成する。第２ストッパー層４０６は、その上部に形成される第２層間絶縁層４０７とのエッチング選択比が大きい物質、例えば、炭化物系絶縁物または窒化物系絶縁物、具体的にはＳｉＣ、ＳｉＣＮ、ＢＮ、ＳｉＮのうち何れか一つよりなりうる。
【００３６】
次いで、第２ストッパー層４０６上に第２層間絶縁層４０７を形成する。第２層間絶縁膜４０７は、前述した第１層間絶縁層４０５のように無機系酸化物または有機系酸化物よりなり、例えば、ＳｉＯＣ膜、多孔性ＳｉＯ２膜、ＰＳＧ膜、ＢＰＳＧ膜、ＵＳＧ膜、ＦＳＧ膜、ＨＤＰ膜、ＰＥ−ＴＥＯＳ膜またはＳＯＧ膜のような低誘電率を有する物質膜よりなることが望ましい。第２層間絶縁層４０７は、第２ストッパー層４０６とのエッチング選択比が大きい物質膜よりなる。第２層間絶縁層４０７は、第１層間絶縁層４０５と異なる物質膜で形成してもよいが、第１層間絶縁層４０５と同じ物質膜よりなることが望ましい。
【００３７】
次いで、第２層間絶縁層４０７上にハードマスク層４０８を形成する。ハードマスク層４０８は、第２層間絶縁膜４０７とのエッチング選択比が大きい物質として後続のフォトリソグラフィ工程で反射防止層（Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ  Ｌａｙｅｒ：ＡＲＬ）の役割を共に果たすことができる物質層であることが望ましい。
【００３８】
ＡＲＬの役割が強く現れる物質は、例えば、ＳｉＣＮを含むカーボンナイトライド系絶縁物、ＳｉＯＮを含むオキシナイトライド系絶縁物及びＳｉＣＯＮを含むカーボンオキシナイトライド系絶縁物があり、金属物質としてＴａＮ、ＴｉＮ、ＴｉＯＮ、ＴａＯＮなどがあり、これらよりＡＲＬの役割が弱いものとしてＡｌＮ、ＡｌＯＮなどがある。
【００３９】
したがって、ハードマスク層４０８としてこれらＡＲＬの役割を同時に行える物質を単層に形成するか、または前述したＡＲＬ物質を組合わせるか、ＡＲＬの役割をできない他の物質層と組合わせて複層に形成することができる。ＡＲＬの役割を十分にできないが、ハードマスク層４０８の下部に形成された低誘電（Ｌｏｗ−Ｋ）物質の層間絶縁層とエッチング選択比が優秀なハードマスク層物質として、例えば、ＡｌＯ、ＴａＯ、ＴｉＯを含む金属酸化物がある。
【００４０】
本発明において前記ハードマスク層４０８は、前記ＡＲＬ物質を単層として使用する場合は約１０００Å程度の厚さに形成して使用する。また前記ハードマスク層４０８は、ＡＲＬ及び他のＡＲＬよりなる複層で形成する場合は前記複層の厚さを約１０００Å程度に形成する。また前記ハードマスク層４０８は、前述した反射防止物質とＡＲＬの役割をできない物質とで複層に形成する場合は、上層に形成される反射防止物質よりなる上部膜が約６００Å程度の厚さに形成し、下層に形成されるＡＲＬの役割を行えない下部膜を約１００ないし２００Å程度の厚さに形成する。ここでＡＲＬの役割を行えない下部膜はハードマスク層４０８の下に形成されている第１及び第２層間絶縁層４０５及び４０７とのエッチング選択比が高い物質を用いる。
【００４１】
次いで、ハードマスク層４０８上に後述するビアホールに対応する第１幅Ｗ１だけハードマスク層４０８の上面を一部露出させる第１フォトレジストパターン４１０を形成する。すなわち、ハードマスク層４０８上にフォトレジストを塗布した後、前記フォトレジストを露光及び現像して第１フォトレジストパターン４１０を形成する。
【００４２】
図８を参照すれば、第１フォトレジストパターン４１０をエッチングマスクとしてハードマスク層４０８層、第２層間絶縁層４０７及び第２ストッパー層４０６をエッチングする。この時、第１フォトレジストパターン４１０をエッチングマスクとしてハードマスク層４０８をエッチングしてハードマスク層パターンを形成した後、これをエッチングマスクとして前記第２層間絶縁層４０７及び第２ストッパー層４０６をエッチングして部分ビアホールを形成することもある。前記エッチングによって第２層間絶縁層４０７に第１幅Ｗ１を有する部分ビアホール４１２が形成される。次いで、第１フォトレジストパターン４１０を除去する。第１フォトレジストパターン４１０は、通常の方法、例えば、アッシング工程を利用して除去できる。
【００４３】
図９を参照すれば、部分ビアホール４１２が形成されている半導体基板４００上にフォトレジスト層を形成する。この時、前記部分ビアホール４１２内にはフォトレジスト層が残留する。また、前記ハードマスク層４０８上には本発明のハードマスク層自体が反射防止膜の役割をするため、別途のＡＲＬを形成しないが、必要に応じてフォトレジスト層の塗布前にＡＲＬを追加的にさらに形成してもよい。前記フォトレジスト層を露光及び現像して後述するトレンチ配線領域４１８が形成されるハードマスク層４０８の一部を前記第１幅Ｗ１より大きい第２幅Ｗ２だけ露出させる第２フォトレジストパターン４１６を形成する。トレンチ配線領域４１８の位置は、部分ビアホール４１２の位置に対応して少なくとも一部が重畳されるように形成する。
【００４４】
図１０を参照すれば、第２フォトレジストパターン４１６をエッチングマスクとして第２層間絶縁層４０７の上部のハードマスク層４０８をドライエッチングして第２ハードマスク層パターン４０８ｂを形成する。前記第２ハードマスクパターン４０８ｂを形成する段階では、前記ハードマスク層４０８のエッチングと同時に前記部分ビアホール４１２内に残留するフォトレジスト層４１６が前記ハードマスク層４０８の底面以下まで同時にエッチングされ、この時、前記ハードマスク層４０８のエッチング時に前記フォトレジスト層４１６とのエッチング選択比が低い、例えば、２：１未満になるようにＣＦ４、ＣＨ２Ｆ２、ＣＨＦ３、ＣＨ３Ｆ、ＮＦ３、ＳＦ６を含むフルオロ含有ガスを使用してエッチングできる。この時、Ｏ２、ＣＯ、ＣＯ２を含む酸素含有ガス、Ｎ２、Ｎ２０を含む窒素含有ガス、またはＡｒ、Ｈｅ、Ｘｅを含む不活性ガスのうち何れか一つ以上のガスをさらに含んで使用することもある。
【００４５】
一方、前記第２フォトレジストパターン４１６をエッチングマスクとして前記第２ハードマスクパターン４０８ｂを形成する段階では、前記ハードマスク層４０８のエッチング前に前記部分ビアホール４１２内に残留するフォトレジスト層４１６を前記ハードマスク層４０８の底面以下までエッチングする段階をさらに含み、この時、酸素含有ガス、窒素含有ガスまたは水素含有ガスのうち何れか一つ以上のエッチングガスの混合ガスを使用する。また、前記第２フォトレジストパターン４１６をエッチングマスクとして前記第２ハードマスクパターン４０８ｂを形成する段階では、ＣＦ４、ＣＨ２Ｆ２、ＣＨＦ３、ＣＨ３Ｆ、ＮＦ３、ＳＦ６を含むフルオロ含有ガスを使用してエッチングでき、Ｏ２、ＣＯ、ＣＯ２を含む酸素含有ガス、Ｎ２、Ｎ２０を含む窒素含有ガス、またはＡｒ、Ｈｅ、Ｘｅを含む不活性ガスのうち何れか一つ以上のガスを使用して行うこともある。
【００４６】
一方、前記ハードマスク層４０８がＡｌＮ、ＴａＮ、ＴｉＮを含む金属窒化物、ＡｌＯ、ＴａＯ、ＴｉＯを含む金属酸化物のうち何れか一つの物質またはこれらの組合わせ物質よりなる場合は、前記ハードマスク層４０８のエッチングは、フルオロ含有ガスを使用する代わりにＣｌ２、ＢＣｌ３を含むクロライド含有ガスを使用して行うこともある。
【００４７】
図１１を参照すれば、第２フォトレジストパターン４１６を除去する。第２フォトレジストパターン４１６は、通常の方法、例えば、酸素、窒素または水素が含まれている混合ガスを使用してアッシング工程を利用して除去できる。
【００４８】
図１２を参照すれば、第２ハードマスク層パターン４０８ｂをエッチングマスクとしてエッチング工程を行う。この時、トレンチ配線領域４１８内では第２層間絶縁層４０７及び第２ストッパー層４０６がエッチングされてトレンチ配線領域４１８を形成すると同時に部分ビアホール４１２内では第１層間絶縁層４０５がエッチングされてフルビアホール４１２ａを形成する。前記第２ハードマスク層パターン４０８ｂをエッチングマスクとして前記第１及び第２層間絶縁層４０７，４０５をエッチングする段階では、Ｃ４Ｆ８、Ｃ４Ｆ６、Ｃ５Ｆ８を含むＣｘＦｙ系ガス、ＣＨ２Ｆ２、ＣＨ３Ｆを含むＣｈｘＦｙ系ガス、Ｏ２、ＣＯ、ＣＯ２を含む酸素含有ガス、Ｎ２、Ｎ２０を含む窒素含有ガス、Ｈｅ、Ａｒ、Ｘｅを含む不活性ガスを使用して行う。
【００４９】
図１３を参照すれば、フルビアホール４１２ａを通じて露出された第１ストッパー層４０４をエッチングして除去する。前記第１ストッパー層４０４を除去する段階は、ＣＦ４、ＣＨ２Ｆ２、ＣＨＦ３を含むフルオロ含有ガスにＯ２、ＣＯ、ＣＯ２を含む酸素含有ガス、Ｎ２、Ｎ２０を含む窒素含有ガス、または水素含有ガスのうち何れか一つ以上のガスを混合して行える。
【００５０】
図１４を参照すれば、露出されたトレンチ配線領域４１８及びフルビアホール４１２ａ内に銅またはタングステンのような導電物質層を形成した後、表面の平坦化工程を通じて第２導電層４２０を形成する。この時、第２ハードマスク層パターン４０８ｂも共にエッチングして除去でき、あるいは第２ハードマスク層４０８ｂを除去せずにそのまま後続工程を進めることもある。
【００５１】
（第２実施例）
図１５ないし図２０は、本発明の望ましい第２実施例による半導体素子の金属配線の形成方法を工程順序によって示した断面図である。
【００５２】
図１５を参照すれば、第１導電層４０２が形成された半導体基板４００上に第１ストッパー層４０４を形成する。第１導電層４０２は、半導体基板４００に形成された不純物ドーピング領域であるか、銅配線層またはその他タングステンのような他の金属配線層でありうる。第１ストッパー層４０４は、その上部に形成される第１層間絶縁層４０５とのエッチング選択比が大きい物質、例えば、炭化物系絶縁物または窒化物系絶縁物、具体的にはＳｉＣ、ＳｉＣＮ、ＢＮ、ＳｉＮのうち何れか一つよりなりうる。
【００５３】
次いで、第１ストッパー層４０４上に第１層間絶縁層４０５を形成する。第１層間絶縁層４０５は、第１実施例のように有機系酸化物または無機系酸化物を使用できる。次いで、第１層間絶縁層４０５上に第２層間絶縁層４０７を形成する。第２層間絶縁膜４０７は、前述した第１層間絶縁層４０５のように無機系酸化物または有機系酸化物よりなりうる。第２層間絶縁層４０７は、第１層間絶縁層４０５と異なる物質膜で形成することもあるが、第１層間絶縁層４０５と同じ物質膜よりなることが望ましい。
【００５４】
次いで、第２層間絶縁層４０７上にハードマスク層を形成する。ハードマスク層は、第２層間絶縁膜４０７とのエッチング選択比が大きい物質であって、後続のフォトリソグラフィ工程でＡＲＬの役割を共に行える物質層であることが望ましい。ＡＲＬの役割を強く現れる物質は、例えば、ＳｉＣＮを含むカーボンナイトライド系絶縁物、ＳｉＯＮを含むオキシナイトライド系絶縁物及びＳｉＣＯＮを含むカーボンオキシナイトライド系絶縁物があり、金属物質としてＴａＮ、ＴｉＮ、ＴｉＯＮ、ＴａＯＮがあり、これらよりＡＲＬ役割が弱いものとしてＡｌＮ、ＡｌＯＮがある。
【００５５】
したがって、ハードマスク層４０８としてこれらＡＲＬの役割を同時に行える物質を単層に形成するか、または前述したＡＲＬ物質を組合わせるか、ＡＲＬの役割をできない他の物質層と組合わせて複層に形成できる。ＡＲＬの役割を十分にできないが、ハードマスク層４０８の下部に形成された低誘電（Ｌｏｗ−Ｋ）物質の層間絶縁層とエッチング選択比が優秀なハードマスク層物質として、例えば、ＡｌＯ、ＴａＯ、ＴｉＯを含む金属酸化物がある。
【００５６】
本発明では第１実施例のように、前記ＡＲＬ物質を単層として使用する場合、前記ハードマスク層４０８は１０００Å内外の厚さに形成して使用でき、前述した反射防止物質とＡＲＬの役割をできない物質とを複層に形成する場合、前記上層に形成される反射防止物質は６００Å内外の厚さに形成し、下層に形成されるＡＲＬの役割を行えない前記金属酸化物の厚さは約１００ないし２００Å程度の厚さに形成できる。
【００５７】
次いで、ハードマスク層上に後述するビアホールに対応する第１幅Ｗ１だけハードマスク層の上面を一部露出させる第１フォトレジストパターン（図示せず）を形成し、第１フォトレジストパターンをエッチングマスクとしてハードマスク層及び第２層間絶縁層４０７をエッチングして前記第２層間絶縁層４０７に第１幅Ｗ１を有する部分ビアホール４１２が形成される。次いで、第１フォトレジストパターンを除去する。
【００５８】
図１６を参照すれば、部分ビアホール４１２が形成されている半導体基板４００の全面に埋込み物質層４１１を形成する。前記埋込み物質層４１１は、炭素系有機物のＢＡＲＣ（Ｂｏｔｔｏｍ  Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ  Ｃｏａｔｉｎｇ）のようなＳＯＤまたはＣＶＤによる有機物質層を使用することが望ましい。前記埋込み物質層４１１は、部分ビアホール４１２の一部または全部を埋込み、前記第１ハードマスク層パターン４０８ａ上に一定の厚さを維持するように適切な厚さに形成することもある。
【００５９】
次いで、前記埋込み物質層４１１上にフォトレジスト層を形成する。前記フォトレジスト層を露光及び現像して後述するトレンチ配線領域４１８が形成されるハードマスク層の一部を前記第１幅Ｗ１より大きい第２幅Ｗ２だけ露出させる第２フォトレジストパターン４１６を形成する。トレンチ配線領域４１８の位置は、部分ビアホール４１２の位置に対応して少なくとも一部が重畳されるように形成する。
【００６０】
図１７を参照すれば、第２フォトレジストパターン４１６をエッチングマスクとして埋込み物質層４１１及び第２層間絶縁層４０７の上部のハードマスク層をドライエッチングして第２ハードマスク層パターン４０８ｂを形成する。前記第２ハードマスクパターン４０８ｂを形成する段階では、前記ハードマスク層４０８のエッチングと同時に前記部分ビアホール４１２内に残留する埋込み物質層４１１が前記ハードマスク層の底面以下まで同時にエッチングされ、この時、前記ハードマスク層のエッチング時に前記フォトレジスト層４１６とのエッチング選択比が低い、例えば、２：１未満になるようにＣＦ４、ＣＨ２Ｆ２、ＣＨＦ３、ＣＨ３Ｆ、ＮＦ３、ＳＦ６を含むフルオロ含有ガスを使用してエッチングできる。Ｏ２、ＣＯ、ＣＯ２を含む酸素含有ガス、Ｎ２、Ｎ２０を含む窒素含有ガス、またはＡｒ、Ｈｅ、Ｘｅを含む不活性ガスのうち何れか一つ以上のガスを使用して行うこともある。
【００６１】
一方、前記第２フォトレジストパターン４１６をエッチングマスクとして前記第２ハードマスクパターン４０８ｂを形成する段階では、前記ハードマスク層のエッチングする前に前記部分ビアホール４１２内に残留する埋込み物質層４１１を前記ハードマスク層の底面以下までエッチングする段階をさらに含み、この時、酸素含有ガス、窒素含有ガスまたは水素含有ガスのうち何れか一つ以上のエッチングガスを使用する。一方、前記第２フォトレジストパターン４１６をエッチングマスクとして前記第２ハードマスクパターン４０８ｂを形成する段階では、ＣＦ４、ＣＨ２Ｆ２、ＣＨＦ３、ＣＨ３Ｆ、ＮＦ３、ＳＦ６を含むフルオロ含有ガスを使用してエッチングでき、Ｏ２、ＣＯ、ＣＯ２を含む酸素含有ガス、Ｎ２、Ｎ２０を含む窒素含有ガス、またはＡｒ、Ｈｅ、Ｘｅを含む不活性ガスのうち何れか一つ以上のガスを使用して行うこともある。
【００６２】
一方、前記ハードマスク層がＡｌＮ、ＴａＮ、ＴｉＮを含む金属窒化物、ＡｌＯ、ＴａＯ、ＴｉＯを含む金属酸化物のうち何れか一つの物質またはこれらの組合わせ物質よりなる場合、前記ハードマスク層のエッチングはＣｌ２、ＢＣｌ３を含むクロライド含有ガスを使用して行うこともある。
【００６３】
図１８を参照すれば、第２フォトレジストパターン４１６及び埋込み物質層４１１を除去する。第２フォトレジストパターン４１６は、通常の方法、例えば、酸素、窒素または水素が含まれている混合ガスを使用してアッシング工程を利用して除去できる。
【００６４】
図１９を参照すれば、第２ハードマスク層パターン４０８ｂをエッチングマスクとしてエッチング工程を行う。この時、トレンチ配線領域４１８内では第２層間絶縁層４０７がエッチングされてトレンチ配線領域４１８を形成すると同時に部分ビアホール４１２内では第１層間絶縁層４０５がエッチングされてフルビアホール４１２ａを形成する。前記第２ハードマスク層パターン４０８ｂをエッチングマスクとして前記第１及び第２層間絶縁層４０７，４０５をエッチングする段階では、Ｃ４Ｆ８、Ｃ４Ｆ６、Ｃ５Ｆ８を含むＣｘＦｙ系ガス、ＣＨ２Ｆ２、ＣＨ３Ｆを含むＣｈｘＦｙ系ガス、Ｏ２、ＣＯ、ＣＯ２を含む酸素含有ガス、Ｎ２、Ｎ２０を含む窒素含有ガス、Ｈｅ、Ａｒ、Ｘｅを含む不活性ガスを使用して行う。
【００６５】
図２０を参照すれば、フルビアホール４１２ａを通じて露出された第１ストッパー層４０４をエッチングして除去する。前記第１ストッパー層４０４を除去する段階は、ＣＦ４、ＣＨ２Ｆ２、ＣＨＦ３を含むフルオロ含有ガスにＯ２、ＣＯ、ＣＯ２を含む酸素含有ガス、Ｎ２、Ｎ２０を含む窒素含有ガス、または水素含有ガスのうち何れか一つ以上のガスを混合して使用する。
【００６６】
次いで、露出されたトレンチ配線領域４１８及びフルビアホール４１２ａ内に銅またはタングステンのような導電物質層を形成した後、表面の平坦化工程を通じて第２導電層４２０を形成する。この時、第２ハードマスク層パターン４０８ｂも共にエッチングして除去でき、あるいはハードマスク層４０８ｂを除去せずにそのまま後続工程を進めることもある。
【００６７】
以上、本発明の望ましい実施例を詳細に説明したが、本発明は特許請求の範囲に限定されず、本発明の技術的思想の範囲内で当業者によって多様な変形が可能である。
【産業上の利用可能性】
【００６８】
本発明は地域別にビアホールの密度差に起因して発生するフォトレジストコーティングの厚さの差によってパターン形成の不良を抑制しつつ、ビアホールの周辺に発生するフェンスの発生を抑制するためのデュアルダマシーン工程を利用した半導体素子の金属配線の形成に利用されうる。
【図面の簡単な説明】
【００６９】
【図１】従来の一例による半導体素子の金属配線の形成方法を工程順序によって示す断面図である。
【図２】従来の一例による半導体素子の金属配線の形成方法を工程順序によって示す断面図である。
【図３】従来の一例による半導体素子の金属配線の形成方法を工程順序によって示す断面図である。
【図４】従来の他の例による半導体素子の金属配線の形成方法を工程順序によって示す断面図である。
【図５】従来の他の例による半導体素子の金属配線の形成方法を工程順序によって示す断面図である。
【図６】従来の他の例による半導体素子の金属配線の形成方法を工程順序によって示す断面図である。
【図７】本発明の望ましい第１実施例による半導体素子の金属配線の形成方法を工程順序によって示す工程断面図である。
【図８】本発明の望ましい第１実施例による半導体素子の金属配線の形成方法を工程順序によって示す工程断面図である。
【図９】本発明の望ましい第１実施例による半導体素子の金属配線の形成方法を工程順序によって示す工程断面図である。
【図１０】本発明の望ましい第１実施例による半導体素子の金属配線の形成方法を工程順序によって示す工程断面図である。
【図１１】本発明の望ましい第１実施例による半導体素子の金属配線の形成方法を工程順序によって示す工程断面図である。
【図１２】本発明の望ましい第１実施例による半導体素子の金属配線の形成方法を工程順序によって示す工程断面図である。
【図１３】本発明の望ましい第１実施例による半導体素子の金属配線の形成方法を工程順序によって示す工程断面図である。
【図１４】本発明の望ましい第１実施例による半導体素子の金属配線の形成方法を工程順序によって示す工程断面図である。
【図１５】本発明の望ましい第２実施例による半導体素子の金属配線の形成方法を工程順序によって示す断面図である。
【図１６】本発明の望ましい第２実施例による半導体素子の金属配線の形成方法を工程順序によって示す断面図である。
【図１７】本発明の望ましい第２実施例による半導体素子の金属配線の形成方法を工程順序によって示す断面図である。
【図１８】本発明の望ましい第２実施例による半導体素子の金属配線の形成方法を工程順序によって示す断面図である。
【図１９】本発明の望ましい第２実施例による半導体素子の金属配線の形成方法を工程順序によって示す断面図である。
【図２０】本発明の望ましい第２実施例による半導体素子の金属配線の形成方法を工程順序によって示す断面図である。
【符号の説明】
【００７０】
４００  半導体基板
４０２  第１導電層
４０４  第１ストッパー層
４０５  第１層間絶縁層
４０６  第２ストッパー層
４０７  第２層間絶縁層
４０８ｂ  第２ハードマスクパターン
４１２  部分ビアホール
４１６  第２フォトレジストパターン
４１８  トレンチ配線領域
【図１】
2005033168.tif 000003
【図２】
2005033168.tif 000004
【図３】
2005033168.tif 000005
【図４】
2005033168.tif 000006
【図５】
2005033168.tif 000007
【図６】
2005033168.tif 000008
【図７】
2005033168.tif 000009
【図８】
2005033168.tif 000010
【図９】
2005033168.tif 000011
【図１０】
2005033168.tif 000012
【図１１】
2005033168.tif 000013
【図１２】
2005033168.tif 000014
【図１３】
2005033168.tif 000015
【図１４】
2005033168.tif 000016
【図１５】
2005033168.tif 000017
【図１６】
2005033168.tif 000018
【図１７】
2005033168.tif 000019
【図１８】
2005033168.tif 000020
【図１９】
2005033168.tif 000021
【図２０】
2005033168.tif 000022