(57)【要約】【課題】  素子分離機能を有する薄膜トランジスタ及びこれを備えた平板表示装置を提供する。【解決手段】  半導体層を電気的に簡単に分離するために、ゲート電極と、ゲート電極と絶縁されたソース及びドレイン電極と、ゲート電極と絶縁され、ソース及びドレイン電極にそれぞれ接する有機半導体層とを含み、有機半導体層の少なくとも素子領域の周囲に、他部分より結晶サイズが小さい境界領域が備わったことを特徴とする。【選択図】    図１
2005354034.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と、
前記ゲート電極と絶縁されたソース及びドレイン電極と、
前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接する有機半導体層とを含み、
前記有機半導体層の少なくともチャネル領域の周囲に、他の部分より結晶サイズが小さい境界領域が備わったことを特徴とする薄膜トランジスタ。
【請求項２】
前記有機半導体層の前記境界領域に接する部分の表面粗度が、前記有機半導体層の他の部分に接する部分の表面粗度よりさらに粗いことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記ゲート電極を覆うように絶縁膜が備わり、前記有機半導体層は、前記絶縁膜上に形成され、前記有機半導体層のうち前記境界領域に対応する絶縁膜の部分は、前記有機半導体層の他部分に対応する絶縁膜の部分より表面粗度がさらに粗いことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記ゲート電極を覆うように絶縁膜が備わり、ソース及びドレイン電極は、前記絶縁膜上に形成され、前記絶縁膜とソース及びドレイン電極を覆って前記ゲート電極に対応するように開口部を有する保護膜をさらに備え、前記有機半導体層は、前記保護膜上に形成され、前記有機半導体層のうち前記境界領域に対応する保護膜の部分は、前記有機半導体層の他部分に対応する保護膜の部分より表面粗度がさらに粗いことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項５】
基板上に前記ソース及びドレイン電極が備わり、前記有機半導体層は、前記ソース及びドレイン電極を覆うように前記基板上に形成され、前記有機半導体層のうち前記境界領域に対応する基板の部分は、前記有機半導体層の他部分に対応する基板の部分より表面粗度がさらに粗いことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項６】
前記有機半導体層は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−６−チオフェン、α−４−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボキン酸ニ無水物及びその誘導体、ナフタレンのオリゴアセン及びその誘導体、α−５−チオフェンのオリゴチオフェン及びその誘導体、金属含有または非含有のフタロシアニン及びその誘導体、ピロメリト酸ニ無水物及びその誘導体、ピロメリト酸ジイミド及びその誘導体のうち、少なくともいずれか一つを含むことを特徴とする請求項１乃至請求項５のいずれか一項に記載の薄膜トランジスタ。
【請求項７】
請求項１乃至請求項６のいずれか一項に記載の薄膜トランジスタを備えたことを特徴とする表示装置。
【請求項８】
ゲート電極と、
前記ゲート電極と絶縁されたソース及びドレイン電極と、
前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接する有機半導体層と、
前記有機半導体層の少なくともチャネル領域の周囲に位置し、前記有機半導体層の下部で前記有機半導体層と接するように備わり、同じ平面上の他部分より表面粗度がさらに粗く形成された表面処理パターンとを含むことを特徴とする薄膜トランジスタ。
【請求項９】
前記ゲート電極を覆うように絶縁膜が備わり、前記有機半導体層は、前記絶縁膜上に形成され、前記表面処理パターンは、前記絶縁膜に形成されていることを特徴とする請求項８に記載の薄膜トランジスタ。
【請求項１０】
前記ゲート電極を覆うように絶縁膜が備わり、ソース及びドレイン電極は、前記絶縁膜上に形成され、前記絶縁膜とソース及びドレイン電極を覆って前記ゲート電極に対応するように開口部を有する保護膜をさらに備え、前記有機半導体層は、前記保護膜上に形成され、前記表面処理パターンは、前記保護膜に形成されていることを特徴とする請求項８に記載の薄膜トランジスタ。
【請求項１１】
前記基板上に前記ソース及びドレイン電極が備わり、前記有機半導体層は、前記ソース及びドレイン電極を覆うように前記基板上に形成され、前記表面処理パターンは、前記基板に形成されていることを特徴とする請求項８に記載の薄膜トランジスタ。
【請求項１２】
前記有機半導体層は、前記表面処理パターンと接する領域の結晶サイズが前記表面処理パターンと接しない領域の結晶サイズより小さなことを特徴とする請求項８に記載の薄膜トランジスタ。
【請求項１３】
前記有機半導体層は、ペンタセン、テトラセン、アントラセン、ナフタレン、α−６−チオフェン、α−４−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボキン酸ニ無水物及びその誘導体、ナフタレンのオリゴアセン及びその誘導体、α−５−チオフェンのオリゴチオフェン及びその誘導体、金属含有または非含有のフタロシアニン及びその誘導体、ピロメリト酸ニ無水物及びその誘導体、ピロメリト酸ジイミド及びその誘導体のうち、少なくともいずれか一つを含むことを特徴とする請求項８に記載の薄膜トランジスタ。
【請求項１４】
請求項８乃至請求項１３のいずれか一項に記載の薄膜トランジスタを備えたことを特徴とする表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタ及びこれを備えた平板表示装置に係り、さらに詳細には簡単に半導体層のパターニング効果を得ることができる薄膜トランジスタ及びこれを備えた平板表示装置に関する。
【背景技術】
【０００２】
液晶ディスプレイ（ＬＣＤ）素子や有機電界発光（ＥＬ）ディスプレイ素子または無機ＥＬディスプレイ素子など平板表示装置に使われる薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴ）は、各画素の動作を制御するスイッチング素子及び画素を駆動する駆動素子として使われる。
【０００３】
このようなＴＦＴは、高濃度の不純物でドーピングされたソース／ドレイン領域と、このソース／ドレイン領域間に形成されたチャンネル領域とを有する半導体層を有し、この半導体層と絶縁されて前記チャンネル領域に対応する領域に位置するゲート電極と、前記ソース／ドレイン領域にそれぞれ接触するソース／ドレイン電極とを有する。
【０００４】
一方、最近の平板ディスプレイ装置は、薄型化と共にフレキシブルな特性が要求されている。
【０００５】
このようなフレキシブルな特性のために、ディスプレイ装置の基板を従来のガラス材基板と異なってプラスチック基板を使用しようという試みが多用されているが、このようにプラスチック基板を使用する場合には、前述のように、高温工程を使用せずに、低温工程を使用しなければならない。従って、従来のポリシリコン系薄膜トランジスタを使用し難いという問題があった。
【０００６】
これを解決するために、最近、有機半導体が注目されている。有機半導体は、低温工程で形成でき、廉価型薄膜トランジスタを実現できる長所を有する。
【０００７】
ところで、前記有機半導体は、従来のパターニング方法であるリソグラフィ法によりパターニングができないという限界を有する。すなわち、アクティブチャンネルのために、パターニングが必要であるが、このために、従来のような湿式または乾式エッチング工程が混入された方法を使用すれば、有機半導体に損傷を加えるようになって使用できないというのである。
【０００８】
従って、半導体層に対する新しいパターニング方法（素子分離方法）が要求されている。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、前記のような問題点を解決するために案出され、半導体層に簡単にパターニング効果を得ることができる薄膜トランジスタ及びこれを備えた平板表示装置を提供するところにその目的がある。
【課題を解決するための手段】
【００１０】
上記目的を達成するために、本発明は、ゲート電極と、前記ゲート電極と絶縁されたソース及びドレイン電極と、前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接する有機半導体層とを含み、前記有機半導体層の少なくともチャンネル領域の周囲に、他部分より結晶サイズの小さい境界領域が備わったことを特徴とする薄膜トランジスタを提供する。
【００１１】
本発明はまた、ゲート電極と、前記ゲート電極と絶縁されたソース及びドレイン電極と、前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接する有機半導体層と、前記有機半導体層の少なくともチャンネル領域の周囲に位置し、前記有機半導体層の下部で前記有機半導体層と接するように備わり、同じ平面上の他部分より表面粗度がさらに粗く形成された表面処理パターンとを含むことを特徴とする薄膜トランジスタを提供する。
【００１２】
なお、境界領域は、有機半導体層における、チャネル領域及びソース／ドレイン領域を含めた素子形成領域よりも外側に形成されることが好ましい。
【００１３】
また、本発明は、このような薄膜トランジスタを備えた平板表示装置を提供する。
【発明の効果】
【００１４】
前記のような本発明によれば、次のような効果を得ることができる。
【００１５】
第１に、本発明によれば、半導体層に別途のパターニング工程なく、結晶サイズの差により隣接した薄膜トランジスタと区別されるパターニング効果を得ることができるようになり、複雑なパターニング工程を省略できる。
【００１６】
第２に、本発明によれば、乾式または湿式エッチング工程が排除され、アクティブチャンネルの特性低下を最小化できる。
【００１７】
第３に、本発明によれば、アクティブチャンネルを除外した部位の半導体層全体をエッチングする必要がなくなり、工程時間を短縮して効率性を向上させることができる。そして、パターニング工程による湿式工程が排除されるので、工程を単純化させ、かつ効率性を向上させることができる。
【００１８】
第４に、本発明によれば、チャンネル領域を隣接した薄膜トランジスタと区別させることにより、漏れ電流を減らせる。
【００１９】
第５に、本発明によれば、チャンネル領域の結晶サイズを大きくし、モビリティ特性を良好にできる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態に係る薄膜トランジスタ（以下、ＴＦＴという）及び表示装置の詳細を図面に基づいて説明する。なお、図１は実施の形態に係るＴＦＴを示す断面図であり、互いに隣接する２つのＴＦＴを示している。
【００２１】
まず、図１に示すように、本実施の形態に係るＴＦＴ １０，１０’は、基板１１上に形成されている。基板１１は、ガラスや合成樹脂などの材料で形成されている。基板１１上に形成されたＴＦＴ １０，１０’は、その構造が同様のものである。
【００２２】
以下、ＴＦＴ １０についてその構造を説明する。
【００２３】
基板１１上には、所定パターンのゲート電極１２が形成され、このゲート電極１２を覆うようにゲート絶縁膜１３が形成される。そして、ゲート絶縁膜１３の上部には、ゲート電極１２を挟む位置にソース／ドレイン電極１４がそれぞれ形成される。この一対のソース／ドレイン電極１４は、図１に示すように、互いに対向する内側部分が、ゲート絶縁膜１３を介してゲート電極１２と重なるような構造となっているが、必ずしもこのような構造に限定されるものではない。そして、前記ソース／ドレイン電極１４が形成された基板１１（ゲート絶縁膜１３を含む）の上には、有機半導体層１５が全面に亘って形成される。
【００２４】
有機半導体層１５は、ソース／ドレイン領域１５ｂと、このソース／ドレイン領域１５ｂ同士に挟まれたチャンネル領域１５ａとを備える。有機半導体層１５は、ｎ型またはｐ型有機半導体が使われ、ソース／ドレイン領域１５ｂにだけｎ型またはｐ型不純物がドーピングされている。
【００２５】
有機半導体層１５を形成する有機半導体物質としては、、ペンタセン、テトラセン、アントラセン、ナフタレン、α−６−チオフェン、α−４−チオフェン、ペリレン及びその誘導体、ルブレン及びその誘導体、コロネン及びその誘導体、ペリレンテトラカルボン酸ジイミド及びその誘導体、ペリレンテトラカルボキン酸ニ無水物及びその誘導体、ナフタレンのオリゴアセン及びその誘導体、α−５−チオフェンのオリゴチオフェン及びその誘導体、金属含有／非含有のフタロシアニン及びその誘導体、ピロメリト酸ニ無水物及びその誘導体、ピロメリト酸ジイミド及びその誘導体などを用いることができる。
【００２６】
このように形成された有機半導体層１５は、図１に示すように、全面蒸着されているために、別途のパターニングを行わない場合、互いに隣接したＴＦＴ １０，１０’間にクロストーク（Ｃｒｏｓｓ−ｔａｌｋ）を誘発するようになる。
【００２７】
このような隣接したＴＦＴ １０，１０’間のクロストークを防止するために、本実施の形態では、互いに隣接したＴＦＴ １０，１０’間に他部分より結晶サイズが小さな境界領域１５ｃを備えさせた。
【００２８】
この境界領域１５ｃは、１つのＴＦＴ １０に着目すると、そのチャンネル領域１５ａ及びソース／ドレイン領域１５ｂ、１５ｂを含む素子形成領域の周囲に位置しており、有機半導体層１５を素子分離することができるものであり、１つのＴＦＴ １０を覆い包む閉曲線状に形成され、互いに連結されていない複数の直線構造より形成されることもある。
【００２９】
このように有機半導体層１５に他の部分より結晶サイズが小さな境界領域１５ｃを形成することは、境界領域１５ｃでの抵抗成分を増やし、この部分を介してキャリアの移動を防止するためである。
【００３０】
有機半導体層１５において、結晶サイズが小さい場合には、結晶質のグレインバウンダリ（Ｇｒａｉｎ ｂｏｕｎｄａｒｙ）が大きくなり、トラップサイト（ｔｒａｐ ｓｉｔｅ）が増加しつつ抵抗が大きくなるが、前記のように境界領域１５ｃで結晶サイズが小さくなることにより、この境界領域１５ｃが障壁を形成するようになる。従って、隣接したＴＦＴとのパターニング効果（分離効果）を得ることができるようになる。
【００３１】
このように、結晶サイズが小さい境界領域１５ｃは、多様な方法により形成できるが、本実施の形態では、境界領域１５ｃに対応する有機半導体層１５の下部（本実施の形態ではゲート絶縁膜１３の表面）に表面処理パターン１６を形成することにより、その上部の有機半導体層１５に結晶サイズが小さい境界領域１５ｃを形成する。
【００３２】
有機半導体層１５において、その下部に接する物質の形態、例えば表面粗度によってその結晶サイズが変わる。すなわち、有機半導体層１５下部に接する物質の表面粗度が粗い場合、有機半導体層１５が蒸着される時、小さなシード（ｓｅｅｄ）が多数形成され、結晶質として成長する時に大きいグレインが形成されず、多数の小さなグレインとして結晶化がなされる。
【００３３】
実際、図２及び図３は、それぞれイオンビームスパッタリングされたＰｄ膜上にペンタセン有機層を成長させた場合と、熱蒸着されたＰｄ膜上にペンタセン有機層を成長させた場合とを示すが、図２でＰｄ膜の表面粗度は、１１Å／ｓであり、図３でＰｄ膜の表面粗度は、４８Å／ｓである。図２及び図３に見られるように、表面粗度が粗い膜上で成長した有機層の結晶は、表面粗度が粗くない膜上で成長した有機層の結晶より小さくなる。
【００３４】
このような事実は、Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ．ｖｏｌ．９３，Ｎｏ．１，１ Ｊａｎｕａｒｙ，２００３，Ｋｎｉｐｐ ｅｔ ａｌ．にも開示されている。
【００３５】
本発明は、このような有機半導体層１５の性質を利用し、有機半導体層１５に境界領域１５ｃを形成したのである。この境界領域１５ｃの形成によって、別途パターニング工程を必要とせずに、隣接した薄膜トランジスタと区別されるパターニング効果（素子分離効果）を得ることができる。
【００３６】
すなわち、図１に示すように、ある特定回路を構成するように、ＴＦＴ １０，１０’が複数形成される時に、有機半導体層１５が形成されるゲート絶縁膜１３の表面のうち、境界領域１５ｃが形成される領域に所定の表面処理パターン１６を形成し、この表面処理パターン１６で境界領域１５ｃを形成させる。
【００３７】
表面処理パターン１６は、絶縁膜、例えばゲート絶縁膜１３の表面にプラズマ処理などを施し、この部分が他部分より表面粗度が粗くなるようにした。表面粗度の差は、境界領域１５ｃでの抵抗程度を考慮して決定できるが、チャンネル領域１５ａよりほぼ２倍ないし５０倍ほど大きくなるようにすればよい。
【００３８】
このように、ＴＦＴ １０，１０’の素子領域の周囲の有機半導体層１５の直下に、表面処理パターン１６を形成することにより、この部分での有機半導体層１５に他部分より結晶サイズが小さな境界領域１５ｃを形成できるようになり、結局隣接したＴＦＴとの素子分離効果を得ることができるようになる。
【００３９】
一方、チャンネル領域１５ａの場合には、図１に示すように、表面粗度が前記表面処理パターン１６の部分より粗くないゲート絶縁膜１３の部分に接して形成されるので、結晶サイズが大きくなり、これによりモビリティが大きい特性を得ることができる。
【００４０】
上記のように、境界領域１５ｃを形成させる表面処理パターン１６は、必ずしもゲート絶縁膜１３に形成される必要はなく、有機半導体層１５の下部でこれに接する面であればこれに限定されるものではない。
【００４１】
図４は、本発明の他の実施の形態を図示したものであり、表面処理パターン１６を別途の保護膜１７の上部に形成したものである。図４での保護膜１７は、ソース／ドレイン電極１４，１４’を覆うように形成され、所定の開口部１７ａ，１７ａ’が形成され、この部分でチャンネル領域１５ａ，１５ａ’が備わるようにできる。この時、有機半導体層１５は、保護膜１７の上部に形成される。
【００４２】
上述した、表面処理パターン１６が形成されうるゲート絶縁膜１３または保護膜１７として、無機物としてＳｉＯ２，ＳｉＮｘ，Ａｌ２Ｏ３，ＴｉＯ２，Ｔａ２Ｏ５，ＨｆＯ２，ＺｒＯ２，ＢＳＴ，ＰＺＴなどを用いることが可能であり、有機物として一般汎用高分子（ポリメタクリル酸メチル（ＰＭＭＡ），ポリスチレン（ＰＳ））、フェノール基を有する高分子誘導体、アクリル系高分子、イミド系高分子、アリールエーテル系高分子、アミド系高分子、フッ素系高分子、ｐ−キシレン系高分子、ビニルアルコール系高分子及びそのブレンドなどが可能である。また、無機物膜と有機物膜とを積層した積層膜も用いることが可能である。
【００４３】
また、前記ゲート絶縁膜１３または保護膜１７の有機半導体層１５と隣接した最上部には、ＯＴＳ（Ｏｃｔａｄｅｃｙｌｔｒｉｃｈｌｏｒｏｓｉｌａｎｅ），ＨＭＤＳ（Ｈｅｘａｍｅｔｈｙｌｄｉｓｉｌａｎｅ）などの自己集合単分子膜（ＳＡＭ）処理が可能であり、フッ素系高分子や一般汎用高分子超薄膜のコーティング処理が可能である。
【００４４】
図５は、本発明のさらに他の一実施例を図示したものであり、表面処理パターン１６を基板１１の上部に形成したものである。これは、スタッガード（ｓｔａｇｇｅｒｅｄ）構造をＴＦＴに適用したものである。
【００４５】
すなわち、基板上にソース／ドレイン電極１４，１４’が形成され、このソース／ドレイン電極１４，１４’を覆うように有機半導体層１５が形成される。そして、有機半導体層１５を覆うようにゲート絶縁膜１３が形成され、有機半導体層１５のチャンネル領域１５ａ，１５ａ’に対応するようにゲート電極１２，１２’が形成される。
【００４６】
このとき、ＴＦＴ １０，１０’の間の基板１１に表面処理パターン１６が形成され、ＴＦＴ １０，１０’の境界領域１５ｃからなりうる。
【００４７】
前記基板１１の有機半導体層１５と隣接した最上部には、ＯＴＳ，ＨＭＤＳなどのＳＡＭ処理が可能であり、フッ素系高分子や一般汎用高分子超薄膜のコーティング処理が可能である。
【００４８】
この表面処理パターン１６は、これ以外にも多様なＴＦＴ構造に適用可能である。
【００４９】
一方、本発明において、前記境界領域１５ｃは、ゲート絶縁膜１３または保護膜１７に形成された表面処理パターン１６によるだけで得ることができるものではない。
【００５０】
すなわち、図６及び図７に見られるように、金属パターン１８をチャンネル領域１５ａの周囲に形成し、この金属パターン１８上に境界領域１５ｃを形成させることも可能である。この金属パターン１８は、絶縁膜であるゲート絶縁膜１３や、保護膜１７よりその表面粗度がさらに粗いために、前述したのと同一な原理により、境界領域１５ｃが形成されうる。
【００５１】
従って、このような金属パターン１８により、ＴＦＴ １０とこれに隣接したＴＦＴ １０’との間に境界領域１５ｃが形成され、有機半導体層１５のパターニング効果を上げることができる。
【００５２】
このとき、金属パターン１８も、図６に示すように、、ゲート絶縁膜１３の上部に形成することもあり、図７に示すように、保護膜１７の上部に形成することもある。
【００５３】
そして、この金属パターン１８は、別途の金属膜を蒸着して形成することもあり、ソース／ドレイン電極や配線のような金属膜を使用することもできる。
【００５４】
金属パターン１８も、図５のようなスタッガード構造のＴＦＴに適用可能である。すなわち、図５のＴＦＴ構造では、基板１１上に金属パターンを形成することにより、境界領域１５ｃを形成できる。
【００５５】
本発明のＴＦＴは、以上説明したような積層構造を有する形態のみだけでなく、多様な積層構造を有するように形成されることもある。
【００５６】
このような構造のＴＦＴは、ＬＣＤまたは有機ＥＬ表示装置のような平板型の表示装置に適用することも可能である。
【００５７】
図８は、上記したＴＦＴを表示装置に適用した一例であり、有機ＥＬ表示装置にＴＦＴを適用したものを表したことである。
【００５８】
図８は、有機ＥＬ表示装置の１つの副画素を図示したものであり、このような各副画素には、自発光素子として有機ＥＬ素子（以下、ＥＬ素子という）を備えており、ＴＦＴが少なくとも一つ以上備わっている。そして、図面には示されていないが、別途のキャパシタがさらに備わっている。
【００５９】
このような有機ＥＬ表示装置は、ＥＬ素子の発光色相によって多様な画素パターンを有するが、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の画素を備えることが望ましい。
【００６０】
これらＲ，Ｇ，Ｂ色の各副画素は、図８に見られるようなＴＦＴ構造と自発光素子であるＥＬ素子とを有する。そして、ＴＦＴを備えるが、このＴＦＴは、前述した実施の形態によるＴＦＴが適用される。また、構造も上記のＴＦＴに限定されるものではなく、本発明の範囲で多様な構造のＴＦＴを適用できる。
【００６１】
図８に示すように、絶縁基板２１上に上述の実施の形態で説明したＴＦＴ ２０が備わる。そして、ＴＦＴ ２０は、基板２１上に所定パターンのゲート電極２２が形成され、このゲート電極２２を覆うようにゲート絶縁膜２３が形成される。そして、ゲート絶縁膜２３の上部には、ソース／ドレイン電極２４がそれぞれ形成される。このとき、前述のようにゲート絶縁膜２３の上部に表面処理パターン２６が形成される。この表面処理パターン２６の多様な実施例は、前述の通りなので詳細な説明は省略する。
【００６２】
前記ソース／ドレイン電極２４の上部及び表面処理パターン２６の上部には、有機半導体層２５が覆われている。この有機半導体層２５は、ソース／ドレイン領域２５ｂと、このソース／ドレイン領域２５ｂを連結するチャンネル領域２５ａとを備え、表面処理パターン２６の上部に境界領域２５ｃを有する。
【００６３】
有機半導体層２５が形成された後には、ＴＦＴ２０を覆うようにパッシベーション膜２８が形成されるが、このパッシベーション膜２８は、単層または複数の積層構造より形成されており、有機物、無機物、または有機／無機複合物より形成される。
【００６４】
パッシベーション膜２８の上部には、ＥＬ素子３０の１電極である画素電極３１が形成され、その上部に画素定義膜２９が形成され、この画素定義膜２９に所定の開口部２９ａを形成した後、ＥＬ素子３０の有機発光膜３２を形成する。
【００６５】
ＥＬ素子３０は、電流の流れによって、Ｒ，Ｇ，Ｂ色の光を発光して所定の画像情報を表示し、ＴＦＴ ２０のソース／ドレイン電極２４のうち、いずれか１電極に連結された画素電極３１、全体画素を覆うように備わった対向電極３３、及びそれら画素電極３１と対向電極３３との間に配置されて発光する有機発光膜３２より構成される。
【００６６】
画素電極３１と対向電極３３は、有機発光膜３２により互いに絶縁されており、有機発光膜３２に相異なる極性の電圧を加えて有機発光膜３２で発光させる。
【００６７】
有機発光膜３２は、低分子または高分子有機膜が使われうるが、低分子有機膜を使用する場合、ホール注入層（ＨＩＬ：Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ）、ホール輸送層（ＨＴＬ：Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ）、発光層（ＥＭＬ：ＥＭｉｓｓｉｏｎ Ｌａｙｅｒ）、電子輸送層（ＥＴＬ：Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ）、電子注入層（ＥＩＬ：Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ）などが単一あるいは複合の構造で積層されて形成され、使用可能な有機材料も、銅フタロシアニン（ＣｕＰｃ）、Ｎ，Ｎ−ジ（ナフタレン−１−イル）−Ｎ，Ｎ’−ジフェニル−ベンジジン（ＮＰＢ）、トリス−８−ヒドロキシキノリンアルミニウム（Ａｌｑ３）などを始めとして多様に適用可能である。それら低分子有機膜は、真空蒸着法で形成される。
【００６８】
高分子有機膜の場合には、おおむねホール輸送層（ＨＴＬ）及び発光層（ＥＭＬ）で備わった構造を有することができ、このとき前記ホール輸送層として、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）を使用し、発光層としてポリフェニレンビニレン（ＰＰＶ）系及びポリフルオレン系など高分子有機物質を使用し、これをスクリーン印刷やインクジェット印刷法などで形成できる。
【００６９】
このような有機膜は、必ずしもそれらに限定されるものではなく、多様な実施例が適用されうることは言うまでもない。
【００７０】
また、画素電極３１は、アノード電極の機能を行い、対向電極３３は、カソード電極の機能を行うが、もちろんそれら画素電極３１と対向電極３３の極性は反対になっても差し支えない。
【００７１】
本発明の表示装置は、必ずしも上述のような構造に限定されるものではなく、多様な有機ＥＬ表示装置の構造がそのまま適用されることは言うまでもない。
【００７２】
液晶表示装置（ＬＣＤ）の場合、上述の有機ＥＬ表示装置とは異なり画素電極３１を覆う下部配向膜（図示せず）を形成することにより、ＬＣＤ装置の下部基板の製造を完成する。
【００７３】
このように、本発明によるＴＦＴは、図８のように各副画素に搭載されることもあり、ドライバ回路（図示せず）にも適用可能である。
【００７４】
そして、有機ＥＬ表示装置は、基板２１としてフレキシブルなプラスチック基板を使用するのに適している。
【００７５】
上述した実施の形態の開示の一部をなす論述および図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。
【産業上の利用可能性】
【００７６】
本発明は、平板表示装置関連の技術分野に適用可能である。
【図面の簡単な説明】
【００７７】
【図１】本発明の望ましい一実施例によるＴＦＴの構造を図示した平面図である。
【図２】表面粗度が粗くないＰｄ膜上で成長したペンタセン有機層の結晶を表す写真である。
【図３】表面粗度が粗いＰｄ膜上で成長したペンタセン有機層の結晶を表す写真である。
【図４】本発明の望ましい他の一実施例によるＴＦＴの構造を図示した断面図である。
【図５】本発明の望ましいさらに他の一実施例によるＴＦＴの構造を図示した断面図である。
【図６】本発明の望ましいさらに他の実施例であり、金属パターンを使用したＴＦＴの構造を図示した断面図である。
【図７】本発明の望ましいさらに他の実施例であり、金属パターンを使用したＴＦＴの構造を図示した断面図である。
【図８】図１によるＴＦＴを有機ＥＬ表示装置に適用した場合の断面図である。
【符号の説明】
【００７８】
１０  ＴＦＴ
１１  基板
１２  ゲート電極
１３  ゲート絶縁膜
１４  ソース／ドレイン電極
１５  有機半導体膜
１５ａ  チャンネル領域
１５ｂ  ソース／ドレイン領域  
１５ｃ  境界領域
１６  平面処理パターン
【図１】
2005354034.tif 000003
【図２】
2005354034.tif 000004
【図３】
2005354034.tif 000005
【図４】
2005354034.tif 000006
【図５】
2005354034.tif 000007
【図６】
2005354034.tif 000008
【図７】
2005354034.tif 000009
【図８】
2005354034.tif 000010