(57)【要約】【課題】  酸化亜鉛を活性層に用い、かつ活性層を雰囲気と隔絶する保護層の付与された半導体装置の実使用を可能にする。【解決手段】  薄膜トランジスタ１において、絶縁性基板２上のゲート電極３の上に、ゲート絶縁層４を介して半導体層５が積層され、その上にソース電極６とドレイン電極７とが形成され、さらにその上を覆う保護層８が形成されて、半導体層５を雰囲気から隔絶している。半導体層５（活性層）は、例えばＶ族元素が添加されたＺｎＯの多結晶状態の半導体を用いて形成される。ＺｎＯは、保護層８により表面準位が減少し、内部への空乏層が拡がりが解消されるので、本来の抵抗値を示すｎ型半導体となり、自由電子が過剰な状態になる。添加された元素はＺｎＯに対してアクセプタ不純物として働くので、過剰な自由電子が減少する。これにより、過剰な自由電子を排除するためのゲート電圧が低下するので、しきい値電圧が０Ｖ付近となる。【選択図】  図１
2005033172.tif 000002
【特許請求の範囲】
【請求項１】
ＺｎＯまたはＭｇｘＺｎ１−ｘＯの多結晶状態、アモルファス状態または多結晶状態とアモルファス状態とが混在する状態である半導体から成り、Ｉ族、III族、IV族、Ｖ族またはVII族の元素が添加されている活性層と、
前記活性層を、前記活性層において可動電荷が移動する領域が雰囲気の影響を受けない範囲で雰囲気から隔絶する隔絶体とを備えていることを特徴とする半導体装置。
【請求項２】
前記元素が、窒素、リン、砒素、アンチモンまたはこれらのうち２種類以上であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記元素が、窒素、リン、砒素、アンチモンまたはこれらのうち２種類以上と水素とであることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記活性層は、窒素、一酸化二窒素、一酸化窒素または二酸化窒素のうち１種類以上と、水蒸気、過酸化水素、アンモニアまたはこれらのうち１種類以上とを含む雰囲気中で形成されたことを特徴とする請求項３に記載の半導体装置。
【請求項５】
請求項３に記載の半導体装置を製造する製造方法であって、
前記活性層を、窒素、一酸化二窒素、一酸化窒素または二酸化窒素のうち１種類以上と、水蒸気、過酸化水素、アンモニアまたはこれらのうち１種類以上とを含む雰囲気中で形成することを特徴とする半導体装置の製造方法。
【請求項６】
前記隔絶体が異なる隔絶層から成ることを特徴とする請求項１、２、３または４に記載の半導体装置。
【請求項７】
前記隔絶層のうち少なくとも１つが、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ｓｔａｂ−ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｉｎ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＫＮｂＯ３、ＫＴａＯ３、ＢａＴｉＯ３、ＣａＳｎＯ３、ＣａＺｒＯ３、ＣｄＳｎＯ３、ＳｒＨｆＯ３、ＳｒＳｎＯ３、ＳｒＴｉＯ３、ＹＳｃＯ３、ＣａＨｆＯ３、ＭｇＣｅＯ３、ＳｒＣｅＯ３、ＢａＣｅＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＬｉＧａＯ２、ＬｉＧａＯ２の混晶系（Ｌｉ１−（ｘ＋ｙ）ＮａｘＫｙ）（Ｇａ１−ｚＡｌｚ）Ｏ２またはこれらのうち少なくとも２つを含む固溶体により形成されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記活性層に接続される２つの電極以外で前記活性層と界面を形成する前記隔絶層のうち、前記活性層における可動電荷の移動を制御する制御電極と前記活性層との間を絶縁する隔絶層と界面を形成する領域以外で前記活性層と界面を形成する前記隔絶層が、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ｓｔａｂ−ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｉｎ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＫＮｂＯ３、ＫＴａＯ３、ＢａＴｉＯ３、ＣａＳｎＯ３、ＣａＺｒＯ３、ＣｄＳｎＯ３、ＳｒＨｆＯ３、ＳｒＳｎＯ３、ＳｒＴｉＯ３、ＹＳｃＯ３、ＣａＨｆＯ３、ＭｇＣｅＯ３、ＳｒＣｅＯ３、ＢａＣｅＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＬｉＧａＯ２、ＬｉＧａＯ２の混晶系（Ｌｉ１−（ｘ＋ｙ）ＮａｘＫｙ）（Ｇａ１−ｚＡｌｚ）Ｏ２またはこれらのうち少なくとも２つを含む固溶体により形成されていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記隔絶層のうち少なくとも１つが樹脂により形成されていることを特徴とする請求項６に記載の半導体装置。
【請求項１０】
前記活性層に接続される２つの電極以外で前記活性層と界面を形成する前記隔絶層のうち、前記活性層における可動電荷の移動を制御する制御電極と前記活性層との間を絶縁する隔絶層と界面を形成する領域以外で前記活性層と界面を形成する前記隔絶層が樹脂により形成されていることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記活性層における可動電荷の移動を制御するゲート電極と、
前記活性層と前記ゲート電極との間を絶縁する前記隔絶層としてのゲート絶縁層と、
前記活性層に接続されるソース電極およびドレイン電極とを備え、
前記隔絶層のうち少なくとも１つが、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ｓｔａｂ−ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｉｎ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＫＮｂＯ３、ＫＴａＯ３、ＢａＴｉＯ３、ＣａＳｎＯ３、ＣａＺｒＯ３、ＣｄＳｎＯ３、ＳｒＨｆＯ３、ＳｒＳｎＯ３、ＳｒＴｉＯ３、ＹＳｃＯ３、ＣａＨｆＯ３、ＭｇＣｅＯ３、ＳｒＣｅＯ３、ＢａＣｅＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＬｉＧａＯ２、ＬｉＧａＯ２の混晶系（Ｌｉ１−（ｘ＋ｙ）ＮａｘＫｙ）（Ｇａ１−ｚＡｌｚ）Ｏ２またはこれらのうち少なくとも２つを含む固溶体により形成されていることを特徴とする請求項６に記載の半導体装置。
【請求項１２】
前記ゲート電極および前記ドレイン電極以外で前記活性層と界面を形成する前記隔絶層のうち、前記ゲート絶縁層と界面を形成する領域以外で前記活性層と界面を形成する前記隔絶層が、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ｓｔａｂ−ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｉｎ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＫＮｂＯ３、ＫＴａＯ３、ＢａＴｉＯ３、ＣａＳｎＯ３、ＣａＺｒＯ３、ＣｄＳｎＯ３、ＳｒＨｆＯ３、ＳｒＳｎＯ３、ＳｒＴｉＯ３、ＹＳｃＯ３、ＣａＨｆＯ３、ＭｇＣｅＯ３、ＳｒＣｅＯ３、ＢａＣｅＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＬｉＧａＯ２、ＬｉＧａＯ２の混晶系（Ｌｉ１−（ｘ＋ｙ）ＮａｘＫｙ）（Ｇａ１−ｚＡｌｚ）Ｏ２またはこれらのうち少なくとも２つを含む固溶体により形成されていることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記活性層における可動電荷の移動を制御するゲート電極と、
前記活性層と前記ゲート電極との間を絶縁する前記隔絶層としてのゲート絶縁層と、
前記活性層に接続されるソース電極およびドレイン電極とを備え、
前記隔絶層のうち少なくとも１つが樹脂により形成されていることを特徴とする請求項６に記載の半導体装置。
【請求項１４】
前記ゲート電極および前記ドレイン電極以外で前記活性層と界面を形成する前記隔絶層のうち、前記ゲート絶縁層と界面を形成する領域以外で前記活性層と界面を形成する前記隔絶層が樹脂により形成されていることを特徴とする請求項１３に記載の半導体装置。
【請求項１５】
請求項１ないし４および６ないし１４のいずれか１項に記載の半導体装置をスイッチング素子として備えた電子デバイス。
【請求項１６】
前記スイッチング素子が、絵素電極への画像信号の書き込みまたは読み出しのために絵素電極に接続されていることを特徴とする請求項１５に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、酸化亜鉛系の活性層を有する半導体装置に係り、電子デバイスに用いられるスイッチング素子に好適な半導体装置およびそれを用いた電子デバイスに関するものである。
【背景技術】
【０００２】
従来、酸化亜鉛（ＺｎＯ）は可視光領域において透明であり、また低温での作製においても比較的良い物性を示す半導体である。そのため、近年盛んに研究が行われ、種々の技術が報告されている。
【０００３】
例えば、学術的には、非特許文献１ないし３の論文が発表されている。これらの論文は、いずれもＺｎＯを活性層とした薄膜トランジスタが性能良く動作すること示している。
【０００４】
また、特許出願においては、特許文献１ないし３にＺｎＯを半導体に利用した技術が開示されている。
【０００５】
特許文献１には、トランジスタのチャネル層に酸化亜鉛等の透明半導体を使用し、ゲート絶縁層にも透明絶縁性酸化物を使用して、トランジスタを透明にすることが記載されている。
【０００６】
特許文献２には、酸化亜鉛と下地膜との格子不整合を下地膜の材料を選択することで解消し、酸化亜鉛を用いた薄膜トランジスタを含む半導体デバイスの高性能化が可能であることが記載されている。
【０００７】
特許文献３には、酸化亜鉛等の透明チャネル層を有するトランジスタのオン・オフ比特性や移動度特性を改善するために、酸化亜鉛に３ｄ遷移金属をドープする等の方法が記載されている。
【０００８】
以上に記した論文および特許文献により酸化亜鉛を用いたトランジスタの有効性が示されている。
【０００９】
しかしながら、特許文献４に開示されたように、酸化亜鉛は雰囲気に対して感受性が高く、酸化亜鉛を用いたデバイスの特性が大きく変化するため、実用性においては保護層（絶縁物）により酸化亜鉛を雰囲気から隔絶する必要がある。特許文献４は、酸化亜鉛をチャネル層に用いた縦型電界効果トランジスタをガスセンサーとして利用することが記載されている。
【００１０】
上記の非特許文献１、２および３では、構造において保護層の付与は無く、保護層付与による影響に関しては論じられてはいない。また、特許文献１、２および３では、構造において雰囲気からの隔絶の例示もされているが、保護層（ここではゲート絶縁層がそれに対応する）の付与の影響に関して論じられていない。 
【特許文献１】特開２０００−１５０９００号公報（公開日：２０００年５月３０日）
【特許文献２】特開２０００−２７７５３４号公報（公開日：２０００年１０月６日）
【特許文献３】特開２００２−７６３５６号公報（公開日：２００２年３月１５日）
【特許文献４】特開昭６３−１０１７４０号公報（公開日：１９８８年５月６日）
【非特許文献１】R.L.Hoffman, B.J.Norris and J.F.Wager, “ZnO-based transparent thin-film transistors”APPLIED PHYSICS LETTERS VOLUME 82, NUMBER 5, 3 FEBRUARY 2003, pp733-735
【非特許文献２】P.F.Carcia, R.S.McLean, M.H.Reilly and G.Nunes,Jr.“Transparent ZnO thin-film transistor fabricated by rf magnetron suputtering”APPLIED PHYSICS LETTERS VOLUME 82, NUMBER 7, 17 FEBRUARY pp1117-1119
【非特許文献３】Junya NISHII et al.,“High Performance Thin Film Transistors with Transparent ZnO Channels”Jpn. Appl. Phys. Vol. 42. (2003) pp L1-L3
【発明の開示】
【発明が解決しようとする課題】
【００１１】
酸化亜鉛を活性層に用いたトランジスタにおいて、実用上、その特性には安定性が求められ、雰囲気に対して感受性が高い酸化亜鉛を用いる場合、雰囲気からの隔絶が絶対条件となる。この意味において、保護層の付与による影響に関しては論じる必要があり、そのことについて以下に説明する。
【００１２】
図１４（ａ）は、保護層が付与されないトランジスタ５０を示している。このトランジスタ５０は、逆スタガ構造を成しており、ガラス基板５２上にＴａで形成されるゲート電極５３の上に、Ａｌ２Ｏ３で形成されるゲート絶縁層５４を介して意図的にドーピングを行っていない酸化亜鉛が半導体層５５として積層され、この半導体層５５の上にＡｌで構成されるソース電極５６とドレイン電極５７とが形成されている。
【００１３】
図１４（ｂ）は、保護層が付与されたトランジスタ５１を示している。このトランジスタ５１は、上記のトランジスタ５０において、さらに半導体層５５、ソース電極５６およびドレイン電極５７の一部を覆うように、保護層５８がＡｌ２Ｏ３で形成される構造を成している。
【００１４】
図１５は、酸化亜鉛を活性層（半導体層５５）に用いた同一の電界効果トランジスタで保護層の有無についてのＩｄ−Ｖｇ特性を示す。
【００１５】
図１５からわかるように、保護層の有無により、しきい値電圧が大幅に変化している。保護層が付与されたトランジスタのしきい値電圧は、保護層が付与されていないトランジスタのしきい値に比べて大きくマイナス側にシフトしており、実用不可能な大きな負の値となっている。
【００１６】
このような現象が起こることは、以下のように説明できる。酸化亜鉛は、もともと酸素空孔を生じやすく、その酸素空孔から自由電子が生成され、ｎ型の伝導性を示す半導体である。しかし、酸化亜鉛がその表面に有する表面準位により、酸化亜鉛表面のフェルミ準位は押し下げられると、その結果、空乏層が、酸化亜鉛内部に拡がってチャネル層を形成するゲート絶縁層界面まで達し、自由電子を排除するため、酸化亜鉛が高抵抗化する。高抵抗な酸化亜鉛では可動電荷である自由電子が少なく、この自由電子を排除するために必要なゲート電圧は小さくなるため、しきい値電圧の絶対値が小さくなる。この状態が、保護層の無い状態である。
【００１７】
酸化亜鉛に保護層としてＡｌ２Ｏ３を付与すると、酸化亜鉛の表面準位が減少する。このことは、第５０回応用物理学会関係連合講演会、２９ｐ−Ｆ−８（２００３／３）で、酸化亜鉛とＡｌ２Ｏ３の整合性が良く、欠陥準位が少ないという報告から理解できる。この表面準位の減少のため、酸化亜鉛表面のフェルミ準位は酸化亜鉛が本来持っている自由電子の濃度により決まる位置に復元し、その結果、酸化亜鉛内部への空乏層の拡がりが無くなる。このため、酸化亜鉛が本来のｎ型伝導性を示し、低抵抗化、つまり自由電子の多い状態になる。この多数存在する自由電子を排除するためには、大きなマイナスのゲート電圧が必要となり、その結果、しきい値電圧が負の大きな値となる。
【００１８】
図１６は、Ａｌ２Ｏ３保護層の有無による酸化亜鉛の抵抗率の変化を示しており、Ａｌ２Ｏ３保護層付与により、酸化亜鉛の抵抗率が約１／６４００に減少することを示している。このことからも、上記の機構が裏付けられる。
【００１９】
上記のように、酸化亜鉛を活性層に用いた電界効果トランジスタにおいて、保護層の付与によってトランジスタとしての特性が大きく変化することを発見し、論じたのは初めてである。
【００２０】
酸化亜鉛を活性層に使用した電界効果トランジスタにおいては、酸化亜鉛の雰囲気に対する敏感性から、保護層が必要不可欠である。しかし、上記のように、保護層の付与された電界効果トランジスタは、しきい値電圧がマイナスの大きな電圧となるため、実使用が不可能となる。
【００２１】
本発明は、上記の問題に鑑みてなされたものであって、酸化亜鉛を活性層に用い、かつ活性層を雰囲気と隔絶する保護層の付与された、実使用が可能である半導体装置およびそれを備えた電子デバイスを提供することを目的としている。
【課題を解決するための手段】
【００２２】
本発明の半導体装置は、上記の課題を解決するために、ＺｎＯまたはＭｇｘＺｎ１−ｘＯの多結晶状態、アモルファス状態または多結晶状態とアモルファス状態とが混在する状態である半導体から成り、Ｉ族、III族、IV族、Ｖ族またはVII族の元素が添加されている活性層と、前記活性層を、前記活性層において可動電荷が移動する領域が雰囲気の影響を受けない範囲で雰囲気から隔絶する隔絶体とを備えていることを特徴としている。
【００２３】
上記の構成において、隔絶体は、活性層を雰囲気から隔絶できれば良く、保護層や絶縁層だけでなく電極等を含んでいても良い。また、活性層のすべてが隔絶体によって隔絶されていても良いが、少なくとも活性層において可動電荷が移動する領域（例えば、薄膜トランジスタのチャネル部分）が雰囲気の影響を受けない範囲で雰囲気から隔絶されておれば良く、これを満たせば活性層の一部が隔絶層から雰囲気に露出していても構わない。
【００２４】
このように、雰囲気に対して敏感なＺｎＯまたはＭｇｘＺｎ１−ｘＯからなる活性層を隔絶体によって雰囲気から隔絶することにより、半導体装置の素子特性を安定化させることが可能である。また、保護層等の隔絶体によって結果的に発生する活性層の可動電荷を、活性層にＩ族、III族、IV族、Ｖ族またはVII族の元素が添加されることにより減少させることができる。これは、保護層等を形成することで例えばＺｎＯの表面準位が減少し、ＺｎＯ内部への空乏層の拡がりが解消され、ＺｎＯは本来の抵抗値を示すｎ型半導体となり、自由電子が過剰な状態になる。例えばＶ族元素の窒素はＺｎＯに対してアクセプタ不純物として働くので、窒素の添加により過剰な自由電子が減少する。また、Ｉ族元素である水素は、ＺｎＯ中に存在する状態では、自由電子の源となるダングリングボンドに対してターミネータとして働くので、水素を添加によっても過剰な自由電子が減少する。このような自由電子の減少により、フェルミ準位がバンドギャップ中央付近に押し下げられる。これにより、過剰な自由電子を排除するためのゲート電圧が低下するので、しきい値電圧が高まる。このように、トランジスタの重要な特性の１つであるしきい値電圧を実使用可能な電圧に制御することが可能となる。
【００２５】
前記半導体装置においては、前記元素が、窒素、リン、砒素、アンチモンまたはこれらのうち２種類以上であることが好ましい。これらの元素が活性層に添加されることにより、添加量に応じてしきい値電圧を比較的大きい範囲で精度良く制御することができる。
【００２６】
あるいは、前記半導体装置においては、前記元素が、窒素、リン、砒素、アンチモンまたはこれらのうち２種類以上と水素とであることが好ましい。これらの元素が活性層に添加されることによっても、添加量に応じてしきい値電圧を比較的大きい範囲で精度良く制御することができる。また、このような半導体装置の製造においては、前記活性層を、例えば、窒素、一酸化二窒素、一酸化窒素または二酸化窒素のうち１種類以上と、水蒸気、過酸化水素、アンモニアまたはこれらのうち１種類以上とを含む雰囲気中で形成する。これにより、窒素と水素とが、形成された活性層に添加される。
【００２７】
前記半導体装置においては、前記隔絶体が異なる隔絶層から成ることが好ましい。例えば、隔絶体は、前述のように活性層を雰囲気から隔絶できれば良く、複数の隔絶層から成ることにより、絶縁層、電極、保護層等を隔絶層として含む薄膜トランジスタなどを本発明に容易に適用することができる。
【００２８】
前記半導体装置においては、前記隔絶層のうち少なくとも１つが、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ｓｔａｂ−ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｉｎ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＫＮｂＯ３、ＫＴａＯ３、ＢａＴｉＯ３、ＣａＳｎＯ３、ＣａＺｒＯ３、ＣｄＳｎＯ３、ＳｒＨｆＯ３、ＳｒＳｎＯ３、ＳｒＴｉＯ３、ＹＳｃＯ３、ＣａＨｆＯ３、ＭｇＣｅＯ３、ＳｒＣｅＯ３、ＢａＣｅＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＬｉＧａＯ２、ＬｉＧａＯ２の混晶系（Ｌｉ１−（ｘ＋ｙ）ＮａｘＫｙ）（Ｇａ１−ｚＡｌｚ）Ｏ２またはこれらのうち少なくとも２つを含む固溶体により形成されていることが好ましい。これらの材料は、ＺｎＯおよびＭｇｘＺｎ１−ｘＯとの整合性が良好であるため、活性層と直接界面を形成する隔絶層に適している。
【００２９】
この半導体装置においては、前記活性層に接続される２つの電極以外で前記活性層と界面を形成する前記隔絶層のうち、前記活性層における可動電荷の移動を制御する制御電極と前記活性層との間を絶縁する隔絶層と界面を形成する領域以外で前記活性層と界面を形成する前記隔絶層が、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ｓｔａｂ−ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｉｎ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＫＮｂＯ３、ＫＴａＯ３、ＢａＴｉＯ３、ＣａＳｎＯ３、ＣａＺｒＯ３、ＣｄＳｎＯ３、ＳｒＨｆＯ３、ＳｒＳｎＯ３、ＳｒＴｉＯ３、ＹＳｃＯ３、ＣａＨｆＯ３、ＭｇＣｅＯ３、ＳｒＣｅＯ３、ＢａＣｅＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＬｉＧａＯ２、ＬｉＧａＯ２の混晶系（Ｌｉ１−（ｘ＋ｙ）ＮａｘＫｙ）（Ｇａ１−ｚＡｌｚ）Ｏ２またはこれらのうち少なくとも２つを含む固溶体により形成されていることが好ましい。例えば、薄膜トランジスタにおいては、活性層に接続される２つの電極は、ソース電極およびドレイン電極に相当し、制御電極はゲート電極に相当する。逆スタガ型の薄膜トランジスタでは、基板上にゲート電極が形成され、さらにゲート絶縁層（隔絶層）を介したその上に活性層が形成される。ここでは、ゲート絶縁層と界面を形成する領域以外で活性層と界面を形成する隔絶層は、活性層における、ソース電極およびドレイン電極間に現れる上端面ならびに一部の側端面と界面を形成する隔絶層である（図１（ａ）ないし（ｃ）の保護層８に相当）。このような半導体装置に必須の電極や絶縁層以外で活性層を雰囲気から隔絶する保護層としての役割を果たす隔絶層が設けられている構成においては、前記のようにＺｎＯおよびＭｇｘＺｎ１−ｘＯとの整合性が良好な上記の材料により、活性層の上記の領域と直接界面を形成する隔絶層を形成することにより、半導体装置の素子特性を安定させることができる。
【００３０】
前記半導体装置においては、前記隔絶層のうち少なくとも１つが樹脂により形成されていることが好ましい。隔絶層として樹脂を用いることで、樹脂による隔絶層の形成に既存の樹脂形成装置を用いることが可能である。それゆえ、隔絶層を形成するために複雑な成膜プロセスを用いることなく、半導体装置の製造をより容易にすることができることから、半導体装置の製造コストを低減することが可能である。また、樹脂を用いることにより、半導体装置の柔軟性を高めることができ、半導体装置の基板としてフレキシブル基板を用いた場合には特に好適である。
【００３１】
この半導体装置においては、前記活性層に接続される２つの電極以外で前記活性層と界面を形成する前記隔絶層のうち、前記活性層における可動電荷の移動を制御する制御電極と前記活性層との間を絶縁する隔絶層と界面を形成する領域以外で前記活性層と界面を形成する前記隔絶層が樹脂により形成されていることが好ましい。例えば、薄膜トランジスタにおいては、活性層に接続される２つの電極は、ソース電極およびドレイン電極に相当し、制御電極はゲート電極に相当する。逆スタガ型の薄膜トランジスタでは、前述のように、ゲート絶縁層と界面を形成する領域以外で活性層と界面を形成する隔絶層は、活性層における、ソース電極およびドレイン電極間に現れる上端面ならびに一部の側端面と界面を形成する隔絶層である（図１（ａ）ないし（ｃ）の保護層８に相当）。このような半導体装置に必須の電極や絶縁層以外で活性層を雰囲気から隔絶する保護層としての役割を果たす隔絶層が設けられている構成においては、活性層の上記の領域と直接界面を形成する隔絶層に樹脂を使用することが可能であるので、前記のように半導体装置の製造コストの低減を図ることができる。
【００３２】
本発明の電子デバイスは、前記のいずれかの半導体装置をスイッチング素子として備えている。このように、透明なＺｎＯおよびＭｇｘＺｎ１−ｘＯを活性層に用いた性能の良い半導体装置をスイッチング素子として備えることにより、電子デバイスの性能を容易に向上させることができる。
【００３３】
前記電子デバイスにおいては、前記スイッチング素子が、絵素電極への画像信号の書き込みまたは読み出しのために絵素電極に接続されていることが好ましい。電子デバイスとしてのアクティブマトリクス型の表示装置（例えば、液晶表示装置や有機ＥＬ表示装置）では、駆動回路から絵素電極に画像信号を書き込む際にスイッチング素子をＯＮさせる。また、電子デバイスとしてのイメージセンサのような画像読取装置では、絵素電極に取り込まれた画素信号を読み出す際にスイッチング素子をＯＮさせる。このように、画像表示や画像読み取りのための電子デバイスに半導体装置をスイッチング素子として用いることにより、これらの電子デバイスの高性能化を容易に図ることができる。
【発明の効果】
【００３４】
以上のように、本発明の半導体装置は、ＺｎＯまたはＭｇｘＺｎ１−ｘＯの多結晶状態、アモルファス状態または多結晶状態とアモルファス状態とが混在する状態である半導体から成り、Ｉ族、III族、IV族、Ｖ族またはVII族の元素が添加されている活性層と、前記活性層を、前記活性層において可動電荷が移動する領域が雰囲気の影響を受けない範囲で雰囲気から隔絶する隔絶体とを備えている構成である。
【００３５】
このように、雰囲気に対して敏感なＺｎＯまたはＭｇｘＺｎ１−ｘＯを隔絶体によって雰囲気から隔絶し、かつＩ族、III族、IV族、Ｖ族またはVII族の元素をＺｎＯまたはＭｇｘＺｎ１−ｘＯに添加することで、隔絶体によって活性層に発生する可動電荷を減少させることができる。これにより、素子特性が雰囲気により左右されず安定し、かつ実用可能な範囲にしきい値電圧を制御可能となるＺｎＯまたはＭｇｘＺｎ１−ｘＯを用いた半導体装置を提供することができるという効果を奏する。
【発明を実施するための最良の形態】
【００３６】
〔実施形態１〕
本発明の第１の実施形態について、図１ないし図５に基づいて説明すれば、以下の通りである。
【００３７】
図１（ａ）は、本実施の形態に係る薄膜トランジスタ１の平面図を示している。また、図１（ｂ）は図１（ａ）のＡ−Ａ線矢視断面図を示し、および図１（ｃ）は図１（ａ）のＢ−Ｂ線矢視断面図を示している。なお、図１（ａ）においては、図の単純化のため、図１（ｂ）および（ｃ）に示す保護層８の表面中央部分の凹凸については、その記載を省略している。
【００３８】
図１（ａ）ないし（ｃ）に示すように、半導体装置としての薄膜トランジスタ１は、絶縁性基板２上に形成されたゲート電極３の上に、ゲート絶縁層４を介して半導体層５が積層され、この半導体層５の上に電極部としてのソース電極６とドレイン電極７とが形成され、さらに半導体層５、ソース電極６およびドレイン電極７の一部を覆う保護層８が形成され、逆スタガ型の構造を成している。
【００３９】
また、この薄膜トランジスタ１が表示装置（例えば、実施形態４のアクティブマトリクス型液晶表示装置）に用いられる場合は、ドレイン電極７が絵素電極に接続されるか、もしくはドレイン電極７と絵素電極とが透明導電膜で一体的に形成される。このため、ドレイン電極７の一部は保護層８から引き出されている。
【００４０】
ゲート絶縁層４は、絶縁物として、ＺｎＯおよびＭｇｘＺｎ１−ｘＯとの整合性の良好なＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ｓｔａｂ−ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｉｎ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＫＮｂＯ３、ＫＴａＯ３、ＢａＴｉＯ３、ＣａＳｎＯ３、ＣａＺｒＯ３、ＣｄＳｎＯ３、ＳｒＨｆＯ３、ＳｒＳｎＯ３、ＳｒＴｉＯ３、ＹＳｃＯ３、ＣａＨｆＯ３、ＭｇＣｅＯ３、ＳｒＣｅＯ３、ＢａＣｅＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＬｉＧａＯ２、ＬｉＧａＯ２の混晶系（Ｌｉ１−（ｘ＋ｙ）ＮａｘＫｙ）（Ｇａ１−ｚＡｌｚ）Ｏ２またはこれらのうち少なくとも２つを含む固溶体を用いて形成されている。また、ゲート絶縁層４は前記の絶縁物が複数積層されていても良い。例えば、図２に示すように、ゲート絶縁層４は、第１絶縁層４ａおよび第２絶縁層４ｂの２層の積層により構成される。このような構造では、第１絶縁層４ａを半導体層５との界面特性が良好な絶縁物（Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ）で形成し、第２絶縁層４ｂを絶縁性の良好な絶縁物（ＳｉＯ２）で形成することにより、絶縁性基板２上で信頼性の高いゲート絶縁層４を得ることができる。
【００４１】
活性層としての半導体層５は、Ｉ族、III族、IV族、Ｖ族またはVII族元素が添加されたＺｎＯまたはＭｇｘＺｎ１−ｘＯの多結晶状態、アモルファス状態または多結晶状態とアモルファス状態とが混在する状態である半導体を用いて形成されている。添加される元素しては、Ｉ族およびＶ族の元素が好ましい。例えば、半導体層５は、窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）またはこれらの元素の２種類以上を含むＺｎＯまたはＭｇｘＺｎ１−ｘＯの多結晶状態、アモルファス状態または多結晶状態とアモルファス状態とが混在する状態である半導体により形成されている。
【００４２】
保護層８は、半導体層５における、ソース電極６およびドレイン電極７が形成される部分（両電極６，７により覆われる部分）以外の部分で、かつゲート絶縁層４と界面を形成していない部分（両電極６，７間の部分および半導体層５の周辺の側端面）を覆っている。この保護層８は、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ｓｔａｂ−ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｉｎ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＫＮｂＯ３、ＫＴａＯ３、ＢａＴｉＯ３、ＣａＳｎＯ３、ＣａＺｒＯ３、ＣｄＳｎＯ３、ＳｒＨｆＯ３、ＳｒＳｎＯ３、ＳｒＴｉＯ３、ＹＳｃＯ３、ＣａＨｆＯ３、ＭｇＣｅＯ３、ＳｒＣｅＯ３、ＢａＣｅＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＬｉＧａＯ２、ＬｉＧａＯ２の混晶系（Ｌｉ１−（ｘ＋ｙ）ＮａｘＫｙ）（Ｇａ１−ｚＡｌｚ）Ｏ２またはこれらのうち少なくとも２つを含む固溶体を用いて形成されている。
【００４３】
あるいは、保護層８は、アクリル等の樹脂により形成されていても良い。保護層８を樹脂で形成することにより、既存の樹脂形成装置を用いることが可能である。それゆえ、保護層８を形成するために複雑な成膜プロセスを用いることなく、薄膜トランジスタ１の製造をより容易にすることができることから、薄膜トランジスタ１の製造コストを低減することが可能である。また、樹脂を用いることにより、薄膜トランジスタ１の柔軟性を高めることができ、絶縁性基板２としてフレキシブル基板を用いた場合には特に好適である。
【００４４】
また、保護層８も、前記の絶縁物が複数積層されていても良い。例えば、図２に示すように、保護層８は、第１保護層８ａおよび第２保護層８ｂの２層の積層により構成される。このような構造では、第１保護層８ａを半導体層５との界面特性が良好な絶縁物（Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ）で形成し、第２保護層８ｂを雰囲気との隔絶性の良好な絶縁物（ＳｉＯ２）で形成することにより、信頼性の高い保護層８を得ることができる。
【００４５】
薄膜トランジスタ１においては、ゲート絶縁層４、ソース電極６、ドレイン電極７および保護層８により隔絶体が形成され、それぞれが隔絶層を形成している。
【００４６】
ここで、上記のように構成される薄膜トランジスタ１の製造方法を、図３（ａ）ないし（ｅ）の製造工程図を用いて以下に説明する。
【００４７】
まず、絶縁性基板２に、ゲート電極３となるゲート電極材としてＴａを３００ｎｍ程度の厚さでスパッタリングによって積層し、この上にフォトリソグラフィ工程にて所定の形状にレジストパターンを作製する。このレジストパターンを用いてゲート電極材にＣＦ４＋Ｏ２ガスによってドライエッチングを施し、その形状にパターニングされたゲート電極３およびこれに接続されるゲート配線（図示せず）を形成する（図３（ａ））。絶縁性基板２としては、ガラス基板、石英、プラスチック等が用いられ、ゲート電極材にはＴａのほかにＡｌ、Ｃｒなどが用いられる。
【００４８】
次に、ゲート絶縁層４として、例えば、Ａｌ２Ｏ３をパルスレーザー堆積法によって５００ｎｍ程度積層する。Ａｌ２Ｏ３薄膜の成膜時の基板温度は３００℃、成膜雰囲気が減圧の酸素雰囲気で、レーザーパワーが３．０Ｊ／ｃｍ２、繰り返し周波数が１０Ｈｚである（図３（ｂ））。ここでは、ゲート絶縁膜４の材料としてＡｌ２Ｏ３を用いたが、それ以外に前述の絶縁物を用いても良い。
【００４９】
Ａｌ２Ｏ３を堆積後、連続して半導体層５を形成するために、例えば、窒素がドーピングされた多結晶状態のＺｎＯをパルスレーザー堆積法により５０ｎｍ程度積層する。このときの堆積条件は、基板温度は３００℃、成膜雰囲気が減圧の酸素と一酸化窒素との混合雰囲気で、レーザーパワーが１．１Ｊ／ｃｍ２、繰り返し周波数が１０Ｈｚである。この方法により、ＺｎＯに窒素がドーピングされる。ここでは、窒素源に一酸化窒素を用いたが、他に、一酸化二窒素、二酸化窒素、アンモニアなどの窒素を含むガスを用いても良い。また、ここでは、半導体層５の材料としてＺｎＯを用いたが、Ｍｇを含むＺｎＯ（ＭｇｘＺｎ１−ｘＯ）を用いても良い。また、ＺｎＯまたはＭｇを含むＺｎＯは、アモルファス状態でも良く、または多結晶状態とアモルファス状態とが混在した状態でも良い。
【００５０】
半導体層５となるＺｎＯの積層後、フォトリソグラフィ工程にて所定の形状にレジストパターンを形成する。このレジストパターンを用いて、硝酸、酢酸等によるウェットエッチングを行うことにより、所望の形状の半導体層５を得る（図３（ｃ））。
【００５１】
続いて、スパッタリング法によりＡｌを２００ｎｍ程度成膜する。そして、そのＡｌの層をフォトリソグラフィおよびＣｌ２ガスを用いてドライエッチングによりパターンニングすることによりソース電極６およびドレイン電極７を形成する（図３（ｄ））。
【００５２】
さらに、パルスレーザー堆積法によりＡｌ２Ｏ３を２００ｎｍ程度成膜する。そのＡｌ２Ｏ３の層を、フォトリソグラフィにより作製した所定のレジストパターンを用いて、イオンミリング等により不要部のＡｌ２Ｏ３を除去することで、保護層８を形成し、薄膜トランジスタ１が完成する（図３（ｅ））。ここでは、保護層８のための材料（絶縁物）としてＡｌ２Ｏ３を用いたが、それ以外に前述の絶縁物を用いても良い。また、保護層８として、前記の絶縁物が複数積層されていても良い。
【００５３】
図４は、上記のようにして得られた薄膜トランジスタ１のＩｄ−Ｖｇ特性を示している。図４から、窒素がドープされていないＺｎＯを用いた薄膜トランジスタにおいて、保護層を形成した場合のＩｄ−Ｖｇ特性（図１５に実線にて示す）と比較して、そのしきい値電圧Ｖｔｈが０Ｖ付近にあることがわかる。このように窒素をＺｎＯにドープすることで、保護層８が設けられた薄膜トランジスタ１において、しきい値電圧Ｖｔｈを実用上問題のない電圧に制御することが可能であることがわかる。特に、ドーピング量により、しきい値電圧をマイナス側から＋１０Ｖ程度まで制御することが可能である。
【００５４】
ＺｎＯに窒素をドープすることでしきい値電圧Ｖｔｈが制御されることは、以下のように理解される。保護層の形成でＺｎＯの表面準位が減少し、ＺｎＯ内部に空乏層が拡がるバンドベンディングが解消され、ＺｎＯは本来持っている抵抗値を示すｎ型半導体となり、自由電子が過剰な状態になる。Ｖ族元素の窒素はＺｎＯに対してアクセプタ不純物として働くので、窒素をドープすることで過剰な自由電子が減少し、フェルミ準位がバンドギャップ中央付近に押し下げられる。これにより、過剰な自由電子を排除するためのゲート電圧が低下するので、しきい値電圧が０Ｖ付近となる。
【００５５】
さらに他のＶ族元素のＰ、ＡｓまたはＳｂについても、例えば、上記の半導体層５を形成する場合において、基板温度３００℃、成膜雰囲気が減圧の酸素雰囲気で、レーザーパワー１．１Ｊ／ｃｍ２の条件で、Ｚｎ２Ｐ３、Ｚｎ２Ａｓ３、Ｚｎ２Ｓｂ３などのＶ族の元素を含むＺｎ化合物をターゲットに用いてドーピングを行い、同様にしきい値電圧Ｖｔｈを０Ｖ付近に制御でき、またドーピング量により、しきい値電圧をマイナス側から＋１０Ｖ程度まで制御することもできる。勿論、この方法でＺｎ２Ｎ３をターゲットに用いてドーピングしても、しきい値電圧Ｖｔｈを上記と同様に制御できる。
【００５６】
また、ＺｎＯまたはＭｇｘＺｎ１−ｘＯの多結晶状態、アモルファス状態または多結晶状態とアモルファス状態とが混在する状態である半導体にＩ族、III族、IV族またはVII族元素をドープしても、同様にしきい値電圧Ｖｔｈを制御することができる。
【００５７】
なお、図１（ａ）に示す構造では、半導体層５がすべて保護層８の下に覆われているが、薄膜トランジスタ１の半導体層５におけるチャネル部分（キャリア(可動電荷)が移動する領域）に雰囲気による影響が及ばなければ、半導体層５がすべて保護層８に覆われる必要はない。例えば、図５に示すように、半導体層５がチャネル幅方向に長く延びてその両端部が保護層８から雰囲気に露出している構造では、その両端部は雰囲気の影響を受けるが、チャネル部分がその影響の及ばない程度に両端部から離間していれば、図１（ａ）ないし（ｃ）に示すように、半導体層５のすべてが保護層８やゲート絶縁膜４に覆われていなくても良い。
【００５８】
〔実施形態２〕
本発明の第２の実施形態について、図６ないし図８に基づいて説明すれば、以下の通りである。
【００５９】
図６（ａ）は、それぞれ本実施の形態に係る薄膜トランジスタ１１の平面図を示している。また、図６（ｂ）は図６（ａ）のＣ−Ｃ線矢視断面図を示し、図６（ｃ）は図６（ａ）のＤ−Ｄ線矢視断面図を示している。なお、図６（ａ）においては、図の単純化のため、図６（ｂ）および（ｃ）に示す保護層１９の表面中央部分の凹凸については、その記載を省略している。
【００６０】
図６（ａ）ないし（ｃ）に示すように、半導体装置としての薄膜トランジスタ１１は、絶縁性基板１２上に形成された下地絶縁層１３上にソース電極１４とドレイン電極１５が間隔をおいて形成され、それらの上に半導体層１６、ゲート絶縁層１７、ゲート電極１８が順次積層され、さらに半導体層１６、ゲート絶縁層１７およびゲート電極１８を覆う保護層１９が形成され、スタガ型の構造を成している。この薄膜トランジスタ１１において、半導体層１６、ゲート絶縁層１７およびゲート電極１８は、同じ形状（図６（ａ）に示す半導体層１６の形状）にパターンニングされて積層されている。
【００６１】
この薄膜トランジスタ１１が表示装置（例えば、実施形態４のアクティブマトリクス型液晶表示装置）に用いられる場合は、ドレイン電極１５が絵素電極に接続されるか、もしくはドレイン電極１５と絵素電極とが透明導電膜で一体的に形成される。
【００６２】
下地絶縁層１３は、絶縁物としてのＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ｓｔａｂ−ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｉｎ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＫＮｂＯ３、ＫＴａＯ３、ＢａＴｉＯ３、ＣａＳｎＯ３、ＣａＺｒＯ３、ＣｄＳｎＯ３、ＳｒＨｆＯ３、ＳｒＳｎＯ３、ＳｒＴｉＯ３、ＹＳｃＯ３、ＣａＨｆＯ３、ＭｇＣｅＯ３、ＳｒＣｅＯ３、ＢａＣｅＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＬｉＧａＯ２、ＬｉＧａＯ２の混晶系（Ｌｉ１−（ｘ＋ｙ）ＮａｘＫｙ）（Ｇａ１−ｚＡｌｚ）Ｏ２またはこれらのうち少なくとも２つを含む固溶体を用いて形成されている。この下地絶縁層１３は、半導体層１６の下端面におけるソース電極１４およびドレイン電極１５と界面を形成する領域以外の領域と界面を形成している。
【００６３】
あるいは、下地絶縁層１３は、アクリル等の樹脂により形成されていても良い。下地絶縁層１３を樹脂で形成することにより、既存の樹脂形成装置を用いることが可能である。それゆえ、下地絶縁層１３を形成するために複雑な成膜プロセスを用いることなく、薄膜トランジスタ１１の製造をより容易にすることができることから、薄膜トランジスタ１１の製造コストを低減することが可能である。また、樹脂を用いることにより薄膜トランジスタ１１の柔軟性を高めることができ、絶縁性基板１２としてフレキシブル基板を用いた場合には、特に好適である。
【００６４】
また、下地絶縁層１３は、前記の絶縁物が複数積層されていても良い。例えば、図７に示すように、下地絶縁層１３は、第１絶縁層１３ａおよび第２絶縁層１３ｂの２層の積層により構成される。このような構造では、第１絶縁層１３ａを絶縁性基板１２との界面特性が良好な絶縁物（ＳｉＯ２）で形成し、第２絶縁層１３ｂを半導体層１６との界面特性が良好な絶縁物（Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ）で形成することにより、絶縁性基板１２上で信頼性の高い下地絶縁層１３を得ることができる。
【００６５】
なお、絶縁性基板１２がガラスまたは石英から成る場合には、下地絶縁層１３を形成しなくても、半導体層１６は、ガラスまたは石英の成分であるＳｉＯ２あるいはＳｉＯ２を含む絶縁物により覆われ、雰囲気と隔絶される。
【００６６】
活性層としての半導体層１６は、Ｉ族、III族、IV族、Ｖ族またはVII族元素が添加されたＺｎＯまたはＭｇｘＺｎ１−ｘＯの多結晶状態、アモルファス状態または多結晶状態とアモルファス状態とが混在する状態である半導体を用いて形成されている。添加される元素としては、Ｉ族およびＶ族元素が好ましい。例えば、半導体層１６は、窒素、リン、砒素、アンチモンまたはこれらの元素の２種類以上を含むＺｎＯまたはＭｇｘＺｎ１−ｘＯの多結晶状態、アモルファス状態または多結晶状態とアモルファス状態とが混在する状態である半導体により形成されている。
【００６７】
ゲート絶縁層１７は、半導体層１６と界面を形成し、絶縁物としてのＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ｓｔａｂ−ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｉｎ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＫＮｂＯ３、ＫＴａＯ３、ＢａＴｉＯ３、ＣａＳｎＯ３、ＣａＺｒＯ３、ＣｄＳｎＯ３、ＳｒＨｆＯ３、ＳｒＳｎＯ３、ＳｒＴｉＯ３、ＹＳｃＯ３、ＣａＨｆＯ３、ＭｇＣｅＯ３、ＳｒＣｅＯ３、ＢａＣｅＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＬｉＧａＯ２、ＬｉＧａＯ２の混晶系（Ｌｉ１−（ｘ＋ｙ）ＮａｘＫｙ）（Ｇａ１−ｚＡｌｚ）Ｏ２またはこれらのうち少なくとも２つを含む固溶体を用いて形成されている。また、ゲート絶縁層１７は前記絶縁物が複数積層されていても良い。例えば、図７に示すように、ゲート絶縁層１７は、第１絶縁層１７ａおよび第２絶縁層１７ｂの２層の積層により構成される。このような構造では、第１絶縁層１７ａを半導体層１６との界面特性が良好な絶縁物（Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ）で形成し、第２絶縁層１７ｂを絶縁性の良好な絶縁物（ＳｉＯ２）で形成することにより、半導体層１６とゲート電極１８との間で信頼性の高いゲート絶縁層１７を得ることができる。
【００６８】
保護層１９は、積層された半導体層１６、ゲート絶縁層１７およびゲート電極１８を覆うように、絶縁物としてのＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ｓｔａｂ−ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｉｎ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＫＮｂＯ３、ＫＴａＯ３、ＢａＴｉＯ３、ＣａＳｎＯ３、ＣａＺｒＯ３、ＣｄＳｎＯ３、ＳｒＨｆＯ３、ＳｒＳｎＯ３、ＳｒＴｉＯ３、ＹＳｃＯ３、ＣａＨｆＯ３、ＭｇＣｅＯ３、ＳｒＣｅＯ３、ＢａＣｅＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＬｉＧａＯ２、ＬｉＧａＯ２の混晶系（Ｌｉ１−（ｘ＋ｙ）ＮａｘＫｙ）（Ｇａ１−ｚＡｌｚ）Ｏ２またはこれらのうち少なくとも２つを含む固溶体を用いて形成されている。
【００６９】
あるいは、保護層１９も下地絶縁層１３と同様、アクリル等の樹脂により形成されていても良い。これにより、下地絶縁層１３を樹脂で形成する場合と同様の利点がある。
【００７０】
保護層１９の側壁部は、特に、下地絶縁層１３、ソース電極１４およびドレイン電極１５と界面を形成する半導体層１６の下端面、およびゲート絶縁層１７と界面を形成する半導体層１６の上端面以外の側端面を覆っている。また、保護層１９は、前記の絶縁物が複数積層されていても良い。例えば、図７に示すように、保護層１９は、第１保護層１９ａおよび第２保護層１９ｂの２層の積層により構成される。このような構造では、第１保護層１９ａを半導体層１６との界面特性が良好な絶縁物（Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ）で形成し、第２保護層１９ｂを雰囲気との隔絶性の良好な絶縁物（ＳｉＯ２）で形成することにより、信頼性の高い保護層１９を得ることができる。
【００７１】
薄膜トランジスタ１１においては、下地絶縁層１３、ソース電極１４、ドレイン電極１５、ゲート絶縁層１７および保護層１９により隔絶体が形成され、それぞれが隔絶層を形成している。
【００７２】
ここで、上記のように構成される薄膜トランジスタ１１の製造方法を、図８（ａ）ないし（ｄ）の製造工程図を用いて以下に説明する。
【００７３】
まず、絶縁性基板１２に下地絶縁層１３として、Ａｌ２Ｏ３を１００ｎｍ程度の厚さでパルスレーザー堆積法により堆積する（図８（ａ））。堆積の条件は、堆積時の基板温度が３００℃、成膜雰囲気が減圧の酸素雰囲気で、レーザーパワーが３．０Ｊ／ｃｍ２、繰り返し周波数が１０Ｈｚである。ここでは、下地絶縁層１３の材料としてＡｌ２Ｏ３を用いたが、それ以外に前述の絶縁物を用いても良い。
【００７４】
続いて、下地絶縁層１３上にスパッタリング法等によりＡｌを１５０ｎｍ程度堆積する。そして、フォトリソグラフィにより、所定の形状にパターニングしたレジストを用いてドライエッチングでＡｌ層の不要部を除去する。これにより、ソース電極１４およびドレイン電極１５が形成される（図８（ｂ））。
【００７５】
続いて、半導体層１６を形成するために、例えば、窒素がドーピングされた多結晶状態のＺｎＯをパルスレーザー堆積法により５０ｎｍ程度積層する。このときの堆積条件は、基板温度が３００℃、成膜雰囲気が減圧の酸素と一酸化窒素との混合雰囲気で、レーザーパワーが１.１Ｊ／ｃｍ２、繰り返し周波数が１０Ｈｚである。この方法により、ＺｎＯに窒素がドーピングされる。ここでは、窒素源に一酸化窒素を用いたが、他に、一酸化二窒素、二酸化窒素、アンモニアなどの窒素を含むガスを用いても良い。また、ここでは、ＺｎＯにドープする不純物としてＮを用いたが、他に、Ｐ、Ａｓ、Ｓｂを用いても良い。さらに、ここでは、半導体層１６の材料としてＺｎＯを用いたが、Ｍｇを含むＺｎＯ（ＭｇｘＺｎ１−ｘＯ）を用いても良い。また、ＺｎＯまたはＭｇを含むＺｎＯは、アモルファス状態でも良く、または多結晶状態とアモルファス状態とが混在した状態であっても良い。
【００７６】
半導体層１６の堆積後、連続してゲート絶縁層１７を形成する。ゲート絶縁層１７として、例えば、Ａｌ２Ｏ３をパルスレーザー堆積法によって５００ｎｍ程度積層する。Ａｌ２Ｏ３薄膜の成膜時の条件は、基板温度が３００℃、成膜雰囲気が減圧の酸素雰囲気で、レーザーパワーが３．０Ｊ／ｃｍ２、繰り返し周波数が１０Ｈｚである。ここでは、ゲート絶縁層１７の材料としてＡｌ２Ｏ３を用いたが、それ以外に前述の絶縁物を用いても良い。
【００７７】
その後、ゲート電極１８としてＡｌ等をスパッタリング法等により２００ｎｍ程度積層する。そして、フォトリソグラフィにより、所定の形状にパターニングしたレジストを用いてイオンミリング等でＡｌ層、ゲート絶縁層１７、半導体層１６の不要部を除去することで、半導体層１６およびゲート絶縁層１７上にゲート電極１８を形成する（図８（ｃ））。ここで、ゲート電極１８、ゲート絶縁層１７および半導体層１６の側端面は絶縁性基板１２の上端面に対して垂直であるが、保護層１９のカバレージを良くするため、ゲート電極１８から半導体層１６側に拡がっていく順テーパー形状であっても良い。
【００７８】
最後に、保護層１９を積層する。保護層１９としては、例えば、パルスレーザー堆積法によりＡｌ２Ｏ３を２００ｎｍ程度成膜する。成膜条件は、基板温度が３００℃、成膜雰囲気が減圧の酸素雰囲気で、レーザーパワーが３．０Ｊ／ｃｍ２、繰り返し周波数が１０Ｈｚである。その後、フォトリソグラフィにより、所定のレジストパターンを用いてイオンミリング等で不要部のＡｌ２Ｏ３を除去することで、保護層１９が形成され、薄膜トランジスタ１１が完成する（図８（ｄ））。ここでは、保護層１９の材料としてＡｌ２Ｏ３を用いたが、ＳｉＯ２、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５またはＡｌ２Ｏ３を加えたこれらのうち少なくとも２つを含む固溶体を用いても良い。
【００７９】
上記のようにして得られた薄膜トランジスタ１１のＩｄ−Ｖｇ特性は、図４に示す特性と同様であり、そのしきい値電圧Ｖｔｈが０Ｖ付近に制御される。このように、薄膜トランジスタ１１においては、半導体層１６をＺｎＯに窒素をドープした半導体により形成することで、しきい値電圧Ｖｔｈを実用上問題のない電圧に制御できる。
【００８０】
さらに他のＶ族元素のＰ、ＡｓまたはＳｂについても、実施形態１で述べたようにドーピングを行うことにより、同様にしきい値電圧Ｖｔｈを０Ｖ付近に制御できる。
【００８１】
また、ＺｎＯまたはＭｇｘＺｎ１−ｘＯの多結晶状態、アモルファス状態または多結晶状態とアモルファス状態とが混在する状態である半導体にＩ族、III族、IV族またはVII族元素をドープしても、同様にしきい値電圧Ｖｔｈを制御することができる。
【００８２】
なお、図６（ａ）ないし（ｃ）に示す構造では、半導体層１６がすべて、下地絶縁層１３、ソース電極１４、ドレイン電極１５、ゲート絶縁膜１７および保護層１９に覆われているが、薄膜トランジスタ１１の半導体層１６におけるチャネル部分（キャリアが移動する領域）に雰囲気による影響が及ばなければ、半導体層１６がすべて覆われる必要はない。例えば、図６（ａ）に二点鎖線で示すように、半導体層１６と、半導体層１６と同一形状を成すゲート絶縁層１７およびゲート電極１８とがチャネル幅方向に長く伸びてその両端部が保護層１９から雰囲気に露出している構造では、その両端にある半導体層１６の側端面は雰囲気の影響を受けるが、チャネル部分がその影響の及ばない程度に両端部から離間していれば、半導体層１６のすべてが覆われていなくても良い。
【００８３】
〔実施形態３〕
本発明の第３の実施形態について、図９ないし図１１に基づいて説明すれば、以下の通りである。
【００８４】
図９（ａ）は、本実施の形態に係る薄膜トランジスタ２１の平面図を示している。また、図９（ｂ）は図９（ａ）のＥ−Ｅ線矢視断面図を示し、図９（ｃ）は図９（ａ）のＦ−Ｆ線矢視断面図を示している。
【００８５】
図９（ａ）ないし（ｃ）に示すように、半導体装置としての薄膜トランジスタ２１は、絶縁性基板２２上に形成された下地絶縁層２３上にソース電極２４とドレイン電極２５が形成され、その上に半導体層２６、第１のゲート絶縁層２７を形成する。この半導体層２６と第１のゲート絶縁層２７は第２のゲート絶縁層２８で覆われ、第２のゲート絶縁層２８は半導体層２６の保護層も兼ねている。第２のゲート絶縁層２８の上にゲート電極２９が形成され、薄膜トランジスタ２１を成している。
【００８６】
また、この薄膜トランジスタ２１が表示装置（例えば、実施形態４のアクティブマトリクス型液晶表示装置）に用いられる場合は、ドレイン電極２５が絵素電極に接続されるか、もしくはドレイン電極２５と絵素電極とが透明導電膜で一体的に形成される。
【００８７】
下地絶縁層２３は、絶縁物としてのＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ｓｔａｂ−ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｉｎ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＫＮｂＯ３、ＫＴａＯ３、ＢａＴｉＯ３、ＣａＳｎＯ３、ＣａＺｒＯ３、ＣｄＳｎＯ３、ＳｒＨｆＯ３、ＳｒＳｎＯ３、ＳｒＴｉＯ３、ＹＳｃＯ３、ＣａＨｆＯ３、ＭｇＣｅＯ３、ＳｒＣｅＯ３、ＢａＣｅＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＬｉＧａＯ２、ＬｉＧａＯ２の混晶系（Ｌｉ１−（ｘ＋ｙ）ＮａｘＫｙ）（Ｇａ１−ｚＡｌｚ）Ｏ２またはこれらのうち少なくとも２つを含む固溶体を用いて形成されている。
【００８８】
あるいは、下地絶縁層２３は、アクリル等の樹脂により形成されていても良い。下地絶縁層２３を樹脂で形成することにより、既存の樹脂形成装置を用いることが可能である。それゆえ、下地絶縁層２３を形成するために複雑な成膜プロセスを用いることなく、薄膜トランジスタ２１の製造をより容易にすることができることから、薄膜トランジスタ２１の製造コストを低減することが可能である。また、樹脂を用いることにより薄膜トランジスタ２１の柔軟性を高めることができ、絶縁性基板２２としてフレキシブル基板を用いた場合には特に好適である。
【００８９】
この下地絶縁層２３は、半導体層２６の下端面におけるソース電極２４およびドレイン電極２５と界面を形成する領域以外の領域と界面を形成している。また、下地絶縁層２３は、前記の絶縁物が複数積層されていても良い。例えば、図１０に示すように、下地絶縁層２３は、第１絶縁層２３ａおよび第２絶縁層２３ｂの２層の積層により構成される。このような構造では、第１絶縁層２３ａを絶縁性基板２２との界面特性が良好な絶縁物（ＳｉＯ２）で形成し、第２絶縁層２３ｂを半導体層２６との界面特性が良好な絶縁物（Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ）で形成することにより、絶縁性基板２２上で信頼性の高い下地絶縁層２３を得ることができる。
【００９０】
なお、絶縁性基板２２がガラス基板、石英から成る場合には、下地絶縁層２３を形成しなくても、半導体層２６は、ガラスまたは石英の成分であるＳｉＯ２あるいはＳｉＯ２を含む絶縁物により覆われ、雰囲気と隔絶される。
【００９１】
半導体層２６は、Ｉ族、III族、IV族、Ｖ族またはVII族元素が添加されたＺｎＯまたはＭｇｘＺｎ１−ｘＯの多結晶状態、アモルファス状態または多結晶状態とアモルファス状態とが混在する状態である半導体を用いて形成されている。添加される元素としては、Ｉ族およびＶ族元素が好ましい。例えば、半導体層２６は、窒素、リン、砒素、アンチモンまたはこれらの２種類以上を含むＺｎＯまたはＭｇｘＺｎ１−ｘＯの多結晶状態、アモルファス状態または多結晶状態とアモルファス状態とが混在する状態である半導体により形成されている。
【００９２】
第１のゲート絶縁層２７は、半導体層２６と界面を形成し、絶縁物としてのＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ｓｔａｂ−ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｉｎ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＫＮｂＯ３、ＫＴａＯ３、ＢａＴｉＯ３、ＣａＳｎＯ３、ＣａＺｒＯ３、ＣｄＳｎＯ３、ＳｒＨｆＯ３、ＳｒＳｎＯ３、ＳｒＴｉＯ３、ＹＳｃＯ３、ＣａＨｆＯ３、ＭｇＣｅＯ３、ＳｒＣｅＯ３、ＢａＣｅＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＬｉＧａＯ２、ＬｉＧａＯ２の混晶系（Ｌｉ１−（ｘ＋ｙ）ＮａｘＫｙ）（Ｇａ１−ｚＡｌｚ）Ｏ２またはこれらのうち少なくとも２つを含む固溶体を用いて形成されている。また、第１のゲート絶縁層２７は、前記の絶縁物が複数積層されていても良い。例えば、図１０に示すように、ゲート絶縁層２７は、第１絶縁層２７ａおよび第２絶縁層２７ｂの２層の積層により構成される。このような構造では、第１絶縁層２７ａを半導体層２６との界面特性が良好な絶縁物（Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ）で形成し、第２絶縁層２７ｂを絶縁性の良好な絶縁物（ＳｉＯ２）で形成することにより、半導体層２６と第２のゲート絶縁層２８との間で信頼性の高いゲート絶縁層２７を得ることができる。
【００９３】
第２のゲート絶縁層２８は、積層された半導体層２６および第１のゲート絶縁層２７を覆うように、絶縁物としてのＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ｓｔａｂ−ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｉｎ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＫＮｂＯ３、ＫＴａＯ３、ＢａＴｉＯ３、ＣａＳｎＯ３、ＣａＺｒＯ３、ＣｄＳｎＯ３、ＳｒＨｆＯ３、ＳｒＳｎＯ３、ＳｒＴｉＯ３、ＹＳｃＯ３、ＣａＨｆＯ３、ＭｇＣｅＯ３、ＳｒＣｅＯ３、ＢａＣｅＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＬｉＧａＯ２、ＬｉＧａＯ２の混晶系（Ｌｉ１−（ｘ＋ｙ）ＮａｘＫｙ）（Ｇａ１−ｚＡｌｚ）Ｏ２またはこれらのうち少なくとも２つを含む固溶体を用いて形成されている。
【００９４】
あるいは、第２のゲート絶縁層２８も下地絶縁層２３と同様、アクリル等の樹脂により形成されていても良い。これにより、下地絶縁層２３を樹脂で形成する場合と同様の利点がある。
【００９５】
第２のゲート絶縁層２８の側壁部は、特に、下地絶縁層２３、ソース電極２４およびドレイン電極２５と界面を形成する半導体層２６の下端面、および第１のゲート絶縁層２７と界面を形成する半導体層２６の上端面以外の側端面を覆っている。このように、第２のゲート絶縁層２８は、ゲート電極２９の下側で半導体層２６の側端面を覆う保護層の役割を果たし、かつ第１のゲート絶縁層２７とでゲート絶縁層としての十分な厚さを確保するために設けられている。
【００９６】
また、第２のゲート絶縁層２８は、前記の絶縁物が複数積層されていても良い。例えば、図１０に示すように、第２のゲート絶縁層２８は、下部絶縁層２８ａおよび上部絶縁層２８ｂの２層の積層により構成される。このような構造では、第１絶縁層２８ａを半導体層２６との界面特性の良好な絶縁物（Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ）で形成し、第２絶縁層２８ｂを隔絶性が良好な絶縁物（ＳｉＯ２）で形成することにより、第１のゲート絶縁層２７とゲート電極２９との間で信頼性の高い第２のゲート絶縁層２８を得ることができる。
【００９７】
薄膜トランジスタ２１においては、下地絶縁層２３、ソース電極２４、ドレイン電極２５、第１のゲート絶縁層２７および第２のゲート絶縁層２９により隔絶体が形成され、それぞれが隔絶層を形成している。
【００９８】
ここで、上記のように構成される薄膜トランジスタ２１の製造方法を、図１１（ａ）ないし（ｄ）の製造工程図を用いて以下に説明する。
【００９９】
まず、絶縁性基板１２に下地絶縁層２３として、例えば、Ａｌ２Ｏ３を１００ｎｍ程度の厚さでパルスレーザー堆積法により堆積する（図１１（ａ））。堆積の条件は、基板温度が３００℃、成膜雰囲気が減圧の酸素雰囲気で、レーザーパワーが３．０Ｊ／ｃｍ２、繰り返し周波数が１０Ｈｚである。ここでは、下地絶縁層２３の材料としてＡｌ２Ｏ３を用いたが、それ以外に前述の絶縁物を用いても良い。
【０１００】
続いて、下地絶縁層２３上にスパッタリング法等によりＡｌを１５０ｎｍ程度堆積し、フォトリソグラフィで所定の形状にレジストをパターニングし、ドライエッチングにより不要部を除去し、ソース電極２４およびドレイン電極２５を形成する（図１１（ｂ））。
【０１０１】
続いて、半導体層２６を形成するために、例えば、窒素がドーピングされた多結晶状態のＺｎＯをパルスレーザー堆積法により５０ｎｍ程度積層する。このときの堆積条件は、基板温度が３００℃、成膜雰囲気が減圧の酸素と一酸化窒素との混合雰囲気で、レーザーパワーが１．１Ｊ／ｃｍ２、繰り返し周波数が１０Ｈｚである。この方法により、ＺｎＯに窒素がドーピングされる。ここでは、窒素源に一酸化窒素を用いたが、他に、一酸化二窒素、二酸化窒素、アンモニアなどの窒素を含むガスを用いても良い。また、ここでは、ＺｎＯにドープする不純物としてＮを用いたが、他に、Ｐ、Ａｓ、Ｓｂを用いても良い。さらに、ここでは、半導体層２６の材料としてＺｎＯを用いたが、Ｍｇを含むＺｎＯ（ＭｇｘＺｎ１−ｘＯ）を用いても良い。また、ＺｎＯまたはＭｇを含むＺｎＯは、アモルファス状態でも良く、または多結晶状態とアモルファス状態とが混在した状態であっても良い。
【０１０２】
半導体層２６の堆積後、連続して第１のゲート絶縁層２７を積層する。第１のゲート絶縁層２７として、例えば、Ａｌ２Ｏ３をパルスレーザー堆積法によって５０ｎｍ程度積層する。Ａｌ２Ｏ３薄膜の成膜時の条件は、基板温度が３００℃、成膜雰囲気が減圧の酸素雰囲気で、レーザーパワーが３．０Ｊ／ｃｍ２、繰り返し周波数が１０Ｈｚである。ここでは、第１のゲート絶縁膜２７の材料としてＡｌ２Ｏ３を用いたが、それ以外に前述の絶縁物を用いても良い。また、第１のゲート絶縁膜２７として、前記の絶縁物が複数積層されていても良い。
【０１０３】
その後、フォトリソグラフィにより、所定の形状にパターニングしたレジストを用いてイオンミリング等で不要部を除去することで、第１のゲート絶縁層２７および半導体層２６を形成する（図１１（ｃ））。ここで、第１のゲート絶縁層２７および半導体層２６の側端面は絶縁性基板２２の上端面に対して垂直であるが、第２のゲート絶縁層２８のカバレージを良くするため、第１のゲート絶縁膜２７から半導体層２６側に拡がっていく順テーパー形状であっても良い。
【０１０４】
続いて、第２のゲート絶縁膜２８を積層する。第２のゲート絶縁層２８としては、例えば、パルスレーザー堆積法によりＡｌ２Ｏ３を４５０ｎｍ程度成膜する。成膜条件は、基板温度が３００℃、成膜雰囲気が減圧の酸素雰囲気で、レーザーパワーが３．０Ｊ／ｃｍ２、繰り返し周波数が１０Ｈｚである。ここでは、第２ゲート絶縁膜２８の材料としてＡｌ２Ｏ３を用いたが、それ以外に前述の絶縁物を用いても良い。また、第２のゲート絶縁膜２８として、前記の絶縁物が複数積層されていても良い。
【０１０５】
その後、ゲート電極２９を形成するために、Ａｌ等をスパッタリング法等により２００ｎｍ程度積層する。そして、フォトリソグラフィにより、所定の形状にパターニングしたレジストを用いてイオンミリング等でゲート電極２９および第２のゲート絶縁膜２８の不要部を除去することで、薄膜トランジスタ２１が完成する（図１１（ｄ））。
【０１０６】
上記のようにして得られた薄膜トランジスタ１１のＩｄ−Ｖｇ特性は、図４に示す特性と同様であり、そのしきい値電圧Ｖｔｈが０Ｖ付近に制御される。このように、薄膜トランジスタ２１においては、半導体層２６をＺｎＯに窒素をドープした半導体により形成することで、しきい値電圧Ｖｔｈを実用上問題のない電圧に制御できる。
【０１０７】
さらに他のＶ族元素のＰ、ＡｓまたはＳｂについても、実施形態１で述べたようにドーピングを行うことにより、同様にしきい値電圧Ｖｔｈを０Ｖ付近に制御できる。
【０１０８】
また、ＺｎＯまたはＭｇｘＺｎ１−ｘＯの多結晶状態、アモルファス状態または多結晶状態とアモルファス状態とが混在する状態である半導体にＩ族、III族、IV族またはVII族元素をドープしても、同様にしきい値電圧Ｖｔｈを制御することができる。
【０１０９】
なお、図９（ａ）ないし（ｃ）に示す構造では、半導体層２６がすべて、下地絶縁層２３、ソース電極２４、ドレイン電極２５、第１のゲート絶縁膜２７および第２のゲート絶縁層２８に覆われているが、薄膜トランジスタ２１の半導体層２６におけるチャネル部分（キャリアが移動する領域）に雰囲気による影響が及ばなければ、半導体層２６がすべて覆われる必要はない。例えば、図９（ａ）に二点鎖線で示すように、半導体層２６と第１のゲート絶縁層２７とがチャネル幅方向に長く伸びてその両端部が第２のゲート絶縁層２８から雰囲気に露出している構造では、その両端部にある半導体層２６の側端面は雰囲気の影響を受けるが、チャネル部分がその影響の及ばない程度に両端部から離間していれば、半導体層２６のすべてが覆われていなくても良い。
【０１１０】
〔実施形態４〕
本発明の第４の実施形態について図１、図２、図３、図５、図６、図７、図１０、図１７および図１８に基づいて説明すれば、以下の通りである。なお、本実施の形態において、前述の実施の形態１ないし３における構成要素と同等の機能を有する構成要素については、同じ符号を付記してその説明を省略する。
【０１１１】
図１（ａ）ないし（ｃ）に示すように、薄膜トランジスタ１において、半導体層５の代わりに半導体層１０５が形成されている。活性層としての半導体層１０５は、半導体層５と同様に、Ｉ族、III族、IV族、Ｖ族またはVII族の元素が添加されたＺｎＯまたはＭｇｘＺｎ１−ｘＯの多結晶状態、アモルファス状態または多結晶状態とアモルファス状態とが混在する状態である半導体を用いて形成されている。添加される元素としては、Ｉ族およびＶ族の元素が好ましい。例えば、半導体層１０５は、窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）またはこれらの２種類以上と水素（Ｈ）とを含むＺｎＯまたはＭｇｘＺｎ１−ｘＯの多結晶状態、アモルファス状態または多結晶状態とアモルファス状態とが混在する状態である半導体により形成されている。
【０１１２】
このように構成される薄膜トランジスタ１の製造においては、以下に説明するように、半導体層１０５の製造工程が半導体層５の前述の製造構成と異なる。図３（ｂ）に示すようにゲート絶縁層４としてＡｌ２Ｏ３を堆積後、連続して半導体層１０５を形成するために、例えば、窒素と水素とがドーピングされた多結晶状態のＺｎＯをパルスレーザー堆積法により５０ｎｍ程度積層する。このときの堆積条件は、基板温度は２００℃、成膜雰囲気が窒素ガスと水蒸気との混合雰囲気で、レーザーパワーが１．１Ｊ／ｃｍ２、繰り返し周波数が１０Ｈｚである。この方法により、ＺｎＯに窒素と水素とがドーピングされる。
【０１１３】
ここでは、窒素源に窒素ガスを用いたが、他に一酸化二窒素、一酸化窒素、二酸化窒素などの窒素を含むガスを用いても良い。また、ここでは、水素源として水蒸気を用いたが、他に過酸化水素などの水素を含むガスを用いても良い。さらには、アンモニアなどの窒素と水素から成るガスを用いても良い。このようなガスを用いた場合、窒素源を不要にすることができる。あるいは、水素源として、水蒸気、過酸化水素またはアンモニウムのうち複数種のガスを使用しても良い。また、ここでは、半導体層１０５にＺｎＯを例として用いたが、Ｍｇを含むＺｎＯ（ＭｇｘＺｎ１−ｘＯ）を用いても良い。また、ＺｎＯまたはＭｇを含むＺｎＯは、アモルファス状態でも良く、または多結晶状態とアモルファス状態とが混在した状態でも良い。
【０１１４】
上記のようにして得られた薄膜トランジスタ１のＩｄ−Ｖｇ特性を図１７に示す。図１７から、窒素と水素とがドーピングされていないＺｎＯを用いた薄膜トランジスタにおいて、保護層を形成した場合のＩｄ−Ｖｇ特性（図１５に実線にて示す）と比較して、そのしきい値電圧Ｖｔｈが０Ｖ付近にあることがわかる。このように窒素と水素をＺｎＯにドープすることで，保護層８が設けられた薄膜トランジスタ１において、しきい値電圧Ｖｔｈが実用上問題のない電圧に制御が可能であることがわかる。
【０１１５】
ＺｎＯに窒素と水素とをドープすることでしきい値電圧Ｖｔｈが制御されることは、以下のように理解される。保護層の形成で表面空乏層が解消され、ＺｎＯは自由電子が過剰な状態となる。Ｖ族元素の窒素はＺｎＯに対してアクセプタ不純物として働くので、窒素をドープすることで過剰な自由電子が減少する。Ｉ族元素である水素は、ＺｎＯ中に存在する状態では、自由電子の源となるダングリングボンドに対してターミネータとして働くので、水素をドープすることでも過剰な自由電子が減少する。窒素と水素とをドーピングすることで、フェルミ準位がバンドギャップ中央付近に押し下げられることになり、これにより、過剰な自由電子を排除するためのゲート電圧が小さくなり、しきい値電圧が０Ｖ付近となる。
【０１１６】
また、水素をドープすることにより、図１８に示すように、正のゲート電圧に対するＴＦＴ特性の経時劣化（しきい値電圧のプラスシフトΔＶｔｈ）を抑制することができる。具体的には、ソースおよびドレイン電極の電位をグランド電位とし、ゲート電極に３０Ｖの電圧を印加することで、しきい値電圧の経時変化を観測すると、Ｈ２Ｏ＋Ｎ２雰囲気で成膜されたＴＦＴが、Ｏ２＋ＮＯ雰囲気で成膜されたＴＦＴに比べ、しきい値電圧のシフト量を抑制できることが確認された。
【０１１７】
さらに他のＶ族元素Ｐ、ＡｓまたはＳｂについても、例えば、上記の半導体層１０５を積層する場合において、基板温度２００℃、成膜雰囲気が減圧の水蒸気雰囲気で、レーザーパワー１．１Ｊ／ｃｍ２の条件で、Ｚｎ２Ｐ３、Ｚｎ２Ａｓ３、Ｚｎ２Ｓｂ３などのＶ族を含むＺｎ化合物をターゲットに用いてドーピングを行い、同様にしきい値電圧Ｖｔｈが０Ｖ付近に制御できる。勿論、この方法でＺｎ２Ｎ３をターゲットに用いてドーピングしても、しきい値電圧Ｖｔｈを上記と同様に制御できる。
【０１１８】
なお、図５の半導体層５、図６に示す薄膜トランジスタ１１の半導体層１６、図７の半導体層１６、図９に示す薄膜トランジスタ２１の半導体層２６、図１０の半導体層２６に、窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）またはこれらの２種類以上と水素（Ｈ）とを含むＺｎＯまたはＭｇｘＺｎ１−ｘＯの多結晶状態、アモルファス状態または多結晶状態とアモルファス状態とが混在する状態である半導体を用いても、同様の効果から、しきい値電圧Ｖｔｈを０Ｖ付近に制御できる。
【０１１９】
〔実施形態５〕
本発明の第５の実施形態について、図１２および図１３に基づいて説明すれば、以下の通りである。なお、本実施の形態において、前述の実施の形態１ないし４における構成要素と同等の機能を有する構成要素については、同じ符号を付記してその説明を省略する。
【０１２０】
図１２に示すように、本実施の形態に係る表示装置は、アクティブマトリクス型の液晶表示装置であって、絵素アレイ３１と、ソースドライバ３２と、ゲートドライバ３３と、制御回路３４と、電源回路３５とを備えている。
【０１２１】
絵素アレイ３１、ソースドライバ３２およびゲートドライバ３３は、基板３６上に形成されている。基板３６は、ガラスのような絶縁性かつ透光性を有する材料により形成されている。絵素アレイ３１は、ソースラインＳＬ…と、ゲートラインＧＬ…と、絵素３７…とを有している。
【０１２２】
絵素アレイ３１においては、多数のゲートラインＧＬｊ，ＧＬｊ＋１…と多数のソースラインＳＬｉ，ＳＬｉ＋１…とが交差する状態で配されており、隣接する２本のゲートラインＧＬ，ＧＬと隣接する２本のソースラインＳＬ，ＳＬとで包囲された部分に絵素（図中、ＰＩＸにて示す）３７が設けられている。このように、絵素３７…は、絵素アレイ３１内でマトリクス状に配列されており、１列当たりに１本のソースラインＳＬが割り当てられ、１行当たりに１本のゲートラインＧＬが割り当てられている。
【０１２３】
液晶ディスプレイの場合、各絵素３１は、図１３に示すように、スイッチング素子であるトランジスタＴと、液晶容量ＣＬを有する絵素容量ＣＰとによって構成されている。一般に、アクティブマトリクス型液晶ディスプレイにおける絵素容量ＣＰは、表示を安定させるために、液晶容量ＣＬと並行に付加された補助容量ＣＳを有している。補助容量ＣＳは、液晶容量ＣＬやトランジスタＴのリーク電流、トランジスタＴのゲート・ソース間容量、絵素電極・信号線間容量等の寄生容量による絵素電位の変動、液晶容量ＣＬの表示データ依存性等の影響を最小限に抑えるために必要となる。
【０１２４】
トランジスタＴのゲートは、ゲートラインＧＬｊに接続されている。また、液晶容量ＣＬおよび補助容量ＣS の一方の電極は、トランジスタＴのドレインおよびソースを介してソースラインＳＬｊに接続されている。ドレインに接続される液晶容量ＣＬの電極は、絵素電極３７ａを形成している。液晶容量ＣＬの他方の電極は、液晶セルを挟んで対向電極に接続され、補助容量ＣＳの他方の電極は、全絵素に共通の図示しない共通電極線（Cs on Common構造の場合）、または隣接するゲートラインＧＬ（Cs on Gate構造の場合）に接続されている。
【０１２５】
多数のゲートラインＧＬｊ，ＧＬｊ＋１…は、ゲートドライバ３３に接続され、多数のデータ信号線ＳＬｉ，ＳＬｉ＋１…は、ソースドライバ３２に接続されている。また、ゲートドライバ３３およびソースドライバ３２は、それぞれ異なる電源電圧ＶＧＨ，ＶＧＬと電源電圧ＶＳＨ，ＶＳＬとにより駆動されている。
【０１２６】
ソースドライバ３２は、制御回路３４により与えられた画像信号ＤＡＴを制御回路３４からの同期信号ＣＫＳおよびスタートパルスＳＰＳに基づいてサンプリングして各列の画素に接続されたソースラインＳＬｉ，ＳＬｉ＋１…に出力するようになっている。ゲートドライバ３３は、制御回路３４からの同期信号ＣＫＧ・ＧＰＳおよびスタートパルスＳＰＧに基づいて各行の絵素３７…に接続されたゲートラインＧＬｊ，ＧＬｊ＋１…に与えるゲート信号を発生するようになっている。
【０１２７】
電源回路３５は、電源電圧ＶＳＨ，ＶＳＬ，ＶＧＨ，ＶＧＬ、接地電位ＣＯＭおよび電圧ＶＢＢを発生する回路である。電源電圧ＶＳＨ，ＶＳＬは、それぞれレベルの異なる電圧であり、ソースドライバ３２に与えられる。電源電圧ＶＧＨ，ＶＧＬは、それぞれレベルの異なる電圧であり、ゲートドライバ３３に与えられる。接地電位ＣＯＭは、基板３６に設けられる図示しない共通電極線に与えられる。
【０１２８】
トランジスタＴは、ゲートドライバ３３からゲートラインＧＬｊを介して与えられるゲート信号によってＯＮすると、ソースドライバ３２からソースラインＳＬｉ＋１を介して与えられる画像信号を絵素３７（絵素電極３７ａ）に書き込む。また、トランジスタＴは、前述の実施形態１ないし４における薄膜トランジスタ１，１１，２１（図１（ａ）、図６（ａ）、図９（ａ）参照）である。薄膜トランジスタ１，１１，２１は、前述のように、しきい値電圧Ｖｔｈを実用上問題のない電圧に制御が可能であることから、上記のような液晶表示装置に適用する場合、適切なしきい値電圧が０〜３Ｖ程度であるので、ドーピング量により、最適なしきい値電圧を設定することができる。したがって、この薄膜トランジスタ１，１１，２１を絵素３７を駆動するトランジスタＴに実用上問題なく用いることができる。
【０１２９】
また、ソースドライバ３２およびゲートドライバ３３を構成する回路素子のうち、トランジスタで構成される回路において、各トランジスタとして前述の薄膜トランジスタ１，１１，２１を、実用上問題なく用いることができる。
【０１３０】
また、絵素３７のトランジスタＴと駆動回路のトランジスタとを同じトランジスタ１，１１，２１で構成することによって、これらのトランジスタを同一の基板３６上に同じプロセスを用いて同時に作製することが可能になる。それゆえ、マトリクス表示装置の製造工程が削減されるので、マトリクス表示装置の低コストかを図ることができる。
【０１３１】
以上のように、絵素３７用のトランジスタＴおよび駆動回路用のトランジスタとして薄膜トランジスタ１，１１，２１を用いても、しきい値が適正に制御されるので、動作の安定したマトリクス表示装置を提供することが可能になる。
【０１３２】
以上、本実施の形態および前記の他の実施の形態において、幾つかの例を示したが、本発明は、上記の各実施の形態に限定されることなく、同様の概念に基づく全ての構成に適用される。
【０１３３】
例えば、実施形態１ないし４では、薄膜トランジスタ１，１１，２１について例示したが、ＺｎＯまたはＭｇｘＺｎ１−ｘＯを活性層に用い、かつ保護層の付与された構造において、同様にＺｎＯに窒素等がドープされた構成であれば、ｐｎ接合ダイオード、ショットキーダイオード、バイポーラトランジスタ、ショットキー障壁電界効果トランジスタ、接合型電界効果トランジスタ等にも本発明が適用可能である。
【０１３４】
また、実施形態５では、電子デバイスとしてアクティブマトリクス型の液晶表示装置について例示したが、他の表示装置、例えば有機ＥＬ表示装置やフレキシブル表示装置についても、同様に薄膜トランジスタ１，１１，２１をスイッチング素子として用いていれば、本発明の適用が可能である。
【０１３５】
さらに、本発明が適用可能な表示装置以外の電子デバイスとしては、薄膜トランジスタ１，１１，２１をイメージ読み出し用のスイッチング素子として用いた、ライン型イメージスキャナ、マトリクス型イメージスキャナ、Ｘ線イメージセンサ等が挙げられる。このようなスキャナやセンサでは、電荷蓄積容量に蓄積された電荷を読み出すために絵素電極とソースラインとの間に接続されたスイッチング素子をゲートラインに付与されたゲート電圧（走査信号）でＯＮする。図１２に示す液晶表示装置の絵素３７における液晶容量ＣＬおよび補助容量ＣＳを電荷蓄積容量に置き換えることにより、トランジスタＴをスイッチング素子として備えるスキャナやセンサにおける画像信号を読み出す部分を構成することができる。この構成では、ソースドライバ３２が、絵素から読み出された画像信号の入力回路に置き換えられる。また、ライン型のスキャナでは絵素を１ライン分用いればよい。
【図面の簡単な説明】
【０１３６】
【図１】（ａ）は本発明の第１の実施形態に係る薄膜トランジスタの構成を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線矢視断面図であり、（ｃ）は（ａ）のＢ−Ｂ線矢視断面図である。
【図２】第１の実施形態に係る薄膜トランジスタの他の構成を示す断面図である。
【図３】（ａ）ないし（ｅ）は図１の薄膜トランジスタの製造工程を示す断面図である。
【図４】第１ないし第３の実施形態に係わる薄膜トランジスタのＩｄ−Ｖｇ特性を示す図である。
【図５】第１の実施形態に係る薄膜トランジスタのさらに他の構成を示す平面図である。
【図６】（ａ）は本発明の第２の実施形態に係る薄膜トランジスタの構成を示す平面図であり、（ｂ）は（ａ）のＣ−Ｃ線矢視断面図であり、（ｃ）は（ａ）のＤ−Ｄ線矢視断面図である。
【図７】第２の実施形態に係る薄膜トランジスタの他の構成を示す断面図である。
【図８】（ａ）ないし（ｄ）は図６の薄膜トランジスタの製造工程を示す断面図である。
【図９】（ａ）は本発明の第３の実施形態に係る薄膜トランジスタの構成を示す平面図であり、（ｂ）は（ａ）のＥ−Ｅ線矢視断面図であり、（ｃ）は（ａ）のＦ−Ｆ線矢視断面図である。
【図１０】第３の実施形態に係る薄膜トランジスタの他の構成を示す断面図である。
【図１１】（ａ）ないし（ｄ）は図９の薄膜トランジスタの製造工程を示す断面図である。
【図１２】本発明の第５の実施形態に係るアクティブマトリクス型の液晶表示装置の概略構成を示すブロック図である。
【図１３】図１２の液晶表示装置における絵素の構成を示す回路図である。
【図１４】（ａ）従来の保護層を有していない薄膜トランジスタの構成を示す断面図であり、（ｂ）従来の保護層を有している薄膜トランジスタの構成を示す断面図である。
【図１５】保護層の有無による薄膜トランジスタのＩｄ−Ｖｇ特性を示す図である。
【図１６】保護層の有無による酸化亜鉛薄膜の電圧−抵抗率の特性を示す図である。
【図１７】第４の実施形態に係わる薄膜トランジスタのＩｄ−Ｖｇ特性を示す図である。
【図１８】第４の実施形態に係わる薄膜トランジスタにおける正のゲート電圧に対するＴＦＴ特性の経時劣化を示す図である。
【符号の説明】
【０１３７】
１，１１，２１    薄膜トランジスタ（半導体装置）
２，１２，２２    絶縁性基板
３，１８，２９    ゲート電極
４，１７          ゲート絶縁層（隔絶層）
５，１６，２６    半導体層（活性層）
６，１４，２４    ソース電極（隔絶層）
７，１５，２５    ドレイン電極（隔絶層）
８，１９          保護層（隔絶層）
１３，２３          下地絶縁層（隔絶層）
２７                第１のゲート絶縁層（隔絶層）
２８                第２のゲート絶縁層（隔絶層）
３７                絵素
３７ａ              絵素電極
１０５                半導体層（活性層）
ＳＬｊ                ソースライン
ＧＬｉ                ゲートライン
Ｔ                   トランジスタ（スイッチング素子）
【図１】
2005033172.tif 000003
【図２】
2005033172.tif 000004
【図３】
2005033172.tif 000005
【図４】
2005033172.tif 000006
【図５】
2005033172.tif 000007
【図６】
2005033172.tif 000008
【図７】
2005033172.tif 000009
【図８】
2005033172.tif 000010
【図９】
2005033172.tif 000011
【図１０】
2005033172.tif 000012
【図１１】
2005033172.tif 000013
【図１２】
2005033172.tif 000014
【図１３】
2005033172.tif 000015
【図１４】
2005033172.tif 000016
【図１５】
2005033172.tif 000017
【図１６】
2005033172.tif 000018
【図１７】
2005033172.tif 000019
【図１８】
2005033172.tif 000020
【手続補正書】
【提出日】平成16年11月15日(2004.11.15)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＺｎＯまたはＭｇｘＺｎ１−ｘＯの多結晶状態、アモルファス状態または多結晶状態とアモルファス状態とが混在する状態である半導体から成り、III族、IV族、Ｖ族またはVII族の元素が添加されている活性層と、
前記活性層を、前記活性層において可動電荷が移動する領域が雰囲気の影響を受けない範囲で雰囲気から隔絶する隔絶体とを備えていることを特徴とする半導体装置。
【請求項２】
前記元素が、窒素であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
ＺｎＯまたはＭｇｘＺｎ１−ｘＯの多結晶状態、アモルファス状態または多結晶状態とアモルファス状態とが混在する状態である半導体から成り、窒素と水素とが添加されている活性層と、
前記活性層を、前記活性層において可動電荷が移動する領域が雰囲気の影響を受けない範囲で雰囲気から隔絶する隔絶体とを備えていることを特徴とする半導体装置。
【請求項４】
前記活性層は、一酸化窒素または二酸化窒素のうち１種類以上と、水蒸気、過酸化水素またはこれらのうち１種類以上とを含む雰囲気中で形成されたことを特徴とする請求項３に記載の半導体装置。
【請求項５】
請求項３に記載の半導体装置を製造する製造方法であって、
前記活性層を、一酸化窒素または二酸化窒素のうち１種類以上と、水蒸気、過酸化水素またはこれらのうち１種類以上とを含む雰囲気中で形成することを特徴とする半導体装置の製造方法。
【請求項６】
前記隔絶体が異なる隔絶層から成ることを特徴とする請求項１、２、３または４に記載の半導体装置。
【請求項７】
前記隔絶層のうち少なくとも１つが、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ｓｔａｂ−ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｉｎ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＫＮｂＯ３、ＫＴａＯ３、ＢａＴｉＯ３、ＣａＳｎＯ３、ＣａＺｒＯ３、ＣｄＳｎＯ３、ＳｒＨｆＯ３、ＳｒＳｎＯ３、ＳｒＴｉＯ３、ＹＳｃＯ３、ＣａＨｆＯ３、ＭｇＣｅＯ３、ＳｒＣｅＯ３、ＢａＣｅＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＬｉＧａＯ２、ＬｉＧａＯ２の混晶系（Ｌｉ１−（ｘ＋ｙ）ＮａｘＫｙ）（Ｇａ１−ｚＡｌｚ）Ｏ２またはこれらのうち少なくとも２つを含む固溶体により形成されていることを特徴とする請求項６に記載の半導体装置。
【請求項８】
前記活性層に接続される２つの電極以外で前記活性層と界面を形成する前記隔絶層のうち、前記活性層における可動電荷の移動を制御する制御電極と前記活性層との間を絶縁する隔絶層と界面を形成する領域以外で前記活性層と界面を形成する前記隔絶層が、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ｓｔａｂ−ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｉｎ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＫＮｂＯ３、ＫＴａＯ３、ＢａＴｉＯ３、ＣａＳｎＯ３、ＣａＺｒＯ３、ＣｄＳｎＯ３、ＳｒＨｆＯ３、ＳｒＳｎＯ３、ＳｒＴｉＯ３、ＹＳｃＯ３、ＣａＨｆＯ３、ＭｇＣｅＯ３、ＳｒＣｅＯ３、ＢａＣｅＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＬｉＧａＯ２、ＬｉＧａＯ２の混晶系（Ｌｉ１−（ｘ＋ｙ）ＮａｘＫｙ）（Ｇａ１−ｚＡｌｚ）Ｏ２またはこれらのうち少なくとも２つを含む固溶体により形成されていることを特徴とする請求項７に記載の半導体装置。
【請求項９】
前記隔絶層のうち少なくとも１つが樹脂により形成されていることを特徴とする請求項６に記載の半導体装置。
【請求項１０】
前記活性層に接続される２つの電極以外で前記活性層と界面を形成する前記隔絶層のうち、前記活性層における可動電荷の移動を制御する制御電極と前記活性層との間を絶縁する隔絶層と界面を形成する領域以外で前記活性層と界面を形成する前記隔絶層が樹脂により形成されていることを特徴とする請求項９に記載の半導体装置。
【請求項１１】
前記活性層における可動電荷の移動を制御するゲート電極と、
前記活性層と前記ゲート電極との間を絶縁する前記隔絶層としてのゲート絶縁層と、
前記活性層に接続されるソース電極およびドレイン電極とを備え、
前記隔絶層のうち少なくとも１つが、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ｓｔａｂ−ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｉｎ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＫＮｂＯ３、ＫＴａＯ３、ＢａＴｉＯ３、ＣａＳｎＯ３、ＣａＺｒＯ３、ＣｄＳｎＯ３、ＳｒＨｆＯ３、ＳｒＳｎＯ３、ＳｒＴｉＯ３、ＹＳｃＯ３、ＣａＨｆＯ３、ＭｇＣｅＯ３、ＳｒＣｅＯ３、ＢａＣｅＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＬｉＧａＯ２、ＬｉＧａＯ２の混晶系（Ｌｉ１−（ｘ＋ｙ）ＮａｘＫｙ）（Ｇａ１−ｚＡｌｚ）Ｏ２またはこれらのうち少なくとも２つを含む固溶体により形成されていることを特徴とする請求項６に記載の半導体装置。
【請求項１２】
前記ソース電極および前記ドレイン電極以外で前記活性層と界面を形成する前記隔絶層のうち、前記ゲート絶縁層と界面を形成する領域以外で前記活性層と界面を形成する前記隔絶層が、ＳｉＯ２、Ａｌ２Ｏ３、ＡｌＮ、ＭｇＯ、Ｔａ２Ｏ５、ＴｉＯ２、ＺｒＯ２、ｓｔａｂ−ＺｒＯ２、ＣｅＯ２、Ｋ２Ｏ、Ｌｉ２Ｏ、Ｎａ２Ｏ、Ｒｂ２Ｏ、Ｉｎ２Ｏ３、Ｌａ２Ｏ３、Ｓｃ２Ｏ３、Ｙ２Ｏ３、ＫＮｂＯ３、ＫＴａＯ３、ＢａＴｉＯ３、ＣａＳｎＯ３、ＣａＺｒＯ３、ＣｄＳｎＯ３、ＳｒＨｆＯ３、ＳｒＳｎＯ３、ＳｒＴｉＯ３、ＹＳｃＯ３、ＣａＨｆＯ３、ＭｇＣｅＯ３、ＳｒＣｅＯ３、ＢａＣｅＯ３、ＳｒＺｒＯ３、ＢａＺｒＯ３、ＬｉＧａＯ２、ＬｉＧａＯ２の混晶系（Ｌｉ１−（ｘ＋ｙ）ＮａｘＫｙ）（Ｇａ１−ｚＡｌｚ）Ｏ２またはこれらのうち少なくとも２つを含む固溶体により形成されていることを特徴とする請求項１１に記載の半導体装置。
【請求項１３】
前記活性層における可動電荷の移動を制御するゲート電極と、
前記活性層と前記ゲート電極との間を絶縁する前記隔絶層としてのゲート絶縁層と、
前記活性層に接続されるソース電極およびドレイン電極とを備え、
前記隔絶層のうち前記ゲート絶縁層が樹脂により形成されていることを特徴とする請求項６に記載の半導体装置。
【請求項１４】
請求項１ないし４および６ないし１３のいずれか１項に記載の半導体装置をスイッチング素子として備えた電子デバイス。
【請求項１５】
前記スイッチング素子が、絵素電極への画像信号の書き込みまたは読み出しのために絵素電極に接続されていることを特徴とする請求項１４に記載の電子デバイス。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
本発明の半導体装置は、上記の課題を解決するために、ＺｎＯまたはＭｇｘＺｎ１−ｘＯの多結晶状態、アモルファス状態または多結晶状態とアモルファス状態とが混在する状態である半導体から成り、III族、IV族、Ｖ族またはVII族の元素が添加されている活性層と、前記活性層を、前記活性層において可動電荷が移動する領域が雰囲気の影響を受けない範囲で雰囲気から隔絶する隔絶体とを備えていることを特徴としている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
このように、雰囲気に対して敏感なＺｎＯまたはＭｇｘＺｎ１−ｘＯからなる活性層を隔絶体によって雰囲気から隔絶することにより、半導体装置の素子特性を安定化させることが可能である。また、保護層等の隔絶体によって結果的に発生する活性層の可動電荷を、活性層にIII族、IV族、Ｖ族またはVII族の元素が添加されることにより減少させることができる。これは、保護層等を形成することで例えばＺｎＯの表面準位が減少し、ＺｎＯ内部への空乏層の拡がりが解消され、ＺｎＯは本来の抵抗値を示すｎ型半導体となり、自由電子が過剰な状態になる。例えばＶ族元素の窒素はＺｎＯに対してアクセプタ不純物として働くので、窒素の添加により過剰な自由電子が減少する。このような自由電子の減少により、フェルミ準位がバンドギャップ中央付近に押し下げられる。これにより、過剰な自由電子を排除するためのゲート電圧が低下するので、しきい値電圧が高まる。このように、トランジスタの重要な特性の１つであるしきい値電圧を実使用可能な電圧に制御することが可能となる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
前記半導体装置においては、前記元素が、窒素であることが好ましい。窒素が活性層に添加されることにより、添加量に応じてしきい値電圧を比較的大きい範囲で精度良く制御することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
本発明の半導体装置は、上記の課題を解決するために、ＺｎＯまたはＭｇｘＺｎ１−ｘＯの多結晶状態、アモルファス状態または多結晶状態とアモルファス状態とが混在する状態である半導体から成り、窒素と水素とが添加されている活性層と、前記活性層を、前記活性層において可動電荷が移動する領域が雰囲気の影響を受けない範囲で雰囲気から隔絶する隔絶体とを備えていることを特徴としている。窒素と水素とが活性層に添加されることによっても、添加量に応じてしきい値電圧を比較的大きい範囲で精度良く制御することができる。また、このような半導体装置の製造においては、前記活性層を、例えば、一酸化窒素または二酸化窒素のうち１種類以上と、水蒸気、過酸化水素またはこれらのうち１種類以上とを含む雰囲気中で形成する。これにより、窒素と水素とが、形成された活性層に添加される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
以上のように、本発明の半導体装置は、ＺｎＯまたはＭｇｘＺｎ１−ｘＯの多結晶状態、アモルファス状態または多結晶状態とアモルファス状態とが混在する状態である半導体から成り、III族、IV族、Ｖ族またはVII族の元素が添加されている活性層と、前記活性層を、前記活性層において可動電荷が移動する領域が雰囲気の影響を受けない範囲で雰囲気から隔絶する隔絶体とを備えている構成である。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
このように、雰囲気に対して敏感なＺｎＯまたはＭｇｘＺｎ１−ｘＯを隔絶体によって雰囲気から隔絶し、かつIII族、IV族、Ｖ族またはVII族の元素をＺｎＯまたはＭｇｘＺｎ１−ｘＯに添加することで、隔絶体によって活性層に発生する可動電荷を減少させることができる。これにより、素子特性が雰囲気により左右されず安定し、かつ実用可能な範囲にしきい値電圧を制御可能となるＺｎＯまたはＭｇｘＺｎ１−ｘＯを用いた半導体装置を提供することができるという効果を奏する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１２３
【補正方法】変更
【補正の内容】
【０１２３】
液晶ディスプレイの場合、各絵素３７は、図１３に示すように、スイッチング素子であるトランジスタＴと、液晶容量ＣＬを有する絵素容量ＣＰとによって構成されている。一般に、アクティブマトリクス型液晶ディスプレイにおける絵素容量ＣＰは、表示を安定させるために、液晶容量ＣＬと並行に付加された補助容量ＣＳを有している。補助容量ＣＳは、液晶容量ＣＬやトランジスタＴのリーク電流、トランジスタＴのゲート・ソース間容量、絵素電極・信号線間容量等の寄生容量による絵素電位の変動、液晶容量ＣＬの表示データ依存性等の影響を最小限に抑えるために必要となる。