(57)【要約】【目的】配線面積が少なく、ノイズ耐量が高い、放射雑音が小さいなどといった特徴をもつ信号伝送方法を提供する。【構成】重畳回路９にて送信すべきデータと拡散符号を重畳する。得られたデータによりＤＣ／ＤＣコンバータ中のスイッチングトランジスタＰＭＯＳ１とＮＭＯＳ１のスイッチング周期を変化させる。これにより電源バス３にのるリップルの周期という形で、信号を伝送することができる。拡散符号を用いて変調および復調を行うのでノイズ耐量が高く、また受信側が受信データから自分宛のデータか否かを判断できるためデータ線および送信先を特定するための信号線が不要となる。また、信号が周期が変動するリップルであるため、放射雑音も小さくできる。【選択図】        図２
2005033534.tif 000002
【特許請求の範囲】
【請求項１】
スイッチングトランジスタを有するスイッチング電源において、該スイッチングトランジスタのスイッチング周波数を伝送すべき信号により変調させることにより前記スイッチング電源の出力線に信号を重畳することを特徴とする信号伝送方法。
【請求項２】
前記伝送すべき信号に拡散符号を重畳させた信号により前記スイッチング周波数を変調させることを特徴とする請求項１に記載の信号伝送方法。
【請求項３】
前記スイッチング周波数を決定する発振回路が定電流により容量を所定電圧値の間で充放電するものであり、前記伝送すべき信号に拡散符号を重畳させた信号中の連続したｍビット（ｍは自然数）のデータにより前記定電流の値を変化させることを特徴とする請求項２に記載の信号伝送方法。
【請求項４】
前記スイッチング電源がＤＣ−ＤＣコンバータであることを特徴とする請求項１ないし３のいずれかに記載の信号伝送方法。
【請求項５】
前記スイッチング電源の出力線に第２のＤＣ−ＤＣコンバータが接続されていて、前記伝送すべき信号を該第２のＤＣ−ＤＣコンバータへの制御信号とすることにより該第２のＤＣ−ＤＣコンバータの制御を行うことを特徴とする請求項４に記載の信号伝送方法。
【請求項６】
前記スイッチング電源の出力線に重畳された信号の同期をとるための信号線を前記スイッチング電源の出力線とは別に設けることを特徴とする請求項１ないし５のいずれかに記載の信号伝送方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体装置に対し情報を伝送し、制御を行うための信号伝送方法に関するものである。
【０００２】
【従来の技術】
ホストＣＰＵが複数の半導体装置の制御を行うシステムの例を図１０に示す。図１０においてホストＣＰＵ５０がスイッチ５１を制御してバッテリー５２の出力を電源線５３に供給する。ホストＣＰＵは信号線５４により他のホストＣＰＵ５５やサブＣＰＵ５６などと通信するとともに、信号線５４によりＤＣ／ＤＣコンバータ制御ＩＣ５７，液晶ドライバ制御ＩＣ５８，ＲＡＭ５９，ディスプレイ制御ＩＣ６０などといった半導体装置に制御情報を送りその動きをコントロールする。
【０００３】
また、図１１はパワーマネージメントコントローラ６１が複数のＤＣ／ＤＣコンバータを制御するシステムである。図１０と共通する部分は同一符号を付して説明を省略し、異なる部分について説明する。複数のＤＣ／ＤＣコンバータ６２〜６７はそれぞれ異なる電圧を出力して他の半導体装置に供給するものであり、パワーマネージメントコントローラ６１は信号線５４を介して制御情報を送りその動きをコントロールする。
【０００４】
図１０，１１における信号線５４に関するインターフェース規格としてはＩＩＣ，ＳＰＩ，マイクロＬＡＮなどが提案されているが、いずれもＣＬＫ，Ｄ，ＣＥ，Ｗ／Ｒといった複数の配線を必要としている。一方、ますます多くの半導体装置が使われる携帯電話などでは、上記配線のためにはプリント基板上に多くの配線面積が必要とするという課題がある。また、単一の周波数を用いるために雑音に弱い、信号の振幅が電源電圧であるため放射雑音も多く小型化を阻む原因となっている、といった課題もある。
【０００５】
後半の課題に対しては、拡散符号系列によるスペクトル拡散通信が提案されている（例えば、非特許文献１，２）。この方式について、簡単に説明する。拡散符号系列とは、擬似的な乱数（ＰＮ：Ｐｓｅｕｄｏ−Ｎｏｉｓｅ）符号系列で拡散符号長の周期で繰り返し、他の拡散符号との相関が非常に低いという特徴をもっている。すなわち、拡散符号長をｎビットとし、２つの拡散符号ＰＮ１，ＰＮ２を構成するｎビットのデータをそれぞれｂ１１，ｂ１２，・・・，ｂ１ｎおよびｂ２１，ｂ２２，・・・，ｂ２ｎ（ｂ１ｉ，ｂ２ｉは０または１）とし、２つの拡散符号ＰＮ１，ＰＮ２の相関値をｂ１ｉ，ｂ２ｉの排他的論理和（Ｅｘｃｌｕｓｉｂｅ−ＯＲ：ｂ１ｉとｂ２ｉが等しいと１、等しくないと０となる関数）をｉ＝１〜ｎについて総和をとったものと定義すると、ＰＮ１＝ＰＮ２の場合は相関値は０となり、ＰＮ１＝−ＰＮ２（−ＰＮ２はＰＮ２を構成する各ビットｂ２ｉの０／１を反転させたもの）の場合はその相関値はｎとなり、ＰＮ１とＰＮ２が異なる拡散符号であるとその相関値はｎ／２もしくはｎ／２に近い値となる。相関値が０またはｎとなる場合は相関が高く、相関値がｎ／２もしくはｎ／２に近い値となる場合は相関が低い。拡散符号系列にはＭ計列、Ｇｏｌｄ信号系列などがあり、Ｍ系列を発生させる回路はシフトレジスタを数段用いることにより簡単に実現できる。
【０００６】
拡散符号による通信の原理を図１２により説明する。ＤＡＴＡ１が送信すべきデータであり、ＰＮ１が拡散符号である。拡散符号ＰＮ１はデータＤＡＴＡ１よりはるかに高速な信号である。データＤＡＴＡ１は拡散符号ＰＮ１により変調されて変調器６８から送信される。実際は、データＤＡＴＡ１と拡散符号ＰＮ１の排他的論理和をとってＤＡＴＡ２として変調器６８から出力される。実際の送信データＤＡＴＡ２において、元のデータＤＡＴＡ１がＨだった部分は−ＰＮ１となっており、またＬだった部分はＰＮ１となっている。受信側は復調器６９において送信データＤＡＴＡ２を拡散符号ＰＮ１により復調を行う。実際はＤＡＴＡ２と拡散符号の各ビットの排他的論理和の総和を計算し、それが第１の所定値以上であればデータとしてＨが送信されたと判断し、総和が第２の所定値以下であればデータとしてＬが送信されたと判断する。総和が第１の所定値と第２の所定値の中間の値である場合、そのデータは当該受信器に送られたものではないと判断する。上述の相関に関する説明から分かるように、送信側と受信側で同じ拡散符号ＰＮ１を用いる場合は送信データＤＡＴＡ１が受信側で再現でき、異なる拡散符号を用いる場合は再現できない。受信側は拡散符号により送信データが自分宛にものか否かを判断することができる。すなわち、受信側固有の拡散符号で送信データＤＡＴＡ２の復調動作を行ない、データが再現できた場合は自分宛のデータであると判断し、再現できない場合は他者宛のデータと判断すればよい。また、本方式は復調の際に拡散符号長分の総和をとるため、送信データＤＡＴＡ２において部分的にエラーが生じてもデータＤＡＴＡ１の再現が可能であり、ノイズ耐量が高いという特徴がある。
【０００７】
【非特許文献１】
吉村隆治、外３名，「ＣＤＭＡ方式を用いた有線通信インタフェース」，電子情報通信学会論文誌，社団法人電子情報通信学会，１９９９年１１月，Ｖｏｌ．Ｊ８２−Ｃ−ＩＩ，Ｎｏ．１１，ｐ．６３１−６３６
【０００８】
【非特許文献２】
杉浦彰彦，「スペクトル拡散技術とＣＤＭＡ通信技術の基礎」，雑誌インターフェース，ＣＱ出版社，２０００年２月号，ｐ．５９−７４
【０００９】
【発明が解決しようとする課題】
非特許文献１などに示されるＣＤＭＡ方式を用いた有線通信インターフェースでも通信線としてはデータ線２本とクロック線１本の計３本を必要とし、配線面積に関する課題は解決されないままとなっている。
【００１０】
そこで、本発明は上記課題を解決するためになされたものである、その目的は電源線に送信情報を重畳することより、配線面積が少なく、ノイズ耐量が高い、放射雑音が小さいなどといった特徴をもつ信号伝送方法を提供することにある。
【００１１】
【課題を解決するための手段】
そこで上記課題を解決するために、請求項１に係る発明は、スイッチングトランジスタを有するスイッチング電源において、該スイッチングトランジスタのスイッチング周波数を伝送すべき信号により変調させることにより前記スイッチング電源の出力線に信号を重畳することを特徴とする。
【００１２】
請求項２に係る発明は、請求項１に係る発明において、前記伝送すべき信号に拡散符号を重畳させた信号により前記スイッチング周波数を変調させることを特徴とする。
【００１３】
請求項３に係る発明は、請求項２に係る発明において、前記スイッチング周波数を決定する発振回路が定電流により容量を所定電圧値の間で充放電するものであり、前記伝送すべき信号に拡散符号を重畳させた信号中の連続したｍビット（ｍは自然数）のデータにより前記定電流の値を変化させることを特徴とする。
【００１４】
請求項４に係る発明は、請求項１ないし３のいずれかに係る発明において、前記スイッチング電源がＤＣ−ＤＣコンバータであることを特徴とする。
【００１５】
請求項５に係る発明は、請求項４に係る発明において、前記スイッチング電源の出力線に第２のＤＣ−ＤＣコンバータが接続されていて、前記伝送すべき信号を該第２のＤＣ−ＤＣコンバータへの制御信号とすることにより該第２のＤＣ−ＤＣコンバータの制御を行うことを特徴とする。
【００１６】
請求項６に係る発明は、請求項１ないし５のいずれかに係る発明において、前記スイッチング電源の出力線に重畳された信号の同期をとるための信号線を前記スイッチング電源の出力線とは別に設けることを特徴とする。
【００１７】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
【００１８】
【実施例１】
図１は、本発明に係る第１の実施形態を示す回路図である。図１において１は、バッテリー２の出力を受けて電源バス３へ信号を重畳した電源Ｖｒｅｇを供給する周波数拡散ＰＷＭ型ＤＣ／ＤＣコンバータおよびバスコントローラを内蔵する制御回路である。また、制御回路１はホストＣＰＵとの通信も行っている。電源バス３には２．５Ｖ電源を作るための第２のＤＣ／ＤＣコンバータ用制御ＩＣ４，液晶ドライバ制御ＩＣ５，ディスプレイ制御ＩＣ６，ＲＡＭ７などが接続されている。これらの半導体装置には制御回路１から同期用信号線８も接続されている。同期用信号線８により、受信側の各半導体装置に制御回路１から電源バス３に重畳されるデータとの同期をとる信号（例えばデータの送信開始を示す信号など）が送信される。
【００１９】
図２に周波数拡散ＰＷＭ型ＤＣ／ＤＣコンバータの構成例を示す。図２においてＰ型ＭＯＳトランジスタＰＭＯＳ１、Ｎ型ＭＯＳトランジスタＮＭＯＳ１、インダクタＬ、容量Ｃ０、抵抗Ｒ１，Ｒ２、コンパレータＣＭＰ１，ＣＭＰ２、基準電圧Ｖｒｅｆ、発振回路ＯＳＣおよび駆動回路１０は通常の同期整流方式の降圧型ＤＣ／ＤＣコンバータを構成している。Ｐ型ＭＯＳトランジスタＰＭＯＳ１のソースは電源ＶＤＤ（バッテリー２の出力に相当）に接続され、ドレインはＮ型ＭＯＳトランジスタＮＭＯＳ１のドレインおよびインダクタＬの一端に接続されている。Ｎ型ＭＯＳトランジスタＮＭＯＳ１のソースは接地電位（ＧＮＤ）に接続されている。インダクタＬの他端は容量Ｃ０の一端および抵抗Ｒ１，Ｒ２の一端に接続されるとともに、電源バス３に制御された電源電圧Ｖｒｅｇとして出力される。抵抗Ｒ１，Ｒ２の接続点は出力電源Ｖｒｅｇをフィードバックする信号ＶｆｂとしてコンパレータＣＭＰ１の反転入力部に接続される。コンパレータＣＭＰ１の非反転入力部には基準電圧Ｖｒｅｆが接続されており、ＶｆｂとＶｒｅｆの比較結果に基づきコンパレータＣＭＰ１からエラー信号Ｖｅｒｒが出力されてコンパレータＣＭＰ２の非反転入力部に接続される。コンパレータＣＭＰ２の反転入力部には発振回路ＯＳＣの出力である三角波Ｖｏｓｃが接続されている。ＶｅｒｒとＶｏｓｃの比較結果に基づきコンパレータＣＭＰ２から駆動信号Ｖｄｒｖが出力され、駆動回路１０に接続される。駆動回路１０は駆動信号Ｖｄｒｖに基づきＰ型ＭＯＳトランジスタＰＭＯＳ１，Ｎ型ＭＯＳトランジスタＮＭＯＳ１をオン・オフさせることにより、Ｖｆｂ＝Ｖｒｅｆとなるように出力電圧Ｖｒｅｇを安定させる。ここで、図１２においてＤＡＴＡ１とＰＮ１からＤＡＴＡ２を生成したように、送信データを拡散符号で変調したデータを生成し、生成した変調データに基づき発振回路ＯＳＣの発振周波数（発振周期）を制御すれば、ＤＣ／ＤＣコンバータのスイッチング周波数（周期）によりデータを送信することができる。スイッチング周波数は電源バス３上のリップルとして観察することができるから、受信側半導体装置本体１１は図３に示すようにＤＣカットのための容量Ｃ１により電源バス３のリップル成分を取り出して増幅器ＡＭＰ１で増幅した後、復調回路１２により拡散符号ＰＮを用いて復調することにより、自分宛の送信データを再現できるか、もしくは相関が低く他の半導体装置宛の信号と判断することができる。復調結果は半導体装置本体１１に伝えられ、それが半導体装置本体１１への制御信号である場合、半導体装置本体１１はその制御信号により指示された動作を行う。
【００２０】
図２の発振回路ＯＳＣの構成について、図４により説明を行う。図４は定電流回路２０，２１，３０，３１、Ｐ型ＭＯＳトランジスタＰＭＯＳ２、Ｎ型ＭＯＳトランジスタＮＭＯＳ２、スイッチＳＷ１，ＳＷ２、容量ＣＴ、コンパレータＣＭＰ３，ＣＭＰ４、基準電圧Ｖｏｕ，ＶｏｌおよびフリップフロップＦＦ１から構成されている。Ｐ型ＭＯＳトランジスタＰＭＯＳ２のソースは定電流回路２０に接続されるととともにスイッチＳＷ１を介して定電流回路２１にも接続されている。Ｎ型ＭＯＳトランジスタＮＭＯＳ２のソースは定電流回路３０に接続されるととともにスイッチＳＷ２を介して定電流回路３１にも接続されている。Ｐ型ＭＯＳトランジスタＰＭＯＳ２とＮ型ＭＯＳトランジスタＮＭＯＳ２のドレインは互いに接続されるとともに、容量ＣＴの一端とコンパレータＣＭＰ３，ＣＭＰ４の非反転入力部に接続されている。Ｐ型ＭＯＳトランジスタＰＭＯＳ２とＮ型ＭＯＳトランジスタＮＭＯＳ２のゲートにはフリップフロップＦＦ１の出力Ｑが共通に接続されているため、２つのＭＯＳトランジスタＰＭＯＳ２，ＮＭＯＳ２は相補的な動作をする。コンパレータＣＭＰ３，ＣＭＰ４の反転入力部にはそれぞれ基準電圧Ｖｏｕ，Ｖｏｌ（Ｖｏｕ＞Ｖｏｌ）が接続され、コンパレータＣＭＰ３，ＣＭＰ４の出力はそれぞれフリップフロップＦＦ１のセット入力部Ｓおよびリセット入力部に接続される。２つのＭＯＳトランジスタＰＭＯＳ２，ＮＭＯＳ２は相補的な動作をするため、Ｐ型ＭＯＳトランジスタＰＭＯＳ２がオン（導通）しているときは容量ＣＴは定電流回路２０単独または定電流回路２０，２１により充電され、容量ＣＴの積分値、すなわち発振回路の三角波出力Ｖｏｓｃは上昇していく。
Ｎ型ＭＯＳトランジスタＮＭＯＳ２がオンしているときは容量ＣＴは定電流回路２
３０単独または定電流回路３０，３１により放電され、容量ＣＴの積分値、すなわち発振回路の三角波出力Ｖｏｓｃは下降していく。Ｖｏｓｃが上昇しているときにその値が基準電圧Ｖｏｕを超えるとコンパレータＣＭＰ３の出力がＨとなって、フリップフロップＦＦ１はセットされてその出力ＱがＨとなり、今度はＮ型ＭＯＳトランジスタＮＭＯＳ２がオンしてＶｏｓｃは下降を始める。次に基準電圧Ｖｏｌを下回るとコンパレータＣＭＰ４の出力がＨとなって、フリップフロップＦＦ１はリセットされてその出力ＱがＬになり、Ｐ型ＭＯＳトランジスタＰＭＯＳ２がオンして再度Ｖｏｓｃは上昇を開始する。このように、ＶｏｓｃはＶｏｕとＶｏｌの間で発振する信号する三角波となる。その発振周期は容量ＣＴを充放電する定電流の値による。すなわち、スイッチＳＷ１，ＳＷ２をオフさせた標準状態に比べ、スイッチＳＷ１，ＳＷ２をオンさせて容量ＣＴを充放電する電流値を大きくすると発振周期は短くなる。なお、定電流回路２０，２１，３１，３１に流れる定電流値をそれぞれｉ２０，ｉ２１，ｉ３０，ｉ３１とするとｉ２０＞＞ｉ２１、ｉ３０＞＞ｉ３１として、ｉ２０およびｉ３０により基本周波数が定まり、ｉ２１やｉ３１を付加しても発振周波数が基本周波数から大きくずれないうようにしておくとよい。
【００２１】
上述の送信データを拡散符号で変調した送信データの各ビットデータを信号ＳＥＬとしてＳＷ１，ＳＷ２の制御に適用し、そのＬ／ＨによりスイッチＳＷ１，ＳＷ２のオン・オフ制御を行えば、発振周期を送信データのＬ／Ｈに合わせて変更することができる。例えば送信データのビットがＬのときスイッチＳＷ１，ＳＷ２をオンすると、ビットのＬ／Ｈは発振周期の短／長に対応し、これが電源ラインに重畳されることになる。この様子を図５のタイミングチャートに示す。なお、Ｌのときにオンではなく、Ｈのときにオンとしてもよい。
【００２２】
図５は発振回路ＯＳＣの出力Ｖｏｓｃ約３周期分の信号を示す。実線はＶｏｓｃの３周期ともＳＷ１，ＳＷ２がオフで長周期である場合に関する信号を、破線はＶｏｓｃの２周期目（２つ目の山）のみＳＷ１，ＳＷ２がオンとなって短周期となった場合の信号を示す。ＶｏｓｃはコンパレータＣＭＰ２によりＣＭＰ１からのエラー信号出力Ｖｅｒｒと比較され、Ｖｅｒｒ＞ＶｏｓｃのときにＨとなる駆動信号Ｖｄｒｖが出力される。実線で示されるようにＶｏｓｃが３周期とも長周期、すなわち送信データの対応するビットが３ビットともＨの場合は、Ｖｏｓｃの周期も長周期ｔ０のままであるが、破線で示す送信データの２ビット目がＬの場合は、ｔ０より短い周期ｔ１やｔ２といった周期となる。駆動信号ＶｄｒｖがＨだと図２のＰ型ＭＯＳトランジスタＰＭＯＳ１がオンして容量Ｃ０に対する充電電流ｉＬが増大し、駆動信号ＶｄｒｖがＬだと図２のＮ型ＭＯＳトランジスタＮＭＯＳ１がオンして容量Ｃ０に対する充電電流ｉＬが減少し、図５に示すｉＬの波形となる。図２には図示しない負荷へ供給される平均の負荷電流値をｉｏａｖｅとすれば、ｉＬ＞ｉｏａｖｅのときは図２の容量Ｃ０を充電してその積分電圧値は上昇し、ｉＬ＜ｉｏａｖｅのときは図２の容量Ｃ０を放電してその積分電圧値は下降するから、Ｖｒｅｇの波形は図５に示すものになり、これが観察されるリップル波形となる。なお、厳密にはＶｒｅｇの波形は直線ではないが簡単化のために直線で示した。実線のＶｏｓｃが３周期とも長周期の場合は、Ｖｒｅｇのリップル周期もｔ０であるが、破線のようにＶｏｓｃの２周期目が短周期であると、Ｖｒｅｇのリップル周期もｔ３，ｔ４と短くなる。図３において復調回路１２は、容量Ｃ１および増幅器ＡＭＰ１により得られたリップル信号の周期をチェックすることにより伝送されたデータの０／１判定を行ない、その結果に対し拡散符合ＰＮを適用すれば、上述のように伝送された信号が自分宛かの判別および自分宛の場合そのデータの再現を実現できる。
【００２３】
上述のように電源に重畳させた信号自体で自分宛のデータかどうかが判断できるので、従来技術で必要だったデータ線およびＣＥ（Ｃｈｉｐ  Ｅｎａｂｌｅ）信号線は不要となり、配線面積を削減できる。また、情報がリップルの形で伝えられ、リップル自体の振幅は大きくはないので、情報を伝送することにより発生する放射雑音を小さくすることができる。さらに、復調データを送信データの複数ビットと拡散符号を形成する複数ビットの相関で決めることから、ノイズ耐量も高いものが得られる。
【００２４】
【実施例２】
実施例１に示す方法だと、発振回路ＯＳＣの発振１周期にデータを１ビットしか送信できない。本発明に係る第２の実施形態として、発振１周期毎に１ビットではなくｍビット送る方法について説明する。そのためには、送信すべきデータをｍビットずつのデータに分割し、各ｍビットのデータにより発振回路ＯＳＣの発振周期を決めてやればよい。ｍビットのデータにより発振回路ＯＳＣの発振周期を決める回路を図６に示す。図６に示す回路は、図２において破線で囲った回路ブロック４０を置き換えるものである。図２と共通する部分は同一符号を付して説明を省略し、異なる部分について説明する。図６は図４の回路ブロックに対し、定電流２２〜２ｍおよび３２〜３ｍとスイッチＳＷ１２〜ＳＷ１ｍおよびＳＷ２２〜ＳＷ２ｍを付加したものである。なお、スイッチＳＷ１１およびＳＷ２１はそれぞれ図２のスイッチＳＷ１およびＳＷ２に対応する。定電流２ｊ，３ｊ（ｊ＝２〜ｍ）に流れる電流の大きさｉ２ｊ，ｉ３ｊをそれぞれ、ｉ２ｊ＝ｉ２１×（１／２）ｊ−１，ｉ３ｊ＝ｉ３１×（１／２）ｊ−１、上述のｍビットのデータうちｋ番目のビットをｂｋ（ｋ＝１〜ｍ）とし、ｂｋのＬ／ＨでＳＷ１ｋおよびＳＷ２ｋのオン・オフを決めれば（例えばＬで双方オン，Ｈで双方オフ、この逆でもよい）、上述のｍビットのデータにより容量ＣＴを充放電する電流がそれぞれ２ｍとおりに変化する。これにより、図５のｔ０，ｔ３，ｔ４といったデータもより細かい動きをするようになる。これを検出するため、図３に示す復調器１２の構成はより複雑なものになる。すなわち、送信するデータ量と復調器の複雑さはトレードオフの関係にあるが、どちらを選択するかは本発明を適用する個々の状況に応じて判断すればよい。
【００２５】
【実施例３】
図７は、本発明に係る第３の実施形態を示す回路図である。図７に示す回路は制御回路１Ａがバスコントローラではなくパワーマネージメントコントローラを内蔵するものであり、図１の液晶ドライバ制御ＩＣ５，ディスプレイ制御ＩＣ６，ＲＡＭ７の部分を第３，４，５のＤＣ／ＤＣコンバータ用制御ＩＣ１３，１４，１５に置き換えたものになっている。なお、図１と共通する部分は同一符号を付して説明を省略する。本実施例は制御回路中のパワーマネージメントコントローラが、電源バス３に重畳させた制御信号により複数のＤＣ／ＤＣコンバータ用制御ＩＣを制御するものであるが、電源バス３への制御信号の重畳方法は実施例１または２のものと同じである。
【００２６】
【実施例４】
図８は、本発明に係る第４の実施形態を示す回路図である。図８に示す回路は図１に示す回路から同期用信号線８をとりさったものとなっている。本実施例では同期用信号線がないため、受信側でそれぞれ同期補足回路（例えば、非特許文献２）を設けておく必要がある。これにより、同期用信号線８の配線面積を削減できる。但し、この場合は同期補足回路追加による回路規模増大、すなわち回路のレイアウト面積の増大とのトレードオフとなるが、どちらを選択するかは本発明を適用する個々の状況に応じて判断すればよい。
【００２７】
【実施例５】
図９は、本発明に係る第５の実施形態を示す回路図である。図９に示す回路は図７に示す回路から同期用信号線８をとりさり、その配線面積を削減したものとなっている。本実施例においても同期補足回路追加による回路規模増大、すなわち回路のレイアウト面積の増大とのトレードオフとなっているが、どちらを選択するかは本発明を適用する個々の状況に応じて判断すればよい。
【００２８】
【発明の効果】
上述した各実施形態によれば、伝送すべき信号に拡散符号を重畳し、そのデータに基づきスイッチング電源のスイッチング周期を変更させることにより電源バスを介して複数の半導体装置に信号を伝送するようにしたことから、データおよび送付先の半導体装置を選択するための配線を省略できる。また、通信が電源バスのリップルの形で伝送され、かつその周期が変動して一定周波数に集中することを防ぐことから、ＥＭＩを削減する効果も大きい。さらに、拡散符号を適用していることから、ノイズに強い信号伝送を実現することができる。
【図面の簡単な説明】
【図１】本発明に係る第１の実施形態を示す回路図である。
【図２】周波数拡散ＰＷＭ型ＤＣ／ＤＣコンバータの構成例を示す回路図である。
【図３】本発明の実施形態における受信側の構成例を示す回路図である。
【図４】発振回路ＯＳＣの構成例を示す回路図である。
【図５】本発明に係る第１の実施形態に関する動作を示すタイミングチャートである。
【図６】本発明に係る第２の実施形態を示す回路図である
【図７】本発明に係る第３の実施形態を示す回路図である。
【図８】本発明に係る第４の実施形態を示す回路図である。
【図９】本発明に係る第５の実施形態を示す回路図である。
【図１０】第１の従来技術について説明するための回路図である。
【図１１】第２の従来技術について説明するための回路図である。
【図１２】拡散符号による通信の原理を説明するための図である。
【符号の説明】
１，１Ａ                制御回路
２                      バッテリー
３                      電源バス
４，５，７              半導体装置
６，１３，１４，１５    ＤＣ／ＤＣコンバータ
８                      同期用信号線
９                      重畳回路
１０                    駆動回路
１１                    受信側半導体装置本体
１２                    復調回路
２０〜２ｍ              定電流回路
３０〜３ｍ              定電流回路
ＡＭＰ１                増幅器
ＣＭＰ１〜ＣＭＰ４      コンパレータ
Ｃ０，Ｃ１，ＣＴ        容量
Ｌ                      インダクタ
Ｒ１，Ｒ２              抵抗
ＯＳＣ                  発振回路
ＰＮ                    拡散符号
ＦＦ１                  フリップフロップ
ＰＭＯＳ１，ＰＭＯＳ２          Ｐ型ＭＯＳトランジスタ
ＮＭＯＳ１，ＮＭＯＳ２          Ｎ型ＭＯＳトランジスタ
ＳＷ１１〜ＳＷ１ｍ，ＳＷ２１〜ＳＷ２ｍ  スイッチ
【図１】
2005033534.tif 000003
【図２】
2005033534.tif 000004
【図３】
2005033534.tif 000005
【図４】
2005033534.tif 000006
【図５】
2005033534.tif 000007
【図６】
2005033534.tif 000008
【図７】
2005033534.tif 000009
【図８】
2005033534.tif 000010
【図９】
2005033534.tif 000011
【図１０】
2005033534.tif 000012
【図１１】
2005033534.tif 000013
【図１２】
2005033534.tif 000014