(57)【要約】【課題】抵抗ストリング型Ｄ／Ａ変換回路において、オペアンプの非線形性に起因して生じる精度劣化に対して、オペアンプに手を加えることなく非線形性の補正を行い、ダイナミックレンジを広げることを可能にする。【解決手段】オペアンプにおいて電圧が歪む範囲にある低電圧側のＡ個の抵抗セルからなる補正範囲内デコーダ回路２に対して、Ｘ個（Ｘ＞Ａ）の抵抗セルからなる補正用デコーダ回路３に切り替え可能に付加し、低電圧側の小範囲毎にデジタル入力１コードあたりの抵抗セル数を変化させるように出力が補正用デコーダ回路３に接続された電圧変化率記憶装置６を備え、電圧変化率記憶装置６にオペアンプ５の低電圧側の非線形性を補正する値を記憶させることにより、補正された２＾Ｎ階調のアナログ電圧を出力することを可能にする。【選択図】  図３
2005318205.tif 000002
【特許請求の範囲】
【請求項１】
フルスケール側リファレンス電圧とゼロスケール側リファレンス電圧の間に直列に接続された２＾Ｎ個（＾はべき乗記号、Ｎは自然数）の抵抗素子とトランジスタのペア（抵抗セル）を制御し、デジタル入力に対応するアナログ電圧をオペアンプから出力するＮビット抵抗ストリング型Ｄ／Ａ変換回路において、
低電圧側のＡ個の前記抵抗セルをＸ個（Ｘ＞Ａ）の抵抗セルに切り替える補正用デコーダ回路と、
低電圧側の小範囲毎にデジタル入力１コードあたりの抵抗セル数を変化させるように前記補正用デコーダ回路に出力が接続された電圧変化率記憶装置とを備え、
前記電圧変化率記憶装置に前記オペアンプの低電圧側の非線形性を補正する値を記憶させることにより、補正された２＾Ｎ階調のアナログ電圧を出力することが可能なＤ／Ａ変換回路。
【請求項２】
フルスケール側リファレンス電圧とゼロスケール側リファレンス電圧の間に直列に接続された２＾Ｎ個（＾はべき乗記号、Ｎは自然数）の抵抗素子とトランジスタのペア（抵抗セル）を制御し、デジタル入力に対応するアナログ電圧をオペアンプから出力するＮビット抵抗ストリング型Ｄ／Ａ変換回路において、
高電圧側のＡ個の前記抵抗セルをＸ個（Ｘ＞Ａ）の抵抗セルに切り替える補正用デコーダ回路と、
高電圧側の小範囲毎にデジタル入力１コードあたりの抵抗セル数を変化させるように前記補正用デコーダ回路に出力が接続された電圧変化率記憶装置とを備え、
前記電圧変化率記憶装置に前記オペアンプの高電圧側の非線形性を補正する値を記憶させることにより、補正された２＾Ｎ階調のアナログ電圧を出力することが可能なＤ／Ａ変換回路。
【請求項３】
フルスケール側リファレンス電圧とゼロスケール側リファレンス電圧の間に直列に接続された２＾Ｎ個（＾はべき乗記号、Ｎは自然数）の抵抗素子とトランジスタのペア（抵抗セル）を制御し、デジタル入力に対応するアナログ電圧をオペアンプから出力するＮビット抵抗ストリング型Ｄ／Ａ変換回路において、
低電圧側のＡ個の前記抵抗セルをＸ個（Ｘ＞Ａ）の抵抗セルに切り替える補正用デコーダ回路と、
高電圧側のＢ個の前記抵抗セルをＹ個（Ｙ＞Ｂ）の抵抗セルに切り替える補正用デコーダ回路と、
低電圧側および高電圧側の小範囲毎にデジタル入力１コードあたりの抵抗セル数を変化させるように前記補正用デコーダ回路に出力が接続された電圧変化率記憶装置とを備え、
前記電圧変化率記憶装置に前記オペアンプの低電圧側および高電圧側の非線形性を補正する値を記憶させることにより、補正された２＾Ｎ階調のアナログ電圧を出力することが可能なＤ／Ａ変換回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は抵抗ストリング型Ｄ／Ａ変換回路に関し、特にオペアンプの低電圧側や高電圧側の非線形性によりダイナミックレンジが制約されてしまう場合に、オペアンプに手を加えることなく精度補正を可能にする技術に関する。
【背景技術】
【０００２】
産業分野においてはデータの非線形変換を伴うデジタル／アナログ（Ｄ／Ａ）変換がしばしば必要とされる。効率良く非線形変換を実現するための工夫も従来数多く報告されている。非線形変換用の変換テーブルと安価な２個のＤ／Ａ変換回路を用い、入力データのビット数より多いビット数のアナログ出力精度を得る回路構成法も開示されている（例えば、特許文献１参照）。
【特許文献１】登録実用新案第２５８０８９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
Ｄ／Ａ変換回路には、それ自体に、使用するオペアンプの非線形性によりダイナミックレンジが狭められるという問題がある。上記変換テーブルと２個のＤ／Ａ変換回路を用いてアナログ出力精度を上げる方法は非線形性の補正に有用な方法ではあるが、２個のＤ／Ａ変換回路を用いるために回路規模が大きくなる点と、２個のＤ／Ａ変換回路の間で生じるオフセットや絶対値誤差を解消しなければならない点に問題が残る。
【０００４】
ここで、オペアンプの非線形性によりダイナミックレンジが狭められる問題を説明する。図１にトランジスタの一般的な回路図を、図２にそのＶｄｓ−Ｉｄｓ特性のグラフを示す。図２に示されるように、Ｖｄｓの値によりトランジスタの特性が変化する。Ｖｄｓ＞Ｖｅｆｆの範囲を飽和領域といい、Ｖｄｓ＜Ｖｅｆｆの範囲を線形領域という。
【０００５】
ここに、Ｕｔ＝ｑ／ｋＴ＝２６ｍＶ（室温時）、
ｎ＝（１＋Ｃｄ／Ｃｏｘ）≒１．４  として、
Ｖｅｆｆ＝Ｖｇｓ−Ｖｔ＞２ｎＵｔ≒７３ｍＶ  である。
【０００６】
一般にオペアンプでトランジスタを使用する際は、Ｖｄｓ＞Ｖｅｆｆの飽和領域で動作するようＶｇｓの電圧範囲を決定して設計を行う。線形領域で設計するとＶｄｓが下がるにつれてＩｄｓが著しく減少し、電圧変化率が下がり出力電圧が歪む。すなわち、Ｖｅｆｆがあるために、オペアンプのダイナミックレンジは必然的に制限されることになる。
【０００７】
また、Ｖｅｆｆはプロセスパラメータで決定されるため加工ばらつきがある。そのため、オペアンプ設計時にはＶｅｆｆを高めに設定して設計することで製品品質を確保することが必要であった。しかしながら、Ｖｅｆｆを高めに設定するためにダイナミックレンジが狭まり、Ｄ／Ａ変換回路のダイナミックレンジがオペアンプにより制約されるため、カスタマ仕様を満たすことが不可能となることがあった。
【０００８】
また、ばらつきシミュレーションを行い何回も繰り返し設計することでオペアンプを目標のダイナミックレンジに近づけるという方法もある。しかしながら、何回も繰り返し設計するため設計工数がかかるという問題があった。
【０００９】
さらに、この問題を解決するためにフォールテッドカスコード型オペアンプやＲａｉｌ−Ｔｏ−Ｒａｉｌという高入力ダイナミックレンジのオペアンプ構成で設計することがあるが、オペアンプを構成するトランジスタ数が増えるため消費電流が多くなってしまうという問題があった。
【００１０】
本発明は、抵抗ストリング型Ｄ／Ａ変換回路において、オペアンプ内部にあるトランジスタの非線形性に起因して生じるＤ／Ａ変換回路の精度劣化に対して、オペアンプに手を加えることなく非線形性の補正を行い、ダイナミックレンジを広げることを可能にするＤ／Ａ変換回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明のＤ／Ａ変換回路は、フルスケール側リファレンス電圧とゼロスケール側リファレンス電圧の間に直列に接続された２＾Ｎ個（＾はべき乗記号、Ｎは自然数）の抵抗素子とトランジスタのペア（抵抗セル）を制御し、デジタル入力に対応するアナログ電圧をオペアンプから出力するＮビット抵抗ストリング型Ｄ／Ａ変換回路において、低電圧側のＡ個の前記抵抗セルをＸ個（Ｘ＞Ａ）の抵抗セルに切り替える補正用デコーダ回路と、低電圧側の小範囲毎にデジタル入力１コードあたりの抵抗セル数を変化させるように前記補正用デコーダ回路に出力が接続された電圧変化率記憶装置とを備え、前記電圧変化率記憶装置に前記オペアンプの低電圧側の非線形性を補正する値を記憶させることにより、補正された２＾Ｎ階調のアナログ電圧を出力することが可能なものである。
【００１２】
上記構成によれば、オペアンプの低電圧側の非線形性が問題となる場合に、補正用デコーダ回路に切り替えることにより、Ａ階調の電圧値に代えて選択可能となるＸ階調の電圧値の中から、電圧変化率記憶装置に記憶された値によりＡ個の補正された電圧値が選択されるため、低電圧側において理想の線形状態へ近づくよう補正をかけることができる。  その結果、低電圧側に生じるオペアンプのひずみの影響を実効的に軽減させ、初期状態よりＤ／Ａ変換回路の線形性を向上させることができる。
【００１３】
本発明のＤ／Ａ変換回路は、フルスケール側リファレンス電圧とゼロスケール側リファレンス電圧の間に直列に接続された２＾Ｎ個（＾はべき乗記号、Ｎは自然数）の抵抗素子とトランジスタのペア（抵抗セル）を制御し、デジタル入力に対応するアナログ電圧をオペアンプから出力するＮビット抵抗ストリング型Ｄ／Ａ変換回路において、高電圧側のＡ個の前記抵抗セルをＸ個（Ｘ＞Ａ）の抵抗セルに切り替える補正用デコーダ回路と、高電圧側の小範囲毎にデジタル入力１コードあたりの抵抗セル数を変化させるように前記補正用デコーダ回路に出力が接続された電圧変化率記憶装置とを備え、前記電圧変化率記憶装置に前記オペアンプの高電圧側の非線形性を補正する値を記憶させることにより、補正された２＾Ｎ階調のアナログ電圧を出力することが可能なものである。
【００１４】
上記構成によれば、オペアンプの高電圧側の非線形性が問題となる場合に、補正用デコーダ回路に切り替えることにより、Ａ階調の電圧値に代えて選択可能となるＸ階調の電圧値の中から、電圧変化率記憶装置に記憶された値によりＡ個の補正された電圧値が選択されるため、高電圧側において理想の線形状態へ近づくよう補正をかけることができる。その結果、高電圧側に生じるオペアンプのひずみの影響を実効的に軽減させ、初期状態よりＤ／Ａ変換回路の線形性を向上させることができる。
【００１５】
本発明のＤ／Ａ変換回路は、フルスケール側リファレンス電圧とゼロスケール側リファレンス電圧の間に直列に接続された２＾Ｎ個（＾はべき乗記号、Ｎは自然数）の抵抗素子とトランジスタのペア（抵抗セル）を制御し、デジタル入力に対応するアナログ電圧をオペアンプから出力するＮビット抵抗ストリング型Ｄ／Ａ変換回路において、低電圧側のＡ個の前記抵抗セルをＸ個（Ｘ＞Ａ）の抵抗セルに切り替える補正用デコーダ回路と、高電圧側のＢ個の前記抵抗セルをＹ個（Ｙ＞Ｂ）の抵抗セルに切り替える補正用デコーダ回路と、低電圧側および高電圧側の小範囲毎にデジタル入力１コードあたりの抵抗セル数を変化させるように前記補正用デコーダ回路に出力が接続された電圧変化率記憶装置とを備え、前記電圧変化率記憶装置に前記オペアンプの低電圧側および高電圧側の非線形性を補正する値を記憶させることにより、補正された２＾Ｎ階調のアナログ電圧を出力することが可能なものである。
【００１６】
上記構成によれば、上記２つの発明の利点を併せ持つことができるため、オペアンプの特性によらず理想の線形状態へ近づくよう補正をかけることができ、低電圧側あるいは高電圧側に生じるオペアンプのひずみの影響を実効的に軽減させ、初期状態よりＤ／Ａ変換回路の線形性を向上させることができる。
【発明の効果】
【００１７】
本発明によれば、従来は使用できなかったオペアンプの非線形部分も活用し高ダイナミックレンジなＤ／Ａ変換回路を簡単に設計することが可能となる。この効果により、最適設計のための繰り返しの工数を削減できるため、設計工数が短縮できる。また、設計後に補正をかけることができるため、設計で見積もりきれなかったＶｔのばらつきによる特性劣化を軽減することができ、設計歩留まりを向上させることができる。
【００１８】
また、オペアンプのＩｄｓを増やすと高速なオペアンプが設計可能であるが、Ｖｅｆｆの値が高くなりオペアンプのダイナミックレンジが狭くなってしまう従来の問題に対して、本発明の補正方法を活用することにより、Ｖｅｆｆより低い電圧範囲に対しても実効的に非線形特性をキャンセルできるため、高速なＤ／Ａ変換回路の高ダイナミックレンジ化も可能となる。さらに、ダイナミックレンジを広げるためにフォールテッドカスコードやＲａｉｌ−Ｔｏ−Ｒａｉｌといった特殊なオペアンプを使用しなくて済むため、回路を低消費電力に設計できる利点がある。
【発明を実施するための最良の形態】
【００１９】
（実施の形態１）
以下、本発明の実施形態について図面を参照しながら説明する。図３は本発明の実施の形態１に係るＮビットの抵抗ストリング型Ｄ／Ａ変換回路の構成を示すブロック図である。
【００２０】
図３において、１は補正範囲外デコーダ回路、２は補正範囲内デコーダ回路、３は補正用デコーダ回路、４はフルスケール側のリファレンス電圧、５はインピーダンス変換と電圧増幅を行うオペアンプ、６は電圧変化率記憶装置、７はゼロスケール側のリファレンス電圧、８、９は制御スイッチである。
【００２１】
抵抗ストリングは、フルスケール側のリファレンス電圧４およびゼロスケール側のリファレンス電圧５の間に直列に接続された抵抗素子とトランジスタのペアからなる２＾Ｎ個（＾はべき乗記号、Ｎは自然数）の抵抗セルで構成され、補正範囲外デコーダ回路１と補正範囲内デコーダ回路２に分割され、補正範囲内デコーダ回路２に対して補正用デコーダ回路３が切り替え可能に付加されている。
【００２２】
補正範囲内デコーダ回路２はオペアンプ内部にあるトランジスタのＶｅｆｆより低い電圧を出力するために電圧が歪む範囲のＡ個の抵抗セルであり、これを補正用デコーダ回路３のＸ個（Ｘ＞Ａ）の抵抗セルに切り替えることで、２＾Ｎ−Ａ＋Ｘ階調の電圧を出力可能にする。このとき、補正用デコーダ回路３は電圧変化率記憶装置６から出力される補正値を受けてＸ＋１コードをデコードする。
【００２３】
すなわち、補正の境界点ＮｏｄｅＸから下のコードが補正対象であり、補正範囲内のコード数はＸとなり、補正範囲外のコード数は２＾Ｎ−Ｘで表され、出力電圧Ｖｘは次式で表される。
Ｖｘ＝（ＶｒｅｆＨ−ＶｒｅｆＬ）×（Ｘ＋１）／２＾Ｎ
【００２４】
以上のように構成されたＤ／Ａ変換回路において、次の手順に従い補正を行うことでオペアンプのひずみを軽減することが可能となる。説明のために、Ｄ／Ａ変換回路は５ビット入力とする。
【００２５】
まず、オペアンプのひずみ値を調べるために、制御スイッチ８をオン、制御スイッチ９をオフに設定し、補正範囲内デコーダ回路２を選択する。図４は、この状態で測定された補正前のＤ／Ａ変換回路の出力電圧特性を示すグラフである。
【００２６】
ここで、出力電圧特性のひずみを強調するために、非線形性誤差のＩＮＬおよびＤＮＬを算出する。非線形性誤差ＩＮＬ、ＤＮＬはＤ／Ａ変換回路の線形性を示す単位で次式で表される。
ＩＮＬ＝（Ｖｎ−Ｖｎｉｄｅａｌ）／Ｖ１ＬＳＢ
ＤＮＬ＝（Ｖｎ−Ｖ（ｎ−１）−Ｖ１ＬＳＢ）／Ｖ１ＬＳＢ
ただし、Ｖｎはコードｎの電圧値、Ｖ１ＬＳＢは１ビット分の電圧値である。
【００２７】
図５、図６はそれぞれ図４の出力電圧特性に対応するＤＮＬ、ＩＮＬを示すグラフである。オペアンプの出力ダイナミックレンジが小さく低電圧側でマージンが少ない場合は、図４の出力電圧特性がＶｅｆｆより低電圧で大きくひずむ特性となる。図５、図６に示すように、ＤＮＬ、ＩＮＬはエンドポイント法で換算すると補正範囲内ではマイナス側に偏る。
【００２８】
次に、図５、図６をもとに、ＤＮＬおよびＩＮＬが最良となる補正値を計算し、その結果を補正記憶装置に書き込み、制御スイッチ８をオフ、制御スイッチ９をオンに設定し、補正範囲内デコーダ回路２の代わりに補正用デコード回路３を選択する。これにより、補正用デコーダ回路３でＸ＋１コードの電圧が決定され、非線形性が補正された電圧出力が可能となる。
【００２９】
上記補正値の設定方法について、図５および図６を参照して具体的な補正方法を説明する。図において、オペアンプのダイナミックレンジの制約により低電圧側の出力特性が歪んでいる。特に６コード以下は著しい非線形傾向にある。このＤ／Ａ変換回路の補正の境界点ＮｏｄｅＸは５コード目である。よって補正対称コード数Ｘは４コードである。補正後は補正前の４コードに対し８階調調整できる構成となっている。
【００３０】
補正値は次のような考え方で決定される。図５、図６に示されるように、補正前のＤＮＬ、ＩＮＬはマイナス側に傾いている。線形性を改善させるためにはこのマイナスレベルを小さくする方向、すなわち、プラス方向にシフトする補正をかければ良い。
【００３１】
まず、制御スイッチ９側に切り替えた状態でＶｒｅｆＨ側から５ビットに相当する３２＋１コードを選択する。＋１はゼロスケールレベルであったＶｒｅｆＬに変わる新しい電圧値である。これにより、Ｖｅｆｆの影響を受けにくくなる。
【００３２】
さらに、補正前の抵抗セル数の２倍の補正抵抗セルを設けているため、補正後の電圧変化率を小さくすることが可能である。電圧変化率比Ｒは次式のとおりである。
Ｒ＝（Ａ＋２＾Ｎ−Ｘ）／２＾Ｎ＜１
【００３３】
この効果により、マイナス側に傾いているＤＮＬおよびＩＮＬの影響を分散させ、小さく見せることができる。以上の二つの効果により図５、図６で示されたようにＤＮＬ、ＩＮＬを改善することができる。
【００３４】
さらに、補正用抵抗列の単位抵抗値を補正前の単位抵抗値より小さい値で構成した場合、制御コード数は増えるが電圧変化率をコード毎に細かく設定できるため非線形性の補正が可能となる。
【００３５】
（実施の形態２）
実施の形態１においては、Ｎチャネルトランジスタの飽和領域と線形領域に着目し、低電圧側のひずみが主因でダイナミックレンジが狭まることを述べたが、Ｐチャネルトランジスタについても同様のことが容易に考えられる。この場合は、Ｎチャネルトランジスタの場合とは逆に高電圧側でオペアンプの出力特性にひずむ特性が現れる。
【００３６】
図７は本発明の実施の形態２に係るＮビットの抵抗ストリング型Ｄ／Ａ変換回路の構成を示すブロック図である。本実施の形態は、実施の形態１とは逆の高電圧側に生じるオペアンプの非線形性を軽減するようにＤ／Ａ変換回路を構成する。制御手順と考え方は実施の形態１と同様であるので説明を省略する。
【００３７】
（実施の形態３）
高電圧側および低電圧側のいずれにおいてもオペアンプが主因でダイナミックレンジが狭まってしまう場合に、実施の形態１と実施の形態２を融合させることにより、オペアンプの非線形性を実効的に軽減しダイナミックを広げることが考えられる。
【００３８】
図８は本発明の実施の形態３に係るＮビットの抵抗ストリング型Ｄ／Ａ変換回路の構成を示すブロック図である。本実施の形態は、実施の形態１と実施の形態２を融合させた構成となっている。この場合、接続されるオペアンプの特性によらず、高電圧側および低電圧側の補正用回路を入れておくだけで補正が可能となる。制御手順はと考え方は実施の形態１と同様であるので説明を省略する。
【産業上の利用可能性】
【００３９】
本発明のＤ／Ａ変換回路は、従来は使用できなかったオペアンプの非線形部分も活用し高ダイナミックレンジなＤ／Ａ変換回路を簡単に設計することが可能となる。この効果により、最適設計のための繰り返しの工数を削減できるため、設計工数が短縮できる。また、設計後に補正をかけることができるため、設計で見積もりきれなかったＶｔのばらつきによる特性劣化を軽減することができ、設計歩留まりを向上させることができるという効果、また、オペアンプのＩｄｓを増やすと高速なオペアンプが設計可能であるが、Ｖｅｆｆの値が高くなりオペアンプのダイナミックレンジが狭くなってしまう従来の問題に対して、本発明の補正方法を活用することにより、Ｖｅｆｆより低い電圧範囲に対しても実効的に非線形特性をキャンセルできるため、高速なＤ／Ａ変換回路の高ダイナミックレンジ化も可能となる。さらに、ダイナミックレンジを広げるためにフォールテッドカスコードやＲａｉｌ−Ｔｏ−Ｒａｉｌといった特殊なオペアンプを使用しなくて済むため、回路を低消費電力に設計できる利点があるという効果を有し、オペアンプの低電圧側や高電圧側の非線形性によりダイナミックレンジが制約されてしまう場合に、オペアンプに手を加えることなく精度補正を可能にする技術等として有用である。
【図面の簡単な説明】
【００４０】
【図１】ＮＰＮトランジスタの一般的な回路図。
【図２】ＮＰＮトランジスタのＶｄｓ−Ｉｄｓ特性のグラフ。
【図３】本発明の実施の形態１に係るＤ／Ａ変換回路の構成を示すブロック図。
【図４】補正前のＤ／Ａ変換回路の出力電圧特性を示すグラフ。
【図５】補正前のＤ／Ａ変換回路の出力電圧特性におけるＤＮＬを示すグラフ。
【図６】補正前のＤ／Ａ変換回路の出力電圧特性におけるＩＮＬを示すグラフ。
【図７】本発明の実施の形態２に係るＤ／Ａ変換回路の構成を示すブロック図。
【図８】本発明の実施の形態３に係るＤ／Ａ変換回路の構成を示すブロック図。
【符号の説明】
【００４１】
１  補正範囲外デコーダ回路
２  補正範囲内デコーダ回路
３  補正用デコーダ回路
４  フルスケール側のリファレンス電圧
５  オペアンプ
６  電圧変化率記憶装置
７  ゼロスケール側のリファレンス電圧
８、９  制御スイッチ
【図１】
2005318205.tif 000003
【図２】
2005318205.tif 000004
【図３】
2005318205.tif 000005
【図４】
2005318205.tif 000006
【図５】
2005318205.tif 000007
【図６】
2005318205.tif 000008
【図７】
2005318205.tif 000009
【図８】
2005318205.tif 000010