(57)【要約】【課題】  入力電圧がゼロの場合に十分に出力電流を遮断しうる電圧電流変換装置を提供する。【解決手段】  第１トランジスタＴ１のソース側に、第４，第５トランジスタＴ４，Ｔ５のドレインを接続し、第１トランジスタＴ１の自己バイアス期間は該第１トランジスタＴ１のソースを第４トランジスタＴ４を介して第２電位とし、該自己バイアス期間終了後の入力電圧Ｖｉｎによる第１トランジスタＴ１のゲート電位設定期間においては、第１トランジスタＴ１のソースを第５トランジスタＴ５を介して第３電位とする。【選択図】      図１
2005318573.tif 000002
【特許請求の範囲】
【請求項１】
入力端子から入力される電圧信号を受けるゲートと、出力端子から電流信号を出力するためのドレインと、ソースと、を有する電圧電流変換用トランジスタと、
前記電圧電流変換用トランジスタの前記ゲートを所定の第１電位に設定するためのゲート電位設定回路と、
前記電圧電流変換用トランジスタの前記ソースを所定の第２電位に設定するための設定用トランジスタを含む、ソース電位設定回路と、
を具備し、
前記第２の電位は、前記電圧電流変換用トランジスタの前記ゲートに保持容量を介して結合している端子の電位とは異なることを特徴とする電圧電流変換装置。
【請求項２】
前記ソース電位設定回路は、前記端子と、前記電圧電流変換用トランジスタの前記ソースと、を接続するトランジスタをさらに含む請求項１に記載の電圧電流変換装置。
【請求項３】
前記ゲート電位設定回路は、前記電圧電流変換用トランジスタの前記ゲートと前記ドレインとを接続するトランジスタを含む請求項１または２に記載の電圧電流変換装置。
【請求項４】
前記ソース電位設定回路は、前記第１電位に設定された前記電圧電流変換用トランジスタの前記ゲート電位がその絶対値がより一層小さくなるような電位まで、前記ゲート電位を遷移させる請求項１〜３のいずれかに記載の電圧電流変換装置。
【請求項５】
電圧が入力される入力端子が一方の端子に接続された第１容量の他方の端子及び第２容量の一方の端子にゲートが接続され、電流が出力される出力端子にドレインが接続された第１トランジスタと、
前記第１容量の他方の端子及び第１トランジスタのゲートにソースが接続され、前記出力端子にドレインが接続され、独立した制御信号によってゲートが制御される第２トランジスタと、
前記第１トランジスタのドレインにソースまたはドレインが接続され、ドレインまたはソースが第１電位に接続され、独立した制御信号によってゲートが制御される第３トランジスタと、
前記第１トランジスタのソースにドレインが、ソースが第２電位に接続され、独立した制御信号によってゲートが制御される第４トランジスタと、
前記第１トランジスタのソースにドレインが、前記第２容量の他方の端子及び第３の電位にソースが接続され、独立した制御信号によってゲートが制御される第５トランジスタと、
を備えたことを特徴とする電圧電流変換装置。
【請求項６】
前記第３電位と前記第２電位との電位差が、第１トランジスタの自己バイアス後にゲート電位に残留する電圧以上となるように、前記第１、２及び３電位が設定される請求項５に記載の電圧電流変換装置。
【請求項７】
前記第３電位が入力電圧のコモン電位である請求項５または６に記載の電圧電流変換装置。
【請求項８】
前記第１〜第５トランジスタが非単結晶半導体を用いて構成される薄膜トランジスタである請求項５〜７のいずれかに記載の電圧電流変換装置。
【請求項９】
発光装置において、複数の発光素子を有する発光部と、前記発光部に電流信号を供給する信号源と、を具備し、
前記信号源が請求項１〜８のいずれかに記載の電圧電流変換装置を含むことを特徴とする発光装置。
【請求項１０】
前記発光部は発光素子とトランジスタとを有するアクティブマトリクス型の有機エレクトロルミネッセンス発光素子部である請求項９に記載の発光装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子写真装置の露光装置や表示装置等の発光装置に用いられる電圧電流変換装置に関し、特に電圧信号である映像信号を各画素に電流信号として供給するために、信号転送経路に配置される好ましい電圧電流変換装置に関する。
【背景技術】
【０００２】
発光装置として表示装置を例に挙げる。
【０００３】
近年、注目されているフラットパネルディスプレイの一つである有機エレクトロルミネッセンス（ＥＬ）表示装置には、各画素に配置された発光素子としての有機ＥＬ素子がデータ信号源から供給される電流値によって発光輝度が決定されるタイプのものがある。このタイプにおいては、電圧電流変換装置をデータ信号源に配置して電圧信号である映像信号を電流信号に変換する必要がある。電圧電流変換装置としては、例えば特許文献１の〔図９〕にその回路構成が例示されている。
【０００４】
図３に電圧電流変換装置の回路構成の一例を示す。図中、Ｔ０，Ｔ１はそれぞれｎ型トランジスタ、Ｖｉｎは入力される電圧、Ｉｏｕｔは当該回路から出力される電流、Ｖ１は第１電位、Ｓ１は制御信号である。
【０００５】
図３の装置においては、必要に応じて設けられるトランジスタＴ０を介して入力された電圧Ｖｉｎによって設定されたゲート電位によって、トランジスタＴ１が該ゲート電圧に応じた値の電流Ｉｏｕｔを出力する。
【０００６】
しかしながら、図３の装置を、複数列の画素列に対応する複数本のデータ信号線にそれぞれ配置した場合、トランジスタＴ１の閾値Ｖｔｈのばらつきによって、同レベルの入力電圧Ｖｉｎに対して出力電流Ｉｏｕｔにばらつきを生じてしまう。
【０００７】
このような課題を解決するために、本発明者等は、先ず図４に示すような回路構成の電圧電流変換装置を発明した。図中、Ｔ０〜Ｔ３，Ｔ６はそれぞれｎ型トランジスタ、Ｔ７はｐ型トランジスタ、Ｓ１〜Ｓ３，Ｓ６はそれぞれ独立した制御信号、Ｃ１，Ｃ２は容量、Ｖ１，Ｖ３は第１及び第３電位を提供する電位源（ポテンシャルソース）、Ｖｉｎは入力電圧が入力される入力端子、Ｉｏｕｔは出力電流が出力される出力端子である。
【０００８】
図４の装置の動作を図５のタイミングチャートにより説明する。図中、ＶＧ（Ｔ１）は第１トランジスタＴ１のゲート電位、ＶＳ（Ｔ１）は第１トランジスタＴ１のソース電位を示す。
【０００９】
先ず、時刻ｔ１において、制御信号Ｓ２，Ｓ３がハイレベルＨとなり第２トランジスタＴ２と第３トランジスタＴ３がオンする。これにより、第１電位源Ｖ１より第１トランジスタＴ１のゲート電位ＶＧ（Ｔ１）がプリチャージされる。
【００１０】
次に、時刻ｔ２において、第３トランジスタＴ３のゲートの制御信号Ｓ３がローレベルＬとなることにより第３トランジスタＴ３がオフし、第１トランジスタＴ１は、ターンオン電圧へと自己バイアスがかかり、なだらかな曲線を描いて放電する。これにより、ＶＧ（Ｔ１）は該トランジスタＴ１の閾値Ｖｔｈになるまで第３電位Ｖ３へ向かって十分な時間をかけて放電する。ここでＶａ＝Ｖｔｈである。
【００１１】
上記自己バイアス期間の終了後、時刻ｔ３において制御信号Ｓ２がＬとなって第２トランジスタＴ２がオフとなり、さらに時刻ｔ４において制御信号Ｓ１がＨとなって入力制御トランジスタＴ０がオンとなる。その結果、第１トランジスタＴ１のゲートは、電位Ｖｂ’となる。ここでＶｂ’は、第１トランジスタＴ１の閾値Ｖｔｈと、入力電圧ＶｉｎのＣ１，Ｃ２容量分割電圧Ｖｃと、の和である。時刻ｔ５において、制御信号Ｓ１がＬとなって入力制御トランジスタＴ０がオフとなる。
【００１２】
時刻ｔ５以降の適当な時刻に制御信号Ｓ６がＨとなって必要に応じて第６トランジスタＴ６がオンとなり、該第６トランジスタＴ６及び第１トランジスタＴ１を介して、時刻ｔ４〜ｔ５で設定された第１トランジスタＴ１のゲート電位ＶＧ（Ｔ１）に対応する出力電流Ｉｏｕｔが得られる。
【００１３】
図４の電圧電流変換装置においては、第１トランジスタＴ１の閾値Ｖｔｈ以外にばらつきを持たず、十分な自己バイアスがかかれば、複数の電圧電流変換装置間においてばらつきのない電圧電流変換特性を得ることができるはずである。
【００１４】
【特許文献１】特開２００２−４００７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、図４の電圧電流変換装置においては、第１トランジスタＴ１のゲートに注入された電荷ＱはＣ２×（Ｖｐｒｅ−Ｖｔｈ）となる。ここでＶｐｒｅは第１電位Ｖ１からオンしているトランジスタＴ２，Ｔ３を介して第１のトランジスタＴ１のゲートにプリチャージされる電圧を示す。電化Ｑは時刻ｔ２〜ｔ３の自己バイアス期間に放電しなければならない。実際には放電期間が有限であるため、自己バイアス後のゲート電位ＶＧ（Ｔ１）はＶａ’となる。Ｖａ’は第１トランジスタＴ１の閾値Ｖｔｈと自己バイアス残留電圧Ｖｒとの和となる。そのため、表示装置への応用を例に挙げると、ＥＬ素子において黒表示する場合にも該自己バイアス残留電圧Ｖｒに対応した電流がＥＬ素子を有する画素に流れてしまう。つまり、完全に画素への電流供給を遮断して黒表示を行うことができなくなってしまい、表示コントラストが低下する。
【００１６】
本発明の目的は、電圧電流変換特性が均一で、且つ、入力電圧Ｖｉｎが０の場合には、出力電流を限りなくゼロに近づけることができる電圧電流変換装置を提供することにある。
【００１７】
本発明の別の目的は、入力端子から入力される電圧信号を受けるゲートと、出力端子から電流信号を出力するためのドレインと、ソースと、を有する電圧電流変換用トランジスタと、
前記電圧電流変換用トランジスタの前記ゲートを所定の第１電位に設定するためのゲート電位設定回路と、
前記電圧電流変換用トランジスタの前記ソースを所定の第２電位に設定するための設定用トランジスタを含む、ソース電位設定回路と、
を具備し、
前記第２の電位は、前記電圧電流変換用トランジスタの前記ゲートに保持容量を介して結合している端子の電位とは異なることを特徴とする電圧電流変換装置を提供することにある。
【課題を解決するための手段】
【００１８】
本発明の第一は、入力端子から入力される電圧信号を受けるゲートと、出力端子から電流信号を出力するためのドレインと、ソースと、を有する電圧電流変換用トランジスタと、
前記電圧電流変換用トランジスタの前記ゲートを所定の第１電位に設定するためのゲート電位設定回路と、
前記電圧電流変換用トランジスタの前記ソースを所定の第２電位に設定するための設定用トランジスタを含む、ソース電位設定回路と、
を具備し、
前記第２の電位は、前記電圧電流変換用トランジスタの前記ゲートに保持容量を介して結合している端子の電位とは異なることを特徴とする電圧電流変換装置である。
本発明の第二は、電圧が入力される入力端子が一方の端子に接続された第１容量の他方の端子及び第２容量の一方の端子にゲートが接続され、電流が出力される出力端子にドレインが接続された第１トランジスタと、
前記第１容量の他方の端子及び第１トランジスタのゲートにソースが接続され、前記出力端子にドレインが接続され、独立した制御信号によってゲートが制御される第２トランジスタと、
前記第１トランジスタのドレインにソースまたはドレインが接続され、ドレインまたはソースが第１電位に接続され、独立した制御信号によってゲートが制御される第３トランジスタと、
前記第１トランジスタのソースにドレインが、ソースが第２電位に接続され、独立した制御信号によってゲートが制御される第４トランジスタと、
前記第１トランジスタのソースにドレインが、前記第２容量の他方の端子及び第３の電位にソースが接続され、独立した制御信号によってゲートが制御される第５トランジスタと、
を備えたことを特徴とする電圧電流変換装置である。
【００１９】
本発明の第三は、発光装置において、複数の発光素子を有する発光部と、前記発光部に電流信号を供給する信号源と、を具備し、
前記信号源が上記本発明の電圧電流変換装置を含むことを特徴とする発光装置である。
【発明の効果】
【００２０】
本発明によれば、出力電流を決定する電圧電流変換用トランジスタの自己バイアス期間が短時間であった場合でも、入力電圧のゼロ設定に対して出力電流をほぼ完全に遮断することができる。従って、微小電流に反応する素子を電流駆動する場合においても、確実な素子の動作停止が実現できる。また、本発明の電圧電流変換装置を表示装置等において複数個並列に用いる場合においても、トランジスタの閾値のばらつきに影響されることなく、均一な電圧電流変換特性を得ることができる。
【発明を実施するための最良の形態】
【００２１】
本発明の電圧電流変換装置の好ましい一実施形態の回路構成を図１に示す。図中、Ｔ０〜Ｔ６はそれぞれｎ型トランジスタ、Ｔ７はｐ型トランジスタ、Ｃ１，Ｃ２はそれぞれ第１及び第２容量、Ｓ１〜Ｓ６はそれぞれ独立した制御信号、Ｖ１〜Ｖ３は第１〜第３電位であり、それらの電位を提供する電位源でもある。Ｖｉｎは入力電圧が印加される入力端子、Ｉｏｕｔは出力電流が供給される出力端子である。
【００２２】
図１の電圧電流変換装置は、入力端子Ｖｉｎから入力される電圧信号を受けるゲートと、出力端子Ｉｏｕｔから電流信号を出力するためのドレインと、ソースと、を有する電圧電流変換用トランジスタＴ１と、
前記電圧電流変換用トランジスタＴ１の前記ゲートを所定の第１電位Ｖ１に設定するためのゲート電位設定回路Ｔ２、Ｔ３、Ｔ７と、
前記電圧電流変換用トランジスタＴ１の前記ソースを所定の第２電位Ｖ２に設定するための設定用トランジスタＴ４を含む、ソース電位設定回路Ｖ２、Ｖ４、Ｔ５、Ｖ３と、
を具備し、
前記第２の電位Ｖ２は、前記電圧電流変換用トランジスタＴ１の前記ゲートに保持容量Ｃ２を介して結合している端子の電位Ｖ３とは異なることを特徴とする。
【００２３】
図１の装置においては、前記ソース電位設定回路は、前記端子Ｖ３と、前記電圧電流変換用トランジスタＴ１の前記ソースと、を接続するトランジスタＴ５をさらに含むとよい。
【００２４】
また、前記ゲート電位設定回路は、前記電圧電流変換用トランジスタＴ１の前記ゲートと前記ドレインとを接続するトランジスタＴ２を含むとよい。
【００２５】
さらに、前記ソース電位設定回路は、前記第１電位Ｖ１に設定された前記電圧電流変換用トランジスタＴ１の前記ゲート電位がその絶対値がより一層小さくなるような電位まで、前記ゲート電位を遷移させることが好ましい。
【００２６】
本実施形態の装置は、電圧Ｖｉｎが入力される第１容量Ｃ１の他方の端子及び第２容量Ｃ２の一方の端子にゲートが接続され、電流Ｉｏｕｔが出力される出力端子にドレインが接続された第１トランジスタＴ１と、
前記第１容量Ｃ１の他方の端子及び第１トランジスタＴ１のゲートにソースが接続され、前記出力端子Ｉｏｕｔにドレインが接続され、独立した制御信号Ｓ２によってゲートが制御される第２トランジスタＴ２と、
前記第１トランジスタＴ１のドレインにソースまたはドレインが接続され、ドレインまたはソースが第１電位Ｖ１に接続され、独立した制御信号Ｓ３によってゲートが制御される第３トランジスタＴ３と、
前記第１トランジスタＴ１のソースにドレインが、ソースが第２電位Ｖ２に接続され、独立した制御信号Ｓ４によってゲートが制御される第４トランジスタＴ４と、
前記第１トランジスタＴ１のソースにドレインが、前記第２容量Ｃ２の他方の端子及び第３電位Ｖ３にソースが接続され、独立した制御信号Ｓ５によってゲートが制御される第５トランジスタＴ５と、
を備える。
【００２７】
ここで、前記第３電位と前記第２電位との電位差が、第１トランジスタの自己バイアス後にゲート電位に残留する電圧以上となるように、前記第１、２及び３電位が設定されるとよい。
【００２８】
また、前記第３電位が入力電圧のコモン電位であるとよい。
【００２９】
そして、前記第１〜第５トランジスタが非単結晶半導体を用いて構成される薄膜トランジスタであるとよい。
【００３０】
以上のように、図１の実施形態においては、必要に応じて入力端子と第１容量Ｃ１の一方の端子の間に入力制御トランジスタＴ０を配置し、独立した制御信号Ｓ１によって該トランジスタＴ０のオン・オフを制御し、入力電圧Ｖｉｎの入力タイミングを制御する。また、第１トランジスタＴ１のドレインと第２トランジスタＴ２のドレインと、出力端子との間にも出力電流Ｉｏｕｔの出力タイミングを制御するために必要に応じて第６トランジスタＴ６を配置し、独立した制御信号Ｓ６によって制御する。
【００３１】
図１の電圧電流変換装置が、図４の電圧電流変換装置と異なる点は、第４及び第５トランジスタＴ４，Ｔ５を設け、自己バイアス期間における第１トランジスタ（電圧電流変換用トランジスタ）Ｔ１のソース電位を第２電位Ｖ２に設定し、該第２電位Ｖ２を「第３電位Ｖ３−第２電位Ｖ２」が自己バイアス残留電圧Ｖｒ以上となるようにＶ２を第３電位Ｖ３よりも低く設定しておく。これにより、予め自己バイアス残留電圧の影響を排除しておくことができる。尚、第３電位Ｖ３は入力電圧Ｖｉｎのコモン電位とすればよい。
【００３２】
以下に、図１の装置の動作を図２のタイミングチャートにより具体的に説明する。
【００３３】
時刻ｔ１において、制御信号Ｓ２，Ｓ３，Ｓ４がそれぞれハイレベルＨになり、第２，第３，第４トランジスタＴ２，Ｔ３，Ｔ４がオンとなる。これにより、第１トランジスタＴ１のソース電位ＶＳ（Ｔ１）は第４トランジスタＴ４を介して第２電位Ｖ２に設定され、ゲート電位ＶＧ（Ｔ１）は第２，第３トランジスタＴ２，Ｔ３を介して第１電位Ｖ１よりプリチャージされ、電位Ｖ１となる。
【００３４】
次いで、時刻ｔ２において、制御信号Ｓ３がローレベルＬとなりゲート電位設定回路を構成する第３トランジスタＴ３がオフとなる。すると、第１トランジスタＴ１はターンオン電圧へと自己バイアスがかかり、該トランジスタＴ１のゲート電位ＶＧ（Ｔ１）がなだらかな曲線を描いて放電動作が行われる。この時、ソース電位設定回路により、第１トランジスタＴ１のソース電位ＶＳ（Ｔ１）は第２電位Ｖ２に設定されている。よって、第１トランジスタＴ１のゲート電位ＶＧ（Ｔ１）が該トランジスタＴ１の閾値Ｖｔｈになるまで、第２電位Ｖ２へ向かって図４、図５に比べて短時間で電荷の放電が行われる。
【００３５】
時刻ｔ３において、Ｓ２，Ｓ４がＬになると第２，第４トランジスタＴ２，Ｔ４がオフとなり、第１トランジスタＴ１の放電が終了する。このときのゲート電位は十分低い。即ち絶対値の小さな電位Ｖａになっている。次いで、時刻ｔ４においてＳ１，Ｓ５がＨとなると、入力制御トランジスタＴ０及び第５トランジスタＴ５がオンになり、第１トランジスタＴ１のソース電位ＶＳ（Ｔ１）は第３電位Ｖ３に設定されると同時に、ゲート電位ＶＧ（Ｔ１）はＶｂとなる。ここで「Ｖｂ＝第１トランジスタＴ１の閾値Ｖｔｈ＋自己バイアス残留電圧Ｖｒ−（第３電位Ｖ３−第２電位Ｖ２）＋入力電圧ＶｉｎのＣ１，Ｃ２容量分割電圧」である。時刻ｔ５において、制御信号Ｓ１，Ｓ５はＬとなり、入力制御トランジスタＴ０及び第１トランジスタＴ１がオフとなる。当該時刻以降、適当な時刻において制御信号Ｓ６をＨとし、第６トランジスタＴ６をオンすると、該第６トランジスタＴ６及び第１トランジスタＴ１を介して、時刻ｔ４〜ｔ５で設定された第１トランジスタＴ１のゲート電位ＶＧ（Ｔ１）に対応した出力電流Ｉｏｕｔが得られる。
【００３６】
従って、上記電圧電流変換装置において、入力電圧Ｖｉｎが０の場合、第１トランジスタＴ１のゲート電位ＶＧ（Ｔ１）は「第１トランジスタＴ１の閾値Ｖｔｈ＋自己バイアス残留電圧Ｖｒ−（第３電位Ｖ３−第２電位Ｖ２）」となる。ここで、第２電位Ｖ２は、前記したように、「第３電位Ｖ３−第２電位Ｖ２≧自己バイアス残留電圧Ｖｒ」となるように設定されているため、上記ゲート電位ＶＧ（Ｔ１）は第１トランジスタＴ１の閾値Ｖｔｈよりも低くなり、第１トランジスタＴ１は十分に遮断される。
【００３７】
上記したように、本実施形態の電圧電流変換装置においては、自己バイアス期間に応じて第２電位と第３電位を所定の関係に設定すれば、入力電圧がゼロの際の自己バイアス残留電圧の影響を排除して出力電流をゼロとすることができる。
【００３８】
また、本実施形態の電圧電流変換装置を複数個並列に用いた場合のトランジスタの閾値のばらつきによる補正効果は図４の電圧電流変換装置と同様であり、維持される。
【００３９】
本発明の電圧電流変換装置は表示装置において好ましく用いられ、よって、第１〜５トランジスタが非晶質シリコンのような非単結晶半導体薄膜を用いて構成される薄膜トランジスタの場合にも好ましく適用されるものである。
【００４０】
以上説明した装置は、図６に示すような構成の発光装置において、複数の発光素子を有する発光部３と、前記発光部３に電流信号を供給する信号源１と、を具備し、前記信号源１が図１の電圧電流変換装置を含むことを特徴とする発光装置に適用できる。
【００４１】
ここで、前記発光部３は発光素子とトランジスタとを有するアクティブマトリクス型の有機ＥＬ発光表示部であることが好ましいものである。発光部３の画素回路は次の通りである。
図７は発光素子ＥＬと駆動用トランジスタＭ５と電流プログラミング用のスイッチングトランジスタＭ１、Ｍ２と、発光制御用のスイッチングトランジスタＭ３とを有する画素回路２を示している。
【００４２】
トランジスタＭ１、Ｍ２をオンして、トランジスタＭ３をオフして電流信号Ｉｏｕｔを画素回路２にプログラミングする。次いで、トランジスタＭ１、Ｍ２をオフして、トランジスタＭ３をオンして、電源ラインＶｃｃから発光素子ＥＬに電流を流して発光させる。Ｐ１は走査制御線である。
【図面の簡単な説明】
【００４３】
【図１】本発明の電圧電流変換装置の一実施形態の回路構成を示す図である。
【図２】図１の電圧電流変換装置のタイミングチャートである。
【図３】従来の電圧電流変換装置の一例の回路構成を示す図である。
【図４】従来の電圧電流変換装置の他の例の回路構成を示す図である。
【図５】図４の電圧電流変換装置のタイミングチャートである。
【図６】本発明の発光装置の構成を示す図である。
【図７】本発明の発光装置の画素回路を示す図である。
【符号の説明】
【００４４】
１  信号源
２  画素回路
３  発光部
Ｔ０〜Ｔ６、Ｍ１、Ｍ２  ｎ型トランジスタ
Ｔ７、Ｍ３、Ｍ５  ｐ型トランジスタ
Ｃ１、Ｃ２、Ｃｈ  容量
Ｓ１〜Ｓ６  制御信号
Ｖ１〜Ｖ３  電位
Ｖｃｃ  電源ライン
Ｖｉｎ  入力端子、入力電圧
Ｉｏｕｔ  出力端子、出力電流
Ｐ１  走査制御線
ＥＬ  発光素子
【図１】
2005318573.tif 000003
【図２】
2005318573.tif 000004
【図３】
2005318573.tif 000005
【図４】
2005318573.tif 000006
【図５】
2005318573.tif 000007
【図６】
2005318573.tif 000008
【図７】
2005318573.tif 000009