(57)【要約】【課題】  演算増幅器の増幅率を高めることなくセンサの検出信号レベルを増大させることができるセンサ信号処理装置を提供する。【解決手段】  与えられた物理量に対して互いに異なる抵抗変化特性を有するものであると共に直列に接続された感応素子１０２，１０３を備えるセンサ１０１と、センサ１０１に互いに逆方向の正方向電圧と逆方向電圧とを印加するスイッチＳＷ１〜４と、正方向電圧が印加された場合にセンサ１０１から出力された検出信号を第１の信号レベルとして受け付ける第１信号処理部１０６と、逆方向電圧が印加された場合にセンサ１０１から出力された検出信号を第２の信号レベルとして受け付けると共に極性を反転させる第２信号処理部１０７と、第１信号処理部１０６からの第１の信号レベルと第２信号処理部１０７からの極性が反転した第２の信号レベルとを加算してセンサ出力信号を出力する加算器１０８とを備えた。【選択図】      図１
2005156251.tif 000002
【特許請求の範囲】
【請求項１】
与えられた物理量に応じた信号レベルの第１の検出信号を出力する検出部と、前記検出部から出力された第１の検出信号を増幅すると共にセンサ出力信号として出力する増幅部とを備えたセンサ信号処理装置であって、
前記検出部は、与えられた物理量に対して互いに異なるインピーダンス変化特性を有するものであると共に直列に接続された第１及び第２の感応素子を備えるセンサ部と、
前記センサ部に互いに逆方向の正方向電圧と逆方向電圧とを印加して、前記第１及び第２の感応素子により分圧された電圧を前記第１の検出信号として前記センサ部から出力させる電圧印加部とを備え、
前記増幅部は、前記電圧印加部により前記正方向電圧が印加された場合に前記センサ部から出力された前記第１の検出信号を第１の信号レベルとして受け付ける第１の信号処理部と、
前記電圧印加部により前記逆方向電圧が印加された場合に前記センサ部から出力された前記第１の検出信号を第２の信号レベルとして受け付ける第２の信号処理部と、
前記第１の信号処理部により受け付けられた前記第１の信号レベルと前記第２の信号処理部により受け付けられた前記第２の信号レベルとの差分に基づき前記センサ出力信号を出力する第１の差分検出部とを備えることを特徴とするセンサ信号処理装置。
【請求項２】
前記センサ部は、前記第２の感応素子と同様の特性を有する第３の感応素子と、前記第１の感応素子と同様の特性を有する第４の感応素子との直列回路が、さらに前記第１の感応素子と第２の感応素子との直列回路と並列に接続されたものであり、
前記電圧印加部は、前記センサ部に互いに逆方向の正方向電圧と逆方向電圧とを印加して、前記第３及び第４の感応素子により分圧された電圧を第２の検出信号として前記センサ部からさらに出力させるものであり、
前記第１の差分検出部は、前記第２の信号レベルとの差分に基づき前記センサ出力信号を出力する代わりに、前記第２の信号レベルとの差分を第１の差分信号として出力するものであり、
前記増幅部は、前記電圧印加部により前記正方向電圧が印加された場合に前記センサ部から出力された前記第２の検出信号を第３の信号レベルとして受け付ける第３の信号処理部と、
前記電圧印加部により前記逆方向電圧が印加された場合に前記センサ部から出力された前記第２の検出信号を第４の信号レベルとして受け付ける第４の信号処理部と、
前記第３の信号処理部により受け付けられた前記第３の信号レベルと前記第４の信号処理部により受け付けられた前記第４の信号レベルとの差分を第２の差分信号として出力する第２の差分検出部と、
前記第１の差分信号と前記第２の差分信号とに基づいて、前記センサ出力信号を出力する出力部とをさらに備えることを特徴とする請求項１記載のセンサ信号処理装置。
【請求項３】
前記センサ部は、前記第１及び第２の感応素子に対して前記物理量が与えられる一方、前記第３及び第４の感応素子に対しては前記物理量が与えられないものであることを特徴とする請求項２記載のセンサ信号処理装置。
【請求項４】
周囲温度を検出する温度検出部をさらに備え、
前記電圧印加部は、前記センサ部に対する周囲温度の影響を補正するべく、前記温度検出部により検出された温度を示す情報に基づいて、前記正方向電圧及び逆方向電圧のレベルを補正することを特徴とする請求項１〜３のいずれかに記載のセンサ信号処理装置。
【請求項５】
前記電圧印加部は、互いに逆相のパルス信号を、それぞれ前記センサ部の両端に印加することにより、前記正方向電圧及び逆方向電圧を前記センサ部に印加することを特徴とする請求項１〜４のいずれかに記載のセンサ信号処理装置。
【請求項６】
前記電圧印加部は、互いに同一周期であって、一周期内の一部が同電位となる二のパルス信号を、それぞれ前記センサ部の両端に印加することにより、前記正方向電圧及び逆方向電圧を前記センサ部に印加することを特徴とする請求項１〜４のいずれかに記載のセンサ信号処理装置。
【請求項７】
前記電圧印加部は、前記パルス信号の周期を、増減するものであることを特徴とする請求項５又は６記載のセンサ信号処理装置。
【請求項８】
前記検出部は、ローパスフィルタを介して前記第１の検出信号を前記増幅部へ出力することを特徴とする請求項１〜７のいずれかに記載のセンサ信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、センサから得られた信号を増幅するセンサ信号処理装置に関する。
【背景技術】
【０００２】
従来、温度や圧力等の物理量に感応するサーミスタやピエゾ素子等の感応素子を用いて構成されたセンサから、その検出信号を取り出す場合、センサの検出信号が微弱であるために、その検出信号を増幅する信号処理回路が用いられる。図１６は、このようなセンサ９０１と、信号処理回路の一例である計測用アンプとして知られているインストゥルメンテーションアンプ９０２を示す回路図である（例えば、非特許文献１参照。）。センサ９０１は、感応素子９０２，９０３，９０４，９０５がフルブリッジ接続されたものである。また、インストゥルメンテーションアンプ９０２は、演算増幅器９０６，９０７，９０８と、抵抗Ｒ１〜Ｒ７とから構成されており、演算増幅器９０６，９０７，９０８の増幅率を高めることにより、検出信号の信号レベルをより大きくすることができるようになっている。
【非特許文献１】遠坂俊昭著「計測のためのアナログ回路設計」ＣＱ出版、ｐ．１１４
【発明の開示】
【発明が解決しようとする課題】
【０００３】
ところで、微弱なセンサの検出信号を増幅する場合、演算増幅器の増幅率を高めると、信号に回路雑音等のノイズが重畳するために回路雑音もまた増幅され、検出信号の品質が低下するという不都合があった。
【０００４】
本発明は、このような問題に鑑みて為された発明であり、演算増幅器の増幅率を高めることなくセンサの検出信号レベルを増大させることができるセンサ信号処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述の目的を達成するために、本発明の第１の手段に係るセンサ信号処理装置は、与えられた物理量に応じた信号レベルの第１の検出信号を出力する検出部と、前記検出部から出力された第１の検出信号を増幅すると共にセンサ出力信号として出力する増幅部とを備えたセンサ信号処理装置であって、前記検出部は、与えられた物理量に対して互いに異なるインピーダンス変化特性を有するものであると共に直列に接続された第１及び第２の感応素子を備えるセンサ部と、前記センサ部に互いに逆方向の正方向電圧と逆方向電圧とを印加して、前記第１及び第２の感応素子により分圧された電圧を前記第１の検出信号として前記センサ部から出力させる電圧印加部とを備え、前記増幅部は、前記電圧印加部により前記正方向電圧が印加された場合に前記センサ部から出力された前記第１の検出信号を第１の信号レベルとして受け付ける第１の信号処理部と、前記電圧印加部により前記逆方向電圧が印加された場合に前記センサ部から出力された前記第１の検出信号を第２の信号レベルとして受け付ける第２の信号処理部と、前記第１の信号処理部により受け付けられた前記第１の信号レベルと前記第２の信号処理部により受け付けられた前記第２の信号レベルとの差分に基づき前記センサ出力信号を出力する第１の差分検出部とを備えることを特徴としている。
【０００６】
また、上述のセンサ信号処理装置において、前記センサ信号処理装置は、前記センサ部は、前記第２の感応素子と同様の特性を有する第３の感応素子と、前記第１の感応素子と同様の特性を有する第４の感応素子との直列回路が、さらに前記第１の感応素子と第２の感応素子との直列回路と並列に接続されたものであり、前記電圧印加部は、前記センサ部に互いに逆方向の正方向電圧と逆方向電圧とを印加して、前記第３及び第４の感応素子により分圧された電圧を第２の検出信号として前記センサ部からさらに出力させるものであり、前記第１の差分検出部は、前記第２の信号レベルとの差分に基づき前記センサ出力信号を出力する代わりに、前記第２の信号レベルとの差分を第１の差分信号として出力するものであり、前記増幅部は、前記電圧印加部により前記正方向電圧が印加された場合に前記センサ部から出力された前記第２の検出信号を第３の信号レベルとして受け付ける第３の信号処理部と、前記電圧印加部により前記逆方向電圧が印加された場合に前記センサ部から出力された前記第２の検出信号を第４の信号レベルとして受け付ける第４の信号処理部と、前記第３の信号処理部により受け付けられた前記第３の信号レベルと前記第４の信号処理部により受け付けられた前記第４の信号レベルとの差分を第２の差分信号として出力する第２の差分検出部と、前記第１の差分信号と前記第２の差分信号とに基づいて、前記センサ出力信号を出力する出力部とをさらに備えることを特徴としている。
【０００７】
そして、上述のセンサ信号処理装置において、前記センサ部は、前記第１及び第２の感応素子に対して前記物理量が与えられる一方、前記第３及び第４の感応素子に対しては前記物理量が与えられないものであることを特徴としている。
【０００８】
さらに、上述のセンサ信号処理装置において、周囲温度を検出する温度検出部をさらに備え、前記電圧印加部は、前記センサ部に対する周囲温度の影響を補正するべく、前記温度検出部により検出された温度を示す情報に基づいて、前記正方向電圧及び逆方向電圧のレベルを補正することを特徴としている。
【０００９】
また、上述のセンサ信号処理装置において、前記電圧印加部は、互いに逆相のパルス信号を、それぞれ前記センサ部の両端に印加することにより、前記正方向電圧及び逆方向電圧を前記センサ部に印加することを特徴としている。
【００１０】
そして、上述のセンサ信号処理装置において、前記電圧印加部は、互いに同一周期であって、一周期内の一部が同電位となる二のパルス信号を、それぞれ前記センサ部の両端に印加することにより、前記正方向電圧及び逆方向電圧を前記センサ部に印加することを特徴としている。
【００１１】
さらに、上述のセンサ信号処理装置において、前記電圧印加部は、前記パルス信号の周期を、増減するものであることを特徴としている。
【００１２】
また、上述のセンサ信号処理装置において、前記検出部は、ローパスフィルタを介して前記第１の検出信号を前記増幅部へ出力することを特徴としている。
【発明の効果】
【００１３】
このような構成のセンサ信号処理装置は、センサ部に正方向電圧を印加することにより得られた第１の信号レベルと、センサ部に逆方向電圧を印加することにより得られた正方向電圧を印加した場合とは逆方向に変化した第２の信号レベルとの差分、すなわちセンサ部に正方向電圧を印加することにより得られた信号レベルの変化量と、センサ部に逆方向電圧を印加することにより得られた正方向電圧を印加した場合とは逆方向に変化した信号レベルの変化量との和が、センサ出力信号として出力されるので、演算増幅器の増幅率を高めることなくセンサの検出信号レベルを増大させることができ、検出信号のＳＮ比を改善することができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る実施形態を図面に基づいて説明する。なお、各図において同一の符号を付した構成は、同一の構成であることを示し、その説明を省略する。
【００１５】
（第１実施形態）
図１は、本発明の第１の実施形態に係る信号処理装置の構成の一例を示す回路図である。図１に示す信号処理装置１００は、感応素子１０２と感応素子１０３とが直列接続されたハーフブリッジ構成のセンサ１０１と、スイッチトキャパシタ回路を用いた第１加減算器１０４と、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４と、クロック信号生成部１０５とを備える。また、第１加減算器１０４は、スイッチＳＷ５，ＳＷ６，ＳＷ７，ＳＷ８、及びコンデンサＣ１からなる第１信号処理部１０６と、スイッチＳＷ９，ＳＷ１０，ＳＷ１１，ＳＷ１２、及びコンデンサＣ２からなる第２信号処理部１０７と、スイッチＳＷ１３、コンデンサＣ３、及び演算増幅器ＡＭＰ１からなる加算器１０８とを備える。
【００１６】
センサ１０１は、例えば加速度センサであり、感応素子１０２，１０３は、例えば加速度に応じて抵抗値が変化するピエゾ抵抗である。また、感応素子１０２，１０３は、所定の加速度に対して互いに逆の抵抗値変化、例えば所定の方向の加速度に対して感応素子１０２は抵抗値が減少する一方、感応素子１０３は抵抗値が増大するべく構成されている。また、感応素子１０２と感応素子１０３は、加速度が与えられない状態では、抵抗値が等しくなるようにされている。
【００１７】
なお、センサ１０１は加速度センサに限らず、感応素子１０２，１０３は検出した物理量に応じて抵抗値が変化するものであればよく、ピエゾ素子に限らない。例えば、センサ１０１は圧力センサであり、感応素子１０２，１０３はピエゾ素子の他、圧力に応じて抵抗値が変化する他の感応素子であっても良い。あるいは、センサ１０１は温度センサであり、感応素子１０２，１０３はサーミスタやポジスタ等であってもよく、センサ１０１は磁気センサであり、感応素子１０２，１０３はＭＲ（magnetoresistive）素子等であっても良い。
【００１８】
感応素子１０２は、一端が感応素子１０３に接続され、他端がスイッチＳＷ１を介して電源グラウンドＧＮＤに接続されると共にスイッチＳＷ２を介してセンサ用電源ＶＳＳに接続されている。感応素子１０３は、一端が感応素子１０２に接続され、他端がスイッチＳＷ３を介してセンサ用電源ＶＳＳに接続されると共にスイッチＳＷ４を介して電源グラウンドＧＮＤに接続されている。そして、感応素子１０２と感応素子１０３との接続点は、スイッチＳＷ５及びスイッチＳＷ９に接続されており、感応素子１０２と感応素子１０３との接続点の電圧が、センサ信号ＳＡ１として第１加減算器１０４へ出力される。
【００１９】
スイッチＳＷ５は、一端が感応素子１０２と感応素子１０３との接続点に接続され、他端がコンデンサＣ１とスイッチＳＷ８とを介して演算増幅器ＡＭＰ１の反転入力端子に接続されている。また、スイッチＳＷ５とコンデンサＣ１との接続点は、スイッチＳＷ６を介して電源グラウンドに接続され、コンデンサＣ１とスイッチＳＷ８との接続点は、スイッチＳＷ７を介して電源グラウンドに接続されている。
【００２０】
スイッチＳＷ９は、一端が感応素子１０２と感応素子１０３との接続点に接続され、他端がコンデンサＣ２とスイッチＳＷ１２とを介して演算増幅器ＡＭＰ１の反転入力端子に接続されている。また、スイッチＳＷ９とコンデンサＣ２との接続点は、スイッチＳＷ１０を介して電源グラウンドに接続され、コンデンサＣ２とスイッチＳＷ１２との接続点は、スイッチＳＷ１１を介して電源グラウンドに接続されている。
【００２１】
また、演算増幅器ＡＭＰ１の非反転入力端子は電源グラウンドに接続され、演算増幅器ＡＭＰ１の反転入力端子と出力端子との間にスイッチＳＷ１３とコンデンサＣ３とが並列接続されている。
【００２２】
クロック信号生成部１０５は、スイッチＳＷ１〜ＳＷ１３のオンオフタイミングを制御するためのクロック信号φ１，φ２を生成する。クロック信号φ１，φ２は、図２に示すように、互いに位相が反転した矩形波パルス信号である。
【００２３】
そして、クロック信号φ１がハイレベル（クロック信号φ２がローレベル）のときスイッチＳＷ２，４，５，８，１０，１２がオン、スイッチＳＷ１，３，６，７，９，１１，１３がオフされる一方、クロック信号φ２がハイレベル（クロック信号φ１がローレベル）のときスイッチＳＷ１，３，６，７，９，１１，１３がオン、スイッチＳＷ２，４，５，８，１０，１２がオフされる。なお、図１において、各スイッチのオンするタイミングでハイレベルになるクロック信号の符号を括弧書きで付し、信号名を［  ］括弧で示している。
【００２４】
次に、上述のように構成された信号処理装置１００の動作を説明する。図２は、信号処理装置１００の動作を説明するためのタイミングチャートである。図２において、横軸は経過時間ｔを、縦軸は電圧レベルを示している。まず、図２に示すタイミングｔ１において、クロック信号生成部１０５から出力されたクロック信号φ１がハイレベルになると、スイッチＳＷ２，４，５，８，１０，１２がオンする。そうすると、まず、スイッチＳＷ２とスイッチＳＷ４とがオンすることにより、センサ１０１の感応素子１０２側にセンサ用電源ＶＳＳが印加され、感応素子１０３側が電源グラウンドＧＮＤに接続される。
【００２５】
以下、センサ１０１に対してこの方向で電圧が印加された状態を正相バイアス状態と称する。そして、正相バイアス状態で、感応素子１０２，１０３によって圧力や、熱等の物理量が検出され、その検出された物理量に応じて感応素子１０２，１０３の抵抗値が変化することによって、感応素子１０２と感応素子１０３との分圧比に応じたセンサ信号ＳＡ１が、第１加減算器１０４へ出力される。
【００２６】
感応素子１０２，１０３に加速度が与えられない状態では、感応素子１０２と感応素子１０３とは抵抗値が等しくなるようにされているので、センサ信号ＳＡ１の電圧は、ＶＳＳ／２となる。今、タイミングｔ１において、感応素子１０２，１０３に検出対象である加速度が与えられると、感応素子１０２は抵抗値が減少する一方、感応素子１０３は抵抗値が増大するので、センサ信号ＳＡ１の電圧が分圧値の変化分であるαだけ上昇し、ＶＳＳ／２＋α（第１の信号レベル）となる。そうすると、スイッチＳＷ５，８がオン、スイッチＳＷ６，７がオフしているので、コンデンサＣ１は、センサ信号ＳＡ１によって電圧ＶＳＳ／２＋αに充電され、コンデンサＣ１の端子電圧ＳＢ１が、電圧ＶＳＳ／２＋αにされる。この場合、電圧ＶＳＳ／２＋αのうち、検出すべき物理量である加速度はαの部分に反映されており、電圧ＶＳＳ／２は、検出された加速度を反映しないオフセット成分となる。
【００２７】
次に、図２に示すタイミングｔ２において、クロック信号φ１がローレベル、クロック信号φ２がハイレベルになることにより、スイッチＳＷ１，３，６，７，９，１１，１３がオン、スイッチＳＷ２，４，５，８，１０，１２がオフされる。そうすると、まず、スイッチＳＷ２とスイッチＳＷ４とがオフすると共に、スイッチＳＷ１とスイッチＳＷ３とがオンすることにより、センサ１０１の感応素子１０２側に電源グラウンドＧＮＤが接続され、感応素子１０３側にセンサ用電源ＶＳＳが印加される。以下、センサ１０１に対してこの方向で電圧が印加された状態を逆相バイアス状態と称する。そして、逆相バイアス状態では、感応素子１０２と感応素子１０３の直列回路に流れる電流の方向が反転するため、センサ信号ＳＡ１の電圧は、ＶＳＳ／２−α（第２の信号レベル）となる。
【００２８】
そして、第１信号処理部１０６において、スイッチＳＷ６，７がオン、スイッチＳＷ５，８がオフされているので、コンデンサＣ１に蓄積された電荷が放電される一方、第２信号処理部１０７において、スイッチＳＷ９，１１がオン、スイッチＳＷ１０，１２がオフされているので、コンデンサＣ２は、センサ信号ＳＡ１によって電圧ＶＳＳ／２−αに充電され、コンデンサＣ２の端子電圧ＳＣ１が、電圧ＶＳＳ／２−αにされる。
【００２９】
次に、図２に示すタイミングｔ３において、クロック信号φ１がハイレベル、クロック信号φ２がローレベルになることにより、第１信号処理部１０６において、スイッチＳＷ６，７がオフ、スイッチＳＷ５，８がオンされ、コンデンサＣ１を電圧ＶＳＳ／２＋αに充電していた電荷が加算器１０８のコンデンサＣ３へ転送される。一方、第２信号処理部１０７において、スイッチＳＷ９，１１がオフ、スイッチＳＷ１０，１２がオンされることにより、コンデンサＣ２の充電電圧の極性が反転され、コンデンサＣ２の端子電圧ＳＤ１が−（ＶＳＳ／２−α）にされると共に、逆極性にされたコンデンサＣ２の蓄積電荷が加算器１０８のコンデンサＣ３へ転送される。
【００３０】
そして、加算器１０８によって、コンデンサＣ１から転送された電荷とコンデンサＣ２から転送された極性を反転された電荷とに基づいて（ＶＳＳ／２＋α）と、−（ＶＳＳ／２−α）とが加算され、すなわち第１の信号レベルである（ＶＳＳ／２＋α）から第２の信号レベルである（ＶＳＳ／２−α）が減算され、その差分の電圧（２α）が、センサ出力信号ＳＥ１として出力される。
【００３１】
なお、図２において、クロック信号φ１がハイレベル、クロック信号φ２がローレベルの場合に説明の便宜上、ＳＢ１＝ＶＳＳ／２＋α、ＳＤ１＝−（ＶＳＳ／２−α）として示しているが、スイッチＳＷ８，１２がオンすると共に瞬時に電荷が転送されるため、実際にはコンデンサＣ１，Ｃ２の端子電圧として図２に示す電圧ＳＢ１，ＳＤ１は現れない。
【００３２】
以上の動作により、センサ１０１の正相バイアス状態で得られたセンサの検出信号レベルＶＳＳ／２＋α、及びセンサ１０１の逆相バイアス状態で得られたセンサの検出信号レベルＶＳＳ／２−αのうち検出すべき物理量である加速度が反映されている有効成分αに対して、信号レベル２αのセンサ出力信号を得ることができ、演算増幅器の信号増幅率を高めることなくセンサの検出信号レベルを増大させることができる。
【００３３】
また、センサの検出信号レベルＶＳＳ／２＋α、ＶＳＳ／２−αから、物理量の検出に寄与しないオフセット成分であるＶＳＳ／２を除去して有効成分αだけを増大させた２αの信号レベルを有するセンサ出力信号を得ることができるので、センサ出力信号ＳＥ１の信号品質を向上させることができる。
【００３４】
なお、図３に示すように、感応素子１０２，１０３の接続点と、電源グラウンドとの間に高域周波数除去用のコンデンサＣ４を接続する構成としても良い。これにより、コンデンサＣ４はローパスフィルタとして機能し、センサ１０１からのセンサ信号ＳＡ１は、ローパスフィルタを介して第１加減算器１０４へ出力され、ローパスフィルタの時定数より大きい周波数成分を有する、センサ１０１で発生する熱雑音等のノイズを低減することができる。
【００３５】
また、上述のように信号処理装置１００にコンデンサＣ４を付加した場合、クロック信号φ１がハイレベルの際にはコンデンサＣ４とコンデンサＣ１とが並列接続され、クロック信号φ２がハイレベルの際にはコンデンサＣ４とコンデンサＣ２とが並列接続されるので、コンデンサＣ１，Ｃ２を充電すべきセンサ信号ＳＡ１の電流が、コンデンサＣ４に分配されてしまう結果、コンデンサＣ１，Ｃ２への充電電流が減少してしまう。そこで、図４に示すように、コンデンサＣ４と第１加減算器１０４との間に演算増幅器ＡＭＰ４をバッファとして介設する構成としてもよい。
【００３６】
これにより、センサ信号ＳＡ１の電流がコンデンサＣ４に分配されることを防止し、コンデンサＣ１，Ｃ２への充電電流が減少することを防止することができるので、コンデンサＣ１，Ｃ２への充電電流の減少による検出信号レベルの低下を抑制することができる。
【００３７】
（第２実施形態）
次に、本発明の第２の実施の形態による信号処理装置について説明する。図５は、本発明の第２の実施の形態による信号処理装置の構成の一例を示すブロック図である。図５に示す信号処理装置１００ａと図１に示す信号処理装置１００とでは、下記の点で異なる。すなわち、図５に示す信号処理装置１００ａでは、センサ１０１ａは、感応素子１０３と同様の特性を有する感応素子２０２と、感応素子１０２と同様の特性を有する感応素子２０３との直列回路が、感応素子１０２と感応素子１０３との直列回路と並列に接続されている。また、信号処理装置１００ａは、第１加減算器１０４と同様に構成された第２加減算器１０９と、第１加減算器１０４の図１におけるセンサ出力信号ＳＥ１に相当する第１差分信号ＳＥ１’と第２加減算器１０９の第２差分信号ＳＥ２との差分をセンサ出力信号ＳＦとして出力する差分検出部１１０とをさらに備える。
【００３８】
その他の構成は図１に示す信号処理装置１００と同様であるのでその説明を省略し、以下本実施の形態の特徴的な点について説明する。
【００３９】
第２加減算器１０９は、スイッチＳＷ２５，ＳＷ２６，ＳＷ２７，ＳＷ２８、及びコンデンサＣ２１からなる第３信号処理部１１１と、スイッチＳＷ２９，ＳＷ２０，ＳＷ２１，ＳＷ２２、及びコンデンサＣ２２からなる第４信号処理部１１２と、スイッチＳＷ２３、コンデンサＣ２３、及び演算増幅器ＡＭＰ２からなる加算器１１３とを備える。そして、感応素子２０２と感応素子２０３との接続点は、スイッチＳＷ２５及びスイッチＳＷ２９に接続されており、感応素子２０２と感応素子２０３との接続点の電圧が、センサ信号ＳＡ２として第２加減算器１０９へ出力される。
【００４０】
スイッチＳＷ２５は、一端が感応素子２０２と感応素子２０３との接続点に接続され、他端がコンデンサＣ２１とスイッチＳＷ２８とを介して演算増幅器ＡＭＰ２の反転入力端子に接続されている。また、スイッチＳＷ２５とコンデンサＣ２１との接続点は、スイッチＳＷ２６を介して電源グラウンドに接続され、コンデンサＣ２１とスイッチＳＷ２８との接続点は、スイッチＳＷ２７を介して電源グラウンドに接続されている。
【００４１】
スイッチＳＷ２９は、一端が感応素子２０２と感応素子２０３との接続点に接続され、他端がコンデンサＣ２２とスイッチＳＷ２２とを介して演算増幅器ＡＭＰ２の反転入力端子に接続されている。また、スイッチＳＷ２９とコンデンサＣ２２との接続点は、スイッチＳＷ２０を介して電源グラウンドＧＮＤに接続され、コンデンサＣ２２とスイッチＳＷ２２との接続点は、スイッチＳＷ２１を介して電源グラウンドに接続されている。
【００４２】
また、演算増幅器ＡＭＰ２の非反転入力端子は電源グラウンドに接続され、演算増幅器ＡＭＰ２の反転入力端子と出力端子との間にスイッチＳＷ２３とコンデンサＣ２３とが並列接続されている。そして、第１加減算器１０４の演算増幅器ＡＭＰ１の出力部と、第２加減算器１０９の演算増幅器ＡＭＰ２の出力部とが差分検出部１１０に接続されている。
【００４３】
差分検出部１１０は、演算増幅器ＡＭＰ１から出力された第１差分信号ＳＥ１’の電圧と、演算増幅器ＡＭＰ２から出力された第２差分信号ＳＥ２の電圧との差をセンサ出力信号ＳＦとして出力する。図６は、差分検出部１１０の構成の一例を示す回路図である。図６に示す差分検出部１１０は、第１加減算器１０４と同様の構成にされており、演算増幅器ＡＭＰ１から出力された第１差分信号ＳＥ１’は、第１信号処理部１０６を介して加算器１０８で加算され、演算増幅器ＡＭＰ２から出力された第２差分信号ＳＥ２は第２信号処理部１０７によって極性を反転された後に加算器１０８で加算され、すなわち第１差分信号ＳＥ１’から第２差分信号ＳＥ２が減算されることにより得られた差分電圧が、加算器１０８からセンサ出力信号ＳＦとして出力される。なお、差分検出部１１０は、減算器等により、第１差分信号ＳＥ１’と第２差分信号ＳＥ２の差分電圧を出力するものであればよく、図６に示す回路構成のものに限らない。
【００４４】
次に、上述のように構成された信号処理装置１００ａの動作を説明する。まず、図５における第１加減算器１０４の動作は、図１における第１加減算器１０４の動作と同様であり、そのタイミングチャートも図２と同様であるのでその説明を省略する。図７は、信号処理装置１００ａの動作を説明するためのタイミングチャートである。図７において、横軸は経過時間ｔを、縦軸は電圧レベルを示している。まず、図７に示すタイミングｔ１において、クロック信号生成部１０５から出力されたクロック信号φ１がハイレベルになると、スイッチＳＷ２，４，２５，２８，２０，２２がオンする。そうすると、まず、スイッチＳＷ２とスイッチＳＷ４とがオンすることにより、センサ１０１ａの感応素子１０２，２０２側にセンサ用電源ＶＳＳが印加され、感応素子１０３，２０３側が電源グラウンドＧＮＤに接続される。
【００４５】
以下、センサ１０１ａに対してこの方向で電圧が印加された状態を正相バイアス状態と称する。そして、正相バイアス状態で、感応素子１０２，１０３，２０２，２０３によって圧力や、熱等の物理量が検出され、その検出された物理量に応じて感応素子１０２，１０３，２０２，２０３の抵抗値が変化することによって、感応素子１０２と感応素子１０３との分圧比に応じたセンサ信号ＳＡ１が第１加減算器１０４へ出力され、感応素子２０２と感応素子２０３との分圧比に応じたセンサ信号ＳＡ２が第２加減算器１０９へ出力される。
【００４６】
今、感応素子２０２の特性は感応素子１０３と同様であり、感応素子２０３の特性は感応素子１０２と同様であるため、正相バイアス状態における感応素子２０２と感応素子２０３との分圧比に応じたセンサ信号ＳＡ２は、逆相バイアス状態における感応素子１０２と感応素子１０３との分圧比に応じて得られるセンサ信号ＳＡ１と同様になる結果、タイミングｔ１において、センサ信号ＳＡ２の電圧がＶＳＳ／２−α（第３の信号レベル）となる。
【００４７】
そうすると、スイッチＳＷ２５，２８がオン、スイッチＳＷ２６，２７がオフしているので、コンデンサＣ２１は、センサ信号ＳＡ２によって電圧ＶＳＳ／２−αに充電され、コンデンサＣ２１の端子電圧ＳＢ２が、電圧ＶＳＳ／２−αにされる。この場合、電圧ＶＳＳ／２−αのうち、検出すべき物理量である加速度はαの部分に反映されており、電圧ＶＳＳ／２は、検出された加速度を反映しないオフセット成分となる。
【００４８】
次に、図７に示すタイミングｔ２において、クロック信号φ１がローレベル、クロック信号φ２がハイレベルになることにより、スイッチＳＷ１，３，２６，２７，２９，２１，２３がオン、スイッチＳＷ２，４，２５，２８，２０，２２がオフされる。そうすると、まず、スイッチＳＷ２とスイッチＳＷ４とがオフすると共に、スイッチＳＷ１とスイッチＳＷ３とがオンすることにより、センサ１０１ａの感応素子１０２，２０２側に電源グラウンドＧＮＤが接続され、感応素子１０３，２０３側にセンサ用電源ＶＳＳが印加される。以下、センサ１０１ａに対してこの方向で電圧が印加された状態を逆相バイアス状態と称する。そして、逆相バイアス状態では、感応素子２０２と感応素子２０３の直列回路に流れる電流の方向が反転するため、センサ信号ＳＡ２の電圧は、ＶＳＳ／２＋α（第４の信号レベル）となる。
【００４９】
そして、第３信号処理部１１１において、スイッチＳＷ２６，２７がオン、スイッチＳＷ２５，２８がオフされているので、コンデンサＣ２１に蓄積された電荷が放電される一方、第４信号処理部１１２において、スイッチＳＷ２９，２１がオン、スイッチＳＷ２０，２２がオフされているので、コンデンサＣ２２は、センサ信号ＳＡ２によって電圧ＶＳＳ／２＋αに充電され、コンデンサＣ２の端子電圧ＳＣ２が、電圧ＶＳＳ／２＋αにされる。
【００５０】
次に、図７に示すタイミングｔ３において、クロック信号φ１がハイレベル、クロック信号φ２がローレベルになることにより、第３信号処理部１１１において、スイッチＳＷ２６，２７がオフ、スイッチＳＷ２５，２８がオンされ、コンデンサＣ２１を電圧ＶＳＳ／２−αに充電していた電荷が加算器１１３のコンデンサＣ２３へ転送される。一方、第４信号処理部１１２において、スイッチＳＷ２９，２１がオフ、スイッチＳＷ２０，２２がオンされることにより、コンデンサＣ２２の充電電圧の極性が反転され、コンデンサＣ２２の端子電圧ＳＤ２が−（ＶＳＳ／２＋α）にされると共に、逆極性にされたコンデンサＣ２２の蓄積電荷が加算器１１３のコンデンサＣ２３へ転送される。
【００５１】
そして、加算器１１３によって、コンデンサＣ２１から転送された電荷に応じた電圧（ＶＳＳ／２−α）と、コンデンサＣ２２から転送され、極性を反転された電荷に応じた電圧−（ＶＳＳ／２＋α）とが加算され、すなわち第３の信号レベルである（ＶＳＳ／２−α）から第４の信号レベルである（ＶＳＳ／２＋α）が減算され、その差分の電圧（−２α）が、演算増幅器ＡＭＰ２から差分検出部１１０へ第２差分信号ＳＥ２として出力される。
【００５２】
なお、図７において、クロック信号φ１がハイレベル、クロック信号φ２がローレベルの場合に説明の便宜上、ＳＢ２＝ＶＳＳ／２−α、ＳＤ２＝−（ＶＳＳ／２＋α）として示しているが、スイッチＳＷ２８，２２がオンすると共に瞬時に電荷が転送されるため、実際にはコンデンサＣ２１，Ｃ２２の端子電圧として図２に示す電圧ＳＢ２，ＳＤ２は現れない。
【００５３】
次に、図８に示すタイミングチャートにおけるタイミングｔ３に示すように、差分検出部１１０によって、演算増幅器ＡＭＰ１から出力された第１差分信号ＳＥ１’の電圧（２α）と、演算増幅器ＡＭＰ２から出力された第２差分信号ＳＥ２の電圧（−２α）との差分がセンサ出力信号ＳＦ、すなわち電圧（４α）として出力される。
【００５４】
以上の動作により、感応素子１０２，１０３と第１加減算器１０４とを用いて得られた第１差分信号ＳＥ１’の電圧（２α）と、感応素子２０２，２０３と第２加減算器１０９とを用いて得られた第２差分信号ＳＥ２の電圧（−２α）とから、電圧（４α）のセンサ出力信号ＳＦを得ることができ、図１に示す信号処理装置１００に第２加減算器１０９と差分検出部１１０とを付加し、センサ１０１を感応素子１０２，１０３の直列回路から感応素子１０２，１０３，２０２，２０３のブリッジ回路に変更することにより、演算増幅器の信号増幅率を高めることなく図１に示す信号処理装置１００に対してさらにセンサの検出信号レベルを増大させることができる。
【００５５】
なお、図９に示すように、演算増幅器ＡＭＰ１，ＡＭＰ２を、一つの全差動増幅器ＡＭＰ３に置き換えた構成としても良い。この場合、センサ信号ＳＡ１とセンサ信号ＳＡ２との同相成分のノイズをキャンセルすることができ、センサ出力信号ＳＦの信号品質を向上させることができる。
【００５６】
（第３実施形態）
次に、本発明の第３の実施の形態による信号処理装置について説明する。図１０は、本発明の第３の実施の形態による信号処理装置の構成の一例を示すブロック図である。図１０に示す信号処理装置１００ｂと図５に示す信号処理装置１００ａとでは、下記の点で異なる。すなわち、図１０に示す信号処理装置１００ｂでは、差分検出部１１０の代わりに加算器１１４を備える。また、センサ１０１ｂは、感応素子２０２，２０３の代わりに、感応素子１０３と同様の温度特性を有する素子３０２と、感応素子１０２と同様の特性を有する素子３０３との直列回路が、感応素子１０２と感応素子１０３との直列回路と並列に接続されている。
【００５７】
感応素子１０２と感応素子１０３、及び素子３０２と素子３０３は、周囲温度Ｔａが予め定められた所定の標準温度Ｔｓである温度条件の場合に、検出対象の圧力が加えられていなければ、それぞれ抵抗値が等しくなるようにされている。
【００５８】
また、素子３０２，３０３は、感応素子１０３，１０２と同様のインピーダンスの温度特性を有する一方、感応素子１０３，１０２の検出対象である物理量に対しては、インピーダンスが変化しない素子を用いてもよく、あるいは素子３０２，３０３として、それぞれ感応素子１０３，１０２と同様の感応素子を用いて、例えば検出対象の温度、圧力、加速度、磁気等の物理量が加えられない位置に素子３０２，３０３を配設してもよい。例えば、センサ１０１ｂが圧力センサであり、感応素子１０３，１０２がピエゾ抵抗である場合、素子３０２，３０３としてそれぞれ感応素子１０３，１０２と同じピエゾ抵抗を用いてセンサ１０１ｂを構成し、素子３０２，３０３は、検出対象の圧力が加わらない位置に配置する構成としても良い。
【００５９】
その他の構成は図５に示す信号処理装置１００ａと同様であるのでその説明を省略し、以下、図１０に示す信号処理装置１００ｂの動作を説明する。図１１は、図１０に示す信号処理装置１００ｂの動作を説明するためのタイミングチャートである。
【００６０】
まず、図１１におけるタイミングｔ１１〜ｔ１３において、周囲温度Ｔａが標準温度Ｔｓに等しく、センサ１０１ｂには検出対象となる圧力Ｐが加えられていない場合、感応素子１０２と感応素子１０３、及び素子３０２と素子３０３は、それぞれ抵抗値が等しいので、センサ用電源ＶＳＳが、感応素子１０２と感応素子１０３、及び素子３０２と素子３０３によってそれぞれ分圧され、センサ信号ＳＡ１及びセンサ信号ＳＡ２の電圧値は、正相バイアス状態と、逆相バイアス状態とのいずれにおいてもＶＳＳ／２となる。
【００６１】
そうすると、図２に示すタイミングｔ１〜ｔ３の動作と同様にして、第１加減算器１０４から第１差分信号ＳＥ１’が、第２加減算器１０９から第２差分信号ＳＥ２が、加算器１１４へ出力される。この場合、センサ信号ＳＡ１は、正相バイアス状態と、逆相バイアス状態とのいずれにおいても、電圧ＶＳＳ／２であるため、正相バイアス状態におけるセンサ信号ＳＡ１と逆相バイアス状態におけるセンサ信号ＳＡ１との差分である第１差分信号ＳＥ１’は、０Ｖ（ＧＮＤ）となる。同様に、第２差分信号ＳＥ２もまた、０Ｖ（ＧＮＤ）となる。そして、加算器１１４によって、第１差分信号ＳＥ１’と 第２差分信号ＳＥ２とが加算され、すなわちセンサ出力信号ＳＦは、０Ｖ＋０Ｖ＝０Ｖとされる。
【００６２】
次に、図１１におけるタイミングｔ１４〜ｔ１７において、センサ１０１ｂには検出対象となる圧力Ｐが加えられていない状態で、周囲温度Ｔａが標準温度Ｔｓよりも温度Ｔｘだけ上昇し、周囲温度Ｔａ＝Ｔｓ＋Ｔｘになると、感応素子１０２，１０３、及び素子３０２，３０３の温度特性によって、感応素子１０２と感応素子１０３、及び素子３０２と素子３０３の抵抗値にそれぞれ差異が生じる。
【００６３】
その結果、センサ信号ＳＡ１は、逆相バイアス状態において電圧（−β）、正相バイアス状態において電圧βとなる。一方、素子３０２の温度特性は感応素子１０３に等しく、素子３０３の温度特性は感応素子１０２に等しいため、センサ信号ＳＡ２は、センサ信号ＳＡ１と極性が反転した信号レベル、すなわち逆相バイアス状態において電圧β、正相バイアス状態において電圧（−β）となる。
【００６４】
次に、図１１におけるタイミングｔ１５，ｔ１７において、図２に示すタイミングｔ３と同様にして、正相バイアス状態におけるセンサ信号ＳＡ１と逆相バイアス状態におけるセンサ信号ＳＡ１との差分である第１差分信号ＳＥ１’の電圧は、β−（−β）＝２βとなる。一方、正相バイアス状態におけるセンサ信号ＳＡ２と逆相バイアス状態におけるセンサ信号ＳＡ２との差分である第２差分信号ＳＥ２の電圧は、（−β）−β＝−（２β）となる。そして、加算器１１４によって、第１差分信号ＳＥ１’と第２差分信号ＳＥ２とが加算され、すなわちセンサ出力信号ＳＦは、２β＋（−２β）＝０Ｖとなる。
【００６５】
次に、図１１におけるタイミングｔ１８〜ｔ２２において、センサ１０１ｂには検出対象となる圧力Ｐｘが加えられ、周囲温度Ｔａ＝Ｔｓ＋Ｔｘの場合に、感応素子１０２，１０３、及び素子３０２，３０３の温度特性によって、感応素子１０２と感応素子１０３、及び素子３０２と素子３０３の抵抗値に差異が生じる。さらに、感応素子１０２と感応素子１０３とは、圧力Ｐｘに対して異なる抵抗値の変化を生じる結果、センサ信号ＳＡ１は、逆相バイアス状態において電圧−（β＋γ）、正相バイアス状態において電圧（β＋γ）となる。一方、素子３０２，３０３は、圧力Ｐｘに対して抵抗値の変化を生じないので、図１１におけるタイミングｔ１４〜ｔ１７の場合と同様に、センサ信号ＳＡ２は、逆相バイアス状態において電圧（β）、正相バイアス状態において電圧（−β）となる。
【００６６】
次に、図１１におけるタイミングｔ１９，ｔ２１において、図２に示すタイミングｔ３と同様にして、正相バイアス状態におけるセンサ信号ＳＡ１と逆相バイアス状態におけるセンサ信号ＳＡ１との差分である第１差分信号ＳＥ１’の電圧は、（β＋γ）−｛−（β＋γ）｝＝２（β＋γ）となる。一方、正相バイアス状態におけるセンサ信号ＳＡ２と逆相バイアス状態におけるセンサ信号ＳＡ２との差分である第２差分信号ＳＥ２の電圧は、（−β）−β＝−（２β）となる。そして、加算器１１４によって、第１差分信号ＳＥ１’と第２差分信号ＳＥ２とが加算され、すなわちセンサ出力信号ＳＦは、２（β＋γ）＋｛−（２β）｝＝２γとなる。
【００６７】
これにより、感応素子１０２，１０３の温度特性により生じた誤差成分βを除去して、センサ出力信号ＳＦ＝２γを得ることができ、センサ出力信号ＳＦの信号品質を向上させることができる。
【００６８】
（第４実施形態）
次に、本発明の第４の実施の形態による信号処理装置について説明する。図１２は、本発明の第４の実施の形態による信号処理装置の構成の一例を示すブロック図である。図１２に示す信号処理装置１００ｃと図１に示す信号処理装置１００とでは、下記の点で異なる。すなわち、図１２に示す信号処理装置１００ｃでは、センサ１０１の温度特性を補正するべくセンサ用電源ＶＳＳの電圧を調整するための補正電圧を出力する電源電圧調整部４０１と、電源電圧調整部４０１からの補正電圧に応じてセンサ用電源ＶＳＳの電圧レベルを補正すると共にその補正後の電圧をセンサ用電源ＶＳＳとしてセンサ１０１へ供給する電源部４０２とを備える。
【００６９】
その他の構成は図１に示す信号処理装置１００と同様であるのでその説明を省略し、以下本実施の形態の特徴的な点について説明する。
【００７０】
センサ１０１は、センサ用電源ＶＳＳの電圧を、感応素子１０２と感応素子１０３によって分圧することによりセンサ信号ＳＡ１を出力するものであるので、周囲温度が変化すると、感応素子１０２，１０３の温度特性によるインピーダンス変化に応じてセンサ１０１の感度が変化する。一方、センサ１０１の感度はセンサ用電源ＶＳＳの電圧に比例する。そこで、信号処理装置１００ｃにおいては、以下のようにして、周囲温度に応じてセンサ用電源ＶＳＳの電圧を調整することにより、センサ１０１の温度特性の影響による感度の変化を補正し、センサ１０１の感度を一定に保つようにしている。
【００７１】
電源電圧調整部４０１は、温度センサ４０３、ＡＤ変換器４０４、演算回路４０５、ＥＥＰＲＯＭ４０６、及びＤＡ変換器４０７を備える。また、電源部４０２は、基準電圧発生回路４０８と、加減算器４０９とを備える。温度センサ４０３は、周囲温度に応じた検知電圧を出力する。ＡＤ変換器４０４は、温度センサ４０３からの検知電圧をデジタル情報に変換し、温度検知データとして演算回路４０５へ出力する。
【００７２】
演算回路４０５は、例えばＣＰＵ(Central Processing Unit)等からなり、ＥＥＰＲＯＭ(Electrically Erasable and Programmable Read Onle Memoly)４０６に記憶されているセンサ１０１の温度特性補正用の調整データと、ＡＤ変換器４０４からの温度検知データとに基づいて、センサ用電源ＶＳＳの電圧調整データをＤＡ変換器４０７へ出力する。ＥＥＰＲＯＭ４０６には、例えば信号処理装置１００ｃの出荷時等に、周囲温度の変化に対してセンサ１０１の温度特性を補正するべくセンサ１０１の感度を一定に調整するための電圧調整データが記憶されている。具体的には、ＥＥＰＲＯＭ４０６には、各周囲温度に対応するセンサ用電源ＶＳＳの電圧調整データが記憶されており、演算回路４０５が、温度検知データにより示される周囲温度に対応する電圧調整データをＥＥＰＲＯＭ４０６から読み出すことにより、温度検知データに応じた電圧調整データが取得される。
【００７３】
なお、演算回路４０５は、ＥＥＰＲＯＭ４０６から読み出した電圧調整データに演算処理を加えたデータをＤＡ変換器４０７へ出力する構成であっても良い。また、ＥＥＰＲＯＭ４０６は、温度検知データをアドレスに対応させて、電圧調整データを各温度検知データに対応するアドレスに記憶する構成としても良く、この場合、演算回路４０５は、温度検知データをアドレスとしてＥＥＰＲＯＭ４０６に出力する回路であっても良い。
【００７４】
ＤＡ変換器４０７は、演算回路４０５からの電圧調整データをアナログ電圧に変換し、補正電圧Ｖｃとして加減算器４０９へ出力する。基準電圧発生回路４０８は、定電圧電源回路であり、基準電圧Ｖｒｅｆを出力する。加減算器４０９は、基準電圧発生回路４０８からの基準電圧ＶｒｅｆとＤＡ変換器４０７からの補正電圧Ｖｃとの間で加減算処理を行うことによりセンサ用電源ＶＳＳを生成し、スイッチＳＷ２，３へ出力する。
【００７５】
次に、上述のように構成された信号処理装置１００ｃの動作を説明する。まず、温度センサ４０３によって、周囲温度に応じた検知電圧がＡＤ変換器４０４へ出力され、ＡＤ変換器４０４によって、温度センサ４０３からの検知電圧がデジタル情報に変換され、温度検知データとして演算回路４０５へ出力される。
【００７６】
次に、演算回路４０５によって、ＡＤ変換器４０４からの温度検知データに対応する電圧調整データがＥＥＰＲＯＭ４０６から読み出されると共にＤＡ変換器４０７へ出力され、ＤＡ変換器４０７によって、演算回路４０５からの電圧調整データがアナログ電圧に変換され、補正電圧Ｖｃとして加減算器４０９へ出力される。
【００７７】
次に、加減算器４０９によって、基準電圧発生回路４０８からの基準電圧ＶｒｅｆとＤＡ変換器４０７からの補正電圧Ｖｃとの間で加減算処理が行われ、その結果得られたセンサ用電源ＶＳＳが、スイッチＳＷ２，３へ出力される。
【００７８】
次に、加減算器４０９から出力されたセンサ用電源ＶＳＳが、センサ１０１の動作用電源として印加され、図１に示す信号処理装置１００の場合と同様にして、センサ信号ＳＡ１が第１加減算器１０４へ出力される。以下、図１に示す信号処理装置１００の場合と同様にして、第１加減算器１０４からセンサ出力信号ＳＥ１が出力される。
【００７９】
これにより、温度センサ４０３によって検出された周囲温度に応じてセンサ１０１の温度特性を補正するべくセンサ用電源ＶＳＳの電圧が調整されるので、センサ１０１の温度特性の影響を低減することができ、周囲温度の変化に対するセンサ１０１の感度の変化を低減することができる。
【００８０】
なお、図１に示す信号処理装置１００に対して電源電圧調整部４０１と電源部４０２とを付加する構成を示したが、図１３に示すように、図５に示す信号処理装置１００ａに対して電源電圧調整部４０１と電源部４０２とを付加することにより、周囲温度の変化に対するセンサ１０１ａの感度の変化を低減する構成としてもよい。
【００８１】
（第５実施形態）
次に、本発明の第５の実施の形態による信号処理装置について説明する。図１４は、本発明の第５の実施の形態による信号処理装置の構成の一例を示すブロック図である。図１４に示す信号処理装置１００ｄと図１に示す信号処理装置１００とでは、下記の点で異なる。すなわち、図１４に示す信号処理装置１００ｄは、スイッチＳＷ１，２，３，４を備えず、センサ１０１の感応素子１０２側端子にはクロック信号生成部１０５から出力されたクロック信号φ１が入力され、センサ１０１の感応素子１０３側端子にはクロック信号生成部１０５から出力されたクロック信号φ２が入力されている。
【００８２】
その他の構成は図１に示す信号処理装置１００と同様であるのでその説明を省略し、以下図１４に示す信号処理装置１００ｄの動作を説明する。まず、図２を参照して、タイミングｔ１において、クロック信号生成部１０５から出力されたクロック信号φ１がハイレベル、すなわちセンサ用電源電圧ＶＳＳになり、クロック信号φ２がローレベル、すなわち０Ｖ（グラウンド電圧ＧＮＤ）になると、センサ１０１の感応素子１０２側にセンサ用電源電圧ＶＳＳが印加され、感応素子１０３側が０Ｖにされる。これにより、センサ１０１から、正相バイアス状態におけるセンサ信号ＳＡ１が、第１加減算器１０４へ出力される。
【００８３】
次に、図２に示すタイミングｔ２において、クロック信号生成部１０５から出力されたクロック信号φ１がローレベル、すなわち０Ｖになり、クロック信号φ２がハイレベル、すなわち電圧ＶＳＳになると、センサ１０１の感応素子１０３側にセンサ用電源電圧ＶＳＳが印加され、感応素子１０２側が０Ｖにされる。これにより、センサ１０１から、逆相バイアス状態におけるセンサ信号ＳＡ１が、第１加減算器１０４へ出力される。以下の動作は図１に示す信号処理装置１００と同様であるのでその説明を省略する。
【００８４】
クロック信号φ１，φ２のいずれかに遅延が生じ、クロック信号φ１，φ２が同時にハイレベルになった場合、図１に示す信号処理装置１００においては、スイッチＳＷ１とスイッチＳＷ２、もしくはスイッチＳＷ３とスイッチＳＷ４が同時にオンするタイミングが生じる。そうすると、ＶＳＳと０Ｖとの間で短絡状態となり、過電流が流れて回路を損傷する可能性がある。
【００８５】
一方、図１４に示す信号処理装置１００ｄにおいては、ＶＳＳと０Ｖとの間で短絡が生じることがなく、スイッチＳＷ１とスイッチＳＷ２、もしくはスイッチＳＷ３とスイッチＳＷ４が同時にオンすることによる回路の損傷を防止することができる。また、スイッチＳＷ１，２，３，４を用いる必要がないので、回路を簡素化することができる。
【００８６】
なお、クロック信号生成部１０５は、クロック信号φ１，φ２のパルス周波数を増減可能に構成されていてもよい。この場合、パルス周波数を高めることにより、センサ１０１の応答速度を向上させることができる。
【００８７】
また、クロック信号生成部１０５は、クロック信号φ１，φ２のデューティを可変に構成されていても良い。図１５（ａ）（ｂ）に示すように、クロック信号φ１，φ２のデューティを変化させることにより、クロック信号φ１，φ２が同時にローレベル（図１５（ａ））、あるいはクロック信号φ１，φ２が同時にハイレベル（図１５（ｂ））の状態（休止モード）を作ることができる。休止モードにおいては、センサ１０１に電流が流れないので、信号処理装置１００ｄの消費電流を低減することができる。
【００８８】
また、クロック信号生成部１０５は、クロック信号φ１，φ２の位相をずらすことができるように構成されていても良い。図１５（ｃ）に示すように、クロック信号φ１とクロック信号φ２の位相をずらすことにより、クロック信号φ１，φ２が、同時にローレベルとなるタイミングと、同時にハイレベルとなるタイミングと（休止モード）を作ることができる。休止モードにおいては、センサ１０１に電流が流れないので、信号処理装置１００ｄの消費電流を低減することができる。
【図面の簡単な説明】
【００８９】
【図１】本発明の第１の実施形態に係る信号処理装置の構成の一例を示すの回路図である。
【図２】図１に示す信号処理装置の動作を説明するためのタイミングチャートである。
【図３】図１に示す信号処理装置にローパスフィルタを付加した例を示すブロック図である。
【図４】図３に示す信号処理装置にバッファを付加した例を示す回路図である。
【図５】本発明の第２の実施の形態による信号処理装置の構成の一例を示すブロック図である。
【図６】図５に示す差分検出部の構成の一例を示す回路図である。
【図７】図５に示す信号処理装置の動作を説明するためのタイミングチャートである。
【図８】図５に示す信号処理装置の動作を説明するためのタイミングチャートである。
【図９】本発明の第２の実施の形態による信号処理装置の構成の他の一例を示す回路図図である。
【図１０】本発明の第３の実施の形態による信号処理装置の構成の一例を示すブロック図である。
【図１１】図１０に示す信号処理装置の動作を説明するためのタイミングチャートである。
【図１２】本発明の第４の実施の形態による信号処理装置の構成の一例を示すブロック図である。
【図１３】本発明の第４の実施の形態による信号処理装置の構成の他の一例を示すブロック図である。
【図１４】本発明の第５の実施の形態による信号処理装置の構成の一例を示すブロック図である。
【図１５】図１４に示す信号処理装置の変形例の動作を説明するためのタイミングチャートである。
【図１６】背景技術に係る信号処理装置の構成を示す回路図である。
【符号の説明】
【００９０】
１００，１００ａ，１００ｂ，１００ｃ，１００ｄ  信号処理装置
１０１，１０１ａ，１０１ｂ  センサ
１０２  感応素子（第１の感応素子）
１０３  感応素子（第２の感応素子）
１０４  第１加減算器（増幅部）
１０５  クロック信号生成部（電圧印加部）
１０６  第１信号処理部
１０７  第２信号処理部
１０８  加算器（第１の差分検出部）
１０９  第２加減算器（増幅部）
１１０  差分検出部（出力部）
１１１  第３信号処理部
１１２  第４信号処理部
１１３  加算器（第２の差分検出部）
１１４  加算器（出力部）
２０２  感応素子（第３の感応素子）
２０３  感応素子（第４の感応素子）
３０２，３０３  素子
４０１  電源電圧調整部
４０２  電源部（電源印加部）
４０３  温度センサ（温度検出部）
４０４  ＡＤ変換器
４０５  演算回路
４０７  ＤＡ変換器
４０８  基準電圧発生回路
４０９  加減算器
Ｃ４  コンデンサ（ローパスフィルタ）
ＳＷ１，２，３，４  スイッチ（電圧印加部）
【図１】
2005156251.tif 000003
【図２】
2005156251.tif 000004
【図３】
2005156251.tif 000005
【図４】
2005156251.tif 000006
【図５】
2005156251.tif 000007
【図６】
2005156251.tif 000008
【図７】
2005156251.tif 000009
【図８】
2005156251.tif 000010
【図９】
2005156251.tif 000011
【図１０】
2005156251.tif 000012
【図１１】
2005156251.tif 000013
【図１２】
2005156251.tif 000014
【図１３】
2005156251.tif 000015
【図１４】
2005156251.tif 000016
【図１５】
2005156251.tif 000017
【図１６】
2005156251.tif 000018