(57)【要約】【課題】クロック信号、クロック反転信号、並びにクロック信号及びクロック反転信号に同期したデータ信号を出力する被試験デバイスを精度よく試験する。【解決手段】データ信号を基準電圧と比較するデータ比較部と、データ変化タイミング値を検出するデータ変化タイミング検出部と、クロック信号及びクロック反転信号のそれぞれをハイ側基準電圧及びロー側基準電圧と比較するクロック比較部と、第１タイミング値、第２タイミング値、第３タイミング値、及び第４タイミング値を検出するクロック変化タイミング検出部と、第５タイミング値を検出する交点検出部と、データ変化タイミング値と第５タイミング値との差に基づいて被試験デバイスの良否を判定する差分比較部とを備える試験装置を提供する。【選択図】図１
2005156328.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号、前記クロック信号を反転したクロック反転信号、並びに前記クロック信号及び前記クロック反転信号に同期したデータ信号を出力する被試験デバイスを試験する試験装置であって、
前記データ信号を、予め定められたデータ基準電圧と比較するデータ比較部と、
前記データ比較部による比較結果が変化するタイミングを示すデータ変化タイミング値を検出するデータ変化タイミング検出部と、
前記クロック信号及び前記クロック反転信号のそれぞれを、予め定められたハイ側基準電圧及びロー側基準電圧のそれぞれと比較するクロック比較部と、
前記クロック比較部による、前記クロック反転信号と前記ロー側基準電圧との比較結果が変化するタイミングを示す第１タイミング値、前記クロック反転信号と前記ハイ側基準電圧との比較結果が変化するタイミングを示す第２タイミング値、前記クロック信号と前記ハイ側基準電圧との比較結果が変化するタイミングを示す第３タイミング値、及び前記クロック信号と前記ロー側基準電圧との比較結果が変化するタイミングを示す第４タイミング値を検出するクロック変化タイミング検出部と、
前記第１タイミング値、前記第２タイミング値、前記第３タイミング値、及び前記第４タイミング値に基づいて、前記クロック信号の電圧値と前記クロック反転信号の電圧値とが互いに等しくなるタイミングを示す第５タイミング値を検出する交点検出部と、
前記データ変化タイミング値と前記第５タイミング値との差に基づいて前記被試験デバイスの良否を判定する差分比較部と
を備える試験装置。
【請求項２】
位相の異なる、連続した複数のストローブを発生するマルチストローブ発生部
を更に備え、
前記クロック比較部は、前記複数のストローブのそれぞれが示すタイミングで、前記クロック信号及び前記クロック反転信号のそれぞれを、前記ハイ側基準電圧及び前記ロー側基準電圧のそれぞれと比較する
請求項１記載の試験装置。
【請求項３】
前記交点検出部は、
前記第２タイミング値と前記第４タイミング値とを乗算した第１乗算値を出力する第１乗算器と、
前記第１タイミング値と前記第３タイミング値とを乗算した第２乗算値を出力する第２乗算器と、
前記第２タイミング値から前記第１タイミング値を減算した第１減算値を出力する第１減算器と、
前記第４タイミング値から前記第３タイミング値を減算した第２減算値を出力する第２減算器と、
前記第１乗算値から前記第２乗算値を減算した第３減算値を出力する第３減算器と、
前記第１減算値と前記第２減算値とを加算した加算値を出力する加算器と、
前記第３減算値を前記加算値で除算した除算値を前記第５タイミング値として出力する除算器と
を有する請求項１記載の試験装置。
【請求項４】
前記交点検出部は、
前記第１タイミング値から前記第４タイミング値を減算した第１減算値を出力する第１減算器と、
前記第４タイミング値から前記第３タイミング値を減算した第２減算値を出力する第２減算器と、
前記第２タイミング値から前記第１タイミング値を減算した第３減算値を出力する第３減算器と、
前記第１タイミング値から前記第２タイミング値を減算した第４減算値を出力する第４減算器と、
前記第２減算値と前記第３減算値とを加算した第１加算値を出力する第１加算器と、
前記第１加算値を前記第４減算値で除算した第１除算値を出力する第１除算器と、
前記第１減算値を前記第１除算値で除算した第２除算値を出力する第２除算器と、
前記第１タイミング値と前記第２除算値とを加算した加算値を前記第５タイミング値として出力する第２加算器と
を有する請求項１記載の試験装置。
【請求項５】
前記クロック比較部は、前記クロック信号の電圧値の平均値に所定電圧値を加えた電圧値を前記ハイ側基準電圧として用い、前記平均値から前記所定電圧値を減じた電圧値を前記ロー側基準電圧として用いる
請求項１記載の試験装置。
【請求項６】
前記クロック比較部は、前記ハイ側基準電圧と前記ロー側基準電圧との差が前記クロック信号の電圧値の揺らぎ幅より大きくなるように定められた前記ハイ側基準電圧及び前記ロー側基準電圧を用いる
請求項１記載の試験装置。
【請求項７】
クロック信号、前記クロック信号を反転したクロック反転信号、並びに前記クロック信号及び前記クロック反転信号に同期したデータ信号を出力する被試験デバイスを試験する試験方法であって、
前記データ信号を、予め定められたデータ基準電圧と比較するデータ比較段階と、
前記データ比較段階における比較結果が変化するタイミングを示すデータ変化タイミング値を検出するデータ変化タイミング検出段階と、
前記クロック信号及び前記クロック反転信号のそれぞれを、予め定められたハイ側基準電圧及びロー側基準電圧のそれぞれと比較するクロック比較段階と、
前記クロック比較段階における、前記クロック反転信号と前記ロー側基準電圧との比較結果が変化するタイミングを示す第１タイミング値、前記クロック反転信号と前記ハイ側基準電圧との比較結果が変化するタイミングを示す第２タイミング値、前記クロック信号と前記ハイ側基準電圧との比較結果が変化するタイミングを示す第３タイミング値、及び前記クロック信号と前記ロー側基準電圧との比較結果が変化するタイミングを示す第４タイミング値を検出するクロック変化タイミング検出段階と、
前記第１タイミング値、前記第２タイミング値、前記第３タイミング値、及び前記第４タイミング値に基づいて、前記クロック信号の電圧値と前記クロック反転信号の電圧値とが互いに等しくなるタイミングを示す第５タイミング値を検出する交点検出段階と、
前記データ変化タイミング値と前記第５タイミング値との差に基づいて前記被試験デバイスの良否を判定する差分比較段階と
を備える試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、試験装置及び試験方法に関する。特に本発明は、クロック信号、クロック反転信号、並びにクロック信号及びクロック反転信号に同期したデータ信号を出力する被試験デバイスを試験する試験装置及び試験方法に関する。
【背景技術】
【０００２】
従来、半導体デバイスを試験する場合に、半導体デバイスの出力信号を測定することにより、半導体デバイスの良否を判定している。例えば、半導体デバイスの出力信号を所定のパターンと比較することにより、半導体デバイスの良否を判定している。このような判定は、所定の周期でストローブを生成し、当該ストローブのタイミングにおける出力信号の値を検出することによって行われている。例えば、検出した出力信号の値を、所定のハイ側基準電圧及びロー側基準電圧と比較することにより、出力信号をＨ論理及びＬ論理のパターンに変換し、当該パターンを期待値パターンと比較することによって判定することができる。
【０００３】
また、半導体デバイスの出力信号の波形を評価することによっても、半導体デバイスの良否を判定することができる。例えば、出力信号の値が変化するタイミングが所定の範囲内にあるか否かにより、半導体デバイスの良否を判定することができる。出力信号の値が変化するタイミングは、例えば、位相がわずかずつ異なる複数のストローブを含むマルチストローブ（多相ストローブ）によって、変化点付近における出力信号の値を検出して測定することができる。つまり、マルチストローブによって、変化点付近の出力信号をＨ論理とＬ論理のパターンに変換し、出力信号がＨ論理からＬ論理に変化するストローブの位相を検出することにより、出力信号の値が変化するタイミングを測定する。
【０００４】
一方、半導体デバイスにおけるデータの伝送速度を向上させようとした場合、出力信号の値が確定している時間幅は小さくなる。これにより、半導体デバイスの温度変化やスイッチングノイズ等によるジッタの影響が相対的に大きくなり、確実にデータを読み出すことが困難になる。この場合、半導体デバイスが、データ信号を出力するだけでなく、当該データ信号の値が変化するタイミングを示すクロック信号を出力することにより、確実にデータを読み出すことができる。例えば、クロック信号を基準電圧と比較し、比較結果が反転するタイミングでデータを読み出すことにより、確実にデータを読み出すことができる。ここで、半導体試験装置は、データ信号とクロック信号とが正確に同期されているか否かを判定することにより、半導体デバイスの良否を判定できる。例えば、半導体試験装置は、データ信号の値が変化するタイミングと、クロック信号が示すタイミングとの差が所定の範囲内にあるか否かにより、半導体デバイスの良否を判定することができる。
現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
データ信号とクロック信号とが正確に同期しているか否かを判定する試験において、クロック信号における電圧値の揺らぎが大きい場合、クロック信号を基準電圧と比較することにより算出したタイミングとデータ信号が変化するタイミングとの誤差が大きくなるので、精度の高い試験を行うことが困難である。
【０００６】
そこで本発明は、上記の課題を解決することができる試験装置及び試験方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明の第１の形態においては、クロック信号、クロック信号を反転したクロック反転信号、並びにクロック信号及びクロック反転信号に同期したデータ信号を出力する被試験デバイスを試験する試験装置であって、データ信号を、予め定められたデータ基準電圧と比較するデータ比較部と、データ比較部による比較結果が変化するタイミングを示すデータ変化タイミング値を検出するデータ変化タイミング検出部と、クロック信号及びクロック反転信号のそれぞれを、予め定められたハイ側基準電圧及びロー側基準電圧のそれぞれと比較するクロック比較部と、クロック比較部による、クロック反転信号とロー側基準電圧との比較結果が変化するタイミングを示す第１タイミング値、クロック反転信号とハイ側基準電圧との比較結果が変化するタイミングを示す第２タイミング値、クロック信号とハイ側基準電圧との比較結果が変化するタイミングを示す第３タイミング値、及びクロック信号とロー側基準電圧との比較結果が変化するタイミングを示す第４タイミング値を検出するクロック変化タイミング検出部と、第１タイミング値、第２タイミング値、第３タイミング値、及び第４タイミング値に基づいて、クロック信号の電圧値とクロック反転信号の電圧値とが互いに等しくなるタイミングを示す第５タイミング値を検出する交点検出部と、データ変化タイミング値と第５タイミング値との差に基づいて被試験デバイスの良否を判定する差分比較部とを備える。
【０００８】
試験装置は、位相の異なる、連続した複数のストローブを発生するマルチストローブ発生部を更に備え、クロック比較部は、複数のストローブのそれぞれが示すタイミングで、クロック信号及びクロック反転信号のそれぞれを、ハイ側基準電圧及びロー側基準電圧のそれぞれと比較してもよい。
【０００９】
交点検出部は、第２タイミング値と第４タイミング値とを乗算した第１乗算値を出力する第１乗算器と、第１タイミング値と第３タイミング値とを乗算した第２乗算値を出力する第２乗算器と、第２タイミング値から第１タイミング値を減算した第１減算値を出力する第１減算器と、第４タイミング値から第３タイミング値を減算した第２減算値を出力する第２減算器と、第１乗算値から第２乗算値を減算した第３減算値を出力する第３減算器と、第１減算値と第２減算値とを加算した加算値を出力する加算器と、第３減算値を加算値で除算した除算値を第５タイミング値として出力する除算器とを有してもよい。
【００１０】
交点検出部は、第１タイミング値から第４タイミング値を減算した第１減算値を出力する第１減算器と、第４タイミング値から第３タイミング値を減算した第２減算値を出力する第２減算器と、第２タイミング値から第１タイミング値を減算した第３減算値を出力する第３減算器と、第１タイミング値から第２タイミング値を減算した第４減算値を出力する第４減算器と、第２減算値と第３減算値とを加算した第１加算値を出力する第１加算器と、第１加算値を第４減算値で除算した第１除算値を出力する第１除算器と、第１減算値を第１除算値で除算した第２除算値を出力する第２除算器と、第１タイミング値と第２除算値とを加算した加算値を第５タイミング値として出力する第２加算器とを有してもよい。
【００１１】
クロック比較部は、クロック信号の電圧値の平均値に所定電圧値を加えた電圧値をハイ側基準電圧として用い、平均値から所定電圧値を減じた電圧値をロー側基準電圧として用いてもよい。
クロック比較部は、ハイ側基準電圧とロー側基準電圧との差がクロック信号の電圧値の揺らぎ幅より大きくなるように定められたハイ側基準電圧及びロー側基準電圧を用いてもよい。
【００１２】
本発明の第２の形態においては、クロック信号、クロック信号を反転したクロック反転信号、並びにクロック信号及びクロック反転信号に同期したデータ信号を出力する被試験デバイスを試験する試験方法であって、データ信号を、予め定められたデータ基準電圧と比較するデータ比較段階と、データ比較段階における比較結果が変化するタイミングを示すデータ変化タイミング値を検出するデータ変化タイミング検出段階と、クロック信号及びクロック反転信号のそれぞれを、予め定められたハイ側基準電圧及びロー側基準電圧のそれぞれと比較するクロック比較段階と、クロック比較段階における、クロック反転信号とロー側基準電圧との比較結果が変化するタイミングを示す第１タイミング値、クロック反転信号とハイ側基準電圧との比較結果が変化するタイミングを示す第２タイミング値、クロック信号とハイ側基準電圧との比較結果が変化するタイミングを示す第３タイミング値、及びクロック信号とロー側基準電圧との比較結果が変化するタイミングを示す第４タイミング値を検出するクロック変化タイミング検出段階と、第１タイミング値、第２タイミング値、第３タイミング値、及び第４タイミング値に基づいて、クロック信号の電圧値とクロック反転信号の電圧値とが互いに等しくなるタイミングを示す第５タイミング値を検出する交点検出段階と、データ変化タイミング値と第５タイミング値との差に基づいて被試験デバイスの良否を判定する差分比較段階とを備える。
【００１３】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【発明の効果】
【００１４】
本発明によれば、クロック信号、クロック反転信号、並びにクロック信号及びクロック反転信号に同期したデータ信号を出力する被試験デバイスを精度よく試験することができる。
【発明を実施するための最良の形態】
【００１５】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１６】
図１は、本発明の実施形態に係る試験装置１０の構成の一例を示す。ＤＵＴ（Ｄｅｖｉｃｅ  Ｕｎｄｅｒ  Ｔｅｓｔ：被試験デバイス）１５は、クロック信号（ＤＱＳ）、ＤＱＳを反転したクロック反転信号（／ＤＱＳ）、並びにＤＱＳ及び／ＤＱＳに同期したデータ信号（ＤＱ）を出力する。ＤＵＴ１５の通常動作において、ＤＱの値が読み出されるタイミングは、ＤＱＳ及び／ＤＱＳに基づいて算出される。例えば、ＤＱの値は、ＤＱＳの電圧値と／ＤＱＳの電圧値とが互いに等しくなるタイミングで読み出される。ＤＱ、ＤＱＳ、及び／ＤＱＳは同一のデバイスから出力されるので、それらのジッタ成分には相関があり、ＤＱＳ及び／ＤＱＳに基づいてＤＱの値を読み出すタイミングを算出することにより、ジッタの影響を低減することができる。
【００１７】
本実施形態に係る試験装置１０は、ＤＱの値が変化するタイミングとＤＱＳ及び／ＤＱＳに基づいて算出したタイミングとの差が所定の範囲内にあるか否かに基づいて、ＤＵＴ１５の良否を判定することを目的とする。
【００１８】
試験装置１０は、タイミング発生部１００と、パターン発生部１０５と、波形整形部１１０と、第１マルチストローブ発生部１１５と、データ比較部１２０と、データ変化タイミング検出部１２５と、第２マルチストローブ発生部１３０と、クロック比較部１３５と、クロック変化タイミング検出部１４０と、交点検出部１４５と、差分比較部１５０と、フェイルメモリ１５５とを備える。タイミング発生部１００は、ＤＵＴ１５に試験信号を印加するタイミングを示すタイミング信号を発生し、波形整形部１１０に送る。パターン発生部１０５は、試験信号を発生して波形整形部１１０に送る。波形整形部１１０は、パターン発生部１０５から受け取った試験信号を、タイミング発生部１００が発生したタイミング信号が示すタイミングでＤＵＴ１５に印加する。
【００１９】
第１マルチストローブ発生部１１５は、例えば、微小遅延回路を用いることにより、位相の異なる連続した複数のストローブを発生し、データ比較部１２０に送る。データ比較部１２０は、第１マルチストローブ発生部１１５から受け取った複数のストローブのそれぞれが示すタイミングで、ＤＵＴ１５が試験信号に対応して出力したＤＱを、予め定められたデータ基準電圧と比較し、比較結果をデータ変化タイミング検出部１２５に送る。具体的には、データ比較部１２０は、複数のストローブのそれぞれが示すタイミングにおけるＤＱの電圧値が、データ基準電圧より大きい場合にはＨ論理を、小さい場合にはＬ論理をデータ変化タイミング検出部１２５に送る。これに代えて、データ比較部１２０は、複数のストローブのそれぞれが示すタイミングにおけるＤＱの電圧値が、データ基準電圧より大きい場合にはＬ論理を、小さい場合にはＨ論理をデータ変化タイミング検出部１２５に送ってもよい。データ変化タイミング検出部１２５は、データ比較部１２０による比較結果が変化するタイミングを示すデータ変化タイミング値を検出し、差分比較部１５０に送る。
【００２０】
第２マルチストローブ発生部１３０は、例えば、微小遅延回路を用いることにより、位相の異なる連続した複数のストローブを発生し、クロック比較部１３５に送る。クロック比較部１３５は、第２マルチストローブ発生部１３０から受け取った複数のストローブのそれぞれが示すタイミングで、ＤＵＴ１５が出力したＤＱＳ及び／ＤＱＳのそれぞれを、予め定められたハイ側基準電圧及びロー側基準電圧のそれぞれと比較し、比較結果をクロック変化タイミング検出部１４０に送る。具体的には、クロック比較部１３５は、複数のストローブのそれぞれが示すタイミングにおけるＤＱＳの電圧値がハイ側基準電圧より小さいか否かを示す論理値、ＤＱＳの電圧値がロー側基準電圧より大きいか否かを示す論理値、／ＤＱＳの電圧値がハイ側基準電圧より小さいか否かを示す論理値、及び／ＤＱＳの電圧値がロー側基準電圧より大きいか否かを示す論理値をクロック変化タイミング検出部１４０に送る。
【００２１】
クロック変化タイミング検出部１４０は、クロック比較部１３５による、／ＤＱＳとロー側基準電圧との比較結果が変化するタイミングを示す第１タイミング値、／ＤＱＳとハイ側基準電圧との比較結果が変化するタイミングを示す第２タイミング値、ＤＱＳとハイ側基準電圧との比較結果が変化するタイミングを示す第３タイミング値、及びＤＱＳとロー側基準電圧との比較結果が変化するタイミングを示す第４タイミング値を検出し、交点検出部１４５に送る。
【００２２】
交点検出部１４５は、クロック変化タイミング検出部１４０から受け取った第１タイミング値、第２タイミング値、第３タイミング値、及び第４タイミング値に基づいて、ＤＱＳの電圧値と／ＤＱＳの電圧値とが互いに等しくなるタイミングを示す第５タイミング値を検出する。差分比較部１５０は、データ変化タイミング検出部１２５から受け取ったデータ変化タイミング値と、交点検出部１４５から受け取った第５タイミング値との差に基づいて、ＤＵＴ１５の良否を判定する。具体的には、差分比較部１５０は、データ変化タイミング値と第５タイミング値との差が、予め定められた範囲内にあるか否かにより、ＤＵＴ１５の良否を判定する。ここで、予め定められた範囲とは、例えば、ＤＵＴ１５の特性に応じて定められた、データ変化タイミング値と第５タイミング値との差の許容範囲である。そして、差分比較部１５０は、ＤＵＴ１５における良否の判定結果を、フェイルメモリ１５５に格納する。
【００２３】
本実施形態に係る試験装置１０によれば、ＤＱ、ＤＱＳ、及び／ＤＱＳを出力するＤＵＴ１５において、ＤＱの値が変化するタイミングとＤＱＳ及び／ＤＱＳに基づいて算出したタイミングとの差を、高い精度で試験することができる。
【００２４】
図２は、本発明の実施形態に係るクロック信号、クロック反転信号、及び第２マルチストローブ発生部１３０が発生する複数のストローブにおける波形の一例を示す。クロック比較部１３５は、ＤＱＳ及び／ＤＱＳの少なくとも一方における電圧値の平均値に所定電圧値を加えた電圧値をハイ側基準電圧ＶＯＨとして用い、平均値から所定電圧値を減じた電圧値をロー側基準電圧ＶＯＬとして用いる。これにより、クロック比較部１３５は、ＤＱＳ及び／ＤＱＳの波形における立ち上がり部分乃至は立ち下がり部分が鈍っていても精度の高い比較結果を得ることのできる、ハイ側基準電圧ＶＯＨ及びロー側基準電圧ＶＯＬを用いることができる。
【００２５】
また、これに代えて、クロック比較部１３５は、ハイ側基準電圧ＶＯＨとロー側基準電圧ＶＯＬとの差が、ＤＱＳ及び／ＤＱＳの少なくとも一方における電圧値の揺らぎ幅より大きくなるように定められたハイ側基準電圧ＶＯＨ及びロー側基準電圧ＶＯＬを用いてもよい。これにより、クロック比較部１３５は、電源電圧の変動等によるＤＱＳ及び／ＤＱＳの電圧値の揺らぎが大きい場合であっても精度の高い比較結果を得ることのできる、ハイ側基準電圧ＶＯＨ及びロー側基準電圧ＶＯＬを用いることができる。
【００２６】
クロック変化タイミング検出部１４０は、クロック比較部１３５における比較結果に基づいて、第１タイミング値Ｔ１、第２タイミング値Ｔ２、第３タイミング値Ｔ３、及び第４タイミング値Ｔ４を検出する。例えば、第１タイミング値Ｔ１を検出する場合、クロック比較部１３５は、複数のストローブ（１、２、３、・・・１５、１６）のそれぞれが示すタイミングにおける／ＤＱＳの電圧値をロー側基準電圧ＶＯＬと比較し、／ＤＱＳの電圧値がロー側基準電圧ＶＯＬより大きい場合にはＨ論理を、小さい場合にはＬ論理をクロック変化タイミング検出部１４０に送る。そして、クロック変化タイミング検出部１４０は、比較結果がＬ論理からＨ論理へと変化するタイミング値、例えばストローブ５のタイミングが示すタイミング値を、第１タイミング値Ｔ１として検出する。また、例えば、第２タイミング値Ｔ２を検出する場合、クロック比較部１３５は、複数のストローブのそれぞれが示すタイミングにおける／ＤＱＳの電圧値をハイ側基準電圧ＶＯＨと比較し、／ＤＱＳの電圧値がハイ側基準電圧ＶＯＨより小さい場合にはＨ論理を、大きい場合にはＬ論理をクロック変化タイミング検出部１４０に送る。そして、クロック変化タイミング検出部１４０は、比較結果がＨ論理からＬ論理へと変化するタイミング値、例えばストローブ１２のタイミングが示すタイミング値を、第２タイミング値Ｔ２として検出する。また、例えば、第３タイミング値Ｔ３を検出する場合、クロック比較部１３５は、複数のストローブのそれぞれが示すタイミングにおけるＤＱＳの電圧値をハイ側基準電圧ＶＯＨと比較し、ＤＱＳの電圧値がハイ側基準電圧ＶＯＨより小さい場合にはＨ論理を、大きい場合にはＬ論理をクロック変化タイミング検出部１４０に送る。そして、クロック変化タイミング検出部１４０は、比較結果がＬ論理からＨ論理へと変化するタイミング値、例えばストローブ７のタイミングが示すタイミング値を、第３タイミング値Ｔ３として検出する。また、例えば、第４タイミング値Ｔ４を検出する場合、クロック比較部１３５は、複数のストローブのそれぞれが示すタイミングにおけるＤＱＳの電圧値をロー側基準電圧ＶＯＬと比較し、ＤＱＳの電圧値がロー側基準電圧ＶＯＬより大きい場合にはＨ論理を、小さい場合にはＬ論理をクロック変化タイミング検出部１４０に送る。そして、クロック変化タイミング検出部１４０は、比較結果がＨ論理からＬ論理へと変化するタイミング値、例えばストローブ１１のタイミングが示すタイミング値を、第４タイミング値Ｔ４として検出する。
【００２７】
交点検出部１４５は、タイミングＴ３において電圧値がＶＯＨである点、及びタイミングＴ４において電圧値がＶＯＬである点を結ぶ直線を算出する。ここで、交点検出部１４５は、適切なハイ側基準電圧ＶＯＨ及びロー側基準電圧ＶＯＬに基づいて検出された第３タイミング値Ｔ３及び第４タイミング値Ｔ４を用いることにより、ＤＱＳにおける立ち下がり部分を精度よく近似する当該直線を算出する。また、交点検出部１４５は、タイミングＴ１において電圧値がＶＯＬである点、及びタイミングＴ２において電圧値がＶＯＨである点を結ぶ直線を算出する。ここで、交点検出部１４５は、適切なハイ側基準電圧ＶＯＨ及びロー側基準電圧ＶＯＬに基づいて検出された第１タイミング値Ｔ１及び第２タイミング値Ｔ２を用いることにより、／ＤＱＳにおける立ち上がり部分を精度よく近似する当該直線を算出する。そして、交点検出部１４５は、それぞれの直線の交点、即ちＤＱＳにおける立ち下がり部分と／ＤＱＳにおける立ち上がり部分との交点におけるタイミングを、第５タイミング値Ｔ５として検出する。また、交点検出部１４５は、ＤＱＳにおける立ち上がり部分と／ＤＱＳにおける立ち下がり部分との交点におけるタイミングを、第５タイミング値Ｔ５として検出してもよい。具体的には、交点検出部１４５は、次の数式（１）を用いて、第５タイミング値Ｔ５を算出する。
【数１】
2005156328.tif 000003
【００２８】
本実施形態に係る試験装置１０によれば、連続した複数のストローブのそれぞれが示すタイミングでＤＱＳ及び／ＤＱＳのそれぞれを基準電圧と比較することにより、データ伝送速度の高い半導体デバイスにおいても値の変化点をより正確に検出することができるので、検出した変化点を用いてＤＱＳ及び／ＤＱＳの交点を精度よく検出することができる。従って、ＤＱ、ＤＱＳ、及び／ＤＱＳを出力するＤＵＴ１５を精度よく試験することができる。
【００２９】
図３は、本発明の実施形態に係る交点検出部１４５の第１の例を示す。交点検出部１４５は、数式（１）を用いることにより、第１タイミング値Ｔ１、第２タイミング値Ｔ２、第３タイミング値Ｔ３、及び第４タイミング値Ｔ４から、第５タイミング値Ｔ５を算出する。交点検出部１４５は、第１乗算器３００と、第２乗算器３０５と、第１減算器３１０と、第２減算器３１５と、第３減算器３２０と、加算器３２５と、除算器３３０とを有する。
【００３０】
第１乗算器３００は、第２タイミング値Ｔ２と第４タイミング値Ｔ４とを乗算した第１乗算値を、第３減算器３２０に出力する。第２乗算器３０５は、第１タイミング値Ｔ１と第３タイミング値Ｔ３とを乗算した第２乗算値を、第３減算器３２０に出力する。第１減算器３１０は、第２タイミング値Ｔ２から第１タイミング値Ｔ１を減算した第１減算値を、加算器３２５に出力する。第２減算器３１５は、第４タイミング値Ｔ４から第３タイミング値Ｔ３を減算した第２減算値を、加算器３２５に出力する。第３減算器３２０は、第１乗算器３００が出力した第１乗算値から第２乗算器３０５が出力した第２乗算値を減算した第３減算値を、除算器３３０に出力する。加算器３２５は、第１減算器３１０が出力した第１減算値と第２減算器３１５が出力した第２減算値とを加算した加算値を、除算器３３０に出力する。除算器３３０は、第３減算器３２０が出力した第３減算値を加算器３２５が出力した加算値で除算した除算値を、第５タイミング値として差分比較部１５０に出力する。
【００３１】
図４は、本発明の実施形態に係る交点検出部１４５の第１の例における演算回路の規模を示す。図４における演算回路の規模は、１ビット加算器の回路規模を単位として記載されている。例えば、第１乗算器３００の回路規模４００は、１ビット加算器の回路規模の１６倍である。以降、回路規模は１ビット加算器に対する倍数のみ（例えば１６）を用いて記載する。
【００３２】
まず、一般的な四則演算回路における回路規模及び演算結果のデータサイズについて述べる。一般的に、加算器は複数の全加算器を用いて実現され、その回路規模は入力するデータサイズに比例する。また、加算器における演算結果のデータサイズは、入力するデータサイズに対して１ビットだけ大きい。また、一般的に、減算器は複数の全加算器を用いて実現され、その回路規模は入力するデータサイズに比例する。また、減算器における演算結果のデータサイズは、入力するデータサイズに等しい。また、一般的に、乗算器は複数の加算器を用いて実現され、その回路規模は入力するデータサイズの２乗に比例する。また、乗算器における演算結果のデータサイズは、入力するデータサイズの２倍である。また、一般的に、除算器は複数の除算器を用いて実現され、その回路規模は入力するデータサイズの２乗に比例する。また、除算器における演算結果のデータサイズは、入力するデータサイズに等しい。
【００３３】
図４（ａ）は、第１タイミング値Ｔ１、第２タイミング値Ｔ２、第３タイミング値Ｔ３、及び第４タイミング値Ｔ４のデータサイズが何れも４ビットである場合の演算回路の規模を示す。第２タイミング値Ｔ２及び第４タイミング値Ｔ４のデータサイズは４ビットであるので、第１乗算器３００の回路規模４００は１６であり、第１乗算値のデータサイズは８ビットである。第１タイミング値Ｔ１及び第３タイミング値Ｔ３のデータサイズは４ビットであるので、第２乗算器３０５の回路規模４０５は１６であり、第２乗算値のデータサイズは８ビットである。
【００３４】
第２タイミング値Ｔ２及び第１タイミング値Ｔ１のデータサイズは４ビットであるので、第１減算器３１０の回路規模４１０は４であり、第１減算値のデータサイズは４ビットである。第４タイミング値Ｔ４及び第３タイミング値Ｔ３のデータサイズは４ビットであるので、第２減算器３１５の回路規模４１５は４であり、第２減算値のデータサイズは４ビットである。第１乗算値及び第２乗算値のデータサイズは８ビットであるので、第３減算器３２０の回路規模４２０は８であり、第３減算値のデータサイズは８ビットである。第１減算値及び第２減算値のデータサイズは４ビットであるので、加算器３２５の回路規模４２５は４であり、加算値のデータサイズは５ビットである。第３減算値のデータサイズは８ビットであり、加算値のデータサイズは５ビットであるので、除算器３３０の回路規模４３０は６４であり、除算値即ち第５タイミング値Ｔ５のデータサイズは８ビットである。
【００３５】
以上により、本例に係る交点検出部１４５は、第１タイミング値Ｔ１、第２タイミング値Ｔ２、第３タイミング値Ｔ３、及び第４タイミング値Ｔ４のデータサイズが何れも４ビットである場合に、回路規模の合計が１１６である演算回路を用いることにより、第５タイミング値Ｔ５を算出する。
【００３６】
図４（ｂ）は、第１タイミング値Ｔ１、第２タイミング値Ｔ２、第３タイミング値Ｔ３、及び第４タイミング値Ｔ４のデータサイズが何れも８ビットである場合の演算回路の規模を示す。第２タイミング値Ｔ２及び第４タイミング値Ｔ４のデータサイズは８ビットであるので、第１乗算器３００の回路規模４５０は６４であり、第１乗算値のデータサイズは１６ビットである。第１タイミング値Ｔ１及び第３タイミング値Ｔ３のデータサイズは８ビットであるので、第２乗算器３０５の回路規模４５５は６４であり、第２乗算値のデータサイズは１６ビットである。第２タイミング値Ｔ２及び第１タイミング値Ｔ１のデータサイズは８ビットであるので、第１減算器３１０の回路規模４６０は８であり、第１減算値のデータサイズは８ビットである。
【００３７】
第４タイミング値Ｔ４及び第３タイミング値Ｔ３のデータサイズは８ビットであるので、第２減算器３１５の回路規模４６５は８であり、第２減算値のデータサイズは８ビットである。第１乗算値及び第２乗算値のデータサイズは１６ビットであるので、第３減算器３２０の回路規模４７０は１６であり、第３減算値のデータサイズは１６ビットである。第１減算値及び第２減算値のデータサイズは８ビットであるので、加算器３２５の回路規模４７５は８であり、加算値のデータサイズは９ビットである。第３減算値のデータサイズは１６ビットであり、加算値のデータサイズは９ビットであるので、除算器３３０の回路規模４８０は２５６であり、除算値即ち第５タイミング値Ｔ５のデータサイズは１６ビットである。
【００３８】
以上により、本例に係る交点検出部１４５は、第１タイミング値Ｔ１、第２タイミング値Ｔ２、第３タイミング値Ｔ３、及び第４タイミング値Ｔ４のデータサイズが何れも８ビットである場合に、回路規模の合計が４２４である演算回路を用いることにより、第５タイミング値Ｔ５を算出する。
本実施形態に係る試験装置１０によれば、第１タイミング値Ｔ１、第２タイミング値Ｔ２、第３タイミング値Ｔ３、及び第４タイミング値Ｔ４に基づいて、第５タイミング値Ｔ５を正確に算出することができる。
【００３９】
図５は、本発明の実施形態に係る交点検出部１４５の第２の例を示す。交点検出部１４５は、数式（１）を変形することにより得られる次の数式（２）を用いることにより、第１タイミング値Ｔ１、第２タイミング値Ｔ２、第３タイミング値Ｔ３、及び第４タイミング値Ｔ４から、第５タイミング値Ｔ５を算出する。
【数２】
2005156328.tif 000004
【００４０】
交点検出部１４５は、第１減算器５００と、第２減算器５０５と、第３減算器５１０と、第４減算器５１５と、第１加算器５２０と、第１除算器５２５と、第２除算器５３０と、第２加算器５３５とを有する。第１減算器５００は、第１タイミング値Ｔ１から第４タイミング値Ｔ４を減算した第１減算値を、第２除算器５３０に出力する。第２減算器５０５は、第４タイミング値Ｔ４から第３タイミング値Ｔ３を減算した第２減算値を、第１加算器５２０に出力する。第３減算器５１０は、第２タイミング値Ｔ２から第１タイミング値Ｔ１を減算した第３減算値を、第１加算器５２０に出力する。
【００４１】
第４減算器５１５は、第１タイミング値Ｔ１から第２タイミング値Ｔ２を減算した第４減算値を、第１除算器５２５に出力する。第１加算器５２０は、第２減算器５０５が出力した第２減算値と第３減算器５１０が出力した第３減算値とを加算した第１加算値を、第１除算器５２５に出力する。第１除算器５２５は、第１加算器５２０が出力した第１加算値を第４減算器５１５が出力した第４減算値で除算した第１除算値を、第２除算器５３０に出力する。第２除算器５３０は、第１減算器５００が出力した第１減算値を第１除算器５２５が出力した第１除算値で除算した第２除算値を、第２加算器５３５に出力する。第２加算器５３５は、第１タイミング値Ｔ１と第２除算器５３０が出力した第２除算値とを加算した加算値を、第５タイミング値Ｔ５として差分比較部１５０に出力する。
【００４２】
図６は、本発明の実施形態に係る交点検出部１４５の第２の例における演算回路の規模を示す。図６における演算回路の規模は、１ビット加算器の回路規模を単位として記載されている。例えば、第１減算器５００の回路規模６００は、１ビット加算器の回路規模の４倍である。以降、回路規模は１ビット加算器に対する倍数のみ（例えば４）を用いて記載する。図６（ａ）は、第１タイミング値Ｔ１、第２タイミング値Ｔ２、第３タイミング値Ｔ３、及び第４タイミング値Ｔ４のデータサイズが何れも４ビットである場合の演算回路の規模を示す。
【００４３】
第１タイミング値Ｔ１及び第４タイミング値Ｔ４のデータサイズは４ビットであるので、第１減算器５００の回路規模６００は４であり、第１減算値のデータサイズは４ビットである。第４タイミング値Ｔ４及び第３タイミング値Ｔ３のデータサイズは４ビットであるので、第２減算器５０５の回路規模６０５は４であり、第２減算値のデータサイズは４ビットである。第２タイミング値Ｔ２及び第１タイミング値Ｔ１のデータサイズは４ビットであるので、第３減算器５１０の回路規模６１０は４であり、第３減算値のデータサイズは４ビットである。第１タイミング値Ｔ１及び第２タイミング値Ｔ２のデータサイズは４ビットであるので、第４減算器５１５の回路規模６１５は４であり、第４減算値のデータサイズは４ビットである。
【００４４】
第２減算値及び第３減算値のデータサイズは４ビットであるので、第１加算器５２０の回路規模６２０は４であり、第１加算値のデータサイズは５ビットである。第１加算値のデータサイズは５ビットであり、第４減算値のデータサイズは４ビットであるので、第１除算器５２５の回路規模６２５は２５であり、第１除算値のデータサイズは５ビットである。第１減算値のデータサイズは４ビットであり、第１除算値のデータサイズは５ビットであるので、第２除算器５３０の回路規模６３０は２５であり、第２除算値のデータサイズは５ビットである。第１タイミング値Ｔ１のデータサイズは４ビットであり、第２除算値のデータサイズは５ビットであるので、第２加算器５３５の回路規模６３５は５であり、第２加算値即ち第５タイミング値Ｔ５のデータサイズは６ビットである。
【００４５】
以上により、本例に係る交点検出部１４５は、第１タイミング値Ｔ１、第２タイミング値Ｔ２、第３タイミング値Ｔ３、及び第４タイミング値Ｔ４のデータサイズが何れも４ビットである場合に、回路規模の合計が７５である演算回路を用いることにより、第５タイミング値Ｔ５を算出する。
【００４６】
図６（ｂ）は、第１タイミング値Ｔ１、第２タイミング値Ｔ２、第３タイミング値Ｔ３、及び第４タイミング値Ｔ４のデータサイズが何れも８ビットである場合の演算回路の規模を示す。第１タイミング値Ｔ１及び第４タイミング値Ｔ４のデータサイズは８ビットであるので、第１減算器５００の回路規模６５０は８であり、第１減算値のデータサイズは８ビットである。第４タイミング値Ｔ４及び第３タイミング値Ｔ３のデータサイズは８ビットであるので、第２減算器５０５の回路規模６５５は８であり、第２減算値のデータサイズは８ビットである。第２タイミング値Ｔ２及び第１タイミング値Ｔ１のデータサイズは８ビットであるので、第３減算器５１０の回路規模６６０は８であり、第３減算値のデータサイズは８ビットである。
【００４７】
第１タイミング値Ｔ１及び第２タイミング値Ｔ２のデータサイズは８ビットであるので、第４減算器５１５の回路規模６６５は８であり、第４減算値のデータサイズは８ビットである。第２減算値及び第３減算値のデータサイズは８ビットであるので、第１加算器５２０の回路規模６７０は８であり、第１加算値のデータサイズは９ビットである。第１加算値のデータサイズは９ビットであり、第４減算値のデータサイズは８ビットであるので、第１除算器５２５の回路規模６７５は８１であり、第１除算値のデータサイズは９ビットである。第１減算値のデータサイズは８ビットであり、第１除算値のデータサイズは９ビットであるので、第２除算器５３０の回路規模６８０は８１であり、第２除算値のデータサイズは９ビットである。第１タイミング値Ｔ１のデータサイズは８ビットであり、第２除算値のデータサイズは９ビットであるので、第２加算器５３５の回路規模６８５は９であり、第２加算値即ち第５タイミング値Ｔ５のデータサイズは１０ビットである。
【００４８】
以上により、本例に係る交点検出部１４５は、第１タイミング値Ｔ１、第２タイミング値Ｔ２、第３タイミング値Ｔ３、及び第４タイミング値Ｔ４のデータサイズが何れも８ビットである場合に、回路規模の合計が２１１である演算回路を用いることにより、第５タイミング値Ｔ５を算出する。
【００４９】
ここで、交点検出部１４５が第５タイミング値Ｔ５を算出するために用いる数式は、数式（２）に限定されず、交点検出部１４５は、数式（１）に対して他の変形を行うことにより得られた数式を用いてもよい。例えば、交点検出部１４５は、第１タイミング値Ｔ１を分離することにより数式（１）を数式（２）に変形したが、これに代えて、第２タイミング値Ｔ２、第３タイミング値Ｔ３、又は第４タイミング値Ｔ４を分離することにより数式（１）を変形した他の数式を用いて、第５タイミング値Ｔ５を算出してもよい。また、例えば、交点検出部１４５は、第１タイミング値Ｔ１、第２タイミング値Ｔ２、第３タイミング値Ｔ３、及び第４タイミング値Ｔ４のデータサイズが所定のサイズ、例えば２ビットより大きい場合に、数式（１）と比較して回路規模が小さくなるべく数式（１）を変形した数式を用いることにより、第５タイミング値Ｔ５を算出してもよい。また、例えば、交点検出部１４５は、第１タイミング値Ｔ１、第２タイミング値Ｔ２、第３タイミング値Ｔ３、及び第４タイミング値Ｔ４のデータサイズが増加した場合に、数式（１）と比較して回路規模の増大が緩やかとなるべく数式（１）を変形した数式を用いることにより、第５タイミング値Ｔ５を算出してもよい。
【００５０】
本例において示した交点検出部１４５によれば、より小さな回路規模の演算回路を用いて第５タイミング値Ｔ５を算出することができる。これにより、より低いコストで試験を行うことができ、また、回路規模を増加させることなく、より精度の高い試験を行うことができる。
【００５１】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【図面の簡単な説明】
【００５２】
【図１】本発明の実施形態に係る試験装置１０の構成の一例を示すブロック図である。
【図２】本発明の実施形態に係るクロック信号、クロック反転信号、及び第２マルチストローブ発生部１３０が発生する複数のストローブにおける波形の一例を示す図である。
【図３】本発明の実施形態に係る交点検出部１４５の第１の例を示す図である。
【図４】本発明の実施形態に係る交点検出部１４５の第１の例における演算回路の規模を示す図である。
【図５】本発明の実施形態に係る交点検出部１４５の第２の例を示す図である。
【図６】本発明の実施形態に係る交点検出部１４５の第２の例における演算回路の規模を示す図である。
【符号の説明】
【００５３】
１０・・・試験装置、１５・・・ＤＵＴ、１００・・・タイミング発生部、１０５・・・パターン発生部、１１０・・・波形整形部、１１５・・・第１マルチストローブ発生部、１２０・・・データ比較部、１２５・・・データ変化タイミング検出部、１３０・・・第２マルチストローブ発生部、１３５・・・クロック比較部、１４０・・・クロック変化タイミング検出部、１４５・・・交点検出部、１５０・・・差分比較部、１５５・・・フェイルメモリ、３００・・・第１乗算器、３０５・・・第２乗算器、３１０・・・第１減算器、３１５・・・第２減算器、３２０・・・第３減算器、３２５・・・加算器、３３０・・・除算器、５００・・・第１減算器、５０５・・・第２減算器、５１０・・・第３減算器、５１５・・・第４減算器、５２０・・・第１加算器、５２５・・・第１除算器、５３０・・・第２除算器、５３５・・・第２加算器
【図１】
2005156328.tif 000005
【図２】
2005156328.tif 000006
【図３】
2005156328.tif 000007
【図４】
2005156328.tif 000008
【図５】
2005156328.tif 000009
【図６】
2005156328.tif 000010