(57)【要約】【課題】  信頼性の高い蓄積容量を基板上に簡単に製造する。【解決手段】  基板装置の製造方法は、基板上に、蓄積容量の下部容量電極となる下部導電層、蓄積容量の誘電体膜となる中間層及び蓄積容量の上部容量電極となる上部導電層をこの順に積層する成膜工程と、上部導電層上に所定平面パターンを有するマスクを形成するマスク形成工程と、マスクを介してのエッチングにより上部導電層を所定平面パターンにパターニングする第１パターニング工程と、マスクを介してのエッチングにより中間層を所定平面パターンにパターニングする第２パターニング工程と、マスクを後退させるマスク後退工程と、後退されたマスクを介しての上部導電層用のエッチングにより上部導電層を後退されたマスクに対応する平面形状にパターニングする第３パターニング工程と、マスクを剥離する剥離工程とを備える。【選択図】      図７
2005062418.tif 000002
【特許請求の範囲】
【請求項１】
基板上に蓄積容量を備えた基板装置の製造方法であって、
前記基板上に、前記蓄積容量の下部容量電極となる下部導電層、前記蓄積容量の誘電体膜となる中間層及び前記蓄積容量の上部容量電極となる上部導電層をこの順に積層する成膜工程と、
前記上部導電層上に所定平面パターンを有するマスクを形成するマスク形成工程と、
前記マスクを介しての前記上部導電層用のエッチングにより前記上部導電層を前記所定平面パターンにパターニングする第１パターニング工程と、
前記マスクを介しての前記中間層用のエッチングにより前記中間層を前記所定平面パターンにパターニングする第２パターニング工程と、
前記マスクの平面形状が小さくなるように前記マスクを後退させるマスク後退工程と、
前記後退されたマスクを介しての前記上部導電層用のエッチングにより前記上部導電層を前記後退されたマスクに対応する平面形状にパターニングする第３パターニング工程と、
前記マスクを剥離する剥離工程と
を備えたことを特徴とする基板装置の製造方法。
【請求項２】
前記所定平面パターンは、前記下部容量電極の平面形状に対応しており、
前記第３パターニング工程は、前記上部導電層をパターニングすると共に、前記後退されたマスク及び前記中間層を介しての前記下部導電層用のエッチングにより前記下部導電層を前記中間層の平面形状にパターニングすることを特徴とする請求項１に記載の基板装置の製造方法。
【請求項３】
前記第３パターニング工程において、前記上部導電層用のエッチングと前記下部導電層用のエッチングとは一括エッチングであることを特徴とする請求項２に記載の基板装置の製造方法。
【請求項４】
前記上部導電層と前記下部導電層とは、同一材料からなることを特徴とする請求項３に記載の基板装置の製造方法。
【請求項５】
前記上部導電層と前記下部導電層とは、更に同一膜厚からなることを特徴とする請求項４に記載の基板装置の製造方法。
【請求項６】
前記第２パターニング工程後且つ前記マスク後退工程前において、前記マスクを介しての前記下部導電層用のエッチングにより前記下部導電層を前記マスクに対応する平面形状にパターニングする他のパターニング工程を更に備えたことを特徴とする請求項１に記載の基板装置の製造方法。
【請求項７】
前記マスク後退工程は、酸素プラズマによるクリーニング処理によって前記マスクを後退させることを特徴とする請求項１から６のいずれか一項に記載の基板装置の製造方法。
【請求項８】
前記マスク後退工程は、前記第２パターニング工程後であり且つ前記第３パターニング工程前に、行われることを特徴とする請求項１から７のいずれか一項に記載の基板装置の製造方法。
【請求項９】
前記マスク後退工程は、前記第１、第２又は第３パターニング工程中に、前記エッチングと並行して行われることを特徴とする請求項１から６のいずれか一項に記載の基板装置の製造方法。
【請求項１０】
前記マスク後退工程は、前記基板上における前記マスクの輪郭をその周囲に渡って等距離だけ後退させることを特徴とする請求項１から９のいずれか一項に記載の基板装置の製造方法。
【請求項１１】
請求項１から１０のいずれか一項に記載の基板装置の製造方法によって製造された基板装置であって、
前記基板上に、前記下部容量電極、前記誘電体膜及び前記上部容量電極がこの順に積層されており、
前記上部容量電極は、前記誘電体膜と比べて平面形状が小さく、
前記下部容量電極は、前記誘電体膜と比べて平面形状が同じか又は大きいことを特徴とする基板装置。
【請求項１２】
前記下部容量電極、前記誘電体膜及び前記上部容量電極は、平面形状が相互に相似形であることを特徴とする請求項１１に記載の基板装置。
【請求項１３】
前記下部容量電極の下層側に層間絶縁膜を介して形成されると共に前記下部容量電極に前記層間絶縁膜に開孔されたコンタクトホールを介して接続された半導体素子を更に備えており、
前記下部容量電極における前記コンタクトホールに接続された個所における幅は、前記コンタクトホールの径よりも大きいことを特徴とする請求項１１又は１２に記載の基板装置。
【請求項１４】
請求項１１から１３のいずれか一項に記載の基板装置を備えたことを特徴とする電気光学装置。
【請求項１５】
請求項１３に記載の基板装置を備え、
前記基板上における画像表示領域に複数配列された画素電極を更に備えており、
前記下部容量電極は、前記画素電極に接続されており、
前記半導体素子は、そのソース又はドレインが前記コンタクトホールを介して前記下部容量電極に接続された薄膜トランジスタからなり、
前記蓄積容量は、前記画像表示領域内において各画素の非開口領域内に配置されていることを特徴とする電気光学装置。
【請求項１６】
請求項１４又は１５に記載の電気光学装置を具備してなることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば液晶装置等の電気光学装置、半導体装置一般などに用いられる、基板上に蓄積容量を備えた基板装置の製造方法及び該基板装置、並びにこれを備えた電気光学装置及び例えば液晶プロジェクタ等の電子機器の技術分野に関する。
【背景技術】
【０００２】
この種の基板装置の製造方法では、蓄積容量を基板上に作成する際には、先ず基板上に、下部導電層、誘電体膜となる中間層及び上部導電層をこの順に積層する。そして、作成すべき蓄積容量の平面形状に一致する一つのマスクを用いてのエッチングで、同一形状を有する下部容量電極、誘電体膜及び上部容量電極が積層形成された蓄積容量を作成する。
【０００３】
他方、上部容量電極が下部容量電極よりも小さい蓄積容量や、逆に、下部容量電極が上部容量電極よりも小さい蓄積容量を基板上に作成する技術も開発されている。この場合には、容量電極別に、複数のマスクを利用してのエッチングで、相異なる形状を有する下部容量電極及び上部容量電極が積層形成された蓄積容量を作成する。
【０００４】
【特許文献１】特開２００２−１００７４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上部容量電極と下部容量電極との平面形状が相異なるように製造する技術によれば、相異なる平面形状のパターニングのために、複数のマスクを使うので製造工程が複雑高度化してしまう。即ち、一般に一つのマスクを作成するためには、レジストを一面に形成した後に、これをフォトリソグラフィ及びエッチングの手法により、パターニングするので、複数のマスクを用いると、これらの工程を複数回繰り返さなければならなくなる。加えて、別々のマスクを使用する度に、アラインメントずれや寸法ずれ等が発生するので、製造不良の原因が増加する結果となり、装置歩留まりはその性質上低下せざるを得ない。
【０００６】
更に、上部容量電極と下部容量電極との平面形状を顕著に異なるように製造したのでは、実際に容量として機能する領域は、上部容量電極と下部容量電極とが誘電体膜を介して相互に対向する領域に他ならないので、結局、蓄積容量の形成領域を増大させつつ相対的に容量値を低めていることに他ならない。即ち、限られた基板上領域に、このような上部容量電極と下部容量電極との平面形状が相異なる構造の蓄積容量を作成するのは、容量値を高めるのに本質的にそぐわないという技術的問題点がある。
【０００７】
他方で、製造工程は相対的に簡単であるが、上部容量電極と下部容量電極との平面形状が相互に同一であるように製造する技術によれば、製造された蓄積容量の誘電体膜の端部では、上部容量電極の縁と下部容量電極の縁とが、容量値の増大のために極薄く形成される誘電体膜のみを介して対向配置されている。このため、僅かのアラインメントずれや寸法ずれ、或いは成膜異物、エッチングや剥離工程が不完全な為に生じる膜残りや成膜欠陥等の存在により、上部容量電極の縁と下部容量電極の縁とが、電界集中を含めて電気的に短絡を起こしてしまいかねないという問題点がある。
【０００８】
本発明は、例えば上記問題点に鑑みなされたものであり、信頼性の高い蓄積容量を基板上に簡単に製造可能な基板装置の製造方法及び該基板装置、並びに該基板装置を備えた例えば液晶装置等の電気光学装置及び例えば液晶プロジェクタ等の電子機器を提供することを課題とする。
【課題を解決するための手段】
【０００９】
本発明の基板装置の製造方法は上記課題を解決するために、基板上に蓄積容量を備えた基板装置の製造方法であって、前記基板上に、前記蓄積容量の下部容量電極となる下部導電層、前記蓄積容量の誘電体膜となる中間層及び前記蓄積容量の上部容量電極となる上部導電層をこの順に積層する成膜工程と、前記上部導電層上に所定平面パターンを有するマスクを形成するマスク形成工程と、前記マスクを介しての前記上部導電層用のエッチングにより前記上部導電層を前記所定平面パターンにパターニングする第１パターニング工程と、前記マスクを介しての前記中間層用のエッチングにより前記中間層を前記所定平面パターンにパターニングする第２パターニング工程と、前記マスクの平面形状が小さくなるように前記マスクを後退させるマスク後退工程と、前記後退されたマスクを介しての前記上部導電層用のエッチングにより前記上部導電層を前記後退されたマスクに対応する平面形状にパターニングする第３パターニング工程と、前記マスクを剥離する剥離工程とを備える。
【００１０】
本発明の基板装置の製造方法によれば、基板上に、例えばスパッタリング、蒸着、ＣＶＤ（Chemical Vapor Deposition）等により下部導電層を形成し、その上に、例えば蒸着、熱酸化等により中間層を形成し、その上に、例えばスパッタリング、蒸着、ＣＶＤ等により上部導電層を形成する。ここに、下部導電層は、例えば導電性金属、導電性のポリシリコン、導電性の金属シリサイド等の導電性材料から構成される。中間層は、例えば酸化シリコン、窒化シリコンやＨｆＯ２、Ｔａ２Ｏ５、ＴｉＯ２、ＭｇＯ等の金属酸化膜、それらのうち少なくとも一つを含む多層膜等の絶縁性材料から構成される。上部導電層は、下部導電層と同じく、例えば導電性金属、導電性のポリシリコン、導電性の金属シリサイド等の導電性材料から構成される。そして、上部導電層と下部導電層とは、同じ導電性材料から構成されてもよいし、相異なる導電性材料から構成されてもよい。
【００１１】
その後、上部導電層上に所定平面パターンを有するマスクを形成する。ここでは、例えばレジストを上部導電層上の一面に形成した後にフォトリソグラフィ及びエッチングの手法によるパターニングによって、所定平面パターンを有するマスクを形成する。その後、マスクを介してのエッチングにより、上部導電層をマスクの有する所定平面パターンにパターニングし、中間層をやはりマスクの有する所定平面パターンにパターニングする。上部導電層については、例えば導電性のポリシリコン膜等から構成されていれば、フッ素を含んだエッチングガス（例えば、ＣＦ４、Ｏ２等を含むガス）を用いて、ドライエッチングすればよい。他方、中間層については、例えば酸化シリコン膜等から構成されていれば、酸化膜除去用のエッチングガス（例えば、ＣＦ４、Ｏ２等に加えてＳＦ６+ＣＨＦ３等のガスを含むガス）を用いて、ドライエッチングすればよい。
【００１２】
これらの後又はこれらと並行して、マスクを後退させる。ここに「マスクを後退させる」とは、マスクを構成するレジストの表面を、例えば酸素プラズマクリーニング等の洗浄処理によって、除去して、マスクの高さを低くすると共にマスクの平面形状を小さくすることを意味する。このようなマスク後退工程の後又はこれと並行して、後退されたマスクを介してのエッチングにより、上部導電層を、後退されたマスクに対応する平面形状にパターニングする。その後、マスクを剥離する。
【００１３】
以上の結果、下部容量電極や誘電体膜よりも、上部容量電極の平面形状が小さい蓄積容量を基板上に製造できる。このように製造された蓄積容量は、これら下部容量電極、誘電体膜及び上部容量電極の三者が同一平面形状を有する蓄積容量と比べて、誘電体膜の端面における、上部容量電極と下部容量電極との間の距離が顕著に長いことから電界集中が緩和されるので、これら両電極間で電気的な短絡が生じる可能性を顕著に低減できる。即ち、一般に製造誤差或いはアラインメントずれ、寸法のばらつき、膜残り等によって誘電体膜の端面付近で近接しており、よって非常に接触し易い両電極の端面付近が、本発明では３次元的に離間しているので、このような接触の可能性を顕著に低減できる。しかも、このような優れた構造の蓄積容量を構成する両電極をパターニングするために必要なマスクは、一つでよい。即ち、マスク後退工程の前後における大きさの相異なるマスクを利用することで、相異なる大きさの両電極や誘電体膜を形成できるので、製造工程を効率化する上で非常に有利である。仮にマスク数を増大させたのでは、レジスト成膜の回数及びエッチングの回数及び剥離回数が増大して、製造コストが顕著に増大すると共に、アラインメントずれや異物残り等により、製造歩留まりも低下してしまうのである。
【００１４】
このように、本発明の基板装置の製造方法によれば、信頼性の高い蓄積容量を基板上に簡単に製造可能となり、製造歩留まりを向上させることも可能である。
【００１５】
本発明の基板装置の製造方法の一態様では、前記所定平面パターンは、前記下部容量電極の平面形状に対応しており、前記第３パターニング工程は、前記上部導電層をパターニングすると共に、前記後退されたマスク及び前記中間層を介しての前記下部導電層用のエッチングにより前記下部導電層を前記中間層の平面形状にパターニングする。
【００１６】
この態様によれば、マスクの形成当初における所定平面パターンは、下部容量電極の平面形状に対応しており、第３パターニング工程によって、既に所定平面パターンにパターニングされた中間層を他のマスクとして、下部導電層から下部容量電極を形成できる。この結果、下部容量電極と誘電体膜とが同一平面形状であり、上部容量電極がこれらより一回り小さい蓄積容量を、比較的簡単に製造できる。
【００１７】
尚、中間層からなる誘電体膜の輪郭よりも、下部導電層からなる下部容量電極の輪郭の方が大きくなるように、第３パターニング工程を行ってもよい。
【００１８】
この態様では、前記第３パターニング工程において、前記上部導電層用のエッチングと前記下部導電層用のエッチングとは一括エッチングであるように製造してもよい。
【００１９】
このように製造すれば、後退させたレジストを介しての上部導電層のエッチングと中間層を他のマスクとしての下部導電層のエッチングとを、同時に行うことが可能となる。例えばフッ素を含んだエッチングガスを用いて両導電層を同時にエッチングすればよい。
【００２０】
この際、上部導電層と下部導電層とを、エッチング時間比或いは選択比が０．５〜１．５倍程度となるように、相互に同一材料又は類似の材料から同一層厚又は類似の厚みとして形成しておけば、第３パターニング工程において、概ね同時にパターニングが完了するようにできる。即ち、いずれか一方の導電層がエッチング過多又はエッチング不足となって、マスクの下まで除去されてしまうアンダーエッチや膜残りを簡単に回避可能となる。
【００２１】
特に誘電体膜が、当該第３パターニング工程におけるエッチングで削れ易い場合には、上述の上部導電層と下部導電層とのエッチング時間比或いは選択比を１．０倍に近付けることが望ましい。これにより、エッチング過多又はエッチング不足を回避可能となる。
【００２２】
この場合更に、前記上部導電層と前記下部導電層とは、同一材料からなるように製造してもよい。
【００２３】
このように製造すれば、上部導電層と下部導電層とを単純に同一層厚として成膜しておけば、第３パターニング工程において、同時にパターニングが完了する。従って、いずれか一方の導電層がエッチング過多又はエッチング不足となる事態を簡単に回避可能となる。
【００２４】
この場合、前記上部導電層と前記下部導電層とは、更に同一膜厚からなるように製造してもよい。
【００２５】
このように同一材料且つ同一膜厚から構成すると、上部導電層と下部導電層とのエッチング時間を合わせることができる。このため、第３パターニング工程における２層同時エッチングがスムーズに行える。
【００２６】
或いは本発明の基板装置の製造方法の他の態様では、前記第２パターニング工程後且つ前記マスク後退工程前において、前記マスクを介しての前記下部導電層用のエッチングにより前記下部導電層を前記マスクに対応する平面形状にパターニングする他のパターニング工程を更に備える。
【００２７】
この態様によれば、当該他のパターニング工程によって、下部導電層を、上部導電層及び中間層と同様に、後退前のマスクの有する所定平面パターンにパターニングできる。その後、マスク後退工程によりマスクを後退させ、該後退されたマスクを用いて上部導電層をエッチングすれば、下部容量電極と誘電体膜とが同一平面形状であり、上部容量電極がこれらより一回り小さい蓄積容量を、比較的簡単に製造できる。
【００２８】
本発明の基板装置の製造方法の他の態様では、前記マスク後退工程は、酸素プラズマによるクリーニング処理によって前記マスクを後退させる。
【００２９】
この態様によれば、酸素プラズマによるクリーニング処理（所謂“Ｏ２クリーニング”）によって、マスクを比較的容易且つ一様に後退させることが可能となる。従って、上部容量電極が下部容量電極より、その周囲に渡って均一に小さく構成された蓄積容量を比較的簡単に製造できる。
【００３０】
本発明の基板装置の製造方法の他の態様では、前記マスク後退工程は、前記第２パターニング工程後であり且つ前記第３パターニング工程前に、行われる。
【００３１】
この態様によれば、マスクの後退が完了した時点におけるマスクの平面形状に対応する形状を有する上部容量電極を構成できる。即ち、上部容量電極のパターニング精度を安定して高めることが可能となり、設計通りの或いは設計に近い構造を有する蓄積容量を比較的容易に製造できる。
【００３２】
或いは本発明の基板装置の製造方法の他の態様では、前記マスク後退工程は、前記第１、第２又は第３パターニング工程中に、前記エッチングと並行して行われる。
【００３３】
この態様によれば、マスクの後退が完了する以前に、即ち、マスクが徐々に後退する最中に或いは後退の途中で、上部容量電極をエッチングできる。従って、製造工程を短時間化及び簡略化できる。例えば、Ｏ２クリーニング用の酸素プラズマを、エッチング用のフッ素を含むエッチングガスに混入することで、このような処理を行えばよい。尚、この結果として、テーパ形状を有する上部容量電極が形成される。
【００３４】
本発明の基板装置の製造方法の他の態様では、前記マスク後退工程は、前記基板上における前記マスクの輪郭をその周囲に渡って等距離だけ後退させる。
【００３５】
この態様によれば、マスク後退工程において、マスクの輪郭をその周囲に渡って等距離だけ後退させるので、最終的には、下部容量電極よりも、その周囲に渡って輪郭が等距離だけ小さい上部容量電極を形成できる。しかも、マスクの後退距離を調整することで、このような輪郭差を調整できるので、例えば、下部容量電極よりも僅かに小さい上部容量電極を、一つのマスクを用いて簡単に形成できる。
【００３６】
本発明の基板装置は上記課題を解決するために、上述した本発明の基板装置の製造方法（但し、その各種態様を含む）によって製造された基板装置であって、前記基板上に、前記下部容量電極、前記誘電体膜及び前記上部容量電極がこの順に積層されており、前記上部容量電極は、前記誘電体膜と比べて平面形状が小さく、前記下部容量電極は、前記誘電体膜と比べて平面形状が同じか又は大きい。
【００３７】
本発明の基板装置によれば、下部容量電極、誘電体膜及び上部容量電極の三者が同一平面形状を有する蓄積容量と比べて、誘電体膜の端面における、上部容量電極と下部容量電極との間の距離が顕著に長いので、これら両電極間で電気的な短絡が生じる可能性を顕著に低減できる。即ち、一般に製造誤差或いはアラインメントずれ、寸法のばらつき、膜残り等によって誘電体膜の端面付近で近接しており、よって非常に接触し易い両電極の端面付近が、本発明では３次元的に離間しているので、このような接触の可能性を顕著に低減できる。
【００３８】
このように、信頼性の高い蓄積容量を基板上に有する基板装置が実現される。
【００３９】
本発明の基板装置の一態様では、前記下部容量電極、前記誘電体膜及び前記上部容量電極は、平面形状が相互に相似形である。
【００４０】
この態様によれば、相互に相似形である下部容量電極と上部容量電極とを備えており、その周囲に渡って一様に誘電体膜の端面付近における絶縁不良或いは短絡の可能性が低減されている。特に絶縁不良及び短絡は一箇所において発生しただけでも蓄積容量全体が不良化してしまうことに鑑みれば、誘電体膜の端面の周囲に渡って不良化の可能性を一様に低減する構成は、上部容量電極の面積を下部容量電極の面積と比べて不必要に小さくしないことで容量値を大きく確保する意味で、大変優れている。即ち、限られた領域内に、相対的に大きな蓄積容量を作成することが可能となる。
【００４１】
本発明の基板装置の他の態様では、前記下部容量電極の下層側に層間絶縁膜を介して形成されると共に前記下部容量電極に前記層間絶縁膜に開孔されたコンタクトホールを介して接続された半導体素子を更に備えており、前記下部容量電極における前記コンタクトホールに接続された個所における幅は、前記コンタクトホールの径よりも大きい。
【００４２】
この態様によれば、下部容量電極の幅を広くとることで、コンタクトホールを介しての接続を良好にとることが可能となる。仮にコンタクトホールの径以下の幅しか持たない下部容量電極を形成したのでは、その製造時に、下部容量電極の脇からコンタクトホール内にエッチングが進行する関係上、コンタクトホール内部やその底部に接続された配線や電子素子等がダメージを受けてしまいかねない。逆に本発明の如き構成を有していれば、コンタクトホール付近における装置の信頼性は非常に高いものとなる。しかも、このように幅広の下部容量電極を利用すれば、誘電体膜を介して下部容量電極と上部容量電極とが対向配置されてなる蓄積容量における実際に容量を構成する領域の幅についても、コンタクトホールよりも幅広にでき、或いはその底側に接続された各種配線よりも幅広にできる。よって、限られた領域内に構築可能な蓄積容量の容量値を高めることが可能となる。このように、装置の信頼性が高く且つ容量値が高められた蓄積容量を備えた電気光学装置が実現される。
【００４３】
本発明の第１電気光学装置は上記課題を解決するために、上述した本発明の基板装置（但し、その各種態様を含む）を含む。
【００４４】
本発明の第１電気光学装置は、上述した本発明の基板装置を備えるので、信頼性が高く且つ容量値に優れた蓄積容量を有しており、これにより、高品位の画像表示が可能な液晶装置、有機ＥＬ装置等の電気光学装置として構築される。
【００４５】
本発明の第２電気光学装置は上記課題を解決するために、上述した本発明の基板装置における半導体素子を備えた態様を備え、前記基板上における画像表示領域に複数配列された画素電極を更に備えており、前記下部容量電極は、前記画素電極に接続されており、前記半導体素子は、そのソース又はドレインが前記コンタクトホールを介して前記下部容量電極に接続された薄膜トランジスタからなり、前記蓄積容量は、前記画像表示領域内において各画素の非開口領域内に配置されている。
【００４６】
本発明の第２電気光学装置によれば、下部容量電極の幅を広くとることで、コンタクトホールを介しての薄膜トランジスタのソース又はドレインとの接続を良好にとることが可能となる。しかも、このように幅広の下部容量電極を利用すれば、誘電体膜を介して下部容量電極と上部容量電極とが対向配置されてなる蓄積容量における実際に容量を構成する領域の幅についても、幅広にできる。よって、限られた各画素の非開口領域内において、蓄積容量の容量値を高めることが可能となる。そして、このような蓄積容量は、画素電極に接続されており、薄膜トランジスタによりスイッチング制御される画素電極における保持特性を、その容量値に応じて高めることが可能とされている。このように、装置の信頼性が高く且つ容量値に優れた蓄積容量を備えており、高品位の画像表示画可能である、電気光学装置が実現される。
【００４７】
本発明の電子機器は上記課題を解決するために、上述した本発明の第１又は第２の電気光学装置（但し、その各種態様も含む）を具備してなる。
【００４８】
本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、信頼性が高く、高品位の画像表示画が可能な、投射型表示装置、液晶テレビ、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパなどの電気泳動装置の他に、電子放出素子（Field Emission Display及びSurface-Conduction Electron-Emitter Display）等も実現することが可能である。
【００４９】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【発明を実施するための最良の形態】
【００５０】
以下では、本発明の実施の形態について図を参照しつつ説明する。以下の実施形態は、本発明の電気光学装置を液晶装置に適用したものである。
【００５１】
〔電気光学装置の全体構成〕
まず、本発明の電気光学装置に係る実施形態の全体構成について、図１及び図２を参照して説明する。ここに、図１は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図２は、図１のＨ−Ｈ’断面図である。ここでは、電気光学装置の一例である駆動回路内蔵型のＴＦＴアクティブマトリクス駆動方式の液晶装置を例にとる。
【００５２】
図１及び図２において、本実施形態に係る電気光学装置では、ＴＦＴアレイ基板１０と対向基板２０とが対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域１０ａの周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。
【００５３】
シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。また、シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。あるいは、当該液晶装置が液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置であれば、このようなギャップ材は、液晶層５０中に含まれてよい。
【００５４】
シール材５２が配置されたシール領域の内側に並行して、画像表示領域１０ａの額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。
【００５５】
シール材５２が配置されたシール領域の外側に位置する領域には、データ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられている。また、走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、前記額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域１０ａの両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、前記額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。
【００５６】
また、対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。
【００５７】
図２において、ＴＦＴアレイ基板１０上には、画素スイッチング用のＴＦＴや走査線、データ線等の配線が形成された後の画素電極９ａ上に、配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３、更には最上層部分に配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。
【００５８】
なお、図１及び図２に示したＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。
【００５９】
〔画素部における構成〕
以下では、本発明の本実施形態における電気光学装置の画素部における構成について、図３から図７を参照して説明する。ここに図３は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図４は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。また、図５は、図４のうち特に蓄積容量の構成例を説明するために、該蓄積容量と一部の構成要素を抜き出して描いた平面図であり、図６も蓄積容量の構成について説明するため、特に該蓄積容量の上部電極の構成に係る当該蓄積容量の特性をグラフに表して示してある。
【００６０】
更に、図７は、図４のＡ−Ａ´断面図である。なお、図７においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。
【００６１】
（画素部の回路構成）
図３において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極９ａと当該画素電極９ａをスイッチング制御するためのＴＦＴ３０とが形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしてもよい。
【００６２】
また、ＴＦＴ３０のゲートにゲート電極３ａが電気的に接続されており、所定のタイミングで、走査線１１ａ及びゲート電極３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。
【００６３】
画素電極９ａを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。
【００６４】
ここで保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。この蓄積容量７０は、走査線１１ａに並んで設けられ、固定電位側容量電極を含むとともに定電位に固定された容量電極３００を含んでいる。
【００６５】
〔画素部の具体的構成〕
以下では、上記データ線６ａ、走査線１１ａ及びゲート電極３ａ、ＴＦＴ３０等による、上述のような回路動作が実現される電気光学装置の、具体的の構成について、図４乃至図７を参照して説明する。
【００６６】
まず、図４において、画素電極９ａは、ＴＦＴアレイ基板１０上に、マトリクス状に複数設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ及び走査線３ａが設けられている。データ線６ａは、後述するようにアルミニウム膜等を含む積層構造からなり、走査線１１ａは、例えば導電性のポリシリコン膜等からなる。また、走査線１１ａは、半導体層１ａのうち図中右上がりの斜線領域で示したチャネル領域１ａ´に対向するゲート電極３ａにコンタクトホール１２ｃｖを介して電気的に接続されており、該ゲート電極３ａは該走査線１１ａに含まれる形となっている。すなわち、ゲート電極３ａとデータ線６ａとの交差する箇所にはそれぞれ、チャネル領域１ａ´に、走査線１１ａに含まれるゲート電極３ａが対向配置された画素スイッチング用のＴＦＴ３０が設けられている。これによりＴＦＴ３０（ゲート電極を除く。）は、ゲート電極３ａと走査線１１ａとの間に存在するような形態となっている。
【００６７】
次に、電気光学装置は、図７に示すように、例えば、石英基板、ガラス基板、シリコン基板からなるＴＦＴアレイ基板１０と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板２０とを備えている。
【００６８】
ＴＦＴアレイ基板１０の側には、図７に示すように、前記の画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは、例えばＩＴＯ膜等の透明導電性膜からなる。他方、対向基板２０の側には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は、上述の画素電極９ａと同様に、例えばＩＴＯ膜等の透明導電性膜からなる。
【００６９】
このように対向配置されたＴＦＴアレイ基板１０及び対向基板２０間には、前述のシール材５２（図１及び図２参照）により囲まれた空間に液晶等の電気光学物質が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。
【００７０】
一方、ＴＦＴアレイ基板１０上には、前記の画素電極９ａ及び配向膜１６の他、これらを含む各種の構成が積層構造をなして備えられている。この積層構造は、図７に示すように、下から順に、走査線１１ａを含む第１層、ゲート電極３ａを含むＴＦＴ３０等を含む第２層、蓄積容量７０を含む第３層、データ線６ａ等を含む第４層、容量配線４００等を含む第５層、前記の画素電極９ａ及び配向膜１６等を含む第６層（最上層）からなる。また、第１層及び第２層間には下地絶縁膜１２が、第２層及び第３層間には第１層間絶縁膜４１が、第３層及び第４間には第２層間絶縁膜４２が、第４層及び第５層間には第３層間絶縁膜４３が、第５層及び第６層間には第４層間絶縁膜４４が、それぞれ設けられており、前述の各要素間が短絡することを防止している。また、これら各種の絶縁膜１２、４１、４２、４３及び４４には、例えば、ＴＦＴ３０の半導体層１ａ中の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するコンタクトホール等もまた設けられている。以下では、これらの各要素について、下から順に説明を行う。
【００７１】
（積層構造・第１層の構成―走査線等―）
まず、第１層には、例えば、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの、或いは導電性ポリシリコン等からなる走査線１１ａが設けられている。この走査線１１ａは、平面的にみて、図４のＸ方向に沿うように、ストライプ状にパターニングされている。より詳しく見ると、ストライプ状の走査線１１ａは、図４のＸ方向に沿うように延びる本線部と、データ線６ａ或いは容量配線４００が延在する図４のＹ方向に延びる突出部とを備えている。なお、隣接する走査線１１ａから延びる突出部は相互に接続されることはなく、したがって、該走査線１１ａは１本１本分断された形となっている。
【００７２】
（積層構造・第２層の構成―ＴＦＴ等―）
次に、第２層として、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、図７に示すように、ＬＤＤ（Lightly Doped Drain）構造を有しており、その構成要素としては、上述したゲート電極３ａ、例えばポリシリコン膜からなりゲート電極３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ´、ゲート電極３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁膜２、半導体層１ａにおける低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを備えている。
【００７３】
また、本実施形態では、この第２層に、上述のゲート電極３ａと同一膜として中継電極７１９が形成されている。この中継電極７１９は、平面的に見て、図４に示すように、各画素電極９ａのＸ方向に延びる一辺の略中央に位置するように、島状に形成されている。中継電極７１９とゲート電極３ａとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。
【００７４】
なお、上述のＴＦＴ３０は、好ましくは図７に示したようにＬＤＤ構造をもつが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極３ａをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００７５】
（積層構造・第１層及び第２層間の構成―下地絶縁膜―）
以上説明した走査線１１ａの上、かつ、ＴＦＴ３０の下には、例えばシリコン酸化膜等からなる下地絶縁膜１２が設けられている。下地絶縁膜１２は、走査線１１ａからＴＦＴ３０を層間絶縁する機能のほか、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のＴＦＴ３０の特性変化を防止する機能を有する。
【００７６】
この下地絶縁膜１２には、平面的にみて半導体層１ａの両脇に、後述するデータ線６ａに沿って延びる半導体層１ａのチャネル長の方向に沿った溝状のコンタクトホール１２ｃｖが掘られており、このコンタクトホール１２ｃｖに対応して、その上方に積層されるゲート電極３ａは下側に凹状に形成された部分を含んでいる。また、このコンタクトホール１２ｃｖ全体を埋めるようにして、ゲート電極３ａが形成されていることにより、該ゲート電極３ａには、これと一体的に形成された側壁部３ｂが延設されるようになっている。これにより、ＴＦＴ３０の半導体層１ａは、図４によく示されているように、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。
【００７７】
また、この側壁部３ｂは、前記のコンタクトホール１２ｃｖを埋めるように形成されているとともに、その下端が前記の走査線１１ａと接するようにされている。ここで走査線１１ａは、上述のようにストライプ状に形成されていることから、ある行に存在するゲート電極３ａ及び走査線１１ａは、当該行に着目する限り、常に同電位となる。
【００７８】
（積層構造・第３層の構成―蓄積容量等―）
さて、前述の第２層に続けて第３層には、蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅ及び画素電極９ａに接続された画素電位側容量電極としての下部電極７１と、固定電位側容量電極としての容量電極３００とが、誘電体膜７５を介して対向配置されることにより形成されている。本実施形態に係る蓄積容量７０は、図４及び図５の平面図を見るとわかるように、画素電極９ａの形成領域にほぼ対応する光透過領域には至らないように形成されているため（換言すれば、遮光領域内に収まるように形成されているため）、電気光学装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能となる。
【００７９】
より詳細には、下部電極７１は、例えば導電性金属、導電性のポリシリコン膜、導電性の金属シリサイド膜等の導電材料から構成され、画素電位側容量電極として機能する。また、この下部電極７１は、画素電位側容量電極としての機能のほか、画素電極９ａとＴＦＴ３０の高濃度ドレイン領域１ｅとを中継接続する機能をもつ。ちなみに、ここにいう中継接続は、前記の中継電極７１９を介して行われている。
ただし、下部電極７１は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。
【００８０】
誘電体膜７５は、図７に示すように、例えば膜厚５〜２００ｎｍ程度の比較的薄いＨＴＯ（High Temperature Oxide）膜、ＬＴＯ（Low Temperature Oxide）膜等の酸化シリコン膜、あるいは窒化シリコン膜等の絶縁性材料から構成される。本実施形態において、この誘電体膜７５は、図６に示すように、下層に酸化シリコン膜７５ａ、上層に窒化シリコン膜７５ｂというように二層構造を有するものとなっている。なお、場合によっては、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というような三層構造や、あるいはそれ以上の積層構造やＨｆＯ２、Ｔａ２Ｏ５、ＴｉＯ２、ＭｇＯ等の金属酸化膜を少なくとも１つ有するように構成してもよい。むろん単層構造としてもよい。
【００８１】
容量電極３００は、蓄積容量７０の固定電位側容量電極として機能する。本実施形態において、容量電極３００を固定電位とするためには、固定電位とされた容量配線４００（後述する。）と電気的接続が図られることによりなされている。また、容量電極３００は、下部電極７１と同様、例えば導電性金属、導電性のポリシリコン、導電性の金属シリサイド等の導電性材料から構成される。これにより、容量電極３００は、ＴＦＴ３０に上側から入射しようとする光を遮る機能を有している。なお、容量電極３００と下部電極７１とは、同じ導電性材料及び同膜厚から構成されてもよいし、相異なる導電性材料及び相異なる膜厚から構成されてもよい。
【００８２】
図５及び図７に示すように、蓄積容量７０において、上部の容量電極３００は誘電体膜７５と比べて平面形状が小さく、下部電極７１は、誘電体膜７５と同一の平面形状を有している。なお、下部電極７１の平面形状を、誘電体膜７５の平面形状より大きくしてもよい。
【００８３】
本実施形態では、下部電極７１、誘電体膜７５、及び容量電極３００は平面形状が相互に相似形となっている。より具体的には、図５に示すように、容量電極３００の平面形状と、下部電極７１又は誘電体膜７５の平面形状とに着目すれば、容量電極３００の輪郭は、その周囲に渡り且つ下部電極７１又は誘電体膜７５の輪郭より該下部電極７１又は誘電体膜７５の内部に向かって、等距離だけ後退している。この後退距離ｄについて次に説明する。
【００８４】
図６には、蓄積容量７０における後退距離ｄを具体的に示すとともに、この後退距離ｄを横軸にとり、容量電極３００及び下部電極７１間のリーク電流の発生率を、同図中、左の縦軸にとり、蓄積容量７０の容量を右の縦軸にとったグラフを示してある。
【００８５】
後退距離ｄを０に近付けると、下部電極７１、誘電体膜７５、及び容量電極３００がほぼ同一形状となる。よって、蓄積容量７０の容量を大きくすることができ、電気光学装置の動作時、表示画面上においてフリッカの発生を抑制することが可能となる。よって、フリッカに対する耐性に優れるため、図６に示すグラフの右の縦軸に沿って「○」を付して示してある。他方、下部電極７１、誘電体膜７５、及び容量電極３００をほぼ同一形状とすれば、電気光学装置の動作時、容量電極３００及び下部電極７１間でリーク電流の発生率も高くなり、その結果、これら両電極間で電気的な短絡を生じる恐れがある。
【００８６】
容量電極３００及び下部電極７１間のリーク電流の発生率を小さくするために後退距離ｄを大きくしすぎると、蓄積容量７０の容量を十分に確保することができなくなる。よって、電気光学装置の動作時、表示画面上においてフリッカが発生する可能性が高くなる。従って、フリッカに対する耐性に劣るため、図６に示すグラフの右の縦軸に沿って「×」及び「××」を付して示してある。
【００８７】
よって、本実施形態では、後退距離ｄは、フリッカに対する耐性を確保しつつ、容量電極３００及び下部電極７１間のリーク電流の発生を防止することができる程度の距離としてある。図６において、後退距離ｄは０．１μｍから１．０μｍの範囲とするのが望ましい。更に量産化を考慮すると後退距離ｄは０．３μｍから１．０μｍの範囲とするのが望ましい。
【００８８】
（積層構造、第２層及び第３層間の構成―第１層間絶縁膜―）
以上説明したＴＦＴ３０ないしゲート電極３ａ及び中継電極７１９の上、かつ、蓄積容量７０の下には、例えば、ＮＳＧ（ノンシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第１層間絶縁膜４１が形成されている。
【００８９】
そして、この第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ソース領域１ｄと後述するデータ線６ａとを電気的に接続するコンタクトホール８１が、後記第２層間絶縁膜４２を貫通しつつ開孔されている。また、第１層間絶縁膜４１には、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するコンタクトホール８３が開孔されている。さらに、この第１層間絶縁膜４１には、蓄積容量７０を構成する画素電位側容量電極としての下部電極７１と中継電極７１９とを電気的に接続するためのコンタクトホール８８１が開孔されている。更に加えて、第１層間絶縁膜４１には、中継電極７１９と後述する第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８８２が、後記第２層間絶縁膜を貫通しつつ開孔されている。
【００９０】
本実施形態では、図５に示すように、蓄積容量７０の下部電極７１におけるコンタクトホール８３に接続された個所における幅Ｗ１は、コンタクトホール８３の径Ｗ２より大きくしてある。このように、下部電極７１の幅Ｗ１を広くとることで、コンタクトホール８３を介しての接続を良好にとることが可能となる。
【００９１】
仮にコンタクトホール８３の径以下の幅しか持たない下部電極７１を形成したのでは、その製造時に、下部電極７１の脇からコンタクトホール８３内にエッチングが進行する関係上、コンタクトホール８３内部やその底部に接続された、ＴＦＴ３０の高濃度ドレイン領域１ｅがダメージを受けてしまいかねない。
【００９２】
これに対して、本実施形態では、図５に示すように下部電極７１が構成されているため、コンタクトホール８３付近における装置の信頼性は非常に高いものとなる。しかも、このように幅広の下部電極７１を利用すれば、誘電体膜７５を介して下部電極７１と容量電極３００とが対向配置されてなる蓄積容量７０における実際に容量を構成する領域の幅についても、コンタクトホール８３よりも幅広にでき、或いはその底側に接続されたＴＦＴ３０の高濃度ドレイン領域１ｅよりも幅広にできる。よって、限られた領域内に構築可能な蓄積容量７０の容量値を高めることが可能となる。
【００９３】
（積層構造・第４層の構成―データ線等―）
さて、前述の第３層に続けて第４層には、データ線６ａが設けられている。このデータ線６ａは、図７に示すように、下層より順に、アルミニウムからなる層（図７における符号４１Ａ参照）、窒化チタンからなる層（図７における符号４１ＴＮ参照）、窒化シリコン膜からなる層(図７における符号４０１参照)の三層構造を有する膜として形成されている。窒化シリコン膜は、その下層のアルミニウム層と窒化チタン層を覆うように少し大きなサイズにパターニングされている
【００９４】
また、この第４層には、データ線６ａと同一膜として、容量配線用中継層６ａ１及び第２中継電極６ａ２が形成されている。これらは、図４に示すように、平面的に見ると、データ線６ａと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。
【００９５】
ちなみに、これら容量配線用中継層６ａ１及び第２中継電極６ａ２は、データ線６ａと同一膜として形成されていることから、下層より順に、アルミニウムからなる層、窒化チタンからなる層、プラズマ窒化膜からなる層の三層構造を有する。
【００９６】
（積層構造・第３層及び第４層間の構成―第２層間絶縁膜―）
以上説明した蓄積容量７０の上、かつ、データ線６ａの下には、例えばＮＳＧ、ＰＳＧ，ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＴＥＯＳガスを用いたプラズマＣＶＤ法によって形成された第２層間絶縁膜４２が形成されている。この第２層間絶縁膜４２には、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続する、前記のコンタクトホール８１が開孔されているとともに、前記容量配線用中継層６ａ１と蓄積容量７０の上部電極たる容量電極３００とを電気的に接続するコンタクトホール８０１が開孔されている。さらに、第２層間絶縁膜４２には、第２中継電極６ａ２と中継電極７１９とを電気的に接続するための、前記のコンタクトホール８８２が形成されている。
【００９７】
（積層構造・第５層の構成―容量配線等―）
さて、前述の第４層に続けて第５層には、容量配線４００が形成されている。この容量配線４００は、平面的にみると、図４に示すように、図中Ｘ方向及びＹ方向それぞれに延在するように、格子状に形成されている。該容量配線４００のうち図中Ｙ方向に延在する部分については特に、データ線６ａを覆うように、且つ、該データ線６ａよりも幅広に形成されている。また、図中Ｘ方向に延在する部分については、後述の第３中継電極４０２を形成する領域を確保するために、各画素電極９ａの一辺の中央付近に切り欠き部を有している。
【００９８】
さらには、図４中、ＸＹ方向それぞれに延在する容量配線４００の交差部分の隅部においては、該隅部を埋めるようにして、略三角形状の部分が設けられている。容量配線４００に、この略三角形状の部分が設けられていることにより、ＴＦＴ３０の半導体層１ａに対する光の遮蔽を効果的に行うことができる。すなわち、半導体層１ａに対して、斜め上から進入しようとする光は、この三角形状の部分で反射又は吸収されることになり半導体層１ａには至らないことになる。したがって、光リーク電流の発生を抑制し、フリッカ等のない高品質な画像を表示することが可能となる。この容量配線４００は、画素電極９ａが配置された画像表示領域１０ａからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。
【００９９】
また、第４層には、このような容量配線４００と同一膜として、第３中継電極４０２が形成されている。この第３中継電極４０２は、後述のコンタクトホール８０４及び８９を介して、第２中継電極６ａ２及び画素電極９ａ間の電気的接続を中継する機能を有する。なお、これら容量配線４００及び第３中継電極４０２間は、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。
【０１００】
他方、上述の容量配線４００及び第３中継電極４０２は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。
【０１０１】
（積層構造・第４層及び第５層間の構成―第３層間絶縁膜―）
以上説明した前述のデータ線６ａの上、かつ、容量配線４００の下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくは、ＴＥＯＳガスを用いたプラズマＣＶＤ法で形成された第３層間絶縁膜４３が形成されている。この第３層間絶縁膜４３には、前記の容量配線４００と容量配線用中継層６ａ１とを電気的に接続するためのコンタクトホール８０３、及び、第３中継電極４０２と第２中継電極６ａ２とを電気的に接続するためのコンタクトホール８０４がそれぞれ開孔されている。
【０１０２】
（積層構造・第６層並びに第５層及び第６層間の構成―画素電極等―）
最後に、第６層には、上述したように画素電極９ａがマトリクス状に形成され、該画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下には、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧ等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはＮＳＧからなる第４層間絶縁膜４４が形成されている。この第４層間絶縁膜４４には、画素電極９ａ及び前記の第３中継電極４０２間を電気的に接続するためのコンタクトホール８９が開孔されている。画素電極９ａとＴＦＴ３０との間は、このコンタクトホール８９及び第３中継層４０２並びに前述したコンタクトホール８０４、第２中継層６ａ２、コンタクトホール８８２、中継電極７１９、コンタクトホール８８１、下部電極７１及びコンタクトホール８３を介して、電気的に接続されることとなる。
【０１０３】
以上説明したように、本実施形態の電気光学装置では、限られた領域内において、信頼性が高く、且つ相対的に大きな蓄積容量７０が構築される。よって、高品位の画像表示が可能な液晶装置を実現することができる。
【０１０４】
〔電気光学装置の製造方法〕
以下では、上述した実施形態の電気光学装置の製造プロセスについて、図８乃至図１４を参照して説明する。ここに図８乃至図１４は、製造プロセスの各工程における電気光学装置の積層構造を、図７の断面図、及び図５のうち蓄積容量７０を抜き出した平面図に関して、順を追って示す工程図である（前者は図中（ａ）に、後
者は図中（ｂ）に示されている。）。なお、以下においては、本実施形態において特徴的な蓄積容量７０の製造工程について特に詳しく説明することとし、それ以前及び蓄積容量７０形成後の製造工程の説明に関しては省略することとする。
【０１０５】
（成膜工程）
先ず、図８を参照して成膜工程について説明する。図８の工程においては、ＴＦＴアレイ基板１０上に形成された第１層間絶縁膜４１上に、蓄積容量７０の下部電極７１となる下部導電層７１ａ、蓄積容量７０の誘電体膜７５となる中間層７５ａ及び蓄積容量７０の容量電極３００となる上部導電層３００ａをこの順に積層する。
【０１０６】
より具体的には、第１層間絶縁膜４１上に、例えばスパッタリング、蒸着等により下部導電層７１ａを形成し、その上に、例えば蒸着、熱酸化等により、下層が酸化シリコン膜７５ａａ及び上層が窒化シリコン膜７５ｂｂにより形成された、二層構造の中間層７５ａを形成する。中間層７５ａの上には、例えばスパッタリング、蒸着等により上部導電層３００ａが形成される。
【０１０７】
ここに、成膜工程では、図８（ａ）及び図８（ｂ）に示すように、第１層間絶縁膜４１の上部表面に、下部導電層７１ａ、中間層７５ａ及び上部導電層３００ａが順次積層される。
【０１０８】
（マスク形成工程）
図８の成膜工程に続いて、図９のマスク形成工程が行われる。図９の工程においては、例えばレジストを上部導電層３００ａ上の一面に形成した後にフォトリソグラフィ及びエッチングの手法によるパターニングによってマスク３１０を形成する。
【０１０９】
マスク３１０は、図９（ａ）及び図９（ｂ）に示すように、上部導電層３００ａ上に、図５乃至図７を参照して説明した下部電極７１の平面形状に対応する平面パターンとして形成される。
【０１１０】
（第１パターニング工程）
図９のマスク形成工程に続いて、図１０の第１パターニング工程が行われる。図１０の工程においては、マスク３１０を介しての上部導電層３００ａ用のエッチングによりパターニングする。図１０の工程において、上部導電層３００ａについては、例えば導電性のポリシリコン膜等から構成されていれば、フッ素を含んだエッチングガス（例えば、ＣＦ４、Ｏ２等を含むガス）を用いて、ドライエッチングすればよい。。
【０１１１】
第１パターニング工程では、図１０（ａ）及び図１０（ｂ）に示すように、上部導電層３００ａはマスク３１０の平面形状に対応する平面パターンにパターニングされる。
【０１１２】
（第２パターニング工程）
図１０の第１パターニング工程に続いて、図１１の第２パターニング工程が行われる。図１１の工程においては、マスク３１０を介してのエッチングにより、中間層７５ａをパターニングする。図１０の工程において、中間層７５ａについては、例えば酸化シリコン膜等から構成されていれば、酸化膜除去用のエッチングガス（例えば、ＣＦ４、Ｏ２等に加えてＳＦ６+ＣＨＦ３等のガスを含むガス）を用いて、ドライエッチングすればよい。
【０１１３】
第２パターニング工程では、図１１（ａ）及び図１１（ｂ）に示すように、中間層７５ａも、上部導電層３００ａと同様に、マスク３１０の平面形状に対応する平面パターンにパターニングされる。なお、図１１の工程の結果、誘電体膜７５が形成される。
【０１１４】
（マスク後退工程）
図１１の第２パターニング工程に続いて、図１２のマスク後退工程が行われる。図１２の工程においては、マスク３１０の平面形状が小さくなるようにマスク３１０を後退させる。より具体的には、酸素プラズマによるクリーニング処理（所謂“Ｏ２クリーニング”）によって、図１１（ｂ）に示すマスク３１０の輪郭をその周囲に渡って等距離ｄだけ後退させる。
【０１１５】
その結果、図１２（ａ）及び図１２（ｂ）に示すように、マスク３１０の輪郭は、誘電体膜７５の輪郭及び上部導電層３００ａの輪郭より、距離ｄだけ後退する。
【０１１６】
マスク後退工程を、“Ｏ２クリーニング”で行うことにより、マスク３１０を比較的容易且つ一様に後退させることが可能となる。従って、容量電極３００が下部容量電極より、その周囲に渡って均一に小さく構成された蓄積容量を比較的簡単に製造できる。
【０１１７】
更に、マスク後退工程において、マスク３１０の輪郭をその周囲に渡って等距離ｄだけ後退させるので、最終的には、下部電極７１よりも、その周囲に渡って輪郭が等距離ｄだけ小さい容量電極３００を形成できる。しかも、マスク３１０の後退距離ｄを調整することで、このような輪郭差を調整できるので、例えば、下部電極７１よりも僅かに小さい容量電極３００を、一つのマスクを用いて簡単に形成できる。
【０１１８】
（第３パターニング工程）
図１２のマスク後退工程に続いて、図１３の第３パターニング工程が行われる。図１３の工程においては、後退されたマスク３１０を介しての上部導電層３００ａ用のエッチングにより上部導電層３００ａをパターニングする。
【０１１９】
また、図１３の工程では、上部導電層３００ａをパターニングすると共に、後退されたマスク３１０及び誘電体膜７５を介しての下部導電層７１ａ用のエッチングにより下部導電層７１ａをパターニングする。
【０１２０】
図１３の工程では、上部導電層３００ａ用のエッチングと下部導電層７１ａ用のエッチングとを一括エッチングとするのが好ましい。例えばフッ素を含んだエッチングガスを用いて両導電層を同時にエッチングすればよい。
【０１２１】
第３パターニング工程では、図１３（ａ）及び図１３（ｂ）に示すように、上部導電層３００ａは、後退されたマスク３１０に対応する平面形状にパターニングされ、下部導電層７１ａは、誘電体膜７５の平面形状にパターニングされる。なお、図１３の工程の結果、容量電極３００及び下部電極７１が形成される。
【０１２２】
本実施形態では、上述したマスク後退工程は、第２パターニング工程後であり且つ第３パターニング工程前に行うため、後退が完了した時点におけるマスク３１０の平面形状に対応する形状を有する容量電極３００を構成できる。即ち、容量電極３００のパターニング精度を安定して高めることが可能となり、設計通りの或いは設計に近い構造を有する蓄積容量を比較的容易に製造できる。
【０１２３】
また、第３パターニング工程では、下部電極７１の平面形状に対応する平面パターンに中間層７５ａがパターニングされることにより形成された誘電体膜７５を他のマスクとして、下部導電層７１ａから下部電極７１を形成できる。この結果、下部電極７１と誘電体膜７５とが同一平面形状であり、容量電極３００がこれらより一回り小さい蓄積容量７０を、比較的簡単に製造できる。尚、誘電体膜７５の輪郭よりも、下部電極７１の輪郭の方が大きくなるように、第３パターニング工程を行ってもよい。
【０１２４】
また、第３パターニング工程では、上部導電層３００ａ用のエッチングと下部導電層７１ａ用のエッチングとを一括エッチングとすることにより、後退されたマスク３１０を介しての上部導電層３００ａ用のエッチングと、誘電体膜７５を他のマスクとする下部導電層７１ａ用のエッチングとを、同時に行うことが可能となる。
【０１２５】
この際、上部導電層３００ａと下部導電層７１ａとを、エッチング時間比或いは選択比が０．５〜１．５倍程度となるように、相互に同一材料又は類似の材料から同一層厚又は類似の厚みとして形成しておけば、第３パターニング工程において、概ね同時にパターニングが完了するようにできる。即ち、いずれか一方の導電層がエッチング過多又はエッチング不足となって、マスクの下まで除去されてしまうアンダーエッチや膜残りを簡単に回避可能となる。
【０１２６】
特に誘電体膜７５が、当該第３パターニング工程におけるエッチングで削れ易い場合には、上述の上部導電層３００ａと下部導電層７１ａとのエッチング時間比或いは選択比を１．０倍に近付けることが望ましい。これにより、エッチング過多又はエッチング不足を回避可能となる。
【０１２７】
更に、成膜工程において、上部導電層３００ａと下部導電層７１ａとを同一材料を用いて形成した場合、第３パターニング工程において、同時にパターニングが完了する。従って、いずれか一方の導電層がエッチング過多又はエッチング不足となる事態を簡単に回避可能となる。
【０１２８】
（マスク剥離工程）
図１３の第３パターニング工程に続いて、図１４のマスク剥離工程が行われる。図１４の工程において、マスクが剥離された後、蓄積容量７０が形成される。
【０１２９】
よって、本実施形態では、蓄積容量７０を構成する容量電極３００及び下部電極７１をパターニングするために必要なマスクは、一つでよい。即ち、マスク後退工程の前後における大きさの相異なるマスク３１０を利用することで、相異なる大きさの両電極や誘電体膜７５を形成できるので、製造工程を効率化する上で非常に有利である。仮にマスク数を増大させたのでは、レジスト成膜の回数及びエッチングの回数が増大して、製造コストが顕著に増大すると共に、アラインメントずれ等により、製造歩留まりも低下してしまうのである。
【０１３０】
このように、本実施形態によれば、信頼性の高い蓄積容量７０を簡単に製造することができ、製造歩留まりを向上させることも可能である。
【０１３１】
〔変形例〕
次に、本実施形態の変形例について説明する。本変形例では、電気光学装置の製造方法において、マスク後退工程を、第１、第２又は第３パターニング工程中のエッチングと並行して行う。
【０１３２】
本変形例によれば、マスク３１０の後退が完了する以前に、即ち、マスク３１０が徐々に後退する最中に或いは後退の途中で、上部導電層３００ａをエッチングできる。従って、製造工程を短時間化及び簡略化できる。例えば、Ｏ２クリーニング用の酸素プラズマを、エッチング用のフッ素を含むエッチングガスに混入することで、このような処理を行えばよい。尚、この結果として、テーパ形状を有する容量電極３００が形成される。
【０１３３】
〔電子機器〕
次に、以上詳細に説明した電気光学装置を各種の電子機器に適用される場合について説明する。
【０１３４】
（プロジェクタ）
まず、この電気光学装置たる液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１５は、プロジェクタの構成例を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶装置１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。液晶装置１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した電気光学装置と同等であり、画像信号処理回路から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。そして、これらの液晶装置によって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【０１３５】
（モバイル型コンピュータ）
次に、この電気光学装置たる液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１６は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた電気光学装置にバックライトを付加することにより構成されている。
【０１３６】
（携帯電話）
さらに、この電気光学装置たる液晶装置を、携帯電話に適用した例について説明する。図１７は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶装置１００５を備えるものである。この反射型の液晶装置１００５にあっては、必要に応じてその前面にフロントライトが設けられる。
【０１３７】
尚、図１５〜図１７を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１３８】
本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う駆動回路及びその保護方法、並びに該駆動回路を備えた電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【０１３９】
【図１】電気光学装置の全体構成を示す平面図である。
【図２】図１のＨ−Ｈ’断面図である。
【図３】電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素部における各種素子、配線等の等価回路である。
【図４】データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図５】図４のうち、蓄積容量の構成を示すため、一部の構成要素を抜き出して描いた平面図である。
【図６】容量電極における後退距離ｄの構成を示すと共に、該後退距離ｄについて説明するためのグラフを示す図である。
【図７】図４のＡ−Ａ´断面図である。
【図８】本実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程図（その１）である。
【図９】本実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程図（その２）である。
【図１０】本実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程図（その３）である。
【図１１】本実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程図（その４）である。
【図１２】本実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程図（その５）である。
【図１３】本実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程図（その６）である。
【図１４】本実施形態に係る電気光学装置の製造方法を、順を追って示す製造工程図（その７）である。
【図１５】電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１６】電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す断面図である。
【図１７】電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す断面図である。
【符号の説明】
【０１４０】
１０…ＴＦＴアレイ基板、７０…蓄積容量、７１…下部電極、７５…誘電体膜、３００…容量電極
【図１】
2005062418.tif 000003
【図２】
2005062418.tif 000004
【図３】
2005062418.tif 000005
【図４】
2005062418.tif 000006
【図５】
2005062418.tif 000007
【図６】
2005062418.tif 000008
【図７】
2005062418.tif 000009
【図８】
2005062418.tif 000010
【図９】
2005062418.tif 000011
【図１０】
2005062418.tif 000012
【図１１】
2005062418.tif 000013
【図１２】
2005062418.tif 000014
【図１３】
2005062418.tif 000015
【図１４】
2005062418.tif 000016
【図１５】
2005062418.tif 000017
【図１６】
2005062418.tif 000018
【図１７】
2005062418.tif 000019