(57)【要約】  【課題】  パルス幅変調インバータ装置においては、出力波形の基本波成分に含まれるパルス数が少ない時にキャリア周波数信号の切り替えを行うと、電流リップルが急変する。また、低周波領域ではキャリア周波数の切り替えが頻繁となって磁気騒音が大きくなっている。  【解決手段】  出力波形の基本波成分に含まれる半周期毎のパルス数があらかじめ設定した任意の値未満または以下の時に、基準キャリア周波数信号ｆｂｂと基本波変調周波数信号ｆｓ及び周波数補正のための１つまたは複数からなる演算要素信号を入力して、適宜周波数補正を行う非同期式のパルス幅変調となるキャリア設定周波数信号ｆｂｃを出力するよう構成したものである。  【選択図】  図１
2005224093.tif 000002
【特許請求の範囲】
【請求項１】
基本波変調周波数信号ｆｓとキャリア周波数信号ｆｂとの振幅比較に基づくパルス幅変調により直流電力から交流電力に電力変換することが出来るパルス幅変調インバータ装置において、
前記の基本波変調周波数信号ｆｓと基準キャリア周波数信号ｆｂｂ及び周波数補正のための１つまたは複数からなる演算要素信号とを入力して、周波数補正を行うキャリア周波数演算部を設け、パルス幅変調インバータ装置の出力波形の基本波成分に含まれる半周期毎のパルス数があらかじめ設定した任意の値未満または以下となる時に、適宜周波数補正を行う非同期式のパルス幅変調制御とすることを特徴としたパルス幅変調インバータ装置の制御方法
【請求項２】
前記パルス幅変調インバータ装置の出力波形の基本波成分に含まれる半周期毎のパルス数があらかじめ設定した任意の値未満または以下となる時に、キャリア周波数演算部に基準キャリア周波数信号ｆｂｂ、基本波変調周波数信号ｆｓ、キャリア補正周波数信号ｆｂｏ及び公約数補正値ｆｌｇを入力して、適宜周波数補正を行う非同期式のパルス幅変調となるキャリア設定周波数信号ｆｂｃを次式により演算することを特徴とした請求項１に記載のパルス幅変調インバータ装置の制御方法。
ｆｂｃ＝ＩＮＴ（ｆｂｂ／ｆｓ）・ｆｓ＋ｆｂｏ＋ｆｌｇ  ・・・（１）
ＩＮＴ（ｆｓ／ｆｂｏ）・ｆｂｏ＝ｆｓの時、ｆｌｇ＝１  ・・・（２）
ＩＮＴ（ｆｓ／ｆｂｏ）・ｆｂｏ≠ｆｓの時、ｆｌｇ＝０  ・・・（３）
【請求項３】
前記パルス幅変調インバータ装置の出力波形の基本波成分に含まれる半周期毎のパルス数があらかじめ設定した任意の値未満または以下となる時に、キャリア周波数演算部に基本波変調周波数信号ｆｓ、基準キャリア周波数信号ｆｂｂ及び基本波変調周波数信号ｆｓに対するキャリア補正周波数信号ｆｂｏの比率（ｆｂｏ／ｆｓ）を固定値としたキャリア補正周波数係数ｋｏｓを入力して、適宜周波数補正を行う非同期式のパルス幅変調となるキャリア設定周波数信号ｆｂｃを次式により演算することを特徴とした請求項１に記載のパルス幅変調インバータ装置の制御方法。
ｆｂｃ＝ＩＮＴ（ｆｂｂ／ｆｓ）・ｆｓ＋｛ＩＮＴ（ｆｓ・ｋｏｓ）＋１｝  ・・・（４）
ｆｂｏ＝ＩＮＴ（ｆｓ・ｋｏｓ）  ・・・（５）
【請求項４】
前記キャリア周波数演算部の出力側にキャリア平滑部を設け、このキャリア平滑部によって前記キャリア設定周波数信号ｆｂｃを滑らかにすることを特徴とした請求項１乃至３記載のパルス幅変調インバータ装置の制御方法。
【請求項５】
前記キャリア平滑部は、キャリア設定周波数信号ｆｂｃの単位ステップ入力に対する変化率制限処理を施すことを特徴とした請求項１乃至４記載のパルス幅変調インバータ装置の制御方法。
【請求項６】
前記キャリア平滑部は、キャリア設定周波数信号ｆｂｃに対して一次遅れフィルタ処理を施すことを特徴とした請求項１乃至４記載のパルス幅変調インバータ装置の制御方法。
【請求項７】
基本波変調周波数信号とキャリア周波数信号との振幅比較に基づくパルス幅変調により直流電力から交流電力に電力変換するパルス幅変調インバータ装置において、
前記基本波変調周波数信号と基準キャリア周波数信号及び補正のための１つまたは複数からなる演算要素であるキャリア補正周波数信号とを入力してキャリア設定周波数信号を生成するキャリア周波数演算部を設け、このキャリア周波数演算部の出力信号をキャリア信号発生部を介してキャリア波形信号とするよう構成したことを特徴としたパルス幅変調インバータ装置。
【請求項８】
前記キャリア周波数演算部は、基本波変調周波数信号と基準キャリア周波数信号との比信号を求める除算器と、この比信号の小数点以下を切り捨てて整数信号を求める整数出力部と、この整数出力部からの整数信号と前記基準キャリア周波数信号との積信号を得る乗算器と、前記キャリア補正周波数信号と判定演算値で定まる公約数補正値ｆｌｇとを加算して和信号１を求める第１の加算器と、この和信号１と前記乗算器による積信号とを加算して和信号２を得る第２の加算器とで構成したことを特徴とした請求項７記載のパルス幅変調インバータ装置。
【請求項９】
前記キャリア周波数演算部は、基本波変調周波数信号と基準キャリア周波数信号との比信号を求める除算器と、この比信号の小数点以下を切り捨てて整数信号を求める第１の整数出力部と、この整数出力部からの整数信号と前記基準キャリア周波数信号との積信号を得る第１の乗算器と、前記基本波変調周波数信号と予め決められたキャリア補正周波数係数との積信号を得る第２の乗算器と、この積信号の小数点以下を切り捨てて整数信号を求める第２の整数出力部と、この整数出力部からの出力信号と定数１を加算する第１の加算器と、この加算器の出力と前記第１の乗算器との出力信号とを加算する第２の加算器とで構成したことを特徴とした請求項７記載のパルス幅変調インバータ装置。
【請求項１０】
前記キャリア周波数演算器の出力側に、キャリア設定周波数信号の単位ステップ入力に対する変化率制限処理機能若しくは一次遅れフィルタ処理機能を有するキャリア平滑部を設け、この平滑部にて得られたキャリア平滑設定周波数信号をキャリア信号発生部に出力するよう構成したことを特徴とした請求項７乃至９記載のパルス幅変調インバータ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はパルス幅変調インバータ装置に関し、基本波変調周波数信号ｆｓとキャリア周波数信号ｆｂとの振幅比較に基づくパルス幅変調により、直流電力から交流電力に電力変換することが出来るパルス幅変調インバータ装置及びその制御方法に関するものである。
【背景技術】
【０００２】
パルス幅変調インバータ装置の出力波形を制御する方法は、出力波形の基本波成分を構成する基本波変調周波数信号ｆｓと出力波形のパルス幅を構成するキャリア周波数信号ｆｂの振幅の大きさを比較した結果から、量子化されパルス幅が変調した出力波形を得る。このパルス幅変調による出力波形制御を行う時に、基本波変調周波数信号ｆｓとキャリア周波数信号ｆｂが同期する同期式パルス幅変調制御と同期しない非同期式パルス幅変調制御がある。
【０００３】
図７は従来技術におけるパルス幅変調インバータ装置の回路構成図で、主回路構成と制御回路構成に分けて以下に説明する。
【０００４】
主回路構成は交流電源（例えば図中に示す三相交流電源）１を順変換回路（例えば図中に示すダイオード整流による順変換回路）２に接続し直流電力を得て、この直流電力を逆変換回路（例えば図中に示すＩＧＢＴインバータによる逆変換回路）４により任意の電圧および周波数の交流電力を負荷設備（商用電源や電動機など）５に出力する。また、順変換回路２の出力波形に含まれる脈動分を少なくし平滑にするため、直流回路部分に直流コンデンサ３を回路と並列に接続している。なお、直流電力を得る方法は、上記に記載の交流電源１から順変換回路２を経て直流電力を得る方法に限らず、図示しない蓄電池及び大容量コンデンサなどの蓄電設備または、直流発電機や太陽光発電設備などの直流発電設備でも良い。
【０００５】
一方、制御回路構成は任意の周波数のキャリア周波数信号ｆｂをキャリア信号発生回路１０に出力し、任意の波形形状となるキャリア波形信号ｆｂｄをコンパレータ回路１２ａ、１２ｂ，１２ｃに出力する。また、任意の周波数の基本波変調周波数信号ｆｓを電圧−周波数出力特性設定器（以下Ｖ／Ｆ設定器）８と位相積分器９に出力する。Ｖ／Ｆ設定器８では入力した基本波変調周波数信号ｆｓに応じるようにあらかじめ設定した出力電圧設定信号Ｖｒｅｆを出力し、位相積分器９では入力した基本波変調周波数信号ｆｓを三相平衡となる位相設定信号ヨｒｅｆとして三相基本波発生部１４に出力して、各相の基本波変調周波数信号ｆｓｕ，ｆｓｖ，ｆｓｗを出力する。前記出力電圧設定信号Ｖｒｅｆと各相の基本波変調周波数信号ｆｓｕ，ｆｓｖ，ｆｓｗの積信号を乗算器１３ａ，１３ｂ，１３ｃで求め、この積信号と前記キャリア波形信号ｆｂｄの振幅比較を各相のコンパレータ１２ａ，１２ｂ，１２ｃで行いパルス幅変調信号とする。このパルス幅変調信号をデッドタイム作成回路１１でデッドタイムを加味した半導体素子ドライブ信号（Ｇｕ，Ｇｘ，Ｇｖ，Ｇｙ，Ｇｗ，Ｇｚ）として各半導体素子（１５ａ，１５ｂ，１５ｃ，１５ｄ，１５ｅ，１５ｆ）に出力する。
【０００６】
続いて上記の従来式パルス幅変調制御の動作について述べる。同期式パルス幅変調制御は基本波変調周波数信号ｆｓとキャリア周波数信号ｆｂが同期しているため、出力波形の基本波成分は半周期毎に波形対称となり、接続する負荷（商用電源または電動機など）が三相交流の場合は、出力波形を三相平衡とするために基本波変調周波数信号ｆｓに対するキャリア周波数信号ｆｂの比（以下ｆｂ／ｆｓの比）を３の奇数倍整数比としている。このため、基本波変調周波数信号ｆｓの周波数が高くなるに従いスイッチング周波数も高くなり、半導体素子が許容するスイッチング周波数、または回路設計上や接続する負荷の制限によりあらかじめ設定したスイッチング周波数（以下任意のスイッチング周波数）を超える場合は、キャリア周波数信号ｆｂをｆｂ／ｆｓの比が３の奇数倍整数比となる周波数に下げて出力波形のパルス数を減らしている。
【０００７】
一方、非同期式パルス幅変調制御は基本波変調周波数信号ｆｓに関係なくキャリア周波数信号ｆｂが一定であるため、制御回路の構成が簡単で回路規模が比較的小さくなること、及び出力波形の基本波成分が低周波領域の時に発生する磁気騒音の音色の変化が少ない。
【特許文献１】特開平９−２６１９６６号公報
【非特許文献１】電気学会技術報告  第６３５号「ＰＷＭインバータ制御方式の最新技術動向」
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記の従来技術において、同期式パルス幅変調制御は出力波形の基本波成分における波形対称性及び三相の平衡が保証され、非同期式パルス幅変調制御は出力波形の基本波成分が低周波領域時に発生する磁気騒音が低減出来るなど優れた利点を有するが次のような問題がある。
【０００９】
パルス幅変調インバータ装置において、同期式パルス幅変調制御は基本波変調周波数信号ｆｓの変化に伴い、ｆｂ／ｆｓの比が３の奇数倍整数比となるキャリア周波数信号ｆｂに適宜切り替えて、任意のスイッチング周波数を超えない周波数制御をしている。しかし、出力波形の基本波成分に含まれる半周期毎のパルス数が少ない時にキャリア周波数信号ｆｂの切り替えを行うと、パルス幅の変化が大きく電流リップルが急変し、接続する負荷の状態によっては過電流保護継電器などの保護継電器類が不用意に動作して該装置が停止することがある。また、出力波形の基本波成分が低周波領域の時は、低次高調波の発生や制御精度の低下を抑制するためキャリア周波数信号ｆｂを上げているがｆｂ/ｆｓの比が大きく、僅かな基本波変調周波数信号ｆｓの上昇でキャリア周波数信号ｆｂが大きく上昇するため、キャリア周波数信号ｆｂの切り替えが頻繁になり周囲への磁気騒音が大きく非常に耳障りとなる。
【００１０】
一方、非同期式パルス幅変調制御は、ｆｂ／ｆｓの比が整数比以外では半周期毎の波形対称性が保証されず、且つ接続する負荷が三相交流の場合はｆｂ／ｆｓの比が３の奇数倍整数比以外では三相の平衡が保証されない。このため、出力波形の基本波成分に含まれる半周期毎のパルス数が少ない時は、波形対称性や三相平衡度の悪化が顕著となり、出力波形に脈動分を多く含むことや出力波形の基本波成分が不平衡になる。これに伴い接続する負荷の特性低下または故障や破損、あるいは該装置の接地線を流れる漏れ電流が増加し、漏電検知器などの保護継電器類が動作して不用意に該装置が停止することがある。また、ｆｂ/ｆｓ＜２０程度で整数に近く、且つ出力波形の基本波成分が高周波領域での運転時には、遅い周期のうねり音となる磁気騒音が発生する。
【００１１】
この発明は、上記の事情に鑑みなされたもので、パルス幅変調インバータ装置における出力波形の制御方法に優れ、キャリア周波数信号ｆｂの切り替えに伴うパルス幅の変化や出力波形の脈動が少なく、且つ出力波形の基本波成分がほぼ平衡であることや高周波領域の時に発生する遅い周期のうねり音となる磁気騒音が抑制されることで、保護継電器類の動作による不用意な該装置の停止や磁気騒音を抑制することにより、接続した負荷に安定した電力供給が出来るパルス幅変調インバータ装置及びその制御方法を提供することを課題とする。
【課題を解決するための手段】
【００１２】
上記の課題を解決するための本発明の第１は、基本波変調周波数信号ｆｓとキャリア周波数信号ｆｂとの振幅比較に基づくパルス幅変調により直流電力から交流電力に電力変換することが出来るパルス幅変調インバータ装置において、
前記の基本波変調周波数信号ｆｓと基準キャリア周波数信号ｆｂｂ及び周波数補正のための１つまたは複数からなる演算要素信号とを入力して、周波数補正を行うキャリア周波数演算部を設け、パルス幅変調インバータ装置の出力波形の基本波成分に含まれる半周期毎のパルス数があらかじめ設定した任意の値未満または以下となる時に、適宜周波数補正を行う非同期式のパルス幅変調制御とすることを特徴としたものである。
本発明の第2は、前記パルス幅変調インバータ装置の出力波形の基本波成分に含まれる半周期毎のパルス数があらかじめ設定した任意の値未満または以下となる時に、キャリア周波数演算部に基準キャリア周波数信号ｆｂｂ、基本波変調周波数信号ｆｓ、キャリア補正周波数信号ｆｂｏ及び公約数補正値ｆｌｇを入力して、適宜周波数補正を行う非同期式のパルス幅変調となるキャリア設定周波数信号ｆｂｃを次式により演算することを特徴としたものである。
【００１３】
ｆｂｃ＝ＩＮＴ（ｆｂｂ／ｆｓ）・ｆｓ＋ｆｂｏ＋ｆｌｇ  ・・・（１）
ＩＮＴ（ｆｓ／ｆｂｏ）・ｆｂｏ＝ｆｓの時、ｆｌｇ＝１  ・・・（２）
ＩＮＴ（ｆｓ／ｆｂｏ）・ｆｂｏ≠ｆｓの時、ｆｌｇ＝０  ・・・（３）
本発明の第3は、前記パルス幅変調インバータ装置の出力波形の基本波成分に含まれる半周期毎のパルス数があらかじめ設定した任意の値未満または以下となる時に、キャリア周波数演算部に基本波変調周波数信号ｆｓ、基準キャリア周波数信号ｆｂｂ及び基本波変調周波数信号ｆｓに対するキャリア補正周波数信号ｆｂｏの比率（ｆｂｏ／ｆｓ）を固定値としたキャリア補正周波数係数ｋｏｓを入力して、適宜周波数補正を行う非同期式のパルス幅変調となるキャリア設定周波数信号ｆｂｃを次式により演算することを特徴としたものである。
【００１４】
ｆｂｃ＝ＩＮＴ（ｆｂｂ／ｆｓ）・ｆｓ＋｛ＩＮＴ（ｆｓ・ｋｏｓ）＋１｝  ・・・（４）
ｆｂｏ＝ＩＮＴ（ｆｓ・ｋｏｓ）  ・・・（５）
本発明の第4は、前記キャリア周波数演算部の出力側にキャリア平滑部を設け、このキャリア平滑部によって前記キャリア設定周波数信号ｆｂｃを滑らかにすることを特徴としたものである。
本発明の第5は、前記キャリア平滑部は、キャリア設定周波数信号ｆｂｃの単位ステップ入力に対する変化率制限処理を施すことを特徴としたものである。
本発明の第6は、前記キャリア平滑部は、キャリア設定周波数信号ｆｂｃに対して一次遅れフィルタ処理を施すことを特徴としたものである。
本発明の第７は、基本波変調周波数信号とキャリア周波数信号との振幅比較に基づくパルス幅変調により直流電力から交流電力に電力変換するパルス幅変調インバータ装置において、
前記基本波変調周波数信号と基準キャリア周波数信号及び補正のための１つまたは複数からなる演算要素であるキャリア補正周波数信号とを入力してキャリア設定周波数信号を生成するキャリア周波数演算部を設け、このキャリア周波数演算部の出力信号をキャリア信号発生部を介してキャリア波形信号とするよう構成したことを特徴としたものである。
本発明の第８は、前記キャリア周波数演算部は、基本波変調周波数信号と基準キャリア周波数信号との比信号を求める除算器と、この比信号の小数点以下を切り捨てて整数信号を求める整数出力部と、この整数出力部からの整数信号と前記基準キャリア周波数信号との積信号を得る乗算器と、前記キャリア補正周波数信号と判定演算値で定まる公約数補正値ｆｌｇとを加算して和信号１を求める第１の加算器と、この和信号１と前記乗算器による積信号とを加算して和信号２を得る第２の加算器とで構成したことを特徴としたものである。
本発明の第９は、前記キャリア周波数演算部は、基本波変調周波数信号と基準キャリア周波数信号との比信号を求める除算器と、この比信号の小数点以下を切り捨てて整数信号を求める第１の整数出力部と、この整数出力部からの整数信号と前記基準キャリア周波数信号との積信号を得る第１の乗算器と、前記基本波変調周波数信号と予め決められたキャリア補正周波数係数との積信号を得る第２の乗算器と、この積信号の小数点以下を切り捨てて整数信号を求める第２の整数出力部と、この整数出力部からの出力信号と定数１を加算する第１の加算器と、この加算器の出力と前記第１の乗算器との出力信号とを加算する第２の加算器とで構成したことを特徴とした請求項８記載のパルス幅変調インバータ装置。
本発明の第１０は、前記キャリア周波数演算器の出力側に、キャリア設定周波数信号の単位ステップ入力に対する変化率制限処理機能若しくは一次遅れフィルタ処理機能を有するキャリア平滑部を設け、この平滑部にて得られたキャリア平滑設定周波数信号をキャリア信号発生部に出力するよう構成したものである。
【発明の効果】
【００１５】
以上述べたように、本発明のパルス幅変調インバータ装置及びその制御方法によれば、キャリア周波数ｆｂの切り替えによる周波数制限が無く、適宜周波数補正をした非同期式のパルス幅変調制御となるキャリア設定周波数信号ｆｂｃにより、出力波形の基本波成分に含まれる半周期毎のパルス数が少ない時に、キャリア周波数信号ｆｂを切り替えてもパルス幅の変化が少ないことにより、電流リップルの急変を抑制できるとともに、出力波形の基本波成分の波形対称性や三相平衡度は複数周期の平均で考えれば確保される。また、これらの効果により高周波領域の時に発生する遅い周期のうなり音による磁気騒音を抑制できることや接地線を流れる漏れ電流を抑制することも出来る。従って、上記に記載された複数の効果によって、該装置に接続した負荷に安定した電力供給を実現することが出来る。
【発明を実施するための最良の形態】
【００１６】
本発明は、負荷としての交流電動機を駆動するパルス幅変調インバータ装置において、その制御回路におけるキャリア周波数と正弦波変調信号の比が整数とならないようにキャリア周波数を調整するように制御するものである。以下、この発明の実施例を図面に基づいて説明する。
【実施例１】
【００１７】
図１は本発明の実施例１に係るパルス幅変調インバータ装置の制御回路構成図で、主回路部分は図６で示す２〜４及び１５ａ〜１５ｆで構成される主回路部と同様であるため、以下の説明では省略をしている。また、この装置は出力波形の基本波成分に含まれるパルス数があらかじめ設定した値未満または以下の時に動作するもので、パルス数が前記に記載した設定値以外では、制御回路部も図６で示す８〜１４と同様であるため省略をする。
【００１８】
図１に示す制御回路構成図は、任意の周波数に設定された基本波変調周波数信号ｆｓをキャリア周波数演算部１０７，Ｖ／Ｆ設定器１０８及び位相積分器１０９に出力する。また、キャリア周波数演算部１０７では基本波変調周波数信号ｆｓと任意の周波数の基準キャリア周波数信号ｆｂｂ及び周波数補正のための１つまたは複数からなる演算要素信号とを入力して、キャリア設定周波数信号ｆｂｃが生成される。このキャリア設定周波数信号ｆｂｃは、適宜周波数に補正された基本波変調周波数信号ｆｓに同期しない非同期式のパルス幅変調を行うキャリア信号としてキャリア信号波形発生回路１１０に出力される。キャリア信号波形発生回路１１０では、キャリア設定周波数信号ｆｂｃを基本波変調周波数信号ｆｓとの振幅比較を行う波形となるキャリア波形信号ｆｂｄとして、各相毎に設けられたコンパレータ１１２ａ，１１２ｂ，１１２ｃに出力する。Ｖ／Ｆ設定器１０８では、入力した基本波変調周波数信号ｆｓに応じるようにあらかじめ設定した出力電圧設定信号Ｖｒｅｆを出力し、位相積分器１０９では入力した基本波変調周波数信号ｆｓを三相平衡となる位相設定信号ヨｒｅｆとして三相基本波発生部１１４に出力して、各相の基本波変調周波数信号ｆｓｕ，ｆｓｖ，ｆｓｗを出力する。前記出力電圧設定信号Ｖｒｅｆと前記各相の基本波変調周波数信号ｆｓｕ，ｆｓｖ，ｆｓｗとの積信号を乗算器１１３ａ，１１３ｂ，１１３ｃから求め、この積信号と前記キャリア波形信号ｆｂｄをコンパレータ１１２ａ，１１２ｂ，１１２ｃで振幅比較の演算処理を行い非同期式のパルス幅変調信号を得る。この非同期式のパルス幅変調信号をデッドタイム作成回路１１１でデッドタイムを加味した半導体素子ドライブ信号（Ｇｕ，Ｇｘ，Ｇｖ，Ｇｙ，Ｇｗ，Ｇｚ）として各半導体素子（１１５ａ，１１５ｂ，１１５ｃ，１１５ｄ，１１５ｅ，１１５ｆ）に出力する。
【００１９】
図２は本発明に使用されるキャリア周波数演算部１０７の制御ブロック図で、出力波形の基本波成分に含まれるパルス数があらかじめ設定した値未満または以下の時に動作するものである。
【００２０】
すなわち、キャリア周波数演算部２０７に基本波変調周波数信号ｆｓ，基準キャリア周波数信号ｆｂｂ、キャリア補正周波数信号ｆｂｏ及び公約数補正値ｆｌｇを入力し、除算器２１６により基準キャリア周波数信号ｆｂｂと基本波変調周波数信号ｆｓとの比信号を求め、整数出力器（ＩＮＴ）２１７で小数点以下切り捨てた整数信号を求め、乗算器２１８によって前記整数信号と前記基本波変調周波数信号ｆｓとの積信号を得る。また、前記キャリア補正周波数信号ｆｂｏが前記基本波変調周波数信号ｆｓの公約数になるか否かの判定演算を行い、公約数の時に公約数補正値ｆｌｇは「１」を、公約数以外の時に「０」を入力して、加算器２１９でキャリア補正周波数信号ｆｂｏに公約数補正値ｆｌｇを加えた和信号１を得る。さらに乗算器２１８で求められた積信号と加算器２１９で求められた和信号１とを前記とは別の加算器２２０で加えたキャリア設定周波数信号ｆｂｃによって、適宜周波数補正する非同期式のパルス幅変調による出力波形の制御を行うことが出来る。これら一連の制御演算を演算式（１）に示す。なお、図２では図１の演算要素信号１〜ｎをキャリア補正周波数信号ｆｂｏと公約数補正値ｆｌｇとして、前記公約数補正値ｆｌｇの判定演算は演算式（２）及び（３）で示される。
【００２１】
ｆｂｃ＝ＩＮＴ（ｆｂｂ／ｆｓ）・ｆｓ＋ｆｂｏ＋ｆｌｇ  ・・・（１）
ＩＮＴ（ｆｓ／ｆｂｏ）・ｆｂｏ＝ｆｓの時、ｆｌｇ＝１  ・・・（２）
ＩＮＴ（ｆｓ／ｆｂｏ）・ｆｂｏ≠ｆｓの時、ｆｌｇ＝０  ・・・（３）
上記の演算式に含まれる"ＩＮＴ"は、コンピュータ言語における算術関数で、ＩＮＴが指すカッコ内の数式に対して、小数点以下の値を切り捨て整数のみ出力する。
【００２２】
従って、本実施例１のパルス幅変調インバータ装置によれば、キャリア周波数の切り替えによる周波数制限が無く、キャリア設定周波数信号ｆｂｃを適宜周波数補正する非同期式パルス幅変調制御であるため、パルス数が少ない時の電流リップルの急変を抑制出来るとともに、各相の出力波形の基本波成分がほぼ平衡で脈動が少なく、高周波領域で発生する遅い周期の磁気騒音を抑制できることや接地線を流れる漏れ電流を抑制することが実現出来る。また、補正周波数信号ｆｂｏが基本波変調周波数信号ｆｓの公約数である時も周波数補正を実現することが出来る。
【実施例２】
【００２３】
図３は本発明の実施例２に係るキャリア周波数演算部の制御ブロック図で、出力波形の基本波成分に含まれるパルス数があらかじめ設定した  
値未満または以下の時に動作するものである。
図３に示すキャリア周波数演算部３０７には、基本波変調周波数信号ｆｓ，基準キャリア周波数信号ｆｂｂ、基本波変調周波数信号ｆｓに対するキャリア補正周波数信号ｆｂｏの比率（ｆｂｏ／ｆｓ）を固定値としたキャリア補正周波数係数ｋｏｓ及び定数１が入力される。除算器３１６により基準キャリア周波数信号ｆｂｂと基本波変調周波数信号ｆｓとの比信号を求め、この比信号を整数出力器（ＩＮＴ）３１７により小数点以下切り捨てた整数信号１を求め、この整数信号１と前記キャリア周波数信号ｆｂｂとの積信号１を乗算器３１８から求める。また、前記とは別の乗算器３２１により基本波変調周波数信号ｆｓとキャリア補正周波数係数ｋｏｓとの積信号２を求め、この積信号２を前記とは別の整数出力器（ＩＮＴ）３２２により小数点以下切り捨てた整数信号２を求め、整数信号２に定数１を加えた和信号１を加算器３１９から求める。さらに乗算器３１８によって求められた和信号１と加算器３１９によって求められた和信号１とを前記とは別の加算器３２０で加えた和信号２がキャリア設定周波数信号ｆｂｃになり、適宜周波数補正する非同期式のパルス幅変調による出力波形の制御を行うことが出来る。これら一連の制御演算を演算式（４）で示し、キャリア補正周波数係数ｋｏｓの定義式を演算式（５）に示す。
【００２４】
ｆｂｃ＝ＩＮＴ（ｆｂｂ／ｆｓ）・ｆｓ＋｛ＩＮＴ（ｆｓ・ｋｏｓ）＋１｝  ・・・（４）
ｆｂｏ＝ＩＮＴ（ｆｓ・ｋｏｓ）  ・・・（５）
なお、本実施の形態２でキャリア設定周波数信号ｆｂｃを求めるための制御演算以外は、実施形態１と同様な回路構成や制御方法により発明形態の実施が可能であるとともに、主回路構成及びパルス数が前記に記載した設定値以外の制御回路構成は、図６に示す従来技術の回路構成と同じである。
【００２５】
従って、本実施形態２の出力波形の制御方法によれば、実施形態１と同様な効果を有する他にｆｂｏ／ｆｓの比をキャリア補正周波数係数ｋｏｓとして公約数の判定演算を行わないことによって、実施形態１と比べて高応答な制御を実現することが出来る。
【実施例３】
【００２６】
図４は本発明の実施例３に係るパルス幅変調インバータ装置の制御回路構成図である。  実施例１、２の場合、ｆｓの増加や減少によってＩＮＴ（ｆｂｂ／ｆｓ）の演算結果が従来の同期変調方式ほどではないが、パルス幅の変化による電流リップルの発生が僅かに予想される。そこで、この実施例３は演算結果を直接ｆｂとするのではなく、キャリア周波数演算部４０７の出力側に変化率制限処理回路や一次遅れフィルタ回路など、入力信号を時間関数による処理機能を持つキャリア平滑部４２３を設け、実施形態１または２と同様な制御方法で得たキャリア設定周波数信号ｆｂｃをこのキャリア平滑部４２３に入力して出力ｆｃｈ（キャリア周波数信号ｆｂ）を得るよう構成したものである。
図５は、図４に使用されるキャリア平滑部４２３の一例を示したもので、図５（ａ）は変化率制限処理を施した場合の制御ブロック図、図５（ｂ）は一次遅れフィルタ処理を施した場合の制御ブロック図である。図５（ａ）において、４２３ａは減算部で、入力された信号ｆｂｃメモリ部４２３ｃによって記憶された前回の出力値との減算を実施し、その偏差信号をリミッタ部４２３ｂに出力する。リミッタ部おいては単位ステップ入力（大きさ１．０）に対して±１．０／（Ｔｆ／Ｔｓ）で変化率が制限されて加算部４２３ｄに出力される。この加算部においては前回の出力値と加算され、キャリア平滑設定周波数信号ｆｈｃとしてキャリア信号発生回路４１０に出力される。図５（ｂ）では、図５（ａ）のリミッタ部４２３ｂに代えて一次遅れのフィルタ部４２３ｅを設けてＴｓ／Ｔｓ＋Ｔｆの演算を行うもので、他は図５（ａ）と同様に構成される。
【００２７】
図６はキャリア平滑部４２３の入出力特性を示したものである。同図において、縦軸は出力、横軸に時間をとったもので、線イは入力信号、線ロは図５（ａ）による変化率処理を実施したときの出力特性、線ハは図５（ｂ）による一次遅れフィルタ処理による出力特性を示したものである。なお、変化率制限処理は、１０回の制御周期で単位ステップ幅分を許容する設定とし、一次遅れフィルタ処理は時定数を制御周期の１０倍に設定している。いずれの場合においても、最終的なキャリア周波数の変化が滑らかになるため、電流リップルの急変を更に抑制することが可能となる。  
【００２８】
従って、本実施の形態３のパルス幅変調インバータ装置及びその制御方法によれば、実施例１または２と同様にパルス幅の変化や電流リップルが小さくなる効果を有する他に、キャリア平滑部４２３を設けることにより、更にパルス幅の変化が小さい時に起こる微少な電流リップルの発生も抑制することが可能とる。
【図面の簡単な説明】
【００２９】
【図１】本発明の実施の形態１に係わるパルス幅変調インバータ装置の制御回路構成図。
【図２】本発明の実施の形態１に係わるキャリア周波数演算部の制御ブロック図。
【図３】本発明の実施の形態２に係わるキャリア周波数演算部の制御ブロック図。
【図４】本発明の実施の形態３に係わるパルス幅変調インバータ装置の制御回路構成図。
【図５】（ａ）はキャリア平滑部の一例となる変化率制限処理の制御ブロック図、（ｂ）は同様に一次遅れフィルタ処理の制御ブロック図。
【図６】キャリア平滑部の入出力特性図。
【図７】従来技術のパルス幅変調インバータ装置の主回路構成図及び制御回路構成図。
【符号の説明】
【００３０】
１・・・交流電源
２・・・順変換回路
３・・・直流コンデンサ
４・・・逆変換回路
５・・・負荷設備
８・・・電圧−周波数出力特性設定器（Ｖ／Ｆ設定器）
９・・・位相積分器
１０・・・キャリア信号発生回路
１１・・・デッドタイム作成回路
１２ａ・・・コンパレータ（Ｕ相）
１２ｂ・・・コンパレータ（Ｖ相）
１２ｃ・・・コンパレータ（Ｗ相）
１３ａ・・・乗算器（Ｕ相）
１３ｂ・・・乗算器（Ｖ相）
１３ｃ・・・乗算器（Ｗ相）
１４・・・三相基本波発生器
１５ａ・・・半導体素子（Ｕ相）
１５ｂ・・・半導体素子（Ｘ相）
１５ｃ・・・半導体素子（Ｖ相）
１５ｄ・・・半導体素子（Ｙ相）
１５ｅ・・・半導体素子（Ｗ相）
１５ｆ・・・半導体素子（Ｚ相）
１０７・・・キャリア周波数演算部
１０８・・・電圧−周波数出力特性設定器（Ｖ／Ｆ設定器）
１０９・・・位相積分器
１１０・・・キャリア信号発生回路
１１１・・・デッドタイム作成回路
１１２ａ・・・コンパレータ（Ｕ相）
１１２ｂ・・・コンパレータ（Ｖ相）
１１２ｃ・・・コンパレータ（Ｗ相）
１１３ａ・・・乗算器（Ｕ相）
１１３ｂ・・・乗算器（Ｖ相）
１１３ｃ・・・乗算器（Ｗ相）
１１４・・・三相基本波発生器
２０７・・・キャリア周波数演算部
２１６・・・除算器
２１７・・・整数出力器（ＩＮＴ）
２１８・・・乗算器
２１９・・・加算器
２２０・・・加算器
３０７・・・キャリア周波数演算部
３１６・・・除算器
３１７・・・整数出力器（ＩＮＴ）
３１８・・・乗算器
３１９・・・加算器
３２０・・・加算器
３２１・・・乗算器
３２２・・・整数出力器（ＩＮＴ）
４０７・・・キャリア周波数演算部
４０８・・・電圧−周波数出力特性設定器
４０９・・・位相積分器
４１０・・・キャリア信号発生回路
４１１・・・デッドタイム作成回路
４１２ａ・・・コンパレータ（Ｕ相）
４１２ｂ・・・コンパレータ（Ｖ相）
４１２ｃ・・・コンパレータ（Ｗ相）
４１３ａ・・・乗算器（Ｕ相）
４１３ｂ・・・乗算器（Ｖ相）
４１３ｃ・・・乗算器（Ｗ相）
４１４・・・三相基本波発生器
４２３・・・キャリア平滑部
【図１】
2005224093.tif 000003
【図２】
2005224093.tif 000004
【図３】
2005224093.tif 000005
【図４】
2005224093.tif 000006
【図５】
2005224093.tif 000007
【図６】
2005224093.tif 000008
【図７】
2005224093.tif 000009