(57)【要約】      （修正有）【課題】所定の遅延段数を有する遅延回路で、画像データの書き込み開始を主走査同期信号に同期させることによって、画像ぶれを低減させるとともに、動作環境によって変動する基本クロックごとの遅延段数に対して補正を施して、画像データの濃度に忠実な画像信号の出力を行うパルス幅変調信号生成装置及びそれを備えた画像形成装置を提供する。【解決手段】パルス幅変調信号生成装置は、入力された主走査同期信号とその後に入力される画素データを順次遅延させて出力させる複数の遅延素子を有し、該遅延手段で主走査同期信号が遅延伝搬して出力されるときに、パルス幅変調信号生成装置を駆動する基本クロックごとに、主走査同期信号が出力されるまでの残りの遅延素子の段数を検出し、残りの段数が０と検出された基本クロックの１つ前の基本クロックで検出された段数分を遅延調整段数として、基本クロックに対して遅延させて主走査同期信号と同期させる。【選択図】図８
2005153366.tif 000002
【特許請求の範囲】
【請求項１】
主走査同期信号に基づいて繰り返しスキャンしながら、画素の濃度情報を含む画素データに基づいて画像形成を行うための画像信号を、前記主走査同期信号に同期させて出力するパルス幅変調信号生成装置において、
前記パルス幅変調信号生成装置は、入力された前記主走査同期信号とその後に入力される前記画素データを順次遅延させて出力させる複数の遅延素子からなる遅延手段を有し、
該遅延手段で前記主走査同期信号が遅延伝搬して出力されるときに、前記パルス幅変調信号生成装置を駆動する基本クロックごとに、前記主走査同期信号が出力されるまでの残りの遅延素子の段数を検出し、残りの段数が０と検出された基本クロックの１つ前の基本クロックで検出された段数分を、遅延調整段数として、基本クロックに対して遅延させることにより、スキャンごとに前記画像信号を前記主走査同期信号から常に一定の時間後に出力させて前記主走査同期信号と同期させることを特徴とするパルス幅変調信号生成装置。
【請求項２】
前記パルス幅変調信号生成装置は、更に、前記基本クロックを分周して画素ごとの処理時間を規定するドットクロックを生成するドットクロック生成手段と、
前記画素データを、その内容に応じて前記ドットクロックの周期あたりの前記遅延手段の遅延段数で表される、パルスの立ち上がり位置と立ち下がり位置とに変換する変換手段と、
該変換手段によって変換された前記画素データの立ち上がり位置と立ち下がり位置それぞれに対して前記遅延調整段数を加算する遅延調整手段とを有し、
遅延調整段数が加算された前記立ち上がり位置を、前記基本クロックあたりの遅延段数で除算した商に相当する基本クロック分遅延させてから、除算した剰余に対応する前記遅延素子に入力させるとともに、遅延調整段数が加算された前記立ち下がり位置を、前記基本クロックあたりの遅延段数で除算した商に相当する基本クロック分遅延させてから、除算した剰余に対応する前記遅延素子に入力させて前記遅延手段から画像信号を出力させることを特徴とする請求項１に記載のパルス幅変調信号生成装置。
【請求項３】
前記主走査同期信号と前記画素データが前記遅延手段に入力されないときに、校正信号を前記遅延手段に入力させ、該校正信号が遅延手段を遅延伝搬する間、前記基本クロックの周期あたりの遅延段数を検出して、その検出結果に応じて、前記ドットクロックの周期あたりの前記遅延段数を補正することを特徴とする請求項２に記載のパルス幅変調信号生成装置。
【請求項４】
前記遅延手段で前記主走査同期信号が遅延伝搬して出力されるときに、前記パルス幅変調信号生成装置を駆動する基本クロックごとに、前記主走査同期信号が出力されるまでの残りの遅延素子の段数を検出し、残りの段数が０と検出された基本クロックの２つ前の基本クロックで検出された段数と１つ前の基本クロックで検出された段数との差分を検出し、その検出結果に応じて、前記ドットクロックの周期あたりの前記遅延段数を補正することを特徴とする請求項２に記載のパルス幅変調信号生成装置。
【請求項５】
前記画素データは、前記濃度情報とともに、前記ドットクロックの１周期内において、前記画素データの立ち上がりと立ち下がりの位置をそのまま平行に、前、中央、或いは、後ろに移動させる寄せ情報を含むことを特徴とする請求項２乃至請求項４のいずれかに記載のパルス幅変調信号生成装置。
【請求項６】
請求項１乃至請求項５のいずれかに記載のパルス幅変調信号生成装置を備えて画像を形成することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、パルス幅変調信号生成装置に関し、特に、画像形成のために半導体レーザを駆動する信号を生成するパルス幅変調信号生成装置及びそれを備えた画像形成装置に関する。
【背景技術】
【０００２】
画像形成装置で、画像を感光体上に露光する露光装置として、半導体レーザ発振器から射出されるレーザビームを、複数の反射面を有して高速回転するポリゴンミラーで反射させ、感光体の軸方向に画像信号に応じて走査させて露光する半導体レーザ装置がある。この場合、前記走査の開始位置から若干外れた場所に取り付けられたビームディテクタで、走査開始位置に移動するレーザビームを検出し、その検出信号（主走査同期信号或いはＢＤ信号と称する）の検出タイミングを基に感光体上での走査開始のタイミングを取るようにしている。
【０００３】
例えば円筒形状の感光体がその軸を中心に回転している場合、前記レーザビームは感光体表面を、その軸に沿って一端部から他端部へ走査する。いわゆる主走査であり、１回の主走査やその走査量をスキャンラインと称することもある。主走査の開始、すなわち、スキャンラインごとの書き込み開始は、通常、クロック信号に同期して制御される。具体的には、例えば、レーザビームが前記ビームディテクタを通過し、ＢＤ信号の終端エッジから次にあらわれるクロック信号の立ち上がりでスキャンラインごとの書き込みを開始する制御、或いは、ＢＤ信号の開始エッジから所定のクロック分遅らせたクロック信号の立ち上がりで書き込みを開始する制御などが従来から行われている。
【０００４】
このような書き込み制御では、ＢＤ信号はクロック信号に同期していないため、スキャンラインごとの書き込み開始は、最大でクロック信号の１周期分ばらつくことになる。このばらつきが最終的に形成された画像に現れ、直線などがギザギザになるなどの、いわゆる画像ぶれが発生し、画像品質を大きく劣化させる要因ともなっていた。
【０００５】
また、主走査の間に、スキャンラインごとの全画素に対応する露光を、各画素の濃度に応じて行っている。そのため、各画素の濃度に応じたパルス幅を有する駆動パルスを生成し、それらの駆動パルスのオン・オフを繰り返して１スキャンラインの走査を行う。各画素の濃度に応じたパルス幅を生成する従来技術としては、例えば三角波を発生させて、この周期を変えて所望する幅の駆動パルスを生成する方法がある。しかし、画像形成の高速化と高解像度化にともなって、また、電源電圧や温度などの動作環境が変化すると、画素の濃度に応じた正確な幅の駆動パルスの生成が困難になり、画像の再現性が劣化するという問題もあった。
【０００６】
上記の問題を解決するために、特許文献１は、パルス幅変調にて画像の階調表現を行う画像形成装置において、所定の基本クロックをもとに、入力した画像信号よりオフセット遅延量、遅延量、単位遅延量、及び基準信号を生成する手段と、前記オフセット遅延量、遅延量、単位遅延量、及び基準信号に基づいて設定された遅延時間遅れた所定パルス幅を有する２種類の第１の信号を発生する手段と、この２種類の第１の信号の位相差に応じたパルス幅を有する第２の信号を発生する手段とを備え、前記第２の信号に従ってパルス幅変調を行うことを開示している。
【０００７】
また、特許文献２は、上記した駆動パルス幅の変動の問題に対応するため、１画素あたりの記録時間を規定するドットクロックとして、相互に周期の異なる複数のドットクロックを選択的に発生させるドットクロック発生手段と、このドットクロックの周期に基づき入力画像信号に対して得られる変調パルス幅のドットクロック周期に対するデューティ比が、入力画像信号に対して一定の関係となるように入力画像信号を変換するルックアップテーブルと、このルックアップテーブルで変換された信号に対応するパルス幅のレーザ駆動パルス信号を、前記ドットクロックを基準として発生させる駆動パルス信号発生手段を有する半導体レーザ駆動装置を開示している。
【特許文献１】特開平６−２７８３２１号公報
【特許文献２】特開平５−４８１８１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかし、特許文献１による画像形成装置は、基本クロックをもとに所定のパルス幅の駆動クロックを生成するため、画素の濃度に応じた幅の駆動パルスは生成できるものの、スキャンラインごとの書き込み開始位置について、従来技術の問題を解決することを開示していない。また、遅延素子を直列に接続した遅延回路で発生した遅延を組み合わせて駆動パルスを生成するため、電源電圧や温度などによって、遅延時間が変動して駆動パルスの幅が変動することも考えられる。
【０００９】
特許文献２による半導体レーザ駆動装置は、ルックアップテーブルを用いて画素の濃度に応じたパルス幅の駆動パルスを生成する。そのデューティ比を一定に保つため、電源電圧や温度の変動による影響は少なくなるものの、反面、スキャンラインごとの書き込み開始位置については、従来技術が持つ問題を解決することは開示していない。また、異なるパルス幅を発生する回路を２つ必要とし、特に第２パルス幅発生回路は、ルックアップテーブルによって変換されたデータに応じてパルス幅を発生する。そのため、ルックアップテーブルによって画素の濃度に忠実なパルス幅データに変換されても、そのパルス幅データの基づいて実際のパルスを発生する第２パルス幅発生回路が、電源電圧や温度変化などによって影響を受けると、パルス幅が変動する可能性が高い。
【００１０】
本発明は、このような状況に鑑みなされたものであり、所定の遅延段数を有する遅延回路で、基本クロックごとの遅延段数を検出して、その結果を画像データに加味することで、画像データの書き込み開始を主走査同期信号に同期させることによって、画像ぶれを低減させるとともに、動作環境によって変動する基本クロックごとの遅延段数に対して補正を施して、画像データの濃度に忠実な画像信号の出力を行うパルス幅変調信号生成装置及びそれを備えた画像形成装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するために、本発明では、主走査同期信号に基づいて繰り返しスキャンしながら、画素の濃度情報を含む画素データに基づいて画像形成を行うための画像信号を、前記主走査同期信号に同期させて出力するパルス幅変調信号生成装置において、パルス幅変調信号生成装置は、入力された主走査同期信号とその後に入力される画素データを順次遅延させて出力させる複数の遅延素子からなる遅延手段を有し、該遅延手段で主走査同期信号が遅延伝搬して出力されるときに、パルス幅変調信号生成装置を駆動する基本クロックごとに、主走査同期信号が出力されるまでの残りの遅延素子の段数を検出し、残りの段数が０と検出された基本クロックの１つ前の基本クロックで検出された段数分を、遅延調整段数として、基本クロックに対して遅延させることにより、スキャンごとに画像信号を主走査同期信号から常に一定の時間後に出力させて主走査同期信号と同期させる構成である。
【００１２】
また、本発明のパルス幅変調信号生成装置は、更に、基本クロックを分周して画素ごとの処理時間を規定するドットクロックを生成するドットクロック生成手段と、画素データを、その内容に応じてドットクロックの周期あたりの遅延手段の遅延段数で表される、パルスの立ち上がり位置と立ち下がり位置とに変換する変換手段と、該変換手段によって変換された画素データの立ち上がり位置と立ち下がり位置それぞれに対して遅延調整段数を加算する遅延調整手段とを有し、遅延調整段数が加算された立ち上がり位置を、基本クロックあたりの遅延段数で除算した商に相当する基本クロック分遅延させてから、除算した剰余に対応する遅延素子に入力させるとともに、遅延調整段数が加算された立ち下がり位置を、基本クロックあたりの遅延段数で除算した商に相当する基本クロック分遅延させてから、除算した剰余に対応する遅延素子に入力させて遅延手段から画像信号を出力させる構成である。
【００１３】
更に、本発明のパルス幅変調信号生成装置は、主走査同期信号と画素データが遅延手段に入力されないときに、校正信号を遅延手段に入力させ、該校正信号が遅延手段を遅延伝搬する間、基本クロックの周期あたりの遅延段数を検出して、その検出結果に応じて、ドットクロックの周期あたりの遅延段数を補正する構成である。
【００１４】
また、本発明のパルス幅変調信号生成装置は、遅延手段で主走査同期信号が遅延伝搬して出力されるときに、パルス幅変調信号生成装置を駆動する基本クロックごとに、主走査同期信号が出力されるまでの残りの遅延素子の段数を検出し、残りの段数が０と検出された基本クロックの２つ前の基本クロックで検出された段数と１つ前の基本クロックで検出された段数との差分を検出し、その検出結果に応じて、ドットクロックの周期あたりの遅延段数を補正する構成である。
【００１５】
本発明のパルス幅変調信号生成装置は、画素データは、濃度情報とともに、ドットクロックの１周期内において、画素データの立ち上がりと立ち下がりの位置をそのまま平行に、前、中央、或いは、後ろに移動させる寄せ情報を含む構成である。
【００１６】
また、本発明の画像形成装置は、いずれかの請求項に記載のパルス幅変調信号生成装置を備えて画像を形成する。
【発明の効果】
【００１７】
本発明に基づくパルス幅変調信号生成装置によると、複数の遅延素子からなる同一の遅延手段に主走査同期信号（ＢＤ信号）と画像信号とを入力させて、基本クロックに対する実際の遅延段数を検出して画素データを調整するため、主走査同期信号と基本クロックとが同期していなくても、簡単な構造で、基本クロックで駆動される画像信号を、常に主走査同期信号と同期させることが可能である。
【００１８】
また、本発明に基づくパルス幅変調信号生成装置によると、ドットクロックを遅延手段の遅延段数に変換し、それに基づき画素データを遅延段数で処理する。そのため、ドットクロックが変更されても回路を変更する必要がなく、画素データから画像信号への変換も簡単な回路で実現することが可能である。
【００１９】
更に、本発明に基づくパルス幅変調信号生成装置によると、温度や電圧などの動作環境が変動しても、ほぼ定期的に、基本クロックを基に、ドットクロックあたりの遅延段数を校正しているため、定期的に主走査同期信号と画像信号との同期を保ち、ぶれのない画像形成が可能である。
【００２０】
或いは、本発明に基づくパルス幅変調信号生成装置によると、温度や電圧などの動作環境が変動しても、スキャンごとに、基本クロックを基にドットクロックあたりの遅延段数を校正しているため、常に主走査同期信号と画像信号との同期を保ち、ぶれのない画像形成が可能である。
【００２１】
本発明に基づくパルス幅変調信号生成装置によると、画素データは濃度情報とともに寄せ情報を含むため、画像のスムージングなどの処理にも利用することができる。
【００２２】
本発明に基づく画像形成装置は、前記のパルス幅変調信号生成装置を備えるため、本発明に係わるパルス幅変調信号生成装置の効果を活用できる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の詳細を添付図面に基づいて説明する。最初に図１を使用して、本実施形態に係わる画像形成装置を具体的に説明する。図１は、本発明が適用される画像形成装置の構成を示す正面模式図である。画像形成装置１はプリンタとして構成され、表示部２ａと操作入力部２ｂとからなる操作部２と、被記録媒体となる用紙Ｐを収納し、図の手前方向に引き出し可能に構成されている給紙カセット３と、その給紙カセット３から用紙Ｐを１枚ずつ捌いて給紙する給紙機構４と、画像を形成する画像形成部５と、その画像形成部５に含まれる感光体５ａを露光するレーザ露光装置１１と、該レーザ露光装置１１へ入力される画像信号を生成するパルス幅変調信号生成装置７と、画像を用紙に定着する定着部８と、排出される用紙を堆積する排紙トレイ９と、画像形成装置１全体の制御を行う制御部１０とから概略構成されている。また，図中、一点鎖線は用紙Ｐの搬送経路を表している。
【００２４】
図２は、本発明に係るレーザ露光装置１１の上面斜視図である。図２において、参照符号１１は、レーザ露光装置である。その主要構成部品として、１２は筐体、１３はレーザビームを発光する半導体レーザ光源、１４は高速回転してそのレーザビームを反射して主走査方向に走査するポリゴンミラー、１５はｆθレンズ、１６はレーザビームの有無を検出するビームディテクタ、１７は前記ｆθレンズ１５とともにレーザビームを平行光に変換するコンデンサレンズ、１９はコンデンサレンズ１７を通過したレーザビームの光路を直角に変更するために設けられた全反射ミラー、１８は全反射ミラー１９からのレーザビームの光路を感光体などの被走査媒体の照射面に案内するように筐体１２に形成されたスリット（射出口）である。
【００２５】
このレーザ露光装置１１において、ポリゴンミラー１４は、上視すると時計方向に高速回転している。そのため、半導体レーザ光源１３から射出されたレーザビームは、回転するポリゴンミラー１４により、ｆθレンズ１５の方向に反射される。更に、ポリゴンミラー１４の側面は多角形（図１では例として６角形）をなす反射面により構成されているため、レーザビームはポリゴンミラー１４の時計方向の回転とともに、ビームディテクタ１６によって検出され、その後、全反射ミラー１９の図中右端から左端に移動しながら主走査を１ラインごとに行う。
【００２６】
図１に示した画像形成装置１は、図示しない情報処理装置に接続され、その情報処理装置からプリントデータが送信されてくる。この場合、画像形成装置１がＰＤＬ言語（ページ記述言語）を処理できるプリンタであれば、制御部１０或いは図示しないプリンタコントローラで、画像を構成する画素データに展開する処理を行う。画像形成装置１がＰＤＬ言語を処理できないプリンタであれば、情報処理装置から送信されてくるプリントデータは、画素データから構成されている。
【００２７】
こうした画素データは、制御部１０を介して、パルス幅変調信号生成装置７に送出される。パルス幅変調信号生成装置７は、各画素データに応じた、すなわち、各画素の階調性（濃度）に応じた幅のパルスを生成して、図２に示す半導体レーザ光源１３を駆動する画像信号として、レーザ露光装置１１に送出する。レーザ露光装置１１は、半導体レーザ光源１３が走査中に、この画像信号のパルス幅に応じた時間、半導体レーザ光源１３を変調（オン）して露光し、１つの画素（ドット）を感光体５ａ上に形成する。ビームディテクタ１６は、レーザビームが照射することによって、１ラインごとの走査開始のタイミングをとるための、ビームディテクト信号（ＢＤ信号或いは主走査同期信号）を発生し、そのＢＤ信号は、パルス幅変調信号生成装置７に供給される。
【００２８】
図３は、プリントデータに画像処理が施されて画素データとして出力される際の、画素データの構成を説明するための図であり、（ａ）は左寄せした各濃度の画素データ、（ｂ）は中央に配置された各濃度の画素データ、（ｃ）は右寄せした各濃度の画素データの例である。プリントされる画像に現れるデジタル画像特有のギザギザ感を減少させるために、本発明に係わる画像形成装置１は、画像に対して、所謂スムージング処理を図示しない画像処理部で施す。当該スムージング処理の過程で、画像のギザギザ感を減少させるために、１画素の最大処理時間内における画素の位置を、左寄せ、中央、右寄せの３位置に分け、画素が連続して画像を形成したときに、直線や曲線などを構成する各画素が、連続してスムーズに繋がるようにする。本発明に直接関連しないため、詳説はしないが、画像処理部から出力される画素データは以下のように構成されている。
【００２９】
図３に、画素データの例を示す。本発明に係わる実施形態の説明において、画像処理部から出力される画素データは６ビットで構成されるものとし、画素の位置を決める寄せデータが上位２ビットを占め、下位の４ビットは、濃度０（白）〜１５（黒）までの１６階調における濃度をあらわしている。図３（ａ）は、スムージングのため、左寄せされた画素データを示しており、濃度ｎは０〜１５までの任意の濃度である。図３（ｂ）は、同様に、中央に配置された画素データを示している。また、図３（ｃ）は、右寄せされた画素データを示している。
【００３０】
次に、本発明を第１実施例と、第２実施例とに分けて、その詳細を説明する。尚、第１と第２実施例とも、画像データに画像処理が施されて、個々の画素データとしてパルス幅変調信号生成装置７に入力されるが、１スキャンライン上における１画素の最大露光時間は、所謂ドットクロックの１周期に相当するものとする。また、第１と第２実施例とも、パルス幅変調信号生成装置７全体を制御するための基本クロックは２５０ＭＨｚとし、前記ドットクロックは、基本クロックを分周した５０ＭＨｚを使用するものとする。すなわち、計算上、１画素の最大露光時間幅は２０ｎｓとなる。
【第１実施例】
【００３１】
図４は、本発明の第１実施例に係わるパルス幅変調信号生成装置７を概説するためのブロック図である。尚、画像処理部２１は、前記したように、通常、パルス幅変調信号生成装置７に含まれず、画像形成装置１の制御部１０や図示しないプリンタコントローラなどに含まれるが、画素データの構成を説明するために破線で図示する。
【００３２】
画像処理部２１から出力された６ビットからなる各画素データは、ソフトウェア或いはハードウェアで構成されるＬＵＴ部（ルックアップテーブル）２２に供給される。ＬＵＴ部２２で、各画素データが持つ濃度を、画像形成装置１の特性、特に画像形成時の現像特性に応じた濃度に変換するとともに、その濃度に応じて、パルスの立ち上がりエッジと立ち下がりエッジ位置を、後述するディレイチェーン回路２６のディレイ段数を基に、１ドットクロックあたりのディレイ段数の単位に変換する。その後、エッジ変換部２３で、１スキャンライン上で隣り合う画素同士を比較して、本来連続する画素どうしが、同じ立ち下がりと立ち上がりエッジ位置を持つ場合、それらの画素が連続して繋がる処理などを行う。
【００３３】
その後のスキュー調整部２４では、従来技術の問題点として説明したスキャンラインごとのＢＤ信号を基準とした場合の書き込み開始位置のぶれを補正し、全てのスキャンラインに対して開始位置を揃える処理を行う。こうして補正されてディレイ段数単位に変換された立ち上がりエッジ位置と立ち下がりエッジ位置を減算処理して、ディレイチェーン回路２６に入力し、後述するように、パルス幅を有する画像信号を生成させる。
【００３４】
ディレイチェーン回路２６は、前記の入力によって、画素データの寄せ情報と濃度に応じたパルス幅を有する画像信号をレーザ駆動電圧生成回路３０に出力する。画像信号は、レーザ駆動電圧生成回路３０で半導体レーザを発光させる電圧能力と電流能力を有するパルスに変換されてレーザ露光装置１１（図１と図２）に供給され、画素データに応じた露光が行われる。尚、レーザ駆動電圧生成回路３０とレーザ露光装置１１は、通常、パルス幅変調信号生成装置７に含まれないため、破線で図示している。もちろん、パルス幅変調信号生成装置７にレーザ駆動電圧生成回路３０を含ませることも可能である。
【００３５】
パルス幅変調信号生成装置７では、図４に示しているように、エッジ変換部２３以降の全ての動作が、基本クロックに基づいて行われる。一方、ＢＤ信号は、基本クロックとは連動せず、スキャンラインごとに毎回異なるずれをもってディレイチェーン回路２６に入力される。しかし、基本クロックに同期して生成される画像信号を、ＢＤ信号に同期させるようにしないと、従来技術の問題として説明したように、スキャンラインごとに開始位置がぶれる問題が発生する。
【００３６】
切替回路２７は、スキャンラインごとに供給されるＢＤ信号を、走査開始前に選択して、ディレイチェーン回路２６に入力する。そのＢＤ信号によって、画像信号をスキャンラインごとにＢＤ信号に同期させるための補正値、すなわちスキューが、ディレイチェーン回路２６のディレイ段数として検出されて、スキュー検出部２８に出力される。この出力されたスキューは、前記スキュー調整部２４にフィードバックされ、先頭の画素データから加算されて、画像信号を遅らせるように作用する。
【００３７】
また、プリントジョブと次のプリントジョブとの間或いはプリント中のページと次のページとの間の、画素データを処理していないときに、画像処理部２１や外部から切替回路２７を介して校正信号がディレイチェーン回路２６に入力される。その校正信号によって、ある動作環境のもとで動作しているディレイチェーン回路の、基本クロック１周期あたりのディレイ段数が校正値としてスキュー検出部２８で検出される。この校正値は、前記ＬＵＴ部２２にフィードバックされ、前記したタイミングで、ＬＵＴ部２２が利用するドットクロックあたりのディレイ段数の変更が行われる。すなわち、動作環境によって、ディレイチェーン回路２６のディレイ速度、つまり基本クロックあたりのディレイ段数が変動しても、上記したタイミングでフィードバックをかけて、校正することが可能である。
【００３８】
次に図５に基づいて、ＬＵＴ部２２の動作について説明する。図５は、寄せデータと濃度データとからなる画素データが、ディレイ段数単位の立ち上がりエッジ位置と立ち下がりエッジ位置に変換される方法を示す図である。この例では、図３を使用して説明したように、濃度は０（白）〜１５（黒）の１６階調で表現される。立ち上がりエッジ位置から立ち下がりエッジ位置（図では、それぞれ↑エッジ位置と↓エッジ位置）までの間隔が大きいほど濃度の値が大きくなる。
【００３９】
前記した校正信号に基づき、基本クロックあたり校正値がＬＵＴ部２２にフィードバックされるが、ＬＵＴ部２２はドットクロック単位で処理するため、基本クロックあたりのディレイ段数を、ドットクロックあたりのディレイ段数に置き換える。例えば、本実施例では、ディレイチェーン回路２６の総ディレイ段数は１２８であり、動作環境に変動がない場合、例えば１段あたりのディレイは０．１ｎｓのもの使用している。従って、２５０ＭＨｚで生成される基本クロックあたりのディレイ段数は４０である。ドットクロックの周波数は５０ＭＨｚなので、ドットクロックあたりのディレイ段数は２００になる。すなわち、１ドットクロックの間露光されると最大濃度となるため、最大濃度１５は、ディレイ段数単位に置き換えると２００である。最小濃度０は、ディレイ段数単位に置き換えると０である。
【００４０】
上記した考えに基づき、図５（ａ）に示す左寄せ画素データの変換について説明する。本来、ＬＵＴ部２２は、画像形成装置１の特性に応じて濃度データの補正も行うが、説明を簡単にするため、ここでは、濃度データの値は直線変換されるものとする。前記１ドットクロックあたりの総ディレイ段数２００を最大濃度１５に割り当てると、図に示すように、濃度ｎは、左寄せであるため、立ち上がりエッジ位置が０で、立ち下がりエッジ位置は、２００×ｎ／１５（小数点以下四捨五入）で表せるディレイ段数になる。尚、濃度１５の立ち下がりエッジ位置は、本来２００であるが、後続する画素の立ち上がりが０の場合、立ち下がりと立ち上がりがほぼ同時に発生し、ノイズや画素の切れ目が発生する場合がある。そのため、立ち下がりエッジ位置が２００の場合は、ソフトウェア或いはハードウェアで構成されるＬＵＴ部２２が扱える最大値を付与する。この例では、その最大値を４０９５と設定している。
【００４１】
次に、図５（ｂ）に示す中央配置の画素データの変換について説明する。基本的な考えは、最大濃度幅、すなわち総ディレイ段数２００の前半分１００の中央に立ち上がりエッジ位置が位置するように、且つ、後ろ半分１００の中央に立ち下がりエッジ位置が位置するように変換する。立ち下がりエッジ位置が２００の場合、４０９５とすることは前記したとおりである。濃度ｎの立ち上がりエッジ位置は、１００−１００×ｎ／１５（小数点以下四捨五入）で、また、立ち下がりエッジ位置は、１００＋１００×ｎ／１５（小数点以下四捨五入）で表すことができる。
【００４２】
更に、図５（ｃ）に示す右寄せの画素データの変換について説明する。基本的な考えは、左寄せの基点を左右逆にしたものになる。濃度ｎの立ち上がりエッジ位置は、２００−２００×ｎ／１５（小数点以下四捨五入）の位置となり、立ち下がりエッジ位置は、全ての濃度において２００、すなわち、上記した理由で４０９５となる。尚、符号ｄ１〜ｄ３を附したデータは、以降の説明に使用するデータの例を示している。
【００４３】
次に図６を使用して、エッジ変換部２３の動作について説明する。図６は、ＬＵＴ部２２から出力された画素データが、エッジ変換部２３によって修正される様子を示す図である。図６（ａ）は、隣り合う画素データが本来連続する場合であっても、立ち下がり位置と立ち上がり位置がデータとして生じる例を示す図である。この図のｇａｐ１やｇａｐ２に示すように、注目画素の立ち下がりエッジ位置が２００（ＬＵＴ部で４０９５に置き換えるのは、２００であることを示すフラッグである）で、次の画素データの立ち上がりエッジ位置が０の場合、２つの画素データは本来連続する。しかし、ｇａｐ１やｇａｐ２のように、同じ位置で立ち下がりと立ち上がりが同時に発生すると、後段のディレイチェーン回路２６で出力に切れ目が発生する可能性がある。
【００４４】
そのため、エッジ変換部２３では、ディレイチェーン回路２６で切れ目が発生しないように、以下の手順で変換を行う。すなわち、前画素の立ち下がりエッジ位置が終端（位置４０９５）で、注目画素の立ち上がりエッジ位置が先端（位置０）のとき、注目画素の立ち上がりエッジ位置を８１９１に置き換える。これ以外で、前画素の立ち上がりエッジ位置が４０９５の場合には、注目画素の立ち上がりエッジ位置を２００に置き換える。また、後画素の立ち下がりエッジ位置が先端（位置０）で、注目画素の立ち下がりエッジ位置が４０９５のとき、注目画素の立ち下がりエッジ位置を８１９１に置き換える。これ以外で、後画素の立ち下がりエッジ位置が４０９５の場合には、注目画素の立ち上がりエッジ位置を２００に置き換える。
【００４５】
図６（ｂ）は、図５で示した画素データｄ１、ｄ２、ｄ３が、画素１、画素２、画素３としてエッジ変換部２３に入力されるときのエッジ位置を示す図である。図６（ｃ）は、エッジ変換部２３が、上記したエッジ変換の手順に従って、図６（ｂ）の画素データをエッジ変換した（置き換える）後の画素データを示す図である。
【００４６】
次に、スキュー調整部２４について説明する。スキュー調整のためのスキュー値が如何にして生成されるかは後述する。スキュー調整部２４では、スキュー検出部２８で検出されたスキュー値がフィードバックされて、図示しない演算回路で、それぞれの画素データの立ち上がりエッジ位置と立ち下がりエッジ位置に一律に加算される。但し、それらの位置が８１９１の場合は加算されない。図６（ｄ）は、エッジ変換部２３から出力された図６（ｃ）に示す画素データに、上記したスキュー値がスキュー調整部２４で加算された例を示す図である。この例では、ディレイ段数単位で１０のスキュー値が加算されて、補正された画素データを示している。
【００４７】
この後、画素データはパルス生成部２５を介してディレイチェーン回路２６に入力され、画素データに応じた画像信号がレーザ駆動電圧生成回路３０に出力される。また、画素データの入力に先立ち、前記したスキュー値の検出が、スキュー検出部２８でスキャンラインごとの先頭タイミングで行われる。図７は、パルス生成部２５とディレイチェーン回路２６の動作を説明するためのタイミングチャートである。
【００４８】
図の上段から、５０ＭＨｚのドットクロック、２５０ＭＨｚの基本クロック、図６（ｄ）に示した画素１、画素２，画素３の画素データそれぞれの立ち上がりエッジ位置、２つの減算回路によるそれらの立ち上がりエッジ位置の減算処理状況、それぞれの立ち下がりエッジ位置、２つの減算回路によるそれらの立ち下がりエッジ位置の減算処理状況を示している。尚、この例において、フィードバックされて加算されるスキュー値の最大値は、基本クロックの周期あたりのディレイ段数に相当するため、４０となる。つまり、露光時間が最大幅の画素データ、すなわちディレイ段数単位２００の画素データに最大スキュー値４０がスキュー調整部２４で加算された場合は、その画素の立ち上がりエッジ位置は４０で、立ち下がりエッジ位置は２４０になる。この最大値２４０から、基本クロックの周期あたりのディレイ段数４０を順次減算していくため、減算が完了するまでに、すくなくとも基本クロック７周期分必要となる。また、ドットクロック１周期、すなわち基本クロック５周期ごとに次の画素に対する新たな減算が行われるため、立ち上がりエッジ位置と立ち下がりエッジ位置それぞれの減算を行うため、それぞれ２つずつの減算器が必要となる。図７では、減算器Ａ、Ｂと減算器Ｃ、Ｄで示されており、それぞれの組で画素データごとに交互に使用される。
【００４９】
いま、図７において、画素１の立ち上がりエッジ位置１４４が減算器Ａに入力されるとともに、立ち下がりエッジ位置２１０が減算器Ｃに入力される。すると、減算器Ａでは、基本クロック１周期にあたるディレイ段数４０ごとに、減算結果が４０未満になるまで減算が行われる。その結果、立ち上がりエッジ位置１４４＝基本クロック３＋２４という結果がでる。同様に、減算器Ｃでは、基本クロック１周期にあたるディレイ段数４０ごとに、減算結果が４０未満になるまで減算が行われる。その結果、立ち立ち下がりエッジ位置２１０＝基本クロック５＋１０という結果がでる。
【００５０】
次に、画素２の立ち上がりエッジ位置１９７が減算器Ｂに入力されるとともに、立ち下がりエッジ位置８１９１が減算器Ｄに入力される。画素１と同様な減算が行われ、立ち上がりエッジ位置１９７＝基本クロック４＋３７、立ち下がりエッジ位置は、演算結果が４０未満にならないため発生しない。その後、画素３の立ち上がりエッジ位置８１９１が減算器Ａに入力されるとともに、立ち下がりエッジ位置２３が減算器Ｃに入力される。すると、同様な減算が行われ、立ち上がりエッジ位置は、演算結果が４０未満にならないため発生せず、立ち下がりエッジ位置＝基本クロック０＋２３となる。尚、各減算器は、新たなエッジ位置が入力されるまで減算を続ける。例えば、減算器Ａで、減算結果が２４になった以降も減算が続き、−１６となるが、結果がマイナスの場合は、８１９２−１６＝８１７６のように計算されていく。これらの計算結果の基本クロック数でタイミングを計り、余りとなる数値を、後述するディレイチェーン回路２６の該当する段のフリップフロップに入力させる。
【００５１】
次に、図８を参照して、ディレイチェーン回路２６の動作について説明する。図８は、ディレイチェーン回路２６の論理回路図である。図の上段には、１２８個のＤ型フリップフロップ（以下フリップフロップ）１００＿０〜１００＿１２７が図のように接続されている。特定のフリップフロップを１００＿ｎとする。フリップフロップ１００＿０〜１００＿１２７には、データと基本クロックが、それぞれ図示する端子から入力される。また、図示しないクリア端子に信号が入力されるとフリップフロップ１００＿０〜１００＿１２７はクリアされる。尚、フリップリップ１００＿１２７側を上流、フリップリップ１００＿０側を下流と称する。
【００５２】
図の中段には、１２８個のＥＸ−ＮＯＲ回路２００＿０〜２００＿１２７が図のように接続されている。特定のＥＸ−ＮＯＲ回路を２００＿ｎとする。ＥＸ−ＮＯＲ回路を２００＿ｎの一方の入力端子には、前記フリップフロップ１００＿ｎの出力端子が接続され、他方の入力端子には上流（図に右隣り）のＥＸ−ＮＯＲ回路２００＿ｎ＋１の出力端子が接続されている。尚、ＥＸ−ＮＯＲ回路２００＿１２７側を上流、ＥＸ−ＮＯＲ回路２００＿０側を下流と称する。
【００５３】
図の下段には、１２８個のＤ型フリップフロップ（以下フリップフロップ）３００＿０〜３００＿１２７が図のように接続されている。特定のフリップフロップを３００＿ｎとする。フリップフロップ３００＿０〜３００＿１２７には、データと基本クロックが、それぞれ図示する端子から入力される。また、図示しないクリア端子に信号が入力されるとフリップフロップ３００＿０〜３００＿１２７はクリアされる。尚、フリップリップ３００＿１２７側を上流、フリップリップ３００＿０側を下流と称する。
【００５４】
ＥＸ−ＮＯＲ回路の上流側には、入力バッファ２０２が設けられ、その出力端子は、ＥＸ−ＮＯＲ回路２００＿１２７の他方の入力端子に接続されている。入力バッファ２０２には、図４を参照して説明した切替回路２７からの出力が入力される。すなわち、ＬＯＷ（以下Ｌ）レベルに固定した入力か、或いはＢＤ信号と校正信号のいずれかが入力される。ＥＸ−ＮＯＲ回路の下流側には、出力バッファ２０１が設けられ、その入力端子は、ＥＸ−ＮＯＲ回路２００＿０の出力端子に接続されている。また、出力バッファ２０１の出力端子からは、画素データに基づいてスキャンが行われている場合は、レーザ半導体を発光させるための画像信号が、図４を参照して説明したレーザ駆動電圧生成回路３０に出力される。
【００５５】
１２８個のフリップフロップ１００＿０〜１００＿１２７は、パルス生成部２５から画素データを受けて、ＥＸ−ＮＯＲ回路２００＿０〜２００＿１２７に渡すことで所定の遅延を発生させて、出力バッファ２０１から画像信号を出力させる。また、１２８個のフリップフロップ３００＿０〜３００＿１２７は、切替回路２７（図４）に入力されるＢＤ信号或いは校正信号のいずれかが、ＥＸ−ＮＯＲ回路２００＿０〜２００＿１２７を上流から下流に向かって遅延伝搬していく状態を読み取り出力する。その出力結果は、後述するスキュー調整や校正に使用される。
【００５６】
次に、パルス生成部２５で、減算処理が行われた画素１〜画素３の各画素データの演算結果が、ディレイチェーン回路２６のフリップフロップ１００＿０〜１００＿１２７に入力されて、所定の幅を有したパルスとして出力される動作を、図８と図９を参照して説明する。図９は、パルス生成部２５による減算結果から、レーザ半導体を発光させる画像信号が出力される流れを示したタイミングチャートであり、（ａ）はドットクロックを、（ｂ）は基本クロックを、（ｃ）は出力バッファ２０１から出力される画像信号を示している。尚、同図で、数字のみで図示しているデータは、ディレイ段数単位のデータを意味する。
【００５７】
パルス生成部２５による画素１〜画素３の減算結果は、前記のように、画素１で、立ち上がりエッジ位置が基本クロック３＋２４、立ち下がりエッジ位置が基本クロック５＋１０である。画素２で、立ち上がりエッジ位置が基本クロック４＋３７、立ち下がりエッジ位置は発生しない。画素３で、立ち上がりエッジ位置は発生せず、立ち下がりエッジ位置は基本クロック０＋２３である。
【００５８】
最初に、スキャンラインごとにフリップフロップ１００＿０〜１００＿１２７がクリアされる。その後、画素１の立ち上がりエッジ位置として、画素１に対応するドットクロックの起点、すなわち基本クロックの最初の起点から、３基本クロック分経過し、４番目の基本クロックの立ち上がりと同時に、ディレイチェーン回路２６の下流から２４番目のフリップフロップ１００＿２３の入力端子がＨＩＧＨ（以下Ｈ）にされる。すると、そのＨレベルは、フリップフロップ１００＿２３から出力されてＥＸ−ＮＯＲ２００＿２３の一方の端子に入力され、２４段遅延して、すなわち２４ディレイ段数を経て出力バッファ２０１から出力される。次に、画素１に対応するドットクロックの起点から、５基本クロック分経過してから、フリップフロップ１００＿９の入力端子にＬレベルが与えられる。すると、フリップフロップ１００＿９の出力はＬレベルとなり、ＥＸ−ＮＯＲ回路２００＿９の一方の入力端子に与えられる。その後、そのＬレベルは、１０段遅延して出力バッファ２０１の出力をＬレベルにする。
【００５９】
次に、画素２のデータとして、画素２に対応するドットクロックの起点から、４基本クロック分経過してから、つまり、５基本クロック目の立ち上がりと同時に、ディレイチェーン回路２６のフリップフロップ１００＿３６の入力端子をＨレベルにする。すると、画素１と同様に、そのＨレベルは３７段遅延して、すなわち３７ディレイ段数を経て出力バッファ２０１からＨレベルとして出力される。次に、画素２の立ち下がりエッジ位置はないため、画素３の処理に移る。また、画素３の立ち上がりエッジ位置もないため、画素３の立ち下がりエッジ位置の処理に移る。すなわち、画素３に対応するドットクロックの起点から、０基本クロック分経過してから、つまり、画素３のドットクロックの起点に対応する基本クロックの立ち上がりと同時に、フリップフロップ１００＿２２の入力端子にＬレベルが与えられる。すると、そのＬレベルは２３段遅延して、すなわち２３ディレイ段数を経て出力バッファ２０１からＬレベルとして出力される。従って、図９（ｃ）に示した画像信号が、半導体レーザを画素１〜画素３に対応して照射させるために、出力バッファ２０１から出力される。
【００６０】
次に、前記したスキュー調整部２４にフィードバックされるスキュー値の検出について図４、図８、及び図１０に基づいて説明する。図１０は、スキュー値を検出するときのタイミングチャートで、（ａ）はＢＤ信号が基本クロックより３０ディレイ段数分遅れている例で、（ｂ）はＢＤ信号が基本クロックより２０ディレイ段数分遅れている例である。ＢＤ信号と基本クロックのずれをラインごとのスキャン開始前に検出してフィードバックするため、まず図８のフリップフロップ３００＿０〜３００＿１２７の図示しないクリア端子にクリア信号が与えられてクリアされる。続いて、図４の切替回路２７が、ＢＤ信号を選択し、図８の入力バッファ２０２にＢＤ信号が入力される準備が整う。
【００６１】
図１０（ａ）の上段から、基本クロック、ＢＤ信号、出力バッファ２０１から出力されるＢＤ信号、スキュー検出部２８によるフリップフロップ３００＿０〜３００＿１２７の出力状態、その出力状態に基づくスキュー値、画像信号がそれぞれ図示されている。
【００６２】
時間Ｔ１ａで、入力バッファ２０２を介して、ＢＤ信号が最上流のＥＸ−ＮＯＲ回路２００＿１２７に入力される。その後、ＢＤ信号は、下流に向けてＥＸ−ＮＯＲ回路２００＿ｎを遅延伝搬する。そのため、刻々と変化するＥＸ−ＮＯＲ回路２００＿ｎの出力を受けて、フリップフロップ３００＿ｎに入力される基本クロックの立ち上がりごとに、フリップフロップ３００＿ｎの出力がスキュー検出部２８によって検出される。つまり、時間Ｔ２ａで最初の検出が行われるが、その時、ＢＤ信号は、既にＥＸ−ＮＯＲ回路を上流から１０ディレイ段数進んでいるため、フリップフロップ３００＿１２７〜フリップフロップ３００＿１１８までＨレベルが検出される（残り段数１１８）。図では単に１１８と数値で示す。
【００６３】
基本クロックあたりのディレイ段数は４０であるため、次の基本クロックで、フリップフロップ３００＿１２７〜フリップフロップ３００＿７８までＨレベルと検出される（残り段数７８）。同様に、時間Ｔ３ａの基本クロックで、フリップフロップ３００＿１２７〜フリップフロップ３００＿３８までＨレベルと検出される（残り段数３８）。更に遅延が伝搬し、残り段数３８ディレイ分経過した時間Ｔ４ａで、出力バッファ２０１からＢＤ信号が出力される。その後、時間Ｔ５ａの基本クロックで、フリップフロップ３００＿０までＨレベルと検出される。
【００６４】
この例では、フィードバックされるスキュー値は、全てのフリップフロップ３００＿１２７〜３００＿０がＨレベルになる直前に、スキュー検出部２８が検出した値、すなわち、ディレイ段数３８になる。また、この値は、スキュー検出部２８が検出する値が０になる１つ前の基本クロックで検出された値でもある。更に、この値は、基本クロックで検出されたフリップフロップ３００＿ｎのｎ、或いは残り段数が、基本クロックあたりのディレイ段数未満（この例では４０未満）になった値でもある。
【００６５】
その後、スキュー検出部２８が検出する値が０になる時間Ｔ５ａから１基本クロック分（ディレイ段数４０）遅れた、時間Ｔ６ａから、画素データに基づいたデータ出力が開始されるわけであるが、前記したように画素データの立ち上がりと立ち下がりエッジ位置は、それぞれスキュー値が加算されているため、時間Ｔ６ａからスキュー値分（この例では３８）遅れた時間Ｔ７ａから、実質的にデータ出力が開始されることになる。また、スキュー値を検出しているときは、出力バッファ２０１から遅延したＢＤ信号が出力されているため、時間Ｔ７ａで画像信号が同じ出力バッファから出力されるまでに、全てのフリップフロップ１００＿０〜１００＿１２７をクリアして、ＥＸ−ＮＯＲ回路２００＿０〜２００＿１２７をクリアし、更に、フリップフロップ３００＿０〜３００＿１２７もクリアしておく。
【００６６】
図１０（ｂ）の例では、ＢＤ信号が基本クロックより２０ディレイ段数分遅れている。時間Ｔ１ｂで、入力バッファ２０２を介して、ＢＤ信号が最上流のＥＸ−ＮＯＲ回路２００＿１２７に入力される。その後、ＢＤ信号は、下流に向けてＥＸ−ＮＯＲ回路２００＿ｎを遅延伝搬する。そのため、刻々と変化するＥＸ−ＮＯＲ回路２００＿ｎの出力を受けて、フリップフロップ３００＿ｎに入力される基本クロックの立ち上がりごとに、フリップフロップ３００＿ｎの出力がスキュー検出部２８によって検出される。つまり、時間Ｔ２ｂで最初の検出が行われるが、その時、ＢＤ信号は、既にＥＸ−ＮＯＲ回路を上流から２０ディレイ段数進んでいるため、フリップフロップ３００＿１２７〜フリップフロップ３００＿１０８までＨレベルが検出される（残り段数１０８）。図では単に１０８と数値で示す。
【００６７】
基本クロックあたりのディレイ段数は４０であるため、次の基本クロックで、フリップフロップ３００＿１２７〜フリップフロップ３００＿６８までＨレベルと検出される（残り段数６８）。同様に、時間Ｔ３ｂの基本クロックで、フリップフロップ３００＿１２７〜フリップフロップ３００＿２８までＨレベルと検出される（残り段数２８）。更に遅延が伝搬し、残り段数２８ディレイ分経過した時間Ｔ４ｂで、出力バッファ２０１からＢＤ信号が出力される。その後、時間Ｔ５ｂの基本クロックで、フリップフロップ３００＿０までＨレベルと検出される。
【００６８】
この例では、フィードバックされるスキュー値は、全てのフリップフロップ３００＿１２７〜３００＿０がＨレベルになる直前に、スキュー検出部２８が検出した値、すなわち、ディレイ段数２８になる。また、この値は、スキュー検出部２８が検出する値が０になる１つ前の基本クロックで検出された値でもある。更に、この値は、基本クロックで検出されたフリップフロップ３００＿ｎのｎ、或いは残り段数が、基本クロックあたりのディレイ段数未満（この例では４０未満）になった値でもある。
【００６９】
その後、スキュー検出部２８が検出する値が０になる時間Ｔ５ｂから１基本クロック分（ディレイ段数４０）遅れた、時間Ｔ６ｂから、画素データに基づいたデータ出力が開始されるわけであるが、前記したように画素データの立ち上がりと立ち下がりエッジ位置は、それぞれスキュー値が加算されているため、時間Ｔ６ｂからスキュー値分（この例では２８）遅れた時間Ｔ７ｂから、実質的にデータ出力が開始されることになる。また、スキュー値を検出しているときは、出力バッファ２０１から遅延したＢＤ信号が出力されているため、時間Ｔ７ｂで画像信号が同じ出力バッファから出力されるまでに、全てのフリップフロップ１００＿０〜１００＿１２７をクリアして、ＥＸ−ＮＯＲ回路２００＿０〜２００＿１２７をクリアし、更に、フリップフロップ３００＿０〜３００＿１２７もクリアしておく。
【００７０】
上記の説明から明らかなように、図１０（ａ）、（ｂ）の例とも、時間Ｔ４ａ或いはＴ４ｂのＢＤ信号が出力バッファから出力される時点から、常に８０ディレイ段数分遅れて、時間Ｔ７ａ或いはＴ７ｂのデータ出力開始が行われる。或いは、時間Ｔ１ａ又はＴ１ｂのＢＤ信号の立ち上がりから、常に一定のディレイ段数分経過してから、時間Ｔ４ａ又はＴ４ｂのパルス出力が行われる。そのため、前述したように、ＢＤ信号から画像信号出力開始までの時間がスキャンラインごとに変動せず、画質劣化の少ない半導体レーザの制御を行うことができる。
【００７１】
上記ＬＵＴ部２２からスキュー検出部２８までの制御では、１基本クロックあたりのディレイ段数を４０として説明したが、同じディレイチェーン回路２６を使用していても、温度や電源の変動によっては、ディレイチェーン回路２６の遅延速度が変化する場合も考えられる。その場合も、画素の濃度の変動やスキャンラインの開始タイミングのずれとなって影響が現れるが、ＢＤ信号と基本クロックのずれのように、スキャンラインごとに発生するものではないため、画質に与える影響は大きくない。しかし、高速或いは高解像度の画像形成装置では、その影響が無視できなくなる。そのため、本実施例では、以下のような方法によって、動作環境の変動によって発生する１基本クロックあたりのディレイ段数の補正を行う。
【００７２】
画像形成装置１の制御において、プリントジョブごと、或いはプリントページごとに、ディレイ段数校正を行う。校正を行う場合、図４に示した切替回路２７で、入力信号として、校正信号を選択する。選択された校正信号は、図８のＥＸ−ＮＯＲ回路３００＿１２７から下流に向かって遅延伝搬していく。スキュー検出部２８の説明と同様に、基本クロックごとに、スキュー検出部２８がフリップフロップ３００＿１２７〜３００＿０の状態を検出し、逐次基本クロックあたりのディレイ段数を取得する。最後に、それらの平均を計算して、ＬＵＴ部２２にフィードバックする基本クロックあたりのディレイ段数とする。
【００７３】
実際には、図４に示すように、スキュー検出部２８の出力側に出力切替回路２９を設け、スキュー値を検出する場合は、スキュー調整部２４へのフィードバックを有効とし、基本クロックあたりのディレイ段数を検出する場合は、ＬＵＴ部２２へのフィードバックを有効とする制御を行う。
【００７４】
以上説明した第１実施例では、動作環境が急激に変動しない場合、例えば一般の事務所や屋内に画像形成装置１を設置して安定した電源で使用する場合、ディレイ段数の補正がプリントジョブ間やページ間で行われるため有効である。しかし、画像形成装置１が、屋外に設置されたり、電源電圧が振れてしまうような動作環境が急激に変動する可能性の高い条件で使用される場合は、次に説明する第２実施例のように、ディレイ段数の補正をスキャンラインごとにフィードバックする方法がより有効である。
【第２実施例】
【００７５】
図１１は、第２実施例のパルス幅変調信号生成装置７を概説するためのブロック図である。尚、第２実施例の説明において、第１実施例と同じ構成、動作、或いは機能を有する部分は、図４と同じ参照番号を附し、異なる部分は図４と同じ参照番号に符号ｂを付加して説明するが、第１実施例と同じ箇所は、その説明を省略或いは簡略化することがある。
【００７６】
本実施例のＬＵＴ部２２ｂは、第１実施例のＬＵＴ部２２と異なり、図５を参照して説明した画素データの寄せデータに基づく、立ち上がりエッジ位置と立ち下がりエッジ位置の変換は行わない。また、立ち下がりと立ち上がりがほぼ同時に発生した場合、ノイズや画素の切れ目の発生を防止するために、立ち下がりエッジ位置が２００の場合、後段のエッジ変換で区別できるように４０９５に置き換えたが、この作業も行わない。第２実施例のＬＵＴ部２２ｂは、画像処理部２１から出力される、寄せデータ（２ビット）と濃度データ（４ビット）とからなる画素データのうち、濃度データの部分を、理論値の濃度データから、画像形成装置１のエンジン特性に沿った濃度データに変換するのみである。従って、通常は非線形変換が行われるが、説明を分かり易くするために、本実施例では直線変換が行われるものとする。
【００７７】
濃度変換が行われた画素データは、ＬＵＴ部２２ｂからエッジ変換部２３ｂに送られる。第１実施例で説明したエッジ変換部２３は、ＬＵＴ部２２によって変換された画素データの隣り合う画素を比較して、画素同士が連続する場合は、完全に連続して露光されるように処理を行ったが、第２実施例のエッジ変換部２３ｂは、その処理を行わず、画素データに基づいて、後述する方法で、立ち上がりエッジ位置と立ち下がりエッジ位置に変換する。更に、その方法には、本実施例に係わるスキュー検出部２８ｂからスキャンラインごとにフィードバックされる、１ドットクロックあたりのディレイ段数に係わる校正処理が含まれる。
【００７８】
第２実施例のエッジ変換について、図１２を参照して具体的に説明する。図１２は、エッジ変換部２３ｂによる画素データの変換方法を示す図である。ここで、画像処理部２１から出力される画素データに含まれる理論的な濃度をＮとし、ＬＵＴ部２２ｂによって変換されうる最大濃度幅をｎで表す。更に、後述するスキュー検出部２８ｂからスキャンラインごとにフィードバックされる、１ドットクロックあたりのディレイ段数をｍとする（第１実施例では、２００に固定）。このようにスキャンラインごとに検出された実際のドットクロックあたりのディレイ段数がフィードバックされて、エッジ位置の変換に使用されるため、隣り合う画素が連続する場合であっても、大きな数値に置き換える必要が無く、正確なエッジ位置のままでも出力されるパルスに切れ目が発生する恐れはない。
【００７９】
次のスキュー調整部２４、パルス生成部２５、及びディレイチェーン回路２６に関しては、第１実施例と同じであるため、その説明は省略する。但し、第２実施例では、ディレイチェーン回路２６のＥＸ−ＮＯＲ回路の上流に入力される構成信号が省略されているため、図４に示した切替回路２７は不要である。
【００８０】
次にスキュー検出部２８ｂであるが、基本的な構成と動作は第１実施例のスキュー検出部２８と同じである。スキュー調整部２４にフィードバックされるスキャンラインごとのスキュー値の検出方法も同様であるため、その説明は省略する。但し、第２実施例のスキュー検出部２８ｂには差分を抽出する演算回路が追加されており、ＢＤ信号に基づいてスキュー値を検出するときに、併せて１基本クロックあたりのディレイ段数を検出して、１ドットクロックあたりのディレイ段数に変換し、その値をｍとして前記したエッジ変換部２３ｂにフィードバックする。
【００８１】
例えば、図１０（ａ）に示すように、ＢＤ信号が立ち上がって、ＥＸ−ＮＯＲ回路を遅延伝搬しているときに、スキュー検出部２８ｂは、フリップフロップ３００＿１２７〜３００＿０のＨレベル状態を、１１８、７８、３８、０のように、基本クロックの立ち上がりごとに検出していく。このとき、新たに追加された前記演算回路は、０が検出される２つ前のＨレベルの段数と１つ前のＨレベルの段数の差分、つまり、７８と３８の差分を抽出する。この例では４０であり、この数値がドットクロックあたりのディレイ段数であるｍ（２００）に変換されてエッジ変換部２３ｂにフィードバックされる。
【００８２】
例えば、動作環境の変化によって、遅延状態が変わり、上記の例で１１８、８１、４２、３，０のように検出される場合は、４２と３の差分３９が、ドットクロックあたりに変換され、ｍ＝１９５として、エッジ変換部２３ｂにフィードバックされる。このようにすれば、スキャンラインごとに算出されるスキュー値と同時に、動作中のディレイ段数が確実に検出できるため、エッジ変換部２３ｂで正確な立ち上がりエッジ位置と立ち下がりエッジ位置の変換を行うことが可能になる。また、新たな演算回路を付加するために、スキュー値の出力部とディレイ段数出力部とが分離可能になり、図４で示した、出力切替回路２９が不要となる。また、遅延伝搬させる信号はＢＤ信号のみで充分であり、図４に示した校正信号は不要になる。
【００８３】
第１と第２の実施例とも、所謂画像のスムージング処理を行うため、寄せデータが画素データに含まれている例について説明したが、スムージング処理を行わない、濃度データのみの画素データにも適用できることは言うまでもない。また、容易に理解できるように、具体的な数値を使用して説明したが、本発明はこれらの数値に限定されるものではない。
【図面の簡単な説明】
【００８４】
【図１】本発明が適用される画像形成装置の構成を示す正面模式図である。
【図２】本発明に係るレーザ露光装置１１の上面斜視図である。
【図３】プリントデータに画像処理が施されて画素データとして出力される際の、画素データの構成を説明するための図であり、（ａ）は左寄せした各濃度の画素データ、（ｂ）は中央に配置された各濃度の画素データ、（ｃ）は右寄せした各濃度の画素データの例である。
【図４】本発明の第１実施例に係わるパルス幅変調信号生成装置７を概説するためのブロック図である。
【図５】寄せデータと濃度データとからなる画素データが、ディレイ段数単位の立ち上がりエッジ位置と立ち下がりエッジ位置に変換される方法を示す図である。
【図６】ＬＵＴ部２２から出力された画素データが、エッジ変換部２３によって修正される様子を示す図であり、（ａ）は隣り合う画素データが本来連続する例を、（ｂ）は画素データｄ１〜ｄ３のエッジ位置を示し、（ｃ）はエッジ変換された画素データを示す図で、（ｄ）は（ｃ）に示す画素データにスキュー値が加算された例を示す図である。
【図７】パルス生成部２５とディレイチェーン回路２６の動作を説明するためのタイミングチャートである。
【図８】ディレイチェーン回路２６の論理回路図である。
【図９】パルス生成部２５による減算結果から、レーザ半導体を発光させる画像信号が出力される流れを示したタイミングチャートであり、（ａ）はドットクロックを、（ｂ）は基本クロックを、（ｃ）は出力バッファ２０１から出力される画像信号を示している。
【図１０】スキュー値を検出するときのタイミングチャートで、（ａ）はＢＤ信号が基本クロックより３０ディレイ段数分遅れている例で、（ｂ）はＢＤ信号が基本クロックより２０ディレイ段数分遅れている例である。
【図１１】第２実施例のパルス幅変調信号生成装置７を概説するためのブロック図である。
【図１２】エッジ変換部２３ｂによる画素データの変換方法を示す図である。
【符号の説明】
【００８５】
１    画像形成装置
２    操作部
２ａ  表示部
２ｂ  操作入力部
３    給紙カセット
４    給紙機構
５    画像形成部
５ａ  感光体
７    パルス幅変調信号生成装置
８    定着部
９    排紙トレイ
１０  制御部
１１  レーザ露光装置
１２  筐体
１３  半導体レーザ光源
１４  ポリゴンミラー
１５  レンズ
１６  ビームディテクタ
１７  コンデンサレンズ
１９  全反射ミラー
２１  画像処理部
２２、２２ｂ  ＬＵＴ部
２３、２３ｂ  エッジ位置
２４  スキュー調整部
２５  パルス生成部
２６  ディレイチェーン回路
２７  切替回路
２８、２８ｂ  スキュー検出部
２９  出力切替回路
３０  レーザ駆動電圧生成回路
１００＿０〜１００＿１２７、３００＿０〜３００＿１２７  フリップフロップ
２００＿０〜２００＿１２７  ＥＸ−ＮＯＲ回路
２０１  出力バッファ
２０２  入力バッファ
Ｐ    用紙
【図１】
2005153366.tif 000003
【図２】
2005153366.tif 000004
【図３】
2005153366.tif 000005
【図４】
2005153366.tif 000006
【図５】
2005153366.tif 000007
【図６】
2005153366.tif 000008
【図７】
2005153366.tif 000009
【図８】
2005153366.tif 000010
【図９】
2005153366.tif 000011
【図１０】
2005153366.tif 000012
【図１１】
2005153366.tif 000013
【図１２】
2005153366.tif 000014