(57)【要約】【課題】  ラビング処理時に表示領域に入り込むバフカスを低減することができる液晶基板の製造方法を提供する。【解決手段】  複数の画素がマトリックス状に配列された液晶基板本体１６の表面に配向膜（１）１１を形成した後にラビング処理を行う液晶表示基板の製造方法において、周辺領域７に各画素よりも大きな凹部１２を形成した後にラビングロール１７によってラビング処理を行う。【選択図】    図３
2005249929.tif 000002
【特許請求の範囲】
【請求項１】
複数の画素がマトリックス状に配列された液晶基板本体と、
該液晶基板本体の表面に形成された配向膜を備え、
表示領域と周辺領域に区画される液晶基板において、
前記周辺領域に凹部若しくは凸部が形成された
ことを特徴とする液晶基板。
【請求項２】
前記凹部は、前記画素よりも大きい
ことを特徴とする請求項１に記載の液晶基板。
【請求項３】
前記凹部は、前記液晶基板本体に形成されたコンタクトホールと同一深さである
ことを特徴とする請求項１に記載の液晶基板。
【請求項４】
複数の画素がマトリックス状に配列された液晶基板本体の表面に配向膜を形成する工程と、
該配向膜にラビング処理を行う工程を備える表示領域と周辺領域に区画される液晶基板の製造方法において、
前記ラビング処理の前に、前記周辺領域に凹部若しくは凸部を形成する
ことを特徴とする液晶基板の製造方法。
【請求項５】
前記凹部は、前記画素よりも大きい
ことを特徴とする請求項４に記載の液晶基板の製造方法。
【請求項６】
前記凹部は、前記液晶基板に形成するコンタクトホールと同一工程で形成する
ことを特徴とする請求項４に記載の液晶基板の製造方法。
【請求項７】
液晶基板と、該液晶基板と液晶を挟んで対向させた対向基板を備え、
前記液晶基板は、複数の画素がマトリックス状に配列された液晶基板本体と、該液晶基板本体の表面に形成された配向膜を備えると共に、表示領域と周辺領域とに区画される液晶表示装置において、
前記周辺領域に凹部若しくは凸部が形成された
ことを特徴とする液晶表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は液晶基板及びその製造方法、並びに液晶表示装置に関する。詳しくは、周辺領域に凹部若しくは凸部を形成することによって、ラビング処理時に表示領域に入り込むバフカスを低減しようとした液晶基板及びその製造方法、並びに液晶表示装置に係るものである。
【背景技術】
【０００２】
近年、液晶プロジェクタ等に代表される液晶表示装置付きの電子機器の普及に伴って液晶表示装置の高性能化の要求が高まってきており、液晶表示装置を高精細化・高輝度化するために様々な改良がなされている（例えば、特許文献１参照。）。
以下、従来の液晶表示装置について図面を用いて説明する。
【０００３】
図５は従来の液晶表示装置を説明するための模式図であり、ここで示す液晶表示装置１０１は、マトリックス状に配置された画素制御のための薄膜トランジスタ（ＴＦＴ）１０２等が形成されたＴＦＴ基板１０３及びカラーフィルターやブラックマトリックス（いずれも図示せず）等が形成された対向基板１０４がシール材（図示せず）を介して貼り合わせられ、ＴＦＴ基板及び対向基板の間隙に液晶１０６が注入封止されている。
【０００４】
ここで、ＴＦＴ基板の液晶側表面には、ＴＦＴを被覆する様に絶縁層１０７が形成され、絶縁層の上層には、絶縁層に形成されたビア１０８を通じてＴＦＴと電気的に接続されると共に、パターニングされたＩＴＯ（インジウム−錫系透明導電膜）やＩＺＯ（インジウム−酸化亜鉛系透明導電膜）等から成る透明画素電極１０９が形成されている。更に、透明画素電極の上層には、例えばポリイミド、ポリアミド等の有機系配向膜１１０が形成され、バフラビングで配向処理が施されている。
【０００５】
また、対向基板の液晶側表面には、ＩＴＯやＩＺＯ等から成る画素電極１１１が形成され、この画素電極の上層に有機系配向膜１１０が形成され、バフラビングで配向処理が施されている。
【０００６】
【特許文献１】特開平９−２４４０４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、上記したバフラビングは、配向膜の表面を布材（バフ）を用いて所定の方向にラビングし、液晶分子をラビングした方向に配列し易くして液晶の配向性を高めるために行うものであるが、この様なバフラビングを施すことにより、微小な有機物系のゴミ（バフカス）が発生し、このバフカスが隣接する画素電極間に付着すると画素間ショートをもたらし、バフカスが画素電極上に付着すると微小輝点をもたらし、液晶表示装置の画像品位を著しく損なっている。
【０００８】
本発明は以上の点に鑑みて創案されたものであって、ラビング処理時に表示領域に入り込むバフカスを低減することができる液晶基板及びその製造方法、並びに液晶表示装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、本発明に係る液晶基板は、複数の画素がマトリックス状に配列された液晶基板本体と、該液晶基板本体の表面に形成された配向膜を備え、表示領域と周辺領域に区画される液晶基板において、前記周辺領域に凹部若しくは凸部が形成されている。
【００１０】
また、上記の目的を達成するために、本発明に係る液晶表示装置は、液晶基板と、該液晶基板と液晶を挟んで対向させた対向基板を備え、前記液晶基板は、複数の画素がマトリックス状に配列された液晶基板本体と、該液晶基板本体の表面に形成された配向膜を備えると共に、表示領域と周辺領域とに区画される液晶表示装置において、前記周辺領域に凹部若しくは凸部が形成されている。
【００１１】
ここで、表示領域と周辺領域に区画される液晶基板において、周辺領域に凹部若しくは凸部が形成されたことによって、ラビング処理時のバフカスを周辺領域で捕獲することができる。
【００１２】
また、周辺領域に形成する凹部は画素よりも大きい方が好ましい。これは、周辺領域に小さな凹部を形成したとしても、この様な凹部ではバフカスを充分に捕獲することは難しくバフカスが表示領域に入り込んでしまうために、ラビング処理時におけるバフカスの表示領域への入り込みを充分に低減するためには、周辺領域に形成する凹部は画素よりも大きい方が好ましい。
【００１３】
また、周辺領域に形成する凹部はコンタクトホールと同一深さである方が好ましい。これにより、電気的接続を確保するために液晶基板に形成するコンタクトホールの形成と同時に凹部を形成することができ、液晶基板の製造にあたって工数を増やすことなく凹部を形成することができるからである。
【００１４】
また、上記の目的を達成するために、本発明に係る液晶基板の製造方法は、複数の画素がマトリックス状に配列された液晶基板本体の表面に配向膜を形成する工程と、該配向膜にラビング処理を行う工程を備える表示領域と周辺領域に区画される液晶基板の製造方法において、前記ラビング処理の前に、前記周辺領域に凹部若しくは凸部を形成する。
【００１５】
ここで、周辺領域に凹部若しくは凸部を形成した後にラビング処理を行うことによって、ラビング処理時のバフカスを周辺領域で捕獲することができる。
【００１６】
また、凹部は液晶基板に形成するコンタクトホールと同一工程で形成することが好ましい。これにより、液晶基板の製造にあたって工数を増やすことなく凹部を形成することができるからである。
【発明の効果】
【００１７】
上記した本発明の液晶基板及びその製造方法、並びに液晶表示装置では、ラビング処理時に発生するバフカスを周辺領域で捕獲することができ、表示領域に入り込むバフカスを低減することができるために、表示領域に入り込むバフカスを主原因とする画素間ショートや微小輝点等の画素欠陥の発生を抑えることができ、高歩留であると共に高品質の画像を有する液晶表示装置の製造が可能となる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態について図面を参照しながら説明し、本発明の理解に供する。
図１は本発明を適用した液晶表示装置の一例であるアクティブマトリックス型液晶表示装置を説明するための模式図、図２は本発明を適用した液晶表示装置の液晶基板を説明するための模式図であり、ここで示すアクティブマトリックス型液晶表示装置１は、スペーサ１５を挟持してシール材２によって重ね合わせられたＴＦＴ基板３及び対向基板４と、これらＴＦＴ基板及び対向基板の間隙内に保持された液晶５を備えている。
【００１９】
上記したＴＦＴ基板は、画素開口部、ＴＦＴ、配線等を形成する表示領域６と、表示領域以外の全ての領域であり、周辺回路領域とシール領域及びその外側領域に対応する周辺領域７を有し、表示領域には、多数の画素がマトリックス形状に設けられており、互いに隣り合う画素の間には、行方向に沿って配列されたスキャンラインや列方向に沿って配列されたデータラインといった信号線８が設けられ、これらスキャンラインとデータラインとが交差する付近にＴＦＴ等からなる液晶駆動用スイッチング素子（図示せず）が形成されている。なお、ＴＦＴ基板の液晶側表面に必要に応じて光学研磨などで平坦性を高めた絶縁層９及びＩＴＯやＩＺＯ等からなる透明画素電極１０が形成され、透明画素電極の上層に配向膜（１）１１が形成されてバフラビングにより配向処理が施されている。また、スイッチング素子と透明画素電極は絶縁層に形成されたコンタクトホールを介してアルミニウム配線により電気的に接続されている。
【００２０】
ここで、絶縁層には、周辺領域の信号線が形成されている領域を除く領域に各画素よりも大きな凹部１２が形成されている。なお、凹部の深さは、透明画素電極とスイッチング素子の電気的接続を確保するためのコンタクトホールと同一深さとなる様に形成されている。
【００２１】
また、対向基板の液晶側表面には透明電極１３が形成され、透明電極の上層に配向膜（２）１４が形成されてバフラビングにより配向処理が施されている。
【００２２】
ここで、凹部を各画素よりも大きく形成しているのは、ラビング処理時におけるバフカスの表示領域への入り込みを充分に抑制するためである。
即ち、周辺領域に小さな凹部を形成したとしても、バフカスを充分に捕獲することが難しくバフカスが表示領域に入り込んでしまう恐れがある。従って、周辺領域に形成する凹部を各画素よりも大きくして凹部で充分にバフカスを捕獲し、ラビング処理時におけるバフカスの表示領域への入り込みを充分に抑制するためである。
但し、凹部を各画素よりも小さく形成したとしてもバフカスを充分に捕獲することができる場合には、必ずしも凹部を各画素よりも大きく形成する必要は無い。
【００２３】
また、凹部の深さがコンタクトホールと同一深さとなる様に形成しているのは、後述する様にコンタクトホールの形成と同時に凹部を形成することで、プロセスの負荷を増やすことなく表示領域へ入り込むバフカスの低減を図る様にするためであり、表示領域へ入り込むバフカスを低減するという観点のみを考慮した場合には、必ずしも凹部の深さがコンタクトホールと同一深さとなる様に形成する必要は無い。
【００２４】
以下、上記したアクティブマトリックス型液晶表示装置の製造方法について説明する。即ち、本発明を適用した液晶表示装置の製造方法の一例について説明する。
【００２５】
本発明を適用した液晶表示装置の製造方法の一例では、先ず、図３（ａ）で示す様に、複数の画素がマトリックス状に配列された液晶基板本体１６表面全面にＣＶＤ（Chemical Vapor Deposition）プロセスによってプラズマＴＥＯＳを成膜して、絶縁層を形成する。
なお、互いに隣り合う画素の間には、行方向に沿って配列されたスキャンラインや列方向に沿って配列されたデータラインといった信号線８が設けられ、これらスキャンラインとデータラインとが交差する付近にＴＦＴ等からなる液晶駆動用スイッチング素子が形成されている。
【００２６】
次に、ＣＭＰ（Chemical Mechanical Polishing）プロセスにより、絶縁層の段差膜厚の調整を行う。
【００２７】
続いて、図３（ｂ）で示す様に、ドライエッチングによって絶縁層に、スイッチング素子と後述する透明画素電極の電気的接続を確保するためのコンタクトホール（図示せず）を形成すると共に、周辺領域の信号線が形成されている領域を除く領域に各画素よりも大きな凹部１２を形成する。その後、スイッチング素子と透明画素電極を接続するためのアルミニウム配線（図示せず）を形成する。
【００２８】
次に、図３（ｃ）で示す様に、絶縁層の上層にＩＴＯやＩＺＯ等からなる透明画素電極１０を形成し、透明画素電極の上層にポリイミドからなる配向膜（１）１１を形成する。
【００２９】
続いて、図３（ｄ）で示す様に、ラビングロール１７を符号ａで示す方向に回転させると共に、液晶基板本体を符号ｂで示す方向に移動させ、配向膜（１）にラビング処理を施すことによって、液晶基板本体の表面に絶縁層及び配向膜（１）が形成され、周辺領域に凹部が設けられた液晶基板を得ることができる。
【００３０】
なお、本実施例では、絶縁層に凹部を形成した後に絶縁層の上層に配向膜（１）を形成しているが、液晶基板のラビング処理時に発生するバフカスを周辺領域で捕獲するためには、周辺領域に凹部が設けられた液晶基板を得ることができれば充分であり、必ずしも絶縁層に凹部を形成した後に配向膜（１）を形成する必要は無く、絶縁層の上層に配向膜（１）を形成した後に、周辺領域に凹部を形成しても構わない。
但し、コンタクトホールを形成すると同時に凹部を形成することによって、製造プロセスへの負荷を増やすことなく周辺領域に凹部が設けられた液晶基板を得ることができるために、コンタクトホールと同時に絶縁層に凹部を形成した後に、絶縁層の上層に配向膜（１）を形成した方が好ましい。
【００３１】
その後、液晶基板と、対向基板本体１８の表面に透明電極１３が形成され、透明電極の上層に配向処理が施された配向膜（２）１４が形成された対向基板４を、スペーサ１５を挟持してシール材によって重ね合わせ、液晶基板と対向基板の間隙に液晶５を注入封止することによって、上記した様なアクティブマトリックス型液晶表示装置を得ることができる。
【００３２】
上記した本発明を適用した液晶表示装置及びその製造方法では、図３（ｄ）中符号Ａで示す様に、ラビング処理時に発生するバフカスを周辺領域に形成した凹部で捕獲することができ、表示領域に入り込むバフカスを抑制することができるために、画素間ショートや微笑輝点等の画素欠陥の発生を抑制することができる。
【００３３】
なお、図４に周辺領域に形成した凹部深さとラビング処理後の１２インチのウェーハにおける単位ウェーハ当たりの表示領域のバフカス数との関係を示している。図４からも明らかな様に、凹部を形成していない場合（凹部深さが０の場合）には１６０００個以上のバフカスが検出されたのに対して、凹部を形成した場合（凹部深さが０．８μｍ、１．０μｍ、１．５μｍの場合）には最大でも１４０００個程度のバフカスしか検出されておらず、周辺領域に凹部を形成することによって表示領域に入り込むバフカス量を低減することができることが分かる。
【００３４】
また、上記した液晶表示装置の製造方法では、表示領域にコンタクトホールを形成する際に同時に凹部を形成しているために、凹部を形成するにあたって液晶表示装置の製造プロセスに新たな工程を追加することが無い。
【図面の簡単な説明】
【００３５】
【図１】本発明を適用した液晶表示装置の一例を説明するための模式図である。
【図２】本発明を適用した液晶表示装置の一例における液晶基板を説明するための模式図である。
【図３】本発明を適用した液晶表示装置の製造方法の一例を説明するための模式図である。
【図４】凹部の深さとバフカス数の関係を示したグラフである。
【図５】従来の液晶表示装置を説明するための模式図である。
【符号の説明】
【００３６】
１    アクティブマトリックス型液晶表示装置
２    シール材
３    ＴＦＴ基板
４    対向基板
５    液晶
６    表示領域
７    周辺領域
８    信号線
９    絶縁層
１０    透明画素電極
１１    配向膜（１）
１２    凹部
１３    透明電極
１４    配向膜（２）
１５    スペーサ
１６    液晶基板本体
１７    ラビングロール
１８    対向基板本体
【図１】
2005249929.tif 000003
【図２】
2005249929.tif 000004
【図３】
2005249929.tif 000005
【図４】
2005249929.tif 000006
【図５】
2005249929.tif 000007