(57)【要約】【課題】  並列接続された複数のスイッチング素子を有する電力変換装置においてスイッチングによる電力損失を一層低減する。【解決手段】  並列接続された複数のスイッチング素子５ａ〜５ｃを有し、直流電力を交流電力に変換する電力変換回路２を含む電力変換装置１において、電力変換回路２の出力の増減を検知し、電力変換回路の出力が減少したことが検知されたとき、複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が大きいもの又は上昇が小さいものから順に駆動を停止させ、電力変換回路の出力が増加したことが検知されたとき、複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が小さいもの又は上昇が大きいものから順に駆動を開始させる。【選択図】  図１
2005354766.tif 000002
【特許請求の範囲】
【請求項１】
並列接続された複数のスイッチング素子を有し、直流電力を交流電力に変換する電力変換回路を含む電力変換装置であって、
前記電力変換回路の出力の増減を検知する検知回路と、
前記検知回路によって前記電力変換回路の出力が減少したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が大きいもの又は上昇が小さいものから順に駆動を停止させ、前記検知回路によって前記電力変換回路の出力が増加したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が小さいもの又は上昇が大きいものから順に駆動を開始させる制御手段と、を備えることを特徴とする電力変換装置。
【請求項２】
前記制御手段は、各スイッチング素子の制御端子と２つの導通端子の一方との間の電圧値に応じて、前記駆動を停止させる順及び前記駆動を開始させる順を決定することを特徴とする請求項１に記載の電力変換装置。
【請求項３】
各スイッチング素子の２つの導通端子はそれぞれ並列に接続されており、前記複数のスイッチング素子に共通な駆動電圧の基準点と各スイッチング素子の制御端子との間にはそれぞれ駆動回路が設けられていることを特徴とする請求項１に記載の電力変換装置。
【請求項４】
前記基準点は、前記一方の導通端子を並列接続する配線において電圧降下により電圧が最も低くなる箇所に設けられており、
前記制御手段は、前記検知回路によって前記電力変換回路の出力が減少したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が大きいものから順に駆動を停止させ、前記検知回路によって前記電力変換回路の出力が増加したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が小さいものから順に駆動を開始させることを特徴とする請求項３に記載の電力変換装置。
【請求項５】
前記基準点は、前記一方の導通端子を並列接続する配線において電圧降下により電圧が最も高くなる箇所に設けられており、
前記制御手段は、前記検知回路によって前記電力変換回路の出力が減少したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の上昇が小さいものから順に駆動を停止させ、前記検知回路によって前記電力変換回路の出力が増加したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の上昇が大きいものから順に駆動を開始させることを特徴とする請求項３に記載の電力変換装置。
【請求項６】
前記複数のスイッチング素子が、電圧制御型絶縁ゲート素子であることを特徴とする請求項１から５のいずれか１項に記載の電力変換装置。
【請求項７】
前記複数のスイッチング素子が、ＭＯＳＦＥＴであることを特徴とする請求項６に記載の電力変換装置。
【請求項８】
前記複数のスイッチング素子が、横型ＭＯＳＦＥＴであることを特徴とする請求項７に記載の電力変換装置。
【請求項９】
前記複数のスイッチング素子が、モノリシックに構成されていることを特徴とする請求項１から８のいずれか１項に記載の電力変換装置。
【請求項１０】
前記複数のスイッチング素子において、制御端子に印加される駆動電圧が高くなるものほどスイッチング素子の熱抵抗が低くなるように構成されていることを特徴とする請求項１から９のいずれか１項に記載の電力変換装置。
【請求項１１】
前記検知回路は、前記スイッチング素子または電力変換回路の導通電圧を検出して、前記電力変換回路の出力の増減を検知することを特徴とする請求項１から１０のいずれか１項に記載の電力変換装置。
【請求項１２】
前記検知回路は、負荷電流を検出して、前記電力変換回路の出力の増減を検知することを特徴とする請求項１から１０のいずれか１項に記載の電力変換装置。
【請求項１３】
負荷電流を検出する電流検出回路と、
電力変換装置の出力を調整する出力指令信号と前記電流検出回路の出力信号とに基づいて所望の負荷電流となるよう前記電力変換回路のオンオフ信号を生成する電流制御回路とを更に備え、
前記検知回路は、前記出力指令信号に基づいて前記電力変換回路の出力の増減を検知することを特徴とする請求項１から１０のいずれか１項に記載の電力変換装置。
【請求項１４】
並列接続された複数のスイッチング素子を有し、直流電力を交流電力に変換する電力変換回路を含む電力変換装置の制御方法であって、
前記電力変換回路の出力の増減を検知する検知工程と、
前記検知工程で前記電力変換回路の出力が減少したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が大きいもの又は上昇が小さいものから順に駆動を停止させ、前記検知工程で前記電力変換回路の出力が増加したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が小さいもの又は上昇が大きいものから順に駆動を開始させる駆動制御工程と、を備えることを特徴とする電力変換装置の制御方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電力変換装置及び該装置の制御方法に関し、より詳細には、並列接続された複数のスイッチング素子を有し、直流電力を交流電力に変換する電力変換回路を含む電力変換装置及び該装置の制御方法に関する。
【背景技術】
【０００２】
近年、化石燃料の使用に伴う二酸化炭素等の排出による地球温暖化や、原子力発電所の事故や放射性廃棄物による放射能汚染などの問題が深刻となり、地球環境とエネルギに対する関心が高まっている。このような状況の下、無尽蔵かつクリーンなエネルギ源として太陽光を利用する太陽光発電、地熱を利用する地熱発電、風力を利用する風力発電等が世界中で実用化されている。
【０００３】
このうち、太陽電池を利用した太陽光発電装置の形態としては、数Ｗから数千ｋＷまでの出力規模に応じた種々の形態がある。太陽電池を使用した代表的なシステムとしては、太陽電池によって発電された直流電力をインバータ等の電力変換装置により交流電力に変換（直交変換）して商用電力系統に供給する太陽光発電システムがある。
【０００４】
太陽光発電システムで用いられる電力変換装置では、直流電力を交流電力に変換する際に電力損失が発生する。このような電力損失を低減するために、スイッチング素子を用いて電力変換する構成では、複数のスイッチング素子を並列に接続して電力変換する構成が知られている。
【０００５】
例えば、特開２００２−１７０８０号公報に記載された電力変換装置においては、複数のＩＧＢＴを並列接続しており、スイッチング素子に流れる電流値に応じて通電する素子数を制御している。
【０００６】
また、特開平７−１９４１０９号公報に記載された電力変換装置においては、複数のＭＯＳＦＥＴを並列接続したスイッチング部を備え、負荷電流が規定値未満になった場合にはＭＯＳＦＥＴのゲートを段階的に切り離して並列接続されるＭＯＳＦＥＴの数を制御している。
【０００７】
これらの電力変換装置においては、並列接続された複数のスイッチング素子を駆動して導通時の抵抗値による電力損失を低減するとともに、出力が低下した時には駆動するスイッチング素子の数を少なくしてゲート駆動による電力損失の低減を図っている。
【特許文献１】特開２００２−１７０８０号公報
【特許文献２】特開平７−１９４１０９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上記のような電力変換装置でも依然としてスイッチングによる電力損失は小さくなく、スイッチングによる電力損失を一層低減することが望まれている。
【０００９】
上記のような駆動するスイッチング素子の数を制御する電力変換装置では、スイッチング素子での電力損失が大きくなる要因、例えば、配線抵抗による電圧降下がスイッチング素子の駆動電圧レベルに与える影響、すなわちスイッチング素子の導通抵抗に与える影響について考慮されていない。
【００１０】
本発明は以上のような状況に鑑みてなされたものであり、並列接続された複数のスイッチング素子を有する電力変換装置においてスイッチングによる電力損失を一層低減することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成する本発明の一態様としての電力変換装置は、並列接続された複数のスイッチング素子を有し、直流電力を交流電力に変換する電力変換回路を含む電力変換装置であって、
前記電力変換回路の出力の増減を検知する検知回路と、
前記検知回路によって前記電力変換回路の出力が減少したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が大きいもの又は上昇が小さいものから順に駆動を停止させ、前記検知回路によって前記電力変換回路の出力が増加したことが検知されたとき、前記複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が小さいもの又は上昇が大きいものから順に駆動を開始させる制御手段と、を備えている。
【００１２】
すなわち、本発明では、並列接続された複数のスイッチング素子を有し、直流電力を交流電力に変換する電力変換回路を含む電力変換装置において、電力変換回路の出力の増減を検知し、電力変換回路の出力が減少したことが検知されたとき、複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が大きいもの又は上昇が小さいものから順に駆動を停止させ、電力変換回路の出力が増加したことが検知されたとき、複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が小さいもの又は上昇が大きいものから順に駆動を開始させる。
【００１３】
このようにすると、駆動するスイッチング素子の数を変更する際に、各スイッチング素子の駆動電圧の大きさに基づいて駆動するスイッチング素子が選択され、電力損失が小さくなるスイッチング素子が優先的に駆動されるので、電力変換の際の電力損失を効果的に低減することができる。
【００１４】
なお、制御手段は、駆動を停止させる順及び駆動を開始させる順を、例えば、各スイッチング素子の制御端子と２つの導通端子の一方との間の電圧値に応じて決定するのがよい。
【００１５】
各スイッチング素子の２つの導通端子をそれぞれ並列に接続し、複数のスイッチング素子に共通な駆動電圧の基準点と各スイッチング素子の制御端子との間にはそれぞれ駆動回路を設ける構成としてもよい。
【００１６】
この場合、基準点を、一方の導通端子を並列接続する配線において電圧降下により電圧が最も低くなる箇所に設け、制御手段が、検知回路によって電力変換回路の出力が減少したことが検知されたとき、複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が大きいものから順に駆動を停止させ、検知回路によって電力変換回路の出力が増加したことが検知されたとき、複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の低下が小さいものから順に駆動を開始させるようにしてもよい。
【００１７】
あるいは、基準点を、一方の導通端子を並列接続する配線において電圧降下により電圧が最も高くなる箇所に設け、制御手段が、検知回路によって電力変換回路の出力が減少したことが検知されたとき、複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の上昇が小さいものから順に駆動を停止させ、検知回路によって電力変換回路の出力が増加したことが検知されたとき、複数のスイッチング素子のうち、配線での電圧降下による駆動電圧の上昇が大きいものから順に駆動を開始させるようにしてもよい。
【００１８】
複数のスイッチング素子としては、電圧制御型絶縁ゲート素子、例えば、ＭＯＳＦＥＴ、より好適には横型ＭＯＳＦＥＴが使用可能である。
【００１９】
複数のスイッチング素子は、ディスクリートであってもモノリシックに構成されていてもよい。
【００２０】
更に、複数のスイッチング素子において、制御端子に印加される駆動電圧が高くなるものほどスイッチング素子の熱抵抗が低くなるように構成されていると一層好適である。
【００２１】
検知回路は、電力変換回路の出力の増減を、スイッチング素子または電力変換回路の導通電圧、あるいは負荷電流によって検知してもよい。
【００２２】
また、上記電力変換装置が、負荷電流を検出する電流検出回路と、電力変換装置の出力を調整する出力指令信号と電流検出回路の出力信号とに基づいて所望の負荷電流となるよう電力変換回路のオンオフ信号を生成する電流制御回路とを更に備えている場合、検知回路が、出力指令信号に基づいて電力変換回路の出力の増減を検知してもよい。
【００２３】
本発明の上記目的は、上記の電力変換装置に対応した電力変換装置の制御方法によっても達成される。
【００２４】
本発明に係る電力変換装置は、例えば、太陽電池や燃料電池などの直流電源に接続されて使用され得る。
【発明の効果】
【００２５】
本発明の電力変換装置によれば、駆動するスイッチング素子の数を変更する際に、各スイッチング素子の駆動電圧の大きさに基づいて駆動するスイッチング素子が選択され、電力損失が小さくなるスイッチング素子が優先的に駆動されるので、電力変換の際の電力損失を効果的に低減することができる。
【発明を実施するための最良の形態】
【００２６】
以下に、添付図面を参照して、本発明の好適な実施の形態を例示的に詳しく説明する。ただし、以下の実施形態に記載されている構成要素はあくまで例示であり、本発明の範囲をそれらのみに限定する趣旨のものではない。
【００２７】
＜本発明の基本原理＞
本発明では、配線抵抗による電圧降下がスイッチング素子の駆動レベルに影響を与える点に新たに着目した。配線抵抗による電圧降下は、スイッチング素子を駆動する回路の一部に存在し、制御回路から出力される駆動電圧レベルを減少あるいは増加させて、スイッチング素子の駆動端子に与えられる。
【００２８】
図８は、ＭＯＳＦＥＴのゲート−ソース間電圧Ｖｇｓとオン抵抗Ｒｄｓ（ｏｎ）との関係を示すグラフである。図示されたように、ゲート−ソース間電圧Ｖｇｓが大きくなるとオン抵抗Ｒｄｓ（ｏｎ）は小さくなり、ゲート−ソース間電圧Ｖｇｓが小さくなるとオン抵抗Ｒｄｓ（ｏｎ）は大きくなる。スイッチング素子は一般にこれと同様の特性を備えており、駆動電圧レベルが高いとオン抵抗（導通抵抗）が減少する傾向がある。
【００２９】
本発明ではこれを利用して、配線抵抗による電圧降下を考慮した駆動電圧レベルを比較して、導通抵抗が小さくなるスイッチング素子を優先的に駆動させるように選択する。これにより、スイッチング素子の導通抵抗による電力損失を低減して、電力変換装置の電力損失を低減できる。
【００３０】
このように、本発明では電力変換回路において駆動するスイッチング素子の数を変更する際に、スイッチングによる電力損失が少ないスイッチング素子を優先的に駆動するように制御する。
【００３１】
具体的には、スイッチング素子の電流経路の配線の寄生抵抗によって生じる電圧降下を考慮して、駆動するスイッチング素子を選択する。すなわち、駆動電圧が大きくスイッチング素子の導通抵抗が小さくなるものを優先的に使用することにより、スイッチング素子の導通抵抗による電力損失を効果的に低減して、電力変換装置での損失を低減する。
【００３２】
また、電力損失が少ないスイッチング素子として、配線抵抗での電圧降下により電位が高くなる箇所を駆動の基準点とし、配線での電圧降下が大きくなるスイッチング素子を優先的に駆動するようにすると、配線電圧での電圧降下分を補償して本来の駆動電圧レベルに近い電圧で駆動されるスイッチング素子を優先的に駆動することとなる。このため、スイッチング素子の導通抵抗が低減され、導通抵抗による電力損失が低減する。特に、駆動電圧の電源が他の電源と共通の一定電圧である場合には、一層効果的に電力損失を低減できる。
【００３３】
＜基本的構成＞
ここで、以下で述べる実施形態に共通な基本的構成と構成要素について説明する。図１は、本発明に係る電力変換装置の基本的構成例を示すブロック図である。なお、以下の説明において同様な複数の素子を参照番号の後に５ａ〜５ｃのように文字を付して表し、それらを総称する場合には５のように文字を省いて表す。
【００３４】
電力変換装置１は、並列接続された複数のスイッチング素子５ａ〜５ｃを有し、複数のスイッチング素子を同時に駆動する電力変換回路２と、電力変換装置１の出力の増減を検知する検知回路３と、電力変換装置１の出力の増減に応じて各スイッチング素子の選択・駆動を制御する制御回路４を備えている。
【００３５】
なお、図示した例では３つのスイッチング素子５ａ〜５ｃから駆動するスイッチング素子の選択・駆動を１つの制御回路４で制御する構成であるが、１つのスイッチング素子に対して１つの制御回路を備える構成でもよい。
【００３６】
［電力変換回路］
電力変換回路２は、複数のスイッチング素子５ａ〜５ｃとそれぞれのスイッチング素子を駆動する複数の駆動回路６ａ〜６ｃを備えている。
【００３７】
スイッチング素子５ａ〜５ｃは、並列接続される端子７ａ〜７ｃを基準に駆動端子８ａ〜８ｃに電圧を印加又は電流を流すことで導通状態を制御できるものであればよく、ＭＯＳＦＥＴやＩＧＢＴなどの電圧制御型絶縁ゲート素子や、バイポーラトランジスタなどの電流制御型素子などを用いることができる。中でも導通時に導通電流に比例した抵抗特性が備えたＭＯＳＦＥＴが好適である。また、入力電圧が低くスイッチング素子５への印加電圧が低い場合には特にＭＯＳＦＥＴが好適である。
【００３８】
複数のスイッチング素子５ａ〜５ｃの並列接続は、複数のスイッチング素子５ａ〜５ｃが個別の部品である場合にはプリント基板などに実装して配線することで実現される。また、複数のスイッチング素子５ａ〜５ｃを同一のＩＣパッケージ内で並列接続して、各スイッチング素子の制御端子８ａ〜８ｃを取り出すような構成としてもよい。また、複数の並列接続されたスイッチング素子５をモノリシック（一体的）に形成して、各スイッチング素子５の制御端子８を取り出す構成も可能である。これらの構成では、小型で限られた領域に電流を流すので電流密度が高く、配線による電圧降下が駆動電圧レベルに大きく影響するので、本発明により導通損失が低減でき好適である。また、素子構造が横型のＭＯＳＦＥＴでは配線エリアがより限定され、配線による電圧降下が駆動電圧レベルに大きく影響するので、本発明により導通損失を低減でき好適である。
【００３９】
スイッチング素子５ａ〜５ｃを駆動する駆動回路６ａ〜６ｃは、スイッチング素子の並列接続された端子７ａ〜７ｃの配線上の所定の基準点９を基準に電圧を印加又は電流を流して駆動するものであればよく、公知公用の様々な回路で構成できる。
【００４０】
［検知回路］
検知回路３は、電力変換回路２の出力の増減を検知できるものであればよく、例えば図１の例では負荷電流を検出して電力変換回路の出力の増減を検知するように構成されている。また図２に示すようにスイッチング素子５または電力変換回路２の導通電圧を検知して電力変換回路の出力の増減を検知するような構成としてもよい。
【００４１】
また、電力変換装置１が、負荷電流を検出する電流検出と、電力変換装置１の出力を調整する出力指令信号と電流検出信号に基づいて所望の負荷電流となるよう電力変換回路２のオンオフ信号を生成する電流制御回路を備え、検知回路３は出力指令信号を検知するような構成とすることもできる。
【００４２】
その他電力変換回路２の出力に比例するなど所定の関係を有するものであれば適用可能である。この場合、ノイズなどの影響のない滑らかな信号に基づいて選択を行えるので、誤スイッチ動作を防止でき、損失を一層低減できる効果がある。
【００４３】
［制御回路］
制御回路４は、検知回路３から出力される検知信号に応じて駆動するスイッチング素子の数を変更する。その際、検知信号が増加した場合、すなわち電力変換回路２の出力が増加した場合には、配線抵抗での電圧降下による駆動バイアスが大きいスイッチング素子から選択的に駆動を開始し、検知信号が減少した場合、すなわち電力変換回路２の出力が減少した場合には、配線抵抗での電圧降下による駆動バイアスが小さいものから選択的に駆動を停止するよう構成する。
【００４４】
例えば、検知信号の大きさを所定レベルと比較する比較手段により具現化できる。また、メモリ、Ｉ／Ｏなどを備えた制御用ＣＰＵによっても実現でき、この場合、ソフトウェアにより電力変換回路２に応じて駆動の開始および停止のレベルや、選択するスイッチング素子５を変更できるメリットがある。
【００４５】
［第１の実施形態］
以下、図面を参照して本発明に係る電力変換装置の実施形態について詳細に説明する。
【００４６】
本実施形態の電力変換装置の基本的構成は上記で説明した図１又は図２に示した基本的構成と同様である。図３は、本実施形態における電力変換回路２のプリント基板上での配置を示す図である。
【００４７】
本実施形態の電力変換回路２は、スイッチング素子としてＭＯＳＦＥＴを用い、これらＭＯＳＦＥＴ１０ａ〜１０ｃそれぞれのソース端子１１ａ〜１１ｃとドレイン端子１２ａ〜１２ｃは並列接続されている。ゲート駆動回路１４ａ〜１４ｃは、スイッチング素子１０のソース端子１１側の配線の基準点１５を基準にして対応するスイッチング素子のゲート端子１３を駆動するように接続されている。各ゲート駆動回路１４は駆動時には駆動電圧ＶＤをゲート端子１３に印加する。各ＭＯＳＦＥＴ１０としては、ＴＯ−２２０パッケージのものを使用する。
【００４８】
図３は、ＭＯＳＦＥＴ１０を実装するプリント基板を上面からみた配線図であり、図３に示す位置に配置され、プリント基板上の銅箔パターンにより電気的に接続されている。各ＭＯＳＦＥＴのドレイン端子１２へは図中右側より電流ＩＬが流れ、各ＭＯＳＦＥＴのソース端子１１から図中左側へ電流ＩＬが流れるように配線し、ＭＯＳＦＥＴ１０から見て電流ＩＬの入出力箇所は反対方向となる。各ソース端子１１間および各ドレイン端子１２間の配線パターンは、所定の抵抗値Ｒａを有している。各ゲート駆動回路１４は、図３には示していない制御回路４に接続され、制御回路４により駆動するＭＯＳＦＥＴ１０が選択される。
【００４９】
まず、ＭＯＳＦＥＴ１０を１個駆動する場合の動作について説明する。本実施形態においては、ＭＯＳＦＥＴ１０ａを駆動する。ＭＯＳＦＥＴ１０ａを駆動する場合、ＭＯＳＦＥＴ１０ａのゲート端子１１ａとソース端子１１ａの間の電圧（以下、ゲート−ソース間電圧Ｖｇｓと称する）としては、ゲート駆動回路１４ａの出力電圧ＶＤがそのまま印加される。
【００５０】
一方、ＭＯＳＦＥＴ１０ｂを選択した場合について考えると、駆動回路１４ｂとＶｇｓの間にはソース端子１１側の配線抵抗Ｒａが存在し、ここに負荷電流ＩＬが流れ、電圧降下Ｒａ・ＩＬが生じている。これによりＭＯＳＦＥＴ１０ｂのゲート−ソース間電圧Ｖｇｓは、ＶＤ−Ｒａ・ＩＬとなり、ＭＯＳＦＥＴ１０ｂの実際の駆動電圧が低下することが分かる。同様にＭＯＳＦＥＴ１０ｃについては、ゲート−ソース間電圧Ｖｇｓは、ＶＤ−２・Ｒａ・ＩＬとなり、ＭＯＳＦＥＴ１０ｃの実際の駆動電圧がさらに低下することが分かる。
【００５１】
ＭＯＳＦＥＴ１０のオン抵抗は、ゲート−ソース間電圧Ｖｇｓに対して既に説明した図８のような特性を有するので、１個のＭＯＳＦＥＴだけを駆動する際には、ＭＯＳＦＥＴ１０ａを選択することにより、ＭＯＳＦＥＴのオン抵抗が最も小さくなり、導通損失が低減される。
【００５２】
次に、２個のＭＯＳＦＥＴ１０を駆動する場合には、同様の理由からＭＯＳＦＥＴ１０ａとＭＯＳＦＥＴ１０ｂを選択して駆動する。このように抵抗による電圧降下によって実際のゲート−ソース間電圧Ｖｇｓが低下する度合いが最小のものから順に選択することで、ＭＯＳＦＥＴのオン抵抗が最も小さくなり、導通損失が低減される。
【００５３】
なお、ＭＯＳＦＥＴ１０を３個駆動する場合には全てのＭＯＳＦＥＴ１０ａ、１０ｂ、１０ｃを選択するよう構成する。
【００５４】
このように、本実施形態ではゲート駆動の基準点１５からソース端子１１までの間のパターンの配線抵抗Ｒａによる電圧降下が小さく、実際のゲート−ソース間電圧Ｖｇｓが高いＭＯＳＦＥＴから順に選択することにより、ＭＯＳＦＥＴ１０のオン抵抗が最も小さくなり、導通損失を低減できる。また、このようにするとＭＯＳＦＥＴ１０からの発熱も低減されるので、ＭＯＳＦＥＴ１０の放熱性も改善される。
【００５５】
また、実際のゲート−ソース間電圧Ｖｇｓが高いＭＯＳＦＥＴ１０ほど熱抵抗が低くなるように構成するとよい。実際のゲート−ソース間電圧Ｖｇｓが高いＭＯＳＦＥＴ１０にはゲート−ソース間電圧Ｖｇｓが低いＭＯＳＦＥＴ１０より多くの電流が流れ、導通損失が他のＭＯＳＦＥＴ１０よりも相対的には大きくなり、局所的にはＭＯＳＦＥＴ１０の温度が上昇する傾向がある。これに対して実際のゲート−ソース間電圧Ｖｇｓが高いＭＯＳＦＥＴ１０を他のＭＯＳＦＥＴ１０よりも熱抵抗が低くなるように構成することで、温度上昇が抑制されるので好ましい。
【００５６】
また、ＭＯＳＦＥＴ１０の電流バランスという観点では、後述する第３の実施形態と比較すると、駆動される各ＭＯＳＦＥＴ１０の電流経路において均等に配線抵抗Ｒａが存在するため、電流バランスは本実施形態の方が第３の実施形態よりも良好であり、放熱設計が行いやすいというメリットがある。
【００５７】
また、本実施形態のように負荷電流ＩＬがＭＯＳＦＥＴ１０の一方の側から逆方向側へ流れるように構成すると、図３の外側の配線をＭＯＳＦＥＴ１０の両側で広くとることができ、損失を低減できるメリットがある。
【００５８】
［第２の実施形態］
次に、本発明の電力変換装置に係る第２の実施形態について説明する。以下の説明では上記第１の実施形態と同様な部分については説明を省略し、本実施形態の特徴的な部分を中心に説明する。
【００５９】
図４は、本実施形態の電力変換回路２のプリント基板上での配置を図３と同様に示す図である。図４の配置で図３の第１の実施形態の配置と異なるのは、ゲート駆動回路１４の基準点１６の位置であり、ＭＯＳＦＥＴ１０ｃのソース端子１１ｃの近傍に設けている。また、これに伴い、本実施形態で選択するＭＯＳＦＥＴ１０の順序が第１の実施形態とは異なってくる。
【００６０】
まず、１個のＭＯＳＦＥＴ１０を駆動する場合には、ＭＯＳＦＥＴ１０ａ〜１０ｃのいずれを選択してもよく、例えばＭＯＳＦＥＴ１０ｃを選択する。これは、本実施形態ではいずれのＭＯＳＦＥＴ１０を選択しても、ソース端子１１側の配線抵抗Ｒａでの電圧降下が駆動するソース端子１１と基準点１６の間には発生せず、ゲート−ソース間電圧はＶＤとなるからである。
【００６１】
次に、２個のＭＯＳＦＥＴ１０を駆動する場合には、ＭＯＳＦＥＴ１０ｃとＭＯＳＦＥＴ１０ａを駆動する。この場合、ソース端子１１ｃと基準点１６の間には配線抵抗Ｒａによる電圧降下は発生しないので、ＭＯＳＦＥＴ１０ｃのゲート−ソース間電圧ＶｇｓはＶＤとなる。また、負荷電流ＩＬが２つのＭＯＳＦＥＴ１０に均等に分配されたと仮定すると、ソース端子１１ａと基準点１６の間の配線抵抗Ｒａによる電圧降下は、２・Ｒａ・１／２・ＩＬ＝Ｒａ・ＩＬとなる。ここで電圧降下の発生する向きを考慮すると、ＭＯＳＦＥＴ１０ａのゲート−ソース間電圧Ｖｇｓは、ＶＤ＋Ｒａ・ＩＬとなる。すなわちＭＯＳＦＥＴ１０ａのゲート−ソース間電圧Ｖｇｓは、ゲート駆動回路１４の出力電圧より高くなる。
【００６２】
ＭＯＳＦＥＴ１０を２個駆動する場合の他の組合わせは２通りあるが、どちらの場合も、基準点１６に近いＭＯＳＦＥＴ１０のゲート−ソース間電圧ＶｇｓがＶＤとなり、基準点１６より離れているＭＯＳＦＥＴ１０のゲート−ソース間電圧ＶｇｓがＶＤ＋１／２・Ｒａ・ＩＬとなる。
【００６３】
駆動する一方のＭＯＳＦＥＴ（１０ｃ）のゲート−ソース間電圧Ｖｇｓは、ともにＶＤと等しいが、他方のＭＯＳＦＥＴ（１０ａ）のゲート−ソース間電圧Ｖｇｓは本実施形態で選択した組合わせではＶＤ＋Ｒａ・Ｉａとなるが、他の２通りの組合せにおいてはＶＤ＋１／２・Ｒａ・Ｉａとなる。すなわち、本実施形態で選択した組合わせのほうが、ゲート−ソース間電圧Ｖｇｓが１／２・Ｒａ・ＩＬほど高くなり、ＭＯＳＦＥＴ１０のオン抵抗が低くなる。すなわち、ＭＯＳＦＥＴ１０ｃとＭＯＳＦＥＴ１０ａを選択して駆動することにより、ＭＯＳＦＥＴ１０での導通損失を低減できる。
【００６４】
さらに、ゲート駆動回路の基準点１６を、ソース端子１１側の配線抵抗Ｒａの電圧降下が発生した際に最も高い電位を取り得るソース端子１１の近傍に配置することで、ゲート駆動回路１４の駆動電圧ＶＤよりも高く、かつ最も高い電圧をＭＯＳＦＥＴ１０のゲート−ソース間に印加することができ、ＭＯＳＦＥＴ１０でのオン抵抗が低くなり、導通損失が低減される。
【００６５】
ＭＯＳＦＥＴ１０を３個駆動する場合には、第１の実施形態と同様に全てのＭＯＳＦＥＴ１０ａ、１０ｂ、１０ｃを選択するように構成する。
【００６６】
このように、本実施形態によれば、配線抵抗Ｒａでの電圧降下が実際のゲート−ソース間電圧に最もプラスにバイアスされるＭＯＳＦＥＴ１０を選択することで、ＭＯＳＦＥＴ１０のオン抵抗が最も小さくなり、導通損失が低減される。また、ＭＯＳＦＥＴ１０からの発熱が低減されるので、ＭＯＳＦＥＴ１０の放熱性も改善される。
【００６７】
また、配線抵抗Ｒａの電圧降下を考慮して最も高い電位を取り得るソース端子１１の近傍に基準点１６を設けることで、ゲート−ソース間電圧Ｖｇｓへの正のバイアス電圧が最も大きくなり、ＭＯＳＦＥＴ１０のオン抵抗が最も小さくなり、導通損失が低減される。コストの観点から駆動電圧ＶＤを他の電源電圧と共通な一定電圧とする場合、導通損失の面から駆動電圧を高めたい場合に効果的である。また、逆に、本実施形態の構成により導通損失の増加を抑制しつつコストを低減できる。
【００６８】
［第３の実施形態］
更に本発明に係る電力変換装置の第３の実施形態について説明する。以下の説明では上記第１の実施形態と同様な部分については説明を省略し、本実施形態の特徴的な部分を中心に説明する。
【００６９】
図５は、本実施形態の電力変換回路２部分のプリント基板上での配置を図３と同様に示す図である。図５の配置で第１の実施形態の配置と異なるのは、ＭＯＳＦＥＴ１０に対する配線の方向と基準点の位置である。すなわち、各ＭＯＳＦＥＴ１０のドレイン端子１２へは図中右側から左側へ電流ＩＬが流れるよう配線し、各ＭＯＳＦＥＴ１０のソース端子１１へは図中左側から右側へ電流ＩＬが流れるよう配線し、ＭＯＳＦＥＴ１０から見て電流ＩＬの入出力箇所は同じ方向（右側）にある。各ソース端子１１間および各ドレイン端子１２間の配線パターンは、所定の抵抗値Ｒａを有しており、ソース端子１１側の配線の基準点１８を基準にして各ゲート端子１３を駆動するようゲート駆動回路１４が接続されている。
【００７０】
駆動時に選択するＭＯＳＦＥＴ１０の順番は、基準点からみれば上記第１の実施形態と同様であり、基準点１８に近いＭＯＳＦＥＴ１０から順に選択して駆動する。
【００７１】
つまり、１個のＭＯＳＦＥＴ１０を駆動する場合には、ＭＯＳＦＥＴ１０ｃを選択する。２個のＭＯＳＦＥＴ１０を駆動する場合には、ＭＯＳＦＥＴ１０ｃとＭＯＳＦＥＴ１０ｂを選択する。３個のＭＯＳＦＥＴ１０を駆動する場合には、第１の実施形態と同様に全てのＭＯＳＦＥＴ１０ｃ、１０ｂ、１０ａを選択するように構成する。
【００７２】
このように、駆動するソース端子１１と基準点１８の間の配線抵抗Ｒａでの電圧降下が小さいものから、すなわち出力電圧ＶＤからの電圧低下が小さく実際に印加されるゲート−ソース間電圧Ｖｇｓが大きくなるＭＯＳＦＥＴ１０から順番に選択して駆動する。
【００７３】
ＭＯＳＦＥＴ１０のオン抵抗は、ゲート−ソース間電圧Ｖｇｓに対して図８に示すような特性を有するので、上記のような順番でＭＯＳＦＥＴ１０を選択することにより、ＭＯＳＦＥＴ１０のオン抵抗が最も小さくなり、導通損失が低減される。また、ＭＯＳＦＥＴ１０からの発熱が低減されるので、ＭＯＳＦＥＴ１０の放熱性も改善される。
【００７４】
さらに、上記のようにＭＯＳＦＥＴ１０を選択して駆動することにより、１個のＭＯＳＦＥＴ１０ｃを駆動する場合ももちろん配線抵抗Ｒａでの損失が低減されゼロとなるが、２個駆動する場合においても、実際のゲート−ソース間電圧Ｖｇｓが高いＭＯＳＦＥＴ１０ｃのほうがオン抵抗が低くなり、負荷電流ＩＬがＭＯＳＦＥＴ１０ｂへ分配される割合も低くなるので、配線抵抗Ｒａでの導通損失は低減される。この点は第１の実施形態よりも本実施形態の方が優れている。
【００７５】
また、実際のゲート−ソース間電圧Ｖｇｓが高いＭＯＳＦＥＴ１０ほど熱抵抗が低いように構成するとよい。実際のゲート−ソース間電圧Ｖｇｓが高いＭＯＳＦＥＴ１０にはゲート−ソース間電圧Ｖｇｓが低いＭＯＳＦＥＴ１０よりも多くの電流が流れ、導通損失が他のＭＯＳＦＥＴ１０よりも相対的には大きくなり、局所的にはＭＯＳＦＥＴ１０の温度が上昇しがちである。従って、このＭＯＳＦＥＴ１０を他のＭＯＳＦＥＴ１０より熱抵抗を低くするよう構成することで、温度上昇が抑制されるので好ましい。
【００７６】
［第４の実施形態］
次に、本発明の電力変換装置に係る第４の実施形態について説明する。以下の説明では上記第１から第３の実施形態と同様な部分については説明を省略し、本実施形態の特徴的な部分を中心に説明する。
【００７７】
図６は、本実施形態の電力変換回路２のプリント基板上での配置を図３と同様に示す図である。図６の配置で図４の第２の実施形態と異なるのは、ＭＯＳＦＥＴ１０への配線方向と基準点の位置である。すなわち、各ＭＯＳＦＥＴ１０のドレイン端子１２へは図中右側から左側に向かって電流ＩＬが流れるように配線し、各ＭＯＳＦＥＴ１０のソース端子１１へは図中左側から右側へ電流ＩＬが流れるように配線し、ＭＯＳＦＥＴ１０から見て電流ＩＬの入出力箇所は同じ方向（右側）にある。各ソース端子１１間および各ドレイン端子１２間の配線パターンは、所定の抵抗値Ｒａを有しており、ソース端子１１側の配線の基準点１９を基準にして各ゲート端子１３を駆動するようゲート駆動回路１４が接続されている。
【００７８】
本実施形態で駆動するＭＯＳＦＥＴ１０は以下のように選択する。１個のＭＯＳＦＥＴ１０を駆動する場合には、ＭＯＳＦＥＴ１０ｃを選択する。いずれのＭＯＳＦＥＴ１０を選択しても、ソース端子１１ｃと基準点１６の間には配線抵抗Ｒａによる電圧降下は発生しないので、実際にゲート−ソース間電圧Ｖｇｓに印加される電圧はいずれもＶＤである点は第２の実施形態と同様であるが、本実施形態では負荷電流ＩＬが導通するソース端子１１側の配線抵抗Ｒａおよびドレイン端子１２側の配線抵抗Ｒａが最も小さくなるＭＯＳＦＥＴ１０ｃを選択する。これにより、配線抵抗Ｒａでの損失を低減できる。
【００７９】
次に、２個のＭＯＳＦＥＴ１０を駆動する場合には、ＭＯＳＦＥＴ１０ａとＭＯＳＦＥＴ１０ｃを駆動する。他に２つの組合わせがあるが、第２の実施形態と同様に、上記の組み合わせでのゲート−ソース間電圧Ｖｇｓが最も高く、ＭＯＳＦＥＴ１０での導通損失を低減できる。
【００８０】
３個のＭＯＳＦＥＴ１０を駆動する場合には、第２の実施形態と同様に全てのＭＯＳＦＥＴ１０ａ、１０ｂ、１０ｃを選択するよう構成する。
【００８１】
このように、本実施形態では、駆動するソース端子１１と基準点１９の間の配線抵抗Ｒａによる電圧降下に大きいもの、すなわち出力電圧ＶＤからの電圧上昇が大きく実際に印加されるゲート−ソース間電圧Ｖｇｓが大きくなるＭＯＳＦＥＴ１０から順に選択して駆動する。これにより、ＭＯＳＦＥＴ１０のオン抵抗が小さくなり、ＭＯＳＦＥＴ１０の導通損失が低減される。
【００８２】
また、配線抵抗Ｒａによる電圧降下を考慮して、最も高い電位を取り得るソース端子１１の近傍に基準点１９を設けることで、ゲート−ソース間電圧Ｖｇｓへの正のバイアス電圧が大きくなり、ＭＯＳＦＥＴ１０のオン抵抗が小さくなり、ＭＯＳＦＥＴ１０の導通損失が低減される。
【００８３】
［第５の実施形態］
次に、本発明の電力変換装置に係る第５の実施形態について説明する。以下の説明では上記第１から第４の実施形態と同様な部分については説明を省略し、本実施形態の特徴的な部分を中心に説明する。
【００８４】
図７は、本実施形態の電力変換装置の構成を示すブロック図である。図において上記の第１及び第２の実施形態と同様な部分には同じ符号を付している。
【００８５】
本実施形態の電力変換装置は、いわゆる系統連系インバータと呼ばれるもので、太陽電池などの直流電源からの出力が正の入力端子２０ｐ及び負の入力端子２０ｍの間に入力される。入力端子２０ｐと２０ｍの間には入力電力を平滑化する平滑コンデンサ２１が接続されている。電力変換回路２ｘ、２ｙおよびトランス２２はプッシュプル回路を構成しており、入力された電力は電力変換回路２ｘ、２ｙで高周波スイッチングされ、トランス２２により高周波交流に電力変換され、整流回路２３で全波整流される。更に後段のフィルタ回路２４によって高周波成分が除去され、全波整流された脈流はＩＧＢＴのフルブリッジで構成されたインバータ回路２５によって折り返し動作が行われ、系統２６に滑らかな交流電力を出力する。
【００８６】
交流電圧検出手段３１により系統２６の交流電圧を検知して、交流電圧信号を電流基準波形生成手段３２および折り返し制御手段３４に出力する。電流基準波形生成手段３２は出力したい電流に比例した大きさの正弦波を全波整流した形状の電流基準波形を生成し、ＰＷＭ回路３３に出力する。電流検出手段３５は図示したようにトランス２２の両端の電流を一括して検出する構成となっており、検出した電流値に応じた電流検出信号をＰＷＭ回路３３に出力する。
【００８７】
ＰＷＭ回路３３では、電流基準波形に応じた出力電流となるよう、電流基準波形と電流検出信号の差を演算して、偏差がゼロとなるように変調信号を調整し、搬送波である三角波と比較してパルス幅変調（ＰＷＭ）を行う。パルス信号は電力変換回路２ｘと２ｙとが交互にスイッチングを行うように分配され、制御回路４に出力される。
【００８８】
制御回路４の詳細な動作は後述するが、パルス信号を適宜電力変換回路２ｘおよび２ｙに伝達して、電力変換回路２ｘおよび２ｙはオン／オフ制御され正弦波ＰＷＭ変換を行う。正弦波ＰＷＭ動作により変換された電力はトランス２２、整流回路２３、フィルタ回路２４を経て、電流波形は正弦波を全波整流した形状で、かつ系統２６の電圧位相と同期した波形となる。これを、折り返し制御手段３２によりインバータ回路２５を系統２６の電圧位相と同期した折り返し制御を行うことにより、系統２６と位相が一致した正弦波の電流を出力することができる。このようにして、直流電源からの直流電力を出力電流を制御しつつ交流電力に変換して系統２６に出力する。
【００８９】
次に、本実施形態の特徴である制御回路４および電力変換回路２ｘ、２ｙについて説明する。電力変換回路２ｘ、２ｙは第１の実施形態の電力変換回路と同様の構成であり、それぞれＭＯＳＦＥＴ１０が図のように３つ並列接続されている。なおサフィックスｄ、ｅ、ｆで示す部分は、サフィックスａ、ｂ、ｃとそれぞれ同一の配置構成である。また、ゲート駆動回路１４はいずれも基準点１７を駆動の基準とする。
【００９０】
ここで、本実施形態の制御回路４では、電流基準波形生成手段３２からの電流基準波形に基づいて駆動するＭＯＳＦＥＴ１０を選択してパルス信号を伝達する点が第１の実施形態と異なる。すなわち、電流基準波形の大きさに応じて駆動するＭＯＳＦＥＴ１０を選択する。すでに説明した通り本実施形態の電力変換装置では電流制御を行っているので、電流基準波形は出力電流と比例関係にある。このため、出力電流を用いた場合と同様に駆動するＭＯＳＦＥＴ１０を選択できる。さらに、内部信号である滑らかな電流基準波形をもとにＭＯＳＦＥＴ１０の選択を行うことによりノイズの影響を受けずに安定してＭＯＳＦＥＴ１０を選択できるというメリットがある。また、誤スイッチ動作を防止できるので損失を低減できるというメリットもある。
【００９１】
本実施形態のＭＯＳＦＥＴ１０の選択する順番は、第１の実施形態と同様である。すなわち、駆動する数に応じてＭＯＳＦＥＴ１０ａ（１０ｄ）から順にＭＯＳＦＥＴ１０ｂ（１０ｅ）、ＭＯＳＦＥＴ１０ｃ（１０ｆ）の順に選択して駆動を開始し、駆動を停止する場合にはその逆の順番で駆動を停止する。このようにゲート駆動の基準点１７からソース端子１１までの間の配線抵抗Ｒａによる電圧降下が小さく、実際のゲート−ソース間電圧Ｖｇｓが最も高くなるＭＯＳＦＥＴ１０を優先的に駆動することにより、ＭＯＳＦＥＴ１０のオン抵抗が最も小さくなり、導通損失を低減できる。
【００９２】
また、本実施形態では２つの電力変換回路２ｘ、２ｙを含む構成であるが、このように複数の電力変換回路を有する構成においても導通損失を低減できることがわかる。また、２つの電力変換回路２ｘ、２ｙの各駆動の基準とする点を同じ場所とすることも可能である。
【００９３】
本実施形態においては電力変換装置の前段のプッシュプル回路部の電力変換回路に本発明を適用したが、これに限定するものでなく、例えば後段部のインバータ回路２５においても適用可能である。
【００９４】
また、出力調整方法およびパルス生成方法は上記の構成に限定するものではなく、公知公用の方法を適用できる。
【００９５】
また、各実施形態においてはスイッチング手段としてＭＯＳＦＥＴを使用し、その数を３個としたが、スイッチング手段として使用する素子やその数は上記実施形態に限定するものではなく、様々な数のＭＯＳＦＥＴを使用する構成に適用可能である。また、電流容量の異なるＭＯＳＦＥＴを用いることもできる。
【００９６】
＜その他の実施形態＞
本発明は、複数の機器から構成される発電システムに適用しても良いし、また、一つの機器からなる装置（電力変換装置）に適用しても良い。
【図面の簡単な説明】
【００９７】
【図１】本発明の電力変換装置の基本的構成例を示すブロック図である。
【図２】本発明の電力変換装置の別の基本的構成例を示すブロック図である。
【図３】第１の実施形態の電力変換回路の基板上の配置を示す図である。
【図４】第２の実施形態の電力変換回路の基板上の配置を示す図である。
【図５】第３の実施形態の電力変換回路の基板上の配置を示す図である。
【図６】第４の実施形態の電力変換回路の基板上の配置を示す図である。
【図７】第５の実施形態の電力変換装置の構成を示すブロック図である。
【図８】ＭＯＳＦＥＴのオン抵抗とゲート−ソース間電圧の関係を示すグラフである。
【符号の説明】
【００９８】
１  電力変換装置
２  電力変換回路
３  検知回路
４  制御回路
５ａ〜５ｃ  スイッチング素子
６ａ〜６ｃ  駆動回路
７ａ〜７ｃ  端子
８ａ〜８ｃ  制御端子
９  基準点
１０ａ〜１０ｃ  ＭＯＳＦＥＴ
１１ａ〜１１ｃ  ソース端子
１２ａ〜１２ｃ  ドレイン端子
１３ａ〜１３ｃ  ゲート端子
１４ａ〜１４ｃ  ゲート駆動回路
１５〜１９  基準点
Ｒａ  配線抵抗
【図１】
2005354766.tif 000003
【図２】
2005354766.tif 000004
【図３】
2005354766.tif 000005
【図４】
2005354766.tif 000006
【図５】
2005354766.tif 000007
【図６】
2005354766.tif 000008
【図７】
2005354766.tif 000009
【図８】
2005354766.tif 000010