(57)【要約】【課題】  Ｅ-フューズファーム技術を用いる装置において、メモリ及び/又はＥ-フューズファームモジュールのパワーダウンの間、システムの待ち時間を実質的に除く方法及び回復能力を有するメモリを提供すること。【解決手段】  低電力Ｅ-フューズ回復方法は、Ｅ-フューズファーム技術を用いる装置におけるメモリ(12〜18)及び/又はＥ-フューズファームモジュール(26)のパワーダウンの間、システムの待ち時間を実質的に除く。本方法は、メモリの回復レジスタ及び最小の制御論理回路への電力を維持し、一方、他の全ての回路は、低電力データ保持モードに置かれるか、又は完全に電力がオフされる。１つ以上のメモリに電力が戻った後、Ｅ-フューズファームから回復データをスキャンする必要がなく、これによって、回復データを再ロードするためにシステムを最早遊ばせる必要がないので、ダイナミックパワーの節約が行なわれる。【選択図】          図２
2005158061.tif 000002
【特許請求の範囲】
【請求項１】
メモリの回復方法であって、
メモリの回復情報をストアするＥ-フューズファーム、及び関連するメモリモジュール回路、電力制御論理回路、及び回復データレジスタを有するメモリモジュールを備えるステップと、
前記Ｅ-フューズファーム及び前記メモリモジュールをパワーアップし、且つ前記パワーアップ中に前記Ｅ-フューズファームを介して前記メモリの回復情報を前記メモリモジュールへロードするステップと、
前記メモリの回復情報が、前記Ｅ-フューズファーム及び関連するメモリモジュール回路への電力ロスの間、前記メモリモジュールによって保持されるように、前記Ｅ-フューズファーム及び関連するメモリモジュール回路への電力ロスの間、前記電力制御論理回路及び回復データレジスタへの電力を維持するステップと、
を有することを特徴とする方法。
【請求項２】
回復能力を有するメモリデバイスであって、
電源と、
前記電源に接続された電力制御論理回路と、
前記電源に接続された少なくとも一つのスイッチと、
前記少なくとも一つのスイッチに接続されたメモリアレーと、
前記少なくとも一つのスイッチに接続された周辺論理回路と、
前記電源及び前記少なくとも一つのスイッチに接続された回復データレジスタと、
を備え、
前記少なくとも一つのスイッチは、電力制御論理信号に応答して、前記周辺論理回路、前記メモリアレー及び回復データレジスタの選択された部分への電力を除去するように作動し、前記周辺論理回路、前記メモリアレー及び前記回復データレジスタの前記選択された部分のパワーダウンに続いて、メモリ回復データが前記回復データレジスタに保持されることを特徴とするメモリデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般に、回復能力を有するメモリを利用する装置に関し、特に、Ｅ-フューズファーム技術を用いる装置において、メモリ及び/又はＥ-フューズファームモジュール(E-fuse farm module)の電力停止中にシステムの待ち時間を実質的に除く方法に関する。
【背景技術】
【０００２】
回復能力を有するメモリを利用する装置は、デバイスチップに含まれるＥ-フューズファームモジュールを必要とする。Ｅ-フューズファームは、回復情報をストアするためのプログラム可能なフューズばかりでなく、回復情報をプログラムし、メモリにロードするための制御論理回路を含む。回復情報は、Ｅ-フューズファーム及びメモリを接続するシリアル・スキャン・チェイン・パス(serial scan chain path)を介して、デバイスがパワーアップしたときＥ-フューズファームモジュールからメモリへロードされる。回復情報がメモリにスキャンされると、Ｅ-フューズファーム論理回路は、追加の機能を行わずアイドルのままである。
【０００３】
従来例では、電力がデバイス及びＥ-フューズファームモジュールにおける全てのメモリに保持されなければならない。現在のＥ-ファームの実現例は、複数のSRAMメモリデバイス１０、１２、１４、１６を示す図１に図示されており、その各々は、Ｅ-フューズファーム２６に接続された回復データレジスタ１８、２０、２２、２４の個々のセットを有する。もし、１つ以上のメモリ１０、１２、１４、１６及び/又はＥ-フューズファーム２６への電力が止められると、デバイスは電力がオフされ、その後再び電力がオンされて、回復データを再ロードするまで、回復情報が失われ、メモリへのアクセスが不可能になるであろう。したがって、従来例は、低電力/漏れアップリケーションに対して１つ以上のメモリをパワーダウンする方法を提供しない。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前述に照らして、Ｅ-フューズファーム技術を用いる装置において、メモリ及び/又はＥ-フューズファームモジュールのパワーダウンの間、システムの待ち時間を実質的に除くための方法を提供することは、有益であり、利点である。
【課題を解決するための手段】
【０００５】
上述の及び他の目的を達成するために、本発明は、Ｅ-フューズファーム技術を用いるデバイスにおけるメモリ及び/又はＥ-フューズファームモジュールのパワーダウンの間、システムの待ち時間を実質的に除くための方法を提供する。この方法は、メモリにある回復レジスタ及び最小の制御論理回路に電力を維持し、一方、他の全ての回路は、低電力のデータ保持モードに置かれるか、又は完全に電力がオフにされる。１つ以上のメモリで電力(パワー)が戻された後にＥ-フューズファームから回復データを再びスキャンする必要がない。本発明は、回復データを再びロードするためにシステムを最早遊ばせる必要がないので、これによりダイナミックパワーの節約を提供する。最初のシステムのパワーアップ後にＥ-フューズファームがパワーダウンされ、回復データがメモリにロードされるので、著しい漏れ電力(リーケージパワー)の節約になる。
【０００６】
一つの実施例によると、メモリの回復方法は、メモリの回復情報をストアするＥ-フューズファームを備えるステップであって、メモリモジュールが関連したメモリモジュール回路、電力制御論理回路、及び回復データレジスタを有するステップと、
Ｅ-フューズファーム及びメモリモジュールをパワーアップし、前記パワーアップ中に
Ｅ-フューズファームを会してメモリモジュールに回復情報をロードするステップと、
前記メモリ回復情報がＥ-フューズファーム及び関連したメモリモジュール回路への電力ロスの間、メモリモジュールによって保持されるように、Ｅ-フューズファーム及び関連したメモリモジュール回路への電力ロスの間、電力制御論理回路及び回復データレジスタへの電力を維持するステップと、
を有する。
【０００７】
他の実施例によれは、メモリの回復方法は、
メモリの回復情報をストアするＥ-フューズファームを含むデバイスを備えるステップであって、少なくとも一つのメモリモジュールが関連したメモリモジュール回路、電力制御論理回路、及び回復データレジスタを有するステップと、
前記デバイスをパワーアップし、前記パワーアップ中に前記Ｅ-フューズファームを介して前記回復情報を前記メモリモジュールへ転送するステップと、
前記メモリ回復情報がＥ-フューズファーム及び関連したメモリモジュール回路への電力ロスの間、メモリモジュールによって保持されるように、Ｅ-フューズファーム及び関連したメモリモジュール回路への電力ロスの間、前記メモリモジュールの電力制御論理回路及び前記メモリモジュールの回復データレジスタへの電力を維持するステップと、
を有する。
【０００８】
更に他の実施例によれば、回復能力を有するメモリデバイスは、
電源(供給電圧)と、
前記供給電源に接続された電力制御論理回路と、
前記供給電源に接続された少なくとも一つのスイッチと、
前記少なくとも一つのスイッチに接続されたメモリアレーと、
前記少なくとも一つのスイッチに接続された周辺論理回路と、
前記供給電源及び前記少なくとも一つのスイッチに接続された回復データレジスタと、
を備え、
前記少なくとも一つのスイッチは、電力制御論理信号に応答して、前記周辺論理回路、前記メモリアレー、前記回復データレジスタへの電力(パワー)を除去するように動作し、前記メモリ回復データが前記周辺論理回路、前記メモリアレー及び前記回復データレジスタの選択された部分のパワーダウンに続いて、メモリ回復データが前記回復データレジスタに保持されることを特徴とする。
【０００９】
更に他の実施例によれば、回復能力を有するメモリデバイスは、
電源(供給電圧）と、
前記電源に接続された電力制御論理回路と、
前記Ｖssフッタースイッチ及びＶddヘッダースイッチから成るグループから選択された少なくとも一つのスイッチと、
前記少なくとも一つのスイッチに接続されたメモリアレーと、
前記少なくとも一つのスイッチに接続された周辺論理回路と、
前記電源及び前記少なくとも一つのスイッチに接続された回復データレジスタと、
を備え、
前記少なくとも一つのスイッチは、前記メモリ回復データが前記周辺論理回路、前記メモリアレー及び前記回復データレジスタの選択された部分の電力停止に続いて、前記回復データレジスタに保持されるように、電力制御論理信号に応答して、前記周辺論理回路、前記メモリアレー、前記回復データレジスタへの電力を除去するように動作することを特徴とする。
【００１０】
更に他の実施例によれば、回復能力を有するメモリデバイスは、
電力装置制御論理回路と、
Ｅ-フューズファームと、
回復データレジスタを有する少なくとも一つのメモリモジュールと、
を備え、
前記少なくとも一つのメモリモジュールは、デバイスの部分への電力のロス中に、電力装置制御論理信号に応答して、前記回復データレジスタにメモリ回復データを維持するように動作することを特徴とする。
【発明を実施するための最良の形態】
【００１１】
図１は、現在のＥ-フューズファームの実現例を示す図である。図１は、複数のSRAMメモリデバイス１０、１２、１４、１６を示し、その各々は、Ｅ-フューズファーム２６に接続された回復データレジスタ１８、２０、２２、２４の個別のセットを含む。もし、電力(パワー)が１つ以上のメモリ１０、１２、１４、１６及び／またはＥ-フューズファーム２６に停止されると、デバイスは電力がオフ(パワーオフ)にされ、その後再びオンして、回復データを再びロードするまで、回復情報は失われ、メモリへのアクセスは不可能になるであろう。したがって、図１に示された従来例は、低電力/漏れ(リーケージ)アプリケーションのため１つ以上のメモリをパワーダウンする方法を提供しない。
【００１２】
図２は、本発明の一つの実施例による低電力Ｅ-フューズファームの具現化を示す図である。図２に示されたＥ-フューズファームの例は、図２に示された例が電力装置制御論理回路２８を用いている点を除いて、図１に示された例と類似している。この電力装置制御論理回路２８は、メモリ１０、１２、１４、１６にある最小の制御論理回路及び回復データレジスタ１８、２０、２２、２４への電力を維持するように動作し、一方、他の全ての回路は、低電力データ保持モードに置かれるか、完全に電力がオフされる。
【００１３】
前述したように、最早、１つ以上のメモリ１０、１２、１４、１６でパワー(電力)アップされた後、Ｅ-フューズファーム２６から回復データを再びスキャンする必要がなく、したがって、ダイナミックパワーを減少する。電力装置制御論理回路２８は、最初のシステムのパワーアップ後に、Ｅ-フューズファーム２６がパワーダウンされるようにすることができ、回復データがメモリ１０、１２、１４、１６にロードされる。しかし、本発明は、これに限定されるものではなく、ここで説明された原理は、メモリを持たない全てのプロセス技術又はデバイス性能の影響に容易に応用されることが理解されるであろう。
【００１４】
図３は、図２に示された低電力Ｅ-フューズの実施例に使用するのに適した一つのSRAMデバイス３０と関連した詳細を示す図である。このSRAM３０は、それ自体の内部の電力制御論理回路３２、Ｖddヘッダースイッチ３４、メモリアレー３６、関連した周辺論理回路３８、４０及び特定の回復レジスタのセットを用いていることが判る。電力制御論理回路３２及びＶddヘッダースイッチ３４へのＶdd電源は、共にスイッチされないが、一方、メモリアレー３６及び周辺論理回路３８、４０へのＶdd電源は、共にスイッチされる。回復データレジスタ４４へのＶdd電源は、スイッチされたり、スイッチされなかったりし、電力装置制御入力信号４６及び内部のＳＲＡＭ電力制御信号４８に従って実行される。
【００１５】
しかし、本発明は、これに限定されない。ここに述べられた発明の原理を用いて、設計に依存した最適な解決を可能にするいろいろな実施例が可能であることが理解されるであろう。例えば、図３に示されたＶddヘッダースイッチ以外にＶssフッタースイッチを使用することができる。ヘッダー又はフッタースイッチは、メモリモジュール３０の外部に容易に配置することもできる。例えば、共通の外部のヘッダー又はフッタースイッチは、同時にパワーダウンされるメモリ群に対して用いることもできる。
【００１６】
図４は、図３に示されたSRAMモジュール３０と共に使用するのに適した本発明の一つの実施例による回復データ記憶素子回路を示す概略図である。メモリ回復データを維持するために、保持ラッチ回路５２のみがデータ保持又はオフモードの間、電力が供給されたままである。SAVE及びRESTORE信号５４、５６が図３のSRAM電力制御論理回路のブロック３２から発生され、常時アクティブのままである。これらの信号は、メモリ３０がデータ保持又はオフモードに置かれる前に、保持ラッチ回路５２を分離する。
【００１７】
これらの信号は、また、メモリ３０が保持又はオフモードを脱出した後に保持ラッチ５２から回復データを回復する。VRETIN信号５８は、保持ラッチ用のスイッチされないＶdd電源である。しかし、本発明はこれに限定されない。この分野の当業者は、図４に示された回復データ記憶素子回路５０は、上述した本発明の原理を用いる多くの可能な実施例の一つであることを容易に理解するであろう。
【００１８】
以上の記載に関連して、以下の各項を開示する。
(1)メモリの回復方法であって、
メモリの回復情報をストアするＥ-フューズファームと、関連するメモリモジュール回路、電力制御論理回路及び回復データレジスタを有するメモリモジュールとを備えるステップと、
前記Ｅ-フューズファーム及び前記メモリモジュールをパワーアップし、且つ前記パワーアップの間に、前記Ｅ-フューズファームを介して前記メモリの回復情報を前記メモリモジュールにロードするステップと、
前記メモリの回復情報が、前記Ｅ-フューズファーム及び関連するメモリモジュール回路への電力ロスの間、前記メモリモジュールによって保持されるように、前記Ｅ-フューズファーム及び関連するメモリモジュール回路への電力ロスの間、前記電力制御論理回路及び回復データレジスタへの電力を維持するステップと、
を有することを特徴とする方法。
【００１９】
(2)前記Ｅ-フューズファーム及び関連するメモリモジュール回路への電力のロス中、前記電力制御論理回路及び回復データレジスタへの電力を維持するステップは、前記回復データレジスタに関連したデータ保持ラッチ回路への電力を維持するだけのステップを有することを特徴とする前記(1)項に記載の方法。
【００２０】
(3)前記Ｅ-フューズファーム及び関連するメモリモジュール回路への電力のロス中、前記電力制御論理回路及び回復データレジスタへの電力を維持するステップは、更に、前記メモリモジュールへの電力ロスの前に、前記保持ラッチ回路を分離するためにメモリモジュール電力制御論理信号を発生するステップを有することを特徴とする前記(2)項に記載の方法。
【００２１】
(4)前記前記Ｅ-フューズファーム及び前記メモリモジュールをパワーアップし、且つ前記パワーアップの間、前記Ｅ-フューズファームを介して前記メモリモジュールへ前記回復情報をロードするステップは、前記メモリモジュールへ電力を与えるために、Ｖddヘッダースイッチを作動するステップを有することを特徴とする前記(1)項に記載の方法。
【００２２】
(5)前記前記Ｅ-フューズファーム及び前記メモリモジュールをパワーアップし、且つ前記パワーアップの間、前記Ｅ-フューズファームを介して前記メモリモジュールへ前記回復情報をロードするステップは、前記メモリモジュールへ電力を与えるために、Ｖssフッタースイッチを作動するステップを有することを特徴とする前記(1)項に記載の方法。
【００２３】
(6)メモリ回復方法であって、
メモリの回復情報をストアするＥ-フューズファームを含むデバイスと、関連するメモリモジュール回路、電力制御論理回路及び回復データレジスタを有する少なくとも一つのメモリモジュールとを備えるステップと、
前記デバイスをパワーアップし、前記パワーアップ中に前記Ｅ-フューズファームを介して前記メモリの回復情報を前記メモリモジュールへ転送するステップと、
前記メモリの回復情報が、前記Ｅ-フューズファーム及び関連するメモリモジュール回路への電力ロスの間、前記メモリモジュールによって保持されるように、前記Ｅ-フューズファーム及び関連するメモリモジュール回路への電力ロスの間、前記メモリモジュールの電力制御論理回路及びメモリモジュールの回復データレジスタへの電力を維持するステップと、
を有することを特徴とする方法。
【００２４】
(7)前記Ｅ-フューズファーム及び関連するメモリモジュール回路への電力ロスの間、前記メモリモジュールの電力制御論理回路及びメモリモジュールの回復データレジスタへの電力を維持するステップは、前記メモリモジュールの回復データレジスタに関連したデータ保持ラッチ回路への電力を維持するだけのステップを有することを特徴とする前記(6)項に記載の方法。
【００２５】
(8)前記Ｅ-フューズファーム及び関連するメモリモジュール回路への電力ロスの間、前記メモリモジュールの電力制御論理回路及びメモリモジュールの回復データレジスタへの電力を維持するステップは、更に、前記メモリモジュールへの電力ロスの前に、前記メモリモジュールの保持ラッチ回路を分離するためにメモリモジュール電力制御論理信号を発生するステップを有することを特徴とする前記(7)項に記載の方法。
【００２６】
(9)前記デバイスをパワーアップし、且つ前記パワーアップ中に前記Ｅ-フューズファームを介して前記メモリモジュールへ前記回復情報を転送するステップは、前記メモリモジュールへ電力を与えるために、少なくとも一つのＶddヘッダースイッチを作動するステップを有することを特徴とする前記(6)項に記載の方法。
【００２７】
(10)前記デバイスをパワーアップし、且つ前記パワーアップ中に前記Ｅ-フューズファームを介して前記メモリモジュールへ前記回復情報を転送するステップは、前記メモリモジュールへ電力を与えるために、少なくとも一つのＶssフッタースイッチを作動するステップを有することを特徴とする前記(6)項に記載の方法。
【００２８】
(11)回復能力を有するメモリデバイスであって、
電源(供給電圧)と、
前記電源に接続された電力制御論理回路と、
前記電源に接続された少なくとも一つのスイッチと、
前記少なくとも一つのスイッチに接続されたメモリアレーと、
前記少なくとも一つのスイッチに接続された周辺論理回路と、
前記電源及び前記少なくとも一つのスイッチに接続された回復データレジスタと、
を備え、
前記少なくとも一つのスイッチは、電力制御論理信号に応答して、前記周辺論理回路、前記メモリアレー及び回復データレジスタの選択された部分への電力を除去するように作動し、前記周辺論理回路、前記メモリアレー及び前記回復データレジスタの前記選択された部分のパワーダウンに続いて、メモリ回復データが前記回復データレジスタに保持されることを特徴とするメモリデバイス。
【００２９】
(12)前記回復データレジスタは、前メモリ記回復データをストアし、維持するように作動する保持ラッチ回路を有することを特徴とする前記(11)項に記載のメモリデバイス。
【００３０】
(13)回復能力を有するメモリデバイスであって、
電源(供給電圧）と、
前記電源に接続された電力制御論理回路と、
前記Ｖssフッタースイッチ及びＶddヘッダースイッチから成るグループから選択された少なくとも一つのスイッチと、
前記少なくとも一つのスイッチに接続されたメモリアレーと、
前記少なくとも一つのスイッチに接続された周辺論理回路と、
前記電源及び前記少なくとも一つのスイッチに接続された回復データレジスタと、
を備え、
前記少なくとも一つのスイッチは、電力制御論理信号に応答して、前記周辺論理回路、前記メモリアレー、前記回復データレジスタへの電力を除去するように作動し、前記周辺論理回路、前記メモリアレー及び前記回復データレジスタの選択された部分のパワーダウンに続いて、メモリ回復データが前記回復データレジスタに保持されることを特徴とするメモリデバイス。
【００３１】
(14)前記回復データレジスタは、前記メモリ回復データをストアし、維持するように動作する保持ラッチ回路を有することを特徴とする前記(13)項に記載のメモリデバイス。
【００３２】
(15)メモリ回復能力を有するデバイスであって、
電力装置制御論理回路と、
Ｅ-フューズファームと、
回復データレジスタを有する少なくとも一つのメモリモジュールと、
を備え、
前記少なくとも一つのメモリモジュールは、前記デバイスの部分への電力ロスの間、電力装置制御論理信号に応答して、前記回復データレジスタにメモリ回復データを維持するように動作することを特徴とするデバイス。
【００３３】
(16)前記少なくとも一つのメモリモジュールは、
電源(供給電圧）と、
前記電源に接続された電力制御論理回路と、
前記Ｖssフッタースイッチ及びＶddヘッダースイッチから成るグループから選択された少なくとも一つのスイッチと、
前記少なくとも一つのスイッチに接続されたメモリアレーと、
前記少なくとも一つのスイッチに接続された周辺論理回路と、
前記電源及び前記少なくとも一つのスイッチに接続された回復データレジスタと、
を備え、
前記少なくとも一つのスイッチは、電力制御論理信号に応答して、前記周辺論理回路、前記メモリアレー、前記回復データレジスタへの電力を除去するように作動し、前記周辺論理回路、前記メモリアレー及び前記回復データレジスタの選択された部分のパワーダウンに続いて、前記メモリ回復データが前記回復データレジスタに保持されることを特徴とする前記(15)項に記載のデバイス。
【００３４】
(17)前記回復データレジスタは、前記メモリ回復データをストアし、維持するように動作する保持ラッチ回路を有することを特徴とする前記(15)に記載のデバイス。
【００３５】
(18)低電力Ｅ-フューズ回復方法は、Ｅ-フューズファーム技術を用いる装置におけるメモリ及び/又はＥ-フューズファームモジュールのパワーダウンの間、システムの待ち時間を実質的に除去する。本方法は、メモリの回復レジスタ及び最小の制御論理回路への電力を維持し、一方、他の全ての回路は、低電力データ保持モードに置かれるか、又は完全に電力がオフされる。１つ以上のメモリに電力が戻った後、Ｅ-フューズファームから回復データをスキャンする必要がない。これによって、回復データを再ロードするためにシステムを最早遊ばせる必要がないので、ダイナミックパワーの節約が行なわれる。また、最初のシステムのパワーアップ後に、Ｅ-フューズファームがパワーダウンされることができ、回復データがメモリにロードされるので、漏れ電力が著しく節約される。
【００３６】
上述に照らして、本発明は、メモリ回復技術における著しい進歩を提供する。更に、本発明は、メモリ分野の当業者に、新しい原理を応用し、必要なこれらの特定された要素を構成し、使用するのに必要な情報を提供するために、詳細に説明された。前述の説明に照らして、本発明は、更に、構成及び動作において従来技術からの著しい発展を示していることが明らかである。しかし、本発明の特定の実施例は、ここで詳細に説明されたけれども、請求項に記載されるように、本発明の精神及び範囲から逸脱することなく、いろいろな変更、変形及び置き換えが行なわれることが理解されるべきである。
【図面の簡単な説明】
【００３７】
【図１】従来のＥ-フューズファームを示すブロック図である。
【図２】本発明の一つの実施例による低電力Ｅ-フューズファームを示すブロック図である。
【図３】図２に示された一つのＳＲＡＭデバイスと関連するより詳細を示すブロック図である。
【図４】本発明の一つの実施例による回復データ記憶素子回路を示す概略図である。
【図１】
2005158061.tif 000003
【図２】
2005158061.tif 000004
【図３】
2005158061.tif 000005
【図４】
2005158061.tif 000006