(57)【要約】【課題】低電圧駆動、連続移相変化及び高速移相変化という条件を満たし、且つ伝送効率の良い又はインピーダンス整合を可能とする新規な構成の移相器を提供する。【解決手段】第１の可変容量素子を含むリアクタンス部と当該リアクタンス部に直列に接続され且つ第２の可変容量素子を含むサセプタンス部とを含む移相部と、第１の可変容量素子及び第２の可変容量素子の静電容量を連続的に変化させる制御信号を移相部に出力する制御部とを具備するものである。可変容量素子を連続変化させれば移相量の連続変化も可能になる。これらの素子は半導体上に形成することができ、低電圧駆動及び高速応答性も実現される。２つの可変容量素子を調整することにより、インピーダンスの変化を抑えることも可能となり、伝送効率を向上させることができるようになる。【選択図】図７
2005033604.tif 000002
【特許請求の範囲】
【請求項１】
第１の可変容量素子を含むリアクタンス部と当該リアクタンス部に直列に接続され且つ第２の可変容量素子を含むサセプタンス部とを含む移相部と、
前記第１の可変容量素子及び前記第２の可変容量素子の静電容量を連続的に変化させる制御信号を前記移相部に出力する制御部と、
を具備する移相器。
【請求項２】
前記制御部が、
【数１】
2005033604.tif 000013
（Ｘは前記リアクタンス部のリアクタンス、Ｂは前記サセプタンス部のサセプタンス）
を一定に保つという条件をさらに満たすような制御信号を出力することを特徴とする請求項１記載の移相器。
【請求項３】
前記制御部が、前記第１の可変容量素子及び前記第２の可変容量素子を同時に制御することを特徴とする請求項１記載の移相器。
【請求項４】
第１の可変容量素子を含むリアクタンス部と当該リアクタンス部に直列に接続され且つ第２の可変容量素子を含むサセプタンス部とを含む移相部と、
制御信号を前記移相部に出力する制御部と、
を具備し、
前記移相部が、複数直列に接続されることを特徴とする移相器。
【請求項５】
前記制御部が、
【数２】
2005033604.tif 000014
（Ｘは前記リアクタンス部のリアクタンス、Ｂは前記サセプタンス部のサセプタンス）
を一定に保つような制御信号を出力することを特徴とする請求項４記載の移相器。
【請求項６】
前記制御部が、前記第１の可変容量素子及び前記第２の可変容量素子を同時に制御することを特徴とする請求項４記載の移相器。
【請求項７】
第１の可変容量素子を含むリアクタンス部と当該リアクタンス部に直列に接続され且つ第２の可変容量素子を含むサセプタンス部とを含む移相部と、
制御信号を前記移相部に出力する制御部と、
を具備し、
前記制御部が、前記第１の可変容量素子に対する第１の制御信号と、前記第２の可変容量素子に対する前記第１の制御信号とは独立した第２の制御信号とを出力することを特徴とする移相器。
【請求項８】
第１の可変容量素子を含むリアクタンス部と当該リアクタンス部に直列に接続され且つ第２の可変容量素子を含むサセプタンス部とを含む移相部と、
制御信号を前記移相部に出力する制御部と、
を具備し、
前記第１の可変容量素子及び前記第２の可変容量素子が所定の容量比で構成され、前記制御信号が、前記第１の可変容量素子及び前記第２の可変容量素子に対して共通であることを特徴とする移相器。
【請求項９】
前記所定の容量比が、前記第１の可変容量素子及び前記第２の可変容量素子の面積比によって定まることを特徴とする請求項８記載の移相器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移相器に関する。
【背景技術】
【０００２】
例えば特開２００１−１９６８０４号公報（特許文献１）には以下のような移相器が開示されている。すなわち、外導体と、外導体の内部に収納される２つの内導体とを備え、前記２つの内導体は、２つの端子にそれぞれつながる２つの固定内導体と、可変内導体とからなり、可変内導体は、Ｕ字状に折り返された形状を有し、固定内導体との高周波的な接続を確保しながらスライド可能に構成されている。特許文献１に示された本移相器は、可変内導体をスライドさせ、インピーダンスを変化させる機械式なので、動作は低速である。
【０００３】
また、特開平７−９９４２５号公報（特許文献２）の実施例１には図２７に示すような移相器が開示されている。図２７に示す移相器２０００は、入力端子２００５を有するＳＰＤＴ（Single Pole Double Throw）スイッチ２００１と、ＳＰＤＴスイッチ２００１と端子２００６で接続されるＬＰＦ（Low Pass Filter）２００２と、ＳＰＤＴスイッチ２００１と端子２００７で接続されるＨＰＦ（High Pass Filter）２００３と、端子２００８でＬＰＦ２００２と接続され、端子２００９でＨＰＦ２００３と接続され且つ出力端子２０１０を有するＳＰＤＴスイッチ２００４とを含む。
【０００４】
移相器２０００に含まれるＬＰＦ２００２の回路図を図２８に示す。図２８に示すＬＰＦ２００２は、インダクタＬ２７１及びＬ２７２と、キャパシタＣ２７１と、抵抗Ｒ２７１乃至Ｒ２７３と、ＦＥＴ（Field Effect Transistor）Ｆ２７１乃至Ｆ２７３と、ゲートバイアス端子２０１１とを含む。なお、端子２００６及び２００８は図２７に示すものと同じである。ＦＥＴＦ２７１のソースは端子２００６に接続され、ドレインはインダクタＬ２７１に接続され、ゲートは抵抗Ｒ２７１を介してゲートバイアス端子２０１１に接続されている。一端がＦＥＴＦ２７１のドレインに接続されたインダクタＬ２７１の他端は、インダクタＬ２７２及びキャパシタＣ２７１に接続されている。一端がインダクタＬ２７１及びキャパシタＣ２７１に接続されたインダクタＬ２７２の他端は、ＦＥＴＦ２７２のソースに接続されている。一端がインダクタＬ２７１及びインダクタＬ２７２に接続されたキャパシタＣ２７１の他端は、ＦＥＴＦ２７３のソースに接続されている。ＦＥＴＦ２７３のゲートは抵抗Ｒ２７３を介してゲートバイアス端子２０１１に接続され、ドレインは接地されている。ＦＥＴＦ２７２のゲートは、抵抗Ｒ２７２を介してゲートバイアス端子２０１１に接続され、ドレインは端子２００８に接続される。
【０００５】
移相器２０００の動作を説明するため、まずＬＰＦ２００２の動作を説明する。ＦＥＴＦ２７１乃至Ｆ２７３はゲートバイアス端子２０１１の電圧により共通に制御される。すなわち、ＦＥＴＦ２７１乃至Ｆ２７３が全てＯＮ又は全てＯＦＦのいずれかの状態をとる。
【０００６】
図２９（ａ）に、ＦＥＴＦ２７１乃至Ｆ２７３が全てＯＮになった時のＬＰＦ２００２の等価回路であるＬＰＦ２００２ａを示す。ＦＥＴＦ２７１乃至Ｆ２７３が全てＯＮの場合、ＦＥＴＦ２７１乃至Ｆ２７３は、理想的には等価回路において省略できる。よって、ＬＰＦ２００２ａはインダクタＬ２７１及びＬ２７２と、キャパシタＣ２７１とを含む。ここでインダクタＬ２７１及びＬ２７２は、端子２００６及び端子２００８の間で直列に接続されている。また、キャパシタＣ２７１はインダクタＬ２７１及びＬ２７２の接続点に接続されており、その他端は接地されている。なお、インダクタＬ２７１及びＬ２７２とキャパシタＣ２７１とは図２８に示したものと同じであり、端子２００６及び２００８は図２７に示したものと同じである。ＬＰＦ２００２ａのリアクタンス部はインダクタＬ２７１及びＬ２７２で構成され、サセプタンス部はキャパシタＣ２７１のみで構成される。
【０００７】
また、図２９（ｂ）にＦＥＴＦ２７１乃至Ｆ２７３が全てＯＦＦになった時のＬＰＦ２００２の等価回路であるＬＰＦ２００２ｂを示す。ＦＥＴＦ２７１乃至Ｆ２７３が全てＯＦＦの場合、ＦＥＴは特定の容量を有するキャパシタと考えることができるので、等価回路においてＦＥＴはキャパシタで表現されている。図２９（ｂ）において、ＬＰＦ２００２ｂは、インダクタＬ２７１及びＬ２７２と、キャパシタＣ２７１と、キャパシタＦ２７１ａ乃至Ｆ２７３ａとを含む。なお、インダクタＬ２７１及びＬ２７２とキャパシタＣ２７１とは図２８に示したものと同じであり、キャパシタＦ２７１ａ乃至Ｆ２７３ａは図２８に示したＦＥＴＦ２７１乃至Ｆ２７３に対応するキャパシタであり、端子２００６及び２００８は図２７に示したものと同じである。ここでキャパシタＦ２７１ａ、インダクタＬ２７１及びＬ２７２及びキャパシタＦ２７２ａは、端子２００６及び端子２００８の間にこの順番で直列に接続されている。また、インダクタＬ２７１及びＬ２７２の接続点にはキャパシタＣ２７１が接続されており、その他端はキャパシタＦ２７３ａに接続されている。一端がキャパシタＣ２７１に接続されているキャパシタＦ２７３ａの他端は接地されている。ＬＰＦ２００２ｂのリアクタンス部はインダクタＬ２７１及びＬ２７２と、キャパシタＦ２７１ａ及びＦ２７２ａとで構成され、サセプタンス部はキャパシタＣ２７１とキャパシタＦ２７３ａとで構成される。
【０００８】
次に、図２９（ａ）に示すＬＰＦ２００２ａと図２９（ｂ）に示すＬＰＦ２００２ｂとを比較する。ＬＰＦ２００２ｂのリアクタンス部は、ＬＰＦ２００２ａのリアクタンス部にＦＥＴＦ２７１及びＦ２７２に対応するキャパシタＦ２７１ａ及びＦ２７２ａを加えたものである。また、ＬＰＦ２００２ｂのサセプタンス部は、ＬＰＦ２００２ａのサセプタンス部にＦＥＴＦ２７３に対応するキャパシタＦ２７３ａを加えたものである。よってＬＰＦ２００２ａとＬＰＦ２００２ｂの規格化リアクタンス及び規格化サセプタンスは異なる。この規格化リアクタンス及び規格化サセプタンスが異なる２状態をＦＥＴのスイッチング動作によって作り出すことにより、２つの異なるＬＰＦ２００２の移相量を得ることができる。図示はしないが、図２７に示すＨＰＦ２００３にもＦＥＴが含まれ、ＬＰＦ２００２と同様に、当該ＦＥＴのスイッチング動作によって異なる２つの移相量を得ている。移相器２０００の移相量はＬＰＦ２００２の移相量とＨＰＦ２００３の移相量とによって決まるので、移相器２０００全体としても、ＦＥＴのスイッチング動作によって異なる移相量を得ることができる。例えば、特許文献２の実施例１にはＬＰＦ２００２によって得られる２つの移相量を−６７．５°及び−２２．５°とし、ＨＰＦ２００３によって得られる２つの移相量を２２．５°及び６７．５°となるように構成素子を設計すると、１個の移相器２０００で４５°と９０°の切り替えが実現できることが述べられている。しかし、この移相器２０００で得られる移相量は離散的であり、連続的に移相量を変化させることはできない。
【０００９】
さらに、特開平７−９９４２５号公報（特許文献２）の実施例２には図３０に示すような移相器が開示されている。図３０に示す移相器３０００は、それぞれが入力端子３００３と出力端子３００４に接続されているＬＰＦ３００１とＨＰＦ３００２とが含まれている。すなわち、ＬＰＦ３００１とＨＰＦ３００２とは、互いに並列となっている。
【００１０】
ＬＰＦ３００１は、インダクタＬ２９１及びＬ２９２と、可変容量素子Ｃ２９１乃至Ｃ２９３とを含む。可変容量素子Ｃ２９１、インダクタＬ２９１及びＬ２９２、可変容量素子Ｃ２９２とは、入力端子３００３及び出力端子３００４の間に、この順番で直列に接続されている。また、可変容量素子Ｃ２９３は、インダクタＬ２９１及びＬ２９２の接続点に接続されており、その他端は接地されている。
【００１１】
ＨＰＦ３００２は、インダクタＬ２９３と、可変容量素子Ｃ２９４乃至Ｃ２９６とを含む。可変容量素子Ｃ２９４及びＣ２９５は、入力端子３００３及び出力端子３００４の間に、この順番で直列に接続されている。また、インダクタＬ２９３は、可変容量素子Ｃ２９４及びＣ２９５の接続点に接続されており、その他端は可変容量素子Ｃ２９６に接続されている。一端がインダクタＬ２９３に接続されている可変容量素子Ｃ２９６の他端は、接地されている。
【００１２】
図３０に示す移相器３０００の動作原理を図３１を用いて説明する。図３１では、移相量を円の中心角で示し、信号成分を円の中心から円周方向に伸びたベクトルで示すものとする。図３１において、信号成分３０１０はＬＰＦ３００１の通過移相量を−４５°としたときのＬＰＦ３００１を通過する信号成分を示し、信号成分３０１１はＨＰＦ３００２の通過移相量を４５°としたときのＨＰＦ３００２を通過する信号成分を示す。図３１では移相器３０００の通過移相量θは、信号成分３０１０と信号成分３０１１のベクトル合成により得られることを示している。すなわち、ＬＰＦ３００１及びＨＰＦ３００２の個々の移相量については変化させることは無く、それらの入出力インピーダンスを変化させ、ベクトル合成することにより移相器３０００の通過位相量θが決定される。なお、移相器３０００の入出力インピーダンスを５０Ωから変化させないようにするために、ＬＰＦ３００１及びＨＰＦ３００２の入出力インピーダンスを調整している。このような動作原理により、ＬＰＦ３００１及びＨＰＦ３００２の移相量並びに信号成分３０１０及び３０１１によって決まる特定の範囲において、所望の移相量を得ることができる。詳細については後述する。
【００１３】
また、特開平１１−１６８３５４号公報（特許文献３）には以下のような移相器が開示されている。すなわち、２つのＦＥＴのドレインとソース間にそれぞれインダクタまたはキャパシタを接続し、前記ＦＥＴのゲートにオン電圧を印加した場合、前記ＦＥＴのドレインから入力された信号をそのままＦＥＴのソースから出力する。一方、前記ＦＥＴのゲートにピンチオフ電圧を印加した場合、ＦＥＴがオフ状態となり、前記入力信号は前記インダクタまたはキャパシタを通過するように構成されているものである。この特許文献３に述べられた移相器は２つのＦＥＴのＯＮ又はＯＦＦの状態を組み合わせることにより、通過位相を４通りに変化させるものである。ただし、この変化は離散的であり、連続的に移相量を変化させるものではない。
【００１４】
さらに、特開２０００−３１５９０２号公報（特許文献４）には以下のような移相器が開示されている。すなわち、第１のセラミック基板上に形成された高周波信号用の導体線路と、第２のセラミック基板上に形成されグランド面となる金属膜と、導体線路と前記金属膜とを対向させた状態で前記両基板間に配置され、樹脂とこの樹脂中に分散された液晶とからなる液晶・樹脂複合体とを備えたものである。本特許文献４に述べられた移相器は液晶・樹脂複合体の誘電率を制御電圧により変化させ、移相量を変化させるが、制御電圧が高いという難点がある。
【００１５】
また、米国特許第４８３７５３２号公報（特許文献５）には図３２に示すような移相器が開示されている。本米国特許の移相器４０００は、直列に接続した２つのインダクタと当該インダクタの接続点に一端が接続され且つ他端が接地された可変容量素子とからなる単位エレメントを、複数直列に接続することによって構成される。すなわち図３２に示すように、入力端子Ｑ０に接続される単位エレメントであるセクションＳ−１と、接続点Ｑ１でセクションＳ−１に接続されるセクションＳ−２と、．．．．図示しないセクションＳ−(n-1)に接続され且つ出力端子Ｑｎに接続されるセクションＳ−ｎとが含まれる。単位エレメントである第１段目のセクションＳ−１では、入力端子Ｑ０と接続点Ｑ１の間にインダクタＬ１ａ及びインダクタＬ１ｂが直列に接続され、可変容量素子Ｃ１はインダクタＬ１ａ及びＬ１ｂの接続点に接続され、その他端は接地されている。同様に、単位エレメントである第２段目のセクションＳ−２では、接続点Ｑ１及びＱ２の間にインダクタＬ２ａ及びＬ２ｂとが直列に接続され、可変容量素子Ｃ２はインダクタＬ２ａ及びＬ２ｂの接続点に接続され、その他端は接地されている。単位エレメントである最終段のセクションＳ−ｎでは、図示しない接続点Ｑ(n-1)と出力端子Ｑｎの間にインダクタＬｎａ及びＬｎｂとが直列に接続され、可変容量素子ＣｎはインダクタＬｎａ及びＬｎｂの接続点に接続され、その他端は接地されている。なお、移相器４０００は、さらに、バイアス用インダクタＬ３１１と、バイアス用キャパシタＣ３１１とを含み、出力端子Ｑｎとグランドとの間にバイアス用インダクタＬ３１１とバイアス用キャパシタＣ３１１とが直列に接続されており、バイアス用インダクタＬ３１１とバイアス用キャパシタＣ３１１の接続点がバイアス電圧入力端子４００３となっている。
【００１６】
より具体的には、各インダクタＬｉａ及びＬｉｂ（ｉは１乃至ｎの整数）のインダクタンスは等しく、それぞれＬ／２で表される。各可変容量素子Ｃｉのキャパシタンスは等しく調整され、Ｃで表される。このとき、移相器４０００の特性インピーダンスＺ0は、以下の式で表される。すなわち、特性インピーダンスＺ0は、可変容量素子ＣｉのキャパシタンスＣの関数となっている。但し、ルートの中の分母のみが変動するため、特性インピーダンスは変化する。
【数１】
2005033604.tif 000003
【００１７】
特性インピーダンスの変化はインピーダンスのミスマッチを生じさせ、反射による移相器の通過損失に繋がるので、無い方が望ましい。特許文献５には単位エレメント一段で移相器４０００を構成する場合は、可変容量素子Ｃ１の静電容量を大きく変化させなければならないため特性インピーダンスが大きく変動し、それによってインピーダンスのミスマッチが大きくなるが、多段化することにより各単位エレメントにおける可変容量素子Ｃｉの静電容量の調整度合いを小さくすることができるためインピーダンスのミスマッチを抑えることできることが示されている。理想的には段数を無限大に近づければ通過損失はゼロに近くなるが、現実的には段数は有限であるので通過損失はある程度存在する。よって伝送効率は悪化する。
【００１８】
なお、現在、図１に示すようなアンテナアプリケーションが存在する。図１に示すアンテナアプリケーションは例えばスマートアンテナであり、半導体基板１４上に形成されるアレイアンテナブロック１１、ミリ波回路ブロック１２及び論理回路ブロック１３により構成されている。アレイアンテナブロック１１は、複数のアンテナ１１ａを含む。個々のアンテナ１１ａの構成を図２に示す。アンテナ１１ａは、受信部２１と減衰器Ａ２１と移相器Ｓ２１とが、この順番で直列に接続されている。受信部２１で受信された信号は、減衰器Ａ２１で減衰され、移相器Ｓ２１により移相量を調節され、図１に示したミリ波回路ブロック１２内の信号合成部２２に出力される。信号合成部２２は、アレイアンテナブロック１１上の全てのアンテナの入力信号を合成し、例えばミリ波回路ブロック１２内の図示しない復調器に信号を出力する。
【００１９】
図１に示したようなアンテナアプリケーションでは、低電圧駆動、連続移相変化、高速移相変化という条件が求められているが、上で述べた特許文献１乃至４に述べられた移相器にはこの全ての条件を満たすものはない。特許文献５の移相器４０００は、低電圧駆動、連続移相変化、高速移相変化を実現しているが、上でも述べたように移相量の変化に伴う特性インピーダンスの変化により、伝送効率が悪化してしまう。
【特許文献１】特開２００１−１９６８０４号
【特許文献２】特開平７−９９４２５号
【特許文献３】特開平１１−１６８３５４号
【特許文献４】特開２０００−３１５９０２号
【特許文献５】米国特許第４８３７５３２号
【発明の開示】
【発明が解決しようとする課題】
【００２０】
上でも述べたように、本発明の目的は、低電圧駆動、連続移相変化及び高速移相変化という条件を満たし、且つ伝送効率の良い移相器を提供することである。
【００２１】
また本発明の他の目的は、低電圧駆動、連続移相変化及び高速移相変化という条件を満たし、インピーダンス整合を可能とする新規な構成の移相器を提供することである。
【課題を解決するための手段】
【００２２】
本発明の第１の態様に係る移相器は、第１の可変容量素子を含むリアクタンス部と当該リアクタンス部に直列に接続され且つ第２の可変容量素子を含むサセプタンス部とを含む移相部と、第１の可変容量素子及び第２の可変容量素子の静電容量を連続的に変化させる制御信号を移相部に出力する制御部とを具備する。リアクタンス部とサセプタンス部との両方に含まれる可変容量素子を連続変化させれば移相量の連続変化も可能になる。また、これらの素子は半導体上に形成することができ、低電圧駆動及び高速応答性も実現される。さらに、２つの可変容量素子を調整することにより、インピーダンスの変化を抑えることも可能となる。すなわち、伝送効率を向上させることができるようになる。
【００２３】
また、上記制御部が、
【数２】
2005033604.tif 000004
（Ｘはリアクタンス部のリアクタンス、Ｂはサセプタンス部のサセプタンス）
を一定に保つという条件をさらに満たすような制御信号を出力するようにしてもよい。インピーダンスＺ0を一定に保つことにより、通過損失を限りなくゼロに近づけることができるようになる。
【００２４】
さらに、上記制御部が、第１の可変容量素子及び第２の可変容量素子を同時に制御するようにしてもよい。
【００２５】
本発明の第２の態様に係る移相器は、第１の可変容量素子を含むリアクタンス部と当該リアクタンス部に直列に接続され且つ第２の可変容量素子を含むサセプタンス部とを含む移相部と、制御信号を移相部に出力する制御部とを具備し、移相部が複数直列に接続されるものである。リアクタンス部とサセプタンス部との両方に含まれる可変容量素子を連続変化させれば移相量の連続変化も可能になる。また、これらの素子は半導体上に形成することができ、低電圧駆動及び高速応答性も実現される。さらに、２つの可変容量素子を調整することにより、インピーダンスの変化を抑えることも可能となる。すなわち、伝送効率を向上させることができるようになる。さらに、移相部の多段化により各移相部の制御に対する負担が低減される。
【００２６】
また、上記制御部が、
【数３】
2005033604.tif 000005
（Ｘはリアクタンス部のリアクタンス、Ｂはサセプタンス部のサセプタンス）
を一定に保つような制御信号を出力するようにしてもよい。
【００２７】
さらに、上記制御部が、第１の可変容量素子及び第２の可変容量素子を同時に制御するようにしてもよい。
【００２８】
本発明の第３の態様に係る移相器は、第１の可変容量素子を含むリアクタンス部と当該リアクタンス部に直列に接続され且つ第２の可変容量素子を含むサセプタンス部とを含む移相部と、制御信号を移相部に出力する制御部とを具備し、制御部が、第１の可変容量素子に対する第１の制御信号と、第２の可変容量素子に対する第１の制御信号とは独立した第２の制御信号とを出力するものである。リアクタンス部とサセプタンス部との両方に含まれる可変容量素子を連続変化させれば移相量の連続変化も可能になる。また、これらの素子は半導体基板上に形成することができ、低電圧駆動及び高速応答性も実現される。さらに、２つの可変容量素子を第１及び第２の制御信号により調整することにより、インピーダンスの変化を抑えることも可能となる。すなわち、伝送効率を向上させることができるようになる。
【００２９】
また、上記制御部が、
【数４】
2005033604.tif 000006
（Ｘはリアクタンス部のリアクタンス、Ｂはサセプタンス部のサセプタンス）
を一定に保つような制御信号を出力するようにしてもよい。
【００３０】
本発明の第４の態様に係る移相器は、第１の可変容量素子を含むリアクタンス部と当該リアクタンス部に直列に接続され且つ第２の可変容量素子を含むサセプタンス部とを含む移相部と、制御信号を移相部に出力する制御部とを具備し、第１の可変容量素子及び第２の可変容量素子が所定の容量比で構成され、制御信号が第１の可変容量素子及び第２の可変容量素子に対して共通であるものである。リアクタンス部とサセプタンス部との両方に含まれる可変容量素子を連続変化させれば移相量の連続変化も可能になる。また、これらの素子は半導体基板上に形成することができ、低電圧駆動及び高速応答性も実現される。さらに、第１の可変容量素子及び第２の可変容量素子を所定の容量比で構成することにより、各々に対して共通の制御信号を使用することができ、移相器全体の制御が容易になる。なお、２つの可変容量素子を制御信号により調整することにより、インピーダンスの変化を抑えることも可能となる。すなわち、伝送効率を向上させることができるようになる。
【００３１】
また、上記制御部が、
【数５】
2005033604.tif 000007
（Ｘはリアクタンス部のリアクタンス、Ｂはサセプタンス部のサセプタンス）
を一定に保つような制御信号を出力するようにしてもよい。さらに、上記所定の容量比が、第１の可変容量素子及び第２の可変容量素子の面積比によって定まるようにしてもよい。
【００３２】
さらに、本発明の第１乃至第４の態様に係る移相器において、上記制御部が、第１の可変容量素子及び第２の可変容量素子の静電容量を同一方向に変化させるように制御するようにしてもよい。
【００３３】
また、本発明の第１乃至第３の態様に係る移相器において、上記制御部が、第２の可変容量素子の静電容量を増加させる場合に第１の可変容量素子の静電容量も増加させるという条件をさらに満たすような制御信号を出力するようにしてもよい。このような制御を行うことにより、インピーダンス整合が可能となる場合もある。
【００３４】
さらに、本発明の第１乃至第４の態様に係る移相器において、上記制御部が、移相器の通過移相量を増大させる場合に第１の可変容量素子及び第２の可変容量素子の静電容量を共に増加させるという条件をさらに満たすような制御信号を出力するようにしてもよい。このような制御を行うことにより、インピーダンス整合が可能となり、所望の移相量を実現できるようになる場合もある。
【発明の効果】
【００３５】
本発明によれば、低電圧駆動、連続移相変化及び高速移相変化という条件を満たし、且つ伝送効率の良い移相器が提供できる。
【００３６】
また、本発明の別の側面として、低電圧駆動、連続移相変化及び高速移相変化という条件を満たし、インピーダンス整合を可能とする新規な構成の移相器を提供することができる。
【発明を実施するための最良の形態】
【００３７】
［発明の着想］
特許文献５で述べられた移相器４０００は、サセプタンス部のみを変化させていたために特性インピーダンスが変化してしまうという問題があった。そこでリアクタンス部にも可変素子を用いることを検討する。これを式で表すと以下の（２）式のようになる。
【数６】
2005033604.tif 000008
ここで、Ｌはリアクタンス部のリアクタンス、Ｃはサセプタンス部のサセプタンス、矢印は可変素子であることを示す。このように、特性インピーダンスＺ0を決定する式のルート内の分母には可変容量素子の静電容量が、分子には可変インダクタンス素子のインダクタンスが現れるので、可変容量素子による静電容量及び可変インダクタンス素子によるインダクタンスを調整して特性インピーダンスＺ0を一定値に保つことを考える。
【００３８】
図３に上で述べた着想に基づく移相器の回路図を示す。図３に示す移相器は、それぞれリアクタンス部を構成する可変インダクタＬ３１乃至Ｌ３５と、それぞれがサセプタンス部を構成する可変キャパシタＣ３１乃至Ｃ３４とが含まれる。可変インダクタＬ３１、Ｌ３２、Ｌ３３、Ｌ３４及びＬ３５は、入力端子３１及び出力端子３２の間にこの順番で直列に接続されている。また、可変インダクタＬ３１及びＬ３２の接続点には可変キャパシタＣ３１の一端が接続されており、可変キャパシタＣ３１の他端は接地されている。さらに、可変インダクタＬ３２及びＬ３３の接続点には可変キャパシタＣ３２の一端が接続されており、可変キャパシタＣ３２の他端は接地されている。また、可変インダクタＬ３３及びＬ３４の接続点には可変キャパシタＣ３３の一端が接続されており、可変キャパシタＣ３３の他端は接地されている。さらに、可変インダクタＬ３４及びＬ３５の接続点には可変キャパシタＣ３４の一端が接続されており、可変キャパシタＣ３４の他端は接地されている。なお、図３に示した移相器の段数（ここではサセプタンス部の相当する数）は４段となっているが、これは１例であり、別の段数でもよい。図３に示す移相器はリアクタンス部とサセプタンス部の両方に可変素子が存在するので、（２）式を満たすようにリアクタンス部とサセプタンス部を制御すれば、特性インピーダンスを変化させることなく、移相量を変化させることが可能になる。しかし、現実的には可変インダクタは機械的な動作が必要になる素子でしか実現されておらず、図１に示したようなアンテナアプリケーションでは使用できない。
【００３９】
そこで、本発明では図４（ａ）乃至（ｄ）に示す原理を利用する。図４（ａ）乃至（ｄ）では、可変インダクタが、インダクタンス量固定のインダクタと可変キャパシタに置き換えられることを説明する。まず、図４（ａ）には、インダクタンスＬ４１のインダクタＬ４１が示されている。特定の周波数においては、図４（ａ）のインダクタＬ４１は図４（ｂ）に示すような等価回路で表現することができる。すなわち、図４（ｂ）では、インダクタＬ４２及びキャパシタＣ４１がこの順番で直列に接続されている。
【００４０】
図４（ｃ）は図４（ａ）のインダクタを可変インダクタに置き換えたものである。すなわち、図４（ｃ）には、可変インダクタＬ４３が示されている。図４（ａ）及び（ｂ）で述べた関係と同様に、特定の周波数においては、図４（ｃ）の可変インダクタは図４（ｄ）に示すような等価回路で表現することができる。すなわち図４（ｄ）では、インダクタＬ４４及び可変キャパシタＣ４２がこの順番で直列に接続されている。
【００４１】
このとき、図４（ａ）及び（ｂ）が等価であるとすると以下に示す（３）式が成り立ち、図４（ｃ）及び図４（ｄ）が等価であるとすると以下に示す（４）式が成り立つ。
【数７】
2005033604.tif 000009
ここで、Ｃ４１はキャパシタＣ４１のキャパシタンス、Ｃ４２はキャパシタＣ４２のキャパシタンス、Ｌ４１はインダクタＬ４１のインダクタンス、Ｌ４２はインダクタＬ４２のインダクタンス、Ｌ４３はインダクタＬ４３のインダクタンス、Ｌ４４はインダクタＬ４４のインダクタンス、ωは特定の周波数における角周波数、矢印は可変素子の静電容量又はインダクタンスを示す。
【００４２】
このように、特定の周波数において可変インダクタは、固定のインダクタと可変キャパシタに置換できる。この原理を利用すれば、全ての素子を半導体基板において形成できるため高速応答性及び低電圧駆動が可能となると共に、インピーダンス整合を図ることも可能となる。すなわち、伝送効率を向上させることができる。
【００４３】
［発明の基本概念］
次に、以上述べた本発明の着想に基づく本発明の基本概念を説明する。
図５に本発明の基本概念に係る移相器の回路図を示す。図５に示すように、本発明に係る移相器は単位エレメントを複数直列に接続することによって構成される。すなわち、一点鎖線で囲まれた単位エレメントａと単位エレメントｂと・・・単位エレメントｎ（ｎは自然数）とが、入力端子５１と出力端子５２との間にこの順番で直列に接続されている。また、単位エレメントａには、可変キャパシタＣ５１ａ、Ｃ５２ａ及びＣｖ５１ａと、インダクタＬ５１ａ及びＬ５２ａが含まれる。ここで、可変キャパシタＣ５１ａ、インダクタＬ５１ａ、可変キャパシタＣ５２ａ及びインダクタＬ５２ａは、リアクタンス部を構成し、入力端子５１と単位エレメントｂとの間にこの順番で直列に接続されている。また、インダクタＬ５１ａ及び可変キャパシタＣ５２ａの接続点には可変キャパシタＣｖ５１ａの一端が接続されており、可変キャパシタＣｖ５１ａの他端は接地されている。可変キャパシタＣｖ５１ａは、サセプタンス部を構成する。同様に単位エレメントｂには、可変キャパシタＣ５１ｂ、Ｃ５２ｂ及びＣｖ５１ｂと、インダクタＬ５１ｂ及びＬ５２ｂが含まれる。ここで、可変キャパシタＣ５１ｂ、インダクタＬ５１ｂ、可変キャパシタＣ５２ｂ及びインダクタＬ５２ｂは、リアクタンス部を構成し、単位エレメントａと図示しない単位エレメントｃとの間にこの順番で直列に接続されている。また、インダクタＬ５１ｂ及び可変キャパシタＣ５２ｂの接続点には可変キャパシタＣｖ５１ｂの一端が接続されており、可変キャパシタＣｖ５１ｂの他端は接地されている。可変キャパシタＣｖ５１ｂは、サセプタンス部を構成する。以下同様に繰り返し、単位エレメントｎには、可変キャパシタＣ５１ｎ、Ｃ５２ｎ及びＣｖ５１ｎと、インダクタＬ５１ｎ及びＬ５２ｎとが含まれる。ここで、可変キャパシタＣ５１ｎ、インダクタＬ５１ｎ、可変キャパシタＣ５２ｎ及びインダクタＬ５２ｎは、リアクタンス部を構成し、図示しない単位エレメント（n-1）と出力端子５２との間にこの順番で直列に接続されている。また、インダクタＬ５１ｎ及び可変キャパシタＣ５２ｎの接続点には可変キャパシタＣｖ５１ｎの一端が接続されており、可変キャパシタＣｖ５１ｎの他端は接地されている。可変キャパシタＣｖ５１ｎは、サセプタンス部を構成する。
【００４４】
図５において、可変キャパシタＣ５１ａ、Ｃ５２ａ、Ｃ５１ｂ、Ｃ５２ｂ、・・・Ｃ５１ｎ及びＣ５２ｎは全て同一の可変容量素子であり、そのキャパシタンスの可変域も全て同一である。また、インダクタＬ５１ａ、Ｌ５２ａ、Ｌ５１ｂ、Ｌ５２ｂ、・・・Ｌ５１ｎ及びＬ５２ｎのインダクタンスは全て同一である。さらに、可変キャパシタＣｖ５１ａ、Ｃｖ５１ｂ、・・・Ｃｖ５１(n-1)及びＣｖ５１ｎは全て同一の可変容量素子であり、そのキャパシタンスの可変域は全て同一である。
【００４５】
この図５に示すような移相器において、θを移相量、Ｂをサセプタンス部のサセプタンス、Ｘをリアクタンス部のリアクタンス、Ｚ0をインピーダンスとすると、移相量θの決定条件は（５）式、インピーダンス整合の条件は（６）式のように表される。
【数８】
2005033604.tif 000010
【００４６】
なお、（５）式及び（６）式においてＸ及びＢは以下のように表される。
Ｘ＝２（jωＬ＋１／jωＣ）
Ｂ＝ωＣｖ
なお、ＬはインダクタＬ５１ａ、Ｌ５２ａ、Ｌ５１ｂ、Ｌ５２ｂ、・・・Ｌ５１ｎ又はＬ５２ｎのインダクタンスであり、Ｃは可変キャパシタＣ５１ａ、Ｃ５２ａ、Ｃ５１ｂ、Ｃ５２ｂ、・・・Ｃ５１ｎ又はＣ５２ｎのキャパシタンス、Ｃｖは可変キャパシタＣｖ５１ａ、Ｃｖ５１ｂ、・・・Ｃｖ５１(n-1)又はＣｖ５１ｎのキャパシタンスである。
【００４７】
本発明においては、この２つの条件を満たすようにＢ及びＸを変化させればよい。すなわち、Ｃ及びＣｖを調整する必要がある。そうすれば、インピーダンスの整合が取れて、伝送効率が良くなる。
【００４８】
ここで、図５の点線で囲われた回路５３に着目してみる。回路５３には、可変キャパシタＣ５２ａ、インダクタＬ５２ａ、可変キャパシタＣ５１ｂ及びインダクタＬ５１ｂとがこの順番で直列に接続されている。従って、実際の回路においては、可変キャパシタＣ５２ａ及びＣ５１ｂを直列に接続したものと等価な可変キャパシタにまとめてもよい。同様に、インダクタＬ５２ａ及びＬ５１ｂは、実際の回路においては、インダクタＬ５２ａ及びＬ５１ｂを直列に接続したものと等価なインダクタンスを有するインダクタにまとめてもよい。このようにすることにより、回路内の部品点数を減らすことができ、移相器をより小型に且つ安価に形成することが可能となる。この部品点数の削減は単位エレメントａと単位エレメントｂにまたがった回路５３のみではなく、他の部分でも適用可能である。すなわち、単位エレメントｂと図示しない単位エレメントｃとにまたがる回路でも可能であり、図示しない単位エレメント（n-1）と単位エレメントｎとにまたがる回路でも可能である。
【００４９】
図６に、図５における移相器の部品点数を最大限削減した場合の回路を示す。図５に示した移相器と図６に示した移相器は等価である。図６に示す移相器は、可変キャパシタＣ５１ａ、Ｃ６２、・・・及びＣ５２ｎと、可変キャパシタＣｖ５１ａ、Ｃｖ５１ｂ、・・・及びＣｖ５１ｎと、インダクタＬ５１ａ、Ｌ６２、・・・及びＬ５２ｎとが含まれる。なお、可変キャパシタＣ５１ａ及びＣ５２ｎと、可変キャパシタＣｖ５１ａ、Ｃｖ５１ｂ、・・・及びＣｖ５１ｎと、インダクタＬ５１ａ及びＬ５２ｎとは、図５に示したものと同じである。点線部分で示された回路６３は図５における回路５３の等価回路である。回路６３では、可変キャパシタＣ５２ａ及びＣ５１ｂとが直列に接続されたものに等しい可変キャパシタＣ６２と、インダクタＬ５２ａ及びＬ５１ｂとが直列に接続されたものに等しいインダクタＬ６２とが直列に接続されている。ここで、可変キャパシタＣ５１ａとインダクタＬ５１ａとによりリアクタンス部が構成され、可変キャパシタＣｖ５１ａによりサセプタンス部が構成され、これらは直列に接続される。さらに、可変キャパシタＣ６２とインダクタＬ６２とによりリアクタンス部が構成され、可変キャパシタＣｖ５１ｂによりサセプタンス部が構成され、これらは直列に接続される。以下同様に、リアクタンス部とサセプタンス部は直列に接続される。
【００５０】
なお、図６に示す移相器では、以下の２式が成り立つ。
Ｘ＝ｊωＬ＋１／（ｊωＣ）
Ｂ＝ωＣｖ
ここで、Ｘはリアクタンス部のリアクタンス、Ｂはサセプタンス部のサセプタンス、ωは角周波数、ＬはインダクタＬ６２のインダクタンス、Ｃは可変キャパシタＣ６２のキャパシタンス、ＣｖはＣｖ５１ａ乃至Ｃｖ５１ｎのいずれかのキャパシタンスである。
【００５１】
この図６に示すような移相器においても、（５）式及び（６）式で表された条件を満たすようにＢ及びＸを変化させればよい。すなわち、Ｃ及びＣｖを調整する必要がある。そうすれば、インピーダンスの整合が取れて、伝送効率が良くなる。
【００５２】
［先行技術に対する差異］
従来技術の欄において述べた各移相器と本発明には、発明の着想及び基本概念の欄において述べた事項において大きな差異がある。しかしながら、従来の移相器には、本発明に係る移相器と回路の一部が共通するものが存在する。よって、当業者が従来の移相器の回路を組み合わせることができるとするならばそれらから本発明を想到できるとされるかもしれない。例えば、特許文献２の実施例２に係る移相器の回路と特許文献５に係る移相器の回路との組み合わせである。しかし、この２つの移相器の回路を組み合わせること自体に必然性は全く無く、組み合わせること自体に困難性がある。以下、その理由について詳しく述べる。
【００５３】
まず、リアクタンス部及びサセプタンス部に可変キャパシタが含まれる点で本発明に係る移相器と共通する、特許文献２の実施例２に述べられた移相器について説明する。なお、本特許文献２に係る移相器の構成及び動作原理は図３０及び図３１の説明で先に示したとおりであり、ここでは図３０に示した移相器３０００の移相量θと当該移相器３０００内の可変容量素子の制御との関係について述べる。
【００５４】
ここで移相器３０００に含まれるＬＰＦ３００１の通過移相量θＬは例えば−４５°、ＨＰＦ３００２の通過移相量θＨは例えば４５°といったように固定であって、これらを動的に変化させることは全く検討されていない。また、移相器３０００全体のインピーダンスについては例えば５０Ωといったように固定される。そして、移相器３０００で得たい所望の移相量θが決められる。すると図３１に示した動作原理により、ＬＰＦ３００１の入出力インピーダンスＺＬ及びＨＰＦ３００２の入出力インピーダンスＺＨが求められる。さらに、ＺＬが決まればＬＰＦ３００１のリアクタンス部のリアクタンスＸＬ及びサセプタンス部のサセプタンスＢＬが求められる。ＸＬが決まれば可変容量素子Ｃ２９１及び可変容量素子Ｃ２９２の静電容量が決定され、ＢＬが決まれば可変容量素子Ｃ２９３の静電容量が決定される。ＬＰＦ３００１と同様にＨＰＦ３００２においても、リアクタンス部のリアクタンスＸＨ及びサセプタンス部のサセプタンスＢＨが求められる。ＸＨが決まれば可変容量素子Ｃ２９４及び可変容量素子Ｃ２９５の静電容量が決定され、ＢＨが決まれば可変容量素子Ｃ２９６の静電容量が決定される。移相器３０００全体の所望の移相量θを得るため、各可変容量素子は以上のように制御される。
【００５５】
この移相器３０００の特徴は、（１）ＬＰＦ３００１及びＨＦＰ３００２自体の通過移相量については固定させ、ＬＰＦ３００１及びＨＰＦ３００２を組み合わせて移相器３０００全体の移相量θが決定されること、（２）移相器３０００全体のインピーダンスを例えば５０Ωに固定させるため、ＬＰＦ３００１の入出力インピーダンスＺＬ及びＨＰＦ３００２の入出力インピーダンスＺＨが調整されることである。
【００５６】
次に、特許文献５に述べられた移相器４０００について検討する。この移相器４０００は、直列に接続されたリアクタンス部とサセプタンス部を含む単位エレメントが複数直列に接続されている点で、本発明に係る移相器と共通する。また、サセプタンス部に可変キャパシタが含まれる点も共通している。但し、従来技術の欄でも述べたが、リアクタンス部には可変キャパシタは含まれておらず、このためインピーダンスのミスマッチが必ず生じてしまう。この点については解決策は何ら示されていない。なお、本特許文献５に係る移相器４０００の構成及び動作原理は図３２及び（１）式の説明で先に示したとおりである。
【００５７】
ここで、本発明の移相器と共通する部分を有する、特許文献２の実施例２に述べられた移相器３０００のＬＰＦ３００１を、同じく本発明の移相器と共通する部分を有する、特許文献５に述べられた移相器４０００に適用することについての問題を考察する。すなわち、移相器３０００からＬＰＦ３００１のみを抜き出し、移相器４０００の構成のように複数直列に接続すれば、本発明の基本概念の欄において示した移相器（図５）の構成があたかも導き出されるように見える。しかし、組み合わせについて議論する場合には、その文献又は技術において組み合わせに対する動機付けが示されている必要があり、上記のような組み合わせは以下の点において否定されるべきものである。
【００５８】
まず第１に、特許文献２の移相器３０００のＬＰＦ３００１のみを抜き出して議論することの非合理性という点がある。移相器３０００はＬＰＦ３００１とＨＰＦ３００２の組み合わせでなければ正常に動作しない。上でも述べたが、ＬＰＦ３００１だけでは、移相量は固定であり、移相器全体のインピーダンスを固定にするためＬＰＦ３００１のインピーダンスは変化させなければならない。そして、その結果としてリアクタンス部とサセプタンス部の可変キャパシタの静電容量は離散的に変化させなければならなくなる。このようにＬＰＦ３００１だけでは、移相器としては中途半端な回路であり、これのみにわざわざ注目して利用しようとすること自体に困難性がある。
【００５９】
第２に、インピーダンス整合について考え方の差が存在する点がある。すなわち、特許文献５の移相器４０００については、インピーダンス整合について問題点の指摘はなされているが何ら解決しようとしていない。また、特許文献２の実施例２における移相器３０００の、議論の対象たるＬＰＦ３００１については、インピーダンス整合は全く考慮されていない。このように、本発明において非常に重要な着想及び課題であるインピーダンス整合は、組み合わせようとしている従来技術においては解決すべき課題とはされていない。よって例え組み合わせたところでインピーダンス整合という課題の解決は期待できず、このインピーダンス整合をとるという観点において組み合わせる動機付けは無い。
【００６０】
第３に、リアクタンス部のリアクタンスとサセプタンス部のサセプタンスの設計思想が全く異なる点である。上で述べたように、特許文献５の移相器４０００は連続的な移相変化を実現するため可変キャパシタの静電容量を変化させ、特許文献２の移相器３０００のＬＰＦ３００１は移相量を固定とする一方インピーダンスを変化させるように可変キャパシタの静電容量を変化させるため、可変キャパシタについての調整は全く異なる設計思想の下で行われる。このような構成の差異を有するもの同士を組み合わせることは技術的に困難である。
【００６１】
第４に、リアクタンス部のリアクタンスとサセプタンス部のサセプタンスを変化させた時に生ずる移相量が相違する点である。上で述べた事項から明らかなように、特許文献２の移相器３０００のＬＰＦ３００１では移相量は固定であり、特許文献５の移相器４０００では移相量は連続的に変化する。よって、効果も全く異なる。
【００６２】
以上のように、前提、課題、構成、及び効果が全て異なる移相器３０００のＬＰＦ３００１を移相器４０００に適用することに何らの妥当な動機付けは無く、このような組み合わせを行うこと自体に困難性がある。また、例え仮にその組み合わせが困難ではない部分があったとしても、どのように可変キャパシタの静電容量を変化させるかという点については自明ではない。
【００６３】
［実施の形態１］
本発明の第１の実施の形態に係る移相器の構成を図７に示す。図７に示すように第１の実施の形態に係る移相器７０は可変キャパシタＣ７１乃至Ｃ７８と可変キャパシタＣｖ７１乃至Ｃｖ７７とインダクタＬ７１乃至Ｌ７８とを含む移相部と、制御部７３とにより構成される。なお、本実施の形態に係る移相器において、容量固定のキャパシタは使用しないので、全ての可変キャパシタに対してキャパシタの記号による簡易表記を用いる。可変キャパシタＣ７１、インダクタＬ７１、可変キャパシタＣ７２、インダクタＬ７２、可変キャパシタＣ７３、インダクタＬ７３、可変キャパシタＣ７４、インダクタＬ７４、可変キャパシタＣ７５、インダクタＬ７５、可変キャパシタＣ７６、インダクタＬ７６、可変キャパシタＣ７７、インダクタＬ７７、可変キャパシタＣ７８及びインダクタＬ７８は、入力端子７１及び出力端子７２との間にこの順番で直列に接続されている。また、インダクタＬ７１と可変キャパシタＣ７２との接続点には可変キャパシタＣｖ７１の一端が接続されており、可変キャパシタＣｖ７１の他端は接地されている。さらに、インダクタＬ７２と可変キャパシタＣ７３との接続点には可変キャパシタＣｖ７２の一端が接続されており、可変キャパシタＣｖ７２の他端は接地されている。また、インダクタＬ７３と可変キャパシタＣ７４との接続点には可変キャパシタＣｖ７３の一端が接続されており、可変キャパシタＣｖ７３の他端は接地されている。さらに、インダクタＬ７４と可変キャパシタＣ７５との接続点には可変キャパシタＣｖ７４の一端が接続されており、可変キャパシタＣｖ７４の他端は接地されている。また、インダクタＬ７５と可変キャパシタＣ７６との接続点には可変キャパシタＣｖ７５の一端が接続されており、可変キャパシタＣｖ７５の他端は接地されている。さらに、インダクタＬ７６と可変キャパシタＣ７７との接続点には可変キャパシタＣｖ７６の一端が接続されており、可変キャパシタＣｖ７６の他端は接地されている。また、インダクタＬ７７と可変キャパシタＣ７８との接続点には可変キャパシタＣｖ７７の一端が接続されており、可変キャパシタＣｖ７７の他端は接地されている。
【００６４】
可変キャパシタＣ７１及びインダクタＬ７１、可変キャパシタＣ７２及びインダクタＬ７２、可変キャパシタＣ７３及びインダクタＬ７３、可変キャパシタＣ７４及びインダクタＬ７４、可変キャパシタＣ７５及びインダクタＬ７５、可変キャパシタＣ７６及びインダクタＬ７６、可変キャパシタＣ７７及びインダクタＬ７７、可変キャパシタＣ７８及びインダクタＬ７８はそれぞれリアクタンス部を構成する。また、可変キャパシタＣｖ７１乃至Ｃｖ７７はそれぞれサセプタンス部を構成する。１つのリアクタンス部は１つのサセプタンス部と直列に接続されている。
【００６５】
可変キャパシタＣ７１及びＣ７８は同じ可変容量素子であり、そのキャパシタンス（以下本実施の形態においてＣ１で表す）の可変域も同一である。同様に、可変キャパシタＣ７２乃至Ｃ７７は同じ可変容量素子であり、そのキャパシタンス（以下本実施の形態においてＣ２で表す）の可変域も全て同一である。さらに、可変キャパシタＣｖ７１乃至Ｃｖ７７は同じ可変容量素子であり、そのキャパシタンス（以下本実施の形態においてＣｖで表す）の可変域も全て同一である。
【００６６】
また、制御部７３から伸びる矢印は各可変キャパシタに対する制御信号を伝達する制御信号線を示す。より具体的には、制御信号線Ｖ７１は可変キャパシタＣ７１及びＣ７８に対する制御信号Ｖ７１を伝達する信号線であり、制御信号線Ｖ７２は可変キャパシタＣ７２乃至Ｃ７７に対する制御信号Ｖ７２を伝達する信号線であり、制御信号線Ｖ７３は可変キャパシタＣｖ７１乃至Ｃｖ７７に対する制御信号Ｖ７３を伝達する信号線である。すなわち、同一の可変容量素子には共通の制御信号を使用するようになっている。ただし、本実施の形態において、制御部７３は、制御信号線Ｖ７１乃至Ｖ７３にそれぞれ独立した制御信号を出力するようになっている。
【００６７】
本実施の形態に係る移相器７０における各素子の回路定数は、移相器７０の使用条件を入出力インピーダンス５０Ω且つ周波数１ＧＨｚとした場合、例えば次のようになっている。すなわち、Ｃ１＝5.96乃至14.47［pF］、Ｃ２＝3.62乃至12.67［pF］、Ｃｖ＝1.0乃至3.0［pF］、Ｌ１＝5.5［nH］、Ｌ２＝9.5［nH］である。ここで、Ｌ１はインダクタＬ７１及びＬ７８のインダクタンスを、Ｌ２はインダクタＬ７２乃至Ｌ７７のインダクタンスを示す。特定の移相量θを実現する際には、（６）式を満たすように、すなわちインピーダンス整合が取れるように、可変領域内の特定の値が決定される。
【００６８】
図８に（６）式を満たすＣｖ、Ｃ１及びＣ２の関係を表すグラフを示す。図８において、縦軸はＣ１、Ｃ２［pF］を、横軸はＣｖ［pF］を表す。また、実線で示された曲線８１は、Ｃｖが制御信号Ｖ７３により1.0から3.0［pF］まで変化したときのＣ１の変化を表し、点線で示された曲線８２は、同じくＣｖが制御信号Ｖ７３により1.0から3.0［pF］まで変化したときのＣ２の変化を表す。なお、上で述べたように、Ｃ１は制御信号Ｖ７１によるＣ１の変化を、Ｃ２は制御信号Ｖ７２によるＣ２の変化を表す。このグラフにおいて、（６）式を満たす静電容量のセットを得るには、まずＣｖの値を定める。次に、当該グラフ上でこのＣｖの特定値を通り縦軸に平行な直線とＣ１の変化を表す曲線８１との交点に対応する縦軸の値により、Ｃ１の値が特定される。同様に、当該グラフ上でこのＣｖの特定値を通り縦軸に平行な直線とＣ２の変化を表す曲線８２との交点に対応する縦軸の値により、Ｃ２の値が特定される。図８において、例えばＣｖ＝2.0［pF］と定めたとき、Ｃ１＝約8［pF］、Ｃ２＝約6［pF］と特定される。このようにして、（６）式を満たすＣ１、Ｃ２及びＣｖの静電容量のセットが得られる。なお、図８のグラフによれば、曲線８１及び８２は共に右肩上がりであり、制御部７３は、Ｃｖを増加させるような制御信号Ｖ７３を出力する場合には、Ｃ１及びＣ２を増加させるような制御信号Ｖ７１及びＶ７２を出力する。
【００６９】
次に、図９乃至１１を用いて本実施の形態に係る移相器７０と従来の移相器との特性を比較する。ここでの従来の移相器とは、図７で示した移相器７０の可変キャパシタＣ７１乃至Ｃ７８を全て取り除いたものとする。すなわち、特許文献５に述べられた移相器のように、サセプタンス部のみに可変キャパシタが使用されているものである。
【００７０】
図９に通過量を比較するグラフを示す。図９において、縦軸は通過量［dB］を、横軸はＣｖ［pF］を表す。また、実線９１は移相器７０の通過量を、太線９２は従来の移相器の通過量を示す。従来の移相器については約1.3［pF］で通過量が約-0.077［dB］、約2.7［pF］で通過量が約-0.072［dB］と低い値を示す、サインカーブに似た曲線を描いている。これに対し移相器７０については約2.25［pF］で通過量が約-0.017［dB］、約3.0［pF］で通過量が約-0.02［dB］と良好な値を示している。特に1.0から1.5［pF］までは通過量がほぼ0［dB］である。約1.85から2.2［pF］までは従来の移相器の方が良い値を示しているが、全体的には明らかに移相器７０の方が良い数値を示している。これは、（６）式によるインピーダンス整合の効果である。
【００７１】
図１０にリターンロスを比較するグラフを示す。図１０において、縦軸はリターンロス［dB］を、横軸はＣｖ［pF］を表す。また、実線１０１は移相器７０のリターンロスを、太線１０２は従来の移相器のリターンロスを示す。従来の移相器については約1.32［pF］でリターンロスが約-17.5［dB］と最大になっている。これに対し移相器７０については3.0［pF］でリターンロスが約-23［dB］と最大になっている。すなわち、従来の移相器に比べて、リターンロスが少なくなっている。約1.85から2.2［pF］までは従来の移相器の方が良い値を示しているが、全体的に見れば移相器７０の方が良い数値を示している。これは、（６）式によるインピーダンス整合の効果である。
【００７２】
図１１に移相特性を比較するグラフを示す。図１１において、縦軸は移相量［deg］を、横軸はＣｖ［pF］を表す。また、実線１１１は移相器７０の移相量を示し、太線１１２は従来の移相器の移相量を示す。従来の移相器はＣｖを1.0から3.0［pF］まで変化させても、約146［deg］しか移相量は得られない。これに対し移相器７０はＣｖを同じように変化させることにより、約264［deg］という、より多くの移相量が得られる。また、図１１からわかるように、従来の移相器及び移相器７０は、Ｃｖの連続変化による移相量の連続変化を実現している。なお、制御部７３は、移相量を減少させる場合にはＣｖを減少させるような制御信号Ｖ７３を出力し、さらに図８のグラフからＣ１及びＣ２についても減少させるような制御信号Ｖ７１及びＶ７２を出力する。移相量を増加させる場合にはこの逆の制御を行う。
【００７３】
［実施の形態２］
本発明の第２の実施の形態に係る移相器の構成を図１２に示す。図１２に示すように第２の実施の形態に係る移相器１２０は可変キャパシタＣ１２１乃至Ｃ１２５と可変キャパシタＣｖ１２１乃至Ｃｖ１２４とインダクタＬ１２１乃至Ｌ１２５とを含む移相部と、制御部１２３とにより構成される。なお、本実施の形態に係る移相器において、容量固定のキャパシタは使用しないので、全ての可変キャパシタに対してキャパシタの記号による簡易表記を用いる。可変キャパシタＣ１２１、インダクタＬ１２１、可変キャパシタＣ１２２、インダクタＬ１２２、可変キャパシタＣ１２３、インダクタＬ１２３、可変キャパシタＣ１２４、インダクタＬ１２４、可変キャパシタＣ１２５及びインダクタＬ１２５は、入力端子１２１及び出力端子１２２との間にこの順番で直列に接続されている。また、インダクタＬ１２１と可変キャパシタＣ１２２との接続点には可変キャパシタＣｖ１２１の一端が接続されており、可変キャパシタＣｖ１２１の他端は接地されている。さらに、インダクタＬ１２２と可変キャパシタＣ１２３との接続点には可変キャパシタＣｖ１２２の一端が接続されており、可変キャパシタＣｖ１２２の他端は接地されている。また、インダクタＬ１２３と可変キャパシタＣ１２４との接続点には可変キャパシタＣｖ１２３の一端が接続されており、可変キャパシタＣｖ１２３の他端は接地されている。さらに、インダクタＬ１２４と可変キャパシタＣ１２５との接続点には可変キャパシタＣｖ１２４の一端が接続されており、可変キャパシタＣｖ１２４の他端は接地されている。
【００７４】
可変キャパシタＣ１２１及びインダクタＬ１２１、可変キャパシタＣ１２２及びインダクタＬ１２２、可変キャパシタＣ１２３及びインダクタＬ１２３、可変キャパシタＣ１２４及びインダクタＬ１２４、可変キャパシタＣ１２５及びインダクタＬ１２５はそれぞれリアクタンス部を構成する。また、可変キャパシタＣｖ１２１乃至Ｃｖ１２７はそれぞれサセプタンス部を構成する。１つのリアクタンス部は１つのサセプタンス部と直列に接続されている。
【００７５】
可変キャパシタＣ１２１及びＣ１２５は同じ可変容量素子であり、そのキャパシタンス（以下本実施の形態においてＣ１で表す）の可変域も同一である。同様に、可変キャパシタＣ１２２乃至Ｃ１２４は同じ可変容量素子であり、そのキャパシタンス（以下本実施の形態においてＣ２で表す）の可変域も全て同一である。さらに、可変キャパシタＣｖ１２１乃至Ｃｖ１２４は同じ可変容量素子であり、そのキャパシタンス（以下本実施の形態においてＣｖで表す）の可変域も全て同一である。
【００７６】
また、制御部１２３から伸びる矢印は各可変キャパシタに対する制御信号を伝達する制御信号線示す。より具体的には、制御信号線Ｖ１２１は可変キャパシタＣ１２１乃至Ｃ１２５と、可変キャパシタＣｖ１２１乃至Ｃｖ１２４とに対する制御信号を伝達する制御信号線である。すなわち、本実施の形態では、全ての可変容量素子に共通の制御信号を使用するようになっている。このようにすると、制御部１２３は１種類の制御信号を生成すれば済むので、制御部１２３の構成が簡単になる。
【００７７】
本実施の形態に係る移相器１２０における各素子の回路定数は、移相器１２０の使用条件を入出力インピーダンス５０Ω且つ周波数１ＧＨｚとした場合、例えば次のようになっている。すなわち、Ｃ１＝ｋ・Ｃｖ［pF］、Ｃ２＝0.5・ｋ・Ｃｖ［pF］、Ｃｖ＝1.0乃至3.0［pF］、Ｌ１＝4.9［nH］、Ｌ２＝9.8［nH］である。ここで、Ｌ１はインダクタＬ１２１及びＬ１２５のインダクタンスを、Ｌ２はインダクタＬ１２２乃至Ｌ１２４のインダクタンスを示す。また、ｋは定数であり、本実施の形態においては例えばｋ＝７である。特定の移相量θを実現する際には、（６）式を満たすように、すなわちインピーダンス整合が取れるように、可変領域内の特定の値が決定される。さらに、本実施の形態では、Ｃ１及びＣ２はＣｖに定数を乗じた関数で表されている。すなわち、Ｃ１、Ｃ２及びＣｖは下の式のような所定の容量比になっている。
Ｃ１：Ｃ２：Ｃｖ＝ｋ：0.5ｋ：1
この容量比は例えば可変キャパシタの面積比によって定めることが可能である。
【００７８】
図１３に（６）式を満たすＣｖ、Ｃ１及びＣ２の関係を表すグラフを示す。図１３において、縦軸はＣ１、Ｃ２［pF］を、横軸はＣｖ［pF］を表す。また、実線で示された直線１３１は、Ｃｖが制御信号Ｖ１２１により1.0から3.0［pF］まで変化したときのＣ１の変化を表し、点線で示された直線１３２は、Ｃｖが制御信号Ｖ１２１により1.0から3.0［pF］まで変化したときのＣ２の変化を表す。第１の実施の形態とは異なり、第２の実施の形態では、Ｃ１及びＣ２も制御信号Ｖ１２１により制御されている。このグラフにおいて、（６）式を満たす静電容量のセットを得るには、まずＣｖの値を定める。次に、当該グラフ上でこのＣｖの特定値を通り縦軸に平行な直線とＣ１の変化を表す直線１３１との交点に対応する縦軸の値により、Ｃ１の値が特定される。同様に、当該グラフ上でこのＣｖの特定値を通り縦軸に平行な直線とＣ２の変化を表す直線１３２との交点に対応する縦軸の値により、Ｃ２の値が特定される。図１３において、例えばＣｖ＝2.0［pF］と定めたとき、Ｃ１＝約14［pF］、Ｃ２＝約7［pF］と特定される。このようにして、（６）式を満たすＣ１、Ｃ２及びＣｖの静電容量のセットが得られる。なお、図１３のグラフによれば、直線１３１及び直線１３２は共に右肩上がりの直線であり、制御部１２３は、Ｃｖ、Ｃ１及びＣ２を線形に増加させる又は線形に減少させる同一の制御信号Ｖ１２１を出力する。
【００７９】
図１４及び１５を用いて、本実施の形態に係る定数ｋの設計思想について説明する。図１４に示す単位エレメント一段で構成される移相器においては、可変キャパシタＣ１４１、インダクタＬ１４１、可変キャパシタＣ１４３及びインダクタＬ１４２が入力端子１４１と出力端子１４２との間にこの順番で直列に接続されている。インダクタＬ１４１と可変キャパシタＣ１４３との接続点には可変キャパシタＣ１４２の一端が接続されており、可変キャパシタＣ１４２の他端は接地されている。可変キャパシタＣ１４１、インダクタＬ１４１、可変キャパシタＣ１４３及びインダクタＬ１４２はリアクタンス部を構成し、可変キャパシタＣ１４２はサセプタンス部を構成する。リアクタンス部はサセプタンスと直列に接続されている。
【００８０】
ここで、可変キャパシタＣ１４１及びＣ１４３のキャパシタンスをＣｂ、可変キャパシタＣ１４２のキャパシタンスをＣｖ、インダクタＬ１４１及びＬ１４２のインダクタンスをＬｂとすると、この移相器のインピーダンスＺ0は以下の（７）式のようになる。さらに（７）式をＬｂについて解いたものは（８）式のようになる。
【数９】
2005033604.tif 000011
【００８１】
ここでＣｂ＝ｋ・Ｃｖ（ｋは０より大きい定数）を仮定すると、Ｌｂ、Ｃｖ及びｋの関係は、図１５に示すようなグラフになる。なお、本実施の形態においては使用周波数を１ＧＨｚとしているので、（８）式のωは定数として扱われる。図１５において、縦軸はＬｂ［nH］を、横軸はＣｖ［pF］を表す。また、各曲線はｋを離散的に変化させたときの、Ｃｖを変数とするＬｂのグラフである。より具体的には、太い点線で示された曲線１５１はｋ＝３の場合を、太線で示された曲線１５２はｋ＝４の場合を、２点鎖線で示された曲線１５３はｋ＝５の場合を、点線で示された曲線１５４はｋ＝６の場合を、実線で示された曲線１５５はｋ＝７の場合を、１点鎖線で示された曲線１５６はｋ＝８の場合をそれぞれ示す。図１５に示すグラフでは、Ｃｖの変化によってＬｂが変動しているが、Ｌｂは本来固定されたインダクタンスであり、この仮定においても変動は少ないほうが望ましい。曲線１５１乃至１５６の変動量はそれぞれ異なっているので、一番変動量の少ない条件を選択すればよい。各曲線の変動量を読み取ると、曲線１５１については少なくとも2.4［nH］、曲線１５２については約2［nH］、曲線１５３については約1.3［nH］、曲線１５４については約1［nH］、曲線１５５については約0.7［nH］、曲線１５６については約0.8［nH］である。すなわち、ｋ＝７の場合を示す曲線１５５の変動量が一番少ない。よって本実施の形態では一例として、ｋ＝７を採用している。ただし、ｋの値は整数でなくともよく、７に近い別の数値で代替してもよい。また、移相器の周波数等の使用条件が異なればｋの値もそれに併せて再計算の必要があり、７から大きく離れた数値になる場合もある。
【００８２】
図１６乃至１８を用いて本実施の形態に係る移相器１２０の特性を説明する。比較対象の移相器として、図１６に示すような移相器１６０を考える。移相器１６０はリアクタンス部及びサセプタンス部で構成される単位エレメントの段数が移相器１２０とは異なり、サセプタンス部の可変キャパシタのキャパシタンスが2.0［pF］の時にのみ、インピーダンスが整合するように設計されたものである。
【００８３】
図１６に示すように移相器１６０は可変キャパシタＣ１６１乃至Ｃ１６８と可変キャパシタＣｖ１６１乃至Ｃｖ１６７とインダクタＬ１６１乃至Ｌ１６８とを含む。可変キャパシタＣ１６１、インダクタＬ１６１、可変キャパシタＣ１６２、インダクタＬ１６２、可変キャパシタＣ１６３、インダクタＬ１６３、可変キャパシタＣ１６４、インダクタＬ１６４、可変キャパシタＣ１６５、インダクタＬ１６５、可変キャパシタＣ１６６、インダクタＬ１６６、可変キャパシタＣ１６７、インダクタＬ１６７、可変キャパシタＣ１６８及びインダクタＬ１６８は、入力端子１６１及び出力端子１６２との間にこの順番で直列に接続されている。また、インダクタＬ１６１と可変キャパシタＣ１６２との接続点には可変キャパシタＣｖ１６１の一端が接続されており、可変キャパシタＣｖ１６１の他端は接地されている。さらに、インダクタＬ１６２と可変キャパシタＣ１６３との接続点には可変キャパシタＣｖ１６２の一端が接続されており、可変キャパシタＣｖ１６２の他端は接地されている。また、インダクタＬ１６３と可変キャパシタＣ１６４との接続点には可変キャパシタＣｖ１６３の一端が接続されており、可変キャパシタＣｖ１６３の他端は接地されている。さらに、インダクタＬ１６４と可変キャパシタＣ１６５との接続点には可変キャパシタＣｖ１６４の一端が接続されており、可変キャパシタＣｖ１６４の他端は接地されている。また、インダクタＬ１６５と可変キャパシタＣ１６６との接続点には可変キャパシタＣｖ１６５の一端が接続されており、可変キャパシタＣｖ１６５の他端は接地されている。さらに、インダクタＬ１６６と可変キャパシタＣ１６７との接続点には可変キャパシタＣｖ１６６の一端が接続されており、可変キャパシタＣｖ１６６の他端は接地されている。また、インダクタＬ１６７と可変キャパシタＣ１６８との接続点には可変キャパシタＣｖ１６７の一端が接続されており、可変キャパシタＣｖ１６７の他端は接地されている。
【００８４】
可変キャパシタＣ１６１及びインダクタＬ１６１、可変キャパシタＣ１６２及びインダクタＬ１６２、可変キャパシタＣ１６３及びインダクタＬ１６３、可変キャパシタＣ１６４及びインダクタＬ１６４、可変キャパシタＣ１６５及びインダクタＬ１６５、可変キャパシタＣ１６６及びインダクタＬ１６６、可変キャパシタＣ１６７及びインダクタＬ１６７、可変キャパシタＣ１６８及びインダクタＬ１６８はそれぞれリアクタンス部を構成する。また、可変キャパシタＣｖ１６１乃至Ｃｖ１６７はそれぞれサセプタンス部を構成する。１つのリアクタンス部は１つのサセプタンス部と直列に接続されている。
【００８５】
可変キャパシタＣ１６１及びＣ１６８は同じ可変容量素子であり、そのキャパシタンス（以下本実施の形態においてＣ１ａで表す）の可変域も同一である。同様に、可変キャパシタＣ１６２乃至Ｃ１６７は同じ可変容量素子であり、そのキャパシタンス（以下本実施の形態においてＣ２ａで表す）の可変域も全て同一である。さらに、可変キャパシタＣｖ１６１乃至Ｃｖ１６７は同じ可変容量素子であり、そのキャパシタンス（以下本実施の形態においてＣｖａで表す）の可変域も全て同一である。
【００８６】
移相器１６０における各素子の回路定数は、使用条件を移相器１２０と同じとした場合、例えば次のようになっている。すなわち、Ｃ１ａ＝ｋａ・Ｃｖａ［pF］、Ｃ２ａ＝0.5・ｋａ・Ｃｖａ［pF］、Ｃｖａ＝1.0乃至3.0［pF］である。ｋａは定数であり、移相器１６０ではｋａ＝３である。なお、図１５においてｋａ＝３でＣｖａ＝2.0［pF］においてインピーダンス整合がとれるように、インダクタＬ１６１及びＬ１６８のインダクタンスは約6.8［nＨ］に、インダクタＬ１６２乃至Ｌ１６７のインダクタンスは約13.6［nＨ］に設定されている。図１５のｋ＝３の曲線１５１を見れば、インダクタＬ１６１乃至Ｌ１６８を固定にしてしまうと、Ｃｖａ＝2.0［pF］以外の部分では、インピーダンス整合が取れなくなることが分かる。
【００８７】
図１７に移相特性を比較するグラフを示す。図１７において、縦軸は移相量［deg］を、横軸はＣｖ又はＣｖａ［pF］を表す。また、実線１７１は移相器１２０の移相量を示し、太線１７２は移相器１６０の移相量を示す。移相器１６０はＣｖａを1.0から3.0［pF］まで変化させると、約245［deg］の移相量が得られる。これに対し移相器１２０はＣｖを同じように変化させることにより、約260［deg］の移相量が得られる。移相器１６０に比して、移相器１２０の移相量は若干大きくなっている。また、図１７からわかるように、移相器１２０は、Ｃｖの連続変化による移相量の連続変化を実現している。
【００８８】
図１８に通過量を比較するグラフを示す。図１８において、縦軸は通過量［dB］を、横軸はＣｖ又はＣｖａ［pF］を表す。また、実線１８１は移相器１２０の通過量を示し、太線１８２は移相器１６０の通過量を示す。移相器１６０は2.0［pF］で設計通りに通過量がほぼ0［dB］になっているが、2.0［pF］よりＣｖａが低くなると、通過特性は急激に悪化し、1.0［pF］で約-7.5［dB］と低い値を示している。これに対し移相器１２０はＣｖが1.0から3.0［pF］の範囲での通過量はほぼ0［dB］となり、良好な通過特性を持つ。このように、インダクンスが固定であってもできるだけインピーダンス整合が取れるような適切なｋを選択すれば、通過量及び移相量についてよりよい特性を得ることができるようになる。
【００８９】
なお、制御部１２３は、移相量を増大させる場合には、Ｃｖを増加させるような制御信号を出力する。また、図１３によれば、Ｃｖを増加させるような制御信号はＣ１及びＣ２も増加させるようになっている。
【００９０】
［実施の形態３］
本発明の第３の実施の形態に係る移相器の構成を図１９に示す。図１９に示すように第３の実施の形態に係る移相器１９０は可変キャパシタＣ１９１乃至Ｃ１９５と可変キャパシタＣｖ１９１乃至Ｃｖ１９４とインダクタＬ１９１乃至Ｌ１９５とを含む移相部と、制御部１９３とにより構成される。なお、本実施の形態に係る移相器において、容量固定のキャパシタは使用しないので、全ての可変キャパシタに対してキャパシタの記号による簡易表記を用いる。可変キャパシタＣ１９１、インダクタＬ１９１、可変キャパシタＣ１９２、インダクタＬ１９２、可変キャパシタＣ１９３、インダクタＬ１９３、可変キャパシタＣ１９４、インダクタＬ１９４、可変キャパシタＣ１９５及びインダクタＬ１９５は、入力端子１９１及び出力端子１９２との間にこの順番で直列に接続されている。また、インダクタＬ１９１と可変キャパシタＣ１９２との接続点には可変キャパシタＣｖ１９１の一端が接続されており、可変キャパシタＣｖ１９１の他端は接地されている。さらに、インダクタＬ１９２と可変キャパシタＣ１９３との接続点には可変キャパシタＣｖ１９２の一端が接続されており、可変キャパシタＣｖ１９２の他端は接地されている。また、インダクタＬ１９３と可変キャパシタＣ１９４との接続点には可変キャパシタＣｖ１９３の一端が接続されており、可変キャパシタＣｖ１９３の他端は接地されている。さらに、インダクタＬ１９４と可変キャパシタＣ１９５との接続点には可変キャパシタＣｖ１９４の一端が接続されており、可変キャパシタＣｖ１９４の他端は接地されている。
【００９１】
可変キャパシタＣ１９１及びインダクタＬ１９１、可変キャパシタＣ１９２及びインダクタＬ１９２、可変キャパシタＣ１９３及びインダクタＬ１９３、可変キャパシタＣ１９４及びインダクタＬ１９４、可変キャパシタＣ１９５及びインダクタＬ１９５はそれぞれリアクタンス部を構成する。また、可変キャパシタＣｖ１９１乃至Ｃｖ１９４はそれぞれサセプタンス部を構成する。１つのリアクタンス部は１つのサセプタンス部と直列に接続されている。
【００９２】
可変キャパシタＣ１９１及びＣ１９５は同じ可変容量素子であり、そのキャパシタンス（以下本実施の形態においてＣ１で表す）の可変域も同一である。同様に、可変キャパシタＣ１９２乃至Ｃ１９４は同じ可変容量素子であり、そのキャパシタンス（以下本実施の形態においてＣ２で表す）の可変域も全て同一である。さらに、可変キャパシタＣｖ１９１乃至Ｃｖ１９４は同じ可変容量素子であり、そのキャパシタンス（以下本実施の形態においてＣｖで表す）の可変域も全て同一である。
【００９３】
また、制御部１９３から伸びる矢印は各可変キャパシタに対する制御信号を伝達する制御信号線を示す。より具体的には、制御信号線Ｖ１９１は可変キャパシタＣ１９１及びＣ１９５に対する制御信号Ｖ１９１を伝達する信号線であり、制御信号線Ｖ１９２は可変キャパシタＣ１９２乃至Ｃ１９４に対する制御信号Ｖ１９２を伝達する信号線であり、制御信号線Ｖ１９３は可変キャパシタＣｖ１９１乃至Ｃｖ１９４に対する制御信号Ｖ１９３を伝達する信号線である。すなわち、同一の可変容量素子には共通の制御信号を使用するようになっている。ただし、本実施の形態において、制御部１９３は、制御信号線Ｖ１９１乃至Ｖ１９３にそれぞれ独立した制御信号を出力するようになっている。
【００９４】
本実施の形態に係る移相器１９０における各素子の回路定数は、移相器１９０の使用条件を入出力インピーダンス５０Ω且つ周波数４４ＧＨｚとした場合、例えば次のようになっている。すなわち、Ｃ１＝0.0141乃至0.0229［pF］、Ｃ２＝0.007乃至0.0115［pF］、Ｃｖ＝0.052乃至0.073［pF］、Ｌ１＝1［nH］、Ｌ２＝2［nH］である。ここで、Ｌ１はインダクタＬ１９１及びＬ１９５のインダクタンスを、Ｌ２はインダクタＬ１９２乃至Ｌ１９４のインダクタンスを示す。特定の移相量θを実現する際には、（６）式を満たすように、すなわちインピーダンス整合が取れるように、可変領域内の特定の値が決定される。決定に至るプロセスは後述する。
【００９５】
図２０に（６）式を満たすＣｖ、Ｃ１、Ｃ２及び移相器１９０の移相量の関係を表すグラフを示す。図２０において、右の縦軸はＣ１、Ｃ２［pF］を、左の縦軸はＣｖ［pF］を、横軸は移相器１９０の移相量［deg］を表す。また、四角形でプロットされた点は特定の移相量において制御信号Ｖ１９１により実現されるべきＣ１の値を、三角形でプロットされた点は特定の移相量において制御信号Ｖ１９２により実現されるべきＣ２の値を、楕円でプロットされた点は特定の移相量において制御信号Ｖ１９３により実現されるべきＣｖの値を表す。（６）式を満たしつつ特定の移相量θを得るには、当該θに対応してプロットされたＣ１、Ｃ２及びＣｖの値のセットを用いればよい。
【００９６】
図２１及び２２を用いて、本実施の形態に係る移相器１９０の回路定数の決定に関する設計思想について説明する。当該設計思想の要旨は、１つの単位エレメントにおける伝達関数を１にすることにある。すなわち、１つの単位エレメントの通過損失を０[dB]にすることで、移相器１９０全体の通過量をも０[dB]にするという発想である。
【００９７】
まず、図２１に示すような単位エレメント一段で構成される移相器２１０を想定する。移相器２１０の入力端子２１３は、内部インピーダンスがＺの入力ポート２１１に接続されている。また、移相器２１０の出力端子２１４は内部インピーダンスがＺの出力ポート２１２に接続されている。移相器２１０において、入力側から出力側に向け、インダクタンスが等しいインダクタＬ２１１及びＬ２１２が直列に接続されている。インダクタＬ２１１とＬ２１２との接続点には可変キャパシタＣｖ２１１の一端が接続されており、可変キャパシタＣｖ２１１の他端は接地されている。インダクタＬ２１１及びＬ２１２は、それぞれリアクタンス部を構成し、可変キャパシタＣｖ２１１はサセプタンス部を構成する。なお、回路２１１及び２１２のインピーダンスＺは移相器１９０の使用条件に合わせて、Ｚ＝５０Ωとする。同様に移相器２１０の使用周波数も移相器１９０と同じ４４ＧＨｚとする。
【００９８】
ここで、リアクタンス部のリアクタンスをＸ、サセプタンス部のサセプタンスをＢ、インダクタＬ２１１及びＬ２１２のインダクタンスをＬａ、可変キャパシタＣｖ２１１の可変領域内の特定のキャパシタンスをＣｖａ、ωを角周波数とすると、以下のような２式が成り立つ。
Ｘ＝ωＬａ    （９）
Ｂ＝ωＣｖａ  （１０）
【００９９】
このとき、移相器２１０の伝達関数は以下の（１１）式で示される。また、移相量を得るための式は、（１１）式の分子における実数部を分母に、虚数部を分子にした（１２）式で示される。さらに、所望する移相量を３００°（又は−６０°）としたとき、（１２）式をＸについて解くと、（１３）式のようになる。
【数１０】
2005033604.tif 000012
【０１００】
図２２に、移相器２１０の移相量を３００°（又は−６０°）とした場合における、Ｃｖａと伝達関数の通過量の関係を表したグラフを示す。図２２において、縦軸は伝達関数の通過量［dB］を、横軸はＣｖａ［pF］を表す。図２２に示した曲線は上に凸であり、Ｃｖａが約0.063［pF］のとき、伝達関数の通過量が0［dB］となっている。すなわち、移相器２１０の移相量が３００°（又は−６０°）である場合、移相器２１０の伝達関数＝１を実現する可変キャパシタＣｖ２１１の調整値Ｃｖａは約0.063［pF］である。移相器２１０において使用周波数は固定されているのでωは定数として扱われ、Ｃｖａが定まれば（１０）式よりＢが求まる。上で述べたようにＺは５０Ωなので、Ｂが定まれば、順次（１３）式及び（９）式によりＬが求まり、移相器２１０に含まれる全ての素子の回路定数が定まる。なお、移相器２１０においてＬａは0.104［nH］となる。
【０１０１】
次に、移相器２１０で示した原理を移相器１９０に適用することを検討する。本発明の着想の欄で述べたように、インダクタは、インダクタとキャパシタの直列接続に置換でき、可変インダクタはインダクタンス固定のインダクタと可変キャパシタの直列接続に置換できる。本発明においては、リアクタンス部に可変キャパシタを採用しているので、移相器２１０の原理を移相器１９０に適用する場合、インダクタＬ２１１及びＬ２１２は共に可変インダクタとみなされる。よってインダクタＬ２１１及びＬ２１２はそれぞれ、インダクタンス固定のインダクタ及び可変キャパシタに置換することができる。置換した場合のインダクタンス及びキャパシタンスの関係は（４）式に示したとおりであるので、（４）式を応用して、移相器１９０におけるＣ１及びＬ１を定めることができる。さらに、移相器１９０において、キャパシタンスがＣ２である可変キャパシタは、キャパシタンスがＣ１である可変キャパシタが２つ直列に接続されたものと等価であり、インダクタンスがＬ２であるインダクタは、インダクタンスがＬ１であるインダクタが２つ直列に接続されたものと等価である。すなわち、以下の２式が成り立つ。
Ｃ２＝0.5・Ｃ１
Ｌ２＝2・Ｌ１
よってＣ２及びＬ１も求められる。
【０１０２】
このようにして、移相器１９０では、特定の移相量におけるＣ１、Ｃ２及びＣｖのキャパシタンスのセットが定まる。上の説明では移相量を３００°（又は−６０°）としたが、任意の移相量に対して、Ｃ１、Ｃ２及びＣｖのキャパシタンスのセットを同様に定めることができる。この結果を６０°間隔で示すと、先に述べたような図２０のようなグラフになる。図２０に示したグラフにおいて、Ｃ１、Ｃ２及びＣｖの値は一見離散的に見える。しかし、プロットされた点をＣ１、Ｃ２及びＣｖそれぞれについて結ぶと、変化が緩やかな曲線になっている。すなわち、Ｃ１及びＣ２については右肩上がりの曲線であり、Ｃｖについては上に凸の曲線である。つまり、移相器１９０の移相量を連続変化させる場合、制御部１９３が各曲線に沿うようにＣ１、Ｃ２及びＣｖの値を連続的に変化させればよい。なお、移相量が0から180［deg］の範囲内であれば、制御部１９３はＣｖを増加させる制御信号Ｖ１９３を出力する場合には、Ｃ１及びＣ２を増加させる制御信号Ｖ１９１及びＶ１９２を出力する。
【０１０３】
以上述べたように、本実施の形態に係る移相器１９０は、所望の移相量における伝達関数の通過量が0［dB］となるように制御されるので、通過特性に優れた移相器を実現できる。また、図２０に示したように３６０°移相量を連続変化させることが可能な移相器を実現している。
【０１０４】
［実施の形態４］
本発明の第４の実施の形態に係る移相器の実装例を図２３に示す。図２３に示す第４の実施の形態に係る移相器２３０は、本発明の実施の形態２に係る移相器１２０の設計思想を基に、半導体基板上に素子を構成したものである。但し、移相器１２０とは、リアクタンス部及びサセプタンス部で構成される単位エレメントの段数が異なる。
【０１０５】
接続関係については、図２４を用いて説明する。図２４は移相器２３０の回路図であり、符号は全て図２３と共通である。すなわち、同じ符号ならば、同じ回路素子を示す。ただし、図２４では、グランド２３１及び２３２は最小限の図示となっているため符号は付していない。移相器２３０は、カップリングキャパシタＣ２３１乃至Ｃ２３４とインダクタＬ２３１乃至Ｌ２３４と可変キャパシタＣｖ２３１乃至Ｃｖ２３７とチョークインダクタＬｃ２３１乃至Ｌｃ２３４とを含む移相部と、チョークインダクタＬｃ２３５乃至Ｌｃ２３７とバイパスキャパシタＣ２３５乃至Ｃ２３７とを含む制御ライン部と、入力端子Ｔ２３１及び出力端子Ｔ２３２と、グランド２３１及び２３２とを含む。
【０１０６】
カップリングキャパシタＣ２３１、インダクタＬ２３１、可変キャパシタＣｖ２３１、インダクタＬ２３２、可変キャパシタＣｖ２３２、カップリングキャパシタＣ２３２、インダクタＬ２３３、可変キャパシタＣｖ２３３、カップリングキャパシタＣ２３３、インダクタＬ２３４、可変キャパシタＣｖ２３４及びカップリングキャパシタＣ２３４は、入力端子Ｔ２３１と出力端子Ｔ２３２との間にこの順番で直列に接続されている。
【０１０７】
また、カップリングキャパシタＣ２３１とインダクタＬ２３１との接続点にはチョークインダクタＬｃ２３１の一端が接続されており、チョークインダクタＬｃ２３１の他端はグランド２３２に接続されている。さらに、可変キャパシタＣｖ２３１とインダクタＬ２３２との接続点にはチョークインダクタＬｃ２３５の一端及び可変キャパシタＣｖ２３５の一端が接続されており、可変キャパシタＣｖ２３５の他端はグランド２３２に接続されている。チョークインダクタＬｃ２３５の他端は制御電圧端子２３３及びバイパスキャパシタＣ２３５の一端に接続されており、バイパスキャパシタＣ２３５の他端はグランド２３１に接続されている。また、可変キャパシタＣｖ２３２とカップリングキャパシタＣ２３２との接続点にはチョークインダクタＬｃ２３２の一端が接続されており、チョークインダクタＬｃ２３２の他端はグランド２３２に接続されている。さらに、カップリングキャパシタＣ２３２とインダクタＬ２３３との接続点にはチョークインダクタＬｃ２３６の一端及び可変キャパシタＣｖ２３６の一端が接続されており、可変キャパシタＣｖ２３６の他端はグランド２３２に接続されている。チョークインダクタＬｃ２３６の他端は制御電圧端子２３３及びバイパスキャパシタＣ２３６の一端に接続されており、バイパスキャパシタＣ２３６の他端はグランド２３１に接続されている。また、可変キャパシタＣｖ２３３とカップリングキャパシタＣ２３３との接続点にはチョークインダクタＬｃ２３３の一端が接続されており、チョークインダクタＬｃ２３３の他端はグランド２３２に接続されている。さらに、カップリングキャパシタＣ２３３とインダクタＬ２３４との接続点にはチョークインダクタＬｃ２３７の一端及び可変キャパシタＣｖ２３７の一端が接続されており、可変キャパシタＣｖ２３７の他端はグランド２３２に接続されている。チョークインダクタＬｃ２３７の他端は制御電圧端子２３３及びバイパスキャパシタＣ２３７の一端に接続されており、バイパスキャパシタＣ２３７の他端はグランド２３１に接続されている。また、可変キャパシタＣｖ２３４とキャパシタカップリングＣ２３４との接続点にはチョークインダクタＬｃ２３４の一端が接続されており、チョークインダクタＬｃ２３４の他端はグランド２３２に接続されている。
【０１０８】
インダクタＬ２３１及び可変キャパシタＣｖ２３１、インダクタＬ２３２及び可変キャパシタＣｖ２３２、インダクタＬ２３３及び可変キャパシタＣｖ２３３、インダクタＬ２３４及び可変キャパシタＣｖ２３４はそれぞれリアクタンス部を構成する。また、可変キャパシタＣｖ２３５乃至Ｃｖ２３７はそれぞれサセプタンス部を構成する。１つのリアクタンス部は１つのサセプタンス部と直列に接続されている。
【０１０９】
なお、バイパスキャパシタＣ２３５乃至Ｃ２３７とチョークインダクタＬｃ２３５乃至Ｌｃ２３７は制御電圧を可変キャパシタＣｖ２３１乃至Ｃｖ２３７に印加するための素子である。また、カップリングキャパシタＣ２３１乃至Ｃ２３４は、可変キャパシタＣｖ２３１乃至Ｃｖ２３７に与えられる制御電圧の直流成分をカットするためのキャパシタである。
【０１１０】
可変キャパシタＣｖ２３１及びＣｖ２３４は同じ可変容量素子であり、そのキャパシタンス（以下本実施の形態においてＣ１で表す）の可変域も同一である。同様に、可変キャパシタＣｖ２３２及びＣｖ２３３は同じ可変容量素子であり、そのキャパシタンス（以下本実施の形態においてＣ２で表す）の可変域も全て同一である。さらに、可変キャパシタＣｖ２３５乃至Ｃｖ２３７は同じ可変容量素子であり、そのキャパシタンス（以下本実施の形態においてＣｖで表す）の可変域も全て同一である。
【０１１１】
図２４に示すように、移相器２３０の制御信号（制御電圧）は制御電圧端子２３３のみから入力される。より具体的には、制御電圧端子２３３から入力された制御信号は可変キャパシタＣｖ２３１乃至Ｃｖ２３７に伝達される。すなわち、本実施の形態では、第２の実施の形態と同様に全ての可変容量素子に共通の制御信号を使用するようになっている。このようにすると、図示しない制御部は１種類の制御信号を生成すれば済むので、制御部の構成が簡単になる。
【０１１２】
本実施の形態に係る移相器２３０における可変容量素子の静電容量は、第２の実施の形態に係る移相器１２０と同様の考え方で決定される。すなわち、Ｃ１＝ｋ・Ｃｖ［pF］、Ｃ２＝0.5・ｋ・Ｃｖ［pF］である。ｋは定数である。従って、容量比は以下のようになる。
Ｃ１：Ｃ２：Ｃｖ＝ｋ：0.5ｋ：1
この容量比は例えば可変キャパシタの面積比によって実現させることが可能であり、図２３では、各可変キャパシタの面積を点線枠で示し、厳密ではないが上記の容量比を面積比で実現させていることを表現している。
【０１１３】
［実施の形態５］
本発明の第５の実施の形態に係る移相器の実装例を図２５に示す。図２５に示す第５の実施の形態に係る移相器２５０は、本発明の実施の形態４に係る移相器２３０に含まれる全てのチョークインダクタを高抵抗素子に置き換えたものである。所定の条件においては、チョークインダクタと高抵抗素子（以下本実施の形態において、単に抵抗という）とは等価であるので、移相器２５０と移相器２３０とは実質的に等価である。なお、移相器２３０と同様に移相器２５０も、本発明の実施の形態２に係る移相器１２０の設計思想を基に、半導体基板上に素子を構成したものである。但し、移相器１２０とは、リアクタンス部及びサセプタンス部で構成される単位エレメントの段数が異なる。
【０１１４】
接続関係については、図２６を用いて説明する。図２６は移相器２５０の回路図であり、符号は全て図２５と共通である。すなわち、同じ符号ならば、同じ回路素子を示す。ただし、図２６では、グランド２５１及び２５２は最小限の図示となっているため符号は付していない。移相器２５０は、カップリングキャパシタＣ２５１乃至Ｃ２５４とインダクタＬ２５１乃至Ｌ２５４と可変キャパシタＣｖ２５１乃至Ｃｖ２５７と抵抗Ｒ２５１乃至Ｒ２５４とを含む移相部と、抵抗Ｒ２５５乃至Ｒ２５７とバイパスキャパシタＣ２５５乃至Ｃ２５７とを含む制御ライン部と、入力端子Ｔ２５１及び出力端子Ｔ２５２と、グランド２５１及び２５２とを含む。
【０１１５】
カップリングキャパシタＣ２５１、インダクタＬ２５１、可変キャパシタＣｖ２５１、インダクタＬ２５２、可変キャパシタＣｖ２５２、カップリングキャパシタＣ２５２、インダクタＬ２５３、可変キャパシタＣｖ２５３、カップリングキャパシタＣ２５３、インダクタＬ２５４、可変キャパシタＣｖ２５４及びカップリングキャパシタＣ２５４は、入力端子Ｔ２５１と出力端子Ｔ２５２との間にこの順番で直列に接続されている。
【０１１６】
また、カップリングキャパシタＣ２５１とインダクタＬ２５１との接続点には抵抗Ｒ２５１の一端が接続されており、抵抗Ｒ２５１の他端はグランド２５２に接続されている。さらに、可変キャパシタＣｖ２５１とインダクタＬ２５２との接続点には抵抗Ｒ２５５の一端及び可変キャパシタＣｖ２５５の一端が接続されており、可変キャパシタＣｖ２５５の他端はグランド２５２に接続されている。抵抗Ｒ２５５の他端は制御電圧端子２５３及びバイパスキャパシタＣ２５５の一端に接続されており、バイパスキャパシタＣ２５５の他端はグランド２５１に接続されている。また、可変キャパシタＣｖ２５２とカップリングキャパシタＣ２５２との接続点には抵抗Ｒ２５２の一端が接続されており、抵抗Ｒ２５２の他端はグランド２５２に接続されている。さらに、カップリングキャパシタＣ２５２とインダクタＬ２５３との接続点には抵抗Ｒ２５６の一端及び可変キャパシタＣｖ２５６の一端が接続されており、可変キャパシタＣｖ２５６の他端はグランド２５２に接続されている。抵抗Ｒ２５６の他端は制御電圧端子２５３及びバイパスキャパシタＣ２５６の一端に接続されており、バイパスキャパシタＣ２５６の他端はグランド２５１に接続されている。また、可変キャパシタＣｖ２５３とカップリングキャパシタＣ２５３との接続点には抵抗Ｒ２５３の一端が接続されており、抵抗Ｒ２５３の他端はグランド２５２に接続されている。さらに、カップリングキャパシタＣ２５３とインダクタＬ２５４との接続点には抵抗Ｒ２５７の一端及び可変キャパシタＣｖ２５７の一端が接続されており、可変キャパシタＣｖ２５７の他端はグランド２５２に接続されている。抵抗Ｒ２５７の他端は制御電圧端子２５３及びバイパスキャパシタＣ２５７の一端に接続されており、バイパスキャパシタＣ２５７の他端はグランド２５１に接続されている。また、可変キャパシタＣｖ２５４とカップリングキャパシタＣ２５４との接続点には抵抗Ｒ２５４の一端が接続されており、抵抗Ｒ２５４の他端はグランド２５２に接続されている。
【０１１７】
インダクタＬ２５１及び可変キャパシタＣｖ２５１、インダクタＬ２５２及び可変キャパシタＣｖ２５２、インダクタＬ２５３及び可変キャパシタＣｖ２５３、インダクタＬ２５４及び可変キャパシタＣｖ２５４はそれぞれリアクタンス部を構成する。また、可変キャパシタＣｖ２５５乃至Ｃｖ２５７はそれぞれサセプタンス部を構成する。１つのリアクタンス部は１つのサセプタンス部と直列に接続されている。
【０１１８】
なお、バイパスキャパシタＣ２５５乃至Ｃ２５７と抵抗Ｒ２５５乃至Ｒ２５７は制御電圧を可変キャパシタＣｖ２５１乃至Ｃｖ２５７に印加するための素子である。また、カップリングキャパシタＣ２５１乃至Ｃ２５４は、可変キャパシタＣｖ２５１乃至Ｃｖ２５７に与えられる制御電圧の直流成分をカットするためのキャパシタである。
【０１１９】
可変キャパシタＣｖ２５１及びＣｖ２５４は同じ可変容量素子であり、そのキャパシタンス（以下本実施の形態においてＣ１で表す）の可変域も同一である。同様に、可変キャパシタＣｖ２５２及びＣｖ２５３は同じ可変容量素子であり、そのキャパシタンス（以下本実施の形態においてＣ２で表す）の可変域も全て同一である。さらに、可変キャパシタＣｖ２５５乃至Ｃｖ２５７は同じ可変容量素子であり、そのキャパシタンス（以下本実施の形態においてＣｖで表す）の可変域も全て同一である。
【０１２０】
図２６に示すように、移相器２５０の制御信号（制御電圧）は制御電圧端子２５３のみから入力される。より具体的には、制御電圧端子２５３から入力された制御信号は可変キャパシタＣｖ２５１乃至Ｃｖ２５７に伝達される。すなわち、本実施の形態では、第２の実施の形態と同様に全ての可変容量素子に共通の制御信号を使用するようになっている。このようにすると、図示しない制御部は１種類の制御信号を生成すれば済むので、制御部の構成が簡単になる。
【０１２１】
本実施の形態に係る移相器２５０における可変容量素子の静電容量は、第２の実施の形態に係る移相器１２０と同様の考え方で決定される。すなわち、Ｃ１＝ｋ・Ｃｖ［pF］、Ｃ２＝0.5・ｋ・Ｃｖ［pF］である。ｋは定数である。従って、容量比は以下のようになる。
Ｃ１：Ｃ２：Ｃｖ＝ｋ：0.5ｋ：1
この容量比は例えば可変キャパシタの面積比によって実現させることが可能であり、図２５では、各可変キャパシタの面積を点線枠で示し、厳密ではないが上記の容量比を面積比で実現させていることを表現している。
【０１２２】
以上本発明の実施の形態を説明したが、本発明はこれに限定されない。例えば、回路図は一例であり、各実施の形態で述べた回路と等価な回路を用いて実現することも可能である。また、移相器の使用条件が変化すれば、リアクタンス部及びサセプタンス部で構成される単位エレメントの段数や回路定数を変更しても良い。さらに、実施の形態２、４及び５で述べた可変キャパシタの容量比の実現は可変キャパシタの面積比によって実現されなくともよく、別の方法でも良い。また、実施の形態４及び５で述べた実装例も一例であり、別の配置でもよい。さらに、制御部が第１の可変容量素子及び第２の可変容量素子を同時に制御するようにしてもよい。
【図面の簡単な説明】
【０１２３】
【図１】本発明の移相器が実装されるアンテナアプリケーションの一例を示す図である。
【図２】アンテナアプリケーションに含まれるアンテナの構成を示す図である。
【図３】本発明の着想を説明するための回路を示す図である。
【図４】（ａ）乃至（ｄ）は本発明の着想を説明するための回路を示す図である。
【図５】本発明の基本概念を説明するための回路を示す図である。
【図６】本発明の基本概念を説明するための回路を示す図である。
【図７】本発明の第１の実施の形態における移相器の構成を示す図である。
【図８】本発明の第１の実施の形態における移相器の制御を説明するための図である
【図９】本発明の第１の実施の形態における移相器と従来の移相器の通過量を示す図である。
【図１０】本発明の第１の実施の形態における移相器と従来の移相器のリターンロスを示す図である。
【図１１】本発明の第１の実施の形態における移相器と従来の移相器の移相特性を示す図である。
【図１２】本発明の第２の実施の形態における移相器の構成を示す図である。
【図１３】本発明の第２の実施の形態における移相器の制御を説明するための図である。
【図１４】本発明の第２の実施の形態における定数ｋの設計思想を説明するための図である。
【図１５】本発明の第２の実施の形態における定数ｋの設計思想を説明するための図である。
【図１６】本発明の第２の実施の形態における移相器の比較対象となる移相器の構成を示す図である。
【図１７】本発明の第２の実施の形態における移相器と比較対象となる移相器の移相特性を示す図である。
【図１８】本発明の第２の実施の形態における移相器と比較対象となる移相器の通過量を示す図である。
【図１９】本発明の第３の実施の形態における移相器の構成を示す図である。
【図２０】本発明の第３の実施の形態における移相器の制御を説明するための図である。
【図２１】本発明の第３の実施の形態における回路定数の決定に関する設計思想を説明するための図である。
【図２２】本発明の第３の実施の形態における回路定数の決定に関する設計思想を説明するための図である。
【図２３】本発明の第４の実施の形態における移相器の構成（実装例）を示す図である。
【図２４】本発明の第４の実施の形態における移相器の構成（回路）を示す図である。
【図２５】本発明の第５の実施の形態における移相器の構成（実装例）を示す図である。
【図２６】本発明の第５の実施の形態における移相器の構成（回路）を示す図である。
【図２７】従来の移相器の構成を示す図である。
【図２８】従来の移相器の構成の一部を示す図である。
【図２９】（ａ）及び（ｂ）は従来の移相器の動作原理を説明するための図である。
【図３０】従来の移相器の構成を示す図である。
【図３１】従来の移相器の動作原理を説明するための図である。
【図３２】従来の移相器の構成を示す図である。
【符号の説明】
【０１２４】
７０  移相器  ７１  入力端子  ７２出力端子  ７３  制御部
Ｃ７１乃至Ｃ７８、Ｃｖ７１乃至Ｃｖ７７  可変キャパシタ
Ｌ７１乃至Ｌ７８  インダクタ
Ｖ７１乃至Ｖ７３  制御信号線
【図１】
2005033604.tif 000015
【図２】
2005033604.tif 000016
【図３】
2005033604.tif 000017
【図４】
2005033604.tif 000018
【図５】
2005033604.tif 000019
【図６】
2005033604.tif 000020
【図７】
2005033604.tif 000021
【図８】
2005033604.tif 000022
【図９】
2005033604.tif 000023
【図１０】
2005033604.tif 000024
【図１１】
2005033604.tif 000025
【図１２】
2005033604.tif 000026
【図１３】
2005033604.tif 000027
【図１４】
2005033604.tif 000028
【図１５】
2005033604.tif 000029
【図１６】
2005033604.tif 000030
【図１７】
2005033604.tif 000031
【図１８】
2005033604.tif 000032
【図１９】
2005033604.tif 000033
【図２０】
2005033604.tif 000034
【図２１】
2005033604.tif 000035
【図２２】
2005033604.tif 000036
【図２３】
2005033604.tif 000037
【図２４】
2005033604.tif 000038
【図２５】
2005033604.tif 000039
【図２６】
2005033604.tif 000040
【図２７】
2005033604.tif 000041
【図２８】
2005033604.tif 000042
【図２９】
2005033604.tif 000043
【図３０】
2005033604.tif 000044
【図３１】
2005033604.tif 000045
【図３２】
2005033604.tif 000046