(57)【要約】【課題】ベース拡散層やエミッタ拡散層の不純物濃度プロファイルを変えることなく、電流増幅率ｈＦＥが広範囲に制御された半導体装置及びその半導体装置を生産性良く製造する方法を提供する。【解決手段】エミッタ領域上に形成されるＮ型ポリシリコンエミッタ電極を第１層目ポリシリコン層−酸化物層−第２層目ポリシリコン層からなる構造とし、第１層目ポリシリコン層の厚みと酸化物層の厚みを調整することにより、ベース拡散層やエミッタ拡散層の不純物濃度プロファイルを変えることなく、電流増幅率ｈＦＥが制御される。第１層目ポリシリコン層，酸化物層，及び第２層目ポリシリコン層は減圧ＣＶＤ装置を用いることにより、連続的に、かつ制御性よく形成される。【選択図】  図１
2005033080.tif 000002
【特許請求の範囲】
【請求項１】
エミッタ領域上にエミッタポリシリコン電極を有するバイポーラトランジスタを備えた半導体装置において、
前記エミッタポリシリコン電極は前記エミッタ領域上に順次形成された第１のポリシリコン層、酸化物層、及び第２のポリシリコン層からなる３層構造を有することを特徴とする半導体装置。
【請求項２】
前記酸化物層の厚さが１〜５ｎｍの範囲にあることを特徴とする請求項１記載の半導体装置。
【請求項３】
エミッタ領域上にエミッタポリシリコン電極を有するバイポーラトランジスタを備えた半導体装置の製造方法において、
第１導電型ベース領域上に第１のポリシリコン層を形成する工程と、
前記第１のポリシリコン層上に酸化物層を形成する工程と、
前記酸化物層上に第２のポリシリコン層を形成する工程と、
前記第１及び第２のポリシリコン層に第２導電型不純物を導入する工程と、
第２導電型不純物を前記ベース領域に導入して前記エミッタ領域を形成する工程と、
前記第２のポリシリコン層、前記酸化物層、及び前記第１のポリシリコン層を順次選択的にエッチングして前記エミッタポリシリコン電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
【請求項４】
前記第１のポリシリコン層、酸化物層、及び第２のポリシリコン層は減圧ＣＶＤ装置中で連続的に形成されることを特徴とする請求項３記載の半導体装置の製造方法。
【請求項５】
前記酸化物層は、不活性ガスにより希釈された酸素ガスにより、減圧下で前記第１のポリシリコン膜を酸化して形成されることを特徴とする請求項３又は４記載の半導体装置の製造方法。
【請求項６】
前記第１のポリシリコン層、酸化物層、及び第２のポリシリコン層は、５８０〜６５０℃の範囲で形成されることを特徴とする請求項３乃至５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記第１及び第２のポリシリコン層の厚さの合計が一定となるようにし、前記酸化物層の形成位置を変化させることにより電流増幅率ｈＦＥを制御することを特徴とする請求項３乃至６のいずれかに記載の半導体装置の製造方法。
【請求項８】
前記酸化物層が１〜５ｎｍの範囲の厚さで形成されることを特徴とする請求項３乃至７のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関し、特に、他の緒特性に影響を与えることなく、電流増幅率ｈＦＥの制御されたバイポーラトランジスタを備えた半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
バイポーラトランジスタの電流増幅率ｈＦＥは、ＱＥ／ＱＢに比例する。ここで、ＱＥはエミッタガンメル数であり、ＱＢはベースガンメル数である。従来、バイポーラトランジスタの電流増幅率ｈＦＥの制御のためには、一般的にエミッタガンメル数を調整することで達成している。しかし、エミッタガンメル数の調整は拡散層の不純物濃度の再分布などの理由から、トランジスタの諸特性が変化してしまうという不具合があった。また、高い電流増幅率ｈＦＥのバイポーラトランジスタを製造したい場合には、ベースガンメル数を低くする必要があるが、その制御が極めて難しいという不具合があった。そこで、トランジスタの諸特性の変動を抑えて、制御性を容易に実施できる技術の開発が望まれてきた。
【０００３】
ベース領域やエミッタ領域などの不純物拡散層の不純物濃度プロファイルを変化させることなく、高いｈＦＥの得られる技術として、単結晶基板に形成されたエミッタ領域とエミッタポリシリコン電極との間に極薄い酸化膜や窒化膜を形成する技術が知られている。（例えば、特許文献１又は２参照）これは、極薄い酸化膜等をトンネルする確率が電子と正孔で異なることを利用しており、電子は通すが正孔は阻止する膜厚とすることにより、ＮＰＮトランジスタのエミッタ注入効率を高くしている。
【０００４】
次に、エミッタ領域と金属エミッタ電極との間にポリシリコン等のシリコン膜を形成してエミッタの一部となし、このシリコン膜の厚さをエッチングにより調節して電流増幅率ｈＦＥを制御する技術が知られている。（例えば、特許文献３又は４参照）この技術は正孔の拡散長が単結晶基板に形成されたエミッタ領域の深さより大きくなることに着目し、上記のシリコン膜の厚さを調節することにより、実効的なエミッタ幅を調節してｈＦＥを制御するものである。
【特許文献１】特開平２−２１０８２０号公報（第３〜５頁、第１図）
【特許文献２】特開平５−８２５３３号公報（第４〜６頁、図１、２）
【特許文献３】特開平２−７１５２８号公報（第２〜４頁、第１図）
【特許文献４】特開平８−１５３７３０号公報（第３〜４頁、図３）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１記載の方法では、薄い酸化膜及びその上に成長するポリシリコン層の成膜にＭＢＥ装置を使用している。ＭＢＥ装置は一般的に実験・研究用に使用されている装置であるため、成長速度が極めて低かったり、装置価格が高額であるという問題がある。特許文献２記載の方法では、薄い酸化膜及び窒化膜の成膜にＥＣＲプラズマＣＶＤ装置を使用しており、ポリシリコン層の成膜には、減圧ＣＶＤ装置を使用している。このため、装置から他の装置へ移し替える時に酸化膜厚が変化してしまったり、生産性も低く、かつ、装置も高額であるという問題がある。また、特許文献１、２記載のトランジスタでは、薄い酸化膜や窒化膜がエミッタ領域とポリシリコン電極の界面にあるため、電流増幅率ｈＦＥの制御は、これらの酸化膜や窒化膜の厚みを調整することに限定され、ｈＦＥを広範囲に制御するには適していない。
【０００６】
特許文献３、４記載の方法では、エミッタ幅をポリシリコン層のエッチングにより制御するのであるが、結晶粒と結晶粒界でエッチング速度が異なるポリシリコンを、エッチング速度を揃えて均一にエッチングすることが技術的にかなり困難であるという問題点がある。
【０００７】
本発明は、かかる問題点に鑑みてなされたものであり、ベース拡散層やエミッタ拡散層の不純物濃度プロファイルを変えることなく、電流増幅率ｈＦＥが広範囲に制御された半導体装置及びその半導体装置を生産性良く製造する方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決する本発明の半導体装置は、エミッタ領域上にエミッタポリシリコン電極を有するバイポーラトランジスタを備えた半導体装置において、前記エミッタポリシリコン電極は前記エミッタ領域上に順次形成された第１のポリシリコン層、酸化物層、及び第２のポリシリコン層からなる３層構造を有することを特徴とする。また、前記酸化物層の厚さが１〜５ｎｍの範囲にあることを特徴とする。
【０００９】
上記の課題を解決する本発明の半導体装置の製造方法は、エミッタ領域上にエミッタポリシリコン電極を有するバイポーラトランジスタを備えた半導体装置の製造方法において、第１導電型ベース領域上に第１のポリシリコン層を形成する工程と、前記第１のポリシリコン層上に酸化物層を形成する工程と、前記酸化物層上に第２のポリシリコン層を形成する工程と、前記第１及び第２のポリシリコン層に第２導電型不純物を導入する工程と、第２導電型不純物を前記ベース領域に導入して前記エミッタ領域を形成する工程と、前記第２のポリシリコン層、前記酸化物層、及び前記第１のポリシリコン層を順次選択的にエッチングして前記エミッタポリシリコン電極を形成する工程と、を有することを特徴とする。また、前記第１のポリシリコン層、酸化物層、及び第２のポリシリコン層は減圧ＣＶＤ装置中で連続的に形成されることを特徴とする。また、前記酸化物層は、不活性ガスにより希釈された酸素ガスにより、減圧下で前記第１のポリシリコン膜を酸化して形成されることを特徴とする。また、前記第１のポリシリコン層、酸化物層、及び第２のポリシリコン層は、５８０〜６５０℃の範囲で形成されることを特徴とする。また、前記第１及び第２のポリシリコン層の厚さの合計が一定となるようにし、前記酸化物層の形成位置を変化させることにより電流増幅率ｈＦＥを制御することを特徴とする。また、前記酸化物層が１〜５ｎｍの範囲の厚さで形成されることを特徴とする。
【発明の効果】
【００１０】
この発明の半導体装置及びその製造方法によれば、エミッタ領域上に形成されるＮ型ポリシリコンエミッタ電極を第１層目ポリシリコン層−酸化物層−第２層目ポリシリコン層からなる構造とし、第１層目ポリシリコン層の厚みと酸化物層の厚みを調整することにより、エミッタ，ベース，コレクタといったバイポーラトランジスタの諸特性を決定する拡散層の不純物を再分布させることなく、電流増幅率ｈＦＥが広範囲に制御された半導体装置が提供される。また、第１層目ポリシリコン層，酸化物層，及び第２層目ポリシリコン層の形成は、減圧ＣＶＤ装置を用いることにより、連続的に、かつ制御性よく形成でき、高い量産性を保持しながら、電流増幅率ｈＦＥを高範囲に制御することができるという効果を有する。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明の実施の形態を説明する。図１は本発明の実施の形態の半導体装置を示す模式的断面図で、ＮＰＮバイポーラトランジスタの場合を示す。比抵抗１０Ω・ｃｍ程度のＰ型シリコン基板１上に、接合深さ１〜２μｍ，シート抵抗５０〜１００Ω／□程度のＰ型埋込層２と接合深さ１〜２μｍ，シート抵抗５０Ω／□程度のＮ型埋込層３を形成し、その上に厚さ１μｍ，比抵抗０．５Ω・ｃｍ程度のＮ型エピタキシャル層４を形成している。
【００１２】
また、Ｎ型エピタキシャル層４の表面の素子形成領域を取り囲んで厚さ約１．２μｍの素子分離ＬＯＣＯＳ酸化膜６が形成される。更に、酸化シリコン膜７および接合深さ１．２μｍ，シート抵抗１０Ω／□程度のＮ型コレクタ取出し領域８、接合深さ０．１〜０．２μｍ，表面濃度３×１０１９ｃｍ−３程度のＰ型真性ベース領域９、接合深さ０．２μｍ程度，表面濃度１×１０２０ｃｍ−３以上の高濃度のＰ型外部ベース領域５、ならびにＮ型エミッタ領域１０が形成されている。さらにＮ型エミッタ領域１０上に酸化膜をサンドイッチしたＮ型ポリシリコンエミッタ電極１１が形成されている。ここで、Ｎ型エミッタ領域１０の形成は第１層目ポリシリコン層−酸化物層−第２層目ポリシリコン層からなる構造のＮ型ポリシリコンエミッタ電極１１への不純物導入と同時に行われる。そして、Ｎ型ポリシリコンエミッタ電極１１、Ｐ型外部ベース領域５およびＮ型コレクタ取出し領域８上にアルミニウム電極１２が形成される。
【００１３】
本発明の特徴は、第１図において第１層目ポリシリコン層−酸化物層−第２層目ポリシリコン層からなる構造のＮ型ポリシリコンエミッタ電極１１を設けたことにあり、第２図はこの電極１１の製造方法を図にしたものである。第１層目ポリシリコン層−酸化物層−第２層目ポリシリコン層からなる構造のＮ型ポリシリコンエミッタ電極１１の形成方法の詳細は次の通りである。
【００１４】
先ず、希フッ酸によりＮ型エミッタ領域１０上の自然酸化膜を除去した後、シランガスを用いた減圧ＣＶＤ法により真空度０．３８Ｔｏｒｒで膜厚１〜５０ｎｍ程度の第1層目ポリシリコン膜１３を全面に成長させ、続けてＯ２ガスを１％程度含むＡｒガス等の不活性ガス中で真空度０．４５Ｔｏｒｒで３０分程度酸化して酸化膜１４を形成し、次いで第１層目ポリシリコン膜１３との合計膜厚が１５０ｎｍになるように、第２層目ポリシリコン膜１５を成長させる。
【００１５】
その後、ドーズ量１〜２×１０１６ｃｍ−２の砒素またはアンチモンをイオン注入した後、９００℃で２０分程度の熱処理または１０２０℃で３０秒程度のランプアニールを行ない、接合深さ０．０５〜０．１μｍ，表面濃度３×１０２０ｃｍ−３程度のエミッタ領域と、ほぼ同濃度のＮ型ポリシリコンエミッタ電極が形成される。次に、エミッタ電極形成領域以外を開口するように、露光現像したレジストパターンをマスクに用いて、ＨＣｌおよびＨＢｒガスで選択的にポリシリコン膜をＲＦプラズマエッチングすることによりＮ型ポリシリコンエミッタ電極１１を形成する。
【００１６】
本実施の形態において、第１層目ポリシリコン層−酸化物層−第２層目ポリシリコン層からなるＮ型ポリシリコンエミッタ電極を形成させる方法は、  
１．ポリシリコン成長時に最も一般的に使用されている減圧ＣＶＤ法を用いていること。
２．および第１層目ポリシリコン層形成から第２層ポリシリコン層形成まで連続して処理が可能であるため、形成された非常に薄い酸化物層が大気に曝されることがなく、膜厚変化を起こしにくいこと。
３．そして酸化物層の形成を減圧状態で行なっていることから、雰囲気の全圧および酸化種分圧を非常に低く設定することができ、それに伴ない酸化膜の面内均一性に密接に関係している酸化種分子の平均自由工程を増加させ、かつ酸化速度を直接変化させる要因である酸化種分圧を低下させることができるため、酸化膜厚の面内均一性が向上されると同時に、酸化速度を十分に低下させることができ、膜厚制御が容易に行なえること。
４．ポリシリコン層および酸化物層の形成温度が５８０〜６５０℃程度であり、先に形成したベースやコレクタなどの拡散層の不純物濃度プロファイルの再分布が生じにくいこと。
などから、非常に量産性に優れているという利点がある。
【００１７】
次に、本発明のバイポーラトランジスタの動作を説明する。バイポーラトランジスタにおける電流増幅率ｈＦＥは、ｈＦＥ＝ＩＣ／ＩＢ（ＩＣ：コレクタ電流、ＩＢ：ベース電流）で表される。ベース電流IBは主にエミッタ領域からベース領域に注入された少数キャリアの再結合による電流成分と、ベース−エミッタ接合領域における再結合電流成分とエミッタ領域に拡散した少数キャリアの再結合による電流成分の３成分からなるが、最近のバイポーラトランジスタにおいては、高速化および高集積化のため、諸領域は全て浅く形成されており、その結果として、エミッタ領域に拡散した少数キャリアの再結合による電流成分が支配的になっている。このため、電流増幅率ｈＦＥの制御を考える場合には、ベース電流の主成分である拡散電流成分を如何にして制御するかにかかっている。
【００１８】
図３に本発明の第１層目ポリシリコン層−酸化物層−第２層目ポリシリコン層からなるN型ポリシリコンエミッタ電極を有するバイポーラトランジスタのエネルギーバンド図を示す。また、図４はこのときの正孔の濃度分布δＰＥを示したものである。ベースからエミッタへ拡散する正孔の拡散長は約２００〜５００ｎｍ程度と予想され、浅化されたバイポーラトランジスタにおいては、エミッタ拡散層の深さよりも正孔の拡散長の方が長くなり、多くの正孔はエミッタ拡散層で再結合されることなくポリシリコン層に拡散したのち再結合される。
【００１９】
一方、ポリシリコン層の中に酸化物層が存在すると、長方形のバリアに対するキャリアのトンネル確率Ｔｔは、
【数１】
2005033080.tif 000003
（ｄ：酸化物層の厚さ、ｍ＊：酸化物中のキャリアの有効質量、ｈ：プランク定数、χ：ポテンシャルバリア、ｑ：素電荷）で表される。
【００２０】
このため、ポリシリコン層中の酸化物層の厚さを上手く選べば、電子と正孔のトンネル確率を大きく変化させることができるようになり、電子は通過するが正孔は阻止される状態になる。トンネル確率はキャリアの有効質量、酸化物層の膜厚、有効障壁高さにより決定され、正孔の方が遥かに小さいことが実証されているため、ベース電流は主に正孔トンネル電流ＪＰＴによって支配されることになる。従って、ベース電流の制御は酸化物層の厚さとエミッタ拡散層表面からの位置を制御することで実現できる。
【００２１】
このとき、ポリシリコン層中の酸化物層の厚さは１〜５ｎｍ、望ましくはエミッタ抵抗の増加を考慮すると１〜２ｎｍの範囲で、トンネル確率の差を大きくすることができ、電子だけを通して正孔を阻止できる。また、エミッタ拡散層表面から酸化物層までの距離は、エミッタ拡散層の深さが１００ｎｍであれば、１００〜４００ｎｍの範囲でベース電流を制御できる。
【００２２】
表１は前記した実施の形態で示した工程中で、第１層目ポリシリコン膜と第２層目ポリシリコン膜の膜厚をそれぞれ、３０ｎｍと１２０ｎｍの条件および５０ｎｍと１００ｎｍの条件、そしてポリシリコン層の間に酸化物層をサンドイッチしないで１５０ｎｍのポリシリコンを成長させた条件のときの電流増幅率ｈＦＥ，各ＰＮ接合の耐圧およびエミッタ抵抗を比較したものである。
【００２３】
【表１】
2005033080.tif 000004
【００２４】
また、図５に第１層目と第２層目のポリシリコン層の合計した厚さが１５０ｎｍになるようにして、酸化物層の位置を変化させてＮ型ポリシリコンエミッタ電極を形成したときの電流増幅率ｈＦＥの変化の様子を示す。
【００２５】
表１から明らかなように、実施の形態のバイポーラトランジスタの電流増幅率が増加していると同時に、バイポーラトランジスタの諸特性を決定する拡散層の再分布が起きていないため、各ＰＮ接合の耐圧が変化していないことが分かる。ただし、エミッタ抵抗は正孔のトンネル確率とトレードオフの関係があるため、酸化物層の存在により僅かに増加していることが分かる。また、図５から、酸化物層の位置を変化させてＮ型ポリシリコンエミッタ電極を形成したときの電流増幅率ｈＦＥはばらつきなく、しかも連続的に変化しており、広い範囲にわたって再現性のよい制御が実現できていることが分かる。
【００２６】
以上、ポリシリコンエミッタ電極構造のＮＰＮバイポーラトランジスタ及びその製造方法に本発明を適用した実施の形態について説明したが、本発明は、この実施の形態に限定されるものではなく、本発明の要旨を変更しない範囲で種々の変形が可能である。
【図面の簡単な説明】
【００２７】
【図１】本発明の実施の形態のバイポーラトランジスタの断面図である。
【図２】本発明の実施の形態のポリシリコンエミッタ電極の製造工程を示す図である。
【図３】本発明の実施の形態のバイポーラトランジスタのエネルギーバンド図である。
【図４】本発明の実施の形態のバイポーラトランジスタの正孔分布を示す図である。
【図５】本発明の実施の形態でエミッタポリシリコン電極中の酸化物層の位置及び酸化物層の厚さを変化させたときのｈＦＥの変化を示す図である。
【符号の説明】
【００２８】
１  Ｐ型シリコン基板
２  Ｐ型埋込層
３  Ｎ型埋込層
４  Ｎ型エピタキシャル層
５  Ｐ型外部ベース領域
６  素子分離絶縁膜
７  酸化シリコン膜
８  Ｎ型コレクタ取出し領域
９  Ｐ型真性ベース領域
１０  Ｎ型エミッタ領域
１１  Ｎ型ポリシリコンエミッタ電極
１２  アルミニウム電極
１３  第１層目ポリシリコン層
１４  酸化物層
１５  第２層目ポリシリコン層
【図１】
2005033080.tif 000005
【図２】
2005033080.tif 000006
【図３】
2005033080.tif 000007
【図４】
2005033080.tif 000008
【図５】
2005033080.tif 000009