(57)【要約】【課題】  データの信頼性を確保しながら、Ａ／Ｄ変換器からメモリへのデータ取り込み速度を上げるデータ取り込みを含む信号処理回路及びその処理方法を提供すること。【解決手段】  取り込まれたアナログ信号をディジタル信号に変換したディジタルデータをメモリへ取り込む際に、データチェックを行うことに特徴がある。さらに、Ａ／Ｄ変換器から取り出されたディジタルデータにチェックビットを付加する。さらに１ブロック毎の取り込みを可能とするＤＭＡと、１ブロック毎にカウンタしてチェックビットを付加するチェックビット付加装置とを有し、ブロック毎の連続性及び、又は、１ブロック毎のデータ抜けをチェックしても良い。【選択図】図３
2005156197.tif 000002
【特許請求の範囲】
【請求項１】
周囲環境の変化に応じて変化するアナログ信号を出力するセンサと、
前記センサからのアナログ信号をディジタル信号へ変換する変換器と、
前記Ａ／Ｄ変換器によりディジタル値に変換されたセンサ出力信号を処理する信号処理回路であって、前記信号処理回路は、ダイレクトメモリアクセス（ＤＭＡ）を含むメモリと、前記変換器より取り込んだディジタル信号のディジタルデータにチェックビットを付加するチェックビット付加装置とを有し、前記ダイレクトメモリアクセスにより、１ブロック（（ａ＋ｂ）ビット×Ｎ個、ａはデータビット幅、ｂはチェックビット幅、Ｎはサンプリングデータ個数でＮ＝２n 、ｎは整数）毎にディジタルデータを取り込むことを特徴とした信号処理回路。
【請求項２】
請求項１の信号処理回路において、
前記信号処理回路は、前記チェックビット付加装置によって付加されたチェックビットを用いて所定ビットごとにカウントするカウンタとを有することを特徴とする信号処理回路。
【請求項３】
請求項１の信号処理回路において、
前記信号処理回路は、前記チェックビット付加装置を用いて付加するチェックビットにデータ識別コードを用いることを特徴とした信号処理回路。
【請求項４】
請求項２乃至３のいずれか１項において、
前記付加されたチェックビットから前記ダイレクトアクセスメモリで取り込んだ前記変換器のデータをチェックすることを特徴とする信号処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ信号から変換されたディジタル信号の信号処理回路及びその信号処理方法に関する。
【背景技術】
【０００２】
図１に、従来の技術に関するデータ取り込み単位を示す。ディジタル信号処理回路において、Ａ／Ｄ変換器により取り込まれたデータをメモリに取り込む場合、従来は１個（ａビット）ずつの取り込みであり、その都度割り込み処理が入ることから、取り込み速度が遅くなるという問題があった。一方、上記を解消するために、ディジタル信号処理回路のメモリ内部にＤＭＡを設け、１ブロックずつの取り込みを行うことで、割り込み処理が１回のみとなり、高速化することが可能となるが、１ブロックとしたデータに抜けが出る等、データ取り込みの信頼性確保の点で問題があるため、信頼性確保のためのチェック機能が必要となっていた。
【０００３】
【特許文献１】特開平０６−１８０７６４号公報
【特許文献２】特開平０５−２８９７１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、データの信頼性を確保しながら、Ａ／Ｄ変換器からメモリへのデータ取り込み速度を上げるデータ取り込みを含む信号処理回路及びその処理方法を提供することにある。
【課題を解決するための手段】
【０００５】
本発明は、上記の課題を解決するために、取り込まれたアナログ信号をディジタル信号に変換したディジタルデータをメモリへ取り込む際に、データチェックを行うことに特徴がある。さらに、Ａ／Ｄ変換器から取り出されたディジタルデータにチェックビットを付加することを特徴とする。
【０００６】
また、本発明によれば、１ブロック毎の取り込みを可能とするＤＭＡと、１ブロック毎にカウンタしてチェックビットを付加するチェックビット付加装置とを有し、ブロック毎の連続性及び、又は、１ブロック毎のデータ抜けをチェックすることを特徴とする。さらに、取り込んだデータが正常であるかどうかをチェックすることを特徴とする。
【０００７】
また、複数種類のデータで構成されているデータにチェックビットとしてデータ識別コードを付加し、その識別コードの判別結果に応じて、各種類のデータごとに予め定められたバッファに格納することを特徴とする。
【発明の効果】
【０００８】
本発明によれば、高速かつ信頼性の高いデータ取り込みを実現することが可能になる。
【０００９】
本発明によれば、ブロック毎の連続性をチェックすることができ、又、１ブロック毎のデータ抜けをチェックすることが可能となり、取り込みデータの信頼性を高めることが可能である。
【００１０】
さらに、取り込んだデータが正常であるかどうかをチェックすることも可能である。
【００１１】
また、取り込んだデータの種類を区別できる又は取り込んだデータを種類別に保持することが可能となる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態について、添付図面を参照して説明する。なお、以下に説明する実施例は２周波ＣＷ(Continuous Wave）方式ミリ波レーダのディジタル信号処理回路に関する例であるが、本発明は、この実施例に限定的に解釈されるものではない。
【００１３】
２周波ＣＷ方式に関する図を図２に最上段に示す。２周波ＣＷ方式とは、２種類の周波数（ＣＦ１及びＣＦ２）を持つ電波を送信し、ドップラシフトを伴う反射波（Ｆ１及び
Ｆ２）により、周囲環境を信号として得る方式である。
【００１４】
はじめに、図３を用いて一般的なミリ波レーダ装置の概要を説明する。
【００１５】
ミリ波レーダ１は、自車両１５の前方に取り付けられている。ミリ波レーダ１は、送信制御部３を備え、この送信制御部３から２周波を切りかえる変調信号が生成され、出力される。２周波を切りかえる変調信号の図を図２の最上段に示す。図中の変調幅は送信波が決まった周波数を出力するように調整される。
【００１６】
送信制御部３から出力された変調信号は、発振器４に供給される。発振器４は、供給された変調信号に基づいて、ミリ波帯の電磁波を生成し、送信アンテナ５を介して自車両
１５の前方に送信される。
【００１７】
送信アンテナ５から送信されたミリ波帯の電磁波は、先行車両や路側物など（以下ターゲット６とする）で反射し、受信アンテナ７にて受信される。受信アンテナ７で受信された反射波はミキサ８において送信波とミキシングされることにより、ミリ波帯の周波数からＩＦ（Intermediate Frequency；中間周波数）帯へ周波数変換される。
【００１８】
ミキサ８のミキシングによってビート信号が取り出され、このビート信号はアナログ信号処理部９にて増幅される。ビート信号は、わずかに異なる２つの周波数を持つ信号を重ね合わせ時に抽出される位相差を表す信号である。アナログ信号処理部９で増幅されたビート信号は、Ａ／Ｄ変換器１０によりディジタル信号に変換され、ターゲット処理部１２に取り込まれる。ターゲット処理部１２では、ディジタル信号が、ダイレクトアクセスメモリ（以下、ＤＭＡという）２５を通してメモリ２６に取り込まれ、ＦＦＴ（Fast 
Fourier Transform ；高速フーリエ変換）処理部１１にてＦＦＴ処理され、ターゲットピークが得られる。なお、アナログ信号処理部９，Ａ／Ｄ変換器１０及びＦＦＴ処理部１１の詳細な処理内容は後述する。
【００１９】
ＦＦＴ処理部１１で得られたターゲットピークは、トラッカ処理部２７にて信号処理され、相対速度や距離等（以下、ターゲット情報と呼ぶ）が算出される。
【００２０】
ターゲット処理部１２で得られたターゲット情報は、通信ドライバ１３を介してＡＣＣ(Adaptive Cruise Control) 制御ユニットや車間距離警報ユニットなどの上位システム
１４に伝達され、車両制御やドライバへの警報制御等に用いられる。
【００２１】
次に、図４を用いてアナログ信号処理部９の詳細な処理内容について説明する。図中に、アナログ信号処理部９の内部ブロックを示す。
【００２２】
アナログ信号処理部９は、プリアンプ部１６，ＤＣサーボ部１７，復調部１９，Ｓ／Ｈ（Sample & amp/Hold）部２０、及び２次アンプ部２１により構成される。
【００２３】
ミキサ８から、アナログ信号処理部９に入力されるビート信号は、プリアンプ部１６にて増幅される。ＤＣサーボ部１７は、プリアンプ部１６の出力信号を、プリアンプ１６の入力端にフィードバックしており、ビート信号のＤＣオフセットをキャンセルする働きをする。
【００２４】
プリアンプ部１６で増幅された信号には、送信アンテナ５からの送信時に変調された二つの送信周波数（ＣＦ１，ＣＦ２）に対応した位相の異なるビート信号（Ｆ１，Ｆ２）が重畳されている。このため、プリアンプ部１６で増幅された信号は、復調部１９にて復調される。
【００２５】
復調部１９で復調された二種のビート信号（Ｆ１，Ｆ２）は、Ｓ／Ｈ部２０にてサンプルホールドされ、それぞれ、２次アンプ部２１で再度増幅された後に、Ａ／Ｄ変換器１０へと出力される。
【００２６】
次に、図５において、Ａ／Ｄ変換器１０及びＦＦＴ処理部１１の動作を説明するための波形図を示す。
【００２７】
図中の（ａ）は、２次アンプ部２１で増幅されたビート信号２２の時間波形を示し、縦軸は信号強度、横軸は時間を表す。ビート信号２２はＡ／Ｄ変換器１０において、Ａ／Ｄサンプリング周波数Ｆｓ［Ｈｚ］（Ａ／Ｄサンプル周期Ｔ［ｓ］＝１／Ｆｓ）でサンプリングされ、図中の（ｂ）に示すようなサンプルデータ２３が得られる（図中の（ｂ）も
（ａ）と同様に縦軸は信号強度、横軸は時間を表す）。
【００２８】
Ａ／Ｄ変換器１０によりサンプリングされたデータは、ＦＦＴ処理部１１にて、ＦＦＴサンプル点数Ｎを１ブロックとしてＦＦＴ処理することにより、図中の（ｃ）に示すような、Ｆｓ／２［Ｈｚ］を周波数上限としたビート信号の周波数スペクトラム２４が得られる。なお、図中は、縦軸は信号強度、横軸は周波数を表す。
【００２９】
本発明の一実施形態は、上述したミリ波レーダ装置に適用した場合の例である。装置内部における、Ａ／Ｄ変換器１０から、ターゲット処理部１２へのデータ取り込みにおける高速度，高信頼性を実現する、本発明のデータ取り込みチェック機能付き信号処理回路の一実施形態を、図１，図６を用いて説明する。
【００３０】
図６において、ターゲットへの送信波、及びターゲットからの受信波が、アンテナ５，７，ミキサ８を通じ、アナログ信号処理部において得られたアナログ信号を、Ａ／Ｄ変換器１０によりディジタル化し、そのディジタル化された信号に対して、チェックビット付加装置２を用いて、１個のデータ毎に、数bit のカウンタ値及びデータ識別コードの付加を行う。カウンタ値を付加したタイミングチャートを図１に示す。図１は１個のデータの図を示しており、従来はデータビットのみであったものに、チェックビットのカウンタ、及びデータ識別コードを付加した本発明のタイミングチャートを表している。この際、１ブロックのデータ個数はＮ個であり、ＦＦＴ処理のサンプリングデータ数となる。そして、図６において、ターゲット処理部１２にデータを取り込む際に、ターゲット処理部内において図７に示すデータチェックを行う。
【００３１】
図７は本実施例のフローチャートを表したものであり、取得したＡ／Ｄ変換後のブロックデータに対してStep１，２，３の３種類のチェックを行う。
【００３２】
Step１のブロック境界チェックにおいては、図８に示すように、リングバッファに格納されている、前回サンプリングし終えたブロック（ｘ−１番目，ｘは整数）の最終カウンタ値と、今回サンプリングし終えたブロック（ｘ番目）の先頭カウンタ値を比較することにより、ブロック間のＡ／Ｄ変換器からの出力データが連続しているか否かをチェックする。
【００３３】
Step２のサンプリングスキップチェックにおいては、図９に示すように、今回サンプリングし終えたブロック（ｘ番目）の（先頭カウンタ値）と（最終カウンタ値＋１）を比較し、その差分が２m （ｍは付加カウンタ数、ｍ＜ｎで２n は１ブロックのデータ数）の倍数となるか否かをチェックする。
【００３４】
Step３において、ミリ波レーダにおいてはＦ１とＦ２の２つのバッファが存在するため、図１０のように、今回サンプリングし終えたブロックのデータ識別コードをチェックし、Ｆ１およびＦ２バッファに、それぞれＦ１およびＦ２データが格納されているか否かをチェックする。
【００３５】
Step４において、Step１，２，３のデータチェックのうち、１つ以上で異常と判定されると、エラーコードをセットする。
【００３６】
Step５においてはエラーコードが発生しているか否かを判定し、エラーと判定された場合にその情報を外部へ伝える。
【００３７】
Step５においてエラーと判定された場合、Step６においては、ＦＦＴスキップ要求を行いＤＭＡの再初期化を行う。
【００３８】
以上の処理により、データの取り込みに失敗した場合、誤って取り込んだ１ブロックのデータをスキップすることで、エラーのないデータだけを取り込むことが可能となる。
【図面の簡単な説明】
【００３９】
【図１】本発明の概要を表す図。
【図２】Ａ／Ｄ変換器，信号周波数及び変調信号波形を表す図。
【図３】一般的なミリ波レーダ装置の説明図。
【図４】ミリ波レーダ装置のアナログ信号処理部の構成図。
【図５】Ａ／Ｄ変換器及びＦＦＴ処理部の動作を説明するための波形図。
【図６】本発明の一実施形態であるチェックビット付加装置付信号処理回路の概略構成図。
【図７】本発明における信号処理動作フローチャートを示す図。
【図８】本発明における信号処理動作の１つであるブロック境界チェックを説明する図。
【図９】本発明における信号処理動作の１つであるサンプリングスキップチェックを説明する図。
【図１０】本発明における信号処理動作の１つであるＦ１，Ｆ２データチェックを説明する図。
【符号の説明】
【００４０】
１…ミリ波レーダ、２…チェックビット付加装置、３…送信制御部、４…発振器、５，７…アンテナ、６…ターゲット、８…ミキサ、９…アナログ信号処理部、１０…Ａ／Ｄ変換器、１１…ＦＦＴ処理部、１２…ターゲット処理部、１３…通信ドライバ、１４…上位システム、１５…自車両、１６…プリアンプ部、１７…ＤＣサーボ部、１９…復調部、
２０…Ｓ／Ｈ部、２１…２次アンプ部、２５…ＤＭＡ部、２６…データを格納するための２つのバッファを持つメモリ部、２７…トラッカ処理部。
【図１】
2005156197.tif 000003
【図２】
2005156197.tif 000004
【図３】
2005156197.tif 000005
【図４】
2005156197.tif 000006
【図５】
2005156197.tif 000007
【図６】
2005156197.tif 000008
【図７】
2005156197.tif 000009
【図８】
2005156197.tif 000010
【図９】
2005156197.tif 000011
【図１０】
2005156197.tif 000012