(57)【要約】【課題】実動作中の複数の集積回路間の接続状態、また、市場での実装不良の発生時の接続状態も、容易にかつ正確に検査することができる配線接続検査装置および配線接続検査方法を提供する。【解決手段】集積回路（１）１０１から、デジタル信号と、演算装置（１）１０２によりデジタル信号を基に生成した誤り検出信号（１）とを出力し、それらの信号を、各基板接合部１０３から１０８、１０４から１０９を経由して集積回路（２）１０７に入力し、演算装置（２）１１０により、入力したデジタル信号を基に誤り検出信号（２）を生成して、比較装置１１１により、誤り検出信号（１）と比較し、両者が常に一致すれば、集積回路間の接続不良は存在せず、一致しないタイミングがある場合は、接続不良が存在すると判断する。【選択図】図１
2005062111.tif 000002
【特許請求の範囲】
【請求項１】
基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査装置であって、前記基板上に実装された第１の集積回路には、その内部で伝送されるデジタル信号から、同期信号に基づくタイミングで第１の誤り検出信号を生成する第１の演算装置と、前記第１の演算装置からの第１の誤り検出信号を出力する第２の基板接合部と、前記デジタル信号を出力する第１の基板接合部とを備え、前記基板上に前記第１の集積回路とともに実装された第２の集積回路には、前記デジタル信号を入力する第３の基板接合部と、前記同期信号に基づくタイミングで、前記第３の基板接合部からのデジタル信号から、第２の誤り検出信号を生成する第２の演算装置と、前記第１の誤り検出信号を入力する第４の基板接合部と、前記第４の基板接合部からの第１の誤り検出信号と前記第２の演算装置からの第２の誤り検出信号とを比較する比較装置と、前記比較装置による比較結果に基づいて、前記集積回路間の配線接続の良否判定を出力する結果出力手段とを備え、前記第１の基板接合部と前記第３の基板接合部との間に第１の基板配線部を配線するとともに、前記第２の基板接合部と前記第４の基板接合部との間に第２の基板配線部を配線して、前記第１の集積回路と前記第２の集積回路とを接続し、前記結果出力手段は、前記第１の誤り検出信号と前記第２の誤り検出信号とが一致した場合に、前記集積回路間の配線接続が良であるとの判定を出力するよう構成したことを特徴とする配線接続検査装置。
【請求項２】
基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査装置であって、前記基板上に実装された第１の集積回路には、その内部で伝送されるｎビットのデジタル信号から、同期信号に基づくタイミングで第１の誤り検出信号を生成する第１の演算装置と、前記検査および通常動作のモードにより、前記第１の演算装置からの第１の誤り検出信号と前記ｎビットデジタル信号のうちの１ビットの信号とを切替えて、１ビット信号を出力するモード切替スイッチと、前記モード切替スイッチからの１ビット信号を含んで合計ｎビットのデジタル信号を出力する第１の基板接合部とを備え、前記基板上に前記第１の集積回路とともに実装された第２の集積回路には、前記ｎビットデジタル信号を入力する第２の基板接合部と、前記同期信号に基づくタイミングで、前記第２の基板接合部からのｎビットデジタル信号から、第２の誤り検出信号を生成する第２の演算装置と、前記第２の基板接合部からのｎビットデジタル信号のうちの１ビットの信号である前記モード切替スイッチからの１ビット信号と前記第２の演算装置からの第２の誤り検出信号とを比較する比較装置と、前記比較装置による比較結果に基づいて、前記集積回路間の配線接続の良否判定を出力する結果出力手段とを備え、前記第１の基板接合部と前記第２の基板接合部との間に基板配線部を配線して、前記第１の集積回路と前記第２の集積回路とを接続し、前記結果出力手段は、前記検査時の前記モード切替スイッチからの１ビット信号である前記第１の誤り検出信号と前記第２の誤り検出信号とが一致した場合に、前記集積回路間の配線接続が良であるとの判定を出力するよう構成したことを特徴とする配線接続検査装置。
【請求項３】
基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査装置であって、前記基板上に実装された第１の集積回路には、前記基板上の全集積回路の動作基準となるクロック信号のタイミングを元に、同期信号に基づくタイミングで第１の検査用テストパターン信号を生成する第１の信号発生器と、前記第１の信号発生器からの第１の検査用テストパターン信号を出力する第１の基板接合部とを備え、前記基板上に前記第１の集積回路とともに実装された第２の集積回路には、前記第１の検査用テストパターン信号を入力する第２の基板接合部と、前記クロック信号のタイミングを元に、前記同期信号に基づくタイミングで、前記第１の検査用テストパターン信号と同一のパターンを有する第２の検査用テストパターン信号を生成する第２の信号発生器と、前記第２の基板接合部からの第１の検査用テストパターン信号と前記第２の信号発生器からの第２の検査用テストパターン信号とを比較する比較装置と、前記比較装置による比較結果に基づいて、前記集積回路間の配線接続の良否判定を出力する結果出力手段とを備え、前記第１の基板接合部と前記第２の基板接合部との間に基板配線部を配線して、前記第１の集積回路と前記第２の集積回路とを接続し、前記結果出力手段は、前記第１の検査用テストパターン信号と前記第２の検査用テストパターン信号とが一致した場合に、前記集積回路間の配線接続が良であるとの判定を出力するよう構成したことを特徴とする配線接続検査装置。
【請求項４】
基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査装置であって、前記基板上に実装された第１の集積回路には、前記集積回路間での検査時の動作タイミングを同期させるための同期信号を発生する同期信号発生器と、前記基板上の全集積回路の動作基準となるクロック信号のタイミングを元に、前記同期信号発生器からの同期信号に基づくタイミングで第１の検査用テストパターン信号を生成する第１の信号発生器と、前記第１の信号発生器からの第１の検査用テストパターン信号を出力する第１の基板接合部と、前記同期信号発生器からの同期信号を出力する第３の基板接合部とを備え、前記基板上に前記第１の集積回路とともに実装された第２の集積回路には、前記第１の検査用テストパターン信号を入力する第２の基板接合部と、前記同期信号を入力する第４の基板接合部と、前記クロック信号のタイミングを元に、前記第４の基板接合部からの同期信号に基づくタイミングで、前記第１の検査用テストパターン信号と同一のパターンを有する第２の検査用テストパターン信号を生成する第２の信号発生器と、前記第２の基板接合部からの第１の検査用テストパターン信号と前記第２の信号発生器からの第２の検査用テストパターン信号とを比較する比較装置と、前記比較装置による比較結果に基づいて、前記集積回路間の配線接続の良否判定を出力する結果出力手段とを備え、前記第１の基板接合部と前記第２の基板接合部との間に第１の基板配線部を配線するとともに、前記第３の基板接合部と前記第４の基板接合部との間に第２の基板配線部を配線して、前記第１の集積回路と前記第２の集積回路とを接続し、前記結果出力手段は、前記第１の検査用テストパターン信号と前記第２の検査用テストパターン信号とが一致した場合に、前記集積回路間の配線接続が良であるとの判定を出力するよう構成したことを特徴とする配線接続検査装置。
【請求項５】
基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査装置であって、前記基板上に実装された第１の集積回路には、前記集積回路間での検査時の動作タイミングを同期させるための同期信号を発生する同期信号発生器と、前記基板上の全集積回路の動作基準となるクロック信号のタイミングを元に、前記同期信号発生器からの同期信号に基づくタイミングで第１の検査用テストパターン信号を生成する第１の信号発生器と、前記第１の信号発生器からの第１の検査用テストパターン信号を出力する第１の基板接合部と、前記同期信号発生器からの同期信号を出力する第３の基板接合部とを備え、前記基板上に前記第１の集積回路とともに実装された第２の集積回路には、前記第１の検査用テストパターン信号を入力する第２の基板接合部と、前記同期信号を入力する第４の基板接合部と、前記クロック信号のタイミングを元に、前記第４の基板接合部からの同期信号に基づくタイミングで、前記第１の検査用テストパターン信号と同一のパターンを有する第２の検査用テストパターン信号を生成する第２の信号発生器と、前記クロック信号のタイミングで、前記第２の基板接合部からの第１の検査用テストパターン信号を遅延させて第３の検査用テストパターン信号を出力する遅延調整器と、前記遅延調整器からの第３の検査用テストパターン信号と前記第２の信号発生器からの第２の検査用テストパターン信号とを比較する比較装置と、前記比較装置による比較結果に基づいて、前記遅延調整器による第１の検査用テストパターン信号に対する遅延量を制御する遅延調整器制御装置と、前記比較装置による比較結果に基づいて、前記集積回路間の配線接続の良否判定を出力する結果出力手段とを備え、前記第１の基板接合部と前記第２の基板接合部との間に第１の基板配線部を配線するとともに、前記第３の基板接合部と前記第４の基板接合部との間に第２の基板配線部を配線して、前記第１の集積回路と前記第２の集積回路とを接続し、前記結果出力手段は、前記遅延調整器制御装置が前記遅延調整器に対して第１の検査用テストパターン信号の遅延量を制御したことにより、前記第３の検査用テストパターン信号と前記第２の検査用テストパターン信号とが一致した場合に、前記集積回路間の配線接続が良になったとの判定を出力するよう構成したことを特徴とする配線接続検査装置。
【請求項６】
基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査装置であって、前記基板上に実装された第１の集積回路には、前記集積回路間での検査時の動作タイミングを同期させるための同期信号を発生する同期信号発生器と、前記基板上の全集積回路の動作基準となるクロック信号のタイミングを元に、前記同期信号発生器からの同期信号に基づくタイミングで第１の検査用テストパターン信号を生成する第１の信号発生器と、前記第１の信号発生器からの第１の検査用テストパターン信号を出力する第１の基板接合部と、前記同期信号発生器からの同期信号を出力する第３の基板接合部とを備え、前記基板上に前記第１の集積回路とともに実装された第２の集積回路には、前記第１の検査用テストパターン信号を入力する第２の基板接合部と、前記同期信号を入力する第４の基板接合部と、前記クロック信号を遅延させた遅延クロック信号を出力する第２の遅延調整器と、前記第２の遅延調整器からの遅延クロック信号のタイミングで、前記第２の基板接合部からの第１の検査用テストパターン信号を遅延させて第３の検査用テストパターン信号を出力する第１の遅延調整器と、前記第２の遅延調整器からの遅延クロック信号のタイミングで、前記第４の基板接合部からの同期信号を遅延させて遅延同期信号として出力する第３の遅延調整器と、前記第２の遅延調整器からの遅延クロック信号のタイミングを元に、前記第３の遅延調整器からの遅延同期信号に基づくタイミングで、前記第１の検査用テストパターン信号と同一のパターンを有する第２の検査用テストパターン信号を生成する第２の信号発生器と、前記第１の遅延調整器からの第３の検査用テストパターン信号と前記第２の信号発生器からの第２の検査用テストパターン信号とを比較する比較装置と、前記比較装置による比較結果に基づいて、前記第１、第２および第３の遅延調整器による各遅延量を制御する遅延調整器制御装置と、前記比較装置による比較結果に基づいて、前記集積回路間の配線接続の良否判定を出力する結果出力手段とを備え、前記第１の基板接合部と前記第２の基板接合部との間に第１の基板配線部を配線するとともに、前記第３の基板接合部と前記第４の基板接合部との間に第２の基板配線部を配線して、前記第１の集積回路と前記第２の集積回路とを接続し、前記結果出力手段は、前記遅延調整器制御装置が前記第１、第２および第３の遅延調整器のそれぞれに対して各遅延量を制御したことにより、前記第３の検査用テストパターン信号と前記第２の検査用テストパターン信号とが一致した場合に、前記集積回路間の配線接続が良になったとの判定を出力するよう構成したことを特徴とする配線接続検査装置。
【請求項７】
第１の信号発生器および第２の信号発生器のそれぞれは、同期信号の繰返しタイミング毎に生成されたパルス信号を交互にｎビットカウンタのカウントスタート信号およびカウントエンド信号として、前記ｎビットカウンタによりクロック信号のパルス数をカウントし、そのカウント値の各ビット状態からなるｎビットの検査用テストパターン信号を生成するよう構成したことを特徴とする請求項３から請求項６のいずれかに記載の配線接続検査装置。
【請求項８】
第１の信号発生器および第２の信号発生器のそれぞれは、同期信号の繰返しタイミング毎に生成されたパルス信号を交互にｍビットカウンタのカウントスタート信号およびカウントエンド信号として、前記ｍビットカウンタによりクロック信号のパルス数をカウントし、そのカウント値の各ビット状態からなるｍビット信号を生成し、前記ｍビット信号をアドレスとするｎビットのＲＯＭデータの各ビット状態からなるｎビットの検査用テストパターン信号を生成するよう構成したことを特徴とする請求項３から請求項６のいずれかに記載の配線接続検査装置。
【請求項９】
基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査方法であって、前記基板上に実装された第１の集積回路の内部で伝送されるデジタル信号から、同期信号に基づくタイミングで第１の誤り検出信号を生成し、前記第１の集積回路の第１の基板接合部から前記デジタル信号を出力するとともに、前記第１の集積回路の第２の基板接合部から前記第１の誤り検出信号を出力し、前記基板上に前記第１の集積回路とともに実装された第２の集積回路の第３の基板接合部に、前記第１の基板接合部からのデジタル信号を入力するとともに、前記第２の集積回路の第４の基板接合部に、前記第２の基板接合部からの第１の誤り検出信号を入力し、前記同期信号に基づくタイミングで、前記第３の基板接合部へのデジタル信号から、第２の誤り検出信号を生成し、前記第４の基板接合部への第１の誤り検出信号と前記第２の誤り検出信号とを比較し、前記第１の誤り検出信号と前記第２の誤り検出信号とが一致した場合に、前記集積回路間の配線接続が良であるとの判定を出力することを特徴とする配線接続検査方法。
【請求項１０】
基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査方法であって、前記基板上に実装された第１の集積回路の内部で伝送されるｎビットのデジタル信号から、同期信号に基づくタイミングで第１の誤り検出信号を生成し、前記検査時には、通常動作時に前記第１の集積回路の内部で伝送されるｎビットデジタル信号を、そのうちの１ビットの信号を前記第１の誤り検出信号に切替えて、前記第１の集積回路の第１の基板接合部から出力し、前記基板上に前記第１の集積回路とともに実装された第２の集積回路の第２の基板接合部に、前記第１の基板接合部からのｎビットデジタル信号を入力し、前記同期信号に基づくタイミングで、前記第２の基板接合部へのｎビットデジタル信号から、第２の誤り検出信号を生成し、前記第２の基板接合部へのｎビットデジタル信号のうち前記検査時の１ビット信号と前記第２の誤り検出信号とを比較し、前記検査時の１ビット信号である前記第１の誤り検出信号と前記第２の誤り検出信号とが一致した場合に、前記集積回路間の配線接続が良であるとの判定を出力することを特徴とする配線接続検査方法。
【請求項１１】
基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査方法であって、前記基板上の全集積回路の動作基準となるクロック信号のタイミングを元に、前記基板上に実装された第１の集積回路内で、同期信号に基づくタイミング期間に第１の検査用テストパターン信号を生成し、前記第１の集積回路の第１の基板接合部から前記第１の検査用テストパターン信号を出力し、前記基板上に前記第１の集積回路とともに実装された第２の集積回路の第２の基板接合部に、前記第１の基板接合部からの第１の検査用テストパターン信号を入力し、前記クロック信号のタイミングを元に、前記第２の集積回路内で、前記同期信号に基づくタイミング期間に、前記第１の検査用テストパターン信号と同一のパターンを有する第２の検査用テストパターン信号を生成し、前記第２の基板接合部への第１の検査用テストパターン信号と前記第２の検査用テストパターン信号とを比較し、前記第１の検査用テストパターン信号と前記第２の検査用テストパターン信号とが一致した場合に、前記集積回路間の配線接続が良であるとの判定を出力することを特徴とする配線接続検査方法。
【請求項１２】
基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査方法であって、前記基板上に実装された第１の集積回路内で、前記集積回路間での検査時の動作タイミングを同期させるための同期信号を発生し、前記基板上の全集積回路の動作基準となるクロック信号のタイミングを元に、前記第１の集積回路内で、前記同期信号に基づくタイミング期間に第１の検査用テストパターン信号を生成し、前記第１の集積回路の第１の基板接合部から前記第１の検査用テストパターン信号を出力するとともに、前記第１の集積回路の第３の基板接合部から前記同期信号を出力し、前記基板上に前記第１の集積回路とともに実装された第２の集積回路の第２の基板接合部に、前記第１の基板接合部からの第１の検査用テストパターン信号を入力するとともに、前記第２の集積回路の第４の基板接合部に、前記第３の基板接合部からの同期信号を入力し、前記クロック信号のタイミングを元に、前記第４の基板接合部への同期信号に基づくタイミング期間に、前記第１の検査用テストパターン信号と同一のパターンを有する第２の検査用テストパターン信号を生成し、前記第２の基板接合部への第１の検査用テストパターン信号と前記第２の検査用テストパターン信号とを比較し、前記第１の検査用テストパターン信号と前記第２の検査用テストパターン信号とが一致した場合に、前記集積回路間の配線接続が良であるとの判定を出力することを特徴とする配線接続検査方法。
【請求項１３】
基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査方法であって、前記基板上に実装された第１の集積回路内で、前記集積回路間での検査時の動作タイミングを同期させるための同期信号を発生し、前記基板上の全集積回路の動作基準となるクロック信号のタイミングを元に、前記第１の集積回路内で、前記同期信号に基づくタイミング期間に第１の検査用テストパターン信号を生成し、前記第１の集積回路の第１の基板接合部から前記第１の検査用テストパターン信号を出力するとともに、前記第１の集積回路の第３の基板接合部から前記同期信号を出力し、前記基板上に前記第１の集積回路とともに実装された第２の集積回路の第２の基板接合部に、前記第１の基板接合部からの第１の検査用テストパターン信号を入力するとともに、前記第２の集積回路の第４の基板接合部に、前記第３の基板接合部からの同期信号を入力し、前記クロック信号のタイミングで、前記第２の基板接合部への第１の検査用テストパターン信号を遅延させて第３の検査用テストパターン信号を出力し、前記クロック信号のタイミングを元に、前記第４の基板接合部への同期信号に基づくタイミング期間に、前記第１の検査用テストパターン信号と同一のパターンを有する第２の検査用テストパターン信号を生成し、前記第３の検査用テストパターン信号と前記第２の検査用テストパターン信号とを比較しながら、その比較結果に応じて前記第１の検査用テストパターン信号の遅延量を制御したことにより、前記第３の検査用テストパターン信号と前記第２の検査用テストパターン信号とが一致した場合に、前記集積回路間の配線接続が良になったとの判定を出力することを特徴とする配線接続検査方法。
【請求項１４】
基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査方法であって、前記基板上に実装された第１の集積回路内で、前記集積回路間での検査時の動作タイミングを同期させるための同期信号を発生し、前記基板上の全集積回路の動作基準となるクロック信号のタイミングを元に、前記第１の集積回路内で、前記同期信号に基づくタイミング期間に第１の検査用テストパターン信号を生成し、前記第１の集積回路の第１の基板接合部から前記第１の検査用テストパターン信号を出力するとともに、前記第１の集積回路の第３の基板接合部から前記同期信号を出力し、前記基板上に前記第１の集積回路とともに実装された第２の集積回路の第２の基板接合部に、前記第１の基板接合部からの第１の検査用テストパターン信号を入力するとともに、前記第２の集積回路の第４の基板接合部に、前記第３の基板接合部からの同期信号を入力し、前記クロック信号を遅延させた遅延クロック信号を出力し、その遅延クロック信号のタイミングで、前記第２の基板接合部への第１の検査用テストパターン信号を遅延させて第３の検査用テストパターン信号を出力するとともに、前記遅延クロック信号のタイミングで、前記第４の基板接合部への同期信号を遅延させて遅延同期信号として出力し、前記遅延クロック信号のタイミングを元に、前記遅延同期信号に基づくタイミング期間に、前記第１の検査用テストパターン信号と同一のパターンを有する第２の検査用テストパターン信号を生成し、前記第３の検査用テストパターン信号と前記第２の検査用テストパターン信号とを比較しながら、その比較結果に応じて、前記第１の検査用テストパターン信号と前記同期信号と前記クロック信号の各遅延量を制御したことにより、前記第３の検査用テストパターン信号と前記第２の検査用テストパターン信号とが一致した場合に、前記集積回路間の配線接続が良になったとの判定を出力することを特徴とする配線接続検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査装置および配線接続検査方法に関するものである。
【背景技術】
【０００２】
近年、電子機器の小型軽量化、高機能化に伴い、回路実装密度及び集積回路の集積度も飛躍的に上昇してきた。そのため実装された基板の検査方法の開発も同時に進んできている。
【０００３】
このような基板検査を行って故障箇所を特定する場合においても、回路規模が小さくまたアナログ中心である場合は、回路全体が実動作中に信号ラインを波形モニターするなどの方法で、故障箇所が特定できる場合が多かった。
【０００４】
しかし、デジタル化が進みさらに高機能化され回路規模も大きくなった近年においては、回路全体の検査での故障箇所の特定が非常に困難になってきたため、検査方法も回路全体を検査する方法から個々のデバイスを検査する方法に移りつつある。その実用化技術の一つに、半田づけ不良が検査できるバウンダリスキャン技術として、先行文献（例えば、特許文献１を参照）に「テスト手段を備えたプリント基板およびそのテスト方法」が記載されている。
【０００５】
以上のような従来の集積回路と基板間の配線の接続検査技術について、図面を用いて以下に説明する。
図１６はバウンダリスキャンによる従来の配線接続検査装置の構成を示すブロック図である。図１６において、１６１は基板、１６２は集積回路、１６３は内部論理回路、１６４、１６５はテスト用回路、ＴＤＩはテスト用回路１６４を通じてテストデータを入力するためのデータ入力タイミング信号、ＴＤＯはテスト用回路１６５を通じてテストデータを出力するためのデータ出力タイミング信号である。
【０００６】
以上のように構成された従来のバウンダリスキャンによる集積回路１６２と基板１６１間の配線の接続検査について説明する。
集積回路１６２にデータ入力タイミング信号ＴＤＩおよびデータ出力タイミング信号ＴＤＯを入力することにより、各入力端子ＩＮ１および各出力端子ＯＵＴ１に対して、集積回路１６２内の内部論理回路１６３と基板１６１間のスキャンパスを生成することができる。
【０００７】
このスキャンパスを利用して、例えば集積回路１６２と基板１６１を接続する基板接合部Ａの接続検査を行う場合には、基板接合部Ａに接続するテスト用回路１６５のＢから論理１を出力するようなテストパターンを、例えば内部論理回路１６３内で作成し、このテストパターンを、内部論理回路１６３からテスト用回路１６５を通じて、各出力端子ＯＵＴ１から出力し、基板接合部Ａの出力を検出することにより、集積回路１６２と基板１６１との接続の有無を検証するようにしている。
【特許文献１】特開平９−１５２４６８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら上記のような従来の配線接続検査装置においては、バウンダリスキャンなどの低速スキャンにより集積回路と基板との配線による接続の良否検査を行っており、一方で、高い周波数の信号が伝送される伝送路では、部品の半田付け不良、部品の誤実装、基板配線の不良などの影響が非常に大きく、現象としては、信号の伝送先となる集積回路内でのデータのラッチミス（データ誤り）という形で現われるが、このような信号周波数に依存するラッチミス等の誤動作は、実動作周波数（高周波数）を用いた実際の伝送速度での検査が必要であり、既存のバウンダリスキャンなどの低速スキャンによる検査方法では見つけることが困難であるという問題点を有していた。
【０００９】
また、バウンダリスキャンによる前述のような配線接続検査方法では、集積回路と基板との接続について検査することが可能なように構成されており、基板上において高い周波数で実動作中の複数の集積回路間での配線の接続検査を検証することは困難であるという問題点も有していた。
【００１０】
また、電子機器が市場を流通し、例えば移動による衝撃等により配線等の半田づけ不良が生じた場合、その接続検査にバウンダリスキャンを用いることは、その構成上、容易ではないという問題点をも有していた。
【００１１】
本発明は、上記従来の問題点を解決するもので、実際に使用される実動作周波数での検査を簡易的に行え、信号周波数に依存する誤動作についても実際の伝送速度でもれなく検出することができ、基板配線の不良を容易にかつ確実に発見することができるとともに、流通上での移動時の衝撃等により半田づけ不良が起こり市場流通後のユーザ側で不良などが発生した場合にも、ユーザ側で容易にかつ確実に検査することができる配線接続検査装置および配線接続検査方法を提供する。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために、本発明の請求項１に記載の配線接続検査装置は、基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査装置であって、前記基板上に実装された第１の集積回路には、その内部で伝送されるデジタル信号から、同期信号に基づくタイミングで第１の誤り検出信号を生成する第１の演算装置と、前記第１の演算装置からの第１の誤り検出信号を出力する第２の基板接合部と、前記デジタル信号を出力する第１の基板接合部とを備え、前記基板上に前記第１の集積回路とともに実装された第２の集積回路には、前記デジタル信号を入力する第３の基板接合部と、前記同期信号に基づくタイミングで、前記第３の基板接合部からのデジタル信号から、第２の誤り検出信号を生成する第２の演算装置と、前記第１の誤り検出信号を入力する第４の基板接合部と、前記第４の基板接合部からの第１の誤り検出信号と前記第２の演算装置からの第２の誤り検出信号とを比較する比較装置と、前記比較装置による比較結果に基づいて、前記集積回路間の配線接続の良否判定を出力する結果出力手段とを備え、前記第１の基板接合部と前記第３の基板接合部との間に第１の基板配線部を配線するとともに、前記第２の基板接合部と前記第４の基板接合部との間に第２の基板配線部を配線して、前記第１の集積回路と前記第２の集積回路とを接続し、前記結果出力手段は、前記第１の誤り検出信号と前記第２の誤り検出信号とが一致した場合に、前記集積回路間の配線接続が良であるとの判定を出力するよう構成したことを特徴とする。
【００１３】
また、本発明の請求項９に記載の配線接続検査方法は、基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査方法であって、前記基板上に実装された第１の集積回路の内部で伝送されるデジタル信号から、同期信号に基づくタイミングで第１の誤り検出信号を生成し、前記第１の集積回路の第１の基板接合部から前記デジタル信号を出力するとともに、前記第１の集積回路の第２の基板接合部から前記第１の誤り検出信号を出力し、前記基板上に前記第１の集積回路とともに実装された第２の集積回路の第３の基板接合部に、前記第１の基板接合部からのデジタル信号を入力するとともに、前記第２の集積回路の第４の基板接合部に、前記第２の基板接合部からの第１の誤り検出信号を入力し、前記同期信号に基づくタイミングで、前記第３の基板接合部へのデジタル信号から、第２の誤り検出信号を生成し、前記第４の基板接合部への第１の誤り検出信号と前記第２の誤り検出信号とを比較し、前記第１の誤り検出信号と前記第２の誤り検出信号とが一致した場合に、前記集積回路間の配線接続が良であるとの判定を出力する方法としたことを特徴とする。
【００１４】
また、本発明の請求項２に記載の配線接続検査装置は、基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査装置であって、前記基板上に実装された第１の集積回路には、その内部で伝送されるｎビットのデジタル信号から、同期信号に基づくタイミングで第１の誤り検出信号を生成する第１の演算装置と、前記検査および通常動作のモードにより、前記第１の演算装置からの第１の誤り検出信号と前記ｎビットデジタル信号のうちの１ビットの信号とを切替えて、１ビット信号を出力するモード切替スイッチと、前記モード切替スイッチからの１ビット信号を含んで合計ｎビットのデジタル信号を出力する第１の基板接合部とを備え、前記基板上に前記第１の集積回路とともに実装された第２の集積回路には、前記ｎビットデジタル信号を入力する第２の基板接合部と、前記同期信号に基づくタイミングで、前記第２の基板接合部からのｎビットデジタル信号から、第２の誤り検出信号を生成する第２の演算装置と、前記第２の基板接合部からのｎビットデジタル信号のうちの１ビットの信号である前記モード切替スイッチからの１ビット信号と前記第２の演算装置からの第２の誤り検出信号とを比較する比較装置と、前記比較装置による比較結果に基づいて、前記集積回路間の配線接続の良否判定を出力する結果出力手段とを備え、前記第１の基板接合部と前記第２の基板接合部との間に基板配線部を配線して、前記第１の集積回路と前記第２の集積回路とを接続し、前記結果出力手段は、前記検査時の前記モード切替スイッチからの１ビット信号である前記第１の誤り検出信号と前記第２の誤り検出信号とが一致した場合に、前記集積回路間の配線接続が良であるとの判定を出力するよう構成したことを特徴とする。
【００１５】
また、本発明の請求項１０に記載の配線接続検査方法は、基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査方法であって、前記基板上に実装された第１の集積回路の内部で伝送されるｎビットのデジタル信号から、同期信号に基づくタイミングで第１の誤り検出信号を生成し、前記検査時には、通常動作時に前記第１の集積回路の内部で伝送されるｎビットデジタル信号を、そのうちの１ビットの信号を前記第１の誤り検出信号に切替えて、前記第１の集積回路の第１の基板接合部から出力し、前記基板上に前記第１の集積回路とともに実装された第２の集積回路の第２の基板接合部に、前記第１の基板接合部からのｎビットデジタル信号を入力し、前記同期信号に基づくタイミングで、前記第２の基板接合部へのｎビットデジタル信号から、第２の誤り検出信号を生成し、前記第２の基板接合部へのｎビットデジタル信号のうち前記検査時の１ビット信号と前記第２の誤り検出信号とを比較し、前記検査時の１ビット信号である前記第１の誤り検出信号と前記第２の誤り検出信号とが一致した場合に、前記集積回路間の配線接続が良であるとの判定を出力する方法としたことを特徴とする。
【００１６】
また、本発明の請求項３に記載の配線接続検査装置は、基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査装置であって、前記基板上に実装された第１の集積回路には、前記基板上の全集積回路の動作基準となるクロック信号のタイミングを元に、同期信号に基づくタイミングで第１の検査用テストパターン信号を生成する第１の信号発生器と、前記第１の信号発生器からの第１の検査用テストパターン信号を出力する第１の基板接合部とを備え、前記基板上に前記第１の集積回路とともに実装された第２の集積回路には、前記第１の検査用テストパターン信号を入力する第２の基板接合部と、前記クロック信号のタイミングを元に、前記同期信号に基づくタイミングで、前記第１の検査用テストパターン信号と同一のパターンを有する第２の検査用テストパターン信号を生成する第２の信号発生器と、前記第２の基板接合部からの第１の検査用テストパターン信号と前記第２の信号発生器からの第２の検査用テストパターン信号とを比較する比較装置と、前記比較装置による比較結果に基づいて、前記集積回路間の配線接続の良否判定を出力する結果出力手段とを備え、前記第１の基板接合部と前記第２の基板接合部との間に基板配線部を配線して、前記第１の集積回路と前記第２の集積回路とを接続し、前記結果出力手段は、前記第１の検査用テストパターン信号と前記第２の検査用テストパターン信号とが一致した場合に、前記集積回路間の配線接続が良であるとの判定を出力するよう構成したことを特徴とする。
【００１７】
また、本発明の請求項１１に記載の配線接続検査方法は、基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査方法であって、前記基板上の全集積回路の動作基準となるクロック信号のタイミングを元に、前記基板上に実装された第１の集積回路内で、同期信号に基づくタイミング期間に第１の検査用テストパターン信号を生成し、前記第１の集積回路の第１の基板接合部から前記第１の検査用テストパターン信号を出力し、前記基板上に前記第１の集積回路とともに実装された第２の集積回路の第２の基板接合部に、前記第１の基板接合部からの第１の検査用テストパターン信号を入力し、前記クロック信号のタイミングを元に、前記第２の集積回路内で、前記同期信号に基づくタイミング期間に、前記第１の検査用テストパターン信号と同一のパターンを有する第２の検査用テストパターン信号を生成し、前記第２の基板接合部への第１の検査用テストパターン信号と前記第２の検査用テストパターン信号とを比較し、前記第１の検査用テストパターン信号と前記第２の検査用テストパターン信号とが一致した場合に、前記集積回路間の配線接続が良であるとの判定を出力する方法としたことを特徴とする。
【００１８】
また、本発明の請求項４に記載の配線接続検査装置は、基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査装置であって、前記基板上に実装された第１の集積回路には、前記集積回路間での検査時の動作タイミングを同期させるための同期信号を発生する同期信号発生器と、前記基板上の全集積回路の動作基準となるクロック信号のタイミングを元に、前記同期信号発生器からの同期信号に基づくタイミングで第１の検査用テストパターン信号を生成する第１の信号発生器と、前記第１の信号発生器からの第１の検査用テストパターン信号を出力する第１の基板接合部と、前記同期信号発生器からの同期信号を出力する第３の基板接合部とを備え、前記基板上に前記第１の集積回路とともに実装された第２の集積回路には、前記第１の検査用テストパターン信号を入力する第２の基板接合部と、前記同期信号を入力する第４の基板接合部と、前記クロック信号のタイミングを元に、前記第４の基板接合部からの同期信号に基づくタイミングで、前記第１の検査用テストパターン信号と同一のパターンを有する第２の検査用テストパターン信号を生成する第２の信号発生器と、前記第２の基板接合部からの第１の検査用テストパターン信号と前記第２の信号発生器からの第２の検査用テストパターン信号とを比較する比較装置と、前記比較装置による比較結果に基づいて、前記集積回路間の配線接続の良否判定を出力する結果出力手段とを備え、前記第１の基板接合部と前記第２の基板接合部との間に第１の基板配線部を配線するとともに、前記第３の基板接合部と前記第４の基板接合部との間に第２の基板配線部を配線して、前記第１の集積回路と前記第２の集積回路とを接続し、前記結果出力手段は、前記第１の検査用テストパターン信号と前記第２の検査用テストパターン信号とが一致した場合に、前記集積回路間の配線接続が良であるとの判定を出力するよう構成したことを特徴とする。
【００１９】
また、本発明の請求項１２に記載の配線接続検査方法は、基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査方法であって、前記基板上に実装された第１の集積回路内で、前記集積回路間での検査時の動作タイミングを同期させるための同期信号を発生し、前記基板上の全集積回路の動作基準となるクロック信号のタイミングを元に、前記第１の集積回路内で、前記同期信号に基づくタイミング期間に第１の検査用テストパターン信号を生成し、前記第１の集積回路の第１の基板接合部から前記第１の検査用テストパターン信号を出力するとともに、前記第１の集積回路の第３の基板接合部から前記同期信号を出力し、前記基板上に前記第１の集積回路とともに実装された第２の集積回路の第２の基板接合部に、前記第１の基板接合部からの第１の検査用テストパターン信号を入力するとともに、前記第２の集積回路の第４の基板接合部に、前記第３の基板接合部からの同期信号を入力し、前記クロック信号のタイミングを元に、前記第４の基板接合部への同期信号に基づくタイミング期間に、前記第１の検査用テストパターン信号と同一のパターンを有する第２の検査用テストパターン信号を生成し、前記第２の基板接合部への第１の検査用テストパターン信号と前記第２の検査用テストパターン信号とを比較し、前記第１の検査用テストパターン信号と前記第２の検査用テストパターン信号とが一致した場合に、前記集積回路間の配線接続が良であるとの判定を出力する方法としたことを特徴とする。
【００２０】
また、本発明の請求項５に記載の配線接続検査装置は、基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査装置であって、前記基板上に実装された第１の集積回路には、前記集積回路間での検査時の動作タイミングを同期させるための同期信号を発生する同期信号発生器と、前記基板上の全集積回路の動作基準となるクロック信号のタイミングを元に、前記同期信号発生器からの同期信号に基づくタイミングで第１の検査用テストパターン信号を生成する第１の信号発生器と、前記第１の信号発生器からの第１の検査用テストパターン信号を出力する第１の基板接合部と、前記同期信号発生器からの同期信号を出力する第３の基板接合部とを備え、前記基板上に前記第１の集積回路とともに実装された第２の集積回路には、前記第１の検査用テストパターン信号を入力する第２の基板接合部と、前記同期信号を入力する第４の基板接合部と、前記クロック信号のタイミングを元に、前記第４の基板接合部からの同期信号に基づくタイミングで、前記第１の検査用テストパターン信号と同一のパターンを有する第２の検査用テストパターン信号を生成する第２の信号発生器と、前記クロック信号のタイミングで、前記第２の基板接合部からの第１の検査用テストパターン信号を遅延させて第３の検査用テストパターン信号を出力する遅延調整器と、前記遅延調整器からの第３の検査用テストパターン信号と前記第２の信号発生器からの第２の検査用テストパターン信号とを比較する比較装置と、前記比較装置による比較結果に基づいて、前記遅延調整器による第１の検査用テストパターン信号に対する遅延量を制御する遅延調整器制御装置と、前記比較装置による比較結果に基づいて、前記集積回路間の配線接続の良否判定を出力する結果出力手段とを備え、前記第１の基板接合部と前記第２の基板接合部との間に第１の基板配線部を配線するとともに、前記第３の基板接合部と前記第４の基板接合部との間に第２の基板配線部を配線して、前記第１の集積回路と前記第２の集積回路とを接続し、前記結果出力手段は、前記遅延調整器制御装置が前記遅延調整器に対して第１の検査用テストパターン信号の遅延量を制御したことにより、前記第３の検査用テストパターン信号と前記第２の検査用テストパターン信号とが一致した場合に、前記集積回路間の配線接続が良になったとの判定を出力するよう構成したことを特徴とする。
【００２１】
また、本発明の請求項１３に記載の配線接続検査方法は、基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査方法であって、前記基板上に実装された第１の集積回路内で、前記集積回路間での検査時の動作タイミングを同期させるための同期信号を発生し、前記基板上の全集積回路の動作基準となるクロック信号のタイミングを元に、前記第１の集積回路内で、前記同期信号に基づくタイミング期間に第１の検査用テストパターン信号を生成し、前記第１の集積回路の第１の基板接合部から前記第１の検査用テストパターン信号を出力するとともに、前記第１の集積回路の第３の基板接合部から前記同期信号を出力し、前記基板上に前記第１の集積回路とともに実装された第２の集積回路の第２の基板接合部に、前記第１の基板接合部からの第１の検査用テストパターン信号を入力するとともに、前記第２の集積回路の第４の基板接合部に、前記第３の基板接合部からの同期信号を入力し、前記クロック信号のタイミングで、前記第２の基板接合部への第１の検査用テストパターン信号を遅延させて第３の検査用テストパターン信号を出力し、前記クロック信号のタイミングを元に、前記第４の基板接合部への同期信号に基づくタイミング期間に、前記第１の検査用テストパターン信号と同一のパターンを有する第２の検査用テストパターン信号を生成し、前記第３の検査用テストパターン信号と前記第２の検査用テストパターン信号とを比較しながら、その比較結果に応じて前記第１の検査用テストパターン信号の遅延量を制御したことにより、前記第３の検査用テストパターン信号と前記第２の検査用テストパターン信号とが一致した場合に、前記集積回路間の配線接続が良になったとの判定を出力する方法としたことを特徴とする。
【００２２】
また、本発明の請求項６に記載の配線接続検査装置は、基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査装置であって、前記基板上に実装された第１の集積回路には、前記集積回路間での検査時の動作タイミングを同期させるための同期信号を発生する同期信号発生器と、前記基板上の全集積回路の動作基準となるクロック信号のタイミングを元に、前記同期信号発生器からの同期信号に基づくタイミングで第１の検査用テストパターン信号を生成する第１の信号発生器と、前記第１の信号発生器からの第１の検査用テストパターン信号を出力する第１の基板接合部と、前記同期信号発生器からの同期信号を出力する第３の基板接合部とを備え、前記基板上に前記第１の集積回路とともに実装された第２の集積回路には、前記第１の検査用テストパターン信号を入力する第２の基板接合部と、前記同期信号を入力する第４の基板接合部と、前記クロック信号を遅延させた遅延クロック信号を出力する第２の遅延調整器と、前記第２の遅延調整器からの遅延クロック信号のタイミングで、前記第２の基板接合部からの第１の検査用テストパターン信号を遅延させて第３の検査用テストパターン信号を出力する第１の遅延調整器と、前記第２の遅延調整器からの遅延クロック信号のタイミングで、前記第４の基板接合部からの同期信号を遅延させて遅延同期信号として出力する第３の遅延調整器と、前記第２の遅延調整器からの遅延クロック信号のタイミングを元に、前記第３の遅延調整器からの遅延同期信号に基づくタイミングで、前記第１の検査用テストパターン信号と同一のパターンを有する第２の検査用テストパターン信号を生成する第２の信号発生器と、前記第１の遅延調整器からの第３の検査用テストパターン信号と前記第２の信号発生器からの第２の検査用テストパターン信号とを比較する比較装置と、前記比較装置による比較結果に基づいて、前記第１、第２および第３の遅延調整器による各遅延量を制御する遅延調整器制御装置と、前記比較装置による比較結果に基づいて、前記集積回路間の配線接続の良否判定を出力する結果出力手段とを備え、前記第１の基板接合部と前記第２の基板接合部との間に第１の基板配線部を配線するとともに、前記第３の基板接合部と前記第４の基板接合部との間に第２の基板配線部を配線して、前記第１の集積回路と前記第２の集積回路とを接続し、前記結果出力手段は、前記遅延調整器制御装置が前記第１、第２および第３の遅延調整器のそれぞれに対して各遅延量を制御したことにより、前記第３の検査用テストパターン信号と前記第２の検査用テストパターン信号とが一致した場合に、前記集積回路間の配線接続が良になったとの判定を出力するよう構成したことを特徴とする。
【００２３】
また、本発明の請求項１４に記載の配線接続検査方法は、基板上に実装された集積回路間の配線による接続の良否を検査する配線接続検査方法であって、前記基板上に実装された第１の集積回路内で、前記集積回路間での検査時の動作タイミングを同期させるための同期信号を発生し、前記基板上の全集積回路の動作基準となるクロック信号のタイミングを元に、前記第１の集積回路内で、前記同期信号に基づくタイミング期間に第１の検査用テストパターン信号を生成し、前記第１の集積回路の第１の基板接合部から前記第１の検査用テストパターン信号を出力するとともに、前記第１の集積回路の第３の基板接合部から前記同期信号を出力し、前記基板上に前記第１の集積回路とともに実装された第２の集積回路の第２の基板接合部に、前記第１の基板接合部からの第１の検査用テストパターン信号を入力するとともに、前記第２の集積回路の第４の基板接合部に、前記第３の基板接合部からの同期信号を入力し、前記クロック信号を遅延させた遅延クロック信号を出力し、その遅延クロック信号のタイミングで、前記第２の基板接合部への第１の検査用テストパターン信号を遅延させて第３の検査用テストパターン信号を出力するとともに、前記遅延クロック信号のタイミングで、前記第４の基板接合部への同期信号を遅延させて遅延同期信号として出力し、前記遅延クロック信号のタイミングを元に、前記遅延同期信号に基づくタイミング期間に、前記第１の検査用テストパターン信号と同一のパターンを有する第２の検査用テストパターン信号を生成し、前記第３の検査用テストパターン信号と前記第２の検査用テストパターン信号とを比較しながら、その比較結果に応じて、前記第１の検査用テストパターン信号と前記同期信号と前記クロック信号の各遅延量を制御したことにより、前記第３の検査用テストパターン信号と前記第２の検査用テストパターン信号とが一致した場合に、前記集積回路間の配線接続が良になったとの判定を出力する方法としたことを特徴とする。
【００２４】
以上により、実際に使用される実動作周波数での検査を簡易的に行え、信号周波数に依存する誤動作についても実際の伝送速度でもれなく検出することができ、基板配線の不良を容易にかつ確実に発見することができる。
【００２５】
特に複数のプリント配線板をコネクタ等を用いて接続して組み立て構成される商品に対しても、その組み立て後の実動作状態で自動的に接続配線の詳細な検査ができ、容易に接続部分の不良を個々の基板単体で発見することができる。
【００２６】
また、工場及び市場での実装不良等の接続検査において、バウンダリスキャンのような複雑なシステム構成を用いることなく、容易にかつ確実に配線の接続検査を行うことが可能となる。
【００２７】
また、実装部分、特にコネクタ部分は輸送などの振動等による応力による破損、経年劣化による伝送路特性の変化なども、商品の電源立ち上げ時などに定期的に検査することが可能となり、市場流通後のユーザ側での不良などへの対応も可能となる。
【発明の効果】
【００２８】
以上のように本発明によれば、実際に使用される実動作周波数での検査を簡易的に行え、信号周波数に依存する誤動作についても実際の伝送速度でもれなく検出することができ、基板配線の不良を容易にかつ確実に発見することができる。
【００２９】
特に複数のプリント配線板をコネクタ等を用いて接続して組み立て構成される商品に対しても、その組み立て後の実動作状態で自動的に接続配線の詳細な検査ができ、容易に接続部分の不良を個々の基板単体で発見することができる。
【００３０】
また、工場及び市場での実装不良等の接続検査において、バウンダリスキャンのような複雑なシステム構成を用いることなく、容易にかつ確実に配線の接続検査を行うことが可能となる。
【００３１】
また、実装部分、特にコネクタ部分は輸送などの振動等による応力による破損、経年劣化による伝送路特性の変化なども、商品の電源立ち上げ時などに定期的に検査することが可能となり、市場流通後のユーザ側での不良などへの対応も可能となる。
【００３２】
以上のように、実際に使用される実動作周波数での検査を簡易的に行え、信号周波数に依存する誤動作についても実際の伝送速度でもれなく検出することができ、基板配線の不良を容易にかつ確実に発見することができるとともに、流通上での移動時の衝撃等により半田づけ不良が起こり市場流通後のユーザ側で不良などが発生した場合にも、ユーザ側で容易にかつ確実に検査することができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施の形態を示す配線接続検査装置および配線接続検査方法について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の配線接続検査装置および配線接続検査方法を説明する。
【００３４】
図１は本実施の形態１の配線接続検査装置の構成を示すブロック図である。本実施の形態１の配線接続検査装置は、図１に示すように、基板上に実装された集積回路（１）１０１には、その内部回路で通常動作時に伝送されるデジタル信号を基に、同期信号発生器１１６から基板配線部（３）１１５および基板接合部（５）１１３を通じて供給される同期信号に基づくタイミングで、テスト用信号として誤り検出信号（１）を生成する演算装置（１）１０２と、演算装置（１）１０２からの誤り検出信号（１）を出力する基板接合部（２）１０４と、通常動作信号であるデジタル信号を出力する基板接合部（１）１０３とを備え、基板上に集積回路（１）１０１とともに実装された集積回路（２）１０７には、デジタル信号を入力する基板接合部（３）１０８と、同期信号発生器１１６から基板配線部（３）１１５および基板接合部（６）１１４を通じて供給される同期信号に基づくタイミングで、基板接合部（３）１０８からの通常動作信号用であるデジタル信号を基に、テスト用信号として誤り検出信号（２）を生成する演算装置（２）１１０と、誤り検出信号（１）を入力する基板接合部（４）１０９と、基板接合部（４）１０９からの誤り検出信号（１）と演算装置（２）１１０からの誤り検出信号（２）とを比較する比較装置１１１と、比較装置１１１による比較出力に基づいて、比較結果信号として、集積回路間の配線接続の良否を示す故障伝達信号を出力する結果出力手段（インターフェース）１１２とを備え、基板上において、基板接合部（１）１０３と基板接合部（３）１０８との間に、１本以上の高速なデータ転送が可能な通常動作用信号専用の基板配線部（１）１０５を配線するとともに、基板接合部（２）１０４と基板接合部（４）１０９との間に、１本以上のデータ転送が可能なテスト用信号専用の基板配線部（２）１０６を配線して、集積回路（１）１０１と集積回路（２）１０７とを接続し、結果出力手段１１２により、誤り検出信号（１）と誤り検出信号（２）とが一致した場合に、集積回路間の配線接続が良であることを示す比較結果信号を出力するように構成されている。
【００３５】
なお、ここでの同期信号発生器１１６は、通常動作時の映像信号の同期用とともに共用される。また、基板配線部（１）１０５を通常動作用信号専用とし、基板配線部（２）１０６をテスト用信号専用として配線しているので、通常動作中でも、常時的にかつ任意の時間に、配線接続検査を継続して実行できるように構成されている。
【００３６】
また、結果出力手段１１２からの比較結果信号に基づいて、マイコンなどからなる結果判断手段により、集積回路間の配線接続の良否を判定し、この判定結果の内容に対応した故障表示を、例えばテレビ画面やＬＥＤ発光やビープ音響を用いた表示手段から、任意に出力できるように構成されている。
【００３７】
以上のような配線接続検査装置について、その具体動作を以下に説明する。
基板上に実装された集積回路（１）１０１の内部で、通常動作用回路（図示せず）により生成され通常動作信号として伝送されるデジタル信号から、演算装置（１）１０２により、同期信号発生器１１６で生成され基板配線部（３）１１５および基板接合部（５）１１３を通じて集積回路（１）１０１に入力される同期信号に基づくタイミングで、配線接続検査のためのテスト用信号として誤り検出信号（１）を生成する。
【００３８】
集積回路（１）１０１は、基板接合部（１）１０３から通常動作信号として伝送されるデジタル信号を出力するとともに、基板接合部（２）１０４から誤り検出信号（１）を出力し、基板接合部（１）１０３からのデジタル信号を、基板配線部（１）１０５を通じて基板上に集積回路（１）１０１とともに実装された集積回路（２）１０７の基板接合部（３）１０８に入力するとともに、基板接合部（２）１０４からの誤り検出信号（１）を、基板配線部（２）１０６を通じて集積回路（２）１０７の基板接合部（４）１０９に入力する。
【００３９】
集積回路（２）１０７は、基板接合部（３）１０８へのデジタル信号を通常動作用回路（図示せず）に供給するとともに、そのデジタル信号から、演算装置（２）１１０により、同期信号発生器１１６で生成され基板配線部（３）１１５および基板接合部（６）１１４を通じて集積回路（２）１０７に入力される同期信号に基づくタイミングで、テスト用信号として誤り検出信号（２）を生成する。
【００４０】
続いて集積回路（２）１０７は、比較装置１１１により、基板接合部（４）１０９への誤り検出信号（１）と演算装置（２）１１０からの誤り検出信号（２）とを比較し、誤り検出信号（１）と誤り検出信号（２）とが一致した場合には、結果出力手段１１２から、集積回路間の配線接続が良（配線接続が正常）であることを示す比較結果信号を出力し、誤り検出信号（１）と誤り検出信号（２）とが一致しない場合には、結果出力手段１１２から、集積回路間の配線接続が不良（配線接続に異常あり）であることを示す比較結果信号を出力する。
【００４１】
このようにして結果出力手段１１２から出力された比較結果信号に基づいて、マイコンなどからなる結果判断手段により、集積回路間の配線接続の良否を判定し、この判定結果を、例えばＬＥＤ発光やビープ音響を用いた表示手段から、それぞれの形態で任意に出力する。
（実施の形態２）
本発明の実施の形態２の配線接続検査装置および配線接続検査方法を説明する。
【００４２】
図２は本実施の形態２の配線接続検査装置の構成を示すブロック図である。本実施の形態２の配線接続検査装置は、図２に示すように、基板上に実装された集積回路（１）２０１には、その内部回路で通常動作時に伝送されるｎビットのデジタル信号を基に、同期信号発生器２１６から基板配線部（２）２１５および基板接合部（３）２１３を通じて供給される同期信号に基づくタイミングで、テスト用信号として誤り検出信号（１）を生成する演算装置（１）２と、検査および通常動作のモード切替信号により、演算装置（１）２からの誤り検出信号（１）とｎビットデジタル信号のうちの１ビットの信号とを切替えて、１ビット信号を出力するモード切替スイッチ１７と、モード切替スイッチ１７からの１ビット信号を含んで合計ｎビットのデジタル信号を出力する基板接合部（１）２０３、２０４とを備え、基板上に集積回路（１）２０１とともに実装された集積回路（２）２０７には、ｎビットデジタル信号を入力する基板接合部（２）２０８、２０９と、同期信号発生器２１６から基板配線部（２）２１５および基板接合部（４）２１４を通じて供給される同期信号に基づくタイミングで、基板接合部（２）２０８、２０９からの通常動作信号用であるｎビットデジタル信号を基に、テスト用信号として誤り検出信号（２）を生成する演算装置（２）１０と、基板接合部（２）２０８からのｎビットデジタル信号のうちの１ビットの信号であるモード切替スイッチ１７からの１ビット信号と演算装置（２）１０からの誤り検出信号（２）とを比較する比較装置２１１と、比較装置２１１による比較出力に基づいて、比較結果信号として、集積回路間の配線接続の良否を示す故障伝達信号を出力する結果出力手段（インターフェース）２１２とを備え、基板上において、基板接合部（１）２０３、２０４と基板接合部（２）２０８、２０９との間に、ｎ本の高速なデータ転送が可能な通常動作信号およびテスト用信号用の基板配線部（１）２０５、２０６を配線して、集積回路（１）２０１と集積回路（２）２０７とを接続し、結果出力手段２１２により、検査時のモード切替スイッチ１７からの１ビット信号である誤り検出信号（１）と誤り検出信号（２）とが一致した場合に、集積回路間の配線接続が良であることを示す比較結果信号を出力するように構成されている。
【００４３】
なお、本実施の形態でも、結果出力手段２１２には、結果出力手段２１２からの比較結果信号に基づいて、集積回路間の配線接続の良否を判定するマイコンなどからなる結果判断手段、および、この判定結果の内容に対応した故障表示を、例えばテレビ画面やＬＥＤ発光やビープ音響を用いて任意に出力できる表示手段を接続するように構成されている。
【００４４】
以上のような配線接続検査装置について、その具体動作を以下に説明する。
基板上に実装された集積回路（１）２０１の内部で、通常動作用回路（図示せず）により生成され通常動作信号として伝送されるｎビットのデジタル信号から、演算装置（１）２により、同期信号発生器２１６で生成され基板配線部（２）２１５および基板接合部（３）２１３を通じて集積回路（１）２０１に入力される同期信号に基づくタイミングで、配線接続検査のためのテスト用信号として誤り検出信号（１）を生成する。
【００４５】
ここで検査時には、その検査モードを示すモード切替信号に従って、モード切替スイッチ１７により、通常動作時に集積回路（１）２０１の内部で伝送されるｎビットデジタル信号のうちの１ビットの信号を誤り検出信号（１）に切替えて、集積回路（１）２０１の基板接合部（１）２０３〜２０４から出力する。
【００４６】
基板接合部（１）２０３〜２０４からのｎビットデジタル信号を、基板配線部（１）２０５〜２０６を通じて、基板上に集積回路（１）２０１とともに実装された集積回路（２）２０７の基板接合部（２）２０８〜２０９に入力する。
【００４７】
次に、集積回路（２）２０７は、演算装置（２）１０により、基板接合部（２）２０８〜２０９へのｎビットデジタル信号から、同期信号発生器２１６で生成され基板配線部（２）２１５および基板接合部（４）２１４を通じて集積回路（２）２０７に入力される同期信号に基づくタイミングで、テスト用信号として誤り検出信号（２）を生成する。
【００４８】
続いて集積回路（２）２０７は、比較装置２１１により、基板接合部（２）２０８〜２０９へのｎビットデジタル信号のうち検査時の１ビット信号と演算装置（２）１０からの誤り検出信号（２）とを比較し、検査時の１ビット信号と誤り検出信号（２）とが一致した場合には、結果出力手段２１２から、集積回路間の配線接続が良（配線接続が正常）であることを示す比較結果信号を出力し、検査時の１ビット信号と誤り検出信号（２）とが一致しない場合には、結果出力手段２１２から、集積回路間の配線接続が不良（配線接続に異常あり）であることを示す比較結果信号を出力する。
【００４９】
以上のように、通常動作用の転送データを複数（ｎ）本に明示化し、それらのうち最低１本を、モード切替スイッチ１７により、モード切替信号が示す動作モードに従って通常動作モードとテストモードに切り替えることにより、通常動作用信号と集積回路（１）２０１の演算装置（１）２の出力であるテスト用信号とで共用できる。
【００５０】
また、集積回路（２）２０７では、テスト用信号に割り当てられる信号と集積回路（２）２０７の演算装置（２）１０からの出力信号を比較装置２１１により比較するが、この比較装置２１１は、常時動作しても、テストモード時のみ動作しても、どちらでも構成することができる。テストモード時だけ動作する場合は、モード切替信号に従って比較装置２１１の動作オン／オフを切り替える手段の追加が必要である。
【００５１】
次に、本実施の形態２の配線接続検査装置における演算装置（１）２、演算装置（２）１０を説明する。
図４は本実施の形態２の配線接続検査装置における演算装置（１）２の構成例を示すブロック図である。
【００５２】
まず、集積回路（１）２０１側の演算装置（１）２を説明する。この演算装置（１）２は、一例として、図４に示すような加算器２１〜２９を用いることができ、加算器２１〜２９によって、例えば９ビットのデジタル信号ＤＩ［１］〜ＤＩ［９］を全て加算し、その加算値の最下位ビットの１ビットのみを出力することにより、一意に決定する誤り検出信号（１）ａ１を生成する。
【００５３】
次に、モード切替信号ＭＯＤＥに従って、モード切替スイッチ１７により、ビット（１）転送用の基板配線部（１）２０６への出力信号ＤＯ［１］として、演算装置（１）２からのテスト用信号である誤り検出信号（１）ａ１か、通常動作信号のうちのビット（１）そのままのデータＤＩ［１］かを、切り替えて選択し出力する。
【００５４】
ここで例えば検査時には、その検査モードを示すモード切替信号ＭＯＤＥに従って、モード切替スイッチ１７を、出力信号ＤＯ［１］として誤り検出信号（１）ａ１が出力されるように切り替える。
【００５５】
次に、集積回路（２）２０７側の演算装置（２）１０を説明する。なお、演算装置（２）１０は、一例として、図４に示す演算装置（１）２と同一構成の加算器を用いることができる。
【００５６】
集積回路（２）２０７の基板接合部（２）２０８〜２０９に入力されたｎビットのデジタル信号は、演算装置（２）１０に入力される。演算装置（２）１０は、演算装置（１）２と同じ演算を行い、一意に決定する値を演算し、誤り検出信号（２）ａ２として出力する。このとき、集積回路（１）２０１の基板接合部（１）２０３〜２０４と基板配線部（１）２０５〜２０６と集積回路（２）２０７の基板接合部（２）２０８〜２０９の間に、実装不良や配線の断線等の接続不良が生じている場合、誤り検出信号（２）ａ２は、誤り検出信号（１）ａ１と一致しないタイミングが生じる。
【００５７】
このような状態で、誤り検出信号（１）ａ１と誤り検出信号（２）ａ２を、比較装置２１１に入力する。比較装置２１１は、誤り検出信号（１）ａ１と誤り検出信号（２）ａ２の不一致を検出し、その検出信号を比較結果として出力する。例えば、誤り検出信号（１）ａ１と誤り検出信号（２）ａ２が等しい場合は、「０」を、異なる場合は、「１」を比較結果として出力する。
（接続不良の検出動作の具体例）
集積回路間における接続不良の検出動作の一例を説明する。
【００５８】
ビット（１）の出力信号ＤＯ［１］として演算装置（１）２からの誤り検出信号（１）ａ１を含むｎビットのデジタル信号を、集積回路（１）２０１の基板接合部（１）２０３〜２０４から出力し、基板配線部（１）２０５〜２０６を通過して集積回路（２）２０７の基板接合部（２）２０８〜２０９に入力する。
【００５９】
ここで例えば、９ビットのデジタル信号のデータＤＩ［１］〜ＤＩ［９］が、上述した同期パルスごとに「１」ずつインクリメントする信号であり、実装不良により、デジタル信号のデータＤＩ［１］〜ＤＩ［９］のうち、ビットＤＩ［３］が集積回路（２）２０７の基板接合部（２）２０８〜２０９に入力しなかった場合を仮定する。
【００６０】
この場合、演算装置（２）１０の入力は、常に「０」となるため、演算装置（２）１０の演算結果である誤り検出信号（２）ａ２は、誤り検出信号（１）ａ１とは、異なるタイミングが生じる。そして、比較装置２１１において、誤り検出信号（１）ａ１と誤り検出信号（２）ａ２の両者を比較し、等しい場合は「０」を、異なる場合は「１」を比較結果として出力する。
【００６１】
よって、複数の集積回路と基板の配線間に接続不良が生じている場合、比較装置２１１による比較結果は「１」となるタイミングが必ず存在し、接続不良がない場合は、比較結果が「１」となることはない。これにより、複数の集積回路と基板の配線間の接続不良の検出を容易に行うことが可能となる。
【００６２】
また、デジタル信号のデータＤＩ［１］〜ＤＩ［９］は、上述の同期パルスごとに「１」ずつインクリメントする信号のように、「０」と「１」に必ず変動する必要がある。なぜなら、デジタル信号ＤＩ［１］〜ＤＩ［９］の任意の信号が「０」に固定されている場合、その信号の接続不良の有無によって、演算装置（２）１０から生成される誤り検出信号（２）ａ２は変化しないため、比較装置１１において接続不良を検出することが不可能となるからである。
【００６３】
図３は本実施の形態２の配線接続検査装置の他の構成を示すブロック図である。
基本構成は図２と同一であるが、基板配線部（１）３０５〜３０６からなる信号伝送路上に抵抗器１８〜１９などの受動部品が介装されて挟まる可能性があるということを示すものであり、動作的には図２の場合と同様である。
（実施の形態３）
本発明の実施の形態３の配線接続検査装置および配線接続検査方法を説明する。
【００６４】
図５は本実施の形態３の配線接続検査装置の構成を示すブロック図である。図５に示すように、基本的に、送信側である集積回路（１）５０１と受信側である集積回路（２）５０７に同一構成の信号発生器を持ち、この信号発生器は、同一のクロックおよび同期信号によって、それらのタイミングに同期して動作する。また、送信側の信号発生器（１）３０からの信号を受信側で受信したものと受信側の信号発生器（２）３１からの信号を比較装置５１１で比較し、エラーを発見するものである。
【００６５】
以上のような配線接続検査装置の具体的な構成を説明する。
基板上に実装された集積回路（１）５０１には、基板上の全集積回路の動作基準となるクロック信号が基板配線部（３）５０６および基板接合部（５）５０４を通じて入力され、かつ同期信号発生器５１６により生成された同期信号が基板配線部（２）５１５および基板接合部（３）５１３を通じて入力され、クロック信号のタイミングを元に、同期信号に基づくタイミングで、ｎビットの検査用テストパターン信号（１）を生成する信号発生器（１）３０と、検査および通常動作のモード切替信号により、信号発生器（１）３０からのｎビットの検査用テストパターン信号（１）と通常動作用のｎビットデジタル信号とを切り替えて、ｎビット信号を出力するモード切替スイッチ１７０と、モード切替スイッチ１７０を通じて、信号発生器（１）３０からのｎビットの検査用テストパターン信号（１）、あるいは通常動作用のｎビットデータを出力するｎビット対応の基板接合部（１）５０３とを備え、基板上に集積回路（１）５０１とともに実装された集積回路（２）５０７には、基板上の全集積回路の動作基準となるクロック信号が基板配線部（３）５０６および基板接合部（６）５０９を通じて入力され、かつ同期信号発生器５１６により生成された同期信号が基板配線部（２）５１５および基板接合部（４）５１４を通じて入力され、ｎビットの検査用テストパターン信号（１）あるいは通常動作用のｎビットデータを入力する基板接合部（２）５０８と、クロック信号のタイミングを元に、同期信号に基づくタイミングで、ｎビットの検査用テストパターン信号（１）と同一のパターンを有するｎビットの検査用テストパターン信号（２）を生成する信号発生器（２）３１と、基板接合部（２）５０８からの検査用テストパターン信号（１）と信号発生器（２）３１からの検査用テストパターン信号（２）とを比較する比較装置５１１と、比較装置５１１による比較出力に基づいて、比較結果信号として、集積回路間の配線接続の良否を示す故障伝達信号を出力する結果出力手段（インターフェース）５１２とを備え、基板上において、基板接合部（１）５０３と基板接合部（２）５０８との間に、ｎ本の高速なデータ転送が可能な通常動作信号およびテスト用信号用の基板配線部（１）５０５を配線して、集積回路（１）５０１と集積回路（２）５０７とを接続し、結果出力手段５１２により、検査時のモード切替スイッチ１７０からのｎビットの検査用テストパターン信号（１）と信号発生器（２）３１からのｎビットの検査用テストパターン信号（２）とが一致した場合に、集積回路間の配線接続が良であることを示す比較結果信号を出力するように構成されている。
【００６６】
なお、本実施の形態でも、結果出力手段５１２には、結果出力手段５１２からの比較結果信号に基づいて、集積回路間の配線接続の良否を判定するマイコンなどからなる結果判断手段、および、この判定結果の内容に対応した故障表示を、例えばテレビ画面やＬＥＤ発光やビープ音響を用いて任意に出力できる表示手段を接続するように構成されている。
【００６７】
以上のような配線接続検査装置について、その具体動作を以下に説明する。
基板上に実装された集積回路（１）５０１の内部で、信号発生器（１）３０により、基板配線部（３）５０６および基板接合部（５）５０４を通じて入力され基板上の全集積回路の動作基準となるクロック信号のタイミングを元にして、同期信号発生器５１６により生成され基板配線部（２）５１５および基板接合部（３）５１３を通じて入力される同期信号に基づくタイミング期間に、配線接続検査のためのテスト用信号としてｎビットの検査用テストパターン信号（１）を生成する。
【００６８】
集積回路（１）５０１は、検査モードを示すモード切替信号に従ってモード切替スイッチ１７０を信号発生器（１）３０側に切り替えることにより、信号発生器（１）３０からの検査用テストパターン信号（１）をｎビット対応の基板接合部（１）５０３から出力し、基板接合部（１）５０３からの検査用テストパターン信号（１）を、ｎビット対応の基板配線部（１）５０５を通じて基板上に集積回路（１）５０１とともに実装された集積回路（２）５０７のｎビット対応の基板接合部（２）５０８に入力する。
【００６９】
次に、集積回路（２）５０７内で、信号発生器（２）３１により、基板配線部（３）５０６および基板接合部（６）５０９を通じて入力され基板上の全集積回路の動作基準となるクロック信号のタイミングを元にして、同期信号発生器５１６により生成され基板配線部（２）５１５および基板接合部（４）５１４を通じて入力された同期信号に基づくタイミング期間に、検査用テストパターン信号（１）と同一のパターンを有するテスト用信号としてｎビットの検査用テストパターン信号（２）を生成する。
【００７０】
続いて集積回路（２）５０７は、通常動作モード時には基板接合部（２）５０８へのｎビットのデジタル信号を通常動作用回路へ供給するとともに、検査モード時には、比較装置５１１により、基板接合部（２）５０８への検査用テストパターン信号（１）と信号発生器（２）３１からの検査用テストパターン信号（２）とを比較し、検査用テストパターン信号（１）と検査用テストパターン信号（２）とが一致した場合には、結果出力手段５１２から、集積回路間の配線接続が良（配線接続が正常）であることを示す比較結果信号を出力し、検査用テストパターン信号（１）と検査用テストパターン信号（２）とが一致しない場合には、結果出力手段５１２から、集積回路間の配線接続が不良（配線接続に異常あり）であることを示す比較結果信号を出力する。
【００７１】
図６は本実施の形態３の配線接続検査装置の他の構成を示すブロック図である。
この配線接続検査装置において、図５に示す配線接続検査装置の場合との違いは、図６に示すように、同期信号発生器６１６が送信側である集積回路（１）６０１に内蔵され、同期信号発生器６１６からの同期信号の集積回路（２）６０７側への供給が、集積回路（１）６０１と集積回路（２）６０７との間に設けられた基板配線部（２）６１５を通じて行われる点であり、基本的な動作については同じである。
【００７２】
以上のような配線接続検査装置の具体的な構成を説明する。
基板上に実装された集積回路（１）６０１には、基板上の全集積回路の動作基準となるクロック信号が基板配線部（３）６０６および基板接合部（５）６０４を通じて入力され、集積回路間での検査時等の動作タイミングを同期させるための同期信号を生成する同期信号発生器６１６と、クロック信号のタイミングを元に、同期信号に基づくタイミングで、ｎビットの検査用テストパターン信号（１）を生成する信号発生器（１）３０と、検査および通常動作のモード切替信号による動作モードに従って、信号発生器（１）３０からのｎビットの検査用テストパターン信号（１）と通常動作用のｎビットデジタル信号とを切り替えて、ｎビット信号を出力するモード切替スイッチ１７０と、モード切替スイッチ１７０を通じて、信号発生器（１）３０からのｎビットの検査用テストパターン信号（１）、あるいは通常動作用のｎビットデータを出力するｎビット対応の基板接合部（１）６０３と、同期信号発生器６１６からの同期信号を出力する基板接合部（３）６１３とを備え、基板上に集積回路（１）６０１とともに実装された集積回路（２）６０２には、基板上の全集積回路の動作基準となるクロック信号が基板配線部（３）６０６および基板接合部（６）６０９を通じて入力され、ｎビットの検査用テストパターン信号（１）あるいは通常動作用のｎビットデータを入力する基板接合部（２）６０８と、同期信号発生器６１６からの同期信号が入力される基板接合部（４）６１４と、クロック信号のタイミングを元に、同期信号に基づくタイミングで、ｎビットの検査用テストパターン信号（１）と同一のパターンを有するｎビットの検査用テストパターン信号（２）を生成する信号発生器（２）３１と、基板接合部（２）６０８からの検査用テストパターン信号（１）と信号発生器（２）３１からの検査用テストパターン信号（２）とを比較する比較装置６１１と、比較装置６１１による比較出力に基づいて、比較結果信号として、集積回路間の配線接続の良否を示す故障伝達信号を出力する結果出力手段（インターフェース）６１２とを備え、基板上において、基板接合部（１）６０３と基板接合部（２）６０８との間に、ｎ本の高速なデータ転送が可能な通常動作信号およびテスト用信号用の基板配線部（１）６０５を配線するとともに、基板接合部（３）６１３と基板接合部（４）６１４との間に、同期信号発生器６１６からの同期信号を伝送するための基板配線部（２）６１５を配線して、集積回路（１）６０１と集積回路（２）６０７とを接続し、結果出力手段６１２により、検査時のモード切替スイッチ１７０からのｎビットの検査用テストパターン信号（１）と信号発生器（２）３１からのｎビットの検査用テストパターン信号（２）とが一致した場合に、集積回路間の配線接続が良であることを示す比較結果信号を出力するように構成されている。
【００７３】
なお、本実施の形態でも、結果出力手段６１２には、結果出力手段６１２からの比較結果信号に基づいて、集積回路間の配線接続の良否を判定するマイコンなどからなる結果判断手段、および、この判定結果の内容に対応した故障表示を、例えばテレビ画面やＬＥＤ発光やビープ音響を用いて任意に出力できる表示手段を接続するように構成されている。
【００７４】
以上のような配線接続検査装置について、その具体動作を以下に説明する。
基板上に実装された集積回路（１）６０１の内部で、信号発生器（１）３０により、基板配線部（３）６０６および基板接合部（５）６０４を通じて入力され基板上の全集積回路の動作基準となるクロック信号のタイミングを元にして、同期信号発生器６１６により生成された同期信号に基づくタイミング期間に、配線接続検査のためのテスト用信号としてｎビットの検査用テストパターン信号（１）を生成する。
【００７５】
集積回路（１）６０１は、検査モードを示すモード切替信号に従ってモード切替スイッチ１７０を信号発生器（１）３０側に切り替えることにより、信号発生器（１）３０からの検査用テストパターン信号（１）をｎビット対応の基板接合部（１）６０３から出力するとともに、同期信号発生器６１６からの同期信号を基板接合部（３）６１３から出力する。
【００７６】
そして、基板接合部（１）６０３からの検査用テストパターン信号（１）を、ｎビット対応の基板配線部（１）６０５を通じて基板上に集積回路（１）６０１とともに実装された集積回路（２）６０７のｎビット対応の基板接合部（２）６０８に入力するとともに、基板接合部（３）６１３からの同期信号を、基板配線部（２）６１５を通じて集積回路（２）６０７の基板接合部（４）６１４に入力する。
【００７７】
次に、集積回路（２）６０７内で、信号発生器（２）３１により、基板配線部（３）６０６および基板接合部（６）６０９を通じて入力され基板上の全集積回路の動作基準となるクロック信号のタイミングを元にして、基板接合部（４）６１４を通じて入力された同期信号に基づくタイミング期間に、検査用テストパターン信号（１）と同一のパターンを有するテスト用信号としてｎビットの検査用テストパターン信号（２）を生成する。
【００７８】
続いて集積回路（２）６０７は、比較装置６１１により、基板接合部（２）６０８への検査用テストパターン信号（１）と信号発生器（２）３１からの検査用テストパターン信号（２）とを比較し、検査用テストパターン信号（１）と検査用テストパターン信号（２）とが一致した場合には、結果出力手段６１２から、集積回路間の配線接続が良（配線接続が正常）であることを示す比較結果信号を出力し、検査用テストパターン信号（１）と検査用テストパターン信号（２）とが一致しない場合には、結果出力手段６１２から、集積回路間の配線接続が不良（配線接続に異常あり）であることを示す比較結果信号を出力する。
【００７９】
なお、集積回路（２）６０７では、上記のような検査モード期間であっても、基板接合部（４）６１４を通じて入力された同期信号は、通常動作用回路へ供給することができるとともに、通常動作モード時には、基板接合部（２）６０８へのｎビットのデジタル信号を通常動作用回路へ供給する。
【００８０】
次に、図５および図６の配線接続検査装置に用いられる信号発生器（１）および信号発生器（２）について説明する。
図７は本実施の形態３の配線接続検査装置における信号発生器の構成を示すブロック図である。まず、図７（ａ）に示す信号発生器３０、３１を図７（ｂ）のタイムチャートを参照しながら説明する。この信号発生器３０、３１は、基本的には、本数分（ｎ本）のビット数をもったアップカウンタもしくはダウンカウンタ３３のカウント値を、ｎビットの検査用テストパターン信号として出力するものである。
【００８１】
具体的には、微分回路３２により、同期信号の繰返しタイミング毎に、その同期信号を微分して生成されたパルス信号を、交互にｎビットカウンタ３３のカウントスタート信号およびカウントエンド信号として、カウントスタート信号からカウントエンド信号までの期間、ｎビットカウンタ３３によりクロック信号のパルス数をアップカウントもしくはダウンカウントし、そのカウント値の各ビット状態からなるｎビットの検査用テストパターン信号を生成するように構成されている。
【００８２】
次に、図７（ｃ）に示す信号発生器３０、３１を図７（ｄ）のタイムチャートを参照しながら説明する。この信号発生器３０、３１は、基本的には、本数分（ｍ本）のビット数をもったアップカウンタもしくはダウンカウンタ３４のカウント値をアドレスとし、そのアドレスに対応させて伝送線路でエラーの出やすいｎビットのパターンデータを格納するＲＯＭ３５を用い、アップカウンタもしくはダウンカウンタ３４のカウント値によるｍビットアドレスに対応してＲＯＭ３５から得られるｎビットのパターンデータ値を、ｎビットの検査用テストパターン信号として出力するものである。
【００８３】
具体的には、微分回路３２により、同期信号の繰返しタイミング毎に、その同期信号を微分して生成されたパルス信号を、交互にｍビットカウンタ３４のカウントスタート信号およびカウントエンド信号として、カウントスタート信号からカウントエンド信号までの期間、ｍビットカウンタ３４によりクロック信号のパルス数をアップカウントもしくはダウンカウントし、そのカウント値の各ビット状態からなるｍビット信号を生成出力し、そのｍビット信号をアドレスとしてｎビットのパターンデータを格納するＲＯＭ３５を用い、ｍビットカウンタ３４によるｍビットカウント値をアドレスとしてＲＯＭ３５からｎビットのパターンデータを読み出し、このようにして読み出されたｎビットのパターンデータの各ビット状態からなるｎビットの検査用テストパターン信号を生成するように構成されている。
【００８４】
なお、ＲＯＭ出力データおよびカウンタ出力データは、例えば、基板の隣接ピンが同時に「Ｈ」や「Ｌ」になると基板配線上でショートしていても判別できないため、同時に「Ｈ」や「Ｌ」にならないようなテストパターンにする。実際には、基板配線の基板上の引き回しとの兼ね合いで決めるべきもので、本来なら基板配線の例とデータで示すべきものであるが、この場合には、図７（ａ）と図７（ｂ）が同じテストパターンになっている場合を示す。
【００８５】
また、図７（ａ）の構成においては、基本的に、テストパターンは固定であるが、例えばカウンタによるカウントアップのアップ幅をカウント幅変更信号に従って任意に変更することによって、クロック周波数を変更することなく異なるテストパターンを生成することができ、製品ごとに適切となるテストパターンを容易に得ることができる。
【００８６】
また、図７（ｃ）の構成においては、元のＲＯＭと異なるパターンデータが書き込まれているＲＯＭに交換するか、あるいは、ＲＯＭとして書き換え可能なＥＰ−ＲＯＭ等を用い、ＲＯＭ内のパターンデータを書き換えて変更するだけで、各種のテストパターンを生成することができ、製品ごとに適切となるテストパターンを容易に得ることができる。
【００８７】
また、図７（ａ）および図７（ｃ）の構成において、各カウンタによるカウント方向は、カウントアップでもカウントダウンでもどちらでもよく、同様に実施することができ、カウントアップかカウントダウンかを任意に選択切り替え可能なように構成しても良い。
（実施の形態４）
本発明の実施の形態４の配線接続検査装置および配線接続検査方法を説明する。
【００８８】
図８は本実施の形態４の配線接続検査装置の構成を示すブロック図であり、受信側のテスト信号に対して遅延量が任意に選択できる遅延調整器および遅延調整器制御装置を追加した構成図である。この配線接続検査装置は、基本的には、遅延調整器（１）４１および遅延調整器制御装置４０によって、伝送路上の信号遅延によるエラーがあったとき、自動的に、エラーが無くなるように、遅延を調整するための遅延値を選択するものである。
【００８９】
以上のような配線接続検査装置の具体的な構成を説明する。
基板上に実装された集積回路（１）８０１には、基板上の全集積回路の動作基準となるクロック信号が基板配線部（３）８０６および基板接合部（５）８０４を通じて入力され、集積回路間での検査時等の動作タイミングを同期させるための同期信号を生成する同期信号発生器８１６と、クロック信号のタイミングを元に、同期信号に基づくタイミングで、ｎビットの検査用テストパターン信号（１）を生成する信号発生器（１）３０と、検査および通常動作のモード切替信号による動作モードに従って、信号発生器（１）３０からのｎビットの検査用テストパターン信号（１）と通常動作用のｎビットデジタル信号とを切り替えて、ｎビット信号を出力するモード切替スイッチ１７０と、モード切替スイッチ１７０を通じて、信号発生器（１）３０からのｎビットの検査用テストパターン信号（１）、あるいは通常動作用のｎビットデータを出力するｎビット対応の基板接合部（１）８０３と、同期信号発生器８１６からの同期信号を出力する基板接合部（３）８１３とを備え、基板上に集積回路（１）８０１とともに実装された集積回路（２）８０７には、基板上の全集積回路の動作基準となるクロック信号が基板配線部（３）８０６および基板接合部（６）８０９を通じて入力され、ｎビットの検査用テストパターン信号（１）を入力する基板接合部（２）８０８と、同期信号発生器８１６からの同期信号が入力される基板接合部（４）８１４と、クロック信号のタイミングを元に、同期信号に基づくタイミングで、ｎビットの検査用テストパターン信号（１）と同一のパターンを有するｎビットの検査用テストパターン信号（２）を生成する信号発生器（２）３１と、クロック信号のタイミングで、基板接合部（２）８０８からの検査用テストパターン信号（１）を遅延させて検査用テストパターン信号（３）を出力する遅延調整器（１）４１と、遅延調整器（１）４１からの検査用テストパターン信号（３）と信号発生器（２）３１からの検査用テストパターン信号（２）とを比較する比較装置８１１と、比較装置８１１による比較結果に基づいて、遅延調整器（１）４１による検査用テストパターン信号（１）に対する遅延量を制御する遅延調整器制御装置４０と、比較装置８１１による比較出力に基づいて、比較結果信号として、集積回路間の配線接続の良否を示す故障伝達信号を出力する結果出力手段（インターフェース）８１２とを備え、基板上において、基板接合部（１）８０３と基板接合部（２）８０８との間に、ｎ本の高速なデータ転送が可能なテスト用信号用の基板配線部（１）８０５を配線するとともに、基板接合部（３）８１３と基板接合部（４）８１４との間に、同期信号発生器８１６からの同期信号を伝送するための基板配線部（２）８１５を配線して、集積回路（１）８０１と集積回路（２）８０７とを接続し、遅延調整器制御装置４０が遅延調整器（１）４１に対して、信号発生器（１）３０からのｎビットの検査用テストパターン信号（１）の遅延量を制御したことで、結果出力手段８１２により、遅延調整器（１）４１からのｎビットの検査用テストパターン信号（３）と信号発生器（２）３１からのｎビットの検査用テストパターン信号（２）とが一致した場合に、集積回路間の配線接続が良であることを示す比較結果信号を出力するように構成されている。
【００９０】
なお、本実施の形態でも、結果出力手段８１２には、結果出力手段８１２からの比較結果信号に基づいて、集積回路間の配線接続の良否を判定するマイコンなどからなる結果判断手段、および、この判定結果の内容に対応した故障表示を、例えばテレビ画面やＬＥＤ発光やビープ音響を用いて任意に出力できる表示手段を接続するように構成されている。
【００９１】
以上のような配線接続検査装置について、その具体動作を以下に説明する。
基板上に実装された集積回路（１）８０１の内部で、信号発生器（１）３０により、基板配線部（３）８０６および基板接合部（５）８０４を通じて入力され基板上の全集積回路の動作基準となるクロック信号のタイミングを元にして、同期信号発生器８１６により生成された同期信号に基づくタイミング期間に、配線接続検査のためのテスト用信号としてｎビットの検査用テストパターン信号（１）を生成する。
【００９２】
このようにして生成された信号発生器（１）３０からの検査用テストパターン信号（１）をｎビット対応の基板接合部（１）８０３から出力するとともに、同期信号発生器８１６からの同期信号を基板接合部（３）８１３から出力する。
【００９３】
そして、基板接合部（１）８０３からの検査用テストパターン信号（１）を、ｎビット対応の基板配線部（１）８０５を通じて基板上に集積回路（１）８０１とともに実装された集積回路（２）８０７のｎビット対応の基板接合部（２）８０８に入力するとともに、基板接合部（３）８１３からの同期信号を、基板配線部（２）８１５を通じて集積回路（２）８０７の基板接合部（４）８１４に入力する。
【００９４】
次に、集積回路（２）８０７内で、遅延調整器（１）４１により、基板接合部（２）８０８への検査用テストパターン信号（１）を、基板配線部（３）８０６および基板接合部（６）８０９を通じて入力され基板上の全集積回路の動作基準となるクロック信号のタイミングで遅延させて検査用テストパターン信号（３）を出力するとともに、信号発生器（２）３１により、クロック信号のタイミングを元にして、基板接合部（４）８１４を通じて入力された同期信号に基づくタイミング期間に、検査用テストパターン信号（１）と同一のパターンを有するテスト用信号としてｎビットの検査用テストパターン信号（２）を生成する。
【００９５】
続いて集積回路（２）８０７は、比較装置８１１により、遅延調整器（１）４１からの検査用テストパターン信号（３）と信号発生器（２）３１からの検査用テストパターン信号（２）とを比較し、その比較装置８１１による比較中には、その比較結果に応じて、遅延調整器制御装置４０により、検査用テストパターン信号（１）の遅延調整器（１）４１による遅延量を、検査用テストパターン信号（３）と検査用テストパターン信号（２）との位相が一致する方向に制御する。
【００９６】
その制御により、検査用テストパターン信号（３）と検査用テストパターン信号（２）との位相が一致した場合には、結果出力手段８１２から、集積回路間の配線接続による伝送信号の位相ずれが補正制御され、集積回路間の配線接続状態が良好になったとの判定を示す比較結果信号を出力し、検査用テストパターン信号（３）と検査用テストパターン信号（２）との位相が一致するまでは、結果出力手段８１２から、集積回路間の配線接続による伝送信号の位相ずれが存在し、集積回路間の配線接続状態が不良のままであるとの判定を示す比較結果信号を出力する。
【００９７】
なお、集積回路（２）８０７では、上記のような検査モード期間であっても、基板接合部（４）８１４を通じて入力された同期信号は、通常動作用回路へ供給することができるとともに、通常動作モード時には、基板接合部（２）８０８へのｎビットのデジタル信号を通常動作用回路へ供給する。
【００９８】
図９は本実施の形態４の配線接続検査装置の他の構成を示すブロック図であり、受信側のクロック入力に任意に選択できる遅延調整回路を追加した構成図である。この配線接続検査装置は、基本的には、集積回路間の伝送信号に対する各伝送路間の遅延差によりエラーがあったとき、その遅延量を、エラーの無い遅延値を選択することにより自動的に調整するように構成されており、さらに、同期信号にも遅延調整手段を追加し、同期信号とデータが周期越えして１クロック分ずれてしまった場合に、同期信号をも遅延調整し、伝送信号の遅延によるエラーの無い状態にするように構成されている。また、それぞれの遅延調整は各ブロック毎に対応させて設けられた遅延調整器によって行うように構成されている。
【００９９】
以上のような配線接続検査装置の具体的な構成を説明する。
基板上に実装された集積回路（１）９０１には、基板上の全集積回路の動作基準となるクロック信号が基板配線部（３）９０６および基板接合部（５）９０４を通じて入力され、集積回路間での検査時等の動作タイミングを同期させるための同期信号を生成する同期信号発生器９１６と、クロック信号のタイミングを元に、同期信号に基づくタイミングで、ｎビットの検査用テストパターン信号（１）を生成する信号発生器（１）３０と、信号発生器（１）３０からのｎビットの検査用テストパターン信号（１）を出力するｎビット対応の基板接合部（１）９０３と、同期信号発生器９１６からの同期信号を出力する基板接合部（３）９１３とを備え、基板上に集積回路（１）９０１とともに実装された集積回路（２）９０７には、基板上の全集積回路の動作基準となるクロック信号が基板配線部（３）９０６および基板接合部（６）９０９を通じて入力され、ｎビットの検査用テストパターン信号（１）を入力する基板接合部（２）９０８と、同期信号発生器９１６からの同期信号が入力される基板接合部（４）９１４と、基板接合部（６）９０９からのクロック信号を遅延させて遅延クロック信号を出力する遅延調整器（２）４３と、遅延調整器（２）４３からの遅延クロック信号のタイミングで、基板接合部（２）９０８からの検査用テストパターン信号（１）を遅延させて検査用テストパターン信号（３）を出力する遅延調整器（１）４１と、遅延調整器（２）４３からの遅延クロック信号のタイミングで、基板接合部（４）９１４からの同期信号を遅延させて遅延同期信号として出力する遅延調整器（３）４２と、遅延調整器（２）４３からの遅延クロック信号のタイミングを元に、遅延調整器（３）４２からの遅延同期信号に基づくタイミングで、ｎビットの検査用テストパターン信号（１）と同一のパターンを有するｎビットの検査用テストパターン信号（２）を生成する信号発生器（２）３１と、遅延調整器（１）４１からの検査用テストパターン信号（３）と信号発生器（２）３１からの検査用テストパターン信号（２）とを比較する比較装置９１１と、比較装置９１１による比較結果に基づいて、遅延調整器（１）４１による検査用テストパターン信号（１）に対する遅延量と、遅延調整器（２）４３によるクロック信号に対する遅延量と、遅延調整器（３）４２による同期信号に対する遅延量とを制御する遅延調整器制御装置４０と、比較装置９１１による比較出力に基づいて、比較結果信号として、集積回路間の配線接続の良否を示す故障伝達信号を出力する結果出力手段（インターフェース）９１２とを備え、基板上において、基板接合部（１）９０３と基板接合部（２）９０８との間に、ｎ本の高速なデータ転送が可能なテスト用信号用の基板配線部（１）９０５を配線するとともに、基板接合部（３）９１３と基板接合部（４）９１４との間に、同期信号発生器９１６からの同期信号を伝送するための基板配線部（２）９１５を配線して、集積回路（１）９０１と集積回路（２）９０７とを接続し、遅延調整器制御装置４０が、遅延調整器（１）４１に対して、信号発生器（１）３０からのｎビットの検査用テストパターン信号（１）の遅延量を制御し、遅延調整器（２）４３に対して、基板接合部（６）９０９からのクロック信号の遅延量を制御し、遅延調整器（３）４２に対して、基板接合部（４）９１４からの同期信号の遅延量を制御したことで、結果出力手段９１２により、遅延調整器（１）４１からのｎビットの検査用テストパターン信号（３）と信号発生器（２）３１からのｎビットの検査用テストパターン信号（２）とが一致した場合に、集積回路間の配線接続が良であることを示す比較結果信号を出力するように構成されている。
【０１００】
なお、本実施の形態でも、結果出力手段９１２には、結果出力手段９１２からの比較結果信号に基づいて、集積回路間の配線接続の良否を判定するマイコンなどからなる結果判断手段、および、この判定結果の内容に対応した故障表示を、例えばテレビ画面やＬＥＤ発光やビープ音響を用いて任意に出力できる表示手段を接続するように構成されている。
【０１０１】
またここでは、図６に示す、検査および通常動作のモード切替信号による動作モードに従って、信号発生器（１）３０からのｎビットの検査用テストパターン信号（１）と通常動作用のｎビットデジタル信号とを切り替えて、ｎビット信号を出力するモード切替スイッチ１７０については省略されている。
【０１０２】
以上のような配線接続検査装置について、その具体動作を以下に説明する。
基板上に実装された集積回路（１）９０１の内部で、信号発生器（１）３０により、基板配線部（３）９０６および基板接合部（５）９０４を通じて入力され基板上の全集積回路の動作基準となるクロック信号のタイミングを元にして、同期信号発生器９１６により生成された同期信号に基づくタイミング期間に、配線接続検査のためのテスト用信号としてｎビットの検査用テストパターン信号（１）を生成する。
【０１０３】
このようにして生成された信号発生器（１）３０からの検査用テストパターン信号（１）をｎビット対応の基板接合部（１）９０３から出力するとともに、同期信号発生器９１６からの同期信号を基板接合部（３）９１３から出力する。
【０１０４】
そして、基板接合部（１）９０３からの検査用テストパターン信号（１）を、ｎビット対応の基板配線部（１）９０５を通じて基板上に集積回路（１）９０１とともに実装された集積回路（２）９０７のｎビット対応の基板接合部（２）９０８に入力するとともに、基板接合部（３）９１３からの同期信号を、基板配線部（２）９１５を通じて集積回路（２）９０７の基板接合部（４）９１４に入力する。
【０１０５】
次に、集積回路（２）９０７内で、遅延調整器（２）４３により、基板接合部（６）９０９へのクロック信号を遅延させた遅延クロック信号を出力し、その遅延クロック信号のタイミングで、遅延調整器（１）４１により、基板接合部（２）９０８への検査用テストパターン信号（１）を遅延させて検査用テストパターン信号（３）を出力するとともに、遅延クロック信号のタイミングで、遅延調整器（３）４２により、基板接合部（４）９１４への同期信号を遅延させて遅延同期信号として出力し、信号発生器（２）３１により、遅延調整器（２）４３からの遅延クロック信号のタイミングを元にして、遅延調整器（３）４２からの遅延同期信号に基づくタイミング期間に、検査用テストパターン信号（１）と同一のパターンを有するテスト用信号としてｎビットの検査用テストパターン信号（２）を生成する。
【０１０６】
続いて集積回路（２）９０７は、比較装置９１１により、遅延調整器（１）４１からの検査用テストパターン信号（３）と信号発生器（２）３１からの検査用テストパターン信号（２）とを比較し、その比較装置９１１による比較中には、その比較結果に応じて、遅延調整器制御装置４０により、検査用テストパターン信号（１）の遅延調整器（１）４１による遅延量と、クロック信号の遅延調整器（２）４３による遅延量と、同期信号の遅延調整器（３）４２による遅延量とを、検査用テストパターン信号（３）と検査用テストパターン信号（２）との位相が一致する方向に制御する。
【０１０７】
その制御により、検査用テストパターン信号（３）と検査用テストパターン信号（２）との位相が一致した場合には、結果出力手段９１２から、集積回路間の配線接続による伝送信号の位相ずれが補正制御され、集積回路間の配線接続状態が良好になったとの判定を示す比較結果信号を出力し、検査用テストパターン信号（３）と検査用テストパターン信号（２）との位相が一致するまでは、結果出力手段から、集積回路間の配線接続による伝送信号の位相ずれが存在し、集積回路間の配線接続状態が不良のままであるとの判定を示す比較結果信号を出力する。
【０１０８】
なお、集積回路（２）９０７では、上記のような検査モード期間であっても、基板接合部（４）９１４を通じて入力された同期信号は、通常動作用回路へ供給することができるとともに、通常動作モード時には、基板接合部（２）９０８へのｎビットのデジタル信号を通常動作用回路へ供給する。
【０１０９】
以上のような配線接続検査装置における遅延調整器について、以下に説明する。
図１０は本実施の形態４の配線接続検査装置におけるデータ用およびクロック用の遅延調整器の構成を示すブロック図である。
【０１１０】
図１０（ａ）に示す構成において、各データの遅延がバラバラである場合には、各データラインに遅延調整を入れる。このように、データライン１つずつに入れるので、それぞれの微調整が可能になる。しかし、この場合には、遅延調整をデータライン１つずつに入れるため、遅延調整器の数が増大して構成が大きくなり、当然ながらコストは上昇する。
【０１１１】
そこで、コストの上昇を抑えるためには、図１０（ｂ）のように、クロックラインのみに遅延調整を入れる方法がある。この場合、各データの遅延にバラツキが大きくなければ良いが、各データの遅延バラツキが大きければ、図１０（ｂ）のようなクロックだけの遅延調整では、各データの遅延バラツキに対応できないことになる。
【０１１２】
従って、図８の構成においては、各データの遅延バラツキの許容値とコスト面とのバランスを考慮して、図１０（ａ）、（ｂ）の各構成のどちらにするか、両方にするかを決定すればよい。
【０１１３】
図１１は本実施の形態４の配線接続検査装置におけるデータ遅延調整時の動作を示すタイミングチャートである。これは、図８と図１０（ａ）で示す構成において、遅延データ１を選択した場合のタイミングチャートである。この場合、信号発生器データと同一である遅延データ１を選択する。
【０１１４】
図１２は本実施の形態４の配線接続検査装置におけるデータ遅延調整時の動作を示すフローチャートである。これは、図８と図１０（ａ）で示す構成において、遅延データ１を選択した場合のフローチャートである。この場合、信号発生器データと同一である遅延データ１を選択する。
【０１１５】
図１３は本実施の形態４の配線接続検査装置におけるクロック用および同期信号用の遅延調整器の構成を示すブロック図であり、クロックの遅延調整に加えて、同期信号にも遅延調整（ＦＦ単位）を入れた場合を示す。
【０１１６】
この遅延調整器は、クロック信号を遅延調整して、１クロックずれてしまう場合に、同期信号を１クロック分調整することにより、クロックのずれに対する整合を行うために設けている。このようにすることにより、クロックの遅延調整可能な範囲を広げることができる。
【０１１７】
同期信号が例えば映像信号処理用であれば、垂直ブランキング期間をテストモードとし、垂直映像期間を通常動作モードとする。１／６０毎にチェックを繰り返し、映像期間には安定した状態で信号伝送が可能となる。
【０１１８】
図１４は本実施の形態４の配線接続検査装置におけるクロック遅延および同期信号遅延調整を付加した場合の動作を示すタイミングチャートであり、図９、図１０（ｂ）で示すクロックに遅延調整を入れた場合のタイミングチャートである。この場合、遅延クロック２を選択する。
【０１１９】
また、同期信号は１クロック遅延したものを選択する。この図では、データラインは１本としているが、複数のデータラインの遅延がばらばらとなれば、クロックを調整できる範囲が限られてしまう。
【０１２０】
図１５は本実施の形態４の配線接続検査装置におけるクロック遅延および同期信号遅延調整を付加した場合の動作を示すフローチャートであり、図９、図１０（ｂ）で示すクロックに遅延調整を入れた場合の動作の流れを示す。
【産業上の利用可能性】
【０１２１】
本発明は、実動作中の複数の集積回路間の接続状態、また、市場での実装不良の発生時の接続状態も、容易にかつ正確に検査可能な配線接続検査装置および配線接続検査方法に関するものであり、基板上に実装された集積回路間の配線による接続の良否判定を含む検査を行う半導体集積回路検査装置等に適用できる。
【図面の簡単な説明】
【０１２２】
【図１】本発明の実施の形態１の配線接続検査装置の構成を示すブロック図
【図２】本発明の実施の形態２の配線接続検査装置の構成を示すブロック図
【図３】同実施の形態２の配線接続検査装置の他の構成を示すブロック図
【図４】同実施の形態２の配線接続検査装置における演算装置の構成を示すブロック図
【図５】本発明の実施の形態３の配線接続検査装置の構成を示すブロック図
【図６】同実施の形態３の配線接続検査装置の他の構成を示すブロック図
【図７】同実施の形態３の配線接続検査装置における信号発生器の構成を示すブロック図
【図８】本発明の実施の形態４の配線接続検査装置の構成を示すブロック図
【図９】同実施の形態４の配線接続検査装置の他の構成を示すブロック図
【図１０】同実施の形態４の配線接続検査装置におけるデータ用およびクロック用の遅延調整器の構成を示すブロック図
【図１１】同実施の形態４の配線接続検査装置におけるデータ遅延調整時の動作を示すタイミングチャート
【図１２】同実施の形態４の配線接続検査装置におけるデータ遅延調整時の動作を示すフローチャート
【図１３】同実施の形態４の配線接続検査装置におけるクロック用および同期信号用の遅延調整器の構成を示すブロック図
【図１４】同実施の形態４の配線接続検査装置におけるクロック遅延および同期信号遅延調整を付加した場合の動作を示すタイミングチャート
【図１５】同実施の形態４の配線接続検査装置におけるクロック遅延および同期信号遅延調整を付加した場合の動作を示すフローチャート
【図１６】従来のバウンダリスキャンによる配線接続検査方法を示すブロック図
【符号の説明】
【０１２３】
１０１、２０１、３０１、５０１、６０１、８０１、９０１    集積回路（１）
１０２、２    演算装置（１）
１０３、２０３、２０４、３０３、３０４、５０３、６０３、８０３、９０３    基板接合部（１）
１０４、２０８、２０９、３０８、３０９、５０８、６０８、８０８、９０８    基板接合部（２）
１０５、２０５、２０６、３０５、３０６、５０５、６０５、８０５、９０５    基板配線部（１）
１０６、２１５、３１５、５１５、６１５、８１５、９１５    基板配線部（２）
１０７、２０７、３０７、５０７、６０７、８０７、９０７    集積回路（２）
１０８、２１３、３１３、５１３、６１３、８１３、９１３    基板接合部（３）
１０９、２１４、３１４、５１４、６１４、８１４、９１４    基板接合部（４）
１１０、１０    演算装置（２）
１１１、２１１、３１１、５１１、６１１、８１１、９１１    比較装置
１１２、２１２、３１２、５１２、６１２、８１２、９１２    結果出力手段
１１３、５０４、６０４、８０４、９０４    基板接合部（５）
１１４、５０９、６０９、８０９、９０９    基板接合部（６）
１１５、５０６、６０６、８０６、９０６    基板配線部（３）
１１６、２１６、３１６、５１６、６１６、８１６、９１６    同期信号発生器
１７、１７０    モード切替スイッチ
１８、１９    抵抗
２１〜２９    加算器
３０    信号発生器（１）
３１    信号発生器（２）
３２    微分回路
３３    ｎビットカウンタ
３４    ｍビットカウンタ
３５    ＲＯＭ
４０    遅延調整器制御装置
４１    遅延調整器（１）
４２    遅延調整器（３）
４３    遅延調整器（２）
４５、５０    セレクタ
４６    フリップフロップ（ＦＦ）
４７    遅延素子
１６１    基板
１６２    集積回路
１６３    内部論理回路
１６４、１６５    テスト用回路
【図１】
2005062111.tif 000003
【図２】
2005062111.tif 000004
【図３】
2005062111.tif 000005
【図４】
2005062111.tif 000006
【図５】
2005062111.tif 000007
【図６】
2005062111.tif 000008
【図７】
2005062111.tif 000009
【図８】
2005062111.tif 000010
【図９】
2005062111.tif 000011
【図１０】
2005062111.tif 000012
【図１１】
2005062111.tif 000013
【図１２】
2005062111.tif 000014
【図１３】
2005062111.tif 000015
【図１４】
2005062111.tif 000016
【図１５】
2005062111.tif 000017
【図１６】
2005062111.tif 000018