(57)【要約】      （修正有）【課題】  圧電バイモルフ素子の分極反転による劣化を防止し大きな変位を得る。【解決手段】  中間電極４ｃを挟んで分極方向Ｐが同方向となるように配置した圧電バイモルフ素子１０の駆動回路３０において、駆動入力回路２０が、一方の圧電素子に一方の圧電素子の分極方向に通電する方向に接続した一方の整流ダイオード３ａと、一方の整流ダイオードに並列に接続された一方のコンデンサ２ａと、他方の圧電素子に他方の圧電素子の分極方向に通電する方向に接続した他方の整流ダイオード３ｂと、他方の整流ダイオードに並列に接続された他方のコンデンサ２ｂと、一方の圧電素子に接続されていない一方の整流ダイオードおよび一方のコンデンサの一方の接続端と他方の圧電素子に接続されていない他方の整流ダイオードおよび他方のコンデンサの他方の接続端とを共通にした共通接続端子５ａと、中間電極接続端子５ｃとから構成された圧電バイモルフ素子の駆動回路。【選択図】      図１
2005318725.tif 000002
【特許請求の範囲】
【請求項１】
中間電極を挟んで分極方向が同方向となるように配置された一方の圧電素子および他方の圧電素子から形成された圧電バイモルフ素子と、前記圧電バイモルフ素子に駆動電源から供給される駆動電圧を印加する駆動入力回路とから形成される圧電バイモルフ素子の駆動回路において、
前記駆動入力回路が、
前記一方の圧電素子に前記一方の圧電素子の分極方向に通電する方向に接続された一方の整流ダイオードと、
前記一方の整流ダイオードに並列に接続された一方のコンデンサと、
前記他方の圧電素子に前記他方の圧電素子の分極方向に通電する方向に接続された他方の整流ダイオードと、
前記他方の整流ダイオードに並列に接続された他方のコンデンサと、
前記一方の圧電素子に接続されていない一方の整流ダイオードおよび一方のコンデンサの一方の接続端と前記他方の圧電素子に接続されていない他方の整流ダイオードおよび他方のコンデンサの他方の接続端とを共通にした共通接続端子と、
前記中間電極に接続された中間電極接続端子とから形成された圧電バイモルフ素子の駆動回路。
【請求項２】
中間電極を挟んで分極方向が同方向となるように配置された一方の圧電素子および他方の圧電素子から形成された圧電バイモルフ素子の駆動方法において、
前記一方の圧電素子に前記一方の圧電素子の分極方向と順方向に一方の整流ダイオードを接続し、
前記一方の整流ダイオードに並列に一方のコンデンサを接続し、
前記他方の圧電素子に前記他方の圧電素子の分極方向と順方向に他方の整流ダイオードを接続し、
前記他方の整流ダイオードに並列に他方のコンデンサを接続し、
前記一方の圧電素子に接続されていない一方の整流ダイオードおよび一方のコンデンサの一方の接続端と前記他方の圧電素子に接続されていない他方の整流ダイオードおよび他方のコンデンサの他方の接続端とを共通にして共通接続端子とし、
前記中間電極を中間電極接続端子に接続し、
前記共通接続端子と中間電極接続端子間に駆動電圧を印加することによって、
前記圧電素子に分極方向と逆方向に印加される電圧を分極劣化電圧未満に制限した圧電バイモルフ素子の駆動方法。
【請求項３】
請求項２に記載の共通接続端子と中間電極接続端子間に印加される駆動電圧の絶対値｜Ｖｄ｜と、前記圧電素子の静電容量Ｃｓと、コンデンサの静電容量Ｃ２と、圧電素子の抗電界に相当する分極劣化電圧Ｖｅｃを
Ｖｅｃ＞｜Ｖｄ｜＊Ｃ２／（Ｃｓ＋Ｃ２）
の関係に設定した圧電バイモルフ素子の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、圧電バイモルフ素子を用いたアクチュエータに関し圧電バイモルフ素子の駆動回路および駆動方法に関する技術分野に属する。
【背景技術】
【０００２】
圧電バイモルフ素子は、圧電セラミックスの印加電界に比例した歪みを発生するという逆圧電効果を利用したアクチュエータの一種であって、近年、微小変位の制御、出力端末デバイスとして民生用機器にも利用されている。
【０００３】
圧電素子を２枚使った圧電バイモルフ素子は従来より知られ、その構造は、例えば、特開昭６１−３０９７４号公開公報の第２図に記載されている。圧電バイモルフに使う圧電素子は予め分極処理をしているが、使用時に抗電界に相当する分極劣化電圧Ｖｅｃを超える電圧が圧電素子の分極方向とは逆方向にかかると分極方向Ｐが反転するために使用不可能になってしまう。
【０００４】
順方向には、分極劣化電圧よりも高い電圧を加えることができるが、回路上、順方向と逆方向とには同じ電圧がかかるので、圧電バイモルフに使う圧電素子は、分極劣化電圧Ｖｅｃを超えない範囲で使用しなければならなかった。この技術の改良技術として、整流ダイオードを用いて順方向にしか電圧が印加されないようにする技術が特開平９−６５６６９号公開公報の図９に開示されている。
【０００５】
また、定電圧ダイオードを用いて逆方向にかかる電圧を分極劣化電圧以下に制御する技術が上記特開昭６１−３０９７４号公開公報の第１図に開示されている。
【０００６】
以下、従来技術の駆動回路について説明する。
（１）従来技術１（本出願の図６）
特開昭６１−３０９７４号公開公報（特許文献１）の第２図
（２）従来技術２（本出願の図８）
特開平９−６５６６９号公開公報（特許文献２）の図９
（３）従来技術３
特開昭６１−３０９７４（特許文献１）の第１図
なお、公報記載の符号および名称を（  ）で示し、その後に、本出願での符号および名称を［  ］内に記載する。
【０００７】
（１）従来技術１の駆動回路
図６は、従来技術１の駆動回路図である。従来技術１について図６を参照して説明する。
【０００８】
図６において、圧電アクチュエータ（１０）［３０］は、二枚の電歪板（１５），（１６）［圧電素子１ａ，１ｂ］が、中央電極（１７）［４ｃ］を挟んで互いに貼り合わされることによって形成されている。上記電歪板（１５），（１６）の一端面には、電極（１８），（１９）［表面側電極４ａ，４ｂ］が設けられ、電歪板（１５），（１６）の間に中央電極（１７）［中間電極４ｃ］が設けられている。 
【０００９】
（２）従来技術２の駆動回路
図８は、従来技術２の駆動回路図である。従来技術２について図８を参照して説明する。
【００１０】
図８において、電極（２ａ），（３ａ）［表面側電極４ａ，４ｂ］には、外部の電源からダイオード（６），（７）［整流ダイオード３ａ，３ｂ］を介して、駆動電圧が印加されると共に、共通電極（５）［中間電極４ｃ］はアース接続されている。
【００１１】
この圧電バイモルフ駆動回路は、整流ダイオード（６）および整流ダイオード（７）［整流ダイオード３ａ，３ｂ］を使用することによって、分極方向Ｐと順方向にしか電圧が印加されない。この図８の回路では、分極方向Ｐと逆方向には全く電圧が印加されないので、分極方向Ｐが反転するおそれはない。この従来技術２では、二枚の圧電板（２），（３）［圧電素子１ａ，１ｂ］をそれぞれユニモルフ駆動しており、電界の符号によって切り替えて駆動している。この回路では、分極劣化電圧Ｖｅｃの制限を受けることなく、圧電素子に電圧を印加することができるので、その結果、従来技術１よりも大きな変位を得ることはできる。
【００１２】
（３）従来技術３の駆動回路
従来技術３について特開昭６１−３０９７４の第１図を参照して説明する。従来技術３の圧電バイモルフ形圧電アクチュエータ（１０）は、正の分極を有する側の電極（１８）に定電圧ダイオード（ＺＤ１）のカソードを接続し、負の分極を有する側の電極（１９）に他の定電圧ダイオード（ＺＤ２）のアノードを接続し、双方の定電圧ダイオードの他端を共通にした端子と、中央電極（１７）とによって形成された駆動入力回路（１２ａ）と、この駆動入力回路（１２ａ）に定電圧を供給する駆動回路（１３ａ）とから形成され、電歪板（１５）および（１６）［圧電素子１ａ，１ｂ］に供給される電圧が分極劣化電圧Ｖｅｃ以下となるように、定電圧ダイオード（ＺＤ１）および（ＺＤ２）の制限電圧（Ｖｚｄ１）および（Ｖｚｄ２）を設定した圧電アクチュエータ（１０）である。この回路によって、従来技術１よりも大きな変位を得られることが特許文献１に開示されている。
【００１３】
特許文献は下記のとおりである。
【特許文献１】特開昭６１−３０９７４号公報
【特許文献２】特開平９−６５６６９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１４】
（１）従来技術２の課題
従来技術２の課題は下記のとおりである。この従来技術２の圧電バイモルフ駆動回路は、前述した駆動回路によって、実質的には、二枚の圧電板（２），（３）［圧電素子１ａ，１ｂ］がそれぞれユニモルフ駆動になっているために、順方向には高い電圧と逆方向には分極劣化電圧を超えない低い電圧とを同時に印加して圧電体の能力を最大限発揮させることができないという課題が生じている。
【００１５】
（２）従来技術３の課題
従来技術３の課題は下記のとおりである。この従来技術３の構成図では、電歪板（１５）または（１６）に直列に接続される定電圧ダイオード（ＺＤ１）および（ＺＤ２）の制限電圧（Ｖｚｄ１）および（Ｖｚｄ２）を小さくすると、印加できる駆動電圧の最大値が小さくなり、最大変位が制限されるという課題が生じている。
【００１６】
また、逆に、定電圧ダイオードの制限電圧（Ｖｚｄ１）および（Ｖｚｄ２）を大きくすると、従来技術１よりも大きな変位を得ることが可能となるが、制限電圧以下の駆動電圧では定電圧ダイオードに電圧が全てかかり変位の向上は得られないために、制限電圧を大きくし過ぎても変位向上の効果は小さい。また、駆動電圧（Ｖｄ）の上昇に対して、実質的に電歪板（１５）または（１６）に印加される電圧が非線形となり、線形的に変位を制御することが困難であるという課題も生じている。
【００１７】
さらに、定電圧ダイオード（ＺＤ１）および（ＺＤ２）と電歪板（１５）または（１６）とを直列に接続した場合では、駆動電圧が制限電圧（Ｖｚｄ１）および（Ｖｚｄ２）を超えたときに、電歪板（１５）または（１６）に電流が流入することになり、駆動電圧（Ｖｄ）と制限電圧（Ｖｚｄ１）および（Ｖｚｄ２）との差以上の電圧が電歪板（１５）または（１６）に印加される。このために、分極劣化電圧以上の電圧が圧電素子に印加されて電歪板（１５）または（１６）は減極されるという課題も生じている。
【課題を解決するための手段】
【００１８】
課題を解決するための手段は下記のとおりである。図１は、本発明の構成を備えた圧電バイモルフ素子の駆動回路である。同図において、中間電極４ｃを挟んで分極方向Ｐが同方向となるように配置された一方の圧電素子１ａおよび他方の圧電素子１ｂから形成された圧電バイモルフ素子１０と、圧電バイモルフ素子１０に駆動電源から供給される駆動電圧を印加する駆動入力回路２０とから形成される圧電バイモルフ素子の駆動回路３０において、
駆動入力回路２０が、
一方の圧電素子１ａに一方の圧電素子１ａの分極方向Ｐと順方向に通電する方向に接続された一方の整流ダイオード３ａと、
一方の整流ダイオード３ａに並列に接続された一方のコンデンサ２ａと、
他方の圧電素子１ｂに他方の圧電素子１ｂの分極方向Ｐと順方向に通電する方向に接続された他方の整流ダイオード３ｂと、
他方の整流ダイオード３ｂに並列に接続された他方のコンデンサ２ｂと、
一方の圧電素子１ａに接続されていない一方の整流ダイオード３ａおよび一方のコンデンサ２ａの一方の接続端と他方の圧電素子１ｂに接続されていない他方の整流ダイオード３ｂおよび他方のコンデンサ２ｂの他方の接続端とを共通にした共通接続端子５ａと、
中間電極４ｃに接続された中間電極接続端子５ｃとから形成された圧電バイモルフ素子の駆動回路である。
【発明の効果】
【００１９】
発明の効果を従来技術と対比すると下記のとおりである。（図１および図２参照）
従来技術２の圧電バイモルフ駆動回路では、前述したように、順方向には高い電圧と逆方向には分極劣化電圧を超えない低い電圧とを同時に印加して圧電板の能力を最大限発揮させることができない。
【００２０】
それに対して、本発明は、第１に、一方の圧電素子１ａと他方の圧電素子１ｂとを並列にして駆動電源に接続して、両者の圧電素子に交流電源電圧の正負各半波ともに同時に印加している。したがって、従来技術２と比べて駆動電圧が同じであれば大きな変位を得ることができ、また逆に、変位が同じであれば駆動電圧を低下させることができる。
【００２１】
従来技術３の圧電バイモルフ素子の駆動回路では、電歪板（１５）または（１６）に直列に接続される定電圧ダイオード（ＺＤ１）および（ＺＤ２）の制限電圧（Ｖｚｄ１）および（Ｖｚｄ２）を小さくすると、印加できる駆動電圧の最大値が小さくなり最大変位が制限される。逆に上記の制限電圧を大きくし過ぎても変位向上の効果は小さくなる。
【００２２】
それに対して、本発明は、定電圧ダイオードを用いていないので、その制限電圧の影響を受けないで、一方の圧電素子１ａに分極方向Ｐと順方向に分極順方向駆動電圧を印加して分極順方向駆動すると同時に、他方の圧電素子１ｂの分極方向Ｐと逆方向に同時に分極逆方向駆動電圧を印加して圧電バイモルフ駆動することができるので、より大きな歪み率を発生させることができる。
【００２３】
同じく、従来技術３の圧電バイモルフ素子の駆動回路では、定電圧ダイオードの制限電圧（Ｖｚｄ１）および（Ｖｚｄ２）を適度に大きくした場合でも、駆動電圧の上昇に対して、実質的に電歪板（１５）または（１６）に印加される電圧が非線形となり、線形的に変位を制御することが困難である。
【００２４】
それに対して、本発明は、定電圧ダイオードを使用していないので、線形的に変位を制御することができる。
【発明を実施するための最良の形態】
【００２５】
発明を実施するための最良の形態は下記のとおりである。前述した図１の圧電バイモルフ素子の駆動回路によって、中間電極４ｃを挟んで分極方向Ｐが同方向となるように配置された一方の圧電素子１ａおよび他方の圧電素子１ｂから形成された圧電バイモルフ素子を駆動する方法において、
一方の圧電素子１ａに一方の圧電素子の分極方向Ｐと順方向に一方の整流ダイオード３ａを接続し、
一方の整流ダイオード３ａに並列に一方のコンデンサ２ａを接続し、
他方の圧電素子１ｂに他方の圧電素子の分極方向Ｐと順方向に他方の整流ダイオード３ｃを接続し、
他方の整流ダイオード３ｂに並列に他方のコンデンサ２ｂを接続し、
一方の圧電素子１ａに接続されていない一方の整流ダイオード３ａおよび一方のコンデンサ２ａの一方の接続端と他方の圧電素子１ｂに接続されていない他方の整流ダイオード３ｂおよび他方のコンデンサ２ｂの他方の接続端とを共通にした共通接続端子５ａに接続し、
中間電極４ｃを中間電極接続端子５ｃに接続して、
共通接続端子５ａと中間電極接続端子５ｃとの間に駆動電圧を印加し、
この駆動電圧の絶対値｜Ｖｄ｜と圧電素子１ａ，１ｂの静電容量Ｃｓとコンデンサ２ａ，２ｂの静電容量Ｃ２と圧電素子の分極劣化電圧Ｖｅｃとを
Ｖｅｃ＞｜Ｖｄ｜＊Ｃ２／（Ｃｓ＋Ｃ２）
の関係に設定した圧電バイモルフ素子の駆動方法である。
【実施例】
【００２６】
図１は、圧電バイモルフ素子１０および本発明に係る駆動入力回路２０を備えた圧電バイモルフ素子の駆動回路３０の回路図である。図２（Ａ）ないし（Ｃ）は、それぞれ、本発明に係る圧電バイモルフ素子の駆動回路３０に外部から入力される駆動電圧の波形図、一方の圧電素子に印加される電圧の波形図および他方の圧電素子に印加される電圧の波形図である。図２において、Ｖｄは駆動電圧を示し、ｔは経過時間を示す。
【００２７】
［図１の説明］
図１において、圧電バイモルフ素子の駆動回路３０は、中間電極４ｃを挟んで分極方向Ｐが同方向となるように配置された一方の圧電素子１ａおよび他方の圧電素子１ｂから形成された圧電バイモルフ素子１０とこの圧電バイモルフ素子１０に駆動電源から供給される駆動電圧を印加する駆動入力回路２０とから形成される。
【００２８】
圧電素子１ａ，１ｂの中間電極４ｃが設けられている面と対向する面には、それぞれ表面電極４ａ，４ｂが配置されている。なお、図示していないが、中間電極４ｃは圧電バイモルフ素子が大きく変位したときの破損を防ぐ弾性板を挟むか、弾性を保持させることが望ましい。
【００２９】
駆動入力回路２０は、一方の圧電素子１ａにその分極方向に通電する方向に接続された一方の整流ダイオード３ａと、その一方の整流ダイオード３ａに並列に接続された一方のコンデンサ２ａと、他方の圧電素子１ｂにその分極方向に通電する方向に接続された他方の整流ダイオード３ｂと、その他方の整流ダイオード３ｂに並列に接続された他方のコンデンサ２ｂとから形成されている。
【００３０】
一方の圧電素子１ａに接続されていない一方の整流ダイオード３ａおよび一方のコンデンサ２ａの一方の接続端と他方の圧電素子１ｂに接続されていない他方の整流ダイオード３ｂおよび他方のコンデンサ２ｂの他方の接続端とを共通にした共通接続端子５ａに接続し、中間電極４ｃを中間電極接続端子５ｃに接続する。共通接続端子５ａと中間電極接続端子５ｃ（以下、駆動電圧入力端子５という）間に接続する。
【００３１】
圧電バイモルフ素子の駆動回路３０は、上記駆動入力回路２０の駆動電圧入力端子５間に図示していない外部からの駆動電圧を印加して圧電バイモルフ素子１０を駆動する。
【００３２】
外部からの駆動電圧は圧電バイモルフ素子の駆動回路３０に印加されるが、実際に圧電素子１ａ，１ｂに印加される電圧は整流ダイオード３ａ，３ｂの極性によって異なる。例えば、駆動電圧の極性が一方の整流ダイオード３ａの通電方向である場合は、その一方の整流ダイオード３ａの抵抗値はほぼゼロになり、その一方の整流ダイオード３ａに並列接続された一方のコンデンサ２ａは電圧分担をしない。したがって、一方の圧電素子１ａには外部からの駆動電圧がそのまま印加される。
【００３３】
上記のように、駆動電圧の極性が一方の整流ダイオード３ａの通電方向である場合は、その駆動電圧の極性は他方の整流ダイオード３ｂの通電方向と逆方向となり、その他方の整流ダイオード３ｂは高抵抗となって通電を遮断する。したがって、駆動電圧は他方の圧電素子１ｂと他方のコンデンサ２ｂとに分担されて他方の圧電素子１ｂに印加される。分担の割合は他方の圧電素子１ｂの静電容量Ｃｓと他方のコンデンサ２ｂの静電容量Ｃ２とによって定まり、他方の圧電素子１ｂに印加される電圧は駆動電圧Ｖｄと静電容量比Ｃ２／（Ｃｓ＋Ｃ２）との積となる。なお、次の半波の駆動電圧の極性が、一方の整流ダイオード３ａの通電方向と逆方向であり、他方の整流ダイオード３ｂの通電方向である場合も上記と同様に機能する。
【００３４】
上記のように、整流ダイオード３ａ，３ｂの通電方向と圧電素子１ａ，１ｂの分極方向とを一致させてあるので、駆動電圧の極性が分極方向に一致する場合は、駆動電圧がそのまま圧電素子１ａ，１ｂに印加され、分極方向と逆方向である場合は、駆動電圧の一部はコンデンサ２ａ，２ｂに印加されるので、圧電素子１ａ，１ｂに印加される電圧は、外部からの駆動電圧からコンデンサ２ａ，２ｂに印加される電圧を差し引いた電圧、すなわちＶｄ＊Ｃ２／（Ｃｓ＋Ｃ２）となる。
【００３５】
また、圧電素子１ａ，１ｂは中間電極４ｃを挟んで分極方向が同方向になるように配置されているので、電気的には圧電素子１ａ，１ｂは逆方向に接続されている。したがって、一方の圧電素子１ａに分極方向と順方向の電圧（外部からの駆動電圧そのまま）が印加されるときには、同時に他方の圧電素子１ｂには分極方向と逆方向の電圧（外部からの駆動電圧からコンデンサ２ｂに印加される電圧を差し引いた電圧）が印加される。
【００３６】
［図２の説明］
図１の圧電バイモルフ素子の駆動回路３０を参照して、図２の波形図について説明する。
【００３７】
本発明に係る圧電バイモルフ素子の駆動回路３０の駆動電圧入力端子５間に図２（Ａ）に示す波形の駆動電圧Ｖｄを入力すると、一方の圧電素子１ａには図２（Ｂ）に示す波形の電圧が印加され、他方の圧電素子１ｂには図２（Ｃ）に示す波形の電圧が印加される。
【００３８】
図２の最初の半波は、一方の圧電素子１ａに分極方向と順方向の電圧が印加され、他方の圧電素子１ｂに分極方向と逆方向の電圧が印加される場合を示す。図示したように一方の圧電素子１ａには駆動電圧Ｖｄがそのまま印加され、他方の圧電素子１ｂにはそれよりも低い電圧が印加されている。
【００３９】
図２の次の半波は、一方の圧電素子１ａに分極方向と逆方向の電圧が印加され、他方の圧電素子１ｂに分極方向と順方向の電圧が印加される場合を示す。図示したように一方の圧電素子１ａには駆動電圧Ｖｄよりも低い電圧が印加され、他方の圧電素子１ｂには駆動電圧Ｖｄがそのまま印加されている。
【００４０】
ここで、例えば、圧電素子１ａ，１ｂの静電容量Ｃｓとコンデンサ２ａ，２ｂの静電容量Ｃ２とを同じにした場合に、圧電素子１ａ，１ｂおよびコンデンサ２ａ，２ｂに印加される分極方向と逆方向の電圧は同じであるので、それぞれに印加される電圧は駆動電圧の１／２となる。
【００４１】
圧電素子１ａ，１ｂに分極方向と逆方向に印加される電圧が駆動電圧Ｖｄの１／２となるということは、駆動電圧Ｖｄを圧電素子１ａ，１ｂの分極が減極してしまう電圧（分極劣化電圧Ｖｅｃ）の２倍に設定しても、圧電素子１ａ，１ｂに印加される分極方向と逆方向の電圧は分極劣化電圧を超えないことを意味する。
【００４２】
以上の例は、圧電素子１ａ，１ｂの静電容量Ｃｓとコンデンサ２ａ，２ｂの静電容量Ｃ２とを同じにした場合であったが、圧電素子１ａ，１ｂが減極されないように圧電素子１ａ，１ｂに印加される分極方向と逆方向の電圧が分極劣化電圧を超えないようにするには、駆動電圧Ｖｄとコンデンサ２ａ，２ｂの静電容量Ｃ２とを以下に示す式を満たすように設定すればよい。
【００４３】
Ｖｅｃ＞｜Ｖｄ｜＊Ｃ２／（Ｃｓ＋Ｃ２）
上記のように、本発明においては、圧電素子に逆方向に印加される電圧は、コンデンサの静電容量Ｃ２と圧電素子の静電容量Ｃｓとの分圧によって定まるので、従来技術３と異なり、この逆方向の電圧は駆動電圧に比例して圧電バイモルフ素子の変位を駆動電界に対して線形的に制御することができる。
【００４４】
この実施例では、入力波形として三角波について説明したが、入力波形はこれらの波形に限定されることなく、正弦波、矩形波のような他の波形でもよいし、例えば音声のような複雑な波形でも規則性のない波形でもよい。また、ここでいう駆動電圧Ｖｄは実効値、定格値のような波形から一義的に決まる値を示す値ではなく、それぞれの瞬間の値（瞬時値）を示す。
【００４５】
なお、通常、整流ダイオード３ａ，３ｂの逆電圧における端子間静電容量Ｃ３は、圧電素子の静電容量Ｃｓおよびコンデンサ２ａ，２ｂの静電容量Ｃ２に比べて小さいので無視することができる。しかし、整流ダイオード３ａ，３ｂの逆電圧における端子間静電容量Ｃ３が無視できなくなるほど大きくなった場合には、コンデンサ２ａ，２ｂと並列接続しているので、コンデンサ２ａ，２ｂの静電容量Ｃ２を（Ｃ２十Ｃ３）に置き換えた式を適用する必要がある。
【００４６】
［表１および図３ないし図５の説明］
表１は、従来技術に係る実験例Ｎｏ．１ないし実験例Ｎｏ．３と本発明に係る実験例Ｎｏ．４ないし実験例Ｎｏ．６とをまとめた実験例対比表である。この実験例対比表において、実験例Ｎｏ．１と実験例Ｎｏ．２とは、従来技術１の回路（図６）の実験例であって、実験例Ｎｏ．１と実験例Ｎｏ．２とでは駆動電圧の最大値が異なる。
【００４７】
実験例Ｎｏ．３は従来技術２の回路（図８）の実験例である。実験例Ｎｏ．４ないしＮｏ．６は本発明に係る回路（図１）の実験例であって、それぞれの実験例でコンデンサ２ａ，２ｂの静電容量Ｃ２が異なる。
【００４８】
実験例Ｎｏ．１における圧電素子１ａ、１ｂに印加される電圧の波形を図７に示す。この図において電圧の符号は分極方向と順方向を正とし、逆方向を負とした。同様に実験例Ｎｏ．３の波形を図９に示し、実験例Ｎｏ．４の波形を図３に示し、実験例Ｎｏ．５の波形を図４に示し、実験例Ｎｏ．６の波形を図５に示す。
【００４９】
これらの実験に使用された圧電素子１ａ，１ｂの組成、外形などおよび実験条件は下記のとおりである。
【００５０】
圧電素子の組成は、
Ｂａ０．９２５Ｃａ０．０７５ＴｉＯ３で、
その比誘電率は１２８０、
電気機械的定数（ｋｐ）は３５．５％、
抗電界（Ｅｃ）は３７０Ｖ／ｍｍ、
圧電定数（−ｄ３１）は電界強度が１０００Ｖ／ｍｍのときの値として、１４０ｐｍ／Ｖである。
【００５１】
ここでは、チタン酸バリウム系の圧電素子を使用したが、圧電定数の大きいチタン酸ジルコン酸鉛（ＰＺＴ）を使用してもよい。
【００５２】
圧電素子を二枚貼り合わせた圧電バイモルフ素子１０の外形寸法は３０＊５＊０．２ｍｍで、この形状での分極劣化電圧（Ｖｅｃ）は７４Ｖであり、静電容量（Ｃｓ）は８．５０ｎＦである。
【００５３】
実験に使用した駆動信号は周波数０．１Ｈｚの三角波であって、その電圧は＋２００Ｖ〜−２００Ｖ（実験例２のみ６０Ｖ〜−６０Ｖ）とした。
【００５４】
【表１】
2005318725.tif 000003
【００５５】
実験例Ｎｏ．１では、駆動電圧入力端子５間に三角波の最大２００Ｖの駆動電圧が入力されており、圧電素子１ａ，１ｂには分極方向と順方向および逆方向に分極劣化電圧７４Ｖを超える駆動電圧がそのまま印加されたために、圧電素子１ａ，１ｂは分極反転し、圧電バイモルフとして機能しなくなった。
【００５６】
実験例Ｎｏ．２では、分極劣化電圧７４Ｖを超えないように駆動電圧を三角波の最大６０Ｖに制限したので、分極反転は生じないが、変位は最大でも２８３μｍと、後述する本発明に係る実験例に比べて小さい値になった。
【００５７】
実験例Ｎｏ．３では、圧電素子１ａ，１ｂの分極方向に通電する方向に整流ダイオード３ａ，３ｂを接続しているので、駆動電圧入力端子５間に三角波の最大２００Ｖの駆動電圧を印加しても、圧電素子１ａ，１ｂには分極方向と逆方向の電圧が全く印加されないので、分極反転は生じなかった。しかし、変位は最大でも４７３μｍであって、後述する本発明に係る実験例に比べて小さい値になった。
【００５８】
実験例Ｎｏ．４では、本発明に係る回路の実験例であって、コンデンサ２ａ，２ｂの静電容量Ｃ２を１．０ｎＦに設定している。この場合、圧電素子１ａ，１ｂに分極方向に逆方向に印加される電圧は駆動電圧の約１０．５％（１．００／（８．５０＋１．００））に制限される。
【００５９】
この実験例Ｎｏ．４では、駆動電圧入力端子５間に三角波の最大２００Ｖの駆動電圧を印加しても、圧電素子１ａ，１ｂには分極方向と逆方向の電圧は最大２１Ｖ（表１では逆方向であるため−２１Ｖと表記）であって、分極劣化電圧７４Ｖ未満であるので、分極反転は生じない。この実験例Ｎｏ．４では、変位は最大５２４μｍであって、コンデンサを用いない従来技術（実験例Ｎｏ．２および実験例Ｎｏ．３）よりも大きい値となった。
【００６０】
実験例Ｎｏ．５も本発明に係る回路の実験例であって、コンデンサ２ａ，２ｂの静電容量Ｃ２を３．６４ｎＦに設定している。この場合、圧電素子１ａ，１ｂに分極方向に逆方向に印加される電圧は駆動電圧の約３０．０％（３．６４／（８．５０＋３．６４））に制限される。
【００６１】
この実験例Ｎｏ．５では、駆動電圧入力端子５間に三角波の最大２００Ｖの駆動電圧を印加しても、圧電素子１ａ，１ｂには分極方向と逆方向の電圧は最大６０Ｖ（表１では逆方向であるため−６０Ｖと表記）であって、分極劣化電圧７４Ｖ未満であるので、分極反転は生じない。この実験例Ｎｏ．５では、変位は最大６３１μｍであって、実験例Ｎｏ．４と比べても大きい値となった。これは圧電素子１ａ，１ｂに印加される分極方向と逆方向の電圧を分極劣化電圧の約８０％（６０／７４）まで高くし、圧電素子１ａ，１ｂの能力を有効に発揮させた結果である。
【００６２】
実験例Ｎｏ．６も本発明に係る回路の実験例である。コンデンサの静電容量Ｃ２を５．７ｎＦに設定すると、圧電素子に分極方向に逆方向に印加される電圧は駆動電圧の約４０．０％（５．７０／（８．５０＋５．７０））となる。
【００６３】
この実験例Ｎｏ．６では、駆動電圧入力端子５間に三角波の最大２００Ｖの駆動電圧を印加すると、圧電素子１ａ，１ｂに分極方向と逆方向に三角波の最大８０Ｖの電圧が印加されたために、分極劣化電圧の７４Ｖを超えてしまった。その結果、圧電素子１ａ，１ｂは分極反転し、圧電バイモルフ素子として機能の停止が生じた。このような分極反転が生じる駆動方法は本発明に係る圧電バイモルフの駆動回路の最良の実施の形態とはいえない。
【００６４】
しかし、圧電素子１ａ，１ｂに印加される分極方向と逆方向の電圧が分極劣化電圧Ｖｅｃを超えても、圧電バイモルフ素子としての機能が維持される場合があるので、このことについて説明する。
【００６５】
分極劣化電圧Ｖｅｃおよび抗電界Ｅｃを実験・算出する方法と合わせて記載する。分極劣化電圧Ｖｅｃ、抗電界Ｅｃを求める方法としては電界−歪み曲線から求める方法および電界−分極曲線から求める方法が一般的である。
【００６６】
前者は、分極方向とは逆の電界が印加されたときに、分極軸方向の収縮挙動が伸長挙動へと変化する電界をＥｃとする。後者は、分極の大きさが０となる電界をＥｃとしている。いずれの方法においても測定条件によってＥｃの値が変動する可能性があるので、その分極劣化電圧は実際に使用する条件（波形、周波数など）で測定した値であることが望ましい。
【００６７】
このように求められた分極劣化電圧以上の電圧が印加されると、圧電素子は分極反転を開始してしまう。ただし、分極反転が完全に終了しない程度の電圧または短時間であれば、本発明の効果を持続することが可能である。
【００６８】
さらに、駆動電源の誤動作などによって意図せず、圧電素子１ａ，１ｂに電界−歪み曲線から求めた分極劣化電圧を超える分極と逆方向の電圧が印加されても、それが単発で瞬間的な現象あれば、一旦、分極反転しても、その後に、この異常電圧とは逆符号（分極方向と同方向）で絶対値が分極劣化電圧以上の電圧が入力されたときに、再度、分極反転が生じて元の状態に回復し圧電バイモルフとして機能するようになる。
【００６９】
本発明の構成によれば、このような望ましくない状態においても、分極方向と逆方向にかかる電圧が順方向にかかる電圧よりも低くなるように設定されているので、元の正常な状態に戻ることが期待できる。
【００７０】
従来技術１では圧電素子１ａ，１ｂに分極方向と順方向に印加される電圧と逆方向に印加される電圧とが同程度であるので、上記の現象が起こることは期待しにくい。従来技術２では圧電素子１ａ，１ｂに分極方向と逆方向には全く電圧が印加されないので、上記の現象とは無関係である。
【００７１】
本発明では、圧電素子１に分極方向と順方向には駆動電圧をそのまま印加し、逆方向にはそれよりも低い電圧を印加するために、図１に示したように、整流ダイオード３ａ，３ｂとコンデンサ２ａ，２ｂとを並列接続した駆動入力回路２０を使用している。
【００７２】
また、本発明では、これらの整流ダイオード３ａ，３ｂとコンデンサ２ａ，２ｂとの並列接続を基本として種々の変形も含まれ、例えば、２個の並列もしくは直列に接続されたコンデンサを整流ダイオードに並列接続したり、抵抗器とコンデンサとを並列もしくは直列に接続して整流ダイオードに並列接続したり、またはコンデンサ、抵抗器もしくはこれらを組み合わせて整流ダイオードに並列接続することによって、逆方向時の駆動電圧を整流ダイオードの両端で分担させることができる。
【００７３】
さらに、これらの整流ダイオード３ａ，３ｂとコンデンサ２ａ，２ｂとを並列接続された駆動入力回路２０の代わりに、これらの部品以外の部品、例えば、ツェナダイオード、サイリスタ、制御極付きまたは制御極なしの非線形素子、これらの組み合わせなどによって、本発明に係る駆動入力回路２０と同等の作用効果を有する回路を形成することもできる。他方、本発明は単純な回路を形成して前述した作用効果を奏することができ、別の部品を組み合わせて形成された回路よりも、この点で優れている。
【００７４】
今回開示された実施の形態は、すべての点で例示であって制限的なものではなく、本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００７５】
以上に記載した本発明の効果は、すべてを同時に有している必要はなく、本発明の一つ以上の効果を有していればよい。
【産業上の利用可能性】
【００７６】
本発明は、従来の圧電バイモルフの駆動回路に比べて、多数の特有の効果を有していてコストアップすることなく、優れた生産性も有しているので、実用化が期待できる。
【図面の簡単な説明】
【００７７】
【図１】圧電バイモルフ素子１０および本発明に係る駆動入力回路２０を備えた圧電バイモルフ素子の駆動回路３０の回路図である。
【図２】図２（Ａ）ないし（Ｃ）は、それぞれ、本発明に係る駆動回路に外部から入力される駆動電圧の波形図および一方の圧電素子に印加される電圧および他方の圧電素子に印加される電圧の波形図である。
【図３】表１の実験例対比表の実験例Ｎｏ．４の実験で使用する圧電素子に印加される電圧の波形図である。
【図４】表１の実験例対比表の実験例Ｎｏ．５の実験で使用する圧電素子に印加される電圧の波形図である。
【図５】表１の実験例対比表の実験例Ｎｏ．６の実験で使用する圧電素子に印加される電圧の波形図である。
【図６】従来技術２の圧電バイモルフ駆動回路である。
【図７】表１の実験例対比表の実験例Ｎｏ．１の実験で使用する圧電素子に印加される電圧の波形図である。
【図８】従来技術２の圧電バイモルフ駆動回路である。
【図９】表１の実験例対比表の実験例Ｎｏ．３の実験で使用する圧電素子に印加される電圧の波形図である。
【符号の説明】
【００７８】
１０  圧電バイモルフ素子
２０  駆動入力回路
３０  圧電バイモルフ素子の駆動回路
１ａ，１ｂ  圧電素子
１ａ  一方の圧電素子
１ｂ  他方の圧電素子
２ａ，２ｂ  コンデンサ
２ａ  一方のコンデンサ
２ｂ  他方のコンデンサ
３ａ，３ｂ    整流ダイオード
３ａ  一方の整流ダイオード
３ｂ  他方の整流ダイオード
４ａ，４ｂ  表面側電極
４ｃ  中間電極
Ｐ    分極方向
５    駆動電圧入力端子
５ａ  共通接続端子
５ｃ  中間電極接続端子
Ｃ２  コンデンサ２ａ，２ｂの静電容量
Ｃ３  整流ダイオード３ａ，３ｂの逆電圧における端子間静電容量
Ｃｓ  圧電素子１ａ，１ｂの静電容量
Ｖｅｃ  分極劣化電圧。
【図１】
2005318725.tif 000004
【図２】
2005318725.tif 000005
【図３】
2005318725.tif 000006
【図４】
2005318725.tif 000007
【図５】
2005318725.tif 000008
【図６】
2005318725.tif 000009
【図７】
2005318725.tif 000010
【図８】
2005318725.tif 000011
【図９】
2005318725.tif 000012