(57)【要約】【課題】直交変調された信号に対して振幅制限をかける振幅変調装置及び振幅制限方法並びに送信装置に関し、簡単な構成で、送信波のピーク値を抑圧できる振幅変調装置及び振幅制限方法並びに送信装置を提供することを目的とする。【解決手段】  本発明は、直交変調された信号に対して振幅制限をかける振幅制限装置において、直交変調された信号のうち互いに直交するＩ成分及びＱ成分の振幅を各々所定の振幅に制限する第１の振幅制限手段（３１、３２）と、第１の振幅制限手段（３１、３２）で振幅制限されたＩ成分及びＱ成分の差に応じて、更に、Ｉ成分及びＱ成分を振幅制限する第２の振幅制限手段（３３〜４１）とを有することを特徴とする。【選択図】図１
2005354601.tif 000002
【特許請求の範囲】
【請求項１】
直交変調された信号に対して振幅制限をかける振幅制限装置において、
直交変調された信号のうち互いに直交するＩ成分及びＱ成分の振幅を各々所定の振幅に制限する第１の振幅制限手段と、
Ｉ成分及びＱ成分の差に応じてＩ成分及びＱ成分を振幅制限する第２の振幅制限手段とを有することを特徴とする振幅制限装置。
【請求項２】
前記第２の振幅制限手段は、前記Ｉ成分と前記Ｑ成分との差を算出する減算器と、
前記減算器の減算結果に制限値を加算する加算器と、
前記加算器の加算結果を二分の一する半減手段とを有することを特徴とする請求項１記載の振幅制限装置。
【請求項３】
直交変調された信号に対して振幅制限をかける振幅制限方法において、
前記直交変調手段で直交変調された信号のうち互いに直交するＩ成分及びＱ成分の振幅を各々所定の振幅に制限する第１の振幅制限手順と、
前記第１の振幅制限手段で振幅制限されたＩ成分及びＱ成分の差に応じて制限されたＩ成分及びＱ成分を決定する第２の振幅制限手順とを有することを特徴とする振幅制限方法。
【請求項４】
前記第２の振幅制限手順は、前記Ｉ成分と前記Ｑ成分との差を算出する減算手順と、
前記減算器の減算結果に制限値を加算する加算手順と、
前記加算器の加算結果を二分の一する半減手順とを有することを特徴とする請求項３記載の振幅制限方法。
【請求項５】
コンピュータに、
直交変調された信号のうち互いに直交するＩ成分及びＱ成分の振幅を各々所定の振幅に制限させる第１の振幅制限手順と、
前記第１の振幅制限手段で振幅制限されたＩ成分及びＱ成分の差に応じて制限されたＩ成分及びＱ成分を決定させる第２の振幅制限手順とを実行させることを特徴とするコンピュータに読み取り可能なプログラム。
【請求項６】
前記第２の振幅制限手順は、前記Ｉ成分と前記Ｑ成分との差を算出する減算手順と、
前記減算器の減算結果に制限値を加算する加算手順と、
前記加算器の加算結果を二分の一する半減手順とを有することを特徴とする請求項５記載のコンピュータに読み取り可能なプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は振幅変調装置及び振幅制限方法並びにコンピュータで読み取り可能なプログラムに係り、特に、直交変調された信号に対して振幅制限をかける振幅変調装置及び振幅制限方法並びにコンピュータで読み取り可能なプログラムに関する。
【背景技術】
【０００２】
直交変調を行う無線機などにおいては、送信波の平均電力とピーク電力との比が大きい場合には、パワーアンプへの入力信号レベルを低減させる必要がある。その結果、パワーアンプに広いダイナミックレンジが必要となる。パワーアンプは、そのダイナミックレンジが広く設定されることにより消費電力が大きくなる。このため、パワーアンプへの入力信号に振幅制限をかけてピーク電力を低減する必要があった。
【０００３】
図９は従来の制限方式の一例の動作説明図を示す。なお、図９において横軸は直交変調された信号のうちのＩ成分、縦軸は直交変調された信号のうちのＱ成分を示している。図９（Ａ）はＩ成分とＱ成分とを各々、所定の振幅ｍａｘで制限する場合、図９（Ｂ）は円形上に設定された境界で制限する場合の動作を示す図である。
【０００４】
図９（Ａ）に示す正方形状の振幅制限方法では、Ｉ成分とＱ成分とを各々、所定の振幅ｍａｘで制限する処理であるので、その演算の記述は、例えば、
ｉｆ（Ｉ＞ｍａｘ）Ｉ＝ｍａｘ
ｉｆ（Ｑ＞ｍａｘ）Ｑ＝ｍａｘ
で表せる。なお、ＩはＩ成分、ＱはＱ成分、ｍａｘは制限値を示す。この演算は、比較１回及び代入１回の演算処理で完了するため、高速、かつ、簡単なハードウェア構成で実現できる。
【０００５】
また、図９（Ｂ）に示す円形状の振幅制限方法では、円形状に振幅制限を行えるので、ピーク値を所定の制限値ｍａｘで一定に保持できる。このため、ピーク値が突出することがなく、ピーク値を効果的に抑圧できる。その演算の記述は、例えば、
ｉｆ（Ｉ＊Ｉ＋Ｑ＊Ｑ＞ｍａｘ）Ｉ＝ｍａｘ＊Ｉ／root（Ｉ＊Ｉ＋Ｑ＊Ｑ）
で表せる。この演算は、比較演算、代入に加えて乗算、除算、平行根計算が必要となる。
【０００６】
【特許文献１】特開２００３−１６８９３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかるに、図９（Ａ）に示すように正方形状の制限域を持たせた場合には、演算処理、あるいは、ハードウェアを簡単にできるものの、頂点Ｐ31の部分では、十分に振幅が抑制されていないので、ピーク値を十分に抑圧できなかった。
【０００８】
また、図９（Ｂ）に示すように円形状の制限域を持たせた場合には、ピーク値を効果的に抑圧できるものの、比較演算、代入に加えて乗算、除算、平行根計算が必要となるため、演算処理及びハードウェア構成が複雑となり、容易に実装できないなどの課題があった。
【０００９】
本発明は上記の点に鑑みてなされたもので、簡単な構成で、効果的にピーク値を抑圧できる振幅変調装置及び振幅制限方法並びにコンピュータで読み取り可能なプログラムを提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明は、直交変調された信号に対して振幅制限をかける振幅制限装置において、直交変調された信号のうち互いに直交するＩ成分及びＱ成分の振幅を各々所定の振幅に制限する第１の振幅制限手段（３１、３２）と、Ｉ成分及びＱ成分の差に応じて、Ｉ成分及びＱ成分を振幅制限する第２の振幅制限手段（３３〜４１）とを有することを特徴とする。
【００１１】
第２の振幅制限手段（３３〜４１）は、Ｉ成分と前記Ｑ成分との差を算出する減算器（３６）と、減算器（３６）の減算結果に制限値を加算する加算器（３４、３５）と、加算器（３４、３５）の加算結果を二分の一する半減手段（４０、４１）とを有することを特徴とする。
【００１２】
なお、上記参照符号はあくまでも参考であり、これによって、特許請求の範囲が制限さえるものではない。
【発明の効果】
【００１３】
本発明によれば、直交変調された信号のうち互いに直交するＩ成分及びＱ成分の振幅を各々所定の振幅に制限するとともに、Ｉ成分及びＱ成分の差に応じてＩ成分及びＱ成分を制限することにより、簡単な構成で、効果的にピーク値を抑圧できるなどの特長を有する。
【発明を実施するための最良の形態】
【００１４】
〔送信装置１〕
図１は本発明の一実施例のブロック構成図を示す。
【００１５】
本実施例の送信装置１は、信号源１１、ベースバンド部１２、Ｄ／Ａ（ディジタル／アナログ）変換部１３、無線部１４、送信アンプ１５、アンテナ１６から構成される。
【００１６】
信号源１１は、送信しようとする信号を送出する。信号源１１から送出された送信信号は、ベースバンド部１２に供給される。ベースバンド部１２は、信号源１１からの送信信号をディジタル変調することにより、互いに直交する信号成分を有するＩ信号及びＱ信号を生成する。
【００１７】
ベースバンド部１２で生成されたＩ信号及びＱ信号は、Ｄ／Ａ変換部１３に供給される。Ｄ／Ａ変換部１３は、ベースバンド部１２から供給されたＩ信号及びＱ信号を各々アナログ信号に変換する。
【００１８】
Ｄ／Ａ変換部１３で変換されたアナログ信号は、無線部１４に供給される。無線部１４は、Ｄ／Ａ変換部１３からのアナログ信号により搬送波を変調し、送信信号を生成する。無線部１４で生成された送信信号は、送信アンプ１５に供給される。
【００１９】
送信アンプ１５は、無線部１４からの送信信号を増幅する。送信アンプ１５で増幅された送信信号は、アンテナ１６から外部に放出される。
【００２０】
なお、ベースバンド部１２は、直交変調部２１及びピーク抑圧部２２から構成されている。
【００２１】
直交変調部２１は、信号源１１からの信号に応じて直交変調を行い、互いに直交する成分となるＩ信号及びＱ信号を出力する。直交変調部２１から出力されたＩ信号及びＱ信号は、ピーク抑圧部２２に供給される。
【００２２】
〔ピーク抑圧部２２〕
図２はピーク抑圧部２２のブロック構成図を示す。
【００２３】
ピーク抑圧部２２は、振幅制限部３１、３２、加算器３３、３４、３５、減算器３６、遅延器３７、３８、八角制限部３９、シフトレジスタ４０、４１から構成される。
【００２４】
直交変調部２１からのＩ信号は、振幅制限部３１に供給される。直交変調部２１からのＱ信号は、振幅制限部３２に供給される。
【００２５】
振幅制限部３１は、Ｉ信号の振幅を予め決められた所定の振幅で制限する。振幅制限部３２は、Ｑ信号の振幅を予め決められた所定の振幅で制限する。
【００２６】
なお、ここでは、振幅制限部３１の制限振幅と振幅制限部３２の制限振幅とは等しく設定されている。
【００２７】
〔振幅制限部３１〕
図３は振幅制限部３１のブロック構成図を示す。
【００２８】
振幅制限部３１は、比較器５１、制限値発生部５２、スイッチ部５３から構成されている。
【００２９】
比較器５１には、直交変調部２１からＩ信号が供給されるとともに、制限値発生部５２から制限値が供給される。比較器５１は、例えば、Ｉ信号が制限値発生部５２から供給される制限値より大きいときにはハイレベル、小さいときにはローレベルとなる信号を出力する。比較器５１の出力は、スイッチ部５３に供給される。
【００３０】
スイッチ部５３には、Ｉ信号及び制限値発生部５２から制限値が供給されており、比較器５１の出力に応じてＩ信号又は制限値発生部５２から制限値を選択的に出力する。スイッチ部５３は、Ｉ信号が制限値発生部５２で発生される制限値より大きいとき、すなわち、比較器５１の出力がハイレベルのときには、制限値発生部５２で発生される制限値を出力する。また、スイッチ部５３は、比較器５１の出力がローレベルのときには、Ｉ信号を出力する。
【００３１】
なお、振幅制限部３２は、図３に示す振幅制限部３１と同じ構成とされており、Ｑ信号が制限値より大きいときには制限値発生部５２で発生される制限値を出力し、Ｑ信号が制限値より小さいときにはＱ信号を出力する構成とされている。
【００３２】
振幅制限部３１の出力は、加算器３３及び減算器３６並びに遅延器３７に供給される。また、振幅制限部３２の出力は、加算器３３及び減算器３６並びに遅延器３８に供給される。
【００３３】
加算器３３は、振幅制限部３１の出力と振幅制限部３２の出力とを加算して、加算結果の絶対値を八角制限部３９に供給する。減算器３４は、振幅制限部３１の出力から振幅制限部３２の出力を減算して、減算結果の絶対値を八角制限部３９に供給する。また、上記加算結果では、演算結果の絶対値をとっているが、これに限定されるものではなく、必ずしも絶対値をとる必要はなく、適宜出力するようにすればよい。
【００３４】
遅延器３７は、振幅制限部３１の出力を遅延した後に八角制限部３９に供給する。遅延器３８は、振幅制限部３２の出力を遅延した後に八角制限部３９に供給する。
【００３５】
〔八角制限部３９〕
図４は八角制限部３９のブロック構成図を示す。
【００３６】
八角制限部３９は、比較器６１〜６４、制限値発生部６５、反転回路６５〜７０、制御回路７１、ＡＮＤゲート７２、スイッチ部７３〜８０から構成される。
【００３７】
加算器３３の出力（Ｉ＋Ｑ）は、比較器６１、６３、スイッチ部７３、７５に供給される。減算器３６の出力（Ｉ−Ｑ）は、比較器６２、６４、スイッチ部７３、反転回路６７に供給される。遅延器３７の出力Ｉdelayは、スイッチ部７７、７８に供給される。遅延器３８の出力Ｑdelayは、スイッチ部７９、８０に供給される。制限値発生部６５は、Ｉ成分及びＱ成分の制限値max2を発生する。制限値発生部６５で発生された制限値max2は、比較器６１、６４、反転回路６６、６８、６９、７０、スイッチ部７４、７６に供給される。
【００３８】
比較器６１には、加算器３３の出力（Ｉ＋Ｑ）と制限値発生部６５で発生された制限値max2とが供給されている。比較器６１は、Ｉ成分とＱ成分とで決定される座標が第１の領域Ａ１内にあるいは否かを判定するために
（Ｉ＋Ｑ）＞max2
というの比較を行っている。比較器６１は、加算器３３の出力（Ｉ＋Ｑ）が制限値max2より大きいときに出力をハイレベルとし、小さいときに出力をローレベルとする。
【００３９】
比較器６２には、減算器３６の出力（Ｉ−Ｑ）と反転回路６９の出力とが供給されている。反転回路６９には、制限値発生部６５で発生された制限値max2が供給されている。反転回路６９は、限値発生部６５で発生された制限値max2を反転した反転制限値−max2を出力する。比較器６２は、Ｉ成分とＱ成分とで決定される座標が第２の領域Ａ２内にあるいは否かを判定するために
（Ｉ−Ｑ）＞−max2
というの比較を行っている。比較器６２は、減算器３３の出力（Ｉ−Ｑ）が反転制限値−max2より大きいときに出力をハイレベルとし、小さいときに出力をローレベルとする。
【００４０】
比較器６３には、加算器３３の出力（Ｉ＋Ｑ）と反転回路７０の出力とが供給されている。反転回路７０には、制限値発生部６５で発生された制限値max2が供給されている。反転回路７０は、限値発生部６５で発生された制限値max2を反転した反転制限値−max2を出力する。比較器６３は、Ｉ成分とＱ成分とで決定される座標が第３の領域Ａ３内にあるいは否かを判定するために
（Ｉ＋Ｑ）＞−max2
というの比較を行っている。比較器６３は、加算器３３の出力（Ｉ＋Ｑ）が反転制限値−max2より大きいときに出力をハイレベルとし、小さいときに出力をローレベルとする。
【００４１】
比較器６４には、減算器３６の出力（Ｉ−Ｑ）と制限値発生部６５で発生された制限値max2とが供給されている。比較器６４は、Ｉ成分とＱ成分とで決定される座標が第４の領域Ａ４内にあるいは否かを判定するために
（Ｉ−Ｑ）＞max2
というの比較を行っている。比較器６４は、減算器３４の出力（Ｉ−Ｑ）が制限値max2より大きいときに出力をハイレベルとし、小さいときに出力をローレベルとする。
【００４２】
比較器６１〜６４の出力は、制御回路７１に供給される。制御回路７１は、比較器６１〜６４の出力に応じてスイッチ部７３〜８０をスイッチング制御する。
【００４３】
図５は制御回路７１のブロック構成図を示す。
【００４４】
制御回路７１は、反転回路９１〜９８、スイッチ部１０１〜１１６から構成される。
【００４５】
反転回路９１〜９３には、比較器６４の出力が供給される。反転回路９１は、比較器６４の出力を反転して出力する。反転回路９１の出力は、スイッチ部１０１に供給される。反転回路９２の出力は、スイッチ部１０２に供給される。反転回路９３の出力は、スイッチ部１０３に供給される。
【００４６】
反転回路９４〜９６には、比較器６２の出力が供給される。反転回路９４〜９６は、比較器６２の出力を反転して出力する。反転回路９４の出力は、スイッチ部１０９に供給される。反転回路９５の出力は、スイッチ部１１１に供給される。反転回路９６の出力は、スイッチ部１１２に供給される。
【００４７】
反転回路９７、９８には、比較器６１の出力が供給される。反転回路９７、９８は、比較回路６１の出力を反転して出力する。反転回路９７の出力は、スイッチ部１１４に供給される。反転回路９８の出力は、スイッチ部１１６に供給される。
【００４８】
スイッチ部１０１には、比較器６４の出力と反転回路９１の出力が供給される。スイッチ部１０１は、比較器６４の出力に応じて比較器６４の出力又は反転回路９１の出力を選択的に出力する。スイッチ部１０２には、比較器６４の出力と反転回路９１の出力が供給される。スイッチ部１０１は、比較器６４の出力に応じて比較器６４の出力又は反転回路９１の出力を選択的に出力する。スイッチ部１０３には、比較器６４の出力と反転回路９１の出力が供給される。スイッチ部１０１は、比較器６４の出力に応じて比較器６４の出力又は反転回路９１の出力を選択的に出力する。スイッチ部１０４には、比較器６４の出力が供給される。スイッチ部１０４は比較器６４の出力を出力する。
【００４９】
スイッチ部１０５には、スイッチ部１０１の出力及び比較器６３の出力が供給される。スイッチ部１０５は、比較器６３の出力に応じてスイッチ部１０１の出力又は比較器６３の出力を選択的に出力する。スイッチ部１０６には、スイッチ部１０２の出力及び比較器６３の出力が供給される。スイッチ部１０６は、比較器６３の出力に応じてスイッチ部１０２の出力又は比較器６３の出力を選択的に出力する。
【００５０】
スイッチ部１０７には、スイッチ部１０３の出力及び比較器６３の出力が供給される。スイッチ部１０７は、比較器６３の出力に応じてスイッチ部１０３の出力又は比較器６３の出力を選択的に出力する。スイッチ部１０８には、スイッチ部１０４の出力及び比較器６３の出力が供給される。スイッチ部１０８は、比較器６３の出力に応じてスイッチ部１０４の出力又は比較器６３の出力を選択的に出力する。
【００５１】
スイッチ部１０９には、スイッチ部１０５の出力及び比較器６２の出力が供給されている。スイッチ部１０９は、比較器６２の出力に応じてスイッチ部１０５の出力又は比較器６２の出力を選択的に出力する。スイッチ部１１０には、スイッチ部１０６の出力及び比較器６２の出力が供給されている。スイッチ部１１０は、比較器６２の出力に応じてスイッチ部１０６の出力又は比較器６２の出力を選択的に出力する。
【００５２】
スイッチ部１１１には、スイッチ部１０７の出力及び反転回路９５の出力が供給されている。スイッチ部１１１は、比較器６２の出力に応じてスイッチ部１０７の出力又は反転回路９５の出力を選択的に出力する。スイッチ部１１２には、スイッチ部１０８の出力及び反転回路９６の出力が供給されている。スイッチ部１１２は、比較器６２の出力に応じてスイッチ部１０８の出力又は反転回路９６の出力を選択的に出力する。
【００５３】
スイッチ部１１３には、スイッチ部１０９の出力及び比較器６１の出力が供給されている。スイッチ部１１３は、比較器６１の出力に応じてスイッチ部１０９の出力又は比較器６１の出力を選択的に出力する。スイッチ部１１４には、スイッチ部１１０の出力及び反転回路９７の出力が供給されている。スイッチ部１１４は、比較器６１の出力に応じてスイッチ部１１０の出力又は反転回路９７の出力を選択的に出力する。
【００５４】
スイッチ部１１５には、スイッチ部１１１の出力及び比較器６１の出力が供給されている。スイッチ部１１５は、比較器６１の出力に応じてスイッチ部１１１の出力又は比較器６１の出力を選択的に出力する。スイッチ部１１６には、スイッチ部１１２の出力及び反転回路９８の出力が供給されている。スイッチ部１１６は、比較器６１の出力に応じてスイッチ部１１２の出力又は反転回路９８の出力を選択的に出力する。
【００５５】
スイッチ部１１３の出力は、スイッチ部７３及びＡＮＤゲート７２に供給される。また、スイッチ部１１４の出力は、スイッチ部７４及びＡＮＤゲート７２に供給される。さらに、スイッチ部１１５の出力は、スイッチ部７５及びＡＮＤゲート７２に供給される。また、スイッチ部１１６の出力は、スイッチ部７６及びＡＮＤゲート７２に供給される。
【００５６】
ＡＮＤゲート７２は、スイッチ部１１３、１１４、１１５、１１６の出力のＡＮＤ論理を出力する。ＡＮＤゲート７２の出力は、スイッチ部７７〜８０に供給される。
【００５７】
スイッチ部７７には、スイッチ部７３の出力（Ｉ＋Ｑ）又は（Ｉ−Ｑ）、及び遅延器３７の出力Ｉdelayが供給されている。スイッチ部７７は、ＡＮＤゲート７２の出力がローレベルのときにはスイッチ部７３の出力（Ｉ＋Ｑ）又は（Ｉ−Ｑ）を選択し、ＡＮＤゲート７２の出力がハイレベルのときには遅延器３７の出力Ｉdelayを選択して出力する。
【００５８】
スイッチ部７８には、スイッチ部７４の出力max2又は−max2、及び加算器３３の出力（Ｉ＋Ｑ）が供給されている。スイッチ部７８は、ＡＮＤゲート７２の出力がローレベルのときにはスイッチ部７４の出力max2又は−max2を選択し、ＡＮＤゲート７２の出力がハイレベルのときには、遅延器３７の出力Ｉdelayの選択して、出力する。
【００５９】
スイッチ部７９には、スイッチ部７５の出力（Ｉ＋Ｑ）又は−（Ｉ−Ｑ）、及び遅延器３８の出力Ｑdelayが供給されている。スイッチ部７９は、ＡＮＤゲート７２の出力がローレベルのときにはスイッチ部７５の出力（Ｉ＋Ｑ）又は−（Ｉ−Ｑ）を選択し、ＡＮＤゲート７２の出力がハイレベルのときには遅延器３８の出力Ｑdelayを選択して、出力する。
【００６０】
スイッチ部８０には、スイッチ部７６の出力max2又は−max2、及び遅延器３８の出力Ｑdelayが供給されている。スイッチ部８０は、ＡＮＤゲート７２の出力がローレベルのときにはスイッチ部７６の出力max2又は−max2を選択し、ＡＮＤゲート７２の出力がハイレベルのときには遅延器３８の出力Ｑdelayを選択して、出力する。
【００６１】
スイッチ部７７の出力及びスイッチ部７８の出力は加算器３４に供給され、スイッチ部７９の出力及びスイッチ部８０の出力は加算器３５に供給される。
【００６２】
加算器３４は、スイッチ部７７の出力とスイッチ部７８の出力とを加算した結果を出力する。加算器３４の出力は、シフトレジスタ４０に供給される。シフトレジスタ４０は、加算器３４の加算結果を１ビットシフトすることにより、加算器３４の加算結果を２分の１にした結果を得る。シフトレジスタ４０の出力がＩ信号を八角形状の範囲に抑圧した出力となる。
【００６３】
加算器３５は、スイッチ部７９の出力とスイッチ部８０の出力とを加算した結果を出力する。加算器３５の出力は、シフトレジスタ４１に供給される。シフトレジスタ４１は、加算器３５の加算結果を１ビットシフトすることにより、加算器３５の加算結果を２分の１にした結果を得る。シフトレジスタ４１の出力がＱ信号を八角形状の範囲に抑圧した出力となる。
【００６４】
図６は制御回路７１による八角制限部３９の動作説明図を示す。
【００６５】
比較器６１の出力は、図６に示すようにＩ成分とＱ成分とで決定される点が第１領域Ａ１にあるとき、ローレベルに相当する真値となり、第２〜第４領域Ａ２〜Ａ４及び八角領域内にあるときにはハイレベルに相当する偽値となる。比較器６２の出力は、図６に示すようにＩ成分とＱ成分とで決定される点が第２領域Ａ２にあるとき、ローレベルに相当する真値となり、第３、第４領域Ａ３、Ａ４及び八角領域内にあるときにはハイレベルに相当する偽値となる。なお、第１領域Ａ１にあるときにはどちらの値もとりうる。
【００６６】
さらに、比較器６３の出力は、図６に示すようにＩ成分とＱ成分とで決定される点が第３領域Ａ３にあるとき、ローレベルに相当する真値となり、第４領域Ａ４及び八角領域内にあるときにはハイレベルに相当する偽値となる。なお、第１、第２領域Ａ１、Ａ２にあるときにはどちらの値もとりうる。比較器６４の出力は、図６に示すようにＩ成分とＱ成分とで決定される点が第４領域Ａ２にあるとき、ローレベルに相当する真値となり、八角領域内にあるときにはハイレベルに相当する偽値となる。なお、第１〜第３領域Ａ１〜Ａ３にあるときにはどちらの値もとりうる。
【００６７】
Ｉ成分とＱ成分とで決定される点が八角領域内になるときには、図４に示すスイッチ部７３〜７６は図４に実線で示すハイレベル側の信号を選択される。Ｉ成分とＱ成分とで決定される点が第１領域Ａ１内になるときには、図４に示すスイッチ部７３、７５は図４に破線で示すローレベル側の信号を選択し、スイッチ部７４、７６は図４に実線で示すハイレベル側の信号を選択する。
【００６８】
また、Ｉ成分とＱ成分とで決定される点が第２領域Ａ２内になるときには、図４に示すスイッチ部７３、７５、７６は図４に実線で示すハイレベル側の信号を選択し、スイッチ部７４は図４に破線で示すローレベル側の信号を選択する。Ｉ成分とＱ成分とで決定される点が第３領域Ａ３内になるときには、図４に示すスイッチ部７３〜７６はすべて図４に破線で示すローレベル側の信号を選択する。さらに、Ｉ成分とＱ成分とで決定される点が第４領域Ａ４内になるときには、図４に示すスイッチ部７３〜７４は図４に実線で示すハイレベル側の信号を選択し、スイッチ部７６は図４に破線で示すローレベル側の信号を選択する。
【００６９】
スイッチ部７３及び７４の切換により、「（Ｉ−Ｑ）」又は「（Ｉ＋Ｑ）」、及び、「max2」又は「‐max2」が選択され、加算器３４に供給される。スイッチ部７５及び７６の切換により、「（Ｉ＋Ｑ）」又は「−（Ｉ−Ｑ）」、及び、「max2」又は「‐max2」が選択され、加算器３５に供給される。
【００７０】
以上のように制御回路７１により八角制限部３９から４つの出力が選択出力される。八角制限部３９により選択された４出力は、加算器３４、３５に供給されて、八角制限のための最終的な信号処理が行われる。
【００７１】
最終的な信号処理により、
第１領域Ａ１では、Ｉ成分の信号Ｉは、Ｉ成分制限値Ｉclipped
Ｉclipped＝Ｉ−Ｑ＋max2
に制限され、Ｑ成分の信号Ｑは、Ｑ成分制限値Ｑclipped
Ｑclipped＝−（Ｉ−Ｑ）＋max2
に制限される。
【００７２】
また、第２領域Ａ２では、Ｉ成分の信号Ｉは、Ｉ成分制限値Ｉclipped
Ｉclipped＝Ｉ＋Ｑ−max2
に制限され、Ｑ成分の信号Ｑは、Ｑ成分制限値Ｑclipped
Ｑclipped＝Ｉ＋Ｑ＋max2
に制限される。
【００７３】
さらに、第３領域Ａ３では、Ｉ成分の信号Ｉは、Ｉ成分制限値Ｉclipped
Ｉclipped＝Ｉ−Ｑ−max2
に制限され、Ｑ成分の信号Ｑは、Ｑ成分制限値Ｑclipped
Ｑclipped＝−（Ｉ−Ｑ）−max2
に制限される。
【００７４】
また、第４領域Ａ４では、Ｉ成分の信号Ｉは、Ｉ成分制限値Ｉclipped
Ｉclipped＝Ｉ＋Ｑ＋max2
に制限され、Ｑ成分の信号Ｑは、Ｑ成分制限値Ｑclipped
Ｑclipped＝Ｉ＋Ｑ−max2
に制限される。
【００７５】
〔動作〕
図７はピーク抑圧部２２の動作説明図を示す。図７は横軸が直交変調された信号のうちのＩ成分、縦軸が直交変調された信号のうちのＱ成分を示している。
【００７６】
直交変調された信号は、図５に示すようにＩ成分とＱ成分とで決定される点によって表される。
【００７７】
本実施例のピーク抑圧部２２では、シンボルＰ１で表されるとなるような信号が直交変調部２１から供給されると、まず、振幅制限部３１、３２によってＩ成分及びＱ成分が制限される。シンボルＰ１は、Ｉ成分が制限部３１により制限される制限値Ｉ１より大きいので、Ｉ１に変位され、Ｑ成分は振幅制限部３２により制限される制限値Ｑ１より小さいので、制限されずに振幅制限部３２から出力される。
【００７８】
これによって、シンボルＰ１が図５に破線で示す線上のシンボルＰ２上に遷移する。
【００７９】
次に、加算器３３によりＩ成分とＱ成分とが加算されて八角制限部３９に供給される。また、減算器３６によりＩ成分からＱ成分が減算された信号が八角制限部３９に供給される。八角制限部３９は、シンボルＰ２を中心方向に向かって４５°方向に遷移させて八角形状に設定された制限域上のシンボルＰ３上に遷移させる。
【００８０】
八角制限部３９は、まず、加算器３３からの加算値及び減算器３６からの減算値に基づいて領域を検出し、信号を選択することにより各領域におけるシンボルＰ２からシンボルＰ３へ変位させるための信号処理を実施する。
【００８１】
次に八角制限部３９での信号処理について説明する。
【００８２】
〔八角制限範囲内〕
加算器３３の出力が制限値より小さく、かつ、減算器３６の出力が制限値より小さい場合には、図５にシンボルＰ４で示すように八角形状の制限域内に存在すると判断できる。このとき、比較器６１の出力及び比較器６２の出力がともにハイレベルとなる。比較器６１の出力及び比較器６２の出力がともにハイレベルとなると、ＡＮＤゲート６８の出力がハイレベルとなる。ＡＮＤゲート６８の出力がハイレベルとなることにより、図４に破線で示すようにスイッチ部７０〜７３が切り換えられ、スイッチ部７０〜７３から遅延器３７、３８の出力が出力される。
【００８３】
スイッチ部７０〜７３から遅延器３７、３８の出力が出力されると、遅延器３７の出力同士が加算器３４で加算されて、遅延器３８の出力同士が加算器３５で加算されて、遅延器３７の出力及び遅延器３８の出力は、共にその出力が二倍とされる。
【００８４】
加算器３４の出力は、シフトレジスタ４０により１ビットシフトされて、２分の１となる。これによって、シフトレジスタ４０からは遅延器３７の出力が出力されることになる。加算器３５の出力は、シフトレジスタ４１により１ビットシフトされて、２分の１となる。これによって、シフトレジスタ４１からは遅延器３８の出力が出力されることになる。このため、直交変調部２１から供給されたＩ信号、Ｑ信号がそのまま出力される。
【００８５】
〔八角制限範囲外〕
（第１領域Ａ１、第３領域Ａ３）
シンボルが、振幅制限３１、３２により振幅制限された後、図５に示す第１領域Ａ１及び第３領域Ａ３において、八角形状外にあるときには加算器３３の出力は制限値より大きくなり、減算器３６の出力は制限値より小さくなる。
【００８６】
加算器３３の出力が制限値より大きくなると、比較器６１の出力はローレベルとなる。また、減算器３６の出力が制限値より小さくなると、比較器６２の出力はハイレベルとなる。
【００８７】
比較器６１の出力がローレベルとなると、スイッチ部７２、７４ともに実線で示すように切り換えられ、制限値発生部６３で発生された制限値を出力する。また、比較器６２がハイレベルになると、スイッチ部７１は減算器３６の出力を出力し、スイッチ部７３は減算器３６の出力を反転して出力する反転回路６７の出力を出力する。
【００８８】
このとき、比較器６１の出力はローレベルであり、比較器６２の出力はハイレベルであるので、ＡＮＤゲート６８の出力はローレベルとなり、スイッチ部８１〜８４はスイッチ部７１〜７４の出力を出力するように切り換えられているため、加算器３４には減算器３６の出力と制限値とが供給され、加算器３５には、減算器３６の出力を反転した反転回路６７の出力と制限値とが供給される。
【００８９】
加算器３４は、減算器３６の出力と制限値とを加算する。加算器３４の出力はシフトレジスタ４０に供給され、２分の１される。
【００９０】
また、加算器３５は、減算器３６の出力を反転した反転回路６７の出力と制限値とを加算する。加算器３５の出力は、シフトレジスタ４１に供給され、２分の１される。
【００９１】
このとき、八角制限部３９、加算器３４、３５、シフトレジスタ４０、４１による処理を数式で表すと、
Ｉclipped＝（max2＋Ｉ−Ｑ）／２                      ・・・（１）
Ｑclipped＝（max2＋Ｑ−Ｉ）／２                      ・・・（２）
で表せる。このとき、max2は制限値、ＩはシンボルＰｉのＩ成分、ＱはシンボルＰｉのＱ成分、Ｉclippedはシフトレジスタ４０の出力、Ｑclippedはシフトレジスタ４１の出力を示す。
【００９２】
〔第２領域Ａ２、第４の領域Ａ４〕
シンボルが、振幅制限３１、３２により振幅制限された後、図５に示す第２領域Ａ２、第４の領域Ａ４において、八角形状外にあるときには加算器３３の出力は制限値より小さくなり、減算器３６の出力は制限値より大きくなる。
【００９３】
加算器３３の出力が制限値より小さくなると、比較器６１の出力はハイレベルとなる。また、減算器３６の出力が制限値より大きくなると、比較器６２の出力はローレベルとなる。
【００９４】
比較器６１の出力がハイレベルとなると、スイッチ部７２、７４ともに破線で示すように切り換えられ、制限値発生部６３で発生された制限値を反転する反転回路６４、６５の出力を出力する。また、比較器６２がローレベルになると、スイッチ部７１は加算器３３の出力を出力し、スイッチ部７３は加算器３３の出力を反転して出力する反転回路６６の出力を出力する。
【００９５】
このとき、比較器６１の出力はハイレベルであり、比較器６２の出力はローレベルであるので、ＡＮＤゲート６８の出力はローレベルとなり、スイッチ部８１〜８４はスイッチ部７１〜７４の出力を出力するように切り換えられているため、加算器３４には加算器３３の出力と反転回路６４から反転された制限値とが供給され、加算器３５には、加算器３３の出力を反転した反転回路６６の出力と反転回路６５から反転された制限値とが供給される。
【００９６】
加算器３４は、加算器３３の出力と反転された制限値とを加算する。加算器３４の出力はシフトレジスタ４０に供給され、２分の１される。
【００９７】
また、加算器３５は、加算器３３の出力と反転した反転回路６６の出力と反転された制限値とを加算する。加算器３５の出力は、シフトレジスタ４１に供給され、２分の１される。
【００９８】
このとき、八角制限部３９、加算器３４、３５、シフトレジスタ４０、４１による処理を数式で表すと、
Ｉclipped＝（max2−Ｉ＋Ｑ）／２                      ・・・（３）
Ｑclipped＝（max2−Ｑ＋Ｉ）／２                      ・・・（４）
で表せる。
【００９９】
〔効果〕
図８はピーク抑圧部２２の動作説明図を示す。図８は横軸が直交変調された信号のうちのＩ成分、縦軸が直交変調された信号のうちのＱ成分を示している。
【０１００】
四角形状の制限域でピーク値を制限する場合、図８に示すシンボルＰ11のように、その頂点でピーク値が制限されたときには、ピーク値が十分に制限できず、よって、消費電力が大きくなる。しかし、本実施例のように八角形状の制限域でピーク値を制限した場合には、シンボルＰ11はシンボルＰ12で制限され、そのピーク値を円形状の制限域でピーク値を制限した場合と同じに制限できる。また、八角形状の制限域でピーク値を制限した場合に、シンボルＰ21に示すようにその頂点でピーク値が制限されたとしても円形状の制限域でピーク値を制限したときから大きく異なることはなく、十分に振幅を制限できる。
【０１０１】
また、八角形状の制限域でピーク値を制限した場合には、図３、図４に示すように振幅制限回路、比較器、加算器、減算器、スイッチ、シフトレジスタだけで構成できるため、簡単な構成で実現できるまた、ソフトウェアで記述した場合でも簡単な処理で実現可能である。
【０１０２】
〔その他〕
なお、本実施例では、ハードウェアで構成したが、上記の信号処理をソフトウェアで記述して、実現することもできる。このとき、ソフトウェアによって記述した場合において、正方形で振幅制限した場合の計算時間を１．００とすると、八角形で振幅制限した場合の計算時間は５．２５となり、円形で振幅制限した場合の計算時間は６１３．５４となる。八角形で振幅制限した場合には、円形の約１１７分の１の計算時間で済む。
【０１０３】
また、上記ピーク抑圧方式は、特に、ＯＦＤＭ（ｏｒｔｈｏｇｏｎａｌ  ｆｒｅｑｕｅｎｃｙ  ｄｉｖｉｓｉｏｎ  ｍｕｌｔｉｐｌｅｘ）方式などの変調方式に適用して好適である。
【０１０４】
さらに、上記ピーク抑圧方式では、振幅制限部３１、３２による正方形状のピーク値抑圧を加算器３３〜３５、減算器３６、遅延器３７、３８、八角制限部３９、シフトレジスタ４０、４１による八角制限動作の前に行ったが、送信波の位相をできるだけ、保存するために振幅制限部３１、３２による正方形状のピーク値抑圧を八角制限動作の後に行うようにしてもよい。
【図面の簡単な説明】
【０１０５】
【図１】本発明の一実施例のブロック構成図である。
【図２】ピーク抑圧部２２のブロック構成図である。
【図３】振幅制限部３１のブロック構成図である。
【図４】八角制限部３９のブロック構成図である。
【図５】制御回路７１のブロック構成図である。
【図６】制御回路７１による八角制限部３９の動作説明図である。
【図７】ピーク抑圧部２２の動作説明図である。
【図８】ピーク抑圧部２２の動作説明図である。
【図９】従来の制限方式の一例の動作説明図である。
【符号の説明】
【０１０６】
１  送信装置
１１  信号源
１２  ベースバンド部
１３  Ｄ／Ａ変換部
１４  無線部
１５  送信アンプ
１６  アンテナ部
２１  直交変調部
２２  ピーク抑圧部
３１、３２  振幅制限部
３３、３４、３５  加算器
３６  減算器
３７、３８  遅延器
３９  八角制限部
４０、４１  シフトレジスタ
５１  比較器
５２  制限値発生部
５３  スイッチ部
６１、６２  比較器
６３  制限値発生部
６４〜６７  反転回路
６８  ＡＮＤゲート
７１  制御回路
７３〜８０  スイッチ部
【図１】
2005354601.tif 000003
【図２】
2005354601.tif 000004
【図３】
2005354601.tif 000005
【図４】
2005354601.tif 000006
【図５】
2005354601.tif 000007
【図６】
2005354601.tif 000008
【図７】
2005354601.tif 000009
【図８】
2005354601.tif 000010
【図９】
2005354601.tif 000011