(57)【要約】【課題】  起動時間を短くすることが可能なスイッチング電源装置を提供する。【解決手段】  スイッチング電源装置１は、スナバ回路３０、スナバ電圧検出回路４０、制御回路５０、トランスＴｒ、スイッチング素子Ｑ１を備えている。この装置１では、スナバ電圧検出回路４０がスナバ回路３０の抵抗素子Ｒ５の両端電圧を検出する。そして、制御回路５０は、スナバ電圧検出回路４０により検出された電圧に基づいて、スイッチング素子Ｑ１のスイッチングを断続的に行って、一次巻線Ｎｐに断続的に電圧を印可する。【選択図】      図１
2005354784.tif 000002
【特許請求の範囲】
【請求項１】
電源に接続された一次巻線と、
前記一次巻線に直列に接続されたスイッチング手段と、
前記一次巻線に対応して設けられた二次巻線と、
前記一次巻線に並列に接続され、前記スイッチング手段のターンオフ時に生じるサージを吸収するスナバ回路と、
前記スナバ回路のサージ吸収により生じる電圧を検出するスナバ電圧検出手段と、
前記スナバ電圧検出手段により検出された電圧に基づいて、前記スイッチング手段のスイッチングを断続的に行って、前記一次巻線に断続的に電圧を印可するスイッチング制御手段と、
を備えることを特徴とするスイッチング電源装置。
【請求項２】
前記スナバ回路は、コンデンサと、直列接続された２つの抵抗素子とを有し、前記コンデンサと前記２つの抵抗素子とが互いに並列接続され、
前記スナバ電圧検出手段は、前記スナバ回路の２つの抵抗素子のうち、一方の抵抗素子の両端の電圧を検出する
ことを特徴とする請求項１に記載のスイッチング電源装置。
【請求項３】
前記二次巻線からの出力電圧を平滑化する平滑回路と、
前記平滑回路を通じて出力された電圧を検出する出力電圧検出手段と、を更に備え、
前記スイッチング制御手段は、前記スナバ電圧検出手段及び前記出力電圧検出手段により検出された電圧に基づいて、前記スイッチング手段のスイッチングを断続的に行って、前記一次巻線に断続的に電圧を印可する
ことを特徴とする請求項１又は請求項２のいずれかに記載のスイッチング電源装置。
【請求項４】
前記スイッチング制御手段は、
前記スナバ電圧検出手段により検出された電圧に応じたパルス幅の第１パルス信号を出力する第１パルス信号出力手段と、
前記出力電圧検出手段により検出された電圧に応じたパルス幅の第２パルス信号を出力する第２パルス信号出力手段と、
前記第１パルス信号出力手段からの第１パルス信号、及び前記第２パルス信号出力手段からの第２パルス信号との論理和を出力する論理和演算回路と、を有し、
前記論理和演算回路からの出力に基づいて前記スイッチング手段のスイッチングを行う
ことを特徴とする請求項３に記載のスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源装置に関する。
【背景技術】
【０００２】
従来、例えば図５（ａ）に示すようなソフトスタート回路１００を備えたスイッチング電源装置が知られている。この装置では、まず、電源投入時に制御回路１１０が起動する。そして、図５（ａ）及び（ｂ）に示すように、コンパレータＩの反転入力端子に三角波１１１が入力される。また、電源投入時において出力電圧Ｖｏは０Ｖであるため、コンパレータＩの非反転入力端子には、出力電圧検出回路１２０からフィードバックライン１３０を通じて三角波１１１の上限レベルに相当するの電圧が供給される。
【０００３】
ところが、電源投入時においてソフトスタート回路１００のコンデンサＣは端子間電圧が低いため、トランジスタＱ２がオンすることとなる。これにより、コンデンサＣの充電が開始し、コンパレータＩの非反転入力端子に供給される電圧は、実際上三角波１１１の下限レベルとなる。故に、電源投入時におけるスイッチング素子Ｑ３のオン時間は極めて短くなる。
【０００４】
その後、時間経過と共に、トランジスタＱ２のベース電流によってコンデンサＣが充電され、トランジスタＱ２は次第にオフしていく。このため、コンパレータＩの非反転入力端子に供給される電圧は緩やかに上昇して、スイッチング素子Ｑ３のオン時間についてもゆっくりと長くなっていく。このようにして、従来のスイッチング電源装置は、ソフトスタートを実現するようにしている。また、ソフトスタート時間は抵抗ＲとコンデンサＣに依存するため、これらを変更等することでソフトスタート時間を適切に設定することができるようになっている（例えば特許文献１参照）。
【特許文献１】特開平８−３１７６３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、従来のスイッチング電源装置は、ソフトスタート時間が抵抗ＲとコンデンサＣに依存する構成となっていたため、これらの製品上のバラツキ及び温度特性から、スイッチング電源の入力電圧Ｖｉｎを考慮して、最悪条件においても構成素子の定格を超える電流とならないようにソフトスタート時間を長く設計する必要があった。故に、装置の起動時間が長くなり、短い起動時間を要求された場合には、対応が難しいという問題があった。
【０００６】
本発明はこのような従来の課題を解決するためになされたものであり、その目的とするところは、起動時間を短くすることが可能なスイッチング電源装置を提供することにある。
【課題を解決するための手段】
【０００７】
本発明のスイッチング電源装置は、電源に接続された一次巻線と、一次巻線に直接に接続されたスイッチング手段と、一次巻線に対応して設けられた二次巻線とを備えている。また、スイッチング電源装置は、一次巻線に並列に接続され、スイッチング手段のターンオフ時に生じるサージを吸収するスナバ回路を備えている。そして、スイッチング電源装置は、スナバ回路のサージ吸収により生じる電圧を検出し、検出した電圧に基づいて、スイッチング手段のスイッチングを断続的に行って、一次巻線に断続的に電圧を印可する構成となっている。
【発明の効果】
【０００８】
本発明によれば、スナバ電圧検出手段はスナバ回路のサージ吸収により生じる電圧を検出する。ここで、サージ吸収により生じる電圧は、一次巻線に加わる電流、すなわち入力電流が増大するほど、大きな値として検出される。故に、スナバ電圧検出手段により検出される電圧は入力電流を反映した値となる。
【０００９】
また、スイッチング制御手段は、スナバ電圧検出手段により検出された電圧に基づいて、スイッチング手段のスイッチングを断続的に行う。すなわち、スイッチング制御手段は、入力電流を反映してスイッチング手段の制御を行っているといえる。このため、入力電流を早期にスイッチング手段の定格電流まで高めて、起動時間を短くすることなどが可能となる。
【００１０】
さらに、本発明では、ソフトスタート時間が抵抗やコンデンサなどの素子に依存することとならず、製品上のバラツキや温度特性を考慮して、ソフトスタート時間を長くしてしまうことも生じ得ない。
【００１１】
従って、起動時間を短縮化を図ることができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の好適な実施形態を図面に基づいて説明する。なお、各図において、同一又は同様の要素には同一の符号を付して説明を省略する。また、以下の実施形態では、フライバック式のコンバータについて記述するものとする。
【００１３】
図１は、本発明の実施形態に係るスイッチング電源装置の回路構成図であり、（ａ）は全体構成を示し、（ｂ）は一部構成の変形例を示し、（ｃ）は一部構成の他の変形例を示している。
【００１４】
図１（ａ）に示すように、スイッチング電源装置１は、トランスＴｒとスイッチング素子（スイッチング手段）Ｑ１とを備え、これらが電源の両端子間に直列に接続されている。また、スイッチング電源装置１は、スイッチング素子Ｑ１のオン期間に一次巻線Ｎｐに励起エネルギを蓄積する。さらに、スイッチング電源装置１は、平滑回路１０を備え、スイッチング素子Ｑ１のオフ期間において一次巻線Ｎｐに対応して設けられた二次巻線Ｎｓからの出力電圧を平滑回路１０で平滑化し、負荷に電圧Ｖｏを出力する構成となっている。
【００１５】
詳細に平滑回路１０は、二次巻線Ｎｓに直列接続されるダイオードＤ１と、二次巻線Ｎｓに並列接続される平滑コンデンサＣ１とを有し、スイッチング素子Ｑ１のオフ期間において励起エネルギをダイオードＤ１を介して取りだし、平滑コンデンサＣ１で平滑化する構成となっている。
【００１６】
また、スイッチング電源装置１は、平滑回路１０を通じて出力された電圧を検出する出力電圧検出回路（出力電圧検出手段）２０を具備している。この出力電圧検出回路２０は、負荷と並列に接続され、シャントレギュレータ２１、フォトカプラＰＨ１及び４つの抵抗Ｒ１〜Ｒ４を備えている。このうち、２つの抵抗Ｒ１，Ｒ２は、出力電圧検出回路２０の高電位側入力端子２０ａと低電位側入力端子２０ｂとの間に直列接続されている。また、２つの抵抗Ｒ１，Ｒ２の接続点には、シャントレギュレータ２１のリファレンスが接続されている。
【００１７】
このシャントレギュレータ２１は、フォトカプラＰＨ１の発光部である発光ダイオードと共に、２つの抵抗Ｒ１，Ｒ２と並列接続されている。すなわち、シャントレギュレータ２１のアノードは出力電圧検出回路２０の低電位側入力端子２０ｂに接続され、シャントレギュレータ２１のカソードは発光ダイオードのカソード端に接続されている。発光ダイオードのアノードは、抵抗Ｒ３を介して出力電圧検出回路２０の高電位側入力端子２０ａに接続されている。
【００１８】
フォトカプラＰＨ１の受光部であるフォトトランジスタは、コレクタが電源に接続され、エミッタが出力電圧検出回路２０の出力端子２０ｃに接続されている。また、出力電圧検出回路２０の出力端子２０ｃには抵抗Ｒ４の一端が接続され、抵抗Ｒ４の他端は接地されている。
【００１９】
さらに、スイッチング電源装置１は、一次巻線Ｎｐに並列接続されるスナバ回路３０、スナバ回路３０に接続されるスナバ電圧検出回路（スナバ電圧検出手段）４０、スナバ電圧検出回路４０に接続される制御回路（スイッチング制御手段）５０を備え、制御回路５０によりスイッチング素子Ｑ１のスイッチングを断続的に行う構成となっている。
【００２０】
スナバ回路３０は、スイッチング素子Ｑ１のターンオフ時に生じるサージを吸収するものであって、ダイオードＤ２、コンデンサＣ２、及び抵抗Ｒ５を備えている。ダイオードＤ２は、一次巻線Ｎｐとスイッチング素子Ｑ１のドレイン端子との接続点に、アノードが接続されている。また、コンデンサＣ２と抵抗Ｒ５とは互いに並列接続されており、ダイオードＤ２のカソードはコンデンサＣ２と抵抗Ｒ５との一端側に接続されている。一方、コンデンサＣ２と抵抗Ｒ２との他端側はそれぞれ電源の入力端子に接続されている。
【００２１】
スナバ電圧検出回路４０は、スナバ回路３０のサージ吸収により生じる電圧、すなわち抵抗Ｒ５の両端電圧を検出するものであって、差動アンプ回路４１とフィルタ回路４２とからなっている。
【００２２】
差動アンプ回路４１は、差動アンプ４１ａと４つの抵抗Ｒ６〜Ｒ９とを有し、差動アンプ４１ａの反転入力端子は電源の入力端子と抵抗Ｒ５との接続点に接続され、非反転入力端子は抵抗Ｒ５とダイオードＤ２との接続点に接続される構成となっている。また、反転及び非反転入力端子から各接続点までには、それぞれ抵抗Ｒ６，Ｒ７が介在されている。さらに、非反転入力端子と抵抗Ｒ７との間には抵抗Ｒ８の一端が接続され、この抵抗Ｒ８の他端側は接地されている。また、差動アンプ４１ａの出力は抵抗Ｒ９を介して反転入力端子に接続されるようになっている。さらには、差動アンプ４１ａの出力は、フィルタ回路４２に接続されている。
【００２３】
フィルタ回路４２は、抵抗Ｒ１０とコンデンサＣ３とからなり、上記の差動アンプ４１ａの出力端は抵抗Ｒ１０の一端に接続されている。また、抵抗Ｒ１０の他端は制御回路５０に接続されている。さらに、抵抗Ｒ１０の他端側と制御回路５０との接続点には、コンデンサＣ３の一端が接続され、このコンデンサＣ３の他端は接地されている。
【００２４】
制御回路５０は、スナバ電圧検出回路４０及び出力電圧検出回路２０により検出された電圧に基づいて、スイッチング素子Ｑ１のスイッチングを行って、一次巻線Ｎｐに断続的に電圧を印加するものである。この制御回路５０は、第１コンパレータ（第１パルス信号出力手段）Ｉ１と、第２コンパレータ（第２パルス信号出力手段）Ｉ２と、アンド回路（論理和演算回路）Ｉ３とからなっている。
【００２５】
第１コンパレータＩ１は、スナバ電圧検出回路４０により検出された電圧に応じたパルス幅の第１パルス信号を出力するものである。具体的に、第１コンパレータＩ１は、非反転入力端子に三角波５１が入力され、反転入力端子にスナバ電圧検出回路４０にて検出された電圧が入力される構成となっている。また、第１コンパレータＩ１は、これら入力信号の比較結果に応じた信号を第１パルス信号として出力する構成となっている。
【００２６】
一方、第２コンパレータＩ２は、出力電圧検出回路２０により検出された電圧に応じたパルス幅の第２パルス信号を出力するものである。具体的に、第２コンパレータＩ２は、非反転入力端子に三角波５１が入力され、反転入力端子に出力電圧検出回路２０にて検出された電圧が入力される構成となっている。また、第２コンパレータＩ２は、これら入力信号の比較結果に応じた信号を第２パルス信号として出力する構成となっている。
【００２７】
また、アンド回路Ｉ３は、第１コンパレータＩ１からの第１パルス信号と、第２コンパレータＩ２からの第２パルス信号との論理和を出力するものであって、出力信号をスイッチング素子Ｑ１のゲート端子に入力する構成となっている。このため、制御回路５０は、アンド回路Ｉ３からの出力に基づいてスイッチング素子Ｑ１のスイッチングを行うこととなる。
【００２８】
ここで、上記したスナバ回路３０は、図１（ｂ）に示すように構成されてもよい。すなわち、１つの抵抗素子Ｒ５に代えて、２つの抵抗Ｒａ，Ｒｂを並列接続し、このうちの一方の抵抗Ｒａの両端電圧を差動アンプ回路４１に入力させるようにしてもよい。これにより、差動アンプ回路４１の動作電圧範囲及び差動増幅特性改善を図ることができる。
【００２９】
また、図１（ｃ）のように、１つの抵抗素子Ｒ５に代えて、２つの抵抗Ｒａ，Ｒｂを直列接続し、このうちの一方の抵抗Ｒａの両端電圧を差動アンプ回路４１に入力させるようにしてもよい。この場合、差動アンプ回路４１の動作電圧範囲及び差動増幅特性改善を図ることができると共に、製造コストの上昇を抑えることができる。
【００３０】
次に、スイッチング電源装置１の動作を図２及び図３を参照して説明する。図２は、第１及び第２コンパレータＩ１，Ｉ２の入出力、アンド回路Ｉ３の出力、入力電流Ｉｉｎ、及び出力電圧Ｖｏを示すタイミングチャートである。また、図３は、スナバ回路３０、及びスナバ電圧検出回路４０の動作を示す説明図である。
【００３１】
まず、電源がオンされると、図２の時刻０〜ｔ１に示すように、第１及び第２コンパレータＩ１，Ｉ２には非反転入力端子から三角波５１が入力される。また、装置起動直後において、出力電圧Ｖｏは０Ｖであるため、シャントレギュレータ２１はオフとなり、フォトカプラＰＨ１もオフとなる。このため、装置起動直後、出力電圧検出回路２０により検出される出力電圧ＶｏはＬレベルとなり、Ｌレベルの信号が第２コンパレータＩ２の反転入力端子に入力される。なお、スナバ電圧検出回路４０により検出されるスナバ電圧についてもＬレベルとなるが、理由は図３を参照して後述する。
【００３２】
このように、第１及び第２コンパレータＩ１，Ｉ２に信号が入力されるため、第１及び第２コンパレータＩ１，Ｉ２は、Ｈレベルが長い期間継続する第１及び第２パルス信号を出力することとなる。そして、アンド回路Ｉ３も同様にＨレベルが長い期間継続する信号を出力し、スイッチング素子Ｑ１のオン時間も長くなる。故に、入力電流Ｉｉｎは早期に上昇していくこととなる。
【００３３】
この際、スイッチング素子Ｑ１はオンオフされ、スイッチング素子Ｑ１がターンオフするときには、サージ電圧が発生することとなる。すなわち、図３に示すように、スイッチング素子Ｑ１のターンオフ時には、直流入力電圧Ｖｉｎにサージ電圧Ｖｓが重畳される。このサージ電圧Ｖｓは、入力電流Ｉｉｎの増加とともに増大する。そして、重畳電圧がスイッチング素子Ｑ１の定格を超えた場合、スイッチング素子Ｑ１は破壊されてしまう。
【００３４】
このため、スナバ回路３０は、重畳電圧によるスイッチング素子Ｑ１の破壊を防止するように作用する。すなわち、スイッチング素子Ｑ１がターンオフしたときに、スナバ回路３０は、サージエネルギーをダイオードＤ２を通じてコンデンサＣ２に移行させ、抵抗Ｒ５によって消費させることによりサージ電圧を抑える。
【００３５】
また、スナバ電圧検出回路４０は、サージ吸収により生じる電圧、すなわち抵抗Ｒ５の両端電圧を検出する。ここで、サージ電圧Ｖｓは入力電流Ｉｉｎの増加とともに増大するため、抵抗Ｒ５の両端電圧についても同様に入力電流Ｉｉｎの増加と共に増大する。従って、スナバ電圧検出回路４０は、入力電流Ｉｉｎに応じた電圧Ｖｄｃを出力することとなる。なお、図２の時刻０〜ｔ１においては、装置起動直後であるため入力電流Ｉｉｎがゼロであるか又は入力電流Ｉｉｎが小さいため、サージ電圧Ｖｓが入力電圧Ｖｉｎに殆ど重畳せず、第１コンパレータＩ１の反転入力端子にはＬレベルとなっている。
【００３６】
次に、時刻ｔ１〜ｔ２では上記電圧Ｖｄｃが第１コンパレータＩ１の反転入力端子に供給されることにより、電圧値が次第に上昇してＨレベルとなっていく。これにより、第１コンパレータＩ１の出力はＨレベルの期間が短くなり、アンド回路Ｉ３の出力もＨレベルが短くなる。そして、スイッチング素子Ｑ１のオン時間についても短くなって、入力電流Ｉｉｎが抑制されることとなる。すなわち、スイッチング素子Ｑ１の定格電流を超えないように制限されることとなる。
【００３７】
次に、平滑回路１０の平滑コンデンサＣ１が二次巻線Ｎｓからの出力電圧により充電されていくと、負荷に加わる出力電圧Ｖｏが次第に上昇する。このとき、出力電圧検出回路２０は、次第に上昇する出力電圧を検出するため、第２コンパレータＩ２の反転入力端子に入力される電圧値についても次第に上昇していくこととなる。
【００３８】
そして、図２に示す時刻ｔ２において出力電圧Ｖｏは規定電圧に達し、スイッチング電源装置１の起動が完了する。このとき、第２コンパレータＩ２の反転入力端子に入力される電圧はＨレベルとなっており、一層スイッチング素子Ｑ１のオン時間が制限されると共に、出力電圧Ｖｏは規定電圧を保つこととなる。
【００３９】
次に、図４を参照して、さらに本実施形態に係るスイッチング電源装置１について説明する。図４は、実施形態と従来技術との起動時間差を示す説明図である。この図において、（ａ）は従来のソフトスタート回路及び本実施形態のスナバ電圧検出回路４０と、時刻との相関関係を示している。また、（ｂ）は入力電流Ｉｉｎと時刻との相関関係を示し、（ｃ）は出力電圧Ｖｏと時刻との相関関係を示している。さらに、図４においては、従来技術（図５）のコンパレータＩの反転及び非反転入力端子の接続を逆にしたものとして説明する。
【００４０】
まず、図４（ａ）において、従来技術のソフトスタート回路の出力電圧は、抵抗ＲとコンデンサＣに依存し、コンデンサＣの充電にあわせて次第に減少していく傾向にある。また、ソフトスタート回路の出力電圧の値が次第に減少していくと、スイッチング素子Ｑ１のオン時間が次第に長くなっていく。このことから、図４（ｂ）に示すように、入力電流は、次第に増加することとなり、時刻ｔ２〜ｔ３の期間においてピークに達することとなる。なお、ピークに達する時刻を早めることは可能であるが、抵抗ＲやコンデンサＣの製品上のバラツキ及び温度特性から、最悪条件においても構成素子の定格を超える電流とならないようにする必要があり、困難である。
【００４１】
これに対し、スナバ電圧検出回路４０は検出した電圧Ｖｄｃを出力する。ここで、電圧Ｖｄｃは、図２を参照して説明したように、早期にＨレベルに達する（図４（ａ））。また、電圧Ｖｄｃは早期にＨレベルに達するため、スイッチング素子Ｑ１のオン時間を早期に長くすることとなる。これにより、図４（ｂ）に示すように、入力電流Ｉｉｎの立ち上がりも早くできる。ここで、入力電流Ｉｉｎが定格を超えてしまうことが懸念されるが、もともと電圧Ｖｄｃは入力電流Ｉｉｎを反映したものである。このため、入力電流Ｉｉｎを反映した値に基づいて入力電流Ｉｉｎを制限することとなり、入力電流Ｉｉｎの適切な制御を行いやすいこととなる。
【００４２】
この結果、図４（ｃ）に示すように、出力電圧Ｖｏが規定電圧に達するまでの時間が相違することとなる。すなわち、本実施形態では時刻ｔ２において起動を完了させるのに対し、従来技術では時刻ｔ２よりも遅い時刻ｔ３において起動を完了させることとなる。より詳しくは、本実施形態では、スイッチング素子Ｑ１のオン時間を早期に長くすることができ、入力電流Ｉｉｎの立ち上がりも早くできる。このため、平滑コンデンサＣ１の充電も早期に行え、平滑コンデンサＣ１の蓄積電荷により定まる出力電圧Ｖｏについても早期に規定電圧まで上昇させることができることとなる。
【００４３】
このようにして、本実施形態に係るスイッチング電源装置１によれば、スナバ電圧検出回路４０はスナバ回路３０のサージ吸収により生じる電圧を検出する。ここで、サージ吸収により生じる電圧Ｖｄｃは、一次巻線に加わる電流、すなわち入力電流Ｉｉｎが増大するほど、大きな値として検出される。故に、スナバ電圧検出回路４０により検出される電圧Ｖｄｃは入力電流Ｉｉｎを反映した値となる。
【００４４】
また、制御回路５０は、スナバ電圧検出回路４０により検出された電圧Ｖｄｃに基づいて、スイッチング素子Ｑ１のスイッチングを断続的に行う。すなわち、制御回路５０は、入力電流Ｉｉｎを反映してスイッチング素子Ｑ１の制御を行っているといえる。このため、入力電流Ｉｉｎを早期にスイッチング素子Ｑ１の定格電流まで高めて、起動時間を短くすることなどが可能となる。
【００４５】
特に、本実施形態では、ソフトスタート時間が抵抗ＲやコンデンサＣなどの素子に依存することとならず、製品上のバラツキや温度特性を考慮して、ソフトスタート時間を長くしてしまうことも生じ得ない。
【００４６】
従って、起動時間を短縮化を図ることができる。
【００４７】
また、スナバ回路３０は、コンデンサＣ２と、直列接続された２つの抵抗素子Ｒａ，Ｒｂとを有し、コンデンサＣ２と２つの抵抗素子Ｒａ，Ｒｂとが互いに並列接続され、スナバ電圧検出回路４０は、スナバ回路３０の２つの抵抗素子Ｒａ，Ｒｂのうち、一方の抵抗素子Ｒａの両端の電圧を検出する。このため、上記と同様に起動時間を短縮化を図ることができるうえに、スナバ電圧検出回路４０に差動アンプ回路４１を用いた場合、その動作電圧範囲及び差動増幅特性改善を図ることができると共に、製造コストの上昇を抑えることができる。
【００４８】
以上、実施形態に基づき本発明を説明したが、本発明は上記実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲で、変更を加えてもよい。例えば、本実施形態では、フライバック式のコンバータについて記述したが、これに限らず、フォワード型などの他タイプのコンバータであってもよい。
【図面の簡単な説明】
【００４９】
【図１】本発明の実施形態に係るスイッチング電源装置の回路の構成図であり、（ａ）は全体構成を示し、（ｂ）は一部変形構成を示し、（ｃ）は変形構成部分の対応例を示している。
【図２】第１及び第２コンパレータＩ１，Ｉ２の入出力、アンド回路Ｉ３の出力、入力電流Ｉｉｎ、及び出力電圧Ｖｏを示すタイミングチャートである。
【図３】スナバ回路３０、及びスナバ電圧検出回路４０の動作を示す説明図である。
【図４】実施形態と従来技術との起動時間差を示す説明図であり、（ａ）は従来のソフトスタート回路及び本実施形態のスナバ電圧検出回路４０と、時刻との相関関係を示し、（ｂ）は入力電流Ｉｉｎと時刻との相関関係を示し、（ｃ）は出力電圧Ｖｏと時刻との相関関係を示している。
【図５】従来技術に係るスイッチング電源装置の説明図であり、（ａ）は構成を示し、（ｂ）はそのタイミングチャートを示している。
【符号の説明】
【００５０】
１…スイッチング電源装置
１０…平滑回路
２０…出力電圧検出回路（出力電圧検出手段）
３０…スナバ回路
４０…スナバ電圧検出回路（スナバ電圧検出手段）
５０…制御回路（スイッチング制御手段）
Ｃ２…コンデンサ
Ｉ１…第１コンパレータ（第１パルス信号出力手段）
Ｉ２…第２コンパレータ（第２パルス信号出力手段）
Ｉ３…アンド回路（論理和演算回路）
Ｎｐ…一次巻線
Ｎｓ…二次巻線
Ｑ１…スイッチング素子（スイッチング手段）
Ｒ５，Ｒａ…抵抗素子
【図１】
2005354784.tif 000003
【図２】
2005354784.tif 000004
【図３】
2005354784.tif 000005
【図４】
2005354784.tif 000006
【図５】
2005354784.tif 000007