(57)【要約】【課題】 ドライバＩＣの出力ピンから各端子ピンに出力されるそれぞれの駆動電流値が適正か否かを効率的に検査することができる有機ＥＬ駆動回路あるいはこの駆動回路の駆動電流の適否検査方法を提供することにある。【解決手段】  この発明は、出力ピン対応に設けられた多数のスイッチ回路を介して第１のアナログ電流あるいはこの第１のアナログ電流を出力段電流源を介して駆動電流を得て、得た電流の電流値を有機ＥＬ駆動回路の内部のコンパレータでそれに対応する基準となる第２のアナログ電流の電流値（比較基準電流値）あるいはこの第２のアナログ電流を出力段電流源に相当する電流源を介して得られる電流の電流値（比較基準電流値）と比較してその結果をこの有機ＥＬ駆動回路の外部に出力するものであり、多数のスイッチ回路の１つを順次制御回路によってＯＮにすることで、出力ピン対応に順次駆動電流を得て、これらの駆動電流の電流値についての比較結果を有機ＥＬ駆動回路から連続的に得るものである。【選択図】    図１
2005062836.tif 000002
【特許請求の範囲】
【請求項１】
有機ＥＬパネルを電流駆動するための駆動電流を前記有機ＥＬパネルの多数の端子ピンに対応するそれぞれの出力ピンに発生する有機ＥＬ駆動回路において、
前記出力ピン対応にそれぞれ設けられ表示データをＤ／Ａ変換して第１のアナログ電流を生成する多数の第１のＤ／Ａ変換回路と、
前記出力ピン対応にそれぞれ設けられそれぞれの前記第１のアナログ電流を直接あるいはこの第１のアナログ電流を前記出力ピン対応にそれぞれ設けられた出力段電流源を介した前記駆動電流としてそれぞれ受ける多数のスイッチ回路と、
前記第１のＤ／Ａ変換回路のＬＳＢに対してさらにこれより高い分解能のＬＳＢを有し、前記表示データに対応するＤ／Ａ変換データをＤ／Ａ変換して比較基準となる第２のアナログ電流を発生する第２のＤ／Ａ変換回路と、
前記スイッチ回路を介して得られる前記第１のアナログ電流の電流値あるいは前記駆動電流の電流値と、前記第２のアナログ電流の電流値あるいはこの第２のアナログ電流を前記出力段電流源と同様な電流源を介して得られる電流値とを比較するコンパレータと、
多数の前記スイッチ回路の１つを順次ＯＮにする制御回路とを備え、
前記コンパレータの比較結果をこの有機ＥＬ駆動回路の外部に出力する有機ＥＬ駆動回路。
【請求項２】
前記Ｄ／Ａ変換データは、前記表示データ、前記表示データの値と同じ値のデータおよびこれらのデータに下位ビットを加えたデータのいずれかであり、前記表示データに対応するデータが前記表示データあるいは前記表示データの値と同じ値のデータのときには、前記第２のアナログ電流は、前記第１のＤ／Ａ変換回路のＬＳＢに対応する変換電流値よりも小さい電流値分だけ前記第１のアナログ電流よりも大きいか小さいかのいずれかであり、前記比較結果は、ＨＩＧＨレベルあるいはＬＯＷレベルとして発生する請求項１記載の有機ＥＬ駆動回路。
【請求項３】
前記制御回路は、多数の前記スイッチ回路の１つを順次ＯＮにする切換回路を有し、前記第２のアナログ電流は、各前記第１のＤ／Ａ変換回路により変換される電流の電流値に対して前および後の電流値を採り、前記コンパレータは、前記第１のＤ／Ａ変換回路により変換される電流の電流値に対して前記第２のアナログ電流の前記前および後の電流値をそれぞれ基準とする２回の比較をする請求項２記載の有機ＥＬ駆動回路。
【請求項４】
前記第２のアナログ電流の前記前の電流値は、前記第１のアナログ電流値より小さいものであり、前記第２のアナログ電流の前記後の電流値は、前記第１のアナログ電流値より大きいものである請求項３記載の有機ＥＬ駆動回路。
【請求項５】
前記多数のスイッチ回路は、有機ＥＬ素子の電荷をリセットするリセットスイッチあるいは黒レベルの書込みのためのプリチャージスイッチであり、前記第２のＤ／Ａ変換回路は、各前記第１のＤ／Ａ変換回路より１ビット多い変換回路であって、これのＬＳＢが“１”に設定され、このＬＳＢより上の桁に前記表示データあるいは前記表示データの値と同じ値のデータの前記Ｄ／Ａ変換ータが設定される請求項４記載の有機ＥＬ駆動回路。
【請求項６】
各前記第１のＤ／Ａ変換回路の変換と前記第２のＤ／Ａ変換回路の変換は、クロックに同期して行われ、前記第２のＤ／Ａ変換回路に与えられる前記Ｄ／Ａ変換データは、前記１クロックの周期の途中において増加あるいは減少されることで前記２回の比較が行われる請求項５記載の有機ＥＬ駆動回路。
【請求項７】
前記第２のＤ／Ａ変換回路に与えられる前記Ｄ／Ａ変換データは、前記第１のアナログ電流から前記１クロックの１／２の周期ずれたタイミングで前記第１のＤ／Ａ変換回路の１ＬＳＢ分の電流値が増加あるいは減少される請求項６記載の有機ＥＬ駆動回路。
【請求項８】
前記切換回路は、シフトレジスタであり、このシフトレジスタの各段の出力がそれぞれ前記多数のスイッチ回路のそれぞれに送出され、前記１クロックの１／２の周期ずれたタイミングの生成は、前記クロックを反転したクロックに応じて行われる請求項７記載の有機ＥＬ駆動回路。
【請求項９】
前記第１および第２のＤ／Ａ変換回路に対応してそれぞれレジスタが設けられ、前記表示データがそれぞれのレジスタに設定される請求項８記載の有機ＥＬ駆動回路。
【請求項１０】
各前記レジスタの前記表示データの設定は、前記レジスタを“０”あるいはオールビット“１”にリセットすることにより行われ、前記レジスタの前記Ｄ／Ａ変換データが“０”から最大値まで前記クロックに応じて順次インクリメントされあるいは前記クロックに応じて順次オールビット“１から“０”まで順次ディクリメントされる請求項９記載の有機ＥＬ駆動回路。
【請求項１１】
前記第２のＤ／Ａ変換回路は、前記第１のＤ／Ａ変換回路のＬＳＢに対応する分解能の第３のＤ／Ａ変換回路と前記第１のＤ／Ａ変換回路のＬＳＢの分解能に対応する変換電流よりも小さな電流を発生する電流源とを有し、前記第１のＤ／Ａ変換回路により変換される前記表示データと同じ値のデータの前記Ｄ／Ａ変換データを前記第３のＤ／Ａ変換回路により変換して得られた電流と前記電流源の電流とを加算して前記第２のアナログ電流を前記第２のＤ／Ａ変換回路が発生する請求項１記載の有機ＥＬ駆動回路。
【請求項１２】
有機ＥＬパネルを電流駆動するための駆動電流を前記有機ＥＬパネルの多数の端子ピンに対応するそれぞれの出力ピンに発生するＩＣ化された有機ＥＬ駆動回路の前記駆動電流の適否検査方法において、
前記有機ＥＬ駆動回路は、
前記出力ピン対応にそれぞれ設けられ表示データをＤ／Ａ変換して第１のアナログ電流を生成する多数の第１のＤ／Ａ変換回路と、
前記出力ピン対応にそれぞれ設けられそれぞれの前記第１のアナログ電流を直接あるいはこの第１のアナログ電流を前記出力ピン対応にそれぞれ設けられた出力段電流源を介した前記駆動電流としてそれぞれ受ける多数のスイッチ回路と、
前記第１のＤ／Ａ変換回路のＬＳＢに対してさらにこれより高い分解能のＬＳＢを有し、前記表示データに対応するＤ／Ａ変換データをＤ／Ａ変換して比較基準となる第２のアナログ電流を発生する第２のＤ／Ａ変換回路と、
前記スイッチ回路を介して得られる前記第１のアナログ電流の電流値あるいは前記駆動電流の電流値と、前記第２のアナログ電流の電流値あるいはこの第２のアナログ電流を前記出力段電流源と同様な電流源を介して得られる電流値とを比較するコンパレータと、
多数の前記スイッチ回路の１つを順次ＯＮにする制御回路とを備え、
前記コンパレータの比較結果を前記ＩＣの外部に出力するものであり、前記コンパレータの比較結果を前記ＩＣから得て、前記有機ＥＬ駆動回路がそれぞれの前記出力ピンに発生するそれぞれの前記駆動電流について適否を検査する有機ＥＬ駆動回路の駆動電流の適否検査方法。
【請求項１３】
前記Ｄ／Ａ変換データは、前記表示データ、前記表示データの値と同じ値のデータおよびこれらのデータに下位ビットを加えたデータのいずれかであり、前記表示データに対応するデータが前記表示データあるいは前記表示データの値と同じ値のデータのときには、前記第２のアナログ電流は、前記第１のＤ／Ａ変換回路のＬＳＢに対応する変換電流値よりも小さい電流値分だけ前記第１のアナログ電流よりも大きいか小さいかのいずれかであり、前記比較結果は、ＨＩＧＨレベルあるいはＬＯＷレベルとして発生する請求項１２記載の有機ＥＬ駆動回路の駆動電流の適否検査方法。
【請求項１４】
前記制御回路は、多数の前記スイッチ回路の１つを順次ＯＮにする切換回路を有し、前記第２のアナログ電流は、各前記第１のＤ／Ａ変換回路により変換される電流の電流値に対して前および後の電流値を採り、前記コンパレータは、前記第１のＤ／Ａ変換回路により変換される電流の電流値に対して前記前および後の電流値をそれぞれ基準とする２回の比較をする請求項１３記載の有機ＥＬ駆動回路の駆動電流の適否検査方法。
【請求項１５】
前記多数のスイッチ回路は、有機ＥＬ素子の電荷をリセットするリセットスイッチあるいは黒レベルの書込みのためのプリチャージスイッチであり、前記第２のＤ／Ａ変換回路は、各前記第１のＤ／Ａ変換回路より１ビット多い変換回路であって、これのＬＳＢが“１”に設定され、このＬＳＢより上の桁に前記表示データあるいは前記表示データの値と同じ値のデータの前記Ｄ／Ａ変換ータが設定される請求項１４記載の有機ＥＬ駆動回路の駆動電流の適否検査方法。
【請求項１６】
各前記第１のＤ／Ａ変換回路の変換と前記第２のＤ／Ａ変換回路の変換は、クロックに同期して行われ、前記第２のＤ／Ａ変換回路に与えられる前記データは、前記１クロックの周期の途中において増加あるいは減少されることで前記２回の比較が行われる請求項１５記載の有機ＥＬ駆動回路の駆動電流の適否検査方法。
【請求項１７】
前記第２のＤ／Ａ変換回路に与えられる前記Ｄ／Ａ変換データは、前記１クロックの１／２の周期ずれたタイミングで前記第１のＤ／Ａ変換回路の１ＬＳＢの変換値が増加あるいは減少される請求項１６記載の有機ＥＬ駆動回路の駆動電流の適否検査方法。
【請求項１８】
さらに、前記ＩＣの外部に設けられ前記コンパレータの比較結果を受けて前記駆動電流の適否を判定する適否判定装置を有し、前記適否判定装置は、クロックに応じてＨＩＧＨレベルとＬＯＷレベルとが交互に発生する前記比較結果を得て、それがいくつ発生しているかを判定するものである請求項１２記載の有機ＥＬ駆動回路の駆動電流の適否検査方法。
【請求項１９】
前記適否判定装置は、前記比較結果のＨＩＧＨレベルとＬＯＷレベルの数が同数でかつ／あるいはインクリメントした数に対応するときに駆動電流が適正と判定する請求項１２記載の有機ＥＬ駆動回路の駆動電流の適否検査方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、有機ＥＬ駆動回路およびこの駆動回路の駆動電流の適否検査方法に関し、詳しくは、Ｄ／Ａ変換回路によりデジタル値をアナログ値に変換して有機ＥＬパネルの端子ピンに送出する駆動電流を生成する有機ＥＬ駆動回路（ドライバＩＣ）において、このドライバＩＣの出力ピンから各端子ピンに出力されるそれぞれの駆動電流値が適正か否かを効率的に検査することができるような有機ＥＬ駆動回路に関する。
【背景技術】
【０００２】
携帯電話機，ＰＨＳ、ＤＶＤプレーヤ、ＰＤＡ（携帯端末装置）等に搭載される有機ＥＬ表示装置の有機ＥＬ表示パネルでは、カラムラインの数が３９６個（１３２×３）の端子ピン、ローラインが１６２個の端子ピンを持つものが提案され、カラムライン、ローラインの端子ピンはこれ以上に増加する傾向にある。
このような有機ＥＬ表示パネルの電流駆動回路の出力段は、アクディブマトリックス型でもパッシブマトリックス型のものでも端子ピン対応に電流源の駆動回路、例えば、カレントミラー回路による出力回路が設けられている。
さらに、このカレントミラーの出力回路の前段にＤ／Ａ変換回路を設けて、このＤ／Ａ変換回路がカラム側の端子ピン対応に表示データを受けてこの表示データを端子ピン対応にＤ／Ａ変換して各端子ピン対応に駆動電流を生成する回路が、例えば、出願人による特開２００３−３０８０４３号、特開２００３−３０８０４４号等に示されている。
【０００３】
ところで、マトリックス状に配置した有機ＥＬ素子を電流駆動し、かつ、有機ＥＬ素子の陽極と陰極をグランドに落としてリセットする有機ＥＬ素子の駆動回路が公知である（特許文献１）。また、ＤＣ−ＤＣコンバータを用いて有機ＥＬ素子を低消費電力で電流駆動する技術が公知である。
【特許文献１】特開平９−２３２０７４号公報
【特許文献２】特開２００１−１４３８６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
有機ＥＬパネルの端子ピン数の増加は、カラムドライバＩＣにおいて各端子ピンに出力されるそれぞれの駆動電流値が適正か否かを検査する検査時間を増加させる。しかも、端子ピン数の増加により、カラムライン側では複数のカラムドライバＩＣが必要となる。例えば、ＱＶＧＡのフルカラーではＲ，Ｇ，Ｂ各１２０ピンの３６０ピンとなるので、現在ところ３ドライバは必要とされている。そのため、検査するカラムドライバＩＣの数も増加する傾向にある。
その上、Ｄ／Ａ変換回路によりデジタル値の表示データをアナログ値に変換して駆動電流を発生するカラムドライバＩＣは、表示データの“０”〜最大値（オールビット“１”）までの駆動電流値が正常に発生するか否かを検査しなければならない。そのため、カラムドライバＩＣの検査工程での検査時間が増加する。これがカラムドライバＩＣ製造のスループットを低下させる。
この発明の目的は、このような従来技術の問題点を解決するものであり、ドライバＩＣの出力ピンから各端子ピンに出力されるそれぞれの駆動電流値が適正か否かを効率的に検査することができる有機ＥＬ駆動回路あるいはこの駆動回路の駆動電流の適否検査方法を提供することにある。
【課題を解決するための手段】
【０００５】
このような目的を達成するためのこの発明の有機ＥＬ駆動回路あるいはこの駆動回路の駆動電流の適否検査方法の特徴は、有機ＥＬパネルを電流駆動するための駆動電流を前記有機ＥＬパネルの多数の端子ピンに対応するそれぞれの出力ピンに発生する有機ＥＬ駆動回路において、
前記出力ピン対応にそれぞれ設けられ表示データをＤ／Ａ変換して第１のアナログ電流を生成する多数の第１のＤ／Ａ変換回路と、
前記出力ピン対応にそれぞれ設けられそれぞれの前記第１のアナログ電流を直接あるいはこの第１のアナログ電流を前記出力ピン対応にそれぞれ設けられた出力段電流源を介した前記駆動電流としてそれぞれ受ける多数のスイッチ回路と、
前記第１のＤ／Ａ変換回路のＬＳＢに対してさらにこれより高い分解能のＬＳＢを有し、前記表示データに対応するデータをＤ／Ａ変換して比較基準となる第２のアナログ電流を発生する第２のＤ／Ａ変換回路と、前記スイッチ回路を介して得られる前記第１のアナログ電流の電流値あるいは前記駆動電流の電流値と、前記第２のアナログ電流の電流値あるいはこの第２のアナログ電流を前記出力段電流源と同様な電流源を介して得られる電流値とを比較するコンパレータと、
多数の前記スイッチ回路の１つを順次ＯＮにする制御回路とを備え、前記コンパレータの比較結果をこの有機ＥＬ駆動回路の外部に出力するものである。
【発明の効果】
【０００６】
このように、この発明は、出力ピン対応に設けられた多数のスイッチ回路を介して第１のアナログ電流あるいはこの第１のアナログ電流を出力段電流源を介して駆動電流を得て、得た電流の電流値を有機ＥＬ駆動回路の内部のコンパレータでそれに対応する基準となる第２のアナログ電流の電流値（比較基準電流値）あるいはこの第２のアナログ電流を出力段電流源に相当する電流源を介して得られる電流の電流値（比較基準電流値）と比較してその結果をこの有機ＥＬ駆動回路の外部に出力するようにしている。
そして、多数のスイッチ回路の１つを順次制御回路によってＯＮにすることで、出力ピン対応に順次駆動電流を得て、これらの駆動電流の電流値についての比較結果を有機ＥＬ駆動回路から連続的に得るものである。
さらに、この発明では、比較基準電流値を発生するデータを第１のＤ／Ａ変換回路の表示データに対応させ、かつ、例えば、それに１ビット下位ビットを加えて高い分解能のＬＳＢのデータとして第２のＤ／Ａ変換回路に与えて、あるいは第２のアナログ電流の電流値に第１のＤ／Ａ変換回路のＬＳＢに対応する変換電流値よりも小さい電流値の電流を加えてコンパレータに対する比較基準電流値を得て、ピン対応の駆動電流に対応して比較基準となる電流を生成する。これにより、表示データの値に応じてドライバＩＣの各端子ピンに出力されるそれぞれの駆動電流値が適正か否かを容易にかつ短時間で検査することができる。
その結果、カラムドライバＩＣの検査工程での検査時間を短くでき、カラムドライバＩＣ製造のスループットを向上させることができる。
【発明を実施するための最良の形態】
【０００７】
図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の有機ＥＬパネルのカラムドライバを中心とするブロック図、図２は、その駆動電流値判定回路の判定動作のタイミングチャート、そして、図３は、駆動電流判定回路の比較電流の変化の説明図である。
図１において、１０は、有機ＥＬ表示装置の有機ＥＬ駆動回路としてのカラムドライバＩＣ（以下カラムドライバ）である。
カラムドライバ１０は、基準電流発生回路１と、基準電流調整回路２、基準電流分配回路３、Ｄ／Ａ変換回路（Ｄ／Ａ）４、そしてＤ／Ａ４から駆動電流を受ける出力段電流源５とからなり、Ｄ／Ａ４と出力段電流源５とは出力ピンＸ1〜Ｘm対応に設けられ、これらの出力ピンは、有機ＥＬパネルの端子ピンに対応して接続される。
【０００８】
基準電流発生回路１は、基準電流Ｉrefを基準電流調整回路２へ送出する。基準電流調整回路２は、ＩＣ製造工程においてレーザトリミングによりあるいは内蔵されたＤ／Ａ変換回路にデータ設定をすることにより基準電流Ｉrefを調整して基準駆動電流Ｉrを生成して基準電流分配回路３に送出する。この基準電流調整回路２は、例えば、Ｒ，Ｇ，Ｂ対応に設けられていて、ここで、Ｒ，Ｇ，Ｂ対応に基準電流Ｉrefが調整されあるいは製品ごとに基準電流Ｉrefに対してＲ，Ｇ，Ｂの基準駆動電流のバランスが調整され、Ｒ，Ｇ，Ｂに対応して基準駆動電流Ｉrが生成される。なお、以下では、このようなＲ，Ｇ，Ｂの区別なしに説明する。
１１は、カラムドライバ１０の外部に設けられているクロック発生回路、１２は、各出力ピンに発生する駆動電流値の適否の判定を行うためにカラムドライバ１０の外部に設けられている駆動電流の検査処理用のＭＰＵ（適否判定装置）である。
なお、クロック発生回路１１は、デューティ比５０％のクロックＣＬＫ（図２（ａ）参照）を発生してカラムドライバ１０とＭＰＵ１２とに送出する。
カラムドライバ１０において、ＳＷ１，…ＳＷm-1，ＳＷmは、カラム側の出力ピンＸ1〜Ｘmにそれぞれ接続されたリセットスイッチであり、リセットスイッチＳＷ１，…ＳＷm-1，ＳＷmをリセット期間にＯＮにして有機ＥＬ素子を定電圧ＶZRでリセットする。定電圧ＶZRはツェナーダイオードＤZRの端子電圧である。
【０００９】
この実施例では、これらリセットスイッチＳＷ１，…ＳＷm-1，ＳＷmを利用して出力ピンＸ1〜Ｘmに出力される駆動電流を順次選択して順次適正か否か判定する駆動電流値判定回路８がカラムドライバ１０の内部に設けられている。
この駆動電流値判定回路８は、表示データレジスタ８０と、コンパレータ（ＣＯＭ）８１、シフトレジスタ８２、Ｄ／Ａ８３、切換スイッチ８４、インバータ８５、そして前記の出力段電流源５とは別に設けられた同じ構成の電流源として出力段電流源５ａとを有している。
【００１０】
共通端子７は、リセットスイッチＳＷ１，…ＳＷm-1，ＳＷmの各１端子が共通に接続された端子であり、切換スイッチ８４は、１端子がこの共通端子７に接続され、切換えられる２端子が定電圧ＶZRを発生する定電圧ダイオードＤZRの端子とコンパレータ８１の（＋）入力端子にそれぞれ接続されている。カラムドライバ１０の検査時には、共通端子７がコンパレータ８１の（＋）入力側に切換えられる。定電圧ダイオードＤZRは、図示するように、ここではＩＣの外付けとなっている。
８６は、カラムドライバ１０を検査状態に設定する切換を行うためのテスト端子である。８７は検査結果を得る検出端子、８８はシフトクロック入力端子、８９は、クロック発生回路１１からのクロックＣＬＫが入力されるクロック力端子、そして９０は、表示データレジスタ６と表示データレジスタ８０の値をリセットするリセット端子、９１は、“１”ビットデータ入力端子である。
共通端子７は、通常は、定電圧ダイオードＤZRを介してグランドＧＮＤに接続されている。そして、テスト端子８６にＨｉｇｈレベル（以下“Ｈ”）のテスト信号ＴＳ（“Ｈ”）が入力されたときに、共通端子７は、電流値を比較するコンパレータ８１の（＋）入力端子側に切換えられる。
【００１１】
シフトレジスタ８２は、リセットスイッチＳＷ１，…ＳＷm-1，ＳＷmの１つを順次ＯＮするための切換回路であって、その各段の出力が各リセットスイッチのＯＮ／ＯＦＦ制御信号として各リセットスイッチに対応に出力される。
テスト端子８６に入力された“Ｈ”のテスト信号ＴＳ（“Ｈ”有意）は、ＭＰＵ１２からシフトレジスタ８２と各表示データレジスタ６および表示データレジスタ８０に加えられる。シフトレジスタ８２は、テスト端子８６に入力された“Ｈ”の信号でイネーブルとなり、シフトクロック入力端子８８を介して外部に設けられたシフトクロックＣＬに応じてシフト動作をする。なお、シフトクロックＣＬは、ＭＰＵ１２からシフトクロック入力端子８８に供給される。
Ｄ／Ａ８３は、Ｄ／Ａ４のＬＳＢの分解能よりも１桁分（１ビット分）、分解能が高い、０．５ＬＳＢの分解能を持つ変換回路である。ここで、例えば、Ｄ／Ａ４を８ビットコンバータとすれば、Ｄ／Ａ８３は、９ビットコンバータであって、Ｄ／Ａ４のＬＳＢに対してさらに下位ビットが１ビット追加されたコンバータとなっている。このＤ／Ａ８３は、ＬＳＢにあらかじめ“１”が固定値としてセットされている。表示データレジスタ８０の８ビットの表示データは、ＬＳＢの桁を除いたＤ／Ａ８３の残りの８桁にセットされる。Ｄ／Ａ８３の変換アナログ電流は、これに対応して設けられた出力段電流源５ａに送出される。
一方、表示データレジスタ６の８ビットの表示データは、Ｄ／Ａ４の全桁にセットされる。Ｄ／Ａ４の変換アナログ電流は、これに対応して設けられた出力段電流源５に送出される。
【００１２】
表示データレジスタ８０は、表示データレジスタ６と同じレジスタであって、Ｄ／Ａ８３に対応して設けられ、表示データレジスタ６と同じ表示データがデータとして記憶されるレジスタである。
各表示データレジスタ６および表示データレジスタ８０にセットされる８ビットオール“０”の８ビットの表示データは、テスト端子８６に入力された“Ｈ”のテスト信号ＴＳを受けたときにインクリメントされる。このとき、表示データレジスタ６は、クロック入力端子８８から入力されるクロックＣＬＫ（図２（ａ）参照）に応じて表示データをインクリメントし、表示データレジスタ８０は、インバータ８５を介して反転したクロックＣＬＫ（図２（ｂ）参照）に応じて表示データをインクリメントする。これにより、Ｄ／Ａ８３のＬＳＢを除いた上位８ビットのデータがインクリメントされることになる。一方、Ｄ／Ａ８３のＬＳＢは、“１”に固定されている。
その結果、反転したクロックＣＬＫを受ける表示データレジスタ８０の表示データがインクリメントされるタイミングは、表示データレジスタ６の表示データに対して半周期ずれる。
【００１３】
コンパレータ８１は、各Ｄ／Ａ４側からの駆動電流値を得て、Ｄ／Ａ８３側からの駆動電流値に相当する電流値を比較基準電流値として得てこれら電流値を比較する。すなわち、コンパレータ８１は、各Ｄ／Ａ４の変換により生成され各出力段電流源５を通して得られる駆動電流の電流値がＤ／Ａ８３の変換により生成され出力段電流源５ａを通して得られる駆動電流（基準電流）の電流値よりも大きいか、小さいかを判定する。具体的には、コンパレータ８１は、出力ピンＸ1〜Ｘmに出力される駆動電流の１つを（＋）入力端子４ａに受け、（−）入力端子にＤ／Ａ８３からの電流を出力段電流源５を介して受ける。コンパレータ８１は、各Ｄ／Ａ４の変換により生成される各出力段電流源５を介して得られる駆動電流の電流値がＤ／Ａ８３の変換により生成される出力段電流源５ａを介して得られる駆動電流（基準電流）の電流値よりも大きいときに“Ｈ”を出力端子に発生して、その出力を検出端子８７に出力する。そうでないときには、Ｌｏｗレベル（以下“Ｌ”）を検出端子８７に出力する。
【００１４】
基準電流分配回路３は、カレントミラー回路で構成され、入力側のＰチャネルＭＯＳＦＥＴトランジスタＴraと、これとカレントミラー接続されるＰチャネルＭＯＳＦＥＴトランジスタＴrb〜Ｔrnとを有している。トランジスタＴrb〜Ｔrnは、そのソースが電源ライン＋Ｖcc（＝＋３Ｖ）に接続され、そのドレインがＤ／Ａ４，４…に接続されている。それぞれのトランジスタのドレインからの出力電流は、このＤ／Ａ４の基準駆動電流とされる。トランジスタＴraのソースは、電源ライン＋Ｖccに接続され、ドレインは、基準電流調整回路２の出力に接続されている。
ところで、各Ｄ／Ａ４は、有機ＥＬ表示装置としての動作状態では、ＭＰＵ１２ではない他のＭＰＵ（図示せず）から各ピン対応に設けられた表示データレジスタ６を介して表示データを受けて基準駆動電流を表示データ値分増幅してそのときどきの表示輝度に応じた、出力段電流源５に対する駆動電流を生成する。生成されたそれぞれの駆動電流は、それぞれに出力段電流源５に送出されて出力段電流源５がそれぞれに駆動される。
各出力段電流源５は、一対のトランジスタからなるカレントミラー回路で構成され、各Ｄ／Ａ４から表示データに対応する駆動電流を受けてカラム側の出力ピンＸ1〜Ｘmに駆動電流ｉを送出してそれぞれに有機ＥＬパネル（各有機ＥＬ素子の陽極）の端子ピンに出力する。
なお、出力段電流源５の電力は、＋５．５Ｖ程度の電源ライン（図示せず）から得る。
【００１５】
以下、有機ＥＬ駆動回路の駆動電流の適否検査を行う駆動電流値判定回路８の判定動作について、図２のタイミングチャートを参照して説明する。
ＭＰＵ１２は、クロックＣＬＫに同期させてリセット端子９０にリセット信号ＲＳ（図２（ｃ））を入力して表示データレジスタ６と表示データレジスタ８０の値をリセットする。そして、シフトレジスタ８２に“１”を入力する。この“１”がシフトレジスタ８２の初段にセットされる（図２（ｄ））。これにより初段の出力が“１”になり、これを受けてスイッチＳＷ1がＯＮとなる。他の段の出力は“０”であるのでスイッチＳＷ2〜ＳＷmはＯＦＦしている。その結果、出力ピンＸ1の出力電流がスイッチＳＷ1を介してコンパレータ８１の（＋）入力端子に供給される。一方、Ｄ／Ａ８３は、表示データレジスタ８０にセットされた表示データ値を変換してそれのアナログ電流値の出力電流を発生してその電流で出力段電流源５ａを駆動し、これにより発生した電流がコンパレータ８１の（−）入力端子側に供給される。
ＭＰＵ１２は、カラムドライバ１０を検査状態に設定する切換を行うのためにテスト端子８６にテスト信号ＴＳ（“Ｈ”）を出力し、検査を開始する（図２（ｅ））。これにより、表示データレジスタ６の８ビットの表示データと表示データレジスタ８０の８ビットの表示データは、それぞれクロックＣＬＫに応じて順次インクリメントされていく。
【００１６】
その結果、表示データレジスタ６と表示データレジスタ８０の各８ビットの表示データは、クロック発生回路１１のクロックＣＬＫに応じてその値が“０”から順次インクリメントされ、その結果変換された電流に応じた各出力段電流源５からの駆動電流が出力段電流源５ａからの基準駆動電流とコンパレータ８１により比較される。その比較状態を示すのが図３（ａ）である。そして、そのときの検出端子８７の出力を示したのが図３（ｂ）である。
コンパレータ８１の比較動は、表示データが“０”から最大で８ビットオール“１”になるまで行われる。
なお、表示データレジスタ６と表示データレジスタ８０の値のリセットは、８ビットオール“０”をセットすることであり、セットと８ビットオール“１”のインクリメントは、それぞれのデータをセットすることに相当する。すなわち、この場合、レジスタに対する表示データのセットは、表示データレジスタ６と表示データレジスタ８０の“０”リセットと表示データレジスタ６と表示データレジスタ８０のインクリメントによりなされる。リセットすることは、ＭＰＵ１２からオールビット“０”の表示データを各表示データレジスタ６と表示データレジスタ８０にセットすることと同じであり、インクリメントすることは、ＭＰＵ１２から“１”からオールビット“１”までの表示データを各表示データレジスタ６と表示データレジスタ８０にセットすることと同じである。
なお、表示データがオールビット“１”にリセットされる場合には、その８ビットは、デクリメントされ、表示データがオールビット“０”にリセットされる場合には、その８ビットは、インクリメントされる。
【００１７】
図３（ａ）に示すように、各Ｄ／Ａ４側は、各クロックＣＬＫに対応して実線で示すような駆動電流値を出力段電流源５に発生する。一方、Ｄ／Ａ８３側にセットされる９ビットデータのうちのＬＳＢが“１”に固定されているので、各クロックＣＬＫに対応して点線で示すような駆動電流値を出力段電流源５ａに発生する。このとき、Ｄ／Ａ８３側の表示データレジスタ８０の８ビットの表示データは、デューティ５０％のクロックＣＬＫを反転したクロックでその表示データがインクリメントされるので、インクリメントされるタイミングがＤ／Ａ４側の表示データレジスタ６の８ビットの表示データに対して１／２周期ずれる。これによりＤ／Ａ４側の出力段電流源５で生成する駆動電流値に対してＤ／Ａ８３側の出力段電流源５ａで生成する駆動電流値が１／２周期ずれる。しかも、Ｄ／Ａ８３側のアナログ変換電流値は、０．５ＬＳＢ分だけ大きい。
その結果、図３（ａ）に示すように、Ｄ／Ａ４側で生成する駆動電流値とＤ／Ａ８３側で生成する電流の電流値とが１／２周期ずれて、この状態でコンパレータ８１は、それぞれの電流値を比較する（図３（ａ））。この比較は、Ｄ／Ａ４側の駆動電流値の各クロックＣＬＫの１／２周期のところでＤ／Ａ８３側が８ビットの表示データが１ＬＳＢ分増加し、これにより変換電流値が増加する比較となる。これにより、クロックＣＬＫの１周期ごとにＤ／Ａ４側の駆動電流がこれの１／２周期のところで１ＬＳＢの変換電流値に相当する分増加し、比較基準電流値が変化して２回の比較が行われる。
【００１８】
比較基準側の電流の電流値が反転したクロックＣＬＫに応じて表示データが順次インクリメントされるので、図示するように、クロック周期におけるＤ／Ａ４側のある駆動電流の電流値に対して比較基準側の電流値がクロックＣＬＫの前半では０．５ＬＳＢ分減少し、クロックＣＬＫの後半では０．５ＬＳＢ分増加しての０．５ＬＳＢ分の差を持つ前後の値での比較になる。
その結果、Ｄ／Ａ４側の駆動電流の順次増加する電流値に対してクロックＣＬＫの１周期ごとにその前後の電流値を基準として２度の比較検出が行われて、“Ｈ”，“Ｌ”交互の検出出力が検出端子８７から得られる。
これら駆動電流の電流値が比較された結果、コンパレータ８１は、検出端子８７に図２（ｆ）のような“Ｈ”と“Ｌ”とがクロックＣＬＫに同期して交互に発生する検出出力を得ることができる。
８ビットオール“０”から最大で８ビットオール“１”までの表示データが各表示データレジスタ６，８０に設定されたときに、“Ｈ”と“Ｌ”とが交互に発生すれば出力ピンＸ1の出力電流の値がクロックＣＬＫに応じて順次増加する前後の基準電流値の間に入ることになるので、出力ピンＸ1の出力電流は適正となる。そうでないときには不良品として不合格になる。
このような検出端子８７の出力は、ＭＰＵ１２に送出されてＭＰＵ１２において、クロックＣＬＫに応じて“Ｈ”と“Ｌ”とが交互に発生し、かつ、いくつ発生しているかの判定が行われる。適正な数、例えば、“Ｈ”と“Ｌ”の数が同数であるとき、かつ／あるいは、これらがインクリメントした数に対応するときに駆動電流が適正とされる。
【００１９】
ＭＰＵ１２は、クロックＣＬＫをクロック発生回路１１から受けて８ビットオール“１”までインクリメントした数のクロックＣＬＫが発生した後に、テスト信号ＴＳが“Ｌ”となり、出力端子Ｘ1の検査が終了する（図２（ｅ））。
次に、ＭＰＵ１２は、シフトレジスタ８２に入力されたデータ“１”を次段にシフトするシフトクロックＣＬ（図２（ｇ））をシフトクロック入力端子８８にクロックＣＬＫに同期させて送出して、シフトレジスタ８２の初段にセットされた“１”を次段にシフトする。これによりシフトレジスタ８２の初段が“０”となりこれを受けたスイッチＳＷ1がＯＦＦして次段の“１”の出力を受けたスイッチＳＷ2がＯＮとなり、出力ピンＸ2の出力電流がスイッチＳＷ2を介してコンパレータ８１の（＋）入力側に供給される。他の段の出力は“０”であるのでスイッチＳＷ3〜ＳＷmはＯＦＦしている。
ＭＰＵ１２は、リセット端子９０にリセット信号（図２（ｃ））を入力して表示データレジスタ６と表示データレジスタ８０の値をリセットする。そして前記と同様に、テスト状態に切換えるためにテスト端子８６にテスト信号ＴＳ（“Ｈ”）を出力して次の検査を開始する（図２（ｅ））。その結果、出力ピンＸ2の出力電流が適正か否かを示す、図２（ｆ）のような“Ｈ”と“Ｌ”とが交互に発生する出力信号を検出端子８７に得ることができる。
このようにして、カラムドライバ１０の各出力ピンＸ1〜Ｘmの駆動電流の正常、異常を連続的にかつ高速に、確実に検査することができる。
【００２０】
ところで、図１の実施例では、各出力ピンＸ1〜Ｘmへ出力する駆動電流は、これらに対応して設けられた出力段電流源５から出力している。
一方、アクディブマトリックス型の有機ＥＬパネルの駆動回路では、駆動電流値が小さくなり、その多くは、電流シンクの出力を発生する。そこで、各Ｄ／Ａ４に対応して設けられたそれぞれの出力段電流源５を設ける必要がない。そこで、この出力段電流源５を削除してＤ／Ａ４を出力段として使用し、その出力電流をそのまま駆動電流として用いられることが多い。この場合には、Ｄ／Ａ４側とＤ／Ａ８３側のそれぞれの出力段電流源５，５ａは削除され、Ｄ／Ａ４とＤ／Ａ８３のアナログ変換電流がコンパレータ８１で直接比較されることになる。
【００２１】
さて、この実施例は、ＭＰＵ１２から出力する表示データに換えて各表示データレジスタ６と表示データレジスタ８０の表示データとを１／２周期ずらせてリセットした後にインクリメントしている。しかし、これらの表示データは、ＭＰＵ１２から出力するようにしてもよい。また、表示データをインクリメントするタイミングをずらせる周期は、１／２に限定されるものではない。さらに、この発明は、リセット後にＭＰＵ１２から最大値（オールビット“１”）を各表示データレジスタ６と表示データレジスタ８０に設定して、この値をクロックＣＬＫに応じてデクリメントするものであってもよい。
【００２２】
また、実施例では、Ｄ／Ａ８３側の表示データを、デューティ５０％のクロックＣＬＫを反転して１／２周期ずらせている。これにより、Ｄ／Ａ４側の変換電流に対してＤ／Ａ８３側の変換電流を１／２周期ずらせて発生させ、クロックＣＬＫ１周期において１ＬＳＢ分の変換電流値を増加させることで、Ｄ／Ａ４側の出力電流値に対して前後の比較基準電流値を発生させて、２度の比較検出をしている。しかし、この発明は、Ｄ／Ａ８３側の表示データを１／２周期ずらせて比較検出することは必須ではなく、２度の検出も必須ではない。すなわち、Ｄ／Ａ８３側の表示データをＤ／Ａ４の表示データに対して１クロックＣＬＫの途中で１ＬＳＢの変換電流値分ずらせるには、Ｄ／Ａ８３の表示データを１クロックの途中で１ＬＳＢの変換電流値分増加あるいは減少させれば済む。このように、比較基準となるＤ／Ａ８３の変換電流値がＤ／Ａ４の変換電流値に対して前後の値を採れば、Ｄ／Ａ４の変換電流に対して２度の比較検出が可能となり、しかも、Ｄ／Ａ８３の変換電流値を１ＬＳＢ分増加させることにより、Ｄ／Ａ４の変換電流値に対して上下の電流値を基準値とするので、検出結果の信頼性を高くできる。２クロック分の間Ｄ／Ａ４側の出力電流値を同じものとして、これに対して１ＬＳＢの変換電流値分の差となる比較基準電流値をクロックＣＬＫに応じて発生させることもできる。
【００２３】
また、有機ＥＬ駆動回路においては、通常、Ｄ／Ａ４の表示データは、水平方向１ライン分同時にセットするように設計されているので、前記の実施例では、それに合わせて各表示レジスタ６のデータを同じ値に同時に設定する条件で説明している。しかし、この発明は、各表示データレジスタに表示データを設定する場合に、コンパレータ８１により比較対象とされるそのときどきの表示データレジスタ６と表示データレジスタ８０だけに同じ表示データを設定するようにしてもよい。Ｄ／Ａ８３は、Ｄ／Ａ４より１ビット多い、９ビットのコンバータとし、そのＬＳＢが“１”に固定されている。そこで、表示データレジスタ８０をｎビットのレジスタとしてこれのＬＳＢを、０．５ＬＳＢの分解能に対応させて“１”に設定することができる。この場合には、表示データレジスタ８０のｎビットをｎビットのＤ／Ａ８３に設定することになる。
【００２４】
さらに、０．５ＬＳＢの分解能の電流値を発生する電流源８３ａ（図１の点線参照）をＤ／Ａ８３と並列に設けて、Ｄ／Ａ８３の変換電流値に０．５ＬＳＢ分の変換電流値を加算して０．５ＬＳＢ分のオフセットを持たせて比較基準側の電流値とすることができる。この場合には、Ｄ／Ａ８３は、Ｄ／Ａ４と同じ８ビットのＤ／Ａコンバータを使用することができる。そこで、Ｄ／Ａ４の１つをＤ／Ａ８３として使用することも可能になる。
さらに、実施例の基準電流発生側のＤ／Ａ８３は、Ｄ／Ａ４か、これより分解能が高い電流が生成できるものであればよく、そのビット数の差は１ビットに限定されない。
なお、前記ではＤ／Ａ８３の変換電流値に０．５ＬＳＢ分の電流源８３ａの電流を加算しているが、これは減算してもよい。
またさらに、実施例では、出力段電流源５ａ、表示データレジスタ８０、コンパレータ８１、シフトレジスタ８２等は、動作をしているが、テスト信号を受けていないときにこれらを停止するようにしてもよい。この場合には、図２（ｅ）のテスト信号ＴＳを図２（ｃ）のリセット信号ＲＳより手前のタイミングで発生させるとよい。
【産業上の利用可能性】
【００２５】
以上説明してきたが、実施例は、リセットスイッチＳＷ１，…ＳＷm-1，ＳＷmを利用して各出力ピンＸ1〜Ｘmの駆動電流の正常、異常の判定結果を外部へと送出して検査しているが、この発明は、検査のためにリセットスイッチＳＷ１，…ＳＷm-1，ＳＷmとは別に、同様なスイッチを設けてもよい。この場合には、切換スイッチ８４は不要になる。
ところで、アクティブ型の有機ＥＬパネルの駆動回路では、リセットに相当するものとして黒レベルの書込みの電圧を各ピクセル回路のコンデンサに設定する。そのために、切換スイッチ８４の端子が定電圧ダイオードＤZRではなく、点線で示すように電源ライン＋Ｖccあるいはこれから一定電圧低い電圧ラインに接続される。この場合には、リセットスイッチＳＷ１，…ＳＷm-1，ＳＷmは、黒レベルの書込みのために定電圧リセットをするプリチャージスイッチＳＷ１，…ＳＷm-1，ＳＷmとなる。この場合は、前記したように、ピクセル回路のコンデンサの電圧値を書込む出力段電流源５は、通常、電流シンク型である。
なお、この明細書および特許請求の範囲明における出力電流には、電流吐き出しの出力電流ばかりでなく、電流シンクの駆動電流も含まれるものである。
また、テスト信号を受けていないときには出力段電流源５ａは、停止するようにしてもよい。
【図面の簡単な説明】
【００２６】
【図１】図１は、この発明の有機ＥＬ駆動回路を適用した一実施例の有機ＥＬパネルのカラムドライバを中心とするブロック図である。
【図２】図２は、その駆動電流値判定回路の判定動作のタイミングチャートである。
【図３】図３は、駆動電流判定回路の比較電流の変化の説明図である。
【符号の説明】
【００２７】
１…基準電流発生回路、
２…基準電流調整回路、
３…カレントミラー回路、
４，８３……Ｄ／Ａ変換回路（Ｄ／Ａ）、
５…出力段電流源、
６，８０…表示レジスタ、７…共通端子、
８…駆動電流値判定回路、１０…カラムＩＣドライバ、
１１…クロック発生回路、１２…ＭＰＵ、
８１…コンパレータ（ＣＯＭ）、８２…シフトレジスタ、
８４…切換スイッチ、８５…インバータ、
８６…テスト端子、８７…検出端子、
８８…シフトクロック入力端子、８９…クロック力端子、
９０…リセット端子、９１…ビットデータ入力端子、
Ｘ1〜Ｘm…出力ピン、
Ｔrp〜Trq，Ｔra〜Ｔrn…トランジスタ、
ＳＷ1〜ＳＷm…スイッチ。
【図１】
2005062836.tif 000003
【図２】
2005062836.tif 000004
【図３】
2005062836.tif 000005