(57)【要約】【課題】安定した動作が可能な高表示品質のＰＤＰ装置の実現。【解決手段】前面基板１５に交互に配置される走査電極Ｙ及び維持電極Ｘと、背面基板１５２に配置したアドレス電極Ａとを備え、アドレス電極と走査電極の間で選択的にアドレス放電を発生させて点灯セルを選択するアドレス期間ＡＰと、点灯セルの走査電極と維持電極の間でサステイン放電を繰返し行い点灯させる表示期間ＳＰとを有するＡＣ型のプラズマディスプレイ装置において、アドレス期間と表示期間の間に、アドレス電極と走査電極との間にアドレス放電時と同じ極性の方形波状の電荷調整パルス５５，７５を印加し、非点灯セルでのみアドレス放電よりも弱い放電を発生させる電荷調整期間を備える。【選択図】      図８
2005062250.tif 000002
【特許請求の範囲】
【請求項１】
前面基板に交互に配置した走査電極及び維持電極と、背面基板に前記走査電極及び維持電極に略直交するように配置したアドレス電極とを備え、
前記アドレス電極にアドレスパルスを印加して前記走査電極との間に選択的にアドレス放電を発生させ、前記アドレス放電により点灯セルを選択するアドレス期間と、
点灯セルにおいて前記走査電極と前記維持電極の間での維持放電を繰返し行い点灯させる表示期間とを有するＡＣ型のプラズマディスプレイ装置において、
前記アドレス電極と前記走査電極との間に前記アドレス放電の際と同じ極性の方形波状の電荷調整パルスを印加し、非点灯セルでのみ前記アドレス放電よりも弱い放電を発生させる電荷調整期間を、前記アドレス期間と前記表示期間の間に備えることを特徴とするプラズマディスプレイ装置。
【請求項２】
前記電荷調整期間の後、非点灯セルには、点灯セルの電極近傍に形成された壁電荷と同じ極性でそれより少ない量の壁電荷が形成される請求項１に記載のプラズマディスプレイ装置。
【請求項３】
前記アドレス期間の前に、セル内での壁電荷量を調整するリセット期間を更に有し、
前記リセット期間では、前記アドレス放電の際の電圧の絶対値を大きくする極性の壁電荷を各電極近傍に形成する請求項１又は２に記載のプラズマディスプレイ装置。
【請求項４】
前記電荷調整パルスの電圧の絶対値は、前記アドレス放電の際の電圧の絶対値よりも小さい請求項１から３のいずれか１項に記載のプラズマディスプレイ装置。
【請求項５】
前記電荷調整期間には、前記維持電極は、前記アドレス電極と前記走査電極のいずれとも放電しない電位に設定される請求項４に記載のプラズマディスプレイ装置。
【請求項６】
前記電荷調整期間は、１０μｓ以上の長さである請求項１から５のいずれか１項に記載のプラズマディスプレイ装置。
【請求項７】
前記電荷調整期間は、２０μｓ以上の長さである請求項６に記載のプラズマディスプレイ装置。
【請求項８】
前面基板に交互に配置される走査電極及び維持電極と、背面基板に前記走査電極及び維持電極に略直交するように配置したアドレス電極とを備え、
前記アドレス電極にアドレスパルスを印加して前記走査電極との間に選択的にアドレス放電を発生させ、前記アドレス放電により点灯セルを選択するアドレス期間と、
点灯セルにおいて前記走査電極と前記維持電極の間での維持放電を繰返し行い点灯させる表示期間とを有するＡＣ型のプラズマディスプレイ装置において、
非点灯セルに、点灯セルの電極近傍に形成された電荷と同じ極性でそれより少ない量の壁電荷を形成する電荷調整期間を、前記アドレス期間と前記表示期間の間に設けたことを特徴とするプラズマディスプレイ装置。
【請求項９】
前記アドレス期間の前に、セル内での壁電荷量を調整するリセット期間を更に有し、
前記リセット期間では、前記アドレス期間に前記走査電極及び前記維持電極に印加する電圧の絶対値を大きくする極性の壁電荷を各電極近傍に形成する請求項８に記載のプラズマディスプレイ装置。
【請求項１０】
前記電荷調整期間後には、非点灯セルの前記維持電極の近傍には、ほとんど壁電荷が形成されていない請求項８又は９に記載のプラズマディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パーソナルコンピュータやワークステーションなどのディスプレイ装置、平面型テレビジョン、広告や情報などの表示用プラズマディスプレイに使用されるＡ／Ｃ型プラズマディスプレイ装置（ＰＤＰ装置）に関する。
【０００２】
【従来の技術】
ＡＣ型カラーＰＤＰ装置においては、表示するセルを規定する期間（アドレス期間）と表示点灯のための放電を行う表示期間（サステイン期間）とを分離したアドレス・表示分離方式が広く採用されている。この方式においては、アドレス期間で、点灯するセルに壁電荷を蓄積し、その壁電荷を利用してサステイン期間で表示のための放電を行う。
【０００３】
図１は、典型的なＰＤＰ装置の構成例を示すブロック図である。図１に示すように、プラズマディスプレイパネル（ＰＤＰ）１０６は、横方向に伸びる維持電極Ｘ１、Ｘ２、Ｘ３、Ｘ４、…と走査電極Ｙ１、Ｙ２、Ｙ３、Ｙ４、…を交互に配置し、それに略直交する縦方向に伸びるアドレス電極Ａ１、Ａ２、Ａ３、Ａ４、…を配置する。隣接する維持電極と走査電極の組とアドレス電極の交点部分に表示セルが形成される。具体的には、アドレス電極と、Ｘ１とＹ１の組、Ｘ２とＹ２の組の交点部分という具合に、同じ番号の維持電極と走査電極の組とアドレス電極の交点部分に表示セルが形成される。このＰＤＰ装置では、Ｙ１とＸ２の間、Ｙ２とＸ３の間には表示セルは形成されない。
【０００４】
維持電極はＸ電極用サステイン回路ＰＸ１２０により共通に駆動される。走査電極は、アドレス期間には走査回路（スキャンドライバ）１０５により順次走査パルスが印加され、それ以外の期間にはＹ電極用サステイン回路ＰＹ１３０により共通に駆動される。アドレス電極は、アドレス回路（アドレスドライバ）１０４により駆動される。
【０００５】
制御回路１０１は、外部から供給される表示データＤＡＴＡをＰＤＰ１０６用のデータに変換してアドレス回路１０４に供給し、さらに、外部から供給されるクロックＣＬＫ、垂直同期信号ＶＳＹＮＣおよび水平同期信号ＨＳＹＮＣに従って様々な制御信号を発生し、上記の各回路を制御する。なお、所定の電圧波形を各電極に印加するために、電源回路（図示しない）から、各回路に対してそれぞれ所定の電圧が供給される。
【０００６】
プラズマディスプレイパネルは、点灯と非点灯が制御できるだけであり、そのままでは階調表示が行えない。そこで、１表示フィールドを複数のサブフィールドで構成し、各セル毎に点灯するサブフィールドを組み合わせて階調表示を行う。
【０００７】
図２は、サブフィールド構成の例を示す図である。このサブフィールド構成では、１フィールドはＳＦ１からＳＦ１０の１０個のサブフィールドで構成され、各サブフィールドはリセット期間ＲＰと、アドレス期間ＡＰと、表示（サステイン）期間ＳＰで構成される。リセット期間ＲＰでは全表示セルをできるだけ一様な状態にする処理が行われ、アドレス期間ＡＰでは点灯セルと非点灯セルを選択する処理が行われ、サステイン期間ＳＰでは点灯セルを放電点灯させる処理が行われる。サステイン期間ＳＰにおける放電点灯の回数、すなわちサステイン期間ＳＰの長さがサブフィールドの輝度に対応する。アドレス期間ＡＰにおいては、点灯セルで放電を発生させて壁電荷を形成する方式と、非点灯セルの壁電荷を消去する方式がある。以下では、点灯セルで壁電荷を形成する方式を例として説明を行う。
【０００８】
各サブフィールドでは、リセット期間ＲＰとアドレス期間ＡＰの長さは同じであり、設定された輝度に応じてサステイン期間ＳＰの長さが決められている。従って、ＳＦ９は、ＳＦ１よりサステイン期間が長く、輝度が高い。なお、ここでは各サブフィールドがリセット期間ＲＰを有する例を説明するが、一部のサブフィールドにはリセット期間ＲＰを設けない場合もある。
【０００９】
図３は、図１のＰＤＰ装置における１サブフィールドの動作波形を示す図であり、維持電極Ｘ、走査電極Ｙ及びアドレス電極Ａに印加される駆動波形を示す。また、図４の（Ａ）と（Ｂ）は、リセット期間の終了した状態とアドレス期間の終了した状態のセルの壁電荷の状態を示す。
【００１０】
リセット期間ＲＰでは、直前のサステイン放電で点灯セル内に形成された壁電荷を消去するために、維持電極Ｘに電圧が徐々に変化するＸ消去波１０を印加し、走査電極ＹにＹ消去電圧２０を印加する。ここでは、Ｘ消去波１０のように電圧が徐々に変化する波形を鈍波と称する。鈍波には、Ｘ消去波１０のように電圧が直線状に変化する波形だけでなく、電圧の変化率が変化する波形も含まれるものとする。続いて、全セルに壁電荷を形成するために、走査電極ＹにＹ書込み鈍波２１を印加し、維持電極ＸにはＸ書込み電圧１１を印加する。これにより全セルにおいて、維持電極Ｘと走査電極Ｙの間には大きな電圧が印加されて書込み放電が発生し、全セルで壁電荷が形成される。更に、走査電極ＹにＹ補償鈍波２２を印加し、維持電極ＸにＸ補償電圧１２を印加して、セル内に形成された壁電荷を必要量残して消去する。リセット期間ＲＰの間、アドレス電極Ａには０Ｖが印加される。
【００１１】
リセット期間ＲＰが終了すると、図４の（Ａ）に示すように、走査電極Ｙの近傍には負の壁電荷が形成され、維持電極Ｘとアドレス電極Ａの近傍には正の壁電荷が形成される。各電極の近傍に形成される壁電荷量は比較的少量である。このように少量の壁電荷を残すのは、後述するようにアドレス放電を容易にするためであるが、壁電荷を残さないようにする場合もある。
【００１２】
次のアドレス期間ＡＰでは、維持電極に電圧１３を印加した状態で、走査電極Ｙに走査パルス２３を電極位置をずらしながら順次印加し、それに同期してそのラインで点灯させるセルに対応するアドレス電極Ａにアドレスパルス３０を印加する。アドレスパルスの印加された点灯セルではアドレス放電が発生する。図４の（Ｂ）の左側の維持電極Ｘ１と走査電極Ｙ１の組とアドレス電極Ａの交点部分のセルはアドレス放電が発生した点灯セルの壁電荷状態を示し、そこでは、走査電極Ｙ１の近傍に所定量の正壁電荷が形成され、維持電極Ｘ１とアドレス電極Ａの近傍には負壁電荷が形成される。図４の（Ｂ）の右側の維持電極Ｘ２と走査電極Ｙ２の組とアドレス電極Ａの交点部分のセルはアドレス放電が発生しなかった非点灯セルの電荷状態を示し、そこではリセット期間終了時の状態が維持される。このように、アドレス期間後、点灯セルと非点灯セルでは、形成された壁電荷の極性が入れ替わる。
【００１３】
サステイン期間ＳＰでは、アドレス電極Ａに０Ｖを印加した状態で、維持電極Ｘに負の維持パルス１６を印加し、走査電極Ｙに正の維持パルス２６を印加する。上記のように、点灯セルでは、走査電極Ｙに正壁電荷が形成されており、維持電極Ｘに負壁電荷が形成されているので、これらの壁電荷による電圧が維持パルスに重ね合わされて放電開始電圧を超え、維持（サステイン）放電が生じる。非点灯セルでは、電極に形成されている壁電荷の量が小さく、放電は発生しない。
【００１４】
点灯セルでは、サステイン放電により、維持電極Ｘには正の壁電荷が形成され、走査電極Ｙには負の壁電荷が形成され、それらの電荷量は十分に大きい。次に、維持電極Ｘに正のサステインパルス１７を印加し、走査電極Ｙに負のサステインパルス２７を印加すると、この壁電荷による電圧が維持パルスに重ね合わされて再びサステイン放電が生じる。以下、交互に逆極性のサステインパルスを印加することにより、サステイン放電が続く。
【００１５】
ここで、最初のサステインパルス１６と２６に対してはサステイン放電が発生しにくく、サステイン放電の発生に遅延が生じるが、２回目以降のサステインパルス１７と２７、１８と２８などに対しては直前で発生したサステイン放電により放電空間に電荷が浮遊しているうえ、サステイン放電によりアドレス期間終了時より絶対量のはるかに大きな壁電荷が形成されるので、放電が発生しやすい。そこで、最初のサステインパルス１６及び２６は電圧を高くするか、パルス幅を長くする場合もある。
【００１６】
非点灯セルに形成された壁電荷による電圧は２番目のサステインパルスと同じ極性であるが、電荷量が少なく、それによる電圧も小さい。従って放電は発生しない。
【００１７】
１つのサブフィールドにおける上記の動作が終了すると、次のサブフィールドで同じ動作を繰り返す。
【００１８】
プラズマディスプレイ装置の表示輝度は、サステイン放電の回数、すなわちサステイン期間ＳＰの長さに比例する。そのため、表示輝度を高くするにはサステイン期間ＳＰの長さを長くする必要がある。また、表示階調数を増加させるには１フィールド内のサブフィールドの個数を増加させる必要がある。各サブフィールドにおいては、アドレス期間ＡＰが大きな割合を占めており、アドレス期間ＡＰの長さは各サブフィールドで同じである。そのため、サステイン期間ＳＰの長さを長くし、表示階調数を増加させるにはアドレス期間ＡＰをできるだけ短くすることが望ましい。
【００１９】
アドレス期間ＡＰでは、走査電極に順次走査（スキャン）パルスを印加する必要があり、アドレス期間ＡＰの長さは１スキャンパルスの幅に走査数を乗じた値である。そのためスキャンパルスの幅を狭くすることが望ましいが、狭くすると十分なアドレス放電が起きないうちに、すなわち次の表示（サステイン）期間でサステイン放電を発生させるのに十分な壁電荷が形成されないうちに、スキャンパルス及びアドレスパルスの印加が終了することになる。この問題を解決するために、スキャンパルス及びアドレスパルスによる電圧の絶対値を大きくすることが考えられるが、この方法では多くの電力を要し、回路の発熱などの問題が発生する。そこで、上記のように、リセット期間ＲＰが終了した時点で、全セルにアドレス放電時と同じ極性の電圧を生じる壁電荷を形成することで、スキャンパルス及びアドレスパルスによる電圧を高くしないでも確実にアドレス放電を発生させることが行われている。
【００２０】
図４の（Ｂ）の左側（Ｘ１とＹ１とＡで形成されるセル）に示すように、アドレス放電が行われた点灯セルでは、リセット期間に形成された壁電荷による電圧とは逆極性の大きな壁電荷が形成される。具体的には、走査電極Ｙ１の近傍には正壁電荷が、維持電極Ｘ１とアドレス電極Ａの近傍には負壁電荷が形成される。この時、走査電極Ｙ１及び維持電極Ｘ１の壁電荷量は大きいが、アドレス電極Ａの壁電荷量は比較的小さい。一方、非点灯セルでは、リセット期間に形成された壁電荷がそのまま維持されるので、走査電極Ｙ１の近傍には負壁電荷が、維持電極Ｘ１とアドレス電極Ａの近傍には正壁電荷が形成されている。このように、点灯セルと非点灯セルでは、壁電荷の量だけでなく、極性も異なる。
【００２１】
図３に示すように、サステイン期間ＳＰにおいては逆極性のサステインパルスを交互に印加するが、逆極性のサステインパルスの電圧の絶対値が等しい場合には、非点灯セルに残留した壁電荷による電圧は、一方の極性の維持パルスの電圧の絶対値を高くし、非点灯セルにおける放電発生の可能性を高める。言い換えれば、非点灯セルにおいて放電を発生させない電圧条件のマージンを低下させる。そこで、アドレス期間と表示期間の間に、非点灯セルに残留した壁電荷を処理する各種の方法が提案されている。
【００２２】
特開２００２−１４６５０号公報及び特開２００１−１８４０２１号公報は、アドレス期間の後に維持前消去期間を設け、維持電極と走査電極間に鈍波を印加して非点灯セルに残留した壁電荷を消去する構成を開示している。
【００２３】
また、特開２００２−８２６４８号公報は、特開平９−１６０５２５号公報に開示されたＡＬＩＳ方式のＰＤＰ装置において、アドレス期間の後に追加パルス期間を設け、維持電極と走査電極間（さらにはアドレス電極間）にパルスを印加することにより、アドレスパルスを印加していないにもかかわらずアドレス放電が発生してしまった非点灯セルにおける壁電荷を減らして異常放電を防止する構成を開示している。この文献に開示されているのは、表示パターンにより生じる特殊な壁電荷の偏った分布を解消する方法であり、通常の動作において非点灯セルに残留する壁電荷の処理については特に言及していない。
【００２４】
更に、特開平１１−３２７５０５号公報は、ＡＬＩＳ方式のＰＤＰ装置において、アドレス期間の後に電荷調整期間を設け、点灯セルにおける壁電荷を調整する構成を開示している。しかし、この文献が開示しているのは、点灯セルにおける壁電荷の調整であり、非点灯セルにおける壁電荷の調整については特に言及していない。
【００２５】
【特許文献１】
特開２００２−１４６５０号公報（図１２）
【特許文献２】
特開２００１−１８４０２１号公報（図１３）
【特許文献３】
特開２００２−８２６４８号公報（図１７）
【特許文献４】
特開平１１−３２７５０５号公報（図７）
【特許文献５】
特開平９−１６０５２５号公報
【００２６】
【発明が解決しようとする課題】
図４の（Ｂ）に示すように、アドレス期間終了後、点灯セルと非点灯セルでは、逆極性の壁電荷が形成されている。具体的には、点灯セルでは、走査電極の近傍には正壁電荷が、維持電極とアドレス電極の近傍には負壁電荷が形成され、非点灯セルでは、走査電極の近傍には負壁電荷が、維持電極とアドレス電極の近傍には正壁電荷が形成されている。特開２００２−１４６５０号公報及び特開２００１−１８４０２１号公報に開示された方法は、維持電極と走査電極間に鈍波を印加して放電を発生させることにより非点灯セルにおける壁電荷を消去している。このため、特開２００２−１４６５０号公報及び特開２００１−１８４０２１号公報に開示された方法を適用しても、点灯セルと非点灯セルでは３種の電極（維持電極、走査電極、アドレス電極）形成されている壁電荷の極性が異なることになる。この壁電荷の差は、リセット期間での全セルの壁電荷の調整を難しくするという問題を発生する。
【００２７】
図４の（Ｂ）の右側に示すように、リセット期間が終了した時、非点灯セルには走査電極Ｙには負壁電荷が、維持電極ＸとアドレスＡには正壁電荷が形成されており、この状態は表示（サステイン）期間が終了するまで維持される。一方、点灯セルでは、アドレス期間の終了時に、図４の（Ｂ）の左側に示すように、走査電極Ｙには正壁電荷が、維持電極ＸとアドレスＡには負壁電荷が形成され、その後の維持（サステイン）放電により各電極の近傍に形成される壁電荷の極性は変化するが、最後のサステインパルス１９と２９により、走査電極Ｙには正壁電荷が、維持電極ＸとアドレスＡには負壁電荷が形成され、その電荷量も大きい。次に、リセット期間で、Ｘ消去波１０とＹ消去電圧２０を印加すると、前のサブフィールドの点灯セルで放電が発生して点灯セルの壁電荷が消去されるが、点灯セルの放電空間には多量の浮遊電荷が存在する。この状態で、全セルに壁電荷を形成するために、走査電極ＹにＹ書込み鈍波２１を印加し、維持電極ＸにＸ書込み電圧１１を印加する。Ｙ書込み鈍波２１とＸ書込み電圧１１による維持電極Ｘと走査電極Ｙ間の電位差（電圧）の絶対値は全セルで放電が発生するように大きく設定されるが、上記のように、前のサブフィールドの点灯セルの放電空間には多量の浮遊電荷が存在しており、前のサブフィールドの非点灯セルではアドレス期間、表示期間及びＸ消去波１０とＹ消去電圧２０を印加している間放電は発生していないので非点灯セルの放電空間における浮遊電荷は少なく、前のサブフィールドで点灯した点灯セルの方が非点灯セルに比べて放電が発生しやすい。特に、図４の（Ｂ）に示すように、非点灯セルでは、走査電極の近傍には負壁電荷が、維持電極とアドレス電極の近傍には正壁電荷が形成されており、この壁電荷による電圧は、Ｙ書込み鈍波２１及び電圧１１による電圧の絶対量を減少させる方向に働くので、より放電を発生しにくくしている。
【００２８】
この場合、前のサブフィールドの非点灯セルでも確実に放電を発生させるには、Ｙ書込み鈍波２１及びＸ書込み電圧１１による電極間の電圧の絶対量を大きくする必要があるが、それでは不要な放電による発光が増加してコントラストを低下させるという問題を生じる。
【００２９】
本発明は、このような問題を解決して、安定した動作が可能な高表示品質のプラズマディスプレイ装置の実現を目的とする。
【００３０】
【課題を解決するための手段】
上記目的を実現するため、本発明のプラズマディスプレイ装置は、アドレス期間と表示（サステイン）期間の間に、アドレス放電の際と同じ極性の方形波状の電荷調整パルスをアドレス電極と走査電極との間に印加する電荷調整期間を設け、非点灯セルでのみアドレス放電よりも弱い放電を発生させることにより、非点灯セルの各電極の近傍に、点灯セルと同じような極性の壁電荷を形成して、点灯セルと非点灯セルで形成される壁電荷の差を小さくする。
【００３１】
アドレス期間の終了した時点では、図４の（Ｂ）の左側に示すように、点灯セルの走査電極Ｙ１の近傍には正の壁電荷が、維持電極Ｘ１及びアドレス電極Ａの近傍には負の壁電荷が形成され、図４の（Ｂ）の右側に示すように、非点灯セルの走査電極Ｙ２の近傍には負の壁電荷が、維持電極Ｘ２及びアドレス電極Ａの近傍には正の壁電荷が形成されている。本発明では、電荷調整期間において、アドレス放電の際と同じ極性の方形波状の電荷調整パルスをアドレス電極と走査電極との間に印加することにより、非点灯セルのみで弱い放電を発生させて、図４の（Ｃ）の右側に示すように、走査電極Ｙ２の近傍には少量の正の壁電荷が、アドレス電極Ａの近傍には少量の負の壁電荷が形成されるようにする。維持電極Ｘ２の壁電荷はほとんど消去される。
【００３２】
前述のように、点灯セルにおいては、その後のサステイン放電により各電極の近傍に形成される壁電荷の極性は変化し、サステイン期間が終了した時点では大量の壁電荷が形成されている。これを消去するために、リセット期間の最初にＸ消去波１０とＹ消去電圧２０を印加して消去放電が発生し、サステイン放電により形成された壁電荷が消去される。その後、全セルに壁電荷を形成するために、走査電極Ｙに正のＹ書込み鈍波を印加し、負の維持電極Ｘに負のＸ書込み電圧を印加する。この時、前のサブフィールドの点灯セルの放電空間には消去放電による多量の浮遊電荷が存在するので放電が発生しやすい。これに対して、前のサブフィールドの非点灯セルでアドレス期間終了時に形成された壁電荷による電圧は、書込み放電を発生させるＹ書込み鈍波及びＸ書込み電圧と逆極性であり、書込み放電が発生しにくかった。
【００３３】
本発明によれば、電荷調整期間に印加させる電荷調整パルスにより、非点灯セルに形成される壁電荷を、Ｙ書込み鈍波及びＸ書込み電圧と同極性の電圧を発生させるように変化させるので、書込み放電が発生しやすくなる。これにより、Ｙ書込み鈍波及びＸ書込み電圧による電圧を高くしなくても、点灯セル及び非点灯セルで一様に書込み放電が発生するので、リセット動作が安定すると共に、不要な発光を低減してコントラストを向上させることができる。
【００３４】
アドレス期間の前に、セル内での壁電荷量を調整するリセット期間を更に設け、リセット期間では、アドレスパルスの電圧の絶対値を大きくする極性の壁電荷を各電極近傍に形成することが望ましい。
【００３５】
電荷調整パルスの絶対値は、アドレスパルスの絶対値よりも小さくする。これにより、電荷調整期間に発生する放電により非点灯セルに形成される壁電荷の絶対量は点灯セルに形成される壁電荷の絶対量より小さく、サステインパルスを印加しても非点灯セルでは放電は発生しない。
【００３６】
電荷調整期間には、維持電極は、アドレス電極と走査電極のいずれとも放電しない電位に設定される。これにより、サステインパルスを印加しても非点灯セルでは放電は発生しない。
【００３７】
電荷調整期間は、１０μｓ以上の長さであることが望ましく、特に２０μｓ以上の長さであることが望ましい。
【００３８】
【発明の実施の形態】
特開平９−１６０５２５号公報は、奇数番目の走査電極と偶数番目の維持電極及び奇数番目の維持電極と偶数番目の走査電極の間にも表示セルを形成することにより、従来とほぼ同じ本数の維持電極及び走査電極数で、従来の２倍の表示ライン数が得られるＡＬＩＳ（Ａｌｔｅｒｎａｔｅ  Ｌｉｇｈｔｉｎｇ  ｏｆ  Ｓｕｒｆａｃｅ  Ｍｅｔｈｏｄ）方式と呼ばれるＰＤＰ装置を開示している。以下の実施例では、本発明をＡＬＩＳ方式のＰＤＰ装置に適用した例を説明する。なお、本発明は、ＡＬＩＳ方式のＰＤＰ装置に限らず、図１に構成を、図３に駆動波形を示した通常のＰＤＰ装置にも適用可能である。
【００３９】
図５は、本発明の実施例に適用されるＡＬＩＳ方式のＰＤＰ装置の構成を示すブロック図である。図１の通常のＰＤＰ装置と異なる点は、維持電極Ｘ１、Ｘ２、Ｘ３、Ｘ４…と走査電極Ｙ１、Ｙ２、Ｙ３、Ｙ４…が交互にほぼ等間隔で配置され、奇数番目の維持電極Ｘ１、Ｘ３…は奇数Ｘ電極用サステイン回路（ＰＸ１）１２１により共通に駆動され、偶数番目の維持電極Ｘ２、Ｘ４…は偶数Ｘ電極用サステイン回路（ＰＸ２）１２２により共通に駆動され、奇数番目の走査電極Ｙ１、Ｙ３…はアドレス期間以外は奇数Ｙ電極用サステイン回路（ＰＹ１）１３１１により共通に駆動され、偶数番目の走査電極Ｙ２、Ｙ４…はアドレス期間以外は偶数Ｙ電極用サステイン回路（ＰＹ２）１３２により共通に駆動される点である。
【００４０】
図６はＡＬＩＳ方式のＰＤＰにおけるパネル構造の一例を示す分解斜視図である。前面板１５１には繰返放電を行う維持電極（Ｘ電極）１６１と走査電極（Ｙ電極）１６２が平行に交互に配置されている。この電極群は誘電体層１６３に覆われており、更にその表面にはＭｇＯなどの保護層１６４に覆われている。背面板１５２には、維持電極１６１及び走査電極１６２とほぼ垂直な方向にアドレス電極（Ａ）１６５が平行に配置されており、更に誘電体層１６６で覆われている。アドレス電極１６５の両側には隔壁１６７が配置され、列方向のセルを区分けしている。更に、アドレス電極１６５上の誘電体層１６６及び隔壁１６７の側面には、放電による紫外線により励起されて、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の可視光を発生する蛍光体１６８、１６９、１７０が塗布されている。この前面板１５１と背面板１５２を保護層１６４と隔壁１６７が接するように貼り合わせて、Ｎｅ−Ｘｅなどの放電ガスを封入し、パネル１０６を構成している。
【００４１】
この構造において、走査電極（Ｙ電極）１６２は両側に位置する維持電極（Ｘ電極）１６１との間で選択的に繰返し放電を行う。従って、維持電極１６１も両側に位置する走査電極１６２との間で選択的に繰返し放電を行うことになる。
【００４２】
図７は、実施例のＰＤＰ装置における、サブフィールド構成を示す図である。ＡＬＩＳ方式のＰＤＰ装置では、１フィールドを奇数フィールドと偶数フィールドで構成し、奇数フィールドと偶数フィールドはそれぞれ図７のように１０個のサブフィールドＳＦ１、ＳＦ２、…、ＳＦ１０で構成される。奇数フィールドでは、奇数番目の走査電極と奇数番目の維持電極の間及び偶数番目の走査電極と偶数番目の維持電極の間で表示のための放電が行われ、偶数フィールドでは、奇数番目の走査電極と偶数番目の維持電極の間及び偶数番目の維持電極と奇数番目の維持電極の間で表示のための放電が行われる。具体的には、図５の構成で、奇数フィールドでは、Ｘ１とＹ１、Ｘ２とＹ２、Ｘ３とＹ３の間に表示ラインが形成され、偶数フィールドでは、Ｙ１とＸ２、Ｙ２とＸ３、Ｙ３とＸ４の間に表示ラインが形成される。すなわち、インターレース表示が行われる。ここでは、奇数フィールドで表示される表示ラインを奇数表示ラインと、偶数フィールドで表示される表示ラインを偶数表示ラインと呼ぶ。
【００４３】
図７に示すように、各サブフィールドＳＦは、リセット期間ＲＰと、アドレス期間ＡＰと、電荷調整期間ＥＰと、表示期間（サステイン期間）ＳＰを有する。図２の従来のサブフィールド構成とは、電荷調整期間ＥＰが設けられている点が異なる。この電荷調整期間ＥＰでは、非表示セルの壁電荷を調整する。
【００４４】
図８は、本発明の第１実施例における、奇数フィールドの１つのサブフィールドの駆動波形を示す図であり、Ｘ１は奇数番目の維持電極に印加される電圧を、Ｘ２は偶数番目の維持電極に印加される電圧を、Ｙ１は奇数番目の走査電極に印加される電圧を、Ｙ２は偶数番目の走査電極に印加される電圧を、Ａはアドレス電極に印加される電圧を示す。
【００４５】
リセット期間ＲＰでは、アドレス電極には０Ｖが印加され、維持電極（Ｘ電極）と走査電極（Ｙ電極）には、奇数番目と偶数番目にかかわらず同じ波形が印加させる。まず奇数番目と偶数番目のＸ電極に正のＸ消去鈍波４０と６０を、奇数番目と偶数番目のＹ電極に負のＹ消去電圧５０と７０を印加する。これにより、直前のサステイン期間ＳＰで点灯した点灯セルで微弱な消去放電が繰返し発生し、サステイン放電により点灯セルに形成された壁電荷を消去する。この時、維持放電の最後で形成されている壁電荷の極性は、Ｘ電極の近傍の壁電荷が負、Ｙ電極の近傍の壁電荷が正であり、印加されるＸ消去鈍波４０と６０及びＹ消去電圧５０と７０に、電荷による電圧が加算されて消去放電が発生する。従って、直前のサステイン期間ＳＰで点灯しなかった非点灯セルではこの消去放電は発生しない。
【００４６】
続いて、奇数番目と偶数番目の維持電極（Ｘ電極）に正のＸ書込み電圧４１と６１を、奇数番目の偶数番目の走査電極（Ｙ電極）に負のＹ書込み鈍波５１と７１を印加する。これにより、全セルで微弱な放電が繰返し発生して壁電荷を形成する。この際、Ｘ電極とＹ電極間の電位差は十分に大きいため、全セルにおいてこの書込み放電が発生し、Ｙ電極の近傍には負の壁電荷、Ｘ電極の近傍には正の壁電荷が形成される。この放電については、後で更に説明する。
【００４７】
更に、奇数番目の偶数番目の維持電極（Ｘ電極）に正のＸ補償電圧４２と６２を、奇数番目の偶数番目の走査電極（Ｙ電極）に負のＹ補償鈍波５２と７２を印加して、全セルで微弱な放電を繰返し発生させて、全セル内に形成された壁電荷を必要量残して消去する。この際、Ｙ補償鈍波５２と７２の到達電位は、スキャンパルス５３、７４の電位よりも大きく（絶対値が小さく）、残った壁電荷はアドレス放電時の印加電圧に加算され、アドレス放電をより確実に行わせるように作用する。
【００４８】
以上のリセット期間が終了した時には、各電極に形成された壁電荷の状態は図４の（Ａ）のようになる。
【００４９】
次のアドレス期間ＡＰの前半において、奇数番目の維持電極（Ｘ１電極）に正の電圧４３を、偶数番目の維持電極（Ｘ２電極）に０Ｖを、偶数番目の走査電極（Ｙ２電極）に０Ｖを印加した状態で、奇数番目の走査電極（Ｙ１電極）に負のスキャンパルス５３を印加位置を変えながら順次印加し、これに同期して点灯セルのアドレス電極にアドレスパルス８０を印加する。これにより、アドレスパルス８０の印加されたアドレス電極とスキャンパルス５３の印加されている走査電極の間で放電が発生する。奇数番目の維持電極（Ｘ１電極）には電圧４３が印加されているので、この放電をトリガとして、奇数番目の走査電極（Ｙ１電極）と奇数番目の維持電極（Ｘ１電極）の間でアドレス放電が発生し、奇数番目の走査電極（Ｙ１電極）と奇数番目の維持電極（Ｘ１電極）の近傍に逆極性の壁電荷が形成される。本実施例では、走査電極Ｙ１の近傍に正の壁電荷、維持電極Ｘ１の近傍に負の壁電荷、アドレス電極の近傍に負の壁電荷が形成される。これに対して、奇数番目の走査電極（Ｙ１電極）に隣接する偶数番目の維持電極（Ｘ２電極）には０Ｖが印加されているのでアドレス放電は発生しない。
【００５０】
アドレス期間ＡＰの後半において、奇数番目の維持電極（Ｘ１電極）に０Ｖを、偶数番目の維持電極（Ｘ２電極）に正の電圧６４を、奇数番目の走査電極（Ｙ１電極）に０Ｖを印加した状態で、偶数番目の走査電極（Ｙ２電極）に負のスキャンパルス７４を印加位置を変えながら順次印加し、これに同期して点灯セルのアドレス電極にアドレスパルス８１を印加する。これにより、アドレスパルス８１の印加されたアドレス電極とスキャンパルス７４の印加されている走査電極の間で放電が発生する。偶数番目の維持電極（Ｘ２電極）には電圧６４が印加されているので、この放電をトリガとして、偶数番目の走査電極（Ｙ２電極）と偶数番目の維持電極（Ｘ２電極）の間でアドレス放電が発生し、偶数番目の走査電極（Ｙ２電極）と偶数番目の維持電極（Ｘ２電極）の近傍に前半と同様に逆極性の壁電荷が形成される。これに対して、偶数番目の走査電極（Ｙ２電極）に隣接する奇数番目の維持電極（図示せず）には０Ｖが印加されているのでアドレス放電は発生しない。
【００５１】
スキャンパルスの時間幅は通常１〜２μｓの前後に設定されており、多くの場合１．５〜２μｓである。アドレス電極と走査電極の間の放電は電圧が印加されてから実際に放電が発生するまで時間遅れがあり、スキャンパルス幅はこの放電の時間遅れを考慮して設定されている。また、放電の時間遅れは放電する二電極間の相対電位（電圧）の影響を受けるため、アドレスパルスとスキャンパルスで作られる二電極間の相対電位は、上記のように設定したスキャンパルスの幅で放電が発生するように決定される。
【００５２】
以上のようにして、アドレス期間が終了すると、図４の（Ｂ）のように、点灯セル（Ｘ１とＹ１の間）では、走査電極Ｙ１に正の壁電荷が、維持電極Ｘ１とアドレス電極Ａには負の壁電荷が形成され、非点灯セル（Ｘ２とＹ２の間）では、走査電極Ｙ２に負の壁電荷が、維持電極Ｘ２とアドレス電極Ａには正の壁電荷が形成されている。非点灯セルの壁電荷は、次のサブフィールドのリセット期間に放電が発生するまで保持される。
【００５３】
次の電荷調整期間ＥＰでは、維持電極Ｘとアドレス電極に０Ｖを印加した状態で、奇数番目と偶数番目の走査電極Ｙに負の電荷調整パルス５５と７５を印加する。前述のように、点灯セルでは、アドレス放電により、走査電極Ｙの近傍に正の壁電荷、維持電極Ｘの近傍に負の壁電荷、アドレス電極Ａの近傍に負の壁電荷が形成されているため、電荷調整パルス５５と７５の印加電圧を相殺し、点灯セルでは放電は発生しない。一方、非点灯セルでは、走査電極Ｙの近傍に負の壁電荷、維持電極Ｘの近傍に正の壁電荷、アドレス電極Ａの近傍に正の壁電荷が形成されているため、電荷調整パルス５５と７５の印加電圧に加算され、走査電極Ｙとアドレス電極Ａの間で放電が発生する。この際、走査電極Ｙとアドレス電極Ａの相対電位はアドレス放電を発生させる時の相対電位より小さいため、放電の時間遅れが大きくなる。実際に実験を行ったところでは、電荷調整パルス５５と７５のパルス幅が５μｓでは放電はほとんど発生しなかった。パルス幅が１０μｓの時には放電は発生するが、ばらつきによってはこの時間幅を超えることもある。そして、パルス幅が２０μｓの時にはほぼ放電が発生した。以上のように、電荷調整パルス５５と７５のパルス幅は１０μｓ以上、望ましくは２０μｓ以上であることが必要である。但し、走査電極とアドレス電極の間の相対電位を大きくした場合には、遅れが小さくなるため、電荷調整パルス５５と７５の幅は狭くすることができる。しかし、相対電位を大きくした場合には、走査電極の近傍に形成される正の電荷が多くなり、非表示セルが誤点灯する可能性が高くなる。逆に、相対電位を小さくした場合には、遅れが大きくなるため、電荷調整パルス５５と７５の幅を広くする必要がある。しかし、これでは放電が発生しない可能性も高くなり、望ましくない。従って、選択できる相対電位の電圧幅はそれほど広くなく、また電荷調整パルスの幅は上述のようにほぼ１０μｓ以上、望ましくは２０μｓ以上である。ここでは、電荷調整パルス５５と７５の電位は、後述するサステインパルスの電位と同じにしている。駆動波形には時間的な制約があるため、パルス幅はできるだけ短いことが望ましい。なお、維持電極Ｘは、走査電極Ｙ及びアドレス電極Ａとの間で不要な放電を起こさないような電位（ここでは０Ｖ）に保持される。この場合、維持電極Ｘでは放電は発生しないが、維持電極Ｘ上の電荷は浮遊する電荷により中和され、ほとんど消去される。
【００５４】
ここで、電荷調整パルス５５と７５方形波であることが重要である。電荷調整パルスを鈍波とすると、繰返し微弱な放電が発生するため、走査電極とアドレス電極の近傍に所望の壁電荷、すなわち逆極性の壁電荷を形成することが難しく、また鈍波にするとその分パルス幅を長くする必要があり、好ましくない。
【００５５】
以上のようにして、電荷調整期間が終了すると、図４の（Ｃ）のように、点灯セル（Ｘ１とＹ１の間）では、アドレス期間終了時と同じように、走査電極Ｙ１に正の壁電荷が、維持電極Ｘ１とアドレス電極Ａには負の壁電荷が形成された状態が維持され、非点灯セル（Ｘ２とＹ２の間）では、走査電極Ｙ２に少量の正の壁電荷が、アドレス電極Ａには少量の負の壁電荷が形成され、維持電極Ｘ２にはほとんど壁電荷が存在しない。この非点灯セルの壁電荷は、次のサブフィールドのリセット期間の書込み放電が発生するまで保持される。
【００５６】
表示（サステイン）期間ＳＰでは、まず奇数番目の維持電極Ｘ１に負のサステインパルス４５を、奇数番目の走査電極Ｙ１に正のサステインパルス５６を印加する。この時、偶数番目の維持電極Ｘ２と走査電極Ｙ２及びアドレス電極Ａには０Ｖが印加される。これにより、奇数表示ラインのうちの奇数番目の表示ライン（Ｘ１とＹ１の間）において、アドレス放電の発生した点灯セルでサステイン放電が発生する。この放電により、放電したセルの走査電極Ｙ１の近傍に負の壁電荷が、維持電極Ｘ１の近傍に正の壁電荷が形成される。
【００５７】
次に、偶数番目の維持電極Ｘ２に負のサステインパルス６５を、偶数番目の走査電極Ｙ２に正のサステインパルス７６を印加する。この時、奇数番目の維持電極Ｘ１と走査電極Ｙ１及びアドレス電極Ａには０Ｖが印加される。これにより、奇数表示ラインのうちの偶数番目の表示ライン（Ｘ２とＹ２の間）において、アドレス放電の発生した点灯セルでサステイン放電が発生する。この放電により、放電したセルの走査電極Ｙ２の近傍に負の壁電荷が、維持電極Ｘ２の近傍に正の壁電荷が形成される。
【００５８】
次に、奇数番目の維持電極Ｘ１に負の極性合せパルス４６を、奇数番目の走査電極Ｙ１に正の極性合せパルス５７を印加する。このパルス４６と５７による放電により、奇数表示ラインのうちの奇数番目の表示ライン（Ｘ１とＹ１の間）にける点灯セルで放電が発生し、形成された電荷の極性が反転される。これにより、奇数表示ラインのうちの奇数番目の表示ライン（Ｘ１とＹ１の間）と偶数番目の表示ライン（Ｘ２とＹ２の間）では、点灯セルで形成されている壁電荷の極性が逆になる。極性合せパルス４６と５７による発光もサステイン放電の一部と見なされる。
【００５９】
更に、奇数番目の維持電極Ｘ１に負のサステインパルス４７を、奇数番目の走査電極Ｙ１に正のサステインパルス５８を印加すると同時に、偶数番目の維持電極Ｘ２に正のサステインパルス６６を、偶数番目の走査電極Ｙ２に負のサステインパルス７７を印加する。これにより奇数表示ラインのすべての表示ラインにおける点灯セルが発光する。以下、サステインパルスの極性を反転しながら、維持電極Ｘと走査電極Ｙにサステインパルスを印加し、点灯セルを発光させる。この際、奇数番目の走査電極Ｙ１と偶数番目の維持電極Ｘ２には同極性のパルスを、偶数番目の走査電極Ｙ２と奇数番目の維持電極Ｘ１には同極性のパルスを印加して、偶数表示ラインで放電が発生しないようにしている。
【００６０】
なお、奇数表示ラインのうちの偶数番目の表示ライン（Ｘ２とＹ２の間）では、奇数番目の表示ライン（Ｘ１とＹ１の間）に比べて極性合せパルス４６と５７による発光の分だけ発光回数が少ないので、最後に、偶数番目の維持電極Ｘ２に正のサステインパルス６８を、偶数番目の走査電極Ｙ２に負の極性合せパルス７９を印加する。これにより奇数表示ラインのうちの偶数番目の表示ラインが発光し、奇数表示ラインにおける奇数番目と偶数番目の発光回数が同じになる。更に、この放電が終了した時には、奇数表示ラインにおける奇数番目と偶数番目の点灯セルに形成されている壁電荷が同じ状態になる。
【００６１】
以上のように、サステイン期間における繰返し放電（サステイン放電）時には、隣接する表示ラインの隣接する電極（例えば、Ｙ１とＸ２）は、同じ電位で駆動されるため、点灯セルと非点灯セルが隣り合う表示ラインで隣接した場合、非点灯セルの電極近傍に残留する壁電荷により、その電荷を打ち消す極性の壁電荷が点灯セル側から移動することがあり得る。これにより各セルで正と負の壁電荷量が均等でなくなり、意図する駆動ができなくなることがあった。本発明によれば、電荷調整期間ＥＰで、非点灯セルのアドレス電極近傍の壁電荷を点灯セルのアドレス電極近傍の壁電荷に近づけるので、このような残留壁電荷によるセル間の電荷移動を防止し、駆動の安定性を向上することができる。
【００６２】
上記のように、非点灯セルでは、電荷調整期間ＥＰに放電が発生して、走査電極Ｙの近傍に正壁電荷、アドレス電極Ａの近傍に負の壁電荷が形成され、維持電極Ｘの近傍には壁電荷は形成されない。この壁電荷による電圧は、リセット期間ＲＰに印加されるＸ書込み電圧４１、６１とＹ書込み鈍波５１、７１による電圧に加算されて相対電位を大きくする方向に働くので、書込み放電を発生しやすくする。点灯セルでは消去放電により放電空間に多量の浮遊電荷が形成されているので放電が発生しやすく、点灯セルと非点灯セルの両方で、容易に書込み放電を発生させることが可能になる。
【００６３】
以上、第１実施例の奇数フィールドの駆動波形について説明したが、偶数フィールドの駆動波形は、奇数フィールドの奇数番目の維持電極Ｘ１の駆動波形と偶数番目の維持電極Ｘ２の駆動波形を入れ替えたものであり、ここでは説明を省略する。
【００６４】
図９は、本発明の第２実施例のＰＤＰ装置の駆動波系を示す図である。第２実施例のＰＤＰ装置は、第１実施例のＰＤＰ装置を同じ構成を有し、電荷調整パルスのみが異なる。第２実施例では、第１実施例に比べて電荷調整パルス８２と８３の電圧を低く（絶対値を大きく）、すなわち走査電極Ｙとアドレス電極Ａの間の相対電位を大きくしている。これにより、電荷調整パルス８２と８３の幅を、第１実施例より狭く設定することが可能になる。この場合も、点灯セルと非点灯セルの壁電荷状態を近づけることで安定した駆動を行える。
【００６５】
図１０は、本発明の第３実施例のＰＤＰ装置の駆動波形を示す図である。第３実施例のＰＤＰ装置は、第１実施例のＰＤＰ装置を同じ構成を有し、電荷調整パルスのみが異なる。第３実施例では、第１実施例に比べて走査電極Ｙに印加する電荷調整パルス８２と８３の電圧を高く（絶対値を小さく）しているが、アドレス電極Ａにも正のパルス８６を印加することで、走査電極Ｙとアドレス電極Ａの間の相対電位（電圧）を確保している。この場合も、点灯セルと非点灯セルの壁電荷状態を近づけることで安定した駆動を行える。
【００６６】
以上、本発明の実施例を説明したが、これらは一例であり、各種の変形例が可能である。例えば、上記の例では、維持電極Ｘは電荷調整パルスに対して０Ｖに設定されているが、維持電極Ｘが走査電極Ｙ又はアドレス電極Ａとの間で放電を発生しなければ、他の波形を印加することも可能である。
【００６７】
【発明の効果】
以上説明したように、本発明によれば、点灯セルと非点灯セルの壁電荷状態を近づけることで安定した駆動を行うことが可能になり、表示コントラスト及び信頼性を向上させたＰＤＰ装置が実現できる。
【図面の簡単な説明】
【図１】本発明が適用されるプラズマディスプレイ装置（ＰＤＰ装置）の構成例を示す図である。
【図２】ＰＤＰ装置において階調表示を行うためのサブフィールド構成を示す図である。
【図３】ＰＤＰ装置における従来の駆動波系を示す図である。
【図４】従来技術の問題点及び本発明の原理を説明する図である。
【図５】本発明の実施例のＡＬＩＳ方式のＰＤＰ装置の構成を示すブロック図である。
【図６】プラズマディスプレイパネルの構造を示す図である。
【図７】実施例におけるサブフィールド構成を示す図である。
【図８】本発明の第１実施例の駆動波形を示す図である。
【図９】本発明の第２実施例の駆動波形を示す図である。
【図１０】本発明の第３実施例の駆動波形を示す図である。
【符号の説明】
１０１…制御回路
１０４…アドレス回路（アドレスドライバ）
１０５…走査回路（スキャンドライバ）
１０６…表示パネル（ＰＤＰ）
１２１…奇数Ｘ電極用サステイン回路（ＰＸ１）
１２２…偶数Ｘ電極用サステイン回路（ＰＸ２）
１３１…奇数Ｙ電極用サステイン回路（ＰＹ１）
１３２…偶数Ｙ電極用サステイン回路（ＰＹ２）
１５１…前面ガラス基板
１５２…後面ガラス基板
１６１…維持電極（Ｘ電極）
１６２…走査電極（Ｙ電極）
１６５…アドレス電極（Ａ）
【図１】
2005062250.tif 000003
【図２】
2005062250.tif 000004
【図３】
2005062250.tif 000005
【図４】
2005062250.tif 000006
【図５】
2005062250.tif 000007
【図６】
2005062250.tif 000008
【図７】
2005062250.tif 000009
【図８】
2005062250.tif 000010
【図９】
2005062250.tif 000011
【図１０】
2005062250.tif 000012