(57)【要約】【課題】フィルタリング回路などを用いることなく、クロスバンドアイソレーション特性を大幅に改善する。【解決手段】ＲＦパワーモジュール１４に設けられた半導体チップ１８の中央部には、上方から下方にかけてグランド配線層３６が形成されている。このグランド配線層３６は、異なる周波数帯域を増幅するトランジスタＴ１，Ｔ２とトランジスタＴ３，Ｔ４との境界に形成されている。グランド配線層３６には、チップ電極３７〜３９が等間隔で形成されており、いずれか１つのチップ電極が、ボンディングワイヤ４７を介してボンディング電極３４に接続されている。ボンディング電極３４は、半導体チップ１８を実装するモジュール配線基板１７に形成されており、グランド配線層３６が接続されている。グランド配線層３６、ボンディングワイヤ４７により、高調波信号をトラップする。【選択図】      図２
2005033350.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップに形成され、異なる２つの周波数帯域の高周波信号を増幅する第１、および第２の電力増幅部と、
前記第１、および第２の電力増幅部に入力される信号をインピーダンス整合する入力整合回路と、
前記第１、ならびに第２の電力増幅部から出力される信号をインピーダンス整合する出力整合回路と、
前記半導体チップ、前記入力整合回路、および前記出力整合回路を実装するモジュール配線基板とを備え、
前記半導体チップの主面における前記第１の電力増幅部と第２の電力増幅部との間には基準電位領域が形成され、
前記基準電位領域は、前記半導体チップ裏面に設けられた基準電位層に、バイアホールを介して接続されていることを特徴とする高周波電力増幅モジュール。
【請求項２】
請求項１記載の高周波電力増幅モジュールにおいて、
前記半導体チップ主面に形成された基準電位領域には、複数のトラップ用バンプが形成されたことを特徴とする高周波電力増幅モジュール。
【請求項３】
請求項１記載の高周波電力増幅モジュールにおいて、
前記半導体チップ主面に形成された基準電位領域には、トラップ用ボンディングワイヤが接続され、
前記基準電位領域は、前記トラップ用ボンディングワイヤを介して前記モジュール配線基板に形成された基準電位配線層に接続されたことを特徴とする高周波電力増幅モジュール。
【請求項４】
請求項３記載の高周波電力増幅モジュールにおいて、
前記トラップ用ボンディングワイヤは、異なる２つの周波数帯域のうち、低い周波数帯域の高周波信号を増幅する第１の電力増幅部に設けられた最終段のトランジスタの近傍に位置していることを特徴とする高周波電力増幅モジュール。
【請求項５】
異なる２つの周波数帯域の高周波信号を増幅する第１、および第２の電力増幅部を備えた半導体集積回路装置であって、
半導体チップの主面における前記第１の電力増幅部と第２の電力増幅部との間に設けられた基準電位領域を具備し、
前記基準電位領域は、バイアホールを介して前記半導体チップ裏面に形成された基準電位層に接続されていることを特徴とする半導体集積回路装置。
【請求項６】
請求項５記載の半導体集積回路装置において、
前記半導体チップ主面に形成された基準電位領域には、複数のトラップ用バンプが形成されたことを特徴とする半導体集積回路装置。
【請求項７】
請求項５記載の半導体集積回路装置において、
前記半導体チップ主面に形成された基準電位領域には、トラップ用ボンディングワイヤが接続され、
前記基準電位領域は、前記トラップ用ボンディングワイヤを介して前記モジュール配線基板に形成された基準電位配線層に接続されたことを特徴とする半導体集積回路装置。
【請求項８】
請求項７記載の半導体集積回路装置において、
前記トラップ用ボンディングワイヤは、異なる２つの周波数帯域のうち、低い周波数帯域の高周波信号を増幅する第１の電力増幅部に設けられた最終段のトランジスタの近傍に位置していることを特徴とする半導体集積回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波信号におけるフィルタリング技術に関し、特に、半導体チップ表面などを伝搬する高調波成分の除去に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
近年、移動体通信の１つとして、携帯電話が広く普及しており、その機能に対しても多様性が求められている。たとえば、携帯電話に用いられる高周波電力増幅モジュールでは、小型化の要求が非常に強く、それを実現するために、ＧＳＭ／ＤＣＳなどの異なる周波数帯域の通信方式を１チップに有しているものが広く用いられている。
【０００３】
このように、異なる周波数帯域の通信方式を１チップに有する場合、一方の周波数帯域から出力される高周波成分が、他方の周波数帯域に影響を与えてしまい、いわゆるクロスバンドアイソレーション値を著しく悪化されてしまうことになる。
【０００４】
そのため、高周波電力増幅モジュールにおける高周波成分が漏れてくる側の出力整合回路にＰＩＮダイオードとコンデンサとからなるフィルタリング回路を設け、一方の周波数帯域が動作した際に高周波成分をフィルタリングすることにより対策を施している。
【０００５】
なお、この種の高周波電力増幅器においては、出力整合回路中に、異なる信号を送出する複数の出力側マイクロスプリットライン線路を有し、かつ該出力側マイクロスプリットライン線路間に、複数のＧＮＤ線路を設けることにより、一方の出力側マイクロスプリットライン線路と他方の出力側マイクロスプリットライン線路との干渉を防止するものがある（たとえば、特許文献１参照）。
【０００６】
【特許文献１】
特開２００２−１４１７５６号公報
【０００７】
【発明が解決しようとする課題】
ところが、上記のような高周波電力増幅モジュールにおけるクロスバンドアイソレーション特性の改善技術では、次のような問題点があることが本発明者により見い出された。
【０００８】
すなわち、フィルタリング回路は、ディスクリート部品から構成されており、そのために、ＰＩＮダイオード、およびコンデンサが占める面積が非常に大きくなり、高周波電力増幅モジュールにおける小型化の障害となっているという問題がある。
【０００９】
また、ディスクリート部品を用いることにより、高周波電力増幅モジュールの部品点数も多くなり、該高周波電力増幅モジュールのコストが高くなってしまうという問題がある。
【００１０】
本発明の目的は、フィルタリング回路などを用いることなく、半導体チップ表面、およびその近傍を伝搬する高調波成分を除去し、クロスバンドアイソレーション特性を大幅に改善することのできる高周波電力増幅モジュールおよび半導体集積回路装置を提供することにある。
【００１１】
また、本発明の他の目的は、クロスバンドアイソレーション特性を改善することのできる高周波電力増幅モジュールおよび半導体集積回路装置を提供することにある。
【００１２】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１３】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１４】
すなわち、本発明の高周波電力増幅モジュールは、半導体チップに形成され、異なる２つの周波数帯域の高周波信号を増幅する第１、および第２の電力増幅部と、該第１、および第２の電力増幅部に入力される信号をインピーダンス整合する入力整合回路と、第１、ならびに第２の電力増幅部から出力される信号をインピーダンス整合する出力整合回路と、半導体チップ、入力整合回路、および出力整合回路を実装するモジュール配線基板とを備え、半導体チップの主面における第１の電力増幅部と第２の電力増幅部との間には基準電位領域が形成されており、基準電位領域は、バイアホールを介して半導体チップ裏面に形成された基準電位層に接続されたものである。
【００１５】
また、本願のその他の発明の概要を簡単に示す。
【００１６】
本発明は、異なる２つの周波数帯域の高周波信号を増幅する第１、および第２の電力増幅部を備えた半導体集積回路装置であって、半導体チップの主面における第１の電力増幅部と第２の電力増幅部との間には基準電位領域が形成されており、基準電位領域は、バイアホールを介して半導体チップ裏面に形成された基準電位層に接続されたものである。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１８】
（実施の形態１）
図１は、本発明の実施の形態１によるデュアルバンド通信端末機のブロック図、図２は、図１のデュアルバンド通信端末機に設けられたＲＦパワーモジュールのモジュール配線基板におけるレイアウト図、図３は、図２のＲＦパワーモジュールに設けられた一方のトランジスタのａ−ａ’断面図、図４は、図２のＲＦパワーモジュールに設けられた他方のトランジスタのｂ−ｂ’断面図、図５は、図２のＲＦパワーモジュールに設けられた出力整合回路の一例を示した回路図である。
【００１９】
本実施の形態１において、デュアルバンド通信端末機１は、たとえば、携帯電話などの通信システムである。このデュアルバンド通信端末機１は、図１に示すように、送受信用アンテナ２、フロントエンドモジュール３、ＲＦリニア部４、ＡＰＣ−ＩＣコントロール部５、およびベースバンド部６から構成されている。
【００２０】
送受信アンテナ２は、信号電波の送受信を行う。フロントエンドモジュール３は、送受信アンテナ２に受信された高周波信号（９００ＭＨｚ／１．８ＧＨｚ帯）を分波するとともに、送信する高周波信号を電力増幅する。
【００２１】
ＲＦリニア部４は、マイクから入力された音声信号を高周波変換する。ＡＰＣ−ＩＣコントロール部５は、出力信号のレベルコントロールを行う。ベースバンド部６は、受信信号を周波数変換して音声処理を行う。
【００２２】
また、フロントエンドモジュール３は、分波器７、送受信切り替えスイッチ８，９、フィルタ１０，１１、カップラ１２，１３、ＲＦパワーモジュール（高周波電力増幅モジュール）１４、ＳＡＷ（Ｓｕｒｆａｃｅ  Ａｃｏｕｓｔｉｃ  Ｄｅｖｉｃｅ）１５，１６などから構成されている。
【００２３】
送受信アンテナ２によって受信された高周波信号（９００ＭＨｚ／１．８ＧＨｚ帯）は、フロントエンドモジュール３に入力され、分波器７によって分波された後、送受信切り替えスイッチ８，９、およびＳＡＷ１５，１６のいずれかをそれぞれ介してＲＦリニア部４に設けられた受信系回路に入力される。
【００２４】
ＳＡＷ１５，１６は、圧電体の弾性表面波を利用し、伝播した特定周波数の信号を高周波信号として選び出す。
【００２５】
分波器７は、高周波帯（ＤＣＳ帯／１．８ＧＨｚ）を通過させるＨＰＦ（Ｈｉｇｈ  Ｐａｓｓ  Ｆｉｌｔｅｒ）と低周波帯（ＧＳＭ帯／９００ＭＨｚ）を通過させるＬＰＦ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ）とで構成され、デュアルバンドの２つの周波数帯を分離する。送受信切り替えスイッチ８，９は、たとえば、ＰＩＮダイオードからなり、バイアスのＯＮ／ＯＦＦを制御して送受信の切り替えを行う。
【００２６】
入力された信号は、周波数変換された後、ベースバンド部６に入力され、該ベースバンド部６より音声処理が行われる。
【００２７】
また、マイクから入力された音声信号は、ＲＦリニア部４により高周波変換され、フロントエンドモジュール３のＲＦパワーモジュール１４に入力される。ＲＦパワーモジュール１４は、２つの電力増幅部１４ａ，１４ｂから構成されており、送受信アンテナ２からの送信に必要な電力増幅を行う。
【００２８】
電力増幅部（第２の電力増幅部）１４ａはＤＣＳ帯の高周波信号における電力増幅を行い、電力増幅部（第１の電力増幅部）１４ｂはＧＳＭ帯における高周波信号の電力増幅を行う。
【００２９】
その際、ＲＦパワーモジュール１４は、ＡＰＣ−ＩＣコントロール部５の制御信号に基づいて電力増幅を行う。ＡＰＣ−ＩＣコントロール部５は、カップラ１２，１３からの信号を検波し、ＲＦパワーモジュール１４から出力される電力を一定に維持するための制御信号を生成する。カップラ１２，１３は、ＲＦパワーモジュール１４からの出力の一部をピックアップしてフィードバックする。
【００３０】
ＲＦパワーモジュール１４によって増幅された信号が出力所定レベルになると、たとえば、ＬＰＦからなるフィルタ１０，１１により、不要な高調波成分が除去された後、送受信切り替えスイッチ８，９、ならびに分波器７を介して送受信アンテナ２から信号が出力される。
【００３１】
図２は、ＲＦパワーモジュール１４のモジュール配線基板１７におけるレイアウト図である。
【００３２】
モジュール配線基板１７に設けられたチップ実装領域には、半導体チップ１８が実装されている。モジュール配線基板１７の左下方には、入力整合回路１９がレイアウトされており、該入力整合回路１９の上方には、出力整合回路２０がレイアウトされている。
【００３３】
また、モジュール配線基板１７の右下方には、入力整合回路２１がレイアウトされており、該入力整合回路２１の上方には、出力整合回路２２がレイアウトされている。
【００３４】
これら入力整合回路１９，２１、および出力整合回路２０，２２は、接続される外部回路とのインピーダンス整合を最適にし、入出力特性を満足するように整合をとる回路である。
【００３５】
半導体チップ１８の左側には、下方から上方にかけて、トランジスタＴ１，Ｔ２がそれぞれレイアウトされており、該半導体チップ１８の右側には、下方から上方にかけて、トランジスタＴ３，Ｔ４がそれぞれレイアウトされている。
【００３６】
そして、入力整合回路１９、出力整合回路２０、およびトランジスタＴ１，Ｔ２によって電力増幅部１４ａが構成されており、入力整合回路２１、出力整合回路２２、およびトランジスタＴ３，Ｔ４によって電力増幅部１４ｂが構成されている。
【００３７】
また、モジュール配線基板１７裏面における４つのコーナ部近傍には、電極部２３〜２６がそれぞれ設けられている。電極部２３は入力整合回路１９の入力部に接続されており、電極部２４は出力整合回路２０の出力部に接続されている。電極部２５は入力整合回路２１の入力部に接続されており、電極部２６は出力整合回路２２の出力部に接続されている。
【００３８】
入力整合回路１９の右側には、ボンディング電極２７が設けられており、入力整合回路２１の左側には、ボンディング電極２８が設けられている。ボンディング電極２７とボンディング電極２８との間には、ボンディング電極２９，３０がそれぞれ設けられている。
【００３９】
ボンディング電極２７，２８は、入力整合回路１９，２１の出力部にそれぞれ接続されている。ボンディング電極２９，３０には、電源電圧Ｖｂｂが供給されている。
【００４０】
出力整合回路２０の右側には、ボンディング電極３１が設けられており、出力整合回路２２の左側には、ボンディング電極３２が設けられている。これらボンディング電極３１，３２は、出力整合回路２０，２２の入力部にそれぞれ接続されている。
【００４１】
半導体チップ１８の上方には、左から右にかけて、ボンディング電極３３〜３５が設けられている。ボンディング電極３３，３５には電源電圧ＶＣＣが供給され、ボンディング電極３４にはモジュール配線基板１７におけるグランド（基準電位）配線層が接続されている。
【００４２】
また、半導体チップ１８においては、上方から下方にかけてグランド配線層（基準電位領域）３６が形成されている。このグランド配線層３６は、トランジスタＴ１からトランジスタＴ３にかけても形成されており、トランジスタＴ１，Ｔ３のエミッタと接続されている。
【００４３】
半導体チップ１８の上方から下方にかけて形成されたグランド配線層３６には、たとえば、３つのチップ電極３７〜３９が任意の間隔で形成されている。チップ電極３７〜３９は、グランド配線層３６に接続されている。
【００４４】
トランジスタＴ１，Ｔ２の左側には、チップ電極４０が形成されており、トランジスタＴ３，Ｔ４の右側には、チップ電極４１が形成されている。トランジスタＴ２，Ｔ４の上方には、チップ電極４２，４３がそれぞれ形成されており、トランジスタＴ１，Ｔ３の下方には、チップ電極４４，４５がそれぞれ形成されている。
【００４５】
そして、これらボンディング電極２７〜３３，３５には、ボンディングワイヤ４６を介してチップ電極４０〜４４がそれぞれ接続されている。また、ボンディング電極３４には、チップ電極３７〜３９のうち、いずれか１つのチップ電極（ここではチップ電極３８）がボンディングワイヤ（トラップ用ボンディングワイヤ）４７を介して接続されている。
【００４６】
このボンディングワイヤ４７は、高調波信号トラップ用ワイヤであり、ＧＳＭ側（トランジスタＴ１，Ｔ２）からＤＣＳ側（トランジスタＴ３，Ｔ４）にかけて半導体チップ１８上方に伝搬する高調波信号をトラップする。
【００４７】
また、半導体チップ１８表面を伝搬する高調波信号は、ＧＳＭ側（トランジスタＴ１，Ｔ２）とＤＣＳ側（トランジスタＴ３，Ｔ４）との境界に形成されたグランド配線層３６によりアイソレートされる。
【００４８】
図３は、図２のトランジスタＴ３のａ−ａ’断面図である。
【００４９】
トランジスタＴ３は、ＧａＡｓ（ガリウムヒ素）などからなる半導体基板４８の主面上に、サブコレクタ４９、コレクタ５０、ベース５１、およびエミッタ５２が積層してそれぞれ形成されている。
【００５０】
サブコレクタ４９、コレクタ５０、ならびにベース５１は、ＧａＡｓによりそれぞれ形成されており、サブコレクタ４９はコレクタ５０よりも不純物濃度が高くなっている。
【００５１】
また、エミッタ５２は、ＩｎＧａＰ（インジウムガリウムリン）によって形成されている。このエミッタ５２の上部には、たとえば、Ａｕ（金）などからなるエミッタ電極５３が形成されている。
【００５２】
エミッタ電極５３の上部には、たとえば、Ａｕからなる内層配線５４が形成されており、該エミッタ電極５３上方の内層配線５４の表面には、Ａｕめっきなどの表層配線５５が形成されている。
【００５３】
そして、エミッタ５２は、内層配線５４を介してバイアホール５６に接続されている。バイアホール５６は、半導体基板４８の主面と裏面とを電気的に接続する導通孔である。
【００５４】
このバイアホール５６上方の内層配線５４における上部には、Ａｕめっきなどからなる表層配線５７が形成されている。表面配線５７はグランド配線層３６（図２）となる。
【００５５】
半導体基板４８の裏側全面には、裏面配線（基準電位層）５８が形成されている。この裏面配線５８は、たとえば、Ａｕめっきなどにより形成されたグランド配線層である。
【００５６】
バイアホール５６は、裏面配線５８に接続されており、トランジスタＴ３におけるエミッタ５２は、内層配線５４、バイアホール５６、および裏面配線５８を介してグランドに接続される。
【００５７】
図４は、図２のトランジスタＴ４のｂ−ｂ’断面図である。
【００５８】
トランジスタＴ４は、半導体基板４８の主面上に、サブコレクタ６０、コレクタ６１、ベース６２、およびエミッタ６３が積層してそれぞれ形成されている。
【００５９】
トランジスタＴ４においても、サブコレクタ６０、コレクタ６１、ならびにベース６２は、ＧａＡｓによりそれぞれ形成されており、サブコレクタ６０はコレクタ６１よりも不純物濃度が高くなっている。
【００６０】
また、エミッタ６３は、ＩｎＧａＰによって形成されている。このエミッタ６３の上部には、たとえば、Ａｕ（金）などからなるエミッタ電極６４が形成されている。
【００６１】
エミッタ電極６４の上部には、たとえば、Ａｕからなる内層配線６５、およびベース電極６６がそれぞれ形成されている。ベース電極６６の上部には、Ａｕなどからなる内層配線６７が形成されている。
【００６２】
また、サブコレクタ６０の上部には、コレクタ電極６８が形成されており、該コレクタ電極６８の上部には、Ａｕなどからなる内層配線６９が形成されている。
【００６３】
これら内層配線６５，６７，６９の上部には、Ａｕめっきなどの表面配線層７０〜７２がそれぞれ形成されており、該表面配線層７０〜７２が、トランジスタＴ４のエミッタ、ベース、およびコレクタの各端子になる。
【００６４】
また、トランジスタＴ４の左側における半導体基板４８には、該半導体基板４８の裏面に形成された裏面配線５８に接続されたバイアホール７３が形成されている。
【００６５】
このバイアホール７３の上部には、図３に示した内層配線５４が形成されている。内層配線５４上部には、図３に示したグランド配線層３６（図２）となる表層配線５７が形成されている。
【００６６】
図５は、出力整合回路２０（，２２）の回路構成の一例を示した図である。
【００６７】
出力整合回路２０（，２２）は、コンデンサ７４〜７７、コイル７８、および伝送経路７９〜８１から構成されている。伝送経路７９〜８１は、モジュール配線基板１７に形成された配線パターンからなるインダクタである。
【００６８】
出力整合回路２０（，２２）の入力部となる伝送経路７９には、トランジスタＴ２（，Ｔ４）のコレクタが接続されている。この伝送経路７９の出力部には、コイル７８の他方の接続部、コンデンサ７５の一方の接続部、および伝送経路８０の入力部がそれぞれ接続されている。
【００６９】
コイル７８の一方の接続部、ならびにコンデンサ７４の一方の接続部には、電源電圧ＶＣＣがそれぞれ接続されている。伝送経路８０の出力部には、コンデンサ７６の一方の接続部、および伝送経路８１の入力部がそれぞれ接続されている。また、コンデンサ７４〜７６の他方の接続部には、基準電位（ＶＳＳ）がそれぞれ接続されている。
【００７０】
伝送経路８１の出力部には、コンデンサ７７の一方の接続部が接続されており、該コンデンサ７７の他方の接続部が出力整合回路２０（，２２）の出力部ＲＦｏｕｔとなる。
【００７１】
それにより、本実施の形態１においては、ボンディングワイヤ４７、およびグランド配線層３６を設けたことにより、半導体チップ１８の表面／上方を伝搬する高調波信号をトラップすることができるので、ＲＦパワーモジュール１４におけるクロスバンドアイソレーション特性を向上させることができる。
【００７２】
また、出力整合回路２０，２２にＰＩＮダイオードや静電容量素子などクロスバンドアイソレーション対策用回路が不要となるので、ＲＦパワーモジュール１４を大幅に小型化することができる。
【００７３】
（実施の形態２）
図６は、本発明の実施の形態２によるＲＦパワーモジュールに設けられた半導体チップにおけるバンプのレイアウト図、図７は、モジュール配線基板にフェイスダウンボンディングした際の図６の半導体チップにおけるｃ−ｃ’断面図、図８は、モジュール配線基板にフェイスアップボンディングした際の図６の半導体チップにおけるｃ−ｃ’断面図である。
【００７４】
本実施の形態２において、ＲＦパワーモジュールは、前記実施の形態１と同様に、入力整合回路、出力整合回路、および２つのトランジスタからなる電力増幅部１４ａ（図１）と、入力整合回路、出力整合回路、ならびに２つのトランジスタからなる電力増幅部１４ｂ（図１）とにより構成されている。
【００７５】
これらトランジスタのレイアウトは、前記実施の形態１における半導体チップ１８と同様であり、半導体チップ１８ａの主面に、該半導体チップ１８ａの左側の下方から上方にかけてトランジスタＴ１，Ｔ２（図２）がそれぞれレイアウトされており、該半導体チップ１８ａの右側には、下方から上方にかけて、トランジスタＴ３，Ｔ４（図２）がそれぞれレイアウトされている。
【００７６】
図６は、半導体チップ１８ａにおける外部端子となるバンプのレイアウトを示した説明図である。
【００７７】
半導体チップ１８ａの主面には、Ａｕなどからなるバンプ８２〜９４が形成されている。半導体チップの左辺近傍には、たとえば、５つのバンプ８２が等間隔で形成されている。このバンプ８２は、トランジスタＴ２のコレクタがそれぞれ接続されている。
【００７８】
半導体チップの右辺近傍には、たとえば５つのバンプ８３が形成されており、該バンプ８３には、トランジスタＴ４のコレクタがそれぞれ接続されている。これらバンプ８２，８３は、トランジスタＴ２，Ｔ４の出力部ＲＦｏｕｔとなる。
【００７９】
半導体チップ１８ａ上部の左右には、電源電圧ＶＣＣが接続される２つのバンプ８４がそれぞれ形成されており、該半導体チップ１８ａの下部には、左から右にかけて、バンプ８５〜８８が形成されている。
【００８０】
バンプ８５，８８は、トランジスタＴ１，Ｔ３のベースに接続されており、前段の入力整合回路から出力されるＲＦ信号の入力部ＲＦｉｎである。バンプ８６，８７は、電源電圧Ｖｂｂが接続されている。
【００８１】
半導体チップ１８ａの中央部には、上方から下方にかけて、たとえば、５つのバンプ（トラップ用バンプ）８９〜９３が等間隔で形成されており、それらバンプ８９〜９３は、半導体チップ１８ａの配線層に形成されたグランド配線層３６ａに共通接続されている。
【００８２】
また、複数のバンプ８２とバンプ８９〜９３との間、ならびに複数のバンプ８３とバンプ８９〜９３との間には、アレイ状に複数のバンプ９４が形成されている。これらバンプ９４はグランド（基準電位）であり、モジュール配線基板１７ａ（図７）のグランド配線層に接続される。
【００８３】
この場合、ＧＳＭ側（トランジスタＴ１，Ｔ２）からＤＣＳ側（トランジスタＴ３，Ｔ４）にかけて半導体チップ１８ａの上方を伝搬する高調波信号は、バンプ８９〜９３によってトラップされ、該半導体チップ１８ａ表面を伝搬する高調波信号は、グランド配線層３６ａによりアイソレートされる。
【００８４】
図７は、モジュール配線基板１７ａに半導体チップ１８ａをフェイスダウンボンディングした際の図６のｃ−ｃ’断面図である。
【００８５】
半導体チップ１８ａのバンプ８９〜９３は、モジュール配線基板１７ａの主面に形成された電極部に接続される。これら電極部は、スルーホール９４を介してモジュール配線基板１７ａの裏面に形成されたグランド配線層に接続されている。
【００８６】
また、モジュール配線基板１７ａの主面には、その他のバンプ８２〜８８，９４が接続される電極部が形成されており、これら電極部は、スルーホール、およびモジュール配線基板１７ａの裏面に形成されたパターン配線を介して、同じくモジュール配線基板１７ａの裏面に形成された電極部に接続されている。
【００８７】
モジュール配線基板１７ａの裏面に形成された電極部には、たとえば、はんだバンプなどが形成され、これらはんだバンプを介してプリント実装基板に実装される。
【００８８】
図８は、モジュール配線基板１７ｂに半導体チップ１８ａをフェイスアップボンディングした際の図６のｃ−ｃ’断面図である。
【００８９】
半導体チップ１８ａのバンプ８９〜９３は、モジュール配線基板１７ｂ裏面のチップ実装部に形成された電極部に接続される。これら電極部は、スルーホール９４ａを介してモジュール配線基板１７ｂの主面に形成されたグランド配線層に接続されている。
【００９０】
また、モジュール配線基板１７ｂの裏面には、その他のバンプ８２〜８８，９４（図６）が接続される電極部が形成されており、これら電極部は、スルーホール、およびモジュール配線基板１７ｂの主面に形成されたパターン配線を介して、同じくモジュール配線基板１７ｂの主面に形成された電極部に接続されている。
【００９１】
モジュール配線基板１７ｂの裏面に形成された電極部には、たとえば、はんだバンプなどが形成され、これらはんだバンプを介してプリント実装基板に実装される。このとき、半導体チップ１８ａの裏面も、たとえば、金ペースト９５などを介してプリント実装基板に実装される。
【００９２】
それにより、本実施の形態２においても、バンプ８９〜９３、およびグランド配線層３６ａにより、半導体チップ１８ａの表面／上方を伝搬する高調波信号をトラップすることができるので、ＲＦパワーモジュールのクロスバンドアイソレーション特性を向上させることができる。
【００９３】
また、出力整合回路にＰＩＮダイオードや静電容量素子などクロスバンドアイソレーション対策用回路が不要となるので、ＲＦパワーモジュールを大幅に小型化することができる。
【００９４】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００９５】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００９６】
（１）異なる周波数帯域の高周波信号を増幅する半導体チップにおけるクロスバンドアイソレーション特性を向上させることができる。
【００９７】
（２）また、出力整合回路にクロスバンドアイソレーション対策用の外付け回路が不要となるので、半導体集積回路装置、および高周波電力増幅モジュールを大幅に小型化することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるデュアルバンド通信端末機のブロック図である。
【図２】図１のデュアルバンド通信端末機に設けられたＲＦパワーモジュールのモジュール配線基板におけるレイアウト図である。
【図３】図２のＲＦパワーモジュールに設けられた一方のトランジスタのａ−ａ’断面図である。
【図４】図２のＲＦパワーモジュールに設けられた他方のトランジスタのｂ−ｂ’断面図である。
【図５】図２のＲＦパワーモジュールに設けられた出力整合回路の一例を示した回路図である。
【図６】本発明の実施の形態２によるＲＦパワーモジュールに設けられた半導体チップにおけるバンプのレイアウト図である。
【図７】モジュール配線基板にフェイスダウンボンディングした際の図６の半導体チップにおけるｃ−ｃ’断面図である。
【図８】モジュール配線基板にフェイスアップボンディングした際の図６の半導体チップにおけるｃ−ｃ’断面図である。
【符号の説明】
１  デュアルバンド通信端末機
２  送受信用アンテナ
３  フロントエンドモジュール
４  ＲＦリニア部
５  ＡＰＣ−ＩＣコントロール部
６  ベースバンド部
７  分波器
８，９  送受信切り替えスイッチ
１０，１１  フィルタ
１２，１３  カップラ
１４  ＲＦパワーモジュール（高周波電力増幅モジュール）
１４ａ  電力増幅部（第２の電力増幅部）
１４ｂ  電力増幅部（第１の電力増幅部）
１５，１６  ＳＡＷ
１７  モジュール配線基板
１７ａ  モジュール配線基板
１８，１８ａ  半導体チップ
１９  入力整合回路
２０  出力整合回路
２１  入力整合回路
２２  出力整合回路
２３〜２６  電極部
２７，２８  ボンディング電極
２９，３０  ボンディング電極
３１〜３５  ボンディング電極
３６，３６ａ  グランド配線層（基準電位領域）
３７〜４５  チップ電極
４６  ボンディングワイヤ
４７  ボンディングワイヤ（トラップ用ボンディングワイヤ）
４８  半導体基板
４９  サブコレクタ
５０  コレクタ
５１  ベース
５２  エミッタ
５３  エミッタ電極
５４  内層配線
５５  表層配線
５６  バイアホール
５７  表層配線
５８  裏面配線（基準電位層）
６０  サブコレクタ
６１  コレクタ
６２  ベース
６３  エミッタ
６４  エミッタ電極
６５  内層配線
６６  ベース電極
６７  内層配線
６８  コレクタ電極
６９  内層配線
７０〜７２  表面配線層
７３  バイアホール
７４〜７７  コンデンサ
７８  コイル
７９〜８１  伝送経路
８２〜９４  バンプ
８９〜９３  バンプ（トラップ用バンプ）
９４  バンプ
９５  金ペースト
Ｔ１〜Ｔ４  トランジスタ
【図１】
2005033350.tif 000003
【図２】
2005033350.tif 000004
【図３】
2005033350.tif 000005
【図４】
2005033350.tif 000006
【図５】
2005033350.tif 000007
【図６】
2005033350.tif 000008
【図７】
2005033350.tif 000009
【図８】
2005033350.tif 000010