(57)【要約】      （修正有）【課題】入力電源に接続されたコイルとコイルに流れる電流をスイッチングする第１のスイッチング手段と、コイルと第１のスイッチング手段との接続点の電位を出力端子に出力する第２のスイッチング手段とを交互にオンさせるように制御する制御手段とを有する電源装置及び電源制御装置に関し、小型で、かつ、無効電流を低減する。【解決手段】一端が入力電源に接続されたコイルと、コイルの他端に接続され、コイルに流れる電流をスイッチングする第１のスイッチング手段と、コイルと第１のスイッチング手段との接続点の電位を出力端子に出力する第２のスイッチング手段と、第１のスイッチング手段と第２のスイッチング手段とを交互にオンさせるように制御する制御手段とを有する電源装置において、第２のスイッチング手段はディプレッション型のｎチャネルＭＯＳトランジスタから構成された。【選択図】図１
2005318738.tif 000002
【特許請求の範囲】
【請求項１】
一端が入力電源に接続されたコイルと、該コイルの他端に接続され、該コイルに流れる電流をスイッチングする第１のスイッチング手段と、該コイルと該第１のスイッチング手段との接続点の電位を出力端子に出力する第２のスイッチング手段と、該第１のスイッチング手段と該第２のスイッチング手段とを交互にオンさせるように制御する制御手段とを有する電源装置において、
前記第２のスイッチング手段は、ディプレッション形のｎチャネルＭＯＳトランジスタから構成されたことを特徴とする電源装置。
【請求項２】
前記制御手段は、前記第２のスイッチング手段の閾値を略ゼロ電位として制御することを特徴とする請求項１記載の電源装置。
【請求項３】
コイルに流れる電流をスイッチングする第１のスイッチング手段と、該コイルと該第１のスイッチング手段との接続点の電位を出力端子に出力する第２のスイッチング手段と、該第１のスイッチング手段と該第２のスイッチング手段とを交互にオンさせるように制御する制御手段とを有する電源制御装置において、
前記第２のスイッチング手段は、ディプレッション型のｎチャネルＭＯＳトランジスタから構成されたことを特徴とする電源制御装置。
【請求項４】
前記制御手段は、前記第２のスイッチング手段の閾値を略ゼロ電位として制御することを特徴とする請求項３記載の電源制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電源装置及び電源制御装置に係り、特に、一端が入力電源に接続されたコイルと、コイルの他端に接続され、コイルに流れる電流をスイッチングする第１のスイッチング手段と、コイルと第１のスイッチング手段との接続点の電位を出力端子に出力する第２のスイッチング手段と、第１のスイッチング手段と第２のスイッチング手段とを交互にオンさせるように制御する制御手段とを有する電源装置及び電源制御装置に関する。
【背景技術】
【０００２】
図３は、従来の一例の回路構成図を示す。
【０００３】
従来の電源装置１は、コイルＬ及び電源制御ＩＣ１１、平滑用キャパシタＣから構成され、直流電源１２から供給される直流電圧を昇圧して負荷ＲLに供給する装置である。
【０００４】
コイルＬは、一端が直流電源１２に接続され、他端が電源制御ＩＣ１１の端子Ｔ１に接続されている。電源制御ＩＣ１１は、ＭＯＳトランジスタＭ１、Ｍ２、制御回路２１から構成されている。
【０００５】
ＭＯＳトランジスタＭ１は、ｎチャネルＭＯＳトランジスタから構成され、ドレイン−ソースが入力端子Ｔ１と接地端子Ｔ３との間に接続され、ゲートが制御回路２１に接続されている。ＭＯＳトランジスタＭ２は、ｐチャネルＭＯＳトランジスタから構成され、ドレイン−ソースが入力端子Ｔ１と出力端子Ｔ２との間に接続され、ゲートが制御回路２１に接続されている。
【０００６】
制御回路２１は、出力端子Ｔ２の電圧を検出して、出力端子Ｔ２の電圧が一定になるようにＭＯＳトランジスタＭ１及びＭＯＳトランジスタＭ２がオン又はオフとなる期間を制御する。このとき、ＭＯＳトランジスタＭ１とＭＯＳトランジスタＭ２とは、交互にオン／オフするように制御される。
【０００７】
制御回路２１は、ＭＯＳトランジスタＭ１をオンし、ＭＯＳトランジスタＭ２をオフさせる。ＭＯＳトランジスタＭ１がオンし、ＭＯＳトランジスタＭ２がオフすることにより、コイルＬに電流が流れる。
【０００８】
次に、制御回路２１は、ＭＯＳトランジスタＭ１をオフし、ＭＯＳトランジスタＭ２をオンする。ＭＯＳトランジスタＭ１をオフことにより、コイルＬに逆起電力が発生する。
【０００９】
このため、ＭＯＳトランジスタＭ１とコイルＬ１との接続点には、直流電源１２から供給される直流電圧にコイルＬで発生する逆起電力を加えた電圧が発生する。このとき、ＭＯＳトランジスタＭ２をオンすることにより、直流電源１２から供給される直流電圧にコイルＬで発生する逆起電力を加えた電圧からＭＯＳトランジスタＭ２のドレイン−ソース間の電圧降下分を引いた電圧が出力端子Ｔ２から出力される。
【００１０】
出力端子Ｔ２に発生した電圧は、平滑用キャパシタＣによって平滑化され、負荷ＲLに印される。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかるに、従来の電源装置では、出力ＭＯＳトランジスタＭ２がｐチャネルＭＯＳトランジスタから構成されていた。
【００１２】
図４はｐチャネルＭＯＳトランジスタの断面構成図を示す。
【００１３】
ｐチャネルＭＯＳトランジスタは、図４に示すようにｐ型半導体基板４１上に形成されたｎ型ウェル領域４２上に形成される。ｎ型ウェル領域４２上には、高濃度ｎ型拡散領域４３、及び、ｐ型拡散領域４４、４５が形成されている。
【００１４】
ｐ型拡散領域４４、４５は、ドレイン、ソースとされる、また、高濃度ｎ型拡散領域４３は、ｐ型拡散領域４５に接続され、ｎ型ウェル領域４２にバイアス電圧を印加する。
【００１５】
ｐ型拡散領域４４とｐ型拡散領域４５との間にチャネル領域が形成される。チャネル領域上には、絶縁層４６を介してゲート電極４７が形成されている。なお、ｐ型半導体基板４１には、高濃度ｐ型拡散領域４８が形成されている。高濃度ｐ型拡散領域４８は、接地されており、ｐ型半導体基板４１を接地電位に維持する。
【００１６】
図４に示すような構成のｐチャネルＭＯＳトランジスタでは、図４に破線で示すように、ｐ型半導体基板４１がコレクタ、ｎ型ウェル領域４２及び高濃度ｎ型拡散領域４３がベース、ｐ型拡散領域４４がエミッタとする寄生ｐｎｐトランジスタＱ１が形成される。
【００１７】
図４に示すｐチャネルＭＯＳトランジスタを図３に示す電源装置１のＭＯＳトランジスタＭ２に用いる場合、ｐ型拡散領域４４が入力端子Ｔ１に接続し、ｐ型拡散領域４５を出力端子Ｔ２に接続する。高濃度ｎ型拡散領域４３は、出力端子Ｔ２に接続される。
【００１８】
よって、寄生ｐｎｐトランジスタＱ１は、図３に破線で示すように接続されることになる。図３において、例えば、ＭＯＳトランジスタＭ１がオフされ、端子Ｔ１の電圧が昇圧された状態で、負荷ＲLへの電流の供給を停止するため、ＭＯＳトランジスタＭ２がオフされると、寄生ｐｎｐトランジスタＱ１のエミッタ電位がベース電位に比べて高くなるので、寄生ｐｎｐトランジスタＱ１がオンし、入力端子Ｔ１から接地に無効な電流が流れる。
【００１９】
本発明は上記の点に鑑みてなされたもので、小型で、かつ、無効電流を低減できる電源装置及び電源制御装置を提供することを目的とする。
【課題を解決するための手段】
【００２０】
本発明は、一端が入力電源に接続されたコイル（Ｌ）と、コイル（Ｌ）の他端に接続され、コイル（Ｌ）に流れる電流をスイッチングする第１のスイッチング手段（Ｍ１）と、コイル（Ｌ）と第１のスイッチング手段（Ｍ１）との接続点の電位を出力端子（Ｔ２）に出力する第２のスイッチング手段（Ｍ12）と、第１のスイッチング手段（Ｍ１）と第２のスイッチング手段（Ｍ12）とを交互にオンさせるように制御する制御手段（１２１）とを有する電源装置において、第２のスイッチング手段（Ｍ12）はディプレッション型のｎチャネルＭＯＳトランジスタから構成されたことを特徴とする。
【００２１】
また、制御手段（１２１）は、第２のスイッチング手段（Ｍ12）の閾値を略ゼロ電位として制御することを特徴とする。
【００２２】
なお、上記参照符号は、あくまでも参考であり、これによって、特許請求の範囲が限定されるものではない。
【発明の効果】
【００２３】
本発明によれば、一端が入力電源に接続されたコイル（Ｌ）と、コイル（Ｌ）の他端に接続され、コイル（Ｌ）に流れる電流をスイッチングする第１のスイッチング手段（Ｍ１）と、コイル（Ｌ）と第１のスイッチング手段（Ｍ１）との接続点の電位を出力端子（Ｔ２）に出力する第２のスイッチング手段（Ｍ12）と、第１のスイッチング手段（Ｍ１）と第２のスイッチング手段（Ｍ12）とを交互にオンさせるように制御する制御手段（１２１）とを有する構成の電源装置において、第２のスイッチング手段としてディプレッション型のｎチャネルＭＯＳトランジスタを用いことにより、小さいサイズで、大きな電流供給能力が得られるため、第２のスイッチング手段（Ｍ12）のサイズを小さくでき、よって、電源装置を小型化できる。また、入力電圧の上昇によって入力端子を接地させるような寄生トランジスタが形成されないので、無効電流を低減できる。
【発明を実施するための最良の形態】
【００２４】
図１は本発明の一実施例の回路構成図を示す。同図中、図３と同一構成部分には同一符号を付し、その説明は省略する。
【００２５】
本実施例の電源装置１００は、入力端子Ｔ１と出力端子Ｔ２との間に接続されたＭＯＳトランジスタの構成が従来とは相違する。本実施例のＭＯＳトランジスタＭ12は、遮断状態がディプレッション形で、チャネルの極性がｎ型のＭＯＳトランジスタから構成される。
【００２６】
ここでは、Ｐ型半導体基板３１上に形成されたディプレッション形ｎチャネルＭＯＳトランジスタの構造について説明する。
【００２７】
図２はディプレッション形ｎチャネルＭＯＳトランジスタの断面構成図を示す。
【００２８】
ｐ型半導体基板３１には、高濃度ｐ型拡散領域３２が形成されており、ｐ型半導体基板３１は、高濃度ｐ型拡散領域３２を介して接地に接続されている。また、ｐ型半導体基板３１上には、ｎ型拡散領域３３、３４、３７が形成されている。ｎ型拡散領域３３はドレインとされ、ｎ型拡散領域３４はソースとされる。また、ｎ型拡散領域３７は、ｎ型拡散領域３３とｎ型拡散領域３４との間の表面に薄く、ドーピングされており、このｎ型拡散領域３７によって、ディプレッション型の特性が得られる。ｐ型半導体基板３１のチャネル領域の上部には、絶縁層３５を介してゲート電極３６が形成されている。
【００２９】
ＭＯＳトランジスタＭ12は、上記構成のディプレッション形ｎチャネルＭＯＳトランジスタから構成されている。ディプレッション形ｎチャネルＭＯＳトランジスタは、一般にｐチャネルＭＯＳトランジスタに比べて電流供給能力が高い。このため、ｐチャネルＭＯＳトランジスタと同等の電流供給能力を持たせた場合に、素子サイズを大幅に小さくできる。このため、電流制御ＩＣ１００のＭＯＳトランジスタＭ12の素子サイズを大幅に小さくでき、よって、電流制御ＩＣ１００のチップサイズを大幅に小さくできる。
【００３０】
また、図２に示すディプレッション形ｎチャネルＭＯＳトランジスタには、寄生素子として寄生ダイオードＤ１、Ｄ２は生じるものの、図４に示すｐチャネルＭＯＳトランジスタのように、寄生ＰＮＰトランジスタＱ１は発生しない。このため、負荷ＲLに流れる負荷電流ＩLが増えることにより寄生ＰＮＰトランジスタＱ１のエミッタ電位が上昇し、寄生ＰＮＰトランジスタＱ１がオンして、端子Ｔ１と接地端子Ｔ３とが寄生ＰＮＰトランジスタＱ１を介して接続され、端子Ｔ１から接地に電流が流れることを防止できる。
【図面の簡単な説明】
【００３１】
【図１】本発明の一実施例の回路構成図である。
【図２】ディプレッション形ｎチャネルＭＯＳトランジスタの断面構成図である。
【図３】従来の一例の回路構成図である。
【図４】ｐチャネルＭＯＳトランジスタの断面構成図である。
【符号の説明】
【００３２】
１００  電源装置
１２  直流電源
１１１  電源制御ＩＣ
１２１  制御回路
Ｌ  コイル、Ｃ  平滑用キャパシタ、ＲL  負荷、Ｍ１、Ｍ12  ＭＯＳトランジスタ、
【図１】
2005318738.tif 000003
【図２】
2005318738.tif 000004
【図３】
2005318738.tif 000005
【図４】
2005318738.tif 000006