(57)【要約】【課題】スイッチング損失を低減可能で、広範囲な入出力電圧の変動に対応でき、また従来回路を容易に本発明の回路に変更できるＤＣ−ＤＣコンバータを提供する。【解決手段】本発明に係るＤＣ−ＤＣコンバータ１０は、主スイッチング素子Ｑ１と、チョークコイルＬ１と、出力コンデンサＣ５と、ダイオードモジュール２０とを備え、ダイオードモジュール２０は、補助スイッチング素子Ｑ２および共振用コンデンサＣ４からなる第１の直列回路と、フライホイールダイオードＤ３および共振用コイルＬ２からなる第２の直列回路とを備え、前記第１および第２の直列回路が並列に接続されている。【選択図】  図１
2005318766.tif 000002
【特許請求の範囲】
【請求項１】
主スイッチング素子と、チョークコイルと、出力コンデンサと、ダイオードモジュールとを備え、前記主スイッチング素子のオンオフ動作によって直流電源の電圧を変換して異なる直流電圧を出力するＤＣ−ＤＣコンバータであって、
前記ダイオードモジュールは、補助スイッチング素子および共振用コンデンサからなる第１の直列回路と、フライホイールダイオードおよび共振用コイルからなる第２の直列回路とを備え、前記第１および第２の直列回路が並列に接続されていることを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記ダイオードモジュールは、前記共振用コンデンサに並列に接続された第１のダイオードを含むことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【請求項３】
前記ダイオードモジュールは、前記補助スイッチング素子と前記共振用コンデンサの接続点と、前記フライホイールダイオードと前記共振用コイルの接続点との間に接続された第２のダイオードを含むことを特徴とする請求項１または２に記載のＤＣ−ＤＣコンバータ。
【請求項４】
前記主スイッチング素子の一端が直流電源の一端に接続され、前記主スイッチング素子の他端が前記チョークコイルの一端に接続され、前記チョークコイルの他端が前記出力コンデンサの一端に接続され、前記ダイオードモジュールが、前記主スイッチング素子と前記チョークコイルの接続点と、前記直流電源の他端との間に接続されて、降圧動作を行うことを特徴とする請求項１から３のいずれか１つに記載のＤＣ−ＤＣコンバータ。
【請求項５】
前記チョークコイルの一端が直流電源の一端に接続され、前記チョークコイルの他端が前記主スイッチング素子の一端に接続され、前記主スイッチング素子の他端が前記直流電源の他端に接続され、前記ダイオードモジュールが、前記チョークコイルと前記主スイッチング素子の接続点と、前記出力コンデンサの一端との間に接続されて、昇圧動作を行うことを特徴とする請求項１から３のいずれか１つに記載のＤＣ−ＤＣコンバータ。
【請求項６】
前記主スイッチング素子の一端が直流電源の一端に接続され、前記主スイッチング素子の他端が前記チョークコイルの一端に接続され、前記チョークコイルの他端が前記直流電源の他端に接続され、前記ダイオードモジュールが、前記主スイッチング素子と前記チョークコイルの接続点と、前記出力コンデンサの一端との間に接続されて、昇降圧動作を行うことを特徴とする請求項１から３のいずれか１つに記載のＤＣ−ＤＣコンバータ。
【請求項７】
第１の前記チョークコイルの一端が直流電源の一端に接続され、前記第１のチョークコイルの他端が前記主スイッチング素子の一端および結合コンデンサの一端に接続され、前記主スイッチング素子の他端が前記直流電源の他端に接続され、前記結合コンデンサの他端が第２のチョークコイルの一端に接続され、前記第２のチョークコイルの他端が前記出力コンデンサの一端に接続され、前記ダイオードモジュールが、前記結合コンデンサと前記第２のチョークコイルの接続点と、前記直流電源の他端との間に接続されて、昇降圧動作を行うことを特徴とする請求項１から３のいずれか１つに記載のＤＣ−ＤＣコンバータ。
【請求項８】
第１の前記チョークコイルの一端が直流電源の一端に接続され、前記第１のチョークコイルの他端が前記主スイッチング素子の一端および前記結合コンデンサの一端に接続され、前記主スイッチング素子の他端が前記直流電源の他端に接続され、前記結合コンデンサの他端が第２の前記チョークコイルの一端に接続され、前記第２のチョークコイルの他端が前記直流電源の他端に接続され、前記ダイオードモジュールが、前記結合コンデンサと前記第２のチョークコイルの接続点と、前記出力コンデンサの一端との間に接続されて、昇降圧動作を行うことを特徴とする請求項１から３のいずれか１つに記載のＤＣ−ＤＣコンバータ。
【請求項９】
前記主スイッチング素子の一端が直流電源の一端に接続され、前記主スイッチング素子の他端が第１の前記チョークコイルの一端および結合コンデンサの一端に接続され、前記第１のチョークコイルの他端が前記直流電源の他端に接続され、前記結合コンデンサの他端が第２の前記チョークコイルの一端に接続され、前記第２のチョークコイルの他端が前記出力コンデンサの一端に接続され、前記ダイオードモジュールが、前記結合コンデンサと前記第２のチョークコイルの接続点と、前記直流電源の他端との間に接続されて、昇降圧動作を行うことを特徴とする請求項１から３のいずれか１つに記載のＤＣ−ＤＣコンバータ。
【請求項１０】
前記主スイッチング素子に並列にコンデンサが接続されていることを特徴とする請求項１から９のいずれか１つに記載のＤＣ−ＤＣコンバータ。
【請求項１１】
前記共振用コイルと前記フライホイールダイオードの接続点と、前記直流電源との間に第３のダイオードを備えることを特徴とする請求項４から６のいずれか１つに記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＣ−ＤＣコンバータに関し、詳しくは、スイッチング損失を低減可能なダイオードモジュールを備えたＤＣ−ＤＣコンバータに関する。
【背景技術】
【０００２】
半導体デバイスのスイッチング制御によって、入力直流電圧を安定化された所望の直流電圧に変換するＤＣ−ＤＣコンバータは、効率が高くかつ小型・軽量化が容易である等の利点を有するため、現在、様々な電子機器の電源、あるいはインバータ技術に基づく電動機制御や種々の放電管の点灯回路等に応用されて、それらの不可欠の構成要素となっている。
【０００３】
たとえば、従来の降圧型ＤＣ−ＤＣコンバータの回路構成を、図１６に示す。図１６において、ＤＣ−ＤＣコンバータ１００は、主スイッチング素子である電界効果型トランジスタＱ１、フライホイールダイオードＤ３、チョークコイルＬ１、出力コンデンサＣ５、および制御回路１０２を有しており、電圧Ｖｉは直流電源を、抵抗Ｒ１は負荷をそれぞれ示している。また、コンデンサＣ１は電界効果型トランジスタＱ１のドレイン・ソース間接合容量である。
【０００４】
直流電源Ｖｉは、その正極側端子が電界効果型トランジスタＱ１の一端であるドレインに接続され、負極側端子は接地されている。電界効果型トランジスタＱ１の一端であるソースは、フライホイールダイオードＤ３のカソードとチョークコイルＬ１の一端に接続され、チョークコイルＬ１の他端は、出力コンデンサＣ５の一端に接続されている。出力コンデンサＣ５の他端およびフライホイールダイオードＤ３のアノードは接地されている。制御回路１０２は、その検出用端子がチョークコイルＬ１の負荷Ｒ１側に接続され、出力端子が電界効果型トランジスタＱ１のゲートに接続されている。
【０００５】
このＤＣ−ＤＣコンバータ１００の動作について説明する。まず、電界効果型トランジスタＱ１がオフ状態で定常状態にあるものとする。このような定常状態において電界効果型トランジスタＱ１がオンすると、電界効果型トランジスタＱ１を介して直流電源ＶｉからチョークコイルＬ１へと電流が流れ、チョークコイルＬ１の負荷Ｒ１側の電圧は、出力コンデンサＣ５によって平滑化されて負荷Ｒ１に印加される。この際、電界効果型トランジスタＱ１のオン期間には、チョークコイルＬ１に、その電流に応じたエネルギーが蓄積されている。その後、電界効果型トランジスタＱ１がオフすると、チョークコイルＬ１の両端に起電力が発生し、この起電力によって維持される電流がフライホイールダイオードＤ３を通じて転流して、オン期間に蓄積されたエネルギーが負荷Ｒ１に供給される。
【０００６】
以上の動作を繰り返すことにより、負荷Ｒ１の両端には電界効果型トランジスタＱ１のデューティ比（「オン期間／（オン期間＋オフ期間）」）に応じた電圧が出力される。ここで、制御回路１０２は、入力電圧Ｖｉおよび負荷Ｒ１の変動によらずに一定の出力電圧を維持するため、検出した出力電圧に基づいて電界効果型トランジスタＱ１のデューティー比を変化させるＰＷＭ（Pulse Width Modulation）制御を行う。
【０００７】
このようなＤＣ−ＤＣコンバータ１００では、ドレイン・ソース間の接合容量Ｃ１や配線による寄生インダクタにより、電界効果型トランジスタＱ１のオンする瞬間やオフする瞬間に、ゼロではないドレイン・ソース間電圧とドレイン電流とが同時に存在する遷移期間が生じ、これによってスイッチング損失が発生する。このスイッチング損失は、オンオフ制御の高周波化によって増大するため、高周波化によってチョークコイルのインダクタンスや出力コンデンサの容量を小さくし、装置の小型化・軽量化を図る上で大きな問題となる。また電界効果型トランジスタＱ１がオフすることによって、フライホイールダイオードＤ３に対して逆バイアスがかかると、その逆回復時間にカソードからアノードへ大きなリカバリ電流が流れ、大きな損失が発生するという問題もある。
【０００８】
これらの問題に対して、従来、共振を利用することによりスイッチング損失やリカバリ電流による損失を低減するいわゆるソフトスイッチング技術が知られており、たとえば、特許文献１には、広範囲な入出力電圧変動に対応するため、スイッチング素子や整流素子の接合容量を利用した共振回路の構成が開示されている。
【特許文献１】特開２００３−１８９６０２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に記載されたような構成のＤＣ−ＤＣコンバータでは、デューティー比を小さくした場合、共振用コイルに十分なエネルギーを蓄えることができなくなり、これに伴って共振用コンデンサの電圧が減少し、この状態が継続すると最終的に共振用コンデンサの電圧が逆方向となり、共振用コイルのリセットができなくなってしまうという問題がある。また、整流ダイオード（フライホイールダイオード）および共振用に付加する部品から構成される整流回路部分が、共振用コイルのみを第１のスイッチング素子とチョークコイルとの間に介在させ、その他の部品を共振用コイルの両端から並列に接続する構成であるため、この整流回路部分を１つのモジュールとする場合、少なくとも三端子を有する回路となり、二端子素子であるフライホイールダイオードのみを使用した従来の回路からの変更が容易ではないという問題がある。
【００１０】
本発明は、上記課題に鑑みて、スイッチング損失を低減可能で、しかも広範囲な入出力電圧の変動に対応でき、また従来回路を容易に本発明の回路に変更できるダイオードモジュールを用いたＤＣ−ＤＣコンバータを提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記目的を達成するため、本発明に係るＤＣ−ＤＣコンバータは、主スイッチング素子と、チョークコイルと、出力コンデンサと、ダイオードモジュールとを備え、前記主スイッチング素子のオンオフ動作によって直流電源の電圧を変換して異なる直流電圧を出力するＤＣ−ＤＣコンバータであって、前記ダイオードモジュールは、補助スイッチング素子および共振用コンデンサからなる第１の直列回路と、フライホイールダイオードおよび共振用コイルからなる第２の直列回路とを備え、前記第１および第２の直列回路が並列に接続されていることを特徴とする。
【００１２】
さらに、前記ダイオードモジュールは、前記共振用コンデンサに並列に接続された第１のダイオードを含むことを特徴とする。
【００１３】
さらに、前記ダイオードモジュールは、前記補助スイッチング素子と前記共振用コンデンサの接続点と、前記フライホイールダイオードと前記共振用コイルの接続点との間に接続された第２のダイオードを含むことを特徴とする。
【００１４】
別の態様では、本発明に係るＤＣ−ＤＣコンバータは、前記主スイッチング素子の一端が直流電源の一端に接続され、前記主スイッチング素子の他端が前記チョークコイルの一端に接続され、前記チョークコイルの他端が前記出力コンデンサの一端に接続され、前記ダイオードモジュールが、前記主スイッチング素子と前記チョークコイルの接続点と、前記直流電源の他端との間に接続されて、降圧動作を行うことを特徴とする。
【００１５】
別の態様では、本発明に係るＤＣ−ＤＣコンバータは、前記チョークコイルの一端が直流電源の一端に接続され、前記チョークコイルの他端が前記主スイッチング素子の一端に接続され、前記主スイッチング素子の他端が前記直流電源の他端に接続され、前記ダイオードモジュールが、前記チョークコイルと前記主スイッチング素子の接続点と、前記出力コンデンサの一端との間に接続されて、昇圧動作を行うことを特徴とする。
【００１６】
別の態様では、本発明に係るＤＣ−ＤＣコンバータは、前記主スイッチング素子の一端が直流電源の一端に接続され、前記主スイッチング素子の他端が前記チョークコイルの一端に接続され、前記チョークコイルの他端が前記直流電源の他端に接続され、前記ダイオードモジュールが、前記主スイッチング素子と前記チョークコイルの接続点と、前記出力コンデンサの一端との間に接続されて、昇降圧動作を行うことを特徴とする。
【００１７】
別の態様では、本発明に係るＤＣ−ＤＣコンバータは、第１の前記チョークコイルの一端が直流電源の一端に接続され、前記第１のチョークコイルの他端が前記主スイッチング素子の一端および結合コンデンサの一端に接続され、前記主スイッチング素子の他端が前記直流電源の他端に接続され、前記結合コンデンサの他端が第２のチョークコイルの一端に接続され、前記第２のチョークコイルの他端が前記出力コンデンサの一端に接続され、前記ダイオードモジュールが、前記結合コンデンサと前記第２のチョークコイルの接続点と、前記直流電源の他端との間に接続されて、昇降圧動作を行うことを特徴とする。
【００１８】
別の態様では、本発明に係るＤＣ−ＤＣコンバータは、第１の前記チョークコイルの一端が直流電源の一端に接続され、前記第１のチョークコイルの他端が前記主スイッチング素子の一端および前記結合コンデンサの一端に接続され、前記主スイッチング素子の他端が前記直流電源の他端に接続され、前記結合コンデンサの他端が第２の前記チョークコイルの一端に接続され、前記第２のチョークコイルの他端が前記直流電源の他端に接続され、前記ダイオードモジュールが、前記結合コンデンサと前記第２のチョークコイルの接続点と、前記出力コンデンサの一端との間に接続されて、昇降圧動作を行うことを特徴とする。
【００１９】
別の態様では、本発明に係るＤＣ−ＤＣコンバータは、前記主スイッチング素子の一端が直流電源の一端に接続され、前記主スイッチング素子の他端が第１の前記チョークコイルの一端および結合コンデンサの一端に接続され、前記第１のチョークコイルの他端が前記直流電源の他端に接続され、前記結合コンデンサの他端が第２の前記チョークコイルの一端に接続され、前記第２のチョークコイルの他端が前記出力コンデンサの一端に接続され、前記ダイオードモジュールが、前記結合コンデンサと前記第２のチョークコイルの接続点と、前記直流電源の他端との間に接続されて、昇降圧動作を行うことを特徴とする。
【００２０】
さらに、本発明に係るＤＣ−ＤＣコンバータは、前記主スイッチング素子に並列にコンデンサが接続されていることを特徴とする。
【００２１】
さらに、本発明に係るＤＣ−ＤＣコンバータは、前記共振用コイルと前記フライホイールダイオードの接続点と、前記直流電源との間に第３のダイオードを備えることを特徴とする。
【発明の効果】
【００２２】
本発明に係るＤＣ−ＤＣコンバータによれば、補助スイッチング素子および共振用コンデンサからなる直列回路と、フライホイールダイオードおよび共振用コイルからなる直列回路が並列に接続されたダイオードモジュールによって、主スイッチング素子および補助スイッチング素子のスイッチング損失およびフライホイールダイオードのリカバリ電流を低減すると共に、広い入出力電圧範囲におけるＰＷＭ制御が可能となる。また、本発明のダイオードモジュールは、二端子素子としてモジュール化されているため、従来のＤＣ−ＤＣコンバータにおけるフライホイールダイオードを、本発明のダイオードモジュールに容易に置換することができる。
【００２３】
特に、ダイオードモジュール中の共振用コンデンサに並列に第１のダイオードを接続することによって、共振用コンデンサの電圧が逆方向になることが防止されるため、主スイッチング素子のディーティ比が非常に小さい場合であっても、ＤＣ−ＤＣコンバータを正常に動作させることができる。
【００２４】
さらに、補助スイッチング素子と共振用コンデンサの接続点と、フライホイールダイオードと共振用コイルの接続点との間に第２のダイオードを接続することによって、リンギングの発生を抑制することが可能となる。
【００２５】
また、本発明によれば、降圧型、昇圧型、昇降圧型、Ｃｕｋ型、Ｓｅｐｉｃ型、Ｚｅｔａ型等の回路構成の相違によらず、従来のそれらの回路において使用されるフライホイールダイオードを本発明のダイオードモジュールに置換することによって、本発明に係るＤＣ−ＣＤコンバータを容易に実現することができる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明に係るＤＣ−ＤＣコンバータを、添付図面を参照して詳細に説明する。図１は、本発明に係るＤＣ−ＤＣコンバータの第１の実施形態を示す回路図である。図１において、ＤＣ−ＤＣコンバータ１０は、主スイッチング素子Ｑ１、チョークコイルＬ１、出力コンデンサＣ５、ダイオードモジュール２０、および制御回路１２を備え、電圧Ｖｉは直流電源を、抵抗Ｒ１は負荷をそれぞれ示している。主スイッチング素子Ｑ１は、好ましくは電界効果型トランジスタからなり、この主スイッチング素子Ｑ１に並列に接続されたダイオードＤ１およびコンデンサＣ１は、それぞれ電界効果型トランジスタに内臓されているボディーダイオードおよびドレイン・ソース間接合容量を示している。
【００２７】
このＤＣ−ＤＣコンバータ１０は、降圧型のＤＣ−ＤＣコンバータであり、主スイッチング素子Ｑ１の一端であるドレインが直流電源Ｖｉの正極側端子に接続され、主スイッチング素子Ｑ１の他端であるソースがチョークコイルＬ１の一端に接続され、チョークコイルＬ１の他端が出力コンデンサＣ５の一端に接続され、直流電源Ｖｉの負極側端子と出力コンデンサＣ５の他端は接地されている。また、ダイオードモジュール２０は、主スイッチング素子Ｑ１およびチョークコイルＬ１の接続点と、直流電源Ｖｉの負極側端子との間に接続されている。制御回路１２は、その検出用端子がチョークコイルＬ１の負荷Ｒ１側に接続され、出力端子が主スイッチング素子、およびダイオードモジュール２０の後述する補助スイッチング素子Ｑ２のゲートに接続されている。
【００２８】
次に、本発明に係るダイオードモジュール２０の構成を、図２を参照して説明する。図２（ａ）および図２（ｂ）は、それぞれ本発明に係るダイオードモジュール２０の一実施形態を示す回路図である。図２（ａ）において、ダイオードモジュール２０は、補助スイッチング素子Ｑ２と共振用コンデンサＣ４からなる第１の直列回路と、フライホイールダイオードＤ３と共振用コイルＬ２からなる第２の直列回路が並列に接続されて構成されている。また、本実施形態では、共振用コンデンサＣ４には、このコンデンサＣ４に並列に第１のダイオードＤ５が接続されている。さらに、補助スイッチング素子Ｑ２と共振用コイルＬ２の接続点に第２のダイオードＤ４のカソードが接続され、フライホイールダイオードＤ３と共振用コイルＬ２の接続点に第２のダイオードＤ４のアノードが接続されている。ここで、補助スイッチング素子Ｑ２は、好ましくは電界効果型トランジスタからなり、この補助スイッチング素子Ｑ２に並列に接続されたダイオードＤ２は、電界効果型トランジスタに内臓されているボディーダイオードを示している。また、フライホイールダイオードＤ３に並列に接続されたコンデンサＣ３は、フライホイールダイオードＤ３の接合容量を示している。このダイオードモジュール２０に対して、そのカソードおよびアノードを、フライホイールダイオードＤ３の極性に従って、図示したように定義することができる。
【００２９】
図２（ｂ）に示す他の実施形態でも、ダイオードモジュール２０´は、補助スイッチング素子Ｑ２と共振用コンデンサＣ４からなる第１の直列回路と、フライホイールダイオードＤ３と共振用コイルＬ２からなる第２の直列回路が並列に接続されて構成されており、共振用コンデンサＣ４には、このコンデンサＣ４に並列に第１のダイオードＤ５が接続されている。ただし、補助スイッチング素子Ｑ２と共振用コイルＬ２の接続点には、第２のダイオードＤ４のアノードが接続され、フライホイールダイオードＤ３と共振用コイルＬ２の接続点には、第２のダイオードＤ４のカソードが接続されており、言い換えれば、ダイオードモジュール２０´は、図２（ａ）に示すダイオードモジュール２０に対して、各素子Ｄ３、Ｄ４、Ｄ５、Ｑ２の極性をすべて反転させて接続した構成を有している。この場合も、ダイオードモジュール２０のカソードおよびアノードは、フライホイールダイオードＤ３の極性に従って、図示したように定義される。
【００３０】
ここで、図２（ａ）および図２（ｂ）に示すダイオードモジュール２０、２０´において、フライホイールダイオードＤ３が十分な耐圧を有しかつ後述するリンギングによるノイズの発生を考慮する必要がない場合には、第２のダイオードＤ４は必ずしも使用しなくてもよい。第２のダイオードＤ４がない場合、補助スイッチング素子Ｑ２と共振用コンデンサＣ４からなる直列回路の接続順は逆にしてもよく、同様に、フライホイールＤ３と共振用コイルＬ２からなる直列回路の接続順を逆にしてもよい。
【００３１】
さらに、以上の説明を通じて、各スイッチング素子Ｑ１、Ｑ２は電界効果型トランジスタとしたが、本発明に係るＤＣ−ＤＣコンバータにおけるスイッチング素子Ｑ１、Ｑ２として、バイポーラトランジスタやＩＧＢＴ（Insulated Gate Bipolar Transistor）等の他のスイッチング素子を使用してもよい。また、使用するスイッチング素子の特性に応じて、主スイッチング素子Ｑ１に並列に接続されたダイオードＤ１および容量Ｃ１、スイッチング素子Ｑ２に並列に接続されたダイオードＤ２、および、フライホイールダイオードＤ３に接続された容量Ｃ３を、それぞれ対応する外付けの部品により構成することもできる。
【００３２】
次に、本実施形態におけるＤＣ−ＤＣコンバータ１０の動作を説明するが、この際、上述したダイオードモジュール２０および２０´の動作は同様なものであるため、以下の説明では、ダイオードモジュール２０に基づいてその動作を説明する。再び図１を参照すると、ダイオードモジュール２０は、そのカソードが主スイッチング素子Ｑ１とチョークコイルＬ１の接続点に接続され、そのアノードが直流電源Ｖｉの負極側端子に接続されて、従来の降圧型ＤＣ−ＤＣコンバータにおけるフライホイールダイオード（図１６に示すＤ３）を代替することによって、本発明に係るＤＣ−ＤＣコンバータ１０を実現するものである。その動作において、制御回路１２は、主スイッチング素子Ｑ１と補助スイッチング素子Ｑ２とを、共にオフする期間を挟んで交互にオンするようにＰＷＭ制御で駆動する。
【００３３】
ここで、ＤＣ−ＤＣコンバータ１０において、チョークコイルＬ１は十分に大きく、実質的に定電流源Ｉｏとして動作し、また、共振用コンデンサＣ４は補助スイッチング素子Ｑ２の接合容量よりも十分に大きく、実質的にほぼ一定の電圧ＶＣ４を供給する定電圧源として動作する。さらに、主スイッチング素子Ｑ１および補助スイッチング素子Ｑ２のオン抵抗はほぼゼロ、各ダイオードの順方向電圧はほぼゼロと仮定する。また、本発明に係るＤＣ−ＤＣコンバータ１０の基本動作を分かりやすくするため、フライホイールダイオードＤ３の接合容量Ｃ３の影響、および、第１のダイオードＤ５および第２のダイオードＤ４の作用については後述するものとし、ここでは、フライホイールダイオードＤ３を接合容量を持たない理想的な素子とみなし、ダイオードモジュール２０は、第１のダイオードＤ５および第２のダイオードＤ４を有さずに構成されているものとする。以上の前提の下に、図１に示す回路図は、図３に示す回路図のように単純化することができる。
【００３４】
図３において、Ｖｉは直流電源から供給される一定の直流電圧、Ｉｏは定電流源によって流れる電流である（以下、必要に応じて，直流電源自体および定電流源自体もそれぞれ同じ符号ＶｉおよびＩｏで参照する）。また、ＶＱ１は主スイッチング素子Ｑ１の両端に印加される電圧、ＶＱ２は主スイッチング素子Ｑ２の両端に印加される電圧、ＶＤ３はフライホイールダイオードＤ３の両端に印加される電圧、ＶＬ２は共振用コイルＬ２の両端に印加される電圧であって、それぞれ図中に示す−から＋への方向を正方向として定義する。また、ＩＱ１は主スイッチング素子Ｑ１に流れる電流、ＩＱ２は補助スイッチング素子Ｑ２に流れる電流、ＩＤ３はフライホイールダイオードＤ３に流れる電流であって、それぞれ図中に示す矢印の方向を正方向として定義する。なお、ＩＱ１にはスイッチング素子Ｑ１の接合容量Ｃ１やボディーダイオードＤ１を通じて流れる電流も含まれ、ＩＱ２にはスイッチング素子Ｑ２のボディーダイオードＤ２を通じて流れる電流も含まれる。
【００３５】
以下、ＤＣ−ＤＣコンバータ１０が、主スイッチング素子Ｑ１がオン状態にあって定常動作している段階から、主スイッチング素子Ｑ１がオフし、その後再びオンするまでの動作について、図４に示すタイミングチャート、および図５〜図７に示す電流状態図を参照して詳細に説明する。
【００３６】
期間ｔ０〜ｔ１において、主スイッチング素子Ｑ１はオン状態、補助スイッチング素子Ｑ２はオフ状態であり、図５（ａ）に示すように、定電圧電源Ｖｉから主スイッチング素子Ｑ１を介して一定の電流Ｉｏが流れている。この期間中、ＶＱ２の電圧は「Ｖｉ＋ＶＣ４」である。
【００３７】
時刻ｔ１において主スイッチング素子Ｑ１がオフすると、図５（ｂ）に示すように、期間ｔ１〜ｔ２の間に、定電流電源ＩｏによってコンデンサＣ１が充電され、時刻ｔ２において、ＶＱ１の電圧はＶｉに達し、ＶＱ２の電圧はＶＣ４に減少する。
【００３８】
期間ｔ２〜ｔ３において、図５（ｃ）に示すように、フライホイールダイオードＤ３が導通して電流ＩＤ３が流れ始める。さらに、コンデンサＣ１は、電流「Ｉｏ−ＩＤ３」によって充電され、時刻ｔ３において、ＶＱ１の電圧は「Ｖｉ＋ＶＣ４」に達し、ＶＱ２はゼロ、ＶＬ２は−ＶＣ４に達する。
【００３９】
期間ｔ３〜ｔ４において、共振用コイルＬ２の作用によって、図４に示すようにＩＤ３は直線的に増加し、図５（ｄ）に示すように、ダイオードＤ２が導通して「ＩＤ３−Ｉｏ」の電流ＩＱ２が逆方向に流れ始め、共振用コンデンサＣ４を充電する。
【００４０】
時刻ｔ４において補助スイッチング素子Ｑ２がオンすると、期間ｔ４〜ｔ５において、図６（ａ）に示すように、ダイオードＤ２に流れていた電流ＩＱ２は、補助スイッチング素子Ｑ２を流れる。この期間中、共振用コイルＬ２の作用によりＩＤ３は直線的に増加し、ＩＱ２は「ＩＤ３−Ｉｏ」である。時刻ｔ５において、ＩＱ２はゼロになり、ＩＤ３はＩｏに達する。ここで、補助スイッチング素子Ｑ２をオンにする時刻ｔ４は、時刻ｔ３と時刻ｔ５の間であればいつでもよいが、補助スイッチング素子Ｑ２の導通損失を小さくするためには、時刻ｔ３に近い方が良い。
【００４１】
期間ｔ５〜ｔ６において、図６（ｂ）に示すように、共振用コイルＬ２の作用によってＩＤ３は直線的に増加し、Ｉｏよりも大きくなる。この電流を補充するため、補助スイッチング素子Ｑ２を介してコンデンサＣ４は放電される。この時、ＩＱ２は「ＩＤ３−Ｉｏ」である。時刻ｔ６において、ＩＤ３は２×Ｉｏに達し、ＩＱ２はＩｏに達する。
【００４２】
時刻ｔ６において補助スイッチング素子Ｑ２がオフすると、期間ｔ６〜ｔ７において、図６（ｃ）に示すように、共振用コイルＬ２に流れていた電流がコンデンサＣ１を放電する方向に流れ始め、ＩＤ３は直線的に減少し始める。また、Ｃ１の放電によりＶＱ１が減少し始め、ＶＱ２は増大し始める。時刻ｔ６では、ＩＤ３は２×Ｉｏであるため、ＩＱ１は−Ｉｏである。時刻ｔ７において、コンデンサＣ１の放電は終了し、ＶＱ１はゼロになる。この時、ＶＱ２は「Ｖｉ＋ＶＣ４」に達し、ＶＬ２はＶｉに達する。
【００４３】
期間ｔ７〜ｔ８において、図６（ｄ）に示すように、ダイオードＤ１が導通してＩＱ１が逆方向に流れ始める。共振用コイルＬ２の作用によりＩＤ３は直線的に減少し、ＩＱ１は「Ｉｏ−ＩＤ３」となる。
【００４４】
時刻ｔ８において、主スイッチング素子Ｑ１がオンすると、図７（ａ）に示すように、ダイオードＤ１に流れていた電流が主スイッチング素子Ｑ１に流れるようになる。共振用コイルＬ２の作用により、ＩＤ３は直線的に減少する。ここで、主スイッチング素子Ｑ１をオンにする時刻ｔ８は、時刻ｔ７と時刻ｔ９の間であればいつでもよいが、主スイッチング素子Ｑ１の導通損失を小さくするには、時刻ｔ７に近い方が良い。時刻ｔ９においてＩＤ３がＩｏになると、ＩＱ１はゼロになる。
【００４５】
図７（ｂ）にその電流状態を示す期間ｔ９〜ｔ１０において、共振用コイルＬ２の作用によって、図４に示すようにＩＤ３は直線的に減少し、ＩＱ１が正方向に直線的に増加し始める。時刻ｔ１０において、ＩＤ３はゼロになり、ＩＱ１はＩｏに達する。この時、ＶＬ２はゼロとなり、ＶＤ３はＶｉになる。この後は、再び時刻ｔ０に戻り、このサイクルが繰返される。
【００４６】
以上のように、本実施形態におけるＤＣ−ＤＣコンバータ１０では、主スイッチング素子Ｑ１のターンオフ時（時刻ｔ１）およびターンオン時（時刻ｔ８）においてＶＱ１はゼロであり、同様に、補助スイッチング素子Ｑ２のターンオン時（時刻ｔ４）およびターンオフ時（時刻ｔ６）においてＶＱ２はゼロであるため、これらのスイッチング素子Ｑ１、Ｑ２におけるゼロ電圧スイッチングが実現され、スイッチング損失は大幅に低減される。また、ＩＤ３は緩やかに減少する（ｔ６〜ｔ１０）ため、フライホイールダイオードＤ３の逆回復時間におけるリカバリ電流を大幅に低減することができる。
【００４７】
次に、フライホイールダイオードＤ３の接合容量Ｃ３の影響について説明する。ここまでの説明では、図４のタイミングチャートに示すように、時刻ｔ６において補助スイッチＱ２をオフした後ＩＤ３は直線的に減少し、時刻ｔ１０以後、フライホイールダイオードＤ３を流れる電流ＩＤ３がゼロである定常状態（図５（ａ）参照）に、そのまま移行するものして説明した。しかし、図３に示す回路構成に対して、フライホイールダイオードＤ３の接合容量Ｃ３が無視できない場合、図８（ａ）の電流状態図に示すように、この接合容量Ｃ３への充放電を繰返して時刻ｔ１０以後も電流ＩＤ３が流れ続け、接合容量Ｃ３と共振用コイルＬ２との共振によって、図８（ｂ）のタイミングチャートに示すようなリンギングが発生する。
【００４８】
しかし、本実施形態におけるＤＣ−ＤＣコンバータ１０は、そのダイオードモジュール２０に、図２（ａ）および図２（ｂ）に示す第２のダイオードＤ４を備えることによって、このようなリンギングの発生を抑制することができる。すなわち、本実施形態におけるダイオードモジュール２０では、図９（ａ）に示すように、共振のエネルギーはこのダイオードＤ４を介してコンデンサＣ４へと流出する。したがって、図９（ｃ）のタイミングチャートに示すように、期間ｔ１０〜ｔ１１において、フライホイールダイオードＤ３の電圧ＶＤ３は「Ｖｉ＋ＶＣ４」に上昇してその値にクランプされ、時刻ｔ１１以後は、図９（ｂ）に示すように、接合容量Ｃ３に対する充放電は発生しない。
【００４９】
このようなリンギングの抑制は、ダイオードモジュール２０中に第２のダイオードＤ４を設ける代りに、図１０に示すように、共振用コイルＬ２とフライホイールダイオードＤ３の接続点と、直流電源Ｖｉとの間に第３のダイオード（同様に符号Ｄ４で示す）を備えることによって実施することもでき、この場合には、フライホイールダイオードＤ３の電圧ＶＤ３はＶｉにクランプされる。
【００５０】
次に、図２（ａ）および図２（ｂ）に示す第１のダイオードＤ５の作用について説明する。そのため、まず、第１のダイオードＤ５を有さないダイオードモジュール２０を備えたＤＣ−ＤＣコンバータ１０において、たとえば０％に近いような低いデューディ比を使用して非常に低い出力電圧を得ることを考える。このような設定では、図４のタイミングチャートにおける期間ｔ７〜ｔ１０（図６（ｄ）、図７（ａ）、図７（ｂ））が非常に短くなり、共振用コイルＬ２に十分なエネルギーが蓄積できなくなるため、期間ｔ１〜ｔ３（図５（ｂ）、図５（ｃ））において、コンデンサＣ１を「Ｖｉ＋ＶＣ４」の電圧まで充電できなくなる。これによって、期間ｔ３〜ｔ５（図５（ｄ）、図６（ａ））中に共振用コンデンサＣ４の充電が十分にできなくなり、期間ｔ５〜ｔ６（図６（ｂ））における共振用コンデンサＣ４の放電によって、共振用コンデンサＣ４の電圧ＶＣ４は徐々に減少することになる。このようなサイクルを繰返すことによって、最終的に共振用コンデンサＣ４の電圧ＶＣ４は逆方向となり、共振用コイルＬ２をリセットできなくなる結果、図４に示したような動作を正常に実施できなくなる。しかし、本実施形態におけるＤＣ−ＤＣコンバータ１０は、そのダイオードモジュール２０に、共振用コンデンサＣ４に並列に接続された第１のダイオードＤ５を備えることによって、共振用コンデンサＣ４の電圧ＶＣ４が逆方向になることを防止するものである。これによって、０％に近いような極端に低いディーティ比においても、ＤＣ−ＤＣコンバータ１０を正常に動作させることができる。なお、ＤＣ−ＤＣコンバータ１０をこのように低いディーティ比で使用しない場合には、ダイオードＤ５は使用しなくてもよい。
【００５１】
上述した実施形態においては、本発明に係るＤＣ−ＤＣコンバータを降圧型の回路構成において実現する場合を説明したが、本発明は、このような回路構成に限定されるものではなく、他の回路構成においても、従来のＤＣ−ＤＣコンバータで使用されているフライホイールダイオードを、図２（ａ）、図２（ｂ）に示すダイオードモジュール２０、２０´に変更することによって、同様の作用効果を得ることができる。以下、本発明の他の実施形態として、昇圧型、昇降圧型、Ｃｕｋ型、Ｓｅｐｉｃ型、およびＺｅｔａ型の回路構成にダイオードモジュール２０を組み込むことによって、本発明に係るＤＣ−ＤＣコンバータを実現する実施形態を説明するが、ダイオードモジュール２０に関連する動作の詳細は、図４および図５〜図７を参照して上述した第１の実施形態の動作と同様のものであるため、その説明は省略し、それぞれの実施形態に特有の構成を説明する。
【００５２】
図１１は、本発明に係るＤＣ−ＤＣコンバータの第２の実施形態を示す回路図である。図２において、ＤＣ−ＤＣコンバータ３０は、昇圧型のＤＣ−ＤＣコンバータであり、チョークコイルＬ１の一端が直流電源Ｖｉの一端である正極側端子に接続され、チョークコイルＬ１の他端が主スイッチング素子Ｑ１の一端であるドレインに接続され、主スイッチング素子Ｑ１の他端であるソースが直流電源Ｖｉの他端である負極側端子に接続されている。本実施形態において、ダイオードモジュール２０は、チョークコイルＬ１と主スイッチング素子Ｑ１の接続点にそのアノードが接続され、出力コンデンサＣ５の一端にそのカソードが接続されている。
【００５３】
図１２は、本発明に係るＤＣ−ＤＣコンバータの第３の実施形態を示す回路図である。図１２において、ＤＣ−ＤＣコンバータ４０は、昇降圧型のＤＣ―ＤＣコンバータであり、主スイッチング素子Ｑ１の一端であるドレインが直流電源Ｖｉの一端である正極側端子に接続され、主スイッチング素子Ｑ１の他端であるソースがチョークコイルＬ１の一端に接続され、チョークコイルＬ１の他端が直流電源Ｖｉの他端である負極側端子に接続されている。本実施形態において、ダイオードモジュール２０は、主スイッチング素子Ｑ１とチョークコイルＬ１の接続点にそのカソードが接続され、出力コンデンサＣ５の一端にそのアノード接続されている。
【００５４】
図１３は、本発明に係るＤＣ−ＤＣコンバータの第４の実施形態を示す回路図である。図１３において、ＤＣ−ＤＣコンバータ５０は、Ｃｕｋ型のＤＣ−ＤＣコンバータであり、昇降圧動作を実施するものである。このＤＣ―ＤＣコンバータ５０は、第１のチョークコイルＬ１の一端が直流電源Ｖｉの一端である正極側端子に接続され、第１のチョークコイルＬ１の他端が主スイッチング素子Ｑ１の一端であるドレインおよび結合コンデンサＣ６の一端に接続され、主スイッチング素子Ｑ１の他端であるソースが直流電源Ｖｉの他端である負極側端子に接続され、結合コンデンサＣ６の他端が第２のチョークコイルＬ３の一端に接続され、第２のチョークコイルＬ３の他端が出力コンデンサＣ５の一端に接続されている。ダイオードモジュール２０は、結合コンデンサＣ６と第２のチョークコイルＬ３の接続点にそのカソードが接続され、直流電源Ｖｉの負極側端子にそのアノードが接続されている。
【００５５】
図１４は、本発明に係るＤＣ−ＤＣコンバータの第５の実施形態を示す回路図である。図１４において、ＤＣ−ＤＣコンバータ６０は、Ｓｅｐｉｃ型のＤＣ−ＤＣコンバータであり、昇降圧動作を実施するものである。このＤＣ−ＤＣコンバータ６０は、第１のチョークコイルＬ１の一端が直流電源Ｖｉの一端である正極側端子に接続され、第１のチョークコイルＬ１の他端が主スイッチング素子Ｑ１の一端であるソースおよび結合コンデンサＣ６の一端に接続され、主スイッチング素子Ｑ１の他端であるドレインが直流電源Ｖｉの他端に接続され、結合コンデンサＣ６の他端が第２のチョークコイルＬ３の一端に接続され、第２のチョークコイルＬ３の他端が直流電源Ｖｉの他端である負極側端子に接続されている。ダイオードモジュール２０は、結合コンデンサＣ６と第２のチョークコイルＬ３の接続点にそのアノードが接続され、出力コンデンサＣ５の一端にそのカソードが接続されている。
【００５６】
図１５は、本発明に係るＤＣ−ＤＣコンバータの第６の実施形態を示す回路図である。図１５において、ＤＣ−ＤＣコンバータ７０は、Ｚｅｔａ型のＤＣ−ＤＣコンバータであり、昇降圧動作を実施するものである。このＤＣ−ＤＣコンバータ７０は、主スイッチング素子Ｑ１の一端であるドレインが直流電源Ｖｉの一端である正極側端子に接続され、主スイッチング素子Ｑ１の他端であるソースが第１のチョークコイルＬ１の一端および結合コンデンサＣ６の一端に接続され、第１のチョークコイルｌ１の他端が直流電源の他端である負極側端子に接続され、結合コンデンサＣ６の他端が第２のチョークコイルＬ３の一端に接続され、第２のチョークコイルＬ３の他端が出力コンデンサＣ５の一端に接続されている。ダイオードモジュール２０は、結合コンデンサＣ６と第２のチョークコイルＬ３の接続点にそのカソードが接続され、直流電源Ｖｉの負極側端子にそのアノードが接続されている。
【図面の簡単な説明】
【００５７】
【図１】本発明に係るＤＣ−ＤＣコンバータの第１の実施形態として、降圧型のＤＣ−ＤＣコンバータを示す回路図である。
【図２】（ａ）は、本発明に係るダイオードモジュールの一実施形態を示す回路図であり、（ｂ）は、本発明に係るダイオードモジュールの他の実施形態を示す回路図である。
【図３】図１の回路図を、説明のために単純化して示す回路である。
【図４】本発明の第１の実施形態におけるＤＣ−ＤＣコンバータの動作を示すタイミングチャートである。
【図５】本発明の第１の実施形態におけるＤＣ−ＤＣコンバータの動作を示す電流状態図であり、（ａ）は、図４のタイミングチャートに示す期間ｔ０〜ｔ１、（ｂ）は、同様に期間ｔ１〜ｔ２、（ｃ）は、同様に期間ｔ２〜ｔ３、（ｄ）は、同様に期間ｔ３〜ｔ４の電流状態をそれぞれ示すものである。
【図６】本発明の第１の実施形態におけるＤＣ−ＤＣコンバータの動作を示す電流状態図であり、（ａ）は、図４のタイミングチャートに示す期間ｔ４〜ｔ５、（ｂ）は、同様に期間ｔ５〜ｔ６、（ｃ）は、同様に期間ｔ６〜ｔ７、（ｄ）は、同様に期間ｔ７〜ｔ８の電流状態をそれぞれ示すものである。
【図７】本発明の第１の実施形態におけるＤＣ−ＤＣコンバータの動作を示す電流状態図であり、（ａ）は、図４のタイミングチャートに示す期間ｔ８〜ｔ９、（ｂ）は、同様に期間ｔ９〜ｔ１０の電流状態をそれぞれ示すものである。
【図８】（ａ）は、本発明の第１の実施形態において、フライホイールダイオードの接合容量を考慮した場合の電流状態図であり、（ｂ）はそのタイミングチャートである。
【図９】（ａ）および（ｂ）は、本発明の第１の実施形態において、図２に示すダイオードの作用を示す電流状態図であり、（ｃ）は、そのタイミングチャートである。
【図１０】本発明の第１の実施形態において、ダイオードの接続位置の別の態様を示す回路図である。
【図１１】本発明に係るＤＣ−ＤＣコンバータの第２の実施形態として、昇圧型のＤＣ−ＤＣコンバータを示す回路図である。
【図１２】本発明に係るＤＣ−ＤＣコンバータの第３の実施形態として、昇降圧型のＤＣ−ＤＣコンバータを示す回路図である。
【図１３】本発明に係るＤＣ−ＤＣコンバータの第４の実施形態として、Ｃｕｋ型のＤＣ−ＤＣコンバータを示す回路図である。
【図１４】本発明に係るＤＣ−ＤＣコンバータの第５の実施形態として、Ｓｅｐｉｃ型のＤＣ−ＤＣコンバータを示す回路図である。
【図１５】本発明に係るＤＣ−ＤＣコンバータの第６の実施形態として、Ｚｅｔａ型のＤＣ−ＤＣコンバータを示す回路図である。
【図１６】従来の降圧型ＤＣ−ＤＣコンバータを示す回路図である。
【符号の説明】
【００５８】
１０  ＤＣ−ＤＣコンバータ（降圧型）
２０、２０´  ダイオードモジュール
３０  ＤＣ−ＤＣコンバータ（昇圧型）
４０  ＤＣ−ＤＣコンバータ（昇降圧型）
５０  ＤＣ−ＤＣコンバータ（Ｃｕｋ型）
６０  ＤＣ−ＤＣコンバータ（Ｓｅｐｉｃ型）
７０  ＤＣ−ＤＣコンバータ（Ｚｅｔａ型）
Ｑ１  主スイッチング素子
Ｑ２  補助スイッチング素子
Ｌ１、Ｌ３  チョークコイル
Ｌ２  共振用コイル
Ｃ４  共振用コンデンサ
Ｃ５  出力コンデンサ
Ｄ３  フライホイールダイオード
Ｄ５  第１のダイオード
Ｄ４  第２のダイオード
【図１】
2005318766.tif 000003
【図２】
2005318766.tif 000004
【図３】
2005318766.tif 000005
【図４】
2005318766.tif 000006
【図５】
2005318766.tif 000007
【図６】
2005318766.tif 000008
【図７】
2005318766.tif 000009
【図８】
2005318766.tif 000010
【図９】
2005318766.tif 000011
【図１０】
2005318766.tif 000012
【図１１】
2005318766.tif 000013
【図１２】
2005318766.tif 000014
【図１３】
2005318766.tif 000015
【図１４】
2005318766.tif 000016
【図１５】
2005318766.tif 000017
【図１６】
2005318766.tif 000018