(57)【要約】【課題】  ノイズを除去するための構造を提供するもので、MOS-FETのサイズの調整、濃度の調整などをしなくても容量を合わせ込むことが可能なトランスミッションゲートを得る。【解決手段】  入力端子とホールドコンデンサ間に並列に接続されたＰチャネルとＮチャネルの電界効果トランジスタを具えたサンプルホールド回路のトランスミッションゲートにおいて、それぞれの電界効果トランジスタとホールドコンデンサ間に、それぞれの電界効果トランジスタのサイズの２分の１のサイズでソースとドレインが短絡された電界効果トランジスタがそれぞれ直列に接続される。【選択図】  図１
2005318388.tif 000002
【特許請求の範囲】
【請求項１】
入力端子とホールドコンデンサ間に並列に接続されたＰチャネルとＮチャネルの電界効果トランジスタを具えたサンプルホールド回路のトランスミッションゲートにおいて、
それぞれの電界効果トランジスタとホールドコンデンサ間に、それぞれの電界効果トランジスタのサイズの２分の１のサイズでソースとドレインが短絡された電界効果トランジスタがそれぞれ直列に接続されたことを特徴とするサンプルホールド回路のトランスミッションゲート。
【請求項２】
入力端子とホールドコンデンサ間に並列に接続されたＰチャネルとＮチャネルの電界効果トランジスタを具えたサンプルホールド回路のトランスミッションゲートにおいて、
Ｐチャネルの電界効果トランジスタとホールドコンデンサ間に、そのＰチャネルの電界効果トランジスタのサイズの２分の１のサイズでソースとドレインが短絡されたＮチャネルの電界効果トランジスタが直列に接続され、Ｎチャネルの電界効果トランジスタとホールドコンデンサ間に、そのＮチャネルの電界効果トランジスタのサイズの２分の１のサイズでソースとドレインが短絡されたＰチャネルの電界効果トランジスタが直列に接続されたことを特徴とするサンプルホールド回路のトランスミッションゲート。
【請求項３】
入力端と出力端間に並列に接続されたＰチャネルとＮチャネルの電界効果トランジスタを具えたトランスミッションゲートにおいて、
Ｐチャネルの電界効果トランジスタと出力端との間に、そのＰチャネルの電界効果トランジスタのサイズの２分の１のサイズでソースとドレインが短絡されたＮチャネルの電界効果トランジスタが直列に接続され、Ｎチャネルの電界効果トランジスタと出力端との間に、そのＮチャネルの電界効果トランジスタのサイズの２分の１のサイズでソースとドレインが短絡されたＰチャネルの電界効果トランジスタが直列に接続されたことを特徴とするトランスミッションゲート。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、サンプルホールド回路に用いるトランスミッションゲートに係るもので、ホールド時のノイズが少なくなるように構成したトランスミッションゲートに関するものである。
【背景技術】
【０００２】
図２に示したように、ＮチャネルとＰチャネルのMOS電界効果トランジスタ（FET）を組み合わせて一対のゲートとし、その各々のゲートに駆動パルスを印加するトランスミッションゲートが用いられている。駆動パルスによってトランジスタがON時にはサンプルモード、トランジスタがOFF時にはホールドモードとして動作させ、任意のサンプリングパルスによって信号を検出して出力するものである。駆動パルスがＰチャネルとＮチャネルのMOS-FETのゲートに印加されるが、この例では、ＮチャネルのMOS-FETのゲートにはインバータによって反転された信号が印加される。図３（Ａ）のように、Ｐチャネル側が”Ｌ”、Ｎチャネル側が”Ｈ”となると、入力信号によってコンデンサに電荷が蓄積されるサンプルモード（期間）となる。逆に図３（Ｂ）のように、Ｐチャネル側が”Ｈ”、Ｎチャネル側が”Ｌ”となると、入力信号が遮断された状態となり、コンデンサに電荷が蓄積された状態を維持するホールドモード（期間）となる。
【０００３】
ホールセンサのような非常に小さい入力信号を扱う場合、トランスミッションゲートが開閉する際に出力側のホールドコンデンサにノイズを発生してしまう。このノイズによって、図４に示したように、ホールド電圧Ｖoutのホールドレベルが変化してしまうので、正確なホールド電圧が得られなくなる。ノイズの主な原因は、図５に示したように、MOS-FETのゲート−ソース間の容量Ｃgsとゲート−ドレイン間の容量Ｃgdを通じてゲートドライブパルスがホールドコンデンサに注入されるためである。サンプルモードでは、図６（Ａ）に示すように、電荷Ｑ＝ＣA(1.5−０)の電荷が容量ＣＡに、電荷Ｑ＝ＣＢ(３−1.5)の電荷が容量ＣＢに蓄積されている。また、ホールドモードでは、図６（Ｂ）に示すように、電荷Ｑ＝ＣA(1.5−３)の電荷が容量ＣＡに、電荷Ｑ＝ＣＢ(1.5−０)の電荷が容量ＣＢに蓄積されている。
【０００４】
図７（Ａ）、（Ｂ）に示す容量ＣＡ、ＣＢが等しければ、コンデンサの両端の電位が入れ替わっても中点の電位は変わらないので、ノイズは発生しない（コンデンサの分圧の原理）。そのためその対策として、ＮチャネルとＰチャネルのFETのこれらの容量を等しくするような対策（トランジスタのサイズを合わせ込む）が採られている。しかし、マスクやエッチングなどのばらつきで容量が等しくならず、製品ごとにばらつきを生じることが避けられない。特に、イオン注入において、Ｐチャネル用のＰ型拡散濃度とＮチャネル用のＮ型拡散濃度の比を合わせなければならず、このばらつきが主要な原因となっている。
【特許文献１】特開２００２−２０７０５３号公報
【特許文献２】特開平９−２１８３２号公報
【特許文献３】特開平５−１１９０７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は、上記のホールドコンデンサに侵入するノイズを除去するための構造を提供するもので、MOS-FETのサイズの調整、濃度の調整などをしなくても容量を合わせ込むことが可能なトランスミッションゲートを得るものである。
【課題を解決するための手段】
【０００６】
本発明は、サンプルホールド用のトランジスタ対にそのサイズの１／２のサイズのトランジスタを付加することによって上記の課題を解決するものである。すなわち、入力端子とホールドコンデンサ間に並列に接続されたＰチャネルとＮチャネルの電界効果トランジスタを具えたサンプルホールド回路のトランスミッションゲートにおいて、それぞれの電界効果トランジスタとホールドコンデンサ間に、それぞれの電界効果トランジスタのサイズの２分の１のサイズでソースとドレインが短絡された電界効果トランジスタがそれぞれ直列に接続されたことに特徴を有するものである。
【発明の効果】
【０００７】
本発明によれば、それぞれに１／２のサイズのトランジスタを付加して接続したので、ホールドコンデンサから見てＮチャネル側およびＰチャネル側のそれぞれのゲート容量の総和が等しくなる。２個の同容量のコンデンサの電位は同じコンデンサの分割点にあれば、それぞれのコンデンサの両端の電位が“High”レベルと“Low”レベルと交互に入れ替わっても一定であることを利用したものである。
【発明を実施するための最良の形態】
【０００８】
サンプルホールド用のＮチャネルとＰチャネルのトランジスタ対と、それぞれのトランジスタのサイズの１／２のＰチャネルとＮチャネルのトランジスタを用意する。サンプルホールド用のＮチャネルとＰチャネルのトランジスタとホールドコンデンサ間にこれらの１／２のサイズのトランジスタを接続する。これらの１／２のサイズのトランジスタは容量を得るだけなので、ソース−ドレイン間を短絡しておく。これらのトランジスタは、同じシリコン基板に一連のプロセスで同時に形成することができる。
【実施例】
【０００９】
図１を参照して本発明の実施例を説明する。トランスミッションゲートは並列に接続されるＰチャネルMOS-FETとＮチャネルMOS-FETで構成され、入力端ＶINと出力端ＶOUT間に接続される。また、トランスミッションゲートの出力側にホールドコンデンサが接続されて一端が接地される。ＰチャネルのMOS-FETに直列にＮチャネルのMOS-FETが接続されるが、このMOS-FETはそのサイズが半分となるように形成される。また、ＮチャネルのMOS-FETと直列にサイズが半分となっているＰチャネルのMOS-FETが接続される。これらのサイズが半分のMOS-FETはいずれもソースとドレインが短絡されている。
【００１０】
トランスミッションゲートを構成するＰチャネルのMOS-FETとそれに接続されるＮチャネルのMOS-FET、ＮチャネルのMOS-FETとそれに接続されるＰチャネルのMOS-FETはそれぞれ駆動パルス源に接続されて、一方が“High”のときに他方が“Low”となるように駆動される。ソース−ドレイン間が短絡されたMOS-FETはそれ自体はMOS-FETとしての動作は行わない。
【００１１】
図１において、上側のＰチャネルのMOS-FETとそれに接続されたソース−ドレインが短絡されたMOS-FETの部分で生じる容量Ｃ1は
Ｃ1＝ＣＰ+ＣＮ／２+ＣＮ／２＝ＣＰ+ＣＮ
となり、下側の容量C2は、
C2＝CN+CＰ／２+Cｐ／２＝CN+CP
となり、C1＝C2となって、２つの容量の和が等しくなる。したがって上側のMOS-FETのゲートと下側のMOS-FETゲートが“High”レベルと“Low”レベルで交互に変わっても接続点の電位は変わらず、ノイズは発生しない。同一タイプのトランジスタを同じシリコン基板に形成すれば、製造のばらつきによる容量のばらつきが生じにくくなるので特性を揃えることが容易となる。
【産業上の利用可能性】
【００１２】
本発明は、微小の電流を扱うホールセンサのサンプルホールド回路等に適したトランスミッションゲートに利用できる。もちろん、これに限られるものではなく、ノイズの影響を小さくする必要のある回路全般に利用できる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施例を示す回路図
【図２】トランスミッションゲートを示す回路図
【図３】その動作の説明図
【図４】その動作波形の説明図
【図５】その容量の等価回路図
【図６】その容量の等価回路図
【図７】その容量の説明図
【符号の説明】
【００１４】
PCH：PチャネルMOS-FET
NCH：NチャネルMOS-FET
CGS：ゲート―ソース間容量
CGD：ゲート―ドレイン間容量
【図１】
2005318388.tif 000003
【図２】
2005318388.tif 000004
【図３】
2005318388.tif 000005
【図４】
2005318388.tif 000006
【図５】
2005318388.tif 000007
【図６】
2005318388.tif 000008
【図７】
2005318388.tif 000009