(57)【要約】【課題】  高速で動作可能でしかも電圧増幅率も高く、なおかつ製造ばらつきに対しても安定動作する信号増幅回路を提供すること。【解決手段】  本発明にかかる信号増幅回路は、入力信号が入力されるソースフォロワ１と、入力信号とは異なる経路においてソースフォロワ１に入力されバイアス電圧を生成する、分圧回路４と、ソースフォロワ１の後段に直列に接続され、分圧回路の製造パラメータによる特性変動を補償する製造パラメータによる特性変動を示すインバータ３と、を備えるものである。【選択図】  図１
2005318376.tif 000002
【特許請求の範囲】
【請求項１】
入力信号を増幅する信号増幅回路であって、
前記入力信号が入力される非反転増幅回路と、
前記入力信号とは異なる経路において前記非反転増幅回路に入力され前記非反転増幅回路の出力オフセット電圧を規定するバイアス電圧を生成する、バイアス電圧生成回路と、
前記非反転増幅回路の後段に直列に接続され、前記生成回路の製造パラメータによる特性変動を補償する製造パラメータによる特性変動を示す反転増幅回路と、
を備える信号増幅回路。
【請求項２】
前記非反転増幅回路は、入力された信号に応じて増幅信号を出力するドライブトランジスタと、前記非反転増幅回路の出力オフセット電圧を規定するオフセット電圧規定回路とを有し、
前記ドライブトランジスタの制御端子に、前記入力信号が入力され、
前記オフセット電圧規定回路に、前記バイアス電圧生成回路によって生成されたバイアス電圧が入力される、
請求項１に記載の信号増幅回路。
【請求項３】
前記バイアス電圧生成回路は、複数のトランジスタから構成され、入力された電圧を分圧することによって前記バイアス電圧を生成する分圧回路を有し、
前記補償される特性変動は、前記バイアス電圧生成回路の複数のトランジスタの一つと、前記非反転増幅回路のドライブトランジスタとの増幅動作領域の変動である、
請求項２に記載の信号増幅回路。
【請求項４】
ソースフォロワ回路と、前記ソースフォロワ回路に直列に接続されたインバータ回路と、前記ソースフォロワ回路のオフセット電位を決定するバイアス電圧を生成するバイアス回路と、を備え、
前記ソースフォロワ回路は、入力された信号に応じて増幅信号を出力する第１のドライブトランジスタと、負荷となる負荷トランジスタを有し、
前記インバータ回路は、入力された信号に応じて増幅信号を出力する第２のドライブトランジスタを有し、
前記バイアス回路は、縦に接続された第１及び第２の分圧トランジスタを有し、前記第１及び第２の分圧トランジスタの中間ノードから前記負荷トランジスタへバイアス電圧を出力し、
前記第１の分圧トランジスタは、前記第２の分圧トランジスタよりも閾値電圧が大きく、
前記第２のドライブトランジスタと前記第１の分圧トランジスタの閾値電圧が同一である、
信号増幅回路。
【請求項５】
前記第１のドライブトランジスタは、ドレインが第１電位側に接続され、ゲートが入力ノードに接続され、ソースが出力ノードに接続され、
前記負荷トランジスタは、ドレインが前記出力ノードに接続され、ゲートに前記バイアス回路によって生成されたバイアス電圧が入力され、ソースが第２電位側に接続される、
請求項４に記載の信号増幅回路。
【請求項６】
前記インバータ回路は、負荷となるその他の負荷トランジスタをさらに有し、
前記第２のドライブトランジスタの閾値電圧は、前記その他の負荷トランジスタの閾値電圧よりも大きい、
請求項４又は５に記載の信号増幅回路。
【請求項７】
前記第１のドライブトランジスタと、前記負荷トランジスタと、前記その他の負荷トランジスタと、前記第２の分圧トランジスタの閾値電圧が同一である、
請求項４乃至６のいずれかに記載の信号増幅回路。
【請求項８】
前記インバータ回路の出力信号と前記ソースフォロワの出力信号を入力とするプッシュプル回路をさらに備える、
請求項４乃至８のいずれかに記載の信号増幅回路。
【請求項９】
入力信号を入力とするソースフォロワ回路と、
前記ソースフォロワ回路の出力信号を入力とするインバータ回路と、
前記ソースフォロワ回路の出力信号と前記インバータ回路の出力信号を入力とするプッシュプル回路と、
を備える信号増幅回路。
【請求項１０】
前記ソースフォロワ回路の出力信号を入力とするレベルシフト回路をさらに備え、
前記ソースフォロワ回路の出力信号は、前記レベルシフト回路を介して、前記プッシュプル回路に入力される、
請求項９に記載の信号増幅回路。
【請求項１１】
前記プッシュプル回路は、縦に接続された第１及び第２のトランジスタを有し、
前記第１のトランジスタに、前記インバータ回路の出力信号が入力され、
前記第２のトランジスタに、前記ソースフォロワ回路の出力信号が入力される、
請求項９又は１０に記載の信号増幅回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、信号増幅回路に関し、特に、非反転増幅回路と反転増幅回路を直列に接続して構成された信号増幅回路に関する。
【背景技術】
【０００２】
ＣＣＤ等でその微小な電荷検出信号を増幅する手段としては、デバイス内部にソースフォロワ、インバータ（多くはＮＭＯＳ回路）を直列接続した電圧増幅回路が用いられている。但し、この電圧増幅回路は電圧増幅しない場合に用いられる複数のソースフォロワを直列接続させたバッファ回路等に比べ信号遅延が大きく、高速の信号（周波数帯域の高い信号）で用いることが難しい。しかし、近年のＣＣＤでは撮像時間の短縮が求められており、そのためには電圧信号増幅率が高く、なおかつ高速動作可能な電圧増幅回路が必要となる。
【０００３】
図６を用いて、従来の電圧増幅回路の構成について説明する。この電圧増幅回路は、信号入力端子１１と信号出力端子１２との間に接続されたクランプコンデンサＣ１と、インバータ２、３と、クランプ回路６とから構成されている。また、各構成素子には、それぞれ電源電位ＶＤＤが供給されている。
【０００４】
クランプコンデンサＣ１は、一端が信号入力端子１１に接続され、他端がノードＮ５に接続されており、このノードＮ５がインバータ２の入力端となる。クランプコンデンサＣ１は、信号入力端子１１とノードＮ５をＤＣ的に遮断し、信号入力端子１１から入力される入力信号Ｖｉｎの交流成分をノードＮ５に伝達する。
【０００５】
インバータ２は、ドレインとゲートが電源電位ＶＤＤに接続され、ソースがノードＮ２に接続されたＮＭＯＳトランジスタ（以下、トランジスタという）Ｍ３と、ドレインがノードＮ２に接続され、ゲートがノードＮ５に接続され、ソースが接地電位ＧＮＤに接続されたトランジスタＭ４とから構成されている。インバータ２では、トランジスタＭ４がドライブトランジスタ、トランジスタＭ３がロード（負荷）側トランジスタとなっており、インバータ２は、ノードＮ５から入力された電圧信号を反転増幅して、次段のインバータ３の入力端であるノードＮ２に出力する。
【０００６】
インバータ３は、ノードＮ２を入力端としており、ドレインとゲートが電源電位ＶＤＤに接続され、ソースが信号出力端子１２に接続されたトランジスタＭ５と、ドレインが信号出力端子１２に接続され、ゲートがノードＮ２に接続され、ソースが接地電位ＧＮＤに接続されたトランジスタＭ６とから構成されている。インバータ３ではトランジスタＭ６がドライブトランジスタ、トランジスタＭ５がロード側トランジスタとなっており、インバータ２の出力電圧信号をさらに反転増幅して、信号出力端子１２に出力信号Ｖｏｕｔを出力する。
【０００７】
なお、インバータ３のドライブトランジスタＭ６は、インバータ２のドライブトランジスタＭ４よりも閾値電圧が大きいトランジスタとする。また、トランジスタＭ３、Ｍ５は、トランジスタＭ４と同じ閾値電圧とする。
【０００８】
クランプ回路６は、ドレインとゲートが電源電位ＶＤＤに接続され、ソースがノードＮ６に接続されたトランジスタＭ１２、Ｍ１４と、ドレインとゲートがノードＮ６に接続され、ソースが接地電位ＧＮＤに接続されたトランジスタＭ１３からなる分圧回路（分圧回路の出力端、すなわち分圧端はノードＮ６となる）と、ソースまたはドレインとなる一端がノードＮ５に接続され、他端がノードＮ６に接続され、ゲートがクランプ制御端子１３に接続されたトランジスタＭ１５から構成されている。
【０００９】
クランプ回路６は、インバータ２の入力オフセット電圧（ノードＮ５の電圧）を決定する回路である。また、トランジスタＭ１５は、クランプスイッチング用トランジスタであり、クランプ制御端子１３から入力される制御信号φＣＬＰによってＯＮ／ＯＦＦされる。なお、トランジスタＭ１４は、インバータ３のトランジスタＭ６と同じ閾値電圧とし、トランジスタＭ１２、Ｍ１３は、インバータ２のトランジスタＭ４と同じ閾値電圧とする。トランジスタＭ１５は、スイッチング動作可能であれば閾値電圧は任意とする。
【００１０】
次に、クランプ回路６のクランプ動作について説明する。信号入力端子１１から入力された入力信号Ｖｉｎは、クランプコンデンサＣ１によりＡＣ結合されてインバータ２に入力される。ここで、インバータ２の入力端であるノードＮ５の電圧Ｖ５は、クランプ制御端子１３からＯＮ信号が入力されてクランプスイッチング用トランジスタＭ１５がＯＮされることにより、分圧回路出力端であるノードＮ６の電圧Ｖ６と同電位状態となる。但し、この状態ではＶ５が一定の電位に固定されているため、信号入力端子１１に入力された電圧信号のＡＣ的な信号はインバータ２に入力されない。そこで、信号入力時には、制御信号φＣＬＰはＯＦＦ電圧となり、クランプスイッチング用トランジスタＭ１５はＯＦＦして、Ｖ５はそのオフセット電位がＶ６と同電位に保持された状態で、入力信号Ｖｉｎの電圧信号に応じて変動することとなる。
【００１１】
次に、図７を用いて、インバータ２、３の電圧増幅動作について説明する。図７は、インバータ２、３のそれぞれの入出力特性を示している。図７において、グラフの横軸が入力電圧、縦軸が出力電圧を示しており、グラフ中の点線がインバータ２、実線がインバータ３の特性を示している。インバータ２の入力電圧がノードＮ５の電圧Ｖ５、インバータ２の出力電圧がノードＮ２の電圧Ｖ２であり、インバータ３の入力電圧がノードＮ２の電圧Ｖ２、インバータ３の出力電圧が信号出力端子１２の電圧Ｖｏｕｔである。なお、入力電圧に対して一定の増幅率を有し出力電圧を出力する領域を増幅動作領域という。
【００１２】
トランジスタＭ４の閾値電圧をＶｔ１、トランジスタＭ６の閾値電圧をＶｔ２とすると、インバータ２、３の入力電圧Ｖ５、Ｖ２がそれぞれＶｔ１、Ｖｔ２の電位まではトランジスタＭ４、Ｍ６がＯＮしないため、反転増幅動作を行わないが、入力電圧Ｖ５、Ｖ２がＶｔ１、Ｖｔ２の電位を超えると反転増幅動作を行う。すなわち、それぞれのドライブトランジスタの閾値電圧を超えた電圧が入力される領域が、インバータの増幅動作領域となる。
【００１３】
但し、入力電圧が図７のそれぞれＶｄ１、Ｖｄ２を超えるとトランジスタＭ４、Ｍ６は三極管領域となるため増幅動作を行わなくなり、出力電圧Ｖ２、Ｖｏｕｔはそれぞれほぼ一定の電圧となる。また、図７より、ドライブトランジスタの閾値電圧が高くなれば、その分入力オフセット電圧をより高い電圧とすることで出力オフセット電圧を同じにできることがわかる。
【００１４】
次に、図８を用いて、インバータ２、３を直列接続した場合の動作について説明する。図８は、インバータ２とインバータ３を直列接続した図６の構成における入出力特性を示している。図８の第１象限はインバータ２の入出力特性を示し、第２象限はインバータ３の入出力特性を示している。図８の第２象限において、点線はドライブトランジスタＭ６の閾値電圧がＶｔ１の場合、実線はドライブトランジスタＭ６の閾値電圧がＶｔ２の場合の入出力特性を示している。
【００１５】
インバータ２の増幅動作領域のセンタになるようにクランプ電圧ＶＣ１が印加され、クランプオフセット電圧ＶＣ５に重畳された入力電圧Ｖ５が増幅されて出力電圧Ｖ２がインバータ３に伝達される。ここで、インバータ３のドライブトランジスタＭ６の閾値電圧がインバータ２のトランジスタＭ４と同じＶｔ１であれば、入力信号の一部もしくはすべてがＶｄ１を超えてしまう場合がある。このような信号は、例えば、第２象限の点線で示すオフセットレベルＶＣｏｕｔ２の信号のように、増幅動作領域を越える部分の信号は増幅されず、入力信号が正しく増幅されないこととなる。しかし、インバータ３のドライブトランジスタＭ６の閾値電圧をＶｔ２とすることにより入力信号をすべて増幅動作領域の範囲内とすることができる。例えば、第２象限の実線で示すオフセットレベルＶＣｏｕｔの信号のように、入力信号は正しく増幅されて出力信号Ｖｏｕｔとなる。
【００１６】
また、図６におけるような回路を実際の半導体デバイスに作りこむとき、トランジスタの閾値電圧はイオン注入量のばらつき等の製造パラメータ変動により特性変動を起こす場合がある。図６の従来例ではクランプ電圧の分圧回路におけるトランジスタＭ１４とインバータ３のトランジスタＭ６だけが同じ閾値電圧となるトランジスタで構成されており、例えば、インバータ３で図７の実線と点線と同様なＶｔ変動を起こした場合でも入力オフセット電圧が特性変動に合わせて変動して常にインバータ３の増幅動作領域センタ付近となる。
【００１７】
尚、従来の電圧増幅回路として特許文献１乃至３が知られている。
【特許文献１】特開２００１−２１１３９３号公報
【特許文献２】特開２００３−０１７９５９号公報
【特許文献３】特開昭６０−２５４９０４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
上記のような従来の電圧増幅回路では、入力オフセット電圧を調整するためのクランプ回路６およびクランプ制御信号φＣＬＰが必要であるため、デバイスの駆動回路が複雑化してしまう。
【００１９】
また、クランプ回路６を用いるため、信号入力端子１１とインバータ２の入力端のノードＮ５をＡＣ結合（ＤＣカット）するクランプコンデンサＣ１が必要であるため、コンデンサに伴う寄生インピーダンス（コンデンサＣ１の寄生容量、配線抵抗等）増加し、図６の電圧増幅回路の入力容量が増加する。これにより、図６のような回路を組み込んだ電圧増幅回路ではクランプの前段における回路（ソースフォロワ等）の充放電時間の増加（時定数増加）により、電圧増幅回路全体のスピード（使用周波数帯域）低下を招いてしまう。
【００２０】
また、クランプコンデンサでＤＣカットすることにより入力信号ＶｉｎがノードＮ５においては振幅低下（ゲイン低下）を起こしてしまう。これは、コンデンサＣ１とノードＮ５の寄生容量（ノードＮ２の配線容量、トランジスタＭ４のゲート容量、ゲート−ドレイン間容量、ゲート−ソース間容量およびＭ１５のドレインまたはソースとなる一端の拡散層容量、拡散層−ゲート間容量等）で電圧信号が分圧されるために生じるものである。この問題は、特に、電圧増幅回路において高増幅率化、高速化に反するものである。
【００２１】
さらに、インバータ２、インバータ３を直列接続させるため、２種類以上の閾値電圧を持ったトランジスタを同じデバイス上に製造する必要があるため、イオン注入工程の追加など製造工程が追加されることになり、それにより生産効率の低下、コストアップが生じてしまう。
【００２２】
本発明は以上のような事情を背景としてなされたものであって、本発明の目的は、従来の電圧増幅回路に比べ高速で動作可能（高周波数帯域で動作可能）でしかも電圧増幅率も高く、なおかつ製造ばらつきに対しても安定動作する信号増幅回路を提供することである。
【課題を解決するための手段】
【００２３】
本発明にかかる信号増幅回路は、入力信号を増幅する信号増幅回路であって、前記入力信号が入力される非反転増幅回路と、前記入力信号とは異なる経路において前記非反転増幅回路に入力され前記非反転増幅回路の出力オフセット電圧を規定するバイアス電圧を生成する、バイアス電圧生成回路と、前記非反転増幅回路の後段に直列に接続され、前記生成回路の製造パラメータによる特性変動を補償する製造パラメータによる特性変動を示す反転増幅回路と、を備えるものである。これにより、高速で動作することができ、さらに、製造ばらつきに対して安定して動作することができる。
【００２４】
上述の信号増幅回路において、前記非反転増幅回路は、入力された信号に応じて増幅信号を出力するドライブトランジスタと、前記非反転増幅回路の出力オフセット電圧を規定するオフセット電圧規定回路とを有し、前記ドライブトランジスタの制御端子に、前記入力信号が入力され、前記オフセット電圧規定回路に、前記バイアス電圧生成回路によって生成されたバイアス電圧が入力されてもよい。これにより、さらに高速に動作することができる。
【００２５】
上述の信号増幅回路において、前記バイアス電圧生成回路は、複数のトランジスタから構成され、入力された電圧を分圧することによって前記バイアス電圧を生成する分圧回路を有し、前記補償される特性変動は、前記バイアス電圧生成回路の複数のトランジスタの一つと、前記非反転増幅回路のドライブトランジスタとの増幅動作領域の変動であってもよい。これにより、製造ばらつきに対し効果的に動作を安定させることができる。
【００２６】
本発明にかかる信号増幅回路は、ソースフォロワ回路と、前記ソースフォロワ回路に直列に接続されたインバータ回路と、前記ソースフォロワ回路のオフセット電位を決定するバイアス電圧を生成するバイアス回路と、を備え、前記ソースフォロワ回路は、入力された信号に応じて増幅信号を出力する第１のドライブトランジスタと、負荷となる負荷トランジスタを有し、前記インバータ回路は、入力された信号に応じて増幅信号を出力する第２のドライブトランジスタを有し、前記バイアス回路は、縦に接続された第１及び第２の分圧トランジスタを有し、前記第１及び第２の分圧トランジスタの中間ノードから前記負荷トランジスタへバイアス電圧を出力し、前記第１の分圧トランジスタは、前記第２の分圧トランジスタよりも閾値電圧が大きく、前記第２のドライブトランジスタと前記第１の分圧トランジスタの閾値電圧が同一であってもよい。これにより、高速で動作することができ、さらに、製造ばらつきに対して安定して動作することができる。
【００２７】
上述の信号増幅回路において、前記第１のドライブトランジスタは、ドレインが第１電位側に接続され、ゲートが入力ノードに接続され、ソースが出力ノードに接続され、前記負荷トランジスタは、ドレインが前記出力ノードに接続され、ゲートに前記バイアス回路によって生成されたバイアス電圧が入力され、ソースが第２電位側に接続されてもよい。これにより、さらに高速に動作することができる。
【００２８】
上述の信号増幅回路において、前記インバータ回路は、負荷となるその他の負荷トランジスタをさらに有し、前記第２のドライブトランジスタの閾値電圧は、前記その他の負荷トランジスタの閾値電圧よりも大きくてもよい。これにより、製造ばらつきに対し効果的に動作を安定させることができる。
【００２９】
上述の信号増幅回路において、前記第１のドライブトランジスタと、前記負荷トランジスタと、前記その他の負荷トランジスタと、前記第２の分圧トランジスタの閾値電圧が同一であってもよい。これにより、製造ばらつきに対し効果的に動作を安定させることができる。
【００３０】
上述の信号増幅回路において、前記インバータ回路の出力信号と前記ソースフォロワの出力信号を入力とするプッシュプル回路をさらに備えてもよい。これにより、増幅率を向上することができる。
【００３１】
本発明にかかる信号増幅回路は、入力信号を入力とするソースフォロワ回路と、前記ソースフォロワ回路の出力信号を入力とするインバータ回路と、前記ソースフォロワ回路の出力信号と前記インバータ回路の出力信号を入力とするプッシュプル回路と、を備えるものである。これにより、高速で動作することができ、さらに、増幅率を向上することができる。
【００３２】
上述の信号増幅回路において、前記ソースフォロワ回路の出力信号を入力とするレベルシフト回路をさらに備え、前記ソースフォロワ回路の出力信号は、前記レベルシフト回路を介して、前記プッシュプル回路に入力されてもよい。これにより、増幅率を効果的に向上することができる。
【００３３】
上述の信号増幅回路において、前記プッシュプル回路は、縦に接続された第１及び第２のトランジスタを有し、前記第１のトランジスタに、前記インバータ回路の出力信号が入力され、前記第２のトランジスタに、前記ソースフォロワ回路の出力信号が入力されてもよい。これにより、増幅率をさらに向上することができる。
【発明の効果】
【００３４】
本発明によれば、高速で動作可能（高周波数帯域で動作可能）でしかも電圧増幅率も高く、なおかつ製造ばらつきに対しても安定動作する電圧増幅回路を提供することができる。
【発明を実施するための最良の形態】
【００３５】
発明の実施の形態１．
まず、図１を用いて、本発明の実施の形態１にかかる電圧増幅回路の構成について説明する。なお、図に示された符号のうち、図６と同じ符号を付した構成は、図６に示す構成と同じか又は類似の構成を示している。この電圧増幅回路は、信号入力端子１１と信号出力端子１２の間に直列接続されたソースフォロワ１、インバータ２、インバータ３と、ソースフォロワ１のロード側トランジスタのゲート電圧源となる分圧回路４とから構成されている。また、各構成素子には、それぞれ電源電位ＶＤＤが供給されている。
【００３６】
インバータ３は、図６における構成と同じであり、ここではソースフォロワ１とインバータ２、分圧回路４について説明する。ソースフォロワ１は、ドライブトランジスタとなるトランジスタＭ１と、ロード側トランジスタとなるトランジスタＭ２から構成されている。トランジスタＭ１は、ドレインが電源電位ＶＤＤに接続され、ゲートが信号入力端子１１に接続され、ソースがソースフォロワ１の出力端であるノードＮ１に接続されている。トランジスタＭ２は、ドレインがノードＮ１に接続され、ゲートが分圧回路４の出力端となるノードＮ３に接続され、ソースが接地電位ＧＮＤに接続されている。また、インバータ２は、入力端がノードＮ１であること以外は図６と同じである。
【００３７】
分圧回路４は、ソースフォロワ１のロード側トランジスタＭ２のゲート電圧源であり、３つのトランジスタＭ７、Ｍ８、Ｍ９から構成されている。トランジスタＭ７は、ドレイン及びゲートが電源電位ＶＤＤに接続され、ソースが分圧回路４の出力端（分圧端）であるノードＮ３に接続されている。また、トランジスタＭ８、Ｍ９は、ドレインがそれぞれノードＮ３に接続され、ゲートがそれぞれ電源電位ＶＤＤに接続され、ソースがそれぞれ接地電位ＧＮＤに接続されている。
【００３８】
なお、図１の電源増幅回路ではソースフォロワ１のトランジスタＭ１、Ｍ２とインバータ２のトランジスタＭ３、Ｍ４とインバータ３のトランジスタＭ５及び分圧回路４のトランジスタＭ７、Ｍ８は、同じ閾値電圧Ｖｔ１とする。また、インバータ３のドライブトランジスタＭ６と分圧回路４のトランジスタＭ９は同じ閾値電圧Ｖｔ２とし、Ｖｔ１＜Ｖｔ２が成り立つ値とする。
【００３９】
ここで、各トランジスタの閾値電圧の組み合わせは一例であり、増幅率、電源電圧等により適宜最適な組み合わせにすることができる。また、半導体デバイス上でＶｔ１とＶｔ２のような異なる閾値電圧を持った複数の種類のトランジスタを製造する方法としては、例えば、トランジスタのチャネルとなる基板部分にイオン注入すること（イオン注入条件を変えること）やゲート酸化膜の成形時間等の製造パラメータにより閾値電圧を変動する方法が好ましく、ゲート長やゲート幅などレイアウト寸法のパラメータによる閾値電圧の変動は除いてもよい。
【００４０】
なお、分圧回路４において、分圧端のノードＮ３から見て接地電位ＧＮＤ側のみを閾値電圧の異なる２種類のトランジスタとしているが、閾値電圧の変動の方向や大きさにより、その他の構成に変更することも可能である。例えば、 接地電位ＧＮＤ側を１種類の閾値電圧のトランジスタ、電源電位ＶＤＤ側を閾値電圧の異なる２種類のトランジスタにより構成してもよい。また、接地電位ＧＮＤ側を閾値電圧がＶｔ２である１種類のトランジスタ、電源電位ＶＤＤ側を閾値電圧がＶｔ１である１種類のトランジスタにより構成してもよい。電源電位ＶＤＤ、接地電位ＧＮＤ側共に閾値電圧が異なる２種類のトランジスタにより構成してもよく、さらに分割してもよい。その他、分圧回路４の接地電位ＧＮＤ側のトランジスタ（分圧端のノードＮ３から見て接地電位ＧＮＤ側の二つ）のゲートには、この例では電源電位ＶＤＤが接続されているが、その他の任意の電圧、もしくは分圧回路４の出力端に接続してもよい。
【００４１】
次に、図１における電圧増幅回路の増幅動作について順を追って説明する。信号入力端子１１から入力された入力信号Ｖｉｎは、ソースフォロワ１に入力される。ソースフォロワ１は、出力バッファやレベルシフタとして用いられる回路である。ソースフォロワ１は、入力信号Ｖｉｎを正転信号（非反転）のまま次段のインバータ２の入力端であるノードＮ１に出力電圧Ｖ１を出力する。次段以降、すなわち、インバータ２とインバータ３は、従来例と同じであり、図８に示した増幅動作により信号は増幅され、信号出力端子１２から出力信号Ｖｏｕｔが出力される。
【００４２】
但し、この例では、クランプ回路を設けていないため、入力信号Ｖｉｎの入力オフセット電圧ＶＣｉｎがそのまま電圧増幅回路に入力される。よって、従来例のようにインバータ３における増幅動作領域に正しく信号が入力されるようクランプ電圧によるオフセット調整ができない。そこで、本実施形態では、ソースフォロワ１のロード側トランジスタＭ２のゲート電圧がトランジスタの製造条件によって変動し、それによりインバータ３のオフセット電圧が調整されて増幅動作領域での動作を可能になる構成としている。
【００４３】
次に、本実施形態におけるオフセット調整の原理について説明する。分圧回路４は、ソースフォロワ１のロード側トランジスタＭ２のゲート電圧源であり、この電圧によってソースフォロワ１のＤＣオフセットレベルを調整している。分圧回路４は、分圧端のノードＮ３から見て電源電位ＶＤＤ側は、閾値電圧がＶｔ１のトランジスタＭ７のみで構成されているのに対し、接地電位ＧＮＤ側は、閾値電圧がＶｔ１のトランジスタＭ８と閾値電圧がＶｔ２のトランジスタＭ９の２種類の閾値電圧を持つトランジスタで構成されている。
【００４４】
このように分圧端のノードＮ３からみて接地電位ＧＮＤ側のみにＶｔ２の閾値電圧を持ったトランジスタＭ９がある構成において、製造ばらつきによりＶｔ２（トランジスタＭ９の閾値電圧）のみが変動した場合、たとえば、Ｖｔ２がより高い閾値電圧となった場合には、接地電位ＧＮＤ側の分圧抵抗のみが下がるため、ノードＮ３における分圧電圧Ｖ３はより高い電圧になる。
【００４５】
このようにノードＮ３の電圧変動が起きた場合のソースフォロワ１における特性変動について図２を用いて説明する。図２は、ソースフォロワ１の入出力電圧特性を示している。図２において、グラフの横軸が入力電圧、縦軸が出力電圧を示しており、グラフ中の実線は分圧電圧Ｖ３が低い場合、点線は分圧電圧Ｖ３が高い場合を示している。ソースフォロワ１に入力されるオフセット電圧ＶＣｉｎを常に一定とした場合、分圧電圧Ｖ３が高くなるとソースフォロワ１のロード側トランジスタに流れる電流量が増えるためソースフォロワ１の出力電圧Ｖ１は、分圧電圧Ｖ３が低い場合のオフセット電位ＶＣ１Ｈよりも低下したオフセット電位ＶＣ１Ｌとなる。
【００４６】
次に、図３を用いて、ソースフォロワ１、インバータ２、３を直列接続した場合に、Ｖｔ２の閾値電圧を持ったトランジスタがＶｔ１の閾値電圧を持ったトランジスタに対し製造ばらつき等により閾値電圧変動を起こした場合のオフセット変動について説明する。ここでは、オフセット変動の例として、閾値電圧Ｖｔ２の値が通常の場合と、Ｖｔ２が通常よりも高い場合について説明する。図３の第４象限はソースフォロワ１、第１象限はインバータ２、第２象限はインバータ３の入出力特性を示している。また、図３では、閾値電圧Ｖｔ２が通常の場合の特性を実線、製造ばらつきによりＶｔ２が通常よりも高い閾値電圧となった場合の特性を点線で示している。
【００４７】
図３の第４象限の特性は、図２のものと同じであり、Ｖｔ２が通常の場合は、出力オフセット電圧がＶＣＨ１となり、Ｖｔ２が通常よりも高くなった場合は、出力オフセット電圧がＶＣ１Ｌとなる。また、第１象限のインバータ２では、インバータ２がＶｔ１の閾値電圧を持ったトランジスタのみで構成されているため、特性変動は生じない。よって、インバータ２では、入力オフセット電圧がＶＣ１Ｈのときは出力オフセットがＶＣ２Ｌ、入力オフセット電圧がＶＣ１Ｌのときは出力オフセット電圧がＶＣ２Ｈとなる。オフセット電圧ＶＣ１ＨとＶＣ１Ｌの関係はインバータ２の出力で反転増幅され、それぞれＶｔ２が通常の場合ＶＣ２Ｌが出力され、Ｖｔ２が通常よりも高い場合ＶＣ２Ｈが出力される。
【００４８】
但し、製造ばらつき起因のＶｔ２の変動によるインバータ３での出力オフセット電圧の変動幅は、インバータ２、３の増幅率によって変動するものであり、インバータの増幅率を設計上変える場合には適宜ソースフォロワ１での出力オフセット差(ＶＣ１ＨとＶＣ１Ｌの差)を変化させる必要がある。つまり、ソースフォロワ１での出力は後段のインバータによって増幅されるため、インバータの増幅率が高い場合はＶＣ１ＨとＶＣ１Ｌの差を小さく、また逆にインバータの増幅率が小さい場合はＶＣ１ＨとＶＣ１Ｌの差を小さくすることが必要となる。これには分圧回路４の分圧出力電圧Ｖ３のＶｔ２変動に対する変動率を変化させる必要がある。これにより、図２における出力オフセット差が変わることになる。
【００４９】
本実施形態では、分圧回路４の分圧端のノードＮ３から見て接地電位ＧＮＤ側のトランジスタはＶｔ１とＶｔ２の閾値電圧を持ったトランジスタＭ８、Ｍ９で構成されているため、トランジスタのゲート長もしくはゲート幅等を適宜調整することにより、トランジスタＭ８とＭ９のＯＮ抵抗比（ｇｍ比）を変えてＶｔ２変動に伴う分圧電圧Ｖ３の電位変動比を変えることが可能となる。よって、これによりＶＣ１ＨとＶＣ１Ｌの差を調整することが可能となるのでインバータの増幅率を変えた場合でもインバータ３の出力オフセットを常に安定したものに設計することができる。
【００５０】
このような構成により、インバータの前段にソースフォロワを配置したため、従来例で設けられていたクランプコンデンサとクランプ回路を設けずに電圧増幅回路を構成することができる。これにより、クランプコンデンサやクランプ回路の寄生容量がなくなり、入力容量を大幅に低下することができる。よって、クランプの前段回路（出力端が図１の信号入力端子１１となるソースフォロワ等）の出力負荷容量が低下し、クランプの前段回路の速度を向上することができる。これにより、ＣＣＤ等の電圧増幅回路トータルの速度を向上することができる。また、クランプ制御信号も不要なため、駆動回路を簡単化することができる。
【００５１】
また、クランプコンデンサとクランプ回路を設ける必要がないことから、ＤＣカットがなくなるため、寄生容量との分圧による増幅率低下を防ぐことができ、実質的に電圧増幅回路の増幅率を増加することができる。さらに、ソースフォロワ１のロード側トランジスタのゲート電圧を製造ばらつきに伴い変動させることにより、インバータにおいては信号が常に増幅動作領域に入るため従来例と同様の製造ばらつきに対し安定した出力信号を取り出すことができる。
【００５２】
発明の実施の形態２．
次に、図４を用いて、本発明の実施の形態２にかかる電圧増幅回路の構成について説明する。なお、図に示された符号のうち、図１及び図６と同じ符号を付した構成は、図１及び図６に示す構成と同じか又は類似の構成を示している。この電圧増幅回路は、信号入力端子１１と信号出力端子１２の間に直列接続されたソースフォロワ１、インバータ２、非反転増幅器５、インバータ３と、ソースフォロワ１の出力端と非反転増幅器５のロード側トランジスタのゲート間に接続されたレベルシフト回路７と、ソースフォロワ１のロード側トランジスタのゲート電圧源となる分圧回路４とから構成されている。また、各構成素子には、それぞれ電源電位ＶＤＤが供給されている。
【００５３】
ソースフォロワ１、インバータ２、分圧回路４は、図１における構成と同じであり、ここでは非反転増幅器５とレベルシフト回路７、インバータ３について説明する。非反転増幅器５は、ソースフォロワ１と同じ構成であり、ソースフォロワとしてのドライブトランジスタとなるトランジスタＭ１０と、ソースフォロワとしてのロード側トランジスタとなるトランジスタＭ１１から構成されている。トランジスタＭ１０は、ドレインが電源電位ＶＤＤに接続され、ゲートがインバータ２の出力端であるノードＮ２に接続され、ソースが非反転増幅器５の出力端であるノードＮ４に接続されている。トランジスタＭ１１は、ドレインがノードＮ４に接続され、ゲートがレベルシフト回路７の出力端となるノードＮ７に接続され、ソースが接地電位ＧＮＤに接続されている。
【００５４】
レベルシフト回路７は、例えば、ソースフォロワ等を含む非反転出力バッファであるが、任意の構成でよく、特に構成を限定するものではない。但し、レベルシフト回路７は、入力端がソースフォロワ１の出力端であるノードＮ１に接続され、出力端がノードＮ７となる。また、インバータ３については、入力端が非反転増幅器５の出力端であるノードＮ４に接続される事以外は図１と同じ構成である。
【００５５】
また、本実施形態では、レベルシフト回路７（通常はソースフォロワ等を含むの非反転バッファ）を用いているが、これは前述のように特に構成を限定するものではなく、ソースフォロワ１の出力信号を非反転増幅器５のトランジスタＭ１１のゲートに非反転のまま入力するためのもので、非反転増幅器５の入出力動作領域によっては省略も可能である。すなわち、ノードＮ１を直接トランジスタＭ１１のゲートに接続することもできる。但し、通常は速度低下を防ぐバッファ、及び非反転増幅器５の入出力動作領域を合わせるためのレベルシフト回路として用いることが好ましい。なお、図４の回路ではすべてのトランジスタ（レベルシフト回路７を構成するトランジスタを含む）が全て同じ閾値電圧を持つものとする。但し、必要に応じて複数の種類の閾値電圧を持ったトランジスタを用いることも可能である。
【００５６】
本実施形態は、図１では直接的に接続されていた２つのインバータ２と３の間に非反転増幅器５を挿入し、非反転増幅器５のトランジスタＭ１１のゲートにソースフォロワ１の出力をレベルシフト回路７を介して入力するものである。通常単なるソースフォロワ（ロード側トランジスタをＤＣ電圧）として非反転増幅器５を用いると、ソースフォロワの電圧増幅率は一般的に０．７〜０．９程度なので、電圧増幅回路全体の増幅率が低下してしまう。そこで、本実施形態では、ロード側トランジスタＭ１１にインバータ２で反転される前の信号（ソースフォロワ１の出力信号）をレベルシフト回路７を介して入力することにより、非反転増幅器５のソースフォロワをプッシュプル型として駆動している。これにより、非反転増幅器５の電圧増幅率はおよそ１〜１．５程度になり、ソースフォロワ追加による増幅率低下を防ぎ、むしろゲインアップすることも可能となり、図１の構成よりも増幅率の高い電圧増幅回路となる。なお、増幅率が低くてもよい場合には、レベルシフト回路７を設けずにただのソースフォロワとしてもよい。
【００５７】
また、図１及び図６の例では、図３及び図８で説明したように、インバータ３のドライブトランジスタＭ６を他のインバータ２のトランジスタよりも高い閾値電圧に設定して増幅動作領域を合わせており、このために異なる２種類の閾値電圧を持ったトランジスタが必要となってしまう。しかし、本実施形態では非反転増幅器５をインバータ２と３の間に追加することにより、異なる閾値電圧を持ったトランジスタを用いる必要性を無くすことが可能となる。すなわち、同じ閾値電圧のトランジスタのみにより電圧増幅回路を構成することができる。なお、異なる閾値電圧のトランジスタで電圧増幅回路を構成してもよい。
【００５８】
次に、図５を用いて、図４のソースフォロワ１より後段の回路における入出力特性について説明する。図５の第１象限はインバータ２、第２象限は非反転増幅器５、第３象限はインバータ３の入出力特性を示している。第１象限では、インバータ３の増幅動作領域のセンタになるようソースフォロワ１の出力信号（オフセット電圧ＶＣ１）が入力され、それがインバータ２により反転増幅されて出力電圧Ｖ２（出力オフセット電圧ＶＣ２）が非反転増幅器５に伝達される。
【００５９】
ここで、非反転増幅器５が無く、またインバータ３のドライブトランジスタＭ６の閾値電圧を高く設定しない場合は、インバータ３の入力電圧Ｖ４は、Ｖ４＝Ｖ２となるため、図５の一点鎖線の信号のようにインバータ３の出力信号Ｖｏｕｔ（オフセット電圧ＶＣｏｕｔ２）は、増幅動作領域を外れてひずんだ波形となってしまう。次に、非反転増幅器５をインバータ２と３の間に挿入した場合について説明する。非反転増幅器５は、図２で示したようにロード側トランジスタＭ１１のゲート電圧を上げることにより、出力オフセット電圧ＶＣ４を下げることが可能なので、レベルシフト回路７の出力オフセット電圧ＶＣ７を、非反転増幅器５の出力信号Ｖ４がインバータ３の増幅動作領域に入るよう調整することができる。この結果、インバータ３の出力Ｖｏｕｔ（実線の信号）はひずみなく正常に反転増幅され、この出力オフセット電圧はＶＣｏｕｔとなる。
【００６０】
このような構成により、本実施形態では、非反転増幅器５を用いることによって、増幅動作領域を調整することが可能なので、複数の閾値電圧を持ったトランジスタを用いる必要が無い。よって、イオン注入工程等の半導体製造工程を削減することができる。また、トランジスタの種類による閾値電圧等の製造ばらつきもなくなるため歩留まり向上や設計がより容易になるなどのメリットがある。また、本実施形態では、非反転増幅器５をプッシュプル型として駆動することにより、増幅率を高めることも可能である。また、非反転増幅器５をバッファとしての機能を持たせれば（十分な電流を流せば）前段のインバータ２における速度低下を緩和できるため電圧増幅回路の速度向上も可能となる。
【００６１】
その他の発明の実施の形態．
なお、上述の例では、インバータ３のドライブトランジスタＭ６と分圧回路４のトランジスタＭ９が同じ閾値電圧である例について説明したが、これに限らず、インバータ２のドライブトランジスタＭ４や分圧回路４のトランジスタＭ７が同じ閾値電圧であってもよい。
【００６２】
上述の例では、インバータを２つ設けたがこれに限らず、インバータを１つでもよいし任意の数のインバータとしてもよい。ただし、インバータが１つの場合、反転した信号が出力される。
【００６３】
上述の例では、電圧増幅回路におけるトランジスタをＮＭＯＳトランジスタとして説明したが、これに限らず、ＰＭＯＳトランジスタでもよく、エンハンスメント型でも、デプレッション型でもよい。尚、ＰＭＯＳトランジスタとした場合は、上述の例における電源電位ＶＤＤと接地電位ＧＮＤが逆の構成となる。
【００６４】
以上のように本発明によって、ＣＣＤ等固体撮像装置に内蔵される電圧信号増幅回路の速度向上と、光感度向上（信号増幅率向上）することができ、従来よりも撮像時間を短縮できる。また、電圧増幅率向上によって、従来よりも微小な信号を処理できる。さらに、製造ばらつきに対して安定した回路構成とすることにより上記のような効果を持った半導体デバイスを安定して動作、製造することができる。そして、イオン注入条件等半導体プロセス削減による製造コストを削減できる。
【図面の簡単な説明】
【００６５】
【図１】本発明にかかる電圧増幅回路の構成を示す回路図である。
【図２】本発明にかかるソースフォロワの入出力特性を示すグラフである。
【図３】本発明にかかる電圧増幅回路で用いられる複数の増幅器の入出力特性を示すグラフである。
【図４】本発明にかかる電圧増幅回路の構成を示す回路図である。
【図５】本発明にかかる電圧増幅回路で用いられる複数の増幅器の入出力特性を示すグラフである。
【図６】従来の電圧増幅回路の構成を示す回路図である。
【図７】インバータの入出力特性を示すグラフである。
【図８】従来の電圧増幅回路で用いられる複数の増幅器の入出力特性を示すグラフである。
【符号の説明】
【００６６】
１  ソースフォロワ
２、３  インバータ
４  分圧回路
５  非反転増幅器
７  レベルシフト回路
１１  信号入力端子
１２  信号出力端子
Ｍ１〜Ｍ１１  トランジスタ
Ｎ１〜Ｎ７  ノード
【図１】
2005318376.tif 000003
【図２】
2005318376.tif 000004
【図３】
2005318376.tif 000005
【図４】
2005318376.tif 000006
【図５】
2005318376.tif 000007
【図６】
2005318376.tif 000008
【図７】
2005318376.tif 000009
【図８】
2005318376.tif 000010