(57)【要約】【課題】  電子部品と回路基板との間で導電性接着剤が押し潰されても、ショート若しくはイオンマイグレーションが発生しない電子部品の実装方法を得る。【解決手段】  一対の端子電極１１、１２の相互間の隙間寸法Ｄは５００μｍ以下とされる。回路基板２０に一対の端子電極１１、１２とそれぞれ接続される一対のランド２１、２２が設けられ、一対のランド２１、２２間のギャップ寸法をＤ１とする。一対のランド２１、２２間のギャップ寸法Ｄ１より、一対の導電性接着剤１３、１４間のギャップ寸法となるＤ２を１００μｍ以上広げた形で、一対のランド２１、２２に導電性接着剤１３、１４を印刷する。積層コンデンサ１を回路基板２０に実装する際には、導電性接着剤１３を用いて端電極１１とランド２１との間を接着し、導電性接着剤１４を用いて端電極１２とランド２２との間を接着する。【選択図】  図１
2005108966.tif 000002
【特許請求の範囲】
【請求項１】
相互間の隙間寸法が５００μｍ以下の一対の端子電極を備えた電子部品が、一対の端子電極を回路基板の一対のランドに導電性接着剤を介してそれぞれ接着して、回路基板に実装される電子部品の実装方法であって、
一対のランド間のギャップ寸法より一対の導電性接着剤間のギャップ寸法を１００μｍ以上広げた形で、一対のランドにそれぞれ導電性接着剤を印刷し、
この後、導電性接着剤で電子部品を回路基板に接着しつつ実装したことを特徴とする電子部品の実装方法。
【請求項２】
相互間の隙間寸法が５００μｍ以下の一対の端子電極を備えた電子部品が、一対の端子電極を回路基板の一対のランドに導電性接着剤を介してそれぞれ接着して、回路基板に実装される電子部品の実装方法であって、
ランドと対向する部分の端子電極の厚み寸法をＨμｍとし、一対の端子電極相互間の隙間寸法をＤμｍとしたとき、Ｈ×Ｄが４０００以上になるように一対の端子電極を形成し、
次に、一対のランドにそれぞれ導電性接着剤を印刷した後、この導電性接着剤で電子部品を回路基板に接着しつつ実装したことを特徴とする電子部品の実装方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品と回路基板との間で導電性接着剤が押し潰されても、ショート若しくはイオンマイグレーションが発生しない電子部品の実装方法に係り、特に積層セラミックコンデンサを回路基板に実装する際に好適なものである。
【背景技術】
【０００２】
近年、電化製品等のセットの小型化が著しく、回路基板に搭載されてこのような電化製品に内蔵される積層セラミックコンデンサ等のチップ型の電子部品も、急ピッチに小型化されている。この一方、導電性接着剤を用いて電子部品を回路基板に実装している電化製品も近年増えてきていて、当然のように導電性接着剤を用いて実装される電子部品の小型化も、要求されるようになった。
【特許文献１】特開平９−１５３４３０号公報
【特許文献２】特開２０００−２９９２４３号公報
【特許文献３】特開平６−２４４０５１号公報
【特許文献４】特開平８−１６２３５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
この導電性接着剤は、電子部品の回路基板への実装後の硬化時において、はんだように電子部品の位置を修正するセルフアライメントの作用が無い。従って、実装時に電子部品の位置がずれて回路基板に搭載された場合、ずれたままの状態で導電性接着剤は硬化する為、電子部品を回路基板にマウントする圧力で導電性接着剤が押し潰されて広がったときでも、そのまま導電性接着剤は硬化するようになる。
【０００４】
これに伴い、図６に示す導電性接着剤１３、１４を用いて小型の電子部品である積層セラミックコンデンサ１を回路基板２０に実装する際に、図７に示すように、導電性接着剤１３、１４が積層セラミックコンデンサ１の端子電極１１、１２と回路基板２０との間で押し潰されて伸び広がり、ギャップ寸法Ｄ３が狭くなる結果として、ショート若しくはイオンマイグレーションが発生する虞があった。
【０００５】
ここで、電子部品を回路基板に実装する際に導電性接着剤が広がり上記ショート等の不具合が発生する理由として、以下のようなものが考えられる。まず第１に導電性接着剤の量が多過ぎることであり、第２に電子部品のマウント時の圧力が高過ぎることであり、第３に電子部品の一対の端子電極間が狭過ぎることであり、第４に電子部品における一対の端子電極間の部分と回路基板との間が狭過ぎること等である。
【０００６】
但し、電子部品を小型化するのに伴い必然的に一対の端子電極間は狭くなるので、上記の内の電子部品の一対の端子電極間が狭過ぎるという理由に対して、一対の端子電極間を広げるという対策を採用することは困難であった。
本発明は上記事実を考慮し、電子部品と回路基板との間で導電性接着剤が押し潰されても、ショート若しくはイオンマイグレーションが発生しない電子部品の実装方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１による電子部品の実装方法は、相互間の隙間寸法が５００μｍ以下の一対の端子電極を備えた電子部品が、一対の端子電極を回路基板の一対のランドに導電性接着剤を介してそれぞれ接着して、回路基板に実装される電子部品の実装方法であって、
一対のランド間のギャップ寸法より一対の導電性接着剤間のギャップ寸法を１００μｍ以上広げた形で、一対のランドにそれぞれ導電性接着剤を印刷し、
この後、導電性接着剤で電子部品を回路基板に接着しつつ実装したことを特徴とする。
【０００８】
請求項１に係る電子部品の実装方法によれば、相互間の隙間寸法が５００μｍ以下の一対の端子電極を備えた電子部品を導電性接着剤により回路基板に実装する際に、一対のランド間のギャップ寸法より一対の導電性接着剤間のギャップ寸法を１００μｍ以上広げた形で、一対のランドにそれぞれ導電性接着剤を印刷した後、この導電性接着剤で電子部品を回路基板に接着しつつ実装するようにした。従って、本請求項では、一対の端子電極が一対のランドに導電性接着剤を介してそれぞれ接着されて、電子部品が回路基板に実装されることになる。
【０００９】
以上より本請求項では、一対のランド間のギャップ寸法より一対の導電性接着剤間のギャップ寸法を１００μｍ以上広げた形で、一対のランドにそれぞれ導電性接着剤を印刷するようにした結果として、問題が生じないようになった。つまり、導電性接着剤の量が多過ぎたり、或いは電子部品の回路基板へのマウント時の圧力が高過ぎて、導電性接着剤が電子部品の端子電極と回路基板との間で押し潰されて伸び広がった場合でも、一対のランドの相互に対向する部分寄りに導電性接着剤が印刷されていないことから、一対のランドの外側に向かって導電性接着剤は広がるようになるので、導電性接着剤に起因するショート若しくはイオンマイグレーションが発生しない結果となる。
【００１０】
請求項２による電子部品の実装方法は、相互間の隙間寸法が５００μｍ以下の一対の端子電極を備えた電子部品が、一対の端子電極を回路基板の一対のランドに導電性接着剤を介してそれぞれ接着して、回路基板に実装される電子部品の実装方法であって、
ランドと対向する部分の端子電極の厚み寸法をＨμｍとし、一対の端子電極相互間の隙間寸法をＤμｍとしたとき、Ｈ×Ｄが４０００以上になるように一対の端子電極を形成し、
次に、一対のランドにそれぞれ導電性接着剤を印刷した後、この導電性接着剤で電子部品を回路基板に接着しつつ実装したことを特徴とする。
【００１１】
請求項２に係る電子部品の実装方法によれば、相互間の隙間寸法が５００μｍ以下の一対の端子電極を備えた電子部品を導電性接着剤により回路基板に実装する際に、まずランドと対向する部分の端子電極の厚み寸法をＨμｍとし、一対の端子電極相互間の隙間寸法をＤμｍとしたとき、Ｈ×Ｄが４０００以上になるように一対の端子電極を形成した。そして、一対のランドにそれぞれ導電性接着剤を印刷した後、この導電性接着剤で電子部品を回路基板に接着しつつ実装するようにした。従って、本請求項でも、一対の端子電極が一対のランドに導電性接着剤を介してそれぞれ接着されて、電子部品が回路基板に実装されることになる。
【００１２】
以上より本請求項では、ランドと対向する部分の端子電極の厚み寸法Ｈμｍと一対の端子電極相互間の隙間寸法Ｄμｍとの積であるＨ×Ｄが、４０００以上になるように一対の端子電極を形成したことで、電子部品における一対の端子電極間の部分と回路基板との間の隙間が広がった。これに伴い、導電性接着剤が電子部品の端子電極と回路基板との間で押し潰された場合でも、一対の端子電極間の部分と回路基板との間の隙間が広がったことから、必要以上に導電性接着剤は広がらなくなり、ショート若しくはイオンマイグレーションが発生しないようになった。
【発明の効果】
【００１３】
本発明によれば、電子部品と回路基板との間で導電性接着剤が押し潰されても、ショート若しくはイオンマイグレーションが発生しない電子部品の実装方法が得られ、本発明は特に積層セラミックコンデンサを回路基板に実装する際に好適なものである。
【発明を実施するための最良の形態】
【００１４】
以下、本発明に係る電子部品の実装方法の実施例を図面に基づき説明する。本発明の第１実施例に係る電子部品である積層セラミックコンデンサ（以下、積層コンデンサという）１を図１から図４に示す。そして、セラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体状の焼結体である誘電体素体３を主要部として、積層コンデンサ１が構成されている。
【００１５】
つまり、誘電体素体３は、焼成されたセラミックグリーンシートである誘電体層が積層されて形成されている。さらに、図３及び図４に示す内部構造のように、この誘電体素体３内の所定の高さ位置には、面状の内部導体４が配置されており、誘電体素体３内において誘電体層とされるセラミック層３Ａを隔てた内部導体４の下方には、同じく面状の内部導体５が配置されている。以下同様にセラミック層３Ａをそれぞれ隔てて、同様にそれぞれ形成された内部導体４及び内部導体５が繰り返して順次複数層（例えば１００層程度）配置されている。
【００１６】
この為、図４に示すように、これら内部導体４及び内部導体５の２種類の内部導体が、誘電体素体３内においてセラミック層３Ａで隔てられつつ相互に対向して配置されることになる。そして、これら内部導体４及び内部導体５の中心は、各セラミック層３Ａの中心とほぼ同位置に配置されており、また、内部導体４及び内部導体５の縦横寸法は、対応するセラミック層３Ａの辺の長さよりそれぞれ小さくされている。
【００１７】
但し、図３に示すように、内部導体４の左側部分からセラミック層３Ａの左側の端部に向かって導体が内部導体４の幅寸法と同じ幅寸法で突き出されている。また、内部導体５の右側部分からセラミック層３Ａの右側の端部に向かって、導体が内部導体５の幅寸法と同じ幅寸法で突き出されている。
【００１８】
他方、図４に示すように、内部導体４の左側の突出部分に接続される端子電極１１が、誘電体素体３の外側となる左側の側面３Ｂに配置されており、また、内部導体５の右側の突出部分に接続される端子電極１２が、誘電体素体３の外側となる右側の側面３Ｂに配置されている。
【００１９】
以上より、本実施例では、積層コンデンサ１の直方体とされる誘電体素体３の４つの側面の内の２つの側面３Ｂに一対の端子電極１１、１２がそれぞれ配置される形で、積層コンデンサ１が一対の端子電極１１、１２を備えている。尚、図１に示すこれら一対の端子電極１１、１２の相互間の隙間寸法をＤとしたとき、この隙間寸法Ｄは５００μｍ以下とされている。
【００２０】
一方、この積層コンデンサ１が実装される回路基板２０側には、これら一対の端子電極１１、１２とそれぞれ接続される一対のランド２１、２２が、一対の端子電極１１、１２に対向して設けられているが、これら一対のランド２１、２２間のギャップ寸法をＤ１とする。これに伴い本実施例では、このギャップ寸法Ｄ１は一対の端子電極１１、１２の相互間の隙間寸法Ｄと同一寸法とされている。
【００２１】
そして、この積層コンデンサ１を回路基板２０に実装する際には、端子電極１１とランド２１との間及び端子電極１２とランド２２との間をそれぞれ接続する必要があるが、樹脂を含有する導電性接着剤１３を用いてこれら端電極１１とランド２１との間を接着し、また同じく樹脂を含有する導電性接着剤１４を用いてこれら端電極１２とランド２２との間を接着して、それぞれ接続するようにしている。
【００２２】
具体的には、図１に示すこれら一対のランド２１、２２間のギャップ寸法Ｄ１より、一対の導電性接着剤１３、１４間のギャップ寸法となるＤ２を１００μｍ以上広げた形で、一対のランド２１、２２にそれぞれ導電性接着剤１３、１４を印刷する。この後、図２に示すように、一対の端子電極１１、１２を一対のランド２１、２２に導電性接着剤１３、１４を介してそれぞれ接着しつつ、積層コンデンサ１を回路基板２０に実装することで、導電性接着剤１３、１４がこれらの間をそれぞれ接続する構造になる。
【００２３】
次に、本実施例に係る積層コンデンサ１の実装方法の作用を説明する。
本実施例に係る積層コンデンサ１は、セラミック層３Ａを積層して形成された誘電体素体３内に、内部導体４及び内部導体５が、相互にセラミック層３Ａで隔てられつつそれぞれ複数配置された構造となっている。さらに、一対の端子電極１１、１２が誘電体素体３の外側に備えられている。
【００２４】
そして、本実施例では、一対のランド２１、２２間のギャップ寸法Ｄ１より一対の導電性接着剤１３、１４間のギャップ寸法Ｄ２を１００μｍ以上広げた形で、一対のランド２１、２２にそれぞれ導電性接着剤１３、１４を印刷した後、相互間の隙間寸法Ｄが５００μｍ以下の一対の端子電極１１、１２を備えた積層コンデンサ１を回路基板２０にマウントして、導電性接着剤１３、１４で接着しつつ積層コンデンサ１を回路基板２０に実装するようにした。従って、一対の端子電極１１、１２が一対のランド２１、２２に導電性接着剤１３、１４を介してそれぞれ接着されて、積層コンデンサ１が回路基板２０に実装されることになる。
【００２５】
以上より、本実施例では、一対のランド２１、２２間のギャップ寸法Ｄ１より一対の導電性接着剤１３、１４間のギャップ寸法Ｄ２を１００μｍ以上広げた形で、一対のランド２１、２２にそれぞれ導電性接着剤１３、１４を印刷するようにした結果として、問題が生じないようになる。
【００２６】
つまり、導電性接着剤１３、１４の量が多過ぎたり、或いは積層コンデンサ１の回路基板２０へのマウント時の圧力が高過ぎて、導電性接着剤１３、１４が積層コンデンサ１の端子電極１１、１２と回路基板２０との間で押し潰されて伸び広がった場合でも、図１に示すように一対のランド２１、２２の相互に対向する部分寄りに導電性接着剤１３、１４が印刷されていないことから、一対のランド２１、２２の外側に向かって導電性接着剤１３、１４は図２に示す形で広がるので、導電性接着剤１３、１４に起因するショート若しくはイオンマイグレーションが発生しないようになる。
【００２７】
次に、本発明の第２実施例に係る電子部品の実装方法を図５に基づき説明する。尚、第１実施例で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。本実施例でも、第１実施例と同様に積層コンデンサ１が一対の端子電極１１、１２を備え、これら一対の端子電極１１、１２の相互間の隙間寸法Ｄμｍが５００μｍ以下とされている。
【００２８】
但し、第１実施例では、一対のランド２１、２２間のギャップ寸法Ｄ１より一対の導電性接着剤１３、１４間のギャップ寸法Ｄ２を１００μｍ以上広げた形としたが、本実施例では図５に示すように、ランド２１、２２と対向する部分の端子電極１１、１２の厚み寸法をＨμｍとし、一対の端子電極１１、１２相互間の隙間寸法をＤμｍとしたとき、Ｈ×Ｄが４０００以上になるように一対の端子電極１１、１２を形成した。
【００２９】
そして、この積層コンデンサ１を導電性接着剤１３、１４により回路基板２０に実装する際に、一対のランド２１、２２にそれぞれ導電性接着剤１３、１４を印刷した後、上記のように形成された一対の端子電極１１、１２を有している積層コンデンサ１を回路基板２０にこの導電性接着剤１３、１４で接着しつつ実装するようにした。従って、本実施例でも、一対の端子電極１１、１２が一対のランド２１、２２に導電性接着剤１３、１４を介してそれぞれ接着されて、積層コンデンサ１が回路基板２０に実装されることになる。
【００３０】
以上より本実施例では、ランド２１、２２と対向する部分の端子電極１１、１２の厚み寸法Ｈμｍと一対の端子電極１１、１２相互間の隙間寸法Ｄμｍとの積であるＨ×Ｄが、４０００以上になるように一対の端子電極１１、１２を形成するようにした結果として、問題が生じないようになる。
【００３１】
つまり、積層コンデンサ１における一対の端子電極１１、１２間の部分と回路基板２０との間の隙間寸法Ｓが広がったことから、導電性接着剤１３、１４が積層コンデンサ１の端子電極１１、１２と回路基板２０との間で押し潰された場合でも、必要以上に導電性接着剤１３、１４は広がらなくなり、ショート若しくはイオンマイグレーションが発生しないようになる。
【００３２】
次に、積層コンデンサの上記寸法Ｄ１、Ｄ２と積層コンデンサとして必要な特性との関係について試験した結果を表１に示し、この表１に基づき以下に結果を説明する。
すなわち、一対の端子電極１１、１２の相互間の隙間寸法Ｄ及び、一対のランド２１、２２間のギャップ寸法Ｄ１より、一対の導電性接着剤１３、１４間のギャップ寸法Ｄ２を１００μｍ以上広げた形のサンプル７種類を実施例１〜７として作成した。また、隙間寸法Ｄ及びギャップ寸法Ｄ１よりギャップ寸法Ｄ２が１００μｍ以上広がっていない形のサンプル９種類を比較例１〜９として作成した。
【００３３】
尚、これら上記の隙間寸法Ｄ及びギャップ寸法Ｄ１は相互に同一寸法とされ、また、隙間寸法Ｄ及びギャップ寸法Ｄ１は全てのサンプル共に５００μｍ以下とした。具体的には、隙間寸法Ｄ及びギャップ寸法Ｄ１を５００μｍ、４００μｍ、３００μｍ、２００μｍの４種類とし、印刷後の導電性接着剤１３、１４間のギャップ寸法Ｄ２を６００μｍから２００μｍまでの大きさとした。また、導電性接着剤１３、１４の印刷厚みは２５±１０μｍであった。
【００３４】
表１における評価項目は、実装後の導電性接着剤１３、１４間のギャップ寸法Ｄ３（表１では実装後導電性接着剤のギャップ寸法Ｄ３と表示した）、実装後電気特性、ＰＣＢＴ結果及び、耐湿サイクル試験結果の４つの項目とした。この各評価項目の内の実装後電気特性は、Ｃp 、ｔａｎδ、ＩＲの各電気特性を実装後において確認したものである。また、ＰＣＢＴ結果は、１２１℃、９５％ＲＨ、２ａｔｍＷ．Ｖ．／１００ｈｒの高温高湿高圧の条件とした。そして、各項目において、所定の基準を満たせばＯＫとし、所定の基準に満たなければＮＧとした。
【００３５】
【表１】
2005108966.tif 000003
【００３６】
この表１に示すように、実施例１〜７の実装後における導電性接着剤１３、１４間のギャップ寸法Ｄ３が当初のギャップ寸法Ｄ２とほぼ同様の大きさであったのに対して、比較例１〜９の実装後における導電性接着剤１３、１４間のギャップ寸法Ｄ３は当初のギャップ寸法Ｄ２より著しく小さくなった。これに伴い、実装後電気特性では、ギャップ寸法Ｄ３が０となっていた比較例７、９がＮＧとなった。
【００３７】
また、ＰＣＢＴ結果では、実装後における導電性接着剤１３、１４間のギャップ寸法Ｄ３が１５０μｍ以下の比較例２、３、５、８がＮＧとなった。さらに、耐湿サイクル試験結果でも、ギャップ寸法Ｄ３が狭い比較例１〜６、８がＮＧとなった。尚、実装後電気特性でＮＧとなった比較例７、９は、ＰＣＢＴ結果及び耐湿サイクル試験結果について評価しなかった。
【００３８】
以上より、各試験項目の結果として実施例１〜７は全てＯＫで問題無いものの、比較例１〜９は何れかの試験項目でＮＧとなって、一対のランド２１、２２間のギャップ寸法Ｄ１より、一対の導電性接着剤１３、１４間のギャップ寸法Ｄ２を１００μｍ以上広げて印刷しなければならないことが、この表１の結果により確認された。
【００３９】
次に、積層コンデンサの上記寸法Ｈ、Ｄと積層コンデンサとして必要な特性との関係について試験した結果を表２に示し、この表２に基づき以下に結果を説明する。
すなわち、一対のランド２１、２２とそれぞれ対向する部分の一対の端子電極１１、１２の厚み寸法Ｈμｍと一対の端子電極１１、１２相互間の隙間寸法Ｄμｍとの積であるＨ×Ｄを、４０００以上とした形のサンプル４種類を実施例８〜１１として作成した。また、Ｈ×Ｄを４０００未満とした形のサンプル８種類を比較例１０〜１７として作成した。
【００４０】
尚、隙間寸法Ｄ及びギャップ寸法Ｄ１は相互に同一寸法とされ、また、隙間寸法Ｄ及びギャップ寸法Ｄ１は全てのサンプル共に５００μｍ以下とした。具体的には、隙間寸法Ｄ及びギャップ寸法Ｄ１を５００μｍ、４００μｍ、３００μｍ、２００μｍの４種類とし、厚み寸法Ｈを５μｍから２０μｍまでの大きさとした。
【００４１】
表２における評価項目は、表１と同様の実装後の導電性接着剤１３、１４間のギャップ寸法Ｄ３、実装後電気特性、ＰＣＢＴ結果及び、耐湿サイクル試験結果の４つの項目とした。
【００４２】
【表２】
2005108966.tif 000004
【００４３】
この表２に示すように、実施例８〜１１の実装後における導電性接着剤１３、１４間のギャップ寸法Ｄ３を、１８０μｍ以上を確保したのに対して、比較例１０〜１７の実装後における導電性接着剤１３、１４間のギャップ寸法Ｄ３は、全て１６０μｍ以下となった。これに伴い、実装後電気特性では、実装後における導電性接着剤１３、１４間のギャップ寸法Ｄ３が０となっていた比較例１２、１６がＮＧとなった。
【００４４】
また、ＰＣＢＴ結果では、実装後における導電性接着剤１３、１４間のギャップ寸法Ｄ３が１５０μｍ以下の比較例１０、１３、１４がＮＧとなった。さらに、耐湿サイクル試験結果でも、ギャップ寸法Ｄ３が狭い比較例１０、１１、１３〜１５、１７がＮＧとなった。尚、実装後電気特性でＮＧとなった比較例１２、１６は、ＰＣＢＴ結果及び耐湿サイクル試験結果について評価しなかった。
【００４５】
以上より、各試験項目の結果として実施例８〜１１は全てＯＫで問題無いものの、比較例１０〜１７は何れかの試験項目でＮＧとなって、一対のランド２１、２２とそれぞれ対向する部分の一対の端子電極１１、１２の厚み寸法Ｈμｍと一対の端子電極１１、１２相互間の隙間寸法Ｄμｍとの積であるＨ×Ｄを、４０００以上としなければならないことが、この表２の結果により確認された。
【００４６】
尚、上記実施例において用いられる導電性接着剤としては、公知の導電性接着剤を採用することが考えられる。また、端子電極の厚みを厚くする為には、端子電極用のペーストの粘度を変更したり或いはペーストに漬ける回数を多くすることが考えられる。さらに、積層コンデンサ１の内部導体の枚数は、上記実施例に係る積層コンデンサ１の枚数に限定されず、さらに多くの枚数としても良く、また積層方向における内部導体の順序を任意に変更しても良い。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１実施例に適用される積層コンデンサが回路基板に実装される前の状態を示す正面図である。
【図２】本発明の第１実施例に適用される積層コンデンサが回路基板に実装された状態を示す正面図である。
【図３】本発明の第１実施例に適用される積層コンデンサの分解斜視図である。
【図４】本発明の第１実施例に適用される積層コンデンサを示す断面図である。
【図５】本発明の第２実施例に適用される積層コンデンサが回路基板に実装された状態を示す正面図である。
【図６】積層コンデンサが回路基板に実装される前の従来例の状態を示す正面図である。
【図７】積層コンデンサが回路基板に実装された従来例の状態を示す正面図である。
【符号の説明】
【００４８】
１    積層コンデンサ（電子部品）
１１    端子電極
１２    端子電極
１３    導電性接着剤
１４    導電性接着剤
２０    回路基板
２１    ランド
２２    ランド
【図１】
2005108966.tif 000005
【図２】
2005108966.tif 000006
【図３】
2005108966.tif 000007
【図４】
2005108966.tif 000008
【図５】
2005108966.tif 000009
【図６】
2005108966.tif 000010
【図７】
2005108966.tif 000011