(57)【要約】【課題】フライホールダイオードのターンオフによって発生するサージ電圧を抑制するための、簡素で低コストなゲート駆動回路を提供すること。【解決手段】電力用スイッチング素子９の制御電極を駆動するゲート駆動回路において、前記電力用スイッチング素子９の主電極間に印加される電圧に応じてゲート電極に電流を注入する電流駆動手段と、前記ゲート電極に印加する電圧が前記電力用スイッチング素子のターンオフ過渡期間中に所定値以下となることを阻止するクランプ手段とを具備するように構成する。【選択図】  図１
2005033873.tif 000002
【特許請求の範囲】
【請求項１】
電力用スイッチング素子の制御電極を駆動するゲート駆動回路において、
前記電力用スイッチング素子の主電極間に印加される電圧に応じてゲート電極に電流を注入する電流駆動手段と、
前記ゲート電極に印加する電圧が前記電力用スイッチング素子のターンオフ過渡期間中に所定値以下となることを阻止するクランプ手段と
を具備したことを特徴とするゲート駆動回路。
【請求項２】
電力用スイッチング素子の制御電極を駆動するゲート駆動回路において、
前記電力用スイッチング素子の主電極間に印加される電圧に応じてゲート電極に電流を注入する電流駆動手段と、
前記電力用スイッチング素子のオンオフ指令に対応し、ゲート抵抗を介してゲート電極に電圧を印加する電圧駆動手段と
を具備し、
前記電圧駆動手段は、前記電力用スイッチング素子のターンオフ過渡期間中に、出力電圧値が所定値以下となることを阻止するクランプ手段を有することを特徴とするゲート駆動回路。
【請求項３】
前記クランプ手段は、ツェナーダイオードとスイッチ素子とを直列接続した電圧制限手段であることを特徴とする請求項１または請求項２に記載のゲート駆動回路。
【請求項４】
前記クランプ手段は、スイッチ素子とコンデンサとを直列接続した電圧制限手段であることを特徴とする請求項１または請求項２に記載のゲート駆動回路。
【請求項５】
前記クランプ手段は、スイッチ素子と電圧源を直列接続した電圧制限手段であることを特徴とする請求項１または請求項２に記載のゲート駆動回路。
【請求項６】
前記クランプ手段は、可変電圧源とダイオードを直列接続した電圧制限手段であることを特徴とする請求項１または請求項２に記載のゲート駆動回路。
【請求項７】
前記電圧駆動手段に用いる電源の電圧値を、連続的または段階的に変化できるようにしたことを特徴とする請求項２に記載のゲート駆動回路。
【請求項８】
前記クランプ手段を動作させるターンオフ過渡期間を、前記電力用スイッチング素子のデッドタイムと略等しくしたことを特徴とする請求項１または請求項２に記載のゲート駆動回路。
【請求項９】
前記クランプ手段を動作させるターンオフ過渡期間を、前記電力用スイッチング素子の主電極間に印加される電圧が所定値を超えるまでの時間としたことを特徴とする請求項１または請求項２に記載のゲート駆動回路。
【請求項１０】
前記クランプ手段によってクランプされる電圧レベルを前記電力用スイッチング素子のしきい値電圧よりも低くしたことを特徴とする請求項１または請求項２に記載のゲート駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電力用スイッチング素子を駆動するゲート駆動回路に関する。
【０００２】
【従来の技術】
電力用スイッチング素子を応用した電力変換器は、スイッチング素子の大容量化・高速化にともない、その応用範囲を着実に広げている。特に、最近応用分野を伸ばしてきたのが、ＩＧＢＴやＭＯＳＦＥＴなどのＭＯＳゲート型のスイッチング素子である。
【０００３】
ＩＧＢＴやＭＯＳＦＥＴは、オン及びオフ状態を自己継続しないノンラッチング型のスイッチング素子であり、サイリスタなどのラッチング型のスイッチング素子に比べ、ゲート駆動による高い制御性を有することが利点の一つである。特に、近年実用化されてきたアクティブゲート駆動技術によれば、ターンオン・ターンオフのスイッチング過渡期においても、ゲート制御によってサージ電圧やサージ電流を抑制したり、スイッチング過渡期の電流や電圧の傾きを自在に制御したりすることが可能となる。
【０００４】
例えば、アクティブゲート駆動技術を適用したゲート駆動回路の、電流遮断時のサージ抑制は次のようにして達成される。すなわち、ゲート電圧を正電圧から負電圧に切換えてスイッチング素子の遮断動作を行ったとき、このスイッチング素子の両端の電圧は急上昇するが、この電圧が所定値を越えたとき、ゲート電圧を持ち上げるように制御すれば、スイッチング素子の遮断動作は遅れ、スイッチング素子の両端の電圧サージを抑制することができる。
【０００５】
上記はスイッチング素子自身を遮断するモードであるが、負荷力率によっては、主回路の電流遮断は、スイッチング素子に逆並列に接続されたフライホイールダイオードの電流遮断で行われるモードとなる。この場合にはゲート電位は既に十分低い負の電圧となっており、上記のようにゲート電位が正から負へ変化する途中の過渡的制御とはならないため、上述したような従来のアクティブゲート駆動技術では電圧サージを抑制できない。
【０００６】
一方、上記の電圧サージを抑制するために、主回路のインダクタンスを利用し、その両端の電圧を検出して一時的にゲート電位を上昇させる手法も考案されている（例えば特許文献１参照。）。
【０００７】
【特許文献１】
特開平７−９９４２９号公報（第７−８頁、図１）
【０００８】
【発明が解決しようとする課題】
しかしながら特許文献１に示された手法でサージ電圧を抑制するためには、ある程度の主回路インダクタンスが必要である。これは、自らサージ電圧を大きくしてしまうという問題の他、全体の遮断時間が長くなるため、損失が増加するという問題があった。
【０００９】
本発明は上記の問題に鑑みなされたもので、フライホールダイオードのターンオフによって発生するサージ電圧を抑制するための、簡素で低コストなゲート駆動回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、本発明のゲート駆動回路は、電力用スイッチング素子の制御電極を駆動するゲート駆動回路において、前記電力用スイッチング素子の主電極間に印加される電圧に応じてゲート電極に電流を注入する電流駆動手段と、前記ゲート電極に印加する電圧が前記電力用スイッチング素子のターンオフ過渡期間中に所定値以下となることを阻止するクランプ手段とを具備したことを特徴としている。
【００１１】
本発明によれば、クランプ手段という比較的簡単な制御手段を追加するだけで、フライホールダイオードのターンオフによって発生するサージ電圧を抑制することが可能になる。
【００１２】
【発明の実施の形態】
（第１の実施の形態）
以下に、本発明によるゲート駆動回路の第１の実施の形態を図１及び図２を参照して説明する。図１は本発明のゲート駆動回路の構成図である。
【００１３】
ゲート駆動電源１ａ及び１ｂを夫々正側電源、負側電源とし、電圧増幅器２の出力から抵抗３を介してスイッチング素子９のゲート端子が駆動される。電圧増幅器２にはスイッチング素子９のゲート制御信号が入力される。また、スイッチング素子９のゲート端子には、制御電流源８からゲート注入電流Ｉｇが注入される。制御電流源８は、電圧増幅器２と同じようにゲート駆動電源１ａ及び１ｂを夫々正側及び負側の電源とした電圧増幅器７によって制御される。電圧増幅器７は、スイッチング素子９に印加される電圧を分圧抵抗４ａ、４ｂで分割した電圧を非反転入力としている。また、電圧増幅器７の反転入力は、基準電圧源５の電圧に、電圧増幅器７の出力電位と基準電圧源５との電位差を帰還抵抗６ａ、６ｂで分圧した値を加えた電圧としている。また、スイッチング素子９には逆並列にフライホイールダイオード１０が接続されている。
【００１４】
クランプ手段１１はスイッチング素子９のゲートエミッタ間に接続されるとともに、この制御入力端子は電圧増幅器２の出力端子に接続されている。クランプ手段１１は制御入力端子の電圧が下降したタイミングでターンオフ過渡期間の始まりを検出し、一定の期間だけゲートエミッタ間電圧Ｖｇｅをある一定の電圧にクランプする。
【００１５】
以下、図１の構成図における、主回路のターンオフ動作について説明する。
【００１６】
まず、スイッチング素子９が導通し、フライホイールダイオード１０が導通していない通常のターンオフ動作について説明する。図１において、電圧増幅器２へのゲート制御信号の電圧が正から負に切換えられ、これに伴い電圧増幅器２の出力電圧はゲート電源１ａで決まる正の電圧からゲート電源１ｂで決まる負の電圧へ移行を開始する。これによってスイッチング素子９のゲート電圧は下がり始め、このゲート電圧がスイッチング素子９の静特性によって決まるある一定のしきい値電圧を下回ったとき、スイッチング素子９を流れる電流の遮断が始まり、同時にスイッチング素子９のコレクタエミッタ間電圧Ｖｃｅは急速に上昇し始める。コレクタエミッタ間電圧Ｖｃｅは分圧抵抗４ａ、４ｂによって分圧され、電圧増幅器７の非反転入力端子に印加されているので、コレクタエミッタ間電圧Ｖｃｅが帰還抵抗６ａ、６ｂおよび基準電圧源５によって決まるある一定の値を超えたとき、電圧増幅器７の出力電圧は急速に上昇し、これによって制御電流源８の出力電流もまた上昇する。制御電流源８の出力はスイッチング素子９のゲート端子に接続されていることから、これがゲート注入電流Ｉｇとなり、このゲート注入電流Ｉｇによってスイッチング素子９のゲート端子電圧は一時的に上昇に転じ、スイッチング素子９の遮断動作は遅れ、コレクタエミッタ間電圧Ｖｃｅはそれ以上上昇しないことになる。
【００１７】
以上の動作は、フライホイールダイオード１０が導通していない状態でスイッチング素子９をオフする場合のサージ電圧抑制動作であり、これはクランプ手段１１を設けなくても行われる動作である。
【００１８】
次に、図１においてフライホイールダイオード１０が導通している場合のターンオフ時のサージ抑制動作を、図２に示す動作波形図を参照しながら説明する。図２は、フライホイールダイオード１０がターンオフするときの各部の波形を示したものである。
【００１９】
ゲートエミッタ間電圧Ｖｇｅは、時刻ｔ１におけるターンオフ動作開始とともに下降する。前述したスイッチング素子９の遮断動作の場合はこの時刻ｔ１でスイッチング素子９の遮断動作が始まり、コレクタエミッタ間電圧Ｖｃｅが上昇を開始するが、フライホイールダイオード１０が導通している場合には、スイッチング素子９が遮断された後でも主回路電流は継続して流れ続けるため、時刻ｔ１においてはコレクタエミッタ間電圧Ｖｃｅの上昇は生じない。
【００２０】
その後、ゲートエミッタ間電圧Ｖｇｅは、時刻ｔ２で所定の電圧Ｖｃｌに到達するが、クランプ手段１１の働きによってこの所定の電圧Ｖｃｌ以下には下がらない。時刻ｔ３でフライホイールダイオード１０の遮断動作が始まり、コレクタエミッタ間電圧Ｖｃｅが上昇してある一定の値を超えたとき、時刻ｔ４でゲート注入電流Ｉｇが上昇する。このゲート注入電流Ｉｇの上昇によりただちにゲートエミッタ間電圧Ｖｇｅが上昇してスイッチング素子９のしきい値電圧に到達し、スイッチング素子９が導通する。スイッチング素子９の導通により、コレクタエミッタ間電圧Ｖｃｅの上昇は抑制され、ピークサージ電圧を抑えることができる。
【００２１】
従って、図１のクランプ手段１１を設けない場合は、ゲートエミッタ間電圧Ｖｇｅはマイナス電位のままでフライホイールダイオード１０の遮断動作を行うこととなるので、その時の波形は図２に破線で示した「クランプ手段が無い場合のＶｃｅ」のように大きなピークを持つサージ電圧となる。
【００２２】
尚、クランプ手段１１で設定する所定の電圧Ｖｃｌは、スイッチング素子９のしきい値電圧を若干下回る値にしておくのが良い。
【００２３】
また、図２で示したフライホイールダイオード１０の遮断開始時の時刻ｔ３は、スイッチング素子９と対を成す図示していないスイッチング素子のターンオンのタイミングであり、これはスイッチング素子９のターンオフの始まりからスイッチング素子９のデッドタイムが経過した時間となる。従って、クランプ手段１１がクランプ動作を行う一定の期間は、例えば上記デッドタイムに、若干のフライホイールダイオード１０の遮断時間を加えた値をタイマー等で設定すれば良い。
【００２４】
以上説明したように、本発明のゲート駆動回路によれば、フライホイールダイオード１０が導通している場合でもターンオフ時のサージ抑制動作を行うことが可能となる。
【００２５】
（第２の実施の形態）
図３は本発明の第２の実施の形態に係るゲート制御回路の構成図である。この第２の実施の形態の各部について、図１の第１の実施の形態に係るゲート制御回路の各部と同一部分は同一符号で示し、その説明を省略する。この第２の実施の形態が、第１の実施の形態と異なる点は、図１においてはクランプ手段１１をスイッチング素子９のゲートエミッタ間に接続していたのに対し、図３においてはクランプ手段１１を電圧増幅器２の出力端子とスイッチング素子９のエミッタ端子との間に接続するようにした点である。
【００２６】
このように直接ゲートエミッタ間電圧Ｖｇｅをクランプせずに電圧増幅器２の出力電圧をクランプしても同じ目的を達成することができる。すなわち、ターンオフの過渡期間に電圧増幅器２の出力電圧が所定値以下にならないようにクランプすれば、スイッチング素子９のゲートエミッタ間電圧Ｖｇｅは所定値以下にならないようにクランプされ、効果的にスイッチング素子９のコレクタエミッタ間電圧Ｖｃｅのサージ電圧を抑えることが可能になる。
【００２７】
（第３の実施の形態）
図４は本発明の第３の実施の形態に係るゲート制御回路の構成図である。この第３の実施の形態の各部について、図１の第１の実施の形態に係るゲート制御回路の各部と同一部分は同一符号で示し、その説明を省略する。この第３の実施の形態が、第１の実施の形態と異なる点は、図４においてはクランプ手段１１の具体的内部構成を示した点である。すなわち、クランプ手段１１の内部は、タイミング検出器１２、このタイミング検出器１２で制御され、エミッタをゲート駆動電源１ａの正極に接続したスイッチ素子１３、及びスイッチ素子１３のコレクタ端子とスイッチング素子９のゲート端子間に接続されたツェナーダイオード１４によって構成されている。
【００２８】
電圧増幅器２の出力が降下しはじめたことをタイミング検出器１２で検出すると、前述したようにある一定の時間の間だけタイミング検出器１２の出力電圧が下降し、スイッチ素子１３がオンする。スイッチ素子１３がオンした状態では、スイッチング素子９のゲート電圧は、ゲート駆動電源１ａの電圧およびツェナーダイオード１４の特性によって決まるある一定の電圧以下には下降しない。そしてターンオフ過渡期間が終了し、タイミング検出器１２の出力電圧が再び上昇し、スイッチ素子１３がオフすると、スイッチング素子９のゲート電圧は再びゲート駆動電源１ｂで決まる電圧までの下降を再開する。
【００２９】
このようにして、スイッチ素子１３とツェナーダイオード１４の組み合わせという比較的簡単な回路で、フライホールダイオード１０のターンオフによって発生するサージ電圧を抑制することが可能となる。
【００３０】
（第４の実施の形態）
図５は本発明の第４の実施の形態に係るゲート制御回路の構成図である。この第４の実施の形態の各部について、図４の第３の実施の形態に係るゲート制御回路の各部と同一部分は同一符号で示し、その説明を省略する。この第４の実施の形態が、第３の実施の形態と異なる点は、クランプ手段１１におけるツェナーダイオード１４に代え、ゲート駆動電源１ａの正負極間に分圧抵抗１５ａと分圧抵抗１５ｂの直列回路、及び分圧抵抗１５ｂと並列にコンデンサ１６を挿入した点である。図５において、分圧抵抗１５ａ、１５ｂによってゲート駆動電源１ａの電圧が分圧され、コンデンサ１６に与えられる。ターンオフ過渡期間にはスイッチ素子１３がタイミング検出器１２の出力によってオンするので、スイッチング素子９のゲートエミッタ間電圧Ｖｇｅはコンデンサ１６の電圧よりも低くなることはない。
【００３１】
ここで、分圧抵抗１５ａ、１５ｂだけでなく、コンデンサ１６を用いる理由は、ターンオフ過渡期間におけるインピーダンスを低減するためである。分圧抵抗１５ａ、１５ｂの値を小さくしてもインピーダンスは小さくなるが、そうすると分圧抵抗１５ａ、１５ｂで消費される電力も大きくなってしまう。コンデンサ１６を用いることにより、電力消費を抑えたままで、インピーダンスを小さくすることが可能となる。
【００３２】
このように、ツェナーダイオード１４によらず、ゲート駆動電源１ａを分圧した電圧でクランプしても、フライホールダイオード１０のターンオフによって発生するサージ電圧を抑制することが可能となる。
【００３３】
（第５の実施の形態）
図６は本発明の第５の実施の形態に係るゲート制御回路の構成図である。この第５の実施の形態の各部について、図４の第３の実施の形態に係るゲート制御回路の各部と同一部分は同一符号で示し、その説明を省略する。この第５の実施の形態が、第３の実施の形態と異なる点は、クランプ手段１１におけるスイッチ素子１３のコレクタ端子をスイッチング素子９のゲート端子に接続するようにした点、またツェナーダイオード１４に代え、スイッチ素子１３のエミッタ端子とゲート駆動電源１ｂの負極との間に電圧源１７を挿入した点である。ここで、電圧源１７の負極は、ゼロ点すなわちゲート駆動電源１ｂの正極に接続しても良い。その場合の電圧源１７の電圧はクランプ電圧Ｖｃｌそのものとなる。
【００３４】
このように電圧源１７を用いてクランプするようにしても、フライホールダイオード１０のターンオフによって発生するサージ電圧を抑制することが可能となる。
【００３５】
（第６の実施の形態）
図７は本発明の第６の実施の形態に係るゲート制御回路の構成図である。この第６の実施の形態の各部について、図４の第３の実施の形態に係るゲート制御回路の各部と同一部分は同一符号で示し、その説明を省略する。この第４の実施の形態が、第３の実施の形態と異なる点は、クランプ手段１１におけるスイッチ素子１３及びツェナーダイオード１４による直列回路に代え、可変電圧源１８及びダイオード１９による直列回路を挿入した点である。図７において、タイミング検出器１２の出力は可変電圧源１８の制御入力端子に入力され、可変電圧源１８の発生する電圧はダイオード１９を介してスイッチング素子９のゲート端子に入力されている。タイミング検出器１２がターンオフ過渡期間を検出すると、可変電圧源１８の出力電圧は上昇し、所望のクランプ電圧に設定される。そのため、スイッチング素子９のゲートエミッタ間電圧Ｖｇｅが可変電圧源１８の出力電圧よりも下がるとダイオード１９が導通してゲートエミッタ間電圧Ｖｇｅをクランプすることになる。ターンオフ過渡期間を過ぎれば、可変電圧源１８の出力電圧はゲート駆動電源１ｂの電圧以下になるので、ダイオード１９は導通せず、クランプ手段１１はスイッチング素子９に影響を及ぼさなくなる。
【００３６】
ここで、可変電圧源１８の電圧値は連続的に可変しても段階的に可変しても良い。重要な点はターンオフの過渡期間において、可変電圧源１８の電圧値が所定の電圧に設定され、それ以外の期間には十分低い電圧となることである。
【００３７】
以上のように、可変電圧源１８を用いる手法によっても、フライホールダイオード１０のターンオフによって発生するサージ電圧を抑制することが可能となる。
【００３８】
（第７の実施の形態）
図８は本発明の第７の実施の形態に係るゲート制御回路の構成図である。この第７の実施の形態の各部について、図７の第６の実施の形態に係るゲート制御回路の各部と同一部分は同一符号で示し、その説明を省略する。この第７の実施の形態が、第６の実施の形態と異なる点は、クランプ手段１１のダイオード１９を省き、更にタイミング検出器１２と可変電圧源１８の接続位置を変更した点である。すなわち、タイミング検出器１２は電圧増幅器２の入力電圧を検出するようにし、また、可変電圧源１８は電圧増幅器２の負側の電源電圧となるように接続している。
【００３９】
電圧増幅器２の出力電圧は負側の電源電圧よりも下がることはないから、電圧増幅器２の出力電圧の下限値は可変電圧源１８の出力電圧と等しい。そこで、タイミング検出器１２がターンオフ過渡期間を検出したとき、可変電圧源１８の出力電圧を上昇させ、電圧増幅器２の出力電圧値の下限値を引き上げる。このようにしてスイッチング素子９のゲートエミッタ間電圧Ｖｇｅをある一定の値以上に維持することが可能となる。ターンオフ過渡期間が終了したとき、可変電圧源１８の出力電圧値を定常値に戻せば、電圧増幅器２は通常通りの出力電圧が出せるようになる。
【００４０】
以上のように電圧増幅器２の負側の制御電源を可変にすることによっても、フライホールダイオード１０のターンオフによって発生するサージ電圧を抑制することが可能となる。
【００４１】
（第８の実施の形態）
図９は本発明の第８の実施の形態に係るゲート制御回路の構成図である。この第８の実施の形態の各部について、図８の第７の実施の形態に係るゲート制御回路の各部と同一部分は同一符号で示し、その説明を省略する。この第８の実施の形態が、第７の実施の形態と異なる点は、タイミング検出器１２の検出入力の接続点を変更した点である。すなわち、図８に示す第７の実施の形態においては、タイミング検出器１２の入力端子は電圧増幅器２の入力端子に接続していたのに対し、この第８の実施の形態では、タイミング検出器１２の入力端子を電圧増幅器７の非反転入力端子に接続している。すなわちタイミング検出器１２は、スイッチング素子９の主電極間に印加されるコレクタエミッタ間電圧Ｖｃｅを分圧抵抗４ａ、４ｂによって分圧した値を制御入力として受け取る。これにより、スイッチング素子９のコレクタエミッタ間電圧Ｖｃｅがある一定の値を超えるまでは、可変電圧源１８の出力電圧はゲートエミッタ間電圧Ｖｇｅのクランプレベルである所定の電圧Ｖｃｌと等しくなり、それ以降は本来の出力電圧に復帰する動作を行う。
【００４２】
尚、この第８の実施の形態によれば、スイッチング素子９がオンしているタイミングでは、クランプ手段１１が常に動作していることになるが、スイッチング素子９のゲートエミッタ間電圧Ｖｇｅを十分に負バイアスする必要があるのは、スイッチング素子９がオフしている期間だけであるから、動作上何ら支障はない。
【００４３】
以上のようにスイッチング素子９のコレクタエミッタ間電圧Ｖｃｅを検出することによりターンオフ過渡期間の終了時点を検出するように構成しても、フライホールダイオード１０のターンオフによって発生するサージ電圧を抑制するという本発明の目的を達成することができる。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、フライホールダイオードのターンオフによって発生するサージ電圧を抑制するための、簡素で低コストなゲート駆動回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るゲート駆動回路の構成図。
【図２】フライホイールダイオードがターンオフするときの各部の波形。
【図３】本発明の第２の実施の形態に係るゲート制御回路の構成図。
【図４】本発明の第３の実施の形態に係るゲート制御回路の構成図。
【図５】本発明の第４の実施の形態に係るゲート制御回路の構成図。
【図６】本発明の第５の実施の形態に係るゲート制御回路の構成図。
【図７】本発明の第６の実施の形態に係るゲート制御回路の構成図。
【図８】本発明の第７の実施の形態に係るゲート制御回路の構成図。
【図９】本発明の第８の実施の形態に係るゲート制御回路の構成図。
【符号の説明】
１  ゲート駆動電源
２  電圧増幅器
３  ゲート抵抗
４ａ、４ｂ  分圧抵抗
５  基準電圧源
６ａ、６ｂ  帰還抵抗
７  電圧増幅器
８  制御電流源
９  スイッチング素子
１０  フライホイールダイオード
１１  クランプ手段
１２  タイミング検出器
１３  スイッチ素子
１４  ツェナーダイオード
１５ａ、１５ｂ  抵抗
１６  コンデンサ
１７  電圧源
１８  可変電圧源
１９  ダイオード
【図１】
2005033873.tif 000003
【図２】
2005033873.tif 000004
【図３】
2005033873.tif 000005
【図４】
2005033873.tif 000006
【図５】
2005033873.tif 000007
【図６】
2005033873.tif 000008
【図７】
2005033873.tif 000009
【図８】
2005033873.tif 000010
【図９】
2005033873.tif 000011