(57)【要約】【課題】  半導体製造工程でのＭＥＦの発生に起因するレジストパターンの異常を抑制することができ、適した形状のフォトマスクパターンを判定できるフォトマスクパターンの検証方法を提供する。【解決手段】  マスクパターンのバイアス量によるマスクパターンの寸法変動およびレジストパターンの寸法変動をパターンの拡大処理、或いは光強度シミュレーションにより計算機上で算出しＭＥＦの発生を確認する。加えて、光強度シミュレーションの実施回数を削減することにより、フォトマスク検証時間の削減を図りつつ、さらに半導体製造上、あるいは半導体素子の動作、特性に影響を与えないものをフォトマスク検証結果から除外し致命的な欠陥のみを検出し、レイアウトパターンＣＡＤデータの修正に関わる時間、工数を削減する。【選択図】    図１
2005062433.tif 000002
【特許請求の範囲】
【請求項１】
半導体ＣＡＤシステムにより作成されたフォトマスクのレイアウトパターンに対して光強度シミュレーションを行う第１の光強度シミュレーション実施ステップと、
前記レイアウトパターンに対して所定の拡大寸法で拡大処理を行うパターン拡大処理ステップと、
前記パターン拡大処理ステップより出力された拡大パターンに対して光強度シミュレーションを行う第２の光強度シミュレーション実施ステップと、
前記レイアウトパターンのシミュレーションパターンと前記拡大パターンのシミュレーションパターンとを比較して差分寸法値を算出する差分寸法値算出ステップと、
前記差分寸法値に基づいて、拡大処理を行った場合の補正状況を判定する判定ステップと
を有することを特徴とするフォトマスクパターン検証方法。
【請求項２】
レイアウトパターンに対して光学的近接効果補正を行うＯＰＣ処理実施ステップを第１の光強度シミュレーション実施ステップの前段に配し、
ＯＰＣ処理実施ステップより出力したＯＰＣパターンのデータを、前記第１の光強度シミュレーション実施ステップへの入力とし、
差分寸法値算出ステップにおいて、レイアウトパターンに光学的近接効果補正を行ったパターンに対してシミュレーションしたシミュレーションパターンと、前記拡大パターンのシミュレーションパターンとを比較して差分寸法値を算出することを特徴とする請求項１記載のフォトマスクパターン検証方法。
【請求項３】
レイアウトパターンに対して光学的近接効果補正を行うＯＰＣ処理実施ステップを、第１の光強度シミュレーション実施ステップの前段およびパターン拡大処理ステップの前段に配し、
ＯＰＣ処理実施ステップより出力したＯＰＣパターンのデータを、前記第１の光強度シミュレーション実施ステップおよびパターン拡大処理ステップへの入力とし、
差分寸法値算出ステップにおいて、レイアウトパターンに光学的近接効果補正を行ったパターンに対してシミュレーションしたシミュレーションパターンと、レイアウトパターンに光学的近接効果補正を行ったパターンを拡大処理するとともにシミュレーションした前記拡大パターンのシミュレーションパターンとを比較して差分寸法値を算出することを特徴とする請求項１記載のフォトマスクパターン検証方法。
【請求項４】
判定ステップにおいて、拡大寸法と差分寸法値とを比較して拡大処理を行った場合の補正状況を判定することを特徴とする請求項１〜３の何れか１項に記載のフォトマスクパターン検証方法。
【請求項５】
半導体ＣＡＤシステムにより作成されたフォトマスクのレイアウトパターンに対して所定の拡大寸法で拡大処理を行うパターン拡大処理ステップと、
前記パターン拡大処理ステップより出力された拡大パターンに対して光強度シミュレーションを行う光強度シミュレーション実施ステップと、
前記レイアウトパターンと、前記拡大パターンのシミュレーションパターンとを比較して差分寸法値を算出する差分寸法値算出ステップと、
予め設定した判定用設定値と前記差分寸法値とを比較して拡大処理を行った場合の補正状況を判定する判定ステップと
を有することを特徴とするフォトマスクパターン検証方法。
【請求項６】
レイアウトパターンに対して光学的近接効果補正を行うＯＰＣ処理実施ステップを光強度シミュレーション実施ステップの前段に配したことを特徴とする請求項５に記載のフォトマスクパターン検証方法。
【請求項７】
判定ステップにおいて、予め設定した判定用設定値と前記差分寸法値とを比較することに代えて、シミュレーションパターンの寸法と、シミュレーションパターン同士の間隔と、他のレイヤのレイアウトパターンとの重なりや間隔との少なくとも一つの要因に対して確認することで、拡大処理を行った場合の補正状況を判定することを特徴とする請求項５または６に記載のフォトマスクパターン検証方法。
【請求項８】
パターン拡大処理ステップを、所定の縮小寸法で縮小処理を行うパターン縮小処理ステップに置き換え、縮小処理を行った場合の補正状況を判定することを特徴とする請求項１〜７の何れか１項に記載のフォトマスクパターン検証方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体製造工程中のフォトリソグラフィ工程を最適化するパターン設計を行うためのフォトマスクパターン検証方法に関する。
【背景技術】
【０００２】
半導体素子の製造工程においては、ウェハのレジストにパターンを形成するフォトリソグラフィ工程があるが、このフォトリソグラフィ工程は、半導体マスクレイアウト設計用のＣＡＤシステム（いわゆる半導体ＣＡＤシステム）で生成されたマスクパターンを半導体素子基板の表面上に正確に複製することにより行う。
【０００３】
先進的な半導体集積回路の性能向上には、マスクパターンの寸法の微細化が必須である。しかしながら、微細な寸法のマスクパターンを半導体素子基板上に形成する場合において、一連のフォトリソグラフィ工程、およびＲＩＥ（反応性イオンエッチング）工程におけるレジストパターンの変形や素子寸法の変動があると、所期通りのパターンを形成することが困難になる。
【０００４】
このような、一連のフォトリソグラフィ工程、およびＲＩＥ工程におけるレジストパターンの変形や素子寸法の変動を低減させる方法の一つとして、近年、レジストパターンの変形や素子寸法の変動を補正するように、予めマスクパターンの形状を選択的にバイアスしてマスクパターンのエッジをシフトする、すなわちマスクパターンの形状を変形させる光学的近接効果補正（Ｏｐｔｉｃｌ  Ｐｒｏｘｉｍｉｔｙ  Ｃｏｒｒｅｃｔｉｏｎ：以下、ＯＰＣと略す）を用いることが特許文献１などに開示されている。
【特許文献１】特開２０００−８１６９７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、半導体素子の製造工程における微細化の進行を伴うに際し、ＯＰＣを実施してもレジストパターンの形状変形を抑制できない状況が発生するという問題がある。
具体的には、レジストパターンの形状変形を厳密に抑制しようとする場合に、マスクパターンのエッジのバイアス量を最小バイアス量単位で詳細に補正を実施する必要があるが、この最小バイアス量によるマスクパターンの寸法変動に対して、レジストパターンの寸法変動の方が大きくなるフォトマスクエラー要因（Ｍａｓｋ  Ｅｒｒｏｒ  Ｆａｃｔｏｒ：以下、ＭＥＦと略す）があり、この結果、マスクパターンを良好には補正しきれない状況が発生する。
【０００６】
ここで、図１４（ａ），（ｂ）を参照して、ＭＥＦについて説明する。
図１４（ａ），（ｂ）において、２０はレイアウトパターンのＣＡＤデータに含まれる配線層同士を接続するコンタクトレイヤのレイアウトパターンを示し、２１はレイアウトパターン２０を所定の拡大寸法Ｄ０で拡大処理を実施した拡大パターンを示す。また、２２はレイアウトパターン２０に対して、線分ｘ−ｙの範囲の光強度シミュレーションを実施した際の光強度分布を示すグラフであり、グラフ中のＩｔｈはレチクルパターン形成時に必要とされる所定の光強度を示し、２３は拡大パターン２１に対して、線分ｘ’−ｙ’の範囲の光強度シミュレーションを実施した際の光強度分布を示すグラフである。また、２４はレイアウトパターン２０をレチクル上に転写した際に形成されるべき期待値パターンを示し、２５はレイアウトパターン２０に対して光強度シミュレーションを実施した際のシミュレーションパターンを示し、２６は拡大パターン２１に対して光強度シミュレーションを実施した際のシミュレーションパターンを示す。また、Ｄ１は、レイアウトパターン２０のシミュレーションパターン２５と、拡大パターン２１のシミュレーションパターン２６との差分値を表す。
【０００７】
図１４に示すように、この例においては、レイアウトパターン２０をそのまま補正せずにフォトマスクとして用いると、極めて小さなパターン（シミュレーションパターン２５）となってしまう。したがって、レイアウトパターン２０を拡大処理し、この拡大パターン２１を用いてフォトマスクとして用いることが考えられる。しかし、図１４に示すように、レイアウトパターン２０を拡大寸法Ｄ０で拡大処理を実施した場合に、ＭＥＦが生じて、拡大寸法Ｄ０よりも、拡大パターン２１のシミュレーションパターン２６による拡大した差分値Ｄ１が大きくなり、レイアウトパターン２０と拡大パターン２１との変動量よりもシミュレーションパターン２５とシミュレーションパターン２６との変動量が大きくなることがある。
【０００８】
したがって、ＯＰＣを含めた、各種の形状変形処理を行うと、半導体製造工程でＭＥＦが発生して、マスクパターンを良好には補正しきれない状況が発生することがあるので、レイアウトパターン２０をそのまま補正せずにフォトマスクとして用いる場合などと比較しながら、より適した形状のフォトマスクパターンを用いることが望まれる。しかし、どのようにすれば、より適した形状のフォトマスクパターンを用いることができるかが、従来においては明確化されていない。
【０００９】
本発明は上記の問題を解消するもので、半導体製造工程でのＭＥＦの発生に起因するレジストパターンの異常を抑制することができ、適した形状のフォトマスクパターンを判定できるフォトマスクパターンの検証方法を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記問題を解決するために本発明の請求項１記載のフォトマスクパターン検証方法は、半導体ＣＡＤシステムにより作成されたフォトマスクのレイアウトパターンに対して光強度シミュレーションを行う第１の光強度シミュレーション実施ステップと、前記レイアウトパターンに対して所定の拡大寸法で拡大処理を行うパターン拡大処理ステップと、前記パターン拡大処理ステップより出力された拡大パターンに対して光強度シミュレーションを行う第２の光強度シミュレーション実施ステップと、前記レイアウトパターンのシミュレーションパターンと前記拡大パターンのシミュレーションパターンとを比較して差分寸法値を算出する差分寸法値算出ステップと、前記差分寸法値に基づいて、拡大処理を行った場合の補正状況を判定する判定ステップとを有することを特徴とする。
【００１１】
この方法によると、パターン拡大処理ステップでレイアウトパターンに対して所定の寸法で拡大処理を行うことによりフォトマスクのレイアウトパターンの寸法変動を擬似的に再現し、また、差分寸法値算出ステップで、レイアウトパターンのシミュレーションパターンと拡大パターンのシミュレーションパターンとの差分寸法値を算出してレジストパターンの寸法変動を擬似的に再現することで、判定ステップで、寸法変動の値が大きい場合に、エラーパターンとして出力することなどができ、この結果、ＭＥＦの発生などの補正状況を判定できる。
【００１２】
また、請求項２記載の発明は、請求項１記載のフォトマスクパターン検証方法において、レイアウトパターンに対して光学的近接効果補正（ＯＰＣ）を行うＯＰＣ処理実施ステップを第１の光強度シミュレーション実施ステップの前段に配し、ＯＰＣ処理実施ステップより出力したＯＰＣパターンのデータを、前記第１の光強度シミュレーション実施ステップへの入力とし、差分寸法値算出ステップにおいて、レイアウトパターンにＯＰＣ処理を行ったパターンに対してシミュレーションしたシミュレーションパターンと、前記拡大パターンのシミュレーションパターンとを比較して差分寸法値を算出することを特徴とする。
【００１３】
この方法によると、ＯＰＣ処理を行ったレイアウトパターンに対して拡大処理を行った場合の寸法変動を擬似的に再現することができて、判定ステップで、この寸法変動値に基づいて、ＭＥＦの発生などの補正状況を判定できる。また、ＯＰＣパターンに対するＭＥＦの発生の有無を検証することとなり、ＯＰＣ処理実施ステップで実施したＯＰＣ処理が正しいかどうかを確認できる。
【００１４】
また、請求項３記載の発明は、請求項１記載のフォトマスクパターン検証方法において、レイアウトパターンに対してＯＰＣ処理を行うＯＰＣ処理実施ステップを、第１の光強度シミュレーション実施ステップの前段およびパターン拡大処理ステップの前段に配し、ＯＰＣ処理実施ステップより出力したＯＰＣパターンのデータを、前記第１の光強度シミュレーション実施ステップおよびパターン拡大処理ステップへの入力とし、差分寸法値算出ステップにおいて、レイアウトパターンにＯＰＣ処理を行ったパターンに対してシミュレーションしたシミュレーションパターンと、レイアウトパターンにＯＰＣ処理を行ったパターンを拡大処理するとともにシミュレーションした前記拡大パターンのシミュレーションパターンとを比較して差分寸法値を算出することを特徴とする。
【００１５】
この方法によると、ＯＰＣ処理を行ったレイアウトパターンに対して拡大処理を行った場合の寸法変動を擬似的に再現することができて、判定ステップで、この寸法変動値に基づいて、ＭＥＦの発生などの補正状況を判定できる。また、ＯＰＣ処理実施後のＯＰＣパターンＣＡＤデータを用いてレジスト形成するまでの工程でのデータ変換処理等でのデータグリッドのズレ等が発生した場合でのＭＥＦの発生の影響を確認できる。
【００１６】
また、請求項４記載の発明は、請求項１〜３の何れか１項に記載のフォトマスクパターン検証方法における判定ステップにおいて、拡大寸法と差分寸法値とを比較して拡大処理を行った場合の補正状況を判定することを特徴とする。
【００１７】
この方法によると、判定ステップで、マスクパターンの寸法変動（拡大寸法）とレジストパターンの寸法変動の値を比べ、前記レジストパターンの寸法変動の値が大きい場合に、エラーパターンとして出力することなどによりＭＥＦの発生などの補正状況を判定できる。
【００１８】
また、本発明の請求項５記載のフォトマスクパターン検証方法は、半導体ＣＡＤシステムにより作成されたフォトマスクのレイアウトパターンに対して所定の拡大寸法で拡大処理を行うパターン拡大処理ステップと、前記パターン拡大処理ステップより出力された拡大パターンに対して光強度シミュレーションを行う光強度シミュレーション実施ステップと、前記レイアウトパターンと、前記拡大パターンのシミュレーションパターンとを比較して差分寸法値を算出する差分寸法値算出ステップと、予め設定した判定用設定値と前記差分寸法値とを比較して拡大処理を行った場合の補正状況を判定する判定ステップとを有することを特徴とする。
【００１９】
この方法によると、レイアウトパターンをレジストパターンの期待値とみなし、これとシミュレーション結果パターン変換ステップから出力されたシミュレーションパターンとを比較し、その差分値が半導体素子の製造上許容できる差分かどうかを判定するなどして補正状況を判定することができる。これにより、請求項１記載のフォトマスクパターンの検証方法に比べて、レイアウトパターンに対する光強度シミュレーションの実施のステップを削減できるため、高速なマスクパターン検証方法を実現できる。
【００２０】
また、請求項６記載の発明は、請求項５に記載のフォトマスクパターン検証方法において、レイアウトパターンに対して光学的近接効果補正を行うＯＰＣ処理実施ステップを光強度シミュレーション実施ステップの前段に配したことを特徴とする。
【００２１】
また、請求項７記載の発明は、請求項５または６に記載のフォトマスクパターン検証方法の判定ステップにおいて、予め設定した判定用設定値と前記差分寸法値とを比較することに代えて、シミュレーションパターンの寸法と、シミュレーションパターン同士の間隔と、他のレイヤのレイアウトパターンとの重なりや間隔との少なくとも一つの要因に対して確認することで、拡大処理を行った場合の補正状況を判定することを特徴とする。
【００２２】
この方法によると、請求項５のフォトマスクパターン検証方法においてＭＥＦの発生が発見されたデータであっても、半導体デバイスの特性、動作への影響が無く、或いは配線の断線、短絡等の欠陥を発生させない半導体素子上の部位のＭＥＦの発生箇所を許容することができるため、ＭＥＦ発生によるレイアウト修正の数を削減できる。
【００２３】
また、請求項８記載の発明は、請求項１〜７の何れか１項に記載のフォトマスクパターン検証方法の判定ステップにおいて、パターン拡大処理ステップを、所定の縮小寸法で縮小処理を行うパターン縮小処理ステップに置き換え、縮小処理を行った場合の補正状況を判定することを特徴とする。
【００２４】
この方法によると、フォトマスクパターンの反転、或いはＯＰＣ処理でのマイナス方向のパターンバイアス実施時においてもＭＥＦの発生を確認できる。
【発明の効果】
【００２５】
本発明によれば、マスクパターンのバイアス量によるマスクパターンの寸法変動およびレジストパターンの寸法変動をパターンの拡大処理、あるいは光強度シミュレーションにより計算機上で算出してＭＥＦの発生を確認することができるので半導体製造前の段階で問題となる箇所を検証することができる。
【００２６】
さらに、ＭＥＦの発生があっても、半導体製造上、あるいは半導体素子の動作、特性に影響を与えないものを検証結果から除外することもでき、このフォトマスク検証方法では、光強度シミュレーションの実施回数を削減することにより、フォトマスク検証時間の削減を図りつつ、更に半導体製造上、或いは半導体素子の動作、特性に影響を与えないものをフォトマスク検証結果から除外し致命的な欠陥のみを検出するので、フォトマスク検証の結果、半導体ＣＡＤシステムでのレイアウトパターンＣＡＤデータの修正に関わる時間、工数を削減することができる。
【発明を実施するための最良の形態】
【００２７】
以下、本発明の実施の形態について図面を参照しながら説明する。
（第１の実施形態）
図１は本発明の第１の実施の形態に係るフォトマスク検証方法を示すフロー図で、図２〜図５はそれぞれ、このフォトマスクパターン検証方法を説明するための図である。
【００２８】
このフォトマスクパターン検証方法は、図１に示すような複数のステップＳ１〜Ｓ９を有する。まず、レイアウトパターン入力ステップＳ１において、図２（ａ）に示すような、半導体集積回路における配線層同士を接続するコンタクトレイヤのレイアウトパターン１０を半導体ＣＡＤシステムにより作成する。
【００２９】
次に、ＯＰＣ処理実施ステップＳ２において、レイアウトパターン１０に対し、半導体製造のフォトリソグラフィ工程で生じる光学的或いはエッチング等の要因でのレチクルパターン形成時のパターン変形を抑制するためにレイアウトパターン１０の各エッジに対してパターンバイアスを施すＯＰＣ処理を実施して、図２（ｂ）に示すようなＯＰＣパターン１１を得る。
【００３０】
次に、第１の光強度シミュレーション実施ステップＳ３において、ＯＰＣ処理実施ステップＳ２より出力されたＯＰＣパターン１１のＣＡＤデータに対して、半導体製造上のフォトリソグラフィ工程で使用する光学条件を再現する光強度シミュレーションを実施し、レチクルパターン形成時に必要とされる所定の光強度Ｉｔｈ以上の領域を示すシミュレーションパターン１２（図３（ａ）参照）を得て出力する。つまり、図４（ａ）に示すように、レイアウトパターン１０のＯＰＣパターン１１に対して光強度シミュレーションを実施する。すると、線分ｘ−ｙ上の光強度は光強度分布グラフ３２に示す曲線のような分布になる。ここで、レチクルパターン形成時に必要とされる所定の光強度の値をＩｔｈとすると、光強度Ｉｔｈ以上の領域（点ａ−ｂ間）が光強度シミュレーションの結果となる。
【００３１】
この後、第１のパターン変換ステップＳ４で、第１の光強度シミュレーション実施ステップＳ３より出力されたシミュレーションパターン１２を半導体ＣＡＤシステムで扱う所定のフォーマットに変換し、第１のシミュレーションパターンＣＡＤデータとして出力する。
【００３２】
次に、パターン拡大ステップＳ５で、レイアウトパターン１０にＯＰＣ処理を実施したＯＰＣパターン１１に対して、半導体製造工程上のレジストマスク作成時に使用する電子ビーム露光装置の入力データで扱う最小寸法と同数値（Ｄａ）分の拡大寸法だけ大きくなるように拡大処理を実施して拡大パターン１３（図３（ｂ）参照）を得て出力する。なお、前記拡大寸法は、半導体ＣＡＤシステムで扱える最小寸法を用いてもよい。
【００３３】
そして、第２の光強度シミュレーション実施ステップＳ６で、パターン拡大ステップＳ５において出力された拡大パターン１３のＣＡＤデータに対して第１の光強度シミュレーション実施ステップＳ３と同様に、半導体製造上のフォトリソグラフィ工程で使用する光学条件を再現する光強度シミュレーションを実施して、このシミュレーションパターン１４（図５（ａ）参照）を出力する。つまり、図４（ｂ）に示すように、拡大パターン１３に対して光強度シミュレーションを実施する。すると、線分ｘ’−ｙ’上の光強度は光強度分布グラフ３３に示す曲線のような分布になる。ここで、レチクルパターン形成時に必要とされる所定の光強度の値をＩｔｈとすると、光強度Ｉｔｈ以上の領域（点ｃ−ｄ間）が光強度シミュレーションの結果となる。
【００３４】
この後、第２のパターン変換ステップＳ７で、第２の光強度シミュレーション実施ステップＳ６により得て出力されたシミュレーションパターン１４を半導体ＣＡＤシステムで扱う所定のフォーマットに変換し、第２のシミュレーションパターンＣＡＤデータとして出力する。
【００３５】
次に、差分寸法値算出ステップＳ８で、第１のパターン変換ステップＳ４より出力された第１のシミュレーションパターン１２のＣＡＤデータと、第２のパターン変換ステップＳ７より出力された第２のシミュレーションパターン１４のＣＡＤデータとを比較し、シミュレーションパターン１２、１４同士の差分パターンの寸法を算出し、差分寸法値Ｄｂ、Ｄｂ’、Ｄｂ”（図５（ｂ）においては、垂直方向および水平方向に測定した場合の各差分値を示す）を出力する。
【００３６】
そして最後に、判定ステップＳ９で、差分寸法値算出ステップＳ８から出力された差分寸法値（Ｄｂ、Ｄｂ’、Ｄｂ”など）と、パターン拡大ステップＳ５でレイアウトパターンの拡大処理に用いた所定の拡大寸法（Ｄａ）とを比較する。図５（ｂ）に示す場合の例では、Ｄｂ＞Ｄａ、Ｄｂ’＜Ｄａ、Ｄｂ”＞Ｄａのため、差分寸法値Ｄｂ、Ｄｂ”などの、差分寸法値の方が大きい場合にエラーフラグを出力する。ここで、図５においては、垂直方向ならびに水平方向に対する測定した場合の差分寸法値Ｄｂ、Ｄｂ’、Ｄｂ”が、前記拡大寸法Ｄａよりも大きい箇所（差分寸法値Ｄｂ、Ｄｂ”の箇所）についてエラーフラグパターン１５を出力している（図６参照）。そして、このエラーフラグパターン１５を観察することにより、拡大処理を行った場合の補正状況を判定する。例えば、エラーフラグパターン１５の箇所やその大きさが極めて多かったり大きかったりした場合には、ＭＥＦの発生が多くなり、マスクパターンを良好には補正しきれず、レジストパターンの異常を生じる恐れがあるので、ＯＰＣ処理方法の変更、レイアウトパターン１０の最小グリッドやレチクル製造に用いる描画データ（ＥＢデータ）の最小グリッドの変更、半導体製造フォトリソグラフィ工程での光学条件の変更、エッチング等のプロセス条件の変更、レイアウトパターン１０の最小寸法や最小間隔等の設計ルールの変更を検討したりする。また、エラーフラグパターン１５の箇所がなかったり、所定数よりも少なかったりした場合には、ＭＥＦの発生が殆どないか少ないので、マスクパターンを良好に補正することができると判定する。なお、図４における１６はレイアウトパターン１０をレチクル上に転写した際に形成されるべき期待値パターンである。
【００３７】
以上のように本実施の形態によれば、マスクパターンのバイアス量によるマスクパターンの寸法変動をパターン拡大ステップＳ５での所定の寸法Ｄａで表し、レジストパターンの寸法変動を第１の光強度シミュレーション実施ステップＳ３と第２の光強度シミュレーション実施ステップＳ６とでの各々の光強度シミュレーション結果の差分値で表すことにより、マスクパターンのバイアス量によるマスクパターンの寸法変動よりもレジストパターンの寸法変動の方が大きいＭＥＦの状態を第１の所定の寸法Ｄａより差分値Ｄｂ，Ｄｂ’が大きいことで予め判別することができる。
【００３８】
このように従来半導体製造工程を経て確認するＭＥＦの状態を、半導体製造前の段階で光強度シミュレーションを用いて検証することができる。
また、ＯＰＣ処理実施後のＯＰＣパターンＣＡＤデータを用いてレジスト形成するまでの工程でのデータ変換処理等でのデータグリッドのズレ等が発生した場合でのＭＥＦの発生の影響も確認できる。
【００３９】
なお、この実施の形態では、判定ステップＳ９において、差分寸法値算出ステップＳ８から出力された差分寸法値（Ｄｂ、Ｄｂ’、Ｄｂ”など）と、パターン拡大ステップＳ５でレイアウトパターンの拡大処理に用いた所定の拡大寸法（Ｄａ）とを比較し、これによれば、パターンの拡大寸法に対するＭＥＦの状態を直感的に表すことができる利点がある。しかしこれに限るものではなく、差分寸法値と比較する対象値として、パターンの拡大寸法に所定定数（例えば、０．９や１．１など）を積算したものを用いて、ＭＥＦの状態を強調させ、または抑制させて表示させ、予め設定した所定基準値を用いて、ＭＥＦの状態を観察することも可能である。
（第２の実施の形態）
図７は本発明の第２の実施の形態に係るフォトマスク検証方法を示すフロー図である。
【００４０】
図７に示すように、このフォトマスクパターン検証方法は、上記第１の実施の形態と同様に、まず、レイアウトパターン入力ステップＳ１において、図２（ａ）に示すようなコンタクトレイヤのレイアウトパターン１０を半導体ＣＡＤシステムにより作成し、ＯＰＣ処理実施ステップＳ２において、レイアウトパターン１０に対してパターンバイアスを施すＯＰＣ処理を実施して、図２（ｂ）に示すようなＯＰＣパターン１１を得る。
【００４１】
しかしこのフォトマスクパターン検証方法では、上記第１の実施の形態における第１の光強度シミュレーション実施ステップＳ３および第１のパターン変換ステップＳ４を行うことなく、次にパターン拡大ステップＳ５を行い、このパターン拡大ステップＳ５で、レイアウトパターン１０にＯＰＣ処理を実施したＯＰＣパターン１１に対して拡大処理を実施して拡大パターン１３（図３（ｂ）参照）を得て出力する。
【００４２】
そして、光強度シミュレーション実施ステップＳ６で、パターン拡大ステップＳ５において出力された拡大パターン１３のＣＡＤデータに対して光強度シミュレーションを実施して、このシミュレーションパターン１４（図５（ａ）参照）を出力した後、パターン変換ステップＳ７で、光強度シミュレーション実施ステップＳ６により得て出力されたシミュレーションパターン１４を半導体ＣＡＤシステムで扱う所定のフォーマットに変換し、シミュレーションパターンＣＡＤデータとして出力する。
【００４３】
次に、差分寸法値算出ステップＳ１１で、レイアウトパターン入力ステップＳ１に入力したレイアウトパターンＣＡＤデータに含まれるレイアウトパターン１０と、パターン変換ステップＳ７より出力されたシミュレーションパターンＣＡＤデータに含まれるシミュレーションパターン（拡大パターン１３のシミュレーションパターン）１４とを比較し、両者の差分の寸法値（Ｄｃ）を算出して出力する。
【００４４】
最後に、判定ステップＳ１２で、前記差分寸法値（Ｄｃ）と判定用設定値とを比較し、差分寸法値（Ｄｃ）が判定用設定値よりも大きな箇所に、上記実施の形態１と同様にエラーフラグパターンを出力する。ここで、判定用設定値とは、例えば、マスクパターンに対するレジストパターンの寸法ばらつきの許容値である。
【００４５】
そして、前記エラーフラグパターンを観察することにより、拡大処理を行った場合の補正状況を判定する。
通常、半導体ＣＡＤシステムでレイアウトパターン１０を作成する際には、半導体製造工程を経て形成されるレジストパターンの期待値となる形状のパターンを作成する。また半導体製造工程では各工程での製造ばらつきを有するため、幾らかのパターン変動を有する。よってレジストパターンとしては、期待値と製造工程でのばらつきとを合算したものが許容値となる。差分寸法値（Ｄｃ）が前記製造ばらつきの最大値以下の場合、許容値の範囲内であることを示すため、ＭＥＦの発生があっても半導体製造上の問題にはならない。
【００４６】
したがって、エラーフラグパターンが生じていなければ、ＭＥＦの発生があるかもしれないが、半導体製造上の問題にはならないことを判断できる。
以上のように、この第２の実施の形態によれば、レイアウトパターンＣＡＤデータに含まれるレイアウトパターン１０をレジストパターンの期待値とみなし、このレイアウトパターン１０とパターン変換ステップＳ７から出力されたシミュレーションパターン１４とを比較し、その差分値が半導体素子の製造上許容できる差分かどうかを判定し出力することで、第１の実施の形態のフォトマスクパターン検証方法に比べて、レイアウトパターン１０に対する光強度シミュレーションの実施のステップを削減できるため、高速なマスクパターン検証方法を実現することできる。
（第３の実施の形態）
図９は本発明の第３の実施の形態に係るフォトマスク検証方法を示すフロー図である。
【００４７】
図９に示すように、このフォトマスクパターン検証方法は、上記第２の実施の形態と同様に、まず、レイアウトパターン入力ステップＳ１において、図２（ａ）に示すようなコンタクトレイヤのレイアウトパターン１０を半導体ＣＡＤシステムにより作成し、ＯＰＣ処理実施ステップＳ２において、レイアウトパターン１０に対してパターンバイアスを施すＯＰＣ処理を実施して、図２（ｂ）に示すようなＯＰＣパターン１１を得る。次に、パターン拡大ステップＳ５で、レイアウトパターン１０にＯＰＣ処理を実施したＯＰＣパターン１１に対して拡大処理を実施して拡大パターン１３（図３（ｂ）参照）を得て出力し、光強度シミュレーション実施ステップＳ６で、パターン拡大ステップＳ５において出力された拡大パターン１３のＣＡＤデータに対して光強度シミュレーションを実施して、このシミュレーションパターン１４（図５（ａ）参照）を出力し、パターン変換ステップＳ７で、光強度シミュレーション実施ステップＳ６により得て出力されたシミュレーションパターン１４を半導体ＣＡＤシステムで扱う所定のフォーマットに変換し、シミュレーションパターンＣＡＤデータとして出力する。なお、図１０におけるｗ，ｗ’は、シミュレーションパターン１４の寸法値である。
【００４８】
次に、確認ステップ（シミュレーションパターンデザインルールチェックステップ）Ｓ２１で、パターン変換ステップＳ７より出力されたシミュレーションパターンＣＡＤデータに含まれるシミュレーションパターン１４に対して、寸法やパターン同士の間隔、或いは他のレイヤのパターンとの重なり寸法等を算出する。
【００４９】
そして最後に、判定ステップＳ２２で、前記結果に基づいて、各々の値が半導体製造上許容できる寸法かどうか、或いは半導体の動作、特性に影響を与えない範囲での寸法変動かどうかを判定し出力する。
【００５０】
この第３の実施の形態によれば、ＭＥＦが発生したレジストパターンであっても、半導体製造上許容できる寸法であり、半導体デバイスの特性、動作への影響が無く、あるいは配線の断線、短絡等の欠陥を発生させない半導体素子上の部位のＭＥＦの発生箇所を許容するため、ＭＥＦ発生によるレイアウト修正の数を削減することができる。
【００５１】
なお、上述した各々の実施の形態において、ＯＰＣ処理実施ステップの省略や、拡大処理を縮小処理に置き換える等の多様なステップの変形が可能である。
すなわち、上記実施の形態１は簡略的に示すと、図１１（ａ）に示すような工程（ステップ）の流れとなるが、例えば、図１１（ｂ）に示すように、コンタクトレイヤのレイアウトパターン１０をＯＰＣ処理することなくパターン拡大させたり、また、図１１（ｃ）に示すように、全くＯＰＣ処理することなく、パターン拡大処理ステップならびに第１の光強度シミュレーション実施ステップを実行させたりしてもよく、さらには、図１２に示すように、拡大処理に代えて縮小処理を行ってもよい。
【００５２】
また、上記実施の形態２は簡略的に示すと、図１３（ａ）に示すような工程（ステップ）の流れとなり、上記実施の形態３は簡略的に示すと、図１３（ｂ）に示すような工程（ステップ）の流れとなるが、これらの実施の形態に、ＯＰＣ処理実施ステップの省略や、拡大処理を縮小処理に置き換える等の多様なステップの変形を行うことが可能であり、これらにより発明の範囲を限定するものではない。
【産業上の利用可能性】
【００５３】
本発明のフォトマスクパターン検証方法は、半導体製造工程中のフォトリソグラフィ工程において特に有用であるが、その他の光学的利用手法を得る用途にも適用可能である。
【図面の簡単な説明】
【００５４】
【図１】本発明の第１の実施の形態によるフォトマスク検証方法を示すフロー図である。
【図２】（ａ）および（ｂ）は、同フォトマスク検証方法におけるレイアウトパターンおよびＯＰＣパターンを示す図である。
【図３】（ａ）および（ｂ）は、同フォトマスク検証方法における第１のシミュレーションパターンおよび拡大パターンを示す図である。
【図４】（ａ）および（ｂ）は、それぞれ本発明にかかわるＭＥＦの説明図である。
【図５】（ａ）および（ｂ）は、同フォトマスク検証方法における第２のシミュレーションパターンおよびシミュレーションパターン同士の寸法差を示す図である。
【図６】同フォトマスク検証方法におけるエアーフラグパターンを示す図である。
【図７】本発明の第２の実施の形態によるフォトマスク検証方法を示すフロー図である。
【図８】同フォトマスク検証方法におけるシミュレーションパターンとレイアウトパターンとの寸法差を示す図である。
【図９】本発明の第３の実施の形態によるフォトマスク検証方法を示すフロー図である。
【図１０】同フォトマスク検証方法におけるシミュレーションパターンを示す図である。
【図１１】（ａ）〜（ｃ）はそれぞれ本発明にかかわるフォトマスク検証方法の工程を簡略的に示す図である。
【図１２】本発明にかかわるフォトマスク検証方法の工程を簡略的に示す図である。
【図１３】（ａ）および（ｂ）はそれぞれ本発明にかかわるフォトマスク検証方法の工程を簡略的に示す図である。
【図１４】（ａ）および（ｂ）は、それぞれＭＥＦの説明図である。
【符号の説明】
【００５５】
Ｓ１    レイアウトパターン入力ステップ
Ｓ２    ＯＰＣ処理実施ステップ
Ｓ３    第１の光強度シミュレーション実施ステップ
Ｓ４    第１のパターン変換ステップ
Ｓ５    パターン拡大ステップ
Ｓ６    （第２の）光強度シミュレーション実施ステップ
Ｓ７    （第２の）パターン変換ステップ
Ｓ８、Ｓ１１    差分寸法値算出ステップ
Ｓ９、Ｓ１２    判定ステップ
Ｓ２１    確認ステップ（シミュレーションパターンデザインルールチェックステップ）
１０    レイアウトパターン
１１    ＯＰＣパターン
１２    第１のシミュレーションパターン
１３    拡大パターン
１４    第２のシミュレーションパターン
１５    エラーフラグ
【図１】
2005062433.tif 000003
【図２】
2005062433.tif 000004
【図３】
2005062433.tif 000005
【図４】
2005062433.tif 000006
【図５】
2005062433.tif 000007
【図６】
2005062433.tif 000008
【図７】
2005062433.tif 000009
【図８】
2005062433.tif 000010
【図９】
2005062433.tif 000011
【図１０】
2005062433.tif 000012
【図１１】
2005062433.tif 000013
【図１２】
2005062433.tif 000014
【図１３】
2005062433.tif 000015
【図１４】
2005062433.tif 000016