(57)【要約】【課題】公知の方法および装置の欠点を取り除き、簡単で、安価で、しかも応力に対して鈍感な構造を提供する。【解決手段】ダイヤフラム領域（５５；５５′）と、実装領域（ＭＢ）を有する周辺領域とから成る表面を備えた半導体チップ（５；５′）を準備し、切欠き（１１；１１′）を有する表面を備えた基板（１；１０；１０′）を設け、半導体チップ（５）の実装領域（ＭＢ）をフリップチップ技術で基板（１；１０；１０′）の表面に、切欠き（１１；１１′）のエッジが実装領域（ＭＢ）とダイヤフラム領域（５５）との間に位置するように実装し、実装領域（ＭＢ）をアンダフィル（２８）で充填し、その際、切欠き（１１；１１′）のエッジ（Ｋ）がアンダフィル（２８）のための断絶領域として役立つので、アンダフィル（２８）がダイヤフラム領域（５５）内に達しないようにした。【選択図】図２
2005249795.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップを実装する方法において、
ダイヤフラム領域（５５；５５′）と、実装領域（ＭＢ）を有する周辺領域とから成る表面を備えた半導体チップ（５；５′）を準備し、
切欠き（１１；１１′）を有する表面を備えた基板（１；１０；１０′）を設け、
半導体チップ（５）の実装領域（ＭＢ）をフリップチップ技術で基板（１；１０；１０′）の表面に、切欠き（１１；１１′）のエッジが実装領域（ＭＢ）とダイヤフラム領域（５５）との間に位置するように実装し、
実装領域（ＭＢ）をアンダフィル（２８）で充填し、その際、切欠き（１１；１１′）のエッジ（Ｋ）がアンダフィル（２８）のための断絶領域として役立つので、アンダフィル（２８）がダイヤフラム領域（５５）内に達しないようになる
ことを特徴とする、半導体チップを実装する方法。
【請求項２】
実装領域（ＭＢ）に、複数のボンディングパッド（５３）を設け、該ボンディングパッド（５３）をはんだ接続または接着接続を介して基板（１；１０；１０′）の表面に実装する、請求項１記載の方法。
【請求項３】
切欠き（１１）をダイヤフラム領域（５５）の下まで延ばす、請求項１または２記載の方法。
【請求項４】
センサチップ（５）を背面側の表面でガラス台座（１４０″）にボンディングする、請求項１から３までのいずれか１項記載の方法。
【請求項５】
周辺領域に、単数または複数の支持台座（３６）を設け、該支持台座（３６）を基板（１；１０；１０′）の表面に載置する、請求項１から４までのいずれか１項記載の方法。
【請求項６】
基板（１；１０；１０′）が、前製作されたケース（１０；１０′）の一部である、請求項１から５までのいずれか１項記載の方法。
【請求項７】
ケース（１０；１０′）が、プラスチックから成るプレモールドケースであり、該プレモールドケース内に、リードフレーム（８）を作り込む、請求項６記載の方法。
【請求項８】
ケース（１０；１０′）に、リング状の側壁領域（１０ａ）を設け、該側壁領域（１０ａ）によりセンサチップ（５；５′）を包囲し、かつ該側壁領域（１０ａ）をセンサチップ（５；５′）の上側で、貫通開口（１５ａ；１５ｂ）を備えたカバー（２０；２０′）により閉鎖する、請求項６または７記載の方法。
【請求項９】
ケース（１０′）内に、別の半導体チップ（６）を完全に埋め込んで実装する、請求項６から８までのいずれか１項記載の方法。
【請求項１０】
半導体チップ配置構造において、
ダイヤフラム領域（５５；５５′）と周辺領域とを有する表面を備えた半導体チップ（５；５′）が設けられており、周辺領域が実装領域（ＭＢ）を有しており、
切欠き（１１；１１′）を有する表面を備えた基板（１；１０；１０′）が設けられており、
半導体チップ（５）の実装領域（ＭＢ）がフリップチップ技術で基板（１；１０；１０′）の表面に実装されており、切欠き（１１；１１′）のエッジ（Ｋ）が実装領域（ＭＢ）とダイヤフラム領域（５５）との間に位置するようになっており、
実装領域（ＭＢ）がアンダフィル（２８）で充填されており、その際、切欠き（１１；１１′）のエッジ（Ｋ）がアンダフィル（２８）のための断絶領域として役立つので、アンダフィル（２８）がダイヤフラム領域（５５）内に存在しないようになっている
ことを特徴とする半導体チップ配置構造。
【請求項１１】
実装領域（ＭＢ）に、複数のボンディングパッド（５３）が設けられており、該ボンディングパッド（５３）がはんだ接続または接着接続を介して基板（１；１０；１０′）の表面に実装されている、請求項１０記載の半導体チップ配置構造。
【請求項１２】
切欠き（１１）がダイヤフラム領域（５５）の下まで延在する、請求項１０または１１記載の半導体チップ配置構造。
【請求項１３】
センサチップ（５）が背面側の表面でガラス台座（１４０″）にボンディングされている、請求項１０から１２までのいずれか１項記載の半導体チップ配置構造。
【請求項１４】
周辺領域で、単数または複数の支持台座（３６）がケース（１０；１０′）の表面上に載置されている、請求項１０から１３までのいずれか１項記載の半導体チップ配置構造。
【請求項１５】
基板（１；１０；１０′）が、前製作されたケース（１０；１０′）の一部である、請求項１０から１３までのいずれか１項記載の半導体チップ配置構造。
【請求項１６】
ケース（１０；１０′）が、プラスチックから成るプレモールドケースであり、該プレモールドケース内に、リードフレーム（８）が作り込まれている、請求項１５記載の半導体チップ配置構造。
【請求項１７】
ケース（１０；１０′）が、リング状の側壁領域（１０ａ）を有しており、該側壁領域（１０ａ）がセンサチップ（５；５′）を包囲し、かつセンサチップ（５；５′）の上側で、貫通開口（１５ａ；１５ｂ）を備えたカバー（２０；２０′）により閉鎖されている、請求項１５または１６記載の半導体チップ配置構造。
【請求項１８】
ケース（１０′）内に、別の半導体チップ（６）が完全に埋め込まれて実装されている、請求項１５から１７までのいずれか１項記載の半導体チップ配置構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体チップを実装する方法ならびに該方法に相応の半導体チップ配置構造に関する。
【背景技術】
【０００２】
任意の半導体チップ配置構造で使用可能であるけれども、本発明ならびに発明の根幹を成す課題は、圧力センサを備えたマイクロマシニング型の半導体チップ配置構造に関連付けて説明される。
【０００３】
図７には、半導体チップを実装する方法および相応の半導体チップ配置構造の第１の例の断面図が示されている。
【０００４】
図７で、符号１００はＴＯ８型台座を指す。ＴＯ８台座は例えばコバールから製作されている。符号５は、ピエゾ抵抗式の変換器エレメント５１を備えたマイクロマシニング型のシリコン圧力センサチップである。変換器エレメント５１はダイヤフラム５５上に収容されている。ダイヤフラム５５を製作するために、キャビティ５８が当該のシリコン圧力センサチップ５の背面に、例えば異方性エッチングにより、例えばＫＯＨまたはＴＭＡＨによる異方性エッチングにより穿設される。択一的に、ダイヤフラム５５はトレンチエッチングにより製作されてもよい。
【０００５】
センサチップ５は、ピエゾ抵抗式の抵抗を備えた純粋な抵抗ブリッジから成るか、またはピエゾ抵抗と共に１つの半導体プロセスで集積される評価回路と組み合わされていることができる。ナトリウムを含むガラスから成るガラス台座１４０はチップ５の背面でアノードボンディングされており、ガラス台座１４０をＴＯ８型台座１００に装着するはんだまたは接着剤７０により引き起こされる機械的な応力を減じるために役立つ。図７に示した符号５３は、詳細には説明されない集積回路５２のボンディングパッドを指す。ボンディングパッド５３はボンディングワイヤ６０を介して電気的な接続装置１３０に接続されている。電気的な接続装置１３０はさらに絶縁層１３１によりＴＯ８型台座１００から絶縁されている。ガラス台座１４０は貫通開口１４１を有しており、貫通開口１４１はキャビティ５８を、ＴＯ８型台座１００の貫通開口１０１と、該貫通開口１０１に隣接する接続装置１２０とを介して、外部に支配する圧力Ｐに接続する。図７に示した構造は一般にさらに、図示されていない金属キャップに気密に溶接される。
【０００６】
しかしながらこの種の構造は、手間がかかるばかりでなく、センサチップ５を気密に封入する際に、例えば非密な溶接シーム等のために問題が頻発するという欠点を有している。ＴＯ８型ハウジングとシリコンとが異なる熱膨張係数を有しているので、機械的な応力が温度変化時に発生してしまい、応力はピエゾ抵抗によって妨害信号として測定されてしまう。
【０００７】
図８には、半導体チップを実装する方法および相応の半導体チップ配置構造の第２の例の断面図が示されている。
【０００８】
この第２の例は、センサチップ５を、貫通開口を備えていないガラス台座１４０′を介して、セラミックまたはプラスチックから成る基板１上に接着し、環境影響から保護するためにゲル２でパッシベーションするようになっている。付加的に、基板１上のチップ配置構造の上方に、印加したい圧力Ｐのための貫通開口１５を備えた保護キャップ１３が設けられている。また、ガラス台座１４０′はこの例では貫通開口を有していない。それというのも、圧力Ｐが他方の面から印加されるからである。
【０００９】
そのようなゲル２を使用する場合、最大圧力は不都合な形でゲル２により規定されてしまう。それというのも、ガスがゲル２内に拡散して、突然の圧力低下時に気泡がゲル２内に発生して、ゲル２を破壊してしまうからである。
【特許文献１】ドイツ連邦共和国特許出願公開第１００３２５７９号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１０】
したがって本発明の課題は、前記のような公知の方法および装置の欠点を取り除き、簡単で、安価で、しかも応力に対して鈍感な構造を提供することである。
【課題を解決するための手段】
【００１１】
上記課題を解決した本発明の方法では、半導体チップを実装する方法において、ダイヤフラム領域と、実装領域を有する周辺領域とから成る表面を備えた半導体チップを準備し、切欠きを有する表面を備えた基板を設け、半導体チップの実装領域をフリップチップ技術で基板の表面に、切欠きのエッジが実装領域とダイヤフラム領域との間に位置するように実装し、実装領域をアンダフィルで充填し、その際、切欠きのエッジがアンダフィルのための断絶領域として役立つので、アンダフィルがダイヤフラム領域内に達しないようにした。
【００１２】
さらに上記課題を解決した本発明の構成では、半導体チップ配置構造において、ダイヤフラム領域と周辺領域とを有する表面を備えた半導体チップが設けられており、周辺領域が実装領域を有しており、切欠きを有する表面を備えた基板が設けられており、半導体チップの実装領域がフリップチップ技術で基板の表面に実装されており、切欠きのエッジが実装領域とダイヤフラム領域との間に位置するようになっており、実装領域がアンダフィルで充填されており、その際、切欠きのエッジがアンダフィルのための断絶領域として役立つので、アンダフィルがダイヤフラム領域内に存在しないようにした。
【発明の効果】
【００１３】
本発明による半導体チップを実装する方法および相応の半導体チップ配置構造は公知の解決端緒に対して、簡単で、安価で、しかも応力に対して鈍感な構造を可能にすることができるという利点を有している。
【００１４】
本発明の根幹を成すアイデアは、フリップチップ実装技術による、切欠きを備えた基板上でのセンサチップの、オーバーハングした構造形態にあって、センサチップの機械的なデカップリングが側方のオーバーハングにより可能である。
【００１５】
存在する製作プロセス、例えばセンサコンポーネントおよび／または評価回路コンポーネントもしくはセンサケース部分のための半導体プロセスは大部分維持されることができる。
【００１６】
ウェハ複合体での電気的な前測定も、キャリア上での実装後の生産ライン終了時調整（Ｂａｎｄｅｎｄｅａｂｇｌｅｉｃｈ）も可能である。本発明による方法はやはりセンサチップおよび評価回路の省スペースな構造を可能にする。
【００１７】
従属請求項に、本発明のその都度の対象の有利な構成および改善が見出される。
【００１８】
有利な構成では、実装領域に、複数のボンディングパッドが設けられており、該ボンディングパッドがはんだ接続または接着接続を介して基板の表面に実装される。
【００１９】
別の有利な構成では、切欠きがダイヤフラム領域の下まで延在する。このことは、異物がダイヤフラム領域の下に詰まることがないという利点を有している。
【００２０】
別の有利な構成では、センサチップが背面側の表面でガラス台座にボンディングされている。この構成は曲げ剛性を高める。さらに、ガラス台座とセンサチップとの間に真空を封入することができる。
【００２１】
別の有利な構成では、周辺領域に、単数または複数の支持台座が設けられており、該支持台座がケースの表面上に載置される。この支持台座はフリップチップ実装時の傾倒を回避する。
【００２２】
別の有利な構成では、基板が、前製作されたケースの部分である。
【００２３】
別の有利な構成では、ケースが、プラスチックから成るプレモールドケースであり、該プレモールドケース内に、リードフレームが作り込まれている。この種のケースは特に安価である。
【００２４】
別の有利な構成では、ケースが、リング状の側壁領域を有しており、該側壁領域がセンサチップを包囲し、かつセンサチップの上側で、貫通開口を備えたカバーにより閉鎖されている。
【００２５】
別の有利な構成では、ケース内に、別の半導体チップが完全に埋め込まれて実装される。
【００２６】
以下に図面を参照しながら本発明の実施例について詳説する。
【００２７】
図中、同じ符号は同じまたは機能的に同じコンポーネントを指している。
【発明を実施するための最良の形態】
【００２８】
図１ａおよび図１ｂには、本発明による、半導体チップを実装する方法および相応の半導体チップ配置構造の第１の実施形態が、側方もしくは上方から見た断面図で示されている。
【００２９】
図１ａおよび図１ｂに示した第１の実施形態では、センサチップ５′が表面マイクロマシニング型のセンサチップであり、例えばドイツ連邦共和国特許出願公開第１００３２５７９号明細書に記載の方法で製作され、組み込まれたキャビティ５８′をダイヤフラム領域５５′の上方に有している。
【００３０】
基板１は切欠き１１を有している。切欠き１１の横で、センサチップ５′はフリップチップ技術でオーバーハングするように実装されている。実装のために、センサチップ５′のボンディングパッド５３が実装領域ＭＢではんだ接続または接着接続、例えばはんだボール２６により、基板１のボンディングパッド（図示せず）にはんだ付けされる。
【００３１】
実装領域ＭＢは付加的に、絶縁性のプラスチック材料から成るアンダフィル２８を有している。切欠き１１の、実装領域ＭＢとダイヤフラム領域５５′との間に位置するエッジＫは実装プロセス時にアンダフィル２８のための断絶エッジ（Ａｂｒｉｓｓｋａｎｔｅ）として役立つ。断絶エッジＫは、アンダフィル２８がダイヤフラム領域５５′内にもしくはダイヤフラム領域５５′の下に達することがないようにしている。これにより、センサチップ５′のダイヤフラム領域５５′は帯状の実装領域ＭＢから側方に張り出している。その結果、圧力媒体は妨害されることなくダイヤフラム領域５５′に達することができる。
【００３２】
センサチップ５′はダイヤフラム領域５５′の表面で層（図示せず）、例えば窒化物層によりパッシベーションされている。この層は確実な媒体保護として役立つ。実装領域ＭＢで、センサチップ５′はアンダフィル２８により腐食から保護されている。
【００３３】
オプショナルな支持台座３６が、ダイヤフラム領域５５′の、実装領域ＭＢに対向して位置する周辺領域に設けられている。支持台座３６はフリップチップ実装時にセンサチップ５′が傾倒するのを防止する。この支持台座３６はチップ５′の表面か、または基板１の、対向して位置する上面に設けられていることができ、はんだ面を有していない。その結果、この領域で、センサチップ５は基板１の上面に載っているだけで、固定的にこれに結合されているわけではない。その結果、この領域での応力影響は回避される。
【００３４】
図１ｂから、アンダフィル２８とはんだボール２６とを備えた、センサチップ５の帯状の実装領域ＭＢが明確に認識可能である。実装領域ＭＢは明らかにセンサチップ５の全面積よりも小さい。このことから、スプリングボード状の構造が実現する。また、切欠き１１はセンサチップ５′の幅長を超えて延びている。この第１の実施形態では、基板１に設けられた切欠き１１′が、狭幅のグルーブとして形成されており、センサチップ５′のダイヤフラム領域５５′にまでもしくはダイヤフラム領域５５′の下までは延びていない。ただし、必ずこうでなければならないというわけではない。むしろ、切欠きは原理的にダイヤフラム領域の下まで延びていてもよい。このことについては後に示す。
【００３５】
本発明のこの実施形態では、図７または図８に示したガラス台座が完全に省略されることができる。それというのも、表面マイクロマシニング型のセンサチップ５′の、帯状の実装領域ＭＢの側方での張り出しが既に、シリコンとガラスとの間の異なる熱膨張係数によりはんだボール２６およびアンダフィル２８との接続部に発生する応力の解消を可能にするからである。
【００３６】
図１ａおよび図１ｂに示した構造は最終的に（本図には示されていない）ケース内にパッケージングされることができる。
【００３７】
図２には、本発明による、半導体チップを実装する方法および相応の半導体チップ配置構造の第２の実施形態が断面図で示されている。
【００３８】
第２の実施形態では、基板が、プラスチックから成るプレモールドケース１０の部分である。プレモールドケース１０の側方から、プレモールドケース１０内に作り込まれたリードフレーム８が張り出している。プレモールドケース１０は切欠き１１を有している。切欠き１１の横で、センサチップ５はフリップチップ技術でオーバーハングするように実装されている。実装のために、センサチップ５のボンディングパッド５３ははんだ接続または接着接続、例えばはんだボール２６により、プレモールドケース１０のボンディングパッド（図示せず）にはんだ付けされる。
【００３９】
センサチップ５の実装領域ＭＢにおけるリードフレーム８の最小の間隔は大抵の場合、センサチップ５上でのボンディングパッド５３の最小の間隔よりも大きい。ただし、それほど多くのボンディングパッド５３がセンサチップ５上に必要とされるわけではない、例えばホイートストン測定ブリッジの接続部のために４つのボンディングパッド５３が必要とされるにすぎないので、ボンディングパッド５３は必要な分だけ互いに距離を置いて配置されることができる。
【００４０】
実装領域ＭＢは、絶縁性のプラスチック材料から成るアンダフィル２８を有している。切欠き１１の、実装領域ＭＢとダイヤフラム領域５５との間に位置するエッジＫは実装プロセス時にアンダフィル２８のための断絶エッジとして役立つ。断絶エッジＫは、既に第１の実施形態との関連で説明した機能を有している。
【００４１】
ここでも、センサチップ５はダイヤフラム領域５５の表面で窒化物層（図示せず）によりパッシベーションされている。窒化物層は確実な媒体保護として役立つ。実装領域ＭＢで、センサチップ５はアンダフィル２８により腐食から保護されている。
【００４２】
最終的に、プレモールドケース１０はリング状の側壁領域１０ａを有している。側壁領域１０ａの上面に、印加したい圧力Ｐのための貫通開口１５ａを備えたカバー２０が設けられている。センサチップ５がフリップチップ実装により、周辺領域の、実装領域に対向して位置する側で、プレモールドケース１０の上面から間隔を置いて位置しているという事実に基づいて、印加される圧力Ｐの、ダイヤフラム領域５５への問題のない伝達が保証される。
【００４３】
本例では、センサチップ５が背面でガラス台座１４０″にボンディングされている。ガラス台座１４０″は、冒頭で説明した図７および図８の例に比べて薄くすることができる。それというのも、センサチップ５の、帯状の実装領域ＭＢの側方での張り出しが既に、シリコンとガラスとの間の異なる熱膨張係数によりはんだボール２６およびアンダフィル２８との接続部に発生する応力の解消を可能にするからである。
【００４４】
図３には、本発明による、半導体チップを実装する方法および相応の半導体チップ配置構造の第３の実施形態が断面図で示されている。
【００４５】
図３に示した第３の実施形態でも、センサチップ５′が表面マイクロマシニング型のセンサチップであり、例えばドイツ連邦共和国特許出願公開第１００３２５７９号明細書に記載の方法で製作され、組み込まれたキャビティ５８′をダイヤフラム領域５５′の上方に有している。
【００４６】
この第３の実施形態でも、ガラス台座が完全に省略される。このことは特に省スペースな構造および相応に低い側壁領域１０ａを可能にする。はんだボール２６およびアンダフィル２８による実装は先行の実施形態の場合と同様である。
【００４７】
先行の実施形態とは異なり、カバー２０′は圧力接続管片２１を有している。圧力接続管片２１の貫通開口１５ｂ内に、オプショナルなフィルタ２２が取り付けられていることができる。フィルタ２２は、粒子または液状の媒体がセンサパッケージの内部に達してしまうことがないようにする。それにより例えば、凍結時にセンサチップ５′を発破して、これにより破壊しかねない水が浸入してしまわないようにすることができる。
【００４８】
図４には、本発明による、半導体チップを実装する方法および相応の半導体チップ配置構造の第４の実施形態が断面図で示されている。
【００４９】
図４に示した第４の実施形態では、モールドケースとプレモールドケースとの組み合わせであるケース１０′が設けられている。左側の部分で、評価チップ６がはんだボール２６を介してフリップチップ技術でリードフレーム８に実装されて、完全に埋封されている。右側の部分には、プレモールド領域が存在する。プレモールド領域で、センサチップ５′が引き続いて、既に図３との関連で詳細に説明したような形で実装される。チップ５′とチップ６との間の電気的な接続はリードフレーム８を介して延びているが、図面には示されていない。
【００５０】
図５には、本発明による、半導体チップを実装する方法および相応の半導体チップ配置構造の第５の実施形態が断面図で示されている。
【００５１】
第５の実施形態では、第４の実施形態とは異なり、評価チップ６がボンディングワイヤ６０を介してリードフレーム８に接続されている。このことは特に、多くの電気的な接続部が評価チップ６のために必要とされる事例にとって有利であることが判っている。それによりつまり、評価チップ６上でのボンディングパッド５３の間隔が狭く、リードフレーム８上での相応のボンディングパッドの間隔が広く選択されることができる。
【００５２】
この実施形態でも、プレモールドケース１０′に設けられた切欠き１１′が狭幅のグルーブとして形成されており、センサチップ５のダイヤフラム領域５５′にまでもしくはダイヤフラム領域５５′の下まで延びていない。それにより、プレモールドケース１０′の上面に対するダイヤフラム領域５５′の間隔は僅かに維持されることができる。それゆえ、この種の構成では、粒子がダイヤフラム領域５５′とプレモールドケース１０′との間の中間室内に達することがないように注意すべきである。粒子は中間室内に詰まって、これによりセンサチップの特性線に影響を及ぼしかねない。
【００５３】
図６には、本発明による、半導体チップを実装する方法および相応の半導体チップ配置構造の第６の実施形態が断面図で示されている。
【００５４】
図６に示した実施形態では、センサチップ５′および評価チップ６の、リードフレーム８上での配置が示されている。先行の実施形態とは異なり、この第６の実施形態の場合、カバー２０に設けられた圧力接続部のための２つの貫通開口１５ａが設けられている。
【００５５】
本発明についてこれまで有利な実施例を参照しながら説明してきたけれども、本発明はこれらの実施例に限定されるものではなく、別の形式でも構成可能である。
【００５６】
上記の例では、ピエゾ抵抗式のセンサ構造だけを見てきた。ただし、本発明はダイヤフラムが使用される容量性またはその他のセンサ構造のためにも適している。
【図面の簡単な説明】
【００５７】
【図１ａ】本発明による、半導体チップを実装する方法および相応の半導体チップ配置構造の第１の実施形態の、側方から見た断面図である。
【図１ｂ】本発明による、半導体チップを実装する方法および相応の半導体チップ配置構造の第１の実施形態の、上方から見た断面図である。
【図２】本発明による、半導体チップを実装する方法および相応の半導体チップ配置構造の第２の実施形態の断面図である。
【図３】本発明による、半導体チップを実装する方法および相応の半導体チップ配置構造の第３の実施形態の断面図である。
【図４】本発明による、半導体チップを実装する方法および相応の半導体チップ配置構造の第４の実施形態の断面図である。
【図５】本発明による、半導体チップを実装する方法および相応の半導体チップ配置構造の第５の実施形態の断面図である。
【図６】本発明による、半導体チップを実装する方法および相応の半導体チップ配置構造の第６の実施形態の断面図である。
【図７】半導体チップを実装する方法および相応の半導体チップ配置構造の第１の例の断面図である。
【図８】半導体チップを実装する方法および相応の半導体チップ配置構造の第２の例の断面図である。
【符号の説明】
【００５８】
１  基板、  ２  ゲル、  １００  ＴＯ８型台座、  ５，５′  センサチップ、  ６  評価チップ、  ５１  ピエゾ抵抗、  ５２  集積回路、  ５３  ボンディングパッド、  ６０  ボンディングワイヤ、  ５５，５５′  ダイヤフラム、  ７０  はんだ層または接着剤層、  １２０  圧力接続装置、  １３０  電気的な接続装置、  １３１  絶縁層、  １４０，１４０′，１４０″  ガラス台座、  １４１  孔、  ５８，５８′  キャビティ、  １３  保護キャップ、  １５，１５ａ，１５ｂ  貫通開口、  １０１  貫通開口、  ２０，２０′  カバー、  ２６  はんだボール、  ２８  アンダフィル、  １０，１０′  プレモールドケース、  １０ａ  側壁領域、  ８  リードフレーム、  １１，１１′  切欠き、  ３６  支持台座、  Ｋ  エッジ、  ２１  圧力接続管片、  ２２  フィルタ、  ＭＢ  実装領域
【図１ａ】
2005249795.tif 000003
【図１ｂ】
2005249795.tif 000004
【図２】
2005249795.tif 000005
【図３】
2005249795.tif 000006
【図４】
2005249795.tif 000007
【図５】
2005249795.tif 000008
【図６】
2005249795.tif 000009
【図７】
2005249795.tif 000010
【図８】
2005249795.tif 000011