(57)【要約】【課題】  出力信号が入力信号間に発生するスキューによる影響を受け難く、電力消費の低いレベルシフタ及びこれを利用した平板表示装置を提供する。【解決手段】  レベルシフタは、第１及び第２レベルの電圧を交互に有する入力信号を受信して第１及び第２レベルの電圧によって各々第３及び第４レベルの電圧を生成するものであり、第１電源−出力端間に接続された第１トランジスタＭ１、出力端−第２電源間に接続され、ゲートに入力信号の反転信号が印加される第２トランジスタＭ２、第１及び第２トランジスタのゲート間に接続されるキャパシタＣ１、及び第１レベル電圧によって第１レベル電圧に対応する電圧が第１トランジスタのゲートに印加されるようにし、第２レベル電圧に応答して入力信号と第１トランジスタのゲートを電気的に遮断するスイッチング素子Ｍ３を備えた構成となっている。【選択図】図１
2005318513.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２レベルの電圧が交互に現れる入力信号を受信し、前記第１及び第２レベルの電圧に応答して各々第３及び第４レベルの電圧を生成するレベルシフタにおいて、第１電源と出力端との間に連結される第１トランジスタと、前記出力端と第２電源との間に連結され、ゲートに前記入力信号の反転信号が印加される第２トランジスタと、前記第１トランジスタ及び前記第２トランジスタのゲート間に接続されるキャパシタと、前記第１レベルの電圧に応答して前記第１レベルの電圧に対応する電圧が前記第１トランジスタのゲートに印加されるようにし、前記第２レベルの電圧に応答して前記入力信号を前記第１トランジスタのゲートから遮断するスイッチング素子とを含むレベルシフタ。
【請求項２】
前記スイッチング素子は前記第１トランジスタのゲートに接続され、前記第２レベルの電圧によって逆方向バイアスされるようにダイオード連結されたトランジスタで形成されることを特徴とする請求項１に記載のレベルシフタ。
【請求項３】
前記第１電源の電圧は前記第１レベルの電圧より高いレベルを有するように設定されることを特徴とする請求項１に記載のレベルシフタ。
【請求項４】
前記第２電源の電圧は前記第２レベルの電圧と実質的に同一なレベルを有することを特徴とする請求項１または３に記載のレベルシフタ。
【請求項５】
前記第１レベルの電圧は、前記第１レベルの電圧から前記スイッチング素子のしきい電圧の絶対値を引いた値が前記第１トランジスタを導通させることができる電圧レベルに設定されることを特徴とする請求項４に記載のレベルシフタ。
【請求項６】
前記第１レベルの電圧は、前記第１レベルの電圧と前記第２レベルの電圧の差が第５レベルの電圧である場合、前記第１レベルの電圧と前記第５レベルの電圧の合計から前記スイッチング素子のしきい電圧の絶対値を引いた値が前記第１トランジスタを遮断させることができる電圧レベルに設定されることを特徴とする請求項４に記載のレベルシフタ。
【請求項７】
前記第２電源の電圧は接地電圧と実質的に同一であることを特徴とする請求項１に記載のレベルシフタ。
【請求項８】
第１及び第２レベルの電圧が交互に現れる入力信号を受信し、前記第１及び第２レベル電圧に応答して各々第３及び第４レベルの電圧を生成するレベルシフタにおいて、第１電源と出力端との間に連結され、ゲートに前記入力信号の反転信号が印加される第１トランジスタと、前記出力端と第２電源との間に連結される第２トランジスタと、前記第１トランジスタ及び前記第２トランジスタのゲート間に接続されるキャパシタと、前記第１レベルの電圧に応答して前記入力信号を前記第２トランジスタのゲートから遮断し、前記第２レベルの電圧に応答して前記第２レベルの電圧に対応する電圧が前記第２トランジスタのゲートに印加されるようにするスイッチング素子とを含むレベルシフタ。
【請求項９】
前記スイッチング素子は前記第２トランジスタのゲートに接続され、前記第１レベルの電圧によって逆方向バイアスされるようにダイオード連結されたトランジスタで形成されることを特徴とする請求項８に記載のレベルシフタ。
【請求項１０】
前記第２電源の電圧は前記第２レベルの電圧より低いレベルの電圧に設定されることを特徴とする請求項８に記載のレベルシフタ。
【請求項１１】
前記第１電源の電圧は前記第１レベルの電圧と実質的に同一なレベルを有することを特徴とする請求項８または１０に記載のレベルシフタ。
【請求項１２】
前記第２レベルの電圧は、前記第２レベルの電圧と前記スイッチング素子のしきい電圧の合計が前記第２トランジスタを導通させることができる程度の電圧レベルに設定されることを特徴とする請求項１１に記載のレベルシフタ。
【請求項１３】
前記第２レベルの電圧は、前記第１レベルの電圧と前記第２レベルの電圧の差が第５レベルの電圧である場合、前記第２レベルの電圧と前記スイッチング素子のしきい電圧の合計から前記第５レベルの電圧を引いた値が前記第２トランジスタを遮断させることができる程度の電圧レベルに設定されることを特徴とする請求項１１に記載のレベルシフタ。
【請求項１４】
第１及び第２レベルの電圧が交互に現れる入力信号を受信して前記第１及び第２レベル電圧に応答して各々第３及び第４レベルの電圧を生成するレベルシフタにおいて、第１電源と出力端との間に連結される第１トランジスタと、前記出力端と第２電源との間に連結され、ゲートに前記入力信号が印加される第２トランジスタと、前記第１トランジスタ及び前記第２トランジスタのゲート間に接続されるキャパシタと、第３電源と前記第１トランジスタのゲートとの間に接続され、前記入力信号が前記第１レベルの電圧である区間で前記第３電源の電圧に対応する電圧を前記第１トランジスタのゲートに印加し、前記入力信号が前記第２レベルの電圧である区間で前記第３電源を前記第１トランジスタのゲートから遮断するスイッチング素子とを含むレベルシフタ。
【請求項１５】
前記スイッチング素子は前記第１トランジスタのゲートに接続され、前記入力信号が前記第２レベルである区間で逆方向バイアスされるようにダイオード連結されたトランジスタで形成されることを特徴とする請求項１４に記載のレベルシフタ。
【請求項１６】
前記第１電源の電圧は前記第２電源の電圧より高く、前記第２電源の電圧は前記第１レベルの電圧と実質的に同一なレベルを有することを特徴とする請求項１４に記載のレベルシフタ。
【請求項１７】
前記第１電源の電圧は前記第２レベルの電圧より高く、前記第３電源の電圧は前記第２レベルの電圧と実質的に同一なレベルを有することを特徴とする請求項１６に記載のレベルシフタ。
【請求項１８】
前記第２レベルの電圧は、前記第２レベルの電圧から前記スイッチング素子のしきい電圧の絶対値を引いた値が前記第１トランジスタを導通させることができる電圧レベルに設定されることを特徴とする請求項１６または１７に記載のレベルシフタ。
【請求項１９】
前記第２レベルの電圧は、前記第１レベルの電圧と前記第２レベルの電圧の差が第５レベルの電圧である場合、前記第２レベルの電圧と前記第５レベルの電圧の合計から前記スイッチング素子のしきい電圧の絶対値を引いた値が前記第１トランジスタを遮断させることができる電圧レベルに設定されることを特徴とする請求項１８に記載のレベルシフタ。
【請求項２０】
前記第１電源の電圧は前記第２電源の電圧より低く、前記第２電源の電圧は前記第１レベルの電圧と実質的に同一なレベルを有することを特徴とする請求項１４に記載のレベルシフタ。
【請求項２１】
前記第１電源の電圧は前記第２レベルの電圧より低く、前記第３電源の電圧は前記第２レベルの電圧と実質的に同一なレベルを有することを特徴とする請求項２０に記載のレベルシフタ。
【請求項２２】
前記第２レベルの電圧は、前記第２レベルの電圧と前記スイッチング素子のしきい電圧の合計が前記第１トランジスタを導通させることができる程度の電圧レベルに設定されることを特徴とする請求項２０または２１に記載のレベルシフタ。
【請求項２３】
前記第２レベルの電圧は、前記第１レベルの電圧と前記第２レベルの電圧の差が第５レベルの電圧である場合、前記第２レベルの電圧と前記スイッチング素子のしきい電圧の合計から前記第５レベルの電圧を引いた値が前記第１トランジスタを遮断させることができる程度の電圧レベルに設定されることを特徴とする請求項２２に記載のレベルシフタ。
【請求項２４】
請求項１、８、１４のうちのいずれか一つの請求項に記載されたレベルシフタを含む平板表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はレベルシフタとこれを利用した表示装置に関し、より詳しくは電力効率が改善されたレベルシフタ及びこれを利用した平板表示装置に関する。
【背景技術】
【０００２】
図１０は従来のレベルシフタを示した回路図である。
【０００３】
図１０に示す従来のレベルシフタは、ＰＭＯＳトランジスタＭ１、Ｍ２と、ＮＭＯＳトランジスタＭ３、Ｍ４で構成されるＣＭＯＳフリップフロップである。トランジスタＭ１、Ｍ２のゲートは互いにクロス接続され、トランジスタＭ３のゲートに入力電圧Ｖｉｎが印加され、トランジスタＭ４のゲートに入力電圧Ｖｉｎの反転電圧Ｖｉｎｂが印加される。ここで、反転とは、２進デジタル信号を表現する低レベル電圧と高レベル電圧とが入れ替わることを言う。
【０００４】
このような従来のレベルシフタは、トランジスタＭ３、Ｍ４のゲートに各々印加される入力電圧Ｖｉｎ、Ｖｉｎｂの変化によって出力される信号Ｖｏｕｔの電圧レベルが変わり易く、入力電圧Ｖｉｎ、Ｖｉｎｂのスキュー（タイミングの不一致）に敏感であるという問題があった。
【０００５】
図１１は従来の他のレベルシフタを示した回路図である。
【０００６】
図１１に示されたレベルシフタは、トランジスタＭ１がダイオード接続され、トランジスタＭ１のゲートがトランジスタＭ２のゲートに接続されるという点で図１に示されたレベルシフタと差異がある。
【０００７】
しかし、このようなレベルシフタは入力電圧変化の後、出力電圧変化を出力するまでの間に電源線ＬＶＤＤから電源線ＶＳＳに至る経路（Ｍ２，Ｍ４）を流れる貫通電流が発生する問題があった。したがって、レベルシフタの消費電力が高い短所を有する。  
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、出力信号が正逆の両入力信号間に発生するスキューがあっても、影響を受けにくいレベルシフタを提供することにある。
【０００９】
本発明の他の目的は、電力消費の少ないレベルシフタを提供することにある。
【００１０】
本発明の他の目的は、正逆の両入力信号間に発生するスキューによって影響を受けずに電力消費の低いレベルシフタを利用する平板表示装置を提供することにある。
【課題を解決するための手段】
【００１１】
前記課題を達成するために、本発明の一つの特徴によるレベルシフタは、第１及び第２レベルの電圧が交互に現れる入力信号を受信して、前記第１及び第２レベルの電圧に応答して各々第３及び第４レベルの電圧を生成するレベルシフタであって、第１電源と出力端との間に連結される第１トランジスタと、前記出力端と第２電源との間に連結され、ゲートに前記入力信号の反転信号が印加される第２トランジスタと、前記第１トランジスタ及び前記第２トランジスタのゲート間に接続されるキャパシタと、前記第１レベルの電圧に応答して前記第１レベルの電圧に対応する電圧が前記第１トランジスタのゲートに印加されるようにし、前記第２レベルの電圧に応答して前記入力信号を前記第１トランジスタのゲートから電気的に遮断するスイッチング素子とを含む。
【００１２】
本発明の他の特徴によるレベルシフタは第１及び第２レベルの電圧が交互に現れる入力信号を受信して、前記第１及び第２レベル電圧に応答して各々第３及び第４レベルの電圧を生成するレベルシフタであって、第１電源と出力端との間に連結され、ゲートに前記入力信号の反転信号が印加される第１トランジスタと、前記出力端と第２電源との間に連結される第２トランジスタと、前記第１トランジスタ及び前記第２トランジスタのゲート間に接続されるキャパシタと、前記第１レベルの電圧に応答して前記入力信号を前記第２トランジスタのゲートから電気的に遮断し、前記第２レベルの電圧に応答して前記第２レベルの電圧に対応する電圧が前記第２トランジスタのゲートに印加されるようにするスイッチング素子とを含む。
【００１３】
本発明の他の特徴によるレベルシフタは第１及び第２レベルの電圧が交互に現れる入力信号を受信して前記第１及び第２レベル電圧に応答して各々第３及び第４レベルの電圧を生成するレベルシフタであって、第１電源と出力端との間に連結される第１トランジスタと、前記出力端と第２電源との間に連結され、ゲートに前記入力信号が印加される第２トランジスタと、前記第１トランジスタ及び前記第２トランジスタのゲート間に接続されるキャパシタと、第３電源と前記第１トランジスタのゲートとの間に接続され、前記入力信号が前記第１レベルの電圧である区間で前記第３電源の電圧に対応する電圧を前記第１トランジスタのゲートに印加し、前記入力信号が前記第２レベルの電圧である区間で前記第３電源と前記第１トランジスタのゲートを電気的に遮断するスイッチング素子とを含む。
【発明の効果】
【００１４】
本発明によると、出力信号が正逆の両入力信号間に発生するスキューがあっても、影響を受けないレベルシフタを提供することができる。また、電力消費の低いレベルシフタを提供することができる。
【００１５】
さらに、正逆の両入力信号間に発生するスキューがあっても、影響を受けずに電力消費の低いレベルシフタを利用する平板表示装置を提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施例を図面を参照して詳細に説明する。
【００１７】
以下の説明で、ある部分が他の部分と連結されているとする時、これは直接的に連結されている場合だけでなく、その中間に他の素子を間に置いて電気的に連結されている場合も含む。また、図面において、本発明の説明に不必要な部分は省略し、明細書全体を通じて類似な部分については同一図面符号を付けた。
【００１８】
まず、図１及び図２を参照して本発明の第１実施例によるレベルシフタを説明する。
【００１９】
第１実施例：
図１は本発明の第１実施例によるレベルシフタを示した回路図であり、図２は本発明の第１実施例によるレベルシフタの第１入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの波形を示した図面である。
【００２０】
図１に示すように、本発明の第１実施例によるレベルシフタは、トランジスタＭ１乃至Ｍ３及びキャパシタＣ１を含む。本発明の第１実施例によると、トランジスタＭ１、Ｍ３はＰタイプのチャンネルを有する電界効果トランジスタで形成され、トランジスタＭ２はＮタイプのチャンネルを有する電界効果トランジスタで形成される。
【００２１】
トランジスタＭ１とトランジスタＭ２は正の高電圧ＬＶＤＤを供給する電源線ＬＶＤＤと接地電圧ＶＳＳを供給する電源線ＶＳＳとの間に互いに直列接続される。具体的には、トランジスタＭ１のソースに電圧ＬＶＤＤが印加され、ドレーンがトランジスタＭ２のドレーンに接続される。トランジスタＭ２のソースには接地電圧ＶＳＳが印加される。
【００２２】
また、トランジスタＭ１のドレーンとトランジスタＭ２のドレーンとの接続点の電圧が本発明の第１実施例によるレベルシフタの出力電圧Ｖｏｕｔとなる。
【００２３】
トランジスタＭ３はダイオード連結されたトランジスタであって、ゲート・ドレーンが負極、ソースが正極となり、電流はソースからゲート・ドレーンに向かって流れる。もしトランジスタＭ３としてＮタイプを使うならば、ダイオードとしての極性が変化しないように接続しなければならない。
【００２４】
本発明の第１実施例によると、トランジスタＭ３で構成したダイオードは第１入力電圧Ｖｉｎによって正方向または逆方向にバイアスされ、第１入力電圧ＶｉｎをトランジスタＭ１のゲート側に、高電圧ならば伝達し、低電圧ならば遮断する。
【００２５】
キャパシタＣ１はトランジスタＭ１、Ｍ２のゲート間に接続され、トランジスタＭ１とトランジスタＭ２のゲート間の電圧を維持させる。
【００２６】
本発明の第１実施例によると、第１入力電圧ＶｉｎがトランジスタＭ３のソースに印加され、第２入力電圧ＶｉｎｂがトランジスタＭ２のゲートに印加される。ここで、第２入力電圧Ｖｉｎｂは第１入力電圧Ｖｉｎの反転電圧である。
【００２７】
以下、図２を参照して本発明の第１実施例によるレベルシフタの動作を説明する。
【００２８】
図２に示すように、第１入力電圧Ｖｉｎには、ハイレベル入力の電圧ＶＤＤとローレベル入力の接地電圧ＶＳＳが交互に現れる。本発明の第１実施例によると、ハイレベル入力の電圧ＶＤＤは高電圧ＬＶＤＤより低い電圧である。また、以下の説明で電圧ＶＳＳは接地電圧に設定されている。
【００２９】
そして電圧ＶＤＤは数式１のように、電圧ＶＤＤとトランジスタＭ３のしきい電圧の絶対値、つまりダイオード電圧Ｖｔ３の差ＶＤＤ−Ｖｔ３がトランジスタＭ１を導通させることができる程度の電圧に設定されている。
【数１】
2005318513.tif 000003
【００３０】
ここで、Ｖｔ１はトランジスタＭ１しきい電圧の絶対値である。
【００３１】
さらに、電圧ＶＤＤはトランジスタＭ３のしきい電圧Ｖｔ３より高いレベルの電圧であって、数式２のように、電圧ＶＤＤの２倍からトランジスタＭ３のしきい電圧Ｖｔ３を引いた値２ＶＤＤ−Ｖｔ３はトランジスタＭ１を遮断させることができる程度の電圧に設定される。換言すると、高電圧ＬＶＤＤの上限は、約２ＶＤＤに設定されている。
【数２】
2005318513.tif 000004
【００３２】
まず、区間Ｔ１で第１入力電圧Ｖｉｎがハイレベル入力の電圧ＶＤＤになると、トランジスタＭ３が正方向バイアスされて第１入力電圧ＶｉｎがトランジスタＭ１のゲートに伝えられる。この時、トランジスタＭ３がダイオード連結されているので、トランジスタＭ１のゲートに印加される電圧はＶＤＤ−Ｖｔ３になる。
【００３３】
前記設定のように、電圧ＶＤＤとトランジスタＭ３のしきい電圧の絶対値Ｖｔ３の差ＶＤＤ−Ｖｔ３はトランジスタＭ１を導通させることができる程度のレベルであるので、区間Ｔ１でトランジスタＭ１が導通する。
【００３４】
また、トランジスタＭ２のゲートには第２入力電圧Ｖｉｎｂが印加され、区間Ｔ１で第２入力電圧Ｖｉｎｂがローレベル入力の電圧ＶＳＳであるのでトランジスタＭ２が遮断される。
【００３５】
したがって、区間Ｔ１での出力電圧Ｖｏｕｔはハイレベル出力の電圧ＬＶＤＤと実質的に同一になる。
【００３６】
また、キャパシタＣ１の一端であるノードＡには電圧ＶＤＤ−Ｖｔ３が印加され、他端であるノードＢには電圧ＶＳＳが印加されるので、キャパシタＣ１には両電極の電圧差（概算でＶＤＤ−ＶＴ３）に対応する電荷が充電される。
【００３７】
この後、区間Ｔ２で第１入力電圧Ｖｉｎがローレベル入力の電圧ＶＳＳになるとトランジスタＭ３は逆方向バイアスされ、第１入力電圧ＶｉｎがトランジスタＭ１のゲート側に伝えられない。また、第２入力電圧Ｖｉｎｂはハイレベルの電圧ＶＤＤになるので、トランジスタＭ２が導通する。
【００３８】
ここで、キャパシタＣ１のノードＢに印加される電圧はローレベルの電圧ＶＳＳからハイレベルの電圧ＶＤＤに変更されるが、ノードＡがフローティングであるので（つまり、ノードＡを通じた電流がないので）キャパシタＣ１の電荷が保存され、そのために両端の電圧が維持されるのでキャパシタＣ１のノードＢの電圧変化はノードＡの電圧状態に影響を与える。
【００３９】
つまり、ローレベルの電圧ＶＳＳが接地電圧である場合、キャパシタＣ１のノードＢの電圧変化量はＶＤＤであるので、キャパシタＣ１のノードＡの電圧は区間Ｔ１の電圧ＶＤＤ−Ｖｔ３状態から電圧ＶＤＤだけ増加する。
【００４０】
したがって、キャパシタＣ１のノードＡに印加される電圧は数式３のようになる。
【数３】
2005318513.tif 000005
【００４１】
ここで、ＶＣＡはキャパシタＣ１のノードＡ電圧を示し、Ｖｔ３はトランジスタＭ３のしきい電圧の絶対値を意味する。
【００４２】
前記で仮定したように、電圧２ＶＤＤ−Ｖｔ３はトランジスタＭ１を遮断させることができる程度の電圧であるので、電圧２ＶＤＤ−Ｖｔ３によってトランジスタＭ１が遮断される。
【００４３】
したがって、トランジスタＭ２が導通し、トランジスタＭ１が遮断されるので、出力電圧Ｖｏｕｔはローレベルの電圧ＶＳＳと実質的に同一になる。
【００４４】
したがって、本発明の第１実施例によるレベルシフタは入力電圧Ｖｉｎがハイレベルの電圧ＶＤＤである場合には電圧ＬＶＤＤを出力し、入力電圧Ｖｉｎがローレベルの電圧ＶＳＳである場合には電圧ＶＳＳを出力する。そして、電圧ＶＤＤより電圧ＬＶＤＤがさらに高いレベルを有するので、本発明の第１実施例によるレベルシフタは入力電圧Ｖｉｎのレベルを増加させて出力するレベル−アップシフタになる。
【００４５】
また、本発明の第１実施例によると、第１入力電圧Ｖｉｎのレベルを変更して出力電圧Ｖｏｕｔに出力する間に、トランジスタＭ１、Ｍ２のうちのいずれか一つは遮断される。したがって、貫通電流による電力消費が実質的に発生せず、レベルシフタの電力消耗を減らすことができる。
【００４６】
以上で本発明の第１実施例によるレベルシフタを説明した。前記説明で、トランジスタＭ３がＰタイプのチャンネルを有するトランジスタであると説明したが、、本発明の範囲がトランジスタＭ３の特定チャンネルタイプに限定されず、トランジスタＭ３を後述する実施例３及び実施例４のようにＮタイプのチャンネルを有するトランジスタで形成することもできる。この時にはトランジスタＭ３を通じて流れる漏洩電流を減少させることができる。つまり、一般にＮチャンネルＴＦＴはＬＤＤ（Ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｒａｉｎ）構造を採用するが、これを使用する時、逆方向バイアス電圧の増加による逆方向電流の増加が微小である。逆方向バイアス電圧の増加によって逆方向電流が相当に増加するＰチャンネルＴＦＴの代わりにＮチャンネルＴＦＴを採用すれば、これによりキャパシタの電荷が漏れていく電流（漏洩電流）を減少させることができる。
【００４７】
第２実施例：
以下、図３及び図４を参照して本発明の第２実施例によるレベルシフタを説明する。図３は本発明の第２実施例によるレベルシフタを示した回路図であり、図４は本発明の第２実施例によるレベルシフタの第２入力電圧Ｖｉｎｂと出力電圧Ｖｏｕｔの波形を示した図面である。
【００４８】
本発明の第２実施例によるレベルシフタはトランジスタＭ３のソースにハイレベルの電圧ＶＤＤが印加されるという点で第１実施例によるレベルシフタと差異点を有する。
【００４９】
以下、本発明の第２実施例によるレベルシフタの動作について説明する。
【００５０】
まず、区間Ｔ１で第２入力電圧Ｖｉｎｂがローレベル入力の電圧ＶＳＳになると、トランジスタＭ２が遮断される。これに反し、トランジスタＭ３はハイレベル入力の電圧ＶＤＤによって正方向にバイアスされ、トランジスタＭ１のゲートには電圧ＶＤＤと（ＶＤＤ−Ｖｔ３）の間の電圧、通常はＶＤＤ、が印加される。したがって、トランジスタＭ１が導通する。
【００５１】
したがって、本発明の第２実施例によるレベルシフタの出力電圧Ｖｏｕｔは区間Ｔ１でハイレベル出力の電圧ＬＶＤＤになる。
【００５２】
また、区間Ｔ１でキャパシタＣ１のノードＡに印加される電圧はＶＤＤとＶＤＤ−Ｖｔ３の間であり、キャパシタＣ１のノードＢに印加される電圧はＶＳＳであるので、キャパシタＣ１には両電極間の電圧に対応する電荷が充電される。
【００５３】
区間Ｔ２で、第２入力電圧Ｖｉｎｂがハイレベル入力の電圧ＶＤＤになると、トランジスタＭ２が導通する。
【００５４】
この場合、キャパシタＣ１のノードＢの電圧状態はローレベル入力の電圧ＶＳＳからハイレベル入力の電圧ＶＤＤに変更され、ノードＡがフローティングであるのでキャパシタＣ１の電荷が保存される。したがって、キャパシタＣ１両端の電圧が維持され、キャパシタＣ１のノードＡの電圧はノードＢの電圧変化量だけ変更される。つまり、ローレベル入力の電圧ＶＳＳが接地電圧である場合にはキャパシタＣ１のノードＢの電圧変化量はＶＤＤであるので、キャパシタＣ１のノードＡの電圧はＶＤＤ乃至（ＶＤＤ−Ｖｔ３）から電圧ＶＤＤだけ増加する。
【００５５】
したがって、トランジスタＭ１のゲートに印加される電圧は２ＶＤＤ−Ｖｔ３になり、トランジスタＭ１が遮断される。
【００５６】
これで、区間Ｔ２でレベルシフタの出力電圧Ｖｏｕｔはローレベル出力の電圧ＶＳＳになる。
【００５７】
以上説明したように、本発明の第２実施例によると、第１入力電圧Ｖｉｎの反転電圧である第２入力電圧Ｖｉｎｂだけでレベルシフタを動作させることができ、第１入力電圧Ｖｉｎと第２入力電圧Ｖｉｎｂ間のスキュー問題が解消される。また、第２入力電圧Ｖｉｎｂのレベルを変更して出力電圧Ｖｏｕｔに出力する間に、トランジスタＭ１、Ｍ２のうちのいずれか一つは遮断されるので、貫通電流が流れる経路が遮断される。したがって、貫通電流による消費電力が実質的に発生しないためにレベルシフタの電力消耗を減らすことができる。
【００５８】
第３実施例：
以下、図５及び図６を参照して本発明の第３実施例によるレベルシフタを説明する。
【００５９】
図５は本発明の第３実施例によるレベルシフタを示した回路図であり、図６は本発明の第３実施例によるレベルシフタの第１入力電圧Ｖｉｎと出力電圧Ｖｏｕｔの波形を示した図面である。本発明の第３実施例によるレベルシフタはｐ−ｃｈトランジスタＭ１のソースに電圧ＶＤＤが印加され、ｎ−ｃｈトランジスタＭ２のソースに電圧ＬＶＳＳが印加され、  ｎ−ｃｈトランジスタＭ３が  ｎ−ｃｈトランジスタＭ２のゲートに接続されるという点で本発明の第１実施例によるレベルシフタと差異点を有する。また、第１入力電圧ＶｉｎがトランジスタＭ３のソースに印加され、第２入力電圧ＶｉｎｂがトランジスタＭ１のゲートに印加される。もしトランジスタＭ３としてｐ−ｃｈを使うならば、ダイオードとしての極性が変化しないように接続しなければならない。
【００６０】
ここで、出力回路用電源には、高電圧ＶＤＤと低電圧ＬＶＳＳを用い、この低電圧ＬＶＳＳは低レベル入力電圧ＶＳＳより低いレベルの電圧であって、数式４のように電圧ＶＳＳとトランジスタＭ３のしきい電圧、つまりダイオード電圧Ｖｔ３の合計がｎ−ｃｈトランジスタＭ２を導通させる程度の電圧に設定されている。
【数４】
2005318513.tif 000006
【００６１】
また、数式５のように電圧ＶＳＳとトランジスタＭ３のしきい電圧Ｖｔ３の合計から電圧ＶＤＤを引いた値がトランジスタＭ２を遮断させることができる程度の電圧に設定される。
【数５】
2005318513.tif 000007
【００６２】
以下、図６を参照して本発明の第３実施例によるレベルシフタの動作を説明する。
【００６３】
まず、区間Ｔ１で第１入力電圧Ｖｉｎがローレベル入力の電圧ＶＳＳになり、第２入力電圧Ｖｉｎｂがハイレベル入力の電圧ＶＤＤ  になると、キャパシタＣ１の漏洩電流によりトランジスタＭ３を正方向に弱くバイアスする可能性がある。したがって、電圧ＶＳＳとトランジスタＭ３のしきい電圧Ｖｔ３の合計に相当する電圧ＶＳＳ＋Ｖｔ３がトランジスタＭ２のゲートに印加され、前記設定のように、トランジスタＭ２が導通する。
【００６４】
そして、第２入力電圧Ｖｉｎｂがハイレベル入力の電圧ＶＤＤであるので、トランジスタＭ１は遮断される。
【００６５】
したがって、区間Ｔ１でレベルシフタの出力電圧Ｖｏｕｔは出力回路用電源の低電圧ＬＶＳＳと実質的に同一になる。
【００６６】
この時、キャパシタＣ１のノードＡには電圧ＶＤＤが印加され、ノードＢには電圧ＶＳＳ＋Ｖｔ３が印加されるので、キャパシタＣ１には電極間電圧差に対応する電荷が充電される。
【００６７】
この後、区間Ｔ２で第１入力電圧Ｖｉｎがハイレベルの電圧ＶＤＤになると、トランジスタＭ３が逆方向にバイアスされて第１入力電圧ＶｉｎがトランジスタＭ２のゲート側に伝えられない。また、第２入力電圧Ｖｉｎｂがローレベルの電圧ＶＳＳになってトランジスタＭ１が導通する。
【００６８】
ここで、キャパシタＣ１のノードＡの電圧状態がハイレベル入力の電圧ＶＤＤからローレベル入力の電圧ＶＳＳに変更されるが、ノードＢがフローティングであるので（つまり、ノードＢを通じた電流がないので）キャパシタＣ１の電荷が保存され、そのために両端の電圧が維持されるのでキャパシタＣ１のノードＢの電圧状態がノードＡの電圧変化に対応して変化する。
【００６９】
具体的には、電圧ＶＳＳが接地電圧である場合、キャパシタＣ１のノードＡの電圧変化量は−ＶＤＤであるので、キャパシタＣ１のノードＢの電圧は区間Ｔ１の電圧ＶＳＳ＋Ｖｔ３からＶＤＤだけ減少する。これで、キャパシタＣ１のノードＢの電圧は数式６のようになる。
【数６】
2005318513.tif 000008
【００７０】
ここで、ＶＣＢはキャパシタＣ１のノードＢの電圧を示す。
【００７１】
前記仮定のように、電圧ＶＳＳとトランジスタＭ３のしきい電圧Ｖｔ３の合計から電圧ＶＤＤを引いた値はトランジスタＭ２を遮断させることができる程度のレベルであるので、キャパシタＣ１のノードＢの電圧ＶＣＢによってトランジスタＭ２が遮断される。
【００７２】
したがって、本発明の第３実施例によるレベルシフタは第１入力電圧Ｖｉｎがハイレベルである場合には出力回路用電源の高電圧ＶＤＤを出力し、第１入力電圧Ｖｉｎがローレベルの電圧ＶＳＳである場合には出力回路用電源の低電圧ＬＶＳＳを出力する。この時、前述のように、電圧ＬＶＳＳが電圧ＶＳＳより低いので、本発明の第３実施例によるレベルシフタはレベル−ダウンシフタ（Ｌｅｖｅｌ−ｄｏｗｎ  ｓｈｉｆｔｅｒ）になる。
【００７３】
また、本発明の第３実施例でも第１入力電圧Ｖｉｎのレベルを変更して出力電圧Ｖｏｕｔに出力する間に、トランジスタＭ１、Ｍ２のうちのいずれか一つは遮断されるのでレベルシフタの電力消耗を減らすことができる。
【００７４】
第４実施例：
図７は本発明の第４実施例によるレベルシフタを示した回路図であり、図８は本発明の第４実施例によるレベルシフタの第２入力電圧Ｖｉｎｂと出力電圧Ｖｏｕｔの波形を示した図面である。
【００７５】
本発明の第４実施例によるレベルシフタはトランジスタＭ３のソースに常にローレベルの電圧ＶＳＳが印加されるという点で、第３実施例によるレベルシフタと差を有する。
【００７６】
以下、図８を参照して本発明の第４実施例によるレベルシフタの動作を説明する。
【００７７】
区間Ｔ１で第２入力電圧Ｖｉｎｂがハイレベルの電圧ＶＤＤになると、トランジスタＭ１は遮断される。
【００７８】
また、トランジスタＭ３がソースに印加されるローレベルの電圧ＶＳＳによって正方向バイアスされる。したがって、キャパシタＣ１の他電極Ｂには電圧ＶＳＳとトランジスタＭ３のしきい電圧Ｖｔ３の合計に相当する電圧が印加され、前記で仮定したようにトランジスタＭ２が導通する。
【００７９】
したがって、区間Ｔ１で本発明の第４実施例によるレベルシフタの出力電圧Ｖｏｕｔはローレベルの電圧ＬＶＳＳと実質的に同一になる。
【００８０】
また、キャパシタＣ１の一電極Ａには電圧ＶＤＤが印加され、他電極Ｂには電圧ＶＳＳ＋Ｖｔ３が印加されるので、キャパシタＣ１には両電極の電圧差に対応する電荷が充電される。
【００８１】
区間Ｔ２で、第２入力電圧Ｖｉｎｂがローレベルの電圧ＶＳＳになると、トランジスタＭ１は導通され、キャパシタＣ１の一電極Ａの電圧がハイレベルの電圧ＶＤＤからローレベルの電圧ＶＳＳに変更される。
【００８２】
したがって、電圧ＶＳＳを接地電圧に仮定した時、キャパシタＣ１の一電極Ａの電圧は電圧ＶＤＤだけ減少し、他電極Ｂがフローティングされているために（つまり、他電極Ｂを通じた電流がないために）キャパシタＣ１の電荷が保存され、そのために両端の電圧が維持されるのでキャパシタＣ１他電極Ｂの電圧が区間Ｔ１の電圧状態で電圧ＶＤＤだけ減少する。したがって、トランジスタＭ２のゲートに印加される電圧はＶＳＳ＋Ｖｔ３−ＶＤＤになり、電圧ＶＤＤは電圧Ｖｔ３より高いレベルの電圧であるので、トランジスタＭ２は遮断される。
【００８３】
このように、本発明の第４実施例によるレベルシフタは第２入力電圧Ｖｉｎｂにのみ影響を受け、第２入力電圧がハイレベルである場合にはローレベルの電圧ＬＶＳＳを出力し、第２入力電圧がローレベルである場合にはハイレベルの電圧ＶＤＤを出力する。
【００８４】
したがって、本発明の第４実施例によるレベルシフタは一つの入力電圧のみを利用するので入力電圧間のスキュー問題を解決することができ、第２入力電圧Ｖｉｎｂのレベルを変更して出力電圧Ｖｏｕｔに出力する間に、トランジスタＭ１、Ｍ２のうちのいずれか一つは遮断されるので消費電力を減少させることができる。
【００８５】
以上、本発明の実施例によるレベルシフタを説明したが、このようなレベルシフタを他の電圧レベルのＩＣを使用する平板表示装置に適用してＩＣと平板表示装置間に電圧レベルを変換することができる。以下では本発明の実施例によるレベルシフタを使用する平板表示装置について図９を参照して説明する。
【００８６】
図９は本発明の実施例によるレベルシフタを使用する平板表示装置を示した図面である。
【００８７】
図９に示された平板表示装置はタイミングコントローラ（Ｔｃｏｎ）１００、シフトレジスター（Ｓ／Ｒ）２００、データドライバー３００及び表示パネル４００を含む。タイミングコントローラ１００はシフトレジスター２００及びデータドライバー３００の駆動に必要なタイミング信号（ＣＬＫ、ＣＬＫの反転信号である／ＣＬＫ、ＳＰ）を生成する。シフトレジスター２００はタイミングコントローラ１００からタイミング信号を受信して表示パネル４００に形成された走査線Ｘ１−Ｘｍに走査信号を順次に印加する。データドライバー３００はタイミング信号によって表示パネル４００のデータ線Ｙ１−Ｙｎにデータ信号を印加する。
【００８８】
例えば、タイミングコントローラ１００とシフトレジスター２００で使用する電圧範囲が互いに異なると仮定すれば、タイミングコントローラ１００とシフトレジスター２００との間に本発明の実施例によるレベルシフタ（Ｌ／Ｓ）５００を形成して、タイミングコントローラ１００の出力電圧範囲をシフトレジスター２００で使用する電圧範囲に変更することができる。この時、レベルシフタ５００とシフトレジスター２００間にタイミング信号（ＣＬＫ、／ＣＬＫ）のためにバッファーを使用することができる。
【００８９】
同様に、シフトレジスター２００と表示パネル４００で使用する電圧範囲が互いに異なると仮定すれば、シフトレジスター２００と表示パネル４００の走査線Ｘ１−Ｘｍとの間にレベルシフタ（Ｌ／Ｓ）６００を形成して、シフトレジスター２００の出力電圧範囲を表示パネル４００で使用する電圧範囲に変更することができる。この時、レベルシフタ６００と表示パネル４００との間には表示パネル４００で使用される電圧範囲によるバッファー（図示せず）が形成されている。
【００９０】
図９ではタイミングコントローラ１００とシフトレジスター２００との間及びシフトレジスター２００と表示パネル４００との間にレベルシフタを使用する場合を例として説明したが、これに限定されず、平板表示装置で電圧範囲を変更する場合には全て適用することができる。
【００９１】
以上、本発明の実施例による例えば発光表示装置のような平板表示装置について説明した。前述した実施例は本発明の概念が適用された一実施例であって、本発明の範囲が前記実施例に限定されるわけではなく、多様な変形を本発明の概念をそのまま利用して行うことができる。
【図面の簡単な説明】
【００９２】
【図１】本発明の第１実施例によるレベルシフタを示した回路図である。
【図２】本発明の第１実施例によるレベルシフタの第１入力電圧と出力電圧の波形を示した図面である。
【図３】本発明の第２実施例によるレベルシフタを示した回路図である。
【図４】本発明の第２実施例によるレベルシフタの第２入力電圧と出力電圧の波形を示した図面である。
【図５】本発明の第３実施例によるレベルシフタを示した回路図である。
【図６】本発明の第３実施例によるレベルシフタの第１入力電圧と出力電圧の波形を示した図面である。
【図７】本発明の第４実施例によるレベルシフタを示した回路図である。
【図８】本発明の第４実施例によるレベルシフタの第２入力電圧と出力電圧の波形を示した図面である。
【図９】本発明の一実施例によるレベルシフタを使用する平板表示装置を示した平面図である。
【図１０】従来のレベルシフタを示した回路図である。
【図１１】従来の他のレベルシフタを示した回路図である。
【符号の説明】
【００９３】
１００  タイミングコントローラ
２００  シフトレジスター
３００  データドライバー
４００  表示パネル
５００、６００  レベルシフタ
Ａ  一電極
Ｂ  他電極
Ｃ１  キャパシタ
ＬＶＤＤ、ＶＤＤ、ＶＳＳ  電圧
Ｍ１〜Ｍ３  トランジスタ
Ｖｉｎ  第１入力電圧
Ｖｉｎｂ  第２入力電圧
Ｖｏｕｔ  出力電圧
Ｖｔ３  しきい電圧の絶対
【図１】
2005318513.tif 000009
【図２】
2005318513.tif 000010
【図３】
2005318513.tif 000011
【図４】
2005318513.tif 000012
【図５】
2005318513.tif 000013
【図６】
2005318513.tif 000014
【図７】
2005318513.tif 000015
【図８】
2005318513.tif 000016
【図９】
2005318513.tif 000017
【図１０】
2005318513.tif 000018
【図１１】
2005318513.tif 000019