(57)【要約】【課題】  双方向の信号伝送を行う信号伝送装置において、受信するシングルエンド信号の電圧低下を防止する。【解決手段】  ＬＶＤＳドライバ１１は、複数の信号線Ｌ１，Ｌ２に接続され、差動信号を送信する。Ｄｓレシーバ１４は、複数の信号線Ｌ１，Ｌ２のうちの１つの信号線Ｌ２に接続され、シングルエンド信号を受信する。ＬＶＤＳドライバ１１には、電圧ＶＤＤ１が供給されている。Ｄｓレシーバ１４には、電圧ＶＤＤ２が供給されている。トランジスタＭ７，Ｍ８は、信号線Ｌ１，Ｌ２が接続されたＬＶＤＳドライバ１１を構成しているトランジスタＭ１，Ｍ２のバックゲートに、電圧ＶＤＤ１と電圧ＶＤＤ２とを切替えて入力する。【選択図】  図１
2005354241.tif 000002
【特許請求の範囲】
【請求項１】
双方向の信号伝送を行う信号伝送装置において、
複数の信号線に接続され、差動信号を送信する差動信号送信手段と、
前記複数の信号線のうちの１つの信号線に接続され、シングルエンド信号を受信するシングルエンド信号受信手段と、
前記差動信号送信手段に電圧を供給する第１の電源と、
前記シングルエンド信号受信手段に電圧を供給する第２の電源と、
前記複数の信号線が接続された前記差動信号送信手段を構成しているトランジスタのバックゲートに、前記第１の電源と前記第２の電源との電圧を切替えて入力する切替え手段と、
を有することを特徴とする信号伝送装置。
【請求項２】
前記切替え手段は、前記差動信号送信手段が前記差動信号を送信するとき、前記バックゲートに前記第１の電源の電圧を入力し、前記シングルエンド信号受信手段が前記差動信号を受信するとき、前記バックゲートに前記第２の電源の電圧を入力することを特徴とする請求項１記載の信号伝送装置。
【請求項３】
前記差動信号を受信する差動信号受信手段と、
前記シングルエンド信号を送信するシングルエンド信号送信手段と、
を有することを特徴とする請求項１記載の信号伝送装置。
【請求項４】
前記第２の電源の電圧は、前記第１の電源の電圧より大きいことを特徴とする請求項１記載の信号伝送装置。
【請求項５】
前記差動信号受信手段の前段には、終端抵抗が接続されていることを特徴とする請求項３記載の信号伝送装置。
【請求項６】
双方向の信号伝送を行う信号伝送方法において、
複数の信号線に接続され、差動信号を送信する差動信号送信手段と、前記複数の信号線のうちの１つの信号線に接続され、シングルエンド信号を受信するシングルエンド信号受信手段とによって信号伝送し、
前記複数の信号線が接続された前記差動信号送信手段を構成しているトランジスタのバックゲートに、前記差動信号送信手段に電圧を供給する第１の電源と、前記シングルエンド信号受信手段に電圧を供給する第２の電源との電圧を切替えて入力する、
ことを特徴とする信号伝送方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は信号伝送装置および信号伝送方法に関し、特に双方向の信号伝送を行う信号伝送装置および信号伝送方法に関する。
【背景技術】
【０００２】
従来、差動信号を伝送するインタフェース規格として、ＬＶＤＳ（Low Voltage Differential Signaling）が知られている。ＬＶＤＳには、２つの主要な産業規格があり、１つ目はＩＥＥＥ（Institute for Electrical and Electronics Engineering）1596.3-1996、２つ目がＴＩＡ（Telecommunication Industries Association）644-Aである。これらの規格によると、ＬＶＤＳによる双方向通信では、レシーバで終端処理する必要があるため、終端抵抗が２つ必要となる。
【０００３】
図４は、ＬＶＤＳを用いた従来の双方向インタフェースの構成を示した図である。この双方向インタフェースは、差動信号を用いてシステム１０５，１０６間で双方向の信号伝送を行うものであり、差動信号を送信するＬＶＤＳドライバ１０１，１０３と、差動信号を受信するＬＶＤＳレシーバ１０２，１０４とを備えている。ＬＶＤＳドライバ１０１，１０３とＬＶＤＳレシーバ１０２，１０４は、それぞれ一対の信号線Ｌ１０１，Ｌ１０２に接続されている。ＬＶＤＳレシーバ１０２，１０４の近傍にはそれぞれ、終端抵抗Ｒｔ１０１，Ｒｔ１０２が接続されている。
【０００４】
この双方向インタフェースによって、システム１０５からシステム１０６にデータを伝送する場合、その送信データは、システム１０５の端子ＩＮ１からＬＶＤＳドライバ１０１に入力される。入力されたデータ信号は、ＬＶＤＳドライバ１０１によって差動信号に変換され、一対の信号線Ｌ１０１，Ｌ１０２を介して、システム１０６側のＬＶＤＳレシーバ１０２に伝送される。ＬＶＤＳレシーバ１０２で受信された信号は、システム１０６の端子ＯＵＴ１に出力される。逆にシステム１０６からシステム１０５にデータを伝送する場合、その送信データは、システム１０６の端子ＩＮ２からＬＶＤＳドライバ１０３に入力される。そして、送信信号は、ＬＶＤＳドライバ１０３によって差動信号に変換され、一対の信号線Ｌ１０１，Ｌ１０２を介して、システム１０５側のＬＶＤＳレシーバ１０４に伝送され、システム１０５の端子ＯＵＴ２に出力される。なお、双方向の信号伝送を行うインタフェースの従来技術としては、例えば、下記の文献記載のものがある。
【０００５】
ところで、上記に示すＬＶＤＳによる双方向通信では、終端処理のため終端抵抗Ｒｔ１０１，Ｒｔ１０２を必要とする。この終端抵抗Ｒｔ１０１，Ｒｔ１０２は、並列に接続されているため、合成インピーダンスは小さくなり、その結果、ＬＶＤＳレシーバ１０２，１０４の受信感度を高める必要がある。しかし、回路が複雑化し、レイアウト面積が増加してしまう。信号電流を大きくすることも考えられるが、消費電力が増加してしまう。また、終端抵抗Ｒｔ１０１，Ｒｔ１０２の抵抗値を大きくし、信号電圧振幅を大きくすることも考えられるが、信号線Ｌ１０１，Ｌ１０２と、終端抵抗Ｒｔ１０１，Ｒｔ１０２とのインピーダンスのミスマッチを起こし、信号の反射を引き起こしてしまう。
【特許文献１】特開平１０−１４５２１７号公報
【特許文献２】特開２００２−２０４２７２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
そこで、少なくとも一方向とは逆方向への信号伝送に、差動信号よりも低速なシングルエンド信号を用いることによって、差動信号伝送の送信側の終端抵抗を省略することが考えられた。
【０００７】
図５は、終端抵抗の１つを省略した信号伝送装置の回路図である。
図に示すように信号伝送装置は、差動の信号を伝送するＬＶＤＳドライバ１１１、差動の信号を受信するＬＶＤＳレシーバ１１２、シングルエンド信号を伝送するＣＭＯＳのＤｓドライバ１１３、およびシングルエンド信号を受信するＣＭＯＳのＤｓレシーバ１１４を有している。それぞれのドライバとレシーバは、信号線Ｌ１１１，Ｌ１１２で接続されている。
【０００８】
ＬＶＤＳドライバ１１１は、ＰＭＯＳのトランジスタＭ１０１，Ｍ１０２，Ｍ１０５と、ＮＭＯＳのトランジスタＭ１０３，Ｍ１０４，Ｍ１０６で構成されている。ＬＶＤＳレシーバ１１２は、前段に終端抵抗Ｒｔ１１１が接続されている。ＬＶＤＳドライバ１１１は、信号ｓ１０１〜ｓ１０４に応じて差動の信号を出力し、ＬＶＤＳレシーバ１１２は、信号ｃ１０１に応じてＬＶＤＳドライバ１１１からの信号を受信する。Ｄｓドライバ１１３は、信号ｃ１０２に応じてシングルエンド信号を出力し、Ｄｓレシーバ１１４は、信号ｃ１０３に応じてＤｓドライバ１１３からの信号を受信する。ＬＶＤＳドライバ１１１とＬＶＤＳレシーバ１１２は、電圧ＶＤＤ１の電源電圧で動作し、ＣＭＯＳのＤｓドライバ１１３とＤｓレシーバ１１４は、電圧ＶＤＤ２の電源電圧で動作する。なお一般的に、電圧ＶＤＤ１は２．５〜３．３Ｖ、電圧ＶＤＤ２は１．２〜５．０Ｖである。
【０００９】
差動信号伝送時では、ＣＭＯＳのＤｓドライバ１１３、Ｄｓレシーバ１１４は、ハイインピーダンス状態となり、信号線Ｌ１１１，Ｌ１１２を介して、ＬＶＤＳドライバ１１１からＬＶＤＳレシーバ１１２へ差動信号が伝送される。
【００１０】
シングルエンド信号伝送時では、ＬＶＤＳドライバ１１１、ＬＶＤＳレシーバ１１２は、ハイインピーダンス状態となり、信号線Ｌ１１２を介して、Ｄｓドライバ１１３からＤＳレシーバ１１４へシングルエンド信号が伝送される。なお、Ｄｓドライバ１１３とＤＳレシーバ１１４には、電圧ＶＤＤ２が供給されており、シングルエンド信号は、電圧ＶＤＤ２をＨレベル、電圧ＶＳＳ１をＬレベルとして伝送される。
【００１１】
このように、少なくとも一方向とは逆方向への信号伝送に、差動信号よりも低速なシングルエンド信号を用いることによって、差動信号伝送の送信側の終端抵抗を省略することができる。
【００１２】
しかし、電圧ＶＤＤ１よりも電圧ＶＤＤ２が高い場合、Ｄｓドライバ１１３がＨレベルを出力したとき、ＬＶＤＳドライバ１１１のトランジスタＭ１０１，Ｍ１０２のドレインとバックゲート（ノードＮ１０１）との間に形成されているＰＮ接合ダイオードは、ノードＮ１０１の電圧が電圧ＶＤＤ１であるため（実際は、トランジスタＭ１０５のソース−ドレイン間の電位差分下がっている）、順方向にバイアスされる。そのため、信号線Ｌ１１１，Ｌ１１２側からＬＶＤＳドライバ１１１を見たインピーダンスは小さくなり、Ｄｓレシーバ１１４に流れる電流は減少し、シングルエンド信号の電圧が電圧ＶＤＤ２まで上昇しないという問題点があった。
【００１３】
本発明はこのような点に鑑みてなされたものであり、トランジスタに形成されているＰＮ接合ダイオードに順方向のバイアスがかからないようにし、シングルエンド信号の電圧低下を防止する信号伝送装置および信号伝送方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明では上記問題を解決するために、双方向の信号伝送を行う信号伝送装置において、複数の信号線に接続され、差動信号を送信する差動信号送信手段と、複数の信号線のうちの１つの信号線に接続され、シングルエンド信号を受信するシングルエンド信号受信手段と、差動信号送信手段に電圧を供給する第１の電源と、シングルエンド信号受信手段に電圧を供給する第２の電源と、複数の信号線が接続された差動信号送信手段を構成しているトランジスタのバックゲートに、第１の電源と第２の電源との電圧を切替えて入力する切替え手段と、を有することを特徴とする信号伝送装置が提供される。
【００１５】
このような信号伝送装置によれば、複数の信号線が接続された差動信号送信手段を構成しているトランジスタのバックゲートに、差動信号送信手段に電圧を供給している第１の電源の電圧と、シングルエンド信号受信手段に電圧を供給している第２の電源の電圧とを切替えて入力する。これにより、複数の信号線の１つが接続されたシングルエンド信号受信手段がシングルエンド信号を受信するとき、差動信号送信手段を構成しているトランジスタに形成されているＰＮ接合ダイオードに順方向のバイアスがかからないようにできる。
【発明の効果】
【００１６】
本発明の信号伝送装置では、複数の信号線が接続された差動信号送信手段を構成しているトランジスタのバックゲートに、差動信号送信手段に電圧を供給している第１の電源の電圧と、シングルエンド信号受信手段に電圧を供給している第２の電源の電圧とを切替えて入力するようにした。これによって、トランジスタに形成されているＰＮ接合ダイオードに順方向のバイアスがかからないようにでき、シングルエンド信号の電圧低下を防止することができる。
【発明を実施するための最良の形態】
【００１７】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
図２は、本発明の信号伝送装置が適用された半導体装置を示した図である。
図に示す半導体装置１，２は、信号線Ｌ１，Ｌ２を介して接続されている。半導体装置１から半導体装置２方向への通信は、高速性が要求され、信号線Ｌ１，Ｌ２を用いた差動信号による通信が行われる。半導体装置２から半導体装置１方向への通信は、差動信号より低速の通信で十分であり、信号線Ｌ２のみを用いたシングルエンド信号による通信が行われる。図５で説明したように、一方向とは逆方向への信号伝送に、差動信号よりも低速なシングルエンド信号を用いることによって、差動信号の送信側（半導体装置１）の終端抵抗が省略される。
【００１８】
図１は、本発明の信号伝送装置の回路図である。
図に示すように信号伝送装置は、差動信号を伝送するＬＶＤＳドライバ１１、差動信号を受信するＬＶＤＳレシーバ１２、シングルエンド信号を伝送するＣＭＯＳのＤｓドライバ１３、およびシングルエンド信号を受信するＣＭＯＳのＤｓレシーバ１４を有している。ＬＶＤＳドライバ１１およびＤｓレシーバ１４は、信号線Ｌ１，Ｌ２を介してＬＶＤＳレシーバ１２およびＤｓドライバ１３と接続されている。なお、ＬＶＤＳドライバ１１およびＤｓレシーバ１４は、図２の半導体装置１のＩ／Ｏ部に搭載され、ＬＶＤＳレシーバ１２およびＤｓドライバ１３は半導体装置２のＩ／Ｏ部に搭載されている。
【００１９】
ＬＶＤＳドライバ１１は、ＰＭＯＳのトランジスタＭ１，Ｍ２，Ｍ５，Ｍ７，Ｍ８と、ＮＭＯＳのトランジスタＭ３，Ｍ４，Ｍ６で構成されている。
トランジスタＭ１，Ｍ２のソースおよびバックゲートは互いに接続されている。トランジスタＭ１，Ｍ２のソースのノードをノードＮ１、バックゲートのノードをノードＮ２とする。
【００２０】
トランジスタＭ３，Ｍ４のソースおよびバックゲートは互いに接続されている。トランジスタＭ３のドレインはトランジスタＭ１のドレインに接続され、トランジスタＭ４のドレインはトランジスタＭ２のドレインに接続されている。
【００２１】
トランジスタＭ５のソースはバックゲートと接続され、電圧ＶＤＤ１の電源に接続されている。トランジスタＭ５のゲートは、電圧ＶＳＳ１のグランド（電圧ＶＤＤ１，ＶＤＤ２の電源のグランド）に接続されている。トランジスタＭ５のドレインはノードＮ１に接続されている。
【００２２】
トランジスタＭ６のソースはバックゲートと接続され、電圧ＶＳＳ１のグランドに接続されている。トランジスタＭ６のゲートは、電圧ＶＤＤ１の電源に接続されている。トランジスタＭ６のドレインは、トランジスタＭ３，Ｍ４のソースおよびバックゲートに接続されている。
【００２３】
トランジスタＭ７のソースは、ノードＮ１に接続されている。トランジスタＭ７のドレインは、ノードＮ２に接続されている。トランジスタＭ７のバックゲートは、電圧ＶＤＤ２の電源に接続されている。
【００２４】
トランジスタＭ８のソースは、電圧ＶＤＤ２の電源に接続されている。トランジスタＭ８のドレインは、ノードＮ２に接続されている。トランジスタＭ８のバックゲートは、電圧ＶＤＤ２の電源に接続されている。
【００２５】
信号線Ｌ１，Ｌ２の一端は、トランジスタＭ２，Ｍ１のドレインと接続されている。信号線Ｌ２，Ｌ１の他端は、ＬＶＤＳレシーバ１２と接続されている。
ＬＶＤＳレシーバ１２は、前段に終端抵抗Ｒｔ１が接続されている。ＬＶＤＳレシーバ１２は、信号ｃ１が入力され、この信号ｃ１に応じてＬＶＤＳドライバ１１から差動信号を受信する。なお、図に示す信号ｓ１〜ｓ４，ＳＴＢ，ＸＳＴＢ，ｃ１〜ｃ３は、半導体装置１，２に搭載されている内部回路、例えば、通信制御回路、ＣＰＵ（Central Processing Unit）から出力される。
【００２６】
Ｄｓドライバ１３は、電源から電圧ＶＤＤ２が供給され、動作している。Ｄｓドライバ１３の出力は、信号線Ｌ２に接続されている。Ｄｓドライバ１３は、信号ｃ２が入力され、この信号ｃ２に応じてシングルエンド信号を信号線Ｌ２に出力する。Ｄｓドライバ１３は、供給されている電圧ＶＤＤ２をＨレベル、電圧ＶＳＳ１をＬレベルとしたシングルエンド信号を信号線Ｌ２に出力する。
【００２７】
Ｄｓレシーバ１４は、電源から電圧ＶＤＤ２が供給され、動作している。Ｄｓレシーバ１４の入力は、信号線Ｌ２と接続されている。Ｄｓレシーバ１４は、信号ｃ３が入力され、この信号ｃ３に応じてシングルエンド信号をＤｓドライバ１３から受信する。
【００２８】
トランジスタＭ１〜Ｍ４のゲートには、信号ｓ１〜ｓ４が入力されている。信号ｓ１〜ｓ４は、トランジスタＭ１，Ｍ４とトランジスタＭ２，Ｍ３とを交互に動作させるように出力される。これによって、トランジスタＭ５を流れる電流は、２本の信号線Ｌ１，Ｌ２を交互に流れ、トランジスタＭ６を流れる。終端抵抗Ｒｔ１には、電圧が発生し、ＬＶＤＳレシーバ１２は、この電圧を受信信号として受信する。
【００２９】
トランジスタＭ７，Ｍ８のゲートには、信号ＳＴＢと、信号ＳＴＢの反転信号である信号ＸＳＴＢが入力されている。トランジスタＭ７，Ｍ８は、この信号ＳＴＢ，ＸＳＴＢによって交互にオン／オフする。ノードＮ２の電圧は、トランジスタＭ７のオンによってノードＮ１の電位と同電位となり、また、トランジスタＭ８のオンによって電圧ＶＤＤ２と同電位となる。
【００３０】
ここで、ノードＮ１には、トランジスタＭ５を介して電圧ＶＤＤ１（実際は、トランジスタＭ５のソース−ドレイン間の電位差分低下している）が印加されている。従って、トランジスタＭ１，Ｍ２のバックゲートには、信号ＳＴＢ，ＸＳＴＢに応じて、電源の電圧ＶＤＤ１，ＶＤＤ２が印加される。具体的には、Ｌレベルの信号ＳＴＢが出力されている場合、信号ＸＳＴＢはＨレベルで、トランジスタＭ７はオン、トランジスタＭ８はオフする。トランジスタＭ１，Ｍ２のバックゲートには、電圧ＶＤＤ１が印加されることになる。Ｈレベルの信号ＳＴＢが出力されている場合、信号ＸＳＴＢはＬレベルで、トランジスタＭ７はオフ、トランジスタＭ８はオンする。トランジスタＭ１，Ｍ２のバックゲートには、電圧ＶＤＤ２が印加されることになる。
【００３１】
ＬＶＤＳドライバ１１が差動信号を送信するとき、Ｌレベルの信号ＳＴＢ、Ｈレベルの信号ＸＳＴＢが出力される。これによって、ＬＶＤＳドライバ１１が差動信号を送信するときには、トランジスタＭ１，Ｍ２のバックゲートの電圧は、電圧ＶＤＤ１となる。
【００３２】
Ｄｓレシーバ１４がシングルエンド信号を受信するとき、Ｈレベルの信号ＳＴＢ、Ｌレベルの信号ＸＳＴＢが出力される。これによって、Ｄｓレシーバ１４がシングルエンド信号を受信するときには、トランジスタＭ１，Ｍ２のバックゲートの電圧は、電圧ＶＤＤ２となる。
【００３３】
これにより、電圧ＶＤＤ１よりも電圧ＶＤＤ２の方が高い場合、Ｄｓドライバ１３が電圧ＶＤＤ２のＨレベルを出力したときでも、ＬＶＤＳドライバ１１のトランジスタＭ１，Ｍ２のドレインとバックゲート（ノードＮ１）との間に形成されているＰＮ接合ダイオードが順方向にバイアスされることはない。そのため、信号線Ｌ１，Ｌ２側からＬＶＤＳドライバ１１を見たインピーダンスは小さくならない。Ｄｓレシーバ１４に流れる電流は減少せず、シングルエンド信号の電圧を電圧ＶＤＤ２まで上昇することが可能となる。
【００３４】
図３は、トランジスタの断面図である。
図にはトランジスタＭ１の断面図が示してある。図に示すようにＮチャネルの基板（バックゲート）にＰ領域のソースとドレインが形成されている。
【００３５】
トランジスタＭ１のバックゲートに電圧ＶＤＤ１が印加されている場合、ＶＤＤ２＞ＶＤＤ１であれば、図５で説明したように、ドレイン−バックゲート間に形成されているＰＮ接合ダイオード（図中点線）が順方向となり、ドレイン（信号線Ｌ２）から見たインピーダンスは小さくなる。
【００３６】
本発明では、シングルエンド信号を受信するとき、トランジスタＭ１のバックゲートに電圧ＶＤＤ２を印加するので、ＰＮ接合ダイオードは順方向になることはない。すなわち、ドレインから見たインピーダンスは小さくならない。なお、トランジスタＭ２も上記と同様である。
【００３７】
このように、ＬＶＤＳドライバ１１を構成するトランジスタＭ１，Ｍ２のドレインと、バックゲート（ノードＮ１）との間に形成されているＰＮ接合ダイオードが順方向にバイアスされないので、信号線Ｌ１，Ｌ２側からＬＶＤＳドライバ１１を見たインピーダンスは小さくならない。よって、Ｄｓレシーバ１４に流れる電流は減少せず、シングルエンド信号の電圧低下を防止することができる。
【００３８】
なお、上記では、ＬＶＤＳドライバおよびＤｓレシーバと、ＬＶＤＳレシーバとＤｓドライバとが別々の半導体装置に搭載されるとしたが、１つの半導体装置にＬＶＤＳドライバ、Ｄｓレシーバ、ＬＶＤＳレシーバ、およびＤｓドライバを搭載し、双方向の差動信号およびシングルエンド信号の伝送を行えるようにしてもよい。
【図面の簡単な説明】
【００３９】
【図１】本発明の信号伝送装置の回路図である。
【図２】本発明の信号伝送装置が適用された半導体装置を示した図である。
【図３】トランジスタの断面図である。
【図４】ＬＶＤＳを用いた従来の双方向インタフェースの構成を示した図である。
【図５】終端抵抗の１つを省略した信号伝送装置の回路図である。
【符号の説明】
【００４０】
１，２…半導体装置、１１…ＬＶＤＳドライバ、１２…ＬＶＤＳレシーバ、１３…Ｄｓドライバ、１４…Ｄｓレシーバ、Ｍ１〜Ｍ８…トランジスタ、Ｌ１，Ｌ２…信号線、ｓ１〜ｓ４，ＳＴＢ，ＸＳＴＢ，ｃ１〜ｃ３…信号。
【図１】
2005354241.tif 000003
【図２】
2005354241.tif 000004
【図３】
2005354241.tif 000005
【図４】
2005354241.tif 000006
【図５】
2005354241.tif 000007