(57)【要約】      （修正有）【課題】樹脂パッケージ内に形成されるインダクタンス要素が安定した特性を有し、高周波特性の安定性が向上した半導体装置を提供する。【解決手段】半導体チップ２１と、半導体チップを封止したモールド樹脂１と、モールド樹脂の内部から外部に亘って延在する複数本の導体リード３、４、２０とが設けられる。導体リードにおけるモールド樹脂内に配置された部分が内部端子部２０ｂを形成し、モールド樹脂外に配置された部分が外部端子部２０ｃを形成する。半導体チップの電極と導体リードの内部端子部とが接続される。導体リードのうちの少なくとも１本の内部端子部は、少なくとも一部が外部端子部より幅が狭いインダクタンス要素部を形成する。【選択図】  図１Ａ
2005033154.tif 000002
【特許請求の範囲】
【請求項１】
半導体チップと、前記半導体チップを封止したモールド樹脂と、前記モールド樹脂の内部から外部に亘って延在する複数本の導体リードとを備え、前記導体リードにおける前記モールド樹脂内に配置された部分が内部端子部を形成し、前記モールド樹脂外に配置された部分が外部端子部を形成し、前記半導体チップの電極と前記導体リードの内部端子部とが接続された半導体装置において、
前記導体リードのうちの少なくとも１本の前記内部端子部は、少なくとも一部が前記外部端子部より幅が狭いインダクタンス要素部を形成していることを特徴とする半導体装置。
【請求項２】
前記インダクタンス要素部は、ミアンダ型の平面形状を有する請求項１に記載の半導体装置。
【請求項３】
前記インダクタンス要素部を有する前記導体リードは、前記半導体チップの下面と重なる重畳部を有し、前記重畳部において前記半導体チップと接続されている請求項２に記載の半導体装置。
【請求項４】
前記半導体チップの電極と前記導体リードの重畳部は、前記半導体チップに形成されたバイアホール中の導電体を介して接続されている請求項３に記載の半導体装置。
【請求項５】
前記導体リードの重畳部は、前記半導体チップが実装されたダイパッド部を形成している請求項３に記載の半導体装置。
【請求項６】
前記インダクタンス要素部を有する導体リードは、前記半導体チップに形成された電界効果トランジスタのソース、またはバイポーラトランジスタのエミッタに接続されている請求項１に記載の半導体装置。
【請求項７】
前記インダクタンス要素部を有する導体リードは、前記半導体チップに形成された電界効果トランジスタのゲートまたはドレイン、あるいはバイポーラトランジスタのベースまたはコレクタに接続されていることを特徴とする請求項１記載の半導体装置。
【請求項８】
前記複数本の導体リードのうちの少なくとも１本は、チョークインダクタまたは整合素子として機能する請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、マイクロ波、Ｘ帯、あるいはＫｕ帯領域で用いられる半導体装置における実装用パッケージの改良に関するものである。
【背景技術】
【０００２】
マイクロ波、Ｘ帯、Ｋｕ帯領域で用いられる高周波デバイスを実装するための半導体実装用パッケージにおいては、小型化、低コスト化、高性能化が求められる。例えば、１２ＧＨｚ帯の受信系に用いられる低雑音増幅器用ＨＥＭＴ（High Electron Mobility Transistor）デバイスの実装用として、図７Ａおよび７Ｂに示す４ピンの樹脂パッケージ構造が知られている（例えば特許文献１参照）。
【０００３】
図７Ａは半導体装置の平面図、図７Ｂは断面図である。プリモールド樹脂１は、ソース用リード２、ゲート用リード３およびドレイン用リード４を一体に埋め込んで成形されている。ソース用リード２は、プリモールド樹脂１の凹部７内に位置するダイパッド部２ａ、内部端子部２ｂ、およびプリモールド樹脂１外に位置する外部端子部２ｃを有する。ダイパッド部２ａには、ＨＥＭＴチップ５が導電性接着剤１０を用いて接合されている。ゲート用リード３およびドレイン用リード４は、ソース用リード２に直交する方向に延在し、内端がＨＥＭＴチップ５に隣接している。ソース用リード２、ゲート用リード３およびドレイン用リード４は、リードフレームの形態で、プリモールド樹脂１とともに成形される。成形後にはフレーム（図示せず）から分離される。
【０００４】
ソース用リード２はＨＥＭＴチップ５のソース（図示せず）と、ボンディングワイヤ６ａによりに電気的に接続されている。ＨＥＭＴチップ５のゲートおよびドレイン（図示せず）は各々ゲート用リード３およびドレイン用リード４と、ボンディングワイヤ６ｂ、６ｃによりに電気的に接続されている。図７Ｂに示すように、プリモールド樹脂１の側壁の上端面に、接着剤８を用いてキャップ９が接着され、凹部７を封止している。
【０００５】
上記半導体装置におけるＨＥＭＴチップ５とボンディングワイヤ６ａ〜６ｃの接続部の構造を、図８Ａおよび８Ｂに示す。図８Ａは平面図、図８Ｂは断面図である。ＨＥＭＴチップ５の上面に形成された、ソース電極・配線１１、ゲート電極・配線１２およびドレイン電極・配線１３に各々、ボンディングワイヤ６ａ〜６ｃが接続されている。
【０００６】
図９Ａ、Ｂは各々、上記従来例の４ピン樹脂パッケージにＨＥＭＴデバイスを実装して構成された半導体装置の回路図およびスミスチャートを示す。図９Ａにおいて、１１ａはソース、１２ａはゲート、および１３ａはドレインである。図９Ｂのスミスチャートは、複素インピーダンス（Ｒ＋ｊ×Ｘ）を図示したものである。水平線上は、純抵抗分（Ｒ、円内はＲ≧０）を表す。上半分が誘導性リアクタンス成分（Ｘ＞０）、下半分が容量性リアクタンス成分（Ｘ＜０）を表す。左端が０Ω（短絡）、右端が∞Ω（開放）、中心が５０Ωである。
【０００７】
図９Ａに示すソースインダクタ１４は、図７Ａ、Ｂの構造において、ボンディングワイヤ６ａと、ソース用リード２におけるボンディングワイヤ６ａの接続位置からソース用リード２の外部端子部２ｃの端までを合わせたインダクタンス成分に相当する。このように従来例では、ボンディングワイヤ６ａを用いてインダクタンス要素を構成し、それにより、Ｇopt（最適利得整合インピーダンス） とΓopt（最小雑音整合インピーダンス）を調整している。すなわち、図９Ｂに示すように、Ｇopt（最適利得整合インピーダンス）とΓopt（最小雑音整合インピーダンス）を近接させた上で、５０Ω近傍に整合させていた。
【特許文献１】特開平９−２１３８２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
以上のように従来例の４ピン樹脂パッケージでは、ソースインダクタ１４としてボンディングワイヤ６ａが用いられている。そのため、実装時にボンディングワイヤ６ａの長さがばらつくと、１２ＧＨｚ帯を含むマイクロ波、Ｘ帯、Ｋｕ帯領域では、図９Ｂに示すように、ＨＥＭＴデバイスのＧopt（最適利得整合インピーダンス）、およびΓopt（最小雑音整合インピーダンス）がばらつく。その結果、高周波特性、特に、利得、雑音の特性変動が大きくなり、性能の安定化を損ね、歩留まり低下による高コスト化を招くという問題が生じていた。
【０００９】
本発明は、樹脂パッケージ内に形成されるインダクタンス要素が安定した特性を有し、インピーダンスマッチングを取ることが容易で、高周波特性の安定性を向上させることが可能な半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１０】
本発明の半導体装置は、半導体チップと、前記半導体チップを封止したモールド樹脂と、前記モールド樹脂の内部から外部に亘って延在する複数本の導体リードとを備える。前記導体リードにおける前記モールド樹脂内に配置された部分が内部端子部を形成し、前記モールド樹脂外に配置された部分が外部端子部を形成しする。前記半導体チップの電極と前記導体リードの内部端子部とが接続される。前記導体リードのうちの少なくとも１本の前記内部端子部は、少なくとも一部が前記外部端子部より幅が狭いインダクタンス要素部を形成している。
【発明の効果】
【００１１】
上記構成の半導体装置によれば、樹脂パッケージ内に配置された複数本の導体リードのうちの少なくとも一本が、幅狭のインダクタンス要素部を形成することにより、安定したインダクタンス成分を得ることができる。従って、インピーダンスマッチングをとることが容易で、高周波特性の安定性を向上させることが可能である。
【発明を実施するための最良の形態】
【００１２】
本発明の半導体装置において、好ましくは、前記インダクタンス要素部は、ミアンダ型の平面形状を有する。
【００１３】
また好ましくは、前記インダクタンス要素部を有する前記導体リードは、前記半導体チップの下面と重なる重畳部を有し、前記重畳部において前記半導体チップと接続されている。さらに好ましくは、前記半導体チップの電極と前記導体リードの重畳部は、前記半導体チップに形成されたバイアホール中の導電体を介して接続されている。前記導体リードの重畳部は、前記半導体チップが実装されたダイパッド部を形成することができる。
【００１４】
前記インダクタンス要素部を有する導体リードを、前記半導体チップに形成された電界効果トランジスタのソース、またはバイポーラトランジスタのエミッタに接続することができる。あるいは、前記インダクタンス要素部を有する導体リードを、前記半導体チップに形成された電界効果トランジスタのゲートまたはドレイン、あるいはバイポーラトランジスタのベースまたはコレクタに接続してもよい。
【００１５】
前記複数本の導体リードのうちの少なくとも１本は、チョークインダクタまたは整合素子として機能するように構成することができる。
【００１６】
以下、本発明の実施の形態における半導体装置について、図面を参照しながら詳細に説明する。
【００１７】
（実施の形態１）
図１Ａは、実施の形態１における、４ピン樹脂パッケージ構造を有する半導体装置の平面図である。図１Ｂは図１ＡのＡ−Ａ’線に沿った断面図である。図２は、この半導体装置に組み込まれたソース用リードの平面形状を示す概略図である。
【００１８】
プリモールド樹脂１は、ソース用リード２０、ゲート用リード３およびドレイン用リード４を一体に埋め込んで成形されている。ソース用リード２０は、プリモールド樹脂１の凹部７内に位置するダイパッド部２０ａ、内部端子部２０ｂ、およびプリモールド樹脂１外に位置する外部端子部２０ｃを有する。ダイパッド部２０ａには、ＨＥＭＴチップ２１が導電性接着剤１０を用いて接合されている。ゲート用リード３およびドレイン用リード４は、ソース用リード２０に直交する方向に延在し、内端がＨＥＭＴチップ２１の近傍に配置されている。ソース用リード２０、ゲート用リード３およびドレイン用リード４は、リードフレームの形態で、プリモールド樹脂１とともに成形される。成形後にはフレーム（図示せず）から分離される。
【００１９】
図１Ａに示すように、ソース用リード２０の内部端子部２０ｂは、プリモールド樹脂１の内壁とダイパッド部２０ａの間で、ミアンダ型の導体ラインであるソース用ミアンダラインを形成している。このソース用ミアンダラインが形成されたソース用リード２０の全体形状を、図２に示す。内部端子部２０ｂに形成されたミアンダラインは、外部端子部２０ｃ、およびダイパッド部２０ａよりも幅が狭く、外部端子部２０ｃとダイパッド部２０ａの間に蛇行して配置されている。このように形成されたミアンダラインが、インダクタンス要素を構成する。
【００２０】
図１Ｂに示すように、ソース用リード２０はＨＥＭＴチップ２１のソース（図示せず）と、ＨＥＭＴチップ２１の厚さ方向に形成されたバイアホール２１ａの導体を通じて電気的に接続されている。従って本実施の形態では、ＨＥＭＴチップ２１とソース用リード２０との接続には、ボンディングワイヤは用いられない。ＨＥＭＴチップ２１のゲートおよびドレイン（図示せず）は各々、ゲート用リード３およびドレイン用リード４と、ボンディングワイヤ６ｂ、６ｃによりに電気的に接続されている。また、プリモールド樹脂１の側壁の上端面に、接着剤８を用いてキャップ９が接着され、凹部７を封止している。
【００２１】
上記半導体装置におけるＨＥＭＴチップ２１と、ソース用リード２０およびボンディングワイヤ６ｂおよび６ｃとの接続部の構造を、図３Ａおよび３Ｂに示す。図３Ａは平面図、図３Ｂは断面図である。ＨＥＭＴチップ２１の上面に形成された、ソース電極・配線１１は、バイアホール２１ａの導体を介してソース用リード２０と接続されている。一方、ゲート電極・配線１２およびドレイン電極・配線１３は各々、ボンディングワイヤ６ｂおよび６ｃと接続されている。
【００２２】
図４Ａ、Ｂは各々、上記の４ピン樹脂パッケージにＨＥＭＴデバイスを実装して構成された半導体装置の回路図およびスミスチャートを示す。図４Ａにおいて、１１ａはソース、１２ａはゲート、および１３ａはドレインである。ソースインダクタ２２は、図１Ａ、Ｂの構造において、バイアホール２１ａ、およびソース用リード２０におけるバイアホール２１ａが接続された位置から、ソース用リード２０の外部端子部２０ｃの外端までの分布定数線路のインダクタンス成分に相当する。
【００２３】
本実施の形態では、内部端子部２０ｂに形成されたソース用ミアンダラインが主要なインダクタンス成分として寄与する。内部端子部２０ｂは、従来例においてソースインダクタを形成したボンディングワイヤに比べると、長さが安定している。従って、従来例の場合に、実装時に生じていた長さのばらつきを回避することが可能となる。その結果、図４Ｂに示すように、ＨＥＭＴデバイスのＧopt、およびΓoptのばらつきが抑制され、利得、雑音の特性ばらつきが抑制されて、歩留まりが向上し、低コスト化が実現できる。
【００２４】
同時にＧopt とΓoptを近接させて５０Ω近傍に整合させ、高利得と低雑音特性を両立させて実現することが可能となる。
【００２５】
なお、ソース用リード２０は、必ずしもダイパッド部２０ａを有する必要はない。例えば、内部端子部２０ｂの内端部が、ＨＥＭＴチップ２１との重畳部を有し、その重畳部において内部端子部２０ｂがバイアホール２１ａと接続可能であればよい。
【００２６】
また、内部端子部２０ｂは、必ずしもミアンダラインを形成する必要はない。すなわち、内部端子部２０ｂが、外部端子部２０ｃよりも幅狭に形成されることにより、有効なインダクタンス成分を提供することは可能である。そのような例につき、実施の形態２において説明する。
【００２７】
（実施の形態２）
図５は、実施の形態２における半導体装置を示す平面図である。実施の形態１では、図１Ａに示したように、ソース用リード２０におけるダイパッド２０ａに接続される内部端子部２０ｂを、ソース用ミアンダラインとして構成したが、本実施の形態では、ミアンダ型ではなく真っ直ぐである。
【００２８】
図５に示すように、ソース用リード２３は、ダイパッド２３ａとプリモールド樹脂１の側壁との間に配置された、外部端子部２３ｃよりも幅が狭い内部端子部２３ｂを有する。このように幅を狭くすることで、導体リードのインダクタンス成分が増え、ソース用ミアンダライン２０ｂと同様の効果を得ることができる。
【００２９】
（実施の形態３）
実施の形態３における半導体装置について、図６Ａ〜Ｃを参照して説明する。図６Ａは、半導体装置を、その樹脂パッキングを一部取り除いて示した平面図、図６Ｂは図６ＡのＢ−Ｂ’線に沿った断面図、図６Ｃは同半導体装置の回路図である。本実施の形態では、インダクタンス要素部を有する導体リードは、ＨＥＭＴチップのゲートおよびドレインに接続されている。
【００３０】
図６Ａ、６Ｂに示すように、ダイパッド３０の上にＨＥＭＴチップ３１が搭載されている。ＨＥＭＴチップ３１の周囲に、ソース用リード３２、ドレイン用リード３３、およびゲート用リード３４が配置され、各々、ＨＥＭＴチップ３１のソース、ドレイン、およびゲート（図示せず）に、ボンディングワイヤ３５により接続されている。
【００３１】
ドレイン用リード３３には、第１のインダクタ３６および第２のインダクタ３７が形成されている。第１および第２のインダクタ３６、３７の間から、出力用リード端子３８が分岐している。ゲート用リード３４には、第３のインダクタ３９および第４のインダクタ４０が形成されている。第３および第４のインダクタ３９、４０の間から、入力用リード端子４１が分岐している。第１〜第４のインダクタ３６、３７、３９、４０は、ミアンダ型に形成されている。
【００３２】
以上の各要素は封止樹脂４２により封止され、ソース用リード３２、ドレイン用リード３３、およびゲート用リード３４の端部が封止樹脂４２から露出して、各々外部端子部として、ソース端子３２ａ、ドレイン端子３３ａ、およびゲート端子３４ａを形成している。出力用リード端子３８および入力用リード端子４１の端部も封止樹脂４２から露出している。
【００３３】
第１のインダクタ３６、第３のインダクタ３９は、チョークインダクタ、あるいは整合素子として機能する。第２のインダクタ３７、第４のインダクタ４０は、整合素子として機能する。
【００３４】
本実施の形態において、容量性素子、誘導性素子、あるいは抵抗素子（チップ部品など）がリードに接続されていてもよい。例えば、ソース用リード３２などのデバイスの接地端子につながるリードと、第１のインダクタ３６との間にチップ容量部品を接続配置する。その他、第３のインダクタ３９、第２のインダクタ３７、第４のインダクタ４０のいずれかの間、あるいはそれ以外のリード部との間にチップ容量部品を接続配置してもよい。このようなチップ容量部品の接続配置は、実施の形態１、２の場合にも適用できる。
【００３５】
なお、以上の実施の形態において、半導体チップとして、ＨＥＭＴチップ以外の電界効果型トランジスタ、バイポーラトランジスタを実装する場合でも、各実施の形態の構成を適用して、上述と同様の効果を得ることが可能である。
【産業上の利用可能性】
【００３６】
本発明によれば、導体リードにより安定したインダクタンス成分を得ることができる。従って、インピーダンスマッチングをとることが容易で、高周波特性の安定性を向上させることが可能であるので、マイクロ波、Ｘ帯、あるいはＫｕ帯領域で用いられる半導体装置に好適である。
【図面の簡単な説明】
【００３７】
【図１Ａ】本発明の実施の形態１における半導体装置のキャップを削除して示した平面図
【図１Ｂ】同半導体装置の断面図
【図２】同半導体装置に用いられるソース用リードの平面図
【図３Ａ】同半導体装置における半導体チップとソース用リードとの接続構造を示す平面図
【図３Ｂ】同断面図
【図４Ａ】本発明の実施の形態１における半導体装置の回路図
【図４Ｂ】同半導体装置のスミスチャート
【図５】本発明の実施の形態２における半導体装置のキャップを削除して示した平面図
【図６Ａ】本発明の実施の形態３における半導体装置の平面図
【図６Ｂ】同半導体装置の断面図
【図６Ｃ】同半導体装置の回路図
【図７Ａ】従来例の半導体装置のキャップを削除して示した平面図
【図７Ｂ】同半導体装置の断面図
【図８Ａ】同半導体装置における半導体チップとソース用リードとの接続構造を示す平面図
【図８Ｂ】同断面図
【図９Ａ】同半導体装置の回路図
【図９Ｂ】同半導体装置のスミスチャート
【符号の説明】
【００３８】
１  プリモールド樹脂
２  ソース用リード
２ａ  ダイパッド部
２ｂ  内部端子部
２ｃ  外部端子部
３  ゲート用リード
４  ドレイン用リード
５  ＨＥＭＴチップ
６ａ、６ｂ、６ｃ  ボンディングワイヤ
７  凹部
８  接着剤
９  キャップ
１０  導電性接着剤
１１  ソース電極・配線
１１ａ  ソース
１２  ゲート電極・配線
１２ａ  ゲート
１３  ドレイン電極・配線
１３ａ  ドレイン
２０  ソース用リード
２０ａ  ダイパッド部
２０ｂ  内部端子部
２０ｃ  外部端子部
２１  ＨＥＭＴチップ
２１ａ  バイアホール
２２  ソースインダクタ
２３  ソース用リード
２３ａ  ダイパッド
２３ｂ  内部端子部
２３ｃ  外部端子部
３０  ダイパッド
３１  ＨＥＭＴチップ
３２  ソース用リード
３２ａ  ソース端子
３３  ドレイン用リード
３３ａ  ドレイン端子
３４  ゲート用リード
３４ａ  ゲート端子
３５  ボンディングワイヤ
３６  第１のインダクタ
３７  第２のインダクタ
３８  出力用リード端子
３９  第３のインダクタ
４０  第４のインダクタ
４１  入力用リード端子
４２  封止樹脂
【図１Ａ】
2005033154.tif 000003
【図１Ｂ】
2005033154.tif 000004
【図２】
2005033154.tif 000005
【図３Ａ】
2005033154.tif 000006
【図３Ｂ】
2005033154.tif 000007
【図４Ａ】
2005033154.tif 000008
【図４Ｂ】
2005033154.tif 000009
【図５】
2005033154.tif 000010
【図６Ａ】
2005033154.tif 000011
【図６Ｂ】
2005033154.tif 000012
【図６Ｃ】
2005033154.tif 000013
【図７Ａ】
2005033154.tif 000014
【図７Ｂ】
2005033154.tif 000015
【図８Ａ】
2005033154.tif 000016
【図８Ｂ】
2005033154.tif 000017
【図９Ａ】
2005033154.tif 000018
【図９Ｂ】
2005033154.tif 000019