(57)【要約】【課題】アドレス期間に走査パルスを印加する際、近隣のセルにおいて連続もしくは断続的に微小放電を発生させて、アドレスの対象となるセルにプライミング粒子を供給することで、アドレス放電のミスを防止する。【解決手段】アドレス期間において表示電極に走査電圧を順次印加する際、表示ラインを奇数表示ラインと偶数表示ラインの２つの組に分けて組毎に走査電圧を順次印加し、その際、奇数または偶数の一方の組の表示ラインの表示電極に対して走査電圧を順次印加している時には、他方の組の表示ラインの表示電極に対し、その表示ラインのセル内で連続または断続的に微小放電が発生するような電圧を印加する。【選択図】図５
2005249949.tif 000002
【特許請求の範囲】
【請求項１】
一対の基板間に複数の表示電極を平行に設けるとともに、表示電極と交差する方向に複数のアドレス電極を設け、表示電極間の表示ラインとアドレス電極との交差部をセルとして発光させるよう構成したプラズマディスプレイパネルを用い、画面表示の際には、１フレームを複数のサブフィールドで構成するとともに、各サブフィールドを、少なくとも発光させるべきセルを選択するアドレス期間と、選択したセルを発光させる維持期間とで構成し、アドレス期間には表示電極に走査電圧を順次印加しその間に所望のアドレス電極に電圧を印加してアドレス放電を発生させることで発光させるべきセル内に壁電荷を蓄積し、維持期間には表示電極間で維持放電を発生させることで画面表示を行うプラズマディスプレイパネルの駆動において、
アドレス期間において表示電極に走査電圧を順次印加する際、表示ラインを複数の組に分けて組毎に走査電圧を順次印加し、その際、ある１つの組の表示ラインの表示電極に対して走査電圧を順次印加している時には、他の組の表示ラインの表示電極に対し、その表示ラインのセル内で連続または断続的に微小放電が発生するような電圧を印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記表示ラインを複数の組に分けることが、表示ラインを奇数表示ラインと偶数表示ラインの２つの組に分けることからなり、奇数または偶数の一方の組の表示ラインの表示電極に対して走査電圧を順次印加している時には、他方の組の表示ラインの表示電極に対し、その表示ラインのセル内で連続または断続的に微小放電が発生するような電圧を印加することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
一対の基板間に複数の表示電極を平行に設けるとともに、表示電極と交差する方向に複数のアドレス電極を設け、表示電極間の表示ラインとアドレス電極との交差部をセルとして発光させるよう構成したプラズマディスプレイパネルを用い、画面表示の際には、１フレームを複数のサブフィールドで構成するとともに、各サブフィールドを、少なくとも発光させるべきセルを選択するアドレス期間と、選択したセルを発光させる維持期間とで構成し、アドレス期間には表示電極に走査電圧を順次印加しその間に所望のアドレス電極に電圧を印加してアドレス放電を発生させることで発光させるべきセル内に壁電荷を蓄積し、維持期間には表示電極間で維持放電を発生させることで画面表示を行うプラズマディスプレイパネルの駆動において、
アドレス期間において表示電極に走査電圧を順次印加する際、表示ラインを複数の組に分けて組毎に走査電圧を順次印加し、その際、ある１つの組の表示ラインの表示電極に対して走査電圧を順次印加している時には、その組の表示ラインの近傍に位置する他の組の表示ラインの表示電極に対し、その表示ラインのセル内で連続または断続的に微小放電が発生するような電圧を印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項４】
一対の基板間に複数の表示電極を平行に設けるとともに、表示電極と交差する方向に複数のアドレス電極を設け、表示電極間の表示ラインとアドレス電極との交差部をセルとして発光させるよう構成したプラズマディスプレイパネルを用い、画面表示の際には、１フレームを複数のサブフィールドで構成するとともに、各サブフィールドを、少なくとも発光させるべきセルを選択するアドレス期間と、選択したセルを発光させる維持期間とで構成し、アドレス期間には表示電極に走査電圧を順次印加しその間に所望のアドレス電極に電圧を印加してアドレス放電を発生させることで発光させるべきセル内に壁電荷を蓄積し、維持期間には表示電極間で維持放電を発生させることで画面表示を行うプラズマディスプレイパネルの駆動において、
アドレス期間において表示電極に走査電圧を順次印加する際、表示ラインを複数の組に分けて組毎に走査電圧を順次印加し、その際、ある１つの組の表示ラインの表示電極に対して走査電圧を順次印加している時には、他の組において、前記走査電圧を順次印加している表示ラインの内、当該アドレス期間において走査電圧が印加されていない表示ライン近傍に位置する表示ラインのセル内で連続または断続的に微小放電が発生するような電圧を印加し、また当該アドレス期間においてすでに走査電圧が印加された表示ライン近傍に位置する表示ラインのセル内では微小放電が発生しないような電圧を印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項５】
前記表示ラインのセル内で連続または断続的に微小放電を発生させるために印加される電圧が、徐々に波高値が上昇または下降する電圧パルスである請求項１、３または４記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記表示ラインのセル内で連続または断続的に発生する微小放電が、表示電極間で発生される面放電である請求項１、３または４記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記表示ラインのセル内で連続または断続的に発生する微小放電が、そのセルにおける初期化動作を兼ねていることを特徴とする請求項１、３または４記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
プラズマディスプレイパネルは、セルが赤、緑、青の３原色用のセルで構成され、それら３原色用の３つのセルが平面的に見て３角形の頂点の位置にそれぞれ配置されたデルタ配列のプラズマディスプレイパネルである請求項１、３または４記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネル（以後「ＰＤＰ」と記す）の駆動方法に関し、さらに詳しくは、アドレス放電の確実性を図ったＰＤＰの駆動方法に関する。
【背景技術】
【０００２】
ＰＤＰとして、ＡＣ型３電極面放電形式のＰＤＰが広く知られている。このＰＤＰは、前面側（表示面側）の基板の内側面に面放電が可能な表示電極を水平方向に多数設け、背面側の基板の内側面に多数のアドレス電極を表示電極と交差する方向に設け、表示電極とアドレス電極の交差部をセルとするものである。なお、本明細書では、表示電極の内、スキャン（走査）に用いる電極をＹ電極とし、その他の電極をＸ電極として説明する。
【０００３】
この構造のＰＤＰでは、階調表示のため、一般にアドレス・表示分離駆動（ＡＤＳ駆動）方式と呼ばれる方法で表示が行われている。すなわち、１フレームを、重み付けをした複数のサブフィールド（以下「ＳＦ」とも記す）に分割し、各サブフィールドを、全てのセルの電荷を均一化する初期化期間と、発光させるべきセルを選択するアドレス期間と、選択したセルを発光させる維持期間（表示期間またはサスティン期間ともいう）とで構成する。
【０００４】
初期化期間には、全てのＸ電極とＹ電極との間にリセット電圧を印加して、全てのセルの電荷を均一化する。
アドレス期間には、Ｙ電極を走査電極として用いて順次走査電圧（走査パルス）を印加し、その間に所望のアドレス電極にアドレス電圧を印加して、Ｙ電極とアドレス電極との間でアドレス放電を発生させて、発光させるべきセル内に壁電荷を蓄積する。
【０００５】
維持期間には、Ｘ電極とＹ電極に交互に維持電圧を印加して、ＸＹ電極間で重み付けの回数だけ維持放電を発生させる。
【０００６】
これらの初期化動作、アドレス動作、維持動作を行うことで１つのサブフィールドを完了し、これらのサブフィールドを繰り返して１フレームの表示を行い、この１フレームの表示を連続させることで動画を表示するようにしている（特許文献１および特許文献２参照）。
【０００７】
【特許文献１】特開平４−１９５１８８号公報
【特許文献２】特開平６−１８６９２７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
上記アドレス期間に印加する走査パルスとしては、一般に矩形波の電圧パルスを用いる。したがって、１サブフィールドのアドレス期間としては、走査パルスの幅×走査電極数の時間が必要である。
【０００９】
ところで、ＰＤＰの高精細化を図るためには、走査電極数（表示ライン数）を増やすことが必要である。また、階調表現能力を向上させるためには、サブフィールド数を増やすことが必要である。
【００１０】
ところが、走査電極数を増大させることや、サブフィールド数を増加させることは、アドレス期間の増大につながる。このアドレス期間の増大は、維持期間の減少を引き起こし、輝度の低下を招く。よって走査パルスの幅を低減することが必要となる。
【００１１】
しかし、一般に、放電は電極間に電圧が印加された後、放電遅れと呼ばれるある程度の時間が経過したあとに発生する。このため、走査パルスの幅を低減した場合、アドレス放電の放電遅れによってセル中に十分な壁電荷が形成されず、これがアドレス放電のミスとなり、表示エラーとなる。
【００１２】
このようなアドレス放電のミスは、近隣のセルが発光しないセルや、前のサブフィールド期間において発光しなかったセルにより多く発生する。この原因はプライミング粒子の減少であると考えられる。
【００１３】
本発明は、このような事情を考慮してなされたもので、アドレス期間に走査パルスを印加する際、近隣のセルにおいて連続もしくは断続的に微小放電を発生させて、アドレスの対象となるセルにプライミング粒子を供給することで、アドレス放電のミスを防止することを目的とするものである。
【課題を解決するための手段】
【００１４】
本発明は、一対の基板間に複数の表示電極を平行に設けるとともに、表示電極と交差する方向に複数のアドレス電極を設け、表示電極間の表示ラインとアドレス電極との交差部をセルとして発光させるよう構成したプラズマディスプレイパネルを用い、画面表示の際には、１フレームを複数のサブフィールドで構成するとともに、各サブフィールドを、少なくとも発光させるべきセルを選択するアドレス期間と、選択したセルを発光させる維持期間とで構成し、アドレス期間には表示電極に走査電圧を順次印加しその間に所望のアドレス電極に電圧を印加してアドレス放電を発生させることで発光させるべきセル内に壁電荷を蓄積し、維持期間には表示電極間で維持放電を発生させることで画面表示を行うプラズマディスプレイパネルの駆動において、アドレス期間において表示電極に走査電圧を順次印加する際、表示ラインを複数の組に分けて組毎に走査電圧を順次印加し、その際、ある１つの組の表示ラインの表示電極に対して走査電圧を順次印加している時には、他の組の表示ラインの表示電極に対し、その表示ラインのセル内で連続または断続的に微小放電が発生するような電圧を印加することを特徴とするプラズマディスプレイパネルの駆動方法である。
【発明の効果】
【００１５】
本発明によれば、アドレス期間に走査電圧を印加する際、近隣の表示ラインのセル内で連続または断続的に微小放電が発生されるので、アドレスの対象となるセルにプライミング粒子が供給され、これによりアドレス放電のミスが防止される。また、アドレス期間に印加する走査電圧の印加時間を短くすることができるので、アドレス期間の短縮化を図ることができる。
【発明を実施するための最良の形態】
【００１６】
本発明において、基板としては、ガラス、石英、セラミック等の基板や、これらの基板上に、電極、絶縁膜、誘電体層、保護膜等の所望の構成物を形成した基板が含まれる。
【００１７】
表示電極およびアドレス電極は、当該分野で公知の各種の材料と方法を用いて形成することができる。表示電極およびアドレス電極に用いられる材料としては、例えば、ＩＴＯ、ＳｎＯ2などの透明な導電性材料や、Ａｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒなどの金属の導電性材料が挙げられる。表示電極およびアドレス電極の形成方法としては、当該分野で公知の各種の方法を適用することができる。たとえば、印刷などの厚膜形成技術を用いて形成してもよいし、物理的堆積法または化学的堆積法からなる薄膜形成技術を用いて形成してもよい。厚膜形成技術としては、スクリーン印刷法などが挙げられる。薄膜形成技術の内、物理的堆積法としては、蒸着法やスパッタ法などが挙げられる。化学的堆積方法としては、熱ＣＶＤ法や光ＣＶＤ法、あるいはプラズマＣＶＤ法などが挙げられる。
【００１８】
本発明においては、アドレス期間において表示電極に走査電圧を順次印加する際、表示ラインを複数の組に分けて組毎に走査電圧を順次印加し、その際、ある１つの組の表示ラインの表示電極に対して走査電圧を順次印加している時には、他の組の表示ラインの表示電極に対し、その表示ラインのセル内で連続または断続的に微小放電が発生するような電圧を印加する。
【００１９】
この場合、表示ラインを奇数表示ラインと偶数表示ラインの２つの組に分け、奇数または偶数の一方の組の表示ラインの表示電極に対して走査電圧を順次印加している時には、他方の組の表示ラインの表示電極に対し、その表示ラインのセル内で連続または断続的に微小放電が発生するような電圧を印加する構成とすることが望ましい。
【００２０】
あるいは、アドレス期間において表示電極に走査電圧を順次印加する際、表示ラインを複数の組に分けて組毎に走査電圧を順次印加し、その際、ある１つの組の表示ラインの表示電極に対して走査電圧を順次印加している時には、その組の表示ラインの近傍に位置する他の組の表示ラインの表示電極に対し、その表示ラインのセル内で連続または断続的に微小放電が発生するような電圧を印加する構成としてもよい。
【００２１】
上記駆動方法においては、表示ラインのセル内で連続または断続的に微小放電を発生させるために印加する電圧として、徐々に波高値が上昇または下降する電圧パルスを用いることが望ましい。
【００２２】
また、表示ラインのセル内で連続または断続的に発生する微小放電は、表示電極間で発生される面放電とすることが望ましい。
表示ラインのセル内で連続または断続的に発生する微小放電は、そのセルにおける初期化動作を兼ねるような構成としてもよい。
【００２３】
上記構成においては、プラズマディスプレイパネルが、セルが赤、緑、青の３原色用のセルで構成され、それら３原色用の３つのセルが平面的に見て３角形の頂点の位置にそれぞれ配置されたデルタ配列のプラズマディスプレイパネルであってもよい。
【００２４】
以下、図面に示す実施の形態に基づいて本発明を詳述する。なお、本発明はこれによって限定されるものではなく、各種の変形が可能である。
【００２５】
図１は本発明の駆動方法を適用するＰＤＰの一構成例を示す部分分解斜視図である。このＰＤＰはカラー表示用のＡＣ型３電極面放電形式のＰＤＰである。
【００２６】
本ＰＤＰ１０は、前面側（表示面側）の基板１１を含む前面側のパネルアセンブリと、背面側の基板２１を含む背面側のパネルアセンブリから構成されている。前面側の基板１１と背面側の基板２１としては、ガラス基板、石英基板、セラミック基板等を使用することができる。
【００２７】
前面側の基板１１の内側面には、一対の表示電極Ｘ，Ｙが非放電領域の間隔を置いて平行に形成されている。一対の表示電極Ｘ，Ｙ間が表示ラインＬとなる。各表示電極Ｘ，Ｙは、ＩＴＯ、ＳｎＯ2などの幅の広い透明電極１２と、例えばＡｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ及びそれらの積層体（例えばＣｒ／Ｃｕ／Ｃｒの積層構造）等からなる金属製の幅の狭いバス電極１３から構成されている。表示電極Ｘ，Ｙは、Ａｇ、Ａｕについてはスクリーン印刷のような厚膜形成技術を用い、その他については蒸着法、スパッタ法等の薄膜形成技術とエッチング技術を用いることにより、所望の本数、厚さ、幅及び間隔で形成することができる。
【００２８】
表示電極Ｘ，Ｙの上には、表示電極Ｘ，Ｙを覆うように交流（ＡＣ）駆動用の誘電体層１７が形成されている。誘電体層１７は、低融点ガラスペーストを、前面側の基板１１上にスクリーン印刷法で塗布し、焼成することにより形成している。
【００２９】
誘電体層１７の上には、表示の際の放電により生じるイオンの衝突による損傷から誘電体層１７を保護するための保護膜１８が形成されている。この保護膜は、例えば、ＭｇＯ、ＣａＯ、ＳｒＯ、ＢａＯ等からなる。
【００３０】
背面側の基板２１の内側面には、平面的にみて表示電極Ｘ，Ｙと交差する方向に複数のアドレス電極Ａが形成され、そのアドレス電極Ａを覆って誘電体層２４が形成されている。アドレス電極Ａは、スキャン用の表示電極との交差部で発光セルを選択するためのアドレス放電を発生させるものであり、Ｃｒ／Ｃｕ／Ｃｒの３層構造で形成されている。このアドレス電極Ａは、その他に、例えばＡｇ、Ａｕ、Ａｌ、Ｃｕ、Ｃｒ等で形成することもできる。アドレス電極Ａも、表示電極Ｘ，Ｙと同様に、Ａｇ、Ａｕについてはスクリーン印刷のような厚膜形成技術を用い、その他については蒸着法、スパッタ法等の薄膜形成技術とエッチング技術を用いることにより、所望の本数、厚さ、幅及び間隔で形成することができる。誘電体層２４は、誘電体層１７と同じ材料、同じ方法を用いて形成することができる。
【００３１】
隣接するアドレス電極Ａとアドレス電極Ａとの間の誘電体層２４上には、複数の隔壁２９が形成されている。隔壁２９は、サンドブラスト法、印刷法、フォトエッチング法等により形成することができる。例えば、サンドブラスト法では、低融点ガラスフリット、バインダー樹脂、溶媒等からなるガラスペーストを誘電体層２４上に塗布して乾燥させた後、そのガラスペースト層上に隔壁パターンの開口を有する切削マスクを設けた状態で切削粒子を吹きつけて、マスクの開口に露出したガラスペースト層を切削し、さらに焼成することにより形成する。また、フォトエッチング法では、切削粒子で切削することに代えて、バインダー樹脂に感光性の樹脂を使用し、マスクを用いた露光及び現像の後、焼成することにより形成する。
【００３２】
隔壁２９の側面及び隔壁間の誘電体層２４上には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の蛍光体層２８Ｒ、２８Ｇ、２８Ｂが形成されている。蛍光体層２８Ｒ、２８Ｇ、２８Ｂは、蛍光体粉末とバインダー樹脂と溶媒とを含む蛍光体ペーストを隔壁２９間の凹溝状の放電空間内にスクリーン印刷、又はディスペンサーを用いた方法などで塗布し、これを各色毎に繰り返した後、焼成することにより形成している。この蛍光体層２８Ｒ、２８Ｇ、２８Ｂは、蛍光体粉末と感光性材料とバインダー樹脂とを含むシート状の蛍光体層材料（いわゆるグリーンシート）を使用し、フォトリソグラフィー技術で形成することもできる。この場合、所望の色のシートを基板上の表示領域全面に貼り付けて、露光、現像を行い、これを各色毎に繰り返すことで、対応する隔壁間に各色の蛍光体層を形成することができる。
【００３３】
ＰＤＰ１０は、上記した前面側のパネルアセンブリと背面側のパネルアセンブリとを、表示電極Ｘ，Ｙとアドレス電極Ａとが交差するように対向配置し、周囲を封止し、隔壁２９で囲まれた放電空間３０に放電ガスを充填することにより作製されている。このＰＤＰでは、表示電極Ｘ，Ｙとアドレス電極Ａとの交差部の放電空間３０が表示の最小単位である１つのセル領域（単位発光領域）となる。１画素はＲ、Ｇ、Ｂの３つのセルで構成される。
【００３４】
画面表示はＡＤＳ駆動方式で行う。すなわち、１フレームを、重み付けをした複数のサブフィールドで構成し、各サブフィールドを、全てのセルの電荷を均一化する初期化期間と、発光させるべきセルを選択するアドレス期間と、選択したセルを発光させる維持（サスティン）期間とで構成する。
【００３５】
そして、初期化期間には、全てのＸ電極とＹ電極との間にリセット電圧を印加して、全てのセルの電荷を均一化する。
アドレス期間には、Ｙ電極を順次走査して発光させるべきセル内に壁電荷を蓄積し、維持期間には全てのセルの表示電極間にパルス状の電圧を印加して画面表示を行う。具体的には、まず、アドレス期間においては、Ｙ電極群を走査電極として用いて、順次走査電圧（走査パルス）を印加し、その間に所望のアドレス電極Ａにアドレス電圧（アドレスパルス）を印加し、選択されたアドレス電極ＡとＹ電極との間でアドレス放電を発生させることで発光させるべきセルを選択する。
この発光セル対応の誘電体層上には壁電荷が形成されるので、次に、Ｙ電極群とＸ電極群との間に交互に維持電圧を印加して、当該壁電荷の蓄積されたセルにおいて再び維持放電を発生させることで、セルを発光させる。このセルの発光は、表示放電によって発生された紫外線で蛍光体層中の蛍光体を励起して、蛍光体から所望の色の可視光を発生させることにより行われる。
【００３６】
図２はＰＤＰのドライバ構成の一例を示す説明図である。この図はＰＤＰを平面的に見た状態を示している。
本ＰＤＰ１０では、表示電極Ｘ，Ｙを奇数番目と偶数番目の２組に分け、それぞれをＸ１，Ｘ２電極、Ｙ１，Ｙ２電極とする。
【００３７】
すなわち、表示電極Ｘ，Ｙを、奇数行目の表示ラインを構成するセル群に電圧を印加するための表示電極Ｘ１，Ｙ１の組と、偶数行目の表示ラインを構成するセル群に電圧を印加するための表示電極Ｘ２，Ｙ２の組とに分ける。
【００３８】
ここで、Ｘ１電極とＹ１電極とで挟まれる奇数表示ラインのセル群をセルＡ群とし、Ｘ２電極とＹ２電極とで挟まれる偶数表示ラインのセル群をセルＢ群とする。
【００３９】
奇数表示ラインのＸ１電極に対しては、奇数行Ｘドライバ３１を用いて駆動電圧を印加し、奇数表示ラインのＹ１電極に対しては、奇数行Ｙドライバ３２を用いて駆動電圧を印加する。また、偶数表示ラインのＸ２電極に対しては、偶数行Ｘドライバ３３を用いて駆動電圧を印加し、偶数表示ラインのＹ２電極に対しては、偶数行Ｙドライバ３４を用いて駆動電圧を印加する。
【００４０】
図３は上記で示したＰＤＰを駆動する際の印加電圧波形の一例を示す説明図である。図ではアドレス電極Ａ、奇数表示電極Ｘ１，Ｙ１、偶数表示電極Ｘ２，Ｙ２にそれぞれ印加する電圧波形を示している。
本駆動では、初期化期間において、セルＡ群の表示電極Ｘ１，Ｙ１間と、セルＢ群の表示電極Ｘ２，Ｙ２間に、それぞれリセット電圧パルスを同時に印加する。つまりＡ群とＢ群の全てのセルにリセット電圧パルスを印加する。続いて、補償期間では、初期化期間と逆極性の補償電圧パルスを印加して、各セルにおける帯電の均一化を図る。この補償期間は、初期化期間の一部と考えることもできる。
【００４１】
アドレス期間では、アドレス期間を前半と後半の２つに分け、前半をセルＡ群のアドレス期間とし、後半をセルＢ群のアドレス期間とする。そして、前半ではセルＡ群をアドレスし、後半ではセルＢ群をアドレスする。セルＡ群をアドレスするとは、セルＡ群で構成される表示ラインのＸ１，Ｙ１電極の内、Ｙ１電極に走査パルスを順次印加し、その間に所望のアドレス電極にアドレスパルスを印加することである。セルＢ群をアドレスするとは、セルＢ群で構成される表示ラインのＸ２，Ｙ２電極の内、Ｙ２電極に走査パルスを順次印加し、その間に所望のアドレス電極にアドレスパルスを印加することである。
【００４２】
サスティン期間では、セルＡ群とセルＢ群の区別なく、全てのＸ−Ｙ電極間に維持電圧を印加する。つまり、Ｘ１−Ｙ１電極間と、Ｘ２−Ｙ２電極間とに同時に維持電圧を印加する。
【００４３】
図４はアドレス期間における各セルの状態をセル電圧平面上で表したグラフである。
横軸にＸ−Ｙ電極間のセル電圧を示し、縦軸にＡ−Ｙ電極間のセル電圧を示す。Ｘ−Ｙ電極間のセル電圧とは、ある１つのセルに着目した場合のＸ電極とＹ電極との間に印加する電圧であり、Ａ−Ｙ電極間のセル電圧とは、同様にアドレス電極ＡとＹ電極との間に印加する電圧を意味する。
【００４４】
図中太線で示している閉曲線は「Ｖｔ閉曲線」と呼び、微小放電の開始閾値電圧を示している。アドレス動作時には、セルは走査パルスとアドレスパルスの印加状態から、以下の４つの状態をとる。図中の丸付き数字は状態Ｎｏ．を示す。
【００４５】
【表１】
2005249949.tif 000003
【００４６】
セルＡ群のアドレス期間において、セルＢ群は状態４もしくは状態２をとる。本発明では、セルＡ群のアドレス期間において、セルＢ群のＸ２，Ｙ２電極間に鈍波パルスを印加することによって、セルＢ群の各セル内で連続または断続的に微小放電を発生させる。この微小放電はセルＢ群のＸ２，Ｙ２電極による面放電である。また、セルＢ群のアドレス期間においては、セルＡ群のＸ１，Ｙ１電極間に鈍波パルスを印加することによって、セルＡ群の各セル内で連続または断続的に微小放電を発生させる。この微小放電はセルＡ群のＸ１，Ｙ１電極による面放電である。
【００４７】
鈍波パルスとは、波高値が徐々に上昇する電圧パルスであり、鈍波パルスを印加するとは、波高値が徐々に上昇する電圧パルスを印加することを意味する。このような鈍波パルスを印加すると、セル内では、大きな放電は発生せず、連続または断続的に微小放電が発生される。
【００４８】
アドレス期間においては、セルＡ群のアドレス時に、セルＢ群を微小放電させることでセルＡ群にプライミング粒子を供給し、セルＡ群のアドレス放電の発生を助ける。また、セルＢ群のアドレス時に、セルＡ群を微小放電させることでセルＢ群にプライミング粒子を供給し、セルＢ群のアドレス放電の発生を助ける。これによりアドレス放電のミスを防止する。また、アドレス期間に印加する走査パルスの印加時間を短くして、アドレス期間の短縮化を図る。
【００４９】
これを行うには、Ｘ１電極、Ｘ２電極、Ｙ１電極、Ｙ２電極に印加する電圧を独立に制御する。これにより、セルＡ群の状態にかかわらず、セルＢ群のセル電圧を制御する事が可能である。また、セルＢ群の状態にかかわらず、セルＡ群のセル電圧を制御する事が可能である。
【００５０】
ただし、Ａ−Ｙ電極間の対向放電で鈍波放電（鈍波パルスの印加による放電）を行った場合には、セル電圧を対向放電閾値以上にすると、アドレスパルスＯＮもしくはＯＦＦによる強放電が発生し、その放電以降の鈍波放電が発生しなくなる可能性がある。そのため、鈍波放電はＸ−Ｙ電極間の面放電で行う。
【００５１】
以下に図１および図２に示すＰＤＰを用いた場合の駆動例を説明する。
駆動例１
図５は駆動例１の印加電圧波形を示す説明図である。
本例においては、まず、セルＡ群とセルＢ群を同時に初期化・補償し、セルＡ群のアドレス動作を行うとともに、セルＢ群に面放電が発生するような鈍波パルスを印加して補助放電（補助鈍波放電）を発生させ、セルＡ群にプライミング粒子を供給する。
【００５２】
その後、セルＢ群を再度初期化・補償する。次に、セルＢ群のアドレス動作を行うとともに、セルＡ群に非発光セルについて面放電が発生するような鈍波パルスを印加して補助鈍波放電を発生させ、セルＢ群にプライミング粒子を供給する。
【００５３】
この場合、セルＢ群のアドレス動作時には、セルＡ群のアドレスは終了しており、発光させるべきセルにはすでに壁電荷が形成されているが、この壁電荷を保持させたまま、セルＡ群の非発光セルに対してだけ補助鈍波放電を発生させる。これには、セルＡ群のＸ１，Ｙ１電極間に以下のような電圧パルスを印加する。
【００５４】
すなわち、アドレス電圧は、アドレス電極Ａをプラス極性、Ｙ１電極をマイナス極性で印加しており、このため、セルＡ群の発光させるべきセル内には、アドレス放電後、Ｙ１電極にプラス極性の電荷が、アドレス電極Ａにマイナス極性の電荷が蓄積されている。
【００５５】
一方、Ｘ，Ｙ電極間で初期化を行った後は、少ない電荷ではあるが、Ｘ１電極にプラス極性の電荷が、Ｙ１電極にマイナス極性の電荷が蓄積されている。このため、セルＡ群の発光させないセルには、Ｘ１電極にプラス極性の電荷が、Ｙ１電極にマイナス極性の電荷が少し蓄積されている。
【００５６】
したがって、セルＡ群のＸ１電極にはプラス極性の矩形の電圧パルスを印加し、Ｙ１電極にはマイナス極性の鈍波パルスを印加する。そして、この際に与える電位は、セルＡ群の発光させるべきセルに蓄積された壁電荷が変化しないような電位とする。これにより、セルＡ群の発光させないセル（非発光セル）のＸ１，Ｙ１電極間のみで補助鈍波放電が発生されるようにする。
【００５７】
このように、アドレス期間の後半においては、セルＡ群のＸ１，Ｙ１電極間に、セルＡ群の発光セルの電荷状態が変化せず、非発光セルのみに面放電が発生するような鈍波パルスを印加し、補助鈍波放電を発生させる。
【００５８】
駆動例２
図６は駆動例２の印加電圧波形を示す説明図である。
本例においては、まず、セルＡ群を初期化・補償する。次に、セルＡ群のアドレス動作を行うとともに、この時同時にセルＢ群の初期化を行う。この初期化ではセルＢ群に鈍波パルスを印加して補助鈍波放電を発生させ、セルＡ群にプライミング粒子を供給する。
【００５９】
そして、引き続きセルＢ群の電荷補償を行い、さらにセルＢ群のアドレス動作を行う。このセルＢ群のアドレス動作のとき、セルＡ群に非発光セルについて面放電が発生するような鈍波パルスを印加して補助鈍波放電を発生させ、セルＢ群にプライミング粒子を供給する。
【００６０】
上記の例では、アドレス中に走査されるセルを奇数表示ラインのセルＡ群と偶数表示ラインのセルＢ群との２組に分け、一方の組が走査される期間に他方の組に補助鈍波放電を発生させるようにしているが、これに限らず、セルを、第１，４，７，…行目の表示ラインのセル群、第２，５，８，…行目の表示ラインのセル群、第３，６，９…行目の表示ラインのセル群と、３つの組に分け、１つの組が走査される期間に他の２つの組に補助鈍波放電を発生させるようにしてもよい。
【００６１】
駆動例３
図７は駆動例３を示す説明図である。図７（ａ）は補助鈍波放電を発生させる表示ラインと走査パルスを印加する表示ラインとの関係を示し、図７（ｂ）は鈍波パルスの電圧波形と走査パルスの電圧波形を示している。
【００６２】
補助鈍波放電は、走査パルスが印加される表示ラインの近傍の表示ラインにおいて発生していれば十分である。前述の駆動例においては、例えば最初に走査された表示ラインの近傍の表示ラインは不必要に多くの補助鈍波放電が発生していることになり、これが背景発光の増加を招き、表示のコントラストに影響を与える。
【００６３】
本駆動例では、セルを、奇数表示ラインのセルＡ群と偶数表示ラインのセルＢ群との２組に分け、一方の組が走査される期間に他方の組に補助鈍波放電を発生させる点については前述の駆動例と同じであるが、上記の背景発光の増加を防止するために、走査が終了した表示ラインよりも上流側に位置する表示ラインに対しては、補助鈍波放電を発生させないように鈍波パルスを制御する。
【００６４】
図７（ａ）において、Ｌ2，Ｌk，Ｌnは走査パルスを印加する表示ラインを示し、Ｌ1，Ｌk-1，Ｌn-1は鈍波パルスを印加する表示ラインを示している。
図７（ｂ）において、Ｘ1，Ｙ1は表示ラインＬ1のＸ，Ｙ電極へ印加する鈍波パルスの電圧波形を示し、Ｙ2は表示ラインＬ2のＹ電極へ印加する走査パルスの電圧波形を示している。以下同様に、Ｘk-1，Ｙk-1は表示ラインＬk-1のＸ，Ｙ電極へ印加する鈍波パルスの電圧波形を示し、Ｙkは表示ラインＬkのＹ電極へ印加する走査パルスの電圧波形を示している。Ｘn-1，Ｙn-1は表示ラインＬn-1のＸ，Ｙ電極へ印加する鈍波パルスの電圧波形を示し、Ｙnは表示ラインＬnのＹ電極へ印加する走査パルスの電圧波形を示している。
【００６５】
本例では、例えば、偶数行の表示ラインに走査パルスを印加する場合、表示ラインＬ2のＹ2電極に対する走査パルスの印加が終了すると同時に、前の行の表示ラインＬ1のＸ1，Ｙ1電極に印加していた鈍波パルスの印加を終了させる。以下同様に、表示ラインＬkのＹk電極に対する走査パルスの印加が終了すると同時に、前の行の表示ラインＬk-1のＸk-1，Ｙk-1電極に印加していた鈍波パルスの印加を終了させる。表示ラインＬnのＹn電極に対する走査パルスの印加が終了すると同時に、前の行の表示ラインＬn-1のＸn-1，Ｙn-1電極に印加していた鈍波パルスの印加を終了させる。
【００６６】
この場合、走査開始位置付近の補助鈍波放電による発光量と、走査終了位置付近の補助鈍波放電による発光量に差があるため、表示ムラが発生する。
したがって、走査開始位置をサブフィールド毎にずらす方法、あるいは走査の方向を上から下に向かう場合と下から上に向かう場合を、サブフィールドもしくはフレーム、または一連の走査毎に切り替える方法のいずれかを適用する。
【００６７】
図８は駆動例３で駆動する場合の回路構成の一例を示す説明図である。
図において、４１はスキャンドライバＬＳＩ、４２は補助鈍波放電停止電極ライン、４３は補助鈍波放電発生電極ライン、４４はＹサステナリセット波形発生回路である。
【００６８】
この回路で、スキャンドライバＬＳＩ４１のスイッチング素子を通して補助鈍波放電を発生させる表示ラインの電極に鈍波パルスを印加し、近傍の表示ラインの走査が終了した表示ラインの電極に対しては鈍波パルスの印加を停止するように、スキャンドライバＬＳＩを動作させる。
【００６９】
駆動例４
図９は駆動例４を示す説明図である。図９（ａ）は補助鈍波放電を発生させる画面上のエリアを示し、図９（ｂ）は鈍波パルスの電圧波形を示している。
【００７０】
本例では、図９（ａ）に示すように、補助鈍波放電を発生させるセルを、画面のエリア１に属する表示ラインのセルＡ１群と、画面のエリア２に属する表示ラインのセルＡ２群と、画面のエリア３に属する表示ラインのセルＡ３群と、画面のエリア４に属する表示ラインのセルＡ４群との４つの組に分ける。
そして、図９（ｂ）に示すように、走査パルスが印加されている表示ラインの近傍の組の表示ラインのセル群のみに鈍波パルスを印加する。
【００７１】
すなわち、セルＡ１群のＹA1電極には、エリア１の走査期間ＴＳA1だけ図のような鈍波パルスを印加する。セルＡ２群のＹA2電極には、エリア２の走査期間ＴＳA2だけ図のような鈍波パルスを印加する。セルＡ３群のＹA3電極には、エリア３の走査期間ＴＳA3だけ図のような鈍波パルスを印加する。セルＡ４群のＹA4電極には、エリア４の走査期間ＴＳA4だけ図のような鈍波パルスを印加する。
上記では、画面のエリアを４つに分割したが、これに限定されず、補助鈍波放電のプライミング粒子が供給可能でさえあれば、任意の数に分割してもよい。
【００７２】
図１０は駆動例４で駆動する場合の回路構成の一例を示す説明図である。
図において、４５はスキャンドライバＬＳＩ、４６はＹサステナリセット波形発生回路である。
この回路で、スキャンドライバＬＳＩ４５のスイッチング素子を通して補助鈍波放電を発生させる表示ラインの電極に鈍波パルスを印加し、走査パルスを印加しているエリアの表示ラインの電極に対してのみ鈍波パルスを印加するように、スキャンドライバＬＳＩを動作させる。
【００７３】
図１１は本発明の駆動方法を適用する他のＰＤＰの構成例を示す部分分解斜視図である。このＰＤＰはカラー表示用のＡＣ型３電極面放電形式のＰＤＰであり、この図はＰＤＰを平面的に見た状態を示している。
【００７４】
本ＰＤＰは、背面側のパネルアッセンブリについては、図１および図２に示したＰＤＰと同じ構成である。すなわち、アドレス電極Ａが図中上下方向にストライプ状に配置され、アドレス電極Ａとアドレス電極Ａとの間には隔壁２９が形成されている。
【００７５】
前面側のパネルアッセンブリについては、基本的には図１および図２に示したＰＤＰと同じ構成であるが、表示電極Ｘ，Ｙの構成が異なる。すなわち、Ｙ１，Ｙ２電極の図中上下に、それぞれセルが形成され、それらが同時にアドレスできるようになっている。
【００７６】
具体的には、Ｘ電極とＹ電極が等間隔に配置され、全てのＸ−Ｙ電極間とＹ−Ｘ電極間で面放電が可能な配置となっている。Ｘ電極、Ｙ電極は、ともに透明電極１２とバス電極１３で形成され、透明電極１２はセルの対応部分のみに形成されている。Ｘ電極とＹ電極間、およびＹ電極とＸ電極間のすべての透明電極１２どうしで面放電が可能である。
【００７７】
このように、本ＰＤＰは、三角形の各頂点に配置されたＲ，Ｇ，Ｂの３つのセルで１つの画素を構成するデルタ配置のＰＤＰである。
【００７８】
本駆動方法では、前述の駆動例１および駆動例２と同様に、表示電極を２つの組に分け、アドレス期間の前半に一方の組のアドレス動作を行いながら、他方の組で補助鈍波放電を発生させ、アドレス期間の後半に他方の組のアドレス動作を行いながら、一方の組で補助鈍波放電を発生させる。
【００７９】
本ＰＤＰでは、表示電極を２つの組に分ける場合、走査パルスを印加するＹ電極のみに着目し、奇数Ｙ電極Ｙ１の図中上下に位置するセルの組をセルＡ群とし、偶数Ｙ電極Ｙ２の図中上下に位置するセルの組をセルＢ群とする。
【００８０】
図１２は上記のＰＤＰを駆動する際の印加電圧波形の一例を示す説明図である。
本例においては、まず、セルＡ群を初期化・補償する。次に、セルＡ群のアドレス動作を行い、この時、セルＢ群に鈍波パルスを印加して補助鈍波放電を発生させ、セルＡ群に対してプライミング粒子を供給する。その後、セルＢ群を初期化・補償し、セルＢ群のアドレス動作を行う。この時、セルＡ群に非発光セルについて面放電が発生するような鈍波パルスを印加して補助鈍波放電を発生させ、セルＢ群に対してプライミング粒子を供給する。
【００８１】
このようにして、アドレス中に走査されるセルを複数の組に分け、１つの組が走査される期間に他の組に補助鈍波放電を発生させる。これにより、走査されるセルに対してプライミング粒子を供給し、アドレス放電のミスを防止する。また、アドレス期間に印加する走査電圧の印加時間を短くして、アドレス期間の短縮化を図る。
【図面の簡単な説明】
【００８２】
【図１】本発明の駆動方法を適用するＰＤＰの構成例を示す説明図である。
【図２】図１のＰＤＰのドライバ構成の一例を示す説明図である。
【図３】図２のＰＤＰの印加電圧波形の一例を示す説明図である。
【図４】セルの状態をセル電圧平面上で表したグラフである。
【図５】駆動例１の印加電圧波形を示す説明図である。
【図６】駆動例２の印加電圧波形を示す説明図である。
【図７】駆動例３を示す説明図である。
【図８】駆動例３で駆動する場合の回路構成の一例を示す説明図である。
【図９】駆動例４を示す説明図である。
【図１０】駆動例４で駆動する場合の回路構成の一例を示す説明図である。
【図１１】他のＰＤＰの構成例を示す説明図である。
【図１２】図１１のＰＤＰの印加電圧波形の一例を示す説明図である。
【符号の説明】
【００８３】
１０  ＰＤＰ
１１  前面側の基板
１２  透明電極
１３  バス電極
１７，２４  誘電体層
１８  保護膜
２１  背面側の基板
２８Ｒ，２８Ｇ，２８Ｂ  蛍光体層
２９  隔壁
３０  放電空間
３１  奇数行Ｘドライバ
３２  奇数行Ｙドライバ
３３  偶数行Ｘドライバ
３４  偶数行Ｙドライバ
４１，４５  スキャンドライバＬＳＩ
４２  補助鈍波放電停止電極ライン
４３  補助鈍波放電発生電極ライン
４４，４６  Ｙサステナリセット波形発生回路
Ａ  アドレス電極
Ｌ  表示ライン
Ｘ，Ｙ  表示電極
【図１】
2005249949.tif 000004
【図２】
2005249949.tif 000005
【図３】
2005249949.tif 000006
【図４】
2005249949.tif 000007
【図５】
2005249949.tif 000008
【図６】
2005249949.tif 000009
【図７】
2005249949.tif 000010
【図８】
2005249949.tif 000011
【図９】
2005249949.tif 000012
【図１０】
2005249949.tif 000013
【図１１】
2005249949.tif 000014
【図１２】
2005249949.tif 000015