(57)【要約】【課題】  電源電圧に応じて比較回路のオフセット電圧やヒステリシス幅を自動的に補正することにより、正確な判定結果が得られるオフセット調節機能付き比較回路を提供する。【解決手段】  比較器ＣＭＰ１と、その比較器ＣＭＰ１の入力端子に外部からの信号を導くための信号供給端子ＩＮ１、ＩＮ２とを設け、比較器ＣＭＰ１の一方の入力端子（＋）と信号供給端子ＩＮ１の間にコンデンサＣ１を設ける。このような構成とした比較回路に対し、コンデンサＣ１の端子間電圧が供給信号に生じた電源電圧Ｖccの変動に基づく変化分をキャンセルするような値になるように充電時間を制御するオフセット制御回路ＯＦＣ１と、オフセット制御回路ＯＦＣ１からの充電制御信号Ｓchに応じてコンデンサＣ１の充電電流をオン、オフすることが可能な定電流源ＳＣ１を追加して設ける。【選択図】  図１
2005318389.tif 000002
【特許請求の範囲】
【請求項１】
外部から信号を取り込むための第１と第２の信号供給端子と、少なくとも２つの入力端子を有する第１の比較器と、該第１の比較器の第１の入力端子と該第１の信号供給端子との間に接続された第１のコンデンサとを有し、該第１のコンデンサの端子間電圧で電圧オフセットを調節するようにしたオフセット調節機能付き比較回路において、
該第１のコンデンサに接続され、充電制御信号の状態に応じて該第１のコンデンサに流れる電流をオフするように構成された第１の定電流源と、
その内部に電源電圧に応じた参照電圧信号を生成する電圧検出回路を有し、該第１のコンデンサの端子間電圧が該電源電圧に応じて変化するように該参照電圧信号に応じて該第１の定電流源による該第１のコンデンサの充電時間を制御する充電制御信号を発生させるオフセット制御回路と、
を具備することを特徴とするオフセット調節機能付き比較回路。
【請求項２】
前記オフセット制御回路が更に、第２のコンデンサと、該第２のコンデンサの一端に接続された第２の電流源と、該第２のコンデンサに並列接続された第１のスイッチとを具備し、該第２のコンデンサの一端の電圧と前記参照電圧信号の大きさに応じて前記第１の定電流源に供給する前記充電制御信号の状態を変化させることを特徴とする、請求項１に記載したオフセット調節機能付き比較回路。
【請求項３】
前記オフセット制御回路が更に、前記第２のコンデンサに並列接続された、第３のコンデンサと第２のスイッチの直列回路を具備し、ここで該第２のスイッチは前記比較器の出力信号に応じてオン状態あるいはオフ状態となることを特徴とする、請求項２に記載したオフセット調節機能付き比較回路。
【請求項４】
前記第１、第２の信号供給端子、前記第１のコンデンサの一端および前記比較器の第２の入力端子に接続され、該第１の信号供給端子の信号を該第１のコンデンサを介して該比較器の第１の入力端子に供給し、該第２の信号供給端子の信号を該比較器の第２の入力端子に供給するように、該第１のコンデンサの一端と該第２の入力端子をそれぞれ該第１の信号供給端子と第２の信号供給端子に接続する第１の状態と、該第１のコンデンサを充電するために該第１のコンデンサの一端と該第２の入力端子をそれぞれ該第１、第２の信号供給端子から切り離す第２の状態を有するスイッチ回路網と、
を具備することを特徴とする、請求項１から請求項３のいずれかに記載したオフセット調節機能付き比較回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧に依存した値を持つ信号を処理するのに好適な比較器の構成に関するものであり、電源電圧に応じて比較器のオフセット電圧やヒステリシス幅を自動的に補正できるようにするための技術に関するものである。
【背景技術】
【０００２】
比較器や誤差増幅器にオフセットが生じることは良く知られている。このオフセットを除去する（キャンセルする）方法には様々なものが有るが、オフセットのキャンセル対象が比較器である場合、一例として、次のようなオフセットキャンセル技術が存在する。
すなわち、一時的に比較器の入力端子への信号供給を停止し、コンデンサが比較器の入力端子間に接続された回路構成になるよう切り換える。この状態で比較器の出力信号の状態が変化するまでコンデンサを充電する。再び回路状態を切り換えて、比較器の一方の入力端子に充電状態のコンデンサを介して信号を印加するようにすれば、丁度オフセットがキャンセルされる。ここで例示したオフセットキャンセル技術は、このような動作過程を基礎としている。（例えば、特許文献１を参照）
【特許文献１】特開平０６−２３２７０６号
【発明の開示】
【発明が解決しようとする課題】
【０００３】
最近の電子回路は、電源電圧の低電圧化のため、信号の最大値を電子回路に供給される電源電圧値に等しくし、最小値をグランドと同じゼロにする、いわゆるレイル・ツー・レイル（raile to raile）方式を採用しているものが多い。このようなレイル・ツー・レイル方式では、電源電圧が変動すると信号のレベルも本来のレベルから電源電圧の変化率に比例して変化してしまう。比較器に供給される非デジタル信号のレベルがこのように変化すると、２つの信号の大小関係の判定結果である比較器の出力信号には、仮令比較器のオフセットがキャンセルされていても、オフセットが生じている時と同じようなズレが生じてしまう。
【０００４】
例えば、比較器の一方の入力端子に供給される信号が、時間の経過と共にレベルが上昇して行き、一定の時間でゼロから最大値に達するものであって、その最大値が電源電圧によって決まるものとする。具体的には、電源電圧が３．０Ｖの時には供給開始から時間Ｔが経過した時点でその最大値３．０Ｖに達し、電源電圧が２．８Ｖの時には供給開始から時間Ｔが経過した時点で最大値２．８Ｖに達する信号とする。ここで比較器の他方の入力端子に供給される基準電圧が１．５Ｖで一定であったとすると、電源電圧が３．０Ｖの時と２．８Ｖの時では、信号がゼロから１．５Ｖに達するまでの時間は異なってくる。このため、比較器が信号のレベルが基準電圧の１．５Ｖを越えた時に出力がハイレベルに転換するものであれば、比較器の出力信号がハイレベルになる時間は電源電圧が２．８Ｖの時の方が３．０Ｖの時よりも遅れることになる。
【０００５】
更にもう一つ具体的な例を挙げて説明すると、比較器の一方の入力端子に供給される非デジタル信号が、ピーク時には電源電圧と同じ値で標準値は３．０Ｖ、ボトム時には０．０Ｖで、周期がＴミリ秒の連続発生する三角波であったと仮定する。ここで、比較器の他方の入力端子に供給される基準電圧を単純な値、先の例と同様に信号のピーク時電圧の半分である１．５Ｖだとすると、比較器の出力側にはデューティサイクルが５０％の連続パルスが発生する。
【０００６】
比較器に信号を供給する前段の電子回路がレイル・ツー・レイル方式であれば、比較器に供給される非デジタル信号のレベルは電源電圧に比例して変化してしまう。しかし基準電圧を発生させる回路は、通常、電源電圧が変化しても基準電圧の値は一定になるように構成されている。このため、電源電圧の変化に伴って信号のピーク値が３．０Ｖから２．８Ｖになったとすると、この非デジタル信号の供給を受けた比較器の出力側には、本来ならばデューティサイクルが５０％の連続パルスが出力されるべき場面で、デューティサイクルが５０％ではない（約４６％の）連続パルスが発生することになる。
【０００７】
ちなみに、もし比較器がヒステリシスコンパレータであった場合には、やはり出力信号に同様な現象が発生し、あたかもヒステリシス幅にオフセットが生じている時と同様なパルス幅の変化が生じることになる。
本発明は、以上の問題を鑑み、電源電圧に応じて比較回路のオフセット電圧やヒステリシス幅を自動的に補正することにより、正確な判定結果が得られるオフセット調節機能付き比較回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記課題を解決するための本発明は、外部から信号を取り込むための第１と第２の信号供給端子と、少なくとも２つの入力端子を有する第１の比較器と、第１の比較器の第１の入力端子と第１の信号供給端子との間に接続された第１のコンデンサとを有し、第１のコンデンサの端子間電圧で電圧オフセットを調節するようにしたオフセット調節機能付き比較回路において、  第１のコンデンサに接続され、充電制御信号の状態に応じて第１のコンデンサに流れる電流をオフするように構成された第１の定電流源と、  その内部に電源電圧に応じた参照電圧信号を生成する電圧検出回路を有し、第１のコンデンサの端子間電圧が電源電圧に応じて変化するように、参照電圧信号に応じて第１の定電流源による第１のコンデンサの充電時間を制御する充電制御信号を発生させるオフセット制御回路と、  を具備することを特徴とする。
【０００９】
ここで、具体的なオフセット制御回路は、第２のコンデンサと、第２のコンデンサの一端に接続された第２の定電流源と、第２のコンデンサに並列接続された第１のスイッチとを具備し、第２のコンデンサの一端の電圧と前記参照電圧信号の大きさに応じて第１の定電流源に供給する充電制御信号の状態を変化させるように構成する。ここで比較器をヒステリシスコンパレータとする場合には、前記オフセット制御回路に更に、第３のコンデンサと第２のスイッチの直列回路を第２のコンデンサに並列接続し、ここで該第２のスイッチは前記比較器の出力信号に応じてオン状態あるいはオフ状態となるように構成する。
【発明の効果】
【００１０】
オフセット制御回路は、第２のコンデンサの一端の電圧と電源電圧に応じた参照電圧信号を比較することによって充電制御信号を発生させる。この充電制御信号は、第１のコンデンサの充電が開始してから電源電圧に応じた時間の経過後に当該第１のコンデンサを充電するための第１の定電流源をオフさせる。このような動作の結果、第１のコンデンサの端子間電圧、すなわち比較回路のオフセットは信号の変化分を補償するように電源電圧に応じて補正され、正確な判定結果が得られる比較回路を提供することが可能になる。
【００１１】
なお、オフセット制御回路の内部に第３のコンデンサと第２のスイッチの直列回路を追加して設置した場合、そのオフセット制御回路を持つ比較回路はヒステリシスコンパレータとして機能することが可能となる。ここで、第２のスイッチがオンの時、第３のコンデンサと第２のコンデンサは並列接続の状態となる。充電制御信号は、この２つのコンデンサの合成容量の一端の電圧と電源電圧に応じた参照電圧信号の比較動作によって発生し、第１のコンデンサの充電が開始してから電源電圧に応じた時間の経過後に第１の定電流源をオフさせる。このような動作の結果、比較回路のヒステリシス幅は信号の変化分をキャンセルするように電源電圧に応じて補正される。
【発明を実施するための最良の形態】
【００１２】
比較器と、その比較器の入力端子に外部からの信号を導くための第１と第２の信号供給端子を設け、当該比較器の一方の入力端子と第１の信号供給端子の間に第１のコンデンサを接続する。このような構成とした比較回路に対し、第１のコンデンサの端子間電圧が供給信号に生じた電源電圧の変動に基づく変化分をキャンセルするような値になるように充電時間を制御するオフセット制御回路と、オフセット制御回路からの充電制御信号に応じて第１のコンデンサの充電電流をオン、オフすることが可能な第１の定電流源を追加して設ける。
【００１３】
このような機能を持つオフセット制御回路は、第２の比較器と、第２のコンデンサと第２の定電流源の直列回路と、第２のコンデンサに並列接続された第１のスイッチと、電源電圧に応じた参照電圧信号を発生する電圧検出回路とにより構成する。
第１のスイッチはオン状態となることにより、オフセット制御回路内の第２のコンデンサを第１のコンデンサと同様に初期状態とする。第１のスイッチがオフ状態となると、第２のコンデンサは第１のコンデンサが第１の定電流源によって充電されるのと同様に第２の定電流源によって充電される。
【００１４】
第２の比較器の一方の入力端子には、この第２のコンデンサの端子間電圧と逆に変化する第２のコンデンサの一端に現れる電圧信号が入力され、第２の比較器の他方の入力端子には、電圧検出回路から電源電圧に応じた参照電圧信号が入力される。このため、第２のコンデンサの一端の電圧信号が参照電圧信号を越えて変化すると、第２の比較器の出力が変化し、第１の定電流源は第２の比較器の出力の変化に応じて第１のコンデンサの充電電流の流通をオフする。この時、第１のコンデンサの端子間電圧は、参照電圧信号によって暗示される電源電圧に応じた大きさとなる。これにより信号供給端子を介して供給される信号に生じた電源電圧に基づく変化分は、第１のコンデンサの端子間電圧、すなわち比較回路のオフセットによりキャンセルすることが可能になる。
【実施例】
【００１５】
図１は、本発明による正確な判定結果が得られるオフセット調節機能付き比較回路の実施例の構成を示す回路図である。
図１において、ＩＮ１とＩＮ２はそれぞれ外部から信号を受信するための比較回路の信号供給端子で、ＯＵＴは比較判定結果を暗示する信号を出力するための比較回路の信号出力端子である。信号供給端子ＩＮ１はスイッチ回路網ＳＷＮとコンデンサＣ１を介して比較器ＣＭＰ１の一方の入力端子に接続され、信号供給端子ＩＮ２はスイッチ回路網ＳＷＮを介して比較器ＣＭＰ１の他方の入力端子に接続されている。
【００１６】
ここでスイッチ回路網ＳＷＮは定期的に状態変化を繰り返すクロック信号を受信するようにクロック入力端子ＩＮ３に接続されており、比較器ＣＭＰ１の内部の回路構成によっては、更にコンデンサＣ１の比較器ＣＭＰ１側の一端に接続されている。
比較器ＣＭＰ１の出力端子は信号出力端子ＯＵＴに接続されている。コンデンサＣ１と比較器ＣＭＰ１の一方の入力端子の共通接続点は定電流源ＳＣ１を介してグランドに接続されている。そして、この定電流源ＳＣ１の動作をオン、オフするためのオフセット制御回路ＯＦＣ１が定電流源ＳＣ１に接続されている。
【００１７】
オフセット制御回路ＯＦＣ１は、電源電圧Ｖccで充電された電源ラインＰＬとグランドの間に接続された電圧検出回路ＤＥＴとしての抵抗Ｒ１とＲ２の直列回路と、電源ラインＰＬとグランドの間に接続されたコンデンサＣ２と定電流源ＳＣ２の直列回路と、一方の入力端子がコンデンサＣ２と定電流源ＳＣ２の共通接続点に接続され、他方の入力端子が抵抗Ｒ１とＲ２の共通接続点に接続され、出力端子が定電流源ＳＣ１に接続された比較器ＣＭＰ２と、主電流路がコンデンサＣ２に並列接続され、ゲートがインバータＩＮＶ１を介してトリガ入力端子ＩＮ４に接続されたトランジスタＱ１とによって構成されている。
【００１８】
なお、比較器ＣＭＰ２は、コンデンサＣ１とコンデンサＣ２の充電開始のタイミングを合わせるため、トリガ信号の供給を受けるようにトリガ入力端子ＩＮ４に接続され、外部トリガ入力端子ＩＮ４からの信号がトランジスタＱ１をオンにする状態の時にはその動作を停止させるものとする。
また、スイッチ回路網ＳＷＮは、供給されたクロック信号が第1の状態の時には少なくともコンデンサＣ１の充電を可能とする回路構成に切り換えられ、クロック信号が第２の状態の時には、信号供給端子ＩＮ１の信号をコンデンサＣ１を介して比較器ＣＭＰ１の一方の入力端子（＋）に供給し、信号供給端子ＩＮ２の信号を比較器ＣＭＰ１の他方の入力端子（−）に供給する回路構成に切り換えられるものとする。
【００１９】
以上のような構成とした比較回路では、以下のような動作により、供給信号に生じた電源電圧の変化に基づく変化分をキャンセルするようにオフセット、すなわちコンデンサＣ１の端子間電圧を調整する。なお、信号供給端子ＩＮ１、ＩＮ２には、それぞれ外部から所定の非デジタル信号が供給されているものとする。
先ず、クロック入力端子ＩＮ３に供給されるクロック信号（Ｓ３）がハイレベルの時、スイッチ回路網ＳＷＮの内部は信号供給端子ＩＮ１、ＩＮ２の信号を比較器ＣＭＰ１に供給する回路構成となっている。
【００２０】
時間ｔ１においてクロック信号Ｓ３がローレベルに転換するとトリガ入力端子ＩＮ４に供給される外部トリガ信号Ｓ４がハイレベルになる。
クロック信号Ｓ３がローレベルに転換すると、スイッチ回路網ＳＷＭは、一端、その端子間電圧をほぼゼロにするようにコンデンサＣ１を放電させた後、直ちに（時間ｔ２以前に）コンデンサＣ１の充電が可能な状態に切り替えられる。
一方、外部トリガ信号Ｓ４がハイレベルになると、オフセット制御回路ＯＦＣ１の内部に設けられたトランジスタＱ１がオン状態となる。すると、コンデンサＣ２はその端子間電圧がゼロになるように放電し、比較器ＣＭＰ２の一方の入力端子（＋）に供給される信号（V+）は、そのレベルがほぼ電源電圧Ｖccに等しい値なる。
【００２１】
このような動作の結果、時間ｔ１以降は、図２に示すように、コンデンサＣ１の端子間電圧ＶC1はほぼゼロ、比較器ＣＭＰ２の一方の入力端子（＋）に供給される信号（V+）はほぼ電源電圧Ｖc に等しい値となる。なお、比較器ＣＭＰ２の他方の入力端子（−）に供給される参照電圧信号としての信号（V-）は、抵抗Ｒ１とＲ２の分圧作用により電源電圧Ｖccよりも低い値となる。
ここで、外部トリガ信号Ｓ４がハイレベルである間、比較器ＣＭＰ２は停止状態とされる。このため、信号（V+）と信号（V-）の大きさに関わらず、比較器ＣＭＰ２から出力される充電信号Ｓchはローレベルとなる。
【００２２】
時間ｔ１から所定時間の経過後、すなわち時間ｔ２になると、外部トリガ信号Ｓ４はローレベルに転換する。外部トリガ信号Ｓ４がローレベルに転換すると、オフセット制御回路ＯＦＣ１内に設けられたトランジスタＱ１はオフ状態になる。また、比較器ＣＭＰ２は動作状態となる。
【００２３】
トランジスタＱ１がオフすると、定電流源ＳＣ２はコンデンサＣ２を介して電源ラインＰＬから電流を吸い込み、コンデンサＣ２は一定の電流で充電される。また、比較器ＣＭＰ２が動作状態となると、時間ｔ２の直後においては、一方の入力端子（＋）に供給される信号（V+）の方が他方の入力端子（−）に供給される信号（V-）よりも大きいため、そこから定電流源ＣＳ１に供給される充電制御信号Ｓchはハイレベルに転換する。充電制御信号Ｓchがハイレベルになると定電流源ＳＣ１はコンデンサＣ１を介して一定の大きさの電流を吸い込み、これによりコンデンサＣ１の充電が開始される。
【００２４】
時間ｔ２以降、コンデンサＣ１とコンデンサＣ２の端子間電圧は共に直線的に増加して行く。コンデンサＣ２の端子間電圧が増加すると、比較器ＣＭＰ２の一方の入力端子（＋）に供給される信号（Ｖ+）は、図２の３段目に示すように、電源電圧Ｖccからゼロに向かって直線的に減少して行くことになる。
なお、図２中に信号（Ｖ+）と同一軸上に示す信号（Ｖ-）は、電源電圧Ｖccを抵抗Ｒ１とＲ２で分圧して得ているため、そのレベルは電源電圧Ｖccよりも小さくなる。また、信号（Ｖ-）は電源電圧Ｖccの特性を引き継いでいるため、クロック信号Ｓ３の周期相当の時間の間は一定の大きさとなる。
【００２５】
時間ｔ２以後、信号（V+）のレベルは直線的に低下して行き、やがて時間ｔ３において信号（V-）のレベルと等しくなる。この時間ｔ２−ｔ３間の間、比較器ＣＮＰ２から出力される充電制御信号Ｓchはハイレベルを維持することになる。
時間ｔ３において信号（V+）と信号（V-）が同じレベルになり、時間ｔ３の直後に信号（V+）が信号（V-）よりも少しでも小さくなると、比較器ＣＭＰ２から出力される充電制御信号Ｓchはローレベルに転換する。すると定電流回路ＳＣ１は電流の流通をオフし、コンデンサＣ１の充電を停止させる。この時、コンデンサＣ１の端子間電圧は電源電圧Ｖccに応じた大きさとなっている。（その理由は以下で別途説明する。）
【００２６】
時間ｔ３以後、コンデンサＣ２の端子間電圧は更に上昇し、やがて、ほぼ電源電圧Ｖccに等しい値となる。これに応じて比較器ＣＭＰ２の一方の入力端子に供給される信号（Ｖ+）は低下して行き、いずれはほぼゼロになる。ここで、信号（Ｖ+）は信号（Ｖ-）よりも小さいことから、比較器ＣＭＰ２から出力される充電制御信号Ｓchは、時間ｔ３以降、ローレベルを継続する。
【００２７】
時間ｔ３から時間が経過し、やがて時間ｔ４になるとクロック信号Ｓ３がハイレベルに転換する。するとスイッチ回路網ＳＷＮは、信号供給端子ＩＮ１の信号をコンデンサＣ１を介して比較器ＣＭＰ１の一方の入力端子（＋）に供給し、信号供給端子ＩＮ２の信号を比較器ＣＭＰ１の他方の入力端子（−）に供給するように回路構成を切り換える。これにより比較器ＣＭＰ１は、信号供給端子ＩＮ１、ＩＮ２を介して供給される信号の大小関係に応じた信号を信号出力端子ＯＵＴに出力することになる。
【００２８】
ところで、コンデンサＣ１とコンデンサＣ２の端子間電圧は充電期間が同じであるため相関した大きさを持つ。コンデンサＣ２の端子間電圧は比較器ＣＭＰ２の各入力端子に供給される信号（Ｖ+）と（Ｖ-）の関係によって決まり、信号（Ｖ-）は参照電圧信号として電源電圧Ｖccに応じた大きさを持つ。このため、コンデンサＣ１の端子間電圧は電源電圧Ｖccに応じた大きさを持つことになる。
【００２９】
具体的に、図３の左側に示すように、電源電圧Ｖccが低い時には比較器ＣＭＰ２の他方の入力端子に供給される信号（Ｖ-）のレベルは相対的に低くなる。すると、外部トリガ信号Ｓ３がローレベルに転換し、信号（Ｖ+）のレベル低下が開始してから信号（Ｖ+）のレベルが信号（Ｖ-）よりも低くなるまでの時間（ｔ２−ｔ３間の時間）は相対的に長くなる。定電流源ＳＣ１の作用によりコンデンサＣ１の端子間電圧の上昇率は一定で、定電流源ＳＣ２の作用により信号（Ｖ+）のレベルの低下率は一定である。このため、電源電圧Ｖccが低いとコンデンサＣ１の充電期間が相対的に長くなり、コンデンサＣ１の端子間電圧は高くなる。
【００３０】
一方、図３の右側に示すように、電源電圧Ｖccが高い時には比較器ＣＭＰ２の他方の入力端子に供給される信号（Ｖ-）のレベルは相対的に高くなる。すると、外部トリガ信号Ｓ３がローレベルに転換し、信号（Ｖ+）のレベル低下が開始してから信号（Ｖ+）のレベルが信号（Ｖ-）よりも低くなるまでの時間（ｔ６−ｔ７間の時間）は相対的に短くなる。このため、電源電圧Ｖccが高いとコンデンサＣ１の充電期間が相対的に短くなり、コンデンサＣ１の端子間電圧は低くなる。
【００３１】
このように図１の回路は、その回路動作によってコンデンサＣ１の端子間電圧を電源電圧Ｖccに応じて変化させる。このため、各コンデンサＣ１とＣ２の静電容量値、電圧検出回路を構成する抵抗Ｒ１とＲ２の抵抗値、そして定電流源ＳＣ１とＳＣ２の電流値を適切な値に設定することにより、コンデンサＣ１の端子間電圧を、信号供給端子ＩＮ１、ＩＮ２を介して外部から供給される信号に生じた電源電圧Ｖccの変動に基づく変化分をキャンセルするような大きさに設定することが可能となる。
【００３２】
図４には本発明によるオフセット調節機能付き比較回路に適用されるオフセット制御回路の一例の回路図を示した。図４のオフセット制御回路は次のような回路構成となっている。
電源ラインＰＬとグランドとの間に電圧検出回路ＤＥＴとしての抵抗Ｒ１とＲ２の直列回路を接続し、更に電源ラインＰＬとグランドとの間にコンデンサＣ２と定電流源ＳＣ２の直列回路を接続する。コンデンサＣ２に対して並列にトランジスタＱ１の主電流路を接続し、トランジスタＱ１のゲートをインバータＩＮＶ１を介してトリガ入力端子ＩＮ４に接続する。
【００３３】
差動対を形成するようにトランジスタＱ２とＱ３の各ソースを共通接続し、各ソースの共通接続点を電流源ＳＣ３を介して電源ラインＰＬに接続する。トランジスタＱ２のドレインはトランジスタＱ４の主電流路を介してグランドに接続し、トランジスタＱ３のドレインはトランジスタＱ５の主電流路を介してグランドに接続する。トランジスタＱ４とＱ５の各ゲートは共通接続し、トランジスタＱ４のドレイン、ゲート間を接続する。トランジスタＱ２のゲートはコンデンサＣ２と定電流源ＳＣ２の共通接続点に接続し、トランジスタＱ３のゲートは抵抗Ｒ１とＲ２の共通接続点に接続する。
【００３４】
トランジスタＱ３とトランジスタＱ５の各ドレインの共通接続点とグランドの間にトランジスタＱ６の主電流路を接続し、トランジスタＱ６のゲートをトリガ入力端子ＩＮ４に接続する。各ドレインの共通接続点を更にトランジスタＱ７のゲートに接続する。トランジスタＱ７のソースはグランドに接続し、トランジスタＱ７のドレインは電流源ＳＣ４を介して電源ラインＰＬに接続する。トランジスタＱ７と電流源ＣＳ４の共通接続点はインバータＩＮＶ２の入力端子に接続し、インバータＩＮＶ２の出力端子は図４の回路外に設けられる定電流源（図１のＣＳ１に相当するもの）に接続する。
【００３５】
以上のように構成された図４の回路において、抵抗Ｒ１とＲ２の直列回路、コンデンサＣ２と定電流源ＣＳ２の直列回路、トランジスタＱ１とインバータＩＮＶ１の回路部分については図１中に示すオフセット制御回路ＯＦＣ１と同一である。一方、Ｑ２からＱ７までの各トランジスタとＣＳ３、ＣＳ４の各電流源、そしてインバータＩＮＶ２からなる回路部分は図１中の比較器ＣＭＰ２に相当する比較器を構成している。なお、トランジスタＱ６は外部トリガ信号Ｓ４がトランジスタＱ１をオンにする状態の時、トランジスタＱ２他から成る比較器を停止状態にするための回路要素となっている。
【００３６】
この図４に示すオフセット制御回路は、図１中に示したオフセット制御回路ＯＦＣ１の比較器ＣＭＰ２の内部構成を具体的に示したものである。従って、このオフセット制御回路の動作と、これが組み込まれたオフセット調節機能付き比較回路の動作は、実質的に図１の回路と同じとなる。従って、その詳細な動作の説明は割愛する。
【００３７】
図５には本発明によるオフセット調節機能付き比較回路に適用されるオフセット制御回路の他の例の回路図を示した。
この図５の回路は、電源ラインＰＬとグランドとの間にトランジスタＱ９とＱ１０の主電流路を直列に接続し、トランジスタＱ９のゲートを基準電圧源ＶＲＥＦに接続して電流源回路を構成する。そして、コンデンサＣ２の一端とグランドの間、すなわち図４の回路では電流源ＳＣ２が設置されている位置、にトランジスタＱ１１を接続し、トランジスタＱ１１のゲートをトランジスタＱ１０のゲートに共通接続する。なおトランジスタＱ１０はカレントミラー回路の基準側トランジスタとするため、そのドレイン、ゲート間を接続する。
【００３８】
電源ラインＰＬとグランドとの間にトランジスタＱ１３とＱ１２の主電流路を直列に接続し、グランド側のトランジスタＱ１２のゲートをトランジスタＱ１０のゲートに共通接続する。トランジスタＱ２とＱ３のソース同士の共通接続点と電源ラインＰＬの間、すなわち図４の回路では電流源ＳＣ３が設置されている位置、にトランジスタＱ１４を接続し、トランジスタＱ７のドレインと電源ラインＰＬの間、すなわち図４の回路では電流源ＳＣ４が設置されている位置、にトランジスタＱ１５を接続する。そして、トランジスタＱ１４とＱ１５の各ゲートをトランジスタＱ１３のゲートに共通接続する。
【００３９】
コンデンサＣ２に対して並列にトランジスタＱ８とコンデンサＣ３の直列回路を接続し、トランジスタＱ８のゲートを図５の回路外に設けられる比較器の出力端子に接続する。なお、ここで言う回路外に設けられる比較器とは、図１の比較器ＣＭＰ１に相当するものであるが、クロック入力端子ＩＮ３からクロック信号Ｓ３の供給を受け、クロック信号Ｓ３がローレベルの時には、直前のハイレベルの時の出力信号の状態をラッチする機能を有するものとする。
以上に説明した回路部分以外に付いては図５と図４の回路は同一の構成となっている。
【００４０】
この図５に示す回路において、Ｑ９からＱ１５までの各トランジスタは図４中に示す定電流源ＳＣ２、電流源ＳＣ３および電流源ＳＣ４を具体化したものである。したがって、その回路動作は明らかであり、詳しい説明は省略する。
一方、トランジスタＱ８とコンデンサＣ３の直列回路をコンデンサＣ２に並列に接続したことにより、この図５のオフセット制御回路を組み込んだオフセット調整機能付き比較回路をヒステリシスコンパレータとして動作させることが可能となる。
【００４１】
例えば、回路外の比較器（図１のＣＭＰ１に相当）の出力信号がハイレベルであった場合、その比較器のラッチされたハイレベルの出力信号によってトランジスタＱ８はオフ状態となる。すると、トリガ入力端子ＩＮ４から供給される外部トリガ信号Ｓ４によってトランジスタＱ１がオン状態からオフ状態に転換した時、コンデンサＣ２のみがトランジスタＱ１１を通過する電流によって充電される。この場合における図５の回路の動作は図１、図４の回路と同じである。
一方、回路外の比較器の出力信号がローレベルであった場合、その比較器のラッチされたローレベルの出力信号によってトランジスタＱ８はオン状態となる。すると、外部トリガ信号Ｓ４によってトランジスタＱ１がオンからオフ状態に転換した時、コンデンサＣ２と共にコンデンサＣ３も充電されることになる。
【００４２】
ここで、トランジスタＱ１１に流入する電流の総量がコンデンサＣ２のみの時と同じにもかかわらず、静電容量がコンデンサＣ３の分だけ増加するので、比較器の一方の入力端子であるトランジスタＱ２のゲートに供給される信号（Ｖ+）の降下率はコンデンサＣ２のみの時よりも小さくなる。すると、信号（Ｖ+）が信号（Ｖ-）と同じレベルまで低下するのに余計に時間が掛かり、その結果、回路外のコンデンサ（図１のＣ１に相当するもの）の端子間電圧はコンデンサＣ３が存在しない時よりも高くなる。このため、回路外の比較器（図１のＣＭＰ１に相当するもの）の出力信号をローレベルからハイレベルにするために必要な一方の入力端子（＋）の位置の信号レベルは高レベル側にシフトすることになる。
【００４３】
ここで、コンデンサＣ３が加わっても回路外のコンデンサの端子間電圧は電源電圧Ｖccに応じた値となるので、回路外のコンデンサのそれぞれの状態の時の端子間電圧の差、すなわちコンデンサＣ２のみの時の端子間電圧とコンデンサＣ３が付加された時の端子間電圧との差は電源電圧Ｖccに応じて変化する。これはつまり、信号レベルのシフト量も電源電圧Ｖccに応じて変化するということを意味する。このため、コンデンサＣ３の静電容量を適正な値に設定しておくことで、外部から信号供給端子ＩＮ１を介して供給される信号の電源電圧Ｖccの変動に基づく変化分をキャンセルするようなシフト量とすることができ、図５のオフセット制御回路を組み込んだヒステリシスコンパレータのヒステリシス幅を電源電圧Ｖccに応じて自動的に補正することが可能となる。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施例によるオフセット調節機能付き比較回路の回路図。
【図２】図１の回路に供給されるクロック、トリガの両信号と、図１の回路内に発生する各種信号のタイミングチャート。
【図３】電源電圧が異なる場合の図１の回路内に発生する各種信号のタイミングチャート。
【図４】本発明のオフセット調節機能付き比較回路に適用されるオフセット制御回路の一例の回路図。
【図５】本発明のオフセット調節機能付き比較回路に適用されるオフセット制御回路の他の例の回路図。
【符号の説明】
【００４５】
ＩＮ１、ＩＮ２：信号供給端子
ＩＮ３：クロック入力端子
ＩＮ４：トリガ入力端子
ＯＵＴ：信号出力端子
Ｃ１：コンデンサ（第１のコンデンサ）
Ｃ２：コンデンサ（第２のコンデンサ）
Ｃ３：コンデンサ（第３のコンデンサ）
ＣＭＰ１：比較器（第１の比較器）
ＣＭＰ２：比較器（第２の比較器）
ＤＥＴ：電圧検出回路
ＯＦＣ１：オフセット制御回路
Ｑ１：トランジスタ（第１のスイッチ）
Ｑ８：トランジスタ（第２のスイッチ）
Ｒ１、Ｒ２：抵抗
Ｓ３：クロック信号
Ｓ４：トリガ信号
Ｓch：充電制御信号
ＳＣ１：定電流源（第１の定電流源）
ＳＣ２：定電流源（第２の定電流源）
ＳＷＣ：スイッチ回路網
Ｖ+：信号
Ｖ-：信号（参照電圧信号信号）
【図１】
2005318389.tif 000003
【図２】
2005318389.tif 000004
【図３】
2005318389.tif 000005
【図４】
2005318389.tif 000006
【図５】
2005318389.tif 000007
【手続補正書】
【提出日】平成17年6月23日(2005.6.23)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
時間ｔ１においてクロック信号Ｓ３がローレベルに転換するとトリガ入力端子ＩＮ４に供給される外部トリガ信号Ｓ４がハイレベルになる。
クロック信号Ｓ３がローレベルに転換すると、スイッチ回路網ＳＷＮは、一旦、その端子間電圧をほぼゼロにするようにコンデンサＣ１を放電させた後、直ちに（時間ｔ２以前に）コンデンサＣ１の充電が可能な状態に切り替えられる。
一方、外部トリガ信号Ｓ４がハイレベルになると、オフセット制御回路ＯＦＣ１の内部に設けられたトランジスタＱ１がオン状態となる。すると、コンデンサＣ２はその端子間電圧がゼロになるように放電し、比較器ＣＭＰ２の一方の入力端子（＋）に供給される信号（V+）は、そのレベルがほぼ電源電圧Ｖccに等しい値なる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
トランジスタＱ３とトランジスタＱ５の各ドレインの共通接続点とグランドの間にトランジスタＱ６の主電流路を接続し、トランジスタＱ６のゲートをトリガ入力端子ＩＮ４に接続する。各ドレインの共通接続点を更にトランジスタＱ７のゲートに接続する。トランジスタＱ７のソースはグランドに接続し、トランジスタＱ７のドレインは電流源ＳＣ４を介して電源ラインＰＬに接続する。トランジスタＱ７と電流源ＣＳ４の共通接続点はインバータＩＮＶ２の入力端子に接続し、インバータＩＮＶ２の出力端子は図４の回路外に設けられる定電流源（図１のＳＣ１に相当するもの）に接続する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
以上のように構成された図４の回路において、抵抗Ｒ１とＲ２の直列回路、コンデンサＣ２と定電流源ＳＣ２の直列回路、トランジスタＱ１とインバータＩＮＶ１の回路部分については図１中に示すオフセット制御回路ＯＦＣ１と同一である。一方、Ｑ２からＱ７までの各トランジスタとＳＣ３、ＳＣ４の各電流源、そしてインバータＩＮＶ２からなる回路部分は図１中の比較器ＣＭＰ２に相当する比較器を構成している。なお、トランジスタＱ６は外部トリガ信号Ｓ４がトランジスタＱ１をオンにする状態の時、トランジスタＱ２他から成る比較器を停止状態にするための回路要素となっている。