(57)【要約】【課題】  過電圧印加試験をより簡単に実施することができるワンチップマイクロコンピュータを提供する。【解決手段】  ワンチップマイコン１のチップ上に昇圧回路４を搭載する。そして、テストモードにおいては、３．３Ｖ電源が供給されて動作する３．３Ｖ系回路部２には５Ｖ電源を供給するように切換え、５Ｖ電源が供給されて動作する５Ｖ系回路部３には５昇圧回路４の昇圧電圧を供給するように切換えてバーンインテストを実施する。【選択図】  図１
2005249661.tif 000002
【特許請求の範囲】
【請求項１】
外部より供給される電源電圧を昇圧する昇圧回路を同一のチップ上に搭載し、
前記昇圧電圧を用いた過電圧印加試験の実行が可能となるように構成したことを特徴とするワンチップマイクロコンピュータ。
【請求項２】
夫々電圧が異なる複数の電源入力端子と、
前記複数の電源入力端子を介して夫々の電源が供給されて動作する複数の回路部と、
前記昇圧回路によって生成された昇圧電圧を、前記複数の回路部の内、最も電圧が高い電源が供給されて動作する回路部に供給するように切換えると共に、前記回路部を除く回路部には、電圧が１段階高い電源を供給するように切換える電源切換え手段とを備えてなることを特徴とする請求項１記載のワンチップマイクロコンピュータ。
【請求項３】
前記昇圧回路は、前記過電圧印加試験が実行される場合にだけ動作するように構成されていることを特徴とする請求項１又は２記載のワンチップマイクロコンピュータ。
【請求項４】
前記過電圧印加試験を実行し、その実行結果を判定するための試験プログラムが記憶される記憶部と、
この記憶部より前記試験プログラムを読み出して実行するＣＰＵとを備えることを特徴とする請求項１乃至３の何れかに記載のワンチップマイクロコンピュータ。
【請求項５】
外部信号入力端子に接続されているデータバスと、外部信号出力端子に接続されているデータバスとを、前記ＣＰＵのデータバスに接続するように切換えるデータバス切換え手段を備え、
前記ＣＰＵは、前記試験プログラムを実行することで、所定時間が経過する毎にデータバスにテスト信号を出力し、前記テスト信号が与えられた回路部が出力する応答信号の適否を判定することを特徴とする請求項４記載のワンチップマイクロコンピュータ。
【請求項６】
外部より供給される電源電圧を昇圧する昇圧回路を同一のチップ上に搭載して構成されると共に、夫々電圧が異なる複数の電源入力端子と、前記複数の電源入力端子を介して夫々の電源が供給されて動作する複数の回路部とを備えるワンチップマイクロコンピュータについて行う過電圧印加試験方法において、
前記昇圧回路によって生成された昇圧電圧を、前記複数の回路部の内、最も電圧が高い電源が供給されて動作する回路部に供給するように切換えると共に、
前記回路部を除く回路部には、電圧が１段階高い電源を供給するように切換えて過電圧印加試験を行うことを特徴とするワンチップマイクロコンピュータの過電圧印加試験方法。
【請求項７】
外部信号入力端子に接続されているデータバスと、外部信号出力端子に接続されているデータバスとを、ＣＰＵのデータバスに接続するように切換え、
前記ＣＰＵは、所定時間が経過する毎にデータバスにテスト信号を出力し、前記テスト信号が与えられた回路部が出力する応答信号の適否を判定することを特徴とする請求項６記載のワンチップマイクロコンピュータの過電圧印加試験方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ワンチップマイクロコンピュータについて行う過電圧印加試験に関するものである。
【背景技術】
【０００２】
過電圧印加試験の一種であるバーンインテストは、マイクロコンピュータのような半導体装置を製造した場合、出荷前に、通常の使用状態よりも高温となる環境下において、回路に通常よりも高い電源電圧を印加した状態で所定時間動作を行なわせ、その過程によって故障が発生した製品を除去することで（スクリーニング）、フィールドにおける初期故障率を減少させることを目的とするものである。
【０００３】
例えば、特許文献１には、半導体装置としてのチップがウエハ上に形成された状態で各チップ毎にプロービング（針合わせ）を行い、高電圧を印加してバーンインテストを実施する技術が開示されている。斯様な方式では、チップ上の微小な電極にプロービングする必要があるため操作性が悪く、ウエハプローバやその他の治具等に精度が要求されることから設備費が非常に高い。
【０００４】
また、プロービングは、所定の本数以上になるとプローブの圧力が確保できなくなるため、一度に処理できるチップの数は限定されてしまう。そして、バーンインテストにはある程度の時間が必要であるから、例えば、モノリシックＩＣについて実施しているようなバーンインテストボードを使用する場合に比較すると手間がかかり、スループットが悪いという問題があった。
【特許文献１】特開平９−１７８３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明は上記事情に鑑みてなされたものであり、その目的は、過電圧印加試験をより簡単に実施することができるワンチップマイクロコンピュータ、及びワンチップマイクロコンピュータの過電圧印加試験方法を提供することにある。
【課題を解決するための手段】
【０００６】
請求項１記載のワンチップマイクロコンピュータによれば、同一のチップ上に昇圧回路を搭載するので、マイコン単体でも、外部より供給される電源電圧を昇圧し、その昇圧電圧を用いて過電圧印加試験を簡単に実施することができる。従って、従来のように治具を用いてチップ毎にプロービングを行う必要がなく、過電圧印加試験に要するコストと時間とを大幅に削減することが可能となる。
【０００７】
請求項２記載のワンチップマイクロコンピュータによれば、過電圧印加試験を行う場合は、昇圧回路によって生成された昇圧電圧を最も電圧が高い電源が供給されて動作する回路部に供給するように電源切換え手段が切換えを行い、その他の回路部には、電圧が１段階高い電源を供給するように同手段が切換えを行う。従って、異なる電圧で動作する回路部を備えている場合でも、過電圧印加試験を効率的に行うことができる。
【０００８】
請求項３記載のワンチップマイクロコンピュータによれば、昇圧回路を過電圧印加試験が実行される場合にだけ動作するように構成するので、昇圧回路を設けたことによる消費電力の増加を極力抑制することができる。
請求項４記載のワンチップマイクロコンピュータによれば、ＣＰＵが試験プログラムを実行して過電圧印加試験を実行するので、試験の実行とその結果の判定についてもマイコン単体で行うことができる。
【０００９】
請求項５記載のワンチップマイクロコンピュータによれば、ＣＰＵは、試験プログラムを実行すると、所定時間が経過する毎にデータバスにテスト信号を出力し、そのテスト信号が与えられた回路部が出力する応答信号の適否を判定するので、過電圧印加試験を実行している間において、回路機能の良否を随時確認することができる。
【発明を実施するための最良の形態】
【００１０】
（第１実施例）
以下、本発明の第１実施例について図１及び図２を参照して説明する。図１は、ワンチップマイクロコンピュータ（マイコン）１の構成を、本発明の要旨に係る部分のみ示すものである。マイコン１は、３．３Ｖの電源電圧で動作する３．３Ｖ系回路部２と、５Ｖの電源電圧で動作する５Ｖ系回路部３とを備えている。３．３Ｖ系回路部２は、例えばマイコン１の内部処理を行う部分に対応し、５Ｖ系回路部３は、例えばマイコン１の外部に接続される図示しない周辺回路との間で信号を入出力するための、外部信号インターフェイス部分に対応している。
【００１１】
また、マイコン１は、昇圧回路４をチップ上に搭載している。昇圧回路４は、マイコン１の外部に接続される電源ＩＣにより供給される５Ｖの電源電圧を６〜７Ｖに昇圧するように構成されている。そして、５Ｖの電源は、スイッチ（電源切換え手段）５を介して５Ｖ系回路部３に供給されるようになっており、昇圧回路４によって昇圧された電圧は、スイッチ（電源切換え手段）６を介して５Ｖ系回路部３に供給されるようになっている。また、３．３Ｖの電源は、スイッチ（電源切換え手段）７を介して３．３Ｖ系回路部２に供給されるようになっており、５Ｖの電源もスイッチ（電源切換え手段）８を介して５Ｖ系回路部３に供給されるようになっている。
【００１２】
これらのスイッチ５〜８の切換えは、マイコン１の外部端子ＴＥＳＴをテストモードに対応するレベルに設定することで行われる。即ち、通常モードではスイッチ５,８側がオンとなり、テストモードではスイッチ６,７側がオンとなる。また、昇圧回路４は、前記外部端子をテストモードレベルに設定した場合に昇圧動作を行うようになっている。即ち、テストモードでは、３．３Ｖ系回路部２には５Ｖ電源が供給され、５Ｖ系回路部３には昇圧回路４の昇圧電圧が供給される。
【００１３】
図２は、昇圧回路４の詳細な構成を示すものである。基準電圧生成部１０は、５Ｖ電源を受けて基準電圧を生成出力するもので、その出力端子は抵抗１１及び１２の直列回路を介してグランドに接続されている。また、抵抗１１及び１２の共通接続点は、オペアンプ１３の非反転入力端子に接続されている。抵抗１２には、ＮチャネルＭＯＳＦＥＴ１４が並列に接続されており、ＦＥＴ１４のゲートは、制御ロジック部１５を介して外部端子ＴＥＳＴに接続されている。
【００１４】
ＰＮＰトランジスタ１６のエミッタは５Ｖ電源に接続されていると共に抵抗１７を介してベースに接続されており、コレクタは、抵抗１８及び１９の直列回路を介してグランドに接続されている。また、トランジスタ１６のベースは、ＮＰＮトランジスタ２０のコレクタに接続されている。抵抗１８及び１９の共通接続点は、オペアンプ１３の反転入力端子に接続されており、オペアンプ１３の出力端子はトランジスタ２０のベースに接続されている。そして、トランジスタ２０のエミッタはグランドに接続されている。
【００１５】
次に、本実施例の作用について説明する。マイコン１を通常動作させる場合は、外部端子ＴＥＳＴのレベルが例えばロウになるように設定しておく。すると、スイッチ５，８が閉じて、５Ｖ系回路部３には５Ｖ電源が供給され、３．３Ｖ系回路部２には３．３Ｖ電源が供給される。また、この時、昇圧回路４においては、制御ロジック部１５がＦＥＴ１４のゲートをハイレベルとするように構成されている。従って、ＦＥＴ１４がＯＮすることで抵抗１２が短絡され、オペアンプ１３の非反転入力端子はグランド電位となる。すると、オペアンプ１３の出力信号レベルもグランド電位となりトランジスタ２０及び１６はＯＦＦするので、昇圧回路４の出力端子は抵抗１８及び１９を介してグランドレベルとなっている。
【００１６】
そして、バーインテストを実施する場合（テストモード）には、外部端子ＴＥＳＴのレベルがハイになるように設定する。すると、スイッチ６，７が閉じて図１に示す接続形態となり、３．３Ｖ系回路部２には５Ｖ電源が供給され、５Ｖ系回路部３には昇圧回路４の昇圧電圧が供給される。
この時、昇圧回路４は、以下のように昇圧動作を行なう。即ち、制御ロジック部１５がＦＥＴ１４をＯＦＦさせるので、オペアンプ１３の非反転入力端子は、基準電圧を抵抗１１及び１２で分圧した電位となる。すると、オペアンプ１３は、反転入力端子との電位差に応じたレベルの信号を出力するため、トランジスタ２０，１６がＯＮして抵抗１８及び１９に電流が流れ、トランジスタ１６のコレクタ電位、即ち昇圧回路４の出力電圧は上昇する。そして、昇圧回路４の出力電圧は、抵抗１８及び１９の分圧電位が所定電位に上昇した時点で平衡する。その場合の出力電圧が６〜７Ｖとなるように設定しておく。
【００１７】
上述したように電源系を設定することで、マイコン１の３．３Ｖ系回路部２及び５Ｖ系回路部３は、通常の動作状態より高い電源電圧が供給される状態となる。そして、マイコン１を高温槽中で高温環境下（例えば、１２５℃）に晒し、入力端子ＩＮにテスト用の信号出力装置（図示せず）を接続し、所定時間が経過する毎にマイコン１に信号を入力することでダイナミックバーンインテストを行う。テスト時間は、例えば２０時間とする。
【００１８】
以上のように本実施例によれば、マイコン１のチップ上に昇圧回路４を搭載したので、マイコン１単体でも、外部より供給される５Ｖ電源電圧を昇圧してバーンインテストを実施することができる。従って、従来のように治具を用いてチップ毎にプロービングを行う必要がなく、バーンインテストに要するコストと時間とを大幅に削減することが可能となる。
【００１９】
そして、テストモードにおいては、３．３Ｖ系回路部２には５Ｖ電源を供給するように切換え、５Ｖ系回路部３には昇圧回路４の昇圧電圧を供給するように切換えるので、異なる電圧で動作する３．３Ｖ系回路部２，５Ｖ系回路部３を備えている場合でも、各回路部３，５に対応して夫々昇圧回路を設ける必要がなく、バーンインテストを低コストで効率的に実施することができる。更に、昇圧回路４を、バーンインテストが実施される場合にだけ動作するように構成したので、昇圧回路４を設けたことによる消費電力の増加を極力抑制することができる。
【００２０】
（第２実施例）
図３及び図４は本発明の第２実施例を示すものであり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分についてのみ説明する。第２実施例では、マイコンにモニタバーンインテストを実施するための自己判定プログラムが搭載されており、マイコンのオンチップＣＰＵがその自己判定プログラムを実行するように構成されている。
【００２１】
図３は、ワンチップマイクロコンピュータ２１の構成を示すものである。尚、電源系の構成については第１実施例のマイコン１と全く同様であるから図示を省略する。マイコン２１は、３．３Ｖ系回路部２２の一部として、ＣＰＵ２３及びメモリ（記憶部）２４を備えている。そのメモリ２４には、自己判定プログラム（試験プログラム）２５が記憶されている。
【００２２】
外部との入出力インターフェイスである５Ｖ系回路部２６には、外部からの入力信号がマルチプレクサ（ＭＰＸ，データバス切換え手段）２７を介して与えられており、５Ｖ系回路部２６はその入力信号を電圧変換して３．３Ｖ系回路部２２に出力する。一方、３．３Ｖ系回路部２２より出力された信号は、５Ｖ系回路部２６において電圧変換されると、デマルチプレクサ（ＤＰＸ，データバス切換え手段）２７を介して外部に出力されるようになっている。そして、ＭＰＸ２７のもう一方の入力端子と、ＤＰＸ２８のもう一方の出力端子とは、ＣＰＵ２３のテスト用データバスに接続されている。ここで、「テスト用データバス」とは汎用データバスの一部であって、テスト時にのみ使用されるパス部分を「テスト用」と称している。
【００２３】
ＭＰＸ２７，ＤＰＸ２８の選択切換えは、マイコン２１の外部端子ＴＥＳＴのレベル設定で行うようになっている。例えば、端子ＴＥＳＴがロウレベルに設定される通常モードでは、ＭＰＸ２７，ＤＰＸ２８は夫々外部入力端子ＩＮ，外部出力端子ＯＵＴを選択し、端子ＴＥＳＴがハイレベルに設定されるテストモードでは、ＭＰＸ２７，ＤＰＸ２８は何れもＣＰＵ２２のテスト用データバスを選択する。また、ＣＰＵ２３は、テストモードが設定された場合に、メモリ２４より自己判定プログラム２５を読み出して実行するようになっている。
【００２４】
次に、第２実施例の作用について図４も参照して説明する。図４は、ＣＰＵ２３によって実行される自己判定プログラム２５の処理内容、即ち、モニタバーンインテストの実施内容を示すものである。尚、第１実施例と同様に、テストモードの設定時には、３．３Ｖ系回路部２２には５Ｖ電源が供給され、５Ｖ系回路部２６には昇圧回路４（図３では図示せず）の昇圧電圧が供給される。また、テスト時の環境温度設定やテスト実施時間も第１実施例と同様となっている。
【００２５】
ＣＰＵ２３は、所定時間が経過すると（ステップＳ１，「ＹＥＳ」）、ＭＰＸ２７を介して、テスト対象として選択した３．３Ｖ系回路部２２に属する何れかの周辺回路に対してテスト信号を出力する（ステップＳ２）。そして、出力したテスト信号に対し、前記周辺回路が応答した信号（例えば、入力データ値に対して所定の論理演算を行なった結果など）をＤＰＸ２８を介して読取ると（ステップＳ３）、その応答信号のデータ値が期待値に一致しているか否かを判断する（ステップＳ４）。
【００２６】
ステップＳ４において両者が一致している場合（「ＹＥＳ」）、ＣＰＵ２３は、判定結果「ＯＫ」をメモリ２４に書き込んで記憶させ（ステップＳ５）、両者が不一致の場合は（「ＮＯ」）、判定結果「ＮＧ」をメモリ２４に書き込んで記憶させる（ステップＳ６）。それから、設定されたテスト実施時間が経過したか否かを判断し（ステップＳ７）、経過していなければ（「ＮＯ」）ステップＳ１に戻り、経過していれば（「ＹＥＳ」）処理を終了する。
【００２７】
従って、所定時間毎のテスト結果はメモリ２４に随時書き込まれて記憶されているので、バーンインテストが終了した時点で、マイコン１のシリアル通信機能などを利用してメモリ２４の内容をダンプすれば、バーンインテストの実施結果がトータルでＯＫ，ＮＧの何れであったかを確認することができる。即ち、全てが「ＯＫ」であれば実施結果はＯＫであり、１つでも「ＮＧ」が存在すれば、実施結果はＮＧとなる。
【００２８】
以上のように第２実施例によれば、マイコン２１のオンチップＣＰＵ２３は、テストモードに設定されると、メモリ２４より自己判定プログラム２５読み出して実行するので、バーンインテストの実施とその結果の判定についてもマイコン２１単体で行うことができる。具体的には、ＣＰＵ２３は、所定時間が経過する毎に外部入力端子ＩＮに接続されているデータバスにテスト信号を出力し、そのテスト信号が与えられた３．３Ｖ系回路部２３に属する何れかの回路により出力される応答信号の適否を判定するので、バーンインテストを実施している間において、回路機能の良否を随時確認することができる。
【００２９】
本発明は上記し且つ図面に記載した実施例にのみ限定されるものではなく、次のような変形または拡張が可能である。
マイコンの電源系は、５Ｖ，３．３Ｖ何れかの単一であっても良い（電源電圧が一例であることは言うまでもない）。また、３つ以上の電源系があっても良く、その場合には、電源電圧が低いものから順次電圧が１段階高いものに切換えて、電圧が最も高いものには昇圧回路によって生成された昇圧電圧を供給するように切換えを行えば良い。
【００３０】
更に、複数の電源系が存在する場合でも、各電源系に対応して昇圧回路を個別に設けても良い。そのように構成した場合には、各回路部について最適な過電圧を夫々設定することができる。
昇圧回路４の動作を停止させる方法としては、その他、抵抗１２のグランド側にＦＥＴを配置して、そのＦＥＴをＯＦＦしたり、また、オペアンプ１３の出力端子とグランドとの間にＮＰＮトランジスタを配置して、そのトランジスタをＯＦＦさせるように構成しても良い。
【００３１】
昇圧回路は、マイコンに電源が投入されている場合は常に動作する構成であっても良い。また、昇圧回路４の構成はあくまでも一例であり、適当な過電圧を設定できるものであればどのような構成であっても良い。
テストモードの設定レベルによってＦＥＴ１４がダイレクトに制御できる場合は、制御ロジック部１５は不要である。
【００３２】
スイッチ５，６及びスイッチ７，８は、夫々１つの切換えスイッチで構成しても良い。
ダイナミックバーンインテストに限ることなく、スタティックバーンインテストを行っても良い。
第２実施例において、ＣＰＵ２３が自己判定プログラムを実行した場合に、初期処理においてコントロールレジスタに書込みを行うことで、ＭＰＸ２７，ＤＰＸ２８の切換え制御を行うように構成しても良い。
【００３３】
また、モニタバーンインテストの実施形態は、第２実施例に示したものに限ることなく、マイコンの機能が正常か否かを確認できるものであればどのような態様で実施しても良い。例えば、マイコンに測定回路を接続して、スタンバイリーク電流値を測定したり、ＩＤＤＱ（静止状態電源電流）を測定しても良い。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１実施例であり、ワンチップマイクロコンピュータの構成を本発明の要旨に係る部分のみ示す図
【図２】昇圧回路の詳細な構成を示す図
【図３】本発明の第２実施例を示す図１相当図
【図４】オンチップＣＰＵによって実行される自己判定プログラムの処理内容を示すフローチャート
【符号の説明】
【００３５】
図面中、１はワンチップマイクロコンピュータ、２は３．３Ｖ系回路部、３は５Ｖ系回路部、４は昇圧回路、５〜８はスイッチ（電源切換え手段）、２１はワンチップマイクロコンピュータ、２２は３．３Ｖ系回路部、２３はＣＰＵ、２４はメモリ（記憶部）、２５は自己判定プログラム（試験プログラム）、２６は５Ｖ系回路部、２７はマルチプレクサ（データバス切換え手段）、２８はデマルチプレクサ（データバス切換え手段）を示す。
【図１】
2005249661.tif 000003
【図２】
2005249661.tif 000004
【図３】
2005249661.tif 000005
【図４】
2005249661.tif 000006