(57)【要約】【課題】  受信同期信号に基づいて同期信号を生成するための改良された方法を提供する。【解決手段】  受信同期信号に基づき所定の出力タイミング基準に従う同期信号を生成するための方法および装置が提供される。所定の入力タイミング基準からの受信同期信号のタイミングのずれが検知され、検知されたずれに基づいて生成同期信号のタイミングが調整される。【選択図】  図１２
2005318610.tif 000002
【特許請求の範囲】
【請求項１】
受信同期信号（６０１）に基づいて、所定の出力タイミング基準に従う生成同期信号（６０２）を生成する同期信号生成器であって、前記受信同期信号（６０１）と前記生成同期信号（６０２）とは、水平ビデオ同期信号と垂直ビデオ同期信号とを含み、
所定の入力タイミング基準からの前記受信同期信号（６０１）のタイミングのずれを検知する検知手段（６１０、７１０）と、
前記検知手段（６１０、７１０）によって検知された前記ずれに基づいて、前記生成同期信号（６０２）のタイミングを調整するタイミング調整回路（６２０、７２０）とを備える、同期信号生成器。
【請求項２】
前記検知手段（７１０、８１０）は、受信同期信号（６０１、８０１）間の期間をピクセルクロックカウント値を単位として測定するために、第１のピクセルクロック信号をカウントするカウンタ（７１５、８１５）を備える、請求項１に記載の同期信号生成器。
【請求項３】
前記カウンタ（７１５、８１５）は、所定数の後続の入力画像の期間についてピクセル数をカウントする、請求項２に記載の同期信号生成器。
【請求項４】
前記期間は、１個あるいは２個の後続の入力フィールドに対応する、請求項３に記載の同期信号生成器。
【請求項５】
前記期間は、１０個の後続の入力フィールドに対応する、請求項３に記載の同期信号生成器。
【請求項６】
後続の入力画像の前記所定数は、前記入力タイミング基準に従う前記所定数の後続の入力画像の期間（ｔ０）が、前記出力タイミング基準に従う整数個の後続の出力画像の期間（ｔ０）に一致するように予め設定される、請求項３に記載の同期信号生成器。
【請求項７】
前記タイミング調整回路（６２０、７２０、８１０）は、現在の出力画像の生成同期信号（６０２、８０２）のタイミングを調整する、請求項１から請求項６のいずれかに記載の同期信号生成器。
【請求項８】
前記タイミング調整回路（６２０、７２０、８１０）は、出力画像のシーケンスの生成同期信号（６０２、８０２）のタイミングを調整し、
前記シーケンスの画像数は、前記出力タイミング基準に従う前記シーケンスの期間（ｔ０）が前記予め設定された数の後続の入力画像の期間（ｔ０）に一致するように予め設定される、請求項６に記載の同期信号生成器。
【請求項９】
前記タイミング調整回路（６２０、７２０、８１０）は、カウントされたピクセル数が前記入力タイミング基準によって示される数よりも大きいことに応じて、出力画像の前記シーケンスの最後の画像の生成水平同期信号の数を増加させる、請求項８に記載の同期信号生成器。
【請求項１０】
前記タイミング調整回路（６２０、７２０、８１０）は、カウントされたピクセル数が前記入力タイミング基準によって示されるより数も小さいことに応じて、出力画像の前記シーケンスの最後の画像の生成水平同期信号の数を減少させる、請求項８に記載の同期信号生成器。
【請求項１１】
前記タイミング調整回路（６２０、７２０、８１０）は、出力画像の前記シーケンスのすべての画像における生成水平同期信号の数を調整することによって、カウントされた数のピクセルにおけるずれを分配する、請求項８に記載の同期信号生成器。
【請求項１２】
前記タイミング調整回路（６２０、７２０、８１０）は、さらに、出力画像の前記シーケンスのすべてのラインについて、連続する生成水平同期信号の間の時間間隔を調整する、請求項１１に記載の同期信号生成器。
【請求項１３】
前記タイミング調整回路（６２０、７２０、８１０）は、前記予め設定された数の入力画像について検知されたずれ（Δｔ１０、Δｔ２０、Δｔ３０）を、現在のあるいは次の出力画像のシーケンスに完全に組み入れる、請求項８から請求項１２のいずれかに記載の同期信号生成器。
【請求項１４】
前記タイミング調整回路（６２０、７２０、８１０）は、さらに、出力画像のシーケンスに対する現在の画像位置を示すシーケンス位置信号を生成する、請求項８から請求項１３のいずれかに記載の同期信号生成器。
【請求項１５】
前記タイミング調整回路（７２０、８１０）は、第２のピクセルクロック信号にしたがって、前記生成同期信号（６０２、８０２）の時間位置を決定する、請求項１から請求項１４のいずれかに記載の同期信号生成器。
【請求項１６】
前記タイミング調整回路（６２０、７２０、８１０）は、同期信号生成を制御するために、フィールドまたはフレームあたりのライン数を決定する、請求項１から請求項１５のいずれかに記載の同期信号生成器。
【請求項１７】
前記タイミング調整回路（６２０、７２０、８１０）は、同期信号生成を制御するために、ラインあたりのピクセル数を決定する、請求項１から請求項１６のいずれかに記載の同期信号生成器。
【請求項１８】
前記タイミング調整回路（６２０、７２０、８１０）は、
（ｉ）出力画像のシーケンスの最後の画像のライン数を調整し、残りのピクセルを最後のラインに加えることによって、当該最後の画像に検知されたずれを組み入れる動作と、
（ｉｉ）出力画像のシーケンスのすべての画像のライン数を調整し、残りのピクセルを最後の画像の最後のラインに加えることによって、当該すべての画像に検知されたずれを分配する動作と、
（ｉｉｉ）出力画像のシーケンスのすべての画像のライン数を調整し、当該すべての画像のすべてのラインに残りの量のピクセルを分配し、余りのピクセルを最後の画像の最後のラインに加えることによって、当該すべての画像に検知されたずれを分配する動作との予め定められた動作の中から調整動作を選択する、請求項８から請求項１７のいずれかに記載の同期信号生成器。
【請求項１９】
前記調整動作は、ずれの大きさおよび／または方向に基づいて選択される、請求項１８に記載の同期信号生成器。
【請求項２０】
前記調整動作は、前記生成同期信号のタイミングと前記出力タイミング基準との間のずれが所定のずれ範囲を超えないように選択される、請求項１９に記載の同期信号生成器。
【請求項２１】
前記タイミング調整回路（６２０、７２０、８１０）は、前記調整動作を選択するために、受信同期信号のタイプおよび時間を評価する、請求項１８に記載の同期信号生成器。
【請求項２２】
請求項１から請求項２１のいずれかに記載の同期信号生成器を備える、ビデオ信号を時間フレームレート変換するための映像変換回路。
【請求項２３】
受信同期信号に基づいて、所定の出力タイミング基準に従う生成同期信号を生成するための同期信号生成方法であって、前記受信同期信号と前記生成同期信号とは、水平ビデオ同期信号と垂直ビデオ同期信号とを含み、
所定の入力タイミング基準からの前記受信同期信号のタイミングのずれを検知する検知ステップ（Ｓ１００）と、
前記検知ステップ（Ｓ１００）によって検知された前記ずれに基づいて、前記生成同期信号のタイミングを調整するタイミング調整ステップ（Ｓ２００）とを備える、同期信号生成方法。
【請求項２４】
前記検知ステップ（Ｓ１００）は、第１のピクセルクロック信号をカウントして受信同期信号間の期間をピクセルクロックカウント値を単位として測定するステップ（Ｓ１１０）を備える、請求項２３に記載の同期信号生成方法。
【請求項２５】
前記検知ステップ（Ｓ１００）は、特定の同期信号を受信することに応答して、前記第１のピクセルクロック信号のカウント値をリセットするステップ（Ｓ１２０）をさらに備える、請求項２４に記載の同期信号生成方法。
【請求項２６】
前記ピクセル数は、所定数の後続の入力画像の期間についてカウントされる、請求項２５に記載の同期信号生成方法。
【請求項２７】
前記期間は、１個あるいは２個の後続の入力フィールドに対応する、請求項２６に記載の同期信号生成方法。
【請求項２８】
前記期間は、１０個の後続の入力フィールドに対応する、請求項２６に記載の同期信号生成方法。
【請求項２９】
前記入力タイミング基準に従う前記所定数の後続の入力画像の期間（ｔ０）が、前記出力タイミング基準に従う整数個の後続の出力画像の期間（ｔ０）に一致するように、後続の入力画像の前記数が予め設定される、請求項２６に記載の同期信号生成方法。
【請求項３０】
前記タイミング調整ステップ（Ｓ２００）は、現在の出力画像の生成同期信号（６０２、８０２）のタイミングを調整する、請求項２３から請求項２９のいずれかに記載の同期信号生成方法。
【請求項３１】
前記タイミング調整ステップ（Ｓ２００）は出力画像のシーケンスの生成同期信号のタイミングを調整し、
前記シーケンスの画像数は、前記出力タイミング基準に従う前記シーケンスの期間（ｔ０）が前記予め設定された数の後続の入力画像の期間（ｔ０）に一致するように予め設定される、請求項２９に記載の同期信号生成方法。
【請求項３２】
前記タイミング調整ステップ（Ｓ２００）は、カウントされたピクセル数が前記入力タイミング基準とは異なることに応じて、出力画像の前記シーケンスの最後の画像の生成水平同期信号の数を調整する（Ｓ２３０ａ）、請求項３１に記載の同期信号生成方法。
【請求項３３】
前記タイミング調整ステップ（Ｓ２００）は、出力画像の前記シーケンスのすべての画像における生成水平同期信号の数を調整することにより、カウントされた数のピクセルにおけるずれを分配する（Ｓ２３０ｂ）、請求項３１に記載の同期信号生成方法。
【請求項３４】
前記タイミング調整ステップ（Ｓ２００）は、さらに、出力画像の前記シーケンスのすべてのラインについて、連続する生成水平同期信号の間の時間間隔を調整する、請求項３３に記載の同期信号生成方法。
【請求項３５】
前記タイミング調整ステップ（Ｓ２００）は、前記予め設定された数の入力画像について検知されたずれ（Δｔ１０、Δｔ２０、Δｔ３０）を、出力画像の現在のあるいは次のシーケンスに完全に組み入れる、請求項３１から請求項３４のいずれかに記載の同期信号生成方法。
【請求項３６】
出力画像のシーケンスに対する現在の画像位置を示すシーケンス位置信号を生成するステップをさらに備える、請求項３１から請求項３５のいずれかに記載の同期信号生成方法。
【請求項３７】
前記タイミング調整ステップ（Ｓ２００）は、第２のピクセルクロック信号に応じて前記出力同期信号の時間位置を決定する、請求項２３から請求項３６のいずれかに記載の同期信号生成方法。
【請求項３８】
前記タイミング調整ステップ（Ｓ２００）は、同期信号生成を制御するために、フィールドまたはフレームあたりのライン数を決定する、請求項２３から請求項３７のいずれかに記載の同期信号生成方法。
【請求項３９】
前記タイミング調整ステップ（Ｓ２００）は、同期信号生成を制御するために、ラインあたりのピクセル数を決定する、請求項２３から請求項３８のいずれかに記載の同期信号生成方法。
【請求項４０】
前記タイミング調整ステップ（Ｓ２００）は、
（ｉ）出力画像のシーケンスの最後の画像のライン数を調整し、残りのピクセルを最後のラインに加えることによって、当該最後の画像に検知されたずれを組み入れる動作（Ｓ２３０ａ）と、
（ｉｉ）出力画像のシーケンスのすべての画像のライン数を調整し、残りのピクセルを最後の画像の最後のラインに加えることによって、当該すべての画像に検知されたずれを分配する動作（Ｓ２３０ｂ）と、
（ｉｉｉ）出力画像のシーケンスのすべての画像のライン数を調整し、当該すべての画像のすべてのラインに残りの量のピクセルを分配し、余りのピクセルを最後の画像の最後のラインに加えることによって、当該すべての画像に検知されたずれを分配する動作（Ｓ２３０ｃ）との予め定められた動作の中から調整動作を選択するステップ（Ｓ２２０）を含む、請求項３１から請求項３９のいずれかに記載の同期信号生成方法。
【請求項４１】
前記調整動作は、ずれの大きさおよび／または方向に基づいて選択される、請求項４０に記載の同期信号生成方法。
【請求項４２】
前記調整動作は、前記生成同期信号のタイミングと前記出力タイミング基準との間のずれが所定のずれ範囲を超えないように選択される、請求項４１に記載の同期信号生成方法。
【請求項４３】
前記タイミング調整ステップ（Ｓ２００）は、前記調整動作を選択するために受信同期信号のタイプおよび時間を評価するステップをさらに備える、請求項４０に記載の同期信号生成方法。
【請求項４４】
請求項２３から請求項４３のいずれかに記載の同期信号生成方法を備える、ビデオ信号の時間フレームレート変換方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は同期信号の適合生成に関する。より特定的には、本発明は、テレビやマルチメディアディスプレイ機器の時間フレームレート変換器や画像改良回路において使用される同期信号の生成に関する。
【背景技術】
【０００２】
時間フレームレート変換は最近のテレビ受信機においては重要な事項となっている。特に、陰極線管（ＣＲＴ）テレビ受信機は、領域ちらつき効果を軽減するために、ＰＡＬ方式あるいはＳＥＣＡＭ方式の元のフィールドレート５０Ｈｚのビデオ信号またはＮＴＳＣ方式のフィールドレート６０Ｈｚのビデオ信号を、さらに高いフレームレートへ変換する回路をしばしば備えている。受信された５０Ｈｚのビデオ信号は６０Ｈｚ、７５Ｈｚ、１００Ｈｚなどの時間フレームレートに変換される。６０Ｈｚの入力ビデオ信号は、例えば、７２Ｈｚ、８０Ｈｚ、１２０Ｈｚなどの周波数へと上方変換される。
【０００３】
時間フレームレート変換は、通常、デジタル信号処理チップセットによって行われる。デジタル信号処理チップセットはさらに、受信されたインタレースビデオ画像の画像サイズスケーリングやインタレース解除を行ってもよい。例えば、標準的なＰＡＬビデオ信号は、フレームレート７５Ｈｚで１５００＊８１０ピクセルのフレームに変換され得る。
【０００４】
時間フレームレート変換は、入力ビデオシーケンスの時間位置とは異なる時間位置のビデオコンテンツを反映する中間画像の生成を必要とする。ＰＡＬ規格に準拠したビデオ信号などのような５０Ｈｚのフィールドレートを有する受信ビデオ信号について、受信ビデオ画像と上方変換後のビデオ信号の画像との間の時間関係を図１ａ、図１ｂ、および図１ｃに示す。
【０００５】
図１ａに示すように、５０Ｈｚの信号から１００Ｈｚのインタレースビデオ信号への変換は、受信された各フィールドを繰り返すことによって行われ得る。当業者によく知られているように、さらに精巧な技術も存在する。図１ｂは７５Ｈｚのプログレッシブビデオ信号への変換を図示している。この場合、入力フィールドの後続する各ペアがそれぞれ３フレームの変換後ビデオ信号へと変換される。最後に、図１ｃは５０Ｈｚのインタレースビデオ信号と６０Ｈｚのプログレッシブビデオ信号との間の変換を図示している。この図から分かるように、入力ビデオ信号１０フィールド分の期間が、変換後ビデオ信号１２フィールド分の期間に対応する。
【０００６】
変換後ビデオ信号の画像コンテンツを生成することに加えて、ディスプレイへの変換後ビデオ信号の提示を制御するために、新しいビデオタイムベースの垂直同期信号および水平同期信号を生成する必要がある。
【０００７】
変換後ビデオ信号のための同期信号を生成するための従来技術を図３に示す。通常、元ビデオ信号と変換後ビデオ信号との間の周波数変換率は、整数比である。したがって、元ビデオ信号と変換後ビデオ信号の同期信号はある時点で一致し得る。従来の映像変換回路は、この関係を利用して、変換後ビデオ信号の特定の同期信号３１１、３３１の生成をそれぞれ元ビデオ信号の同期信号３１０、３３０によってトリガーする。
【０００８】
図３に示す例は、５０Ｈｚのインタレース信号を７５Ｈｚのプログレッシブ信号へと変換する場合の例であり、元のビデオ信号における２つおきの垂直同期信号３１０、３３０は、変換後のビデオ信号における３つおきの垂直同期信号３１１、３３１と一致する。これらの垂直同期信号３１１、３３１は、元のビデオ信号の対応する垂直同期信号３１０、３３０が受信された時に生成される。このトリガーされた同期信号３１１、３３１によって設定されたタイムラスタに基づき、タイマーの動作により、中間の同期信号３１２、３１３、３３２が生成される。
【０００９】
ここまでは、垂直同期信号の生成しか説明してこなかったが、同様な方法で水平同期信号を生成することができる。すなわち、水平同期信号は、元ビデオ信号のそれぞれの水平同期に基づいてトリガーすることによって生成される。元ビデオ信号の同期信号とタイミングが一致しない水平同期信号は、タイマーによって補足される。また、トリガーされた垂直同期信号３１１、３３１のタイムラスタ内でのタイマーの動作にのみ基づいて、水平同期信号を生成することも可能である。
【００１０】
図３を参照して上に説明した同期信号の生成を行うことができる従来の上方変換回路の回路構成の概略図を図２に示す。図示された回路では、５０Ｈｚから１００Ｈｚへの上方変換が行われる。同様な映像変換回路は、フィリップス社半導体事業部（Ｐｈｉｌｉｐｓ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）から入手することができる非特許文献１に記載されている。
【００１１】
図２において、受信されたビデオ信号２０１はビデオ入力回路２１０によりデジタル獲得され、メモリ２２０に格納される。このビデオ信号の水平同期信号２０２は、出力ピクセルクロック２０５を生成するために、ＰＬＬステージ２４０に与えられる。出力ピクセルクロック２０５は、分周回路２５０によって、１／２に分周され、獲得ピクセルクロック２０６が得られる。変換後ビデオ出力ステージ２３０は、メモリ２２０にアクセスすることにより上方変換後ビデオ信号２３１のビデオ画像を生成し、さらに変換後ビデオ信号の同期信号を生成する。この同期信号は、生成される同期信号の一部を入力同期信号２０２に基づいてトリガーすることにより、上記の方法で生成することができる。さらに、中間の同期信号は、出力ピクセルクロック信号２０５に基づいて生成される。
【００１２】
同期信号生成のための従来のアプローチの欠点は、元ビデオ信号の同期信号のタイミングのエラーのために、出力タイミング基準に対して、生成同期信号のタイミングに制御不能でかつしばしば重大なエラーが生じるということである。図４ａおよび図４ｂは、受信同期信号がそれぞれの入力タイミング基準からずれる原因として考えられる２つの例を示している。図５は、受信同期信号のタイミングエラーが起こった時の、従来の同期信号生成器の反応を示している。
【００１３】
図４ａは、例えばデジタル受信機において起こり得るビデオソースの切り替えの例を示している。時刻Ｔ０において、ビデオ信号が第１のソース１Ａ、１Ｂ、２Ａ、…から第２のソース１Ｂ’、２Ａ’、２Ｂ’、…へと切り替えられる。その結果生じるビデオ画像シーケンスにおいて、基準フィールドより時間ｔ１だけ短いフィールド１Ｂが生成される。他の場合においては、基準フィールドより長いフィールドが生じることもあり得る。図４ｂは、検索再生モードにおける、標準的な消費者グレードのビデオテープレコーダー（ＶＣＲ）のビデオ信号において知られているタイミングエラーの例を示している。基準フィールドと比べ、不規則な間隔で、一定数のラインがフィールドにおいて欠けている。図示した例では、フィールド１Ｂが、基準フィールドと比較して期間ｔ２だけ短い。さらに、ビデオゲームコンソールのような娯楽用装置から、非標準ビデオ信号が生じることもあり得る。
【００１４】
図５に示すように、そのような非標準ビデオシーケンスが映像変換回路に与えられると、予め設定された出力タイミング基準からかなりずれた同期信号が連続して生成されることがあり得る。本図において、入力ビデオ信号のフィールド１Ｂは基準フィールドと比較して偏差Δｔ３だけ短い。図示されている従来の変換回路の動作は、５０Ｈｚのインタレースビデオ信号から１００Ｈｚのインタレースビデオ信号への変換に関するものである。従来の同期信号生成技術をこの例に適用すると、２つおきの垂直同期信号が、入力ビデオ信号の垂直同期信号をトリガーとして用いることによって生成される。
【００１５】
したがって、入力フィールド１Ｂから次の入力フィールド２Ａへの遷移点において、入力フィールド２Ａの開始を指示する垂直同期信号が、生成フィールド「ｄ」から「ｅ」への遷移を指示する垂直同期信号をトリガーする。図５から分かるように、フィールド「ｄ」に対して生成される同期信号は、予め設定された出力タイミング基準と比較して、ｔ４の量だけ大幅にずれている。
【００１６】
図２に図示されるようなＰＬＬ回路によって入力同期信号から生成されるピクセルクロック信号に基づいて、次に生成されるフィールド「ｅ」には、基準タイミングと比較して高い周波数の同期信号が与えられる。したがって、フィールド「ｅ」は基準フィールドよりも時間ｔ５だけ短くなる。次のフィールド「ｆ」のための同期信号の生成のために、回路は、入力同期信号の中からそれぞれのトリガーを受信するまで待機する。フィールド「ｆ」は基準フィールドよりも期間ｔ６だけ長くなる。
【００１７】
陰極線管ディスプレイは、通常そのようなずれに追従し、少なくともゆがんだ画像を表示するが、ＬＣＤディスプレイやプラズマフラットパネルディスプレイのような最近のデジタルディスプレイは、装置の規格に応じた所定のタイミング基準から大幅に逸脱したビデオ信号を受け入れない。そのようなデジタルディスプレイでは、生成されたビデオ信号が基準タイミングを再び取り戻すまで、画面はブランク状態となる。したがって、変換後ビデオ信号の同期信号を生成するための従来の技術は、デジタルディスプレイに対しては満足した効果を生まない。なぜならば、ソースの切り替え中、あるいは、消費者グレードのＶＣＲでのビデオシーンの検索中は、画面がブランク状態となるからである。
【００１８】
５０Ｈｚのビデオ信号から６０Ｈｚのプログレッシブビデオ信号への変換が行われる際にはとりわけ上述のエラーが苛立たしいものとなる。プラズマフラットパネルディスプレイやＬＣＤディスプレイのようなデジタルディスプレイにおいて、６０Ｈｚのビデオフレーム周波数がディスプレイ標準として確立されているため、このタイプの変換は重要なものとなっている。図１ｃに示すように、この変換率では、入力ビデオ信号と出力ビデオ信号の垂直同期信号が一致する期間は、１０個の入力フィールドの長さおよび１２個の出力フィールドの長さに対応する。そのようなシーケンスの開始点で入力同期信号のタイミングのずれが生じた場合、次の出力同期信号がトリガーされるまでにかなり長い時間が経過する。したがって、変換後ビデオ信号において長時間にわたってタイミングエラーが現れることになる。
【００１９】
例えば上述のフィリップス社のアプリケーションノートに記載されているように、別々のＰＬＬ回路を用いて出力ピクセルクロックと入力ピクセルクロックとを生成するアプローチがある。このアプローチにおいては、出力ピクセルクロック用のＰＬＬ回路は遅い反応速度を有する。したがって、より安定した出力ピクセルクロックが生成される。同様なアプローチとして、安定した内部水晶発振器によって出力ピクセルクロックを生成する方法がある。しかしながら、どちらのアプローチを用いても、元ビデオ信号のタイミングエラーをきっかけとして、変換後ビデオ信号の出力タイミング基準から、同期信号が制御不能で大幅にずれて生じてしまうことを防ぐことができない。
【００２０】
特許文献１には、映像変換回路が安定した基準同期信号にしたがって動作する映像変換方法の別のアプローチが記載されている。基準同期信号は変換後ビデオ信号の時間フレームレートに相当する。この映像変換回路は、補間画像の生成の際に適用される元画像についての補間率を決定するために、基準同期信号と受信ビデオ信号の同期信号との間の位相差を評価する。
【特許文献１】欧州特許第０７７５４２１号明細書
【非特許文献１】フィリップス社  半導体事業部（Ｐｈｉｌｉｐｓ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ）、「Ｓｃａｎ  ｃｏｎｖｅｒｓｉｏｎ  ｕｓｉｎｇ  ｔｈｅ  ＳＡＡ４９９８（ＦＡＬＣＯＮＩＣ  ＥＭ）」、アプリケーションノート  ＡＮ１０２３３
【発明の開示】
【発明が解決しようとする課題】
【００２１】
上記の特許文献１によるアプローチの欠点は、リアルタイムで現在の位相を決定するためには、かなり複雑な処理が必要とされるということである。さらに、このアプローチは、演算処理及びハードウェアについての高度な要求を招く。
【００２２】
上述の従来の変換技術の欠点を克服するために、本発明は、受信同期信号に基づいて同期信号を生成するための改良された方法を提供することを目的とする。
【課題を解決するための手段】
【００２３】
上記の目的は、同期信号生成器に向けられた請求項１および同期信号を生成するための方法に向けられた請求項２４の特徴により達成される。
【００２４】
本発明の第１の局面によると、受信同期信号に基づいて、所定の出力タイミング基準に従う生成同期信号を生成する同期信号生成器が提供される。同期信号生成器は、所定の入力タイミング基準からの受信同期信号のタイミングのずれを検知する検知手段と、検知手段によって検知されたずれに基づいて、生成同期信号のタイミングを調整するタイミング調整回路とを備える。具体的には、本発明の同期信号生成器は水平および垂直ビデオ同期信号について提供される。
【００２５】
本発明の他の局面によると、生成同期信号を生成するための方法は、受信同期信号に基づいて、所定の出力タイミング基準に従う生成同期信号を生成する。この方法によると、所定の入力タイミング基準からの受信同期信号のタイミングのずれが検知され、検知ステップにおいて検知されたずれに基づいて、生成同期信号のタイミングが調整される。具体的には、本発明の同期信号生成方法は、水平および垂直ビデオ同期信号について提供される。
【００２６】
本発明の特定のアプローチでは、受信同期信号のずれを検知する。検知結果に基づいて、生成同期信号のタイミングは、検知されたタイミングエラーを反映するために、出力タイミング基準から少ししか変化しないように調整される。このようにして、生成同期信号は常に基本的には出力タイミング基準に従い、出力タイミング基準からの生成同期信号のずれを高い信頼性で制御することができる。生成同期信号はこうして高い信頼性でデジタルディスプレイ装置を駆動し、入力ビデオ信号の指定された基準からの変化をわずかしか許さない。そのようなディスプレイ機器は、ＬＣＤやプラズマフラットパネルディスプレイを含む。本発明の同期信号生成スキームは、５０Ｈｚのインタレースから６０Ｈｚのプログレッシブビデオ信号の間の時間フレームレート変換を行う映像変換回路において好都合に用いられる。
【００２７】
好ましい実施形態によると、受信同期信号の間の期間がピクセルクロックカウントを単位として測定されるように第１のピクセルクロック信号をカウントすることによって、所定の入力タイミングからの受信同期信号のずれの検知が行われる。ピクセルクロックのカウント値を利用することにより、受信同期信号と入力タイミング基準との間のずれの効率的な定量的検知が達成される。
【００２８】
好ましくは、ピクセル数は、所定数の後続の入力画像の期間についてカウントされる。特に、ピクセルは、１個、２個、または１０個の後続の入力フィールドについてカウントされてもよい。
【００２９】
他の実施形態によると、カウントされる後続の入力画像の数は、入力タイミング基準に従う上記数の後続の入力画像の期間が、出力タイミング基準に従う整数個の後続の出力画像の期間に一致するように予め設定される。こうして、入力画像および対応する出力画像の画像シーケンスが予め定められ、一致する垂直同期信号が各シーケンスの開始を決定する。このようにして、生成同期信号のタイミング調整について特に効率的な決定が可能となる。
【００３０】
さらなる実施形態によると、現在の出力画像の生成同期信号のタイミングが調整される。これによると、受信同期信号のずれが即座に生成同期信号に組み入れられる。
【００３１】
好ましい実施形態によると、生成同期信号のタイミングは、出力画像のシーケンスに対して調整される。シーケンスの画像数は、出力タイミング基準に従うシーケンスの期間が、予め設定された数の後続の入力画像の期間に一致するように予め設定される。したがって、本発明の同期信号生成スキームは、受信同期信号および生成同期信号の２つの一致する垂直同期信号の間の時間間隔を含む画像シーケンスに基づいて実行される。このようにして、ずれ検知の動作および各調整の実行が簡素化される。
【００３２】
他の好ましい実施形態によると、カウントされたピクセル数が入力タイミング基準とは異なることに応じて、出力画像シーケンスの最後の画像についての生成水平同期信号の数が調整される。こうして、出力同期信号の現在のシーケンスが、出力シーケンスの最後のフレームまで基準タイミングラスタを維持する。
【００３３】
他の好ましい実施形態によると、検知されたずれは、出力画像シーケンスのすべての画像における生成水平同期信号の数を調整することにより、出力画像のシーケンス内で分配される。これにより、生成同期信号と出力タイミング基準との間でわずかの変化しか生じないように、ずれが分配される。特に、変換後ビデオ信号を表示する時に向上した視聴体験が得られるように、デジタルディスプレイ装置のタイミング規格内に生成同期信号が容易に保たれる。
【００３４】
好ましくは、シーケンスのすべての画像についての生成水平同期信号の数を調整することによりずれを分配することに加えて、出力画像シーケンスのすべてのラインについて、連続的に生成される水平同期信号間の時間間隔を調整することによって、残りのずれが分配される。これにより、デジタルディスプレイ装置によって生成信号が拒否されることが避けられるように、検知されたずれの分配をより精巧な方法で行うことができる。
【００３５】
好ましくは、予め設定された数の入力画像に対して検知されたずれは、出力画像の現在のまたは次のシーケンスに完全に組み入れられる。これにより、所定の出力タイミング基準からの出力同期信号のわずかなずれが、多くて１つのシーケンスに対応する一定の時間間隔内でしか起こらない。さらに、次のシーケンスの開始時点で、すべてのずれが考慮されており、基準同期信号の生成が再び開始される。
【００３６】
他の好ましい実施形態によると、出力同期信号のタイミングを調整することに加えて、出力画像のシーケンスについての現在の画像の位置を示すシーケンス位置信号が生成される。そのようなシーケンス位置信号は変換処理を効率的に制御する。特に、現在の生成画像と１つまたは複数の受信画像との間の予め設定された補間率を用いた変換処理を効率的に制御することが可能である。
【００３７】
好ましくは、第２のピクセルクロック信号に従うタイミング調整を行う処理によって、生成同期信号の時間位置が決定される。これにより、生成同期信号のタイミングは、独立したピクセルクロックに基づいて高い信頼性で決定される。
【００３８】
他の好ましい実施形態によると、同期信号生成を制御するために、フィールドまたはフレームあたりのライン数が決定される。
【００３９】
好ましくは、同期信号生成を制御するために、ラインあたりのピクセル数が決定される。
【００４０】
他の好ましい実施形態によると、本発明の同期信号生成スキームは、（１）出力画像のシーケンスの最後の画像のライン数を調整することにより、この最後の画像に検知されたずれが組み入れられ、残りのピクセルが最後のラインに加えられる動作、（２）出力画像のシーケンスのすべての画像のライン数を調整することにより、検知されたずれがこのシーケンスのすべての画像に分配され、残りのピクセルが最後の画像の最後のラインに加られる動作、（３）出力画像のシーケンスのすべての画像のライン数を調整することにより、検知されたずれがこのすべての画像に分配され、残りの量のピクセルがすべての画像のすべてのラインに分配され、余りのピクセルが最後の画像の最後のラインに加えられる動作、という３つの所定の動作の中から調整動作を選択する。これにより、検知されたずれに最も適していると思われる調整動作を選択することができる。
【００４１】
好ましくは、ずれの大きさおよび方向に基づいて、調整動作が選択される。これら２つの値は、調整動作の選択を行うための簡単に効率的に用いることができる基準を提供する。
【００４２】
本発明のさらなる好ましい実施形態によると、生成同期信号のタイミングと出力タイミング基準との間のずれが所定のずれ範囲を超えないように、調整動作が選択される。これにより、調整動作による生成同期信号の個々のずれを所定の間隔内に保つことができ、生成信号が予め設定された装置（例えばＬＣＤディスプレイ）規格に従うことが確実なものとなる。
【００４３】
他の好ましい実施形態によると、調整動作を選択するために、受信同期信号のタイプと時間位置とが評価される。こうして、信号エラーのタイプが検知され、例えば、ソース切り替えと検索モード中のＶＣＲとを識別することが可能となり得る。調整動作をこれにしたがって選択することが可能である。
【００４４】
好ましくは、ビデオ信号を時間フレームレート変換するための映像変換回路は、本発明に係る同期信号生成器を備える。
【００４５】
さらなる実施形態は、従属項に記載の内容である。
【発明を実施するための最良の形態】
【００４６】
本発明は、受信同期信号に基づく同期信号の生成に関する。本発明の同期信号生成においては、入力タイミング基準に対する受信同期信号のタイミングのずれが検知される。検知されたずれは、出力タイミング基準から少ししか変化しないように生成同期信号のタイミングを調整することにより、生成同期信号のタイミングに組み入れられる。
【００４７】
上述の同期信号生成スキームを実現するための同期信号生成器を図６に示す。ずれ検知器６１０は、同期信号６０１を受信し、受信された同期信号のタイミングと入力タイミング基準とを比較する。入力タイミング基準は、タイミング基準手段６３０によって与えられる。タイミング基準手段は、例えば、入力タイミング基準についての特徴的な時間特性を示すテーブルを保持していてもよい。入力同期信号６０１と入力タイミング基準との間にずれが生じた場合、ずれ検知器６１０はこのずれを検知し、タイミング調整回路６２０に対してこのずれを信号で伝える。出力タイミング基準にしたがって、タイミング調整回路６２０は生成同期信号６０２のタイミングを調整する。調整されたタイミングにしたがって、信号生成ステージ６４０は同期信号６０２を生成する。入力タイミング基準と同様にして、タイミング基準手段６３０は出力タイミング基準を与える。
【００４８】
ずれ検知器６１０を備えることにより、本発明は、受信同期信号が入力タイミング基準にしたがっているか否かを認識する。これとは異なり、先行技術のスキームは入力同期信号と基準タイミングとを比較せず、このために、出力タイミング基準から大きくずれた同期信号の生成を許してしまっている。
【００４９】
本発明によると、生成同期信号のタイミングは、出力タイミング基準から決定論的な方法でずれるように調整され、信頼性のあるずれ制御を行うことが可能となる。したがって、生成同期信号は、基本的には常に出力タイミング基準にしたがっており、連続的なフレームラスタを維持する。このようにして、生成同期信号はデジタルディスプレイ装置の信頼性のある駆動を行い、所定の基準からの入力ビデオ信号の変化をわずかしか許さない。
【００５０】
本発明の同期信号生成器は、時間フレームレート変換されたビデオ信号の同期信号を生成するために効率的に用いられる。特に、５０Ｈｚのインタレースビデオ信号から６０Ｈｚのプログレッシブビデオ信号への上方変換を必要とする用途において、本発明はタイミング性の向上した同期信号を生成する。
【００５１】
本発明はまた、ゆがんでいる可能性のある同期信号をビデオソースから受信し、同じ時間フレームレートで新しい同期信号を生成することによって、ビデオ信号の同期信号を修復する用途にも好都合に用いることができる。
【００５２】
本発明の同期信号生成器は、数あるビデオ規格の中で、ＰＡＬビデオ規格、ＳＥＣＡＭビデオ規格、ＮＴＳＣビデオ規格のいずれのビデオ規格に準拠した同期信号を受信してもよい。
【００５３】
生成同期信号はＨＤＴＶなどの高品位テレビ規格に関するものであってもよい。生成同期信号に対応する画像レートとしては、例えば、６０Ｈｚのプログレッシブビデオ信号、７５Ｈｚのプログレッシブビデオ信号、１００Ｈｚのインタレースビデオ信号、１２０Ｈｚのインタレースビデオ信号がある。
【００５４】
以下の説明において、ビデオ信号のフィールド、フレームともにビデオ画像と称すこととする。
【００５５】
図７を参照して、本発明の同期信号生成器の構成の一例をより詳細に説明する。受信同期信号が、ずれ検知器７１０に与えられる。ずれ検知器７１０は、第１のピクセルクロック７５０のクロック信号をカウントすることにより、受信同期信号のタイミングと入力タイミング基準との間のずれを検知する。
【００５６】
ピクセルクロック生成器７５０は、水晶発振器ステージとして実現されてもよい。ずれ検知器７１０のカウンタ７１５は、特定の同期信号を受信した後、リセットされ再始動される。カウンタ７１５がリセットされる時に、カウント値が評価される。このように、特定の同期信号間の期間が、ピクセルクロックのカウントを単位として測定される。測定された期間に相当するピクセルクロックのカウント値が、入力タイミング基準によって決定される期間に対応する期待値と比較される。
【００５７】
具体的な実施例において、カウンタ７１５は、受信同期信号と関わる所定数の後続の入力画像に対応する期間の間、ピクセルクロック信号をカウントする。この場合、カウンタのリセット条件には、新しいビデオ画像を示す同期信号が含まれる。これにより、カウンタは、整数個の後続の入力画像に対するピクセルクロック信号をカウントすることになる。
【００５８】
ずれ検知器７１０は、タイミング調整回路７２０にずれ信号７１１を与える。ずれ信号には、ずれの方向が含まれる。ずれの方向は、入力タイミング基準に基づく期待カウント値よりも少ないピクセルがカウントされたのか多くのピクセルがカウントされたのかを示す。ずれ信号にはさらに、期待ピクセルカウント値と測定されたピクセルカウント値との差が含まれる。
【００５９】
このずれ信号にしたがって、タイミング調整回路７２０は生成同期信号のタイミングを調整する。この目的のために、タイミング調整回路は、同期信号生成器７４０に対して同期信号の時間位置を出力する。そして、同期信号生成器７４０は各同期信号の実際の信号波形を生成する。
【００６０】
タイミング調整回路７２０は、好ましくは映像変換回路の出力画像のピクセルクロックに関係して、第２のピクセルクロック７６０からのクロックレファレンスに基づいて動作する。第２のピクセルクロックは水晶発振器によって生成される。第２のピクセルクロック信号は、例えば、時間フレームレート変換器のディスプレイ駆動ステージから得ることができる。
【００６１】
図９、図１０、および図１１は、図６および図７のいずれかに示された同期信号生成器によって実行される本発明のタイミング調整処理の例を示す。これらの例においては、５０Ｈｚのインタレースビデオ信号から７５Ｈｚのプログレッシブビデオ信号への時間フレームレート変換が選択されている。しかしながら、図示された動作モードは、他のいかなる時間フレームレート変換率に対しても適用可能である。
【００６２】
なお、一般的に、以下の説明において、受信同期信号および生成同期信号は、画像、フィールド、フレーム、ライン、ピクセルなどの用語を用いて説明されるが、本発明のタイミング調整は同期信号の数と時間位置の調整にのみ関係する。画像、フィールド、フレーム、ライン、ピクセルなどの用語は、調整動作の理解を容易にするために用いられているのであり、またそれらに対応する同期信号を指し示すものとして常に理解されなければならない。タイミング調整は、本発明の同期信号生成スキームなどを用いた変換過程において作り出されるビデオ画像コンテンツを考慮する必要はない。特に、非標準入力ビデオ画像に起因するエラーを含んだビデオ画像コンテンツが生成されることは、容認され得る。
【００６３】
図示された例はすべて基本的に、入力画像のシーケンスに基づいて受信同期信号のタイミングのずれを検知し、出力画像のシーケンスに基づいて生成同期信号のタイミング調整を行う。複数の連続する入力画像および出力画像のシーケンスは、それぞれ、連続する入力画像の数と連続する出力画像の数とが同じ長さの期間に対応するものとなるように定義される。画像数は整数である。入力画像は、元ビデオ信号の画像に相当し、出力画像は、変換後ビデオ信号の画像に相当する。画像のシーケンスの定義との類推により、受信同期信号のシーケンスと生成同期信号のシーケンスは同じ長さの期間に対応する。特に、シーケンスの開始を示す垂直同期信号は、受信同期信号のシーケンスおよび生成同期信号のシーケンスと一致してもよい。
【００６４】
上記の説明から明らかなように、シーケンスの長さは変換率により予め決められる。５０Ｈｚのインタレース信号から６０Ｈｚのプログレッシブ信号への変換のために同期信号が生成される場合、入力シーケンスは１０個の後続のフィールドに対応し、出力シーケンスは１２個のフレームを含む。５０Ｈｚのインタレースから７５Ｈｚのプログレッシブへの変換の場合、受信同期信号のシーケンスは２個のフィールドに対応し、その一方で同時に、３個の出力フレームに対する同期信号が生成される。当業者は、他の変換率に対するシーケンス数も容易に決定するであろう。
【００６５】
図９に示すタイミング調整処理によると、入力画像のシーケンス１つ分に対応する期間ｔ０が測定され評価される。図示された例において、この期間は、２個の入力フィールドおよび３個の出力フレームに対応する。後続する各シーケンスに対して、入力ピクセルクロックがカウントされ期待カウント値からのずれが検知される。
【００６６】
図９に示されているように、時間間隔Ｔ１−Ｔ２の間に受信された入力シーケンスは、入力タイミング基準に基づく期待期間ｔ０から偏差時間Δｔ１０だけずれている。この場合、入力画像シーケンスＴ１−Ｔ２の最初のフィールドは、入力タイミング基準によって定義されているよりも短くなっている。
【００６７】
ずれが検知された入力シーケンスが開始した時刻Ｔ１に開始した現在の生成シーケンスの生成同期信号が、出力タイミング基準に正確に従って終了するように、生成同期信号のタイミング調整が行われる。時間間隔Ｔ３−Ｔ４に位置する次の生成同期信号シーケンスは、検知された時間偏差Δｔ１０がこの生成同期信号シーケンスに組み入れられるように、タイミング調整される。こうして、時間間隔Ｔ３−Ｔ４に位置するこの生成同期信号シーケンスは、ずれが検知された入力画像シーケンスの長さと同じ長さｔ０−Δｔ１０を有する。したがって、時刻Ｔ４において、入力画像のシーケンスの開始点と出力画像のシーケンスの開始点とが再び一致する。
【００６８】
時間間隔Ｔ３−Ｔ４における生成同期信号の調整のために、異なる複数の調整動作オプションを用いることができる。第１の調整オプションによると、検知されたずれΔｔ１０は、調整されるべき出力画像のシーケンスの最後の画像だけに割り当てられる。この調整は、出力画像のシーケンスの最後の画像のライン数を少なくすることによって行われる。これは、最後の画像の水平同期信号の数が少なくなることを意味する。合わせても１つのライン全体とはならない残りのピクセルが、出力シーケンスの最後の画像の最後のラインを形成する。
【００６９】
調整を行う第２のオプションによると、検知されたずれΔｔ１０は出力シーケンスの生成同期信号に対して均等に分配される。この調整は、シーケンス中の全ての画像のライン数を少なくすることを含む。また、連続する２つの水平同期信号の間の時間間隔が短くなるように、ラインあたりのピクセル数を減らしてもよい。この調整動作オプションによると、個々の生成同期信号の出力タイミング基準からのずれが上述の第１のオプションと比べてずっと小さなものとなる。したがって、所定のタイミング基準規格からの出力同期信号のずれをできるだけ小さくすることが求められる用途においては、第２のオプションのほうがより好ましい。そのような用途としては、例えば、ＬＣＤ画面やプラズマフラットパネルディスプレイのようなデジタルディスプレイのための信号生成を挙げることができる。
【００７０】
図１０に示すタイミング調整動作の例は、図９を参照して説明した調整処理とは、受信同期信号のシーケンスの１つが入力タイミング基準によって定義されるよりも長い期間を要している点で異なる。
【００７１】
図１０に示すように、入力画像のシーケンスの１つが、時間間隔Ｔ１−Ｔ３において、期待時間ｔ０ではなく時間ｔ０＋Δｔ２０を要している。検知されたずれΔｔ２０は、入力タイミング基準から逸脱した受信信号シーケンスと同じ時刻Ｔ１に開始する生成同期信号シーケンスＴ１−Ｔ２の後に続く生成同期信号シーケンスＴ２−Ｔ４に組み入れられる。
【００７２】
図９で説明した動作と同様な方法で、検知されたずれΔｔ２０は、第１の調整オプションにしたがって出力画像シーケンスの最後のフレームに追加されるか、あるいは、第２の調整オプションにしたがって出力画像シーケンスのフレームに均等に分配される。この結果、時間Ｔ４において、別の受信同期信号を開始する垂直同期信号と別の生成同期信号を開始する垂直同期信号とが再び一致する。
【００７３】
第１の調整オプションによれば、出力画像シーケンスのラインに対応するさらなる水平同期信号が最後のフレームに追加される。最後のラインを形成するために、残りのピクセルのいずれが追加されてもよい。第２の調整オプションによれば、出力画像シーケンスの各フレームに同じ数のラインを追加することによって、ずれが分配される。また、連続する２つの水平同期信号の間の時間間隔が長くなるように、ラインあたりのピクセル数を増やしてもよい。
【００７４】
わずかな量のずれしか検知されなかった場合は、出力画像シーケンスの最後の画像に関係する生成同期信号にこのずれを組み入れてもよい。しかしながら、大きなずれが検知された場合は、出力タイミング基準からの個々の生成同期信号のずれが小さくなるように、複数の画像にこのずれが分配されるほうが好都合である。
【００７５】
さらに、図１１に示すように、例えば各受信垂直同期信号の受信後にずれを検知することによって、まだ完全には受信されていない入力画像のシーケンスにすでに存在するタイミングのずれを検知することも可能である。これによると、受信信号シーケンスと同じ時点Ｔ１に開始する生成同期信号シーケンスのタイミングを、シーケンスの受信の完了を待つことなく調整することが可能である。
【００７６】
図示した例によると、偏差Δｔ３０は、受信シーケンスＴ１−Ｔ２の最初の画像で生じ、また、入力シーケンスの各フィールドの期間を評価することによって検知される。図１１のオプション１および２の例を参照して、検知されたずれは、ずれが検知された入力画像の後に続く出力画像シーケンスの中の画像の１つに割り当てられる。図１１の第３のオプションによると、検知されたずれは、残っている出力画像の間で分配される。上述の実施例においてすでに説明したように、ライン（すなわち、水平同期信号）を減らすことあるいはラインあたりのピクセル数を調整することによって、タイミング調整が行われる。
【００７７】
本発明に係る、同期信号生成を行う時間フレームレート変換器の構成を図８に示す。この時間フレームレート変換器は、上述のタイミング調整動作のいずれを行ってもよい。
【００７８】
時間フレームレート変換器８００は、入力画像データを格納し、また変換後ビデオ信号として出力される画像データを読み出すバッファ８７０を備える。受信画像データの取得は、受信ビデオ信号の水平および垂直同期信号８０１と入力ピクセルクロックとを受け取るメモリーコントローラ８８０によって制御される。同期信号と入力ピクセルクロックはさらに、特定数の入力画像に対応するピクセルクロック信号をカウントするクロックカウンタ８１５に与えられる。クロックカウンタ８１５は、入力画像の各シーケンスに関してピクセル数をカウントする。次のシーケンスの開始を示す同期信号が受信されることにより、カウント値が評価され、カウンタがリセットされる。
【００７９】
カウント値は、数値演算ユニット（ＡＬＵ）８１０に送られ、入力タイミング基準に基づく期待カウント値と比較される。検知されたずれにしたがって、ＡＬＵ８１０は、出力画像のシーケンスのための生成同期信号の調整を決定する。この目的のために、ＡＬＵ８１０は、水平および垂直同期信号８０２が生成されるべき時間位置を算出し、各信号を同期信号生成回路８４０に送る。同期信号生成回路は、同期信号８０２の実際の波形を生成し、生成同期信号を出力ピクセルクロックとともに出力する。変換後ビデオ信号の生成を制御するために、生成同期信号８０２と出力ピクセルクロック、さらに読出しメモリーコントローラ８９０に送られる。
【００８０】
ＡＬＵは、変換プロセスを制御するために、さらに「シーケンス開始」信号と現在のシーケンス位置を出力する。シーケンス位置は、出力画像のシーケンス内における現在の画像を示す。シーケンス位置信号を生成する効率的な方法として、生成同期信号が新しい画像（通常は、垂直同期信号と水平同期信号とが同時に生成されること）を示すたびにシーケンス位置カウンタをインクリメントする方法が挙げられる。シーケンス位置がゼロへリセットされることは、出力画像の新しいシーケンスが開始したことを示す。変換処理では、シーケンス位置を利用して、出力ビデオ画像と１つまたは複数の入力ビデオ画像間の画像補間率が決定される。このような方法により、変換処理を効率的に行うことができる。
【００８１】
ＡＬＵ８１０は、水平および垂直同期信号８０２の生成を制御するために、内部で出力シーケンスにおける画像あたりのライン数およびラインあたりのピクセル数を決定する。
【００８２】
ＡＬＵ８１０は、ピクセルクロックカウント値に加えて、受信された水平および垂直同期信号を与えられてもよい。これらの信号に基づいて、ＡＬＵは、ずれのタイプを判定する。水平同期信号および／または垂直同期信号が入力タイミング基準に応じた期間を有するか否かを判定することにより、検索モード中のＶＣＲによるタイミングエラーとソース切り替えによるエラーとを識別することができる。こうして、生成同期信号の適切な調整処理が選択される。
【００８３】
図１２は、所定の出力タイミング基準および受信同期信号に基づいて同期信号を生成する方法を説明する図である。第１のステップＳ１００において、受信同期信号と入力タイミング基準との間のずれが検知される。第２のステップＳ２００において、検知されたずれに応じて、生成同期信号のタイミングが調整される。
【００８４】
したがって、上述の本発明の同期信号生成方法では、受信同期信号のずれを反映する生成同期信号が生成される。しかしながら、受信同期信号におけるずれのために、出力同期信号の生成において大きなエラーが生じることはない。それどころか、上述の方法によると、基本的に出力タイミング基準に従った同期信号が生成され、生成同期信号のタイミングが高い信頼性で制御される。このようにして、生成同期信号は、ＬＣＤ画面やプラズマフラットパネルスクリーンなどのデジタルディスプレイのような、安定した信号入力を必要とする用途に対して、向上したディスプレイ制御を提供する。
【００８５】
図１３を参照しながら、検知ステップＳ１００の実施例をより詳細に説明する。この実施例によると、第１のサブステップＳ１１０において、入力ピクセルクロックのクロック信号がカウントされる。さらなるサブステップＳ１２０において、特定の同期信号が受信されるとカウンタ値がリセットされる。
【００８６】
このような方法で、特定の２つの同期信号の間の期間についてピクセルクロック信号がカウントされる。例えば、連続する２つの垂直同期信号間のピクセルクロック信号をカウントすることにより、１つの受信フィールドあるいは受信フレームに対応する時間間隔についてのピクセルクロックカウントが得られる。上述の動作モードによると、受信垂直同期信号のシーケンスの時間間隔がカウントされる。画像数は、受信同期信号と生成同期信号との間の変換率に応じて予め定められる。
【００８７】
さらなるサブステップＳ１３０において、特定の同期信号間の時間間隔についてのカウント値が、入力タイミング基準に従った期待カウント値と比較される。このような方法で、受信同期信号と入力タイミング基準との間のずれが、ピクセルクロックカウント値を単位として判定される。このようにして、効率的な動作で、ずれの定量的な判定を行うことができる。
【００８８】
上述の動作モード（図９、図１０、図１１参照）では、受信同期信号のシーケンスについてカウントされたピクセル数は、入力タイミング基準に従った期待ピクセルクロックカウントと比較される。期待カウント値と実際のカウント値との差が、生成同期信号のタイミングの調整を制御するために用いられるずれ値を規定する。
【００８９】
上述のずれ検知ステップＳ１００の実施例は、プログラム可能なデジタル信号処理器や書替え可能ゲートアレイ（ＦＰＧＡ）のような、プログラム可能な論理回路のいかなる種類のものにおいても効率的に実行することができる。
【００９０】
図１４を参照しながら、ステップＳ２００における生成同期信号のタイミング調整の実施例について説明する。第１のサブステップＳ２１０において、検知されたずれを規定する値が受け取られる。受け取られたずれ値に応じて、サブステップＳ２２０において、タイミングの調整を行うための調整方法が選択される。
【００９１】
調整方法の選択は、少なくともずれの大きさを考慮することによって効率的に実行される。さらに、検知されたずれの方向を選択基準として用いてもよい。生成同期信号のタイミングと出力タイミング基準との間のずれが所定のずれ範囲を超えないように、適切なタイミング調整方法が選択される。このようにして、ＬＣＤやプラズマフラットパネルディスプレイのような安定した入力信号を必要とするディスプレイ機器の駆動に用いられるのに都合のよい、タイミング性の向上した同期信号が生成される。
【００９２】
また、ずれのタイプを検知することにより調整方法の選択を行ってもよい。この方法によると、受信された各水平同期信号および垂直同期信号の時間位置が評価される。この評価に基づいて、例えば、入力ビデオ信号内のエラーが、ソース切り替えに由来するものなのかあるいは検索モード中の消費者グレードのＶＣＲに由来するものなのかを識別することが可能である。特に、各フィールドに整数個のラインが欠けているあるいは追加されているという点から、入力画像が入力タイミング基準から逸脱しているかどうかを判定することが可能である。さらに、特定のラインのピクセル数が多くなったり少なくなったりしていないかどうかを判定することもできる。この識別によって適切な調整方法が選択される。
【００９３】
生成同期信号におけるタイミングのずれをできるだけ不快でないものにするために調整方法を選択する際に考慮するべき点は、以下で個々の調整方法を説明する際に論じる。以下に説明する調整方法のうちの少なくとも１つが選択に利用できる必要がある。また、説明される調整方法のすべての中から選択できるようにするのが好ましい。
【００９４】
ステップＳ２３０ａに示される第１の調整方法によると、生成同期信号のシーケンスの最後の画像に、検知されたずれが組み入れられる。ずれ値に対応して、最後の画像のライン表す水平同期信号の数が増加されるか減少される。超過した数のピクセルは最後の（短い）ラインとして追加される。
【００９５】
ずれが特定の値を超えず、受信画像のシーケンスについて検知されたずれが生成水平信号のシーケンスの最後の画像に組み入れられても、その最後の画像の出力タイミング基準からのずれが所定のずれ範囲以上にならない場合には、この調整方法が選択される。受信同期信号のずれのために、生成同期信号のずれが所定のずれ範囲よりも大きくなってしまう場合には、別の調整方法が選択される。
【００９６】
ステップＳ２３０ｂに示される第２の調整方法によると、出力同期信号のシーケンス中のすべての画像に、検知されたずれが分配される。ずれが分配されるように出力シーケンス中のすべての画像のライン数が調整されて、すべてのフィールド／フレームが同じ数のラインを持つようになる。残りのピクセルが最後のフィールドの最後のラインを形成する。このラインは基準ラインよりも短いことがあり得る。
【００９７】
この方法によると、より大きなずれを生成同期信号のシーケンス中の複数の画像に分配することが可能である。さらに、生成同期信号の出力タイミング基準からの逸脱を予め設定されたずれ範囲内に収めることが可能である。この調整方法は特に、検索モード中のＶＣＲに起因するエラーのように、整数個のラインが入力フィールドにおいて欠けている受信同期信号におけるエラーを処理するのに好都合である。受信された同期信号のシーケンスにおいて欠けているライン数に応じて、生成同期信号におけるライン数が調整され、出力タイミング基準からの生成同期信号の逸脱ができるだけ不快なものとならないようにされる。
【００９８】
検知されたずれが非常に大きいものであり、第２の調整方法にしたがってタイミング調整を行うと個々の生成同期信号が予め設定されたずれ範囲以上に逸脱してしまう結果となる場合は、第３の調整方法が選択される。
【００９９】
ステップＳ２３０ｃに示されるこの調整方法によると、検知されたずれが、生成同期信号のシーケンス中のすべての画像に分配される。出力シーケンス中のすべての画像中のラインに対応する生成水平同期信号の数を調整することによって検知されたずれが分配され、さらに、残りのピクセルを分配するために、ラインあたりのピクセル数が調整される。出力シーケンスのすべてのラインに均等に分配されない残りのピクセルは、最後のフィールドの最後のラインを形成する。
【０１００】
この方法によると、予め設定されたずれ範囲以上に生成同期信号が出力タイミング基準から逸脱することなく、複数の出力フィールド／フレームの間にさらに大きなずれを分配することができる。このずれ範囲は、例えば、フィールド／フレームあたりのライン数を規定する間隔と、ラインあたりのピクセル数を規定する間隔とを含む。このようにして、非常に大きなずれであっても、所定のずれ限度を守りつつ複数の生成同期信号の間でずれを分配することができる。
【０１０１】
上に説明したタイミング調整ステップＳ２００の実施例は、プログラム可能なデジタル信号処理器（ｐｒｏｇｒａｍｍａｂｌｅ  ｄｉｇｉｔａｌ  ｓｉｇｎａｌ  ｐｒｏｃｅｓｓｏｒ）や書替え可能ゲートアレイ（ＦＰＧＡ）のような、プログラム可能な論理回路のいかなる種類のものにおいても効率的に実行することができる。
【０１０２】
要約すると、本発明は、所定の出力タイミング基準および受信同期信号に基づいて同期信号を生成するための同期信号生成スキームを提供する。所定の入力タイミング基準からの受信同期信号のタイミングのずれが検知され、また、検知されたずれに基づいて生成同期信号のタイミングが調整される。
【０１０３】
したがって、生成同期信号が基本的に出力タイミング基準に常に従い、出力タイミング基準からの生成同期信号の逸脱を高い信頼性で制御できるような方法で、受信同期信号のタイミングにおけるずれが生成同期信号に組み入れられる。このようにして生成同期信号はデジタルディスプレイ装置を高い信頼性で駆動し、指定の基準からの入力ビデオ信号の変化をわずかしか許さない。そのようなディスプレイ機器として、ＬＣＤやプラズマフラットパネルディスプレイがある。先行技術の同期信号生成スキームの欠点であった生成同期信号のタイミングにおける多大なエラーの発生が防止される。
【図面の簡単な説明】
【０１０４】
【図１ａ】５０Ｈｚのインタレースビデオ信号から１００Ｈｚのインタレースビデオ信号への映像変換スキームの例を示す図
【図１ｂ】５０Ｈｚのインタレースビデオ信号から７５Ｈｚのプログレッシブビデオ信号への映像変換スキームの例を示す図
【図１ｃ】５０Ｈｚのインタレースビデオ信号から６０Ｈｚのプログレッシブビデオ信号への映像変換スキームの例を示す図
【図２】従来の映像変換回路の概略図
【図３】受信された５０Ｈｚのインタレースビデオ信号の同期信号から７５Ｈｚのプログレッシブビデオ信号の同期信号を生成する、従来の同期信号生成スキームを示す図
【図４ａ】ソース切り替えによるビデオ信号のタイミングにおけるエラーを示す図
【図４ｂ】再生検索モード中の消費者グレードＶＣＲによって典型的に生成されるビデオ信号のタイミングのずれを示す図
【図５】非基準タイミングのビデオ信号を与えられた場合における従来の映像変換技術の動作の概略を示す図
【図６】本発明に係る同期信号生成器の概略図
【図７】ピクセルカウンタによりずれ検知を行う本発明に係る同期信号生成器の構成例を示す図
【図８】本発明の同期信号生成スキームを用いる映像変換回路の概略図
【図９】基準ビデオシーケンスよりも受信ビデオシーケンスの方が短い場合における本発明の同期信号生成スキームを示す図
【図１０】基準ビデオシーケンスよりも受信ビデオシーケンスの方が長い場合における本発明の同期信号生成スキームを示す図
【図１１】受信ビデオ画像のシーケンスにおけるずれが、同時に生成される同期信号のシーケンスに組み入れられる、本発明の同期信号生成スキームの別の例を示す図
【図１２】本発明に係る同期信号生成方法を示す図
【図１３】本発明に係る入力同期信号におけるずれ検知の実施例を示す図
【図１４】本発明に係る生成同期信号のタイミング調整の実施例を示す図
【図１ａ】
2005318610.tif 000003
【図１ｂ】
2005318610.tif 000004
【図１ｃ】
2005318610.tif 000005
【図２】
2005318610.tif 000006
【図３】
2005318610.tif 000007
【図４ａ】
2005318610.tif 000008
【図４ｂ】
2005318610.tif 000009
【図５】
2005318610.tif 000010
【図６】
2005318610.tif 000011
【図７】
2005318610.tif 000012
【図８】
2005318610.tif 000013
【図９】
2005318610.tif 000014
【図１０】
2005318610.tif 000015
【図１１】
2005318610.tif 000016
【図１２】
2005318610.tif 000017
【図１３】
2005318610.tif 000018
【図１４】
2005318610.tif 000019
【外国語明細書】
2005318610.tif 000020
2005318610.tif 000021
2005318610.tif 000022
2005318610.tif 000023
2005318610.tif 000024
2005318610.tif 000025
2005318610.tif 000026
2005318610.tif 000027
2005318610.tif 000028
2005318610.tif 000029
2005318610.tif 000030
2005318610.tif 000031
2005318610.tif 000032
2005318610.tif 000033
2005318610.tif 000034
2005318610.tif 000035
2005318610.tif 000036
2005318610.tif 000037
2005318610.tif 000038
2005318610.tif 000039
2005318610.tif 000040
2005318610.tif 000041
2005318610.tif 000042
2005318610.tif 000043
2005318610.tif 000044
2005318610.tif 000045
2005318610.tif 000046
2005318610.tif 000047
2005318610.tif 000048
2005318610.tif 000049
2005318610.tif 000050
2005318610.tif 000051
2005318610.tif 000052
2005318610.tif 000053
2005318610.tif 000054
2005318610.tif 000055
2005318610.tif 000056
2005318610.tif 000057
2005318610.tif 000058
2005318610.tif 000059
2005318610.tif 000060
2005318610.tif 000061
2005318610.tif 000062
2005318610.tif 000063
2005318610.tif 000064
2005318610.tif 000065