(57)【要約】      （修正有）【課題】ピンホール歩留りを改善して、電気特性に優れた光ディスクを生産性よく製造する方法を提供する。【解決手段】基体１を第１誘電体層用ターゲットに対向させて配置し、スパッタリングにより基体１上に第１誘電体層２を形成する第１工程と、第１誘電体層２が形成された基体１を記録層用ターゲットに対向させて配置し、スパッタリングにより第１誘電体層２上に記録層３を形成する第２工程と、記録層３が形成された基体１を第２誘電体層用ターゲットに対向させて配置し、スパッタリングにより記録層３上に第２誘電体層４を形成する第３工程と、第２誘電体層４が形成された基体１を反射層用ターゲットに対向させて配置し、スパッタリングにより第２誘電体層４上に反射層５を形成する第４工程と、を含む。第１工程において、基体１上に第１誘電体層２を形成するためのスパッタリングを２室のプロセスチャンバー内で２回に分けて行う。【選択図】図１
2005108392.tif 000002
【特許請求の範囲】
【請求項１】
スパッタリングすべき基体を第１誘電体層用ターゲットに対向させて配置し、スパッタリングにより前記基体上に第１誘電体層を形成する第１工程と、
第１誘電体層が形成された基体を記録層用ターゲットに対向させて配置し、スパッタリングにより前記第１誘電体層上に記録層を形成する第２工程と、
記録層が形成された基体を第２誘電体層用ターゲットに対向させて配置し、スパッタリングにより前記記録層上に第２誘電体層を形成する第３工程と、
第２誘電体層が形成された基体を反射層用ターゲットに対向させて配置し、スパッタリングにより前記第２誘電体層上に反射層を形成する第４工程と、
を含み、
前記第１工程において、前記基体上に第１誘電体層を形成するためのスパッタリングを２室のプロセスチャンバー内で２回に分けて行うことにより前記基体上に第１誘電体層を形成することを特徴とする光ディスクの製造方法。
【請求項２】
前記第１工程において、シーリング部材を構成するシールドリングとターゲット側面との間のクリアランスを両者が接触しない程度に縮小化してスパッタリングを行う請求項１記載の製造方法。
【請求項３】
シーリング部材をステンレス鋼製とする請求項１または２記載の製造方法。
【請求項４】
前記第１工程から第４工程までをマルチチャンバー型スパッタリング装置を使用し、各工程を減圧状態を維持しながら連続的に行う請求項１〜３のうちいずれか一項記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ディスクの製造方法に関し、詳しくは、ピンホール歩留りを改善し、生産性を高めた光ディスクの製造方法に関する。
【背景技術】
【０００２】
ＭＤ（ミニディスク）等の光磁気ディスクは、樹脂製の基体上に、第１誘電体層、記録層、第２誘電体層、反射層および保護層が順次形成されている。その製造に際しては、スパッタリングすべき基体を順次夫々のターゲットに対向させて配置し、スパッタリングにより第１誘電体層から反射層までを形成させる手法が一般に採られている。
【０００３】
かかる手法において、第１誘電体層から反射層までを形成する工程をマルチチャンバー型スパッタリング装置を使用し、各工程を減圧状態を維持しながら連続的に行うことが知られている（特許文献１）。
【０００４】
従来、既知のマルチチャンバー型スパッタリング装置では、一般に、各工程の減圧状態を維持するためのメインチャンバーに連結された６個のプロセスチャンバーを備えており、第１誘電体層の形成においてはスパッタリングタイムを短縮するために、例えば、第１から第３までの３個のプロセスチャンバーが使用され、３段階に分けて第１誘電層が形成されていた。
【特許文献１】特開２００３−８５８３３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
６個のプロセスチャンバーを備えたマルチチャンバー型スパッタリング装置の使用に際しては、これまで、第１から第３までの３室のプロセスチャンバーを使用して第１誘電体層を形成する場合、成膜上がりでのピンホール歩留が悪いという課題があった。これは、成膜しようとする面に、ゴミ等の異物が付着し、その上にさらに成膜した後、付着した異物が剥げ落ちて、成膜した部分が抜けてしまうという欠陥によるためであった。
【０００６】
そこで本発明の目的は、上記問題点を解消し、ピンホール歩留りを改善して、電気特性に優れた光ディスクを生産性よく製造する方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明者らは、上記課題を解決するために、先ず、従来のように第１から第３までの３室のプロセスチャンバーを使用して第１誘電体層を形成する場合に、成膜しようとするターゲット面に異物が最も付着し易いようであると考え、成膜条件をこれまでの成膜条件と変えて２室のプロセスチャンバーにて第１誘電体層を形成したとろ、ピンホール欠陥（異物付着）の確率を低下させることができることが分かった。また、本発明者らは、異物の付着の顕著なところを調べたところ、原因は明確ではないものの、スパッタリング時に真空槽内の汚染を防止しかつプラズマを安定にするためにターゲットの周囲近傍にその先端が位置するよう設置されたシーリング部材のシールドリング近傍であることを突き止めた。更に、シールドリング近傍に異物が付着した状況で成膜を行うと、成膜しようとするターゲット面上に異物の付着が起こることが分かった。よって、本発明者らは、ピンホール欠陥（異物付着）にはシールドリング近傍の異物の付着も影響しているものと考え、これら知見に基づき更に鋭意検討した結果、本発明を完成するに至った。
【０００８】
即ち、本発明の光ディスクの製造方法は、スパッタリングすべき基体を第１誘電体層用ターゲットに対向させて配置し、スパッタリングにより前記基体上に第１誘電体層を形成する第１工程と、
第１誘電体層が形成された基体を記録層用ターゲットに対向させて配置し、スパッタリングにより前記第１誘電体層上に記録層を形成する第２工程と、
記録層が形成された基体を第２誘電体層用ターゲットに対向させて配置し、スパッタリングにより前記記録層上に第２誘電体層を形成する第３工程と、
第２誘電体層が形成された基体を反射層用ターゲットに対向させて配置し、スパッタリングにより前記第２誘電体層上に反射層を形成する第４工程と、
を含み、
前記第１工程において、前記基体上に第１誘電体層を形成するためのスパッタリングを２室のプロセスチャンバー内で２回に分けて行うことにより前記基体上に第１誘電体層を形成することを特徴とするものである。
【０００９】
本発明の方法に従い光ディスクを製造すると、これまでの製法に比べピンホール欠陥（異物付着）の確率が低下し、ピンホール歩留が改善され、生産性を高めることができる。
【００１０】
本発明の製造方法においては、前記第１工程において、シーリング部材を構成するシールドリングとターゲット側面との間のクリアランスを両者が接触しない程度に縮小化することが好ましい。これにより、シールドリング近傍の異物の付着を抑制することができ、結果としてピンホール歩留をより一層改善することができるとともに、異常放電をも抑制することができる。かかる異常放電が抑制されることにより、ターゲット割れが減少する。
【００１１】
また、本発明の製造方法においては、シーリング部材をステンレス鋼製とすることが好ましく、このようにすることによっても、その原因は明らかではないが、従来のアルミニウムに比べ異常放電を低減することができる。
【００１２】
さらに、本発明の製造方法においては、前記第１工程から第４工程までをマルチチャンバー型スパッタリング装置を使用し、各工程を減圧状態を維持しながら連続的に行うことが好ましい。このように、減圧状態を維持しながら各スパッタリング工程を連続的に行うことにより、生産性を高めることができるとともに、製品としての光ディスクへの異物の混入を抑制することができる。
【発明の効果】
【００１３】
本発明によれば、上記構成としたことにより、これまでの製法に比べピンホール欠陥（異物付着）の確率が低下し、ピンホール歩留が改善される。また、シールドリングとターゲット側面との間のクリアランスを縮小化することにより、更にはシーリング部材をステンレス鋼製とすることにより、より一層ピンホール歩留が改善されるとともに、異常放電が抑制される。これに伴い、ターゲット割れが減少し、結果として、大幅に生産性を高めることができる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明による実施の形態について図面を用いて説明する。図１は、本発明の一実施の形態に係る製造方法により製造することのできる光ディスクの概略的な断面図である。
【００１５】
図１に示す光ディスク１０はミニディスク（ＭＤ）の断面を示しており、ポリオレフィンやポリカーボネート等のプラスチック製の基体１の上に、順次、第１誘電体層２、記録層３、第２誘電体層４、反射層５、保護層６および液体潤滑層７が形成されている。第１および第２誘電体層２、４は、保護層もしくは干渉層として機能し、ＳｉＮｘ、ＳｉＯｘ等から構成される。
【００１６】
図１に示す光ディスク１０の各層は、基体１が約１．２ｍｍ、第１誘電体層２が５５〜６５ｎｍ、記録層３が約２０ｎｍ、第２誘電体層４が約２０ｎｍ、反射層５が５０〜７０ｎｍ、保護層６が４〜１０μｍ、液体潤滑層７が約５０ｎｍの厚さでそれぞれ形成されている。
【００１７】
次に、この光ディスク１０の具体的な製造方法について説明する。本発明の製造方法においては、第１工程から第４工程まで、全てスパッタリング法が用いられている。このため、第１誘電体層２の形成から反射層５の形成までの各工程を、マルチチャンバー型のスパッタリング装置を用いることにより減圧状態を維持しながら連続的に実行することが好ましい。このように、かかるスパッタリング装置を用いて減圧状態を維持しながらこれら各スパッタリング工程を連続的に実行すれば、生産性が向上するとともに、光ディスク１０への異物の混入を抑制することができる。よって、以下、これまで一般に使用されている既存の６室のプロセスチャンバーを備えるマルチチャンバー型スパッタリング装置を使用した場合について説明するが、本発明においては、最後の６室目のプロセスチャンバーを使用することはない。
【００１８】
光ディスク１０の製造にあたっては、まず、スタンパを用いて、所定のグルーブ幅、トラックピッチ、グルーブ深さのプリグルーブを有する厚さ約１．２ｍｍの基板１を射出成形により製造する。
【００１９】
次に、６室のプロセスチャンバーを備えるマルチチャンバー型スパッタリング装置における第１プロセスチャンバーに、基板１の、プリグルーブが形成されている面（情報領域）を単結晶シリコンのターゲットに対向させて配置し、Ａｒガスに反応性ガス（窒素や酸素）を導入してスパッタリングしたり、酸化シリコンのターゲットや窒化シリコンのターゲットを用いてＡｒガスを導入してスパッタリングすることにより、基板１上に第１誘電体層２の目的とする厚さのうちその約２分の１の厚さを有する第１誘電体層２ａを形成する。
【００２０】
次に、マルチチャンバー型スパッタリング装置において第１プロセスチャンバーに隣接する第２プロセスチャンバーに、目的とする厚さの第１誘電体層に対して約２分の１の厚さを有する第１誘電体層２ａが形成された基板１の、該第１誘電体層２ａが形成されている面を単結晶シリコンのターゲットに対向させて配置し、Ａｒガスに反応性ガス（窒素や酸素）を導入してスパッタリングしたり、酸化シリコンのターゲットや窒化シリコンのターゲットを用いてＡｒガスを導入してスパッタリングすることにより、基板１上に目的とする厚さの第１誘電体層２に対して残りの約２分の１の厚さの第１誘電体層２ｂを形成する。
【００２１】
本発明においては、従来のように第１から第３までの３室のプロセスチャンバーを使用して第１誘電体層２を形成するのではなく、上述のように２室にて第１誘電体層２を形成するため、ターゲット割れやスパッタ間のバラツキを生じることのない範囲内でスパッタリングパワーを高め、スパッタリングタイムの短縮を図ることが好ましい。具体的には、３室プロセスチャンバー使用時のスパッタリングパワーの１５〜２５％までスパッタリングパワーを高めることが好ましい。１５％未満ではスパッタリングタイムの短縮効果が乏しく、一方２５％を超えることは、スパッタ装置の実用上好ましくない。
【００２２】
また、より一層のピンホール歩留の改善を図り、更にはスパッタリング中の異常放電を抑制するために、前記第１工程において、シーリング部材を構成するシールドリングとターゲット側面との間のクリアランスを両者が接触しない程度に縮小化することが好ましい。以下、シーリング部材を構成するシールドリングとターゲット側面との間のクリアランスについて、図２に基づき具体的に説明する。
【００２３】
図２にスパッタリングを行うプロセスチャンバーの内部の概略的構成を示す。図２に示すように、プロセスチャンバー１１の内部には、係止部材１７で固定されたバッキングプレート１３の上にターゲット１２が取り付けられ、また、ターゲット１２の表面１２ａに対向するように基体１６がセットされる。スパッタリング時に、プロセスチャンバー１１内の汚染を防止し、またプラズマを安定にするために、ターゲット１２の周囲近傍にその先端１４ａが位置するようにシールドリング１４が設置される。この際、シールドリング先端１４ａとターゲット１２の側面１２ｂとの間がクリアランス（隙間）Ｃとなる。このクリアランスＣの縮小化は、例えば、シールドリング１４の内径がこれまで１３０ｍｍであったものを１２９ｍｍとすることによって行われる。このクリアランスＣの縮小化に際し、シールドリング先端１４ａとターゲット側面１２ｂとが接触しないようにする。
【００２４】
シールドリング１４は、反応性スパッタリングを行う場合に、電位を浮遊させるためにシールド１５に組み込まれており、放電持続によるターゲット１２の片減りを減少させる働きがあり、プラズマの密度分布を安定にすることができる。  
【００２５】
シールド１５は、ターゲット１２と基体１６とが対向して形成される空間を取り囲むように設置される。これらのシールドリング１４及びシールド１５により、互いに対向するターゲット１２と基体１６とが包囲される。
【００２６】
また、本発明においては、シールドリング１４とシールド１５とからなるシーリング部材を、好ましくはステンレス鋼、より好ましくはオーステナイト系ステンレス鋼、特に好ましくはＳＵＳ３０４とする。、このようにすることによっても、その原因は明らかではないが、従来のアルミニウムに比べ異常放電を低減することができる。
【００２７】
なお、ターゲット１２は使用効率の向上のために比較的厚く構成され、初期状態ではシールドリング１４の表面から突き出るように配置される。ターゲット１２の使用に伴い厚さが減少すると、シールドリング１４の表面から突き出ない状態となるが、この場合でもターゲット１２は使用可能である。また、初期状態で突き出ない薄いターゲット１４を使用することも可能である。
【００２８】
次に、マルチチャンバー型スパッタリング装置において第２プロセスチャンバーに隣接する第３プロセスチャンバーに、第１誘電体層２が形成された基板１の、該第１誘電体層２が形成されている面を、形成する記録層３に応じて各元素の組成比を有する合金ターゲットに対向させて配置し、スパッタリングを行うことにより第１誘電体層２上に記録層３を形成する。ここで、ＭＤの記録層として用いる合金ターゲットとしては、例えば、ＴｂＦｅＣｏ等を挙げることができる。
【００２９】
次に、マルチチャンバー型スパッタリング装置において第３プロセスチャンバーに隣接する第４プロセスチャンバーに、第１誘電体層２と記録層３が形成された基板１の、該記録層３が形成されている面を単結晶シリコンのターゲットに対向させて配置し、Ａｒガスに反応性ガス（窒素や酸素）を導入してスパッタリングしたり、酸化シリコンのターゲットや窒化シリコンのターゲットを用いてＡｒガスを導入してスパッタリングすることにより基板１上に第２誘電体層４を形成する。
【００３０】
次に、マルチチャンバー型スパッタリング装置において第４プロセスチャンバーに隣接する第５プロセスチャンバーに、第１誘電体層２、記録層３および第２誘電体層４が形成された基板１の、該第２誘電体層４が形成されている面を、形成する反射層５に応じて各元素の組成を有する合金のターゲットに対向させて配置し、スパッタリングを行うことにより基板１上に反射層５を形成する。ここで、ＭＤの反射層５として用いる合金ターゲットとしては、例えば、ＡｌＴｉやＡｌＮｉ等を挙げることができる。
【００３１】
マルチチャンバー型スパッタリング装置から取り出された基体１は、常法に従い反射層５の表面に保護層６、さらに必要に応じて液体潤滑層７が形成される。
【実施例】
【００３２】
以下、本発明を実施例に基づき説明する。
実施例１
作製される基板に転写されるグルーブなどの微細な凹凸が形成されたスタンパを既知の方法により形成し、既知の成形装置及び成形金型にこのスタンパを適用することにより、グルーブ幅が０．５８μｍ、トラックピッチが１．０２μｍ、グルーブの深さが７８ｎｍであるグルーブを有する厚さが１．２ｍｍのポリカーボネート（ＰＣ）（帝人化成（株）製、ＡＤ９０００ＴＧ）の基体１を射出成形した。
【００３３】
次に、ユナクシス社製スパッタリング装置の第１プロセスチャンバー内に単結晶シリコンのターゲットをセットし、基板の前記グルーブが形成されている面がターゲット側に露出するように基体１を載置するとともに、同チャンバー内のアルゴンガス流量を約５０ｓｃｃｍ、窒素ガス流量を１５ｓｃｃｍに夫々設定した。なお、使用したシールド部材はアルミニウム製とし、シールドリングの内径は１３０ｍｍとした。
【００３４】
この状態において、ターゲットに２．５ｋＷの電力を印加してグロー放電を発生させ、これによって、基体１のうちグルーブが形成されている面に、目的とする第１誘電体層２の厚さの約半分の厚さの第１誘電体層２ａを成膜させた。かかる成膜は膜厚が約２５〜３５ｎｍになるまで行った。
【００３５】
次に、減圧状態を維持しつつ、同スパッタリング装置の第２プロセスチャンバーに基体１を移動させ、同チャンバー内に単結晶シリコンのターゲットをセットし、第１誘電体層２ａが形成されている面がターゲット側に露出するように、第１誘電体層２ａが形成された基体１を載置するとともに、同チャンバー内のアルゴンガス流量を約５０ｓｃｃｍ、窒素ガス流量を１５ｓｃｃｍに夫々設定した。この状態において、ターゲットに２．５ｋＷの電力を印加してグロー放電を発生させ、これによって、基体１に目的とする第１誘電体層２の厚さの約半分の厚さの第１誘電体層２ａが成膜された面に、第１誘電体層２の厚さの残りの約半分の厚さの第１誘電体層２ｂを成膜させた。かかる成膜は第１誘電体層の全膜厚が約５０〜７０ｎｍになるまで行った。
【００３６】
次に、減圧状態を維持しつつ、同スパッタリング装置の第３プロセスチャンバーに基体１を移動させ、同チャンバー内にＴｂ25Ｆｅ65Ｃｏ10の合金ターゲットをセットし、第１誘電体層２が形成されている面がターゲット側に露出するように基体１を載置するとともに、同チャンバー内のアルゴンガス流量を約４０ｓｃｃｍに設定した。この状態において、ターゲットに１．０ｋＷの電力を印加してグロー放電を発生させ、これによって、第１誘電体層２の表面に、記録層３を成膜させた。かかる成膜は膜厚が２０〜３０ｎｍになるまで行い、これによって、第１誘電体層２の表面に、Ｔｂ、Ｆｅ、Ｃｏからなる記録層３を形成した。
【００３７】
次に、減圧状態を維持しつつ、同スパッタリング装置の第４チャンバーに基体１を移動させ、同チャンバー内に単結晶シリコンのターゲットをセットし、記録層３が形成されている面が露出するように基体１を載置するとともに、同チャンバー内のアルゴンガス流量を約５０ｓｃｃｍ、窒素ガス流量を１５ｓｃｃｍに夫々設定した。この状態において、ターゲットに２．５ｋＷの電力を印加してグロー放電を発生させ、これによって、基体１に第１誘電体２と記録層３が成膜された面上に、第２誘電体層４を成膜させた。かかる成膜は第２誘電体層４の膜厚が２０〜３０ｎｍになるまで行った。
【００３８】
次に、減圧状態を維持しつつ、同スパッタリング装置の第５プロセスチャンバーに基体１を移動させ、純度９９．５％超のＡｌＴｉの合金ターゲットをセットし、同チャンバー内のステージに第２誘電体層４が形成されている面が露出するように基体１を載置するとともに、同チャンバー内のアルゴンガス流量を約４０ｓｃｃｍに設定した。この状態において、ターゲットに２．０ｋＷの電力を印加してグロー放電を発生させ、反射層５を成膜させた。かかる成膜は膜厚が５０〜７０ｎｍになるまで行い、これによって、第２誘電体層４の表面に、反射層５を形成した。
【００３９】
次に、同スパッタリング装置から基体１を取り出し、スピンコート法により着色層６の表面にアクリレート系紫外線硬化性樹脂（日本化薬（株）製、ＭＤ３４１）を塗布した。次いで、紫外線を照射して紫外線硬化性樹脂を硬化させ、これにより、厚さが約５μｍの保護層６を形成した。
【００４０】
実施例１では、従来のように第１から第３までの３室のプロセスチャンバーを使用して第１誘電体層を形成せずに、２室のプロセスチャンバーにて第１誘電体層を形成した。その際、スパッタリングパワーを従来の２．１ｋｗｈよりも高い２．５ｋｗｈとしたが、それに伴うターゲット割れやスパッタ間のバラツキはなかった。また、ピンホール欠陥（異物付着）の確率は、従来に比べ有意に低下した。
【００４１】
実施例２
実施例１で使用したシールドリングの内径を１２９ｍｍとした以外は実施例１と同様にしてＭＤを製造した。この場合、実施例１と同等以上のピンホール歩留りの改善が見られるとともに、実施例１よりも異常放電が減少した。また、シールドリングの内径を小さくしたことによる蓄熱も認められなかった。
【００４２】
実施例３
実施例１で使用したシールド部材をステンレス鋼（ＳＵＳ３０３）製とした以外は実施例１と同様にしてＭＤを製造した。この場合、実施例１と同等以上のピンホール歩留りの改善が見られるとともに、実施例１よりも異常放電が減少した。
【産業上の利用可能性】
【００４３】
以上説明してきたように、本発明によれば、ピンホール歩留りが改善され、また異常放電が減少し、電気特性に優れた光ディスクを生産性よく製造することができる。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施の形態に係るＭＤの層構成を概略的に示す断面図である。
【図２】本発明の実施の形態に係るプロセスチャンバーの内部の概略的構成図である。
【符号の説明】
【００４５】
１  基体
２  第１誘電体層
３  記録層
４  第２誘電体層
５  反射層
６  保護層
７  液体潤滑層
１０  光ディスク
１１  プロセスチャンバー
１２  ターゲット
１２ａ  ターゲット表面
１２ｂ  ターゲット側面
１３  バッキングプレート
１４  シールドリング
１４ａ  シールドリング先端
１５  シールド
１６  基体
１７  係止部材
【図１】
2005108392.tif 000003
【図２】
2005108392.tif 000004