(57)【要約】【課題】トランスの巻線として多層基板または積層された板状の導体を用いた構成で、トランスの体積を小さくできるとともに高効率かつ小型でノイズが小さいスイッチング電源装置を提供することを目的とするものである。【解決手段】直列に接続された２つ以上のコンデンサ２３〜２６をスイッチング素子２７〜３０、トランス３１、３２、整流素子３３、３４、３７、３８を有する２つ以上のスイッチング電源の入力端子２２ａ、２２ｂに接続して前記２つ以上のコンデンサ２３〜２６で得られる電圧を入力し、前記２つ以上のスイッチング電源により生成される電圧を共通の出力端子４０ａ、４０ｂに出力し、前記トランス３１、３２を板状の導体からなるコイルを重ね合わせて巻線としたスイッチング電源装置であり、巻線を介してのノイズ伝達を抑制でき安定した出力特性を得ることができる。【選択図】図１
2005224069.tif 000002
【特許請求の範囲】
【請求項１】
直列に接続された２つ以上のコンデンサをスイッチング素子、トランス、整流素子を有する２つ以上のスイッチング電源の入力端子に接続して前記２つ以上のコンデンサで得られる電圧を入力し、前記２つ以上のスイッチング電源により生成される電圧を共通の出力端子に出力し、前記トランスを板状の導体からなるコイルを重ね合わせて巻線としたスイッチング電源装置。
【請求項２】
トランスとしての巻線を多層プリント基板の銅箔パターンの積層構造とした請求項１に記載のスイッチング電源装置。
【請求項３】
多層プリント基板の１層当たりに１ターンの銅箔パターンを形成し、各層の前記銅箔パターンを接続部により接続する構成とした請求項２に記載のスイッチング電源装置。
【請求項４】
接続部を銅箔パターンの外部に設けた請求項３に記載のスイッチング電源装置。
【請求項５】
スイッチング電源をハーフブリッジコンバータとした請求項１に記載のスイッチング電源装置。
【請求項６】
２つ以上のスイッチング電源のスイッチング素子を等間隔でスイッチングする構成とした請求項１に記載のスイッチング電源装置。
【請求項７】
請求項１〜６のいずれか１つに記載のスイッチング電源装置を用いて半導体部品に電源供給する電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は産業用や民生用の電子機器に直流安定化電圧を供給するスイッチング電源装置およびそれを用いた電子機器に関するものである。
【背景技術】
【０００２】
スイッチング電源装置は電子機器の低価格化・小型化・高性能化・省エネルギー化に伴い、小型かつ高効率で安定した出力特性が強く求められている。近年、特にマイクロプロセッサに代表される半導体部品の低電圧化・大電流化に伴い、より安定した電圧の確保と大電流化に対応するため、集中型の給電システムから半導体部品に近接して給電する分散型給電システムへ移行している。この分散型給電システムでは機器の各部に電力を供給するのに用いられる比較的高いバス電圧（例えば４８Ｖ）から半導体部品の動作に必要な高安定な低電圧（例えば１Ｖ以下）に変換する必要がある。
【０００３】
スイッチング電源装置はオンオフを繰り返すスイッチング素子により矩形波状の交流電圧を発生させ、高周波のトランスなどを用いて電圧を変換し、変換された交流電圧を整流素子と平滑回路により直流に変換するものである。ここで用いられるトランスは磁性体にトランスの１次巻線と２次巻線を複数回巻いた構成であり、巻線に印加する電圧や誘起される電圧を巻線の巻数を調整することで変えることができる。
【０００４】
スイッチング電源装置ではトランスにより大まかな電圧の変換を行い、微調整はスイッチング素子のオンオフ比をＰＷＭ制御して行うことが一般的である。このトランスに巻かれる１次巻線や２次巻線は主に印加される電圧によって決定され、電圧が高いほど必要な巻数は多くなる。ここでトランスの巻数が多くなると巻線間の絶縁に必要な部分の体積が増加し、トランスの外形が大きくなる問題がある。
【０００５】
従来の薄型化・小型化を実現するスイッチング電源装置としては、図５〜図７に示すものがある。図５は従来のスイッチング電源装置の構成を示す回路ブロック図、図６（ａ）〜（ｅ）は従来のスイッチング電源装置の主要部分の信号波形を示す説明図、図７は従来のスイッチング電源装置のトランスの構成を示す説明図である。
【０００６】
例えば、多層プリント基板を用いる場合、巻数を多くするためには１層当たりの巻数を多くするか、層数を多くして対応する必要がある。以下、従来の代表的なスイッチング電源装置としてのハーフブリッジコンバータを例に詳しく説明する。
【０００７】
ハーフブリッジコンバータはトランスの巻線への電圧を小さくできる回路方式である。図５において、１は入力電圧Ｖｉｎ、ｌａ、ｌｂは入力端子、２は第１のコンデンサ、３は第２のコンデンサである。この第１のコンデンサ２と第２のコンデンサ３とのコンデンサ直列回路を入力端子１ａ、１ｂに接続する。４は第１のスイッチング素子、５は第２のスイッチング素子である。この第１のスイッチング素子４と第２のスイッチング素子５の直列回路を入力端子１ａ、１ｂに接続する。６はトランスであり、１次巻線６ａと第１の２次巻線６ｂと第２の２次巻線６ｃを有する。このトランス６の１次巻線６ａの一端を第１のコンデンサ２と第２のコンデンサ３の接続点に接続し、他端を第１のスイッチング素子４と第２のスイッチング素子５の接続点に接続する。トランス６の第１の２次巻線６ｂと第２の２次巻線６ｃは直列に接続される。７は第１の整流素子、８は第２の整流素子であり、トランス６の第１の２次巻線６ｂと第１の整流素子７は直列に接続される。またトランス６の第２の２次巻線６ｃと第２の整流素子８は直列に接続される。そして第１の整流素子７と第２の整流素子８とを接続し、トランス６の第１および第２の２次巻線６ｂ、６ｃに発生する電圧を全波整流する。９はインダクタンス素子、１０は平滑コンデンサであり、インダクタンス素子９と平滑コンデンサ１０とは直列に接続され、トランス６の第１の２次巻線６ｂと第２の２次巻線６ｃの接続点と第１の整流素子７と第２の整流素子８との接続点に接続され、第１および第２の整流素子７、８で得られる全波整流電圧を平滑し、平滑コンデンサ１０に安定な電圧を発生させる。１１ａ、１１ｂは出力端子、１２は負荷であり、平滑コンデンサ１０で得られる安定した電圧を出力電圧Ｖｏｕｔとして負荷１２に供給する。１３は制御回路であり、出力端子１１ａ、１１ｂの電圧を検出し、出力電圧を安定化させるため第１のスイッチング素子４と第２のスイッチング素子５のオンオフ比の時比率Ｄを決定し、それらを駆動する。
【０００８】
図６において、図６（ａ）は第１のスイッチング素子４の駆動波形、図６（ｂ）は第２のスイッチング素子５の駆動波形、図６（ｃ）はトランスの１次巻線６ａの電圧波形、図６（ｄ）はインダクタンス素子９と平滑コンデンサ１０の直列回路に印加される全波整流電圧の波形、図６（ｅ）はインダクタンス素子９を流れる電流の波形を示す。
【０００９】
第１のスイッチング素子４と第２のスイッチング素子５は等しい時比率Ｄ＜０．５で交互にオンオフする。第１のスイッチング素子４と第２のスイッチング素子５が等しい時比率Ｄでオンオフすることから、第１のコンデンサ２と第２のコンデンサ３で分割される電圧は入力電圧の半分Ｖｉｎ／２となる。第１のスイッチング素子４がオンするとトランス６の１次巻線６ａに第１のコンデンサ２の電圧Ｖｉｎ／２が印加される。ここでＮを１次と２次の巻数比とすると、トランス６の第１および第２の２次巻線６ｂ、６ｃには電圧Ｖｉｎ／（２Ｎ）が発生し、第１の整流素子７がオン、第２の整流素子８がオフし、その結果インダクタンス素子９と平滑コンデンサ１０の直列回路に電圧Ｖｉｎ／（２Ｎ）が印加される。同様に第２のスイッチング素子５がオンのときはトランスの１次巻線６ａに逆向きに電圧Ｖｉｎ／２を印加され、トランス６の第１および第２の２次巻線６ｂ、６ｃにも逆向きに電圧Ｖｉｎ／（２Ｎ）が印加される。このとき第１の整流素子７はオフ、第２の整流素子８はオンになり、インダクタンス素子９と平滑コンデンサ１０の直列回路には電圧Ｖｉｎ／（２Ｎ）が印加される。
【００１０】
第１および第２のスイッチング素子４、５がともにオフのときはトランス６の巻線電圧はゼロになり、第１および第２の整流素子７、８はオンになり、インダクタンス素子９と平滑コンデンサ１０の直列回路の電圧はゼロになる。インダクタンス素子９の電流は第１の整流素子７と第２の整流素子８を分割して流れる。出力電圧は第１のスイッチング素子４と第２のスイッチング素子５の時比率Ｄとトランス６の１次巻線６ａと２次巻線の巻数比（１次巻線：２次巻線＝Ｎ：１）によって決定され、出力電圧ＶｏｕｔはＤ（１／Ｎ）Ｖｉｎとなる。
【００１１】
ハーフブリッジコンバータでは入力電圧は第１のコンデンサ２と第２のコンデンサ３で分割され、トランス６の１次巻線６ａに印加される電圧は小さくなるので比較的１次と２次の巻数比Ｎは小さくてすむ。必要な出力電圧Ｖｏｕｔを得るのに巻数比Ｎと時比率Ｄの両方を任意に決定できるが、巻数比Ｎを小さくするとトランス６の２次巻線６ｂ、６ｃに発生する電圧が大きくなり、第１および第２の整流素子７、８に印加する電圧が大きくなるので、結果的に耐圧の高いデバイスが必要になりオン損失が大きくなる。
【００１２】
また、トランス６の１次巻線６ａに流れる電流が大きくなり同時に時比率Ｄは小さくなるが実効値は大きくなるので損失は増加する。したがって巻数比Ｎを小さくすると主にスイッチング素子の損失が増加する。逆に巻数比Ｎを大きくするとスイッチング素子の損失は小さくなるがトランス６の巻数比が大きくなるので、多層基板コイルなどのトランスを用いた場合、１層当たりの巻数の増加や層数を増加させたりする必要があり大型化する問題がある。
【００１３】
例えば、入力電圧４８Ｖ、出力電圧１Ｖとすると、巻数比Ｎ＝８でＤ＝０．１６６となる。Ｎ＝８を実現するためには１層１ターンで構成すると、１次巻線と２次巻線エリアを等しくする場合、１６層の多層基板が必要になる。また８層で構成しようとすると、１次巻線は１層２ターンとする必要がある。図７において、８層基板に１層２ターンの１次巻線を構成し、８：１：１のトランスの巻線を構成した場合における基板上にエッチングなどで作られる銅箔パターン１４と、磁束を通すコア部に相当する空間１５を示す。Ａ〜Ｉは貫通スルーホールを示しており、同じ記号は同位置のスルーホールで対応する層の銅箔パターン１４を接続する。このように１層２ターンを構成するためにはパターン間の距離の確保が必要になることと層間の接続がコイルの内側になり、電流を流せない空間が多く生じて空間の利用効率が悪化してトランスが大型化するという問題点がある。
【００１４】
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
【特許文献１】特開平６−２１５９５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら従来の構成では、トランス６の巻線として多層基板または積層された板状の導体を用いるとき、巻数比を大きくできないのでスイッチング素子の損失の悪化を招き、また損失を改善するために巻数比を大きくするとトランスが大型化するという問題点があった。
【００１６】
また、多層基板や積層された板状の導体を用いるとき、コイル間の浮遊容量が大きくなり第１および第２のスイッチング素子４、５のオンオフによって生じるスイッチング電圧波形により浮遊容量を介してノイズの伝達が大きくなり、安定度が悪化する問題点もあった。
【００１７】
本発明はトランスの巻線として多層基板または積層された板状の導体を用いるときに巻数比の増加を伴わず時比率を大きくできるため、スイッチング素子の損失とトランスの体積を小さくできるとともに、高効率かつ小型でノイズが小さいスイッチング電源装置およびそれを用いた電子機器を提供することを目的とするものである。
【課題を解決するための手段】
【００１８】
上記目的を達成するために、本発明は以下の構成を有する。
【００１９】
本発明の請求項１に記載の発明は、直列に接続された２つ以上のコンデンサをスイッチング素子、トランス、整流素子を有する２つ以上のスイッチング電源の入力端子に接続して前記２つ以上のコンデンサで得られる電圧を入力し、前記２つ以上のスイッチング電源により生成される電圧を共通の出力端子に出力し、前記トランスを板状の導体からなるコイルを重ね合わせて巻線としたスイッチング電源装置であり、巻線を介してのノイズ伝達を抑制でき安定した出力特性が得られるという作用効果を有する。
【００２０】
本発明の請求項２に記載の発明は、トランスとしての巻線を多層プリント基板の銅箔パターンの積層構造としたものであり、巻線を介してのノイズ伝達を抑制でき安定した出力特性が得られるという作用効果を有する。
【００２１】
本発明の請求項３に記載の発明は、多層プリント基板の１層当たりに１ターンの銅箔パターンを形成し、各層の前記銅箔パターンを接続部により接続する構成としたものであり、巻線を形成する領域を有効に活用することができ、小型化が実現できるという作用効果を有する。
【００２２】
本発明の請求項４に記載の発明は、接続部を銅箔パターンの外部に設けることにより、巻線を形成する領域を有効に活用することができて小型化が実現できるという作用効果を有する。
【００２３】
本発明の請求項５に記載の発明は、スイッチング電源をハーフブリッジコンバータとしたものであり、より低い出力電圧に対しても対応できてトランスの小型化が実現できるという作用効果を有する。
【００２４】
本発明の請求項６に記載の発明は、２つ以上のスイッチング電源のスイッチング素子を等間隔でスイッチングする構成としたものであり、リップルを相殺することができるため安定した出力電圧が得られるという作用効果を有する。
【００２５】
本発明の請求項７に記載の発明は、請求項１〜６のいずれか１つに記載のスイッチング電源装置を用いて半導体部品に電源供給する電子機器であり、スイッチング電源装置の小型化により電子機器全体の小型化が図れるとともに安定した出力電圧が供給できるため、電子機器としての特性の安定化が図れるという作用効果を有する。
【発明の効果】
【００２６】
本発明のスイッチング電源装置は、２つ以上のスイッチング電源により生成される電圧を共通の出力端子に出力し、トランスを板状の導体からなるコイルを重ね合わせて巻線としたものであり、小型で巻線を介してのノイズ伝達を抑制でき安定した出力特性をもつスイッチング電源装置を提供できるという効果を奏するものである。
【発明を実施するための最良の形態】
【００２７】
（実施の形態１）
図１は本発明の実施の形態１におけるスイッチング電源装置の構成を示す回路ブロック図である。
【００２８】
図１において、２１は入力直流電圧、２２ａ、２２ｂは入力端子、２３は第１のコンデンサ、２４は第２のコンデンサ、２５は第３のコンデンサ、２６は第４のコンデンサであり、第１〜第４のコンデンサ２３〜２６は直列に接続され入力端子２２ａ、２２ｂの間に接続される。２７は第１のスイッチング素子、２８は第２のスイッチング素子であり、第１のスイッチング素子２７と第２のスイッチング素子２８は直列に接続され、第１のコンデンサ２３と第２のコンデンサ２４の直列回路に接続される。２９は第３のスイッチング素子、３０は第４のスイッチング素子であり、第３のスイッチング素子２９と第４のスイッチング素子３０の直列回路は第３のコンデンサ２５と第４のコンデンサ２６との直列回路の両端に接続される。３１は第１のトランスであり、１次巻線３１ａ、第１の２次巻線３１ｂおよび第２の２次巻線３１ｃとを有し、第１の２次巻線３１ｂと第２の２次巻線３１ｃは直列に接続される。３２は第２のトランスであり、１次巻線３２ａ、第１の２次巻線３２ｂおよび第２の２次巻線３２ｃとを有し、第１の２次巻線３２ｂと第２の２次巻線３２ｃは直列に接続される。３３は第１の整流ダイオード、３４は第２の整流ダイオードであり、第１の整流ダイオード３３と第２の整流ダイオード３４のカソードは互いに接続され、アノードはトランス３１の第１の２次巻線３１ｂと第２の２次巻線３１ｃに接続される。３５は第１のチョークコイル、３６は平滑コンデンサであり、第１のチョークコイル３５と平滑コンデンサ３６の直列回路は第１の整流ダイオード３３と第２の整流ダイオード３４の接続点（カソード）に一端を接続し、他端をトランス３１の第１の２次巻線３１ｂと第２の２次巻線３１ｃの接続点に接続される。３７は第３の整流ダイオード、３８は第４の整流ダイオードであり、第３の整流ダイオード３７と第４の整流ダイオード３８はカソードを互いに接続され、アノードをトランス３２の第１の２次巻線３２ｂと第２の２次巻線３２ｃに接続される。３９は第２のチョークコイルであり、一端を第３の整流ダイオード３７と第４の整流ダイオード３８の接続点に接続し、他端を第１のチョークコイル３５と平滑コンデンサ３６の接続点に接続する。４０ａ、４０ｂは出力端子であり、平滑コンデンサ３６の両端に接続される。４１は負荷であり、出力端子４０ａ、４０ｂに接続されて電力を消費する。４２は制御回路であり、出力端子４０ａ、４０ｂの電圧を検出し、出力電圧を安定化させるため第１〜第４のスイッチング素子２７〜３０のオンオフ比を決定し、それらを同じデューティ比の時比率Ｄになるように駆動する。第１のスイッチング素子２７と第３のスイッチング素子２９は位相差が９０度になるように設定される。
【００２９】
第１のハーフブリッジコンバータ１００は、第１のコンデンサ２３、第２のコンデンサ２４、第１のスイッチング素子２７、第２のスイッチング素子２８、第１のトランス３１、第１の整流ダイオード３３、第２の整流ダイオード３４、第１のチョークコイル３５、平滑コンデンサ３６から構成される。また第２のハーフブリッジコンバータ１０１は、第３のコンデンサ２５、第４のコンデンサ２６、第３のスイッチング素子２９、第４のスイッチング素子３０、第２のトランス３２、第３の整流ダイオード３７、第４の整流ダイオード３８、第２のチョークコイル３９、平滑コンデンサ３６から構成される。
【００３０】
次に、本発明の実施の形態１におけるスイッチング電源装置の動作について、図２（ａ）〜（ｉ）を用いて説明する。なお動作については１周期の繰り返しとなるため、１周期（時刻Ｔ０〜Ｔ８）について説明する。図２（ａ）〜（ｉ）は本発明の実施の形態１におけるスイッチング電源装置の主要部分の信号波形を示す説明図である。
【００３１】
図２において、図２（ａ）〜（ｄ）は第１〜第４のスイッチング素子２７〜３０の駆動波形、図２（ｅ）、（ｆ）は第１、第２のトランス３１、３２の１次巻線３１ａ、３２ａへの印加電圧の波形、図２（ｇ）、（ｈ）は第１、第２のチョークコイル３５、３９の電流の波形、図２（ｉ）は第１、第２のチョークコイル３５、３９の電流の和の波形を示している。
【００３２】
まず、第１および第２のトランス３１、３２の１次巻線３１ａ、３２ａの側について説明する。図２（ａ）、（ｂ）において、時刻Ｔ０〜Ｔ３の間で第１のスイッチング素子２７がオン状態、第２のスイッチング素子２８がオフ状態となり、図２（ｅ）に示すように、第１のコンデンサ２３に充電された電圧が第１のトランス３１の１次巻線３１ａに印加され、第１のトランス３１の１次巻線３１ａが電圧ＶＨとなる。そして時刻Ｔ３〜Ｔ４の間で第１および第２のスイッチング素子２７、２８がオフ状態となり、図２（ｅ）に示すように、第１のトランス３１の１次巻線３１ａが開放され、第１のトランス３１の１次巻線３１ａが電圧ＶＭとなる。そして時刻Ｔ４〜Ｔ７の間で第１のスイッチング素子２７がオフ状態、第２のスイッチング素子２８がオン状態となり、図２（ｅ）に示すように、第２のコンデンサ２４で充電された電圧が時刻Ｔ０〜Ｔ３の間と逆方向に第１のトランス３１の１次巻線３１ａに印加され、第１のトランス３１の１次巻線３１ａが電圧ＶＬとなる。さらに時刻Ｔ７〜Ｔ８の間で第１および第２のスイッチング素子２７、２８がオフ状態となり、図２（ｅ）に示すように、第１のトランス３１の１次巻線３１ａが開放され、第１のトランス３１の１次巻線３１ａが電圧ＶＭとなる。以降同様の動作を繰り返す。
【００３３】
また、第２のトランス３２についても第１のトランス３１と同様の動作を行う。
【００３４】
まず、図２（ｃ）、（ｄ）において、時刻Ｔ２〜Ｔ５の間で第３のスイッチング素子２９がオン状態、第４のスイッチング素子３０がオフ状態となり、図２（ｆ）に示すように、第３のコンデンサ２５に充電された電圧が第２のトランス３２の１次巻線３２ａに印加され、第２のトランス３２の１次巻線３２ａが電圧ＶＨとなる。そして時刻Ｔ５〜Ｔ６の間で第３および第４のスイッチング素子２９、３０がオフ状態となり、図２（ｆ）に示すように、第２のトランス３２の１次巻線３２ａが開放され、第２のトランス３２の１次巻線３２ａが電圧ＶＭとなる。そして時刻Ｔ６〜Ｔ８、Ｔ０〜Ｔ１の間で第３のスイッチング素子２９がオフ状態、第４のスイッチング素子３０がオン状態となり、図２（ｆ）に示すように、第４のコンデンサ２６で充電された電圧が時刻Ｔ２〜Ｔ５の間と逆方向に第２のトランス３２の１次巻線３２ａに印加され、第２のトランス３２の１次巻線３２ａが電圧ＶＬとなる。さらに時刻Ｔ１〜Ｔ２の間で第３および第４のスイッチング素子２９、３０がオフ状態となり、図２（ｆ）に示すように、第２のトランス３２の１次巻線３２ａが開放され、第２のトランス３２の１次巻線３２ａが電圧ＶＭとなる。以降同様の動作を繰り返す。
【００３５】
次に、第１および第２のトランス３１、３２の２次巻線３１ｂ、３１ｃ、３２ｂ、３２ｃの動作について説明する。
【００３６】
まず第１のトランス３１について、図２（ｅ）に示すように時刻Ｔ０〜Ｔ８の１周期の２次巻線３１ｂ、３１ｃの側の動作について説明する。
【００３７】
図２（ｅ）において、時刻Ｔ０〜Ｔ３の間で第１のトランス３１の２次巻線３１ｂに第１のトランス３１の巻数比に応じて電圧が発生し、第１の整流ダイオード３３がオンする。そして第１のチョークコイル３５に電圧が印加され、図２（ｇ）に示すように、第１のチョークコイル３５の電流が増加する。そして時刻Ｔ３〜Ｔ４で第１のスイッチング素子２７がオフすると、第１のトランス３１の１次巻線３１ａは開放になり電流はゼロになる。第１のトランス３１の第１の２次巻線３１ｂと第２の２次巻線３１ｃには第１のチョークコイル３５の電流が分割して流れるため、第１の整流ダイオード３３と第２の整流ダイオード３４はオンになり、第１のトランス３１の１次巻線３１ａと第１の２次巻線３１ｂと第２の２次巻線３１ｃに発生する電圧はゼロになる。したがって第１のチョークコイル３５と平滑コンデンサ３６の直列回路の印加電圧は０Ｖになり、第１のチョークコイル３５の電流は減少する。そして時刻Ｔ４〜Ｔ７で第２のスイッチング素子２８がオンすると第１のトランス３１の１次巻線３１ａには第２のコンデンサ２４の電圧が印加される。この時の電圧は時刻Ｔ０〜Ｔ３の時とは逆向きの電圧になる。したがって第１のトランス３１の第１の２次巻線３１ｂと第２の２次巻線３１ｃにも逆向きの電圧が発生し、第１の整流ダイオード３３をオフにする。第１のチョークコイル３５にはオン状態である第２の整流ダイオード３４を介して第１のトランス３１の巻数比に応じた電圧が誘起され、図２（ｇ）に示すように、第１のチョークコイル３５を流れる電流は増加する。さらに時刻Ｔ７〜Ｔ８で第２のスイッチング素子２８がオフすると第１のトランス３１の１次巻線３１ａは開放され、電流はゼロになる。そして第１のチョークコイル３５の電流は第１のトランス３１の第１の２次巻線３１ｂと第２の２次巻線３１ｃを分割して流れるため、第１の整流ダイオード３３と第２の整流ダイオード３４がオンし、第１のトランス３１の全ての巻線に印加される電圧はゼロになり、図２（ｇ）に示すように、第１のチョークコイル３５と平滑コンデンサ３６の直列回路には０Ｖが印加されるので第１のチョークコイル３５の電流が減少する。
【００３８】
第２のトランス３２の第１および第２の２次巻線３２ｂ、３２ｃの側においても同様の動作を行う。
【００３９】
図２（ｆ）において、時刻Ｔ２〜Ｔ５の間で第２のトランス３２の２次巻線３２ｂに第２のトランス３２の巻数比に応じて電圧が発生し、第３の整流ダイオード３７がオンする。そして第２のチョークコイル３９に電圧が印加され、図２（ｈ）に示すように、第２のチョークコイル３９の電流が増加する。そして時刻Ｔ５〜Ｔ６で第３のスイッチング素子２９がオフすると、第２のトランス３２の１次巻線３２ａは開放になり電流はゼロになる。第２のトランス３２の第２の２次巻線３２ｂと第２の２次巻線３２ｃには第２のチョークコイル３９の電流が分割して流れるため、第３の整流ダイオード３７と第２の整流ダイオード３８はオンになり、第２のトランス３２の１次巻線３２ａと第１の２次巻線３２ｂと第２の２次巻線３２ｃに発生する電圧はゼロになる。したがって第２のチョークコイル３９と平滑コンデンサ３６の直列回路の印加電圧は０Ｖになり、第２のチョークコイル３９の電流は減少する。そして時刻Ｔ６〜Ｔ８、Ｔ０〜Ｔ１で第４のスイッチング素子３０がオンすると第２のトランス３２の１次巻線３２ａには第４のコンデンサ２６の電圧が印加される。この時の電圧は時刻Ｔ２〜Ｔ５の時とは逆向きの電圧になる。したがって第２のトランス３２の第１の２次巻線３２ｂと第２の２次巻線３２ｃにも逆向きの電圧が発生し、第３の整流ダイオード３７をオフにする。第２のチョークコイル３９にはオン状態である第４の整流ダイオード３８を介して第２のトランス３２の巻数比に応じた電圧が誘起され、図２（ｈ）に示すように、第２のチョークコイル３９を流れる電流は増加する。さらに時刻Ｔ１〜Ｔ２で第４のスイッチング素子３０がオフすると第２のトランス３２の１次巻線３２ａは開放され、電流はゼロになる。そして第２のチョークコイル３９の電流は第２のトランス３２の第１の２次巻線３２ｂと第２の２次巻線３２ｃを分割して流れるため、第３の整流ダイオード３７と第４の整流ダイオード３８がオンし、第２のトランス３２の全ての巻線に印加される電圧はゼロになり、図２（ｈ）に示すように、第２のチョークコイル３９と平滑コンデンサ３６の直列回路には０Ｖが印加されるので第２のチョークコイル３９の電流が減少する。
【００４０】
そして、図１に示すように、図２（ｇ）、（ｈ）に示す電流が共通の出力端子４０ａ、４０ｂに出力されるため、第１および第２のトランス３１、３２の発生する電流値の和となり、図２（ｉ）に示す電流波形となる。
【００４１】
但し、第１のハーフブリッジコンバータ１００と第２のハーフブリッジコンバータ１０１は同期して動作しており、さらに、制御回路４２は第１のスイッチング素子２７のオンオフタイミングと第３のスイッチング素子２９のオンオフタイミングを９０度の位相差で駆動するように設定されており、２次側においても、第１のチョークコイル３５を流れる電流と第２のチョークコイル３９を流れる電流を加算して出力するためにリップルは相殺され小さくなる。
【００４２】
出力電圧は第１のスイッチング素子２７と第２のスイッチング素子２８のオンオフの時比率Ｄと第１のトランス３１の１次巻線と２次巻線の巻数比（１次巻線：２次巻線＝Ｎ：１）によって決定されるが、従来のハーフブリッジコンバータ単独の場合と異なり本発明の複数のハーフブリッジコンバータでは入力電圧が等価的にＶｉｎの半分になるので出力電圧は以下のように表される。
【００４３】
Ｖｏｕｔ＝Ｄ（１／Ｎ）（Ｖｉｎ／２）
この場合、各ハーフブリッジコンバータの入力電圧Ｖｉｎはこの入力電圧Ｖｉｎの半分になり、さらに第１のコンデンサ２３と第２のコンデンサ２４で分割され、第１のトランス３１の１次巻線３１ａに印加される電圧は入力電圧Ｖｉｎの１／４となり、従来のハーフブリッジコンバータ単独の場合と比較してトランスの印加電圧はさらに半分になる。その結果必要な出力電圧Ｖｏｕｔを得るのに巻数比Ｎはさらに半分にすることができる。
【００４４】
次に、従来の回路構成と比較するために、本発明の回路構成の場合のトランスの仕様を計算する。従来の回路での計算と同様に、例えば入力電圧を４８Ｖ、出力電圧を１Ｖとすると、巻数比Ｎ＝４でＤ＝０．１６６となる。Ｎ＝４を実現するためには、１次巻線と２次巻線のエリアを等しくしたとき、８層の多層基板で１層１ターンで構成することが可能になる。
【００４５】
以下、図３を用いて本発明のスイッチング電源装置に用いるトランスについて説明する。図３は本発明の実施の形態１における多層基板を用いたトランスの構成を示す説明図である。図３に示すように８層基板に１層２ターンの１次巻線を構成し、４：１：１のトランスの巻線を構成したときの各層の銅箔パターンである。４３は基板上にエッチングなどで作られる銅箔パターン、４４は磁束を通すコア部に相当する空間である。そして４５ａ〜４５ｄはトランスの１次巻線側、４６ａ〜４６ｄは２次巻線側である。またＡ〜Ｉは貫通スルーホールを示しており同じ記号は同位置のスルーホールで対応する層の銅箔パターン４３を接続する。
【００４６】
１次巻線４５ａ〜４５ｄを直列に接続しているために、巻数比は小さくできる。またトランスの巻数比は４：１であり、８層の多層基板で構成している。１次巻線は４層で１層当たり１ターンを構成し、２次巻線側４６ａ〜４６ｄは２層分を並列に接続して１ターンを構成し、第２の２次巻線も同様に２層分を並列に接続し１ターンを構成している。１層当たり１ターンを実現しているので１次巻線４５ａ〜４５ｄの間および２次巻線４６ａ〜４６ｄの間の接続は貫通スルーホールＡ〜Ｉを用いて巻線部の外側で接続する構成としている。これにより巻線の内側での接続は不要になり、１層当たり２ターン以上を構成するための巻線間の絶縁部や層間で２ターンの巻線の内側で接続するスルーホールなどは不要となり、コイルを形成する空間を有効利用できて小型化が可能になる。
【００４７】
同じ条件で比較のために、従来のハーフブリッジコンバータを２台用意し、１次側を並列にした時との比較を行う。この場合、２次側の電流は同じになるので、銅箔パターン４３は同じ幅とし、本発明の１次側電流は従来と比較して２倍流れるので銅箔パターン幅は２倍にしている。図３に示すように、図７に示した巻線部の面積に対して約２０％の削減ができる。
【００４８】
また、本発明の回路構成により１次側に印加する電圧の振幅が小さくなることでノイズ源そのものが小さくなる。即ち浮遊容量が大きい多層基板や巻線を板状の導体で積層した構成としても、巻線を介してのノイズの伝達は少なくなり高安定なスイッチング電源装置が構成できるという特徴がある。
【００４９】
ここでは、ハーフブリッジコンバータを例にとって説明したが、他のフォワード型やブリッジ型、プッシュプル型に代表されるスイッチングコンバータを用いて１次側を直列接続し２次側を並列接続した時にも同様な効果が得られるが、特にハーフブリッジコンバータを用いた時は直列接続によるトランスの１次巻線の低減に加えてハーフブリッジコンバータはトランスの１次巻線に印加される電圧が小さくなるので、より低い出力電圧に対しても対応が可能になりトランスの小型化に特に効果がある。
【００５０】
以上に説明した効果により、マイクロプロセッサなどの半導体部品の分散型給電システムにおいて、比較的高いバス電圧（例えば４８Ｖ）から、半導体部品の動作に必要な低電圧を高安定に供給する必要のあるスイッチング電源装置に対して特に有効である。
【００５１】
（実施の形態２）
図４は本発明の実施の形態２におけるスイッチング電源装置の構成を示す回路ブロック図である。実施の形態１とは３つのハーフブリッジコンバータになっている点が異なっている。各ハーフブリッジコンバータの動作は実施の形態１で説明した動作と同じであり重複するので省略する。図４において、２１は入力直流電圧、２２ａ、２２ｂは入力端子、３００〜３０２は第１〜第３のハーフブリッジコンバータであり、第１〜第３のトランス４７〜４９を有する。第１のハーフブリッジコンバータ３００と第２のハーフブリッジコンバータ３０１と第３のハーフブリッジコンバータ３０２の出力電流は加算して平滑され、リップル電流を吸収するものである。４０ａ、４０ｂは出力端子、４１は負荷である。４２は制御回路であり、出力端子４０ａ、４０ｂの電圧を検出し、安定化を図るため第１〜第３のハーフブリッジコンバータ３００〜３０２のスイッチング素子のオンオフの時比率を決定し駆動する。各ハーフブリッジコンバータ３００〜３０２では等間隔に駆動信号をシフトし、各ハーフブリッジコンバータ３００〜３０２の出力電流を加算し、出力電流リップルを相殺するように駆動される。また全てのスイッチング素子は等しいオンオフ比になるように設定されている。
【００５２】
以上のように接続されたスイッチング電源装置において、その動作を説明する。
【００５３】
実施の形態１と異なる点はハーフブリッジコンバータが２つから３つになる点であり、第１〜第３のハーフブリッジコンバータ３００〜３０２の出力電流は３相で動作し、出力において加算され、リップル電流は互いにキャンセルされる。ここでは各ハーフブリッジコンバータ３００〜３０２の入力電圧はさらに小さくなり、スイッチング素子に印加される電圧も入力電圧の１／３になり、トランスの１次巻線に印加される電圧も（１／６）Ｖｉｎになる。これは実施の形態１に対して、２／３であり、より出力電圧の仕様が低い場合でも対応が可能になる。
【００５４】
例えば、実施の形態１では出力１Ｖに対して８層基板で対応していたが、同様仕様のトランスで出力電圧が（２／３）×１Ｖ＝０．６６７Ｖへの対応が可能になる。したがって出力電圧が低くなると通常のトランスの巻数比が高くなるが、直列数を増やすことで基板の層数を増やすことなく対応が可能になる。このようにすることによりトランスの１次巻線に印加される電圧の振幅を小さくでき、ノイズは実施の形態１と比較してさらに小さくなる。また各ハーフブリッジコンバータ３００〜３０２でスイッチング素子のタイミングの位相をシフトすることで、マルチフェーズ効果により出力リップルが単独動作の３倍の周波数で動作するため、少ない平滑コンデンサで安定化ができる効果を有する。
【００５５】
なお、３つのハーフブリッジコンバータを例にとって説明したが、４つ以上のハーフブリッジコンバータを用いる時でも同様の効果を得られるのはいうまでもない。
【００５６】
また、ハーフブリッジコンバータを例にとって説明したが、他のフォワードコンバータやブリッジ型、プッシュプル形コンバータでも同様の効果が得られる。
【００５７】
実施の形態２においても、マイクロプロセッサなどの半導体部品の分散型給電システムにおいて、比較的高い（例えば４８Ｖ）バス電圧から、半導体部品の動作に必要な低電圧を高安定に供給する必要のあるスイッチング電源装置に対して特に有効である。
【産業上の利用可能性】
【００５８】
本発明にかかるスイッチング電源装置は、多層基板または板状の導体を積層して巻線を構成するトランスを有するスイッチング電源を複数個並列に接続することにより、トランスの空間効率がよく小型で高効率なスイッチング電源装置が構成できるという効果を有し、各種電子機器などに有用である。
【図面の簡単な説明】
【００５９】
【図１】本発明の実施の形態１におけるスイッチング電源装置の構成を示す回路ブロック図
【図２】（ａ）〜（ｉ）本発明の実施の形態１におけるスイッチング電源装置の主要部分の信号波形を示す説明図
【図３】本発明の実施の形態１における多層基板を用いたトランスの構成を示す説明図
【図４】本発明の実施の形態２におけるスイッチング電源装置の構成を示す回路ブロック図
【図５】従来のスイッチング電源装置の構成を示す回路ブロック図
【図６】（ａ）〜（ｅ）従来のスイッチング電源装置の主要部分の信号波形を示す説明図
【図７】従来のスイッチング電源装置のトランスの構成を示す説明図
【符号の説明】
【００６０】
２１  入力直流電圧
２２ａ、２２ｂ  入力端子
２３  第１のコンデンサ
２４  第２のコンデンサ
２５  第３のコンデンサ
２６  第４のコンデンサ
２７  第１のスイッチング素子
２８  第２のスイッチング素子
２９  第３のスイッチング素子
３０  第４のスイッチング素子
３１  第１のトランス
３１ａ  第１のトランスの１次巻線
３１ｂ  第１のトランスの第１の２次巻線
３１ｃ  第１のトランスの第２の２次巻線
３２  第２のトランス
３２ａ  第２のトランスの１次巻線
３２ｂ  第２のトランスの第１の２次巻線
３２ｃ  第２のトランスの第２の２次巻線
３３  第１の整流ダイオード
３４  第２の整流ダイオード
３５  第１のチョークコイル
３６  平滑コンデンサ
３７  第３の整流ダイオード
３８  第４の整流ダイオード
３９  第２のチョークコイル
４０ａ、４０ｂ  出力端子
４１  負荷
４２  制御回路
４３  銅箔パターン
４４  コア部
４５ａ  多層基板の１層目の１次巻線
４５ｂ  多層基板の２層目の１次巻線
４５ｃ  多層基板の３層目の１次巻線
４５ｄ  多層基板の４層目の１次巻線
４６ａ  多層基板の１層目の２次巻線
４６ｂ  多層基板の２層目の２次巻線
４６ｃ  多層基板の３層目の２次巻線
４６ｄ  多層基板の４層目の２次巻線
４７  第１のトランス
４８  第２のトランス
４９  第３のトランス
１００  第１のハーフブリッジコンバータ
１０１  第２のハーフブリッジコンバータ
３００  第１のハーフブリッジコンバータ
３０１  第２のハーフブリッジコンバータ
３０２  第３のハーフブリッジコンバータ
【図１】
2005224069.tif 000003
【図２】
2005224069.tif 000004
【図３】
2005224069.tif 000005
【図４】
2005224069.tif 000006
【図５】
2005224069.tif 000007
【図６】
2005224069.tif 000008
【図７】
2005224069.tif 000009