(57)【要約】【課題】本発明は、結晶化触媒の均一な低濃度拡散制御で金属触媒から形成されるシードの位置を調整して多結晶シリコーン層内のチャネル領域を単結晶に近いように形成することによって薄膜トランジスタの素子特性を向上させて均一な値を得ることができる薄膜トランジスタ及びその製造方法を提供する。【解決手段】本発明の薄膜トランジスタは基板上に形成された金属触媒層、金属触媒層上に次々と形成された第１キャッピング層及び第２キャッピング層パターンを含む。製造方法は金属触媒層上に第１キャッピング層を形成する。第１キャッピング層上に第２キャッピング層を形成してパターニングする。パターニングされた第２キャッピング層上に非晶質シリコーン層を形成する。金属触媒を拡散させる。非晶質シリコーン層を結晶化して多結晶シリコーン層を形成する段階を含む。【選択図】図３Ｅ
2005354028.tif 000002
【特許請求の範囲】
【請求項１】
基板と；
前記基板上に形成された金属触媒層と；
前記金属触媒層上に形成された第１キャッピング層と；
前記第１キャッピング層上に形成された第２キャッピング層パターンと；及び
前記第２キャッピング層パターン上に形成される半導体層パターンを含むことを特徴とする薄膜トランジスタ。
【請求項２】
前記第１キャッピング層はシリコーン窒化膜またはシリコーン酸化膜で構成されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記第２キャッピング層パターンはシリコーン窒化膜またはシリコーン酸化膜で構成されることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記第２キャッピング層パターンの厚さが第１キャッピング層の厚さより厚いことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項５】
前記第２キャッピング層パターンの密度が第１キャッピング層の密度より大きいことを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項６】
前記第２キャッピング層パターン間の間隔は１ないし５０μｍであることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項７】
前記金属触媒はニッケルであることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項８】
基板と；
前記基板上に形成された金属触媒層と；
前記金属触媒層上に形成された第１キャッピング層パターンと；
前記第１キャッピング層パターン上に形成された第２キャッピング層；及び
前記第２キャッピング層上に形成される半導体層パターンを含むことを特徴とする薄膜トランジスタ。
【請求項９】
前記第１キャッピング層パターンはシリコーン窒化膜またはシリコーン酸化膜で構成されることを特徴とする請求項８に記載の薄膜トランジスタ。
【請求項１０】
前記第２キャッピング層はシリコーン窒化膜またはシリコーン酸化膜で構成されることを特徴とする請求項８に記載の薄膜トランジスタ。
【請求項１１】
前記第１キャッピング層パターンの厚さが第２キャッピング層の厚さより厚いことを特徴とする請求項８に記載の薄膜トランジスタ。
【請求項１２】
前記第１キャッピング層パターンの密度が第２キャッピング層の密度より大きいことを特徴とする請求項８に記載の薄膜トランジスタ。
【請求項１３】
前記第１キャッピング層パターン間の間隔は１ないし５０μｍであることを特徴とする請求項８に記載の薄膜トランジスタ。
【請求項１４】
前記金属触媒はニッケルであることを特徴とする請求項８に記載の薄膜トランジスタ。
【請求項１５】
基板上に金属触媒層を形成して；
前記金属触媒層上に第１キャッピング層を形成して；
前記第１キャッピング層上に第２キャッピング層を形成した後パターニングして；
前記パターニングされた第２キャッピング層上に非晶質シリコーン層を形成して；
前記金属触媒を拡散させて；
前記非晶質シリコーン層を結晶化して多結晶シリコーン層を形成することを含むことを特徴とする薄膜トランジスタの製造方法。
【請求項１６】
前記金属触媒層はプラズマ化学気相法またはスパッタ方法を利用して形成することを特徴とする請求項１５に記載の薄膜トランジスタの製造方法。
【請求項１７】
前記第１キャッピング層または第２キャッピング層はプラズマ強化化学気相蒸着法を用いて形成することを特徴とする請求項１５に記載の薄膜トランジスタの製造方法。
【請求項１８】
前記金属触媒の拡散は熱処理によりなされることを特徴とする請求項１５に記載の薄膜トランジスタの製造方法。
【請求項１９】
前記熱処理は２００ないし７００℃で行われることを特徴とする請求項１８に記載の薄膜トランジスタの製造方法。
【請求項２０】
前記非晶質シリコーン層の結晶化は熱処理によりなされることを特徴とする請求項１５に記載の薄膜トランジスタの製造方法。
【請求項２１】
前記熱処理は４００ないし１０００℃で行われることを特徴とする請求項２０に記載の薄膜トランジスタの製造方法。
【請求項２２】
前記多結晶シリコーン層を形成した後にチャネル層を形成することをさらに含むことを特徴とする請求項１５に記載の薄膜トランジスタの製造方法。
【請求項２３】
前記チャネル層は前記第２キャッピング層パターンの端部で少なくとも１ないし５μｍ離れた所から形成されることを特徴とする請求項２２に記載の薄膜トランジスタの製造方法。
【請求項２４】
基板上に金属触媒層を形成して；
前記金属触媒層上に第１キャッピング層を形成した後パターニングして；
前記第１キャッピング層パターン上に第２キャッピング層を形成して；
前記第２キャッピング層上に非晶質シリコーン層を形成して；
前記金属触媒を拡散させて；
前記非晶質シリコーン層を結晶化して多結晶シリコーン層を形成することを含むことを特徴とする薄膜トランジスタの製造方法。
【請求項２５】
前記金属触媒層はプラズマ化学気相法またはスパッタ方法を利用して形成することを特徴とする請求項２４に記載の薄膜トランジスタの製造方法。
【請求項２６】
前記第１キャッピング層または第２キャッピング層はプラズマ強化化学気相蒸着法を用いて形成することを特徴とする請求項２４に記載の薄膜トランジスタの製造方法。
【請求項２７】
前記金属触媒の拡散は熱処理によりなされることを特徴とする請求項２４に記載の薄膜トランジスタの製造方法。
【請求項２８】
前記熱処理は２００ないし７００℃で行われることを特徴とする請求項２７に記載の薄膜トランジスタの製造方法。
【請求項２９】
前記非晶質シリコーン層の結晶化は熱処理によりなされることを特徴とする請求項２４に記載の薄膜トランジスタの製造方法。
【請求項３０】
前記熱処理は４００ないし１０００℃で行われることを特徴とする請求項２９に記載の薄膜トランジスタの製造方法。
【請求項３１】
前記多結晶シリコーン層を形成した後にチャネル層を形成することをさらに含むことを特徴とする請求項２４に記載の薄膜トランジスタの製造方法。
【請求項３２】
前記チャネル層は前記第１キャッピング層パターンの端部で少なくとも１ないし５μｍ離れた所から形成されることを特徴とする請求項２２に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ及びその製造方法に係り、さらに詳細には非晶質シリコーン層下部に金属触媒層と第１及び第２キャッピング層を含む薄膜トランジスタ及びその製造方法に関する。
【背景技術】
【０００２】
一般に、多結晶シリコーン層は高い電界効果移動度と高速動作回路に適用が可能であってＣＭＯＳ回路構成が可能であるという長所があって薄膜トランジスタ用半導体層の用途で多く使われている。このような多結晶シリコーン層を利用した薄膜トランジスタは主にアクティブマトリックス液晶ディスプレー装置（ＡＭＬＣＤ）のアクティブ素子と有機電界発光素子（ＯＬＥＤ）のスイッチング素子及び駆動素子に使われる。
【０００３】
この時、薄膜トランジスタに用いる多結晶シリコーン層の製作は直接蒸着法、高温熱処理を利用した技術またはレーザー熱処理方法などを利用する。レーザー熱処理方法は低温工程が可能であって高い電界効果移動度を具現することができるが、高価のレーザー装備が必要であるので代替技術が多く研究されている。
【０００４】
現在、金属を利用して非晶質シリコーンを結晶化する方法は固相結晶化（ＳＰＣ、Ｓｏｌｉｄ  Ｐｈａｓｅ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）より低い温度で迅速な時間内に結晶化させることができる長所を有しているため多く研究されている。金属を利用した結晶化方法は金属誘導結晶化（ＭＩＣ、Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法と金属誘導側面結晶化（ＭＩＬＣ、Ｍｅｔａｌ  Ｉｎｄｕｃｅｄ  Ｌａｔｅｒａｌ  Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法に区分される。しかし、金属を利用した前記方法の場合にも金属汚染によって薄膜トランジスタの素子特性が低下する問題点がある。
【０００５】
一方、金属量を減らして良質の多結晶シリコーン層を形成させるために、イオン注入器を介して金属のイオン濃度を調節して高温処理、急速熱処理またはレーザー照射で良質の多結晶シリコーン層を形成させる技術と金属誘導結晶化方法で多結晶シリコーン層の表面を平坦にするために粘性がある有機膜と液状の金属を混合してコーティング方法で薄膜を蒸着した次に熱処理工程で結晶化する方法が開発されている。しかし、前記結晶化方法の場合にも多結晶シリコーン層で最も重要視されるグレーン大きさの大型化及び均一度側面で問題がある。
【０００６】
前記問題を解決するために蓋層を利用した結晶化方法で多結晶シリコーン層を製造する方法（公開特許２００３−００６０４０３）が開発された。前記方法は、基板上に金属触媒層を蒸着してその上にキャッピング層を形成させた次に、前記キャッピング層上に非晶質シリコーン層を形成して熱処理あるいはレーザーを利用して金属触媒をキャッピング層を介して非晶質シリコーン層に拡散させてシードを形成させた後、これを利用して多結晶シリコーン層を得る方法である。前記方法は金属触媒が蓋層を介して拡散するため必要以上の金属汚染を防止することができるという長所がある。しかし、前記方法の場合にも結晶化金属触媒の均一な低濃度制御が難しくて結晶化位置を制御するに難しいという問題点が相変らず残っている。
【特許文献１】公開特許２００３−００６０４０３
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明が解決しようとする技術的課題は上述した従来技術の問題点を解決するためのことであって、結晶化触媒の均一な低濃度拡散制御で金属触媒から形成されるシード（ｓｅｅｄ）の位置を調整して多結晶シリコーン層内のチャネル領域を単結晶に近いように形成することによって薄膜トランジスタの素子特性を向上させて均一な値を得ることができる薄膜トランジスタ及びその製造方法を提供することにその目的がある。
【課題を解決するための手段】
【０００８】
前記技術的課題を達成するために本発明の一側面は薄膜トランジスタを提供する。前記薄膜トランジスタは基板を具備して、前記基板上に形成された金属触媒層を含む。前記金属触媒層上に第１キャッピング層が位置して、前記第１キャッピング層上に第２キャッピング層パターンが位置する。前記第２キャッピング層パターン上に形成された半導体層パターンを含む。前記絶縁基板はガラスで構成されることができ、前記金属触媒はニッケルであることがある。
【０００９】
前記第１キャッピング層及び第２キャッピング層パターンはシリコーン窒化膜またはシリコーン酸化膜で構成されることができる。前記第２キャッピング層パターンの厚さが第１キャッピング層の厚さより厚いことが望ましくて、前記第２キャッピング層パターンの密度が第１キャッピング層の密度より大きいことが望ましい。
【００１０】
前記第２キャッピング層パターン間の間隔は１ないし５０μｍであることが望ましい。前記キャッピング層パターン間の間隔だと言うことは、いずれか一つのキャッピング層パターンとこれと隣接した他のキャッピング層パターン間の距離を言う。
【００１１】
また、前記薄膜トランジスタは基板を具備して、前記基板上に形成された金属触媒層を含む。前記金属触媒層上に第１キャッピング層パターンが位置して、前記第１キャッピング層パターン上に第２キャッピング層が位置する。前記第２キャッピング層上に形成された半導体層パターンを含む。前記絶縁基板はガラスで構成されることができ、前記金属触媒はニッケルであることがある。
【００１２】
前記第１キャッピング層パターン及び第２キャッピング層はシリコーン窒化膜またはシリコーン酸化膜で構成されることができる。前記第１キャッピング層パターンの厚さが第２キャッピング層の厚さより厚いことが望ましくて、前記第１キャッピング層パターンの密度が第２キャッピング層の密度より大きいことが望ましい。
【００１３】
前記第１キャッピング層パターン間の間隔は１ないし５０μｍであることが望ましい。
【００１４】
前記技術的課題を達成するために本発明の他の一側面は薄膜トランジスタの製造方法を提供する。前記製造方法は基板上に金属触媒層を形成することを具備する。前記金属触媒層上に第１キャッピング層を形成する。前記第１キャッピング層上に第２キャッピング層を形成してパターニングする。前記パターニングされた第２キャッピング層上に非晶質シリコーン層を形成する。前記金属触媒を拡散させる。前記非晶質シリコーン層を結晶化して多結晶シリコーン層を形成する段階を含む。
【００１５】
また、前記製造方法は基板上に金属触媒層を形成することを具備する。前記金属触媒層上に第１キャッピング層を形成してパターニングする。前記第１キャッピング層パターン上に第２キャッピング層を形成する。前記第２キャッピング層上に非晶質シリコーン層を形成する。前記金属触媒を拡散させる。前記非晶質シリコーン層を結晶化して多結晶シリコーン層を形成する段階を含む。
【００１６】
前記金属触媒層はプラズマ化学気相法（ＣＶＤ）またはスパッタ（Ｓｐｕｔｔｅｒ）方法を利用して形成することができ、前記第１キャッピング層または第２キャッピング層はプラズマ強化化学気相蒸着（ＰＥＣＶＤ）法を用いて形成することができる。
【００１７】
前記金属触媒の拡散は熱処理により構成されることができ、前記熱処理は２００ないし７００℃で行われることが望ましい。前記非晶質シリコーン層の結晶化は熱処理により構成されることができ、前記熱処理は４００℃ないし１０００℃で行われることが望ましい。
【００１８】
ひいては、前記製造方法は前記多結晶シリコーン層を形成した後にチャネル層を形成することをさらに含むことができ、前記チャネル層は前記キャッピング層パターンの端部で少なくとも１ないし５μｍ離れた所から形成されることが望ましい。
【発明の効果】
【００１９】
上述したように本発明によると、非晶質シリコーン層下部にキャッピング層が形成されるので非晶質シリコーン層を結晶化した後にキャッピング層を除去する必要がなく工程を進行することができて、結晶化触媒の均一な低濃度拡散制御で触媒から形成されるシードの位置を調節して多結晶シリコーン層内のチャネル領域を単結晶に近いように形成することによって薄膜トランジスタの素子特性を向上させて均一な値を得ることができる薄膜トランジスタ及びその製造方法を提供する利点がある。
【００２０】
前記では本発明の望ましい実施形態を参照しながら説明したが、該技術分野の熟練された当業者は特許請求範囲に記載された本発明の思想及び領域から外れない範囲内で本発明を多様に修正及び変更させることができることである。
【発明を実施するための最良の形態】
【００２１】
以下、本発明をさらに具体的に説明するために本発明による望ましい実施形態を添付した図面を参照しながら説明する。しかし、本発明はここで説明される実施形態に限定されなくて他の形態に具体化されることができる。明細書全体にかけて同一な参照番号は同一な構成要素を示す。
【００２２】
図１は本発明の第１実施形態による薄膜トランジスタの断面構造図である。
【００２３】
図１を参照すると、基板１０上に金属触媒１１層が形成されていて前記金属触媒１１層上に第１キャッピング層１２が形成されている。前記基板１０は絶縁基板が望ましく、ガラスを用いることができる。前記金属触媒１１でニッケルを用いることができる。前記第１キャッピング層１２はシリコーン窒化膜またはシリコーン酸化膜で構成されることができ、前記シリコーン窒化膜またはシリコーン酸化膜の厚さを薄くしたり密度を低く調節して金属触媒１１が拡散可能であるように調節する。すなわち、前記第１キャッピング層１２は金属触媒拡散可能層の役割を担当する。
【００２４】
前記第１キャッピング層１２上に第２キャッピング層パターン１３が形成されている。前記第２キャッピング層パターン１３はシリコーン窒化膜またはシリコーン酸化膜で構成されることができ、その厚さを前記第１キャッピング層１２より厚くしたり、密度を前記第１キャッピング層１２より大きく調節して金属触媒が拡散不可能になるように調節する。すなわち、前記第２キャッピング層パターン１３は金属触媒拡散不可能層の役割を担当する。一般に、酸化膜または窒化膜は不純物の拡散においてバリヤ（ｂａｒｒｉｅｒ）で作用するので、シリコーン酸化膜またはシリコーン窒化膜の密度を大きくすることによって金属触媒が拡散することを防止することができる。反面、シリコーン酸化膜またはシリコーン窒化膜の密度を低くすれば金属触媒の拡散が容易である。
【００２５】
また、前記第２キャッピング層のパターンは結晶化触媒が後述する非晶質シリコーン層に所望する所に拡散することができるように選択してパターニングする。この時、前記第２キャッピング層パターン間の間隔は１ないし５０μｍであることが金属触媒の低濃度制御側面で見るとき望ましい。
【００２６】
前記第１キャッピング層１２と前記第２キャッピング層パターン１３はまた、バッファー層としての役割をすることもする。言い換えて、金属触媒１１層の金属及び基板１０内の汚染物がシリコーン層に拡散されることを阻んでくれる役割も担当する。
【００２７】
前記第２キャッピング層パターン１３上に半導体層パターン１４が形成されている。前記半導体層パターン１４内部にはソース／ドレイン領域１５、１６及びチャネル層１７が形成されている。前記チャネル層１７は単結晶に近いシリコーン層で形成されることができる。
【００２８】
図２は本発明の第２実施形態による薄膜トランジスタの断面構造図である。
【００２９】
図２を参照すると、基板１０上に金属触媒１１層が形成されていて前記金属触媒１１層上に第１キャッピング層パターン２１が形成されている。前記第１キャッピング層パターン２１はシリコーン窒化膜またはシリコーン酸化膜で構成されることができ、前記シリコーン窒化膜またはシリコーン酸化膜の厚さを厚くしたり、密度を大きく調節して金属触媒が拡散不可能になるように調節する。
【００３０】
前記第１キャッピング層パターン２１上に第２キャッピング層２２が形成されている。前記第２キャッピング層２２はシリコーン窒化膜またはシリコーン酸化膜で構成されることができ、その厚さを前記第１キャッピング層パターン２１より薄くしたり、密度を前記第１キャッピング層パターン２１より低く調節して金属触媒が拡散可能であるように調節する。すなわち、前記第２キャッピング層２２は金属触媒拡散可能層の役割を担当する。
【００３１】
上述したことを除いては第１実施形態による薄膜トランジスタと同一である。
【００３２】
図３Ａないし図３Ｅは本発明の第１実施形態による薄膜トランジスタの製造方法を説明するための工程図である。
【００３３】
図３Ａを参照すると、基板３０上に金属触媒３１層を蒸着する。金属触媒３１はニッケルが望ましく、前記金属触媒３１層はスパッタを利用して蒸着することができる。また、イオン注入を介した方法でなされることができて、プラズマを利用して形成することができるが、プラズマを利用した方法は前記基板３０上に金属物質を配置してこれをプラズマに露出させて形成させることができる。前記金属触媒３１層上に第１キャッピング層３２を形成する。前記第１キャッピング層３２は前記したように金属触媒拡散可能層の役割を担当するためその厚さを薄くしたり密度を低く調節して金属触媒３１が拡散可能であるように形成させる。
【００３４】
図３Ｂを参照すると、前記第１キャッピング層３２上に第２キャッピング層を形成する。前記第２キャッピング層は前記したように金属触媒拡散不可能層の役割を担当するためその厚さを第１キャッピング層３２より厚くしたり、密度を第１キャッピング層３２より大きく調節して金属触媒３１が拡散不可能であるように形成させる。続いて、前記第２キャッピング層をパターニングして第２キャッピング層パターン３３を形成する。この時、後述するシードが所望する部分に形成されることができるように金属触媒３１が拡散する領域を選択してパターニングする。
【００３５】
図３Ｃを参照すると、前記第２キャッピング層パターン３３上に非晶質シリコーン層３４を形成する。前記非晶質シリコーン層３４はプラズマを利用した化学気相蒸着法（ＣＶＤ）を利用して形成させることができる。
【００３６】
図３Ｄを参照すると、前記金属触媒３１層の金属触媒を拡散させる。前記拡散は２００ないし７００℃で熱処理をすることによって遂行することができ、前記熱処理は１時間の間維持することが望ましい。前記熱処理を介して金属触媒３１は前記第１キャッピング層３２を通過して前記非晶質シリコーン層３４に拡散される。拡散した前記金属触媒は前記非晶質シリコーン層３４内部でシード３５を形成させる。前記シード３５というのは金属がシリコーンと会って形成される金属ケイ化物を意味する。後述する結晶化は前記シード３５からなされるが、普通は金属触媒のうち１／１００程度だけが拡散して前記シードを形成する。第２キャッピング層パターン３３により拡散していない金属触媒は前記第１キャッピング層３２に残るようになる。
【００３７】
図３Ｅを参照すると、前記非晶質シリコーン層３４を結晶化して多結晶シリコーン層３６を形成させる。前記結晶化は熱処理を介して遂行されることができ、前記熱処理は炉（Ｆｕｒｎａｃｅ）で長時間加熱することによってなされることができるが、この時結晶化温度は４００ないし１０００℃が望ましい。前記温度で熱処理をするようになれば前記シード３５から側面に成長して隣接したグレーンとあうようになってグレーン境界（Ｇｒａｉｎ  ｂｏｕｎｄａｒｙ）を形成して完全結晶化される。前記結晶化方法により形成された多結晶シリコーン層３６のグレーンはその直径が２０ないし２００μｍ、大きくは３００μｍまで成長できる。したがって、グレーン内部でも結晶性が良い部分をチャネル形成部３７にして後述するチャネル層を形成することができる。すなわち、半導体層内部のチャネル層を単結晶に近く形成させることができる。
【００３８】
続いて、図示しなかったが前記多結晶シリコーン層３６をパターニングしてイオン注入工程を介してソース／ドレイン領域及びチャネル層を形成する。すなわち、半導体層パターンを形成する。この時、前記チャネル層１７は前述したようにチャネル形成部３７に形成されるようにする。望ましくは、前記チャネル層１７を前記第２キャッピング層パターン３３の端部で少なくとも１ないし５μｍ離れた所から形成することが単結晶に近いチャネル層を形成することができて望ましい。
【００３９】
続けて、前記半導体層パターン上にゲート絶縁膜を形成した後前記ゲート絶縁膜上に金属層及びフォトレジスト層を次々と積層する。前記フォトレジスト層をパターニングして前記パターニングされたフォトレジスト層をマスクにして前記金属層をエッチングすることによってゲート電極を形成する。前記結果物を利用して薄膜トランジスタを完成できる。ここで、第１キャッピング層及び第２キャッピング層パターンが半導体層パターン下部に形成されているため前記キャッピング層を別途に除去する必要がなく工程を進行することができる。
【００４０】
図４Ａないし図４Ｅは本発明の第２実施形態による薄膜トランジスタの製造方法を説明するための工程図である。
【００４１】
図４Ａを参照すると、基板３０上に金属触媒３１層を蒸着する。前記金属触媒３１層上に第１キャッピング層を形成してパターニングして第１キャッピング層パターン４１を形成する。この時、後述するシードが所望する部分に形成されることができるように金属触媒３１が拡散する領域を選択してパターニングする。前記第１キャッピング層パターン４１は前記したように金属触媒拡散不可能層の役割を担当するためその厚さを厚くしたり密度を大きく調節して金属触媒が拡散不可能であるように形成させる。
【００４２】
図４Ｂを参照すると、前記第１キャッピング層パターン４１上に第２キャッピング層４２を形成する。前記したように前記第２キャッピング層４２は金属触媒拡散可能層の役割を担当するためその厚さを前記第１キャッピング層パターン４１より薄くしたり、密度を前記第１キャッピング層パターン４１より低く調節して金属触媒３１が拡散可能であるように調節する。
【００４３】
図４Ｃないし図４Ｅを参照すると、前記第２キャッピング層４２上に非晶質シリコーン層３４を形成して、熱処理を介して金属触媒を前記第２キャッピング層４２を通過させて前記非晶質シリコーン層３４内部に拡散させる。以後結晶化を介して多結晶シリコーン層３６を形成する。上述したことを除いては第１実施形態による薄膜トランジスタの製造方法と同一である。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１実施形態による薄膜トランジスタの断面構造図。
【図２】本発明の第２実施形態による薄膜トランジスタの断面構造図。
【図３Ａ】本発明の第１実施形態による薄膜トランジスタの製造方法を説明するための工程図。
【図３Ｂ】本発明の第１実施形態による薄膜トランジスタの製造方法を説明するための工程図。
【図３Ｃ】本発明の第１実施形態による薄膜トランジスタの製造方法を説明するための工程図。
【図３Ｄ】本発明の第１実施形態による薄膜トランジスタの製造方法を説明するための工程図。
【図３Ｅ】本発明の第１実施形態による薄膜トランジスタの製造方法を説明するための工程図。
【図４Ａ】本発明の第２実施形態による薄膜トランジスタの製造方法を説明するための工程図である。
【図４Ｂ】本発明の第２実施形態による薄膜トランジスタの製造方法を説明するための工程図である。
【図４Ｃ】本発明の第２実施形態による薄膜トランジスタの製造方法を説明するための工程図である。
【図４Ｄ】本発明の第２実施形態による薄膜トランジスタの製造方法を説明するための工程図である。
【図４Ｅ】本発明の第２実施形態による薄膜トランジスタの製造方法を説明するための工程図である。
【符号の説明】
【００４５】
１０、３０：基板
１１、３１：金属触媒
１２、３２：第１キャッピング層
１３、３３：第２キャッピング層パターン
１４：半導体層パターン
１５：ソース領域
１６：ドレイン領域
１７：チャネル層
２１、４１：第１キャッピング層パターン
２２、４２：第２キャッピング層
３４：非晶質シリコーン層
３５：シード
３６：多結晶シリコーン層
３７：チャネル形成部
【図１】
2005354028.tif 000003
【図２】
2005354028.tif 000004
【図３Ａ】
2005354028.tif 000005
【図３Ｂ】
2005354028.tif 000006
【図３Ｃ】
2005354028.tif 000007
【図３Ｄ】
2005354028.tif 000008
【図３Ｅ】
2005354028.tif 000009
【図４Ａ】
2005354028.tif 000010
【図４Ｂ】
2005354028.tif 000011
【図４Ｃ】
2005354028.tif 000012
【図４Ｄ】
2005354028.tif 000013
【図４Ｅ】
2005354028.tif 000014