(57)【要約】【課題】ゲイン抵抗切り替え時のアナログスイッチのオン抵抗の影響を小さくした差動増幅回路、オペアンプ回路およびそれを用いた受光増幅回路を提供する。【解決手段】ＮＰＮトランジスタＱ１、Ｑ３とＰＮＰトランジスタＱ４、Ｑ５と定電流源Ｉ１により構成される差動増幅回路のＮＰＮトランジスタＱ１側にエミッタを共通接続したＮＰＮトランジスタＱ２を接続し、ＮＰＮトランジスタＱ１及びＱ２の各コレクタにそれぞれアナログスイッチＡＳＷ−１ｃ及びＡＳＷ−２ｃを挿入接続しＰＮＰトランジスタＱ４のベース、コレクタ及びＰＮＰトランジスタＱ５のベースに接続する。  さらにＮＰＮトランジスタＱ１及びＱ２の各ベースにそれぞれアナログスイッチＡＳＷ−１ｂ及びＡＳＷ−２ｂを接続する。【選択図】図１
2005354445.tif 000002
【特許請求の範囲】
【請求項１】
入力部の一方の入力が並列に接続された複数の入力で構成され、前記複数の入力の各々に少なくとも１以上のアナログスイッチが接続されており、前記アナログスイッチの切り替えによって前記複数の入力のうちの一の入力が選択され、前記一の入力からの信号と前記入力部の他方の入力からの信号の差に比例した信号を出力することを特徴とする差動増幅回路。
【請求項２】
前記複数の入力の各々に接続されたアナログスイッチのうち少なくとも１つは電流が流れる箇所に配置されていることを特徴とする請求項１記載の差動増幅回路。
【請求項３】
他方の入力に常時オン状態のアナログスイッチが接続されていることを特徴とする請求項１または２記載の差動増幅回路。
【請求項４】
前記アナログスイッチがＣＭＯＳであることを特徴とする請求項１ないし３のいずれかに記載の差動増幅回路。
【請求項５】
請求項１ないし４のいずれかに記載の差動増幅回路にゲイン抵抗と出力部を有するオペアンプ回路であって、
前記複数の入力の各々に前記ゲイン抵抗が接続され、前記ゲイン抵抗は前記出力部にも接続されており、前記アナログスイッチの切り替えによって前記ゲイン抵抗を選択することを特徴とするオペアンプ回路。
【請求項６】
並列に接続された複数の入力部を有し、前記複数の入力部の各々に少なくとも１以上のアナログスイッチが接続されており、前記アナログスイッチの切り替えによって前記複数の入力部のうちの一の入力部が選択され、前記一の入力部に入力される２つの信号の差に比例した信号を出力することを特徴とする差動増幅回路。
【請求項７】
前記複数の入力の各々に接続されたアナログスイッチのうち少なくとも１つは電流が流れる箇所に配置されていることを特徴とする請求項６記載の差動増幅回路。
【請求項８】
前記アナログスイッチがＣＭＯＳであることを特徴とする請求項６または７記載の差動増幅回路。
【請求項９】
請求項６ないし８のいずれかに記載の差動増幅回路にゲイン抵抗と出力部を有するオペアンプ回路であって、
前記複数の入力部の各々にゲイン抵抗が接続され、前記ゲイン抵抗は出力部にも接続されており、前記アナログスイッチの切り替えによって前記ゲイン抵抗を選択することを特徴とするオペアンプ回路。
【請求項１０】
基準電位を与える複数の電圧源の各々に接続された少なくとも１以上のアナログスイッチを切り替えることにより、入力部の一方に入力される基準電位を選択することを特徴とする差動増幅回路。
【請求項１１】
前記複数の電圧源の各々に接続されたアナログスイッチのうち少なくとも１つは電流が流れる箇所に配置されていることを特徴とする請求項１０記載の差動増幅回路。
【請求項１２】
前記入力部の他方の入力に常時オン状態のアナログスイッチが接続されていることを特徴とする請求項１０または１１記載の差動増幅回路。
【請求項１３】
前記アナログスイッチがＣＭＯＳであることを特徴とする請求項１０ないし１２のいずれかに記載の差動増幅回路。
【請求項１４】
請求項１０ないし１３のいずれかに記載の差動増幅回路にゲイン抵抗と出力部を有するオペアンプ回路。
【請求項１５】
前記一方の入力部と前記出力部との間に設けられ、前記ゲイン抵抗と並列に接続する経路に少なくとも１以上のダイオードが接続されていることを特徴とする請求項５、９、１４のいずれかに記載のオペアンプ回路。
【請求項１６】
前記ダイオードの一部を少なくとも１以上のＮＰＮトランジスタに置き換え、前記ＮＰＮトランジスタのベースを前記ダイオードのアノードに、前記ＮＰＮトランジスタのエミッタを前記ダイオードのカソードにそれぞれ接続し、前記ＮＰＮトランジスタのコレクタを前記ベースよりも高電位に設定したことを特徴とする請求項１５記載のオペアンプ回路。
【請求項１７】
請求項５、９、１４〜１６のいずれかに記載のオペアンプ回路のいずれか一方の入力に光信号を電気信号に変換する受光素子が少なくとも１つ以上接続されていることを特徴とする受光増幅回路。
【請求項１８】
前記受光素子の少なくとも一部が並列に接続されており、前記並列に接続された受光素子の各々にアナログスイッチが接続されており、前記アナログスイッチの切り替えによって前記入力に信号を出力する受光素子を選択することを特徴とする請求項１７記載の受光増幅回路。
【請求項１９】
複数の機能回路の入力側及び出力側にそれぞれ接続したアナログスイッチの切り替えによって前記複数の機能回路のうち一の機能回路を選択することを特徴とする機能選択回路。
【請求項２０】
請求項１９記載の機能選択回路の前記複数の機能回路の入力側に光信号を電気信号に変換する受光素子が少なくとも１つ以上接続されていることを特徴とする受光回路。
【請求項２１】
前記機能選択回路が差動増幅回路であることを特徴とする請求項２０記載の受光回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はアナログスイッチを用いた差動増幅回路およびオペアンプ回路に関し、さらにそれらを用いた受光増幅回路に関する。
【背景技術】
【０００２】
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、機能回路へ供給電流をスイッチによりオン・オフして、動作させる回路を選択して用いる技術が知られている。
【０００３】
光ディスクの信号読み取りに使用する受光増幅回路は記録時と再生時でレーザの光パワーが異なるため、光信号を電気信号に変換してさらに増幅する際に、オペアンプのゲイン抵抗を切り替えて、出力電圧が増幅回路の出力ダイナミックレンジ内に収まるようにする必要がある。
【０００４】
図１２は従来の技術における受光増幅回路の回路図である。この構成では、ゲイン抵抗Ｒｇａを有するオペアンプとゲイン抵抗Ｒｇｂを有するオペアンプを並列に接続し、記録時と再生時で動作させるオペアンプ自体を切り替えてゲイン調整を行っている。また、各オペアンプを駆動する定電流源Ｉ９、Ｉ１０あるいはＩ１１、Ｉ１２を外部スイッチＳＷ１により切り替えてオン・オフさせている。
【０００５】
しかしながら、２つのオペアンプを並列に接続しているため回路規模が大きくなり、また回路の配線も複雑になるという短所を有している。
【０００６】
そこで、アナログスイッチを用いる技術が提案されている。
【０００７】
以下、図１３を参照しながら、特許文献１に示されるアナログスイッチを用いた受光増幅回路について説明する。
【０００８】
受光素子ＰＤ１の出力はオペアンプの−側入力へ接続され、同時に２本のゲイン抵抗へ接続されている。一方のゲイン抵抗Ｒｇａは直接オペアンプの出力へ接続されており、もう一方のゲイン抵抗ＲｇｂはアナログスイッチＡＳＷ−１５を介してオペアンプの出力へ接続されている。レーザ光パワーが小さい再生時はアナログスイッチＡＳＷ−１５がオフしており、オペアンプのゲイン抵抗はゲイン抵抗Ｒｇａのみで設定されており、高いゲインを有している。一方、レーザ光パワーが大きい記録時はアナログスイッチＡＳＷ−１５がオンしており、オペアンプのゲイン抵抗はゲイン抵抗Ｒｇａとゲイン抵抗Ｒｇｂの並列接続で設定されており、低いゲインに切り替えることができる。
【特許文献１】特開平１０−１０７５６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、アナログスイッチはオンした場合、流れる電流により変化するオン抵抗を有しているためゲイン抵抗に並列又は直列に接続すると入力信号に伴って設定したゲイン抵抗とは異なる抵抗値に変化し出力電圧が設定値とは異なるという問題が起きる。
【００１０】
そこで本発明は、上記問題点に鑑み、アナログスイッチのオン抵抗の影響を小さくした差動増幅回路、オペアンプ回路およびそれを用いた受光増幅回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上記課題を解決するため、本発明の第１の差動増幅回路は、入力部の一方の入力が並列に接続された複数の入力で構成され、前記複数の入力の各々に少なくとも１以上のアナログスイッチが接続されており、前記アナログスイッチの切り替えによって前記複数の入力のうちの一の入力が選択され、前記一の入力からの信号と前記入力部の他方の入力からの信号の差に比例した信号を出力することを特徴とする。
【００１２】
前記複数の入力の各々に接続されたアナログスイッチのうち少なくとも１つは電流が流れる箇所に配置されていることが好ましい。
【００１３】
他方の入力に常時オン状態のアナログスイッチが接続されていることが好ましい。
【００１４】
前記アナログスイッチがＣＭＯＳであることが好ましい。
【００１５】
本発明の第１のオペアンプ回路は、上記本発明の第１の差動増幅回路にゲイン抵抗と出力部を有するオペアンプ回路であって、前記複数の入力の各々に前記ゲイン抵抗が接続され、前記ゲイン抵抗は前記出力部にも接続されており、前記アナログスイッチの切り替えによって前記ゲイン抵抗を選択することを特徴とする。
【００１６】
本発明の第２の差動増幅回路は、並列に接続された複数の入力部を有し、前記複数の入力部の各々に少なくとも１以上のアナログスイッチが接続されており、前記アナログスイッチの切り替えによって前記複数の入力部のうちの一の入力部が選択され、前記一の入力部に入力される２つの信号の差に比例した信号を出力することを特徴とする。
【００１７】
前記複数の入力の各々に接続されたアナログスイッチのうち少なくとも１つは電流が流れる箇所に配置されていることが好ましい。
【００１８】
前記アナログスイッチがＣＭＯＳであることが好ましい。
【００１９】
本発明の第２のオペアンプ回路は、上記本発明の第２の差動増幅回路にゲイン抵抗と出力部を有するオペアンプ回路であって、前記複数の入力部の各々にゲイン抵抗が接続され、前記ゲイン抵抗は出力部にも接続されており、前記アナログスイッチの切り替えによって前記ゲイン抵抗を選択することを特徴とする。
【００２０】
本発明の第３の差動増幅回路は、基準電位を与える複数の電圧源の各々に接続された少なくとも１以上のアナログスイッチを切り替えることにより、入力部の一方に入力される基準電位を選択することを特徴とする。
【００２１】
前記複数の電圧源の各々に接続されたアナログスイッチのうち少なくとも１つは電流が流れる箇所に配置されていることが好ましい。
【００２２】
前記入力部の他方の入力に常時オン状態のアナログスイッチが接続されていることが好ましい。
【００２３】
前記アナログスイッチがＣＭＯＳであることが好ましい。
【００２４】
本発明の第３のオペアンプ回路は、上記本発明の第３の差動増幅回路にゲイン抵抗と出力部を有している。
【００２５】
上記本発明の第１〜第３のオペアンプ回路は、前記一方の入力部と前記出力部との間に設けられ、前記ゲイン抵抗と並列に接続する経路に少なくとも１以上のダイオードが接続されていることが好ましい。
【００２６】
前記ダイオードの一部を少なくとも１以上のＮＰＮトランジスタに置き換え、前記ＮＰＮトランジスタのベースを前記ダイオードのアノードに、前記ＮＰＮトランジスタのエミッタを前記ダイオードのカソードにそれぞれ接続し、前記ＮＰＮトランジスタのコレクタを前記ベースよりも高電位に設定しているのがさらに好ましい。
【００２７】
本発明の受光増幅回路は、上記本発明の第１〜第３のオペアンプ回路のいずれか一方の入力に光信号を電気信号に変換する受光素子が少なくとも１つ以上接続されていることを特徴とする。
【００２８】
前記受光素子の少なくとも一部が並列に接続されており、前記並列に接続された受光素子の各々にアナログスイッチが接続されており、前記アナログスイッチの切り替えによって前記入力に信号を出力する受光素子を選択することが好ましい。
【００２９】
本発明の機能選択回路は、複数の機能回路の入力側及び出力側にそれぞれ接続したアナログスイッチの切り替えによって前記複数の機能回路のうち一の機能回路を選択することを特徴とする。
【００３０】
また、本発明の受光回路は、上記本発明の機能選択回路の前記複数の機能回路の入力側に光信号を電気信号に変換する受光素子が少なくとも１つ以上接続されていることを特徴とする。
【００３１】
前記機能選択回路が差動増幅回路であることが好ましい。
【発明の効果】
【００３２】
本発明によれば、電流で動作する回路部分又は電流がほとんど流れないバイポーラトランジスタのベース部分にアナログスイッチを用いているので、差動増幅回路の動作時にアナログスイッチのオン抵抗の影響を小さくすることができ、これによってゲイン切り替え等の機能選択時に所望の特性を得ることが可能となる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施形態について、図面を参照しながら説明する。
【００３４】
（第１の実施形態）
図１は本発明の第１の実施形態における受光増幅回路の回路図である。
【００３５】
まず、図１に示すように、ＮＰＮトランジスタＱ１、Ｑ３とＰＮＰトランジスタＱ４、Ｑ５と定電流源Ｉ１により構成される差動増幅回路のＮＰＮトランジスタＱ１側にエミッタを共通接続したＮＰＮトランジスタＱ２を接続し、ＮＰＮトランジスタＱ１及びＱ２の各コレクタにそれぞれアナログスイッチＡＳＷ−１ｃ及びＡＳＷ−２ｃを挿入接続しＰＮＰトランジスタＱ４のベース、コレクタ及びＰＮＰトランジスタＱ５のベースに接続する。
【００３６】
さらにＮＰＮトランジスタＱ１及びＱ２の各ベースにそれぞれアナログスイッチＡＳＷ−１ｂ及びＡＳＷ−２ｂを接続する。アナログスイッチＡＳＷ−１ｂ、ＡＳＷ−１ｃがオンし、アナログスイッチＡＳＷ−２ｂ、ＡＳＷ−２ｃがオフしている場合、ＮＰＮトランジスタＱ１、Ｑ３とＰＮＰトランジスタＱ４、Ｑ５と定電流源Ｉ１により構成される差動増幅回路が動作状態となる。
【００３７】
逆にアナログスイッチＡＳＷ−１ｂ、ＡＳＷ−１ｃがオフし、アナログスイッチＡＳＷ−２ｂ、ＡＳＷ−２ｃがオンしている場合、ＮＰＮトランジスタＱ２、Ｑ３とＰＮＰトランジスタＱ４、Ｑ５と定電流源Ｉ１により構成される差動増幅回路が動作状態となる。
【００３８】
さらにアナログスイッチＡＳＷ−１ｂのもう一方の端子にアナログスイッチＡＳＷ−１ａ及びゲイン抵抗Ｒｇａを接続し、アナログスイッチＡＳＷ−２ｂのもう一方の端子にアナログスイッチＡＳＷ−２ａ及びゲイン抵抗Ｒｇｂを接続し、出力段としてＰＮＰトランジスタＱ６及び定電流源Ｉ２を接続することにより、オペアンプが構成される。
【００３９】
アナログスイッチＡＳＷ−１ａ、ＡＳＷ−１ｂ、ＡＳＷ−１ｃがオンし、アナログスイッチＡＳＷ−２ａ、ＡＳＷ−２ｂ、ＡＳＷ−２ｃがオフしている場合、オペアンプのゲインはゲイン抵抗Ｒｇａに設定される。逆にアナログスイッチＡＳＷ−１ａ、ＡＳＷ−１ｂ、ＡＳＷ−１ｃがオフし、アナログスイッチＡＳＷ−２ａ、ＡＳＷ−２ｂ、ＡＳＷ−２ｃがオンしている場合、オペアンプのゲインはゲイン抵抗Ｒｇｂに設定される。
【００４０】
さらにアナログスイッチＡＳＷ−１ａ及びＡＳＷ−２ａの各々もう一方の端子を接続し、受光素子を直列に接続することでアナログスイッチによりゲイン抵抗を切り替えることができる受光増幅回路となる。すなわち、ゲイン抵抗Ｒｇａの抵抗値が小さく、ゲイン抵抗Ｒｇｂの抵抗値が大きいとすると、入射光パワーが大きい記録時の場合、アナログスイッチＡＳＷ−１ａ、ＡＳＷ−１ｂ、ＡＳＷ−１ｃをオンし、アナログスイッチＡＳＷ−２ａ、ＡＳＷ−２ｂ、ＡＳＷ−２ｃをオフさせると受光増幅回路のゲインは小さいので電圧出力は受光増幅回路の出力ダイナミックレンジ内に出力される。逆に入射光パワーが小さい再生時の場合、アナログスイッチＡＳＷ−１ａ、ＡＳＷ−１ｂ、ＡＳＷ−１ｃをオフし、アナログスイッチＡＳＷ−２ａ、ＡＳＷ−２ｂ、ＡＳＷ−２ｃをオンさせると受光増幅回路のゲインは大きいので電圧出力は受光増幅回路の出力ダイナミックレンジ内に出力される。
【００４１】
アナログスイッチＡＳＷ−１ａ、ＡＳＷ−１ｃ、ＡＳＷ−２ａ、ＡＳＷ−２ｃは回路中の電流動作箇所に挿入接続しているためアナログスイッチのオン抵抗の影響はほとんど無視出来るが、アナログスイッチＡＳＷ−１ｂ、ＡＳＷ−２ｂはＮＰＮトランジスタＱ１及びＱ２のベース電流とアナログスイッチＡＳＷ−１ｂ、ＡＳＷ−２ｂのオン抵抗により微小ではあるが電圧降下が発生するため、図２に示すように差動増幅回路の基準電圧側の入力であるＮＰＮトランジスタＱ３のベースに常時オンしたアナログスイッチＡＳＷ−３を挿入接続し微小な電圧降下をキャンセルしている。
【００４２】
また、記録時はレーザ光パワーが大きいため、回路が飽和しないようにクリップ回路を接続している場合が多い。図３に示すように、ゲイン抵抗Ｒｇａに並列にクリップ電圧に応じたダイオードＤ１〜Ｄｎをｎ個接続することにより、クリップ回路を内蔵したゲイン構成を選択することが出来る。
【００４３】
さらにレーザ光パワーが大きい場合、クリップ回路が上記のダイオードＤ１〜Ｄｎで構成されているとＰＮＰトランジスタＱ６のコレクタ電流がダイオードＤ１〜Ｄｎへ供給されているため、ＰＮＰトランジスタＱ６のコレクタ電流が不足する可能性がある。図４に示すように、クリップ回路を構成しているダイオードの変わりにコレクタを高電位Ｖｃｃ３に接続したＮＰＮトランジスタＱＤ１を接続することによりＰＮＰトランジスタＱ６のコレクタ電流を抑制することが出来る。
【００４４】
第１の実施形態によると、差動増幅回路中で、アナログスイッチは回路中の電流動作箇所に挿入接続しているため、アナログスイッチのオン抵抗の影響を小さくすることができ、オペアンプの特性への影響が小さい。また、ゲイン抵抗の切り替えによって受光信号のダイナミックレンジを調整する際に設定値からのずれを抑えることができ、良好な特性の受光増幅回路を設計することができる。
【００４５】
（第２の実施形態）
図５に示すように、ＰＮＰトランジスタＱ１１、Ｑ１２及び定電流源Ｉ３を共通接続として、ＮＰＮトランジスタＱ７、Ｑ８で構成される差動増幅回路とＮＰＮトランジスタＱ９、Ｑ１０で構成される差動増幅回路を並列に構成し、ＮＰＮトランジスタＱ７、Ｑ８、Ｑ９、Ｑ１０の各コレクタにそれぞれアナログスイッチＡＳＷ−４ｂ、ＡＳＷ−４ｃ、ＡＳＷ−５ｂ、ＡＳＷ−５ｃを挿入接続し、各差動増幅回路のＮＰＮトランジスタＱ７、Ｑ８のエミッタと定電流源Ｉ３の間にアナログスイッチＡＳＷ−４ｄを挿入接続し、ＮＰＮトランジスタＱ９、Ｑ１０のエミッタと定電流源Ｉ３の間にアナログスイッチＡＳＷ−５ｄを挿入接続する。アナログスイッチＡＳＷ−４ｂ、ＡＳＷ−４ｃ、ＡＳＷ−４ｄがオンし、アナログスイッチＡＳＷ−５ｂ、ＡＳＷ−５ｃ、ＡＳＷ−５ｄがオフしている場合、ＮＰＮトランジスタＱ７、Ｑ８とＰＮＰトランジスタＱ１１、Ｑ１２と定電流源Ｉ３により構成される差動増幅回路が動作状態となる。逆にアナログスイッチＡＳＷ−４ｂ、ＡＳＷ−４ｃ、ＡＳＷ−４ｄがオフし、アナログスイッチＡＳＷ−５ｂ、ＡＳＷ−５ｃ、ＡＳＷ−５ｄがオンしている場合、ＮＰＮトランジスタＱ９、Ｑ１０とＰＮＰトランジスタＱ１１、Ｑ１２と定電流源Ｉ３により構成される差動増幅回路が動作状態となる。
【００４６】
さらにＮＰＮトランジスタＱ７のベースにアナログスイッチＡＳＷ−４ａ及びゲイン抵抗Ｒｇａを接続し、ＮＰＮトランジスタＱ９のベースにアナログスイッチＡＳＷ−５ａ及びゲイン抵抗Ｒｇｂを接続し、出力段としてＰＮＰトランジスタＱ１３及び定電流源Ｉ４を接続し、ＮＰＮトランジスタＱ８及びＱ１０にそれぞれゲイン抵抗Ｒｇａ及びＲｇｂに応じた基準抵抗Ｒｒｅｆ１及びＲｒｅｆ２を接続することにより各ゲイン抵抗Ｒｇａ、Ｒｇｂに応じた出力オフセット電圧調整が可能なオペアンプが構成される。
【００４７】
アナログスイッチＡＳＷ−４ａ、ＡＳＷ−４ｂ、ＡＳＷ−４ｃ、ＡＳＷ−４ｄがオンし、アナログスイッチＡＳＷ−５ａ、ＡＳＷ−５ｂ、ＡＳＷ−５ｃ、ＡＳＷ−５ｄがオフしている場合、オペアンプのゲインはゲイン抵抗Ｒｇａに設定される。逆にアナログスイッチＡＳＷ−４ａ、ＡＳＷ−４ｂ、ＡＳＷ−４ｃ、ＡＳＷ−４ｄがオフし、アナログスイッチＡＳＷ−５ａ、ＡＳＷ−５ｂ、ＡＳＷ−５ｃ、ＡＳＷ−５ｄがオンしている場合、オペアンプのゲインはゲイン抵抗Ｒｇｂに設定される。
【００４８】
さらにアナログスイッチＡＳＷ−４ａ及びＡＳＷ−５ａの各々もう一方の端子を接続し、受光素子を直列に接続することでアナログスイッチによりゲイン抵抗を切り替えることができ、各ゲイン抵抗に応じた出力オフセット電圧調整が可能な受光増幅回路となる。
【００４９】
すなわち、ゲイン抵抗Ｒｇａの抵抗値が小さく、ゲイン抵抗Ｒｇｂの抵抗値が大きいとすると、入射光パワーが大きい記録時の場合、アナログスイッチＡＳＷ−４ａ、ＡＳＷ−４ｂ、ＡＳＷ−４ｃ、ＡＳＷ−４ｄをオンし、アナログスイッチＡＳＷ−５ａ、ＡＳＷ−５ｂ、ＡＳＷ−５ｃ、ＡＳＷ−５ｄをオフさせると受光増幅回路のゲインは小さいので電圧出力は受光増幅回路の出力ダイナミックレンジ内に出力される。
【００５０】
逆に入射光パワーが小さい再生時の場合、アナログスイッチＡＳＷ−４ａ、ＡＳＷ−４ｂ、ＡＳＷ−４ｃ、ＡＳＷ−４ｄをオフし、アナログスイッチＡＳＷ−５ａ、ＡＳＷ−５ｂ、ＡＳＷ−５ｃ、ＡＳＷ−５ｄをオンさせると受光増幅回路のゲインは大きいので電圧出力は受光増幅回路の出力ダイナミックレンジ内に出力される。
【００５１】
また、第１の実施形態と同様に、記録時はレーザ光パワーが大きいため、回路が飽和しないようにクリップ回路を接続している場合が多い。図６に示すように、ゲイン抵抗Ｒｇａに並列にクリップ電圧に応じたダイオードＤ１〜Ｄｎをｎ個接続することにより、クリップ回路を内蔵したゲイン構成を選択することが出来る。
【００５２】
第２の実施形態によると、差動増幅回路中で、アナログスイッチは回路中の電流動作箇所に挿入接続しているため、アナログスイッチのオン抵抗の影響を小さくすることができ、オペアンプの特性への影響が小さい。また、ゲイン抵抗の切り替えによって受光信号のダイナミックレンジを調整する際に設定値からのずれを抑えることができ、良好な特性の受光増幅回路を設計することができる。
【００５３】
また、アナログスイッチによりゲイン抵抗Ｒｇａ、Ｒｇｂを切り替えて、これらの抵抗値に応じた出力オフセット電圧調整が可能なオペアンプ回路およびそれを用いた受光増幅回路を提供することができる。
【００５４】
（第３の実施形態）
図７に示すように、２種類の受光素子ＰＤ１及びＰＤ２の各々の出力にアナログスイッチＡＳＷ−６及びＡＳＷ−７を接続し、アナログスイッチＡＳＷ−６及びＡＳＷ−７のもう一方の端子を接続し、ゲイン抵抗Ｒｇａを設定したオペアンプの入力に接続する。アナログスイッチＡＳＷ−６をオンし、アナログスイッチＡＳＷ−７をオフすると受光素子ＰＤ１が動作状態となる。逆にアナログスイッチＡＳＷ−６をオフし、アナログスイッチＡＳＷ−７をオンすると受光素子ＰＤ２が動作状態となる。
【００５５】
受光素子ＰＤ１及びＰＤ２は同一パターン、同一構造であっても別パターン、別構造であってもアナログスイッチＡＳＷ−６及びＡＳＷ−７をオン・オフすることにより一つのオペアンプで信号処理することが出来る。
【００５６】
第３の実施形態によると、差動増幅回路中で、アナログスイッチは回路中の電流動作箇所に挿入接続しているため、アナログスイッチのオン抵抗の影響を小さくすることができ、オペアンプの特性への影響が小さい良好な特性の受光増幅回路を設計することができる。
【００５７】
また、アナログスイッチのオン・オフで受光素子を選択できるため、ＤＶＤ／ＣＤ両用等の用途に応じて最適な構造の受光素子を選んで受光信号を得ることができる。その結果、受光信号の安定度および品質を格段に向上できる。
【００５８】
（第４の実施形態）
図８に示すように、ＮＰＮトランジスタＱ１９、Ｑ２０とＰＮＰトランジスタＱ２１、Ｑ２２と定電流源Ｉ７で構成される差動増幅回路の基準電圧側の入力であるＮＰＮトランジスタＱ２０のベースに基準抵抗Ｒｒｅｆ１を接続し、基準抵抗Ｒｒｅｆ１のもう一方の端子をアナログスイッチＡＳＷ−８及びＡＳＷ−９に接続し、アナログスイッチＡＳＷ−８及びＡＳＷ−９のそれぞれもう一方の端子を異なる電圧源Ｖｃｃ４及びＶｃｃ５に接続する。アナログスイッチＡＳＷ−８をオンし、アナログスイッチＡＳＷ−９をオフすると差動増幅回路の基準電圧はＶｃｃ４に設定される。逆にアナログスイッチＡＳＷ−８をオフし、アナログスイッチＡＳＷ−９をオンすると差動増幅回路の基準電圧はＶｃｃ５に設定される。
【００５９】
基準電圧Ｖｃｃ４及びＶｃｃ５により前記差動増幅回路で構成される受光増幅回路の出力ダイナミックレンジを変更することが出来る。
【００６０】
さらに、アナログスイッチＡＳＷ−８、ＡＳＷ−９はＮＰＮトランジスタＱ２０のベース電流とアナログスイッチＡＳＷ−８又はＡＳＷ−９のオン抵抗により微小ではあるが電圧降下が発生するため、図９に示すように、差動増幅回路の信号入力側であるＮＰＮトランジスタＱ１９のベースに常時オンしたアナログスイッチＡＳＷ−１０を挿入接続し微小な電圧降下をキャンセルしている。
【００６１】
第４の実施形態によると、差動増幅回路中で、アナログスイッチは回路中の電流動作箇所に挿入接続しているため、アナログスイッチのオン抵抗の影響を小さくすることができ、オペアンプの特性への影響が小さい良好な特性の受光増幅回路を設計することができる。
【００６２】
また、上記したようにアナログスイッチのオン・オフで基準電圧を選択できるため、ダイナミックレンジの設定等を簡便に行うことができ、設計変更の要望等に容易に応えられるため、回路の自由度が向上する。
【００６３】
（第５の実施形態）
図１０に示すように、機能回路１及び２のそれぞれの入出力にアナログスイッチＡＳＷ−１１ａ、ＡＳＷ−１１ｂ及びＡＳＷ−１２ａ、ＡＳＷ−１２ｂを接続し、アナログスイッチＡＳＷ−１１ａ及びＡＳＷ−１２ａのもう一方の端子を接続し、受光素子ＰＤ１に接続し、アナログスイッチＡＳＷ−１１ｂ及びＡＳＷ−１２ｂのもう一方の端子を接続し、出力端子Ｖｏへ接続する。アナログスイッチＡＳＷ−１１ａ、ＡＳＷ−１１ｂをオンし、アナログスイッチＡＳＷ−１２ａ、ＡＳＷ−１２ｂをオフすることにより、受光素子ＰＤ１からの信号を機能回路１で信号処理して出力端子Ｖｏへ出力することが出来る。
【００６４】
逆にアナログスイッチＡＳＷ−１１ａ、ＡＳＷ−１１ｂをオフし、アナログスイッチＡＳＷ−１２ａ、ＡＳＷ−１２ｂをオンすることにより、受光素子ＰＤ１からの信号を機能回路２で信号処理して出力端子Ｖｏへ出力することが出来る。
【００６５】
図１１に示すように、前記機能回路１をオペアンプＡＭＰ１、前記機能回路２をオペアンプＡＭＰ２とすれば、アナログスイッチＡＳＷ−１３ａ、ＡＳＷ−１３ｂをオンし、アナログスイッチＡＳＷ−１４ａ、ＡＳＷ−１４ｂをオフすることにより、受光素子ＰＤ１からの信号をオペアンプＡＭＰ１で信号処理して出力端子Ｖｏへ出力することが出来る。逆にアナログスイッチＡＳＷ−１３ａ、ＡＳＷ−１３ｂをオフし、アナログスイッチＡＳＷ−１４ａ、ＡＳＷ−１４ｂをオンすることにより、受光素子ＰＤ１からの信号をオペアンプＡＭＰ２で信号処理して出力端子Ｖｏへ出力することが出来る。
【００６６】
第５の実施形態によると、差動増幅回路中で、アナログスイッチは回路中の電流動作箇所に挿入接続しているため、アナログスイッチのオン抵抗の影響を小さくすることができ、オペアンプの特性への影響が小さい良好な特性の受光増幅回路を設計することができる。
【００６７】
また、上記したようにアナログスイッチのオン・オフで機能回路を選択できるため、設計自由度の高い回路を実現することができる。
【産業上の利用可能性】
【００６８】
本発明に係る差動増幅回路およびオペアンプ回路は、アナログスイッチを用いた機能切り替え回路として、特に受光回路等に有用である。
【図面の簡単な説明】
【００６９】
【図１】本発明の第１の実施形態における受光増幅回路の回路図
【図２】本発明の第１の実施形態における別の受光増幅回路の回路図
【図３】本発明の第１の実施形態におけるダイオードを用いた受光増幅回路の回路図
【図４】本発明の第１の実施形態におけるダイオードを用いた別の受光増幅回路の回路図
【図５】本発明の第２の実施形態における受光増幅回路の回路図
【図６】本発明の第２の実施形態におけるダイオードを用いた受光増幅回路の回路図
【図７】本発明の第３の実施形態における受光増幅回路の回路図
【図８】本発明の第４の実施形態における受光増幅回路の回路図
【図９】本発明の第４の実施形態における別の受光増幅回路の回路図
【図１０】本発明の第５の実施形態における受光増幅回路の回路図
【図１１】本発明の第５の実施形態における別の受光増幅回路の回路図
【図１２】従来の技術における受光増幅回路の回路図
【図１３】従来の技術におけるアナログスイッチを用いた受光増幅回路の回路図
【符号の説明】
【００７０】
ＰＤ１、ＰＤ２  受光素子
Ｑ１〜Ｑ４１  トランジスタ
ＱＤ１  クリップ用トランジスタ
Ｄ１〜Ｄｎ  クリップ用ダイオード
ＡＳＷ−１〜ＡＳＷ−１５  アナログスイッチ
Ｒｇａ、Ｒｇｂ  ゲイン抵抗
Ｒｒｅｆ１、Ｒｒｅｆ２  基準抵抗
Ｉ１〜Ｉ１２  定電流源
ＡＭＰ１〜ＡＭＰ３  オペアンプ
Ｖｃｃ１〜Ｖｃｃ７  電圧源
Ｖｏ  出力電圧端子
Ｖｅｅ  接地電圧
ＳＷ１  スイッチ
【図１】
2005354445.tif 000003
【図２】
2005354445.tif 000004
【図３】
2005354445.tif 000005
【図４】
2005354445.tif 000006
【図５】
2005354445.tif 000007
【図６】
2005354445.tif 000008
【図７】
2005354445.tif 000009
【図８】
2005354445.tif 000010
【図９】
2005354445.tif 000011
【図１０】
2005354445.tif 000012
【図１１】
2005354445.tif 000013
【図１２】
2005354445.tif 000014
【図１３】
2005354445.tif 000015