(57)【要約】【課題】短時間でインバータ主回路内の接触異常を検査することができる抵抗測定方法を提供する。【解決手段】各相の上アームの主回路素子１１、２１及び３１のゲート端子Ｇ１１、Ｇ２１及びＧ３１を互いに接続してＧ１端子として統合し、下アームの主回路素子１２、２２及び３２のゲート端子Ｇ１２、Ｇ２２及びＧ３２を互いに接続してＧ２端子として統合し、各相の上下アームの主回路素子の接続点から引き出されたソース・ドレイン端子Ｓ１１・Ｄ１２、Ｓ２１・Ｄ２２及びＳ３１・Ｄ３２を互いに接続して中間端子として統合する。電源ラインに接続された＋端子とＧ１端子と中間端子との相互間の抵抗を測定することにより各相の上アームの主回路素子の検査が行われ、接地ラインに接続された−端子とＧ２端子と中間端子との相互間の抵抗を測定することにより各相の下アームの主回路素子の検査が行われる。【選択図】図１
2005156170.tif 000002
【特許請求の範囲】
【請求項１】
各相ごとに電源ラインと接地ラインとの間に上アーム及び下アームの主回路素子が直列接続されたインバータ主回路内の配線異常を検査する抵抗測定方法において、
各相の上アームの主回路素子の制御端子を互いに接続して上アーム測定端子として統合し、
各相の下アームの主回路素子の制御端子を互いに接続して下アーム測定端子として統合し、
各相の上下アームの主回路素子の接続点を互いに接続して中間端子として統合し、
電源ラインと上アーム測定端子と中間端子との相互間の抵抗を測定することにより各相の上アームの主回路素子の検査を行い、
接地ラインと下アーム測定端子と中間端子との相互間の抵抗を測定することにより各相の下アームの主回路素子の検査を行う
ことを特徴とする抵抗測定方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、抵抗測定方法に係り、特に各相ごとに電源ラインと接地ラインとの間に上アーム及び下アームの主回路素子が直列接続されたインバータ主回路内の接触異常を検査する抵抗測定方法に関する。
【背景技術】
【０００２】
例えば図４に示されるように、電極１の上にＭＯＳＦＥＴを構成する半導体チップ２の裏面電極がハンダ付けされ、半導体チップ２の表面から電極１の下に配置されたもう一つの電極３までボンディングワイヤ４を引き回す場合には、電極１の上縁部とボンディングワイヤ４とが接近することがある。このような半導体チップ２や電極１及び３を装置内に組み付けると、組み付けひずみの影響で電極１とボンディングワイヤ４とが接触し、短絡事故を発生する虞がある。また、半導体チップから多数のボンディングワイヤを引き回す場合には、ボンディングワイヤ同士が接触する虞もある。
そこで、特許文献１には試験装置が開示されており、この試験装置によってプリント配線板等のワークにおける配線相互間の短絡や配線の切断等の異常を検査することができる。
【０００３】
【特許文献１】特開平５−３４０９８４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、例えば、図５及び６に示されるように、６つのＭＯＳＦＥＴからなる主回路素子１１、１２、２１、２２、３１及び３２を有する３相構成のインバータ主回路にあっては、各相の上下アームの主回路素子のそれぞれに対してゲート、ソース及びドレイン相互間の接触異常を検査するために、以下の表１に示されるように各主回路素子ごとに３箇所、すなわち６素子で計１８箇所もの測定を行わなければならなかった。一般に、この種の接触異常の検査は、各主回路素子から引き出されたゲート端子、ソース端子及びドレイン端子並びに上下アームの主回路素子の接続点から引き出されたソース・ドレイン端子、さらに電源ライン及び接地ラインからそれぞれ引き出された＋端子及び−端子に測定治具を適用して、これら端子間の抵抗値を測定する方法が採られている。
【０００５】
【表１】
2005156170.tif 000003
【０００６】
従って、このように測定箇所が多数になると、検査に長時間を要するという問題があった。
この発明は、このような従来の問題点を解消するためになされたもので、短時間でインバータ主回路内の接触異常を検査することができる抵抗測定方法を提供することを目的とする。
【課題を解決するための手段】
【０００７】
この発明に係る抵抗測定方法は、各相ごとに電源ラインと接地ラインとの間に上アーム及び下アームの主回路素子が直列接続されたインバータ主回路内の配線異常を検査する抵抗測定方法において、各相の上アームの主回路素子の制御端子を互いに接続して上アーム測定端子として統合し、各相の下アームの主回路素子の制御端子を互いに接続して下アーム測定端子として統合し、各相の上下アームの主回路素子の接続点を互いに接続して中間端子として統合し、電源ラインと上アーム測定端子と中間端子との相互間の抵抗を測定することにより各相の上アームの主回路素子の検査を行い、接地ラインと下アーム測定端子と中間端子との相互間の抵抗を測定することにより各相の下アームの主回路素子の検査を行う方法である。
【発明の効果】
【０００８】
この発明によれば、各相の主回路素子の制御端子を互いに接続して統合すると共に各相の上下アームの主回路素子の接続点を互いに接続して統合するので、各相の上アームの主回路素子の検査及び下アームの主回路素子の検査をそれぞれまとめて行うことができ、短時間での接触異常の検査が可能となる。
【発明を実施するための最良の形態】
【０００９】
以下、この発明の実施の形態を添付図面に基づいて説明する。
この実施の形態に係る抵抗測定方法により３相構成のインバータ主回路を検査する様子を図１及び２に示す。Ｕ相の上アームの主回路素子１１と下アームの主回路素子１２とが直列接続されると共にＶ相の上アームの主回路素子２１と下アームの主回路素子２２とが直列接続され、さらにＷ相の上アームの主回路素子３１と下アームの主回路素子３２とが直列接続され、これらの直列回路がそれぞれ電源ラインＬｐと接地ラインＬｅとの間に接続されて３相構成のインバータ主回路を形成している。
【００１０】
主回路素子１１及び１２からそれぞれゲート端子Ｇ１１及びＧ１２、ソース端子Ｓ１１及びＳ１２、ドレイン端子Ｄ１１及びＤ１２が引き出されている。同様に、主回路素子２１及び２２からそれぞれゲート端子Ｇ２１及びＧ２２、ソース端子Ｓ２１及びＳ２２、ドレイン端子Ｄ２１及びＤ２２が引き出され、主回路素子３１及び３２からそれぞれゲート端子Ｇ３１及びＧ３２、ソース端子Ｓ３１及びＳ３２、ドレイン端子Ｄ３１及びＤ３２が引き出されている。また、Ｕ相の上アームの主回路素子１１と下アームの主回路素子１２との接続点からソース・ドレイン端子Ｓ１１・Ｄ１２が、Ｖ相の上アームの主回路素子２１と下アームの主回路素子２２との接続点からソース・ドレイン端子Ｓ２１・Ｄ２２が、Ｗ相の上アームの主回路素子３１と下アームの主回路素子３２との接続点からソース・ドレイン端子Ｓ３１・Ｄ３２がそれぞれ引き出されている。
【００１１】
そして、各相の上アームの主回路素子１１、２１及び３１のゲート端子Ｇ１１、Ｇ２１及びＧ３１が接続線Ｌ１により互いに接続され、この発明の上アーム測定端子となるＧ１端子として統合されている。一方、各相の下アームの主回路素子１２、２２及び３２のゲート端子Ｇ１２、Ｇ２２及びＧ３２も接続線Ｌ２により互いに接続され、この発明の下アーム測定端子となるＧ２端子として統合されている。
また、各相のソース・ドレイン端子Ｓ１１・Ｄ１２、ソース・ドレイン端子Ｓ２１・Ｄ２２及びソース・ドレイン端子Ｓ３１・Ｄ３２が接続線Ｌ３により互いに接続され、中間端子として統合されている。
実際には、各主回路素子の端子に測定治具の対応するピンを接触させ、測定治具内に接続線Ｌ１、Ｌ２、Ｌ３やＧ１端子、Ｇ２端子、中間端子が形成されている。
なお、電源ラインＬｐからは＋端子が、接地ラインＬｅからは−端子がそれぞれ引き出されている。
【００１２】
そして、以下の表２に示されるように、Ｇ１端子と中間端子との間の抵抗値を測定することにより各相の上アームの主回路素子１１、２１及び３１のゲートワイヤとソース電極の接触チェックが行われる。具体的には、抵抗値が予め設定された基準値より小さい場合に、いずれかの主回路素子１１、２１及び３１のゲートワイヤとソース電極とが短絡していると判定する。同様にして、＋端子とＧ１端子との間の抵抗値を測定することにより各相の上アームの主回路素子１１、２１及び３１のドレイン電極とゲートワイヤの接触チェックが行われ、＋端子と中間端子との間の抵抗値を測定することにより各相の上アームの主回路素子１１、２１及び３１のドレイン電極とソースワイヤの接触チェックが行われる。
なお、Ｕ相、Ｖ相、Ｗ相の３つの主回路素子の端子を互いに接続してＧ１端子、Ｇ２端子、中間端子等に統合しているため、３つの主回路素子のうちの少なくとも１つで短絡が発生していると接触チェックで異常と判定される。従って、いずれかの接触チェックにおいて測定値が基準値より小さいことから異常と判定された場合には、上アームの主回路素子１１、２１及び３１のうちのいずれの素子で短絡が発生しているかを判定するために、それぞれの主回路素子１１、２１及び３１の端子を用いて抵抗値測定を行う必要がある。
【００１３】
【表２】
2005156170.tif 000004
【００１４】
また、Ｇ２端子と中間端子との間の抵抗値を測定することにより各相の下アームの主回路素子１２、２２及び３２のゲートワイヤとドレイン電極の接触チェックが、Ｇ２端子と−端子との間の抵抗値を測定することにより各相の下アームの主回路素子１２、２２及び３２のソース電極とゲートワイヤの接触チェックが、中間端子と−端子との間の抵抗値を測定することにより各相の下アームの主回路素子１２、２２及び３２のドレイン電極とソースワイヤの接触チェックがそれぞれ行われる。
なお、上述した上アーム側の検査と同様に、下アーム側においても、いずれかの接触チェックにおいて測定値が基準値より小さいことから短絡と判定された場合には、下アームの主回路素子１２、２２及び３２のうちのいずれの素子に異常があるかを判定するために、それぞれの主回路素子１２、２２及び３２の端子を用いて抵抗値測定を行う必要がある。
【００１５】
このように、６つの主回路素子１１、１２、２１、２２、３１及び３２を有する３相構成のインバータ主回路に対して、計６箇所の抵抗値測定を行うだけで接触異常の検査が完了する。
【００１６】
なお、接触異常の自動判定を行う場合のシステムの構成を図３に示す。Ｇ１端子、Ｇ２端子、中間端子、＋端子及び−端子にそれぞれリレー回路５を介して抵抗値測定器６が接続され、抵抗値測定器６にインタフェース回路７を介してコンピュータ８が接続されている。コンピュータ８からの信号により複数の測定箇所に応じて順次リレー回路５を切り替え、それぞれ抵抗値測定器６で各端子間の抵抗値を測定する。なお、各端子間には、ダイオード等が存在する場合があるので、抵抗値測定器６の正負の極性を逆向きに接続することができるように、各端子にそれぞれリレー回路５を介して抵抗値測定器６の正端子と負端子を接続することが好ましい。
【００１７】
なお、この発明は、６つの主回路素子を有する３相構成のインバータ主回路の検査に限るものではなく、例えば複数の３相インバータ主回路が互いに接続された構成の回路に対しても、短時間で効率よく接触異常の検査を行うことが可能となる。
また、上記の実施の形態においては、主回路素子１１、１２、２１、２２、３１及び３２がそれぞれＭＯＳＦＥＴから形成されている場合について述べたが、これに限るものではなく、ＩＧＢＴ、バイポーラ等の他の構造の主回路素子に対しても、同様にしてこの発明を適用することができる。
【図面の簡単な説明】
【００１８】
【図１】この発明の実施の形態に係る抵抗測定方法により３相構成のインバータ主回路を検査する様子を示す回路図である。
【図２】実施の形態に係る抵抗測定方法により検査される３相構成のインバータ主回路を示す平面図である。
【図３】実施の形態に係る抵抗測定方法により自動測定を行う場合のブロック図である。
【図４】半導体チップからボンディングワイヤを引き回す様子を示す側面図である。
【図５】従来の抵抗測定方法により３相構成のインバータ主回路を検査する様子を示す回路図である。
【図６】従来の抵抗測定方法により検査される３相構成のインバータ主回路を示す平面図である。
【符号の説明】
【００１９】
５  リレー回路、６  抵抗値測定器、７  インタフェース回路、８  コンピュータ、１１，１２，２１，２２，３１，３２  主回路素子、Ｌｐ  電源ライン、Ｌｅ  接地ライン、Ｌ１，Ｌ２，Ｌ３  接続線。
【図１】
2005156170.tif 000005
【図２】
2005156170.tif 000006
【図３】
2005156170.tif 000007
【図４】
2005156170.tif 000008
【図５】
2005156170.tif 000009
【図６】
2005156170.tif 000010