(57)【要約】【課題】構成が簡単で、しかもコレクタに加わる電源の過電圧（サージ電圧）から出力制御トランジスタを保護できる保護回路を提供することである。【解決手段】電源に接続された負荷（制御対象）５０にコレクタが接続され、負荷を制御するための電圧がベースに入力されるベース電圧駆動型出力制御トランジスタ１５を電源の過電圧から保護する保護回路に関する。この保護回路は、出力制御トランジスタ１５のコレクタ電流を検知する第１電流検知手段２２と、検知されたコレクタ電流による電圧変化量を予め設定された第１基準電圧Ｖｒｅｆ１と比較する比較手段２５と、過電圧により検知した電圧変化量が第１基準電圧よりも高いときベース電圧をゼロにするベース電圧遮断手段３０，３５とを含む過電圧保護回路２０を備える。【選択図】図１
2005033611.tif 000002
【特許請求の範囲】
【請求項１】
電源に接続された負荷にコレクタが接続され、負荷を制御するための電圧がゲートに入力される出力制御トランジスタを電源の過電圧から保護する保護回路であって、
前記出力制御トランジスタのコレクタ電流を検知する第１電流検知手段と、
検知されたコレクタ電流による電圧を予め設定された第１基準電圧と比較する比較手段と、
前記電源の過電圧により、検知した電圧が該第１基準電圧よりも高いとき、該出力制御トランジスタのゲート電圧をゼロにするゲート電圧遮断手段と、を含む過電圧保護回路を備えた、ことを特徴とするトランジスタの保護回路。
【請求項２】
更に、前記コレクタ電流を検知する第２電流検知手段と、検知されたコレクタ電流による電圧と予め設定された第２基準電圧との差を所定値以下に保つ作動増幅器と、過電流により電圧の差が所定値を超えたとき前記ゲート電圧を低減させるゲート電圧低減手段とを含む過電流保護回路を備えた請求項１の保護回路。
【請求項３】
前記ゲート電圧遮断手段は、前記ゲート電圧低減手段による電圧低減作用を受けない請求項２に記載の保護回路。
【請求項４】
前記第１電流検知手段及び前記第２電流知手段は前記出力制御トランジスタのコレクタ電流のカレントミラーを利用している請求項３に記載の保護回路。
【請求項５】
前記第１基準電圧は前記第２基準電圧よりも高い請求項３に記載の保護回路。
【請求項６】
前記過電圧保護回路及び前記過電流保護回路は制御用ＥＣＵの電圧により駆動される請求項３に記載の保護回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はトランジスタの保護回路、特に制御ＩＣ内のゲート電圧駆動形出力制御トランジスタを電源の過電圧（サージ電圧）から保護する保護回路に関する。
【背景技術】
【０００２】
インダクタンスを含む回路を流れる電流をスイッチ素子でオンオフするときはサージ電圧が発生することがある。例えば、車両の点火装置の一次コイルはその一端が電源（バッテリ）に接続され、他端がイグナイタの出力制御トランジスタ（例えばＩＧＢＴ）のコレクタに接続されている。イグナイタの作動中にロードランプサージ等の過電圧がコレクタに印加され易く、それによりＩＧＢＴが破壊するおそれがある。
【０００３】
ＩＧＢＴの破壊を防止するため、図３示す従来例（特許文献１参照）では、ＭＯＳＦＥＴ１００のドレインＤとこれに接続されたリアクトル１０２との中間点とゲートＧとの間に、ダイオード１０４及びサイリスタ１０６とを含む保護回路１１０が配置されている。ダイオード１０４はそのカソードがＭＯＳＦＥＴ１００のドレインに接続され、過電圧サージを検知する。サイリスタ１０６は検知電圧をゲートに受けてターンオンし、電源１１４から抵抗１１２を介して供給される電力をＭＯＳＦＥＴ１００のゲートに出力する。
【０００４】
ドレイン−ソース間に過電圧サージが発生し、その大きさがダイオード１０４のブレークオーバ電圧を超えると、サイリスタ１０６がオンし電源１１４からの駆動電圧によりＭＯＳＦＥＴ１００がオンし、サージ電流をＧＮＤに放流する。
【特許文献１】特開平５−２９９９９０号
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、従来例はＭＯＳＦＥＴ１００を含む制御ＩＣの電源として電源１１４の電圧を利用している。電源１１４の電圧は種々の原因により変動する。よって、これではＭＯＳＦＥＴ１００を電源１１４のサージ電圧から保護するために別の保護回路が必要となり、その結果保護回数の構成が複雑になる。
【０００６】
本発明は上記事情に鑑みてなされたもので、構成が簡単でありながら、コレクタに加わる電源の過電圧（サージ電圧）から制御ＩＣの出力制御トランジスタを効果的に保護することができる保護回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願の発明者は、変動の少ない制御回路（制御用ＣＰＵ）からの制御電圧により保護回路を駆動し、その上で電源のサージ電圧が発生したときは出力制御トランジスタのゲート電圧を遮断（トランジスタをオフ）することを思い付いて、本発明を完成した。
【０００８】
本発明によるトランジスタの保護回路は、請求項１に記載したように、電源に接続された負荷にコレクタが接続され、負荷を制御するための電圧がゲートに入力される出力制御トランジスタを電源の過電圧から保護する保護回路であって、出力制御トランジスタのコレクタ電流を検知する第１電流検知手段と；検知されたコレクタ電流による電圧を予め設定された第１基準電圧と比較する比較手段と；電源の過電圧により検知した電圧が比較電圧よりも大きいとき出力制御トランジスタのゲート電圧をゼロにするゲート電圧遮断手段と；を含む過電圧保護回路を備えた、ことを特徴とする。
【０００９】
この保護回路において、サージ電圧に起因して第１電流検知手段が検知した電流による電圧（その変化量）が基準電圧よりも大きいと比較手段が判断すると、ゲート電圧遮断手段が出力制御トランジスタのゲート電圧をゼロする。これにより、出力制御トランジスタは非作動状態となる。
【００１０】
請求項２の保護回路は、請求項１において更に、コレクタ電流を検知する第２電流検知手段と、検知されたコレクタ電流による電圧と予め設定された第２基準電圧との差を所定値以下に保つ作動増幅器と、過電流により電圧の差が所定値を超えたときゲート電圧を低減させるゲート電圧低減手段とを含む過電流保護回路を備えた。又、請求項３の保護回路は、請求項２において、ゲート電圧遮断手段はゲート電圧低減手段の電圧低減作用を受けない。
【００１１】
請求項４の保護回路は、請求項３において、第１電流検知手段及び第２電流知手段は出力制御トランジスタのコレクタ電流のカレントミラーを利用する。請求項５の保護回路は、請求項３において、第１基準電圧は第２基準電圧よりも高い。請求項６の保護回路は、請求項３において、過電圧保護回路及び過電流保護回路は制御用ＥＣＵの電圧により駆動される。
【発明の効果】
【００１２】
本発明のトランジスタの保護回路によれば、サージ電圧に起因して検知した電圧が基準電圧よりも高いときは、ゲート電圧遮断手段が出力制御トランジスタのゲート電圧をゼロする。その結果、出力制御トランジスタ及びこれを含む制御ＩＣは非作動状態となる。非作動状態でサージ電圧が印加されても、出力制御トランジスタは破壊する心配はない。
【００１３】
請求項２の保護回路によれば、ゲート電圧低減手段を含む電流保護回路を設けたので、出力制御トランジスタが過電流から確実に保護される。請求項３及び５の保護回路によれば、過電流に起因して成されるゲート電圧低減手段によるゲート電圧の低減に影響されることなく、サージ電圧の発生時は、ゲート電圧遮断手段が出力制御トランジスタのゲート電圧を遮断する。
【００１４】
請求項４の保護回路によれば、第１電流検知手段及び第２電流検知手段の構成が簡単になる。請求項６の保護回路によれば、保護回路を駆動する電源のサージ電圧による出力制御トランジスタの破壊を考慮することが不要となる。
【発明を実施するための最良の形態】
【００１５】
制御用ＥＣＵと電源で駆動される負荷との間に配置される制御ＩＣは、少なくとも、制御用ＥＣＵからの信号により負荷の作動時期を制御する出力制御トランジスタと、コレクタに加わる電源のサージ電圧から出力制御トランジスタを保護するための過電圧保護回路とを含む。なお、コレクタに加わる過電流から出力制御トランジスタを保護するための過電流保護回路も有することができる。
（１）過電圧保護回路
過電圧保護回路は、少なくとも第１電流検知トランジスタ、比較器及びゲート電圧遮断用トランジスタを含む。更に、フリップフロップ（ＦＦ）を含むことができる。
【００１６】
第１電流検知手段及び次述する第２電流検知手段は、出力制御トランジスタのコレクタ電流のカレントミラーを利用することができる。即ち、出力制御トランジスタのコレクタとゲートとを直結し、出力制御トランジスタのゲート、第１電流検知トランジスタのゲート及び第２電流検知トランジスタのゲートが共通の配線に接続する。出力制御トランジスタの所定の基準電流（コレクタ電流）が流れると、ゲート−エミッタ間に所定の電圧ＶBEが発生する。この電圧ＶBEは第１電流検知トランジスタ及び第２電流検知用トランジスタのゲート−エミッタ間にも同様に加わり、これら２つのトランジスタにも基準電流と同じ電流が流れる。
【００１７】
サージ電圧の印加時は第１電流検知トランジスタを流れるカレントミラーが上昇するので、これを利用してサージ電圧を検知する。同様に、過電流が流れたとき上昇する第２電流検知トランジスタを流れるカレントミラーを利用して過電流制御を行う。
【００１８】
比較器は２つの入力端子と１つの出力端子とを有し、第１入力端子に入力される検知電流による電圧変化量を、第２入力端子に予めセットされた基準電圧と比較する。ＦＦの第１入力端子に比較器の出力が入力され、第２入力端子には制御信号が入力される。サージ電圧の発生時、ゲート電圧をゼロにするゲート電圧遮断手段はトランジスタから成る。
（２）過電流保護回路
過電流保護回路は、第２電流検知手段、オペアンプ及びゲート電流低減手段を含む。オペアンプ（作動増幅器）は、第１入力端子に入力される検知電流による電流変化量と、第２入力端子に設定された基準電圧との差を所定値以下に保つ。ゲート電圧を所定値まで低減させるゲート電圧低減手段はトランジスタから成る。
（３）両者の関係等
ゲート電圧遮断手段は、ゲート電圧低減手段による電圧低減作用を受けないことが望ましい。具体的には、第１に、ゲート電圧遮断手段を構成する電圧遮断トランジスタのゲートが、ゲート電圧低減手段を構成する電圧低減トランジスタのゲートよりも制御ＩＣの入力端子側（出力制御トランジスタのゲートから遠い側）に接続されていることである。
【００１９】
第２に、第１電流検知トランジスタから電圧変化量を入力されるコンパレータにより駆動されるゲート電圧遮断トランジスタの出力部が、第２電流検知トランジスタから電圧変化量を入力されるオペアンプにより駆動されるゲート低減トランジスタの出力よりも入力端子側に近いことが望ましい。そして、コンパレータ第１基準電圧はオペアンプの第２基準電圧よりも高いことが望ましい。
【００２０】
また、過電圧保護回路及び過電流保護回路は、制御用ＥＣＵの電力により駆動されることが望ましい。
【実施例】
【００２１】
以下、本発明の実施例を添付図面を参照しつつ説明する。
（構成）
この実施例は、車両のイグナイタに本発明が適用された場合である。図１において、点火コイル（不図示）の１次コイル６０と制御用ＣＰＵ６５との間に制御ＩＣ（イグナイタ）１０が配置されている。１次コイル６０の他端は、バッテリ（不図示）に接続されている。制御用ＣＰＵ６５の制御信号がイグナイタ１０の入力端子１１に入力され、イグナイタ１０の制御信号が出力端子１２から１次コイル６０に出力される。
【００２２】
イグナイタ１０は１次コイル６０の作動時期を制御する出力制御トランジスタ１５を含む。出力制御トランジスタ１５のコレクタが出力端子１２に接続され、エミッタは接地端子１３に接続され、ゲートが高位側配線６６により入力端子１１に接続されている。          
【００２３】
イグナイタ１０はさらに、コレクタに加わる過電圧（サージ電圧）から出力制御トランジスタ１５を保護する過電圧保護回路２０と、過大なコレクタ電流から出力制御トランジスタ１５を保護する過電流保護回路４０とを含む。
【００２４】
過電圧保護回路２０は第１電流検知トランジスタ２２と、比較器（コンパレータ）２５と、フリップフロップ回路３０と、ゲート電圧遮断トランジスタ３５とを含む。第１電流検知トランジスタ２２のコレクタが接続点６７で上記出力制御トランジスタ１５のコレクタに接続され、エミッタが抵抗２１を介して接地端子１３に、ゲートが第１抵抗２３を介して高位側配線６６上の接続点６８に、それぞれ接続されている。
【００２５】
エミッタの出力がコンパレータ２５の第１入力端子に入力される。第２入力端子基準電流Ｖｒｅｆ１が入力されている。出力端子はＦＦ３０のセット端子Ｓに接続されリセット端子Ｒは接続点６９で高位側配線６６に接続されている。ＦＦ３０の出力端子がそのゲートに接続されたゲート電圧遮断トランジスタ３５のコレクタは上記接続点６８において高位側配線６６に接続されエミッタは低位側配線７１に接続されている。高位側配線６６には接続点６８と６９との間に抵抗７０が配置されている。
【００２６】
過電流保護回路４０は第２電流検知トランジスタ４２と、オペアンプ４５と、ゲート電流低減トランジスタ５０とを含む。第２電流検知トランジスタ４２のコレクタが接続点７３で上記出力制御トランジスタ１５のコレクタに接続されている。エミッタが第１抵抗４１を介して接地端子１３に接続され、ゲートが第１電流トランジスタ２２のゲートと上記接続点６８との間の接続点７４で高位側配線６６に接続されている。
【００２７】
エミッタの出力がオペアンプ４５の第１入力端子に入力される。第２入力端子には基準電圧Ｖｒｅｆ２が入力されている。出力端子がそのゲートに接続されたゲート電圧低減トランジスタ５０のコレクタは上記接続点６８よりも入力端子１１から遠い（出力制御トランジスタ１５のゲートに近い）接続点７６で高位側配線６６に接続されている。エミッタは上記ゲート電圧遮断トランジスタ３５のエミッタと接地端子１３との間の接続点７７で低位側配線７１に接続されている。高位側配線６６には接続点６８と７６との間に抵抗７８が配置されている。
（作用）
図２を参照しつつ実施例の作用を説明する。なお、左半分は電源からの通常状態（サージ電圧が印加されないない状態）を示し、右半分はサージ電圧が印加された状態を示す。
（１）通常状態
図２（ｂ）に示すように、１次コイル６０に接続された電源の電圧Ｂは一定値（例えば１２Ｖ）に維持されている。図２（ａ）に示すように、制御用ＣＰＵ６５から入力端子１１に点火信号Ａが印加される。
【００２８】
図２（ｃ）にｃ１で示すように、出力制御トランジスタ１５のコレクタからエミッタに流れる電流ＣがＲＣ時定数で上昇する。すると、第２電流検知トランジスタ４２で検知している出力制御トランジスタ１５のコレクタ電流のカレントミラーが上昇し、図２（ｅ）にｅ１で示すように、第２電流検知トランジスタ４２を流れる電流と抵抗４１との積が漸増する。図２（ｆ）にｆ１で示すように出力制御トランジスタ１５のゲート電圧Ｆは上昇し、図２（ｄ）にｄ１で示すように出力端子１３から１次コイル６０の出力電圧は低下する。
【００２９】
第２電流検知トランジスタ４２を流れる電流と抵抗４１との積と、オペアンプ４５にセットされた第２基準電圧Ｖｒｅｆ２との差が所定値よりも大きくなると、過電流制御に移行する。即ち、オペアンプ４５が電圧低減トランジスタ５０をオンさせ、出力制御トランジスタ１５のゲート電流を放流させる（絞る）。その結果、図２（ｃ）にｃ２で示すようにメイン電流は一定値に維持され、図２（ｆ）にｆ２で示すようにゲート電圧Ｆは下降し、図２（ｄ）にｄ２で示すように出力電圧Ｄは上昇する。
（２）サージ電圧の発生時
図２（ａ）に示す点火信号Ａのオン時、図２（ｂ）ｂで示すように電源にサージ電圧が発生すると、図２（ｃ）にｃ３で示すように、それまで過電流制御時と同様に上昇していたメイン電流が急激に上昇する。これに伴い、第１トランジスタ２２で検知している出力制御トランジスタ１５のコレクタ電流のカレントミラーも急に上昇する。
【００３０】
その結果、それまで過電流制御時と同様に上昇していた、第１電流検知トランジスタ２２を流れる電流と抵抗２１との積できまる電力が、図２（ｅ）にｅ３で示すように急激に上昇する。そして、コンパレータ２５にセットされた基準電圧Ｖｒｅｆ１を超えると、ｅ４で示すように瞬時に下降し、フリップフロップ３０がその状態を保持する。図２（ｆ）にｆ４で示すように、電圧遮断トランジスタ３５が出力制御トランジスタのゲート電圧をゼロにする。こうして、図２（ｃ）にｃ４で示すようにメイン電流はそれ以上の上昇がストップし、一定値に保持される。
（効果）
本実施例によれば以下の効果が得られる。第１に、過電流保護回路４０の他に過電圧保護回路２０を設けたので、出力制御トランジスタ１５が電源の過電流から保護されると共に、サージ電圧から保護される。しかも、以下の理由によりサージ電圧からの保護は確実である。
【００３１】
まず、コンパレータ２５により制御されるゲート電圧遮断トランジスタ３５と配線６６との接続点６８は、オペアンプ４５により制御されるゲート電圧低減トランジスタ５０と配線６６との接続線７６よりも入力端子１１側、換言すれば出力制御トランジスタ１５のゲートから離れた位置にある。
【００３２】
よって、第１電流検知トランジスタ２２のゲートにはオペアンプ４５によるフィードバック（電圧低減作用）を受けていない比較的高い電圧が印加され、それに応じてコンパレータ２５がゲート電流遮断トランジスタ３５を作動させる。しかも、コンパレータ２５の第１基準電圧Ｖｒｅｆ１はオペアンプ４５の第２基準電圧Ｖｒｅｆ２よりも高く設定されている。こうして、出力制御トランジスタ１５にサージ電圧が印加される直前にそのゲート電圧をオフにする。
【００３３】
第２に、過電圧保護回路２０及び過電流保護回路４０を含むイグナイタ１０は、１次コイル６０が接続された電源の電圧ではなく、制御用ＣＰＵ６５からの電圧で駆動される。制御用ＣＰＵ６５の電源電圧は変動が小さいので、そのサージ電圧により出力制御トランジスタ１５が破壊される心配はない。
＜比較例＞
比較例として、制御用ＣＰＵからの制御信号を制御ＩＣの電源として利用することも考えられる。しかし制御ＩＣは電源の電圧に関する情報がない。そのため制御ＩＣの作動中に電源から印加される過電圧からトランジスタを保護することはできない。
【図面の簡単な説明】
【００３４】
【図１】本発明の実施例を示す回路説明図である。
【図２】（ａ）（ｂ）（ｃ）（ｄ）（ｅ）及び（ｆ）は実施例の作動を示すタイムチャートである。
【図３】従来例を示す回路説明図である。
【符号の説明】
【００３５】
１０：イグナイタ（制御ＩＣ）      １５：出力制御トランジスタ
２０：過電圧保護回路
２２：第１電流検知トランジスタ
２５：コンパレータ                ３０：フリップフロップ
３５：ゲート電圧遮断トランジスタ
４０：過電流保護回路              ４２：第２電流検知トランジスタ
４５：オペアンプ                  ５０：ゲート電圧低減トランジス
【図１】
2005033611.tif 000003
【図２】
2005033611.tif 000004
【図３】
2005033611.tif 000005