(57)【要約】【課題】ブリッジ膜陥没や膜ハガレの発生を抑制し、配線間容量の低減が可能な半導体装置の製造方法を提供する。【解決手段】半導体基板１上に第１の領域及び第１の領域より配線密度が低い第２の領域を有する配線パターンを形成し、配線パターンを被覆するように仮設膜を形成し、仮設膜を配線パターンの少なくとも表面が露出するようにエッチバックし、第２の領域の仮設膜を選択的に除去し、仮設膜を選択的に除去した後、配線パターンをブリッジ膜１６で被覆し、第１の領域の仮設膜を除去して、第１の領域の配線パターンの配線間のブリッジ膜１６の下にエアギャップ１７を形成することを含む。【選択図】図２
2005354046.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に第１の領域及び前記第１の領域より配線密度が低い第２の領域を有する配線パターンを形成し、
前記配線パターンを被覆するように仮設膜を形成し、
前記仮設膜を前記配線パターンの少なくとも表面が露出するようにエッチバックし、
前記第２の領域の前記仮設膜を選択的に除去し、
前記仮設膜を選択的に除去した後、前記配線パターンをブリッジ膜で被覆し、
前記第１の領域の前記仮設膜を除去して、前記第１の領域の前記配線パターンの配線間の前記ブリッジ膜の下にエアギャップを形成する
ことを含むことを特徴とする半導体装置の製造方法。
【請求項２】
半導体基板上に仮設膜を成膜し、
前記仮設膜を選択的に除去して、第１の領域及び前記第１の領域よりパターン密度が低い第２の領域を有する仮設膜パターンを形成し、
前記半導体基板上に前記仮設膜パターンを被覆するように金属膜を成膜し、
前記金属膜を前記仮設膜パターンの表面が露出するようにエッチバックして配線パターンを形成し、
前記配線パターンを形成した後、前記第２の領域の前記仮設膜を選択的に除去し、
前記仮設膜を選択的に除去した後、前記配線パターンをブリッジ膜で被覆し、
前記第１の領域の前記仮設膜を除去して、前記第１の領域の前記配線パターンの配線間の前記ブリッジ膜の下にエアギャップを形成する
ことを含むことを特徴とする半導体装置の製造方法。
【請求項３】
前記仮設膜は、フォトレジストであり、前記第２の領域の前記仮設膜を選択的に除去する工程は、
前記第１の領域上にフォトマスクの遮光部を配置し、
前記フォトマスクを介して前記仮設膜を露光し、
前記第２の領域の前記仮設膜を現像して除去する
ことを含むことを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記ブリッジ膜は、スピンオングラス膜であることを特徴とする請求項１〜３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記第１の領域の配線間の配線間隔は、５μｍ以下であることを特徴とする請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板上に絶縁膜を介して形成された配線間のクロストーク容量を減少させた半導体装置の製造方法に関するものである。
【背景技術】
【０００２】
近年ディスクリートデバイスや大規模集積回路（ＬＳＩ）などの半導体装置は、小型化が一層進み、その集積度も向上の一途を辿っている。このように高集積度が進むと半導体基板上の絶縁膜に形成された複数の配線はより一層配線ピッチを微細にしなければならない。また、半導体基板上に絶縁膜を介して配線を何段にも積層する多層配線も多く用いられるようになってきている。
【０００３】
このような半導体装置の製造技術において、とくに、メモリ／ロジック(Logic)系デバイスを中心にして、高速化のための配線間容量低減策として比誘電率（ε）を低く抑えた絶縁膜である低誘電率膜の開発が進んでいる。その一手法として、比誘電率がほぼ１に近い空気を利用した究極の低誘電率化として知られるエアギャップ(Air Gap)を用いる技術も開発が進められている。
【０００４】
エアギャップを用いた半導体装置が開示されている（例えば、特許文献１参照）。開示された半導体装置は、互いに積層されている第１の絶縁膜、第２の絶縁膜が除去されて形成された空間領域、及び第３の絶縁膜によって構成された層間絶縁膜を介して、下層配線及び上層配線により多層配線が構成されている。空間領域を形成するには、まず、半導体基板上において、複数の配線が隣接して配置された下層配線を覆うように第１の絶縁膜を形成する。第１の絶縁膜上に軟化性を有する材料からなるフォトレジストなどの第２の絶縁膜を積層する。第２の絶縁膜上に第３の絶縁膜を積層する。そして、第３の絶縁膜上に上層配線を形成する。次に、第２の絶縁膜を除去してその跡を空間領域とする。この様にして上層及び下層の配線間に空気を絶縁物とする空間領域を有する層間絶縁膜が形成される。層間絶縁膜の一部に空間領域が存在することにより、空気の比誘電率が小さいので結果的に配線間クロストーク容量が減少する。また、上層及び下層配線を複数の柱部で支持し、その上下の配線間の層間絶縁膜に空気を用いるものもある（例えば、特許文献２参照）。
【０００５】
一般に、エアギャップ形成は、仮設膜と呼ばれる層を配線間に形成してから、更に、配線間の仮設膜及び配線上にブリッジ膜もしくはパシベーション膜などの絶縁膜を積層し、その後、何らかの反応を利用して仮設膜を抜き取り、その抜き取り跡をエアギャップとする手法が採用されている。この場合、抜き取る部分が比較的大面積の部分ではブリッジ強度が持たずブリッジが陥没し、それに伴って膜ハガレ等が起きる可能性があり、集積度を向上させる上ではブリッジの膜ハガレ等を起こさない対策が必要となる。
【０００６】
この現象を説明すると、まず、半導体基板全面にパッドを含む配線パターンを被覆するようにフォトレジストなどの仮設膜を形成する。次に、仮設膜をエッチバックして配線パターンの表面を露出させる。次に、仮設膜及び配線パターンを被覆するように半導体基板上に絶縁膜（通常ブリッジ膜という）を形成する。その後、仮設膜をエッチングなどにより除去して配線パターンの配線間にエアギャップを形成する。複数の配線が近接して配置された配線密度の高い領域に形成されたエアギャップは、間隔が狭いのでエアギャップ上の絶縁膜であるブリッジ膜が陥没するおそれはまずないが、配線密度の高い領域の周辺部分のパッド間のエアギャップは、広い面積を有しているのでブリッジ膜が陥没してしまうことが多い。
【特許文献１】特開平８−３０６７７５号公報
【特許文献２】特開平３−１２６２４７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
本発明は、ブリッジ膜陥没や膜ハガレの発生を抑制し、配線間容量の低減が可能な半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明の第１の態様によれば、（イ）半導体基板上に第１の領域及び第１の領域より配線密度が低い第２の領域を有する配線パターンを形成し、（ロ）配線パターンを被覆するように仮設膜を形成し、（ハ）仮設膜を配線パターンの少なくとも表面が露出するようにエッチバックし、（ニ）第２の領域の仮設膜を選択的に除去し、（ホ）仮設膜を選択的に除去した後、配線パターンをブリッジ膜で被覆し、（ヘ）第１の領域の仮設膜を除去して、第１の領域の配線パターンの配線間のブリッジ膜の下にエアギャップを形成することを含む半導体装置の製造方法が提供される。
【０００９】
本発明の第２の態様によれば、（イ）半導体基板上に仮設膜を成膜し、（ロ）仮設膜を選択的に除去して、第１の領域及び第１の領域よりパターン密度が低い第２の領域を有する仮設膜パターンを形成し、（ハ）半導体基板上に仮設膜パターンを被覆するように金属膜を成膜し、（ニ）金属膜を仮設膜パターンの表面が露出するようにエッチバックして配線パターンを形成し、（ホ）配線パターンを形成した後、第２の領域の仮設膜を選択的に除去し、（ヘ）仮設膜を選択的に除去した後、配線パターンをブリッジ膜で被覆し、（ト）第１の領域の仮設膜を除去して、第１の領域の配線パターンの配線間のブリッジ膜の下にエアギャップを形成することを含む半導体装置の製造方法が提供される。
【発明の効果】
【００１０】
本発明によれば、ブリッジ膜陥没や膜ハガレの発生を抑制し、配線間容量の低減が可能な半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１１】
以下図面を参照して、本発明の形態について説明する。以下の図面の記載において、同一または類似の部分には同一または類似の符号が付してある。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。また図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【００１２】
（第１の実施の形態）
本発明の第１の実施の形態では、ディスクリートデバイスに適用した例に付いて説明する。第１の実施の形態に係る半導体装置は、図１に示すように、シリコン単結晶からなる半導体基板１の表面に、エミッタ、コレクタ、及びベースのそれぞれの配線パターンを備えたバイポーラトランジスタである。トランジスタが形成されている半導体基板１の表面は、絶縁保護膜（図示しない）により被覆されている。そして、絶縁保護膜上にはアルミニウム（Ａｌ）などからなる配線パターンが形成されている。
【００１３】
配線パターンは、トランジスタのエミッタ領域と電気的に接続されたエミッタ引き出し電極（パッド）１１ａとこれと電気的に接続されたエミッタ引き出し配線１１、トランジスタのコレクタ領域と電気的に接続されたコレクタ引き出し電極（パッド）１２ａとこれと電気的に接続されたコレクタ引き出し配線１２、トランジスタのベース領域と電気的に接続されたベース引き出し電極（パッド）１３ａとこれと電気的に接続されたベース引き出し配線１３を含んでいる。
【００１４】
配線パターンは、隣接する配線間の配線間隔Ｓが、例えば５μｍ以下と近接していてクロストーク容量の影響が大きい配線密度が高い領域（第１の領域）と、配線間隔が広くクロストーク容量の影響を比較的受けない配線密度が低い領域（第２の領域）とに分けられる。２つの領域を分ける領域分け境界１０は、エミッタパッド１１ａ、コレクタパッド１２ａ及びベースパッド１３ａに囲まれた領域に形成される。領域分け境界１０の内側は、配線密度の高い領域であり、領域分け境界１０の外側が配線密度の低い領域もしくは配線の無い領域である。
【００１５】
第１の実施の形態では、図２に示すように、配線パターンを覆うようにブリッジ膜１６が設けられる。配線密度の高い領域に配線間を絶縁するためのエアギャップ１７が、ブリッジ膜１６と半導体基板１の間に設けられる。なお、配線間隔Ｓは、約５μｍ以下が望ましい。配線間隔Ｓが５μｍを越えると、エアギャップ１７上のブリッジ膜１６が陥没して、膜ハガレ等が発生する可能性がある。その結果、製造歩留まりが低下する。ここで、５μｍを配線間隔Ｓに対する陥没の基準間隔とする。
【００１６】
第１の実施の形態では多層でなく、１層で構成された平面的な配線パターンにエアギャップ１７が形成される。配線パターンを構成するＡｌ配線の厚さは、１μｍである。図示はしないが、Ａｌ配線の表面は０．０５μｍ厚程度のシリコン酸化膜などの保護膜で保護されている。また、第１の実施の形態における配線密度の高い領域内の配線間の間隔Ｓは、例えば、１μｍである。
【００１７】
次に、本発明の第１の実施の形態に係る半導体装置の製造方法を、図３乃至図８を参照して説明する。
【００１８】
まず、図３に示すように、保護絶縁膜（図示しない）が形成された半導体基板１の表面上に、バイポーラトランジスタのエミッタ、コレクタ、及びベースに接続される配線や引き出し電極を含む配線パターンを形成する。配線パターンは、エミッタ、コレクタ、ベース引き出し配線１１、１２、１３を有している。配線材料には、例えば、Ａｌ等を用いる。引き出し配線となるＡｌ膜は、半導体基板１表面の全面に化学的気相堆積法（ＣＶＤ）、物理的気相堆積法（ＰＶＤ）などにより堆積させる。その後、フォトリソグラフィ（写真食刻法）により図１に示す様な形状にパターニングして得る。
【００１９】
Ａｌ膜表面にシリコン酸化膜などの保護膜（図示しない）を形成する。次に、図４に示すように、配線パターンを被覆するように半導体基板１上に厚さ１．５μｍ程度の仮設膜１４を形成する。仮設膜１４には、例えば、フォトレジスト或いはこれに類する材料を用いる。第１の実施の形態ではポジ型のフォトレジストを用いる。
【００２０】
その後、図５に示すように、仮設膜１４を、例えば、反応性イオンエッチング（ＲＩＥ）等の異方性エッチングなどによりエッチバックして厚さを０．８μｍ程度にする。次に、図６に示すように、フォトリソグラフィにより、配線密度の高い領域にフォトマスクの遮光部１５を配置し、露光し、現像して配線密度の低い領域の仮設膜１４を除去する。
【００２１】
次に、図７に示すように、配線パターン及び配線間の仮設膜１４を被覆するように半導体基板１上に厚さ０．５μｍ程度のスピンオングラス（ＳＯＧ）等のブリッジ膜１６を形成する。エアギャップを被覆するブリッジ膜１６として用いられるＳＯＧ膜は、回転塗布法によって形成されシリコン酸化物を材料とする膜であって、平坦性に優れている。
【００２２】
その後、図８に示すように、半導体基板１上に形成されている仮設膜１４を、例えば、シンナーなどのアルコール系有機溶剤などからなるレジスト除去剤で処理する。この時、ブリッジ膜１６として用いられるＳＯＧ膜はポーラスな材料であるので、レジスト除去剤はブリッジ膜１６を通して内部の仮設膜１４を溶かす。そして半導体基板１とブリッジ膜１６に挟まれ、配線間に配置された仮設膜１４は溶解除去されて、後に空間が残る。この空間がエアギャップ１７であり、配線間を絶縁する絶縁物として用いられる。このようにして、半導体基板１上に配線間をエアギャップ１７で絶縁された配線パターンが形成される。
【００２３】
半導体装置の小型化が進んで配線のピッチがより微細になると、絶縁膜上に形成された配線パターンを構成する配線間に生ずる配線間容量及び多層配線において上と下の配線との間に生ずる配線間容量が増加するようになる。配線間容量の増加は、半導体装置の動作に悪影響を及ぼす。従来の半導体装置では、配線間の絶縁膜がシリコン酸化（ＳｉＯ２）膜を主成分として構成されている。ＳｉＯ２膜は、比誘電率が３．９と高く、配線間容量が高くなる。一方、第１の実施の形態では、エアギャップ１７を、ＳｉＯ２等の材料の絶縁膜に代えて用いる。エアギャップ１７の比誘電率は、約１と低いことによって配線間容量を小さくすることができるようになる。
【００２４】
エアギャップ１７を用いる場合、配線密度の低い、配線間隔の広い領域があるとエアギャップ１７上にある絶縁膜であるブリッジ膜１６が陥没する虞があるのでその使用が難しいところである。第１の実施の形態では、フォトリソグラフィを導入して配線密度の低い領域の仮設膜１４を予めエアギャップ１７を形成する前に除去して置く。したがって、ブリッジ膜１６の陥没、膜ハガレ等の発生が抑制される。また、フォトリソグラフィを用いる際に、仮設膜１４としてフォトレジストなどを用いるので、新たにレジスト材の形成は必要なく工程の簡便化を図ることができる。
【００２５】
上記の説明では、配線パターン形成後に、仮設膜１４を成膜してエアギャップ１７を形成している。しかし、半導体基板１上に成膜した仮設膜１４をパターニングした後に配線パターンを形成してもよい。
【００２６】
例えば、図９に示すように、半導体基板１上に塗布したフォトレジスト等の仮設膜１４を、フォトリソグラフィ等により、選択的に除去して開口部１１７を有する仮設膜１４のパターンを形成する。図１０に示すように、スパッタ、ＣＶＤ等により、Ａｌ等の金属膜１１１を開口部１１７に埋め込むように堆積する。仮設膜１４は、金属膜１１１で覆われる。ＲＩＥ等の異方性エッチング等により、少なくとも仮設膜１４の表面が露出するように金属膜１１１をエッチバックする。その結果、図１１に示すように、エミッタ引き出し配線１１、コレクタ引き出し配線１２、及びベース引き出し配線１３がそれぞれ形成される。その後は、図６〜図８に示した工程に従って、エアギャップ１７が形成される。
【００２７】
（第２の実施の形態）
本発明の第２の実施の形態に係る半導体装置の製造方法を、図１２乃至図１９の工程断面図、及び図２０の工程フローチャートを参照して説明する。第２の実施の形態に係る半導体装置には、半導体基板にバイポーラトランジスタが形成され、表面に配線パターンが形成されている。第２の実施の形態では、用いられるブリッジ膜が２層の膜からなること、及び１層目のブリッジ膜に抜き穴を形成することが、第１の実施の形態と異なる。
【００２８】
ステップＳ１００で、図１２に示すように、保護絶縁膜（図示しない）が形成された半導体基板１表面上に、第１の実施の形態と同様の方法に従ってバイポーラトランジスタに接続される配線や引き出し電極を構成する配線パターンを形成する。配線パターンには、エミッタ、コレクタ、及びベース引き出し配線１１、１２、１３が含まれている。配線材料には、例えば、アルミニウムを用いる。配線となるアルミニウム膜は、半導体基板１表面の全面にＣＶＤ、ＰＶＤなどにより堆積させてから、フォトリソグラフィによって図１と同じ形状にパターニングして得る。アルミニウム膜表面に０．０５μｍ厚程度のシリコン酸化膜などからなる保護膜（図示しない）を形成する。
【００２９】
ステップＳ１０１で、図１３に示すように、配線パターンを被覆するように半導体基板１上に厚さ１．５μｍ程度の仮設膜１４、例えば、ポジ型のフォトレジストを形成する。
【００３０】
ステップＳ１０２で、図１４に示すように、仮設膜１４は、例えば、異方性エッチングのＲＩＥなどにより０．８μｍ程度の厚さにエッチバックされる。
【００３１】
ステップＳ１０３で、図１５に示すように、フォトリソグラフィにより、配線密度の高い領域にフォトマスクの遮光部１５を配置し、露光し、現像して配線密度の低い領域の仮設膜１４を除去する。
【００３２】
ステップＳ１０４で、図１６に示すように、配線パターン及び配線間の仮設膜１４を被覆するように半導体基板１上に厚さ０．１〜０．３μｍ程度の第１の絶縁膜１６ａを形成する。第1の絶縁膜１６ａは、プラズマＣＶＤ法、ＴＥＯＳ法などにより形成される。
【００３３】
ステップＳ１０５で、図１７に示すように、フォトリソグラフィにより、第1の絶縁膜１６ａに配線パターンと接する領域を避けてランダムな位置に抜き穴２７を形成する。
【００３４】
ステップＳ１０６で、図１８に示すように、シンナーなどのアルコール系の有機溶剤などからなるレジスト除去剤を、抜き穴２７から仮設膜１４に注いで仮設膜１４を処理する。このようにして、半導体基板１と第1の絶縁膜１６ａに挟まれ、且つ配線間に配置された仮設膜１４は溶解除去されて、後に空間が残る。この空間がエアギャップ１７であり、配線間を絶縁する絶縁物として用いられる。
【００３５】
ステップＳ１０７で、図１９に示すように、第1の絶縁膜１６ａの上に厚さ０．５μｍ程度の第２の絶縁膜１６ｂを形成する。第２の絶縁膜１６ｂは、例えば、プラズマＣＶＤ法、ＴＥＯＳ法などにより形成されるシリコン酸化物からなる。このようにして、半導体基板１上に第１及び第２の絶縁膜１６ａ、１６ｂを有するブリッジ膜１６で覆われ、配線間をエアギャップ１７で絶縁された配線パターンが形成される。
【００３６】
第２の実施の形態では、フォトリソグラフィを導入して、配線密度の低い領域の仮設膜１４を予めエアギャップ１７を形成する前に除去して置くので、ブリッジ膜１６の陥没、膜ハガレ等の発生が抑制される。また、フォトリソグラフィ法を用いる際に、仮設膜１４としてフォトレジストなどを用いるので、新たにレジスト材の形成は必要なく工程の簡便化を図ることができる。さらに、第２の実施の形態では、抜き穴２７から効率よく仮設膜１４のフォトレジストを除去することが可能である。
【００３７】
（第３の実施の形態）
本発明の第３の実施の形態に係る半導体装置の製造方法を説明する。第３の実施の形態では、図２１に示すように、バイポーラトランジスタが形成され、表面に配線パターンが形成される。第３の実施の形態では配線構造が２層になっており、下層の配線パターン及び上層の配線パターンのそれぞれの配線密度の高い領域の配線間にエアギャップが形成される。
【００３８】
ｐ型のシリコンなどからなる半導体基板１の上にｎ＋型埋め込み層３０ｂ及びｎ型エピタキシャル層３０ａが成長されている。バイポーラトランジスタは、エピタキシャル層３０ａに設けられ、埋め込み層３０ｂと、エピタキシャル層３０ａの表面から埋め込み層３０ｂに達するｎ＋高濃度層３０ｃとに囲まれた領域に形成される。エピタキシャル層３０ａ表面領域にはシリコン酸化膜が埋め込まれたシャロートレンチ素子分離（ＳＴＩ）などの素子分離領域６が選択的に形成されている。埋め込み層３０ｂと高濃度層３０ｃとに囲まれたエピタキシャル層３０ａ及び素子分離領域６上にｐ型ベース領域５が形成されている。ｐ型ベース領域５は、エピタキシャル層３０ａ上の単結晶シリコンからなる内部ベース５ａ及び素子分離領域６上の多結晶シリコンからなる外部ベース５ｂから構成されている。
【００３９】
ベース領域５が形成されたエピタキシャル層３０ａ表面は、ＳｉＯ２膜などの保護絶縁膜３９により被覆保護されている。ベース領域５上には、素子分離領域６間のコレクタ領域となるエピタキシャル層３０ａ上方に対応してポリシリコンなどからなるｎ型エミッタ引き出し領域３が形成される。エミッタ引き出し領域３からｎ型不純物を拡散させることでｐ型ベース領域５の表面領域にｎ型エミッタ拡散領域２が形成されている。一方、高濃度層３０ｃには、エミッタ引き出し領域３と同時に形成されたポリシリコンなどからなるｎ型コレクタ引き出し領域４が電気的に接続されている。
【００４０】
このようにバイポーラトランジスタが形成された半導体基板１の上方にＳｉＯ２膜などの層間絶縁膜４０が形成される。層間絶縁膜４０上に第１の配線パターンを形成する。第１の配線パターンは、例えば、アルミニウム膜からなる第１のエミッタ電極３１、第１のコレクタ電極３２、及び第１のベース電極３３を有している。第１のエミッタ電極３１は、タングステンなどからなる接続プラグを有している。第１のエミッタ電極３１の接続プラグを介してエミッタ引き出し領域３に電気的に接続されている。第１のエミッタ電極３１の接続プラグは、チタンナイトライド（ＴｉＮ）などのバリアメタル３１ａを介してエミッタ引き出し領域３に接している。第１のコレクタ電極３２は、タングステンなどからなる接続プラグを有している。第１のコレクタ電極３２の接続プラグを介してコレクタ引き出し領域４に電気的に接続されている。第１のコレクタ電極３２の接続プラグは、ＴｉＮなどのバリアメタル３２ａを介してコレクタ引き出し領域４に接している。第１のベース電極３３は、タングステンなどからなる接続プラグを有している。第１のベース電極３３の接続プラグを介して外部ベース領域５ｂに電気的に接続されている。ベース電極３３の接続プラグは、ＴｉＮなどのバリアメタル３３ａを介して外部ベース領域５ｂに接している。
【００４１】
第１の配線パターンの配線間絶縁を行うためにエアギャップ３４及びブリッジ膜３５を形成する。第１の配線パターンが形成された層間絶縁膜４０上に第１の配線パターンを被覆するように仮設膜（図示省略）を成膜する。成膜された仮設膜を第１の配線パターンの少なくとも表面が露出するようにエッチバックする。第１の配線パターンの第１のベース電極３３、第１のエミッタ電極３１、第１のコレクタ電極３２等が配置された配線密度が高い領域以外の配線密度が低い領域、もしくは配線パターンが形成されていない領域の仮設膜を、フォトリソグラフィにより選択的に除去する。
【００４２】
その後、ＳｉＯ２等の第１の絶縁膜３５ａを第１の配線パターン及び仮設膜を被覆するように形成後、層間絶縁膜４０上の配線密度が高い領域に形成されている仮設膜を除去してこの領域の配線間にエアギャップ３４を形成する。第１の絶縁膜３５ａは、プラズマＣＶＤ法、ＴＥＯＳ法などにより形成される。第１の絶縁膜３５ａには、第２の実施の形態と同様に複数の抜き穴（図示しない）を形成し、抜き穴を仮設膜を溶かすレジスト除去剤を注ぐ入り口として用いる。第１の絶縁膜３５ａ上に、プラズマＣＶＤ法、ＴＥＯＳ法などにより、第２の絶縁膜３５ｂを形成する。このようにして、半導体基板１上に第１及び第２の絶縁膜３５ａ、３５ｂを有するブリッジ膜３５で覆われ、配線間をエアギャップ３４で絶縁された第１の配線パターンが形成される。
【００４３】
ブリッジ膜３５上に第２の配線パターンを形成する。第２の配線パターンは、例えば、アルミニウム膜からなる第２のエミッタ電極３１１及び第２のコレクタ電極３２１を有している。第２のエミッタ電極３１１は、ＴｉＮなどのバリアメタル３１１ａを介して第１のエミッタ電極３１に接している。そして、第２のコレクタ電極３２１は、ＴｉＮなどのバリアメタル３２１ａを介して第１のコレクタ電極３２に接している。
【００４４】
第２の配線パターンの配線間絶縁を行うためにエアギャップ３６及びブリッジ膜３７を形成する。ブリッジ膜３５上に第２の配線パターンを被覆するように仮設膜（図示省略）を形成する。仮設膜を第２の配線パターンの少なくとも表面が露出するようにエッチバックする。第２の配線パターンの第２のエミッタ電極３１１、第２のコレクタ電極３２１等が配置された配線密度が高い領域以外の配線密度が低い領域、もしくは第２の配線パターンが形成されていない領域の仮設膜をフォトリソグラフィにより選択的に除去する。その後、ＳｉＯ２等の第１の絶縁膜３７ａを第２の配線パターン及び仮設膜を被覆するように形成する。ブリッジ膜３５上の配線密度が高い領域に形成されている仮設膜を除去してこの領域の配線間にエアギャップ３６を形成する。第１の絶縁膜３７ａは、プラズマＣＶＤ法、ＴＥＯＳ法などにより形成される。ＳｉＯ２等の第１の絶縁膜３７ａには、第２の実施の形態と同様に複数の抜き穴（図示しない）を形成し、抜き穴を仮設膜を溶かすレジスト除去剤を注ぐ入り口として用いる。第1の絶縁膜３７ａ上に、プラズマＣＶＤ法、ＴＥＯＳ法などにより、第２の絶縁膜３７ｂを形成する。このようにして、半導体基板１上に第１及び第２の絶縁膜３７ａ、３７ｂを有するブリッジ膜３７で覆われ、配線間をエアギャップ３６で絶縁された第２の配線パターンが形成される。
【００４５】
さらに、このブリッジ膜３７の上にＳｉＯ２、窒化シリコン（Ｓｉ３Ｎ４）などのパッシベーション膜３８を形成する。この様にして半導体装置の配線パターンが形成される。
【００４６】
第３の実施の形態では、あらかじめ、配線密度が低い領域もしくは配線パターンが形成されていない領域の仮設膜をフォトリソグラフィにより選択的に除去しているので、ブリッジ膜陥没、膜ハガレ等の発生が抑制される。また、フォトリソグラフィを用いる際に、仮設膜としてフォトレジストなどを用いるので、新たにレジスト材の形成を必要とせず工程の簡便化を図ることができる。さらに、この実施の形態では、多層配線構造にエアギャップを適宜導入することができるので、半導体装置の高密度化が可能になる。
【００４７】
（その他の実施の形態）
上記のように、本発明の実施の形態を記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者にはさまざまな代替実施の形態、実施の形態及び運用技術が明らかとなろう。
【００４８】
本発明の第１及び第２の実施の形態では、図１に示したように、領域分け境界１０は、エミッタ引き出し配線１１、コレクタ引き出し配線１２．及びベース引き出し配線１３のパターン上に位置している。領域分け境界の位置は、パターン上に限定されず、配線密度の低い領域に突出してもよい。例えば、図２２に示すように、配線密度の高い領域の境界に微細なコレクタ引き出し配線１２が配置されている。領域分け境界１０ａの一部は、コレクタ引き出し配線１２から配線密度の低い領域に幅Ｗｐで突出して位置している。図２３に示すように、領域分け境界１０ａに対応して、ブリッジ膜１６はコレクタ引き出し配線１２の最外パターンから配線密度の低い領域側に形成された幅Ｗｐのエアギャップ１７ａ上に突出している。この場合、エアギャップ１７、１７ａを形成する仮設膜１４のフォトリソグラフィにおいて、図６及び図１５に示したフォトマスクの遮光部１５をコレクタ引き出し配線１２上に精密に位置合わせする必要がなく、工程の簡便化を計ることができる。領域分け境界１０ａから配線密度の低い領域に突出するブリッジ膜１６の幅Ｗｐは、少なくとも配線間隔Ｓの基準間隔５μｍ以内、望ましくは基準間隔の約１／２、例えば、約２．５μｍ以内が望ましい。幅Ｗｐが２．５μｍを越えると、エアギャップ１７ａ上のブリッジ膜１６が陥没して、膜ハガレ等が発生する可能性がある。その結果、製造歩留まりが低下する。
【００４９】
また、第１〜第３の実施の形態では、ディスクリートデバイスに適用した例を示している。しかし、メモリ／ロジック系デバイス等のＬＳＩに適用しても良い。ＬＳＩなどの集積回路チップでは、１チップに複数の配線密度の高い領域が存在することがある。この様に１チップ内に形成された複数の領域に対しても容易にエアギャップを用いた領域とすることができる。
【００５０】
ＬＳＩ等の半導体装置では、小型化及び高集積化が進んで微細なピッチの配線が複数の配線層に形成される。層間絶縁膜等の上に形成された配線パターンにおいて、配線層の平面上の配線間、及び層間絶縁膜を挟んで対向する配線間にそれぞれ生ずる配線間容量によって配線間クロストーク容量が増加するようになる。クロストークの発生は、ＬＳＩの動作に悪影響を及ぼす。従来のＬＳＩでは、層間絶縁膜等は、比誘電率が約４のＳｉＯ２等を主成分としているため、配線間クロストーク容量が高くなる。エアギャップを、層間絶縁膜に代えて用いることにより、配線間容量を小さくし、クロストークの発生を抑制することが可能となる。
【００５１】
このように、本発明はここでは記載していないさまざまな実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係わる発明特定事項によってのみ定められるものである。
【図面の簡単な説明】
【００５２】
【図１】本発明の第１の実施の形態に係る半導体装置の一例を示す平面図である。
【図２】図１に示した半導体装置のＡ−Ａ線に沿った断面の一例を示す図である。
【図３】本発明の第１の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図（その１）である。
【図４】本発明の第１の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図（その２）である。
【図５】本発明の第１の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図（その３）である。
【図６】本発明の第１の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図（その４）である。
【図７】本発明の第１の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図（その５）である。
【図８】本発明の第１の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図（その６）である。
【図９】本発明の第１の実施の形態に係る半導体装置の製造方法の他の例を示す工程断面図（その１）である。
【図１０】本発明の第１の実施の形態に係る半導体装置の製造方法の他の例を示す工程断面図（その２）である。
【図１１】本発明の第１の実施の形態に係る半導体装置の製造方法の他の例を示す工程断面図（その３）である。
【図１２】本発明の第２の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図（その１）である。
【図１３】本発明の第２の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図（その２）である。
【図１４】本発明の第２の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図（その３）である。
【図１５】本発明の第２の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図（その４）である。
【図１６】本発明の第２の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図（その５）である。
【図１７】本発明の第２の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図（その６）である。
【図１８】本発明の第２の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図（その７）である。
【図１９】本発明の第２の実施の形態に係る半導体装置の製造方法の一例を示す工程断面図（その８）である。
【図２０】本発明の第２の実施の形態に係る半導体装置の製造方法の一例を説明するフローチャートである。
【図２１】本発明の第３の実施の形態に係る半導体装置の一例を示す断面図である。
【図２２】本発明のその他の実施の形態に係る半導体装置の一例を示す平面図である。
【図２３】図２２に示した半導体装置のＢ−Ｂ線に沿った断面の一例を示す図である。
【符号の説明】
【００５３】
１…半導体基板
１１…エミッタ引き出し配線
１１ａ…エミッタ引き出し電極
１２…コレクタ引き出し配線
１２ａ…コレクタ引き出し電極
１３…ベース引き出し配線
１３ａ…ベース引き出し電極
１４…仮設膜
１５…遮光部
１６…ブリッジ膜
１６ａ…第１の絶縁膜
１６ｂ…第２の絶縁膜
１７、１７ａ…エアギャップ
２７…抜き穴
【図１】
2005354046.tif 000003
【図２】
2005354046.tif 000004
【図３】
2005354046.tif 000005
【図４】
2005354046.tif 000006
【図５】
2005354046.tif 000007
【図６】
2005354046.tif 000008
【図７】
2005354046.tif 000009
【図８】
2005354046.tif 000010
【図９】
2005354046.tif 000011
【図１０】
2005354046.tif 000012
【図１１】
2005354046.tif 000013
【図１２】
2005354046.tif 000014
【図１３】
2005354046.tif 000015
【図１４】
2005354046.tif 000016
【図１５】
2005354046.tif 000017
【図１６】
2005354046.tif 000018
【図１７】
2005354046.tif 000019
【図１８】
2005354046.tif 000020
【図１９】
2005354046.tif 000021
【図２０】
2005354046.tif 000022
【図２１】
2005354046.tif 000023
【図２２】
2005354046.tif 000024
【図２３】
2005354046.tif 000025