(57)【要約】【課題】電力回生方式による力率改善を行う電源回路に対して過電流保護機能を設ける場合において、電力変換効率の低下を抑止し、また、電源回路基板の大型、重量化、コストアップの問題を回避する。【解決手段】電力回生方式の力率改善回路１０を、整流回路部と一次側アースとの間の整流電流経路に対して挿入する。また、過電流保護のための過電流検出抵抗Ｒ1を、力率改善回路と一次側アースとの間に対してさらに挿入する。発振・ドライブ回路２は、この過電流検出抵抗Ｒ1の両端電圧Ｖ3に基づいて負荷電流レベルを検出して過電流保護動作を行うようにされる。このような構成であれば、二次側において負荷電流レベルを検出する構成を採る必要はなくなる。【選択図】図１
2005318779.tif 000002
【特許請求の範囲】
【請求項１】
商用交流電源を入力して整流する整流回路部と、この整流回路部の整流出力を平滑化して整流平滑電圧を生成する平滑コンデンサとを備えて成る整流平滑手段と、
上記整流平滑電圧を直流入力電圧として入力してスイッチングを行うスイッチング素子を備えて形成したスイッチング手段と、
上記スイッチング素子をスイッチング駆動するスイッチング駆動手段と、
少なくとも、上記スイッチング手段のスイッチング動作により得られるスイッチング出力が供給される一次巻線と、該一次巻線に得られたスイッチング出力により交番電圧が励起される二次巻線とを巻装して形成される絶縁コンバータトランスと、
少なくとも、上記絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、上記一次巻線に直列接続された一次側直列共振コンデンサのキャパシタンスとによって形成され、上記スイッチング手段の動作を電流共振形とする一次側直列共振回路と、
上記絶縁コンバータトランスの二次巻線に励起される交番電圧を入力して整流動作を行って、二次側直流出力電圧を生成するように構成された二次側直流出力電圧生成手段と、
上記スイッチング手段のスイッチング動作により上記一次側直列共振回路に得られる一次側直列共振電流を電力回生するようにして、上記平滑コンデンサに帰還するようにされており、この帰還された電力に応じて、上記整流平滑手段による整流動作によって得られる整流電流を断続するようにしてスイッチングする力率改善用スイッチング素子を備えて形成され、上記整流平滑手段が形成する整流電流経路において、上記整流回路部と基準電位との間に対して挿入される、力率改善手段と、
上記力率改善手段と上記基準電位との間にさらに挿入される電流検出抵抗と、
上記電流検出抵抗の両端電圧レベルに基づいて所定の過電流保護動作を実行する過電流保護手段と、
を備えていることを特徴とするスイッチング電源回路。
【請求項２】
上記力率改善手段は、
ブリッジ整流回路とされる上記整流回路部の負極出力端子側の上記整流電流経路に対して直列に挿入されるもので、少なくとも、上記力率改善用スイッチング素子と、高周波インダクタとしてのインダクタンス成分とを直列に接続して形成される力率改善用直列接続回路と、
ノーマルモードノイズを抑制するようにして挿入されるフィルタコンデンサとを備え、
上記電流検出抵抗は、上記直列接続回路と上記基準電位との間に対して直列に挿入される、
ことを特徴とする請求項１に記載のスイッチング電源回路。
【請求項３】
上記高周波インダクタとしての１つのインダクタにおける所定の巻線位置に対してタップを設けたことで、このタップにより上記高周波インダクタの巻線を分割するようにして形成される第１巻線部と第２巻線部を有し、
上記第１巻線部は上記力率改善用スイッチング素子と接続されることで上記力率改善用直列接続回路を形成し、
上記第２巻線部は、上記一次側直列共振回路を形成するためのインダクタンス成分に含められるようにして上記一次側直列共振回路と接続される、
ことを特徴とする請求項２に記載のスイッチング電源回路。
【請求項４】
上記絶縁コンバータトランスの一次巻線についてタップを設けたことで、このタップにより上記一次巻線を分割するようにして形成される一次巻線部の１つと、１つの高周波インダクタと、上記力率改善用スイッチング素子との直列接続により、上記力率改善用直列接続回路が形成される、
ことを特徴とする請求項２に記載のスイッチング電源回路。
【請求項５】
上記力率改善手段は、
上記高周波インダクタに代えて挿入される被制御巻線と、制御巻線とが少なくとも巻装される可飽和リアクタであって、上記制御巻線に流す直流電流である制御電流のレベルに応じて上記被制御巻線のインダクタンスを可変するように動作する制御トランスと、
負荷変動に対応する所定の動作状態の変化を検出する検出手段と、
上記検出手段の検出出力に応じて上記制御電流のレベルを可変する制御電流可変手段とを備える、
ことを特徴とする請求項２に記載のスイッチング電源回路。
【請求項６】
上記検出手段は、上記電流検出抵抗の両端電圧レベルの変化を検出するようにされている、
ことを特徴とする請求項５に記載のスイッチング電源回路。
【請求項７】
上記二次側直流出力電圧のレベルに応じて上記スイッチング駆動手段を制御して、上記スイッチング手段のスイッチング周波数を可変することで、二次側直流出力電圧に対する定電圧制御を行うように構成された定電圧制御手段を備えると共に、
上記絶縁コンバータトランスの磁束密度を、上記二次側直流出力電圧の変動にかかわらず、二次側整流電流が連続モードとなるようにして、所定以下となるように設定した、
ことを特徴とする請求項１に記載のスイッチング電源回路。
【請求項８】
上記二次側直流出力電圧生成手段を形成する整流回路として、巻線電圧検出方式による同期整流回路を備える、
ことを特徴とする請求項７に記載のスイッチング電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、力率改善回路を備えたスイッチング電源回路に関するものである。
【背景技術】
【０００２】
先に本出願人は、一次側に共振形コンバータを備えた電源回路を各種提案している。また、共振形コンバータに対して力率改善を図るための力率改善回路を備えて構成した電源回路も各種提案している。
図１４は、先に本出願人により出願された発明に基づいて構成される、力率改善機能を有するスイッチング電源回路の一例を示す回路図である。
【０００３】
図１４の電源回路は、他励式による電流共振形のスイッチングコンバータに対して力率改善回路２０を備えた構成を採る。この電源回路におけるスイッチングコンバータは、ハーフブリッジ結合方式による電流共振形コンバータと、半導体スイッチ（スイッチング素子）のターンオフ時にのみ電圧共振する部分電圧共振回路を組み合わせたスイッチングコンバータとされている。
【０００４】
この図１４に示す電源回路においては、先ず、商用交流電源ＡＣに対し、２組のフィルタコンデンサＣL、ＣL及び１組のコモンモードチョークコイルＣＭＣから成るコモンモードノイズフィルタが接続されている。
そして、商用交流電源ＡＣから直流入力電圧を生成する整流平滑回路としては、上記コモンモードノイズフィルタの後段に対して、ブリッジ整流回路Ｄｉ及び平滑コンデンサＣｉとから成る全波整流回路が備えられる。
この場合、ブリッジ整流回路Ｄｉの全波整流動作により得られた整流出力は、力率改善回路２０を介して平滑コンデンサＣｉに充電される。これにより、平滑コンデンサＣｉの両端には、交流入力電圧ＶACの等倍のレベルに対応する整流平滑電圧Ｅｉ（直流入力電圧）が得られることになる。
力率改善回路２０については後述する。
【０００５】
上記直流入力電圧を入力してスイッチングする電流共振形コンバータとしては、図示するようにして、ＭＯＳ−ＦＥＴによる２本のスイッチング素子Ｑ1，Ｑ2をハーフブリッジ結合により接続している。スイッチング素子Ｑ1，Ｑ2の各ドレイン−ソース間に対しては、図示する方向により、それぞれボディダイオードによるダンパーダイオードＤD1，ＤD2が並列に接続される。
【０００６】
また、スイッチング素子Ｑ2のドレイン−ソース間に対しては、部分共振コンデンサＣｐが並列に接続される。この部分共振コンデンサＣｐのキャパシタンスと一次巻線Ｎ1のリーケージインダクタンスＬ１によっては並列共振回路（部分電圧共振回路）を形成する。そして、スイッチング素子Ｑ1，Ｑ2のターンオフ時にのみ電圧共振する、部分電圧共振動作が得られるようになっている。
【０００７】
この電源回路においては、スイッチング素子Ｑ1，Ｑ2をスイッチング駆動するために、例えば汎用のＩＣによる発振・ドライブ回路２が設けられる。この発振・ドライブ回路２は、発振回路、駆動回路を有している。そして、発振回路及び駆動回路によって、所要の周波数によるドライブ信号（ゲート電圧）をスイッチング素子Ｑ1，Ｑ2の各ゲートに対して印加する。これにより、スイッチング素子Ｑ1，Ｑ2は、所要のスイッチング周波数により交互にオン／オフするようにしてスイッチング動作を行う。
【０００８】
絶縁コンバータトランスＰＩＴ (Power Isolation Transformer)は、スイッチング素子Ｑ1 、Ｑ2 のスイッチング出力を二次側に伝送する。
この絶縁コンバータトランスＰＩＴの一次巻線Ｎ1 の一端は、スイッチング素子Ｑ1 のソースとスイッチング素子Ｑ2 のドレインの接続点（スイッチング出力点）に接続されることで、スイッチング出力が得られるようにされる。
また、一次巻線Ｎ1 の他端は、直列共振コンデンサＣ1 を介するようにして、力率改善回路２０内の高速リカバリ型ダイオードＤ1のカソードと高周波インダクタＬ10の接続点に対して接続されている。
【０００９】
この場合、直列共振コンデンサＣ1 及び一次巻線Ｎ1 は直列に接続されているが、この直列共振コンデンサＣ1 のキャパシタンス、及び一次巻線Ｎ1 （直列共振巻線）を含む絶縁コンバータトランスＰＩＴの漏洩インダクタンス（リーケージインダクタンス）成分Ｌ１により、スイッチングコンバータの動作を電流共振形とするための一次側直列共振回路を形成している。
【００１０】
上記説明によると、この図に示す一次側スイッチングコンバータとしては、一次側直列共振回路（Ｌ1−Ｃ1）による電流共振形としての動作と、前述した部分電圧共振回路（Ｃｐ//Ｌ1）とによる部分電圧共振動作とが得られることになる。
つまり、この図に示す電源回路は、一次側スイッチングコンバータを共振形とするための共振回路に対して、他の共振回路とが組み合わされた形式を採っていることになる。本明細書では、このようなスイッチングコンバータについて、複合共振形コンバータということにする。
【００１１】
ここでの図示による説明は省略するが、絶縁コンバータトランスＰＩＴの構造としては、例えばフェライト材によるＥ型コアを組み合わせたＥＥ型コアを備える。そして、一次側と二次側とで巻装部位を分割したうえで、一次巻線Ｎ1と、二次巻線Ｎ2（Ｎ2A，Ｎ2B）を、ＥＥ型コアの中央磁脚に対して巻装している。
【００１２】
絶縁コンバータトランスＰＩＴの二次巻線Ｎ2としては、センタータップが施されたことで２つに分割された、同じ所定巻数による二次巻線Ｎ2A，Ｎ2Bが巻装されている。これらの二次巻線Ｎ2A，Ｎ2Bには、一次巻線Ｎ1に伝達されたスイッチング出力に応じた交番電圧が励起される。
【００１３】
そして、これら二次巻線Ｎ2A，Ｎ2Bに対しては、図示するように整流用素子としてＮチャネルのＭＯＳ−ＦＥＴＱ3，Ｑ4，Ｑ5，Ｑ6、ゲート抵抗Ｒg1，Ｒg2、及び二次側平滑コンデンサＣｏを備えて形成される、巻線電圧検出方式による同期整流回路が接続される。なお、ＭＯＳ−ＦＥＴＱ3，Ｑ4、Ｑ5、Ｑ6のドレイン−ソースに対しては、それぞれ、ボディダイオードＤD3，ＤD4、DD5、DD6が並列に接続される。
このようにして形成される同期整流回路では、二次巻線Ｎ2に励起される交番電圧が反転するタイミングに応じて、ＭＯＳ−ＦＥＴＱ3//Ｑ5の組と、ＭＯＳ−ＦＥＴＱ4//Ｑ6の組が交互にオン／オフするようにして両波整流動作（スイッチング動作）を行う。
【００１４】
同期整流回路が上記のようにして整流動作を行うことで、平滑コンデンサＣｏの両端電圧として、二次側直流出力電圧Ｅoが得られることになる。この二次側直流出力電圧Ｅoは、負荷に供給されると共に、分岐して制御回路１に対しても入力される。
【００１５】
この場合の制御回路１は、例えば二次側直流出力電圧Ｅoの変動に対応したレベルの制御信号を発振・ドライブ回路２に出力する。発振・ドライブ回路２では制御回路１から供給された制御信号に基づいて、発振・ドライブ回路２からスイッチング素子Ｑ1，Ｑ2の各ゲートに供給するスイッチング駆動信号の周波数を変化させて、スイッチング周波数を可変するようにしている。このように、二次側直流出力電圧Ｅoのレベルに応じてスイッチング素子Ｑ1，Ｑ2のスイッチング周波数が可変制御されることで、一次側直列共振回路を形成する一次巻線Ｎ1から二次側に伝送されるエネルギーも可変され、二次側直流出力電圧Ｅoのレベルが可変制御される。これにより、二次側直流出力電圧の定電圧制御が図られることになる。
なお、以降は、上記のようにしてスイッチング周波数を可変制御することによって直流安定化を図る定電圧制御方式を「スイッチング周波数制御方式」ということにする。
【００１６】
なお、図１４に示す同期整流回路について、上記のようにして整流素子としてのＭＯＳ−ＦＥＴを並列に接続しているのは、図１４の電源回路として実際に対応すべき負荷条件が、例えば二次側直流出力電圧Ｅo＝５Ｖに対して、負荷電流が３０Ａ〜０Ａで変動する、いわゆる低電圧／大電流といわれる負荷条件であることに依る。このような負荷条件は、実質的には相当に変動幅が広範囲となるものであり、従って、負荷が重くなる傾向では、二次側整流回路にも相当に大きな電流が流れる。そこで、整流素子であるＭＯＳ−ＦＥＴについて、複数本を並列接続しているものである。
【００１７】
また、この二次側の同期整流回路において、ＭＯＳ−ＦＥＴＱ3//Ｑ5の組に整流電流が流れる整流電流経路と、ＭＯＳ−ＦＥＴＱ4//Ｑ6の組に整流電流が流れる整流電流経路とで共通の経路となる、ＭＯＳ−ＦＥＴＱ3//Ｑ5のソースと、ＭＯＳ−ＦＥＴＱ4//Ｑ6のソースとの接続点と二次側アースとの間のラインには、電流検出抵抗Ｒ1A//Ｒ1Bの並列接続回路が直列に挿入される。
なお、この電流検出抵抗Ｒ1A，Ｒ1Bを含む過電流保護のための構成については後述する。
【００１８】
続いて、力率改善回路２０の構成について説明する。
この力率改善回路２０は磁気結合形による電力回生方式としての構成を採る。
力率改善回路２０においては、ブリッジ整流回路Ｄｉの正極出力端子と平滑コンデンサＣｉの正極端子間に対して、高速リカバリ型ダイオードＤ1−高周波インダクタＬ10が直列接続されて挿入される。
フィルタコンデンサＣN は高速リカバリ型ダイオードＤ1 のアノード側と平滑コンデンサＣｉの正極端子間に対して挿入されることで、ノーマルモードノイズ（スイッチング周期の交番成分）を吸収するフィルタとして機能する。
【００１９】
そして力率改善回路２０に対しては、高速リカバリ型ダイオードＤ1 のカソードと高周波インダクタＬ10の接続点に対して、上述した一次側直列共振回路（Ｃ1−Ｎ1（Ｌ1））が接続されて、この直列共振回路に得られるスイッチング出力が帰還されるようにしている。
【００２０】
このような構成による力率改善回路２０においては、スイッチング素子Ｑ1,Ｑ2のスイッチング出力に応じて、一次側直列共振回路（Ｃ1−Ｎ1（Ｌ1））に流れる一次側直列共振電流を電力として回生して、高周波インダクタＬ10を介するようにして平滑コンデンサＣｉに帰還していることになる。これによって、交流入力電圧ＶACの正負の絶対値が１／２以上のときに高速リカバリ型ダイオードＤ１をスイッチングさせるように動作することになって、整流出力電圧レベルが平滑コンデンサＣｉの両端電圧よりも低いとされる期間にも平滑コンデンサＣｉへの充電電流が流れるようにされる。
この結果、交流入力電流ＩACの平均的な波形が交流入力電圧の波形に近付くようにされて交流入力電流ＩACの導通角が拡大される結果、力率改善が図られることになる。
【００２１】
また、前述もしたように、図１４に示す電源回路は、例えば二次側直流出力電圧Ｅo＝５Ｖに対して、負荷電流が３０Ａ〜０Ａとなる低電圧／大電流の負荷条件であり、最大負荷電力Ｐｏmax＝１５０Ｗで、交流入力電圧ＶAC＝２３０Ｖの条件では、二次側整流回路に流れる二次側整流電流Ｉoのレベルは約４２Ａｐとなる。
このような電源回路では、負荷短絡時に対応した回路保護のために過電流保護（OCP:Over Current Protection）機能を付加することが行われる。
【００２２】
例えば共振形コンバータなどでは、過電流保護のための過電流検出は、一次側共振回路に流れる一次側直列共振電流のレベルを検出することがしばしば行われる。しかしながら、図１４に示す電源回路のようにして、力率改善のために、一次側直列共振電流を電力回生して整流電流経路に帰還する構成を採る場合には、一次側直列共振電流のレベルにより過電流状態を検出する構成を採ることが困難になる。
つまり、発振・ドライブ回路２の過電流検出端子に対して検出出力を入力させることを前提として過電流検出のために過電流検出抵抗を挿入しようとすれば、その挿入位置は、アース（基準電位）に対するものであるべきこととなる。
電力回生方式による力率改善のための構成を備えない場合、一次側直列共振回路は、スイッチング出力点と一次側アース間に挿入されるのが一般的であるので、過電流検出抵抗は、一次側直列共振回路と一次側アース間に対して直列に挿入すればよい。
これに対して、電力回生方式による力率改善のための構成を備える場合には、図１４にも示すようにして、一次側アースに対して接地されるべき一次側直列共振回路の端部は、力率改善回路２０を介して平滑コンデンサＣｉの正極端子に接続されることで、平滑コンデンサＣｉを介在して一次側アースに接地されるものとなる。つまり、この場合は、一次側直列共振回路の端部が直接的に一次側アースに接続される回路形態と成らないために、過電流検出抵抗を挿入することができなくなる。
【００２３】
そこで、図１４に示す電源回路について過電流保護機能を付加するのにあたっては、二次側整流電流（負荷電流に相当する）のレベルを検出することにより過電流状態を検出するようにしている。
つまり、前述したように、二次側両波整流回路において、両波の期間で共通となる整流電流経路のライン（ＭＯＳ−ＦＥＴＱ3//Ｑ5のソースと、ＭＯＳ−ＦＥＴＱ4//Ｑ6のソースとの接続点と二次側アースとの間のライン）に対して、電流検出抵抗Ｒ1A//Ｒ1Bの並列接続回路を形成する。
この場合、電流検出抵抗Ｒ1A//Ｒ1Bの並列接続回路の両端電圧Ｖ3は、二次側整流電流レベルに応じたものとなるが、この電圧Ｖ3が、二次側に在るとされる検出回路３に対して入力される。
【００２４】
この場合の検出回路３は、電圧Ｖ3を入力して増幅動作を行ってフォトカプラＰＣのフォトダイオードに検出電流を流すために設けられる。
実際において、電圧Ｖ3としてのレベルは、負荷電力Ｐｏ＝１５０Ｗ時において、０．２Ｖ程度しかない。例えば二次側整流電流（負荷電流）のレベルが３５Ａ（Ｐｏ＝１７５Ｗ時）以上となったときに過電流保護回路系の保護動作が得られるように構成することとしても、上記した電圧Ｖ3のレベルのままでは、必要充分な電力でフォトカプラＰＣを駆動することができないために、保護動作を確実に得るのは困難となる。
そこで、検出回路３により電圧Ｖ3を増幅して、フォトカプラＰＣのフォトダイオードに対して、二次側整流電流（負荷電流）レベルに対応する十分な電流を流すようにしているものである。
【００２５】
フォトカプラＰＣのフォトトランジスタ側では、上記のようにして、フォトカプラＰＣのフォトダイオードに流れる検出電流に応じたレベルのコレクタ電流を出力することになる。つまり、二次側整流電流（負荷電流）レベルに応じた検出電流を出力する。この検出電流に基づいて得られる検出出力は、電源回路の一次側に在るとされる発振・ドライブ回路２の過電流保護用端子（OCP端子）に入力される。フォトカプラＰＣは、二次側整流電流に基づいて得られる検出出力を二次側から一次側に伝送するのにあたって、一次側と二次側とを直流的に絶縁するために設けられる。
【００２６】
発振・ドライブ回路２では、過電流保護用端子に入力される検出出力として、例えばその電圧レベルを監視しており、この電圧レベルが、例えば上記したように二次側整流電流（負荷電流）のレベルとして３５Ａ以上の過電流の状態に対応する所定以上になったとされると、発振回路の発振動作を停止させるように動作する。これにより、スイッチング素子Ｑ1,Ｑ2のスイッチング動作が停止されることになって過電流に対する回路の保護が図られることになる。
【００２７】
図１５は、図１４に示す電源回路の過電流保護動作として、負荷電力変動に応じた二次側直流出力電圧Ｅo、力率ＰＦ、及びスイッチング周波数ｆｓの特性を示している。
この図に示すようにして、例えば最小負荷電力Ｐｏ＝０Ｗから、過電流とされる負荷電力Ｐｏ＝１７５Ｗよりも軽いとされる負荷の範囲では、二次側直流出力電圧Ｅｏ、力率ＰＦ、及びスイッチング周波数ｆｓは、それぞれ通常動作に対応する特性を示している。つまり、二次側直流出力電圧Ｅｏは定電圧制御が行われていることで、例えば５．０Ｖでほぼ一定となるように維持されている。力率ＰＦは、電力回生方式による力率改善回路２０の動作として、重負荷の傾向となるのに従って、図示する曲線によりＰＦ＝０．８以上まで高くなっていく傾向を有する。また、スイッチング周波数ｆｓは、安定化のためのスイッチング周波数制御が行われるのに応じて、重負荷の傾向となるのに従って図示する傾きにより低下していく特性となる。
【００２８】
そして、図１４の電源回路における過電流の状態に対応する負荷電力Ｐｏ＝１７５Ｗ以上の状態になったとされると、前述のようにしてスイッチング動作が停止されることになる。これにより、図１５に示すようにして、スイッチング周波数ｆｓは、０にまで垂下する。また、スイッチング動作の停止に応じて力率改善回路２０への電力回生も停止されるので、力率ＰＦとしても垂下する特性となる。また、スイッチング動作の停止に応じて、二次側直流出力電圧Ｅｏはいわゆるフの字特性により低下する。
【００２９】
【特許文献１】特開２００３−１８９６１４号公報
【発明の開示】
【発明が解決しようとする課題】
【００３０】
上記図１４に示す電源回路では、電力回生方式により力率改善を図る構成を採っていることから、過電流保護のために負荷電流レベルを検出するのに二次側整流電流を利用することとしているが、このために下記のような問題を有している。
先ず、二次側の整流電流経路に挿入される過電流検出抵抗による電力損失が比較的大きくなってしまうということが挙げられる。
具体例として、上記しているように、図１４に示す電源回路として、二次側直流出力電圧Ｅｏ＝５Ｖで負荷電流が最大で３０Ａとされる負荷条件を設定した場合には、電流検出抵抗Ｒ1AとＲ1Bについて、それぞれ0.01Ω／５Ｗのセメント抵抗を選定することで、電流検出抵抗Ｒ1A//Ｒ1Bの並列接続回路の抵抗値としては５ｍΩを設定するようにされる。このような設定とした場合において、最大負荷電力時には例えば３０Ａの負荷電流に対応する二次側整流電流が電流検出抵抗Ｒ1A//Ｒ1Bの並列接続回路に流れることになる。このために、上記５ｍΩという相当に低い抵抗値を設定したとしても、このときの電流検出抵抗Ｒ1A//Ｒ1Bの並列接続回路による電力損失は４．５Ｗであり、また、これに伴う電流検出抵抗Ｒ1A，Ｒ1Bの発熱温度も相当に高いものとなる。これにより、電源回路としての総合的なAC→DC電力変換効率は、電流検出抵抗Ｒ1A//Ｒ1Bを挿入しない場合（過電流保護機能を設けない場合）と比較して２．８Ｗ低下し、また、交流入力電力は５．３Ｗ増加する。
【００３１】
また、電力損失との兼ね合いから、上記のように電流検出抵抗Ｒ1A//Ｒ1Bの並列接続回路としての抵抗値は５ｍΩ程度の低抵抗値にとどめることになるが、このために、最大負荷電力時にあっても、二次側整流電流のピーク値が４２Ａｐであるとして、ほぼ０．２Ｖ程度の非常に低いレベルの検出電圧（Ｖ3）しか得られない。このために、検出電圧を増幅する検出回路３が必要であることになる。
【００３２】
また、この過電流保護回路系としては、二次側で得られた検出出力を一次側の発振・ドライブ回路２に伝達する構成となるので、フォトカプラＰＣなどのようにして一次側と二次側とについて直流的に絶縁するための部品素子なども必要になってしまう。
【００３３】
このようにして、電力回生方式による力率改善を行う電源回路に対して過電流保護機能を設ける場合には、電力変換効率が低下し、また、増幅回路や直流絶縁のための部品が必要になるなどして電源回路基板の大型、重量化や、コストアップを招くという問題を有している。
【課題を解決するための手段】
【００３４】
そこで本発明は上記した課題を考慮して、スイッチング電源回路として次のように構成する。
つまり、商用交流電源を入力して整流する整流回路部と、この整流回路部の整流出力を平滑化して整流平滑電圧を生成する平滑コンデンサとを備えて成る整流平滑手段を備える。
また、整流平滑電圧を直流入力電圧として入力してスイッチングを行うスイッチング素子を備えて形成したスイッチング手段と、スイッチング素子をスイッチング駆動するスイッチング駆動手段を備える。
また、少なくとも、スイッチング手段のスイッチング動作により得られるスイッチング出力が供給される一次巻線と、この一次巻線に得られたスイッチング出力により交番電圧が励起される二次巻線とを巻装して形成される絶縁コンバータトランスと、少なくとも、絶縁コンバータトランスの一次巻線の漏洩インダクタンス成分と、一次巻線に直列接続された一次側直列共振コンデンサのキャパシタンスとによって形成され、スイッチング手段の動作を電流共振形とする一次側直列共振回路とを備える。
また、絶縁コンバータトランスの二次巻線に励起される交番電圧を入力して整流動作を行って、二次側直流出力電圧を生成するように構成された二次側直流出力電圧生成手段を備える。
また、スイッチング手段のスイッチング動作により一次側直列共振回路に得られる一次側直列共振電流を電力回生するようにして、平滑コンデンサに帰還するようにされており、この帰還された電力に応じて、整流平滑手段による整流動作によって得られる整流電流を断続するようにしてスイッチングする力率改善用スイッチング素子を備えて形成され、上記整流平滑手段が形成する整流電流経路において、上記整流回路部と基準電位との間に対して挿入される力率改善手段を備える。
また、力率改善手段と基準電位との間にさらに挿入される電流検出抵抗と、この電流検出抵抗の両端電圧レベルに基づいて所定の過電流保護動作を実行する過電流保護手段とを備えて構成することとした。
【００３５】
上記構成による本発明のスイッチング電源回路は、一次側スイッチングコンバータとして、電流共振形コンバータを備えていることになる。また、力率改善は、一次側直列共振回路に得られる一次側直列共振電流を電力として回生して整流電流経路に対して帰還する電力回生方式により行う構成を採ることとしている。
そのうえで、力率改善手段については、商用交流電源から直流入力電圧（整流平滑電圧）を生成する整流平滑手段が形成する整流電流経路において、この整流平滑手段の整流回路部と基準電位との間に対して挿入することとしており、また、過電流保護のための過電流検出抵抗を、力率改善手段と上記基準電位との間に対してさらに挿入することとしている。これにより、過電流検出抵抗の両端電圧としては、基準電位に対する電位差となる。つまり、過電流検出抵抗の両端電圧レベルに基づき、一次側直列共振電流のレベルを適正に検出できることになる。因みに、一次側直列共振電流レベルは、負荷電流レベルに対応して変動するものとなる。
【発明の効果】
【００３６】
このようにして本発明によっては、電流共振形スイッチングコンバータを基として電力回生方式により力率改善を図るスイッチング電源回路として、一次側において一次側直列共振電流を検出することによって負荷電流が過電流となる状態を適正に検出して過電流保護動作を実行可能とされる。換言すれば、従来のようにして、二次側の整流電流経路に対して過電流検出抵抗を挿入する必要はなくなる。
これにより、二次側整流電流経路に対して過電流検出抵抗を挿入する場合と比較して、過電流検出抵抗に依る電力損失分を低減することが可能となり、電源回路全体としても電力変換効率の向上が図られることになる。
また、二次側整流電流経路に対して過電流検出抵抗を挿入した場合のようにして、二次側から一次側に対して検出出力を伝送するのにあたって直流分を絶縁するための部品（フォトカプラなど）や、フォトカプラを駆動するための二次側の増幅回路も不要となるので、例えばその分の電源回路基板の小型軽量化、及び低コスト化を図ることが可能となる。
【発明を実施するための最良の形態】
【００３７】
図１は、本発明を実施するための最良の形態（以下、実施の形態ともいう）として、第１の実施の形態となるスイッチング電源回路の構成例を示した回路図である。この図に示す電源回路は、一次側の基本構成として、他励式のハーフブリッジ結合方式による電流共振形コンバータに対して部分電圧共振回路が組み合わされた構成を採る。
【００３８】
この図１に示す電源回路においては、先ず、商用交流電源ＡＣに対し、フィルタコンデンサＣL、ＣL、及びコモンモードチョークコイルＣＭＣによるコモンモードノイズフィルタが形成されている。
そして、上記ノイズフィルタの後段となる商用交流電源ＡＣに対しては、ブリッジ整流回路Ｄｉ（整流回路部）及び１本の平滑コンデンサＣｉから成る全波整流平滑回路が接続される。この全波整流回路は、ブリッジ整流回路Ｄｉの正極入力端子に対して商用交流電源ＡＣの正極ラインを接続し、ブリッジ整流回路Ｄｉの負極入力端子に対して商用交流電源ＡＣの負極ラインを接続している。また、ブリッジ整流回路の正極出力端子と平滑コンデンサＣｉの正極端子とを接続している。そして、本実施の形態の場合には、ブリッジ整流回路の負極出力端子は、力率改善回路１０を介するようにして平滑コンデンサＣｉの負極端子に対して接続される。
この場合、平滑コンデンサＣｉの負極端子は、一次側アースと接続されていることでアース電位（基準電位）となっている。つまり、この場合の力率改善回路１０は、ブリッジ整流回路Ｄｉの負極出力ラインと基準電位との間に挿入される形態となる。
なお、力率改善回路１０の構成及びその動作については後述する。
【００３９】
この全波整流平滑回路が商用交流電源ＡＣを入力して全波整流動作を行うことによって、平滑コンデンサＣｉの両端にはブリッジ整流回路Ｄｉの整流出力を平滑化した整流平滑電圧Ｅｉ（直流入力電圧）が得られる。この場合の整流平滑電圧Ｅｉは、交流入力電圧ＶACの等倍に対応したレベルとなる。また、この場合においては、ブリッジ整流回路Ｄｉを形成する４本の整流ダイオードには、低速リカバリ型を選定している。
【００４０】
上記直流入力電圧を入力してスイッチング（断続）する電流共振形コンバータとしては、図示するようにして、ＭＯＳ−ＦＥＴによる２本のスイッチング素子Ｑ1，Ｑ2をハーフブリッジ結合により接続したスイッチング回路を備える。スイッチング素子Ｑ1，Ｑ2の各ドレイン−ソース間に対しては、ダンパーダイオードＤD1，ＤD2が並列に接続される。ダンパーダイオードＤD1のアノード、カソードは、それぞれスイッチング素子Ｑ1のソース、ドレインと接続される。同様にして、ダンパーダイオードＤD2のアノード、カソードは、それぞれスイッチング素子Ｑ2のソース、ドレインと接続される。ダンパーダイオードＤD1，ＤD2は、それぞれスイッチング素子Ｑ1，Ｑ2が備えるボディダイオードとされる。
【００４１】
また、スイッチング素子Ｑ2のドレイン−ソース間に対しては、部分共振コンデンサＣｐが並列に接続される。この部分共振コンデンサＣｐのキャパシタンスと一次巻線Ｎ1のリーケージインダクタンスＬ１によっては並列共振回路（部分電圧共振回路）を形成する。そして、スイッチング素子Ｑ1，Ｑ2のターンオフ時にのみ電圧共振する、部分電圧共振動作が得られるようになっている。
【００４２】
この電源回路においては、スイッチング素子Ｑ1，Ｑ2をスイッチング駆動するために、発振・ドライブ回路２が設けられる。この発振・ドライブ回路２は、発振回路、駆動回路を有しており、例えば汎用のＩＣを用いることができる。そして、この発振・ドライブ回路２内の発振回路及び駆動回路によって、所要の周波数によるドライブ信号（ゲート電圧）をスイッチング素子Ｑ1，Ｑ2の各ゲートに対して印加する。これにより、スイッチング素子Ｑ1，Ｑ2は、所要のスイッチング周波数により交互にオン／オフするようにしてスイッチング動作を行う。
【００４３】
絶縁コンバータトランスＰＩＴは、スイッチング素子Ｑ1 、Ｑ2のスイッチング出力を二次側に伝送するために設けられる。
この絶縁トランスＰＩＴの一次巻線Ｎ１の一方の端部は、一次側直列共振コンデンサＣ1の直列接続を介して、力率改善回路１０における高周波インダクタＬ10と、高速型（高速リカバリ型）のスイッチングダイオードＤ1のアノードとの接続点に対して接続される。また、一次巻線Ｎ１の他方の端部は、スイッチング素子Ｑ1のソースとスイッチング素子Ｑ2のドレインとの接続点（スイッチング出力点）に接続されることで、スイッチング出力が伝達されるようになっている。
【００４４】
ここで、絶縁コンバータトランスＰＩＴは、後述する構造により、絶縁コンバータトランスＰＩＴの一次巻線Ｎ1に所要のリーケージインダクタンスＬ１を生じさせる。そして、一次側直列共振コンデンサＣ1のキャパシタンスと、上記リーケージインダクタンスＬ1によっては一次側直列共振回路を形成する。上記した接続態様によればスイッチング素子Ｑ1,Ｑ2のスイッチング出力は、この一次側直列共振回路に伝達されることとなる。この一次側直列共振回路が、伝達されたスイッチング出力により共振動作を行うことで、一次側スイッチングコンバータの動作を電流共振形とする。
【００４５】
上記説明によると、この図に示す一次側スイッチングコンバータとしては、一次側直列共振回路（Ｌ1−Ｃ1）による電流共振形としての動作と、前述した部分電圧共振回路（Ｃｐ//Ｌ1）とによる部分電圧共振動作とが得られることになる。
つまり、この図に示す電源回路は、一次側スイッチングコンバータを共振形とするための共振回路に対して、他の共振回路とが組み合わされた、複合共振形コンバータとしての構成を採っている。
【００４６】
絶縁コンバータトランスＰＩＴの二次巻線には一次巻線Ｎ1に伝達されたスイッチング出力に応じた交番電圧が励起される。そして、この場合の二次巻線Ｎ2としては、センタータップが施されたことで２つに分割された二次巻線Ｎ2A，Ｎ2Bが設けられる。この場合、二次巻線Ｎ2A，Ｎ2Bは同じ所定のターン数を有する。
【００４７】
そして、これら二次巻線Ｎ2A，Ｎ2Bに対しては、図示するように整流用素子としてＮチャネルのＭＯＳ−ＦＥＴＱ3，Ｑ4，Ｑ5，Ｑ6を備える、両波整流による同期整流回路が備えられる。
これらＭＯＳ−ＦＥＴＱ3〜Ｑ6は、例えば低耐圧のトレンチ構造のものを選定することで、低オン抵抗を得るようにされる。
【００４８】
絶縁コンバータトランスＰＩＴの二次巻線Ｎ2のセンタータップ出力は、図示するようにインダクタＬdの直列接続を介して、平滑コンデンサＣｏの正極端子の接続点と接続される。
【００４９】
そして、上記二次巻線Ｎ2の一方の端部（二次巻線Ｎ2B側の端部）は、ＭＯＳ−ＦＥＴＱ3のドレインとＭＯＳ−ＦＥＴＱ5のドレインとの接続点に対して接続される。そして、これらＭＯＳ−ＦＥＴＱ3、Ｑ5の各ソースの接続点が、二次側アースに接続される。
同様に、二次巻線Ｎ2の他方の端部（二次巻線Ｎ2A側の端部）は、ＭＯＳ−ＦＥＴＱ4のドレインとＭＯＳ−ＦＥＴＱ6のドレインとの接続点に対して接続され、これらＭＯＳ−ＦＥＴＱ4、Ｑ6の各ソースの接続点が二次側アースに接続されている。
なお、ＭＯＳ−ＦＥＴＱ3，Ｑ4，Ｑ5，Ｑ6のドレイン−ソースに対しては、それぞれ、ボディダイオードＤD3，ＤD4，ＤD5，ＤD6が並列に接続される。
【００５０】
このような接続形態によれば、二次巻線Ｎ2Bを含む整流電流経路においては、整流素子であるＭＯＳ−ＦＥＴＱ3//ＭＯＳ−ＦＥＴＱ5の並列接続回路が直列に挿入されることになる。また、二次巻線Ｎ2Aを含む整流電流経路においては、同じく整流素子であるＭＯＳ−ＦＥＴＱ4//ＭＯＳ−ＦＥＴＱ6の並列接続回路が直列に挿入された構成となっている。
【００５１】
また、この図に示される同期整流回路において、ＭＯＳ−ＦＥＴＱ3とＭＯＳ−ＦＥＴＱ5を駆動する駆動回路は、二次巻線Ｎ2Aのセンタータップしていない側の端部とＭＯＳ−ＦＥＴＱ3、Ｑ5のゲートとの間に共通に挿入されるようにして、ゲート抵抗Ｒg1を接続して形成される。
同様に、ＭＯＳ−ＦＥＴＱ4、Ｑ6を駆動する駆動回路は、二次巻線Ｎ2Bのセンタータップしていない端部とＭＯＳ−ＦＥＴＱ4、Ｑ6のゲートとの間に共通となるようにして挿入された、ゲート抵抗Ｒg2を備えて形成される。
つまりこの場合、上記ＭＯＳ−ＦＥＴＱ3，Ｑ5は、上記二次巻線Ｎ2Aに励起される交番電圧が上記ゲート抵抗Ｒg1により検出されることで、同じタイミングでオン（導通）／オフ（非導通）するようにされ、ＭＯＳ−ＦＥＴＱ4，Ｑ6も、二次巻線Ｎ2Bに励起される交番電圧が上記ゲート抵抗Ｒg2により検出されることで、同じタイミングでオン（導通）／オフ（非導通）するようにされているものである。
また、ＭＯＳ−ＦＥＴＱ3，Ｑ5の組が、二次巻線Ｎ2Aのセンタータップされていない端部の電圧に応じてオン／オフし、ＭＯＳ−ＦＥＴＱ4，Ｑ6の組が二次巻線Ｎ2Bのセンタータップされていない端部の電圧に応じてオン／オフするということは、互いのＭＯＳ−ＦＥＴの組が、逆極性となる交番電圧に応じてオン／オフするということになる。つまり、ＭＯＳ−ＦＥＴＱ3，Ｑ5の組と、ＭＯＳ−ＦＥＴＱ4，Ｑ6の組とでは、二次巻線Ｎ2に励起される交番電圧が反転するタイミングに応じて、交互にオン／オフするようにして整流動作（スイッチング動作）を行う。
【００５２】
ここで、ＭＯＳ−ＦＥＴは、ゲートにオン電圧を印加すると、ドレイン−ソース間は単なる抵抗体と等価となるので、電流は双方向に流れる。これを二次側の整流素子として機能させようとすれば、二次側平滑コンデンサ（平滑コンデンサＣｏ1〜Ｃｏ4）の正極端子に充電する方向のみに電流を流さなければならない。これとは逆方向に電流が流れると、二次側平滑コンデンサから絶縁コンバータトランスＰＩＴ側に放電電流が流れて、負荷側に有効に電力を伝達することができなくなる。また、逆電流によるＭＯＳ−ＦＥＴの発熱、ノイズなどが生じて、一次側におけるスイッチング損失も招く。
上記した駆動回路は、二次巻線の電圧を検出することに基づいて、二次側平滑コンデンサの正極端子に充電する方向（つまり、この場合ではソース→ドレイン方向）の電流のみが流れるように、ＭＯＳ−ＦＥＴＱ3〜Ｑ6をスイッチング駆動するための回路である。つまり、この場合における同期整流回路の回路構成としては、巻線電圧検出方式により、整流電流に同期させてＭＯＳ−ＦＥＴをオン／オフ駆動する構成を採っているものである。
【００５３】
なお、この場合、ＭＯＳ−ＦＥＴＱ3，Ｑ5の組の駆動回路系を形成するとされるゲート抵抗Ｒg1と、ＭＯＳ−ＦＥＴＱ4，Ｑ6の組の駆動回路系を形成するとされるゲート抵抗Ｒg2に対しては、それぞれ並列にショットキーダイオードＤg1、ショットキーダイオードＤg2を図示する方向により接続するようにしている。このようにしてショットキーダイオードＤg1，Ｄg2を挿入することによっては、それぞれＭＯＳ−ＦＥＴＱ3，Ｑ5，Ｑ4，Ｑ6のゲート入力容量の蓄積電荷を、これらのターンオフ時に対応して、ショットキーダイオードＤg1、ショットキーダイオードＤg2を経由して放電するための経路が形成される。そして、これによって、これらＭＯＳ−ＦＥＴを確実にターンオフさせて、良好なスイッチング特性を得るようにしているものである。
【００５４】
また、上述もしたように、この図１に示す電源回路では、二次巻線Ｎ2のセンタータップと二次側平滑コンデンサとの間に、インダクタＬdを直列に挿入している。すなわちこの場合、インダクタＬdを、二次側の整流電流経路において二次側交番電圧が正／負の各期間で共通に整流電流が流れるラインに対して挿入しているものである。
このようにしてインダクタＬdを挿入することによっては、二次側直流出力電圧Ｅｏに発生するとされていたノイズの抑制を図ることができる。
二次側の整流回路として、ＭＯＳ−ＦＥＴによる同期整流回路を備えた場合、これらＭＯＳ−ＦＥＴによるスイッチングノイズ等の影響により二次側直流出力電圧Ｅｏには高周波ノイズが重畳し易くなる。そこで、このように整流電流経路に対してインダクタＬdを挿入することで、高周波のノイズ成分について、そのインピーダンス成分によって平滑化することで抑制するようにしている。
また、このように整流電流経路に挿入されたインダクタＬdによっては二次側整流電流に生じるとされる逆方向電流の発生を抑制するようにもされる。
【００５５】
これまでに説明した回路構成による同期整流回路によっては、二次側平滑コンデンサに対して両波整流により整流して得られる整流電流を充電する動作が得られる。
すなわち、二次側に励起される交番電圧の一方の半周期には、二次巻線Ｎ2Bから流れる電流が、ＭＯＳ−ＦＥＴＱ3//Ｑ5の並列接続回路をソース→ドレイン方向に導通し、平滑コンデンサＣｏに対して充電される。また、交番電圧の他方の半周期には、二次巻線Ｎ2Aに流れる電流がＭＯＳ−ＦＥＴＱ3//Ｑ5の並列接続回路をソース→ドレイン方向に導通し、平滑コンデンサＣｏに対して充電される。これによって、上記交番電圧が正／負の期間で平滑コンデンサＣｏに充電する両波整流動作が得られるものである。
そして、このような平滑コンデンサの両端電圧として、図のような二次側直流出力電圧Ｅｏが得られる。この二次側直流出力電圧Ｅｏは、図示しない負荷側に供給されるとともに、次に説明する制御回路１のための検出電圧としても分岐して入力される。
【００５６】
なお、本実施の形態において、同期整流回路について、上記のようにして、整流素子としてのＭＯＳ−ＦＥＴを並列に接続しているのは、次のような理由による。
ここでの例として、本実施の形態の電源回路が実際に対応すべき負荷条件としては、二次側直流出力電圧Ｅo＝５Ｖに対して、負荷電流が３０Ａ〜０Ａで変動するものとしている。これは、いわゆる低電圧／大電流といわれる、実質的には相当に変動幅が広範囲となる負荷条件であり、従って、負荷が重くなる傾向では、二次側整流回路にも相当に大きな電流が流れる。そこで、整流素子であるＭＯＳ−ＦＥＴについて、複数本を並列接続した構成とすることで、大電流が流れるときの素子への負担を軽減して、高い信頼性を確保することとしているものである。
【００５７】
制御回路１は、二次側直流出力電圧Ｅｏのレベル変化に応じた検出出力を発振・ドライブ回路２に供給する。発振・ドライブ回路２では、入力された制御回路１の検出出力に応じてスイッチング周波数が可変されるようにして、スイッチング素子Ｑ1，Ｑ2を駆動する。スイッチング素子Ｑ1，Ｑ2のスイッチング周波数が可変されることで、一次側直列共振回路の共振インピーダンスが変化し、絶縁コンバータトランスＰＩＴの一次巻線Ｎ1から二次巻線Ｎ2（Ｎ2A，Ｎ2B）側に伝送される電力量も変化するが、これにより二次側直流出力電圧Ｅｏのレベルを安定化させるように動作する。
例えば重負荷の傾向となって二次側直流出力電圧Ｅｏが低下するのに応じては、上記スイッチング周波数を低くするように制御するが、これは共振インピーダンスを小さくすることとなり、このために二次側直流出力電圧Ｅｏを上昇させる。これに対して、軽負荷の傾向となって二次側直流出力電圧Ｅｏが上昇するのに応じては、上記スイッチング周波数を高くするように制御することで、共振インピーダンスを大きくし、二次側直流出力電圧Ｅｏを低下させる。
【００５８】
続いて、力率改善回路１０の構成について説明する。
前述もしたように、この力率改善回路１０は、商用交流電源ＡＣから直流入力電圧（Ｅｉ）を得るための整流平滑回路における整流電流経路に対して挿入されるようにして設けられるもので、電力回生方式として磁気結合形による力率改善回路の構成を採る。
【００５９】
力率改善回路１０においては、先ず、ブリッジ整流回路Ｄｉの負極出力端子に対して、高速リカバリ型であるスイッチングダイオード（力率改善用スイッチング素子）Ｄ1のカソードが接続される。スイッチングダイオードＤ1のアノードは、高周波インダクタＬ10の一端と接続されることで、スイッチングダイオードＤ1−高周波インダクタＬ10による直列接続回路が形成されることになる。
この場合の基本的な構成として、このスイッチングダイオードＤ1−高周波インダクタＬ10の直列接続回路は、ブリッジ整流回路Ｄｉの負極出力端子と一次側アース間に挿入されるものとなるのであるが、本実施の形態においては、力率改善回路１０内に、過電流保護のための電流検出素子である電流検出抵抗Ｒ1を備える。そして、このスイッチングダイオードＤ1−高周波インダクタＬ10の直列接続回路と一次側アースとの間に対して、この電流検出抵抗Ｒ1を挿入するようにされる。つまり、この場合には、ブリッジ整流回路Ｄｉの負極出力端子と一次側アースとの間のラインとなる整流電流経路に対して、スイッチングダイオードＤ1−高周波インダクタＬ10−電流検出抵抗Ｒ1を直列接続した回路を挿入することとしている。
この場合、電流検出抵抗Ｒ1と高周波インダクタL10の接続点は、発振・ドライブ回路２の過電流保護用端子（OCP端子）に接続されていることで、発振・ドライブ回路２では、電流検出抵抗Ｒ1の両端電圧（検出電圧）Ｖ3のレベル値により過電流検出を行うようにされる。
【００６０】
フィルタコンデンサＣNは、スイッチングダイオードＤ1のスイッチング動作により生じるスイッチング周期の交番成分を吸収することでノーマルモードノイズを抑制するために設けられるもので、本来は、スイッチングダイオードＤ1−高周波インダクタＬ10の直列接続回路に対して並列に接続されるべきものとされる。しかしながら、力率改善回路１０においては、スイッチングダイオードＤ1−高周波インダクタＬ10の直列接続回路と一次側アース間に対してさらに電流検出抵抗Ｒ1が接続されており、電流検出抵抗Ｒ1の端部がアース電位となっている。このため、フィルタコンデンサＣNは、スイッチングダイオードＤ1−高周波インダクタＬ10−電流検出抵抗Ｒ1の直列接続部位に対して並列に接続するようにしている。
そして、一次側直列共振回路（Ｌ1−Ｃ1）の端部を、スイッチングダイオードＤ1のアノードと高周波インダクタＬ10との接続点に対して接続するようにされる。
【００６１】
このような力率改善回路１０の回路構成では、一次側直列共振回路に得られるスイッチング出力（一次側直列共振電流Ｉ1）を電力として回生して、高周波インダクタＬ10の磁気結合を介するようにして平滑コンデンサＣｉに帰還する動作が得られているということがいえる。
【００６２】
図３の波形図は、力率改善回路１０による力率改善動作を、商用交流電源周期により示している。なお、この図に示す特性は、交流入力電圧ＶAC＝２３０Ｖで、負荷電力Ｐｏ＝１５０Ｗの最大負荷電力の条件のもとで得られたものである。
【００６３】
ここで、図示するようにして５０Ｈｚで３２５Ｖｐの交流入力電圧ＶACが入力されていることを前提として、上記のようにして力率改善回路１０側に対して、一次側直列共振回路から電力回生が行われているものとする。
これに応じて、高周波インダクタＬ10−電流検出抵抗Ｒ1の直列接続の両端電圧Ｖ2は、スイッチング周期による交番電圧として、図示するようにして、＋１００Ｖと−２００Ｖの範囲でエンベロープが変化する波形が得られることになる。高速リカバリ型のスイッチングダイオードＤ1には、この電圧Ｖ2が印加されることになる。そして、電圧Ｖ2が負極性方向で略凹字状のエンベロープとなって負極性の絶対値レベルが一定以上となっている期間において、この電圧Ｖ2によりスイッチングダイオードＤ1をオン／オフさせる動作が得られる。これにより、例えば交流入力電圧ＶACの正／負の絶対値が、そのピーク値の約１／２以上のときにもスイッチングダイオードＤ1がスイッチング動作を行い、電流検出抵抗Ｒ1−高周波インダクタＬ10を介して平滑コンデンサＣｉからブリッジ整流回路Ｄｉの負極出力端子に流入しようとする整流電流を断続するようにされる。
このときにスイッチングダイオードＤ1に流れる整流電流Ｉ11は、図示するようにして、正極性による略正弦波の半波のエンベロープを有する、スイッチング周期による交番電流となる。この場合において、交流入力電圧ＶACがピークとなる時点に対応する整流電流Ｉ11のレベルは、４Ａとなる。
【００６４】
また、高周波インダクタＬ10に流れる電流Ｉ12は、例えば±２．２Ａの振幅範囲において、図示するようにしてエンベロープが変化する交番波形となる。本実施の形態の場合、一次側直列共振電流Ｉ1は、整流電流Ｉ11の交番周期成分と、この電流Ｉ12の成分とで分岐して流れることになる。
また、フィルタコンデンサＣNの両端電圧Ｖ1は、電圧Ｖ2の正極性のエンベロープを有する波形となる。
【００６５】
上記のようにしてスイッチングダイオードＤ1が整流電流を断続するようにしてスイッチングすることで得られる整流電流Ｉ11の導通期間は、ブリッジ整流回路Ｄｉから出力される整流出力電圧レベルが平滑コンデンサＣｉの両端電圧よりも低いとされる期間にも流れるものとなっており、同じ図３に示す交流入力電流ＩACの導通期間も、この整流出力電流Ｉ1の導通期間にほぼ一致したものとなる。つまり、交流入力電流ＩACの導通角は、力率改善回路を備えない場合よりも拡大されているものであり、交流入力電流ＩACの波形としては、交流入力電圧ＶACの波形に近付くものとなっている。つまり、力率改善が図られていることになる。なお、交流入力電流ＩACのピークレベルは、この場合２Ａとなっている。
【００６６】
また、電流検出抵抗Ｒ1の両端電圧である検出電圧Ｖ3は、高周波インダクタＬ10に流れる電流Ｉ12の±２．２Ａの振幅に対応して、±１．５Ｖの振幅を有する波形となっている。上記もしているように、電流Ｉ12の振幅は、一次側直列共振電流の振幅に対応するものであり、従って、検出電圧Ｖ3としては、一次側直列共振電流Ｉ1のレベルを検出しているということがいえる。
そして、最大負荷電力時における一次側直列共振電流Ｉ1のレベルに応じて、検出電圧Ｖ3としては、上記のようにして±１．５Ｖの振幅が得られている。この振幅レベルは、特に増幅を行わなくとも、発振・ドライブ回路２が適正に過電流検出を行うのには充分なレベルとされる。なお、この場合には、電流検出抵抗Ｒ1として、０．２２Ω／３Ｗのセメント抵抗を選定している。
【００６７】
ここで、本実施の形態における過電流保護動作についても説明しておく。
上記のようにして、発振・ドライブ回路２は、OCP端子に入力される検出電圧Ｖ3（電流検出抵抗Ｒ1の両端電圧）のレベルについて、負荷電流が過電流とされる状態に対応する所定以上となるか否かについての判定を行うようにされる。例えば本実施の形態としても、最大負荷電力Ｐｏ＝１５０Ｗをオーバーして、負荷電力Ｐｏが１７５Ｗ以上になった状態を過電流の状態とみなすこととしている。
また、確認のために述べておくと、上記説明から理解されるように、電流検出抵抗Ｒ1の両端電圧（検出電圧Ｖ3）として得られるのは、一次側直列共振電流Ｉ1に対応するレベルであり、一次側直列共振電流Ｉ1のレベルは、負荷電流レベルに対応するものとなる。従って、検出電圧Ｖ3は、二次側直流出力電圧Ｅｏの負荷に流れる負荷電流のレベル（電流量）を示していることになる。また、電流検出抵抗Ｒ1は一次側アース（基準電位）に対して接続されており、従って、その両端電圧（検出電圧Ｖ3）としても、この基準電位に対する電位差を有している。発振・ドライブ回路２もアース電位を基準電位として動作しているから、検出電圧Ｖ3により、適正にレベル検出が行えることが理解される。
【００６８】
そして、発振・ドライブ回路２は、過電流保護動作として、検出電圧Ｖ3が所定レベル以上になったことを判定すると、内部の発振回路の発振動作を停止させる。これにより、スイッチング素子Ｑ1,Ｑ2を駆動するためのドライブ信号としても周期的なものではなくなるために、スイッチング素子Ｑ1,Ｑ2についてのスイッチング動作が停止されることになる。これにより、過電流に対する保護が図られることとなる。なお、このようなスイッチング動作の停止に応じた動作としては、先に図１５に示した特性と同様となる。つまり、二次側直流出力電圧Ｅoはフの字特性となり、力率ＰＦ、及びスイッチング周波数ｆｓは、垂下する特性となる。
【００６９】
このような過電流保護機能の構成においては、電流検出抵抗Ｒ1による電流レベルの検出は一次側で行っているので、例えば図１４に示した電流検出抵抗Ｒ1A，Ｒ1Bよりも高い抵抗値のものを選定できる。つまり、図１４における電流検出抵抗Ｒ1A//Ｒ1Bの並列回路による抵抗値は５ｍΩであったのに対して、図１における電流検出抵抗Ｒ1は、０．２２Ωを選定しているものである。これにより、前述もしたように、本実施の形態としては、増幅を必要としない程度に充分な検出電圧Ｖ3のレベルが得られることとなり、増幅回路（検出回路３）を追加する必要はないこととなる。
また、電流検出抵抗Ｒ1を一次側に挿入したことによっては、検出出力を二次側から一次側の発振・ドライブ回路に伝達する必要はない。このために、フォトカプラなどに代表される、直流的絶縁を行って検出出力の伝送を行なうための部品素子も必要ないこととなる。
【００７０】
また、図１４のようにして二次側にて過電流検出を行う場合、負荷電流に応じて流れる二次側整流電流のレベルが比較的大きいことから、電流検出抵抗Ｒ1A//Ｒ1Bによる電力損失としては比較的大きなものとなっていた。特に、図１４に示した電源回路は、二次側直流出力電圧Ｅo＝５Ｖ、負荷電流０〜３０Ａとされる定電圧／大電流の負荷条件なので、この問題が特に顕著であり、例えば、最大負荷電力Ｐｏ＝１５０Ｗ時においては、４．５Ｗの電力損失が生じていたものである。
これに対して、本実施の形態では、図３にも示したように、一次側直列共振電流Ｉ1として電流検出抵抗Ｒ1が検出すべき電流Ｉ12は、最大負荷電力Ｐｏ＝１５０Ｗ時で２．２Ａｐ−ｐであり、このときの電流検出抵抗Ｒ1による電力損失でさえも１Ｗ程度にまで抑えられることになる。
【００７１】
このようにして、本実施の形態においては、電力回生方式による力率改善の構成を採りながらも、力率改善回路を、ブリッジ整流回路（整流回路部）の負極出力端子側に対して挿入することで、電流検出抵抗Ｒ1を一次側アースに対して接続するようにして挿入することが可能となる。つまり、一次側直列共振電流（負荷電流）のレベルを、電流検出抵抗Ｒ1の両端電圧として、一次側のアース電位を基準に検出することが可能とされる。
この結果、上記したように、増幅回路及びフォトカプラなどの直流分絶縁用部品が省略されることになって回路の小型軽量化及び低コスト化を図ることができる。また、電流検出抵抗Ｒ1における電力損失が低減されることで、電源回路全体としてみた場合のAC→DC電力変換効率の向上も図られることとなる。
【００７２】
ところで、先に図１４に示した電源回路におけるようなスイッチングコンバータの構成では、一次側のスイッチング素子のスイッチング周波数の可変制御により、二次側直流出力電圧の安定化を図るようにされている。このような構成を採る場合において、例えば軽負荷の傾向となっている状態では、スイッチング周波数を高くするように制御して安定化を図ることになる。この状態では、二次側の整流回路において、二次側整流電流が二次側平滑コンデンサに流れる期間が連続し、休止する期間が存在しない、いわゆる連続モードの動作となる。
これに対して、重負荷の傾向となって二次側直流出力電圧が低下するのに応じて一次側のスイッチング周波数を低くするように制御していくと、二次側平滑コンデンサに対して二次側整流電流が連続して流れなくなって電流不連続期間が生じる、いわゆる不連続モードに移行する。つまり、二次側の両波整流動作として、負荷変動に応じて不連続モードとなる状態が存在する。
なお、二次側直流出力電圧は、商用交流電源ＡＣ（交流入力電圧ＶAC）に応じても変動し、これに応じた定電圧制御動作も行われるから、交流入力電圧ＶACのレベルに応じても不連続モードとなる状態が存在することになる。
【００７３】
図１４に示した電源回路のようにして、電力回生方式により力率改善を行う構成では、一次側直列共振電流に商用交流電源周期のリップルが重畳することで、二次側直流出力電圧に重畳される商用交流電源周期のリップル電圧が、力率改善回路を備えない構成とした場合よりも大幅に増加する。
これは、上記のようにして、例えば負荷変動、交流入力電圧ＶACの変動により、二次側整流動作が不連続モードとなることが主たる原因となっている。このことは、換言すれば、負荷変動、交流入力電圧ＶACの変動にかかわらず、二次側整流動作として連続モードが維持されるようにすれば、その原因が無くなるのであるから、上記した二次側直流出力電圧に重畳する商用交流電源周期のリップル電圧の増加を有効に抑制できるということを意味する。
【００７４】
そのために本実施の形態としては、図１に示す電源回路において次のような構成を採ることとしている。
図２は、図１の電源回路が備える絶縁コンバータトランスＰＩＴの構造例を示す断面図である。
この図に示すように、絶縁コンバータトランスＰＩＴは、フェライト材によるＥ型コアＣＲ１、ＣＲ２を互いの磁脚が対向するように組み合わせたＥＥ型コア（ＥＥ字形コア）を備える。
そして、一次側と二次側の巻装部について相互に独立するようにして分割した形状により、例えば樹脂などによって形成される、ボビンＢが備えられる。このボビンＢの一方の巻装部に対して一次巻線Ｎ1を巻装する。また、他方の巻装部に対して二次巻線Ｎ２（Ｎ2A，Ｎ2B）を巻装する。このようにして一次側巻線及び二次側巻線が巻装されたボビンＢを上記ＥＥ型コア（ＣＲ１，ＣＲ２）に取り付けることで、一次側巻線及び二次側巻線とがそれぞれ異なる巻装領域により、ＥＥ型コアの中央磁脚に巻装される状態となる。このようにして絶縁コンバータトランスＰＩＴ全体としての構造が得られる。
【００７５】
そのうえで、ＥＥ型コアの中央磁脚に対しては、図のようにして、例えばギャップ長1.4mm程度のギャップＧを形成する。これによって、結合係数ｋとしては、例えばｋ＝０．８以下による疎結合の状態を得るようにしている。つまり、先行技術として図１４に示した電源回路の絶縁コンバータトランスＰＩＴよりも、さらに疎結合の状態としているものである。なお、実際の結合係数ｋとしては、ｋ＝０．７５を設定した。また、ギャップＧは、Ｅ型コアＣＲ１，ＣＲ２の中央磁脚を、２本の外磁脚よりも短くすることで形成可能である。
【００７６】
さらに、二次側巻線の１Ｔ（ターン）あたりの誘起電圧レベルとしても、図１４に示した電源回路よりも低くなるように、一次巻線Ｎ1と二次巻線Ｎ2A，Ｎ2Bの巻線数（ターン数）を設定する。例えば、一次巻線Ｎ1＝６０Ｔ、二次巻線Ｎ2A＝Ｎ2B＝２Ｔとすることで、二次側巻線の１Ｔ（ターン）あたりの誘起電圧レベルを、２．５Ｖ／Ｔ以下としている。
【００７７】
このような絶縁コンバータトランスＰＩＴの構造、及び一次巻線Ｎ1、二次巻線（Ｎ2A，Ｎ2B）の巻線数設定とすることで、この場合の絶縁コンバータトランスＰＩＴのコアにおける磁束密度は低下して、図１４に示した電源回路よりも、絶縁コンバータトランスＰＩＴにおけるリーケージインダクタンスは増加する。
【００７８】
上記のような構成による絶縁コンバータトランスＰＩＴを備えた、図１に示す回路の動作について、図４の波形図により説明する。
図４の波形図は、スイッチング素子Ｑ2の両端電圧ＶQ2、スイッチング素子Ｑ2に流れるスイッチング電流ＩQ2、一次側直列共振電流Ｉ1、及び整流電流Ｉoをスイッチング周期により示している。ここで、整流電流Ｉoは、二次側において、二次巻線Ｎ2のセンタータップからインダクタＬｄを経由して、平滑コンデンサＣｏに流れる電流である。この整流電流Ｉoが示されるラインは、二次側整流電流経路において、二次巻線Ｎ2に励起される交番電圧が正極／負極の両期間において、整流電流が流れるラインとなる。
【００７９】
ここで、図１に示す電源回路が対応すべき負荷条件としては、これまでにも述べているように、二次側直流出力電圧Ｅo＝５Ｖで、負荷に流れる電流は３０Ａ〜０Ａの範囲で変動するものとする。つまり、負荷条件としては、最大負荷電力（Ｐｏ＝１５０Ｗ）〜最小負荷電力（Ｐｏ＝０Ｗ）の範囲で対応するものとされる。また、交流入力電圧ＶACについては、いわゆる２００Ｖ系といわれる、１８０Ｖ〜２８８Ｖの範囲を保証するものとしている。
前述もしたように、図１に示す電源回路ではスイッチング周波数制御方式により安定化を図るが、重負荷の条件となって二次側直流出力電圧Ｅoが低下するのに応じて、スイッチング周波数を低くするように制御する。図４の波形図としては、負荷状態として、ほぼ最大負荷電力の状態であるＰｏ＝１５０Ｗ時の動作を示している。つまり、スイッチング周波数としては、制御範囲においてほぼ最低となっているものである。
【００８０】
図４に示す電圧ＶQ2は、スイッチング素子Ｑ2のオン／オフタイミングを示すものとなる。スイッチング素子Ｑ2は、電圧ＶQ2が０レベルのときにオンで、所定レベルで矩形波状に立ち上がっているときにオフとなる。
このようなスイッチング素子Ｑ2のオン／オフに応じて、スイッチング素子Ｑ2には、図示する波形によるスイッチング電流ＩQ2が流れる。
ここで、一方のスイッチング素子Ｑ1のオン／オフタイミングとしては、電圧ＶQ2について１８０°移相させた波形に対応したものとなる。従って、スイッチング素子Ｑ1に流れるスイッチング電流ＩQ1としても、スイッチング電流ＩQ2について１８０°移相された波形を有するものとなる。
一次側直列共振電流Ｉ1は、上記スイッチング電流ＩQ1，ＩQ2が合成されて得られるもので、図示する波形として得られる。
【００８１】
また、二次側の整流電流Ｉoの波形は、上記した一次側のスイッチング周期のタイミングに応じて、正極性側の半波の正弦波が続く波形となっている。このような波形は、例えば二次巻線Ｎ2に励起される交番電圧の半周期で、ＭＯＳ−ＦＥＴＱ3//Ｑ5の並列接続回路により整流された整流電流が正極性で流れ、次の半周期でＭＯＳ−ＦＥＴＱ4//Ｑ6の並列接続回路により整流された整流電流が正極性で流れる、という動作が繰り返されることで得られる。
そして、この場合において、上記のようにして流れる整流電流Ｉoとしては、隣り合う半波の正弦波の間に、０レベルが継続する電流不連続期間を生じていないことが分かる。つまり、整流電流Ｉoは連続的に流れている状態となっている。
このようにして、図４からは、例えば重負荷、もしくは交流入力電圧ＶACの低下に応じて二次側直流出力電圧Ｅoが低下したことで、スイッチング周波数が低くなるようにして制御されているときにも、二次側整流電流としては連続モードが得られていることが示される。
【００８２】
上述のようにして、重負荷（及び低交流入力電圧）の条件でも連続モードが得られているのは、これまでの説明から理解されるように、ギャップ長の設定により絶縁コンバータトランスＰＩＴの結合係数を所要値にまで低下させてより疎結合の状態とし、また、例えば二次巻線の１ターンあたりの誘起電圧レベルも所要以下となるようにして一次巻線Ｎ1と二次巻線Ｎ2A，Ｎ2Bの巻数（ターン数）設定を行い、これにより、絶縁コンバータトランスＰＩＴのコアに生じる磁束密度を所要以下にまで低下させたことにより得られるものである。
【００８３】
そして、このようにして、重負荷、低交流入力電圧の状態においても連続モードが得られているということは、負荷変動、交流入力電圧変動等による二次側直流出力電圧Ｅoの変動にかかわらず、常に連続モードで二次側の整流動作が行われるということになる。これにより、本実施の形態のようにして、電力回生方式による力率改善回路を備える構成を採る場合において、一次側直列共振電流に重畳される商用交流電源周期のリップルの増加は、大幅に抑制されることになる。この結果、二次側直流出力電圧に重畳される商用交流電源周期のリップル電圧のレベルも低下することとなって、二次側の平滑コンデンサのキャパシタンスを従来と同等にまで増加させる必要もなくなる。つまり、電力回生方式による力率改善回路を備えるスイッチング電源回路の実用化を容易に実現できることになる。例えば図１４に示す電源回路では、力率改善回路を備えない場合と比較して、上記リップル電圧は、５倍〜６倍の増加となっていたが、本実施の形態では、２倍程度に抑えられる。
【００８４】
また、このようにしてスイッチング電源回路において、電力回生方式による力率改善回路を採用することが実現化されることで、力率改善のための手段として、商用交流電源ラインにパワーチョークコイルを挿入する必要が無くなるが、これは、先ず、電力変換効率の低下の問題が解消されることにつながる。また、パワーチョークコイルは、電源回路部品のなかでも相当に大型であり、かつ、漏洩磁束の影響も無視できなかったことから、電源回路基板の大型化、重量増加の問題、基板上の配置設計の問題等も解消される。
【００８５】
具体例として、例えば図１４に示したスイッチングコンバータの構成を基として、力率改善回路２０に代えて、パワーチョークコイルを挿入する構成とした場合、パワーチョークコイルの重量は１５３ｇ程度であり、占有体積は３２．４立方センチメートル、プリント基板への実装面積は１０．８平方センチメートルとなる。
これに対して本実施の形態では、力率改善回路１０を構成する部品の具体例として、高周波インダクタＬ10には、例えばＥＥＲ−１９の小型フェライトコアを用いている。また、フィルタコンデンサＣNは、共に２００Ｖの耐圧品でよい。そして、上記高周波インダクタＬ10と、スイッチングダイオードＤ1とを合計した重量は２０ｇ程度であり、実装面積は８平方センチメートルとなる。このようにして、図１に示す電源回路の場合、力率改善回路１０を形成する各部品は、何れも小型、軽量であり、力率改善回路１０全体でも、上記したパワーチョークコイルの重量、占有体積、実装面積を大きく下回る。
【００８６】
また、高周波インダクタＬ10に用いられる上記ＥＥＲ−１９のフェライトコアは、閉磁路であり、従ってパワーチョークコイルＰＣＨのように漏洩磁束の影響を考慮して基板上の配置設計をする必要もなく、また、磁気シールドなどを施す必要もない。これによっても電源回路基板の小型軽量化が促進できる。
【００８７】
また、本実施の形態では、二次側の整流回路として低オン抵抗のＭＯＳ−ＦＥＴを整流素子として用いた同期整流回路を備えているが、これは、上記したようにして、負荷変動、交流入力電圧ＶACのレベル変動にかかわらず二次側の両波整流動作を連続モードとしたことと密接に関連している。この点について説明する。
【００８８】
前述したように、一般のスイッチング周波数制御方式を採る電源回路では、例えば重負荷の傾向となったり、あるいは、交流入力電圧ＶACが低下傾向にあるときに、二次側の両波整流回路に流れる二次側整流電流が連続して流れない不連続モードとなる。
このような不連続モードの状態は、二次側整流電流が、一次側直列共振電流の流れる期間よりも短い期間で流れるような状態であるといえる。そして、このように整流電流が短期間で流れることで、このときの整流電流のピークレベルは比較的高いものとなり、これに伴って二次側の各整流ダイオードの導通損が比較的大きなものとなってしまう。
スイッチング周波数制御方式を採ったうえで、二次側整流回路として例えばショットキーダイオードなどの高速型の整流ダイオード素子を備える通常の両波整流回路とした構成では、このような不連続モードとされることによる整流ダイオードの導通損により、二次側においても相応の電力損失が生じていたものである。
【００８９】
そこで、このような整流ダイオードの導通損による二次側の電力損失を低減するための技術の１つとして、二次側両波整流回路について、低オン抵抗のＭＯＳ−ＦＥＴを整流素子とする同期整流回路とすることが知られている。例えば、ショットキーダイオードなどと比較すれば、トレンチ構造によるＭＯＳ−ＦＥＴなどのほうが、オン抵抗ははるかに小さい。従って、二次側整流回路を同期整流回路とすることで、整流素子における導通損を低減し、二次側の電力損失を低減することが可能となる。
【００９０】
このような同期整流回路としては、例えば絶縁コンバータトランスＰＩＴの二次巻線Ｎ２（二次巻線Ｎ2A、Ｎ2B）に得られる交番電圧を検出する抵抗素子等を設け、その検出電圧により整流素子としてのＭＯＳ−ＦＥＴをオン／オフ駆動するようにされる。これは、巻線電圧検出方式ともいわれる。
図１４に示した電源回路では、この巻線電圧検出方式による同期整流回路を採用している。巻線電圧検出方式は、図１４からも分かるように、駆動回路としては、基本的には抵抗素子を備えればよいために、回路構成が簡略になるという利点がある。
【００９１】
しかしながら、不連続モードの状態では、平滑コンデンサに対する充電電流が０レベルとなった以降も、その不連続期間で一次巻線Ｎ１に同極性による一次側直列共振電流が流れていることから、二次巻線Ｎ2の誘起電圧としてもその極性が反転することはなく、この期間ではＭＯＳ−ＦＥＴは完全にオフにならずにオン状態を維持する。
そして、このように平滑コンデンサに対する充電電流が０レベルとなった以降もＭＯＳ−ＦＥＴがオン状態とされることにより、この期間では整流電流として逆方向の電流が流れて、この逆方向電流による無効電力が生じてしまう。
このことから、例えば図１４に示したように、巻線電圧検出方式を採る同期整流回路の場合、整流素子における導通損は低減されるものの、このような逆方向電流による無効電力の発生によって、全体として電力変換効率の有効な向上を図ることは難しい。
【００９２】
上記したような逆方向の整流電流による無効電力の発生の問題を解消する技術としては、整流電流検出方式による同期整流回路が知られている。この整流電流検出方式は、二次側の平滑コンデンサＣｏに充電される整流電流が０レベルになる前にＭＯＳ−ＦＥＴをオフさせる技術である。
【００９３】
このための回路構成としては、例えば二次巻線Ｎ2に流れる電流（整流電流）をカレントトランスなどにより検出するようにされる。カレントトランスにより検出された電流は、電圧（検出電圧）として出力されるが、この検出電圧を、コンパレータにより所定の基準電圧と比較するようにされる。
ここで、平滑コンデンサＣｏへ充電するようにして整流電流が流れ始めると、この整流電流がカレントトランスにより検出されて、この整流電流レベルに応じた検出電圧がコンパレータに入力される。コンパレータでは、基準電圧と検出電圧とを比較して、例えば検出電圧が基準電圧を越えるとＨレベルを出力する。このＨレベルの出力がバッファからオン電圧として、整流素子であるＭＯＳ−ＦＥＴのゲートに対して印加され、ＭＯＳ−ＦＥＴをオンさせる。これにより、整流電流がＭＯＳ−ＦＥＴのソース→ドレイン方向により流れることになる。
そして時間経過に応じて整流電流のレベルが低下し、これに応じて、カレントトランスの出力である検出電圧が基準電圧よりも低くなると、コンパレータは出力を反転させる。この反転出力がバッファを介して出力されることで、整流素子であるＭＯＳ−ＦＥＴのゲート容量を放電させて、そのＭＯＳ−ＦＥＴをオフとする。
【００９４】
このような動作とされることで、整流素子であるＭＯＳ−ＦＥＴは、整流電流が０レベルとなる前のタイミングでオフされることになる。これにより、巻線電圧検出方式による同期整流回路のようにして、整流電流が不連続となる期間において、ＭＯＳ−ＦＥＴに逆方向電流が流れることが無くなって無効電力が生じなくなり、その分の電力変換効率は高くなる。
【００９５】
しかし、上記した整流電流検出方式の同期整流回路では、上記説明からも分かるように、１つのＭＯＳ−ＦＥＴに対応して、少なくとも１組のカレントトランスと、このカレントトランスの出力によりＭＯＳ−ＦＥＴを駆動するための比較的複雑な駆動回路系が必要となる。これにより、回路構成が複雑になり、これが製造能率の低下、コストアップ、回路基板サイズの拡大などにつながるという不都合が生じる。
特に、例えば図１４に示した電源回路のように、電流共振形のスイッチングコンバータの構成を基本としている場合、同期整流回路としても両波整流回路とする必要がある。従って、上記したカレントトランス及び駆動回路系は、半波の期間ごとに対応して２組必要とされることになり、上記した問題がさらに大きくなる。
【００９６】
このようにして、二次側整流動作として不連続モードとなる状態があることを前提として、同期整流回路を採用することを考えると、巻線電圧検出方式と整流電流検出方式とでは、そのメリットがトレードオフの関係にならざるを得ない。つまり、巻線電圧検出方式のほうが、電力変換効率の面で不利ではあるが、回路構成は簡略となる。これに対して、整流電流検出方式のほうは、無効電力が生じないので電力変換効率の面では有利であるが、回路構成が複雑になる。換言すれば、二次側整流動作として不連続モードとなる条件が存在する以上、例えば電力変換効率のことを考慮して同期整流回路を採用しようとしても、整流電流検出方式を採らざるを得ないために、回路構成が複雑化するという問題を抱えることになってしまう。
【００９７】
しかしながら、本実施の形態としては、先に説明した絶縁コンバータトランスＰＩＴの構成とすることで、負荷変動及び交流入力電圧の変動等にかかわらず、二次側の両波整流動作を連続モードとしている。
前述したように、図１に示す電源回路に備えられる同期整流回路は巻線電圧検出方式を採っているが、上記のようにして常に連続モードが得られていることで、電流不連続期間の無効電力が生じることはない。つまり、本実施の形態としては、巻線電圧検出方式の同期整流回路を備えることで、簡単な回路構成として回路規模の拡大を抑制し、さらにコストアップを避けるようにしていながら、なおかつ、電流不連続期間の無効電力に起因する電力変換効率の低下の問題を有効に解消しているものである。
【００９８】
以上、本実施の形態において、二次側整流動作を連続モードとしていることに関連したことをまとめると、先ずは、電力回生方式による力率改善回路を備えた場合におけるリップル増加の問題について、二次側両波整流動作を不連続モードとすることで解決しており、また、チョークインプット方式と比較した場合には高い電力変換効率を得ているということがいえる。
そしてさらに、二次側両波整流動作を不連続モードとしたことで、二次側整流回路において電流不連続期間の無効電力が生じなくなることに着眼し、二次側には巻線電圧検出方式による同期整流回路を備えることしている。これにより、小数の部品追加で、二次側整流回路における電力損失の低減を有効に図り、電源回路全体としての電力変換効率をさらに促進させているものである。
【００９９】
なお、本実施の形態においては、二次側の整流電流経路にインダクタＬdを挿入しているが、そのインダクタンス値を適正に設定することで、インダクタＬdのインピーダンス成分により整流電流に生じるとされる逆方向電流の成分を抑制する動作が得られる。つまり、インダクタＬdの挿入により、電流不連続期間の逆方向電流の抑制は、さらに強化される。
【０１００】
図５及び図６は、第１の実施の形態の下での力率改善回路の変形例を示している。
なお、これらの図において図示されていない他の電源回路部分は、図１と同様であるものとされる。
先ず、図５に示す力率改善回路１１においては、高周波インダクタＬ10における所定の巻線位置に対してタップが設けられることで、高周波巻線部Ｌ10A（第１インダクタ：第１巻線部），Ｌ10B（第２インダクタ：第２巻線部）の２つの巻線部に分割される。そして、高周波巻線部Ｌ10Aの巻始め側となる端部をスイッチングダイオードＤ1のアノードに接続し、高周波巻線部Ｌ10Aの巻終わり側となる端部を一次側直列共振回路（Ｃ1−Ｎ1（Ｌ1））と接続するようにしている。
また、電流検出抵抗Ｒ1は、高周波インダクタＬ10のタップ（高周波巻線部Ｌ10A，Ｌ10Bの接続点）と一次側アースとの間に挿入することとしている。発振・ドライブ回路２のOCP端子に対しては、電流検出抵抗Ｒ1と高周波インダクタＬ10のタップとの接続点の電位が入力され、この電位が電流検出抵抗Ｒ1の両端電位であり、検出電圧Ｖ3となる。
【０１０１】
このような構成においても、一次側直列共振回路から高周波巻線部Ｌ10Bを介して電流検出抵抗Ｒ1に電流が流れるようにされるので、電流検出抵抗Ｒ1の両端電圧である検出電圧Ｖ3としては、一次側直列共振電流Ｉ1のレベル、つまり負荷電流レベルに応じた電位を示すことになる。従って、この場合にも、図１にて説明したのと同様にして過電流保護動作が行われることになる。
【０１０２】
また、上記した力率改善回路１１の接続形態では、商用交流電源ＡＣから直流入力電圧Ｅｉを生成する整流回路系において、商用交流電源ＡＣが正極性／負極性となる半周期ごとに形成される整流電流経路において、高周波巻線部Ｌ10AがスイッチングダイオードＤ1と直列に接続される回路形態が得られることになる。
また、一次側直列共振回路を形成するとされる一次側直列共振コンデンサＣ1と一次巻線Ｎ1の直列接続回路は、さらに高周波巻線部Ｌ10Bの直列接続を介して、高周波巻線部Ｌ10Aと電流検出抵抗Ｒ1の接続点に対して接続されることになる。つまり、商用交流電源ＡＣから直流入力電圧Ｅｉを生成するための全波整流回路の整流電流経路に対して挿入されるものとなる。このことを、一次側直列共振回路経由でスイッチング出力の帰還を受ける力率改善回路１１からみた場合、一次側直列共振回路としては、一次側直列共振コンデンサＣ1のキャパシタンスと一次巻線Ｎ1のリーケージインダクタンスＬ1に加え、高周波巻線部Ｌ10Bのインダクタンスも含んで形成されるものとして扱うことができる。
なお、この場合のフィルタコンデンサＣNは、スイッチングダイオードＤ1−高周波巻線部Ｌ10A−電流検出抵抗Ｒ1が直列接続された整流電流経路部分に対して並列に接続される。
【０１０３】
このような接続態様に依れば、高周波インダクタＬ10においては、高周波巻線部Ｌ10B側にて、一次側直列共振回路のスイッチング出力が入力される動作と、高周波巻線部Ｌ10A側にて、電力回生されたスイッチング出力に商用交流電源が重畳される動作とが複合的に得られることになる。高周波巻線部Ｌ10A，Ｌ10Bは、本来は同じインダクタにタップを形成することで分割されたものであるから、高周波巻線部Ｌ10A，Ｌ10Bは直列接続の関係にあって、相互に密結合である。従って、上記した高周波巻線部Ｌ10A，Ｌ10Bの動作は、これら高周波巻線部Ｌ10A，Ｌ10Bが密結合となっている状態下で行われるものとなる。
【０１０４】
このような動作が得られる結果として、高周波インダクタＬ10を含む力率改善回路１１にて流れるとされる整流電流は、より完全な正弦波の半波形状に近づくことが実験で確認された。そして、このようにして整流電流が正弦波状となるのに応じて、交流入力電流ＩACとしても、同様にしてほぼ完全な正弦波状に近づくこととなる。これによっては、交流入力電流ＩACの波形において実際に発生しているとされる、９次、１１次、１３次などの、高次、かつ、奇数次の歪みレベルが低減されることになる。
例えば上記したような高奇数次の歪みは、電源高調波歪み規制が規定する規制値に対するマージンを小さくしてしまうという不都合を生じる可能性があるが、図５に示す力率改善回路１１としての構成を採れば、交流入力電流ＩACの波形がより完全な正弦波状となるために、上記しているような電源高調波歪み規制が規定する規制値に対するマージンを充分に得ることが可能となる。そして、このような効果を得るのにあたっては、力率改善のための構成として特に部品素子を追加することなく、高周波インダクタＬ10についてタップを設けたうえで、図５に示されるように、その両端部及びタップの接続を行なうのみでよい。
【０１０５】
続いて、図６に示す変形例について説明する。
図６においては、先ず、絶縁コンバータトランスＰＩＴの一次巻線Ｎ1についてタップを形成することで、一次巻線部Ｎ1A，Ｎ1Bの２つの巻線部に分割している。そして、力率改善回路１２においては、スイッチングダイオードＤ1のアノードに対して一次巻線Ｎ1のタップ（一次巻線部Ｎ1A，Ｎ1Bの接続点）を接続し、一次巻線Ｎ1において一次巻線部Ｎ1B側となる端部と一次側アースとの間に、図示するようにして、高周波インダクタＬ10−電流検出抵抗Ｒ1の直列接続回路を挿入するようにされる。
つまり、この場合の力率改善回路１２としては、商用交流電源ＡＣから整流平滑電圧を得るための整流回路系の整流電流経路において、スイッチングダイオードＤ1−一次巻線部Ｎ1B−高周波インダクタＬ10−電流検出抵抗Ｒ1の直列接続回路を挿入していることになる。
なお、この場合には、高周波インダクタＬ10と一次巻線部Ｎ1Bとについて、後述するようにして密結合の状態を形成することを目的として直列に接続していることに応じて、一次側直列共振回路コンデンサＣ1は、一次巻線Ｎ1とスイッチング出力点との間に挿入する形態としている。
【０１０６】
先ず、このような力率改善回路１２の構成においても、一次側直列共振回路に流れる一次側直列共振電流Ｉ1は、高周波インダクタＬ10（第１インダクタ）を介して電流検出抵抗Ｒ1に流れることとなるから、電流検出抵抗Ｒ1の両端電圧である検出電圧Ｖ3としては、一次側直列共振電流Ｉ1のレベル（負荷電流レベル）に応じた電位を示す。従って、この場合にも、図１の説明と同様にして発振・ドライブ回路２による過電流保護動作が適正に得られる。
【０１０７】
また、力率改善の動作については次のことがいえる。
先に図５に示した力率改善回路１１の場合、高周波インダクタＬ10にタップを施して形成される高周波巻線部Ｌ10A（第１インダクタ），Ｌ10B（第２インダクタ）のうち、高周波巻線部Ｌ10Bは、整流電流経路内には挿入されてはいないものの、一次巻線Ｎ1と直列共振コンデンサＣ1を介して直列接続される関係にある。従って、一次側直列共振回路を形成するインダクタンス成分として機能するものとされていた。そして、高周波巻線部Ｌ10Bは、密結合の関係にあるとされる高周波巻線部Ｌ10Aに対して、一次側直列共振回路のスイッチング出力を伝達するようにしており、これにより、力率改善回路１１内で、スイッチング出力に商用交流電源を重畳させる電力回生動作を得ていたものである。
【０１０８】
図６に示す力率改善回路１２においても、一次巻線部Ｎ1Bは、一次側直列共振回路を形成するインダクタンス成分を有するものであり、高周波インダクタＬ10と直列接続されていることで、高周波インダクタＬ10に対してほぼ密結合とすることができる。そして、このような関係が得られているもとで、一次巻線部Ｎ1Bから高周波インダクタL10に対してスイッチング出力を伝達することで、上記図１の力率改善回路１０と同様の電力回生動作を得るようにしている。
このような動作からすれば、図５に示した力率改善回路１１における高周波巻線部Ｌ10Aと、高周波巻線部Ｌ10Bとの関係は、この図６に示される力率改善回路１２における高周波インダクタＬ10（第１インダクタ）と一次巻線部Ｎ1B（第２インダクタ）の関係と等価であるということがいえる。
【０１０９】
図５において説明したように、力率改善回路１１における高周波巻線部Ｌ10A、高周波巻線部Ｌ10Bの動作によっては整流電流はより完全な正弦波形に近づくものであり、これに応じて交流入力電流ＩACも完全な正弦波形に近づく。従って、図６に示す力率改善回路１２の力率改善結果としても、整流電流Ｉ11及び交流入力電流ＩACは、正弦波状となる。
つまり、図６に示す変形例としても、奇数高調波の歪みのレベルが抑制されることとなって、例えば電源高調波歪み規制が規定する規制値に対するマージンを充分に得ることが可能となる。また、この図６に示す変形例においても、このような効果を得るのにあたっては、絶縁コンバータトランスＰＩＴの一次巻線Ｎ1に対してタップを設けたうえで、図６に示した回路が形成されるように接続を行うのみでよく、特に部品素子を追加する必要はない。
【０１１０】
図７は、第２の実施の形態としての電源回路の構成例を示している。なお、この図において、図１と同一部分には同一符号を付して説明を省略する。
この図７に示す電源回路は、図１に示した力率改善回路１０に代えて、力率改善回路１０Ａを備える。この力率改善回路１０Ａでは、図１に示した力率改善回路１０の高周波インダクタＬ10の代わりに制御トランスＰＲＴの被制御巻線ＮRが直列に挿入される。
なお、力率改善回路１０Ａの挿入位置としては、力率改善回路１０と同様にして、ブリッジ整流回路Ｄｉの負極出力ラインと基準電位との間となっているものである。
【０１１１】
制御トランスＰＲＴは、上記被制御巻線ＮRを巻装すると共に、この被制御巻線ＮRに対して、例えばその巻方向が直交するようにして制御巻線Ｎcを巻装して構成することで可飽和リアクタとして機能し、これにより、制御巻線Ｎcに流れる直流電流（制御電流Ｉc）のレベルに応じて、自身におけるリーケージインダクタンスを可変する。
【０１１２】
この場合、図示は省略しているが、制御巻線Ｎcに流すべき制御電流Ｉcは、発振・ドライブ回路２を動作させるための所定レベルの駆動用直流電圧から分岐して供給されるものとなっている。この駆動用直流電圧は、例えば絶縁コンバータトランスＰＩＴの一次側に対して、一次巻線Ｎ1とともに巻装した、駆動用直流電圧生成用の巻線と、この巻線に対して接続された整流回路により得ることができる。
【０１１３】
力率改善回路１０Ａにおいては、電流検出抵抗Ｒ1の両端電圧（検出電圧）Ｖ3は、力率改善回路１０の場合と同様にして、過電流検出のために発振・ドライブ回路２の過電流保護用端子（OCP端子）に入力されると共に、分岐して制御回路４に対しても検出電圧として入力されている。
また、確認のために述べておくと、電流検出抵抗Ｒ1そのものの挿入位置としては、第１の実施の形態における力率改善回路１０と同じとなる。したがって、第２の実施の形態としても、電流検出抵抗Ｒ1を一次側に備えたことによる各種の効果が、第１の実施の形態と同様に得られるものである。
【０１１４】
制御回路４は、例えばＡ級増幅器としての比較的簡易な増幅回路の構成を採るもので、その増幅動作により、検出電圧である電流検出抵抗Ｒ1の両端電圧Ｖ3のレベルに応じて、上記した駆動用直流電圧から制御巻線Ｎｃに流れる直流電流である、制御電流Ｉｃのレベルを可変制御する。
【０１１５】
また、力率改善回路１０Ａに備えられる制御トランスＰＲＴとしては、例えば図８〜図１０に示す構造を採用できる。
先ず、図８に示される絶縁コンバータトランスＰＩＴとしては、４本の磁脚を有する２つのダブルコの字型コアＣＲ１、ＣＲ２を備える。そして、これらダブルコの字型コアＣＲ１１、ＣＲ１２の互いの磁脚の端部を接合するようにして、立体型コアを形成する。なお、この場合において、ダブルコの字型コアＣＲ１１、ＣＲ１２は、互いに同一サイズ形状のものを用いることができる。
このようにして立体型コアを形成した場合には、上記４本の磁脚の磁脚ごとに対応して、ダブルコの字型コアＣＲ１１、ＣＲ１２の接合部は４つ在ることとなるが、この場合、これら４つの接合部において隣り合う２つの接合部については所定長のギャップＧ，Ｇをそれぞれ形成し、残る２つの接合部についてはギャップを形成しないようにされる。
【０１１６】
そして、このようにして形成される立体型コアにおいて、先ず、例えばダブルコの字型コアＣＲ１１側のギャップＧを形成していない２本の磁脚に巻き付けるようにして、被制御巻線ＮRを所定ターン数（巻数）巻装する。また、この場合には、被制御巻線ＮRと密結合となるようにして、検出巻線ＮDも所定ターン数により巻装するようにされる。
制御巻線Ｎcは、図示するようにして、ダブルコの字型コアＣＲ１２側において、ギャップＧが形成される磁脚部分と、この磁脚と隣り合うギャップＧが形成されていない磁脚部分とに巻き付けるようにして、所定ターン数を巻装するようにされる。
【０１１７】
上記のようにして被制御巻ＮR（検出巻線ＮD）、及び制御巻線Ｎcを巻装することで、被制御巻線ＮR（検出巻線ＮD）の巻回方向は、制御巻線Ｎcの巻回方向に対して直交することになる。つまり、いわゆる直交型トランスとしての構造が得られる。
このような直交型トランスの構造とされることで、制御トランスＰＲＴは、制御巻線Ｎｃに流れる直流電流（制御電流Ｉc）の増加により磁気飽和状態となる、可飽和リアクタとして構成される。そして、可飽和リアクタとされることで、制御巻線Ｎｃに流れる制御電流Ｉcのレベルに応じて、被制御巻線ＮRのインダクタンスが変化するようにされる。
この図８に示す制御トランスＰＲＴのコアサイズとしては、図示するａ×ｂ×ｃのサイズについて、１６ｍｍ×１６ｍｍ×20ｍｍ程度となる。このように制御トランスＰＲＴのサイズとしては相当に小型となる。
【０１１８】
また、制御トランスＰＲＴの他の構造としては、図９に示すようにして、立体型コアについて、一方のコアは４本の磁脚を有するダブルコの字型コアＣＲ１２のままとするが、他方のコアは、ダブルコの字型コアＣＲ１１に代えて、任意の断面がコ字状となるシングルコの字型コアＣＲ１３として組み合わせて形成することもできる。なお、このコア構造においても、図８の制御トランスＰＲＴと同様の位置関係により２つのギャップＧ，Ｇを形成するようにされる。
このコア構造に対して、被制御巻線ＮR（及び検出巻線ＮD）については、シングルコの字型コアＣＲ１３におけるギャップが形成されていない側の磁脚に対して巻装することとし、一次巻線Ｎ1は、シングルコの字型コアＣＲ３においてギャップが形成されていない側の磁脚に対して巻き付けるようにして巻装するようにされる。
制御巻線Ｎcについては、図示するようにして、ダブルコの字型コアＣＲ１２の磁脚端部側の位置にて、ギャップＧが形成される磁脚部分と、この磁脚と隣り合うギャップＧが形成されていない磁脚部分とに巻き付けるようにして巻装するようにされる。
この場合にも、制御巻線Ｎｃと、被制御巻線ＮR（及び検出巻線ＮD）の組とが、互いの巻き方向が直交するようにされ、直交型トランスとしての構成が得られる。
【０１１９】
また、制御トランスＰＲＴは、上記したダブルコの字型コア、若しくはシングルコの字型コアを用いる他に、図１０に示す形状のコアを用いた構造としてもよい。
先ず、図１０に示す制御トランスＰＲＴでは、２つの半目字型コアＣＲ２１，ＣＲ２２を用意し、これらのコアの互いの磁脚が対向するようにして組み合わせることで１つの平面型の目字型コアを形成する。また、目字型コアにおいては、外側２本と内側２本の計４本の磁脚が対向することになるが、このうち、内側２本の磁脚が対向する各面について、所定長のギャップＧ，Ｇを形成する。
そして、被制御巻線ＮR（及び検出巻線ＮD）は、一方の半目字型コアＣＲ２１における２本の内側磁脚に跨るようにして所定ターン数を巻装する。
制御巻線Ｎcは、は、他方の半目字型コアＣＲ２２における１本の外側磁脚と、この外側磁脚と隣り合う１本の内側磁脚とに跨るようにして、所定ターン数を巻装する。
【０１２０】
このような制御トランスＰＲＴの構造では、被制御巻線ＮR（及び検出巻線ＮD）が巻回される外側磁脚と、制御巻線Ｎcが巻回される外側磁脚とが互いに異なるようにされているが、この関係としては、図８及び図９に示したように巻回方向を直交させたのと等価となる。従って、この図１０に示す構造によっても、制御トランスＰＲＴは、可飽和リアクタとして機能することになる。
【０１２１】
上記構成による力率改善回路１０Ａにおいては、制御トランスＰＲＴの被制御巻線ＮRが、図１に示した力率改善回路１０の高周波インダクタＬ10としての機能を有するものとなる。従って、基本的な力率改善動作としては、図１の力率改善回路１０と同様となる。つまり、力率改善回路１０Ａも、磁気結合形による電力回生方式により力率改善を図る。このため、例えば、力率改善回路１０Ａ内における各部の動作（交流入力電圧ＶAC＝２３０Ｖ、負荷電力Ｐｏ＝１５０Ｗ時）としても、先に示した図３と同様の波形が得られる。また、電流検出抵抗Ｒ1としても、第１の実施の形態と同様の定数のものを選定できるもので、これにより、電流検出抵抗Ｒ1による電力損失についても、第１の実施の形態と同様にして、１Ｗ程度で収まるものとなっている。
【０１２２】
しかしながら、図１の力率改善回路１０の構成では、負荷電力が軽負荷の傾向となるようにして変動するのに応じて、その力率改善動作により得られる力率ＰＦの値も低下していくということが、実験の結果などで既に分かっている。
図１に示す力率改善回路１０としても、実用上十分とされる力率改善効果が得られているのではあるが、改善される力率について、例えば負荷変動などに対して一定となるように維持されれば、力率回路としての性能はより向上して好ましいことになる。また、電源高調波歪み規制が規定する規制値に対するマージンも、より多くを確保できることになる。
【０１２３】
第２の実施の形態としては、上記した回路構成による力率改善回路１０Ａを備えることで、改善される力率について負荷変動に対して一定となるように制御する動作を、下記のように得ている。
例えば負荷短絡を生じていない定常動作時においては、負荷変動に応じて、負荷電流量が変化することになる。従って、電流検出抵抗Ｒ1の両端電圧である検出電圧Ｖ3は、図１１の波形図に例示するようにして、この負荷変動に応じたレベルの変化を示すことになる。図１１においては、交流入力電圧ＶACおよび交流入力電流ＩACとともに、検出電圧Ｖ3については、最大負荷電力の条件となる負荷電力Ｐｏ＝１５０Ｗ時の波形と、軽負荷の条件となる負荷電力Ｐｏ＝１０Ｗ時の波形を商用交流電源周期により示している。この図では、重負荷の条件となって負荷電流レベル（一次側直列共振電流Ｉ1のレベル）が増加するのに応じて、検出電圧Ｖ3の振幅レベルも増加していることが示される。
【０１２４】
力率改善回路１０Ａ内の制御回路４は、上記のようにして負荷変動に応じてレベル変化を示す検出電圧V3を入力して増幅動作を行って、制御トランスＰＲＴの制御巻線Ｎｃに流す制御電流Ｉcのレベルを変化させることになる。実際においては、図１２に示すようにして、負荷電力Ｐｏ＝０（無負荷）の状態から負荷電力Ｐｏ＝１５０Ｗ（最大負荷）の状態に遷移していくのに応じて、制御電流Ｉｃ＝０ｍＡ〜５０ｍＡの範囲で可変するようにして動作する。なお、図１１は、交流入力電圧ＶAC＝２３０Ｖで固定とした条件の場合の実験、測定結果を示している。
【０１２５】
上記図１２に示した特性は、負荷電力が軽負荷の条件となっていくのに従って、制御電流Ｉｃのレベルが比例的に低下していくように制御されていることを示している。可飽和リアクタである制御トランスＰＲＴにおいては、制御巻線Ｎｃに流れる制御電流Ｉｃのレベルが低下するのに応じて、被制御巻線ＮRのインダクタンスを増加させるように動作する。
ここで、力率改善回路１０Ａ内において高周波インダクタとして機能する被制御巻線ＮRのインダクタンスが増加するということは、その分、一次側直列共振回路から帰還される或る一定量の電力に応じて被制御巻線ＮRとしてのインダクタに蓄積されるエネルギーも増加するということであり、これは、力率改善のための電力帰還量が増加することにつながる。この電力帰還量の増加が、力率の低下（つまり、軽負荷傾向に応じた電力帰還量の減少）をキャンセルする傾向に作用することになる。この結果、負荷電力が軽負荷となる傾向となるのに対して電力帰還量はほぼ一定となるように維持され、負荷電力変動にかかわらず力率が一定となるように制御されることとなる。
【０１２６】
図１２においては、実験結果として、負荷電力Ｐｏ＝１５０Ｗ〜１０Ｗの変動に対して、力率改善回路１０Ａにより改善される力率の値ＰＦについてＰＦ＝０．８でほぼ一定となるように制御されていることが示されている。
また、この図では、負荷変動に対する整流平滑電圧Ｅｉ、およびAC→DC電力変換効率(ηAC→DC)の変動特性も示している。ちなみに、この図に示されるAC→DC電力変換効率としては、第１の実施の形態としての電源回路とほぼ同等の特性となっている。確認のために述べておくと、図７に示される第２の実施の形態の電源回路としても、絶縁コンバータトランスＰＩＴについて、例えば図２により説明した構造としていることで、二次側整流動作について連続モードとしている。そのうえで、二次側整流回路について巻線電圧検出方式による同期整流回路としていることで、第１の実施の形態と同様にして、二次側における電力損失の低減を、必要最小限のコストで有効に図っているものである。
また、整流平滑電圧Ｅｉとしては、負荷変動に対して約２８０Ｖでほぼ一定となっている。
【０１２７】
また、図１３には、負荷電力についてはＰｏ＝１５０Ｗ（最大負荷）で固定とした条件の下で、交流入力電圧ＶACの変動に応じた力率ＰＦの制御特性と、整流平滑電圧ＥｉおよびAC→DC電力変換効率(ηAC→DC)の変動特性を示している。なお、この図においては、交流入力電圧ＶACについては、ＡＣ２００Ｖ系における２８０Ｖまでの変動範囲を示している。
【０１２８】
この図によれば、交流入力電圧ＶACが上昇していくのに応じて、制御電流Ｉｃのレベルを低下させるように制御していることが分かる。これは、交流入力電圧ＶACの上昇に応じて、同じ図１３に示すようにして、スイッチングコンバータの入力電圧である整流平滑電圧Ｅｉも上昇することで、その分、スイッチング出力である一次側直列共振電流Ｉ1（すなわち負荷電流）のレベルが低下傾向となることに起因する。制御回路４は、このような傾向の一次側直列共振電流Ｉ1に対応する検出電圧Ｖ3を入力して制御電流Ｉｃのレベルを制御することから、結果として、制御電流Ｉｃのレベルは、交流入力電圧ＶACのレベル上昇に応じて低下することになる。
【０１２９】
ここで、先に図１に示した力率改善回路１０の高周波インダクタL10のようにして、力率改善のために電力帰還を受けるインダクタのインダクタンスが固定である場合においては、交流入力電圧ＶACの変動に応じても、改善される力率値（ＰＦ）は変動する。つまり、例えば、条件として負荷電力は一定であるとしたうえで、交流入力電圧ＶACのレベルが変化して直流入力電圧（Ｅｉ）のレベルが変化すれば、これに応じて一次側直列共振電流Ｉ1のレベルが変化することになる。この一次側直列共振電流Ｉ1の変化が、力率改善のための帰還量の変化となって、力率値の変動を生じさせる。交流入力電圧ＶACのレベルが高くなるようにして変化したとすれば、負荷電流に対応する一次側直列共振電流Ｉ1は低下するようにして変化して、力率改善回路に対する帰還量を低下させる。従って、改善される力率値（ＰＦ）は低下する傾向で変動を示す。
【０１３０】
これに対して、図７に示す第２の実施の形態の回路では、上記図１３に示すようにして、交流入力電圧ＶACの上昇に応じて、制御電流Ｉｃを低下させるようにして制御する。制御電流Ｉｃのレベルが低下するように制御されれば、前述したように、制御トランスＰＲＴの動作として被制御巻線ＮRのインダクタンスを増加させる傾向となることで、力率改善のための電力帰還量が増加し、力率の低下をキャンセルする作用が得られる。この結果、図１３にも示されているように、実験により計測された力率値（ＰＦ）は、交流入力電圧ＶACの変動に対して、ほぼ一定となるような特性となっていることが分かる。
つまり、第２の実施の形態の力率改善回路１０Ａの構成によっては、負荷変動に対する力率の安定化だけではなく、交流入力電圧ＶACの変動に対する力率の安定化効果も得られているものである。
なお、図１３によれば、AC→DC電力変換効率(ηAC→DC)は、交流入力電圧ＶACの変動に対してほぼ一定となる特性を有していることが分かる。このAC→DC電力変換効率(ηAC→DC)の特性も、図１に示した第１の実施の形態の電源回路とほぼ同等である。
【０１３１】
このようにして、第２の実施の形態の電源回路では、定常動作時においては、負荷変動および交流入力電圧ＶACの変動にかかわらず、力率が一定に維持されるようにして改善される。
そして、例えば最大負荷電力Ｐｏ＝１５０ＷをオーバーしてＰｏ＝１７５Ｗ以上になり、過電流の状態になったとされると、発振・ドライブ回路２において、検出電圧Ｖ3について、この負荷電力量に応じたレベルに到達したことが判定され、スイッチング素子Ｑ1,Ｑ2のスイッチング動作を停止させる。つまり、第１の実施の形態の回路と同様にして、過電流保護動作が行われることになる。
【０１３２】
また、第２の実施の形態における力率改善回路１０Ａの構成に対しても、先の第１の実施の形態の変形例である、図５および図６に示した回路構成を組み合わせるようにして適用することが可能である。つまり、例えば図５または図６に示される高周波インダクタL10を、力率改善回路１０Ａにおける制御トランスＰＲＴの被制御巻線NRとするものである。このような構成を採ることで、例えば第２の実施の形態の電源回路としても、交流入力電流ＩACについての奇数高調波の歪みのレベルが抑制されることになる。
【０１３３】
ところで、第２の実施の形態において、負荷変動（及び交流入力電圧変動）に対して力率を一定とするためには、負荷変動（つまり負荷電流）に応じた何らかの動作変化を検出して制御電流Ｉcのレベルを可変制御する必要がある。
力率の安定化のために負荷変動を検出することのみを考えた場合、カレントトランスや二次側直流出力電圧Ｅoのラインに挿入した電流検出抵抗の両端電圧などにより、二次側の負荷電流レベルを検出して、制御電流Ｉcのレベルを制御する構成を採ってもよいということがいえる。あるいは、制御トランスＰＲＴに対して、被制御巻線ＮRと密結合となるように検出巻線を巻装し、この検出巻線により、被制御巻線ＮRに流れる電流（つまり、一次側直列共振電流Ｉ1、負荷電流に対応する）のレベルを電圧として検出して、この検出された電圧レベルに応じて、制御電流Ｉcのレベルを制御する構成を採ることも考えられる。
しかしながら、前者の構成は、本願発明の本来の目的である、二次側において負荷電流を検出することを原因とする、電力変換効率の低下、回路の大型、重量化やコストアップなどの問題を再び招くこととなってしまう。
また、後者の構成は、一次側にて負荷電流検出を行うこととなるために、本願発明の構成により得られる効果を妨げることはない。しかしながら、制御トランスＰＲＴの構成として、被制御巻線ＮR、制御巻線Nｃの他に、検出巻線を巻装する必要があるために、例えばその分の巻線工程や部品点数の増加などが生じることになる。
第２の実施の形態では、本願発明における基礎的構成として、一次側において、電流検出抵抗Ｒ1を備えている。電流検出抵抗Ｒ1は、本来は過電流保護のためのものであり、したがって、これまでにも説明しているように、その両端電圧（検出電圧Ｖ3）は、負荷変動（負荷電流レベル）対応するものである。そこで、この第２の実施の形態では、定常動作時において力率安定化のために負荷変動を検出するのにあたって、この電流検出抵抗Ｒ1の検出電圧Ｖ3を利用することとしているものである。これにより、上記しているように、二次側にて負荷電流を検出したり、また、制御トランスＰＲＴに検出巻線を追加巻装した構造とする必要を無くしているものである。
【０１３４】
なお、本発明はこれまで説明した実施の形態に限定されるべきものではない。
例えば、電流検出抵抗Ｒ1の抵抗値などについては、実施の形態において例示したものに限定されるべきものではない。
また、電流検出抵抗Ｒ1の両端電圧である検出電圧Ｖ3に基づいた過電流保護動作としては、例えばスイッチング動作は継続させた上で負荷電流量を制限するなど、実施の形態として説明したもの以外の動作を実行するように構成してもよい。
また、図１，図５，図６、図７の各図に示した力率改善回路１０，１１，１２，１０Ａは、それぞれ電力回生方式における磁気結合形とされているが、磁気結合形の他にはコンデンサのキャパシタンスを介して電力回生する構成の静電結合形なども存在する。本発明は、このような静電結合形による電力回生方式の力率改善回路を備える場合にも適用可能である。さらには、これ以外にも、これまでに本出願人が提案してきた各種の電力回生（帰還）方式による回路形態を基とした構成を採用することも可能である。
また、絶縁コンバータトランスＰＩＴについてであるが、例えばコア形式などをはじめとして、その構造については、所要以下の磁束密度となるようにされていれば、適宜変更されて構わない。
また、例えば、上記各実施の形態としてのスイッチングコンバータは、他励式による電流共振形コンバータをその基礎としているが、自励式による電流共振形コンバータを備えて構成することも可能とされる。この場合には、スイッチング素子として例えばバイポーラトランジスタを選定することができる。さらには、４石のスイッチング素子をフルブリッジ結合した電流共振形コンバータにも適用できる。また、例えばスイッチングコンバータの一次側のスイッチング素子（Ｑ1,Ｑ2）としては、ＩＧＢＴ(Insulated Gate Bipolar Transistor)など、他励式に使用可能な素子であれば、ＭＯＳ−ＦＥＴ以外の素子が採用されて構わない。また、先に説明した各部品素子の定数なども、実際の条件等に応じて変更されて構わない。
また、二次側両波整流回路である、巻線電圧検出方式の同期整流回路の細部の構成についても適宜変更されてよい。
さらには、力率改善回路としても実施の形態として示したものに限定されるものではなく、これまでに本出願人が提案してきた各種の電力回生（帰還）方式による回路形態を基とした構成を採用することも可能である。
【図面の簡単な説明】
【０１３５】
【図１】本発明の第１の実施の形態としてのスイッチング電源回路の構成例を示す回路図である。
【図２】本実施の形態の電源回路に備えられる絶縁コンバータトランスの構造例を示す図である。
【図３】本実施の形態の電源回路の力率改善動作、及び過電流検出動作に対応する要部の動作を示す波形図である。
【図４】本実施の形態の電源回路における、重負荷時の二次側両波整流回路の整流動作を示す波形図である。
【図５】第１の実施の形態の変形例を示す回路図である。
【図６】第１の実施の形態の変形例を示す回路図である。
【図７】本発明の第２の実施の形態としてのスイッチング電源回路の構成例を示す回路図である。
【図８】第２の実施の形態の電源回路に備えられる制御トランスの構造例を示す図である。
【図９】第２の実施の形態の電源回路に備えられる制御トランスの構造例を示す図である。
【図１０】第２の実施の形態の電源回路に備えられる制御トランスの構造例を示す図である。
【図１１】負荷電力に応じた検出電圧（電流検出抵抗の両端電圧）レベルを、商用交流電源周期により示す波形図である。
【図１２】第２の実施の形態の電源回路の、負荷変動に対する、力率制御特性（力率ＰＦ、制御電流Ｉｃ）、整流平滑電圧Ｅｉ及びAC→DC電力変換効率(ηAC→DC)の変動特性を示す図である。
【図１３】第２の実施の形態の電源回路の、交流入力電圧変動に対する、力率制御特性（力率ＰＦ、制御電流Ｉｃ）、整流平滑電圧Ｅｉ及びAC→DC電力変換効率(ηAC→DC)の変動特性を示す図である。
【図１４】従来例としてのスイッチング電源回路の構成例を示す回路図である。
【図１５】図１４に示す電源回路における過電流保護動作について、負荷変動に応じた二次側直流出力電圧、力率、及びスイッチング周波数特性を示す図である。
【符号の説明】
【０１３６】
１  制御回路、２  発振・ドライブ回路、４  制御回路、１０，１１，１２  力率改善回路、Ｄｉ  ブリッジ整流回路、Ｃｉ  平滑コンデンサ、Ｑ1，Ｑ2  スイッチング素子、ＰＩＴ  絶縁コンバータトランス、Ｃ1  一次側直列共振コンデンサ、Ｃｐ  部分共振コンデンサ、Ｎ1  一次巻線、Ｎ2（Ｎ2A，Ｎ2B）  二次巻線、ＣN  フィルタコンデンサ、Ｌ10  高周波インダクタ、Ｄ1  スイッチングダイオード、Ｑ3〜Ｑ6  ＭＯＳ−ＦＥＴ、Ｒｇ1、Ｒｇ2  ゲート抵抗、Ｄg1，Ｄg2  ショットキーダイオード、Ｌd  インダクタ、Ｃｏ  （二次側）平滑コンデンサ、Ｌ10A，Ｌ10B  高周波巻線部、Ｎ1A，Ｎ1B  一次巻線部、Ｒ1  電流検出抵抗、ＰＲＴ  制御トランス、ＮR  被制御巻線、Ｎc  制御巻線
【図１】
2005318779.tif 000003
【図２】
2005318779.tif 000004
【図３】
2005318779.tif 000005
【図４】
2005318779.tif 000006
【図５】
2005318779.tif 000007
【図６】
2005318779.tif 000008
【図７】
2005318779.tif 000009
【図８】
2005318779.tif 000010
【図９】
2005318779.tif 000011
【図１０】
2005318779.tif 000012
【図１１】
2005318779.tif 000013
【図１２】
2005318779.tif 000014
【図１３】
2005318779.tif 000015
【図１４】
2005318779.tif 000016
【図１５】
2005318779.tif 000017