(57)【要約】【課題】  反りまたは歪みが少なく、かつ結晶欠陥の少ないエピタキシャル・ラテラル・オーバーグロース基板を提供する。【解決手段】  母材基板と、前記母材基板に設けられた島状保護層と、前記母材基板と前記島状保護層の上面および側壁とに接して設けられたＧａＮＰ層とを備えたエピタキシャル・ラテラル・オーバーグロース基板とする。【選択図】  図１
2005179089.tif 000002
【特許請求の範囲】
【請求項１】
母材基板と、
前記母材基板に接して島状に設けられた１以上の島状保護膜と、
前記母材基板と前記島状保護膜の上面および側壁とに接して設けられたＧａＮＰ層と
を有することを特徴とするエピタキシャル・ラテラル・オーバーグロース基板。
【請求項２】
前記ＧａＮＰ層が、リン原子を０．０５％以上２０％以下の原子分率で含む
ことを特徴とする請求項１記載のエピタキシャル・ラテラル・オーバーグロース基板。
【請求項３】
前記ＧａＮＰ層に含まれているリン原子が、この窒化物半導体結晶構造のＩＩＩ族サイトに添加されている
ことを特徴とする請求項１記載のエピタキシャル・ラテラル・オーバーグロース基板。
【請求項４】
前記ＧａＮＰ層の前記母材基板に接する面から、前記ＧａＮＰ層の前記母材基板に接する面と反対側の面までの距離が、０．２μｍ以上５μｍ以下である
ことを特徴とする請求項１記載のエピタキシャル・ラテラル・オーバーグロース基板。
【請求項５】
請求項１記載のエピタキシャル・ラテラル・オーバーグロース基板と、
前記エピタキシャル・ラテラル・オーバーグロース基板上に設けられた窒化物半導体層と
を有することを特徴とする窒化物半導体素子。
【請求項６】
母材基板上に保護膜を形成する工程と、
前記保護膜の一部を除去して１以上の島状保護膜となし、かつ前記母材基板を部分的に露出させる工程と、
前記島状保護膜の上面および側壁と前記露出させた母材基板とに接してＧａＮＰ層を形成させる工程と
を有することを特徴とするエピタキシャル・ラテラル・オーバーグロース基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エピタキシャル・ラテラル・オーバーグロース（Ｅｐｉｔａｘｉａｌ  Ｌａｔｅｒａｌ  Ｏｖｅｒｇｒｏｗｔｈ：ＥＬＯ）基板およびその製造方法、ならびにそのＥＬＯ基板を有する窒化物半導体素子に関する。
【背景技術】
【０００２】
窒化物半導体を積層させるための基板として、ＧａＮの種結晶を成長させて良質のＧａＮ単結晶を得ることの困難さから、母材基板上に、窒化物半導体が成長しないまたは成長しにくい材料からなる島状保護膜を部分的に（１以上の島状に）形成した後、さらにこの母材基板および島状保護膜に接して窒化物半導体膜を成長させたエピタキシャル・ラテラル・オーバーグロース（Ｅｐｉｔａｘｉａｌ  Ｌａｔｅｒａｌ  Ｏｖｅｒｇｒｏｗｔｈ：ＥＬＯ）基板が注目されている（例えば、特許文献１または２参照。）。
【０００３】
【特許文献１】特開２００１−１７６８０４（第２頁）
【特許文献２】特開２００３−２１２６９５（第２頁）
【０００４】
しかしながら、このようなＥＬＯ基板では、その母材基板が窒化物半導体以外の材料である場合、母材基板とその上を被覆する窒化物半導体膜との材料の相違により、２層間に熱膨張係数の差が存在することになる。他方、その母材基板が窒化物半導体である場合には、前記熱膨張係数差がほとんど生じないものの、窒化物半導体で反りのない単結晶基板を作製することが困難である。このため、上記特許文献１または２に記載の技術を用いたＥＬＯ基板には、反りや歪みが発生してしまう。
【０００５】
また、このような従来の技術にかかるＥＬＯ基板上に窒化物半導体が積層された半導体素子では、ＥＬＯ基板の歪みまたは反りを受けて、積層された窒化物半導体層にも歪みが生じるため、リソグラフィー加工による露光斑や、窒化物半導体層のクラックが発生する。このため、この種の窒化物半導体素子においては、未だ十分な長期使用性能や、作製歩留まりが得られていない。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は上記課題を解決するものであり、ＥＬＯ基板における歪みまたは基板表面の反りを低減することを目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明のエピタキシャル・ラテラル・オーバーグロース基板は、母材基板と、前記母材基板に接して島状に設けられた１以上の島状保護膜と、前記母材基板と前記島状保護膜の上面および側壁とに接して設けられたＧａＮＰ層とを有することを特徴とする。
【発明の効果】
【０００８】
リン原子は窒素原子よりも小さな電気陰性度を有するため、比較的ＩＩＩ族原子との原子置換を起こしやすい。上記本発明にかかるＥＬＯ基板の構成であると、ＧａＮＰ層においてリン原子とＩＩＩ族原子との原子置換によるミスフィット転位が生じやすいため、母材基板の反りまたは母材基板とＧａＮＰ層との熱膨張差に起因する基板全体の反りや歪みが抑制される。また、このＧａＮＰ層は、島状保護膜が形成されていない部分から島状保護膜の側壁へ向かって横方向に成長されることで、貫通転位密度が顕著に減少するので、その結果としてＥＬＯ基板表面の結晶欠陥が顕著に少なくなる。
【０００９】
また、本発明のＥＬＯ基板を備えた窒化物半導体素子は、ＥＬＯ基板上に積層された窒化物半導体層がモーメント性の歪みをほとんど受けることがなく、その窒化物半導体層の格子定数がバルクの値に近づくため、窒化物半導体素子のリソグラフィー加工による露光斑の発生や、積層された窒化物半導体層におけるクラックの発生が抑制される。これにより、窒化物半導体素子の駆動電圧の公差を小さくでき、かつ低閾値化させることができる。
以上から、本発明によると、素子の作製歩留まりが向上するとともに、長期使用性能に優れた窒化物半導体素子が提供できる。
【発明を実施するための最良の形態】
【００１０】
〔実施の形態１：ＥＬＯ基板〕
本発明にかかるエピタキシャル・ラテラル・オーバーグロース（Ｅｐｉｔａｘｉａｌ  Ｌａｔｅｒａｌ  Ｏｖｅｒｇｒｏｗｔｈ：ＥＬＯ）基板は、図１に示すように、母材基板１０１と、この母材基板１０１に接して設けられた１以上の島状保護膜１０２と、母材基板１０１および島状保護膜１０２の上面および側壁に接して設けられたＧａＮＰ層１０３とを有する。
【００１１】
上記母材基板１０１の素材としては、ＧａＮ、サファイア、窒化ケイ素（Ｓｉ3Ｎ4）、酸化ケイ素（ＳｉＯ2）、炭化ケイ素（ＳｉＣ）、ジルコニアジボレート、ＡｌＧａＮ、ＧａＡｓ、スピネルまたはアルミナ等を用いることができる。また、上記島状保護膜１０２は、例えばＳｉＯ2膜とすることができるが、窒化物半導体の成長を抑制することができる限り、その他の素材を用いることもできる。なお、上記ＧａＮＰ層１０３の物性については後述する。
【００１２】
ここで、上記構成のＥＬＯ基板の作製方法について、ＧａＮを母材基板１０１の素材とした構成を例として説明する。
まず、化学気相成長（ＣＶＤ）法により、ＧａＮ母材基板１０１の主面に接してＳｉＯ2層（保護膜）を成長させた後、このＳｉＯ2層（保護膜）をストライプ状またはドット状にエッチングして、島状保護膜１０２を形成した。
次に、この島状保護膜１０２が設けられた母材基板１０１を、洗浄した後、有機金属気相成長（ＭＯＣＶＤ）装置などの、基板加熱機構を備えた反応炉内に有機金属原料を含む原料ガスを供給する公知の結晶成長装置内に設置した。この母材基板を水素雰囲気中で熱処理（約１１００℃、約１０分間）した後、基板温度を７００℃〜１０５０℃に調熱し、反応炉内に約５０μｍｏｌ／ｍｉｎのトリメチルガリウム（ＴＭＧ）と、約０．０１μｍｏｌ／ｍｉｎ〜２ｍｍｏｌ／ｍｉｎのホスフィン（ＰＨ3）とを供給して、０．３μｍ／ｈ以下のゆっくりした成長速度で厚さ（母材基板の主面からの厚さ）０．２μｍ〜５μｍのＧａＮＰ層１０３を成長させた。なお、各原料ガスの供給割合は、１０１３２４．７２Ｐａ、２５℃の条件で換算したものである。
【００１３】
なお、各原料ガスを反応炉内に供給する際には、水素ガスや窒素ガスなどのキャリアガスと共に供給した。ここで、上記ＧａＮＰ層を成長させる場合のキャリアガスとしては、窒素ガスを０．０１％以上５０％以下の体積割合（１０１３２４．７２Ｐａ、２５℃で換算した場合における）で含んだ、水素ガスとの混合ガスを用いることが好ましい。この理由としては、混合ガス中の窒素ガスの体積割合が５０％を超えた場合に、ＧａＮＰ層の結晶性の急激な低下が観察されることがあげられる。
【００１４】
ところで、上記ＧａＮＰ層の成長温度（基板温度）は、上述したように７００℃以上１０５０℃以下とすることが好ましい。この理由としては、成長温度が７００℃未満であると、各原料ガスの分解効率に顕著な差が生じてしまうため、ＧａＮＰ層中のリン原子（Ｐ）の原子分率が過剰に高くなり、層の結晶性が低下することや、成長温度が１０５０℃を超えると、結晶中のリン原子が蒸発しやすくなるため、ＧａＮＰ層の結晶構造が維持されなくなることなどがあげられる。また、このような結晶性の崩壊は、その成長温度を８５０℃以上１０００℃以下とすると、一層確実に抑制されることを確認している。
【００１５】
ここで、上記ＧａＮＰ層１０３が有する物性について以下に詳しく説明する。
【００１６】
＜物性１：ＧａＮＰ層の層厚＞
上記ＧａＮＰ層の層厚（母材基板の主面からの厚み：ＧａＮＰ層における母材基板に接する面から、母材基板に接する面と反対側の面までの距離）は、０．２μｍ以上であり、５μｍ以下であることが好ましく、３μｍ以下であることがさらに好ましい。この理由としては、本発明にかかるＥＬＯ基板では、ＥＬＯ基板としての性能を十分に得られるサイズの島状保護膜を設けており、このような島状保護膜の上面を完全に覆うためには、ＧａＮＰ層の層厚が少なくとも０．２μｍ以上必要になることや、この層厚を５μｍ以上とすると窒化物半導体層の３元混晶化による結晶欠陥の発生量が顕著に増加してしまうことがあげられる。さらに、このような結晶欠陥の発生は、その層厚を３μｍ以下とすると一層確実に抑制されることを確認している。
【００１７】
＜物性２：ＧａＮＰ層中のリン原子の原子分率＞
上記ＧａＮＰ層は、リン原子を含有した結晶構造とすることにより、たとえその含有量が微量であっても、反りの少ない基板表面が形成される。ただし、このＧａＮＰ層に含まれるリン原子の原子分率は、０．０５％以上２０％以下とすることが好ましい。これは、この層に含有させるリン原子の総量を一定量以上とする必要があるため、原子分率が０．０５％未満であると、ＧａＮＰ層の層厚を５μｍよりも厚くしなければならず、窒化物半導体層の３元混晶化による結晶欠陥の発生量が増加してしまうためである。また、含有されるリン原子の原子分率が大きいほどＧａＮＰ層の層厚を薄くできるものの、その原子分率を２０％以上とすると、３元混晶化による結晶欠陥の発生確率が増加してしまうためでもある。なお、このような結晶欠陥の発生確率の増加は、その原子分率を１０％以下とすると一層確実に抑制されることを確認している。
ところで、上記ＧａＮＰ層におけるリン（Ｐ）原子の原子分率（％）とは、１００×（Ｐ）／（基板反り抑制層の全てのＩＩＩ族原子＋基板反り抑制層の全てのＶ族原子）、すなわち、１００×（Ｐ）／（Ｇａ＋Ｎ＋Ｐ）として定義される値である。
【００１８】
＜物性３：ＧａＮＰ層におけるストイキオメトリについて＞
上記ＧａＮＰ層の結晶構造を調べるため、オージェ電子分光（ＡＥＳ）装置を用いて各構成原子の組成比（原子分率）を測定した。なお、原子分率を正確に見積もるために、標準試料（ＧａＮとＧａＰ）を用いて装置の感度を校正した。
この結果、上記ＧａＮＰ層における各構成原子の原子分率は、それらの総和を１００％とすると、ガリウム原子の原子分率が４７．６％であり、リン原子の原子分率が２．４％であり、窒素原子の原子分率が５０％であることが判った。窒化物半導体のＩＩＩ族元素とＶ族元素のストイキオメトリが５０％になるようにリン原子の配分を考えると、このＡＥＳ測定結果は、ＩＩＩ族サイトにリン原子が添加されているとするとうまく説明が成り立つ。このようにして、本発明者らは、このＧａＮＰ層においてリン原子が窒化物半導体のＩＩＩ族サイトに含まれていると判断した。
なお、上述のように、本発明ではアンモニアとホスフィンとを混合して反応炉内に供給し、かつ０．３μｍ／ｈ以下のゆっくりした成長速度でＧａＮＰ層を形成している。このような成長方法であると、Ｐ3Ｎ5やＰＮなどの安定性の高い化合物が生じやすくなり、ＩＩＩ−Ｖ族系窒化物半導体層の形成時にリン原子と窒素原子とが安定した結合状態をとりやすくなるため、このような結晶構造を有するＧａＮＰ層を形成できると考えられる。
【００１９】
以上より、これらの物性を有するＧａＮＰ層を備えた本発明にかかるＥＬＯ基板であると、基板表面の反りが少なく、かつ結晶欠陥の少ないＥＬＯ基板が提供できる。また、このＧａＮＰ層は、島状保護膜が形成されていない部分から成長し始め、島状保護膜の側壁へ向かって横方向に成長することで、貫通転位密度が顕著に減少するため、結晶欠陥が顕著に少なくなる。
したがって、このようなＥＬＯ基板上に窒化物半導体層を積層させた成長ウエハでは、積層された窒化物半導体層がモーメント性の歪みをほとんど受けることがなく、また、積層した窒化物半導体層の結晶性が高く保たれることになる。すなわち、積層された窒化物半導体層の格子歪みが緩和されてその格子定数がバルクの値に近づくため、窒化物半導体素子における露光斑の発生やクラックの発生を顕著に抑制される。
なお、このような窒化物半導体素子としては、例えば、半導体レーザ素子または発光ダイオード素子などの発光素子や、トランジスタ素子などがあげられる。
【００２０】
〔実施の形態２：窒化物半導体素子〕
本発明にかかる窒化物半導体素子のうち、上記ＥＬＯ基板を備えた窒化物半導体発光素子を例として以下にその内容を説明する。
図２に示すように、本発明の窒化物半導体発光素子は、母材基板２０１と、この母材基板２０１に接して設けられた島状保護膜２０２と、母材基板２０１と島状保護膜２０２の上面および側壁とに接して設けられたＧａＮＰ層２０３とを有する上記実施の形態１と同様のＥＬＯ基板と、このＧａＮＰ層２０３上に接して設けられたｎ型ＧａＮ層２０４と、このｎ型ＧａＮ層２０４上に接して設けられたｎ型Ａｌ0.15Ｇａ0.85Ｎ層２０５（光閉じ込め層）と、このｎ型Ａｌ0.15Ｇａ0.85Ｎ層２０５上に接して設けられたＧａＮ光ガイド層２０６と、このＧａＮ光ガイド層２０６上に接して設けられた発光層２０７と、この発光層２０７上に接して設けられたＡｌＧａＮ層２０８と、このＡｌＧａＮ層２０８上に接して設けられたｐ型ＧａＮ光ガイド層２０９と、このｐ型ＧａＮ光ガイド層２０９上に接して設けられたｐ型Ａｌ0.15Ｇａ0.85Ｎ層２１０（光閉じ込め層）と、このｐ型Ａｌ0.15Ｇａ0.85Ｎ層２１０上に接して設けられたｐ型ＧａＮコンタクト層２１１と、このｐ型ＧａＮコンタクト層２１１上に接して設けられた絶縁膜２１２と、ｐ型電極２１３ａと、n型電極２１３ｂとを備える。
【００２１】
上記構成の窒化物半導体発光素子を以下のようにして作製した。
まず、上記実施の形態１にかかるＥＬＯ基板を上記結晶成長装置内に設置した。その後、基板温度を１０００℃〜１１００℃に調温し、約５０μｍｏｌ／ｍｉｎのトリメチルガリウム（ＴＭＧ）と約１０ｎｍｏｌ／ｍｉｎのモノシラン（ＳｉＨ4）ガスとを反応炉内に供給して、ＥＬＯ基板上に厚さ約４μｍのｎ型ＧａＮ層２０４を成長させた。次に、１０μｍｏｌ／ｍｉｎのトリメチルアルミニウム（ＴＭＡ）を反応炉内へさらに供給し、ｎ型ＧａＮ層２０４上に、厚さ０．５μｍのｎ型Ａｌ0.15Ｇａ0.85Ｎ層２０５を成長させた。
その後、反応炉内へのＴＭＡの供給を停止し、ｎ型Ａｌ0.15Ｇａ0.85Ｎ層２０５上に、厚さ約０．１μｍのＧａＮ光ガイド層２０６を成長させた。その後、反応炉内へのＳｉＨ4およびＴＭＧの供給を停止し、基板の温度を約８５０℃〜約７００℃に調温した。
基板温度が安定した後、ＧａＮ光ガイド層２０６上に発光層２０７（その詳細は後述する）を成長させた。
次に、１０μｍｏｌ／ｍｉｎのＴＭＧと５μｍｏｌ／ｍｉｎのＴＭＡとＣｐ2Ｍｇとを反応炉内に供給し、発光層２０７上に、厚さ約３０ｎｍのＡｌＧａＮ層２０８を成長させた。その後、反応炉内へのＴＭＧ、ＴＭＡおよびＣｐ2Ｍｇの供給を停止し、基板温度を１０５０℃に調温した。調温後、５０μｍｏｌ／ｍｉｎのＴＭＧおよびＣｐ2Ｍｇを反応炉内に供給し、ＡｌＧａＮ層２０８上に、厚さ０．１μｍのｐ型ＧａＮ光ガイド層２０９を成長させた。
その後、反応炉内へ１０μｍｏｌ／ｍｉｎのＴＭＡをさらに供給し、ｐ型ＧａＮ光ガイド層２０９上に、厚さ０．１μｍのｐ型Ａｌ0.15Ｇａ0.85Ｎ層２１０を成長させた。その後、反応炉内へのＴＭＡの供給を停止し、ｐ型Ａｌ0.15Ｇａ0.85Ｎ層２１０上に、厚さ約０．５μｍのｐ型ＧａＮコンタクト層２１１を成長させた。
反応炉内へのＴＭＧとＣｐ2Ｍｇの供給および基板の加熱を停止し、基板温度が室温になった基板を結晶成長装置内から取りだした後、ｐ型ＧａＮコンタクト層２１１上に絶縁膜２１２を形成し、さらにこの絶縁膜２１２およびｐ型ＧａＮコンタクト層２１１上にｐ型電極２１３ａを、窒化物半導体層が積層されていない母材基板２０１の面上（裏面側）にｎ型電極２１３ｂを直接、蒸着法により形成し、窒化物半導体発光素子の成長ウエハを完成させた。
【００２２】
ところで、上記発光層２０７は、障壁層と井戸層とを備えた量子井戸構造とすることができる。また、この井戸層の層数は２〜１０層とすることができるが、その層数を２層〜５層とすると、発光効率に特に優れた素子が得られることを確認している。
【００２３】
上記障壁層は厚さ約５ｎｍのＩｎ0.05Ｇａ0.95Ｎ層であり、１０μｍｏｌ／ｍｉｎのＴＭＧおよび１０μｍｏｌ／ｍｉｎのトリメチルインジウム（ＴＭＩ）を反応炉内へ供給することにより成長させる。また、上記井戸層は厚さ約３ｎｍのＩｎ0.2Ｇａ0.8Ｎ層であり、１０μｍｏｌ／ｍｉｎのＴＭＧおよび５０μｍｏｌ／ｍｉｎのＴＭＩを反応炉内へ供給することにより成長させる。なお、障壁層または井戸層の成長時には、１０ｎｍｏｌ／ｍｉｎのＳｉＨ4を同時に反応炉内へ供給することもできる。また、発光層の成長を中断させる場合には、障壁層または井戸層を成長させた後にＴＭＧおよびＴＭＩの供給を停止しつつ、キャリアガスおよびＮＨ3ガスを供給し続けることにより、１秒〜６０分間その成長を中断させることができる。
また、発光層の成長温度は素子の発光波長を決定するパラメータの一つであり、成長温度が低温であるほど発光波長が長くなる傾向を示す。なお、上記成長温度（約８５０℃〜約７００℃）であると、紫〜緑色帯域の発光波長が得られるが、その成長温度（基板温度）をさらに低く設定すれば、緑色帯域よりも長波長側の発光波長を得ることもできる。
【００２４】
ここで、上記構成の窒化物半導体発光素子は半導体レーザ素子として機能させることができるが、発光ダイオード素子として機能させる場合には、上記ｎ型Ａｌ0.15Ｇａ0.85Ｎ層２０５（光閉じ込め層）、上記ＧａＮ光ガイド層２０６、上記ｐ型ＧａＮ光ガイド層２０９および上記ｐ型Ａｌ0.15Ｇａ0.85Ｎ層２１０（光閉じ込め層）は不要であり、ｎ型ＧａＮ層２０４上に接して発光層２０７を設け、ＡｌＧａＮ層２０８上に接してｐ型ＧａＮコンタクト層２１１を設けた構成とする。また、半導体レーザ素子では劈開により端面を形成させる必要があるが、発光ダイオード素子では端面を形成させずに、ｐ型電極側またはｎ型電極側から光を透過させて使用することができる。
【００２５】
また、本発明にかかる窒化物半導体素子は、例えば図３に示すように、母材基板３０１と、この母材基板３０１に接して設けられた島状保護膜３０２と、母材基板３０１と島状保護膜３０２の上面および側壁とに接して設けられたＧａＮＰ層３０３とを有する上記実施の形態１と同様のＥＬＯ基板と、このＧａＮＰ層３０３上に接して設けられたｉ型（真性）ＧａＮ層３０４（層厚：３μｍ）と、このｉ型ＧａＮ層３０４上に接して設けられたｎ型Ａｌ0.25Ｇａ0.75Ｎ層３０５（層厚：５０ｎｍ）と、このｎ型Ａｌ0.25Ｇａ0.75Ｎ層３０５上に接して設けられたインジウム原子の原子分率が５％であり、リン原子の原子分率が３％であるｎ型ＩｎＧａＮＰコンタクト層３０６と、このｎ型ＩｎＧａＮＰコンタクト層３０６上に接して設けられたＴｉ（厚さ：１５ｎｍ）／Ａｌ（厚さ：３０ｎｍ）／Ａｕ（厚さ：１００ｎｍ）からなるソース３０７と、ＰｄＳｉ（厚さ：１５ｎｍ）／Ａｕ（厚さ：１００ｎｍ）からなるゲート３０８と、Ｔｉ（厚さ：１５ｎｍ）／Ａｌ（厚さ：３０ｎｍ）／Ａｕ（厚さ：１００ｎｍ）からなるドレイン３０９とを備えた構成とすることにより、トランジスタ素子として機能させることもできる。
【００２６】
以上より、本発明にかかるＥＬＯ基板を備えた窒化物半導体素子は、ＥＬＯ基板上に積層された窒化物半導体がモーメント性の歪みをほとんど受けず、各層の格子定数がバルクの格子定数に近づくために、リソグラフィー加工による露光斑の発生や、積層された窒化物半導体層におけるクラックの発生が防止される。したがって、本発明によると、作製歩留まりが向上するとともに、動作閾値が低く、かつその公差が小さく、しかも長期使用性能に優れた窒化物半導体素子が実現する。
【００２７】
〔その他の事項〕
（１）本発明にかかる窒化物半導体発光素子においては、上記ＡｌＧａＮ層２０８は必須ではないが、上記発光層２０７を構成するＩｎＧａＮ層の昇華を防止して、その結晶性の低下を抑制できるため、発光層上に接して設けることが好ましい。
（２）本発明にかかる窒化物半導体とは、一般式ＩｎxＧａyＡｌzＮ（ｘ＋ｙ＋ｚ＝１、０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１）で表される窒化物系化合物を意味するものであり、さらにリン原子（Ｐ）またはヒ素原子（Ａｓ）が含有した化合物とすることもできる。
【産業上の利用可能性】
【００２８】
以上説明したように、本発明のＥＬＯ基板であると、結晶欠陥が少なく、かつ基板の反りまたは歪みがほとんどない。また、このＥＬＯ基板を備えた本発明にかかる窒化物半導体素子であると、リソグラフィー加工による露光斑の発生や、積層された窒化物半導体層におけるクラックの発生がほとんどない。このような本発明にかかるＥＬＯ基板または窒化物半導体素子は、半導体レーザ素子、発光ダイオード素子、トランジスタ素子等にも利用できるので、その産業上の利用可能性は大きい。
【図面の簡単な説明】
【００２９】
【図１】図１は、本発明にかかるＥＬＯ基板の一例を示す矢状断面図である。
【図２】図２は、本発明にかかるＥＬＯ基板を備えた窒化物半導体発光素子の一例を示す矢状断面図である。
【図３】図３は、本発明にかかるＥＬＯ基板を備えた窒化物半導体トランジスタ素子の一例を示す矢状断面図である。
【符号の説明】
【００３０】
１０１、２０１、３０１      母材基板
１０２、２０２、３０２      島状保護膜
１０３、２０３、３０３      ＧａＮＰ層
２０４      ｎ型ＧａＮ層
２０５      ｎ型Ａｌ0.15Ｇａ0.85Ｎ層
２０６      ＧａＮ層
２０７      発光層
２０８      ＡｌＧａＮ層
２０９      ｐ型ＧａＮ層
２１０      ｐ型Ａｌ0.15Ｇａ0.85Ｎ層
２１１      ｐ型ＧａＮコンタクト層
２１２      絶縁膜
２１３ａ    ｐ型電極
２１３ｂ    ｎ型電極
３０４      ｉ型ＧａＮ層
３０５      ｎ型Ａｌ0.25Ｇａ0.75Ｎ層
３０６      ｎ型ＩｎＧａＮＰコンタクト層
３０７      ソース
３０８      ゲート
３０９      ドレイン
【図１】
2005179089.tif 000003
【図２】
2005179089.tif 000004
【図３】
2005179089.tif 000005