(57)【要約】【課題】時分割駆動において、時分割数に依存することなく、リークの影響の緩和を図る。【解決手段】ドライバＩＣ４１は、複数画素分のデータが時系列的に入力され、時系列的なデータのそれぞれを階調電圧に変換するとともに、変換された階調電圧を出力線ＤＯ1〜ＤＯiに時系列的に出力する。時分割回路４２は、出力線ＤＯ1〜ＤＯiに出力された時系列的な階調電圧を時分割し、時分割された階調電圧のそれぞれを、所定の振り分け順序で、複数のデータ線Ｘ1〜Ｘmのそれぞれに振り分ける。ドライバＩＣ４１は、時分割回路４２におけるデータの振り分け順序に応じて、入力されたデータに対する階調電圧の変換特性を変える。【選択図】図４
2005156962.tif 000002
【特許請求の範囲】
【請求項１】
電気光学装置において、
出力線と、
前記出力線に対応して設けられいるとともに、それぞれに画素が接続された複数のデータ線と、
複数画素分のデータが時系列的に入力され、当該時系列的なデータのそれぞれを階調電圧に変換するとともに、当該変換された階調電圧を前記出力線に時系列的に出力する変換回路と、
前記出力線に出力された前記時系列的な階調電圧を時分割し、当該時分割された階調電圧のそれぞれを、所定の振り分け順序で、前記複数のデータ線のそれぞれに振り分ける時分割回路とを有し、
前記変換回路は、前記振り分け順序に応じて、前記データに対する前記階調電圧の変換特性を変えることを特徴とする電気光学装置。
【請求項２】
前記変換回路は、階調基準電圧が供給されたラダー回路によって、前記データに応じた前記階調電圧を生成し、
前記階調基準電圧は、前記振り分け順序に応じて、可変に設定されることを特徴とする請求項１に記載された電気光学装置。
【請求項３】
予め設定された複数の電圧系を前記振り分け順序に応じた順番で切り替えながら、前記階調基準電圧として、前記複数の電圧系のいずれかを前記変換回路に供給する電圧切替回路をさらに有することを特徴とする請求項２に記載された電気光学装置。
【請求項４】
前記変換回路は、前記複数画素分のデータが同一階調の場合、前記時系列的なデータのそれぞれを異なる前記階調電圧に変換することを特徴とする請求項１から３のいずれかに記載された電気光学装置。
【請求項５】
前記変換回路は、前記時系列的なデータに含まれる第１のデータを第１の階調電圧に変換するとともに、前記時系列的なデータに含まれ、前記第１のデータと同一階調で、かつ、前記第１のデータよりも前記振り分け順序が後の第２のデータを前記第１の階調電圧よりも絶対値が小さな第２の階調電圧に変換することを特徴とする請求項４に記載された電気光学装置。
【請求項６】
請求項１から５のいずれかに記載された電気光学装置を実装したことを特徴とする電子機器。
【請求項７】
電気光学装置の駆動方法において、
複数画素分のデータが時系列的に入力され、当該時系列的なデータのそれぞれを階調電圧に変換する第１のステップと、
前記変換された階調電圧のそれぞれを出力線に時系列的に出力する第２のステップと、
前記出力線に出力された前記時系列的な階調電圧を時分割し、当該時分割された階調電圧のそれぞれを、所定の振り分け順序で、前記出力線に対応して設けられた前記複数のデータ線のそれぞれに振り分ける第３のステップと、
前記複数のデータ線に振り分けられた前記階調電圧に基づいて、前記複数のデータ線に接続された画素の階調を設定する第４のステップとを有し、
前記第１のステップは、前記振り分け順序に応じて、前記データに対する前記階調電圧の変換特性を変えるステップを含むことを特徴とする電気光学装置の駆動方法。
【請求項８】
前記第１のステップは、前記振り分け順序に応じて可変に設定される階調基準電圧に基づいて、前記データを前記階調電圧に変換するステップであることを特徴とする請求項７に記載された電気光学装置の駆動方法。
【請求項９】
予め設定された複数の電圧系を前記振り分け順序に応じた順番で切り替えながら、前記階調基準電圧として、前記複数の電圧系のいずれかを設定する第５のステップをさらに有することを特徴とする請求項８に記載された電気光学装置の駆動方法。
【請求項１０】
前記第１のステップにおいて、前記複数画素分のデータが同一階調の場合、前記時系列的なデータのそれぞれを異なる前記階調電圧に変換することを特徴とする請求項７から９のいずれかに記載された電気光学装置の駆動方法。
【請求項１１】
前記第１のステップにおいて、前記時系列的なデータに含まれる第１のデータを第１の階調電圧に変換するとともに、前記時系列的なデータに含まれ、前記第１のデータと同一階調で、かつ、前記第１のデータよりも時系列的な順序が後の第２のデータを前記第１の階調電圧よりも絶対値が小さな第２の階調電圧に変換することを特徴とする請求項１０に記載された電気光学装置の駆動方法。
【請求項１２】
電気光学装置の駆動方法において、
時系列的に入力された複数画素分のデータのうち、第１のデータに基づいて第１の階調電圧を生成するとともに、前記第１のデータと同一階調で、かつ、前記第１のデータよりも時系列的な順序が後の第２のデータに基づいて、前記第１の階調電圧とは異なる第２の階調電圧を生成する第１のステップと、
前記第１の階調電圧および前記第２の階調電圧を出力線に時系列的に出力する第２のステップと、
前記出力線に時系列的に出力された前記第１の階調電圧および前記第２の階調電圧を時分割し、前記出力線に対応して設けられた第１のデータ線に前記第１の階調電圧を振り分けるとともに、前記出力線に対応して設けられ、かつ、前記第２のデータ線よりも振り分け順序が後の第２のデータ線に前記第２の階調電圧を振り分ける第３のステップと、
前記第１のデータ線に振り分けられた前記第１の階調電圧に基づいて、前記第１のデータ線に接続された画素へのデータの書き込みを行うとともに、前記第２のデータ線に振り分けられた前記第２の階調電圧に基づいて、前記第２のデータ線に接続された画素の階調を設定する第４のステップと
を有することを特徴とする電気光学装置の駆動方法。
【請求項１３】
前記第２の階調電圧は、前記第１の階調電圧の絶対値よりも小さいことを特徴とする請求項１２に記載された電気光学装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電気光学装置の駆動方法および電子機器に係り、特に、時分割駆動における階調電圧の設定に関する。
【背景技術】
【０００２】
例えば、特許文献１および特許文献２には、ドライバＩＣの出力ピン数を削減し、出力ピン間のピッチを確保すべく、時分割駆動を用いたアクティブマトリクス型の電気光学装置が開示されている。時分割駆動は、ドライバＩＣ等の上位回路より出力された複数画素分の時系列的なデータを時分割し、これらを複数のデータ線に振り分ける技術である。時分割駆動では、時系列化されたデータの振り分け順序に依存して、それぞれのデータ線にデータを振り分けるタイミングにずれが生じる。したがって、データが供給されてから走査線の選択が終了するまでの期間もデータ線毎に相違し、振り分け順序が遅くなるほど、この期間も短くなる。そして、この期間の差に起因して、時分割回路を構成する個々のスイッチング素子等からのリーク量が異なるので、同一階調の表示時における表示の不均一化を招く。かかる不都合を解消すべく、特許文献３には、ドライバＩＣから出力されるデータの順序を並び替え、同一階調のデータの書き込みを時間的に近接させることによって、リークの影響を緩和する技術が開示されている。
【０００３】
【特許文献１】特開平１１−３２７５１８号公報
【特許文献２】特開２００１−１３４２４５号公報
【特許文献１】特開２０００−２９８２５７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、特許文献３による方法では、時分割数が増えると、書き込みタイミングの差が大きくなるため、リークの影響を緩和することが困難になる。
【０００５】
そこで、本発明の目的は、時分割駆動において、時分割数に依存することなく、リークの影響の緩和を図ることである。
【課題を解決するための手段】
【０００６】
かかる課題を解決するために、第１の発明は、出力線と、この出力線に対応して設けられた複数のデータ線と、変換回路と、時分割回路とを有する電気光学装置を提供する。これらのデータ線のそれぞれには、画素が接続されている。変換回路は、複数画素分のデータが時系列的に入力され、時系列的なデータのそれぞれを階調電圧に変換するとともに、変換された階調電圧を出力線に時系列的に出力する。時分割回路は、出力線に出力された時系列的な階調電圧を時分割し、時分割された階調電圧のそれぞれを、所定の振り分け順序で、複数のデータ線のそれぞれに振り分ける。変換回路は、時分割回路における振り分け順序に応じて、入力されたデータに対する階調電圧の変換特性を変える。
【０００７】
ここで、第１の発明において、変換回路は、階調基準電圧が供給されたラダー回路によって、データに応じた階調電圧を生成することが好ましい。この階調基準電圧は、振り分け順序に応じて、可変に設定される。この場合、予め設定された複数の電圧系を振り分け順序に応じた順番で切り替えながら、階調基準電圧として、複数の電圧系のいずれかを変換回路に供給する電圧切替回路をさらに設けてもよい。
【０００８】
また、第１の発明において、変換回路は、複数画素分のデータが同一階調の場合、時系列的なデータのそれぞれを異なる階調電圧に変換することが好ましい。この場合、変換回路は、時系列的なデータに含まれる第１のデータを第１の階調電圧に変換するとともに、時系列的なデータに含まれ、第１のデータと同一階調で、かつ、第１のデータよりも振り分け順序が後の第２のデータを第１の階調電圧よりも絶対値が小さな第２の階調電圧に変換することが望ましい。
【０００９】
第２の発明は、上述した第１の発明にかかる電気光学装置を実装した電子機器を提供する。
【００１０】
第３の発明は、複数画素分のデータが時系列的に入力され、時系列的なデータのそれぞれを階調電圧に変換する第１のステップと、変換された階調電圧のそれぞれを出力線に時系列的に出力する第２のステップと、出力線に出力された時系列的な階調電圧を時分割し、時分割された階調電圧のそれぞれを、所定の振り分け順序で、出力線に対応して設けられた複数のデータ線のそれぞれに振り分ける第３のステップと、複数のデータ線にそれぞれに振り分けられた階調電圧に基づいて、複数のデータ線に接続された画素の階調を設定する第４のステップとを有する電気光学装置の駆動方法を提供する。ここで、上記第１のステップは、第３のステップにおける振り分け順序に応じて、データに対する階調電圧の変換特性を変えるステップを含む。
【００１１】
ここで、第３の発明において、第１のステップは、振り分け順序に応じて可変に設定される階調基準電圧に基づいて、データを階調電圧に変換するステップであることが好ましい。この場合、予め設定された複数の電圧系を振り分け順序に応じた順番で切り替えながら、階調基準電圧として、複数の電圧系のいずれかを設定する第５のステップをさらに設けてもよい。
【００１２】
また、第３の発明の第１のステップにおいて、複数画素分のデータが同一階調の場合、時系列的なデータのそれぞれを異なる階調電圧に変換することが好ましい。この場合、時系列的なデータに含まれる第１のデータを第１の階調電圧に変換するとともに、時系列的なデータに含まれ、第１のデータと同一階調で、かつ、第１のデータよりも時系列的な順序が後の第２のデータを第１の階調電圧よりも絶対値が小さな第２の階調電圧に変換することが望ましい。
【００１３】
第４の発明は、時系列的に入力された複数画素分のデータのうち、第１のデータに基づいて第１の階調電圧を生成するとともに、第１のデータと同一階調で、かつ、第１のデータよりも時系列的な順序が後の第２のデータに基づいて、第１の階調電圧とは異なる第２の階調電圧を生成する第１のステップと、第１の階調電圧および第２の階調電圧を出力線に時系列的に出力する第２のステップと、出力線に時系列的に出力された第１の階調電圧および第２の階調電圧を時分割し、出力線に対応して設けられた第１のデータ線に第１の階調電圧を振り分けるとともに、出力線に対応して設けられ、かつ、第２のデータ線よりも振り分け順序が後の第２のデータ線に第２の階調電圧を振り分ける第３のステップと、第１のデータ線に振り分けられた第１の階調電圧に基づいて、第１のデータ線に接続された画素へのデータの書き込みを行うとともに、第２のデータ線に振り分けられた第２の階調電圧に基づいて、第２のデータ線に接続された画素の階調を設定する第４のステップとを有する電気光学装置の駆動方法を提供する。
【００１４】
ここで、第４の発明において、第２の階調電圧は、第１の階調電圧の絶対値よりも小さいことが好ましい。
【発明の効果】
【００１５】
本発明では、時分割された階調電圧を振り分ける順序に応じて、データを階調電圧に変換する際の変換特性を変えて、階調電圧を調整している。これにより、個々のデータ線において生じるリーク量が振り分け順序に依存して相違していても、時分割数に依存することなく、リークの影響を緩和でき、表示の均一化を図ることが可能になる。
【発明を実施するための最良の形態】
【００１６】
図１は、本実施形態にかかる電気光学装置のブロック構成図である。表示部１は、例えば、ＴＦＴ（薄膜トランジスタ）等のスイッチング素子によって液晶素子を駆動するアクティブマトリクス型の表示パネルである。この表示部１には、ｍドット×ｎライン分の画素２がマトリクス状（二次元平面的）に並んでいる。また、表示部１には、それぞれが行方向（Ｘ方向）に延在しているｎ本の走査線Ｙ1〜Ｙnと、それぞれが列方向（Ｙ方向）に延在しているｍ本のデータ線Ｘ1〜Ｘmとが設けられており、これらの交差に対応して画素２が配置されている。なお、表示部１がモノクロパネルの場合、画像の最小表示単位である一画素は、同図に示した１つの画素２に相当する。これに対して、画像上の一画素が３つのサブ画素（ＲＧＢ）で構成されたカラーパネルの場合、１つのサブ画素が同図に示した１つの画素２相当する。また、以下の説明において、表示部１における特定の画素２（およびこの画素２に供給すべきデータ）を指す場合、データ線Ｘの添字1〜mと走査線Ｙの添字1〜nとを用い、これらの交差（1〜m,1〜n）として表現するものとする。例えば、最も左上の画素２は（1,1)で表され、最も右下の画素２は(m,n)で表される。
【００１７】
図２は、液晶を用いた画素２の等価回路図である。１つの画素２は、スイッチング素子であるＴＦＴ２１、液晶容量２２および蓄積容量２３によって構成されている。ＴＦＴ２１のソースは１本のデータ線Ｘに接続され、そのゲートは１本の走査線Ｙに接続されている。同一列に並んだ画素２に関しては、それぞれのＴＦＴ２１のソースが同じデータ線Ｘに接続されている。また、同一行に並んだ画素２に関しては、それぞれのＴＦＴ２１のゲートが同じ走査線Ｙに接続されている。ＴＦＴ２１のドレインは、並列に設けられた液晶容量２２と蓄積容量２３とに共通接続されている。液晶容量２２は、画素電極２２ａと、電圧Ｖcomが印加された対向電極２２ｂと、これらの電極２２ａ，２２ｂ間に挟持された液晶層とによって構成されている。蓄積容量２３は、画素電極２２ａと、図示しない共通容量電極との間に形成されており、電圧Ｖcsが供給される。この蓄積容量２３によって、液晶に蓄積される電荷のリークの影響が抑制される。一方、画素電極２２ａ側には、ＴＦＴ２１を介して、階調電圧Ｖ等が印加され、この電圧レベルに応じて、液晶容量２２と蓄積容量２３とが充放電される。これにより、画素電極２２ａと対向電極２２ｂとの間の電位差（液晶の印加電圧）に応じて、液晶層の透過率が設定され、画素２の階調が設定される。
【００１８】
また、画素２の駆動は、液晶の長寿命化を図るべく、所定の期間毎に電圧極性を反転させる交流化駆動によって行われる。電圧極性は、液晶層に作用する電界の向き、換言すれば、液晶層の印加電圧の正逆に基づいて定義される。本実施形態では、交流化駆動の一方式であるコモンＤＣ駆動、すなわち、対向電極２２ｂに印加される電圧Ｖcomと、蓄積容量２３の一方の電極印加される電圧Ｖcsとを一定に維持し、画素電極２２ａ側の極性を反転させる駆動方式を採用している。
【００１９】
電圧生成回路６は、一例として、固定電圧Ｖa0-7p，Ｖb0-7p，Ｖc0-7p，Ｖa0-7n，Ｖb0-7n，Ｖc0-7nを生成する。これらの電圧は、３つの系統に分類され、以下の説明では、電圧Ｖa0-7p，Ｖa0-7nを「ａ系電圧」、電圧Ｖb0-7p，Ｖb0-7nを「ｂ系電圧」、電圧Ｖc0-7p，Ｖc0-7nを「ｃ系電圧」とそれぞれ呼ぶ。これらの電圧は、個々の電圧がすべて異なっていてもよいが、異なる電圧を少なくとも一つ含んでいればよい。１つの電圧系（例えばａ系電圧）は、更に、添字ｐが付された８値の正極電圧（例えばＶa0p，Ｖa1p，Ｖa2p，・・・，Ｖa7p）と、添字ｎが付された８値の負極電圧（例えばＶa0n，Ｖa1n，Ｖa2n，・・・，Ｖa7n）とに分類される。なお、電圧極性は、上述した電圧Ｖcomを基準にして定められ、これよりも高電圧側を正極とし、これよりも低電圧側を負極とする。
【００２０】
制御回路５は、図示しない上位装置より入力される垂直同期信号Ｖs、水平同期信号Ｈs、ドットクロック信号ＤＣＬＫ等の外部信号から各種の内部信号を生成し、これらの内部信号に基づいて、走査線駆動回路３、データ線駆動回路４および電圧切替回路７を同期制御する。この同期制御の下、電圧切替回路７は、上述した３つの電圧系を切り替えながら、いずれかの電圧系を階調基準電圧Ｖ0〜Ｖ15としてデータ線駆動回路４に出力するとともに、走査線駆動回路３およびデータ線駆動回路４は、互いに協働して表示部１の表示制御を行う。
【００２１】
図３は、電圧切替回路７の回路図である。この電圧切替回路７は、１６値の階調基準電圧Ｖ0〜Ｖ15を可変に設定すべく、この個数に対応して設けられた１６個の回路系によって構成されており、これらは制御回路５からの選択信号ＳＥＬa〜ＳＥＬcによって同時並行的に動作する。具体的には、単一の回路系は、第１の選択信号ＳＥＬaによって導通制御される第１のスイッチング素子７ａと、第２の選択信号ＳＥＬbによって導通制御される第２のスイッチング素子７ｂと、第３の選択信号ＳＥＬcによって導通制御される第３のスイッチング素子７ｃとを有する。第１のスイッチング素子７ａの入力端には、ａ系電圧Ｖa0-7p，Ｖa0-7nのいずれかが供給されている。例えば、最上に位置する第１のスイッチング素子７ａに関しては、ａ系電圧のうちのＶa0pが入力端に供給されている。同様に、第２のスイッチング素子７ｂの入力端には、ｂ系電圧Ｖb0-7p，Ｖb0-7nのいずれかが供給され、第３のスイッチング素子７ｃの入力端には、ｃ系電圧Ｖc0-7p，Ｖc0-7nのいずれかが供給されている。また、単一の回路系を構成する３つのスイッチング素子７ａ〜７ｂの出力端は、階調基準電圧Ｖ0〜Ｖ15のいずれかを出力する出力端に共通接続されている。例えば、最上に位置する回路系に関しては、スイッチング素子７ａ〜７ｃの出力端が共通接続され、この接続端よりＶ0が出力される。
【００２２】
選択信号ＳＥＬa〜ＳＥＬcは、１本の走査線Ｙが選択される期間に相当する１水平走査期間（１Ｈ）において、後述する制御信号ＣＮＴ1〜ＣＮＴ3と同期して、互いにオフセットしながらＨレベル（高電位レベル）に順次設定される。具体的には、１Ｈの最初の期間では、第１の選択信号ＳＥＬaがＨレベルになり、それ以外の選択信号ＳＥＬb，ＳＥＬcはＬレベル（低電位レベル）のままであるから、第１のスイッチング素子７ａのみがオンする。これにより、電圧切替回路７よりａ系電圧Ｖa0-7p，Ｖa0-7nが一斉に出力され、これらが階調基準電圧Ｖ0〜Ｖ15として後段のデータ線駆動回路４に供給される。つぎに、第２の選択信号ＳＥＬbがＨレベルなって、第２のスイッチング素子７ｂのみがオンする。これにより、階調基準電圧Ｖ0〜Ｖ15として、ｂ系電圧Ｖb0-7p，Ｖb0-7nが一斉に出力される。最後に、第３の選択信号ＳＥＬcがＨレベルになって、第３のスイッチング素子７ｃのみがオンする。これにより、階調基準電圧Ｖ0〜Ｖ15として、ｃ系電圧Ｖc0-7p，Ｖc0-7nが一斉に出力される。
【００２３】
走査線駆動回路３は、シフトレジスタ、出力回路等を主体に構成されており、各走査線Ｙ1〜Ｙnに走査信号を出力することで、１Ｈ毎に、走査線Ｙ1〜Ｙnを順次選択していく。走査信号は、ＨレベルまたはＬレベルの２値的なレベルをとり、データの書込対象となる画素行に対応する走査線ＹはＨレベル、これ以外の走査線ＹはＬレベルにそれぞれ設定される。この走査信号により、データの書込対象となる画素行が順次選択され、画素２に書き込まれたデータは１フレーム（１Ｆ）に亘って保持される。
【００２４】
データ線駆動回路４は、走査線駆動回路３と協働して、データの書込対象となる画素行に供給すべきデータをデータ線Ｘ1〜Ｘmに一斉に出力する。図１に示したように、データ線駆動回路４は、ドライバＩＣ４１および時分割回路４２で構成されている。ドライバＩＣ４１は、画素２がマトリクス状に形成された表示部１とは別体で設けられており、ｉ個の出力ピンＰＩＮ1〜ＰＩＮiには、ｉ本の出力線ＤＯ1〜ＤＯiが接続されている。本実施形態において、時分割回路４２は、製造コストの低減を図るべく、ポリシリコンＴＦＴ等によって表示パネルに一体形成されている。なお、時分割回路４２によって最初に選択されるデータ線Ｘ1，Ｘ4，Ｘ7，・・・，Ｘm-2を「グループａ」、次に選択されるデータ線Ｘ2，Ｘ5，Ｘ8，・・・，Ｘm-1を「グループｂ」、最後に選択されるデータ線Ｘ3，Ｘ6，Ｘ9，・・・，Ｘmを「グループｃ」とそれぞれ呼ぶ。
【００２５】
ドライバＩＣ４１は、今回の１Ｈでデータを書き込む画素行に対するデータの出力と、次の１Ｈでデータを書き込む画素行に関するデータの点順次的なラッチとを同時に行う。図４は、ドライバＩＣ４１のブロック構成図である。このドライバＩＣ４１には、Ｘシフトレジスタ４１ａ、第１のラッチ回路４１ｂ、第２のラッチ回路４１ｃ、切替スイッチ群４１ｄ、Ｄ／Ａ変換回路４１ｅおよびインピーダンス変換回路４１ｆといった主要な回路が内蔵されている。Ｘシフトレジスタ４１ａは、１Ｈの最初に供給されるスタート信号ＳＴをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ1,Ｓ2,Ｓ3,…,ＳmのいずれかをＨレベル、それ以外をＬレベルに設定する。第１のラッチ回路４１ｂは、ラッチ信号Ｓ1,Ｓ2,Ｓ3,…,Ｓmの立ち下がり時において、シリアルデータとして供給されたｍ個の６ビットデータＤを順次ラッチする。第２のラッチ回路４１ｃは、第１のラッチ回路４１ｂにおいてラッチされたデータＤをラッチパルスＬＰの立ち下がり時において同時にラッチする。ラッチされたｍ個のデータＤは、次の１Ｈにおいて、デジタルデータであるデータｄ1〜ｄmとして、第２のラッチ回路４１ｃよりパラレルに出力される。
【００２６】
データｄ1〜ｄmは、一例として、３本のデータ線単位で設けられたｍ／３個（＝ｉ個）の切替スイッチ群４１ｄによって、３画素分の時系列的なデータとしてグループ化される。同図において、単一の切替スイッチ群４１ｄは、３つのスイッチのセットとして示されているが、実際には、６ビット分のスイッチ群を３系統有している。同一系統中の６個のスイッチは同時並行的に動作するので、以下、６個のスイッチを１つのスイッチとみなして説明する。それぞれの切替スイッチ群４１ｄには、第２のラッチ回路４１ｃより出力された３画素分のデータ（例えば、ｄ1〜ｄ3）が入力される。切替スイッチ群４１ｄを構成する３つのスイッチは、３つの制御信号ＣＮＴ1〜ＣＮＴ3のいずれかによって導通制御され、オフセットしたタイミングで択一的に順次オンしていく。これによって、１Ｈにおいて、３画素分のデータｄ1〜ｄ3は、この順序（ｄ1，ｄ2，ｄ3の順）で時系列化され、切替スイッチ群４１ｄより時系列的に出力される。
【００２７】
Ｄ／Ａ変換回路４１ｅは、それぞれの切替スイッチ群４１ｄから出力されたデジタルデータｄ1〜ｄmをＤ／Ａ変換し、アナログデータである階調電圧を生成する。このＤ／Ａ変換回路４１ｅは、階調基準電圧Ｖ0〜Ｖ15が供給された周知のラダー回路を主体に構成されているが、上述したように、この階調基準電圧Ｖ0〜Ｖ15は電圧切替回路７によって可変に設定される。図５は、データに対する階調電圧の変換特性図である。同図において、実線ａは、階調基準電圧Ｖ0〜Ｖ15としてａ系電圧Ｖa0-7p，Ｖa0-7nを用いた場合の変換特性、一点鎖線ｂは、ｂ系電圧Ｖb0-7p，Ｖb0-7nを用いた場合の変換特性、二点鎖線ｃは、ｃ系電圧Ｖc0-7p，Ｖc0-7nを用いた場合の変換特性をそれぞれ示している。本実施形態では、これらの変換特性は互いに異なっており、具体的には、二点鎖線ｃに対して、一点鎖線ｂと実線ａとを高電圧側にオフセットさせた関係になっている。このように、階調基準電圧Ｖ0〜Ｖ15を可変に設定することで、Ｄ／Ａ変換回路４１ｅの回路構成を複雑化させることなく、入出力間の変換特性を容易に変えることができる。３画素単位で時系列化されたデータ（例えばｄ1〜ｄ3）は、３つの階調電圧に変換された上で、インピーダンス変換回路４１ｆを介して、出力ピンＰＩＮ1〜ＰＩＮiより時系列的に出力される。
【００２８】
ここで、Ｄ／Ａ変換回路４１ｅにおいて変換特性を変える理由は、後段の時分割回路４２におけるデータ線Ｘの選択順序、換言すれば、データの振り分け順序に起因して生じるリークの影響を抑制するためである。一般に、トランジスタにはオフリーク（非導通状態で生じるリーク電流）が存在するので、データ線Ｘにチャージされた電荷は、このデータ線Ｘに接続されたトランジスタ等を介してリークする。本実施形態において、リークが問題になるのは、時分割回路４２におけるデータ線単位で設けられた選択スイッチである。また、時分割駆動の場合には、データの振り分けタイミングがデータ線毎に相違し、データ線毎にリーク量が異なる点が表示の均一化を阻害する要因となる。具体的には、時分割回路４２によって最初に選択されるグループａに属するデータ線Ｘのリーク量が最も大きくなり、以下、２番目に選択されるグループｂに属するデータ線Ｘ、最後に選択されるグループｃに属するデータ線Ｘの順に小さくなる。そこで、本実施形態では、グループａ〜ｃのそれぞれに関して、実験やシミュレーション等を通じて、データ線Ｘのリーク量を予め求めておいた上で、そのリーク量を補う分だけ、階調電圧の電圧レベル（絶対値）をかさ上げする。つまり、リーク量が最も小さなグループｃを基準とし（かさ上げ量＝０）、グループｂ，グループａの順にかさ上げ量を大きく設定する。したがって、モノクロパネルで同一階調を表示する場合、時系列的なデータ（例えばｄ1〜ｄ3）のそれぞれは異なる階調電圧に変換され、時系列的に先のデータは後のデータよりも絶対値が大きな階調電圧に変換される。その結果、データ線Ｘからのリークが生じても、各グループａ〜ｃにおけるリークの影響を抑制できる。なお、カラーパネルの場合には、上述したリーク量以外にも、各色のカラーフィルタの特性や各色のセル厚等を考慮する必要がある。したがって、カラーパネルで同一階調を表示する場合、時系列的に先のデータが後のデータよりも絶対値が大きな階調電圧に変換されるとは限らない点に留意されたい。また、選択順序が後になるデータ線Ｘに関して、十分なデータ書込期間を設計上確保できない場合には、データの書き込み不足分を補うのに必要な電圧レベルのかさ上げを行ってもよい。
【００２９】
図１に示したように、ドライバＩＣ４１の出力ピンＰＩＮ1〜ＰＩＮiには、出力線ＤＯ1〜ＤＯiのいずれかが接続されている。１本の出力線ＤＯには、互いに隣接した３本のデータ線Ｘがグループ化されて対応付けられており、出力線ＤＯとグループ化されたデータ線Ｘとの間には、時分割回路４２が出力線単位で設けられている。それぞれの時分割回路４２は、グループ化されたデータ線Ｘの本数に相当する３個の選択スイッチを有しており、それぞれの選択スイッチは、制御回路５からの選択信号ＳＳ1〜ＳＳ3のいずれかによって導通制御される。選択信号ＳＳ1〜ＳＳ3は、同一のグループ内における選択スイッチのオン期間を規定しており、ドライバＩＣ４１からの時系列的な信号出力と同期している。ｉ個の時分割回路４２は、同様の構成を有しており、かつ、すべてが同時並行的に動作する。時分割回路４２は、出力線ＤＯに出力された時系列的な階調電圧を時分割し、図１に示したグループａ，ｂ，ｃの順序で、それぞれの階調電圧をデータ線Ｘに振り分ける。データ線Ｘに振り分けられた階調電圧は、このデータ線Ｘに接続された画素２に供給され、これによって、データの書込対象となっている画素２の階調が設定される。
【００３０】
図６は、データ線駆動系のタイミングチャートである。なお、このタイミングチャートは、図１に示した３本のデータ線Ｘ1〜Ｘ3に関する回路系のみに着目し、同一階調（階調値Ｄ1）を表示するケースを想定したものである。まず、最初の１Ｈに相当する期間ｔ0〜ｔ3では、最上の走査線Ｙ1が選択されるとともに、第２のラッチ回路４１ｃからの出力データｄ1〜ｄ3として、画素(1,1)に供給すべきデータｄ(1,1)、画素(2,1)に供給すべきデータｄ(2,1)および画素(3,1)に供給すべきデータｄ(3,1)がパラレルに出力される。切替スイッチ群４１ｄは、制御信号ＣＮＴ1がＨレベルになる期間ｔ0〜ｔ1でデータｄ(1,1)、制御信号ＣＮＴ2がＨレベルになる期間ｔ1〜ｔ2でデータｄ(2,1)、制御信号ＣＮＴ3がＨレベルになる期間ｔ2〜ｔ3でデータｄ(3,1)といった如く、データｄ(1,1)〜ｄ(3,1)を時系列化してシリアルに出力する。
【００３１】
期間ｔ0〜ｔ1において、階調基準電圧Ｖ0〜Ｖ15は、ａ系電圧Ｖa0-7p，Ｖa0-7nに設定される。これにより、Ｄ／Ａ変換回路４１ｅは、図５の実線ａに示した変換特性にしたがって、データｄ(1,1)が示す階調値Ｄ1に対して、正極の階調電圧Ｖapを生成する。続く期間ｔ1〜ｔ2では、階調基準電圧Ｖ0〜Ｖ15がｂ系電圧Ｖb0-7p，Ｖb0-7nに設定される。これにより、Ｄ／Ａ変換回路４１ｅは、同図の一点鎖線ｂに示した変換特性にしたがって、データｄ(2,1)が示す階調値Ｄ1に対して、正極の階調電圧Ｖbpを生成する。最後に、期間ｔ2〜ｔ3では、階調基準電圧Ｖ0〜Ｖ15がｃ系電圧Ｖc0-7p，Ｖc0-7nに設定される。これにより、Ｄ／Ａ変換回路４１ｅは、同図の二点鎖線ｃに示した変換特性にしたがって、階調値ｄ(3,1)が示す階調値Ｄ1に対して、正極の階調電圧Ｖcpを生成する。同一の階調値Ｄ1に対して生成された正極の階調電圧Ｖap，Ｖbp，Ｖcpの関係は｜Ｖap｜＞｜bp｜＞｜Ｖcp｜となる。階調電圧Ｖapは、グループａに属するにデータ線Ｘ1において生じるリーク量分を補うΔＶaを階調電圧Ｖcpに加えたものである。また、階調電圧Ｖbpは、グループｂに属するデータ線Ｘ2において生じるリーク量分を補うΔＶbを階調電圧Ｖcpに加えたものである。Ｄ／Ａ変換回路４１ｅは、後段の時分割回路４２に対して、これらの階調電圧Ｖap，Ｖbp，Ｖcpを時系列的に出力する。
【００３２】
時分割回路４２は、時系列的な階調電圧Ｖap，Ｖbp，Ｖcpを時分割して、Ｖap，Ｖbp，Ｖcpの順序で、対応するデータ線Ｘ1，Ｘ2，Ｘ3のそれぞれに振り分る。最初に選択されるデータ線Ｘ1の電圧は、ＶcpにΔＶaを加算したＶapに当初設定されるが、データ線Ｘ1において生じるリークによって、経時的に減少していく。その際、加算したΔＶaとリーク量分とが相殺されるので、データ線Ｘ1に接続された画素２は、データ線Ｘ3に接続された画素２とほぼ同様の階調に設定される。２番目に選択されるデータ線Ｘ2の電圧は、ＶcpにΔＶbを加算したＶbpに当初設定されるが、データ線Ｘ2において生じるリークによって、経時的に減少していく（ただし、このリーク量はデータ線Ｘ1のそれよりも小さい）。その際、加算したΔＶbとリーク量分とが相殺されるので、データ線Ｘ2に接続された画素２は、データ線Ｘ3に接続された画素２とほぼ同様の階調に設定される。そして、最後に選択されるデータ線Ｘ3の電圧はＶcpに設定され、データ線Ｘ3に接続された画素２は、これに応じた階調に設定される。
【００３３】
次の１Ｈに相当する最初の期間ｔ3〜ｔ6では、上から２番目の走査線Ｙ2が選択されるとともに、第２のラッチ回路４１ｃからの出力データｄ1〜ｄ3として、画素(1,2)に供給すべきデータｄ(1,2)、画素(2,2)に供給すべきデータｄ(2,2)および画素(3,2)に供給すべきデータｄ(3,2)がパラレルに出力される。切替スイッチ群４１ｄは、期間ｔ3〜ｔ4でデータｄ(1,2)、期間ｔ4〜ｔ5でデータｄ(2,2)、期間ｔ5〜ｔ6でデータｄ(3,2)といった如く、データｄ(1,2)〜ｄ(3,2)を時系列化してシリアルに出力する。この１Ｈでは、先の１Ｈとは逆極性でデータの書き込みが行われる点以外は、先の１Ｈと同様のプロセスが行われる。Ｄ／Ａ変換回路４１ｅは、これらのデータｄ(1,2)，ｄ(2,2)，ｄ(3,2)を変換して、負極の階調電圧Ｖan，Ｖbn，Ｖcnを生成する。同一の階調値Ｄ1に対して生成された負極の階調電圧Ｖap，Ｖbp，Ｖcpの関係は、正極の場合と同様に、｜Ｖap｜＞｜bp｜＞｜Ｖcp｜となる。
【００３４】
このように、本実施形態によれば、時分割された階調電圧を振り分ける順序に応じて、データを階調電圧に変換する際の変換特性を変えて、階調電圧を調整している。これにより、個々のデータ線Ｘにおいて生じるリーク量が振り分け順序に依存して相違していても、リークの影響を緩和できる。その結果、特に同一階調の表示時においても、時分割数に依存することなく、表示の均一化を図ることができる。
【００３５】
なお、上述した各実施形態では、時分割回路４２で３分割した例について説明したが、本発明は、任意の分割数（例えば、２分割，４分割，５分割，６分割、・・・）に対して広く適用可能である。特に、本実施形態によれば、時分割数が増えても、リークの影響を有効に緩和できる。
【００３６】
また、上述した各実施形態では、液晶素子を用いた場合を例に説明したが、本発明はこれに限定されるものではなく、有機ＥＬ素子、デジタルマイクロミラーデバイス（ＤＭＤ）、或いは、ＦＥＤ（Field  Emission  Display）やＳＥＤ（Surface-Conduction Electron-Emitter Display）等にも適用可能である。
【００３７】
さらに、上述した各実施形態にかかる電気光学装置は、例えば、テレビ、プロジェクタ、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ等を含む様々な電子機器に実装可能である。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。
【図面の簡単な説明】
【００３８】
【図１】電気光学装置のブロック構成図
【図２】液晶を用いた画素の等価回路図
【図３】電圧切替回路の回路図
【図４】ドライバＩＣのブロック構成図
【図５】データに対する階調電圧の変換特性図
【図６】データ線駆動系のタイミングチャート
【符号の説明】
【００３９】
１  表示部
２  画素
３  走査線駆動回路
４  データ線駆動回路
５  制御回路
６  電圧生成回路
７  電圧切替回路
４１  ドライバＩＣ
４１ａ  Ｘシフトレジスタ
４１ｂ  第１のラッチ回路
４１ｃ  第２のラッチ回路
４１ｄ  切替スイッチ群
４１ｅ  Ｄ／Ａ変換回路
４１ｆ  インピーダンス変換回路
４２  時分割回路
【図１】
2005156962.tif 000003
【図２】
2005156962.tif 000004
【図３】
2005156962.tif 000005
【図４】
2005156962.tif 000006
【図５】
2005156962.tif 000007
【図６】
2005156962.tif 000008