(57)【要約】【課題】  ＰＬＬのロック時間をより効率的に短縮したＰＬＬシンセサイザを提供する。【解決手段】  位相検出回路１０１は、基準信号と分周器１０５から出力される分周信号との位相差を表わす位相誤差信号を生成する。チャージポンプ回路１０２は、位相誤差信号に基づいて決まるチャージポンプ電流を生成する。ローパスフィルタ１０３は、チャージポンプ電流を平滑化することにより制御電圧を生成する。ＶＣＯ１０４は、制御電圧により決まる周波数の信号を出力する。分周器１０５は、分周比指示信号に従ってＶＣＯ１０４の出力信号を分周して位相検出回路１０１に送る。補正回路１０は、制御電圧と分周比指示信号に対応する目標制御電圧との差分が所定値以上であったときに限り、チャージポンプ電流を補正する。【選択図】      図１
2005341024.tif 000002
【特許請求の範囲】
【請求項１】
制御電圧により決まる周波数の信号を生成する電圧制御発振器と、
分周比指示信号に従って上記電圧制御発振器の出力信号を分周する分周器と、
所定の周波数の基準信号と上記分周器の出力との位相差を表す位相誤差信号を生成する位相検出回路と、
上記位相誤差信号に基づいてチャージポンプ電流を生成するチャージポンプ回路と、
上記チャージポンプ電流から上記制御電圧を生成するフィルタと、
上記制御電圧と上記分周比指示信号に基づいて決まる目標制御電圧との差に基づいて上記チャージポンプ電流を補正する補正回路、
を有するＰＬＬシンセサイザ。
【請求項２】
上記補正回路は、
上記分周比指示信号に基づいて決まる目標制御電圧を含む所定の電圧範囲を設定する電圧範囲設定手段と、
上記制御電圧が上記電圧範囲に属しているか否かを判断する判断手段と、
上記制御電圧が上記電圧範囲に属していなかったときに限り上記チャージポンプ電流を補正するための補正電流を生成する電流生成手段、を有する
ことを特徴とする請求項１に記載のＰＬＬシンセサイザ。
【請求項３】
上記電圧範囲設定手段は、複数種類の電圧範囲を設定し、
上記電流生成手段は、上記電圧範囲が広くなるにつれて大きな電流を生成する
ことを特徴とする請求項２に記載のＰＬＬシンセサイザ。
【請求項４】
制御電圧により決まる周波数の信号を生成する電圧制御発振器と、
分周比指示信号に従って上記電圧制御発振器の出力信号を分周する分周器と、
所定の周波数の基準信号と上記分周器の出力との位相差を表す位相誤差信号を生成する位相検出回路と、
上記位相誤差信号に基づいて第１のチャージポンプ電流を生成する第１のチャージポンプ回路と、
上記第１のチャージポンプ回路に並列に設けられ、上記位相誤差信号に基づいて上記第１のチャージポンプ電流よりも小さい第２のチャージポンプ電流を生成する第２のチャージポンプ回路と、
上記制御電圧と上記分周比指示信号に基づいて決まる目標制御電圧との差分が所定値以上であれば上記第１のチャージポンプ回路を選択し、上記制御電圧と上記目標制御電圧との差分が所定値以下であれば上記第２のチャージポンプ回路を選択するスイッチと、
上記スイッチにより選択されたチャージポンプ回路が生成するチャージポンプ電流から上記制御電圧を生成するフィルタ、
を有するＰＬＬシンセサイザ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所望の周波数の信号を生成するＰＬＬシンセサイザに係わる。
【背景技術】
【０００２】
従来より、所望の周波数の信号を安定的に生成するＰＬＬ（Phased Locked Loop）シンセサイザが様々な用途に使用されている。例えば、様々な周波数を受信可能なラジオ受信機や、周波数を切り替えながら無線信号を送受信する通信装置等に使用されている。
図６は、既存の一般的なＰＬＬシンセサイザの構成を示す図である。ここで、図６に示すＰＬＬシンセサイザ１００は、基準信号を利用して所望の周波数の信号を生成して出力する。（例えば、特許文献１参照）
位相検出回路１０１は、基準信号と分周器１０５から出力される分周信号との位相差を検出し、その位相差に比例する位相誤差信号ＰＤＵ、ＰＤＤを生成する。ここで、基準信号は、水晶発振器等により生成される一定の周波数の信号である。チャージポンプ回路１０２は、位相誤差信号ＰＤＵ、ＰＤＤに基づいて決まるチャージポンプ電流を生成する。ローパスフィルタ１０３は、チャージポンプ回路１０２により生成されるチャージポンプ電流を平滑化することにより制御電圧ＶＴを生成する。そして、電圧制御発振器（以下、ＶＣＯ）１０４は、その制御電圧ＶＴにより決まる周波数の信号を出力する。
【０００３】
分周器１０５は、プログラマブル分周器であり、外部から与えられる分周比指示信号に従ってＶＣＯ１０４の出力信号を分周する。さらに、この分周器１０５の出力を位相検出回路１０１に与えることによりＰＬＬ回路が形成される。そして、上記構成のＰＬＬシンセサイザ１００において、基準信号の周波数が「Ｆref 」であり、分周器１０５における分周比が「Ｎ」であったとき、ＶＣＯ１０４の出力信号が「Ｎ×Ｆref 」になるようにＰＬＬ回路が動作する。
【０００４】
なお、特許文献１には、上述の構成を前提とし、ＰＬＬ回路がロックした定常状態において設定周波数毎のダンピングファクタを抑制するようにチャージポンプ電流を補正する手段を設け、キャリアノイズ比を向上させる技術が記載されている。
特許文献２には、位相検出回路、チャージポンプ部、ローパスフィルタ、ＶＣＯを含むＰＬＬ回路において、そのチャージポンプ部が互いに並列に接続された複数のチャージポンプ回路で構成されており、ＰＬＬ回路を高速でロックアップさせる必要があるときは、チャージポンプ電流を強制的に大きくすることで位相誤差を短時間でゼロに収束させる技術が記載されている。
【特許文献１】特開平１１−２５１９０２号公報（図１、段落００２０〜００２４、要約）
【特許文献２】特開平６−２９１６４６号公報（段落０００６）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ＰＬＬシンセサイザは、その初期動作時（出力周波数の切替え直後の動作時を含む）において、位相ループが高速でロックすることが望ましい。しかし、特許文献１には、そのための特別の技術は記載されていない。また、特許文献２では、一時的にチャージポンプ電流を大きくすることでロック時間の短縮を図っているが、その具体的な手法は明らかでなく、より効果的または効率的な手法の開発が必要である。
【０００６】
本発明の目的は、ＰＬＬのロック時間をより効率的に短縮したＰＬＬシンセサイザを提供することである。
【課題を解決するための手段】
【０００７】
本発明に係るＰＬＬシンセサイザは、制御電圧により決まる周波数の信号を生成する電圧制御発振器と、分周比指示信号に従って上記電圧制御発振器の出力信号を分周する分周器と、所定の周波数の基準信号と上記分周器の出力との位相差を表す位相誤差信号を生成する位相検出回路と、上記位相誤差信号に基づいてチャージポンプ電流を生成するチャージポンプ回路と、上記チャージポンプ電流から上記制御電圧を生成するフィルタと、上記制御電圧と上記分周比指示信号に基づいて決まる目標制御電圧との差に基づいて上記チャージポンプ電流を補正する補正回路、を有する。
【０００８】
上記ＰＬＬシンセサイザは、分周比指示信号に従って電圧制御発振器の出力信号を分周した信号の周波数と基準信号の周波数とが一致するように動作するので、電圧制御発振器の出力信号の周波数は、分周比指示信号により指定される。また、電圧制御発振器の出力信号の周波数は、制御電圧により一意に決まる。よって、分周比指示信号に基づいて、その分周比指示信号が指定する周波数を電圧制御発信器に生成させるべき制御電圧（目標制御電圧）を推定できる。そして、上記制御電圧と上記目標制御電圧との差に基づいてチャージポンプ電流を補正する。
【０００９】
上記ＰＬＬシンセサイザにおいて、上記補正回路は、上記分周比指示信号に基づいて決まる目標制御電圧を含む所定の電圧範囲を設定する電圧範囲設定手段と、上記制御電圧が上記電圧範囲に属しているか否かを判断する判断手段と、上記制御電圧が上記電圧範囲に属していなかったときに限り上記チャージポンプ電流を補正するための補正電流を生成する電流生成手段、を有するようにしてもよい。
【００１０】
この構成によれば、実際の制御電圧と目標制御電圧との差分が所定値以上であればチャージポンプ電流が補正される。換言すれば、その差分が所定値以下であれば、チャージポンプ電流は補正されない。
また、上記ＰＬＬシンセサイザにおいて、電圧範囲設定手段が複数種類の電圧範囲を設定し、電流生成手段は、上記電圧範囲が広くなるにつれて大きな電流を生成するようにしてもよい。この構成によれば、実際の制御電圧と目標制御電圧との差分に応じてチャージポンプ電流を段階的に変化させていくことが可能になる。
【００１１】
本発明の他の態様のＰＬＬシンセサイザは、制御電圧により決まる周波数の信号を生成する電圧制御発振器と、分周比指示信号に従って上記電圧制御発振器の出力信号を分周する分周器と、所定の周波数の基準信号と上記分周器の出力との位相差を表す位相誤差信号を生成する位相検出回路と、上記位相誤差信号に基づいて第１のチャージポンプ電流を生成する第１のチャージポンプ回路と、上記第１のチャージポンプ回路に並列に設けられ、上記位相誤差信号に基づいて上記第１のチャージポンプ電流よりも小さい第２のチャージポンプ電流を生成する第２のチャージポンプ回路と、上記制御電圧が上記分周比指示信号に基づいて決まる目標制御電圧を含む電圧範囲に属していないときには上記第１のチャージポンプ回路を選択し、上記制御電圧が上記電圧範囲に属しているときには上記第２のチャージポンプ回路を選択するスイッチと、上記スイッチにより選択されたチャージポンプ回路が生成するチャージポンプ電流から上記制御電圧を生成するフィルタ、を有する。
【００１２】
この構成においては、実際の制御電圧と目標制御電流との差分が所定値以上であれば大きなチャージポンプ電流（第１のチャージポンプ電流）が流れ、その差分が所定値以下であれば、小さなチャージポンプ電流（第２のチャージポンプ電流）が流れる。
【発明の効果】
【００１３】
本発明によれば、実際の制御電圧と目標制御電圧との差分が所定値以上であれば大きなチャージポンプ電流が生成され、ＰＬＬのロック時間が短縮される。また、実際の制御電圧と目標制御電圧との差分が所定値以下であれば、小さなチャージポンプ電流で動作するのでＰＬＬが安定する。
【発明を実施するための最良の形態】
【００１４】
図１は、本発明の実施形態のＰＬＬシンセサイザの構成を示す図である。なお、図１および図６において共通して使用する符号は、同じものを示すものとする。すなわち、位相検出回路１０１、チャージポンプ回路１０２、ローパスフィルタ１０３、ＶＣＯ（電圧制御発振器）１０４、分周器１０５は、図６を参照しながら説明した通りである。換言すれば、実施形態のＰＬＬシンセサイザ１は、既存のシンセサイザに補正回路１０を追加することにより実現することができる。ただし、本発明は、既存のシンセサイザに補正回路１０を追加した構成に限定されるものではない。
【００１５】
補正回路１０は、分周比指示信号に基づいてチャージポンプ回路１０２により生成されたチャージポンプ電流を補正する。ここで、分周比指示信号は、ＶＣＯ１０４から出力される出力信号を分周器１０５において分周する際の分周比を指示する信号であり、不図示の外部回路から或いはユーザ操作により与えられる。
【００１６】
上記構成のＰＬＬシンセサイザ１において、基準信号の周波数Ｆref のＮ倍の周波数を持った出力信号を生成するものとする。この場合、分周比指示信号として「Ｎ」を示すデジタルデータがＰＬＬシンセサイザ１に与えられる。そうすると、分周器１０５は、ＶＣＯ１０４から出力される出力信号の周波数Ｆout をＮ分周した分周信号を生成する。また、位相検出回路１０１は、基準信号と分周信号との位相差に対応する位相誤差信号ＰＤＵ、ＰＤＤを生成する。
【００１７】
チャージポンプ回路１０２は、図２に示すように、電流源１１１、１１２、ＭＯＳトランジスタ１１３、１１４を備え、位相誤差信号ＰＤＵおよびＰＤＤに基づいて決まるチャージポンプ電流を生成する。ここで、基準信号の周波数が分周信号の周波数よりも高いときは、ＶＣＯ１０４に印可する制御電圧ＶＴを上昇させるために、ローパスフィルタ１０３側へ流れるチャージポンプ電流が生成される。一方、分周信号の周波数が基準信号の周波数よりも高いときは、ＶＣＯ１０４に印可する制御電圧ＶＴを低下させるために、ローパスフィルタ１０３から流出する方向のチャージポンプ電流が生成される。なお、このチャージポンプ電流は、後で詳しく説明するが、必要に応じて補正回路１０により補正される。ローパスフィルタ１０３は、チャージポンプ電流（又は、補正されたチャージポンプ電流）により充放電される容量を備えており、そのチャージポンプ電流を平滑化することで制御電圧ＶＴを生成する。そして、ＶＣＯ１０４は、制御電圧ＶＴにより決まる周波数を持った出力信号を生成する。
【００１８】
ＰＬＬのフィードバック系は、出力信号の周波数を１／Ｎに分周することにより得られる分周信号の周波数が基準信号の周波数に一致するように動作する。よって、基準信号の周波数Ｆref のＮ倍の周波数を持った出力信号が生成されることになる。すなわち、分周比指示信号として「Ｎ」を示すデジタルデータを入力することにより、基準信号の周波数Ｆref のＮ倍の周波数を持った出力信号が生成されることになる。
【００１９】
ＰＬＬのロック時間は、ローパスフィルタ１０３の時定数、およびチャージポンプ電流（または、補正されたチャージポンプ電流）の大きさによって決まる。ここで、ロック時間とは、ＰＬＬシンセサイザの動作開始時または新たな分周比指示信号が与えられた時からＰＬＬ回路がロックするまでの時間のことをいうものとする。そして、このロック時間は、短いことが望ましい。しかし、ロック時間を短縮するためにローパスフィルタ１０３の時定数を小さくしたり、チャージポンプ電流を大きくするとＰＬＬの動作が不安定になってしまう。そこで、実施形態のＰＬＬシンセサイザ１では、分周比指示信号を用いてある周波数Ｆdes を指示したときに、その時点における出力信号の実際の周波数Ｆout が上記指示された周波数Ｆdes から所定値以上離れていたときに限り、補正回路１０を利用して大きな電流を流すように構成されている。これにより、ＰＬＬのロック時間を短縮することと、ＰＬＬがロックした後の動作を安定させることの両立が可能になる。
【００２０】
ところで、ＰＬＬシンセサイザ１の出力信号は、ＶＣＯ１０４により生成されるが、その周波数は、上述したように、分周比指示信号により指示される。他方、ＶＣＯ１０４の出力信号の周波数は、制御電圧ＶＴにより一意に決まる。そうすると、分周比指示信号により指定される周波数をＶＣＯ１０４に生成させるべき制御電圧ＶＴは、その分周比指示信号から推定できることになる。そこで、補正回路１０は、制御電圧ＶＴをモニタし、その制御電圧ＶＴが、分周比指示信号により指定される周波数をＶＣＯ１０４に生成させるべき制御電圧ＶＴから所定値以上離れていたときに、チャージポンプ電流を補正した大きな電流でＰＬＬを短時間でロックさせるようにしている。なお、以下では、分周比指示信号により指定される周波数をＶＣＯ１０４に生成させるべき制御電圧ＶＴのことを、「目標制御電圧ＶＴo 」と呼ぶことがある。
【００２１】
図３は、補正回路１０の実施例である。換算部１１は、分周比指示信号が示す値を予め決められた換算式により目標制御電圧ＶＴo を示すデジタルデータに変換する。減算器１２は、目標制御電圧ＶＴo から範囲指定値ΔＶを減算し、加算器１３は、目標制御電圧ＶＴo に範囲指定値ΔＶを加算する。Ｄ／Ａコンバータ１４、１５は、それぞれ減算器１２、加算器１３の出力をアナログデータに変換する。コンパレータ１６、１７は、それぞれＤ／Ａコンバータ１４、１５の出力と制御電圧ＶＴとを比較する。ここで、Ｄ／Ａコンバータ１４、１５の出力は、それぞれ「ＶＴo −ΔＶ」及び「ＶＴo ＋ΔＶ」である。一方、制御電圧ＶＴは、ローパスフィルタ１０３の出力である。
【００２２】
コンパレータ１６は、制御電圧ＶＴが「目標制御電圧ＶＴo −ΔＶ」よりも小さかったときに限り、スイッチ１８をオン状態にするための信号を出力する。そして、スイッチ１８がオン状態になると、定電流源１９により生成される補正電流がローパスフィルタ１０３に供給される。すなわち、この場合、ローパスフィルタ１０３には、チャージポンプ回路１０２により生成されるチャージポンプ電流に加えて、定電流源１９により生成される補正電流も供給されるので、チャージポンプ電流のみのときと比べて大きな電流で制御電圧ＶＴを速く上昇させることができる。
【００２３】
一方、コンパレータ１７は、制御電圧ＶＴが「目標制御電圧ＶＴo ＋ΔＶ」よりも大きかったときに限り、スイッチ２０をオン状態にするための信号を出力する。そして、スイッチ２０がオン状態になると、定電流源２１により生成される補正電流がローパスフィルタ１０３から引き抜かれる。すなわち、この場合、ローパスフィルタ１０３からは、チャージポンプ回路１０２により生成されるチャージポンプ電流に加えて、定電流源２１により生成される補正電流も流出するので、チャージポンプ電流のみのときと比べて大きな電流で制御電圧ＶＴを速く低下させることができる。
【００２４】
このように、図３に示す補正回路では、制御電圧ＶＴが「目標制御電圧ＶＴo ±ΔＶ」の範囲外であったときは、チャージポンプ電流が補正回路１０により補正され、より大きな電流で制御電圧ＶＴが目標制御電圧ＶＴo に近づく方向に制御される。よって、ＰＬＬのロック時間の短縮が図れる。
【００２５】
なお、ＰＬＬ回路の動作開始直後において、ユーザが指定した周波数と実際の出力周波数とが近接していたとすると、大きなチャージポンプ電流は不要であるか、或いは極めて短時間だけ大きなチャージポンプ電流を流せば十分である。一方、ＰＬＬ回路の動作開始直後において、ユーザが指定した周波数と実際の出力周波数とが大きく離れていた場合には、大きなチャージポンプ電流を流すべき時間を長くする必要がある。よって、初期動作時にチャージポンプ電流を大きくしてロック時間の短縮化を図るように設計されたＰＬＬシンセサイザであっても、動作開始後の予め決められた一定時間だけ大きな電流を流す構成であったとすると、ユーザが指定する周波数と初期状態との関係に応じて、大きなチャージポンプ電流を流す時間が長すぎたり、短すぎたりしてしまう。しかし、本発明の実施形態のＰＬＬシンセサイザ１では、分周比指示信号に基づいて目標制御電圧を推定し、実際の制御電圧とその目標制御電圧との差分が所定値（ここでは、ΔＶ）以下になるまでの期間に限り大きな電流を流す構成なので、常に、適切な時間だけ、そのような大きな電流が流れることになる。
【００２６】
その後、制御電圧ＶＴが「目標制御電圧ＶＴo ±ΔＶ」の範囲内に入ると、補正回路１０による補正処理は停止し、チャージポンプ回路１０２が生成するチャージポンプ電流のみにより制御電圧ＶＴがゆっくりと目標制御電圧ＶＴo に収束していく。よって、以降、ＰＬＬの動作が不安定になることはない。
【００２７】
定電流源１９、２１により生成される補正電流の大きさは、ローパスフィルタ１０３の時定数を考慮し、ＰＬＬのロック時間を十分に短縮でき、且つ、制御電圧ＶＴが収束していく過程で発生する振動の振幅が大きくならない範囲で適切に決定されることとする。また、範囲指定値ΔＶは、補正電流の要否を判断するための上限閾値と下限閾値との間の電圧幅を定義するものであり、大きすぎるとロック時間の短縮効果を低下させ、小さすぎるとＰＬＬの不安定要因となるので、これらとの兼ね合いで適切な値に設定される必要がある。なお、この実施例においては、特許請求の範囲に記載の「電圧範囲設定手段」は換算部１１、減算器１２、加算器１３に相当し、「判断手段」はコンパレータ１６、１７に相当し、「電流生成手段」はスイッチ１８、２０および定電流源１９、２１に相当する。
【００２８】
図４は、補正回路１０の他の実施例である。この補正回路は、制御電圧ＶＴが目標制御電圧ＶＴo に近づくにつれてローパスフィルタ１０３に供給すべき電流またはそこから引き抜くべき電流を段階的に小さくしていく構成である。
換算部１１は、図３を参照しながら説明した通りであり、分周比指示信号を目標制御電圧ＶＴo を示すデジタルデータに変換する。Ｄ／Ａコンバータ３１は、換算部１１の出力をアナログデータに変換する。そして、目標制御電圧ＶＴo を示すアナログデータは、バッファ３２を介してコンパレータ３３ａ〜３３ｄに送られる共に、バッファ３４を介してコンパレータ３５ａ〜３５ｄに送られる。
【００２９】
コンパレータ３３ａ〜３３ｄの入力部には、目標制御電圧ＶＴo から範囲指定値ΔＶを順次減算していくための抵抗回路Ｒ１ａ〜Ｒ１ｅが設けられている。これにより、コンパレータ３３ａ、３３ｂ、３３ｃ、３３ｄの入力端子には、それぞれ閾値電圧として「ＶＴo −ΔＶ」「ＶＴo −２ΔＶ」「ＶＴo −３ΔＶ」「ＶＴo −４ΔＶ」が与えられることになる。また、コンパレータ３３ａ〜３３ｄの他方の入力端子には、それぞれ制御電圧ＶＴが与えられる。そして、各コンパレータ３３ａ〜３３ｄは、対応する閾値電圧よりも制御電圧ＶＴの方が低かったときは、それぞれ対応するスイッチ３６ａ〜３６ｄをオン状態にするための信号を出力する。
【００３０】
スイッチ３６ａ〜３６ｄがオン状態になると、対応する定電流源３７ａ〜３７ｄにより生成される補正電流がローパスフィルタ１０３に供給される。すなわち、この場合、ローパスフィルタ１０３には、チャージポンプ回路１０２により生成されるチャージポンプ電流に加えて補正電流も供給されるので、チャージポンプ電流のみのときと比べて大きな電流で制御電圧ＶＴを速く上昇させることができる。
【００３１】
ここで、制御電圧ＶＴが閾値電圧「ＶＴo −４ΔＶ」よりも低いときは、スイッチ３６ａ〜３６ｄがすべてオン状態に制御され、４個の定電流源３７ａ〜３７ｄにより生成される補正電流がチャージポンプ電流に加えられることになる。同様に、「ＶＴo −４ΔＶ≦ＶＴ＜ＶＴo −３ΔＶ」のときは、３個の定電流源３７ａ〜３７ｃにより生成される補正電流がチャージポンプ電流に加えられ、「ＶＴo −３ΔＶ≦ＶＴ＜ＶＴo −３ΔＶ」のときは、２個の定電流源３７ａ、３７ｂにより生成される補正電流がチャージポンプ電流に加えられ、「ＶＴo −２ΔＶ≦ＶＴ＜ＶＴo −ΔＶ」のときは、１個の定電流源３７ａにより生成される補正電流のみがチャージポンプ電流に加えられる。このように、チャージポンプ電流に加えられる補正電流の大きさは、制御電圧ＶＴと目標制御電圧ＶＴo との差に応じて段階的に調整される。
【００３２】
同様に、コンパレータ３５ａ〜３５ｄの入力部には、目標制御電圧ＶＴo に範囲指定値ΔＶを順次加算していくための抵抗回路Ｒ２ａ〜Ｒ２ｅが設けられている。これにより、コンパレータ３５ａ、３５ｂ、３５ｃ、３５ｄの入力端子には、それぞれ閾値電圧として「ＶＴo ＋４ΔＶ」「ＶＴo ＋３ΔＶ」「ＶＴo ＋２ΔＶ」「ＶＴo ＋ΔＶ」が与えられる。そして、各コンパレータ３５ａ〜３５ｄは、対応する閾値電圧よりも制御電圧ＶＴの方が高かったときは、それぞれ対応するスイッチ３８ａ〜３８ｄをオン状態にするための信号を出力する。
【００３３】
スイッチ３８ａ〜３８ｄがオン状態になると、対応する定電流源３９ａ〜３９ｄにより生成される補正電流がローパスフィルタ１０３から引き抜かれる。すなわち、この場合、ローパスフィルタ１０３からは、チャージポンプ回路１０２により生成されるチャージポンプ電流に加えて補正電流も流出するので、チャージポンプ電流のみのときと比べて大きな電流で制御電圧ＶＴを速く低下させることができる。なお、制御電圧ＶＴと目標制御電圧ＶＴo との差に応じて総補正電流の大きさが段階的に調整される点は、上述した通りである。
【００３４】
このように、図４に示す補正回路によれば、実際の制御電圧ＶＴと目標制御電圧ＶＴo との差が小さくなるにつれて、ローパスフィルタ１０３に供給すべき電流またはそこから引き抜くべき電流が段階的に小さくなっていく。このため、図３に示した補正回路による効果に加えて、制御電圧ＶＴが急激に変化してしまうことはない。
【００３５】
上述の実施例では、閾値電圧が一定の割合で変化する構成を示したが、これに限定されるものではなく、目標制御電圧ＶＴo から離れるに従って閾値電圧の変化幅を大きくするようにしてもよい。なお、この実施例においては、特許請求の範囲に記載の「電圧範囲設定手段」は換算部１１、抵抗回路Ｒ１ａ〜Ｒ１ｅ、Ｒ２ａ〜Ｒ２ｅに相当し、「判断手段」はコンパレータ３３ａ〜３３ｄ、３５ａ〜３５ｄに相当し、「電流生成手段」はスイッチ３６ａ〜３６ｄ、３８ａ〜３８ｄおよび定電流源３７ａ〜３７ｄ、３９ａ〜３９ｄに相当する。
【００３６】
また、上述の実施例では、チャージポンプ回路１０２が生成したチャージポンプ電流を必要に応じて補正する構成を示したが、本発明はこれに限定されるものではない。すなわち、例えば、図５に示すように、複数のチャージポンプ回路（実施例では、チャージポンプ回路４１、４２）を並列に設け、その出力をスイッチ４３で選択してローパスフィルタ１０３に接続するようにしてもよい。そして、図３に示した換算部１１、減算器１２、加算器１３、Ｄ／Ａコンバータ１４、１５、コンパレータ１６、１７を導入し、ＯＲ回路４４により得られるコンパレータ１６、１７の出力の論理和でスイッチ４３を制御する。ここで、チャージポンプ回路４１により生成されるチャージポンプ電流は、チャージポンプ回路４２により生成されるチャージポンプ電流よりも大きいものとする。この場合、制御電圧ＶＴが「目標制御電圧ＶＴo ±ΔＶ」の範囲外であったときは、チャージポンプ回路４１が選択され、制御電圧ＶＴが「目標制御電圧ＶＴo ±ΔＶ」の範囲内にあれば、チャージポンプ回路４２が選択される。この構成によっても、図１に示す構成と同様の効果が期待される。
【図面の簡単な説明】
【００３７】
【図１】本発明の実施形態のＰＬＬシンセサイザの構成を示す図である。
【図２】チャージポンプ回路の実施例である。
【図３】補正回路の実施例である。
【図４】補正回路の他の実施例である。
【図５】本発明の他の実施形態のＰＬＬシンセサイザの要部を示す図である。
【図６】既存の一般的なＰＬＬシンセサイザの構成を示す図である。
【符号の説明】
【００３８】
１      ＰＬＬシンセサイザ
１０    補正回路
１１    換算部
１２    減算器
１３    加算器
１４、１５  Ｄ／Ａコンバータ
１６、１７  コンパレータ
１８、２０  スイッチ
１９、２１  定電流源
３１    Ｄ／Ａコンバータ
３３ａ〜３３ｄ、３５ａ〜３５ｄ  コンパレータ
３６ａ〜３６ｄ、３８ａ〜３８ｄ  スイッチ
３７ａ〜３７ｄ、３９ａ〜３９ｄ  定電流源
４１、４２  チャージポンプ回路
４３    スイッチ
４４    ＯＲ回路
１０１  位相検出回路
１０２  チャージポンプ回路
１０３  ローパスフィルタ
１０４  ＶＣＯ（電圧制御発振器）
１０５  分周器
【図１】
2005341024.tif 000003
【図２】
2005341024.tif 000004
【図３】
2005341024.tif 000005
【図４】
2005341024.tif 000006
【図５】
2005341024.tif 000007
【図６】
2005341024.tif 000008