(57)【要約】      （修正有）【課題】電源コンバータの二次側をカレントトランスと直列接続し、そのカレントトランスにより同期整流スイッチのオンオフを制御することにより、クロスオーバーを防止できる。【解決手段】カレントトランスにより制御する同期整流型電源コンバータは、フライバックトランスとスイッチング駆動ユニットとに接続されると共に、二次側はカレントトランスの一次側と接続され、スイッチング駆動ユニットはカレントトランスの二次側に誘起された信号によって同期整流スイッチのオンオフを制御し、フライバックトランスの二次側に電流が流れた時は、カレントトランスの二次側に正相電圧が誘起され、スイッチング駆動ユニットが同期整流スイッチをオン状態に制御し、また反対にフライバックトランスの二次側に電流が流れない時は、同期整流スイッチをオフ状態に制御することを特徴とする。【選択図】    図１
2005039934.tif 000002
【特許請求の範囲】
【請求項１】
フライバックトランス（１０）と、スイッチング駆動ユニット（２０）と、カレントトランス（３０）とを含み、
フライバックトランス（１０）の一次側はスイッチ用トランジスタ（Ｑ６）に接続されると共に、二次側はカレントトランス（３０）の一次側と接続され、
スイッチング駆動ユニット（２０）はカレントトランス（３０）の二次側に誘起された信号によって、同期整流スイッチ（Ｑ７）のオンオフを制御し、その同期整流スイッチ（Ｑ７）の一端はカレントトランス（３０）の一次側と接続されると共に、他端はアースと接続され、
フライバックトランス（１０）の二次側に電流が流れた時は、カレントトランス（３０）の二次側に正相電圧が誘起され、スイッチング駆動ユニット（２０）が同期整流スイッチ（Ｑ７）をオン状態に制御し、また反対にフライバックトランス（１０）の二次側に電流が流れない時は、同期整流スイッチ（Ｑ７）をオフ状態に制御することを特徴とする、カレントトランスにより制御する同期整流型電源コンバータ。
【請求項２】
前記カレントトランス（３０）はもう一つの一次側コイルを有し、その一次側コイルがスイッチ用トランジスタ（Ｑ６）を制御する駆動回路（４０）と接続され、連続電流モードで作動させる際に、前記一次側コイルがスイッチ用トランジスタ（Ｑ６）を制御するオフ信号を誘起させることにより、同期整流スイッチ（Ｑ７）を直ちにオフ状態とすることを特徴とする、請求項１に記載のカレントトランスにより制御する同期整流型電源コンバータ。
【請求項３】
前記スイッチング駆動ユニット（２０）はベース同士が接続しているＮＰＮトランジスタ（Ｑ４）とＰＮＰトランジスタ（Ｑ５）と、それらＮＰＮトランジスタ（Ｑ４）及びＰＮＰトランジスタ（Ｑ５）のエミッタ間に直列接続されるダイオード（Ｄ３）とから成り、ＰＮＰトランジスタ（Ｑ５）のエミッタに同期整流スイッチ（Ｑ７）が接続され、
前記カレントトランス（３０）の二次側の両端はそれぞれ第一トランジスタ（Ｑ１）及び第二トランジスタ（Ｑ２）のベースと接続されると共に、第一トランジスタ（Ｑ１）と第二トランジスタ（Ｑ２）とのコレクタ同士は接続し合い、
更に第一トランジスタ（Ｑ１）のコレクタは第三トランジスタ（Ｑ３）のベースと直列接続されると共に、第二トランジスタ（Ｑ２）のコレクタは第三トランジスタ（Ｑ３）のコレクタと接続され、第三トランジスタ（Ｑ３）のエミッタはスイッチング駆動ユニット（２０）におけるＮＰＮトランジスタ（Ｑ４）のコレクタと接続されることを特徴とする、請求項１又は２に記載のカレントトランスにより制御する同期整流型電源コンバータ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に電源コンバータの二次側をカレントトランスと直列接続し、そのカレントトランスにより二次側における同期整流スイッチのオンオフを制御することにより、クロスオーバー（ｃｒｏｓｓ  ｏｖｅｒ）を防止できる、カレントトランスにより制御する同期整流型電源コンバータに関するものである。
【背景技術】
【０００２】
近年、高効率で低消費電力の電子製品が益々多くなってきているが、このような製品に如何にして安定した電源装置を提供し、低消費電力を達成するかが、重要なポイントである。また、半導体技術の進歩に伴って、電界効果トランジスタ（ＭＯＳＦＥＴ）を電源装置に応用する技術が益々普及してきているが、現有の製品で見てみると、多くの同期整流駆動ＩＣを電源装置として使用している。
【０００３】
また、図８に示すように、特許文献１（米国特許第６，４４２，０４８号）に掲示される、従来の同期整流電源装置は、トランス（５１）の二次側に比較器（５２）が設けられ、その比較器（５２）の出力端により同期整流スイッチ（５３）のオンオフを制御し、更に、トランス（５１）の二次側に誘導コイル（５４）が結合され、誘導コイル（５４）はスイッチ（５５）を介して比較器（５２）と接続される構成を成す。
【特許文献１】米国特許第６，４４２，０４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前記従来の同期整流電源装置は、主に誘導コイル（５４）によりトランス（５１）の電流を変換すると共に、誘起された信号により比較器（５２）を制御して同期整流スイッチ（５３）のオンオフを制御する。しかし、このような設計では、連続電流モードにおいて電流位相が変化した時、同期整流スイッチ（５３）が前もって反応できない状態にあるので、クロスオーバーによる損失を受け易い。
【課題を解決するための手段】
【０００５】
本発明は、
フライバックトランス（１０）と、スイッチング駆動ユニット（２０）と、カレントトランス（３０）とを含み、
フライバックトランス（１０）の一次側はスイッチ用トランジスタ（Ｑ６）に接続されると共に、二次側はカレントトランス（３０）の一次側と接続され、
スイッチング駆動ユニット（２０）はカレントトランス（３０）の二次側に誘起された信号によって、同期整流スイッチ（Ｑ７）のオンオフを制御し、その同期整流スイッチ（Ｑ７）の一端はカレントトランス（３０）の一次側と接続されると共に、他端はアースと接続され、
フライバックトランス（１０）の二次側に電流が流れた時は、カレントトランス（３０）の二次側に正相電圧が誘起され、スイッチング駆動ユニット（２０）が同期整流スイッチ（Ｑ７）をオン状態に制御し、また反対にフライバックトランス（１０）の二次側に電流が流れない時は、同期整流スイッチ（Ｑ７）をオフ状態に制御することを特徴とするカレントトランスにより制御する同期整流型電源コンバータ、を提供する。
【０００６】
本発明は上記の課題を解決するものであり、フライバックトランスと、スイッチング駆動ユニットと、カレントトランスとを含み、
フライバックトランスの一次側はスイッチ用トランジスタに接続されると共に、二次側はカレントトランスの一次側と接続され、
スイッチング駆動ユニットはカレントトランスの二次側に誘起された信号によって、同期整流スイッチのオンオフを制御し、その同期整流スイッチの一端はカレントトランスの一次側と接続されると共に、他端はアースと接続され、
フライバックトランスの二次側に電流が流れた時は、カレントトランスの二次側に正相電圧が誘起され、スイッチング駆動ユニットが同期整流スイッチをオン状態に制御し、また反対にフライバックトランスの二次側に電流が流れない時は、同期整流スイッチをオフ状態に制御し、
また、前記カレントトランスは更に一次側コイルを有し、その一次側コイルがスイッチ用トランジスタを制御する駆動回路と接続されることにより、スイッチ用トランジスタを制御してオフ信号を誘起させ、同期整流スイッチを直ちにオフ状態とする設計であるので、回路に電流が流れる時に発生する、クロスオーバーの現象を防ぐことができる。
【発明の効果】
【０００７】
本発明は上記の構成を有するので、非連続電流モード（ＤＣＭ）時には、カレントトランスがフライバックトランスの二次側における電流の変化を測定すると同時に、同期整流スイッチのオンオフを制御し、更に、出力電流が弱い時には、同期整流スイッチをオフ状態にして装置全体においてのエネルギー消耗を最小限に抑え、また、連続電流モード（ＣＣＭ）時には、同期整流スイッチを電流位相が変化する前にオフ状態にしてクロスオーバーによる損失を防ぐ。
【０００８】
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
【発明を実施するための最良の形態】
【０００９】
図１は本発明に係る同期整流型電源コンバータの回路図であり、図２は本発明に係る駆動信号のタイミングを示す図であり、図３は本発明に係る同期整流型電源コンバータにおける出力電流（ＩＳＥＣ）が小さい時の駆動信号のタイミングを示す図であり、図４は本発明に係るフライバックトランスの二次側に電流が流れていない時の回路動作図であり、図５は本発明に係る同期整流型電源コンバータが連続電流モードで作動している時のブロック図であり、図６は本発明に係る同期整流型電源コンバータが連続電流モードで作動している時の駆動信号のタイミングを示す図であり、図７は本発明に係る同期整流型電源コンバータが連続電流モードで作動している時の回路動作図である。
【００１０】
図１に示すように、本発明のカレントトランスにより制御する同期整流型電源コンバータは、フライバックトランス（１０）と、スイッチング駆動ユニット（２０）と、カレントトランス（３０）とを含み、前記フライバックトランス（１０）の一次側はスイッチ用トランジスタ（Ｑ６）と接続されると共に、二次側の一端はスイッチング駆動ユニット（２０）と接続され、そのスイッチング駆動ユニット（２０）により同期整流スイッチ（Ｑ７）を制御する。尚、本実施例における同期整流スイッチ（Ｑ７）は電界効果トランジスタ（ＭＯＳＦＥＴ）を採用している。
【００１１】
前記カレントトランス（３０）の一次側の両端は、それぞれフライバックトランス（１０）の二次側の一端及び同期整流スイッチ（Ｑ７）と接続されると共に、カレントトランス（３０）の二次側の両端はそれぞれ第一トランジスタ（Ｑ１）及び第二トランジスタ（Ｑ２）のベースと接続され、それら第一トランジスタ（Ｑ１）及び第二トランジスタ（Ｑ２）のコレクタは互いに接続し合う構成となっている。
【００１２】
更に、前記スイッチング駆動ユニット（２０）は、ベース同士が接続しているＮＰＮトランジスタ（Ｑ４）とＰＮＰトランジスタ（Ｑ５）と、それらＮＰＮトランジスタ（Ｑ４）及びＰＮＰトランジスタ（Ｑ５）のエミッタ間に直列接続されるダイオード（Ｄ３）からなる。
【００１３】
そして、前記第一トランジスタ（Ｑ１）のコレクタは、第三トランジスタ（Ｑ３）のベースに接続されると共に、第二トランジスタ（Ｑ２）のコレクタは、第三トランジスタ（Ｑ３）のコレクタに接続され、その第三トランジスタ（Ｑ３）のエミッタは、スイッチング駆動ユニット（２０）におけるＮＰＮトランジスタ（Ｑ４）のコレクタに接続される。
【００１４】
次に、本発明における回路の構造、動作を説明する。
図２は、前記フライバックトランス（１０）に接続されるスイッチ用トランジスタ（Ｑ６）のゲート波形、カレントトランス（３０）の二次側における電圧波形及び同期整流スイッチ（Ｑ７）のゲート波形を示すものである。また、回路の能動方式としては以下に示すように、フライバックトランス（１０）の二次側における電流形態により非連続電流モード（以下、ＤＣＭと称す）と連続電流モード（以下、ＣＣＭと称す）の２種類のアプローチに分けられる。
【００１５】
以下、それら二つのモードについて説明する。
ＤＣＭ時には以下に示す幾つかの時間間隔を有する。
一つ目の時間間隔は、Ｔ０〜Ｔ０+であり、その中のＴ０+における“＋”とはＴ０から一定時間経過するまでの時間である。また、二つ目の時間間隔は、Ｔ１-〜Ｔ１+であり、その中のＴ１-における“−”とはＴ０から一定時間前までの時間を示したものである。
Ｔ０〜Ｔ０+の時間間隔では、フライバックトランス（１０）の二次側に出力電流（ＩＳＥＣ）を有する時、その出力電流（ＩＳＥＣ）がカレントトランス（３０）の一次側を通過するので、カレントトランス（３０）の二次側に電圧が誘起される。その電圧値は次に示す式により求めることができる。
【００１６】
【数１】
2005039934.tif 000003
【００１７】
前記式におけるＮは、カレントトランス（３０）の一次側と二次側におけるコイルの巻き数比である。
【００１８】
また、前記第一トランジスタ（Ｑ１）のベースに駆動電流（Ｉａ）が流れて導通状態になると、それと同時に第三トランジスタ（Ｑ３）が導通状態となると共に、スイッチング駆動ユニット（２０）におけるＮＰＮトランジスタ（Ｑ４）が導通状態となり、ＰＮＰトランジスタ（Ｑ５）もオフ状態となる。そして、同期整流スイッチ（Ｑ７）のゲートが高電圧を得ると、同期整流スイッチ（Ｑ７）が導通状態となる。この時、フライバックトランス（１０）のコアギャップの間におけるエネルギーは二次側のコイル上に送られて、後端の負荷（符号なし）に供給され、コイル上の電流が次第に弱くなる。
更に、Ｔ０+〜Ｔ１-の時間間隔では、同期整流スイッチ（Ｑ７）は安定的に高電位を保っている。
【００１９】
一方、図３に示すように、出力端に負荷を有しない場合は、出力電流（ＩＳＥＣ）は殆どゼロの状態となるが、この時、第一トランジスタ（Ｑ１）上における二つの抵抗の比率を調整して第一トランジスタ（Ｑ１）を不導通状態し、同期整流スイッチ（Ｑ７）を遮断することにより、エネルギーの消耗を抑えることができる。
【００２０】
また、Ｔ１-〜Ｔ１+の時間間隔では、図２に示すように、出力電流（ＩＳＥＣ）がゼロの時、第一トランジスタ（Ｑ１）は遮断され、即ちオン状態からオフ状態となるが、第一トランジスタ（Ｑ１）がオフ状態となった瞬間、ファラデー法則により、導磁率は変化しない。しかし、オフ状態の時、カレントトランス（３０）の二次側に発生する負電圧により第二トランジスタ（Ｑ２）が導通状態となることによって、スイッチング駆動ユニット（２０）におけるＰＮＰトランジスタ（Ｑ５）のベースが低電圧となり、同期整流スイッチ（Ｑ７）がオン状態からオフ状態となる。
【００２１】
更に、図２及び図４に示すように、Ｔ１〜Ｔ２の時間間隔では、出力電流（ＩＳＥＣ）がゼロに維持されるので、第二トランジスタ（Ｑ２）とスイッチング駆動ユニット（２０）におけるＰＮＰトランジスタ（Ｑ５）とが導通状態となり、この時、同期整流スイッチ（Ｑ７）のゲート波形は低電位に維持される。
【００２２】
図５に示すように、前記ＣＣＭの回路の構成は、基本的に前記実施例と同一であるが、異なる点としてはカレントトランス（３０）に更に一組の一次コイルが設けられることであり、この一次コイルはスイッチ用トランジスタ（Ｑ６）の駆動回路（４０）に接続され、そして、図６及び図７に示すように、前記スイッチ用トランジスタ（Ｑ６）のゲートは、抵抗（Ｒ１４）及びコンデンサ（Ｃ６），（Ｃ７）等の部材を有する駆動回路（４０）に接続される。
【００２３】
また、Ｔ０〜Ｔ１の時間間隔では、スイッチ用トランジスタ（Ｑ６）のゲートの駆動信号が低電位から高電位となるが、この場合、抵抗（Ｒ１４）及びコンデンサ（Ｃ６）の時間遅延によって、Ｔ１の時点において高電位となる。
【００２４】
一方、Ｔ０の時点では、駆動信号の正信号がコンデンサ（Ｃ７）によりカレントトランス（３０）の一次コイルとカップリングして、そのカレントトランス（３０）の二次コイル上に負のパルス信号が誘起し、この負のパルス信号により同期整流スイッチ（Ｑ７）がオフ状態となる。故に、同期整流スイッチ（Ｑ７）をオフ状態とする動作は、Ｔ１より前の時点で行なわれるので、フライバックトランス（１０）の一次側の電流とカレントトランス（３０）の二次側の電流でのクロスオーバーの発生を防止することができる。
【００２５】
次に、Ｔ１〜Ｔ２の時間間隔では、前記負のパルス信号の発生により第一トランジスタ（Ｑ１）がオフ状態となり、一方、第二トランジスタ（Ｑ２）のベースは高電位信号を受けて導通状態となり、更に、ＰＮＰトランジスタ（Ｑ５）が導通して該時間間隔において同期整流スイッチ（Ｑ７）をオフ状態とする。
【００２６】
最後に、Ｔ２〜Ｔ３の時間間隔では、出力電流（ＩＳＥＣ）が再び回復することにより、カレントトランス（３０）の一次側に電流が流れると共に、二次側に起電力が発生し、その値は次式で表すことができる。
【００２７】
【数２】
2005039934.tif 000004
【００２８】
更に、第一トランジスタ（Ｑ１）、第三トランジスタ（Ｑ３）及びスイッチング駆動ユニット（２０）におけるＮＰＮトランジスタ（Ｑ４）も導通状態となると共に、同期整流スイッチ（Ｑ７）も再び導通状態となる。これにより、フライバックトランス（１０）に蓄積されているエネルギーが開放されて二次側に送られ、二次側における電流が次第に弱くなる。
上記実施の形態にはＮＰＮトランジスタ、ＰＮＰトランジスタを使用したが、ＮＭＯＳトランジスタ、ＰＭＯＳトランジスタを用いても同様な機能を働くことができる。
【図面の簡単な説明】
【００２９】
【図１】本発明に係る同期整流型電源コンバータの回路図である。
【図２】本発明に係る駆動信号のタイミングを示す図である。
【図３】本発明に係る同期整流型電源コンバータにおける出力電流（ＩＳＥＣ）が小さい時の駆動信号のタイミングを示す図である。
【図４】本発明に係るフライバックトランスの二次側に電流が流れていない時の回路動作図である。
【図５】本発明に係る同期整流型電源コンバータが連続電流モードで作動している時のブロック図である。
【図６】本発明に係る同期整流型電源コンバータが連続電流モードで作動している時の駆動信号のタイミングを示す図である。
【図７】本発明に係る同期整流型電源コンバータが連続電流モードで作動している時の回路動作図である。
【図８】従来のカレントトランスの回路図である。
【符号の説明】
【００３０】
１０        フライバックトランス
２０        スイッチング駆動ユニット
３０        カレントトランス
４０        駆動回路
５１        トランス
５２        比較器
５３        同期整流スイッチ
５４        誘導コイル
５５        スイッチ
Ｃ６，Ｃ７        コンデンサ
Ｄ３        ダイオード
Ｑ１        第一トランジスタ
Ｑ２        第二トランジスタ
Ｑ３        第三トランジスタ
Ｑ４        ＮＰＮトランジスタ
Ｑ５        ＰＮＰトランジスタ
Ｑ６        スイッチ用トランジスタ
Ｑ７        同期整流スイッチ
Ｒ２，Ｒ３，Ｒ１４        抵抗
Ｉａ        駆動電流
ＩＳＥＣ        出力電流
ＤＣＭ        非連続電流モード
ＣＣＭ        連続電流モード
【図１】
2005039934.tif 000005
【図２】
2005039934.tif 000006
【図３】
2005039934.tif 000007
【図４】
2005039934.tif 000008
【図５】
2005039934.tif 000009
【図６】
2005039934.tif 000010
【図７】
2005039934.tif 000011
【図８】
2005039934.tif 000012