(57)【要約】  【課題】  フラッシュメモリは微細化によりデータ値を決める蓄積電荷量が減少し、低電圧動作化の要望により蓄積電荷を絶縁するトンネル酸化膜厚が薄膜化されてきている。よってフラッシュメモリのデータ保持特性を改善することは重要である。  【解決手段】  データ“１”を電荷あり、データ“０”を電荷なしと定義した、チャージロスに弱いメモリセルを考える。メインアレイ１０内のデータが“１”カウント数＞“０”カウント数のとき、書き込むデータを変換して“１”カウント数＜“０”カウント数とし、メインアレイ１０内のデータの統計的な信頼性を改善する。変換して書き込まれたデータは読み出しの際に元の極性に復元される。【選択図】  図１
2005100527.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリセルから構成されるメインアレイと、
前記メインアレイへデータを書き込む書込手段と、
比較結果に従って前記不揮発性メモリセルのデータ保持特性に優れた極性にデータを変換して前記書込手段へデータを出力するデータ変換手段と、
前記不揮発性メモリセルを高い閾値電圧にするデータと低い閾値電圧にするデータをそれぞれ計数する第１の計数手段および第２の計数手段と、
前記第１の計数手段の計数値と前記第２の計数手段の計数値を比較し、前記比較結果を出力する比較手段と、
前記比較結果を記憶する記憶手段とを備えたことを特徴とする半導体不揮発性記憶装置。
【請求項２】
前記メインアレイは複数のサブアレイに分割されて構成されており、
前記記憶手段は前記サブアレイ毎に対応した前記比較結果を記憶するように構成されている請求項１記載の半導体不揮発性記憶装置。
【請求項３】
不揮発性メモリセルから構成されるメインアレイと、
前記メインアレイへデータを書き込む書込手段と、
計数値に従って前記不揮発性メモリセルのデータ保持特性に優れた極性にデータを変換して前記書込手段へデータを出力するデータ変換手段と、
前記不揮発性メモリセルを高い閾値電圧にするデータの場合にインクリメント／ディクリメントし、前記不揮発性メモリセルを低い閾値電圧にするデータの場合にディクリメント／インクリメントする計数手段と、
前記計数手段の結果である前記計数値を記憶する記憶手段とを備えたことを特徴とする半導体不揮発性記憶装置。
【請求項４】
前記メインアレイは複数のサブアレイに分割されて構成されており、
前記記憶手段は前記サブアレイ毎に対応した前記計数手段による計数値を記憶するように構成されている請求項３記載の半導体不揮発性記憶装置。
【請求項５】
不揮発性メモリセルから構成されるメインアレイと、
前記メインアレイへデータを書き込む書込手段と、
比較結果に従って前記不揮発性メモリセルのデータ保持特性に優れた極性にデータを変換して前記書込手段へデータを出力するデータ変換手段と、
前記不揮発性メモリセルを複数の閾値電圧にする複数のデータをそれぞれ計数する複数の計数手段と、
前記複数の計数手段のそれぞれの計数値を比較し、前記比較結果を出力する比較手段と、
前記比較結果を記憶する記憶手段とを備えたことを特徴とする半導体不揮発性記憶装置。
【請求項６】
前記メインアレイは複数のサブアレイに分割されて構成されており、
前記記憶手段は前記サブアレイ毎に対応した前記比較結果を記憶するように構成されている請求項５記載の半導体不揮発性記憶装置。
【請求項７】
前記記憶手段の入力部にエンコーダと、前記記憶手段の出力部にデコーダとを備えたことを特徴とする請求項５記載の半導体不揮発性記憶装置。
【請求項８】
前記メインアレイは複数のサブアレイに分割されて構成されており、
前記記憶手段は前記サブアレイ毎に対応した前記比較結果を記憶するように構成されている請求項７記載の半導体不揮発性記憶装置。
【請求項９】
不揮発性メモリセルから構成されるメインアレイと、
前記メインアレイへデータを書き込む書込手段と、比較結果に従って前記不揮発性メモリセルのデータ保持特性に優れた極性にデータを変換して前記書込手段へデータを出力するデータ変換手段と、
前記不揮発性メモリセルへ書き込むＭＳＢが１であるデータとＭＳＢが０であるデータをそれぞれ計数する第１の計数手段および第２の計数手段と、
前記第１の計数手段の計数値と前記第２の計数手段の計数値を比較し、前記比較結果を出力する比較手段と、
前記比較結果を記憶する記憶手段とを備えたことを特徴とする半導体不揮発性記憶装置。
【請求項１０】
前記メインアレイは複数のサブアレイに分割されて構成されており、
前記記憶手段は前記サブアレイ毎に対応した前記比較結果を記憶するように構成されている請求項９記載の半導体不揮発性記憶装置。
【請求項１１】
不揮発性メモリセルから構成されるメインアレイと、
前記メインアレイへデータを書き込む書込手段と、
比較結果に従って前記不揮発性メモリセルのデータ保持特性に優れた極性にデータを変換して前記書込手段へデータを出力するデータ変換手段と、
前記不揮発性メモリセルを一番高い閾値電圧にするデータまたは一番低い閾値電圧にするデータを計数する計数手段と、
前記計数手段の計数値と前記メインアレイ内の前記不揮発性メモリセル総数の半分の値を比較し、前記比較結果を出力する比較手段と、
前記比較結果を記憶する記憶手段とを備えたことを特徴とする半導体不揮発性記憶装置。
【請求項１２】
前記メインアレイは複数のサブアレイに分割されて構成されており、
前記記憶手段は前記サブアレイ毎に対応した前記比較結果を記憶するように構成されている請求項１１記載の半導体不揮発性記憶装置。
【請求項１３】
不揮発性メモリセルから構成されるメインアレイと、
前記メインアレイへデータを書き込む書込手段と、
ＭＳＢに従って前記不揮発性メモリセルのデータ保持特性に優れた極性にデータを変換して前記書込手段へデータを出力するデータ変換手段と、
前記不揮発性メモリセルを一番高い閾値電圧にするデータまたは一番低い閾値電圧にするデータを計数し、ＭＳＢが１に達したときに前記メインアレイ内の前記不揮発性メモリセルの総数の半分の値となる計数手段と、
前記計数手段のＭＳＢを記憶する記憶手段とを備えたことを特徴とする半導体不揮発性記憶装置。
【請求項１４】
前記メインアレイは複数のサブアレイに分割されて構成されており、
前記記憶手段は前記サブアレイ毎に対応した前記計数手段のＭＳＢを記憶するように構成されている請求項１３記載の半導体不揮発性記憶装置。
【請求項１５】
不揮発性メモリセルから構成されるメインアレイと、
前記不揮発性メモリセルのデータ保持特性に優れた極性にデータを変換して書き込まれたデータを読み出す読出手段と、
前記読出手段からのデータを変換前のデータに復元するデータ変換手段と、
データ変換情報を記憶する記憶手段とを備えたことを特徴とする半導体不揮発性記憶装置。
【請求項１６】
前記メインアレイは複数のサブアレイに分割されて構成されており、
前記記憶手段は前記サブアレイ毎に対応した前記データ変換情報を記憶するように構成されている請求項１５記載の半導体不揮発性記憶装置。
【請求項１７】
不揮発性メモリセルから構成されるメインアレイと、
前記メインアレイへデータを書き込む書込手段と、
データ変換情報に従って“０”縮退または“１”縮退が発生した前記不揮発性メモリセルのデータを変換して前記書込手段へデータを出力するデータ変換手段と、
前記データ変換情報を記憶する記憶手段とを備えたことを特徴とする半導体不揮発性記憶装置。
【請求項１８】
前記メインアレイは複数のサブアレイに分割されて構成されており、
前記記憶手段は前記サブアレイ毎に対応した前記データ変換情報を記憶するように構成されている請求項１７記載の半導体不揮発性記憶装置。
【請求項１９】
不揮発性メモリセルから構成されるメインアレイと、
“０”縮退または“１”縮退が発生した前記不揮発性メモリセルのデータを変換して書き込まれたデータを読み出す読出手段と、
前記読出手段からのデータを変換前のデータに復元するデータ変換手段と、
データ変換情報を記憶する記憶手段とを備えたことを特徴とする半導体不揮発性記憶装置。
【請求項２０】
前記メインアレイは複数のサブアレイに分割されて構成されており、
前記記憶手段は前記サブアレイ毎に対応した前記データ変換情報を記憶するように構成されている請求項１９記載の半導体不揮発性記憶装置。
【請求項２１】
不揮発性メモリセルから構成されるメインアレイと、
前記メインアレイへデータを書き込む書込手段と、
比較結果に従ってデータを変換して前記書込手段へデータを出力するデータ変換手段と、
チャージロスまたはチャージゲインが発生した前記不揮発性メモリセルのアドレスとＩ／Ｏを記憶する記憶手段と、
前記アドレスと前記メインアレイへデータを書き込むために入力されたアドレスを比較して前記Ｉ／Ｏの情報と共に前記比較結果を出力する比較手段とを備えたことを特徴とする半導体不揮発性記憶装置。
【請求項２２】
不揮発性メモリセルから構成されるメインアレイと、
前記メインアレイへデータを書き込む書込手段と、
チャージロスまたはチャージゲインが発生した前記不揮発性メモリセルのデータに従ってデータを変換して前記書込手段へデータを出力するデータ変換手段と、
チャージロスまたはチャージゲインが発生した前記不揮発性メモリセルのデータを記憶する記憶手段とを備えたことを特徴とする半導体不揮発性記憶装置。
【請求項２３】
前記メインアレイは複数のサブアレイに分割されて構成されており、
前記サブアレイ毎に対応したチャージロスまたはチャージゲインが発生した不揮発性メモリセルのデータを記憶するように構成されている請求項２２記載の半導体不揮発性記憶装置。
【請求項２４】
不揮発性メモリセルから構成されるメインアレイと、
チャージロスまたはチャージゲインが発生した前記不揮発性メモリセルのデータを変換して書き込まれたデータを読み出す読出手段と、
前記読出手段からのデータを変換前のデータに復元するデータ変換手段と、
データ変換情報を記憶する記憶手段とを備えたことを特徴とする半導体不揮発性記憶装置。
【請求項２５】
前記メインアレイは複数のサブアレイに分割されて構成されており、
前記記憶手段は前記サブアレイ毎に対応した前記データ変換情報を記憶するように構成されている請求項２４記載の半導体不揮発性記憶装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、不揮発性メモリ、例えばフラッシュＥＥＰＲＯＭ等の半導体不揮発性記憶装置に関する。
【背景技術】
【０００２】
フラッシュＥＥＰＲＯＭの浮遊ゲートは電気的にシリコン基板や制御ゲートから絶縁されていなければならず、かつ書込／消去時にはトンネル酸化膜を通して電荷の行き来ができなければいけない。この相矛盾した機能をトンネル酸化膜に要求するところから書き換え回数の制限が生じる。データの書き換えを行うことによりトンネル酸化膜の劣化が起こり、それによりデータ保持特性の劣化等が生じる。書き換えを行うことによるトンネル酸化膜の劣化はセル構造と書込／消去方式によりそれぞれ異なり、従来のフラッシュＥＥＰＲＯＭはデバイス技術（セル構造と書込／消去方式の改善）によりデータ保持特性を改善してきた（例えば、非特許文献１参照。）。
【非特許文献１】舛岡富士雄、他１２名：第５章フラッシュメモリの信頼性技術、ｐ１９９−ｐ２３２、フラッシュメモリ技術ハンドブック、株式会社サイエンスフォーラム、１９９３年８月１５日第１版第１刷発行
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、フラッシュＥＥＰＲＯＭは微細化によりデータを決定する蓄積電荷量が減少し、低電圧動作化の要望により浮遊ゲート内にある蓄積電荷を絶縁するトンネル酸化膜が薄膜化されてきている。トンネル酸化膜の薄膜化とデータ保持特性は相反するものであり、従来の技術の延長ではデータ保持特性を維持することは困難になってきている。
【０００４】
本発明は、このような事情に鑑みて創作したものであり、微細化特にトンネル酸化膜の薄膜化にかかわらずデータ保持特性に優れた半導体不揮発性記憶装置を提供することを目的としている。
【課題を解決するための手段】
【０００５】
本発明は、上記の課題を解決するために次のような手段を講じる。
【０００６】
上記課題を解決する本発明における半導体不揮発性記憶装置は、不揮発性メモリセルのデータ保持特性に優れた極性にデータを変換して保持することにより、データ保持特性を改善することができる。
【０００７】
上記課題を解決する本発明における半導体不揮発性記憶装置は、“０”縮退または“１”縮退が発生した不揮発性メモリセルのデータを変換して書き込み／読み出しをすることにより、その半導体不揮発性記憶装置の再利用が可能となる。
【０００８】
上記課題を解決する本発明における半導体不揮発性記憶装置は、チャージロスまたはチャージゲインが発生した不揮発性メモリセルのデータを変換して書き込み／読み出しをすることにより、その半導体不揮発性記憶装置の再利用が可能となる。
【０００９】
以下、より具体的レベルで説明する。
【００１０】
（１）本発明による半導体不揮発性記憶装置は、不揮発性メモリセルから構成されるメインアレイと、前記メインアレイへデータを書き込む書込手段と、比較結果に従って前記不揮発性メモリセルのデータ保持特性に優れた極性にデータを変換して前記書込手段へデータを出力するデータ変換手段と、前記不揮発性メモリセルを高い閾値電圧にするデータと低い閾値電圧にするデータをそれぞれ計数する第１の計数手段および第２の計数手段と、前記第１の計数手段の計数値と前記第２の計数手段の計数値を比較し、前記比較結果を出力する比較手段と、前記比較結果を記憶する記憶手段とを備えた構成とされている。
【００１１】
この構成による作用は次のとおりである。メインアレイ内の不揮発性メモリセルにデータを書き込むとき、メモリセルすべてに書き込むデータのうち、第１の計数手段がメモリセルを高い閾値電圧にするデータを計数するとともに、第２の計数手段がメモリセルを低い閾値電圧にするデータを計数する。両計数手段による計数値が比較手段で比較され、その比較結果が記憶手段に記憶された上で、データ変換手段に与えられる。データ変換手段は、与えられた比較結果に従って書き込みデータの極性の変換の制御を行う。すなわち、メモリセルを高い閾値電圧にするデータの計数値がメモリセルを低い閾値電圧にするデータの計数値より大きいときは、書き込みのデータの極性を変換する。不揮発性メモリセルのデータ保持特性に優れた極性に変換する。そうでなければ、極性の変換は行わず、そのままとする。データ変換手段から書込手段を介して不揮発性メモリセルにデータを書き込む。以上により、低い閾値電圧となる不揮発性メモリセルの数を、高い閾値電圧となる不揮発性メモリセルの数以上とでき、統計的にデータ保持特性を改善することができる。
【００１２】
（２）  上記（１）において、前記メインアレイを複数のサブアレイに分割するとともに、前記記憶手段について、前記サブアレイ毎に対応した前記比較結果を記憶するように構成するのでもよい。このようにすれば、低い閾値電圧となる不揮発性メモリセルの数が、高い閾値電圧となる不揮発性メモリセルの数を上回るようにすることをサブアレイ毎に実現でき、メインアレイ全体を対象とする場合よりもさらにデータ保持特性を向上させることができる。
【００１３】
（３）  本発明による半導体不揮発性記憶装置は、不揮発性メモリセルから構成されるメインアレイと、前記メインアレイへデータを書き込む書込手段と、後述の計数手段の計数値に従って前記不揮発性メモリセルのデータ保持特性に優れた極性にデータを変換して前記書込手段へデータを出力するデータ変換手段と、前記不揮発性メモリセルを高い閾値電圧にするデータの場合にインクリメント／ディクリメントし、前記不揮発性メモリセルを低い閾値電圧にするデータの場合にディクリメント／インクリメントする計数手段と、前記計数手段の結果である前記計数値を記憶する記憶手段とを備えた構成とされている。
【００１４】
この構成による作用は次のとおりである。メインアレイ内の不揮発性メモリセルにデータを書き込むとき、メモリセルすべてに書き込むデータについて、計数手段は、メモリセルを高い閾値電圧にするデータであればインクリメントし、メモリセルを低い閾値電圧にするデータであればディクリメントする。計数手段による計数結果が記憶手段に記憶された上で、データ変換手段に与えられる。データ変換手段は、与えられた計数値に従って書き込みデータの極性の変換の制御を行う。すなわち、計数値が正のときは、書き込みのデータの極性を変換する。不揮発性メモリセルのデータ保持特性に優れた極性に変換する。そうでなければ、極性の変換は行わず、そのままとする。計数手段による計数の論理は、上記と逆にしてもよい。すなわち、メモリセルを高い閾値電圧にするデータであればディクリメントし、メモリセルを低い閾値電圧にするデータであればインクリメントするのでもよく、この場合は、データ変換手段は、与えられた計数値が０または負のときに、書き込みのデータの極性を変換する。以上により、低い閾値電圧となる不揮発性メモリセルの数を、高い閾値電圧となる不揮発性メモリセルの数以上とでき、統計的にデータ保持特性を改善することができる。
【００１５】
（４）  上記（３）において、前記メインアレイを複数のサブアレイに分割するとともに、前記記憶手段について、前記サブアレイ毎に対応した前記計数手段による計数値を記憶するように構成するのでもよい。このようにすれば、低い閾値電圧となる不揮発性メモリセルの数と、高い閾値電圧となる不揮発性メモリセルの数との差分である計数値が所定の値となるようにすることをサブアレイ毎に実現でき、メインアレイ全体を対象とする場合よりもさらにデータ保持特性を向上させることができる。
【００１６】
（５）  本発明による半導体不揮発性記憶装置は、不揮発性メモリセルから構成されるメインアレイと、前記メインアレイへデータを書き込む書込手段と、比較結果に従って前記不揮発性メモリセルのデータ保持特性に優れた極性にデータを変換して前記書込手段へデータを出力するデータ変換手段と、前記不揮発性メモリセルを複数の閾値電圧にする複数のデータをそれぞれ計数する複数の計数手段と、前記複数の計数手段のそれぞれの計数値を比較し、前記比較結果を出力する比較手段と、前記比較結果を記憶する記憶手段とを備えた構成とされている。これは、書き込むデータが４値、８値といった多値の場合について展開したものである。
【００１７】
この構成による作用は次のとおりである。複数ある計数手段は、対応する閾値電圧のデータを個別に計数する。比較手段は、各計数手段による計数値の大小関係を把握する。この比較結果を記憶手段に記憶した上で、データ変換手段を制御する。データ変換手段は、与えられた比較結果に従って書き込みデータの極性の変換の制御を行う。すなわち、メモリセルの閾値電圧の順位とそのデータの計数値との関係において、平均的に、閾値電圧の高い側のデータ計数値が閾値電圧の低い側のデータ計数値より大きいときは、書き込みのデータの極性を変換する。不揮発性メモリセルのデータ保持特性に優れた極性に変換する。そうでなければ、極性の変換は行わず、そのままとする。データ変換手段から書込手段を介して不揮発性メモリセルにデータを書き込む。以上により、閾値電圧が低い側となる不揮発性メモリセルの数を、閾値電圧が高い側の不揮発性メモリセルの数以上とでき、統計的にデータ保持特性を改善することができる。
【００１８】
（６）  上記（５）において、前記メインアレイを複数のサブアレイに分割するとともに、前記記憶手段について、前記サブアレイ毎に対応した前記比較結果を記憶するように構成するのでもよい。この場合、上記と同様に、メインアレイ全体を対象とする場合よりもさらにデータ保持特性を向上させることができる。
【００１９】
（７）  上記（５）において、前記記憶手段の入力部にエンコーダと、前記記憶手段の出力部にデコーダとをさらに備えた構成としてもよい。多値の場合は、データの組み合わせが多くなる。例えば、４値の場合の組み合わせは４！＝２４通りあり、８値の場合の組み合わせは８！＝４０３２０通りとなる。これをそのまま記憶手段で実現するとなると、ビット数が過剰となってしまう。そこで、デコーダでデコードした上で記憶手段に記憶するようにすれば、記憶手段の必要容量を削減することができる。例えば、４値に対しては、２5＝３２＞２４より、５ビットの記憶容量ですみ、８値に対しては、２16＝６５５３６＞４０３２０より、１６ビットの記憶容量ですむ。
【００２０】
（８）  上記（７）において、前記メインアレイを複数のサブアレイに分割するとともに、前記記憶手段について、前記サブアレイ毎に対応した前記比較結果を記憶するように構成するのでもよい。この場合、上記と同様に、メインアレイ全体を対象とする場合よりもさらにデータ保持特性を向上させることができる。
【００２１】
（９）  本発明による半導体不揮発性記憶装置は、不揮発性メモリセルから構成されるメインアレイと、前記メインアレイへデータを書き込む書込手段と、比較結果に従って前記不揮発性メモリセルのデータ保持特性に優れた極性にデータを変換して前記書込手段へデータを出力するデータ変換手段と、前記不揮発性メモリセルへ書き込むＭＳＢ（最上位ビット）が１であるデータとＭＳＢが０であるデータをそれぞれ計数する第１の計数手段および第２の計数手段と、前記第１の計数手段の計数値と前記第２の計数手段の計数値を比較し、前記比較結果を出力する比較手段と、前記比較結果を記憶する記憶手段とを備えた構成とされている。
【００２２】
ここでの第１の計数手段、第２の計数手段は、例えば、次のようなものである。例えば、４値のデータを書き込む場合、“１０”と“１１”を計数する“１＊”カウンタが第１の計数手段に相当し、“００”と“０１”を計数する“０＊”カウンタが第２の計数手段に相当する。
【００２３】
この構成による作用は次のとおりである。これも、上記（５）の場合と同様に、メモリセルの閾値電圧の順位とそのデータの計数値との関係において、平均的に、閾値電圧の高い側のデータ計数値が閾値電圧の低い側のデータ計数値より大きいときは、書き込みのデータの極性を変換する。それにより、閾値電圧が低い側となる不揮発性メモリセルの数を、閾値電圧が高い側の不揮発性メモリセルの数以上とでき、統計的にデータ保持特性を改善することができる。
【００２４】
（１０）  上記（９）において、前記メインアレイを複数のサブアレイに分割するとともに、前記記憶手段について、前記サブアレイ毎に対応した前記比較結果を記憶するように構成するのでもよい。この場合、上記と同様に、メインアレイ全体を対象とする場合よりもさらにデータ保持特性を向上させることができる。
【００２５】
（１１）  本発明による半導体不揮発性記憶装置は、不揮発性メモリセルから構成されるメインアレイと、前記メインアレイへデータを書き込む書込手段と、比較結果に従って前記不揮発性メモリセルのデータ保持特性に優れた極性にデータを変換して前記書込手段へデータを出力するデータ変換手段と、前記不揮発性メモリセルを一番高い閾値電圧にするデータまたは一番低い閾値電圧にするデータを計数する計数手段と、前記計数手段の計数値と前記メインアレイ内の前記不揮発性メモリセル総数の半分の値を比較し、前記比較結果を出力する比較手段と、前記比較結果を記憶する記憶手段とを備えた構成とされている。
【００２６】
この構成による作用は次のとおりである。これも、上記（５）の場合と同様に、メモリセルの閾値電圧の順位とそのデータの計数値との関係において、平均的に、閾値電圧の高い側のデータ計数値が閾値電圧の低い側のデータ計数値より大きいときは、書き込みのデータの極性を変換する。それにより、閾値電圧が低い側となる不揮発性メモリセルの数を、閾値電圧が高い側の不揮発性メモリセルの数以上とでき、統計的にデータ保持特性を改善することができる。
【００２７】
（１２）  上記（１１）において、前記メインアレイは複数のサブアレイに分割するとともに、前記記憶手段について、前記サブアレイ毎に対応した前記比較結果を記憶するように構成するのでもよい。この場合、上記と同様に、メインアレイ全体を対象とする場合よりもさらにデータ保持特性を向上させることができる。
【００２８】
（１３）  本発明による半導体不揮発性記憶装置は、不揮発性メモリセルから構成されるメインアレイと、前記メインアレイへデータを書き込む書込手段と、後述する計数手段からのＭＳＢに従って前記不揮発性メモリセルのデータ保持特性に優れた極性にデータを変換して前記書込手段へデータを出力するデータ変換手段と、前記不揮発性メモリセルを一番高い閾値電圧にするデータまたは一番低い閾値電圧にするデータを計数し、ＭＳＢが１に達したときに前記メインアレイ内の前記不揮発性メモリセルの総数の半分の値となる計数手段と、前記計数手段のＭＳＢを記憶する記憶手段とを備えた構成とされている。
【００２９】
この構成による作用は次のとおりである。これも、上記（５）の場合と同様に、メモリセルの閾値電圧の順位とそのデータの計数値との関係において、平均的に、閾値電圧の高い側のデータ計数値が閾値電圧の低い側のデータ計数値より大きいときは、書き込みのデータの極性を変換する。それにより、閾値電圧が低い側となる不揮発性メモリセルの数を、閾値電圧が高い側の不揮発性メモリセルの数以上とでき、統計的にデータ保持特性を改善することができる。
【００３０】
（１４）  上記（１３）において、前記メインアレイは複数のサブアレイに分割するとともに、前記記憶手段について、前記サブアレイ毎に対応した前記計数手段のＭＳＢを記憶するように構成するのでもよい。この場合、上記と同様に、メインアレイ全体を対象とする場合よりもさらにデータ保持特性を向上させることができる。
【００３１】
（１５）  本発明による半導体不揮発性記憶装置は、不揮発性メモリセルから構成されるメインアレイと、前記不揮発性メモリセルのデータ保持特性に優れた極性にデータを変換して書き込まれたデータを読み出す読出手段と、前記読出手段からのデータを変換前のデータに復元するデータ変換手段と、データ変換情報を記憶する記憶手段とを備えた構成とされている。
【００３２】
この構成による作用は次のとおりである。上記のように、データ書き込みに際して、閾値電圧が低い側となる不揮発性メモリセルの数を、閾値電圧が高い側の不揮発性メモリセルの数以上として、統計的にデータ保持特性を改善するために、書き込みのデータの極性を変換しても、データ読み出しは、書き込みデータと同じ極性に戻して正しく読み出すことができる。
【００３３】
（１６）  上記（１５）において、前記メインアレイは複数のサブアレイに分割するとともに、前記記憶手段について、前記サブアレイ毎に対応した前記データ変換情報を記憶するように構成するのでもよい。
【００３４】
（１７）  本発明による半導体不揮発性記憶装置は、不揮発性メモリセルから構成されるメインアレイと、前記メインアレイへデータを書き込む書込手段と、データ変換情報に従って“０”縮退または“１”縮退が発生した前記不揮発性メモリセルのデータを変換して前記書込手段へデータを出力するデータ変換手段と、前記データ変換情報を記憶する記憶手段とを備えた構成とされている。
【００３５】
この構成による作用は次のとおりである。“０”縮退または“１”縮退を起した１つの不揮発性メモリセルが存在する場合でも、その半導体不揮発性記憶装置の再利用が可能になる。
【００３６】
（１８）  上記（１７）において、前記メインアレイは複数のサブアレイに分割するとともに、前記記憶手段について、前記サブアレイ毎に対応した前記データ変換情報を記憶するように構成するのでもよい。この場合、上記と同様に、メインアレイ全体を対象とする場合よりもさらに再利用の可能性を向上させることができる。
【００３７】
（１９）  本発明による半導体不揮発性記憶装置は、不揮発性メモリセルから構成されるメインアレイと、“０”縮退または“１”縮退が発生した前記不揮発性メモリセルのデータを変換して書き込まれたデータを読み出す読出手段と、前記読出手段からのデータを変換前のデータに復元するデータ変換手段と、データ変換情報を記憶する記憶手段とを備えた構成とされている。
【００３８】
この構成による作用は次のとおりである。上記のように、データ書き込みに際して、“０”縮退または“１”縮退の発生にもかかわらず、再利用を可能とするために、書き込みのデータの極性を変換しても、データ読み出しは、書き込みデータと同じ極性に戻して正しく読み出すことができる。
【００３９】
（２０）  上記（１９）において、前記メインアレイは複数のサブアレイに分割するとともに、前記記憶手段について、前記サブアレイ毎に対応した前記データ変換情報を記憶するように構成するのでもよい。
【００４０】
（２１）  本発明による半導体不揮発性記憶装置は、不揮発性メモリセルから構成されるメインアレイと、前記メインアレイへデータを書き込む書込手段と、比較結果に従ってデータを変換して前記書込手段へデータを出力するデータ変換手段と、チャージロスまたはチャージゲインが発生した前記不揮発性メモリセルのアドレスとＩ／Ｏを記憶する記憶手段と、前記アドレスと前記メインアレイへデータを書き込むために入力されたアドレスを比較して前記Ｉ／Ｏの情報と共に前記比較結果を出力する比較手段とを備えた構成とされている。
【００４１】
この構成による作用は次のとおりである。チャージロスが発生した不揮発性メモリセルの閾値電圧を低く保つことにより、あるいは、チャージゲインが発生した不揮発性メモリセルの閾値電圧を高く保つことにより、その半導体不揮発性記憶装置の再利用が可能となる。
【００４２】
（２２）  本発明による半導体不揮発性記憶装置は、不揮発性メモリセルから構成されるメインアレイと、前記メインアレイへデータを書き込む書込手段と、チャージロスまたはチャージゲインが発生した前記不揮発性メモリセルのデータに従ってデータを変換して前記書込手段へデータを出力するデータ変換手段と、チャージロスまたはチャージゲインが発生した前記不揮発性メモリセルのデータを記憶する記憶手段とを備えた構成とされている。これは、書き込むデータが４値、８値といった多値の場合について展開したものである。
【００４３】
この構成による作用は次のとおりである。チャージロスまたはチャージゲインが発生した不揮発性メモリセルのデータに従ってデータを変換するので、多値データを取り扱う半導体不揮発性記憶装置であっても、その半導体不揮発性記憶装置の再利用が可能となる。
【００４４】
（２３）  上記（２２）において、前記メインアレイは複数のサブアレイに分割するとともに、前記サブアレイ毎に対応したチャージロスまたはチャージゲインが発生した不揮発性メモリセルのデータを記憶するように構成するのでもよい。この場合、上記と同様に、メインアレイ全体を対象とする場合よりもさらに再利用の可能性を向上させることができる。
【００４５】
（２４）  本発明による半導体不揮発性記憶装置は、不揮発性メモリセルから構成されるメインアレイと、チャージロスまたはチャージゲインが発生した前記不揮発性メモリセルのデータを変換して書き込まれたデータを読み出す読出手段と、前記読出手段からのデータを変換前のデータに復元するデータ変換手段と、データ変換情報を記憶する記憶手段とを備えた構成とされている。
【００４６】
この構成による作用は次のとおりである。上記のように、データ書き込みに際して、チャージロスまたはチャージゲインの発生にもかかわらず、再利用を可能とするために、書き込みのデータの極性を変換しても、データ読み出しは、書き込みデータと同じ極性に戻して正しく読み出すことができる。
【００４７】
（２５）  上記（２４）において、前記メインアレイは複数のサブアレイに分割するとともに、前記記憶手段について、前記サブアレイ毎に対応した前記データ変換情報を記憶するように構成するのでもよい。
【発明の効果】
【００４８】
以上より、本発明は不揮発性メモリセルのデータ保持特性に優れた極性にデータを変換して保持することにより、データ保持特性を改善することができる。
【００４９】
また、“０”縮退または“１”縮退が発生した不揮発性メモリセルのデータを変換して書き込み／読み出しをすることにより、その半導体不揮発性記憶装置の再利用が可能となる。
【００５０】
また、チャージロスまたはチャージゲインが発生した不揮発性メモリセルのデータを変換して書き込み／読み出しをすることにより、その半導体不揮発性記憶装置の再利用が可能となる。
【００５１】
なお、書き込むデータを変換する形態は外部から不正にデータを盗もうとする第三者に対してセキュリティ機能としても利用することができる。
【発明を実施するための最良の形態】
【００５２】
以下、本発明の実施の形態を図面と共に説明する。なお、本実施の形態において説明される構成要件のうち、先に説明した構成要件と同じ構成要件には同一の参照符号を付し、一部説明を省略している。
【００５３】
（実施の形態１）
本発明の実施の形態１における半導体不揮発性記憶装置について、図１と図２を用いて説明する。
【００５４】
図１において、１０は２値の情報を記憶できる不揮発性メモリセルから構成されるメインアレイ、１１はメインアレイ１０内のワードラインを駆動するローデコーダ、１２はメインアレイ１０内のビットラインを駆動するカラムデコーダとメインアレイ１０内の不揮発性メモリセルへのデータの書き込み、不揮発性メモリからのデータの読み出しを行うリード／ライト回路、１３は書き込むデータや読み出すデータを変換するデータ変換回路、１４は比較結果を記憶する記憶回路、１５は比較結果を出力する比較回路、１６は書き込むデータのうち、“１”だけを計数する“１”カウンタ、１７は書き込むデータのうち、“０”だけを計数する“０”カウンタである。
【００５５】
メインアレイ１０内の不揮発性メモリセルがチャージゲインよりもチャージロスに弱いデバイスであり、書き込むデータのうち、“１”データが不揮発性メモリセルの閾値電圧を高くするデータ、“０”データが不揮発性メモリセルの閾値電圧を低くするデータである場合について、一例を説明する。
【００５６】
メインアレイ１０内の不揮発性メモリセルにデータを書き込むとき、メインアレイ１０内の不揮発性メモリセルすべてに書き込むデータのうち、“１”カウンタ１６が“１”データを計数し、“０”カウンタ１７が“０”データを計数する。計数した結果から比較回路１５は“１”データの方が“０”データよりも多いならば“Ｈ”というデータを、“０”データの方が“１”データよりも多いか等しいならば“Ｌ”というデータを記憶回路１４に書き込む（なお、等しいときに“Ｈ”にしてもよい）。データ変換回路１３は記憶回路１４から出力される値が“Ｈ”というデータならば論理を反転し、“Ｌ”というデータならば論理をそのままとする。データ変換回路１３の論理が決定した段階でメインアレイ１０内の不揮発性メモリセルすべてにデータを書き込む。
【００５７】
メインアレイ１０内の不揮発性メモリセルからデータを読み出すとき、データ変換回路１３はカラムデコーダ／リード／ライト回路１２を介してメインアレイ１０内の不揮発性メモリセルから読み出されるデータを変換前のデータに復元して出力する。ここでも記憶回路１４のデータによって制御される。
【００５８】
上記のように本実施の形態によれば、メインアレイ１０内の不揮発性メモリセルのデータ保持特性に優れた極性にデータを変換して保持することにより、低い閾値電圧となる不揮発性メモリセルの数を、高い閾値電圧となる不揮発性メモリセルの数以上とでき、その結果として、統計的にデータ保持特性を改善することができる。
【００５９】
また、図２に示すようにメインアレイ１０を複数（例えば８つ）のサブアレイに分割し、サブアレイ毎にデータ変換回路の論理を決定するように構成してもよい。記憶回路１４は、サブアレイの分割数に応じたビット数のものとする。この場合、低い閾値電圧となる不揮発性メモリセルの方が高い閾値電圧となる不揮発性メモリセルの数を上回るようにすることをサブアレイ毎に実現することにより、メインアレイ全体を対象とする場合よりもさらにデータ保持特性を向上させることができる。
【００６０】
なお、図１と図２に示す点線の下にある比較回路１５、“１”カウンタ１６、“０”カウンタ１７は必ずしも半導体不揮発性記憶装置内にある必要はなく、ライタ等の外部装置によって実現されていてもかまわない。
【００６１】
（実施の形態２）
本発明の実施の形態２における半導体不揮発性記憶装置について、図３と図４を用いて説明する。
【００６２】
３０は書き込むデータのうち、“１”の場合はインクリメントし、“０”の場合はディクリメントするアップダウンカウンタである。
【００６３】
メインアレイ１０内の不揮発性メモリセルがチャージゲインよりもチャージロスに弱いデバイスであり、書き込むデータのうち、“１”データが不揮発性メモリセルの閾値電圧を高くするデータ、“０”データが不揮発性メモリセルの閾値電圧を低くするデータである場合について、一例を説明する。
【００６４】
メインアレイ１０内の不揮発性メモリセルにデータを書き込むとき、アップダウンカウンタ３０はメインアレイ１０内の不揮発性メモリセルすべてに書き込むデータのうち、“１”であればインクリメントし、“０”であればディクリメントする。アップダウンカウンタ３０の計数値が正であれば“Ｈ”というデータを、負または“０”であれば“Ｌ”というデータを記憶回路１４に書き込む（なお、“０”のときに“Ｈ”にしてもよい）。データ変換回路１３は記憶回路１４から出力される値が“Ｈ”というデータならば論理を反転し、“Ｌ”というデータならば論理をそのままとする。データ変換回路１３の論理が決定した段階でメインアレイ１０内の不揮発性メモリセルすべてにデータを書き込む。
【００６５】
メインアレイ１０内の不揮発性メモリセルからデータを読み出すとき、データ変換回路１３はカラムデコーダ／リード／ライト回路１２を介してメインアレイ１０内の不揮発性メモリセルから読み出されるデータを変換前のデータに復元して出力する。ここでも記憶回路１４のデータによって制御される。
【００６６】
上記のように本実施の形態によれば、メインアレイ１０内の不揮発性メモリセルのデータ保持特性に優れた極性にデータを変換して保持することにより、低い閾値電圧となる不揮発性メモリセルの数を、高い閾値電圧となる不揮発性メモリセルの数以上とでき、その結果として、統計的にデータ保持特性を改善することができる。
【００６７】
また、図４に示すようにメインアレイ１０を複数（例えば８つ）のサブアレイに分割し、サブアレイ毎にデータ変換回路の論理を決定するように構成してもよい。記憶回路１４は、サブアレイの分割数に応じたビット数のものとする。この場合、低い閾値電圧となる不揮発性メモリセルの方が高い閾値電圧となる不揮発性メモリセルの数を上回るようにすることをサブアレイ毎に実現することにより、メインアレイ全体を対象とする場合よりもさらにデータ保持特性を向上させることができる。
【００６８】
なお、図３と図４に示す点線の下にあるアップダウンカウンタ３０は必ずしも半導体不揮発性記憶装置内にある必要はなく、ライタ等の外部装置によって実現されていてもかまわない。
【００６９】
（実施の形態３）
本発明の実施の形態３における半導体不揮発性記憶装置について、図５、図６、図７、図８を用いて説明する。
【００７０】
１０は４値の情報を記憶できる不揮発性メモリセルから構成されるメインアレイ、５０は書き込むデータのうち、“００”だけを計数するカウンタ、５１は書き込むデータのうち、“０１”だけを計数するカウンタ、５２は書き込むデータのうち、“１０”だけを計数するカウンタ、５３は書き込むデータのうち、“１１”だけを計数するカウンタである。
【００７１】
メインアレイ１０内の不揮発性メモリセルがチャージゲインよりもチャージロスに弱いデバイスであり、書き込むデータのうち、“１０”データが不揮発性メモリセルの閾値電圧を一番高くするデータ、“１１”データが不揮発性メモリセルの閾値電圧を２番目に高くするデータ、“０１”データが不揮発性メモリセルの閾値電圧を３番目に高くするデータ、“００”データが不揮発性メモリセルの閾値電圧を４番目に高くするデータである場合について、一例を説明する。
【００７２】
メインアレイ１０内の不揮発性メモリセルにデータを書き込むとき、カウンタ５０、カウンタ５１、カウンタ５２、カウンタ５３はメインアレイ１０内の不揮発性メモリセルすべてに書き込むデータのうち、それぞれ“００”データ、“０１”データ、“１０”データ、“１１”データを計数する。例えば、“００”データが３０００ビット、“０１”データが５０００ビット、“１０”データが７０００ビット、“１１”データが１００００ビットになったとする。計数した結果から比較回路１５は２４通り（＝４！通り）ある組み合わせの中から“１１”データのビット数（１００００ビット）が一番多く、“１０”データのビット数（７０００ビット）が２番目に多く、“０１”データのビット数（５０００ビット）が３番目に多く、“００”データのビット数（３０００ビット）が４番目に多いことに対応した記憶回路１４のビット位置に“Ｈ”と言うデータを書き込む。データ変換回路１３は記憶回路１４から出力される２４ビットのうち、“Ｈ”になっているビット位置を確認して、“００”、“０１”、“１１”、“１０”データを入力されたときにそれぞれ“１０”、“１１”、“００”、“０１”データとして出力する論理を決定する。データ変換回路１３の論理が決定した段階でメインアレイ１０内の不揮発性メモリセルすべてにデータを書き込む。
【００７３】
メインアレイ１０内の不揮発性メモリセルからデータを読み出すとき、データ変換回路１３はカラムデコーダ／リード／ライト回路１２を介してメインアレイ１０内の不揮発性メモリセルから読み出されるデータを変換前のデータに復元して出力する。ここでも記憶回路１４のデータによって制御される。
【００７４】
上記のように本実施の形態によれば、図５（ｂ）に示すように、一番高い閾値電圧となるメインアレイ１０内の不揮発性メモリセルの数が一番少なくなり、２番目に高い閾値電圧となるメインアレイ１０内の不揮発性メモリセルの数が２番目に少なくなり、３番目に高い閾値電圧となるメインアレイ１０内の不揮発性メモリセルの数が３番目に少なくなり、４番目に高い閾値電圧となるメインアレイ１０内の不揮発性メモリセルの数が４番目に少なくなり、その結果として、統計的にデータ保持特性を改善することができる。
【００７５】
図５を用いた説明では４値だけについて説明したが、８値、１６値といった多値についても同様の構成を用いることで、統計的にデータ保持特性を改善する効果が得られる。但し、８値、１６値となった場合、データの組み合わせがそれぞれ８！＝４０３２０通り、１６！通りとなり、記憶回路１４のビット数が増大するため、図７に示すように記憶回路１４の入力部と出力部にそれぞれエンコーダ７０とデコーダ７１を設けることで記憶回路１４のビット数を減らすことが可能である。
【００７６】
また、図６または図８に示すように、図５または図７に示すメインアレイ１０を複数（例えば８つ）のサブアレイに分割し、サブアレイ毎にデータ変換回路の論理を決定することで、メインアレイ全体を対象とする場合よりもさらにデータ保持特性を向上させることができる。
【００７７】
なお、図５、図６、図７、図８に示す点線の下にある比較回路１５、“００”カウンタ５０、“０１”カウンタ５１、“１０”カウンタ５２、“１１”カウンタ５３は必ずしも半導体不揮発性記憶装置内にある必要はなく、ライタ等の外部装置によって実現されていてもかまわない。
【００７８】
（実施の形態４）
本発明の実施の形態４における半導体不揮発性記憶装置について、図９、図１０を用いて説明する。
【００７９】
１０は４値の情報を記憶できる不揮発性メモリセルから構成されるメインアレイ、９０は書き込むデータのうち、“００”と“０１”を計数する“０＊”カウンタ、９１は書き込むデータのうち、“１０”と“１１”を計数する“１＊”カウンタである。“０＊”カウンタ９０は、不揮発性メモリセルへ書き込むＭＳＢが０であるデータを計数するものであり、“１＊”カウンタ９１は、不揮発性メモリセルへ書き込むＭＳＢが１であるデータを計数するものである。
【００８０】
メインアレイ１０内の不揮発性メモリセルがチャージゲインよりもチャージロスに弱いデバイスであり、書き込むデータのうち、“１０”データが不揮発性メモリセルの閾値電圧を一番高くするデータ、“１１”データが不揮発性メモリセルの閾値電圧を２番目に高くするデータ、“０１”データが不揮発性メモリセルの閾値電圧を３番目に高くするデータ、“００”データが不揮発性メモリセルの閾値電圧を４番目に高くするデータである場合について、一例を説明する。
【００８１】
メインアレイ１０内の不揮発性メモリセルにデータを書き込むとき、“０＊”カウンタ９０、“１＊”カウンタ９１はメインアレイ１０内の不揮発性メモリセルすべてに書き込むデータのうち、それぞれ“００”と“０１”データ、“１０”と“１１”データを計数する。例えば、“００”データが３０００ビット、“０１”データが５０００ビット、“１０”データが１００００ビット、“１１”データが７０００ビットであるとき、カウンタ９０の値は８０００、カウンタ９１の値は１７０００となる。計数した結果から比較回路１５は“０＊”カウンタ９０の値（８０００）と“１＊”カウンタ９１の値（１７０００）の値を比較し、“１＊”カウンタ９１の方が“０＊”カウンタ９０の値よりも大きければ“Ｈ”というデータを、“１＊”カウンタ９１の方が“０＊”カウンタ９０の値よりも小さいか等しければ“Ｌ”というデータを記憶回路１４に書き込む（なお、等しいときに“Ｈ”にしてもよい）。データ変換回路１３は記憶回路１４から出力される値が“Ｈ”というデータならば、“００”、“０１”、“１１”、“１０”データを入力されたときにそれぞれ“１１”、“１０”、“００”、“０１”データとして出力し、“Ｌ”というデータならばそのまま出力するように論理を決定する。データ変換回路１３の論理が決定した段階でメインアレイ１０内の不揮発性メモリセルすべてにデータを書き込む。
【００８２】
メインアレイ１０内の不揮発性メモリセルからデータを読み出すとき、データ変換回路１３はカラムデコーダ／リード／ライト回路１２を介してメインアレイ１０内の不揮発性メモリセルから読み出されるデータを変換前のデータに復元して出力する。ここでも記憶回路１４のデータによって制御される。
【００８３】
上記のように本実施の形態によれば、図９（ｂ）に示すように、一番高い閾値電圧となるメインアレイ１０内の不揮発性メモリセル数と２番目に高い閾値電圧となるメインアレイ１０内の不揮発性メモリセル数の合計が、３番目に高い閾値電圧となるメインアレイ１０内の不揮発性メモリセル数と４番目に高い閾値電圧となるメインアレイ１０内の不揮発性メモリセル数の合計よりも少なくなり、その結果として、統計的にデータ保持特性を改善することができる。
【００８４】
図９を用いた説明では４値だけについて説明したが、８値、１６値といった多値についても同様の構成を用いることで、統計的にデータ保持特性を改善する効果が得られる。
【００８５】
また、図１０に示すように、図９に示すメインアレイ１０を複数（例えば８つ）のサブアレイに分割し、サブアレイ毎にデータ変換回路の論理を決定することで、メインアレイ全体を対象とする場合よりもさらにデータ保持特性を向上させることができる。
【００８６】
なお、図９、図１０に示す点線の下にある比較回路１５、“０＊”カウンタ９０、“１＊”カウンタ９１は必ずしも半導体不揮発性記憶装置内にある必要はなく、ライタ等の外部装置によって実現されていてもかまわない。
【００８７】
（実施の形態５）
本発明の実施の形態５における半導体不揮発性記憶装置について、図１１、図１２を用いて説明する。
【００８８】
１０は４値の情報を記憶できる不揮発性メモリセルから構成されるメインアレイ、１５はメインアレイ１０内の不揮発性メモリセル総数の半値と“００”カウンタ５０の値もしくは“１０”カウンタ５２の値を比較する比較回路、１１０は比較回路からの出力を選択するセレクタである。
【００８９】
書き込むデータのうち、“１０”データが不揮発性メモリセルの閾値電圧を一番高くするデータ、“１１”データが不揮発性メモリセルの閾値電圧を２番目に高くするデータ、“０１”データが不揮発性メモリセルの閾値電圧を３番目に高くするデータ、“００”データが不揮発性メモリセルの閾値電圧を４番目に高くするデータである場合について、一例を説明する。
【００９０】
まず、セレクタ１１０で“１０”カウンタ５２を選択した場合の動作を説明する。メインアレイ１０内の不揮発性メモリセルがチャージゲインよりもチャージロスに弱いデバイスの場合、セレクタ１１０は“１０”カウンタ５２を選択し、“１０”カウンタ５２のみが使用される。メインアレイ１０内の不揮発性メモリセルにデータを書き込むとき、“１０”カウンタ５２は、メインアレイ１０内の不揮発性メモリセルすべてに書き込むデータのうち、不揮発性メモリセルを一番高い閾値電圧にするデータである“１０”データを計数する。計数した結果から比較回路１５はメインアレイ１０内の不揮発性メモリセル総数の半値と“１０”カウンタ５２の値を比較し、“１０”カウンタ５２の方が大きければ“Ｈ”というデータを、“１０”カウンタ５２の方が小さければ“Ｌ”というデータを、セレクタ１１０を介して記憶回路１４に書き込む。等しいときは“Ｈ”を書き込む。データ変換回路１３は記憶回路１４から出力される値が“Ｈ”というデータならば、“００”、“０１”、“１１”、“１０”データを入力されたときにそれぞれ“０１”、“１１”、“１０”、“００”データとして出力し、“Ｌ”というデータならばそのまま出力するように論理を決定する。データ変換回路１３の論理が決定した段階でメインアレイ１０内の不揮発性メモリセルすべてにデータを書き込む。
【００９１】
次に、セレクタ１１０で“００”カウンタ５０を選択した場合の動作を説明する。メインアレイ１０内の不揮発性メモリセルがチャージロスよりもチャージゲインに弱いデバイスの場合、セレクタ１１０は“００”カウンタ５０を選択し、“００”カウンタ５０のみが使用される。メインアレイ１０内の不揮発性メモリセルにデータを書き込むとき、“００”カウンタ５０は、メインアレイ１０内の不揮発性メモリセルすべてに書き込むデータのうち、不揮発性メモリセルを一番低い閾値電圧にするデータである“００”データを計数する。計数した結果から比較回路１５はメインアレイ１０内の不揮発性メモリセル総数の半値と“００”カウンタ５０の値を比較し、“００”カウンタ５０の方が大きければ“Ｈ”というデータを、“００”カウンタ５０の方が小さいか等しければ“Ｌ”というデータを、セレクタ１１０を介して記憶回路１４に書き込む。データ変換回路１３は記憶回路１４から出力される値が“Ｈ”というデータならば、“００”、“０１”、“１１”、“１０”データを入力されたときにそれぞれ“１０”、“００”、“０１”、“１１”データとして出力し、“Ｌ”というデータならばそのまま出力するように論理を決定する。データ変換回路１３の論理が決定した段階でメインアレイ１０内の不揮発性メモリセルすべてにデータを書き込む。
【００９２】
メインアレイ１０内の不揮発性メモリセルからデータを読み出すとき、データ変換回路１３はカラムデコーダ／リード／ライト回路１２を介してメインアレイ１０内の不揮発性メモリセルから読み出されるデータを変換前のデータに復元して出力する。ここでも記憶回路１４のデータによって制御される。
【００９３】
上記のように本実施の形態によれば、図１１（ｂ）に示すように、一番高い閾値電圧となるメインアレイ１０内の不揮発性メモリセル数がメインアレイ１０内の不揮発性メモリセル総数の半値以上の場合、一番低い閾値電圧となるメインアレイ１０内の不揮発性メモリセル数となるようにし、その結果として、統計的にデータ保持特性を改善することができる。
【００９４】
図１１を用いた説明では４値だけについて説明したが、８値、１６値といった多値についても同様の構成を用いることで、統計的にデータ保持特性を改善する効果が得られる。
【００９５】
また、図１２に示すように、図１１に示すメインアレイ１０を複数（例えば８つ）のサブアレイに分割し、サブアレイ毎にデータ変換回路の論理を決定することで、メインアレイ全体を対象とする場合よりもさらにデータ保持特性を向上させることができる。
【００９６】
なお、図１１、図１２に示す点線の下にあるセレクタ１１０、比較回路１５、“００”カウンタ５０、“１０”カウンタ５２は必ずしも半導体不揮発性記憶装置内にある必要はなく、ライタ等の外部装置によって実現されていてもかまわない。
【００９７】
（実施の形態６）
本発明の実施の形態６における半導体不揮発性記憶装置について、図１３、図１４を用いて説明する。
【００９８】
１０は４値の情報を記憶できる不揮発性メモリセルから構成されるメインアレイ、５０は書き込むデータのうち、“００”を計数し、その計数値がメインアレイ１０内の不揮発性メモリセル総数の半値となると、ＭＳＢが１となる“００”カウンタ、５２も同様に書き込むデータのうち、“１０”を計数し、その計数値がメインアレイ１０内の不揮発性メモリセル総数の半値となると、ＭＳＢが１となる“１０”カウンタである。
【００９９】
書き込むデータのうち、“１０”データが不揮発性メモリセルの閾値電圧を一番高くするデータ、“１１”データが不揮発性メモリセルの閾値電圧を２番目に高くするデータ、“０１”データが不揮発性メモリセルの閾値電圧を３番目に高くするデータ、“００”データが不揮発性メモリセルの閾値電圧を４番目に高くするデータである場合について、一例を説明する。
【０１００】
まず、セレクタ１１０で“１０”カウンタ５２を選択した場合の動作を説明する。メインアレイ１０内の不揮発性メモリセルがチャージゲインよりもチャージロスに弱いデバイスの場合、セレクタ１１０は“１０”カウンタ５２を選択し、“１０”カウンタ５２のみが使用される。メインアレイ１０内の不揮発性メモリセルにデータを書き込むとき、“１０”カウンタ５２は、メインアレイ１０内の不揮発性メモリセルすべてに書き込むデータのうち、不揮発性メモリセルを一番高い閾値電圧にするデータである“１０”データを計数する。計数した結果からＭＳＢが１になっていれば“Ｈ”というデータを、ＭＳＢが０になっていれば“Ｌ”というデータを、セレクタ１１０を介して記憶回路１４に書き込む。データ変換回路１３は記憶回路１４から出力される値が“Ｈ”というデータならば、“００”、“０１”、“１１”、“１０”データを入力されたときにそれぞれ“０１”、“１１”、“１０”、“００”データとして出力し、“Ｌ”というデータならばそのまま出力するように論理を決定する。データ変換回路１３の論理が決定した段階でメインアレイ１０内の不揮発性メモリセルすべてにデータを書き込む。
【０１０１】
次に、セレクタ１１０で“００”カウンタ５０を選択した場合の動作を説明する。メインアレイ１０内の不揮発性メモリセルがチャージロスよりもチャージゲインに弱いデバイスの場合、セレクタ１１０は“００”カウンタ５０を選択し、“００”カウンタ５０のみが使用される。メインアレイ１０内の不揮発性メモリセルにデータを書き込むとき、“００”カウンタ５０は、メインアレイ１０内の不揮発性メモリセルすべてに書き込むデータのうち、不揮発性メモリセルを一番低い閾値電圧にするデータである“００”データを計数する。計数した結果からＭＳＢが１になっていれば“Ｈ”というデータを、ＭＳＢが０になっていれば“Ｌ”というデータを、セレクタ１１０を介して記憶回路１４に書き込む。データ変換回路１３は記憶回路１４から出力される値が“Ｈ”というデータならば、“００”、“０１”、“１１”、“１０”データを入力されたときにそれぞれ“１０”、“００”、“０１”、“１１”データとして出力し、“Ｌ”というデータならばそのまま出力するように論理を決定する。データ変換回路１３の論理が決定した段階でメインアレイ１０内の不揮発性メモリセルすべてにデータを書き込む。
【０１０２】
メインアレイ１０内の不揮発性メモリセルからデータを読み出すとき、データ変換回路１３はカラムデコーダ／リード／ライト回路１２を介してメインアレイ１０内の不揮発性メモリセルから読み出されるデータを変換前のデータに復元して出力する。ここでも記憶回路１４のデータによって制御される。
【０１０３】
上記のように本実施の形態によれば、図１３（ｂ）に示すように、一番高い閾値電圧となるメインアレイ１０内の不揮発性メモリセル数がメインアレイ１０内の不揮発性メモリセル総数の半値以上の場合、一番低い閾値電圧となるメインアレイ１０内の不揮発性メモリセル数となるようにし、その結果として、統計的にデータ保持特性を改善することができる。
【０１０４】
図１３を用いた説明では４値だけについて説明したが、８値、１６値といった多値についても同様の構成を用いることで、統計的にデータ保持特性を改善する効果が得られる。
【０１０５】
また、図１４に示すように、図１３に示すメインアレイ１０を複数（例えば８つ）のサブアレイに分割し、サブアレイ毎にデータ変換回路の論理を決定することで、メインアレイ全体を対象とする場合よりもさらにデータ保持特性を向上させることができる。
【０１０６】
なお、図１３、図１４に示す点線の下にあるセレクタ１１０、“００”カウンタ５０、“１０”カウンタ５２は必ずしも半導体不揮発性記憶装置内にある必要はなく、ライタ等の外部装置によって実現されていてもかまわない。
【０１０７】
（実施の形態７）
本発明の実施の形態７における半導体不揮発性記憶装置について、図１５、図１６を用いて説明する。本実施の形態は、“０”縮退または“１”縮退が発生した不揮発性メモリセルのデータを変換して書き込み／読み出しをすることにより、その半導体不揮発性記憶装置の再利用を可能とするものである。
【０１０８】
１０は２値の情報を記憶できる不揮発性メモリセルから構成されるメインアレイ、１１はメインアレイ１０内のワードラインを駆動するローデコーダ、１２はメインアレイ１０内のビットラインを駆動するカラムデコーダとメインアレイ１０内の不揮発性メモリセルへのデータの書き込み、不揮発性メモリからのデータの読み出しを行うリード／ライト回路、１３は書き込むデータや読み出すデータを変換するデータ変換回路、１４はデータ変換信号を記憶する記憶回路である。
【０１０９】
メインアレイ１０内の不揮発性メモリセルの１つが“０”縮退を起こしており、書き込むデータのうち、“１”データが不揮発性メモリセルの閾値電圧を高くするデータ、“０”データが不揮発性メモリセルの閾値電圧を低くするデータである場合について、一例を説明する。
【０１１０】
メインアレイ１０内の不揮発性メモリセルすべてにデータを書き込むとき、記憶回路１４にデータ変換信号“Ｌ”を書き込むことでデータ変換回路１３は入力されるデータをそのまま出力する論理とする。データ変換回路１３の論理が決定した段階でメインアレイ１０内の不揮発性メモリセルすべてにデータを書き込む。書き込み後、メインアレイ１０内の不揮発性メモリセルすべてのデータを、データ変換回路１３を介して読み出したとき、“１”データとなっているはずの１つの不揮発性メモリセルが“０”データを出力している場合、図１５に図示していないが、消去回路にてメインアレイ１０内の不揮発性メモリセルすべてを消去して“０”データとし、再度、メインアレイ１０内の不揮発性メモリに前回書き込んだデータと同じデータを書き込む。このとき、記憶回路１４にデータ変換信号“Ｈ”を書き込むことでデータ変換回路１３は入力されるデータを反転して出力する論理とする。
【０１１１】
上記のように本実施の形態によれば、“０”縮退を起した１つの不揮発性メモリセルが存在する場合でも、その半導体不揮発性記憶装置の再利用が可能になる。
【０１１２】
また、図１６に示すように、図１５に示すメインアレイ１０を複数（例えば８つ）のサブアレイに分割し、サブアレイ毎にデータ変換回路の論理を決定することで、メインアレイ全体を対象とする場合よりもさらに再利用の可能性を向上させることができる。
【０１１３】
（実施の形態８）
本発明の実施の形態８における半導体不揮発性記憶装置について、図１７を用いて説明する。本実施の形態は、チャージロスまたはチャージゲインが発生した不揮発性メモリセルのデータを変換して書き込み／読み出しをすることにより、その半導体不揮発性記憶装置の再利用を可能にするものである。
【０１１４】
１０は２値の情報を記憶できる不揮発性メモリセルから構成されるメインアレイ、１１はメインアレイ１０内のワードラインを駆動するローデコーダ、１２はメインアレイ１０内のビットラインを駆動するカラムデコーダとメインアレイ１０内の不揮発性メモリセルへのデータの書き込み、不揮発性メモリからのデータの読み出しを行うリード／ライト回路、１３は書き込むデータや読み出すデータを変換するデータ変換回路、１５はアドレス同士を比較する比較回路、１７０はチャージゲインが発生した不揮発性メモリセルのアドレスを記憶するチャージゲイン用アドレス記憶回路、１７１はチャージゲインが発生した不揮発性メモリセルのＩ／Ｏ位置を記憶するチャージゲイン用Ｉ／Ｏ位置記憶回路、１７２はチャージロスが発生した不揮発性メモリセルのアドレスを記憶するチャージロス用アドレス記憶回路、１７３はチャージロスが発生した不揮発性メモリセルのＩ／Ｏ位置を記憶するチャージロス用Ｉ／Ｏ位置記憶回路である。
【０１１５】
メインアレイ１０内の不揮発性メモリセルの１つがチャージロスを発生しており、書き込むデータのうち、“１”データが不揮発性メモリセルの閾値電圧を高くするデータ、“０”データが不揮発性メモリセルの閾値電圧を低くするデータである場合について、一例を説明する。
【０１１６】
メインアレイ１０内の不揮発性メモリセルにデータを書き込む前にチャージロスが発生した不揮発性メモリセルのアドレスとＩ／Ｏ位置をそれぞれチャージロス用アドレス記憶回路１７２、チャージロス用Ｉ／Ｏ位置記憶回路１７３に書き込んでおく。メインアレイ１０内の不揮発性メモリセルへデータ書き込み開始後、入力されたアドレスとチャージロス用アドレス記憶回路１７２が出力するアドレスが一致した場合、チャージロス用Ｉ／Ｏ位置記憶回路１７３が出力するＩ／Ｏ位置のデータが“０”データであれば、データ変換回路１３はそのまま“０”データをカラムデコーダ／リード／ライト回路１２へ出力し、“１”データであれば変換して“０”データとして出力する。
【０１１７】
メインアレイ１０内の不揮発性メモリセルからデータを読み出すとき、データ変換回路１３はカラムデコーダ／リード／ライト回路１２を介してメインアレイ１０内の不揮発性メモリセルから読み出されるデータを変換前のデータに復元して出力する。ここでも比較回路１５の出力データによって制御される。
【０１１８】
上記のように本実施の形態によれば、チャージロスが発生した不揮発性メモリセルの閾値電圧を低く保つことにより、その半導体不揮発性記憶装置の再利用が可能となる。
【０１１９】
（実施の形態９）
本発明の実施の形態９における半導体不揮発性記憶装置について、図１８、図１９を用いて説明する。本実施の形態は、チャージロスまたはチャージゲインが発生した不揮発性メモリセルのデータを変換して書き込み／読み出しをすることにより、その半導体不揮発性記憶装置の再利用を可能にするものである。
【０１２０】
１０は４値の情報を記憶できる不揮発性メモリセルから構成されるメインアレイ、１８０はチャージロスが発生した不揮発性メモリセルに書き込まれていたデータを記憶するチャージロス用データ記憶回路、１８１はチャージゲインが発生した不揮発性メモリセルに書き込まれていたデータを記憶するチャージゲイン用データ記憶回路である。
【０１２１】
メインアレイ１０内の不揮発性メモリセルの１つがチャージロスを発生しており、書き込むデータのうち、“１０”データが不揮発性メモリセルの閾値電圧を一番高くするデータ、“１１”データが不揮発性メモリセルの閾値電圧を２番目に高くするデータ、“０１”データが不揮発性メモリセルの閾値電圧を３番目に高くするデータ、“００”データが不揮発性メモリセルの閾値電圧を４番目に高くするデータである場合について、一例を説明する。
【０１２２】
メインアレイ１０内の不揮発性メモリセルにデータを書き込むとき、チャージロスが発生した不揮発性メモリセルに書き込まれていた“１１”データをチャージロス用データ記憶回路１８０と記憶回路１４に書き込む。データ変換回路１３は記憶回路１４から出力される“１１”データが書き込まれるメインアレイ１０内の不揮発性メモリセルすべての閾値電圧を一番低い閾値電圧となる“００”データに変換するように論理を決定する。データ変換回路１３の論理が決定した段階でメインアレイ１０内の不揮発性メモリセルすべてにデータを書き込む。
【０１２３】
メインアレイ１０内の不揮発性メモリセルからデータを読み出すとき、データ変換回路１３はカラムデコーダ／リード／ライト回路１２を介してメインアレイ１０内の不揮発性メモリセルから読み出されるデータを変換前のデータに復元して出力する。ここでも記憶回路１４のデータによって制御される。
【０１２４】
上記のように本実施の形態によれば、チャージロスが発生した不揮発性メモリセルに書き込まれていたデータを利用することにより、その半導体不揮発性記憶装置の再利用が可能となる。
【０１２５】
図１８を用いた説明では４値だけについて説明したが、８値、１６値といった多値についても同様の構成を用いることで再利用を可能とする効果が得られる。
【０１２６】
また、図１９に示すように、図１８に示すメインアレイ１０を複数（例えば８つ）のサブアレイに分割し、サブアレイ毎にデータ変換回路の論理を決定することで、メインアレイ全体を対象とする場合よりもさらに再利用の可能性を向上させることができる。
【０１２７】
なお、図１８、図１９に示す点線の下にあるチャージロス用データ記憶回路１８０、チャージゲイン用データ記憶回路１８１は必ずしも半導体不揮発性記憶装置内にある必要はなく、ライタ等の外部装置によって実現されていてもかまわない。
【産業上の利用可能性】
【０１２８】
本発明の半導体不揮発性記憶装置は、不揮発性メモリ、特にはフラッシュＥＥＰＲＯＭ等として有用である。
【図面の簡単な説明】
【０１２９】
【図１】本発明の実施の形態１における半導体不揮発性記憶装置の構成を示すブロック図
【図２】本発明の実施の形態１の変形の形態における半導体不揮発性記憶装置の構成を示すブロック図
【図３】本発明の実施の形態２における半導体不揮発性記憶装置の構成を示すブロック図
【図４】本発明の実施の形態２の変形の形態における半導体不揮発性記憶装置の構成を示すブロック図
【図５】本発明の実施の形態３における半導体不揮発性記憶装置の構成およびその動作を示すブロック図
【図６】本発明の実施の形態３の変形の形態における半導体不揮発性記憶装置の構成を示すブロック図
【図７】本発明の実施の形態３の別の変形の形態における半導体不揮発性記憶装置の構成を示すブロック図
【図８】本発明の実施の形態３のさらに別の変形の形態における半導体不揮発性記憶装置の構成を示すブロック図
【図９】本発明の実施の形態４における半導体不揮発性記憶装置の構成およびその動作を示すブロック図
【図１０】本発明の実施の形態４の変形の形態における半導体不揮発性記憶装置の構成を示すブロック図
【図１１】本発明の実施の形態５における半導体不揮発性記憶装置の構成およびその動作を示すブロック図
【図１２】本発明の実施の形態５の変形の形態における半導体不揮発性記憶装置の構成を示すブロック図
【図１３】本発明の実施の形態６における半導体不揮発性記憶装置の構成およびその動作を示すブロック図
【図１４】本発明の実施の形態６の変形の形態における半導体不揮発性記憶装置の構成を示すブロック図
【図１５】本発明の実施の形態７における半導体不揮発性記憶装置の構成を示すブロック図
【図１６】本発明の実施の形態７の変形の形態における半導体不揮発性記憶装置の構成を示すブロック図
【図１７】本発明の実施の形態８における半導体不揮発性記憶装置の構成を示すブロック図
【図１８】本発明の実施の形態９における半導体不揮発性記憶装置の構成を示すブロック図
【図１９】本発明の実施の形態９の変形の形態における半導体不揮発性記憶装置の構成を示すブロック図
【符号の説明】
【０１３０】
１０：メインアレイ
１１：ローデコーダ
１２：カラムデコーダ／リード／ライト回路
１３：データ変換回路
１４：記憶回路
１５：比較回路
１６：“１”カウンタ
１７：“０”カウンタ
３０：アップダウンカウンタ
５０：“００”カウンタ
５１：“０１”カウンタ
５２：“１０”カウンタ
５３：“１１”カウンタ
７０：エンコーダ
７１：デコーダ
９０：“０＊”カウンタ
９１：“１＊”カウンタ
１１０：セレクタ
１７０：チャージゲイン用アドレス記憶回路
１７１：チャージゲイン用Ｉ／Ｏ位置記憶回路
１７２：チャージロス用アドレス記憶回路
１７３：チャージロス用Ｉ／Ｏ位置記憶回路
１８０：チャージロス用データ記憶回路
１８１：チャージゲイン用データ記憶回路
【図１】
2005100527.tif 000003
【図２】
2005100527.tif 000004
【図３】
2005100527.tif 000005
【図４】
2005100527.tif 000006
【図５】
2005100527.tif 000007
【図６】
2005100527.tif 000008
【図７】
2005100527.tif 000009
【図８】
2005100527.tif 000010
【図９】
2005100527.tif 000011
【図１０】
2005100527.tif 000012
【図１１】
2005100527.tif 000013
【図１２】
2005100527.tif 000014
【図１３】
2005100527.tif 000015
【図１４】
2005100527.tif 000016
【図１５】
2005100527.tif 000017
【図１６】
2005100527.tif 000018
【図１７】
2005100527.tif 000019
【図１８】
2005100527.tif 000020
【図１９】
2005100527.tif 000021