(57)【要約】【課題】十分に高いＧｅ組成を有するＳｉＧｅ層を含み、転位密度の低いひずみＳＯＩ基板を製造できる方法を提供する。【解決手段】基板（１）上に、絶縁膜（２）、Ｓｉ結晶層（３）、ひずみＳｉＧｅ結晶層（４）が積層された積層構造基板を酸化雰囲気中で熱処理し、表面に酸化膜（６）を形成するとともにひずみＳｉＧｅ結晶層（４）およびＳｉ結晶層（３）の組成を均一化して最初のＳｉＧｅ結晶層よりもＧｅ組成を増大させた格子緩和ＳｉＧｅ結晶層（７）を形成する工程と、表面に形成された酸化膜（６）を除去し、露出した格子緩和ＳｉＧｅ結晶層（７）を薄膜化する工程と、薄膜化した格子緩和ＳｉＧｅ結晶層（７）上にひずみＳｉ結晶層（９）をエピタキシャル成長する工程とを含むことを特徴とするひずみＳＯＩ基板の製造方法。【選択図】    図１
2005044892.tif 000002
【特許請求の範囲】
【請求項１】
基板上に、絶縁膜、Ｓｉ結晶層、ひずみＳｉＧｅ結晶層が積層された積層構造基板を酸化雰囲気中で熱処理し、表面に酸化膜を形成するとともに前記ひずみＳｉＧｅ結晶層およびＳｉ結晶層の組成を均一化して最初のＳｉＧｅ結晶層よりもＧｅ組成を増大させた格子緩和ＳｉＧｅ結晶層を形成する工程と、
表面に形成された酸化膜を除去し、露出した格子緩和ＳｉＧｅ結晶層を薄膜化する工程と
を含むことを特徴とするＳＧＯＩ基板の製造方法。
【請求項２】
基板上に、絶縁膜、Ｓｉ結晶層、ひずみＳｉＧｅ結晶層が積層された積層構造基板を酸化雰囲気中で熱処理し、表面に酸化膜を形成するとともに前記ひずみＳｉＧｅ結晶層およびＳｉ結晶層の組成を均一化して最初のＳｉＧｅ結晶層よりもＧｅ組成を増大させた格子緩和ＳｉＧｅ結晶層を形成する工程と、
表面に形成された酸化膜を除去し、露出した格子緩和ＳｉＧｅ結晶層を薄膜化する工程と、
前記薄膜化した格子緩和ＳｉＧｅ結晶層上にひずみＳｉ結晶層をエピタキシャル成長する工程と
を含むことを特徴とするひずみＳＯＩ基板の製造方法。
【請求項３】
基板上に、絶縁膜、Ｓｉ結晶層、ひずみＳｉＧｅ結晶層が積層された積層構造基板を酸化雰囲気中で熱処理し、表面に酸化膜を形成するとともに前記ひずみＳｉＧｅ結晶層およびＳｉ結晶層の組成を均一化して最初のＳｉＧｅ結晶層よりもＧｅ組成を増大させた格子緩和ＳｉＧｅ結晶層を有するＳＧＯＩ基板を作製する工程と、
前記ＳＧＯＩ基板を、格子緩和ＳｉＧｅ結晶層を対向させて、表面に絶縁膜を形成した支持基板に貼り合わせる工程と、
前記支持基板表面に形成された絶縁膜上に格子緩和ＳｉＧｅ結晶層の一部を残して、前記ＳＧＯＩ基板を剥離する工程と、
前記支持基板の絶縁膜上に残った格子緩和ＳｉＧｅ結晶層を薄膜化する工程と、前記格子緩和ＳｉＧｅ結晶層上にひずみＳｉ結晶層を形成する工程と
を含むことを特徴とするひずみＳＯＩ基板の製造方法。
【請求項４】
基板上に、絶縁膜、Ｓｉ結晶層、ひずみＳｉＧｅ結晶層が積層された積層構造基板を酸化雰囲気中で熱処理し、表面に酸化膜を形成するとともに前記ひずみＳｉＧｅ結晶層およびＳｉ結晶層の組成を均一化して最初のＳｉＧｅ結晶層よりもＧｅ組成を増大させた格子緩和ＳｉＧｅ結晶層を形成し、さらに前記格子緩和ＳｉＧｅ結晶層上にひずみＳｉ結晶層を形成してひずみＳＯＩ基板を作製する工程と、
前記ひずみＳＯＩ基板を、ひずみＳｉ結晶層を対向させて、表面に絶縁膜を形成した支持基板に貼り合わせる工程と、
前記支持基板表面に形成された絶縁膜上にひずみＳｉ結晶層および格子緩和ＳｉＧｅ結晶層の一部を残して、前記ひずみＳＯＩ基板を剥離する工程と、
前記支持基板の絶縁膜上に残った格子緩和ＳｉＧｅ結晶層をすべて除去して、ひずみＳｉ結晶層を残す工程と
を含むことを特徴とするひずみＳＯＩ基板の製造方法。
【請求項５】
前記基板上に絶縁膜およびＳｉ結晶層を介して積層されたひずみＳｉＧｅ結晶層についてＧｅ組成をｘ（０＜ｘ＜１）と膜厚をｔ（ｎｍ）としたとき、組成ｘと膜厚ｔとの積ｘｔが１０以上であることを特徴とする請求項１乃至４のいずれかに記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高い電流駆動力を示すひずみＳｉ−ＭＯＳＦＥＴなどの製造に用いられるひずみＳＯＩ基板の製造方法に関する。
【０００２】
【従来の技術】
従来、ＣＭＯＳ回路素子の高性能化・高機能化のためには、個々のトランジスタのゲート長を短縮すると同時にゲート絶縁膜を薄膜化することにより、単位ゲート長あたりの駆動電流を増加させる手法が採られてきた。こうすることにより、必要な駆動電流を得るためのトランジスタのサイズを小さくし、高集積化を可能にすると同時に、駆動電圧の低電圧化により単位素子あたりの消費電力の低減を可能にする。しかし、近年においては、要求される性能向上を達成するためにゲート長を短縮することに対して技術的な障壁が急激に高くなっている。
【０００３】
この状況を緩和するためには、高移動度のチャネル材料を用いるのが有効であると考えられる。こうした高移動度チャネル材料の有力な候補として、ひずみＳｉが挙げられる。ひずみＳｉは、基板面内方向に伸張ひずみを有し、この伸張ひずみの影響によってバンド構造が変化するため、無ひずみのＳｉに比べて、電子および正孔の移動度がいずれも増大する。また、ひずみが増大するほど、電子・正孔移動度は高くなる。
【０００４】
通常、ひずみＳｉは、より格子定数の大きな格子緩和ＳｉＧｅ上にエピタキシャル成長させることにより形成される。また、下地のＳｉＧｅのＧｅ組成が大きくなるほど、ひずみＳｉのひずみ量が大きくなり、その結果として移動度はより高くなる。このひずみＳｉチャネルを有するＭＯＳＦＥＴでＣＭＯＳを構成すれば、同じサイズのＳｉ−ＣＭＯＳよりも高速動作が期待できる。
【０００５】
本発明者らを含む研究グループは、このひずみＳｉとＳＯＩ（Ｓｉ−ｏｎ−ｉｎｓｕｌａｔｏｒ）構造とを組み合わせたＭＯＳＦＥＴ（ひずみＳＯＩ−ＭＯＳＦＥＴ）を提案し、さらにその動作の実証試験を行ってきた（Ｔ．  Ｍｉｚｕｎｏ，  Ｓ．  Ｔａｋａｇｉ，  Ｎ．  Ｓｕｇｉｙａｍａ，  Ｊ．  Ｋｏｇａ，  Ｔ．  Ｔｅｚｕｋａ，  Ｋ．  Ｕｓｕｄａ，  Ｔ．  Ｈａｔａｋｅｙａｍａ，  Ａ．  Ｋｕｒｏｂｅ，  ａｎｄ  Ａ．  Ｔｏｒｉｕｍｉ，  ＩＥＤＭ  Ｔｅｃｈｎｉｃａｌ  Ｄｉｇｅｓｔｓ  ｐ．９３４  （１９９９）；  Ｔ．  Ｔｅｚｕｋａ，  Ｎ．  Ｓｕｇｉｙａｍａ，  Ｔ．  Ｍｉｚｕｎｏ  ａｎｄ  Ｓ．  Ｔａｋａｇｉ，  Ｓｙｍｐ．  ｏｎ  ＶＬＳＩ  Ｔｅｃｈｎｏｌｏｇｙ，  ｐ．９６  （２００２））。
【０００６】
ひずみＳＯＩ−ＭＯＳＦＥＴの概略的な構造は、Ｓｉ基板上に埋め込み酸化膜、格子緩和ＳｉＧｅ層、ひずみＳｉチャネル、ゲート酸化膜、ゲート電極を順次積層し、ひずみＳｉチャネルの両側にソース・ドレイン領域を形成されたものである。この構造は、ひずみＳｉチャネルのキャリア移動度が高いことによるメリットに加えて、接合容量を小さくできる、不純物濃度を低く抑えたまま微細化ができる、などのＳＯＩ構造に起因するメリットを併せ持つ。したがって、この構造でＣＭＯＳ論理回路を構成すれば、より高速かつ低消費電力の動作が期待される。特に、完全空乏型の超薄膜ＳＯＩ構造は、チャネルの不純物濃度を著しく高めることなく短チャネル効果を抑制できるので、ハイエンドの高速ロジックＣＭＯＳ回路に有効である。
【０００７】
従来、このような超薄膜ひずみＳＯＩ構造を得るためには、Ｓｉ基板上にエピタキシャル成長したＳｉＧｅ膜に対してＳＩＭＯＸ法（Ｓｅｐａｒａｔｉｏｎ  ｂｙ  ｉｍｐｌａｎｔｅｄ  ｏｘｙｇｅｎ）や、貼り合せ技術が用いられてきた（たとえば、特許文献１および２参照）。
【０００８】
しかし、前者の方法では、Ｇｅ組成増大によってＳｉＧｅの融点が低下するため、十分なＧｅ組成（３０％程度）のＳＧＯＩ（ＳｉＧｅ−ｏｎ−ｉｎｓｕｌａｔｏｒ）層を形成することができないという問題点があった。
【０００９】
後者の方法については、酸化膜上に格子緩和ＳｉＧｅ層を貼り合わせた後にひずみＳｉを形成する方法と、格子緩和ＳｉＧｅ上にあらかじめひずみＳｉ層を形成し、これを酸化膜上に貼り付ける方法の２種類の方法が報告されている。しかし、いずれの場合でも、貼り合わせの対象となるドナー基板は、Ｓｉ基板上に厚く（１−３μｍ）成長した格子緩和ＳｉＧｅ層、または更にその上にひずみＳｉ層を形成したエピウェハーである。この種のエピウェハーに共通の問題点として、表面ラフネスが大きく、貼り合わせ前にＣＭＰ（ｃｈｅｍｉｃａｌ  ｍｅｃｈａｎｉｃａｌ  ｐｏｌｉｓｈｉｎｇ）処理が必要になること、および貫通転位密度が高いこと、の２点を挙げることができる。特に、貫通転位密度については１０５ｃｍ−２台まで下げるのが限界であり、かつＧｅ組成増大にともない更に転位密度が増大するという本質的な問題がある。この原因は、Ｓｉ基板上に格子緩和ＳｉＧｅを形成するためには必然的に大量の格子欠陥を導入する必要があることにある。よって、Ｓｉ基板上に直接格子緩和ＳｉＧｅを形成したエピウェハーを用いる限り、貫通転位を減少させることは今後も困難であると考えられる。
【００１０】
【特許文献１】
特許第２９０８７８７号明細書
【００１１】
【特許文献２】
特許第３０３７９３４号明細書
【００１２】
【発明が解決しようとする課題】
本発明の目的は、十分に高いＧｅ組成を有するＳｉＧｅ層を含み、転位密度の低いＳＧＯＩ基板およびひずみＳＯＩ基板、またはＳｉＧｅ層を有しないひずみＳＯＩ基板を製造できる方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の一態様に係るＳＧＯＩ基板の製造方法は、基板上に、絶縁膜、Ｓｉ結晶層、ひずみＳｉＧｅ結晶層が積層された積層構造基板を酸化雰囲気中で熱処理し、表面に酸化膜を形成するとともに前記ひずみＳｉＧｅ結晶層およびＳｉ結晶層の組成を均一化して最初のＳｉＧｅ結晶層よりもＧｅ組成を増大させた格子緩和ＳｉＧｅ結晶層を形成する工程と；表面に形成された酸化膜を除去し、露出した格子緩和ＳｉＧｅ結晶層を薄膜化する工程とを含むことを特徴とする。
【００１４】
本発明の他の態様に係るひずみＳＯＩ基板の製造方法は、基板上に、絶縁膜、Ｓｉ結晶層、ひずみＳｉＧｅ結晶層が積層された積層構造基板を酸化雰囲気中で熱処理し、表面に酸化膜を形成するとともに前記ひずみＳｉＧｅ結晶層およびＳｉ結晶層の組成を均一化して最初のＳｉＧｅ結晶層よりもＧｅ組成を増大させた格子緩和ＳｉＧｅ結晶層を形成する工程と；表面に形成された酸化膜を除去し、露出した格子緩和ＳｉＧｅ結晶層を薄膜化する工程と；前記薄膜化した格子緩和ＳｉＧｅ結晶層上にひずみＳｉ結晶層をエピタキシャル成長する工程とを含むことを特徴とする。
【００１５】
本発明の他の態様に係るひずみＳＯＩ基板の製造方法は、基板上に、絶縁膜、Ｓｉ結晶層、ひずみＳｉＧｅ結晶層が積層された積層構造基板を酸化雰囲気中で熱処理し、表面に酸化膜を形成するとともに前記ひずみＳｉＧｅ結晶層およびＳｉ結晶層の組成を均一化して最初のＳｉＧｅ結晶層よりもＧｅ組成を増大させた格子緩和ＳｉＧｅ結晶層を有するＳＧＯＩ基板を作製する工程と；前記ＳＧＯＩ基板を、格子緩和ＳｉＧｅ結晶層を対向させて、表面に絶縁膜を形成した支持基板に貼り合わせる工程と；前記支持基板表面に形成された絶縁膜上に格子緩和ＳｉＧｅ結晶層の一部を残して、前記ＳＧＯＩ基板を剥離する工程と；前記支持基板の絶縁膜上に残った格子緩和ＳｉＧｅ結晶層を薄膜化する工程と；前記格子緩和ＳｉＧｅ結晶層上にひずみＳｉ結晶層を形成する工程とを含むことを特徴とする。
【００１６】
本発明のさらに他の態様に係るひずみＳＯＩ基板の製造方法は、基板上に、絶縁膜、Ｓｉ結晶層、ひずみＳｉＧｅ結晶層が積層された積層構造基板を酸化雰囲気中で熱処理し、表面に酸化膜を形成するとともに前記ひずみＳｉＧｅ結晶層およびＳｉ結晶層の組成を均一化して最初のＳｉＧｅ結晶層よりもＧｅ組成を増大させた格子緩和ＳｉＧｅ結晶層を形成し、さらに前記格子緩和ＳｉＧｅ結晶層上にひずみＳｉ結晶層を形成してひずみＳＯＩ基板を作製する工程と；前記ひずみＳＯＩ基板を、ひずみＳｉ結晶層を対向させて、表面に絶縁膜を形成した支持基板に貼り合わせる工程と；前記支持基板表面に形成された絶縁膜上にひずみＳｉ結晶層および格子緩和ＳｉＧｅ結晶層の一部を残して、前記ひずみＳＯＩ基板を剥離する工程と；前記支持基板の絶縁膜上に残った格子緩和ＳｉＧｅ結晶層をすべて除去して、ひずみＳｉ結晶層を残す工程とを含むことを特徴とする。
【００１７】
【発明の実施の形態】
本発明の実施形態においては、基板上に、絶縁膜、Ｓｉ結晶層、ひずみＳｉＧｅ結晶層が積層された積層構造基板を酸化雰囲気中において９００℃以上の温度で熱処理し、表面に酸化膜を形成するとともにひずみＳｉＧｅ結晶層およびＳｉ結晶層の組成を均一化して最初のＳｉＧｅ結晶層よりもＧｅ組成を増大させた格子緩和ＳｉＧｅ結晶層を形成する方法を用いる。以下、この方法を酸化濃縮法と呼ぶ。この方法を用いれば、十分に高いＧｅ組成を有する格子緩和ＳｉＧｅ結晶層を形成することができる。なお、最初に、前記基板上に絶縁膜およびＳｉ結晶層を介して積層されたひずみＳｉＧｅ結晶層について、Ｇｅ組成をｘ（０＜ｘ＜１）と膜厚をｔ（ｎｍ）としたとき、組成ｘと膜厚ｔとの積ｘｔを１０以上にするのがよい。このような条件を満たしていれば、ＳｉＧｅ結晶層の格子緩和の度合い（緩和率）を十分大きくすることができる。
【００１８】
本発明の第１の実施形態においては、酸化濃縮法により形成された格子緩和ＳｉＧｅ結晶層を薄膜化してＳＧＯＩ基板を製造する。このように薄膜化した格子緩和ＳｉＧｅ結晶層を有するＳＧＯＩ基板は、微細な完全空乏型のＭＯＳＦＥＴ基板として用いることができる。
【００１９】
本発明の第２の実施形態においては、酸化濃縮法により形成された格子緩和ＳｉＧｅ結晶層を薄膜化し、薄膜化した格子緩和ＳｉＧｅ結晶層上にひずみＳｉ結晶層をエピタキシャル成長してひずみＳＯＩ基板を製造する。このような方法によって製造されたＳＯＩ基板のひずみＳｉ結晶層は転位密度が極めて低いものである。
【００２０】
本発明の第３の実施形態においては、酸化濃縮法により形成された格子緩和ＳｉＧｅ結晶層を有するＳＧＯＩ基板を、表面に絶縁膜を形成した別の支持基板に貼り合わせ、支持基板表面に形成された絶縁膜上に格子緩和ＳｉＧｅ結晶層の一部を残して前記ＳＧＯＩ基板を剥離し、前記支持基板の絶縁膜上に残った格子緩和ＳｉＧｅ結晶層を薄膜化し、前記格子緩和ＳｉＧｅ結晶層上にひずみＳｉ結晶層を形成してひずみＳＯＩ基板を製造する。なお、最初に形成された格子緩和ＳｉＧｅ結晶層上に第２の格子緩和ＳｉＧｅ結晶層を形成してもよい。このような方法でも、十分に高いＧｅ組成を有する格子緩和ＳｉＧｅ結晶層を含み、転位密度の低いひずみＳＯＩ基板を製造できる。
【００２１】
本発明の第４の実施形態においては、酸化濃縮法により形成された格子緩和ＳｉＧｅ結晶層、この格子緩和ＳｉＧｅ結晶層上に形成されたひずみＳｉ結晶層を有するひずみＳＯＩ基板を、表面に絶縁膜を形成した別の支持基板に貼り合わせ、支持基板表面に形成された絶縁膜上にひずみＳｉ結晶層および格子緩和ＳｉＧｅ結晶層の一部を残して前記ＳＧＯＩ基板を剥離し、前記支持基板の絶縁膜上に残った格子緩和ＳｉＧｅ結晶層をすべて除去してひずみＳｉ結晶層を残すことにより、ひずみＳＯＩ基板を製造する。なお、最初に形成された格子緩和ＳｉＧｅ結晶層上に第２の格子緩和ＳｉＧｅ結晶層を形成してもよい。このような方法でも、十分に高いＧｅ組成を有する格子緩和ＳｉＧｅ結晶層を含み、転位密度の低いひずみＳＯＩ基板を製造できる。
【００２２】
【実施例】
以下に、図面を用いて本発明の実施形態について説明する。
【００２３】
実施例１
図１（ａ）〜（ｄ）を参照して本実施例におけるひずみＳＯＩ基板の製造方法を説明する。
図１（ａ）に示すように、Ｓｉ基板１上に厚さ１００ｎｍの酸化膜２、厚さ３０ｎｍのＳＯＩ層３が順次形成されたＳＯＩウェハーを用意し、その上に厚さ１５０ｎｍのひずみＳｉＧｅ層４および厚さ１０ｎｍのＳｉキャップ層５を順次エピタキシャル成長させる。
【００２４】
本実施例で成長させたひずみＳｉＧｅ層４はＧｅ組成ｘ＝０．１５のもの（Ｓｉ０．８５Ｇｅ０．１５）である。ひずみＳｉＧｅ層４のエピタキシャル成長はＵＨＶ−ＣＶＤ法により行い、原料ガスとしてジシラン、ゲルマンを用い、成長温度を５５０〜６００℃に設定した。
【００２５】
次に、前節で述べた酸化濃縮法という手法により、Ｇｅ組成を増大させた格子緩和ＳｉＧｅ結晶層を形成する（図１（ｂ）参照）。本実施例では、図１（ａ）のウェハーを、酸素５０％／Ａｒ５０％の酸化雰囲気中、１１５０℃で熱酸化し、表面に厚さ２８０ｎｍの酸化膜６を形成するとともに、その下にＧｅ組成の増大した厚さ６４ｎｍの第１の格子緩和ＳｉＧｅ層７を形成する。
【００２６】
この酸化処理中に、酸化膜からＧｅ原子が押し出されてＳｉＧｅ層に入り込む。一方、ＳｉＯ２中でのＧｅの拡散係数はＳｉＧｅ中に比べて極めて小さいので、Ｇｅ原子はＳｉＧｅ層中に閉じ込められる。また、ＧｅとＳｉとの相互拡散が起こり、酸化前に存在していたＳＯＩ層とＳｉＧｅ層との界面が消失し、ほぼ均一なＧｅ組成を有するＳｉＧｅ層７のみが形成される。このようなメカニズムでＳｉＧｅ層７が形成されるので、ＳｉＧｅ膜厚とＧｅ組成とは反比例の関係にあり、ＳｉＧｅ膜厚が薄くなるほどＧｅ組成が増大する。上記のように、酸化膜からＧｅを押し出し、かつ押し出されたＧｅ原子をＳｉＧｅ層中で十分に拡散させるためには、９００℃以上の高温が必要となる。このように高温で酸化を行うため酸化膜が流動性を示すようになり、ＳｉＧｅ層７は酸化膜の塑性変形を伴って横に広がるため格子緩和が可能になる。
【００２７】
酸化後に形成される第１の格子緩和ＳｉＧｅ層７は、Ｇｅ組成ｘ＝０．３５、緩和率Ｒ＝０．８５を示す。緩和率Ｒは格子緩和の度合いを表すパラメータであり、Ｒ＝１−ε／（ε０ｘ）で定義される（ここで、εは対象とするＳｉＧｅ層の基板面に平行方向の格子ひずみ、ε０はＳｉ基板上に格子整合して成長したＧｅ結晶薄膜の基板面に平行方向の格子ひずみである）。緩和率Ｒは、酸化前のひずみＳｉＧｅ層４の膜厚ｔｉ（ｎｍ）とＧｅ組成ｘｉに応じて、０から１までの範囲の値をとり得る。Ｒ＝１は完全に格子緩和した状態を意味する。すなわち、Ｒ＝１の状態ではＳｉＧｅの格子中にひずみは存在しない。具体的には、ｘｉｔｉ＜１０のときＲはほぼ０となり、ｘｉｔｉの値が増大するにつれてＲも増大し、Ｒ＝１で飽和する。十分大きな緩和率を得るためにはｘｉｔｉ＞１０、さらにｘｉｔｉ＞１２とするのがよい。本実施例の場合、ｘｉ＝０．１５であるので、例えばｔｉ＝３００ｎｍに設定すればＲ＞０．９とすることができる。ただし、ｔｉを厚くしすぎると、表面ラフネスや転位が増大するという問題が生じる。従って、高い緩和率と結晶性、平坦性とのバランスを考慮して、ｔｉの値は８０ｎｍから２００ｎｍの範囲に設定することが望ましい。なお、この上限値は、本実施例で用いたＳｉＧｅの成長条件（ＵＨＶ−ＣＶＤ、原料ガス：ジシラン、ゲルマン、成長温度：５５０〜６００℃）に依存している。例えば、より低い成長温度または高い水素分圧を用いる場合には、ｔｉをさらに厚くすることも可能である。
【００２８】
次いで、格子緩和ＳｉＧｅ結晶層を薄膜化する（図１（ｃ）参照）。まず、図１（ｂ）で形成された酸化膜６をフッ化アンモニウム溶液または希フッ酸で除去する。この段階で露出したＳｉＧｅ層７は、表面が平坦でＣＭＰを行う必要がなく、しかも貫通転位密度が従来のＳｉ基板上に直接エピタキシャル成長させた格子緩和ＳｉＧｅ層に比べ２桁以上低い１０００ｃｍ−２以下の値となる。このため、この段階でそのままＭＯＳＦＥＴ用のＳＧＯＩ基板として用いることは可能である。
【００２９】
ただし、ＳｉＧｅ層７は膜厚が厚いため、このＳＧＯＩ基板を微細な完全空乏型のＭＯＳＦＥＴ基板として用いるには不適である。このため、本実施例ではＳｉＧｅ層を薄膜化するために、７００℃における水素燃焼酸化（水蒸気酸化）を行い、ＳｉＧｅ層７の表面にＳｉＧｅ酸化膜８を形成する。このように低温で酸化処理を行うと、Ｇｅを取り込んだ酸化膜が生成するため、ＳｉＧｅ層７はＧｅ組成があまり変化せずに薄膜化される。本実施例ではＳｉＧｅ層７を１０ｎｍまで薄膜化する。このように薄膜化したＳｉＧｅ層７を有するＳＧＯＩ基板は、微細な完全空乏型のＭＯＳＦＥＴ基板として用いることができる。
【００３０】
次いで、図１（ｄ）に示すように、図１（ｃ）で形成されたＳｉＧｅ酸化膜８をフッ化アンモニウム溶液または希フッ酸で除去した後、露出したＳｉＧｅ層７上にひずみＳｉ層９をエピタキシャル成長させてひずみＳＯＩ基板１０を製造する。
【００３１】
なお、図１（ｃ）では酸化によりＳｉＧｅ層７を薄膜化したが、その代わりにＣＭＰまたは選択エッチング（ＣＦ４を含むガスを用いた反応性イオンエッチング（ＲＩＥ）、ケミカルドライエッチング（ＣＤＥ）、もしくは過酸化水素を含むウェットエッチング）によりＳｉＧｅ層７を薄膜化してもよい。
【００３２】
実施例２
図２〜図４を参照して本実施例におけるひずみＳＯＩ基板の製造方法を説明する。本実施例は、ドナー基板と支持基板との貼り合わせ法を用い、支持基板上の絶縁膜上に直接ひずみＳｉ層を形成する方法である。
【００３３】
図２（ａ）〜（ｃ）を参照してドナー基板の作製方法を説明する。
実施例１と同様にして、Ｓｉ基板１上に厚さ１００ｎｍの酸化膜２、厚さ３０ｎｍのＳＯＩ層３が順次形成されたＳＯＩウェハーを用意し、その上に厚さ１５０ｎｍのひずみＳｉＧｅ層４（Ｇｅ組成ｘ＝０．１５）および厚さ１０ｎｍのＳｉキャップ層５を順次エピタキシャル成長させる（図２（ａ）参照）。
【００３４】
次に、実施例１と同様の酸化濃縮法に従い、図２（ａ）で得られたウェハーを、酸素５０％／Ａｒ５０％の酸化雰囲気中、１１５０℃で熱酸化し、表面に厚さ２８０ｎｍの酸化膜６を形成するとともに、その下にＧｅ組成の増大した厚さ６４ｎｍの第１の格子緩和ＳｉＧｅ層７（Ｇｅ組成ｘ＝０．３５、緩和率Ｒ＝０．８５）を形成する（図２（ｂ）参照）。
【００３５】
次に、図２（ｃ）に示すように、図２（ｂ）で形成された酸化膜６をフッ化アンモニウム溶液または希フッ酸で除去した後、露出した第１の格子緩和ＳｉＧｅ層７上に、厚さ５００ｎｍの第２の格子緩和ＳｉＧｅ層１１および厚さ２０ｎｍのひずみＳｉ層１２を順次エピタキシャル成長する。このひずみＳＯＩ基板をドナー基板１５とする。
【００３６】
このとき、第２の格子緩和ＳｉＧｅ層１１のＧｅ組成を、第１の格子緩和ＳｉＧｅ層７の組成ｘに緩和率Ｒを掛けた値である０．３にする。これにより、第２の格子緩和ＳｉＧｅ層１１中の格子ひずみは完全にゼロとなり、表面荒れや転位の発生を抑制することができる。
【００３７】
図３（ａ）〜（ｆ）を参照して、ドナー基板と支持基板とを貼り合わせて、支持基板表面の酸化膜上にひずみＳｉ層のみが形成された超薄膜ひずみＳＯＩ基板を作製する方法を説明する。
【００３８】
図３（ａ）にドナー基板１５を示す。この図において、Ｉ１は第１の格子緩和ＳｉＧｅ層７上に第２の格子緩和ＳｉＧｅ層１１を再成長させたときの再成長界面を示している。
【００３９】
図３（ｂ）に示すように、ドナー基板１５に水素イオンを加速電圧５０ｋｅＶ、ドーズ量３×１０１６ｃｍ−２の条件で打ち込んで、表面から３００ｎｍの深さを中心とした厚さ７０ｎｍ程度の領域にダメージ層１６を形成する。
【００４０】
このダメージ層１６は、第１の格子緩和ＳｉＧｅ層７と第２の格子緩和ＳｉＧｅ層８との間の再成長界面Ｉ１よりも表面側に形成する。これは、ダメージ層１６が第１の緩和ＳｉＧｅ層７に達すると、第１の緩和ＳｉＧｅ層７にはひずみが残存しているため貫通転位を誘発する場合があるためである。ただし、第１の緩和ＳｉＧｅ層７が完全に格子緩和している場合には、ダメージ層１６の形成位置は制限されない。
【００４１】
図３（ｃ）に示すように、支持基板２１の表面に厚さ１００ｎｍの酸化膜２２を形成したものを用意し、図３（ｂ）でダメージ層１６が形成されたドナー基板１５表面のひずみＳｉ層１２を当接して常温で貼り合わせる。
【００４２】
図３（ｄ）に示すように、貼り合わせ基板を窒素雰囲気中において５５０℃でアニールすると、ダメージ層１６中に水素ガスの気泡と微小亀裂が生じるので、ダメージ層１６を境界として支持基板２１からドナー基板１５を剥離させることができる。
【００４３】
支持基板２１表面に酸化膜２２を介してひずみＳｉ層１２および第２の格子緩和ＳｉＧｅ層１１が貼り付いたものをレセプター基板２３という。このレセプター基板２３を窒素雰囲気中において８５０℃でアニールすることにより、ひずみＳｉ層１２と酸化膜２２との結合を増強する。
【００４４】
次に、レセプター基板２３上のダメージ層１６の残りと第２の格子緩和ＳｉＧｅ層１１の一部をＣＭＰにより除去して平坦化する。その後、７００℃で水素燃焼酸化（水蒸気酸化）を行い、第２の格子緩和ＳｉＧｅ層１１の残りとひずみＳｉ層１２の一部を酸化して除去し、厚さ１５ｎｍのひずみＳｉ層１２のみを残す（図３（ｅ）参照）。なお、水素燃焼酸化の代わりにＣＭＰまたは選択エッチング（ＣＦ４を含むガスを用いた反応性イオンエッチング（ＲＩＥ）、ケミカルドライエッチング（ＣＤＥ）、もしくは過酸化水素を含むウェットエッチング）により第２の格子緩和ＳｉＧｅ層１１の残りとひずみＳｉ層１２の一部を除去してもよい。
【００４５】
最後に、支持基板２１周辺部の酸化膜２２を除去して、ひずみＳＯＩ基板３０を製造する（図３（ｆ）参照）。なお、以降のトランジスタ製造プロセスに応じて最後の酸化膜剥離工程は省略してもよい。
【００４６】
一方、図４（ａ）および（ｂ）を参照して、ドナー基板を再使用する方法を説明する。図４（ａ）に、図３（ｄ）の工程においてレセプター基板２３から剥離されたドナー基板１５を示す。このドナー基板１５の表面には、第１の格子緩和ＳｉＧｅ層７、第２の格子緩和ＳｉＧｅ層１１の一部およびダメージ層１６の一部が残存している。図４（ｂ）に示すように、このドナー基板１５の表面をＣＭＰによりダメージ層１６を除去して平坦化する。なお、ＣＭＰの代わりに、水素燃焼酸化または選択エッチング（ＣＦ４を含むガスを用いた反応性イオンエッチング（ＲＩＥ）、ケミカルドライエッチング（ＣＤＥ）、もしくは過酸化水素を含むウェットエッチング）によりドナー基板１５の表面を平坦化してもよい。このドナー基板１５は、露出したＳｉＧｅ層上に、再び第２の緩和ＳｉＧｅ層１１およびひずみＳｉ層１２をエピタキシャル成長させて、図３（ａ）に示したドナー基板１５として再使用できる。このようにして、ドナー基板１５は何度も再使用できるので、最初のサイクルにおいて高価なＳＯＩ基板を用いることによるコスト増は無視できる。
【００４７】
このとき、平坦化による膜厚の減少を最小限にとどめて、２回目以降の再成長界面Ｉ２が最初の再成長界面Ｉ１よりも表面側に位置するようにする。これは、過剰な薄膜化によって、最初の再成長界面Ｉ１を超えてひずみが残存している第１の格子緩和ＳｉＧｅ層７が露出すると、ひずみの急激な変動に追従できずに表面あれが生じるためである。ただし、第１の格子緩和ＳｉＧｅ層７が完全に格子緩和している場合にはこの限りではない。
【００４８】
なお、本実施例においては、図３（ｂ）の工程において、水素イオン注入による剥離技術を用いたが、イオン種は水素に限定されるものではなく、例えばＨｅイオンを用いてもよい。その他の既存の剥離方法を用いることも当然可能である。例えば、第２の格子緩和ＳｉＧｅ層１１における剥離位置に、厚さ２０ｎｍ程度の高Ｇｅ濃度（３０％以上）のＳｉＧｅ層を挿入した後に、水素イオン注入してもよい。このような方法を用いると、剥離界面の平坦性を向上することができる。また、剥離位置に多孔質Ｓｉ層または多孔質ＳｉＧｅ層を挿入し、ジェット水流で剥離する方法を用いてもよい。
【００４９】
実施例３
図５（ａ）〜（ｆ）を参照して本実施例におけるひずみＳＯＩ基板の製造方法を説明する。本実施例は、ドナー基板と支持基板との貼り合わせ法を用い、支持基板上の絶縁膜上に緩和ＳｉＧｅ層およびひずみＳｉ層を形成する方法である。
【００５０】
本実施例では、図５（ａ）に示すように、Ｓｉ基板１上に酸化膜２、第１の格子緩和ＳｉＧｅ層７および第２の格子緩和ＳｉＧｅ層１１を積層したドナー基板１５’を用いる。このドナー基板１５’は、図２に示したのと同様の方法で作製するが、第２の格子緩和ＳｉＧｅ層１１の表面にはひずみＳｉ層を形成しない。
【００５１】
図５（ｂ）に示すように、ドナー基板１５’に水素イオンを加速電圧５０ｋｅＶ、ドーズ量３×１０１６ｃｍ−２の条件で打ち込んで、表面から３００ｎｍの深さを中心とした厚さ７０ｎｍ程度の領域にダメージ層１６を形成する。このような条件を採用する理由は、実施例２の場合と同様である。
【００５２】
図５（ｃ）に示すように、支持基板２１の表面に厚さ１００ｎｍの酸化膜２２を形成したものを用意し、図５（ｂ）でダメージ層１６が形成されたドナー基板１５’表面の第２の格子緩和ＳｉＧｅ層１１を当接して常温で貼り合わせる。
【００５３】
図５（ｄ）に示すように、貼り合わせ基板を窒素雰囲気中において５５０℃でアニールすると、ダメージ層１６中に水素ガスの気泡と微小亀裂が生じるので、ダメージ層１６を境界として支持基板２１からドナー基板１５’を剥離させることができる。支持基板２１表面に酸化膜２２を介してひずみＳｉ層１２および第２の格子緩和ＳｉＧｅ層１１が貼り付いたレセプター基板２３’を窒素雰囲気中において８５０℃でアニールすることにより、ひずみＳｉ層１２と酸化膜２２との結合を増強する。
【００５４】
次に、レセプター基板２３’上のダメージ層１６の残りと第２の格子緩和ＳｉＧｅ層１１の一部をＣＭＰにより除去して平坦化する。その後、７００℃で水素燃焼酸化（水蒸気酸化）を行い、第２の格子緩和ＳｉＧｅ層１１の残りとひずみＳｉ層１２の一部を酸化して、レセプター基板２３’の酸化膜２２上に１０ｎｍまで薄膜化された第２の格子緩和ＳｉＧｅ層１１’を形成した後、酸化膜を除去する。なお、上記の酸化による薄膜化工程を省略して、ＣＭＰのみにより第２の格子緩和ＳｉＧｅ層を薄膜化してもよい。また、ＣＭＰの代わりに、ＣＦ４を含むガスを用いた反応性イオンエッチング（ＲＩＥ）、ケミカルドライエッチング（ＣＤＥ）、または過酸化水素を含む酸溶液によるウェットエッチングを用いてもよい。次に、第２の格子緩和ＳｉＧｅ層１１’上にひずみＳｉ層２４をエピタキシャル成長させる（図５（ｅ）参照）。
【００５５】
最後に、支持基板２１周辺部の酸化膜２２を除去して、ひずみＳＯＩ基板４０を製造する（図５（ｆ）参照）。なお、以降のトランジスタ製造プロセスに応じて最後の酸化膜剥離工程は省略してもよい。
【００５６】
本実施例でも、図５（ｄ）の工程においてレセプター基板２３から剥離されたドナー基板１５の表面を平坦化した後、再び第２の緩和ＳｉＧｅ層１１をエピタキシャル成長させて再使用できることは実施例２と同様である。また、本実施例においても、実施例２において説明した剥離技術を採用できる。
【００５７】
実施例４
図６（ａ）〜（ｆ）を参照して本実施例におけるひずみＳＯＩ基板の製造方法を説明する。本実施例は、実施例２の方法を修正して、支持基板上の絶縁膜上に緩和ＳｉＧｅ層およびひずみＳｉ層を形成する方法である。
【００５８】
本実施例では、実施例２と全く同様にして、ドナー基板を作製し、ドナー基板と支持基板とを貼り合わせた後、支持基板２１からドナー基板１５を剥離させる。さらに、支持基板２１表面に酸化膜２２を介してひずみＳｉ層１２および第２の格子緩和ＳｉＧｅ層１１が貼り付いたレセプター基板２３を窒素雰囲気中において８５０℃でアニールすることにより、ひずみＳｉ層１２と酸化膜２２との結合を増強する。（図６（ａ）参照）。
【００５９】
次に、レセプター基板２３上のダメージ層１６の残りと第２の格子緩和ＳｉＧｅ層１１の一部をＣＭＰにより除去して平坦化する。また、ＣＭＰの代わりに、ＣＦ４を含むガスを用いた反応性イオンエッチング（ＲＩＥ）、ケミカルドライエッチング（ＣＤＥ）、または過酸化水素を含む酸溶液によるウェットエッチングを用いてもよい。その後、酸素雰囲気中、１０５０℃で熱酸化を行い（酸化濃縮法）、表面に酸化膜２５を形成するとともに、その下に１０ｎｍまで薄膜化してＧｅ組成の増大した格子緩和ＳｉＧｅ層２６を形成する（図６（ｂ）参照）。すなわち、この酸化処理中に、ＧｅとＳｉとの相互拡散が起こり、酸化前に存在していたひずみＳｉ層１２と第２の格子緩和ＳｉＧｅ層１１との界面が消失し、ほぼ均一なＧｅ組成を有する格子緩和ＳｉＧｅ層２６のみが形成される。また、この１０５０℃での熱酸化によって、格子緩和ＳｉＧｅ層２６と酸化膜２２との結合をさらに増強するとともに、界面準位密度を低減させる。
【００６０】
次に、表面に酸化膜２５を除去する（図６（ｃ）参照）。次いで、格子緩和ＳｉＧｅ層２６上にひずみＳｉ層２７をエピタキシャル成長し、支持基板２１周辺部の酸化膜２２を除去し、ひずみＳＯＩ基板５０を製造する（図６（ｃ）参照）。なお、以降のトランジスタ製造プロセスに応じて最後の酸化膜剥離工程は省略してもよい。
【００６１】
本実施例でも、図６（ａ）の工程においてレセプター基板２３から剥離されたドナー基板１５の表面を平坦化した後、再び第２の緩和ＳｉＧｅ層１１およびひずみＳｉ層１２をエピタキシャル成長させて再使用できることは実施例２と同様である。また、本実施例においても、実施例２において説明した剥離技術を採用できる。
【００６２】
【発明の効果】
以上詳述したように本発明によれば、十分に高いＧｅ組成を有するＳｉＧｅ層を含み、転位密度の低いＳＧＯＩ基板およびひずみＳＯＩ基板、またはＳｉＧｅ層を有しないひずみＳＯＩ基板を製造することができる。
【図面の簡単な説明】
【図１】実施例１におけるひずみＳＯＩ基板の製造方法を示す断面図。
【図２】実施例２におけるひずみＳＯＩ基板の製造に用いられるドナー基板の製造方法を示す断面図。
【図３】実施例２におけるひずみＳＯＩ基板の製造方法を示す断面図。
【図４】実施例２におけるひずみＳＯＩ基板の製造に用いられるドナー基板の再生方法を示す断面図。
【図５】実施例３におけるひずみＳＯＩ基板の製造方法を示す断面図。
【図６】実施例４におけるひずみＳＯＩ基板の製造方法を示す断面図。
【符号の説明】
１…Ｓｉ基板、２…酸化膜、３…ＳＯＩ層、４…ひずみＳｉＧｅ層、５…Ｓｉキャップ層、６…酸化膜、７…第１の格子緩和ＳｉＧｅ層、８…ＳｉＧｅ酸化膜、９…ひずみＳｉ層、１０…ひずみＳＯＩ基板１０、１１…第２の格子緩和ＳｉＧｅ層、１２…ひずみＳｉ層、１５…ドナー基板、１６…ダメージ層、２１…支持基板、２２…酸化膜、２３…レセプター基板、２４…ひずみＳｉ層、２５…酸化膜、２６…格子緩和ＳｉＧｅ層、２７…ひずみＳｉ層２７、３０、４０、５０…ひずみＳＯＩ基板。
【図１】
2005044892.tif 000003
【図２】
2005044892.tif 000004
【図３】
2005044892.tif 000005
【図４】
2005044892.tif 000006
【図５】
2005044892.tif 000007
【図６】
2005044892.tif 000008