(57)【要約】【課題】複数のメモリセルからなる記憶領域を有する半導体装置において、低消費電力であって、発熱量の小さい半導体装置を提供する。【解決手段】複数のメモリセルからなる記憶領域を有するとともに、メモリセルの単位ごとに選択線を有する半導体装置において、記憶領域を複数のメモリセルの単位からなる複数のブロックに区分する区分制御手段と、ブロックごとにそのブロック内の選択線の選択を行う選択手段とを設け、この選択手段は、ブロックごとの全ての選択線を選択するようにして、記憶領域の一部分であるブロック単位でメモリセルをアクティブ状態とする。【選択図】図１
2005044463.tif 000002
【特許請求の範囲】
【請求項１】
複数のメモリセルからなる記憶領域を有するとともに、前記メモリセルの単位ごとに選択線を有する半導体装置において、
前記記憶領域を複数の前記メモリセルの単位からなる複数のブロックに区分する区分制御手段と、前記ブロックごとにそのブロック内の前記選択線の選択を行う選択手段とを設け、この選択手段は、前記ブロックごとの全ての前記選択線を選択するようにしたことを特徴とする半導体装置。
【請求項２】
前記区分制御手段は、前記記憶領域に供給される電源電流が所定の電流値より大きい場合に、前記ブロックへの区分を行うことを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関するものであり、特に、複数のメモリセルからなる記憶領域を有し、この記憶領域を複数のメモリセルの単位で構成する複数のブロックに区分可能としている半導体装置に関するものである。
【背景技術】
【０００２】
従来、半導体装置の一つとして、複数のメモリセルからなる記憶領域を設けたものが知られている（例えば、特許文献１参照。）。
【０００３】
このような記憶領域における各メモリセルの単位にはそれぞれ選択線を接続しており、選択線を介して各メモリセルにそれぞれ選択信号を入力してメモリセルをアクティブ状態とし、アクティブ状態となったメモリセルからのデータの読出し、あるいは同メモリセルへのデータの書込みを可能とする一方で、選択信号が入力されていないメモリセルは非アクティブ状態として、異常信号等により勝手にデータの書換えが生じることを防止している。
【０００４】
そして、記憶領域のメモリセルにデータを書込む場合、あるいはメモリセルからデータを読出す場合には、記憶領域の全メモリセルの選択線に選択信号を入力して全メモリセルをアクティブ状態とし、メモリセルへのデータの書込み、またはメモリセルからのデータの読出しを行っていた。
【特許文献１】特開２０００−４８５７８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記したように記憶領域内の全メモリセルをアクティブ状態とした場合には、メモリセルのアクティブ状態を維持するために必要となる電源電流の値が大きくなり、消費電力が増大するという問題があった。特に、昨今では半導体装置における記憶領域の高速動作化のために、メモリセルを構成している容量の増量化が図られていることによって電源電流がさらに増大しており、多大な電流を通電しなければならないために、消費電力がさらに増大しているという問題があった。
【０００６】
しかも、このように大きな電流を必要とする半導体装置において、その半導体装置が過酷な使用条件、特に、設計上の使用温度の上限側で使用された場合には、電源電流の通電にともなう大きな発熱作用との相乗効果によって、半導体装置に熱による損傷を生じさせるおそれがあった。
【課題を解決するための手段】
【０００７】
そこで、本発明の半導体装置では、複数のメモリセルからなる記憶領域を有するとともに、メモリセルの単位ごとに選択線を有する半導体装置において、記憶領域を複数のメモリセルの単位からなる複数のブロックに区分する区分制御手段と、ブロックごとにそのブロック内の選択線の選択を行う選択手段とを設け、この選択手段は、ブロックごとの全ての選択線を選択するようにした。
【０００８】
さらに、区分制御手段は、記憶領域に供給される電源電流が所定の電流値より大きい場合にブロックへの区分を行うことにも特徴を有するものである。
【発明の効果】
【０００９】
請求項１記載の発明によれば、複数のメモリセルからなる記憶領域を有するとともに、メモリセルの単位ごとに選択線を有する半導体装置において、記憶領域を複数のメモリセルの単位からなる複数のブロックに区分する区分制御手段と、ブロックごとにそのブロック内の選択線の選択を行う選択手段とを設け、この選択手段は、ブロックごとの全ての選択線を選択するようにしたことによって、記憶領域部分における電力の消費を低減し、省電力化を図ることができる。
【００１０】
請求項２記載の発明によれば、記憶領域に供給される電源電流が所定の電流値より大きい場合に区分制御手段がブロックへの区分を行うことによって、小さい電流で半導体装置の記憶領域を動作させることができる。
【００１１】
特に、過酷な条件下で使用する場合には、半導体装置に供給する電流を所定の電流値よりも小さくしておくことによって、半導体装置の発熱を抑制して、半導体装置に熱に起因した損傷が生じることを抑止できる。
【発明を実施するための最良の形態】
【００１２】
本発明の半導体装置は、複数のメモリセルからなる記憶領域を有しており、各メモリセルにはメモリセルの単位ごとに選択線を接続し、選択線に所要の信号が入力されることによってメモリセルをアクティブ状態として、そのメモリセルへのデータの書込み、またはそのメモリセルからのデータの読出しを可能としているものである。
【００１３】
特に、本発明の半導体装置では、記憶領域を複数のメモリセルの単位で構成した複数のブロックに区分する区分制御手段と、この区分制御手段によって区分したブロックごとにそのブロック内の選択線の選択を行う選択手段とを設けている。
【００１４】
したがって、選択された選択線と接続された所要ブロック内の全メモリセルだけをアクティブ状態として、それ以外のブロックのメモリセルを非アクティブ状態とすることができるので、記憶領域の動作に必要となる電源電流を削減することができ、省電力化を図ることができる。
【００１５】
そして、選択するブロックを選択手段によって順次切り替えることにより、記憶領域内の全てのメモリセルにデータの書込み、またはデータの読出しの処理を行うことができるとともに、電流消費にともなって発熱が生じる領域を順次切り替えることにもなるので発熱量を抑制することができ、過酷な条件下での使用において半導体装置に熱に起因した損傷が生じることを抑止できる。
【００１６】
特に、記憶領域に供給される電源電流が所定の電流値より小さい場合に、区分制御手段は記憶領域のブロックごとへの区分を行うようにした場合には、電流消費や電流消費にともなう発熱の影響を考慮しなければならないときのみ記憶領域に供給する電流を調整して少ない電流で記憶領域を作動させることができる。
【００１７】
以下において、図面に基づいて本実施の形態を具体的に説明する。図１は、本実施形態の半導体装置１のブロック図である。半導体装置１には、図２に示す複数のメモリセルＭからなる記憶領域２を設けている。なお、本実施形態の半導体装置では、記憶領域２にあらかじめ複数のデータを記憶している。
【００１８】
図２に示すように、記憶領域２には複数のワード線Ｗとビット線Ｂを格子状に設けており、各メモリセルＭには、それぞれ所要のワード線Ｗとビット線Ｂに接続した記憶素子ｍと、メモリセルＭのアクティブ状態と非アクティブ状態とを切り替える切換制御トランジスタｔを設けている。この切換制御トランジスタｔのゲートにはそれぞれ選択線Ｓを接続し、選択線に入力された信号に基づいて記憶素子ｍとワード線Ｗとの導通・非導通を切り替えることにより、メモリセルＭのアクティブ状態・非アクティブ状態を切り替えるようにしている。
【００１９】
また、本実施形態では、記憶領域２にはデコード回路３を接続している。そして、デコード回路３には、入力バッファ４を介してデータ入力ピン５から入力されたデータ信号を入力可能とし、入力されたデータ信号をデコード回路３でデコードし、デコードして得られたデータに基づいて記憶領域２に同一のデータが存在しているか検索するようにしている。
【００２０】
さらに、記憶領域２にはセンスアンプ回路６を接続している。センスアンプ回路６では、記憶領域２の検索に基づいて検索対象のデータが見つかった場合に出力するそのデータのアドレス信号を増幅しており、増幅したアドレス信号を出力バッファ７を介して出力ピン８から出力するようにしている。
【００２１】
そして、半導体装置１には選択手段としての選択制御回路９を設けている。選択制御回路９は、制御信号入力ピン9aから入力された制御信号に基づいて、入力バッファ４、デコード回路３、記憶領域２、センスアンプ回路６、出力バッファ７を制御するように構成している。
【００２２】
特に、選択制御回路９は、図２に示すように、記憶領域２の各メモリセルＭに接続した選択線Ｓを接続し、選択制御回路９によって各メモリセルＭのアクティブ状態と非アクティブ状態とを切替制御している。
【００２３】
しかも、記憶領域２は、あらかじめ複数のメモリセルＭの単位ごとに区分した複数のブロック21〜28を構成して、選択制御回路９は１つのブロック21〜28内の全ての選択線Ｓを一度に選択して、選択された選択線Ｓを接続したブロック21〜28をアクティブ状態とするようにしている。本実施形態では、後述するように、記憶領域２を第１ブロック21、第２ブロック22、第３ブロック23、第４ブロック24、第５ブロック25、第６ブロック26、第７ブロック27、第８ブロック28の８ブロックに区分しているが、８ブロックに限定するものではなく、それ以上であっても、それ以下であってもよい。
【００２４】
選択制御回路９には、選択制御回路９の動作に用いるクロック信号を生成するクロック発生回路10を接続している。このクロック発生回路10には、クロック信号入力ピン10aから源クロック信号を入力している。
【００２５】
また、半導体装置１には、電流値モニタ回路11を接続した区分制御手段である区分制御切替回路12を設けている。本実施形態では、区分制御切替回路12は、記憶領域２のメモリセルＭに供給する電源電流値をモニタリングしている電流値モニタ回路11において、電源電流値があらかじめ設定した所定の電流値より大きい場合に、記憶領域２のブロック21〜28への区分を行わせる区分化信号を出力するように構成している。なお、区分制御切替回路12には、区分動作制御信号入力ピン12aを介して区分動作制御信号を入力可能としており、区分動作制御信号によって電流値モニタ回路11とは無関係に区分制御切替回路12のオン・オフ切替を可能としている。
【００２６】
選択制御回路９は、通常は、図３（ａ）に示すように、記憶領域２内の全てのメモリセルＭの選択線Ｓを選択して、全メモリセルＭを検索可能としている。図３（ａ）におけるハッチング部分は、選択線Ｓが選択されることによってアクティブ状態となったメモリセルＭからなるアクティブ領域20を示している。
【００２７】
そして、選択制御回路９に区分化信号が入力されると、選択制御回路９は、図３（ｂ）に示すように、記憶領域２内のメモリセルＭを複数のブロック21〜28に区分して、区分したブロック21〜28のうちの少なくとも１つのブロック21〜28内の全てのメモリセルＭの選択線Ｓを選択してアクティブ状態とし、そのブロック21〜28に対して検索処理を行うようにしている。図３（ｂ）におけるハッチング部分は、選択線Ｓが選択されることによってアクティブ状態となったブロックを示した部分アクティブ領域20'であり、ここでは第１ブロック21がアクティブ状態となって、同第１ブロック21内の全メモリセルＭに対して検索処理を行っている。
【００２８】
そして、第１ブロック21内の検索処理が終了すると、第１ブロック21内のメモリセルＭの選択を解除し、第２ブロック22内のメモリセルＭをアクティブ状態とすべく選択線Ｓを選択して第２ブロック22の検索処理を行っている。
【００２９】
このようにして、第１ブロック21から第８ブロック28まで、選択線Ｓの選択を順次切り替えながら各ブロックを順次アクティブ状態として検索処理を行うことにより、少ない消費電流でも検索処理を確実に実行できるとともに、半導体装置１の低発熱化を図ることができる。したがって、半導体装置１を過酷な条件下で使用していても、熱による損傷を生起することを抑止できる。
【００３０】
上記した半導体装置１は、特にバーンイン試験において有効的に活用することができる。すなわち、バーンイン試験では、半導体装置１を高温・高電圧という過酷な条件下で動作させることにより不良を顕在化させてスクリーンニングを行っているものであるが、バーンイン試験において、半導体装置１に供給する電源電流を所定の電源電流値より小さくして記憶領域２をブロック化し、検索処理を行うことによって、電源電流の通電によるさらなる発熱を抑制して、熱による半導体装置１の新たな損傷の生起を抑止できる。
【００３１】
しかも、バーンイン試験では、通常、テストボードに複数の半導体装置１を載設して試験を行っており、テストボードは各半導体装置１にそれぞれ電源電流を供給するために、１つの半導体装置１に必要な電源電流と、テストボードに載設する半導体装置１の数との積に相当する総電源電流を供給可能としておく必要があるが、総電源電流の値が極めて大きくなるために、テストボードで供給可能な電流値からテストボードへの半導体装置１の載設数が制限されることによって製造効率が低下したり、あるいは、半導体装置１の保護用としてテストボードに設けたヒューズの頻繁なヒューズ切れによるメンテナンスの増加という問題があったが、バーンイン試験において上記したように記憶領域２をブロック化して検索処理を行うことにより、総電源電流を低減させることができるので、テストボードへの半導体装置１の載設数を増やすことによって製造効率を向上させることができるとともに、テストボードのヒューズ切れを防止してテストボードのメンテナンスコストを低減させることができる。
【００３２】
上記した実施形態では、記憶領域２にあらかじめ記憶されたデータの検索処理を行う機能を有する半導体装置１について説明したが、検索処理を行う半導体装置１に限定するものではなく、複数のメモリセルＭで構成した記憶領域２を有する半導体装置に適用することができる。
【図面の簡単な説明】
【００３３】
【図１】本発明にかかる半導体装置のブロック図である。
【図２】記憶領域の説明図である。
【図３】選択線の選択に基づいてアクティブ状態としたアクティブ領域の説明図であって、（ａ）は記憶領域全体をアクティブ領域としたものであり、（ｂ）記憶領域の一部をアクティブ領域としたものである。
【符号の説明】
【００３４】
１  半導体装置
２  記憶領域
３  デコード回路
４  入力バッファ
５  データ入力ピン
６  センスアンプ回路
７  出力バッファ
８  出力ピン
９  選択制御回路
9a  制御信号入力ピン
10  クロック発生回路
10a クロック信号入力ピン
11  電流値モニタ回路
12  区分制御切替回路
12a 区分動作制御信号入力ピン
【図１】
2005044463.tif 000003
【図２】
2005044463.tif 000004
【図３】
2005044463.tif 000005