(57)【要約】【課題】アンテナ回路の信号経路における電位上昇が送受信切換反応に与える影響を軽減するため電位上昇を抑え、電位下降時間を速め、送信信号の歪、送受信切換反応及びこれに伴う電力損失を小さくする。【解決手段】１つ以上の入力端子と１つ以上の出力端子間に設けたＦＥＴによって制御される高周波スイッチ回路において、スイッチＦＥＴ６がオンでシャントＦＥＴ８がオフの場合、ＶＲＦ１は外部から抵抗２１を介して電圧が固定されているため、スイッチＦＥＴ６の変動時間はシャントＦＥＴ８の影響を受けることなく、短時間で立ち上がる。また、抵抗２１により電圧を固定しているため、電位降下が入力端子で生じる電圧上昇を抑制する。【選択図】図１
2005117404.tif 000002
【特許請求の範囲】
【請求項１】
１つ以上の入力端子と１つ以上の出力端子間に設けたＦＥＴ(電界効果トランジスタ)によって入力信号が制御される高周波スイッチ回路において、前記入力端子と前記ＦＥＴとの間、あるいは前記ＦＥＴと前記出力端子との間の信号ラインに電圧を固定する抵抗を備えたことを特徴とする高周波スイッチ回路。
【請求項２】
前記抵抗により、入力信号を制御するＦＥＴのゲートバイアス端子がオンする電圧値と前記ＦＥＴのゲートバイアス端子がオフする電圧値との間の電圧値から０Ｖの間における電圧値で固定されることを特徴とする請求項１記載の高周波スイッチ回路。
【請求項３】
前記抵抗が、抵抗成分値を３０ｋ〜１００ｋΩの範囲として用いられることを特徴とする請求項２記載の高周波スイッチ回路。
【請求項４】
前記入力信号が、バースト信号であることを特徴とする請求項１または２記載の高周波スイッチ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信機等における高周波信号の切り換え等の高周波信号制御を行うスイッチング機能素子を有した半導体装置等の高周波スイッチ回路に関するものである。
【背景技術】
【０００２】
ＴＤＭＡ(Ｔime Ｄivision Ｍultiple Ａccess)方式は通信帯域を所定の時間単位ごとに分割し、分割された時間を送信，受信または他の回線のいずれかに振り分ける通信方式である。送信入力信号がバースト波形で用いることは前記方式に基づいている。
【０００３】
一般的にＳＰＤＴ(Ｓingle Ｐole Ｄouble Ｔhrow)は１入力経路に対し２出力経路のスイッチである(特許文献１参照)。図５にＳＰＤＴのスイッチ回路図を示す。従来、ＳＰＤＴのスイッチ回路はスイッチＦＥＴ６，７のゲートバイアス端子である制御端子(ＣＴＬ１，ＣＴＬ２)４，５の入力信号の切り換えにより、例えば、入力端子(ＲＦ３)から出力端子(ＲＦ１，ＲＦ２)のいずれかに高周波信号を送る。また、前記スイッチ回路は入力経路と出力経路を逆にした場合でも使用可能である。
【０００４】
ここでは後者における使用方法について説明する。図５において、１，２は入力端子(ＲＦ１，ＲＦ２)、３は出力端子(ＲＦ３)、４，５は制御端子(ゲートバイアス端子)、６，７は入出力端子間のスイッチＦＥＴ、８，９はシャントＦＥＴ、１０，１１は出力端子―スイッチＦＥＴ間の容量、１２，１３はシャントＦＥＴ−ＧＮＤ端子間の容量、１４は入力端子―スイッチＦＥＴ間の容量、１５，１６，１７，１８はバイアス抵抗である。
【０００５】
また、１９，２４はＧＮＤ端子、２０は制御端子４，５に制御信号を入力するバイアス印加端子、２３はパスコンデンサである。スイッチＦＥＴ６，７、シャントＦＥＴ８，９で用いられているＦＥＴの種類はＮ型チャネルＦＥＴである。
【０００６】
以下に、ＦＥＴをスイッチ動作させる方法をもとに入力端子１から出力端子３に高周波信号を伝達する動作原理を説明する。
【０００７】
ＦＥＴ(スイッチＦＥＴ６)をオン状態にするには、ドレイン−ソース端子間電圧を０Ｖに、制御端子(ゲートバイアス端子)４の電圧を０Ｖ、あるいはショットキー障壁電位(約０.７Ｖ)以下の正電位を印加する。これよりＦＥＴは順バイアス状態になり、ドレイン−ソース，ゲートバイアス端子間はオンになる。このときにＦＥＴ(スイッチＦＥＴ６)のチャネルが開いた状態になり、入力端子１−出力端子３間に高周波信号が伝達される。以下この状態をロジックオンという。
【０００８】
また、ＦＥＴ(スイッチＦＥＴ６)をオフ状態にするには、ドレイン−ソース端子間電位はそのままで、ゲート−ソース端子間の電位をＦＥＴの閾値電圧以下に設定する。ゲート−ソース端子間を前記の状態にすることにより、ＦＥＴのチャネルが閉じてＦＥＴがオフ状態になる。以下この状態をロジックオフという。
【０００９】
次に、図５の入力端子１−出力端子３間がオン経路となる高周波信号伝達経路のスイッチ回路の動作原理を以下に示す。オン経路上に存在するスイッチＦＥＴ６をロジックオンにし、入力端子１−ＧＮＤ端子１９間にあるシャントＦＥＴ８をロジックオフにする。また、オフ経路である入力端子２−出力端子３間においては、オフ経路上に存在するスイッチＦＥＴ７をロジックオフにし、入力端子２−ＧＮＤ端子１９間にあるシャントＦＥＴ９をロジックオンにする。この結果、入力端子１から出力端子３に高周波信号が伝達され、オフ経路への伝達される高周波信号はＧＮＤ端子１９に落とされ、もう一方の入力端子２への高周波信号の漏れが軽減される。
【００１０】
以上に説明したＳＰＤＴのスイッチ回路の動作原理であるが、これは、ＳＰＮＴ(Ｎ＝３，４，・・・)、さらにはマトリクススイッチへの応用品種に対しても同様の動作原理である。
【特許文献１】特開平６−８５６４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
近年、アンテナスイッチの理想的な特性として低挿入損失、高アイソレーション、低歪なものが求められている。挿入損失及びアイソレーションは小信号でも見られる特性評価項目である。実際の携帯電話用アンテナスイッチは、パワーアンプから出力される大振幅の高周波信号で送信を行うために送信経路として用いられる高周波信号の伝達経路部分は高電力での使用が求められる。そのために、歪特性が特性評価項目に大きな影響を与える。
【００１２】
また、ＴＤＭＡ方式を使用する携帯電話セットの場合、通話時において矩形波パルス状のロジック電圧の切り換えと、伝達される基本波ＲＦバースト矩形波の信号の切り換えとが同時に行われる(以下、セット条件という)。そのために、高周波信号伝達経路に入ってくる高周波信号がオフからオンに変わるときのスイッチ切換速度も特性評価項目となる。同様に前記条件での歪特性においても特性評価項目になる。
【００１３】
このようなアンテナスイッチにおいては、従来、大振幅の高周波信号入力時に高周波信号が外部制御信号に対して遅れを生じることがある。この要因として、アンテナスイッチはＧａＡｓ(ガリウム砒素)系のデバイスが大半であり、ＧａＡｓ系のデバイスは界面のトラップ準位が多い。この場合、逆方向から順方向に制御バイアスを変化させた際に空乏層の変化は追随するが、順方向から逆方向に制御バイアスを変化させた際に空乏層は、界面にトラップ準位が存在すると、その準位に捕獲されるため、界面のトラップ準位のライフタイム分だけ長い時間の変化になる。
【００１４】
この動作について図５を参照しながら詳細に説明する。従来のスイッチ回路において、入力端子１とスイッチＦＥＴ６間におけるＶＲＦ１の電圧はスイッチＦＥＴ６とシャントＦＥＴ８の状態で決まる。スイッチＦＥＴ６がオンでシャントＦＥＴ８がオフの場合に、スイッチＦＥＴ６がオン時とシャントＦＥＴ８のオフ時において電流の一致する電圧分だけスイッチＦＥＴ６に印加されるオン時の電圧より小さな値で固定される(図６参照)。
【００１５】
ＶＲＦ１の安定する時間はシャントＦＥＴ８のオンからオフへ切り換え時の変動時間またはスイッチＦＥＴ６の順方向への状態への切り換え時間で決まる。表面準位がある場合、オンからオフの切り換え時間が長く、結果、ＶＲＦ１の電圧がそれに連動した時間分だけ変動して安定になる。このため、制御端子の切換速度より遅いスイッチング速度の切り換えとなることがわかる。
【００１６】
具体例を図７(ｂ)に示す。図７(ａ)の入力基本波ＲＦバースト矩形波に対して、セット条件でのオフ−オン−オフの状態波形を示す出力基本波ＲＦバースト矩形波において、波形の左肩(立ち上がり始め)部分がなまるという現象が見られる。その結果、セット条件で用いられたときのスイッチ切換速度の遅延及び立ち上がりまでの時間での歪特性の劣化が生じるという問題があった。
【００１７】
本発明は、前記従来技術の問題を解決することに指向するものであり、大振幅高周波信号入力時での低挿入損失化、アイソレーション向上、歪特性向上、セット条件でのスイッチ切換速度向上、歪特性向上、完全な矩形波を示した基本波ＲＦバースト矩形波の波形、高調波ＲＦバースト矩形波の波形、また、高調波ＲＦバースト矩形波の波形上での高調波比向上ができるアンテナスイッチ等のＭＭＩＣ(モノリシックマイクロ波集積回路：Monolithic Microwave Integrated Circuit)に用いる高周波スイッチ回路を提供することを目的とする。
【課題を解決するための手段】
【００１８】
この目的を達成するために、本発明に係る高周波スイッチ回路は、１つ以上の入力端子と１つ以上の出力端子間に設けたＦＥＴ(電界効果トランジスタ)によって入力信号が制御される高周波スイッチ回路において、入力端子とＦＥＴとの間、あるいはＦＥＴと出力端子との間の信号ラインに電圧を固定する抵抗を備えたことを特徴とする。
【００１９】
また、抵抗により、入力信号を制御するＦＥＴのゲートバイアス端子がオンする電圧値とＦＥＴのゲートバイアス端子がオフする電圧値との間の電圧値から０Ｖの間における電圧値で固定されること、さらに、抵抗が抵抗成分値を３０ｋ〜１００ｋΩの範囲として用いられること、また、入力信号がバースト信号であることを特徴とする。
【００２０】
前記構成によれば、高周波スイッチ回路の挿入損失及びアイソレーション向上と、セット条件でのスイッチ切換速度向上及び歪特性改善を行うことができる。
【発明の効果】
【００２１】
以上説明したように、本発明によれば、アンテナスイッチの低挿入損失、低歪、さらには、セット条件時にロジック切り換えと同期の取れた基本波ＲＦバースト矩形波の波形が短時間で垂直に立ち上がり、また、入力高周波経路の電圧変化が鋭敏になったために高調波特性も向上し、基本波ＲＦバースト矩形波の変調印加時における高調波特性、歪特性が向上された携帯電話用の高周波スイッチ回路を実現でき、さらに、ＤＣカット用コンデンサなしでも使用可能であり、あらゆるスイッチング機能を持ったデバイス、装置において電圧上昇の生じる現象に対して有効であり、信号経路以外の経路が形成されるために、サージを逃がすことが可能で、サージ耐圧が上昇するという効果を奏する。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００２３】
図１は本発明の実施の形態における携帯電話用スイッチのＭＭＩＣに用いられる高周波スイッチ回路を示す図である。ここで、前記従来例を示す図５において説明した構成部材に対応し同等の機能を有するものには同一の符号を付してこれを示す。
【００２４】
図１に示す高周波スイッチ回路において、スイッチＦＥＴ６がオンでシャントＦＥＴ８がオフの場合、ＶＲＦ１は外部から抵抗２１を介して電圧が固定されているため、スイッチＦＥＴ６の変動時間はオンからオフへの切り換えにおいてシャントＦＥＴ８の影響を受けることなく、短時間で立ち上がる。具体的には図２(ｂ)に示すように、セット条件でオフ−オン−オフの状態波形を示す基本波ＲＦバースト矩形波に波形なまりの現象は見られない。
【００２５】
図３は挿入損(Ｉnsertion Ｌoss)とＶＲＦ１との関係を示す図である。以下に図３の詳細な説明をする。図１に示すＶctl１はスイッチＦＥＴ６のゲート端子とバイアス抵抗１５の間の電位、Ｖ(shunt)ctl２はシャントＦＥＴ８のゲート端子とバイアス抵抗１７の間の電位である。図３に示す領域Ｉは図１における電位ＶＲＦ１＜Ｖ(shunt)ctl２のときを示すものである。図３の領域Ｉの条件のとき、シャントＦＥＴ８が順方向電位となるためにシャントＦＥＴ８がオンする現象が見られる。よって、Ｖ(shunt)ctl２に近い値ほど損失が小さくなる。
【００２６】
また、図３の領域IIは図１に示すＶ(shunt)ctl２≦ＶＲＦ１＜Ｖctl１のときを示すものである。図３の領域IIの条件のとき、シャントＦＥＴ８が逆方向電位となり、さらにスイッチＦＥＴ６が順方向電位となる。しかし、ＶＲＦ１がＶctl１に近づく程、スイッチＦＥＴ６のゲート−ソース端子間電位差が小さくなり、電位差が小さいほどオン抵抗(Ｒon)が大きくなるため、挿入損が大きくなる。よって、Ｖctl１に近い値ほど損失が大きくなる。
【００２７】
図３の領域IIIは図１で示したＶctl１≦ＶＲＦ１のときを示すものである。図３に示す領域Ｉの条件のとき、スイッチＦＥＴ６が逆方向電位となるためにスイッチＦＥＴ６がオフする現象となる。よって、Ｖctl１に近い値ほど損失が小さくなる。
【００２８】
制御電圧ＶａはＶＲＦ１の値を規定するために図３の横軸と等価な関係を示す。よって、制御電圧Ｖａの値は制御端子(ＣＴＬ１)４の電圧よりも小さな電圧にする程スイッチＦＥＴ６は順方向状態となり、オン抵抗(Ｒon)が下がるので図３の領域IIに示す効果を得る。制御抵抗２１は１０μＡ以下の低消費電力を実現するため、３０ｋ〜１００ｋΩでの範囲が適当である。
【００２９】
抵抗値規定について図４を参照しながら説明する。図４(ａ)に示す外部から抵抗により電圧が固定されて電位を０Ｖとしたときを例に説明する。ただし、ＦＥＴの順方向特性はダイオード特性を示すと仮定する(図４(ｂ)参照)。図４(ｃ)に示すように、Ｖ１値によってダイオード特性を示す領域(以下、Ｄｉ領域という)と抵抗成分を示す領域(以下、Ｒ１領域という)の２領域に分かれる。Ｄｉ領域を示すＶｇｓ≦Ｖ１のとき、オンしているＦＥＴの電流値はＲ１とＲ２の合成電流値となるが、この領域ではＲ１による電流値が微少電流であり電流値はＲ１≦Ｒ２であるためにＲ２の電流値に依存している。そのため、本領域ではＦＥＴがオフしている領域であるために挿入損が大きくなる。
【００３０】
一方、Ｒ１領域を示すＶ１≦Ｖｇｓのとき、オンしているＦＥＴの電流は前述したように、Ｒ１とＲ２の合成電流値となるが、電流値はＲ２≦Ｒ１であり、Ｒ２による電流値が微少電流となるためにＲ１の電流値に依存している。また、本領域ではＦＥＴがオンしている領域であるために挿入損が小さくなる。
【００３１】
図４(ｃ)に示す抵抗値規定は、ＦＥＴ６のゲート幅：Ｗｇ＝４ｍｍ、ＦＥＴ８のゲート幅：Ｗｇ＝０.４ｍｍのときの結果を示した場合である。
【００３２】
図１に示す改善回路(抵抗２１)を組み込んでＮ型チャネルＦＥＴを用いたＳＰＤＴのスイッチ回路を参照しながら、具体的な数値を挙げて説明する。図１のスイッチ回路において、高周波信号の入力端子１に周波数ｆ＝１９１０ＭＨｚ、入力信号電力Ｐｉｎ＝３１.５ｄＢｍを加え、制御端子４にＶlogic(Ｈ)＝２.７５Ｖ、制御端子５にＶlogic(Ｌ)＝０Ｖが加えられ、抵抗２１はＲ＝１００ｋΩとした場合について説明する。
【００３３】
また、制御電源端子２２で用いられる電圧値Ｖａの条件はＶlogic(Ｌ)≦Ｖａ≦Ｖlogic(Ｈ)である。基本波ＲＦバースト矩形波の形状は立ち上がり始めの時間が短く、歪特性は従来の値(２ｆ０＝−５５ｄＢｃ，３ｆ０＝−５２ｄＢｃ)より低歪な値(２ｆ０＝−７１ｄＢｃ，３ｆ０＝−６７ｄＢｃ)を示した。
【００３４】
さらに、周波数ｆ＝９１５ＭＨｚ、入力信号電力Ｐｉｎ＝３４.５ｄＢｍとして、制御端子４にＶlogic(Ｈ)＝２.７５Ｖ、制御端子５にＶlogic(Ｌ)＝０Ｖと変えたとき、抵抗２１はＲ＝３０ｋΩである。同様に制御電源端子２２で用いられる電圧値Ｖａの条件はＶlogic(Ｌ)≦Ｖａ≦Ｖlogic(Ｈ)である。歪特性は従来値(２ｆ０＝−６０ｄＢｃ，３ｆ０＝−５８ｄＢｃ)より低歪な値(２ｆ０＝−７４ｄＢｃ，３ｆ０＝−７０ｄＢｃ)を示した。
【００３５】
また、両周波数条件において、変調印加時において基本波ＲＦバースト矩形波の波形及び高調波ＲＦバースト矩形波の波形における左肩(立ち上がり始め)部分のなまり、さらに長時間稼動時での変調印加時での歪特性劣化現象が生じなくなった。
【００３６】
この結果を図２に示す。図２(ａ)は入力基本波ＲＦバースト矩形波の波形、図２(ｂ)は入力高周波信号経路に図２(ａ)の高周波信号を加えたときの出力基本波ＲＦバースト矩形波の波形(実線)と高調波ＲＦバースト矩形波の波形(破線)、図３(ｃ)は図３(ｂ)の高周波信号波形と同期させたバイアス印加端子２０のＶlogicのロジック電圧信号波形(実線)と高周波信号が加えられたときの高周波信号経路のＶＲＦ３での電圧信号波形(破線)をそれぞれ示す。
【００３７】
従来例と比較すると、図７(ｂ)で見られたように電圧波形なまりやゆっくりとした電圧上昇が見られることはない。また、ＦＥＴ動作は経路電圧が、制御電源端子２２の電圧値Ｖａ付近の値で制御されるために入力高周波信号経路での電圧変化がそのまま反映される。図２(ｃ)で見られたように、電圧変化から推測された結果、ＦＥＴのオン−オフは立ち上がり始めが垂直に作動していることがわかる。
【産業上の利用可能性】
【００３８】
本発明に係る高周波スイッチ回路は、アンテナスイッチの低挿入損失、低歪、さらには、セット条件時にロジック切り換えと同期の取れた基本波ＲＦバースト矩形波が短時間で垂直に立ち上がり、また、高調波特性も向上し、あらゆるスイッチング機能を持ったデバイス、装置において電圧上昇の生じる現象に対して有効であり、信号経路以外の経路によりサージを逃がすことができ、サージ耐圧が上昇するという効果を有し、移動体通信機等における高周波信号の切り換え等の高周波信号制御を行うスイッチング機能素子を有した半導体装置等の高周波スイッチ回路として有用である。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態における高周波スイッチ回路を示す図
【図２】(ａ)は入力基本波ＲＦバースト矩形波、(ｂ)は出力基本波ＲＦバースト矩形波と高調波ＲＦバースト矩形波の信号波形を示す図
【図３】挿入損(Ｉnsertion Ｌoss)とＶＲＦ１との関係を示す図
【図４】(ａ)は外部から固定された電位を０Ｖとしたとき、(ｂ)はＦＥＴの順方向特性をダイオード特性と仮定した構成、(ｃ)はゲート幅Ｗｇ＝４ｍｍにおける抵抗値規定についての関係を示す図
【図５】従来のＳＰＤＴのスイッチ回路を示す図
【図６】ＦＥＴのオン／オフ状態の電位設定を示す図
【図７】(ａ)は入力基本波ＲＦバースト矩形波、(ｂ)は出力基本波ＲＦバースト矩形波と高調波ＲＦバースト矩形波、(ｃ)はロジック電圧(Ｖlogic)と経路(ＶＲＦ３)電圧の信号波形を示す図
【符号の説明】
【００４０】
１，２  入力端子(ＲＦ１，ＲＦ２)
３  出力端子(ＲＦ３)
４，５  制御端子(ＣＴＬ１，ＣＴＬ２)
６，７  スイッチＦＥＴ
８，９  シャントＦＥＴ
１０，１１，１２，１３，１４  容量
１５，１６，１７，１８  バイアス抵抗
１９、２４  ＧＮＤ端子
２０  バイアス印加端子
２１  抵抗
２２  制御電源端子
２３  パスコンデンサ
【図１】
2005117404.tif 000003
【図２】
2005117404.tif 000004
【図３】
2005117404.tif 000005
【図４】
2005117404.tif 000006
【図５】
2005117404.tif 000007
【図６】
2005117404.tif 000008
【図７】
2005117404.tif 000009