(57)【要約】【課題】  構成が簡易であり動作の安定化が容易であるタイミング調整装置及び方法を提供する。【解決手段】  減算器４は、メモリ装置１に書き込まれるデータの数を計算するライトポインタ２の値からメモリ装置１から読み出されるデータの数を計算するリードポインタ３の値を減じて減算値を求めてこの減算値を検出データ残量として判定器６に与える。判定器６は、検出データ残量を基準値と比較して比較結果信号を出力する。データ増減器８は、メモリ装置１のデータを復号する復号器７からのデータを受ける。データ増減器８は、判定器６からの比較結果信号に応答して、出力されるデータの量を制御することによりメモリ装置１のデータ読出速度を制御してメモリ装置１のデータの残量を所定値とする。【選択図】  図１
2005130430.tif 000002
【特許請求の範囲】
【請求項１】
送信された符号化データをメモリ装置に一時的に蓄え、該蓄えられた符号化データを復号手段によって復号化データに変換する装置に適用されるタイミング調整装置であって、
前記メモリ装置に蓄積された符号化データ残量を検出するデータ残量検出手段と、
前記符号化データ残量が第１の基準値を下回っている場合に前記復号手段によって出力される前記復号化データを続けて挿入することで復号化データ量を増量し、前記符号化データ残量が第２の基準値を上回っている場合に前記復号手段によって出力される前記復号化データを一定の割合で削除して当該復号化データ量を減量するデータ増減手段と、を有し、
前記データ増減手段による前記復号化データの増減により、前記メモリ装置のデータ出力タイミングを調整することを特徴とするタイミング調整装置。
【請求項２】
前記データ残量検出手段は、
前記メモリ装置の書き込みアドレスを発生させる書込アドレス発生手段と、
前記メモリ装置の読み出しアドレスを発生させる読出アドレス発生手段と、
前記書込アドレス発生手段の書き込みアドレスから前記読出アドレス発生手段の読出アドレスを減算する減算手段と、
前記減算手段による減算結果を前記第１の基準値と比較し、前記符号化データ残量が前記第１の基準値よりも下回っているか否かを判定する第１の判定手段と、
前記減算手段による減算結果を前記第２の基準値と比較し、前記符号化データ残量が前記第２の基準値よりも上回っているか否かを判定する第２の判定手段と、を有し、
前記データ増減手段は、前記第１の判定手段及び前記第２の判定手段の判定結果に従って前記復号化データ量を増量又は減量することを特徴とする請求項１記載のタイミング調整装置。
【請求項３】
前記送信された符号化データは動画像データであり、
前記データ増減手段が前記復号化データ量を増量又は減量するために挿入又は削除する単位が画像フレームであることを特徴とする請求項１又は２記載のタイミング調整装置。
【請求項４】
送信された符号化データをメモリ装置に一時的に蓄え、該蓄えられた符号化データを復号手段によって復号化データに変換する装置に適用されるタイミング調整方法であって、
前記メモリ装置に蓄積された符号化データ残量を検出するデータ残量検出工程と、
前記符号化データ残量が第１の基準値を下回っている場合に前記復号手段によって出力される前記復号化データを続けて挿入することで復号化データ量を増量し、前記符号化データ残量が第２の基準値を上回っている場合に前記復号手段によって出力される前記復号化データを一定の割合で削除して当該復号化データ量を減量するデータ増減工程と、を有し、
前記データ増減工程による前記復号化データの増減により、前記メモリ装置のデータ出力タイミングを調整することを特徴とするタイミング調整方法。
【請求項５】
前記データ残量検出工程は、
前記メモリ装置の書き込みアドレスを発生させる書込アドレス発生手段からの書き込みアドレスから、前記メモリ装置の読み出しアドレスを発生させる読出アドレス発生手段からの読み出しアドレスを減算する減算工程と、
前記減算工程による減算結果を前記第１の基準値と比較し、前記符号化データ残量が前記第１の基準値よりも下回っているか否かを判定する第１の判定工程と、
前記減算工程による減算結果を前記第２の基準値と比較し、前記符号化データ残量が前記第２の基準値よりも上回っているか否かを判定する第２の判定工程と、を有し、
前記データ増減工程は、前記第１の判定工程及び前記第２の判定工程の判定結果に従って前記復号化データ量を増量又は減量することを特徴とする請求項４記載のタイミング調整方法。
【請求項６】
前記送信された符号化データは動画像データであり、
前記データ増減工程が前記復号化データ量を増量又は減量するために挿入又は削除する単位が画像フレームであることを特徴とする請求項４又は５記載のタイミング調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、タイミング調整装置及び方法に関し、特にＭＰＥＧ（Ｍｏｖｉｎｇ  Ｐｉｃｔｕｒｅ  Ｅｘｐｅｒｔｓ  Ｇｒｏｕｐ）などを使った伝送システムにおけるタイミング調整装置及び方法に関する。
【背景技術】
【０００２】
一般に、ＭＰＥＧを用いた放送などの伝送システムにおいて、受信側のデータの再生のタイミングは送出側に同期する必要がある。なぜなら、例えば再生のタイミングが速すぎると受信側のデータが足りなくなってしまう（アンダーフロー）。逆に再生のタイミングが遅すぎるとデータがあふれてしまう（オーバーフロー）。この種のタイミング調整装置は、ＭＰＥＧデータを使った伝送装置において、受信側の時刻を送出側に同期させている。
【０００３】
従来より、タイミング調整装置として、ポイント図解式最新ＭＰＥＧ教科書（筆者、監修：藤原洋，編者、マルチメディア通信研究会，２３７ページ，発行年月日１９９４年８月１日）に記載されているものが知られている。このタイミング調整装置は、一般にＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ，  「位相ロックループ」）回路と言われる。このタイミング調整装置は、図３に示すように、デジタルアナログ変換器（Ｄｉｇｉｔａｌ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｏｒ  「ＤＡＣ」）２０１と、低域通過フィルタ（Ｌｏｗ  Ｐａｓｓ  Ｆｉｌｔｅｒ  「ＬＰＦ」）２０２と、電圧制御発振器（Ｖｏｌｔａｇｅ  Ｃｏｎｔｒｏｌ  Ｏｓｃｉｌｌａｔｏｒ  「ＶＣＯ」）２０３と、同期信号（Ｓｙｓｔｅｍ  Ｔｉｍｅ  Ｃｌｏｃｋ  「ＳＴＣ」）カウンタ２０４と、減算器２０５とを有している。デジタルアナログ変換器２０１の出力は低域通過フィルタ２０２を通して電圧制御発振器２０３が発振するクロック信号の周波数を制御する。電圧制御発振器２０３が出力するクロック信号は同期信号カウンタ２０４によりカウントされ減算器２０５に入力される。
【０００４】
ＭＰＥＧデータに含まれていシステム時刻基準参照値（Ｓｙｓｔｅｍ  Ｃｌｏｃｋ  Ｒｅｆｅｒｅｎｃｅ  「ＳＣＲ」）またはプログラム時刻基準参照値（Ｐｒｏｇｒａｍ  Ｃｌｏｃｋ  Ｒｅｆｅｒｅｎｃｅ  「ＰＣＲ」）と同期信号カウンタ２０４の値の差が減算器２０５によって求められ、デジタルアナログ変換器２０１にへ入力される。アナログ値になった差は低域通過フィルタ２０２を通して電圧制御発振器２０３へ入力される。電圧制御発振器２０３は、この差の値によって発振するクロック信号の周波数を変化させる。例えば、システム時刻基準参照値またはプログラム時刻基準参照値の値が同期信号カウンタ２０４の値より大きい場合は電圧制御発振器２０３が発振するクロック信号の周波数は大きくなる方向へ変化する。逆に、システム時刻基準参照値またはプログラム時刻基準参照値の値が同期信号カウンタ２０４の値より小さい場合は発振するクロック信号の周波数は小さくなる方向へ変化する。これにより、データの送出側に同期したクロック信号を生成する。ＭＰＥＧデータの再生回路はこの送出側に同期したクロック信号を、基準クロック信号として再生することにより、送出側に同期した再生を行うことができる。
【０００５】
【特許文献１】特開平４−２８８７４２号公報
【特許文献２】特開平４−１１５７５３号公報
【特許文献３】特開平８−２７４５８５号公報
【特許文献４】特開平５−２１９０３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、従来のタイミング調整装置においては、低域通過フィルタおよび電圧制御発振器などのアナログ装置を使用しており、これらの装置が周囲温度や電源電圧の変化によって特性が変化しやすいから、装置の動作を安定させることが難しいという問題がある。
【０００７】
また、従来のタイミング調整装置においては、ＭＰＥＧでは２７ＭＨｚのクロックを必要としているが、システム時刻基準参照値またはプログラム時刻基準参照値を参照しながらそのクロックの周波数を微妙に変化させて同期を取るという処理は現在一般的に使用されているパーソナルコンピュータのＣＰＵでは実現不可能であるから、ソフトウェアでの実現が困難であるという問題がある。
【０００８】
本発明の目的は、構成が簡易であり動作の安定化が容易であるタイミング調整装置及び方法を提供することにある。
【０００９】
本発明の他の目的は、ソフトウェアでの実現が容易であるタイミング調整装置及び方法を提供することにある。
【課題を解決するための手段】
【００１０】
係る目的を達成するために請求項１記載の発明は、送信された符号化データをメモリ装置に一時的に蓄え、該蓄えられた符号化データを復号手段によって復号化データに変換する装置に適用されるタイミング調整装置であって、前記メモリ装置に蓄積された符号化データ残量を検出するデータ残量検出手段と、前記符号化データ残量が第１の基準値を下回っている場合に前記復号手段によって出力される前記復号化データを続けて挿入することで復号化データ量を増量し、前記符号化データ残量が第２の基準値を上回っている場合に前記復号手段によって出力される前記復号化データを一定の割合で削除して当該復号化データ量を減量するデータ増減手段と、を有し、前記データ増減手段による前記復号化データの増減により、前記メモリ装置のデータ出力タイミングを調整することを特徴とする。
【００１１】
請求項２記載の発明は、請求項１記載の発明において、前記データ残量検出手段は、前記メモリ装置の書き込みアドレスを発生させる書込アドレス発生手段と、前記メモリ装置の読み出しアドレスを発生させる読出アドレス発生手段と、前記書込アドレス発生手段の書き込みアドレスから前記読出アドレス発生手段の読出アドレスを減算する減算手段と、前記減算手段による減算結果を前記第１の基準値と比較し、前記符号化データ残量が前記第１の基準値よりも下回っているか否かを判定する第１の判定手段と、前記減算手段による減算結果を前記第２の基準値と比較し、前記符号化データ残量が前記第２の基準値よりも上回っているか否かを判定する第２の判定手段と、を有し、前記データ増減手段は、前記第１の判定手段及び前記第２の判定手段の判定結果に従って前記復号化データ量を増量又は減量することを特徴とする。
【００１２】
請求項３記載の発明は、請求項１又は２記載の発明において、前記送信された符号化データは動画像データであり、前記データ増減手段が前記復号化データ量を増量又は減量するために挿入又は削除する単位が画像フレームであることを特徴とする。
【００１３】
請求項４記載の発明は、送信された符号化データをメモリ装置に一時的に蓄え、該蓄えられた符号化データを復号手段によって復号化データに変換する装置に適用されるタイミング調整方法であって、前記メモリ装置に蓄積された符号化データ残量を検出するデータ残量検出工程と、前記符号化データ残量が第１の基準値を下回っている場合に前記復号手段によって出力される前記復号化データを続けて挿入することで復号化データ量を増量し、前記符号化データ残量が第２の基準値を上回っている場合に前記復号手段によって出力される前記復号化データを一定の割合で削除して当該復号化データ量を減量するデータ増減工程と、を有し、前記データ増減工程による前記復号化データの増減により、前記メモリ装置のデータ出力タイミングを調整することを特徴とする。
【００１４】
請求項５記載の発明は、請求項４記載の発明において、前記データ残量検出工程は、前記メモリ装置の書き込みアドレスを発生させる書込アドレス発生手段からの書き込みアドレスから、前記メモリ装置の読み出しアドレスを発生させる読出アドレス発生手段からの読み出しアドレスを減算する減算工程と、前記減算工程による減算結果を前記第１の基準値と比較し、前記符号化データ残量が前記第１の基準値よりも下回っているか否かを判定する第１の判定工程と、前記減算工程による減算結果を前記第２の基準値と比較し、前記符号化データ残量が前記第２の基準値よりも上回っているか否かを判定する第２の判定工程と、を有し、前記データ増減工程は、前記第１の判定工程及び前記第２の判定工程の判定結果に従って前記復号化データ量を増量又は減量することを特徴とする。
【００１５】
請求項６記載の発明は、請求項４又は５記載の発明において、前記送信された符号化データは動画像データであり、前記データ増減工程が前記復号化データ量を増量又は減量するために挿入又は削除する単位が画像フレームであることを特徴とする。
【発明の効果】
【００１６】
本発明によれば、一般的で安価で安定したディジタル装置のみで構成しているから、特別なハードウェアが不要であるので、構成が簡易であり動作の安定化が容易である。
【００１７】
また、本発明によれば、特別に高速に処理しなければいけない部分がないから、ソフトウェアでの実現が容易である。
【発明を実施するための最良の形態】
【００１８】
次に、本発明の実施の形態について図面を参照して詳細に説明する。図１を参照すると、本発明の第１の実施の形態としてのタイミング調整装置は、メモリ装置１と、ライトポインタ２と、リードポインタ３と、減算器４と、発振器５と、判定器６と、復号器７と、データ増減器８とを有している。ライトポインタ２は、メモリ装置１に接続されている。リードポインタ３は、メモリ装置１に接続されている。減算器４は、ライトポインタ２と、リードポインタ３とに接続されている。判定器６は、減算器４と、発振器５とに接続されている。復号器７は、メモリ装置１と、発振器５とに接続されている。データ増減器８は、判定器６と、復号器７とに接続されている。
【００１９】
メモリ装置１は、書き込み用のバスと読み出し用のバスが分離されているデュアルポートメモリである。データの書き込みはライトポインタ２の値をアドレスとし、データの読み出しはリードポインタ３の値をアドレスとして実行される。メモリ装置１は、ライトポインタ２とリードポインタ３によりＦＩＦＯ（Ｆｉｒｓｔ  ＩＮ  Ｆｉｒｓｔ  Ｏｕｔ）メモリ装置として動作し、ＭＰＥＧデータが一時的に蓄えられる。メモリ装置１から読み出されたＭＰＥＧデータは復号器７に送られる。ライトポインタ２とリードポインタ３の値は減算器４にも入力される。減算器４は、ライトポインタ２の値からリードポインタ３の値を減じて減算値を求めてこの減算値をメモリ装置１の検出データ残量１０７として出力する。発振器５は一定の周波数（例えばＭＰＥＧの場合２７ＭＨｚ）のクロック信号１０８を出力する。判定器６は、検出データ残量１０７を監視し、その状態をデータ増減器８へ伝える。データ増減器８は、その状態に応じて復号器７から送られてきたデータの量を増減する。
【００２０】
図２に示すように、判定器６は、２つの比較器１０、１１で構成されている。比較器１０は、減算器４と、発振器５と、データ増減器８とに接続されている。比較器１１も、減算器４と、発振器５と、データ増減器８とに接続されている。比較器１０は、減算器４からの検出データ残量１０７と基準値とを比較し、一定期間すなわちクロック信号１０８の一定周期間において検出データ残量１０７が基準値より大きい時に比較結果信号１１０を出力する。比較器１１は、減算器４からの検出データ残量１０７と基準値とを比較し、一定期間すなわちクロック１０８の一定周期間において検出データ残量１０７が基準値より小さい時に比較結果信号１１１を出力する。比較器１０は、比較結果信号１１０および比較結果信号１１１の１つを比較結果信号１０９として出力する（図１）。
【００２１】
次に、図１のタイミング調整装置の動作を説明する。送出側から送られてきたデータはメモリ装置１のライトポインタ２の示すアドレスに書き込まれる。そして、ライトポインタ２の値を１だけ増加する。また、データの読み出し時は、リードポインタ３の示すアドレスからデータを読み出し、リードポインタ３の値を１だけ増加させる。これにより、メモリ装置１は、ＦＩＦＯメモリ装置として動作する。
【００２２】
読み出されたデータは復号器７へ送られる。復号器７は、例えばＭＰＥＧビデオの復号器である場合には、ＭＰＥＧビデオストリームデータ１０２を入力すると、伸長された動画像データ１０３が出力される。減算器４はライトポインタ２とリードポインタ３の値の差分を出し、メモリ装置１内にある検出データ残量１０７を出力する。発振器５は、例えばこの処理系がＭＰＥＧ処理系とすると、２７ＭＨｚのクロック信号１０８を発振しているものとする。判定器６は、検出データ残量１０７がメモリ装置１の全容量に近い状態または空に近い状態になっているかどうかを監視し、それをデータ増減器８に伝える。データ増減器８は、判定器６の比較結果信号１０９により、復号器７からのデータ１０３のデータ量を増やしたり減らしたりする。例えば、データ増減器８は、データ１０３が動画像データの場合、一定の割合でフレーム単位でデータを削除したり、同じフレームを続けてデータを挿入したりする。
【００２３】
ここで、例えば、発振器５の出力するクロック信号１０８が送出側のクロック信号に比べて周波数が低いと仮定する。この場合に、データ１０４を出力するタイミングが送出側が想定しているタイミングよりも遅くなり、復号器７が復号するタイミングも遅くなる。その結果、メモリ装置１から読み出されるデータ量が書き込まれるデータ量より少なくなり、検出データ残量１０７が大きくなっていく。検出データ残量１０７が大きくなったことを判定器６が検出したら、それをデータ増減器８へ伝える。データ増減器８はデータ１０４の量を減らすことにより、出力のタイミングが早くなり、送出側が想定しているタイミングに近づく。また、復号器７がメモリ装置１から読み出すデータ量が増加して、検出データ残量１０７が小さくなる。
【００２４】
逆に、発振器５の出力するクロック信号１０８が送出側のクロック信号に比べて周波数が高い場合、データ１０４を出力するタイミングが送出側が想定しているタイミングよりも早くなり、復号器７が復号するタイミングも早くなる。その結果、メモリ装置１から読み出されるデータ量が書き込まれるデータ量より多くなり、検出データ残量１０７が小さくなっていく。検出データ残量１０７が小さくなったことを判定器６が検出したら、それをデータ増減器８へ伝える。データ増減器８は、データ１０４の量を増やすことにより、出力のタイミングが遅くなり、送出側が想定しているタイミングに近づく。また、復号器７が、メモリ装置１から読み出すデータ量が減少して、検出データ残量１０７が大きくなる。
【００２５】
次に、本発明の第２のの実施の形態としてのタイミング調整装置を説明する。第２の実施の形態は、ソフトウェアで構成する。この場合、発振器５の代わりにＯＳ（Ｏｐｅｒａｔｉｎｇ  Ｓｙｓｔｅｍ）のタイマ機能などを使って基準時間とする。メモリ装置１はメインメモリ装置上に確保し、ライトポインタ２およびリードポインタ３の値は、変数を用いる。減算器４と判定器６と復号器７およびデータ増減器８は、それぞれルーチンで構成する。これにより、第１の実施の形態と同じ構成をソフトウェアで実現することができる。本発明の第２の実施の形態は、第１の実施の形態の効果に加えて、ソフトウェアのみで構成するためハードウェアが不要で安価に実現できる効果を有する。
【図面の簡単な説明】
【００２６】
【図１】本発明の第１の実施の形態としてのタイミング調整装置を示すブロック図である。
【図２】図１のタイミング調整装置の判定器を示すブロック図である。
【図３】従来のタイミング調整装置を示すブロック図である。
【符号の説明】
【００２７】
１  メモリ装置
２  ライトポインタ
３  リードポインタ
４  減算器
５  発振器
６  判定器
７  復号器
８  データ増減器
１０  比較器
１１  比較器
【図１】
2005130430.tif 000003
【図２】
2005130430.tif 000004
【図３】
2005130430.tif 000005