(57)【要約】【課題】小型で良好な特性の帯域阻止フィルタを提供する。【解決手段】誘電体層と導体層を複数積層してなる積層基板１１に、接地導体層と伝送線路を設けてマイクロストリップラインあるいはストリップラインを構成する。基板積層方向に対し重畳部分を有するように、線路電極１９１と線路電極１９１とは異なる導体層に線路電極を設けて接続することにより１つの伝送線路を形成する。伝送線路の重畳部分にコンデンサＣsを設ける。マイクロストリップラインとコンデンサとの接続距離を短縮することができるので、マイクロストリップラインとコンデンサを接続する配線によって特性が変化されてしまうことを防止することが可能となり、小型で良好な特性の帯域阻止フィルタを構成できる。【選択図】        図１
2005117176.tif 000002
【特許請求の範囲】
【請求項１】
誘電体層と導体層を複数積層してなる積層基板に、接地導体層と伝送線路を設けてマイクロストリップラインあるいはストリップラインを構成し、
基板積層方向に対し重畳部分を有するように複数の前記導体層を用いて１つの前記伝送線路を形成し、
前記重畳部分にコンデンサを設けた
ことを特徴とする帯域阻止フィルタ。
【請求項２】
前記伝送線路として用いる導体層と前記接地導体層との間に位置する前記導体層には、阻止中心周波数の（１／４）波長よりも小さいサイズのスロットを形成し、
前記コンデンサと前記伝送線路における前記コンデンサとの並列接続部分を前記スロットの領域内に設けた
ことを特徴とする請求項１記載の帯域阻止フィルタ。
【請求項３】
前記伝送線路における前記コンデンサとの並列接続部分は、ループ状あるいはメアンダ状またはスパイラル状とした
ことを特徴とする請求項１記載の帯域阻止フィルタ。
【請求項４】
前記コンデンサは、誘電体として酸化タンタルを用いたコンデンサである
ことを特徴とする請求項１記載の帯域阻止フィルタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、帯域阻止フィルタに関する。詳しくは、誘電体層と導体層を複数積層してなる積層基板に、接地導体層と伝送線路を設けてマイクロストリップラインあるいはストリップラインを構成し、基板積層方向に対し重畳部分を有するように複数の導体層を用いて１つの伝送線路を形成し、重畳部分にコンデンサを設けるものである。
【背景技術】
【０００２】
マイクロ波帯やミリ波帯の高周波電波をキャリアとした通信システム、例えば携帯電話等の電話システムや無線ＬＡＮ（ローカルエリアネットワーク）システムの普及に伴い、
家庭内や屋外等の様々な場所において手軽にかつ中継装置等を介することなく様々なデータの送受信が可能となっている。
【０００３】
このような、通信システムで用いる機器には、低域通過フィルタ（ＬＰＦ:Low Pass Filter）、高域通過フィルタ（ＨＰＦ:High Pass Filter）、帯域通過フィルタ（ＢＰＦ:Band Pass Filter）および帯域阻止フィルタ（ＢＥＦ:Band Elimination Filter）等のフィルタ素子が設けられている。このフィルタ素子は、高周波数帯の信号を処理するため、集中定数回路ではなく分布定数回路として設計されている。
【０００４】
ここで、特許文献１では、ストリップラインでインダクタを構成し、誘電体を挟んで互いに対向するコンデンサ電極を設けることでコンデンサを構成し、インダクタとコンデンサで帯域阻止フィルタを形成することが示されている。
【０００５】
また、ストリップラインに替えてマイクロストリップラインを用いて帯域阻止フィルタを形成することもできる。図１２は、マイクロストリップラインの構成を示している。マイクロストリップラインは伝送線路５１と接地されている接地導体層５２の間に誘電体層（絶縁体層）５３を挟んだ構造となっている。このマイクロストリップラインは、図１３のよう伝送線路５１をコイルＬa、伝送線路５１と接地導体層５２の間をコンデンサＣaとした集中定数で等価的に示すことが出来る。図１４は、マイクロストリップラインの簡易等価回路を示しており、図１５は図１４を変形した等価回路である。この図１５に示す回路はＬＣ共振回路と等価であり、マイクロストリップラインの一部はＬＣ共振回路としてみなすことができる。
【０００６】
図１６はマイクロストリップラインを用いて構成された従来の帯域阻止フィルタ６０の平面図、図１７は図１６に示すＢ−Ｂ’位置の断面概略図を示している。積層基板６１の底面側に位置する第１導体層６２は、接地導体層として用いられる。また、第１誘電体層６３を介して第２導体層６４が設けられている。さらに、第２導体層６４に対して第２誘電体層６５を介して第３導体層６６が設けられている。第３導体層６６には、信号入力端子６６１と信号出力端子６６２が設けられており、信号入力端子６６１と信号出力端子６６２との間に、マイクロストリップライン７０とコンデンサＣbの並列回路が設けられる。マイクロストリップラインの周囲にはスロット領域ＳＡが設定されており、第２導体層６４ではスロット領域部分の導体が取り除かれて、開口状態とされて誘電体が充填される。このマイクロストリップライン７０は、一種のコイルとしてみなすことができ、マイクロストリップライン７０の長さやコンデンサＣbの容量等を調整することで、信号入力端子６６１から入力された所望の周波数帯の信号を阻止することができる。
【０００７】
【特許文献１】特開２０００−３５７９３２
【発明の開示】
【発明が解決しようとする課題】
【０００８】
ところで、図１６，図１７に示すように積層基板６１の表層に配線を形成して、所望の周波数帯の信号を阻止できるようにマイクロストリップライン７０とコンデンサＣbを設定しても、マイクロストリップライン７０とコンデンサＣbを接続するための配線がマイクロストリップライン７１-1，７１-2となる。このマイクロストリップライン７１-1，７１-2は、コイルＬb-1，Ｌb-2とした集中定数で等価的に示すことが出来るものであり、図１６，図１７に示す帯域阻止フィルタ６０の等価回路は、図１８に示すものとなってしまう。なお、図１８において、コイルＬaはマイクロストリップライン７０を集中定数で等価的に示したものである。
【０００９】
図１９は、帯域阻止フィルタ６０の通過特性を示している。図において、実線はマイクロストリップライン７１-1，７１-2を集中定数で等価的に示したコイルＬb-1，Ｌb-2が付加されているときの特性、破線はコイルＬb-1，Ｌb-2が付加されないときの特性をそれぞれ示しており、コイルＬb-1，Ｌb-2が付加されると阻止中心周波数での通過特性が悪化してしまう。また、図２０は、帯域阻止フィルタ６０の反射特性を示しており、コイルＬb-1，Ｌb-2が付加されると（実線で示す）、コイルＬb-1，Ｌb-2が付加されていない場合（破線で示す）に比べて、周波数が阻止中心周波数よりも高い領域で反射特性が悪化してしまう。
【００１０】
そこで、この発明では、小型で良好な特性の帯域阻止フィルタを提供するものである。
【課題を解決するための手段】
【００１１】
この発明に係る帯域阻止フィルタは、誘電体層と導体層を複数積層してなる積層基板に、接地導体層と伝送線路を設けてマイクロストリップラインあるいはストリップラインを構成し、基板積層方向に対し重畳部分を有するように複数の導体層を用いて１つの伝送線路を形成し、重畳部分にコンデンサを設けたものである。
【００１２】
この発明においては、誘電体層と導体層が複数積層されている積層基板に、接地導体層と伝送線路が設けられてマイクロストリップラインあるいはストリップラインが構成される。伝送線路は、複数の導体層を用いて基板積層方向に対し重畳部分を有するように形成されて、この重畳部分に例えば誘電体として酸化タンタルを用いたコンデンサが設けられる。また、伝送線路におけるコンデンサとの並列接続部分は、ループ状あるいはメアンダ状またはスパイラル状とされる。伝送線路として用いる導体層と接地導体層との間に位置する導体層には、阻止中心周波数の（１／４）波長よりも小さいサイズのスロットが形成されて、このスロット領域内に、コンデンサと伝送線路におけるコンデンサとの並列接続部分が設けられる。
【発明の効果】
【００１３】
この発明によれば、誘電体層と導体層を複数積層してなる積層基板に、接地導体層と伝送線路を設けてマイクロストリップラインあるいはストリップラインが構成される。また、基板積層方向に対し重畳部分を有するように複数の導体層を用いて１つの伝送線路が形成されて、この重畳部分にコンデンサが設けられる。このため、マイクロストリップライン等とコンデンサとの接続距離が短縮されて、マイクロストリップライン等とコンデンサを接続する配線によって特性が変化されてしまうことを防止することが可能となり、所望の特性の帯域阻止フィルタを構成できる。
【００１４】
また、伝送線路として用いる導体層と接地導体層との間に位置する導体層には、阻止中心周波数の（１／４）波長よりも小さいサイズのスロットが形成されて、コンデンサと伝送線路におけるコンデンサとの並列接続部分がスロットの領域内に設けられるので、他の導体層の影響やスロット枠となる導体層の影響を受けることなく良好な特性の帯域阻止フィルタを構成できる。
【００１５】
さらに、伝送線路におけるコンデンサとの並列接続部分は、ループ状あるいはメアンダ状またはスパイラル状とされているので、良好な特性の帯域阻止フィルタを小型化できる。また、コンデンサとして、誘電体として酸化タンタルを用いたことにより、基板上におけるコンデンサの占有面積が小さくなり、帯域阻止フィルタを更に小型化できる。
【発明を実施するための最良の形態】
【００１６】
以下、図を参照しながら、この発明の帯域阻止フィルタについて説明する。図１は第１の形態の構成を示す平面図、図２は図１に示すＡ−Ａ’位置の断面概略図、図３は第１の形態の分解斜視図を示している。
【００１７】
誘電体層と導体層が複数積層された積層基板１１の背面側には、接地導体層としての第１導体層１２を形成する。誘電体層を介して第１導体層１２と対向する積層基板１１の例えば表層側には、線路電極１９１や信号入力端子１９３a、信号出力端子１９３b、接地電極１９４，１９５の導体パターンからなる第４導体層１９を形成する。
【００１８】
線路電極１９１の一端は信号入力端子１９３aに接続し、他端はビアホール(via hole)やスルーホール(through hole)等の導体層接続部（以下単に「ビア」という）２０を介して線路電極１７１の一端に接続する。
【００１９】
第４誘電体層１８を介して第４導体層１９と対向する第３導体層１７は、線路電極１７１となる導体パターンや接地電極１７４，１７５とされる導体パターンからなるものである。
【００２０】
線路電極１７１の一方の端部は、上述のようにビア２０を介して線路電極１９１と接続する。また、他方の端部は、ビア２１を介して信号出力端子１９３bと接続する。この線路電極１７１と線路電極１９１によって１つの伝送線路を形成する。また、伝送線路は、基板積層方向に対し重畳部分を有するように形成する。例えば図１や図３に示すように、線路電極１７１，１９１によってループ状に伝送線路を形成する。また、線路電極１７１と線路電極１９１との重畳部分には、一方のコンデンサ電極が線路電極１７１と接続されて他方のコンデンサ電極が線路電極１９１と接続されたコンデンサＣsを形成する。すなわち、線路電極１７１と線路電極１９１との重畳部分の線路電極１７１側にコンデンサ電極１７２を形成する。このコンデンサ電極１７２上にコンデンサの誘電体層を形成し、さらに誘電体層上にコンデンサ電極を形成する。このコンデンサ電極を線路電極１９１と接続する。
【００２１】
伝送線路におけるコンデンサＣsとの並列接続部分は、線路電極１７１と線路電極１９１との基板積層方向での重なりが少なく、線路電極１７１と線路電極１９１が形成される基板領域の縦方向や横方向のサイズが小さくなるように形成する。例えば、上述のようなループ状、あるいは後述するようにスパイラル状としても良い。さらに、メアンダ状とすることもできる。
【００２２】
第１誘電体層１３は、積層基板１１のベースとなる層であり、第１誘電体層１３の一方の面側に第１導体層１２を形成し、逆面側に第２導体層１４を形成する。接地導体層としての第１導体層１２と伝送線路として用いる第３および第４導体層との間に位置する第２導体層１４には、コンデンサＣsと伝送線路におけるコンデンサＣsとの並列接続部分を含むようにスロットを形成して、このスロットに第２誘電体層１５を設ける。
【００２３】
ここで、スロットのサイズ、例えばスロットの縦方向あるいは横方向の長さが阻止中心周波数の（１／４）波長以上であるとき、スロットの枠となる導体が阻止中心周波数付近で共振してしまい、帯域阻止フィルタの通過特性が悪化してしまうおそれがある。このため、スロットのサイズを阻止中心周波数の（１／４）波長よりも小さいものとして、スロット内にコンデンサＣsと伝送線路におけるコンデンサＣsとの並列接続部分を含めるものとする。
【００２４】
このようにスロットを設けることで、伝送線路と第１導体層１２との間に他の導体層が設けられていないので、他の導体層による影響を受けることなく第１導体層１２と伝送線路によって所望の特性のマイクロストリップラインを形成できる。また、阻止中心周波数付近でスロットの枠となる導体層で共振が生じてしまうことを防止できる。
【００２５】
さらに、第１導体層１２と第２導体層１４および接地電極１７４，１７５，１９４，１９５を、ビア２２によって接続することで、伝送線路やコンデンサをシールドすることができる。
【００２６】
次に、図３に示す分解斜視図を用いて、帯域阻止フィルタの生成手順を説明する。第１の構成の帯域阻止フィルタ１０は、いわゆるプリント配線基板をベース基板として用いるものとする。例えば、誘電体基板の両面に導体層が設けられたプリント配線基板をベース基板として用いる。
【００２７】
ベース基板の一方の導体層を第１導体層１２、他方の導体層を第２導体層１４とする。この第１導体層１２と第２導体層１４は、例えば銅からなるビア２２によって電気的に接続する。ビア２２は、誘電体基板の一部に、この誘電体基板を貫通する孔をドリル加工やレーザー加工あるいはプラズマエッチング加工等により穿設する。この穿設された孔にビアメッキ、例えば硫酸銅溶液を用いた電解メッキにより銅からなる導電膜を成膜することで形成できる。
【００２８】
誘電体基板は、第１誘電体層１３に相当するものであり、誘電損失の少ない（低tanδ）材料、すなわち高周波特性に優れた材料により形成されていることが好ましい。このような材料としては、例えばポリフェニールエチレン（ＰＰＥ）や、ビスマレイドトリアジン（ＢＴ−ｒｅｓｉｎ）、ポリテトラフルオロエチレン、ポリイミド、液晶ポリマー（ＬＣＰ）、ポリノルボルネン（ＰＮＢ）等の有機材料や、セラミックあるいはセラミックと有機材料との混合材料等を挙げることができる。また、第１誘電体層１３は、上述した材料の他に、耐熱性及び耐薬品性を有する材料により形成されていることが好ましく、このような材料からなる誘電基板として、廉価なエポキシ系基板ＦＲ−５等を挙げることができる。このように、廉価な有機材料を第１誘電体層１３として用いることで、従来のような比較的高価とされるシリコン基板やガラス基板を用いた場合と比べて、コストの低減化が図られている。
【００２９】
第２導体層１４には、阻止中心周波数の（１／４）波長よりも小さいサイズのスロットを形成する。例えばエッチング法を用いてスロット部分の導体を除去する。
【００３０】
スロットが形成された第２導体層１４上には、誘電率の高い絶縁材料例えばエポキシ系樹脂を用いた絶縁膜を形成する。なお、絶縁膜は、ベース基板の両面側に形成しても良い。この場合、第１導体層１２上に形成された絶縁膜によって第１導体層１２を保護することができる。絶縁膜形成後、第２導体層１４上に形成された絶縁膜を、第２導体層１４が露出するまで研磨する。これにより、第２誘電体層１５を形成できるとともに、第２導体層１４と第２誘電体層１５との段差がなくなり、ビルドアップ形成面として用いられる平坦化面を形成できる。
【００３１】
ビルドアップ形成面上には、第３誘電体層１６が積層され、この第３誘電体層１６上に、薄膜形成技術によって、線路電極１７１やコンデンサ電極１７２，接地電極１７４，１７５が形成される。このコンデンサ電極１７２や線路電極１７１におけるコンデンサＣsとの並列接続部分は、スロット内に含まれるように形成される。
【００３２】
第３誘電体層１６は、低誘電損失（低tanδ）の材料、すなわち高周波特性に優れた有機材料により形成されていることが好ましく、また、耐熱性及び耐薬品性を有する有機材料により形成されていることが好ましい。このような有機材料としては、例えばベンゾシクブテン（ＢＣＢ）や、ポリイミド、ポリノルボルネン（ＰＮＢ）、液晶ポリマー（ＬＣＰ）、エポキシ系樹脂、アクリル系樹脂等を挙げることができる。そして、第３誘電体層１６は、このような有機材料を、例えばスピンコート法や、カーテンコート法、ロールコート法、ディップコート法等の塗布均一性及び膜厚制御に優れた方法を用いて、ビルドアップ形成面上に精度良く形成することができる。
【００３３】
次に、第３誘電体層１６上に、例えば銅やニッケル等からなる導電膜を全面に亘って成膜する。その後、上述したように、フォトリソグラフィ技術を用いて、第３導体層１７の導体パターンを形成する。すなわち、所定の形状にパターニングされたフォトレジストをマスクとして、この導電膜をエッチングすることによって、線路電極１７１とコンデンサ電極１７２を有する導体パターンと接地電極１７４，１７５とされる導体パターンを形成する。例えば硫酸銅溶液を用いた電解メッキにより、数μｍ程度の銅からなる導電膜を成膜してエッチングすることにより、線路電極１７１，コンデンサ電極１７２，接地電極１７４，１７５を形成する。また、第３誘電体層１６にビア２２を設けて、第２導体層１４と接地電極１７４，１７５を接続する。
【００３４】
コンデンサ電極１７２上には、窒化タンタル（ＴａＮ）膜１７uを形成する。窒化タンタル膜１７uは、ＣＶＤ(Chemical Vapor Deposition)やスパッタリングあるいは蒸着法等によって形成できる。この窒化タンタル膜１７uの表層部を陽極酸化して、高誘電率かつ低損失な高誘電体材料である酸化タンタル（Ｔａ2Ｏ5）膜１７tとする。さらに、酸化タンタル膜上に酸化タンタルコンデンサの他方の電極となる配線膜１７sを形成することで、コンデンサＣsを生成できる。
【００３５】
コンデンサＣsを形成した第３導電層上に上述した有機材料からなる第４誘電体層１８を形成した後に、例えば銅やニッケル等からなる導電膜を全面にわたって成膜する。その後、上述のようにフォトリソグラフィ技術を用いて、線路電極１９１や信号入力端子１９３a、信号出力端子１９３b、接地電極１９４，１９５の導体パターンを形成する。なお、線路電極１９１は、コンデンサＣsとの並列接続部分がスロット内に含まれるように形成される。
【００３６】
第４誘電体層１８には、ビア２０，２１，２２を形成して、ビア２０によって線路電極１７１と線路電極１９１を導通させる。また、ビア２１によってコンデンサ電極１７２と信号出力端子１９３bを導通させる。さらに、ビア２２によって接地電極１７４と接地電極１９４を導通させるとともに、接地電極１７５と接地電極１９５を導通させる。また、配線膜１７s上にビア２３を形成して、このビア２３によって線路電極１９１とコンデンサＣsの電極である配線膜１７sを導通させる。
【００３７】
このように、伝送線路の基板積層方向に対する重畳部分にコンデンサが設けられるので、マイクロストリップラインとコンデンサとの接続距離を短縮して、並列回路を構成することができる。このため、フィルタ特性がマイクロストリップラインとコンデンサを接続する配線によって変化されてしまうことを防止して、所望の特性の帯域阻止フィルタを構成できる。なお、図４は第１の形態の帯域阻止フィルタ１０についての通過特性を示しており、例えば阻止中心周波数が５ＧＨｚ，阻止中心周波数における通過特性が−１２ｄＢで、帯域阻止フィルタのフィルタ特性を示している。また、図５は反射特性を示している。
【００３８】
また、薄膜を用いて積層基板を形成することから帯域阻止フィルタの薄型化も可能となる。例えば、２００μｍ〜８００μｍ程度の厚さのベース基板を用いて、このベース基板上にビルトアップ形成面を設けるものとする。このビルドアップ形成面上に導体層や誘電体層を積層して、線路電極やコンデンサが形成されている１０μｍ〜３０μｍ程度の厚さの積層基板を形成することで、薄型化された帯域阻止フィルタを構成できる。
【００３９】
また、コンデンサとして酸化タンタルコンデンサを用いることで、所望の静電容量を得るときのコンデンサの基板上における占有面積を小さくできるので、帯域阻止フィルタを小型化できる。
【００４０】
ところで、図１に示す帯域阻止フィルタ１０よりも阻止中心周波数を低くする場合、伝送線路におけるコンデンサとの並列接続部分をループ状に形成すると、マイクロストリップラインが形成される領域の縦方向や横方向のサイズがスロットよりも大きくなってしまう。このため、基板領域の縦方向や横方向のサイズを大きくしなくても、阻止中心周波数を低くできるように、伝送線路におけるコンデンサとの並列接続部分をスパイラル状あるいはメアンダ状に形成する。
【００４１】
図６は、第２の形態の構成を示しており、コンデンサとの並列接続部分をスパイラル状に形成したものである。この第２の形態の帯域阻止フィルタ１０ａでは、例えば線路電極１９１における線路電極１７１との重畳部分から一方の端部までをスパイラル状に形成して、他方の端部を信号入力端子１９３a接続する。線路電極１９１のスパイラル状とされた端部側をビア２０で線路電極１７１の一端と接続する。また、線路電極１７１の他端はビア２１によって信号出力端子１９３bと接続する。さらに、線路電極１７１と線路電極１９１との重畳部分にコンデンサＣsを設けるものとする。
【００４２】
この場合、コンデンサＣsとの並列接続部分の伝送線路を長くできるので、ＬＣ共振回路におけるインダクタンスが大きくなり、阻止中心周波数を低くできる。例えば、第２の形態の帯域阻止フィルタ１０ａの通過特性は図７に示すように、阻止中心周波数を２ＧＨｚとすることができる。なお、阻止中心周波数における通過特性は−１５ｄＢである。また、図８は、第２の形態の反射特性を示している。
【００４３】
さらに、コンデンサとコンデンサとの並列接続部分を有する伝送線路を複数設けるものとすれば、複数の阻止中心周波数を有した帯域阻止フィルタを構成できる。図９は、第３の形態の構成を示しており、帯域阻止フィルタ１０cは、例えば帯域阻止フィルタ１０と帯域阻止フィルタ１０ａをマイクロストリップライン１９６で接続したものである。この第３の形態の帯域阻止フィルタの通過特性は、図１０に示すように２つの阻止中心周波数を有するものとなる。例えば２ＧＨｚ付近の通過特性が最大−１５ｄＢ，５ＧＨｚ付近の通過特性が最大−１２ｄＢである２つの阻止中心周波数を有する帯域阻止フィルタとなる。なお、図１１は反射特性を示している。
【００４４】
さらに、帯域阻止フィルタ１０ｃでは、帯域阻止フィルタ１０のコンデンサＣs-1と帯域阻止フィルタ１０ａのコンデンサＣs-2を基板積層方向に重ねて形成して、コンデンサ電極を共用したりビアで導通させるものとすれば、マイクロストリップライン１９６を設ける必要がなく、更に帯域阻止フィルタを小型化できる。
【００４５】
また、上述の形態では、第１導体層１２と伝送線路すなわち線路電極１７１，１９１でマイクロストリップラインを形成したが、線路電極１７１，１９１上に誘電体層を介して接地導体層を設けることでストリップラインを形成し、このストリップラインを用いて帯域阻止フィルタを構成するものとしても良い。
【産業上の利用可能性】
【００４６】
以上のように、本発明にかかる帯域阻止フィルタは、マイクロ波やミリ波等の高周波信号から所望の周波数の信号を阻止するときに有用であり、携帯電話や無線ＬＡＮ，ＧＰＳなど高周波信号を用いる携帯用機器に好適である。
【図面の簡単な説明】
【００４７】
【図１】第１の形態の構成を示す平面図である。
【図２】Ａ−Ａ’位置の断面概略図である。
【図３】第１の形態の分解斜視図である。
【図４】第１の形態の通過特性を示す図である。
【図５】第１の形態の反射特性を示す図である。
【図６】第２の形態の構成を示す斜視図である。
【図７】第２の形態の通過特性を示す図である。
【図８】第２の形態の反射特性を示す図である。
【図９】第３の形態の構成を示す斜視図である。
【図１０】第３の形態の通過特性を示す図である。
【図１１】第３の形態の反射特性を示す図である。
【図１２】マイクロストリップラインの構成を示す図である。
【図１３】マイクロストリップラインの等価回路的表示を示す図である。
【図１４】マイクロストリップラインの簡易等価回路を示す図である。
【図１５】変形した等価回路を示す図である。
【図１６】従来の帯域阻止フィルタの構成を示す図である。
【図１７】Ｂ−Ｂ’位置での断面概略図である。
【図１８】従来の帯域阻止フィルタの等価回路を示す図である。
【図１９】従来の帯域阻止フィルタの通過特性を示す図である。
【図２０】従来の帯域阻止フィルタの反射特性を示す図である。
【符号の説明】
【００４８】
１０，１０a，６０・・・帯域阻止フィルタ、１１，６１・・・積層基板、１２，６２・・・第１導体層、１３，６３・・・第１誘電体層、１４，６４・・・第２導体層、１５，６５・・・第２誘電体層、１６・・・第３誘電体層、１７，６６・・・第３導体層、１７s・・・配線膜、１７t・・・酸化タンタル膜、１７u・・・窒化タンタル膜、１８・・・第４誘電体層、１９・・・第４導体層、２０，２１，２２，２３・・・ビア、５１・・・伝送線路、５２・・・接地導体層、６０・・・帯域阻止フィルタ、６１・・・積層基板、７０，７１-1，７１-2・・・マイクロストリップライン、１７１，１９１・・・線路電極、１７２・・・コンデンサ電極、１７４，１７５，１９４，１９５・・・接地電極、１９３a，６６１・・・信号入力端子、１９３b，６６２・・・信号出力端子
【図１】
2005117176.tif 000003
【図２】
2005117176.tif 000004
【図３】
2005117176.tif 000005
【図４】
2005117176.tif 000006
【図５】
2005117176.tif 000007
【図６】
2005117176.tif 000008
【図７】
2005117176.tif 000009
【図８】
2005117176.tif 000010
【図９】
2005117176.tif 000011
【図１０】
2005117176.tif 000012
【図１１】
2005117176.tif 000013
【図１２】
2005117176.tif 000014
【図１３】
2005117176.tif 000015
【図１４】
2005117176.tif 000016
【図１５】
2005117176.tif 000017
【図１６】
2005117176.tif 000018
【図１７】
2005117176.tif 000019
【図１８】
2005117176.tif 000020
【図１９】
2005117176.tif 000021
【図２０】
2005117176.tif 000022