(57)【要約】【課題】アドレス時の放電遅れを短くして放電特性を安定化させるとともに、データ電極に印加する電圧を低く設定でき、信頼性の高いＰＤＰを提供することを目的とする。【解決手段】前面基板１と背面基板２間でプライミング放電をさせるプライミング放電セル１６を有したＰＤＰであって、背面基板２において、データ電極１０およびプライミング電極１５を第１誘電体層１７、第２誘電体層１８で覆うとともに、主放電セル１２に対応する領域の第１誘電体層１７、第２誘電体層１８の全部または一部の膜厚を、他の領域の膜厚より薄く形成する。【選択図】図１
2005100734.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板上に互いに平行となるように配置された走査電極および維持電極と、
前記第１の基板に放電空間を挟んで対向配置される第２の基板上に前記走査電極および前記維持電極と交差する方向に配置したデータ電極と、
前記第２の基板上に前記走査電極および前記維持電極と平行に配置したプライミング電極と、
前記第２の基板上に前記走査電極および前記維持電極と前記データ電極とで形成される複数の主放電セルと、前記走査電極と前記プライミング電極とで形成される複数のプライミング放電セルを区画するように形成した隔壁とを有し、
前記データ電極を誘電体層で覆い、前記主放電セルに対応する領域の前記誘電体層の全部または一部の膜厚を、他の領域の前記誘電体層の膜厚より薄く構成したことを特徴とするプラズマディスプレイパネル。
【請求項２】
プライミング電極がデータ電極よりも第１の基板に近づいて配置され、誘電体層が前記データ電極を覆う第１誘電体層と前記プライミング電極を覆う第２誘電体層とで構成されていることを特徴とする請求項１に記載のプラズマディスプレイパネル。
【請求項３】
主放電セルに対応する領域の第１誘電体層の膜厚が、他の領域の第１誘電体層の膜厚より薄いことを特徴とする請求項２に記載のプラズマディスプレイパネル。
【請求項４】
主放電セルに対応する領域の誘電体層が第２誘電体層のみであることを特徴とする請求項２に記載のプラズマディスプレイパネル。
【請求項５】
主放電セルに対応する領域の第２誘電体層の膜厚が、他の領域の第２誘電体層の膜厚より薄いことを特徴とする請求項２に記載のプラズマディスプレイパネル。
【請求項６】
主放電セルに対応する領域の誘電体層が第１誘電体層のみであることを特徴とする請求２に記載のプラズマディスプレイパネル。
【請求項７】
主放電セルのデータ電極に対応する領域の誘電体層の全部または一部の膜厚を薄くしたことを特徴とする請求項１から請求項６のいずれかに記載のプラズマディスプレイパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルに関する。
【背景技術】
【０００２】
ＡＣ型として代表的な交流面放電型プラズマディスプレイパネル（以下、ＰＤＰと呼ぶ）は、面放電を行う走査電極および維持電極を配列して形成したガラス基板からなる前面板と、データ電極を配列して形成したガラス基板からなる背面板とにより構成されている。走査電極および維持電極とデータ電極とがマトリックスを組むように、しかも間隙に放電空間を形成するように対向配置し、その外周部をガラスフリットなどの封着材によって封着している（例えば、特許文献１）。そして、前面板と背面板との間には、隔壁によって区画された放電セルが設けられ、この隔壁間の放電セルに蛍光体層が形成された構成である。このような構成のＰＤＰにおいては、ガス放電により紫外線を発生させ、この紫外線でＲ、Ｇ、Ｂの各色の蛍光体を励起して発光させることによりカラー表示を行っている。
【０００３】
ＰＤＰは、１フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動し階調表示を行う。各サブフィールドは少なくとも初期化期間、アドレス期間および維持期間からなる。画像データを表示するためには、初期化期間、アドレス期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。
【０００４】
初期化期間には、例えば、正のパルス電圧をすべての走査電極に印加し、走査電極および維持電極を覆う誘電体層上の保護膜および蛍光体層上に必要な壁電荷を蓄積する。
【０００５】
アドレス期間では、すべての走査電極に、順次負の走査パルスを印加することにより走査し、表示データがある場合、走査電極を走査している間に、データ電極に正のデータパルスを印加すると、走査電極とデータ電極との間で放電が起こり、走査電極上の保護膜の表面に壁電荷が形成される。
【０００６】
続く維持期間では、一定の期間、走査電極と維持電極との間に放電を維持するのに十分な電圧を印加する。これにより、走査電極と維持電極との間に放電プラズマが生成され、一定の期間、蛍光体層を励起発光させる。アドレス期間においてデータパルスが印加されなかった放電空間では、放電は発生せず蛍光体層の励起発光は起こらない。
【０００７】
このようなＰＤＰでは、アドレス期間の放電に大きな放電遅れが発生し、アドレス動作が不安定になる、あるいはアドレス動作を完全に行うためにアドレス時間を長く設定しアドレス期間に費やす時間が大きくなりすぎるといった課題があった。これら課題を解決するために、前面板に補助放電電極を設け前面板側の面内補助放電によって生じたプライミング放電によって放電遅れを小さくするＰＤＰとその駆動方法が提案されている（例えば、特許文献２）。
【特許文献１】特開２００１−１９５９９０号公報
【特許文献２】特開２００２−２９７０９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、これらＰＤＰにおいて、高精細化してライン数が増えたときには、さらにアドレス期間に費やす時間が長くなり、維持期間に費やす時間を減らさなければならず、高精細化したときに輝度の確保が難しいという課題が生じる。さらに、高輝度・高効率化を達成するために、放電ガスであるキセノン（Ｘｅ）分圧を上げた場合においても放電開始電圧が上昇し、放電遅れが大きくなりアドレス特性が悪化してしまうという課題があった。
【０００９】
このような高精細化した場合でもアドレス期間を短縮する要求に対し、従来の前面板面内でプライミング放電を行うＰＤＰは、アドレス時の放電遅れを十分に短縮できない、あるいはプライミング放電の動作マージンが小さい、誤放電を誘発して動作が不安定であるなどの課題があった。また、プライミング放電が前面板の面内で行われるために隣接する放電セルへプライミングに必要な粒子以上のプライミング粒子が供給されてクロストークを生じるなどの課題があった。
【００１０】
本発明は、上述した課題に鑑みなされたものであり、アドレス時の放電遅れを短くして放電特性を安定化させるとともに、さらにデータ電極に印加する電圧を低く設定でき、信頼性の高いＰＤＰを提供することを目的とする。
【課題を解決するための手段】
【００１１】
このような目的を達成するために、本発明のＰＤＰは、第１の基板上に互いに平行となるように配置された走査電極および維持電極と、第１の基板に放電空間を挟んで対向配置される第２の基板上に走査電極および維持電極と交差する方向に配置したデータ電極と、第２の基板上に走査電極および維持電極と平行に配置したプライミング電極と、第２の基板上に走査電極および維持電極とデータ電極とで形成される複数の主放電セルと、走査電極とプライミング電極とで形成される複数のプライミング放電セルを区画するように形成した隔壁とを有し、データ電極を誘電体層で覆い、主放電セルに対応する領域の誘電体層の全部または一部の膜厚を、他の領域の誘電体層の膜厚より薄くしている。
【００１２】
このような構成によれば、アドレス時の放電遅れを短くして放電特性を安定化させるとともに、データ電極に印加する電圧を低く設定でき、信頼性の高いＰＤＰを実現できる。
【００１３】
さらに、プライミング電極がデータ電極よりも第１の基板に近づいて配置され、誘電体層がデータ電極を覆う第１誘電体層とプライミング電極を覆う第２誘電体層とで構成されることが好ましい。このような構成によれば、プライミング放電をアドレス放電に先んじて確実に行わせることができるとともに、データ電極とプライミング電極の絶縁を行い、さらにデータ電極への印加電圧を低くすることができる。
【００１４】
さらに、主放電セルに対応する領域の第１誘電体層の膜厚が、他の領域の第１誘電体層の膜厚より薄い構成とすることが望ましい。この構成によれば、膜厚の大きな第１誘電体層を薄くすることにより、より効果的にデータ電極に印加する電圧を低くすることができる。
【００１５】
さらに、主放電セルに対応する領域の誘電体層を第２誘電体層のみとしてもよい。この構成によれば、データ電極とプライミング電極との絶縁性を確保しながらより効果的にデータ電極に印加する電圧を低くすることができる。
【００１６】
また、主放電セルに対応する領域の第２誘電体層の膜厚が、他の領域の第２誘電体層の膜厚より薄い構成としてもよい。このような構成によれば、誘電体層を形成する際の形成プロセスが容易で、データ電極に印加する電圧を低くすることができる。
【００１７】
さらに、主放電セルに対応する領域の誘電体層を第１誘電体層のみとしてもよい。このような構成によれば、誘電体層の形成がさらに容易になり、データ電極に印加する電圧を低くすることができる。
【００１８】
さらに、主放電セルのデータ電極に対応する領域の誘電体層の全部または一部の膜厚を薄くしてもよい。このような構成によれば、より効果的にデータ電極に印加する電圧を低くすることができる。
【発明の効果】
【００１９】
本発明によれば、第１の基板と第２の基板間でプライミング放電をさせるプライミング放電セルを有したＰＤＰであって、アドレス時の放電遅れを短くして放電特性を安定化させるとともに、データ電極に印加する電圧を低く設定でき、信頼性の高いＰＤＰを提供できる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態によるＰＤＰについて図面を用いて説明する。
【００２１】
（第１の実施の形態）
図１は本発明の第１の実施の形態におけるＰＤＰを示す断面図、図２は第１の基板である前面基板側と第２の基板である背面基板側とを分解して模式的に示す分解斜視図である。図１に示すように、第１の基板であるガラス製の前面基板１と、第２の基板であるガラス製の背面基板２とが放電空間３を挟んで対向して配置され、その放電空間３には放電によって紫外線を放射するガスとして、ネオン（Ｎｅ）およびキセノン（Ｘｅ）などが封入されている。
【００２２】
図１、図２に示すように、前面基板１上には、前面板誘電体層４で覆われ、かつ、走査電極６と維持電極７とで対をなす帯状の電極群が互いに平行となるように配置されている。この走査電極６および維持電極７は、それぞれ透明電極部６ａ、７ａと、この透明電極部６ａ、７ａ上に重なるように形成され、かつ導電性を高めるための銀などからなる金属電極部６ｂ、７ｂとから構成されている。また、走査電極６と維持電極７とは、走査電極６−走査電極６−維持電極７−維持電極７・・・となるように２本ずつ交互に配列されている。隣り合う２つの維持電極７の間と走査電極６の間には発光時のコントラストを高めるための光吸収層８が設けられている。走査電極６同士が隣り合う光吸収層８上には補助電極９が設けられており、補助電極９はＰＤＰの非表示部（端部）で隣り合う走査電極６のうちの１つと接続されている。
【００２３】
背面基板２上には、走査電極６および維持電極７と交差する方向に、複数の帯状のデータ電極１０が互いに平行となるように配置されている。背面基板２上には、データ電極１０を覆うように第１誘電体層１７が形成されている。第１誘電体層１７上には、走査電極６と平行にプライミング電極１５が形成されている。さらに第１誘電体層１７上には、プライミング電極１５を覆うように第２誘電体層１８が形成されている。第２誘電体層１８上には、走査電極６および維持電極７とデータ電極１０とで形成される複数の放電セルを区画するための隔壁１１が形成されている。隔壁１１は、前面基板１に設けられた走査電極６および維持電極７と直交する方向、すなわちデータ電極１０と平行な方向に延びる縦壁部１１ａと、この縦壁部１１ａに交差するように設けて主放電セル１２およびプライミング放電セル１６を形成する横壁部１１ｂとで構成されている。主放電セル１２には蛍光体層１４が形成されている。
【００２４】
プライミング放電セル１６では、データ電極１０が第１誘電体層１７に覆われ、プライミング電極１５がその第１誘電体層１７上に形成され、さらに第２誘電体層１８がその上に形成されている。したがって、プライミング電極１５はデータ電極１０よりも前面基板１の走査電極６に近い位置に設けられており、主放電セル１２の前面基板１の走査電極６とデータ電極１０間の放電距離よりも、第１誘電体層１７の厚み分だけ放電距離が短くなるように構成されている。ここで、プライミング放電セル１６は、前述の、走査電極６と維持電極７との配列が、走査電極６−走査電極６−維持電極７−維持電極７・・・となる走査電極６に対向する位置に設けられ、維持電極７に対向するセルは単なる空隙部１３となっている。
【００２５】
次に、ＰＤＰに画像データを表示させる方法について説明する。ＰＤＰを駆動する方法としては、１フィールド期間を発光期間の重みを持った複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって階調表示を行っている。各サブフィールドは少なくとも初期化期間、アドレス期間および維持期間からなる。
【００２６】
図３は、本発明の実施の形態におけるＰＤＰを駆動するための駆動波形の一例を示す波形図である。まず、初期化期間において、プライミング電極Ｐｒ（図１のプライミング電極１５）が形成されたプライミング放電セル（図１のプライミング放電セル１６）では、正のパルス電圧をすべての走査電極Ｙ（図１の走査電極６）に印加し、走査電極Ｙとプライミング電極Ｐｒとの間で初期化が行われる。次のアドレス期間においては、プライミング電極Ｐｒには正の電位が常に印加される。このため、走査電極Ｙnに走査パルスＳＰnが印加されたときに、プライミング電極Ｐｒと走査電極Ｙnとの間でプライミング放電が発生し、主放電セル（図１の主放電セル１２）にプライミング粒子が供給される。次に、ｎ＋１番目の主放電セルの走査電極Ｙn+1に走査パルスＳＰn+1が印加されるが、このときには既にプライミング放電が起こり、プライミング粒子が既に供給されているため次のアドレス時の放電遅れを小さくできる。なお、ここでは、ある１フィールドの駆動シーケンスのみの説明を行ったが、他のサブフィールドにおける動作原理も同様である。
【００２７】
図３に示す駆動波形において、アドレス期間にプライミング電極Ｐｒへ正の電圧を印加することによって、上述した動作をより確実に起こすことができる。なお、アドレス期間にプライミング電極Ｐｒへ印加する電圧は、データ電極Ｄ（図１のデータ電極１０）に印加するデータ電圧値よりも大きな値に設定するのが望ましい。
【００２８】
このような構成では、プライミング放電セル１６においてプライミング電極１５が第１誘電体層１７上に形成されているため、第１誘電体層１７が適切に形成されていればデータ電極１０とプライミング電極１５間の絶縁耐圧を第１誘電体層１７で確保することができ、プライミング放電とアドレス放電を安定して行える。また、このプライミング放電セル１６に設けた第１誘電体層１７によって、主放電セル１２の放電空間の高さよりも、プライミング放電セル１６の放電空間の高さを小さくしている。そのため、走査電極６に対応する主放電セル１２におけるプライミング放電を、主放電セル１２でのアドレス放電に先んじて確実に安定して発生させることができ、主放電セル１２での放電遅れを小さくすることができる。
【００２９】
図４は背面基板２の誘電体層までが形成された構造を模式的に示す斜視図である。図２と図４に示すように、データ電極１０は絶縁のため第１誘電体層１７に覆われ、プライミング電極１５がその第１誘電体層１７上に形成されている。さらにプライミング電極１５の絶縁のためこれを覆うように第２誘電体層１８が第１誘電体層１７上に形成されている。なお、第１誘電体層１７はデータ電極１０とプライミング電極１５との絶縁を確保し、第２誘電体層１８はプライミング電極１５の絶縁保護とその上に設けられる隔壁の形成容易性を確保するために設けられている。そのため、第１誘電体層１７の膜厚が第２誘電体層１８の膜厚に比べて大きくなるように構成されている。
【００３０】
本実施の形態では、図４に示すように、第１誘電体層１７の主放電セル１２のデータ電極１０に対応する領域、すなわちデータ電極１０の電極幅に対応する領域１７ａの膜厚を、それ以外の主放電セル１２の領域やプライミング放電セル１６あるいは空隙部１３などの他の領域の膜厚より薄く形成されている。
【００３１】
これに対して、本発明の実施の形態とは異なり第１誘電体層１７を全面にわたって同一厚みで形成したＰＤＰの比較例を図８に示す。図８はその主要構成要素が図１と同じであるため同じ符号を用い説明を省略する。図８のような構成では、第１誘電体層１７と第２誘電体層１８がデータ電極１０を覆うため、データ電極１０上の誘電体層の膜厚が厚くなっている。そのためアドレス放電時にデータ電極１０に印加する電圧を高くする必要があり、動作電圧マージンが狭くなって信頼性が低下したり、充放電する際の電力ロスが増加するなどの課題が生じる。
【００３２】
一方、第１の実施の形態で示した図１、図２、図４に示す構成では、第１誘電体層１７の主放電セル１２のデータ電極１０と対応する領域１７ａの膜厚が、他の領域の膜厚より薄くしている。そのため、アドレス放電時にデータ電極１０に電圧を印加した場合、図８に示す場合に比べて、第２誘電体層１８表面への電位の滲み出し強度がより強くなり、より低い電圧でアドレス放電を生じさせることができる。これにより、動作電圧マージンが大きくなり信頼性を向上させることができるとともに、静電容量を充放電する際の電力効率を向上させることができるという効果がある。
【００３３】
なお領域１７ａの膜厚を薄く形成するには一般的に知られているフォトリソグラフィ法などの工法を用いればよい。
【００３４】
なお上記の第１の実施の形態では、主放電セル１２のデータ電極１０に対応する第１誘電体層１７の領域１７ａのみの膜厚を薄く形成した例を示したが、主放電セル１２に対応する領域であれば、どの領域を薄くしても放電を生じさせる電圧を下げる効果があり、領域１７ａ以上の広い領域で膜厚を薄くした場合も同様である。
【００３５】
（第２の実施の形態）
図５は本発明の第２の実施の形態における背面基板２の誘電体層までが形成された構造を模式的に示す斜視図である。図５において図４と同じ構成要素については同じ符号を用い説明を省略する。
【００３６】
本発明の第２の実施の形態では、主放電セル１２のデータ電極１０に対応する領域１７ｂには第２誘電体層１８のみが形成されている。その他の構成は第１の実施の形態１と同様である。このように領域１７ｂが第２誘電体層１８のみであるため、データ電極１０の絶縁性を確保しつつ最も低い電圧で放電を生じさせることができる。なお、この場合でもプライミング放電セル１６に対応したプライミング電極１５の上部には、第１誘電体層１７がそのままの膜厚を有して形成されているため、データ電極１０とプライミング電極１５との絶縁性は十分に確保されている。
【００３７】
（第３の実施の形態）
図６は本発明の第３の実施の形態における背面基板２の誘電体層までが形成された構造を模式的に示す斜視図である。図６においては図４と同じ構成要素については同じ符号を用い説明を省略する。
【００３８】
本発明の第３の実施の形態では、主放電セル１２に対応する全領域１７ｃには第２誘電体層１８だけが形成されている構成としている。その他の構成は第２の実施の形態と同様である。このように主放電セル１２に対応する全領域１７ｃを第２誘電体層１８のみとすることにより、第１の実施の形態、第２の実施の形態と同様にアドレス放電での放電電圧を低くすることができるとともに、主放電セル１２内に蛍光体層１４を形成するプロセスが容易で蛍光体層１４を均一に形成しやすいという効果がある。
【００３９】
なお、図７に示すように、図２に示す主放電セル１２を形成する縦壁部１１ａが位置する領域も含む領域１７ｄにわたっても、第２誘電体層１８だけが形成されている構成としてもよい。
【００４０】
（第４の実施の形態）
図９は本発明の第４の実施の形態における背面基板２の構成を模式的に示す斜視図である。図９において図２と同じ構成要素については同じ符号を用い説明を省略する。図９に示すように、データ電極１０は絶縁のため第１誘電体層１７に覆われ、プライミング電極１５がその第１誘電体層１７上に形成されている。さらにプライミング電極１５の絶縁のためこれを覆うように第２誘電体層１８が第１誘電体層１７上に形成されている。図９に示すように、第２誘電体層１８の主放電セル１２のデータ電極１０に対応する領域、すなわちデータ電極１０の電極幅に対応する領域１８ａの膜厚が他の領域の膜厚より薄く形成されている。
【００４１】
このような構成によれば、第１誘電体層１７によってデータ電極１０とプライミング電極１５との絶縁性を十分に確保して、データ電極１０に印加する電圧を低くすることが可能となる。
【００４２】
（第５の実施の形態）
図１０は本発明の第５の実施の形態における背面基板２の誘電体層まで形成された構造を模式的に示す斜視図である。図１０において図９と同じ構成については同じ符号を用いて説明を省略する。
【００４３】
本発明の第５の実施の形態では、主放電セル１２のデータ電極１０に対応する領域１８ｂには第１誘電体層１７のみが形成されている。その他の構成は第４の実施の形態と同様である。このように領域１８ｂが第１誘電体層１７のみであるため、データ電極１０の絶縁性を確保しつつ低い電圧で放電を生じさせることができる。さらに、第２誘電体層１８は第１誘電体層１７に比べて膜厚が小さいため、そのパターン形成が容易となり、フォトリソグラフィ法やより安価なスクリーン印刷などで、領域１８ｂを除いた第２誘電体層１８を容易に形成できるという効果がある。
【００４４】
なお、第３の実施の形態と同様に、主放電セル１２に対応する全領域が第１誘電体層１７のみである構成とすることも可能である。
【００４５】
なお、本発明の実施の形態では、データ電極１０を覆う誘電体層を第１誘電体層１７と第２誘電体層１８の２層に分けて覆う例を示したが、これを一体的に形成した誘電体層で覆い、主放電セル１２に対応する領域の全部または一部の膜厚を薄くした構成も本発明に含まれる。
【産業上の利用可能性】
【００４６】
本発明に係わるＰＤＰは、前面基板と背面基板間でプライミング放電をさせるプライミング放電セルを有したＰＤＰであって、アドレス時の放電遅れを短くして放電特性を安定化させるとともに、データ電極に印加する電圧を低く設定でき、信頼性の高いＰＤＰを提供できるので、壁掛けテレビや大型モニターなどに有用である。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施の形態におけるＰＤＰを示す断面図
【図２】同ＰＤＰを模式的に示す分解斜視図
【図３】本発明の実施の形態におけるＰＤＰを駆動するための駆動波形の一例を示す波形図
【図４】本発明の第１の実施の形態におけるＰＤＰの背面基板の誘電体層を模式的に示す斜視図
【図５】本発明の第２の実施の形態における背面基板の誘電体層を模式的に示す斜視図
【図６】本発明の第３の実施の形態における背面基板の誘電体層を模式的に示す斜視図
【図７】本発明の第３の実施の形態における他の背面基板の誘電体層を模式的に示す斜視図
【図８】誘電体層を全面同一厚みにした場合のＰＤＰを示す断面図
【図９】本発明の第４の実施の形態における背面基板の誘電体層を模式的に示す斜視図
【図１０】本発明の第５の実施の形態における背面基板の誘電体層を模式的に示す斜視図
【符号の説明】
【００４８】
１    前面基板
２    背面基板
３    放電空間
４    前面板誘電体層
６    走査電極
６ａ，７ａ    透明電極部
６ｂ，７ｂ    金属電極部
７    維持電極
８    光吸収層
９    補助電極
１０    データ電極
１１    隔壁
１１ａ    縦壁部
１１ｂ    横壁部
１２    主放電セル
１３    空隙部
１４    蛍光体層
１５    プライミング電極
１６    プライミング放電セル
１７    第１誘電体層
１７ａ，１７ｂ，１７ｃ，１７ｄ，１８ａ，１８ｂ    領域
１８    第２誘電体層
【図１】
2005100734.tif 000003
【図２】
2005100734.tif 000004
【図３】
2005100734.tif 000005
【図４】
2005100734.tif 000006
【図５】
2005100734.tif 000007
【図６】
2005100734.tif 000008
【図７】
2005100734.tif 000009
【図８】
2005100734.tif 000010
【図９】
2005100734.tif 000011
【図１０】
2005100734.tif 000012