(57)【要約】 【課題】動画表示特性を改善するためのスキャンドライバーと、これを有する表示装置、及びこの駆動方法の提供【解決手段】ディスプレイパネルは、第１スイッチング素子と、消去ライン及びデータラインに連結された第２スイッチング素子とを有する画素を多数個具備する。データ駆動部は、データラインに画像信号を出力する。スキャン駆動部は、スキャンラインに第１制御信号を出力して、第１スイッチング素子を経由して画像信号を画素に充電させ、消去ラインに第２制御信号を出力して画素に充電された画像信号を、第２スイッチング素子を経由して放電させる。これにより、表示装置に採用されるスキャンドライバーの動画表示特性を改善することができる。【選択図】  図４
2005099806.tif 000002
【特許請求の範囲】
【請求項１】
画素に画像信号を出力して前記画素に充電させるように制御する第１制御信号を、前記画素に結合された少なくとも一つのスキャンラインに出力する第１駆動部と、
前記画素に出力される画像信号を放電させるように制御する少なくとも一つの第２制御信号を、前記画素に結合された消去ラインに出力する第２駆動部と、
を含むスキャンドライバー。
【請求項２】
前記第１制御信号及び第２制御信号は、互いに異なる開始信号に同期して出力されることを特徴とする請求項１記載のスキャンドライバー。
【請求項３】
前記第１駆動部及び第２駆動部は、１フレーム周期内で前記第１制御信号及び第２制御信号をそれぞれ出力することを特徴とする請求項１記載のスキャンドライバー。
【請求項４】
前記第２制御信号は、前記第１制御信号が出力された後、１／２フレーム期間後に出力されることを特徴とする請求項３記載のスキャンドライバー。
【請求項５】
前記第２駆動部は、１フレーム周期内で前記第１制御信号が出力された後、少なくとも２つ以上の第２制御信号を出力することを特徴とする請求項１記載のスキャンドライバー。
【請求項６】
前記画素は、
スイッチング素子と、
液晶を誘電体として有する液晶キャパシタと、
を含むことを特徴とする請求項１記載のスキャンドライバー。
【請求項７】
前記第１駆動部及び第２駆動部は、
シフトレジスタと、
レベルシフターと、
出力バッファーと、
をそれぞれ含むことを特徴とする請求項１記載のスキャンドライバー。
【請求項８】
複数のスキャンラインと、複数のデータラインと、複数の消去ラインと、前記スキャンラインとデータラインとに連結された第１スイッチング素子と、前記消去ライン及びストレージキャパシタに連結された第２スイッチング素子とを有する画素を複数個具備するディスプレイパネルと、
前記データラインに画像信号を出力するデータ駆動部と、
前記スキャンラインに第１制御信号を出力して前記第１スイッチング素子を制御して前記画像信号を前記画素に充電させ、前記消去ラインに第２制御信号を出力して前記画素に充電された画像信号を前記第２スイッチング素子を経由して放電させるスキャン駆動部と、
を含む表示装置。
【請求項９】
前記スキャン駆動部は、前記第１制御信号を前記スキャンラインに出力する第１駆動部と、前記第２制御信号を前記消去ラインに出力する第２駆動部とを含み、前記第１駆動部及び第２駆動部は、延性回路基板又は前記ディスプレイパネル上に形成されたことを特徴とする請求項８記載の表示装置。
【請求項１０】
前記ディスプレイパネルは、一端が前記第１スイッチング素子に連結された液晶キャパシタを含む液晶ディスプレイパネルであることを特徴とする請求項８記載の表示装置。
【請求項１１】
前記スキャン駆動部は、１フレーム周期内で互いに異なる開始信号に同期して前記第１制御信号及び第２制御信号を出力することを特徴とする請求項８記載の表示装置。
【請求項１２】
前記第２駆動部は、１フレーム周期内で前記第１制御信号が出力された後、少なくとも２つ以上の第２制御信号を出力することを特徴とする請求項１１記載の表示装置。
【請求項１３】
前記スキャン駆動部は、
前記ディスプレイパネルの一側領域に形成された第１画素に前記第１制御信号を前記スキャンラインに出力する第１駆動部と、前記第１画素に前記第２制御信号を前記消去ラインに出力する第２駆動部とを具備する第１スキャン駆動部と、
前記ディスプレイパネルの他側領域に形成された第２画素に第３制御信号を前記スキャンラインに出力して前記画像信号を前記第２画素に充電させる第３駆動部と、前記第４制御信号を前記消去ラインに出力して前記第２画素に充電された画像信号を放電させる第４駆動部とを具備する第２スキャン駆動部と、
を含むことを特徴とする請求項８記載の表示装置。
【請求項１４】
前記スキャン駆動部は、
奇数番目のスキャンラインに連結された第１画素に前記第１制御信号を出力する第１駆動部と、前記第１画素に前記第２制御信号を出力する第２駆動部とを具備する第１スキャン駆動部と、
偶数番目のスキャンラインに連結された第２画素に第３制御信号を出力して前記画像信号を前記第２画素に充電させる第３駆動部と、前記第２画素に第４制御信号を出力して前記第２画素に充電された画像信号を放電させる第４駆動部とを具備する第２スキャン駆動部と、
を含むことを特徴とする請求項８記載の表示装置。
【請求項１５】
複数のスキャンラインと、複数のデータラインと、複数の消去ラインと、前記スキャンラインとデータラインと消去ラインとに連結された画素を複数個具備するディスプレイパネルと、
前記データラインに画像信号を出力するデータ駆動部と、
奇数番目のスキャンラインに連結された第１画素に第１制御信号を出力して前記画像信号を前記第１画素に充電させる第１駆動部と、前記第１画素に第２制御信号を出力して前記第１画素に充電された画像信号を放電させる第２駆動部とを具備する第１スキャン駆動部と、
偶数番目のスキャンラインに連結された第２画素に画像信号記入のための第３制御信号を出力して前記画像信号を前記第２画素に充電させる第３駆動部と、前記第２画素に第４制御信号を出力して前記第２画素に充電された画像信号を放電させる第４駆動部とを具備する第２スキャン駆動部と、
を含む表示装置。
【請求項１６】
前記第１スキャン駆動部は、１フレーム周期内の互いに異なるタイミング信号に同期して前記第１制御信号と第２制御信号とを出力し、
前記第２スキャン駆動部は、１フレーム周期内の互いに異なるタイミング信号に同期して前記第３制御信号と第４制御信号とを出力し、
前記第１制御信号と第３制御信号は、互いに異なるタイミング信号に同期してで出力されることを特徴とする請求項１５記載の表示装置。
【請求項１７】
前記第１スキャン駆動部は、１フレーム内の互いに異なるタイミング信号に同期して前記第１制御信号及び第２制御信号を出力し、
前記第２スキャン駆動部は、１フレーム内の互いに異なるタイミング信号に同期して前記第３制御信号及び第４制御信号を出力し、
前記第２制御信号及び第４制御信号は、互いに異なるタイミングに同期して一つ以上出力されることを特徴とする請求項１５記載の表示装置。
【請求項１８】
複数のスキャンラインと、複数のデータラインと、複数の消去ラインと、前記スキャンラインとデータラインと消去ラインとに連結された画素とを複数個具備する表示装置の駆動方法にであって、
前記スキャンラインに出力される第１制御信号に応答して前記データラインに出力される画像信号を前記画素に充電させる段階と、
前記消去ラインに出力される第２制御信号に応答して前記画素に充電された画像信号を放電させる段階と、
を含む表示装置の駆動方法。
【請求項１９】
前記第１制御信号及び第２制御信号は、１フレーム周期内で出力されることを特徴とする請求項１８記載の表示装置の駆動方法。
【請求項２０】
前記第２制御信号は、１フレーム周期内で一つ以上出力されることを特徴とする請求項１８記載の表示装置の駆動方法。
【請求項２１】
複数の画素と、前記画素に結合された複数のデータラインと、複数のスキャンラインと、複数の消去ラインとで構成された表示装置を駆動するためのスキャンドライバーであって、
第１制御信号を、前記複数のスキャンラインのうち少なくとも一つに出力して、前記画素のうち少なくとも一つの画素に画像信号が充電されるように制御する第１駆動部と、
少なくとも一つの第２制御信号を前記複数の消去ラインのうち少なくとも一つに出力して、前記充電された画像信号を放電させるように制御する第２駆動部と、
を含むスキャンドライバー。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スキャンドライバーと、これを有する表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
ＣＲＴは、走査される電子線の強さを調節して輝度を制御する。一方、液晶表示装置は、光源から発生する光の強さを制御して画面の輝度を制御する。
【０００３】
技術が発達されるにつれて、停止画像を表示する技術のみならず、動画を表示する技術が脚光を浴びている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
各種ディスプレイ媒体として用いられる液晶表示装置によって動画を表示する際、一つのフレーム周期より液晶の応答速度が遅いため、液晶に充電された電圧（例えば、画像信号又はデータ電圧）を１フレームの間維持した後、次のフレームで新しい電圧を印加すると、画面上に残像が生じてしまうという問題点がある。
【０００５】
そこで、本発明の目的は、表示特性を改善するためのスキャンドライバーを提供し、このスキャンドライバーを有する表示装置およびその駆動方法を提供することにある。
【課題を解決するための手段】
【０００６】
本発明の実施例によると、スキャンドライバーは、第１駆動部及び第２駆動部を含む。前記第１駆動部は、画素に画像信号を出力して前記画素に充電させるように制御する第１制御信号を、前記画素に結合された少なくとも一つのスキャンラインに出力する。前記第２駆動部は、前記画素に出力される画像信号を放電させるように制御する少なくとも一つの第２制御信号を、前記画素に結合された消去ラインに出力する。つまり、表示装置に採用されるスキャン駆動部にディスプレイパネルの画素を活性化させる記入部と、前記画素を非活性化させる消去部とを具備させることにより、表示装置の動画表示特性を向上させることができる。
【０００７】
前記第１制御信号及び第２制御信号は、互いに異なる開始信号に同期して出力される。
【０００８】
前記第１駆動部及び第２駆動部は、１フレーム周期内で前記第１制御信号及び第２制御信号をそれぞれ出力する。
【０００９】
前記第２制御信号は、前記第１制御信号が出力された後、１／２フレーム期間後に出力される。これにより、動画の表示に適合したインパルス波形を形成することができる。
【００１０】
前記第２駆動部は、１フレーム周期内で前記第１制御信号が出力された後、少なくとも２つ以上の第２制御信号を出力する。これにより、前記画素に充電されたデータ電圧の放電速度を加速し、表示装置の動画表示特性を向上させることができる。
【００１１】
前記画素は、スイッチング素子、液晶を誘電体として有する液晶キャパシタとを含む。
【００１２】
前記第１駆動部及び第２駆動部は、シフトレジスタと、レベルシフターと、出力バッファーとをそれぞれ含む。
【００１３】
本発明の他の実施例によると、表示装置は、複数のスキャンラインと、複数のデータラインと、複数の消去ラインと、前記スキャンラインとデータラインとに連結された第１スイッチング素子と、前記消去ライン及びストレージキャパシタに連結された第２スイッチング素子とを有する画素を複数個具備するディスプレイパネル、前記データラインに画像信号を出力するデータ駆動部、前記スキャンラインに第１制御信号を出力して前記第１スイッチング素子を制御して前記画像信号を前記画素に充電させ、前記消去ラインに第２制御信号を出力して前記画素に充電された画像信号を前記第２スイッチング素子を経由して放電させるスキャン駆動部を含む。これにより、表示装置の動画表示特性を向上させることができる。
【００１４】
前記スキャン駆動部は、前記第１制御信号を前記スキャンラインに出力する第１駆動部と、及び前記第２制御信号を前記消去ラインに出力する第２駆動部とを含み、前記第１駆動部及び第２駆動部は、延性回路基板又は前記ディスプレイパネル上に形成される。ディスプレイパネルのサイズを小さくすることができ、スキャンドライバーが搭載されたドライバーＩＣをディスプレイパネルに付着する工程数を減らすことができる。これにより製造費用を節減が実現する。
【００１５】
前記ディスプレイパネルは、一端が前記第１スイッチング素子に連結された液晶キャパシタを含む液晶ディスプレイパネルであることを特徴とする。
【００１６】
また、前記スキャン駆動部は、１フレーム周期内で互いに異なる開始信号に同期して前記第１制御信号及び第２制御信号を出力することを特徴とする。
【００１７】
前記第２駆動部は、１フレーム周期内で前記第１制御信号が出力された後、少なくとも２つ以上の第２制御信号を出力する。これにより、動画の表示に適合したインパルス波形を形成することができる。
【００１８】
前記スキャン駆動部は、前記ディスプレイパネルの一側領域に形成された第１画素に前記第１制御信号を前記スキャンラインに出力する第１駆動部と、前記第１画素に前記第２制御信号を前記消去ラインに出力する第２駆動部とを具備する第１スキャン駆動部と、前記ディスプレイパネルの他側領域に形成された第２画素に第３制御信号を前記スキャンラインに出力して前記画像信号を前記第２画素に充電させる第３駆動部と、前記第４制御信号を前記消去ラインに出力して前記第２画素に充電された画像信号を放電させる第４駆動部とを具備する第２スキャン駆動部と、を含む。これにより、スキャンラインや消去ラインの配線を減らすことができるので、大型な表示装置にも適用することができる。
【００１９】
また、本発明の表示装置における前記スキャン駆動部は、奇数番目のスキャンラインに連結された第１画素に前記第１制御信号を出力する第１駆動部と前記第１画素に前記第２制御信号を出力する第２駆動部とを具備する第１スキャン駆動部と、偶数番目のスキャンラインに連結された第２画素に第３制御信号を出力して前記画像信号を前記第２画素に充電させる第３駆動部と前記第２画素に第４制御信号を出力して前記第２画素に充電された画像信号を放電させる第４駆動部とを具備する第２スキャン駆動部と、を含む。
【００２０】
また、本発明の表示装置は、複数のスキャンラインと、複数のデータラインと、複数の消去ラインと、前記スキャンラインとデータラインと消去ラインとに連結された画素を複数個具備するディスプレイパネル、前記データラインに画像信号を出力するデータ駆動部、奇数番目スキャンラインに連結された第１画素に第１制御信号を出力して前記画像信号を前記第１画素に充電させる第１駆動部と、前記第１画素に第２制御信号を出力して前記第１画素に充電された画像信号を放電させる第２駆動部とを具備する第１スキャン駆動部、偶数番目スキャンラインに連結された第２画素に画像信号記入のための第３制御信号を出力して前記画像信号を前記第２画素に充電させる第３駆動部と、前記第２画素に第４制御信号を出力して前記第２画素に充電された画像信号を放電させる第４駆動部とを具備する第２スキャン駆動部を含む。これにより、表示装置の動画表示特性を向上させることができる。
【００２１】
本発明の表示装置は、前記第１スキャン駆動部は、１フレーム周期内の互いに異なるタイミング信号に同期させて前記第１制御信号及び第２制御信号を出力し、前記第２スキャン駆動部は、１フレーム周期内の互いに異なるタイミング信号に同期させて前記第３制御信号及び第４制御信号を出力し、前記第１制御信号と第３制御信号は、互いに異なるタイミング信号に同期させて出力される。
【００２２】
本発明の表示装置は、前記第１スキャン駆動部は、１フレーム内の互いに異なるタイミング信号に同期させて前記第１制御信号及び第２制御信号を出力し、前記第２スキャン駆動部は、１フレーム内の互いに異なるタイミング信号に同期させて前記第３制御信号及び第４制御信号を出力し、前記第２制御信号及び第４制御信号は、互いに異なるタイミング信号に同期させて一つ以上出力される。
【００２３】
又、本発明の他の実施例によると、複数のスキャンラインと、複数のデータラインと、複数の消去ラインと、前記スキャンラインとデータラインと消去ラインとに連結された画素を複数個具備する表示装置の駆動方法において、前記駆動方法は、前記スキャンラインに出力される第１制御信号に応答して前記データラインに出力される画像信号を前記画素に充電させる段階、前記消去ラインに出力される第２制御信号に応答して前記画素に充電された画像信号を放電させる段階を含む。
【００２４】
本発明の表示装置の駆動方法は、前記第１制御信号及び第２制御信号は、１フレーム周期内で出力される。
【００２５】
本発明の表示装置の駆動方法は、前記第２制御信号は、１フレーム周期内で一つ以上出力される。これにより、前記画素に充電されたデータ電圧の放電速度を加速することができる。
【００２６】
また、本発明のスキャンドライバーは、複数の画素と、前記画素に結合された複数のデータラインと、複数のスキャンラインと複数の消去ラインとで構成された表示装置を駆動するためのスキャンドライバーであって、第１制御信号を、前記複数のスキャンラインのうち少なくとも一つに出力して、前記画素のうち少なくとも一つの画素に画像信号が充電されるように制御する第１駆動部と、少なくとも一つの第２制御信号を前記複数の消去ラインのうち少なくとも一つに出力して前記充電された画像信号を放電させるように制御する第２駆動部と、を含む。
【発明の効果】
【００２７】
本発明のスキャンドライバーとこれを有する表示装置及びこの駆動方法は、スキャン駆動部はディスプレイの画素を活性化させる記入部と画素を非活性化させる消去部とを有する。これにより表示装置の動画表示特性が向上させることができる。
【発明を実施するための最良の形態】
【００２８】
以下、通常の知識を有する者が本発明を容易に実施できるように、実施例について図を用いて詳細に説明する。
＜一般的な表示装置＞
［構造と作用と問題点］
液晶表示装置は、走査信号を伝達する多数のゲートラインと、前記ゲートラインに交差して形成されてデータ電圧を伝達するデータラインとを含む。又、前記液晶表示装置は、前記したゲートラインとデータラインによって囲まれた領域に形成され、それぞれゲートラインとデータラインとスイッチング素子とを通じて連結される行列形態の多数の画素（ｐｉｘｅｌ）を含む。
【００２９】
前記液晶表示装置に具備される各画素は、液晶を誘電体として有するキャパシタ、即ち、液晶キャパシタでモデリングすることができる。図１は、液晶表示装置での単位画素を説明するための等価回路図であり、図２及び図３は、図１の単位画素の動作を説明するための波形図である。
【００３０】
図１、図２、及び図３を参照すると、液晶表示装置の各画素は、データラインＤＬとスキャンラインＳＬにそれぞれ第１電極と制御電極が連結されるスイッチング素子Ｑと、前記スイッチング素子Ｑの第２電極と共通電圧ＶＣＯＭとの間に連結される液晶キャパシタＣＬＣと、スイッチング素子Ｑの第２電極に連結されるストレージキャパシタＣＳＴとを含む。そして、前記スイッチング素子Ｑは、薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴ）である。
【００３１】
動作時、スキャンラインＳＬにゲートオン信号ＧＯＮが印加されてスイッチング素子Ｑがオンすると、データラインＤＬに供給されたデータ電圧がスイッチング素子Ｑを通じて各画素電極（図示せず）に印加される。
【００３２】
そうすると、各画素電極に印加される画素電圧と共通電圧ＶＣＯＭとの電圧差により生じる電界が液晶（図１では、等価的に液晶キャパシタＣＬＣで示した）に印加されて、前記液晶キャパシタＣＬＣを充電させる。そして、液晶キャパシタＣＬＣに印加される電圧の大きさに対応して、光の透過量が調節される。この際、画素電圧は１フレーム間維持され、図１におけるストレージキャパシタＣＳＴは、画素電極に印加された画素電圧を維持するために補助的に使用される。
【００３３】
一方、液晶表示装置の反応速度は、液晶物質の応答時間に主に依存する。動画を表示する場合は、２０μｓより小さい１Ｈという短い時間で液晶キャパシタＣＬＣに電荷を供給しなければならない。通常、液晶キャパシタＣＬＣの応答時間は数ミリ秒である。よって、この液晶キャパシタＣＬＣが２０μｓ以下の応答時間で電荷を供給するのは非常に難しい。このために、残像が発生される。
【００３４】
具体的に、数ｍｓの応答速度を有する液晶キャパシタＣＬＣに数十μｓ間電荷量を供給するということは、液晶キャパシタＣＬＣの初期容量に相当する電荷量を供給することに値する。ここでいう初期容量値とは、現在液晶キャパシタＣＬＣに印加されている電圧と、現在のすぐ前に液晶キャパシタＣＬＣに印加していた電圧との電圧差により決定される。従って、この電圧差が思うような電圧差ではない場合は、１Ｈという非常に短い時間内に要求するような電圧差に至らなければならない。さらには、要求する電圧差にするには、複数回のフレームが必要である。よって、これらを満たすことは非常に難しい問題となる。
【００３５】
このような液晶キャパシタＣＬＣの初期容量値と反応速度との問題を解決するような、画素に供給される電圧目標値（データ電圧の目標値）より高い電圧を印加する方式がある。
【００３６】
しかし、このような方式を適用するためには、別のフレームメモリを使用しなければならず、駆動回路が複雑になる問題点がある。又、補正用ルックアップテーブルの使用のために、液晶セルギャップ等の液晶キャパシタ特性値が製造工程上の理由によって変わる場合には、適切に対応するのが困難な問題点がある。
【００３７】
又、１フレーム以後には輝度を安定化させることができるが、１フレームが経過する以前には、輝度安定化時間に達成せず、ＴＶ等のように動画を表示する製品では、表示特性が悪いという問題点がある。
【００３８】
動画表示特性の改善のために、例えば、インパルス型表示方法が用いられる。インパルス型表示方法とは、周期的に黒画像を挿入して、各画素から放出される光を周期的に遮断させる方法である。いわば、映写機の原理を液晶表示装置に適用したものである。
【００３９】
インパルス型表示方法についての一例としては、バックライトを周期的に遮断する方法と、画素に周期的に黒画像を挿入する方法とがある。しかし、前記したような方法は、まだ技術的な問題が残っている。
【００４０】
バックライトを遮断する方法では、６０Ｈｚ（周期は１６.７ｍｓｅｃ）のフレーム周波数で１２０Ｈｚ（周期は８.３５ｍｓｅｃ）以内に画面全体の画素を高速に挿入し、残りの８.３５ｍｓｅｃ間はバックライトの駆動を遮断することになる。しかし、このような方法は、高速点滅が可能なＬＥＤバックライトを必要とする。勿論、前記ＬＥＤバックライトが具備されても、液晶キャパシタの特性上、スキャン方向に同一階調表示特性が変わって上下輝度差が感じられるので、輝度均一性に問題がある。これは、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｅｎｄ）モード等を適用した高速液晶の必要性を強調している。
【００４１】
又、黒画像を記入する方法は、６０Ｈｚ（周期は１６.７ｍｓｅｃ）のフレーム周波数で、１２０Ｈｚ（周期は８.３５ｍｓｅｃ）以内に画面全体の画素を高速に挿入し、残りの８.３５ｍｓｅｃ間に黒画像を挿入することになる。
【００４２】
しかし、このような方法は、高速にスキャンしなければならないので、画素の充電時間が足りなく、大型で高解像度を有する液晶表示装置には適合しない。その理由は、解像度と関係なくほぼ固定的なゲート遅延時間だけ、液晶キャパシタの充電時間が短くなるが、１２０Ｈｚ駆動による１／２Ｈで充電可能時間が減少しても、ゲート信号遅延はそのままなので、画素充電時間が急激に減少するためである。そして、高速でフレームメモリを管理しなければならない不便がある。以上の理由によって、液晶表示装置で動画を表示するためのインパルス応答機能を有する表示方法が現実化されていない。
【００４３】
本発明は、このような点を解決したものである。例えば、６０Ｈｚ（周期は１６.７ｍｓｅｃ）のフレーム周波数で１２０Ｈｚ（周期は８.３５ｍｓｅｃ）以内に画面全体の画素に画像信号を高速で充電させ、残りの８.３５ｍｓｅｃ間に、挿入された画素に蓄積された画像信号を出力させる方法を通じて、動画を表示するためのインパルス応答機能を有する表示方式を提案する。
＜第一実施例＞
［液晶表示装置］
次に、本発明の第一実施例による液晶表示装置を、図を用いて詳細に説明する。図４は、本発明の第一実施例による液晶表示装置を説明するための図である。特に、液晶パネルの一側に一つのスキャンドライバーが具備された液晶表示装置を図示する。
【００４４】
図４を参照すると、本発明の第一実施例による液晶表示装置は、タイミング制御部１００と、データ駆動部２００と、電圧発生部３００と、液晶パネル４００と、スキャン駆動部５００とを含む。
【００４５】
タイミング制御部１００は、第１画像信号９８とこの出力のための第１タイミング信号９９とを外部から提供され、第２画像信号１０１と前記第２画像信号１０１の出力のための第２タイミング信号１０２とをデータ駆動部２００に提供する。また、第３タイミング信号１０３を電圧発生部３００に提供し、記入開始信号ＳＴＶＷ及び消去開始信号ＳＴＶＣをスキャン駆動部（又は、スキャンドライバー）５００に提供する。
【００４６】
データ駆動部２００は、タイミング制御部１００より第２タイミング信号１０２と前記第２画像信号１０１とを提供される。そして、データ駆動部２００は、前記第２タイミング信号１０２に基づいて前記第２画像信号１０１をアナログ変換し、変換されたアナログ信号を画像信号として複数のデータラインＤＬを通じて液晶パネル４００に出力する。
【００４７】
電圧発生部３００は、タイミング制御部１００より第３タイミング信号１０３を入力され、ゲートオン電圧ＶＯＮとゲートオフ電圧ＶＯＦＦとをスキャン駆動部４００に出力する。また、共通電極電圧ＶＣＯＭを液晶パネル４００に提供する。
【００４８】
液晶パネル４００は、複数のデータラインＤＬと、絶縁されてかつ前記データラインＤＬに交差される複数のスキャンラインＳＬと、絶縁されてかつ前記データラインＤＬに交差する複数の消去ラインＣＬと、前記データラインＤＬとスキャンラインＳＬと消去ラインＣＬとにより定義される領域に形成された単位画素４１０とを含む。
【００４９】
スキャン駆動部５００は、タイミング制御部１００から提供される記入開始信号ＳＴＶＭ及び消去開始信号ＳＴＶＣ、ＣＰＶ（図示せず）、Ｌ／Ｒ（図示せず）、電圧発生部３００から提供されるゲートオン／オフ電圧ＶＯＮ、ＶＯＦＦ、バイアス電圧ＶＤＤ、ＧＮＤに基づいて、前記画素を活性化させる記入信号（Ｓ１、．．．、Ｓｑ、．．．、Ｓｎ：ｎは１以上の正の整数）（第１制御信号に相当）を出力する活性部（第１駆動部に相当）と、前記画素を非活性化させる消去信号（Ｃ１、．．．、Ｃｑ、．．．、Ｃｎ：ｎは１以上の正の整数）（第２制御信号に相当）を出力する非活性化部（第２駆動部に相当）とを含む。ここで、前記ＣＰＶは、次のスキャンラインＳＬの選択を制御する信号であり、Ｌ／Ｒはスキャン駆動部５００の記入部のシフトレジスタの出力方向を制御する信号である。
【００５０】
具体的に、前記活性化部は、前記記入開始信号ＳＴＶＷに基づいて前記画素を活性化させる記入信号（Ｓ１、．．．、Ｓｑ、．．．、Ｓｎ）を、前記液晶パネル４００のスキャンラインＳＬに出力する。前記非活性化部は、前記消去開始信号ＳＴＶＣに基づいて前記画素を非活性化させる消去信号（Ｃ１、．．．、Ｃｑ、．．．、Ｃｎ）を、前記液晶パネル４００の消去ラインＣＬに出力する。尚、スキャンラインＳＬおよび消去ラインＣＬは１本以上である。
【００５１】
例えば、前記記入信号（Ｓ１、．．．、Ｓｑ、．．．、Ｓｎ）のローレベルは、ゲートオフ電圧ＶＯＦＦに対応するレベルであり、前記記入信号（Ｓ１、．．．、Ｓｑ、．．．Ｓｎ）のハイレベルは、ゲートオン電圧ＶＯＮに対応するレベルである。そして、前記消去信号（Ｃ１、．．．、Ｃｑ、．．．、Ｃｎ）のローレベルは、ゲートオフ電圧ＶＯＦＦに対応するレベルであり、前記消去信号（Ｃ１、．．．、Ｃｑ、．．．、Ｃｎ）のハイレベルは、ゲートオン電圧ＶＯＮに対応するレベルである。
【００５２】
例えば、スキャン駆動部５００は、印刷回路基板（図示せず）と、ドライバーＩＣ（図示せず）とを搭載して、前記印刷回路基板と液晶パネル４００のスキャンラインＳＬとの間に連結された延性印刷回路基板（図示せず）とで具現される。又、スキャン駆動部５００は、前記した印刷回路基板（図示せず）を具備せず、ドライバーＩＣ（図示せず）のみを搭載して液晶パネル４００のスキャンラインＳＬ間に連結された延性印刷回路基板（図示せず）で具現されることもできる。さらに、スキャン駆動部５００は、前記した延性印刷回路基板（図示せず）を具備せず、半導体製造工程によって液晶パネル４００上に直接具現されることもできる。尚、第１実施例では、前記した記入部と消去部とを有するスキャンドライバーをディスプレイパネルの一側に配置している。これにより、ディスプレイパネルのサイズを小さくすることができ、前記スキャンドライバーが搭載されたドライバーＩＣをディスプレイパネルに付着する工程数を減らすことができる。また、製造費用を節減が実現する。
【００５３】
動作時、液晶パネル４００は、前記記入信号（Ｓ１、．．．、Ｓｑ、．．．、Ｓｎ）に応答して前記画像信号を充電して、前記消去信号（Ｃ１、．．．、Ｃｑ、．．．、Ｃｎ）に応答して前記画像信号を放電する。
［単位画素］
次に、前記した単位画素について、図５を参照して詳細に説明する。図５は、図４の液晶表示装置の単位画素を説明するための等価回路図である。
【００５４】
図５に示すように、インパルス駆動のための液晶表示装置の単位画素４１０は、第１スイッチング素子ＱＷと、第２スイッチング素子ＱＣと、液晶キャパシタＣＬＣと、ストレージキャパシタＣＳＴとを含み、画像信号を伝達するデータラインＤＬと記入信号を伝達するスキャンラインＳＬと消去信号を伝達する消去ラインＣＬとにより定義される領域に形成される。
【００５５】
前記第１スイッチング素子ＱＷは、第１電極が前記画像信号を伝達するデータラインに連結され、制御電極が前記記入信号を伝達するスキャンラインに連結され、第２電極が液晶キャパシタＣＬＣの一端及びストレージキャパシタＣＳＴの一端に連結される。動作時、前記記入信号が印加されるにつれて、第１スイッチング素子ＱＷがオンされて前記第１スイッチング素子ＱＷの第１電極を通じて伝達される画像信号を前記液晶キャパシタＣＬＣ及びストレージキャパシタＣＳＴに充電する。
【００５６】
前記液晶キャパシタＣＬＣは、一端が前記第１スイッチング素子ＱＷの第２電極に連結され、他端が共通電極電圧ＶＣＯＭに連結される。動作時、液晶キャパシタＣＬＣには前記画像信号と共通電極電圧間との電位差がかかり、この電位差と液晶キャパシタＣＬＣの容量により得られる電荷を充電する。
【００５７】
前記ストレージキャパシタＣＳＴは、一端が前記第１スイッチング素子ＱＷの第２電極及び液晶キャパシタＣＬＣの一端に連結され、他端がストレージ電圧ＶＳＴに連結される。動作時、ストレージキャパシタＣＳＴは、前記第１スイッチング素子ＱＷを通じて伝達される画像信号を充電して、充電された電荷を１フレーム間液晶キャパシタＣＬＣに提供する。
【００５８】
前記第２スイッチング素子ＱＣは、第１電極がストレージキャパシタＣＳＴの一端に連結され、制御電極が消去ラインＣＬに連結され、第２電極がストレージキャパシタＣＳＴの他端に連結される。動作時、第２スイッチング素子ＱＣは、前記消去ラインＣＬを通じて消去信号（Ｃ１、．．．、Ｃｑ、．．．、Ｃｎ）が印加されるにつれてオンされて、前記液晶キャパシタＣＬＣ及びストレージキャパシタＣＳＴに充電された画像信号を放電させて、前記液晶キャパシタＣＬＣ及びストレージキャパシタＣＳＴがほぼストレージ電圧ＶＳＴレベルを有するようにする。
【００５９】
前記記入信号（Ｓ１、．．．、Ｓｑ、．．．、Ｓｎ）が印加されるタイミングと前記消去信号（Ｃ１、．．．、Ｃｑ、．．．、Ｃｎ）が印加されるタイミングは、一定間隔を有する。例えば、活性化部より前記記入信号（Ｓ１、．．．、Ｓｑ、．．．、Ｓｎ）が印加された後、非活性化部より前記消去信号（Ｃ１、．．．、Ｃｑ、．．．、Ｃｎ）が印加されるが、これらは１フレーム周期内に行われる。例えば、６０Ｈｚのフレーム周波数の場合（１フレーム＝１６.７ｍｓ）、前記記入信号（Ｓ１、．．．、Ｓｑ、．．．、Ｓｎ）が１フレーム期間の半分に相応する８.３５ｍｓ印加された後、前記消去信号（Ｃ１、．．．、Ｃｑ、．．．、Ｃｎ）が印加される。このように１フレームの初期区間で前記記入信号が印加されて該当画素にデータ電圧が充電された後、前記１フレームが終了される以前の一定区間で消去信号が印加されて前記画素に充電されたデータ電圧を放電させることにより、動画の表示に適合したインパルス波形を形成することができる。
［スキャン駆動部１］
次に、スキャン駆動部の第一例について、図６を用いて詳細に説明する。図６は、図４のスキャン駆動部の第一例を説明するための図である。
【００６０】
図６を参照すると、本発明の第１実施例によるスキャン駆動部５００−１は、記入信号（Ｓ１、．．．、Ｓｑ、．．．、Ｓｎ）を順次に出力して前記スキャンラインＳＬを動的にさせる記入部５１０（第１駆動部に相当）と、消去信号（Ｃ１、．．．、Ｃｑ、．．．、Ｃｎ）を順次に出力して前記消去ラインＣＬを動的にさせる消去部５２０（第２駆動部に相当）とを含む。記入部５１０は、第１シフトレジスタ５１２、第１レベルシフター５１４、及び第１出力バッファー５１６を一つのユニットとする多数のサブ記入部を含む。サブ記入部のそれぞれは、タイミング制御部１００から提供されるＣＰＶ（図示せず）、Ｌ／Ｒ（図示せず）、電圧発生部３００から提供されるゲートオン電圧ＶＯＮ、オフ電圧ＶＯＦＦ、バイアス電圧ＶＤＤ（図示せず）、ＧＮＤに基づいて、液晶パネル４００に具備されるスキャンラインＳＬを動的にさせる記入信号（Ｓ１、．．．、Ｓｑ、Ｓｑ＋１、．．．）を順次に出力する。特に、一番目のサブ記入部は、タイミング制御部１００から提供される記入開始信号ＳＴＶＷに基づいて起動し、一番目の記入信号Ｓ１を出力する。二番目以降のサブ記入部は、一番目のサブ記入部の動作に応答して二番目以降の記入信号（Ｓ２、．．．、Ｓｑ、Ｓｑ＋１、．．．）を順次に出力する。
【００６１】
消去部５２０は、第２シフトレジスタ５２２、第２レベルシフター５２４、及び第２出力バッファー５２６を一つのユニットとする多数のサブ消去部を含む。サブ消去部のそれぞれは、液晶パネル４００に具備される消去ラインＣＬを動的にさせる消去信号（Ｃ１、．．．Ｃｑ、Ｃｑ＋１、．．．）を順次に出力する。特に、一番目のサブ消去部は、タイミング制御部１００から提供される消去開始信号ＳＴＶＣに基づいて起動し、一番目の消去信号Ｃ１を出力する。二番目以降のサブ消去部は、一番目のサブ消去部の動作に応答して二番目以降の消去信号（Ｃ２、．．．、Ｃｑ、Ｃｑ＋１、．．．）を順次に出力する。
【００６２】
以下、本発明による液晶パネル４００の一つのデータラインに１つのフレームを単位として、ライトパルス（ＰＷＲＴ；Ｐｕｌｓｅ_ＷＲｉＴｅ）が印加されてデータ電圧が充電される過程と、消去パルス（ＰＣＬＲ；Ｐｕｌｓｅ_ＣＬｅａＲ）が印加されてデータ電圧が放電される過程とを、波形図を参照して詳細に説明する。ここで、ライトパルス（ＰＷＲＴ；Ｐｕｌｓｅ_ＷＲｉＴｅ）は、記入信号（Ｓ１、．．．、Ｓｑ、．．．Ｓｎ）に対応しており、消去パルス（ＰＣＬＲ；Ｐｕｌｓｅ_ＣＬｅａＲ）は消去信号（Ｃ１、．．．、Ｃｑ、．．．Ｃｎ）に対応している。
【００６３】
図７と図８と図９は、図４のスキャン駆動部の動作の一例を説明するための波形図である。
【００６４】
図４乃至図９を参照すると、１フレーム内の記入区間ＴＷでライトパルスＰＷＲＴがスキャンラインＳＬに印加されると、前記スキャンラインＳＬは第１スイッチング素子ＱＷの制御電極と接続されているため、第１スイッチング素子ＱＷはオンする。そして、前記第１スイッチング素子ＱＷに対応する画素には、対応するデータラインＤＬより第１スイッチング素子ＱＷを通じて所定のデータ電圧が充電される。
【００６５】
次いで、１フレーム内の消去区間ＴＣで消去パルスＰＣＬＲが消去ラインＣＬに印加されると、消去ラインＣＬは第２スイッチング素子ＱＣの制御電極と接続されているため、第２スイッチング素子ＱＣはオンする。そして、前記第２スイッチング素子ＱＣに対応する画素に充電されたデータ電圧が放電される。図８のように、前記ライトパルスＰＷＲＴにより前記スキャンラインＳＬが動的である区間は、１フレームを周期として有する。又、図９のように前記消去ラインＣＬが動的である区間は、１フレームを周期として有する。
【００６６】
このように１フレームの初期区間でライトパルスＰＷＲＴが印加されて該当画素にデータ電圧が充電された後、前記１フレームが終了される以前の一定区間で消去パルスＰＣＬＲが印加されて前記画素に充電されたデータ電圧を放電させることにより、動画の表示に適合したインパルス波形を形成することができる。また、動画表示特性を向上させることができる。
【００６７】
以上では、１フレーム区間でライトパルスを印加して画素にデータ電圧を充電して、前記充電されたデータ電圧を放電させるために、前記画素に一つの消去パルスを印加する方法について説明した。次に、前記データ電圧の放電速度を加速させるために、図１２のように１フレーム区間で前記画素に複数の消去パルスを印加する方法について詳細に説明する。
［スキャン駆動部２］
図１０、図１１及び図１２は、図４のスキャン駆動部の動作の他の実施例例を説明するための波形図である。
【００６８】
図１０、図１１、及び図１２に示したように、１フレーム内の記入区間ＴＷでライトパルスＰＷＲＴがスキャンラインＳＬに印加されるにつれて、前記スキャンラインＳＬに連結された第１スイッチング素子ＱＷはオンする。すると、前記第１スイッチング素子ＱＷに対応する画素には対応するデータラインＤＬより第１スイッチング素子ＱＷを通じて、所定のデータ電圧が充電される。
【００６９】
次いで、前記１フレーム内の消去区間ＴＣで３つの消去パルスＰＣＬＲ１、ＰＣＬＲ２、ＰＣＬＲ３が消去ラインに順次に印加される。すると、前記消去ラインに連結された第２スイッチング素子ＱＣはオンされ、前記第２スイッチング素子ＱＣに対応する画素に充電されたデータ電圧が図１０のように放電される。このような消去パルスＰＣＬＲ１、ＰＣＬＲ２、ＰＣＬＲ３を印加することにより、１フレーム周期内で３つの消去信号が出力されて、前記画素に充電されたデータ電圧の放電速度を加速化することができる。ここでは、前記消去パルスを３つ印加する場合を例として説明したが、消去パルスの個数は３つ以外の２つ、４つなど、何個でもよい。
【００７０】
次に、図１２の消去パルスＰＣＬＲ１、ＰＣＬＲ２，ＰＣＬＲ３に対応する第２スイッチング素子ＱＣの放電現象（図１０）について、具体的に説明する。第１消去区間ＴＣ１において第１消去パルスＰＣＬＲ１が消去ラインに印加される。すると、これに対応して前記消去ラインに連結された第２スイッチング素子ＱＣはオンされ、前記第２スイッチング素子ＱＣに対応する画素に充電されたデータ電圧が一次的に放電される。次いで、第２消去区間ＴＣ２において第２消去パルスＰＣＬＲ２が消去ラインに印加される。すると、これに対応して前記消去ラインに連結された第２スイッチング素子ＱＣはオンされ、前記第２スイッチング素子ＱＣに対応する画素に充電されたデータ電圧が２次的に放電される。次いで、第３消去区間ＴＣ３で第３消去パルスＰＣＬＲ３が消去ラインに印加される。すると、これに対応して前記消去ラインに連結された第２スイッチング素子ＱＣはオンされ、前記第２スイッチング素子ＱＣに対応する画素に充電されたデータ電圧が３次的に放電される。
【００７１】
ここで、前記ライトパルスＰＷＲＴにより前記スキャンラインＳＬが動的な区間は、１フレームを周期として有する。又、前記第１乃至第３消去パルスＰＣＬＲ１、ＰＣＬＲ２、ＰＣＬＲ３により前記消去ラインが動的な区間は、１フレームを周期として有する。消去部５２０に３回の消去用スキャン開始信号ＳＴＶＣが印加されることにより前記第１乃至第３消去パルスＰＣＬＲ１、ＰＣＬＲ２、ＰＣＬＲ３が発生される。つまり、前記ライトパルスＰＷＲＴの出力から複数の消去パルスの出力は、１フレーム以内で行われる。
【００７２】
このように１フレームのうちの前半の区間でライトパルスＰＷＲＴが印加され該当画素にデータ電圧が充電された後に、前記１フレームのうちの後半の区間で消去パルスＰＣＬＲが印加されて前記画素に充電されたデータ電圧を放電するが、この放電の際に複数の消去パルスＰＣＬＲを用いることによって放電速度を加速させることができる。これにより、動画具現に適したインパルス波形を形成することができ、高速なスキャンが可能となる。また、動画表示特性を向上させることができる。
［スキャン駆動部の内部］
次に、スキャン駆動部の内部の構造と作用とを、図を用いて説明する。図１３は、図４のスキャン駆動部の内部を説明するための図である。
【００７３】
図４及び図１３を参照すると、本発明のスキャン駆動部５００−２の他の一例は、記入信号（Ｓ１、Ｓ２、．．．、Ｓｎ）を順次に出力して前記液晶パネル４００のスキャンラインＳＬを動的にさせる記入部５３０と、消去信号（Ｃ１、Ｃ２、．．．、Ｃｎ）を順次に出力して前記液晶パネル４００の消去ラインＣＬを動的にさせる消去部５４０とを含む。
【００７４】
記入部５３０は、一つのシフトレジスタで構成される。前記記入部５３０のシフトレジスタは、複数のフリップフロップ（ＳＲＣ１１、ＳＲＣ１２〜ＳＲＣ１Ｎ（Ｎは１から９までの整数）、ＳＲＣ１Ｄ）が互いに連結される。例えば、各フリップフロップの出力端子ＯＵＴが次のフリップフロップの入力端子ＩＮに連結される。フリップフロップは、スキャンラインＳＬの個数に対応するＮ個のフリップフロップ（ＳＲＣ１１、ＳＲＣ１２、・・・、ＳＲＣ１Ｎ）と一つのダミーフリップフロップ（ＳＲＣ１Ｄ）とで構成されることができる。各フリップフロップは、第１入力端子ＩＮ１と、第２入力端子ＩＮ２と、出力端子ＯＵＴと、第１クロック入力端子ＣＫ１と、第２クロック入力端子ＣＫ２と、第１電源電圧端子ＶＯＦＦとを有する。
【００７５】
一番目のフリップフロップ（ＳＲＣ１１）の入力端子ＩＮ１には、記入開始信号ＳＴＶＷが入力される。例えば、前記記入開始信号ＳＴＶＷは、垂直同期信号Ｖｓｙｎｃ（図示せず）に同期されたパルスである。
【００７６】
各フリップフロップの出力端子より記入信号（Ｓ１、．．．、Ｓｎ）が出力される。各フリップフロップの出力端子は対応される各スキャンラインＳＬと連結しており、記入信号（Ｓ１、．．．、Ｓｎ）は、図８又は図１１で説明したライトパルスＰＷＲＴに同期して出力される。
【００７７】
例えば、奇数番目のフリップフロップ（ＳＲＣ１１、ＳＲＣ１３、ＳＲＣ１５、．．．）の第１クロック端子ＣＫ１には第１クロックＣＫＶが提供され、第２クロック端子ＣＫ２には第２クロックＣＫＶＢが提供される。
【００７８】
そして、偶数番目のフリップフロップ（ＳＲＣ１２、ＳＲＣ１４、ＳＲＣ１６、．．．）の第１クロック端子ＣＫ１には第２クロックＣＫＶＢが提供され、第２クロック端子ＣＫ２には第１クロックＣＫＶが提供される。ここで、第１クロックＣＫＶと第２クロックＣＫＶＢとは互いに反対の位相を有する。
【００７９】
各フリップフロップ（ＳＲＣ１１、ＳＲＣ１２、ＳＲＣ１３、．．．）の各入力端子ＩＮ２と、、次のフリップフロップ（ＳＲＣ１２、ＳＲＣ１３、ＳＲＣ１４、．．．）の出力端子ＯＵＴは電気的に連結されており、フリップフロップの制御第２入力端子ＩＮ２には次のフリップフロップの出力端子ＯＵＴより記入信号（Ｓ２〜Ｓｎ）が、入力信号として入力端子ＩＮ２に入力される。結果、入力端子ＩＮ２に入力される入力信号は、自分の出力信号のデューティ期間だけ遅延された信号になる。
【００８０】
従って、各フリップフロップの出力信号である記入信号（Ｓ１〜Ｓｎ）は動的な区間（ハイレベル）を順次に有するように出力される。この各出力信号である記入信号（Ｓ１〜Ｓｎ）の動的な区間に従って、対応されるスキャンラインＳＬがオン状態となる。
【００８１】
一方、消去部５４０は一つのシフトレジスタで構成される。前記消去部５４０のシフトレジスタは、複数のフリップフロップ（ＳＲＣ２１、ＳＲＣ２２、．．．、ＳＲＣ２Ｎ（Ｎは１から９までの整数）、ＳＲＣ２Ｄ）が互いに連結される。例えば、各フリップフロップの出力端子ＯＵＴが次のステージの入力端子ＩＮ１に連結される。フリップフロップは、スキャンラインＳＬに対応するＮ個のフリップフロップ（ＳＲＣ２１、ＳＲＣ２２、．．．、ＳＲＣ２Ｎ）と一つのダミーステージＳＲＣ２Ｄとで構成される。各フリップフロップは、第１入力端子ＩＮ１と、第２入力端子ＩＮ２と、出力端子ＯＵＴと、第１クロック入力端子ＣＫ１と、第２クロック入力端子ＣＫ２と、第１電源電圧端子ＶＯＦＦとを有する。
【００８２】
一番目のフリップフロップ（ＳＲＣ２１）の入力端子ＩＮ１には、消去開始信号ＳＴＶＣが入力される。前記消去開始信号ＳＴＶＣは、垂直同期信号Ｖｓｙｎｃ（図示せず）から一定期間遅延されたパルスである。即ち、前記消去開始信号ＳＴＶＣは、垂直同期信号Ｖｓｙｎｃ（図示せず）と同期している記入開始信号ＳＴＶＷから一定時間遅延された、位相の異なるパルスである。前記消去開始信号ＳＴＶＣは、図９のように１フレーム間に１回のパルスが入力されることもでき、また、画素に充電されたデータ電圧の放電を加速化するために図１２のように１フレーム間に複数個のパルスが入力されることもできる。
【００８３】
各フリップフロップの出力端子より、出力信号である消去信号（Ｃ１、．．．、Ｃｎ）が出力される。各フリップフロップの出力端子は、対応される各消去ラインＣＬと連結しており、消去信号Ｃ１、．．．、Ｃｎ）は、図９又は図１２で説明した消去パルスＰＣＬＲに同期して出力される。
【００８４】
例えば、奇数番目のフリップフロップ（ＳＲＣ２１、ＳＲＣ２３、ＳＲＣ２５．．．）の第１クロック端子ＣＫ１には第１クロックＣＫＶが提供され、第２クロック端子ＣＫ２には第２クロックＣＫＶＢが提供される。
【００８５】
そして、偶数番目のフリップフロップ（ＳＲＣ２２、ＳＲＣ２４、ＳＲＣ２６、．．．）の第１クロック端子ＣＫ１には第２クロックＣＫＶＢが提供され、第２クロック端子ＣＫ２には第１クロックＣＫＶが提供される。ここで、第１クロックＣＫＶと第２クロックＣＫＶＢとは互いに反対の位相を有する。
【００８６】
各フリップフロップ（ＳＲＣ２１、ＳＲＣ２２、ＳＲＣ２３、．．．）の各第２入力端子端子ＩＮ２と、次のフリップフロップ（ＳＲＣ２２、ＳＲＣ２３、ＳＲＣ２４、．．．）の出力端子ＯＵＴは電気的に連結されており、フリップフロップの第２入力端子ＩＮ２には次のフリップフロップの出力端子ＯＵＴより出力信号である消去信号（Ｃ２〜Ｃｎ）が、入力信号として入力端子ＩＮ２に入力される。結果、入力端子ＩＮ２に入力される入力信号は、自分の出力信号のデューティ期間だけ遅延された信号になる。
【００８７】
従って、各フリップフロップの出力信号である消去信号（Ｃ１〜Ｃｎ）が動的な区間（ハイレベル）を順次に有するように出力される。この各出力信号である消去信号（Ｃ１〜Ｃｎ）の動的な区間（ハイレベル）で対応される消去ラインがオンして画素に充電されたデータ電圧を放電させる。また、１フレーム間に複数個の消去開始信号ＳＴＶＣが入力されると、一つの消去ラインにおいて１フレーム間に複数個の出力信号である消去信号（Ｃ１〜Ｃｎ）が印加される。
【００８８】
また、印刷回路基板（図示せず）と、ドライバーＩＣ（図示せず）とを搭載して、前記印刷回路基板と液晶パネル４００のスキャンラインＳＬとの間に連結された延性印刷回路基板（図示せず）に、２列のシフトレジスタで具現されるスキャン駆動部５００−２を形成することができる。または、直接液晶パネル４００上に２列のシフトレジスタで具現されるスキャン駆動部５００−２を形成することもできる。
＜第２実施例＞
［液晶表示装置］
次に、本発明の第２実施例による液晶表示装置を、図を用いて詳細に説明する。図１４は、本発明の第２実施例による液晶表示装置の図である。特に、液晶パネル４００の両側にはスキャン駆動部が具備され、同一の単位画素に２個のスキャン駆動部が連結された液晶表示装置を図示する。
【００８９】
図１４を参照すると、本発明の第２実施例による液晶表示装置は、タイミング制御部１００と、データ駆動部２００と、電圧発生部３００と、液晶パネル４００と、第１スキャン駆動部６００と、第２スキャン駆動部７００とを含む。
【００９０】
タイミング制御部１００は、第１画像信号９８と前記第１画像信号９８の出力のための第１タイミング信号９９とを外部から提供され、第２画像信号１０１と前記第２画像信号１０１の出力のための第２タイミング信号１０２とをデータ駆動部２００に提供する。また、タイミング制御部１００は、第３タイミング信号１０３を電圧発生部３００に提供し、第４タイミング信号ＳＴＶＷＬ及び第５タイミング信号ＳＴＶＣＬを第１スキャン駆動部６００に提供し、第６タイミング信号ＳＴＶＷＲ及び第７タイミング信号ＳＴＶＣＲを第２スキャン駆動部７００に提供する。
【００９１】
データ駆動部２００は、タイミング制御部１００より提供された前記第２タイミング信号１０２に基づいて前記第２画像信号１０１をアナログ変換し、変換されたアナログ信号を画像信号として液晶パネル４００に出力する。
【００９２】
電圧発生部３００は、タイミング制御部１００より第３タイミング信号１０３を提供されて、ゲートオン電圧ＶＯＮとゲートオフ電圧ＶＯＦＦとを第１スキャン駆動部６００と第２スキャン駆動部７００とに提供し、共通電極電圧ＶＣＯＭを液晶パネル４００に提供する。
【００９３】
液晶パネル４００は、複数のデータラインＤＬ、前記データラインＤＬに絶縁交差される複数のスキャンラインＳＬ、前記データラインＤＬに絶縁交差する複数の消去ラインＣＬ、前記データラインＤＬとスキャンラインＳＬと消去ラインＣＬとにより定義される領域に形成された第１画素４３０及び第２単位画素４４０を含む。第１単位画素４３０は図１４の液晶パネル４００中において左側領域に形成されており、第２単位画素４４０は図１４の液晶パネル４００中において右側領域に形成される。
【００９４】
第１スキャン駆動部６００は、タイミング制御部１００から提供されるＣＰＶ（図示せず）、Ｌ／Ｒ（図示せず）、電圧発生部３００から提供されるゲートオン電圧ＶＯＮ及びゲートオフ電圧ＶＯＦＦ、バイアス電圧ＶＤＤ、ＧＮＤに基づいて、前記画素を活性化させる記入信号（Ｓ１１、．．．、Ｓ１ｑ、．．．、Ｓ１ｎ）をスキャンラインＳＬに出力する第１活性部（請求項１〜１４中の第１駆動部に相当）と、前記画素を非活性化させる消去信号（Ｃ１１、．．．、Ｃ１ｑ、．．．、Ｃ１ｎ）を消去ラインＣＬに出力する第１非活性化部（請求項１〜１４中の第２駆動部に相当）とを含む。ここで、前記ＣＰＶは、次のスキャンラインＳＬの選択を制御する信号であり、Ｌ／Ｒはスキャン駆動部５００の記入部のシフトレジスタの出力方向を制御する信号である。
【００９５】
具体的に、前記第１活性化部は前記第４タイミング信号ＳＴＶＷＬに基づいて、前記液晶パネル４００の第１単位画素４３０に前記記入信号（Ｓ１１、．．．、Ｓ１ｑ、．．．、Ｓ１ｎ）を出力し、前記第１非活性化部は前記第５タイミング信号ＳＴＶＣＬに基づいて、前記液晶パネル４００の第１単位画素４３０に前記消去信号（Ｃ１１、．．．、Ｃ１ｑ、．．．、Ｃ１ｎ）を出力する。
【００９６】
例えば、前記記入信号（Ｓ１１、．．．、Ｓ１ｑ、．．．、Ｓ１ｎ）のローレベルとはゲートオフ電圧ＶＯＦＦに対応するレベルであり、ハイレベルとはゲートオン電圧ＶＯＮに対応するレベルである。また、前記消去信号（Ｃ１１、．．．、Ｃ１ｑ、．．．、Ｃ１ｎ）のローレベルとはゲートオフ電圧ＶＯＦＦに対応するレベルであり、ハイレベルとはゲートオン電圧ＶＯＮに対応するレベルである。
【００９７】
第２スキャン駆動部７００は、タイミング制御部１００から提供されるＣＰＶ（図示せず）及びＬ／Ｒ（図示せず）、電圧発生部３００から提供されるゲートオン電圧ＶＯＮ及びゲートオフ電圧ＶＯＦＦ、バイアス電圧ＶＤＤ、ＧＮＤに基づいて、前記画素を活性化させる記入信号（Ｓ２１、Ｓ２ｑ、．．．、Ｓ２ｎ）をスキャンラインＳＬへ出力する第２活性部（請求項１〜１４中の第３駆動部に相当）と、前記画素を非活性化させる消去信号（Ｃ２１、Ｃ２ｑ、．．．、Ｃ２ｎ）を消去ラインＣＬへ出力する第２非活性化部（請求項１〜１４中の第４駆動部に相当）とを含む。
【００９８】
具体的に、前記第２活性化部は前記第６タイミング信号ＳＴＶＷＲに基づいて、前記液晶パネル４００の第２単位画素４４０に前記記入信号（Ｓ２１、Ｓ２ｑ、．．．、Ｓ２ｎ）を出力して、前記第２単位画素４４０に画像信号を充電させる。そして、前記第２非活性化部は、前記第７タイミング信号ＳＴＶＣＲに基づいて、前記液晶パネル４００の第２単位画素４４０に前記消去信号（Ｃ２１、Ｃ２ｑ、．．．、Ｃ２ｎ）を出力して、前記第２単位画素４４０に充電された画像信号を放電させる。
【００９９】
例えば、前記記入信号（Ｓ２１〜Ｓ２ｑ〜Ｓ２ｎ）のローレベルとはゲートオフ電圧ＶＯＦＦに対応するレベルであり、ハイレベルはとゲートオン電圧ＶＯＮに対応するレベルである。また、前記消去信号（Ｃ２１〜Ｃ２ｑ〜Ｃ２ｎ）のローレベルとはゲートオフ電圧ＶＯＦＦに対応するレベルであり、ハイレベルとはゲートオン電圧ＶＯＮに対応するレベルである。
【０１００】
このように、第２実施例では前記した記入部と消去部とを有するスキャンドライバーを２つ具備してディスプレイパネルの一側及び他側にそれぞれ配置している。これによってスキャンラインや消去ラインの配線を減らすことができるので、大型な表示装置にも適用することができる。
［スキャン駆動部］
次に、図１５は、図１４のスキャン駆動部の一例を説明するための図である。
【０１０１】
図１５を参照すると、本発明の第２実施例による第１スキャン駆動部６００は、記入信号（Ｓ１１、．．．、Ｓ１ｑ、Ｓ１ｑ＋１、．．．）を順次に出力して前記スキャンラインＳＬを動的にさせる第１記入部６１０と、消去信号（Ｃ１１、．．．、Ｃ１ｑ、Ｃ１ｑ＋１、．．．）を順次に出力して前記消去ラインＣＬを動的にさせる第１消去部６２０とを含む。第２スキャン駆動部７００は、記入信号（Ｓ２１、．．．、Ｓ２ｑ、Ｓ２ｑ＋１、．．．）を順次に出力して前記スキャンラインＳＬを動的にさせる第２記入部７１０と、消去信号（Ｃ２１、．．．、Ｃ２ｑ、Ｃ２ｑ＋１、．．．）を順次に出力して前記消去ラインＣＬを動的にさせる第２消去部７２０とを含む。
【０１０２】
第１記入部６１０は、第１シフトレジスタ６１２と、第１レベルシフター６１４と、第１出力バッファー６１６とを一つのユニットとする多数のサブ記入部を含む。前記サブ記入部のそれぞれは、液晶パネル４００に具備されるスキャンラインＳＬを動的にさせる記入信号（Ｓ１１、．．．、Ｓ１ｑ、Ｓ１ｑ＋１、．．．）を順次に出力する。
【０１０３】
第１消去部６２０は、第２シフトレジスタ６２２と、第２レベルシフター６２４と、第２出力バッファー６２６とを一つのユニットとする多数のサブ消去部を含む。前記サブ消去部のそれぞれは、液晶パネル４００に具備される消去ラインＣＬを動的にさせる消去信号（Ｃ１１、．．．、Ｃ１ｑ、Ｃ１ｑ＋１、．．．）を順次に出力する。
【０１０４】
第２記入部７１０は、第１シフトレジスタ７１２と、第１レベルシフター７１４と、第１出力バッファー７１６とを一つのユニットとする多数のサブ記入部を含む。前記サブ記入部のそれぞれは、液晶パネル４００に具備されるスキャンラインＳＬを動的にさせる記入信号（Ｓ２１、．．．、Ｓ２ｑ、Ｓ２ｑ＋１、．．．）を順次に出力する。
【０１０５】
第２消去部７２０は、第２シフトレジスタ７２２と、第２レベルシフター７２４と、第２出力バッファー７２６とを一つのユニットとする多数のサブ消去部を含む。前記サブ消去部のそれぞれは、液晶パネル４００に具備される消去ラインＣＬを動的にさせる消去信号（Ｃ２１、．．．、Ｃ２ｑ、Ｃ２ｑ＋１、．．．）を順次に出力する。これらにより、表示装置の動画表示特性を向上させることができる。尚、シフトレジスタ内部に関する構造及び作用に関しては、[スキャン駆動部の内部]に記載している内容と同様なため、省略する。
＜第３実施例＞
［液晶表示装置］  図１６は、本発明の第３実施例による液晶表示装置を説明するための図である。特に、この実施例の液晶表示装置では、液晶パネルの両側のそれぞれには第３スキャン駆動部８００と第４スキャン駆動部９００とが具備されている。そして、それぞれのスキャン駆動部には、互いに異なる単位画素が連結されている。
【０１０６】
図１６を参照すると、本発明の他の実施例による液晶表示装置は、タイミング制御部１００と、データ駆動部２００と、電圧発生部３００と、液晶パネル４００と、第３スキャン駆動部８００と、第４スキャン駆動部９００とを含む。
【０１０７】
タイミング制御部１００は、第１画像信号９８と、前記第１画像信号９８の出力のための第１タイミング信号９９とを外部から提供され、第２画像信号１０１と前記第２画像信号１０１の出力のための第２タイミング信号１０２とをデータ駆動部２００に提供する。また、タイミング制御部１００は、第３タイミング信号１０３を電圧発生部３００に提供し、第４及タイミング信号ＳＴＶＷＬ′及び第５タイミング信号ＳＴＶＣＬ′を第３スキャン駆動部８００に提供し、第６タイミング信号ＳＴＶＷＲ′及び第７タイミング信号ＳＴＶＣＲ′を第４スキャン駆動部９００に提供する。
【０１０８】
データ駆動部２００は、タイミング制御部１００より提供された前記第２タイミング信号１０２に基づいて前記第２画像信号１０１をアナログ変換し、変換されたアナログ信号を画像信号として液晶パネル４００に出力する。
【０１０９】
電圧発生部３００は、タイミング制御部１００より第３タイミング信号１０３を提供されて、ゲートオン電圧ＶＯＮとゲートオフ電圧ＶＯＦＦとを第３スキャン駆動部８００及び第４スキャン駆動部９００に提供し、共通電極電圧ＶＣＯＭを液晶パネル４００に提供する。尚、第３実施例では、前記した記入部と消去部とを有するスキャンドライバーを２つ具備してディスプレイパネルの一側及び他側にそれぞれ配置されている。これによって、スキャンラインや消去ラインの配線を減らすことができるので、大型な表示装置にも適用することができる。
【０１１０】
液晶パネル４００は、複数のデータラインＤＬ、前記データラインに絶縁交差される複数のスキャンラインＳＬ、前記データラインＤＬに絶縁交差する複数の消去ラインＣＬ、前記データラインＤＬとスキャンラインＳＬと消去ラインＣＬとにより定義される領域に形成された第３単位画素４５０（請求項１４以降の第１画素に相当）及び第４単位画素４６０（請求項１４以降の第２画素に相当）を含む。第３単位画素４５０は、奇数番目のスキャンライン（Ｓ１、Ｓ３、．．．、Ｓｑ、．．．、Ｓｎ−１）及び奇数番目の消去ライン（Ｃ１、Ｃ３、．．．、Ｃｑ、．．．Ｃｎ−１）に対応する領域により形成される。また、第２単位画素４００は、偶数番目のスキャンライン（Ｓ２、Ｓ４、．．．、Ｓｑ＋１、．．．、Ｓｎ）及び偶数番目の消去ライン（Ｃ２、Ｃ４．．．、Ｃｑ＋１、．．．、Ｃｎ）に対応する領域により形成される。
【０１１１】
第３スキャン駆動部８００（請求項１４以降の第１スキャン駆動部に相当）は、タイミング制御部１００から提供されるＣＰＶ（図示せず）、Ｌ／Ｒ（図示せず）、電圧発生部３００から提供されるゲートオン電圧ＶＯＮ及びゲートオフ電圧ＶＯＦＦ、バイアス電圧ＶＤＤ（図示せず）、ＧＮＤに基づいて、奇数番目の画素を活性化させる記入信号（Ｓ１、Ｓ３、．．．、Ｓｑ、．．．、Ｓｎ−１）を出力する第３活性部（請求項１４以降の第１駆動部に相当）と、奇数番目の画素を非活性化させる消去信号（Ｃ１、Ｃ３、．．．、Ｃｑ、．．．Ｃｎ−１）を出力する第３非活性化部（請求項１４以降の第２駆動部に相当）とを含む。
【０１１２】
前記第３活性化部は、タイミング制御部１００より提供される前記第４タイミング信号ＳＴＶＷＬ′に基づいて、前記液晶パネル４００の第３単位画素４５０に奇数番目の記入信号（Ｓ１、Ｓ３、．．．、Ｓｑ、．．．、Ｓｎ−１）（請求項１４以降の第１制御信号に相当）を出力する。そして、画像信号を前記第３単位画素４５０に充電する。前記第３非活性化部は、タイミング制御部１００より提供される前記第５タイミング信号ＳＴＶＣＬ′に基づいて、前記液晶パネル４００の第３単位画素４５０に奇数番目の消去信号（Ｃ１、Ｃ３、．．．、Ｃｑ、．．．Ｃｎ−１）（請求項１４以降の第２制御信号に相当）を出力する。そして、第１単位画素４５０に充電された画像信号を放電させる。
【０１１３】
例えば、奇数番目の記入信号（Ｓ１、Ｓ３、．．．、Ｓｑ、．．．、Ｓｎ−１）のローレベルとはゲートオフ電圧ＶＯＦＦに対応するレベルであり、ハイレベルとはゲートオン電圧ＶＯＮに対応するレベルである。また、奇数番目の消去信号（Ｃ１、Ｃ３、．．．、Ｃｑ、．．．、Ｃｎ−１）のローレベルとはゲートオフ電圧ＶＯＦＦに対応するレベルであり、ハイレベルとはゲートオン電圧ＶＯＮに対応するレベルである。
【０１１４】
第４スキャン駆動部９００（請求項１４以降の第２スキャン駆動部に相当）は、タイミング制御部１００から提供されるＣＰＶ（図示せず）、Ｌ／Ｒ（図示せず）、電圧発生部３００から提供されるゲートオン電圧ＶＯＮ及びゲートオフ電圧ＶＯＦＦ、バイアス電圧ＶＤＤ（図示せず）、ＧＮＤに基づいて、偶数番目の画素を活性化させる記入信号（Ｓ２、Ｓ４、．．．、Ｓｑ＋１、．．．、Ｓｎ）（請求項１４以降の第３制御信号に相当）を出力する第４活性部（請求項１４以降の第３駆動部に相当）と、偶数番目の画素を非活性化させる消去信号（Ｃ２、Ｃ４、．．．、Ｃｑ＋１、．．．、Ｃｎ）（請求項１４以降の第４制御信号に相当）を出力する第４非活性化部（請求項１４以降の第４駆動部に相当）とを含む。
【０１１５】
前記第４活性化部は、タイミング制御部１００より提供される前記第６タイミング信号ＳＴＶＷＲ′に基づいて、前記液晶パネル４００の第４単位画素４６０に偶数番目の前記記入信号（Ｓ２、Ｓ４、．．．、Ｓｑ＋１、．．．、Ｓｎ）を出力する。そして、画像信号を第４単位画素４６０に充電させる。、また、前記第４非活性化部は、タイミング制御部１００より提供される前記第７タイミング信号ＳＴＶＣＲ′に基いて、前記液晶パネル４００の第４単位画素４６０に偶数番目の前記消去信号（Ｃ２、Ｃ４、．．．、Ｃｑ＋１、．．．、Ｃｎ）を出力する。そして、第４単位画素４６０に充電された画像信号を放電させる。
【０１１６】
例えば、偶数番目の前記記入信号（Ｓ２、Ｓ４、．．．、Ｓｑ＋１、．．．、Ｓｎ）のローレベルとはゲートオフ電圧ＶＯＦＦに対応するレベルであり、ハイレベルとはゲートオン電圧ＶＯＮに対応するレベルである。そして、偶数番目の前記消去信号（Ｃ２、Ｃ４、．．．、Ｃｑ＋１、．．．、Ｃｎ）のローレベルとはゲートオフ電圧ＶＯＦＦに対応するレベルであり、ハイレベルとはゲートオン電圧ＶＯＮに対応するレベルである。
【０１１７】
ここで、第３スキャン駆動部８００より出力される奇数番目の記入信号（Ｓ１、Ｓ３、．．．、Ｓｑ、．．．、Ｓｎ−１）と第４スキャン駆動部９００より出力される偶数番号の記入信号（Ｓ２、Ｓ４、．．．、Ｓｑ＋１、．．．、Ｓｎ）は、互いに異なるタイミングで出力されることができる。
【０１１８】
［スキャン駆動部］  次に、第３及び第４スキャン駆動部の内部について、図を用いて詳細に説明する。図１７は、図１６の第３及び第４スキャン駆動部の一例を説明するための図である。図１７を参照すると、本発明の他の実施例による第３スキャン駆動部８００は、奇数番目の記入信号（Ｓ１、Ｓ３、．．．、Ｓｑ、．．．、Ｓｎ−１）を順次に出力して前記スキャンラインＳＬを動的にさせる第３記入部８１０と、奇数番目の消去信号（Ｃ１、Ｃ３、．．．、Ｃｑ、．．．Ｃｎ−１）を順次に出力して前記消去ラインＣＬを動的にさせる第３消去部８２０とを含む。第４スキャン駆動部９００は、偶数番目の記入信号（Ｓ２、Ｓ４、．．．、Ｓｑ＋１、．．．、Ｓｎ）を順次に出力して前記スキャンラインＳＬを動的にさせる第４記入部９１０と、偶数番目の消去信号（Ｃ２、Ｃ４、．．．、Ｃｑ＋１、．．．、Ｃｎ）を順次に出力して前記消去ラインＣＬを動的にさせる第４消去部９２０とを含む。
【０１１９】
第３記入部８１０は、第１シフトレジスタ８１２と、第１レベルシフター８１４と、第１出力バッファー８１６とを一つのユニットとする多数のサブ記入部を含む。前記サブ記入部のそれぞれは、液晶パネル４００に具備される奇数番目のスキャンラインＳＬを動的にさせる記入信号（Ｓ１、Ｓ３、．．．、Ｓｑ、．．．、Ｓｎ−１）を順次に出力する。
【０１２０】
第３消去部８２０は、第２シフトレジスタ８２２と、第２レベルシフター８２４と、第２出力バッファー８２６とを一つのユニットとする多数のサブ消去部を含む。前記サブ消去部のそれぞれは、液晶パネル４００に具備される奇数番目の消去ラインＣＬを動的にさせる消去信号（Ｃ１、Ｃ３、．．．、Ｃｑ、．．．Ｃｎ−１）を順次に出力する。
【０１２１】
第２記入部９１０は、第１シフトレジスタ９１２と、第１レベルシフター９１４と、第１出力バッファー９１６とを一つのユニットとする多数のサブ記入部を含む。前記サブ記入部のそれぞれは、液晶パネル４００に具備される偶数番目のスキャンラインＳＬを動的にさせる記入信号（Ｓ２、Ｓ４、．．．、Ｓｑ＋１、．．．、Ｓｎ）を順次に出力する。
【０１２２】
第２消去部９２０は、第２シフトレジスタ９２２と、第２レベルシフター９２４と、第２出力バッファー９２６とを一つのユニットとする多数のサブ消去部を含む。前記サブ消去部のそれぞれは、液晶パネル４００に具備される偶数番目の消去ラインＣＬを動的にさせる消去信号（Ｃ２、Ｃ４、．．．、Ｃｑ＋１、．．．、Ｃｎ）を順次に出力する。これらにより、表示装置の動画表示特性を向上させることができる。尚、シフトレジスタ内部に関する構造及び作用に関しては、[スキャン駆動部の内部]に記載している内容と同様なため、省略する。
【０１２３】
以上では、表示装置の一例として液晶表示装置を説明したが、本発明における表示装置は、アクティブマトリックスパネルを採用するプラズマパネル表示装置（ＰＤＰ）や、有機電界発光表示装置（ＡＭＯＬＥＤ）等のように、多様な表示装置にも適用できる。
【０１２４】
以上で説明したように、本発明によると、表示装置に採用されるスキャン駆動部にディスプレイパネルの画素を活性化させる記入部と、前記画素を非活性化させる消去部とを具備させることにより、表示装置の動画表示特性を向上させることができる。
【０１２５】
又、前記した記入部と消去部とを有するスキャンドライバーをディスプレイパネルの一側に配置することにより、ディスプレイパネルのサイズを小さくすることができ、前記スキャンドライバーが搭載されたドライバーＩＣをディスプレイパネルに付着する工程数を減らすことができる。これにより製造費用を節減が実現する。
【０１２６】
又、前記した記入部と消去部とを有するスキャンドライバーを２つ具備してディスプレイパネルの一側及び他側にそれぞれ配置することにより、スキャンラインや消去ラインの配線を減らすことができるので、大型な表示装置にも適用することができる。
【０１２７】
そして１フレームの初期区間でライトパルスＰＷＲＴが印加されて該当画素にデータ電圧が充電された後、前記１フレームが終了される以前の一定区間で消去パルスＰＣＬＲが印されて前記画素に充電されたデータ電圧を放電させる。これにより、動画の表示に適合したインパルス波形を形成することができる。さらには、消去パルスを複数個とすることにより、１フレーム周期内に複数の消去信号が出力され、前記画素に充電されたデータ電圧の放電速度を加速することができる。これは、動画の表示特性向上にもつながる。
【０１２８】
以上、添付の図面を参照して本発明の実施例について詳細に説明したが、これは本発明の例示にすぎず、本発明が属する技術分野において通常の知識を有するものであればこれによる様々な変形および均等な他の実施例が可能である。よって、本発明の真の技術的保護範囲は添付された特許請求の範囲の技術的思想によって決まらなければならない。
【図面の簡単な説明】
【０１２９】
【図１】液晶表示装置の単位画素の等価回路図
【図２】図１の単位画素の動作の波形図
【図３】図１の単位画素の動作の波形図
【図４】本発明の第一実施例による液晶表示装置の図
【図５】図４の液晶表示装置の単位画素の等価回路図
【図６】図４のスキャン駆動部の一例の図
【図７】図４のスキャン駆動部の動作の一例の波形図
【図８】図４のスキャン駆動部の動作の一例の波形図
【図９】図４のスキャン駆動部の動作の一例の波形図
【図１０】図４のスキャン駆動部の動作の他の例の波形図
【図１１】図４のスキャン駆動部の動作の他の例の波形図
【図１２】図４のスキャン駆動部の動作の他の例の波形図
【図１３】図４のスキャン駆動部の内部の図
【図１４】本発明の第２実施例による液晶表示装置の図
【図１５】図１４のスキャン駆動部の一例の図
【図１６】本発明の第３実施例による液晶表示装置の図
【図１７】図１６の第１スキャン駆動部及び第２スキャン駆動部の一例の図
【符号の説明】
【０１３０】
９８    第１画像信号
９９    第１タイミング信号
１００    タイミング制御部
１０１    第２画像信号
１０２    第２タイミング信号
１０３    第３タイミング信号
２００    データ駆動部
３００    電圧発生部
４００    液晶パネル
４１０    単位画素
４３０    第１単位画素
４４０    第２単位画素
４５０    第３単位画素
４６０    第４単位画素
５００    スキャン駆動部
５１０、５３０    記入部
５１２、６１２、７１２    第１シフトレジスタ
５１４、６１４、７１４    第１レベルシフター
５１６、６１６、７１６    第１出力バッファー
５２０、５４０    消去部
５２２、６２２、７２２    第２シフトレジスタ
５２４、６２４、７２４    第２レベルシフター
５２６、６２６、７２６    第２出力バッファー
６００    第１スキャン駆動部
６１０    第１記入部
６２０    第２消去部
７００    第２スキャン駆動部
７１０    第２記入部
７２０    第２消去部
８００    第３スキャン駆動部
９００    第４スキャン駆動部
ＣＬＣ    液晶キャパシタ
ＣＳＴ    ストレージキャパシタ
ＣＬ    消去ライン
ＤＬ    データライン
ＳＬ    スキャンライン
Ｑ    スイッチング素子
ＱＣ    第２スイッチング素子
ＱＷ    第１スイッチング素子
【図１】
2005099806.tif 000003
【図２】
2005099806.tif 000004
【図３】
2005099806.tif 000005
【図４】
2005099806.tif 000006
【図５】
2005099806.tif 000007
【図６】
2005099806.tif 000008
【図７】
2005099806.tif 000009
【図８】
2005099806.tif 000010
【図９】
2005099806.tif 000011
【図１０】
2005099806.tif 000012
【図１１】
2005099806.tif 000013
【図１２】
2005099806.tif 000014
【図１３】
2005099806.tif 000015
【図１４】
2005099806.tif 000016
【図１５】
2005099806.tif 000017
【図１６】
2005099806.tif 000018
【図１７】
2005099806.tif 000019