(57)【要約】      （修正有）【課題】Ｆ級増幅回路を小型化する。【解決手段】  基本角周波数ω０の成分及びその高調波成分の出力トランジスタ３を備え、負荷回路６の入力ノード１５と出力ノード１６との間に介設された第１リアクタンス二端子回路１８と，出力ノード１６と接地端子１７との間に介設された第２リアクタンス二端子回路１９とを有し、第１リアクタンス二端子回路１８は，角周波数３ω０，５ω０，…，（２ｍ＋１）ω０において開放になり，且つ，２ω０，４ω０，…，２ｎω０において短絡になる。ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方である。第２リアクタンス二端子回路１９は，角周波数２ω０，４ω０，…，２ｎω０において短絡になる。【選択図】  図１
2005117200.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応答して，基本角周波数ω０の成分及びその高調波成分を含む出力信号を出力するトランジスタと，
外部負荷に接続される出力端子と，
前記出力信号が入力される入力ノードと，前記出力端子に接続される出力ノードとを有する負荷回路
とを備え，
前記負荷回路は，
前記入力ノードと前記出力ノードとの間に介設された第１リアクタンス二端子回路と，
前記出力ノードと接地端子との間に介設された第２リアクタンス二端子回路
とを含み，
前記第１リアクタンス二端子回路は，角周波数３ω０，５ω０，…，（２ｍ＋１）ω０において開放になり，且つ，２ω０，４ω０，…，２ｎω０において短絡になるように構成され（ただし，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方），
前記第２リアクタンス二端子回路は，角周波数２ω０，４ω０，…，２ｎω０において短絡になるように構成された
Ｆ級増幅回路。
【請求項２】
入力信号に応答して，基本角周波数ω０の成分及びその高調波成分を含む出力信号を出力するトランジスタと，
外部負荷に接続される出力端子と，
前記出力信号が入力される入力ノードと，前記出力端子に接続される出力ノードとを有する負荷回路
とを備え，
前記負荷回路は，
前記入力ノードと前記出力ノードとの間に介設された第１リアクタンス二端子回路と，
前記入力ノードと接地端子との間に介設された第２リアクタンス二端子回路
とを含み，
前記第１リアクタンス二端子回路は，角周波数３ω０，５ω０，…，（２ｍ＋１）ω０において開放になり，且つ，角周波数２ω０，４ω０，…，２ｎω０において短絡になるように構成され（ただし，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方），
前記第２リアクタンス二端子回路は，角周波数３ω０，５ω０，…，（２ｍ’＋１）ω０において開放になり，且つ，角周波数２ω０，４ω０，…，２ｎω０において短絡になるように構成された（ただし，ｍ’は，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方）
Ｆ級増幅回路。
【請求項３】
請求項１又は請求項２に記載のＦ級増幅回路において，
ｍはｎと等しく， 
前記第１リアクタンス二端子回路は，
第１〜第ｎ並列共振回路と，
キャパシタとを備え，
前記第１〜第ｎ並列共振回路と前記キャパシタとは，前記入力ノードと前記出力ノードとの間に直列に接続され，
前記第１〜第ｎ並列共振回路の共振周波数は，それぞれ，角周波数３ω０，５ω０，…，（２ｎ＋１）ω０である
Ｆ級増幅回路。
【請求項４】
請求項１又は請求項２に記載のＦ級増幅回路において，
ｍはｎ−１と等しく，
前記第１リアクタンス二端子回路は，
第１〜第ｎ−１並列共振回路と，
キャパシタと，
インダクタ
とを備え，
前記第１〜第（ｎ−１）並列共振回路と前記キャパシタと前記インダクタとは，前記入力ノードと前記出力ノードとの間に直列に接続され，
前記第１〜第（ｎ−１）並列共振回路の共振周波数は，それぞれ，角周波数３ω０，５ω０，…，（２ｎ−１）ω０である
Ｆ級増幅回路。
【請求項５】
請求項１又は請求項２に記載のＦ級増幅回路において，
ｍはｎと等しく， 
前記第１リアクタンス二端子回路は，
第１〜第ｎ直列共振回路と，
キャパシタ，
とを備え，
前記第１〜第ｎ直列共振回路と前記キャパシタとは，前記入力ノードと前記出力ノードとの間に並列に接続され，
前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω０，４ω０，…，２ｎω０である
Ｆ級増幅回路。
【請求項６】
請求項１又は請求項２に記載のＦ級増幅回路において，
ｍはｎ−１と等しく，
前記第１リアクタンス二端子回路は，前記入力ノードと前記出力ノードとの間に並列に接続された第１〜第ｎ直列共振回路を備え，
前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω０，４ω０，…，２ｎω０である
Ｆ級増幅回路。
【請求項７】
請求項１に記載のＦ級増幅回路において，
前記第２リアクタンス二端子回路は，前記出力ノードと前記接地端子との間に並列に介設された第１〜第ｎ直列共振回路を備え，
前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω０，４ω０，…，２ｎω０である
Ｆ級増幅回路。
【請求項８】
請求項１又は請求項２に記載のＦ級増幅回路において，
前記第２リアクタンス二端子回路は，角周波数ω０において開放になるように構成された
Ｆ級増幅回路。
【請求項９】
請求項１に記載のＦ級増幅回路において，
前記第２リアクタンス二端子回路は，
第１〜第ｎ並列共振回路と，
キャパシタとを備え，
前記第１〜第ｎ並列共振回路と前記キャパシタとは，前記出力ノードと前記接地端子との間に直列に接続され，
前記第１〜第ｎ並列共振回路の共振周波数は，それぞれ，角周波数３ω０，５ω０，…，（２ｎ＋１）ω０である
Ｆ級増幅回路。
【請求項１０】
請求項１に記載のＦ級増幅回路において，
前記第２リアクタンス二端子回路は，
第１〜第ｎ−１並列共振回路と，
キャパシタと，
インダクタ
とを備え，
前記第１〜第（ｎ−１）並列共振回路と前記キャパシタと前記インダクタとは，前記出力ノードと前記接地端子との間に直列に接続され，
前記第１〜第（ｎ−１）並列共振回路の共振周波数は，それぞれ，角周波数３ω０，５ω０，…，（２ｎ−１）ω０である
Ｆ級増幅回路。
【請求項１１】
請求項１に記載のＦ級増幅回路において，
前記第２リアクタンス二端子回路は，
第１〜第ｎ直列共振回路と，
キャパシタ，
とを備え，
前記第１〜第ｎ直列共振回路と前記キャパシタとは，前記出力ノードと前記接地端子との間に並列に接続され，
前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω０，４ω０，…，２ｎω０である
Ｆ級増幅回路。
【請求項１２】
請求項１に記載のＦ級増幅回路において，
前記第２リアクタンス二端子回路は，前記出力ノードと前記接地端子との間に並列に接続された第１〜第ｎ直列共振回路を備え，
前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω０，４ω０，…，２ｎω０である
Ｆ級増幅回路。
【請求項１３】
請求項１に記載のＦ級増幅回路において，
前記第２リアクタンス二端子回路は，前記出力ノードと前記接地端子との間に直列に接続された第１〜第（ｎ＋１）並列共振回路を備え，
前記第１〜第（ｎ＋１）並列共振回路の共振周波数は，それぞれ，角周波数ω０，３ω０，…，（２ｎ＋１）ω０である
Ｆ級増幅回路。
【請求項１４】
請求項１に記載のＦ級増幅回路において，
前記第２リアクタンス二端子回路は，
第１〜第ｎ並列共振回路と
インダクタ
とを備え，
前記第１〜第ｎ並列共振回路と前記インダクタとは，前記出力ノードと前記接地端子との間に直列に介設され，
前記第１〜第ｎ並列共振回路の共振周波数は，それぞれ，角周波数ω０，３ω０，…，（２ｎ−１）ω０である
Ｆ級増幅回路。
【請求項１５】
請求項１に記載のＦ級増幅回路において，
前記第２リアクタンス二端子回路は，
第１〜第ｎ直列共振回路と，
インダクタと，
キャパシタ
とを備え，
前記第１〜第ｎ直列共振回路と，前記インダクタと，前記キャパシタとは，前記出力ノードと前記接地端子との間に並列に接続され，
前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω０，４ω０，…，２ｎω０である
Ｆ級増幅回路。
【請求項１６】
請求項１に記載のＦ級増幅回路において，
前記第２リアクタンス二端子回路は，
第１〜第ｎ直列共振回路と，
インダクタ
とを備え，
前記第１〜第ｎ直列共振回路と前記インダクタとは，前記出力ノードと前記接地端子との間に並列に接続され，
前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω０，４ω０，…，２ｎω０である
Ｆ級増幅回路。
【請求項１７】
請求項２に記載のＦ級増幅回路において，
前記第２リアクタンス二端子回路は，
第１〜第ｎ並列共振回路と，
キャパシタとを備え，
前記第１〜第ｎ並列共振回路と前記キャパシタとは，前記入力ノードと前記接地端子との間に直列に接続され，
前記第１〜第ｎ並列共振回路の共振周波数は，それぞれ，角周波数３ω０，５ω０，…，（２ｎ＋１）ω０である
Ｆ級増幅回路。
【請求項１８】
請求項２に記載のＦ級増幅回路において，
前記第２リアクタンス二端子回路は，
第１〜第ｎ−１並列共振回路と，
キャパシタと，
インダクタ
とを備え，
前記第１〜第（ｎ−１）並列共振回路と前記キャパシタと前記インダクタとは，前記入力ノードと前記接地端子との間に直列に接続され，
前記第１〜第（ｎ−１）並列共振回路の共振周波数は，それぞれ，角周波数３ω０，５ω０，…，（２ｎ−１）ω０である
Ｆ級増幅回路。
【請求項１９】
請求項２に記載のＦ級増幅回路において，
ｍはｎと等しく， 
前記第２リアクタンス二端子回路は，
第１〜第ｎ直列共振回路と，
キャパシタ，
とを備え，
前記第１〜第ｎ直列共振回路と前記キャパシタとは，前記入力ノードと前記接地端子との間に並列に接続され，
前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω０，４ω０，…，２ｎω０である
Ｆ級増幅回路。
【請求項２０】
請求項２に記載のＦ級増幅回路において，
ｍはｎ−１と等しく，
前記第２リアクタンス二端子回路は，前記入力ノードと前記接地端子との間に並列に接続された第１〜第ｎ直列共振回路を備え，
前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω０，４ω０，…，２ｎω０である
Ｆ級増幅回路。
【請求項２１】
請求項２に記載のＦ級増幅回路において，
前記第２リアクタンス二端子回路は，前記入力ノードと前記接地端子との間に直列に接続された第１〜第（ｎ＋１）並列共振回路を備え，
前記第１〜第（ｎ＋１）並列共振回路の共振周波数は，それぞれ，角周波数ω０，３ω０，…，（２ｎ＋１）ω０である
Ｆ級増幅回路。
【請求項２２】
請求項２に記載のＦ級増幅回路において，
前記第２リアクタンス二端子回路は，
第１〜第ｎ並列共振回路と
インダクタ
とを備え，
前記第１〜第ｎ並列共振回路と前記インダクタとは，前記入力ノードと前記接地端子との間に直列に介設され，
前記第１〜第ｎ並列共振回路の共振周波数は，それぞれ，角周波数ω０，３ω０，…，（２ｎ−１）ω０である
Ｆ級増幅回路。
【請求項２３】
請求項２に記載のＦ級増幅回路において，
前記第２リアクタンス二端子回路は，
第１〜第ｎ直列共振回路と，
インダクタと，
キャパシタ
とを備え，
前記第１〜第ｎ直列共振回路と，前記インダクタと，前記キャパシタとは，前記入力ノードと前記接地端子との間に並列に接続され，
前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω０，４ω０，…，２ｎω０である
Ｆ級増幅回路。
【請求項２４】
請求項２に記載のＦ級増幅回路において，
前記第２リアクタンス二端子回路は，
第１〜第ｎ直列共振回路と，
インダクタ
とを備え，
前記第１〜第ｎ直列共振回路と前記インダクタとは，前記入力ノードと前記接地端子との間に並列に接続され，
前記第１〜第ｎ直列共振回路の共振周波数は，それぞれ，角周波数２ω０，４ω０，…，２ｎω０である
Ｆ級増幅回路。
【請求項２５】
請求項１乃至請求項２４のいずれかに記載のＦ級増幅回路において，
更に，
前記出力端子と前記出力ノードの間に，インピーダンス整合回路を備えた
Ｆ級増幅回路。
【請求項２６】
トランジスタから基本角周波数ω０の成分及びその高調波成分を含む出力信号を受ける入力ノードと，負荷に接続される出力ノードとの間に介設された第１リアクタンス二端子回路と，
前記出力ノードと接地端子との間に介設された第２リアクタンス二端子回路
とを備え， 
前記第１リアクタンス二端子回路は，角周波数３ω０，５ω０，…，（２ｍ＋１）ω０において開放になり，且つ，角周波数２ω０，４ω０，…，２ｎω０ににおいて短絡となるように構成され（ただし，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方），
前記第２リアクタンス二端子回路は，角周波数２ω０，４ω０，…，２ｎω０において短絡になるように構成された
Ｆ級増幅器用負荷回路。
【請求項２７】
トランジスタから基本角周波数ω０の成分及びその高調波成分を含む出力信号を受ける入力ノードと，負荷に接続される出力ノードとの間に介設された第１リアクタンス二端子回路と，
前記出力ノードと接地端子との間に介設された第２リアクタンス二端子回路
とを備え，
前記第１リアクタンス二端子回路は，角周波数３ω０，５ω０，…，（２ｍ＋１）ω０において開放になり，且つ，角周波数２ω０，４ω０，…，２ｎω０において短絡になるように構成され（ただし，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方），
前記第２リアクタンス二端子回路は，角周波数３ω０，５ω０，…，（２ｍ’＋１）ω０において開放になり，且つ，角周波数２ω０，４ω０，…，２ｎω０において短絡になるように構成された（ただし，ｍ’は，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方）
Ｆ級増幅器用負荷回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，Ｆ級増幅回路及びＦ級増幅器用負荷回路に関し，特に，Ｆ級増幅回路の負荷回路の改良に関する。
【背景技術】
【０００２】
近年、ＨＥＭＴやＨＢＴなどの、高速動作可能なトランジスタが実用化されている。これらの素子によれば、５０〜６０ＧＨｚ帯の動作周波数を実現することができる。
【０００３】
これらの素子においては、利得を向上させるために、高調波を積極的に利用することがある。この場合、高調波による電力消費を抑えることが、電力効率を向上させるために望ましい。
【０００４】
こうした目的のために、いわゆるＦ級増幅回路が使用される。Ｆ級増幅回路の原理は瞬時電圧波形と瞬時電流波形が如何なる時刻においても重ならないようにすることにある。このためにはトランジスタの出力端子から負荷側を見込んだインピーダンスを、偶数次高調波に対して短絡、奇数次高調波に対して開放とすることが必要である。これにより、トランジスタ出力端子における電流は基本波と偶数次高調波のみの周波数成分とし、同電圧は基本波と奇数次高調波成分のみの周波数成分ととすることができ、高調波による電力損失が無くなる。このとき基本波の電流と電圧の位相が完全逆相であれば、１００％の効率で直流電力をマイクロ波電力に変換できる。このため上記高調波処理が基本波インピーダンスに影響を与えるものであってはならない。
【０００５】
Ｆ級増幅回路が，特許文献１及び特許文献２に開示されている。これらの文献に開示されたＦ級増幅回路は，伝送線路から構成されている負荷回路を備えている。負荷回路を構成する伝送線路の特性を最適に設計することにより，トランジスタの出力端子から負荷側を見込んだインピーダンスを、偶数次高調波に対して短絡、奇数次高調波に対して開放としている。
【特許文献１】特開２００１−１１１３６２号公報
【特許文献２】特許第２５１３１４６号公報
【０００６】
公知のそのＦ級増幅回路の一つの問題は，それを基板に実装するために必要な面積が大きいことである。分布定数回路である伝送線路は，それが専有する面積が大きい。このため，伝送線路から構成される負荷回路の面積が不可避的に大きくなる。これは，Ｆ級増幅回路の小型化を妨げる。
【０００７】
Ｆ級増幅回路を基板に実装するために必要な面積を小さくするための技術が提供されることが望まれる。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明の目的は，小型化が実現できるＦ級増幅回路を提供することにある。
【課題を解決するための手段】
【０００９】
以下に、上記の目的を達成するための手段を説明する。その手段に含まれる技術的事項には、［特許請求の範囲］の記載と［発明の実施の形態］の記載との対応関係を明らかにするために、［発明の実施の形態］で使用される番号・符号が付加されている。但し、付加された番号・符号は、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１０】
本発明の一の観点において，本発明によるＦ級増幅回路（１）は，入力信号に応答して，基本角周波数ω０の成分及びその高調波成分を含む出力信号を出力するトランジスタ（３）と，外部負荷（１０）に接続される出力端子（８）と，負荷回路（６）とを備えている。負荷回路（６）は，前記出力信号が入力される入力ノード（１５）と，出力端子（８）に接続される出力ノード（１６）とを有している。負荷回路（６）は，入力ノード（１５）と出力ノード（１６）との間に介設された第１リアクタンス二端子回路（１８）と，出力ノード（１６）と接地端子（１７）との間に介設された第２リアクタンス二端子回路（１９）とを含む。第１リアクタンス二端子回路（１８）は，角周波数３ω０，５ω０，…，（２ｍ＋１）ω０において開放になり，且つ，２ω０，４ω０，…，２ｎω０において短絡になるように構成されている。ただし，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方である。第２リアクタンス二端子回路（１９）は，角周波数２ω０，４ω０，…，２ｎω０において短絡になるように構成されている。
【００１１】
以下に述べられているように，かかる負荷回路（６）は，Ｆ級動作を実現する。奇数次高調波の角周波数３ω０，５ω０，…，（２ｍ＋１）ω０において第１リアクタンス二端子回路（１８）が開放になり，したがって，負荷回路（６）の入力ノード（１５）から外部負荷（１０）の側をみたインピーダンスが角周波数３ω０，５ω０，…，（２ｍ＋１）ω０において開放になる。更に，偶数次高調波の角周波数数２ω０，４ω０，…，２ｎω０において第１リアクタンス二端子回路（１８）と第２リアクタンス二端子回路（１９）との両方が短絡になるから，負荷回路（６）の入力ノード（１５）から外部負荷（１０）の側をみたインピーダンスが角周波数３ω０，５ω０，…，２ｎω０において短絡になる。
【００１２】
更に，かかる負荷回路（６）は，実装するのに必要な面積が小さい集中定数素子，具体的には，インダクタとキャパシタとで実現可能であり，したがって，Ｆ級増幅回路（１）の小型化を実現する。
【００１３】
本発明の他の観点において，本発明によるＦ級増幅回路（１）は，入力信号に応答して，基本角周波数ω０の成分及びその高調波成分を含む出力信号を出力するトランジスタ（３）と，外部負荷（１０）に接続される出力端子（８）と，負荷回路（６）とを備えている。負荷回路（６）は，前記出力信号が入力される入力ノード（１５）と，出力端子（８）に接続される出力ノード（１６）とを有している。負荷回路（６）は，入力ノード（１５）と出力ノード（１６）との間に介設された第１リアクタンス二端子回路（１８）と，入力ノード（１５）と接地端子（２３）との間に介設された第２リアクタンス二端子回路（１９’）とを含む。第１リアクタンス二端子回路（１８）は，角周波数３ω０，５ω０，…，（２ｍ＋１）ω０において開放になり，且つ，角周波数２ω０，４ω０，…，２ｎω０において短絡になるように構成されている。ただし，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方である。第２リアクタンス二端子回路（１９’）は，角周波数３ω０，５ω０，…，（２ｍ’＋１）ω０において開放になり，且つ，角周波数２ω０，４ω０，…，２ｎω０において短絡になるように構成されている。ただし，ｍ’は，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方である。
【００１４】
かかる構成を有する負荷回路（６）は，Ｆ級動作を実現する。奇数次高調波の角周波数３ω０，５ω０，…，（２ｍｍｉｎ＋１）ω０において第１リアクタンス二端子回路（１８）と第２リアクタンス二端子回路（１９’）の両方が開放になり，したがって，負荷回路（６）の入力ノード（１５）から外部負荷（１０）の側をみたインピーダンスが角周波数３ω０，５ω０，…，（２ｍｍｉｎ＋１）ω０において開放になる。ただし，ｍｍｉｎは，ｍとｍ’とのうちの小さい一方である。更に，偶数次高調波の角周波数数２ω０，４ω０，…，２ｎω０において第１リアクタンス二端子回路（１８）と第２リアクタンス二端子回路（１９）との両方が短絡になるから，負荷回路（６）の入力ノード（１５）から外部負荷（１０）の側をみたインピーダンスが角周波数２ω０，４ω０，…，２ｎω０において短絡になる。
【００１５】
更に，かかる負荷回路（６）は，実装するのに必要な面積が小さい集中定数素子，具体的には，インダクタとキャパシタとで実現可能であり，したがって，Ｆ級増幅回路（１）の小型化を実現する。
【００１６】
ｍがｎと等しい場合には，第１リアクタンス二端子回路（１８）は，第１〜第ｎ並列共振回路（３１１〜３１ｎ）と，キャパシタ（３２）とを備えることが好ましい。この場合，第１〜第ｎ並列共振回路（３１１〜３１ｎ）とキャパシタ（３２）とは，入力ノード（１５）と出力ノード（１６）との間に直列に接続され，第１〜第ｎ並列共振回路（３１１〜３１ｎ）は，それぞれの共振周波数が，角周波数３ω０，５ω０，…，（２ｎ＋１）ω０となるように設計される。
【００１７】
ｍがｎ−１と等しい場合には，前記第１リアクタンス二端子回路（１８）は，第１〜第ｎ−１並列共振回路（３５１〜３５ｎ−１）と，キャパシタ（３６）と，インダクタ（３７）とを備えていることが好ましい。この場合，第１〜第（ｎ−１）並列共振回路（３５１〜３５ｎ−１）とキャパシタ（３６）とインダクタとは，前記入力ノード（１５）と前記出力ノード（１６）との間に直列に接続され，第１〜第（ｎ−１）並列共振回路（３５１〜３５ｎ−１）は，それぞれの共振周波数が角周波数３ω０，５ω０，…，（２ｎ−１）ω０になるように設計される。
【００１８】
また，ｍはｎと等しい場合には，第１リアクタンス二端子回路（１８）は，第１〜第ｎ直列共振回路（４１１〜４１ｎ）と，キャパシタ（４２）とを備えることも好ましい。この場合，第１〜第ｎ直列共振回路（４１１〜４１ｎ）とキャパシタ（４２）とは，入力ノード（１５）と出力ノード（１６）との間に並列に接続され，第１〜第ｎ直列共振回路（４１１〜４１ｎ）は，それぞれの共振周波数が角周波数２ω０，４ω０，…，２ｎω０であるように設計される。
【００１９】
また，ｍはｎ−１と等しい場合には，第１リアクタンス二端子回路（１８）は，入力ノード（１５）と出力ノード（１６）との間に並列に接続された第１〜第ｎ直列共振回路（４５１〜４５ｎ）を備えることも好ましい。この場合，第１〜第ｎ直列共振回路（４５１〜４５ｎ）は，それぞれの共振周波数が，角周波数２ω０，４ω０，…，２ｎω０であるように設計される。
【００２０】
第２リアクタンス二端子回路（１９，１９’）は，角周波数ω０において開放になるように構成されることが好適である。
【００２１】
出力ノード（１６）と接地端子（１７）との間に介設される第２リアクタンス二端子回路（１９）は，第１〜第ｎ並列共振回路（３１１〜３１ｎ）と，キャパシタ（３２）とを備えることが好ましい。この場合，第１〜第ｎ並列共振回路（３１１〜３１ｎ）とキャパシタ（３２）とは，出力ノード（１６）と接地端子（１７）との間に直列に接続され，第１〜第ｎ並列共振回路（３１１〜３１ｎ）は，それぞれの共振周波数が，角周波数３ω０，５ω０，…，（２ｎ＋１）ω０となるように設計される。
【００２２】
また，第２リアクタンス二端子回路（１９）は，第１〜第ｎ−１並列共振回路（３５１〜３５ｎ−１）と，キャパシタ（３６）と，インダクタ（３７）とを備えていることが好ましい。この場合，第１〜第（ｎ−１）並列共振回路（３５１〜３５ｎ−１）とキャパシタ（３６）とインダクタとは，出力ノード（１６）と接地端子（１７）との間に直列に接続され，第１〜第（ｎ−１）並列共振回路（３５１〜３５ｎ−１）は，それぞれの共振周波数が角周波数３ω０，５ω０，…，（２ｎ−１）ω０になるように設計される。
【００２３】
また，第２リアクタンス二端子回路（１９）は，第１〜第ｎ直列共振回路（４１１〜４１ｎ）と，キャパシタ（４２）とを備えることも好ましい。この場合，第１〜第ｎ直列共振回路（４１１〜４１ｎ）とキャパシタ（４２）とは，出力ノード（１６）と接地端子（１７）との間に並列に接続され，第１〜第ｎ直列共振回路（４１１〜４１ｎ）は，それぞれの共振周波数が角周波数２ω０，４ω０，…，２ｎω０であるように設計される。
【００２４】
また，第２リアクタンス二端子回路（１９）は，出力ノード（１６）と接地端子（１７）との間に並列に接続された第１〜第ｎ直列共振回路（４５１〜４５ｎ）を備えることも好ましい。この場合，第１〜第ｎ直列共振回路（４５１〜４５ｎ）は，それぞれの共振周波数が，角周波数２ω０，４ω０，…，２ｎω０であるように設計される。
【００２５】
また，第２リアクタンス二端子回路（１９）は，出力ノード（１６）と接地端子（１７）との間に並列に介設された第１〜第ｎ直列共振回路（５１１〜５１ｎ）を備えてなることが可能である。この場合，第１〜第ｎ直列共振回路（５１１〜５１ｎ）は，それぞれの共振周波数が角周波数２ω０，４ω０，…，２ｎω０であるように設計される。
【００２６】
また，第２リアクタンス二端子回路（１９）は，前記出力ノード（１６）と前記接地端子（１７）との間に直列に接続された第１〜第（ｎ＋１）並列共振回路（６１１〜６１ｎ＋１）を備えてなることが可能である。この場合，第１〜第（ｎ＋１）並列共振回路（６１１〜６１ｎ＋１）は，それぞれの共振周波数が角周波数ω０，３ω０，…，（２ｎ＋１）ω０であるように設計される。
【００２７】
また，第２リアクタンス二端子回路（１９）は，第１〜第ｎ並列共振回路（６４１〜６４ｎ）とインダクタ（６５）とを備えてなることが可能である。この場合，第１〜第ｎ並列共振回路（６４１〜６４ｎ）とインダクタ（６５）とは，出力ノード（１６）と接地端子（１７）との間に直列に介設され，第１〜第ｎ並列共振回路（６４１〜６４ｎ）は，それぞれの共振周波数が，角周波数ω０，３ω０，…，（２ｎ−１）ω０であるように設計される。
【００２８】
また，第２リアクタンス二端子回路（１９）は，第１〜第ｎ直列共振回路（７１１〜７１ｎ）と， キャパシタ（７２）と，インダクタ（７３）とを備えてなることが可能である。この場合，第１〜第ｎ直列共振回路（７１１〜７１ｎ）と，キャパシタ（７２）と，インダクタ（７３）とは，出力ノード（１６）と接地端子（１７）との間に並列に接続され，第１〜第ｎ直列共振回路（７１１〜７１ｎ）は，それぞれの共振周波数が，角周波数２ω０，４ω０，…，２ｎω０であるように設計される。
【００２９】
また，前記第２リアクタンス二端子回路（１９）は，第１〜第ｎ直列共振回路（７６１〜７６ｎ）と，インダクタ（７７）とを備えてなることが可能である。第１〜第ｎ直列共振回路（７６１〜７６ｎ）とインダクタ（７７）とは，出力ノード（１６）と接地端子（１７）との間に並列に接続され，第１〜第ｎ直列共振回路（７６１〜７６ｎ）は，それぞれの共振周波数が角周波数２ω０，４ω０，…，２ｎω０であるように設計される。
【００３０】
入力ノード（１５）と接地端子（２３）との間に介設される第２リアクタンス二端子回路（１９’）は，第１〜第ｎ並列共振回路（３１１〜３１ｎ）と，キャパシタ（３２）とを備えることが好ましい。この場合，第１〜第ｎ並列共振回路（３１１〜３１ｎ）とキャパシタ（３２）とは，入力ノード（１５）と接地端子（２３）との間に直列に接続され，第１〜第ｎ並列共振回路（３１１〜３１ｎ）は，それぞれの共振周波数が，角周波数３ω０，５ω０，…，（２ｎ＋１）ω０となるように設計される。
【００３１】
また，第２リアクタンス二端子回路（１９’）は，第１〜第ｎ−１並列共振回路（３５１〜３５ｎ−１）と，キャパシタ（３６）と，インダクタ（３７）とを備えていることが好ましい。この場合，第１〜第（ｎ−１）並列共振回路（３５１〜３５ｎ−１）とキャパシタ（３６）とインダクタとは，入力ノード（１５）と接地端子（２３）との間に直列に接続され，第１〜第（ｎ−１）並列共振回路（３５１〜３５ｎ−１）は，それぞれの共振周波数が角周波数３ω０，５ω０，…，（２ｎ−１）ω０になるように設計される。
【００３２】
また，第２リアクタンス二端子回路（１９’）は，第１〜第ｎ直列共振回路（４１１〜４１ｎ）と，キャパシタ（４２）とを備えることも好ましい。この場合，第１〜第ｎ直列共振回路（４１１〜４１ｎ）とキャパシタ（４２）とは，入力ノード（１５）と接地端子（２３）との間に並列に接続され，第１〜第ｎ直列共振回路（４１１〜４１ｎ）は，それぞれの共振周波数が角周波数２ω０，４ω０，…，２ｎω０であるように設計される。
【００３３】
また，第２リアクタンス二端子回路（１９’）は，入力ノード（１５）と接地端子（２３）との間に並列に接続された第１〜第ｎ直列共振回路（４５１〜４５ｎ）を備えることも好ましい。この場合，第１〜第ｎ直列共振回路（４５１〜４５ｎ）は，それぞれの共振周波数が，角周波数２ω０，４ω０，…，２ｎω０であるように設計される。
【００３４】
また，入力ノード（１５）と接地端子（２３）との間に介設される第２リアクタンス二端子回路（１９’）は，入力ノード（１５）と接地端子（２３）との間に直列に接続された第１〜第（ｎ＋１）並列共振回路（６１１〜６１ｎ＋１）を備えてなることが可能である。この場合，第１〜第（ｎ＋１）並列共振回路（６１１〜６１ｎ＋１）は，それぞれの共振周波数が角周波数ω０，３ω０，…，（２ｎ＋１）ω０であるように設計される。
【００３５】
また，第２リアクタンス二端子回路（１９’）は，第１〜第ｎ並列共振回路（６４１〜６４ｎ）とインダクタ（６５）とを備えてなることが可能である。この場合，第１〜第ｎ並列共振回路（６４１〜６４ｎ）とインダクタ（６５）とは，入力ノード（１５）と接地端子（２３）との間に直列に介設され，第１〜第ｎ並列共振回路（６４１〜６４ｎ）は，それぞれの共振周波数が角周波数ω０，３ω０，…，（２ｎ−１）ω０であるように設計される。
【００３６】
また，第２リアクタンス二端子回路（１９’）は，第１〜第ｎ直列共振回路（７１１〜７１ｎ）と，キャパシタ（７２）と，インダクタ（７３）とを備えてなることが可能である。この場合，第１〜第ｎ直列共振回路（７１１〜７１ｎ）とキャパシタ（７２）とインダクタ（７３）とは，入力ノード（１５）と接地端子（２３）との間に並列に接続され，第１〜第ｎ直列共振回路（７１１〜７１ｎ）は，それぞれの共振周波数が角周波数２ω０，４ω０，…，２ｎω０であるように設計される。
【００３７】
第２リアクタンス二端子回路（１９’）は，第１〜第ｎ直列共振回路（７６１〜７６ｎ）と，インダクタ（７７）とを備えてなることが可能である。この場合，第１〜第ｎ直列共振回路（７６１〜７６ｎ）とインダクタ（７７）とは，入力ノード（１５）と接地端子（２３）との間に並列に接続され，第１〜第ｎ直列共振回路（７６１〜７６ｎ）は，それぞれの共振周波数が角周波数２ω０，４ω０，…，２ｎω０であるように設計される。
【００３８】
当該Ｆ級増幅回路（１）は，更に，出力端子（８）と出力ノード（１６）の間に，インピーダンス整合回路（７）を備えることが好適である。
【００３９】
本発明の更に他の観点において，Ｆ級増幅回路用負荷回路（６）は，トランジスタ（３）から基本角周波数ω０を有する出力信号を受ける入力ノード（１５）と，外部負荷（１０）に接続される出力ノード（１６）との間に介設された第１リアクタンス二端子回路（１８）と，出力ノード（１６）と接地端子（１７）との間に介設された第２リアクタンス二端子回路（１９）とを備えている。第１リアクタンス二端子回路（１８）は，角周波数３ω０，５ω０，…，（２ｍ＋１）ω０において開放になり，且つ，角周波数２ω０，４ω０，…，２ｎω０ににおいて短絡となるように構成されている。ただし，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方である。第２リアクタンス二端子回路（１９）は，角周波数２ω０，４ω０，…，２ｎω０において短絡になるように構成されている。
【００４０】
本発明の更に他の観点において，Ｆ級増幅回路用負荷回路（６）は，トランジスタ（３）から基本角周波数ω０を有する出力信号を受ける入力ノード（１５）と，外部負荷（１０）に接続される出力ノード（１６）との間に介設された第１リアクタンス二端子回路（１８）と，入力ノード（１５）と接地端子（２３）との間に介設された第２リアクタンス二端子回路（１９’）とを備えている。第１リアクタンス二端子回路（１８）は，角周波数３ω０，５ω０，…，（２ｍ＋１）ω０において開放になり，且つ，角周波数２ω０，４ω０，…，２ｎω０において短絡になるように構成されている。ただし，ｎは１以上の自然数であり，ｍ’は，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方である。第２リアクタンス二端子回路（１９’）は，角周波数３ω０，５ω０，…，（２ｍ’＋１）ω０において開放になり，且つ，角周波数２ω０，４ω０，…，２ｎω０において短絡になるように構成されている。ただし，ｍ’は，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のうちの一方である。
【発明の効果】
【００４１】
本発明により、小型化が実現できるF級増幅回路が提供される。
【発明を実施するための最良の形態】
【００４２】
１）  全体構成
図１に示されているように，本発明の実施の一形態のＦ級増幅回路１は，基本角周波数ω０で動作する増幅回路である。Ｆ級増幅回路１は，入力端子２と，カップリングキャパシタＣ０１と，入力側整合回路Ｔ０と，増幅用ＦＥＴ３と，チョークコイル４と，チョークコイル５と，負荷回路６と，基本波インピーダンス整合回路７と，カップリングキャパシタＣ０２と，出力端子８とを備えている。入力端子２は，外部回路９から基本角周波数がω０である入力信号が供給される端子であり，出力端子８は，Ｆ級増幅回路１の出力信号が外部負荷１０に出力される端子である。
【００４３】
カップリングキャパシタＣ０１と入力側整合回路Ｔ０とは，入力端子２と増幅用ＦＥＴ３のゲートとの間に直列に接続されている。カップリングキャパシタＣ０１は，直流信号を遮断するために使用される。入力側整合回路Ｔ０は，外部回路９の出力インピーダンスとＦ級増幅回路１の入力インピーダンスとを整合させる。入力側整合回路Ｔ０としては，長さがλ０／４である伝送線路が使用される。ここでλ０は，基本波角周波数がω０である基本波の波長である。
【００４４】
カップリングキャパシタＣ０１と入力側整合回路Ｔ０との間のノード１１には，インダクタ４を介して電源１２が接続されている。電源１２は，増幅用ＦＥＴ３のゲートにバイアス電位Ｖｇを供給する。
【００４５】
増幅用ＦＥＴ３は，入力端子２から入力される入力信号に応答して，そのドレインから基本角周波数がω０である出力信号を出力する。その出力信号には，基本角周波数ω０の高調波成分が含まれている。増幅用ＦＥＴ３のソースは接地端子１３に接続され，ドレインはチョークコイル５を介して電源１４に接続されている。電源１４は，増幅用ＦＥＴ３のドレインに電源電位Ｖｄｄを供給する。増幅用ＦＥＴ３のドレインは，負荷回路６に接続されている。増幅用ＦＥＴ３としては，好ましくはヘテロ接合ＦＥＴ及びＨＥＭＴ（High Electron Mobility Transistor）が使用される。
【００４６】
負荷回路６は，入力ノード１５と出力ノード１６との間に介設された第１リアクタンス二端子回路１８と，出力ノード１６と接地端子１７との間に介設された第２リアクタンス二端子回路１９とを備えている。ここで入力ノード１５は，増幅用ＦＥＴ３のドレインに接続されているノードであり，出力ノード１６は，基本波インピーダンス整合回路７とカップリングキャパシタＣ０２を介して出力端子８に接続されているノードである。
【００４７】
第１リアクタンス二端子回路１８は，角周波数３ω０，５ω０，…，（２ｍ＋１）ω０において開放になり，且つ，２ω０，４ω０，…，２ｎω０において短絡になるように構成されている。ここで，ｎは１以上の自然数であり，ｍは，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のいずれかである。ここで，リアクタンス二端子回路とは，抵抗素子を有しないで，リアクタンス素子（即ち，キャパシタ及びインダクタ）のみから成る二端子回路を意味することに留意されたい。
【００４８】
第２リアクタンス二端子回路１９は，角周波数２ω０，４ω０，…，２ｎω０において短絡になるように構成されている。第１リアクタンス二端子回路１８と第２リアクタンス二端子回路１９の構成は，後に詳細に説明される。
【００４９】
負荷回路６の出力ノード１６と，Ｆ級増幅回路１の出力端子８との間には，基本波インピーダンス整合回路７と，カップリングキャパシタＣ０２とが直列に接続されている。基本波インピーダンス整合回路７は，基本角周波数ω０におけるＦ級増幅回路１の出力インピーダンスと，外部負荷１０のインピーダンスとを整合させるために使用される。カップリングキャパシタＣ０３は，直流信号を遮断するために使用される。基本波インピーダンス整合回路７は，負荷回路６の出力ノード１６と接地端子２０との間に介設されたインダクタ２１と，出力ノード１６とカップリングキャパシタＣ０２との間に介設されたインダクタ２２とから構成される。
【００５０】
上記の構成を有する負荷回路６は，奇数次高調波の角周波数３ω０，５ω０，…，（２ｍ＋１）ω０において，入力ノード１５から外部負荷１０を見込んだインピーダンスを開放にし，更に，偶数次高調波の角周波数２ω０，４ω０，…，２ｎω０において，入力ノード１５から外部負荷１０を見込んだインピーダンスを短絡にする。奇数次高調波の角周波数３ω０，５ω０，…，（２ｍ＋１）ω０では，第１リアクタンス二端子回路１８が開放となり，ゆえに，入力ノード１５から外部負荷１０を見込んだインピーダンスが開放になる。一方，偶数次高調波の角周波数２ω０，４ω０，…，２ｎω０では，第１リアクタンス二端子回路１８と第２リアクタンス二端子回路１９との両方が短絡になり，ゆえに，入力ノード１５から外部負荷１０を見込んだインピーダンスが短絡になる。既述のように，Ｆ級増幅回路１の負荷回路６がかかる特性を有していることは，電力増幅の効率を高める上で重要である。
【００５１】
更に，リアクタンス回路で構成されている負荷回路６は，伝送線路のような分布定数回路を使用せず，小さい面積に実装可能な集中定数回路で実現可能であるため，その面積を小さくすることができる。
【００５２】
負荷回路６の第２リアクタンス二端子回路１９は，そのインピーダンスが，基本角周波数ω０において開放になるように設計されていることが好ましい。このように第２リアクタンス二端子回路１９を設計することにより，負荷回路６は，基本角周波数ω０において入力ノード１５から外部負荷１０を見込んだインピーダンスに影響を及ぼさないようにすることができる。
【００５３】
２）  第１リアクタンス二端子回路１８の構成
第１リアクタンス二端子回路１８としては，図３Ａ乃至図３Ｄそれぞれに示されたリアクタンス二端子回路１８Ａ乃至１８Ｄが使用可能である。リアクタンス二端子回路１８Ａ，１８Ｃは，ｍがｎである場合に対応しており，奇数次高調波に対応する角周波数３ω０，５ω０，…，（２ｎ＋１）ω０において開放になり，偶数次高調波において複素周波数２ω０，４ω０，…，２ｎω０において短絡になる。一方，リアクタンス二端子回路１８Ｂ，１８Ｄは，ｍがｎ−１である場合に対応しており，奇数次高調波に対応する角周波数３ω０，５ω０，…，（２ｎ−１）ω０において開放になり，偶数次高調波に対応する角周波数２ω０，４ω０，…，２ｎω０において短絡になる。以下，リアクタンス二端子回路１８Ａ乃至１８Ｄが，それぞれに詳細に説明される。
【００５４】
２−１）  リアクタンス二端子回路１８Ａ
図３Ａに示されているように，リアクタンス二端子回路１８Ａは，直列に接続された，並列共振回路３１１〜３１ｎと，キャパシタ３２とから構成される。並列共振回路３１ｉは，並列に接続されたキャパシタ３３ｉとインダクタ３４ｉとから構成される。ここでｉは，１以上ｎ以下の整数である。並列共振回路３１ｉの共振周波数は，（２ｉ＋１）ω０である。
【００５５】
かかる構成を有するリアクタンス二端子回路１８Ａは，キャパシタ３３１〜３３ｎのキャパシタンスＣ１〜Ｃｎ，インダクタ３４１〜３４ｎのインダクタンスＬ１〜Ｌｎ，及びキャパシタ３２のキャパシタンスＣ０を最適に調整することにより，角周波数３ω０，５ω０，…，（２ｎ＋１）ω０において開放になり，且つ，角周波数２ω０，４ω０，…，２ｎω０において短絡となるように設計することができる。この証明が以下に与えられる。
【００５６】
あるリアクタンス二端子回路を，角周波数３ω０，５ω０，…，（２ｎ＋１）ω０において開放とし，且つ，角周波数２ω０，４ω０，…，２ｎω０において短絡とするためには，当該リアクタンス二端子回路のインピーダンスＺｉｎが，ｓ＝±３ｊω０，±５ｊω０，…，±（２ｎ＋１）ｊω０において極を有し，且つ，ｓ＝±２ｊω０，±４ｊω０，…，±２ｎｊω０において零点を有すればよい。ここでｊは，虚数単位である。本明細書では，虚数単位としてｉではなくｊが使用されることに留意されたい。
【００５７】
フォスターのリアクタンス定理から，ｓ＝±３ｊω０，±５ｊω０，…，±（２ｎ＋１）ｊω０において極を有し，且つ，ｓ＝±２ｊω０，±４ｊω０，…，±２ｎｊω０において零点を有するリアクタンス二端子回路のインピーダンスＺｉｎは，
【数１】
2005117200.tif 000003
と表される。
【００５８】
式（１）について部分分数展開を行うことにより，式（２）を得る：
【数２】
2005117200.tif 000004
ここでＡｉ（ｉは，１以上ｎ以下の整数）は，ｓ＝±（２ｉ＋１）ｊω０における留数であり，
【数３】
2005117200.tif 000005
一方，Ｂは，ｓ＝０における留数であり，
【数４】
2005117200.tif 000006
【００５９】
式（２）の第１項〜第ｎ項は並列共振器のインピーダンスと同一の形式を有しており，並列共振器３１１〜３１ｎに含まれるキャパシタとインダクタとの特性を適切に定めることにより，並列共振器３１１〜３１ｎのインピーダンスＺ１〜Ｚｎを，それぞれ，式（２）の第１項〜第ｎ項と一致させることが可能である。当業者に周知であるように，そのキャパシタンスＣとインダクタンスＬとが，それぞれ，下記式：
【数５】
2005117200.tif 000007
が成立するように定められたキャパシタとインダクタとからなる並列共振器のインピーダンスＺは，
【数６】
2005117200.tif 000008
となる。これを利用すれば，並列共振器３１ｉのキャパシタ３３ｉのキャパシタンスＣｉと，インダクタ３４ｉのインダクタンスＬｉとを，下記式：
【数７】
2005117200.tif 000009
が成立するように定めることにより，並列共振器３１１〜３１ｎのインピーダンスＺ１〜Ｚｎを，それぞれ，式（２）の第１項〜第ｎ項と一致させることができる。キャパシタンスＣｉとインダクタンスＬｉとがこのように定められた並列共振器３１ｉの共振周波数は，（２ｉ＋１）ω０である。
【００６０】
更に，式（２）の最終項はキャパシタのインピーダンスと同一の形式を有しているから，キャパシタ３２のキャパシタンスＣ０を適切に定めることにより，キャパシタ３２のインピーダンスＺＣ０を，式（２）の最終項と一致させることが可能である。即ち，キャパシタンスＣ０を有するキャパシタ３２のインピーダンスＺＣ０は，
【数８】
2005117200.tif 000010
と表される。ゆえに，キャパシタンスＣ０を下記式：
【数９】
2005117200.tif 000011
を満足するように決定することにより，キャパシタ３２のインピーダンスＺ０を式（２）の最終項に一致させることができる。
【００６１】
リアクタンス二端子回路１８Ａは，直列に接続された並列共振器３１１〜３１ｎとキャパシタ３２とから構成されているから，式（７），式（８）を成立させることにより，リアクタンス二端子回路１８ＡのインピーダンスＺ１（ｓ）を，式（２）のインピーダンスＺｉｎ，即ち，式（１）のインピーダンスＺｉｎに一致させることができる。したがって，式（７），式（８）を成立させることにより，リアクタンス二端子回路１８Ａを，奇数次高調波の角周波数３ω０，５ω０，…，（２ｎ＋１）ω０において開放とし，偶数次高調波の角周波数２ω０，４ω０，…，２ｎω０において短絡とすることができる。
【００６２】
２−２）  リアクタンス二端子回路１８Ｂ
図３Ｂに示されているように，リアクタンス二端子回路１８Ｂは，直列に接続された，並列共振回路３５１〜３５ｎ−１と，キャパシタ３６とインダクタ３７とから構成される。並列共振回路３５ｉは，並列に接続されたキャパシタ３８ｉとインダクタ３９ｉとから構成される。並列共振回路３５ｉの共振周波数は，（２ｉ＋１）ω０である。
【００６３】
かかる構成を有するリアクタンス二端子回路１８Ｂは，キャパシタ３８１〜３８ｎ−１のキャパシタンスＣ１〜Ｃｎ−１，インダクタ３９１〜３９ｎ−１のインダクタンスＬ１〜Ｌｎ−１，キャパシタ３６のキャパシタンスＣ０，及びインダクタ３７のインダクタンスＬ０を最適に調整することにより，角周波数３ω０，５ω０，…，（２ｎ−１）ω０において開放になり，且つ，角周波数２ω０，４ω０，…，２ｎω０において短絡となるように設計することができる。この証明が以下に与えられる。
【００６４】
あるリアクタンス二端子回路を角周波数３ω０，５ω０，…，（２ｎ−１）ω０において開放とし，且つ，角周波数２ω０，４ω０，…，２ｎω０において短絡とするためには，当該リアクタンス二端子回路のインピーダンスＺｉｎが，ｓ＝±３ｊω０，±５ｊω０，…，±（２ｎ−１）ｊω０において極を有し，且つ，ｓ＝±２ｊω０，±４ｊω０，…，±２ｎｊω０において零点を有すればよい。
【００６５】
フォスタのリアクタンス定理から，ｓ＝±３ｊω０，±５ｊω０，…，±（２ｎ−１）ｊω０において極を有し，且つ，ｓ＝±２ｊω０，±４ｊω０，…，±２ｎｊω０において零点を有するリアクタンス二端子回路のインピーダンスＺｉｎは，
【数１０】
2005117200.tif 000012
と表される。
【００６６】
式（１１）に対して部分分数展開を行うことにより，下記の式（１２）を得る：
【数１１】
2005117200.tif 000013
ここでＡｉ（ｉは，１以上ｎ以下の整数）は，ｓ＝±（２ｉ＋１）ｊω０における留数であり，
【数１２】
2005117200.tif 000014
Ｂは，ｓ＝０における留数であり，
【数１３】
2005117200.tif 000015
Ｃは，ｓ＝∞における留数であり，
【数１４】
2005117200.tif 000016
【００６７】
式（１２）の第１項〜第ｎ−１項は並列共振器のインピーダンスと同一の形式を有しており，第ｎ項は，キャパシタのインピーダンスと同一の形式を有している。ゆえに，リアクタンス２端子回路１８Ａの場合と同様に，並列共振器３５ｉのキャパシタ３８ｉのキャパシタンスＣｉと，インダクタ３９ｉのインダクタンスＬｉとを，下記式：
【数１５】
2005117200.tif 000017
が成立するように定めることにより，並列共振器３５１〜３５ｎ−１のインピーダンスＺ１〜Ｚｎ−１を，それぞれ，式（１２）の第１項〜第ｎ−１項に一致させることができる。このようにインダクタンス及びキャパシタンスが定められた並列共振器３５ｉの共振周波数は，（２ｉ＋１）ω０である。更に，キャパシタ３６のキャパシタンスＣ０を下記式：
【数１６】
2005117200.tif 000018
を満足するように決定することにより，，キャパシタ３２のインピーダンスＺＣ０を式（１２）の最終項に一致させることができる。
【００６８】
更に，インダクタンスＬ０を有するインダクタ３７のインピーダンスＺＬ０は，
【数１７】
2005117200.tif 000019
と表されるから，インダクタンスＬ０を下記式：
【数１８】
2005117200.tif 000020
を満足するように決定することにより，インダクタ３７のインピーダンスＺＬ０を式（１１）の最終項に一致させることができる。
【００６９】
リアクタンス二端子回路１８Ｂは，直列に接続された並列共振器３５１〜３５ｎとキャパシタ３６とインダクタ３７とから構成されているから，式（１６）〜式（１８）を成立させることにより，リアクタンス二端子回路１８ＢのインピーダンスＺ１（ｓ）を，式（１２）のインピーダンスＺｉｎ，即ち，式（１１）のインピーダンスＺｉｎに一致させることができる。したがって，式（１６）〜式（１８）を成立させることにより，リアクタンス二端子回路１８Ｂのインピーダンスを，奇数次高調波の角周波数３ω０，５ω０，…，（２ｎ−１）ω０において開放とし，偶数次高調波の角周波数２ω０，４ω０，…，２ｎω０において短絡にすることができる。
【００７０】
２−３）リアクタンス二端子回路１８Ｃ
図３Ｃに示されているように，リアクタンス二端子回路１８Ｃは，並列に接続された，直列共振回路４１１〜４１ｎとキャパシタ４２とから構成される。直列共振回路４１ｉは，直列に接続されたキャパシタ４３ｉとインダクタ４４ｉとから構成される。直列共振回路４１ｉの共振周波数は２ｉω０である。
【００７１】
かかる構成を有するリアクタンス二端子回路１８Ｃは，キャパシタ４３１〜４３ｎのキャパシタンスＣ１〜Ｃｎ，インダクタ４４１〜４４ｎのインダクタンスＬ１〜Ｌｎ，並びにキャパシタ４２のキャパシタンスＣ０を最適に調整することにより，角周波数３ω０，５ω０，…，（２ｎ＋１）ω０において開放になり，且つ，角周波数２ω０，４ω０，…，２ｎω０において短絡になるように設計することができる。以下，その証明が与えられる。
【００７２】
既述のように，あるリアクタンス二端子回路を，角周波数３ω０，５ω０，…，（２ｎ＋１）ω０において開放とし，且つ，角周波数２ω０，４ω０，…，２ｎω０において短絡とするためには，当該リアクタンス二端子回路のインピーダンスＺｉｎが，ｓ＝±３ｊω０，±５ｊω０，…，±（２ｎ＋１）ｊω０において極を有し，且つ，ｓ＝±２ｊω０，±４ｊω０，…，±２ｎｊω０において零点を有すればよい。かかるリアクタンス二端子回路のインピーダンスＺｉｎは，上述の式（１）で表される。
【００７３】
式（１）の右辺の逆数をとることにより，当該リアクタンス二端子回路のアドミタンスＹｉｎを得ることができ，アドミタンスＹｉｎは，下記式：
【数１９】
2005117200.tif 000021
で表される。ただし，１／Ｍは，Ｍ’に置き換えられている。
【００７４】
式（２１）に対して部分分数展開を行うことにより，下記の式（２２）を得る：
【数２０】
2005117200.tif 000022
ここで，Ａｉ（ｉは１以上ｎ以下の整数）は，ｓ＝±（２ｉ）ｊω０における留数であり，
【数２１】
2005117200.tif 000023
一方，Ｂは，ｓ＝∞における留数であり，
【数２２】
2005117200.tif 000024
【００７５】
式（２２）の第１項〜第ｎ項は直列共振器のアドミタンスと同一の形式を有しているから，直列共振器４１１〜４１ｎに含まれるキャパシタとインダクタとの特性を適切に定めることにより，直列共振器４１１〜４１ｎのアドミタンスＹ１〜Ｙｎを，それぞれ，式（２２）の第１項〜第ｎ項と一致させることが可能である。当業者に周知であるように，キャパシタンスＣとインダクタンスＬとが，それぞれ，下記式：
【数２３】
2005117200.tif 000025
が成立するように定められたキャパシタとインダクタとからなる直列共振器のアドミタンスＹは，
【数２４】
2005117200.tif 000026
となる。これを利用すれば，直列共振器４１ｉのキャパシタ４３ｉのキャパシタンスＣｉと，インダクタ４４ｉのインダクタンスＬｉとを，
【数２５】
2005117200.tif 000027
が成立するように定めることにより，直列共振器４１１〜４１ｎのアドミタンスＹ１〜Ｙｎを，それぞれ，式（２２）の第１項〜第ｎ項と一致させることができる。このようにインダクタンス及びキャパシタンスが定められた直列共振器４１ｉの共振周波数は，２ｉω０である。
【００７６】
更に，式（２２）の最終項は，キャパシタのアドミタンスと同一の形式を有しているから，キャパシタ４２のキャパシタンスＣ０を適切に定めることにより，キャパシタ４２のアドミタンスＹＣ０を，式（２２）の最終項と一致させることが可能である。即ち，キャパシタンスＣ０を有するキャパシタ４２のアドミタンスＹＣ０は，
【数２６】
2005117200.tif 000028
と表される。ゆえに，キャパシタ４２のキャパシタンスＣ０を下記式：
【数２７】
2005117200.tif 000029
を満足するように決定することにより，キャパシタ４２のアドミタンスＹＣ０を式（２２）の最終項に一致させることができる。
【００７７】
リアクタンス二端子回路１８Ｃは，並列に接続された直列共振器４１１〜４１ｎとキャパシタ４２とから構成されているから，式（２７）及び式（２８）を成立させることにより，リアクタンス二端子回路１８Ｃのアドミタンスを式（２２）のアドミタンスＹｉｎ，即ち，式（２１）のアドミタンスＹｉｎに一致させることができる。これは，リアクタンス二端子回路１８ＣのインピーダンスＺ１（ｓ）を式（１）のインピーダンスＺｉｎに一致させることと等価である。
【００７８】
したがって，式（２７）及び式（２８）を成立させることにより，リアクタンス二端子回路１８Ｃは，奇数次高調波の角周波数３ω０，５ω０，…，（２ｍ＋１）ω０において開放となり，偶数次高調波の角周波数２ω０，４ω０，…，２ｎω０ではインピーダンスが短絡になる。
【００７９】
２−４）リアクタンス二端子回路１８Ｄ
図３Ｄに示されているように，リアクタンス二端子回路１８Ｄは，並列に接続された，直列共振回路４５１〜４５ｎから構成される。直列共振回路４５ｉは，直列に接続されたキャパシタ４６ｉとインダクタ４７ｉとから構成される。
【００８０】
かかる構成を有するリアクタンス二端子回路１８Ｄは，キャパシタ４６１〜４６ｎのキャパシタンスＣ１〜Ｃｎと，インダクタ４７１〜４７ｎのインダクタンスＬ１〜Ｌｎとを最適に調整することにより，角周波数３ω０，５ω０，…，（２ｎ−１）ω０において開放になり，且つ，角周波数２ω０，４ω０，…，２ｎω０において短絡になるように設計することができる。以下には，その証明が与えられる。
【００８１】
既述のように，あるリアクタンス二端子回路を角周波数３ω０，５ω０，…，（２ｎ−１）ω０において開放とし，且つ，角周波数２ω０，４ω０，…，２ｎω０において短絡とするためには，当該リアクタンス二端子回路のインピーダンスＺｉｎが，ｓ＝±３ｊω０，±５ｊω０，…，±（２ｎ−１）ｊω０において極を有し，且つ，ｓ＝±２ｊω０，±４ｊω０，…，±２ｎｊω０において零点を有すればよい。このようなリアクタンス二端子回路のインピーダンスＺｉｎは，上述の式（１１）で表される。
【００８２】
式（１１）の右辺の逆数をとることによって当該リアクタンス二端子回路のアドミタンスＹｉｎを得ることができ，アドミタンスＹｉｎは，下記式：
【数２８】
2005117200.tif 000030
と表される。
【００８３】
式（３１）に対して部分分数展開を行うことにより，下記の式（３２）を得る：
【数２９】
2005117200.tif 000031
ここで，Ａｉ（ｉは１以上ｎ以下の整数）は，ｓ＝２ｉω０における留数であり，
【数３０】
2005117200.tif 000032
【００８４】
式（３２）の第１項〜第ｎ項は直列共振器のアドミタンスと同一の形式を有している。したがって，リアクタンス二端子回路１８Ｃの場合と同様に，直列共振器４５ｉのキャパシタ４６ｉのキャパシタンスＣｉと，インダクタ４７ｉのインダクタンスＬｉとを，
【数３１】
2005117200.tif 000033
が成立するように定めることにより，直列共振器４５１〜４５ｎのアドミタンスＹ１〜Ｙｎを，それぞれ，式（３２）の第１項〜第ｎ項と一致させることができる。このようにキャパシタンスＣｉとインダクタンスＬｉとが定められた直列共振器４５ｉの共振周波数は，２ｉω０である。
【００８５】
リアクタンス二端子回路１８Ｄは，並列に接続された直列共振器４５１〜４５ｎから構成されているから，式（３４）を成立させることにより，リアクタンス二端子回路１８Ｄのアドミタンスを式（３２）のアドミタンスＹｉｎに一致させることができる。これは，リアクタンス二端子回路１８ＤのインピーダンスＺ１（ｓ）を式（１１）のインピーダンスＺｉｎに一致させることと等価である。
【００８６】
したがって，式（３４）を成立させることにより，リアクタンス二端子回路１８Ｄは，奇数次高調波の角周波数３ω０，５ω０，…，（２ｎ−１）ω０において開放となり，偶数次高調波の角周波数２ω０，４ω０，…，２ｎω０において短絡になる。
【００８７】
３）  第２リアクタンス二端子回路１９の構成
既述のように，第２リアクタンス二端子回路１９は，角周波数２ω０，４ω０，…，２ｎω０において短絡になるように構成される。
【００８８】
かかる第２リアクタンス二端子回路１９としては，図３Ａ乃至図３Ｄに示されているリアクタンス二端子回路１８Ａ〜１８Ｄが出力ノード１６と接地端子１７との間に接続されて使用され得る。上述されているように，リアクタンス二端子回路１８Ａ〜１８Ｄは，奇数次高調波の角周波数３ω０，５ω０，…，（２ｍ＋１）ω０において開放となり，偶数次高調波の角周波数２ω０，４ω０，…，２ｎω０において短絡になることに留意されたい。
【００８９】
更に，第２リアクタンス二端子回路１９としては，図４Ａ乃至図４Ｅにそれぞれに示されたリアクタンス二端子回路１９Ａ乃至１９Ｅが使用可能である。以下，リアクタンス二端子回路１９Ａ乃至１９Ｅが，それぞれに詳細に説明される。
【００９０】
３−１）  リアクタンス二端子回路１９Ａ
図４Ａに示されているように，リアクタンス二端子回路１９Ａは，並列に接続された直列共振回路５１１〜５１ｎから構成される。直列共振回路５１ｉは，直列に接続されたキャパシタ５２ｉとインダクタ５３ｉとから構成される。直列共振回路５１１〜５１ｎの共振周波数は，それぞれ，２ω０，４ω０，…，２ｎω０である。
【００９１】
このような構成を有するリアクタンス二端子回路１９Ａは，角周波数２ω０，４ω０，…，２ｎω０において短絡になる。なぜなら，共振周波数がそれぞれ２ω０，４ω０，…，２ｎω０である直列共振回路５１１〜５１ｎは，それぞれ，角周波数２ω０，４ω０，…，２ｎω０において短絡になるからである。ゆえに，図４Ａに示されているリアクタンス二端子回路１９Ａは，出力ノード１６と接地端子１７との間に介設される第２リアクタンス二端子回路１９として使用可能である。
【００９２】
以下に述べられるリアクタンス二端子回路１９Ｂ〜１９Ｅは，角周波数２ω０，４ω０，…，２ｎω０において短絡になるとともに，基本波の基本角周波数ω０，及び奇数次高調波の角周波数３ω０，５ω０，…において開放になるように設計される。既述のように，第２リアクタンス二端子回路１９が基本角周波数ω０において開放になることは，負荷回路６が基本角周波数ω０において入力ノード１５から外部負荷１０を見込んだインピーダンスに影響を及ぼすことを防止できるため好適である。
【００９３】
３−２）  リアクタンス二端子回路１９Ｂ
図４Ｂに示されているように，リアクタンス二端子回路１９Ｂは，直列に接続された並列共振回路６１１〜６１ｎ＋１から構成される。直列共振回路６１ｉは，並列に接続されたキャパシタ６２ｉとインダクタ６３ｉとから構成される。並列共振回路６１１〜６１ｎ＋１の共振周波数は，それぞれ，ω０，３ω０，５ω０，…，（２ｎ＋１）ω０である。
【００９４】
このような構成を有するリアクタンス二端子回路１９Ｂは，キャパシタ６２ｉとインダクタ６３ｉとの特性を適切に定めることにより，角周波数２ω０，４ω０，…，２ｎω０において短絡になるように設計することができる。以下には，その証明が与えられる。
【００９５】
角周波数ω０，３ω０，５ω０，…，（２ｎ＋１）ω０において開放になり，且つ，角周波数０，２ω０，４ω０，…，２ｎω０において短絡になるリアクタンス二端子回路を考える。かかるリアクタンス二端子回路を実現するためには，当該リアクタンス二端子回路のインピーダンスＺｉｎが，ｓ＝±ｊω０，±３ｊω０，±５ｊω０，…，±（２ｎ＋１）ｊω０において極を有し，且つ，ｓ＝０，±２ｊω０，±４ｊω０，…，±２ｎｊω０において零点を有すればよい。かかるリアクタンス二端子回路のインピーダンスＺｉｎは，フォスターのリアクタンス定理から，下記式（４１）：
【数３２】
2005117200.tif 000034
で表される。
【００９６】
式（４１）について部分分数展開を行うことにより，式（４２）を得る：
【数３３】
2005117200.tif 000035
【００９７】
ここでＡｉ（ｉは，１以上ｎ＋１以下の整数）は，ｓ＝（２ｉ−１）ω０における留数であり，
【数３４】
2005117200.tif 000036
【００９８】
式（４２）の第１項〜第ｎ＋１項は並列共振器のインピーダンスと同一の形式を有している。したがって，上述のリアクタンス２端子回路１８Ａ，１８Ｂの場合と同様に，並列共振器６１ｉのキャパシタ６２ｉのキャパシタンスＣ１ｉと，インダクタ６３ｉのインダクタンスＬ１ｉとを，下記式：
【数３５】
2005117200.tif 000037
を満足するように決定することにより，並列共振器６１１〜６１ｎ＋１のインピーダンスＺ１〜Ｚｎ＋１を，それぞれ，式（１２）の第１項乃至第ｎ＋１項に一致させることができる。このようにインダクタンス及びキャパシタンスが定められた並列共振器６１ｉの共振周波数は，（２ｉ−１）ω０である。
【００９９】
リアクタンス二端子回路１９Ｂは，直列に接続された並列共振器６１１〜６１ｎから構成されているから，式（４４）を成立させることにより，リアクタンス二端子回路１９ＢのインピーダンスＺ２（ｓ）を，式（４２）のインピーダンスＺｉｎ，即ち，式（４１）のインピーダンスＺｉｎに一致させることができる。したがって，式（４４）を成立させることにより，リアクタンス二端子回路１９Ｂのインピーダンスを，偶数次高調波の角周波数２ω０，４ω０，…，２ｎω０において短絡にすることができる。
【０１００】
３−３）  リアクタンス二端子回路１９Ｃ
図４Ｃに示されているように，リアクタンス二端子回路１９Ｃは，直列に接続された，並列共振回路６４１〜６４ｎとインダクタ６５とから構成される。並列共振回路６４ｉは，並列に接続されたキャパシタ６６ｉとインダクタ６７ｉとから構成される。並列共振回路６４１〜６４ｎの共振周波数は，それぞれ，ω０，３ω０，５ω０，…，（２ｎ−１）ω０である。
【０１０１】
このような構成を有するリアクタンス二端子回路１９Ｃは，インダクタ６５とキャパシタ６６ｉとインダクタ６７ｉとの特性を適切に定めることにより，角周波数２ω０，４ω０，…，２ｎω０において短絡になるように設計することができる。以下には，その証明が与えられる。
【０１０２】
角周波数ω０，３ω０，５ω０，…，（２ｎ−１）ω０において開放になり，且つ，角周波数０，２ω０，４ω０，…，２ｎω０において短絡になるリアクタンス二端子回路を考える。かかるリアクタンス二端子回路を実現するためには，当該リアクタンス二端子回路のインピーダンスＺｉｎが，ｓ＝±ｊω０，±３ｊω０，±５ｊω０，…，±（２ｎ−１）ｊω０において極を有し，且つ，ｓ＝０，±２ｊω０，±４ｊω０，…，±２ｎｊω０において零点を有すればよい。かかるリアクタンス二端子回路のインピーダンスＺｉｎは，フォスターのリアクタンス定理から，下記式（５１）：
【数３６】
2005117200.tif 000038
で表される。
【０１０３】
式（５１）について部分分数展開を行うことにより，式（５２）を得る：
【数３７】
2005117200.tif 000039
ここでＡｉ（ｉは，１以上ｎ以下の整数）は，ｓ＝±（２ｉ−１）ｊω０における留数であり，
【数３８】
2005117200.tif 000040
一方，Ｂは，ｓ＝∞における留数であり，
【数３９】
2005117200.tif 000041
【０１０４】
式（５２）の第１項〜第ｎ項は並列共振器のインピーダンスと同一の形式を有しており，最終項は，インダクタのインピーダンスと同一の形式を有している。したがって，上述のリアクタンス二端子回路１８Ｂの場合と同様に，並列共振器６４ｉのキャパシタ６６ｉのキャパシタンスＣ１ｉと，インダクタ６７ｉのインダクタンスＬ１ｉとを，下記式：
【数４０】
2005117200.tif 000042
を満足するように定めることにより，並列共振器６４１〜６４ｎのインピーダンスを，それぞれ，式（５２）の第１項〜第ｎ項と一致させることができる。このようにキャパシタンスＣ１ｉとインダクタンスＬ１ｉとが定められた並列共振器６４ｉの共振周波数は，（２ｉ−１）ω０である。更に，インダクタ６５のインダクタンスＬ１０を，下記式：
【数４１】
2005117200.tif 000043
を満足するように定めることにより，インダクタ６５のインピーダンスを，式（５２）の最終項と一致させることができる。
【０１０５】
リアクタンス二端子回路１９Ｃは，直列に接続された並列共振器６４１〜６４ｎとインダクタ６５とから構成されているから，式（５５），（５６）を成立させることにより，リアクタンス二端子回路１９ＣのインピーダンスＺ２（ｓ）を，式（５２）のインピーダンスＺｉｎ，即ち，式（５１）のインピーダンスＺｉｎに一致させることができる。したがって，式（５５），（５６）を成立させることにより，リアクタンス二端子回路１９Ｃのインピーダンスを，偶数次高調波の角周波数２ω０，４ω０，…，２ｎω０において短絡にすることができる。
【０１０６】
３−４）  リアクタンス二端子回路１９Ｄ
図４Ｄに示されているように，リアクタンス二端子回路１９Ｄは，並列に接続された，直列共振回路７１１〜７１ｎとキャパシタ７２とインダクタ７３とから構成される。直列共振回路７１ｉは，直列に接続されたキャパシタ７４ｉとインダクタ７５ｉとから構成される。直列共振回路７１ｉの共振周波数は２ω０である。
【０１０７】
かかる構成を有するリアクタンス二端子回路１９Ｄは，キャパシタ７４１〜７４ｎ，インダクタ７５１〜７５ｎ，キャパシタ７２，及びインダクタ７３の特性を最適に調整することにより，角周波数２ω０，４ω０，…，２ｎω０において短絡になるように設計することができる。以下，その証明が与えられる。
【０１０８】
リアクタンス二端子回路１９Ｂの場合と同様に，角周波数ω０，３ω０，５ω０，…，（２ｎ＋１）ω０において開放になり，且つ，角周波数０，２ω０，４ω０，…，２ｎω０において短絡になるリアクタンス二端子回路を考える。かかるリアクタンス二端子回路のインピーダンスＺｉｎは，上述されているように，式（４１）で与えられる。
【０１０９】
式（４１）の右辺の逆数をとることにより，当該リアクタンス二端子回路のアドミタンスＹｉｎを得ることができ，アドミタンスＹｉｎは，下記式：
【数４２】
2005117200.tif 000044
ただし，１／Ｍは，Ｍ’と置き換えられている。
【０１１０】
式（６１）に対して部分分数展開を行うことにより，下記の式（６２）を得る：
【数４３】
2005117200.tif 000045
ここで，Ａｉ（ｉは１以上ｎ以下の整数）は，ｓ＝２ｉω０における留数であり，
【数４４】
2005117200.tif 000046
一方，Ｂは，ｓ＝０における留数であり，
【数４５】
2005117200.tif 000047
また，Ｃは，ｓ＝∞における留数であり，
【数４６】
2005117200.tif 000048
【０１１１】
式（６２）の第１項〜第ｎ項は直列共振器のアドミタンスと同一の形式を有している。したがって，リアクタンス二端子回路１８Ｃ，１８Ｄの場合と同様に，直列共振器７１１ｉのキャパシタ７４ｉのキャパシタンスＣ１ｉと，インダクタ７５ｉのインダクタンスＬ１ｉとを，下記式：
【数４７】
2005117200.tif 000049
が成立するように定めることにより，直列共振器７１１〜７１ｎのアドミタンスＹ１〜Ｙｎを，それぞれ，式（６２）の第１項〜第ｎ項と一致させることができる。このようにキャパシタンスＣ１ｉとインダクタンスＬ１ｉとが定められた直列共振器４５ｉの共振周波数は，２ω０である。
【０１１２】
更に，式（６２）の第ｎ＋１項は，インダクタのアドミタンスと同一の形式を有し，最終項は，キャパシタのアドミタンスと同一の形式を有している。従って，キャパシタ７２のキャパシタンスＣ０と，インダクタ７３のインダクタンスＬ０とを，それぞれ，
【数４８】
2005117200.tif 000050
【数４９】
2005117200.tif 000051
が成立するように定めることにより，インダクタ７３のアドミタンスＹＬ０を式（６２）の第ｎ＋１項に，キャパシタ７２のアドミタンスＹＣ０を最終項に一致させることができる。
【０１１３】
リアクタンス二端子回路１９Ｄは，並列に接続された，直列共振器７１１〜７１ｎ，キャパシタ７２，及びインダクタ７３から構成されているから，式（６６）〜（６８）を成立させることにより，リアクタンス二端子回路１９Ｄのアドミタンスを式（６２）のアドミタンスＹｉｎに一致させることができる。これは，リアクタンス二端子回路１９ＤのインピーダンスＺ２（ｓ）を，式（４１）のインピーダンスＺｉｎに一致させることと等価である。
【０１１４】
従って，式（６６）〜（６８）を成立させることにより，リアクタンス二端子回路１９Ｄを，偶数次高調波の角周波数２ω０，４ω０，…，２ｎω０において短絡にすることができる。
【０１１５】
３−５）  リアクタンス二端子回路１９Ｅ
図４Ｅに示されているように，リアクタンス二端子回路１９Ｅは，並列に接続された，直列共振器７６１〜７６ｎとインダクタ７７とから構成される。直列共振回路７６ｉは，直列に接続されたキャパシタ７８ｉとインダクタ７９ｉとから構成される。直列共振回路７６ｉの共振周波数は，２ｉω０である。
【０１１６】
このような構成を有するリアクタンス二端子回路１９Ｅは，キャパシタ７８ｉとインダクタ７９ｉとの特性を適切に定めることにより，角周波数２ω０，４ω０，…，２ｎω０において短絡になるように設計することができる。以下には，その証明が与えられる。
【０１１７】
リアクタンス二端子回路１９Ｃの場合と同様に，角周波数ω０，３ω０，５ω０，…，（２ｎ−１）ω０において開放になり，且つ，角周波数０，２ω０，４ω０，…，２ｎω０において短絡になるリアクタンス二端子回路を考える。かかるリアクタンス二端子回路のインピーダンスＺｉｎは，上述されているように，式（５１）で与えられる。
【０１１８】
式（５１）の右辺の逆数をとることにより，当該リアクタンス二端子回路のアドミタンスＹｉｎを得ることができ，アドミタンスＹｉｎは，下記式（７１）：
【数５０】
2005117200.tif 000052
で表される。
【０１１９】
式（７１）について部分分数展開を行うことにより，式（７２）を得る。
【数５１】
2005117200.tif 000053
ここでＡｉ（ｉは，１以上ｎ以下の整数）は，ｓ＝±（２ｉ）ｊω０における留数であり，
【数５２】
2005117200.tif 000054
一方，Ｂは，ｓ＝０における留数であり，
【数５３】
2005117200.tif 000055
【０１２０】
式（７２）の第１項〜第ｎ項は，直列共振器のアドミタンスと同一の形式を有しておいる。従って，上述のリアクタンス二素子回路１９Ｄの場合と同様に，直列共振器７６ｉのキャパシタ７８のキャパシタンスＣ１ｉと、インダクタ７９のインダクタンスＬ１ｉとを，下記式：
【数５４】
2005117200.tif 000056
が成立するように定めることにより，直列共振器７６１〜７６ｎのアドミタンスを，それぞれ，式（７２）の第１項〜第ｎ項と一致させることができる。
【０１２１】
更に，最終項は，インダクタのアドミタンスと同一の形式を有している。従って，インダクタ７７のインダクタンスＬ１０を下記式：
【数５５】
2005117200.tif 000057
が成立するように定めることにより，インダクタ７７のアドミタンスＹＬ０を式（７２）の最終項に一致させることができる。
【０１２２】
リアクタンス二端子回路１９Ｅは，並列に接続された，直列共振器７６１〜７６ｎとインダクタ７７とから構成されているから，式（７５），（７６）とを成立させることにより，リアクタンス二端子回路１９Ｅのアドミタンスを式（７２）に記述されているアドミタンスＹｉｎに一致させることができる。これは，リアクタンス二端子回路１９ＥのインピーダンスＺ２（ｓ）を，式（５１）に記述されているインピーダンスＺｉｎに一致させることと等価である。
【０１２３】
したがって，式（７５），（７６）とを成立させることにより，リアクタンス二端子回路１９Ｅを偶数次高調波の角周波数２ω０，４ω０，…，２ｎω０において短絡にすることができる。
【０１２４】
４）  実施の第２形態
図２は，本発明の実施の第２形態のＦ級増幅回路を示している。実施の第２形態では，出力ノード１６と接地端子１７との間に介設されている第２リアクタンス二端子回路１９が，入力ノード１５と接地端子２３との間に介設されている第２リアクタンス二端子回路１９’に置き換えられている。
【０１２５】
第２リアクタンス二端子回路１９’は，偶数次高調波の角周波数２ω０，４ω０，…，２ｎω０において短絡になるように構成されているのみならず，基本波角周波数ω０と，奇数次高調波の角周波数３ω０，５ω０，…，（２ｍ’＋１）ω０において開放になるように構成されている。ここで，ｎは１以上の自然数であり，ｍ’は，ｎが１である場合には１，ｎが２以上である場合にはｎ又はｎ−１のいずれかである。
【０１２６】
この場合も，負荷回路６は，奇数次高調波の角周波数３ω０，５ω０，…，（２ｍｍｉｎ＋１）ω０において，入力ノード１５から外部負荷１０を見込んだインピーダンスを開放にし，更に，偶数次高調波の角周波数２ω０，４ω０，…，２ｎω０において，入力ノード１５から外部負荷１０を見込んだインピーダンスを短絡にする。ここで，ｍｍｉｎは，ｍとｍ’のうちの小さい一方である。奇数次高調波の角周波数３ω０，５ω０，…，（２ｍｍｉｎ＋１）ω０では，第１リアクタンス二端子回路１８と第２リアクタンス二端子回路１９’との両方が開放となり，ゆえに，入力ノード１５から外部負荷１０を見込んだインピーダンスが開放になる。一方，偶数次高調波の角周波数２ω０，４ω０，…，２ｎω０では，第１リアクタンス二端子回路１８と第２リアクタンス二端子回路１９’との両方が短絡になり，ゆえに，入力ノード１５から外部負荷１０を見込んだインピーダンスが短絡になる。第２リアクタンス二端子回路１９’が入力ノード１５に接続される実施の第２形態では，第２リアクタンス二端子回路１９は，角周波数３ω０，５ω０，…，（２ｍ’＋１）ω０において開放になるように構成される必要があることに留意されたい。
【０１２７】
図１に示されている負荷回路６と同様に，本実施の形態の負荷回路６は，伝送線路のような分布定数回路を使用せず，小さい面積に実装可能な集中定数回路で実現可能であるため，その面積を小さくすることができる。
【０１２８】
第２リアクタンス二端子回路１９’としては，図３Ａ乃至図３Ｄに示されているリアクタンス二端子回路１８Ａ〜１８Ｄが入力ノード１５と接地端子２３との間に接続されて使用され得る。上述されているように，リアクタンス二端子回路１８Ａ〜１８Ｄは，奇数次高調波の角周波数３ω０，５ω０，…，（２ｍ＋１）ω０において開放となり，偶数次高調波の角周波数２ω０，４ω０，…，２ｎω０において短絡になることに留意されたい。
【０１２９】
更に，第２リアクタンス二端子回路１９’としては，図４Ｂ〜図４Ｅに示されているリアクタンス二端子回路１９Ｂ〜１９Ｅが使用可能である。上述のように，リアクタンス二端子回路１９Ｂ〜１９Ｅは，偶数次高調波の角周波数２ω０，４ω０，…，２ｎω０において短絡になるのみならず，基本波角周波数ω０と，奇数次高調波の角周波数３ω０，５ω０，…，（２ｍ’＋１）ω０において開放になるように構成されている。
【０１３０】
図１，図２のいずれのＦ級増幅回路においても，増幅用ＦＥＴ３の代わりに，バイポーラトランジスタが使用されることが可能である。この場合，高周波特性に優れるＨＢＴ（Heterobipolar Transistor）が使用されることが特に好適である。バイポーラトランジスタが使用される場合，そのコレクタが入力ノード１５に接続され，エミッタが接地端子１３に接続され，そのベースが，入力側整合回路Ｔ０に接続される。
【実施例】
【０１３１】
（第１実施例）
図５は，本発明の第１実施例のＦ級増幅回路を示している。負荷回路６の第１リアクタンス二端子回路１８としては，図３Ａに示されているリアクタンス二端子回路１８Ａが使用されている。リアクタンス二端子回路１８Ａは，直列に接続された，３つの並列共振器３１１〜３１３とキャパシタ３２からなる。並列共振器３１１〜３１３の共振周波数はそれぞれ３次高調波、５次高調波、７次高調波の角周波数である３ω０，５ω０，７ω０となっている。
【０１３２】
第２リアクタンス二端子回路１９としては，図４Ａに示されているリアクタンス二端子回路１９Ａが使用されている。リアクタンス二端子回路１９Ａは，並列に接続された直列共振器５１１〜５１３から構成されている。直列共振器５１１〜５１３の共振周波数は，それぞれ２次高調波、４次高調波、６次高調波の角周波数である２ω０，４ω０，６ω０となっている。直列共振器５１１〜５１３を構成するキャパシタのキャパシタンスＣ１１〜Ｃ１３及びインダクタのインダクタンスＬ１１〜Ｌ１３のインダクタンスは，直列共振器５１１〜５１３の共振周波数が，それぞれ角周波数２ω０，４ω０，６ω０において共振するように決定されている。
【０１３３】
並列共振器３１１〜３１３を構成するキャパシタのキャパシタンスＣ１〜Ｃ３及びインダクタのインダクタンスＬ１〜Ｌ３，並びに，キャパシタ３２のキャパシタンスは、式（１６）〜（１７）に基づいて，
Ｃ1＝６４０/１０５Ｍ、
Ｌ1＝１/９ω０２Ｃ1
Ｃ2＝３２００/６９３Ｍ
Ｌ2＝１/２５ω０２Ｃ2
Ｃ3＝３１３６/１２８７Ｍ
Ｌ3＝１/４９ω０２Ｃ3
Ｃ0＝１２２５/２５６Ｍ
なる関係を満足するように定められる必要がある。ただし，Ｍは任意の定数である。
【０１３４】
基本周波数ｆ０（＝ω０／２π）が２ＧＨｚである場合，Ｍを１×１０１３に設定することにより，下記式：
Ｃ０＝0.48（ｐＦ），
Ｃ１＝0.61（ｐＦ），
Ｃ２＝0.46（ｐＦ）、
Ｃ３＝0.24（ｐＦ），
Ｌ１＝1.15（ｎＨ），
Ｌ２＝0.55（ｎＨ），
Ｌ３＝0.53（ｎＨ），
を得る。
【０１３５】
図６は，このようにキャパシタンスＣ０，Ｃ１〜Ｃ３，及びインダクタンスＬ１〜Ｌ３が定められた負荷回路６のインピーダンスの周波数特性を示している。入力ノード１５からみた負荷回路６のインピーダンスは，偶数次高調波の周波数２ｆ０，４ｆ０，６ｆ０において短絡になり，奇数次高調波の周波数３ｆ０，５ｆ０，７ｆ０において開放になる。
【０１３６】
図７は，増幅用ＦＥＴ３のドレイン端子における電圧波形と電流波形を示している。増幅用ＦＥＴ３としては，飽和ドレイン電流が６０ｍＡ，閾値電圧が−０．９Ｖ，最大発信周波数ｆｍａｘが７０ＧＨｚのヘテロ接合ＦＥＴが使用されている。電源電位Ｖｄｄは，３．４Ｖである。図７に示されているように，瞬時電圧と瞬時電流とは，ほとんど重ならない。これは，本実施例のＦ級増幅回路が，理想的なＦ級動作に近い動作を実現していることを示している。
【０１３７】
図８は，第１実施例のＦ級増幅回路の負荷電力効率（ＰＡＥ：Power-Added Efficiency）を示している。Ｐｏｕｔは，外部負荷１０において得られる出力電力である。図８に示されているように，実施例１のＦ級増幅回路は，９０％以上のＰＡＥを達成可能である。
【０１３８】
（第２実施例）
図９は，第２実施例のＦ級増幅回路を示す。負荷回路６の第１リアクタンス二端子回路１８としては，図３Ｄに示されているリアクタンス二端子回路１８Ｄが使用されている。リアクタンス二端子回路１８Ｄは，並列に接続された，３つの直列共振器４５１〜４５３からなる。直列共振器４５１〜４５３の共振周波数は，角周波数２ω０，４ω０，６ω０となっている。
【０１３９】
第２リアクタンス二端子回路１９としては，第１実施例と同様に，図４Ａに示されているリアクタンス二端子回路１９Ａが使用されている。リアクタンス二端子回路１９Ａは，並列に接続された直列共振器５１１〜５１３から構成されている。直列共振器５１１〜５１３を構成するキャパシタのキャパシタンスＣ１１〜Ｃ１３及びインダクタのインダクタンスＬ１１〜Ｌ１３のインダクタンスは，直列共振器５１１〜５１３の共振周波数が，それぞれ角周波数２ω０，４ω０，６ω０において共振するように決定されている。
【０１４０】
直列共振器４５１〜４５３を構成するキャパシタのキャパシタンスＣ１〜Ｃ３及びインダクタのインダクタンスＬ１〜Ｌ３は，式（３４）に基づいて，
Ｌ1＝１２８/３５Ｍ，
Ｃ1＝１/４ω０２Ｌ1、
Ｌ2＝８０/２１Ｍ、
Ｃ2＝１/１６ω０２Ｌ2、
Ｌ3＝６４０/２９７Ｍ，
Ｃ3＝１/３６ω０２Ｌ3
なる関係を満足するように定められる必要がある。ただし，Ｍは任意の定数である。
【０１４１】
基本周波数ｆ０（＝ω０／２π）が２ＧＨｚである場合，Ｍを１×１０９に設定することにより，
Ｃ１＝0.43（ｐＦ），
Ｃ２＝0.10（ｐＦ），
Ｃ３＝0.08（ｐＦ），
Ｌ１＝3.66（ｎＨ），
Ｌ２＝3.81（ｎＨ），
Ｌ３＝2.15（ｎＨ）
を得る。
【０１４２】
図１０は，このようにキャパシタンスＣ１〜Ｃ３，及びインダクタンスＬ１〜Ｌ３が定められた負荷回路６のインピーダンスの周波数特性を示している。入力ノード１５からみた負荷回路６のインピーダンスは，偶数次高調波の周波数２ｆ０，４ｆ０，６ｆ０において短絡になり，奇数次高調波の周波数３ｆ０，５ｆ０において開放になる。
【０１４３】
図１１は，増幅用ＦＥＴ３のドレイン端子における電圧波形と電流波形を示している。増幅用ＦＥＴ３としては，飽和ドレイン電流が６０ｍＡ，閾値電圧が−０．９Ｖ，最大発信周波数ｆｍａｘが７０ＧＨｚのヘテロ接合ＦＥＴが使用されている。電源電位Ｖｄｄは，３．４Ｖである。図７に示されているように，瞬時電圧と瞬時電流とは，ほとんど重ならない。これは，本実施例のＦ級増幅回路が，理想的なＦ級動作に近い動作を実現していることを示している。電流波形は，理想的なF級動作と比べ歪んでいるが、これは7次高調波を処理していないためである。
【０１４４】
図１２は，第２実施例のＦ級増幅回路の負荷電力効率（ＰＡＥ：Power-Added Efficiency）を示している。Ｐｏｕｔは，外部負荷１０において得られる出力電力である。図１２に示されているように，第２実施例のＦ級増幅回路は，９０％以上のＰＡＥを達成可能である。
【図面の簡単な説明】
【０１４５】
【図１】図１は、本発明によるＦ級増幅回路の実施の一形態を示す回路図である。
【図２】図２は、本発明によるＦ級増幅回路の実施の他の形態を示す回路図である。
【図３Ａ】図３Ａは、第１リアクタンス二端子回路１８として使用可能なリアクタンス二端子回路１８Ａの回路図である。
【図３Ｂ】図３Ｂは、第１リアクタンス二端子回路１８として使用可能なリアクタンス二端子回路１８Ｂの回路図である。
【図３Ｃ】図３Ｃは、第１リアクタンス二端子回路１８として使用可能なリアクタンス二端子回路１８Ｃの回路図である。
【図３Ｄ】図３Ｄは、第１リアクタンス二端子回路１８として使用可能なリアクタンス二端子回路１８Ｄの回路図である。
【図４Ａ】図４Ａは、第２リアクタンス二端子回路１９として使用可能なリアクタンス二端子回路１９Ａの回路図である。
【図４Ｂ】図４Ｂは、第２リアクタンス二端子回路１９として使用可能なリアクタンス二端子回路１９Ｂの回路図である。
【図４Ｃ】図４Ｃは、第２リアクタンス二端子回路１９として使用可能なリアクタンス二端子回路１９Ｃの回路図である。
【図４Ｄ】図４Ｄは、第２リアクタンス二端子回路１９として使用可能なリアクタンス二端子回路１９Ｄの回路図である。
【図４Ｅ】図４Ｅは、第２リアクタンス二端子回路１９として使用可能なリアクタンス二端子回路１９Ｅの回路図である。
【図５】図５は、本発明によるＦ級増幅回路の第１実施例を示す回路図である。
【図６】図６は，第１実施例の負荷回路６のインピーダンスの周波数特性を示している。
【図７】図７は、増幅用ＦＥＴ３のドレイン端子における電圧波形と電流波形とを示している。
【図８】図８は、第１実施例のＦ級増幅回路の負荷電力効率（ＰＡＥ：Power-Added Efficiency）を示している。
【図９】図９は、本発明によるＦ級増幅回路の第２実施例を示す回路図である。
【図１０】図１０は，第２実施例の負荷回路６のインピーダンスの周波数特性を示している。
【図１１】図１１は、増幅用ＦＥＴ３のドレイン端子における電圧波形と電流波形とを示している。
【図１２】図１２は、第２実施例のＦ級増幅回路の負荷電力効率を示している。
【符号の説明】
【０１４６】
１：Ｆ級増幅回路
２：入力端子
Ｃ０１，Ｃ０２：カップリングキャパシタ
Ｔ０：入力側整合回路
３：増幅用ＦＥＴ
４：チョークコイル
５：チョークコイル
６：負荷回路
７：基本波インピーダンス整合回路
８：出力端子
９：外部回路
１０：外部負荷
１１：ノード
１２：電源
１３：接地端子
１４：電源
１５：入力ノード
１６：出力ノード
１７：接地端子
１８：第１リアクタンス二端子回路
１９，１９’：第２リアクタンス二端子回路
２０：接地端子
２１，２２：インダクタ
２３：接地端子
【図１】
2005117200.tif 000058
【図２】
2005117200.tif 000059
【図３Ａ】
2005117200.tif 000060
【図３Ｂ】
2005117200.tif 000061
【図３Ｃ】
2005117200.tif 000062
【図３Ｄ】
2005117200.tif 000063
【図４Ａ】
2005117200.tif 000064
【図４Ｂ】
2005117200.tif 000065
【図４Ｃ】
2005117200.tif 000066
【図４Ｄ】
2005117200.tif 000067
【図４Ｅ】
2005117200.tif 000068
【図５】
2005117200.tif 000069
【図６】
2005117200.tif 000070
【図７】
2005117200.tif 000071
【図８】
2005117200.tif 000072
【図９】
2005117200.tif 000073
【図１０】
2005117200.tif 000074
【図１１】
2005117200.tif 000075
【図１２】
2005117200.tif 000076