(57)【要約】  【課題】基板の表面に生成する薄膜にばらつきを与えることなく、成膜過程においてパーティクルの発生を低減することができるようにする。  【解決手段】基板１を載置するボート２を炉本体１００に挿入して密閉し(S2)、炉本体１００内を、基板１の熱膨張が飽和するまで大気状態に保持する(S3)、次いで炉本体１００内を真空引きし(S4,S5)、その後炉本体１００内に成膜の原料となるガスを供給し、化学反応により基板１の表面に薄膜を生成する(S8)。【選択図】図６
2005085794.tif 000002
【特許請求の範囲】
【請求項１】
炉本体内に、複数の基板を配設するボートを挿入し、該基板上に薄膜を生成する薄膜生成方法であって、
ボートベースに立設する上記ボートに対して上記基板を載置する工程と、
上記ボートベースを上昇させて上記ボートを上記炉本体に挿入すると共に炉本体を密閉する工程と、
上記炉本体を密閉した後、該炉本体内を設定時間だけ大気圧状態に保持する工程と、
上記設定時間が経過した後、上記炉本体内を真空引きする工程と、
上記炉本体内に対して上記基板の表面に薄膜を生成する原料ガスを供給する工程と
を備えることを特徴とする薄膜生成方法。
【請求項２】
上記設定時間は、上記ボートの下部に載置されている上記基板が上記炉本体内に挿入されてから熱膨張が飽和域に達する迄の時間であることを特徴とする請求項１記載の薄膜生成方法。
【請求項３】
上記真空引きに要する時間が、上記炉本体内を大気圧状態に保持する時間分、短縮されることを特徴とする請求項１或いは２記載の薄膜生成方法。
【請求項４】
請求項１〜３のいずれか１項に記載の薄膜生成方法を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に薄膜を成膜する際のパーティクルの発生を低減した薄膜生成方法に関する。又、この薄膜生成方法を含む半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来より、ガラス基板や石英基板等の絶縁性基板或いはシリコンウエハ等の基板の表面に、窒化シリコン、酸化シリコンまたはポリシリコン等のシリコン含有化合物または半導体薄膜の成膜を形成する際には、周知の縦型の減圧ＣＶＤ（Chemical Vapor Deposition）装置が用いられる。
【０００３】
図８に示すフローチャートに従い、縦型減圧ＣＶＤ装置を用いて基板の表面に成膜処理を施す従来のプロセスに付いて説明する。
【０００４】
先ず、基板を搬送し、減圧ＣＶＤ装置で一度に処理するために、ＣＶＤ装置の下方で、ＣＶＤ装置からの輻射熱の影響を受け難い位置に待機しているボート(BOAT）に基板を搬送してチャージする（ステップＳ２１）。
【０００５】
次いで、所定枚数の基板をボートにチャージした後、上昇させてＣＶＤ装置に挿入し、密閉する（ステップＳ２２）。
【０００６】
そして、ボートがＣＶＤ装置にセットされた後、減圧ポンプを作動させて炉内を緩やかに真空引きする（Slow）（ステップＳ２３）。
【０００７】
その後、炉内が設定圧まで低下した後、本格的に真空引きを行って炉内を更に減圧して排気する（Main）（ステップＳ２４）。
【０００８】
炉内が設定圧力まで低下したら、一旦減圧ポンプの稼働を停止し、炉内圧力を監視して、リークの有無をチェックする（ステップＳ２５）。
【０００９】
そして、リークが検出されなかった場合、炉内を設定圧に調圧する（ステップＳ２６）。
【００１０】
次いで、炉内に成膜の原料となるガスを供給し、化学反応により基板の表面に薄膜を生成させる（ステップＳ２７）。
【００１１】
そして、基板の表面に薄膜を所定に生成させた後、サイクルパージ処理により炉内の反応ガスを掃気する（ステップＳ２８）。
【００１２】
その後、炉内を大気開放し、炉内を大気圧まで上昇させた後、ボートを下降させて、炉内から取り出す。（ステップＳ２９，Ｓ３０）。
【００１３】
基板を冷却し、所定冷却後、基板をボートから取り出して、次工程へ搬送する（ディスチャージ）（ステップＳ３１，Ｓ３２）。
【００１４】
ところで、炉内は、ヒータによって常時加熱されているため、ステップＳ２２において、ボートに積載されている基板を炉内に挿入すると、炉内の高温雰囲気中にさらされた基板は熱膨張し、更に、ステップＳ２３，Ｓ２４において炉内を真空引きする際に基板に振動が発生する。
【００１５】
その結果、図９に示すように、基板１を載置するボート２の爪部２ａは、基板１の熱膨張と振動との影響で擦過される。石英製のボートにはデポ膜が堆積されているため、基板１により擦過されると、爪部２ａに堆積されているデポ膜が剥離して、パーティクルＰが発生する。
【００１６】
このパーティクルＰは密閉された炉内で落下し、下方に積載されている基板１の表面等に付着する。
【００１７】
成膜過程において基板１の表面に付着したパーティクルＰが薄膜内に取り込まれてしまうと、後の洗浄工程において基板１を洗浄してもパーティクルＰを除去することができなくなる。パーティクルＰの付着により直ちに不良となる訳では必ずしも無いが、その後の回路パターンの形成、或いは層間絶縁膜の生成等において、パーティクルＰが取り囲まれた薄膜部分が盛り上がるなどして、最終的に製品不良となってしまう可能性がある。
【００１８】
パーティクルＰの発生を抑制する技術として、例えば特開平５−１１２８７０号公報では、ボートの上部空間に吸着剤を配設し、ボートの上方空間で生成される膜前駆体ラジカルを吸着し、ボート上部の基板に付着するパーティクル数を低減する技術が開示されている。
【特許文献１】特開平５−１１２８７０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１９】
しかし、特開平５−１１２８７０号公報に開示されている技術では、ボート上部でのパーティクルの発生を抑制することはできるが、それよりも下方でデポ膜の剥離により発生するパーティクルの数を低減することはできない。
【００２０】
更に、炉内の気流の流れが吸着剤の影響で変化しやすくなり、各基板の表面に生成される薄膜分布にばらつきが生じ易くなる。さらに、従来の方法で半導体装置を製造すると、上記パーティクルに起因する欠陥が多く、歩留まりの低下及び信頼性の低下という問題点があった。
【００２１】
本発明は、上記事情に鑑み、基板の表面に生成する薄膜にばらつきを与えることなく、成膜過程においてパーティクルの発生を低減することのできる薄膜生成方法及び半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２２】
上記目的を達成するため本発明は、炉本体内に、複数の基板を配設するボートを挿入し、該基板上に薄膜を生成する薄膜生成方法であって、ボートベースに立設する上記ボートに対して上記基板を載置する工程と、上記ボートベースを上昇させて上記ボートを上記炉本体に挿入すると共に炉本体を密閉する工程と、上記炉本体を密閉した後、該炉本体内を設定時間だけ大気圧状態に保持する工程と、上記設定時間が経過した後、上記炉本体内を真空引きする工程と、上記炉本体内に対して上記基板の表面に薄膜を生成する原料ガスを供給する工程とを備えることを特徴とする。
【００２３】
このような構成では、基板を載置するボートを炉本体に挿入し、密閉した後、直ちに真空引きすることなく、設定時間、大気圧状態に保持することで、先ず基板を熱膨張させるようにしたので、その後の真空引きの際には、基板に熱膨張による移動が発生せず、ボートに堆積されいるデポ膜が剥離し難く、パーティクルの発生を低減することができる。
【００２４】
又、この場合、上記設定時間を、上記ボートの下部に載置されている上記基板が上記炉本体内に挿入されてから熱膨張が飽和域に達する迄の時間とすることで、全ての基板の熱膨張が飽和域に達した後に真空引きすることができる。
【００２５】
更に、上記真空引きに要する時間を、上記炉本体内を大気圧状態に保持する時間分だけ短縮することで、従来とほぼ同じ時間で成膜処理を行うことができる。
【００２６】
また、本発明の半導体装置の製造方法は、上述した薄膜生成方法を含むことを特徴とする。
【００２７】
このような構成により、基板上に薄膜トランジスタ等を製造する場合の歩留まりの向上あるいは信頼性の向上が可能となる。
【発明の効果】
【００２８】
本発明によれば、基板の表面に生成する薄膜分布にばらつきを与えることなく、成膜過程においてパーティクルの発生を低減することができる。
【発明を実施するための最良の形態】
【００２９】
以下、図１〜図７の図面に基づいて本発明の一形態を説明する。図１に縦型減圧ＣＶＤ装置の概略図を示す。
【００３０】
同図に示す縦型減圧ＣＶＤ装置の炉本体１００は、石英製のチューブ１０１を有している。チューブ１０１は、アウターチューブ１０１ａとインナーチューブ１０１ｂとで構成されている。アウターチューブ１０１ａ内は、その外周に配設されたヒータ１０２で所定の温度（例えば６００℃）に保持され、インナーチューブ１０１ｂ内に設置される基板１に対し、外部から供給される原料ガスによって成膜処理を行う。尚、成膜処理時には炉本体１００内が真空引きされる。
【００３１】
又、チューブ１０１の下端の開口１０３は、基板１の挿入／排出口となっている。チューブ１０１の下端開口１０３を開閉するボートベース１０４には、複数の基板１を載置する石英製のボート２が立設されている。ボート２は四本の柱で形成されており、各柱に、基板１を載置するための爪部２ａが所定間隔を開けて複数形成されている。尚、本形態では、ボート２に対して、最大１４０枚の基板１を載置することが可能であるが、上部と下部とは均一な成膜処理を行うことが困難な領域でありダミー基板を配設しているため、通常は、１２０枚程度で成膜処理が行われる。
【００３２】
又、ボート２はボートベース１０４の昇降動作により、インナーチューブ１０１ｂの内外へ導かれる（ロード／アンロード）。そして、ボートベース１０４の上昇端において、チューブ１０１の開口１０３が密閉される。
【００３３】
又、チューブ１０１には、原料ガス等を供給するガス管１０６が連通されていると共に、排気口１０７が開口され、この排気口１０７の下流側に減圧ポンプ（図示せず）が連通されている。
【００３４】
次に、このような構成の縦型減圧ＣＶＤ装置を用いて、基板１に対して成膜処理を行う工程について、図６に示すフローチャートに従って説明する。
【００３５】
図２に示すように、待機状態にあるボートベース１０４は、ヒータ１０２からの輻射熱の影響を受け難い位置迄下降されている。
【００３６】
この状態で、先ず、ステップＳ１では、基板１を搬送し、縦型減圧ＣＶＤ装置で一度に処理するために、待機状態にあるボートベース１０４に立設されているボート２に対し、基板１をチャージする。
【００３７】
ステップＳ２では、所定枚数の基板１をボート２にチャージした後、上昇させてチューブ１０１に挿入し、密閉する。
【００３８】
ステップＳ３では、炉本体１００内を所定時間、大気圧状態に保持する。保持時間は、基板１の熱膨張が飽和域に達する迄を目標として設定されており、本形態では、おおよそ２０分程度である。尚、ボート２はチューブ１０１に対して比較的緩い速度で挿入されるため、ボート２の上部に載置されている基板１は、下端側に載置されている基板１に比し、熱膨張の開始時期が速くなる。従って、ここで設定する保持時間は、ボートベース１０４にてチューブ１０１を密閉した後、ボート２の下端側に載置されている基板１の熱膨張が飽和域に達する時期に対応する値に設定されている。
【００３９】
図４に示すように、基板１の膨張率δは温度上昇にほぼ比例しており、従って、図５に示すように、炉本体１００内温度がＴｏ℃（例えば６００℃）に保たれている場合、基板１が炉内に挿入されてから所定時間ｔｏに達すると熱膨張が飽和状態となる。
【００４０】
従って、本形態では、ボート２に載置されているおおよそ全ての基板１の熱膨張が飽和域に達する迄は、真空引きが開始されないため、基板１が真空引きの影響を受けて振動することがなく、爪部２ａに対しては熱膨張のみの移動となるため、爪部２ａに堆積されているデポ膜が剥離し難く、パーティクルＰ（図９参照）の発生を低減することができる。
【００４１】
そして、大気圧保持時間が経過した後、ステップＳ４以下で、従来と同様の制御を行う。尚、ステップＳ４〜ステップＳ１３は、図８に示すステップＳ２３〜ステップＳ３２に対応している。
【００４２】
ステップＳ４以下の処理について簡単に説明する。
【００４３】
ステップＳ４：減圧ポンプを作動させて炉本体１００内を緩やかに真空引きする（Slow）。
【００４４】
ステップＳ５：炉本体１００内が設定圧まで低下した後、本格的に真空引きを行って炉本体１００内を更に減圧して排気する（Main）。
【００４５】
炉本体１００内を真空引きする際には、基板１の熱膨張は既に飽和域に達しているため、基板１は真空引きによって振動のみが発生する。従って、基板１は、それを載置する爪部２ａに対し、堆積されているデポ膜を剥離するような振動を与えることはなく、この工程においても、パーティクルＰ（図９参照）の発生を低減することができる。
【００４６】
ステップＳ６：炉本体１００内が設定圧力まで低下したら、一旦減圧ポンプの稼働を停止し、炉本体１００内圧力を監視して、リークの有無をチェックする。
【００４７】
ステップＳ７：リークが検出されなかった場合、炉本体１００内を設定圧に調圧する。
【００４８】
ステップＳ８：炉本体１００内に成膜の原料となるガスを供給し、化学反応により基板１の表面に薄膜を生成する。
【００４９】
ステップＳ９：基板１の表面に薄膜を生成させた後、サイクルパージ処理により炉本体１００内の反応ガスを掃気する。
【００５０】
ステップＳ１０：その後、炉本体１００内を大気開放する。
【００５１】
ステップＳ１１：ボート２を下降させて、炉本体１００内から取り出す。
【００５２】
テップＳ１２：ボート２をしばらく放置して、基板１を冷却する。
【００５３】
ステップＳ１３：所定冷却後、基板１をボート２から取り出して、次工程へ搬送する（ディスチャージ）。
【００５４】
このように、本形態では、基板１の熱膨張と、真空引きにより発生する振動とを時間的にずらしたので、両者が相乗的に作用して、基板１を載置する爪部２ａに堆積されているデポ膜を剥離するような振動は発生せず、パーティクルＰの発生を低減することができる。
【００５５】
その結果、図７にハッチングで示すように、本形態では、白枠で示す従来のものに比し、パーティクル数が大幅に低減し、その分、製品不良率を低減することができる。尚、図７の（ａ）はボート２の下部、（ｂ）は中程、（ｃ）は上部に載置されているモニタ基板の表面に付着したパーティクル数を計測したものである。
【００５６】
ところで、本形態では、ステップＳ３において、大気保持時間が設定された分、従来の成膜処理工程に比し、処理時間が長時間化するが、その分は、例えばステップＳ５にて制御されるメインの真空引き時間を短縮することで、或いはこのメインの真空引き時間と、ステップＳ４で制御されるスローな真空引き時間とを共に短縮することで、調整が可能である。
【００５７】
又、本形態によれば、ＣＶＤ装置の構造は何ら改変していないため、成膜処理の際に発生する気流が変化することはなく、各基板１の表面に生成される薄膜分布にばらつきが生じることはない。
【００５８】
又、電気光学装置のような基板上に複数の薄膜トランジスタ等を有する半導体装置の製造方法に本発明の薄膜生成方法を用いれば、歩留まりの向上と信頼性の向上が実現できる。
【図面の簡単な説明】
【００５９】
【図１】縦型減圧ＣＶＤ装置の概略図である。
【図２】ボートが待機状態にある縦型減圧ＣＶＤ装置の概略図である。
【図３】ボートの平面図である。
【図４】基板の熱膨張率を示す図表である。
【図５】基板の熱膨張特性を示す図表である。
【図６】成膜処理工程を示すフローチャートである。
【図７】発生するパーティクル数を示す図表である。
【図８】従来の成膜処理工程を示すフローチャートである。
【図９】パーティクルの発生原理を示す概略図である。
【符号の説明】
【００６０】
１ 基板、２ ボート、２ａ 爪部、１００ 炉本体、１０１ チューブ、１０２ ヒータ、１０３ 下端開口、１０４ ボートベース、Ｐ パーティクル
代理人    弁理士    伊  藤    進
【図１】
2005085794.tif 000003
【図２】
2005085794.tif 000004
【図３】
2005085794.tif 000005
【図４】
2005085794.tif 000006
【図５】
2005085794.tif 000007
【図６】
2005085794.tif 000008
【図７】
2005085794.tif 000009
【図８】
2005085794.tif 000010
【図９】
2005085794.tif 000011