(57)【要約】【課題】  本発明の第一の課題は、信頼性の高いワンタイムプログラマブルメモリを提供することである。また、本発明の第二の課題は、歩留りの高いワンタイムプログラマブルメモリを提供することである。【解決手段】金属とシリコンをシリサイド化反応させることによって電気抵抗の高い状態から低い状態に変化させ、高抵抗状態（金属/シリコン分離状態）と低抵抗状態（シリサイド状態）を０と１に対応させる方式を用いたワンタイムプログラマブルメモリにおいて、低抵抗状態を構成するシリサイド層との界面における界面エネルギーが低くなるような下地材料を使用する。【選択図】  図１
2005228841.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板の一主面側に形成された配線と、前記配線に連絡されたメモリ部を備え、
前記メモリ部は、第一電極と、前記第一電極の上に形成されたシリコンを含むシリコン膜と、前記シリコン膜の上に形成された第二電極と、を有し、
前記第一電極は、シリコン、ニッケルシリサイド、コバルトシリサイドの少なくともいずれかを主構成材料として含み、前記第二の電極はコバルト或はニッケルを主構成材料として含むことを特徴とする半導体装置。
【請求項２】
請求項１において、前記第一電極の周囲には誘電体膜が形成され、前記誘電体膜は酸化ハフニウムまたは、酸化ジルコニウムを主構成材料とすることを特徴とする半導体装置。
【請求項３】
請求項１において、前記上部電極と下部電極との間にシリサイド層と前記シリコン層が形成されることを特徴とする半導体装置。
【請求項４】
請求項１において、前記半導体基板は、（１１１）面が前記主面側を向くよう形成されたことを特徴とする半導体装置。
【請求項５】
半導体基板と、前記半導体基板の一主面側にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極に対応して形成されたソースドレイン領域と、
前記ソースドレイン領域の上に形成された誘電膜と、
前記誘電膜の上に形成され、前記ソースドレイン領域と電気的に連絡するメモリ部と、を有し、
前記メモリ部は、第一電極と、前記第一電極の上に形成されたシリコンを含むシリコン膜と、前記シリコン膜の上に形成された第二電極と、を有し、
前記第一電極は、シリコン、ニッケルシリサイド、コバルトシリサイドの少なくともいずれかを主構成材料として含み、前記第二の電極はコバルト或はニッケルを主構成材料として含むことを特徴とする半導体装置。
【請求項６】
半導体基板と、前記半導体基板の一主面側に形成された配線層と、前記配線層に電気的に連絡する整流部と、前記整流部に電気的に連絡するメモリ部と、を有し、
前記メモリ部は、第一電極と、前記第一電極の上に形成されたシリコンを含むシリコン膜と、前記シリコン膜の上に形成された第二電極と、を有し、
前記第一電極は、シリコン、ニッケルシリサイド、コバルトシリサイドの少なくともいずれかを主構成材料として含み、前記第二の電極はコバルト或はニッケルを主構成材料として含むことを特徴とする半導体装置。
【請求項７】
半導体基板と、前記半導体基板の一主面側に形成された配線と、前記配線に連絡されたメモリ部を備え、
前記メモリ部は、第一電極と、前記第一電極の上に形成されたシリコンを含むシリコン膜と、前記シリコン膜の上に形成された第二電極と、を有し、
前記シリコン膜と前記第二電極とは情報の記録に対応してシリサイドが形成され、
前記第一の電極は、前記形成されるシリサイドとの格子定数差が７％以内の材料であることを特徴とする半導体装置。
【請求項８】
半導体基板と、前記半導体基板の一主面側に形成された配線と、前記配線に連絡されたメモリ部を備え、
前記メモリ部は、第一電極と、前記第一電極の上に形成されたシリコンを含むシリコン膜と、前記シリコン膜の上に形成された第二電極と、を有し、
前記シリコン膜と前記第二電極とは情報の記録に対応してシリサイドが形成され、
前記第一電極の周囲には誘電体膜が形成され、前記誘電体膜は、第二電極との格子定数差が７％以内の材料であることを特徴とする半導体装置。
【請求項９】
半導体基板と、前記半導体基板の一主面側に形成された配線と、前記配線に連絡されたメモリ部を備え、
前記メモリ部は、第一電極と、前記第一電極の上に形成されたシリコンを含むシリコン膜と、前記シリコン膜の上に形成された第二電極と、を有し、
前記シリコン膜と前記第二電極とは情報の記録に対応してシリサイドが形成され、
前記第一の電極と前記形成されるシリサイドとの格子定数差は前記第一の電極と前記シリコン膜との格子定数差より小さく形成されることを特徴とする半導体装置。
【請求項１０】
半導体基板と、前記半導体基板の一主面側に形成された配線と、前記配線に連絡されたメモリ部を備え、
前記メモリ部は、第一電極と、前記第一電極の上に形成されたシリコンを含むシリコン膜と、前記シリコン膜の上に形成された第二電極と、を有し、
前記シリコン膜と前記第二電極とは情報の記録に対応してシリサイドが形成され、
前記第一電極の周囲には誘電体膜が形成され、前記誘電体膜と前記形成されるシリサイドとの格子定数差は前記誘電体膜と前記シリコン膜との格子定数差より小さく形成されることを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は情報を記録する機構を備えた半導体装置に関する。
【背景技術】
【０００２】
情報を記録する機構を備えた半導体装置として、例えば特開2003-142653号に記載されている。
【０００３】
これは、半導体メモリのうちで、一度だけプログラミングすることが可能な不揮発性メモリ（ワンタイムプログラマブルメモリ）について記載されている。
【０００４】
この中に説明されているように、プログラミング方式としては、金属とシリコンをシリサイド化反応させることによって電気抵抗の高い状態から低い状態に変化させ、高抵抗状態と低抵抗状態を０と１に対応させる方式がある。
【０００５】
【特許文献１】特開2003-142653
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかし、前記特許文献の形態では、低抵抗状態における電気抵抗が高くなり、高抵抗状態との区別がし難くなるおそれがある。
そこで、本願発明は、前記課題の解決に寄与する半導体装置を提供することである。
【課題を解決するための手段】
【０００７】
本発明は、前記課題を解決して、以下の形態を有することにより信頼性の高い半導体装置を提供することができる。
金属とシリコンをシリサイド化反応させることによって電気抵抗の高い状態から低い状態に変化させ、高抵抗状態（金属/シリコン分離状態）と低抵抗状態（シリサイド状態）を０と１に対応させる方式を用いたメモリにおいて、発明者らは、低抵抗状態の安定性を向上させる手段を得るために鋭意研究を行った結果、低抵抗状態を構成するシリサイド層との界面における界面エネルギーが低くなるような下地材料を使用することが有効であることを見出した。
本願発明の課題は例えば、下記の構成を備えたワンタイムプログラマブルメモリにより解決される。
（１）半導体基板と、前記半導体基板の一主面側に形成された配線と、前記配線に連絡されたメモリ部を備え、前記メモリ部は、第一電極と、前記第一電極の上に形成されたシリコンを含むシリコン膜と、前記シリコン膜の上に形成された第二電極と、を有し、前記第一電極は、シリコン、ニッケルシリサイド、コバルトシリサイドの少なくともいずれかを主構成材料として含み、前記第二の電極はコバルト或はニッケルを主構成材料として含むことを特徴とする半導体装置である。
【０００８】
なお、半導体装置は前記メモリ部を複数備え、情報の記録に対応して、所定の一部のメモリ部に第二の電極と前記シリコン膜とでシリサイドを形成する。
【０００９】
なお、前記シリコン膜は主構成材料としてシリコンを有して、シリサイドを十分形成できれば、他の不純物を含んでいてもよい。
（２）前記（１）において、前記第一電極の周囲には誘電体膜が形成され、前記誘電体膜は酸化ハフニウムまたは、酸化ジルコニウムを主構成材料とすることを特徴とする半導体装置である。
【００１０】
なお、誘電体膜は（１１１）配向性の強い酸化ハフニウムまたは酸化ジルコニウムを主構成材料とすることが好ましい。
（３）前記（１）或いは（２）において、前記上部電極と下部電極との間にシリサイド層と前記シリコン層が形成されることを特徴とする半導体装置である。
【００１１】
あるいは、前記電極とシリコン膜とにより形成されるシリサイドに隣接する位置に前記シリサイドを形成するようにしてもよい。
（４）前記（１）から（３）の何れかにおいて、前記半導体基板は、（１１１）面が前記主面側を向くよう形成されたことを特徴とする半導体装置である。
（５）また、半導体基板と、前記半導体基板の一主面側に形成された配線と、前記配線に連絡されたメモリ部を備え、前記メモリ部は、第一電極と、前記第一電極の上に形成されたシリコンを含むシリコン膜と、前記シリコン膜の上に形成された第二電極と、を有し、前記シリコン膜と前記第二電極とは情報の記録に対応してシリサイドが形成され、前記第一の電極は、前記形成されるシリサイドとの格子定数差が７％以内の材料であるであることを特徴とする半導体装置であることが好ましい。
（６）また、半導体基板と、前記半導体基板の一主面側に形成された配線と、前記配線に連絡されたメモリ部を備え、前記メモリ部は、第一電極と、前記第一電極の上に形成されたシリコンを含むシリコン膜と、前記シリコン膜の上に形成された第二電極と、を有し、前記シリコン膜と前記第二電極とは情報の記録に対応してシリサイドが形成され、前記第一電極の周囲には誘電体膜が形成され、前記誘電体膜は、第二電極との格子定数差が７％以内の材料であることを特徴とする半導体装置である。
（７）または、シリコン基板と、前記シリコン基板の一主面側に接触して形成されたシリサイド膜と、前記シリサイド膜に接触して形成された誘電体膜と、前記誘電体膜に接触して形成された第一電極と、前記第一電極に接触して形成されたシリコン膜と、前記シリコン膜に接触して形成された第二電極とを備え、前記誘電体膜が酸化ハフニウムまたは酸化ジルコニウムの少なくとも一つを主構成材料とし、前記第一電極の主構成材料がシリコンであり、前記第二電極の主構成材料がコバルトまたはニッケルの少なくとも一つであり、前記一主面がシリコンの（１１１）結晶面に平行である半導体装置である。或いは前記シリコン基板の一主面側に接触してシリコン膜が形成されている形態であってもよい。
（８）または、シリコン基板と、前記シリコン基板の一主面側に接触して形成されたシリサイド膜と、前記シリサイド膜に接触して形成された誘電体膜と、前記誘電体膜に接触して形成された第一電極と、前記第一電極に接触して形成されたシリサイド膜と、前記シリサイド膜に接触して形成されたシリコン膜と、前記シリコン膜に接触して形成された第二電極とを備え、前記誘電体膜が酸化ハフニウムまたは酸化ジルコニウムの少なくとも一つを主構成材料とし、前記第一電極の主構成材料がコバルトシリサイドまたはニッケルシリサイドの少なくとも一つであり、前記シリサイド膜の主構成材料がコバルトシリサイドまたはニッケルシリサイドの少なくとも一つであり、前記第二電極の主構成材料がコバルトまたはニッケルの少なくとも一つであり、前記一主面がシリコンの（１１１）結晶面に平行である半導体装置である。或いは前記シリコン基板の一主面側に接触してシリコン膜が形成されている形態であってもよい。
なお、ここで、シリコン膜やシリサイド膜と呼んでいるものは、主構成材料がシリコンやシリサイドである膜という意味であり、添加元素などを含んでいてもよいものとする。また、主構成材料とは、一番多くの原子パーセント濃度を含む材料のことを意味する。
【００１２】
このように形成することによって、前記課題を解決して、以下の形態を有することにより信頼性の高い半導体装置を提供することができる。
【００１３】
例えば、信頼性の高いワンタイムプログラマブルメモリを提供できる。また、歩留りの高いワンタイムプログラマブルメモリを提供することができる。
【発明の効果】
【００１４】
本発明によれば、従来技術の課題を解決することができる半導体装置を形成することができる。それにより情報記録部を有する信頼性の高い半導体装置を提供することができる。
【発明を実施するための最良の形態】
【００１５】
以下、本発明の実施の形態を図に示した実施例により詳細に説明する。なお、本発明は、実施例に記載した形態に限るものではなく、公知技術に基づいた追加変更を妨げるものではない。
【００１６】
以下、実施例では、半導体装置の好適な一例としてワンタイムプログラマブルメモリを備えた半導体装置について説明する。
【００１７】
まず、次に、本発明における第一の実施例であるワンタイムプログラマブルメモリにおける主要部分の断面構造を図１に示す。本実施例のワンタイムプログラマブルメモリは、図１に示すように、半導体基板として例えばシリコン基板１を備える。そのの上に配線層として不純物拡散層２を形成する。不純物拡散層２の上に誘電体３、その誘電体３を周囲に配置する下部電極４、下部電極の上にシリコン膜５、シリコン膜５の上に上部電極６がこの順序で形成されることによって構成されている。これらは、例えばスパッタ法や化学気相蒸着法(Chemical Vapor Deposition、CVD)やメッキ法を用いて形成する。
【００１８】
下部電極４は、誘電体３を形成した後で孔を形成し、この孔をシリコンで埋め込む方法などにより形成する。本図では下部電極４と配線層である不純物拡散層２は誘電体膜の一部を介して配置している。不純物拡散層上の厚さは下部電極４の周囲よりも薄くなっている。下部電極４と不純物拡散層２は直接接触していても良いが、シリコン膜５と上部電極６がシリサイド化反応を起こすために必要な熱をためこむためには、熱を伝えにくい誘電体材料が電気を通す程度に介在しているほうが望ましい。プログラミングは、通電することにより発生した熱を利用して、シリコン膜５と上部電極６にシリサイド化反応を起こさせ、シリサイド７を形成することによって行う。プログラミングされた状態を図２に示す。
【００１９】
本実施例では、シリサイド７と下部電極４の界面における界面エネルギーが低くなるような材料を下部電極４に用いることにより、シリサイド７の高抵抗化を防止できる。具体的には、上部電極６の主構成材料がコバルトまたはニッケルの場合には、すなわちコバルトシリサイドまたはニッケルシリサイドからなるシリサイド７と下部電極４の界面における界面エネルギーが低くなるような材料を下部電極４に用いることにより、高抵抗化を防ぐ。
【００２０】
このため、シリサイドに対して格子不整合が７％以下である材料の下部電極４を用いる。シリサイド７がコバルトシリサイドまたはニッケルシリサイドの場合には、下部電極４をシリコン、コバルトシリサイド、ニッケルシリサイドの少なくともいずれかとする。また、それに加えて結晶性の良い（原子配列規則性の高い）ものとすることが望ましい。
【００２１】
シリコン、コバルトシリサイド、ニッケルシリサイドの少なくともいずれかからなる下部電極４の結晶性を良くするために、これに隣接する誘電体３の主構成材料として、シリコン、コバルトシリサイド、ニッケルシリサイドの結晶構造に近い材料を用いることが望ましい。具体的には、酸化ハフニウムまたは酸化ジルコニウムである。さらに望ましくは、下部電極４を（１１１）配向性の強いシリコン、（１１１）配向性の強いコバルトシリサイド、（１１１）配向性の強いニッケルシリサイドのいずれかにすると良い。このためには、誘電体３の主構成材料として、（１１１）配向性の強い酸化ハフニウムまたは酸化ジルコニウムを用いることが望ましい。
【００２２】
ここで、（１１１）配向性が強いシリコンとは、例えば、X線回折測定を実施した際の（１１１）回折ピーク強度を（２２０）回折ピーク強度で割った値が２以上であることをいう。この値が３以上であることがより好ましい。無配向のシリコンの場合には（１１１）回折ピーク強度を（２２０）回折ピーク強度で割った値は約1.8である。また、（１１１）配向性が強いコバルトシリサイドとは、例えば、X線回折測定を実施した際の（１１１）回折ピーク強度を（２２０）回折ピーク強度で割った値が１以上であることをいう。この値が２以上であることがより好ましい。無配向のコバルトシリサイドの場合には（１１１）回折ピーク強度を（２２０）回折ピーク強度で割った値は約0.9である。また、（１１１）配向性が強いニッケルシリサイドとは、例えば、X線回折測定を実施した際の（１１１）回折ピーク強度を（２２０）回折ピーク強度で割った値が1.2以上であることをいう。この値が2以上であることがより好ましい。無配向のニッケルシリサイドの場合には（１１１）回折ピーク強度を（２２０）回折ピーク強度で割った値は約１である。また、（１１１）配向性が強い酸化ハフニウムとは、例えば、X線回折測定を実施した際の（１１１）回折ピーク強度を（２２０）回折ピーク強度で割った値が2以上であることをいう。この値が３以上であることがより好ましい。無配向の酸化ハフニウムの場合には（１１１）回折ピーク強度を（２２０）回折ピーク強度で割った値は約1.3である。また、（１１１）配向性が強い酸化ジルコニウムとは、例えば、X線回折測定を実施した際の（１１１）回折ピーク強度を（２２０）回折ピーク強度で割った値が3以上であることをいう。この値が4以上であることがより好ましい。無配向の酸化ジルコニウムの場合には（１１１）回折ピーク強度を（２２０）回折ピーク強度で割った値は約2.5である。これらの値は、添加元素や不純物元素を含んでいてもほとんど変わらない。
【００２３】
また、表面が（１１１）結晶面に平行な結晶面を向いているシリコン基板（（１１１）Si基板という）を用いることが望ましい。誘電膜の配向性を向上させることに寄与するからである。これにより、酸化ハフニウムまたは酸化ジルコニウムの（１１１）配向性を強くすることができ、安定性を向上させることができる。
【００２４】
コバルトシリサイドを主構成材料とするシリサイド７の高抵抗化を防止する効果を示すために、シリサイド７におけるコバルト原子の拡散係数を分子動力学シミュレーションにより計算した。分子動力学シミュレーションにより拡散係数を計算する方法は、例えばフィジカルレビューＢ(Physical Review B)の第２９巻(１９８４年発行)の５３６７ページから５３６９ページまでに記述されている。コバルト原子の拡散係数が小さいほどコバルト原子が動きにくく、安定で高抵抗化しにくいことを示す。コバルト原子の拡散係数が大きいと、コバルト原子が動いていってコバルト濃度が局所的に薄くなり、抵抗が高くなってしまう。室温における計算結果を図３〜図５に示す。これらの図では、下部電極４/誘電体３/基板１の組合せとしてCu/SiO2/(100)Siを用いた場合のコバルトの拡散係数を１として規格化して示した。
【００２５】
図３より、タングステンやコバルトを下部電極４の主構成材料とするよりも、シリコン、コバルトシリサイド、ニッケルシリサイドのいずれかを下部電極４の主構成材料とするほうが、シリサイド７におけるコバルト原子の拡散係数が小さくなり、好ましいことがわかる。より好ましくは、形成されるシリサイドに対応してコバルトシリサイド或はニッケルシリサイドである。更に好ましくは、形成されるシリサイドと同じ組成を有するシリサイドである。また、図４より、誘電体３の主構成材料として、シリコン、コバルトシリサイド、ニッケルシリサイドの結晶構造に近い材料（酸化ハフニウム、酸化ジルコニウム）を用いることが望ましいことがわかる。さらに、図５より、下部電極４の（１１１）配向性を強めるために、(111)Si基板を用いることが好ましいことがわかる。なお、下部電極の下地がSi基板でなく、基板の上に形成された層である場合には、下部電極側との配向性の状態を自身の下地部材の配向性からの影響を緩和して良好に維持する観点から、下部電極の膜厚を４ナノメートル以上にすることが好ましい。
【００２６】
次に、前記のコバルトシリサイドの場合と同様にして、ニッケルシリサイドの場合の効果を示す。この場合も、ニッケルシリサイド中のニッケル原子の拡散係数が小さいほどニッケル原子が動きにくく、安定で高抵抗化しにくいことを示す。室温における計算結果を図６〜図８に示す。これらの図では、下部電極４/誘電体３/基板１の組合せとしてCu/SiO2/(100)Siを用いた場合のニッケルの拡散係数を１として規格化して示した。図６より、タングステンやニッケルを下部電極４の主構成材料とするよりも、シリコン、コバルトシリサイド、ニッケルシリサイドのいずれかを下部電極４の主構成材料とするほうが、シリサイド７におけるコバルト原子の拡散係数が小さくなり、好ましいことがわかる。より好ましくは、形成されるシリサイドに対応してコバルトシリサイド或はニッケルシリサイドである。更に好ましくは、形成されるシリサイドと同じ組成を有するシリサイドである。また、図７より、誘電体３の主構成材料として、シリコン、コバルトシリサイド、ニッケルシリサイドの結晶構造に近い材料（酸化ハフニウム、酸化ジルコニウム）を用いることが望ましいことがわかる。さらに、図８より、下部電極４の（１１１）配向性を強めるために、(111)Si基板を用いることが好ましいことがわかる。
【００２７】
なお、図で示した作用から、シリコン、コバルトシリサイド、ニッケルシリサイドのいずれかからなる材料だけでなく、少なくともいずれかを主構成材料として含有して実質的な作用を有することができるのであれば、不純物元素を含んでいてもよいと考えられる。
【００２８】
また、前述の形態について好ましい形態として言い換えれば、下部電極と上部電極とシリコン膜とにより形成されるシリサイドとの格子定数差は下部電極とシリコン膜との格子定数差より小さく形成される形態である。また、下部電極の周囲に形成された誘電体膜との関係に着目すると、誘電体膜と形成されるシリサイドとの格子定数差は誘電体膜とシリコン膜との格子定数差より小さく形成される形態である。
【００２９】
また、好ましい具体的形態の一つとしては、前記シリサイド化により形成されたシリサイド膜（コバルド上部電極におけるコバルトシリサイド膜）は、その下地に（１１１）高配向の酸化ハフニウム膜の上に（111）高配向性のコバルトシリサイドなどのシリサイドが形成されている状態であることが好ましい。或いは、更に、その下地との関係でいけば、（111）面を半導体基板表面側に形成された（111）シリコン半導体基板の上に前記高配向（111）酸化ハフニウムが形成された構造であることができる。
【００３０】
また、効果の実効を図るためには、前記シリコン基板１０１の上に形成された誘電体膜３と前記下部電極４とは接触していることが好ましい。また、下部電極とシリコン膜５とは接触していることが好ましい。また、シリコン膜５と上部電極６は接触していることが好ましい。
【００３１】
ここで、接触とは、例えば膜が界面を介して隣接して配置されている状態であることができる。
【００３２】
このように、本実施例の形態によれば、情報記録部を有する信頼性の高い半導体装置を提供することができる。特に、好適なワンタイムプログラマブルメモリを提供できる。また、歩留りの高いワンタイムプログラマブルメモリを提供できる。
次に、本発明における第二の実施例であるワンタイムプログラマブルメモリにおける主要部分の断面構造を図９に示す。基本的には前記第一の実施例と同様の形態を有することができるが、本実施例の第一の実施例との違いは、配線層として、基板１に形成された不純物拡散層２ではなく、シリコン、コバルトシリサイド、ニッケルシリサイドのいずれか一つを主構成材料とする配線膜２aが基板の上に形成されている点である。不純物拡散層２よりも配線膜２aは格子構造の乱れを少なくできるという利点がある。このため、より安定した装置を構成することができる。
次に、本発明における第三の実施例であるワンタイムプログラマブルメモリにおける主要部分の断面構造を図１０に示す。基本的には前記第一の実施例と同様の形態を有することができるが、本実施例の第一の実施例との違いは、シリコン膜５の下部に、シリサイド４aが形成されている点である。これによりプログラミングされた後の状態（図１１）のシリサイド７の安定性をさらに高める効果が得られる。
【００３３】
下部電極と上部電極との間の領域に形成されているシリサイドについては、より好ましくは、プログラミングにより形成されるシリサイド７と同じ組成のシリサイドを有していることが好ましい。例えば、シリサイド７がコバルトシリサイドである場合には、コバルトシリサイドが、ニッケルシリサイドである場合はニッケルシリサイドであることがより好ましい。
次に、本発明における第四の実施例であるシリサイデーションメモリにおける主要部分の断面構造を図１２に示す。第一の実施例から第三の実施例で説明した形態を本形態に適応することができる。図１２の形態は、半導体基板であるシリコン基板２０１と、半導体基板２０１の一主面側にゲート絶縁膜２０２を介して形成されたゲート電極２０６と、それに対応して形成されたソースドレイン領域である拡散層２０３，２０４を備える。そして、ソースドレイン領域の上に形成された誘電膜とその上に形成され、ソースドレイン領域と電気的に連絡するメモリ部と、を有する。メモリ部は、第一電極として下部電極２１０と、その上に形成されたシリコンを含むシリコン膜２１２と、そのシリコン膜の上に形成された第二電極として上部電極２１３とを有する。メモリ部についての詳細構成は前述の実施例で開示した形態を用いることができる。
【００３４】
具体的には、本実施例のワンタイムプログラマブルメモリでは、例えばシリコン基板２０１の上にトランジスタを構成するゲート絶縁膜２０２とゲート電極２０６が形成され、さらに、ゲート電極に対応した拡散層２０３、２０４が形成され、それに配線が形成されている。配線２０８a、２０８b、２１５、２１７、２１９と、配線を介して前記トランジスタに連絡するメモリ部を構成する。メモリ部は下部電極２１０、シリコン膜２１２、上部電極２１３を有する。これらは、誘電体２０７、２０９、２１１、２１４、２１６、２１８により仕切られている。図１２において、ゲート電極２０６、ゲート絶縁膜２０２、基板２０１からなるトタンジスタは、例えば図１３に示すようなメモリ回路の１つのトランジスタに相当する。例えば、図１３のシリコン膜２２３を挟む電極２２１、２２３は、トランジスタ２２０によりオン・オフでき、指定したアドレスのメモリセルにアクセスできるようになっている。この構造は、例えば公開特許公報の特開２００３−２２９５３８号の図３に記載されている構造と同様であることができる。
【００３５】
本実施例の主要な効果は、実施例１のところで説明したのと同様に、シリサイドと下部電極２１０の界面における界面エネルギーが低くなるような材料を下部電極２１０に用いることにより、シリサイドの高抵抗化を防止できることである。具体的には、上部電極２１３の主構成材料がコバルトまたはニッケルの場合には、すなわちコバルトシリサイドまたはニッケルシリサイドからなるシリサイドと下部電極２１０の界面における界面エネルギーが低くなるような材料を下部電極２１０に用いることにより、高抵抗化を防ぐ。シリサイドがコバルトシリサイドまたはニッケルシリサイドの場合には、下部電極２１０をシリコン、コバルトシリサイド、ニッケルシリサイドのいずれかとし、なおかつ結晶性の良い（原子配列規則性の高い）ものとすることが望ましい。シリコン、コバルトシリサイド、ニッケルシリサイドのいずれかからなる下部電極２１０の結晶性を良くするためには、これに隣接する誘電体２０９の主構成材料として、シリコン、コバルトシリサイド、ニッケルシリサイドの結晶構造に近い材料を用いることが望ましい。具体的には、酸化ハフニウムまたは酸化ジルコニウムである。さらに望ましくは、下部電極２１０を（１１１）配向性の強いシリコン、（１１１）配向性の強いコバルトシリサイド、（１１１）配向性の強いニッケルシリサイドのいずれかにすると良い。このためには、誘電体２０９の主構成材料として、（１１１）配向性の強い酸化ハフニウムまたは酸化ジルコニウムを用いることが望ましい。酸化ハフニウムまたは酸化ジルコニウムの（１１１）配向性を強くするためには、表面が（１１１）結晶面に平行であるシリコン基板（（１１１）Si基板という）を用いることが望ましい。
【００３６】
また、図１３のようにトランジスタを用いた回路構造とする代わりに、図１４に示したようにメモリセルを選択するためのダイオード２２４を用いた構造であってもよい。図１４の２２５と２２７は電極を示し、２２６はシリコン膜を示す。この構造は例えば公開特許公報の特開２００１−１２７２６３号の図１に記載されている回路構造と同様であることができる。この場合の主要部の断面構造についても、例えばこの公開特許公報の図３や図７などに記載されている構造と同様の構造であってよい。断面構造の一例を図１５に示す。図１５の構造では、半導体基板であるシリコン基板３０１とその半導体基板３０１の一主面側に形成された配線層３０２と、その配線層３０２に電気的に連絡するダイオード部と、ダイオード部に電気的に連絡するメモリ部と、を有する。
【００３７】
メモリ部についての詳細構成は前述の実施例で開示した形態を用いることができる。
【００３８】
具体的には、基板３０１の上に配線３０２が形成され、この上に例えば多結晶シリコンからなる半導体膜３０３、３０５が形成され、さらに誘電体３０７、下部電極３０８、誘電体３０９、シリコン膜３１０、上部電極３１１、誘電体３１２、配線３１３が形成されている。メモリセルを選択するためのダイオードは整流部を構成している。例えば半導体膜３０３にｎ型不純物をイオン注入してｎ＋領域３０４を形成し、半導体膜３０５にｐ型不純物をイオン注入してｐ＋型領域３０６を形成することによって作る。
【００３９】
この場合の主要な効果も、実施例１のところで説明したのと同様に、シリサイドと下部電極３０８の界面における界面エネルギーが低くなるような材料を下部電極３０８に用いることにより、シリサイドの高抵抗化を防止できることである。具体的には、上部電極３１１の主構成材料がコバルトまたはニッケルの場合には、すなわちコバルトシリサイドまたはニッケルシリサイドからなるシリサイドと下部電極３０８の界面における界面エネルギーが低くなるような材料を下部電極３０８に用いることにより、高抵抗化を防ぐ。シリサイドがコバルトシリサイドまたはニッケルシリサイドの場合には、下部電極３０８をシリコン、コバルトシリサイド、ニッケルシリサイドのいずれかとし、なおかつ結晶性の良い（原子配列規則性の高い）ものとすることが望ましい。シリコン、コバルトシリサイド、ニッケルシリサイドのいずれかからなる下部電極３０８の結晶性を良くするためには、これに隣接する誘電体３０７の主構成材料として、シリコン、コバルトシリサイド、ニッケルシリサイドの結晶構造に近い材料を用いることが望ましい。具体的には、酸化ハフニウムまたは酸化ジルコニウムである。さらに望ましくは、下部電極３０８を（１１１）配向性の強いシリコン、（１１１）配向性の強いコバルトシリサイド、（１１１）配向性の強いニッケルシリサイドのいずれかにすると良い。このためには、誘電体３０７の主構成材料として、（１１１）配向性の強い酸化ハフニウムまたは酸化ジルコニウムを用いることが望ましい。酸化ハフニウムまたは酸化ジルコニウムの（１１１）配向性を強くするためには、表面が（１１１）結晶面に平行であるシリコン基板（（１１１）Si基板という）を用いることが望ましい。
【００４０】
例えば公開特許公報の特開２００１−２２９６９０号には、フラッシュメモリ等の不揮発性メモリに救済アドレス情報やトリミング情報を記憶する仕組みを備えた半導体装置が記載されているが、この不揮発性メモリとして以上の実施例で説明したようなシリサイデーションメモリを用いて半導体装置を構成すると、前記の効果を持った信頼性の良いものが得られる。このような半導体装置の回路図の例を図１６に示す。この例は、欠陥救済回路を装備したSRAMメモリの例を示している。図１６の４０３はチップ、４０１はプログラム素子としてのシリサイデーションメモリ、４０２は救済デコーダ、４０４は入出力回路部（I/O部）、４０５はコア部である。コア部４０５にはCPU４０７とSRAMセルアレー部４０６が含まれる。シリサイデーションメモリプログラム素子４０１はI/O部４０４の中にあることが面積低減のために好ましい。
【００４１】
以上において示した効果は、分子動力学シミュレーションの計算条件を変えても同様に示すことができる。
【図面の簡単な説明】
【００４２】
【図１】本発明における第一の実施例であるワンタイムプログラミングメモリの主要部の断面図である。
【図２】本発明における第一の実施例であるワンタイムプログラミングメモリのプログラミング後の主要部の断面図である。
【図３】コバルトを上部電極６として用い、コバルトシリサイドをシリサイド７として用いた場合について、コバルトの拡散係数が下部電極４/SiO2/(100)Siの組合せにどのように存性するかを示した図である。
【図４】コバルトを上部電極６として用い、コバルトシリサイドをシリサイド７として用いた場合について、コバルトの拡散係数が下部電極４/誘電体３/(100)Si基板の組合せにどのように存性するかを示した図である。
【図５】コバルトを上部電極６として用い、コバルトシリサイドをシリサイド７として用いた場合について、コバルトの拡散係数が下部電極４/誘電体３/(111)Si基板の組合せにどのように存性するかを示した図である。
【図６】ニッケルを上部電極６として用い、ニッケルシリサイドをシリサイド７として用いた場合について、ニッケルの拡散係数が下部電極４/SiO2/(100)Siの組合せにどのように存性するかを示した図である。
【図７】ニッケルを上部電極６として用い、ニッケルシリサイドをシリサイド７として用いた場合について、ニッケルの拡散係数が下部電極４/誘電体３/(100)Si基板の組合せにどのように存性するかを示した図である。
【図８】ニッケルを上部電極６として用い、ニッケルシリサイドをシリサイド７として用いた場合について、ニッケルの拡散係数が下部電極４/誘電体３/(111)Si基板の組合せにどのように存性するかを示した図である。
【図９】本発明における第二の実施例であるワンタイムプログラミングメモリの主要部の断面図である。
【図１０】本発明における第三の実施例であるワンタイムプログラミングメモリの主要部の断面図である。
【図１１】本発明における第三の実施例であるワンタイムプログラミングメモリのプログラミング後の主要部の断面図である。
【図１２】メモリセルを選択するためのトランジスタを用いたシリサイデーションメモリの主要部の断面構造を示す図である。
【図１３】メモリセルを選択するためのトランジスタを用いたシリサイデーションメモリの回路構造を示す図である。
【図１４】メモリセルを選択するためのダイオードを用いたシリサイデーションメモリの回路構造を示す図である。
【図１５】メモリセルを選択するためのダイオードを用いたシリサイデーションメモリの主要部の断面構造を示す図である。
【図１６】欠陥救済回路を装備したSRAMメモリのチップのブロック図である。
【符号の説明】
【００４３】
１…基板、２…不純物拡散層、２a…配線膜、３…誘電体、４…下部電極、４a…シリサイド、５…シリコン膜、６…上部電極、７…シリサイド、２０１…基板、２０２…ゲート絶縁膜、２０３、２０４…拡散層、２０５…素子分離膜、２０６…ゲート電極、２０７、２０９、２１１、２１４、２１６、２１８…誘電体、２０８a、２０８b、２１５…縦配線、２１０、２１３、２２１、２２３、２２５、２２７…電極、２１２、２２２、２２６…シリコン膜、２１７、２１９…配線、２２０…トランジスタ、２２４…ダイオード、３０１…基板、３０２…配線、３０３、３０５…半導体膜、３０４…ｎ＋領域、３０６…ｐ＋領域、３０７、３０９、３１２…誘電体、３１０…シリコン膜、３１１…電極、４０１…プログラム素子、４０２…救済デコーダ、４０３…チップ、４０４…I/O部、４０５…コア部、４０６…SRAMセルアレー部、４０７…CPU。
【図１】
2005228841.tif 000003
【図２】
2005228841.tif 000004
【図３】
2005228841.tif 000005
【図４】
2005228841.tif 000006
【図５】
2005228841.tif 000007
【図６】
2005228841.tif 000008
【図７】
2005228841.tif 000009
【図８】
2005228841.tif 000010
【図９】
2005228841.tif 000011
【図１０】
2005228841.tif 000012
【図１１】
2005228841.tif 000013
【図１２】
2005228841.tif 000014
【図１３】
2005228841.tif 000015
【図１４】
2005228841.tif 000016
【図１５】
2005228841.tif 000017
【図１６】
2005228841.tif 000018