(57)【要約】【課題】  電流ヒステリシス制御を実施する電源においてスイッチング周波数を一定にする。【解決手段】  電源は、入力電源からの入力電圧をスイッチングにより変換する電力変換回路と、電力変換回路の出力を平滑して負荷に供給し、インダクタ及びキャパシタを含むLCフィルタと、インダクタを流れる電流に応じた信号IL及びLCフィルタの出力電圧に基づき電力変換回路のスイッチングを制御する制御回路とを有する。この制御回路は、出力電圧に基づく中心値及びスイッチングの周波数に応じた幅を有する第１及び第２の閾値のいずれかと、信号ILとを比較して、スイッチングのタイミングを決定する。スイッチング周波数が高くなれば閾値の幅を広げて信号ILが閾値を超える又は下回る時期を遅らせ、スイッチング周波数が低くなれば閾値の幅を狭くして信号ILが閾値を超える又は下回る時期を早めることができる。よってスイッチング周波数が一定になる。【選択図】  図６
2005341712.tif 000002
【特許請求の範囲】
【請求項１】
入力直流電源からの入力電圧をスイッチングにより変換する電力変換回路と、
前記電力変換回路の出力を平滑して負荷に供給し、インダクタ及びキャパシタを含むＬＣフィルタと、
前記インダクタを流れる電流に応じた信号及び前記ＬＣフィルタの出力電圧に基づき前記電力変換回路のスイッチングを制御する制御回路と、
を有し、
前記制御回路が、
前記ＬＣフィルタの出力電圧に応じた中心値及び前記スイッチングの周波数に応じた幅を有する第１及び第２の閾値のいずれかと、前記インダクタを流れる電流に応じた信号とを比較して、前記スイッチングのタイミングを決定する
電源装置。
【請求項２】
入力直流電源からの入力電圧をスイッチングにより変換する電力変換回路と、
前記電力変換回路の出力を平滑して負荷に供給し、インダクタ及びキャパシタを含むＬＣフィルタと、
前記インダクタを流れる電流に応じた信号及び前記ＬＣフィルタの出力電圧に基づき前記電力変換回路のスイッチングを制御する制御回路と、
を有し、
前記制御回路が、閾値と前記インダクタを流れる電流に応じた信号との比較を行い、前記スイッチングのタイミングを決定する比較回路を有し、
前記比較回路における前記閾値は、前記ＬＣフィルタの出力電圧に基づき決定され、且つ前記スイッチングに応じた信号の周波数に応じたヒステリシス幅が付与される
ことを特徴とする電源装置。
【請求項３】
前記制御回路が、
前記スイッチングに応じた信号の周波数が上がると前記閾値のための基準信号の変動幅を増加させ、前記スイッチングに応じた周波数が下がると前記基準信号の変動幅を減少させるための変動幅制御信号を生成する回路と、
前記ＬＣフィルタの出力電圧に基づき前記基準信号のベース信号を生成する回路と、
前記変動幅制御信号と前記ベース信号とから前記基準信号を生成する回路と、
をさらに有する請求項２記載の電源装置。
【請求項４】
入力直流電源からの入力電圧をスイッチングにより変換する電力変換回路と、
前記電力変換回路の出力を平滑して負荷に供給し、インダクタ及びキャパシタを含むＬＣフィルタと、
前記インダクタを流れる電流に応じた信号及び前記ＬＣフィルタの出力電圧に基づき前記電力変換回路のスイッチングを制御する制御回路と、
を有し、
前記制御回路が、
閾値と前記インダクタを流れる電流に応じた信号との比較を行い、前記スイッチングのタイミングを決定する比較回路を有し、
前記比較回路における前記閾値は、前記ＬＣフィルタの出力電圧に応じて決定され、且つ前記スイッチングによるパルス信号に基づくヒステリシス幅が付与される
ことを特徴とする電源装置。
【請求項５】
前記制御回路が、
前記スイッチングによるパルス周期が短くなると前記閾値のための基準信号の変動幅を増加させ、前記スイッチングによるパルス周期が長くなると前記基準信号の変動幅を減少させるための変動幅制御信号を生成する変動幅制御信号生成回路と、
前記ＬＣフィルタの出力電圧に基づき前記基準信号のベース信号を生成する回路と、
前記変動幅制御信号と前記ベース信号とから前記基準信号を生成する回路と、
をさらに有する請求項４記載の電源装置。
【請求項６】
前記変動幅制御信号生成回路が、
前記スイッチングのパルス信号から、オン期間が一定でオフ期間が前記パルス信号のパルス周期により決定される第２のパルス信号を生成する回路と、
前記第２のパルス信号の積分結果を表す積分信号を生成する回路と、
前記積分信号を反転させた反転積分信号を生成する回路と、
前記スイッチングのパルス信号に応じて前記積分信号と前記反転積分信号とのいずれかを出力するスイッチと、
を有する請求項５記載の電源装置。
【請求項７】
入力直流電源からの入力電圧をスイッチングにより変換する電力変換回路と、
前記電力変換回路の出力を平滑して負荷に供給し、インダクタ及びキャパシタを含むＬＣフィルタと、
前記インダクタを流れる電流に応じた信号及び前記ＬＣフィルタの出力電圧に基づき前記電力変換回路のスイッチングを制御する制御回路と、
を有し、
前記制御回路が、
閾値と前記インダクタを流れる電流に応じた信号との比較を行い、前記スイッチングのタイミングを決定する比較回路を有し、
前記比較回路における前記閾値は、前記ＬＣフィルタの出力電圧と基準電圧との差に基づき決定され、且つ前記スイッチングの周波数を所定の周波数に戻すようにヒステリシス幅が付与される
ことを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関し、より詳しくは、スイッチング電源装置のフィードバック制御技術に関する。
【背景技術】
【０００２】
スイッチング電源装置におけるスイッチングのＯＮ−Ｄｕｔｙ（オン−デューティ）を制御するフィードバック技術には、大きく分けて以下の３つがある。すなわち（１）ＰＷＭ（Pulse Width Modulation）制御、（２）ＰＦＭ（Pulse Frequency Modulation）制御、（３）ヒステリシス制御である。ＰＷＭ制御は、パルス周期は一定にして、その中のオン（ＯＮ）時間を可変にすることによりデューティ制御を行う方式である。ＰＦＭ制御は、オン時間を固定にして、オフ（ＯＦＦ）時間を可変にすることによりデューティ制御を行う方式である。ヒステリシス制御は、高低（Ｈｉ及びＬｏ）２つの閾値を用い、比較対象値が高い方の閾値（Ｈｉ）より大きくなるとオフ、低い方の閾値（Ｌｏ）より小さくなるとオンを出力する方式である。このうちＰＦＭ制御及びヒステリシス制御においては、その特質上周波数が可変になってしまう。
【０００３】
しかし、スイッチング電源では、ノイズやトランス等のパワー系の設計の問題から、スイッチング周波数を固定にしたいという要求がある。そのため、スイッチング電源のフィードバック技術の多くはＰＷＭ制御を採用している。しかし、昨今のＣＰＵ（Central Processing Unit）の高性能化により高い過渡応答特性が必要とされているため、ヒステリシス制御を用いることがある。これは、ＰＷＭ制御では急激な負荷変動に対して遅れが生じ、高速応答に限界があるためである。
【０００４】
ＰＷＭ制御を採用した電源装置の機能ブロック図の一例を図１に示す。この電源装置１０００は、降圧型の電源装置であって、チョークコイルＬとキャパシタＣとを含むＬＣフィルタ部１００１と、例えばＰＩＤ制御器であり且つ負荷Ｒoへの出力電圧Ｖoと基準電圧Ｖrとの差に基づき電力変換部１００３のスイッチングを制御する制御部１００２と、制御部１００２からの制御信号に基づきスイッチングを行う電力変換部１００３とから構成される。
【０００５】
電力変換部１００３は、三角波発振器１０３１と、ＰＷＭ比較器１０３２と、ドライブ回路１０３３と、ダイオード１０３４と、ＭＯＳＦＥＴ１０３５と、入力直流電源１０３６とから構成される。ＰＷＭ比較器１０３２の第１の入力端子は制御部１００２の出力端子に接続され、第２の入力端子は三角波発振器１０３１に接続される。ＰＷＭ比較器１０３２の出力端子はドライブ回路１０３３に接続される。ドライブ回路１０３３の出力端子は、ＭＯＳＦＥＴ１０３５のゲートに接続される。ＭＯＳＦＥＴ１０３５のドレインは、入力直流電源１０３６の正極側端子に接続されており、ソースはダイオード１０３４のカソード及びチョークコイルＬに接続されている。入力直流電源１０３６の負極側端子は、ダイオード１０３４のアノードとキャパシタＣの一端と負荷Ｒoの負極側端子とに接続される。
【０００６】
このような電源装置１０００の負荷変動時の動作を図２（ａ）乃至（ｄ）を用いて簡単に説明する。図２（ａ）に示すように、負荷増加がタイミングｉにおいて発生したとすると、図２（ｂ）に示すように、タイミングｉよりやや遅れてタイミングiiで一旦出力電圧Ｖoは減少する。それに応じて制御部１００２の出力ａは、図２（ｃ）に示すように、タイミングiiiで増加する。この際、図２（ｃ）に示すように、三角波発振器１０３１の出力である三角波ｂは何ら変化しない。ＰＷＭ比較器１０３２は、図２（ｄ）に示すように、制御部１００２の出力ａが三角波発振器１０３１の三角波ｂを上回る場合にオンとなるように出力ｃを生成しており、この出力ｃに応じてＭＯＳＦＥＴ１０３５はドライブ回路１０３３を介してスイッチングされる。負荷変動に応じて制御部１００２の出力ａが増加すると、通常よりも早いタイミングivで出力ａは三角波ｂを上回るようになり、且つ出力ａが三角波ｂを上回っている時間が長くなる。すなわち、ＭＯＳＦＥＴ１０３５のオンの時間を長くし、負荷増加によって減少した出力電圧Ｖoを元に戻すような制御が行われる。ここで負荷増加が発生したタイミングｉと、負荷変動に応じてＭＯＳＦＥＴ１０３５のＯＮ−Ｄｕｔｙが実際に変化するタイミングivを比較すれば、遅れが生じており、高速応答に限界があることが分かる。
【０００７】
次に、ＬＣフィルタのインダクタに流れる電流信号を用いるヒステリシス制御を採用した電源装置の機能ブロック図を図３に示す。なお、電流をベースにしたヒステリシス制御を電流ヒステリシス制御と呼ぶ。図３に示した電源装置２０００は、インダクタＬとキャパシタＣを含むＬＣフィルタ部２０１０と、インダクタＬに流れる電流に応じた信号の積分処理（１／Ｌｓ演算）を実施してインダクタ電流信号ＩＬを生成する積分器２００５と、負荷Ｒoへの出力電圧Ｖoと基準電圧Ｖrとの差に応じた目標値ＩＬtrを表す信号ＩＬtrをインダクタ電流信号ＩＬの目標信号として生成する補償器２００１と、目標値ＩＬtrに対して固定のヒステリシス幅Ｈysを持たせるための信号Ｈysを生成する固定Ｈys出力部２００２と、信号ＩＬtrに信号Ｈysを加えるための信号処理を実施する（すなわちＩＬtr±Ｈysを実現する）ための回路２００３と、インダクタ電流信号ＩＬと回路２００３の出力であるＩＬtr±Ｈysを表す信号とを比較するコンパレータ２００４と、コンパレータ２００４の出力端子に接続されたドライバ２００６と、ドライバ２００６の出力によりスイッチングされるＭＯＳＦＥＴ２００７と、カソードにＭＯＳＦＥＴ２００７のソース及びインダクタＬが接続され且つアノードに負荷Ｒoの負極側端子が接続されるダイオードＤと、正極側端子がＭＯＳＦＥＴ２００７のドレインに接続され且つ負極側端子が負荷Ｒoの負極側端子に接続される入力直流電源Ｖinとを含む。
【０００８】
このような電源装置２０００の負荷変動時の動作を図４（ａ）乃至（ｄ）を用いて簡単に説明する。図４（ａ）に示すように、負荷増加がタイミングｉにおいて発生したとすると、図４（ｂ）に示すように、やや遅れたタイミングiiでインダクタ電流信号ＩＬの値も増加する。また、出力電圧Ｖoと基準電圧Ｖrの差も大きくなるため、タイミングiiiで目標値ＩＬtrも増加する。なお、ヒステリシス幅Ｈysは固定であるから、図４（ｂ）に示すように、上の閾値ＩＬtr＋Ｈysと下の閾値ＩＬtr−Ｈysの幅は常に一定となる。一方、コンパレータ２００４は、インダクタ電流信号ＩＬが下の閾値ＩＬtr−Ｈysを下回るとＭＯＳＦＥＴ２００７をオンにし、インダクタ電流信号ＩＬが上の閾値ＩＬtr＋Ｈysを上回るとＭＯＳＦＥＴ２００７をオフにするような信号ｃを生成する。従って、負荷増加に伴い下の閾値ＩＬtr−Ｈysが上昇すると、インダクタ電流信号ＩＬは直ぐに下の閾値ＩＬtr−Ｈysを下回るようになる。すなわち、図４（ｃ）に示すように、ＭＯＳＦＥＴ２００７をスイッチングする信号ｃは、負荷増加のタイミングｉの直ぐ後のタイミングivでオンとなる。
【０００９】
このようにヒステリシス制御の場合、負荷変動を直ぐに検知でき、上の閾値ＩＬtr＋Ｈysにインダクタ電流信号ＩＬが達するまで状態（負荷増加の場合オン、負荷減少の場合オフ）が保持されるため、結果として応答が速くなる。
【００１０】
なお、ヒステリシス制御については、例えば特開２００４−６４９９４号公報に以下のような技術が開示されている。すなわち、インダクタと、インダクタに流す電流を制御するスイッチ素子と、スイッチ素子を制御する制御回路と、第１の入力端子への入力電位と第２の入力端子への入力電位とを比較して高低に応じた信号を出力するコンパレータと、コンパレータの一方の入力端子に入力される参照電圧を生成する参照電圧生成回路と、スイッチ素子の制御信号もしくはスイッチ素子とインダクタとの接続ノードの電位と基準となるクロック信号の周波数差を検出する周波数差検出回路とを備える。そして、出力電圧に応じた電圧を比較回路に入力して第１のしきい値と第２のしきい値で弁別して制御回路に信号を送り負荷の変動に応じてインダクタに流す電流を変化させ参照電圧生成回路は周波数差検出回路により検出された周波数差に応じて生成する参照電圧を補正して、スイッチ素子のスイッチング周波数を基準クロック信号の周波数と一致させるように構成されている。
【特許文献１】特開２００４−６４９９４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
図３に示したような電流ヒステリシス制御を採用した電源装置では、常に固定周期の三角波を使ってスイッチングを制御するＰＷＭ制御とは異なり、三角波の周期とは関係のない閾値との比較となるため、入力電圧や負荷抵抗など電源特性が変わることによりスイッチング周波数が変化する現象が発生する。例えば入力電圧Ｖinが大きくなると、インダクタ電流信号ＩＬの傾斜は、Ｖin−Ｖoにより決まるため、大きくなる。その結果、上の閾値に達する時間が早くなり、制御周期が早まり、スイッチング周波数が上昇する。入力電圧が低くなればその逆で、スイッチング周波数は減少する。その例を図５に示す。図５では、縦軸はスイッチング周波数［ＫＨｚ］、横軸は入力電圧［Ｖ］を示す。
【００１２】
また上で述べた特許文献では、スイッチング周波数を基準クロック信号の周波数に一致させることは述べられているが、その手段としては上で述べたような周波数差検出回路を用いるため、複雑な回路が必要となる。
【００１３】
従って、本発明の目的は、電流ヒステリシス制御を実施する電源装置においてスイッチング周波数を一定にするための新規な技術を提供することである。
【課題を解決するための手段】
【００１４】
本発明の第１の態様に係る電源装置は、入力直流電源からの入力電圧をスイッチングにより変換する電力変換回路と、電力変換回路の出力を平滑して負荷に供給し、インダクタ及びキャパシタを含むＬＣフィルタと、インダクタを流れる電流に応じた信号及びＬＣフィルタの出力電圧に基づき電力変換回路のスイッチングを制御する制御回路とを有する。そして、上記制御回路は、ＬＣフィルタの出力電圧に基づく中心値及びスイッチングの周波数に応じた幅を有する第１及び第２の閾値のいずれかと、インダクタを流れる電流に応じた信号とを比較して、スイッチングのタイミングを決定する。
【００１５】
このような構成を採用することにより、例えばスイッチング周波数が高くなれば閾値の幅を広げてインダクタを流れる電流に応じた信号が閾値を超える又は下回る時期を遅らせ、スイッチング周波数が低くなれば閾値の幅を狭くしてインダクタを流れる電流に応じた信号が閾値を超える又は下回る時期を早めることができる。すなわち、スイッチング周波数が一定になるような制御がなされる。
【００１６】
また本発明の第２の態様に係る電源装置は、入力直流電源からの入力電圧をスイッチングにより変換する電力変換回路と、電力変換回路の出力を平滑して負荷に供給し、インダクタ及びキャパシタを含むＬＣフィルタと、インダクタを流れる電流に応じた信号及びＬＣフィルタの出力電圧に基づき電力変換回路のスイッチングを制御する制御回路とを有する。また、上記制御回路が、閾値とインダクタを流れる電流に応じた信号との比較を行い、スイッチングのタイミングを決定する比較回路を有する。そして、比較回路における上記閾値は、ＬＣフィルタの出力電圧に基づき決定され、且つスイッチングに応じた信号の周波数に応じたヒステリシス幅が付与される。
【００１７】
このような構成を採用することにより、閾値にはスイッチングに応じた信号の周波数に応じたヒステリシス幅が付与され、上で述べたように、スイッチング周波数が一定になるような制御がなされるようになる。
【００１８】
なお、上で述べた制御回路は、上記スイッチングに応じた信号の周波数が上がると上記閾値のための基準信号の変動幅を増加させ、スイッチングに応じた信号の周波数が下がると基準信号の変動幅を減少させるための変動幅制御信号を生成する回路と、ＬＣフィルタの出力電圧に基づき基準信号のベース信号を生成する回路と、変動幅制御信号とベース信号とから上記基準信号を生成する回路とをさらに有するようにしてもよい。このように変動幅が規定される基準信号を用いて、比較回路における閾値に可変のヒステリシス幅を持たせるようにする。
【００１９】
また本発明の第３の態様に係る電源装置は、入力直流電源からの入力電圧をスイッチングにより変換する電力変換回路と、電力変換回路の出力を平滑して負荷に供給し、インダクタ及びキャパシタを含むＬＣフィルタと、インダクタを流れる電流に応じた信号及びＬＣフィルタの出力電圧に基づき電力変換回路のスイッチングを制御する制御回路とを有する。また、上記制御回路が、閾値とインダクタを流れる電流に応じた信号との比較を行い、スイッチングのタイミングを決定する比較回路を有する。そして、比較回路における閾値は、ＬＣフィルタの出力電圧に基づき決定され、且つスイッチングによるパルス信号に基づくヒステリシス幅が付与される。
【００２０】
スイッチングによるパルス信号は、スイッチング周波数が高ければ周期が早くなり、スイッチング周波数が低ければ周期が遅くなる。従って、スイッチングによるパルス信号に基づき、比較回路の閾値におけるヒステリシス幅を調整すれば、スイッチング周波数を一定にすることができる。
【００２１】
また上で述べた制御回路は、スイッチングによるパルス周期が短くなると閾値のための基準信号の変動幅を増加させ、スイッチングによるパルス周期が長くなると基準信号の変動幅を減少させるための変動幅制御信号を生成する変動幅制御信号生成回路と、ＬＣフィルタの出力電圧に基づき基準信号のベース信号を生成する回路と、変動幅制御信号とベース信号とから基準信号を生成する回路とをさらに有するようにしてもよい。
【００２２】
また、上で述べた変動幅制御信号生成回路が、スイッチングのパルス信号から、オン期間が一定でオフ期間がパルス信号のパルス周期により決定される第２のパルス信号を生成する回路と、第２のパルス信号の積分結果を表す積分信号を生成する回路と、積分信号を反転させた反転積分信号を生成する回路と、スイッチングのパルス信号に応じて積分信号と反転積分信号とのいずれかを出力するスイッチとを有するようにしてもよい。
【００２３】
また本発明の第４の態様に係る電源装置は、入力直流電源からの入力電圧をスイッチングにより変換する電力変換回路と、電力変換回路の出力を平滑して負荷に供給し、インダクタ及びキャパシタを含むＬＣフィルタと、インダクタを流れる電流に応じた信号及びＬＣフィルタの出力電圧に基づき電力変換回路のスイッチングを制御する制御回路とを有する。また、上で述べた制御回路が、閾値とインダクタを流れる電流に応じた信号との比較を行い、スイッチングのタイミングを決定する比較回路を有する。そして、比較回路における閾値は、ＬＣフィルタの出力電圧と基準電圧との差に基づき決定され、且つスイッチングの周波数を所定の周波数に戻すようにヒステリシス幅が付与される。比較回路における閾値がスイッチング周波数を一定にするように調整されるという事項は、従来技術にはない本発明者の独自の発想である。
【００２４】
以下本発明の実施の形態を説明するが、本発明はこれに限定されるものではなく、上で述べた本発明の主旨に基づき様々な回路形態が可能である。
【発明の効果】
【００２５】
本発明によれば、電流ヒステリシス制御を実施する電源装置においてスイッチング周波数を一定にすることができるようになる。
【発明を実施するための最良の形態】
【００２６】
本発明の一実施の形態に係る電流ヒステリシス制御を採用した電源装置の概要を図６に示す。図６に示した電源装置１は、インダクタＬとキャパシタＣとを有するＬＣフィルタ部１０と、インダクタＬに流れる電流に対応する信号の積分処理（１／Ｌｓ演算）を実施してインダクタ電流信号ＩＬを生成する積分器９と、負荷Ｒoへの出力電圧Ｖoと基準電圧Ｖrとの差に応じた目標値ＩＬtrを表す信号ＩＬtrをインダクタ電流信号ＩＬの目標信号として生成する補償器６と、目標値ＩＬtrに対してスイッチング後の入力電圧Ｖiに応じたヒステリシス幅Ｈysを持たせるための信号Ｈysを生成する周波数一定制御部２と、信号Ｈysを反転させ反転Ｈys信号を生成するインバータ３と、スイッチング後の入力電圧Ｖiのオン／オフに応じて信号Ｈys又は反転Ｈys信号を信号Ｈys_2として出力するアナログスイッチ４と、信号ＩＬtrに信号Ｈys_2を加えるための信号処理を実施するための回路５と、インダクタ電流信号ＩＬと回路５の出力である信号Ｈys_2とを比較するコンパレータ７と、コンパレータ７の出力端子に接続されたドライバ８と、ゲートにドライバ８の出力端子が接続され且つドライバ８の出力によりスイッチングされるＭＯＳＦＥＴ１１と、カソードにＭＯＳＦＥＴ１１のソース及びインダクタＬが接続され且つアノードに負荷Ｒoの負極側端子が接続されるダイオードＤと、正極側端子がＭＯＳＦＥＴ１１のドレインに接続され且つ負極側端子が負荷Ｒoの負極側端子に接続される入力直流電源Ｖinとを含む。
【００２７】
図６に示した周波数一定制御部２の機能ブロック図を図７に示す。スイッチング後の入力電圧Ｖiが入力されるパルス波高値固定部２１と、パルス波高値固定部２１の出力に対して遅延処理を行う遅延処理部２２と、パルス波高値固定部２１の出力と遅延処理部２２の出力との差をとるための信号処理を実施する回路２３と、回路２３の出力に対してアンダーフローをカットする信号処理を実施するアンダーフローカット部２４と、アンダーフローカット部２４の出力と固定オフセット値との差をとるための信号処理を実施する回路２５と、回路２５の出力を積分して（演算１／ｓを実施する）、信号Ｈysを生成する積分器２６とを含む。
【００２８】
次に、図６に示した電源装置１の積分器９及び補償器６の動作を図８（ａ）乃至（ｄ）を用いて説明する。図８（ａ）は、図６のスイッチング後の入力電圧Ｖi（インダクタＬの前の電圧）の信号波形を示すものである。スイッチング後の入力電圧Ｖiは、ＭＯＳＦＥＴ１１がオンになるとオンになり、ＭＯＳＦＥＴ１１がオフになるとオフになる。これに対して、積分器９の出力であるインダクタ電流信号ＩＬは、図８（ｂ）に示すように、Ｖiがオンの期間上昇し、Ｖiがオフの期間下降するような三角波の信号であり、積分器９はインダクタ電流ＩＬの平均値が負荷Ｒoに流れる負荷電流Ｉoの値（図８（ｂ）では一点鎖線で示す）となるように構成されている。一方、出力電圧Ｖoは、図８（ｃ）に示すように、スイッチング後の入力電圧Ｖiのパルス周期で多少上下する。補償器６では、図８（ｃ）では一点鎖線で示されている基準電圧Ｖrと出力電圧Ｖoが比較される。補償器６は、（Ｖr−Ｖo）の値をＰＩ（Proportional and Integral（積分））制御するような演算を実施するので、信号ＩＬtrは図８（ｄ）に示すように負荷電流Ｉo（図８（ｄ）では一点鎖線で示す）の追従波形となる。
【００２９】
また、本実施の形態に係る電源装置１の周波数一定制御部２及びアナログスイッチ４の動作について図９（ａ）乃至（ｃ）を用いて説明する。図９（ａ）は、図８（ａ）にも示したスイッチング後の入力電圧Ｖiの波形を示す。また図９（ｂ）は、周波数一定制御部２の出力信号Ｈysの波形を示す。詳細については後に詳述するが、定常状態では一定値を中心に上下する。ここでは図示しないが、インバータ３は、図９（ｂ）の信号Ｈysを反転させた反転Ｈys信号を生成する。そして、アナログスイッチ４は、図９（ａ）に示したＶiに応じて、図９（ｂ）に示した信号Ｈysと反転Ｈys信号とのいずれかを出力する。従って、出力信号Ｈys_2は図９（ｃ）に示すような波形を有する。すなわち、期間Ｔ1においては、図９（ｂ）に示した信号Ｈysの波形そのものになり、期間Ｔ2においては反転Ｈys信号の波形となる。
【００３０】
なお、信号Ｈys_2は図９（ｃ）のような波形を有するが、以下の説明を分かりやすくするため図９（ｄ）に示すような簡略した波形で説明することにする。
【００３１】
次に図１０（ａ）乃至（ｅ）を用いて回路５及びコンパレータ７の処理について説明する。これまでに図１０（ｂ）に示したインダクタ電流信号ＩＬ、図１０（ｃ）に示したインダクタ電流信号の目標信号ＩＬtr及び図１０（ｄ）に示した信号Ｈys_2が生成されている。これらの信号は、図１０（ａ）に示すスイッチング後の入力電圧Ｖiと同じ周期を有している。回路５では、図１０（ｃ）の目標信号ＩＬtr及び図１０（ｄ）に示したＨys_2とが足し合わされ、図１０（ｅ）に示す基準信号ＩＬtr＋Ｈys_2が生成される。このようにコンパレータ７が生成する信号ＩＬtr＋Ｈys_2の変動幅は、基本的に信号Ｈys_2で決定される。これに対してコンパレータ７のもう一つの入力であるインダクタ電流信号ＩＬは、図１０（ｅ）においては二点差線で示されるような三角波であるから、コンパレータ７は、インダクタ電流信号ＩＬが基準信号ＩＬtr＋Ｈys_2を超えると、ＭＯＳＦＥＴ１１をオフにし、インダクタ電流信号ＩＬが基準信号ＩＬtr＋Ｈys_2を下回ると、ＭＯＳＦＥＴ１１をオンにする。
【００３２】
以上が、定常状態における図６に示した電源装置１の動作である。次に、電源装置１の入力電圧Ｖinに変動が生じた場合の動作を説明するが、前提として信号Ｈys、基準信号ＩＬtr＋Ｈys_2及びスイッチングの後の入力電圧Ｖiの関係を図１１（ａ）乃至（ｃ）を用いて説明しておく。仮に、入力電圧Ｖin及び出力電圧Ｖoが一定であるが、信号Ｈysが増加する場合を考える。なお、図１１（ａ）に信号Ｈysを示しているが、ここでは説明をわかりやすくするためにリプルを省略した形で示している。信号Ｈysが大きな値を有するようになると、図１１（ｂ）に示すように、基準信号ＩＬtr＋Ｈys_2の変動幅は大きくなる。すなわち、コンパレータ７における閾値のヒステリシス幅が大きくなる。一方、インダクタ電流信号ＩＬの傾きは、（Ｖo−Ｖi）が一定であれば変化しないので、図１１（ｂ）の二点差線で表される波形となる。従って、インダクタ電流信号ＩＬが基準信号ＩＬtr＋Ｈys_2と交わるタイミングは、信号Ｈysの値が大きくなるほど後ろにずれ、コンパレータ７の出力は図１１（ｃ）に示すように信号Ｈysの値が大きくなるにつれて、周期がＴ3、Ｔ4、Ｔ5と長くなる。すなわちスイッチング周波数が遅くなっていく。
【００３３】
図１２（ａ）乃至（ｆ）を用いて図７に示した周波数一定制御部２の動作について説明する。ここでは、図１２（ａ）に示した入力電圧Ｖinが通常の場合（前半）と、増加した場合（後半）に分けて説明する。まず通常の場合、スイッチング後の入力電圧Ｖiのパルス周期は、図１２（ｂ）に示すように一定である。なお、図１２（ｂ）において、点線の波形はＶinが一定であった場合のＶiの波形を示す。また、遅延処理部２２の出力信号ｇは、図１２（ｃ）に示すような波形を有する。すなわち、スイッチング後の入力電圧Ｖiの波形を所定時間遅らせた波形である。回路２３、アンダーフローカット部２４及び回路２５では、スイッチング後の入力電圧Ｖiと信号ｇとの差をとり、０Ｖ以下の部分をカットすると共に、固定オフセット値の分だけアンダーフローカット部２４の出力波形を下げるため、図１２（ｄ）に示すような信号ｈが生成される。図１２（ｄ）の信号ｈは、基本的にスイッチング後の入力電圧Ｖiの立ち上がり時間と当該信号ｇの立ち上がり時間との差、すなわち遅延時間だけオンとなるパルス信号であり、スイッチング後の入力電圧Ｖiの波形に変化がない限り、一定周期であり且つオン時間が一定（デューティ一定）の信号である。積分器２６は、信号ｈを積分する回路であるから、その出力信号Ｈysは、図１２（ｅ）に示すように、信号ｈのオン期間において上昇し、オフ期間において下降する波形を有する。従って、スイッチング周波数は、図１２（ｆ）に概念的に示すが、例えば４３０ＫＨｚといったように一定となる。
【００３４】
次に、図１２（ａ）の後半部分に示すように入力電圧Ｖinが増加すると、スイッチング後の入力電圧Ｖiの波形はその高さが入力電圧Ｖinが増加した分増加し、さらに図示しないインダクタ電流信号ＩＬが直ぐに増加するため、コンパレータ７において基準信号ＩＬtr＋Ｈys_2と直ぐに交差するようになる。すなわち、直ぐにＭＯＳＦＥＴ１１をオンするような動作が行われる。よって、スイッチング後の入力電圧Ｖiのパルス周期は短くなり、例えば図１２（ｆ）に概念的に示すように、４３０ｋＨｚであったスイッチング周波数が４６０ｋＨｚのように高くなる。しかしながら、このようなスイッチング周波数の上昇（又はスイッチング・パルス周期の短縮）は、好ましくない。
【００３５】
その一方で、信号ｈは、スイッチング後の入力電圧Ｖiの立ち上がり時間と当該信号ｇの立ち上がり時間との差、すなわち遅延時間だけオンとなるパルス信号であるから、図１２（ｄ）に示すように、そのオン時間は、スイッチング後の入力電圧Ｖiが変化しようとも変化しない。すなわち、スイッチング後の入力電圧Ｖiのパルス周期は短くなり、それに応じて信号ｈのパルス周期も短くなるが、オン時間は一定であるから、オフ時間が短くなるということである。そうすると、図１２（ｅ）の第３サイクル目において、信号Ｈysの波形は、上昇する時間は第１及び第２サイクルと同じで、パルス波高値固定部２１によりスイッチング後の入力電圧Ｖiのパルスの高さは一定値に直されているので傾斜も同じであるから、第１及び第２サイクルと同じ高さまで上がるが、下降する期間は短くなる。傾斜も同じである。すなわち、信号Ｈysの波形が再び上昇し始める値（第４サイクルの開始点（タイミングｐ）の値）は、第１乃至第３サイクルに比して高くなる。また第４サイクルにおいて、信号Ｈysの波形は、上昇する時間及び傾きは同じであるから、全体として信号Ｈysの波形は上昇したことになる。一方、図１１に示したように、信号Ｈysが大きな値を有するようになると、スイッチング周波数は低くなり、パルス周期は伸びる。すなわち、図１２（ｆ）に概念的に示すように、スイッチング周波数は４６０ｋＨｚから元の４３０ｋＨｚに戻るように低くなる。図１２（ｆ）では、上下の横線が閾値を模式的に示しており、第４サイクルではコンパレータ７の閾値幅が広がっていることを示している。図１２（ｆ）の三角波は、インダクタ電流信号ＩＬを模式的に示したもので、この信号も第４サイクルで変動幅大きくなっている。
【００３６】
このように、入力電圧Ｖinが増加するというような変動が発生した場合には、スイッチング周波数が一旦高くなるが、コンパレータ７の基準信号の変動幅を決定する信号Ｈysの値が増加し、基準信号ＩＬtr＋Ｈys_2の変動幅が増加し、これに応じてスイッチング周波数は低くなるように制御される。すなわち、一定のスイッチング周波数を保持すべく制御が実施される。
【００３７】
図１３に本実施の形態による効果を示す。図１３の横軸は入力電圧［Ｖ］、縦軸はスイッチング周波数［ＫＨｚ］を示している。▲は、図５と同じように、従来の電流ヒステリシス制御を用いた電源装置の場合における、入力電圧とスイッチング周波数の関係をプロットしたものであり、■は、本実施の形態に係る電源装置１の場合における、入力電圧とスイッチング周波数の関係をプロットしたものである。このように、明らかに本実施の形態に係る電源装置１の方がスイッチング周波数が安定的である。
【００３８】
次に、周波数一定制御部２、インバータ３及びアナログスイッチ４の具体的回路例を図１４を用いて説明する。図１４に示す周波数一定制御部２の入力端子にはスイッチング後の入力電圧Ｖiが入力される。この入力端子は、ＡＮＤ回路１４０５の第１の入力端子と第２の入力端子に接続される。ＡＮＤ回路１４０５の出力端子は、アナログスイッチ４と、ＡＮＤ回路１４０１の第１の入力端子と、ダイオードＤ１のカソードと、第１の抵抗Ｒ２の一端とに接続されている。ダイオードＤ１と第１の抵抗Ｒ２は並列に接続されており、ダイオードＤ１のアノードと第１の抵抗Ｒ２の他端とはキャパシタＣ３の一端及びシュミットトリガ回路１４０２の入力端子に接続されている。キャパシタＣ３の他端は接地されている。シュミットトリガ回路１４０２の出力端子はＡＮＤ回路１４０１の第２の入力端子に接続されている。ここまでで図７のパルス波高値固定部２１、遅延処理部２２、回路２３及びアンダーフローカット部２４までが構成されている。また、ＡＮＤ回路１４０１の出力端子は、第２の抵抗Ｒ２の一端に接続されている。
【００３９】
固定オフセット値を付与するための直流電源Ｖr2（−１２Ｖ）の正極側端子は可変抵抗ＶＲ２の一端に接続されており、負極側端子は接地されている。また、抵抗Ｒ５の一端は接地されており、他端は可変抵抗ＶＲ２の他端及び第３の抵抗Ｒ２の一端と接続されている。第３の抵抗Ｒ２の他端は、第２の抵抗Ｒ２の他端とオペアンプ１４０３の反転端子とキャパシタＣ４の一端とに接続されている。オペアンプ１４０３の非反転端子は接地されている。オペアンプ１４０３の出力端子は、キャパシタＣ４の他端と第４の抵抗Ｒ２の一端とアナログスイッチ４の第１の端子とに接続されている。オペアンプ１４０３の出力は信号Ｈysであり、オペアンプ１４０３までが積分器２６を構成する。
【００４０】
第４の抵抗Ｒ２の他端は、オペアンプ１４０４の反転端子と第５の抵抗Ｒ２の一端とに接続されている。オペアンプ１４０４の非反転端子は接地されている。第５の抵抗Ｒ２の他端はアナログスイッチ４の第２の入力端子に接続されている。アナログスイッチ４の出力端子から出力される信号は、信号Ｈys_2である。なお、第４及び第５の抵抗Ｒ２とオペアンプ１４０４でインバータ３が構成されている。
【００４１】
次に、積分器９の具体的回路例を図１５を用いて説明する。積分器９の入力は、出力電圧Ｖoとスイッチング後の入力電圧Ｖiであり、出力は信号ＩＬである。スイッチング後の入力電圧Ｖiが入力される、積分器９の第１の入力端子は、第６の抵抗Ｒ２の一端に接続されている。第６の抵抗Ｒ２の他端は、オペアンプ１５０１の反転端子及び第７の抵抗Ｒ２の一端に接続されている。オペアンプ１５０１の非反転端子は接地されている。オペアンプ１５０１の出力端子は、第７の抵抗Ｒ２の他端及び第１の抵抗Ｒ１の一端と接続されている。また、出力電圧Ｖoが入力される、積分器９の第２の入力端子は、第２の抵抗Ｒ１の一端とに接続されている。第１の抵抗Ｒ１の他端は、第２の抵抗Ｒ１の他端とオペアンプ１５０２の反転端子とキャパシタＣ２の一端と抵抗Ｒ３の一端とに接続されている。オペアンプ１５０２の非反転端子は接地されている。オペアンプ１５０２の出力端子は、抵抗Ｒ３の他端とキャパシタＣ２の他端とに接続されており、信号ＩＬが出力される。このように（Ｖi−Ｖo）によりインダクタＬを流れる電流の値が特定され、オペアンプ１５０２に関連してインダクタＬを流れる電流の値が所定の係数をもって積分されるようになっている。
【００４２】
図１６を用いて補償器６の具体的回路例を説明する。補償器６の入力は、出力電圧Ｖoであり、出力は信号ＩＬtrである。補償器６の入力端子は、第８の抵抗Ｒ２の一端に接続されている。第８の抵抗Ｒ２の他端は、オペアンプ１６０１の反転端子と抵抗Ｒ４の一端とに接続されている。オペアンプ１６０１の非反転端子は、基準電圧Ｖref（例えば２Ｖ）のための直流電源Ｖrefの正極側端子に接続されており、直流電源Ｖrefの負極側端子は接地されている。抵抗Ｒ４の他端はキャパシタＣ１の一端に接続されている。キャパシタＣ１の他端はオペアンプ１６０１の出力端子に接続されており、オペアンプ１６０１の出力は信号ＩＬtrとなる。ここでは、（Ｖref−Ｖo）を積分する演算処理が実施される。
【００４３】
図１７を用いて回路５の具体的回路例を説明する。回路５の入力は、信号Ｈys_2及び信号ＩＬtrであり、出力は基準信号ＩＬtr＋Ｈys_2である。信号ＩＬtrが入力されるのは、第９の抵抗Ｒ２の一端であり、信号Ｈys_2が入力されるのは、可変抵抗ＶＲ１の一端である。第９の抵抗Ｒ２の他端及び可変抵抗ＶＲ１の他端は、オペアンプ１７０１の反転端子と第１０の抵抗Ｒ２の一端と接続されている。オペアンプ１７０１の非反転端子は接地されている。オペアンプ１７０１の出力端子は、第１０の抵抗Ｒ２の他端と接続されており、オペアンプ１７０１の出力は基準信号ＩＬtr＋Ｈys_2である。
【００４４】
なお、図１４乃至図１７のような回路を採用する場合には、コンパレータ７は、図１８のような構成となる。すなわち、コンパレータ７の第１の入力はインダクタ電流信号ＩＬであり、第２の入力は基準信号ＩＬtr＋Ｈys_2である。出力は、ドライバ８を介してＭＯＳＦＥＴ１１のスイッチングを行う信号である。基準信号ＩＬtr＋Ｈys_2が入力されるのは第１１の抵抗Ｒ２の一端であり、インダクタ電流信号ＩＬが入力されるのは第１２の抵抗Ｒ２の一端である。第１１及び第１２の抵抗Ｒ２の他端は、コンパレータ１８０１の反転端子に接続されている。コンパレータ１８０１の非反転端子は接地されている。コンパレータ１８０１の出力端子はドライバ８に接続されている。
【００４５】
なお、抵抗Ｒ１の抵抗値は３．３ＫΩ、抵抗Ｒ２の抵抗値は１０ＫΩ、抵抗Ｒ３の抵抗値は１５０ＫΩ、抵抗Ｒ４の抵抗値は２００ＫΩ、抵抗Ｒ５の抵抗値は８０Ω、可変抵抗ＶＲ１の抵抗値は２００ＫΩ、可変抵抗ＶＲ２の抵抗値は１０ＫΩ、キャパシタＣ１の容量は１５０ｐＦ、キャパシタＣ２の容量は２２０ｐＦ、キャパシタＣ３の容量は２２ｐＦ、キャパシタＣ４の容量は０．０１μＦである。
【００４６】
また、ＬＣフィルタ部１０のインダクタＬのインダクタンスが１μＨ、インダクタＬの等価直列抵抗ＲＬを３５ｍΩ、キャパシタＣの容量が５００μＦ、キャパシタＣの等価直列抵抗Ｒｃを０．８ｍΩ、負荷抵抗Ｒoが０．２Ω以上、出力電圧Ｖoが２Ｖであるとすると、図１９に示すような負荷変動とスイッチング周波数の関係が得られた。図１９において横軸は負荷［Ａ］、縦軸はスイッチング周波数［ｋＨｚ］を示す。なお、入力電圧Ｖinは１０Ｖである。このように負荷電流Ｉoが変化しても、スイッチング周波数はほとんど変化しない。また、図２０には入力電圧変動とスイッチング周波数の関係を示す。図２０において横軸は入力電圧Ｖin、縦軸はスイッチング周波数［ｋＨｚ］を示す。図２０においてプロットは負荷電流Ｉo＝１Ａ、負荷電流Ｉo＝４Ａ、負荷電流Ｉo＝６Ａ、負荷電流Ｉo＝８Ａについて行われている。しかし、入力電圧Ｖinが１５Ｖの場合を除き、どの負荷電流Ｉoの場合もスイッチング周波数はほとんど変化していない。入力電圧Ｖinが１５Ｖでも、負荷電流Ｉo＝１Ａの場合にはほとんど変化していない。
【００４７】
以上本発明の一実施の形態を説明したが、本発明はこれに限定されるものではない。例えば上で述べた具体例は降圧型の電源装置についてであるが、本発明は昇圧型や昇降型の電源装置にも適用可能である。また、図７の周波数一定制御部２１のブロック図は一例であって、スイッチング周波数又はスイッチングのパルス幅に応じた、コンパレータ７における閾値のヒステリシス幅を生成できれば、いずれの構成であっても良い。
【００４８】
また、図１４乃至図１８の回路例は一例であって同様の機能を有する様々な回路を採用可能である。
【図面の簡単な説明】
【００４９】
【図１】ＰＷＭ制御を採用した従来の電源装置の機能ブロック図である。
【図２】（ａ）乃至（ｄ）は図１の電源装置の各部における信号波形を表す図である。
【図３】従来の電流ヒステリシス制御方式を採用した電源装置の機能ブロック図である。
【図４】（ａ）乃至（ｃ）は図３の電源装置の各部における信号波形を表す図である。
【図５】入力電圧の変動に応じたスイッチング周波数の変動を表すグラフである。
【図６】本発明の実施の形態に係る電源装置の機能ブロック図である。
【図７】周波数一定制御部の機能ブロック図である。
【図８】（ａ）乃至（ｄ）は、本発明の実施の形態に係る電源装置の各部における信号波形を示す図である。
【図９】（ａ）乃至（ｄ）は、本発明の実施の形態に係る電源装置の各部における信号波形を示す図である。
【図１０】（ａ）乃至（ｅ）は、本発明の実施の形態に係る電源装置の各部における信号波形を示す図である。
【図１１】（ａ）乃至（ｃ）は、本発明の実施の形態に係る電源装置の各部における信号波形を示す図である。
【図１２】（ａ）乃至（ｆ）は、周波数一定制御部の各部における信号波形を示す図である。
【図１３】入力電圧の変動に応じたスイッチング周波数の変動を表すグラフである。
【図１４】スイッチング後の入力電圧Ｖiから信号Ｈys_2を生成するまでの具体的回路例を示す図である。
【図１５】スイッチング後の入力電圧Ｖi及び出力電圧Ｖoからインダクタ電流信号ＩＬを生成するまでの具体的回路例を示す図である。
【図１６】出力電圧Ｖoから信号ＩＬtrを生成するまでの具体的回路例を示す図である。
【図１７】信号Ｈys_2及び信号ＩＬtrから基準信号ＩＬtr＋Ｈys_2を生成するまでの具体的回路例を示す図である。
【図１８】コンパレータの具体的回路例を示す図である。
【図１９】負荷変動とスイッチング周波数との関係を表すグラフである。
【図２０】入力電圧変動とスイッチング周波数との関係を表すグラフである。
【符号の説明】
【００５０】
１  電源装置    ２  周波数一定制御部    ３  インバータ
４  アナログスイッチ    ５  回路    ６  補償器
７  コンパレータ    ８  ドライバ    ９  積分器
１０  ＬＣフィルタ部    １１  ＭＯＳＦＥＴ
Ｄ  ダイオード    Ｖin  入力直流電源
Ｒo  負荷抵抗
【図１】
2005341712.tif 000003
【図２】
2005341712.tif 000004
【図３】
2005341712.tif 000005
【図４】
2005341712.tif 000006
【図５】
2005341712.tif 000007
【図６】
2005341712.tif 000008
【図７】
2005341712.tif 000009
【図８】
2005341712.tif 000010
【図９】
2005341712.tif 000011
【図１０】
2005341712.tif 000012
【図１１】
2005341712.tif 000013
【図１２】
2005341712.tif 000014
【図１３】
2005341712.tif 000015
【図１４】
2005341712.tif 000016
【図１５】
2005341712.tif 000017
【図１６】
2005341712.tif 000018
【図１７】
2005341712.tif 000019
【図１８】
2005341712.tif 000020
【図１９】
2005341712.tif 000021
【図２０】
2005341712.tif 000022