(57)【要約】 【目的】  許容耐圧の範囲内で被試験体の特性を高精度かつ適正に判定可能なことを課題とする。【構成】  被試験コイル３０を接続するための第１，第２の端子Ｐ１，Ｐ２であって、第１の端子が所定の共通電位に接続されるものと、一端を前記共通電位に接続する第１の直流電源１１の他端に一端を接続した第１の半導体スイッチ１２と、第１の半導体スイッチの他端と第２の端子間に接続した第１のダイオードＤ１であって、第１の半導体スイッチのオン時に順方向電流を流すものと、第１の半導体スイッチをオンにして第１，第２の端子間に接続された被試験コイル３０に所定電流を流して後、第１の半導体スイッチをオフさせる制御手段１３とを備える。【選択図】    図１  
2005331340.tif 000002
【特許請求の範囲】
【請求項１】
被試験コイルを接続するための第１，第２の端子であって、該第１の端子が所定の共通電位に接続されるものと、
一端を前記共通電位に接続する第１の直流電源の他端に一端を接続した第１の半導体スイッチと、
前記第１の半導体スイッチの他端と前記第２の端子間に接続した第１のダイオードであって、前記第１の半導体スイッチのオン時に順方向電流を流すものと、
前記第１の半導体スイッチをオンにして前記第１，第２の端子間に接続された被試験コイルに所定電流を流して後、該第１の半導体スイッチをオフさせる制御部とを備えることを特徴とする非破壊試験装置。
【請求項２】
前記第１の半導体スイッチの他端に一端を接続した抵抗と、
前記抵抗の他端に接続した第２の直流電源であって、前記第１の半導体スイッチオフ後の第１のダイオードに逆バイアスを加えるためのもの、とを備えることを特徴とする請求項１記載の非破壊試験装置。
【請求項３】
前記第１の半導体スイッチの他端に一端を接続した定電流回路と、
前記定電流回路の他端に接続した第２の直流電源であって、前記第１の半導体スイッチオフ後の該第１の半導体スイッチに含まれる電極間容量を急速充電して第１のダイオードに逆バイアスを加えるためのもの、とを備えることを特徴とする請求項１記載の非破壊試験装置。
【請求項４】
前記第１の半導体スイッチの他端に一端を接続した第２のダイオードであって、前記第１の半導体スイッチのオン時に順方向電流を流すものと、
前記第２のダイオードの他端に一端を接続したコイルと、
前記コイルの他端に接続した第２の直流電源であって、前記第１の半導体スイッチオン時の前記コイルに所定電流を流すためのもの、とを備えることを特徴とする請求項１記載の非破壊試験装置。
【請求項５】
前記第１の直流電源の他端に一端を接続した第２の半導体スイッチと、
前記第２の半導体スイッチの他端に一端を接続した第２のダイオードであって、前記第２の半導体スイッチのオン時に順方向電流を流すものと、
前記第２のダイオードの他端に一端を接続したコイルと、
前記コイルの他端に接続した第２の直流電源であって、前記第２の半導体スイッチオン時の前記コイルに所定電流を流すためのものと、
前記第１の半導体スイッチの他端と前記第２の半導体スイッチの他端との間に接続した第３のダイオードであって、前記第２のダイオードと同じ極性で接続されたものと、を備え、
前記制御部は、前記第２の半導体スイッチをオンにして前記コイルに所定電流を流して後、前記第１の半導体スイッチと同時又は略同時にオフさせることを特徴とする請求項１記載の非破壊試験装置。
【請求項６】
前記第１，第２の端子間に容量が既知の基準コンデンサを接続したことを特徴とする請求項１乃至５の何れか一つに記載の非破壊試験装置。
【請求項７】
前記被試験コイルに代えて、前記第１，第２の端子間に減衰振動特性が既知の基準コイルを予め接続すると共に、該第１，第２の端子間に実質的に容量成分と見なせる容量性被試験体を接続することを特徴とする請求項１乃至５の何れか一つに記載の非破壊試験装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は非破壊試験装置に関し、更に詳しくは、コイルに流した電流をオフすることにより発生する減衰振動波形を利用して被試験体（コイルや絶縁体等）の非破壊試験を行う非破壊試験装置に関する。
【背景技術】
【０００２】
従来は、測定コイルにインパルス電圧を印加することで該測定コイルに生じた固有の減衰振動電流波形を、基準となるマスタコイルの減衰振動電流波形と比較することによって、前記測定コイルの特性良否を判定するインパルス巻線試験器が知られている（特許文献１）。
【特許文献１】特開昭６１−１６２７５５号公報（第１図，第５図等）
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、測定コイルに高電圧インパルスを加える方式であると、電力の管理が困難であるため該測定コイルの特性を劣化させたり、又は破壊させる恐れが多分にあった。
【０００４】
本発明は上記従来技術の問題点に鑑みなされたもので、その目的とする所は、許容耐圧の範囲内で被試験体の特性を高精度かつ適正に判定可能な非破壊試験装置を提供することにある。
【課題を解決するための手段】
【０００５】
上記の課題は例えば図１（又は図１１）の構成により解決される。即ち、本発明（１）の非破壊試験装置は、被試験コイル３０を接続するための第１，第２の端子Ｐ１，Ｐ２であって、該第１の端子が所定の共通電位に接続（図の例では接地）されるものと、一端を前記共通電位に接続する第１の直流電源１１の他端に一端を接続した第１の半導体スイッチ１２と、前記第１の半導体スイッチの他端と前記第２の端子間に接続した第１のダイオードＤ１であって、前記第１の半導体スイッチのオン時に順方向電流を流すものと、前記第１の半導体スイッチをオンにして前記第１，第２の端子間に接続された被試験コイル３０に所定電流を流して後、該第１の半導体スイッチをオフさせる制御部１３とを備えるものである。
【０００６】
上記構成により、半導体スイッチオフ後の被試験コイル３０に発生する共振減衰振動波形を別途観測し、波形解析することにより被試験コイルのレイヤーショート有／無等を判定する。この場合に、本発明（１）によれば、半導体スイッチ１２の他端と端子Ｐ２間にダイオードＤ１を備えたことにより、半導体スイッチオフ後の被試験コイルを駆動回路から切り離すことが可能となり、被試験コイルの共振に伴う減衰振動波形を十分に維持できる。
【０００７】
本発明（２）では、上記本発明（１）において、例えば図３に示す如く、前記第１の半導体スイッチ１２の他端に一端を接続した抵抗Ｒ１と、前記抵抗の他端に接続した第２の直流電源１４であって、前記第１の半導体スイッチオフ後の第１のダイオードＤ１に逆バイアスを加えるためのもの、とを備えるものである。
【０００８】
本発明（２）によれば、第２の直流電源１４は、スイッチオフ後の被試験コイル３０が比較的大振幅で振動しても、該振動の当初からダイオードＤ１を逆バイアスできる電圧を
出力するため、半導体スイッチオン時の被試験コイル（インダクタンスＬ）に蓄積された全エネルギーをスイッチオフ後の共振減衰振動にロスなく転化でき、よって、より大振幅な波形観測が可能となると共に、これに基づく被試験コイルの高感度かつ精密な特性判定が可能となる。
【０００９】
本発明（３）では、上記本発明（１）において、例えば図６に示す如く、前記第１の半導体スイッチ１２の他端に一端を接続した定電流回路１５と、前記定電流回路の他端に接続した第２の直流電源１４であって、前記第１の半導体スイッチオフ後の該第１の半導体スイッチに含まれる電極間容量ＣＤＳを急速充電して第１のダイオードＤ１に逆バイアスを加えるためのもの、を備えるものである。
【００１０】
本発明（３）によれば、定電流回路１５は、スイッチオフ後の被試験コイル３０が比較的大振幅で振動しても、該振動の当初から半導体スイッチに含まれる電極間容量ＣＤＳを急速充電してダイオードＤ１を逆バイアスできるため、スイッチオン時の被試験コイルに蓄積された全エネルギーをスイッチオフ後の共振減衰振動にロスなく転化でき、よって、より大振幅な波形観測が可能となると共に、これに基づく被試験コイルの高感度かつ精密な特性判定が可能となる。
【００１１】
本発明（４）では、上記本発明（１）において、例えば図７に示す如く、前記第１の半導体スイッチ１２の他端に一端を接続した第２のダイオードＤ２であって、前記第１の半導体スイッチのオン時に順方向電流を流すものと、前記第２のダイオードの他端に一端を接続したコイルＬ２と、前記コイルの他端に接続した第２の直流電源１６であって、前記第１の半導体スイッチオン時の前記コイルＬ２に所定電流を流すためのもの、とを備えるものである。
【００１２】
本発明（４）によれば、スイッチオン時のコイルＬ２に蓄積されたエネルギーにより、スイッチオフ後の半導体スイッチに含まれる電極間容量ＣＤＳを急速充電できるため、被試験コイルの共振減衰振動の当初からダイオードＤ１を有効に逆バイアスできる。
【００１３】
本発明（５）では、上記本発明（１）において、例えば図８に示す如く、前記第１の直流電源１１の他端に一端を接続した第２の半導体スイッチ１７と、前記第２の半導体スイッチ１７の他端に一端を接続した第２のダイオードＤ２であって、前記第２の半導体スイッチ１７のオン時に順方向電流を流すものと、前記第２のダイオードＤ２の他端に一端を接続したコイルＬ２と、前記コイルＬ２の他端に接続した第２の直流電源１６であって、前記第２の半導体スイッチオン時の前記コイルに所定電流を流すためのものと、前記第１の半導体スイッチ１２の他端と前記第２の半導体スイッチ１７の他端との間に接続した第３のダイオードＤ３であって、前記第２のダイオードＤ２と同じ極性で接続されたものと、を備え、前記制御部１３は、前記第２の半導体スイッチ１７をオンにして前記コイルＬ２に所定電流を流して後、前記第１の半導体スイッチ１２と同時又は略同時にオフさせるものである。従って、コイルＬ２にも十分な所定電流を流して後、スイッチオフにできる。
【００１４】
本発明（６）では、上記本発明（１）〜（５）において、例えば図９に示す如く、前記第１，第２の端子間に容量が既知の基準コンデンサＣｒを接続したものである。
【００１５】
本発明（６）によれば、被試験コイル３０の共振周波数が極めて高い場合でも、該被試験コイルに含まれる容量成分を見かけ上増すことができ、これにより共振周波数を下げたレンジで、安定な波形観測及び解析を行える。
【００１６】
本発明（７）では、上記本発明（１）〜（５）において、例えば図１０に示す如く、前
記被試験コイルに代えて、前記第１，第２の端子間に減衰振動特性が既知の基準コイル１８を予め接続すると共に、該第１，第２の端子間に実質的に容量成分ＣＸと見なせる容量性被試験体５０を接続するものである。
【００１７】
本発明（７）によれば、被試験コイルのみならず、実質的に容量成分と見なせるような各種の容量性被試験体５０（フイルムのピンホール等）であっても、その特性も容易に判定できる。
【発明の効果】
【００１８】
以上述べた如く本発明によれば、許容耐圧の範囲内でコイルや絶縁体等からなる被試験体の特性を高精度かつ適正に判定可能となるため、電子部品やその他の部品の安全かつ精密な非破壊試験の実現に寄与するところが極めて大きい。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面に従って本発明に好適なる実施の形態を詳細に説明する。なお、全図を通して同一符号は同一又は相当部分を示すものとする。図１は第１の実施の形態による非破壊試験装置の構成を示す図で、被試験コイルのレイヤーショートを検査する場合の基本的な構成を示している。
【００２０】
図において、この非破壊試験装置１０は、被試験コイル３０を接続するための端子Ｐ１，Ｐ２を備え、一方の端子Ｐ１は所定の共通電位に接続（図では例えば接地）されると共に、他方の端子Ｐ２はダイオードＤ１と半導体スイッチ１２とを介して直流電源１１に接続されている。被試験コイル３０は、図示の如く、インダクタンスＬと抵抗ＲＬとからなる直列回路と、巻線間容量ＣＬとを並列にした等価回路で表せる。制御部１３は半導体スイッチ１２をオンにして被試験コイル３０に所定電流を流して後、この電流を高速で遮断することにより被試験コイル３０にＬ，ＣＬ，ＲＬによる直列共振を起こさせ、その減衰振動電圧波形を波形観測・解析部２０で観測し、波形解析することにより被試験コイル３０のレイヤーショートを検査する。
【００２１】
波形観測・解析部２０は、共振減衰振動電圧の多くが比較的高電圧であることと、被試験コイル固有の共振波形を忠実に観測する必要があることから、高インピーダンスの高電圧プローブ又は同等性能の回路を備える。
【００２２】
被試験コイル３０に流れる電流のオン／オフ制御は、好ましくは、パワーＭＯＳＦＥＴを用いて行われる。パワーＭＯＳＦＥＴは、小型でスイッチング速度が速く、被試験コイル３０からなるインダクタンス負荷を高速でスイッチング制御するのに適している。
【００２３】
挿入図（ａ）にｎチャネルパワーＭＯＳＦＥＴの等価回路を示す。このパワーＭＯＳＦＥＴは、ドレイン−ソース間に設けた理想的なスイッチＳＷと、素子の構造上存在する寄生ダイオードＤと、ドレイン−ソース間容量ＣＤＳとの並列回路で表せる。一般に、インダクタンス負荷をパワーＭＯＳＦＥＴで高速にスイッチングすると、ドレイン−ソース間に最大許容電圧ＶＤＳＳを超える起電力が加わり、アバランシェ破壊を起こす場合があるが、素子に内蔵されるダイオードＤによってこれが回避される。
【００２４】
しかし、この内蔵ダイオードＤが存在すると、挿入図（ｂ）の点線で示す如く、被試験コイル３０による減衰振動の最初の負の半サイクルで、このダイオードＤが導通してしまい、観測対象の減衰振動を維持できない。そこで、本発明では端子Ｐ１，Ｐ２間に被試験コイル３０と直列となるようにダイオードＤ１を設け、ＦＥＴスイッチオフ後の被試験コイル３０に生じる減衰振動を適正に維持させている。以下、この点を詳しく説明する。
【００２５】
図１において、まずダイオードＤ１が無い場合の動作を説明する。今、直流電源１１の電圧を−ＶＥ、ＦＥＴスイッチ導通時のドレイン−ソース間電圧を略０Ｖ、内蔵ダイオードＤの順方向接合電圧をＶＤ、容量ＣＬの端子電圧をｖＣＬとするときに、ＦＥＴスイッチ１２をオンにすると、インダクタンスＬには（１）式、
【００２６】
【数１】
2005331340.tif 000003
【００２７】
に従う電流ｉＬが流れる。
【００２８】
更に、電流ｉＬが所定値に達した時点ｔ０でＦＥＴスイッチ１２をオフにすると、インダクタンスＬに蓄積されたＬ・ｉＬ２／２のエネルギーが該インダクタンスＬに逆起電力を引き起こすことにより、Ｌ，ＲＬ，（ＣＬ＋ＣＤＳ）で構成される直列共振回路を起動する。この時の端子Ｐ２の電圧ｖＰ２は（２）式、
【００２９】
【数２】
2005331340.tif 000004
【００３０】
によって表される。ここで、Ｖｍは所定電流ｉＬの遮断速度で決まる逆起電圧ピーク値、（２Ｌ／ＲＬ）は減衰振動の時定数である。また、その時の共振周波数ｆ１は略（３）式、
【００３１】
【数３】
2005331340.tif 000005
【００３２】
で表される。図１の挿入図（ｂ）に端子電圧ｖＰ２の一部波形を示す。
【００３３】
しかし、やがて共振の正の半サイクルが過ぎて、端子電圧ｖＰ２＝−（ＶＥ＋ＶＤ）にまで下がると、ＦＥＴスイッチ１２の内蔵ダイオードＤがオンとなり、これによってＬ，ＲＬ，（ＣＬ＋ＣＤＳ）で構成される共振回路がショートされてしまい、その後のＬ・ｉＬ２／２のエネルギーは時定数Ｌ／ＲＬで０に収束する。従って、挿入図（ｂ）の点線で示す如く、希望する減衰振動波形が得られない。
【００３４】
本発明では共振による減衰振動を持続させるため、端子Ｐ２とＦＥＴスイッチ１２との間にダイオードＤ１を設けている。この場合も、振動の最初の１／４周期は容量ＣＤＳを含んで上記（３）式と同じ周波数ｆ１で共振するが、端子電圧ｖＰ２がそのピーク値Ｖｍに達して後、下降し始めると、容量ＣＤＳに蓄積された電荷が急には放電されないため、ダイオードＤ１がオフし、これによって共振回路が容量ＣＤＳから切り離される。その後の共振周波数ｆ２は（４）式、
【００３５】
【数４】
2005331340.tif 000006
【００３６】
となる。即ち、被試験コイル３０に固有の共振が得られる。
【００３７】
隣接する巻き線ターン間の短絡、即ち、レイヤーショートがある場合、これを等価的にみると短絡した巻き線ターン数の二次巻き線が短絡したことと同等になる。このようなコイルに一定時間電流を流し、その電流を遮断すれば減衰振動が発生するのであるが、レイヤーショートした部分には損失電流が流れるため減衰振動波形は正常なコイルに比べ変化する。かかる変化は減衰時間の短縮や共振の高周波化などとなって表れるのでこの変化を観察することでレイヤーショートの有無を検査することができる。
【００３８】
図２は第１の実施の形態による非破壊試験装置の動作を説明する図で、上記図１の構成により被試験コイル（インバータ用コイル，巻き数３０００Ｔ，インダクタンス２００ｍＨ）を試験した場合の振動波形を示している。図２（Ａ）は巻き線ショート無し（即ち、比較の基準となるマスタコイル）の場合、図２（Ｂ）は巻き線に１ターン分のショートが有る場合をそれぞれ示す。
【００３９】
図２のケースでは必ずしも両波形間の相違が顕著では無いが、他にも様々なレイヤーショートサンプルをマスタコイルと比較した結果、振動振幅はレイヤーショート有りの方が速く（急激に）減衰し、また、減衰振動の始まりから所定数ｎ個目の頂点に達するまでの時間はレイヤーショート有りの方が短くなる、等の傾向があることが分かった。そこで、波形観測・解析部２０は、好ましくは被試験コイルのタイプに応じてその波形解析にこれらの特徴的な現象を選択利用し、レイヤーショート有／無の判定を行う。
【００４０】
ところで、実際には数百／数千ターン巻いたコイルの中の数ターンのレイヤーショートを検出する必要があり、このような状況下では減衰振動波形の変化が非常に小さい。また上記図１の構成による減衰振動の最初の１／４周期では、インダクタンスＬに蓄えられたエネルギーが、容量ＣＬのみならずダイオードＤ１を介してドレイン−ソース間容量ＣＤＳも充電することになるため、振動のピーク電圧Ｖｍが著しく低下し、また減衰振動の状態も縮退されるため、正常なコイルとレイヤーショートしたコイルとの区別がつきにくくなる。しかも、被試験コイルの容量ＣＬが相対的に大きい場合は良いが、容量ＣＬが小さい場合は、容量ＣＤＳが影響する割合が大きくなり、このためにレイヤーショート有／無の判定が一層困難になる。
【００４１】
そこで、以下の第２〜第５の各実施の形態ではＦＥＴスイッチ１２のオフと同時に別途回路により容量ＣＤＳを高速で充電することにより、ダイオードＤ１を速やかに逆バイアスし、これによって減衰振動の当初からドレイン−ソース間容量ＣＤＳの影響を排除している。以下、具体的に説明する。
【００４２】
図３は第２の実施の形態による非破壊試験装置の構成を示す図で、ＦＥＴスイッチオフ後の容量ＣＤＳを直流高圧電源１４（本発明の第２の直流電源に相当）に接続された抵抗Ｒ１により急速充電する場合を示している。図において、ＦＥＴスイッチ１２がオンしている時の容量ＣＤＳの電圧を略０Ｖとすると、ＦＥＴスイッチ１２がオフしたことにより抵抗Ｒ１を介して容量ＣＤＳには（５）式、
【００４３】
【数５】
2005331340.tif 000007
【００４４】
に従う充電電流ｉ（ｔ）が流れる。そして、これにより容量ＣＤＳの端子電圧（即ち、ダイオードＤ１のカソード電圧）ｖ（ｔ）は（６）式、
【００４５】
【数６】
2005331340.tif 000008
【００４６】
に従って上昇する。
【００４７】
このとき、充電電流ｉ（ｔ）を十分に大きくすることで、ダイオードＤ１はＦＥＴスイッチオフの当初から逆バイアス（カットオフ）されることになり、こうして共振振動の全サイクルに渡ってドレイン−ソース間容量ＣＤＳの影響が取り除かれる。充電電流ｉ（ｔ）を大きくするには、直流高圧電源１４の電圧ＶＨを高く選ぶこと及び又は充電回路の時定数ＣＤＳＲ１（即ち、抵抗Ｒ１）を端子電圧ｖＰ２の立ち上がりよりも十分に速く選ぶことで実現できる。これにより、被試験コイル３０のみからなる共振回路を構成できると共に、インダクタンスＬに蓄えられたエネルギーをより大きな振幅Ｖｍ’の振動に転化でき、その波形解析によって被試験コイル３０の微妙なレイヤーショートを容易かつ的確に見つけることが可能となる。挿入図（ｂ）に減衰振動波形の一部を示す。
【００４８】
図４，図５は第２の実施の形態による非破壊試験装置の動作を説明する図であり、まず図４は上記図３の構成（但し、ＶＨ＝９８Ｖ）により，上記図２と同一の被試験コイルを試験した場合の振動波形を示している。図４において、振動のピーク電圧Ｖｍ’は共に９８Ｖ付近にまで達しており、レイヤーショートの有無による波形の相違がより顕著に現れている。例えば振動振幅はレイヤーショート有りの方が速く（急激に）減衰している。
【００４９】
図５はテレビ用コイル（巻き数が数百ターン，φ３０×４０ｍｍの空芯コイル）に棒状フェライトコアを４本挿入して試験した場合の減衰振動波形を示している。両波形を比較すると、振動振幅はレイヤーショート有りの方が速く（急激に）減衰している。また、減衰振動の始まりから１０個目の頂点に達するまでの時間はレイヤーショート有りの方が短くなっている。
【００５０】
図６は第３の実施の形態による非破壊試験装置の構成を示す図で、ＦＥＴスイッチオフ後の容量ＣＤＳを直流高圧電源１４に接続された定電流回路１５により急速充電する場合を示している。図において、ＦＥＴスイッチ１２がオンしている時の容量ＣＤＳの電圧を略０Ｖとすると、ＦＥＴスイッチ１２がオフしたことにより定電流回路１５を介して容量ＣＤＳには定電流ＩＣが供給され、これにより容量ＣＤＳの端子電圧ｖ（ｔ）は（７）式、
【００５１】
【数７】
2005331340.tif 000009
【００５２】
に従って上昇する。
【００５３】
このとき、充電電流ＩＣを十分に大きくすることで、ダイオードＤ１はＦＥＴスイッチオフの当初から逆バイアス（カットオフ）されることになり、こうして共振振動の全サイクルに渡ってドレイン−ソース間容量ＣＤＳの影響が取り除かれる。これにより、被試験コイル３０のみからなる共振回路を構成できると共に、インダクタンスＬに蓄えられたエネルギーをより大きな振幅の振動にて転化でき、その波形解析によって被試験コイル３０の微妙なレイヤーショート有／無を容易かつ的確に判定可能となる。挿入図（ｂ）に減衰振動波形の一部を示す。
【００５４】
図７は第４の実施の形態による非破壊試験装置の構成を示す図で、ＦＥＴスイッチオフ後の容量ＣＤＳを直流電源１６に接続されたコイルＬ２と、ダイオードＤ２との直列回路により充電する場合を示している。図において、ＦＥＴスイッチ１２がオンしている時の容量ＣＤＳの電圧を略０Ｖとすると、ＦＥＴスイッチ１２がオフしたことによりコイル（インダクタンス）Ｌ２に蓄えられたエネルギーがダイオードＤ２を介して容量ＣＤＳに供給され、これにより容量ＣＤＳの端子電圧ｖ（ｔ）は時間π√（Ｌ２ＣＤＳ）／２でピークに達する。
【００５５】
このとき、充電電流ｉ（ｔ）を十分に大きくすることで、ダイオードＤ１はＦＥＴスイッチオフの当初から逆バイアスされることになり、こうして共振振動の全サイクルに渡ってドレイン−ソース間容量ＣＤＳの影響が取り除かれる。充電電流ｉ（ｔ）を大きくするには、直流電圧ＶＧを高くすること及び又はＦＥＴスイッチオン時のインダクタンスＬ２に流れる所定電流を多くすることで容易に実現できる。挿入図（ｂ）に減衰振動波形の一部を示す。
【００５６】
図８は第５の実施の形態による非破壊試験装置の構成を示す図で、上記図７の回路のインダクタンスＬ２に流れる所定電流を増す場合を示している。上記図７においてＦＥＴスイッチ１２の電流容量が小さく、被試験コイル３０とインダクタンスＬ２とに十分な電流を流せない場合には、ＦＥＴスイッチを並列に設ける。図８において、ダイオードＤ２のカソード側に、ＦＥＴスイッチ１７とダイオードＤ３とからなる回路を図示の如く設け、ＦＥＴスイッチ１７をＦＥＴスイッチ１２と同一（又は略同一）のタイミングで遮断する。一方、ＦＥＴスイッチ１７のオンタイミングについては、ＦＥＴスイッチ１２と同一にしてもよいが、例えばＦＥＴスイッチ１７を先にオンすることで、該ＦＥＴスイッチ１７をより長い時間オンにすることになり、これによって遮断前のインダクタンスＬ２により大きな所定電流を流す（エネルギーを蓄える）ことができる。ＦＥＴスイッチ１７を先にオンした期間は、ダイオードＤ３が逆バイアスされることにより、ダイオードＤ１側への影響を遮断できる。
【００５７】
なお、一般にＦＥＴの等価出力容量（ＣＤＳに相当）は出力電圧ＶＤＳが低電圧の時に大容量となるため、好ましくは、ＦＥＴスイッチ１７をＦＥＴスイッチ１２よりも僅かに早いタイミングにターンオフ開始させる。こうすれば、その後のＦＥＴスイッチ１２をターンオフ開始させるタイミングには、既にＦＥＴスイッチ１７の等価出力容量ＣＤＳ２をある程度の電圧（図の例ではダイオードＤ３の順方向電圧程度）にまでプリチャージさせ
ておくことが可能となり、これに続くチャージアップの速度（即ち、ダイオードＤ１の逆バイアス速度）を速めることが可能となる。なお、挿入図（ｂ）に示す如く、ダイオードＤ３にツェナーダイオードＺＤ又は１又は２以上のダイオードＤ４を直列に接続することにより、ＦＥＴスイッチ１７の等価出力容量ＣＤＳ２を、より高い任意の電圧にまでプリチャージさせておくことが可能となる。こうしてＦＥＴスイッチ１７のターンオフタイミングを適正に合わせ込むことにより、ダイオードＤ１の逆バイアス速度を最適化できる。
【００５８】
図９は第６の実施の形態による非破壊試験装置の構成を示す図で、被試験コイルを接続するための端子Ｐ１，Ｐ２間に容量が既知の基準コンデンサＣｒを接続した場合を示している。被試験コイルの中には高周波用など巻き線数の少ないコイル等があり、コイルの巻線間容量ＣＬが非常に小さい場合がある。この場合は、共振周波数ｆ２（又はｆ１）が高くなるため、正常な被試験コイルとレイヤーショートした被試験コイルとの区別がつきにくくなる。そこで、本第６の実施の形態では被試験コイル３０を接続する端子Ｐ１，Ｐ２に予め容量が既知の基準コンデンサＣｒを並列に接続する構成とすることで、共振周波数ｆ２（又はｆ１）を所望に低下させ、レイヤーショート有／無の区別がつき易くなっている。
【００５９】
図１０は第７の実施の形態による非破壊試験装置の構成を示す図で、被試験コイル３０を接続するための端子Ｐ１，Ｐ２の間に、該被試験コイル３０に代えて、予め減衰振動特性が既知の基準コイル１８を接続すると共に、該端子Ｐ１，Ｐ２の間にコンデンサと見なせる容量性被試験体５０を接続する場合を示している。基準コイル１８は良品コイルであればよく、その共振振動特性は既知である。この基準コイル１８と並列に容量性被試験体５０（ＣＸ）を接続することで、基準コイル１８との減衰振動波形の相違を調べ、容量性被試験体５０の良否などを検査する。例えば容量性被試験体５０の部分放電の有無を検査できる。
【００６０】
被試験体がコンデンサと見なせる容量性被試験体５０の検査には、電池内部のセパレータの絶縁耐電圧検査、フイルムのピンホール検査、電線間の絶縁耐電圧検査、多層プリント基板の絶縁耐電圧検査、等が含まれる。
【００６１】
図１１は第８の実施の形態による非破壊試験装置の構成を示す図で、上記図３の非破壊試験装置における直流電源１１，１４の極性を反転させた場合を示している。ここでは直流電源１１の極性を上記図１のものと反転させている。この非破壊試験装置は、上記本発明（１）の構成に照らしてみると、被試験コイル３０を接続するための第１，第２の端子Ｐ１，Ｐ２であって、該第１の端子が所定の共通電位に接続（図の例では接地）されるものと、一端を前記共通電位に接続する第１の直流電源１１の他端に一端を接続した第１の半導体スイッチ１２’と、前記第１の半導体スイッチの他端と前記第２の端子間に接続した第１のダイオードＤ１であって、前記第１の半導体スイッチのオン時に順方向電流（図１と反対方向）を流すものと、前記第１の半導体スイッチをオンにして前記第１，第２の端子間に接続された被試験コイル３０に所定電流を流して後、該第１の半導体スイッチをオフさせる制御部１３とを備えるものであり、この構成も上記本発明（１）に含まれることは明らかである。
【００６２】
また、直流高圧電源１４の極性も反転されているため、抵抗Ｒ１を介してＦＥＴスイッチオフ後の容量ＣＤＳを急速に負に充電し、これによって減衰振動の当初よりダイオードＤ１を逆バイアスする。またこのｐチャネルパワーＭＯＳＦＥＴスイッチ１２’については、ソースＳを基準にゲートＧに負バイアスを加えればオンする。従って、電源の正負は問わない。なお、図示しないが、上記のように電源や回路の極性を反転できることは、上記他の各発明及び各実施の形態についても同様である。
【００６３】
また、上記各実施の形態では半導体スイッチ１２，１２’としてｎチャネルとｐチャネルのパワーＭＯＳＦＥＴを使用したがこれに限らない。他のＦＥＴ又はトランジスタを使用したスイッチ回路を使用できる。
【００６４】
また、上記本発明に好適なる複数の実施の形態を述べたが、本発明の思想を逸脱しない範囲内で各部の構成、制御、処理及びこれらの組み合わせの様々な変更が行えることは言うまでも無い。
【図面の簡単な説明】
【００６５】
【図１】第１の実施の形態による非破壊試験装置の構成を示す図である。
【図２】第１の実施の形態による非破壊試験装置の動作を説明する図である。
【図３】第２の実施の形態による非破壊試験装置の構成を示す図である。
【図４】第２の実施の形態による非破壊試験装置の動作を説明する図である。
【図５】第２の実施の形態による非破壊試験装置の動作を説明する図である。
【図６】第３の実施の形態による非破壊試験装置の構成を示す図である。
【図７】第４の実施の形態による非破壊試験装置の構成を示す図である。
【図８】第５の実施の形態による非破壊試験装置の構成を示す図である。
【図９】第６の実施の形態による非破壊試験装置の構成を示す図である。
【図１０】第７の実施の形態による非破壊試験装置の構成を示す図である。
【図１１】第８の実施の形態による非破壊試験装置の構成を示す図である。
【符号の説明】
【００６６】
１０  非破壊試験装置
１１，１６  直流電源
１２，１２’，１７  半導体（ＦＥＴ）スイッチ
１３  制御部
１４  直流高圧電源
１５  定電流回路
１８  基準コイル
２０  波形観測・解析部
５０  容量性被試験体
３０  被試験コイル
【図１】
2005331340.tif 000010
【図２】
2005331340.tif 000011
【図３】
2005331340.tif 000012
【図４】
2005331340.tif 000013
【図５】
2005331340.tif 000014
【図６】
2005331340.tif 000015
【図７】
2005331340.tif 000016
【図８】
2005331340.tif 000017
【図９】
2005331340.tif 000018
【図１０】
2005331340.tif 000019
【図１１】
2005331340.tif 000020