(57)【要約】    【課題】  隣接した回路から発生した外来磁界ノイズによって生じる誘導電流を低減し、また、インダクタから輻射される電磁ノイズを抑制し、且つＩＣや伝送装置のコストの増加の課題を解消するフィルタ回路及び該フィルタ回路を備えた光モジュール、ＩＣ、コネクタ、伝送装置及び伝送システムを提供することにある。    【解決手段】  容量素子やインダクタなどの受動素子で形成されるフィルタ回路において、前記フィルタ回路を形成するインダクタが同一平面の鉛直方向に中心軸を持ち且つそれぞれの中心軸の位置の異なる２つの巻き線で構成されており、２つの前記巻き線が、それぞれに流れる信号電流が反対の回転方向の渦を巻くようにし、且つ外来磁界ノイズにより生じる誘導電流が逆方向に流れるように接続していることを特徴とする。【選択図】  図１
2005341118.tif 000002
【特許請求の範囲】
【請求項１】
インダクタ、容量素子及び抵抗素子の受動素子で形成されるフィルタ回路であって、
前記インダクタは、同一平面の鉛直方向に中心軸を持ち且つそれぞれの中心軸の位置の異なる少なくとも２つの巻き線で構成し、前記少なくとも２つの巻き線が、それぞれに流れる信号電流が反対の回転方向の渦を巻くように形成し、且つ外来磁界ノイズにより生じる誘導電流が逆方向に流れるように接続して構成されることを特徴とするフィルタ回路。
【請求項２】
請求項１記載のフィルタ回路において、前記少なくとも２つの巻き線の中心部に磁性体を有することを特徴とするフィルタ回路。
【請求項３】
インダクタ、容量素子及び抵抗素子の受動素子で形成されるフィルタ回路であって、
前記インダクタは、第１巻き線と、該第１巻き線の鉛直方向に位置し、一端を前記第１巻き線に接続した第２巻き線と、前記第１巻き線と同一平面上に位置し、第１巻き線と異なる位置に中心軸を持ち、一端を前記第２巻き線に接続した第３巻き線と、前記第３巻き線の鉛直方向に位置し、一端を前記第３巻き線に接続した第４巻き線とで構成し、前記第１巻き線と前記第２巻き線は、それぞれに流れる信号電流が同じ回転方向の渦を巻くように形成し、前記第３巻き線と前記第４巻き線は、それぞれに流れる信号電流が前記第１巻き線あるいは前記第２巻き線に流れる信号電流とは反対の回転方向の渦を巻くように形成し、外来磁界ノイズにより、前記第１巻き線と前記第２巻き線に生じる誘導電流と、前記第３巻き線と前記第４巻き線に生じる誘導電流が逆方向に流れるように前記第２巻き線と前記第３巻き線を接続して構成されることを特徴とするフィルタ回路。
【請求項４】
個別部品のチップコイル、チップコンデンサ及びチップ抵抗を用いて形成したフィルタ回路であって、
前記チップコイルは、同一平面の鉛直方向に中心軸を持ち、且つ中心軸の位置の異なる少なくとも２つの巻き線で形成され、前記少なくとも２つの巻き線はそれぞれに流れる信号電流が互いに反対の回転方向の渦を巻くように形成し、且つ外来磁界ノイズによりそれぞれの巻き線に生じる誘導電流が逆方向に流れるように接続して構成されることを特徴とするフィルタ回路。
【請求項５】
ドライバ回路とレシーバ回路とを伝送路で接続して構成される伝送システムであって、
前記伝送路に、請求項１から請求項４のいずれか一つに記載のフィルタ回路をハイパスフィルタ回路として備えたことを特徴とする伝送システム。
【請求項６】
ドライバ回路とレシーバ回路とを伝送路で接続して構成される伝送システムであって、
前記伝送路に、請求項１から請求項４のいずれか一つに記載のフィルタ回路を前記伝送路における波形劣化を補償するハイパスフィルタ回路としてパッケージ化したフィルタＩＣを備えたことを特徴とする伝送システム。
【請求項７】
論理演算処理する論理回路を有する論理ＩＣ内に、請求項１から請求項４のいずれか一つに記載のフィルタ回路を備えたことを特徴とする論理ＩＣ。
【請求項８】
請求項１から請求項４のいずれか一つに記載のフィルタ回路を搭載したダイと論理回路を搭載したダイとをパッケージ内に混載実装したことを特徴とするマルチチップモジュール。
【請求項９】
伝送路間を接続するコネクタであって、請求項１から請求項４のいずれか一つに記載のフィルタ回路をチップ化したフィルタチップを内包することを特徴とするフィルタ搭載型コネクタ。
【請求項１０】
光ファイバを接続した光モジュールから得られる伝送信号の転送経路をスイッチＩＣで決定して伝送する伝送装置であって、
前記光モジュールまたは前記スイッチＩＣ内の伝送路に、請求項１から請求項４のいずれか一つに記載のフィルタ回路をハイパスフィルタ回路として備えたことを特徴とする伝送装置。
【請求項１１】
光ファイバを接続した光モジュールと該光モジュールから得られる伝送信号の転送経路を決定するスイッチＩＣとを実装したスイッチボードの複数を、伝送路を形成したバックボードにバックプレーンコネクタで電気的に接続して構成される伝送装置であって、
前記光モジュールまたは前記スイッチＩＣまたは前記バックプレーンコネクタ内の伝送路に、請求項１から請求項４のいずれか一つに記載のフィルタ回路をハイパスフィルタ回路として備えたことを特徴とする伝送装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、外来磁界ノイズによる信号波形劣化の影響を受けにくく、且つ輻射電磁ノイズの発生を低減することが可能なフィルタ回路のに関するものであり、特に高速信号を送受信するＩＣ、およびそれを用いて構成される通信機器、サーバ、通信ＩＣなどの装置に関する。
【背景技術】
【０００２】
近年、ＩＣ間や伝送装置間のデータ転送容量が急速に増加しており、これに伴いＩＣや伝送装置を構成するドライバ回路とレシーバ回路を電気的に接続する伝送路１本当りのデータ伝送速度においては、たとえば２．５Ｇビット／秒や１０Ｇビット／秒といった高速化が進んでいる。このようなデータ伝送速度の高速化は、伝送路における表皮効果や誘電体損失の増加を招き、信号波形の劣化が顕著となる。この信号波形の劣化を補償するために、ドライバ回路やレシーバ回路あるいは伝送路上に、誘電体損失や導体損失の影響を補償するためのイコライザ回路（ハイパスフィルタ回路）を設けたＩＣや伝送装置が作製されつつある。
【０００３】
また、データ転送速度の高速化は、伝送路間の電磁干渉により生じる高周波ノイズの増大を招くことから、高周波ノイズを低減するためのローパスフィルタ回路をドライバ回路やレシーバ回路あるいは伝送路上に設けることも多い。
【０００４】
これらのフィルタ回路は、一般にインダクタや容量素子といった受動素子によって構成されている。フィルタ回路を構成するインダクタは、外来磁界ノイズがインダクタを構成する巻き線の中心部に入射されると、外来磁界ノイズをキャンセルする方向に誘導電流が誘起されるため、数百μＡといった大きな電流ノイズが伝送信号に重畳されてデータの欠落や伝送装置の誤作動が発生する場合がある。また、インダクタに信号電流を伝送すると、インダクタより電磁ノイズが輻射されるため、他の回路や装置の誤作動を招く場合がある。この課題を解決する手段として、特許文献１に示すように、回路を含むＩＣ全体を、接地した導体板（シールドケース）で外部回路より遮蔽することにより、外部磁界ノイズの影響を低減し、且つ回路からの輻射電磁ノイズを低減する方法がある。
【０００５】
【特許文献１】特開平６−３５０２８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記方法では、接地導体板の外部からのノイズの影響を低減することは可能であるが、接地導体板で遮蔽した回路内において輻射された電磁ノイズによってインダクタに生じる誘導電流を低減することはできず、また、ＩＣとは別に接地導体板を設ける必要があることからＩＣや伝送装置のコストの増加につながるという課題がある。
【０００７】
そこで、本発明は、これらの課題である、隣接した回路から発生した外来磁界ノイズによって生じる誘導電流を低減し、また、インダクタから輻射される電磁ノイズを抑制し、且つＩＣや伝送装置のコストの増加を解消するフィルタ回路及び該フィルタ回路を備えたＩＣや伝送装置を提供することを目的としたものである。
【課題を解決するための手段】
【０００８】
上記目的を達成するために、本発明は、ハイパスフィルタ回路などのフィルタ回路を構成するインダクタは、同一平面の鉛直方向に中心軸を持ち且つそれぞれの中心軸の位置の異なる少なくとも２つの巻き線で形成し、それぞれの巻き線を巻き線より輻射される電磁ノイズが互いに逆符号持つように巻き、外来磁界ノイズにより生じる誘導電流を相殺するように接続して構成されることを特徴とする。
【０００９】
具体的には、本発明は、フィルタ回路を構成するインダクタにおいて、一端を入力とした第１巻き線と、前記第１巻き線と同一平面内に配置し一端を前記第１巻き線に接続し、他端を出力とした第２巻き線とで構成し、第１巻き線と第２巻き線のそれぞれに流れる信号電流が反対の回転方向の渦を巻くように構成し、外来磁界ノイズにより第１巻き線と第２巻き線に生じる誘導電流が逆方向に流れるように第１巻き線と第２巻き線を接続して構成したことを特徴とするものである。
【００１０】
また、本発明は、ドライバ回路とレシーバ回路とを伝送路で接続して構成される伝送システムであって、前記伝送路に、前記フィルタ回路をハイパスフィルタ回路として備えたことを特徴とする。
【００１１】
また、本発明は、ドライバ回路とレシーバ回路とを伝送路で接続して構成される伝送システムであって、前記伝送路に、前記フィルタ回路を前記伝送路における波形劣化を補償するハイパスフィルタ回路としてパッケージ化したフィルタＩＣを備えたことを特徴とする。
【００１２】
また、本発明は、論理演算処理する論理回路を有する論理ＩＣ内に、前記フィルタ回路を備えたことを特徴とする論理ＩＣである。
【００１３】
また、本発明は、前記フィルタ回路を搭載したダイと論理回路を搭載したダイとをパッケージ内に混載実装したことを特徴とするマルチチップモジュールである。
【００１４】
また、本発明は、伝送路間を接続するコネクタであって、前記フィルタ回路をチップ化したフィルタチップを内包することを特徴とするフィルタ搭載型コネクタである。
【００１５】
また、本発明は、光ファイバを接続した光モジュールから得られる伝送信号の転送経路をスイッチＩＣで決定して伝送する伝送装置であって、前記光モジュールまたは前記スイッチＩＣ内の伝送路に、前記フィルタ回路をハイパスフィルタ回路として備えたことを特徴とする。
【００１６】
また、本発明は、光ファイバを接続した光モジュールと該光モジュールから得られる伝送信号の転送経路を決定するスイッチＩＣとを実装したスイッチボードの複数を、伝送路を形成したバックボードにバックプレーンコネクタで電気的に接続して構成される伝送装置であって、前記光モジュールまたは前記スイッチＩＣまたは前記バックプレーンコネクタ内の伝送路に、前記フィルタ回路をハイパスフィルタ回路として備えたことを特徴とする。
【発明の効果】
【００１７】
本発明によれば、フィルタ回路を構成するインダクタを同一平面の鉛直方向に中心軸を持ち且つそれぞれの中心軸の位置の異なる２つの巻き線で形成し、それぞれの巻き線を巻き線より輻射される電磁ノイズが互いに逆符号持つように巻き線を巻き、外来磁界ノイズにより生じる誘導電流を相殺するように構成とすることで、比較的遠方の回路や装置からの外来磁界ノイズのみならず、隣接した回路からの外来磁界ノイズによる影響についても同様に低減することができ、且つフィルタ回路からの輻射電磁ノイズも低減することができる。
【００１８】
また、本発明によれば、誘導電流や輻射電磁ノイズを低減するフィルタ回路は、接地導体板を用いる必要がなく、ＩＣや伝送装置にかかる組立費等のコストの増加を抑えることが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係るフィルタ回路、論理ＩＣ、マルチチップモジュール、フィルタ搭載型コネクタ、伝送装置及び伝送システムの実施の形態について図面を用いて説明する。
【００２０】
［第１の実施の形態］
まず、本発明に係る第１の実施の形態であるフィルタ回路について図面を参照して説明する。
【００２１】
[実施例１]
まず、本発明に係るフィルタ回路の実施例１について説明する。
【００２２】
図１（ａ）は、Ｓｉ基板等上に作製した本発明のハイパスフィルタ回路の実施例１を示す構成図、図１（ｂ）は本発明のハイパスフィルタ回路の実施例１を示す回路図である。第１の実施の形態のハイパスフィルタ回路は、同一平面の鉛直方向に中心軸を持ち且つそれぞれの中心軸の位置の異なる２つの巻き線１０２ａ、１０２ｂで構成し、一端を接地端子１０９に接続したインダクタ１０１と、一端を前記インダクタ１０１に接続した第１抵抗素子１０３と、一端を前記第１抵抗素子１０３に接続し、他端を外部回路より信号を入力する入力端子１０７に接続した第２抵抗素子１０４と、一端を前記第１抵抗素子１０３に接続し、他端を外部回路に信号を出力する出力端子１０８に接続した第３抵抗素子１０５と、一端を前記入力端子１０７に接続し、他端を前記出力端子１０８に接続した容量素子１０６とで構成される。特に、インダクタ１０１は、信号電流を伝送した場合にそれぞれの巻き線より輻射される磁界が逆位相となり、且つ同一ベクトルを持つ外来磁界ノイズ（１０ＧＨｚ〜５ＧＨｚ程度あるいはそれ以上）より生じる誘導電流を相殺するように、２つの巻き線１０２ａ、１０２ｂで構成していることを特徴とする。すなわち、２つの巻き線１０２ａ、１０２ｂにおいては、それぞれに流れる信号電流を反対の回転方向の渦を巻くようにし、且つ外来磁界ノイズにより生じる誘導電流が逆方向に流れるように接続していることを特徴とする。
【００２３】
さらに、本発明のフィルタ回路においてインダクタを構成する２つの巻き線１０２ａ、１０２ｂを、同一のインダクタンス特性を持つように構成することで、それぞれに生じる誘導電流や輻射電磁ノイズを効率的に相殺することが可能となる。
【００２４】
さらに、インダクタ１０１を構成する伝送路の長さを、低減すべき外来磁界ノイズ（１０ＧＨｚ〜５ＧＨｚ程度）の波長（３〜６ｃｍ程度）の５分の１もしくは伝送信号（１０ＧＨｚ〜１ＧＨｚ程度）の帯域波長（３〜３０ｃｍ程度）の５分の１のいずれか短い方の長さ以下とする。これは、それぞれの巻き線で生じる誘導電流の位相差を小さくすることで効果的に外来磁界ノイズの影響を低減し、且つそれぞれの巻き線より輻射される電磁ノイズの位相差を小さくすることで電磁ノイズの総和を小さくするためである。言い換えると、インダクタを構成する伝送路の長さを短くすることで、より高周波の外来磁界ノイズによる伝送波形劣化を効果的に低減することが可能となり、且つインダクタから輻射される電磁ノイズの低減効果も大きくなる。
【００２５】
図２（ａ）は、図１に示したフィルタ回路において、最大振幅が１Ｗｂ程度の磁界強度を持つ外来磁界ノイズにより、それぞれの巻き線１０２ａ、１０２ｂに生じる誘導電流量２０１ａ、２０１ｂと、それぞれの誘導電流量の総和２０１ｃと、本発明の効果の比較のために図１に示したインダクタ１０１と同等のインダクタンス値を持つインダクタを１つの巻き線で構成した比較例の場合に生じる誘導電流量２０１ｄを示しており、横軸を時間とし、縦軸を電流量とする。
【００２６】
本発明のインダクタにおいて、一方の巻き線１０２ａに生じる誘導電流量２０１ａと、他方の巻き線１０２ｂに生じる誘導電流量２０１ｂは、互いに逆符号となっており、その振幅は同程度の大きさとなっている。つまり、２つの巻き線１０２ａ、１０２ｂに生じる誘導電流量の総和２０１ｃをほぼゼロとすることができる。一方、インダクタを１つの巻き線で構成した比較例の場合に生じる最大の誘導電流量２０１ｄは、０．２ｍＡ以上となるため、本発明のインダクタ構成に比べて信号波形劣化が大きくなる。
【００２７】
以上のことから、本発明に係る容量素子１０６や抵抗素子１０３〜１０５やインダクタ１０１の受動素子で形成されるハイパスフィルタ回路において本発明のインダクタ構成を用いることにより、１０ＧＨｚ〜５ＧＨｚ程度あるいはそれ以上の外来磁界ノイズによる１０ＧＨｚ〜１ＧＨｚ程度あるいはそれ以上の伝送信号の伝送波形劣化の影響を低減することが可能となる。
【００２８】
図２（ｂ）は、図１に示したフィルタ回路において、最大振幅が１６ｍＡ程度の信号電流がインダクタ１０１に流れた場合のそれぞれの巻き線１０２ａ、１０２ｂの中心部における磁界の強度２０２ａ、２０２ｂと、それぞれの磁界強度の総和２０２ｃと、本発明の効果の比較のために図１に示したインダクタ１０１と同等のインダクタンス値を持つインダクタを１つの巻き線で構成した比較例の場合の磁界の強度２０２ｄを示しており、横軸を時間とし、縦軸を磁界強度とする。
【００２９】
本発明のインダクタにおいて、一方の巻き線１０２ａより輻射される磁界強度２０２ａと、他方の巻き線１０２ｂより輻射される磁界強度２０２ｂは、互いに逆符号となっており、その振幅は同程度の大きさとなっている。つまり、２つの巻き線１０２ａ、１０２ｂより輻射される磁界強度の総和２０３ｃをほぼゼロとすることができる。一方、インダクタを１つの巻き線で構成した比較例の場合に生じる最大の磁界強度２０２ｄは、１００Ｗｂ以上となるため、本発明のインダクタ構成に比べて外部回路に対する影響が大きい。
【００３０】
以上のことから、本発明のインダクタ構成を用いることにより、輻射する電磁ノイズを低減し、外部回路や装置等に対して与える影響を低減できる。
【００３１】
本実施例では、ハイパスフィルタ回路を搭載する基板としてＳｉ基板の場合を示したが、特にＳｉ基板に限定されるものではなく、セラミック基板やたとえばＧａＡｓなどの他の半導体基板を用いた場合においても同様の効果を得ることができる。また、フィルタ回路として広域の周波数帯のみを通過させるハイパスフィルタ回路を示したが、本発明のインダクタ構成を用いることにより、低域の周波数帯域のみを通過させるローパスフィルタ回路や特定の周波数帯域のみを通過させるバンドパスフィルタ回路においても、同様の効果を得ることができる。
【００３２】
上記のようにインダクタを構成することにより、比較的遠方の回路や装置からの外来磁界ノイズのみならず、隣接した回路からの外来磁界ノイズによる影響を低減することができ、且つハイパスフィルタ回路からの輻射電磁ノイズも低減することができる。また、本発明の、誘導電流や輻射電磁ノイズを低減するフィルタ回路は、特許文献１に記載された接地導体板（シールドケース）を用いる必要がなく、ＩＣや伝送装置にかかる組立費等のコストの増加を抑えることが可能となる。
【００３３】
［実施例２］
次に、本発明に係るフィルタ回路の実施例２について図３を用いて説明する。図３は、図１に示すフィルタ回路の実施例１における容量素子と入出力端子の電極を共通化した場合のフィルタ回路の実施例２の構成を示す図である。図３のフィルタ回路において、図１と相違する点は、容量素子１０６を、第２抵抗素子１０４の他端と接続された外部回路より信号を入力する入力端子１０７と一方の電極を共通化した容量素子１０６ａと、第３抵抗素子１０５の他端と接続された外部回路に信号を出力する出力端子１０８と一方の電極を共通化した容量素子１０６ｂとで構成したことである。なお、容量素子１０６ａの他方の電極と容量素子１０６ｂの他方の電極とは導体１２０で接続されて構成される。これにより、入力端子１０７と出力端子１０８との間に２つの容量素子１０６ａと容量素子１０６ｂとが直列に接続されることになる。このように、容量素子を構成する電極を入出力端子１０７、１０８の各々と共通化することにより、図１に示すフィルタ回路に比べてチップサイズを小さくすることができることから、フィルタ回路を含むＩＣのコストを低減でき、伝送装置のコストの増加を抑えることができる。
【００３４】
［実施例３］
次に、上記フィルタ回路の実施例１及び２に用いられているインダクタの他の実施例について図４を用いて説明する。図４は、インダクタを構成する伝送路の長さをより短くすることが可能となるインダクタの他の実施例の構成を示す。図４に示すインダクタにおいては、同一平面の鉛直方向に中心軸を持ち且つそれぞれの中心軸の位置の異なる２つの巻き線３０１ａ、３０１ｂと、それぞれの巻き線３０１ａ、３０１ｂの中心部に配置した磁性金属３０２ａ、３０２ｂとで構成される。巻き線３０１ａ、３０１ｂの中心部に磁性金属３０２ａ、３０２ｂを配置することで、巻き線の中心部を通過する磁束密度が増加するため、磁性金属を配置していないインダクタに比べて、短い伝送路長さで同等のインダクタンス値を得ることができることから、より高周波の外来磁界ノイズの影響を低減し、且つインダクタから輻射される電磁ノイズの低減効果を大きくすることができる。
【００３５】
［実施例４］
次に、上記フィルタ回路の実施例１及び２に用いられているインダクタの更に他の実施例について図５を用いて説明する。図５は、図１及び図３のフィルタ回路におけるインダクタを複数層の巻き線にて構成した場合の一実施例である。本実施例のインダクタは、一端を入力側（図示せず）とした第１巻き線４０１と、前記第１巻き線４０１の鉛直方向に位置し、一端を前記第１巻き線４０１に接続した第２巻き線４０２と、前記第１巻き線４０１と同一平面上に位置し、第１巻き線４０１と異なる位置に中心軸を持ち、一端を前記第２巻き線４０２に接続した第３巻き線４０３と、前記第３巻き線４０３の鉛直方向に位置し、一端を前記第３巻き線４０３に接続し、他端を出力側（図示せず）とした第４巻き線４０４とで構成される。ここで、第１巻き線４０１と第２巻き線４０２は、それぞれに流れる信号電流が同じ回転方向の渦を巻くように構成し、第３巻き線４０３と第４巻き線４０４は、それぞれに流れる信号電流が第１巻き線４０１あるいは第２巻き線４０２に流れる信号電流とは反対の回転方向の渦を巻くように構成し、外来磁界ノイズにより、第１巻き線４０１と第２巻き線４０２に生じる誘導電流と、第３巻き線４０３と第４巻き線４０４に生じる誘導電流が逆方向に流れるように第２巻き線４０２と第３巻き線４０３を接続したことを特徴とする。このように２層の巻き線を水平方向に２つ配置してインダクタを構成した場合には、１層の巻き線でインダクタを構成した場合に比べて基板の必要層数は増加するが、より小さな実装面積で同等のインダクタンス値を得ることができる。また、本実施例では、巻き線を２層にした場合のインダクタ構成を示したが、外来磁界ノイズにより生じる誘導電流を相殺し、且つそれぞれの巻き線から輻射される電磁ノイズの総和が小さくなるように巻き線を構成したものであれば、巻き線を３層にして構成したインダクタや、４層にして構成したインダクタにおいても同様の効果を得ることができる。
【００３６】
以上のように、複数層の巻き線を接続して構成したインダクタを用いてフィルタ回路を形成することにより、図１及び図３に示す実施の形態のフィルタ回路に比べて、フィルタ回路全体の実装面積を小さくすることができる。
【００３７】
［実施例５］
次に、本発明に係るフィルタ回路の実施例３について図６を用いて説明する。図６は、個別部品のチップコイル、チップコンデンサ、チップ抵抗を用いて構成した本発明のフィルタ回路の一実施例を示す図である。本実施例３に示すフィルタ回路は、一端を接地端子５０８に接続したチップコイル５０１と、一端を該チップコイル５０１に接続した第１チップ抵抗５０２と、一端を信号を入力する入力端子５０６に接続し、他端を上記第１チップ抵抗５０２に接続した第２チップ抵抗５０３と、一端を信号波形を出力する出力端子５０７に接続し、他端を上記第１チップ抵抗５０２に接続した第３チップ抵抗５０４と、一端を上記入力端子５０６に接続し、他端を上記出力端子５０７に接続したチップコンデンサ５０５とで構成されている。特に、チップコイル５０１は、上記実施例１〜４で示すように、同一平面の鉛直方向に中心軸を持ち且つ中心軸の位置の異なる２つの巻き線で形成され、２つの巻き線はそれぞれに流れる信号電流が互いに反対の回転方向の渦を巻くように構成され、また、外来磁界ノイズによりそれぞれの巻き線に生じる誘導電流が逆方向に流れるように接続されていることを特徴とする。このように、個別部品を用いてフィルタ回路を構成した場合においても、外来磁界ノイズの影響を受けにくくし且つ輻射電磁ノイズを低減することが可能である。
【００３８】
［第２の実施の形態］
次に、本発明に係る、伝送路における波形劣化を補償する第１の実施の形態で説明したハイパスフィルタ回路をパッケージ化したフィルタＩＣを、ドライバ回路およびレシーバ回路で構成される伝送装置（伝送システム）に適用した第２の実施の形態について図７を用いて説明する。図７に示す伝送装置（伝送システム）は、１０ＧＨｚ〜１ＧＨｚ程度あるいはそれ以上の伝送信号を伝送路６０４へと送信するドライバ回路６０２と、伝送路６０４を通して伝送される１０ＧＨｚ〜１ＧＨｚ程度あるいはそれ以上の伝送信号を受信するレシーバ回路６０３と、該伝送路６０４に設けられ、伝送路６０４における誘電体損失や表皮効果より劣化した伝送波形を改善するフィルタ回路（具体的にはハイパスフィルタ回路）をリード線のあるパッケージ化したフィルタＩＣ６０１と、伝送信号を伝送する上記伝送路６０４で構成される。上記ドライバ回路６０２およびレシーバ回路６０３の構成の一実施例を図１２に示す。ドライバ回路１２０１（６０２）は、データを演算処理する論理演算回路１２０２と、データを送信するための出力バッファ１２０３で構成される。レシーバ回路１２０４（６０３）は、データを受信するための入力バッファ１２０５と、受信データを演算処理する論理演算回路１２０６で構成される。
【００３９】
フィルタＩＣ６０１は、第１の実施の形態で説明した輻射電磁ノイズを低減し、且つ１０ＧＨｚ〜５ＧＨｚ程度あるいはそれ以上の外来磁界ノイズの影響を受けにくいインダクタで構成されていることを特徴とする。本第２の実施の形態では、フィルタＩＣをリード線のあるパッケージで示しているが、ＢＧＡやフリップチップなどのパッケージでもよい。ドライバ回路６０２より伝送路６０４に出力されたデータ信号は、伝送路６０４において表皮効果や誘電体損失の影響を受けて、立ち上がり／立ち下がり特性の劣化した信号波形となる。立ち上がり／立ち下がり特性の劣化した信号波形は、フィルタＩＣ６０１に入力されると、フィルタＩＣ６０１において伝送路６０４における損失の影響を補償して立ち上がり／立ち下がり特性を改善した信号波形に整形される。整形した信号波形を、フィルタＩＣ６０１より出力し、伝送路６０４を介してレシーバ回路６０３に伝送する。第１の実施の形態で説明したフィルタ回路を用いたフィルタＩＣ６０１は、信号電流を伝送した場合においても、電磁ノイズをほとんど輻射しないことから他の回路や装置に対する影響が小さく、また、隣接する回路や装置から放射される磁界ノイズにより生じる誘導電流の影響を低減できることから、フィルタＩＣ６０１において安定して伝送波形の改善効果を得る。
【００４０】
以上のように本発明に係るフィルタ回路（具体的にはハイパスフィルタ回路）をパッケージ化したフィルタＩＣを用いて伝送システムを構成することにより、伝送システムから輻射される電磁ノイズをほとんど増加させず、且つ１０ＧＨｚ〜５ＧＨｚ程度あるいはそれ以上の外部磁界ノイズによる影響を低減できることから、１０ＧＨｚ〜１ＧＨｚ程度あるいはそれ以上の伝送信号を安定して伝送できる（動作する）伝送システムを構築することが可能となる。
【００４１】
［第３の実施の形態］
次に、本発明に係る、信号を論理演算処理する論理回路を搭載したダイ上に第１の実施の形態で説明したフィルタ回路を搭載し、パッケージ化した論理ＩＣの第３の実施の形態について図８を用いて説明する。本第３の実施の形態の論理ＩＣは、伝送路における損失を補償し伝送波形を整形するフィルタ回路９０１と、信号を論理演算処理する論理回路９０２と、前記フィルタ回路９０１と前記論理回路９０２を搭載した（形成した）ダイ９０３と、前記ダイ９０３を搭載してパッケージ化されたパッケージ９０４と、ダイ９０３とパッケージ９０４を電気的に接続する例えばボンディングワイア９０５とで構成される。なお、同じダイ９０３にフィルタ回路９０１と論理回路９０２とを作り込んで搭載する必要がある。そのため、論理回路を製造するプロセスにフィルタ回路特有な製造プロセス（容量や抵抗）を追加する必要がある。そして、フィルタ回路９０１は、第１の実施の形態で説明した輻射電磁ノイズを低減し、且つ外来磁界ノイズの影響を受けにくいインダクタで構成されていることを特徴とする。外部回路より論理ＩＣに信号を伝送した場合、伝送信号はボンディングワイア９０５を介してフィルタ回路９０１に到達する。フィルタ回路９０１に到達した信号は、フィルタ回路９０１により波形整形され、論理回路９０２に伝送される。このとき、フィルタ回路９０１においては信号電流を伝送した場合においても、電磁ノイズをほとんど輻射せず、また、たとえば論理回路９０２などの隣接する回路から放射される磁界ノイズにより生じる誘導電流の影響を低減できる。
【００４２】
以上のように、ダイ上に本発明に係るフィルタ回路を形成することにより、フィルタ回路において、比較的遠方の外来磁界ノイズのみならず、隣接した回路から輻射される磁界ノイズの影響を低減でき、且つフィルタ回路からの輻射電磁ノイズを低減できることから、データの欠落や論理演算処理時の誤りの発生を低減する論理ＩＣを形成することが可能となる。
【００４３】
また、本第３の実施の形態では、ダイとパッケージをボンディングワイアにより電気的に接続する方法を示したが、ダイとパッケージを電気的に接続する方法であれば、たとえば、ダイをフリップチップとして基板上に搭載しパッケージと接続する方法でも、同様の効果を得ることが可能である。
【００４４】
［第４の実施の形態］
次に、本発明に係る、第１の実施の形態で説明したフィルタ回路を搭載したダイと論理回路を搭載したダイなどの複数のダイを同一のパッケージ内に混載したマルチチップモジュールの第４の実施の形態について図９を用いて説明する。本第４の実施の形態のマルチチップモジュールは、第１の実施の形態で説明した、伝送路における損失を補償するフィルタ回路（具体的にはハイパスフィルタ回路）を搭載したフィルタ回路ダイ１００１と、信号を論理演算処理する論理回路を搭載した論理回路ダイ１００２と、前記フィルタ回路ダイ１００１と前記論理回路ダイ１００２を搭載するパッケージ１００３と、ダイ間あるいはダイとパッケージ間を電気的に接続する例えばボンディングワイア１００４で構成される。第４の実施の形態において、第３の実施の形態と相違する点は、フィルタ回路を搭載するダイ１００１を論理回路を搭載したダイ１００２と別にしたことにある。そして、フィルタ回路ダイ１００１に搭載したフィルタ回路は、輻射電磁ノイズを低減し、且つ外来磁界ノイズの影響を受けにくいインダクタで構成されていることを特徴とする。このように、本発明に係るフィルタ回路を搭載したフィルタ回路ダイと論理回路ダイを混載してマルチチップモジュールを構成することにより、フィルタ回路において、比較的遠方の外来磁界ノイズのみならず、たとえば同一パッケージに搭載した論理回路といった隣接した回路から輻射される磁界ノイズの影響を低減でき、且つフィルタ回路からの輻射電磁ノイズを低減できることから、データの欠落や論理演算処理時の誤りの発生を低減するマルチチップモジュールを形成することが可能となる
また、第４の実施の形態の場合には、フィルタ回路と論理回路を異なるダイに搭載することにより、論理回路を新たに作製することが不要となる場合が有り、このような場合には、図８に示した第３の実施の形態の論理ＩＣに比べて製造コストを低減することが可能となる。
【００４５】
また、本第４の実施の形態では、ダイ間あるいはダイとパッケージ間をボンディングワイアにより電気的に接続する方法を示したが、ダイ間あるいはダイとパッケージ間を電気的に接続する方法であれば、たとえば、ダイをフリップチップとして基板上に搭載しダイあるいはパッケージと接続する方法でも、同様の効果を得ることが可能である。
【００４６】
以上説明したように、第３および第４の実施の形態は、論理演算処理する論理回路を有する論理ＩＣ内に、第１の実施の形態で説明したフィルタ回路（具体的にはハイパスフィルタ回路）を備えたものである。
【００４７】
［第５の実施の形態］
次に、本発明に係る、第１の実施の形態で説明したフィルタ回路をパッケージ化したフィルタチップをバックプレーンコネクタに搭載したフィルタ搭載型コネクタの第５の実施の形態について図１０を用いて説明する。本第５の実施の形態のフィルタ搭載型コネクタは、二つの基板を電気的に接続するバックプレーンコネクタ１１０１と、第１の実施の形態で説明した伝送路における損失を補償するためのフィルタ回路（具体的にはハイパスフィルタ回路）を搭載しており、バックプレーンコネクタ１１０１内の伝送路に接続したフィルタチップ１１０２とで構成される。外部回路から出力され基板（図示せず）を介してマザーボード側ピン１１０３あるいはドータボード側ピン１１０４に到達した１０ＧＨｚ〜１ＧＨｚ程度あるいはそれ以上の伝送信号は、フィルタチップ１１０２に伝送され、フィルタチップ１１０２において伝送路の損失を補償し、伝送波形を整形される。整形された伝送信号は、ドータボード側ピン１１０４あるいはマザーボード側ピン１１０３を介して他の外部回路（図示せず）に出力される。このとき、本発明に係るフィルタ回路を搭載したフィルタチップ１１０２は、信号電流を伝送した場合においても、電磁ノイズをほとんど輻射しないことから他の回路や装置に対する影響が小さく、また、隣接する回路や装置から放射される磁界ノイズにより生じる誘導電流の影響を低減できることから、安定して伝送波形の改善効果を得ることが可能となる。
【００４８】
本第５の実施の形態では、フィルタチップ１１０２をバックプレーンコネクタ１１０１に適用した実施の形態を示したが、たとえば、基板や装置間を接続するケーブルの端部に用いられるコネクタに適用してもよい。
【００４９】
以上のように本発明に係るフィルタ回路を用いてフィルタ搭載型コネクタを構成することにより、コネクタから輻射される電磁ノイズをほとんど増加させず、且つ外部磁界ノイズによる影響を低減できることから、安定して動作するフィルタ搭載型コネクタを作製することができ、また、フィルタ回路をＩＣ内あるいは基板上に実装することが不要となるため、ＩＣあるいは基板を小型化することが可能となる。
【００５０】
［第６の実施の形態］
次に、本発明に係る、第１の実施の形態で説明したフィルタ回路を用いた高速信号を送受信する装置の第６の実施の形態について図１１を用いて説明する。図１１は、光ファイバで送られた伝送信号の転送経路をスイッチングする伝送装置（伝送システム）を示しており、１０ＧＨｚ〜１ＧＨｚ程度あるいはそれ以上の伝送信号を光−電気信号変換する複数の光モジュール７０２と、光信号を伝送する複数の光ファイバ７０１と、伝送信号の転送経路を決定する複数のスイッチＩＣ７０５と、上記複数の光モジュール７０２と上記スイッチＩＣ７０５を実装した複数のスイッチボード７０３と、複数のスイッチボード７０３間に信号を伝送するためのバックボード７０４と、複数のスイッチボード７０３の各々とバックボード７０４を電気的に接続する複数のバックプレーンコネクタ７０６とで構成される。即ち、伝送装置（伝送システム）は、光ファイバ７０１を接続した複数の光モジュール７０２と光モジュール７０２からの１０ＧＨｚ〜１ＧＨｚ程度あるいはそれ以上の伝送信号の転送経路を切り換えるスイッチＩＣ７０５とを実装したスイッチボード７０３の複数（多数）をブレード状にバックボード７０４にバックブレーンコネクタ７０６で接続実装して構成される。
【００５１】
そして、本発明に係るフィルタ回路を、光モジュール７０２やスイッチＩＣ７０５またはバックプレーンコネクタ７０６に適用する。なお、光モジュール７０２やスイッチＩＣ７０５には、図７に示すように、ドライバ回路６０２およびレシーバ回路６０３が入って構成されているため、これらのドライバ回路６０２とレシーバ回路６０３との間にフィルタ回路（フィルタＩＣ）６０１を設けることは可能である。また、バックプレーンコネクタ７０６にも、図１０に示す第５の実施の形態と同様に、フィルタチップ１１０２を挿入することが可能である。
【００５２】
この伝送装置では、光ファイバ７０１より受信した光信号は、この光ファイバ７０１が接続された光モジュール７０２により１０ＧＨｚ〜１ＧＨｚ程度あるいはそれ以上の電気信号に変換される。さらにこの変換された電気信号は光モジュール７０２からスイッチＩＣ７０５に伝送され、スイッチＩＣ７０５において電気信号の転送経路が決定される。このとき、決定した転送経路に応じて、電気信号はスイッチボード７０３上の他方の光モジュール７０２あるいはバックボード７０４を介して他のスイッチボード７０３上にある光モジュール７０２に転送される。転送された電気信号を、光モジュール７０２にて電気信号から光信号に変換し、この光モジュール７０２に接続されている光ファイバ７０１にて他の伝送装置へと光信号を送信する。
【００５３】
以上説明したように本発明に係るフィルタ回路を適用した光モジュール、スイッチＩＣ、コネクタを用いて伝送装置を構成することにより、外来磁界ノイズの影響を小さくしてデータの欠落や伝送装置の誤作動の発生を低減し、且つ装置より輻射される電磁ノイズを低減することが可能となる。なお、このような伝送装置の具体例としては、これに限定されるものではないが、たとえば、スイッチボード、ルータ、サーバ、コンピュータおよびコンピュータの周辺機器などが挙げられる。
【図面の簡単な説明】
【００５４】
【図１】図１は、本発明の第１の実施の形態に係るフィルタ回路の実施例１を示す概略構成図及び回路図である。
【図２】図２は、インダクタを構成する巻き線に生じる誘導電流量と、巻き線より輻射される磁界強度を示す図である。
【図３】図３は、本発明の第１の実施の形態に係るフィルタ回路の実施例２を示す概略構成図である。
【図４】図４は、本発明に係るフィルタ回路に用いられる、伝送路の長さをより短くすることを可能とするインダクタの構成を示す概略図である。
【図５】図５は、本発明に係るフィルタ回路に用いられる、４つの巻き線にてインダクタを構成した場合を示す概略図である。
【図６】図６は、本発明の第１の実施の形態に係るフィルタ回路の個別部品のチップコイル、チップキャパシタ、チップ抵抗で構成した実施例３を示す概略構成図である。
【図７】図７は、本発明に係る第２の実施の形態である、フィルタ回路をＩＣパッケージ化したフィルタＩＣを適用した伝送システムを示す図である。
【図８】図８は、本発明に係る第３の実施の形態である、信号を論理演算処理する論理回路を搭載したダイ上にフィルタ回路を搭載しパッケージ化した論理ＩＣを示す斜視図である。
【図９】図９は、本発明に係る第４の実施の形態である、フィルタ回路を搭載したダイと論理回路を搭載したダイなどの複数のダイを同一のパッケージ内に混載したマルチチップモジュールを示す斜視図である。
【図１０】図１０は、本発明に係る第５の実施の形態である、フィルタ回路をパッケージ化したフィルタチップをバックプレーンコネクタに搭載したフィルタ搭載型コネクタを示す斜視図である。
【図１１】図１１は、本発明に係る第６の実施の形態である、フィルタ回路を用いた高速信号を送受信する伝送装置を示す斜視図である。
【図１２】本発明に係る伝送装置（伝送システム）に用いられるドライバ回路およびレシーバ回路の一実施例を示す構成図である。
【符号の説明】
【００５５】
１０１…インダクタ、１０２ａ、１０２ｂ…巻き線、１０３、１０４、１０５…抵抗素子、１０６、１０６ａ、１０６ｂ…容量素子、１０７…入力端子、１０８…出力端子、１０９…接地端子、２０１ａ，２０１ｂ，２０１ｃ，２０１ｄ…誘導電流量、２０２ａ，２０２ｂ，２０２ｃ，２０２ｄ…輻射電磁ノイズ強度、３０１ａ，３０１ｂ…巻き線、３０２ａ，３０２ｂ…磁性体、４０１，４０２，４０３，４０４…巻き線、５０１…チップコイル、５０２，５０３，５０４…チップ抵抗、５０５…チップキャパシタ、５０６…入力端子、５０７…出力端子、５０８…接地端子、６０１…フィルタＩＣ、６０２、１２０１…ドライバ回路、６０３、１２０４…レシーバ回路、６０４…伝送路、９０１…フィルタ回路、９０２…論理回路、９０３…ダイ、９０４…パッケージ、９０５…ボンディングワイア、１００１…フィルタ回路ダイ、１００２…論理回路ダイ、１００３…パッケージ、１００４…ボンディングワイア、１１０１…バックプレーンコネクタ、１１０２…フィルタチップ、１１０３…マザーボード側ピン、１１０４…ドータボード側ピン、７０１…光ファイバ、７０２…光モジュール、７０３…スイッチボード（ブレードボード）、７０４…バックボード、７０５…スイッチＩＣ、７０６…コネクタ。
【図１】
2005341118.tif 000003
【図２】
2005341118.tif 000004
【図３】
2005341118.tif 000005
【図４】
2005341118.tif 000006
【図５】
2005341118.tif 000007
【図６】
2005341118.tif 000008
【図７】
2005341118.tif 000009
【図８】
2005341118.tif 000010
【図９】
2005341118.tif 000011
【図１０】
2005341118.tif 000012
【図１１】
2005341118.tif 000013
【図１２】
2005341118.tif 000014