(57)【要約】【課題】  ＭＲＡＭの書き込み電流を低減する。【解決手段】  ＭＲＡＭのＴＭＲ素子を挟む書き込みワード線とビット線のうち少なくとも一方の配線１０を、ＴＭＲ素子に近い面側の線幅が遠い面側の線幅よりも長くなるよう、その断面形状が台形となるように形成する。これにより、断面長方形または断面正方形といった従来の配線で電流密度を同じにした場合に比べ、ＴＭＲ素子側へより高効率で均一な磁場を発生することが可能になり、書き込み電流を低減できるようになる。【選択図】  図１
2005085805.tif 000002
【特許請求の範囲】
【請求項１】
磁気抵抗素子が配線間に挟まれた構造を含む半導体装置において、
前記磁気抵抗素子を挟む前記配線の少なくとも一方は、前記磁気抵抗素子に近い面側の線幅が前記磁気抵抗素子から遠い面側の線幅よりも長くなるように形成されていることを特徴とする半導体装置。
【請求項２】
前記磁気抵抗素子に近い面側の線幅が前記磁気抵抗素子から遠い面側の線幅よりも長くなるように形成された前記配線は、前記磁気抵抗素子に近い面側を除いた周囲に磁性体クラッド層が設けられていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記磁気抵抗素子に近い面側の線幅が前記磁気抵抗素子から遠い面側の線幅よりも長くなるように形成された前記配線は、断面形状が、前記磁気抵抗素子に近い側が長辺で前記磁気抵抗素子から遠い側が短辺の台形であることを特徴とする請求項１記載の半導体装置。
【請求項４】
前記磁気抵抗素子に近い面側の線幅が前記磁気抵抗素子から遠い面側の線幅よりも長くなるように形成された前記配線は、断面形状が、断面積の異なる長方形または正方形を、前記磁気抵抗素子に近い側の辺が前記磁気抵抗素子から遠い側の辺よりも長くなるよう、前記磁気抵抗素子に向かって重ねた形状であることを特徴とする請求項１記載の半導体装置。
【請求項５】
前記磁気抵抗素子に近い面側の線幅が前記磁気抵抗素子から遠い面側の線幅よりも長くなるように形成された前記配線は、前記磁気抵抗素子に近い面側の線幅が、前記磁気抵抗素子よりも幅広に形成されていることを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置に関し、特に書き込みワード線（デジット線）とビット線の間に磁気抵抗素子が挟まれた構造を有する半導体装置に関する。
【背景技術】
【０００２】
近年、磁気半導体記憶装置である磁気ランダム・アクセス・メモリ（Magnetic Random Access Memory，ＭＲＡＭ）の研究開発が非常に活発になってきている（例えば特許文献１参照）。ＭＲＡＭは、不揮発性、低電圧動作、無限回の書き込み／読み出し、高速性、大容量化、耐放射性といった非常に優れたポテンシャルを有しているメモリである。
【０００３】
図１０は従来のＭＲＡＭの一構造例を示す図である。ただし、図１０では、ＭＲＡＭに形成されている複数のメモリセルのうち、１メモリセルのみ図示している。
図１０に示すＭＲＡＭ１００は、書き込みワード線１０１、トンネル磁気抵抗（Tunnel Magneto Resistance，ＴＭＲ）素子１０２およびビット線１０３を有するＭＲＡＭモジュールが、導電層１０４および導電プラグ１０５を介してＣＭＯＳ（Complementary Metal Oxide Semiconductor）に接続された構造を有している。ＣＭＯＳには、不純物拡散層１０６が形成されたシリコン（Ｓｉ）基板１０７上に読み出しワード線１０８が形成されている。このＣＭＯＳの不純物拡散層１０６が導電層１０４および導電プラグ１０５を介してＭＲＡＭモジュールのビット線１０３に接続されている。ＭＲＡＭモジュールのＴＭＲ素子１０２は、ビット線１０３が書き込みワード線１０１と交差する位置に形成されていて、非磁性層１０９が磁性体のピン層１１０およびフリー層１１１で挟まれた磁気トンネル接合（Magnetic Tunnel Junction，ＭＴＪ）構造を有している。
【０００４】
図１１はＴＭＲ素子のスイッチング特性を説明する概念図である。ただし、図１１では、図１０に示した要素と同一の要素については同一の符号を付している。
上記のようにＴＭＲ素子１０２は磁性体（ピン層１１０）／非磁性体（非磁性層１０９）／磁性体（フリー層１１１）の積層構造からなっており、図１１に示すように、磁性体同士のスピンが同じ向きのときには低抵抗、逆向きのときには高抵抗になる。この性質を利用し、抵抗の高低によってデータを１，０で記録し、抵抗の高低によって記録したデータを読み出す。
【０００５】
図１２はＴＭＲ素子のスイッチング機構を説明する概念図である。ただし、図１２では、図１０に示した要素と同一の要素については同一の符号を付している。
ＴＭＲ素子１０２は、断面正方形やあるいは断面長方形で形成された書き込みワード線１０１とビット線１０３の交差位置に、両配線間に挟まれて形成されている。これらの書き込みワード線１０１およびビット線１０３の両配線に電流が流れると、それぞれの配線周囲にその電流の方向に応じた磁場が発生する。この磁場によってＴＭＲ素子１０２の図１０，図１１に示したフリー層１１１のスピンが反転し、ＭＲＡＭ１００に書き込みが行われる。
【特許文献１】特開２００２−５２０７６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記のように、ＭＲＡＭは書き込み時に、ビット線および書き込みワード線にそれぞれ電流を流して磁場を発生させ、ＴＭＲ素子のフリー層のスピンを反転させなければならない。しかし、このようなＭＲＡＭへの書き込みには、通常、数ｍＡという大きな書き込み電流が必要になる。より小さな電流でフリー層のスピンを反転させることのできる磁気半導体記憶装置が望まれている。
【０００７】
本発明はこのような点に鑑みてなされたものであり、より小さな電流で書き込みが行われる磁気抵抗素子を有した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本発明では上記問題を解決するために、図１に例示する配線構造を有する半導体装置が提供される。本発明の半導体装置は、磁気抵抗素子が配線間に挟まれた構造を有するメモリセルにおいて、前記磁気抵抗素子を挟む前記配線の少なくとも一方（配線１０）は、前記磁気抵抗素子に近い面側の線幅が前記磁気抵抗素子から遠い面側の線幅よりも長くなるように形成されていることを特徴とする。
【０００９】
このような半導体装置によれば、ＴＭＲ素子等の磁気抵抗素子を挟む配線１０が、ＴＭＲ素子に近い面側の線幅が遠い面側の線幅よりも長くなるように形成される。これにより、断面長方形または断面正方形といった従来の配線で電流密度を同じにした場合に比べ、ＴＭＲ素子側へより高効率で均一な磁場を発生することが可能になる。
【発明の効果】
【００１０】
本発明の半導体装置は、磁気抵抗素子を挟む配線からの磁場発生効率を高め、より均一な磁場を発生することが可能であるため、書き込み電流を低減することができる。それにより、磁気半導体記憶装置の低消費電力化が図れ、また、隣のメモリセルへの書き込みを抑制し動作マージンを広げることができるようになる。
【発明を実施するための最良の形態】
【００１１】
半導体装置のＭＲＡＭ部の書き込み電流の低減を、磁場発生効率が高く、均一な磁場を発生させるような配線構造により実現した。なお、以下の説明において、配線とは、ＭＲＡＭの書き込みワード線および／またはビット線をいうものとする。
【００１２】
まず第１の配線構造について述べる。
図１はＭＲＡＭ部の第１の配線構造の断面模式図である。
図１に示すように、第１の配線構造である配線１０は、その断面形状が長辺０．１５μｍ、短辺０．０５μｍ、高さ０．１μｍの台形であり、ここでは、この配線１０の図１中上方（台形の長辺側）にＭＲＡＭのＴＭＲ素子が形成されるものと仮定する。
【００１３】
このような形状の配線１０について、３次元電磁界シミュレータを用い、発生する電流磁場の計算を行う。ただし、比較のため、従来の配線構造として次の図２に示すような配線についても電流磁場の計算を行う。
【００１４】
図２はＭＲＡＭ部の従来の配線構造の断面模式図である。
上記第１の配線構造との比較のため、ここでは従来の配線構造として図２に示すような断面正方形の配線４０を用いる。３次元電磁界シミュレータを用いた電流磁場の計算に当たり、配線４０は、その断面形状が１辺０．１μｍの正方形であって、図２中上方にＴＭＲ素子が形成されると仮定する。したがって、図１の配線１０と図２の配線４０とは、その断面積が等しく、また、その形状から、配線１０の方が配線４０に比べ、ＴＭＲ素子に近い面側の線幅が長くなっている。すなわち、配線１０は、ＴＭＲ素子に近い面側の線幅が０．１５μｍ、遠い面側の線幅が０．０５μｍになっており、配線４０は、近い面側、遠い面側共に線幅が０．１μｍになっている。
【００１５】
電流磁場の計算においては、配線１０，４０に流れる電流の大きさは同じにする。また、この計算では、図１および図２に示したように、配線１０，４０の幅方向をＸ軸方向、これに直交する方向をＹ軸方向とし、各配線１０，４０のＴＭＲ素子が形成される側の面上の幅方向中心をＸ＝０μｍ，Ｙ＝０μｍとしている。
【００１６】
図３はＹ＝０．０５μｍのときの磁場強度のＸ軸方向距離依存性を示す図である。
この図３において、横軸はＸ軸方向の距離（μｍ）を表し、縦軸は磁場強度（Ｏｅ／ｍＡ）を表している。また、図３において、実線は第１の配線構造についての計算結果を、点線は従来の配線構造についての計算結果をそれぞれ示している。
【００１７】
図３より、第１の配線構造および従来の配線構造は、同じ断面積で同じ大きさの電流を流しているにも関わらず、Ｘ＝０μｍのときには、第１の配線構造の方が従来の配線構造よりも磁場強度が５％〜１０％強くなる。そして、Ｘ＝０．１μｍ程度までは、第１の配線構造の磁場強度が強いままである。Ｘ＝０．１５μｍを超える辺りから磁場強度の大小関係が逆転し、従来の配線構造の方が磁場強度は強くなる。
【００１８】
このように、ＴＭＲ素子が形成される面側が長辺となる断面台形の配線１０によれば、断面正方形の配線４０に比べ、ＴＭＲ素子に対する書き込み効率を高めることができ、また、隣のメモリセルのＴＭＲ素子への磁場の影響を小さくすることができるようになる。
【００１９】
次に第２の配線構造について述べる。
図４はＭＲＡＭ部の第２の配線構造の断面模式図である。
図４に示すように、第２の配線構造である配線２０は、その断面形状を０．１５μｍ×０．０５μｍの長方形と、０．０５μｍ×０．０５μｍの正方形を重ねた形状とし、この配線２０の図４中上方（長方形側）にＴＭＲ素子が形成されるものと仮定する。図４の配線２０と上記図２の従来形状の配線４０とを比較した場合、両者は同じ断面積であり、また、その形状から、配線２０の方が配線４０に比べ、ＴＭＲ素子に近い面側の線幅が長くなっている。すなわち、配線２０は、ＴＭＲ素子に近い面側の線幅が０．１５μｍ、遠い面側の線幅が０．０５μｍになっている。
【００２０】
これらの配線２０，４０について、３次元電磁界シミュレータを用いて電流磁場の計算を行う。電流磁場の計算においては、配線２０，４０に流れる電流の大きさは同じにする。また、この計算では、図４に示したように、配線２０の幅方向をＸ軸方向、これに直交する方向をＹ軸方向とし、配線２０のＴＭＲ素子側の面上の幅方向中心をＸ＝０μｍ，Ｙ＝０μｍとしている。
【００２１】
図５はＹ＝０．０５μｍのときの磁場強度のＸ軸方向距離依存性を示す図である。
この図５において、横軸はＸ軸方向の距離（μｍ）を表し、縦軸は磁場強度（Ｏｅ／ｍＡ）を表している。また、図５において、実線は第２の配線構造についての計算結果を、点線は従来の配線構造についての計算結果をそれぞれ示している。
【００２２】
図５より、第２の配線構造および従来の配線構造は、同じ断面積で同じ大きさの電流を流しているにも関わらず、Ｘ＝０μｍのときにはほぼ同じ磁場強度であるが、Ｘ＝０．１５μｍ程度までは第２の配線構造の方が、Ｘが増加したときの磁場強度の減少が小さい。例えば、Ｘ＝０．０５μｍでは、磁場強度は、第２の配線構造の方が１０％程度大きくなる。このことから、第２の配線構造は従来の配線構造に比べ、ＴＭＲ素子に及ぼす磁場としてはより均一であるといえる。Ｘ＝０．１５μｍを超える辺りからは磁場強度の大小関係が逆転し、従来の配線構造の方が磁場強度は強くなる。
【００２３】
このように、長方形と正方形とから成りＴＭＲ素子側が長方形になるようにした断面形状の配線２０によっても、従来の断面正方形の配線４０に比べ、ＴＭＲ素子に対する書き込み効率を高めることができ、また、隣のメモリセルのＴＭＲ素子への磁場の影響を小さくすることができる。
【００２４】
次に第３の配線構造について述べる。
図６はＭＲＡＭ部の第３の配線構造の断面模式図である。
図６に示す第３の配線構造において、配線３０は、図１に示した第１の配線構造の配線１０と同じく、その断面形状が長辺０．１５μｍ、短辺０．０５μｍ、高さ０．１μｍの台形になるように形成されており、この配線３０の図６中上方（台形の長辺側）にＴＭＲ素子が形成されるものと仮定する。したがって、配線３０は、ＴＭＲ素子に近い面側の線幅が０．１５μｍ、遠い面側の線幅が０．０５μｍになっている。
【００２５】
さらに、第３の配線構造では、その配線３０の周囲に、ＴＭＲ素子側の面を除き、厚さ０．０１μｍ、比透磁率μ＝１０００、飽和磁化１Ｔの磁性体クラッド層３１が設けられている。この点で図６に示した第３の配線構造は、図１に示した第１の配線構造と相違している。
【００２６】
このような第３の配線構造についての３次元電磁界シミュレータを用いた電流磁場の計算では、比較のため、次の図７に示すような第４の配線構造についても計算を行っている。
【００２７】
図７はＭＲＡＭ部の第４の配線構造の断面模式図である。
図７に示す第４の配線構造において、配線５０は、図２に示した従来の配線構造の配線４０と同じく、その断面形状が１辺０．１μｍの正方形であり、この配線５０の図７中上方にＴＭＲ素子が形成されるものと仮定する。したがって、配線５０は、ＴＭＲ素子に近い面側、ＴＭＲ素子から遠い面側共に線幅が０．１μｍになっている。
【００２８】
さらに、第４の配線構造では、その配線５０の周囲に、第３の配線構造と同様、ＴＭＲ素子側の面を除き、厚さ０．０１μｍ、比透磁率μ＝１０００、飽和磁化１Ｔの磁性体クラッド層５１が設けられている。この点で図７に示した第４の配線構造は、図２に示した従来の配線構造と相違している。
【００２９】
第３，第４の配線構造における配線３０，５０は、断面積が等しく、上記第１，従来の配線構造の配線１０，４０の断面積とも等しくなっている。また、配線３０，５０は、その形状から、配線３０の方が配線５０に比べ、ＴＭＲ素子に近い面側の線幅が長くなっている。３次元電磁界シミュレータによって電流磁場を計算する際には、配線３０，５０に流れる電流の大きさは同じにする。また、図６および図７に示したように、配線３０，５０の幅方向をＸ軸方向、これに直交する方向をＹ軸方向とし、各配線３０，５０のＴＭＲ素子側の面上の幅方向中心をＸ＝０μｍ，Ｙ＝０μｍとしている。
【００３０】
図８はＸ＝０μｍのときの磁場強度のＹ軸方向距離依存性を示す図である。
この図８において、横軸はＹ軸方向の距離（μｍ）を表し、縦軸は磁場強度（Ｏｅ／ｍＡ）を表している。また、図８において、一点鎖線は第３の配線構造についての計算結果を、二点鎖線は第４の配線構造についての計算結果をそれぞれ示している。さらに、図８には、第１，第２の配線構造についての計算結果も併せて図示し、実線は第１の配線構造についての計算結果を、点線は第２の配線構造についての計算結果をそれぞれ示している。
【００３１】
図８より、磁性体クラッド層３１，５１がそれぞれ設けられている第３，第４の配線構造では、磁性体クラッド層が設けられていない第１，従来の配線構造に比べ、発生する磁場強度が強くなっている。この傾向は、Ｙ軸方向の距離が小さい、すなわち配線１０，３０，４０，５０に近い領域で特に顕著である。さらに、第３，第４の配線構造については、断面台形の配線３０に磁性体クラッド層３１を設けた第３の配線構造の方が、断面正方形の配線５０に磁性体クラッド層５１を設けた第４の配線構造に比べ、より高い磁場強度が得られる。
【００３２】
このように、ＴＭＲ素子側の面を除く配線３０，５０の周囲に磁性体クラッド層３１，５１を設けることにより、磁性体クラッド層を設けない場合に比べ、ＴＭＲ素子側への磁場発生効率を向上させることができる。さらに、配線３０のように、その断面形状を台形とし、かつ、ＴＭＲ素子に近い面側の線幅が長くなるようにすることで、断面正方形の配線５０に比べ、より高効率でＴＭＲ素子側へ磁場を発生させることができるようになる。
【００３３】
図９はＹ＝０．３μｍのときの磁場強度のＸ軸方向距離依存性を示す図である。
この図９において、横軸はＸ軸方向の距離（μｍ）を表し、縦軸は磁場強度（Ｏｅ／ｍＡ）を表している。また、図９において、一点鎖線は第３の配線構造についての計算結果を、二点鎖線は第４の配線構造についての計算結果を、実線は第１の配線構造についての計算結果を、点線は従来の配線構造についての計算結果をそれぞれ示している。
【００３４】
図９より、第１，第３，第４，従来の配線構造における配線１０，３０，５０，４０はいずれも同じ断面積で同じ大きさの電流を流すようにしたにも関わらず、Ｘ＝０μｍのときには、第１，従来の配線構造で磁場強度約６Ｏｅ／ｍＡ、第４の配線構造で磁場強度約１５Ｏｅ／ｍＡである。そして、第３の配線構造では、Ｘ＝０μｍのときに磁場強度約２５Ｏｅ／ｍＡであり、第４の配線構造に比べ、発生磁場が６０％以上も増加している。磁性体クラッド層が設けられていない第１，従来の配線構造の配線１０，４０の場合も、断面形状が正方形よりも台形の方が発生磁場は５％程度増大するが、断面台形で磁性体クラッド層３１を設けることにより、いっそう配線形状の効果が強められている。
【００３５】
また、図９より、Ｘ＝０μｍからＸ＝０．３μｍ程度までは、第４の配線構造に比べ、第３の配線構造の方が磁場強度は強く、それよりもＸが大きくなると、逆に第４の配線構造の方が磁場強度は強くなる。ＭＲＡＭでは、例えば、あるメモリセルの配線とそのメモリセルの隣のメモリセルの配線とは０．３μｍ程度離れて形成される。したがって、この第３の配線構造によれば、隣り合うメモリセル間のＴＭＲ素子の距離を適当に設定することにより、ＴＭＲ素子への書き込み効率を高めることができるようになり、また、隣のメモリセルのＴＭＲ素子への磁場の影響を小さくすることができる。
【００３６】
なお、上記第２の配線構造における配線２０の周囲にＴＭＲ素子側の面を除いて磁性体クラッド層を形成しても同様の効果を得ることが可能である。
以上説明したように、ＭＲＡＭに形成する配線構造として、その断面形状を、ＴＭＲ素子側に長辺を持つ台形とすることにより、断面形状を同じ断面積で正方形とした場合に比べ、磁場発生効率を高めることができるようになる。配線構造として、その断面形状を、長方形と正方形を重ねた構造とし、長方形側がＴＭＲ素子側となるようにしても同様である。これらのような配線構造とすることにより、書き込み電流を低減することができる。また、それによってＭＲＡＭの低消費電力化を図れるとともに、隣のメモリセルへの書き込みが抑制され動作マージンが広がるといった効果を奏する。
【００３７】
さらに、これらのような断面台形の配線の周囲、あるいは長方形と正方形を組み合わせた断面形状の配線の周囲に、ＴＭＲ素子側の面を除き、磁性体クラッド層を設けた構造とすることにより、よりいっそう磁場発生効率を高めることが可能になる。
【００３８】
また、断面台形で磁性体クラッド層を設けた配線構造の場合、まずエッチング等で形成した断面台形の溝に対し、例えばスパッタ法によって磁性体クラッド層を形成した後、銅（Ｃｕ）やアルミニウム（Ａｌ）といった配線金属を堆積する。この場合、断面台形の溝では、その壁面が溝の底に向かって傾斜しているため、断面正方形の溝に磁性体クラッド層を形成するよりも、より均一性良く溝の壁面および底に磁性体クラッド層を形成することができる。
【００３９】
なお、以上の説明では、断面台形の配線構造、長方形と正方形を組み合わせた断面形状の配線構造の場合について述べたが、本発明に係るＭＲＡＭ部の配線断面形状はこれに限定されるものではない。例えば、配線の断面形状は、三角形であっても、その他の多角形であってもよい。本発明では、配線のＴＭＲ素子に近い面側の線幅が遠い面側の線幅よりも長くなるように形成され、または、そのような配線の周囲にＴＭＲ素子側の面を除いて磁性体クラッド層が設けられていればよい。
【００４０】
さらに、以上の説明で述べた配線の線幅は、磁場発生効率の違いを検討するため各配線の断面積が等しくなるように一例として設定したものであり、ＭＲＡＭ部の配線の線幅は、例示した線幅に限定されるものではなく、メモリセル集積度やメモリセル寸法、ＴＭＲ素子サイズ等に応じて設計される。磁性体クラッド層も同様、上記説明で述べた厚さ、比透磁率、飽和磁化の値は一例であり、必要に応じた設計変更が可能である。
【００４１】
また、以上の配線構造は、ＭＲＡＭ部において、書き込みワード線とビット線の両方に形成されていてよく、あるいは書き込みワード線、ビット線のいずれか一方にのみ形成されていてもよい。
【００４２】
また、ＭＲＡＭ部の配線形成においては、配線の線幅がＴＭＲ素子よりも幅広になるよう、配線を形成することが望ましい。このような線幅で配線を形成することにより、一のメモリセル内の配線から発生する磁場をそのメモリセルのＴＭＲ素子に有効に及ぼすことが可能となる。
【産業上の利用可能性】
【００４３】
本発明の磁気抵抗素子を含んだ配線構造は、ロジックセルとメモリセルとを混載した半導体装置への適用をはじめ、ＴＭＲ素子のほか、巨大磁気抵抗（Giant Magneto Resistance，ＧＭＲ）素子を用いた磁気半導体記憶装置にも適用できる。
【図面の簡単な説明】
【００４４】
【図１】ＭＲＡＭ部の第１の配線構造の断面模式図である。
【図２】ＭＲＡＭ部の従来の配線構造の断面模式図である。
【図３】Ｙ＝０．０５μｍのときの磁場強度のＸ軸方向距離依存性を示す図である。
【図４】ＭＲＡＭ部の第２の配線構造の断面模式図である。
【図５】Ｙ＝０．０５μｍのときの磁場強度のＸ軸方向距離依存性を示す図である。
【図６】ＭＲＡＭ部の第３の配線構造の断面模式図である。
【図７】ＭＲＡＭ部の第４の配線構造の断面模式図である。
【図８】Ｘ＝０μｍのときの磁場強度のＹ軸方向距離依存性を示す図である。
【図９】Ｙ＝０．３μｍのときの磁場強度のＸ軸方向距離依存性を示す図である。
【図１０】ＭＲＡＭの一構造例を示す図である。
【図１１】ＴＭＲ素子のスイッチング特性を説明する概念図である。
【図１２】ＴＭＲ素子のスイッチング機構を説明する概念図である。
【符号の説明】
【００４５】
１０，２０，３０，４０，５０  配線
３１，５１  磁性体クラッド層
【図１】
2005085805.tif 000003
【図２】
2005085805.tif 000004
【図３】
2005085805.tif 000005
【図４】
2005085805.tif 000006
【図５】
2005085805.tif 000007
【図６】
2005085805.tif 000008
【図７】
2005085805.tif 000009
【図８】
2005085805.tif 000010
【図９】
2005085805.tif 000011
【図１０】
2005085805.tif 000012
【図１１】
2005085805.tif 000013
【図１２】
2005085805.tif 000014