(57)【要約】【課題】浮遊容量を最小限に抑え、基板の平面性を最大限に高め、高速直列通信を可能にする反パッド設計を取り入れた印刷回路基板の提供。【解決手段】本発明の一実施例では、導電層（２０）と、前記導電層を横断するバイア（１０）と、前記導電層の前記バイアの近くに複数の空隙（２１０）を有する、あるパターンをなす導電材料（２００）とを具備する、印刷回路基板（１１０）が与えられる。【選択図】図４
2005039271.tif 000002
【特許請求の範囲】
【請求項１】
導電層と、
前記導電層を横断するバイアと、
前記導電層の前記バイアの近くに複数の空隙を有する、あるパターンをなす導電材料とを具備する、
印刷回路基板。
【請求項２】
前記あるパターンをなす導電材料が、前記印刷回路基板の平面性を保つように構成されていることを特徴とする、請求項１に記載の印刷回路基板。
【請求項３】
前記あるパターンをなす導電材料が、前記印刷回路基板の前記バイアの近くに誘電体材料が定着するのを阻止するように構成されていることを特徴とする、請求項１に記載の印刷回路基板。
【請求項４】
前記あるパターンをなす導電材料がほぼ円形状であることを特徴とする、請求項１に記載の印刷回路基板。
【請求項５】
前記導電層に電力面と接地面のいずれか一方が含まれることを特徴とする、請求項１に記載の印刷回路基板。
【請求項６】
前記あるパターンが、対称パターンと非対称パターンのいずれか一方を含むことを特徴とする、請求項１に記載の印刷回路基板。
【請求項７】
前記あるパターンが、同心円パターン、放射状スポーク・パターン、任意パターン、及び、スクリーン・パターンの１つが含むことを特徴とする、請求項１に記載の印刷回路基板。
【請求項８】
印刷回路基板を形成するための方法であって、
導電面を形成するステップと、
前記導電面を横断するバイア信号胴体を形成するステップと、
前記導電面と前記バイア信号胴体間に部分空隙化反パッドを形成するステップと、
を有する、印刷回路基板の形成方法。
【請求項９】
前記部分空隙化反パッドが、前記印刷回路基板の平面性を保つために形成されることを特徴とする、請求項８に記載の印刷回路基板の形成方法。
【請求項１０】
前記部分空隙化反パッドが、前記バイアと前記導電面の間の浮遊容量を最小限に抑えるために形成されることを特徴とする、請求項８に記載の印刷回路基板の形成方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は該して印刷回路基板（ＰＣＢ）に関し、特にバイアの浮遊容量が小さくかつＰＣＢの平面性を高く保つ構成に関する。
【背景技術】
【０００２】
高帯域データ転送において、印刷回路基板（ＰＣＢ）に実装された高速直列通信が、ますます普及してきた。ＰＣＢは、一般に、電力面、接地面、及び、信号面を含む複数の層すなわち平面から構成されている。ＰＣＢの上部層からＰＣＢの下方層に信号を伝送するためのトレースの経路指定、または、ＰＣＢ内におけるある層から別の層へのトレースの経路指定には、バイアが用いられる。バイアは、ＰＣＢのある層からのトレースをＰＣＢの別の層のトレースに接続する導体である。バイアが電力面または接地面に通っている場合、電力面または接地面のバイアまわりの導電材料は、バイアと電力面または接地面との短絡を阻止するために除去される。除去される領域によって、反パッドと呼ばれる空隙（ボイド：void）が生じることになる。
【０００３】
バイア信号胴体と、バイア信号胴体に近い電力面または接地面の導電材料との間に、浮遊容量または寄生容量が生じる。この浮遊容量は、反パッドのサイズ及び表面積に反比例する。換言すれば、反パッドのサイズ及び表面積が拡大するにつれて、浮遊容量が低減し、反パッドのサイズ及び表面積が縮小するにつれて、浮遊容量が増大する。約２ＧＨｚ未満の信号のような低速信号の場合、一般に、浮遊容量が信号の完全性にかなりの影響を及ぼすことはない。しかし、信号速度が増して、約２ＧＨｚを超えると、浮遊容量が信号の完全性に及ぼす影響は次第に重大なものになる。従って、ＰＣＢのバイアを介して高速信号を伝送する場合には、浮遊容量を低減させることが望ましい。
【０００４】
浮遊容量を低減するために、さまざまなアプローチが提案されてきた。アプローチの１つは、反パッドのサイズを拡大することである。しかし、このアプローチは、結果として、ＰＣＢ内の層または面の非平面性の問題を生じる可能性がある。非平面性は、一般に、ＰＣＢの製造中に、誘電体材料が反パッドの空隙化領域に定着すると、生じる。定着した誘電体材料によって、バイアまわりの基板表面にくぼみが生じ、このために、基板表面の平面性が低下することになる。浮遊容量を低減するために、反パッドのサイズを拡大すると、誘電体材料が定着する空隙化反パッド領域の拡大によって、ＰＣＢの非平面性も強まることになる。
【０００５】
前記反パッドのサイズが拡大すると、ＰＣＢに集積回路が取り付けられる場所のような、多くのバイアが近接して配置された領域において、電力面または接地面の狭さくが生じる可能性もある。サイズの拡大した反パッドを形成するため、電力面または接地面から除去される導電材料が多くなりすぎると、電力面または接地面の狭さくを生じる可能性がある。電力面または接地面が狭さくされると、一般に、隣接信号層のバイア間に延びる信号トレースは、反パッドが形成された電力層または接地層に、良好な電力または接地基準を求めることができなくなる。
【０００６】
他のアプローチには、バイアの使われない部分を除去するか、または、製作しないことによって、浮遊容量を低減させるものもある。浮遊容量は、バイアが貫通しなければならない電力面または接地面の数を減らすことによって低減することが可能である。こうしたアプローチでは、ＰＣＢを完全には貫通しないバイアである、ブラインド・バイアまたは埋め込みバイアが用いられる。このアプローチの欠点は、ブラインド・バイアまたは埋め込みバイアによって、製作コストが増す可能性があり、ピン・イン・ホール・ハンダ付け技法のような、既知のハンダ付け技法に対応することができないという点にある。もう１つのアプローチでは、ドリルを利用して、バイアの使われない部分を座ぐって除去する。このアプローチの欠点は、製作コストの増大である。
【０００７】
もう１つのアプローチでは、浮遊容量に対処する全く異なる手段をとる。実際のところ、このアプローチでは、浮遊容量を最小限に抑えようとするのではなく、容量を設定値まで増大させる。容量設定値は、バイアの周波数応答特性を最適化しようとして、または、バイアを介して伝送される信号用のフィルタの一部として利用される。このアプローチの欠点は、バイアを介して伝送される信号に基づいて、さまざまなバイア及び反パッド設計が必要になるという点である。
【０００８】
ＰＣＢ上の高速信号は、一般に、ＰＣＢに取り付けられた特定用途集積回路（ＡＳＩＣ）のような集積回路内において生じる。集積回路は、さまざまなハンダ付け技法、及び、集積回路をＰＣＢから取り外し、再度取り付けることができるようにするソケットの利用を含む、多様なやり方でＰＣＢに取り付けられる。ＰＣＢに集積回路を取り付け、集積回路とＰＣＢとの間における信号の完全性を高く保つには、ＰＣＢの平面性を厳しい許容差で維持しなければならない。ＰＣＢの非平面性によって、この厳しい許容差に合わせられなくなり、従って、信号の完全性が損なわれることになる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
上述の理由から、及び、本明細書に提示される他の理由から、本発明の目的は、容量を最小限に抑え、基板の平面性を最大限に高め、信号トレースの経路指定問題を最小限に抑えることによって、環境または用途に関係なく、高速直列通信を可能にする、バイアに関連した反パッド設計を取り入れたＰＣＢを提供することにある。
【課題を解決するための手段】
【００１０】
本発明の態様の１つによれば、印刷回路基板が得られる。印刷回路基板には、導電層と、導電層を横断するバイアが含まれている。印刷回路基板には、導電層のバイアの近くに複数の空隙を備える、あるパターンをなす導電材料が含まれている。
【発明を実施するための最良の形態】
【００１１】
以下の詳細な説明では、その一部をなし、例証のため、本発明を実施することが可能な特定の実施態様が示された、添付の図面を参照する。これに関して、「上部」、「底部」、「前部」、「後部」、「先行」、「後続」等のような、方向性の用語は、解説される図の配向に関連して用いられる。本発明の実施態様のコンポーネントは、いくつかの異なる配向をなすように配置することができるので、方向性の用語は、例証のために用いられており、決して制限を加えるものではない。もちろん、本発明の範囲を逸脱することなく、他の実施態様を利用することもできるし、構造的変更、あるいは論理的変更を加えることも可能である。従って、以下の詳細な説明は、制限の意味にとるべきではなく、本発明の範囲を規定するのは、付属の請求項である。
【００１２】
印刷回路基板（ＰＣＢ）のバイアは、ＰＣＢ内の１つの層からＰＣＢ内の別の層へと信号の経路指定を行う。反パッドは、バイアと導電面との間に空隙を形成して、バイアとバイアが通る可能性のある導電面との短絡を阻止するために用いられる。
【００１３】
図１は、バイア信号胴体１０、導電面２０、反パッド３０、及び、浮遊容量の表示４０を含む印刷回路基板（ＰＣＢ）の縦断面図の典型的な実施態様を例示した略図である。実施態様の１つでは、導電面２０は、電力面であり、もう１つの実施態様では、導電面２０は接地面である。実施態様の１つでは、導電面２０は、銅または銅合金から製作される。他の実施態様には、導電面２０が、任意の適合する導電材料または導電材料を含む任意の適合する合金から製作されるものもある。
【００１４】
図１に例示のように、バイア信号胴体１０は、導電面２０に対して垂直に、導電面２０を横断、貫通する。しかし、バイア信号胴体１０は、導電面２０に対して任意の適合する角度をなす配向を施すことも可能である。バイア信号胴体１０と導電面２０との間の空隙は、反パッド３０である。
【００１５】
反パッド３０は、任意の適合するプロセスを利用してバイア信号胴体１０まわりの導電面２０から導電材料を除去することによって形成される。実施態様の１つでは、導電材料は、既知のエッチング・プロセスを利用して除去される。浮遊容量４０は、バイア信号胴体１０と導電面２０の間の浮遊容量を表わしている。浮遊容量は、約２ＧＨｚを超える信号のような、高速信号の伝送において望ましくない。すなわち、浮遊容量は、ＰＣＢ内を伝送されて、ＰＣＢを通り抜ける高速信号の完全性を低下させる。浮遊容量４０は、反パッド３０のサイズ及び表面積に反比例する。反パッド３０のサイズ及び表面積が拡大すると、浮遊容量４０は低減する。逆に、反パッド３０のサイズ及び表面積が縮小すると、浮遊容量４０は増大する。
【００１６】
図２は、バイア１０、反パッド３０、及び、導電面２０の断面の典型的な実施態様を例示した略図である。反パッド３０は、導電面２０のバイア１０まわりに空隙を形成する。実施態様の１つでは、バイア１０及び反パッド３０は、ほぼ円形状をなしている。他の実施態様には、バイア１０及び反パッド３０を、正方形、矩形、または、長方形といった他の形状にすることが可能なものもある。反パッド３０のサイズを拡大すると、結果として、ＰＣＢ内における層または面の非平面性問題を生じる可能性がある。例えば、誘電体材料が、導電面２０の空隙に定着し、ＰＣＢの非平面性を生じることになる可能性がある。空隙のサイズが拡大すると、ＰＣＢの非平面性も強まることになる。逆に、空隙のサイズが縮小すると、ＰＣＢの非平面性が弱まることになる。
【００１７】
図３は、ＰＣＢ１１０の表面に取り付けられた集積回路１００の典型的な実施態様を例示した略図である。図３には、さらに、反パッドに関連した平面性問題が例示されている。製造中に、誘電体材料が、図２に示す反パッド３０の電力面または接地面の空隙化領域に定着すると、バイア１０のまわりにくぼみ１２０が形成される。くぼみ１２０のために、ＰＣＢ１１０は非線形になる。反パッド３０のサイズが拡大するにつれて、非平面性が強まることになる。反パッド３０を形成する空隙のサイズが拡大すると、その結果、誘電体材料が定着する、より空隙化の進んだ領域が残されることになるので、非平面性が強まることになる。非平面性は、ＰＣＢ１１０に対する集積回路１００の適正な取り付けを妨げることになる。ＰＣＢ１１０に対する集積回路１００の取り付けが不適正であれば、集積回路１００とＰＣＢ１１０との間における信号の完全性が低下する。
【００１８】
図４は、非空隙化領域２００と空隙化領域２１０を備えた部分空隙化反パッド２２０の典型的な実施態様を例示した略図である。導電面２０は、銅、銅合金、または、任意の適合する導電材料または導電材料を含む合金から製作することが可能である。実施態様の１つでは、部分空隙化反パッド２２０は、導電面２０のバイア１０まわりから導電材料を部分的に除去することによって形成される。もう１つの実施態様では、部分空隙化反パッド２２０は、まず、導電面２０のバイア１０まわりから導電材料を完全に除去し、次に、バイア１０まわりに導電材料を付着させて、非空隙化領域２００を設けることによって形成される。実施態様の１つでは、非空隙化領域２００の導電材料は、導電面２０の導電材料に電気的に接続される。もう１つの実施態様では、非空隙化領域２００の導電材料は、導電面２０の導電材料に電気的に接続されない。
【００１９】
実施態様の１つでは、反パッド２２０の非空隙化領域２００によって形成されるパターンは、クロスハッチング・パターンである。他の実施態様には、反パッド２２０の非空隙化領域２００によって形成されるパターンが、円形、スクリーン、同心円、放射状スポーク、または、任意のパターンといった、別の適合するパターンもある。このパターンは、対称パターンとすることもできるし、あるいは、非対称パターンとすることも可能である。部分空隙化反パッド２２０は、誘電体材料が反パッド空隙２１０に定着するのを阻止することによって、ＰＣＢの平面性を保つ支持構造をもたらす。パターン化された部分空隙化反パッド２２０によって、図３に示すくぼみ１２０を小さくするか、最小限に抑えるか、または、除去することが可能になる。
【００２０】
反パッドに関連した浮遊容量は、反パッド内において除去される導電材料の表面積に反比例する。導電面２０のバイア１０近くから除去される導電材料の量が増すにつれて、浮遊容量４０は低減する。部分空隙化反パッドによって、図２の完全空隙化反パッドよりも多くの導電材料を導電面から除去することが可能になる。反パッドのサイズを拡大し、ＰＣＢを支持する導電材料パターンを残すことによって、部分空隙化反パッドからさらに多くの導電材料を除去することが可能になる。こうして、浮遊容量４０は低減するが、基板の平面性は保たれる。従って、従来の基板の平面性を低下させる欠点を伴うことなく、反パッドのサイズを拡大することが可能になる。
【００２１】
図５は、導電面２０のバイア１０まわりに反パッド３００を含むもう１つの典型的な実施態様を例示した略図である。この実施態様の場合、部分空隙化反パッド３００のパターンは、スクリーン・パターンである。部分空隙化反パッド３００は、非空隙化領域２００と、空隙化領域２１０を備えている。スクリーン・パターンの結果として、導電面２０から導電材料のかなりの除去が生じて浮遊容量４０が低減され、一方、材料２００から適度な支持がもたらされ、誘電体材料の定着が抑制され、基板の平面性が保たれる。
【００２２】
特定のＰＣＢ反パッドに関する導電材料の所望のパターンは、制限するわけではないが、コスト、製造技術、浮遊容量許容差、及び、ＰＣＢ非平面性許容差を含むさまざまな要素のバランスをとることによって決定することができる。これらの要素間において一連の設計上の按配が行われる。例えば、反パッドからより多くの導電材料を除去して、浮遊容量を低減させることにより、支持のために残される導電材料が少なくなる場合には、基板の平面性が問題になる可能性が高くなる。これらの要素の按配に基づいて、特定の反パッドのパターンには、つながっているか、つながっていないかはともかくとして、同心円、放射状スポーク、星形、クロスハッチ、スクリーン、または、任意のまたはランダムなパターンといった、任意の適合するパターンまたはパターンの組み合わせを含むことが可能である。
【００２３】
部分空隙化反パッドは、浮遊容量を低減することによって、バイアを介して伝送される、約２ＧＨｚ以上の信号のような高速信号について、信号の完全性が保てるようにする。さらに、部分空隙化反パッドは、誘電体材料が反パッド空隙に定着するのを阻止する、パターンをなす導電材料による支持構造によって、基板の平面性を保つことを可能にする。従って、浮遊容量または基板の非平面性のために信号完全性を損なうことがないようにして、高速信号を発生する集積回路をＰＣＢに取り付けることが可能になる。
【００２４】
本明細書では、特定の実施態様について例示し、解説してきたが、通常の当該技術者には明らかなように、本発明の範囲を逸脱することなく、例示され、解説された特定の実施態様の代わりに、さまざまな代替及び／または同等実施例を用いることが可能である。本出願は、本明細書において論考の特定の実施態様のいかなる改変または変更をも含むことを意図したものである。従って、本発明は、請求項及びその同等物による制限しか受けないものとする。
【図面の簡単な説明】
【００２５】
【図１】バイアの典型的な実施態様及びバイアに関連した浮遊容量を例示した略図である。
【図２】バイアの断面及び関連する反パッドの典型的な実施態様を例示した略図である。
【図３】先行技術のＰＣＢに関連した非平面性問題のある典型的な実施態様を例示した略図である。
【図４】バイアの断面及び関連する部分空隙化反パッドの典型的な実施態様を例示した略図である。
【図５】バイアの断面及び関連する部分空隙化反パッドの典型的なもう１つの実施態様を例示した略図である。
【符号の説明】
【００２６】
１０  バイア
２０  導電層
１１０  印刷回路基板
２００  導電材料
２１０  空隙
２２０、３００  部分空隙化反パッド
【図１】
2005039271.tif 000003
【図２】
2005039271.tif 000004
【図３】
2005039271.tif 000005
【図４】
2005039271.tif 000006
【図５】
2005039271.tif 000007