(57)【要約】【課題】  本発明は、メインインダクタ電流のスイッチング周波数以外の周波数での発振や不安定性を抑え、入出力急変時の出力電圧の安定性を向上させる新規のスイッチング電源を提供する。【解決手段】  出力電圧を検出して、入力側に設けたメインスイッチＱ１に制御信号を出力する電流モード制御の制御回路１０を備え、この制御回路１０に出力電圧検出手段１１を備えたスイッチング電源であって、制御回路１０は、出力電圧検出手段１１の出力電圧に対しスイッチング電源に備えたインダクタの電流検出信号が設定電圧値以上に低下した場合に、メインスイッチＱ１を導通させる下限セット手段１２を設けてあることを特徴とするスイッチング電源。【選択図】図１
2005039925.tif 000002
【特許請求の範囲】
【請求項１】
出力電圧を検出して、入力側に設けたメインスイッチに制御信号を出力する電流モード制御の制御回路を備え、この制御回路に出力電圧検出手段を備えたスイッチング電源であって、前記制御回路は、前記出力電圧検出手段の出力電圧に対し前記スイッチング電源に備えたインダクタの電流検出信号が設定電圧値以上に低下した場合に、前記メインスイッチを導通させる下限セット手段を設けてあることを特徴とするスイッチング電源。
【請求項２】
前記下限セット手段は、比較器と固定電圧発生手段とＯＲ回路を備え、この比較器の検出入力端子にインダクタの電流検出信号を入力し、この比較器の基準入力端子に前記固定電圧発生手段の一方の端子を接続し、前記固定電圧発生手段の他方の端子に前記出力電圧検出手段の出力端を接続し、この比較器の出力端子に前記ＯＲ回路の一方の入力端子を接続して、このＯＲ回路の他方の入力端子にクロック回路を接続し、このＯＲ回路の出力端子にフリップフロップ回路のセット端子に接続してあることを特徴とする請求項１記載のスイッチング電源。
【請求項３】
前記下限セット手段に設けた固定電圧発生手段は、前記出力電圧検出手段の出力にツェナーダイオードと抵抗との直列回路を接続し、このツェナーダイオードと抵抗との接続部に前記比較器の入力端子を接続してあることを特徴とする請求項１又は２記載のスイッチング電源。
【請求項４】
前記下限セット手段に設けた固定電圧発生手段は、前記出力電圧検出手段の出力にツェナーダイオードと抵抗との直列回路を接続し、このツェナーダイオードと並列に分圧抵抗を接続し、この分圧抵抗に前記比較器の入力端子を接続してあることを特徴とする請求項１又は２記載のスイッチング電源。
【請求項５】
前記下限セット手段に設けた固定電圧発生手段は、増幅器を備え、この増幅器でインダクタ電流の瞬時値とインダクタ電流の平均値とを入力して増幅し、この増幅器の出力端子にコンデンサを接続し、このコンデンサに並列にスイッチを設けてサンプリングしながら固定電位を発生させるように構成してあることを特徴とする請求項１又は２記載のスイッチング電源。
【請求項６】
前記固定電圧発生手段は、前記コンデンサの両端のそれぞれにスイッチを接続し、これらスイッチの間にコンデンサを接続して並列回路を構成し、この並列回路に設けたコンデンサの両端のそれぞれにスイッチを接続し、これらスイッチの間にコンデンサを接続して第二の並列回路を構成し、この第二の並列回路に設けたコンデンサとスイッチとの間に前記出力電圧検出手段の出力端子を接続し、同じく第二の並列回路に設けたコンデンサと別のスイッチとの間に前記比較器の入力端子を接続してあることを特徴とする請求項５記載のスイッチング電源。
【請求項７】
前記固定電圧発生手段は、前記コンデンサの両端のそれぞれにスイッチを接続し、これらスイッチの間にコンデンサを接続して並列回路を構成し、この並列回路に設けたコンデンサとスイッチとの間にスイッチを接続し、このスイッチに前記出力電圧検出手段の出力端子を接続し、前記並列回路に設けたコンデンサと別のスイッチとの間に前記比較器の入力端子を接続してあることを特徴とする請求項５記載のスイッチング電源。
【請求項８】
前記制御回路に、三角波の補償波形が発生するスロープ補償波形発生手段と、前記出力電圧検出手段で検出した信号に前記スロープ補償波形発生手段から得られたスロープ補償波形を加えて、前記インダクタ電流検出信号とを比較する比較手段を備えてあることを特徴とする請求項１乃至７のいずれかに記載のスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源に関するものであり、特にメインインダクタ電流のスイッチング周波数以外の周波数での発振や不安定性を抑え、入出力急変時の出力電圧の安定性を向上させるスイッチング電源に関するものである。
【背景技術】
【０００２】
従来の出力電流の変動に伴う出力電圧の変動を抑えるスイッチング電源を図１０に示す。このスイッチング電源は、メインスイッチＱ１と整流スイッチＱ２とを備えた同期整流回路であり、インダクタ３、負荷４、及び出力コンデンサ５を備えてある。
【０００３】
出力電圧Ｖoutを検出して、入力側に設けたメインスイッチＱ１及び整流スイッチＱ２に制御信号を出力する制御回路１０を備えてある。制御回路１０は出力電圧検出手段１１を備え、この出力電圧検出手段１１は誤差増幅器２１を備えてあり、この誤差増幅器２１の基準入力端子に基準電圧部２２を接続し、検出電圧と基準電圧Ｖrefとを比較増幅する。また、誤差増幅器２１の検出入力端子と出力端子間に、抵抗２４とコンデンサ２５との直列に接続した位相補償回路２３と抵抗２６とを並列に接続してある。
【０００４】
誤差増幅器２１の出力端子は比較器１４の負側の入力端子に接続し、比較器１４の正側の入力端子には、インダクタ電流検出手段６に接続し、インダクタ電流信号を比較器１４の正側に入力し、誤差増幅器２１の出力信号とインダクタ電流信号とを比較する。この比較器１４の出力をフリップフロップ回路１６のリセット端子に接続し、このフリップフロップ回路１６のセット端子にクロック回路１５を接続して、このフリップフロップ回路１６からスイッチング電源のメインスイッチＱ１及び整流スイッチＱ２のゲート端子に接続し、制御信号をメインスイッチＱ１のゲート端子又は整流スイッチＱ２のゲート端子に出力する（例えば、特許文献１参照。）。
【特許文献１】特開平１０−２２５１０５号公報（第７−８頁、第１図）
【０００５】
以上のように構成したスイッチング電源の動作波形を図１１に示す。図１１では波形は上から順に、スイッチング周波数のクロック信号、インダクタ電流、出力電圧である。メインスイッチＱ１のターンオン時期はクロック回路１５で与えている。インダクタ電流と誤差増幅器２１の出力を比較器１４で比較して、メインスイッチＱ１のターンオフ時期を決めている。
【０００６】
この従来例の制御回路１０を高速に動作させるには誤差増幅器２１の位相補償回路２３を構成するコンデンサ２５の容量を小さくして、制御回路１０の動作を速くして、スイッチング電源のループ利得が０ｄＢになる周波数ｆｃがスイッチング周波数ｆｓｗに近づくような高周波とする様な手法があった。例えばループ利得が０ｄＢになる周波数ｆｃをスイッチング周波数ｆｓｗの１／１０以上にしたり、例えばループ利得が０ｄＢになる周波数ｆｃをスイッチング周波数ｆｓｗと等しくする場合もあった。また、図１１に示すような発振や不安定性が発生し易かった。また、スイッチング周波数の１／２の周波数でインダクタ電流が発振するという課題もあった。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
電流モード制御のインダクタ電流の発振や不安定性を抑える簡単な手段として、図１２で示すような、制御回路１０にスロープ補償波形発生回路１３を設け、制御回路１０のインダクタ電流信号にスロープ補償波形を加える手段があった。しかし、この手段は制御回路１０の制御利得をスロープ補償波形の分だけ低下させる、という欠点があった。もう一つの手段として、誤差増幅器２１の位相補償回路２３を構成するコンデンサ２５の容量を大きくする手段があるが、これは負荷急変に対する応答特性が劣化すると言う問題があった。
【０００８】
また、スイッチング電源の出力電圧／入力電圧が大きく、メインスイッチＱ１のデューティ（オン期間／スイッチング周期）が大きい場合、スロープ補償が必要となる。しかし、図１３に示すように、負荷急変時の不安定性が長引く場合がある。図１３に示すように、負荷急変時の不安定性が長引くことを回避するために、誤差増幅器２１の出力からスロープ補償波形を引き算の形で入れているが、インダクタ電流の不安定性は直ぐには改善しない。
【０００９】
本発明は、上記問題に鑑みてなされたものであり、メインインダクタ電流のスイッチング周波数以外の周波数での発振や不安定性を抑え、入出力急変時の出力電圧の安定性を向上させる新規のスイッチング電源を提供する。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、本発明スイッチング電源は、出力電圧を検出して、入力側に設けたメインスイッチに制御信号を出力する電流モード制御の制御回路を備え、この制御回路に出力電圧検出手段を備えたスイッチング電源であって、前記制御回路は、前記出力電圧検出手段の出力電圧に対し前記スイッチング電源に備えたインダクタの電流検出信号が設定電圧値以上に低下した場合に、前記メインスイッチを導通させる手段を設けてある。
【００１１】
前記下限セット手段は、比較器と固定電圧発生手段とＯＲ回路を備え、この比較器の検出入力端子にインダクタの電流検出信号を入力し、この比較器の基準入力端子に前記固定電圧発生手段を接続し、この比較器の出力端子に前記ＯＲ回路の一方の入力端子を接続して、このＯＲ回路の他方の入力端子にクロック回路を接続し、このＯＲ回路の出力端子にフリップフロップ回路のセット端子に接続してある。
【００１２】
前記下限セット手段に設けた固定電圧発生手段は、前記出力電圧検出手段の出力にツェナーダイオードと抵抗との直列回路を接続し、このツェナーダイオードと抵抗との接続部に前記比較器の入力端子を接続してある。
【００１３】
前記下限セット手段に設けた固定電圧発生手段は、前記出力電圧検出手段の出力にツェナーダイオードと抵抗との直列回路を接続し、このツェナーダイオードと並列に分圧抵抗を接続し、この分圧抵抗に前記比較器の入力端子を接続してある。
【００１４】
前記下限セット手段に設けた固定電圧発生手段は、増幅器を備え、この増幅器でインダクタ電流の瞬時値とインダクタ電流の平均値とを入力して増幅し、この増幅器の出力端子にコンデンサを接続し、このコンデンサに並列にスイッチを設けてサンプリングしながら固定電位を発生させるように構成してある。
【００１５】
前記固定電圧発生手段は、前記コンデンサの両端のそれぞれにスイッチを接続し、これらスイッチの間にコンデンサを接続して並列回路を構成し、この並列回路に設けたコンデンサの両端のそれぞれにスイッチを接続し、これらスイッチの間にコンデンサを接続して第二の並列回路を構成し、この第二の並列回路に設けたコンデンサとスイッチとの間に前記出力電圧検出手段の出力端子を接続し、同じく第二の並列回路に設けたコンデンサと別のスイッチとの間に前記比較器の入力端子を接続してある。
【００１６】
前記固定電圧発生手段は、前記コンデンサの両端のそれぞれにスイッチを接続し、これらスイッチの間にコンデンサを接続して並列回路を構成し、この並列回路に設けたコンデンサとスイッチとの間にスイッチを接続し、このスイッチに前記出力電圧検出手段の出力端子を接続し、前記並列回路に設けたコンデンサと別のスイッチとの間に前記比較器の入力端子を接続してある。
【００１７】
前記制御回路に、三角波の補償波形が発生するスロープ補償波形発生手段と、前記出力電圧検出手段で検出した信号に前記スロープ補償波形発生手段から得られたスロープ補償波形を加えて、前記インダクタ電流検出信号とを比較する比較手段を備えてある。
【発明の効果】
【００１８】
本発明によれば、負荷急変に高速応答した後、出力電圧の振動がほぼ無い。その為良好な負荷急変特性となり、その分出力コンデンサを減らすことも可能である。
【００１９】
また、誤差増幅器の応答特性を高周波側に延長しても安定した動作を与えることができ、高安定で、小形で、安価なスイッチング電源を実現することができる効果がある。
【発明を実施するための最良の形態】
【００２０】
発明を実施するための最良の形態の回路図を図１に示す。図１図示のスイッチング電源は、メインスイッチＱ１と整流スイッチＱ２とを備えた同期整流回路であり、インダクタ３、負荷４、出力コンデンサ５を備えてある。また、出力電圧Ｖoutを検出して、入力側に設けたメインスイッチＱ１及び整流スイッチＱ２に制御信号を出力する制御回路１０を備えてある。
【００２１】
制御回路１０は、スイッチング電源の出力電圧を検出する出力電圧検出手段１１を備えてある。この出力電圧検出手段１１は誤差増幅器２１を備え、この誤差増幅器２１の検出入力端子はスイッチング電源の出力側に接続し、誤差増幅器２１の基準入力端子は基準電圧部２２に接続し、検出電圧と基準電圧Ｖrefとを比較増幅して出力するように構成してある。また、誤差増幅器２１の検出入力端子と出力端子間に抵抗２４とコンデンサ２５とを接続してなる位相補償回路２３を接続してある。
【００２２】
制御回路１０は比較手段である比較器１４を設けてある。この比較器１４の検出入力端子は誤差増幅器２１の出力端子に接続し、比較器１４の出力端子をフリップフロップ回路１６のリセット端子に接続してある。
【００２３】
制御回路１０はこの出力電圧検出手段の出力電圧に対し前記スイッチング電源に備えたインダクタの電流検出信号が設定電圧値以上に低下した場合に、前記メインスイッチを導通させる下限セット回路１２を設けてある。具体的構成は以下の通りである。
【００２４】
この下限セット回路１２は比較器３１と固定電圧発生回路３２とＯＲ回路３３を備えてある。この比較器３１の検出入力端子にインダクタ３の電流検出信号を入力し、この比較器３１の基準入力端子に固定電圧発生回路３２の負電位を接続してある。固定電圧発生回路３２の正電位を誤差増幅器２１の出力端に接続し、インダクタ電流検出信号ＩＬの下限の電圧を与えるようにしてある。
【００２５】
この比較器３１の出力端子にＯＲ回路３３の一方の入力端子を接続して、このＯＲ回路３３の他方の入力端子にクロック回路１５を接続し、このＯＲ回路３３の出力端子にフリップフロップ回路１６のセット端子に接続してある。フリップフロップ回路１６からスイッチング電源のメインスイッチＱ１及び整流スイッチＱ２のゲート端子に接続し、制御信号をメインスイッチＱ１のゲート端子又は整流スイッチＱ２のゲート端子に出力する。
【００２６】
以上のように構成されたスイッチング電源は以下のように作用する。先ず、通常は、メインスイッチＱ１がオンすると、インダクタ３及びコンデンサ５に電流が流れ、負荷４に安定電圧が供給される。このときの出力電圧を出力電圧検出回路１１で検出し、誤差増幅器２１で出力電圧と基準電圧とを比較増幅する。比較増幅された信号は比較器１４の検出入力端子に誤差増幅出力信号として送信する。
【００２７】
インダクタ電流検出手段６によりインダクタ電流を検出する。このインダクタ電流検出手段６で検出したインダクタ電流検出信号を比較器１４の基準入力端子に送信する。インダクタ電流検出信号ＩＬが誤差増幅出力信号を上回るとフリップフロップ回路１６のリセット端子がハイになり、メインスイッチＱ１がオフするとともに、整流スイッチＱ２がオンする。
【００２８】
逆にクロック回路１５からクロック信号が発信されると、フリップフロップ回路１６のセット端子がハイになり、メインスイッチＱ１がオンするとともに、整流スイッチＱ２がオフする。
【００２９】
本発明では、下限セット回路１２を備えてあり、インダクタ電流検出手段６で検出したインダクタ電流検出信号ＩＬをこの下限セット回路１２に備えた比較器３１の検出入力端子にも送信する。この比較器３１でインダクタ電流検出信号ＩＬと、誤差増幅器出力信号と固定電位ＶＬＬとの和を比較する。インダクタ電流検出信号ＩＬが、誤差増幅器出力信号と固定電位ＶＬＬとの和より下回ると、ＯＲ回路３３の作用により、フリップフロップ回路１６のセット端子がハイになり、メインスイッチＱ１がオンするとともに、整流スイッチＱ２がオフする。即ち、電流モード制御において発生するインダクタ電流のスイッチング周波数以外の周波数での発振を抑制する機能を、インダクタ電流の振幅制限の形で入れていることになる。
【００３０】
この実施形態についての動作波形図を図２に示してある。図２に示すように、インダクタ電流検出信号ＩＬの下限が、誤差増幅出力信号Ａｍｐ．ｏｕｔより固定電圧ＶＬＬ分だけ下がると、メインスイッチＱ１はオンするため、インダクタ電流の振幅は定常時より大きくならず、安定した動作となる。また、インダクタ電流の低周波振動は消え、誤差増幅器出力信号Ａｍｐ．ｏｕｔと固定電位ＶＬＬとの和がある所定の電圧となる。固定電位ＶＬＬはインダクタ電流信号の交流成分の振幅に下限セット回路１２の誤動作防止のための閾値ＶＭを加えた値になる。この閾値ＶＭは下限セット回路１２の誤動作防止のための動作余裕で、インダクタ電流検出信号ＩＬの交流成分のピーク値とピーク値との間の値ΔＩＬの１０〜２０％にされることが最適である。ΔＩＬは図７に示す。
【００３１】
なお、この実施形態において、インダクタ３の出力側にインダクタ電流検出手段を用いてインダクタ電流を検出する構成にしてあるが、インダクタ電流を検出する手段は限定されず、インダクタ検出手段６として、インダクタ３の出力側にインダクタ電流検出抵抗を接続し、このインダクタ電流検出抵抗の入出力側に増幅器の夫々の入力端子に接続し、インダクタ電流検出抵抗の入出力間の電位差を増幅器で求めて増幅することにより、インダクタ電流を検出する構成でもよい。
【００３２】
また、特開２０００−１９３６８７号公報で示すような、インダクタ３の入出力間にインダクタ３と並列に抵抗とコンデンサとの直列回路を接続し、このコンデンサの両端に発生する電圧に基づいてインダクタを介して流れるインダクタ電流を検出する構成にしてあってもよい。
【実施例１】
【００３３】
第一実施例の回路図を図３に示す。図３図示のスイッチング電源は、メインスイッチＱ１と整流スイッチＱ２とを備えた同期整流回路であり、インダクタ３、負荷４、出力コンデンサ５を備えてある。また、出力電圧Ｖoutを検出して、入力側に設けたメインスイッチＱ１及び整流スイッチＱ２に制御信号を出力する制御回路１０を備えてある。
【００３４】
制御回路１０は、スイッチング電源の出力電圧を検出する出力電圧検出手段１１を備えてある。この出力電圧検出手段１１は誤差増幅器２１を備え、この誤差増幅器２１の検出入力端子はスイッチング電源の出力側に接続し、誤差増幅器２１の基準入力端子は基準電圧部２２に接続し、検出電圧と基準電圧Ｖrefとを比較増幅して出力するように構成してある。また、誤差増幅器２１の検出入力端子と出力端子間に抵抗２４とコンデンサ２５とを接続してなる位相補償回路２３を接続してある。
【００３５】
制御回路１０は、三角波の補償波形が発生するスロープ補償波形発生回路１３を備えてある。このスロープ補償波形発生回路１３はスイッチＱ３と定電流源４１とコンデンサ４２とを備えてある。スイッチＱ３はＭＯＳＦＥＴで構成し、このソース・ドレイン間にコンデンサ４２を接続し、このスイッチＱ３の一端とコンデンサ４２の一端の間に接続部を設け、この接続部に定電流源４１を接続してある。このスイッチＱ３の他端とコンデンサ４２の他端の間に接続部を設け、この接続部に誤差増幅器２１の出力端子を接続してある。
【００３６】
制御回路１０は比較器１４を設けてある。この比較器１４の検出入力端子はスロープ補償波形発生回路１３のコンデンサ４２の一端に接続し、比較器１４の出力端子をフリップフロップ回路１６のリセット端子に接続してある。
【００３７】
制御回路１０はこの出力電圧検出手段の出力電圧に対し前記スイッチング電源に備えたインダクタの電流検出信号が設定電圧値以上に低下した場合に、メインスイッチＱ１を導通させる下限セット回路１２を設けてある。具体的構成は以下の通りである。
【００３８】
この下限セット回路１２は比較器３１と固定電圧発生回路３２とＯＲ回路３３を備えてある。この比較器３１の検出入力端子にインダクタ３の電流検出信号を入力し、この比較器３１の基準入力端子に固定電圧発生回路３２の負電位を接続してある。固定電圧発生回路３２の正電位を出力電圧検出手段１１の出力端に接続し、インダクタ電流検出信号ＩＬの下限の電圧を与えるようにしてある。
【００３９】
この比較器３１の出力端子にＯＲ回路３３の一方の入力端子を接続して、このＯＲ回路３３の他方の入力端子にクロック回路１５を接続し、このＯＲ回路３３の出力端子にフリップフロップ回路１６のセット端子に接続してある。フリップフロップ回路１６からスイッチング電源のメインスイッチＱ１及び整流スイッチＱ２のゲート端子に接続し、制御信号をメインスイッチＱ１のゲート端子又は整流スイッチＱ２のゲート端子に出力する。
【００４０】
以上のように構成されたスイッチング電源は以下のように作用する。先ず、通常は、メインスイッチＱ１がオンするとインダクタ３及びコンデンサ５に電流が流れ、負荷４に安定電圧が供給される。このときの出力電圧を出力電圧検出回路１１で検出し、誤差増幅器２１で出力電圧と基準電圧とを比較増幅する。比較増幅された信号は、スロープ補償波形発生回路１３でコンデンサ４２の両端に発生するスロープ補償波形の成分だけ引算された形で、比較器１４の検出入力端子に誤差増幅出力信号として送信する。
【００４１】
インダクタ電流検出手段６によりインダクタ電流を検出する。このインダクタ電流検出手段６で検出したインダクタ電流検出信号ＩＬを比較器１４の基準入力端子に送信する。インダクタ電流検出信号ＩＬが誤差増幅出力信号を上回るとフリップフロップ回路１６のリセット端子がハイになり、メインスイッチＱ１がオフするとともに、整流スイッチＱ２がオンする。
【００４２】
逆にクロック回路１５からクロック信号が発信されると、フリップフロップ回路１６のセット端子がハイになり、メインスイッチＱ１がオンするとともに、整流スイッチＱ２がオフする。
【００４３】
本発明では、下限セット回路１２を備えてあり、インダクタ電流検出手段６で検出したインダクタ電流検出信号ＩＬをこの下限セット回路１２に備えた比較器３１の検出入力端子にも送信する。この比較器３１でインダクタ電流検出信号ＩＬと、誤差増幅器出力信号と固定電位ＶＬＬとの和を比較する。ただし、本実施例では、誤差増幅器２１の出力端にスロープ補償波形発生回路１３を接続してあるため、比較する固定電位ＶＬＬはスロープ補償波形の成分だけ加えられる。インダクタ電流検出信号ＩＬが、誤差増幅器出力信号とスロープ補償波形の成分と固定電位ＶＬＬとの和より下回ると、ＯＲ回路３３の作用により、フリップフロップ回路１６のセット端子がハイになり、メインスイッチＱ１がオンするとともに、整流スイッチＱ２がオフする。
【００４４】
即ち、電流モード制御において発生するインダクタ電流のスイッチング周波数以外の周波数での発振を抑制する機能を、インダクタ電流の交流成分の振幅制限の形で入れていることになる。
【００４５】
この実施例の動作波形図を図４に示してある。図４に示すように、インダクタ電流検出信号の下限が、誤差増幅出力信号Ａｍｐ．ｏｕｔより固定電圧ＶＬＬ分だけ下がると、メインスイッチＱ１はオンするため、インダクタ電流の振幅は定常時より大きくならず、安定した動作となる。また、インダクタ電流の低周波振動は消え、固定電位ＶＬＬがある所定の電圧となる。固定電位ＶＬＬはインダクタ電流検出信号の振幅と誤動作防止のための閾値ＶＭとスロープ補償波形とを加えた値になる。図１の回路の場合よりスロープ補償波形の成分だけ固定電位ＶＬＬが大きくなり、出力電圧の変動成分が増加する。
【００４６】
なお、この実施例においても、インダクタ３の出力側にインダクタ電流検出抵抗を接続し、このインダクタ電流検出抵抗の入出力側に増幅器の夫々の入力端子に接続し、インダクタ電流検出抵抗の入出力間の電位差を増幅器で求めて増幅することにより、インダクタ電流を検出する構成を設けてもよく。また、特開２０００−１９３６８７号公報で示すような、構成を用いてもよい。
【実施例２】
【００４７】
第二実施例の要部の回路図を図５に示す。図５図示の実施例は、図１図示並びに図３図示実施例の応用例である。この実施例は下限セット回路１２の固定電圧発生回路３２に特徴を有する。
【００４８】
この実施例における固定電圧発生回路３２は、出力電圧検出回路１１の誤差増幅器２１の出力に、ツェナーダイオード６１と抵抗６２との直列回路を接続し、このツェナーダイオード６１と並列に分圧抵抗６３，６４を接続し、この分圧抵抗６３，６４を比較器３１の基準入力端子に接続してある。固定電位ＶＬＬの値が抵抗６３の両端に発生する。これにより、ツェナーダイオード６１の電位差Ｖｚの値が抵抗分割されて小さく設定することができる。
【００４９】
第二実施例の作用については、前記実施例とほぼ同様であるため省略する。なお、この実施例において、ツェナーダイオード６１と抵抗６２との接続部に比較器３１の入力端子を接続してもよい。また、抵抗６３を∞Ωとし、抵抗６４が０Ωとなっても良い。
【実施例３】
【００５０】
第三実施例の要部の回路図を図６に示す。図６図示の実施例は、図６図示実施例同様、図１図示並びに図３図示実施例の応用例であり、この実施例も下限セット回路１２の固定電圧発生回路３２に特徴を有する。
【００５１】
この実施例における固定電圧発生回路３２は、増幅器７１を備え、この増幅器７１の基準入力端子でインダクタ電流の瞬時値を入力し、検出入力端子でインダクタ電流の平均値を入力するように構成してある。インダクタ電流の平均値を分圧抵抗７２とコンデンサ７３で生成するように構成してある。この増幅器７１の出力端子にはダイオード７４を介して、コンデンサ７５を接続して、固定電位ＶＬＬをコンデンサ７５の両端に発生させるように構成してある。
【００５２】
このコンデンサ７５と並列にＭＯＳＦＥＴで構成したスイッチＱ４を接続してある。また、このコンデンサ７５の両端のそれぞれにスイッチ７６，７７を接続し、これらスイッチ７６，７７の間にコンデンサ７８を接続して並列回路を構成してある。コンデンサ７８の両端のそれぞれにスイッチ７９，８０を接続し、これらスイッチ７９，８０の間にコンデンサ８１を接続して第二の並列回路を構成してある。コンデンサ８１とスイッチ７９との間に誤差増幅器２１の出力端子を接続し、コンデンサ８１と別のスイッチ８０との間に比較器３１の基準入力端子を接続してある。
【００５３】
以上のように構成された固定電圧発生回路３２は以下のように作用する。なお、この実施例の動作波形図を図７に示す。図７の波形は上から順にクロック回路１５のクロック波形clock、インダクタ電流波形ＩＬ、スイッチ７９，８０のゲート波形Φ１、スイッチ７６，７７のゲート波形Φ２、及びスイッチＱ４のゲート波形Φ３である。先ず、コンデンサ７５の両端に接続してあるスイッチ７６，７７が同時にオンすると、このスイッチ７６，７７に導通するコンデンサ７８は充電される。コンデンサ７８が充電されると、スイッチ７６，７７はオフし、その後コンデンサ７８の両端に接続するスイッチ７９，８０が同時オンする。これにより、コンデンサ８１が充電される。これと略同じ時間にスイッチＱ４がオンし、コンデンサ７５が放電する。
【００５４】
以上の作用より、増幅器７１でインダクタ電流の１／２のスイッチング周期における交流成分の２倍にダイオード７４の順方向降下電圧に下限セット回路１２の誤動作防止のための閾値ＶＭを加えた分だけ増幅する。これにより、コンデンサ７５の電圧はインダクタ電流の交流成分のピーク値間の値ΔＩＬに前記閾値ＶＭを加えた値になる。この電圧をコンデンサ８１へと移送する。これをメインスイッチＱ１のオン期間に実施すれば、理想的な固定電位ＶＬＬの値を与える。また、固定電位ＶＬＬはスロープ補償波形を用いた場合、その分大きな値とする。このサンプリング動作は負荷急変の無い安定的な定常状態にのみ行われるように制御されればより良好な電源特性を得られる。以上より、このような構成のスイッチング電源は、誤差増幅器２１の応答特性を高周波側に延長しても安定した動作を与えることができる。その分、小型で、安価で且つ高信頼性を有する電源を提供することができる。
【実施例４】
【００５５】
第四実施例の要部の回路図を図８に示す。図８図示の実施例は、図６図示実施例同様、図１図示並びに図３図示実施例の応用例であり、この実施例も下限セット回路１２の固定電圧発生回路３２に特徴を有する。
【００５６】
この実施例における固定電圧発生回路３２は、増幅器７１を備え、この増幅器７１の基準入力端子でインダクタ電流の瞬時値を入力し、検出入力端子でインダクタ電流の平均値を入力するように構成してある。インダクタ電流の平均値を分圧抵抗７２とコンデンサ７３で生成するように構成してある。この増幅器７１の出力端子にはダイオード７４を介して、コンデンサ７５を接続して、固定電位をコンデンサ７５の両端に発生させるように構成してある。
【００５７】
このコンデンサ７５と並列にＭＯＳＦＥＴで構成したスイッチＱ４を接続してある。また、このコンデンサ７５の両端のそれぞれにスイッチ７９，８０を接続し、これらスイッチ７９，８０の間にコンデンサ８１を接続して第二の並列回路を構成してある。コンデンサ８１とスイッチ７９との間にスイッチ８１を接続し、このスイッチ８１に誤差増幅器２１の出力端子を接続してある。また、コンデンサ８１と別のスイッチ８０との間に比較器３１の基準入力端子を接続してある。
【００５８】
以上のように構成された固定電圧発生回路３２は以下のように作用する。なお、この実施例の動作波形図を図９に示す。図９の波形は上から順にクロック回路１５のクロック波形clock、インダクタ電流波形ＩＬ、スイッチ７９，８０のゲート波形Φ１、スイッチ８２のゲート波形Φ４、及びスイッチＱ４のゲート波形Φ３である。先ず、スイッチ８２がオフし、コンデンサ８１と誤差増幅器２１の出力とを切り離す。次にコンデンサ７５の両端に接続してあるスイッチ７９，８０が同時にオンする間、このスイッチに導通するコンデンサ８１はコンデンサ７５により充電される。コンデンサ８１が充電されると、スイッチ７９，８０はオフし、その後コンデンサ８１に接続するスイッチ８２がオンする。また、スイッチ７９，８０がオフするとスイッチＱ４がオンし、コンデンサ７５が放電する。
【００５９】
以上の作用より、増幅器７１でインダクタ電流の１／２のスイッチング周期における交流成分の２倍にダイオード７４の順方向降下電圧に下限セット回路１２の誤動作防止のための閾値ＶＭを加えた分だけ増幅する。これにより、コンデンサ７５の電圧はインダクタ電流の交流成分のピーク値間の値ΔＩＬに前記閾値ＶＭを加えた値になる。この電圧をコンデンサ８１へと移送する。これをメインスイッチＱ１のオン期間に実施すれば、理想的な固定電位ＶＬＬの値を与える。また固定電位ＶＬＬはスロープ補償波形を用いた場合、その分大きな値とする。このサンプリング動作は負荷急変の無い安定的な定常状態にのみ行われるように制御されればより良好な電源特性を得られる。以上より、このような構成のスイッチング電源は、誤差増幅器２１の応答特性を高周波側に延長しても安定した動作を与えることができる。その分、小型で、安価で且つ高信頼性を有する電源を提供することができる。
【００６０】
なお、いずれの実施例においても、非絶縁型降圧式のスイッチング電源を採用しているが、昇圧式や反転式の非絶縁型スイッチング電源や、絶縁型のスイッチング電源においても、本発明を構成することが可能である。
【産業上の利用可能性】
【００６１】
本発明によれば、負荷急変に高速応答した後、出力電圧の振動がほぼ無い。その為良好な負荷急変特性となり、その分出力コンデンサを減らすことも可能である。
【００６２】
また、誤差増幅器の応答特性を高周波側に延長しても安定した動作を与えることができ、高安定で、小形で、安価なスイッチング電源を実現することができる。
【図面の簡単な説明】
【００６３】
【図１】本発明に係るスイッチング電源における発明を実施するための最良の形態の回路図である。
【図２】図１図示実施形態の動作波形図である。
【図３】本発明に係る第一実施例の回路図である。
【図４】図３図示実施例の動作波形図である。
【図５】本発明に係る第二実施例の回路図である。
【図６】本発明に係る第三実施例の回路図である。
【図７】図６図示実施例の動作波形図である。
【図８】本発明に係る第四実施例の回路図である。
【図９】図８図示実施例の動作波形図である。
【図１０】従来例を示した回路図である。
【図１１】図１０図示従来例の動作波形図である。
【図１２】従来例を示した回路図である。
【図１３】図１２図示従来例の動作波形図である。
【符号の説明】
【００６４】
１  主電源
２  入力コンデンサ
３  インダクタ
４  負荷
５  出力コンデンサ
６  インダクタ電流検出手段
７  インダクタ電流検出抵抗
１０  制御回路
１１  出力電圧検出手段
１２  下限セット回路
１３  スロープ補償波形発生回路
１４  比較器
１５  クロック回路
１６  フリップフロップ回路
２１  誤差増幅器
２２  基準電圧部
２３  位相補償回路
２４  抵抗
２５  コンデンサ
３１  比較器
３２  固定電圧発生回路
３３  ＯＲ回路
６１  ツェナーダイオード
６２〜６４  抵抗
７１  増幅器
７２  分圧抵抗
７３  コンデンサ
７４  ダイオード
７５  コンデンサ
７６，７７，７９，８０，８２  スイッチ
７８，８１  コンデンサ
Ｑ１  メインスイッチ
Ｑ２  整流スイッチ
Ｑ３  スイッチ
Ｑ４  スイッチ
【図１】
2005039925.tif 000003
【図２】
2005039925.tif 000004
【図３】
2005039925.tif 000005
【図４】
2005039925.tif 000006
【図５】
2005039925.tif 000007
【図６】
2005039925.tif 000008
【図７】
2005039925.tif 000009
【図８】
2005039925.tif 000010
【図９】
2005039925.tif 000011
【図１０】
2005039925.tif 000012
【図１１】
2005039925.tif 000013
【図１２】
2005039925.tif 000014
【図１３】
2005039925.tif 000015