(57)【要約】【課題】本発明は、陽極酸化を用いて、電子放出器としての役割を果たす多孔性領域を形成するための製造方法を提供することにある。【解決手段】半導電性あるいは導電性表面１１４の中央領域１１７内に小孔を形成するための製造方法であって、前記半導電性あるいは導電性表面１１４において電界をかける際に、前記表面の中央領域１１７における前記電界の強度が前記表面の周辺における電界の強度と少なくとも同程度に大きくなるように、基板１１２上に前記半導電性あるいは導電性表面１１４を形成するステップと、前記半導電性あるいは導電性表面１１４において前記電界を生成することにより前記半導電性あるいは導電性表面１１４を陽極酸化するものであって、それにより前記半導電性あるいは導電性表面１１４内に多孔性領域１２８を形成するような陽極酸化するステップとを含んでいる。【選択図】図７
2005085759.tif 000002
【特許請求の範囲】
【請求項１】
半導電性あるいは導電性表面の中央領域内に小孔を形成するための製造方法であって、
前記半導電性あるいは導電性表面において電界をかける際に、前記表面の中央領域における前記電界の強度が前記表面の周辺における電界の強度と少なくとも同程度に大きくなるように、基板上に前記半導電性あるいは導電性表面を形成するステップと、
前記半導電性あるいは導電性表面において前記電界を生成することにより前記半導電性あるいは導電性表面を陽極酸化するものであって、それにより前記半導電性あるいは導電性表面内に多孔性領域を形成するような陽極酸化するステップとを含む、製造方法。
【請求項２】
前記半導電性あるいは導電性表面を形成するステップは、さらに、
前記基板上に誘電体層を形成するステップと、
前記誘電体層の一部を除去し、前記誘電体層の残りの部分を残して、前記基板の中央領域を露出させるステップと、
前記誘電体層の前記残りの部分の一部の上と、前記基板の前記中央領域の上とに前記半導電性あるいは導電性表面を形成するステップとを含む、請求項１に記載の製造方法。
【請求項３】
前記半導電性あるいは導電性表面を陽極酸化して、前記半導電性あるいは導電性表面と前記基板との間のコンタクト領域上の前記半導電性あるいは導電性表面内に陽極酸化された領域を形成するステップをさらに含む、請求項２に記載の製造方法。
【請求項４】
前記半導電性あるいは導電性表面上に第１の導電層を形成するステップと、
前記第１の導電層上に第２の導電層を形成するステップと、
前記第２の導電層上に第２の誘電体層を形成するステップと、
前記第２の誘電体層上に第３の導電層を形成するステップと、
前記陽極酸化された領域の上方にある前記第２の導電層、前記第２の誘電体層および前記第３の導電層の部分を除去するステップとをさらに含む、請求項３に記載の製造方法。
【請求項５】
前記半導電性あるいは導電性表面上に第１の導電層を形成するステップと、
前記第１の導電層上に第２の誘電体層を形成するステップと、
前記第２の誘電体層上に第２の導電層を形成するステップと、
前記半導電性あるいは導電性表面と前記基板との間のコンタクト領域の上方にある前記第１の導電層、前記第２の誘電体層および前記第２の導電層の部分を除去し、前記第２の導電層の残りの部分を残し、前記半導電性あるいは導電性表面の中央領域を露出させるステップとをさらに含む、請求項２に記載の製造方法。
【請求項６】
前記半導電性あるいは導電性表面の前記中央領域を陽極酸化するものであって、それにより半導電性あるいは導電性表面内に陽極酸化された領域を形成するような陽極酸化するステップと、
前記第２の導電層の前記残りの部分の上と、前記陽極酸化された領域の上とに第３の導電層を形成するステップとをさらに含む、請求項５に記載の製造方法。
【請求項７】
前記半導電性あるいは導電性表面を形成するステップは、さらに、
前記基板上に前記半導電性あるいは導電性表面を形成するステップと、
前記半導電性あるいは導電性表面上に導電性シールドを形成するステップと、
前記導電性シールドの一部を除去し、前記半導電性あるいは導電性表面の中央領域を露出させ、前記導電性シールドの残りの部分を残すステップとを含む、請求項１に記載の製造方法。
【請求項８】
前記半導電性あるいは導電性表面の前記中央領域を陽極酸化して、前記半導電性あるいは導電性表面内に陽極酸化された領域を形成するステップをさらに含む、請求項７に記載の製造方法。
【請求項９】
前記導電性シールドの前記残りの部分を除去するステップと、
前記半導電性あるいは導電性表面上に誘電体層を形成するステップと、
前記陽極酸化された領域の上方にある前記誘電体層の部分を除去するステップとをさらに含む、請求項８に記載の製造方法。
【請求項１０】
基板の一部の上に配置され、前記基板の中央領域の周辺を少なくとも部分的に画定する誘電体障壁と、
前記誘電体障壁の少なくとも一部の上と、前記基板の前記中央領域上とに配置される半導電性あるいは導電性表面と、
前記基板の前記中央領域の上方にある前記半導電性あるいは導電性表面の表面領域内に配置される多孔性領域であって、小孔の集中が前記半導電性あるいは導電性表面の中央領域よりも周辺において大きくならない多孔性領域と、
前記基板の前記中央領域の上方にある半導電性あるいは導電性表面の表面領域内に配置される多孔性領域であって、前記半導電性あるいは導電性表面の中央領域内の小孔の集中は、前記半導電性あるいは導電性表面の周辺の小孔の集中と少なくとも同程度に大きい多孔性領域とを備えている、電子放出デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は包括的に情報記憶デバイス、情報ディスプレイ、および電子放出デバイスを利用する他の電子デバイスの分野に関する。具体的には、本発明は、陽極酸化を用いて、電子放出器としての役割を果たす多孔性領域を形成するための半導体デバイスの製造に関する。
【背景技術】
【０００２】
フラットパネルディスプレイ、電子銃およびマイクロ波管のような真空超小型電子工学分野の新たな応用形態が求められていることに基づき、室温あるいは冷電子放出器が近年盛んに関心を集めている。数ある種類の放出器の中でも、シリコンを利用するデバイスは、特に集積回路において、シリコン材料のための技術基盤の開発が進んでいるので関心を集めている。金属−絶縁体−金属（ＭＩＭ）あるいは金属−絶縁体−半導体（ＭＩＳ）ダイオードのような平面あるいはフラット冷陰極は、動作電圧が低く、圧力の影響を受けにくいので、数多くの研究者によって研究されている。しかしながら、これらの放出器は、効率が悪く、耐用年数が短い。多孔性シリコン（ＰＳ）は、シリコン基板上に容易に作製することが可能であり、面放出冷陰極デバイスのような数多くの利点を示している。この材料の効率および安定性は、上記した従来技術のＭＩＭおよびＭＩＳデバイスと比べて良好である。
【０００３】
種々の材料の多孔性表面は、陽極酸化による電気化学的な過程によって作製することが可能である。この方法では、陽極および陰極が電解質、通常は希釈されたフッ化水素酸（ＨＦ）内に浸漬される。陽極と陰極との間に適当な大きさの電流が供給されるとき、陽極の表面上に多数の小孔が形成される。任意選択では、光源が加えられて、陽極酸化を促進することが可能である。多孔性シリコンを作製するために、陽極としてシリコンウェーハが用いられている。陰極としては、その高い導電率、ＨＦ耐性および処理の予測可能性のために、多くの場合にプラチナが利用されている。また、類似の特性の他の金属を用いることもできる。
【０００４】
従来技術の電界放出フラット放出器デバイス１０は、種々の製造段階における図１〜図６で示されており、これらの図では、多孔性シリコンを製造するために、シリコンを陽極酸化する既知の工程を示している。図１に示すように、たとえば単結晶シリコン１２からなる基板上に多結晶シリコン層１４を成長あるいは堆積させる。次に、図２に示されるように、多結晶シリコン層１４上に誘電体層１６を堆積させる。そして、図３に示されるように、誘電体材料１６内に開口部１３を形成し、陽極酸化のための多結晶シリコン層１４の表面領域を露出させる。
【０００５】
陽極酸化過程において、電界が生成され、誘電体層１６の開口部１３によって、誘電体層１６と多結晶シリコン層１４との境界１３ａにおいて電界の強度が高められるようになる。電界の強度は、図３中の等電位線８によって示されている。境界１３ａにおける電界の強度を高めることにより、多結晶シリコン層１４の中央領域に対して、境界１３ａにおける陽極酸化が加速されるのを促進するようになっている。その陽極酸化は、図４中の縦線１５によって示されるように、多結晶シリコン層１４内に多孔性領域を生成する。境界１３ａに沿って陽極酸化を加速することにより、この局部的な領域１５ａにおいて多孔率が高くなる。この不均一な陽極酸化は、デバイスの放出特性に悪影響を及ぼし、ある特定の応用形態のための有用性を消失させる。電界の強度を高めて、多結晶層１４の中央領域内に、小孔をより集中させて形成することは可能であるが、境界に沿った多孔率も高くなるであろう。図５に示されるように、このような境界に沿った小孔の集中が高まる結果として、多結晶シリコン層内にピット９が生じるようになる。この損傷は、多くの場合に、デバイスの破損あるいは耐用年数の短縮に繋がることになる。
【０００６】
電子放出デバイスとして用いるため、図６に示されるように、通常は、誘電体あるいは導電性材料の別の層が陽極酸化された構造の上側に追加されている。図６は、第２の誘電体層１７と、抽出電極１８と、スペーサ誘電体層２０と、集束電極２２とが追加されて完成した電界放出電子放出器デバイス１０を示している。
【発明の開示】
【発明が解決しようとする課題】
【０００７】
電子放出が最も集中する場所は、シリコン層１４の中央領域２６ではなく、シリコン層１４と誘電体層１６との境界領域２４である。これは、境界領域２４からの放出が中央領域２６からの放出と同じ効率で伝搬されなくなるので、望ましくない。また、境界領域２４からの放出は、中央領域２６からの放出と同じように簡単には集束させることができない。これらの結果として、多くの応用形態において電子放出デバイスが利用できなくなる可能性がある。
【課題を解決するための手段】
【０００８】
本発明は、半導電性あるいは導電性表面の中央領域内に小孔を形成するための製造方法を開示するものである。本方法は、基板上に半導電性あるいは導電性表面を形成することを含んでいる。この半導電性あるいは導電性表面は、半導電性あるいは導電性表面において電界をかける際に、表面の中央領域における電界の強度が表面の周辺における電界の強度と少なくとも同程度に大きくなるように形成される。最後に、本方法は、半導電性あるいは導電性表面において電界を生成することにより半導電性あるいは導電性表面を陽極酸化して、半導電性あるいは導電性表面内に多孔性領域を形成するステップを含んでいる。
【発明を実施するための最良の形態】
【０００９】
本発明の特徴および利点は、図面を参照しながら以下の説明を読むことにより当業者には明らかになるであろう。
【００１０】
ここで、図面に示される典型的な実施形態を参照し、それを説明するために、本明細書では特有の言い回しが用いられることになる。本発明は、種々の陽極酸化可能な材料内に小孔を形成するために用いられる陽極酸化工程を提供するものである。改善された工程では、陽極酸化防止マスクによって画定される選択された領域の境界において、陽極酸化が加速されるのを最小限に抑えるか、あるいは陽極酸化が加速されないようにしている。本発明の一実施形態は、多孔性多結晶シリコンのような多孔性材料を利用する電子放出デバイスを製造するために、その改善された工程を適用することを含んでいる。さらに、本発明は、そのように陽極酸化された多孔性の平面あるいはフラットな表面を利用する電子放出構造を製造することを含んでいる。そのようなデバイスの動作は、Ｓｈｅｎｇ他著J.Vac.Sci.Technol.B,19(1),pp64-67,2001に記載されており、その文献は参照として本明細書に援用されるものである。
【００１１】
従来技術による手法では、適当な誘電体材料、たとえば窒化シリコンが、陽極酸化されることになる導電性あるいは半導電性の材料層、たとえば多結晶シリコンの上側に堆積される。その後、誘電体材料の選択された領域が除去され、下側の層が露出される。陽極酸化中に、陽極酸化が生じるようにするための電流は、多結晶シリコンの露出された領域のみを通って流れる。残りの誘電体材料の下にある領域は保護され、陽極酸化されない。電界は、誘電体マスクと多結晶材料との境界において強くなり、その領域の陽極酸化過程を加速する傾向がある。陽極酸化は境界領域の周囲において強くなるが、陽極酸化されることが好ましく、かつ多孔性材料が望まれる場所である中央領域では弱められる。本発明は、マスク材料を置き換えることにより、あるいは製造中に実行されるステップの順序を変更することにより、境界領域の陽極酸化の加速を最小限に抑えるか、あるいは無くすための代替の実施形態を提供するものである。
【００１２】
図７は、基板１１２の表面上に形成される誘電体層１１６の断面図を示している。基板１１２は、当業者によく知られているドーピング技法を用いてｎ型あるいはｐ型ドーパントのいずれかを、適当な抵抗率までドープすることが可能である。誘電体層１１６は、限定されないが、シリコン、アルミニウム、チタン、タンタル、タングステン、ハフニウム、ジルコニウム、バナジウム、ニオブ、モリブデン、クロム、イットリウム、スカンジウムおよびそれらの組み合わせの酸化物、窒化物および酸窒化物のような、半導体作製処理の熟練者によく知られている良好な絶縁能力を付与する誘電体材料から形成されている。さらに、誘電体層は、約０．０５〜５マイクロメートルの厚みを有している。
【００１３】
次に、図８に示されるように、誘電体層１１６の一部が除去され、基板１１２の中央領域１１７が露出される。誘電体層１１６の残りの部分は基板１１２上に残される。当業者によく知られている一般的な半導体処理技法が、そのような開口部を形成するために用いられる。半導体処理は通常、マスクパターンのフォトリソグラフィと、図８に示されるような誘電体のマスクされた領域を保護しながら、不要な材料をエッチングし、除去することを含んでいる。
【００１４】
一旦、基板１１２の中央領域１１７が露出されると、誘電体層１１６の残りの部分の上と、基板１１２の中央領域１１７の上には、半導電性あるいは導電性表面１１４が形成される。図９に示される一実施形態では、半導電性あるいは導電性表面１１４は、半導電性あるいは導電性表面１１４の一部が基板１１２の中央領域１１７に接触するように、装置１００の表面全体にわたって成長あるいは堆積する。半導電性あるいは導電性表面１１４は、約０．１〜１マイクロメートルの厚みを有している。
【００１５】
基板１１２の上側表面は、化学機械研磨（ＣＭＰ）のような一般的に受け入れられている方法を用いて平坦化されている。半導電性あるいは導電性表面１１４は、通常シリコンから構成され、そのシリコンはドープされても、されなくてもよい。ドーピングのレベルは、半導電性あるいは導電性表面１１４の深さに沿って変えることが可能である。
【００１６】
陽極酸化工程は、基板１１２のほぼ中央領域１１７上にある半導電性あるいは導電性表面１１４の部分の半導電性あるいは導電性表面１１４の上側において開始される。陽極酸化がさらに進むと、図９のほぼ垂直な線１１５によって示されるような小孔が、半導電性あるいは導電性表面１１４の上側から、半導電性あるいは導電性表面１１４の内部に向かって下方に広がって形成される。それらの小孔は、半導電性あるいは導電性表面１１４内の陽極酸化される領域を形成する。これにより、陽極酸化されることになる半導電性あるいは導電性表面１１４の内部を露出させる。さらに、図９に示される構造は、その周辺において陽極酸化を加速させることがない。これは、半導電性あるいは導電性表面の電界の強度が、その表面の周辺の電界の強度と少なくとも同じ程度に大きいことを意味している。
【００１７】
半導電性あるいは導電性表面１１４の上側では、電界がほぼ一様になる。したがって、この領域内の陽極酸化の速度はほぼ一様であり、半導電性あるいは導電性表面１１４の陽極酸化される領域１２８内において所望の処理が施される。誘電体層１１６と基板１１２との境界が接近すると、誘電体層１１６の存在によって、陽極酸化電流が制限される。そのため、陽極酸化電流は、陽極酸化される領域１２８の中央から周辺に向かって減少するので、陽極酸化される領域と陽極酸化されない領域との間にはっきりとした境界は存在しないことになる。半導電性あるいは導電性表面１１４のための陽極酸化の速度は、陽極酸化される領域１２８の中央から、その周辺を越えるまで徐々に小さくなっていく。したがって、電界は、半導電性あるいは導電性表面１１４の陽極酸化される領域１２８の外側周辺よりも、中央部分において強くなり、半導電性あるいは導電性表面１１４内に多孔性領域が形成されることになる。電界の集中を変化させて、小孔が配置される場所を変更することが可能となり、電界の強度あるいは強さの度合いを変化させることによって、それらの小孔が形成される集中度を変更することができる。これは、半導電性あるいは導電性の層の中央領域内の小孔の集中が半導電性あるいは導電性層の周辺の小孔の集中と少なくとも同程度になることを保証するものである。
【００１８】
別の実施形態では、半導電性あるいは導電性表面の代わりに、多孔性にすることができる他の導電性あるいは多結晶材料が用いられている。
【００１９】
また、陽極酸化は、従来の光陽極酸化を用いて実行することも可能であり、その場合には、表面がＨＦおよび光放射に曝露され、バイアス電位が陽極および陰極にかけられる際に、結晶表面における小孔形成が促進される。したがって、陽極酸化後に保持されることになる、陽極酸化ステップ前に作製された層は、ＨＦに対して耐性がなければならないか、あるいは別の方向でＨＦから保護されなければならない。
【００２０】
一旦、半導電性あるいは導電性表面１１４の陽極酸化が完了されると、電子放出デバイスを作製するための付加的な層が形成される。図１０の断面図に示されるようなこれらの付加的な層は、付加的な処理ステップを用いて形成される。半導電性あるいは導電性表面上には、任意選択で第２の誘電体層１１９を形成することが可能である。これが形成されるのなら、誘電体層１１９は、放出器デバイスの漏れ電流を低減するための役割を果たすことになる。その後、第２の誘電体層１１９上に導電層１１８が形成される。誘電体層１１９が形成されなかった場合には、図１１に示されるように、半導電性あるいは導電性表面上に導電層１１８が形成される。層１１８は約３〜１５ｎｍの厚みを有するように処理されることになり、半導電性あるいは導電性表面１１４の陽極酸化された領域１２８上では１０ｎｍ以下であることが好ましい。誘電体層１１６が電流を阻止するので、陽極酸化された領域１２８を越えて放出は生じない。
【００２１】
導電層１１８は、放出器デバイス１００の動作中に抽出電極としての役割を果たすものである。抽出は、放出するための電子を抽出する過程である。層１１８と基板１１２の背面との間には電圧差が設けられている。層１１８上の電圧が基板１１２上の電圧より高いとき、電子は、半導電性あるいは導電性表面１１４の陽極酸化された領域１２８を通って供給基板１１２から移送され、導電層１１８の表面から放出される。
【００２２】
第１の導電層１１８を形成した後に、第２の導電層１２１が第１の導電層１１８上に形成される。第２の導電層１２１はコンタクト層としての役割を果たしている。図１０に示されるように、第２の導電層１２１上には第３の誘電体層１２０が形成され、第３の誘電体層１２０上には第３の導電層１２２が形成される。陽極酸化された領域の上方にある、第２の導電層１２１、第３の誘電体層１２０および第３の導電層１２２の部分が除去される。第３の誘電体層１２０の部分が除去されるとき、第３の導電層１２２は、第２の導電層１２１のより多くのコンタクト領域が露出されるように、後退させることが可能である。
【００２３】
図１１に示される別の実施形態では、第２の導電層１２１上に第２の誘電体層１２０が形成され、第２の誘電体層１２０上に第３の導電層１２２が形成されている。陽極酸化された領域の上方にある、第２の導電層１２１、第３の誘電体層１２０および第３の導電層１２２の部分が除去されている。
【００２４】
層１１８の電圧よりも高い電圧が、通常は層１１８の正面に、かつ層１１８から離隔して配置される外部電極（図示せず）、すなわち陽極にさらに印加されと、放出された電子を陽極に向かって引き寄せるための電界が確立される。外部あるいは陽極層は、図１０あるいは図１１には示されていない付加的な誘電性あるいは抵抗性材料によって支持され、かつ絶縁される。導電層１２２は、放出器デバイスの動作中に集束電極としての役割を果たしている。
【００２５】
導電層１１８，１２２および陽極層は、アルミニウム、タングステン、モリブデン、チタン、銅、金、銀、タンタル、クロムなど、およびその任意の合金あるいは多層化された薄膜のような金属、ドープされたポリシリコン、グラファイトなど、あるいは金属および非金属の組み合わせから形成されてもよい。
【００２６】
誘電体層１２０は約０．１〜５マイクロメートルの厚みを有し、導電層１２１，１２２および陽極層はそれぞれ約０．０２〜１マイクロメートルの厚みを有している。
【００２７】
さらに、本発明の例示される実施形態は、従来技術の技法と比べると、多結晶層および誘電体層を形成するステップを変更することしか伴わないので、本発明の工程を採用するのに、従来技術よりも著しく費用あるいは時間が掛かるということはない。
【００２８】
別法において、図１２は、放出器構造が作製されるまでに、陽極酸化工程を如何に遅らせることができるかを示している。たとえば、層１２１，１２０，１２２は、陽極酸化が実行される前に作製される。一旦、これらの層が適所に形成されると、コンタクト層１２１または層１２２（任意選択）、あるいはその両方に沿った陽極が適当な電圧にバイアスをかけられ、図１２に示されるような領域１１７内の陽極酸化のプロファイルが制御される。さらに、層１２２は、陽極酸化中に陽極として機能することができ、層１２１は、陽極酸化される領域１２８のプロファイルを制御するようにバイアスがかけられる。その後、図１２に示されるように、半導電性あるいは導電性表面の陽極酸化された領域上に任意選択で第３の誘電体層１１９が形成され、領域１１７上にある層１１９、さらには層１２１の露出された部分の上に、第３の導電層１１８が形成される。第３の誘電体層１１９が形成されない場合には、図１４に示されるように、半導電性あるいは導電性表面の陽極酸化された領域上に第３の導電層１１８が形成される。
【００２９】
本発明の別の代替の実施形態は、導電性陽極酸化マスクを利用して、低品質の多孔性シリコンを形成することに繋がり、結果として放出器の性能を低化させ、かつ耐用年数を短くすることになる、外側領域における電界の影響を最小限に抑えている。平坦な電子放出デバイス２００およびそれを作製するための工程が図１５〜図１９に示されている。図１５に示される放出器デバイス２００は基板２１２から開始し、基板２１２はドープされても、されなくてもよく、その上には半導電性あるいは導電性表面２１４が形成される。半導電性あるいは導電性表面２１４は、所望の抵抗率までドープされてもよく、通常はシリコンから構成されている。
【００３０】
次に、図１６では、当業者によく知られている工程を用いて、半導電性あるいは導電性表面２１４上に導電性シールド２２８が形成される。この導電性シールド２２８は、導電率が高く、耐腐食性の金属（クロム、プラチナ、銅、金、銀、タンタルなど、およびその任意の合金あるいは多層化された薄膜）から形成されている。半導電性あるいは導電性表面２１４は、約０．１〜０．５マイクロメートルの範囲の厚みを有し、導電性シールド２２８は、約０．０２〜０．５μｍの厚みを有し、０．１μｍであることが好ましい。
【００３１】
図１７に示されるように、導電性シールド２２８の一部が除去され、半導電性あるいは導電性表面２１４の中央領域２１７が露出され、導電性シールド２２８の残りの部分が残される。従来からの半導体処理ステップを利用して、導電性シールド２２８の一部が除去される。そのステップは当業者にはよく知られている。この時点で、半導電性あるいは導電性表面２１４の中央領域２１７が陽極酸化されて、半導電性あるいは導電性表面２１４内に陽極酸化された領域が形成される。導電性シールド２２８は、下側にある半導電性あるいは導電性表面２１４を保護し、半導電性あるいは導電性表面２１４の露出された中央領域２１７における多孔性シリコンの形成を誘導するためのマスクとしての役割を果たしている。陽極酸化工程において導電性シールド２２８を利用する利点は、電界が印加されるときに、半導電性あるいは導電性表面２１４の中央領域２１７の全体にわたって、一様な電界勾配が形成されることにある。これにより、従来技術の誘電体境界層において通常形成されることになる、導電層と、半導電性あるいは導電性表面２１４との境界における電界集中が避けられることになる。半導体デバイス２００は、半導電性あるいは導電性表面２１４が約０．１〜１マイクロメートルの厚みを有するように処理している。
【００３２】
この時点で、導電性シールド２２８の残りの部分が、従来の作製技法を用いて除去される。次に、誘電体層２１６が半導電性あるいは導電性表面２１４上に形成され、漏れ電流を低減する。その後、中央領域２１７の上方にある誘電体層の部分が除去される。その後、任意選択で第２の誘電体層２１９が中央領域２１７上に形成され、熱成長ではなく堆積される場合には、第２の誘電体層２１９は第１の誘電体層２１６の上側にも形成される。ここで、層２１６は、第２の誘電体層２１９が追加されるため、厚みを増すことになる。第２の誘電体層２１９が形成される場合には、導電層２１８は、第１の誘電体層２１６の残りの部分と、第２の誘電体層２１９との上に形成されるか、あるいは、第２の誘電体層２１９が第１の誘電体層２１６上に形成された場合には、第２の誘電体層２１９上だけに形成される。しかしながら、第２の誘電体層２１９が形成されない場合には、図１９に示されるように、導電層２１８は、第１の誘電体層２１６と、半導電性あるいは導電性表面２１４の中央領域２１７との上に形成される。
【００３３】
任意選択で、中央領域２１７上に配置される層２１８の部分を除去することにより、領域２１７上に開口部を形成することが可能である。そのような場合には、第２の金属層２３０が領域２１７上に作製され、抽出電極としての役割を果たすことが可能である。層２３０は後の段階で堆積されてもよい。導体層２１８は通常、放出器デバイス２００内の抽出電極あるいは層２３０へのコンタクト層としての役割を果たし、それらは協動して、抽出電極を形成している。層２１８の厚みは、通常３〜１５ｎｍを有している。層２３０の厚みは、通常０．０１〜１マイクロメートルの範囲を有している。
【００３４】
次に、図１８の断面図にさらに示されるように、導電層２１８，２３０上に第３の誘電体層２２０が形成される。この第３の誘電体層２２０は、第１の導電層２１８，２３０と、第３の誘電体層２２０上に形成される第２の導電層２２２との間の絶縁性障壁としての役割を果たしている。その後、半導電性あるいは導電性表面２１４の中央領域２１７の上方にある、第３の誘電体層２２０および第２の導電層２２２の部分が除去される。第３の誘電体層２２０の部分が除去されるとき、第３の誘電体層２２０は、第１の導電層２１８，２３０のより多くのコンタクト領域が露出されるように後退させることが可能である。
【００３５】
導電層２２２は、放出器デバイス２００内の集束電極としての役割を果たし、抽出電極２１８，２３０によって抽出される放出された電子を集束する。導電層２１８，２３０，２２２は、金属（アルミニウム、タングステン、モリブデン、チタン、銅、金、銀、タンタルなど、およびその任意の合金あるいは多層化された薄膜）、ドープされたポリシリコン、グラファイトなど、あるいは金属と非金属、たとえばＣ、薄膜との組み合わせから形成されてもよい。
【００３６】
図１９に示される別の実施形態では、層２１９は形成されず、第２の誘電体層２２０が導電層２１８，２３０上に形成される。第２の導電層２２２が第２の誘電体層２２０上に形成される。その後、半導電性あるいは導電性表面２１４の中央領域２１７の上方にある第２の誘電体層２２０および第２の導電層２２２の部分が除去される。この第２の誘電体層２２０および第２の導電層２２２は、先に記載された実施形態における対応する層と同じ目的を果たすものである。
【００３７】
本発明の陽極酸化法は、他の陽極酸化されることが可能な材料に拡張することができ、シリコンには限定されない。陽極酸化された材料を電子源として適用することは、情報記憶デバイス、情報ディスプレイおよび電子源が用いられる他の電子デバイスのような分野において有用である。これらの他のデバイスには、電子顕微鏡、電子ビームリソグラフィおよび診断装置、電子増幅器および発振器が含まれている。注目すべきは、本発明が、これらの応用形態において電子放出を最適化するためのフラットあるいは平坦な多孔性シリコン構造を有する電子放出デバイスに適用され、改善された製造技術を提供することである。本発明が利益を提供することができるさらに別の応用形態としては、気体および液体フィルタを含むことである。
【００３８】
上記の構成は本発明の原理のための応用形態の単なる例示にすぎないことは理解されたい。本発明の精神および範囲から逸脱することなく、数多くの変更あるいは代替の構成が当業者によって考案されることができ、添付の特許請求の範囲は、そのような変更および構成を網羅することを意図している。したがって、本発明は、本発明の現時点で最も実用的で、好ましい実施形態（１つあるいは複数）と考えられるものに関連して具体的かつ詳細に図示され、十分に説明されてきたが、添付の特許請求の範囲に記載されるような本発明の原理および概念から逸脱することなく、限定はされないが、サイズ、材料、形状、形態、機能、および動作の態様、組み立て、用途の変更を含む数多くの変更が可能であることは当業者には明らかであろう。
【図面の簡単な説明】
【００３９】
【図１】従来技術に従ってフラット放出器デバイス上に多孔性シリコンを形成する処理ステップを示す断面図である。
【図２】従来技術に従ってフラット放出器デバイス上に多孔性シリコンを形成する処理ステップを示す断面図である。
【図３】従来技術に従ってフラット放出器デバイス上に多孔性シリコンを形成する処理ステップを示す断面図である。
【図４】従来技術に従ってフラット放出器デバイス上に多孔性シリコンを形成する処理ステップを示す断面図である。
【図５】従来技術に従ってフラット放出器デバイス上に多孔性シリコンを形成する処理ステップを示す断面図である。
【図６】従来技術に従ってフラット放出器デバイス上に多孔性シリコンを形成する処理ステップを示す断面図である。
【図７】本発明の一実施形態に従って最適化された小孔形成を用いる電界放出電子放出器デバイスを製造する処理ステップを示す断面図である。
【図８】本発明の一実施形態に従って最適化された小孔形成を用いる電界放出電子放出器デバイスを製造する処理ステップを示す断面図である。
【図９】本発明の一実施形態に従って最適化された小孔形成を用いる電界放出電子放出器デバイスを製造する処理ステップを示す断面図である。
【図１０】本発明の一実施形態に従って最適化された小孔形成を用いる電界放出電子放出器デバイスを製造する処理ステップを示す断面図である。
【図１１】本発明の一実施形態に従って最適化された小孔形成を用いる電界放出電子放出器デバイスを製造する処理ステップを示す断面図である。
【図１２】本発明の一実施形態に従って陽極酸化可能な材料内に小孔を形成する別の実施形態を示す断面図である。
【図１３】本発明の一実施形態に従って陽極酸化可能な材料内に小孔を形成する別の実施形態を示す図である。
【図１４】本発明の一実施形態による陽極酸化可能な材料内に小孔を形成する別の実施形態を示す断面図である。
【図１５】本発明の一実施形態に従って最適化された小孔形成を用いる電界放出電子放出器デバイスを製造する別の代替の処理ステップを示す断面図である。
【図１６】本発明の一実施形態に従って最適化された小孔形成を用いる電界放出電子放出器デバイスを製造する別の代替の処理ステップを示す断面図である。
【図１７】本発明の一実施形態に従って最適化された小孔形成を用いる電界放出電子放出器デバイスを製造する別の代替の処理ステップを示す断面図である。
【図１８】本発明の一実施形態に従って最適化された小孔形成を用いる電界放出電子放出器デバイスを製造する別の代替の処理ステップを示す断面図である。
【図１９】本発明の一実施形態に従って最適化された小孔形成を用いる電界放出電子放出器デバイスを製造する別の代替の処理ステップを示す断面図である。
【符号の説明】
【００４０】
１１２  基板
１１４  導電性表面
１１６  誘電体層
１１７  中央領域
１１８  第１の導電層
１２０  第２の誘電体層
１２１  第２の導電層
１２２  第３の導電層
１２８  多孔性領域
２１２  基板
２１４  導電性表面
２１６  誘電体層
２１７  中央領域
２２８  導電性シールド
【図１】
2005085759.tif 000003
【図２】
2005085759.tif 000004
【図３】
2005085759.tif 000005
【図４】
2005085759.tif 000006
【図５】
2005085759.tif 000007
【図６】
2005085759.tif 000008
【図７】
2005085759.tif 000009
【図８】
2005085759.tif 000010
【図９】
2005085759.tif 000011
【図１０】
2005085759.tif 000012
【図１１】
2005085759.tif 000013
【図１２】
2005085759.tif 000014
【図１３】
2005085759.tif 000015
【図１４】
2005085759.tif 000016
【図１５】
2005085759.tif 000017
【図１６】
2005085759.tif 000018
【図１７】
2005085759.tif 000019
【図１８】
2005085759.tif 000020
【図１９】
2005085759.tif 000021