(57)【要約】【課題】  表示時間割合を制御することで表示パネルの消費電力を低減することができる表示装置を提供する。【解決手段】  １フレームの映像信号を１フレーム平均階調計算部５で求めた平均階調が一定値を越えると画素の表示時間割合を低減するための階調制御信号を出力する表示時間割合テーブル６の出力に基づいて表示手段１の画素の表示時間割合を制御する階調制御回路２を備える。表示時間割合テーブル６の出力信号に基づいて表示手段の画素に書き込まれた映像信号を消去することによって画素の表示時間を制御する。  平均階調が高い画像を表示すると、画面全体が明るく消費電力が上昇するが、１フレームの映像信号の平均階調がある一定値を越えると表示時間割合を下げることで消費電力をある一定値に抑えることができる。【選択図】  図１
2005301095.tif 000002
【特許請求の範囲】
【請求項１】
１フレームの映像信号の平均階調を求める平均階調計算手段と、
前記平均階調に基づいて画素の表示時間割合を低減するための階調制御信号を出力する表示時間割合テーブルと、
前記表示時間割合テーブルの出力に基づいて前記画素の階調が制御される表示手段と
を備えることを特徴とする表示装置。
【請求項２】
１フレームの映像信号の平均階調を求める平均階調計算手段と、
前記平均階調に基づいて画素の表示時間割合を低減するための階調制御信号を出力する表示時間割合テーブルと、
前記表示時間割合テーブルの出力に基づいて前記画素の階調が制御される表示手段と
を備え、
前記表示時間割合テーブルの出力信号に基づいて前記表示手段の画素に書き込まれた映像信号を消去することによって階調を制御することを特徴とする表示装置。
【請求項３】
１フレームの映像信号の平均階調を求める平均階調計算手段と、
前記平均階調が一定値を越えると画素の表示時間割合を低減するための階調制御信号を出力する表示時間割合テーブルと、
前記表示時間割合テーブルの出力に基づいて前記画素の階調が制御される表示手段と
を備えることを特徴とする表示装置。
【請求項４】
１フレームの映像信号の平均階調を求める平均階調計算手段と、
前記平均階調が一定値を越えると画素の表示時間割合を低減するための階調制御信号を出力する表示時間割合テーブルと、
前記表示時間割合テーブルの出力に基づいて前記画素の階調が制御される表示手段と
を備え、
前記表示時間割合テーブルの出力信号に基づいて前記表示手段の画素に書き込まれた映像信号を消去することによって階調を制御することを特徴とする表示装置。
【請求項５】
前記表示時間割合テーブルは、前記平均階調が一定値を越えると表示時間割合を低減する倍率信号を発生することを特徴とする請求項１、２、３又は４の表示装置。
【請求項６】
前記表示時間割合テーブルは、前記平均階調が一定値を越えると表示時間割合を低減する倍率信号を発生し、該倍率信号に応じて前記表示手段の画素に書き込まれた映像信号を消去することを特徴とする請求項１、２、３又は４の表示装置。
【請求項７】
１フレームのアナログ映像信号をデジタル映像信号に変換してデジタル映像信号を出力するＡ／Ｄ変換部と、
前記デジタル映像信号を取り込んで信号処理を行い、表示手段に前記デジタル映像信号を出力するデータコントローラと、
前記Ａ／Ｄ変換部からのデジタル映像信号の各画素の階調を１フレーム分全画面で平均化した平均階調を求めて平均階調信号を出力する平均階調計算部と、
前記平均階調計算部からの平均階調信号を受けて、該平均階調が一定値を越えると表示時間割合を低減する倍率信号を出力する表示時間割合テーブルと、
前記倍率信号を受けて表示手段の画素に書き込まれた映像信号を消去する消去開始信号を生成するタイミングジェネレータと
を備えることを特徴とする表示装置。
【請求項８】
１フレームのアナログ映像信号をデジタル映像信号に変換してデジタル映像信号を出力するＡ／Ｄ変換部と、
前記デジタル映像信号を取り込んで信号処理を行い、該デジタル映像信号をアナログ映像信号に変換して表示手段に前記アナログ映像信号を出力するデータコントローラと、
前記Ａ／Ｄ変換部からのデジタル映像信号の各画素の階調を１フレーム分全画面で平均化した平均階調を求めて平均階調信号を出力する平均階調計算部と、
前記平均階調計算部からの平均階調信号を受けて、該平均階調が一定値を越えると表示時間割合を低減する倍率信号を出力する表示時間割合テーブルと、
前記倍率信号を受けて表示手段の画素に書き込まれた映像信号を消去する消去開始信号を生成するタイミングジェネレータと
を備えることを特徴とする表示装置。
【請求項９】
前記表示手段は、画素がマトリクス状に配列されたＥＬ素子でなることを特徴とする請求項１、２、３、４、５、６、７又は８の表示装置。
【請求項１０】
前記表示手段は、画素がマトリクス状に配列された液晶素子でなることを特徴とする請求項１、２、３、４、５、６、７又は８の表示装置。
【請求項１１】
ソース信号線駆動回路と、第１のゲート信号線駆動回路と、第２のゲート信号線駆動回路と、画素部と、前記ソース信号線駆動回路に接続された複数のソース信号線と、前記第１のゲート信号線駆動回路に接続された複数の第１のゲート信号線と、前記第２のゲート信号線駆動回路に接続された複数の第２のゲート信号線と、電源供給線とを有し、
前記画素部は複数の画素を有しており、
前記複数の画素は、スイッチング用トランジスタ、ＥＬ駆動用トランジスタ、消去用トランジスタ及びＥＬ素子をそれぞれ有しており、
前記スイッチング用トランジスタのゲート電極は前記第１のゲート信号線と接続されており、
前記スイッチング用トランジスタが有するソース領域とドレイン領域は、一方は前記複数のソース信号線と、他方は前記ＥＬ駆動用トランジスタが有するゲート電極と接続されており、
前記消去用トランジスタが有するゲート電極は前記第２のゲート信号線と接続されており、
前記消去用トランジスタが有するソース領域とドレイン領域は、一方は前記電源供給線と、他方は前記ＥＬ駆動用トランジスタが有するゲート電極と接続されており、
前記ＥＬ駆動用トランジスタが有するソース領域とドレイン領域は、一方は前記電源供給線に、他方は前記ＥＬ素子に接続されてなるアクティブマトリクス型表示手段と、
１フレームのアナログ映像信号をデジタル映像信号に変換してデジタル映像信号を出力するＡ／Ｄ変換部と、
前記デジタル映像信号を取り込んで信号処理を行い、表示手段に前記デジタル映像信号を出力するデータコントローラと、
前記Ａ／Ｄ変換部からのデジタル映像信号の各画素の階調を１フレーム分全画面で平均化した平均階調を求めて平均階調信号を出力する平均階調計算部と、
前記平均階調計算部からの平均階調信号を受けて、該平均階調が一定値を越えると映像信号の表示時間割合を低減する倍率信号を出力する表示時間割合テーブルと、
前記倍率信号を受けて表示手段の画素に書き込まれた映像信号を消去する消去開始信号を生成するタイミングジェネレータと
を有する階調制御回路と
を備え、
前記消去開始信号を前記第２のゲート信号線駆動回路に供給して前記画素に書き込まれた映像信号を消去することを特徴とする表示装置。
【請求項１２】
ソース信号線駆動回路と、ゲート信号線駆動回路と、画素部と、前記ソース信号線駆動回路に接続された複数のソース信号線と、前記ゲート信号線駆動回路に接続された複数のゲート信号線と、電源供給線とを有し、
前記画素部は複数の画素を有しており、
前記複数の画素は、スイッチング用トランジスタ、ＥＬ駆動用トランジスタ及びＥＬ素子をそれぞれ有しており、
前記スイッチング用トランジスタのゲート電極は前記ゲート信号線と接続されており、
前記スイッチング用トランジスタが有するソース領域とドレイン領域は、一方は前記複数のソース信号線と、他方は前記ＥＬ駆動用トランジスタが有するゲート電極と接続されており、
前記ＥＬ駆動用トランジスタが有するソース領域とドレイン領域は、一方は前記電源供給線に、他方は前記ＥＬ素子に接続されてなるアクティブマトリクス型表示手段と、
１フレームのアナログ映像信号をデジタル映像信号に変換してデジタル映像信号を出力するＡ／Ｄ変換部と、
前記デジタル映像信号を取り込んで信号処理を行い、表示手段にアナログ映像信号を出力するデータコントローラと、
前記Ａ／Ｄ変換部からのデジタル映像信号の各画素の階調を１フレーム分全画面で平均化した平均階調を求めて平均階調信号を出力する平均階調計算部と、
前記平均階調計算部からの平均階調信号を受けて、該平均階調が一定値を越えると表示時間割合を低減する倍率信号を出力する表示時間割合テーブルと、
前記倍率信号を受けて表示手段の画素に書き込まれた映像信号を消去する消去開始信号を生成するタイミングジェネレータと
を有する階調制御回路と
を備え、
前記消去開始信号を前記ゲート信号線駆動回路に供給して前記画素に書き込まれた映像信号を消去することを特徴とする表示装置。
【請求項１３】
請求項１、２、３、４、５、６、７、８、９、１０、１１又は１２に記載の表示装置において、１フレームの映像信号を複数のサブフレームに分割し、サブフレーム毎に前記表示時間割合を制御して時分割階調表示を行うことを特徴とする表示装置。
【請求項１４】
１フレームの映像信号の平均階調を求める平均階調計算手段と、
前記平均階調に基づいて画素の表示時間割合を低減するための階調制御信号を出力する表示時間割合テーブルと、
前記表示時間割合テーブルの出力に基づいて前記画素の階調が制御される表示手段と
を備えることを特徴とするデジタルスチルカメラ。
【請求項１５】
１フレームの映像信号の平均階調を求める平均階調計算手段と、
前記平均階調に基づいて画素の表示時間割合を低減するための階調制御信号を出力する表示時間割合テーブルと、
前記表示時間割合テーブルの出力に基づいて前記画素の階調が制御される表示手段と
を備えることを特徴とするコンピュータ。
【請求項１６】
１フレームの映像信号の平均階調を求める平均階調計算手段と、
前記平均階調に基づいて画素の表示時間割合を低減するための階調制御信号を出力する表示時間割合テーブルと、
前記表示時間割合テーブルの出力に基づいて前記画素の階調が制御される表示手段と
を備えことを特徴とする画像再生装置。
【請求項１７】
１フレームの映像信号の平均階調を求める平均階調計算手段と、
前記平均階調に基づいて画素の表示時間割合を低減するための階調制御信号を出力する表示時間割合テーブルと、
前記表示時間割合テーブルの出力に基づいて前記画素の階調が制御される表示手段と
を備えることを特徴とするビデオカメラ。
【請求項１８】
１フレームの映像信号の平均階調を求める平均階調計算手段と、
前記平均階調に基づいて画素の表示時間割合を低減するための階調制御信号を出力する表示時間割合テーブルと、
前記表示時間割合テーブルの出力に基づいて前記画素の階調が制御される表示手段と
を備えることを特徴とする携帯電話。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、階調表示を容易にしたＥＬ素子等を用いた表示装置、該表示装置を備えた電子機器に関する。
【背景技術】
【０００２】
近年、エレクトロルミネセンス素子（以下、ＥＬ素子という。）等を始めとした発光素子を用いた表示装置の開発が進められている。ここで、ＥＬ素子とは、一重項励起子からの発光を利用するものと三重項励起子からの発光を利用するものが知られている。
ＥＬ素子は、一対の電極（陽極と陰極）間に発光層が挟まれる形で構成され、通常、積層構造を採用している。一例を挙げれば、「正孔輸送層・発光層・電子輸送層」という積層構造が挙げられる。また、これ以外にも、陽極上に「正孔注入層・正孔輸送層・発光層・電子輸送層」又は「正孔注入層・正孔輸送層・発光層・電子輸送層・電子注入層」の順に積層する構造のものも知られている（例えば、特許文献１参照）。
【０００３】
【特許文献１】特開２００１−３４３９３３号公報
【０００４】
従来、発光素子、例えばＬＥＤの輝度を調整でき、階調表示ができるＬＥＤ駆動装置としてＬＥＤ表示アレーの１走査線期間中のＬＥＤ発光時間が変化し、つまりデューティが変化し、ＬＥＤ表示アレーの表示輝度を変化させる表示装置が提案された（例えば、特許文献２）。
【０００５】
【特許文献２】特開平５−３４１７２８号公報
【０００６】
前記提案された表示装置は、ＬＥＤのデューティが外部輝度データで変化するので外部輝度データを制御して階調表示を行い、発光データのパルスのデューティを変化させることで発光時間割合を調節している表示装置である。
このＬＥＤ表示装置の場合、階調表示は、発光データのパルス時間が全フィールドで等間隔であるため、階調数とフィールド数を等しくする必要があり、階調数を増やすためにはフィールド数を増やす必要があり、表示可能な階調数に限界があった。
【０００７】
一方、前記ＥＬ素子を用いた多階調表示の可能な表示装置としてデジタル階調方法と時間階調方法を採用した表示装置が知られている（前記特許文献１）。
【０００８】
前記時間階調方法は、ＥＬ素子が発光している時間を制御して階調表現を行うもので有る。時間階調方法について図２３乃至図２６を参照しながら説明する。
図２３及び図２４に示すように、ＥＬ表示装置は、基板上に形成されたＴＦＴ（薄膜トランジスタ）によってマトリクス状に配列された画素１０５を有する画素部１０１、画素部の周辺に配置されたソース信号線駆動回路１０２、書き込み用ゲート信号線駆動回路１０３、消去用ゲート信号線駆動回路１０４を有している。前記ソース信号線駆動回路１０２はシフトレジスタ１０２ａ、ラッチ１０２ｂ、ラッチ１０２ｃを備えている。
【０００９】
前記画素部１０１は、ソース信号線駆動回路１０２のラッチ１０２ｃに接続されたソース信号線（ＳＩ〜Ｓｘ）、電源供給線（Ｖ１〜Ｖｘ）、書き込み用ゲート信号線駆動回路１０３に接続された書き込み用ゲート信号線（Ｇａ１〜Ｇａｙ）、消去用ゲート信号線駆動回路１０４に接続された消去用ゲート信号線（Ｇｅ１〜Ｇｅｙ）を備えている。そして、前記各信号線はマトリクス状に配列された画素１０５にそれぞれ接続されている。
【００１０】
前記画素１０５は、図２５に示すようにスイッチング用ＴＦＴ１０７、ＥＬ素子１１０に接続されたＥＬ駆動用ＴＦＴ１０８、消去用ＴＦＴ１０９、コンデンサ１１２を備えている。
前記スイッチング用ＴＦＴ１０７のゲート電極は書き込み用ゲート信号線Ｇａに、ソース領域とドレイン領域は、一方がソース信号線Ｓに、他方がＥＬ駆動用ＴＦＴ１０８のゲート電極に、各画素が有するコンデンサ１１２及び消去用ＴＦＴ１０９のソース領域又はドレイン領域にそれぞれ接続されている。ここでコンデンサ１１２はスイッチング用ＴＦＴ１０７がオフ状態（非選択状態）にある時、ＥＬ駆動用ＴＦＴ１０８のゲート電圧を保持するために設けられている。
【００１１】
前記ＥＬ駆動用ＴＦＴ１０８のソース領域とドレイン領域は、一方が電源供給線Ｖに接続され、他方はＥＬ素子１１０に接続され、電源供給線Ｖはコンデンサ１１２に接続されている。また、消去用ＴＦＴ１０９のソース領域とドレイン領域のうち、スイッチング用ＴＦＴに接続されていない方は電源供給線Ｖに接続され、ゲート電極は消去用ゲート信号線Ｇｅに接続されている。
【００１２】
以下、前記ＥＬ表示装置の駆動及び階調表示を図２６を参照しながら説明する。
前記書き込み用ゲート信号線駆動回路１０３から書き込み用選択信号が入力されると、１行目の書き込み用ゲート信号線Ｇａ１に接続されている全ての画素のスイッチングＴＦＴ１０７がオン状態になる。同時にソース信号線Ｓ１〜Ｓｘにラッチ１０２ｃからデジタル信号に変換された映像信号の１ビット目のデジタルデータ「０」又は「１」が入力される。このデジタルデータはスイッチング用ＴＦＴを介してＥＬ駆動用ＴＦＴ１０８のゲート電極に入力され、デジタルデータが「１」のときはＥＬ駆動用ＴＦＴ１０８はオンしてＥＬ素子１１０は発光し、デジタルデータが「０」の時はＥＬ駆動用ＴＦＴ１０８はオフしてＥＬ素子１１０は発光しないようになっている。
【００１３】
このように１行目に前記デジタルデータが入力されると、ＥＬ素子が発光または非発光を行い、１行目の画素は表示を行う。ここで、画素が表示を行っている期間を図示のように表示期間Ｔｒとし、１ビット目のデジタルデータが入力されて表示する表示期間をＴｒ１とし、後続するデジタルデータのビットによる表示期間を順次Ｔｒ２、Ｔｒ３・・とする。
【００１４】
次に、前記書き込み用ゲート信号線Ｇａ１への書き込み用選択信号の入力が終了すると同時に、書き込み用ゲート信号線Ｇａ２に同様に書き込み用選択信号が入力される。
すると書き込み用ゲート信号線Ｇａ２に接続されている全ての画素のスイッチング用ＴＦＴ１０７がオン状態になり、２ライン目の画素にソース信号線Ｓ１〜Ｓｘから１ビット目のデジタルデータが入力される。そして順次全ての書き込み用ゲート信号線（Ｇａ１〜Ｇａｙ）に書き込み用選択信号が入力されて全ての書き込み用ゲート信号線が選択され、全てのラインの画素に１ビット目のデジタルデータが入力されるまでの期間が書き込み期間Ｔａ１である。
【００１５】
一方、全ての行の画素に１ビット目のデジタルデータが入力される前、言い換えると書き込み期間Ｔａ１が終了する前に、画素への１ビット目のデジタルデータの入力と並行して消去用ゲート信号線駆動回路１０４からの消去用ゲート信号線Ｇｅ１への消去用選択信号が入力される。すると消去用デート信号線Ｇｅ１に接続されている全ての画素（１行目の画素）の消去用ＴＦＴ１０９がオンし、電源供給線（Ｖ１〜Ｖｘ）の電源電位がＥＬ駆動用ＴＦＴ１０８のゲート電極に与えられてＥＬ駆動用ＴＦＴ１０８はオフする。これによって電源電位がＥＬ素子１１０の画素電極に与えられなくなり、１行目の画素が有するＥＬ素子は全て非発光の状態となり、１行目の画素が表示を行わなくなる。
ここで、前記消去されてから画素が表示を行わない期間を図示のように非表示期間Ｔｄであり、１行目の非表示期間はＴｄ１である。
【００１６】
そして、後続する行を１行目と同様の書き込み動作と消去動作を行い、全ての行の画素が保持している１ビット目のデジタルデータが消去される。ここで全ての行の画素が保持している１ビット目のデジタルデータが消去されるまでの期間を図示のように消去期間Ｔｅ１として示されている。さらに２ビット目のデジタルデータの消去期間はＴｅ２として示されている。
【００１７】
以上のようにして書き込み、表示、消去、非表示の動作がｎビット目のデジタルデータが画素に入力されるまで繰り返され、表示期間Ｔｒと非表示期間Ｔｄが繰り返し出現し、全ての表示期間（Ｔｒ１〜Ｔｒｎ）が終了すると一つの画像、つまり１フレームの画像を表示することができる。
【００１８】
以上の動作を行うＥＬ表示装置の階調表示は、前記表示期間Ｔｒの長さを、
Ｔｒ１：Ｔｒ２：・・・Ｔｒｎ=２0：２1：・・・２(n-1)となるように設定する。この表示期間の組み合わせで２n階調のうち所望の階調表示を行うことができる。ここで１フレーム期間中にＥＬ素子が発光した表示期間の総和を求めることによって、当該フレーム期間における画素の表示した階調が決まる。例えばｎ＝８（２５６階調）の時、全部の表示期間で画素が発光した場合の輝度を１００％とすると、Ｔｒ１とＴｒ２において画素が発光した場合は１％の輝度が表現でき、Ｔｒ３とＴｒ５とＴｒ８を選択した場合は６０％の輝度を表現できる。
【００１９】
ここで前記階調表示について見方を変えると、１フレーム期間において、
表示時間／（表示時間＋非表示時間）＝表示時間割合とし、最高階調での表示時間割合を表示時間割合の最高値とすると、図９に示すように階調を表現する際、表示時間割合の最高値を固定して階調表現を行っていると見ることができる。表示時間割合の最高値を固定すると、後述するように階調が増すにつれて表示手段（ＥＬ表示パネル）の消費電力の増大に繋がる。
また、図１４（Ｂ）に示すように、階調を下げることで輝度を変えると表示階調数が減るることが実験的に分かった。図１４（Ｂ）においてｂｉｔは階調レベル数に、ｄｕｔｙは前記表示時間割合に対応している。
ここで表示手段を構成する画素がＥＬの場合は、ＥＬは発光素子であるので、前記表示時間及び非表示時間は発光時間及び非発光時間と等価であるので図９では表示時間割合は発光時間割合である。
【発明の開示】
【発明が解決しようとする課題】
【００２０】
本発明は、前記階調が増すにつれて前記表示時間割合が増加するという点に鑑み、階調を増してもＥＬ表示パネルや液晶表示パネル等の表示手段の消費電力が増大しない階調制御回路を備えた表示装置を提案するものである。
【課題を解決するための手段】
【００２１】
本発明の表示装置は、１フレームの映像信号の平均階調を求める平均階調計算手段と、
前記平均階調に基づいて画素の表示時間割合を低減するための階調制御信号を出力する表示時間割合テーブルと、前記表示時間割合テーブルの出力に基づいて前記画素の階調が制御される表示手段とを備える。
階調の制御を１フレームの映像信号の平均階調に応じて制御すると、表示時間割合を低減することができ、表示手段の消費電力が低減する。
【発明の効果】
【００２２】
平均階調が高い画像を表示すると、画面全体が明るく消費電力が上昇するが、１フレームの映像信号の平均階調がある一定値を越えると表示時間割合を下げることで消費電力をある一定値に抑えることができる。消費電力を一定値に抑えることで表示手段の消費電力を低減することができる。
【発明を実施するための最良の形態】
【００２３】
本発明は、ＥＬ表示パネルや液晶表示パネル等の表示手段に入力される映像信号としてデジタル映像信号又はアナログ映像信号のいずれの映像信号にも適用できるが、以下表示手段に入力される映像信号をデジタル化したデジタル映像信号の例で説明し、アナログ映像信号の例については後述する。
【００２４】
図１に示すように、本発明の表示装置は、ＥＬ表示パネルや液晶表示パネル等の表示手段１及び該表示手段１の階調を制御する階調制御回路２を備えている。
前記階調制御回路２は、アナログ映像信号をデジタル映像信号に変換するＡ／Ｄ変換部３、デジタル映像信号を取り込むデータコントローラ４、デジタル映像信号の各画素の階調を１フレーム分全画面で平均化した平均階調レベルを計算して平均階調信号を出力する１フレーム平均階調計算部５、平均階調信号を受けて後述する倍率信号を発生する表示時間割合テーブル６、該倍率信号が入力されるタイミング信号ジェネレータ７を備え、前記データコントローラ４の出力データ及びタイミング信号ジェネレータ７によって前記表示手段１の階調が制御される。
【００２５】
前記階調制御回路２において、アナログ映像信号が前記Ａ／Ｄ変換部３でデジタル映像信号に変換されると、該デジタル映像信号はデータコントローラ４に入力され、該データコントローラ４において前記表示手段１に対応した形式のデータに変換され、前記タイミング信号ジェネレータ７からの同期信号に同期して前記表示手段１に出力する。
【００２６】
前記データコントローラ４は、フレームメモリを内部に備えており、１フレーム分のデジタル映像信号を該フレームメモリに保持し、後述する各サブフレームに対応する階調ビットをデータとして前記表示手段１に出力する。
前記１フレーム平均階調計算部５は、デジタル映像信号の各画素の階調を１フレーム分全画面で平均化した平均階調を計算する。そして、後述するように全画素の階調の総和を加算器とメモリによって演算し、上位の数ビット、例えば上位４ビットを平均階調信号として出力する。前記１フレーム平均階調計算部５の回路例は後述する。
【００２７】
前記表示時間割合テーブル６（以下、テーブル６という。）は、前記１フレーム平均階調計算部５又は外部機器からの平均階調の信号の入力に対して決められた入出力関係を有する一種のルックアップテーブルであって、ハードウェア的にはＲＯＭやＲＡＭ等のメモリで構成され、例えば、表１に示すようなデータが記憶されている。もちろんテーブルのデータは表１に限らず、消費電力や求める画質に応じて任意に設けることができる。
表１に示すテーブルに基づき前記１フレーム平均階調計算部５で計算した結果の上位の４ビットの入力に対して３ビットに変換して出力する。このテーブルの各欄において、階調は対象となる映像信号の１フレームの平均階調を示し、倍率は前記フレームメモリの保持時間の減衰率をそれぞれ示す。
【００２８】
【表１】
2005301095.tif 000003
【００２９】
後述するように、前記テーブル６を用いて表示手段１の階調を制御することで、明るい画面（画像）ほど保持時間を小さくすることで最高消費電力を制限し、かつ暗い画面（画像）では保持時間を大きくすることでコントラストの強いメリハリのある高品位の映像を表示することができる。
【００３０】
前記タイミング信号ジェネレータ７は、後述する表示手段のソース信号線駆動回路と書き込み用のゲート信号線駆動回路と前記データコントローラ４の同期信号の他、表示手段に供給するシフトレジスタ走査開始信号ＳＳＰ、クロックＳＣＫ、ラッチ信号ＬＡＴ、書き込み開始信号Ｇ１ＳＰ、消去用ゲート信号線駆動回路の消去開始信号Ｇ２ＳＰなどのパルス信号を生成する。該タイミング信号ジェネレータ７の回路例については後述する。
また、前記表示手段は画素がＥＬ素子や液晶で構成されデジタル映像信号又はアナログ映像信号が取り込まれて画像を表示する。
【００３１】
まず、前記構成を備えた表示手段１の階調制御回路２の原理について説明する。
１フレーム期間において、表示時間／（表示時間＋非表示時間）＝表示時間割合とし、図８に示すように、階調と表示時間割合の関係を可変とし、最高階調での表示時間割合を低減させるものである。
【００３２】
ここで前記原理による本発明による表示手段の階調制御を実現するための前記テーブルの目的について図５を参照しながら説明する。
前記テーブルは、表１に示す平均階調信号に応じて倍率を決め、その倍率によって階調と表示時間割合の関係を決定する。
ここで表示時間割合は前述したように、１フレーム期間において、表示時間／（表示時間＋非表示時間）とする。
図５に示すように前記倍率は設計上の表示時間割合の最高値（図５では３０．０％）を基準（倍率１．００倍）としている。この倍率信号は任意のビット数（テーブルでは３ビット）で表現する。
【００３３】
一例として１倍で最大の（１１１）とし、０．７５倍では（１０１）、０．５倍では（０１１）と表現する。ここでは倍率を倍率信号に変換するときの端数の処理は任意とする。例えば、（１１１）の０．５倍は（１００）と（０１１）の中間付近だが、テーブルでは切り捨てとしている。最終的には平均階調（テーブルの入力）と倍率（テーブルの出力）の関係のみを表示時間割合テーブルとして設定する。
この倍率を使うことで、後述する消去開始信号発生回路（図３、図４）を用いて階調と倍率の関係から階調と表示時間割合の関係を調節する。
【００３４】
ここで、前記表１に示すテーブルを用いて表示手段の階調を制御する技術的意義について説明する。
平均階調が高い画像を表示すると、画面全体が明るく消費電力が上昇する。この最高消費電力は平均階調が最高階調と同じ階調レベル（図７に示す例では０〜６３階調の６３階調）のときに発生する。ここで表示手段の製品の仕様の一つである消費電力や発熱量などは最高消費電力を基準として規定し、かつその条件での製品保証をしなければならない。  ところが実際の仕様条件では写真などの中間調の表示が多く、平均階調はそれほど高くならない。
【００３５】
そこで平均階調がある一定値を越えると表示時間割合を下げるようなテーブルを作成することで最高消費電力を抑えることができ、表示手段の消費電力を低減することが可能となる。
例えば、図６に示すように、平均階調が０から３１階調までは一定の表示時間割合（倍率１倍）とし、平均階調が３１を越えて６３階調では平均階調に応じて表示時間割合を減らす（倍率１倍から０．５倍まで、倍率＝（０．５×６３）／平均階調）ようにする。すると表示時間割合が低減されて表示手段は暗くなるため消費電力を一定値（従来例の０．５倍の消費電力）に抑えることができる。
【００３６】
ここで、前記表示時間割合の最高値を固定した場合と表示時間割合の最高値を固定せずに可変とした場合の消費電力について比較してみる。
図７には前記図６に示す平均階調と倍率との関係を使った場合の平均階調と表示手段の消費電力の関係を示している。
従来のように最高階調と表示時間割合（表示時間割合の最高値）の関係を固定すると、平均階調に比例して消費電力も増加する。もし最高消費電力が大きすぎるなら設計を変えてもっと暗い表示にする必要があるが、これでは平均階調が低く且つ一部に明るい発光の映像（例えば花火のような映像）も暗くなってしまう。
これに対し、本発明では平均階調が大きくなっても消費電力はある一定値に抑えることができる。そして、最高消費電力を抑えつつ、平均階調が低い映像での輝度を抑えることのない映像表現が可能となる。
図７では最高消費電力を従来の半分（０．５倍）に制限した場合を示したが、前記テーブルのデータを変えることで最高消費電力をさらに抑えることも可能である。
前記最高消費電力を従来のα倍（α≦１）とするには、平均階調が０から（α×最高階調）までは一定の表示割合（倍率１倍）とし、平均階調が（α×最高階調）を越えて最高階調までは、倍率＝（α×最高階調）／平均階調となるようにすればよい。
なお、平均階調と倍率との関係は図６に示すものに限られるものではなく、例えば、平均階調が０から（α×最高階調）までは一定の表示割合（倍率１倍）とし、平均階調が（α×最高階調）を越えて最高階調までは、倍率＝１＋α−（平均階調／最高階調）としてもよい。
【００３７】
表示手段の一種であるブラウン管には平均階調が高いときにはピーク輝度が低く、平均階調が低いときにはピーク輝度を高くする特性があり、この特性がメリハリのある映像表現を実現している。
また、従来、液晶表示パネルでは、前記ブラウン管と同じ特性を得るためにバックライトの輝度を調節することで実現していた（例えば、特開２００１−１４７６６７号公報参照）。しかしバックライトを高速に正確に制御することは困難であった。
【００３８】
本発明は、前記テーブルを設定するだけで平均階調とピーク輝度の関係を規定することができる。さらに１フレーム毎の設定が可能なため、階調の高速制御が可能となる。
【００３９】
人間の視覚特性は、明環境では明るいものが見やすくなり（明順応）、暗環境では暗いものが見分けられるようになる（暗順応）。また同時に見える輝度範囲は狭いが、順応すれば非常に広域の輝度範囲が見える。
従来の表示装置では最高階調と輝度の関係が固定であったため、明るい表示をしようとするとハイライト部分が白飛びを生じ、暗い表示をしようとすると影部分が潰れてしまう（黒潰れ）という問題があったが、前記テーブルを用いれば、階調と輝度の関係を平均階調によって動的に変化させることが可能なため、より人間の視覚特性に近いダイナミックレンジの広い表現が可能となる。例えば、ハイライト部分の表現力を高めたいなら前記倍率を１に近く設定し、影部分の表現力を高めたいなら前記倍率を低くすればよい。
【００４０】
表示装置は輝度調節機能を有するのが一般的となっている。輝度調節を電源電圧を変えることで行うことも可能であるが、ＥＬ素子を表示手段に用いた場合は該ＥＬ素子は電圧と輝度の関係が非線形の素子であるので発光を直線的に調節することは困難である。
前記テーブルを用いれば平均階調と表示時間割合の関係を変えることで輝度調節ができるので、デジタル処理を採用すると高速、正確且つ簡単に輝度調節が可能となる。
従来は図１４（Ｂ）に示すように輝度を調節するために階調を下げると表示階調数が減ったが、本発明では図１４（Ａ）の本発明の実験データが示すように、前記テーブルに基づいて平均階調と表示時間割合の関係を変えることで輝度を調節すると表示階調数を維持したまま暗くすることが可能となる。
【００４１】
ここで、前記図１に示す前記１フレーム平均階調計算部５について図２を参照しながら説明する。
平均階調はデジタル映像信号の１フレーム全画素の累積階調から求められる。図２に示すように、１フレーム平均階調計算部５は加算器５ａと累算器５ｂとから構成されている。
前記加算器５ａにはデジタル映像信号と前記累算器５ｂの出力とが入力され、これら入力の和が前記累算器５ｂに入力される。
前記累算器５ｂはデジタル映像信号と同期したクロックのタイミングで前記加算器５ａの出力を記録し、１フレームと同期したリセット信号によって初期化される。
前記累算器５ｂの記録するビット数は、デジタル映像信号のビット数と表示手段の画素数によって決定する。例えば、デジタル映像信号を６ビット、表示手段の画素数が３２０×２４０×３＝２３０４００画素＜２18のとき、６＋１８＝２４ビット記録できる累算器を利用する。
【００４２】
この１フレーム平均階調計算部５に１フレーム全画素のデジタル映像信号が入力されると、前記累算器５ｂには１フレーム全画素の累積階調が記録される。累積階調は平均階調に比例するため、前記累算器５ｂの上位数ビットを平均階調信号とすることができる。前記テーブルでは上位４ビットが入力され、平均階調信号としている。ここで、前記回路を内蔵しても外部機器で求めた平均階調信号を利用してもよい。
【００４３】
次に、図１に示す表示手段１の階調を制御する階調制御回路２を図１２に示すタイミングチャートで説明する際、表示手段１の画素に書き込まれたデジタル映像信号を消去するためのタイミング信号（消去開始信号Ｇ２ＳＰ）の生成に前記テーブルの倍率信号を必要とするので該タイミング信号の生成について予め説明する。
図３に示すように消去開始信号生成回路８は、カウンタ８ａと積算器８ｂとＥＸＮＯＲ回路８ｃとＡＮＤ回路８ｄで構成される。
前記カウンタ８ａは、画素への書き込み走査開始信号Ｇ１ＳＰをリセット信号として書き込みクロックＧＣＫをカウントする。前記カウンタ８ａの出力は前記Ｇ１ＳＰが入力されてからの経過時間に比例する。
【００４４】
前記積算器８ｂには前記テーブルからの平均階調に対応したビット信号と倍率信号が入力される。このビット信号は、例えば図１２のタイミングチャートに示すように、１フレームを６個のサブフレームＳＦ１〜ＳＦ６に分割して階調ビット数６に等しくし、第１のサブフレームＳＦ１での重み３２（２5)、第２のサブフレームＳＦ２での重み１６(２4）、第３のサブフレームＳＦ３での重み８(２3）、第４のサブフレームＳＦ４での重み４(２2）、第５のサブフレームＳＦ５での重み２(２1）、第６のサブフレームＳＦ６での重み１(２0）と各ビットの重み（画素の発光時間)に対応した信号とする。
そして、前記積算器８ｂの出力は前記サブフレームＳＦ１〜ＳＦ６の各サブフレームでの重みと倍率信号の積となる。
【００４５】
ここで、前記ＥＸＮＯＲ回路８ｃと前記ＡＮＤ回路８ｄで構成された一致回路は、前記カウンタ８ａの出力Ｑ１〜Ｑ８と前記積算器８ｂの出力Ｓ１〜Ｓ８の出力が一致したときに前記消去開始信号Ｇ２ＳＰを出力する。
このように、前記各サブフレームでの重みと倍率信号の積により前記消去開始信号Ｇ２ＳＰが生成されるタイミングを制御して画素の表示時間割合を制御する。
【００４６】
以上、前記テーブルの技術的意義について説明したが、以下前記階調制御の実際を図１に示す階調制御回路２のブロック図及び図１２に示すタイミングチャートを参照しながら説明する。
図１２のタイミングチャートに示すように、１秒間の映像信号６０フレーム中のそれぞれのフレームを、図示の例では第４フレームを複数のサブフレーム、例えば前記消去開始信号生成回路で説明したように６個のサブフレームＳＦ１〜ＳＦ６に分割されている。
そして、前記各サブフレームＳＦ１〜ＳＦ６において、書き込み開始信号Ｇ１ＳＰと消去開始信号Ｇ２ＳＰとの間隔（図１２ではサブフレームＳＦ２のみ例として示している）の比が２の階乗となるとき、階調ビット数はサブフレームの数と同じ６ビットとなり、表示階調レベル数が２6=６４となる。ここでサブフレームを増やすとそれだけ表示階調数が大きくなり、サブフレームの数をｎとすれば、表示階調数は２n階調となり、前記テーブルの表示階調数は前記サブフレームの数を増やすことで変更することができる。
【００４７】
そして画素表示のタイミングは、縦軸が画素アレイの行を示し、網掛部は前記各サブフレームＳＦ１〜ＳＦ６での表示時間を示す。ここから明らかなようにサブフレームによって表示時間が異なることを示している。
実施例の欄で説明するように、図１に示す表示手段はゲート信号線を選択するゲート信号線駆動回路及び選択されたゲート信号線に接続された画素に映像信号を供給するソース信号線駆動回路を有している。
ゲート信号線駆動回路のタイミング信号は、例えばタイミングチャートに一例として示す第２のサブフレームＳＦ２について見ると、Ｇ１ＳＰを書き込み走査開始信号としてクロックＧＣＫに同期して画素アレイを一行目から最終行まで順次走査する。その後、クロックＧＣＫに同期して前記Ｇ２ＳＰを消去開始信号として画素アレイを一行目から最終行まで順次走査して非表示状態とする。
【００４８】
このようにして前記Ｇ１ＳＰから前記Ｇ２ＳＰまでの時間が各サブフレームでの発光時間を決定する。本発明は各サブフレームにおいてＧ２ＳＰのタイミングを前記テーブルの出力に基づいて変えることで表示時間割合を制御する点に特徴を有している。
先に、消去開始信号Ｇ２ＳＰの生成回路（図３）で説明したように、前記各サブフレームＳＦ１〜ＳＦ６での重みと前記テーブルの倍率の積により消去開始信号Ｇ２ＳＰが生成されるようにしたから、該消去開始信号Ｇ２ＳＰが発生するタイミングを前記テーブルに基づいて制御することで、平均階調がある一定値を越えて表示時間割合の最高値を下げること（図６、図８）が可能となり、図７に示すように最高消費電力をある一定値に抑えることができ、表示手段の消費電力を低減することができる。
【００４９】
以下、ＥＬ表示パネルを表示手段に用いた表示装置の階調制御の実施例を説明する。
【実施例１】
【００５０】
図１０に示すように、画素にＥＬ素子を利用したデジタル信号入力アクティブマトリクス型のＥＬ表示パネル９は、マトリクス状に配列された画素９ｂを有する画素部９ａ、該画素部９ａの周辺に配置されたソース信号線駆動回路１０、書き込み用ゲート信号線駆動回路１１、消去用ゲート信号線駆動回路１２を有している。
前記ソース信号線駆動回路１０は、シフトレジスタ１０ａ、ラッチ１０ｂ、ラッチ１０ｃ、レベルシフタ・バッファ１０ｄを備え、ゲート信号線駆動回路１１及び１２はそれぞれシフトレジスタ１１ａ、１２ａを備えている。
【００５１】
さらに前記画素部９ａは、前記ソース信号線駆動回路１０のレベルシフタ・バッファ１０ｄに接続されたソース信号線（Ｓ１〜Ｓｎ）、前記書き込み用ゲート信号線駆動回路１１のシフトレジスタ１１ａに接続された書き込み用ゲート信号線（Ｇ１１〜Ｇ１ｍ）、前記消去用ゲート信号線駆動回路１２のシフトレジスタ１２ａに接続された消去用ゲート信号線（Ｇ２１〜Ｇ２ｍ）を備えている。そして、前記各信号線はマトリクス状に配列されたＥＬでなる画素９ｂにそれぞれ接続されている。
【００５２】
前記画素９ｂは、書き込みスイッチング用ＴＦＴ１３、ＥＬ１６に接続されたＥＬ駆動用ＴＦＴ１４、消去用ＴＦＴ１５、コンデンサ１７で構成されている。ここでＴＦＴは薄膜トランジスタを意味するが、同じ機能を有するものであれば他のトランジスタを用いても実施することが可能である。
前記書き込みスイッチング用ＴＦＴ１３のゲート電極は書き込み用ゲート信号線Ｇ１に、ソース領域とドレイン領域は、一方がソース信号線Ｓに、他方が前記ＥＬ駆動用ＴＦＴ１４のゲート電極に接続されている。
さらに、前記書き込みスイッチング用ＴＦＴ１３は各画素が有するコンデンサ１７及び前記消去用ＴＦＴ１５のソース領域又はドレイン領域にそれぞれ接続されている。
ここで前記コンデンサ１７は前記書き込みスイッチング用ＴＦＴ１３がオフ状態（非選択状態）にある時、前記ＥＬ駆動用ＴＦＴ１４のゲート電圧を保持するために設けられている。
【００５３】
前記ＥＬ駆動用ＴＦＴ１４のソース領域とドレイン領域は、一方が電源供給線Ｖに接続され、他方はＥＬ１６のアノードに接続され、電源供給線Ｖは前記コンデンサ１７に接続されている。また前記消去用ＴＦＴ１５のソース領域とドレイン領域のうち、前記書き込みスイッチング用ＴＦＴ１３に接続されていない領域は前記電源供給線Ｖに接続され、さらに前記消去用ＴＦＴ１５のゲートは消去用ゲート信号線Ｇ２に接続されている。
【００５４】
以下、前記階調制御回路２を用いた前記ＥＬ表示パネルの階調制御について図１２のタイミングチャート及び図１０を参照しながら説明する。
前記ソース信号線駆動回路１０のシフトレジスタ１０ａは同期信号ＳＣＫに同期する走査開始信号ＳＳＰによって走査を開始するとソース信号線Ｓ１〜Ｓｎに対応するラッチ１０ｂに前記データコントローラ４（図１）のフレームメモリに保持されているデジタル映像信号の一行分が取り込まれる。前記ラッチ１０ｂに取り込まれたデジタル映像信号はラッチ信号ＬＡＴが前記ラッチ１０ｃに入力されて該ラッチ１０ｃにラッチされるとともに前記レベルシフタ・バッファ１０ｄで増幅されて前記ソース信号線Ｓ１〜Ｓｎに順次出力される。
【００５５】
一方、前記書き込み用ゲート信号線駆動回路１１のシフトレジスタ１１ａは同期信号ＧＣＫに同期した走査開始信号Ｇ１ＳＰによって走査を開始し、前記書き込み用ゲート信号線Ｇ１１〜Ｇ１ｍを順次選択する。
前記書き込み用ゲート信号線が順次選択されると、選択された各書き込み用ゲート信号線の選択期間内にソース信号線Ｓ１〜Ｓｎから選択された前記書き込み用ゲート信号線に接続された画素に１行分ずつのデジタルデータが入力される。
【００５６】
以下、前記ＥＬ表示パネル９への６ビットのデジタル映像信号の書き込み及び消去の一例を説明する。
前記書き込み用ゲート線駆動回路１１に走査開始信号Ｇ１ＳＰが入力されると、１行目の書き込み用ゲート信号線Ｇ１１に接続されている全ての画素の書き込みスイッチングＴＦＴ１３がオン状態になる。同時にソース信号線Ｓ１〜Ｓｎに前記ラッチ１０ｃからデジタル映像信号の２ビット目のデジタルデータ「０」又は「１」が入力される。このデジタルデータは前記書き込みスイッチング用ＴＦＴ１３を介して前記ＥＬ駆動用ＴＦＴ１４のゲート電極に入力され、デジタルデータが「１」のときは前記ＥＬ駆動用ＴＦＴ１４はオンしてＥＬは発光し、デジタルデータが「０」のときは前記ＥＬ駆動用ＴＦＴ１４はオフしてＥＬは非発光になっている。
このように１行目に前記デジタルデータが入力されると、ＥＬが発光または非発光を行い、１行目の画素は表示を行う。
【００５７】
次に、２行目の書き込み用ゲート信号線Ｇ１２が選択されると書き込み用ゲート信号線Ｇ１２に接続されている全ての画素の前記書き込みスイッチング用ＴＦＴ１３がオン状態になり、２行目の画素にソース信号線Ｓ１〜Ｓｎから２ビット目のデジタルデータが入力される。そして順次全ての書き込み用ゲート信号線（Ｇ１１〜Ｇ１ｍ）が順次選択されて、サブフレームＳＦ２において全ての行の画素に２ビット目のデジタルデータが入力される。
【００５８】
そして、前記信号Ｇ１ＳＰが入力されて後、前記倍率信号に応じた時間が経過するとクロックＧＣＫに同期した消去開始信号Ｇ２ＳＰが消去用信号線駆動回路１２のシフトレジスタ１２ａに入力される。すると、前記シフトレジスタ１２ａから消去用ゲート信号線Ｇ２１に接続されている全ての画素の消去用ＴＦＴ１５がオンして、ＥＬ駆動用ＴＦＴ１４のソース領域とゲート電極が同電位となって前記ＥＬ駆動用ＴＦＴ１４はオフする。これによって電源供給線Ｖからの電源電位がＥＬに与えられなくなり、１行目の画素が有するＥＬは全て非発光の状態となり、１行目の画素が表示を行わなくなる。
次に、２行目の消去用ゲート信号線Ｇ２２が選択されると、該消去用ゲート信号線Ｇ２２に接続されている全ての画素の消去用ＴＦＴ１５がオンして、ＥＬ駆動用ＴＦＴ１４のソース領域とゲート電極が同電位となって前記ＥＬ駆動用ＴＦＴ１４はオフする。そして、順次全ての消去用ゲート信号線（Ｇ２１〜Ｇ２ｍ）が順次選択されて、サブフレームＳＦ２において全ての行のＥＬが順次非発光状態となる。
【００５９】
このように前記テーブルの倍率信号に基づくタイミングで生成された消去開始信号Ｇ２ＳＰを消去用ゲート信号線駆動回路の走査開始信号とすることで消去用ゲート信号線に接続された画素に供給されたデジタル映像信号を消去することで表示（発光）時間割合を制御することができる。
【００６０】
以上のようにして表示、消去の動作が１ビット目から６ビット目のデジタルデータが画素に入力するまで繰り返され、全てのサブフレームにおいて発光時間が前記Ｇ２ＳＰによって制御され、全てのサブフレームにおける発光時間が終了すると前記テーブルの出力によって階調が制御された１フレームの画像が表示される。
このように、各サブフレームにおける発光時間を前記テーブルが出力する倍率信号に基づいて制御すると、発光時間割合の最高値を低減することができるため、前記ＥＬ表示パネル９で消費される電力を低減することができる。
【００６１】
さらに、前記各サブフレームＳＦ１〜ＳＦ６での発光時間を前記テーブルから出力される倍率信号に基づいて制御すると、各サブフレームで発光時間を前記消去開始信号Ｇ２ＳＰのタイミングで可変にできることから異なる任意の発光時間を選択でき、サブフレーム数より多くの階調数を表示することができる。
例えば、１フレームがｎ個のサブフレームで成るとき、前記選択された異なる任意の発光時間をそれぞれ２0〜２n-1とすることで任意の２n階調の表示を行うことができる。
【実施例２】
【００６２】
次に、映像信号をアナログ信号として表示手段に取り込んだ場合の前記テーブルを利用した階調制御の実施例について説明する。
映像信号がアナログ信号の場合は、図１に示すブロック図において、データコントローラ４の内部に、前記Ａ／Ｄ変換部３でデジタル信号に変換された映像信号をアナログ信号に変換するＤ／Ａ変換部を設け、その他の構成要素はそのまま利用することができる。
そこで、前記表１に示すテーブルの倍率信号を利用するため、予め消去開始信号ＧＳＰを生成する消去開始信号発生回路を図４を参照しながら説明する。
図４に示すように消去開始信号生成回路は、カウンタ８ａと積算器８ｂとＥＸＮＯＲ回路８ｃとＡＮＤ回路８ｄとＯＲ回路８ｅで構成されている。
前記カウンタ８ａは画素への書き込み走査開始信号Ｇ１ＳＰをリセット信号として書き込みクロックＧＣＫ（後述する図１３に示すタイミングチャート）をカウントする。前記カウンタ８ａの出力は前記書き込み走査開始信号Ｇ１ＳＰが入力されてからの経過時間に比例する。
【００６３】
前記積算器８ｂには前記テーブルからの階調に対応した倍率信号と固定ビット信号が入力される。表示装置に入力される映像信号はアナログ信号で且つデジタル映像信号のように前記フレームの分割は行わないため、ビット信号は一定のデジタルデータに固定する。  例えば、固定ビット信号「１１１１１」に固定する。そして、前記積算器８ｂの出力は該固定ビット信号と前記倍率信号の積となる。
【００６４】
ここで、前記ＥＸＮＯＲ回路８ｃと前記ＡＮＤ回路８ｄで構成された一致ゲートは、前記カウンタ８ａの出力Ｑ１〜Ｑ８と前記積算器８ｂの出力Ｓ１〜Ｓ８の出力が一致したときに前記消去開始信号Ｇ２ＳＰを出力する。
そして、前記Ｇ２ＳＰ及びＧ１ＳＰをＯＲ回路８ｅに入力して該ＯＲ回路８ｅの出力ＧＳＰを書き込み走査開始信号Ｇ１ＳＰ及び消去開始信号Ｇ２ＳＰとして利用する。
【００６５】
図１１にはＥＬ表示パネルを利用したアナログ信号入力アクティブマトリクス型の表示装置を示している。
図１１に示すように、アナログ信号入力アクティブマトリクス型のＥＬ表示パネルは、マトリクス状に配列された画素１８ａを有する画素部１８、該画素部１８の周辺に配置されたソース信号線駆動回路１９、ゲート信号線駆動回路２０を有している。前記ソース信号線駆動回路１９はシフトレジスタ１９ａ、該シフトレジスタ１９ａの出力に基づいてアナログ映像信号をサンプリングするサンプリングスイッチＳＷ１〜ＳＷｎを備え、前記ゲート信号線駆動回路２０はシフトレジスタ２０ａを有している。
【００６６】
さらに前記画素部１８は、前記各サンプリングスイッチＳＷ１〜ＳＷｎに接続されたソース信号線（Ｓ１〜Ｓｎ）、ゲート信号線駆動回路２０のシフトレジスタ２０ａに接続されたゲート信号線（Ｇ１〜Ｇｍ）を有し、前記各信号線はマトリクス状に配列された画素１８ａにそれぞれ接続されている。
【００６７】
前記画素１８ａは、スイッチング用ＴＦＴ２１、ＥＬ２３に接続されたＥＬ駆動用ＴＦＴ２２、コンデンサ２４で構成されている。
前記スイッチング用ＴＦＴ２１のゲート電極はゲート信号線Ｇに、ソース領域とドレイン領域は、一方がソース信号線Ｓに、他方がＥＬ駆動用ＴＦＴ２２のゲート電極及びコンデンサ２４にそれぞれ接続されている。
ここで前記コンデンサ２４はスイッチング用ＴＦＴ２１がオフ状態（非選択状態）にある時、ＥＬ駆動用ＴＦＴ２２のゲート電圧を保持するために設けられている。
前記ＥＬ駆動用ＴＦＴ２２のソース領域とドレイン領域は、一方が電源供給線Ｖに接続され、他方はＥＬ２３のアノードに接続され、さらに電源供給線Ｖは前記コンデンサ２４に接続されている。
【００６８】
以下、前記実施例２の階調制御について図１１及び図１３のタイミングチャートを参照しながら説明する。
前記ソース信号線駆動回路１９のシフトレジスタ１９ａは同期信号ＳＣＫに同期した走査開始信号ＳＳＰが入力されると、ソース信号線Ｓ１〜Ｓｎに対応するサンプリングスイッチＳＷ１〜ＳＷｎを順次選択する。前記シフトレジスタ１９ａによって選択されたサンプリングスイッチに対応するソース信号線Ｓ１〜Ｓｎに映像データが取り込まれる。
【００６９】
一方、前記ゲート信号線駆動回路２０のシフトレジスタ２０ａは、同期信号ＧＣＫに同期した書き込み走査開始信号ＧＳＰ（Ｇ１ＳＰ）が入力されるとゲート信号線Ｇ１〜Ｇｍを順次選択する。
前記ゲート信号線駆動回路２０に書き込み走査開始信号Ｇ１ＳＰが入力されると、１行目のゲート信号線Ｇ１に接続されている全ての画素のスイッチングＴＦＴ２１がオン状態になると同時にソース信号線Ｓ１〜Ｓｎからの映像信号がＥＬ駆動用ＴＦＴ２２のゲート電極に入力され、映像信号に応じて一行目の各ＥＬ２３は発光又は非発光を行い、１行目の画素は表示を行う。そして、全てのゲート信号線（Ｇ１〜Ｇｍ）が順次選択されて、全ての行の画素に映像信号のデータが入力される。
【００７０】
１フレーム分のアナログ映像信号が全ての画素に取り込まれて表示が行われるが、その後垂直帰線期間において前記テーブルの倍率信号に基づく消去開始信号ＧＳＰ（Ｇ２ＳＰ）が前記ゲート信号線駆動回路２０に入力される。この垂直帰線期間において、ソース信号線Ｓ１〜Ｓｎの電位を画素を消去する電位に予め固定する。具体的には垂直帰線期間の開始前に取り込まれたアナログ映像信号を消去電位にした状態でシフトレジスタ１９ａを動作させソース信号線Ｓ１〜Ｓｎに消去電位を取り込む。
そして、前記倍率信号によって発生するタイミングが制御された消去開始信号Ｇ２ＳＰを消去走査開始信号としてゲート信号線Ｇ１〜Ｇｍを順次選択し、各ゲート信号線の選択期間内にソース信号線Ｓ１〜Ｓｎを順次選択し、且つ前記消去電位が入力され、ゲート信号線とソース信号線に選択された画素の映像信号が消去される。
【００７１】
つまり、前記書き込み走査開始信号Ｇ１ＳＰが入力されて後、前記倍率信号に応じた時間が経過すると消去開始信号Ｇ２ＳＰがゲート信号線駆動回路２０のシフトレジスタ２０ａに入力されて前記シフトレジスタ２０ａからゲート信号線Ｇ１〜Ｇｍに接続されている全てのＥＬ２３のＥＬ駆動用ＴＦＴ２２がオフして電源供給線Ｖから電源電位がＥＬ２３に与えられなくなり、ＥＬ２３は全て非発光の状態となり、表示を行わなくなる。
このように前記テーブルの倍率信号に基づくタイミングで生成された消去開始信号Ｇ２ＳＰを走査開始信号として画素に入力し、当該画素の有するＥＬ２３に供給されたアナログ映像信号を消去することで前記発光時間割合を制御することができる。
【００７２】
書き込まれる映像信号がアナログの場合も、１フレームにおける発光時間を前記テーブルが出力する倍率信号に基づいて制御すると、発光時間割合の最高値を低減することができるため、アナログ信号入力アクティブマトリクス型の表示手段の画素において消費される電力を低減することができる。
【実施例３】
【００７３】
前記アナログ映像信号を画像データとして取り込んで表示する実施例で、画素としてＥＬ素子を利用した表示パネルを採用したが、画素として液晶を用いた液晶表示パネルにも適用することができる。
液晶を画素とする表示パネルは電圧駆動であるため、表示パネルに対応した電圧値にＤ／Ａ変換して前記ソース信号線駆動回路１９に取り込むことで、前記ＥＬ素子を液晶素子に代えて前記階調制御回路を用いることで同様に実施することができる。
【００７４】
表示手段の階調が前記階調制御回路で制御される本発明の表示装置を用いた電子機器として、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポーネント等）、ノート型コンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機、電子書籍、記録媒体（具体的にはＤｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ等）を再生してその画像を表示しうる表示手段を備えた画像再生装置等が挙げられる。以下、これらの電子機器の具体例を説明する。
【実施例４】
【００７５】
図１５は表示装置であり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を備えている。表示部２００３に本発明による表示装置を利用すると、消費電力を低減することができる。
本発明の表示装置を用いると、ＥＬ表示装置ではバックライトの必要がなく、また、液晶表示装置では、階調の制御にバックライトの輝度調整を必要としなくなる。この表示装置は、コンピュータ用、ＴＶ放送受信用、広告表示用等の全ての情報表示用表示装置に利用することができる。
【実施例５】
【００７６】
図１６にはデジタルスチルカメラに利用した例を示しており、該デジタルスチルカメラは本体２１０１、本発明の表示装置を用いた表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を備えている。
充電型の電源を使用した場合、表示部の消費電力を低減できるため電源の長時間維持が可能となる。
【実施例６】
【００７７】
図１７にはノート型コンピュータに利用した例を示しており、本体２２０１、筐体２２０２、本発明の表示装置を利用した表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を備えている。充電型の電源を使用した場合、表示部の消費電力を低減できるため電源の長時間維持が可能となる。
【実施例７】
【００７８】
図１８にはモバイルコンピュータに利用した例を示しており、該モバイルコンピュータは本体２３０１、本発明の表示装置を用いた表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を備えている。
充電型の電源を使用した場合、表示部の消費電力を低減できるため電源の長時間維持が可能となる。
【実施例８】
【００７９】
図１９には記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）に利用した例を示しており、本体２４０１、筐体２４０２、本発明の表示装置を利用した表示部Ａ２４０３及び表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を備えている。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示する。該記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。これら表示部に本発明の表示装置を利用することで消費電力を低減することが可能となり、節電に繋がる。
【実施例９】
【００８０】
図２０にはゴーグル型ディスプレイ（ヘッドマウントディスプレイ）に利用した例を示しており、本体２５０１、本発明の表示装置を利用した表示部２５０２、アーム部２５０３等を備えている。
充電型の電源を使用した場合、表示部の消費電力を低減できるため電源の長時間維持が可能となる。
【実施例１０】
【００８１】
図２１にはビデオカメラに利用した例を示しており、本体２６０１、本発明の表示装置を利用した表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９、接眼部２６１０等を備えている。また、前記接眼部２６１０に本発明の表示装置を利用することもできる。
充電型の電源を使用した場合、表示部の消費電力を低減できるため電源の長時間維持が可能となる。
【実施例１１】
【００８２】
図２２には携帯電話に利用した例を示しており、本体２７０１、筐体２７０２、本発明の表示装置を利用した表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を備えている。
充電型の電源を使用した場合、表示部の消費電力を低減できるため電源の長時間維持が可能となる。
【００８３】
以上、前記各電子機器に本発明の表示装置を利用すると、電子機器の消費電力を低減することができ、特に携帯用の電子機器の表示部に利用すると充電型電源の長時間維持が可能となる。
【図面の簡単な説明】
【００８４】
【図１】本発明表示装置の階調制御回路のブロック図である。
【図２】本発明の階調制御回路の平均階調計算部の一例である。
【図３】本発明に用いる消去開始信号生成回路の一例である。
【図４】本発明に用いる消去開始信号生成回路の他の一例である。
【図５】本発明の表示時間割合テーブルの説明図である。
【図６】本発明の表示時間割合テーブルの説明図である。
【図７】平均階調と消費電力の関係の説明図である。
【図８】本発明の階調と表示時間割合の関係の説明図である。
【図９】従来の表示装置の階調と表示時間割合の関係の説明図である。
【図１０】本発明の表示装置の回路構成を示す回路図の一例である。
【図１１】本発明の表示装置の回路構成を示す他の回路図である。
【図１２】本発明の表示装置を駆動する際のデジタル信号によるタイミングチャートである。
【図１３】本発明の表示装置を駆動する際のアナログ信号によるタイミングチャートである。
【図１４】(Ａ)は本発明の表示装置の表示例、(Ｂ）は従来の表示装置の表示例である。
【図１５】本発明を表示装置に利用した例である。
【図１６】本発明をビデオカメラの表示部に利用した例である。
【図１７】本発明をノート型コンピュータの表示部に利用した例である。
【図１８】本発明をモバイルコンピュータの表示部に利用した例である。
【図１９】本発明を携帯型画像再生装置の表示部に利用した例である。
【図２０】本発明をゴーグル型ディスプレイの表示部に利用した例である。
【図２１】本発明をデジタルビデオカメラの表示部に利用した例である。
【図２２】本発明を携帯電話の表示部に利用した例である。
【図２３】従来の表示装置の画素部の回路図である。
【図２４】従来の表示装置の回路構成図である。
【図２５】従来の表示装置の画素の回路図である。
【図２６】従来の表示装置の駆動方法の説明図である。
【符号の説明】
【００８５】
１・・表示手段  ２・・階調制御回路  ５・・１フレーム平均階調計算部  ６・・表示時間割合テーブル  ８・・消去開始信号生成回路  
【図１】
2005301095.tif 000004
【図２】
2005301095.tif 000005
【図３】
2005301095.tif 000006
【図４】
2005301095.tif 000007
【図５】
2005301095.tif 000008
【図６】
2005301095.tif 000009
【図７】
2005301095.tif 000010
【図８】
2005301095.tif 000011
【図９】
2005301095.tif 000012
【図１０】
2005301095.tif 000013
【図１１】
2005301095.tif 000014
【図１２】
2005301095.tif 000015
【図１３】
2005301095.tif 000016
【図１４】
2005301095.tif 000017
【図１５】
2005301095.tif 000018
【図１６】
2005301095.tif 000019
【図１７】
2005301095.tif 000020
【図１８】
2005301095.tif 000021
【図１９】
2005301095.tif 000022
【図２０】
2005301095.tif 000023
【図２１】
2005301095.tif 000024
【図２２】
2005301095.tif 000025
【図２３】
2005301095.tif 000026
【図２４】
2005301095.tif 000027
【図２５】
2005301095.tif 000028
【図２６】
2005301095.tif 000029