(57)【要約】【課題】リセット期間での強放電により発生し得る誤放電を除去する。【解決手段】１フレーム中の全てのサブフィールドのリセット期間に，第１電圧から第２電圧まで上昇後に下降するメーンリセットパルス又は第３電圧から第４電圧まで下降する補助リセットパルスを選択的に印加し，１フレーム内でメーンリセットパルスが最初に印加されるサブフィールドにおいて，リセット期間の中で形成された電荷の中で誤放電を起こせる電荷を消去する誤放電消去パルスを印加する。また，補助リセットパルスを含むサブフィールドに次ぐメーンリセットパルスが印加される場合にも誤放電除去パルスを印加する。こうすることで，リセット期間に形成された誤放電を防止するだけでなく，ロジック入力信号タイミングマージンを確保できて，誤放電消去パルス波形の出力回数を減らせ，誤放電消去パルス出力用スイッチのストレスを減少できる。【選択図】図４
2005301259.tif 000002
【特許請求の範囲】
【請求項１】
第１基板上に各々並んで形成される複数の第１電極及び複数の第２電極と，前記第１電極及び前記第２電極に交差する形で前記第２基板上に形成される複数の第３電極とを含み，互いに隣接する前記第１電極，前記第２電極及び前記第３電極によって放電セルが形成され，第１電圧から第２電圧まで上昇後，下降する波形を有するメーンリセットパルスと第３電圧から第４電圧まで下降する波形を有する補助リセットパルスとを，複数のサブフィールドに選択的に印加するプラズマディスプレイパネルの駆動方法であって，
前記メーンリセットパルスが最初に印加されるサブフィールドのリセット期間において，前記メーンリセットパルス以降，誤放電消去パルスを印加することを特徴とする，プラズマディスプレイパネルの駆動方法。
【請求項２】
前記誤放電消去パルスは，一定条件下で放電機能と消去機能を有することを特徴とする，請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記一定条件とは，前記リセット段階で異常電荷が形成される場合であり，
前記誤放電消去パルスによって前記リセット段階で形成された異常電荷が放電・消去されることを特徴とする，請求項２に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記補助リセットパルスが印加されるサブフィールド以降にメーンリセットパルスが印加されるサブフィールドのリセット期間において，前記メーンリセットパルス以降に誤放電消去パルスを印加することを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記メーンリセットパルスが印加されるサブフィールドが連続的である場合，前記連続的なサブフィールドのうちの最初のメーンリセットパルス以降のみ前記誤放電消去パルスを印加することを特徴とする，請求項１または４に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
第１基板と，
前記第１基板上に各々並んで形成される複数の第１電極及び複数の第２電極と，
前記第１基板と対向して離れている第２基板と，
前記第１電極及び前記第２電極と交差する形で前記第２基板上に形成される複数の第３電極と，
互いに隣接する前記第１電極，前記第２電極及び前記第３電極によって形成される放電セルに駆動信号を供給して，１フレーム中の全てのサブフィールドのリセット期間に，第１電圧から第２電圧まで上昇後，下降する波形を有するメーンリセットパルスと第３電圧から第４電圧まで下降する波形を有する補助リセットパルスとを選択的に印加する駆動回路と，
を含み，
前記駆動回路は，前記メーンリセットパルスが最初に印加されるサブフィールドのリセット期間において，前記メーンリセットパルス以降に誤放電消去パルスを印加することを特徴とする，プラズマディスプレイパネル。
【請求項７】
前記誤放電消去パルスは，一定条件下で放電機能と消去機能を有することを特徴とする，請求項６に記載のプラズマディスプレイパネル。
【請求項８】
前記一定条件とは，前記リセット段階で異常電荷が形成される場合であり，
前記誤放電消去パルスによって前記リセット段階で形成された異常電荷が放電・消去されることを特徴とする，請求項７に記載のプラズマディスプレイパネル。
【請求項９】
前記補助リセットパルスが印加されるサブフィールド以降にメーンリセットパルスが印加されるサブフィールドのリセット期間において，前記メーンリセットパルス以降に誤放電消去パルスを印加することを特徴とする，請求項６に記載のプラズマディスプレイパネル。
【請求項１０】
前記メーンリセットパルスが印加されるサブフィールドが連続的である場合，前記連続的なサブフィールドのうちの最初のメーンリセットパルス以降にだけ前記誤放電消去パルスを印加することを特徴とする，請求項６または請求項９に記載のプラズマディスプレイパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，プラズマディスプレイパネルの駆動方法及びプラズマディスプレイパネルに関する。
【背景技術】
【０００２】
プラズマディスプレイパネルは，気体放電によって生成されるプラズマを利用して文字または映像を表示する平面表示装置で，その大きさによって数十万〜数百万個以上の画素がマトリックス形態に配列されている。
【０００３】
まず，図１及び図２を参照してプラズマディスプレイパネルの構造について説明する。
【０００４】
図１はプラズマディスプレイパネルの部分斜視図であり，図２はプラズマディスプレイパネルの電極配列図である。
【０００５】
図１に示すように，プラズマディスプレイパネルは互いに対向して離れている二つのガラス基板１，６を含む。ガラス基板１上には，走査電極４と維持電極５が対をなして平行に形成されており，走査電極４と維持電極５は誘電体層２及び保護膜３で覆われている。
【０００６】
ガラス基板６上には複数のアドレス電極８が形成されており，アドレス電極８は絶縁体層７で覆われている。
【０００７】
アドレス電極８の間にある絶縁体層７上には，アドレス電極８と隔壁９が形成されている。また，絶縁体層７の表面及び隔壁９の両側面には，蛍光体１０が形成されている。
【０００８】
ガラス基板１，６は，走査電極４とアドレス電極８及び維持電極５とアドレス電極８が直交するよう，放電空間１１を隔てて対向・配置されている。
【０００９】
アドレス電極８と，走査維持電極対４，５との交差部にある放電空間１１が，放電セル１２を形成する。
【００１０】
そして，図２に示すように，プラズマディスプレイパネルの電極はｎ×ｍ（ｎ行ｍ列）のマトリックス構造を有している。
【００１１】
列方向に長いアドレス電極Ａ１〜Ａｍと，行方向に長い走査電極Ｙ１〜Ｙｎ及び維持電極Ｘ１〜Ｘｎが走査維持電極対をなして配列されている。
【００１２】
プラズマディスプレイパネルは，１フレームを複数のサブフィールドに分けて駆動され，サブフィールドの組み合わせによって階調が表現される。
【００１３】
各サブフィールドは，図３に示すようにリセット期間，アドレス期間，維持期間からなる。リセット期間は，前の維持放電によって形成された壁電荷を消去して次のアドレス放電を安定に遂行するため，壁電荷を所定状態に蓄積する役割を果たす。
【００１４】
アドレス期間は，パネルを構成する複数の放電セルを点灯セルと非点灯セルに選別して，点灯セルとしてアドレシングされたセルに壁電荷を蓄積する動作を行う期間である。維持期間は，アドレシングされたセルに実際に画像を表示するための維持放電を遂行する期間である。
【００１５】
次に，図３を参照して従来型プラズマディスプレイパネルの駆動方法について説明する。
【００１６】
図３は，従来技術によるプラズマディスプレイパネルの駆動波形図である。リセット期間は，波形組み合わせの特徴により，初めから消去期間，Ｙランプ上昇期間及びＹランプ下降期間に分けることができる。
【００１７】
消去期間は，維持電極Ｘの電圧が零ボルトからＶｅまでなだらかに上昇して停止する期間であって，この波形を消去ランプという。Ｙ電極には零ボルトを印加する。この期間に，維持電極Ｘと走査電極Ｙに形成されていた壁電荷が次第に消去される。
【００１８】
次に，Ｙランプ上昇期間には，アドレス電極Ａ及び維持電極Ｘを零ボルトに設定し，走査電極Ｙには先ずＶｓ電圧まで立ち上がった後にＶｓｅｔ電圧までなだらかに上昇するランプ波形が印加される。
【００１９】
このＹランプ波形が上昇する間，全放電セルで，アドレス電極Ａ及び維持電極Ｘと走査電極Ｙの間に各々１回目の微弱なリセット放電が起こる。
【００２０】
その結果，走査電極Ｙ（正極）の絶縁層上にマイナス壁電荷（電子）が蓄積され，同時にアドレス電極Ａ及び維持電極Ｘ（負極）の絶縁層上にはプラス壁電荷（＋イオン）が蓄積される。
【００２１】
次に，ランプ波下降期間には，維持電極ＸにＶｅ電圧を印加すると同時に，走査電極Ｙの電圧をＶｓまで立ち下げ，続いてＶｓ電圧から零ボルトまでなだらかに下降するランプ波形を印加する。
【００２２】
このランプ波形が下降する間，再び全ての放電セルにおいて，２回目の微弱なリセット放電が反対極性で起こる。その結果，走査電極Ｙのマイナス壁電荷が減少し，維持電極Ｘのプラス壁電荷も減少する。
【００２３】
このように，リセット期間が正常に動作すれば，走査電極Ｙと維持電極Ｘの壁電荷が消去されるが，不安定なリセット動作によって不安定な誤放電が起こることがある。
【００２４】
不安定な放電には，Ｙランプ上昇期間に強放電が起こった後走査電極ＹのＶｓｅｔ電圧下降の時に自己消去によって起こる放電，Ｙランプ上昇期間及びＹランプ下降期間の両期間に起こる強放電，そしてＹランプ下降期間に起こる強放電がある。これらの中で，一番目の場合には自己消去によってリセット機能が遂行される。
【００２５】
しかし，第２番目及び第３番目の場合には，Ｙランプ下降期間における強放電によって走査電極Ｙ絶縁層に（＋）壁電荷が形成され，維持電極Ｘ絶縁層に（−）壁電荷が形成される。
【００２６】
この時，走査電極Ｙと維持電極Ｘに形成される壁電荷によって形成される壁電圧ＶｗｘＹが（数式１）を満たすならば，アドレス期間のアドレス放電がなくても維持期間の中で維持放電が起こる可能性がある。
【００２７】
Ｖｗｘｙ１＋Ｖｓ＞Ｖｆ・・・（数式１）
ここで，Ｖｗｘｙ１はＹランプ下降期間での強放電によって走査電極Ｙと維持電極Ｘの間に形成される壁電圧であり，Ｖｓは維持期間の中で印加される第１維持パルスによって走査電極Ｙと維持電極Ｘの間に形成される電圧差であり，Ｖｆは走査電極Ｙと維持電極Ｘの間の放電開示電圧である。
【００２８】
このように従来の駆動方法によると，リセット期間のランプ波下降期間での強放電によって点灯するべきではない放電セルでも維持放電が起こる可能性がある。
【発明の開示】
【発明が解決しようとする課題】
【００２９】
本発明が目的とする技術的課題は，リセット期間での強放電により発生し得る誤放電を除去することである。特に，サブフィールドごとに選択的に誤放電消去機能パルスを印加して素子のストレスを減らし，入力信号のタイミングマージンを幅広く確保できることである。
【課題を解決するための手段】
【００３０】
このような課題を解決するため，本発明の一つの特徴によるプラズマディスプレイパネルの駆動方法は，第１基板上に各々並んで形成される複数の第１電極及び第２電極，そして第１及び第２電極に交差する形で，第２基板上に形成される複数の第３電極を含み，互いに隣接する第１電極，第２電極及び第３電極によって放電セルが形成され，１フレーム中の全てのサブフィールドのリセット期間に，第１電圧から第２電圧まで上昇後，下降する波形を有するメーンリセットパルスと第３電圧から第４電圧まで下降する波形を有する補助リセットパルスを選択的に印加するプラズマディスプレイパネルの駆動方法であって，１フレームの中で前記メーンリセットパルスが最初に印加されるサブフィールドにおいて，リセット期間の中で形成された電荷の中で誤放電を起こせる電荷を消去する誤放電消去段階をさらに含むことを特徴とする。
【００３１】
誤放電消去段階は，リセット期間の中で誤放電を起こす電荷が形成される場合，第１電極と第２電極の間に放電を起こす放電パルスを放電セルに印加する第１段階，そして第１段階の放電によって第１電極と第２電極に形成される電荷を消去するための消去パルスを放電セルに印加する第２段階を含む。
【００３２】
誤放電を起こす電荷は，リセット段階の中で第１電極と第２電極に各々形成される第１及び第２電荷を含み，第１及び第２電荷によって形成される電圧は，アドレス段階では選択されない放電セルを維持段階で維持放電させることができる電圧である。
【００３３】
一つの変形例によると，誤放電消去段階は，第１電極に第１電圧が第１期間の間印加される段階，そして第１期間以降において第２電極に第２電圧が第２期間の間印加される段階を含む。
【００３４】
この時，第１電圧は，第１電荷と第２電荷によって形成される電圧と共に第１電極と第２電極の間に放電を起こす範囲以内であることが好ましい。
【００３５】
そして第１期間は，第１電極と第２電極の間の放電によって第１電極と第２電極に電荷が形成される範囲以内であり，第２期間においての第２電圧は，第１期間で形成された電荷を消去できる電圧であることが好ましい。
【００３６】
第２期間の中で，第２電圧は第３電圧から第４電圧まで漸進的に変化する電圧でありうる。
【００３７】
また，第２電圧は第１期間で第１電極と第２電極の間の放電によって形成される電圧と共に第１電極と第２電極の間に放電を起こす範囲以内である場合もある。
【００３８】
この時，第２期間は，第１電極と第２電極の間の放電によって形成される電荷が，第１電極と第２電極に所定量以下に蓄積される範囲以内であることが好ましい。
【００３９】
本発明の他の特徴によるプラズマディスプレイパネルは，第１基板，第１基板上に各々並んで形成される複数の第１及び第２電極，第１基板と対向して離れている第２基板，第１及び第２電極と交差して第２基板上に形成される複数の第３電極，そして隣接する第１電極，第２電極及び第３電極によって形成される放電セルに駆動信号を供給し，１フレーム中の全てのサブフィールドのリセット期間に，第１電圧から第２電圧まで上昇後，下降する波形を有するメーンリセットパルスと，第３電圧から第４電圧まで下降する波形を有する補助リセットパルスを選択的に印加する駆動回路を含み，駆動回路は，１フレームでメーンリセットパルスが最初に印加されるサブフィールドにおいて，リセット期間とアドレス期間の間に，第１電極に第１電圧を，また第２電極に第２電圧を各々印加して，第１電圧と第２電圧によってリセット期間の中で形成される電荷の中で，誤放電を起こす電荷が消去されることを特徴とする。
【発明の効果】
【００４０】
本発明によると，不安定なリセット動作によってリセット期間において強放電が起きることで，走査電極と維持電極に多量の電荷が形成される場合，この電荷を消去できる。したがって，選択しない放電セルで維持放電が起こることを防止できる。
【００４１】
特に，選択的リセット駆動時に，誤放電除去パルスを選択的に印加によって，ロジック入力信号タイミングマージンを確保できる。つまり，ＭＥＦ波形を削除した分，ロジック信号のタイミングマージンが広くなり，これによって維持放電パルスを追加してピーク輝度を上昇させることができる。
【００４２】
また，ＭＥＦ波形の出力回数を減らすことができてＭＥＦ出力用スイッチのストレスが減少する。
【発明を実施するための最良の形態】
【００４３】
以下に添付図面を参照しながら，本発明の好適な実施形態について，本発明の属する技術分野における通常の知識を有する者が容易に実施できるよう，詳細に説明する。なお，本発明は多様かつ相異な形態で実現できることから，以下で説明する実施形態に限定されない。図面では本発明を明確に説明するため，説明と関係ない部分は省略した。明細書全体を通じて類似する部分については，同一図面符号を付けた。
【００４４】
（第１の実施形態）
図４は，本発明の第１の実施形態によるプラズマディスプレイパネルの駆動波形図である。図５Ａ〜図５Ｄは，図４の駆動波形による壁電荷分布図である。図６Ａ〜図６Ｃは，図４の駆動波形でランプ波下降期間中，強放電が起こる場合の壁電荷分布図である。図７は，図４に示す駆動波形の変形例である。なお，プラズマディスプレイパネルの構造については，上述の図１及び図２を参照して説明した構造のものを用いる。
【００４５】
図４に示すように，本発明の第１の実施形態による駆動波形はリセット期間１０，誤放電消去期間２０，アドレス期間３０及び維持期間４０を含む。
【００４６】
リセット期間１０は，消去期間１１，Ｙランプ上昇期間１２及びＹランプ下降期間１３から構成される。
【００４７】
リセット期間１０の消去期間１１は，直前サブフィールドの維持期間４０で維持放電により形成された電荷を消去する期間である。
【００４８】
ランプ波上昇期間１２は，走査電極Ｙ，維持電極Ｘ及びアドレス電極Ａに壁電荷を形成する期間であり，Ｙランプ下降期間１３は，Ｙランプ上昇期間１２の中で形成された壁電荷を一部消去することによってアドレス放電を容易にする期間である。
【００４９】
誤放電消去期間２０は，Ｙランプ下降期間１３における不安定な強放電によって形成された走査電極Ｙ及び維持電極Ｘの壁電荷を除去する期間である。
【００５０】
アドレス期間３０は，複数の放電セルの中から，維持期間中に維持放電を起し育てる放電セルを選択する期間である。
【００５１】
維持期間４０は，走査電極Ｙと維持電極Ｘに順次に維持パルスを印加し，アドレス期間３０において選択された放電セルを維持放電させる期間である。
【００５２】
そして，プラズマディスプレイパネルは，各期間１０，２０，３０，４０において，走査電極Ｙ及び維持電極Ｘに駆動電圧を印加する走査／維持駆動回路，そしてアドレス電極Ａに駆動電圧を印加するアドレス駆動回路を含む。
【００５３】
図５Ａ〜図５Ｄを参照して，本発明の第１の実施形態による駆動波形によって正常リセット動作が起こる場合について詳しく説明する。
【００５４】
サブフィールドの維持期間４０では，走査電極Ｙと維持電極Ｘの間の維持放電によって走査電極Ｙの絶縁層上には（−）壁電荷が積まれ，維持電極Ｘの絶縁層上には（＋）壁電荷が積まれる。
【００５５】
消去期間１１では，走査電極Ｙを基準電圧（図では零ボルト）に維持した状態で，維持電極Ｘに基準電圧からＶｅ電圧までなだらかに上昇するＸランプ波形が印加される。
【００５６】
本発明の第１の実施形態では，基準電圧を零ボルトと仮定する。そうすると，維持電極Ｘと走査電極Ｙに形成された壁電荷がしだいに消去される。
【００５７】
次に，Ｙランプ上昇期間１２では，維持電極Ｘを基準電圧に維持した状態で走査電極ＹにＶｓ電圧からＶｓｅｔ電圧までなだらかに上昇するＹランプ波形を印加する。
【００５８】
この時，Ｖｓ電圧は走査電極Ｙと維持電極Ｘの間の放電開始電圧Ｖｆより低い電圧であり，Ｖｓｅｔ電圧は放電開始電圧Ｖｆより高い電圧である。
【００５９】
Ｙランプ波形がＶｓからＶｓｅｔまで上昇する間，走査電極Ｙからアドレス電極Ａ及び維持電極Ｘに各々微弱なリセット放電が起こる。
【００６０】
その結果，図５Ａに示す走査電極Ｙに（−）壁電荷が蓄積され，同時にアドレス電極Ａ及び維持電極Ｘには（＋）壁電荷が蓄積される。
【００６１】
Ｙランプ下降期間１３では，維持電極ＸをＶｅ電圧に維持した状態で，走査電極ＹにＶｓ電圧から基準電圧までなだらかに下降するランプ波形が印加される。
【００６２】
このランプ波形が下降する間，再び全ての放電セルでは微弱なリセット放電が起こる。
【００６３】
その結果，図５Ｂに示すように，走査電極Ｙの（−）壁電荷が減少し，維持電極Ｘの（＋）壁電荷も減少する。
【００６４】
また，アドレス電極Ａの（＋）壁電荷は，アドレス動作をするのに適正な値に調整される。
【００６５】
誤放電消去期間２０では，まず維持電極Ｘを基準電圧に維持した状態で，走査電極ＹにＶｓ電圧を有する矩形パルスが印加される。
【００６６】
この時，Ｙランプ下降期間１３において正常に電荷が消去されていると，走査電極Ｙと維持電極Ｘの間に形成される壁電圧は，走査電極Ｙを基準に負電圧（−）Ｖｗｘｙ２になる。
【００６７】
それによって，走査電極Ｙと維持電極Ｘの間の電圧は，Ｖｓ−Ｖｗｘｙ２になり，放電開始電圧Ｖｆを超えなくなるので放電が起こらない。
【００６８】
したがって，図５Ｃに示すように，放電セルでの壁電荷分布は，図５Ｂと同一状態を維持する。
【００６９】
次に，誤放電消去期間２０では，走査電極Ｙを基準電圧に維持した状態で，維持電極Ｘに基準電圧からＶｅ電圧までなだらかに上昇する消去ランプ波形が印加される。
【００７０】
走査電極Ｙと維持電極Ｘでの電荷分布は，前の期間と同一状態であり，この消去ランプ波形によっても放電が起こらないので，図５Ｄに示すように壁電荷は図５Ｂと同一状態を維持する。
【００７１】
アドレス期間３０では，放電セルを選択するため，走査電極Ｙに走査パルスが順次に印加され，走査パルスが印加された走査電極Ｙと交差するアドレス電極Ａの中で，選択するアドレス電極Ａにアドレスパルスが印加される。
【００７２】
そうすると，走査パルスとアドレスパルスによって形成される電位差が生じることで走査電極Ｙとアドレス電極Ａの間に放電が起こる。
【００７３】
そして，走査電極Ｙとアドレス電極Ａの間の放電が始まり，走査電極Ｙと維持電極Ｘの間に放電が起こるため，走査電極Ｙと維持電極Ｘに壁電荷が形成される。
【００７４】
維持期間４０では，走査電極Ｙと維持電極Ｘに順次に維持パルスが印加される。
【００７５】
維持パルスは，走査電極Ｙと維持電極Ｘの電圧差を交互にＶｓ電圧又は−Ｖｓ電圧にさせるパルスである。
【００７６】
Ｖｓ電圧は，走査電極Ｙと維持電極Ｘの間の放電開始電圧より低い電圧である。
【００７７】
アドレス期間３０で，アドレス放電によって走査電極Ｙと維持電極Ｘの間に壁電圧Ｖｗｘｙ３が形成されると，壁電圧Ｖｗｘｙ３とＶｓ電圧によって走査電極Ｙと維持電極Ｘで放電が起こる。
【００７８】
次に，図６Ａ〜図６Ｃを参照して本発明の第１の実施形態による駆動波形の中で，ランプ波下降期間１３で強放電が起こる場合について詳しく説明する。
【００７９】
不安定なリセット動作によってＹランプ波下降期間１３で強放電が起こると，図６Ａに示すように，負電極になる走査電極Ｙの絶縁層上には（＋）電荷が積まれ，正電極になる維持電極の絶縁層上には（−）電荷が積まれる。
【００８０】
この時，走査電極Ｙと維持電極Ｘに集まった壁電荷により形成される壁電圧Ｖｗｘｙ１は（数式１）を満たす。
Ｖｗｘｙ１＋Ｖｓ＞Ｖｆ・・・（数式１）
ここで，Ｖｗｘｙ１はＹランプ下降期間での強放電によって走査電極Ｙと維持電極Ｘの間に形成される壁電圧であり，Ｖｓは維持期間の中で印加される第１維持パルスによって走査電極Ｙと維持電極Ｘの間に形成される電圧差であり，Ｖｆは走査電極Ｙと維持電極Ｘの間の放電開示電圧である。
【００８１】
誤放電消去期間２０で，走査電極ＹにＶｓ電圧が印加されて維持電極Ｘに基準電圧が印加されると，走査電極Ｙと維持電極Ｘの間の壁電圧Ｖｗｘｙ１とＶｓ電圧によって走査電極Ｙと維持電極Ｘの間の電圧（Ｖｗｘｙ１＋Ｖｓ）は放電開示電圧Ｖｆを越えるようになる。
【００８２】
したがって，走査電極Ｙと維持電極Ｘの間に放電が起きて，図６Ｂに示すように走査電極Ｙに多量の（−）電荷が積まれ，維持電極Ｘには多量の（＋）電荷が積まれる。
【００８３】
次に，誤放電消去期間２０の後半においては，維持電極Ｘに基準電圧からＶｅ電圧までなだらかに上昇する消去ランプ波形が印加されて消去動作が起こる。このランプ波形によって図６Ｃに示すように，走査電極Ｙと維持電極Ｘに形成されている壁電荷が消去されて，走査電極Ｙと維持電極Ｘの間の壁電圧が低くなる。
【００８４】
その結果，走査電極Ｙと維持電極Ｘの間の壁電圧と維持期間３０で印加されるＶｓ電圧の合計が，放電開始電圧より低くなる。したがって，アドレス期間３０でアドレス放電がない場合，維持期間４０では放電が起こらない。
【００８５】
そして，本発明の第１の実施形態において，駆動回路を簡単にするため，誤放電消去期間２０で，走査電極ＹにＶｓ電圧を印加して，維持電極ＸにＶｅ電圧を印加した。
【００８６】
これとは異なり，誤放電消去期間２０での放電条件を満たすならば，走査電極Ｙと維持電極Ｘに印加される電圧を他の電圧を使用することもできる。
【００８７】
また，本発明の第１の実施形態において，基準電圧を零ボルトと仮定して説明したが，基準電圧を−Ｖｓ／２電圧とすることもできる。
【００８８】
図７を見ると，各期間１０，２０，３０，４０において，走査電極Ｙ及び維持電極Ｘに印加される各種駆動電圧が全てＶｓ／２電圧だけ低くなっている。
【００８９】
このようにすると，駆動回路に用いられる電圧レベルが低くなり，低い耐圧素子を駆動回路で用いることができるようになる。
【００９０】
これとは異なって各期間１０，２０，３０，４０で用いられる電圧を異なる値に調整することもできる。
【００９１】
また，本発明の第１の実施形態では，消去期間１１で維持電極Ｘに消去ランプ波形を印加したが，これとは異なって走査電極Ｙに消去ランプ波形を印加することもできる。
【００９２】
そして本発明の第１の実施形態では，リセット期間１０において走査電極ＹにＹランプ上昇電圧とＹランプ下降電圧を印加した。
【００９３】
その他に，正常リセット動作によって図５Ｂのような壁電荷分布が形成され，非正常リセット動作によって図６Ａのような壁電荷分布が形成されるような異なるリセット電圧を使用することもできる。
【００９４】
前記の変形例は，後記する実施形態にも適用できる。
【００９５】
本発明の第１の実施形態では，誤放電消去期間２０で放電電圧と消去ランプ波形を使用したが，これとは異なる波形を使用することもできる。以下では誤放電消去期間２０において，本発明の第１の実施形態と異なる波形を使用する第２の実施形態について図８を参照に説明する。
（第２の実施形態）
【００９６】
図８は，本発明の第２の実施形態によるプラズマディスプレイパネルの駆動波形図である。
【００９７】
図８によると，本発明の第２の実施形態による駆動波形では第１の実施形態とは違い，誤放電消去期間２０で維持電極Ｘに矩形パルスが印加されて走査電極Ｙにランプ波形が印加される。
【００９８】
より詳しく説明すれば，誤放電消去期間２０の前半に，走査電極ＹをＶｓ電圧に維持した状態で，維持電極Ｘに基準電圧を有する矩形パルスを印加する。
【００９９】
そうすると，走査電極Ｙと維持電極Ｘの電圧差は，第１の実施形態と同じＶｓ電圧を維持するので，Ｙランプ下降期間１３で強放電がおこる場合には走査電極Ｙと維持電極Ｘの間に放電が起こる。
【０１００】
誤放電消去期間２０の後半には，維持電極ＸをＶｅ電圧に維持した状態で走査電極ＹにＶｓ電圧から基準電圧まで下降するランプ波形を印加する。ランプ波形によって誤放電消去期間２０の前半に走査電極Ｙと維持電極Ｘの放電によって形成された電荷が除去できる。そして，ランプ波形の代りにラウンド波形を用いることもできる。
【０１０１】
しかし，このような第１の実施形態または第２の実施形態による誤放電除去パルス波形をプラズマディスプレイパネルの高コントラスト比を達成するため適用する選択的ランプリセット方法では多少異なった適用が可能である。つまり，選択的ランプリセット駆動の場合には，選択的に誤放電除去パルスを印加することができる。
【０１０２】
即ち，選択的ランプリセット方法では，１フレーム中の全てのサブフィールドに全てライジングランプリセットパルス（以下，メーンリセット）が印加されることではなく部分的に補助リセットパルスが印加される。
【０１０３】
このような選択的ランプリセットに選択的に誤放電除去パルス波形を印加する例を，第３〜第５の実施形態で説明する。
（第３の実施形態）
【０１０４】
図９は本発明の第３の実施形態によるプラズマディスプレイパネルの駆動波形図である。
【０１０５】
図９を参照すると，誤放電除去パルス波形で第２の実施形態による波形を示したが，このような誤放電除去パルス波形は，第１の実施形態による波形，ラウンド波形，または他の波形に変えることができる。
【０１０６】
図９のように，本発明の第３の実施形態による駆動方法は，第１のサブフィールドには，誤放電除去パルス波形（以下，ＭＥＦ波形が適用されているが，第２と第３サブフィールドにはＭＥＦ波形が除去されていることが分かる。
【０１０７】
ライジングランプパルスがサブフィールドごとに出力される場合には，パネル前面が十分な量の壁電荷によりリセットされて，パネルの均一性が良好な状態を維持し続けるため，ＭＥＦ波形を最初のサブフィールドにだけ適用しても誤放電を防止できる。
このような第３の実施形態の場合，ＭＥＦ波形を最小限に適用することができて，タイミングマージンを広くすると同時にＭＥＦ出力用スイッチのストレスを半分以下に減らすことができる。
（第４の実施形態）
【０１０８】
図１０は，本発明の第４の実施形態によるプラズマディスプレイパネルの駆動波形図である。
【０１０９】
図１０を参照すると，図９と同様に誤放電除去パルス波形で第２の実施形態による波形を図示したが，このような誤放電除去パルス波形は，第１の実施形態に示した波形またはラウンド波形，他の波形に変えて適用できて，これらの波形は第５の実施形態にも適用される。
【０１１０】
図１０のように，選択的ランプリセット波形を印加すると，１ｓｔ，２ｎｄ，３ｒｄサブフィールドと６ｔｈサブフィールドは，メーンリセット機能を遂行しており，４ｔｈと５ｔｈサブフィールドは，補助リセット機能のみを遂行している。
【０１１１】
ここで，メーンリセットが遂行されるサブフィールドでの壁電荷均一度は，補助リセットのみを遂行するサブフィールドでの壁電荷均一度より良好な状態を示すため，壁電荷均一度が高い２ｎｄ，３ｒｄサブフィールドにおいてはＭＥＦ波形を印加しなくても誤放電の発生するような状況が生じない。
【０１１２】
ここでは，サブフィールド数が６個の例をあげたが，これらは様々な変形が可能で，それに基づいてメーンリセットや補助リセットの位置が変わることもあり，このような変形は第５の実施形態にも同様に適用できる。
（第５の実施形態）
【０１１３】
図１１は，本発明の第５の実施形態によるプラズマディスプレイパネルの駆動波形図である。
【０１１４】
図１１を参照すると，メーンリセットを遂行する２ｎｄ，３ｒｄサブフィールドには，ＭＥＦ波形を印加しないで，補助リセットを遂行する４ｔｈ，５ｔｈサブフィールド以降の６ｔｈサブフィールドにはＭＥＦ波形を印加している。
【０１１５】
これは補助リセットだけを遂行するサブフィールドにおいては，パネルの壁電荷均一度が悪くなるため，補助リセットサブフィールド以降のメーンリセットサブフィールドにＭＥＦ波形を印加すると，第４の実施形態より少ないＭＥＦ波形を印加することになるので，よりよいロジック入力信号タイミングのマージンを確保できる。
【０１１６】
以上で本発明の好ましい実施形態について詳細に説明したが，本発明の権利範囲はこれらに限定されることはなく，本発明の請求範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態も本発明の権利範囲に属するものとする。
【産業上の利用可能性】
【０１１７】
本発明は，プラズマディスプレイパネルの駆動方法及びプラズマディスプレイパネルに利用可能である。
【図面の簡単な説明】
【０１１８】
【図１】プラズマディスプレイパネルの一部を概略的に示す斜視図である。
【図２】プラズマディスプレイパネルの電極配列を示す説明図である。
【図３】従来技術によるプラズマディスプレイパネルの駆動波形を示す説明図である。
【図４】本発明の第１の実施形態によるプラズマディスプレイパネルの駆動波形を示す説明図である。
【図５Ａ】図４の駆動波形による壁電荷分布を示す説明図である。
【図５Ｂ】図４の駆動波形による壁電荷分布を示す説明図である。
【図５Ｃ】図４の駆動波形による壁電荷分布を示す説明図である。
【図５Ｄ】図４の駆動波形による壁電荷分布を示す説明図である。
【図６Ａ】図４の駆動波形で不安定なリセット動作が起こった場合の壁電荷分布を示す説明図である。
【図６Ｂ】図４の駆動波形で不安定なリセット動作が起こった場合の壁電荷分布を示す説明図である。
【図６Ｃ】図４の駆動波形で不安定なリセット動作が起こった場合の壁電荷分布を示す説明図である。
【図７】図４に示した駆動波形の変形例を示す説明図である。
【図８】本発明の第２の実施形態によるプラズマディスプレイパネルの駆動波形を示す説明図である。
【図９】本発明の第３の実施形態によるプラズマディスプレイパネルの駆動波形を示す説明図である。
【図１０】本発明の第４の実施形態によるプラズマディスプレイパネルの駆動波形を示す説明図である。
【図１１】本発明の第５の実施形態によるプラズマディスプレイパネルの駆動波形を示す説明図である。
【符号の説明】
【０１１９】
１  ガラス基板
２  誘電体層
３  保護膜
４  走査電極
５  維持電極
６  ガラス基板
７  絶縁体層
８  アドレス電極
１０  蛍光体
１１  放電空間
１２  放電セル
Ｘ１−Ｘｎ  維持電極
Ｙ１−Ｙｎ  走査電極
Ａ１−Ａｍ  アドレス電極
１０  リセット期間
１１  消去期間
１２  Ｙランプ上昇期間
１３  Ｙランプ下降期間
２０  誤放電消去期間
３０  アドレス期間
４０  維持期間
Ｘ  維持電極
Ｙ  走査電極
Ａ  アドレス電極
【図１】
2005301259.tif 000003
【図２】
2005301259.tif 000004
【図３】
2005301259.tif 000005
【図４】
2005301259.tif 000006
【図５Ａ】
2005301259.tif 000007
【図５Ｂ】
2005301259.tif 000008
【図５Ｃ】
2005301259.tif 000009
【図５Ｄ】
2005301259.tif 000010
【図６Ａ】
2005301259.tif 000011
【図６Ｂ】
2005301259.tif 000012
【図６Ｃ】
2005301259.tif 000013
【図７】
2005301259.tif 000014
【図８】
2005301259.tif 000015
【図９】
2005301259.tif 000016
【図１０】
2005301259.tif 000017
【図１１】
2005301259.tif 000018