(57)【要約】【課題】  基板縁に沿って複数のＩＣがＣＯＧ実装した場合でも、基板縁に接続する可撓性基板の基板縁に沿う方向における幅寸法を圧縮可能な電気光学装置、およびこの電気光学装置を備えた電子機器を提供すること。【解決手段】  素子基板１０の基板縁１１に沿って第１のＩＣ実装領域４０、および第２のＩＣ実装領域６０が配列され、第１のＩＣ実装領域４０の入力パッド４２から基板接続領域７０に向かって第１の配線パターン３１が直線的に延びている。第２のＩＣ実装領域５０の入力パッド５２から延びた第２の配線パターン３２は、第１のＩＣ実装領域４０に向けて延び、そこで直角に折れ曲がった後、そこから第１のＩＣ実装領域４０のダミーパッド４３の間を通って基板接続領域７０に向けて直線的に延びている。【選択図】    図３
2005099302.tif 000002
【特許請求の範囲】
【請求項１】
電気光学物質を保持する電気光学装置用基板の基板縁に沿って、第１のＩＣが実装される第１のＩＣ実装領域、および第２のＩＣが実装される第２のＩＣ実装領域が形成され、当該電気光学装置用基板における前記第１のＩＣ実装領域、および前記第２のＩＣ実装領域より前記基板縁の側には、可撓性基板が接続された基板接続領域が形成された電気光学装置において、
前記電気光学装置用基板には、前記第１のＩＣ実装領域から前記基板接続領域まで延びた第１の配線パターンと、前記第２のＩＣ実装領域から前記第１のＩＣ実装領域に形成されている第１のパッドの間を通って前記基板接続領域まで延びた第２の配線パターンとが形成されていることを特徴とする電気光学装置。
【請求項２】
請求項１において、前記第１の配線パターンは、前記第１のＩＣ実装領域から前記基板接続領域に向けて略直線的に延び、前記第２の配線パターンは、前記第１のパッドの間から前記基板接続領域に向けて略直線的に延びていることを特徴とする電気光学装置。
【請求項３】
請求項１または２において、前記第１の配線が形成されている領域と、前記第２の配線の配線が形成されている領域とは、前記電気光学装置用基板の前記基板縁に沿う方向で隣接していることを特徴とする電気光学装置。
【請求項４】
請求項１ないし３のいずれかにおいて、前記第１のＩＣ実装領域は、前記電気光学装置用基板の前記基板縁に沿う方向における略中央領域に形成され、
前記第２のＩＣ実装領域は、前記電気光学装置用基板の前記基板縁に沿う方向における前記第１のＩＣ実装領域の両側領域の各々に形成されていることを特徴とする電気光学装置。
【請求項５】
請求項１ないし３のいずれかにおいて、前記第１のＩＣ実装領域、および前記第２のＩＣ実装領域は、前記電気光学装置用基板の前記基板縁に沿う方向に１つずつ形成されていることを特徴とする電気光学装置。
【請求項６】
請求項１ないし５のいずれかにおいて、前記基板接続領域の前記基板縁に沿う方向における幅寸法は、前記第１のＩＣ実装領域および前記第２のＩＣ実装領域を含む領域の前記基板縁に沿う方向における幅寸法より短いことを特徴とする電気光学装置。
【請求項７】
請求項６において、前記基板接続領域の前記基板縁に沿う方向における幅寸法は、前記第１のＩＣ実装領域の前記基板縁に沿う方向における幅寸法と同等、あるいは当該幅寸法より狭いことを特徴とする電気光学装置。
【請求項８】
請求項１ないし７のいずれかにおいて、前記第２の配線パターンは、前記第１のパッドの１つの間につき１本が通っていることを特徴とする電気光学装置。
【請求項９】
請求項１ないし８のいずれかにおいて、前記第２の配線パターンは、前記第１のパッドのうち、前記可撓性基板からの信号、電源電位、あるいはグランド電位の印加が行われないダミーパッドの間を通って前記基板接続領域に延びていることを特徴とする電気光学装置。
【請求項１０】
請求項１ないし９のいずれかにおいて、前記第１のパッドには、前記第２のＩＣ実装領域に形成されている第２のパッドと第３の配線パターンで接続されたパッドが含まれ、
当該パッドは、前記第１のＩＣ実装領域のうち、前記第２のＩＣ実装領域側に位置する端部に配置され、かつ、前記可撓性基板からの信号、電源電位、あるいはグランド電位の印加が直接、行われないことを特徴とする電気光学装置。
【請求項１１】
請求項１ないし１０のいずれかにおいて、前記第１のパッドには、前記第１のＩＣの検査用バンプが接続されたパッドが含まれ、
当該パッドは、前記第１のＩＣ実装領域のうち、前記第２の配線パターンが間を通る前記第１のパッドが形成されている領域より端部に配置されていることを特徴とする電気光学装置。
【請求項１２】
請求項１ないし１１のいずれかにおいて、前記電気光学装置用基板は、該電気光学装置用基板と対向配置された別の基板との間に前記電気光学物質としての液晶を保持していることを特徴とする電気光学装置。
【請求項１３】
請求項１ないし１１のいずれかにおいて、前記電気光学装置用基板は、エレクトロルミネッセンス素子を構成する有機エレクトロルミネッセンス材料を保持していることを特徴とする電気光学装置。
【請求項１４】
請求項１ないし１３のいずれかに規定する電気光学装置を有することを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板上にＩＣがＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）実装された電気光学装置、およびこの電気光学装置を備えた電子機器に関するものである。
【背景技術】
【０００２】
アクティブマトリクス型液晶装置や、有機エレクトロルミネッセンス表示装置などの電気光学装置では、例えば、図６に示すように、電気光学装置用基板の基板縁１１に沿って第１のＩＣ実装領域４０、および第２のＩＣ実装領域５０、６０が配列されており、これらのＩＣ実装領域４０、５０、６０に対して、第１のＩＣ４、および第２のＩＣ５、６が各々実装されている。ここで、第１のＩＣ実装領域４０、および第２のＩＣ実装領域５０、６０に形成されているパッドからは、多数の配線パターンが基板縁１１に向かって直線的に延びており、これらの配線パターンの端部によって、可撓性基板７が実装される基板接続領域７０には、多数の基板接続用端子が形成されている。ここで、可撓性基板７の基板縁１１に沿う方向における幅寸法Ｗ７は、第１のＩＣ実装領域４０、および第２のＩＣ実装領域５０、６０を含む領域の基板縁１１に沿う方向における幅寸法Ｗ５６と略等しく、図６に示す例では、電気光学装置用基板の幅寸法と略等しい。
【０００３】
しかしながら、図６に示す電気光学装置を用いて携帯電話機などの電子機器に構成する際、基板縁１１付近にコネクタ８１やスピーカ８２などを配置しようとすると可撓性基板７が邪魔になるなどの問題点がある。
【０００４】
そこで、可撓性基板７（基板接続領域）の幅寸法Ｗ７を狭めたいという要求がある。かかる要求に対応するための技術として、例えば、第２のＩＣ５、６が実装されるパッドと第１のＩＣ４が実装されるパッドとを配線パターンで接続することにより、基板接続領域に形成する基板接続用端子の一部を共用し、基板接続用端子の数を減らすことが提案されている（例えば、特許文献１参照）。
【特許文献１】実用新案登録第２５７２１３４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記特許文献に記載の技術は、第１のＩＣ４と第２のＩＣ５、６で基板接続用端子を共有するため、第１のＩＣ４と第２のＩＣ５、６で電源電圧が相違する場合には採用できないなどといったＩＣ設計面での制約がある。
【０００６】
以上の問題点に鑑みて、本発明の課題は、基板縁に沿って複数のＩＣをＣＯＧ実装した場合でも、基板縁に接続する可撓性基板の幅寸法を圧縮可能な電気光学装置、およびこの電気光学装置を備えた電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明では、電気光学物質を保持する電気光学装置用基板の基板縁に沿って、第１のＩＣが実装される第１のＩＣ実装領域、および第２のＩＣが実装される第２のＩＣ実装領域が形成され、当該電気光学装置用基板における前記第１のＩＣ実装領域、および前記第２のＩＣ実装領域より前記基板縁の側には、可撓性基板が接続された基板接続領域が形成された電気光学装置において、前記電気光学装置用基板には、前記第１のＩＣ実装領域から前記基板接続領域まで延びた第１の配線パターンと、前記第２のＩＣ実装領域から前記第１のＩＣ実装領域に形成されている第１のパッドの間を通って前記基板接続領域まで延びた第２の配線パターンとが形成されていることを特徴とする。
【０００８】
本発明において、前記第１の配線パターンは、例えば、前記第１のＩＣ実装領域から前記基板接続領域に向けて略直線的に延び、前記第２の配線パターンは、前記第１のパッドの間から前記基板接続領域に向けて略直線的に延びている。
【０００９】
本発明において、前記第１の配線が形成されている領域と、前記第２の配線の配線が形成されている領域とは、前記電気光学装置用基板の前記基板縁に沿う方向で隣接していることが好ましい。このように構成すると、可撓性基板から第１のＩＣに対して信号、電源電位、あるいはグランド電位の印加を行うための基板接続用端子、および可撓性基板から第２のＩＣに対して信号、電源電位、あるいはグランド電位の印加を行うための基板接続用端子を効果的に集中させることができるので、基板接続領域の基板縁に沿う方向における幅寸法をより短くできる。
【００１０】
本発明は、前記第２のＩＣ実装領域は、前記第１のＩＣ実装領域の両側領域のうちの一方側のみに配置することができる他、前記第１のＩＣ実装領域の両側領域の各々に配置してもよい。この場合、前記第１のＩＣ実装領域は、例えば、前記電気光学装置用基板の前記基板縁に沿う方向における略中央領域に形成され、前記第２のＩＣ実装領域は、前記電気光学装置用基板の前記基板縁に沿う方向における前記第１のＩＣ実装領域の両側領域の各々に形成される。
【００１１】
本発明において、前記基板接続領域の前記基板縁に沿う方向における幅寸法は、前記第１のＩＣ実装領域および前記第２のＩＣ実装領域を含む領域の前記基板縁に沿う方向における幅寸法より短いことが好ましい。
【００１２】
本発明において、前記基板接続領域の前記基板縁に沿う方向における幅寸法は、前記第１のＩＣ実装領域の前記基板縁に沿う方向における幅寸法と同等、あるいは当該幅寸法より狭いことが好ましい。
【００１３】
本発明において、前記第２の配線パターンは、前記第１のパッドの１つの間につき１本が通っていることが好ましい。このように構成すると、第１のパッドの間隔が局部的に広い領域が形成されないので、第１のＩＣの実装時の安定性が低下しない。
【００１４】
本発明において、前記第２の配線パターンは、前記第１のパッドのうち、前記可撓性基板からの信号、電源電位、あるいはグランド電位の印加が行われないダミーパッドの間を通って前記基板接続領域に延びていることが好ましい。このように構成すると、ダミーパッドと第２の配線パターンとの短絡が問題とならない。
【００１５】
本発明において、前記第１のパッドには、前記第２のＩＣ実装領域に形成されている第２のパッドと第３の配線パターンで接続されたパッドが含まれ、当該パッドは、前記第１のＩＣ実装領域のうち、前記第２のＩＣ実装領域側に位置する端部に配置され、かつ、前記可撓性基板からの信号、電源電位、あるいはグランド電位の印加が直接、行われないことが好ましい。このように構成すると、第３の配線パターンを容易に引き回すことができる。また、このようなバンプに対しては、基板接続用端子が不要であるため、このようなパッドを端部側に形成しておけば、その分、基板接続用端子の形成領域を狭めることができる。
【００１６】
本発明において、前記第１のパッドには、前記第１のＩＣの検査用バンプが接続されたパッドが含まれ、当該パッドは、前記第１のＩＣ実装領域のうち、前記第２の配線パターンが間を通る前記第１のパッドが形成されている領域より端部に配置されていることが好ましい。検査用バンブにが接続されるパッドには基板接続用端子が不要であるため、このようなパッドを端部側に形成しておけば、その分、基板接続用端子の形成領域を狭めることができる。
【００１７】
本発明において、前記電気光学装置用基板は、液晶装置に用いることができる。この場合、前記電気光学装置用基板は、該電気光学装置用基板と対向配置された別の基板との間に前記電気光学物質としての液晶を保持する。
【００１８】
本発明において、前記電気光学装置用基板は、エレクトロルミネッセンス表示装置に用いることができる。この場合、前記電気光学装置用基板は、エレクトロルミネッセンス素子を構成する有機エレクトロルミネッセンス材料を保持する。
【００１９】
本発明に係る電気光学装置は、携帯電話機やモバイルコンピュータなどといった電子機器に用いられる。
【発明の効果】
【００２０】
本発明では、電気光学装置用基板の同一の基板縁に沿って、第１のＩＣ実装領域および第２のＩＣ実装領域が形成され、かつ、これらのＩＣ実装領域より基板縁の側に可撓性基板が接続されている。また、第１のＩＣ実装領域から基板接続領域に向かって第１の配線パターンが延びているが、第２のＩＣ実装領域から基板接続領域に延びる第２の配線パターンは、第１のＩＣ実装領域に形成されている第１のパッドの間を通って延びている。このため、可撓性基板から第１のＩＣに対して信号、電源電位、あるいはグランド電位の印加を行うための基板接続用端子、および可撓性基板から第２のＩＣに対して信号、電源電位、あるいはグランド電位の印加を行うための基板接続用端子を集中して配置できるので、基板接続領域の基板縁に沿う方向における幅寸法を短くできる。従って、可撓性基板の基板縁に沿う方向における幅寸法を電気光学装置用基板の幅寸法よりかなり短くできるので、電気光学装置を用いて携帯電話機などの電子機器に構成する際、基板縁付近にコネクタやスピーカなどを無理なく配置することができる。また、本発明では、第１のＩＣと第２のＩＣが基板接続用端子を共用する必要がないので、第１のＩＣと第２のＩＣの電源電圧が相違している場合にも適用することができる。
【発明を実施するための最良の形態】
【００２１】
以下、図面を参照して本発明の実施の形態を説明する。なお、以下に説明する実施の形態に係る電気光学装置の基本的な構成は、図６を参照して説明したものと同様であるため、共通する機能を有する部分には同一の符号を付して説明する。
【００２２】
（電気光学装置の全体構成）
図１は、電気光学装置の電気的構成を示すブロック図である。図２（Ａ）、（Ｂ）は、本発明を適用した電気光学装置を素子基板の側からみた概略斜視図、および対向基板の側からみた概略斜視図である。
【００２３】
図１に示す電気光学装置１ａは、画素スイッチング素子としてＴＦＤ（Ｔｈｉｎ  Ｆｉｌｍ  Ｄｉｏｄｅ）を用いたアクティブマトリクス型液晶装置であり、複数の走査線５１ａが行方向に形成され、複数のデータ線５２ａが列方向に形成されている。走査線５１ａとデータ線５２ａとの各交差点に対応する位置には画素５３ａが形成され、この画素５３ａでは、液晶層５４ａと、画素スイッチング用のＴＦＤ素子５６ａ（非線形素子）とが直列に接続されている。各走査線５１ａは走査線駆動回路５７ａによって駆動され、各データ線５２ａはデータ線駆動回路５８ａによって駆動される。
【００２４】
このような電気光学装置１ａを構成するにあたっては、図２（Ａ）、（Ｂ）に示すように、素子基板１０（電気光学装置用基板）と対向基板２０とをシール材３０によって貼り合わせるとともに、両基板とシール材３０とによって囲まれた領域内に、電気光学物質としての液晶を封入する。シール材３０は、対向基板２０の縁辺に沿って略長方形の枠状に形成されるが、液晶を封入するために一部が開口している。このため、液晶の封入後にその開口部分が封止材３１によって封止される。
【００２５】
実際には、素子基板１０および対向基板２０の外側の表面に、入射光を偏光させるための偏光板や、干渉色を補償するための位相差板などが適宜、貼着されるが、本発明とは直接の関係がないため、その図示および説明を省略する。
【００２６】
素子基板１０および対向基板２０は、ガラスや石英、プラスチックなどの光透過性を有する板状部材である。このうち、素子基板１０の内側（液晶側）表面には、上述した複数のデータ線５２ａ、画素スイッチング用のＴＦＤ素子（図示せず）、および画素電極（図示せず）などが形成される一方、対向基板２０の内側の面上には複数の走査線５１ａが形成されている。また、素子基板１０は、シール材３０の外周縁から一方の側に張り出した張り出し領域１０ａを有しており、この張り出し領域１０ａに向けて、データ線５２ａおよび走査線５１ａに接続する配線パターンが延びている。
【００２７】
本形態において、前記のシール材３０には導電性を有する多数の導通粒子が分散されており、この導通粒子は、例えば金属のメッキが施されたプラスチックの粒子や、導電性を有する樹脂の粒子であり、素子基板１０および対向基板２０の各々に形成された配線パターン同士を導通させる機能と、両基板の間隙（セルギャップ）を一定に保つスペーサとしての機能とを兼ね備える。このため、本形態では、データ線５２ａに対して画像信号を出力する第１のＩＣ４、および走査線５１ａに走査信号を出力する２つの第２のＩＣ５、６が素子基板１０の張り出し領域１０ａに対してＣＯＧ実装され、かつ、この素子基板１０の張り出し領域１０ａに対して可撓性基板７が接続されている。
【００２８】
（ＩＣ実装領域の構成）
図３（Ａ）、（Ｂ）は、本発明を適用した電気光学装置に用いた素子基板のＩＣ実装領域のうち、中央領域から左側の領域を拡大して示す平面図、および中央領域から右側の領域を拡大して示す平面図である。なお、図３（Ａ）、（Ｂ）には、パッドの数などを減らして示してあり、実際はさらに多数のパッドが形成されている。
【００２９】
本形態では、図２および図３（Ａ）、（Ｂ）に示すように、素子基板１０の張り出し領域１０ａには、基板縁１１に沿って、走査線駆動回路を内蔵の第２のＩＣ５がＣＯＧ実装される第２のＩＣ実装領域５０、データ線駆動回路を内蔵の第１のＩＣ４がＣＯＧ実装される第１のＩＣ実装領域４０、および走査線駆動回路を内蔵の第２のＩＣ６がＣＯＧ実装される第２のＩＣ実装領域６０がこの順に形成されており、第１のＩＣ実装領域４０の両側に第２のＩＣ実装領域５０、６０がそれぞれ配置されている。また、素子基板１０の張り出し領域１０ａにおいて、ＩＣ実装領域４０、５０、６０よりもさらに基板縁１１の側には、基板縁１１に沿って、可撓性基板７が接続される基板接続領域７０が形成されている。
【００３０】
第１のＩＣ実装領域４０には、第１のＩＣ４のバンプがＡＣＦ（異方性導電材含有フィルム）などにより接続される多数の第１のパッドが２列、基板縁１１と平行に配列されている。ここで、第１のＩＣ４の駆動電圧は、例えば、５Ｖである。
【００３１】
これらの第１のパッドのうち、素子基板１０において基板縁１１から遠い位置に配置されているのは、データ線５２ａから延びた配線パターンの端部からなる出力パッド４１である。また、第１のＩＣ実装領域４０において基板縁１１に近い位置には、基板縁１１に沿う方向における中央領域に多数の入力パッド４２が配列され、その両側には、複数のダミーパッド４３が配列されている。さらに、ダミーパッド４３の両側には、第１のＩＣ４の検査を行う検査用バンプが接続される検査用バンプ実装パッド４４が配列され、これらの検査バンプ用実装パッド４４に対して外側で隣接する位置には、第２のＩＣ５に対して信号、電源電位、あるいはグランド電位の印加を行う出力パッド４５が基板縁１１と平行に配列されている。
【００３２】
これらの第１のパッドのうち、入力パッド４２については、可撓性基板７から信号、電源電位、あるいはグランド電位が印加されるため、入力パッド４２は、第１のＩＣ実装領域４０から基板縁１１に向かって直線的に延びて基板接続領域７０に至る第１の配線パターン３１の一方の端部として形成され、第１の配線パターン３１の他方の端部によって、基板接続領域７０には、可撓性基板７が接続される基板接続用端子７１が形成されている。これに対して、出力パッド４１、ダミーパッド４３、検査用バンプ４４、および出力パッド４５は、可撓性基板７から信号、電源電位、あるいはグランド電位が直接、印加されないため、これらのパッドに対しては、基板接続領域７０に向けて延びる第１の配線パターン３１が形成されていない。
【００３３】
図２および図３（Ａ）に示すように、第２のＩＣ実装領域５０には、第２のＩＣ５のバンプがＡＣＦなどにより接続される多数の第２のパッドが２列、基板縁１１と平行に配列されている。ここで、第２のＩＣ５の駆動電圧は、例えば、３０Ｖである。
【００３４】
これらの第２のパッドのうち、素子基板１０において基板縁１１から遠い位置に配置されているのは、走査線５１ａにシール材３０を介して接続する配線パターンの端部からなる出力用パッド５１である。また、第２のＩＣ実装領域５０において基板縁１１に近い位置には、可撓性基板７から信号、電源電位、あるいはグランド電位が印加される複数の入力パッド５２が配列され、それに隣接する位置には、第１のＩＣ４の出力パッド４５から信号、電源電位、あるいはグランド電位が直接、印加される入力パッド５３が形成されている。
【００３５】
これらの第２のバンプのうち、入力パッド５２については、可撓性基板７から信号、電源電位、あるいはグランド電位が直接、印加されるため、入力パッド５２は、第２のＩＣ実装領域５０から基板接続領域７０に延びる第２の配線パターン３２の一方の端部として形成されている。ここで、第２の配線パターン３２は、第２のＩＣ実装領域５０から第１のＩＣ実装領域４０に向けて基板縁１１と平行に延びた後、第１のＩＣ実装領域４０で基板縁１１に向けて直角に折れ曲がり、第１のＩＣ実装領域４０のダミーパッド４３の間を直線的に通り抜けて基板接続領域７０に至り、他方の端部が基板接続用端子７２を形成している。また、第２のＩＣ実装領域５０の入力パッド５３と、第１のＩＣ実装領域４０の出力パッド４５とは第３の配線パターン３５で接続されている。
【００３６】
図２および図３（Ｂ）に示すように、もう一方の第２のＩＣ実装領域６０には、第２のＩＣ６のバンプがＡＣＦなどにより接続される多数の第２のパッドが２列、基板縁１１と平行に配列されている。ここで、第２のＩＣ６の駆動電圧は、例えば、３０Ｖである。
【００３７】
これらの第２のパッドのうち、素子基板１０において基板縁１１から遠い位置に配置されているのは、走査線５１ａにシール材３０を介して接続する配線パターンの端部からなる出力用パッド６１である。また、第２のＩＣ実装領域６０において基板縁１１に近い位置には、可撓性基板７から信号、電源電位、あるいはグランド電位が印加される複数の入力パッド６２が配列され、それに隣接する位置には、第１のＩＣ４の出力パッド４５から信号、電源電位、あるいはグランド電位が直接、印加される入力パッド６３が形成されている。
【００３８】
これらの第２のバンプのうち、入力パッド６２については、可撓性基板７から信号、電源電位、あるいはグランド電位が直接、印加されるため、入力パッド６２は、第２のＩＣ実装領域６０から基板接続領域７０に延びる第２の配線パターン３３の一方の端部として形成されている。ここで、第２の配線パターン３３は、第２のＩＣ実装領域６０から第１のＩＣ実装領域４０に向けて基板縁１１と平行に延びた後、第１のＩＣ実装領域４０で基板縁１１に向けて直角に折れ曲がり、第１のＩＣ実装領域４０のダミーパッド４３の間を直線的に通り抜けて基板接続領域７０に至り、他方の端部が基板接続用端子７２を形成している。また、第２のＩＣ実装領域６０の入力パッド６３と、第１のＩＣ実装領域４０の出力パッド４５とは第３の配線パターン３６で接続されている。
【００３９】
従って、各ＩＣ実装領域４０、５０、６０に各ＩＣ４、５、６をＣＯＧ実装する一方、基板接続領域７０に可撓性基板７を接続し、可撓性基板７を介して信号や電源電位などを供給する。その結果、第１のＩＣ４には、基板接続用端子７１、第１の配線パターン３１、および入力パッド４２を介して信号や電源電位などが供給される。また、第２のＩＣ５、６にも、基板接続用端子７２、第２の配線パターン３２、３３、および入力パッド５２、６２を介して信号や電源電位などが供給される。また、第２のＩＣ５、６には、第１のＩＣ４の出力パッド４５、第３の配線パターン３５、３６、および入力パッド５３、６３を介して信号や電源電位などが供給される。
【００４０】
（本形態の効果）
このように本形態では、素子基板１０の同一の基板縁１１に沿って、第１のＩＣ実装領域４０および第２のＩＣ実装領域５０、６０が形成され、かつ、これらのＩＣ実装領域４０、５０、６０より基板縁１１の側に可撓性基板７が接続されている。また、第１のＩＣ実装領域４０から基板接続領域７０に向かって第１の配線パターン３１が直線的に延びているが、第２のＩＣ実装領域５０、６０から基板接続領域７０に延びる第２の配線パターン３２、３３は、第１のＩＣ実装領域４０に形成されているダミーパッド４３の間を通って延びている。このため、可撓性基板７から第１のＩＣ４に対して信号、電源電位、あるいはグランド電位の印加を行うための基板接続用端子７１、および可撓性基板７から第２のＩＣ５、６に対して信号、電源電位、あるいはグランド電位の印加を行うための基板接続用端子７２を狭い領域に集中して配置できるので、基板接続領域７０（可撓性基板７）の基板縁１１に沿う方向における幅寸法Ｗ７を、素子基板１０の幅寸法（第１のＩＣ実装領域４０および第２のＩＣ実装領域５０、６０を含む領域の基板縁１１に沿う方向における幅寸法Ｗ５６）よりかなり短くできる。例えば、基板接続領域７０の幅寸法Ｗ７を第１のＩＣ実装領域４０の基板縁１１に沿う方向における幅寸法Ｗ４と同等、あるいはそれより狭くすることができる。それ故、電気光学装置１ａを用いて携帯電話機などの電子機器に構成する際、基板縁１１付近にコネクタやスピーカなどを無理なく配置することができる。
【００４１】
また、第１のＩＣ４と第２のＩＣ５、６が基板接続用端子７１を共用する必要がないので、第１のＩＣ４と第２のＩＣ５、６の電源電圧が相違している場合にも、回路構成を簡略化できる。
【００４２】
さらに、本形態においては、第１のＩＣ実装領域４０では、可撓性基板７から信号、電源電位、あるいはグランド電位が印加される入力パッド４２については、第１のＩＣ実装領域４０の中央領域に一括して配置し、ダミーパッド４３、検査用バンプ４４、および出力パッド４５など、基板接続用端子７１が必要のないパッドについては、第１のＩＣ実装領域４０の両端領域に配置してある。さらに、第２の配線パターン３２が間を通るダミーパッド４３については、入力パッド４２と隣接する領域に配置してある。従って、基板接続用端子７１、７２を狭い領域に集中して配置できるので、基板接続領域７０（可撓性基板７）の幅寸法Ｗ７を第１のＩＣ実装領域４０の幅寸法Ｗ４より狭くすることができる。
【００４３】
さらにまた、第２の配線パターン３２、３３が間を通るのは、第１のパッドのうち、ダミーパッド４３であるため、第１のＩＣ４の電源電位と、第２のＩＣ５、６の電源電位が相違している場合に、万が一、第２の配線パターン３２、３３とダミーパッド４３が短絡した場合でも、不具合が発生しない。
【００４４】
しかも、ダミーパッド４３の１つの間を通るのは１本の第２の配線パターン３２、３３であるため、ダミーパッド４３の間隔が狭い。従って、第１のＩＣ４の実装面では、第１のパッドが偏っていないので、パッドが広い領域にわたって形成されていない場合に発生しがちな実装不良の発生を防止することができる。
【００４５】
また、第２のＩＣ実装領域５０での入力端子５２、５３の位置関係と、第２のＩＣ実装領域６０での入力端子６２、６３の位置関係が同一であるため、第２のＩＣ５、６として同一仕様のものを用いることができる。
【００４６】
［その他の実施の形態］
上記形態は、第１のＩＣ実装領域４０の両側に第２のＩＣ実装領域５０、６０が配置され、各々に同一の第２のＩＣ５、６が実装されている例であったが、第１のＩＣ実装領域４０の両側に形成された第２のＩＣ実装領域５０、６０、および第２のＩＣ５、６の構成が互いに相違している構成を採用した場合に本発明を適用してもよい。
【００４７】
また、第１のＩＣ実装領域４０の両側のうちの一方に第２のＩＣ実装領域が１つ、配置されている場合に本発明を適用してもよい。この場合、第１のＩＣ実装領域４０は、基板縁に沿う方向における中央領域、あるいは端領域のいずれに配置してもよい。
【００４８】
また、上記形態は、ＴＦＤを非線形素子として用いたアクティブマトリクス型液晶装置に本発明を適用した例であるが、以下に示す電気光学装置でも、電気光学装置用基板に駆動回路を内蔵のＩＣがＣＯＧ実装されることがあるので、このような電気光学装置に本発明を適用してもよい。
【００４９】
図４は、画素スイッチング素子として薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。図５は、電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネッセンス素子を備えたアクティブマトリクス型電気光学装置のブロック図である。
【００５０】
図４に示すように、画素スイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶装置からなる電気光学装置１００ｂでは、マトリクス状に形成された複数の画素の各々に、画素電極１０９ｂを制御するための画素スイッチング用のＴＦＴ１３０ｂが形成されており、画像信号を供給するデータ線１０６ｂが当該ＴＦＴ１３０ｂのソースに電気的に接続されている。データ線１０６ｂに書き込む画像信号は、データ線駆動回路１０２ｂから供給される。また、ＴＦＴ１３０ｂのゲートには走査線１３１ｂが電気的に接続されており、所定のタイミングで、走査線１３１ｂにパルス的に走査信号が走査線駆動回路１０３ｂから供給される。画素電極１０９ｂは、ＴＦＴ１３０ｂのドレインに電気的に接続されており、スイッチング素子であるＴＦＴ１３０ｂを一定期間だけそのオン状態とすることにより、データ線１０６ｂから供給される画像信号を各画素に所定のタイミングで書き込む。このようにして画素電極１０９ｂを介して液晶に書き込まれた所定レベルのサブ画像信号は、対向基板（図省略）に形成された対向電極との間で一定期間保持される。
【００５１】
ここで、保持されたサブ画像信号がリークするのを防ぐことを目的に、画素電極１０９ｂと対向電極との間に形成される液晶容量と並列に蓄積容量１７０ｂ（キャパシタ）を付加することがある。この蓄積容量１７０ｂによって、画素電極１０９ｂの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置が実現できる。なお、蓄積容量１７０ｂを形成する方法としては、容量を形成するための配線である容量線１３２ｂとの間に形成する場合、あるいは前段の走査線１３１ｂとの間に形成する場合もいずれであってもよい。
【００５２】
図５に示すように、電荷注入型有機薄膜を用いたエレクトロルミネッセンス素子を備えたアクティブマトリクス型電気光学装置１００ｐは、有機半導体膜に駆動電流が流れることによって発光するＥＬ（エレクトロルミネッセンス）素子、またはＬＥＤ（発光ダイオード）素子などの発光素子をＴＦＴで駆動制御するアクティブマトリクス型の表示装置であり、このタイプの表示装置に用いられる発光素子はいずれも自己発光するため、バックライトを必要とせず、また、視野角依存性が少ないなどの利点がある。
【００５３】
ここに示す電気光学装置１００ｐでは、複数の走査線１０３ｐと、この走査線１０３ｐの延設方向に対して交差する方向に延設された複数のデータ線１０６ｐと、これらのデータ線１０６ｐに並列する複数の共通給電線１２３ｐと、データ線１０６ｐと走査線１０３ｐとの交差点に対応する画素１１５ｐとが構成されている。データ線１０６ｐに対しては、シフトレジスタ、レベルシフタ、ビデオライン、アナログスイッチを備えるデータ線駆動回路１０１ｐが構成されている。走査線１０３ｐに対しては、シフトレジスタおよびレベルシフタを備える走査線駆動回路１０４ｐが構成されている。
【００５４】
また、画素１１５ｐの各々には、走査線１０３ｐを介して走査信号がゲート電極に供給される第１のＴＦＴ１３１ｐと、この第１のＴＦＴ１３１ｐを介してデータ線１０６ｐから供給される画像信号を保持する保持容量１３３ｐと、この保持容量１３３ｐによって保持された画像信号がゲート電極に供給される第２のＴＦＴ１３２ｐと、第２のＴＦＴ１３２ｐを介して共通給電線１２３ｐに電気的に接続したときに共通給電線１２３ｐから駆動電流が流れ込む発光素子１４０ｐとが構成されている。
【００５５】
ここで、発光素子１４０ｐは、画素電極の上層側には、正孔注入層、有機エレクトロルミネッセンス材料層としての有機半導体膜、リチウム含有アルミニウム、カルシウムなどの金属膜からなる対向電極が積層された構成になっており、対向電極は、データ線１０６ｐなどを跨いで複数の画素１１５ｐにわたって形成されている。
【００５６】
また、上述した実施形態以外にも、電気光学装置として、プラズマディスプレイ装置、ＦＥＤ（フィールドエミッションディスプレイ）装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管、液晶シャッター等を用いた小型テレビ、デジタルマイクロミラーデバイス（ＤＭＤ）を用いた装置などの各種の電気光学装置に適用できる。
【００５７】
さらに、上記の電気光学装置は、携帯電話機やモバイルコンピュータなどといった各種の電子機器において表示部として用いることができる。
【産業上の利用可能性】
【００５８】
本発明では、第１のＩＣ実装領域から基板接続領域に向かって第１の配線パターンが延びているが、第２のＩＣ実装領域から基板接続領域に延びる第２の配線パターンは、第１のＩＣ実装領域に形成されている第１のパッドの間を通って延びている。このため、可撓性基板から第１のＩＣに対して信号、電源電位、あるいはグランド電位の印加を行うための基板接続用端子、および可撓性基板から第２のＩＣに対して信号、電源電位、あるいはグランド電位の印加を行うための基板接続用端子を集中して配置できるので、基板接続領域の基板縁に沿う方向における幅寸法を短くできる。従って、可撓性基板の基板縁に沿う方向における幅寸法を電気光学装置用基板の幅寸法よりかなり短くできるので、電気光学装置を用いて携帯電話機などの電子機器に構成する際、基板縁付近にコネクタやスピーカなどを無理なく配置することができる。
【図面の簡単な説明】
【００５９】
【図１】画素スイッチング素子として非線形素子を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。
【図２】（Ａ）、（Ｂ）は、本発明を適用した電気光学装置を素子基板の側からみた概略斜視図、および対向基板の側からみた概略斜視図である。
【図３】（Ａ）、（Ｂ）はそれぞれ、本発明を適用した電気光学装置に用いた素子基板のＩＣ実装領域のうち、中央領域から左側の領域を拡大して示す平面図、および中央領域から右側の領域を拡大して示す平面図である。
【図４】画素スイッチング素子として薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリクス型液晶装置からなる電気光学装置の構成を模式的に示すブロック図である。
【図５】電気光学物質として電荷注入型の有機薄膜を用いたエレクトロルミネッセンス素子を備えたアクティブマトリクス型表示装置のブロック図である。
【図６】従来の電気光学装置を対向基板の側からみた概略斜視図である。
【符号の説明】
【００６０】
１ａ  電気光学装置、４  第１のＩＣ、５、６  第２のＩＣ、７  可撓性基板、１０  素子基板（電気光学装置用基板）、１０ａ  素子基板の張り出し領域、１１  素子基板の基板縁、２０  対向基板、３１  第１の配線パターン、３２、３３  第２の配線パターン、３５、３６  第３の配線パターン４１、４５、出力パッド（第１のパッド）、４２  入力パッド（第１のパッド）、４３  ダミーパッド（第１のパッド）、４４  検査用バンプ実装パッド（第１のパッド）、５２、５３、６２、６３  入力パッド（第２のパッド）、４０  第１のＩＣ実装領域、５０、６０  第２のＩＣ実装領域、７０  基板接続領域、７１  基板接続用端子
【図１】
2005099302.tif 000003
【図２】
2005099302.tif 000004
【図３】
2005099302.tif 000005
【図４】
2005099302.tif 000006
【図５】
2005099302.tif 000007
【図６】
2005099302.tif 000008
【手続補正書】
【提出日】平成16年11月26日(2004.11.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電気光学物質を保持する電気光学装置用基板の基板縁に沿って、第１のＩＣが実装される第１のＩＣ実装領域、および第２のＩＣが実装される第２のＩＣ実装領域が形成され、当該電気光学装置用基板における前記第１のＩＣ実装領域、および前記第２のＩＣ実装領域より前記基板縁の側には、可撓性基板が接続された基板接続領域が形成された電気光学装置において、
前記電気光学装置用基板には、前記第１のＩＣ実装領域から前記基板接続領域まで延びた第１の配線パターンと、前記第２のＩＣ実装領域から前記第１のＩＣ実装領域に形成されている第１のパッドの間を通って前記基板接続領域まで延びた第２の配線パターンとが形成されていることを特徴とする電気光学装置。
【請求項２】
請求項１において、前記第１の配線パターンは、前記第１のＩＣ実装領域から前記基板接続領域に向けて略直線的に延び、前記第２の配線パターンは、前記第１のパッドの間から前記基板接続領域に向けて略直線的に延びていることを特徴とする電気光学装置。
【請求項３】
請求項１または２において、前記第１の配線パターンが形成されている領域と、前記第２の配線の配線パターンが形成されている領域とは、前記電気光学装置用基板の前記基板縁に沿う方向で隣接していることを特徴とする電気光学装置。
【請求項４】
請求項１ないし３のいずれかにおいて、前記第１のＩＣ実装領域は、前記電気光学装置用基板の前記基板縁に沿う方向における略中央領域に形成され、
前記第２のＩＣ実装領域は、前記電気光学装置用基板の前記基板縁に沿う方向における前記第１のＩＣ実装領域の両側領域の各々に形成されていることを特徴とする電気光学装置。
【請求項５】
請求項１ないし３のいずれかにおいて、前記第１のＩＣ実装領域、および前記第２のＩＣ実装領域は、前記電気光学装置用基板の前記基板縁に沿う方向に１つずつ形成されていることを特徴とする電気光学装置。
【請求項６】
請求項１ないし５のいずれかにおいて、前記基板接続領域の前記基板縁に沿う方向における幅寸法は、前記第１のＩＣ実装領域および前記第２のＩＣ実装領域を含む領域の前記基板縁に沿う方向における幅寸法より短いことを特徴とする電気光学装置。
【請求項７】
請求項６において、前記基板接続領域の前記基板縁に沿う方向における幅寸法は、前記第１のＩＣ実装領域の前記基板縁に沿う方向における幅寸法と同等、あるいは当該幅寸法より狭いことを特徴とする電気光学装置。
【請求項８】
請求項１ないし７のいずれかにおいて、前記第２の配線パターンは、前記第１のパッドの１つの間につき１本が通っていることを特徴とする電気光学装置。
【請求項９】
請求項１ないし８のいずれかにおいて、前記第２の配線パターンは、前記第１のパッドのうち、前記可撓性基板からの信号、電源電位、あるいはグランド電位の印加が行われないダミーパッドの間を通って前記基板接続領域に延びていることを特徴とする電気光学装置。
【請求項１０】
請求項１ないし９のいずれかにおいて、前記第１のパッドには、前記第２のＩＣ実装領域に形成されている第２のパッドと第３の配線パターンで接続されたパッドが含まれ、
当該パッドは、前記第１のＩＣ実装領域のうち、前記第２のＩＣ実装領域側に位置する端部に配置され、かつ、前記可撓性基板からの信号、電源電位、あるいはグランド電位の印加が直接、行われないことを特徴とする電気光学装置。
【請求項１１】
請求項１ないし１０のいずれかにおいて、前記第１のパッドには、前記第１のＩＣの検査用バンプが接続されたパッドが含まれ、
当該パッドは、前記第１のＩＣ実装領域のうち、前記第２の配線パターンが間を通る前記第１のパッドが形成されている領域より端部に配置されていることを特徴とする電気光学装置。
【請求項１２】
請求項１ないし１１のいずれかにおいて、前記電気光学装置用基板は、該電気光学装置用基板と対向配置された別の基板との間に前記電気光学物質としての液晶を保持していることを特徴とする電気光学装置。
【請求項１３】
請求項１ないし１１のいずれかにおいて、前記電気光学装置用基板は、エレクトロルミネッセンス素子を構成する有機エレクトロルミネッセンス材料を保持していることを特徴とする電気光学装置。
【請求項１４】
請求項１ないし１３のいずれかに規定する電気光学装置を有することを特徴とする電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
これらの第２のパッドのうち、入力パッド５２については、可撓性基板７から信号、電源電位、あるいはグランド電位が直接、印加されるため、入力パッド５２は、第２のＩＣ実装領域５０から基板接続領域７０に延びる第２の配線パターン３２の一方の端部として形成されている。ここで、第２の配線パターン３２は、第２のＩＣ実装領域５０から第１のＩＣ実装領域４０に向けて基板縁１１と平行に延びた後、第１のＩＣ実装領域４０で基板縁１１に向けて直角に折れ曲がり、第１のＩＣ実装領域４０のダミーパッド４３の間を直線的に通り抜けて基板接続領域７０に至り、他方の端部が基板接続用端子７２を形成している。また、第２のＩＣ実装領域５０の入力パッド５３と、第１のＩＣ実装領域４０の出力パッド４５とは第３の配線パターン３５で接続されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３８
【補正方法】変更
【補正の内容】
【００３８】
これらの第２のパッドのうち、入力パッド６２については、可撓性基板７から信号、電源電位、あるいはグランド電位が直接、印加されるため、入力パッド６２は、第２のＩＣ実装領域６０から基板接続領域７０に延びる第２の配線パターン３３の一方の端部として形成されている。ここで、第２の配線パターン３３は、第２のＩＣ実装領域６０から第１のＩＣ実装領域４０に向けて基板縁１１と平行に延びた後、第１のＩＣ実装領域４０で基板縁１１に向けて直角に折れ曲がり、第１のＩＣ実装領域４０のダミーパッド４３の間を直線的に通り抜けて基板接続領域７０に至り、他方の端部が基板接続用端子７２を形成している。また、第２のＩＣ実装領域６０の入力パッド６３と、第１のＩＣ実装領域４０の出力パッド４５とは第３の配線パターン３６で接続されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００５０
【補正方法】変更
【補正の内容】
【００５０】
図４に示すように、画素スイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶装置からなる電気光学装置１００ｂでは、マトリクス状に形成された複数の画素の各々に、画素電極１０９ｂを制御するための画素スイッチング用のＴＦＴ１３０ｂが形成されており、画像信号を供給するデータ線１０６ｂが当該ＴＦＴ１３０ｂのソースに電気的に接続されている。データ線１０６ｂに書き込む画像信号は、データ線駆動回路１０２ｂから供給される。また、ＴＦＴ１３０ｂのゲートには走査線１３１ａが電気的に接続されており、所定のタイミングで、走査線１３１ｂにパルス的に走査信号が走査線駆動回路１０３ｂから供給される。画素電極１０９ｂは、ＴＦＴ１３０ｂのドレインに電気的に接続されており、スイッチング素子であるＴＦＴ１３０ｂを一定期間だけそのオン状態とすることにより、データ線１０６ｂから供給される画像信号を各画素に所定のタイミングで書き込む。このようにして画素電極１０９ｂを介して液晶に書き込まれた所定レベルのサブ画像信号は、対向基板（図省略）に形成された対向電極との間で一定期間保持される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
ここで、保持されたサブ画像信号がリークするのを防ぐことを目的に、画素電極１０９ｂと対向電極との間に形成される液晶容量と並列に蓄積容量１７０ｂ（キャパシタ）を付加することがある。この蓄積容量１７０ｂによって、画素電極１０９ｂの電圧は、例えば、ソース電圧が印加された時間よりも３桁も長い時間だけ保持される。これにより、電荷の保持特性は改善され、コントラスト比の高い表示を行うことのできる電気光学装置が実現できる。なお、蓄積容量１７０ｂを形成する方法としては、容量を形成するための配線である容量線１３２ｂとＴＦＴ１３０ｂとの間に形成する場合、あるいは前段の走査線１３１ｂとＴＦＴ１３０ｂとの間に形成する場合もいずれであってもよい。