(57)【要約】【課題】本発明はソース機器と表示ユニットの間の正確なデータ中継を実現する。【解決手段】リピータ１９は制御データを記憶するＥＤＩＤメモリ２７とメモリ制御ユニット９１，９３からなる。メモリ制御ユニット９１，９３は、ＥＤＩＤメモリ８にアクセスし制御データを読出し、読出された制御データをＥＤＩＤメモリ２７に記憶し、セットトップボックス１によりＥＤＩＤメモリ２７がアクセスされた時、ＥＤＩＤメモリ２７に記憶された制御データをセットトップボックス１に伝送する。この場合、メモリ制御ユニット９１，９３は、ＥＤＩＤメモリ８からＥＤＩＤメモリ２７に制御データを記憶する動作が完了するまで禁止信号をセットトップボックス１に出力し、ＥＤＩＤメモリ２７のアクセスを禁止する。【選択図】      図６
2005130520.tif 000002
【特許請求の範囲】
【請求項１】
入力された映像信号を表示する表示手段およびこの表示手段の表示属性を表す制御データを記憶する手段を備えた表示装置と前記表示手段が表示するための映像信号を出力するソース機器との間に設けられたデータ中継装置であって、
前記制御データを記憶するためのメモリと、
前記表示装置から前記制御データを得て前記メモリに記憶させる書込手段と、
前記メモリが読出し可能でないときに非アクティブとされるホットプラグラインと、
前記書込手段によって前記制御データを前記メモリに記憶するまでは前記ホットプラグラインを非アクティブとし前記メモリに記憶された前記制御データを前記ソース機器が読み出し不可能とし、前記書込手段によって前記制御データを前記メモリに記憶した後には前記ホットプラグラインをアクティブとして前記メモリに記憶された前記制御データを前記ソース機器が読み出し可能とする制御手段と
を備えたデータ中継装置。
【請求項２】
前記中継装置の電源投入時に前記制御手段は前記制御を行うことを特徴とする請求項１に記載のデータ中継装置。
【請求項３】
前記表示手段から前記データ中継装置に前記制御データを伝送する第１のデータバスと、
前記データ中継装置の前記メモリに記憶された前記制御データを前記ソース機器に伝送する第２のデータバスと
をさらに備えた請求項１に記載のデータ中継装置。
【請求項４】
前記表示手段から前記メモリに前記制御データを伝送する第１のデータバスと、
前記メモリに記憶された前記制御データを前記ソース機器に伝送する第２のデータバスとをさらに備え、
前記制御手段は、前記メモリに対する前記制御手段によるアクセスの有無に応じて前記第２のデータバスの導通／非導通を制御し、前記第２のデータバスに接続される端子を有する請求項１に記載のデータ中継装置。
【請求項５】
前記制御データを前記表示手段から前記メモリに伝送する第１のシリアルリンクと、
前記メモリに記憶された前記制御データを前記ソース機器に伝送する第２のシリアルリンクとをさらに備え、
前記制御手段は、前記メモリに対する前記制御手段によるアクセスの有無に応じて前記第２のシリアルリンクの導通／非導通を制御し、前記第２のシリアルリンクに接続される端子と、前記第２のシリアルリンクのオンオフ制御を行うスイッチング素子を有する請求項１に記載のデータ中継装置。
【請求項６】
入力された映像信号を表示する表示手段と、この表示手段の表示属性を表す制御データを記憶する手段と、ホットプラグラインを備えた表示装置と前記表示手段が表示するための映像信号を出力する第１のソース機器との間のデータを中継するデータ中継方法であって、
前記表示装置にアクセスして前記表示装置から前記制御データを読み出し、
第１のメモリに前記制御データを記憶させ、
前記書込手段によって前記制御データを前記メモリに記憶するまでは前記ホットプラグラインを非アクティブとし前記メモリに記憶された前記制御データを前記ソース機器が読み出し不可能とし、前記書込手段によって前記制御データを前記メモリに記憶した後には前記ホットプラグラインをアクティブとして前記メモリに記憶された前記制御データを前記ソース機器が読み出し可能とするデータ中継方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ中継装置及びデータ中継方法に関する。
【背景技術】
【０００２】
関連出願の相互参照
この出願は、２００２年２月１９日の先行する特願２００２−０４１１６７号日本特許出願からの優先権の利益に基づき主張し、その出願のすべての内容は参考のためここに組み込まれる。
【０００３】
技術分野
本発明は、映像データ及び音声データをソース機器から表示装置に伝送するのに用いられるデータ中継装置、データ中継方法、データ表示システム及びデータシステムに関する。
【０００４】
背景技術
従来のデータ表示システムでは、表示端末の表示属性を示す制御データが、表示端末からソース機器に伝送されることが重要である（例えば、特許文献１参照）。
【特許文献１】特許２６３５８３７号（１９９７年７月３０日発行）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
従来のデータ表示システムには、表示端末の表示属性を示す制御データが正しくソース機器に伝送されないおそれがある。
【０００６】
本発明の目的は表示端末の表示属性を示す制御データを正しくソース機器に伝送することである。
【課題を解決するための手段】
【０００７】
上記した課題を解決し目的を達成するために、本発明は以下に示す手段を用いている。
【０００８】
本発明の一実施態様によるデータ中継装置は、入力された映像信号を表示する表示手段およびこの表示手段の表示属性を表す制御データを記憶する手段を備えた表示装置と前記表示手段が表示するための映像信号を出力するソース機器との間に設けられたデータ中継装置であって、前記制御データを記憶するためのメモリと、前記表示装置から前記制御データを得て前記メモリに記憶させる書込手段と、前記メモリが読出し可能でないときに非アクティブとされるホットプラグラインと、前記書込手段によって前記制御データを前記メモリに記憶するまでは前記ホットプラグラインを非アクティブとし前記メモリに記憶された前記制御データを前記ソース機器が読み出し不可能とし、前記書込手段によって前記制御データを前記メモリに記憶した後には前記ホットプラグラインをアクティブとして前記メモリに記憶された前記制御データを前記ソース機器が読み出し可能とする制御手段とを具備するものである。
【０００９】
本発明の他の実施態様によるデータ中継方法は、入力された映像信号を表示する表示手段と、この表示手段の表示属性を表す制御データを記憶する手段と、ホットプラグラインを備えた表示装置と前記表示手段が表示するための映像信号を出力する第１のソース機器との間のデータを中継するデータ中継方法であって、前記表示装置にアクセスして前記表示装置から前記制御データを読み出し、第１のメモリに前記制御データを記憶させ、  前記書込手段によって前記制御データを前記メモリに記憶するまでは前記ホットプラグラインを非アクティブとし前記メモリに記憶された前記制御データを前記ソース機器が読み出し不可能とし、前記書込手段によって前記制御データを前記メモリに記憶した後には前記ホットプラグラインをアクティブとして前記メモリに記憶された前記制御データを前記ソース機器が読み出し可能とするものである。
【発明の効果】
【００１０】
以上説明したように本発明によれば、表示端末の表示属性を示す制御データが正しくソース機器に伝送される。
【発明を実施するための最良の形態】
【００１１】
以下、図面を参照して本発明の実施形態を説明する。
【００１２】
本発明の一実施形態に係るデータ表示システムは、ソース機器及び表示装置の間にデータ中継装置（リピータ）を介在させたコンピュータシステムである。
【００１３】
このデータ表示システムでは、データ中継装置はソース機器へ制御データを伝送する。この制御データにより、ソース機器における復号方法が設定される。
【００１４】
図１は本実施形態に係るデータ表示システムの基本構成を説明するための図である。図１は、ＤＶＩ（Digital Video Interactive）規格を採用したグラフィックスホスト及びデジタル表示装置の回路ブロック図である。
【００１５】
ＤＶＩ規格は、グラフィックスホストとデジタル表示ユニットとの間を高速シリアルデジタル伝送を行う規格である。ＤＶＩ規格は、グラフィックスホスト側における符号化方式、デジタル表示ユニット側における復号化方式、トランスミッタＴｘやレシーバＲｘの電気的特性等を規定する。
【００１６】
このＤＶＩ規格はさらに、ディスプレイユニット等のデジタル表示ユニットに記憶されたＥＤＩＤ規格の制御データをグラフィックスホスト側で読み取るための通信制御方式も規定する。
【００１７】
図１に示すデータ表示システムは、セットトップボックス１とテレビジョン受信装置２から構成される。セットトップボックス１は、例えばグラフィックスホストとしての有線放送や衛星放送の受信器等により実現される。テレビジョン受信装置２は、セットトップボックス１からのデータに基づき放送映像を表示する。図１に示すように、セットトップボックス１はソース機器に対応し、テレビジョン受信装置２はシンク機器に対応する。ソース機器はデジタル信号及び音声信号をシンク機器に出力する。
【００１８】
セットトップボックス１のチューナ復号ユニット３から復号されたデジタル映像信号は、トランスミッタ４により高速シリアルデジタル信号に変換される。この変換信号は、デジタル伝送路９を介してテレビジョン受信器２に伝送される。
【００１９】
テレビジョン受信器２内では、レシーバ７が高速シリアルデジタル信号を受信する。このデジタル映像信号は、表示ユニット６に送られる。表示ユニット６は受信したデジタル映像信号に基づき映像を表示する。
【００２０】
ＤＶＩ規格では、ＩＩＣ（フィリップス社提唱の２線式通信規格）通信バス規格が採用されている。セットトップボックス１のマイクロプロセッサ５は、指令信号を生成する。また、マイクロプロセッサ５は、この指令信号に基づき制御データを通信する通信ロジックを有する。
【００２１】
この図１に示すデータ表示システムでは、Ｅ−ＥＤＩＤ（Enhanced Extended Display Identification Data）規格が定義されている。このＥ−ＥＤＩＤ規格は、デジタルディスプレイ等の表示ユニットと、パソコン、デジタルビデオディスクプレーヤ等のソース機器との互換性を保証するための規格である。
【００２２】
この規格に基づいた制御（ＥＤＩＤ）データは、パソコンやデジタルビデオディスクプレーヤ等に接続されるデジタル表示ユニットの表示属性を示すデータとして規定されている。
【００２３】
ＥＤＩＤメモリ８は、表示装置の表示属性を示す制御データを保持する。具体的には、制御データは、映像信号の形態を示すデータ、音声信号の形態を示すデータ等を有する。
【００２４】
映像信号の形態を示すデータは、例えば解像度、映像フレーム周期、画素数、ライン数、信号の形式（ＲＧＢ信号式あるいは輝度・色差信号式）等である。音声信号の形態を示すデータは、例えば音声データのサンプルビット数、サンプリング周波数、スピーカ数に相当するチャネル数等である。
【００２５】
この制御データは、ソース機器側のデコードシステムを設定する際に用いられる。この制御データの値がソース機器で誤って取得された場合、ソース機器は誤動作する。
【００２６】
ＥＤＩＤメモリ８に記憶された制御データは、セットトップボックス１のマイクロプロセッサ５で読み取られる。この制御データに含まれる表示属性データに基づき、チューナ復号部３の映像信号の画角仕様（水平画素数、垂直ライン数等）や、フレーム周波数等の復号パラメータが設定される。
【００２７】
また、この図１に示すデータ表示システムでは、映像信号の記憶を未然に防止すべく、映像信号に対してスクランブル処理が施される。このスクランブル処理を規定した規格として、ＨＤＣＰ（High-band Digital Content Protection）規格がある。
【００２８】
ＨＤＣＰ規格は、グラフィックスホストとデジタル表示ユニットとの間の映像信号のデジタル伝送における、映像信号のスクランブル／デスクランブルや共有鍵配送等を規定する。
【００２９】
ＤＶＩ規格は、映像信号の暗号化／復号化方式として、ＨＤＣＰ規格を推奨する。
【００３０】
ＨＤＣＰ規格に規定された共有鍵の配送については、図１の通信制御バス１０が利用される。
【００３１】
図２は、図１の回路ブロックにＨＤＣＰ規格に準拠したスクランブラとデスクランブラを適用したシステムのブロック図である。図２において、図１と同一の構成には同一符号を付し、詳細な説明は省略する。
【００３２】
セットトップボックス１のチューナ復号ユニット３で復号されたデジタル映像信号は、ＨＤＣＰスクランブラ１１で暗号処理される。この暗号処理データはトランスミッタ４で高速シリアルデジタル信号に変換される。この高速シリアルデジタル信号は、デジタル伝送路９を介してテレビジョン受信装置２に伝送される。
【００３３】
テレビジョン受信装置２では、レシーバ７が高速シリアルデジタル信号を受信する。ＨＤＣＰデスクランブラ１２はこの受信信号を変換し、オリジナルデジタル映像信号として表示ユニット６に伝送する。
【００３４】
ＨＤＣＰスクランブラ１１による暗号処理と、ＨＤＣＰデスクランブラ１２による復号処理に用いられる共有鍵の配送制御は、通信制御バス１０を介して実行される。
【００３５】
このＨＤＣＰ規格は、ソース機器及びデジタル表示装置の間の伝送路上に介在するデータ中継装置としてのリピータと、このリピータに関する機能を規定する。
【００３６】
複数のグラフィックスホストとデジタル表示装置の接続例を図３を用いて説明する。
【００３７】
リピータ１９は、セットトップボックス１と、デジタルビデオディスク（ＤＶＤ）プレーヤ１８の２つのグラフィックスホストとテレビジョン受信装置２との間に配置されている。
【００３８】
ＤＶＤプレーヤ１８は、マイクロプロセッサ１７と、再生ユニット１３と、トランスミッタ１４と、ＨＤＣＰスクランブラ１５からなる。ＤＶＤプレーヤ１８とリピータ１９との間の伝送動作は、セットトップボックス１とリピータ１９との動作とほぼ共通するので詳細な説明は省略する。
【００３９】
リピータ１９では、２つのレシーバ２０及び２１が２つのグラフィックスホストに対応して配置される。レシーバ２０は、セットトップボックス１からの高速シリアルデジタル信号を受信し、レシーバ２１は、ＤＶＤプレーヤ１８からの高速シリアルデジタル信号を受信する。
【００４０】
リピータ１９では、ＨＤＣＰデスクランブラ２４がレシーバ２０により受信された高速シリアルデジタル信号（暗号化された信号）を復号処理し、ＨＤＣＰデスクランブラ２６がレシーバ２１により受信された高速シリアルデジタル信号（暗号化された信号）を復号化処理する。
【００４１】
リピータ１９では、ＨＤＣＰスクランブラ２５が、ＨＤＣＰデスクランブラ２４あるいは２５のいずれか一方で復号処理された映像信号を暗号化処理する。
【００４２】
トランスミッタ２２は、暗号化処理された映像信号を高速シリアルデジタル信号に変換しテレビジョン受信装置２に伝送する。
【００４３】
図３に示すように、図１と同様に、セットトップボックス１はソース機器に対応し、テレビジョン受信装置２は、シンク機器に対応する。リピータ１９は、セットトップボックス１に対するシンク機器である一方、リピータ１９はテレビジョン受信装置２に対するソース機器である。
【００４４】
代替的な実施形態では、チューナ復号ユニット３がリピータ１９に含まれ得る。この場合、ＤＶＤプレーヤ１８とデジタル表示ユニットとの間には、リピータ機能を有するデータ中継装置が配置される構成は上記実施形態と共通する。
【００４５】
この図３に示すデータ表示システムに、前述のＥＤＩＤ規格の制御データを適用する例を以下説明する。
【００４６】
図４は、グラフィックスホストとデジタル表示ユニットとの間のリピータ１９を介在した図３のデータ表示システムにＥＤＩＤデータの処理機能を追加したデータ表示システムのブロック図である。図４において、図３と同一の構成には同一符号を付し、詳細な説明は省略する。
【００４７】
前述したＤＶＩ規格の場合、リピータの定義は無く、リピータがシステムで用いられることは想定されていない。同様に、ＨＤＣＰ規格の場合、ＥＤＩＤ規格の制御データの処理は規定されていない。リピータが用いられる場合、ソース機器及びリピータ間、リピータ及び表示装置間でのデータの送受信の条件を一定に保持し、各構成要素間で正しくデータが伝送されるようにする必要がある。
【００４８】
この課題を解決する方法として、ソース機器及びデジタル表示装置の間に介在するリピータ１９に、デジタル表示ユニットが記憶するＥＤＩＤ規格の制御データを伝送し、ＥＤＩＤ規格の制御データを記憶するためのメモリを設ける手法が考えられる。
【００４９】
この手法では、リピータ１９内のメモリに制御データをバッファリングする。このバッファリングにより、ソース機器側にＥＤＩＤ規格の制御データを伝送する。
【００５０】
図４に示されるリピータ１９には、トランスミッタ２２とレシーバ２０及び２１が設けられる。リピータ１９には、テレビジョン受信装置２のＥＤＩＤメモリ８に記憶されたＥＤＩＤ規格の制御データを記憶するためのＥＤＩＤメモリ２７及び２８がさらに配置される。
【００５１】
リピータ１９では、マイクロプロセッサ２３がテレビジョン受信装置２内のメモリ８からＥＤＩＤ規格の制御データを読み取りＥＤＩＤメモリ２７及び２８に記憶する。
【００５２】
一方、ソース機器側のセットトップボックス１は、ＥＤＩＤメモリ２７にアクセスする。同様に、ソース機器側のＤＶＤプレーヤ１８は、ＥＤＩＤメモリ２８にアクセスする。これにより、テレビジョン受信装置２が記憶するＥＤＩＤ規格の制御データをソース機器が取得することができる。その結果、伝送路上で正しくデータが伝送される。
【００５３】
しかしながら、この図４の構成の場合、各機器の電源がどのような順でオン状態になるかは決定されない。
【００５４】
例えば、マイクロプロセッサ２３がテレビジョン受信装置２のＥＤＩＤメモリ８を読み出しＥＤＩＤメモリ２７に書き込んでいる間、あるいは書込む以前に、セットトップボックス１のマイクロプロセッサ５がＥＤＩＤメモリ２７にアクセスして制御データの読み出しを行う可能性がある。この場合、その読み出しデータは、ＥＤＩＤメモリ８が記憶する値とは異なる可能性がある。
【００５５】
読み出しデータがテレビジョン受信装置２のＥＤＩＤメモリ８の制御データと異なる場合、セットトップボックス１のマイクロプロセッサ５は、表示ユニット６の実際の表示属性に適合しない誤ったパラメータでチューナ復号ユニット３を設定するおそれがある。
【００５６】
この場合、誤った復号信号がテレビジョン受信装置２に伝送される。しかしながら、テレビジョン受信装置２はその復号形式の映像信号を表示することができない。その結果、表示ユニット６の表示イメージは乱れる。
【００５７】
この問題点を解決すべく、図５に示すデータ表示システムが適用される。図５には、図４に示すマイクロプロセッサに、ＥＤＩＤメモリの読み出し及び書込みを制御するメモリ制御ユニットが設けられている。
【００５８】
より具体的には、マイクロプロセッサ５は、ＥＤＩＤメモリ２７を制御するメモリ制御ユニット７１を有する。マイクロプロセッサ１７は、ＥＤＩＤメモリ２８を制御するメモリ制御ユニット８１を有する。マイクロプロセッサ２３は、ＥＤＩＤメモリ２７を制御するメモリ制御ユニット９１と、ＥＤＩＤメモリ２８を制御するメモリ制御ユニット９２と、ＥＤＩＤメモリ８を制御するメモリ制御ユニット９３を有する。
【００５９】
ＥＤＩＤメモリ２７は、２つのメモリ制御ユニット７１及び９１により制御され、これによりマルチマスタが実現される。ＥＤＩＤメモリ２８は、２つのメモリ制御ユニット８１及び９２により制御され、これによりマルチマスタが実現される。
【００６０】
このように、各ＥＤＩＤメモリは、メモリ制御ユニットにより制御される。これにより、リピータ１９内のＥＤＩＤメモリ２７及び２８に対する制御データの書込動作が完了するまでは、このＥＤＩＤメモリ２７及び２８に対するソース機器からのアクセスが禁止される。
【００６１】
この図５に示すデータ表示システムの構成要素間の接続関係の詳細を図６を用いて説明する。
【００６２】
図６に示すように、リピータ１９は、セットトップボックス１、ＤＶＤプレーヤ１８及びテレビジョン受信装置２と、ＤＶＩ規格で規定されたコネクタとケーブルで結合されている。
【００６３】
セットトップボックス１とリピータ１９の間は、ＩＩＣバス３６と、パワーオンライン３０とホットプラグライン３３で接続される。ＩＩＣバス３６は双方向バスである。このＩＩＣバス３６は、マイクロプロセッサ５側のメモリ制御ユニット７１と、マイクロプロセッサ２３側のメモリ制御ユニット９１と、ＥＤＩＤメモリ２７とを接続する。パワーオンライン３０は、セットトップボックス１の状態を示すためにマイクロプロセッサ５とマイクロプロセッサ２３を接続する。ホットプラグライン３３は、リピータ１９の状態を示すためにマイクロプロセッサ５とマイクロプロセッサ２３を接続する。
【００６４】
ＤＶＤプレーヤ１８とリピータ１９の間は、ＩＩＣバス３８と、パワーオンライン３２と、ホットプラグライン３５で接続される。ＩＩＣバス３８は、マイクロプロセッサ１７側のメモリ制御ユニット８１と、マイクロプロセッサ２３側のメモリ制御ユニット９２と、ＥＤＩＤメモリ２８とを接続する。パワーオンライン３２は、ＤＶＤプレーヤ１８の状態を示す為にマイクロプロセッサ１７とマイクロプロセッサ２３を接続する。ホットプラグライン３５は、リピータ１９の状態を示すためにマイクロプロセッサ１７とマイクロプロセッサ２３を接続する。
【００６５】
リピータ１９とテレビジョン受信装置２の間は、ＩＩＣバス３７と、パワーオンライン３１と、ホットプラグライン３４で接続される。ＩＩＣバス３７は、マイクロプロセッサ２３側のメモリ制御ユニット９３とＥＤＩＤメモリ８を接続する。パワーオンライン３１は、リピータ１９の状態を示すためにマイクロプロセッサ２３とＥＤＩＤメモリ８を接続する。ホットプラグライン３４は、テレビジョン受信装置２の状態を示すためにマイクロプロセッサ２３とＥＤＩＤメモリ８を接続する。
【００６６】
セットトップボックス１、ＤＶＤプレーヤ１８、リピータ１９及びテレビジョン受信装置２の接続関係は上述した例に限定されない。上述した接続関係では、テレビジョン受信装置２のパワーオンライン３１は、ホットプラグライン３４と接続される。また、これらパワーオンライン３１及びホットプラグライン３４は、ＥＤＩＤメモリ８に接続される。ＥＤＩＤメモリ８にはテレビジョン受信装置２の表示属性情報を含むＥＤＩＤデータが記憶される。
【００６７】
マイクロプロセッサ５、１７及び２３の各々は、システムの状態検出や状態制御を司る回路ブロックである。
【００６８】
次に、図６のデータ表示システムの動作を図７のタイムチャートを用いて説明する。図７は、セットトップボックス１及びリピータ１９間の、リピータ１９及びテレビジョン受信装置２間の信号の送受信状態を示す。
【００６９】
まず、タイミングＡで、セットトップボックス１の電源がオンになる。これにより、パワーオンライン３０がアクティブとなる。
【００７０】
リピータ１９のマイクロプロセッサ２３は、セットトップボックス１の電源の状態を検出し、テレビジョン受信装置２側のパワーオンライン３１を、タイミングＡから時間Ｔ１経過後のタイミングＢでアクティブとする。
【００７１】
これにより、テレビジョン受信装置２のＥＤＩＤメモリ８の電源がリピータ１９側から供給される。この電源供給と同時に、ホットプラグライン３４を経由してＥＤＩＤメモリ８の電源の状態がリピータ１９のマイクロプロセッサ２３に伝送される。さらにこのタイミングＢに、マイクロプロセッサ２３はセットトップボックス１にリピータ１９の状態を知らしめるホットプラグライン３３を非アクティブに保持する。この状態において、マイクロプロセッサ２３のメモリ制御ユニット９３はＥＤＩＤメモリ８のデータ読み出しを開始する。
【００７２】
同じマイクロプロセッサ２３内のメモリ制御ユニット９１は、タイミングＢから時間Ｔ２の間に、メモリ制御ユニット９３が読み出したＥＤＩＤメモリ８の制御データをＥＤＩＤメモリ２７に記憶する処理を行う。この記憶処理の間、セットトップボックス１側のマイクロプロセッサ５は、ホットプラグライン３３の非アクティブ状態を検出している。従って、マイクロプロセッサ５は、ＥＤＩＤメモリ２７へのアクセスを停止するとともに、チューナ復号ユニット３への復号表示パラメータの設定動作や高速デジタル伝送動作等を停止状態に制御する。
【００７３】
ＥＤＩＤ制御データのＥＤＩＤメモリ２７への記憶処理が終了すると、マイクロプロセッサ２３は、セットトップボックス１にこの記憶処理が終了したことを知らしめるため、タイミングＣでホットプラグライン３３をアクティブにする。
【００７４】
ホットプラグライン３３がアクティブになったことにより、セットトップボックス１のマイクロプロセッサ５は、受信側の受信準備ができたと判定できる。
【００７５】
このタイミングＣ以降は、ＤＶＩ規格、ＥＤＩＤ規格及びＨＤＣＰ規格に基づいたデータ伝送が実行される。
【００７６】
さらに、マイクロプロセッサ５のメモリ制御ユニット７１は、ＥＤＩＤメモリ２７にアクセスし、ＥＤＩＤ制御データを取得する。マイクロプロセッサ５は、このＥＤＩＤ制御データに基づきチューナ復号ユニット３を制御する。
【００７７】
この実施形態では、ＥＤＩＤメモリ８から読み出されたＥＤＩＤ制御データのＥＤＩＤメモリ２７への記憶処理が行われている時間Ｔ２の間、セットトップボックス１のマイクロプロセッサ５（メモリ制御ユニット８１）は、リピータ１９のＥＤＩＤメモリ２７へのアクセスが禁止されている。
【００７８】
次に、２つのグラフィックスホストからのデジタル信号が順次伝送可能な状態になる場合の動作を図８を用いて説明する。図８は、ＤＶＤプレーヤ１８及びリピータ１９間、リピータ１９及びテレビジョン受信装置２の間の信号の送受信状態を示すタイムチャートである。
【００７９】
図８では、まずセットトップボックス１からのデジタル信号がリピータ１９を介してテレビジョン受信装置２に伝送されている。次に、ＤＶＤプレーヤ１８からのデジタル信号がリピータ１９を介してテレビジョン受信装置２で受信可能な状態になる。
【００８０】
図８に示すように、ＤＶＤプレーヤ１８がリピータ１９に接続された状態で電源をオンにする等により、パワーオンライン３２がタイミングＡでアクティブになる。リピータ１９のマイクロプロセッサ２３は、このラインのアクティブ状態を検出する。マイクロプロセッサ２３は、このアクティブ状態の検出から所定の時間経過したタイミングＤに、テレビジョン受信装置２へのパワーオンライン３１を非アクティブにする。このパワーオンライン３１の非アクティブへの変更を受けるとほぼ同時に、ホットプラグライン３４も非アクティブにされる。このホットプラグライン３４の状態により、マイクロプロセッサ２３は、テレビジョン受信装置２がリセットされたことを検出できる。これにより、セットトップボックス１からテレビジョン受信装置２へのデータ伝送が中断される。
【００８１】
マイクロプロセッサ２３は、タイミングＤから所定時間経過したタイミングＢに、パワーオンライン３１をアクティブにする。これにより、ＥＤＩＤメモリ８の電源がリピータ１９側から供給される。マイクロプロセッサ２３のメモリ制御ユニット９３は、タイミングＢから時間Ｔ３の間、ＥＤＩＤメモリ８の制御データを読み出す。また、同じマイクロプロセッサ２３内のメモリ制御ユニット９２は、この時間Ｔ３の間、読み出された制御データをリピータ１９側のＥＤＩＤメモリ２８に記憶する処理を行う。
【００８２】
この時間Ｔ３の間は、ＤＶＤプレーヤ１８のマイクロプロセッサ１７はホットプラグライン３５の状態が非アクティブであることを検出する。従って、マイクロプロセッサ１７のメモリ制御ユニット８１は、ＥＤＩＤメモリ２８へのアクセスを停止する。
【００８３】
ＥＤＩＤ制御データのＥＤＩＤメモリ２８への記憶処理が終了すると、リピータ１９のマイクロプロセッサ２３は、ＤＶＤプレーヤ１８にこの記憶処理が終了したことを知らしめるため、タイミングＣでホットプラグライン３５をアクティブにする。ホットプラグライン３５がアクティブになると、ＤＶＤプレーヤ１８のマイクロプロセッサ１７は、受信側の受信準備ができたと判定できる。
【００８４】
ＤＶＤプレーヤ１７内のマイクロプロセッサ１７のメモリ制御ユニット８１は、ＥＤＩＤメモリ２８にアクセスし、ＥＤＩＤ制御データを取得する。マイクロプロセッサ１７は、このＥＤＩＤ制御データに基づき再生ユニット１３を制御する。
【００８５】
この図８の例では、時間Ｔ３の間、マイクロプロセッサ１７は、リピータ１９のＥＤＩＤメモリ２８へのアクセスが禁止される。
【００８６】
図９はリピータ１９の構成の詳細を示す回路ブロック図の一例である。図９は、説明の便宜のため、リピータ１９とＤＶＤプレーヤ１８との間の接続関係は省略して示している。以下、図９に示すリピータ１９の機能を、リピータ１９内のＥＤＩＤメモリ２７からセットトップボックス１のマイクロプロセッサ５が読み出す場合を例に説明する。より具体的には、マイクロプロセッサ５とＥＤＩＤメモリ２７の間の制御データを通信するシリアルリンクを用いた通信を、リピータ１９のマイクロプロセッサ２３がＥＤＩＤメモリ２７への制御データ書込み時間中に停止する。
【００８７】
制御データを通信するシリアルリンクは、ＩＩＣバス規格に基づく通信バスである。このシリアルリンクは、ＩＩＣバス３６のシリアル伝送用クロックライン３６ＣＬとＩＩＣバス３６のシリアルデータライン３６ＤＴの２本の通信路からなる。
【００８８】
この規格では、クロック発生側がマスターとして機能し、他の機器がスレーブとして機能する。マスターは、スレーブに対して書き込み又は読み出しを行う。
【００８９】
ＩＩＣバス３６のクロックライン３６ＣＬやシリアルデータライン３６ＤＴは、マスターとスレーブの双方がオープンドレイン状態で駆動する。マスターとスレーブの双方が非駆動となった場合のみ、論理レベルがＨ（ハイ）レベルとなるように抵抗値が設定される。
【００９０】
マスターがスレーブに対してあるアドレスを指定した場合、スレーブ側がアクノウレジを生成する場合を想定する。この場合、スレーブ側から正常なアクノウレジが発行されなければ、次の書込みや読み出しの状態に移らない。
【００９１】
動作速度の遅い機器の場合、クロックの立ち上がりと立ち下がりの間の間の時間を標準の速度よりも遅らせて通信することができる。この時間を利用することにより、シリアルデータライン３６ＤＴの通信動作を停止することができる。
【００９２】
トランジスタ５１及び５２は、スイッチング素子として機能する。マスターとスレーブの双方を非導通とする方法は、トランジスタ５１及び５２のスイッチをオフにすればよい。具体的には、マイクロプロセッサ２３の端子６３及び６４がＬ（ロー）レベルに設定される。
【００９３】
このように、トランジスタ５１及び５２を非導通とすることにより、スレーブはマスターの要求に対して何ら応答しない。その結果、マスターは待機状態となる。この場合、スレーブがリピータ１９のマイクロプロセッサ２３に、マスターがセットトップボックス１のマイクロプロセッサ５に対応する。
【００９４】
ＩＩＣバス３６が非導通の間、リピータ１９のマイクロプロセッサ２３はＥＤＩＤメモリ８から制御データを読み出す。この制御データの読み出しは、ＩＩＣバス３７のクロックライン３７ＣＬとシリアルデータライン３７ＤＴのシリアルリンクを介して実行される。マイクロプロセッサ２３は、読み出した制御データを端子６１及び６２を介してＩＩＣバス規格に基づきＥＤＩＤメモリ２７に書き込む。
【００９５】
この書込み動作が終了すると、マイクロプロセッサ２３は端子６１及び６２をオープンに設定する。次に、マイクロプロセッサ２３は端子６３及び６４のレベルをＨレベルにする。これにより、トランジスタ５１及び５２のスイッチがオンになり、ＩＩＣバス３５のクロックライン３６ＣＬとシリアルデータライン３６が導通する。その結果、ＥＤＩＤメモリ２７からの制御データの読み出しが可能となる。
【００９６】
マイクロプロセッサ２３の端子６５をＨレベルにすれば、トランジスタ５３のスイッチがオンになる。これにより、ＩＩＣバス３６のＣＬがＬレベルに設定される。これにより、マスターとスレーブの通信を確実に停止することができる。すなわち、マスターとしてのセットトップボックス１のマイクロプロセッサ５のスレーブとしてのリピータ１９側にあるＥＤＩＤメモリ２７に対するアクセスが禁止される。
【００９７】
この場合、メモリ制御ユニットの機能は、マイクロプロセッサ２３に組み込まれたプログラムあるいは回路と、マイクロプロセッサ２３に設けられた各端子とスイッチングトランジスタ等の構成要素により実現される。
【００９８】
このように、マスターとスレーブの間の導通を制御するスイッチング素子をＩＩＣバスに設け、かつこのスイッチング素子のスイッチングを制御する機能をスレーブ側に設ける。これにより、マスターによるスレーブ側のメモリへのアクセスを禁止することができる。なお、スイッチング素子としてトランジスタを用いる場合を示したが、これに限定されない。他のスイッチング素子を用いてもよい。
【００９９】
また、メモリ制御ユニットの機能は、これらトランジスタや端子、プログラムの組合せにより実現される場合に限定されない。例えば、マイクロプロセッサ２３がＥＤＩＤメモリ２７に書込みを禁止する書込み禁止信号を出力し、この書込み禁止信号に基づきＥＤＩＤメモリ２７への書込みが禁止されるように制御してもよい。その他、メモリ制御ユニットを実現する構成は、ハードウェア、ソフトウェア、ファームウェアのいずれか単独の構成で実現されてもよいし、これらの組合せにより実現されてもよい。
【０１００】
前述の図１〜図９の例では、グラフィックスホストとしてのセットトップボックス１やＤＶＤプレーヤ１８とテレビジョン受信装置２との間に、データ中継装置としてのリピータ１９が１つのみ配置されるが、これに限定されない。複数のデータ中継装置をグラフィックスホストと受信器側に配置してもよい。
【０１０１】
図１０は、多段構成のリピータを配置したデータ表示システムのブロック図である。図１０において、図２〜図９に示した構成と同一の構成には同一符号を付し、詳細な説明は省略する。
【０１０２】
セットトップボックス１とテレビジョン受信装置２の間には、３つのリピータ１９ａ、１９ｂ及び１９ｃが配置されており、これらを接続する。これらリピータは、マイクロプロセッサとＥＤＩＤメモリを有する機器であれば、例えばＤＶＤプレーヤ、ＶＴＲ、テレビジョン受信装置など、いかなる機器でもよい。
【０１０３】
セットトップボックス１はリピータ１９ａに対するソース機器である。リピータ１９ａはセットトップボックス１に対するシンク機器である一方、リピータ１９ｂに対するソース機器である。リピータ１９ｂはリピータ１９ａに対するシンク機器である一方、リピータ１９ｃに対するソース機器である。リピータ１９ｃはリピータ１９ｂに対するシンク機器である一方、テレビジョン受信装置２に対するソース機器である。
【０１０４】
リピータ１９ａは、マイクロプロセッサ２３ａとＥＤＩＤメモリ２７ａを有する。マイクロプロセッサ２３ａは、メモリ制御ユニット１０２ａ及び１０３ａを有する。
【０１０５】
リピータ１９ｂは、マイクロプロセッサ２３ｂとＥＤＩＤメモリ２７ｂを有する。マイクロプロセッサ２３ｂは、メモリ制御ユニット１０２ｂ及び１０３ｂを有する。
【０１０６】
リピータ１９ｃは、マイクロプロセッサ２３ｃとＥＤＩＤメモリ２７ｃを有する。マイクロプロセッサ２３ｃは、メモリ制御ユニット１０２ｃ及び１０３ｃを有する。
【０１０７】
セットトップボックス１のマイクロプロセッサ５は、メモリ制御ユニット７１を有する。
【０１０８】
セットトップボックス１とリピータ１９ａは、ＩＩＣバス３６ａ、パワーオンライン３０ａ及びホットプラグライン３３ａにより接続される。ＩＩＣバス３６ａは、メモリ制御ユニット７１とメモリ制御ユニット１０２ａと、ＥＤＩＤメモリ２７ａを接続する。パワーオンライン３０ａは、セットトップボックス１の状態を示すため、マイクロプロセッサ５と２３ａを接続する。ホットプラグライン３３ａは、リピータ１９ａの状態を示すためにマイクロプロセッサ５と２３ａを接続する。
【０１０９】
リピータ１９ａと１９ｂは、ＩＩＣバス３６ｂ、パワーオンライン３０ｂ及びホットプラグライン３３ｂにより接続される。ＩＩＣバス３６ｂは、メモリ制御ユニット１０３ａとＥＤＩＤメモリ２７ｂを接続する。メモリ制御ユニット１０３ｂとＥＤＩＤメモリ２７ｂはバス３６ｂ’により接続される。代替的には、ＩＩＣバス３６ｂがメモリ制御ユニット１０３ａ、１０２ｂ及びＥＤＩＤメモリ２７ｂを接続してもよい。パワーオンライン３０ｂは、リピータ１９ａの状態を示すため、マイクロプロセッサ２３ａと２３ｂを接続する。ホットプラグライン３３ｂは、リピータ１９ｂの状態を示すためにマイクロプロセッサ２３ａと２３ｂを接続する。
【０１１０】
リピータ１９ｂと１９ｃは、ＩＩＣバス３６ｃ、パワーオンライン３０ｃ及びホットプラグライン３３ｃにより接続される。ＩＩＣバス３６ｃは、メモリ制御ユニット１０３ｂとＥＤＩＤメモリ２７ｃを接続する。メモリ制御ユニット１０３ｃとＥＤＩＤメモリ２７ｃはバス３６ｃ’により接続される。代替的には、ＩＩＣバス３６ｃがメモリ制御ユニット１０３ｂ、１０２ｃ及びＥＤＩＤメモリ２７ｃを接続してもよい。パワーオンライン３０ｃは、リピータ１９ｂの状態を示すため、マイクロプロセッサ２３ｂと２３ｃを接続する。ホットプラグライン３３ｃは、リピータ１９ｃの状態を示すためにマイクロプロセッサ２３ｂと２３ｃを接続する。
【０１１１】
リピータ１９ｃとテレビジョン受信装置２は、ＩＩＣバス３６ｄ、パワーオンライン３１ｄ及びホットプラグライン３３ｄにより接続される。ＩＩＣバス３６ｄは、メモリ制御ユニット１０３ｃとＥＤＩＤメモリ８を接続する。パワーオンライン３１ｄは、リピータ１９ｃの状態を示すためマイクロプロセッサ２３ｃとＥＤＩＤメモリ８を接続する。ホットプラグライン３３ｄは、テレビジョン受信装置２の状態を示すためにマイクロプロセッサ２３ｃとＥＤＩＤメモリ８を接続する。
【０１１２】
図６の例と同様に、ＥＤＩＤメモリ８にはテレビジョン受信装置２の表示属性情報を含むＥＤＩＤデータが記憶される。
【０１１３】
ＥＤＩＤメモリ８に記憶された制御データは、マイクロプロセッサ２３ｃを経由してＥＤＩＤメモリ２７ｃに記憶される。この制御データの記憶が完了するまで、マイクロプロセッサ２３ｃは、ホットプラグライン３３ｃを介して、マイクロプロセッサ２３ｂからのＥＤＩＤメモリ２７ｃの制御データへのアクセスを禁止するためのアクセス禁止信号をマイクロプロセッサ２３ｂに出力し、これによりマイクロプロセッサ２３ｂがＥＤＩＤメモリ２７ｃの制御データへアクセスできないようにする。
【０１１４】
マイクロプロセッサ２３ｃによるこのアクセス禁止信号の出力が停止した後、リピータ１９ｂのマイクロプロセッサ２３ｂは、ＥＤＩＤメモリ２７ｂの制御データへのアクセスを開始する。これにより、ＩＩＣバス３６ｃを経由して、制御データが伝送される。マイクロプロセッサ２３ｂのメモリ制御ユニット１０２ｂは、伝送された制御データをＥＤＩＤメモリ２７ｂに書き込む。この制御データのＥＤＩＤメモリ２７ｂへの書込みが完了するまで、マイクロプロセッサ２３ｂはホットプラグライン３３ｂを介してマイクロプロセッサ２３ａにアクセス禁止信号を出力し、これにより、マイクロプロセッサ２３ａによりＥＤＩＤメモリ２７ｂに記憶された制御データへのアクセスができないようにする。
【０１１５】
マイクロプロセッサ２３ｂがアクセス禁止信号の出力を停止した後、マイクロプロセッサ２３ａはＥＤＩＤメモリ２７ｂの制御データへのアクセスを開始する。これにより、ＩＩＣバス３６ｂを経由して、制御データが伝送される。マイクロプロセッサ２３ａのメモリ制御ユニット１０２ａは、伝送された制御データをＥＤＩＤメモリ２７ａに書き込む。この制御データのＥＤＩＤメモリ２７ａへの書込みが完了するまで、マイクロプロセッサ２３ａはホットプラグライン３３ａを介してセットトップボックス１のマイクロプロセッサ５にアクセス禁止信号を出力する。この禁止信号は、マイクロプロセッサ５からのＥＤＩＤメモリ２７ａに記憶された制御データへのアクセスを禁止するための信号である。
【０１１６】
マイクロプロセッサ２３ａがアクセス禁止信号の出力を停止した後、セットトップボックス１のマイクロプロセッサ５は、ＥＤＩＤメモリ２７ａの制御データへのアクセスを開始する。これにより、ＩＩＣバス３６ａを経由して制御データがマイクロプロセッサ５に伝送される。
【０１１７】
マイクロプロセッサ５は、ＥＤＩＤメモリ２７ａへのアクセスにより取得した制御データに基づき、図１０には図示しないチューナ復号ユニット３の復号方法を設定する。
【０１１８】
以上により、セットトップボックス１によるテレビジョン受信装置２側の制御データの読み出し及び復号方法の設定が完了する。設定が完了した後、セットトップボックス１からリピータ１９ａ〜１９ｃを経由したテレビジョン受信装置２へのＤＶＩ規格、ＥＤＩＤ規格及びＨＤＣＰ規格に基づいたデータ伝送が実行される。
【０１１９】
この図１０の例でも、次段におけるマイクロプロセッサ５，２３ａ〜２３ｃからの前段におけるＥＤＩＤメモリ２７ａ〜２７ｃの制御データへのアクセスは、ＥＤＩＤメモリ２７ａ〜２７ｃへの制御データの記憶が完了するまで禁止される。
【０１２０】
従って、テレビジョン受信装置２のＥＤＩＤメモリ８に記憶された制御データは、各リピータでの記憶の途中で伝送されることなく、正確にセットトップボックス１に伝送される。
【０１２１】
図１０の例では、３つのリピータを配置したが、これに限定されない。リピータの数はグラフィックスホストとテレビジョン受信装置との間にいくつ配置されていてもよい。
【０１２２】
各リピータは、制御データの記憶中は、自身に内蔵されたメモリに対するアクセスを禁止する。これにより、誤った値の制御データがソース機器側のデコーダに伝送されることがない。ソース機器側のデコーダは、正しい値の制御データのみでデジタル信号のデコードを実行することができる。従って、デコーダが誤動作しない。
【０１２３】
このように本実施形態によれば、ソース機器であるセットトップボックスやＤＶＤプレーヤが、テレビジョン受信装置の表示属性に不適合な誤った設定でデータをデコードすることが無い。
【０１２４】
変形例
なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
【０１２５】
また、本発明は、コンピュータに所定の手段を実行させるための、あるいはコンピュータを所定の手段として機能させるための、あるいはコンピュータに所定の機能を実現させるためのプログラムを記録したコンピュータ読取り可能な記録媒体としても実施することもできる。
【図面の簡単な説明】
【０１２６】
【図１】本発明の一実施形態に係るデータ表示システムの基本構成を説明するための図。
【図２】同実施形態に係る図１の回路ブロックにＨＤＣＰ規格に準拠したスクランブラとデスクランブラを適用したシステムのブロック図。
【図３】同実施形態に係る複数のグラフィックスホストのデジタル表示ユニットへの接続例を示す図。
【図４】同実施形態に係るグラフィックスホストとデジタル表示ユニットとの間にリピータを介在した図３のデータ表示システムにＥＤＩＤデータの処理機能を追加したデータ表示システムのブロック図。
【図５】同実施形態に係る図４に示すマイクロプロセッサに、メモリ制御ユニットを配置したデジタル表示システムを示す図。
【図６】同実施形態に係る図５に示すデータ表示システムの接続関係の詳細を説明するための図。
【図７】同実施形態に係る図６のデータ表示システムの動作を説明するためのタイムチャート。
【図８】同実施形態に係る２つのグラフィックスホストからのデジタル信号が順次伝送可能な状態になる場合の図６のデータ表示システムの動作を説明するためのタイムチャート。
【図９】同実施形態に係るリピータの構成の詳細を示す回路ブロック図。
【図１０】同実施形態に係る多段構成のリピータを配置したデータ表示システムのブロック図。
【符号の説明】
【０１２７】
１…セットトップボックス、２…テレビジョン受信機、３…チューナ復号ユニット、６…表示ユニット、８…ＥＤＩＤメモリ
【図１】
2005130520.tif 000003
【図２】
2005130520.tif 000004
【図３】
2005130520.tif 000005
【図４】
2005130520.tif 000006
【図５】
2005130520.tif 000007
【図６】
2005130520.tif 000008
【図７】
2005130520.tif 000009
【図８】
2005130520.tif 000010
【図９】
2005130520.tif 000011
【図１０】
2005130520.tif 000012