(57)【要約】【課題】出力解像度や出力階調数等の画像形成条件が変わっても、共通のＦＩＦＯメモリで画像データを処理可能な画像形成装置を提供する。【解決手段】複数本のビームで感光体上を走査する露光手段と、画像形成の対象となる画像データを入力する入力手段と、入力画像データをビーム本数に対応した複数の出力ライン分にわたって記憶するとともに、この記憶した複数の出力ライン分の画像データを出力ラインごとに分離して並列的に出力するＦＩＦＯメモリと、このＦＩＦＯメモリから出力された出力ラインごとの画像データにしたがって露光手段を駆動する駆動手段とを備える画像形成装置の構成として、ＦＩＦＯメモリ１２は、複数の出力ライン分の画像データを記憶する２つのメモリ素子121,122と、当該メモリ素子に対する画像データの書き込み及び読み出しを制御する複数のメモリ制御部(123,124,127,128)と、画像形成条件に応じてメモリ素子と複数のメモリ制御部との接続を切り替えるセレクタ125,126とを有する。【選択図】図３
2005074709.tif 000002
【特許請求の範囲】
【請求項１】
複数本のビームで感光体上を走査する露光手段と、画像形成の対象となる画像データを入力する入力手段と、前記入力手段から入力される画像データを前記ビーム本数に対応した複数の出力ライン分にわたって記憶するとともに、この記憶した複数の出力ライン分の画像データを出力ラインごとに分離して並列的に出力するメモリ手段と、前記メモリ手段から出力された前記出力ラインごとの画像データにしたがって前記露光手段を駆動する駆動手段とを備える画像形成装置であって、
前記メモリ手段は、前記複数の出力ライン分の画像データを記憶する１つ又は複数のメモリ素子と、当該メモリ素子に対する画像データの書き込み及び読み出しを制御する複数のメモリ制御部と、画像形成条件に応じて前記メモリ素子と前記複数のメモリ制御部との接続を切り替える切替部とを有する
ことを特徴とする画像形成装置。
【請求項２】
前記画像形成条件は、出力解像度及び出力階調数の少なくとも一方を含む
ことを特徴とする請求項１記載の画像形成装置。
【請求項３】
前記メモリ手段は、前記切替部による接続の切り替えに基づくメモリ制御モードとして、前記１つ又は複数のメモリ素子に対する画像データの書き込み及び読み出しを複数のメモリ制御部で制御する第１のメモリ制御モードと、前記１つ又は複数のメモリ素子に対する画像データの書き込み及び読み出しを１つのメモリ制御部で制御する第２のメモリ制御モードとを有する
ことを特徴とする請求項１記載の画像形成装置。
【請求項４】
前記メモリ手段は、それぞれ１つのポートを有する複数のメモリ素子と、前記複数のメモリ素子と１：１で対応する複数のメモリ制御部とを有する
ことを特徴とする請求項１記載の画像形成装置。
【請求項５】
前記メモリ手段は、複数のポートを有する１つのメモリ素子と、このメモリ素子のポートと１：１で対応する複数のメモリ制御部とを有する
ことを特徴とする請求項１記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数本のビームを用いて画像の形成を行う画像形成装置に関する。
【背景技術】
【０００２】
ホストコンピュータで作成した画像データを可視画像として用紙等の印刷媒体に出力する出力端末として、電子写真プロセスを用いたプリンタ、複写機、ファクシミリなどの画像形成装置が知られている。この種の画像形成装置では、帯電工程、露光工程、現像工程、転写工程、定着工程等のプロセスを経て用紙（印刷媒体）に画像を形成（印刷出力）する。このうち、露光工程では、その前の帯電工程で一様に帯電された感光体の表面にレーザビームを照射して静電潜像を形成する。
【０００３】
一般に、静電潜像の形成は感光体上でレーザビームを走査することにより行うが、このビーム走査の方式として、感光体の表面を複数本のレーザビームで同時に走査する、いわゆるマルチビーム走査方式を採用すれば、１回のビーム走査で複数の出力ライン分の画像データを処理することができるため、画像形成処理を高速化することが可能となる。マルチビーム走査方式を採用した画像形成装置としては、下記特許文献１，２に記載されたものが知られている。
【０００４】
【特許文献１】特開平８−２３７４３８号公報
【特許文献２】特開平１１−１０５３３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
感光体の表面を１本のレーザビームで走査する、いわゆるシングルビーム走査方式を採用した画像形成装置では、画像形成の対象となる画像データを１ラインずつＦＩＦＯ(first-in first-out)メモリに記憶し、かつこのＦＩＦＯメモリから１ラインの画像データを読み出してビーム走査を行っている。これに対して、マルチビーム走査方式を採用した画像形成装置では、画像形成の対象となる画像データを複数のラインにわたってＦＩＦＯメモリに記憶し、かつこのＦＩＦＯメモリから複数の出力ライン分の画像データを同時に読み出してビーム走査を行う必要がある。したがって、マルチビーム走査方式を採用した場合は、シングルビーム走査方式を採用した場合に比較して、画像形成装置のメモリやその周辺回路の規模が大きくなってしまう。
【０００６】
この点に関して、上記特許文献１，２に記載された画像形成装置では、ＦＩＦＯメモリの構成（データワード幅、ワード数、メモリ本数等）が固定的な扱いとなっている。そのため、出力画像の解像度（出力解像度）や出力画像の階調数（出力階調数）などの画像形成条件が変わる場合は、それぞれの条件に合わせた専用のＦＩＦＯメモリを用意する必要があり、メモリ構成が冗長になってしまう。
【０００７】
一例として、短手寸法が２９７ｍｍで規定されたＡ３サイズの縦向きの用紙（２９７ｍｍの用紙幅の範囲）に対して、出力解像度＝１２００dpi（ドット／インチ）、出力階調数＝２階調で画像データを出力する場合は、１つのメモリに出力画像の２ライン分の画像データ（約２８０００ドット分の画像データ）を記憶する必要があるため、１ビット×３２０００ワードのメモリ構成をもつＦＩＦＯメモリが２つ必要になる。また、出力解像度＝６００dpi、出力階調数＝２５６階調で画像データを出力する場合は、１つのメモリに出力画像の１ライン分の画像データ（約７０００ドットの画像データ）を記憶する必要があるため、８ビット×８０００ワードのメモリ構成をもつＦＩＦＯメモリが１つ必要になる。その結果、１２００dpi／２階調での出力と、６００dpi／２５６階調での出力の両方に対応するには、合わせて２種類、３つのＦＩＦＯメモリが必要になり、メモリサイズも１２８０００ビット（３２０００ビット×２＋６４０００ビット）と大きくなる。なお、出力解像度が６００dpiのときに出力画像の１ライン分の画像データを記憶するだけで済むようになるのは、６００dpiで出力画像の１ラインの画像データを処理することと、１２００dpiで出力画像の２ラインの画像データを処理することとが、実質的に等価となるためである。
【０００８】
本発明は、上記課題を解決するためになされたもので、その目的とするところは、出力解像度や出力階調数などの画像形成条件が変わっても、共通のメモリ手段（ＦＩＦＯメモリ）を用いて画像データを処理することができる画像形成装置を提供することにある。
【課題を解決するための手段】
【０００９】
本発明に係る画像形成装置は、複数本のビームで感光体上を走査する露光手段と、画像形成の対象となる画像データを入力する入力手段と、この入力手段から入力される画像データをビーム本数に対応した複数の出力ライン分にわたって記憶するとともに、この記憶した複数の出力ライン分の画像データを出力ラインごとに分離して並列的に出力するメモリ手段と、このメモリ手段から出力された出力ラインごとの画像データにしたがって露光手段を駆動する駆動手段とを備える画像形成装置であって、メモリ手段は、複数の出力ライン分の画像データを記憶する１つ又は複数のメモリ素子と、当該メモリ素子に対する画像データの書き込み及び読み出しを制御する複数のメモリ制御部と、画像形成条件に応じてメモリ素子と複数のメモリ制御部との接続を切り替える切替部とを有するものである。
【００１０】
この画像形成装置においては、メモリ手段の内部で、１つ又は複数のメモリ素子と複数のメモリ制御部との接続を、出力解像度や出力階調数などの画像形成条件に応じて切替部で切り替えることにより、１つ又は複数のメモリ素子に対する画像データの書き込み及び読み出しを、複数のメモリ制御部で個別に制御したり、１つ（共通）のメモリ制御部で統括的に制御したりすることが可能となる。
【発明の効果】
【００１１】
本発明の画像形成装置によれば、出力解像度や出力階調数などの画像形成条件が変わっても、共通のメモリ手段を用いて画像データを処理することができる。したがって、メモリの種類や必要個数を削減することができる。また、トータルのメモリサイズも縮小することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の具体的な実施の形態について図面を参照しつつ詳細に説明する。
【００１３】
図１は本発明が適用される画像形成装置の露光光学系の構成例を示す概略図である。図１において、感光体１は、図示しないモータの駆動によって矢印方向に回転するもので、全体的にドラム状に形成されている。感光体（感光体ドラム）１の表面は、図示しない帯電器によって一様に帯電されるようになっている。これに対して、露光光学系（露光手段）は、２つの半導体レーザ（ＬＤ）２，３と、２つのコリメータレンズ４，５と、ビームスプリッタ６と、ポリゴンミラー（回転多面鏡）７と、f-θレンズ８と、反射ミラー９とを備えた構成となっている。
【００１４】
各々の半導体レーザ２，３は、一様に帯電された感光体１の表面に静電潜像を形成するためのレーザビーム（レーザ光）をそれぞれ出射（発光）するものである。コリメータレンズ４は、半導体レーザ２から出射されたレーザビームをコリメートし、コリメータレンズ５は、半導体レーザ３から出射されたレーザビームをコリメートするものである。各半導体レーザ２，３から出射されたレーザビームは、それぞれに対応するコリメータレンズ４，５により平行光にされる。ビームスプリッタ６は、コリメータレンズ４，５を経たレーザビームの光路上に配置されている。このビームスプリッタ６は、一方の半導体レーザ２から出射されたレーザビームをそのまま透過するとともに、他方の半導体レーザ３から出射されたレーザビームを直角に偏向することにより、各々のレーザビームを共通のポリゴンミラー７へと導くものである。ただし、ビームスプリッタ６を通過した２本のレーザビームの位置は、ポリゴンミラー７の厚み方向（高さ方向）でずれたものとなる。
【００１５】
ポリゴンミラー７は、図示しないポリゴンモータの駆動によって高速に回転しつつ、その外周部に形成された平面視多角形の反射面の一つに入射した２本のレーザビームを、f-θレンズ８及び反射ミラー９を介して感光体１の表面に照射するとともに、この感光体１上で各々のレーザビームを矢印方向に走査するものである。f-θレンズ８は、ポリゴンミラー７と反射ミラー９との間のビーム光路上に配置されている。反射ミラー９は、f-θレンズ８を透過した２本のレーザビームを感光体１の表面（外周面）に向けて反射するものである。この反射ミラー９で反射された２本のレーザビームの位置は、感光体１の回転方向において、画像の１ライン分又は複数ライン分だけずれたものとなる。ちなみに、本実施形態においては、半導体レーザ２，３から出射された２本のレーザビームが感光体１の回転方向（副走査方向）で互いに隣り合う位置を同時にライン走査するものとなっている。したがって、感光体１の回転方向においては、２本のレーザビームの位置が画像の１ライン分だけずれたものとなる。
【００１６】
上記構成の露光光学系を備える画像形成装置では、画素（ドット）の並びで表される各ラインの画像データのうち、出力画像のＭライン目の画像データに基づく静電潜像が半導体レーザ２から出射されるレーザビームの走査によって感光体１上に形成されるとともに、出力画像のＮライン目（但し、Ｎ，Ｍは共に自然数でＮ≠Ｍの関係を満たす）の画像データに基づく静電潜像が半導体レーザ３から出射されるレーザビームの走査によって感光体１上に形成される。したがって、半導体レーザ２はＭライン目の画像データにしたがって駆動され、半導体レーザ３はＮライン目の画像データにしたがって駆動されることになる。
【００１７】
なお、本実施形態においては、静電潜像の形成のためのビーム走査に適用するレーザビームの本数を２本としているが、本発明は３本又はそれ以上のレーザビームで感光体を同時に走査する画像形成装置であっても適用可能である。
【００１８】
図２は本発明の実施形態に係る画像形成装置のデータ処理系の構成例を示すブロック図である。図２において、画像入力部１１は、画像形成の対象となる画像データを１ページ分にわたって記憶する画像メモリと、この画像メモリに記憶された１ページ分の画像データを１ラインずつ順番にＦＩＦＯメモリ１２に転送する画像メモリコントローラとを有するものである。この画像入力部１１では、例えば、１ページ分の画像データが１ライン目からＺライン目（Ｚは自然数）まで存在する場合は、このＺライン分の画像データを画像メモリに記憶するとともに、１ライン目からＺライン目までの画像データを画像メモリコントローラで順に読み出してＦＩＦＯメモリ１２に転送する。
【００１９】
ＦＩＦＯメモリ１２は、画像入力部１１から入力（転送）される画像データをレーザビームの本数に対応した複数の出力ライン分にわたって記憶するとともに、この記憶した複数の出力ライン分の画像データを出力ラインごとに分離して並列的に出力するものである。ちなみに、本実施形態においては、静電潜像の形成のためのビーム本数を２本としていることから、ＦＩＦＯメモリ１２では、出力画像の２ライン分の画像データを記憶し、これを出力ラインごとに分離して並列的に出力する構成となっている。
【００２０】
設定部１３は、画像入力部１１から入力される画像データを印刷出力する際に適用される画像形成条件を設定するものである。この設定部１３では、画像形成条件として、出力解像度及び出力階調数を設定する。また、設定部１３では、例えば、キー操作等によってユーザが入力した情報や、画像形成の対象となる画像データの種類（テキスト、グラフィックス、写真）などに応じて画像形成条件（出力解像度、出力階調数）を設定する。一般的な事例として、画像データがテキストデータやグラフィックスデータの場合は、解像度重視（相対的に階調数を下げて解像度を上げる）で画像形成条件が設定され、画像データが写真データの場合は、階調性重視（相対的に解像度を下げて階調数を上げる）で画像形成条件が設定される。こうして設定部１３で設定された画像形成条件は、後述するメモリ制御モードの切り替えのための制御用情報としてＦＩＦＯメモリ１２に与えられる。設定部１３からＦＩＦＯメモリ１２に入力される制御用情報は、メモリ制御モードの切り替えを行うセレクタ（後述）を動作させるための制御信号として与えられる。したがって、ＦＩＦＯメモリ１２のセレクタは、設定部１３からの制御用情報（制御信号）にしたがって動作することになる。
【００２１】
変調回路１４，１５は、ＦＩＦＯメモリ１２からほぼ同時に出力される２ライン分の画像データを、それぞれＰＷＭ(Pulse Width Modulation)方式で個別に変調して出力するものである。すなわち、変調回路１４は出力ラインのＭライン目の画像データを変調して出力し、変調回路１５は出力ラインのＮライン目の画像データを変調して出力する。その際、各々の変調回路１４，１５は、変調信号となる出力画像データの画素値の大きさ（ビットデータ）に応じてパルスの幅を変えて変調する。ただし、ＦＩＦＯメモリ１２から出力される画像データを変調回路１４，１５で変調するのは、各々の変調回路１４，１５に入力される画像データが多値（２ビット以上）の場合に限る。
【００２２】
変調回路１４からレーザドライバ（ＬＤドライバ）１６にはレーザビームの点滅（オンオフ）を指示する１ビットの画像データが入力される。そのため、レーザドライバ１６では、変調回路１４から受け取った画像データにしたがって半導体レーザ２を駆動することにより、出力画像のＭライン目の画像データの書き込み（静電潜像の形成）を制御する。これと同様に、変調回路１５からレーザドライバ（ＬＤドライバ）１７にはレーザビームの点滅（オンオフ）を指示する１ビットの画像データが入力される。そのため、レーザドライバ１７では、変調回路１５から受け取った画像データにしたがって半導体レーザ３を駆動することにより、出力顔図のＮライン目の画像データの書き込み（静電潜像の形成）を制御する。
【００２３】
上記構成のデータ処理系を備える画像形成装置においては、画像形成の対象となる画像データが画像入力部１１からＦＩＦＯメモリ１２に１ラインずつ順に入力される。そうすると、ＦＩＦＯメモリ１２では、設定部１３から通知される画像形成条件（出力解像度、出力階調数の設定条件）に基づくメモリ制御モード（詳細は後述）で動作することにより、出力ラインごとの画像データをそれぞれに対応する変調回路１４，１５に転送する。変調回路１４，１５では、必要に応じて各ラインの画像データをＰＷＭ方式で変調した後、それぞれに対応するＬＤドライバ１６，１７に画像データを転送する。ＬＤドライバ１６は、変調回路１４から入力された画像データにしたがって半導体レーザ２を駆動し、ＬＤドライバ１７は、変調回路１５から入力された画像データにしたがって半導体レーザ３を駆動する。その結果、出力画像のＭライン目の画像データに対応する静電潜像は、半導体レーザ２から出射されたレーザビームの走査によって感光体１上に書き込まれ、出力画像のＮライン目の画像データに対応する静電潜像は、半導体レーザ３から出射されたレーザビームの走査によって感光体１上に書き込まれる。
【００２４】
図３は本発明の実施形態で採用したＦＩＦＯメモリ１２の内部構成を示す概略図である。図示のようにＦＩＦＯメモリ１２は、２つのメモリ素子１２１，１２２と、２つの同期ＦＩＦＯコントローラ１２３，１２４と、２つのセレクタ（ＳＥＬ）１２５，１２６と、２つの非同期吸収ＦＩＦＯ１２７，１２８とを備えて構成されている。このうち、同期ＦＩＦＯコントローラ１２３，１２４と非同期吸収ＦＩＦＯ１２７，１２８は、それぞれビーム本数に対応して、これと同じ数分だけ設けられる。
【００２５】
各々のメモリ素子１２１，１２２は、例えば１つのポート（入出力ポート）を有するＲＡＭ(Random Access Memory)を用いて構成されるものである。メモリ素子１２１のポートは、同期ＦＩＦＯコントローラ１２３のメモリ制御用端子に接続されている。また、前記同期ＦＩＦＯコントローラ１２３のメモリ制御用端子はセレクタ１２５の一方の入力端子とも接続されている。また、セレクタ１２５の他方の入力端子は、同期ＦＩＦＯコントローラ１２４のメモリ制御用端子に接続されている。そして、セレクタ１２５の出力端子がメモリ素子１２２のポートに接続されている。この場合、セレクタ１２５は、２つの同期ＦＩＦＯコントローラ１２３，１２４のいずれか一方をメモリ素子１２２に選択的に接続するように切り替え動作を行う。各々のメモリ素子１２１，１２２のデータ記憶容量は、当該画像形成装置で想定されている最大の出力解像度で画像データを出力する際に、少なくとも２ライン分の画像データを記憶し得る大きさに設定される。
【００２６】
同期ＦＩＦＯコントローラ１２３，１２４は、メモリ素子１２１，１２２に対する画像データの書き込み及び読み出しを制御するものである。非同期吸収ＦＩＦＯ１２７，１２８は、ＦＩＦＯメモリ１２における画像データの入力側（取り込み側）と出力側（取り出し側）での同期ずれを吸収するためのバッファメモリである。非同期吸収ＦＩＦＯ１２７，１２８の１ワードのビット数は、出力階調数が２５６階調に設定された場合に対応し得るように８ビットに設定されている。また、非同期吸収ＦＩＦＯ１２７，１２８のデータ記憶容量は、露光光学系からの画像データの取り出し要求に応じてＦＩＦＯメモリ１２から変調回路１４，１５に遅延なく画像データを転送し得る大きさに設定されている。
【００２７】
各々の同期ＦＩＦＯコントローラ１２３，１２４の入力端子には、画像入力部１１からＦＩＦＯメモリ１２に転送された各ラインの画像データが入力される構成となっている。また、一方の同期ＦＩＦＯコントローラ１２３の出力端子は、非同期吸収ＦＩＦＯ１２７の入力端子とセレクタ１２６の一方の入力端子にそれぞれ接続され、他方の同期ＦＩＦＯコントローラ１２４の出力端子は、セレクタ１２６の他方の入力端子に接続されている。そして、セレクタ１２６の出力端子が非同期吸収ＦＩＦＯ１２８の入力端子に接続されている。この場合、セレクタ１２６は、２つの同期ＦＩＦＯコントローラ１２３，１２４のいずれか一方を非同期吸収ＦＩＦＯ１２８に選択的に接続するように切り替え動作を行う。メモリ制御用端子とは、メモリ素子１２１，１２２に対して画像データを書き込んだり画像データを読み出したりするためのメモリ制御信号を、それぞれに対応するメモリ素子１２１，１２２との間でやり取りする際に用いられるものである。
【００２８】
上記構成のＦＩＦＯメモリ１２を備える画像形成装置においては、設定部１３で設定された画像形成条件（出力解像度及び出力階調数の設定条件）に応じて、２つのセレクタ１２５，１２６が、それぞれに対応する機能部の間で接続の切り替えを行う。２つのセレクタ１２５，１２６による接続の切り替えに基づくメモリ制御モードとしては、２つのモードが存在する。
【００２９】
第１のメモリ制御モードは、２つのメモリ素子１２１，１２２に対する画像データの書き込み及び読み出しと、２つの非同期吸収ＦＩＦＯ１２７，１２８への画像データの書き込みを、２つの同期ＦＩＦＯコントローラ１２３，１２４を用いて制御するモードである。具体的には、メモリ素子１２２と同期ＦＩＦＯコントローラ１２４とをセレクタ１２５で接続し、かつ同期ＦＩＦＯコントローラ１２４と非同期吸収ＦＩＦＯ１２８とをセレクタ１２６で接続することにより、ＦＩＦＯメモリ１２を図４（Ａ）に示すような構成とする。これにより、ＦＩＦＯメモリ１２の内部には、同期ＦＩＦＯコントローラ１２３とメモリ素子１２１とを対にした同期ＦＩＦＯと、同期ＦＩＦＯコントローラ１２４とメモリ素子１２２とを対にした同期ＦＩＦＯとが構成される。また、一方の同期ＦＩＦＯ（１２３，１２１）には非同期吸収ＦＩＦＯ１２７が対応し、他方の同期ＦＩＦＯ（１２４，１２２）には非同期吸収ＦＩＦＯ１２８が対応したものとなる。
【００３０】
第２のメモリ制御モードは、２つのメモリ素子１２１，１２２に対する画像データの書き込み及び読み出しと、２つの非同期吸収ＦＩＦＯ１２７，１２８への画像データの書き込みを、１つ（共通）の同期ＦＩＦＯコントローラ１２３を用いて制御するモードである。具体的には、メモリ素子１２２と同期ＦＩＦＯコントローラ１２３とをセレクタ１２５で接続し、かつ同期ＦＩＦＯコントローラ１２３と非同期吸収ＦＩＦＯ１２８とをセレクタ１２６で接続することにより、ＦＩＦＯメモリ１２を図４（Ｂ）に示すような構成とする。これにより、ＦＩＦＯメモリ１２の内部には、同期ＦＩＦＯコントローラ１２３と２つのメモリ素子１２１，１２２とを対にした同期ＦＩＦＯが構成される。また、この同期ＦＩＦＯ（１２３，１２，１２２）には、２つの非同期吸収ＦＩＦＯ１２７，１２８が対応したものとなる。この場合、同期ＦＩＦＯコントローラ１２３は、２つのメモリ素子１２１，１２２を見かけ上１つのメモリ素子として取り扱うことが可能となる。
【００３１】
このようにＦＩＦＯメモリ１２の構成を切り替え可能とすることにより、出力解像度や出力階調数などの画像形成条件が変わる場合でも、共通のＦＩＦＯメモリ１２を用いてデータ処理を行うことが可能となる。したがって、メモリの種類は従来に比べて１種類少なくて済み、メモリの必要個数も従来に比べて１つ少なくて済むようになる。また、トータルのメモリサイズも従来に比べて半分（６４０００ビット）で済むようになる。
【００３２】
具体的な画像形成の事例として、Ａ４サイズの縦向きの用紙に出力解像度＝１２００dpi（ドット／インチ）、出力階調数＝２階調の条件（以下、第１の画像形成条件）で画像データを出力する場合と、出力解像度＝６００dpi、出力階調数＝２５６階調の条件（以下、第２の画像形成条件）で画像データを出力する場合を想定すると、ＦＩＦＯメモリ１２の処理動作は以下のようになる。
【００３３】
先ず、設定部１３が第１の画像形成条件に設定した場合は、これに基づくセレクタ１２５，１２６の接続の切り替え動作により、上記図４（Ａ）に示す第１のメモリ制御モードにしたがってＦＩＦＯメモリ１２が動作する。この場合、用紙上での１ラインの画像データは約１４０００個のドット（画素）で表現されるため、メモリ素子１２１，１２２のデータ記憶容量としては、２ライン分の画像データを記憶し得るように３２０００ビットの容量を確保する必要がある。そこで、各々のメモリ素子１２１，１２２を例えば１６ビット×２０００ワードのＲＡＭで構成したとすると、入力画像の奇数ラインの画像データは同期ＦＩＦＯコントローラ１２３からの指示にしたがってメモリ素子１２１に書き込まれ、入力画像の偶数ラインの画像データは同期ＦＩＦＯコントローラ１２４からの指示にしたがってメモリ素子１２２に書き込まれる。また、メモリ素子１２１に書き込まれた奇数ラインの画像データは、当該メモリ素子１２１に次の奇数ラインの画像データを書き込むときに、同期ＦＩＦＯコントローラ１２３からの指示にしたがって非同期吸収ＦＩＦＯ１２７に読み出され、メモリ素子１２２に書き込まれた偶数ラインの画像データは、当該メモリ素子１２２に次の偶数ラインの画像データを書き込むときに、同期ＦＩＦＯコントローラ１２４からの指示にしたがって非同期吸収ＦＩＦＯ１２８に読み出される。こうして非同期吸収ＦＩＦＯ１２７，１２８に読み出された奇数ラインと偶数ラインの画像データは、露光光学系によるレーザビームの走査周期に合わせた（同期した）タイミングでＦＩＦＯメモリ１２から変調回路１４，１５へと転送される。
【００３４】
また、設定部１３が第２の画像形成条件に設定した場合は、これに基づくセレクタ１２５，１２６の接続の切り替え動作により、上記図４（Ｂ）に示す第２のメモリ制御モードにしたがってＦＩＦＯメモリ１２が動作する。この場合、用紙上での１ラインの画像データは約７０００個のドット（画素）で表現されるため、メモリ素子１２１，１２２のデータ記憶容量としては、１ライン分の画像データを記憶し得るように８０００ビットの容量を確保する必要がある。そこで、各々のメモリ素子１２１，１２２を上記同様に１６ビット×２０００ワードのＲＡＭで構成したとすると、入力画像のライン前半の画像データは同期ＦＩＦＯコントローラ１２３からの指示にしたがってメモリ素子１２１に書き込まれ、入力画像のライン後半の画像データは同期ＦＩＦＯコントローラ１２３からの指示にしたがってメモリ素子１２２に書き込まれる。また、メモリ素子１２１に書き込まれたLライン目(Lは任意の整数)の画像データは、これに続く（L+1）ライン目の画像データをメモリ素子１２２に書き込むときに、同期ＦＩＦＯコントローラ１２３からの指示にしたがって非同期吸収ＦＩＦＯ１２７，１２８にそれぞれ読み出され、メモリ素子１２２に書き込まれたLライン目の画像データは、これに続く(L+1)ライン目の画像データをメモリ素子１２１に書き込むときに、同期ＦＩＦＯコントローラ１２３からの指示にしたがって非同期吸収ＦＩＦＯ１２７，１２８にそれぞれ読み出される。こうして非同期吸収ＦＩＦＯ１２７，１２８に読み出された奇数ライン又は偶数ラインの画像データは、露光光学系によるレーザビームの走査周期に合わせた（同期した）タイミングでＦＩＦＯメモリ１２から変調回路１４，１５へと転送される。
【００３５】
ここで、上記第２のメモリ制御モードでＦＩＦＯメモリ１２が動作する場合は、各々のメモリ素子１２１，１２２に対して画像データの書き込みと読み出しを同時に実行することができない。そのため、本実施形態においては、各々のメモリ素子１２１，１２２において、１ワード分のメモリ領域に複数画素分の画像データ（画素値）を格納し得るように、１ワードのビット数を１６ビットに設定している。これにより、各々のメモリ素子１２１，１２２に対しては、１ワード分のメモリ領域に２５６階調（８ビット）の画像データを２個ずつ格納することができる。したがって、各ラインの画像データを１画素目から順に取り込んでＲＡＭに書き込む際には、図５に示すように、１画素目と２画素目の画像データ（画素値）が入力された時点で、それら２画素分の画像データ（１６ビットのデータ）をまとめて１ワード分のメモリ領域に書き込む。以降同様に、２画素分の画像データが入力されるたびに、これを１ワード分のメモリ領域にまとめて書き込む。その結果、画像データの取り込み（入力）が画素単位で２回行われるたびに、ＲＡＭに対する画像データ（画素値）の書き込みが１回行われるようになる。そのため、２画素目の画像データを取り込んだ後は、画像データの取り込みと同じ周期で、ＲＡＭに対する画像データの書き込みと読み出しを交互に行うことができる。その結果、ＲＡＭに１ライン分の画像データを書き込んでいる途中であっても、この画像データをＲＡＭから順に読み出して出力することが可能となる。
【００３６】
ただし、１ワード分のメモリ領域に複数画素分の画素データを書き込んだ場合は、そこから画像データを読み出して非同期吸収ＦＩＦＯ１２７，１２８に格納した後で、元々の画素列の並びに合わせたパラレル／シリアル変換を行う必要がある。パラレル／シリアル変換を行うデータ変換回路（不図示）は、ＦＩＦＯメモリ１２内の非同期吸収ＦＩＦＯ１２７，１２８から変調回路１４，１５に至るデータ転送路の途中に設けられる。
【００３７】
なお、上記実施形態においては、画像形成条件の一例として、出力解像度と出力階調数を挙げたが、例えば出力解像度が固定（変更無し）で出力階調数だけが変更になる場合や、出力階調数が固定で出力解像度だけが変更になる場合でも、それに合わせてＦＩＦＯメモリ１２のメモリ制御モード（セレクタ１２５，１２６による接続）を適宜切り替えることにより、共通のＦＩＦＯメモリ１２で対応することが可能となる。
【００３８】
また、上記実施形態においては、メモリ素子１２１，１２２をシングルポートＲＡＭで構成した場合について説明したが、本発明はこれに限らず、複数のポート（入出ポート）を有する、いわゆるマルチポートＲＡＭでメモリ素子を構成することも可能である。この場合、同期ＦＩＦＯコントローラ１２３，１２４と非同期吸収ＦＩＦＯ１２７，１２８は、それぞれメモリ素子のポートと１：１で対応するものとなる。
【００３９】
図６はマルチポートＲＡＭを用いた場合のＦＩＦＯメモリ１２の構成例を示す概略図である。この図６においては、マルチポートＲＡＭの一例として、２つのポート(Port1,Port2）を有するＲＡＭ（デュアルポートＲＡＭ）を用いてメモリ素子１２９を構成している。そして、メモリ素子１２９の一方のポート（Port1）を同期ＦＩＦＯコントローラ１２３のメモリ制御用端子とセレクタ１２５の一方の入力端子にそれぞれ接続している。また、セレクタ１２５の他方の入力端子を同期ＦＩＦＯコントローラ１２４のメモリ制御用端子に接続するとともに、セレクタ１２５の出力端子をメモリ素子１２９の他方のポート（Port2）に接続している。これ以外の接続関係は上記図３の場合と同様である。
【００４０】
上記図６に示すＦＩＦＯメモリ１２を第１のメモリ制御モードで動作させる場合は、メモリ素子１２９の他方のポート（Port2）と同期ＦＩＦＯコントローラ１２４とをセレクタ１２５で接続し、かつ同期ＦＩＦＯコントローラ１２４と非同期吸収ＦＩＦＯ１２８とをセレクタ１２６で接続することにより、ＦＩＦＯメモリ１２を図７（Ａ）に示すような構成とする。また、第２のメモリ制御モードで動作させる場合は、メモリ素子１２９の他方のポート（Port2）と同期ＦＩＦＯコントローラ１２３とをセレクタ１２５で接続し、かつ同期ＦＩＦＯコントローラ１２３と非同期吸収ＦＩＦＯ１２８とをセレクタ１２６で接続することにより、ＦＩＦＯメモリ１２を図７（Ｂ）に示すような構成とする。これにより、上記実施形態と同様に、１つ（共通）のＦＩＦＯメモリ１２で第１の画像形成条件と第２の画像形成条件の両方に対応することが可能となる。
【図面の簡単な説明】
【００４１】
【図１】本発明が適用される画像形成装置の露光光学系の構成例を示す概略図である。
【図２】本発明の実施形態に係る画像形成装置のデータ処理系の構成例を示すブロック図である。
【図３】本発明の実施形態で採用したＦＩＦＯメモリの内部構成を示す概略図である。
【図４】ＦＩＦＯメモリの動作モードの切り替えを説明する図である。
【図５】メモリ素子に対する画像データの書き込みと読み出しのタイミングを説明する図である。
【図６】マルチポートＲＡＭを用いた場合のＦＩＦＯメモリの構成例を示す概略図である。
【図７】マルチポートＲＡＭを用いた場合のＦＩＦＯメモリの動作モードの切り替えを説明する図である。
【符号の説明】
【００４２】
１…感光体、２，３…半導体レーザ、１１…画像入力部、１２…ＦＩＦＯメモリ、１３…設定部、１４，１５…変調回路、１６，１７…ＬＤドライバ、１２１，１２２…メモリ素子、１２３，１２４…同期ＦＩＦＯコントローラ、１２５，１２６…セレクタ、１２７，１２８…非同期吸収ＦＩＦＯ
【図１】
2005074709.tif 000003
【図２】
2005074709.tif 000004
【図３】
2005074709.tif 000005
【図４】
2005074709.tif 000006
【図５】
2005074709.tif 000007
【図６】
2005074709.tif 000008
【図７】
2005074709.tif 000009