(57)【要約】【課題】  データの再生開始部分における同期データを正確に検出可能とする。【解決手段】  それぞれ同期データと所定量の情報データからなる複数の同期ブロックから構成される情報データ列を再生する装置であって、前記情報データ列に関連したタイミング信号と前記情報データ列とを入力する入力手段と、前記入力手段により前記情報データ列の前に入力されたタイミング信号を検出するタイミング信号検出手段と、前記入力手段により入力された情報データ列から前記同期データを検出する同期検出手段と、前記タイミング信号検出手段の出力に応じて前記同期検出手段の検出動作を制御する制御手段とを備える。【選択図】  図１
2005228419.tif 000002
【特許請求の範囲】
【請求項１】
それぞれ同期データと所定量の情報データからなる複数の同期ブロックから構成される情報データ列を再生する装置であって、
前記情報データ列に関連したタイミング信号と前記情報データ列とを入力する入力手段と、
前記入力手段により前記情報データ列の前に入力されたタイミング信号を検出するタイミング信号検出手段と、
前記入力手段により入力された情報データ列から前記同期データを検出する同期検出手段と、
前記タイミング信号検出手段の出力に応じて前記同期検出手段の検出動作を制御する制御手段とを備える再生装置。
【請求項２】
前記複数の同期ブロックはそれぞれ、前記情報データ列内での前記同期ブロックの位置に関するＩＤデータを含み、
前記同期検出手段の出力に応じて前記情報データ列から前記ＩＤデータを検出するＩＤ検出手段と、
前記ＩＤ検出手段により検出されたＩＤデータに応じて前記入力手段により入力された情報データ列を記憶する記憶手段とを備え、
前記制御手段は更に、前記タイミング検出手段の出力に応じて前記ＩＤ検出手段の検出動作を制御することを特徴とする請求項１記載の再生装置。
【請求項３】
前記ＩＤ検出手段は、検出した前記ＩＤデータを保持するレジスタを有し、前記制御手段は前記タイミング検出手段の出力に応じて所定値を前記レジスタにプリセットすることを特徴とする請求項２記載の再生装置。
【請求項４】
前記制御手段は前記情報データ列の先頭の同期ブロックのＩＤデータに応じた値を前記所定値として前記レジスタにプリセットすることを特徴とする請求項３記載の再生装置。
【請求項５】
前記制御手段は更に、前記レジスタに保持されたＩＤデータと、次に検出された前記同期ブロックのＩＤデータとの連続性に基づいて前記記憶手段による前記情報データ列の記憶動作を制御することを特徴とする請求項３または４記載の再生装置。
【請求項６】
前記制御手段は、前記連続性があると確認した場合に前記検出したＩＤデータに対応する同期ブロックの情報データを記憶し、前記連続性がないと確認した場合に前記情報データの記憶を禁止するよう前記記憶手段を制御することを特徴とする請求項５記載の再生装置。
【請求項７】
前記制御手段は、前記タイミング検出手段の出力に応じて前記情報データ列における先頭の同期ブロックの同期データのタイミングを予測し、前記同期検出手段により前記先頭の同期ブロックの同期データが検出されない場合、前記予測したタイミングに応じて前記ＩＤデータの検出を行うよう前記ＩＤ検出手段を制御することを特徴とする請求項２記載の再生装置。
【請求項８】
前記タイミング信号は複数のタイミング信号ブロックから構成され、前記タイミング信号ブロックはそれぞれ、前記タイミング信号内におけるブロック位置に係る位置データを含み、前記タイミング信号検出手段は前記複数のタイミング信号ブロックを検出することを特徴とする請求項１記載の再生装置。
【請求項９】
前記タイミング信号検出手段は検出した前記タイミング信号の位置データに応じて所定のタイミングで検出信号を出力し、前記制御手段は前記検出信号に応じて前記同期検出手段の検出動作を制御することを特徴とする請求項８記載の再生装置。
【請求項１０】
前記同期検出手段は前記情報データ列と前記同期データに対応したデータパターンを持つ所定のパターンデータとを比較し、一致したことを示す一致信号を出力する比較手段と、前記比較手段から出力される一致信号をマスクするマスク手段とを有し、前記制御手段は前記検出信号に応じて前記マスク手段によるマスクタイミングを制御することを特徴とする請求項９記載の再生装置。
【請求項１１】
前記制御手段は、前記検出信号に応じて、前記情報データ列中の先頭の同期ブロックの同期データが入力すべきタイミングの近傍において前記マスク手段によるマスク動作をオープンとするよう前記マスク手段を制御することを特徴とする請求項１０記載の再生装置。
【請求項１２】
前記制御手段はカウンタを有し、前記検出信号に応じて前記カウンタのカウント値を所定値にセットすると共に、前記同期データを検出すべきタイミングにおいて前記同期検出手段が前記同期データを検出しなかったことに応じてカウントを行い、前記カウンタの値が所定値になったことに応じて前記マスク動作をオープンとするよう前記マスク手段を制御することを特徴とする請求項１０記載の再生装置。
【請求項１３】
前記入力手段は、記録媒体から前記タイミング信号と前記情報データ列とを再生する再生手段を含むことを特徴とする請求項１から１２のいずれかに記載の再生装置。
【請求項１４】
前記記録媒体はテープ状記録媒体を含み、前記タイミング信号は前記テープ状記録媒体上に形成された多数のトラックの先端の所定の領域に記録され、前記情報データ列は前記タイミング信号に引き続いて記録されていることを特徴とする請求項１３記載の再生装置。
【請求項１５】
前記情報データは画像データと音声データとを含むことを特徴とする請求項１から１４の何れかに記載の再生装置。
【請求項１６】
前記画像データと音声データはＭＰＥＧ方式にて符号化されていることを特徴とする請求項１５記載の再生装置。
【請求項１７】
それぞれ同期データと所定量の情報データからなる複数の同期ブロックから構成される情報データ列を再生する方法であって、
前記情報データ列に関連したタイミング信号と前記情報データ列とを入力する入力処理と、
前記入力手段により前記情報データ列の前に入力されたタイミング信号を検出するタイミング信号検出処理と、
前記入力された情報データ列から前記同期データを検出する同期検出処理とを備え、
前記タイミング信号検出手段の出力に応じて前記同期検出手段の検出動作を制御することを特徴とする再生方法。
【請求項１８】
前記複数の同期ブロックはそれぞれ、前記情報データ列内での前記同期ブロックの位置に関するＩＤデータを含み、
前記同期検出処理の出力に応じて前記情報データ列から前記ＩＤデータを検出するＩＤ検出処理と、
前記ＩＤ検出処理により検出されたＩＤデータに応じて前記入力された情報データ列を記憶手段に記憶する記憶処理とを備え、
前記タイミング検出手段の出力に応じて前記ＩＤ検出手段の検出動作を制御することを特徴とする請求項１７記載の再生方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は再生装置に関し、特には再生データ列中の同期データの検出に関する。
【背景技術】
【０００２】
従来、この種の装置としてデジタルＶＴＲが知られている。
【０００３】
デジタルＶＴＲでは、通常、所定量のデジタルデータを一まとめとしたブロック（以下シンクブロックと呼ぶ）の先頭に、他の部分ではほとんど現れないパターンのデータ（同期パターン、シンクパターンと呼ぶ）を付加することで、デジタルデータの区切りを見つけられるようにしている。
【０００４】
しかしながら、シンクパターン中にエラーが混入してシンクが検出できないこと（ミスシンク）、あるいは、他の部分ではほとんど現れないパターンを使っていても、シンクパターンではない部分がエラーの混入でシンクパターンになってしまうこと（疑似シンク）は、ある程度避けられない。また、情報によってはデジタルデータ列としてシンクパターンと同じパターンとなってしまうこと（これも疑似シンク）も発生する場合がある。
【０００５】
そこで、ミスシンクの対策として、一度シンクパターンを捕らえたら、デジタルデータのサンプルを計数することで次のシンクパターン位置を推定し、次のシンクパターンがエラーで検出できなかった場合でも検出されたものとして処理を行う構成が考えられている。
【０００６】
また、疑似シンクの対策としては、一度シンクパターンを捕らえたら、次のシンクブロックの先頭近傍まではシンクを検出しないように構成することが、例えば、特許文献１に記載されている。
【特許文献１】特開昭６３−９００７３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、前述の様なミスシンク及び擬似シンクの対策は全て、着目しているシンクブロック以前のシンクブロックのシンクパターンが捕らえられていることを前提としているので、各トラック先頭のシンクブロックはこの様な対策が取れず、検出しづらくなる。
【０００８】
更に、各トラックの先頭部分はヘッドがテープに接触してすぐの部分であり、ヘッドとテープとの当たりが他の部分と比べて悪いこともあって、正確にシンクデータを検出することが難しくなる。
【０００９】
本発明はこの様な問題を解決することを目的とする。
【００１０】
本発明の他の目的は、データの再生開始部分における同期データを正確に検出可能とする処にある。
【課題を解決するための手段】
【００１１】
前記問題を解決し、目的を達成するため、本発明は、それぞれ同期データと所定量の情報データからなる複数の同期ブロックから構成される情報データ列を再生する装置であって、前記情報データ列に関連したタイミング信号と前記情報データ列とを入力する入力手段と、前記入力手段により前記情報データ列の前に入力されたタイミング信号を検出するタイミング信号検出手段と、前記入力手段により入力された情報データ列から前記同期データを検出する同期検出手段と、前記タイミング信号検出手段の出力に応じて前記同期検出手段の検出動作を制御する制御手段とを備える。
【発明の効果】
【００１２】
本発明によれば、正確且つ安定して同期データを検出することができる。
【発明を実施するための最良の形態】
【００１３】
以下、本発明の実施の形態について、図面を用いて詳細に説明する。以下に説明する実施形態では、本発明を周知のデジタルＶＴＲに適用した場合について説明する。図１は本発明が適用されるＶＴＲ１００の再生系の構成を示す図である。
【００１４】
図１において、回転ヘッド１０１は二つのヘッド素子により交互にテープＴの多数のトラックをトレースし、テープＴに記録されているデータを再生して再生回路１０２に出力する。再生回路１０２はアンプ、イコライザによりヘッド１０１の出力データを処理し、更に、再生データからデジタルデータを検出して同期検出回路１０３、ＩＴＩ検出回路１０５、ＩＤ検出回路１０７、及びメモリ１１５に出力する。
【００１５】
ＳＷＰ生成回路１１８は回転ヘッドの回転位相を示すＰＧ信号に応じてヘッド１０１の二つのヘッド素子を切り替えるためのヘッドスイッチパルスを生成し、再生回路１０２及びエッジ検出回路１１９に出力する。
【００１６】
再生回路１０２はこのヘッドスイッチパルスに基づいて二つのヘッド素子を交互に切り替えて出力を受ける。また、エッジ検出回路１１９は、ヘッドスイッチパルスの立ち上がりエッジと立下りエッジをそれぞれ検出し、検出パルスをマスク制御回路１０４及びカウンタ１０６に出力する。
【００１７】
ここで、本形態における再生データの構成について説明する。図２の２０１は１トラックに記録されたデータの様子を示す図である。テープＴには、図２の２０１に示した多数のヘリカルトラックが記録されており、回転ヘッド１０１はテープ上に形成された多数のトラックを走査してデータを再生する。
【００１８】
本形態では、１トラックに対し、ＩＴＩ（Ｔｒａｃｋ  Ｉｎｓｅｒｔ  Ｉｎｆｏｒｍａｔｉｏｎ）データ２０１ａ、メインデータ２０１ｂ、サブコードデータ２０１ｃの順にデータが記録されており、メインデータは１７０個程度のシンクブロックで構成されている。ＩＴＩデータ２０１ａはクロックを再生するためのデータやトラックに関する情報などを含むデータである。
【００１９】
２０２はＩＴＩデータ２０１ａの構成を示す図であり、ＩＴＩデータ２０１ａは、プレシンク２０２ａ（１４００ビット）、ＳＳＡ（Ｓｔａｒｔ  Ｓｙｎｃ  Ａｒｅａ）（１８３０ビット）、ＴＩＡ（Ｔｒａｃｋ  Ｉｎｆｏｒｍａｔｉｏｎ  Ａｒｅａ）２０２ｃ（３０ビット）、及び、ポストシンク２０２ｄ（２８０ビット）で構成されている。プレシンク２０２ａとポストシンク２０２ｄは、ビットクロックを再生するため及びトラッキングトーンを重畳するためのデータであり、意味のある情報は記録されていない。
【００２０】
ＳＳＡ２０２ｂはスタートシンクエリアと呼ばれ、それぞれ同期データ（１０ビット）と、ＳＳＡ内で０から６０まで１づつ増加する数値データ（２０ビット）を含む６１個のブロックで構成されており、トラック上の位置を示している。ＴＩＡ２０２ｃはトラックインフォメーションエリアと呼ばれ、このトラックの基本的な情報である、アプリケーション、トラックピッチ、パイロットフレームの各情報が記録されている。ＴＩＡ２０２ｃは同じ情報が入った三個のブロックで構成される。
【００２１】
２０３はメインデータ２０１ｂの各シンクブロックの構成を示す図である。
【００２２】
一つのシンクブロックはシンクデータ２０３ａ（２バイト）、ＩＤ２０２ｂ（２バイト）、ＩＤのエラーを検出するためのＩＤパリティ２０２ｃ（１バイト）、ＭＰＥＧ２のストリームデータ２０３ｄ（７７バイト）及び、データパリティ（８バイト）の８５バイトのデータで構成されている。
【００２３】
ＩＴＩ検出回路１４１は再生回路から出力された再生データ列中から図２に示したＩＴＩデータを検出し、タイミングパルスをマスク制御回路１０４、カウンタ１０６、レジスタ１０９、ステートマシン１１４に出力する。本形態では、ＳＳＡ２０２ｂ内の何れかのブロックを検出した場合に、そのブロックの位置データに基づいてＴＩＡ２０２ｃの先頭位置のタイミングを予測し、ＴＩＡ２０２ｃの先頭位置でＩＴＩ検出パルスを発生する。
【００２４】
図２に示した様に、ＩＴＩ２０２にはエラー訂正コードは付いていないが、ＳＳＡ２０２ｂの各ブロックには一つづつ数値が増加する数値データが含まれており、ＩＴＩ検出回路１０５は、多少エラーが混入しても６１個のブロックのうちの何れかのブロックを検出することは容易である。そして、何れかのブロックの数値を検出した時点で、そのブロックの数値データに基づいて、ＴＩＡ２０２ｃの先頭位置を認識することができる。
【００２５】
同期検出回路１０３は再生回路１０２から出力された再生データ列中から図２に示したシンクデータ２０３ａを検出し、マスク制御回路１０４及びカウンタ１０６に検出パルスを出力する。
【００２６】
図３は同期検出回路１０７の構成を示す図である。
【００２７】
再生回路１０２からの再生データ列が入力端子３０１から比較回路３０３に入力される。メモリ３０５は２バイトのシンクパターンを記憶しており、比較回路３０３は入力された再生データ列とメモリ３０５からのシンクパターンを比較し、一致したら検出パルスをマスク回路３０７に出力する。
【００２８】
マスク回路３０７は後述の如くマスク制御回路１０４からのマスク制御信号に従って比較回路３０３からの検出パルスをマスクし、マスクオープンの状態で出力されたパルスのみを出力端子３０９より出力する。
【００２９】
カウンタ１０６は各トラックのブロック数をカウントするブロックカウンタ、各ブロック内のデータ数をカウントするシンボルカウンタ及び、これら各カウンタのカウント値に基づいて各種のタイミング信号を発生するタイミング信号発生回路からなる。
【００３０】
ブロックカウンタはエッジ検出回路１１９からのエッジパルスでリセットされ、同期検出回路１０３からの検出パルスをカウントする。また、シンボルカウンタは同期検出回路１０３からの出力パルスに応じてリセットされ、図示しないＰＬＬで生成された、再生データに位相同期したクロックをカウントする。また、ブロックカウンタ及びシンボルカウンタはＩＴＩ検出回路１０５の出力するパルスに応じて規定値にプリセットされる。プリセットする値は、図２に示したＴＩＡ２０２ｃの先頭位置と、メインデータ２０１ｂの最初のシンクデータとのビット間隔に対応した所定の値である。
【００３１】
ＩＤ検出回路１０７は、カウンタ１０６のシンボルカウンタのカウント値に基づいて、再生データからＩＤデータとＩＤパリティデータを抽出し、ＩＤデータをスイッチ１１０、比較回路１１２及びメモリ１１５に出力すると共に、ＩＤデータとＩＤパリティデータをＩＤＰ演算回路１０８に出力する。
【００３２】
ＩＤＰ演算回路１０８はＩＤ検出回路１０７より検出されたＩＤデータとＩＤパリティデータとを用いて所定の演算処理を施すことで、ＩＤデータもしくはＩＤパリティデータ中のエラーを検査し、検査結果を示す二値信号をスイッチ１１０、１１１及びステートマシン１１４に出力する。
【００３３】
スイッチ１１０はＩＤパリティ演算回路１０８からの検査結果に応じて、検査の結果エラーがない場合には接続状態となってＩＤ検出回路１０７からのＩＤデータをレジスタ１０９に出力し、エラーがある場合には開放状態となる。一方、スイッチ１１１はＩＤパリティ演算回路１０８によりエラーありの出力が得られた場合には接続状態となって演算回路１１３からの予測ＩＤデータをレジスタ１０９に出力し、エラーなしの場合には開放状態となる。
【００３４】
レジスタ１０９はスイッチ１１０あるいはスイッチ１１１から出力されたＩＤデータを記憶する。演算回路１１３はレジスタ１０９に記憶されたＩＤデータの値に１を加算し、次に検出されると予測されるシンクブロックのＩＤデータの値を持つ予測ＩＤデータを生成し、比較回路１１２とスイッチ１１１に出力する。
【００３５】
このようにスイッチ１１０とスイッチ１１１を制御することにより、ＩＤＰ演算回路１０８によりエラー無しの検査結果が得られた場合にはＩＤ検出回路１０７により新たに検出されたＩＤデータがレジスタ１０９に出力され、エラーありの検査結果が得られた場合には演算回路１０により得られた予測ＩＤデータがレジスタ１０９に出力される。
【００３６】
また、ＩＴＩ検出回路１０５から検出パルスが加えられた際には、レジスタ１０９はこのトラックのメインデータ２０１ｂにおける最初のシンクブロックのＩＤから１減算した値にプリセットされる。これにより、トラック先頭のブロックのシンクデータが検出されなかった際には、プリセットされた値に１加算した値を予測ＩＤデータとして用いるようにしている。
【００３７】
比較回路１１２はＩＤ検出回路１０７により新たに得られたＩＤデータと予測ＩＤデータとを比較し、この比較結果を示す二値データをステートマシン１１４に出力する。このように、本形態では、比較回路１１２によりＩＤデータの連続性を確認している。
【００３８】
ステートマシン１１４はレジスタ等から構成され、ＩＴＩ検出回路１０５の検出パルス、ＩＤＰ演算回路１０８の検査結果及び、比較回路１１２の比較結果に基づいてメモリ１１５に対する再生データの書き込み動作を制御する。
【００３９】
信号処理回路１１６はメモリ１１５から読み出された画像データ、音声データに対してパリティデータを用いたエラー訂正復号処理、記録時に対応した復号処理等の処理を施し、出力端子１１７を介して出力する。
【００４０】
マスク制御回路１０４はＩＴＩ検出回路１０５からのＩＴＩ検出パルス及び同期検出回路１０３からの検出パルスに基づいて、同期検出回路１０３によるシンクパターンの検出を制御する。
【００４１】
次に、ステートマシン１１４の動作について説明する。
【００４２】
図４はステートマシン１１４の動作を説明するための状態遷移図である。
【００４３】
図４においては、ＩＤＰ演算回路１０８の検査結果がエラー無しであったときｉｄＧ、エラーありであったときにｉｄＮＧとしている。また、比較回路１１２による比較結果が一致していたときｃｍｐＧ、不一致であったときｃｍｐＮＧとしている。
【００４４】
ｉｄＮＧの場合には再生されたＩＤデータにエラーがあり、比較回路１１２による比較動作ができないので、ステートマシン１１４に入力される情報は、ｉｄＮＧ、ｉｄＧ且つｃｍｐＧ、ｉｄＧ且つｃｍｐＮＧの三つとなる。また、ステートマシン１１４にはカウンタ１０６のブロックカウンタよりタイミング信号が出力されており、１シンクブロックに１回、状態遷移が許可される。
【００４５】
図４において、ステートマシン１１４はエッジ検出回路１１９からのエッジパルスによりリセットされ、ｉｄｌｅ状態４０１となる。
【００４６】
ここで、状態遷移が許可されたタイミングでｉｄＧが検出されると、ｗａｉｔ１状態４０２に状態遷移する。ｗａｉｔ１状態４０２においては直前にｉｄＧであったＩＤデータがレジスタ１０９に記憶されている。
【００４７】
ｗａｉｔ１状態４０２において次に状態遷移が許可されたときに、ｉｄＧかつｃｍｐＧであれば、ＩＤデータの連続性が確認されたので、ｌｏｃｋ１状態４０５に状態遷移する。一方、ｉｄＮＧの場合は新たにＩＤデータが得られないので比較動作は行われず、スイッチ１１０が開放状態となり、スイッチ１１１により演算回路１１３からの予測ＩＤデータがレジスタ１０９に出力される。そして、ｗａｉｔ２状態４０３に遷移する。
【００４８】
ｗａｉｔ２状態４０３において状態遷移が許可されたタイミングで、ｉｄＧ且つｃｍｐＧであればＩＤデータの連続性が確認されたため、ｌｏｃｋ１状態４０５に状態遷移する。一方、ｉｄＮＧの場合は新たにＩＤデータが得られないので比較動作は行われず、スイッチ１１０は開放状態となり、スイッチ１１１により演算回路１１２からの予測ＩＤデータがレジスタ１０９に出力される。そして、ｗａｉｔ３状態４０４に遷移する。
【００４９】
ｗａｉｔ３状態４０４において状態遷移が許可されたタイミングで、ｉｄＧ且つｃｍｐＧであればＩＤデータの連続性が確認されたため、ｌｏｃｋ１状態４０５に状態遷移する。一方、ｉｄＮＧの場合は、３回連続してｉｄＧが得られず、先に正しく検出されたＩＤデータと新たに検出されるＩＤデータとのデータ間隔が長くなってしまい、たとえ予測ＩＤデータと新たに検出されたＩＤデータとの比較結果が一致した場合でも信頼性が低くなってしまうので、再びｉｄｌｅ状態４０１に遷移し、新たにｉｄＧを待つ。
【００５０】
ｌｏｃｋ１状態４０５において状態遷移が許可されたタイミングで、ｉｄＧ且つｃｍｐＧであれば、ＩＤデータの連続性が確認されているのでそのままｌｏｃｋ１状態４０５を保持する。一方、ｉｄＮＧであった場合、新たにＩＤデータが得られないので比較動作は行われず、スイッチ１１１は演算回路１１２からの予測ＩＤデータを選択してレジスタ１０９に出力する。そして、ｌｏｃｋ２状態４０６に遷移する。
【００５１】
ｌｏｃｋ２状態４０６において状態遷移が許可されたタイミングで、ｉｄＧ且つｃｍｐＧであればＩＤデータの連続性が確認されたため、ｌｏｃｋ１状態４０５に状態遷移する。一方、ｉｄＮＧの場合は新たにＩＤデータが得られないので比較動作は行われず、スイッチ１１１は演算回路１１２からの予測ＩＤデータを選択してレジスタ１０９に出力する。そして、ｌｏｃｋ３状態４０７に遷移する。
【００５２】
ｌｏｃｋ３状態４０７において状態遷移が許可されたタイミングで、ｉｄＧ且つｃｍｐＧであればＩＤデータの連続性が確認されたため、ｌｏｃｋ１状態４０５に状態遷移する。一方、ｉｄＮＧの場合には、ｗａｉｔ３状態４０４と同様、３回連続してｉｄＧが得られず、先に正しく検出されたＩＤデータと新たに検出されるＩＤデータとのデータ間隔が長くなってしまい、たとえ予測ＩＤデータと新たに検出されたＩＤデータとの比較結果が一致した場合でも信頼性が低くなってしまうので、再びｉｄｌｅ状態４０１に遷移し、新たにｉｄＧを待つ。
【００５３】
また、ｗａｉｔ１、ｗａｉｔ２、ｗａｉｔ３、ｌｏｃｋ１、ｌｏｃｋ２、ｌｏｃｋ３の各状態において状態遷移が許可されたタイミングで、ｉｄＧ且つｃｍｐＮＧであった場合には、ＩＤＰの検査結果はＩＤデータのエラー無しとなっているが、ＩＤデータが不連続になっており、ｗａｉｔ１状態４０２に遷移して新たに検出されるＩＤデータとの連続性を確認するように制御している。
【００５４】
以上の各状態のうち、ｌｏｃｋ１状態４０５、ｌｏｃｋ２状態４０６及びｌｏｃｋ３状態４０７の各状態がＩＤデータの連続性が確認されている捕捉状態であり、ステートマシン１１４はｌｏｃｋ１状態４０５、ｌｏｃｋ２状態４０６及びｌｏｃｋ３状態４０７のいずれかの状態である場合にハイレベルとなる２値信号を発生し、マスク制御回路１０４及びメモリ１１５に出力する。
【００５５】
メモリ１１５にはステートマシン１１４からの制御信号と共にＩＤ検出回路１０７からのＩＤデータも出力されており、ステートマシン１１４からの制御信号が捕捉状態を示している時に供給されるＩＤデータ応じたアドレスに再生データを記憶する。また、捕捉状態以外の時には再生データの記憶を禁止する。
【００５６】
また、ＩＴＩ検出回路１０５よりタイミングパルスが得られた場合には、状態遷移が許可されたタイミングの例外として、ｉｄｌｅ状態４０１からｗａｉｔ１状態４０２に状態遷移する。ＩＴＩ検出回路１０５がタイミングパルスを出力するタイミングは信頼性が高く、また、ＩＴＩ直後ということで続いて再生されるべきＩＤの値も既知であるので、ｗａｉｔ１状態４０２に移行させることで、次に状態遷移が許可されたタイミングｉｄＧかつｃｍｐＧであれば、ＩＤデータの連続性が確認されなくてもｌｏｃｋ１状態４０５に移行させて捕捉状態とする。
【００５７】
次に、マスク制御回路１０４の動作について説明する。
【００５８】
図５はマスク制御回路１０４の構成を示すブロック図である。
【００５９】
入力端子５０１には同期検出回路１０３からの検出パルスが入力され、カウンタ５０４に加えられる。
【００６０】
また、入力端子５０２にはＩＴＩ検出回路１０５からのＩＴＩ検出パルスが入力され、カウンタ５０４に加えられる。
【００６１】
カウンタ５０４には１シンクブロックに１回カウンタ１０６からのタイミングパルスが出力される。カウンタ５０４はこのタイミングパルスが入力されたときに、入力端子５０１からの検出パルスがハイレベルであったときには所定値ｎ（ｎは１以上の整数）をロードする。また、タイミングパルスが入力されたときに入力端子５０１からの検出がローレベルであった場合には一つダウンカウントする。したがって、ｎシンクブロック連続してシンクデータが検出できない場合にカウンタ５０４のカウント値が０となる。また、ＩＴＩ検出パルスが入力された際には別または同じ規定値にプリセットされる。
【００６２】
カウンタ５０４は自身のカウント値が０のときにローレベルとなり、それ以外の値のときにはハイレベルとなる２値信号を発生し、アンド回路５０６に出力する。
【００６３】
また、入力端子５０３にはカウンタ１０６のシンボルカウンタのカウント値が入力される。演算回路５０５はこのカウント値を用いて演算を行い、シンクデータが入力される近傍の数ビット期間だけローレベルとなり、それ以外の期間はハイレベルとなる２値信号を生成してアンド回路５０６に出力する。アンド回路５０６はカウンタ５０４の出力と演算回路５０５の出力との論理積をとって出力端子５０７を介して同期検出回路１０３に出力する。
【００６４】
従って、カウンタ５０４が０以外の値の時に、演算回路５０５からの出力信号に応じた２値信号がアンド回路５０６から出力されることになる。
【００６５】
カウンタ１０６内のシンボルカウンタは１シンクブロックのデータ量、例えば７５０ビットだけクロックを計数すると０に戻るように構成されているため、正常にシンクデータを検出できた場合、０に戻った瞬間に同期検出回路１０３から同期検出パルスが入るはずである。カウンタ５０４は予め決められた値、例えば２にプリセットされるが、同期検出パルスが入力されなかった場合は一つづつ減算され、最終的には０になる。
【００６６】
カウンタ５０４が０になっているときは、同期信号が規定の間隔で来なくなっていることを示しており、これを制御信号として同期検出回路１０３に出力することで、シンクマスクをオープンする。
【００６７】
この様子を図６を用いて説明する。
【００６８】
図６の６０１は同期検出回路１０３から出力される検出パルスであり、シンクデータが等間隔で検出されている様子を示しており、点線はシンクデータが検出されなかったことを示している。６０２はカウンタ５０４の数値であり、シンクデータが検出されている場合は２にプリセットされており、シンクデータが検出されない場合は減算され、最終的には０となる。６０３はシンクマスク信号であり、論理Ｈはシンクを検出しないようにマスクしていることを示す。６０３に示すように、カウンタ５０４が０でない場合は疑似シンクをマスクし、カウンタ５０４の出力が０になった際にはマスクをオープンする。
【００６９】
また、ＩＴＩ検出回路１０５からＩＴＩ検出パルスが出力された時には、別または同じ規定値にカウンタ５０４をプリセットすることで、すぐに疑似シンクをマスクするようにしている。
【００７０】
図７はこの様子を示している。図７の７０１がＩＴＩ検出パルスであり、このＩＴＩ検出パルスが出力されると７０３に示すようにカウンタ５０４は２にプリセットされることで、シンクマスク７０４は直ぐにマスク状態となる。さらに、前述の様に、ＩＴＩ検出パルスによりカウンタ１０６を所定値にプリセットすることにより、トラックの最初のシンクデータの近傍ではマスクが一時的にオープンされるため、シンク検出パルス７０２ａが得られる。これらの動作と、既に説明した予測ＩＤデータのプリセットとを組み合わせて用いることにより、例えトラック最初のシンクデータがエラーで取れなかった場合でも、最初のシンクデータが本来検出されるべきタイミングでシンクパルスを出力してデータを再生することができ、また、疑似シンクを排除することも可能となる。
【００７１】
次に、図８のタイミングチャートを用いてステートマシン１１４の動作を説明する。
【００７２】
図において８０１はＳＷＰ生成回路１１８から得られるヘッドスイッチパルスであり、この各エッジでマスク制御回路１０４、カウンタ１０６がリセットされ、ステートマシン１１４がｉｄｌｅ状態になる。
【００７３】
８０２はＩＴＩ検出回路１０５からのＩＴＩ検出パルスであり、このパルスが入力されることにより、ステートマシン１１４はｗａｉｔ１状態に遷移する。更に図示しないカウンタ１０６のプリセットとカウンタ５０４のプリセットによりマスク信号８０６がマスク状態になる。
【００７４】
次に、８０４の様にシンクが検出され、８０５のようにＩＤパリティの検査結果がＯＫとなると、ステートマシン１１４はｌｏｃｋ１状態に遷移し、メモリ１１４に再生データの記憶を指示する。また、トラックの最初のシンクデータが検出できなかった場合でも、ＩＴＩ検出パルスによるレジスタ１０９へのプリセットにより、ＩＤが予測可能となるので、直ちにメモリ１１４へ再生データの書き込みを開始することが可能となる。
【００７５】
以上述べたように、本形態では、ＩＴＩ検出パルスを用いて、シンクデータの検出パルスの出力タイミングを制御するカウンタ１０６と予測ＩＤデータを保持するレジスタ１０９をプリセットすることにより、その後再生されるシンクブロックにタイミングを合わせることができ、トラック最初のシンクデータを検出できない場合でも、トラック最初のシンクブロックのデータを正確に検出することができる。
【００７６】
また、ＩＴＩ検出パルスに応じてシンク検出のためのマスクを有効にすることで、ＩＴＩが検出された以降の疑似シンクを直ちにマスクすることができる。
【００７７】
また、ＩＴＩ検出パルスに応じて、再生データシンクブロック中のＩＤを予測するためのレジスタをプリセットすることにより、最初のシンクデータを検出できない場合でもＩＤを予測することが出来、最初のシンクブロックのデータからから直ちにメモリへの書き込みを開始することができる。
【００７８】
更に、ＩＴＩ検出パルスに応じて、再生データのメモリへの書き込みを制御するステートマシンを待ち受け状態にプリセットすることにより、トラックの先頭ではＩＤの連続性を確認することなく、最初シンクブロックのデータから直ちにメモリへの書き込みを開始することが出来る。
【００７９】
なお、本実施形態では、ＩＴＩ検出パルスあるいは、同期検出回路からの出力信号に応じてカウンタ１０６に所定値をプリセットし、同期データを検出できなった場合にダウンカウントして、カウント値が０になったときにマスクをオープンにしていたが、例えば、ＩＴＩパルスあるいは同期検出出力に応じてカウンタをリセットし、同期データを検出する度にカウントアップし、カウント値が所定値になったときにマスクをオープンするように構成してもよい。
【００８０】
また、前述の実施形態では、本発明をデジタルＶＴＲに対して適用した場合について説明したが、これ以外にも、伝送路を介して入力した情報データ中の同期ブロックにおける同期データ及びＩＤデータを検出する構成に対して、同様に本発明を適用可能であり、同様の効果をもつ。
【図面の簡単な説明】
【００８１】
【図１】本発明が適用されるＶＴＲの構成例を示す図である。
【図２】本発明の実施形態で扱うデータの構成を示す図である。
【図３】同期検出回路の構成を示す図である。
【図４】ステートマシンの動作を説明するための図である。
【図５】マスク制御回路の構成を示すブロック図である。
【図６】同期検出動作を説明するためのタイミングチャートである。
【図７】同期検出動作を説明するためのタイミングチャートである。
【図８】同期検出動作を説明するためのタイミングチャートである。
【図１】
2005228419.tif 000003
【図２】
2005228419.tif 000004
【図３】
2005228419.tif 000005
【図４】
2005228419.tif 000006
【図５】
2005228419.tif 000007
【図６】
2005228419.tif 000008
【図７】
2005228419.tif 000009
【図８】
2005228419.tif 000010