(57)【要約】【課題】  画像形成に供される複数の水平同期信号の間の誤差を簡単に補正する。【解決手段】  電源が投入されると、誤差検出部１により、ＢＤ−Ａ＃に対してのＢＤ−Ｂ＃のディレイ値が格納され、ＢＤ−Ｂ＃に対してのＢＤ−Ａ＃のディレイ値が格納される。そして、格納されたディレイ値に基づき、ＣＰＵ１により出力タイミングに誤差のある水平同期信号が判定され、判定された水平同期信号に対して、誤差補正部２により出力タイミングの誤差が補正される。【選択図】  図１
2005053194.tif 000002
【特許請求の範囲】
【請求項１】
複数の水平同期信号を用いて画像形成を行う画像形成装置において、
前記複数の水平同期信号の出力タイミングの誤差を検出する誤差検出手段と、
該誤差検出手段により出力タイミングの誤差が検出された場合に、前記複数の水平同期信号の間に出力タイミングの誤差があるか否かを判定する判定手段と、
該判定手段により出力タイミングの誤差があると判定された水平同期信号に対して誤差を補正する誤差補正手段と
有することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の水平同期信号を用いて画像形成を行う画像形成する電子写真方式の画像形成装置に関するものである。
【背景技術】
【０００２】
従来から、複数のレーザビームを使用して高速に画像形成することができる電子写真方式の画像形成装置が知られており、この画像形成装置においては、これら複数のレーザビームに対して、それぞれ、複数のレーザビームをＯＮ／ＯＦＦ制御するに際して水平方向の同期をとるための信号が用意されている。
【０００３】
そして、これら複数の水平同期信号間に誤差が発生した場合、記録用紙に出力される結果が主走査方向にずれてしまう（ジッターが発生する）ので、これを防止するため、プリントエンジン側で、生産量を増加してもばらつかないように、物理的にプロセス精度を向上させるように構成されていた。
【０００４】
【特許文献１】特開平０８−０２５６８６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、近年の高解像度・高速性を追求するプリントエンジンの仕様に合せるため、非常に高い動作周波数が要求されるが、この要求に応えてプロセス精度を物理的に向上させると、これに伴ってプリントエンジンのコストがアップすることになった。また、プリントエンジン側から生成される水平同期信号は、ビデオコントローラ側からみると、非同期の信号制御であるから、万が一、水平同期信号間に誤差があっても、それを検査したり、補正したりするのは非常に難かしかった。
【０００６】
そこで、本発明の目的は、上記のような問題点を解決し、画像形成に供される複数の水平同期信号の間の誤差を簡単に補正することができる画像形成装置を提供することにある。
【課題を解決するための手段】
【０００７】
請求項１の発明は、複数の水平同期信号を用いて画像形成を行う画像形成装置において、前記複数の水平同期信号の出力タイミングの誤差を検出する誤差検出手段と、該誤差検出手段により出力タイミングの誤差が検出された場合に、前記複数の水平同期信号の間に出力タイミングの誤差があるか否かを判定する判定手段と、該判定手段により出力タイミングの誤差があると判定された水平同期信号に対して誤差を補正する誤差補正手段と有することを特徴とする。
【発明の効果】
【０００８】
以上説明したように、本発明によれば、上記のように構成したので、画像形成に供される複数の水平同期信号の間の誤差を簡単に補正することができる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
＜第１の実施の形態＞
図１は本発明の第１の実施の形態を示す。これは、２つのレーザビームを使用したレーザビームプリンタの例であり、誤差検出部１と、誤差補正部２と、ＣＰＵ１０７とが、アドレス及びデータ情報を転送するためのシステムバス１０８を介して相互に接続してあり、誤差補正部２がビデオコントローラ３に接続してある。ＣＰＵ１０７は、システムバス１０８に接続してある各部を制御するものである。
【００１０】
図２は図１の誤差検出部１の構成を示す。図２において、１０７は図１と同一部分を示す。１０１、１０２はカウンタであり、２つの水平同期信号のそれぞれに関して、イネーブル期間中のみ、ビデオクロック原振のビデオクロックに同期してフリーランするものである。１０３、１０４はＤ−Ｆ／Ｆであり、一方の水平同期信号のイネーブル期間中にカウントアップした値を他方の水平同期信号により取り込むものである。１０５、１０６はインバータであり、カウンタ１０１、１０２のクリア信号を作るものである。
【００１１】
図３は図１の誤差補正部２の構成を示す。図３において、１０７は図１と同一部分を示す。２０１、２０２はシフトレジスタであり、複数の水平同期信号それぞれに関して、ビデオクロックに同期してシフトした信号を生成するものである。２０３、２０４はセレクタであり、シフトレジスタ２０１、２０２により生成されたシフトした信号と、元の水平同期信号とから、現在のシステムの動作に最適なものを選択するものである。
【００１２】
次に、図４を参照して動作を説明する。まず、電源が投入されると（Ｓ４０１）、図示しないＲＯＭよりイニシャルチェック用プログラムが読み出され、内部に使用するメモリのチェックや外部Ｉ／Ｆのチェックが行なわれる。このブート処理の一環として、エンジン部を仮起動し（Ｓ４０２）、エンジン部から２つのレーザビームのそれぞれに対しての水平同期信号（以下、これら水平同期信号をＢＤ−Ａ＃及びＢＤ−Ｂ＃といい、＃はローアクティブであることを表す。）を出力させる（Ｓ４０３）。この時、誤差検出部１により、ＢＤ−Ａ＃に対してのＢＤ−Ｂ＃のディレイ値をＤ−Ｆ／Ｆ１０３に格納し、逆にＢＤ−Ｂ＃に対してのＢＤ−Ａ＃のディレイ値をＤ−Ｆ／Ｆ１０４に格納する（Ｓ４０４）。この詳細なタイミングは図５に示す。
【００１３】
そして、Ｄ−Ｆ／Ｆ１０３、１０４の値をＣＰＵ１０７がリード（Ｓ４０５）した結果、Ｄ−Ｆ／Ｆ１０３、１０４の値が共に０であれば（Ｓ４０６）、２本の水平同期信号は完全に誤差なく出力されているので、補正をかける必要はなく（Ｓ４０７）、セレクタ２０３、２０４のＳＬ端子にＣＰＵ１０７が適正値を設定しなくてもデフォルト値、すなわち元の水平同期信号を選択して（ＢＤ−Ａ′＃とＢＤ−Ａ＃は同一、ＢＤ−Ｂ′＃とＢＤ−Ｂは同一）、それをビデオコントローラ３の図示しないビデオ制御部へ出力すれば、それぞれの信号に同期して、ビデオコントローラ３はエンジン部にビデオ信号を送出する（Ｓ４０８、Ｓ４０９）。
【００１４】
他方、Ｄ−Ｆ／Ｆ１０３、１０４の値をＣＰＵ１０７がリード（Ｓ４０５）した結果、０以外の値が格納されていれば（Ｓ４０６）、すなわち２本の水平同期信号間に誤差がある場合、ＣＰＵ１０７はそのリードした値から、早い方の水平同期信号にディレイを加算して誤差を補正する必要がある。つまり、シフトレジスタ２０１及びセレクタ２０３のパス（ＢＤ−Ａ′＃）かシフトレジスタ２０２及びセレクタ２０４のパス（ＢＤ−Ｂ′＃）のどちらかのＳＬ端子に、ＣＰＵ１０７は適正値を設定しなければならない（Ｓ４１０）。
【００１５】
例えば、図５においては、Ｄ−Ｆ／Ｆ１０３のリードした値は２であるので、ＣＰＵ１０７はセレクタ２０３の入力端子の中から、シフトレジスタ２０１でＢＤ−Ａ＃をビデオクロックの２周期分だけディレイした信号を選択してＢＤ−Ａ′＃とするよう、セレクタ２０３のＳＬ端子に適正値をライトする（Ｓ４１１）。他方、Ｄ−Ｆ／Ｆ１０４のリードした値は０なのでＢＤ−Ｂ＃に補正をかける必要はなく、元の水平同期信号を選択するよう、セレクタ２０４のＳＬ端子はデフォルト値のままでよい（Ｓ４１２）。
【００１６】
図５の例は、ＢＤ−Ａ＃がＢＤ−Ｂ＃より早く発生した場合である。この順番が逆になると、誤差値を示すＤ−Ｆ／ＦがＤ−Ｆ／Ｆ１０４となるが、異なるのはこの点だけで、以降のシステムの動作に影響を及ぼさないので、説明は省く。
【００１７】
以上のようにして選択されたＢＤ−Ａ′＃及びＢＤ−Ｂ′＃信号をビデオコントローラの図示しないビデオ制御部へ出力すれば、エンジン部から出力されたものと水平同期信号間に誤差があっても、それを補正した信号に同期してビデオコントローラはエンジン部にビデオ信号を送出する。
【００１８】
なお、一度セレクタ２０３及びセレクタ２０４のＳＬ端子に適正値をライトすれば、ＣＰＵ１０７が再設定するか、もしくは電源をＯＦＦするまで、この状態が有効なのは言うまでもない。
【００１９】
以上説明したように、本実施の形態によれば、ビデオコントローラ側で２本の水平同期信号間にたとえ誤差があったとしても、それをデジタル的に検出可能とし、更にその誤差を補正して以後動作するという効果がある。
【００２０】
＜第２の実施形態＞
本実施の形態は第１の実施の形態との比較でいえば、誤差検出部１により２本の水平同期信号間に誤差があるか否かを検出するまでの動作は同様であるが、図示しないＲＯＭ内のプログラムにより、ＣＰＵ１０７のリードしたＤ−Ｆ／Ｆ１０３、１０４の値が規定値以内に収まっているかどうかにより、プリントエンジンのプロセス精度のばらつきが使用条件に適合するかどうかを検査するようにした点が異なる。
【００２１】
本実施の形態では、図５のような場合、Ｄ−Ｆ／Ｆ１０３のリードした値が２であるのに対して、Ｄ−Ｆ／Ｆ１０４のリードした値が０であるが、図示しないＲＯＭ内のプログラムにより、規定値を２と設定していれば、本システムを含むプリントエンジンは使用条件に適合するものと判断される。
【００２２】
また、図示しないＲＯＭ内のプログラムで規定値を１と設定していれば、Ｄ−Ｆ／Ｆ１０３のリードした値である２は、規定値を越える誤差範囲となるので、本システムを含むプリントエンジンは使用条件に適合しないものと判断される。
【００２３】
本実施の形態によれば、ビデオコントローラ側で２本の水平同期信号間に誤差があるか否かを検出し、その値が規定値以内に収まっているかどうかで、プリントエンジンが使用条件に適合するかを検査できるという効果がある。
【００２４】
＜第３の実施の形態＞
本実施の形態は第１の実施の形態との比較でいえば、誤差補正部の構成が異なる。すなわち、第１の実施の形態では、誤差検出部１により２つの水平同期信号の間の出力タイミングの誤差を検出し、誤差補正部２では、それぞれの水平同期信号をビデオクロックに同期して、先の誤差分だけシフトさせるようにした。
【００２５】
これに対して、本実施の形態では、図１の誤差補正部２に代えて、図６に示す構成を持つ誤差補正部６０２を採用し、この誤差補正部６０２により、誤差分に対応するディレイ値を先に決めて、そのディレイ値だけ、元の水平同期信号にマスクをかけることができるようにした。その他の構成は第１の実施形態と同様である。
【００２６】
したがって、本実施の形態によれば、第１の実施の形態と同様の効果を奏することができる。
【００２７】
＜第４の実施の形態＞
本実施の形態では、最初の立ち上げ時に誤差検出部１により検出した２本の水平同期信号間の誤差、すなわち、ＣＰＵ１０７がリードしたＤ−Ｆ／Ｆ１０３、１０４の値を、そのプリントエンジンに固有な値として、ＥＥＰＲＯＭ（electrically erasable/programmable read only memory）にイニシャルデータとして書き込み、以降の立ち上げ時には、そのＥＥＰＲＯＭのデータをＣＰＵ１０７がリードし、誤差補正部２に適正値をライトするようにした。これにより、常に立ち上げの際、誤差検出部２を動作させなくても、水平同期信号間の誤差を補正できるようになった。
【００２８】
本実施の形態によれば、ブート処理時にいつもエンジン部を仮起動する必要がなくなるので、立ち上げまでに要する時間が短縮されるという効果があると共に、第１の実施の形態と同様の効果も合わせて奏することができる。
【００２９】
以下に本発明の実施態様の例を列挙する。
【００３０】
〔実施態様１〕  複数の水平同期信号を用いて画像形成を行う画像形成装置において、
前記複数の水平同期信号の出力タイミングの誤差を検出する誤差検出手段と、
該誤差検出手段により出力タイミングの誤差が検出された場合に、前記複数の水平同期信号の間に出力タイミングの誤差があるか否かを判定する判定手段と、
該判定手段により出力タイミングの誤差があると判定された水平同期信号に対して誤差を補正する誤差補正手段と
有することを特徴とする画像形成装置。
【００３１】
〔実施態様２〕  実施態様１において、前記誤差検出手段は、
前記複数の水平同期信号のうちの第１の水平同期信号がイネーブルになってから第２の水平同期信号がイネーブルになるまでの間にビデオクロックをカウントするカウント手段と、
該カウント手段のそれぞれのカウント値が全て０であれば出力タイミングに誤差がないと判定し、そうでなければ、出力タイミングに誤差があると判定する判定手段と
を有することを特徴とする画像形成装置。
【００３２】
〔実施態様３〕  実施態様１において、前記誤差補正手段は、前記複数の水平同期信号のうち出力タイミングが早い方の水平同期信号をディレイして補正することを特徴とする画像形成装置。
【００３３】
〔実施態様４〕  実施態様１において、前記複数の水平同期信号のうちの出力タイミングに誤差のある水平同期信号に対して、前記誤差検出手段により誤差が検出される前に、予め定めたディレイ値だけディレイさせるディレイ手段を有することを特徴とする画像形成装置。
【００３４】
〔実施態様５〕  本画像形成装置の立ち上げ時に、前記複数の水平同期信号のうちの出力タイミングに誤差のある水平同期信号に対して、予め定めたディレイ値だけディレイさせるディレイ手段を有することを特徴とする画像形成装置。
【図面の簡単な説明】
【００３５】
【図１】本発明の第１の実施の形態を示すブロック図である。
【図２】図１の誤差検出部１の構成を示すブロック図である。
【図３】図１の誤差補正部２の構成を示すブロック図である。
【図４】動作の一例を示すフローチャートである。
【図５】図１の誤差検出部１の各部のタイミングの一例を示すタイミングチャートである。
【図６】第３の実施の形態に係る誤差補正部６０２の構成を示すブロック図である。
【符号の説明】
【００３６】
１０１、１０２  カウンタ
１０３、１０４  Ｄ−Ｆ／Ｆ
１０５、１０６  インバータ
１０７  ＣＰＵ
１０８  システムバス
２０１、２０２  シフトレジスタ
２０３、２０４  セレクタ
【図１】
2005053194.tif 000003
【図２】
2005053194.tif 000004
【図３】
2005053194.tif 000005
【図４】
2005053194.tif 000006
【図５】
2005053194.tif 000007
【図６】
2005053194.tif 000008