(57)【要約】【課題】  小さな回路規模で、負荷に応じた出力電圧を得る。【解決手段】  第１のブートストラップ回路BC11は、入力電圧ＶinまたはパワースイッチＳ11〜Ｓ14とキャパシタＣ1〜Ｃ３の間の節点Ｐ１〜Ｐ３の電圧のうち最大値を検出して、そのほぼ２倍の電圧により、奇数番目のパワースイッチＳ11,Ｓ13を駆動する。第２のブートストラップ回路BC12は、入力電圧ＶinまたはパワースイッチＳ11〜Ｓ14とキャパシタＣ１〜Ｃ３の間の節点Ｐ１〜Ｐ３の電圧のうち最大値を検出してそのほぼ２倍の電圧により、偶数番目のパワースイッチＳ12,Ｓ14を駆動する。このように２個のブートストラップ回路BC11,BC12によって複数のパワースイッチＳ11〜Ｓ14をその閾値電圧より高い電圧にて駆動することにより、電圧変換効率のよい装置を提供することができる。【選択図】図１                       
2005065462.tif 000002
【特許請求の範囲】
【請求項１】
複数のスイッチング手段と複数のキャパシタとを含むスイッチトキャパシタ回路のブロックが複数個接続されて、該スイッチトキャパシタ回路を協動させて、直流出力または交流出力を負荷に供給することを特徴とするスイッチトキャパシタ電源装置。
【請求項２】
請求項１に記載のスイッチトキャパシタ電源装置において、該装置は、直流入力を昇降圧して直流出力を得る第１のスイッチトキャパシタ回路と、該第１のスイッチトキャパシタ回路におけるスイッチング手段とキャパシタの間のそれぞれの節点に接続されて交流出力を得る第２のスイッチトキャパシタ回路とを含むことを特徴とするスイッチトキャパシタ電源装置。
【請求項３】
請求項２に記載のスイッチトキャパシタ電源装置において、前記第１のスイッチトキャパシタ回路は、入力電圧に直列に接続された複数のスイッチング手段と、該スイッチング手段の間に並列に接続された複数のキャパシタと、前記スイッチング手段のうち奇数番目のスイッチを駆動する第１の駆動手段であって、入力電圧または節点電圧のうち最大の電圧を昇圧して前記スイッチング手段を駆動する第１の駆動手段と、前記スイッチング手段のうち偶数番目のスイッチを駆動する第２の駆動手段であって、入力電圧または節点電圧のうち最大の電圧を昇圧して前記スイッチング手段を駆動する第２の駆動手段とを含むことを特徴とするスイッチトキャパシタ電源装置。
【請求項４】
請求項２に記載のスイッチトキャパシタ電源装置において、前記第２のスイッチトキャパシタ回路は、接地または前記第１のスイッチトキャパシタ回路の節点にそれぞれ接続された複数のスイッチング手段と、該スイッチング手段をそれぞれ駆動する複数の駆動手段と、前記スイッチング手段の出力を平均化する出力キャパシタと、該出力キャパシタからの出力電圧の極性を周期的に反転して出力する極性変換手段とを含むことを特徴とするスイッチトキャパシタ電源装置。
【請求項５】
請求項２ないし請求項４のいずれかに記載のスイッチトキャパシタ電源装置において、前記駆動手段は、入力電圧または節点電圧のうち最大値を検出して入力する最大値入力手段と、該最大値の電圧を所定のクロックに基づいて充放電するキャパシタと、該キャパシタの放電電圧を昇圧して出力する昇圧手段とを含むことを特徴とするスイッチトキャパシタ電源装置。
【請求項６】
請求項１に記載のスイッチトキャパシタ電源装置において、前記スイッチトキャパシタ回路は、スイッチング手段とキャパシタが複数個交互に接続されて形成されたリング状の回路を含み、該スイッチトキャパシタ回路のブロックが複数個並列に接続されて、それらの合成出力を負荷に供給することを特徴とするスイッチトキャパシタ電源装置。
【請求項７】
請求項６に記載のスイッチトキャパシタ電源装置において、該装置は、前記スイッチング手段を所定のクロックパルスにより駆動する複数の駆動手段を含み、該前記駆動手段は、第１または第２の外部電圧を入力する入力手段と、該入力電圧を所定のクロックに基づいて充放電するキャパシタと、該キャパシタの放電電圧を昇圧して出力する昇圧手段とを含むことを特徴とするスイッチトキャパシタ電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチトキャパシタ電源装置に係り、特に、たとえば複数電圧により駆動される電子機器などに用いて好適なスイッチトキャパシタ電源装置に関するものである。
【背景技術】
【０００２】
近年、電子機器の電源装置として、コイルまたはトランス等の誘電素子を用いずに、基板上にＭＯＳＦＥＴなどの微細加工自在なスイッチング素子とキャパシタを配置して、そのスイッチング素子を制御することにより、キャパシタの接続を自在に切り替えて所望の出力電圧を得ることができる小型、軽量なスイッチトキャパシタ電源装置が開発されている。
【０００３】
従来、上記のようなスイッチトキャパシタ電源装置として、たとえば、図２７および図２９に示すように、直流入力を交流変換して出力するものが提案されている（たとえば、非特許文献１参照）。図２７に示すスイッチトキャパシタ電源装置は、直流電圧を略三角波に変換して出力するＤＣ−ＡＣ変換回路であり、リング回路２と、極性反転回路４とを含む。リング回路２は、入力した直流電圧Ｖinを所定の値に順次整流して出力する回路であり、（２×Ｎ）個のパワースイッチＳ11〜Ｓ2Nと、Ｎ個のダイオードＤ１〜ＤＮと、Ｎ個の電荷転送用キャパシタＣ１〜ＣＮとを含む。第１のパワースイッチＳ21〜Ｓ2Nと電荷転送用キャパシタＣ１〜ＣＮは、交互に、かつ直列に接続されてループ回路Ｌを形成している。キャパシタＣ１〜ＣＮの一方の電極には、第２のパワースイッチＳ11〜Ｓ1Nがそれぞれ接続されて、それぞれ接地自在に制御される。キャパシタＣ１〜ＣＮの他方の電極には、ダイオードＤ１〜ＤＮが接続されて、それぞれ入力電圧Ｖinが印加される。一方、極性反転回路４は、リング回路２からの出力Ｖcoを１周期毎に反転して交流電圧Ｖout(t)を得る変換回路であり、出力キャパシタＣｏを介して第１のキャパシタＣ１の一方の電極に接続されている。この極性反転回路４は、４個のパワースイッチＳo11〜Ｓo22と、抵抗Ｒｏとを含み、スイッチＳo11，Ｓo22とスイッチＳo12，Ｓo21とがそれぞれ所定の周期Ｔｃにより交互にオンとされて、抵抗Ｒｏを介して交流電圧Ｖout(t)が出力される。図２８には、それぞれのスイッチＳij，Ｓoij（i,j＝1,2,3,...,N）を制御するクロックパルスφij，φoijが示されている。
【０００４】
次に、図２９に示すスイッチトキャパシタ電源装置は、図２７に示す回路におけるダイオードＤ１〜ＤＮをパワースイッチＳ3jに置き換えて、その変換効率を改善したものである。つまり、ダイオードの閾値電圧低下がない分、変換効率を高めたものである。この場合、上記と同様に、パワースイッチＳijは、重なり合いのないＮ相のクロックパルスφijによって駆動される。第１のパワースイッチＳ2jに対するクロックパルスφ2jは、第２のパワースイッチＳ1jへのクロックパルスφ1jを反転したパルスに設定されている。出力電流が零であり、パワースイッチφijによる電圧低下がないものと仮定すると、図２９に示すリング回路４における出力電圧Ｖcoは、次式で与えられる。
【数１】
2005065462.tif 000003
ＰとＱは、それぞれ入力端子と出力端子にパワースイッチφijを介して直列に接続されるキャパシタＣ１〜ＣＮの数であり、Ｐ∈｛1,2,...,N｝と、Ｑ∈{1,2,...,N}の条件を満たす。上記と同様に、極性反転回路４においては、出力キャパシタＣｏを介してリング回路２から受けた電圧Ｖcoの極性を１周期毎に反転して、ＡＣ電圧Ｖout(t)を出力する。
【０００５】
他方、図３１および図３３には、ＤＣ−ＤＣ変換のスイッチトキャパシタ電源装置が示されている(非特許文献２、非特許文献３参照）。これらは、図３０に示すディクソン形電源装置を基に形成されている。同図に示す電源装置は、入力電圧Ｖinに複数のＮ−ＭＯＳＦＥＴＳ11〜Ｓ14が直列に接続され、それぞれのＦＥＴＳ11〜Ｓ14の間にキャパシタＣ１〜Ｃ４が並列に接続されている。キャパシタＣ１〜Ｃ３は、インバータＩ１〜Ｉ３を介して供給されるクロックＣＬＫにより充放電して、最終段のキャパシタＣ４の充電電圧Ｖoutが負荷Ｒｏに供給される。
【０００６】
しかしながら、同図に示すディクソン形電源装置では、ＭＯＳＦＥＴＳ11〜Ｓ14が直列に接続されているため、その閾値電圧によって出力電圧が低下する。その影響を軽減するために、たとえば、図３１に示す非特許文献２の回路では、レベルシフト回路Ｌ１〜Ｌ４において入力電圧Ｖinの約２倍にレベルシフトした電圧によりＦＥＴなどのスイッチＳ11〜Ｓ14をそれぞれ駆動していた。レベルシフト回路Ｌ１〜Ｌ４は、図３２に示すように、８個のＦＥＴにより形成され、入力φinを電圧ＶinおよびオンとなっているスイッチＳ11〜Ｓ14の出力側電圧によりレベルシフトして、その出力φoutをスイッチＳ11〜Ｓ14にそれぞれ供給するものであった。
【０００７】
同様に、図３３に示す非特許文献３の回路では、それぞれのスイッチＳ11〜Ｓ14を図３３に示すブートストラップ回路ＢＣ１〜ＢＣ４によりそれぞれ駆動していた。図３４に示すブートストラップ回路は、１１個のＭＯＳＦＥＴと３個のキャパシタにより形成され、その出力Ｖcklは、次式により表わされる。
【数２】
2005065462.tif 000004
上式（２）において、Ｖkは、節点Ｐkの電圧である。すなわち、スイッチＳ1jがオン状態のとき、入力電圧Ｖinの約２倍の電圧ＶclkをそれぞれのスイッチＳ11〜Ｓ14のゲートソース間に供給するものであった。
【非特許文献１】“Ring type switched-capacitor waveform generators”（Proc. Of the International Symposium on Nonlinear Theory and its Applications, Vol.1,pp.343-346,2000-9, N.Hara,I.Oota,F,Ueno）
【非特許文献２】"High-efficiency charge-pump circuits with large current output for mobile equipment applications,"(T.IEICE, Electron., Vol. E84-C, No.10, pp.1602-1611, 2001-10, T.Myono, A.Uemoto, S.Kawai, E.Nishibe, S.Kikuchi, T.Iijima, and H,Kobayashi)
【非特許文献３】"Highly-efficient low-voltage-operation charge pump circuits using boot-strapped gate transfer switches," (T.IEEJ, Vol. 120-C, No.10, pp.1339-1345, 2000-10, H.San H.Kobayashi, T.Myono, T.Iijima,and N.Kuroiwa)
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した従来の技術では、一入力から交流出力または直流出力のいずれか一方のみの出力であるので、その出力のタイプを変える場合には、回路の形状を変えなければならないという課題があった。たとえば、図２７または図２９に示す非特許文献１の場合、所定の直流入力Ｖinに対して略三角波となる交流出力を得るのみであるので、負荷に応じた所望の出力波形を得ることが難しく、さらに入力波形に対しても対応することが困難であった。また、たとえば正弦波出力を理想波形とした場合に、その波形と比較して歪みが大きくなり、電圧変換効率が低いという欠点があった。
【０００９】
また、図３１，図３３に示す非特許文献２，３の回路では、直流出力のみであるので、交流出力を得ることができなかった。さらに、レベルシフト回路またはブートストラップ回路をそれぞれのスイッチに対して用意しなければならず、素子数が多くなり、コストの面などで不利であった。また、それぞれ入力電圧の約２倍の電圧によりスイッチを駆動していたが、さらに高い電圧により駆動することができれば、さらに電圧変換効率を向上させることができる。
【００１０】
本発明は、上記事情に鑑みてなされたものであり、歪みの少ない変換効率のよい回路を実現することができ、さらに、様々な入出力波形に対応することができ、かつ回路規模の低減を図ることができるスイッチトキャパシタ電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１１】
本発明によるスイッチトキャパシタ電源装置は、上記課題を解決するために、複数のスイッチング手段（Ｓij）と複数のキャパシタ（Cj）とを含むスイッチトキャパシタ回路のブロックが複数個接続されて、該スイッチトキャパシタ回路を協動させることにより、直流出力または交流出力を負荷に供給することを特徴とする。
【００１２】
この場合、入力電圧（Ｖin）が接続されて直流出力を得る第１のスイッチトキャパシタ回路（１０）と、第１のスイッチトキャパシタ回路におけるスイッチング手段とキャパシタの間のそれぞれの節点に接続されて交流出力を得る第２のスイッチトキャパシタ回路（２０）とを含むことにより、一入力（Ｖin）から直流出力および交流出力を負荷に供給し得る。
【００１３】
また、第１のスイッチトキャパシタ回路（１０）は、入力電圧に直列に接続された複数のスイッチング手段（Ｓ1j）と、スイッチング手段の間に並列に接続された複数のキャパシタ（Ｃｊ）と、スイッチング手段のうち奇数番目のスイッチを駆動する第１の駆動手段（BC11）であって、入力電圧（Ｖin）または節点（Ｐｋ）電圧（Ｖｋ）のうち最大の電圧を昇圧して、それぞれのスイッチング手段を駆動する第１の駆動手段と、スイッチング手段のうち偶数番目のスイッチを駆動する第２の駆動手段（BC12）であって、入力電圧または節点電圧のうち最大の電圧を昇圧してスイッチング手段を駆動する第２の駆動手段とを含むことにより、有効に直流出力を得る。
【００１４】
さらに、第２のスイッチトキャパシタ回路（２０）は、接地または第１のスイッチトキャパシタ回路（１０）の節点にそれぞれ接続された複数のスイッチング手段（Ｓ2j）と、スイッチング手段をそれぞれ駆動する複数の駆動手段（BC2j）と、スイッチング手段の出力を平均化する出力キャパシタ（Ｃｏ）と、出力キャパシタからの出力電圧の極性を周期的に反転して出力する極性変換手段（２０４）とを含むことにより、有効に交流出力を得る。
【００１５】
これらの場合、第１または第２の駆動手段（BC11,BC12）は、入力電圧または節点電圧のうち最大値を検出する最大値入力手段（１０２）と、最大値の電圧を所定のクロックに基づいて充放電するキャパシタ（Ｃｂ）と、キャパシタの放電電圧を昇圧して出力する昇圧手段（Ｍ１〜Ｍ７）とを含むことにより、入力電圧または節点電圧のうち最大電圧をキャパシタに充電して昇圧し、これをスイッチング手段に供給して有効に駆動する。
【００１６】
一方、本発明によるスイッチトキャパシタ電源装置は、スイッチトキャパシタ回路が、スイッチング手段（Ｓij）とキャパシタ（Ｃｊ）が複数個交互に接続されて形成されたリング状の回路を含み、このスイッチトキャパシタ回路のブロック(１，２，．．．Ｍ)が複数個並列に接続されて、それらの合成出力を負荷に供給することにより、スイッチトキャパシタ回路からのそれぞれ所望の出力からさらに複数種類の出力を得る。
【００１７】
この場合、本発明によるスイッチトキャパシタ電源装置は、スイッチング手段を所定のクロックパルスにより駆動する複数の駆動手段（BCij）を含み、これら駆動手段は、第１または第２の外部電圧を入力する入力手段（１０２）と、入力電圧を所定のクロックに基づいて充放電するキャパシタ（Ｃｂ）と、キャパシタの放電電圧を昇圧して出力する昇圧手段（Ｍ１〜Ｍ７）とを含むことにより、それぞれのスイッチング手段を有効に駆動する。
【発明の効果】
【００１８】
以上説明したように、本発明のスイッチトキャパシタ電源装置によれば、複数のスイッチング手段と複数のキャパシタとを含むスイッチトキャパシタ回路のブロックが複数個接続されて、これらスイッチトキャパシタ回路を協動させて、直流出力または交流出力を負荷に供給するので、負荷に応じた複数の出力を得ることができる。
【００１９】
本発明の請求項２に係るスイッチトキャパシタ電源装置によれば、入力電圧が接続されて直流出力を得る第１のスイッチトキャパシタ回路と、第１のスイッチトキャパシタ回路におけるスイッチング手段とキャパシタの間のそれぞれの節点に接続されて交流出力を得る第２のスイッチトキャパシタ回路とを含むので、一入力から直流および交流出力を得ることができる。
【００２０】
本発明の請求項３に係るスイッチトキャパシタ電源装置によれば、第１のスイッチトキャパシタ回路は、入力電圧に直列に接続された複数のスイッチング手段と、スイッチング手段の間に並列に接続された複数のキャパシタと、スイッチング手段のうち奇数番目のスイッチを駆動する第１の駆動手段であって、入力電圧または節点電圧のうち最大の電圧を昇圧してスイッチング手段を駆動する第１の駆動手段と、スイッチング手段のうち偶数番目のスイッチを駆動する第２の駆動手段であって、入力電圧または節点電圧のうち最大の電圧を昇圧してスイッチング手段を駆動する第２の駆動手段とを含むので、２個の駆動手段により複数のスイッチング手段を駆動して。有効に直流出力を得ることができる。
【００２１】
本発明の請求項４に係るスイッチトキャパシタ電源装置によれば、第２のスイッチトキャパシタ回路は、接地または第１のスイッチトキャパシタ回路の節点にそれぞれ接続された複数のスイッチング手段と、スイッチング手段をそれぞれ駆動する複数の駆動手段と、スイッチング手段の出力を平均化する出力キャパシタと、出力キャパシタからの出力電圧の極性を周期的に反転して出力する極性反転手段とを含むので、第１のスイッチトキャパシタと協動して有効に交流出力を得ることができる。
【００２２】
本発明の請求項５に係るスイッチトキャパシタ電源装置によれば、駆動手段は、入力電圧または節点電圧のうち最大値を検出する最大値入力手段と、最大値の電圧を所定のクロックに基づいて充放電するキャパシタと、キャパシタの放電電圧を昇圧して出力する昇圧手段とを含むので、スイッチング手段の閾値電圧より高い電圧を有効に生成して、スイッチング手段を確実に駆動することができる。したがって、スイッチング手段のオン抵抗を減少させて電圧変換効率を高めることができる。
【００２３】
本発明の請求項６に記載のスイッチトキャパシタ電源装置によれば、スイッチトキャパシタ回路は、スイッチング手段とキャパシタが複数個交互に接続されて形成されたリング状の回路を含み、スイッチトキャパシタ回路のブロックが複数個並列に接続されて、それらの合成出力を負荷に供給するので、たとえばそれぞれの回路を異なる所望の出力に設定して、それらの合成により複数種類の所望の出力を負荷に供給することができる。
【００２４】
本発明の請求項７に係るスイッチトキャパシタ電源装置によれば、この装置は、スイッチング手段を所定のクロックパルスにより駆動する複数の駆動手段を含み、駆動手段は、第１または第２の外部電圧を入力する入力手段と、入力電圧を所定のクロックに基づいて充放電するキャパシタと、キャパシタの放電電圧を昇圧して出力する昇圧手段とを含むので、スイッチング手段の閾値電圧より高い電圧を有効に生成して、スイッチング手段を確実に駆動することができる。したがって、スイッチング手段のオン抵抗を減少させて電圧変換効率を高めることができる。
【発明を実施するための最良の形態】
【００２５】
以下、添付図面を参照して本発明によるスイッチトキャパシタ電源装置の最良の形態を詳細に説明する。本実施形態では、ディクソン形またはリング形のスイッチトキャパシタ回路を改良して負荷に応じた出力を得るようにした点が主な特徴点である。
【実施例１】
【００２６】
図１ないし図３には、本発明によるスイッチトキャパシタ電源装置の第１の実施例が示されている。本実施例によるスイッチトキャパシタ電源装置は、図３に示すように、一入力Ｖinから直流出力ＤＣoutと交流出力ＡＣoutとを得る電源装置であり、本実施例では入力電圧Ｖinが印加されるＤＣ−ＤＣブロック１０と、その節点電圧が接続されたＤＣ−ＡＣブロック２０とを含む。特に本実施例では、ＤＣ−ＤＣブロック１０は、図１に示すように、ディクソン形のスイッチトキャパシタ回路が適用されて、そのスイッチング素子Ｓ1j(j=1,2,3,4,...)を駆動する本実施例特有の２個のブートストラップ回路BC11,BC12を適用した点と、ＤＣ−ＡＣブロック２０が図２に示すように、ＤＣ−ＤＣブロック１０の節点電圧Ｐｋ(k=1,2,3,...)に基づいて交流出力を得るようにした点が主な特徴点である。
【００２７】
各部の詳細を説明すると、本実施例のＤＣ−ＤＣブロック１０は、たとえば図１に示すように、３段のディクソン形回路が有利に適用されている。このスイッチトキャパシタ回路１０は直流電圧Ｖinに、複数のパワースイッチＳ11〜Ｓ14が直列に接続され、それらの間にキャパシタＣ１〜Ｃ４が並列に接続されている。キャパシタＣ１〜Ｃ４は、奇数番目のキャパシタＣ１，Ｃ３が２個のインバータＩ１，Ｉ２を介して所定のクロックclkが供給され、偶数番目のキャパシタＣ２が１個のインバータＩ３を介して所定のclkが供給されて、それぞれ充放電される。
【００２８】
パワースイッチＳ11〜Ｓ14は、キャパシタＣ１〜Ｃ４に入力電圧Ｖinを接続するスイッチング素子であり、本実施形態では、たとえばＭＯＳＦＥＴが有利に適用されている。それらのオン−オフは、奇数番目のパワースイッチＳ11,Ｓ13が第１のブートストラップ回路BC11により駆動され、偶数番目のパワースイッチＳ12，Ｓ14が第２のブートストラップ回路BC12により駆動される。ブートストラップ回路BC11，BC12は、図５に示すように、２個のダイオードＤ１，Ｄ２を含む最大値検出回路１０２と、９個のＭＯＳＦＥＴ（Ｍ１〜Ｍ９）と、１個のキャパシタＣｂとを含む。最大値検出回路１０２は、第１のダイオードＤ１に入力電圧Ｖｉｎが接続されて、第２のダイオードＤ２にパワースイッチＳijとキャパシタＣ１〜Ｃ３との間の節点電圧Ｐｋが接続されており、さらにダイオードＤ１，Ｄ２のカソードが共通接続されて、それらが第１のＭＯＳＦＥＴ（Ｍ１）と第５のＭＯＳＦＥＴ（Ｍ５）のドレイン端子にそれぞれ接続されている。第１のＭＯＳＦＥＴ（Ｍ１）と第５のＭＯＳＦＥＴ（Ｍ５）の間には、キャパシタＣｂが接続されて、最大値回路１０２からの電圧が充電される。
【００２９】
それぞれのＭＯＳＦＥＴ（Ｍ１〜Ｍ９）は、第１、第４、第５、第７および第８のＭＯＳＦＥＴ（Ｍ１，Ｍ４，Ｍ５，Ｍ７，Ｍ８）がＰチャネルＭＯＳにより形成され、第２、第３、第６および第９のＭＯＳＦＥＴ（Ｍ２，Ｍ３，Ｍ６，Ｍ９）がＮチャネルＭＯＳにより形成されている。第８のＭＯＳＦＥＴ（Ｍ８）と第９のＭＯＳＦＥＴ（Ｍ９）は、クロックΦinが供給されて、これを第６のＭＯＳＦＥＴ（Ｍ６）に反転出力するインバータであり、第８のＭＯＳＦＥＴ（Ｍ８）のソースに入力電圧Ｖinが印加され、第９のＭＯＳＦＥＴ（Ｍ９）のドレインが接地されて図６に示す電圧Ｖinのクロックを形成する。第６のＭＯＳＦＥＴ（Ｍ６）は、そのソースが第４のＭＯＳＦＥＴ（Ｍ４）のドレインに接続され、さらに第７、第５および第２のＭＯＳＦＥＴ（Ｍ７，Ｍ５，Ｍ２）のゲートに接続されて、反転出力により第２、第５および第７のＭＯＳＦＥＴ（Ｍ２，Ｍ５，Ｍ７）をオン−オフする。第４および第７のＭＯＳＦＥＴ（Ｍ４，Ｍ７）のソースは、第１のＭＯＳＦＥＴ（Ｍ１）のソースに接続されて、最大値回路１０２からの最大値電圧が供給される。第７のＭＯＳＦＥＴ（Ｍ７）のドレインと第３のＭＳＦＥＴ（Ｍ３）のソースは共通接続されて、その出力が第１および第４のＭＯＳＦＥＴ（Ｍ１，Ｍ４）のゲートならびにパワースイッチＳijのゲートに接続されている。本実施例では、クロックΦinとして、図１に示すように、第１のブートストラップ回路BC11に奇数番目のキャパシタＣ１，Ｃ３を充放電するクロックclkが供給され、第２のブートストラップ回路BC12に偶数番目のキャパシタＣ２を充放電するクロックclkを反転したクロックclkバーが供給されてそれぞれ対応のパワースイッチＳijをオンーオフする。
【００３０】
一方、ＤＣ−ＡＣブロック２０は、図２に示すように、ＤＣ−ＤＣブロック１０の節点に接続された入力回路２０２と、その出力を極性変換する出力回路２０４とを含む。入力回路２０２は、複数のパワースイッチＳ21〜Ｓ24と、これらを駆動する複数のブートストラップ回路BC21〜BC24とを含む。パワースイッチＳ21〜Ｓ24は、ＤＣ−ＤＣブロック１０のパワースイッチＳ11〜Ｓ14と同様にＭＯＳＦＥＴが適用されており、第１のパワースイッチＳ21は、接地されて、オンとなった際に出力を零レベルにする。第２のパワースイッチＳ22は、ＤＣ−ＤＣブロック１０の第１のパワースイッチＳ11とキャパシタＣ１の間の節点電圧Ｐ１が接続されて、これを出力回路２０２に供給する。第３のパワースイッチＳ23は、ＤＣ−ＤＣブロック１０の第２のパワースイッチＳ12とキャパシタＣ２の間の節点電圧Ｐ２が接続されて、これを出力回路２０２に供給する。同様に、第４のパワースイッチＳ24は、ＤＣ−ＤＣブロック１０の第３のパワースイッチＳ１３とキャパシタＣ３の間の節点電圧Ｐ３を出力回路２０２に供給する。ブートストラップ回路BC21〜BC24は、ＤＣ−ＤＣブロック１０のブートストラップ回路BC11,BC12と同様に図５に示すように形成されて、それぞれ所定のクロックΦ21〜φ24により駆動されて、それぞれのパワースイッチＳ21〜Ｓ24をオンーオフする。
【００３１】
出力回路２０４は、入力回路２０２からの直流電圧を平均化して、さらに極性を変換して交流電圧を得る極性変換回路であり、本実施例では、平均化キャパシタＣｏと、４個のパワースイッチＳ31〜Ｓ34と、２個のブートストラップ回路BC31〜BC32とを含む。平均化キャパシタＣｏは入力回路２０２のそれぞれのパワースイッチＳ21〜Ｓ24に一方の端子が接続され、他方の端子が接地されて、平均化出力を得る。パワースイッチＳ31〜Ｓ34は、上記各パワースイッチＳijと同様にＭＯＳＦＥＴが適用されており、それぞれブートストラップ回路BC31,BC32により所定の周期で駆動されて交流出力を得る。より具体的には、第１のパワースイッチS31と第２のパワースイッチＳ32に平均化出力が接続され、さらに第１のパワースイッチＳ31と第４のパワースイッチＳ34が接続されて、第２のパワースイッチＳ32と第３のパワースイッチＳ33とが接続されて、それらの間に出力抵抗Ｒoが接続されている。一方、第１のブートストラップ回路BC31は、第１のパワースイッチＳ31と第３のパワースイッチＳ33をクロックΦ３に基づいてオンーオフする。第２のブートストラップ回路BC32は、第２のパワースイッチＳ32と第４のパワースイッチＳ34をクロックΦ３を反転したクロックΦ３バーに基づいてオン−オフする。図４には、クロックΦ３、φ３バーが示されている。
【００３２】
以上のような構成において、まず、ＤＣ−ＤＣブロック１０では、所定のクロックclkが供給されると、第１のパワースイッチＳ11がオンとなり、第１のキャパシタＣ１に入力電圧Ｖinが接続されて、その第１のキャパシタＣ１が充電される。次に、第１のパワースイッチＳ11がオフとなり、第２のパワースイッチＳ12がオンとなると、第１のキャパシタＣ１が放電されて第２のキャパシタＣ２が充電される。次いで、第２のパワースイッチＳ12がオフとなり、第３のパワースイッチＳ13がオンとなると、第２のキャパシタＣ２が放電して、第３のキャパシタＣ３が充電される。その際、第１のパワースイッチＳ11がオンとなって、再び第１のキャパシタＣ１が充電される。次いで、第３のパワースイッチＳ13がオフとなり，第４のパワースイッチＳ14がオンとなると、第３のキャパシタＣ３が放電され、第４のキャパシタＣ４が充電される。その際、第１のパワースイッチＳ11がオフとなり、第２のパワースイッチＳ12がオンとなって、第１のキャパシタＣ１が放電して第２のキャパシタＣ２が充電される。以下、同様に、奇数番目のパワースイッチＳ11，Ｓ13がオンとなり、偶数番目のパワースイッチＳ12，Ｓ14がオフとなると、奇数番目のキャパシタＣ１，Ｃ３が充電され、偶数番目のキャパシタＣ２，Ｃ４が放電する。次に、奇数番目のパワースイッチＳ11，Ｓ13がオフとなり、偶数番目のパワースイッチＳ12，Ｓ14がオンとなると、奇数番目のキャパシタＣ１，Ｃ３が放電し、偶数番目のキャパシタＣ２，Ｃ４が充電される。上記動作が繰り返されて入力電圧Ｖinを直流―直流変換した出力Ｖdcが負荷Ｒｏに供給される。
【００３３】
この場合、ブートストラップ回路BC11,BC12では、クロックclkまたはクロックclkバーが"High"状態のときには、第１〜第４のＭＯＳＦＥＴ（Ｍ１〜Ｍ４）がオンとなり、第５〜第７のＭＯＳＦＥＴ（Ｍ５〜Ｍ７）がオフとなる。このタイミングにおいて、入力電圧Ｖinまたは節点電圧Ｖkのいずれか高いほうが最大値回路１０２を介してキャパシタＣｂに充電される。すなわち、最大値回路１０２のダイオードＤ１，Ｄ２の閾値電圧をＶthとすると、キャパシタＣｂには、Ｖmax−Ｖth(Ｖmax∈｛Ｖin，Ｖｋ｝)の電圧が充電される。一方、クロックclk,clkバーが"Low"状態のときには、第１〜第４のＭＯＳＦＥＴ（Ｍ１〜Ｍ４）がオフとなり、第５〜第７のＭＯＳＦＥＴ（Ｍ５〜Ｍ７）がオンとなって、第５および第７のＭＯＳＦＥＴ（Ｍ５，Ｍ７）ならびにキャパシタＣｂを介して最大値回路１０２の出力端子がパワースイッチＳ1jのゲートに接続される．すなわち，ブートストラップ回路BC11,BC12の出力Ｖclkは、次式(３)により表わされる。
【数３】
2005065462.tif 000005
これにより、それぞれのパワースイッチＳ1jを十分な駆動電圧Ｖclkにより適確に駆動する。
【００３４】
次に、ＤＣ−ＡＣブロック２０には、そのパワースイッチＳ2jに次式(４)、(５)により表わされる節点Ｐｋの電圧Ｖｍ(ｍ∈｛１，３｝)および電圧Ｖｎ（ｎ＝２）がそれぞれ供給される。
【数４】
2005065462.tif 000006
【数５】
2005065462.tif 000007
【００３５】
次に、パワースイッチＳ2jを所定のタイミングにより駆動すると、その出力Ｖcoは、次式(５)により表わされる。
【数６】
2005065462.tif 000008
上式(６)において、Ｑ(t)は、それぞれパワースイッチＳ2jを介して入力端子と出力端子に接続されるキャパシタの数である。ただし、上式（６）においてＶcoは、平均化キャパシタＣｏの値を零とした場合である。
【００３６】
次に、出力回路２０４において、電圧Ｖcoの極性が１周期ごとに反転されて、交流電圧Ｖout(t)が出力される。
【００３７】
以上のように本実施例のスイッチトキャパシタ電源装置によれば、パワースイッチＳijを駆動するブートストラップ回路BCijが入力電圧Ｖinまたは節点Ｐｋの電圧Ｖｋのうち最大電圧を検出してキャパシタＣｂに充電して、その放電電圧と最大電圧とを含む電圧によりそれぞれのパワースイッチＳijを駆動するので、電圧変換効率を高めることができる。また、そのＤＣ−ＤＣブロック１０において複数のパワースイッチＳijを２個のブートストラップ回路BC11,BC12により駆動することができる。したがって、回路構成を簡素化することができる。この場合，ブートストラップ回路Ｓijが２個のダイオードＤ１，Ｄ２と、９個のＭＯＳＦＥＴ（Ｍ１〜Ｍ９）と、１個のキャパシタＣｂにより構成されて、少ない回路規模により安価な装置を提供することができる。また、そのようなＤＣ−ＤＣブロック１０の節点電圧をＤＣ−ＡＣブック２０のパワースイッチＳ2jに接続して、これらを制御した結果の電圧を出力回路２０４により極性変換して交流出力を効率よく得ることができる。
【００３８】
次に、本実施形態の効果を明確にするため、たとえば、図５に示す本実施例のブートストラップ回路BCijと図３４に示す従来のものと比較して回路シミュレーションした結果を図７に示す。同図においては、クロックパルスφinの振幅を３Ｖ，節点Ｐｋの電圧を６Ｖに設定した場合を例に挙げて説明する。図７から明らかなように、本実施例のブートストラップ回路のほうが図３４に示す回路よりも振幅の大きいパルスを供給することができる。言い換えると、本実施例のブートストラップ回路BCijのほうが図３４に示す回路よりもパワースイッチのオン抵抗を下げることができる。その結果、適確にパワースイッチＳijを駆動することができる。
【００３９】
次に、図８には、本実施例の図１に示すＤＣ−ＤＣブロック１０と図３１または図３３に示す比較例によるスイッチトキャパシタ電源回路の電圧出力特性を比較した図が示されている。また、図９には、出力負荷Ｒｏに対する電圧変換効率を比較した図が示されている。これらの場合、入力電圧Ｖin＝３Ｖ、出力抵抗Ｒｏ＝１ｋΩ，キャパシタＣｊ＝Ｃｏ＝５００ｎＦ，ブートストラップ回路BCijのキャパシタＣｂ＝１ｎＦならびに周期Ｔ＝５μｓの条件下によりシミュレーションを実行した。図９から明らかなように、本実施例の回路では、出力負荷Ｒｏが５００Ω以上の場合において、９０％以上の電圧変換効率を実現することができた。したがって、本実施例のスイッチトキャパシタ電源装置は、図３１に示す比較例よりも電圧変換効率を改善することができた。一方、図３３に示す比較例では本実施例とほぼ同様の変換効率であるが、本実施例におけるブートストラップ回路BCijを適用した装置は、図３４に示す回路を適用した図３３に示す装置の素子数と比較してその１／２以下の素子数を達成することができた。
【００４０】
次に、図１０には、本実施例のＤＣ−ＡＣブロック２０において交流出力として三角波を出力するためのクロックΦ2j，φ３が示されている。また、図１１には、交流出力としてのこぎり波を出力するためのクロックΦ2j、φ３が示されている。これらの結果を図１２に示す。次に、図１３には、本実施例によるスイッチトキャパシタ電源装置と図２７または図２９に示す比較例との交流出力を比較したものが示されている。この場合、本実施例では、図１５および図１６に示すように、６段のキャパシタＣｊについてシミュレーションした結果の波形が図１３に実線により示されており、図１４に示すクロックΦ2j、φ３によりシミュレーションした。また、図２７または図２９に示す比較例では、それぞれキャパシタＣＮをＮ＝７とした結果が図１３に一点鎖線または破線により示されている。同図から明らかなように、本実施例によるスイッチトキャパシタ電源装置のほうが図２７または図２９に示すものより振幅が大きく、電圧変換効率がよいことがわかる。さらに、図１７には、本実施例による素子数と図２７または図２９に示す従来回路の素子数を比較した表が示されている。本実施例のほうが電圧変換効率がよいうえに、素子数が少なく安価に構成することができるという利点がある。
【実施例２】
【００４１】
次に、図１８には、本発明によるスイッチトキャパシタ電源装置の第２の実施例が示されている。本実施例において図３に示す上記実施例と異なる点は、入力電圧Ｖｉｎに、複数のスイッチトキャパシタ回路のブロックを並列に接続し、それらブロックの出力を平均化して負荷に供給する点である。
【００４２】
すなわち、本実施例によるスイッチトキャパシタ電源装置は、図１８に示すように、入力電圧Ｖｉｎに並列に接続された複数のコンバータブロック１，２，．．．，Ｍと、それらの出力が共通接続された平均化キャパシタＣｏと、平均化キャパシタＣｏに並列に接続された負荷抵抗Ｒｏとを含む。
【００４３】
コンバータブロック１，２．．．Ｍは、本実施例では、たとえば、図１９に示すようにリング形のスイッチトキャパシタ回路が適用されている。この回路は、複数の第１のパワースイッチＳ21〜Ｓ2Nと複数のキャパシタＣ１〜ＣＮが交互にかつ直列に接続されてループ回路Ｌを形成している。第１のパワースイッチＳ21〜Ｓ2NとキャパシタＣ1〜ＣＮの間には、キャパシタＣ１〜ＣＮの一方を接地自在に接続する第２のパワースイッチＳ11〜Ｓ1Nがそれぞれ接続されている。キャパシタＣ１〜ＣＮの他方側には、入力電圧Ｖinを印加自在に接続する第３のパワースイッチＳ31〜Ｓ3Nと、キャパシタＣ１〜ＣＮの放電電圧を出力自在に接続する第４のパワースイッチＳ41〜Ｓ4Nがそれぞれ接続されている。この回路の出力電圧Ｖout(t)は次式(７)により表わされる。
【数７】
2005065462.tif 000009
上式(６)において、Ｙは第１のパワースイッチＳ２j(j=1,2,,...,N)を介して入力端子に直列に接続されるキャパシタの数であり、ＸはパワースイッチＳ2jを介して出力端子に直列に接続されるキャパシタの数である。それぞれのパワースイッチＳijは、上記実施例と同様の図２０に示すブートストラップ回路BCijによりそれぞれ駆動される。
【００４４】
本実施例のブートストラップ回路BCijにおいて、図５に示すものと異なる点は、第５のＭＯＳＦＥＴ（Ｍ５）のドレインに第１の外部電圧Ｖin１が接続され、第１のＭＯＳＦＥＴ（Ｍ１）のドレインに第２の外部電圧Ｖinが接続されている点である。第１の外部電圧Ｖin1はキャパシタＣｂに充電され、その放電電圧Ｖin１と外部電圧Ｖin２がＭＯＳＦＥＴ（Ｍ５およびＭ７）を介してパワースイッチＳijに印加される。
【００４５】
図１８に戻って、キャパシタＣｏは、それぞれのコンバータ１．２，．．．Ｍからの出力電圧Ｖavk(t+1)(k=1,2,...M)を充放電して平均化した出力を得るコンデンサであり、その出力電圧Ｖout(t+1)は、次式（８）により表わされる。
【数８】
2005065462.tif 000010
【００４６】
以上のような構成において、まず、それぞれのコンバータ１，２，．．．Ｍでは、それぞれのブートストラップ回路ＢＣijに、たとえば、図２１に示すように、クロックΦijが供給されると、対応のパワースイッチＳijが駆動されて、それぞれのコンバータ１，２，．．．Ｍから電圧Ｖavk(ｔ)が出力される。出力された電圧Ｖavk(t)は、平均化キャパシタＣｏにより平均化されて上式(８)に基づいてＶout(t)として負荷に供給される。
【００４７】
以上のように本実施例のスイッチトキャパシタ電源装置によれば、複数のコンバータ１，２，．．．Ｍを入力電圧Ｖinに接続して、それらの出力を平均化キャパシタＣｏにより平均化して出力するので、少ない回路規模により多くの種類の出力電圧を得ることができる。また、本実施例特有のブートストラップ回路BCijによりそれぞれのパワースイッチＳijを効率よく駆動することができる。
【００４８】
以下、本実施例の効果を明確にするため、回路シミュレーションした結果を説明する。図２２には、図２０に示すブートストラップ回路BCijを回路シミュレーションした結果の入出力電圧が示されている。この場合、キャパシタＣｂ＝５ｎＦ、入力クロックΦinの周波数ｆｂ＝１ＭＨｚに設定した。同図から明らかなように、入力パルスよりも高い出力パルスが得られた。
【００４９】
次に、図２３には、５段構成のコンバータブロックを２個用いた場合の例が示されている。この場合、入力電圧Ｖin＝３．６Ｖ，出力負荷Ｒｏ＝１０Ω，リング回路のキャパシタＣｊ＝５００ｎＦ，ブートストラップ回路のキャパシタＣｂ＝５ｎＦ，入力クロックΦinの周波数ｆ＝１ＭＨｚの条件下によりシミュレーションを実行した。また、パワースイッチＳijとして、チャネル幅２４ｍｍ、チャネル長２μｍのＭＯＳＦＥＴを使用した。図２４には、コンバータブロックの電圧変換の結果が示されている．同図においては、入力電圧３．６Ｖの１／５の電圧を出力している。電圧変換効率は、出力負荷５Ω、１０Ω、１００Ωにおいて、それぞれ８６％、９１％、９７％であった。図２５には、ＤＣ−ＤＣ電圧変換の結果が示されている。同図においては、出力負荷Ｒｏ＝１０Ωの条件下でシミュレーションを行なっており、図２６に示すように１２種類の組み合わせの場合を出力している。同図に示すように、本実施例では様々な電圧を供給することができることがわかる。たとえば、１個のリング形電源装置を１０段構成とした場合、出力電圧を入力電圧Ｖin以下の電圧に変換した場合、３２種類の降圧電圧を出力することができる。このとき、出力電圧の範囲は、入力電圧３．６ＶとするとＶout∈［０．３６〜３．６］であった。本実施例の場合、５段構成の２個のコンバータブロックを用いて４３種類の降圧電圧を出力することができた。このとき、出力電圧の範囲は、入力電圧を３．６ＶとするとＶout∈［０．７２〜３．６］であった。以上のように、本実施例によるスイッチトキャパシタ電源装置は、電圧変換効率の高い多くの種類の出力電圧を得ることができる。
【産業上の利用可能性】
【００５０】
本発明のスイッチトキャパシタ電源装置は、携帯電話、カメラ、その他電子機器の電源装置として有効に適用される。なお、本実施形態では、実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。たとえば、種々の変更、改良、組合せが可能なことは当業者に自明であろう。
【図面の簡単な説明】
【００５１】
【図１】本発明によるスイッチトキャパシタ電源装置に適用されるＤＣ−ＤＣブロックの一実施例を示す回路図である。
【図２】本発明によるスイッチトキャパシタ電源装置に適用されるＤＣ−ＡＣブロックの一実施例を示す回路図である。
【図３】本発明のスイッチトキャパシタ電源装置の一実施例を示すブロック図である。
【図４】図３の実施例によるスイッチトキャパシタ電源装置に適用されるクロックパルスを示すタイミングチャートである。
【図５】図１の実施例によるスイッチトキャパシタ電源回路に適用されるブートストラップ回路の一実施例を示す回路図である。
【図６】図５の実施例によるブートストラップ回路に適用されるクロックパルスを示すタイミングチャートである。
【図７】図５の実施例によるブートストラップ回路と比較例による回路の出力電圧を比較したグラフである。
【図８】図１の実施例によるスイッチトキャパシタ電源装置と比較例による装置の出力電圧を比較したグラフである。
【図９】図１の実施例によるスイッチトキャパシタ電源装置と比較例による装置の電圧変換効率を比較したグラフである。
【図１０】図２の実施例によるスイッチトキャパシタ電源装置に適用されるクロックパルスを示すタイミングチャートである。
【図１１】図２の実施例によるスイッチトキャパシタ電源装置に適用されるクロックパルスを示すタイミングチャートである。
【図１２】図２の実施例によるスイッチトキャパシタ電源装置の出力電圧を示すグラフである。
【図１３】図２の実施例によるスイッチトキャパシタ電源装置と比較例の装置の出力電圧を比較したグラフである。
【図１４】図２の実施例によるスイッチトキャパシタ電源装置に適用されるクロックパルスを示すタイミングチャートである。
【図１５】図１の実施例によるスイッチトキャパシタ電源装置をシミュレーションするためのさらに具体例を示す回路図である。
【図１６】図２の実施例によるスイッチトキャパシタ電源装置をシミュレーションするためのさらに具体例を示す回路図である。
【図１７】図１〜図３の実施例によるスイッチトキャパシタ電源装置と比較例による装置との素子数を比較した表である。
【図１８】本発明によるスイッチトキャパシタ電源装置の他の実施例を示すブロック図である。
【図１９】図１８の実施例によるスイッチトキャパシタ電源装置に適用されるコンバータの構成例を示す回路図である。
【図２０】図１８の実施例によるスイッチトキャパシタ電源装置に適用されるブートストラップ回路の一実施例を示す回路図である。
【図２１】図１８の実施例によるスイッチトキャパシタ電源装置に適用されるクロックパルスを示すタイミングチャートである。
【図２２】図２０の実施例によるブートストラップ回路の入力電圧対出力電圧を示すグラフである。
【図２３】図１８の実施例によるスイッチトキャパシタ電源装置をシミュレーションするためのさらに具体例を示す回路図である。
【図２４】図２３の具体例によるスイッチトキャパシタ電源装置のそれぞれのコンバータの出力電圧を示すグラフである。
【図２５】図２３の具体例によるスイッチトキャパシタ電源装置の総合の出力電圧を示すグラフである。
【図２６】図２３の具体例によるスイッチトキャパシタ電源装置の出力の組み合わせを示す表である。
【図２７】従来のリング形のスイッチトキャパシタ電源装置の一例を示す回路図である。
【図２８】図２６のスイッチトキャパシタ電源装置に適用されるクロックパルスを示すタイミングチャートである。
【図２９】従来のリング形のスイッチトキャパシタ電源装置の他の例を示す回路図である。
【図３０】従来のディクソン形のスイッチトキャパシタ電源装置の一例を示す回路図である。
【図３１】従来のディクソン形のスイッチトキャパシタ電源装置の他の例を示す回路図である。
【図３２】図３１のスイッチトキャパシタ電源装置に適用される駆動回路を示す回路図である。
【図３３】従来のディクソン形のスイッチトキャパシタ電源装置の他の例を示す図である。
【図３４】図３３のスイッチトキャパシタ電源装置に適用される駆動回路を示す回路図である。
【符号の説明】
【００５２】
１０  ＤＣ−ＤＣブロック
２０  ＤＣ−ＡＣブロック
１０２  最大値回路
２０２  入力回路
２０４  極性変換回路
ＢＣij  ブートストラップ回路
Ｃj  電荷転送用キャパシタ
Ｃｏ  出力キャパシタ
Ｓij  パワースイッチ
Ｍ１〜Ｍ９  ＭＯＳＦＥＴ
Ｖin  入力電圧
【図１】
2005065462.tif 000011
【図２】
2005065462.tif 000012
【図３】
2005065462.tif 000013
【図４】
2005065462.tif 000014
【図５】
2005065462.tif 000015
【図６】
2005065462.tif 000016
【図７】
2005065462.tif 000017
【図８】
2005065462.tif 000018
【図９】
2005065462.tif 000019
【図１０】
2005065462.tif 000020
【図１１】
2005065462.tif 000021
【図１２】
2005065462.tif 000022
【図１３】
2005065462.tif 000023
【図１４】
2005065462.tif 000024
【図１５】
2005065462.tif 000025
【図１６】
2005065462.tif 000026
【図１７】
2005065462.tif 000027
【図１８】
2005065462.tif 000028
【図１９】
2005065462.tif 000029
【図２０】
2005065462.tif 000030
【図２１】
2005065462.tif 000031
【図２２】
2005065462.tif 000032
【図２３】
2005065462.tif 000033
【図２４】
2005065462.tif 000034
【図２５】
2005065462.tif 000035
【図２６】
2005065462.tif 000036
【図２７】
2005065462.tif 000037
【図２８】
2005065462.tif 000038
【図２９】
2005065462.tif 000039
【図３０】
2005065462.tif 000040
【図３１】
2005065462.tif 000041
【図３２】
2005065462.tif 000042
【図３３】
2005065462.tif 000043
【図３４】
2005065462.tif 000044