(57)【要約】【課題】外部電極の形成時に懸念された、コイル端子部における高抵抗化を抑制し、電源効率を向上させることができる外部電極の形成方法を提案する。【解決手段】磁気素子に対して外部電極を形成するに際し、低温硬化型導電性ペーストをコイル端子面の一部と接続させ、該接続部から連続して電極形状をなすようにパターニングした上で、該コイル端子面の残部および上記した導電性ペースト層上に金属膜を被覆する。【選択図】図２
2005039238.tif 000002
【特許請求の範囲】
【請求項１】
磁気素子に対して外部電極を形成するに際し、低温硬化型導電性ペーストをコイル端子面の一部と接続させ、該接続部から連続して電極形状をなすようにパターニングし、その後該コイル端子面の残部および上記した導電性ペースト層上に金属膜を被覆して外部電極とすることを特徴とする磁気素子の外部電極形成方法。
【請求項２】
磁気素子に接続した外部電極が、コイル端子面の一部と接続し、該接続部から連続して電極形状にパターニングされた導電性ペースト層と、該コイル端子面の残部および該導電性ペースト層の表面上に被覆された金属膜からなることを特徴とする外部電極構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、磁気素子の外部電極形成方法および外部電極構造に関するものである。
【背景技術】
【０００２】
近年、携帯機器やノート型パソコン等のように、電池で駆動される携帯機器の利用が盛んになってきている。このような携帯機器に対しては、より一層の小型化・薄型化が常に求められている。
そのため、電源素子として搭載されるコイル部を有するトランスやインダクタなどの磁気素子についても、小型化・薄型化を進めることが重要な課題となっている。
【０００３】
これらの磁気素子を搭載する場合、小型化と薄型化を実現する上では、表面実装技術が重要である。そのために、素子の両端に外部電極を設けることが一般的となっている。
電源用磁気素子には、大きな電流が流れるため、直流抵抗値が高いと、そこでジュール熱による損失が生じる。従って、損失の少ない低抵抗の磁気素子が望まれている。
このような状況下で、薄型化に適した平面コイルを磁性層で挟んだ平面磁気素子が開発された（例えば特許文献１，特許文献２参照）。
【０００４】
図１に、従来の平面磁気素子を断面で示す。図中、番号１はSi基板、２は下部磁性層、３は上部磁性層、４はコイル、５はコイル端子、そして６が外部電極である。
同図に示したとおり、従来は、コイルの両端にあるコイル端子から素子上へ引き出すようにして外部電極を形成している。
【０００５】
前掲特許文献１では、上記した外部電極を金属または金属を含む成分からなる導電性ペーストを高温焼成して形成している。しかしながら、この方法では、外部電極を金属化できるものの、磁気素子のコイル部の金属が酸化してしまい、高抵抗化してしまうという問題があった。
この点、前掲特許文献２では、導電性ペーストを低温硬化して外部電極を形成している。しかしながら、低温硬化できるペーストは、例えば金属と樹脂を混合したものであるため、これを使用するとコイル端子と外部電極の界面で接触抵抗が生じ、高抵抗化を引き起こすという問題があった。
【０００６】
【特許文献１】特開2001−244123号公報（特許請求の範囲）
【特許文献２】特開2001−244124号公報（特許請求の範囲）
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したとおり、従来技術では、外部電極の形成時に高抵抗化し、電源効率の低下を余儀なくされていた。
本発明は、上記の問題を有利に解決するもので、高抵抗化を抑制した外部電極の形成方法を、外部電極構造と共に提案することを目的とする。
【課題を解決するための手段】
【０００８】
以下、本発明の解明経緯について説明する。
高抵抗化の要因の一つは、外部電極形成時の高温プロセスである。従って、金属コイル部の酸化を招く 300℃より高い高温焼成で金属化する導電性ペーストでは、低抵抗化は達成できない。
一方、金属コイル部の酸化を抑制できる 300℃以下程度の低温で硬化できる導電性ペーストは、金属粉以外に例えば樹脂成分を混合しているため、コイル端子部と接続した場合に接触抵抗が生じ、その分高抵抗化してしまう。
【０００９】
そこで、低温での金属膜の形成方法として、めっき法に着目し、鋭意検討を重ねた結果、電気Cuめっきでコイル端子と接続した場合には金属間の接続となり、接触抵抗がないことを見出した。
しかしながら、電気Cuめっきは、電流が流れる導電性材料に選択的に析出するため、コイル端子部にはCu金属膜の形成が可能であるが、外部電極形成領域である非導電性材料からなる磁気素子の表面端部には形成することができない。つまり、外部電極形状を形成することができない。
【００１０】
そこで、次に、この点に関して検討を加えた結果、外部電極形成領域を低温硬化型導電性ペーストでパターニングすれば、その表面にめっきによりCu金属膜を形成することが可能となることを究明した。つまり、低温硬化型導電性ペーストを下地層として金属膜の外部電極形状が形成可能となるのである。
しかしながら、コイル端子部を完全に低温硬化型導電性ペーストで覆ってしまうと、コイル端子部と導電性ペーストとの間に接触抵抗が発生してしまう。
【００１１】
そこで、これを回避すべくさらに検討を加えた結果、低温硬化型導電性ペーストを、コイル端子面の一部のみと接続させ、そこから連続して外部電極形状にパターニングして下地層を形成し、この下地層の表面およびコイル端子面の残部表面に連続してめっきにより金属膜を形成させれば、所期した目的が有利に達成されることの知見を得た。
本発明は、上記の知見に立脚するものである。
【００１２】
すなわち、本発明の要旨構成は次のとおりである。
１．磁気素子に対して外部電極を形成するに際し、低温硬化型導電性ペーストをコイル端子面の一部と接続させ、該接続部から連続して電極形状をなすようにパターニングし、その後該コイル端子面の残部および上記した導電性ペースト層上に金属膜を被覆して外部電極とすることを特徴とする磁気素子の外部電極形成方法。
【００１３】
２．磁気素子に接続した外部電極が、コイル端子面の一部と接続し、該接続部から連続して電極形状にパターニングされた導電性ペースト層と、該コイル端子面の残部および該導電性ペースト層の表面上に被覆された金属膜からなることを特徴とする外部電極構造。
【００１４】
本発明において、低温硬化型導電性ペーストとは、300 ℃以下で硬化する導電性ペーストをいう。好適例としては、金属粉を含んだペーストが挙げられる。
【発明の効果】
【００１５】
本発明の形成方法によれば、外部電極とコイル端子部との金属間接合が可能となり、しかも外部電極形状のパターニングが可能となるので、これにより、外部電極形成時における高抵抗化を効果的に抑制することができる。
このように、本発明によれば、高抵抗化を効果的に抑制できる外部電極構造を形成することができるので、電源素子として効率の良い低抵抗の磁気素子を得ることができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を従い本発明を具体的に説明する。
図２は、本発明に従う外部電極構造を有する磁気素子を断面で示す。この磁気素子の構成の骨子は、前掲図１の場合と共通するので同一の番号を付して示し、図中番号７が低温硬化型導電性ペースト層、８が金属膜であり、これら７，８で外部電極９を形成する。なお、10はコンタクトホールである。
【００１７】
さて、図２に示す磁気素子は、コイル４を下部磁性層２と上部磁性層３により挟み込んだ構造で、コイル端子５からコンタクトホール10を通じて外部電極９が上部磁性層３上に形成されている。
本発明の磁気素子の外部電極９は、コイル端子５の一部と接続し、外部電極形状にパターニングされた低温硬化型導電性ペースト層７と、コイル端子５の残部および上記低温硬化型導電性ペースト層７の表面を覆う金属層８からなっている。
【００１８】
ここに、低温硬化型導電性ペースト層７のコイル端子５に対する接続領域について検討したところ、その接続領域面積をコイル端子５の面積の20〜80％とすることが好適であることが判明した。この接続領域面積が20％より少ないと、金属膜８のコイル端子５から低温硬化型導電性ペースト層７上へつながる領域の金属膜８の幅が狭くなる結果、抵抗が高くなる傾向がある。一方、接続領域面積が80％を超えるとコイル端子５と金属層８との接続面積が減少する結果、やはり抵抗が高くなる傾向がある。
【００１９】
次に、図３に、本発明に従う外部電極構造を有する磁気素子の他の例を示す。この例は、下部磁性層２として金属ビア11付きの焼結フェライト基板を使用し、コイル端子５を素子表面に形成した場合である。この構造によれば、本発明の外部電極９を形成した場合、低温硬化型導電性ペーストをコイル端子５の一部と接続させる際に、コンタクトホール10がなく、平坦な表面での接続となるため、精度の良い接続領域の形成が可能となる利点がある。
【００２０】
本発明では、上述したように、コイル端子５と金属膜８が金属間接続となるため接触抵抗がなく、また表面実装に好適な素子端部への金属膜８による外部電極９の形成が可能となるので、外部電極形成時の高抵抗化が効果的に抑制される結果、電源素子として使用した場合に、効率の良い磁気素子を実現することができる。
【実施例１】
【００２１】
Si基板上に、 Fe2O3／ZnＯ／CuＯ／NiＯ＝49／23／12／16（ mol％）組成のフェライト磁性粉を含んだペーストをスクリーン印刷法にて成膜し、引き続き 950℃で焼成して下部磁性層を形成した。焼成後の厚みは40μm とした。ついで、平旦化のために、ポリイミドをスピンコートにより塗布した後、熱硬化した。引き続きポリイミド膜上に下地めっき層として 0.5μm 厚のCu膜を無電解めっき法で成膜した。次に、下地めっき層上にフォトレジストを塗布したのち、フォトエッチングにより、ライン幅：80μm 、ライン間隔：20μm 、厚み：90μm 、７ターンのスパイラルコイルのレジストフレームを形成した。電気めっきによりレジストフレーム内にCuを析出させたのち、レジストフレームおよび不要な下地めっき層を取り除いて、平面コイルとした。なお、コイル端子サイズは 0.6mmφとした。
【００２２】
次に、 Fe2O3／ZnＯ／CuＯ／NiＯ＝49／23／12／16（ mol％）組成のフェライト磁性粉を含んだエポキシ樹脂ペーストを、コイル端子部に 0.5mmφのコンタクトホールを形成するようにスクリーン印刷し、150 ℃で熱硬化して、上部磁性層を形成した。磁性層の厚みは 180μm とした。つぎに、硬化温度が 150, 200, 250, 300 ℃のAg粉を含んだ低温硬化型導電性ぺーストをスクリーン印刷法により、コイル端子に対する接続領域面積が10％，20％，50％，80％，90％となるように接続し、かつ素子端部へ連続する外部電極形状となるようにパターニングした。その後、上記した 150〜300 ℃の硬化温度で熱硬化して、低温硬化型導電性ペ−スト層とした。
【００２３】
次に、Cu，Ni，Snのバレルめっきを連続して行い、金属層を被覆して、外部電極を形成した。なお、Cu厚みは10μm 、Ni厚みは20μm 、Sn厚みは４μm とした。
かくして、平面磁気素子を作製した。
なお、比較例のため、コイル端子面全体を低温硬化型導電性ペーストで接続した点（コイル端子に対する接続領域面積：100 ％）を除いて、他は上記実施例と同じ工程で平面磁気素子を作製した。さらに、比較例として、高温焼結型ペーストを使用した点を除いて、他は上記実施例と同じ工程で平面磁気素子を作製した。
かくして得られた各磁気素子における外部電極間の抵抗を測定した結果を、表１に示す。また、同表には、外部電極を形成する前のコイル端子間での抵抗を測定した結果も併せて示す。
【００２４】
【表１】
2005039238.tif 000003
【００２５】
同表に示したとおり、高温焼結型ペーストを使用したNo.10の比較例２では、電極間抵抗値が大幅に増加している。また、低温硬化型ペーストのみを使用したNo.９比較例１では、外部電極間の抵抗値が外部電極形成前のコイル端子間抵抗値に比べて0.07Ωも増加しているのに対し、発明例はいずれも比較例１より低抵抗となっている。従って、発明例では、外部電極形成時の高低抗化が抑制され、磁気素子としての抵抗値が低減できていることが分かる。
また、150 ℃硬化温度特性を有する低温硬化型のNo.1からNo.5の発明例に注目すると、接続面積がコイル端子面積の20〜80％の場合に、外部電極形成前のコイル端子間の抵抗値と外部電極形成後の外部電極間の抵抗値が同じになっており、上記範囲がより好適な接続面積比率であることが分かる。さらに、低温硬化型導電性ペーストの硬化温度が 250℃以下の場合は、外部電極形成前のコイル端子間の抵抗値と外部電極形成後の外部電極間の抵抗値が同じになっており、この硬化温度範囲の低温硬化型導電性ペーストがより好適であることが分かる。
【図面の簡単な説明】
【００２６】
【図１】従来例の平面磁気素子を示す断面図である。
【図２】本発明に係る平面磁気素子の好適例を示す断面図である。
【図３】本発明に係る平面磁気素子の他の好適例を示す断面図である。
【符号の説明】
【００２７】
１  Si基板
２  下部磁性層
３  上部磁性層
４  コイル
５  コイル端子
６  外部電極
７  低温硬化型導電性ペースト層
８  金属膜
９  外部電極
10  コンタクトホール
11  金属ビア
【図１】
2005039238.tif 000004
【図２】
2005039238.tif 000005
【図３】
2005039238.tif 000006