(57)【要約】【課題】  簡単な接続で信号の質を様々な規格に合致させることができる安価なインターフェイス制御システムの提供を目的としている。【解決手段】  本発明は、複数の異なった電源電圧で制御されるインターフェイス制御システムにおいて、低い電圧で制御される制御装置からの出力を高い電圧で制御される制御装置に入力する場合、その低い電圧で制御される制御装置の出力Ｉ／Ｏセルにトライステート機能を持ったＩ／Ｏセルを用い、そのＩ／Ｏセルが接続される信号線の高出力（Ｈｉｇｈ出力）はその信号線又はそのＩ／Ｏセル内に内蔵されたプルアップ抵抗によって高い電圧の高出力レベル（Ｈｉｇｈレベル）まで電圧を上げ且つそのＩ／Ｏセルのトライステート制御時間を操作することでその高出力（Ｈｉｇｈ出力）の立ち上がり波形を急峻にすることができることを特徴とする。【選択図】図２
2005301402.tif 000002
【特許請求の範囲】
【請求項１】
複数の異なった電源電圧で制御されるインターフェイス制御システムにおいて、低い電圧で制御される制御装置からの出力を高い電圧で制御される制御装置に入力する場合、その低い電圧で制御される制御装置の出力Ｉ／Ｏセルにトライステート機能を持ったＩ／Ｏセルを用い、そのＩ／Ｏセルが接続される信号線の高出力はその信号線又はそのＩ／Ｏセル内に内蔵されたプルアップ抵抗によって高い電圧の高出力レベルまで電圧を上げ且つそのＩ／Ｏセルのトライステート制御時間を操作することでその高出力の立ち上がり波形を急峻にすることができることを特徴とするインターフェイス制御システム。
【請求項２】
そのトライステート機能を持ったＩ／Ｏセルに、そのトライステート制御時間を操作する回路をそのＩ／Ｏセル内に持たせることを特徴とする請求項１に記載のインターフェイス制御システム。
【請求項３】
そのトライステート制御時間を操作する回路に遅延回路を用いることを特徴とする請求項１に記載のインターフェイス制御システム。
【請求項４】
そのトライステート制御時間を操作する回路に電圧検知回路を用いることを特徴とする請求項１に記載のインターフェイス制御システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の異なった電源電圧で制御されるインターフェイス制御システムに関する。
【背景技術】
【０００２】
従来のスマートカード制御システムでは、スマートカードを制御するスマートカード制御用ＬＳＩとスマートカードは異なるテクノロジーのファブで製造される。そのため、スマートカード制御用ＬＳＩは３．３Ｖ電源で動作し、スマートカードは５Ｖ電源で動作する。従って、スマートカード制御用ＬＳＩからスマートカードに出力される信号は電圧変換等する必要ができ（対象が異なるが、ＥＣＬレベルからＴＴＬレベルに電圧変換するものは、例えば特許文献１に開示されている）、図６の様にスマートカード制御用ＬＳＩとスマートカードとの間にスマートカードＩ／Ｆ用ＬＳＩが必要になる。
【０００３】
図７は従来のスマートカード制御用ＬＳＩの概略で、スマートカード制御部は図７に示すように各端子がそれぞれの信号に対応したＩ／Ｏセルに接続される。ＶＣＣＥＮ及びＳＣＶＣＣＥＮ信号はこの信号がＨｉｇｈになるとスマートカードへの電源が供給される。ＣＬＫ及びＳＣＣＬＫ３信号はスマートカードへのクロック信号である。ＲＳＴ＃及びＳＣＲＳＴ＃３信号はスマートカードへのリセット信号である。ＤＯＥ＃信号はＬｏｗになるとＳＣＩ／０３にデータを出力させる制御信号である。ＤＯ信号は出力データ信号である。ＤＩ信号は入力データ信号である。また、ＳＣＩ／Ｏ３信号はスマートカードとの入出力データ信号である。また、それらの出力電圧は全て３．３Ｖである。
【０００４】
図８は従来のスマートカードＩ／Ｆ用ＬＳＩの概略で、ＳＣＶＣＣＥＮ信号が内部Ｐｏｗｅｒ  Ｓｗｉｔｃｈに入力され、その信号がＨｉｇｈになった時、Ｐｏｗｅｒ  Ｓｗｉｔｃｈ部に入力される電源５ＶをＳＣＶＣＣ信号に出力する。その出力される電源電圧はスマートカードの動作電圧である５Ｖである。また、ＳＣＣＬＫ３、ＳＣＲＳＴ＃３及びＳＣＩ／Ｏ３信号は、ＳＣＶＣＣ信号がＨｉｇｈになった時のみ接続される電圧変換バッファをそれぞれ通り、ＳＣＣＬＫ、ＳＣＲＳＴ＃及びＳＣＩ／Ｏ信号となる。また、ＳＣＩ／Ｏ信号はスマートカードの規格に準拠した２０ＫΩのプルアップ抵抗がＳＣＶＣＣ信号と接続される。
【０００５】
【特許文献１】特許第２６７４３４４号
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、前記従来技術ではスマートカード制御用ＬＳＩとスマートカードとの間に信号電圧変換用のＬＳＩが必要となりシステム上の部品数を増加させ実装面積の増加、また、その電圧変換用のＬＳＩのコストアップという言う問題があった。
【０００７】
そこで、図９に示す従来技術のスマートカード制御システムでは、ＳＣＣＬＫ信号、ＳＣＲＳＴ＃信号及びＳＣＩ／Ｏ信号の出力にオープンドレイン出力を用い、それらの信号線にスマートカードの電源であるＳＣＶＣＣでプルアップする事により、Ｈｉｇｈ出力時スマートカード制御用ＬＳＩからの出力をＯＦＦし、前述のプルアップによりスマートカードのＨｉｇｈレベルまで引き上げる事により、異なった電圧の問題を解決している。
【０００８】
図１０は図９のシステムにおけるスマートカード制御部ＬＳＩ内ＣＬＫ信号とその外部のＳＣＣＬＫ信号のタイミングを示す。図１０に示すように、タイミングＴ０で内部ＣＬＫ信号はＨｉｇｈになるため、ＳＣＣＬＫ信号はそれまでＬｏｗ出力していたのを止めて出力をＨｉ−Ｚ状態にする。そのため、タイミングＴ１まででＳＣＣＬＫ信号はプルアップによってＳＣＶＣＣ信号レベル（５Ｖ）までゆっくりと立ち上がる。また、タイミングＴ２では内部ＣＬＫ信号がＬｏｗになる。そのため、ＳＣＣＬＫ信号はＬｏｗが出力されタイミングＴ３までに急峻にＬｏｗレベルとなる。また、立ち上がり時間をより短くする為プルアップ抵抗値を小さくする方法も考えられるが、スマートカードの規格もありあまり小さい値にはできない。
【０００９】
従って、図９に示すシステムでは、図１０に示すように出力信号線の立ち上がり時間を多く必要とするため、スマートカードの信号線の立ち上がり時間の規格を満足しないという問題がある。
【００１０】
本発明は、前記事情に着目してなされたものであり、その目的とするところは、簡単な接続で信号の質を様々な規格に合致させることができる安価なインターフェイス制御システムを提供することにある。
【課題を解決するための手段】
【００１１】
前記課題を解決するために、請求項１に記載された発明は、複数の異なった電源電圧で制御されるインターフェイス制御システムにおいて、低い電圧で制御される制御装置からの出力を高い電圧で制御される制御装置に入力する場合、その低い電圧で制御される制御装置の出力Ｉ／Ｏセルにトライステート機能を持ったＩ／Ｏセルを用い、そのＩ／Ｏセルが接続される信号線の高出力（Ｈｉｇｈ出力）はその信号線又はそのＩ／Ｏセル内に内蔵されたプルアップ抵抗によって高い電圧の高出力レベル（Ｈｉｇｈレベル）まで電圧を上げ且つそのＩ／Ｏセルのトライステート制御時間を操作することでその高出力（Ｈｉｇｈ出力）までの立ち上がり波形を急峻にすることができることを特徴とする。
【００１２】
また、請求項２に記載された発明は、請求項１に記載された発明において、そのトライステート機能を持ったＩ／Ｏセルに、そのトライステート制御時間を操作する回路をそのＩ／Ｏセル内に持たせることを特徴とする。
【００１３】
また、請求項３に記載された発明は、請求項１に記載された発明において、そのトライステート制御時間を操作する回路に遅延回路を用いることを特徴とする。
【００１４】
また、請求項４に記載された発明は、請求項１に記載された発明において、そのトライステート制御時間を操作する回路に電圧検知回路を用いることを特徴とする。
【発明の効果】
【００１５】
本発明によれば、簡単な接続で信号の質を様々な規格に合致させることができる安価な制御システムを提供することができる。
【発明を実施するための最良の形態】
【００１６】
以下、図面を参照しながら、本発明の一実施形態について具体的に説明する。
【００１７】
図１及び図２には、本願のインターフェイス制御システムの実施例及びそのスマートカード制御部ＬＳＩ（１）の実施例が示されている。図１に示すとおり、システム実施例は、図９の従来技術のシステムと同様である。異なるのは図２に示すとおり、図９の従来技術では単にオープンドレインの出力を用いていたのに対して、図２ではトライステート出力の制御に特徴がある。
【００１８】
図２に示すとおり、ＳＣＣＬＫ及びＳＣＲＳＴ＃出力信号はトライステート機能のＩ／Ｏセルが用いられ、その出力イネーブルを制御する入力にそれぞれの信号をＤｅｌａｙ回路によって遅延させた信号を入力している。また、トライステートバッファの入力にはそれぞれの信号を入れる。また、ＳＣＩ／Ｏ信号は入出力の信号であるが、その出力側にトライステート機能を持たせており、その出力イネーブルを制御する入力にはＤＯＥ＃及びＤＯ信号のＯＲ信号にＤｅｌａｙ回路によって遅延させた信号を入力する。また、トライステートバッファの入力にはＤＯＥ＃及びＤＯ信号のＯＲ信号を入力する。
【００１９】
これにより、図５に示すように、例えばＳＣＣＬＫ出力信号の場合は、タイミングＴ４で内部ＣＬＫ信号はＨｉｇｈになるが、Ｄｅｌａｙ回路からの出力であるＣＬＫＤ信号は、タイミングＴ５までＨｉｇｈになるのが遅れる。タイミングＴ５までは、ＳＣＣＬＫのＩ／Ｏセルの出力イネーブルはイネーブル状態となり、且つ、トライステートバッファの入力はタイミングＴ４からＨｉｇｈであるため、タイミングＴ４からタイミングＴ５の間でＳＣＣＬＫ出力はスマートカード制御用ＬＳＩ（１）の電源電圧である３．３Ｖまで急峻に引き上げられる。
【００２０】
しかし、タイミングＴ５からＣＬＫＤがＨｉｇｈとなるため、出力イネーブルがディスエーブル状態にされ、ＳＣＣＬＫ出力はＨｉ−Ｚ状態となる。しかし、図１に示すように、ＳＣＣＬＫ端子にはスマートカード電源であるＳＣＶＣＣ端子にプルアップされているため、タイミングＴ５からは徐々にＳＣＶＣＣ電圧である５Ｖまで引き上げられる。そして、タイミングＴ６にて５Ｖとなる。
【００２１】
また、タイミングＴ７にて内部ＣＬＫ信号はＬｏｗとなるが、遅延回路のため、タイミングＴ８でＣＬＫＤ信号はＬｏｗとなる。従って、タイミングＴ８から出力イネーブルがイネーブル状態となり、トライステートの入力であるＬｏｗが出力され、ＳＣＣＬＫ出力はタイミングＴ８からタイミングＴ９までに急峻にＬｏｗとなる。従って、従来技術の図１０のタイミングと異なり、本実施例の図５のタイミングでは、出力信号の立ち上がりエッジが急峻になり、スマートカード２の様々な規格に満足させることができるようになる。
【００２２】
また、図３は、前述した図２の遅延回路及びＯＲ回路をＩ／Ｏセル内部に持った場合の実施例を示す。このＩ／Ｏセルを用いれば、スマートカード制御用ＬＳＩ（１）の内部の接続は図７に示す従来のスマートカード制御用ＬＳＩと同様の接続で良く、且つ、図１のシステム実施例でスマートカード制御システムが構築できる。
【００２３】
また、図３の遅延回路で構成していた出力イネーブルの制御部を電圧検知回路で実現する実施例を示す。図４に示すように、電圧検知回路の出力はトライステートバッファの出力イネーブル端子に接続され、その電圧検知回路の入力には、そのトライステートバッファの出力及びスマートカード制御用ＬＳＩの電源である３．３Ｖが入力され、そのトライステートバッファの出力電圧が３．３Ｖ以下である時は電圧検知回路の出力はＬｏｗとなる。
【００２４】
従って、トライステートバッファの入力ＩがＬｏｗからＨｉｇｈに変化しても、その出力Ｐが３．３Ｖに達する時点まで出力イネーブルがイネーブル状態であり、出力Ｐが３．３Ｖに達した時点から出力イネーブルはディスエーブル状態となるため、Ｈｉ−Ｚが出力される。
【００２５】
しかし、図１に示すスマートカード制御用ＬＳＩの外部にあるＳＣＶＣＣ端子とのプルアップのおかげで、５Ｖまで電圧が徐々に引き上げられる。また、実際には立ち上がり波形の形状から電圧検知回路に入力するスマートカード制御用ＬＳＩの電源である３．３Ｖがそのまま入力されるのではなく、若干３．３Ｖより低い電圧が入力される。
【００２６】
以上説明した実施形態によれば、以下のような作用効果が得られる。すなわち、図１に示すように従来技術と同様なもっとも簡単な接続で、スマートカード制御システムを構築できるため、システムの実装面積のもっとも少ない接続が可能となり、且つ、そのスマートカード制御用ＬＳＩから出力される信号品質（立ち上がり波形の立ち上がり時間）もスマートカードの様々な規格を満たすことができる。また、システムコスト的にもスマートカードＩ／Ｆ用ＬＳＩは単純なパワースイッチより高価であり、本実施例ではコストダウンが可能となる。
【００２７】
また、図２に示すように遅延回路をＬＳＩのロジック部で実現しようとすると、その遅延回路の配置が対応するＩ／Ｏセルの近くになるようにして、その遅延時間の制御を正確にできるようにしなければならないが、図３のようにＩ／Ｏセルにその遅延回路を内蔵することにより、ロジック部の配置に左右されること無く、その遅延時間制御が正確に実施できる。
【００２８】
また、図３に示すように遅延回路をＩ／Ｏセル内部に持って遅延制御する方法では、プロセスが振れるとその遅延制御の時間が変わってしまうという問題があるが、その出力電圧を検知する回路を持ってトライステート出力時間制御をするため、プロセスの振れにあまり関係すること無く正確な制御が実施できる。
【図面の簡単な説明】
【００２９】
【図１】本発明の一実施形態に係る概略構成図である。
【図２】スマートカード制御用ＬＳＩの回路図である。
【図３】スマートカード制御部Ｉ／Ｏセルの一実施例に係る回路図である。
【図４】スマートカード制御部Ｉ／Ｏセルの他の実施例に係る回路図である。
【図５】各信号のタイミング図である。
【図６】従来技術の概略構成図である。
【図７】従来のスマートカードＩ／Ｆ用ＬＳＩの回路図である。
【図８】従来技術の他の概略構成図である。
【図９】図８のシステムに関与する各信号のタイミング図である。
【図１０】図９のシステムにおけるスマートカード制御部ＬＳＩ内でのＣＬＫ信号とその外部のＳＣＣＬＫ信号のタイミングを示す図である。
【符号の説明】
【００３０】
１    スマートカード制御用ＬＳＩ
２    スマートカード
３    スマートカード制御部
【図１】
2005301402.tif 000003
【図２】
2005301402.tif 000004
【図３】
2005301402.tif 000005
【図４】
2005301402.tif 000006
【図５】
2005301402.tif 000007
【図６】
2005301402.tif 000008
【図７】
2005301402.tif 000009
【図８】
2005301402.tif 000010
【図９】
2005301402.tif 000011
【図１０】
2005301402.tif 000012