(57)【要約】【課題】  具現が簡単なデジタル放送チャネル復号装置及びそのデジタル放送チャネル復号方法を提供する。【解決手段】  チャネル復号装置は、パンクチャリングパターンに基づいて入力データのパンクチャリングされた位置に任意値を挿入してデパンクチャリングデータを出力するデパンクチャリング部（３４０）と、デパンクチャリングデータをデコーディングしてデコードデータを出力し、デパンクチャリングデータ及びパンクチャリングパターンを一時的に保存して読み出すビタビデコーダー及びデパンクチャリングデータ、デコードデータ及びパンクチャリングパターンを利用してデコードデータのエラー率を算出する性能測定部（３６０）を有する。【選択図】      図３
2005130500.tif 000002
【特許請求の範囲】
【請求項１】
パンクチャリングパターンに基づいて入力データのパンクチャリングされた位置に任意値を挿入してデパンクチャリングデータを出力するデパンクチャリング部と、
前記デパンクチャリングデータ及び前記パンクチャリングパターンを一時的に保存し、前記デパンクチャリングデータをデコードしたデコードデータを出力しながら前記保存されたデパンクチャリングデータ及び前記パンクチャリングパターンを読み出すビタビデコーダーと、
前記デパンクチャリングデータ、前記デコードデータ及び前記パンクチャリングパターンを利用して前記デコードデータのエラー率を算出する性能測定部と、
を含むことを特徴とするデジタル放送チャネル復号装置。
【請求項２】
前記ビタビデコーダーは、
前記デパンクチャリングデータ及び前記パンクチャリングパターンを書き込むためのメモリと、
前記デコードデータが出力される時、前記デコードデータに対応する前記デパンクチャリングデータ及び前記パンクチャリングパターンを読み出させるように制御するメモリ制御部と、
を含むことを特徴とする請求項１に記載のデジタル放送チャネル復号装置。
【請求項３】
前記ビタビデコーダーは、
前記デパンクチャリングデータを利用したブランチメトリックを生成するブランチメトリック生成部と、
前記ブランチメトリック及びパスメトリックに対して加算／比較／選択過程を通じて状態遷移情報を出力する加算／比較／選択部と、
前記状態遷移情報を書き込み、前記デパンクチャリングデータ及び前記パンクチャリングパターンを書き込むためのトレースバックメモリと、
前記トレースバックメモリに書き込まれた状態遷移情報を逆追跡して前記デパンクチャリングデータのデコードデータを出力させ、前記デコードデータが出力される時、前記デコードデータに対応する前記デパンクチャリングデータ及び前記パンクチャリングパターンを読み出させるトレースバック制御部と、
を含むことを特徴とする請求項１に記載のデジタル放送チャネル復号装置。
【請求項４】
前記トレースバック制御部は、
前記加算／比較／選択部から出力された前記状態遷移情報が、前記トレースバックメモリに書き込まれた後、前記デパンクチャリングデータ及び前記パンクチャリングパターンを前記トレースバックメモリに書き込むように制御することを特徴とする請求項３に記載のデジタル放送チャネル復号装置。
【請求項５】
前記性能測定部は、
前記デコードデータをエンコーディングしてエンコードデータを出力するリエンコーダーと、
前記読み出されたデパンクチャリングデータと前記エンコードデータを前記読み出されたパンクチャリングパターンに基づいて比較演算することにより、前記デコードデータのエラー率を算出するエラー算出部と、
を含むことを特徴とする請求項１に記載のデジタル放送チャネル復号装置。
【請求項６】
前記エラー算出部は、
前記パンクチャリングパターンに基づいて、パンクチャリングされていない位置の前記デパンクチャリングデータと前記エンコードデータとを比較演算して前記デコードデータのエラー率を算出することを特徴とする請求項５に記載のデジタル放送チャネル復号装置。
【請求項７】
パンクチャリングパターンに基づいて入力データのパンクチャリングされた位置に任意値を挿入してデパンクチャリングデータを出力するデパンクチャリング段階と、
前記デパンクチャリングデータをデコーディングしてデコードデータを出力し、前記デパンクチャリングデータと前記パンクチャリングパターンを書き込み、前記デコードデータが出力される時、前記デコードデータに対応する前記デパンクチャリングデータ及び前記パンクチャリングパターンを読み出すビタビデコーディング段階と、
前記デパンクチャリングデータ、前記デコードデータ及び前記パンクチャリングパターンを利用して前記デコードデータのエラー率を算出する性能測定段階と、
を含むことを特徴とするデジタル放送チャネル復号方法。
【請求項８】
前記ビタビデコーディング段階は、
前記デパンクチャリングデータを利用してブランチメトリックを生成する段階と、
前記ブランチメトリック及びパスメトリックに対して加算／比較／選択過程を通じて状態遷移情報を出力する段階と、
前記状態遷移情報を書き込んだ後、前記デパンクチャリングデータ及び前記パンクチャリングパターンをトレースバックメモリに書き込む段階と、
前記トレースバックメモリに書き込まれた状態遷移情報を逆追跡して前記デパンクチャリングデータのデコードデータを出力させ、前記デコードデータが出力される時、前記デコードデータに対応する前記デパンクチャリングデータ及び前記パンクチャリングパターンを読み出す段階と、
を含むことを特徴とする請求項７に記載のデジタル放送チャネル復号方法。
【請求項９】
前記性能測定段階は、
前記デコードデータをエンコーディングしてエンコードデータを出力する段階と、
前記読み出されたデパンクチャリングデータと前記エンコードデータを前記読み出されたパンクチャリングパターンに基づいて比較演算することにより、前記デコードデータのエラー率を算出する段階と、
を含むことを特徴とする請求項７に記載のデジタル放送チャネル復号方法。
【請求項１０】
前記デコードデータのエラー率は、前記パンクチャリングパターンに基づいて、パンクチャリングされていない位置の前記デパンクチャリングデータと前記エンコードデータを比較演算して算出することを特徴とする請求項９に記載のデジタル放送チャネル復号方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、デジタル放送チャネル復号装置に関し、より詳しくは、具現が簡単なデジタル放送チャネル復号装置及びそのデジタル放送チャネル復号方法に関する。
【背景技術】
【０００２】
図１は、従来のデジタル放送チャネル復号装置に対する概略的なブロック図である。
【０００３】
デジタル放送チャネル復号装置は、デパンクチャリング（Ｄｅｐｕｎｃｔｕｒｉｎｇ）部４０と、ビタビデコーダー（Ｖｉｔｅｒｂｉ  ｄｅｃｏｄｅｒ）５０及び性能測定部６０を有している。
【０００４】
デパンクチャリング部４０は、パンクチャリングパターンに基づいて受信されたデータのパンクチャリングされた位置に任意値を挿入してデパンクチャリングを行う。即ち、送信端において１つのデータに対してコンボリューションエンコーディング（ｃｏｎｖｏｌｕｔｉｏｎ  ｅｎｃｏｄｉｎｇ）を行って所定個のデータを製造し、コンボリューションエンコードされたデータの伝送率を向上させるために残りのデータを引き出して（ｐｕｎｃｔｕｒｉｎｇ）伝送する。このようにパンクチャリングされて伝送されたデータをデパンクチャリング４０においては、伝送データのパンクチャリングされた部分に任意値を挿入してデパンクチャリングを行う。
【０００５】
ビタビデコーダー５０は、デパンクチャリングされたデータに対してビタビデコーディング（復号）を行う。
【０００６】
性能測定部６０は、ビタビデコーダー５０においてデコーディング（復調）性能を測定する装置であり、遅延部６１、リエンコーダー（Ｒｅ−Ｅｎｃｏｄｅｒ）６３、パンクチャリングパターン発生部６６、コントローラ６５及びエラー算出部６７を有している。
【０００７】
遅延部６１は、ビタビデコーダー５０にデータが入力された時刻からデコーディングされて出力される時刻までの時間の差の分だけ、ビタビ入力データを遅延させて出力する。リエンコーダー６３は、ビタビデコーダー５０においてデコードされたデータに対してコンボリューションエンコーディングを行ってビタビ入力データと同様な方法でエンコードされたデータを出力する。パンクチャリングパターン発生部６６は、送信端のパンクチャリングパターンに対応するパンクチャリングパターンを発生する。エラー算出部６７は、遅延部６１から出力されるビタビ入力データとリエンコーダー６３から出力されるエンコードデータをパンクチャリングパターン発生部６６から発生されたパンクチャリングパターンに基づいて比較演算してエラー率を算出する。即ち、パンクチャリングパターンに基づいてパンクチャリングされていないデータに対して比較演算してデコーディング（復調）エラー率を計算して出力する。
【０００８】
このように既存のビタビデコーダー５０に対する性能測定部６０は、ビタビ入力データをビタビデコーディングされるまでの一定時間だけ遅延させる遅延部６１を有する。このような遅延素子は、ハードウェアの面積を相当多く占め、消費電力も相対的に他の素子よりは大きいため、消費電力及び費用面において大きな負担を有する。
【０００９】
また、既存の性能測定部６０は、パンクチャリングパターンを発生するパンクチャリングパターン発生部６６を有している。このような、パンクチャリングパターン発生部６６は、全体チャネル復号装置において、デパンクチャリング部４０と畳み込まれる構造を有するので非効率的である。このような畳み込まれるハードウェアの具現を回避するためにパンクチャリングパターンを遅延素子を利用して遅延させる場合も考えることができるが、これは、先に説明された遅延素子の大きさ及び消費電力などのような問題点によりやはり非効率的である。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
前記のような問題点を解決するために案出されたものであって、本発明の目的は、具現が簡単な（したがって、実現が簡単な）デジタル放送チャネル復号装置及びそのデジタル放送チャネル復号方法を提供するにある。
【課題を解決するための手段】
【００１１】
前記のような目的を達成するための本発明によるデジタル放送チャネル復号装置は、パンクチャリングパターンに基づいて入力データのパンクチャリングされた位置に任意値を挿入してデパンクチャリングデータを出力するデパンクチャリング部と；デパンクチャリングデータをデコーディングしてデコードデータ（Ｄｅｃｏｄｅｄ  Ｄａｔａ）を出力し、前記デパンクチャリングデータ及び前記パンクチャリングパターンを一時的に保存して読み出すビタビデコーダーと；前記デパンクチャリングデータ、前記デコードデータ及び前記パンクチャリングパターンを利用して前記デコードデータのエラー率を算出する性能測定部とを含み、前記ビタビデコーダーは、前記デコードデータが出力される時、前記デコードデータに対応する前記デパンクチャリングデータ及び前記パンクチャリングパターンを読み出すこととなる。
【００１２】
より具体的には、前記ビタビデコーダーは、前記デパンクチャリングデータ及び前記パンクチャリングパターンを書き込むためのメモリと；前記デコードデータが出力される時、前記デコードデータに対応する前記デパンクチャリングデータ及び前記パンクチャリングパターンを読み出させるように制御するメモリ制御部と；を有する。
【００１３】
前記ビタビデコーダーは、前記デパンクチャリングデータを利用したブランチメトリックを生成するブランチメトリック生成部と；前記ブランチメトリック及びパスメトリックに対して加算／比較／選択過程を通じて状態遷移情報を出力する加算／比較／選択部と；前記状態遷移情報を書き込み、前記デパンクチャリングデータ及び前記パンクチャリングパターンを書き込むトレースバック（逆追跡）メモリと；前記トレースバックメモリに書き込まれた状態遷移情報を逆追跡して前記デパンクチャリングデータのデコードデータを出力させ、前記デコードデータが出力される時、前記デコードデータに対応する前記デパンクチャリングデータ及び前記パンクチャリングパターンを読み出させるトレースバック（逆追跡）制御部と；を有する。
【００１４】
前記トレースバック制御部は、前記加算／比較／選択部から出力された前記状態遷移情報が、前記トレースバックメモリに書き込まれた後、前記デパンクチャリングデータ及び前記パンクチャリングパターンを前記トレースバックメモリに書き込むように制御するものである。
【００１５】
前記性能測定部は、前記デコードデータをエンコーディングしてエンコードデータを出力するリエンコーダーと；前記読み出されたデパンクチャリングデータと前記エンコードデータを前記読み出されたパンクチャリングパターンに基づいて比較演算することにより、前記デコードデータのエラー率（または、「デコーディングエラー率」と言う）を算出するエラー算出部と；を有する。
【００１６】
更に、前記エラー算出部は、前記パンクチャリングパターンに基づいて、パンクチャリングされていない位置と前記デパンクチャリングデータと前記エンコードデータを比較演算して前記デコーディングエラー率を算出する。
【００１７】
一方、本発明によるデジタル放送チャネル復号方法は、パンクチャリングパターンに基づいて入力データのパンクチャリングされた位置に任意値を挿入してデパンクチャリングデータを出力するデパンクチャリング段階と；前記デパンクチャリングデータをデコーディングしてデコードデータを出力し、前記デパンクチャリングデータ及び前記パンクチャリングパターンを書き込み、前記デコードデータが出力される時、前記デコードされたデータに対応する前記デパンクチャリングデータ及び前記パンクチャリングパターンを読み出すビタビデコーディング段階と；前記デパンクチャリングデータ、前記デコードデータ及び前記パンクチャリングパターンを利用して前記デコーディングエラー率を算出する性能測定段階と；を含むことを特徴とする。
【００１８】
前記ビタビデコーディング段階は、前記デパンクチャリングデータを利用してブランチメトリックを生成する段階と；前記ブランチメトリック及びパスメトリックに対して加算／比較／選択過程を通じて状態遷移情報を出力する段階と；前記状態遷移情報を書き込んだ後、前記デパンクチャリングデータ及び前記パンクチャリングパターンを書き込む段階と；前記トレースバックメモリに書き込まれた状態遷移情報を逆追跡して前記デパンクチャリングデータのデコードデータを出力させ、前記デコードデータが出力される時、前記デコードデータに対応する前記デパンクチャリングデータ及び前記パンクチャリングパターンを読み出す段階と；を有する 。
【００１９】
前記性能測定段階は、前記デコードデータをエンコーディングしてエンコードデータを出力する段階と；及び前記読み出されたデパンクチャリングデータと前記エンコードデータを前記読み出されたパンクチャリングパターンに基づいて比較演算することにより、前記デコーディングエラー率を算出する段階と；を有する。
【００２０】
好ましく、前記デコーディングエラー率は、前記パンクチャリングパターンに基づいて、パンクチャリングされていない位置の前記デパンクチャリングデータと前記エンコードデータを比較演算して算出する。
【００２１】
従って、チャネル復号装置のハードウェアを減らすことができ、これにより消費電力及びハードウェア構成費用を低減させることができる。
【発明の効果】
【００２２】
本発明によると、ビタビデコーダーの性能測定の時に、必要なビタビ入力データと、パンクチャリングパターンをビタビデコーダー内のトレースバックメモリに書き込んだ後、これを活用することにより性能測定部のハードウェアを減らすことができる。
即ち、従来の性能測定部においては、ビタビデコーダーに入力されるデータを遅延させるための遅延素子と、パンクチャリングパターンを発生する装置を別途に設けてデコーディング性能を測定していた。ところが、本発明によっては、入力データ及びパンクチャリングパターンをトレースバックメモリに書込み及び読み出しを制御することにより、従来の遅延素子及びパンクチャリングパターン発生装置の機能を効果的に取って代わることができる。
従って、デジタル放送チャネル復号装置を簡単に実現することができ、また、消費電力及び費用の削減などの効果を得ることができる。
【発明を実施するための最良の形態】
【００２３】
以下においては、図面を参照して実施のための最良の形態を示すと共に、本発明をより詳しく説明する。
【実施例】
【００２４】
図２は、本発明によるデジタル放送チャネル復号装置に対する概略的なブロック図である。
【００２５】
デジタル放送チャネル復号装置は、デパンクチャリング部２４０と、ビタビデコーダー２５０及び性能測定部２６０を有している。
【００２６】
デパンクチャリング部２４０は、入力されたデータに対してパンクチャリングパターンに基づいて入力データのパンクチャリングされた位置に任意値のデータを挿入してデパンクチャリングを行う。
【００２７】
即ち、送信端において１つのデータに対してコンボリューションエンコーディングを行って所定個のデータを製造し、コンボリューションエンコードされたデータの伝送率を向上させるために残りのデータを引き出して伝送する。
【００２８】
表１は、コンボリューションエンコーダーのコードレートに対応するパンクチャリングパターンを示したものである。
【００２９】
【表１】
2005130500.tif 000003
【００３０】
例えば、コードレートが３／４である場合、パンクチャリングパターン（１１０、１０１）によってパンクチャリングされるものは、表２に示したとおりである。
【００３１】
【表２】
2005130500.tif 000004
【００３２】
表２に示したように、データｕ(ｔ)は、コンボリューションエンコーディングされてＣ０チャネルデータのＣ０(ｔ)と、Ｃ１チャネルデータのＣ１(ｔ)になる。エンコードされたチャネルデータＣ０(２)、 Ｃ０(５)、Ｃ１(１)、Ｃ１(４）は、パンクチャリングパターン（１１０，１０１）によってパンクチャリングされ送信される。
【００３３】
このように、パンクチャリングされて伝送されたデータは、デパンクチャリング部２４０において、送信端で適用されたパンクチャリングパターンに基づいて入力データのパンクチャリングされた位置に任意値のデータを挿入してデパンクチャリングを行う。
【００３４】
ビタビデコーダー２５０は、入力されるデータ（Ｖｉ＿ＩＮ）に対してビタビデコーディングを行う。ビタビデコーダー２５０は、先ず、入力データ（Ｖｉ＿ＩＮ）を利用してブランチメトリック（Ｂｒａｎｃｈ  ｍｅｔｒｉｃ）とパスメトリック（Ｐａｔｈ  ｍｅｔｒｉｃ）を求め、ブランチメトリックとパスメトリックを利用して入力データの状態遷移情報（Ｓｔａｔｅ  Ｔｒａｎｓｉｔｉｏｎ  Ｉｎｆｏｒｍａｔｉｏｎ）をトレースバックメモリ（図示しない：後述する）に保存する。トレースバックメモリ（図示しない）に保存された状態遷移情報に基づいて入力データ（Ｖｉ＿ＩＮ）をデコーディングして出力する。
【００３５】
また、トレースバックメモリ（図示しない）には、入力データ（Ｖｉ＿ＩＮ）と、入力データに対応するパンクチャリングパターン（Ｐｕｎ＿Ｐ）が保存される。
【００３６】
ビタビデコーダー２５０においてデコードされたデータ（Ｄｅｃｏｄｅｄ  ｄａｔａ）が出力されるとき、デコードされたデータに対応する入力データ（Ｖｉ＿ＩＮ）及びパンクチャリングパターン（Ｐｕｎ＿Ｐ）、またトレースバックメモリ（図示しない）において読み出される。
【００３７】
性能測定部２６０は、ビタビデコーダー２５０のデコーディングエラー率を算出してビタビデコーダー２５０のデコード性能を測定する。性能測定部２６０は、リエンコーダー２６３及びエラー算出部２６７を有している。
【００３８】
リエンコーダー２６３は、ビタビデコーダー２５０においてデコードされたデータに対してコンボリューションエンコーディングを行う。即ち、ビタビデコーダー２５０に入力されるデータ（Ｖｉ＿ＩＮ）と同様な方法でエンコーディングを行う。
【００３９】
エラー算出部２６７は、ビタビデコーダー２５０のトレースバックメモリ（図示しない）から読み出された入力データ（Ｖｉ＿ＩＮ）とリエンコーダー２６３においてコンボリューションエンコードされたデータとの間を比較演算してデコーディングエラー率を算出する。比較演算の時、ビタビデコーダー２５０のトレースバックメモリ（図示しない）から読み出されたパンクチャリングパターン（Ｐｕｎ＿Ｐ）に基づいて比較演算する。即ち、パンクチャリングパターンが‘１’である場合にのみ入力データ（Ｖｉ＿ＩＮ）とエンコードデータを比較してエラー率を算出する。
【００４０】
これにより、ビタビデコーダー２５０のデコーディング性能を測定する。
【００４１】
従って、ビタビデコーダー２５０を利用して性能測定部を具現することにより、遅延素子及びパンクチャリングパターン発生部のようなハードウェアを除去することにより、システムのサイズを減らすことができ、また、これによる消費電力及び費用の節減などの効果を得ることができる。
【００４２】
図３は、本発明によるデジタル放送複合装置において、ビタビデコーダー３５０をより詳しく示した図であり、図４は、トレースバックメモリ３５５−１の書込み制御タイミング図であり、図５は、トレースバックメモリ３５５−１のメモリ構造の一例を示した図である。以下においては、図３ないし図５を参照して本発明をより詳しく説明する。
【００４３】
デパンクチャリング部３４０においてデパンクチャリングされたデータは、ビタビデコーダー３５０に入力される。ビタビデコーダー３５０に入力されたデータは、ブランチメトリック生成部３５１、加算／比較／選択部３５３及びトレースバック（逆追跡）部３５５を介してデコーディングされる。
【００４４】
ブランチメトリック生成部３５１は、入力データ（Ｖｉ＿ＩＮ）を介してブランチメトリック（ＢＭ）を求める。例えば、オフセット２進ブランチメトリック生成機（Ｏｆｆｓｅｔ  ｂｉｎａｒｙ  ＢＭ  ｇｅｎｅｒａｔｏｒ）である場合は、伝送率が１／２である入力データに対して、００、０１、１０、１１である４つのブランチメトリックが生成される。
【００４５】
加算／比較／選択部３５３は、ブランチメトリック（ＢＭ）とパスメトリック（ＰＭ）を加算し、加算された値のうち、同じ状態で遷移する２つの値を比較して、小さい値をパスメトリックメモリ（図示しない）に保存し、このときの状態遷移情報をトレースバック部３５５に出力する。
【００４６】
トレースバック部３５５は、入力データ（Ｖｉ＿ＩＮ）に対する状態遷移情報と、性能測定部３６０と連動するための入力データ（Ｖｉ＿ＩＮ）及びパンクチャリングパターン（Ｐｕｎ＿Ｐ）が書き込まれるトレースバックメモリ３５５−１と、トレースバックメモリ３５５−１の書込み及び読出しを制御するトレースバック制御部３５５−２を有している。
【００４７】
図４は、トレースバックメモリ３５５−１の書込み制御タイミング図である。図示されたように、入力データ（Ｖｉ＿ＩＮ）がビタビデコーダー３５０に入力されて状態遷移情報を得るまで消費されるクロックは、一般的に３２ないし３４クロックである。従って、３２ないし３４クロックの後、トレースバックメモリ３５５−１には、入力データ（Ｖｉ＿ＩＮ）に対する状態遷移情報を書込み、その後のクロックに性能測定部３６０と連動するための入力データ（Ｖｉ＿ＩＮ）及びパンクチャリングパターン（Ｐｕｎ＿Ｐ）を書き込む（ｂ）。
【００４８】
図４に図示されたメモリ書込み制御方式は、既存のトレースバック制御部３５５−２の制御方式を活用して本発明による入力データ（Ｖｉ＿ＩＮ）及びパンクチャリングパターン（Ｐｕｎ＿Ｐ）を書き込む例を説明したものであり、その他の方式で書込み制御を行うことができるのは当然である。
【００４９】
図５は、伝送率が１／２である入力データ（Ｖｉ＿ＩＮ）に対するトレースバックメモリ（３５５−１）の構造を示したものである。トレースバックメモリ３５５−１は、送信端のコンボリューションエンコーダーのレジスタ数に対応する状態の数（Ｗ）と、逆追跡長さ（Ｌ）に対応するメモリ領域を有し、性能測定部３６０と連動するための入力データ（Ｖｉ＿ＩＮ）及びパンクチャリングパターン（Ｐｕｎ＿Ｐ）を書き込むためのメモリ領域を有する。
【００５０】
従って、トレースバックメモリ３５５−１には、入力データ（Ｖｉ＿ＩＮ）に対する状態遷移情報と、Ｉ／Ｑ入力データ（Ｖｉ＿ＩＮｉ、Ｖｉ＿ＩＮｑ）及びＩ／Ｑチャネル入力データ（Ｖｉ＿ＩＮｉ、Ｖｉ＿ＩＮｑ）に対応するパンクチャリングパターン（Ｐｕｎ＿Ｐｉ、Ｐｕｎ＿Ｐｑ）を書き込む。
【００５１】
トレースバック制御部３５５−２は、一定時間の後、トレースバックメモリ３５５−１に書き込まれた状態遷移情報に基づいて逆追跡することにより、入力データ（Ｖｉ＿ＩＮ）に対するデコードデータを出力させる。デコードデータが出力されるとき、トレースバックメモリ３５５−１に書き込まれた入力データ（Ｖｉ＿ＩＮ）及びパンクチャリングパターン（Ｐｕｎ＿Ｐ）を読み出して性能測定部３６０へ出力させる。
【００５２】
性能測定部３６０は、ビタビデコーダー３５０から出力されるデコードデータ、入力データ（Ｖｉ＿ＩＮ）及びそれに対応するパンクチャリングパターン（Ｐｕｎ＿Ｐ）を利用してビタビデコーダー３５０の性能を測定する。
【００５３】
リエンコーダー３６３は、デコードデータに対してビタビデコーダー３５０の入力データ（Ｖｉ＿ＩＮ）と同様な方式でコンボリューションエンコーディングを行う。
【００５４】
エラー算出部３６７は、ビタビデコーダー３５０のトレースバックメモリ３５５−１から読み出された入力データ（Ｖｉ＿ＩＮ）とリエンコーダー３６３においてコンボリューションエンコードされたデータとの間を比較演算してデコーディングエラー率を算出する。比較演算の時、ビタビデコーダー３５０のトレースバックメモリ（図示しない）から読み出されたパンクチャリングパターン（Ｐｕｎ＿Ｐ）に基づいて比較演算する。即ち、パンクチャリングパターンが‘１’である場合にのみ入力データ（Ｖｉ＿ＩＮ）とエンコードデータを比較してエラー率を算出する。
【００５５】
図６は、本発明によるデジタル放送受信器のビタビデコーダーの性能測定方法に対するフローチャートであり、図３及び図６を参照して本発明によるデジタル放送受信器のビタビデコーダーの性能測定方法を説明する。
【００５６】
デパンクチャリング部３４０においてデパンクチャリングされたデータ（Ｖｉ＿ＩＮ）とパンクチャリングパターン（Ｐｕｎ＿Ｐ）は、ビタビデコーダー３５０に入力される（Ｓ６１１）。
【００５７】
ビタビデコーダー３５０に入力されたデータ（Ｖｉ＿ＩＮ）は、ブランチメトリック生成部３５１及び加算／比較／選択部３５３を介して状態遷移情報を求め、トレースバックメモリ３５５−１に書き込む。状態遷移情報を書き込んだ後、入力データ（Ｖｉ＿ＩＮ）及びパンクチャリングパターンＰｕｎ＿Ｐ）をトレースバックメモリ３５５−１に書き込む（Ｓ６１３）。
【００５８】
一定時間以後、トレースバック制御部３５５−２は、トレースバックメモリ３５５−１に書き込まれた状態遷移情報に基づいて逆追跡することにより、入力データ（Ｖｉ＿ＩＮ）に対するデコードデータを出力させる。デコードデータが出力されるとき、トレースバックメモリ３５５−１に書き込まれた入力データ（Ｖｉ＿ＩＮ）及びパンクチャリングパターン（Ｐｕｎ＿Ｐ）を読み出して性能測定部３６０に出力させる（Ｓ６１５）。
【００５９】
性能測定部３６０のリエンコーダー３６３は、デコードデータをコンボリューションエンコーディングを行う（Ｓ６２１）。
【００６０】
エラー算出部３６７は、ビタビデコーダー３５０のトレースバックメモリ３５５−１から読み出された入力データ（Ｖｉ＿ＩＮ）とリエンコーダーにおいてエンコードされたデータをパンクチャリングパターン（Ｐｕｎ＿Ｐ）に基づいて比較演算することによりデコーディングエラー率を算出する（Ｓ６２３）。
【００６１】
以上のように、ビタビデコーダーのトレースバックメモリに入力データとパンクチャリングパターンを保存し、所定時間の後、デコードデータが出力されるときに入力データとパンクチャリングパターンを読み出して性能測定の時に利用する。
【００６２】
従って、チャネル復号装置のハードウェアを減らすことができ、これにより、消費電力及び費用を低減できる。
【００６３】
以上では、本発明の望ましい実施例について説明したが、本発明は、前述した特定の実施例に限らず、請求の範囲で請求する本発明の要旨を逸脱せず、当該発明の属する技術分野において通常の知識を持つ者ならば誰でも多様な変形実施が可能なことは勿論、そのような変更も本発明の特許請求の範囲の記載の技術または技術的に思想の範囲内にある。
【００６４】
以上に説明した如く、本発明はデジタル放送受信システムのチャネル復号装置に適用する。
【図面の簡単な説明】
【００６５】
【図１】従来のデジタル放送復号装置に対する概略的なブロック図である。
【図２】本発明による具現が簡単なデジタル放送復号装置の概略的なブロック図である。
【図３】本発明によるデジタル放送復号装置の詳細なブロック図である。
【図４】図３のトレースバックメモリに対する書込み制御タイミング図である。
【図５】図３のトレースバックメモリ領域を示す図である。
【図６】本発明によるデジタル放送チャネル復号方法に対するフローチャートである。
【符合の説明】
【００６６】
４０、２４０、３４０    デパンクチャリング部
５０、２５０、３５０    ビタビデコーダー
３５１                  ブランチメトリック生成部
３５３                  加算／比較／選択部
３５５                  トレースバック部
３５５−１              トレースバックメモリ
３５５−２              トレースバック制御部
３６０                  性能測定部
６３、２６３、３６３    リエンコーダー
６７、２６７、３６７    エラー算出部
【図１】
2005130500.tif 000005
【図２】
2005130500.tif 000006
【図３】
2005130500.tif 000007
【図４】
2005130500.tif 000008
【図５】
2005130500.tif 000009
【図６】
2005130500.tif 000010