(57)【要約】【課題】回路設計者の負担が小さく、設計時間が短くて済む伝送線路解析装置を提供する。【解決手段】伝送線路解析装置１１は、入力された解析モデルデータ７５に基づいて、ドライバとなり得る各Ｉ／Ｏ素子７１、７２、７３別に、Ｉ／Ｏ素子をドライバにしたときのそれぞれの解析モデルデータ７５Ｂ、７５Ｃ、７５Ｄを作成して、伝送線路解析を実行し、各解析モデルデータ７５Ｂ、７５Ｃ、７５Ｄに対応するそれぞれの解析結果データ８２Ａ、８２Ｂ、８２Ｃを得る。そして、波形特性が電子回路の誤動作を招かない様な既定の範囲に収まっているか否かの判定が回路設計者にとって容易になる様な表示形態で、各解析結果データ８２Ａ、８２Ｂ、８２Ｃによって示されるそれぞれの信号波形を表示する。【選択図】図１
2005100283.tif 000002
【特許請求の範囲】
【請求項１】
入力側及び出力側のいずれにもなり得る複数の入出力素子を含む電子回路を解析する伝送線路解析方法において、
電子回路の構成を示す標準解析モデルデータを入力する標準解析モデルデータ入力工程と、
標準解析モデルデータに基づいて、電子回路に含まれる複数の入出力素子毎に、入出力素子が出力側になったときの電子回路の解析モデルデータを求め、各入出力素子毎に求められた各解析モデルデータからなる解析モデルデータ集合を作成する入出力組合せ作成工程と、
解析モデルデータ集合に含まれるそれぞれの解析モデルデータ毎に、伝送線路解析を実行して、解析結果データを求め、各解析モデルデータ毎に求められた各解析結果データからなる解析結果データ集合を作成する伝送線路解析工程と、
解析結果データ集合に含まれる任意の解析結果データもしくは全ての解析結果データを表示する解析結果表示工程と
を含むことを特徴とする伝送線路解析方法。
【請求項２】
入力側及び出力側のいずれにもなり得る複数の入出力素子を含む電子回路を解析する伝送線路解析装置において、
電子回路の構成を示す標準解析モデルデータを入力する標準解析モデルデータ入力手段と、
標準解析モデルデータに基づいて、電子回路に含まれる複数の入出力素子毎に、入出力素子が出力側になったときの電子回路の解析モデルデータを求め、各入出力素子毎に求められた各解析モデルデータからなる解析モデルデータ集合を作成する入出力組合せ作成手段と、
解析モデルデータ集合に含まれるそれぞれの解析モデルデータ毎に、伝送線路解析を実行して、解析結果データを求め、各解析モデルデータ毎に求められた各解析結果データからなる解析結果データ集合を作成する伝送線路解析手段と、
解析結果データ集合に含まれる任意の解析結果データもしくは全ての解析結果データを表示する解析結果表示手段と
を備えることを特徴とする伝送線路解析装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路おいて信号波形が正確に伝達されるかどうかを確認するための伝送線路解析方法及び装置に関する。
【背景技術】
【０００２】
近年、電子回路の高機能化及び高速化に伴い、プリント基板が小型化及び高密度化されて来ている。
【０００３】
この様なプリント基板上では、短時間で多量の情報が処理されることから、その配線に高周波（すなわち短周期）の信号波形が伝播される。ところが、高周波の信号波形は、プリント基板上の配線のキャパシタンス、インダクタンス、直流抵抗等の影響を受け易く、このために信号波形が大きく歪んでしまい、信号が正確に伝達されないことがある。そこで、プリント基板の設計段階で、信号波形の歪が抑えられ、信号が正確に伝達される様に、対策部品を挿入したり、配線経路を調整する必要がある。
【０００４】
次に、図１０のフローチャートを参照しつつ、電子回路の従来の設計手順を説明する。
【０００５】
まず、回路設計者は、波形確認の対象である電子回路を示す回路情報を解析モデルデータに変換し、伝送線路解析装置に記憶させる（ステップＳ１０１）。
【０００６】
ここで、回路情報は、例えば図１１に示す様に信号を出力するドライバＩＣ２０１と、信号を受信する各レシーバＩＣ２０２、２０３と、それぞれのＩＣのピンを接続する配線ネット２０４とを示すものである。そして、この回路情報は、図１２に示す様な解析モデルデータに変換される。この変換は、ドライバＩＣ２０１の特性をドライバ素子３０１にモデル化し、各レシーバＩＣ２０２、２０３の特性を各レシーバ素子３０２、３０３にモデル化し、配線ネット２０４を各線路モデル３０４ａ、３０４ｂ、３０４ｃからなる線路モデル３０４に変換することによりなされる。こうして変換されたドライバ素子３０１、各レシーバ素子３０２、３０３、及び線路モデル３０４を解析モデルデータとして伝送線路解析装置に記憶させる。
【０００７】
ドライバ素子３０１は、伝送線路解析に必要である出力信号の条件として予め定められた信号電圧や信号周波数、及び素子の等価モデルにより表わされる。また、各レシーバ素子３０２と３０３は、それぞれの素子の等価モデルにより表わされる。
【０００８】
線路モデル３０４の各線路モデル３０４ａ、３０４ｂ、３０４ｃは、線路の特性インピーダンスを算出するのに必要なプリント基板の各層間の比誘電率や配線パターン幅等により表わされる。
【０００９】
次に、伝送線路解析装置は、解析モデルデータを用いて、伝送線路解析を実行し（ステップＳ１０２）、伝送線路上の素子に入出力される信号波形を求めて表示する（ステップＳ１０３）。例えば、図１３に示す様なレシーバ素子３０２もしくは３０３に入力される信号波形４０１を表示する。
【００１０】
回路設計者は、ステップＳ１０３において表示された波形４０１に基づいて、オーバーシュート電圧４０２、アンダーシュート電圧４０３、波形４０１の電圧がロースレッシュホールド電圧を越えてからハイスレッシホールド電圧を越えるまでの立上り時間４０４、波形４０１の電圧がハイスレッシュホールド電圧を下回ってからロースレッシホールド電圧を下回るまでの立下り時間４０５等の波形特性を求め、この波形特性が電子回路の誤動作を招かない様な既定の範囲に収まっているか否かを判定し（ステップＳ１０４）、つまり信号波形４０１のローまたはハイがレシーバ素子により正しく認識されるか否かを判定し、既定の範囲に収まっていれば（ステップＳ１０４で「ＯＫ」）、電子回路を決定して終了する（ステップＳ１０５）。
【００１１】
尚、ロースレッシュホールド電圧及びハイスレッシュホールド電圧は、レシーバ素子毎に予め定められた電圧である。また、ロースレッシュホールド電圧は、ハイスレッシュホールド電圧より低いものとする。
【００１２】
また、既定の範囲に収まっていなければ（ステップＳ１０４で「ＮＯ」）、回路設計者は、線路へ対策部品を挿入したり、配線経路を変更してから（ステップＳ１０６）、ステップＳ１０２の処理へ戻る。
【００１３】
この様に伝送線路解析装置により求められ表示された信号波形に基づいて、波形特性が電子回路の誤動作を招かない様な既定の範囲に収まっているか否かを判定し（各ステップＳ１０２〜１０４）、既定の範囲に収まっていれば、電子回路を決定して終了し（ステップＳ１０５）、また既定の範囲に収まっていなければ、線路へ対策部品を挿入したり、配線経路を変更してから（ステップＳ１０６）、ステップＳ１０２の処理へ戻る。従って、既定の範囲に収まるまで、各ステップＳ１０２〜１０４、Ｓ１０６が繰り返される。
【００１４】
一方、電子回路によっては、各ＩＣがドライバ又はレシーバとして固定的に機能せず、電子回路の動作モードに応じて、ドライバとして機能するＩＣが切り替えられ、他のＩＣがレシーバとして機能するというものがある。
【００１５】
この様な電子回路の信号波形を判定するには、それぞれのＩＣがドライバとして機能するときの各解析モデルデータを設定し、各解析モデルデータ別に、信号波形を求めて、その波形特性が電子回路の誤動作を招かない様な既定の範囲に収まっているか否かを判定し、各解析モデルデータのいずれについても、波形特性が既定の範囲に収まる様な対策部品の位置や配線を決定する必要がある。
【００１６】
次に、図１４のフローチャートを参照しつつ、電子回路における複数の解析モデルデータのいずれについても、波形特性が既定の範囲に収まる様な対策部品の位置や配線を決定するための手順を説明する。
【００１７】
尚、電子回路は、図１５に示す様にドライバとレシーバのいずれかに切り替えて用いられる第１ＩＣ６０１、第２ＩＣ６０２、及び第３ＩＣ６０３と、それぞれのＩＣのピンを接続する３つの信号線ａ、ｂ、ｃからなる配線ネット６０４とを含むものとする。
【００１８】
まず、電子回路におけるドライバとなり得るＩＣに番号を付与する。例えば、第１ＩＣ６０１に番号１を付与し、第２ＩＣ６０２に番号２を付与し、第３ＩＣ６０３に番号３を付与する。そして、ＩＣを選択的に指示するための変数ｎに１を代入する（ステップＳ２０１）。
【００１９】
次に、図１６（ａ）に示す様に第１ＩＣ６０１の特性をＩ／Ｏ素子７０１にモデル化し、第２ＩＣ６０２の特性をＩ／Ｏ素子７０２にモデル化し、第３ＩＣ６０３の特性をＩ／Ｏ素子７０３にモデル化し、配線ネット６０４を線路モデル７０４に変換する。そして、Ｉ／Ｏ素子７０１、Ｉ／Ｏ素子７０２、Ｉ／Ｏ素子７０３、及び線路モデル７０４を解析モデルデータ７０５として伝送線路解析装置に記憶させる（ステップＳ２０２）。
【００２０】
各Ｉ／Ｏ素子７０１、７０２、７０３は、ドライバとしての等価モデルと、レシーバとしての等価モデルにより表される。
【００２１】
線路モデル７０４の各線路モデル７０４ａ、７０４ｂ、７０４ｃは、線路の特性インピーダンスを算出するのに必要なプリント基板の各層間の比誘電率や配線パターン幅等により表わされる。
【００２２】
次に、図１６（ｂ）に示す様に変数ｎ（＝１）に対応する第１ＩＣ６０１をモデル化したＩ／Ｏ素子７０１をドライバ素子７１１として設定し（ステップＳ２０３）、他の第２ＩＣ６０２及び第３ＩＣ６０３をモデル化した各Ｉ／Ｏ素子７０２、７０３をそれぞれのレシーバ素子７１２、７１３として設定した上で（ステップＳ２０４）、出力信号の条件（信号電圧や信号周波数）及び等価モデルによって表されるドライバ素子７１１と、それぞれの等価モデルによって表される各レシーバ素子７１２、７１３と、それぞれの素子間を接続する線路モデル７０４とかなる解析モデルデータ７１５を作成する。
【００２３】
伝送線路解析装置は、第１ＩＣ６０１をドライバとする解析モデルデータ７１５を用いて、伝送線路解析を実行し（ステップＳ２０５）、伝送線路上の素子の波形を求めて表示する（ステップＳ２０６）。例えば、図１３に示す様な各レシーバ素子７１２、７１３に入力される信号波形４０１を表示する
回路設計者は、ステップＳ２０６において表示された波形４０１に基づいて、オーバーシュート電圧４０２、アンダーシュート電圧４０３、立上り時間４０４、立下り時間４０５等の波形特性を求め、この波形特性が電子回路の誤動作を招かない様な既定の範囲に収まっているか否かを判定し（ステップＳ２０７）、既定の範囲に収まっていなければ（ステップＳ２０７で「ＮＧ」）、線路へ対策部品を挿入したり、配線経路を変更してから（ステップＳ２０９）、ステップＳ２０１の処理へ戻る。
【００２４】
また、波形特性が既定の範囲に収まっていれば（ステップＳ２０７で「ＯＫ」）、ドライバとなり得る全てのＩＣをドライバとして設定した上で、少なくとも各ステップＳ２０３〜Ｓ２０７の処理を行なったか否かを判定する（ステップＳ２０８）。ここでは、各Ｉ／Ｏ素子７０２、７０３をドライバとして未だに設定していないので（ステップＳ２０８で「ＮＯ」）、変数ｎ＝（ｎ＋１）に更新してから（ステップＳ２１１）、ステップＳ２０４の処理に戻る。
【００２５】
そして、図１６（ｃ）に示す様に変数ｎ（＝２）に対応する第２ＩＣ６０２をモデル化したＩ／Ｏ素子７０２をドライバ素子７２２として設定し（ステップＳ２０３）、他の第１ＩＣ６０１及び第３ＩＣ６０３をモデル化した各Ｉ／Ｏ素子７０１、７０３をそれぞれのレシーバ素子７２１、７２３として設定した上で（ステップＳ２０４）、出力信号の条件（信号電圧や信号周波数）及び等価モデルによって表されるドライバ素子７２２と、それぞれの等価モデルによって表される各レシーバ素子７２１、７２３と、それぞれの素子間を接続する線路モデル７０４とかなる解析モデルデータ７２５を作成する。伝送線路解析装置は、解析モデルデータ７２５を用いて、伝送線路解析を実行し（ステップＳ２０５）、伝送線路上の素子の波形を求めて表示する（ステップＳ２０６）。回路設計者は、ステップＳ２０６において表示された波形４０１に基づいて、波形特性が電子回路の誤動作を招かない様な既定の範囲に収まっているか否かを判定し（ステップＳ２０７）、既定の範囲に収まっていなければ（ステップＳ２０７で「ＮＧ」）、線路へ対策部品を挿入したり、配線経路を変更してから（ステップＳ２０９）、ステップＳ２０１の処理へ戻る。
【００２６】
また、波形特性が既定の範囲に収まっていれば（ステップＳ２０７で「ＯＫ」）、Ｉ／Ｏ素子７０３をドライバとして未だに設定していないので（ステップＳ２０８で「ＮＯ」）、変数ｎ＝（ｎ＋１）に更新してから（ステップＳ２１１）、ステップＳ２０４の処理に戻る。
【００２７】
引き続いて、図１６（ｄ）に示す様に変数ｎ（＝３）に対応する第３ＩＣ６０３をモデル化したＩ／Ｏ素子７０３をドライバ素子７３３とし、他の第１ＩＣ６０１及び第２ＩＣ６０２をモデル化した各Ｉ／Ｏ素子７０１、７０２をそれぞれのレシーバ素子７３１、７３３として設定して（ステップＳ２０４）、解析モデルデータ７３５を作成し、解析モデルデータ７３５を用いて、伝送線路解析を実行し（ステップＳ２０５）、伝送線路上の素子の波形を求めて表示する（ステップＳ２０６）。回路設計者は、ステップＳ２０６において表示された波形４０１に基づいて、波形特性が電子回路の誤動作を招かない様な既定の範囲に収まっているか否かを判定し（ステップＳ２０７）、既定の範囲に収まっていなければ（ステップＳ２０７で「ＮＧ」）、線路へ対策部品を挿入したり、配線経路を変更してから（ステップＳ２０９）、ステップＳ２０１の処理へ戻る。
【００２８】
また、波形特性が既定の範囲に収まっていれば（ステップＳ２０７で「ＯＫ」）、ステップＳ２０８の処理に移る。このとき、ドライバとなり得る全てのＩＣをドライバとして設定した上で、少なくとも各ステップＳ２０３〜Ｓ２０７の処理を既に行なったことから（ステップＳ２０８で「ＹＥＳ」）、電子回路を決定して終了する（ステップＳ２１０）。
【００２９】
しかしながら、上記従来の電子回路の設計手順においては、回路設計者の判断に頼るところが大きく、回路設計者の判断ミスの影響が大きかった。また、回路設計者の負担が大きく、設計時間が長くなった。
【００３０】
特に、ドライバとなり得る全てのＩＣをドライバとして設定して、電子回路の解析を実行する場合は、ドライバとなり得るＩＣの個数が多くなる程、その作業が長くかつ煩雑となった。
【００３１】
例えば、第１ＩＣ６０１、６０２をドライバとする伝送線路解析により、波形特性が電子回路の誤動作を招かない様な既定の範囲に収まっていないことが分かっても、第３ＩＣ６０３をドライバとする伝送線路解析により、波形特性が電子回路の誤動作を招かない様な既定の範囲に収まっていないことが分かって、初めて、線路への対策部品の挿入や配線経路の変更を行なったとしたならば、第1ＩＣ６０１、６０２をドライバとする伝送線路解析が全く必用でないことになるが、この伝送線路解析を実行せざるを得なかった。
【００３２】
このため、特許文献１には、回路設計者の判断に頼る部分を少なくし、回路設計者の負担を小さくするための技術が提案されている。ここでは、伝送線路解析装置に、電子回路の誤動作を招くことがない波形特性についての既定の範囲を予め入力しておき、解析により得られた波形特性が規定の範囲に収まらない場合は、予め設定しておいた対策ライブラリから、波形特性が規定の範囲に収まる様になる回路構成を選択し、電子回路を決定している。
【特許文献１】特開平１０−９７５５１号公報
【発明の開示】
【発明が解決しようとする課題】
【００３３】
しかしながら、特許文献１の技術では、電子回路における１つの解析モデルデータを評価し、その解析モデルデータの信号波形を既定の範囲に収めることが前提となっており、電子回路における複数の解析モデルデータを同時に満たすならば、やはり回路設計者の判断に頼るところが大きくなってしまい、回路設計者の負担が大きく、設計時間が長くなった。
【００３４】
また、ドライバとなり得る全てのＩＣをドライバとして設定して、電子回路の解析を実行したか否かは、回路設計者による解析実行状況や判定結果のメモ書きや頭の中の記憶を頼りにしており、ドライバとなり得るＩＣの個数が多かったり、配線ネットの分岐が多いと、しばしば一部の解析忘れが生じ易く、対策漏れにより基板の動作不良が生じた。
【００３５】
そこで、本発明は、上記従来の問題点に鑑みてなされたものであり、電子回路における複数の解析モデルデータを同時に満たす必要があっても、回路設計者の負担が小さく、設計時間が短くて済む伝送線路解析方法及び装置を提供することを目的とする。
【課題を解決するための手段】
【００３６】
上記課題を解決するために、本発明は、入力側及び出力側のいずれにもなり得る複数の入出力素子を含む電子回路を解析する伝送線路解析方法において、電子回路の構成を示す標準解析モデルデータを入力する標準解析モデルデータ入力工程と、標準解析モデルデータに基づいて、電子回路に含まれる複数の入出力素子毎に、入出力素子が出力側になったときの電子回路の解析モデルデータを求め、各入出力素子毎に求められた各解析モデルデータからなる解析モデルデータ集合を作成する入出力組合せ作成工程と、解析モデルデータ集合に含まれるそれぞれの解析モデルデータ毎に、伝送線路解析を実行して、解析結果データを求め、各解析モデルデータ毎に求められた各解析結果データからなる解析結果データ集合を作成する伝送線路解析工程と、解析結果データ集合に含まれる任意の解析結果データもしくは全ての解析結果データを表示する解析結果表示工程とを含んでいる。
【００３７】
また、本発明は、入力側及び出力側のいずれにもなり得る複数の入出力素子を含む電子回路を解析する伝送線路解析装置において、電子回路の構成を示す標準解析モデルデータを入力する標準解析モデルデータ入力手段と、標準解析モデルデータに基づいて、電子回路に含まれる複数の入出力素子毎に、入出力素子が出力側になったときの電子回路の解析モデルデータを求め、各入出力素子毎に求められた各解析モデルデータからなる解析モデルデータ集合を作成する入出力組合せ作成手段と、解析モデルデータ集合に含まれるそれぞれの解析モデルデータ毎に、伝送線路解析を実行して、解析結果データを求め、各解析モデルデータ毎に求められた各解析結果データからなる解析結果データ集合を作成する伝送線路解析手段と、解析結果データ集合に含まれる任意の解析結果データもしくは全ての解析結果データを表示する解析結果表示手段とを備えている。
【発明の効果】
【００３８】
本発明によれば、各入出力素子毎に、入出力素子が出力側になったときの解析モデルデータ及び解析結果データを求め、任意の解析結果データもしくは全ての解析結果データを表示している。このため、回路設計者は、各解析結果データを個別に検討したり、各解析結果データを比較検討して、各解析モデルデータを同時に満たす様な電子回路を容易にかつ短時間で作成することができる。また、出力側となり得る全ての入出力素子を出力側として設定して、電子回路の解析を実行するので、出力側となり得る入出力素子の個数が多かったり、配線ネットの分岐が多くても、一部の解析忘れが生じることがなく、対策漏れによる基板の動作不良が生じることもない。
【発明を実施するための最良の形態】
【００３９】
以下、本発明の実施形態を添付図面を参照しつつ詳細に説明する。
【実施例１】
【００４０】
図１は、本発明の伝送線路解析装置の実施例１を示すブロック図である。本実施例の伝送線路解析装置１１は、例えばパーソナルコンピュータによりプログラムを実行することにより構築されるものであり、解析モデルデータ入力部１２、入出力組合せ作成部１３、伝送線路解析部１４、及び解析結果表示部１５を備え、更にはキーボード、マウス、ネットワークアダプタ、ディスプレイ、メモリ等を含む。
【００４１】
解析モデルデータ入力部１２は、解析対象である電子回路を構成するＩＣや抵抗等の回路素子を示す回路情報として、標準解析モデルデータ２０を外部からキーボード、マウス、ネットワークアダプタ等を通じて取得し、この標準解析モデルデータ２０をメモリ等に記憶させる。標準解析モデルデータ２０は、公知の伝送線路解析手法により電子回路の解析のために用いられる。
【００４２】
入出力組合せ作成部１３は、標準解析モデルデータ２０に基づいて、電子回路に含まれる各Ｉ／Ｏ素子を検索して、各Ｉ／Ｏ素子をリストに蓄え、それぞれのＩ／Ｏ素子がドライバとして動作するときの各解析モデルデータを生成し、各解析モデルデータからなる解析モデルデータ集合２１を作成する。
【００４３】
伝送線路解析部１４は、解析モデルデータ集合２１に含まれる各解析モデルデータについて、公知の伝送線路解析手法を用いて解析して、それぞれの解析結果データを生成し、各解析結果データからなる解析結果データ集合２２を作成する。
【００４４】
解析結果表示部１５は、解析結果データ集合２２に基づいて、１つまたは複数の任意の解析結果データを解析結果表示部２３に表示する。解析結果データは、例えば波形を示すプロットデータ等の形式で表示される。
【００４５】
次に、図２のフローチャートを参照しつつ、伝送線路解析装置１１による電子回路の解析過程を説明する。
【００４６】
まず、解析モデルデータ入力部１２は、電子回路の回路情報として、標準解析モデルデータ２０を外部から入力して取得し、この標準解析モデルデータ２０をメモリ等に記憶させる（ステップＳ３１）。
【００４７】
例えば、電子回路の回路情報は、図３に示す様なドライバとレシーバのいずれかに切り替えて用いられる第１ＩＣ６１、第２ＩＣ６２、及び第３ＩＣ６３と、それぞれのＩＣのピンを接続する３つの信号線ａ、ｂ、ｃからなる配線ネット６４とを示すものである。そして、標準解析モデルデータ２０は、図４（ａ）に示す様に第１ＩＣ６１の特性をＩ／Ｏ素子７１にモデル化し、第２ＩＣ６２の特性をＩ／Ｏ素子７２にモデル化し、第３ＩＣ６３の特性をＩ／Ｏ素子７３にモデル化し、配線ネット６４を線路モデル７４に変換することにより得られた解析モデルデータ７５である。
【００４８】
各Ｉ／Ｏ素子７１、７２、７３は、ドライバとしての等価モデルと、レシーバとしての等価モデルにより表される。
【００４９】
線路モデル７４の各線路モデルａ、ｂ、ｃは、線路の特性インピーダンスを算出するのに必要なプリント基板の各層間の比誘電率や配線パターン幅等により表わされる。
【００５０】
入出力組合せ作成部１３は、標準解析モデルデータ２０（解析モデルデータ７５）から、全てのＩ／Ｏ素子７１、７２、７３を検索し、図５に示す様なＩ／Ｏ素子リストデータ８１を作成する。Ｉ／Ｏ素子リストデータ８１は、各Ｉ／Ｏ素子７１、７２、７３にそれぞれ付与されたＩ／Ｏ素子番号と、素子名と、ドライバとしての等価モデルと、ドライバになったときの出力信号の条件と、レシーバとしての等価モデルとからなる。
【００５１】
そして、入出力組合せ作成部１３は、ＩＣを選択的に指示するための変数ｎに１を代入してから（ステップＳ３２）、Ｉ／Ｏ素子リストデータ８１を参照して、変数ｎ（＝１）に一致するＩ／Ｏ素子番号１を選択し、Ｉ／Ｏ素子番号１に対応する素子名、ドライバとしての等価モデル、ドライバになったときの出力信号の条件を検索し、素子名「ＩＣ１」、ドライバとしての等価モデル「ＳＰＩＣＥ＿１Ｄ」、ドライバになったときの出力信号の条件「出力電圧３．３Ｖ、周波数５０ＭＨｚ」を得る。
【００５２】
更に、入出力組合せ作成部１３は、標準解析モデルデータ２０（解析モデルデータ７５）から、素子名「ＩＣ１」のＩ／Ｏ素子７１を検索し、このＩ／Ｏ素子７１をドライバとして設定し、ドライバのＩ／Ｏ素子７１を表す上記検索されたドライバ等価モデル「ＳＰＩＣＥ＿１Ｄ」及びドライバになったときの出力信号の条件「出力電圧３．３Ｖ、周波数５０ＭＨｚ」を設定する（ステップＳ３３）。
【００５３】
また、入出力組合せ作成部１３は、Ｉ／Ｏ素子リストデータ８１を参照して、変数ｎ（＝１）に一致しないＩ／Ｏ素子番号２，３を選択し、Ｉ／Ｏ素子番号２に対応する素子名「ＩＣ２」及びレシーバ等価モデル「ＳＰＩＣＥ＿２Ｒ」を得ると共に、Ｉ／Ｏ素子番号３対応する素子名「ＩＣ３」及びレシーバ等価モデル「ＳＰＩＣＥ＿３Ｒ」を得る。
【００５４】
更に、入出力組合せ作成部１３は、標準解析モデルデータ２０（解析モデルデータ７５）から、素子名「ＩＣ２」のＩ／Ｏ素子７２を検索し、このＩ／Ｏ素子７２をレシーバとして設定し、レシーバのＩ／Ｏ素子７２を表す上記検索されたレシーバ等価モデル「ＳＰＩＣＥ＿２Ｒ」を設定する。同様に、標準解析モデルデータ２０（解析モデルデータ７５）から、素子名「ＩＣ３」のＩ／Ｏ素子７３を検索し、このＩ／Ｏ素子７３をレシーバとして設定し、レシーバのＩ／Ｏ素子７３を表す上記検索されたレシーバ等価モデル「ＳＰＩＣＥ＿３Ｒ」を設定する（ステップＳ３４）。
【００５５】
この様な各ステップＳ３２〜３４の処理により、図４（ｂ）に示す様に第１ＩＣ６１をモデル化したＩ／Ｏ素子７１をドライバ素子７１Ｂとして設定し、他の第2ＩＣ６２及び第３ＩＣ６３をモデル化した各Ｉ／Ｏ素子７２、７３をそれぞれのレシーバ素子７２Ｂ、７３Ｂとして設定した上で、出力信号の条件（信号電圧や信号周波数）及び等価モデルによって表されるドライバ素子７１Ｂと、それぞれの等価モデルによって表される各レシーバ素子７２Ｂ、７３Ｂと、それぞれの素子間を接続する線路モデル７４とかなる解析モデルデータ７５Ｂが作成されたことになる。この解析モデルデータ７５Ｂは、ｎ（＝１）番目の解析モデルデータとして作成されたものであり記憶される（ステップＳ３５）。
【００５６】
次に、変数ｎ（＝１）が最大のＩ／Ｏ素子番号３に達したか否かを判定する（ステップＳ３６）。ここでは、変数ｎが３に達していないので（ステップＳ３６で「ＮＯ」）、ｎ＝（ｎ＋１）に更新してから（ステップＳ３７）、ステップＳ３３の処理に戻る。
【００５７】
そして、入出力組合せ作成部１３は、Ｉ／Ｏ素子リストデータ８１を参照して、変数ｎ（＝２）に一致するＩ／Ｏ素子番号２を選択し、Ｉ／Ｏ素子番号２に対応する素子名「ＩＣ２」、ドライバとしての等価モデル「ＳＰＩＣＥ＿２Ｄ」、ドライバになったときの出力信号の条件「出力電圧３．３Ｖ、周波数５０ＭＨｚ」を検索する。更に、標準解析モデルデータ２０（解析モデルデータ７５）から、素子名「ＩＣ２」のＩ／Ｏ素子７２を検索し、このＩ／Ｏ素子７２をドライバとして設定する（ステップＳ３３）。また、入出力組合せ作成部１３は、Ｉ／Ｏ素子リストデータ８１を参照して、変数ｎ（＝２）に一致しないＩ／Ｏ素子番号１、３を選択し、Ｉ／Ｏ素子番号１、３に対応する素子名「ＩＣ１」、「ＩＣ３」及びレシーバ等価モデル「ＳＰＩＣＥ＿１Ｒ」、「ＳＰＩＣＥ＿３Ｒ」を得る。更に、標準解析モデルデータ２０（解析モデルデータ７５）から、素子名「ＩＣ１」、「ＩＣ３」の各Ｉ／Ｏ素子７１、７３を検索し、各Ｉ／Ｏ素子７１、７３をレシーバとして設定する（ステップＳ３４）。これにより、図４（ｃ）に示す様に第２ＩＣ６２をモデル化したＩ／Ｏ素子７２をドライバ素子７２Ｃとして設定し、他の第１ＩＣ６１及び第３ＩＣ６３をモデル化した各Ｉ／Ｏ素子７１、７３をそれぞれのレシーバ素子７１Ｃ、７３Ｃとして設定した上で、ドライバ素子７２Ｃと、各レシーバ素子７１Ｃ、７３Ｃと、線路モデル７４とかなる解析モデルデータ７５Ｃが作成されたことになる。この解析モデルデータ７５Ｃは、ｎ（＝２）番目の解析モデルデータとして作成されたものであり記憶される（ステップＳ３５）。
【００５８】
更に、変数ｎ（＝２）が最大のＩ／Ｏ素子番号３に達していないので（ステップＳ３６で「ＮＯ」）、ｎ＝（ｎ＋１）に更新してから（ステップＳ３７）、ステップＳ３３の処理に戻る。
【００５９】
そして、入出力組合せ作成部１３は、Ｉ／Ｏ素子リストデータ８１を参照して、変数ｎ（＝３）に一致するＩ／Ｏ素子番号３を選択し、Ｉ／Ｏ素子番号３に対応する素子名「ＩＣ３」、ドライバとしての等価モデル「ＳＰＩＣＥ＿３Ｄ」、ドライバになったときの出力信号の条件「出力電圧３．３Ｖ、周波数５０ＭＨｚ」を検索する。更に、標準解析モデルデータ２０（解析モデルデータ７５）から、素子名「ＩＣ３」のＩ／Ｏ素子７３を検索し、このＩ／Ｏ素子７３をドライバとして設定する（ステップＳ３３）。また、入出力組合せ作成部１３は、Ｉ／Ｏ素子リストデータ８１を参照して、変数ｎ（＝３）に一致しないＩ／Ｏ素子番号１、２を選択し、Ｉ／Ｏ素子番号１、２に対応する素子名「ＩＣ１」、「ＩＣ２」及びレシーバ等価モデル「ＳＰＩＣＥ＿１Ｒ」、「ＳＰＩＣＥ＿２Ｒ」を得る。更に、標準解析モデルデータ２０（解析モデルデータ７５）から、素子名「ＩＣ１」、「ＩＣ２」の各Ｉ／Ｏ素子７１、７２を検索し、各Ｉ／Ｏ素子７１、７２をレシーバとして設定する（ステップＳ３４）。これにより、図４（ｄ）に示す様にドライバ素子７３Ｄと、各レシーバ素子７１Ｄ、７２Ｄと、線路モデル７４とかなる解析モデルデータ７５Ｄが作成されたことになる。この解析モデルデータ７５Ｄは、ｎ（＝３）番目の解析モデルデータとして作成されたものであり記憶される（ステップＳ３５）。
【００６０】
このとき、変数ｎ（＝３）が最大のＩ／Ｏ素子番号３に達しているので（ステップＳ３６で「ＮＯ」）、以降の処理に移る。
【００６１】
従って、Ｉ／Ｏ素子リストデータ８１の全てのＩ／Ｏ素子毎に、Ｉ／Ｏ素子をドライバとしたときの解析モデルデータが作成され、各Ｉ／Ｏ素子毎に求められた各解析モデルデータからなる解析モデルデータ集合２１が記憶される（ステップＳ３８）。
【００６２】
次に、伝送線路解析部１４は、解析モデルデータ集合２１に含まれるそれぞれの解析モデルデータ毎に、解析モデルデータを用いて伝送線路解析を実行し、伝送線路上の素子の波形を示す解析結果データを求める。例えば、第１ＩＣ６１をモデル化したＩ／Ｏ素子７１をドライバ素子７１Ｂとしたときの図４（ｂ）の解析モデルデータ７５Ｂを伝送線路解析することにより、各レシーバ素子７２Ｂ、７３Ｂに入力される信号波形を示す図６の解析結果データ８２Ａを求める。また、第２ＩＣ６２をモデル化したＩ／Ｏ素子７２をドライバ素子７２Ｃとしたときの図４（ｃ）の解析モデルデータ７５Ｃを伝送線路解析することにより、各レシーバ素子７１Ｃ、７３Ｃに入力される信号波形を示す図６の解析結果データ８２Ｂを求める。更に、第３ＩＣ６３をモデル化したＩ／Ｏ素子７３をドライバ素子７３Ｄとしたときの図４（ｃ）の解析モデルデータ７５Ｄを伝送線路解析することにより、各レシーバ素子７１Ｄ、７２Ｄに入力される信号波形を示す図６の解析結果データ８２Ｃを求める
そして、伝送線路解析部１４は、各解析結果データ８２Ａ、８２Ｂ、８２Ｃからなる解析結果データ集合２２を記憶させる（ステップＳ３９）。
【００６３】
尚、解析結果データは、各時刻における信号波形の電圧を少なくとも含む。
【００６４】
解析結果表示部１５は、解析結果データ集合２２に含まれる各解析結果データ８２Ａ、８２Ｂ、８２Ｃに基づいて、Ｉ／Ｏ素子７１をドライバ素子７１Ｂとしたときに各レシーバ素子７２Ｂ、７３Ｂに入力される信号波形、Ｉ／Ｏ素子７２をドライバ素子７２Ｃとしたときに各レシーバ素子７１Ｃ、７３Ｃに入力される信号波形、及びＩ／Ｏ素子７３をドライバ素子７３Ｄとしたときに各レシーバ素子７１Ｄ、７２Ｄに入力される信号波形を解析表示部２３に表示して処理を終了する（ステップＳ４０）。このとき、オーバーシュート電圧、アンダーシュート電圧、立上り時間、及び立下り時間等の波形特性が電子回路の誤動作を招かない様な既定の範囲に収まっているか否かの判定が回路設計者にとって容易になる様に、例えば図７に示す様に時刻を横軸にプロットし、電圧を縦軸にプロットした各グラフ８３上に、それぞれの信号波形を表示する。
【００６５】
信号波形を表示する目的は、波形特性が電子回路の誤動作を招かない様な既定の範囲に収まっているか否かを判定することにある。この目的を達成することができれば、図７とは異なる他の表示形態であっても良い。例えば、オーバーシュート電圧、アンダーシュート電圧、立上り時間、立下り時間のうち少なくとも１つ以上の項目について、各解析結果データから導出した各解析値を波形特性が電子回路の誤動作を招かない様な各規定値と比較した図８の比較表８４を表示しても構わない。更に、解析値が規定値を満たしているかどうかの良否を表示しても構わない。
【００６６】
また、図７及び図８に示す様に各解析結果データ８２Ａ、８２Ｂ、８２Ｃに対応するそれぞれの信号波形を同時に表示すると、標準解析モデルデータの良否、つまり電子回路全体の良否を把握することができるので、好ましい。
【００６７】
更に、任意の解析結果データだけを表示しても構わない。この場合は、より少ない表示面積で表示することができる。
【００６８】
この様な図２のフローチャートの処理により、ドライバとレシーバに切り替えられるＩＣを含む電子回路の伝送線路解析を一度に行なって、その解析結果データを表示することができ、信号波形の判定作業を１回で行うことが可能になる。また、ドライバとレシーバに切り替えられるＩＣが複数であっても、それぞれの解析結果データを一度に表示して、各信号波形の判定作業を１回で行うことができる。
【００６９】
次に、図９に示すフローチャートを参照しつつ、回路設計者が図２のフローチャートによる電子回路の伝送線路解析を利用して電子回路を設定する手順を説明する。
【００７０】
まず、回路設計者は、電子回路の回路情報を公知の伝送線路解析手法により標準解析モデルデータ２０に変換し、この標準解析モデルデータ２０を伝送線路解析装置１１に入力する（ステップＳ５１）。電子回路の回路情報が図３に示す様な回路を示しているものとすると、標準解析モデルデータ２０が図４（ａ）に示す様な解析モデルデータ７５となる。
【００７１】
伝送線路解析装置１１は、図２のフローチャートに従い、入力された解析モデルデータ７５に基づいて、ドライバとなり得る各Ｉ／Ｏ素子７１、７２、７３別に、Ｉ／Ｏ素子をドライバにしたときのそれぞれの解析モデルデータ７５Ｂ、７５Ｃ、７５Ｄを作成して、伝送線路解析を実行し、各解析モデルデータ７５Ｂ、７５Ｃ、７５Ｄに対応するそれぞれの解析結果データ８２Ａ、８２Ｂ、８２Ｃを得る（ステップＳ５２）。そして、波形特性が電子回路の誤動作を招かない様な既定の範囲に収まっているか否かの判定が回路設計者にとって容易に様な表示形態で、各解析結果データ８２Ａ、８２Ｂ、８２Ｃによって示されるそれぞれの信号波形を表示する（ステップＳ５３）。
【００７２】
回路設計者は、ステップＳ５３において表示された各信号波形の特性が既定の範囲に収まっているか否かを判断し（ステップＳ５４）、各信号波形の特性の全てが既定の範囲に収まっていると判断すると（ステップＳ５４で「ＯＫ」）、このときの電子回路を決定して（ステップＳ５６）、処理を終了する。
【００７３】
また、回路設計者は、各信号波形の特性の一つでも既定の範囲に収まっていないと判断すると（ステップＳ５４で「ＮＧ」）、線路へ対策部品を挿入したり、配線経路を変更してから（ステップＳ５５）、ステップＳ５１の処理に戻る。
【００７４】
従って、各解析モデルデータ７５Ｂ、７５Ｃ、７５Ｄのいずれについても、信号波形の特性が既定の範囲に収まっていると判断されるまで、ステップＳ５１〜Ｓ５４の処理が繰り返されることになる。
【００７５】
この様に本実施例の伝送線路解析装置１１では、ドライバとレシーバに切り替えられるＩＣが複数であっても、それぞれの解析結果データを一度に表示して、各信号波形の判定作業を１回で行う。このため、回路設計者は、各解析結果データを個別に検討したり、各解析結果データを比較検討することを容易に行なうことができ、線路へ対策部品を挿入したり、配線経路を変更してからの再検討も容易に繰り返すことができ、各解析モデルデータを同時に満たす様な電子回路を容易にかつ短時間で作成することができる。
【００７６】
また、伝送線路解析装置１１は、ドライバとなり得る全てのＩＣをドライバとして設定して、電子回路の解析を実行するので、ドライバとなり得るＩＣの個数が多かったり、配線ネットの分岐が多くても、一部の解析忘れが生じることがなく、対策漏れによる基板の動作不良が生じることもない。
【００７７】
尚、本発明は、上記実施例に限定されるものではなく、多様に変形することができる。例えば、素子の個数、線路の個数、結線構成等を任意に設定し得る。
【図面の簡単な説明】
【００７８】
【図１】本発明の伝送線路解析装置の実施例１を示すブロック図である。
【図２】図１の伝送線路解析装置による電子回路の解析過程を示すフローチャートである。
【図３】電子回路を例示するブロック図である。
【図４】（ａ）は図３の電子回路に対応する標準解析モデルを示す図であり、（ｂ）は１つのＩ／Ｏ素子をドライバ素子として設定したときの解析モデルを示す図であり、（ｃ）は他のＩ／Ｏ素子をドライバ素子として設定したときの解析モデルを示す図であり、（ｄ）は別のＩ／Ｏ素子をドライバ素子として設定したときの解析モデルを示す図である。
【図５】図１の伝送線路解析装置におけるＩ／Ｏ素子リストデータを例示する図である。
【図６】図１の伝送線路解析装置における解析結果データ集合を例示する図である。
【図７】解析結果データ集合の表示例を示す図である。
【図８】解析結果データ集合の他の表示例を示す図である。
【図９】回路設計者による電子回路の設定手順を示すフローチャートである。
【図１０】電子回路の従来の設計手順を示すフローチャートである。
【図１１】電子回路の一例を示すブロック図である。
【図１２】図１１の電子回路に対応する解析モデルを示す図である。
【図１３】図１１の電子回路における波形を例示する図である。
【図１４】電子回路の従来の他の設計手順を示すフローチャートである。
【図１５】電子回路の他の例を示すブロック図である。
【図１６】（ａ）は図１５の電子回路に対応する標準解析モデルを示す図であり、（ｂ）は１つのＩ／Ｏ素子をドライバ素子として設定したときの解析モデルを示す図であり、（ｃ）は他のＩ／Ｏ素子をドライバ素子として設定したときの解析モデルを示す図であり、（ｄ）は別のＩ／Ｏ素子をドライバ素子として設定したときの解析モデルを示す図である。
【符号の説明】
【００７９】
１１  伝送線路解析装置
１２  解析モデルデータ入力部
１３  入出力組合せ作成部
１４  伝送線路解析部
１５  解析結果表示部
２０  標準解析モデルデータ
２１  解析モデルデータ集合
２２  解析結果データ集合
２３  解析結果表示部
【図１】
2005100283.tif 000003
【図２】
2005100283.tif 000004
【図３】
2005100283.tif 000005
【図４】
2005100283.tif 000006
【図５】
2005100283.tif 000007
【図６】
2005100283.tif 000008
【図７】
2005100283.tif 000009
【図８】
2005100283.tif 000010
【図９】
2005100283.tif 000011
【図１０】
2005100283.tif 000012
【図１１】
2005100283.tif 000013
【図１２】
2005100283.tif 000014
【図１３】
2005100283.tif 000015
【図１４】
2005100283.tif 000016
【図１５】
2005100283.tif 000017
【図１６】
2005100283.tif 000018