(57)【要約】【課題】  半絶縁性半導体基板上に形成される放熱効率の高い小型のマルチフィンガバイポーラトランジスタを提供する。【解決手段】  半絶縁性半導体基板６１上面に、階段状で凸形状の基本セル１〜４を配列形成している。各基本セル１〜４は、ｎ型半導体層６２、ｐ型半導体層６３、ｎ型半導体層６４を順に積層形成してなり、ｎ型半導体層６２の上面にコレクタフィンガ電極３１ａ〜３４ａ、３１ｂ〜３４ｂを、ｐ型半導体層６３の上面にベースフィンガ電極２１ａ〜２４ａ、２１ｂ〜２４ｂを、ｎ型半導体層６４の上面にエミッタフィンガ電極１１〜１４を形成している。エミッタフィンガ電極１１〜１４は、第１ビアホール１０１〜１０４、中間電極４０、および第２ビアホール２０１〜２０８を介して半絶縁性半導体基板６１の下面に形成された接地電極５０に導通している。【選択図】  図１
2005085890.tif 000002
【特許請求の範囲】
【請求項１】
上層がｎ型半導体層、中間層がｐ型半導体層、下層がｎ型半導体層であるか、または、上層がｐ型半導体層、中間層がｎ型半導体層、下層がｐ型半導体層である階段状の基本セルを半絶縁性半導体基板の上面に複数配列形成し、
該配列方向に垂直な方向を長手方向として、各多層半導体の前記上層の上面にエミッタフィンガ電極を形成し、前記中間層の前記上層が形成されていない上面部にベースフィンガ電極を形成し、前記下層の前記中間層が形成されていない上面部にコレクタフィンガ電極を形成してなるマルチフィンガバイポーラトランジスタにおいて、
前記半絶縁性半導体基板の下面に形成された接地電極と、
前記エミッタフィンガ電極の長手方向の両端を前記接地電極に導通させるための、少なくともビアホールを含む導通手段とを備えたことを特徴とするマルチフィンガバイポーラトランジスタ。
【請求項２】
前記半絶縁性半導体基板の前記バイポーラトランジスタが形成されていない上面部に絶縁層を形成し、
前記導通手段は、
前記半絶縁性半導体基板上面に形成された中間電極と、
該中間電極を前記接地電極に導通させるために前記半絶縁性半導体基板に形成された第１ビアホールと、
前記エミッタフィンガ電極の両端に導通するとともに前記多層半導体の側面および前記絶縁層上面に形成されたエミッタ配線パターンと、
該エミッタ配線パターンを前記中間電極に導通させるために前記第１ビアホールよりも小径で前記絶縁層に形成された第２ビアホールと、
からなる請求項１に記載のマルチフィンガバイポーラトランジスタ。
【請求項３】
一方端が各コレクタフィンガ電極の長手方向の片端部に導通するとともに他方端が互いに接続して所定形状のコレクタ電極パッドに導通するコレクタ配線パターンと、
一方端が各ベースフィンガ電極の長手方向の片端部に導通するとともに他方端が互いに接続して所定形状のベース電極パッドに導通するベース配線パターンとを備え、
該ベース配線パターンと前記コレクタ配線パターンとを前記多層半導体の配列方向の中心軸に対して、それぞれ対向する側に配置した請求項１または請求項２に記載のマルチフィンガバイポーラトランジスタ。
【請求項４】
前記バイポーラトランジスタがヘテロ結合型バイポーラトランジスタである請求項１〜３のいずれかに記載のマルチフィンガバイポーラトランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、集積回路を形成する場合等に用いられる、ｎ型半導体層およびｐ型半導体層を積層してなるバイポーラトランジスタを複数配列してなるマルチフィンガバイポーラトランジスタに関するものである。
【背景技術】
【０００２】
集積回路内に形成するバイポーラトランジスタとしては、この集積回路を形成する半絶縁性半導体基板上に、多層半導体として、ｎ型半導体層、ｐ型半導体層、ｎ型半導体層を順に階段状に積層形成してなるｎｐｎ型トランジスタや、ｐ型半導体層、ｎ型半導体層、ｐ型半導体層を順に階段状に積層形成してなるｐｎｐ型トランジスタがある。これらのバイポーラトランジスタは、例えば、ｎｐｎ型トランジスタであれば、上層のｎ型半導体層の上面に階段形状の幅方向を長手方向とするエミッタフィンガ電極が形成され、中間層のｐ型半導体層の上層が形成されていない上面部に階段形状の幅方向を長手方向とするベースフィンガ電極が形成され、下層のｎ型半導体層の中間層が形成されていない上面部に階段形状の幅方向を長手方向とするコレクタフィンガ電極が形成されている。このような構成により、上層のエミッタフィンガ電極直下の多層半導体部分がｎｐｎ型トランジスタとして機能する。
【０００３】
ところで、バイポーラトランジスタを用いてパワーアンプを形成する場合、複数のバイポーラトランジスタを並列接続する構造が一般的に用いられている。このように並列接続された複数のバイポーラトランジスタを形成するため、前記半絶縁性半導体基板上に多層半導体のバイポーラトランジスタを複数配列形成し、これらバイポーラトランジスタのエミッタ電極、ベース電極、およびコレクタ電極をそれぞれ配線パターンで結合する構造が提案されている（例えば、特許文献１参照。）。このような構成とすることで、マルチフィンガバイポーラトランジスタが半絶縁性半導体基板上に形成される。マルチフィンガバイポーラトランジスタにおいては、動作時の放熱対策が必要になるが、各電極を結合するそれぞれの配線パターンに面積の大きい給電パッド電極を設けることで、前記マルチフィンガバイポーラトランジスタの各バイポーラトランジスタが動作時に発生する熱を前記給電パッド電極から放熱させることができる。
【０００４】
また、このように、動作時の各バイポーラトランジスタの放熱を効率的に行う半導体装置として、半絶縁性半導体基板上に形成された各バイポーラトランジスタ間にビアホールを形成して、半絶縁性半導体基板下面の放熱用電極に接続させる構造の半導体装置も提案されている（例えば、特許文献２参照。）。
【特許文献１】特開平５−３１５３５２号公報
【特許文献２】特開平８−２７９５６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところが、特許文献１に開示されたマルチフィンガバイポーラトランジスタでは、複数のバイポーラトランジスタを配列形成する半絶縁性半導体基板上に各エミッタ電極、ベース電極、およびコレクタ電極に接続する配線パターンを形成することで、この配線パターンの形状が複雑になったり、各配線パターンに所定の制約を受けることになる。また、配線パターンが長くなると、バイポーラトランジスタの各電極と給電パッド電極との距離が長くなるために放熱効果が低下する。
【０００６】
また、特許文献２に開示された半導体装置では、各バイポーラトランジスタ間にビアホールが形成されているため小型化に適さない。特に、大きな放熱効果を得る場合には、ビアホールの径を大きくしなければならず、さらに小型化が難しくなる。
【０００７】
この発明の目的は、半絶縁性半導体基板上に配列形成された複数のバイポーラトランジスタからなる、放熱効率に優れた小型のマルチフィンガバイポーラトランジスタを提供することにある。
【課題を解決するための手段】
【０００８】
この発明は、上層がｎ型半導体層、中間層がｐ型半導体層、下層がｎ型半導体層であるか、または、上層がｐ型半導体層、中間層がｎ型半導体層、下層がｐ型半導体層である階段状の基本セルを半絶縁性半導体基板の上面に複数配列形成し、該配列方向に垂直な方向を長手方向として、各多層半導体の上層の上面にエミッタフィンガ電極を形成し、中間層の上層が形成されていない上面部にベースフィンガ電極を形成し、下層の前記中間層が形成されていない上面部にコレクタフィンガ電極を形成してなるマルチフィンガバイポーラトランジスタにおいて、半絶縁性半導体基板の下面に形成された接地電極と、エミッタフィンガ電極の長手方向の両端を接地電極に導通させるための、少なくともビアホールを含む導通手段とを備えたことを特徴としている。
【０００９】
この構成では、マルチフィンガバイポーラトランジスタを構成する各バイポーラトランジスタのエミッタフィンガ電極が、ビアホールを含む導通手段を介して、接地電極に極近距離で接続される。
【００１０】
また、この発明は、半絶縁性半導体基板の前記バイポーラトランジスタが形成されていない上面部に絶縁層を形成し、導通手段を、半絶縁性半導体基板上面に形成された中間電極と、該中間電極を前記接地電極に導通させるために半絶縁性半導体基板に形成された第１ビアホールと、エミッタフィンガ電極の両端に導通するとともに多層半導体の側面および絶縁層上面に形成されたエミッタ配線パターンと、該エミッタ配線パターンを中間電極に導通させるために第１ビアホールよりも小径で絶縁層に形成された第２ビアホールとで形成することを特徴としている。
【００１１】
この構成では、マルチフィンガバイポーラトランジスタを構成する各バイポーラトランジスタのエミッタフィンガ電極が、半絶縁性半導体基板に形成された第１ビアホールおよび中間電極と、半絶縁性半導体基板上面の絶縁層に形成された第２ビアホールと、絶縁層上面および多層半導体の側壁に形成されたエミッタ配線パターン電極とを介して、接地電極に極近距離で接続される。また、第２ビアホールが小径で形成されることで、半絶縁性半導体基板に形成される第１ビアホールの径を大きくしたり、形成数を多くしても、コレクタ配線パターンやベース配線パターン等の回路パターンが絶縁層上面に形成されているので、これらの回路形成位置が制限されない。さらに、このように回路パターンとスルーホールとが上下層に分離して形成されることで、マルチフィンガバイポーラトランジスタの表面積が広がらない。
【００１２】
また、この発明は、一方端が各コレクタフィンガ電極の長手方向の片端部に導通するとともに他方端が互いに接続して所定形状のコレクタ電極パッドに導通するコレクタ配線パターンと、一方端が各ベースフィンガ電極の長手方向の片端部に導通するとともに他方端が互いに接続して所定形状のベース電極パッドに導通するベース配線パターンとを備え、該ベース配線パターンとコレクタ配線パターンとを多層半導体の配列方向の中心軸に対して、それぞれ対向する側に配置したことを特徴としている。
【００１３】
この構成では、各バイポーラトランジスタのコレクタフィンガ電極に電源電圧を供給するためのコレクタ給電パッドや、ベースフィンガ電極に駆動電流を供給するためのベース給電パッドの形成数が抑制されるとともに、二つの配線パターンが交差しないため、パターン構成が簡素化される。また、ベースフィンガ電極が入力端子であり、コレクタフィンガ電極が出力端子であるので、入出力間での高周波信号の結合が小さく、アイソレーション特性が向上される。
【００１４】
また、この発明は、前記バイポーラトランジスタがヘテロ結合型バイポーラトランジスタであることを特徴としている。
【発明の効果】
【００１５】
この発明によれば、エミッタフィンガ電極と接地電極との距離が短くなることにより、トランジスタで発生する熱が効率良く接地電極に伝導され、放熱される。すなわち、放熱効率に優れるマルチフィンガバイポーラトランジスタを構成することができる。
【００１６】
また、エミッタフィンガ電極と接地電極との距離が短くなることにより、エミッタフィンガ電極と接地電極との間で発生する寄生インダクタが小さくなり、優れた高周波増幅特性を得るマルチフィンガバイポーラトランジスタを構成することができる。
【００１７】
また、放熱やエミッタ接地のための第２ビアホールとコレクタ配線パターンやベース配線パターンとを上下層の同じ位置にそれぞれ形成することができるので、小面積でマルチフィンガバイポーラトランジスタを形成することができる。すなわち、マルチフィンガバイポーラトランジスタを小型化することができる。
【発明を実施するための最良の形態】
【００１８】
本発明の実施形態に係るマルチフィンガバイポーラトランジスタについて、図を参照して説明する。なお、本実施形態では、ｎｐｎ型バイポーラトランジスタについて説明する。
図１（ａ）は本実施形態のマルチフィンガバイポーラトランジスタの平面図であり、図１（ｂ）はそのＡ−Ａ’面断面図である。
また、図２（ａ）は図１に示したマルチフィンガバイポーラトランジスタを形成する単体バイポーラトランジスタ（基本セル）の平面図であり、図２（ｂ）はそのＢ−Ｂ’面断面図である。
また、図３（ａ）は図２に示した単体バイポーラトランジスタ（基本セル）のＣ−Ｃ’面断面図であり、図３（ｂ）は図２に示した単体バイポーラトランジスタ（基本セル）のＤ−Ｄ’面断面図であり、図３（ｃ）は図２に示した単体バイポーラトランジスタ（基本セル）のＥ−Ｅ’面断面図である。
【００１９】
半絶縁性半導体基板６１は、上面にｎｐｎ型半導体からなる単体バイポーラトランジスタである複数の基本セル１〜４が配列形成されており、下面の略全面に接地電極５０が形成されている。また、半絶縁性半導体基板６１の上面の基本セル１〜４が形成されていない部分には絶縁層６５が形成されている。
【００２０】
基本セル１〜４は、ｎ型半導体層６２、ｐ型半導体層６３、ｎ型半導体層６４が順に積層され、各段が所定方向に平行して伸びる階段状で凸形状に形成された多層半導体と、この多層半導体のそれぞれの段に形成された、前記各段が伸びる方向を長手方向とするエミッタフィンガ電極１１〜１４、ベースフィンガ電極２１ａ〜２４ａ、２１ｂ〜２４ｂ、コレクタフィンガ電極３１ａ〜３４ａ、３１ｂ〜３４ｂとでそれぞれ構成されている。
【００２１】
具体的には、図２、図３に示すように、基本セル２は、ｎ型半導体層６２、ｐ型半導体層６３、ｎ型半導体層６４からなる多層半導体と、ｎ型半導体層６２の上面に形成されたエミッタフィンガ電極１２と、ｐ型半導体層６３のｎ型半導体層６２が形成されていない上面に形成されたベースフィンガ電極２２ａ，２２ｂと、ｎ型半導体層６４のｐ型半導体層６３が形成されていない上面に形成されたコレクタフィンガ電極３２ａ、３２ｂとからなる。なお、基本セル１，３，４についても同様の構造である。
【００２２】
そして、これら基本セル１〜４は、前記各段が伸びる方向（以下、「基本セルの長手方向」と称す）に垂直な方向を配列方向として、半絶縁性半導体基板６１上面へ平行に形成されている。
【００２３】
また、基本セルの長手方向両端部近傍における半絶縁性半導体基板６１上に、基本セル１〜４の配列方向に伸びる一定幅の中間電極４０が形成されている。
【００２４】
また、各基本セル１〜４を構成する多層半導体の長手方向の両端面および絶縁層６５上面には、エミッタフィンガ電極１１〜１４の長手方向両端部から長手方向外側に伸びるエミッタ配線パターン１９ａ〜１９ｄが形成されている。エミッタ配線パターン１９ａ〜１９ｄは絶縁層６５上で引き回されることはなく、後述の第１ビアホールが形成できる程度の面積を有する。
【００２５】
絶縁層６５には、各基本セル１〜４のエミッタフィンガ電極１１〜１４の長手方向両端部近傍に、エミッタ配線パターン１９ａ〜１９ｄと中間電極４０とを導通する、内部に導電性材料が充填された第１ビアホール１０１〜１０４がそれぞれ形成されている。
【００２６】
また、半絶縁性半導体基板６１の中間電極４０が形成されている領域には、導電性材料が充填され、接地電極５０に導通する、第１ビアホール１０１〜１０４よりも径の大きい第２ビアホール２０１〜２０８が中間電極４０の伸びる方向に配列形成されている。
【００２７】
このような構成とすることで、各基本セル１〜４のエミッタフィンガ電極１１〜１４は、それぞれ、基本セルの長手方向に伸びるエミッタ配線パターン１９ａ〜１９ｄと、このエミッタ配線パターン１９ａ〜１９ｄの端部に設けられた第１ビアホール１０１〜１０４とを介して、絶縁層６５と半絶縁性半導体基板６１との間に設けられた中間電極４０に導通している。そして、この中間電極４０が第２ビアホール２０１〜２０８を介して半絶縁性半導体基板６１の下面の略全面に形成された接地電極に導通している。このエミッタ配線パターン、第１ビアホール、中間電極、第２ビアホールで、エミッタフィンガ電極の長手方向の両端を接地電極に導通させるための導通手段を構成している。
【００２８】
これにより、各ｎｐｎ型バイポーラトランジスタの最上層に形成されたエミッタフィンガ電極が半絶縁性半導体基板の下面に形成された接地電極に短い距離で導通される。
【００２９】
基本セル１〜４を構成する多層半導体の長手方向の一端面および絶縁層６５上面にはベースフィンガ電極２１ａ〜２４ａ，２１ｂ〜２４ｂの長手方向の一方端に導通しているベース配線パターン２９が形成されている。このベース配線パターン２９は、ベースフィンガ電極２１ａ〜２４ａ，２１ｂ〜２４ｂの長手方向に伸びる部分と、基本セル１〜４の配列方向に延びる部分とからなり、この基本セル１〜４に配列方向に延びる部分で各ベースフィンガ電極２１ａ〜２４ａ，２１ｂ〜２４ｂを結合している。さらに、ベース配線パターン２９の基本セル１〜４に対向する側には、所定形状に形成されたベース給電パッド電極８０ａ，８０ｂが形成されている。
【００３０】
また、基本セルの配列方向の中心軸に対して、ベース配線パターン２９と対向する側の基本セル１〜４を構成する多層半導体の長手方向の一端面および絶縁層６５上面にはコレクタフィンガ電極３１ａ〜３４ａ，３１ｂ〜３４ｂの長手方向の一方端に導通しているコレクタ配線パターン３９が形成されている。このコレクタ配線パターン３９は、コレクタフィンガ電極３１ａ〜３４ａ，３１ｂ〜３４ｂの長手方向に伸びる部分と、基本セル１〜４の配列方向に延びる部分とからなり、この基本セル１〜４の配列方向に延びる部分で各コレクタフィンガ電極３１ａ〜３４ａ，３１ｂ〜３４ｂを結合している。また、コレクタ配線パターン３９の基本セル１〜４に対向する側には、所定形状に形成されたコレクタ給電パッド電極９０が形成されている。
【００３１】
このような構成とすることで、多層半導体からなる基本セルのそれぞれがｎｐｎ型バイポーラトランジスタとして機能し、全体として、マルチフィンガバイポーラトランジスタとして機能する。
【００３２】
次に、本実施形態のマルチフィンガバイポーラトランジスタの製造方法について、図４、図５を参照して説明する。なお、説明を簡略化するため、基本セルの製造方法を例に示すが、基本セルが複数配列形成されたマルチフィンガバイポーラトランジスタについても同様の工程で製造することができる。
【００３３】
図４、図５は、本実施形態のマルチフィンガバイポーラトランジスタの基本セルの製造工程を示す説明図である。なお、図４（ａ）は多層半導体基板６０の側面断面図、図４（ｂ）は基本セルの外形を形成し、各フィンガ電極を形成した状態での側面断面図、図４（ｃ）は接地電極、中間電極、およびスルーホールを形成した状態の外観斜視図、図４（ｄ）は図４（ｃ）の状態での短手方向からみた正面図である。また、図５（ａ）は絶縁層およびビアホールを形成した状態の正面図、図５（ｂ）、（ｃ）はエミッタ配線パターンを形成した状態の正面図である。
まず、図４（ａ）に示すように、半絶縁性半導体基板６１の上面には、ｎ型半導体層６２、ｐ型半導体層６３、ｎ型半導体層６４が順に積層されており、多層半導体基板６０が形成されている。ここで、例えば、各層の材料としては、半絶縁性半導体基板６１にＧａＡｓを用い、ｎ型半導体層６２，６４には、ｎ型ドーピングされたＧａＡｓやＡｌＧａＡｓを用い、ｐ型半導体層６３には、ｐ型ドーピングされたＧａＡｓやＡｌＧａＡｓを用いる。これらの材料を用い、ＣＶＤ法等により半絶縁性半導体基板６１上に各半導体層６２〜６４を形成することで、ヘテロ結合型の多層半導体基板６０を形成する。
【００３４】
次に、図４（ｂ）に示すように、多層半導体基板６０の上層から順に所定パターンで露光、現像、エッチングを行うことにより、トランジスタを形成すべき部分をｎ型半導体層６２、ｐ型半導体層６３、ｎ型半導体層６４の順に先細る階段状で凸形状に形成する。そして、階段状で凸形状に形成された部分のｎ型半導体層６４の上面にエミッタフィンガ電極１０を形成し、ｐ型半導体６３のｎ型半導体６４が形成されていない部分の上面にベースフィンガ電極２０を形成し、ｎ型半導体層６２のｐ型半導体６３が形成されていない部分の上面にコレクタフィンガ電極３０を形成する。これらエミッタフィンガ電極１０、ベースフィンガ電極２０、コレクタフィンガ電極３０は、金属等の導電性材料を蒸着することにより形成する。このようにして基本セルを構成する。
【００３５】
次に、図４（ｃ），（ｄ）に示すように、半絶縁性半導体基板６１の下面の略全面に接地電極５０を形成するとともに、上面には、基本セルの長手方向両端から外側の位置に、基本セルの配列方向に平行な方向に伸びる中間電極４０を形成する。ここで、接地電極５０および中間電極４０についても、前述の各フィンガ電極と同様に蒸着によって形成する。次に、接地電極５０と中間電極４０とを導通する第２ビアホール２００を異方性エッチングとメッキなどの方法を用いて半絶縁性半導体基板６１に形成する。ここで、第２ビアホール２００の径は、可能な限り大きくとることが望ましい。すなわち、中間電極４０と接地電極５０とが可能な限り大きな面積で導通するように形成する。
【００３６】
次に、図５（ａ）に示すように、半絶縁性半導体基板６１の基本セルが形成されていない部分の上面に、絶縁層６５を形成する。ここで、絶縁層６５の上面がコレクタフィンガ電極３０を形成した面とほぼ一致するように、絶縁層６５の厚みを設定する。なお、この絶縁層６５には半絶縁性半導体基板６１と同じ材料を用いてもよいし、他の材料でもよい。
【００３７】
次に、図５（ｂ）に示すように、基本セルの長手方向の両端面（側面）に絶縁層７１を形成し、この上層に、エミッタフィンガ電極１０の両端に一端が接続するようにエミッタ配線パターン１９を形成する。エミッタ配線パターン１９の他端は絶縁層６５上に達するように形成する。このエミッタ配線パターン１９についても、他の電極と同様の方法で形成する。なお、図示していないが、ベース配線パターンやコレクタ配線パターンについても、同様の方法で形成する。そして、絶縁層６５にエミッタ配線パターン１９と中間電極４０とを導通する第１ビアホール１００を形成する。ここで、第１ビアホール１００の形成位置は基本セルのエミッタフィンガ電極１０の長手方向両端から所定距離外側にし、その径はエミッタフィンガ電極１０の短手方向の長さ程度となるように形成する。
【００３８】
以上のような構成とすることにより、各基本セル（ｎｐｎ型バイポーラトランジスタ）のエミッタフィンガ電極と半絶縁性半導体基板の接地電極との距離を短くして導通させることができる。これにより、トランジスタで発生する熱が効率良く接地電極に伝導される。接地電極は半絶縁性半導体基板の下面の略全面に形成されているので、伝導された熱は効率良く放熱される。すなわち、トランジスタを効率良く放熱させることができる。また、エミッタフィンガ電極と接地電極との距離が短くなるため、エミッタフィンガ電極と接地電極との間で発生する寄生インダクタが小さくなる。これにより、高周波信号の帰還が小さくなり、優れた高周波増幅特性を得ることができる。
【００３９】
また、第２ビアホールが、コレクタ配線パターンやベース配線パターンが上面に形成されている絶縁層の下面側に形成されているので、これら配線パターンに制限を加えることなく、第２ビアホールの形状を大きくすることができる。これにより、中間電極と接地電極との間の熱伝導性をさらに向上させるため第２ビアホールの径を大きくしても、各配線パターンを簡素に形成することができる。すなわち、簡素な配線パターンで、放熱効率に優れるマルチフィンガバイポーラトランジスタを形成することができる。
【００４０】
また、第２ビアホールとコレクタ、ベース配線パターンとを上下層の同じ位置にそれぞれ形成することで、これらを同層に設けた場合と比較して小面積でマルチフィンガバイポーラトランジスタを形成することができる。すなわち、マルチフィンガバイポーラトランジスタを小型化することができる。さらに、各配線パターンが第２ビアホールの位置に影響されないので、配線パターンの設計自由度が向上する。
【００４１】
また、エミッタフィンガ電極がエミッタ配線パターン、第１ビアホール、中間電極、および第２ビアホールを介して接地電極に接続しているので、コレクタ給電パッドやベース給電パッドと同様に、エミッタ給電パッドを絶縁層上面に設けなくてもよく、小型化することができる。さらに、エミッタ配線パターンを絶縁層上に引き回さなくてもよく、配線パターンを簡略化することができる。
【００４２】
なお、前述の実施形態では、半絶縁性半導体基板表面の基本セルが形成されていない部分および基本セルの側面に絶縁層を形成したが、基本セルの上面にも絶縁層を形成してもよい。この場合、図５（ｃ）に示すように、エミッタ配線パターン１９は基本セルの上面に形成された絶縁層７１の上面にまで形成し、このエミッタ配線パターン１９とエミッタフィンガ電極１０とを第３ビアホール３００で導通する構造となる。
【００４３】
また、前述の実施形態では、基本セルを１列に配列形成したマルチフィンガバイポーラトランジスタを示したが、図６に示すように、基本セルを２列に配列形成してもよい。
【００４４】
図６は他の構成のマルチフィンガバイポーラトランジスタの平面図である。
【００４５】
図６に示すマルチフィンガバイポーラトランジスタは、それぞれがｎｐｎ型バイポーラトランジスタとして機能する基本セル１〜４と基本セル５〜８とを２列に配列形成してなる。なお、各基本セル１〜８の構造は、図２、図３に示した基本セルと同じ構造である。
【００４６】
基本セル１〜４からなる配列群と、基本セル５〜８からなる配列群との間の絶縁層上面には、ベース配線パターン２９が形成されており、このベース配線パターン２９で、各基本セル１〜８のベースフィンガ電極２１ａ〜２８ａ、２１ｂ〜２８ｂを結合してベース給電パッド８０に導通している。ベース給電パッド８０は、基本セル１〜４からなる配列群と、基本セル５〜８からなる配列群との間で配列方向の一方端の位置に形成されている。
【００４７】
また、基本セル１〜４からなる配列群と、基本セル５〜８からなる配列群との間の半絶縁性半導体基板上面には中間電極４０が形成され、半絶縁性半導体基板には、中間電極４０に導通するスルーホール２１１，２１２が形成されている。
【００４８】
また、基本セル１〜４および基本セル５〜８のベース配線パターン２９が形成された側（マルチフィンガバイポーラトランジスタの中心側）と対向する側には、絶縁層上面にコレクタ配線パターン３９が形成されており、各基本セル１〜８のコレクタフィンガ電極３１ａ〜３８ａ、３１ｂ〜３８ｂを結合してコレクタ給電パッド９０に接続している。コレクタ給電パッド９０は、基本セル１〜４からなる配列群と、基本セル５〜８からなる配列群との間で配列方向の他方端の位置（ベース給電パッド８０に対向する位置）に形成されている。
【００４９】
このような構成を用いても、前述のような各効果を得ることができる。さらに、基本セルを２列に配列し、列間にベース配線パターンを設けることで、基本セルを１列に配列する場合より、ベース配線パターンを集中することができる。これにより、ベース給電パッド数を増加させることなく、ベース給電パッドと各ベースフィンガ電極との距離の差を小さくすることができ、形状を大きくすることなくマルチフィンガバイポーラトランジスタの高周波特性を向上することができる。
【００５０】
なお、前述の実施形態では、ｎｐｎ型のマルチフィンガバイポーラトランジスタを示したが、多層半導体をｐｎｐ型半導体で形成することで、ｐｎｐ型マルチフィンガバイポーラトランジスタを形成することもできる。
【００５１】
また、基本セルの配列個数は、前述の例の限りではなく、使用用途等の設計事項により配列個数を決定すればよい。
【００５２】
また、前述の実施形態では、エミッタフィンガ電極がビアホール、中間電極、およびスルーホールを介して接地電極に導通しているが、エミッタフィンガ電極をスルーホールで直接接地電極に導通してもよい。
【図面の簡単な説明】
【００５３】
【図１】本発明の実施形態に係るマルチフィンガバイポーラトランジスタの平面図および側面断面図
【図２】図１に示したマルチフィンガバイポーラトランジスタの基本セルの平面図および部分側面断面図
【図３】図２に示した基本セルを長手方向に切った断面図
【図４】本発明の実施形態に係るマルチフィンガバイポーラトランジスタの基本セルの製造工程を示した図
【図５】本発明の実施形態に係るマルチフィンガバイポーラトランジスタの基本セルの製造工程を示した図
【図６】本発明の他の構成のマルチフィンガバイポーラトランジスタの平面図
【符号の説明】
【００５４】
１〜８−基本セル（ｎｐｎ型トランジスタ）
１０，１１〜１８−エミッタフィンガ電極
１９，１９ａ〜１９ｄ−エミッタ配線パターン
２０，２１ａ〜２８ａ，２１ｂ〜２８ｂ−ベースフィンガ電極
２９−ベース配線パターン
３０，３１ａ〜３８ａ，３１ｂ〜３８ｂ−コレクタフィンガ電極
３９−コレクタ配線パターン
４０−中間電極
５０−接地電極
６１−半絶縁性半導体基板
６２−ｎ型半導体層
６３−ｐ型半導体層
６４−ｎ型半導体層
６５，７１−絶縁層
８０，８０ａ，８０ｂ−ベース給電パッド
９０−コレクタ給電パッド
１００，１０１〜１０８−第１ビアホール
２００，２０１〜２１２−第２ビアホール
３００−第３ビアホール
【図１】
2005085890.tif 000003
【図２】
2005085890.tif 000004
【図３】
2005085890.tif 000005
【図４】
2005085890.tif 000006
【図５】
2005085890.tif 000007
【図６】
2005085890.tif 000008