(57)【要約】【課題】  基板上の互いに独立したデジタルグランドと、アナロググランドとの間等に電位差が生じないようにする。各種装置によって異なるグランド電圧の変動耐力によって最適な収束値を設定する。【解決手段】  ２つのグランドＧ１、Ｇ２間の電位を基準電位に収束させるグランド安定化回路２であって、２つのグランドの一方の電位をデジタル値で記憶する記憶手段１６と、２つのグランドの他方のアナログ電位をデジタル値に変換するアナログ／デジタル変換手段１１と、２つのグランドの電位の差分を算出し、算出した差分電圧を時定数で除して収束電圧を算出し、算出した収束電圧を記憶手段に記憶されている一方のグランドの電位に加算して記憶手段に記憶させる演算手段１３〜１５と、記憶手段に記憶された一方のグランドの電位をアナログ電位に変換するデジタル／アナログ変換手段１２とを備えるグランド安定化回路等。【選択図】  図２
2005301924.tif 000002
【特許請求の範囲】
【請求項１】
２つのグランド間の電位を基準電位に収束させるグランド安定化回路であって、
前記２つのグランドの一方の電位をデジタル値で記憶する記憶手段と、
前記２つのグランドの他方のアナログ電位をデジタル値に変換するアナログ／デジタル変換手段と、
前記２つのグランドの電位の差分を算出し、算出した差分電圧を時定数で除して収束電圧を算出し、算出した収束電圧を前記記憶手段に記憶されている前記一方のグランドの電位に加算して前記記憶手段に記憶させる演算手段と、
前記記憶手段に記憶された一方のグランドの電位をアナログ電位に変換するデジタル／アナログ変換手段とを備えることを特徴とするグランド安定化回路。
【請求項２】
該グランド安定化回路は、前記２つのグランド間に一定以上の電位差が生じたことを検出する電位差検出回路からの指令により、前記２つのグランドの電位を基準電位に収束させる処理を開始することを特徴とする請求項１に記載のグランド安定化回路。
【請求項３】
２つのグランド間の電位を基準電位に収束させるグランド安定化方法であって、
（ａ）前記２つのグランドの一方の電位をデジタル値で記憶し、
（ｂ）前記２つのグランドの他方のアナログ電位をデジタル値に変換し、
（ｃ）前記２つのグランドの電位の差分を算出し、
（ｄ）該算出した差分電圧を時定数で除して収束電圧を算出し、
（ｅ）該算出した収束電圧を前記一方のグランドの電位に加算して記憶し、
（ｆ）該記憶した一方のグランドの電位をアナログ電位に変換し、
前記（ａ）乃至（ｆ）のステップを繰り返すことにより、前記２つのグランド間の電位を基準電位に収束させることを特徴とするグランド安定化方法。
【請求項４】
前記２つのグランドの電位の収束率に対応して前記時定数を変化させることを特徴とする請求項３に記載のグランド安定化方法。
【請求項５】
前記２つのグランド間に一定以上の電位差が生じたことを検出した際に、該２つのグランドの電位の収束動作を行うことを特徴とする請求項３または４に記載のグランド安定化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、グランド安定化回路及び安定化方法に関し、特に、電子回路基板等のアナログ回路グランドと、デジタル回路グランドとの間の電位を安定化させる回路及び方法に関する。
【背景技術】
【０００２】
従来、ＢｉＣＭＯＳ等の混合ＬＳＩに、モノリシックに形成するＭＯＳトランジスタ等の静電破壊を防止するため、アナログ回路グランドと、デジタル回路グランドとの間に保護ダイオードを設け、両グランド間に静電サージが印加されても両グランド間の電位をダイオードの順方向降下電圧（ＶＦ）以下に維持し、ＮｃｈＭＯＳトランジスタの破壊を防止する技術が提案されている（例えば、特許文献１）。
【０００３】
また、特許文献２に記載の入出力保護回路は、アナログ回路と、デジタル回路とが同一チップ上に形成された集積回路において、アナログ回路の入出力端子の静電破壊耐量を向上させるとともに、デジタル回路領域での電源ノイズがアナログ回路へ侵入することを防止するため、アナログ回路の入出力端子と、アナログ電源端子及びアナログ接地端子との間にダイオード接続のＭＯＳトランジスタを保護素子として設け、アナログ電源端子とデジタル電源端子及びデジタル接地端子との間を、抵抗と、保護素子としてのダイオード接続のＭＯＳトランジスタとを介して接続し、アナログ接地端子と、デジタル電源端子及びデジタル接地端子との間を、抵抗と、ダイオード接続のＭＯＳトランジスタとを介して接続している。
【０００４】
【特許文献１】特開平６−１３５５５号公報
【特許文献２】特開平６−１７７６６２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上記従来のプリント基板のアナログ／デジタル混在回路におけるグランドの設計は、図３に示すように、基板上の電源デバイス３１から提供されるグランドを単純にパターンで２つに分け、一方をデジタルグランド３２として使用し、もう一方をアナロググランド３３として使用したり、図４に示すように、２重に重ねられたプリント基板４１、４２の間や、これらのプリント基板４１、４２と筐体４３との間に浮遊容量が発生し、携帯電話等の閉じられた装置内に電荷がチャージされてしまうため、基板上の互いに独立したデジタルグランドと、アナロググランドとの間に電位差が生じてしまうという問題があった。
【０００６】
そこで、本発明は、上記従来の技術における問題点に鑑みてなされたものであって、基板上の互いに独立したデジタルグランドと、アナロググランドとの間等に電位差が生ずることがなく、両グランド間の電位差を安定した状態に維持することのできるグランド安定化回路等を提供することを目的とする。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明は、グランド安定化回路であって、２つのグランド間の電位を基準電位に収束させるグランド安定化回路であって、前記２つのグランドの一方の電位をデジタル値で記憶する記憶手段と、前記２つのグランドの他方のアナログ電位をデジタル値に変換するアナログ／デジタル変換手段と、前記２つのグランドの電位の差分を算出し、算出した差分電圧を時定数で除して収束電圧を算出し、算出した収束電圧を前記記憶手段に記憶されている前記一方のグランドの電位に加算して前記記憶手段に記憶させる演算手段と、前記記憶手段に記憶された一方のグランドの電位をアナログ電位に変換するデジタル／アナログ変換手段とを備えることを特徴とする。
【０００８】
そして、本発明によれば、グランド安定化回路によって２つのグランド間の電位を基準電位に収束させることにより、両グランド間の電位差を補正し、電位差を安定した状態に維持することができる。
【０００９】
前記グランド安定化回路において、該グランド安定化回路は、前記２つのグランド間に一定以上の電位差が生じたことを検出する電位差検出回路からの指令により、前記２つのグランドの電位を基準電位に収束させる処理を開始するようにすることができる。これによって、２つのグランドの電位差が所定の大きさ以上となることを防止することができる。
【００１０】
また、本発明は、グランド安定化方法であって、２つのグランド間の電位を基準電位に収束させるグランド安定化方法であって、（ａ）前記２つのグランドの一方の電位をデジタル値で記憶し、（ｂ）前記２つのグランドの他方のアナログ電位をデジタル値に変換し、（ｃ）前記２つのグランドの電位の差分を算出し、（ｄ）該算出した差分電圧を時定数で除して収束電圧を算出し、（ｅ）該算出した収束電圧を前記一方のグランドの電位に加算して記憶し、（ｆ）該記憶した一方のグランドの電位をアナログ電位に変換し、前記（ａ）乃至（ｆ）のステップを繰り返すことにより、前記２つのグランド間の電位を基準電位に収束させることを特徴とする。これによって、２つのグランド間の電位を基準電位に収束させることができ、両グランド間の電位差を安定した状態に維持することができる。
【００１１】
前記グランド安定化方法において、前記２つのグランドの電位の収束率に対応して前記時定数を変化させるようにすることができる。これによって、２つのグランドの電位の収束率を任意に調整することができ、装置の動作に影響の出ない緩やかなグランド電位調整が可能となるため、各種装置によって異なるグランド電圧の変動耐力によって最適な収束値を設定することができる。
【００１２】
前記グランド安定化方法において、前記２つのグランド間に一定以上の電位差が生じたことを検出した際に、該２つのグランドの電位の収束動作を行うようにすることができる。これによって、２つのグランドの電位差が所定の大きさ以上となることを防止することができる。
【発明の効果】
【００１３】
本発明によれば、基板上の互いに独立したデジタルグランドと、アナロググランドとの間等に電位差が生ずることがなく、電位差を安定した状態に維持することなどが可能となる。
【発明を実施するための最良の形態】
【００１４】
次に、本発明の実施の形態について図面を参照しながら説明する。尚、以下の説明においては、本発明にかかるグランド安定化回路を携帯電話機のグランド設計に適用した場合を例にとって説明するが、本発明は、携帯電話機以外のすべての電気機器及びプリント基板等のグランド設計を対象とすることができる。
【００１５】
図１は、本発明にかかるグランド安定化回路を適用した装置全体を示し、この装置は、電源デバイス１と、グランド安定化回路２と、デジタルグランド３と、アナロググランド４と、電位差検出回路５とで構成され、電位差検出回路５が、２つのグランド３、４間に一定以上の電位差が生じたことを検出すると、グランド安定化回路２が起動し、グランド３、４間の電位差を収束させる。
【００１６】
グランド安定化回路２は、図２に示すように、Ａ／Ｄ変換ブロック１１と、Ｄ／Ａ変換ブロック１２と、差分電圧の算出ブロック１３と、収束電圧の算出ブロック１４と、出力グランド電圧Ｇ２（以下、単に「Ｇ２」という）の補正ブロック１５と、メモリー１６からなり、グランド安定化回路２自体は、基準グランド電圧Ｇ１（以下、単に「Ｇ１」という）をグランドとして動作する。
【００１７】
次に、グランド安定化回路２の動作について、図２を参照しながら説明する。
（１）メモリー１６にＧ２を記憶する。
（２）差分電圧算出ブロック１３によって、Ｇ１とＧ２の差から、差分電圧Ｇｄを算出する。
（３）収束電圧算出ブロック１４によって、差分電圧Ｇｄを時定数Ｎで除し、収束電圧Ｇｎを算出する。
（４）出力グランド電圧補正ブロック１５によって、Ｇ２に収束電圧Ｇｎを加算し、Ｇ２’を算出する。
（５）メモリー１６において、Ｇ２’をＧ２とし、Ｇ２を記憶する。
【００１８】
上記（１）から（５）のステップを繰り返すことによって、Ｇ２がＧ１に収束する。尚、Ｎは時定数であり、この値を大きくする程収束時間が遅くなり、小さくする程収束時間は早くなる。このＮ値を制御することにより、放電による急激な電圧の変化を緩やかに正常な状態に収束させることが可能となる。
【００１９】
本出願人による実験では、従来のグランド保護回路がダイオード等のアナログ素子の場合には、故障モードが短絡または開放であり、外部からの故障を確認するのが難しく、静電気により部品が破損しても見過されることが多かった。しかし、本発明では、グランド安定化回路をＬＳＩや、ＦＰＧＡ（Field Programmable Gate Array）の内部で実現させることも可能であり、その際には、サムチェック値を確認することにより、装置外部からアクセスして故障の確認を容易に行うことができるという利点がある。
【実施例】
【００２０】
図５に示すように、Ｇ１とＧ２に＋８Ｖの電位差が生じた時のグランド安定化回路２の動作例を、図２及び表１を参照しながら説明する。ここで、時定数Ｎは＋２とする。
（１）Ｇ２＝＋８Ｖであるため、メモリー１６に＋８Ｖを記憶する（Ｔ＝１のとき）。
（２）Ｇ１＝０Ｖ、Ｇ２＝＋８Ｖであるため、差分電圧算出ブロック１３によってＧ１−Ｇ２を計算し、
Ｇ１−Ｇ２＝０−８＝Ｇｄ＝−８Ｖになる（Ｔ＝１のとき）。
（３）Ｎ＝２であるため、収束電圧算出ブロック１４によってＧｄ／Ｎを計算し、
Ｇｄ／Ｎ＝−８Ｖ／２＝Ｇｎ＝−４Ｖになる（Ｔ＝１のとき）。
（４）Ｇ２＝＋８Ｖ、Ｇｎ＝−４Ｖであるため、出力グランド電圧補正ブロック１５によってＧ２＋Ｇｎを計算し、
Ｇ２＋Ｇｎ＝＋８−４＝Ｇ２’＝＋４Ｖになる（Ｔ＝１のとき）。
（５）メモリー１６において、Ｇ２’＝Ｇ２＝＋４Ｖとし、＋４Ｖを記憶する（Ｔ＝２のとき）。
（６）Ｇ１＝０Ｖ、Ｇ２＝＋４Ｖであるため、差分電圧算出ブロック１３によってＧ１−Ｇ２を計算し、
Ｇ１−Ｇ２＝０−４＝Ｇｄ＝−４Ｖになる（Ｔ＝２のとき）。
（７）Ｎ＝２であるため、収束電圧算出ブロック１４によってＧｄ／Ｎを計算し、
Ｇｄ／Ｎ＝−４Ｖ／２＝Ｇｎ＝−２Ｖになる（Ｔ＝２のとき）。
（８）Ｇ２＝＋４Ｖ、Ｇｎ＝−２Ｖであるため、出力グランド電圧補正ブロック１５によってＧ２＋Ｇｎを計算し、
Ｇ２＋Ｇｎ＝＋４−２＝Ｇ２’＝Ｇ２＝＋２Ｖになる（Ｔ＝２のとき）。
【００２１】
上記（１）〜（８）の動作を繰り返すことにより、Ｇ２が０Ｖに収束する。この過程は、表１のＴ３〜Ｔ７に示される。
【００２２】
【表１】
2005301924.tif 000003
【図面の簡単な説明】
【００２３】
【図１】本発明にかかるグランド安定化回路を適用したグランド設計を示すブロック図である。
【図２】本発明にかかるグランド安定化回路の一実施の形態を示すブロック図である。
【図３】従来のグランド設計の一例を示すブロック図である。
【図４】従来の筐体内の浮遊容量による帯電の一例を説明するための携帯電話機の断面図である。
【図５】２つのグランド間の電位差を表すグラフである。
【符号の説明】
【００２４】
Ｇ１    入力グランド（基準のグランドとしてデジタルグランド、また、グランド安定化回路のグランドとしても使用）
Ｇｄ    差分電圧（Ｇ１とＧ２の差分）
Ｇｎ    収束電圧（Ｇ１とＧ２の差分を時定数Ｎで除した値）
Ｇ２    出力グランド（アナロググランドで使用）
Ｎ      時定数（Ｎ≧＋１、収束電圧を制御）
Ａ／Ｄ  アナログデジタル変換
Ｄ／Ａ  デジタルアナログ変換
１      電源デバイス
２      グランド安定化回路
３      デジタルグランド
４      アナロググランド
５      電位差検出回路
１１    Ａ／Ｄ変換ブロック
１２    Ｄ／Ａ変換ブロック
１３    差分電圧の算出ブロック
１４    収束電圧の算出ブロック
１５    出力グランド電圧の補正ブロック
１６    メモリー
【図１】
2005301924.tif 000004
【図２】
2005301924.tif 000005
【図３】
2005301924.tif 000006
【図４】
2005301924.tif 000007
【図５】
2005301924.tif 000008