(57)【要約】【課題】オン電流の安定化とチャネル長のばらつきを抑制したＴＦＴとその製法及びそのＴＦＴを用いた液晶表示装置を提供する。【解決手段】ソース電極６ａとドレイン電極６ｂの間のチャネル領域を形成するゲート電極２上に位置する半導体膜４の幅が、ゲート電極２上に位置するソース電極６ａの幅とドレイン電極６ｂの幅の何れよりも広く、かつチャネル領域の両辺縁部の半導体膜の幅方向に凹凸部４ａ，４ｂを有して形成する。【選択図】      図１
2005228826.tif 000002
【特許請求の範囲】
【請求項１】
逆スタガ構造の薄膜トランジスタにおいて、ソース電極とドレイン電極の間のチャネル領域を形成するゲート電極上に位置する半導体膜の幅が、前記ゲート電極上に位置する前記ソース電極の幅および前記ドレイン電極の幅の何れよりも広く、かつ前記チャネル領域の両辺縁部の前記半導体膜の幅が凹凸形状を有することを特徴とする薄膜トランジスタ。
【請求項２】
薄膜トランジスタ（ＴＦＴ）を形成したＴＦＴ基板と、対向基板と、前記ＴＦＴ基板および前記対向基板の間に挟まれた液晶層とを備える液晶表示装置において、ソース電極とドレイン電極間のチャネル領域を形成するゲート電極上に位置する半導体膜の幅が、前記ゲート電極上に位置する前記ソース電極の幅および前記ドレイン電極の幅の何れよりも広く、かつ前記チャネル領域の両辺縁部の前記半導体膜の幅が凹凸形状を有している薄膜トランジスタにより構成する前記ＴＦＴ基板を用いた液晶表示装置。
【請求項３】
透明絶縁基板上にゲート電極を形成し、前記透明絶縁基板上及び前記ゲート電極上にゲート絶縁膜と、半導体膜と高濃度不純物半導体膜の３層を成膜し、さらにソース・ドレイン用金属膜を成膜した後レジストを塗布し、遮光領域と光透過領域と半透過領域からなるフォトマスクを用い露光および現像を行いソース・ドレイン電極形成用レジストパターンと、前記ソース・ドレイン電極形成用レジストパターンより薄いチャネル領域形成用レジストパターンを形成し、前記ソース・ドレイン用金属膜をエッチングし続けて前記高濃度不純物半導体膜と前記半導体膜をエッチングし、高濃度不純物半導体膜と半導体膜のエッチングと同時あるいはその後エッチングまたはアッシングにより前記薄いチャネル領域形成用レジストパターンを除去し、かつ前記ソース・ドレイン電極形成用レジストパターンは残存させ、チャネル形成領域上の前記ソース・ドレイン用金属膜をエッチングすることによりソース・ドレイン電極を形成し、チャネル形成領域上の前記高濃度不純物半導体膜をエッチングし、前記半導体膜の露出した表面の一部をエッチングして一定の膜厚を残存させることにより前記半導体膜からなるチャネル領域を形成し、その後レジストを除去し、保護膜を形成する薄膜トランジスタの製造方法において、前記ソース電極と前記ドレイン電極の間のチャネル領域を形成する前記ゲート電極上に位置する前記半導体膜の幅が、前記ゲート電極上に位置する前記ソース電極の幅および前記ドレイン電極の幅の何れより広くかつチャネル領域の両辺縁部の前記半導体膜の幅が凹凸形状を有していることを特徴とする薄膜トランジスタの製造方法。
【請求項４】
透明絶縁基板上にゲート電極を形成し、前記透明絶縁基板上及び前記ゲート電極上にゲート絶縁膜と、半導体膜と高濃度不純物半導体膜の３層を成膜し、さらにソース・ドレイン用金属膜を成膜した後レジストを塗布し、遮光領域と光透過領域と半透過領域からなるフォトマスクを用い露光および現像を行いソース・ドレイン電極形成用レジストパターンと、前記ソース・ドレイン電極形成用レジストパターンより薄いチャネル領域形成用レジストパターンを形成し、前記ソース・ドレイン用金属膜をエッチングし続けて前記高濃度不純物半導体膜と前記半導体膜をエッチングし、高濃度不純物半導体膜と半導体膜のエッチングと同時あるいはその後エッチングまたはアッシングにより前記薄いチャネル領域形成用レジストパターンを除去し、かつ前記ソース・ドレイン電極形成用レジストパターンは残存させ、チャネル形成領域上の前記ソース・ドレイン用金属膜をエッチングすることによりソース・ドレイン電極を形成し、その後レジストを除去し、チャネル形成領域上の前記高濃度不純物半導体膜をエッチングし、前記半導体膜の露出した表面の一部をエッチングして一定の膜厚を残存させることにより前記半導体膜からなるチャネル領域を形成し、保護膜を形成する薄膜トランジスタの製造方法において、前記ソース電極と前記ドレイン電極の間のチャネル領域を形成する前記ゲート電極上に位置する前記半導体膜の幅が、前記ゲート電極上に位置する前記ソース電極の幅および前記ドレイン電極の幅の何れより広くかつチャネル領域の両辺縁部の前記半導体膜の幅が凹凸形状を有していることを特徴とする薄膜トランジスタの製造方法。
【請求項５】
前記透明絶縁基板がガラス基板であり、前記半導体がアモルファスシリコン（ａ−Ｓｉ）であり、前記高濃度不純物半導体が高濃度ｎ型アモルファスシリコン（ｎ＋ａ−Ｓｉ）である請求項３および４のいずれかに記載の薄膜トランジスタの製造方法。
【請求項６】
前記保護膜にコンタクト孔を開孔し、画素電極を形成しＴＦＴ基板を形成することを特徴とする請求項３，４および５のいずれかに記載の薄膜トランジスタの製造方法。
【請求項７】
前記遮光領域と光透過領域と半透過領域からなるフォトマスクが、ソース・ドレイン形成領域の一対の遮光領域と、光透過領域と、露光装置の解像能力限界以下の寸法からなる光透過/遮光パターンで構成する半透過領域とからなり、前記光透過/遮光パターンが一対のスリット部と細長い矩形により構成され、前記細長い矩形が前記ソース・ドレイン形成領域の一対の遮光領域の対向する部分の幅より長いことを特徴とする請求項３，４，５および６のいずれかに記載の薄膜トランジスタの製造方法。
【請求項８】
前記遮光領域と光透過領域と半透過領域からなるフォトマスクが、ソース・ドレイン形成領域の一対の遮光領域と、光透過領域と、露光装置の解像能力限界以下の寸法からなる光透過/遮光パターンで構成される半透過領域とからなり、前記光透過/遮光パターンが複数のスリット部と複数の細長い矩形より構成され、前記複数の細長い矩形が前記ソース・ドレイン形成領域の一対の遮光領域の対向する部分の幅より長いことを特徴とする請求項３，４，５および６のいずれかに記載の薄膜トランジスタの製造方法。
【請求項９】
前記遮光領域と光透過領域と半透過領域を形成するフォトマスクの半透過領域を構成する前記光透過/遮光パターンの前記細長い矩形が、前記ソース・ドレイン形成領域の一対の遮光領域の対向する部分のソース形成領域の幅およびドレイン形成領域の幅の何れの幅より１．５μｍ以上長いことを特徴とする請求項７および８のいずれかに記載の薄膜トランジスタの製造方法。
【請求項１０】
前記遮光領域と光透過領域と半透過領域からなるフォトマスクの半透過領域を構成する前記光透過/遮光パターンの前記細長い矩形が前記ソース・ドレイン形成領域の一対の遮光領域の対向する部分のソース形成領域の幅およびドレイン形成領域の幅の何れの幅より片側で１．５μｍ以上３μｍ以下長く、かつ両側合わせて３μｍ以上６μｍ以下長いことを特徴とする請求項７および８のいずれかに記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法に関し、特にオン電流やチャネル長を改善した薄膜トランジスタとそれを用いた液晶表示装置およびその薄膜トランジスタの製造方法に関する。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）をスイッチング素子に使用した液晶表示装置は広く普及している。アモルファスシリコン（ａ−Ｓｉ）ＴＦＴでは逆スタガ構造が多く採用され、またチャネルエッチ型ＴＦＴにおいては製造工程を減少させるため、４回のフォトマスクを用いた製造が行われている。
【０００３】
例えば、特開２０００−１６４８８６号公報［特許文献１］に上述した技術が記載されている。その記載によれば、「ソース及びドレイン電極を分離する時、他の部分より厚さが薄い感光膜をソース及びドレイン電極の間に形成し、必要によってある膜をエッチングする時には下部膜がエッチングされないように保護する役割をし、他の膜がエッチングされる時には感光膜が共にエッチングされて感光膜の下部を現す。」という手段を用いている。なお、ここでの感光膜は、本発明においてはレジストと称する。
【０００４】
その製造技術をより具体的に述べると、まず絶縁基板の上に金属または導電体を成膜し、第１のフォトマスクを用いリソグラフィー技術とエッチング技術によりゲート配線のパターニングを行う。そのゲート配線の上にゲート絶縁膜を成膜し、ａ−Ｓｉ膜とｎ＋ａ−Ｓｉ膜及びソース・ドレイン用金属膜を積層する。ついで、第２のフォトマスクとリソグラフィー技術を用い、ソース電極形成領域及びドレイン電極形成領域上に厚いレジストを、またソース電極形成領域とドレイン電極形成領域の間に薄いレジストを形成する。さらに、このレジストをマスクに、ソース・ドレイン用金属膜、ｎ＋ａ−Ｓｉ膜及びａ−Ｓｉ膜をエッチングしてソース・ドレイン電極及びａ−Ｓｉ層、ｎ＋ａ−Ｓｉ膜の一次パターニングを行う。このｎ＋ａ−Ｓｉ膜及びａ−Ｓｉ膜のエッチングと同時に、レジストの厚さを減じ、ソース電極形成領域とドレイン電極形成領域の間の薄いレジストを除去する。
【０００５】
かかるソース電極形成領域及びドレイン電極形成領域上の厚いレジストは、厚さを減じているものの残存している。ソース電極形成領域とドレイン電極形成領域の間の露出したソース・ドレイン用金属膜をエッチングし、さらにソース電極形成領域とドレイン電極形成領域の間のｎ＋ａ−Ｓｉ膜をエッチングすることにより、ソース・ドレイン電極及びｎ＋ａ−Ｓｉ膜の二次パターニングを行い、レジストを除去する。
【０００６】
次に、保護膜を成膜し第３のフォトマスクとリソグラフィー技術とエッチング技術によりコンタクト孔を開孔する。続いて、透明導電物質膜を成膜し、第４のフォトマスクとリソグラフィー技術とエッチング技術により画素電極を形成している。
【０００７】
また、特開２００１−３２４７２５号公報［特許文献２］によれば、前述した［特許文献１］と同様に、ソース・ドレイン電極用金属膜、ｎ＋ａ−Ｓｉ膜及びａ−Ｓｉ膜をエッチングしてソース・ドレイン電極及びａ−Ｓｉ層、ｎ＋ａ−Ｓｉ膜の一次パターニングを行う。その後、酸素プラズマによりレジストの厚さを減じ、ソース電極形成領域とドレイン電極形成領域の間の薄いレジストを除去する。その後の工程は、［特許文献１］と同様にしてＴＦＴを製造している。
【０００８】
しかし、［特許文献１］に示すようなフォトマスクパターンでは、図９（ａ）に示すように、ソース電極およびドレイン電極を覆うための遮光領域１１とそれらの間の細長い矩形部１２とを備え、かつスリット１３を形成したマスクパターンにより露光するようにしている。しかしながら、このようなマスクパターンを用いると、ソース電極形成領域とドレイン電極形成領域の間のチャネル領域の薄いレジストパターンの厚さが不均一になるという問題があるため、例えば図９（ｂ）に示すように、遮光領域１１の両端の隅を落としたフォトマスクパターンを用いることによりこの問題を回避している。
【０００９】
また、特開２００２−５５３６４号公報［特許文献３］にも各種のフォトマスクパターンが用いられている。例えば、図１０（ａ）に示すように、複数の細長い矩形部１２を用い多くのスリット１３を形成するフォトマスクパターンでは、図１１（ａ）に示すように、ゲート電極２上でソース電極６ａおよびドレイン電極６ｂの領域間に半導体膜４を形成したＴＦＴを製造する場合、チャネル領域の終端（両辺縁部と称する。）で光の干渉現象によって屈曲を発生する。かかる半導体膜４に屈曲が発生すると、ＴＦＴのオン電流のパス屈曲が発生し、それらのＴＦＴをマトリックス状に配置する液晶表示装置の画質が低下するという問題が生ずる。この屈曲の問題を解決するために、例えば図１０（ｂ）に示すような形状のフォトマスクパターンを用い、図１１（ｂ）に示すように、幅広の半導体膜４を形成し、これによりこの屈曲の問題を防止している。
【００１０】
さらに、特開２００２−５７３３８号公報［特許文献４］では、前述した図９（ａ）のようなフォトマスクパターンを用いると、同様にチャネル領域を形成するソース電極形成領域とドレイン電極形成領域の間の薄いレジストパターンの厚さの均一性が悪くなり、露光量の変動により歩留まり低下とタクト増大を招くという問題や、このレジストパターン膜厚の不均一性からＴＦＴの形状不良が生じ、チャネル長のばらつきが大きくなって液晶表示装置の表示特性が劣化するという問題を生ずる。このため、例えば図１２に示すようなフォトマスクパターンの遮光領域１１の形状を改良することにより、この問題を解決している。
【００１１】
【特許文献１】特開２０００−１６４８８６号公報（第１−１０頁，第１３−１４頁、図５７Ｃ、図５９Ｃ）
【特許文献２】特開２００１−３２４７２５号公報（第１−９頁）
【特許文献３】特開２００２−５５３６４号公報（第１−４頁、図７，図８，図９，図１０，図１４，図１５）
【特許文献４】特開２００２−５７３３８号公報（第２−３頁，第５−８頁，第１０−１１頁、図７，図１５）
【発明の開示】
【発明が解決しようとする課題】
【００１２】
上述したフォトマスクパターンは、光透過領域と遮光領域からなり、しかもそれぞれの領域は逆パターンとなっており、露光装置の解像能力以下の寸法の光透過／遮光パターンにより半透過領域を構成することが出来る。しかし、フォトマスクパターンの製造ばらつきにより半透過領域の光透過量が異なってくる。例えば、図９（ｂ）に示した［特許文献１］の技術では、半透過領域を構成する解像能力以下の寸法の光透過領域となる開口スリットの端部は開口スリットの中心に比べ広くなっている。特に、フォトマスクパターンの製造ばらつきの影響は開口スリットの中心に比べ端部が大きくなるため、半透過領域の光透過量が開口スリットの中心と端部で異なり、半透過領域で形成するレジストパターンの厚さが不均一になるという問題がある。
【００１３】
また、図１０（ｂ）に示した［特許文献３］の技術では、チャネル領域内部の半透過領域は縦に並んだ開口スリットと遮光領域にて形成され、チャネル領域の上部と下部の両辺縁部は横に並んだ開口スリットと遮光領域により半透過領域を形成している。フォトマスクパターンの寸法精度がもし縦方向と横方向で異なるとチャネル領域内部とチャネル領域の上部と下部の両辺縁部に形成するレジストパターンの厚さが異なってくる。チャネル領域内部と両辺縁部のレジスト厚さが異なると、露光量の変動によりチャネル長とソース・ドレイン電極からのチャネル幅の拡大量が変動するため、ＴＦＴのオン電流特性の安定化が困難になる場合が発生する。例えば、チャネル領域内部のレジスト厚さに比べ両辺縁部のレジスト厚さが薄くなると、チャネル長に最適な露光量が変動し、ソース・ドレイン電極からのチャネル幅の拡大量が不足するとＴＦＴのオン電流が減少した。また、チャネル領域内部のレジストの厚さに比べ両辺縁部のレジスト厚さが厚くなると、ＴＦＴのオン電流は増加するが、チャネル幅からゲート電極端までの間隔を確保する必要が発生するため、ゲート電極を長くする必要がある。このゲート電極を長くすると、ＴＦＴの面積が増加し開口率が減少する。
【００１４】
したがって、フォトマスクパターンの寸法精度は縦方向と横方向とも同程度にすることが好ましく、フォトマスクの製造ばらつきを厳格に管理する必要があるため、フォトマスク製造の歩留まり低下やタクト増加を招いた。
【００１５】
さらに、透明絶縁基板側から光を照射した時、ゲート電極で遮光されずドレイン電極付近のａ−Ｓｉ膜へ達した光によりＴＦＴのオフ電流（リーク電流）が増加するが、図１１（ｂ）に示すように、［特許文献３］のフォトマスクを利用して形成されたＴＦＴでは、ゲート電極の外側でドレイン電極から拡大したａ−Ｓｉ膜の部分がリーク電流の発生に寄与するため、光リーク電流がより増加していた。
【００１６】
また、図１２に示すように、［特許文献４］に記載のマスクパターンにおいては、半透過領域を構成する解像能力以下の寸法の光透過領域を形成する開口スリット１３の端部近傍に突起部が形成されている。しかるに、フォトマスクパターンの製造ばらつきの影響は開口スリット１３の中心に比べ端部近傍の突起部にて大きくなるという欠点、すなわち前述した図９（ｂ）の場合と同様の欠点がある。
【００１７】
本発明の目的は、これらの問題や欠点を解決することにあり、特にオン電流の安定化とチャネル長のばらつきを抑制したＴＦＴとそのＴＦＴを用いた液晶表示装置とそのＴＦＴの製造方法を提供することにある。
【００１８】
また、本発明の他の目的は、フォトマスクパターンの製造ばらつきによるＴＦＴのオン電流特性への影響を低減できるフォトマスクパターンを用いたＴＦＴの製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
本発明の薄膜トランジスタは、逆スタガ構造の薄膜トランジスタにおいて、ソース電極とドレイン電極の間のチャネル領域を形成するゲート電極上に位置する半導体膜の幅が、ゲート電極上に位置するソース電極の幅およびドレイン電極の幅の何れよりも広く、かつチャネル領域の両辺縁部の半導体膜の幅が凹凸形状を有している。
【００２０】
また、本発明の液晶表示装置は、薄膜トランジスタ（ＴＦＴ）を形成したＴＦＴ基板と、対向基板と、ＴＦＴ基板と対向基板との間に挟まれた液晶層とを備え、ソース電極とドレイン電極間のチャネル領域を形成するゲート電極上に位置する半導体膜の幅が、ゲート電極上に位置するソース電極の幅およびドレイン電極の幅の何れよりも広く、かつチャネル領域の両辺縁部の前記半導体膜の幅が凹凸形状を有している薄膜トランジスタにより前記ＴＦＴ基板を構成している。
【００２１】
また、本発明の薄膜トランジスタの第一の製造方法は、透明絶縁基板上にゲート電極を形成する工程と、透明絶縁基板上及びゲート電極上にゲート絶縁膜と、半導体膜と高濃度不純物半導体膜の３層を成膜し、さらにソース・ドレイン用金属膜を成膜した後レジストを塗布し、遮光領域と光透過領域と半透過領域からなるフォトマスクを用い露光および現像を行いソース・ドレイン電極形成用レジストパターンと、ソース・ドレイン電極形成用レジストパターンより薄いチャネル領域形成用レジストパターンを形成し、ソース・ドレイン用金属膜をエッチングし続けて高濃度不純物半導体膜と半導体膜をエッチングし、高濃度不純物半導体膜と半導体膜のエッチングと同時あるいはその後エッチングまたはアッシングにより薄いチャネル領域形成用レジストパターンを除去し、かつソース・ドレイン電極形成用レジストパターンは残存させ、チャネル形成領域上のソース・ドレイン用金属膜をエッチングすることによりソース・ドレイン電極を形成し、チャネル形成領域上の高濃度不純物半導体膜をエッチングし、半導体膜の露出した表面の一部をエッチングして一定の膜厚を残存させることにより半導体膜からなるチャネル領域を形成する工程と、その後レジストを除去し、保護膜を形成する工程とを含み、ソース電極とドレイン電極の間のチャネル領域を形成するゲート電極上に位置する半導体膜の幅が、ゲート電極上に位置するソース電極の幅およびドレイン電極の幅の何れよりも広くかつチャネル領域の両辺縁部の半導体膜の幅が凹凸形状を有している。
【００２２】
さらに、本発明の薄膜トランジスタの第二の製造方法は、透明絶縁基板上にゲート電極を形成する工程と、透明絶縁基板上及びゲート電極上にゲート絶縁膜と、半導体膜と高濃度不純物半導体膜の３層を成膜し、さらにソース・ドレイン用金属膜を成膜した後レジストを塗布し、遮光領域と透過領域と半透過領域からなるフォトマスクを用い露光および現像を行いソース・ドレイン電極形成用レジストパターンと、ソース・ドレイン電極形成用レジストパターンより薄いチャネル領域形成用レジストパターンを形成し、ソース・ドレイン用金属膜をエッチングし続けて高濃度不純物半導体膜と半導体膜をエッチングし、高濃度不純物半導体膜と半導体膜のエッチングと同時あるいはその後エッチングまたはアッシングにより薄いチャネル領域形成用レジストパターンを除去し、かつソース・ドレイン電極形成用レジストパターンは残存させ、チャネル形成領域上のソース・ドレイン用金属膜をエッチングすることによりソース・ドレイン電極を形成し、その後レジストを除去し、チャネル形成領域上の高濃度不純物半導体膜をエッチングし、半導体膜の露出した表面の一部をエッチングして一定の膜厚を残存させることにより半導体膜からなるチャネル領域を形成する工程と、保護膜を形成する工程とを含み、ソース電極とドレイン電極の間のチャネル領域を形成するゲート電極上に位置する半導体膜の幅が、ゲート電極上に位置するソース電極の幅およびドレイン電極の幅の何れより広くかつチャネル領域の両辺縁部の半導体膜の幅が凹凸形状を有している。
【００２３】
また、本発明の薄膜トランジスタの第三の製造方法は、使用する遮光領域と光透過領域と半透過領域からなるフォトマスクが、ソース・ドレイン形成領域の一対の遮光領域と、光透過領域と、露光装置の解像能力限界以下の寸法でかつ光透過/遮光パターンからなる半透過領域とからなり、前記光透過/遮光パターンが一対のスリット部と細長い矩形部、あるいは複数のスリット部と複数の細長い矩形部とからなり、ひとつあるいは複数の細長い矩形部がソース・ドレイン形成領域の一対の遮光領域の対向する部分の幅よりも長いことを特徴としている。
（作用）
本発明は、ソース電極とドレイン電極の間のチャネル領域を形成するゲート電極上に位置する半導体膜の幅が、ゲート電極上に位置するソース電極の幅およびドレイン電極の幅の何れよりも広く、かつチャネル領域の両辺縁部の半導体膜の幅が凹凸形状を有しているため、ＴＦＴのオン電流のパス屈曲が発生しそれによって液晶表示装置の画質が低下するという問題を抑制することができる。
【００２４】
また、本発明は、遮光領域と光透過領域と半透過領域を形成するフォトマスクが、ソース・ドレイン形成領域の一対の遮光領域と、光透過領域と、露光装置の解像能力限界以下の寸法で光透過/遮光パターンからなる半透過領域とからなり、光透過/遮光パターンが一対のスリット部と細長い矩形部、あるいは複数のスリット部と複数の細長い矩形部とからなり、ひとつあるいは複数の細長い矩形部がソース・ドレイン形成領域の一対の遮光領域の対向する部分の幅より長いことにより、フォトマスクパターンの寸法精度が縦方向と横方向で異なる場合でも、チャネル長を形成する方向の寸法精度を高精度とすることで、チャネル領域の両辺縁部に形成するレジストパターンの厚さがチャネル領域内部を形成するレジストパターンの厚さより薄くなることを回避でき、露光量の変動によるチャネル長とソース・ドレイン電極からのチャネル幅の拡大量の変動を抑制できるため、ＴＦＴのオン電流特性の安定化が可能になる。したがって、フォトマスクの製造において縦方向と横方向の何れかの寸法精度を緩くすることが出来、歩留まり低下を抑制できる。また、チャネル領域を形成するためのソース電極領域とドレイン電極領域の間の薄いレジストパターンの厚さの均一性を向上出来るため、チャネル長のばらつきにより液晶表示装置の表示特性が劣化するという問題を解決することができる。
【発明の効果】
【００２５】
本発明のＴＦＴとそれを用いた液晶表示装置によれば、ＴＦＴにおけるオン電流の安定化とチャネル長のばらつきを抑制することができるという効果がある。また、本発明のＴＦＴの製造方法によれば、フォトマスクパターンの製造ばらつきによるＴＦＴのオン電流特性への影響を低減できるという効果がある。
【発明を実施するための最良の形態】
【００２６】
次に、本発明を実施するための幾つかの形態について図面を参照して説明する。第１の実施例については図1〜図６を参照し、また第２の実施例については、図７〜図８を参照して説明する。何れの形態でも、ＴＦＴにおけるソース電極とドレイン電極の間のチャネル領域を形成するゲート電極上に位置する半導体膜の幅を規定することにあり、特に半導体膜の幅をゲート電極上に位置するソース電極の幅とドレイン電極の幅の何れよりも広く、かつチャネル領域の両辺縁部の半導体膜の幅方向に凹凸部を形成することにある。
【実施例１】
【００２７】
図１は本発明の第１の実施例を説明するためのＴＦＴの平面図である。図１に示すように、本実施例のＴＦＴは、ソース電極６ａとドレイン電極６ｂの間のチャネル領域を形成するゲート電極２上に位置する半導体膜４の幅を規定するものである。すなわち、この半導体膜４の幅はゲート電極２上に位置するソース電極６ａの幅およびドレイン電極６ｂの幅の何れよりも広く、かつチャネル領域の両辺縁部の半導体膜４は凸部４ａおよび凹部４ｂからなる凹凸形状を有している。
【００２８】
かかる形状のＴＦＴを液晶表示装置に用いる場合、そのＴＦＴはマトリックス上に搭載され、しかもソース電極６ａが上層に位置する画素電極９とコンタクト孔８を介して電気的に接続される。なお、このＴＦＴでは、ゲート電極２を被着する透明絶縁基板や、ゲート電極２を絶縁するためのゲート絶縁膜、および半導体膜４とソース電極６ａ，ドレイン電極６ｂとの間に形成する高濃度半導体膜などについては、説明を簡略化するために、図示省略している。
【００２９】
図２は図１におけるＴＦＴのＡ−Ａ線断面図である。図２に示すように、ＴＦＴは透明絶縁基板１上に金属膜などからなるゲート電極２を形成し、このゲート電極２上にゲート絶縁膜３とチャネル領域を形成するための半導体膜４を成膜する。ついで、この半導体層４の両側に高濃度不純物半導体膜５を介し、金属膜などからなるソース電極６ａ,ドレイン電極６ｂを形成する。さらに、保護膜７で被膜した後、この保護膜７にコンタクト孔８を開孔し、ソース電極６ａと接続される画素電極９を形成する。ここで、ＴＦＴのソース・ドレインは動作電位により変わるが、本実施例では画素電極側をソース電極と称する。
【００３０】
次に、図１の平面構造と図２の断面構造をもつＴＦＴの製造方法を図３，図４を用いて説明する。
【００３１】
図３（ａ）〜（ｄ）は本発明の第１の実施の形態の製造方法を示す工程断面図であり、また図４は図３において用いるフォト・マスクパターンの平面図である。
【００３２】
まず、ガラスのような透明絶縁基板１上に、例えばＭｏ，Ｃｒ，Ｔａ，Ａｌ上にＭｏを積層した金属膜、またはこれらを主成分とする合金・積層膜などをスパッタ法などで２００ｎｍから３００ｎｍ成膜する。さらに、この金属膜をリソグラフィー技術とエッチング技術によりゲート電極２を形成する。ついで、プラズマＣＶＤ法によりＳｉＮ膜あるいはＳｉＯ２膜とＳｉＮ膜の積層膜からなる厚さ３５０ｎｍから５００ｎｍのゲート絶縁膜３と、厚さ１００ｎｍから２５０ｎｍの半導体膜としてのａ−Ｓｉ膜４Ａと、厚さ２０ｎｍから５０ｎｍのＰ（燐）をドーピングした高濃度不純物半導体膜としてのｎ＋ａ−Ｓｉ膜５Ａとを成膜する。次に、Ｍｏ，Ｃｒ，ＴａあるいはＭｏ，Ａｌ，Ｍｏの積層膜をスパッタ法などで厚さ２００ｎｍから３００ｎｍのソース・ドレイン用金属膜６を成膜する。しかる後、ポジ型フォトレジストを厚さ１μｍから２μｍ塗布する。
【００３３】
次に、図４に示したフォト・マスクパターンを用いて露光・現像を行う。すなわち、図４に示す透過領域およびソース・ドレイン形成領域の一対の遮光領域１１と、その遮光領域の幅より長い細長い矩形部１２と、スリット１３とで構成する半透過領域をもつフォトマスクパターンを用いて露光・現像を行う。この時、透過領域のレジストはなくなり、遮光領域11のレジストは塗布した厚さに近く、露光装置の解像能力限界以下の寸法からなる細長い矩形部１２とスリット１３で構成される半透過領域のレジストは遮光領域１１のレジストの厚さの２０％から６０％の厚さ、例えば２００ｎｍあるいは６００ｎｍ程度に薄くなるように露光量を制御する。このようにして、図３（ａ）の工程断面図に示すようにソース・ドレイン形成領域用レジスト１０ａと薄いチャネル領域形成用レジスト１０ｂを形成する。
【００３４】
次に、ドライエッチングあるいはウエットエッチングによりレジスト１０ａ，１０ｂをマスクにしてソース・ドレイン用金属膜６をパターニングする。例えば、ソース・ドレイン用金属膜６がＣｒの場合には、ＣｅＮＨＯ３エッチング液によるウエットエッチングを、またＭｏの場合には、ＳＦ６あるいはＣＦ４にＯ２を混合したガスによるドライエッチングをそれぞれ用いる。その後、ＳＦ６とＨＣｌあるいはＯ２を混合したガスによるドライエッチングを用いてｎ＋ａ−Ｓｉからなる高濃度不純物半導体膜５（５Ａ）とａ−Ｓｉからなる半導体膜４（４Ａ）の露出した部分を除去する。
【００３５】
この時、図３（ｃ）に示すように、レジスト１０ａ，１０ｂもエッチングされる。要するに、薄いチャネル領域形成用レジスト１０ｂは除去され、ソース・ドレイン電極領域形成用レジスト１０ａは残存させ、ソース・ドレイン用金属膜６及びｎ＋ａ−Ｓｉ膜５、ａ−Ｓｉ膜４の一次パターニングを行う。または、ｎ＋ａ−Ｓｉからなる高濃度不純物半導体膜５とａ−Ｓｉ膜からなる半導体膜４の露出した部分の除去をＳＦ６あるいはＣＦ４にＨＣｌあるいはＣｌ２を混合したガスによるドライエッチングを用いて行い、図３（ｂ）に示す工程断面図のように薄いチャネル領域形成用レジスト１０ｂが残存する場合、Ｏ２ガスを用いたドライアッシングにより薄いチャネル領域形成用レジスト１０ｂを除去し、ソース・ドレイン電極領域形成用レジスト１０ａは残存させ、図３（ｃ）に示す工程断面図のように形成する。
【００３６】
次に、図３（ｄ）に示すように、ソース・ドレイン用金属膜６及びｎ＋ａ−Ｓｉ膜５ａの一次パターニングと同様のエッチングにより、ソース・ドレイン用金属膜６及びｎ＋ａ−Ｓ膜５Ａの二次パターニングを行う。ｎ＋ａ−Ｓ膜５Ａのエッチング時、ａ−Ｓｉ膜４Ａの表面の一部をエッチングして一定の膜厚、例えば成膜時の５０％から８０％の厚さを残存させ、チャネル領域４Ｂを形成する。続いて、レジストを除去すれば、図３（ｄ）に示すＴＦＴが形成される。また、このレジストの除去は、ソース・ドレイン用金属膜６の二次パターニング後に行い、ソース・ドレイン用金属膜６をマスクにしてｎ＋ａ−Ｓ膜５Ａのエッチングを行うことも可能である。
【００３７】
次に、プラズマＣＶＤ法によりＳｉＮからなる保護膜７（図示省略）を３００ｎｍから４００ｎｍ成膜し、リソグラフィー技術とエッチング技術によりコンタクト孔８を開孔し、スパッタ法によりＩＴＯ膜を４０ｎｍから１４０ｎｍ成膜した後、リソグラフィー技術とエッチング技術によりソース電極６ａに接続された画素電極９を形成すれば、前述した図２の断面を持つＴＦＴを製造することができる。
【００３８】
図５は本発明の第１の実施例におけるフォト・マスク矩形突き出しとチャネル辺縁−ソース・ドレイン間隔との関係を表わす特性図であり、また図６は図５において各種のフォト・マスク矩形突き出しを用いたときのＴＦＴのドレイン電流−ドレイン電圧の関係を表わす特性図である。
【００３９】
図５に示すように、この特性は、遮光領域１１の対向する幅から半透過領域を構成する細長い矩形１２の突き出し（図中、「フォトマスク矩形突き出し」と記述）を変化させた時のチャネル辺縁部の半導体膜凹部とソース・ドレイン電極の間隔（図中、「チャネル辺縁−ソース・ドレイン間隔」と記述）を示している。また、この時のＴＦＴのドレイン電流Ｉｄ−ドレイン電圧Ｖｄ特性（ゲート電圧１０Ｖ）を図６に示している。これより、矩形突き出しが１．５μｍ以上であれば、チャネル領域の両辺縁部の屈曲によるＴＦＴのオン電流への影響を抑制できることがわかる。
【００４０】
また、フォトマスク矩形突き出しを大きくすると、ゲート電極の突き出し（図５のｆ）も大きくし、画素電極面積を小さくする必要があり、開口率の低下を招く。これは透明絶縁基板側から光を照射した時、ゲート電極で遮光されずにａ−Ｓｉ膜へ達した光によりＴＦＴのオフ電流（リーク電流）が増加することを防止するためであるが、矩形突き出しが３μｍ以下ではこの問題は生じない。
【実施例２】
【００４１】
図７は本発明の第２の実施例を説明するためのＴＦＴの平面図であり、図８は図７におけるＴＦＴを製造する際のフォト・マスクパターンの平面図である。
【００４２】
図７に示すように、本実施例はソース電極６ａとドレイン電極６ｂの間のチャネル領域を形成するゲート電極２上に位置する半導体膜４の幅が、ゲート電極２上に位置するソース電極６ａの幅およびドレイン電極６ｂの幅の何れよりも広く、かつチャネル領域の両辺縁部の半導体膜４の幅が山を２つ持った凹凸形状を有している。すなわち、半導体膜４の両辺縁部において、凸部４ａおよび凹部４ｂをそれぞれ複数個ずつ形成している。
【００４３】
かかるＴＦＴの製造に当たっては、前述した第１の実施例の製造方法と同様に製造するが、使用するフォトマスクが異なっている。すなわち、ソース・ドレイン領域形成用レジストと薄いチャネル領域形成用レジストを、図８に示す透過領域とソース・ドレイン形成領域の一対の遮光領域１１とその遮光領域の対向する部分の幅よりも長い２本の細長い矩形部１２と３本のスリット１３とで構成する半透過領域をもつフォトマスクパターンを用いて露光・現像を行い形成する。本実施例においては、この露光・現像工程における露光量の変動に対し、ソース形成領域とドレイン形成領域の間の薄いチャネル領域形成用レジストの膜厚変動を抑制できるため、第１の実施例に比較してチャネル長のばらつきをより一層抑制できる利点がある。
【図面の簡単な説明】
【００４４】
【図１】本発明の第１の実施例を説明するためのＴＦＴの平面図である。
【図２】図１におけるＴＦＴのＡ−Ａ線断面図である。
【図３】本発明の製造方法の一例を説明するための工程順に示したＴＦＴの断面図である。
【図４】図３において用いるフォト・マスクパターンの平面図である。
【図５】本発明の第１の実施例におけるフォト・マスク矩形突き出しとチャネル辺縁−ソース・ドレイン間隔との関係を表わす特性図である。
【図６】図５において各種のフォト・マスク矩形突き出しを用いたときのＴＦＴのドレイン電流−ドレイン電圧の関係を表わす特性図である。
【図７】本発明の第２の実施例を説明するためのＴＦＴの平面図である。
【図８】図７におけるＴＦＴを製造する際のフォト・マスクパターンの平面図である。
【図９】従来のＴＦＴの製造に用いる各種フォト・マスクパターンの平面図である。
【図１０】従来のＴＦＴの製造に用いる別のフォト・マスクパターンの平面図である。
【図１１】従来のＴＦＴ構造を示す平面図である。
【図１２】従来のさらに別のフォト・マスクパターンを示す平面図である。
【符号の説明】
【００４５】
１    透明絶縁基板
２    ゲート電極
３    ゲート絶縁膜
４    半導体膜
４ａ    凸部
４ｂ    凹部
４Ａ    ａ−Ｓｉ膜
４Ｂ    チャネル領域
５    高濃度半導体膜
５ａ    ｎ＋ａ−Ｓｉ膜
６    ソース・ドレイン用金属膜
６ａ    ソース電極
６ｂ    ドレイン電極
７    保護膜
８    コンタクト孔
９    画素電極
１０ａ    ソース・ドレイン領域形成用レジスト
１０ｂ    チャネル領域形成用レジスト
１１    遮光領域
１２    細長い矩形部
１３    スリット
ｆ    ゲート電極の突き出し
【図１】
2005228826.tif 000003
【図２】
2005228826.tif 000004
【図３】
2005228826.tif 000005
【図４】
2005228826.tif 000006
【図５】
2005228826.tif 000007
【図６】
2005228826.tif 000008
【図７】
2005228826.tif 000009
【図８】
2005228826.tif 000010
【図９】
2005228826.tif 000011
【図１０】
2005228826.tif 000012
【図１１】
2005228826.tif 000013
【図１２】
2005228826.tif 000014