(57)【要約】【課題】  半導体装置の製造方法において、素子分離領域を確実に覆うテーパー形状の素子分離絶縁体を形成する。【解決手段】  半導体装置の製造において、基板１０１上に第１の絶縁膜１２８を成膜する工程と、第１の絶縁膜１２８の一部をエッチングする工程と、基板１０１に第１の絶縁膜１２８の形成された側からイオンを注入して、基板１０１の内部にイオンの注入深さの浅い素子分離領域１０７と素子分離領域１０７よりイオンの注入深さの深い素子領域とを形成する工程と、イオンの注入後に、第１の絶縁膜１２８を覆う第２の絶縁膜１３８を成膜する工程と、異方性エッチング技術を用いて、第２の絶縁膜１３８をエッチングして第１の絶縁膜１２８の側面にサイドウォール１０６を形成する工程とを含む製造方法を適用する。【選択図】  図１
2005228821.tif 000002
【特許請求の範囲】
【請求項１】
素子分離構造を有する半導体装置の製造方法であって、
基板上に第１の絶縁膜を成膜する第１成膜工程と、
前記第１の絶縁膜の一部を所定の深さまでエッチングする第１エッチング工程と、
前記第１エッチング工程の後に、前記基板に前記第１の絶縁膜の形成された側からイオンを注入して、前記基板の内部に前記イオンの注入深さの浅い素子分離領域と前記素子分離領域より前記イオンの注入深さの深い素子領域とをセルフアラインメントで形成するイオン注入工程と、
前記イオンの注入後に、前記第１の絶縁膜を覆う第２の絶縁膜を成膜する第２成膜工程と、
異方性エッチング技術を用いて、前記第２の絶縁膜をエッチングして前記第１の絶縁膜の側面にサイドウォールを形成する第２エッチング工程と、
を含み、
前記素子分離領域と前記第１の絶縁膜と前記サイドウォールとで構成された前記素子分離構造を形成することを特徴とする半導体装置の製造方法。
【請求項２】
前記第１エッチング工程では、前記所定の深さが前記第１の絶縁膜の膜厚と同一であり、前記第１の絶縁膜の一部を除去し、
前記イオン注入工程では、前記第１の絶縁膜の下に前記素子分離領域を形成する、
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１エッチング工程では、前記所定の深さが前記第１の絶縁膜の膜厚より浅い深さであり、前記第１の絶縁膜に第１の膜厚部と前記第１の膜厚部より膜厚の薄い第２の膜厚部を形成し、
前記イオン注入工程では、前記第１の絶縁膜における前記第１の膜厚部の下に前記素子分離領域を形成し、
前記第２のエッチング工程では、前記第２の膜厚部上に、前記第１の膜厚部の側面に接する前記サイドウォールを形成し、かつ前記サイドウォールの形成と連続して前記第２の膜厚部の一部を除去する、
請求項１に記載の半導体装置の製造方法。
【請求項４】
素子分離構造を有する半導体装置の製造方法であって、
基板上に絶縁膜を成膜する成膜工程と、
前記絶縁膜上に、第１のマスクパターンを有する第１のレジスト膜を形成する第１レジスト膜形成工程と、
前記基板に前記第１のレジスト膜の形成された側からイオンを注入して、前記基板内部の一部の領域に素子分離領域を形成するイオン注入工程と、
前記イオンを注入した後に、前記第１のレジスト膜を除去する第１レジスト膜除去工程と、
前記第１のレジスト膜を除去した後に、前記素子分離領域上に第２のマスクパターンを有する第２のレジスト膜を形成する第２レジスト膜形成工程と、
前記第２のレジスト膜に熱処理を施し、前記第２のレジスト膜を、所定の厚さ以上の中央部及び前記所定の厚さ未満の周縁部を有するテーパー形状に加工する熱処理工程と、
前記熱処理の後に、ドライエッチング技術を用いて、露出している部分の前記絶縁膜を除去し、前記第２のレジスト膜の前記中央部を前記所定の厚さまでエッチングし、かつ、前記第２のレジスト膜の前記周縁部を除去しかつ前記第２のレジスト膜の前記周縁部下に形成されている前記絶縁膜を部分的にエッチングして、膜厚の略均一な中央部と膜厚が前記膜厚の略均一な中央部から外方向に向かって減少する周縁部とを有するテーパー形状の素子分離絶縁体を形成するドライエッチング工程と、
を含み、
前記素子分離領域と前記素子分離絶縁体とで構成された前記素子分離構造を形成することを特徴とする半導体装置の製造方法。
【請求項５】
前記熱処理工程における前記第２のレジスト膜に対する熱処理の処理温度又は処理時間を調整することにより、前記ドライエッチング工程で形成される前記素子分離絶縁体と前記基板との接触する接触面の輪郭線上における前記素子分離絶縁体の接平面と前記基板の表面とのなす傾斜角を制御する請求項４に記載の半導体装置の製造方法。
【請求項６】
前記素子分離絶縁体の前記傾斜角を４５度以上９０度未満の範囲内に制御する請求項５に記載の半導体装置の製造方法。
【請求項７】
前記熱処理工程の前記熱処理において、処理温度若しくは処理時間、又は、処理温度及び処理時間を調整することにより、前記素子分離絶縁体の前記周縁部の表面を傾斜平面又は凸面に制御する請求項５に記載の半導体装置の製造方法。
【請求項８】
前記第２レジスト膜形成工程において前記第２のレジスト膜の形状を調整し、かつ、前記熱処理工程の熱処理において処理温度若しくは処理時間、又は、処理温度及び処理時間を調整することにより、前記素子分離領域を覆うように、前記素子分離絶縁体の前記中央部を形成する請求項５に記載の半導体装置の製造方法。
【請求項９】
半導体基板と、
前記半導体基板に形成された第１の機能素子部と、
前記半導体基板に形成され、前記第１の機能素子部と離隔する第２の機能素子部と、
前記半導体基板の内部に形成された素子分離領域と、前記半導体基板上に形成された前記素子分離領域を覆う素子分離絶縁体とで構成されており、前記第１の機能素子部及び前記第２の機能素子部の少なくとも一方の外縁に形成された素子分離部と、を含む半導体装置であって、
前記素子分離絶縁体の形状が、テーパー形状であることを特徴とする半導体装置。
【請求項１０】
前記第１の機能素子部が、前記半導体基板の内部に形成され、外光の受光により電荷を生成しかつ前記電荷を蓄積する光電変換領域と、前記半導体基板の内部に前記光電変換領域と離隔して形成された、前記電荷を蓄積する検出容量領域と、前記半導体基板における前記光電変換領域と前記検出容量領域との間の領域上に設けられ、前記光電変換領域から前記検出容量領域への前記電荷の転送を制御する転送ゲート電極とを備えた光検出部であり、
前記第２の機能素子部が、前記半導体基板の内部に形成されたソース領域と、前記半導体基板の内部に形成され、前記ソース領域と離隔したドレイン領域と、前記半導体基板における前記ソース領域と前記ドレイン領域との間の領域上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極とを備えたトランジスタ部である、
請求項９に記載の半導体装置。
【請求項１１】
前記素子分離絶縁体が、膜厚の略均一な絶縁膜を有する中央部と、前記中央部の側面に配置された絶縁性のサイドウォールを有する周縁部とを備える請求項９又は１０に記載の半導体装置。
【請求項１２】
前記素子分離絶縁体における前記サイドウォールの表面が凸面である請求項１１に記載の半導体装置。
【請求項１３】
前記テーパー形状の素子分離絶縁体が、前記半導体基板上に第１の絶縁膜を成膜し、前記第１の絶縁膜の一部を所定の深さまでエッチングし、エッチングされた前記第１の絶縁膜を覆う第２の絶縁膜を成膜し、かつ前記第２の絶縁膜を異方性エッチングすることにより形成され、
前記素子分離領域が、エッチングされた前記第１の絶縁膜を介して、前記半導体基板にイオンを注入することによりセルフアラインメントに形成された請求項１１に記載の半導体装置。
【請求項１４】
前記素子分離絶縁体が、膜厚の均一な中央部と前記中央部から外方向に向かって膜厚の減少する周縁部とを有する絶縁膜である請求項９又は１０に記載の半導体装置
【請求項１５】
前記素子分離絶縁体と前記半導体基板との接触面の輪郭線上における前記素子分離絶縁体の接平面と前記半導体基板の表面とのなす傾斜角が、４５度以上９０度未満の範囲内である請求項１４に記載の半導体装置。
【請求項１６】
前記素子分離絶縁体の前記周縁部の表面が、平面又は凸面である請求項１４に記載の半導体装置。
【請求項１７】
前記素子分離絶縁体が、前記半導体基板上にレジスト膜を形成し、前記レジスト膜をパターニングし、かつパターニングされた前記レジスト膜を熱処理によって形状加工することにより形成された請求項１４に記載の半導体装置。
【請求項１８】
請求項１０に記載の半導体装置を備え、外光を光検出部で電荷に変換し、かつ前記光検出部からの前記電荷の取り出しをトランジスタ部により制御して撮像信号を生成する撮像部と、
前記撮像部に入射する前記外光を制御する光制御部と、
前記撮像部からの前記撮像信号を映像信号に変換する撮像信号処理部と、
前記信号処理部からの前記映像信号に基づいて映像情報を保持する映像情報保持部と、
を含むカメラ。
【請求項１９】
請求項１０に記載の半導体装置を備え、外光を光検出部で電荷に変換し、かつ前記光検出部からの前記電荷の取り出しをトランジスタ部により制御して撮像信号を生成する撮像部と、
前記撮像部に入射する前記外光を制御する光制御部と、
前記撮像部からの前記撮像信号を映像信号に変換する撮像信号処理部と、
前記第１の信号処理部からの前記映像信号に基づいて、映像情報を保持する映像情報保持部と、
前記情報保持部に保持された前記映像情報を前記映像信号に変換する映像信号処理部と、
前記撮像信号処理部及び前記映像信号処理部の少なくとも一方からの前記映像信号に基づいて、映像を表示する表示部と、
を含むカメラシステム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、集積回路装置、固体撮像装置及びメモリ装置等の半導体装置に関する。また、本発明は、固体撮像装置を搭載したカメラ及び固体撮像装置を含むカメラシステムに関する。
【背景技術】
【０００２】
従来から、半導体装置は、それを構成する複数の機能素子間の電気的な干渉を防止する素子分離構造を有している。通常、半導体装置の素子分離構造（素子分離部とも称する）は、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）技術やＬＯＣＯＳ（Ｌｏｃａｌ  Ｏｘｉｄａｔｉｏｎ  ｏｆ  Ｓｉｌｉｃｏｎ）技術等の素子分離技術を用いて形成されていた（例えば、特許文献１参照）。
【０００３】
ここで、ＳＴＩ技術を用いた半導体装置の素子分離構造ついて、典型的な固体撮像装置を例にして図１２を参照しながら説明する。図１２は、典型的なＭＯＳ型の固体撮像装置の構成を表わす模式的な部分断面図である。
【０００４】
図１２に示されたように、ＭＯＳ型の固体撮像装置は、半導体基板１と、光検出部２と、トランジスタ部３と、光検出部２及びトランジスタ部３を電気的に分離する素子分離部４とを備える。光検出部２は、半導体基板１の内部に形成されたフォトダイオード１１と、半導体基板１の内部に形成された検出容量領域１２と、受光によりフォトダイオード１１で生成された電荷を検出容量領域１２に転送するための転送ゲート電極１３とで構成されている。ここで、フォトダイオード１１は、光電変換領域１１ｂと光電変換領域１１ｂと導電形の異なる表面層１１ａとを有している。トランジスタ部３は、半導体基板１の内部に形成されたソース領域１４と、半導体基板１の内部に形成されたドレイン領域１５と、ソース領域１４とドレイン領域１５との間の半導体基板１上に設けられたゲート電極１６とで構成されている。素子分離部４は、ＳＴＩ技術を用いて形成された素子分離領域７を有する。また、図１２に示された固体撮像装置は、更に、光検出部２の転送ゲート電極１３及びトランジスタ部３のゲート電極１６と半導体基板１０１とを電気的に絶縁するためにゲート絶縁膜１８を含んでいる。
【０００５】
しかし、ＬＯＣＯＳ技術やＳＴＩ技術を用いた場合、半導体基板１（例えば、Ｓｉ基板）と素子分離領域７との間に応力が発生し、その応力により欠陥が生成される。特に、ＭＯＳ型の固体撮像装置においては、その欠陥により暗電流が発生し、暗電流がフォトダイオード１１１に漏れ込むことによって、フォトダイオード１１１における蓄積電荷に対する雑音成分が増加（Ｓ／Ｎ比が悪化）する。これにより、ＭＯＳ型の固体撮像装置の画質が劣化する。
【０００６】
そこで、近年、低欠陥素子分離技術として、イオン注入による素子分離が提案されている。この従来の低欠陥素子分離技術においては、後工程でのイオン注入から素子分離領域を保護するために、素子分離領域上に膜厚２００ｎｍ程度の保護膜（素子分離絶縁体）を形成することが必要である。この低欠陥素子分離技術を用いた場合、保護膜の下にセルフアラインメントで素子分離領域を形成することができる。
【特許文献１】特開平１１−３１２７３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
低欠陥素子分離技術を用いた半導体装置の素子分離構造及びその製造方法について、典型的な固体撮像装置を例にして図１３を参照しながら説明する。図１３は、典型的なＭＯＳ型の固体撮像装置の構成を表わす模式的な断面図である。
【０００８】
図１３に示された固体撮像装置は、半導体基板１と、光検出部２と、トランジスタ部３と、光検出部２及びトランジスタ部３を電気的に分離する素子分離部４とを備える。光検出部２は、半導体基板１の内部に形成されたフォトダイオード１と、半導体基板１の内部に形成された検出容量領域１２と、受光によりフォトダイオード１１で生成された電荷を検出容量領域１２に転送するための転送ゲート電極１３とで構成されている。なお、フォトダイオード１１は、光電変換領域１１ｂと、光電変換領域１１ｂと導電形の異なる表面層１１ａとを有している。トランジスタ部３は、半導体基板１の内部に形成されたソース領域１４と、半導体基板１の内部に形成されたドレイン領域１５と、ソース領域１４とドレイン領域１５との間の半導体基板１上に設けられたゲート電極１６とで構成されている。素子分離部４は、半導体基板１の内部に形成された素子分離領域７と、半導体基板１上に設けられ、素子分離領域７の上方に配置された素子分離絶縁体８とで構成されている。素子分離領域７には、最大注入位置Ａ’（図１３中素子分離領域７内部の破線）を中心として、素子分離領域７を形成するためのイオンが注入されている。ここで、最大注入位置とは、注入されたイオンの濃度分布における最大の濃度の深さ位置を意味する。図１３に示された固体撮像装置は、更に、光検出部２の転送ゲート電極１３及びトランジスタ部３のゲート電極１６と半導体基板１とを電気的に絶縁するためにゲート絶縁膜１８を含んでいる。
【０００９】
図１３に示された固体撮像装置における素子分離構造を製造する製造方法について、図１４（ａ）〜図１４（ｄ）を参照しながら説明する。図１４（ａ）〜図１４（ｄ）は、典型的なＭＯＳ型の固体撮像装置における素子分離構造の製造方法を説明するための模式的な工程別断面図である。
【００１０】
半導体基板１の表面に、絶縁膜１８を形成する。次に、絶縁膜１８を形成した後に、リソグラフィ技術を援用して、絶縁膜１８上に所定のマスクパターンのレジスト膜１９を形成する。引き続き、図１４（ａ）における矢印で示されたように、イオンの注入を行って、最大注入位置Ａ’を中心として半導体基板１の一部に素子分離領域７を形成する。なお、図１４（ａ）中の矢印は、イオンの注入方向を示している。次に、図１４（ｂ）に示されたように、レジスト膜１９を除去した後に、絶縁膜１８上に素子分離絶縁膜２８を成膜する。次に、図１４（ｃ）に示されたように、リソグラフィ技術を援用して、素子分離領域７の上方に所定のマスクパターンのレジスト膜２９を形成する。次に、エッチング技術を用いて、図１４（ｄ）に示されたように、素子分離絶縁膜２８をパターニングする。引き続き、レジストマスク２９を除去する。これにより、図１３に示されたように、素子分離絶縁体８（パターニングされた素子分離絶縁膜２８）が形成されて、素子分離領域７及び素子分離絶縁体８とを含む素子分離部４の形成が完了する。
【００１１】
図１３に示された固体撮像装置における素子分離構造を製造する別の製造方法について、図１５（ａ）〜図１５（ｄ）を参照しながら説明する。図１５（ａ）〜図１５（ｄ）は、従来の典型的なＭＯＳ型の固体撮像装置における素子分離構造の別の製造方法を説明するための模式的な工程別断面図である。
【００１２】
図１５（ａ）に示されたように、半導体基板１の表面に絶縁膜１８及び素子分離絶縁膜２８をこの順序で順次に成膜する。次に、図１５（ｂ）に示されたように、リソグラフィ技術を援用して、素子分離絶縁膜２８上に所定のマスクパターンのレジスト膜１９を形成する。次に、図１５（ｃ）に示されたように、エッチング技術を用いて、レジスト膜１９下に、レジスト膜１９に沿うように素子分離絶縁膜２８を残存させ、その他の素子分離絶縁膜２８を除去する。これにより、素子分離絶縁膜２８がパターニングされて図１３に示された素子分離絶縁体８が形成される。次に、図１５（ｄ）に示されたように、イオンの注入を行って、素子分離絶縁膜２８下における半導体基板１の内部に素子分離領域７を形成する。このイオン注入により、素子分離絶縁膜２８の形成されていなかった領域（素子領域）の半導体基板１の内部にもイオンが注入されるが、その最大注入位置Ａ’は素子分離領域７における最大注入位置Ａ’よりも深い。なお、図１３には、素子領域における最大注入位置Ａ’は示されていない。これらの工程を経て、図１３に示されたように、素子分離領域７及び素子分離絶縁体８とを含む素子分離部４が形成される。
【００１３】
上記の２つの製造方法のいずれか一方を適用した場合、素子分離部４を形成した後に素子分離部４の近隣に形成される機能素子部（例えば、図１３における光検出部２又はトランジスタ部３に相当）の機能を劣化させる要因や、素子分離部４の絶縁不良を引き起こす要因やＭＯＳ型の固体半導体装置の高精細化を阻害する要因が発生する。この理由について、図１６（ａ）及び図１６（ｂ）を参照しながら説明する。図１６（ａ）は、図１４に示された製造方法を適用して製造された固体撮像装置の素子分離部の周辺の構成を説明するための断面図であり、図１６（ｂ）は、図１５に示された製造方法を適用して製造された固体撮像装置における素子分離部の周辺の構成を説明するための断面図である。
【００１４】
図１６（ａ）及び図１６（ｂ）に示されたように、固体撮像装置の製造過程において、素子分離領域７と機能素子部の構成要素である不純物拡散領域、例えば、検出容量領域１１２又はソース領域１４とが重なる混在領域Ｃが発生する。具体的には、素子分離領域１０７に含まれる不純物イオンが検出容量領域１２又はソース領域１４に向かって拡散し、検出容量領域１２又はソース領域１４の機能を劣化させる要因となっていた。また、同様に、検出容量領域１２又はソース領域１４に含まれる不純物イオンが素子分離領域７に向かって拡散し、素子分離領域７の電気的な干渉を防止する機能を劣化させる要因となっていた。
【００１５】
更に、図１４に示された製造方法を適用したとき、素子分離領域７を形成した後に図１４（ｃ）に示されたように素子分離絶縁膜２８をパターニングするため、素子分離領域７とパターニング後の素子分離絶縁膜２８との間に位置合わせのずれが生じる。また、この位置合わせのずれにより、図１６（ａ）に示されたように、素子分離領域７を形成するための不純物イオンと、検出容量領域１２又はソース領域１４を形成するための不純物イオンが混在する混在領域Ｃが大きくなる。この混在領域Ｃの発生を抑制するためには、位置合わせのずれに応じた分だけ素子分離領域７より広い面積の素子分離絶縁体８を形成する必要が生じ、固体撮像装置に対する微細化の促進を阻害することとなる。このような素子分離絶縁体８を形成した場合には、素子分離部４を介して並設される２つの機能素子部（例えば、図１３における光検出部２及びトランジスタ部３に相当）の間隔が大きくなるからである。
【００１６】
また、通常、素子分離絶縁体８を形成した後に図１３に示されたような光検出部２の転送ゲート電極１３やトランジスタ部３のゲート電極１６などを形成する場合、全面に形成された導電膜をエッチングによりパターニングする。しかし、図１６（ａ）及び（ｂ）に示されたように、素子分離絶縁体８の側面が半導体基板１に対して略垂直である構成のとき、素子分離絶縁体８の側面近傍以外の領域における導電膜のエッチングが完了しても、素子分離絶縁体８の側面近傍に導電膜の一部が残存する。したがって、素子分離絶縁体８の側面近傍に残存する導電膜を除去するためには、オーバーエッチングを行わなければならない。しかし、オーバーエッチングを行うと、ゲート絶縁膜１８や半導体基板１にダメージを与えることとなり、このダメージによって検出容量領域１２又はソース領域１４の機能が劣化する。
【００１７】
オーバーエッチングによるダメージを低減するためには、素子分離絶縁体として、テーパー形状の素子分離絶縁体を用いる必要がある。テーパー形状の素子分離絶縁体を用いた場合、傾斜した側面に堆積した導電膜を他の領域の導電膜と同様にエッチングできるからである。また、半導体装置の微細化が進むにつれて、素子分離絶縁体のテーパー角（側面の傾斜角）を精密に制御する技術が要望されている。ウェットエッチングによってテーパー形状の膜を形成する技術が知られているが、ウェットエッチングを用いた場合、素子分離絶縁体の形状の精密な制御は困難であった。
【００１８】
そこで、本発明では、素子分離絶縁体を有する半導体装置の製造過程において、オーバーエッチングに基づく基板へのダメージを低減させると共に、素子分離領域と素子分離領域の近隣に形成される不純物拡散領域との間の混在領域の発生を抑制することを目的とする。
【課題を解決するための手段】
【００１９】
上記の課題を解決するために、本発明に係る半導体装置の製造方法は、素子分離構造を有する半導体装置の製造方法であって、基板上に第１の絶縁膜を成膜する第１成膜工程と、第１の絶縁膜の一部を所定の深さまでエッチングする第１エッチング工程と、第１エッチング工程の後に、基板に第１の絶縁膜の形成された側からイオンを注入して、基板の内部にイオンの注入深さの浅い素子分離領域と素子分離領域よりイオンの注入深さの深い素子領域とをセルフアラインメントで形成するイオン注入工程と、イオンの注入後に、第１の絶縁膜を覆う第２の絶縁膜を成膜する第２成膜工程と、異方性エッチング技術を用いて、第２の絶縁膜をエッチングして第１の絶縁膜の側面にサイドウォールを形成する第２エッチング工程とを含み、素子分離領域と第１の絶縁膜とサイドウォールとで構成された素子分離構造を形成することを特徴とする。
【００２０】
また、上記の課題を解決するために、本発明に係る半導体装置の製造方法は、素子分離構造を有する半導体装置の製造方法であって、基板上に絶縁膜を成膜する成膜工程と、絶縁膜上に、第１のマスクパターンを有する第１のレジスト膜を形成する第１レジスト膜形成工程と、基板に第１のレジスト膜の形成された側からイオンを注入して、基板内部の一部の領域に素子分離領域を形成するイオン注入工程と、イオンを注入した後に、第１のレジスト膜を除去する第１レジスト膜除去工程と、第１のレジスト膜を除去した後に、素子分離領域上に第２のマスクパターンを有する第２のレジスト膜を形成する第２レジスト膜形成工程と、第２のレジスト膜に熱処理を施し、第２のレジスト膜を所定の厚さ以上の中央部及び所定の厚さ未満の周縁部を有するテーパー形状に加工する熱処理工程と、熱処理の後に、ドライエッチング技術を用いて、露出している部分の絶縁膜を除去し、第２のレジスト膜の中央部を所定の厚さまでエッチングし、かつ、第２のレジスト膜の周縁部を除去しかつ第２のレジスト膜の周縁部下に形成されている絶縁膜を部分的にエッチングして、膜厚の略均一な中央部と膜厚が膜厚の略均一な中央部から外方向に向かって減少する周縁部とを有する素子分離絶縁体を形成するドライエッチング工程と、を含み、素子分離領域と素子分離絶縁体とで構成された素子分離構造を形成することを特徴とする。
【００２１】
上記の課題を解決するために、本発明に係る半導体装置は、半導体基板と、半導体基板に形成された第１の機能素子部と、半導体基板に形成され、第１の機能素子部と離隔する第２の機能素子部と、半導体基板の内部に形成された素子分離領域及び半導体基板上に形成された素子分離領域を覆う素子分離絶縁体で構成されており、第１の機能素子部及び第２の機能素子部の少なくとも一方の外縁に形成された素子分離部と、を含む半導体装置であって、素子分離絶縁体がテーパー形状であることを特徴とする。
【００２２】
また、本発明に係る半導体装置は、第１の機能素子部が、半導体基板の内部に形成され、外光の受光により電荷を生成しかつ電荷を蓄積する光電変換領域と、半導体基板の内部に光電変換領域と離隔して形成された、電荷を蓄積する検出容量領域と、半導体基板における光電変換領域と検出容量領域との間の領域上に設けられ、光電変換領域から検出容量領域への電荷の転送を制御する転送ゲート電極とを備えた光検出部であり、かつ、第２の機能素子部が、半導体基板の内部に形成されたソース領域と、半導体基板の内部に形成され、ソース領域と離隔したドレイン領域と、半導体基板におけるソース領域とドレイン領域との間の領域上に設けられたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極とを備えたトランジスタ部である構成（以下において、本発明の固体撮像装置とも称する）とすることができる。
【００２３】
上記の課題を解決するために、本発明に係るカメラは、本発明の固体撮像装置を備え、外光を光検出部で電荷に変換し、かつ光検出部からの電荷の取り出しをトランジスタ部により制御して撮像信号を生成する撮像部と、撮像部に入射する外光を制御する光制御部と、撮像部からの撮像信号を映像信号に変換する撮像信号処理部と、信号処理部からの映像信号に基づいて映像情報を保持する映像情報保持部と、を含むことを特徴とする。
【００２４】
上記の課題を解決するために、本発明に係るカメラシステムは、本発明の固体撮像装置を備え、外光を光検出部で電荷に変換し、かつ光検出部からの電荷の取り出しをトランジスタ部により制御して撮像信号を生成する撮像部と、撮像部に入射する外光を制御する光制御部と、撮像部からの撮像信号を映像信号に変換する撮像信号処理部と、撮像信号処理部からの映像信号に基づいて映像情報を保持する映像情報保持部と、情報保持部の映像情報を映像信号に変換する映像信号処理部と、撮像信号処理部及び映像信号処理部の少なくともいずれか一方からの映像信号に基づいて、映像を表示する表示部と、を含むことを特徴とする。
【発明の効果】
【００２５】
本発明の半導体装置の製造方法を適用すれば、素子分離領域をエッチング後の第１の絶縁膜とセルフアラインで形成することができ、かつ、素子分離領域以外の領域に形成される機能素子の性能の低下を抑制することができる。
【００２６】
また、本発明の半導体装置であれば、機能素子の性能を低下させることなく、近隣の複数の機能素子間における電気的な干渉を良好に防止することができることにより、高性能な半導体装置となる。本発明の半導体装置であれば、素子分離絶縁体の幅を最適化することにより、半導体装置の性能を低下させることなく、半導体装置の微細化を促進することができる。特に、本発明の固体撮像装置であれば、各画素の性能を低下させることなく画素数を増加させることができる。
【００２７】
また、本発明のカメラ及びカメラシステムであれば、固体撮像装置の撮像画質が向上することによりカメラ及びカメラシステムの性能を向上させることができる。
【発明を実施するための最良の形態】
【００２８】
本発明の半導体装置は、上述の如く、半導体基板と、第１の機能素子部と、第２の機能素子部と、素子分離領域及びテーパー形状の素子分離絶縁体で構成された素子分離部と、含む構成である。この構成であれば、機能素子の性能を低下させることなく、素子分離部が素子分離部を介して隣接する複数の機能素子部の電気的な干渉を良好に防止することができることにより、半導体装置は高性能となる。また、この構成であれば、素子分離絶縁体の幅を最適化することにより、半導体装置の性能を低下させることなく、半導体装置の微細化を促進することができる。
【００２９】
本発明の半導体装置としては、例えば、第１の機能素子部として光検出部を有し、かつ第２の機能素子部としてトランジスタ部を有する固体撮像装置、及び、第１の機能素子部としてメモリ素子部を有し、かつ第２のトランジスタ部を有するメモリ装置が挙げられる。
【００３０】
本発明の半導体装置では、テーパー形状の素子分離絶縁体が、膜厚の略均一な絶縁膜を有する中央部と、中央部の側面に配置された絶縁性のサイドウォールを有する周縁部とを備える構成（半導体装置Ａ）とすることができ、また、テーパー形状の素子分離絶縁体が、膜厚の均一な中央部と中央部から外方向に向かって膜厚の減少する周縁部とを有する絶縁膜を備える構成（半導体装置Ｂ）とすることができる。
【００３１】
半導体装置Ａでは、テーパー形状の素子分離絶縁体が、半導体基板上に第１の絶縁膜を成膜し、第１の絶縁膜の一部を所定の深さまでエッチングし、エッチングされた第１の絶縁膜を覆う第２の絶縁膜を成膜し、かつ第２の絶縁膜を異方性エッチングすることにより形成されてなり、素子分離領域が、エッチングされた第１の絶縁膜を介して、半導体基板にイオンを注入することによりセルフアラインメントに形成されてなる構成とすることができる。また、半導体装置Ａでは、テーパー形状の素子分離絶縁体におけるサイドウォールの表面が凸面である構成とすることができる。
【００３２】
一方、半導体装置Ｂでは、テーパー形状の素子分離絶縁体が、半導体基板上にレジスト膜を形成し、レジスト膜をパターニングし、かつパターニングされたレジスト膜を熱処理によりテーパー形状に加工することにより形成されてなる構成とすることができる。また、半導体装置Ｂでは、素子分離絶縁体と半導体基板との接触面の輪郭線上における素子分離絶縁体の接平面と半導体基板の表面とのなす傾斜角が、４５度以上９０度未満の範囲内である構成とすることができる。また、半導体装置Ｂでは、素子分離絶縁体の周縁部の表面が、平面又は凸面である構成とすることができる。
【００３３】
ここで、本発明の半導体装置Ａ及び半導体装置Ｂを製造する方法について説明する。まず、本発明の半導体装置Ａの製造方法は、上述の如く、第１の絶縁膜を成膜する第１成膜工程と、第１の絶縁膜をエッチングする第１エッチング工程と、素子分離領域を形成するイオン注入工程と、第２の絶縁膜を成膜する第２成膜工程と、第２の絶縁膜を異方性エッチングし、サイドウォールを形成する第２エッチング工程とを含む製造方法である。
【００３４】
本発明の半導体装置Ａの製造方法であれば、第１の絶縁膜をエッチングした後にイオン注入を行って素子分離領域を形成することにより、エッチング後における第１の絶縁膜の形状に応じて、素子分離領域をセルフアラインメントで形成することができる。また、サイドウォールを設けたことにより、テーパー形状の素子分離絶縁体を形成することができる。更に、サイドウォールの幅を調整することにより、素子分離絶縁体の幅を調整することができる。
【００３５】
通常、素子分離領域の近隣における基板（半導体基板）の内部には、機能素子を構成する不純物拡散領域が形成され、その後、不純物拡散領域を活性化するために熱処理が行われる。この熱処理により、素子分離領域に含まれるイオンや不純物拡散領域に含まれる不純物イオンが拡散する。しかし、素子分離領域を形成した後に第１の絶縁膜の側面にサイドウォールを設けることにより、素子分離領域に含まれるイオンと、素子分離領域の近隣に形成された不純物拡散領域に含まれる不純物イオンとの双方を含有する混在領域の発生を抑制できる。つまり、素子分離領域の電気的な干渉を防止する機能を確保することができると共に、素子分離部における不純物拡散領域の特性の劣化を抑制することができる。
【００３６】
本発明の半導体装置Ａの製造方法において、第１エッチング工程では、所定の深さが第１の絶縁膜の膜厚と同一であり、第１の絶縁膜の一部が除去され、イオン注入工程では、第１の絶縁膜の下に素子分離領域が形成される方法を適用することができる（以下において、第１の製造方法とも称する）。
【００３７】
また、本発明の半導体装置Ａの製造方法において、第１エッチング工程では、所定の深さが第１の絶縁膜の膜厚より浅い深さであり、第１の絶縁膜には、第１の膜厚部と第１の膜厚部より膜厚の薄い第２の膜厚部とが形成され、イオン注入工程では、第１の絶縁膜における第１の膜厚部の下に素子分離領域が形成され、第２のエッチング工程では、第２の膜厚部上に、第１の膜厚部の側面に接するサイドウォールを形成し、かつサイドウォールの形成と連続して第２の膜厚部の一部が除去される方法を適用することができる（以下において、第２の製造方法とも称する）。
【００３８】
本発明の半導体装置Ｂの製造方法について説明する。本発明の半導体装置Ｂの製造方法は、上述の如く、成膜工程と、第１レジスト膜形成工程と、イオン注入工程と、第１レジスト膜除去工程と、第２レジスト膜形成工程と、熱処理工程と、ドライエッチング工程と、第２レジスト膜除去工程とを含む構成である。本発明の本質的な特徴部分は、熱処理工程において、パターニングされた第２のレジスト膜を熱処理によりテーパー形状に変形させ、テーパー形状の第２のレジスト膜をマスクとして成膜工程で形成された絶縁膜をエッチングすることである。この製造方法によれば、ドライエッチング技術を用いて、平坦な絶縁膜からテーパー形状の素子分離絶縁体を形成することができる。また、第２のレジスト膜に対する熱処理における処理条件を調整することにより、素子分離絶縁体のテーパー形状を制御できる。なぜなら、処理条件の調整により第２のレジスト膜の変形を制御でき、素子分離絶縁体のテーパー形状は、変形後の第２のレジスト膜のテーパー形状に応じて決定されるからである。
【００３９】
成膜工程では、テーパー形状の素子分離絶縁体を形成するための絶縁膜を基板（半導体基板）上に形成する工程である。この絶縁膜は、通常、基板（半導体基板）の略全面に形成されるが、所望により基板（半導体基板）の一部の領域に形成してもよい。絶縁膜としては、例えば、酸化膜及び窒化膜並びに高誘電体膜が挙げられる。酸化膜及び窒化膜としては、それぞれ、シリコン酸化膜及びシリコン窒化膜が例示できる。また、高誘電体膜としては、ＬａＳｒＴｉＯ膜が例示できる。絶縁膜の膜厚は、酸化膜又は窒化膜の場合には、２００ｎｍ程度とし、高誘電体膜の場合には、１０ｎｍ程度とすることが好ましい。この条件を満たす膜厚の絶縁膜であれば、寄生ＭＯＳ効果を抑制できるからである。
【００４０】
第１レジスト膜形成工程では、第１のマスクパターンを有する第１のレジスト膜を形成する。第１のレジスト膜の形成には、フォトリソグラフィ技術を用いることができる。第１のレジスト膜は、ポジ型のレジスト膜であってもよいし、ネガ型のレジスト膜であってもよい。
【００４１】
イオン注入工程では、素子分離領域を形成するための不純物イオン（以下、素子分離用イオンとも称す）を、絶縁膜を透過させて基板（半導体基板）の内部に注入する。このとき、第１のレジスト膜の開口下においては、素子分離用イオンの最大注入位置が基板（半導体基板）表面から所定の深さに位置し、第１のレジスト膜の開口以外の領域においては、素子分離用イオンの最大注入位置が絶縁膜又は第１のレジスト膜の内部に位置することが好ましい。更に、好ましくは、第１のレジスト膜の開口以外の領域には素子分離用イオンが注入されないようにイオン注入を行う場合である。素子分離用イオンの最大注入位置は、イオンの加速エネルギー、絶縁膜の材料や膜厚、第１のレジスト膜の材料や膜厚等の選択により制御することができる。
【００４２】
第２レジスト膜形成工程では、第２のマスクパターンを有する第２のレジスト膜を形成する。第２のレジスト膜は、素子分離領域を完全に覆う構成であっても、素子分離領域を部分的に覆う構成であってもよい。第２のレジスト膜の形成には、フォトリソグラフィ技術を用いることができる。一般的には、パターニングされた第２のレジスト膜の立体形状は柱状である。ここで、柱状とは、基板（半導体基板）の表面と平行な任意の平面による切断面の表す図形が略合同な図形である立体形状を意味する。一般的にレジストはポジ形やネガ形に関わらず、適用可能である。ただし、熱収縮が300℃〜700℃程度で生じるレジストが望ましい。そのようなレジストとしては、ノボラック樹脂のレジストが挙げられる。それ以上の温度では、イオン・プロファイルに影響を与え、デバイスの性能劣化をもたらすからである。
【００４３】
熱処理工程では、熱処理により第２のレジスト膜を熱収縮してテーパー形状に加工する。第２のレジスト膜を加熱する方法としては、基板（半導体基板）を加熱することにより間接的に第２のレジスト膜を加熱してもよいし、第２のレジスト膜の上方に熱源を離隔して配置し、第２のレジスト膜を直接的に加熱してもよい。第２のレジスト膜は、テーパー形状に加工できる限りにおいて、全体的に溶融させてもよいし、表面部分のみを部分的に熱収縮させてもよい。
【００４４】
熱処理工程において、第２のレジスト膜と絶縁膜との接触面積は、熱処理の前後で同一であってもよいし、異なっていてもよい。また、第２のレジスト膜の最大厚さは、熱処理の前後において同一であっても異なっていてもよい。本工程においては、熱処理後のテーパー形状の第２のレジスト膜が、特定の厚さ未満である周縁部と、特定の厚さ以上の中央部とを有していればよい。なお、特定の厚さとは、本工程の後に行うドライエッチング工程において、第２のレジスト膜がドライエッチングされる最大の膜厚である。より具体的には、特定の厚さは、絶縁膜の膜厚をｔとし、ドライエッチング工程における絶縁膜と第２のレジスト膜とのエッチング選択比をａ：ｂとしたとき、ｔ×ａ／ｂで与えられる厚さである。テーパー形状の第２のレジスト膜の中央部は、基板（半導体基板）と平行である平坦な部分を有する構成であってもよいし、平坦な部分を有しない構成であってもよい。
【００４５】
熱処理工程により形成されたテーパー形状の第２のレジスト膜は、通常、滑らかな表面を有することとなる。また、第２のレジスト膜の周縁部の表面は、平面、凸面、凹面等の任意の形状でよいが、平面又は凸面であることが好ましい。この理由については、下記のドライエッチング工程において説明する。
【００４６】
テーパー形状の第２のレジスト膜は、その中央部が素子分離領域を覆う構成であることが好ましい。この構成は、第２レジスト膜形成工程のパターニングにおける第２のレジスト膜の幅及び素子分離領域と第２のレジスト膜との位置あわせ誤差、並びに、熱処理工程の熱処理における第２のレジスト膜の変形による中央部の幅の変化を考慮して、第２のレジスト膜のパターンを調整することにより実現することができる。
【００４７】
ドライエッチング工程は、ドライエッチング技術を用いて少なくとも表面に露出している領域の絶縁膜を除去する。なお、この工程においては、第２のレジスト膜もドライエッチングされることに注意を要する。つまり、より具体的には、第２のレジスト膜の中央部は、エッチング時間に応じた特定の厚さまでエッチングされるが、第２のレジスト膜の中央部下の絶縁膜はエッチングされない。一方、熱処理後の第２のレジスト膜はテーパー形状であるので、第２のレジスト膜の周縁部は周縁側から中央部に向けて順次に除去され、これに応じて、順次に表面に露出する下層の絶縁膜がエッチングされることとなる。第２のレジスト膜の周縁部下の絶縁膜は、位置に依存してエッチングの開始される時間が異なり、つまり、エッチングの行われる時間が異なるため、エッチングされる膜厚が位置によって異なる。したがって、絶縁膜には、エッチングにより除去された開口と、エッチングされず膜厚の変化しない中央部と、エッチングされない絶縁膜の中央部から第２のレジスト膜の形成されていなかった領域に向かって（中央部から外方向に向かって）膜厚が減少する周縁部とが形成される。
【００４８】
本発明の半導体装置Ｂの製造方法においては、テーパー形状の素子分離絶縁体の傾斜角は、熱処理工程において変形された第２のレジスト膜の傾斜角に応じて変化することに注意を要する。ここで、テーパー形状の素子分離絶縁体の傾斜角とは、テーパー形状の素子分離絶縁体と基板（半導体基板）との接触する接触面の輪郭線上における素子分離絶縁体の接平面と基板（半導体基板）の表面とのなす角を意味する。本発明の半導体装置Ｂの製造方法においては、熱処理工程における第２のレジスト膜に対する熱処理の処理温度を調整することにより、ドライエッチング工程で形成される素子分離絶縁体と基板（半導体基板）との接触する接触面の輪郭線上における素子分離絶縁体の接平面と基板（半導体基板）の表面とのなす傾斜角を制御することができる。したがって、処理温度の制御は簡便に行えるために、所望の傾斜角（テーパー角）を有するテーパー形状の素子分離絶縁体を形成することができる。
【００４９】
本発明の半導体装置Ｂの製造方法においては、傾斜角を４５度以上９０度未満の範囲内に制御することが好ましい。傾斜角が４５度未満であれば、素子分離絶縁体を形成した後に行うエッチング技術を用いた他の部材の形成において、素子分離絶縁体の側面に形成された膜をオーバーエッチングすることなく除去できるが、機能素子部を形成するための素子領域の面積を低減させるからである。更に好ましい傾斜角は、４５度以上８５度以下の範囲内である。素子分離絶縁体の傾斜角が８５度以上では、素子分離絶縁体を形成した後に行うエッチング技術を用いた他の部材の形成において、素子分離絶縁体の側面に形成された膜を除去する際のオーバーエッチング量を低減する効果が小さくなるからである。
【００５０】
本発明の半導体装置Ｂの製造方法では、熱処理工程の熱処理において、処理温度若しくは処理時間、又は、処理温度及び処理時間を調整することにより、素子分離絶縁体の周縁部の表面を傾斜平面又は凸面に制御することができる。半導体装置には、通常、更に、素子分離絶縁体の形成されていない領域の半導体基板の内部には、機能素子を構成する不純物拡散領域が形成される。この不純物拡散領域を形成する際のイオン注入において、素子分離絶縁体をマスクの一部として用いることができる。素子分離絶縁体の周縁部の表面が凹面である場合より、表面が平面又は凸面である場合の方が、イオン注入の際のマスクとして良好に機能するからである。なお、第２のレジスト膜の周縁部の表面が凸面であれば素子分離絶縁体の周縁部の表面は凸面となり、第２のレジスト膜の周縁部の表面が凹面であれば素子分離絶縁体の周縁部の表面は凹面となることに注意を要する。
【００５１】
本発明の半導体装置Ｂの製造方法では、第２レジスト膜形成工程において第２のレジスト膜の形状を調整し、かつ、熱処理工程の熱処理において処理温度若しくは処理時間、又は、処理温度及び処理時間を調整することにより、素子分離領域を覆うように、素子分離絶縁体の中央部を形成することができる。
【００５２】
ここで、本発明の固体撮像装置について説明する。本発明の固体撮像装置は、上述の如く、本発明の半導体装置Ａ及び半導体装置Ｂにおける第１の機能素子部が光電変換領域及び表面層を有するフォトダイオード、容量素子及び転送ゲート電極を含む光検出部であり、第２の機能素子部がトランジスタを有するトランジスタ部である。なお、半導体装置Ａを備えた固体撮像装置を固体撮像装置Ａ、半導体装置Ａを備えた固体撮像装置を固体撮像装置Ｂとも称する。
【００５３】
素子分離絶縁体のサイドウォールの表面が凸面である構成とすることができる。半導体装置には、通常、更に、素子分離絶縁体の形成されていない領域の半導体基板の内部には、機能素子を構成する不純物拡散領域が形成される。この不純物拡散領域を形成する際のイオン注入において、素子分離絶縁体、特に周縁部をマスクの一部として用いることができ、素子分離絶縁体の周縁部の表面が凹面である場合より、表面が凸面である場合の方がイオン注入の際のマスクとして良好に機能する。
【００５４】
ここで、本発明のカメラ及びカメラシステムについて説明する。本発明のカメラ及びカメラシステムは、本発明の固体撮像装置を備えること以外は、公知のいかなる構成であってもよい。より具体的には、上述の如く、本発明のカメラは、本発明の固体撮像装置を有する撮像部と、光制御部と、撮像信号処理部と、映像情報保持部とを含む構成である。また、上述の如く本発明のカメラシステムは、本発明の固体撮像装置と、光制御部と、撮像信号処理部と、映像情報保持部と、映像信号処理部と、表示部とを含む構成である。
【００５５】
光制御部は、固体撮像装置に入射する外光を制御する。光制御部における制御は、例えば、焦点距離（ピント）や強度（露出）や撮像許容角度の制御が挙げられる。
【００５６】
撮像信号処理部は、固体撮像装置からのアナログ信号を映像情報保持部に記録できる映像信号に変換する。したがて、映像情報保持部の種類に応じて適した映像信号に変換する。例えば、アナログ信号からデジタル信号への変換が挙げられる。更に、デジタル信号へ変換する前にアナログ信号を増幅する信号増幅装置を有していてもよい。
【００５７】
映像情報保持部は、映像情報を保持する。映像情報保持部としては、例えば、半導体メモリ、磁気記録媒体、光記録媒体が挙げられる。カメラを小型化するためには半導体メモリを用いることが好ましい。磁気記録媒体や光記録媒体であれば、磁気や光を制御するための装置を必要とするからである。情報記録保持部は、カメラ及びカメラシステムに固定されていてもよいし、着脱自在であってもよい。更に、映像情報保持部は、映像情報をコンピュータにより読み取り可能な形式で保持することが好ましい。
【００５８】
映像信号処理部は、表示部で再生できる映像信号に、つまり表示部の種類に応じて適した映像信号に変換する。映像信号処理部において、映像信号は、固体撮像装置から撮像信号に基づいて生成されてもよいし、撮像信号処理部からの映像信号に基づいて生成されてもよいし、映像情報保持部からの映像情報に基づいて生成されてもよい。映像信号処理部における変換としては、例えば、表示部がデジタル機器であれば表示部に応じた特定のフォーマットのデジタル信号への変換、表示部がアナログ機器であればデジタル信号のアナログ信号（ビデオ信号）への変換が挙げられる。更に、映像信号処理部においては、カラー補間やカラー補正や輪郭補正等を行う機能を備えていてもよい。
【００５９】
表示部は、映像信号に基づいて映像を表示する。表示部としては、ＣＲＴ、液晶表示装置、プラズマ表示装置が挙げられる。
【００６０】
本発明のカメラ及びカメラシステムにおいては、撮像部と撮像信号処理部が同一基板に形成されていてもよいし、異なる基板に形成されていてもよい。更に、カメラシステムにおいては、映像信号処理部が撮像部と撮像信号処理部の形成された基板と同一の基板に形成されていてもよい。また、基板上に形成された表示部であれば、表示部と映像信号処理部が同一基板に形成されていてもよいし、異なる基板に形成されていてもよい。更に、カメラシステムにおいては、撮像信号処理部が表示部と映像信号処理部の形成された基板と同一の基板に形成されていてもよい。
【００６１】
（実施の形態１）
本実施の形態１においては、本発明に係る半導体装置Ａの第１の製造方法の一形態について、図１（ａ）〜（ｆ）、図２及び図３（ａ）〜（ｄ）を参照しながら説明する。図１（ａ）〜（ｆ）は、本実施の形態の第１の製造方法を説明するための模式的な工程別断面図である。なお、図１（ａ）が第１成膜工程を表わし、図１（ｂ）が所定のマスクパターンを有する第１のレジスト膜を形成する工程を表わし、図１（ｃ）が第１エッチング工程を表わし、図１（ｄ）がイオン注入工程を表わし、図１（ｅ）が第２成膜工程を表わし、図１（ｆ）が第２エッチング工程を表わす。また、図２は、本実施の形態の半導体装置における素子分離領域の近傍の構成を説明するための模式的な部分断面図である。また、図３（ａ）〜（ｄ）は、オーバーエッチングを低減できることを説明するための模式的な工程別断面図である。なお、図３（ａ）は素子分離絶縁体上に導電膜を堆積する工程を表し、図３（ｂ）が所定のマスクパターンを有する第２のレジスト膜を形成する工程を表し、図３（ｃ）が素子分離絶縁体上に形成された導電膜をエッチングする工程を表し、図３（ｄ）が第２のレジスト膜を除去する工程を表す。
【００６２】
図１（ａ）に示されたように、第１導電形の半導体基板（基板）１０１上の略全面に第１の絶縁膜１２８を成膜する（第１成膜工程）。第１の絶縁膜１２８は、絶縁材料を堆積することによって形成されてもよいし、熱酸化や陽極酸化等によって形成されてもよい。なお、第１の絶縁膜１２８は、後に行われるエッチングにより素子分離絶縁体１０８（図１（ｆ）参照）の一部を構成することとなる。
【００６３】
第１の絶縁膜１２８としては、例えば、酸化膜及び窒化膜並びに高誘電体膜が挙げられる。酸化膜及び窒化膜としては、それぞれ、シリコン酸化膜及びシリコン窒化膜が例示できる。また、高誘電体膜としては、ＬａＳｒＴｉＯ膜が例示できる。第１の絶縁膜１２８の膜厚は、酸化膜又は窒化膜の場合には、２００ｎｍ程度とし、高誘電体膜の場合には、１０ｎｍ程度とすることが好ましい。この条件を満たす膜厚の絶縁膜であれば、寄生ＭＯＳ効果を抑制できるからである。
【００６４】
第１の絶縁膜１２８を形成した後に、リソグラフィ技術を用いて、図１（ｂ）に示されたように、所定のマスクパターンを有する第１のレジスト膜１１９を形成する。
【００６５】
第１のレジスト膜１１９を形成した後に、図１（ｃ）に示されたように、エッチング技術を用いて、第１の絶縁膜１２８の一部を除去する。ここで、一部を除去するとは、第１の絶縁膜１２８と略同一な深さまでエッチングする、つまり、第１の絶縁膜１２８の下地層（第１導電形の半導体基板１０１）を露出させることを意味する。引き続き、第１のレジスト膜１１９を除去する。なお、エッチング後の第１の絶縁膜１２８は、素子分離絶縁体１０８の中央部１０８ａ（図１（ｆ）参照）を構成することとなる。
【００６６】
第１の絶縁膜１２８をエッチングした後に、図１（ｄ）に示されたように、素子分離領域１１７を形成するための第１導電形の第１不純物イオンを注入する。図１（ｄ）中の矢印は、第１導電形の第１不純物イオンの注入方向を表わす。これにより、第１の絶縁膜１２８下の第１導電形の半導体基板１０１内部には、最大注入位置Ａの浅い素子分離領域１１７が形成される。つまり、第１の絶縁膜１２８に沿った素子分離領域１１７がセルフアラインメントに形成される。なお、第１導電形の第１不純物イオンは、第１導電形の半導体基板１０１の内部のその他の領域にも注入され、素子分離領域１１７よりも最大注入位置Ａの深い素子領域が形成される。
【００６７】
第１導電形の第１不純物イオンの注入において、素子分離領域１１７となる領域の第１導電形の半導体基板１０１上には第１の絶縁膜１２８が形成されているために、素子分離領域１１７となる領域の半導体基板１０１の表面に対するイオン注入に起因するダメージを抑制することができる。
【００６８】
第１導電形の第１不純物イオンを注入した後に、第１の絶縁膜１２８を覆うように第１導電形の半導体基板１０１上の略全面に第２の絶縁膜１３８を成膜する。第２の絶縁膜１３８は、絶縁材料を堆積することによって形成できる。第２の絶縁膜１３８としては、第１の絶縁膜１２８と同様に、例えば、酸化膜及び窒化膜並びに高誘電体膜が挙げられる。第２の絶縁膜１３８の材料は、第１の絶縁膜の材料と同一の材料であってもよいし、異なる材料であってもよい。
【００６９】
第２の絶縁膜１３８を成膜した後に、異方性エッチング技術を用いて、第２の絶縁膜１３８をエッチングすると共に、第１の絶縁膜１２８の側面近傍に第２の絶縁膜１３８の一部を残存させて、サイドウォール１０６を形成する。これにより、素子分離領域１１７を包含するように覆うテーパー形状の素子分離絶縁体１０８が形成される。素子分離絶縁体１０８は、第１の絶縁膜１２８からなる膜厚の略均一な中央部１０８ａと、膜厚が中央部１０８ａから外方向に向かって減少する第２の絶縁膜１３８からなるサイドウォール１０６を有する周縁部１０８ｂとで構成される。
【００７０】
本実施の形態の製造方法を適用して形成された素子分離絶縁体１０８はテーパー形状を有するため、機能素子の形成において少なくとも素子分離絶縁体１０８の側面の近傍を除く領域にエッチング技術を用いて所定のパターンの膜を形成する際、パターニングにおけるオーバーエッチングを低減又は抑制することができる。パターニングにおけるオーバーエッチングの低減又は抑制について、図３（ａ）〜図３（ｄ）を参照しながら説明する。なお、素子分離構造の形成後には、通常、素子領域における第１導電形の半導体基板１の上にゲート電極を形成するため、以下においては、所定のパターンの導電膜を形成する場合を例にして説明する。
【００７１】
まず、図３（ａ）に示されたように、第１導電形の半導体基板１０１上に形成された素子分離絶縁体１０８を覆う導電膜１１０を形成する。ここで、素子分離絶縁体１０８の周縁部の近傍に形成された導電膜１１０の膜厚（基板と垂直な方向に対する厚さ）は他の領域の膜厚と略同一となる。次に、図３（ｂ）に示されたように、リソグラフィ技術を用いて、導電膜１１０上に所定のマスクパターンを有する第２のレジスト膜１２９を形成する。次に、図３（ｃ）に示されたように、エッチングにより第２のレジスト膜１２９の形成されていない領域の導電膜１１０を除去する。この際、素子分離絶縁体１０８の周縁部の近傍と他の領域とに形成された導電膜１１０の膜厚が略同一であるため、オーバーエッチングを行わなくとも素子分離絶縁体１０８の周縁部の近傍に形成された導電膜１１０を良好に除去することができる。引き続き、図３（ｄ）に示されたように、第２のレジスト膜１２９を除去する。これらの過程を経て、所定のパターンの導電膜１１０を形成する。
【００７２】
通常、図１（ｆ）に示されたように素子分離領域１１７を形成した後に、機能素子（図示せず）を構成する第２不純物イオンの注入された第２導電形の不純物拡散領域（図示せず）及び第３不純物イオンの注入された第２の導電形の不純物拡散領域（図示せず）が素子分離領域１１７の近隣の素子領域に形成され、その後、第２導電形の不純物拡散領域を活性化するための熱処理等の熱処理が施される。これらの熱処理において素子分離領域に含まれる第１導電形の第１不純物イオンは、拡散することとなる。ここで、第２導電形は、第１導電形と異なる導電形であり、第１の導電形がｐ形であればｎ形を意味し、第１導電形がｎ形であればｐ形を意味する。
【００７３】
図２に、熱処理後の素子分離領域１０７及び熱処理後の不純物拡散領域１２２，１２４を示す。なお、熱処理前においては、素子分離領域１０７と第２導電形の不純物拡散領域１２２，１２４とは素子分離絶縁体１０８の周縁部１０８ｂの幅Ｂだけ離隔していたことに注意を要する。本実施の形態の製造方法を適用して形成された素子分離領域１０７は、熱処理前においては、素子分離絶縁体１０８の中央部１０８ａにより覆われており、素子分離絶縁体１０８の周縁部１０８ｂの幅Ｂだけ第２導電形の不純物拡散領域１２２，１２４と離隔させている。したがって、熱処理によって、素子分離領域１０７に含まれる第１導電形の第１不純物イオンが、第２導電形の不純物拡散領域１２２，１２４にまで拡散することを抑制できる。
【００７４】
好ましくは、素子分離絶縁体１０８の周縁部１０８ｂの幅Ｂを、機能素子の形成における熱処理による素子分離領域１０７に含まれる第１導電形の第１不純物イオンの拡散長と略同一となるように、素子分離体１０８の周縁部の幅Ｂを調整することにより、素子分離絶縁体１０８のテーパー形状を調節する。この場合、素子分離領域１０７を確実に覆い、かつ、素子分離領域１０７に含まれる第１不純物イオンが製造過程の熱処理において拡散しても熱処理前の不純物拡散領域１２２，１２４まで拡散することのないテーパー形状の素子分離絶縁体１０８を形成できる。つまり、特性の優れた機能素子を形成することができ、かつ素子分離構造の微細化を実現することができる。
【００７５】
また、素子分離領域１０７に含まれる第１導電形の第１不純物イオンの拡散長と第２導電形の不純物拡散領域１２２，１２４に含まれる第２又は第３不純物イオンの拡散長との和と略同一となるように、サイドウォール１０６の幅Ｂを調整することが更に好ましい。この構成であれば、熱処理後の素子分離領域７と熱処理後の不純物拡散領域１２２，１２４とが重なる混在領域の発生を抑制できるために、特性の優れた機能素子を形成することができ、かつ素子分離構造を略必要最小限の大きさにすることができる。つまり、装置性能の向上と共に微細化を実現することができる。
【００７６】
（実施の形態２）
本実施の形態２においては、本発明に係る半導体装置Ａの第２の製造方法の一形態について、図４（ａ）〜（ｆ）及び図５を参照しながら説明する。図４（ａ）〜（ｆ）は、本実施の形態の第１の製造方法を説明するための模式的な工程別断面図である。なお、図４（ａ）が第１成膜工程を表わし、図４（ｂ）が所定のマスクパターンを有する第１のレジスト膜を形成する工程を表わし、図４（ｃ）が第１エッチング工程を表わし、図４（ｄ）がイオン注入工程を表わし、図４（ｅ）が第２成膜工程を表わし、図４（ｆ）が第２エッチング工程を表わす。また、図５は、本実施の形態の半導体装置における素子分離領域の近傍の構成を説明するための模式的な部分断面図である。
【００７７】
図４（ａ）に示されたように、第１導電形の半導体基板（基板）１０１上の略全面に第１の絶縁膜１２８を成膜する（第１成膜工程）。第１の絶縁膜１２８は、絶縁材料を堆積することによって形成されてもよいし、熱酸化や陽極酸化等によって形成されてもよい。なお、第１の絶縁膜１２８は、後に行われるエッチングにより素子分離絶縁体１０８（図４（ｆ）参照）の一部を構成することとなる。
【００７８】
第１の絶縁膜１２８としては、例えば、酸化膜及び窒化膜並びに高誘電体膜が挙げられる。酸化膜及び窒化膜としては、それぞれ、シリコン酸化膜及びシリコン窒化膜が例示できる。また、高誘電体膜としては、ＬａＳｒＴｉＯ膜が例示できる。第１の絶縁膜１２８の膜厚は、酸化膜又は窒化膜の場合には、２００ｎｍ程度とし、高誘電体膜の場合には、１０ｎｍ程度とすることが好ましい。この条件を満たす膜厚の第１の絶縁膜１２８であれば、寄生ＭＯＳ効果を抑制できるからである。
【００７９】
第１の絶縁膜１２８を形成した後に、リソグラフィ技術を用いて、図４（ｂ）に示されたように、第１の絶縁膜１２８上に、所定のマスクパターンを有する第１のレジスト膜１１９を形成する。
【００８０】
第１のレジスト膜１１９を形成した後に、図４（ｃ）に示されたように、エッチング技術を用いて、第１の絶縁膜１２８の膜厚より浅い所定の深さまで、第１の絶縁膜１２８の一部をエッチングする（第１エッチング工程）。これにより、第１の絶縁膜１２８は、エッチングされないことにより膜厚に変化のない第１の膜厚部１２８ａと、所定の深さまでエッチングされて形成された、第１の膜厚部１２８ａより膜厚の薄い第２の膜厚部１２８ｂとを有することとなる。なお、第１の絶縁膜１２８の第１膜厚部１２８ａは、素子分離絶縁体１０８の中央部１０８ａ（図４（ｆ）参照）を構成することとなる。
【００８１】
第１のレジスト膜１１９を除去した後に、図４（ｄ）に示されたように、素子分離領域１１７を形成するための第１導電形の第１不純物イオンを注入する（イオン注入工程）。図４（ｄ）中の矢印は、第１導電形の第１不純物イオンの注入方向を表わす。これにより、第１の膜厚部１２８ａ下における第１導電形の半導体基板１０１の内部には、最大注入位置Ａの浅い素子分離領域１１７が形成される。つまり、第１の膜厚部１２８ａに沿った素子分離領域１１７がセルフアラインメントに形成される。なお、第１導電形の第１不純物イオンは、第２の膜厚部１２８ｂ下における第１導電形の半導体基板１０１の内部にも注入され、素子分離領域１１７よりも最大注入位置Ａの深い素子領域が形成される。
【００８２】
第１導電形の第１不純物イオンの注入において、上記の実施の形態１と同様に、素子分離領域１１７となる領域における第１導電形の半導体基板１０１の上には第１の絶縁膜１２８が形成されているために、素子分離領域１１７となる領域の第１導電形の半導体基板１０１の表面に対するイオン注入におけるダメージが抑制される。更に、本実施の形態２における製造方法であれば、素子分離領域１１７となる領域ばかりでなく、第１導電形の半導体基板１０１上の略全面に第１の絶縁膜１２８が形成されているため、素子領域における第１導電形の半導体基板１０１の表面に対する第１不純物イオンの注入によるダメージが抑制される。
【００８３】
第１導電形の第１不純物イオンを注入した後に、第１の絶縁膜１２８を覆うように第１導電形の半導体基板１０１上の略全面に第２の絶縁膜１３８を成膜する（第２成膜工程）。第２の絶縁膜１３８は、絶縁材料を堆積することによって形成できる。第２の絶縁膜１３８としては、第１の絶縁膜１２８と同様に、例えば、酸化膜及び窒化膜並びに高誘電体膜が挙げられる。第２の絶縁膜１３８の材料は、第１の絶縁膜の材料と同一の材料であってもよいし、異なる材料であってもよい。
【００８４】
第２の絶縁膜１３８を成膜した後に、異方性エッチング技術を用いて、第１の絶縁膜１２８の側面近傍に第２の絶縁膜１３８の一部を残存させるように第２の絶縁膜１３８をエッチングして、サイドウォール１０６を形成する。更に、サイドウォール１０６の形成と連続して、第１の絶縁膜１２８の第２の膜厚部１２８ｂの一部をエッチングにより除去する。これにより、素子分離領域１１７を確実に覆うテーパー形状の素子分離絶縁体１０８が形成される。素子分離絶縁体１０８は、第１の膜厚部１２８ａからなる膜厚の略均一な中央部１０８ａと、第２の膜厚部１２８ｂ上に形成された第２の絶縁膜１３８からなるサイドウォール１０６を有し、膜厚が中央部１０８ａから外方向に向かって減少する周縁部１０８ｂとで構成される。一般的には、サイドウォール１０６の表面は、凸面となる。なお、第２の膜厚部１２８ｂを除去する際には、第１の膜厚部１２８ａも第２の膜厚部１２８ｂの厚さだけエッチングされる。
【００８５】
通常、図４（ｆ）に示されたように素子分離領域１１７を形成した後に、機能素子（図示せず）を構成する第２不純物イオンの注入された第２導電形の不純物拡散領域（図示せず）及び第３不純物イオンの注入された第２の導電形の不純物拡散領域（図示せず）が素子分離領域１７の近隣の素子領域に形成され、その後、第２導電形の不純物拡散領域を活性化するため等の熱処理が施される。これらの熱処理において、素子分離領域１１７に含まれる第１導電形の第１不純物イオンは拡散することとなる。
【００８６】
図５に、熱処理後の素子分離領域１０７及び熱処理後の不純物拡散領域１２２，１２４を示す。なお、熱処理前においては、素子分離領域１０７と第２導電形の不純物拡散領域１２２，１２４とは素子分離絶縁体１０８の周縁部１０８ｂの幅Ｂだけ離隔していたことに注意を要する。本実施の形態２の製造方法を適用して形成された素子分離領域１０７は、熱処理前においては、素子分離絶縁体１０８の中央部１０８ａにより覆われており、素子分離絶縁体１０８の周縁部１０８ｂの幅Ｂだけ第２導電形の不純物拡散領域１２４と離隔している。したがって、熱処理によって、素子分離領域１０７に含まれる第１導電形の第１不純物イオンが、第２導電形の不純物拡散領域１２２，１２４にまで拡散することを抑制できる。
【００８７】
好ましくは、素子分離絶縁体１０８の周縁部１０８ｂの幅Ｂを、機能素子の形成における熱処理による素子分離領域１０７に含まれる第１導電形の第１不純物イオンの拡散長と略同一となるように、素子分離絶縁体１０８の周縁部の幅Ｂを調整することにより、素子分離絶縁体１０８のテーパー形状を調節する。この場合、素子分離領域１０７を確実に覆い、かつ、素子分離領域１０７に含まれる第１不純物イオンが製造過程の熱処理において拡散しても熱処理前の不純物拡散領域１２２，１２４まで拡散することのないテーパー形状の素子分離絶縁体１０８を形成できる。つまり、特性の優れた機能素子を形成することができ、かつ素子分離構造の微細化を実現することができる。
【００８８】
また、素子分離領域１０７に含まれる第１導電形の第１不純物イオンの拡散長と第２導電形の不純物拡散領域１２２，１２４に含まれる第２又は第３不純物イオンの拡散長との和と略同一となるように、素子分離絶縁体の周縁部１０８ｂの幅Ｂを調整することが更に好ましい。この構成であれば、熱処理後の素子分離領域１０７と熱処理後の不純物拡散領域１２２，１２４とが重なる混在領域の発生を抑制できるため、特性の優れた機能素子を形成することができ、かつ素子分離構造を略必要最小限の大きさにすることができる。つまり、装置性能の向上と共に微細化を実現することができる。
【００８９】
（実施の形態３）
本実施の形態３においては、本発明に係る半導体装置Ｂの製造方法の一形態について、図面を参照しながら説明する。図６（ａ）〜図６（ｆ）は、本実施の形態３の製造方法を説明するための模式的な工程別断面図である。なお、図６（ａ）がイオン注入工程を表し、図６（ｂ）が第１レジスト膜除去工程を表し、図６（ｃ）が第２レジスト膜形成工程を表し、図６（ｄ）が熱処理工程を表し、図６（ｅ）がドライエッチング工程を表し、図６（ｆ）が第２レジスト膜除去工程を表す。図７（ａ）及び図７（ｂ）は、傾斜角を説明するための模式的な断面図である。なお、図７（ａ）がテーパー形状の第２のレジスト膜の傾斜角を表し、図７（ｂ）がテーパー形状の素子分離絶縁体の傾斜角を表す。図８は、熱処理工程における処理温度と、第２のレジスト膜の傾斜角度との相関を表すグラフである。
【００９０】
第１導電形の半導体基板２０１（基板）上に、図６（ａ）に示された絶縁膜２２８を略全面に形成する（成膜工程）。第１導電形とは、ｐ形又はｎ形を意味する。なお、後に行われるパターニングにより、絶縁膜２２８は素子分離絶縁体２０８（図６（ｅ）参照）となる。
【００９１】
次に、絶縁膜２２８を形成した後に、第１のレジスト膜２１９を絶縁膜２２８上の略全面に形成し、引き続き、リソグラフィ技術を用いて第１のレジスト膜２１９をパターニングする（第１レジスト膜形成工程）。これにより、図６（ａ）に示された第１のマスクパターンを有する第１のレジスト膜２１９が形成される。
【００９２】
次に、第１のレジスト膜２１９をパターニングした後に、図６（ａ）に示されたように、素子分離領域２０７を形成するための第１導電形の不純物イオンをレジスト膜２１９の形成された側から第１導電形の半導体基板２０１の略全面に照射する（イオン注入工程）。これにより、第１のレジスト膜２１９の形成されていない領域下における第１導電形の半導体基板２０１の内部に、素子分離領域２０７が形成される。第１導電形の不純物イオンの加速エネルギーは、第１導電形の不純物イオンの最大注入位置Ａが第１導電形の半導体基板２０１の表面から所望の深さとなるように調整される。
【００９３】
次に、第１導電形の不純物イオンを注入した後に、図６（ｂ）に示されたように、第１のレジスト膜２１９を除去する（第１レジスト膜除去工程）。
【００９４】
次に、第１のレジスト膜２１９を除去した後に、図６（ｃ）に示されたように、第２のレジスト膜２２９を第１導電形の半導体基板２０１上の略全面に形成し、引き続き、リソグラフィ技術を用いて第２のレジスト膜２２９をパターニングする（第２レジスト膜形成工程）。パターニング後の第２のレジスト膜２２９は、素子分離領域２０７に沿って形成されている。図６（ｃ）には、素子分離領域２０７の幅と略同一の幅に第２のレジスト膜２２９をパターニングする場合が示されている。
【００９５】
次に、第２のレジスト膜２２９をパターニングした後に、図６（ｄ）に示されたように、第２のレジスト膜２２９に熱処理を行って、第２のレジスト膜２２９の立体形状をテーパー形状に加工する（熱処理工程）。第２のレジスト膜２２９は、特定の厚さ以上の中央部２２９ａと特定の厚さ未満の周縁部２２９ｂとを有している。なお、図６（ｄ）には、第２のレジスト膜２２９と絶縁膜２２８との接触面積が増加し、第２のレジスト膜２２９が、第２のレジスト膜２２９の中央部２２９ａのみで素子分離領域２０７を覆うように変形する場合が示されている。また、テーパー形状の第２のレジスト膜２２９の表面が凸面である場合が示されている。
【００９６】
ここで、熱処理工程における処理温度と形成されるテーパー形状の第２のレジスト膜２２９の傾斜角について、図７（ａ）及び図８を参照して説明する。まず、図７（ａ）に示されたように、第２のレジスト膜２２９の傾斜角とは、第２のレジスト膜２２９と絶縁膜２２８との接触面の輪郭線上における第２のレジスト膜２２９の接平面（図中の破線）と絶縁膜２２８の表面とのなす角θ1を意味する。次に、図８において、縦軸が第２のレジスト膜２２９の傾斜角を表し、横軸が処理温度を表している。図８に示されたようにある一定の温度（臨界温度）未満の処理温度では形状の変化は認められず、傾斜角は９０度のままである。一方、ある一定の温度（臨界温度）以上の処理温度では、傾斜角が減少していく。なお、図８中においては、傾斜角が４５度以上の範囲を実線で示し、４５度未満の範囲を点線で示している。その臨界温度はレジストの種類、膜厚により決定される。
【００９７】
次に、第２のレジスト膜２２９に対する熱処理の完了後に、図６（ｅ）に示されたように、ドライエッチングを行って、中央部２０８ａと周縁部２０８ｂとを有するテーパー形状の素子分離絶縁体２０８を形成する（ドライエッチング工程）。この工程では、第２のレジスト膜２２９の形成されていない領域下の絶縁膜２２８が除去されることによって、第２のレジスト膜２２９に開口が形成される。また、第２のレジスト膜２２９の中央部２２９ａ下における絶縁膜２２８はエッチングされず、第２のレジスト膜２２９の中央部２２９ａのみが特定の深さまでエッチングされることによって、膜厚の略均一な中央部２０８ａが形成される。また、第２のレジスト膜２２９の周縁部２２９ｂが除去されると共に、第２のレジスト膜２２９の周縁部２２９ｂ下における第１の絶縁膜２２８が部分的に除去されることによって、膜厚が中央部２０８ａから外方向に向かって減少し、かつ表面が平面又は凸面である周縁部２０８ｂが形成される。
【００９８】
ここで、図６（ｅ）に示されたドライエッチング工程で形成される素子分離絶縁体２０８の傾斜角について、図７（ｂ）を参照して説明する。図７（ｂ）に示されたように、素子分離絶縁体２０８の傾斜角は、ドライエッチング工程で形成されるテーパー形状の素子分離絶縁体２０８と半導体基板２０１との接触面の輪郭線上における素子分離絶縁体２０８の接平面（図７（ｂ）中の破線）と半導体基板２０１の表面とのなす角θ2を意味する。なお、ドライエッチングにおける絶縁膜２２８と第２のレジスト膜２２９とのエッチング選択比をａ：ｂとした場合、一般的には、ａ＞ｂであればθ2＞θ1となり、ａ＜ｂであればθ2＜θ1となる。
【００９９】
次に、ドライエッチングの後に、図６（ｆ）に示されたように、第２のレジスト膜２２９を除去する。以上の過程を経て、素子分離領域２０７とテーパー形状の素子分離絶縁体２０８とで構成された素子分離構造（素子分離部）を形成することができる。本実施の形態の製造方法を適用した場合、素子分離領域２０７は、素子分離絶縁体２０８の中央部２０８ａによって覆われた素子分離構造となる。
【０１００】
次に、素子分離構造を形成した後に、第１導電形の半導体基板２０１における素子分離絶縁体２０８の形成されていない素子領域に、所望の機能素子（図示せず）を形成する。機能素子としては、例えば、撮像素子、メモリ素子、トランジスタ等の回路素子が挙げられる。１つの素子領域には、１つの機能素子を含む構成であってもよいし、一体となって特定の機能を発現する複数の機能素子を含む構成であってもよい。所望の機能素子を形成する方法は、公知のいかなる方法を適用してもよい。
【０１０１】
本実施の形態の製造方法を適用して形成された素子分離絶縁体２０８はテーパー形状を有するため、機能素子の形成において少なくとも素子分離絶縁体２０８の側面の近傍を除く領域にエッチング技術を用いて所定のパターンの膜を形成する際、パターニングにおけるオーバーエッチングを低減することができる。
【０１０２】
通常、素子分離構造を形成した後に、機能素子（図示せず）を構成する第２不純物イオンの注入された第２導電形の不純物拡散領域（図示せず）が素子分離構造の近隣の素子領域に形成され、不純物拡散領域の活性化等のために熱処理が施される。これらの熱処理において素子分離領域に含まれる第１導電形の不純物イオンは、拡散することとなる。しかし、本実施の形態の製造方法を適用して形成された素子分離領域２０７は、素子分離絶縁体２０８の中央部８ａにより覆われており、素子分離領域２０７の端と素子分離絶縁体２０８の端とは特定の間隔（素子分離絶縁体２０８の周縁部２０８ｂの幅）だけ離れているため、素子分離領域２０７に含まれる第１導電形の不純物イオンが、第２導電形の不純物拡散領域にまで拡散することを抑制できる。ここで、第２導電形は、第１導電形と異なる導電形であり、第１の導電形がｐ形であればｎ形を意味し、第１導電形がｎ形であればｐ形を意味する。
【０１０３】
好ましくは、素子分離領域２０７の端と素子分離絶縁体２０８の端との間隔（素子分離絶縁体２０８の周縁部８ｂの幅）を、機能素子形成における熱処理による素子分離領域２０７に含まれる第１導電形の不純物イオンの拡散長以上となるように、第２のレジスト膜２２９を形成する際の第２のレジスト膜２２９の幅や位置合わせの誤差、第２のレジスト膜２２９を熱処理する際の処理温度や処理時間を最適化して、第２のレジスト膜２２９のテーパー形状を調節する。この場合、素子分離領域２０７を確実に覆い、かつ、素子分離領域２０７に含まれる第１不純物イオンが製造過程の熱処理において拡散しても不純物拡散領域まで拡散することのないテーパー形状の素子分離絶縁体２０８を形成できる。これにより、特性の優れた機能素子を形成することができ、かつ素子分離構造を略必要最小限の大きさにすることができる。つまり、装置性能の向上と共に微細化を実現することができる。
【０１０４】
（実施の形態４）
本実施の形態４においては、本発明の固体撮像装置Ａの一形態について、図９を参照しながら説明する。図９は、本実施の形態の固体撮像装置の構成を表す模式的な断面図である。なお、本実施の形態の固体撮像装置は複数の撮像セルを有しており、図９には、固体撮像装置における１つの撮像セルが表されている。
【０１０５】
図９に示された固体撮像装置の撮像セルは、第１導電形の半導体基板１０１と、素子分離部１０４と、第１の機能素子部としての光検出部１０２と、第２の機能素子部としてのトランジスタ部１０３とを含む。
【０１０６】
素子分離部１０４は、第１導電形の半導体基板１０１の内部に形成された第１導電形の素子分離領域１０７と、第１導電形の半導体基板１０１上に形成されたテーパー形状の素子分離絶縁体１０８とを備えている。素子分離部１０４は、光検出部１０２の外縁及びトランジスタ部１０３の外縁の全体を取り囲むように形成されている。より具体的には、図９中の左右両端の素子分離部１０４は、本撮像セルと近隣の撮像セルとの電気的な干渉を防止し、図９中の中央の素子分離部１０４は、本撮像セルにおける光検出部１０２とトランジスタ部１０３との電気的な干渉を防止する。図９に示された素子分離領域１０７は、素子分離絶縁体１０８によって覆われた構成である。また、素子分離領域１０７は、第１導電形の第１不純物イオンを含んでおり、第１導電形の半導体基板１０１よりキャリア濃度の高い第１導電形の領域である。
【０１０７】
光検出部１０２は、第１導電形の半導体基板１０１の内部に形成されたフォトダイオード１１１と第１導電形の半導体基板１０１の内部に形成された第２導電形の検出容量領域１１２と、第１導電形の半導体基板１０１に形成され、第１導電形の半導体基板１０１、フォトダイオード１１１及び容量素子領域１１２との間の領域上に形成された転送ゲート電極１１３とを備えている。ここで、フォトダイオード１１１は、第１導電形の半導体基板１０１の内部に形成された第２導電形の光電変換領域１１１ｂと、第１導電形の半導体基板１０１の内部に形成され、光電変換領域１１１ｂ上に接する第１導電形の表面層１１１ａとで構成されている。
【０１０８】
トランジスタ部１０３は、第１導電形の半導体基板１０１の内部に形成された第２導電形のソース領域１１４と、第１導電形の半導体基板１１の内部に形成された第２導電形のドレイン領域１１５と、第１導電形の半導体基板１０１上に設けられ、第１導電形の半導体基板１０１、第２導電形のソース領域１１４及び第２導電形のドレイン領域１１５との間の領域上に形成されたゲート電極１１６とを備えている。
【０１０９】
図９に示された固体撮像装置は、第１導電形の半導体基板１０１の直上にゲート絶縁膜１１８を備えており、光検出部１０２の転送ゲート電極１１３及びトランジスタ部１０３のゲート電極１１６は、ゲート絶縁膜１１８を介して所定の容量でもって半導体基板１０１と接合されている。
【０１１０】
図９に示された固体撮像装置の製造方法について説明する。なお、必要に応じて、実施の形態１の製造方法及びそれを説明するための図１（ａ）〜図１（ｆ）及び図４（ａ）〜図４（ｆ）を参照する。
【０１１１】
第１導電形の半導体基板１０１上にゲート絶縁膜１１８を形成する。ゲート絶縁膜１１８は、第１導電形の半導体基板１０１上にゲート絶縁膜１１８を構成する材料を堆積させて形成することができ、また、第１導電形の半導体基板１０１の表面に陽極酸化技術や熱酸化技術を用いて形成することもできる。
【０１１２】
次に、素子分離部１０４を形成する。素子分離部１０４は、上記実施の形態１又は２と同様の方法で形成できる。なお、上記の実施の形態１又は２においては、ゲート絶縁膜１１８は設けられていないことに注意を要する。
【０１１３】
具体的には、上記の実施の形態１における第１の製造方法に従って、テーパー形状の素子分離絶縁体１０８を形成するための第１の絶縁膜１２８を成膜する工程（図１（ａ）参照）と、所定のマスクパターンを有する第１のレジスト膜１１９を形成する工程（図１（ｂ）参照）と、第１の絶縁膜１２８をエッチングして、第１の絶縁膜１２８の一部を除去する工程（図１（ｃ）参照）と、第１レジスト膜１１９を除去する工程と、第１導電形の第１不純物イオンを注入して素子分離領域１１７（図９における素子分離領域１０７）を形成する工程（図１（ｄ）参照）と、第２の絶縁膜１３８を成膜する工程（図１（ｅ）参照）と、異方性エッチング技術を用いて、第２の絶縁膜１３８をエッチングしてサイドウォール１０６を形成する工程（図１（ｆ）参照）と、を順次に行う。又は、上記の実施の形態２における第２の製造方法に従って、テーパー形状の素子分離絶縁体１０８を形成するための第１の絶縁膜１２８を成膜する工程（図４（ａ）参照）と、所定のマスクパターンの第１のレジスト膜１１９を形成する工程（図４（ｂ）参照）と、第１の絶縁膜１２８をエッチングして、第１の膜厚部１２８ａ及び第２の膜厚部１２８ｂを形成する工程（図４（ｃ）参照）と、第１レジスト膜１１９を除去する工程と、第１導電形の第１不純物イオンを注入して素子分離領域１１７（図９における素子分離領域１０７）を形成する工程（図４（ｄ）参照）と、第２の絶縁膜１３８を成膜する工程（図４（ｅ）参照）と、異方性エッチング技術を用いて、第２の絶縁膜１３８をエッチングしてサイドウォール１０６を形成すると共に、連続して第１の絶縁膜１２８の一部をエッチングにより除去する工程（図４（ｆ）参照）と、を順次に行う。
【０１１４】
次に、リソグラフィ技術を援用して、第１導電形の半導体基板１０１の一部の領域に光電変換領域１１１ｂを形成するために選択的に第２導電形の不純物イオンを注入して、第１の不純物拡散領域を形成する。なお、第１の不純物拡散領域の一部が、後に、第２導電形の光電変換領域１１１ｂを構成することとなる。ここで、第１の不純物拡散領域の形成において、レジストマスクと共に素子分離部１０４（図９中の左端の素子分離部１０４）の素子分離絶縁体１０８もマスクとして利用し、素子分離部１０４の境界まで第２導電形の不純物イオンが注入されることに注意を要する。
【０１１５】
次に、リソグラフィ技術を援用して、第１の不純物拡散領域の表面側の一部の領域に選択的に第１導電形の第１不純物イオンを注入して、第２導電形の不純物イオンより第１導電形不純物イオンの濃度が高い第１導電形の表面層１１１ａを形成する。第１の不純物拡散領域のうち、第１導電形の表面層１１１ａでない部分が光電変換領域１１１ｂとなる。これにより、光電変換領域１１１ｂと表面層１１１ａとを有するフォトダイオード１１１が形成される。なお、図９に示されたフォトダイオード１１１は、光電変換領域１１１ｂの容量素子領域１１２側の端部近傍は、表面層１１１ａの容量素子領域１１２側の端部近傍を包むようにして第１導電形の半導体基板１０１の表面に至る構成であり、光電変換領域１１１ｂの容量素子領域１１２と反対側の端部近傍は、表面層１１１ａの容量素子領域１１２と反対側の端部近傍下にのみ形成された構成である。
【０１１６】
次に、リソグラフィ技術を援用して、第１導電形の半導体基板１０１の一部の領域に選択的に第２導電形の不純物イオンを注入して、容量素子領域１１２を形成する。なお、容量素子領域１１２の形成において、容量素子領域１１２の近隣に既に形成されている素子分離部１０４（図９中の中央の素子分離部１０４）の素子分離絶縁体１０８の一部もレジストマスクと共にマスクとして利用し、素子分離部１０４の境界まで第２導電形の不純物イオンが注入されることに注意を要する。
【０１１７】
次に、第１導電形の半導体基板１０１の略全面を覆う導電膜（図示せず）を形成する。引き続き、リソグラフィ技術を援用して、導電膜をエッチングによりパターニングする。これにより、光検出部１０２の転送ゲート電極１１３とトランジスタ部１０３のゲート電極１１６とを一括で形成する。導電膜のパターニングにおいては、素子分離絶縁体１０８がテーパー形状を有することにより、オーバーエッチングを行わなくても、素子分離絶縁体１０８の側面近傍に形成された導電膜を簡便に除去することができる。
【０１１８】
次に、リソグラフィ技術を援用して、第１導電形の半導体基板１０１の一部の領域に選択的に第２導電形の不純物イオンを注入して、ソース領域１１４及びドレイン領域１１５を一括で形成する。ソース領域１１４及びドレイン領域１１５の形成において、それらの領域の近隣に既に形成されている素子分離部１０４（図９中の中央及び右端の素子分離部４）の素子分離絶縁体１０８の一部もレジストマスクと共にマスクとして利用し、素子分離部１０４との境界まで第２導電形の不純物イオンが注入されることに注意を要する。
【０１１９】
次に、第１導電形の半導体基板１０１の内部にイオン注入により形成された領域（素子分離領域１０７、光電変換領域１１１ｂ、表面層１１１ａ、容量素子領域１１２、ソース領域１１４及びドレイン領域１１５等）の不純物イオンを活性化させるために熱処理を行う。
【０１２０】
以降は、公知の技術を用いて、立体的に交差する２層の配線層（図示せず）を絶縁するための層間絶縁膜（図示せず）や容量素子領域に蓄積された電荷を取り出す配線層（図示せず）を形成する。更に、特定の波長の光を選択的に透過するカラーフィルタ（図示せず）や開口率を向上させるためのマイクロレンズ（図示せず）等を形成してもよい。
【０１２１】
以上の過程を経ることにより、固体撮像装置を製造することができる。図９に示された固体撮像装置では、素子分離領域１０７を形成するための第１不純物イオンが製造過程の熱処理において拡散することにより素子分離領域１０７が拡大しても、その拡大した素子分離領域１１７を素子分離絶縁体１０８が確実に覆い、かつ、素子分離領域１０７を形成するための不純物イオンが拡散しても機能素子部（光検出部１０２及びトランジスタ部１０３）まで拡散することのない構成とするこができる。これにより、特性の優れた光検出部１０２及びトランジスタ部１０３を形成することができ、かつ素子分離部１０４を略必要最小限の大きさにすることができる。つまり、装置性能の向上を実現しかつ微細化を実現することができる。
【０１２２】
上記の製造方法においては、ゲート絶縁膜１１８が、素子分離絶縁体１０８を形成するための第１の絶縁膜１２８及び第２の絶縁膜１３８とは別に形成される。しかし、図１０に示されたように、図９におけるゲート絶縁膜１１８を設けずに第１の絶縁膜１２８で兼用する構成とすることもできる。以下に、この構成の固体撮像装置を製造する方法について説明する。
【０１２３】
まず、第１導電形の半導体基板１０１上にゲート絶縁膜１１８を設けずに、第１の絶縁膜１２８を成膜する工程（図４（ａ）参照）を行う。引き続き、所定のマスクパターンの第１のレジスト膜１１９を形成する工程（図４（ｂ）参照）と、第１の絶縁膜１２８をエッチングして、第１の膜厚部１２８ａ及び第２の膜厚部１２８ｂを形成する工程（図４（ｃ）参照）と、第１レジスト膜１１９を除去する工程と、第１導電形の第１不純物イオンを注入して素子分離領域１１７（図１０における素子分離領域１０７）を形成する工程（図４（ｄ）参照）と、第２の絶縁膜１３８を成膜する工程（図４（ｅ））と、を順次に行う。次に、異方性エッチング技術を用いて、第２の絶縁膜１３８のみをエッチングしてサイドウォール１０６を形成する。これにより、第１の絶縁膜１２８の第２の膜厚部１２８ｂ上における第１の膜厚部の側面にサイドウォール１０６が形成される。このエッチングにおいて、上記の実施の形態２では、サイドウォール１０６の形成と連続して第１の絶縁膜１２８の第２の膜厚部１２８ｂの一部を除去した（図４（ｆ）参照）が、第２の絶縁膜１３８のエッチングは行わないことに注意を要する。この製造方法であれば、第１の絶縁膜１２８によって、光検出部１０２の転送ゲート電極１１３及びトランジスタ部１０３のゲート電極１１６と第１導電形の半導体基板１０１とを、ゲート絶縁膜１１８を介して所定の容量で接合することができる。
【０１２４】
（実施の形態５）
本実施の形態５においては、本発明に係る固体撮像装置Ｂの一形態について、図１１を参照しながら説明する。図１１は、本実施の形態５の固体撮像装置の構成を表す模式的な断面図である。なお、本実施の形態５の固体撮像装置は複数の撮像セルを有しており、図１１には、固体撮像装置における１つの撮像セルが表されている。
【０１２５】
図１１に示された固体撮像装置の撮像セルは、第１導電形の半導体基板２０１と、素子分離部２０４と、第１の機能素子部としての光検出部２０２と、第２の機能素子部としてのトランジスタ部２０３とを含む。
【０１２６】
素子分離部２０４は、第１導電形の半導体基板２０１の内部に形成された素子分離領域２０７と、第１導電形の半導体基板２０１上に形成されたテーパー形状の素子分離絶縁体２０８とを備えている。素子分離部２０４は、光検出部２０２の外縁及びトランジスタ部２０３の外縁の全体を取り囲むように形成されている。より具体的には、図１１中の左右両端の素子分離部２０４は、本撮像セルと近隣の撮像セルとの電気的な干渉を防止し、図１１中の中央の素子分離部２０４は、本撮像セルにおける光検出部２０２とトランジスタ部２０３との電気的な干渉を防止する。図１１に示された素子分離領域２０７は、素子分離絶縁体２０８の平坦な部分（中央部２０８ａ（図６参照））によって覆われた構成である。また、素子分離領域２０７は、第１導電形の不純物イオンを含んでおり、第１導電形の半導体基板よりキャリア濃度の高い第１導電形の領域である。
【０１２７】
光検出部２０２は、第１導電形の半導体基板２０１の内部に形成されたフォトダイオード２１１と第１導電形の半導体基板２０１の内部に形成された第２導電形の検出容量領域２１２と、第１導電形の半導体基板２０１に形成され、第１導電形の半導体基板２０１、フォトダイオード２１１及び容量素子領域２１２と電気的に絶縁された転送ゲート電極２１３とを備えている。ここで、フォトダイオード２１１は、第１導電形の半導体基板２０１の内部に形成された第２導電形の光電変換領域２１１ｂと、第１導電形の半導体基板２０１の内部に形成された第１導電形の表面層２１１ａとで構成されている。
【０１２８】
トランジスタ部２０３は、第１導電形の半導体基板２０１の内部に形成された第２導電形のソース領域２１４と、第１導電形の半導体基板２０１の内部に形成された第２導電形のドレイン領域２１５と、第１導電形の半導体基板２０１上に設けられ、第１導電形の半導体基板２０１、第２導電形のソース領域２１４及び第２導電形のドレイン領域２１５と電気的に絶縁されたゲート電極２１６とを備えている。
【０１２９】
図１に示された固体撮像装置は、第１導電形の半導体基板２０１の直上にゲート絶縁膜２１８を備えている。ゲート絶縁膜２１８は、第１導電形の半導体基板２０１及びその内部に形成された導電領域から光検出部２０２の転送ゲート電極２１３及びトランジスタ部２０３のゲート電極２１６を電気的に絶縁するゲート絶縁膜として機能する。
【０１３０】
図１に示された固体撮像装置の製造方法について説明する。なお、必要に応じて、実施の形態１の製造方法及びそれを説明するための図６を参照する。
【０１３１】
第１導電形の半導体基板２０１上にゲート絶縁膜２１８を形成する。ゲート絶縁膜２１８は、第１導電形の半導体基板２０１上にゲート絶縁膜２１８を構成する材料を堆積させて形成することができ、また、第１導電形の半導体基板２０１の表面に陽極酸化技術や熱酸化技術を用いて形成することもできる。
【０１３２】
次に、素子分離部２０４を形成する。素子分離部２０４の形成は、上記実施の形態３と同様に、テーパー形状の素子分離絶縁体２０８を形成するための絶縁膜２２８を形成する成膜工程と、第１レジスト膜形成工程（図６（ａ）参照）と、イオン注入工程（図６（ｂ）参照）と、第１レジスト膜除去工程と、第２レジスト膜形成工程（図６（ｃ）参照）と、熱処理工程（図６（ｄ）参照）と、ドライエッチング工程（図６（ｅ）参照）と、第２レジスト膜除去工程（図６（ｆ）参照）とを順次に行う。
【０１３３】
次に、リソグラフィ技術を援用して、第１導電形の半導体基板２０１の一部の領域に選択的に第２導電形の不純物イオンを注入して、不純物拡散領域を形成する。なお、不純物拡散領域の一部は、後に、第２導電形の光電変換領域２１１ｂを構成することとなる。ここで、不純物拡散領域の形成において、素子分離部２０４（図１１中の左端の素子分離部２０４）の素子分離絶縁体もマスクとして利用し、素子分離部２０４の境界まで第２導電形の不純物イオンが注入されることに注意を要する。
【０１３４】
次に、リソグラフィ技術を援用して、第１導電形の半導体基板２０１の一部の領域に選択的に第１導電形の不純物イオンを注入して、第１導電形の表面層２１１ａを形成する。第１不純物拡散領域のうち、第１導電形の表面層２１１ａの形成されていない部分が光電変換領域２１１ｂとなる。これにより、光電変換領域２１１ｂと表面層２１１ａとを有するフォトダイオード２１１が形成される。なお、図１１に示されたフォトダイオード２１１は、光電変換領域２１１ｂの容量素子領域２１２側の端部近傍は、表面層２１１ａの容量素子領域２１２側の端部近傍を包むようにして第１導電形の半導体基板２０１の表面に至る構成であり、光電変換領域２１１ｂの容量素子領域２１２と反対側の端部近傍は、表面層２１１ａの容量素子領域２１２と反対側の端部近傍下にのみ形成された構成である。
【０１３５】
次に、リソグラフィ技術を援用して、第１導電形の半導体基板２０１の一部の領域に選択的に第２導電形の不純物イオンを注入して、容量素子領域２１２を形成する。なお、容量素子領域２１２の形成において、容量素子２１２の近隣に既に形成されている素子分離部２０４（図５中の中央の素子分離部２０４）の素子分離絶縁体２０８の一部もマスクとして利用し、素子分離部２０４の境界まで第２導電形の不純物イオンが注入されることに注意を要する。
【０１３６】
次に、第１導電形の半導体基板２０１の略全面を覆う導電膜（図示せず）を形成する。引き続き、リソグラフィ技術を援用して、導電膜をエッチングによりパターニングする。これにより、光検出部２０２の転送ゲート電極２１３とトランジスタ部２０３のゲート電極２１６とを一括で形成する。導電膜のパターニングにおいては、素子分離絶縁体２０８がテーパー形状を有することにより、オーバーエッチングを行わなくても、素子分離絶縁体２０８の側部に形成された導電膜を簡便に除去することができる。
【０１３７】
次に、リソグラフィ技術を援用して、第１導電形の半導体基板２０１の一部の領域に選択的に第２導電形の不純物イオンを注入して、ソース領域２１４及びドレイン領域２１５を一括で形成する。ソース領域２１４及びドレイン領域２１５の形成において、それらの領域の近隣に既に形成されている素子分離部２０４（図１１中の中央及び右端の素子分離部２０４）の素子分離絶縁体２０８の一部もマスクとして利用し、素子分離部２０４との境界まで第２導電形の不純物イオンが注入されることに注意を要する。
【０１３８】
次に、第１導電形の半導体基板２０１の内部にイオン注入により形成された領域（素子分離領域２０７、光電変換領域２１１ｂ、表面層２１１ａ、容量素子領域２１２、ソース領域２１５及びドレイン領域２１６等）の不純物イオンを活性化させるために熱処理を行う。
【０１３９】
以降は、公知の技術を用いて、立体的に交差する２層の配線層（図示せず）を絶縁するための層間絶縁膜（図示せず）や容量素子領域２１２に蓄積された電荷を取り出す配線層（図示せず）を形成する。更に、特定の波長の光を選択的に透過するカラーフィルタや開口率を向上させるためのマイクロレンズ等を形成してもよい。
【０１４０】
以上の過程を経ることにより、固体撮像装置を製造することができる。図１１に示された固体撮像装置では、素子分離領域２０７を形成するための不純物イオンが製造過程の熱処理において拡散して素子分離領域２０７が拡大しても、その素子分離領域２０７を素子分離絶縁体２０８が確実に覆い、かつ、素子分離領域２０７を形成するための不純物イオンが拡散しても素子領域（光検出部２０２及びトランジスタ部２０３）まで拡散することのない構成とするこができる。これにより、特性の優れた光検出部２０２及びトランジスタ部２０３を形成することができ、かつ素子分離部２０４を略必要最小限の大きさにすることができる。つまり、装置性能の向上を実現しかつ微細化を実現することができる。
【０１４１】
以上において、具体例に基づいて本発明の好ましい形態について説明したが、本発明は、上記の具体例のみに限定されるものではない。
【産業上の利用可能性】
【０１４２】
本発明は、素子分離構造を必要とする半導体装置一般に対して適用できる。本発明は、素子分離構造を有する半導体装置の高性能化及び微細化を促進するために用いることができる。特に、本発明は、ＭＯＳ型の固体撮像装置における画質を向上させるために用いることが好適である。
【図面の簡単な説明】
【０１４３】
【図１】図１（ａ）〜（ｆ）は、実施の形態１に係る半導体装置Ａの第１の製造方法を説明するための模式的な工程別断面図である。
【図２】図２は、実施の形態１に係る半導体装置Ａの素子分離部近傍を表す模式的な部分断面図である。
【図３】図３（ａ）〜（ｄ）は、オーバーエッチング量の低減を説明するための模式的な工程別断面図である。
【図４】図４（ａ）〜（ｆ）は、実施の形態２に係る半導体装置Ａの第１の製造方法を説明するための模式的な工程別断面図である。
【図５】図５は、実施の形態２に係る半導体装置Ａの素子分離部近傍を表す模式的な部分断面図である。
【図６】図６は、実施の形態３に係る半導体装置Ｂの製造方法を説明するための模式的な工程別断面図である。
【図７】図７は、第２の絶縁膜及び素子分離絶縁膜の傾斜角度を説明するための模式的な断面図である。
【図８】図８は、熱処理工程における処理温度と、第２のレジスト膜の傾斜角度との相関を表すグラフである。
【図９】図９は、実施の形態４の固体撮像装置を表す模式的な断面図である。
【図１０】図１０は、実施の形態４の固体撮像装置の変型例を表す模式的な断面図である。
【図１１】図１１は、実施の形態５の固体撮像装置を表す模式的な断面図である。
【図１２】図１２は、ＳＴＩ技術を用いて形成された典型的な固体撮像装置を表す模式的な断面図である。
【図１３】図１３は、典型的な固体撮像装置を表す模式的な断面図である。
【図１４】図１４（ａ）〜（ｄ）は、典型的な固体撮像装置を製造するための製造方法を説明するための模式的な工程別断面図である。
【図１５】図１５（ａ）〜（ｄ）は、典型的な固体撮像装置を製造するための別の製造方法を説明するための模式的な工程別断面図である。
【図１６】図１６（ａ）及び（ｂ）は、それぞれ、図１４及び図１５に示された製造方法を適用して製造された固体撮像装置における素子分離部近傍を表す模式的な部分断面図である。
【符号の説明】
【０１４４】
１，１０１，２０１  基板（第１導電形の半導体基板）
２，１０２，２０２  光検出部（第１の機能素子部）
３，１０３，２０３  トランジスタ部（第２の機能素子部）
４，１０４，２０４  素子分離部
７、１７，１０７，１１７，２０７  素子分離領域
８，１０８，２０８  素子分離絶縁体
１０８ａ，２０８ａ  中央部
１０８ｂ，２０８ｂ  周縁部
１１０    導電膜
１１，１１１，２１１  フォトダイオード
１１ａ，１１１ａ，２１１ａ  表面層
１１ｂ，１１１ｂ，２１１ｂ  光電変換領域
１２，１１２、２１２  容量素子領域
１３，１１３，２１３  転送ゲート電極
１４，１１４，２１４  ソース領域
１５，１１５，２１５  ドレイン領域
１６，１１６，２１６  ゲート電極
１８，１１８，２１８  ゲート絶縁膜
１１８，１２８，１３８，２１８，２２８，２３８  絶縁膜
１１９，１２９，２１９，２２９，２３９  レジスト膜
１２２，１２４  不純物拡散領域
１２８ａ  第１の膜厚部
１２８ｂ  第２の膜厚部
２２９ａ  レジスト膜の中央部
２２９ｂ  レジスト膜の中央部
【図１】
2005228821.tif 000003
【図２】
2005228821.tif 000004
【図３】
2005228821.tif 000005
【図４】
2005228821.tif 000006
【図５】
2005228821.tif 000007
【図６】
2005228821.tif 000008
【図７】
2005228821.tif 000009
【図８】
2005228821.tif 000010
【図９】
2005228821.tif 000011
【図１０】
2005228821.tif 000012
【図１１】
2005228821.tif 000013
【図１２】
2005228821.tif 000014
【図１３】
2005228821.tif 000015
【図１４】
2005228821.tif 000016
【図１５】
2005228821.tif 000017
【図１６】
2005228821.tif 000018