(57)【要約】【課題】電気特性が安定し、素子間でばらつきのない電子放出素子の製造方法を提供する。【解決手段】基板１上に、カソード電極２、該カソード電極２上に配置したカーボン層５、ゲート電極３を形成し、アノード電極４を配置して、カーボン層５に駆動電圧よりも低い電圧を印加する。【選択図】      なし【特許請求の範囲】
【請求項１】
電子放出素子の製造方法であって、
（Ａ）基板表面上に配置されたカソード電極と、該カソード電極上に配置されたカーボン層と、該カソード電極と離間して配置された引き出し電極とを有し、前記カソード電極と前記カーボン層とが積層される方向に、前記カーボン層から電子を放出する、電子放出素子を作製する工程と、
（Ｂ）前記引き出し電極と前記カソード電極間に、前記電子放出素子の駆動時に該素子に印加する電圧よりも高い電圧を印加する工程と、
を有することを特徴とする電子放出素子の製造方法。
【請求項２】
前記カーボン層の表面粗さが、ｒｍｓで、カーボン層の膜厚の１／１０以下であることを特徴とする請求項１に記載の電子放出素子の製造方法。
【請求項３】
前記カーボン層の表面粗さが、ｒｍｓで、１０ｎｍ以下であることを特徴とする請求項１または２に記載の電子放出素子の製造方法。
【請求項４】
前記カーボン層が、表面にダイポール層を有することを特徴とする請求項１〜３のいずれかに記載の電子放出素子の製造方法。
【請求項５】
前記ダイポール層は、前記カーボン層の表面が水素終端されることにより構成されてなることを特徴とする請求項４に記載の電子放出素子の製造方法。
【請求項６】
前記カーボン層が、カーボン母材中に導電性粒子を分散してなることを特徴とする請求項１〜５のいずれかに記載の電子放出素子の製造方法。
【請求項７】
前記導電性粒子がカーボン層の厚み方向に複数個配列する集合体を構成しており、前記カーボン母材の比抵抗が、前記導電性粒子の比抵抗よりも高いことを特徴とする請求項６に記載の電子放出素子の製造方法。
【請求項８】
アノード電極と、
前記アノード電極と離れて位置する基板表面上に配置されたカソード電極と、
前記カソード電極上に配置されたカーボン層と、
前記カソード電極と離間して配置されたゲート電極とを有し、
前記カソード電極と前記カーボン層とが積層される方向に、前記カーボン層から電子を放出する、電子放出素子を複数有する画像表示装置の製造方法であって、
（Ａ）基板表面上に、前記複数の電子放出素子を作製する工程と、
（Ｂ）前記複数の電子放出素子の中から所望の電子放出素子を選択する工程と、
（Ｃ）前記選択された電子放出素子のゲート電極とカソード電極との間に、該素子の駆動時に印加する電圧よりも高い電圧を印加する工程と、
を有することを特徴とする画像表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子放出膜を用いた電子放出素子、該電子放出素子を多数有する画像表示装置の製造方法に関するものである。
【０００２】
【従来の技術】
電子放出素子には、電界放出型（ＦＥ型）や、ＭＩＭ型、表面伝導型の電子放出素子等がある。ＦＥ型には、スピント型と呼ばれる、ゲート電極に開口を設け、その開口内に金属を先鋭化させた（コーン状に形成した）形態や、特許文献１などに開示されるような、開口内に配置した比較的平坦なダイアモンド薄膜（電子放出膜）から電子放出させる形態がある。
【０００３】
これら電子放出素子の応用装置としては、例えば、同一基板上に上記電子放出素子を多数配列して構成したフラットパネルディスプレイが挙げられる。フラットパネルディスプレイなどのように、多数の電子放出素子を配列して利用する場合には、個々の電子放出素子の電子放出特性（特に電圧−電流特性）を揃えることが重要となる。
【０００４】
そこで、スピント型の電子放出素子を用いた例では、特許文献２に開示されるように、電界蒸発を利用して各エミッタ先端の曲率を揃える手法が開示されている。また、表面伝導型電子放出素子を用いた例では、活性化工程を終えた素子に電圧を印加することで、各素子の特性の均一化を図る手法が、特許文献３に開示されている。
【０００５】
また、負性電子親和力を持つダイアモンド表面を電子放出面として利用する電子放出素子が、特許文献４、５、非特許文献１等に開示されている。
【０００６】
【特許文献１】
特開平８−０９６７０３号公報
【特許文献２】
特許第３０９４４５９号公報
【特許文献３】
特許第３０６２９８７号公報
【特許文献４】
米国特許第５２８３５０１号明細書
【特許文献５】
米国特許第５１８０９５１号明細書
【非特許文献１】
Ｖ．Ｖ．ジノフ（Ｚｈｉｎｏｖ），Ｊ．リュー（Ｌｉｕ）等著、「エンヴァイロメンタルエフェクトジエレクトロンエミッションフロムダイアモンドサーフェイセズ（Ｅｎｖｉｒｏｎｍｅｎｔａｌ  ｅｆｆｅｃｔ  ｏｎ  ｔｈｅ  ｅｌｅｃｔｒｏｎ  ｅｍｉｓｓｉｏｎ  ｆｒｏｍ  ｄｉａｍｏｎｄ  ｓｕｒｆａｃｅｓ）」，Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．，Ｂ１６（３），１９９８年５／６月，ｐｐ．１１８８−１１９３
【０００７】
【本発明が解決しようとする課題】
近年、フラットパネルディスプレイにおいては、より高精細の画像表示が求められている。そのため、電子のビーム軌道を制御した、ビーム径の小さな電子放出素子が望まれている。
【０００８】
ビーム径の高精細化には、駆動電界を低く設定することが有利な場合がある。但し、この場合でも、前述のスピント型のように電子放出材先端が先鋭化していると、この形状により、放出された電子ビームが発散され、アノードに到達する電子ビーム径が小さくならない場合がある。電子放出材の先端が比較的平坦であることはビームの発散が小さくてすむという利点がある。
【０００９】
また、電子放出膜が薄膜であることは、フォトリソグラフィー工程が行いやすい、密着性を確保しやすいなど、製造上、有利な場合がある。
【００１０】
また、電子放出素子近傍の凹凸が小さいということは、表面積を小さくでき、水などの吸着量も少なく、複数の電子放出素子を多数有する電子源や画像表示装置とした場合に、高真空にすることが比較的簡単であり、また、真空の安定性がよいなど有利な場合がある。
【００１１】
しかしながら、このような利点を有する表面が平坦な電子放出膜を用いた電子放出素子においては、基板上に多数配列形成する際に、各電子放出素子の電子放出特性がばらついてしまう場合が多かった。
【００１２】
また、さらには、より低い駆動電圧で、より高い電子放出効率をより長く安定に維持できる電子放出膜の開発が望まれている。
【００１３】
本発明の課題は、駆動電圧が低く、ビーム径の制御性がよく、製造上のメリットのある炭素膜を利用した電子放出素子において、電気特性が安定し、複数の素子間でのばらつきが抑えられ、均一性のよい画像表示装置を提供するための電子放出素子の製造方法、さらには、画像表示装置の製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の第１は、電子放出素子の製造方法であって、
（Ａ）基板表面上に配置されたカソード電極と、該カソード電極上に配置されたカーボン層と、該カソード電極と離間して配置された引き出し電極とを有し、前記カソード電極と前記カーボン層とが積層される方向に、前記カーボン層から電子を放出する、電子放出素子を作製する工程と、
（Ｂ）前記引き出し電極と前記カソード電極間に、前記電子放出素子の駆動時に該素子に印加する電圧よりも高い電圧を印加する工程と、
を有することを特徴とする電子放出素子の製造方法である。
【００１５】
前記本発明の製造方法においては、下記の構成を好ましい態様として含むものである。
【００１６】
前記カーボン層の表面粗さが、ｒｍｓで、カーボン層の膜厚の１／１０以下、及び／または、ｒｍｓで、１０ｎｍ以下である。
【００１７】
前記カーボン層が、表面にダイポール層を有し、さらには、該ダイポール層は、前記カーボン層の表面が水素終端されることにより構成されてなる。
【００１８】
前記カーボン層が、カーボン母材中に導電性粒子を分散してなり、さらには、該導電性粒子がカーボン層の厚み方向に複数個配列する集合体を構成し、前記カーボン母材の比抵抗が、前記導電性粒子の比抵抗よりも高い。
【００１９】
本発明の第２は、アノード電極と、
前記アノード電極と離れて位置する基板表面上に配置されたカソード電極と、
前記カソード電極上に配置されたカーボン層と、
前記カソード電極と離間して配置されたゲート電極とを有し、
前記カソード電極と前記カーボン層とが積層される方向に、前記カーボン層から電子を放出する、電子放出素子を複数有する画像表示装置の製造方法であって、
（Ａ）基板表面上に、前記複数の電子放出素子を配置する工程と、
（Ｂ）前記複数の電子放出素子の中から所望の電子放出素子を選択する工程と、
（Ｃ）前記選択された電子放出素子のゲート電極とカソード電極との間に、前記選択された電子放出素子の駆動時に印加する電圧よりも高い電圧を印加する工程と、
を有することを特徴とする画像表示装置の製造方法である。
【００２０】
【発明の実施の形態】
以下に図面を参照して、本発明を説明する。但し、下記の例における、各部材の寸法、材質、形状、その相対配置、及びそれらに伴う駆動手法、駆動電圧などは、本発明の範囲をそれらにのみに限定する趣旨のものではない。
【００２１】
本発明の電子放出素子は、基本構成として、少なくとも（ａ）基板上に配置されたカソード電極及び該カソード電極上に積層された電子放出膜であるカーボン層と、（ｂ）引き出し電極（ゲート電極及び／或いはアノード電極）とを有している。
【００２２】
図１に本発明の電子放出素子の好ましい一実施形態を示す。図１（ａ）は駆動状態の電子放出素子の断面模式図、図１（ｂ）は電子放出素子の平面模式図である。図中、１は基板、２はカソード電極、３はゲート電極、４はアノード電極、５は電子放出膜であるカーボン層、６は駆動電源、７はアノード電源である。電子放出素子としては、カソード電極２とゲート電極３の間に駆動電圧Ｖｇ［Ｖ］を印加すると同時に、アノード電極４にＶｇよりも高い電圧Ｖａ［Ｖ］を印加することにより、カーボン層５から電子が放出され、電子放出電流Ｉｅ［Ａ］が流れる。
【００２３】
尚、図１に示した例においては、３端子構造としたが、図１（ａ）に示した構成からゲート電極３を省き、いわゆる２端子構造とすることもできる。この場合には、アノード電極４が引き出し電極となる。
【００２４】
カーボン層５は、カーボンを主成分とする電子放出層であり、該カーボン層５はスピント型などで一般的に使用されるモリブデンなどの金属を主成分とする膜に比べ駆動電界（電子放出に必要な電界強度）を下げることができる。カーボンを主成分とする層（電子放出層）とは、層中においてカーボンの含有量が一番多いものをさす。他の元素としては、後述するように金属の粒子を含む場合や、水素を含有する場合もある。勿論、本発明においては、炭素のみで構成される層を除外するものではない。
【００２５】
特に、カーボン層５としては、図２に模式的に示すように、導電性粒子８を多数カーボン母材１０中に含んでなるカーボン層５が好ましく、該カーボン母材１０の比抵抗は、導電性粒子８の比抵抗よりも高く設定される。そのため、基本的には、カーボン母材１０は誘電体で構成され、導電性粒子８は導電体で構成される。望ましくは、カーボン母材１０の比抵抗を導電性粒子８の比抵抗の１００倍以上に設定することで、より低電界で電子放出を行うことができる。尚、上記カーボン母材１０は、カーボン層５から導電性粒子８を除いたものを指すものであり、また、炭素を主成分とするものである。また、カーボン母材１０は、金属元素や水素を含有する場合もあるし、炭素のみで構成される層を除外するものでもない。
【００２６】
図２の構成において用いられる導電性粒子８としては、金属粒子が好ましく用いられ、金属種としてはＶＩＩＩ族元素が好ましい。さらに好ましくは、炭素に対し触媒性を有する金属が好ましく、具体的には、Ｃｏ、Ｎｉ、Ｆｅの中から選択された少なくとも１つの金属を含むことが好ましい。特には、Ｃｏが好ましい。Ｎｉ、Ｆｅ、Ｃｏと炭素ではバンド障壁が少ないため、電子注入における障害が少ない。また、導電性粒子８は、上記金属の単結晶を主成分とすることがより大きな放出電流密度を実現する上で好ましい。
【００２７】
また、この形態の場合における、カーボン母材１０の抵抗率としては、１×１０Ωｃｍ以上１×１０１４Ωｃｍ以下の範囲が好ましく、１×１０７Ωｃｍ以上１０１４Ωｃｍ以下の範囲がさらに好ましい。また、カーボン層５中にはｓｐ２結合とｓｐ３結合の双方を有することが好ましい。特にグラファイトのミクロな構造（グラフェン）と、ｓｐ３結合を含有するバンド構造とを持つカーボン層であれば、もともと電界集中が少なくても電子放出特性は良好である。そのため、上記カーボン母材１０の中に導電性粒子８を後述する構成に配置することで、さらなる電界集中の効果を付加することができ、特に好ましい電子放出特性を実現できる。ただし、前述したように、カーボン層５自体の抵抗は高く、実質的に絶縁体として機能することは重要である。そのため、上記カーボン層５の主成分が、例えばダイアモンドライクカーボン（ＤＬＣ）等のアモルファスカーボンであると、１×１０Ωｃｍ以上１×１０１４Ωｃｍ以下程度の抵抗率を得ることができ、誘電体として機能することができるので好ましい。
【００２８】
図２の構成において、複数の導電性粒子８は、カーボン母材１０中に必ずしも均一に分散しているわけではなく、図２に示したように、ある程度の個数からなる集合体（粒子群）９になっており、その集合体９がカーボン母材１０中において離散的に配置されている。各集合体９間の間隔は、カーボン層５の平均膜厚以上離れていることが好ましい。尚、カーボン層５の平均膜厚は、カソード電極２の表面もしくは基板１の表面を基準として定義される。離れる間隔（各集合体９間の間隔）としては、具体的には、カーボン層５の平均膜厚の１倍以上であり、好ましくは１．５倍〜１０００倍である。これを超える範囲になると、カーボン層５中の電子放出点密度（ＥＳＤ）が、画像表示装置に要求される電子放出素子の特性を満たすことが難しくなる。
【００２９】
このように、各集合体９が十分に離れることにより、電子放出のためのしきい値（しきい電圧）を下げることができる。これは、集合体９同士が離れることで、各々の集合体９への電界集中を増大させる効果があるためである。尚、本発明においては、図２に示すように、各集合体９間に、集合体９を形成していない導電性粒子８が存在する場合もある。
【００３０】
そして、各々の集合体９を構成する複数の導電性粒子８は、カーボン層５の膜厚方向（カソード電極２側からカーボン層５の表面側に向かう方向）に、実質的に並ぶように配置していることにより、各集合体９に電界を集中させることができる。
【００３１】
カーボン層５の膜厚方向に並ぶ導電性粒子８の数に制限はなく、少なくとも２個以上であればよい。例えば、カーボン層５の膜厚方向に隣り合う２つの粒子が並んでいれば、この隣り合う２つの粒子の一方が他方よりもカソード電極２の表面（或いはカーボン層５の表面）に近い位置に配置されていれば良い。しかし、電子放出のためのしきい値をより低くする上で、好ましくは、カーボン層５の膜厚方向に３個以上が配置されることが好ましく、特に、カソード電極２の表面（カーボン層５の表面）に対して垂直に並んでいることが好ましい。
【００３２】
また、１つの集合体９内において隣り合う導電性粒子８同士は、５ｎｍ以下の範囲内に配置されることが好ましい。この範囲を超えると、電子放出のためのしきい値が極端に上がり始め、十分な放出電流を得ることも難しくなる。また、各集合体９において、隣り合う粒子同士は接触していても良い。粒子の平均粒径を超えて間隔があくと電界集中は起こりにくくなるため好ましくない。また、本発明のように、カーボン層５中に含まれる導電体は粒子状であるため、例え隣り合う粒子同士が接触したとしても隣り合う粒子間の抵抗は高くなる。そのため、カーボン層５内に存在する、１つ１つの電子放出点における、放出電流の極端な上昇を抑制することができ、電子放出を安定に行えると推測される。
【００３３】
また、導電性粒子８は実質的にカーボン層５中に完全に埋め込まれていることが好ましいが、一部カーボン層５の表面から露出していても良い。そのため、カーボン層５の表面凹凸は、ｒｍｓ（ＪＩＳ規格）で、カーボン層５の平均膜厚の１／１０以下であることが好ましい。この構成であればカーボン層５の表面粗さに起因する電子ビームの発散を極力抑えることができる。また、上記構成によれば、導電性粒子８の表面が真空中に存在するガスの影響を受けづらいので、安定な電子放出にも寄与していると推測される。
【００３４】
上記した構成の電子放出素子においては、誘電体のカーボン母材１０中に、導電体からなる導電性粒子８による伝導経路が部分的（離散的）に形成されていると推測される。そのため、表面が平坦なカーボン層５に対して従来必要であったコンディショニングのような前処理が不要となり、部分的破壊やダメージを受けることなく良好な電子放出を実現することができる。但し、単なる伝導経路、即ちカーボン層５の全体に渡って均一に導電性粒子８が分散されると、電子放出のためのしきい値が高くなってしまう。また、各集合体９の間隔が開き過ぎるとディスプレイに用いる電子放出素子として必要な電子放出電流並びにその電子放出電流を安定に行うために必要な電子放出点密度を得ることができない。結果、安定な電子放出及び安定な表示画像を得ることができなくなってしまう。このため、カーボン層５中の導電性粒子８の密度は、１×１０１４個／ｃｍ３以上５×１０１８個／ｃｍ３以下であることが好ましく、さらには、１×１０１５個／ｃｍ３以上５×１０１７個／ｃｍ３以下であるとより低い電界での電子放出を実現することができる。また、同様の理由で、カーボン母材１０の主元素に対する導電性粒子８の主元素の濃度が、０．００１ａｔｍ％以上１．５ａｔｍ％以下の範囲が実用範囲であるが、さらには０．０５ａｔｍ％以上１ａｔｍ％以下であるとより低い電界での電子放出を実現することができる。上記範囲を超えると、上述したように、電子放出のためのしきい値が高くなってしまう。また、印加する駆動電圧が高くなり、結果、放電破壊を引き起こす場合も生じてしまったり、或いは十分な電子放出点密度が得られなくなる。そのため、画像表示装置に必要な放出電流密度を確保できなくなってしまう。
【００３５】
ここで、上記数値範囲について説明する。集合体９がカーボン層５中に存在する数を、導電性粒子８の密度の関数として図３、図４に示す。尚、図中のＸは１つの集合体９を構成する導電性粒子８数である。
【００３６】
カーボン層５中の導電性粒子８の密度をＰ個／ｃｍ３、カーボン層５の膜厚をｈ、導電性粒子８の平均半径をｒとすると、膜厚方向に導電性粒子８が接続する領域（集合体９）の個数Ｅは２ｒＰ（８ｒ３Ｐ）（ｈ／２ｒ−１）／ｃｍ２である。図３はｒ＝２ｎｍの時のグラフであり、図４はｒ＝５ｎｍの時のグラフである。尚、ここで、ｒは導電性粒子８の平均粒径の半分の値を示しており、詳しくは後述するが、該平均粒径は１〜１０ｎｍが好ましい。
【００３７】
集合体９に電界集中が起こりうる密度で、且つ、Ｅを多く設定するのが好ましい。電界集中のために導電性粒子８が２個以上重なり、且つその個数Ｅが１×１０２個／ｃｍ２以上、好ましくは１×１０４個／ｃｍ２以上となるには、ｒ＝２ｎｍの場合、Ｐ＝１×１０１４個／ｃｍ３を満たせば良い。また、Ｅが１×１０４個／ｃｍ以上となるには、ｒ＝５ｎｍの場合、最低でもＰ＝１×１０１４個／ｃｍ３を満たせば良い。一方で、Ｐが５×１０１８個／ｃｍ３を超えると、導電性粒子８が多すぎて、カーボン層５が単なる導電体となったり、集合体９への電界集中が起こりにくくなる。そのため、ＥＳＤが少なくなり電流密度も減少し、電子放出特性には好ましくない。
【００３８】
カーボン層５の膜厚や導電性粒子８の大きさにもよるが、導電性粒子８の大きさを数ｎｍで制御し、カーボン層５の膜厚を数十ｎｍとすると、おおむねＰの範囲としては、１×１０１４個／ｃｍ３≦Ｐ≦５×１０１８個／ｃｍ３が好ましい。導電性粒子８の平均粒径（２ｒ）が１〜１０ｎｍであり、該導電性粒子８の主元素がＣｏである場合、上記条件を満たすカーボン層５中のＣｏ濃度は０．００１ａｔｍ％以上１．５ａｔｍ％以下となる。理想的にはＰの範囲は、１×１０１５個／ｃｍ３≦Ｐ≦５×１０１７個／ｃｍ３が好ましい。例えば図３の例では、各集合体９が導電性粒子８が２個以上重なることで形成される場合、集合体９の個数Ｅは、１×１０４個／ｃｍ３以上１×１０１０個／ｃｍ３以下である。
【００３９】
ここで、電界集中に関して図５を用いて説明する。伝導経路の高さをｈ、電子放出部の半径をｒとすると（２＋ｈ／ｒ）倍となる電界集中が生じ、さらにその先のミクロな形状により、同様な電界集中因子βの電界集中が生じ、総合的にはその掛け算（２＋ｈ／ｒ）βなる電界集中がおきる。従って、上述した形態を採用することにより、本発明の電子放出素子においては、より電子放出のしやすい電子放出膜を構成することができると考えられる。
【００４０】
一方、放出されるビームの形状は、カーボン層５の膜厚、導電性粒子８の大きさや形状、電界等の設計にもよるが、カーボン層５の膜厚が１００ｎｍ以下の薄い膜厚の場合、非発散ビームを形成する上において重要である。さらに構造的なストレスも少なく、薄膜プロセスに適している。導電性粒子８の大きさを大きくして同じ割合で膜厚が厚くなると、集合体９のお互いの距離も遠くなり、単位面積あたりの電子放出点の数が少なくなってしまう。１００ｎｍ以下の薄い膜厚に対する、導電性粒子８の大きさは数ｎｍ（１〜１０ｎｍ）が理想であり、カソード電極２側からカーボン層５の表面に向けて数個の導電性粒子８が配列する形態が好ましい。
【００４１】
さらに、カーボン層５の応力を緩和するには水素を混入させて、その応力を緩和するのがよい。例えばＤＬＣのような炭素を主成分とした膜は硬度が硬く、応力も強い。従って、熱処理を含むプロセス適合性は必ずしも良くない。電子放出膜としては良質でも電子放出素子として、さらには電子源としてはプロセス的に不安定な場合には使用できないという課題も有り、水素による応力緩和によりプロセス製造上で安定な膜が形成できる事も重要である。このため、カーボン層５の炭素元素に対して、０．１ａｔｍ％以上の水素元素を含ませることで応力緩和を起こすことができ、特に１ａｔｍ％以上含ませた際にはこの緩和が強く、硬度及びヤング率を小さくすることができる。但し、炭素元素に対する水素元素の比率が２０ａｔｍ％を超えると電子放出特性が悪くなり始めるので、実質的な上限は２０ａｔｍ％である。
【００４２】
また、本発明に好ましく適用できる別のカーボン層５としては、図６に示すように、カソード電極２の表面にカーボン層５を配し、さらに該カーボン層５の表面にダイポール層１１を形成したものが挙げられる。また、この形態の場合における、カーボン層５の抵抗率としては、１×１０Ωｃｍ以上１×１０１４Ωｃｍ以下の範囲が好ましく、１×１０７Ωｃｍ以上１×１０１４Ωｃｍ以下の範囲がさらに好ましい。
【００４３】
尚、ここでは、ダイポール層１１として、カーボン層５の表面（真空との界面）が水素で終端された形態例を示すが、本発明におけるダイポール層１１を形成する材料は水素に限定されるものではない。カーボン層５の表面を終端する材料は、カソード電極２と引き出し電極（ゲート電極及び／またはアノード電極）との間に電圧を印加していない状態下において、カーボン層５の表面準位を下げるものであればよいが、好ましくは水素が用いられる。一般に水素原子１３はわずかながら正に分極（δ＋）する。これにより、カーボン層５表面の原子（この場合は炭素原子１２）はわずかながら負に分極（δ−）され、ダイポール層（電気二重層）１１が形成される。
【００４４】
上記したダイポール層１１を有する電子放出膜からの電子放出原理を図７のバンド図を使用して説明する。図７（ａ）は、引き出し電極２３に電圧を印加していない場合、図７（ｂ）は、引出し電極２３に電圧を印加した場合である。引き出し電極２３とは、ゲート電極やアノード電極、または、その両者を合わせたものである。図中、２はカソード電極、５はカーボン層、２３は引き出し電極、２４は真空障壁、２５は電子、２６はダイポール層がその表面に形成された絶縁層と真空の界面である。
【００４５】
前述のダイポール層により、図７（ａ）のように、カソード電極２と引き出し電極２３との間に駆動電圧が印加されていないにもかかわらず、前記絶縁層の表面には、電気二重層の電位δ［Ｖ］が印加されているのと等価の状態が形成される。
【００４６】
図７（ｂ）に示すように、カソード電極２と引き出し電極２３との間に駆動電圧Ｖ［Ｖ］を印加すると、カーボン層５の電位降下は進行し、これと連動して、真空障壁２４も引き下げられる。駆動電圧Ｖ［Ｖ］によって、カーボン層５をトンネルできる膜厚に適宜設定する（好ましくは１０ｎｍ以下）と、カソード電極２から供給された電子２５の、前記カーボン層５を通りぬける空間的な距離も縮めることができ、結果、トンネル可能な状態となり、真空への電子放出が実現される。
【００４７】
また、カーボン層５の表面を終端する材料は、カーボン層５の表面準位を、カソード電極２と引出し電極２３との間に電圧を印加していない状態下において、０．５ｅＶ以上好ましくは１ｅＶ以上引き下げるものであることが好ましい。但し、本発明の電子放出素子においては、カソード電極２と引出し電極２３との間に駆動電圧を印加している時及び駆動電圧を印加していない時の両方において、カーボン層５の表面の準位は正の電子親和力を示す必要がある。
【００４８】
また、カーボン層５の膜厚は、駆動電圧によって決めることができるが、好ましくは２０ｎｍ以下、さらに好ましくは１０ｎｍ以下に設定される。また、カーボン層５の膜厚の下限としては、駆動時に、カソード電極２から供給された電子が、トンネルすべき障壁（カーボン層５と真空障壁２４）を形成していれば良いが、成膜再現性などの観点から好ましくは１ｎｍ以上に設定される。
【００４９】
このように、カーボン層５が常に正の電子親和力を示すことで、選択時と非選択時での明確な電子放出量のオン・オフの比を確保することができる。
【００５０】
また、さらに、図６に示す形態のカーボン層５が、図２で説明したように、導電性粒子８を配置したものであっても良い。即ち、図２に示したカーボン層５の表面に図６に示すダイポール層１１を形成した形態であっても良い。
【００５１】
次に、図８を用いて、本発明の製造工程の一例を示す。
【００５２】
本発明の製造工程では、電子放出素子を作製する工程と、特性調整工程とを含む。特性調整工程は、作製した電子放出素子の電子放出特性の安定化及び或いは電子放出特性の均一化を行う工程であり、カーボン層５に最大印加電界Ｅｍａｘを与える工程である。
【００５３】
上記製造工程を終了した後、駆動工程において、電子放出素子のカーボン層５に与えられる印加電界Ｅは、常に、Ｅ＜Ｅｍａｘになる。
【００５４】
ここで、カーボン層５にかかる印加電界Ｅについて説明する。電子放出膜にかかる電界は、素子構造と駆動状態及び駆動電圧によって決定され、電子放出膜の位置によっても、異なる。
【００５５】
カーボン層５に印加される電界は、大まかにはＥａとＥｇとが指針となる。電子放出素子とアノード電極４との間に印加される平均的な電界（Ｅａａｖ［Ｖ／μｍ］）は、アノード電圧をＶａ［Ｖ］（典型的にはカソード電極２の電位とアノード電極４の電位との差で定義される）とし、カソード電極２（或いはカーボン層５）とアノード電極４との間の距離をＨ［μｍ］とすると、Ｅａａｖ＝Ｖａ／Ｈ［Ｖ／μｍ］と定義することができる。
【００５６】
また、カソード電極２とゲート電極３との間に印加される平均的な電界（Ｅｇａｖ［Ｖ／μｍ］）は、カソード電極２とゲート電極３との間に印加される電圧をＶｇ［Ｖ］とし、カソード電極２（或いはカーボン層５）とゲート電極３との間の距離をｗとすると、Ｅｇａｖ＝Ｖｇ／ｗ［Ｖ／μｍ］と定義することができる。
【００５７】
さらに電子放出素子（電子放出膜）の構造や、カーボン層の位置によっても上記Ｅａ及びＥｇは異なり、Ｅａ＝βａ×Ｅａａｖ、Ｅｇ＝βｇ×Ｅｇａｖとなる。βａ、βｇは、電界増強定数であり、１以上の数値である。アノード電極４が、素子と平行に配置される場合、βａ≒１である。βｇは素子の構造によって大きく異なり、電子放出部材自体が先鋭化されるとβｇは数千倍になる場合もある。本発明におけるように比較的平坦な膜を使用した場合では、βｇは小さくなるが、構造によっては数倍に増強される。
【００５８】
スピント型や表面伝導型のような電子放出素子の場合、通常Ｅｇａｖ＞Ｅａａｖであり、電子放出部に印加される電界は、ゲート電極３とカソード電極２との間に印加される電圧で形成される電界（Ｅｇ）が支配的であり、Ｅａの関与はほとんどないか小さい。
【００５９】
βｇはゲート電極３に最も近いカーボン層５の部分において大きく、ゲート電極３から距離が離れるほどβｇは急激に小さくなる。従って、最大電界Ｅｍａｘが印加されるカーボン層５の場所は、必然的に大きいβｇが印加される場所となる。
【００６０】
一方、本発明にかかるカーボン層５のような、しきい電界（電子放出膜から電子が放出され始めるのに必要な電界強度）の低い電子放出膜では、駆動時におけるＥｇを小さくできる。従って、Ｅａを小さくしても駆動は十分可能となる。但し、Ｅａを小さくすることには問題もある。例えば、蛍光体を使用した画像形成装置では、Ｅａを小さくする（Ｖａを下げる）ことは、蛍光体の効率及び寿命の観点においては、必ずしも有効ではない。
【００６１】
従って、しきい電界の低い電子放出膜で駆動を行う場合、Ｅｇａｖ／Ｅａａｖは、１〜数１０になる場合がある。この場合、電子放出材（電子放出膜）に印加される最大印加電界ＥｍａｘはＥａの関与も相当受けることになる。
【００６２】
特に、電子放出膜をアノード電極４と平行に且つ露出して構成すると、Ｅａの影響は大きく、ゲート電極３に近接していない電子放出膜部分にも電界がかかる場合もある。
【００６３】
即ち、本発明における最大印加電界Ｅｍａｘは、３端子構造の場合においては、ゲート電極３とアノード電極４のうち、ゲート電極３のみ或いはアノード電極４のみ、または、その両者で与えられるものである。また、当然であるが、本発明における最大印加電界Ｅｍａｘは、２端子構造の場合においては、引き出し電極（アノード電極４）のみで与えられる。
【００６４】
尚、本発明においては、３端子構造の電子放出装置（即ち、アノード電極４と、ゲート電極３と、カソード電極２と、カーボン層５とで構成される電子放出装置）の場合には、ゲート電極３及び／或いはアノード電極４を「引き出し電極」と呼ぶことができる。また、２端子構造の電子放出装置（即ち、アノード電極４と、カソード電極２とカーボン層５とで構成される電子放出装置）の場合には、アノード電極４を「引き出し電極」と呼ぶことができる。
【００６５】
図９に、本発明に好適な図１の形態の電子放出素子を例に挙げて電子放出素子を作製する工程の一例を示す。
【００６６】
（工程１）
先ず予め、その表面を十分に洗浄した、石英ガラス、Ｎａ等の不純物含有量を減少させたガラス、青板ガラス、基板表面にＳｉＯ２を積層した積層体からなる基板、セラミックスの絶縁性基板のうち、いずれか一つを基板１として用い、基板１上に導電性膜３１（カソード電極２及びゲート電極３となるべき部材）を積層する（図９（ａ））。
【００６７】
導電性膜３１は、蒸着法、スパッタ法等の一般的真空成膜技術により形成される。導電性膜３１の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料等から適宜選択される。導電性膜３１の厚さとしては、数十ｎｍから数ｍｍの範囲で設定され、好ましくは数百ｎｍから数μｍの範囲で選択される。
【００６８】
（工程２）
次いで、図９（ｂ）に示すように導電性膜３１上に部分的にマスク３２を作製する。マスクの作製方法は、フォトリソグラフィー法等が利用される。
【００６９】
（工程３）
さらに、カーボン層５を作製する（図９（ｃ））。カーボン層５は、平坦性のよいことが好ましい。具体的には、表面粗さが、ｒｍｓで、カーボン層５の平均膜厚の１／１０以下であることが好ましい。また、ｒｍｓの値では１０ｎｍ以下、さらに望ましくは、１ｎｍ以下であることが好ましい。
【００７０】
平坦性がいいと、先鋭化による電界増強効果がないため、一般には、しきい電界が高くなる傾向にある。そのために、既に図２や図６を用いて詳述したカーボン層５のように、放出機構を工夫した電子放出膜が有効になる。
【００７１】
尚、ｒｍｓは、平均線から測定曲線までの偏差の二乗を平均した値の平方根で表す、ＪＩＳ規格である。
【００７２】
ここでいうカーボン層５の表面粗さは、平坦な基板上（例えばＳｉ基板）に積層された場合の粗さであって、導電性膜３１に積層した場合の表面粗さではない。しかしながら、電子ビームの広がりをなくすのに有効なのは、電極上のカーボン層の表面粗さであり、それを含めてｒｍｓが小さいことは有効である。
【００７３】
（工程４）
フォトリソグラフィー法によりカソード電極２とゲート電極３を分離するため、フォトレジストマスク３３にてパターニングを行う（図９（ｄ））。
【００７４】
（工程５）
次いで、エッチング処理を行いカソード電極２とゲート電極３を分離する（図９（ｅ））。導電性膜３１及びカーボン層５のエッチング工程は平滑であるようなエッチング面が望ましく、それぞれの材料に応じて、エッチング方法を選択すれば良い。ドライエッチングでもウエットエッチングでも構わない。
【００７５】
（工程６）
マスク３２、３３の除去により、図９（ｆ）に示す形態（図１に示した形態）の電子放出素子を形成することができる。
【００７６】
通常、カソード電極２とゲート電極３との間の距離ｗ（図１参照）は素子を構成する材料や抵抗値、カーボン層５の電気的特性、必要とする電子放出ビームの形状により適宜設定される。通常、ｗは数百ｎｍ以上、１００μｍ以下に好ましくは設定される。
【００７７】
最後に各種の後処理により、電子を出やすくする工程を付加することもできる。後処理の一例としては、アニール処理、プラズマ処理などがある。このような後処理は、図６に示したような表面終端（ダイポール層形成）を形成する場合には、特にこの段階で好ましく行われる。
【００７８】
（工程７）
次に、本発明の特徴である、特性調整工程を行う。
【００７９】
特性調整工程は、前述したように、電子放出特性の安定化及び或いは電子放出特性の均一化を行う工程である。これは、本発明にかかる特性調整工程が、製造工程で得られた電子放出素子（電子放出装置）のＩ−Ｖ特性（電流−電圧特性）を、所望のＩ−Ｖ特性にまで変化させる工程であることに起因する。
【００８０】
そして、特性調整工程は、カーボン層５に最大印加電界Ｅｍａｘを与える工程と換言することができる。尚、ここで言う「最大印加電界」とは、この特性調整工程以前にカーボン層５に印加された電界よりも高い電界強度を意味するが、本発明においては、この特性調整工程以前に電界が印加されることを前提とする趣旨のものではない。また、本発明の特性調整工程は、カーボン層５からの電子放出を伴うものである。
【００８１】
カーボン層５に最大印加電界Ｅｍａｘを与える場合には、初めから最大印加電界Ｅｍａｘを与えるのではなく、徐々にカーボン層５に与える電界を上昇させて最大印加電界Ｅｍａｘまで印加することにより行うことが安定に特性調整工程を行う上で好ましい。
【００８２】
また、上記のように最大印加電界Ｅｍａｘを与える工程は、カーボン層５から放出される電流値を最大にすることと等価と見なすことができる。この観点からは、本発明の特性調整工程は、カーボン層５に最大電流Ｉｍａｘを放出させる工程と換言することもできる。本発明の特性調整工程においては、カーボン層５から放出される電流値を徐々に上昇させることによって行うことが好ましい。
【００８３】
また、例えば、電子放出素子を適用する電子放出装置が、３端子構造（アノード電極とカソード電極とゲート電極の３つの電極を有する）の場合には、実際に当該装置を駆動する際における、上記３つの電極の互いの相対配置と同じ相対配置下で、上記特性調整工程を行うことが好ましい。このことは２端子構造の電子放出装置或いは４端子構造の電子放出装置においても同様である。また、電子放装置（例えばフラットパネルディスプレイ）の電子放出素子に本発明の特性調整工程を適用する場合には、フラットパネルディスプレイは、一般にアノード電極４を搭載するフェースプレートと電子放出素子を搭載するリアプレートとを対向させて封着したパネルを用いるため、このパネルを封着した後に上記特性調整工程を行うことが好ましい。もちろん、パネルを封着する前に、特性調整工程用のアノード電極４を、実際のパネルにおけるアノード電極４とリアプレート間の距離に等しい距離に配置して、特性調整工程を行ったあとに、パネル用のアノード電極４を搭載するフェースプレートと特性調整工程を経た電子放出素子を搭載するリアプレートとを封着してパネルを形成することもできる。
【００８４】
このような相対配置関係の下で特性調整工程を行う場合には、最大印加電界Ｅｍａｘを与える工程は、実効的には、電子放出膜から電子を放出させるためにカソード電極２と引き出し電極との間に最大電圧Ｖｍａｘを印加する工程と見なすことができる。最大電圧Ｖｍａｘで行う場合が、最も簡易に特性調整工程を行うことになるので最も好ましい。また、最大電圧Ｖｍａｘを印加する場合にも、カソード電極２と引き出し電極との間に印加する電圧は徐々に上昇させて行くことが好ましい。
【００８５】
また、上記の例では、電子放出装置を構成する各電極の相対位置と同じ相対位置において、特性調整工程を行う例を示したが、本発明は上記相対位置に限定されるものではない。即ち、例えば、電子放出装置を構成する各電極の相対位置を考慮した上で、実際に当該装置を駆動する際に、電子放出素子のカーボン層５に印加される電界強度よりも高い電界強度を該カーボン層５に印加すればよい。そのため、パネルの封着工程の前に上記特性調整工程を行う場合において、例えばアノード電極４を、封着工程後のアノード電極４の位置よりも、リアプレートから遠ざける代わりに、アノード電極４の電圧を上げることでＥｍａｘの印加を実現することもできる。
【００８６】
次に、図１０、図１１を用いて、本発明の特徴である、「特性調整工程」について具体例を説明する。
【００８７】
図１０（ａ）は最大印加電圧Ｖｍａｘを、カーボン層５に印加する場合における、本発明の特性調整工程（図１０（ａ）中、矢印で示される期間）の一例である。
【００８８】
また、図１０（ｂ）、（ｃ）は図１０（ａ）の特性調整工程を終えた後の電子放出素子の駆動方法（図１０（ｂ）、（ｃ）中の矢印で示される期間）の一例であり、Ｖａ、Ｖｇともに印加して、最大印加電圧を与える例である。
【００８９】
図１０（ａ）では、一定のアノード電圧Ｖａ［Ｖ］をアノード電極４に与えた状況下で、カソード電極２とゲート電極３との間に、パルス電圧Ｖｇ［Ｖ］を、波高値をＶｇ２まで徐々に上昇させることで特性調整工程を行う例を示している。
【００９０】
図１０（ｂ）は、上記特性調整工程を終えた電子放出素子を電圧変調により駆動する例であり、一定のアノード電圧Ｖａをアノード電極４に与えた状態下で、カソード電極２とゲート電極３間にパルス電圧Ｖｇを、波高値がＶｇ３＜Ｖｇ２を満たすように、Ｖｇ３を最高電圧とする例である。
【００９１】
図１０（ｃ）は、パルス幅変調により駆動する例であり、一定のアノード電圧Ｖａをアノード電極４に与え、駆動電圧はＶｇ３（＜Ｖｇ２）である。
【００９２】
図１０（ｂ）、（ｃ）はいずれも駆動時には、カーボン層５に最大印加電界Ｅｍａｘ未満の電界しか印加されない。
【００９３】
いずれの工程においても、Ｖｇはパルス電圧を示したが、本発明においては、パルス電圧に限定されず、ＤＣ（直流電圧）であってもかまわない。しかしながら、特性調整工程においては、定電圧のパルスを繰り返し印加することで行うこともできるが、電圧を徐々に上昇させて繰り返し印加することが好ましい。
【００９４】
一方、上記特性調整工程を終えた電子放出素子をパルス電圧を印加して駆動する場合は、好ましくは、Ｅｍａｘを与える工程で用いたパルス条件より、短いパルス幅或いは、小さいデューティー（パルス幅／パルス周期）とすることが望ましい。特性調整工程に要する時間は、数ｍｓｅｃ〜数分であって、カーボン層５の種類により幅があり、適宜決定される。
【００９５】
図１１は、上記した本発明の特性調整工程を経た電子放出素子の電気特性を示すグラフであり、最大印加電圧Ｅｍａｘを与える工程における、アノード電圧Ｖａを印加した状態での、カソード電極２とゲート電極３間の電圧Ｖｇに対する放出電流Ｉｅの特性の変化を示す図である。
【００９６】
実線３６はカソード電極２とゲート電極３間の印加電圧をＶｇ１まで上昇させた後に一度０［Ｖ］まで下げた後に再びＶｇ１まで上昇させた際の電気特性である。実線３７は駆動電圧をＶｇ２まで上昇させた後に一度０［Ｖ］まで下げた後に再びＶｇ２まで上昇させた際の電気特性である。電子放出のために必要なしきい電界は、実線３６に比べ高くなり、そのＩｅの量も異なっている。尚、破線は０［Ｖ］からＶｇ２まで一度も電圧を下げずに上昇させた場合における、印加電圧に対する放出電流値をプロットしたものである。
【００９７】
また、図１１において、一度Ｖｇ２を印加した後に、０［Ｖ］まで下げた後（特性調整工程を終えた後）に、駆動電圧をＶｇ２まで印加した後のＶｇ２までの電気特性は、図１１の実線３７と実質的に同じ曲線をたどる。また、以後、０［Ｖ］からＶｇ２まで電圧を変化させても当該電気特性は実質的に変化しない。
【００９８】
本発明において、特性調整工程を経ることにより、電子放出素子の電気特性が安定し、しきい電界が高くなる理由は、製造工程直後に存在していた、低電界で電子放出し得るような不安定な電子放出点が特性調整工程により消滅し、放出電流が安定化することによるものと推定される。それを裏づけることとしては、電気特性測定中に放出点の観察を行うと、実線３６と実線３７とでは、放出点像が異なり、一旦実線３７の工程を経た後は、放出点像は変化しない。
【００９９】
このように、駆動前に最大印加電界Ｅｍａｘを印加することにより、カーボン層５の電子放出特性を安定化し、電気特性を固定させることができる。そして、本発明において重要な点は、この特性調整工程を行った後で、電子放出素子を駆動する（電子を放出させる）際には、上記特性調整工程における放出電流の最大値（実効的には、上記特性調整工程において電子を放出させる際に印加した最大の電界強度、または、特性調整工程において電子を放出させる際に印加した最大の電圧）を超えないようにして駆動する。この様に駆動することにより、上記特性調整工程で得たＩ−Ｖ特性を維持することができる。但し、ここで言う「特性調整工程で得たＩ−Ｖ特性の維持」とは、経時的な電子放出素子のＩ−Ｖ特性の劣化を起こさないことを意味するものではない。
【０１００】
次に本発明を適用した電子放出素子の応用例について以下に述べる。本発明の電子放出素子の複数個を基体上に配列し、例えば電子源、或いは画像表示装置などの電子放出装置が構成できる。
【０１０１】
電子放出素子の配列については、種々のものを採用することができる。一例として、電子放出素子をＸ方向及びＹ方向に行列状に複数個配し、同じ行に配された複数の電子放出素子を構成するカソード電極２或いはゲート電極３の一方を、Ｘ方向の配線に共通に接続し、同じ列に配された複数の電子放出素子を構成するカソード電極２或いはゲート電極３の他方を、Ｙ方向の配線に共通に接続するいわゆるマトリクス配置がある。
【０１０２】
以下、本発明を適用可能な電子放出素子を複数配して得られるマトリクス配置の電子源について、図１２を用いて説明する。図１２において、４１は電子源基体、４２はＸ方向配線、４３はＹ方向配線である。４４は本発明による電子放出素子である。
【０１０３】
ｍ本のＸ方向配線４２は、Ｄｘ１，Ｄｘ２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は、適宜設計される。Ｙ方向配線４３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配線よりなり、Ｘ方向配線４２と同様に形成される。これらｍ本のＸ方向配線４２とｎ本のＹ方向配線４３との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している（ｍ，ｎは、共に正の整数）。
【０１０４】
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたＳｉＯ２等で構成される。例えば、Ｘ方向配線４２を形成した基体４１の全面或いは一部に所望の形状で形成され、特に、Ｘ方向配線４２とＹ方向配線４３の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。Ｘ方向配線４２とＹ方向配線４３は、それぞれ外部端子として引き出されている。
【０１０５】
電子放出素子４４を構成するカソード電極２、ゲート電極３は、ｍ本のＸ方向配線４２とｎ本のＹ方向配線７３とによって電気的に接続されている。
【０１０６】
Ｘ方向配線４２とＹ方向配線４３を構成する材料、結線を構成する材料及びカソード電極、ゲート電極を構成する材料は、その構成元素の一部或いは全部が同一であっても、またそれぞれ異なってもよい。カソード電極２、ゲート電極３を構成する材料と配線材料が同一である場合には、配線４２，４３はそれぞれカソード電極配線、ゲート電極配線と総称でいうこともできる。
【０１０７】
Ｘ方向配線４２には、Ｘ方向に配列した電子放出素子４４の行を選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Ｙ方向配線４３には、Ｙ方向に配列した電子放出素子４４の各列を入力信号に応じて、変調するための不図示の変調信号発生手段が接続される。各電子放出素子４４に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。尚、ここでは、ゲート電極３に走査信号を印加し、カソード電極２に変調信号を印加した例を示したが、ゲート電極３に変調信号を、カソード電極２に走査信号を印加する形態であってもよい。
【０１０８】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。このような単純マトリクス配置の電子源を用いて構成した画像表示装置について、図１３を用いて説明する。図１３は、本発明の画像表示装置の表示パネルの一例を示す模式図である。
【０１０９】
図１３において、４１は電子放出素子を複数配した電子源基体、５１は電子源基体４１を固定したリアプレート、５６はガラス基体５３の内面に画像形成部材である蛍光体としての蛍光膜５４とメタルバック５５等が形成されたフェースプレートである。５２は支持枠であり、支持枠５２には、リアプレート５１、フェースプレート５６がフリットガラス等を用いて接続されている。５７は外囲器であり、例えば大気中或いは、窒素中で、４００〜５００℃の温度範囲で１０分以上焼成することで、封着して構成される。
【０１１０】
外囲器５７は、上述の如く、フェースプレート５６、支持枠５２、リアプレート５１で構成される。リアプレート５１は主に基体４１の強度を補強する目的で設けられるため、基体４１自体で十分な強度を持つ場合は別体のリアプレート５１は不要とすることができる。即ち、基体４１に直接支持枠５２を封着し、フェースプレート５６、支持枠５２及び基体４１で外囲器５７を構成しても良い。一方、フェースプレート４６、リアプレート５１間に、スペーサーとよばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器５７を構成することもできる。
【０１１１】
次に、封着工程を施した外囲器（パネル）を封止する。
【０１１２】
封止工程は、外囲器（パネル）５７を加熱しながら、排気装置により排気管（不図示）を通じて排気し、外囲器内部を排気した後、排気管を封じきることによって行われる。外囲器５７の封止後の圧力を維持するために、ゲッター処理を行うこともできる。ゲッターはＢａ等の蒸発型や、非蒸発型を用いることできる。また、ここでは、封着後に排気管を封止する方法を示したが、真空チャンバー中で封着工程を行えば、上記封止工程を封着工程後に別途設ける必要がなくなる。
【０１１３】
以上の工程によって製造されたマトリクス配置の電子源を用いて構成した画像表示装置は、各電子放出素子に、容器外端子Ｄｘ１〜Ｄｘｍ、Ｄｙ１〜Ｄｙｎを介して電圧を印加することにより、所望の電子放出素子から電子を放出させることができる。また、高圧端子５８を介してメタルバック５５、或いは透明電極（不図示）に高圧Ｖａを印加して、電子ビームを加速する。加速された電子は、蛍光膜５４に衝突し、発光が生じて画像が形成される。
【０１１４】
本発明による画像表示装置は、テレビジョン放送の表示装置、テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像表示装置等としても用いることができる。
【０１１５】
本発明による画像表示装置でも、実際の駆動の前に、前述した特性調整工程を行うことにより、電気特性を所望の特性に調整することができる。特性調整工程は、電子源基板作製後に、該基板と特性調整工程専用のアノード基板を介して電界を印加してもよいし、封着工程を施した後の外囲器（パネル）の状態で行ってもよい。しかしながら、好ましくは、封着工程後に特性調整工程は行う。
【０１１６】
さらに、上記した特性調整工程を所望の電子放出素子に対して施すことで、作成工程時などにおいて生じた個々の電子放出素子のＩ−Ｖ特性のばらつきの低減に適用することができる。
【０１１７】
即ち、特性調整工程において、個々の電子放出素子が、実質的に同一のＩｅ（電子放出電流）及びまたはＩｆ（カソード電極とゲート電極間を流れる電流）となるように、個々の電子放出素子の特性を変化させる。この方法により、個々の電子放出特性をそろえることができ、作製時のばらつきがあっても、ディスプレイなどの表示画像の均一性を向上させることができる。
【０１１８】
【実施例】
以下、本発明の実施例を詳細に説明する。
【０１１９】
［実施例１］
図９〜図１０の工程により電子放出素子を作製した。
【０１２０】
（工程１）
先ず、基板１に石英ガラスを用い、十分洗浄を行った後、スパッタ法によりカソード電極２及びゲート電極３となる導電性膜３１として厚さ７００ｎｍのＴｉＮを成膜した（図９（ａ））。
【０１２１】
（工程２）
次に、ＳｉＯｘをスパッタ法で０．０８μｍ積層し、フォトリソグラフィー法を用いて、レジストマスクを介してＳｉＯｘマスク３２を作製した（図９（ｂ））。
【０１２２】
（工程３）
次いで、カーボン層５としてアモルファスカーボン層をホットフィラメントＣＶＤ（ＨＦ−ＣＶＤ）法により、膜厚１００ｎｍで堆積した（図９（ｃ））。ＨＦ−ＣＶＤ法は、以下の条件であり、膜厚は成膜時間で調整した。
フィラメント：タングステン
フィラメント温度：１８００℃
基板温度：室温
ガス：メタン
ガス圧：０．１Ｐａ
基板−フィラメント間距離：５０ｍｍ
基板バイアス：３５０Ｖ（導電性膜３１に電圧を印加）
【０１２３】
基板には、フィラメントからの電子が照射され、室温であっても極表面では活性化しており、ガスが分解されてアモルファスカーボン層が堆積できる条件となっている。作製したアモルファスカーボン層は、ＴＥＭ観察では、不完全ではあるが部分的にグラファイト構造のある膜であった。表面は微細な凹凸が存在したが、その表面粗さは、ｒｍｓ＝６ｎｍ（膜のみをｎ＋−Ｓｉ基板に堆積させた場合に測定）であった。
【０１２４】
（工程４）
レジストマスク３３をフォトリソグラフィー法を用いて膜厚１μｍで作製した（図９（ｄ））。ｗは１μｍとした。
【０１２５】
（工程５）
次に、アモルファスカーボン層とＴｉＮ電極とを連続してドライエッチングした。尚、ＴｉＮ電極を完全にエッチングするために石英ガラス基板も多少エッチングされる条件を選択した（図９（ｅ））。
【０１２６】
（工程６）
次に、レジストマスク３３を剥離液を用いて除去した後、ＳｉＯ２マスク３２及びその上のアモルファスカーボン層をリフトオフ法により除去した。この際も、ＳｉＯｘの除去のために、ほぼ同じ組成である石英ガラス基板は、表面が露出している部分が若干エッチングされた（図９（ｆ））。
【０１２７】
本構成の電子放出素子を、真空チャンバ内に配置した。このときアノード電極４はＩＴＯ電極上に蛍光体を配置したものとし、Ｈは１ｍｍに配置した。
【０１２８】
続いて、図１０（ａ）の工程により素子に最大印加電界となるようＶａ及びＶｇを印加した。Ｖａは５［ｋＶ］とし、パルス電圧Ｖｇは、パルス幅１ｍｓｅｃ、繰り返し周波数５００Ｈｚ、デューティー５０％とし、Ｖｇ２は、６０Ｖとした。これにより、電子放出に必要なしきい値が、当初は２８Ｖだったが、３０Ｖに上昇した。
【０１２９】
さらに、真空チャンバ内で同様の配置で、図１０（ｃ）で示すパルス幅変調の駆動を行った。本工程により、アノード電極４である蛍光体は、パルス幅に応じた輝度が得られた。
【０１３０】
尚、同じ電子放出素子を、アノード電極４への印加電圧Ｖａ＝０ｋＶとして、Ｖｇのパルスはパルス幅１ｍｓｅｃ、繰り返し周波数５００Ｈｚ、デューティー５０％とし、Ｖｇ２は、６０Ｖとして工程を行った。
【０１３１】
この場合も、電子放出に必要なしきい値が、当初は２８Ｖだったが、３０Ｖに上昇した。
【０１３２】
本実施例の構造では、Ｅａａｖ＝５０００Ｖ／１ｍｍ（＝５Ｖ／μｍ）、Ｅｇａｖ＝３０Ｖ／２μｍ（＝１５Ｖ／μｍ）であり、また、ゲート電極２とアノード電極４は平行に配されているため膜上面ではＥａの影響を受けやすい構造である。従って、最大電界を与える際に、ＶａとＶｇの両者を印加するのが好適な構成である。
【０１３３】
しかしながら、Ｖａを印加しない場合にも、ほぼ同様の電気特性の安定化が行えたのは、素子構造と電子放出膜の性質によるものである。
【０１３４】
本実施例のカーボン層の駆動時に必要な電界は、５０Ｖ／μｍである。本実施例の構造は、ゲート電極３に近接した領域で最も強い電界が印加され、βｇ〜６、Ｅｇ＝９０Ｖ／μｍを超えているため、放出点は、この近接した領域に限定されている。従って、本実施例では、Ｖｇの印加のみでも、電気特性の安定化が行われたと考えられる。
【０１３５】
本実施例で作成した電子放出素子においては、長期に渡り安定な電子放出特性を得ることができた。
【０１３６】
［実施例２］
次に、図６に示したダイポール層１１を有するカーボン層５を有する電子放出素子を作製した。本実施例の素子は、さらに低電界で放出する素子の例である。。
【０１３７】
（工程１）〜（工程２）
実施例１と同じだが、ＴｉＮ膜の膜厚は１００ｎｍとした。
【０１３８】
（工程３）
スパッタ法により、カーボン層５を膜厚４ｎｍ程度堆積した。ターゲットとしては、グラファイトを用い、アルゴン雰囲気中で成膜を行った。本カーボン層５は、抵抗率が１×１０１１Ω・ｃｍであった。
【０１３９】
（工程４）〜（工程６）
実施例１と同様に行った。
【０１４０】
（工程７）
さらに、カーボン層５を、熱処理炉の中で、下記に示す条件により、メタンと水素の混合ガス雰囲気で熱処理した。
熱処理温度：６００℃
加熱方式：ランプ加熱
処理時間：６０分
混合ガス比：メタン／水素＝１５／６
熱処理時圧力：６ＫＰａ
【０１４１】
この工程により、カーボン層５表面に、ダイポール層１１を形成した。この状態でのカーボン層５の表面は、非常に平坦であり、ｒｍｓ＝０．２ｎｍ（膜のみをＳｉ基板に堆積させ、熱処理行った場合に測定）であった。
【０１４２】
本構成の電子放出素子を、真空チャンバ内に配置し、実施例１と同様に、アノード電極４はＩＴＯ電極上に蛍光体を配置したものとし、Ｈは２ｍｍとした。
【０１４３】
続いて、図１０（ａ）の工程により素子に最大印加電圧を印加した。Ｖａは１０ＫＶとし、Ｖｇのパルスは、パルス幅１ｍｓｅｃ、繰り返し５００Ｈｚ、デューティー５０％とし、Ｖｇ２は２５Ｖとした。
【０１４４】
これにより、電子放出に必要なしきい値が、当初は８Ｖだったが、１２Ｖに上昇した。
【０１４５】
さらに、真空チャンバ内で同様の配置で、図１０（ｃ）で示すパルス幅変調の駆動を行った。尚、このときＶｇ３＝２０Ｖにした。本工程により、アノード電極４である蛍光体は、パルス幅に応じた輝度が得られた。
【０１４６】
本素子では、平坦性が高いが、低しきい電界で放出する素子となっており、本実施例のカーボン層５の駆動時（電子放出時）に必要な電界は、１５Ｖ／μｍである。
【０１４７】
本実施例においても実施例１と同様に最大印加電界を与える工程ではＶａ、Ｖｇの両者ともにかけた場合と、Ｖｇのみをかけた場合を行ったが、ＶａとＶｇの両者を印加するのが変動量が少なく最適であった。
【０１４８】
本実施例の構造では、Ｅａａｖ＝１００００Ｖ／２ｍｍ（＝５Ｖ／μｍ）、Ｅｇａｖ＝２５Ｖ／２μｍ（＝１２．５Ｖ／μｍ）であり、実施例１と同様の構造、Ｅａａｖであるため、膜上面ではＥａの影響を受けやすい。
【０１４９】
素子構造も、実施例１と同じであるからゲート電極３に近接した領域で最も強い電界が印加されるが、駆動電圧が下がったことで、βｇ〜３、Ｅｇ〜４０Ｖ／μｍとなる。このとき、膜上面でも、ある面積に渡って、膜から電子放出可能な電界となっている。
【０１５０】
従って、本実施例では、Ｖｇの印加のみでは、電気特性の安定化が不十分な場合があり、Ｖａの印加によって駆動時と同じ領域に最大印加電界がかかり安定化することができた。
【０１５１】
本実施例で作成した電子放出素子においては、低電界で電子放出可能であるにも関わらず、長期に渡り安定な電子放出特性を得ることができた。
【０１５２】
［実施例３］
図１４に模式的に示した構成の電子放出素子を作製した。
【０１５３】
（工程１）
まず、基板１に石英ガラスを用い、十分洗浄を行った後スパッタ法によりカソード電極２として厚さ５００ｎｍのＴａを形成した。
【０１５４】
（工程２）
次いでＨＦＣＶＤ法によりカーボン層５の母材としてＤＬＣ膜を３０ｎｍ程度堆積した。ＤＬＣ膜は、抵抗率が１×１０１２Ω・ｃｍと高い膜であった。成長条件を以下に示す。
ガス：ＣＨ４
基板バイアス：−５０Ｖ
ガス圧：２６７ｍＰａ
基板温度：室温
フィラメント：タングステン
フィラメント温度：２１００℃
【０１５５】
（工程３）
次いでイオン注入法でコバルトを２５ｋｅＶ、ドーズ量３×１０１６個／ｃｍ２でＤＬＣ膜内に注入した。
【０１５６】
（工程４）
次に、絶縁層６１として厚さ（ｈ）＝１μｍのＳｉＯ２、ゲート電極３として厚さ１００ｎｍのＴａをこの順で堆積した。
【０１５７】
（工程５）
フォトリソグラフィー法で、ポジ型フォトレジスト（ＡＺ１５００／クラリアント社製）のスピンコーティング、フォトマスクパターンを露光し、現像し、マスクパターンを形成した。
【０１５８】
（工程６）
マスクパターンをマスクとして、Ｔａのゲート電極３をＣＦ４ガスを用いてドライエッチングし、次いでＳｉＯ２膜１７をバッファードフッ酸でエッチングして、開口ｗ＝５μｍを形成した。
【０１５９】
（工程７）
マスクパターンを完全に除去した。
【０１６０】
（工程８）
次に、アセチレン０．１％雰囲気（９９．９％水素）中で５５０℃、６０分間ランプ加熱で熱処理を行った。これにより、本実施例の電子放出素子を完成させた。
【０１６１】
本例のカーボン層５の表面も、非常に平坦であり、ｒｍｓ＝０．５ｎｍ（膜のみをＳｉ基板に堆積させ処理行った場合に測定）であった。
【０１６２】
本構成の電子放出素子を、実施例１、２と同様に、真空チャンバ内に配置した。このとき実施例１と同様にアノード電極４はＩＴＯ電極上に蛍光体を配置したものとし、Ｈは２ｍｍに配置した。
【０１６３】
続いて、図１０（ａ）の工程により素子に最大印加電圧を印加した。Ｖａは１０ＫＶとし、Ｖｇのパルスは、パルス幅５ｍｓｅｃ、繰り返し４０Ｈｚ、デューティー２０％とし、Ｖｇ２は、３５Ｖとした。
【０１６４】
これにより、電気放出のしきい値が、当初は８Ｖだったが、１５Ｖに上昇した。
【０１６５】
さらに、真空チャンバ内で同様の配置で、図１０（ｃ）で示すパルス幅変調の駆動を行った。尚、このときＶｇ３＝３０Ｖにした。本工程により、アノード電極４である蛍光体は、パルス幅に応じた輝度が得られた。
【０１６６】
本実施例の電子放出素子は、カーボン層５の平坦性が高いが、低しきい電界で放出する素子となっており、駆動時に必要な電界は、２０Ｖ／μｍであった。
【０１６７】
本実施例において、ＤＬＣ膜中に注入したコバルト粒子は、（工程８）のガス中でのアニール処理によって凝集し、カーボン層５内に結晶構造のコバルトが部分的に形成されている。その結果、コバルト粒子の集合体９がカーボン層５中に部分的に形成される。尚、ＤＬＣ膜もアニール処理によって、成膜時のＤＬＣ膜とは、状態が変化している。ＴＥＭで観察すると、部分的にはグラファイト化している部分もある。
【０１６８】
このコバルト粒子の集合体は、部分的に導電性を高めている。従って、コバルト粒子周辺では、その他の部分に比べて、電子が表面に到達しやすい。また、このコバルト粒子の集合体は、ＤＬＣ膜との誘電率の差で、その頂点に電界が集中しやすい構造となっており、全体的は電子放出しやすい構造になっている。
【０１６９】
本実施例においても、実施例１、２と同様に、平坦性のよい電子放出膜からの安定した電子放出が行われた。
【０１７０】
また、薄膜で且つ平坦性のよい電子放出膜であるから、膜上に絶縁層６１、ゲート電極３他を積層させた場合でも、膜がはがれるようなことがなく、良好に電子放出素子が作製された。
【０１７１】
また、本実施例のカーボン層では、離散的な電子放出点が得られる。しかし、放出点密度は注入されるコバルトの濃度、形成されたコバルト粒子のサイズに依存して決定できる。
【０１７２】
本実施例では、導電性粒子をコバルトで示したが、他の金属粒子を用いることができ、また、母材もＤＬＣ膜に限定されるものではない。
【０１７３】
また、本実施例の電子放出構造では、ゲート電極によって印加される電界Ｅｇは開口径ｗではなく、絶縁層６１の厚さｈによって決定されるため、実施例１の構造より、容易に１μｍ以下の短い距離に設定できる可能性があり、その場合駆動電圧をさらに小さくできる可能性がある。また、電子ビーム径は、開口径ｗに依存しており、開口径ｗを小さくすることで、ビームサイズを小さくできる。
【０１７４】
また、開口の数は１素子に多数設けてもいいし、開口の形も円形に限らず、矩形等他の形状を選択することが可能である。
【０１７５】
本実施例で作製した電子放出素子においては、低電界で電子放出可能であるにも関わらず、長期に渡り安定な電子放出特性を得ることができた。
【０１７６】
［実施例４］
本実施例では実施例２で作成した電子放出素子を行方向に１０００個×列方向に１０００個、マトリクス状に配置した電子源基板８０を用いて画像表示装置を作製した。
【０１７７】
配線４２、４３は、図１２のように、Ｘ方向配線４２をカソード電極２に接続し、Ｙ方向配線４３をゲート電極３に接続した。各素子４４は、横３００μｍ、縦３００μｍのピッチで配置した。
【０１７８】
電子源基板４１を作製し、リアプレート５１に固定した後、アノード電極４であるメタルバック５５と蛍光体膜５４とを有するフェースプレート５６と対向し外枠５２を介して封着して、図１３で示すパネルを形成した。
【０１７９】
この状態で、最大電界Ｅｍａｘを与える工程を行った。尚、このとき、各素子の放出電流量Ｉｅが全ての素子でほぼ一定になるように、予め全ての素子４４のカソード電極２とゲート電極３間にＶｇ２［Ｖ］を印加し、その際に各素子４４の放出電流Ｉｅの値をメモリを使用して、記憶した。そして、各素子４４のＩｅがほぼ均一に、同じ電子放出量が得られるように、特性調整工程を行った。尚、この特性調整工程においてカソード電極２とゲート電極３間に印加した電圧は、Ｖｇ２［Ｖ］よりも高い電圧である。
【０１８０】
その後、各素子４ごとに印加される電圧がＶｇ２［Ｖ］よりも低い電圧で、且つパルス幅変調を行って、画像を表示した。
【０１８１】
この結果、マトリクス駆動が可能で均一性の優れた画像表示装置が形成できた。また、長時間の駆動にも安定であった。
【０１８２】
【発明の効果】
以上説明したように、本発明によれば、低しきい値で安定な電子放出特性を有する電子放出素子を作製することができ、さらには、安定で均一性に優れた電子源及び画像表示装置を実現できる。
【図面の簡単な説明】
【図１】本発明による電子放出素子の一例の模式図である。
【図２】本発明による電子放出素子のカーボン層の好ましい一例の断面模式図である。
【図３】本発明による電子放出素子のカーボン層中の導電性粒子の密度と該粒子の集合体の個数との関係を示すグラフである。
【図４】本発明による電子放出素子のカーボン層中の導電性粒子の密度と該粒子の集合体の個数との関係を示すグラフである。
【図５】本発明による電子放出素子のカーボン層におけるｈ／ｒ比と電界増強因子βとの関係を示す図である。
【図６】本発明に用いうる、ダイポール層を有するカーボン層の構成を模式的に示す図である。
【図７】図６のカーボン層における電子放出原理を示す図である。
【図８】本発明の電子放出素子の製造方法のフロー図である。
【図９】本発明における電子放出素子の製造工程の一例を示す工程図である。
【図１０】本発明の特性調整工程における印加電圧の説明図である。
【図１１】本発明の特性調整工程を経た電子放出素子の電気特性を示す図である。
【図１２】本発明の電子放出素子を用いた電子源の一例を示す平面模式図である。
【図１３】本発明の電子放出素子を用いた画像表示装置の一例を示す斜視図である。
【図１４】本発明による電子放出素子の別の例の模式図である。
【符号の説明】
１  基板
２  カソード電極
３  ゲート電極
４  アノード電極
５  カーボン層
６  駆動電源
７  アノード電源
８  導電性粒子
９  集合体
１０  母材
１１  ダイポール層
１２  炭素
１３  水素
２３  引き出し電極
２４  真空障壁
２５  電子
３１  導電性膜
３２  マスク
３３  レジストマスク
４１  電子源基体
４２  Ｘ方向配線
４３  Ｙ方向配線
４４  電子放出素子
５１  リアプレート
５２  支持枠
５３  ガラス基体
５４  蛍光膜
５５  メタルバック
５６  フェースプレート
５７  外囲器
５８  高圧端子
６１  絶縁層
【図１】
2005044578.tif 000002
【図２】
2005044578.tif 000003
【図３】
2005044578.tif 000004
【図４】
2005044578.tif 000005
【図５】
2005044578.tif 000006
【図６】
2005044578.tif 000007
【図７】
2005044578.tif 000008
【図８】
2005044578.tif 000009
【図９】
2005044578.tif 000010
【図１０】
2005044578.tif 000011
【図１１】
2005044578.tif 000012
【図１２】
2005044578.tif 000013
【図１３】
2005044578.tif 000014
【図１４】
2005044578.tif 000015