(57)【要約】【課題】有機ＥＬパネルの開口率を上昇する。【解決手段】駆動トランジスタ２は、ドライン領域２ｄが、コンタクトを介し電源ラインＰＬに接続され、ソース２ｓ領域がコンタクトを介し、有機ＥＬ素子４の透明電極に接続されている。そして、チャネル領域２ｃは、略Ｌ字型に折れ曲がっている。そこで、ゲート電極２ｇは、電源ラインＰＬと平行な方向からチャネル領域２c上に真っすぐのばすことができ、その配置が単純化され、これによって開口率を上昇することができる。【選択図】図２
2005106993.tif 000002
【特許請求の範囲】
【請求項１】
一対の電極間に少なくとも有機発光層を有する有機ＥＬ素子を行列配置した有機ＥＬパネルであって、
前記有機ＥＬ素子に電源ラインからの電流を供給する駆動トランジスタは、略Ｌ字型に折れ曲がる形状の半導体層を有し、
この半導体層の両端部にはソース領域と、ドレイン領域が形成されており、
ソース領域とドレイン領域の中間部には、前記略Ｌ字型の半導体層の一辺上を直線状にのびるゲート電極によって覆われたチャネル領域が形成されていることを特徴とする有機ＥＬパネル。
【請求項２】
請求項１に記載の有機ＥＬパネルにおいて、
前記電源ラインは、列方向に伸び、
前記半導体層は、前記電源ラインに沿って伸びる第１の部分と、ここからほぼ直角に折れ曲がる第２の部分とからなっていることを特徴とする有機ＥＬパネル。
【請求項３】
請求項２に記載の有機ＥＬパネルにおいて、
前記ゲート電極は、前記第１の部分と同一方向に伸びることを特徴とする有機ＥＬパネル。
【請求項４】
請求項２または３に記載の有機ＥＬパネルにおいて、
前記第１の部分の先端部は、前記電源ラインに接続され、前記第２の部分は前記有機ＥＬ素子に接続されることを特徴とする有機ＥＬパネル。
【請求項５】
請求項４に記載の有機ＥＬパネルにおいて、
前記電源ラインは、前記駆動トランジスタ側に突出する突出部を有し、この突出部と前記第１の部分がコンタクトを介し接続されることを特徴とする有機ＥＬパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一対の電極間に少なくとも有機発光層を有する有機ＥＬ素子を行列配置した有機ＥＬパネルに関する。
【背景技術】
【０００２】
従来より、液晶ディスプレイに代わる次世代のフラットディスプレイの１つとして有機エレクトロルミネッセンス（以下ＥＬという）ディスプレイが注目されている。このディスプレイパネル（以下有機ＥＬパネルという）では、各画素に用いる有機発光層の発光材料を変更することで、各画素の発光色を決定できる。そこで、各画素の発光色を異ならせて、ＲＧＢ表示を行うことができる。
【０００３】
このような有機ＥＬパネルにおいて、明るい表示を行うためには、各有機ＥＬ素子に供給する電流量を多くすればよい。しかし、電流量を多くすれば、それだけ有機ＥＬ素子の寿命が短くなるという問題がある。そこで、各画素中における発光領域の面積（開口率）をできるだけ大きくしたいという要求がある。開口率を高くすることで、有機ＥＬ素子に流す電流を比較的小さく抑えつつ、明るい表示が行える。
【０００４】
【特許文献１】特開２００１−２９０４４１公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ここで、開口率を上げるということは、各画素における有機ＥＬ素子の発光領域の占める割合を上げることである。アクティブタイプの有機ＥＬパネルでは、各画素に有機ＥＬ素子を駆動するために最低２つのＴＦＴが設けられており、特に有機ＥＬ素子に対する駆動電流を制御する駆動ＴＦＴは、回路的に電源ラインと有機ＥＬ素子の中間に配置されるため、平面的な配置においても電源ラインおよび有機ＥＬ素子の両方に近い場所に配置される。一方、この駆動ＴＦＴは、ゲート電圧に応じて有機ＥＬ素子の駆動電流を制御するものであり、ゲート長が長い構成になっている。そこで、この駆動ＴＦＴの配置が難しいという問題がある。特に、この駆動ＴＦＴのゲートラインは、駆動ＴＦＴの両端にあるソース、ドレイン電極のコンタクトを迂回しなければならず、この配線が開口率の低下を招くという問題がある。
【課題を解決するための手段】
【０００６】
本発明は、一対の電極間に少なくとも有機発光層を有する有機ＥＬ素子を行列配置した有機ＥＬパネルであって、前記有機ＥＬ素子に電源ラインからの電流を供給する駆動トランジスタは、略Ｌ字型に折れ曲がる形状の半導体層を有し、この半導体層の両端部にはソース領域と、ドレイン領域が形成されており、ソース領域とドレイン領域の中間部には、前記略Ｌ字型の半導体層の一辺上を直線状にのびるゲート電極によって覆われたチャネル領域が形成されていることを特徴とする。
【０００７】
また、前記電源ラインは、列方向に伸び、前記半導体層は、前記電源ラインに沿って伸びる第１の部分と、ここからほぼ直角に折れ曲がる第２の部分とからなっていることが好適である。
【０００８】
また、前記ゲート電極は、前記第１の部分と同一方向に伸びることが好適である。
【０００９】
また、前記第１の部分の先端部は、前記電源ラインに接続され、前記第２の部分は前記有機ＥＬ素子に接続されることが好適である。
【００１０】
また、前記電源ラインは、前記駆動トランジスタ側に突出する突出部を有し、この突出部と前記第１の部分がコンタクトを介し接続されることが好適である。
【発明の効果】
【００１１】
このように、本発明によれば、駆動トランジスタが略Ｌ字状（Ｌ字型又は逆Ｌ字型）に折れ曲がった形状の半導体層を有する。従って、この配置の自由度が上昇し、特にゲート電極を直線状に形成することができ、ゲート電極の配線パターンを単純化して、開口率を上昇することができる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施形態について、図面に基づいて説明する。
【００１３】
図１には、実施形態の構成が模式的に示してある。データラインＤＬは、画素１列に対応して１本設けられるが、１つおきの画素列間に２本ずつ配置されている。また、電源ラインＰＬは、データラインＤＬが設けられていない画素列間に設けられる。また、ゲートラインＧＬは、各画素行間に設けられている。
【００１４】
各画素には、選択ＴＦＴ１、駆動ＴＦＴ２、保持容量３、および有機ＥＬ素子４が設けられている。選択ＴＦＴ１は、この例ではｐチャネルＴＦＴであり、ソースがデータラインＤＬに接続され、ドレインが駆動ＴＦＴ２のゲートに接続され、ゲートがゲートラインＧＬに接続されている。駆動ＴＦＴ２は、この例ではｐチャネルＴＦＴであり、ソースが電源ラインＰＬに接続され、ドレインが有機ＥＬ素子４のアノードに接続されている。有機ＥＬ素子４のカソードはグランドに接続されている。また、駆動ＴＦＴ２のゲートには、保持容量３の一端が接続され、保持容量３の他端は保持容量ラインＳＬに接続されている。
【００１５】
従って、ゲートラインＧＬを低レベル（Ｌ）にすることによって、その行の選択ＴＦＴ１がオンする。この状態で、各列のデータラインＤＬに順次該当列の画素データを供給することで、駆動ＴＦＴ２のゲートが画素データの電圧に設定され、この電圧が保持容量３に保持される。そこで、画素データに応じた電流が電源ラインＰＬから駆動ＴＦＴ２を介し、有機ＥＬ素子４に供給され、画素データに応じた発光が行われる。
【００１６】
ここで、本実施形態では、各画素はＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｗ（白）の４色でそれぞれ発光し、各列は同一色で発光するストライプタイプとなっている。この例では、Ｒ、Ｂ、Ｇ、Ｗの画素が行方向に並んでいる。特に、ＲとＢの画素はその大きさ（幅）はほぼ同一であるが、Ｇの画素は一番大きく、Ｗの画素は一番小さく設定されている。そして、電源ラインＰＬは、Ｒの画素列と、Ｂの画素列の間に配置されるものと、Ｇの画素列とＷの画素列の間に配置されるものの２種類となっている。即ち、電源ラインＰＬは、Ｒの画素列とＢの画素列で共用し、Ｇの画素列とＷの画素列で共用している。
【００１７】
画素の大きさは、有機ＥＬ素子４の電流効率に基づいて決定されている。ここで、電流効率とは、単位電流当たりの発光量であり、外部量子効率ともいう。本実施形態の場合、表示において利用される最大電流量に対応している。すなわち、必要最大電流が大きいほど電流効率が悪いという関係になる。この電流効率は有機ＥＬ素子４の有機発光材料などにより決定される。
【００１８】
また、この例では、Ｗの有機ＥＬ素子４の電流効率が最も高く、Ｇの有機ＥＬ素子４の電流効率が最も低い。フルカラー表示における色バランスを維持するためには、電流効率の悪い色については電流量を大きくする必要がある。一方、有機ＥＬ素子４では、電流密度によってその寿命が決定されるため、各素子における電流密度を一定としたいという要求がある。そこで、電流効率の悪い色の有機ＥＬ素子４ほど面積を大きくし、各有機ＥＬ素子４の電流密度を一定に保っている。
【００１９】
そして、電流効率の最も良いＷと、最も悪いＧの画素列で、１つの電源ラインＰＬを共用し、電流効率が中間の残りのＲ、Ｂの画素列で１つの電源ラインＰＬを共用する。これによって、各電源ラインＰＬにおける電流量が比較的近くなる。電源ラインＰＬの線幅は、最大電流量によって決定されるが、線幅には上限があり、あまり大きくできない。本実施形態のように電流量のバランスをとることで、２種類の電源ラインＰＬの電流量を近づけて効果的な電流供給が行える。
【００２０】
ここで、従来の場合は、各画素列に対し、１本の電源ラインＰＬと１本のデータラインＤＬが必要であり、これら２本のラインが各画素列間に配置されている。デザインルールにより、通常は各配線ライン間には、通常４μｍ程度の間隙が設けられる。ここで、１つの画素列間に２本の電源ラインＰＬを配置し、１本の電源ラインＰＬの線幅が１０μｍ程度であった場合を考える。この場合、２本の電源ラインＰＬをあわせた幅は、２４μｍになる。本実施形態では、これを１本の電源ラインＰＬにまとめており、この場合に線幅１５μ程度で良いことが分かっている。これは、２本の電源ラインＰＬを１本にまとめた場合、２０μｍ必要になるが、絶対的な値として必要な余裕が１本のラインについて決められているため、その分、線幅を小さくできるからであり、また２本のラインの間の間隙の４μｍ分とあわせて、９μｍの線幅を減少できることになる。これによって、配線配置ののための面積を減少して、開口率を大きくすることができる。
【００２１】
なお、本実施形態では、電流効率をＷ，Ｒ、Ｂ、Ｇの順番としたが、発光材料によっては、異なった順番になる。また、Ｒ、Ｇ、Ｂの３色の場合には、発光効率のよいＲについて、電源ラインを１本として、比較的発光効率の悪いＧ、Ｂとで、１本の電源ラインを共用すればよい。
【００２２】
図２には、具体的配置構成を示してある。選択ＴＦＴ１は半導体層で形成され、そのチャネル領域１ｃ上には、ゲートラインＧＬの一部が突出されてゲート電極１ｇとなっている。また、選択ＴＦＴ１のソース１ｓは、コンタクトによって、上方のデータラインＤＬに接続されている。また、ソース領域１ｓの半導体層はそのまま容量電極３ａとなり、これに対向して保持容量ライン（図示省略）が配置されて保持容量３が形成されている。
【００２３】
容量電極３ａには、コンタクトを介し、駆動ＴＦＴ２のゲート電極２ｇが接続されている。このゲート電極２ｇは、電源ラインＰＬと平行で直線状にのびており、一部は電源ラインＰＬの下方に配置されている。
【００２４】
また、駆動ＴＦＴ２を構成する半導体層（図中、２ｓ，２ｃ，２ｄの部分、即ち後述の符号２ｐ）は、電源ラインＰＬから画素領域の内側に突出した部分に設けられたコンタクトから上方に沿ってのびた後、直角に曲がったＬ字型または逆Ｌ字型となっている。そして、他端がコンタクトを介し、上方に位置する有機ＥＬ素子４のアノードに接続されている。
【００２５】
この例では、駆動ＴＦＴ２はｐチャネルであり、電源ラインＰＬに接続している部分がソース、有機ＥＬ素子４のアノードに接続している部分がドレインである。また、ゲート電極は、半導体層のソース、ドレイン間の不純物ドープされていないチャネル領域を覆って形成されている。
【００２６】
このように、駆動ＴＦＴ２をＬ字型（または逆Ｌ字型）にすることによって、ゲート電極２ｇの少なくとも一部を電源ラインＰＬの下側に配置することができ、電源ラインＰＬの下側空間を利用して開口率を上昇することができる。
【００２７】
また、有機ＥＬ素子４とのコンタクト（図中２ｓ近傍）が画素領域の内側に位置しているため、ゲート電極２ｇが直線状となり、コンタクト迂回のために、開口率が減少することを防止することができる。
【００２８】
さらに、本実施形態では、画素領域の高さを一定としたため、ゲートラインＧＬを直線とすることができる。また、画素領域の幅を変更したが、ストライプ型のため、電源ラインＰＬおよびデータラインＤＬを直線とすることも可能となっている。さらに、画素領域の内部の発光領域の形状を変更することで、発光領域の効率的な配置を達成している。例えば、Ｇの画素では、画素領域の幅が広いため、補助容量３を選択ＴＦＴ１の側方にも設け、発光領域を上の方にまで延ばし、画素領域を有効に利用している。
【００２９】
また、駆動ＴＦＴの大きさはすべて同一とするとともに、電源ラインとの構成についても同一にしている。すなわち、図における駆動ＴＦＴ２の電源ラインＰＬとの接続点（コンタクト）および有機ＥＬ素子４との接続点（コンタクト）はすべて上下方向同一の位置であり、また電源ラインＰＬからみて同一の位置にある。従って、各画素において、駆動ＴＦＴ２による電流供給能力を容易に揃えることができる。
【００３０】
なお、図２において、有機ＥＬ素子４は、透明電極の部分について二点鎖線で示してあるが、図を見やすくするために、小さめに記載してある。
【００３１】
図３は、１画素の発光領域と駆動ＴＦＴの部分の構成を示す断面図（図２のＸ−Ｘ断面図）であり、Ｌ字型の駆動ＴＦＴ２に沿って直角に曲がる線についての断面を示している。ガラス基板３０上には、ＳｉＮとＳｉＯ2の積層からなるバッファ層１１が全面に形成され、その上に所定のエリア（ＴＦＴを形成するエリア）にポリシリコンの半導体層（能動層）２ｐが形成される。
【００３２】
能動層２ｐおよびバッファ層１１を覆って全面にゲート絶縁膜１３が形成される。このゲート絶縁膜１３は、例えばＳｉＯ2およびＳｉＮを積層して形成される。このゲート絶縁膜１３上方であって、チャネル領域２ｃの上に例えばＣｒのゲート電極２ｇが形成される。そして、ゲート電極２ｇをマスクとして、能動層２ｐへ不純物をドープすることで、この能動層２ｐには、中央部分のゲート電極の下方に不純物がドープされていないチャネル領域２ｃ、その両側に不純物のドープされたソース領域２ｓおよびドレイン領域２ｄが形成される。
【００３３】
そして、ゲート絶縁膜１３およびゲート電極２ｇを覆って全面に層間絶縁膜１５が形成され、この層間絶縁膜１５内部にソース領域２ｓ、ドレイン領域２ｄの上部にコンタクトホールが形成され、このコンタクトホールを介し、層間絶縁膜１５の上面に配置されるソース電極５３、およびドレイン電極２６が形成される。なお、ソース電極５３には、電源ライン（図示せず）が接続される。ここで、このようにして形成された駆動ＴＦＴは、この例ではｐチャネルＴＦＴであるが、ｎチャネルＴＦＴとすることもできる。
【００３４】
層間絶縁膜１５を覆って、全面に平坦化膜１７が形成され、この平坦化膜１７の上に有機ＥＬ素子４の陽極として機能する透明電極６１が設けられる。また、ドレイン電極２６の上方の平坦化膜１７には、これらを貫通するコンタクトホールが形成され、このコンタクトホールを介し、ドレイン電極２６と透明電極６１が接続される。
【００３５】
なお、層間絶縁膜１５および平坦化膜１７には、通常アクリル樹脂などの有機膜が利用されるが、ＴＥＯＳなどの無機膜を利用することも可能である。また、ソース電極５３、ドレイン電極２６は、アルミなどの金属が利用され、透明電極６１には通常ＩＴＯが利用される。
【００３６】
透明電極６１の上には、全面に形成されたホール輸送層６２、発光領域より若干大きめに形成された有機発光層６３、全面に形成された電子輸送層６４からなる有機層６５と、全面に形成された金属製（例えば、アルミ（Ａｌ））の対向電極６６が陰極として形成されている。
【００３７】
透明電極６１の周辺部分上のホール輸送層６２の下方には、平坦化膜６７が形成されており、この平坦化膜６７によって、各画素の発光領域が透明電極６１上であって、ホール輸送層６２が透明電極６１と直接接している部分が限定され、ここが発光領域となる。なお、平坦化膜６７にも、通常アクリル樹脂などの有機膜が利用されるがＴＥＯＳなどの無機膜を利用することも可能である。
【００３８】
なお、ホール輸送層６２、有機発光層６３、電子輸送層６４には、有機ＥＬ素子に通常利用される材料が使用され、有機発光層６３の材料（通常はドーパント）によって、発光色が決定される。例えば、ホール輸送層６２にはＮＰＢ、赤色の有機発光層６３にはＴＢＡＤＮ＋ＤＣＪＴＢ、緑色の有機発光層６３にはＡｌｑ３＋ＣＦＤＭＱＡ、青色の有機発光層６３にはＴＢＡＤＮ＋ＴＢＰ、電子輸送層６４にはＡｌｑ３等が用いられる。
【００３９】
このような構成において、ゲート電極２ｇの設定電圧に応じて、駆動ＴＦＴ２がオンすると、電源ラインからの電流が、透明電極６１から対向電極６６に流れ、この電流によって有機発光層６３において、発光が起こり、この光が、透明電極６１、平坦化膜１７、層間絶縁膜１５、ゲート絶縁膜１３、およびガラス基板３０を通過し、図における下方に射出される。
【図面の簡単な説明】
【００４０】
【図１】実施形態の平面構成を模式的に示す図である。
【図２】実施形態の平面構成を示す図である。
【図３】実施形態の要部の断面を示す図である。
【符号の説明】
【００４１】
１  選択ＴＦＴ、２  駆動ＴＦＴ、３  保持容量、４  有機ＥＬ素子。
【図１】
2005106993.tif 000003
【図２】
2005106993.tif 000004
【図３】
2005106993.tif 000005