(57)【要約】【課題】  入力信号に応じて負荷を駆動するデータ出力回路において、消費電力を低減し、誤動作を防止する。【解決手段】  スイッチ回路３，４は、信号Ｓ１〜Ｓ４に応じて端子ＯＵＴに接続される負荷を電源Ｖｄｄおよびグランドに接続する。切替え制御回路１は、入力信号ＩＮに応じてスイッチ回路３のトランジスタＭ１，Ｍ２のオン／オフを切替えるとき、オンしているトランジスタをオフにしてから、オフしているトランジスタをオンにする。切替え制御回路２は、制御信号ＣＮによって活性化され、入力信号ＩＮに応じてスイッチ回路４のトランジスタＭ３，Ｍ４のオン／オフを切替えるとき、オンしているトランジスタをオフにしてから、オフしているトランジスタをオンにする。インバータ回路Ｚ５，Ｚ１０は、切替え制御回路１，２がスイッチ回路３のトランジスタＭ１，Ｍ２と、スイッチ回路４のトランジスタＭ３，Ｍ４とを同時にオンしないようにしている。【選択図】        図１
2005039692.tif 000002
【特許請求の範囲】
【請求項１】
入力信号に応じて負荷を駆動するデータ出力回路において、
交互にオン／オフされることによって前記負荷を電源およびグランドノードに接続する２つのスイッチ素子を有する第１のスイッチ回路と、
交互にオン／オフされることによって前記負荷を前記電源および前記グランドノードに接続する２つのスイッチ素子を有する第２のスイッチ回路と、
前記入力信号に応じて前記第１のスイッチ回路に含まれた前記２つのスイッチ素子のオン／オフを切替えるとき、オンしている一方の前記スイッチ素子をオフにしてから、オフしている他方の前記スイッチ素子をオンにする第１の切替え制御回路と、
制御信号によって活性化され、前記入力信号に応じて前記第２のスイッチ回路に含まれた前記２つのスイッチ素子のオン／オフを切替えるとき、オンしている一方の前記スイッチ素子をオフにしてから、オフしている他方の前記スイッチ素子をオンにする第２の切替え制御回路と、
前記第１の切替え制御回路と前記第２の切替え制御回路が、前記第１のスイッチ回路に含まれた前記スイッチ素子と前記第２のスイッチ回路に含まれた前記スイッチ素子を同時にオンしないようにする切替えタイミング調整手段と、
を有することを特徴とするデータ出力回路。
【請求項２】
前記第１の切替え制御回路は、
前記第１のスイッチ回路に含まれた２つのスイッチ素子をオン／オフする信号をフィードバックする第１のフィードバック回路と、
前記入力信号が状態遷移したとき前記オフの状態を示す前記信号のみを出力し、前記オフの状態を示す前記信号がフィードバックされたとき前記オンの状態を示す前記信号を出力する第１の信号出力回路と、を有し、
前記第２の切替え制御回路は、
前記第２のスイッチ回路に含まれた２つのスイッチ素子をオン／オフする信号をフィードバックする第２のフィードバック回路と、
前記入力信号が状態遷移したとき前記オフの状態を示す前記信号のみを出力し、前記オフの状態を示す前記信号がフィードバックされたとき前記オンの状態を示す前記信号を出力する第２の信号出力回路と、
を有することを特徴とする請求項１記載のデータ出力回路。
【請求項３】
前記切替えタイミング調整手段は、前記第１の切替え制御回路から出力されるオン／オフの状態を示す前記信号を前記第２の切替え制御回路の入力にフィードバックし、
前記第２の切替え制御回路は、前記入力信号が状態遷移した後、オン状態を示す前記信号がフィードバックされたとき、前記第２のスイッチ回路にオン状態を示す信号を出力する、
ことを特徴とする請求項１記載のデータ出力回路。
【請求項４】
前記制御信号は、前記負荷の軽重に応じて出力されることを特徴とする請求項１記載のデータ出力回路。
【請求項５】
コア回路と、入出力端子と、前記入出力端子に接続された負荷とを含み、前記コア回路から出力される出力信号に応じて前記負荷を駆動する半導体集積回路において、
交互にオン／オフされることによって前記負荷を電源およびグランドノードに接続する２つのスイッチ素子を有する第１のスイッチ回路と、
交互にオン／オフされることによって前記負荷を前記電源および前記グランドノードに接続する２つのスイッチ素子を有する第２のスイッチ回路と、
前記出力信号に応じて前記第１のスイッチ回路に含まれた前記２つのスイッチ素子のオン／オフを切替えるとき、オンしている一方の前記スイッチ素子をオフにしてから、オフしている他方の前記スイッチ素子をオンにする第１の切替え制御回路と、
制御信号によって活性化され、前記入力信号に応じて前記第２のスイッチ回路に含まれた前記２つのスイッチ素子のオン／オフを切替えるとき、オンしている一方の前記スイッチ素子をオフにしてから、オフしている他方の前記スイッチ素子をオンにする第２の切替え制御回路と、
前記第１の切替え制御回路と前記第２の切替え制御回路が、前記第１のスイッチ回路に含まれた前記スイッチ素子と前記第２のスイッチ回路に含まれた前記スイッチ素子を同時にオンしないようにする切替えタイミング調整手段と、
を有することを特徴とする半導体集積回路。
【請求項６】
前記第１の切替え制御回路は、
前記第１のスイッチ回路に含まれた２つのスイッチ素子をオン／オフする信号をフィードバックする第１のフィードバック回路と、
前記出力信号が状態遷移したとき前記オフの状態を示す前記信号のみを出力し、前記オフの状態を示す前記信号がフィードバックされたとき前記オンの状態を示す前記信号を出力する第１の信号出力回路と、を有し、
前記第２の切替え制御回路は、
前記第２のスイッチ回路に含まれた２つのスイッチ素子をオン／オフする信号をフィードバックする第２のフィードバック回路と、
前記出力信号が状態遷移したとき前記オフの状態を示す前記信号のみを出力し、前記オフの状態を示す前記信号がフィードバックされたとき前記オンの状態を示す前記信号を出力する第２の信号出力回路と、
を有することを特徴とする請求項５記載の半導体集積回路。
【請求項７】
前記切替えタイミング調整手段は、前記第１の切替え制御回路から出力されるオン／オフの状態を示す前記信号を前記第２の切替え制御回路の入力にフィードバックし、
前記第２の切替え制御回路は、前記入力信号が状態遷移した後、オン状態を示す前記信号がフィードバックされたとき、前記第２のスイッチ回路にオン状態を示す信号を出力する、
ことを特徴とする請求項５記載の半導体集積回路。
【請求項８】
前記制御信号は、前記負荷の軽重に応じて出力されることを特徴とする請求項５記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はデータ出力回路および半導体集積回路に関する。
【背景技術】
【０００２】
半導体集積回路では、コア回路と入出力端子との間にデータ出力回路が設けられる。データ出力回路は、コア回路から出力される信号の駆動能力を調整できるようになっており、１つの半導体集積回路で異なる負荷を駆動することができるようになっている（例えば、特許文献１参照）。これによって、例えば、負荷の軽重に応じて半導体集積回路を設計する必要がなくなりコスト削減につながる。
【０００３】
図５は、従来のデータ出力回路の回路図である。図に示すようにデータ出力回路は、インバータ回路Ｚ１０１，Ｚ１０２，Ｚ１０５、ＮＡＮＤ回路Ｚ１０３、ＮＯＲ回路Ｚ１０４、およびトランジスタＭ１０１〜Ｍ１０４を有している。
【０００４】
インバータ回路Ｚ１０１，Ｚ１０２には、入力信号ＩＮが入力される。入力信号ＩＮは、半導体集積回路のコア回路から出力される信号である。インバータ回路Ｚ１０１，Ｚ１０２は、入力信号ＩＮを反転し、信号Ｓ１，Ｓ２をトランジスタＭ１０１，Ｍ１０２に出力する。
【０００５】
トランジスタＭ１０１は、ＰＭＯＳトランジスタである。トランジスタＭ１０２は、ＮＭＯＳトランジスタである。トランジスタＭ１０１とトランジスタＭ１０２のドレインは、負荷が接続される端子ＯＵＴに接続されている。トランジスタＭ１０１，Ｍ１０２は、ゲートに入力される信号Ｓ１，Ｓ２に応じて負荷を電源およびグランドに接続する。入力信号ＩＮがＨ状態のとき、インバータ回路Ｚ１０１からＬ状態の信号Ｓ１が出力され、トランジスタＭ１０１は、負荷を電源Ｖｄｄに接続する。入力信号ＩＮがＬ状態のとき、インバータ回路Ｚ１０２からＨ状態の信号Ｓ２が出力され、トランジスタＭ１０２は、負荷をグランドに接続する。
【０００６】
ＮＡＮＤ回路Ｚ１０３には、入力信号ＩＮと制御信号ＣＮが入力される。ＮＯＲ回路Ｚ１０４には、入力信号ＩＮとインバータ回路Ｚ１０５を介して制御信号ＣＮが入力される。制御信号ＣＮは、負荷の軽重によって半導体集積回路のコア回路から出力される。負荷が小さいとき（小駆動するとき）Ｌ状態、負荷が大きいとき（大駆動するとき）Ｈ状態が出力される。
【０００７】
トランジスタＭ１０３は、ＰＭＯＳトランジスタである。トランジスタＭ１０４は、ＮＭＯＳトランジスタである。トランジスタＭ１０３とトランジスタＭ１０４のドレインは、端子ＯＵＴに接続されている。トランジスタＭ１０３，Ｍ１０４は、ゲートに入力される信号Ｓ３，Ｓ４に応じて負荷を電源Ｖｄｄおよびグランドに接続する。制御信号ＣＮがＬ状態のとき、入力信号ＩＮの状態にかかわらずＮＡＮＤ回路Ｚ１０３からは常時Ｈ状態の信号Ｓ３が出力され、ＮＯＲ回路Ｚ１０４からは常時Ｌ状態の信号Ｓ４が出力される。よって、トランジスタＭ１０３，Ｍ１０４のドレインは、フローティング状態となる。制御信号ＣＮがＨ状態のときは、ＮＡＮＤ回路Ｚ１０３、ＮＯＲ回路Ｚ１０４からは入力信号ＩＮに応じた状態の信号Ｓ３，Ｓ４が出力される。入力信号ＩＮがＨ状態のときは、ＮＡＤＮ回路Ｚ１０３からＬ状態の信号Ｓ３が出力され、トランジスタＭ１０３は負荷を電源Ｖｄｄに接続する。入力信号ＩＮがＬ状態のときは、ＮＯＲ回路Ｚ１０４からＨ状態の信号Ｓ４が出力され、トランジスタＭ１０４は負荷をグランドに接続する。
【０００８】
このように、負荷が小さいときはトランジスタＭ１０１，Ｍ１０２で負荷を駆動し、負荷が大きいときはトランジスタＭ１０１〜Ｍ１０４で負荷を駆動することによって駆動能力を調整し、１つのデータ出力回路で異なる負荷を駆動できるようになっている。
【０００９】
次に、信号Ｓ１〜Ｓ４の状態とトランジスタＭ１０１〜Ｍ１０４に流れる電流について説明する。図６は、小駆動時における図５のトランジスタに入力される信号のタイミングチャートで、図７は、小駆動時における図５のトランジスタに流れる電流を説明する図である。信号Ｓ１，Ｓ２は、インバータ回路Ｚ１０１，Ｚ１０２により入力信号ＩＮと反転関係にある。図６に示すようにタイミングによっては、信号Ｓ１が信号Ｓ２より先にＨ状態からＬ状態になり、トランジスタＭ１０１，Ｍ１０２が同時にオンすることがある。また、タイミングによっては、信号Ｓ２が信号Ｓ１より先にＬ状態からＨ状態になり、トランジスタＭ１０１，Ｍ１０２が同時にオンすることがある。そのため、図７に示すように、トランジスタＭ１０１，Ｍ１０２に貫通電流が流れる場合がある。なお、小駆動時はＬ状態の制御信号ＣＮが出力されるので、図６に示すように信号Ｓ３はＨ状態、信号Ｓ４はＬ状態となり、トランジスタＭ１０３，Ｍ１０４はフローティング状態となる。
【００１０】
図８は、大駆動時における図５のトランジスタに入力される信号のタイミングチャートで、図９は、大駆動時における図５のトランジスタに流れる電流を説明する図である。図６に示すようにタイミングによっては、信号Ｓ１と信号Ｓ３とが同時にＨ状態からＬ状態になり、２つのトランジスタＭ１０１，Ｍ１０３が同時にオンすることがある。また、タイミングによっては、信号Ｓ２と信号Ｓ４とが同時にＬ状態からＨ状態になり、２つのトランジスタＭ１０１，Ｍ１０４が同時にオンすることがある。そのため、図９に示すように、瞬時に大量の電流が流れる場合がある。
【特許文献１】特開平６−１９６９８１号公報（段落番号〔０００７〕〜〔００１０〕、図１）
【発明の開示】
【発明が解決しようとする課題】
【００１１】
このように、入力信号のタイミングによっては、トランジスタが同時にオンするため貫通電流が流れ、また、瞬時に大量の電流をグランドに流すことがある。そのため、消費電力が大きくなり、また、グランドラインが揺れて誤動作をする恐れがあるという問題点があった。
【００１２】
本発明はこのような点に鑑みてなされたものであり、消費電力を低減し、誤動作を防止したデータ出力回路および半導体集積回路を提供することを目的とする。
【課題を解決するための手段】
【００１３】
本発明では上記問題を解決するために、入力信号に応じて負荷を駆動するデータ出力回路において、交互にオン／オフされることによって前記負荷を電源およびグランドノードに接続する２つのスイッチ素子を有する第１のスイッチ回路と、交互にオン／オフされることによって前記負荷を前記電源および前記グランドノードに接続する２つのスイッチ素子を有する第２のスイッチ回路と、前記入力信号に応じて前記第１のスイッチ回路に含まれた前記２つのスイッチ素子のオン／オフを切替えるとき、オンしている一方の前記スイッチ素子をオフにしてから、オフしている他方の前記スイッチ素子をオンにする第１の切替え制御回路と、制御信号によって活性化され、前記入力信号に応じて前記第２のスイッチ回路に含まれた前記２つのスイッチ素子のオン／オフを切替えるとき、オンしている一方の前記スイッチ素子をオフにしてから、オフしている他方の前記スイッチ素子をオンにする第２の切替え制御回路と、前記第１の切替え制御回路と前記第２の切替え制御回路が、前記第１のスイッチ回路に含まれた前記スイッチ素子と前記第２のスイッチ回路に含まれた前記スイッチ素子を同時にオンしないようにする切替えタイミング調整手段と、を有することを特徴とするデータ出力回路が提供される。
【００１４】
このようなデータ出力回路によれば、第１のスイッチ回路の２つのスイッチ素子は同時にオンすることがない。また、第２のスイッチ回路の２つのスイッチ素子は同時にオンすることがない。よって第１のスイッチ回路と第２のスイッチ回路のスイッチ素子に貫通電流が流れることがない。また、第１のスイッチ回路のスイッチ素子と第２のスイッチ回路のスイッチ素子は同時にオンすることがない。よって瞬時にグランドに大量の電流が流れることがない。
【発明の効果】
【００１５】
本発明のデータ出力回路では、第１のスイッチ回路と第２のスイッチ回路のスイッチ素子に貫通電流が流れることがないので、消費電力を低減することができる。また、第１のスイッチ回路のスイッチ素子と第２のスイッチ回路のスイッチ素子から瞬時にグランドに大量の電流が流れることがないので、グランドラインが揺れず誤動作を防止できる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を図面を参照して詳細に説明する。図１は本発明のデータ出力回路の回路図である。データ出力回路は、例えば、ＬＳＩ（Large Scale Integration）に搭載される。データ出力回路は、ＬＳＩのコア回路から出力される信号（図中入力信号ＩＮ）に応じて入出力端子に接続される負荷を駆動する。また、負荷の軽重に応じて駆動能力が調整可能となっている。図に示すように、データ出力回路は、ＮＡＮＤ回路Ｚ１、インバータ回路Ｚ２，Ｚ３、ＮＯＲ回路Ｚ４から構成される切替え制御回路１、ＮＡＮＤ回路Ｚ６、インバータ回路Ｚ７，Ｚ８、ＮＯＲ回路Ｚ９から構成される切替え制御回路２、トランジスタＭ１，Ｍ２から構成されるスイッチ回路３、トランジスタＭ３，Ｍ４から構成されるスイッチ回路４、およびインバータ回路Ｚ５，Ｚ１０，Ｚ１１を有している。
【００１７】
切替え制御回路１は入力信号ＩＮが入力され、入力信号ＩＮに応じてスイッチ回路３のトランジスタＭ１，Ｍ２を交互にオン／オフする。このとき切替え制御回路１は、オンしているトランジスタを先にオフにしてから、オフしているトランジスタをオンにする。
【００１８】
入力信号ＩＮは、ＮＡＮＤ回路Ｚ１とＮＯＲ回路Ｚ４に入力される。ＮＡＮＤ回路Ｚ１は信号Ｓ１を出力し、インバータ回路Ｚ３とスイッチ回路３のトランジスタＭ１に入力される。インバータ回路Ｚ３は、信号Ｓ１を反転しＮＯＲ回路Ｚ４に入力する。ＮＯＲ回路Ｚ４は信号Ｓ２を出力し、インバータ回路Ｚ２とスイッチ回路３のトランジスタＭ２に入力される。インバータ回路Ｚ２は、信号Ｓ２を反転しＮＡＮＤ回路Ｚ１に入力する。よって、入力信号ＩＮがＨ状態からＬ状態に遷移したとすると、ＮＡＮＤ回路Ｚ１からＨ状態の信号Ｓ１（トランジスタＭ１をオフする信号）が出力される。Ｈ状態の信号Ｓ１は、インバータ回路Ｚ３によってＬ状態に反転されＮＯＲ回路Ｚ４に出力される。ＮＯＲ回路Ｚ４は、インバータ回路Ｚ３からＬ状態の信号が出力されることによって、Ｈ状態の信号Ｓ２（トランジスタＭ２をオンする信号）を出力する。入力信号ＩＮがＬ状態からＨ状態に遷移したとすると、ＮＯＲ回路Ｚ４からＬ状態の信号Ｓ２（トランジスタＭ２をオフする信号）が出力される。Ｌ状態の信号Ｓ２は、インバータ回路Ｚ２によってＨ状態に反転されＮＡＮＤ回路Ｚ１に出力される。ＮＡＮＤ回路Ｚ１は、インバータ回路Ｚ２からＨ状態の信号が出力されることによって、Ｌ状態の信号Ｓ１（トランジスタＭ１をオンする信号）を出力する。すなわち、インバータ回路Ｚ２，Ｚ３によって、ＮＡＮＤ回路Ｚ１、ＮＯＲ回路Ｚ４から出力される信号Ｓ１，Ｓ２を、互いのＮＡＮＤ回路Ｚ１、ＮＯＲ回路Ｚ４の入力にフィードバックさせることにより、オンしているトランジスタを先にオフにしてから、オフしているトランジスタをオンにし、トランジスタＭ１，Ｍ２が同時にオンしないようにしている。
【００１９】
切替え制御回路２は、入力信号ＩＮと制御信号ＣＮが入力される。制御信号ＣＮは、端子ＯＵＴに接続される負荷の軽重に応じて出力される。具体的には、負荷が大きい場合、スイッチ回路３，４で負荷を駆動するよう切替え制御回路２を活性化する制御信号ＣＮが出力される。負荷が小さい場合、スイッチ回路３のみで負荷を駆動するよう切替え制御回路２を非活性化する制御信号ＣＮが出力される。切替え制御回路２は活性化されているとき、入力信号ＩＮに応じてスイッチ回路４のトランジスタＭ３，Ｍ４をオン／オフするための信号Ｓ３，Ｓ４を出力する。
【００２０】
切替え制御回路２は、入力信号ＩＮに応じてスイッチ回路３のトランジスタＭ３，Ｍ４を交互にオン／オフする。このとき切替え制御回路２は、オンしているトランジスタを先にオフにしてから、オフしているトランジスタをオンにする。
【００２１】
制御信号ＣＮは、ＮＡＮＤ回路Ｚ６とインバータ回路Ｚ１１を介してＮＯＲ回路Ｚ９に入力される。制御信号ＣＮがＬ状態のとき、入力信号ＩＮの信号状態にかかわらず、ＮＡＮＤ回路Ｚ６は常時Ｌ状態の信号Ｓ３を出力し、ＮＯＲ回路Ｚ９は常時Ｈ状態の信号Ｓ４を出力する。制御信号ＣＮがＨ状態のとき、ＮＡＮＤ回路Ｚ６とＮＯＲ回路Ｚ９は、入力信号ＩＮに応じた信号Ｓ３，Ｓ４をスイッチ回路４に出力する。
【００２２】
ＮＡＮＤ回路Ｚ６から出力される信号Ｓ３は、スイッチ回路４のトランジスタＭ３とインバータ回路Ｚ８に入力される。インバータ回路Ｚ８は、信号Ｓ３を反転しＮＯＲ回路Ｚ９に入力する。ＮＯＲ回路Ｚ９から出力される信号Ｓ４は、スイッチ回路４のトランジスタＭ４とインバータ回路Ｚ７に入力される。インバータ回路Ｚ７は、信号Ｓ４を反転しＮＡＮＤ回路Ｚ６に入力する。よって、入力信号ＩＮがＨ状態からＬ状態に遷移したとすると、ＮＡＮＤ回路Ｚ６からＨ状態の信号Ｓ３（トランジスタＭ３をオフする信号）が出力される。Ｈ状態の信号Ｓ３は、インバータ回路Ｚ８によってＬ状態に反転されＮＯＲ回路Ｚ９に出力される。ＮＯＲ回路Ｚ９は、インバータ回路Ｚ８からＬ状態の信号が出力されることによって、Ｈ状態の信号Ｓ４（トランジスタＭ４をオンする信号）を出力する。入力信号ＩＮがＬ状態からＨ状態に遷移したとすると、ＮＯＲ回路Ｚ９からＬ状態の信号Ｓ４（トランジスタＭ４をオフする信号）が出力される。Ｌ状態の信号Ｓ４は、インバータ回路Ｚ７によってＨ状態に反転されＮＡＮＤ回路Ｚ６に出力される。ＮＡＮＤ回路Ｚ６は、インバータ回路Ｚ７からＨ状態の信号が出力されることによって、Ｌ状態の信号Ｓ３（トランジスタＭ４をオンする信号）を出力する。すなわち、インバータ回路Ｚ７，Ｚ８によって、ＮＡＮＤ回路Ｚ６、ＮＯＲ回路Ｚ９から出力される信号Ｓ３，Ｓ４を、互いのＮＡＮＤ回路Ｚ６、ＮＯＲ回路Ｚ９の入力にフィードバックさせることにより、オンしているトランジスタを先にオフにしてから、オフしているトランジスタをオンにし、トランジスタＭ３，Ｍ４が同時にオンしないようにしている。
【００２３】
切替え制御回路２が制御信号ＣＮによって活性化されているとき、スイッチ回路３のトランジスタＭ１，Ｍ２の一方と、スイッチ回路４のトランジスタＭ３，Ｍ４の一方は、入力信号ＩＮによって必ずオンにされている。このとき、インバータ回路Ｚ５，Ｚ１０によって、スイッチ回路３のトランジスタＭ１，Ｍ２とスイッチ回路４のトランジスタＭ３，Ｍ４とが同時にオンしないようにしている。
【００２４】
インバータ回路Ｚ５は、切替え制御回路１のＮＡＮＤ回路Ｚ１から出力される信号Ｓ１を反転し、切替え制御回路２のＮＡＮＤ回路Ｚ６に入力する。インバータ回路Ｚ１０は、切替え制御回路１のＮＯＲ回路Ｚ４から出力される信号Ｓ２を反転し、切替え制御回路２のＮＯＲ回路Ｚ９に入力する。よって、入力信号ＩＮがＬ状態からＨ状態に遷移したとすると、切替え制御回路１のＮＡＮＤ回路Ｚ１からはスイッチ回路３のトランジスタＭ１をオンするＬ状態の信号Ｓ１が出力される。ＮＡＮＤ回路Ｚ１から出力されるトランジスタＭ１をオンするＬ状態の信号Ｓ１は、インバータ回路Ｚ５によってＨ状態に反転され、切替え制御回路２のＮＡＮＤ回路Ｚ６に出力される。ＮＡＮＤ回路Ｚ６は、インバータ回路Ｚ５からＨ状態の信号が出力されることによって、スイッチ回路４のトランジスタＭ３をオンするためのＬ状態の信号Ｓ３を出力する。入力信号ＩＮがＨ状態からＬ状態に遷移したとすると、切替え制御回路１のＮＯＲ回路Ｚ４からスイッチ回路３のトランジスタＭ２をオンするＨ状態の信号Ｓ２が出力される。ＮＯＲ回路Ｚ４から出力されるトランジスタＭ２をオンするＨ状態の信号Ｓ２は、インバータ回路Ｚ１０によってＬ状態に反転され、切替え制御回路２のＮＯＲ回路Ｚ９に出力される。ＮＯＲ回路Ｚ９は、インバータ回路Ｚ１０からＬ状態の信号が出力されることによって、スイッチ回路４のトランジスタＭ４をオンするためのＨ状態の信号Ｓ４を出力する。すなわち、切替え制御回路１から出力されるオンの信号Ｓ１，Ｓ２を、インバータ回路Ｚ５，Ｚ１０によって、切替え制御回路２のＮＡＮＤ回路Ｚ６、ＮＯＲ回路Ｚ９にフィードバックさせることにより、スイッチ回路３のトランジスタがオンした後、スイッチ回路４のトランジスタをオンし、スイッチ回路３のトランジスタとスイッチ回路４のトランジスタとが同時にオンしないようにしている。
【００２５】
スイッチ回路３のトランジスタＭ１はＰＭＯＳトランジスタであり、トランジスタＭ２はＮＭＯＳトランジスタである。トランジスタＭ１のソースは電源Ｖｄｄに接続され、ドレインはトランジスタＭ２のドレインと接続されている。トランジスタＭ２のソースはグランドに接続されている。トランジスタＭ１，Ｍ２のドレインは、負荷が接続される端子ＯＵＴに接続されている。トランジスタＭ１，Ｍ２は、ゲートに入力される切替え制御回路１からの信号Ｓ１，Ｓ２に応じて、端子ＯＵＴに接続される負荷を電源Ｖｄｄおよびグランドに接続する。
【００２６】
スイッチ回路４のトランジスタＭ３はＰＭＯＳトランジスタであり、トランジスタＭ４はＮＭＯＳトランジスタである。トランジスタＭ３のソースは電源Ｖｄｄに接続され、ドレインはトランジスタＭ４のドレインと接続されている。トランジスタＭ４のソースはグランドに接続されている。トランジスタＭ３，Ｍ４のドレインは、負荷が接続される端子ＯＵＴに接続されている。トランジスタＭ３，Ｍ４は、ゲートに入力される切替え制御回路２からの信号Ｓ３，Ｓ４に応じて、端子ＯＵＴに接続される負荷を電源Ｖｄｄおよびグランドに接続する。
【００２７】
次に、タイミングチャートを用いて図１の動作を説明する。図２は、図１のデータ出力回路のタイミングチャートである。図２には、図１のデータ出力回路に入力される入力信号ＩＮ、トランジスタＭ１〜Ｍ４に入力される信号Ｓ１〜Ｓ４が示してある。
【００２８】
入力信号ＩＮがＬ状態からＨ状態に遷移したとき、切替え制御回路１のＮＯＲ回路Ｚ４と、切替え制御回路２のＮＯＲ回路Ｚ９は、図に示すようにＨ状態からＬ状態に遷移する信号Ｓ２，Ｓ４を同時に出力する。よって、オンしていたスイッチ回路３のトランジスタＭ２と、スイッチ回路４のトランジスタＭ４はオフされる。
【００２９】
ＮＯＲ回路Ｚ４から出力されるＬ状態の信号Ｓ２は、インバータ回路Ｚ２によってＨ状態に反転されＮＡＮＤ回路Ｚ１に出力される。よって、ＮＡＮＤ回路Ｚ１は、図に示すように信号Ｓ２のＬ状態の出力より遅れてＬ状態の信号Ｓ１を出力する。従いスイッチ回路３のトランジスタＭ１は、トランジスタＭ２のオフに遅れてオンされる。なお、ＮＡＮＤ回路Ｚ６は、インバータ回路Ｚ７によって信号Ｓ１がＨ状態に反転され入力されるが、インバータ回路Ｚ５からＬ状態の信号が入力されているので、この時点ではまだＨ状態の信号Ｓ１を出力している。
【００３０】
ＮＡＮＤ回路Ｚ１から出力されるＬ状態の信号Ｓ１は、インバータ回路Ｚ５によってＨ状態に反転され、切替え制御回路２のＮＡＮＤ回路Ｚ６に出力される。よって、ＮＡＮＤ回路Ｚ６は、インバータ回路Ｚ５から出力されるＨ状態の信号により、図に示すように信号Ｓ１のＬ状態に遅れてＬ状態の信号Ｓ３を出力する。従いスイッチ回路４のトランジスタＭ３は、トランジスタＭ４とスイッチ回路３のトランジスタＭ１のオンに遅れてオンされる。
【００３１】
入力信号ＩＮがＨ状態からＬ状態に遷移したとき、切替え制御回路１のＮＡＮＤ回路Ｚ１と、切替え制御回路２のＮＡＮＤ回路Ｚ６は、図に示すようにＬ状態からＨ状態に遷移する信号Ｓ１，Ｓ３を同時に出力する。よって、オンしていたスイッチ回路３のトランジスタＭ１と、スイッチ回路４のトランジスタＭ３はオフされる。
【００３２】
ＮＡＮＤ回路Ｚ１から出力されるＨ状態の信号Ｓ１は、インバータ回路Ｚ３によってＬ状態に反転されＮＯＲ回路Ｚ４に出力される。よって、ＮＯＲ回路Ｚ４は、図に示すように信号Ｓ１のＨ状態の出力より遅れてＨ状態の信号Ｓ２を出力する。従いスイッチ回路３のトランジスタＭ２はトランジスタＭ１のオフに遅れてオンされる。なお、ＮＯＲ回路Ｚ９は、インバータ回路Ｚ８によって信号Ｓ３がＬ状態に反転され入力されるが、インバータ回路Ｚ１０からＬ状態の信号が入力されているので、この時点ではまだＬ状態の信号Ｓ４を出力している。
【００３３】
ＮＯＲ回路Ｚ４から出力されるＨ状態の信号Ｓ２は、インバータ回路Ｚ１０によってＬ状態に反転され、切替え制御回路２のＮＯＲ回路Ｚ９に出力される。よって、ＮＯＲ回路Ｚ９は、インバータ回路Ｚ１０から出力されるＬ状態の信号により、図に示すように信号Ｓ２のＨ状態に遅れてＨ状態の信号Ｓ４を出力する。従いスイッチ回路４のトランジスタＭ４は、トランジスタＭ３とスイッチ回路３のトランジスタＭ２のオンに遅れてオンされる。
【００３４】
これにより、スイッチ回路３のトランジスタＭ１，Ｍ２は同時にオンすることがない。また、スイッチ回路４のトランジスタＭ３，Ｍ４も同時にオンすることがない。よって、トランジスタＭ１，Ｍ２、トランジスタＭ３，Ｍ４に貫通電流が流れることがなく、消費電力を低減できる。
【００３５】
また、スイッチ回路３のトランジスタＭ１，Ｍ２と、スイッチ回路４のトランジスタＭ３，Ｍ４は、同時にオンすることがない。よって、瞬時にグランドに大量の電流が流れることがなく、誤動作を防止することができる。
【００３６】
次に、データ出力回路が搭載されたＬＳＩについて説明する。図３は、データ出力回路が搭載されたＬＳＩと負荷を示した図である。図に示すように、ＬＳＩ１０はデータ出力回路１１を搭載している。データ出力回路１１は、図１で示したデータ出力回路である。データ出力回路１１の出力（図１の端子ＯＵＴ）は、ＬＳＩ１０の入出力端子１２に接続されている。ＬＳＩ１０は、ＬＳＩ２０の負荷の軽重に応じてデータ出力回路１１に制御信号を出力する。
【００３７】
ＬＳＩ２０は、ＬＳＩ１０に対する負荷であり、入力に等価的にコンデンサＣ１を有している。ＬＳＩ２０は、ＬＳＩ１０のデータ出力回路１１の出力が接続されている入出力端子１２と配線によって接続されている。
【００３８】
ＬＳＩ２０の負荷が軽いとき、ＬＳＩ１０は、図１で説明したように２つあるスイッチ回路のうちの１つでＬＳＩ２０を駆動するようデータ出力回路１１を制御する。ＬＳＩ２０の負荷が重いとき、ＬＳＩ１０は、図１で説明したように２つのスイッチ回路でＬＳＩ２０を駆動するようデータ出力回路１１を制御する。なお、制御信号は、ＬＳＩ１０の外部から入力するようにしてもよく、また製造時に選択して内部で固定出力するようにしてもよい。
【００３９】
このように、負荷に応じて駆動能力を調整するので、ＬＳＩを接続する負荷の軽重ごとに設計する必要がなく、コストを低減することができる。また、貫通電流、グランドへの大量の電流の流れ込みを防止するので、ＬＳＩの消費電力を低減し、誤動作を防止することができる。
【００４０】
図４は、データ出力回路が搭載されたＬＳＩと複数の負荷を示した図である。図に示すように、ＬＳＩ３０はデータ出力回路３１を搭載している。データ出力回路３１は、図１で示したデータ出力回路である。データ出力回路３１の出力は、ＬＳＩ３０の入出力端子３２に接続されている。ＬＳＩ３０は、負荷の軽重に応じてデータ出力回路３１に制御信号を出力する。
【００４１】
ＬＳＩ４０ａ，４０ｂ，…は、ＬＳＩ３０に対する負荷であり、入力に等価的にコンデンサＣ２ａ，Ｃ２ｂ，…を有している。ＬＳＩ４０ａ，４０ｂ，…は、ＬＳＩ３０のデータ出力回路３１の出力が接続されている入出力端子３２と配線によって並列に接続されている。
【００４２】
ＬＳＩ４０ａ，４０ｂ，…の接続数が少なく負荷が軽いとき、ＬＳＩ３０は、図１で説明したように２つあるスイッチ回路のうちの１つでＬＳＩ４０ａ，４０ｂ，…を駆動するようデータ出力回路３１を制御する。接続数が多く負荷が重いとき、ＬＳＩ３０は、図１で説明したように２つのスイッチ回路でＬＳＩ４０ａ，４０ｂ，…を駆動するようデータ出力回路を制御する。なお、制御信号は、ＬＳＩ３０の外部から入力するようにしてもよく、また製造時に選択して内部で固定出力するようにしてもよい。
【００４３】
このような、複数の負荷が接続される回路に適用される場合においてもＬＳＩの消費電力を低減し、誤動作を防止することができる。
【産業上の利用可能性】
【００４４】
電子機器から出力される信号を入力信号として入力し、電子機器から負荷への駆動能力を調整する用途にも適用できる。
【図面の簡単な説明】
【００４５】
【図１】本発明のデータ出力回路の回路図である。
【図２】図１のデータ出力回路のタイミングチャートである。
【図３】データ出力回路が搭載されたＬＳＩと負荷を示した図である。
【図４】データ出力回路が搭載されたＬＳＩと複数の負荷を示した図である。
【図５】従来のデータ出力回路の回路図である。
【図６】小駆動時における図５のトランジスタに入力される信号のタイミングチャートである。
【図７】小駆動時における図５のトランジスタに流れる電流を説明する図である。
【図８】大駆動時における図５のトランジスタに入力される信号のタイミングチャートである。
【図９】大駆動時における図５のトランジスタに流れる電流を説明する図である。
【符号の説明】
【００４６】
１，２……切替え制御回路、３，４……スイッチ回路、Ｚ１，Ｚ６……ＮＡＮＤ回路、Ｚ２，Ｚ３，Ｚ５，Ｚ７，Ｚ８，Ｚ１０，Ｚ１１……インバータ回路、Ｚ４，Ｚ９……ＮＯＲ回路、Ｍ１〜Ｍ４……トランジスタ、１０，２０，３０，４０ａ，４０ｂ……ＬＳＩ、１１，３１……データ出力回路、１２，３２……入出力端子、Ｃ１，Ｃ２ａ，Ｃ２ｂ……コンデンサ。
【図１】
2005039692.tif 000003
【図２】
2005039692.tif 000004
【図３】
2005039692.tif 000005
【図４】
2005039692.tif 000006
【図５】
2005039692.tif 000007
【図６】
2005039692.tif 000008
【図７】
2005039692.tif 000009
【図８】
2005039692.tif 000010
【図９】
2005039692.tif 000011