(57)【要約】【課題】  低電圧の電源電圧の下でも高電圧を効果的に伝達できる、半導体回路装置用のスイッチ回路を提供する。【解決手段】  クロック信号とイネーブル信号の否定論理積によってポンピングクロック信号を出力するＮＡＮＤゲートと、ネイティブトランジスタとトリプルウェルを有するトランジスタとを含み、第１高電圧と前記ポンピングクロック信号によってポンピング電圧を出力するポンピング部と、前記ポンピング電圧によって第２高電圧を伝送するスイッチ部とを備えて、高電圧スイッチ回路を構成する。【選択図】図１
2005117619.tif 000002
【特許請求の範囲】
【請求項１】
クロック信号とイネーブル信号の論理演算によってポンピングクロック信号を出力するＮＡＮＤゲートと、
ネイティブトランジスタとトリプルウェルを有するトランジスタとを含み、第１高電圧と前記ポンピングクロック信号とによってポンピング電圧を出力するポンピング部と、
前記ポンピング電圧によって第２高電圧を伝送するスイッチ部と
を備えてなる半導体素子の高電圧スイッチ回路。
【請求項２】
請求項１に記載の半導体素子の高電圧スイッチ回路において、
前記ポンピング部は、
前記ポンピングクロック信号の電圧を前記ポンピング部の出力にポンピングする第１キャパシタと、
前記ポンピングクロック信号を反転するインバータと、
前記反転されたポンピングクロック信号の電圧を第１ノードにポンピングする第２キャパシタと、
前記第１ノードによって前記第１ノードの電圧を前記ポンピング部の出力端に印加するトリプルウェルを有する第１トランジスタと、
前記ポンピング部の出力端によって前記第１高電圧を前記第１ノードに伝送するネイティブ第２トランジスタと、
前記ポンピング部の出力端によって前記第１高電圧を前記第１トランジスタのバルクに伝送するネイティブ第３トランジスタとを含んでなる
ことを特徴とする回路。
【請求項３】
請求項１に記載の半導体素子の高電圧スイッチ回路であって、
さらに、前記イネーブル信号によって前記ポンピング部の出力をプリチャージする第５トランジスタを含んでなる
ことを特徴とする回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体素子の高電圧スイッチ回路に関し、特に、低い電源電圧の下でも高電圧を効果的に伝達できるようにした高電圧スイッチ回路に関する。
【背景技術】
【０００２】
半導体素子（半導体回路デバイス）は、電源電圧よりも高いポンピングされた電圧を必要とする場合があり、そのような高い電圧を通過させるためには、高電圧伝達スイッチが必要である。
【０００３】
図２は、従来技術に係る高電圧スイッチ回路の回路図である。
【０００４】
図２を参照すると、従来の高電圧スイッチ回路は、外部のイネーブル信号ＥＮとクロック信号ＣＬＫとを入力としてポンピングクロック信号Ｐ＿ＣＬＫを出力するＮＡＮＤゲートＮＧ１と、外部第１高電圧Ｖｐｐとポンピングクロック信号Ｐ＿ＣＬＫとによってポンピング電圧Ｖｐｕｍｐを出力するポンピング部１０と、イネーブル信号ＥＮによってポンピング部１０の出力をプリチャージするプリチャージ部２０と、ポンピング部１０のポンピング電圧Ｖｐｕｍｐによって第２高電圧Ｖｉｎを伝送するスイッチ部３０とを備えて構成されている。
【０００５】
ポンピング部１０は、ポンピングクロック信号の入力端とポンピング部１０の出力端との間に接続された第１キャパシタＣ１と、ポンピングクロック信号の入力端と第１ノードＱ１との間に直列接続されたインバータＩ１および第２キャパシタＣ２と、第１ノードＱ１とポンピング部１０の出力端との間に接続され、前記第１ノードＱ１によって駆動するネイティブ第１トランジスタＴ１と、第１ノードＱ１と外部高電圧の入力端との間に接続され、前記ポンピング部１０の出力端のポンピング電圧Ｖｐｕｍｐによって駆動する第２トランジスタＴ２とを含んで構成されている。
【０００６】
プリチャージ部２０は、イネーブル信号入力端とポンピング部１０の出力端との間に接続され、電源電圧Ｖｃｃによって駆動される第３トランジスタＴ３を含んで構成されている。スイッチ部３０は、第２高電圧の入力端Ｖｉｎと第２高電圧の出力端Ｖｏｕｔとの間に接続され、ポンピング部１０の出力によって駆動される第４トランジスタＴ４を含んで構成されている。
【０００７】
以下、上述したような構成を有する従来の高電圧スイッチ回路の動作について説明する。イネーブル信号ＥＮがロジック「ハイ」になると、第３トランジスタＴ３によりポンピング部１０の出力端をプリチャージする。このとき、クロック信号ＣＬＫによってＮＡＮＤゲートＮＧ１の出力値が変化し、インバータＩ１によってその値が反転される。第１及び第２キャパシタ(Ｃ１及びＣ２)と、第１及び第２トランジスタ(Ｔ１及びＴ２)とからなる正帰還ループ(Positive Feedback Loop)を通してポンピング電圧Ｖｐｕｍｐを生成する。しかし、従来の回路においては、第１及び第２トランジスタ(Ｔ１及びＴ２)のバックバイアスによりしきい値電圧が上昇し、これにより正帰還ループの損失が増大する。そのため、電源電圧が２.５Ｖ以下の低電圧では、高電圧スイッチが正常に動作しなくなるという問題点が発生した。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
この発明は、上記した従来技術の問題点に鑑みてなされたものであって、その目的とするところは、ポンピング部内のトランジスタをネイティブトランジスタとトリプルウェルを有するトランジスタとで構成し、外部に制御トランジスタを設けてバックバイアスによる正帰還ループの損失を減少させることによって、高電圧を効果的に伝達させることにある。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、この発明に係る半導体素子の高電圧スイッチ回路は、クロック信号とイネーブル信号の論理演算によってポンピングクロック信号を出力するＮＡＮＤゲートと、ネイティブトランジスタとトリプルウェルを有するトランジスタとを備え、第１高電圧と前記ポンピングクロック信号とによってポンピング電圧を出力するポンピング部と、前記ポンピング電圧によって第２高電圧を伝送するスイッチ部とを備えて構成されている。
【００１０】
好ましくは、前記ポンピング部は、前記ポンピングクロック信号の電圧を前記ポンピング部の出力にポンピングする第１キャパシタと、前記ポンピングクロック信号を反転するインバータと、前記反転されたポンピングクロック信号の電圧を第１ノードにポンピングする第２キャパシタと、前記第１ノードによって前記第１ノードの電圧を前記ポンピング部の出力端に印加するトリプルウェルを有する第１トランジスタと、前記ポンピング部の出力端によって前記第１高電圧を前記第１ノードに伝送するネイティブ第２トランジスタと、前記ポンピング部の出力端によって前記第１高電圧を前記第１トランジスタのバルクに伝送するネイティブ第３トランジスタとを含んで構成される。
【発明の効果】
【００１１】
この発明によれば、バックバイアスによるしきい値電圧の上昇を低減させ、約１.４Ｖ以下の低い電源電圧の下でも、フラッシュメモリ回路において必要な約２０Ｖ以上の高電圧を効果的にスイッチングできる、という効果を奏する。
【００１２】
また、この発明のスイッチ回路を通して、低電圧のメモリを開発することができ、ポンピングキャパシタの面積も低減させることができる。
【発明を実施するための最良の形態】
【００１３】
以下、添付の図面を参照しながら、この発明の実施形態をより詳細に説明する。図面において同一要素には同一符号を付している。
【００１４】
図１は、この発明に係る半導体素子の高電圧スイッチ回路図である。図１を参照すると、この発明の高電圧スイッチ回路は、外部のクロック信号ＣＬＫとイネーブル信号ＥＮとの否定論理積によってポンピングクロック信号Ｐ＿ＣＬＫを出力するＮＡＮＤゲートＮＧ１００と、バックバイアス効果を低減できるネイティブトランジスタとトリプルウェルを有するトランジスタとを含み、外部第１高電圧Ｖｐｐとポンピングクロック信号Ｐ＿ＣＬＫによってポンピング電圧Ｖｐｕｍｐを出力するポンピング部１００と、ポンピング電圧Ｖｐｕｍｐによって第２高電圧Ｖｉｎを伝送するスイッチ部２００と、イネーブル信号ＥＮによってポンピング部１００の出力をプリチャージするプリチャージ部３００とを備えて構成されている。
【００１５】
ポンピング部１００は、ポンピングクロック信号Ｐ＿ＣＬＫの電圧をポンピング部１００の出力にポンピングする第１キャパシタＣ１００と、ポンピングクロック信号Ｐ＿ＣＬＫを反転するインバータＩ１００と、反転されたポンピングクロック信号の電圧を第１ノードＱ１００にポンピングする第２キャパシタＣ２００と、第１ノードＱ１００によって第１ノードＱ１００の電圧をポンピング部１００の出力端に印加するトリプルウェルを有する第１トランジスタＴ１００と、ポンピング部１００の出力端によって第１高電圧Ｖｐｐを第１ノードＱ１００に伝送するネイティブ第２トランジスタＴ２００と、ポンピング部１００の出力端によって第１高電圧Ｖｐｐを第１トランジスタＴ１００のバルクに伝送するネイティブ第３トランジスタＴ３００とを含んで構成されている。
【００１６】
スイッチ部２００は、ポンピング電圧Ｖｐｕｍｐによって第２高電圧Ｖｉｎを伝送する第４トランジスタＴ４００を含んで構成されている。プリチャージ部３００は、電源電圧Ｖｃｃによってイネーブル信号ＥＮの電圧にポンピング部１００の出力端をプリチャージする第５トランジスタＴ５００を含んで構成されている。
【００１７】
この実施形態では、バックバイアスによるトランジスタのしきい値電圧の上昇を防止するために、第２トランジスタＴ２００としてネイティブトランジスタを、第１トランジスタＴ１００としてトリプルウェルを有するＬＮＶトランジスタを採用しており、第１トランジスタＴ１００のバルクバイアスを上昇させるためには、ネイティブトランジスタを用いた。これにより、低電圧（約２.５Ｖ以下）の電源電圧の下でも高電圧を効果的に伝達できるようにした。このとき、第１トランジスタＴ１００及び第２トランジスタＴ２００は、正帰還ループを構成している。この実施形態では、約１.４Ｖ以下の低電圧の電源電圧の下でも、高電圧を伝送することができる。
【００１８】
以下、上述したような構成を有するこの発明の一実施形態に係る高電圧スイッチ回路の動作について説明する。
【００１９】
まず、イネーブル信号ＥＮがロジック「ハイ」になると、ポンピング部１００の出力が第５トランジスタＴ５００によりプリチャージされ、クロック信号ＣＬＫによりポンピングクロック信号Ｐ＿ＣＬＫの状態が変化する。変化されたポンピングクロック信号Ｐ＿ＣＬＫの分、ポンピング部１００の出力が上昇し、ポンピング部１００の出力が上昇した分、第１ノードＱ１００が上昇する。もう一度ポンピングクロック信号Ｐ＿ＣＬＫが変化すれば、第１トランジスタＴ１００のしきい値電圧が損失され、ポンピング部１００の出力が再び上昇する。
【００２０】
このような正帰還動作を通してポンピング部１００の出力（ポンピング電圧Ｖｐｕｍｐ）が第２高電圧Ｖｉｎと同じレベルの電圧になるようにする。ポンピング電圧Ｖｐｕｍｐを第４トランジスタＴ４００のゲート電圧として用いて第２高電圧Ｖｉｎを効果的に伝達する。すなわち、ポンピング電圧ＶｐｕｍｐがＶｉｎ+Ｖｔ(Ｔ４００)以上であれば、第２高電圧Ｖｉｎは何らの損失なくＶｏｕｔに伝達される。第２高電圧Ｖｉｎは、約２０Ｖ以上の電圧である。
【００２１】
また、第３トランジスタＴ３００により第１トランジスタＴ１００のしきい値電圧の損失を最小化してポンピング電圧Ｖｐｕｍｐが減少する現象を防止できる。これは、ゲート電圧とバルク電圧間の差が大きいほど、しきい値電圧が高くなる現象を第３トランジスタＴ３００を介して第１トランジスタＴ１００のゲート電圧と同じレベルの電圧を第１トランジスタＴ１００のバルクに印加することによって、解決できる。
【００２２】
なお、この発明は、上記した実施形態に限られるものではなく、この発明の技術的思想から逸脱しない範囲内で多様に変更して実施することが可能である。
【図面の簡単な説明】
【００２３】
【図１】この発明に係る半導体素子の高電圧スイッチ回路の回路図である。
【図２】従来技術に係る高電圧スイッチ回路の回路図である。
【符号の説明】
【００２４】
１０、１００…ポンピング部
２０、３００…プリチャージ部
３０、２００…スイッチ部
【図１】
2005117619.tif 000003
【図２】
2005117619.tif 000004