(57)【要約】【課題】  負荷電流が急激に変化した場合においても出力電圧のアンダーシュートに係る電子装置の誤動作や動作停止を防止し、かつ軽負荷時においても電力の過剰供給を抑制することが可能な電源システムを提供する。【解決手段】  直流電圧Ｖｉが入力され、負荷電流の減少に連れて上昇するレギュレーション特性を有するよう制御された出力直流電圧Ｖｏを出力するＤＣ−ＤＣコンバータと、前記出力直流電圧が供給される負荷回路９とを備え、前記負荷回路は、その消費電流である前記負荷電流の増加量及び増加のタイミングに関する情報を含みかつ前記増加のタイミングより所定の時間だけ早く変化する負荷信号Ｓｉｇを出力し、前記ＤＣ−ＤＣコンバータは、前記負荷信号に基づいて前記出力直流電圧を制御する。【選択図】  図１（ａ）
2005130616.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧が入力され、負荷電流の減少に連れて上昇するレギュレーション特性を有するよう制御された出力直流電圧を出力するＤＣ−ＤＣコンバータと、前記出力直流電圧が供給される負荷回路とを備え、
前記負荷回路は、その消費電流である前記負荷電流の増加量及び増加のタイミングに関する情報を含みかつ前記増加のタイミングより所定の時間だけ早く変化する負荷信号を出力し、
前記ＤＣ−ＤＣコンバータは、前記負荷信号に基づいて前記出力直流電圧を制御する電源システム。
【請求項２】
前記ＤＣ−ＤＣコンバータは、前記負荷回路と並列に接続される出力平滑コンデンサを有し、
前記ＤＣ−ＤＣコンバータの出力インピーダンスが前記出力平滑コンデンサの等価直列抵抗の抵抗値以上に設定されることにより前記レギュレーション特性を有している、請求項１記載の電源システム。
【請求項３】
前記ＤＣ−ＤＣコンバータは、基準電圧を出力する基準電源と、前記基準電圧と前記出力直流電圧との誤差を検出して誤差信号を出力する検出回路と、前記誤差信号に基づいて前記誤差を小さくするように前記出力直流電圧を調整する制御回路とからなる帰還系を有し、
前記基準電圧が前記負荷信号に応じて調整される、請求項１又は２記載の電源システム。
【請求項４】
前記負荷回路は、その消費電流である前記負荷電流の増加及び減少のタイミングに関する情報を含みかつ前記増加のタイミングより所定の時間だけ早く変化する負荷信号を出力し、
前記ＤＣ−ＤＣコンバータは、前記負荷信号が前記負荷電流の増加を示すと前記基準電圧を上昇し、前記負荷電流の減少を示すと前記基準電圧を低下する、請求項３記載の電源システム。
【請求項５】
前記ＤＣ−ＤＣコンバータは、前記負荷電流を検出する負荷状態検出回路を有し、
前記負荷信号が前記負荷電流の減少を示した際の前記出力直流電圧が、前記負荷状態検出回路から出力される出力信号に基づいて制御される、請求項４記載の電源システム。
【請求項６】
前記ＤＣ−ＤＣコンバータは、前記帰還系の直流利得率を調整することによって、前記レギュレーション特性を示す出力インピーダンスが前記出力平滑コンデンサの等価直列抵抗の抵抗値以上に設定される、請求項４記載の電源システム。
【請求項７】
前記ＤＣ−ＤＣコンバータは、前記負荷信号に基づいて前記帰還系の直流利得率を切り換えるための直流利得率切り換え回路を有している、請求項１又は２記載の電源システム。
【請求項８】
前記負荷信号が前記負荷電流の減少を示した際に、前記出力直流電圧が、前記負荷状態検出回路から出力される出力信号に基づいて制御される、請求項７記載の電源システム。
【請求項９】
直流電圧が入力され、制御された出力直流電圧を出力するＤＣ−ＤＣコンバータと、前記出力直流電圧が供給される負荷回路とを備え、
前記負荷回路は、その消費電流である負荷電流の増加及び減少のタイミングに関する情報を含みかつ前記増加のタイミングより所定の時間だけ早く変化する負荷信号を出力し、
前記ＤＣ−ＤＣコンバータは、基準電圧を出力する基準電源と、前記基準電圧と前記ＤＣ−ＤＣコンバータの出力直流電圧との誤差を検出して誤差信号を出力する検出回路と、前記誤差信号に基づいて前記誤差を小さくするように前記出力直流電圧を調整する制御回路とからなる帰還系を有し、
前記基準電圧が、前記負荷信号が前記負荷電流の増加を示すと上昇され、前記負荷電流の減少を示すと前記負荷状態検出回路から出力される出力信号に基づいて制御される、電源システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、直流電源から直流電圧が印加されて、特にパルス状の負荷電流を必要とする負荷回路に制御された直流電圧を供給する電源システムに関する。
【背景技術】
【０００２】
ＤＣ−ＤＣコンバータは、従来から多くの電子機器等の電源回路において広く利用されている。このＤＣ−ＤＣコンバータは、入力直流電源からの直流電力をスイッチング素子のオン・オフ動作により断続して高周波電力に変換し、この高周波電力をインダクタ及び出力平滑コンデンサにより平滑化して再度直流電力に変換して、前記入力直流電源の電圧とは異なる電圧の直流出力を負荷となる電子装置に対して供給する電源装置である。
【０００３】
図１９は、従来の降圧型ＤＣ−ＤＣコンバータの構成を模式的に示す構成図である。図１９に示すように、従来の降圧型ＤＣ−ＤＣコンバータは、直流電圧Ｖｉを出力する入力直流電源１と、前記直流電圧Ｖｉを所定のオン・オフ期間により断続するスイッチング素子２と、前記断続された直流電圧を整流する整流ダイオード３と、前記整流ダイオード３により整流された直流電圧を平滑する平滑回路を構成するインダクタ４及び出力平滑コンデンサ５と、前記出力平滑コンデンサ５と並列に接続され該出力平滑コンデンサ５から出力される直流電圧を消費する負荷回路６と、前記スイッチング素子２のオン・オフ期間の制御を行う制御部７とを具備している。
【０００４】
ここで、制御部７は、誤差増幅回路７１と、発振回路７２と、パルス変調回路７３とにより構成されている。この制御部７は、スイッチング素子２のオン・オフ期間を制御することによって、図１９に示す降圧型ＤＣ−ＤＣコンバータから出力される出力直流電圧Ｖｏを制御する。
【０００５】
誤差増幅回路７１は、出力直流電圧Ｖｏを検出して所定の電圧を出力する出力電圧検出回路７１１と、基準電圧Ｖｒを出力する基準電圧源７１２と、基準電圧源７１２の基準電圧Ｖｒと出力電圧検出回路７１１からの出力電圧とが入力される誤差増幅器７１３と、誤差増幅器７１３の入出力間に接続される位相補償コンデンサ７１４から構成されている。ここで、出力電圧検出回路７１１は抵抗７１１１と抵抗７１１２との２つの抵抗器の直列回路により構成されている。このように構成された誤差増幅回路７１は、誤差増幅器７１３から出力される誤差電圧Ｖｅをパルス変調回路７３に入力する。
【０００６】
一方、発振回路７２は、所定の周期で電圧の増減を繰り返す基準三角波電圧である鋸歯状電圧Ｖｔを生成し、この鋸歯状電圧Ｖｔをパルス変調回路７３に入力する。この鋸歯状電圧Ｖｔは、その周期がＴで、振幅がΔＶｔの三角波波形を有し、周期Ｔ内で電圧が直線的に上昇した後に急峻に低下するものである。そして、パルス変調回路７３には、前記誤差電圧Ｖｅと前記鋸歯状電圧Ｖｔが入力される。パルス変調回路７３は、それらの電圧の比較結果に基づいてスイッチング素子２を所定のオン・オフ期間で駆動するための駆動電圧Ｖｄをスイッチング素子２に印加する。
【０００７】
図１９に示す従来の降圧型ＤＣ−ＤＣコンバータでは、スイッチング素子２がオン状態のとき、入力直流電源１の直流電圧Ｖｉはインダクタ４及び出力平滑コンデンサ５の直列回路に印加される。このとき、入力直流電源１からインダクタ４を介して負荷回路６へ電流が流れ、これによりインダクタ４には磁気エネルギーが蓄積される。次に、スイッチング素子２がオフ状態となると、インダクタ４に蓄積された磁気エネルギーが放出されてダイオード３がオン状態となり導通するので、インダクタ４から整流ダイオード３を通して出力平滑コンデンサ５へ電流が流れる。このように、スイッチ２のオン・オフ動作によって、直流電圧Ｖｉのインダクタ４及び出力平滑コンデンサ５の直列回路への印加と、インダクタ４における磁気エネルギーの蓄積と放出とが繰り返されるので、出力平滑コンデンサ５からは所定の電圧の直流が負荷に対して連続的に供給されるようになる。このとき、前記オン・オフ動作は制御部７によってその制御が行われる。そして、スイッチング素子２の１スイッチング周期中のオン時間の割合である時比率δを制御することによって、出力電圧Ｖｏを０Ｖから入力電圧Ｖｉまで設定することが可能となる。ここで、入力電圧をＶｉとし、時比率をδとすると、出力電圧Ｖｏは数１となる。つまり、時比率δを制御することによって、出力電圧Ｖｏを任意に調整可能であることが分かる。
【０００８】
【数１】
2005130616.tif 000003
ここで、上記の如く構成され動作する従来の降圧型ＤＣ−ＤＣコンバータにおけるスイッチング素子２の時比率δの制御方法について説明する。
【０００９】
図２０は、従来の降圧型ＤＣ−ＤＣコンバータの制御部７における各部の電圧波形を模式的に示す波形図である。ここで、Ｖｔは発振回路７２が生成する鋸歯状電圧を、Ｖｅは誤差増幅器７１３が出力する誤差電圧を、Ｖｄはパルス変調回路７３が出力する駆動電圧を、各々示している。
【００１０】
図２０に示すように、誤差電圧Ｖｅは、出力電圧検出回路７１１が検出する出力電圧Ｖｏに由来する検出電圧が基準電圧Ｖｒより高い場合には低下し、逆に、前記検出電圧が基準電圧Ｖｒより低い場合には上昇するように変化する。このとき、誤差電圧Ｖｅが高電圧になるにつれて駆動電圧Ｖｄのパルス幅は広くなり、従って時比率δは大きくなる。そして、この駆動信号Ｖｄのパルス幅が変化することによってスイッチング素子２のオン・オフ期間が制御されるので、これによって出力電圧Ｖｏは所望の直流電圧となる。
【００１１】
ところで、上記従来の構成を有するＤＣ−ＤＣコンバータを用いて電子装置に対して直流電圧を印加する場合には、その出力電圧Ｖｏは図２１に示す負荷レギュレーションとなる。つまり、従来のＤＣ−ＤＣコンバータの出力電圧Ｖｏは負荷電流Ｉｏに基本的に依存せず、例えば図２１に示すように負荷電流ＩｏがＩｏＢやＩｏＴであっても、ＤＣ−ＤＣコンバータは常に一定の電圧Ｖsetの直流を電子装置に対して出力する。しかし、電子装置の負荷電流Ｉｏが急激に変化した場合には、従来のＤＣ−ＤＣコンバータの出力電圧Ｖｏは変化する。これは、一般的に、ＤＣ−ＤＣコンバータの出力電圧Ｖｏが誤差増幅回路７１から出力される誤差電圧Ｖｅの応答遅れや、誤差増幅回路７１における位相補償コンデンサ７１４等の影響を受けるためである。そのため、例えば電子装置の負荷電流Ｉｏがステップ状に急激に上昇した場合には、前記影響に加えて、出力平滑コンデンサ５から電子装置に対して電力の過渡的な供給が行われるため、出力電圧Ｖｏにアンダーシュート（電圧降下）が発生する。この負荷電流Ｉｏがステップ状に急激に上昇した場合における出力電圧Ｖｏのアンダーシュートの様子を、図２２に示す。尚、図２２（ａ）は負荷電流Ｉｏの経時的変化を、又、図２２（ｂ）は出力電圧Ｖｏの経時的変化を、各々示している。一般に、負荷電流Ｉｏが急激に上昇した場合のアンダーシュート量は、出力平滑コンデンサ５の寄生抵抗であるＥＳＲ（Equivalent Series Resistor）に依存する。つまり、図２２（ａ）において負荷電流Ｉｏが電流ＩｏＢから急激に電流ＩｏＴに上昇した場合、負荷電流Ｉｏの変化量をΔＩｏ（Ａ）とし、又、ＥＳＲの抵抗値をＲｅ（Ω）とすると、図２２（ｂ）に示すように出力電圧Ｖｏのアンダーシュート量はΔＩｏ×Ｒｅとなる。ここで、動作可能な最低電圧がＶlimである電子装置を考えた場合、その電子装置の定常的な消費電力を抑えるためには、ＤＣ−ＤＣコンバータの出力電圧ＶｏをＶlimに近づけることが望ましい。しかし、この場合にはＤＣ−ＤＣコンバータの出力電圧Ｖｏが最低電圧Ｖlimを少しでも下回ると、電子装置が停止又は誤動作する可能性が生じる。そのため、従来のＤＣ−ＤＣコンバータでは、出力電圧ＶｏをＶlimからΔＶｏだけ高めたＶsetに設定する必要があった。そして、この場合には略定常的にΔＶｏ×ＩｏＢ（Ｗ）の過剰な電力が電子装置に対して供給されることになり、例えば入力直流電源１が電池の場合には、電子装置の使用可能時間は著しく短くなっていた。又、例えば負荷として携帯電話に使用されるパワーアンプやパソコンのＣＰＵなど、負荷側の仕様により負荷急増直後数十〜数百マイクロ秒以内に出力電圧Ｖｏを安定化させる必要がある電子部品を駆動する場合には、このような従来の構成を有するＤＣ−ＤＣコンバータでは制御系の応答遅れ等により出力電圧Ｖｏを高速に安定化させることは不可能であった。
【００１２】
そこで、過剰な電力供給を抑制し、かつ負荷急増直後の出力電圧Ｖｏを高速に安定化させることを目的とした制御方法が非特許文献１として提案されている。ここで、この非特許文献１に示す制御方法の実現例について概説する。
【００１３】
図２３は、定常的な過剰電力供給を抑制し、負荷急増直後の出力電圧を高速に安定化させる制御が行われるＤＣ−ＤＣコンバータの構成を模式的に示す構成図である。
【００１４】
図２３において、入力直流電源１と、スイッチ２と、ダイオード３と、インダクタ４と、出力平滑コンデンサ５と、負荷回路６と、制御部７とは、図１９に示した従来の降圧型ＤＣ−ＤＣコンバータと同じ構成要素である。そのため、各々に対しては同じ符号を付与し、それらの詳細な説明はここでは省略する。
【００１５】
図２３に示す構成を有するＤＣ−ＤＣコンバータは、図１９に示した従来の降圧型ＤＣ−ＤＣコンバータと比して、インダクタ４と出力平滑コンデンサ５との間にレギュレーション抵抗８が接続されている点で異なっている。そして、図２３に示すＤＣ−ＤＣコンバータは、インダクタ４とレギュレーション抵抗５との間の接続部における電圧を検出し、この接続部における電圧を一定に制御するように構成されている。このＤＣ−ＤＣコンバータでは、レギュレーション抵抗８の挿入によって出力電圧Ｖｏは負荷電流Ｉｏの一次関数となり、従って出力電圧Ｖｏは図２４に示す負荷レギュレーションとなる。つまり、このＤＣ−ＤＣコンバータでは、負荷電流ＩｏがＩｏＢからＩｏＴに増加した場合には、出力電圧Ｖｏは電圧ＶｏＴから電圧ＶｏＢに低下するように制御される。このとき、負荷急増時の負荷電流ＩｏＴに対応する出力電圧ＶｏＢが電子装置の動作可能な最低電圧Ｖlimを下回らないように、かつ可能な限り低くなるようにＤＣ−ＤＣコンバータを設計する。ここで、負荷電流Ｉｏがステップ状に急激に上昇した場合における出力電圧Ｖｏの変化の様子を、図２５に示す。尚、図２５（ａ）は負荷電流Ｉｏの経時的変化を、又、図２５（ｂ）は出力電圧Ｖｏの経時的変化を、各々示している。図２５（ａ）において負荷電流ＩｏがＩｏＢから急激にＩｏＴに増加した場合、負荷電流Ｉｏの変化量をΔＩｏ（Ａ）とし、ＥＳＲの抵抗値をＲｅ（Ω）とすると、図２５（ｂ）に示すように出力電圧のアンダーシュート量はΔＩｏ×Ｒｅとなる。そして、負荷電流ＩｏＴが変化しない限り、出力電圧Ｖｏは電圧ＶｏＢとなるよう略一定に制御される。そのため、負荷急増直後の出力電圧Ｖｏの電圧変動は殆ど無くなり高速に安定化する。又、図２５（ｂ）に示すように、負荷急増時の出力電圧ＶｏＢはＶlimに近い電圧となるため、負荷急増時における電子装置の消費電力を抑えることが可能となる。
【非特許文献１】“ポータブルＣＰＵコアの電源”、[online]、[平成１５年７月１５日検索]、      インターネット<URL：http://pdfserv.maxim-ic.com/arpdf/AppNotes/A3708J.pdf>
【発明の開示】
【発明が解決しようとする課題】
【００１６】
ところで、上述したように、図２３に示す構成を有するＤＣ−ＤＣコンバータを用いることによって、電子装置の負荷急増直後、高速に出力電圧Ｖｏを安定化させることが可能となる。又、このＤＣ−ＤＣコンバータでは負荷急増時の出力電圧Ｖｏが最低電圧Ｖlim近くになるよう設定してあるため、負荷急増時における電子装置の消費電力を抑えることが可能となる。つまり、この限りにおいては、確かに図１９に示した従来の降圧型ＤＣ−ＤＣコンバータの欠点が解決される。
【００１７】
しかしながら、この図２３に示した構成を有するＤＣ−ＤＣコンバータにおける出力電圧Ｖｏの制御方法では、電子装置の軽負荷時、例えば図２５（ａ）において負荷電流ＩｏがＩｏＢのときは、図２５（ｂ）に示すようにＤＣ−ＤＣコンバータの出力電圧Ｖｏが最低電圧ＶlimよりもΔＶｏＴ高い電圧Ｖset以上の電圧ＶｏＴとなる。つまり、軽負荷時においては、電子装置にＩｏＢ×ΔＶｏＴ（Ｗ）の過剰な電力を供給することになる。そして、この過剰な電力の供給量は、図１９に示した従来の降圧型ＤＣ−ＤＣコンバータを用いる場合の過剰な電力の供給量よりも多くなる。従って、図２３に示したＤＣ−ＤＣコンバータの構成では、ＤＣ−ＤＣコンバータの入力直流電源が電池である場合に電子装置の使用時間が短くなるという問題は解決しない。
【００１８】
本発明は、負荷電流が急激に変化した場合においても出力電圧のアンダーシュートに係る電子装置の誤動作や動作停止を防止し、かつ軽負荷時においても電力の過剰供給を抑制することが可能な電源システムを提供することを目的としている。
【課題を解決するための手段】
【００１９】
上記課題を解決するために本発明の電源システムは、直流電圧が入力され、負荷電流の減少に連れて上昇するレギュレーション特性を有するよう制御された出力直流電圧を出力するＤＣ−ＤＣコンバータと、前記出力直流電圧が供給される負荷回路とを備え、前記負荷回路は、その消費電流である前記負荷電流の増加量及び増加のタイミングに関する情報を含みかつ前記増加のタイミングより所定の時間だけ早く変化する負荷信号を出力し、前記ＤＣ−ＤＣコンバータは、前記負荷信号に基づいて前記出力直流電圧を制御する（請求項１）。かかる構成とすると、負荷電流急増前に出力電圧を事前に発生するアンダーシュート量だけ上昇させるため、負荷電流急増時のアンダーシュートによる負荷回路の誤動作や停止が回避できるとともに、電力の過剰供給を抑制することができる。
【００２０】
上記の場合、前記ＤＣ−ＤＣコンバータは、前記負荷回路と並列に接続される出力平滑コンデンサを有し、前記ＤＣ−ＤＣコンバータの出力インピーダンスが前記出力平滑コンデンサの等価直列抵抗の抵抗値以上に設定されることにより前記レギュレーション特性を有している（請求項２）。かかる構成とすると、負荷回路の消費電流が急増した際の電圧変動を効果的に抑制することが可能になる。
【００２１】
又、前記ＤＣ−ＤＣコンバータは、基準電圧を出力する基準電源と、前記基準電圧と前記ＤＣ−ＤＣコンバータの出力直流電圧との誤差を検出して誤差信号を出力する検出回路と、前記誤差信号に基づいて前記誤差を小さくするように前記出力直流電圧を調整する制御回路とからなる帰還系を有し、前記基準電圧が前記負荷信号に応じて調整される（請求項３）。かかる構成とすると、負荷電流急増時のアンダーシュートによる負荷回路の誤動作や停止が回避できるとともに、電力の過剰供給を抑制することができる。
【００２２】
又、前記負荷回路は、その消費電流である前記負荷電流の増加及び減少のタイミングに関する情報を含みかつ前記増加のタイミングより所定の時間だけ早く変化する負荷信号を出力し、前記ＤＣ−ＤＣコンバータは、前記負荷信号が前記負荷電流の増加を示すと前記基準電圧を上昇し、前記負荷電流の減少を示すと前記基準電圧を低下する（請求項４）。かかる構成とすると、負荷電流急増時のアンダーシュートによる負荷回路の誤動作や停止が回避できるとともに、軽負荷時には出力直流電圧を徐々に所定値まで下げるため、電力の過剰供給をさらに抑制することができる。
【００２３】
又、前記ＤＣ−ＤＣコンバータは、前記負荷電流を検出する負荷状態検出回路を有し、前記負荷信号が前記負荷電流の減少を示した際の前記ＤＣ−ＤＣコンバータの出力直流電圧が、前記負荷状態検出回路から出力される出力信号に基づいて制御される（請求項５）。かかる構成としても、軽負荷時の出力直流電圧を所定値まで下げるため、軽負荷時の出力直流電圧の上昇を回避することができ、電力の過剰供給をさらに抑制することができる。
【００２４】
又、前記ＤＣ−ＤＣコンバータは、前記帰還系の直流利得率を調整することによって、前記レギュレーション特性を示す出力インピーダンスが前記出力平滑コンデンサの等価直列抵抗の抵抗値以上に設定される（請求項６）。かかる構成とすると、低損失で前記のような負荷レギュレーション特性が得られる。
【００２５】
又、前記ＤＣ−ＤＣコンバータは、前記負荷信号に基づいて前記帰還系の直流利得率を切り換えるための直流利得率切り換え回路を有している（請求項７）。かかる構成とすると、重負荷時においても軽負荷時においても所定の電圧に制御できるため、電力の過剰供給をさらに抑制することができる。
【００２６】
又、前記負荷信号が前記負荷電流の減少を示した際に、前記ＤＣ−ＤＣコンバータの出力直流電圧が、前記負荷状態検出回路から出力される出力信号に基づいて制御される（請求項８）。かかる構成としても、負荷回路に対する過剰な電力供給を防止することができる。
【００２７】
又、直流電圧が入力され、制御された出力直流電圧を出力するＤＣ−ＤＣコンバータと、前記出力直流電圧が供給される負荷回路とを備え、前記負荷回路は、その消費電流である負荷電流の増加及び減少のタイミングに関する情報を含みかつ前記増加のタイミングより所定の時間だけ早く変化する負荷信号を出力し、前記ＤＣ−ＤＣコンバータは、基準電圧を出力する基準電源と、前記基準電圧と前記ＤＣ−ＤＣコンバータの出力直流電圧との誤差を検出して誤差信号を出力する検出回路と、前記誤差信号に基づいて前記誤差を小さくするように前記出力直流電圧を調整する制御回路とからなる帰還系を有し、前記基準電圧が、前記負荷信号が前記負荷電流の増加を示すと上昇され、前記負荷電流の減少を示すと前記負荷状態検出回路から出力される出力信号に基づいて制御される（請求項９）。かかる構成とすると、負荷回路に対する過剰な電力供給をより一層効果的に防止することができる。
【発明の効果】
【００２８】
本発明は以上に述べたように構成され、負荷電流が急激に変化した場合においても出力電圧のアンダーシュートに係る電子装置の誤動作や動作停止を防止し、かつ軽負荷時においても電力の過剰供給を抑制することが可能な電源システムを提供することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２９】
以下、本発明の電源システムに係る好適な実施の形態について、図面を参照しながら説明する。
【００３０】
（実施の形態１）
図１（ａ）は、本発明の実施の形態１に係る電源システムの構成を模式的に示す回路図である。
【００３１】
図１（ａ）に示すように、本実施の形態に係る電源システム１００は、直流電圧Ｖｉを出力する入力直流電源１と、前記直流電圧Ｖｉを所定のオン・オフ期間で断続するスイッチング素子２と、前記断続された直流電圧を整流する整流ダイオード３と、前記整流ダイオード３により整流された直流電圧を平滑するインダクタ４及び出力平滑コンデンサ５と、出力される直流電流を制限するレギュレーション抵抗８と、出力平滑コンデンサ５の両端子から出力される直流電圧を消費する負荷回路９と、スイッチング素子２のオン・オフ期間の制御を行い電源システム１００から出力される出力電圧Ｖｏを制御する制御部７とを具備している。ここで、制御部７は、出力電圧Ｖｏと基準電圧Ｖｒとの誤差を増幅して誤差電圧Ｖｅを出力する誤差増幅回路７１と、所定の周期で増減を繰り返す基準三角波電圧である鋸歯状電圧Ｖｔを生成する発振回路７２と、誤差電圧Ｖｅと鋸歯状電圧Ｖｔとに基づいてパルス電圧Ｖｄを出力するパルス変調回路７３とにより構成されている。誤差増幅回路７１は、出力電圧Ｖｏを分圧する抵抗７１５１及び抵抗７１５２からなるレギュレーション電圧検出回路７１５と、入力される電圧の差を増幅して出力する誤差増幅器７１３と、誤差増幅器７１３の入出力端子間の位相を補償する位相補償コンデンサ７１４と、基準電圧Ｖｒを出力する可変基準電圧源７１８とを具備している。
【００３２】
先ず、本実施の形態に係る電源システム１００の回路構成について説明する。
【００３３】
入力される直流電圧Ｖｉを出力する入力直流電源１の正極は、スイッチング素子２の一方の端子（入力側）に接続されている。一方、入力直流電源１の負極は接地され、かつ整流ダイオード３のアノード端子に接続されている。スイッチング素子２の他方の端子（出力側）と整流ダイオード３のカソード端子とは、相互に接続されている。又、整流ダイオード３のカソード端子は、インダクタ４の一方の端子（入力側）に接続されている。このインダクタ４の他方の端子（出力側）はレギュレーション抵抗８の一方の端子（入力側）に接続されており、レギュレーション抵抗８の他方の端子（出力側）は出力平滑コンデンサ５の一方の端子に接続されている。出力平滑コンデンサ５の他方の端子は、整流ダイオード３のアノード端子に接続されている。そして、負荷回路９が出力平滑コンデンサ５に並列に接続されている。この負荷回路９は、負荷電流急増の後述する負荷電流量に応じた負荷信号Ｓｉｇを制御部７に向けて出力する機能を有している。ここで、負荷回路９及び負荷信号Ｓｉｇについて具体的に説明する。
【００３４】
図１（ｂ）は、負荷回路９の構成を模式的に例示する構成図である。図１（ｂ）に示すように、電源システム１００を構成する出力平滑コンデンサ５には、負荷回路９として例示する携帯電話のパワーアンプ９１（ＰＡ）が接続されている。このパワーアンプ９１は、携帯電話を構成する制御回路部９２と接続されており、この制御回路部９２が出力する通信信号を増幅してアンテナ（ＡＮＴ）へ出力する。そして、この携帯電話では、通話中には、パワーアンプ９１の負荷電流（消費電流）は、その周期及び変化量は決まっている。パワーアンプ９１の負荷電流は、例えば、ＰＤＣ方式の携帯電話に私用されているものであれば、非通話時には１０〜５０ｍＡであるが、通話中には、例えば、周期１３．４ｍｓで最小値５０〜１００ｍＡ、周期６．６ｍｓで最大値５００〜７００ｍＡの矩形波電流に変化する。そして、本実施例において、制御回路部９２は、パワーアンプ９１の負荷電流の変化に関する情報（負荷電流の変化量及び変化するタイミング等）を含む負荷信号Ｓｉｇを、パワーアンプ９１の負荷電流が急増する前に出力する。つまり、この負荷信号Ｓｉｇを受信することによって、電源システム１００は負荷回路９の負荷電流の変化を事前に知ることが可能になる。この負荷信号Ｓｉｇは、負荷回路９においてはパワーアンプ９１若しくは制御回路部９２から出力され、制御部７における可変基準電圧源７１８に与えられる。可変基準電圧源７１８は、負荷信号Ｓｉｇを受信することによって基準電圧Ｖｒを変化させる。つまり、負荷信号Ｓｉｇによって、電源システム１００の出力電圧Ｖｏが負荷信号Ｓｉｇに応じて変化するよう構成されている。
【００３５】
又、パルス状の負荷電流を必要とする負荷回路には、パソコン等で使用されるＣＰＵがある。このＣＰＵの場合は、負荷電流の周期及び変化量は、そのときの処理（アプリケーションを起動する等）により異なる。図１（ｃ）は、この場合における負荷回路９の構成を模式的に例示する構成図である。このようなＣＰＵの出力電圧の制御には、現在、例えば、Power Wise技術（英国アーム社）又はX Scale技術（米国インテル社）と呼ばれる技術が用いられている。これらの技術は、各種負荷９４(例えば、マウス、キーボード、ハードディスク、及びＣＤ−ＲＯＭ等)を動作させるために必要なＣＰＵ９３の負荷電流の変化に関する情報（負荷電流の変化量及び変化するタイミング等）を含有する負荷信号Ｓｉｇを、ＣＰＵ９３の負荷電流が変化する前に出力し、その信号に基づき電源システム１００の出力電圧Ｖｏを制御する技術である。例えば、Power Wise技術又はX Scale技術により出力される負荷信号Ｓｉｇには、ＣＰＵ９３の負荷電流が１秒後に１００ｍＡから５００ｍＡに変化するという情報を含んでいる。つまり、この負荷信号Ｓｉｇを受信することにより、電源システム１００は、負荷回路９の負荷電流の変化を事前に知ることが可能になる。この負荷信号Ｓｉｇは、負荷回路９においてはＣＰＵ９３から出力され、制御部７における可変基準電圧源７１８に与えられる。可変基準電圧源７１８は、負荷信号Ｓｉｇを受信することによって基準電圧Ｖｒを変化させる。つまり、負荷信号Ｓｉｇによって、電源システム１００の出力電圧Ｖｏが負荷信号Ｓｉｇに応じて変化するよう構成されている。
【００３６】
一方、レギュレーション電圧検出回路７１５は、出力電圧Ｖｏを分圧する抵抗７１５１及び抵抗７１５２を有している。抵抗７１５１と抵抗７１５２とは直列接続されており、抵抗７１５１の抵抗７１５２とは接続されていない端子は、インダクタ４とレギュレーション抵抗８との接続部に接続されている。又、抵抗７１５２の抵抗７１５１とは接続されていない端子は、接地されている。そして、抵抗７１５１と抵抗７１５２との接続部は、誤差増幅器７１３の負極端子に接続されている。
【００３７】
誤差増幅器７１３の負極端子は、前述の通りレギュレーション電圧検出回路７１５における抵抗７１５１と抵抗７１５２との接続部と接続されている。又、誤差増幅器７１３の正極端子には、可変基準電圧源７１８の正極端子が接続されている。更に、誤差増幅器７１３の負極端子と出力端子とは、位相補償コンデンサ７１４が接続されている。この誤差増幅器７１３の出力端子からは、出力電圧Ｖｏと基準電圧Ｖｒとの誤差が増幅された誤差電圧Ｖｅが出力される。尚、可変基準電圧源７１８の負極端子は接地されている。又、可変基準電圧源７１８と負荷回路９とは、可変基準電圧源７１８の出力電圧Ｖｒが負荷回路９から出力される負荷信号Ｓｉｇによって制御可能に接続されている。
【００３８】
又、誤差増幅器７１３の出力端子は、パルス変調回路７３の一方の入力端子に接続されている。つまり、誤差増幅器７１３の出力端子から出力される誤差電圧Ｖｅは、パルス変調回路７３の一方の入力端子に印加される。又、発振回路７２の出力端子は、パルス変調回路７３の他方の入力端子に接続されている。つまり、発振回路７２の出力端子から出力される鋸歯状電圧Ｖｔは、パルス変調回路７３の他方の入力端子に印加される。このパルス変調回路７３とスイッチング素子２とは、パルス変調回路７３の出力端子から出力されるパルス電圧Ｖｄによってスイッチング素子２のオン・オフ動作が制御されるように接続されている。
【００３９】
次に、本実施の形態に係る電源システム１００の基本動作について説明する。
【００４０】
図１（ａ）に示す本実施の形態に係る電源システム１００では、スイッチング素子２がオン状態のとき、入力直流電源１の直流電圧Ｖｉはインダクタ４とレギュレーション抵抗８と出力平滑コンデンサ５との直列回路に印加される。このとき、入力直流電源１からインダクタ４及びレギュレーション抵抗８を介して負荷回路９へ電流が流れ、これによりインダクタ４には磁気エネルギーが蓄積される。次に、スイッチング素子２がオフ状態となると、インダクタ４に蓄積された磁気エネルギーが放出されてダイオード３がオン状態となり導通するので、インダクタ４からダイオード３を通して出力平滑コンデンサ５へ電流が流れる。このように、スイッチ２のオン・オフ動作によって、直流電圧Ｖｉのインダクタ４とレギュレーション抵抗８と出力平滑コンデンサ５との直列回路への印加と、インダクタ４における磁気エネルギーの蓄積と放出とが繰り返されるので、出力平滑コンデンサ５からは所定の電圧の直流が負荷回路９に対して連続的に供給されるようになる。このとき、前記オン・オフ動作は制御部７によってその制御が行われる。そして、スイッチング素子２の１スイッチング周期中のオン時間の割合である時比率δを制御することによって、出力電圧Ｖｏを０Ｖから入力電圧Ｖｉまで設定することが可能となる。ここで、入力電圧をＶｉとし、時比率をδとすると、出力電圧Ｖｏは数２となる。つまり、時比率δを制御することによって、出力電圧Ｖｏを任意に調整可能であることが分かる。
【００４１】
【数２】
2005130616.tif 000004
ここで、上記の如く構成され動作する本実施の形態に係る電源システム１００におけるスイッチング素子２の時比率δの制御方法について説明する。
【００４２】
図２は、本実施の形態に係る電源システム１００の制御部７における各部の電圧波形を模式的に示す波形図である。ここで、Ｖｔは発振回路７２が生成する鋸歯状電圧を、Ｖｅは誤差増幅器７１３が出力する誤差電圧を、Ｖｄはパルス変調回路７３が出力する駆動電圧を、各々示している。ここで、図２に示すように、鋸歯状電圧Ｖｔは、その周期がＴであり、かつ振幅がΔＶｔの三角波波形で、直線的に上昇して急峻に低下するように変化する。
【００４３】
図２に示すように、誤差電圧Ｖｅは、レギュレーション電圧検出回路７１５が検出する出力電圧Ｖｏに由来する検出電圧が基準電圧Ｖｒより高い場合には低下し、逆に、前記検出電圧が基準電圧Ｖｒより低い場合には上昇するように変化する。パルス変調回路７３には誤差電圧Ｖｅと鋸歯状電圧Ｖｔが入力され、鋸歯電圧Ｖｔが誤差電圧Ｖｅ以下の場合はハイレベル、その逆の場合にはローレベルとなるスイッチング素子２を駆動するためのパルス電圧Ｖｄを出力する。このとき、誤差電圧Ｖｅが高電圧になるにつれてパルス電圧Ｖｄのパルス幅は広くなり、従って時比率δは大きくなる。そして、このパルス電圧Ｖｄのパルス幅が変化することによってスイッチング素子２のオン・オフ期間が制御されるので、これによって出力電圧Ｖｏは所望の直流電圧となる。
【００４４】
この本実施の形態に係る電源システム１００では、レギュレーション抵抗８の挿入によって出力電圧Ｖｏは負荷電流Ｉｏの一次関数となり、従って出力電圧Ｖｏは図３に示す負荷レギュレーションとなる。つまり、負荷電流Ｉｏが増加した場合には、出力電圧Ｖｏは低下する。本実施の形態に係る電源システム１００では、レギュレーション抵抗８の抵抗値は、負荷急増直後の出力電圧変動を最小限に抑えるために、出力平滑コンデンサ５のＥＳＲの抵抗値Ｒｅ（Ω）と同じ値若しくは近い値とされている。ここで、負荷電流Ｉｏ＝０（Ａ）のときの出力電圧Ｖｏを電圧Ｖｓとし、レギュレーション抵抗８の抵抗値をＲｒ（Ω）とすると、電圧Ｖｓと抵抗値Ｒｒとの関係は数３のように表される。
【００４５】
【数３】
2005130616.tif 000005
このとき、電源システム１００においては、図３に示す負荷レギュレーションで負荷回路９が必要とする最大電流がＩｏmaxのときの出力電圧Ｖｏminが負荷回路９の動作可能な最低電圧Ｖlimを下回らないに電圧Ｖlim＋αになるよう、レギュレーション電圧検出回路７１５における抵抗７１５１及び抵抗７１５２の各々の抵抗値、又は、可変基準電圧源７１８の出力電圧Ｖｒを設定する。ここで、前記電圧αは、リプル成分により出力電圧Ｖｏが負荷回路９の動作可能な最低電圧であるＶlimを下回らないため、又、電圧変動の過渡時における出力電圧Ｖｏが前記Ｖlimを下回らないために付加する最低限必要な電圧である。
【００４６】
次に、本実施の形態に係る電源システム１００における出力電圧Ｖｏの制御動作について詳細に説明する。
【００４７】
図４は、本実施の形態に係る電源システム１００における出力電圧Ｖｏの制御動作を模式的に説明する波形図である。ここで、図４（ａ）は負荷電流Ｉｏの経時的変化を、図４（ｂ）は負荷信号Ｓｉｇの経時的変化を、図４（ｃ）は鋸歯状電圧Ｖｔ及び誤差電圧Ｖｅの経時的変化を、図４（ｄ）は出力電圧Ｖｏの経時的変化を、各々示している。
【００４８】
先ず、図４（ｂ）に示す時刻ｔ０において負荷信号Ｓｉｇが出力されることにより基準電圧Ｖｒが上昇し、その基準電圧Ｖｒの上昇に伴って図４（ｃ）の如く誤差電圧Ｖｅが上昇する。このとき、出力電圧Ｖｏは、図４（ｄ）に示すように、時刻ｔ０からＴＢ秒後の時刻ｔ１以降において流れる負荷電流Ｉｏによって発生するアンダーシュート量に相当する電圧だけ、Ｖlim＋αから上昇する。尚、このアンダーシュート量に相当する電圧の上昇量は負荷信号Ｓｉｇの振幅によって決まるものとし、その負荷信号Ｓｉｇの振幅は、任意の負荷電流Ｉｏにおいて出力電圧ＶｏをＶlim＋αとするための基準電圧Ｖｒを決定する値とする。
【００４９】
次に、図４（ａ）に示すように時刻ｔ１において負荷電流Ｉｏが急増すると、図４（ｄ）に示すように、出力電圧Ｖｏは図３で示した負荷レギュレーションに応じて瞬時に低下する。ここで、出力電圧Ｖｏは時刻ｔ０において既にアンダーシュート量に相当する電圧だけ上昇しているので、時刻ｔ１から時刻ｔ２の期間における出力電圧ＶｏはＶlim＋αで略一定に制御される。尚、本発明において、負荷電流Ｉｏの急増とは、負荷電流Ｉｏが０．０００１Ａ／μ秒以上２００００Ａ／μ秒以下で変化することをいう。例えば、パソコンのＣＰＵでは２００Ａ／μ秒で、携帯電話のパワーアンプでは０．０１Ａ／μ秒で負荷電流Ｉｏが変化する。
【００５０】
次に、図４（ａ）に示すように時刻ｔ２において負荷電流Ｉｏが急減すると、その負荷電流Ｉｏの急減と同時に、図４（ｂ）に示すように負荷信号Ｓｉｇも負荷電流Ｉｏに応じた振幅に急減する。このとき、インダクタ４に流れる電流は自己インダクタンスにより瞬時にその電流量を変化させることができないため、負荷電流Ｉｏが急減した直後においては出力平滑コンデンサ５に過剰な電流が供給される。そして、制御部７は瞬時に負荷電流Ｉｏの急激な変化に対して反応できないため、図４（ｄ）に示すように出力電圧Ｖｏには前記過剰な電流に起因するオーバーシュートが発生する。その後、制御部７が予め設定された目標電圧になるようにスイッチング素子２のオン・オフ動作を制御し、これによって出力電圧Ｖｏを下げるように動作する。このとき、基準電圧Ｖｒを急減させると出力電圧Ｖｏにアンダーシュートが発生するため、基準電圧Ｖｒを制御部７が追従できる程度に徐々に低下させる。つまり、図４（ｄ）に示すように、出力電圧Ｖｏには時刻ｔ２における負荷電流Ｉｏが急減したときにオーバーシュートが発生するが、その直後に、出力電圧Ｖｏはアンダーシュートを起こさずに最終的にＶlim＋αとなるように制御される。
【００５１】
次に、図４（ｂ）に示すように、時刻ｔ３において再び負荷信号Ｓｉｇが上昇し、その負荷信号Ｓｉｇの上昇に伴って基準電圧Ｖｒが上昇する。又、その基準電圧Ｖｒの上昇に伴って、図４（ｃ）の如く誤差電圧Ｖｅが上昇する。そして、この誤差電圧Ｖｅの上昇に伴って、出力電圧Ｖｏが、図４（ｄ）に示すように時刻ｔ３からＴＢ秒後の時刻ｔ４以降において流れる負荷電流Ｉｏにより発生するアンダーシュート量に相当する電圧だけ、Ｖlim＋αから上昇する。そして、図４（ａ）に示すように再び負荷電流Ｉｏが急増すると、その負荷電流Ｉｏが急増した量に応じて、出力電圧Ｖｏにはアンダーシュートが生じる。しかし、出力電圧Ｖｏは時刻ｔ３において既にアンダーシュート量に相当する電圧だけ上昇しているので、時刻ｔ４以降における出力電圧ＶｏはＶlim＋αで略一定に制御される。
【００５２】
このようにして、本発明に係る電源システム１００では、負荷回路９に印加される出力電圧ＶｏはＶlim＋αで略一定に制御される。ここで、従来のＤＣ−ＤＣコンバータでは、アンダーシュート対策のために定常的に出力電圧Ｖｏを高めに設定する必要があり、従って過剰な電力供給となっていた。又、負荷急増後の出力電圧Ｖｏの変動を抑え、かつ負荷増加時の出力電圧Ｖｏを低く設定した従来の他方のＤＣ-ＤＣコンバータでは、軽負荷時において出力電圧Ｖｏが所定の電圧より高くなるために過剰な電力供給となっていた。しかしながら、本実施の形態に関る電源システム１００においては、負荷急増前のＴＢ秒間だけ出力電圧Ｖｏを事前にアンダーシュート量に相当する電圧だけ上昇させるため、負荷急増時のアンダーシュートによる負荷回路の誤動作や停止が回避できる。又、電力を過剰に供給する期間が比較的短くなるため、負荷回路９における消費電力を低減させることが可能になる。
【００５３】
尚、本実施の形態の電源システム１００における負荷信号Ｓｉｇは図４に示した電気的信号としたが、これだけに限定されるものではない。例えば、負荷電流Ｉｏに応じた何らかの形態の信号を出力し、かつ、その信号が負荷急増時にはそのＴＢ秒前に出力されるような信号であり、更に、基準電圧Ｖｒがその出力される信号により適切な電圧に可変されるような信号であれば、本発明を適用可能であることは言うまでもない。
【００５４】
（実施の形態２）
図５は、本発明の実施の形態２に係る電源システムの構成を模式的に示す回路図である。ここで、実施の形態２は、負荷急減後の消費電流が決まっている場合についての好適な実施の形態である。
【００５５】
実施の形態２の電源システムにおいては、前述した実施の形態１の電源システム１００と実質的に同じ機能、又は同じ構成を有する物には同じ符号を付けその説明は省略する。又、前述した電圧、電流及び抵抗等の定義は、文字（符号）が同じであれば同様の意味であるとみなし、その詳細な説明はここでは省略する。
【００５６】
実施の形態２の電源システム２００において、前述した実施の形態１における電源システム１００の構成と異なる点は、負荷回路９から出力される負荷信号Ｓｉｇが含有する情報と、可変基準電圧源７１８に代わって基準電圧回路７１７が付加された点である。そして、実施の形態２における負荷信号Ｓｉｇは負荷電流Ｉｏに関する情報を含有した信号ではなく、負荷回路９が重負荷時にハイレベル（高電位）、又、軽負荷時にローレベル（低電位）を出力する信号である。尚、実施の形態２における負荷信号Ｓｉｇは、負荷急増時にはそのＴＢ秒前に出力されるようなタイミング信号とする。
【００５７】
図５に示すように、誤差増幅回路７１において、基準電圧回路７１７は、基準電圧Ｖｒ０の基準電圧源７１７１と、基準電圧Ｖｒ０を分圧する分圧抵抗７１７２及び７１７３と、負荷信号Ｓｉｇによってオン・オフ動作を行う基準電圧切換スイッチ７１７４と、基準電圧切換スイッチ７１７４のオン・オフ動作により充放電されるコンデンサ７１７５とを有している。この基準電圧回路７１７は、誤差増幅器７１３に対して基準電圧Ｖｒを出力する。そして、コンデンサ７１７５は基準電圧切換スイッチ７１７４がオン状態になると同時に基準電圧Ｖｒ０まで瞬時に充電されるため、基準電圧Ｖｒは基準電圧Ｖｒ０となる。又、基準電圧切換スイッチ７１７４がオフ状態になると、基準電圧Ｖｒは、分圧抵抗７１７２及び７１７３の分圧抵抗値をＲ１及びＲ２（Ω）として、下記数４まで低下する。その際、基準電圧Ｖｒは、分圧抵抗７１７３及び分圧抵抗７１７３と並列に接続されたコンデンサ７１７５の時定数により徐々に低下する。
【００５８】
【数４】
2005130616.tif 000006
ここで、本実施の形態における電源システム２００の負荷レギュレーションを図３に示した実施の形態１における電源システム１００の負荷レギュレーションと同じように設定すると、基準電圧切換スイッチ７１７４がオン状態の場合、負荷急減後における負荷電流Ｉｏminのときの出力電圧Ｖｏは下記数５となる。
【００５９】
【数５】
2005130616.tif 000007
以上の関係を図示すると図６となり、即ち、負荷電流ＩｏがＩｏminのときにはＩｏmaxのときに比べΔＶｏだけ出力電圧Ｖｏが上昇することになる。この時、基準電圧切換スイッチ７１７４をオフ状態とすることにより、基準電圧Ｖｒは徐々に下がる。そして、分圧抵抗７１７２及び７１７３の分圧抵抗値Ｒ１及びＲ２を、下記数６を満足するように選ぶことによって、負荷急減後の出力電圧Ｖｏを最終的にＶlim＋αとなるように制御することが可能になる。
【００６０】
【数６】
2005130616.tif 000008
次に、以上のように構成された本実施の形態に係る電源システム２００における出力電圧Ｖｏの制御動作について、図７を用いて詳細に説明する。
【００６１】
図７は、本実施の形態に係る電源システム２００における出力電圧Ｖｏの制御動作を模式的に説明する波形図である。ここで、図７（ａ）は負荷電流Ｉｏの経時的変化を、図７（ｂ）は負荷信号Ｓｉｇの経時的変化を、図７（ｃ）は鋸歯状電圧Ｖｔ及び誤差電圧Ｖｅの経時的変化を、図７（ｄ）は出力電圧Ｖｏの経時的変化を、各々示している。
【００６２】
先ず、図７（ｂ）に示す時刻ｔ０において負荷信号Ｓｉｇが出力されることにより基準電圧切換スイッチ７１７４がオン状態となり、これによってコンデンサ７１７５には瞬時に基準電圧Ｖｒ０まで電荷が充電される。つまり、誤差増幅器７１３に対して出力する基準電圧Ｖｒは瞬時にＶｒ０となり、これによって図７（ｃ）に示すように誤差電圧Ｖｅが上昇し、更に、その誤差電圧Ｖｅの上昇に伴って図７（ｄ）に示すように出力電圧Ｖｏが上昇する。
【００６３】
次に、図７（ｂ）に示す時刻ｔ１において、図７（ａ）の如く負荷電流Ｉｏが急増すると、出力電圧Ｖｏは図６に示した負荷レギュレーションに応じて瞬時に低下する。尚、この時の負荷電流ＩｏがＩｏmaxであると仮定すると、電源システム２００の出力電圧Ｖｏは図６に示すようにＶlim＋αに制御されることになる。
【００６４】
次に、図７（ａ）に示すように時刻ｔ２で負荷電流Ｉｏが急減すると、その負荷電流Ｉｏの急減と同時に負荷信号Ｓｉｇは図７（ｂ）の如くローレベルとなる。そして、負荷信号Ｓｉｇがローレベルとなると、基準電圧切換スイッチ７１７４がオフ状態となる。これにより基準電圧Ｖｒは徐々に低下して最終的に数４に示す電圧となり、図７（ｃ）に示すように誤差電圧Ｖｅもこれに伴い徐々に低下する。ここで、分圧抵抗７１７２及び７１７３の分圧抵抗値Ｒ１及びＲ２を数６のように設定したため、図７（ｄ）に示すように出力電圧Ｖｏは徐々に低下して、最終的にＶlim＋αとなるように制御される。
【００６５】
次に、図７（ｂ）に示すように時刻ｔ３において再び負荷信号Ｓｉｇが出力されると、この負荷信号Ｓｉｇの出力によって基準電圧切換スイッチ７１７４がオン状態となり、これによりコンデンサ７１７５は瞬時に基準電圧源Ｖｒ０まで充電される。即ち、出力電圧Ｖｏは図７（ｂ）における時刻ｔ０の状態に戻る。
【００６６】
次に、図７（ｂ）に示す時刻ｔ４において図７（ａ）の如く負荷電流Ｉｏが再び急増すると、図７（ｄ）に示すように、出力電圧Ｖｏは図６に示した負荷レギュレーションに応じて瞬時に低下する。しかしながら、本実施の形態で示す電源システム２００を用いる場合には、負荷電流Ｉｏが再び急増したときの負荷電流Ｉｏが図７（ａ）に示すようにＩｏmaxより小さい電流値であると仮定すると、アンダーシュート量が低下するため、図７（ｄ）に示すように出力電圧ＶｏはＶlim＋αより少し高い値に制御されることになる。
【００６７】
以上のように、負荷急減後の消費電流が決まっている場合には、基準電圧Ｖｒを２段階に調整することによって軽負荷時の出力電圧Ｖｏの上昇を回避することができる。即ち、負荷回路９に対する直流電力の過剰な供給を効果的に抑制することが可能になる。
【００６８】
（実施の形態３）
図８は、本発明の実施の形態３に係る電源システムの構成を模式的に示す回路図である。ここで、実施の形態３は、負荷急減後の消費電流が決まっていない場合についての好適な実施の形態である。
【００６９】
実施の形態３の電源システムにおいても、前述した実施の形態２の電源システム２００と実質的に同じ機能、又は同じ構成を有する物には同じ符号を付け、その詳細な説明はここでは省略する。又、前述した電圧、電流及び抵抗等の定義は、文字（符号）が同じであれば同様の意味であるとみなし、その詳細な説明はここでは省略する。
【００７０】
実施の形態３の電源システム３００において、前述した実施の形態２における電源システム２００の構成と異なる点は、基準電圧回路７１７において基準電圧リミットスイッチ７１７６が追加された点と、基準電圧リミット回路７４が追加された点である。
【００７１】
基準電圧リミット回路７４は、分圧抵抗７４１１と分圧抵抗７４１２との直列回路で構成された出力電圧検出回路７４１と、基準電圧Ｖｒｌを出力する第２の基準電圧源７４２と、出力電圧検出回路７４１で検出された検出電圧Ｖｏｄと第２の基準電圧源７４２の基準電圧Ｖｒｌとが入力され、各々の電圧を比較し、Ｖｏｄ＜Ｖｒｌである場合にはハイレベルの電圧を、その逆である場合にはローレベルの電圧を出力する比較器７４３と、比較器７４３の出力がセット端子に入力され、負荷信号Ｓｉｇがリセット端子に入力されるラッチ回路７４４とで構成されている。ここで、分圧抵抗７４１１及び７４１２の抵抗値をそれぞれＲ３及びＲ４（Ω）とし、βをβ＜αとなる電圧でかつ出力電圧Ｖｏがリプル成分や過渡時の出力電圧変動によってＶlimを下回らないための最低限必要な電圧とすると、基準電圧Ｖｒｌ、Ｒ３及びＲ４を下記数７のように設定することにより、出力電圧ＶｏがＶlim＋βと等しくなった場合に比較器７４３の出力が反転する。ここで、αとβは可能な限り近い値であることが望ましい。
【００７２】
【数７】
2005130616.tif 000009
又、ラッチ回路７４４の出力信号Ｓｉｇ２は、基準電圧リミットスイッチ７１７６を駆動する信号である。尚、本実施の形態における電源システム３００の負荷レギュレーション特性、及び、基準電圧回路７１７の分圧抵抗７１７２及び７１７３の選択は、実施の形態２における電源システム２００の場合と同様である。
【００７３】
次に、以上のように構成された本実施の形態に係る電源システム３００における出力電圧Ｖｏの制御動作について、図９を用いて詳細に説明する。
【００７４】
図９は、本実施の形態に係る電源システム３００における出力電圧Ｖｏの制御動作を模式的に説明する波形図である。ここで、図９（ａ）は負荷電流Ｉｏの経時的変化を、図９（ｂ）は負荷信号Ｓｉｇの経時的変化を、図９（ｃ）は鋸歯状電圧Ｖｔ及び誤差電圧Ｖｅの経時的変化を、図９（ｄ）は出力電圧Ｖｏの経時的変化を、図９（ｅ）は基準電圧リミット回路７４の出力である第２の負荷信号Ｓｉｇ２の経時的変化を、各々示している。
【００７５】
先ず、図９（ｂ）に示すように、時刻ｔ０において負荷信号Ｓｉｇが出力されることにより基準電圧切換スイッチ７１７４がオン状態となり、これによってコンデンサ７１７５は瞬時に基準電圧Ｖｒ０まで充電される。従って、誤差増幅器７１３に対して出力する基準電圧Ｖｒは瞬時にＶｒ０となり、これによって図９（ｃ）に示すように誤差電圧Ｖｅが上昇する。そして、その誤差電圧Ｖｅの上昇に伴って、図９（ｄ）に示すように出力電圧Ｖｏが上昇する。この時、基準電圧リミット回路７４の出力Ｓｉｇ２はハイレベルの電圧となっており、又、基準電圧リミットスイッチ７１７６はオン状態であるとする。
【００７６】
次に、図９（ｂ）に示す時刻ｔ１において図９（ａ）の如く負荷電流Ｉｏが急増すると、出力電圧Ｖｏは図６に示した負荷レギュレーションに応じて瞬時に低下する。ここで、この時の負荷電流ＩｏがＩｏmaxであると仮定すると、図６に示す負荷レギュレーションにより、出力電圧ＶｏはＶlim＋αに制御されることになる。
【００７７】
次に、図９（ｂ）に示す時刻ｔ２で図９（ａ）の如く負荷電流Ｉｏが急減し、それと同時に図９（ｂ）に示すように負荷信号Ｓｉｇがローレベルの電位となると、基準電圧切換スイッチ７１７４がオフ状態となる。従って、基準電圧Ｖｒは徐々に低下し、最終的に数４に示す電圧となる。又、誤差電圧Ｖｅも、図９（ｃ）に示すように、この基準電圧Ｖｒの低下に伴い徐々に低下する。そして、この時の負荷電流ＩｏがＩｏminであるとすると、Ｒ１及びＲ２は数６に示すように設定したため、図９（ｄ）に示すように出力電圧Ｖｏは徐々に低下し、最終的にＶlim＋αとなるように制御される。
【００７８】
次に、図９（ｂ）に示すように時刻ｔ３において再び負荷信号Ｓｉｇが出力されることにより、基準電圧切換スイッチ７１７４がオン状態となる。そして、基準電圧切換スイッチ７１７４がオン状態となることにより、コンデンサ７１７５は瞬時に基準電圧Ｖｒ０まで充電される。従って、誤差増幅器７１３へ出力される基準電圧Ｖｒは瞬時にＶｒ０となり、これによって図９（ｃ）に示すように誤差電圧Ｖｅが上昇する。そして、その誤差電圧Ｖｅの上昇に伴って、図９（ｄ）に示すように出力電圧Ｖｏが上昇する。
【００７９】
次に、図９（ｂ）に示す時刻ｔ４において図９（ａ）の如く負荷電流Ｉｏが急増すると、図９（ｄ）に示すように、出力電圧Ｖｏは図６に示した負荷レギュレーションに応じて瞬時に低下する。しかし、この実施の形態３で示す電源システム３００では、この時の負荷電流ＩｏがＩｏmaxより小さい電流であると仮定すると、図９（ｄ）に示すように出力電圧ＶｏはＶlim＋αより少し高い値となるように制御されることになる。
【００８０】
次に、図９（ｂ）に示す時刻ｔ５において図９（ａ）に示すように負荷電流Ｉｏが急減すると、その負荷電流Ｉｏの急減と同時に図９（ｂ）に示すように負荷信号Ｓｉｇはローレベルの電位となる。そして、この負荷信号Ｓｉｇのローレベルへの低下により、基準電圧切換スイッチ７１７４がオフ状態となる。従って、基準電圧Ｖｒは徐々に低下し、それに伴って図９（ｃ）に示すように誤差電圧Ｖｅも徐々に低下する。ここで、基準電圧回路７１７における分圧抵抗７１７２及び分圧抵抗７１７３の抵抗値を数６に示すように選択したため、この時の負荷電流ＩｏがＩｏminよりも大きな値であると、出力電圧Ｖｏは徐々に低下するが、やがて図９（ｄ）に示すようにＶlim＋αを下回る電圧となる。しかしながら、数７により出力電圧ＶｏがＶlim＋βに達すると比較器７４３がハイレベルの電位となり、これによってラッチ回路７４４の出力電圧がローレベルの電位となるため、基準電圧リミットスイッチ７１７６はオフとなる。そして、コンデンサ７１７５の放電を瞬時に止める。従って、出力電圧Ｖｏは、その後、更に低下せずに図９（ｄ）に示すようにＶlim＋βとなるように制御される。
【００８１】
次に、図９（ｂ）に示すように時刻ｔ６において再び負荷信号Ｓｉｇが出力されることにより、基準電圧切換スイッチ７１７４がオン状態となる。この時、コンデンサ７１７５は瞬時に基準電圧Ｖｒ０まで充電される。又、負荷信号Ｓｉｇが出力されることによってラッチ回路７４４の出力がリセットされ、これによって基準電圧リミット回路７４の出力信号Ｓｉｇ２はローレベルの電位となる。そして、基準電圧切換スイッチ７１７６がオン状態となる。即ち、時刻ｔ０の状態と同様の状態に戻る。
【００８２】
以上のように、負荷回路９の負荷が急激に減少した後の消費電流が決まっていない場合には、基準電圧リミット回路７４が上記の如く動作してコンデンサ７１７５の放電を停止させることによって、電源システム３００の出力電圧ＶｏがＶlimを下回ることを回避することが可能になる。
【００８３】
（実施の形態４）
図１０は、本発明の実施の形態４に係る電源システムの構成を模式的に示す回路図である。ここで、実施の形態４は、負荷急減後の消費電流が決まっている場合についての好適な実施の形態である。
【００８４】
実施の形態４の電源システムにおいても、前述した実施の形態２の電源システム２００と実質的に同じ機能、又は同じ構成を有する物には同じ符号を付け、その詳細な説明はここでは省略する。又、前述した電圧、電流及び抵抗等の定義は、文字（符号）が同じであれば同様の意味であるとみなし、その詳細な説明はここでは省略する。
【００８５】
実施の形態４の電源システム４００において、前述した実施の形態２における電源システム２００の構成と異なる点は、電源システム２００におけるレギュレーション抵抗８を削除し、その代わりに配線抵抗１０が追加されたこと、及び、誤差増幅回路７１において誤差増幅器７１３の入出力端子間にレギュレーション抵抗７１５が接続された点である。尚、本実施の形態における電源システム４００の負荷レギュレーションは、レギュレーション抵抗７１５を誤差増幅器７１３の入出力端子間に接続したことにより、下記数８に示すようになる。
【００８６】
【数８】
2005130616.tif 000010
ここで、Ａは下記数９に示す通りであり、又、Ｂは下記数１０に示す通りである。
【００８７】
【数９】
2005130616.tif 000011
【００８８】
【数１０】
2005130616.tif 000012
ここで、Ｖｔ０は鋸歯状電圧Ｖｔの最大振幅であり、又、Ｒｌは配線抵抗であり、更にＲｆはレギュレーション抵抗である。ここで、数８においてＡは負荷レギュレーションの傾きを示しており、又、Ｂは負荷電流Ｉｏ＝０（Ａ）のときの出力電圧Ｖｏを示している。従って、配線抵抗Ｒｌが出力平滑コンデンサ５のＥＳＲより大きければ、各パラメータを適切に選択することにより、実施の形態２における図６に示した負荷レギュレーションを本実施の形態において実現することができる。
【００８９】
次に、以上のように構成された本実施の形態に係る電源システム４００における出力電圧Ｖｏの制御動作について、図１１を用いて詳細に説明する。
【００９０】
図１１は、本実施の形態に係る電源システム４００における出力電圧Ｖｏの制御動作を模式的に説明する波形図である。ここで、図１１（ａ）は負荷電流Ｉｏの経時的変化を、図１１（ｂ）は負荷信号Ｓｉｇの経時的変化を、図１１（ｃ）は鋸歯状電圧Ｖｔ及び誤差電圧Ｖｅの経時的変化を、（ｄ）は出力電圧Ｖｏの経時的変化を、各々示している。
【００９１】
先ず、図１１（ｂ）に示すように、時刻ｔ０において負荷信号Ｓｉｇが出力されることにより基準電圧切換スイッチ７１７４がオン状態となり、これによってコンデンサ７１７５は瞬時に基準電圧Ｖｒ０まで充電される。従って、誤差増幅器７１３に対して出力される基準電圧Ｖｒは瞬時にＶｒ０となり、これによって図１１（ｃ）に示すように誤差電圧Ｖｅが上昇する。そして、その誤差電圧Ｖｅの上昇に伴って、図１１（ｄ）に示すように出力電圧Ｖｏが上昇するものとする。
【００９２】
次に、図１１（ｂ）に示す時刻ｔ１において図１１（ａ）の如く負荷電流Ｉｏが急増すると、図１１（ｄ）に示すように、出力電圧Ｖｏは図６に示した負荷レギュレーションに応じて瞬時に低下する。ここで、この時の負荷電流ＩｏがＩｏmaxであると仮定すると、出力電圧Ｖｏは図１１（ｄ）に示すようにＶlim＋αになるよう制御されることになる。
【００９３】
次に、図１１（ｂ）に示す時刻ｔ２において図１１（ａ）の如く負荷電流Ｉｏが急減すると、その負荷電流Ｉｏの急減と同時に図１１（ｂ）に示すように負荷信号Ｓｉｇはローレベルの電位となり、これによって基準電圧切換スイッチ７１７４がオフ状態となる。そして、基準電圧切換スイッチ７１７４がオフ状態となると基準電圧Ｖｒは徐々に低下し、最終的に数４に示すような電圧となる。又、この時、図１１（ｃ）に示すように、誤差電圧Ｖｅもこの基準電圧Ｖｒの低下に伴って徐々に低下する。従って、出力電圧Ｖｏは徐々に低下し、図１１（ｄ）に示すように最終的にＶlim＋αになるよう制御される。
【００９４】
次に、図１１（ｂ）に示すように、時刻ｔ３において再び負荷信号Ｓｉｇが出力されることにより基準電圧切換スイッチ７１７４がオン状態となり、これによってコンデンサ７１７５は瞬時に基準電圧Ｖｒ０まで充電される。即ち、時刻ｔ０の状態と同様の状態に戻ることになる。
【００９５】
次に、図１１（ｂ）に示す時刻ｔ４において図１１（ａ）の如く再び負荷電流Ｉｏが急増すると、図１１（ｄ）に示すように出力電圧Ｖｏは図６に示した負荷レギュレーションに応じて瞬時に低下する。しかしながら、この実施の形態４における電源システム４００では、この時の負荷電流ＩｏがＩｏmaxより小さい電流であると仮定すると、図１１（ｄ）に示すように出力電圧ＶｏはＶlim＋αより少し高い値になるよう制御されることになる。
【００９６】
以上のように、負荷急減後の負荷電流Ｉｏが決まっている場合には、基準電圧Ｖｒを２段階に調整することによって、軽負荷時の出力電圧Ｖｏの上昇を回避することができる。又、実施の形態２及び実施の形態３においては負荷レギュレーションの傾きはレギュレーション抵抗５の抵抗値によって決定しているが、この回路構成では負荷電流Ｉｏはレギュレーション抵抗５を介して負荷回路９に供給されるため、常にＲｒ×Ｉｏ×Ｉｏの電力損失が発生する。しかし、本実施の形態では、制御部７においてレギュレーション抵抗７１５を追加することによって負荷レギュレーションの傾きを決定しているため、より小さい電力損失で負荷レギュレーションの傾きを決定することができる。
【００９７】
尚、実施の形態４では負荷急減後の負荷電流ＩｏがＩｏminと決まっている場合についての好適な実施の形態について説明したが、実施の形態３における基準電圧リミット回路７４、及び、基準電圧リミットスイッチ７１７６を追加することにより負荷急減後の負荷電流Ｉｏが決まっていない場合についても適用可能であることは言うまでもない。
【００９８】
（実施の形態５）
図１２は、本発明の実施の形態５に係る電源システムの構成を模式的に示す回路図である。ここで、実施の形態５は、負荷急減後の消費電流が決まっていない場合についての好適な実施の形態である。
【００９９】
実施の形態５の電源システムにおいても、前述した実施の形態４の電源システム４００と実質的に同じ機能、又は同じ構成を有する物には同じ符号を付け、その詳細な説明はここでは省略する。又、前述した電圧、電流及び抵抗等の定義は、文字（符号）が同じであれば同様の意味であるとみなし、その詳細な説明はここでは省略する。
【０１００】
実施の形態５の電源システム５００において、前述した実施の形態４における電源システム４００の構成と異なる点は、誤差増幅回路７１において誤差増幅器７１３の入出力端子間にレギュレーション抵抗７１５とレギュレーション切換スイッチ７１６とによる直列回路が接続された点と、基準電圧回路７１７において基準電圧源７１７１以外の構成要素が削除され、誤差増幅器７１３には基準電圧源７１７１の基準電圧Ｖｒ０が印加されるようになった点とである。ここで、レギュレーション切換スイッチ７１６は、負荷回路９から出力される負荷信号Ｓｉｇによってオン・オフ動作を行う。そして、レギュレーション切換スイッチ７１６がオン状態の場合には、数８に示した負荷レギュレーションとなる。逆に、レギュレーション切換スイッチ７１６がオフ状態の場合には、レギュレーション抵抗７１５が切り離されるため、数８に示すＲｆが無限大になる。従って、出力電圧Ｖｏは下記数１１に示すように表され、負荷電流Ｉｏに依らずＶｒ、Ｒ３及びＲ４で一意的に決まる。
【０１０１】
【数１１】
2005130616.tif 000013
ここで、実施の形態５における電源システム５００では、Ｖｒ＝Ｖｒ０である。即ち、レギュレーション切換スイッチ７１６のオン・オフ動作により、図１３に示すような出力電圧Ｖｏが負荷電流Ｉｏの一次関数となる負荷レギュレーション1)と、出力電圧Ｖｏは負荷電流Ｉｏに依らず常に一定となる負荷レギュレーション2)との切換が行われる。尚、各パラメータは、図１３に示すような負荷レギュレーションになるように設定する。
【０１０２】
次に、以上のように構成された本実施の形態に係る電源システム５００における出力電圧Ｖｏの制御動作について、図１４を用いて詳細に説明する。
【０１０３】
図１４は、本実施の形態に係る電源システム５００における出力電圧Ｖｏの制御動作を模式的に説明する波形図である。ここで、図１４（ａ）は負荷電流Ｉｏの経時的変化を、図１４（ｂ）は負荷信号Ｓｉｇの経時的変化を、図１４（ｃ）は鋸歯状電圧Ｖｔ及び誤差電圧Ｖｅの経時的変化を、図１４（ｄ）は出力電圧Ｖｏの経時的変化を、各々示している。
【０１０４】
先ず、図１４（ｂ）に示すように、時刻ｔ０において負荷信号Ｓｉｇが出力されることによりレギュレーション切換スイッチ７１６がオン状態となり、これによって負荷レギュレーションは図１３に示す負荷レギュレーション1)に切り換わる。従って、出力電圧Ｖｏは、この時流れている負荷電流Ｉｏによって数６に示すように表された電圧に上昇するものとする。
【０１０５】
次に、図１４（ｂ）に示す時刻ｔ１において図１４（ａ）の如く負荷電流Ｉｏが急増すると、出力電圧Ｖｏは図１３に示す負荷レギュレーション1)に応じて図１４（ｄ）に示すように瞬時に低下する。ここで、この時の負荷電流ＩｏがＩｏmaxであると仮定すると、出力電圧ＶｏはＶlim＋αになるよう制御されることになる。
【０１０６】
次に、図１４（ｂ）に示す時刻ｔ２において図１４（ａ）の如く負荷電流Ｉｏが急減すると、その負荷電流Ｉｏの急減と同時に負荷信号Ｓｉｇは図１４（ｂ）に示すようにローレベルの電位となり、これによってレギュレーション切換スイッチ７１６がオフ状態となる。この時、レギュレーション切換スイッチ７１６がオフ状態となることによって、誤差電圧Ｖｅが図１４（ｃ）に示すように徐々に低下する。従って、負荷レギュレーションは図１３に示す負荷レギュレーション2)に切り換わり、この時に流れている負荷電流Ｉｏに依らず、出力電圧Ｖｏは図１４（ｄ）に示すように最終的にＶlim＋αとなるように制御される。
【０１０７】
次に、図１４（ｂ）に示すように、時刻ｔ３において再び負荷信号Ｓｉｇが出力されることによりレギュレーション切換スイッチ７１６がオン状態となり、これによって負荷レギュレーションは図１３に示す負荷レギュレーション1)に切り換わる。即ち、時刻ｔ０の状態と同様の状態に戻る。
【０１０８】
次に、図１４（ｂ）に示す時刻ｔ４において図１４（ａ）の如く負荷電流Ｉｏが急増すると、出力電圧Ｖｏは図１３に示す負荷レギュレーション1)に応じて瞬時に低下する。しかしながら、この実施の形態５における電源システム５００では、この時の負荷電流ＩｏがＩｏmaxより小さい電流であると仮定すると、出力電圧Ｖｏは図１４（ｄ）に示すようにＶlim＋αより少し高い値に制御されることになる。
【０１０９】
以上のように、レギュレーション切換スイッチ７１６の動作によって負荷レギュレーションを切り換えることにより、出力電圧ＶｏがＶlimを下回ることを効果的に回避することができる。又、軽負荷時に負荷レギュレーションを図１３に示す負荷レギュレーション2)に切り換えることにより、出力電圧Ｖｏは負荷電流Ｉｏに依らず一定となるため、負荷急減後の負荷電流Ｉｏが決まっていない場合においても、複雑な基準電圧調整を行うことなく出力電圧Ｖｏを常にＶlim＋αとなるように制御することが可能となる。従って、本実施の形態で示す電源システム５００を用いることにより、負荷回路９に対してより無駄の少ない電力供給が可能となる。
【０１１０】
（実施の形態６）
図１５は、本発明の実施の形態６に係る電源システムの構成を模式的に示す回路図である。ここで、実施の形態６は、負荷急減後の消費電流が決まっていない場合についての好適な実施の形態である。
【０１１１】
実施の形態６の電源システムにおいては、前述した実施の形態５の電源システム５００と実質的に同じ機能、又は同じ構成を有する物には同じ符号を付け、その詳細な説明はここでは省略する。又、前述した電圧、電流及び抵抗等の定義は、文字（符号）が同じであれば同様の意味であるとみなし、その詳細な説明はここでは省略する。
【０１１２】
実施の形態６の電源システム６００において、前述した実施の形態５における電源システム５００の構成と異なる点は、重負荷の場合にはハイレベルの電圧を出力し、又、軽負荷の場合にはローレベルの負荷状態信号Ｓｉｇｌを出力する負荷状態検出回路１１と、基準電圧調整回路７５と、基準電圧回路７１７とが追加された点である。尚、基準電圧回路７１７は実施の形態３における電源システム３００において示した構成要素であるため、その説明はここでは省略する。
【０１１３】
レギュレーション切換スイッチ７１６、基準電圧切換スイッチ７１７４及び基準電圧リミットスイッチ７１７６は、それぞれ負荷信号Ｓｉｇ、基準電圧調整回路７５の出力Ｓｉｇ２及びＳｉｇ３によりオン・オフ動作する。
【０１１４】
基準電圧調整回路７５は、遅延回路７５１と、電圧レベル設定回路７５２と、負荷信号Ｓｉｇの信号を反転させるインバータ７５３と、後述するＡＮＤゲート７５２５の出力がセット端子に入力され、インバータ７５３の出力がリセット端子に入力され、基準電圧切換スイッチ７１７４を駆動する信号Ｓｉｇ２が出力されるラッチ回路７５４と、後述する比較器７５２４の出力がセット端子に入力され、インバータ７５３の出力がリセット端子に入力され、基準電圧リミットスイッチ７１７６を駆動する信号Ｓｉｇ３が出力されるラッチ回路７５５とを具備している。
【０１１５】
遅延回路７５１は、抵抗７５１１とコンデンサ７５１２とを有している。この遅延回路７５１は、負荷状態検出回路１１に抵抗７５１１の一端が接続され、この抵抗７５１１の他端にコンデンサ７５１２の一端が接続され、コンデンサ７５１２の他端がＧＮＤに接続されて構成されている。そして、この遅延回路７５１では、後述するＡＮＤゲート７５２５に入力され、かつ負荷急増時からＤ秒間だけ送れて閾値電圧に達するような信号が生成される。ここで、閾値電圧とは、ＡＮＤゲート７５２５に入力される信号がハイレベルの電位と認識されるか、又はローレベルの電位と認識されるかの境界電圧のことである。そして、時間Ｄ秒間は抵抗７５１１及びコンデンサ７５１２の値、即ち抵抗７５１１及びコンデンサ７５１２で決定される時定数を変化させることによって任意に調節可能である。尚、Ｄは、負荷急増後から出力電圧Ｖｏが安定するまでの時間をｔｓｔとすると、ｔｓｔ＜Ｄとなる時間である。
【０１１６】
電圧レベル設定回路７５２は、基準電圧Ｖｌを出力する第３の基準電圧源７５２１と、基準電圧Ｖｌを分圧する分圧抵抗７５２２及び７５２３と、出力電圧検出回路７４１の検出電圧Ｖｏｄと基準電圧Ｖｌが入力され、Ｖｌ＜Ｖｏｄの場合ローレベルの電圧を出力し、その逆の場合はハイレベルの電圧を出力する比較器７５２３と、出力電圧検出回路７４１の検出電圧Ｖｏｄと分圧抵抗７５２２及び７５２３との接続点の電圧Ｖｌ２が入力され、Ｖｌ２＜Ｖｏｄの場合はローレベルの電圧を出力し、その逆の場合はハイレベルの電圧を出力する比較器７５２４と、負荷状態信号Ｓｉｇｌと、遅延回路７５１と、比較器７５２３との出力が入力され、それぞれの信号がハイレベルの電圧の場合のみハイレベルの電圧を出力するＡＮＤゲート７５２５とを具備している。
【０１１７】
電圧レベル設定回路７５２における基準電圧源７５２１の基準電圧Ｖｌを下記数１２に示すように設定することにより、比較器７５２３は出力電圧ＶｏがＶlim＋γとなったときに出力を反転させる。
【０１１８】
【数１２】
2005130616.tif 000014
又、分圧抵抗７５２２及び分圧抵抗７５２３の抵抗値をＲ５及びＲ６（Ω）とし、Ｖｌ２を下記数１３のように設定することにより、比較器７５２４は出力電圧ＶｏがＶlim＋βとなったときに出力を反転させる。
【０１１９】
【数１３】
2005130616.tif 000015
ここで、α、β及びγの関係はβ＜α＜γであり、β及びγは可能な限りαと近い値であることが望ましい。又、βは、出力電圧Ｖｏがリプル成分や過渡時の出力電圧変動によってＶlimを下回らないための最低限必要な電圧である。尚、本実施の形態で示す電源システム６００の負荷レギュレーションは、図１３に示した実施の形態５における電源システム５００の負荷レギュレーションと同様とする。
【０１２０】
次に、以上のように構成された本実施の形態に係る電源システム６００における出力電圧Ｖｏの制御動作について、図１６を用いて詳細に説明する。
【０１２１】
図１６は、本実施の形態に係る電源システム６００における出力電圧Ｖｏの制御動作を模式的に説明する波形図である。ここで、図１６（ａ）は負荷電流Ｉｏの経時的変化を、図１６（ｂ）は負荷信号Ｓｉｇの経時的変化を、図１６（ｃ）は負荷状態信号Ｓｉｇｌ及び遅延回路７５１からの出力であるＳｉｇｌｄの経時的変化を、図１６（ｄ）は鋸歯状電圧Ｖｔ及び誤差電圧Ｖｅの経時的変化を、図１６（ｅ）は出力電圧Ｖｏの経時的変化を、図１６（ｆ）はラッチ回路７５４が出力するＳｉｇ２の経時的変化を、図１６（ｇ）はラッチ回路７５５が出力するＳｉｇ３の経時的変化を、各々示している。
【０１２２】
先ず、図１６（ｂ）に示すように、時刻ｔ０において負荷信号Ｓｉｇが出力されることにより、レギュレーション切換スイッチ７１６がオン状態となる。これによって、電源システム６００の負荷レギュレーションは、図１３において示した負荷レギュレーション1)に切り換わる。従って、出力電圧Ｖｏは、この時流れている負荷電流Ｉｏによって、数６で表される電圧まで上昇するものとする。
【０１２３】
次に、図１６（ｂ）に示す時刻ｔ１において図１６（ａ）の如く負荷電流Ｉｏが急増すると、出力電圧Ｖｏは図１３に示した負荷レギュレーション1)に応じて瞬時に低下する。このときの負荷電流ＩｏをＩｏmaxとすると、図１３に示した負荷レギュレーション1)により、出力電圧ＶｏはＶlim＋αまで低下する。従って、出力電圧ＶｏはＶｏ＜Ｖlim＋γとなり、これによって比較器７５２３の出力がローレベルの電位となる。又、この時、負荷状態検出回路１１がハイレベルの電位となり、これによって遅延回路７５１の出力が徐々に上昇する。そして、Ｄ秒後、遅延回路７５１からの出力ＳｉｇｌｄはＡＮＤゲート７５２５の閾値電圧に達してハイレベルの電位と認識されるが、比較器７５２３の出力はローレベルの電位であるため、ＡＮＤゲート７５２５の出力はローレベルの電位となる。従って、ラッチ回路７５４の出力Ｓｉｇ２はハイレベルの電位を維持し、これによって基準電圧切換スイッチ７１７４はオン状態のままとなる。又、この時、比較器７５２４はＶｏ＞Ｖlim＋βであり、つまりローレベルの電圧を出力するため、ラッチ回路７５５の出力はハイレベルの電位を維持する。又、基準電圧リミットスイッチ７１７６は、オン状態を維持する。従って、出力電圧ＶｏはＶlim＋αとなるように制御される。
【０１２４】
次に、図１６（ｂ）に示す時刻ｔ２において図１６（ａ）の如く負荷電流Ｉｏが急減すると、その負荷電流Ｉｏの急減と同時に、負荷信号Ｓｉｇ及び負荷状態信号Ｓｉｇｌはローレベルの電位となる。ここで、比較器７５２３の出力は、このときに発生するオーバーシュートによりＶｏ＞Ｖlim＋γとなり、ハイレベルの電位となる。このとき、遅延回路７５１からの出力は徐々に低下するため、負荷急減直後から暫くの間はハイレベルの電位と認識される。しかし、負荷状態信号Ｓｉｇｌは時刻ｔ２において瞬時にローレベルの電位となるため、ＡＮＤゲート７５２５の出力はローレベルの電位となる。従って、ラッチ回路７５４の出力Ｓｉｇ２はハイレベルの電位を維持し、これによって基準電圧切換スイッチ７１２４はオン状態を維持する。又、このとき、比較器７５２４はＶｏ＞Ｖlim＋βであり、つまりローレベルの電圧を出力するため、ラッチ回路７５５の出力はハイレベルの電位を維持する。又、基準電圧リミットスイッチ７１７６はオン状態を維持する。従って、図１６（ｂ）に示す時刻ｔ２では、負荷信号Ｓｉｇによりレギュレーション切換スイッチ７１６がオン状態となり、負荷レギュレーション1)に切り換わるだけである。そのため、この時に流れている負荷電流Ｉｏに依らず、電源システム６００の出力電圧Ｖｏは最終的にＶlim＋αとなるように制御される。
【０１２５】
次に、図１６（ｂ）に示す時刻ｔ３において再び負荷信号Ｓｉｇが出力されることにより、レギュレーション切換スイッチ７１６がオン状態となり、電源システム６００の負荷レギュレーションは図１３に示した負荷レギュレーション1)に切り換わる。即ち、時刻ｔ０以降の動作と同様の動作を繰り返すようになる。
【０１２６】
次に、図１６（ｂ）に示す時刻ｔ４において図１６（ａ）の如く負荷電流Ｉｏが急増すると、出力電圧Ｖｏは図１３に示した負荷レギュレーション1)に応じて瞬時に低下する。しかしながら、この時の負荷電流ＩｏがＩｏmaxより小さい電流であると仮定すると、図１６（ｅ）に示すように出力電圧ＶｏはＶlim＋αより少し高い値までしか低下しない。従って、出力電圧ＶｏはＶｏ＞Ｖlim＋γとなり、これによって比較器７５２３の出力はハイレベルの電位となる。又、この時、負荷状態検出回路１１がハイレベルの電位となり、これによって遅延回路７５１の出力が徐々に上昇する。そして、Ｄ秒後、遅延回路７５１からの出力ＳｉｇｌｄはＡＮＤゲート７５２５の閾値電圧に達し、かつハイレベルの電位と認識されるため、ＡＮＤゲート７５２５に入力される３つの信号が全てハイレベルの電位となる。従って、ＡＮＤゲート７５２５からはハイレベルの電圧が出力され、これによってラッチ回路７５４の出力Ｓｉｇ２は図１６（ｆ）に示すようにローレベルの電位となり、基準電圧切換スイッチ７１２４がオフ状態となる。又、この時、比較器７５２４はＶｏ＞Ｖlim＋βであるためローレベルの電圧を出力し、ラッチ回路７５５の出力はハイレベルの電位が維持されるため、基準電圧リミットスイッチ７１７６はオン状態を維持する。従って、コンデンサ７１７５は徐々に放電し、これによって基準電圧Ｖｒは徐々に低下していく。又、その基準電圧Ｖｒの低下に伴い、図１６（ｄ）に示すように誤差電圧Ｖｅも徐々に低下する。従って、出力電圧Ｖｏも図１６（ｅ）に示すように徐々に低下していく。その後、出力電圧ＶｏはＶlim＋βまで低下し、更にＶｏ＜Ｖlim＋βとなった瞬間、比較器７５２４がハイレベルの電位となり、これによってラッチ回路７５５の出力Ｓｉｇ３が図１６（ｇ）に示すようにローレベルの電位となるため、基準電圧リミットスイッチ７１７６はオフ状態となる。従って、コンデンサ７１７５の放電が停止し、更に、基準電圧Ｖｒは出力電圧ＶｏがＶlim＋βとなったときの電圧を維持するため、出力電圧ＶｏはＶlim＋βとなるように制御される。
【０１２７】
次に、図１６（ｂ）に示す時刻ｔ５において図１６（ａ）の如く負荷電流Ｉｏが急減すると、その負荷電流Ｉｏの急減と同時に、負荷信号Ｓｉｇ及び負荷状態信号Ｓｉｇｌはローレベルの電位となる。この時、ラッチ回路７５４及びラッチ回路７５５のリセット端子には負荷信号Ｓｉｇの反転信号、即ちハイレベルの電圧が印加されるため、それぞれの出力Ｓｉｇ２及びＳｉｇ３はハイレベルの電位となり、これによって基準電圧切換スイッチ７１７４及び基準電圧リミットスイッチ７１７６はオン状態となる。即ち、時刻ｔ２の状態と同様の状態に戻ることになる。
【０１２８】
以上のように、実施の形態２から実施の形態５においては、負荷急増後の負荷電流ＩｏがＩｏmaxよりも小さい場合には、出力電圧Ｖｏが少し高めの電圧となるように制御されていた。しかしながら、本実施の形態では、そのような場合に基準電圧Ｖｒを調整する機能が付加されており、これによって出力電圧Ｖｏを下げることにより、負荷回路９に対して更に無駄の少ない電力供給が可能となる。
【０１２９】
（実施の形態７）
図１７は、本発明の実施の形態７に係る電源システムの構成を模式的に示す回路図である。ここで、実施の形態７は、負荷急減後の消費電流が決まっていない場合についての好適な実施の形態である。
【０１３０】
実施の形態７の電源システムにおいては、前述した実施の形態２の電源システム２００と実質的に同じ機能、又は同じ構成を有する物には同じ符号を付け、その詳細な説明はここでは省略する。又、前述した電圧、電流及び抵抗等の定義は、文字（符号）が同じであれば同様の意味であるとみなし、その詳細な説明はここでは省略する。
【０１３１】
実施の形態７の電源システム７００において、前述した実施の形態２における電源システム２００の構成と異なる点は、レギュレーション抵抗８が削除された点と、負荷電流Ｉｏが重負荷の場合にはハイレベルの電圧を出力し、軽負荷の場合にはローレベルの負荷状態信号Ｓｉｇｌを出力する負荷状態検出回路１１が追加された点と、レギュレーション電圧検出回路７１５を削除し、出力電圧検出回路７４１が追加された点と、出力電圧上昇期間設定回路７６が追加された点とである。尚、負荷状態検出回路１１と、出力電圧検出回路７４１と、出力電圧上昇期間設定回路７６の構成要素である遅延回路７５１とは、前述した実施の形態６における電源システム６００と同様の構成要素であるため、その説明はここでは省略する。
【０１３２】
基準電圧切換スイッチ７１７４は、出力電圧上昇期間設定回路７６の出力Ｓｉｇｕによりオン・オフ動作する。出力電圧上昇期間設定回路７６は、遅延回路７５１と、負荷状態検出回路１１からの信号と遅延回路７５１からの出力とが入力され、それぞれの入力がハイレベルの電位の場合にのみハイレベルの電圧を出力するＡＮＤゲート７６１と、負荷信号Ｓｉｇがセット端子に入力され、かつＡＮＤゲート７６１から出力される信号がリセット端子に入力され、基準電圧切換スイッチ７１７４を駆動する駆動信号Ｓｉｇｕを出力するラッチ回路７６２とを具備している。
【０１３３】
基準電圧回路７１７における基準電圧源７１７１の基準電圧Ｖｒ０を下記数１４に示すように設定することにより、基準電圧切換スイッチ７１７４がオン状態となった場合、出力電圧ＶｏはＶlim＋α＋λとなるように制御される。ここで、λとは、最小負荷電流と最大負荷電流との差をΔＩｏmaxとし、出力平滑コンデンサ５のＥＳＲをＲｅ（Ω）とした場合、Ｒｅ・ΔＩｏmaxで表される最大のアンダーシュート量である。
【０１３４】
【数１４】
2005130616.tif 000016
又、分圧抵抗７１７２及び分圧抵抗７１７３を下記数１５に示すように設定することによって、基準電圧切換スイッチ７１７４がオフ状態となった場合、出力電圧ＶｏはＶlim＋αとなるように制御される。
【０１３５】
【数１５】
2005130616.tif 000017
即ち、基準電圧切換スイッチ７１７４がオン状態の場合、出力電圧Ｖｏは負荷電流Ｉｏに依らずＶlim＋α＋λとなるように制御される。又、基準電圧切換スイッチ７１７４がオフ状態の場合は、出力電圧ＶｏはＶlim＋αに制御されることになる。
【０１３６】
次に、以上のように構成された本実施の形態に係る電源システム７００における出力電圧Ｖｏの制御動作について、図１８を用いて詳細に説明する。
【０１３７】
図１８は、本実施の形態に係る電源システム７００における出力電圧Ｖｏの制御動作を模式的に説明する波形図である。ここで、図１８（ａ）は負荷電流Ｉｏの経時的変化を、図１８（ｂ）は負荷信号Ｓｉｇの経時的変化を、図１８（ｃ）は負荷状態信号Ｓｉｇｌ及び遅延回路７５１からの出力であるＳｉｇｌｄの経時的変化を、図１８（ｄ）は鋸歯状電圧Ｖｔ及び誤差電圧Ｖｅの経時的変化を、図１８（ｅ）は出力電圧Ｖｏの経時的変化を、図１８（ｆ）はラッチ回路７６２が出力するＳｉｇｕの経時的変化を、各々示している。
【０１３８】
先ず、図１８（ｂ）に示すように時刻ｔ０において負荷信号Ｓｉｇがハイレベルの電位となると、ラッチ回路７６２の出力Ｓｉｇｕがハイレベルの電位となる。従って、基準電圧切換スイッチ７１７４がオン状態となり、これによってコンデンサ７１７５は瞬時に基準電圧Ｖｒ０まで充電される。そして、誤差増幅器７１３に対して出力される基準電圧Ｖｒは瞬時にＶｒ０となり、これによって図１８（ｄ）に示すように誤差電圧Ｖｅが上昇し、それに伴い図１８（ｅ）に示すように出力電圧Ｖｏが上昇するものとする。この時の出力電圧Ｖｏは数１３により、Ｖlim＋α＋λとなるように制御される。
【０１３９】
次に、図１８（ｂ）に示す時刻ｔ１において図１８（ａ）の如く負荷電流Ｉｏが急増すると、図１８（ｅ）に示すように出力電圧Ｖｏにはアンダーシュートが発生する。この時の負荷電流変化量がΔＩｏmaxであると仮定すると、出力電圧Ｖｏを予め時刻ｔ０においてλだけ上昇させたため、出力電圧ＶｏはＶlim＋αまで低下する。この時、基準電圧切換スイッチ７１７４はオン状態のままであるので、図１８（ｅ）に示すように出力電圧Ｖｏはその後再びＶlim＋α＋γとなるように制御される。又、この時刻ｔ１において負荷状態検出回路１１の出力信号Ｓｉｇｌがハイレベルの電位となるので、これによって遅延回路７５１の出力も徐々に上昇する。そして、ＡＮＤゲート７６１にはＳｉｇｌと遅延回路７５１の出力とが入力され、これによってＤ秒間遅れてハイレベルの電位となり、ラッチ回路７６２の出力がローレベルの電位となる。従って、基準電圧切換スイッチ７１７４がオフ状態となり、それに伴い図１８（ｄ）に示すように基準電圧Ｖｒ及び誤差電圧Ｖｅは徐々に低下し、かつ図１８（ｅ）に示すように出力電圧Ｖｏも徐々に低下する。そして、分圧抵抗７１７２及び分圧抵抗７１７３は数１４に示すように設定したため、最終的には出力電圧ＶｏはＶlim＋αとなるように制御される。ここで、Ｄは、負荷急増時のアンダーシュートの後、出力電圧Ｖｏが再び負荷急増前の電圧に制御されかつ安定する最小の時間をｔｓｍとすると、ｔｓｍ＜Ｄとなる時間である。
【０１４０】
次に、図１８（ｂ）に示す時刻ｔ２において図１８（ａ）の如く負荷電流Ｉｏが急減すると、その負荷電流Ｉｏの急減と同時に、図１８（ｃ）に示すように負荷信号Ｓｉｇ及び負荷状態検出信号Ｓｉｇｌはローレベルの電位となる。従って、ラッチ回路７６２の出力はローレベルの電位を維持し、又、基準電圧切換スイッチ７１７４はオン状態を維持する。従って、出力電圧Ｖｏには図１８（ｂ）に示す時刻ｔ２においてオーバーシュートが発生するものの、その後、最終的にはＶlim＋αとなるように制御される。
【０１４１】
次に、図１８（ｂ）に示すように時刻ｔ３において負荷信号Ｓｉｇがハイレベルの電位となると、これによってラッチ回路７６２の出力Ｓｉｇｕがハイレベルの電位となる。即ち、時刻ｔ０以降の動作と同様の動作を繰り返すようになる。
【０１４２】
以上のように、負荷急増ＴＢ秒前に出力電圧Ｖｏを最大アンダーシュート量に相当する量だけ上昇させ、負荷急増後Ｄ秒経過後に基準電圧Ｖｒを徐々に低下させることにより、出力電圧ＶｏがアンダーシュートによりＶlim＋αを下回ることを回避することができる。又、負荷電流Ｉｏが軽負荷の時やＩｏmaxよりも小さい負荷電流であることによる出力電圧Ｖｏの上昇も回避することができる。従って、負荷回路９に対して無駄の少ない電力供給が可能となる。
【０１４３】
尚、実施の形態１から実施の形態７においては、整流素子にダイオードを用いた降圧形のＤＣ−ＤＣコンバータを用いて解説したが、本発明の電源システムにおけるＤＣ−ＤＣコンバータはこのような構成に限定されるものではない。本発明は整流素子にダイオードを用いた昇圧形及び昇降圧形、又、整流素子にスイッチング素子を用いた同期整流可能な降圧、昇圧及び昇降圧形の全てのＤＣ−ＤＣコンバータに適用可能であることは言うまでもない。
【０１４４】
以上、本発明の実施の形態について詳細に説明したことから明らかなように、本発明の電源システムは以下の効果を奏する。
【０１４５】
本発明の電源システムは、負荷急増前のＴＢ秒間だけ出力電圧Ｖｏを事前にアンダーシュート量に相当する量だけ上昇させるため、負荷急増時のアンダーシュートによる負荷回路の誤動作や停止が回避できる。又、電力の過剰供給期間が短くなるため、負荷回路における消費電力も低減させることができるという効果を奏する。従って、例えば入力直流電源が電池である場合、電子機器の使用時間の延長が可能となる。又、携帯電話に使用されるパワーアンプやパソコンのＣＰＵなど、負荷側の仕様により負荷急増直後数十〜数百マイクロ秒で出力電圧Ｖｏを安定化させる必要がある場合、出力電圧Ｖｏが負荷電流の関数となるような負荷レギュレーションとすることにより、負荷急増後の出力電圧変動を素早く抑制する効果を奏する。
【０１４６】
又、本発明の電源システムは、負荷急減後の負荷電流Ｉｏが決まっている場合、基準電圧Ｖｒを２段階に調整することにより軽負荷時の出力電圧Ｖｏの上昇を回避することができ、従って負荷回路への過剰電力の供給を抑えることができるという効果を奏する。
【０１４７】
又、本発明の電源システムは、負荷急減後の負荷電流Ｉｏが決まっていない場合には、基準電圧リミット回路によりコンデンサの放電を停止させることにより、出力電圧ＶｏがＶlimを下回ることを回避できるという効果を奏する。
【０１４８】
又、本発明の電源システムは、負荷レギュレーションの傾きを、電流の大きなインダクタと出力平滑コンデンサとの間に抵抗を挿入することにより実現するのではなく、電流の小さな制御部に抵抗を追加することにより同様の負荷レギュレーションを低損失で実現することができるという効果を奏する。
【０１４９】
又、本発明の電源システムは、負荷レギュレーションを切り換えることによって出力電圧ＶｏがＶlimを下回るのを回避することができると共に、軽負荷の時には出力電圧Ｖｏが負荷電流Ｉｏによらず一定となる負荷レギュレーションに切り換えることにより、負荷急減後の負荷電流Ｉｏが決まっていない場合においても、複雑な基準電圧調整無しに出力電圧Ｖｏを常に所定の電圧に制御できるという効果を奏する。
【０１５０】
又、本発明の電源システムは、出力電圧Ｖｏが負荷電流Ｉｏの一次関数となるような負荷レギュレーションにおいて、負荷急増後の負荷電流ＩｏがＩｏmaxよりも小さい場合、出力電圧Ｖｏが少し高めに制御されるが、そのような場合、基準電圧Ｖｒを調整する機能を付加し、出力電圧Ｖｏを下げることにより、さらに無駄の少ない電力供給が可能となるという効果を奏する。
【０１５１】
更に、本発明の電源システムは、負荷急増ＴＢ秒前に出力電圧Ｖｏを最大アンダーシュート量に相当する量だけ予め上昇させ、負荷急増後Ｄ秒経過後に基準電圧Ｖｒを徐々に低下させることにより、出力電圧ＶｏがＶlim＋αを下回ることを回避できると共に、軽負荷時やＩｏmaxよりも小さい負荷電流Ｉｏによる出力電圧Ｖｏの上昇も回避できるという効果が得られる。又、この場合、出力電圧Ｖｏが負荷電流Ｉｏに依らず一定となる負荷レギュレーションのみで良いため、レギュレーション抵抗による電力損失が無くなるという効果が得られる。
【産業上の利用可能性】
【０１５２】
本発明に係る電源システムは、負荷電流が急激に変化した場合においても出力電圧のアンダーシュートに係る電子装置の誤動作や動作停止を防止し、かつ軽負荷時においても電力の過剰供給を抑制する電源装置として有用である。
【図面の簡単な説明】
【０１５３】
【図１（ａ）】本発明の実施の形態１に係る電源システムの全体構成を模式的に示す回路図である。
【図１（ｂ）】本発明の実施の形態１に係る電源システムの負荷回路の構成を模式的に例示する構成図である。
【図１（ｃ）】本発明の実施の形態１に係る電源システムの負荷回路の構成を模式的に例示する構成図である。
【図２】本発明の実施の形態１に係る電源システムの制御部における各部の電圧波形を模式的に示す波形図である。
【図３】本発明の実施の形態１に係る電源システムの負荷レギュレーションを模式的に示すグラフである。
【図４】本発明の実施の形態１に係る電源システムにおける出力電圧Ｖｏの制御動作を模式的に説明する波形図である。
【図５】本発明の実施の形態２に係る電源システムの構成を模式的に示す回路図である。
【図６】本発明の実施の形態２に係る電源システムの負荷レギュレーションを模式的に示すグラフである。
【図７】本発明の実施の形態２に係る電源システムにおける出力電圧Ｖｏの制御動作を模式的に説明する波形図である。
【図８】本発明の実施の形態３に係る電源システムの構成を模式的に示す回路図である。
【図９】本発明の実施の形態３に係る電源システムにおける出力電圧Ｖｏの制御動作を模式的に説明する波形図である。
【図１０】本発明の実施の形態４に係る電源システムの構成を模式的に示す回路図である。
【図１１】本発明の実施の形態４に係る電源システムにおける出力電圧Ｖｏの制御動作を模式的に説明する波形図である。
【図１２】本発明の実施の形態５に係る電源システムの構成を模式的に示す回路図である。
【図１３】本発明の実施の形態５に係る電源システムの負荷レギュレーションを模式的に示すグラフである。
【図１４】本発明の実施の形態５に係る電源システムにおける出力電圧Ｖｏの制御動作を模式的に説明する波形図である。
【図１５】本発明の実施の形態６に係る電源システムの構成を模式的に示す回路図である。
【図１６】本発明の実施の形態６に係る電源システムにおける出力電圧Ｖｏの制御動作を模式的に説明する波形図である。
【図１７】本発明の実施の形態７に係る電源システムの構成を模式的に示す回路図である。
【図１８】本発明の実施の形態７に係る電源システムにおける出力電圧Ｖｏの制御動作を模式的に説明する波形図である。
【図１９】従来の第１の降圧型ＤＣ−ＤＣコンバータの構成を模式的に示す回路図である。
【図２０】従来の第１の降圧型ＤＣ−ＤＣコンバータの制御部における各部の電圧波形を模式的に示す波形図である。
【図２１】従来の第１の降圧型ＤＣ−ＤＣコンバータの負荷レギュレーションを模式的に示すグラフである。
【図２２】従来の第１の降圧型ＤＣ−ＤＣコンバータにおいて、負荷電流Ｉｏがステップ状に急激に上昇した場合における出力電圧Ｖｏのアンダーシュートの様子を模式的に示す波形図である。
【図２３】従来の第２の降圧型ＤＣ−ＤＣコンバータの構成を模式的に示す回路図である。
【図２４】従来の第２の降圧型ＤＣ−ＤＣコンバータの負荷レギュレーションを模式的に示すグラフである。
【図２５】従来の第２の降圧型ＤＣ−ＤＣコンバータにおいて、負荷電流Ｉｏがステップ状に急激に上昇した場合における出力電圧Ｖｏのアンダーシュートの様子を模式的に示す波形図である。
【符号の説明】
【０１５４】
１    入力直流電源
２    スイッチング素子
３    整流ダイオード
４    インダクタ
５    出力平滑コンデンサ
６    負荷回路
７    制御部
７１    誤差増幅回路
７１１    出力電圧検出回路
７１１１    抵抗
７１１２    抵抗
７１２    基準電圧源
７１３    誤差増幅器
７１４    位相補償コンデンサ
７１５    レギュレーション電圧検出回路
７１５１    抵抗
７１５２    抵抗
７１６    レギュレーション切換スイッチ
７１７    基準電圧回路
７１８    可変基準電圧源
７１７１    基準電圧源
７１７２    分圧抵抗
７１７３    分圧抵抗
７１７４    基準電圧切換スイッチ
７１７５    コンデンサ
７１７６    基準電圧リミットスイッチ
７２    発振回路
７３    パルス変調回路
７４    基準電圧リミット回路
７４１    出力電圧検出回路
７４１１    分圧抵抗
７４１２    分圧抵抗
７４２    第２の基準電圧源
７４３    比較器
７４４    ラッチ回路
７５    基準電圧調整回路
７５１    遅延回路
７５１１    抵抗
７５１２    コンデンサ
７５２    電圧レベル設定回路
７５２１    第３の基準電圧源
７５２２    分圧抵抗
７５２３    分圧抵抗
７５２４    比較器
７５２５    ＡＮＤゲート
７５３    インバータ
７５４    ラッチ回路
７５５    ラッチ回路
７６    出力電圧上昇期間設定回路
７６１    ＡＮＤゲート
７６２    ラッチ回路
８    レギュレーション抵抗
９    負荷回路
９１    パワーアンプ（ＰＡ）
９２    制御回路部
９３    ＣＰＵ
９４    各種負荷
１０    配線抵抗
１１    負荷状態検出回路
【図１（ａ）】
2005130616.tif 000018
【図１（ｂ）】
2005130616.tif 000019
【図１（ｃ）】
2005130616.tif 000020
【図２】
2005130616.tif 000021
【図３】
2005130616.tif 000022
【図４】
2005130616.tif 000023
【図５】
2005130616.tif 000024
【図６】
2005130616.tif 000025
【図７】
2005130616.tif 000026
【図８】
2005130616.tif 000027
【図９】
2005130616.tif 000028
【図１０】
2005130616.tif 000029
【図１１】
2005130616.tif 000030
【図１２】
2005130616.tif 000031
【図１３】
2005130616.tif 000032
【図１４】
2005130616.tif 000033
【図１５】
2005130616.tif 000034
【図１６】
2005130616.tif 000035
【図１７】
2005130616.tif 000036
【図１８】
2005130616.tif 000037
【図１９】
2005130616.tif 000038
【図２０】
2005130616.tif 000039
【図２１】
2005130616.tif 000040
【図２２】
2005130616.tif 000041
【図２３】
2005130616.tif 000042
【図２４】
2005130616.tif 000043
【図２５】
2005130616.tif 000044