(57)【要約】      （修正有）【課題】ヒューズ面積を縮小し且つレーザトリミングの影響を防ぐ半導体装置を提供する。【解決手段】複数のヒューズ配線１に対応する戻し配線４を同一領域に集積して配置する。更に、その戻し配線を積層する。この構成により、ヒューズ配線の間に戻し配線が配置されない領域を設けることが出来、その間を最小配線ピッチでヒューズ配線を配置することが出来る。また、複数段に配置されたヒューズ列と、夫々が複数段のヒューズ列の夫々に信号を供給する複数の接続配線とを有し、隣接するヒューズ列の間の領域にそれ以外のヒューズ列の接続配線を配置しても良い。【選択図】図１
2005228878.tif 000002
【特許請求の範囲】
【請求項１】
複数のヒューズ配線と、夫々が前記複数のヒューズ配線の夫々と対応して接続された複数の接続配線とを備え、前記複数のヒューズ配線は１箇所に纏めて配置されていることを特徴とする半導体装置。
【請求項２】
前記複数の配線は、前記複数のヒューズ配線のうち隣接するヒューズ配線の間に配置されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記接続配線は、多層にて配置する事を特徴とする請求項１記載の半導体装置。
【請求項４】
隣接したヒューズ配線間に前記接続配線が配置された領域では、ヒューズ配線を第１のピッチで配置し、隣接したヒューズ配線の間に前記接続配線が配置されない領域では、前記第１のピッチよりも狭いピッチでヒューズ配線を配置することを特徴とする請求項１記載の半導体装置。
【請求項５】
共通配線と、前記共通配線から一方の領域に配置された複数の第１のヒューズ配線と、前記共通配線から他方の領域に配置された複数の第２のヒューズ配線と、前記第１の領域に配置され前記第１のヒューズ配線と接続された回路ブロックと、前記回路ブロックと対応して前記複数の第２のヒューズ配線とを接続する複数の戻し配線とを備え、前記複数の第１のヒューズ配線は、第１のピッチ及び前記第１のピッチよりも狭い第２のピッチでレイアウトされ、前記第２のピッチで配置されたヒューズ配線の間には前記戻し配線は配置されなく、前記第１のピッチで配置されたヒューズ配線の間に前記戻し配線が配置されることを特徴とする半導体装置。
【請求項６】
前記複数の戻し配線は、前記ヒューズ配線と異なる層で形成されることを特徴とする請求項５記載の半導体装置。
【請求項７】
前記複数の戻し配線の一部が前記ヒューズ配線と同じ層で形成され、前記複数の戻し配線の他部が前記ヒューズ配線と異なる層で形成されることを特徴とする請求項５記載の半導体装置。
【請求項８】
第１の方向に延在して設けられた第１の配線と、前記第１の配線と垂直な方向に延在し且つ前記第１の配線と交わり、夫々が前記第１の配線と接続された複数のヒューズ配線と、前記第２のヒューズ配線と平行に設けられ、前記ヒューズ配線と対応して電気的に接続するように設けられた複数の第２の配線とを有し、前記複数の第２の配線のうち少なくとも二つの前記第２の配線が隣接するヒューズ配線の間に設けられていることを特徴とする半導体装置。
【請求項９】
複数段に配置されたヒューズ列と、夫々が前記複数段のヒューズ列の夫々に信号を供給する複数の接続配線とを有し、隣接するヒューズ列の間の領域にそれ以外のヒューズ列の接続配線を配置したことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特にヒューズ回路に関する。
【背景技術】
【０００２】
ＤＲＡＭ等の半導体メモリは、欠陥メモリを冗長メモリに置き換える冗長回路を備える。その回路は、冗長メモリのアドレスを記憶するプログラム回路を備える。欠陥セルが存在した場合には、その欠陥セルのアドレスをLSI中にプログラムし、LSIの動作時にそのアドレスでアクセスされたとき冗長セルをアクセスする。この冗長回路は、ポリシリコンやアルミ配線で形成されたプログラム素子（ヒューズ）を備えている。置換アドレスのプログラミングは、レーザ装置を用いてヒューズを溶断することにより実施される。
【０００３】
置換アドレスの判定を行う回路ブロックをヒューズ領域の一方向に配置し、戻り配線を用いたヒューズ回路が例えば特許公報１にて提案されている。
【０００４】
図７は、その公報に記載されたヒューズ回路の模式図である。
【０００５】
回路ブロック１０１は、ヒューズ領域の一方向に配置されている。複数のヒューズ１０６は、共通配線１０７を対称にして配置され、回路ブロック１０１の遠方に配置されるヒューズ１０６ｂ、ｄ、ｆは、戻し配線１０３を介して、対応する回路ブロックに接続される。
【０００６】
図８は、図７で示されたヒューズ回路の平面レイアウト図である。
【０００７】
複数のヒューズ配線２０１は、共通配線２０３と直行するように配置されている。ヒューズ配線２０１の一端に戻し配線２０２が接続され、ヒューズ配線２０１と対応する戻し配線が交互に配置されている。
【０００８】
図９は、図８で示されたヒューズ回路のＤＤ線における断面図である。ヒューズ配線２０１は、上層配線により形成され、戻し配線２０２は、下層配線により形成される。
【０００９】
ヒューズ配線２０１は、図１０に示すように、レーザビーム照射によるヒューズ配線の材料３００が飛び散り、戻し配線とヒューズ配線がショートすることを防ぐ位置関係を満たすように配置される。つまり、ヒューズ配線２０１は、図７に示すように、ヒューズカット時にレーザダメージを受けないようにピッチＡで配置される。
【００１０】
また、特許公報２は、ヒューズ素子の真下に戻し配線を配置する技術を提供する。
【特許文献１】特開２００３−１４２５８２号公報
【特許文献２】特開２００２−３６８０９４号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
半導体記憶装置には、現在のチップ上にはさまざまなヒューズが存在し、ヒューズ本数も多くなっているため、ヒューズ面積がチップ面積に占める割合が大きくなってきている。しかしながら、特許文献１で示したようなレイアウトでは、ヒューズピッチが大きく、ヒューズ面積が大きいという問題を抱えている。
【００１２】
更に、特許文献２では、実際のレーザトリミングではヒューズ層の切断を確実に行う必要があり、切断された直後のレーザが直接真下の配線に照射され危険性が非常に高い。また、ヒューズ配線は高温で溶断される瞬間は周りの絶縁層を一部破壊して飛び散り、距離が近い真下の戻し配線に悪影響を及ぼすという問題がある。
【００１３】
本発明の主な目的の一つは、ヒューズ面積を縮小し且つレーザトリミングの影響を防ぐ半導体装置を提供することにある。
【課題を解決するための手段】
【００１４】
本発明の半導体装置は、複数のヒューズ配線に対応して設けられた配線を１箇所に纏めて配置したことを特徴とする。更に、その配線を多層にて配置する事を特徴とする。
【００１５】
また、本発明の半導体装置は、隣接したヒューズ配線間に該配線が配置された領域では、ヒューズを第１のピッチで配置し、隣接したヒューズ配線の間に該配線が配置されない領域では、第１のピッチよりも狭いピッチでヒューズ配線を配置する。
【発明の効果】
【００１６】
以上説明したように、本発明の半導体装置によれば、複数のヒューズに接続される配線を集中して配置することにより、ヒューズ配線を最小の配線ピッチで配置することが出来る。更に、その接続配線を２層以上にした場合は、更に配線を集中して配置することが出来る。
【００１７】
以上のことにより、接続配線へのレーザのダメージを回避しつつヒューズピッチを縮小にすることでき、ヒューズ回路が占める面積を削減することが出来る。
【発明を実施するための最良の形態】
【００１８】
本発明の前記ならびにその他の目的、特徴、及び効果をより明確にすべく、以下図面を用いて本発明の実施の形態につき詳述する。
【００１９】
図1及び図２は、本発明の第１の実施の形態を示す図面である。
【００２０】
図１は、第１の実施の形態のヒューズ回路の平面レイアウトを示す図面である。図２は、図１のＡＡ線の断面を示す図面である。
【００２１】
水平方向に延在する共通配線２から垂直方向にヒューズ配線１が配置されている。共通配線２やヒューズ配線１は、上層のアルミ等の金属配線で形成される。ヒューズ配線１ａ〜１ｄの一端は、その一端の側に配置された回路ブロックエリア１０に設けられた対応する回路ブロック(非図示)に接続される。ヒューズ配線１ａ〜１ｄの他端は、ヒューズ配線１から垂直方向に延在し、更に、ヒューズ配線と平行に且つヒューズ間の略中央に位置するように配置された戻し配線４ａ〜４ｄと対応して接続される。各戻し配線４ａ〜４ｄは、回路ブロックエリア１０に設けられた対応する回路ブロックに接続される接続配線である。戻し配線は、金属から構成された第２の配線でもある。
【００２２】
戻し配線４ａ、４ｃは、上層よりも下層の第１の下層配線により形成される。戻し配線４ｂ、４ｄは、第１の下層配線よりも下層の第２の下層配線より形成される。戻し配線４ｂ、４ｄは、戻し配線４ａ、４ｃの真下に設けられている。
【００２３】
戻し配線４ａ、４ｂは、隣接するヒューズ配線１ａ、１ｂの間の同一領域に配置されている。戻し配線４ｃ、４ｄは、隣接するヒューズ配線１ｃ、１ｄの間の領域に配置されている。第１及び第２の下層配線は、絶縁層６ａ〜６ｃの中に埋め込まれている。ヒューズ配線１ａ〜１ｄと、戻し配線４ａ〜４ｄは、対応するコンタクトホールに埋め込まれたプラグ(非図示)により接続される。
【００２４】
ヒューズ領域の表面はカバー膜３により覆われ、ヒューズはカバー膜３に設けられた開口部５により露出している。つまり、ヒューズ配線の両端部と戻り配線の両断部はカバー膜３により覆われている。プログラミングする際には、図１の点線の円の部分にレーザを照射して、対応するヒューズを切断する。図１では、１２本のヒューズが一つの開口部の中に設けられている。
ヒューズ配線１ｂと１ｃの間には、戻し配線が設けられて無い為、最小の配線ピッチＢでそれらを設けることが出来る。一方、ヒューズ配線１ａ及び１ｂは、その間に戻し配線が配置されている為、ピッチＢよりも広いピッチＡで設けられている。
【００２５】
このように、第１の実施の形態の半導体装置は、同一の場所に複数の戻し配線を配置している。したがって、戻し配線を配置しない場所が創出され、その部分にヒューズの最小ピッチにてヒューズを配置することができる。更に、その戻し配線を多層に配置している。
【００２６】
したがって、例えば、現在のヒューズピッチＢを１とした場合ヒューズカバー内に戻し配線を配置した時のピッチＡはヒューズカット時のレーザダメージを受けないようにするため、約１．６のピッチにしなくてはいけない。本実施の形態のようなヒューズピッチにした場合、ピッチＡ＋ピッチＢで２．６となり、従来のヒューズピッチはピッチＡ＊２で３．２であり、約２０％ヒューズピッチを削減できる。
【００２７】
更に、本実施の形態では、ヒューズ配線の真下ではなく、その間に戻し配線が配置されている為、充分にヒューズとの距離を保つことが出来る。一方、ヒューズ配線の真下に戻し配線を配置した場合、実際のレーザトリミングではヒューズ配線の切断を確実に行う必要があり、切断された直後のレーザは直接真下の配線に当る危険性がある。また、ヒューズ配線は高温で溶断される瞬間、周りの絶縁層を一部破壊して飛び散り、距離が近い真下の配線に悪影響を及ぼす危険性が存在する。
【００２８】
なお、本発明は、戻し配線を採用しているが、この構成は、回路領域を一箇所に纏めることができる為、制御信号の共通化と配線寄生容量負荷の軽減が可能になり、高速化と低パワー化に貢献できる。
【００２９】
図３及び図４は、本発明の第２の実施の形態を示す図面である。
【００３０】
図３は、第２の実施の形態のヒューズ回路の平面レイアウトを示す図面である。図４は、図３のＢＢ線の断面を示す図面である。
【００３１】
第２の実施の形態は、ヒューズ配線７ａ〜７ｄに対応する戻し配線８ａ〜８ｄをヒューズ配線７ｂ及び７ｃの間に配置したものである。
【００３２】
この実施の形態によれば、戻し配線８ａ〜９ｄの４本分を１箇所に集中して配置したことにより最小ピッチのピッチＢの部分を増やし、第１の実施の形態よりヒューズ全体の面積を縮小することが可能である。
【００３３】
この第２の実施の形態では、１列に複数(図３では２本)のヒューズを配置し、その列を複数段(図３では４段)配置し、隣接するヒューズ列の間(ヒューズ配線７ｂ及び７ｃ間)に、他のヒューズ列の接続配線(配線８ａ、８ｂ)を通過させている。更に、ヒューズ配線７ｂ及び７ｃが配置される領域に、他の信号配線を配置しても良い。例えば、配線８ａ、８ｂの真下や真上方向に、他の回路に供給される信号配線を積層することも可能である。
【００３４】
図５及び図６は、本発明の第３の実施の形態を示す図面である。
【００３５】
図５は、第３の実施の形態のヒューズ回路の平面レイアウトを示す図面であり、図６は、図５のＣＣ線の断面を示す図面である。
【００３６】
第３の実施の形態は、ヒューズ配線９ａ〜９ｄに対応する戻し配線１０ａ〜１０ｄをヒューズ９ｂ及び９ｃの間に配置し、更に、それらの戻し配線１０ａ〜１０ｄを４層化したものである。
【００３７】
この第３の実施の形態によれば、戻し配線部分のピッチを第２の実施の形態より小さくし、ヒューズ全体の面積を更に縮小している。
【００３８】
なお、本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
【００３９】
例えば、本実施の形態では、戻し配線をヒューズ配線と異なる層で形成しているが、ヒューズ配線と同一の層で形成しても良い。例えば、図２において、戻し配線４ａ、４ｃをヒューズ配線と同一層であって、ヒューズ配線１ａ及び１ｂの間に形成し、戻し配線４ｂ、４ｄをヒューズ配線４ａ、４ｃの場所に配置しても良い。ヒューズ配線と戻し配線４ａ、４ｃは同一の配線層を用いて形成される。この構成によれば、戻し配線をヒューズとの高さの差を小さくすることで、レーザビームがデフォーカスして広がる影響を小さくすることが出来る。
【００４０】
また、第１の実施の形態では、２本の戻し配線４ａ及び４ｂを縦積みにして配置しているが、例えば、図４の戻し配線８ａ及び８ｄのように同一な下層配線層を用いて並列に配置しても良い。また、ヒューズ配線を金属配線に限る必要は無く、例えばポリシリコン配線であっても良い。つまり、ヒューズ配線は、レーザトリミング可能な導電膜であれば良い。また、図２、図４及び図６の戻り配線の積層される順番は、本実施の形態で示した順番にはこだわる必要は無い。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１の実施の形態の半導体装置を示す図面である。
【図２】第１の実施の形態の半導体装置の断面を示す図面である。
【図３】本発明の第２の実施の形態の半導体装置を示す図面である。
【図４】第２の実施の形態の半導体装置の断面を示す図面である。
【図５】本発明の第３の実施の形態の半導体装置を示す図面である。
【図６】第３の実施の形態の半導体装置の断面を示す図面である。
【図７】従来の半導体装置の回路ブロックを示す図面である。
【図８】従来の半導体装置の平面レイアウトを示す図面である。
【図９】従来の半導体装置の断面を示す図面である。
【図１０】従来の半導体装置のレイアウトの位置関係を説明する図面である。
【符号の説明】
【００４２】
１、７、９  ヒューズ配線
２  共通配線
３  カバー膜
４、８、１０  戻し配線
５  開口部
６、１１  絶縁膜
【図１】
2005228878.tif 000003
【図２】
2005228878.tif 000004
【図３】
2005228878.tif 000005
【図４】
2005228878.tif 000006
【図５】
2005228878.tif 000007
【図６】
2005228878.tif 000008
【図７】
2005228878.tif 000009
【図８】
2005228878.tif 000010
【図９】
2005228878.tif 000011
【図１０】
2005228878.tif 000012