(57)【要約】【課題】  Ｗｏｂｂｌｅ信号から得られるＦＭ復調データの誤り率を軽減し、ＡＴＩＰ復調能力を向上させるバイフェーズマーク再生装置及び光ディスク装置を提供する。【解決手段】  データ／クロック切り分け信号１０２によってバイフェーズマーク入力信号１０１をデータ領域とクロック領域に切り分け、該データ領域を復調するバイフェーズマーク復調回路３を備えたバイフェーズマーク再生装置において、さらに前記データ領域、およびクロック領域にエラーが存在するか否かを検出するバイオレーション検出回路４と、エラーが存在する場合には当該エラーの位置を検出するエラー位置検出回路５とを備え、前記バイフェーズマーク復調回路３において該エラー位置検出回路５の結果に基づいて、バイフェーズマーク復調信号の補正を行うこととした。【選択図】    図１
2005117499.tif 000002
【特許請求の範囲】
【請求項１】
バイフェーズマーク信号の再生装置において、
バイフェーズマーク信号からクロックを抽出するクロック抽出回路と、
バイフェーズマーク信号をクロック領域とデータ領域とに切り分けるためのクロック／データ切り分け信号を生成するクロック／データサイクル分離回路と、
バイフェーズマーク信号、バイフェーズ抽出クロック、及びクロック／データ切り分け信号の出力を受けてバイフェーズマーク信号を復調するバイフェーズマーク復調回路と、
バイフェーズマーク信号中のエラーの存在を検出するバイオレーション検出回路と、
前記バイオレーション検出回路からの出力を受けて当該エラーの位置を特定するエラー位置検出回路とを備え、
前記バイフェーズマーク復調回路は、前記エラー位置検出回路からの出力を受けてバイフェーズマーク復調信号の補正を行う、
ことを特徴とするバイフェーズマーク再生装置。
【請求項２】
請求項１に記載のバイフェーズマーク再生装置において、
前記バイオレーション検出回路は、前記クロック／データ切り分け信号によりクロック領域とデータ領域とに切り分けられたバイフェーズマーク信号のクロック領域両端の信号レベルをそれぞれ検出し、当該信号レベルを比較した結果に基きバイフェーズマーク信号中のエラーの存在を検出するものである、
ことを特徴とするバイフェーズマーク再生装置。
【請求項３】
請求項２に記載のバイフェーズマーク再生装置において、
前記エラー位置検出回路は、クロック／データ切り分け信号により切り分けられたバイフェーズマーク信号のエッジを検出することによりクロック領域に含まれるエラーパターンを検出するエッジ検出回路と、
前記エッジ検出回路のエラーパターンの検出結果に基き、クロック領域両端から所定のエッジまでの距離をそれぞれ計測するカウンタと、
前記カウンタによって計測されたカウント値を記憶する記憶素子と、
前記カウンタによって計測されたカウント値と前記記憶素子に記憶されたカウント値とを比較してエラー位置を特定するエラー位置特定回路とを備える、
ことを特徴とするバイフェーズマーク再生装置。
【請求項４】
請求項３に記載のバイフェーズマーク再生装置において、
前記カウンタは、前記エッジ検出回路においてクロック領域内に複数のエッジが検出された場合は、当該クロック領域の両端から、当該クロック領域内のエッジであって前記両端からそれぞれに直近のエッジまでの距離を計測し、前記エッジ検出回路においてクロック領域にエッジが検出されない場合は、当該クロック領域の両端から、当該クロック領域外のエッジであって前記両端からそれぞれに直近のエッジまでの距離を計測するものである、
ことを特徴とするバイフェーズマーク再生装置。
【請求項５】
請求項４に記載のバイフェーズマーク再生装置において、
前記エラー位置特定回路は、前記カウンタによって計測されたカウント値と前記記憶素子に記憶されたカウント値とを比較し、カウント値が少ないクロック領域端側に接するデータ領域を補正すべき領域であると特定するものである、
ことを特徴とするバイフェーズマーク再生装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バイフェーズマークの復調データの誤り率を軽減するバイフェーズマーク再生装置に関するものであり、特に光ディスクから読み取ったバイフェーズマーク信号からのＡＴＩＰ復調能力の改良を図ったものに関する。
【背景技術】
【０００２】
従来、ＣＤ−Ｒ／ＲＷのような光ディスクにおいては、データ記録時にトラック形成を行うため、プリグルーブと呼ばれるガイド用の溝が設けられている。この溝は蛇行量±０．０３μm程度で半径方向に蛇行した形状をしており、Ｗｏｂｂｌｅと呼ばれる。このＷｏｂｂｌｅはメディアを標準速度で再生したときに２２．０５ｋＨｚ±１ｋＨｚでＦＭ復調されている。すなわち、２２．０５ｋＨｚのキャリアに±１ｋＨｚの周波数変移でＦＭ復調されたデータが加えられたものである。
【０００３】
このＦＭ復調された記録データは、メディア上の絶対時間情報が刻まれており、ＡＴＩＰ（Absolute Time In Pregroove））と呼ばれる。そしてこのＡＴＩＰにはメディア上の絶対時間情報のほかに、制御信号として最大記録可能時間、そのメディアに推奨される記録時のレーザーパワー設定情報などが記録されている。このＡＴＩＰデータは、同期コードと時間情報を含むデータ領域と、誤り検出用のＣＲＣコードとから構成されており、バイフェーズマーク変調をかけた後にメディアに記録されている。
【０００４】
ここでバイフェーズマーク変調とはデータを２倍のビットクロックでチャネルビットのデータに変換するものである。バイフェーズマーク変調されたデータを復調する際には、チャネルビットとデータ領域を切り分けて、データ領域が反転していれば「１」、反転していなければ「０」となる（特許文献１参照）。
【０００５】
図４に従来のバイフェーズマーク再生装置の構成図を示す。従来のバイフェーズマーク再生装置は、光ディスク装置から読み込まれたバイフェーズマーク信号１０１からクロック成分１０３を抽出するクロック抽出回路１と、前記バイフェーズマーク信号１０１をデータ領域とクロック領域に切り分けるためのクロック／データ切り分け信号１０２を生成、出力するクロック／データサイクル分離回路２と、バイフェーズマーク信号１０１を復調してＡＴＩＰデータを再生するバイフェーズマーク復調回路３とを備えている。
【０００６】
この図４を用いて従来のバイフェーズマーク再生装置の動作を説明すると、光ディスクより読み出されたバイフェーズマーク信号１０１からクロック抽出回路１においてバイフェーズ抽出クロック１０３を抽出する。
【０００７】
前記バイフェーズ抽出クロック１０３とバイフェーズマーク信号１０１の入力を受けてクロック／データサイクル分離回路２において、バイフェーズマーク信号１０１のクロック領域とデータ領域との切り分け信号１０２を生成する。
【０００８】
そして、バイフェーズマーク復調回路３は、前記バイフェーズマーク信号１０１、前記バイフェーズ抽出クロック１０３、及び前記クロック／データ切り分け信号１０２の出力を受けて、バイフェーズマーク信号をデータ領域とクロック領域に切り分け、データ領域のバイフェーズ復調を行い、復調データを出力する。
【０００９】
復調されたデータは、ＣＲＣによりエラー検出が行われ、エラーがない場合のみＡＴＩＰデータとして利用される。
【特許文献１】特開２００３−２０３４３０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、光ディスクからバイフェーズマーク信号を読み出す際に、光ディスクの汚れや傷、フォーカス／トラッキング／スピンドル制御の乱れなどの原因により、バイフェーズマーク信号の欠落や乱れといったエラーが生じることがある。
【００１１】
この場合、上述した従来の処理では、バイフェーズマーク信号の欠落や乱れといったエラーが発生すると、誤ったチャネルビットデータに変換してしまうために復調データに誤りが発生してしまうことがある。また、この誤った復調データはＣＲＣによりエラー検出され、無効と判断されてしまうため、誤ったデータ部分のＡＴＩＰ情報が得られなくなってしまう。この結果、スピンドル制御ができなくなり、書き込みが停止してしまうといった問題が生じることがある。
【００１２】
本発明は、上記問題点に鑑みてなされたものであり、復調データの誤り率を半減し、ＡＴＩＰ復調能力を向上させるバイフェーズマーク再生装置を提供することを目的とする。
【課題を解決するための手段】
【００１３】
上記課題を解決するため、本発明の請求項１に係るバイフェーズマーク再生装置は、バイフェーズマーク信号の再生装置において、バイフェーズマーク信号からクロックを抽出するクロック抽出回路と、バイフェーズマーク信号をクロック領域とデータ領域とに切り分けるためのクロック／データ切り分け信号を生成するクロック／データサイクル分離回路と、バイフェーズマーク信号、バイフェーズ抽出クロック、及びクロック／データ切り分け信号の出力を受けてバイフェーズマーク信号を復調するバイフェーズマーク復調回路と、バイフェーズマーク信号中のエラーの存在を検出するバイオレーション検出回路と、前記バイオレーション検出回路からの出力を受けて当該エラーの位置を特定するエラー位置検出回路とを備え、前記バイフェーズマーク復調回路は、前記エラー位置検出回路からの出力を受けてバイフェーズマーク復調信号の補正を行うことを特徴とする。
【００１４】
また、本発明の請求項２に係るバイフェーズマーク再生装置は、請求項１に記載のバイフェーズマーク再生装置において、前記バイオレーション検出回路は、前記クロック／データ切り分け信号によりクロック領域とデータ領域とに切り分けられたバイフェーズマーク信号のクロック領域両端の信号レベルをそれぞれ検出し、当該信号レベルを比較した結果に基きバイフェーズマーク信号中のエラーの存在を検出するものであることを特徴とする。
【００１５】
また、本発明の請求項３に係るバイフェーズマーク再生装置は、請求項２に記載のバイフェーズマーク再生装置において、前記エラー位置検出回路は、クロック／データ切り分け信号により切り分けられたバイフェーズマーク信号のエッジを検出することによりクロック領域に含まれるエラーパターンを検出するエッジ検出回路と、前記エッジ検出回路のエラーパターンの検出結果に基き、クロック領域両端から所定のエッジまでの距離をそれぞれ計測するカウンタと、前記カウンタによって計測されたカウント値を記憶する記憶素子と、前記カウンタによって計測されたカウント値と前記記憶素子に記憶されたカウント値とを比較してエラー位置を特定するエラー位置特定回路とを備えることを特徴とする。
【００１６】
また、本発明の請求項４に係るバイフェーズマーク再生装置は、請求項３に記載のバイフェーズマーク再生装置において、前記カウンタは、前記エッジ検出回路においてクロック領域内に複数のエッジが検出された場合は、当該クロック領域の両端から、当該クロック領域内のエッジであって前記両端からそれぞれに直近のエッジまでの距離を計測し、前記エッジ検出回路においてクロック領域にエッジが検出されない場合は、当該クロック領域の両端から、当該クロック領域外のエッジであって前記両端からそれぞれに直近のエッジまでの距離を計測するものであることを特徴とする。
【００１７】
また、本発明の請求項５に係るバイフェーズマーク再生装置は、請求項4に記載のバイフェーズマーク再生装置において、前記エラー位置特定回路は、前記カウンタによって計測されたカウント値と前記記憶素子に記憶されたカウント値とを比較し、カウント値が少ないクロック領域端側に接するデータ領域を補正すべき領域であると特定するものであることを特徴とする。
【発明の効果】
【００１８】
本発明に係るバイフェーズマーク再生装置は、従来のバイフェーズマーク再生装置に加えて、バイオレーション検出回路、及びエラー位置検出回路を設けることによりバイフェーズマーク信号にエラーが存在するか否かを検出し、エラーが存在する場合は当該エラーの存在位置を特定することとしたので、バイフェーズマーク信号にエラーが生じていても、バイフェーズマーク信号の復調信号を補正することで復調データの誤り率を半減させ、ＡＴＩＰ復調能力を向上させることが可能となる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明に係るバイフェーズマーク再生装置の具体的な実施の形態につき適宜図面を用いて説明する。図１は、本発明の実施の形態に係るバイフェーズマーク再生装置の構成の一例を示す図である。
【００２０】
まず、図１を用いて本実施の形態に係るバイフェーズマーク再生装置の構成について説明する。
【００２１】
図１において、本実施の形態に係るバイフェーズマーク再生装置は、光ディスク装置から読み込まれたバイフェーズマーク信号１０１からクロック成分１０３を抽出するクロック抽出回路１と、前記バイフェーズマーク信号１０１をデータ領域とクロック領域に切り分けるためのクロック／データ切り分け信号１０２を生成、出力するクロック／データサイクル分離回路２と、バイフェーズマーク信号１０１を復調してＡＴＩＰデータを再生するバイフェーズマーク復調回路３と、バイフェーズマーク信号１０１にエラーが含まれるか否かを検出するバイオレーション検出回路４と、バイフェーズマーク信号１０１に含まれるエラーの存在位置を検出しＡＴＩＰ補正信号１０４を出力するエラー位置検出回路５とを備えている。
【００２２】
また、エラー位置検出回路５は、前記クロック／データ切り分け信号１０２によって切り分けられたバイフェーズマーク信号のクロック領域とデータ領域の信号エッジを検出することによりクロック領域に含まれるエラーパターンを検出するエッジ検出回路６と、前記エッジ検出回路６のエラーパターンの検出結果に基き、前記エッジとクロック領域端の間の距離をそれぞれ計測するカウンタ７と、前記カウンタ７の計測値を記憶する記憶素子８と、前記バイフェーズマーク信号に含まれるエラーの位置を特定するエラー位置特定回路９とを備えている。
【００２３】
なお、エラー位置検出回路５は、バイフェーズマーク復調回路３に対する補正信号１０４を生成する補正信号生成部を備えており、またエラー位置特定回路９はその内部に、前記カウンタ７からの計測値と前記記憶素子８からの計測値とを比較する比較回路を備えているが、前記補正信号生成部、及び比較回路はいずれも図示はしていない。
【００２４】
以上のように構成された、本実施の形態に係るバイフェーズマーク再生装置の動作について説明する。ただし、従来例と同じ動作をする回路の説明はここでは省略する。
【００２５】
光ディスクより読み出されたバイフェーズマーク信号１０１は、背景技術において説明したように、クロック抽出回路１と、クロック／データサイクル分離回路２と、バイフェーズマーク復調回路３とを経てＡＴＩＰデータが再生される。
【００２６】
クロック／データサイクル分離回路２から抽出されたクロック／データ切り分け信号１０２、及び光ディスクより読み出されたバイフェーズマーク信号１０１は、当該バイフェーズマーク信号１０１を復調するためにバイフェーズマーク復調回路３に入力されるとともに、当該バイフェーズマーク信号１０１にエラーが存在するか否かを検出し、エラーが存在する場合には当該エラーの位置を特定するため、バイオレーション検出回路４、及びエラー位置検出回路５中のエッジ検出回路６にも入力される。
【００２７】
バイオレーション検出回路４は、クロック／データ切り分け信号１０２を用いてバイフェーズマーク信号１０１をデータ領域とクロック領域とに切り分ける。その後、クロック／データ切り分け信号１０２により切り分けられたクロック領域の両端の信号レベルを検出していく。
【００２８】
ここで、本来バイフェーズマーク信号のクロック領域には必ずバイフェーズマークの反転が一つ存在するというバイフェーズマーク信号の規則性に基けば、クロック領域の両端の信号レベルが同レベルである場合には、当該クロック領域付近においてエラーが存在することになる。
【００２９】
このため、前記クロック領域両端の信号レベルを検出し、比較した結果、クロック領域の両端の信号が同レベルである場合にはバイフェーズマーク信号１０１中にエラーが存在するものと判断され、その結果はエラー位置検出回路５内のエラー位置特定回路９に出力される。
【００３０】
前記エラーが存在する場合、エッジ検出回路6は、まずバイフェーズマーク信号１０１をクロック領域とデータ領域とに切り分ける。次に、前記切り分けられたクロック領域もしくはデータ領域の信号エッジを検出し、エラーパターンを判断する。エラーパターンとしては、エラーを含むクロック領域にエッジが複数存在する場合と、エッジが存在しない場合がある。当該エッジパターンの判断結果はカウンタ７に出力される。
【００３１】
カウンタ７以降の各回路の動作については、図２と図３を用いて説明する。
図２のケース１とケース２は、クロック領域にエッジが複数存在するエラーパターンである場合のバイフェーズマーク信号を表す。また、当該バイフェーズマーク信号がそのまま復調された場合のＡＴＩＰデータと、後述する補正が行われた場合のＡＴＩＰデータを前記バイフェーズマーク信号の下にそれぞれ示している。ａ〜ｄはクロック領域端をそれぞれ表し、Edg1〜Edg4は、当該バイフェーズマーク信号中の信号エッジをそれぞれ表す。図３のケース３とケース４は、クロック領域にエッジが存在しないエラーパターンである場合のバイフェーズマーク信号を表す。また、ＡＴＩＰデータ、ｅ，ｆ、及びEdg3〜Edg8については、図２の場合と同様である。
【００３２】
まず、カウンタ７は、クロック領域にエッジが複数確認されるようなエラーパターンをエッジ検出回路６が出力する場合は、図２ケース１で示すように、複数エッジが認められるクロック領域の一端（ｂ）から、当該クロック領域内にあり前記クロック領域端から直近のエッジ（Edg2）までの距離（Ｘ）を計測する。当該計測値は記憶素子８に記憶される。
【００３３】
次に、先に計測したクロック領域端（ｂ）とは別のクロック領域端（ａ）から、当該クロック領域内にある直近のエッジ（Edg1）までの距離（Ｙ）をカウンタ７で計測し、計測値をエラー位置特定回路９に出力する。記憶素子８に記憶した値もエラー位置特定回路９に出力される。
【００３４】
エラー位置特定回路９は、ＸとＹの大きさを、その内部に有する比較手段において比較し、小さな値をとるクロック領域端に接するデータ領域を、補正すべきデータ領域であると特定する。
【００３５】
例えば、図２ケース１においてはＸ＞Ｙであるため、エラー位置特定回路９はＹの測定基準となったクロック領域端（ａ）に接するデータ領域を、補正すべきデータ領域であると特定する。また、図２ケース２においてはＸ＜Ｙであるため、エラー位置特定回路９はＸの測定基準となったクロック領域端（ｄ）に接するデータ領域を、補正すべきデータ領域であると特定する。その後、エラー位置検出回路内の補正信号生成部は、補正をすべきデータ領域が、バイフェーズマーク復調回路３において１ビットのデータビットに復調された際の当該１ビットデータを反転させるような補正信号１０４を、バイフェーズマーク復調回路３に出力する。
【００３６】
バイフェーズマーク復調回路３は、前記補正信号１０４を受けて、バイフェーズマーク信号１０１が復調された１ビットデータの内、補正すべきデータを反転させる。
【００３７】
例えば、図２のケース１では、Ｙの測定基準となったクロック領域端（ａ）に接するデータ領域のバイフェーズマーク信号は、そのまま１ビットのデータビットに復調された場合は“０”となるが、バイフェーズマーク復調回路３は補正信号１０４を受けて、当該データを“１”に反転させる。同様に、図２のケース２では、Ｘの測定基準となったクロック領域端（ｄ）に接するデータ領域が復調された際の１ビットデータである“０”を“１”に反転させる。
【００３８】
一方、クロック領域にエッジが確認されないようなエラーパターンをエッジ検出回路６が出力する場合は、カウンタ７は、図３ケース３で示すように、エッジが存在しないクロック領域の一端（ｆ）から、当該クロック領域端側であって当該クロック領域外にある直近のエッジ（Edg6）までの距離（Ｘ）を計測する。当該計測値は記憶素子８に記憶される。
【００３９】
次に、先に計測したクロック領域端（ｆ）とは別のクロック領域端（ｅ）から、当該クロック領域端側であって当該クロック領域外にある直近のエッジ（Edg5）までの距離（Ｙ）を計測し、計測値をエラー位置特定回路９に出力する。記憶素子８に記憶した値もエラー位置特定回路９に出力する。
【００４０】
エラー位置特定回路９は、ＸとＹの大きさを、その内部に有する比較手段において比較し、小さな値を取るクロック領域端に接するデータ領域を、補正すべきデータ領域であると特定する。
【００４１】
例えば、図３ケース３では、Ｘ＜Ｙであるため、エラー位置特定回路９はＸの測定基準となったクロック領域端（ｆ）に接するデータ領域を、補正すべきデータ領域であると特定する。また、図３ケース４においてはＸ＞Ｙであるため、エラー検出回路はＹの測定基準となったクロック領域端（ｅ）に接するデータ領域を、補正すべきデータ領域であると特定する。その後、エラー位置検出回路内の補正信号生成部は、補正をすべきデータ領域が、バイフェーズマーク復調回路３において１ビットのデータビットに復調された際の当該１ビットデータを反転させるような補正信号１０４を、バイフェーズマーク復調回路３に出力する。
【００４２】
バイフェーズマーク復調回路３は、前記補正信号１０４を受けて、バイフェーズマーク信号１０１が復調された１ビットデータの内、補正すべきデータを反転させる。
【００４３】
例えば、図３のケース３では、Ｘの測定基準となったクロック領域端（ｆ）に接するデータ領域のバイフェーズマーク信号は、そのまま１ビットのデータビットに復調された場合は“０”となるが、バイフェーズマーク復調回路３は補正信号１０４を受けて、当該データを“１”に反転させる。同様に、図３のケース４では、Ｙの測定基準となったクロック領域端（ｅ）に接するデータ領域が復調された際の１ビットデータである“０”を“１”に反転させる。
【００４４】
以上のように、本発明に係るバイフェーズマーク再生装置は、従来のバイフェーズマーク再生装置に加えて、バイオレーション検出回路４、及びエラー位置検出回路５を設けることによりバイフェーズマーク信号１０１にエラーが存在するか否かを検出し、エラーが存在する場合は当該エラーの存在位置を特定することとしたので、データ領域にあるエッジがクロック領域にずれることにより生じるようなエラー（図２におけるケース１、ケース２）や、クロック領域にあるエッジがデータ領域にずれることにより生じるようなエラー（図３におけるケース３、ケース４）がバイフェーズマーク信号１０１に生じても、該バイフェーズマーク信号１０１の復調信号を補正することで復調データの誤り率を半減させ、ＡＴＩＰ復調能力を向上させることが可能となる。
【産業上の利用可能性】
【００４５】
本発明のバイフェーズマーク再生装置を用いることにより、ＣＤ−Ｒ／ＲＷなどの光ディスクの安定した記録、再生が可能となる点において有用である。
【図面の簡単な説明】
【００４６】
【図１】本発明の実施の形態によるバイフェーズマーク再生装置の構成を表す図である。
【図２】本発明の実施の形態によるバイフェーズマーク再生装置における、入力バイフェーズマーク信号とエラー位置の特定との関係、及びＡＴＩＰの補正を表す図である。
【図３】本発明の実施の形態によるバイフェーズマーク再生装置における、入力バイフェーズマーク信号とエラー位置の特定との関係、及びＡＴＩＰの補正を表す図である。
【図４】従来の技術によるバイフェーズマーク再生装置の構成を表す図である。
【符号の説明】
【００４７】
１  クロック抽出回路
２  バイフェーズマーク復調回路
４  バイオレーション検出回路
５  エラー位置検出回路
６  エッジ検出回路
７  カウンタ
８  記憶素子
９  エラー位置特定回路
１０１  バイフェーズマーク信号
１０２  クロック／データ切り分け信号
１０３  バイフェーズ抽出クロック
１０４  補正信号
【図１】
2005117499.tif 000003
【図２】
2005117499.tif 000004
【図３】
2005117499.tif 000005
【図４】
2005117499.tif 000006