(57)【要約】  【課題】  発振回路の少なくとも一部分と、発振回路から出力される発振信号を分周する分周回路とを含む半導体集積回路において、発振回路と分周回路との内の一方の動作によって発生する電源ノイズが他方の動作に影響を及ぼすことによって発生するジッタを低減する。  【解決手段】  この半導体集積回路は、第１の電源電位及び第２の電源電位が印加されて発振動作を行うことにより発振信号を出力する発振回路１０と、第１及び第２の電源電位が印加されて、発振回路から出力される発振信号を分周することにより分周信号を出力する分周回路２０と、発振回路と分周回路との間で、いずれかの回路の動作により第１又は第２の電源電位に発生するノイズの影響を分離する分離回路４１、４２とを具備する。【選択図】  図１
2005130183.tif 000002
【特許請求の範囲】
【請求項１】
第１の電源電位及び第２の電源電位が印加されて発振動作を行うことにより発振信号を出力する発振回路の少なくとも一部分と、
第１及び第２の電源電位が印加されて、前記発振回路から出力される発振信号を分周することにより分周信号を出力する分周回路と、
前記発振回路と前記分周回路との間で、いずれかの回路の動作により第１又は第２の電源電位に発生するノイズの影響を分離する分離回路と、
を具備する半導体集積回路。
【請求項２】
前記分離回路が、所定の周波数よりも大きい周波数を有する成分を低減させるローパスフィルタを含む、請求項１記載の半導体集積回路。
【請求項３】
前記分離回路が、第１又は第２の電源電位を安定化させるレギュレータを含む、請求項１記載の半導体集積回路。
【請求項４】
前記分離回路が、第１の電源電位を入力するパッドと前記発振回路との間、又は、第１の電源電位を入力するパッドと前記分周回路との間に挿入されており、第２の電源電位を入力するパッドが半導体基板に電気的に接続されている、請求項１〜３のいずれか１項記載の半導体集積回路。
【請求項５】
第１の電源電位を入力するパッドと前記発振回路との間に挿入されている第１の分離回路と、第１の電源電位を入力するパッドと前記分周回路との間に挿入されている第２の分離回路とを具備し、第２の電源電位を入力するパッドが半導体基板に電気的に接続されている、請求項１〜３のいずれか１項記載の半導体集積回路。
【請求項６】
前記発振回路が、外付けの水晶振動子、セラミック振動子、又は、表面弾性波振動子を用いる発振回路である、請求項１〜５のいずれか１項記載の半導体集積回路。
【請求項７】
前記発振回路から出力される発振信号と前記分周回路から出力される分周信号との内の一方を選択して出力するセレクタをさらに具備する請求項１〜６のいずれか１項記載の半導体集積回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振回路の少なくとも一部分と、発振回路から出力される発振信号を分周する分周回路とを含む半導体集積回路に関する。
【背景技術】
【０００２】
発振回路と分周回路とを内蔵する半導体集積回路においては、分周回路によって発生する電源ノイズが発振回路に影響を及ぼすことによって、信号の時間軸方向における変動であるジッタが発生する。図７に示す従来の半導体集積回路においては、発振回路１００によって生成された発振信号Ｖ１を分周回路２００によって分周することにより、分周信号Ｖ２を得ている。発振回路１００及び分周回路２００には、電源電位ＶＤＤ及び電源電位ＶＳＳが供給されている。ここで、電源電位ＶＤＤ又は電源電位ＶＳＳには、分周回路２００の動作によってノイズが発生する。
【０００３】
図８に、図７に示す従来の半導体集積回路における各部の波形を示す。図８の（ａ）に示すように、理想的な発振信号Ｖ１の波形は矩形波であり、図８の（ｂ）に示すように、それを分周して得られる理想的な分周信号Ｖ２の波形も矩形波である。しかしながら、実際には、波形の立ち上がりや立ち下がりに鈍りが生じると共に、分周回路２００の動作によって発生する電源ノイズ（ｃ）の影響を受けて、実際の発振信号Ｖ１の波形は、図８の（ｄ）に示すようになる。即ち、分周信号Ｖ２の立ち上がりや立ち下がりにおいて電源にノイズが発生し、それが発振回路１００の動作に影響して、発振信号Ｖ１にジッタを発生させている。また、逆に、発振回路１００の動作によって発生する電源ノイズが、分周回路２００の動作に影響することも考えられる。
【０００４】
関連する技術として、下記の特許文献１には、内部回路が受けるノイズの影響を小さくすることができる半導体装置が開示されている。この半導体装置においては、ボンディングワイア、パッド、第１及び第２の内部電源線がフィルタとして働くので、内部回路の動作に伴い発生したノイズは、第１の内部電源線、パッド、第２の内部配線を介して安定回路に伝播する際に吸収される。しかしながら、発振回路や分周回路におけるように、特定の周波数を有する大振幅信号を扱う回路においては、配線やパッドだけでノイズを吸収することは不可能である。
【特許文献１】特開平８−３２１５８２号公報（第１頁、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、上記の点に鑑み、本発明は、発振回路の少なくとも一部分と、発振回路から出力される発振信号を分周する分周回路とを含む半導体集積回路において、発振回路と分周回路との内の一方の動作によって発生する電源ノイズが他方の動作に影響を及ぼすことによって発生するジッタを低減することを目的とする。
【課題を解決するための手段】
【０００６】
上記課題を解決するため、本発明に係る半導体集積回路は、第１の電源電位及び第２の電源電位が印加されて発振動作を行うことにより発振信号を出力する発振回路の少なくとも一部分と、第１及び第２の電源電位が印加されて、発振回路から出力される発振信号を分周することにより分周信号を出力する分周回路と、発振回路と分周回路との間で、いずれかの回路の動作により第１又は第２の電源電位に発生するノイズの影響を分離する分離回路とを具備する。
【０００７】
ここで、分離回路が、所定の周波数よりも大きい周波数を有する成分を低減させるローパスフィルタを含むようにしても良いし、第１又は第２の電源電位を安定化させるレギュレータを含むようにしても良い。
【０００８】
また、分離回路が、第１の電源電位を入力するパッドと発振回路との間、又は、第１の電源電位を入力するパッドと分周回路との間に挿入され、第２の電源電位を入力するパッドが半導体基板に電気的に接続されるようにしても良い。あるいは、半導体集積回路が、第１の電源電位を入力するパッドと発振回路との間に挿入されている第１の分離回路と、第１の電源電位を入力するパッドと分周回路との間に挿入されている第２の分離回路とを具備し、第２の電源電位を入力するパッドが半導体基板に電気的に接続されるようにしても良い。
【０００９】
以上において、発振回路が、外付けの水晶振動子、セラミック振動子、又は、表面弾性波振動子を用いる発振回路であっても良い。また、半導体集積回路が、発振回路から出力される発振信号と分周回路から出力される分周信号との内の一方を選択して出力するセレクタをさらに具備するようにしても良い。
【発明の効果】
【００１０】
本発明によれば、発振回路と分周回路との間で、いずれかの回路の動作により第１又は第２の電源電位に発生するノイズの影響を分離する分離回路を設けることにより、発振回路と分周回路との内の一方の動作によって発生する電源ノイズが他方の動作に影響を及ぼすことによって発生するジッタを低減することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明を実施するための最良の形態について、図面を参照しながら詳しく説明する。なお、同一の構成要素には同一の参照番号を付して、説明を省略する。
図１は、本発明の第１の実施形態に係る半導体集積回路の一部の構成を示す図である。図１に示すように、この半導体集積回路は、電源電位ＶＤＤ及び電源電位ＶＳＳが印加されて発振動作を行うことにより発振信号を出力する発振回路１０と、電源電位ＶＤＤ及び電源電位ＶＳＳが印加されて、発振回路１０から出力される発振信号を分周することにより分周信号を出力する分周回路２０と、発振信号と分周信号との内の一方を選択するセレクタ３０と、発振回路１０と分周回路２０との間で電源ノイズの影響を分離する分離回路４１及び４２とを有している。
【００１２】
本実施形態に係る半導体集積回路においては、Ｐ型の半導体基板が用いられており、電源電位ＶＳＳが接地電位とされ、電源電位ＶＳＳを入力するパッド５２が、Ｐ型の半導体基板に電気的に接続されている。一方、電源電位ＶＤＤ側のインピーダンスは比較的高いので、電源電位ＶＤＤを入力するパッド５１と発振回路１０との間に分離回路４１を挿入すると共に、パッド５１と分周回路２０との間に分離回路４２を挿入している。
【００１３】
図２に、本実施形態において用いることが可能な発振回路の例を示す。図２に示すように、発振回路１０において、インバータ１０３の入出力端子間に、水晶振動子１０１と帰還抵抗１０２とが並列に接続され、さらに、インバータ１０３の入力端子と接地電位との間にコンデンサ１０４が接続され、インバータ１０３の出力端子と接地電位との間にコンデンサ１０５が接続されている。インバータ１０３の出力信号は、水晶振動子１０１等により所定の位相回転を与えられてインバータ１０３の入力に帰還され、これにより発振動作が行われる。
【００１４】
ここで、水晶振動子１０１を半導体集積回路の外部に外付けとして、それ以外の素子を半導体集積回路に内蔵するようにしても良い。さらに、帰還抵抗１０２、又は、コンデンサ１０４及び１０５を外付けとしても良い。なお、発振回路としては、水晶振動子、セラミック振動子、ＳＡＷ（Surface Acoustic Wave：表面弾性波）振動子等の振動子を用いる発振回路や、ＣＲ又はＬＣを用いる発振回路や、多段接続されたインバータを用いる発振回路等を使用することができる。
【００１５】
再び図１を参照すると、発振回路１０から出力される発振信号は、分周回路２０に供給されると共に、セレクタ３０や、半導体集積回路の内部又は外部に存在するＰＬＬ回路等の他の回路に供給される。
【００１６】
分周回路２０は、複数のフリップフロップ２１、２２、・・・を含んでいる。各々のフリップフロップは、反転出力端子Ｑバーから出力される反転出力信号をデータ入力端子Ｄに入力することにより、クロック信号入力端子Ｃに入力される信号を１／２分周する。従って、分周回路１０に含まれているフリップフロップの数をＮ個とすると、発振回路１０によって生成される発振信号は１／２Ｎ分周されることになり、分周信号の周期は、発振信号の周期の２Ｎ倍となる。分周回路２０は、このようにして分周された分周信号を出力する。
【００１７】
セレクタ３０は、発振回路１０から出力される発振信号と、分周回路１０から出力される分周信号とを入力し、これらの信号の内の一方を選択する。セレクタ３０によって選択された信号は、パッド５３を介して、外部に出力される。
【００１８】
分離回路４１は、分周回路２０の動作により電源電位ＶＤＤに発生するノイズが発振回路１０に及ぼす影響を遮断し、発振信号におけるジッタを低減する。一方、分離回路４２は、発振回路１０の動作により電源電位ＶＤＤに発生するノイズが分周回路２０に及ぼす影響を遮断し、分周信号におけるジッタを低減する。なお、分離回路４１及び４２の内の一方を省略しても、一定の効果を得ることができる。分離回路４１及び４２としては、例えば、ローパスフィルタ又はレギュレータを用いることができる。
【００１９】
図３に、本実施形態において用いることが可能なローパスフィルタの例を示す。このローパスフィルタは、抵抗ＲとコンデンサＣとによって構成される１次のローパスフィルタである。入出力間でレベルが３ｄＢ低下するカットオフ周波数ｆＣは、ｆＣ＝１／（２πＲＣ）で表され、それ以上の周波数を有するノイズ成分は、−６ｄＢ／Ｏｃｔの傾斜で低下する。
【００２０】
図４に、本実施形態において用いることが可能なレギュレータの例を示す。このレギュレータは、定電流源１と、オペアンプ２と、ＰチャネルＭＯＳトランジスタＱＰ１及びＱＰ２と、ＮチャネルＭＯＳトランジスタＱＮ１及びＱＮ２とによって構成される。トランジスタＱＮ１及びＱＮ２は、カレントミラー回路を構成しており、トランジスタＱＮ１及びＱＮ２の各々には、定電流源１と同じ値の電流が流れる。
【００２１】
オペアンプ２の非反転入力端子には、トランジスタＱＮ１のドレイン電圧が印加され、オペアンプ２の反転入力端子には、トランジスタＱＮ２のドレイン電圧が印加されており、これらの電圧が等しくなるようにオペアンプ２の負帰還が作用する。その結果、トランジスタＱＰ１のドレインとトランジスタＱＰ２のソースとの接続点から出力される電圧が安定化され、ノイズ成分が低減される。
【００２２】
次に、本発明の第２の実施形態について説明する。
図５は、本発明の第２の実施形態に係る半導体集積回路の一部の構成を示す図である。本実施形態に係る半導体集積回路においては、Ｎ型の半導体基板が用いられており、電源電位ＶＤＤが接地電位とされ、電源電位ＶＤＤを入力するパッド５１が、Ｎ型の半導体基板に電気的に接続されている。一方、電源電位ＶＳＳ側のインピーダンスは比較的高いので、電源電位ＶＳＳを入力するパッド５２と発振回路１０との間に分離回路６１を挿入すると共に、パッド５２と分周回路２０との間に分離回路６２を挿入している。その他の点に関しては、本発明の第１の実施形態と同様である。
【００２３】
分離回路６１は、分周回路２０の動作により電源電位ＶＳＳに発生するノイズが発振回路１０に及ぼす影響を遮断し、発振信号におけるジッタを低減する。一方、分離回路６２は、発振回路１０の動作により電源電位ＶＳＳに発生するノイズが分周回路２０に及ぼす影響を遮断し、分周信号におけるジッタを低減する。なお、分離回路６１及び６２の内の一方を省略しても、一定の効果を得ることができる。分離回路６１及び６２としては、例えば、ローパスフィルタ（図３参照）又はレギュレータを用いることができる。
【００２４】
図６に、本実施形態において用いることが可能なレギュレータの例を示す。このレギュレータは、定電流源１と、オペアンプ２と、ＰチャネルＭＯＳトランジスタＱＰ３及びＱＰ４と、ＮチャネルＭＯＳトランジスタＱＮ３及びＱＮ４とによって構成される。トランジスタＱＰ３及びＱＰ４は、カレントミラー回路を構成しており、トランジスタＱＰ３及びＱＰ４の各々には、定電流源１と同じ値の電流が流れる。
【００２５】
オペアンプ２の非反転入力端子には、トランジスタＱＰ３のドレイン電圧が印加され、オペアンプ２の反転入力端子には、トランジスタＱＰ４のドレイン電圧が印加されており、これらの電圧が等しくなるようにオペアンプ２の負帰還が作用する。その結果、トランジスタＱＮ３のドレインとトランジスタＱＮ４のソースとの接続点から出力される電圧が安定化され、ノイズ成分が低減される。
【産業上の利用可能性】
【００２６】
本発明は、発振回路の少なくとも一部分と、発振回路から出力される発振信号を分周する分周回路とを含む半導体集積回路において利用することが可能である。
【図面の簡単な説明】
【００２７】
【図１】本発明の第１の実施形態に係る半導体集積回路の一部の構成を示す図。
【図２】第１の実施形態において用いることが可能な発振回路の例を示す図。
【図３】第１の実施形態において用いることが可能なローパスフィルタの例を示す図。
【図４】第１の実施形態において用いることが可能なレギュレータの例を示す図。
【図５】本発明の第２の実施形態に係る半導体集積回路の一部の構成を示す図。
【図６】第２の実施形態において用いることが可能なレギュレータの例を示す図。
【図７】従来の半導体集積回路の構成例を示す図。
【図８】図７に示す従来の半導体集積回路における各部の波形を示す図。
【符号の説明】
【００２８】
１  定電流源、  ２  オペアンプ、  １０  発振回路、  ２０  分周回路、  ３０  セレクタ、  ４１、４２、６１、６２  分離回路、  ５１〜５３  パッド、  １０１  水晶振動子、  １０２  帰還抵抗、  １０３  インバータ、  １０４、１０５  コンデンサ、  Ｒ  抵抗、  Ｃ  コンデンサ、  ＱＰ１〜ＱＰ４  ＰチャネルＭＯＳトランジスタ、  ＱＮ１〜ＱＮ４  ＮチャネルＭＯＳトランジスタ
【図１】
2005130183.tif 000003
【図２】
2005130183.tif 000004
【図３】
2005130183.tif 000005
【図４】
2005130183.tif 000006
【図５】
2005130183.tif 000007
【図６】
2005130183.tif 000008
【図７】
2005130183.tif 000009
【図８】
2005130183.tif 000010