(57)【要約】【課題】  親局と子局間で定期送信／定期報告を適宜実施しながら、通信異常処理が行え、かつ、親局の通信制御負担を軽減できる電子制御装置を提供する。【解決手段】  第一の制御回路部200a（親局）と第二の制御200b（子局）は直並列変換器117・127を介して相互交信する。親局200aは定期送信手段201aと送信許可制御信号発生手段207aを有し、子局200bは定期報告手段206aと親局200aからの送信データに対する確認返信手段201cと未処理データテーブル203bを備えている。子局200bから親局200aに対する上り通信の渋滞は未処理データテーブル203bによって回避されているので、定期送信と定期報告が適時に実行可能となると共に、子局200bから親局200aへの送信は親局200aが発生する送信許可制御信号発生手段207aに基づいて行われる。【選択図】図２
2005100281.tif 000002
【特許請求の範囲】
【請求項１】
入出力制御手段と通信制御手段を有するプログラムメモリ、演算処理用ＲＡＭメモリ、上記プログラムメモリと協働するマイクロプロセッサ、第一の直並列変換器を設けた第一の制御回路部と、監視・制御信号の交信を行うための通信制御回路部、データメモリ、第二の直並列変換器を設けた第二の制御回路部が、上記第一及び第二の直並列変換器を介して相互に監視・制御信号のシリアル交信を行うように構成された電子制御装置であって、
上記第一の制御回路部は、定期送信手段と送信許可制御信号発生手段を備えると共に、上記第二の制御回路部は、確認返信手段と定期報告手段と未処理データテーブルを備え、
上記定期送信手段は、上記第一の制御回路部から上記第二の制御回路部に対して定期的に制御出力データや定数設定データを送信すると共に、上記第二の制御回路部において正常受信した出力・設定データを上記データメモリに書込み格納する手段であり、
上記確認返信手段は、上記第二の制御回路部が上記定期送信手段から送信されるデータを正常受信又は受信失敗したかどうかの確認返信を行って、受信失敗であれば第一の制御回路部から第二の制御回路部への再送処理を要求する手段であり、
上記定期報告手段は、上記第二の制御回路部から上記第一の制御回路部に対して監視入力データとステータス情報を定期報告し、上記第一の制御回路部が正常受信した当該定期報告データを上記演算処理用ＲＡＭメモリに格納する手段であり、
上記未処理データテーブルは、上記第二の制御回路部に設けられ、上記定期報告を行うためのコマンドデータと確認返信を行うためのコマンドデータを順次保存すると共に、上記第一の制御回路部への定期報告と確認返信データを送信したときに当該保存コマンドデータを順次消去するよう構成された先入れ先出し構造の受信側コマンドメモリであり、
上記送信許可制御信号発生手段は、上記第一の制御回路部から上記第二の制御回路部への制御信号送出手段であって、該信号を受信した第二の制御回路部は上記未処理データテーブル内の最先入れ先頭コマンドの送信を実行開始すると共に、該先頭コマンドが定期報告である場合には最新の監視入力データとステータス情報を付加して送信する手段であることを特徴とする電子制御装置。
【請求項２】
上記送信許可制御信号発生手段は、上記第一の制御回路部が上記第二の制御回路部から定期報告又は確認返信データを受信する都度に論理レベルが交互に反転する制御信号を発生することを特徴とする請求項１に記載の電子制御装置。
【請求項３】
上記第一の制御回路部は、更に定期報告許可手段を備え、
該定期報告許可手段は、上記第二の制御回路部に設けられた所定アドレスのメモリに対して上記定期送信手段によって送信され、上記第二の制御回路部が上記定期報告を送信することを許可するための指令データを格納する手段であると共に、定期報告が許可されているときには上記定期送信に対する正常確認返信は定期報告の送信によって代替されることを特徴とする請求項１又は請求項２に記載の電子制御装置。
【請求項４】
上記第一の制御回路部は、更に不定期送信手段を備えると共に、上記第二の制御回路部は更に報告返信手段を備え、
上記不定期送信手段は、上記定期報告手段による報告通信にエラーがあったときに摘要可能であって、上記第一の制御回路部が第二の制御回路部に対して指定アドレスの監視入力データを読出確認すると共に、上記定期送信手段によって書込設定された書込保存データを読出しチェックするために随時摘要される読出要求手段であり、
上記報告返信手段は、上記第二の制御回路部が上記不定期送信データを受信したことに対する確認返信として、指定されたアドレスの監視入力データ又は書込保存データの報告返信を行って、該報告返信に通信エラーがあれば第一の制御回路部に設けられた再送要求手段によって再度読出要求が行われる通信手段であり、
上記報告返信手段に対する通信コマンドは、一旦は上記未処理データテーブルに格納され、上記送信許可制御信号発生手段による制御信号によって報告返信データと共に上記第一の制御回路部に送出されることを特徴とする請求項１から３のいずれか１項に記載の電子制御装置。
【請求項５】
上記第一の制御回路部は、更に返信待ちデータテーブルと再送手段とを備え、
上記返信待ちデータテーブルは、上記第一の制御回路部が第二の制御回路部に対して定期送信手段及び不定期送信手段で送信した送信コマンドを順次保存すると共に、第二の御回路部からの確認返信データ又は報告返信データを受信したときに当該保存コマンドを順次消去するよう構成された送信側コマンドメモリであり、
上記再送手段は、上記定期送信手段又は不定期送信手段に対する確認返信又は報告返信に通信エラーがあったとき、又は上記送信側コマンドメモリに格納された先頭送信コマンドが所定時間を超過しても消去されていないときに作用して、当該異常送信コマンドに基づく送信データを再度送信する手段とし、再度送信された送信コマンドは上記送信側コマンドメモリから削除・再格納され、先入れ先出し処理が行われることを特徴とする請求項４に記載の電子制御装置。
【請求項６】
上記第二の制御回路部は、更に読出依頼設定手段を備え、
該読出依頼設定手段は、上記定期報告手段に包含されたステータス情報に読出依頼フラグを付加することによって、上記第二の制御回路部に設けられた特定アドレスの選択データメモリの読出を依頼する手段であり、
上記第一の制御回路部は、上記定期報告データに通信エラーがあったとき、又は上記読出依頼があったときに作用して、上記不定期送信手段によって定期報告内容や選択データメモリの読出要求を行うことができるよう構成されていることを特徴とする請求項４は請求項５に記載の電子制御装置。
【請求項７】
上記第一・第二の制御回路部は、更に、それぞれ第一及び第二の通信エラー判定手段と第一及び第二の加減算手段と第一及び第二の異常発生確定手段とを備え、
上記第一・第二の通信エラー判定手段は、該判定手段が設けられた側の制御回路部が他方の制御回路部から受信した定期・不定期の各種通信パケットに関する異常の有無、或いは受信するべき通信パケットが受信できない状態を判定する受信異常判定手段とし、
上記第一・第二の加減算手段は、上記受信異常判定手段が異常ありと判定したときには第二の変分値を加算又は減算すると共に、受信異常判定手段が異常なしと判定したときには第一の変分値を減算又は加算して相互に相殺するように現在値メモリに対する加減算補正を行い、異常なし判定が継続したときには所定の正常側限界値において上記第一の変分値による加減算補正を停止する演算手段であり、
上記第一・第二の異常発生確定手段は、上記第一・第二の変分値の累積によって上記加減算手段の現在値が所定の異常側限界値の域外となったときに異常検出信号を発生する比較手段であり、
上記第二の変分値は、上記異常側限界値と正常側限界値との差である許容累積値よりも小さな値として設定されていると共に、上記異常検出信号の発生に応動して上記第一又は第二の制御回路部の作動停止又は初期化再起動が行われることを特徴とする請求項４から６のいずれか１項に記載の電子制御装置。
【請求項８】
上記第一・第二の制御回路部は、更に第一及び第二の初期化手段を備え、
上記第一の初期化手段は、上記第一の異常発生確定手段が異常検出信号を発生したときに作用して、上記第一の加減算手段の現在値を運転開始時の所定の初期値に再設定すると共に、上記第二の制御回路部に設けられた通信制御回路部を初期化して再起動させる手段であり、
上記第二の初期化手段は、上記第二の異常発生確定手段が異常検出信号を発生したときに作用して、上記第二の加減算手段の現在値を運転開始時の所定の初期値に再設定すると共に、上記第一の制御回路部に設けられたマイクロプロセッサを初期化して再起動させるか運転停止する手段であり、
上記第一・第二の初期化手段によって再設定される第一・第二の加減算手段の初期値は、上記正常側限界値から異常側限界値側に接近した値となっていることを特徴とする請求項７に記載の電子制御装置。
【請求項９】
上記第一・第二の通信エラー判定手段は、更にビット情報監視手段と返信遅延監視手段又は受信間隔監視手段の少なくとも一方の手段を備え、    
上記ビット情報監視手段は、上記第一・第二の制御回路部間で交信されたシリアルデータに対するパリティチェック又はサムチェック等のビット情報の欠落・混入の有無を判定するビット異常判定手段であり、
上記返信遅延監視手段は、上記第一・第二の制御回路部の一方が送信したデータに対する他方の制御回路部からの返信データが所定の返信応答時間を超過しても受信できないときに送信元である一方の制御回路部で異常判定を行う返信応答異常判定手段であり、
上記受信間隔監視手段は、上記第一の制御回路部が発信する定期送信データ又は第二の制御回路部が発信する定期報告データに対する相手側制御回路部の受信間隔時間が所定値
を超過しているときに異常判定を行う受信間隔異常判定手段であり、
上記ビット情報監視手段と返信遅延監視手段と受信間隔監視手段の判定がいずれも異常判定ではないときに、上記加減算手段は第一の変分値による加減算補正を行うことを特徴とする請求項７又は請求項８に記載の電子制御装置。
【請求項１０】
上記ビット情報監視手段の判定が通信異常であるときに、上記加減算手段が加算又は減算する上記第二の変分値は上記第一の変分値よりも大きな値とすると共に、上記返信遅延監視手段又は受信間隔監視手段の判定が通信異常であるときに上記加減算手段が加算又は減算する変分値は上記第二の変分値とは異なる値である第三の変分値とし、
該第三の変分値は上記異常側限界値と正常側限界値との差である許容累積値よりも小さな値として構成されていることを特徴とする請求項９に記載の電子制御装置。
【請求項１１】
上記第一の制御回路部は、更に直接入出力信号用インタフェース回路を備えると共に、
上記第一又は第二の制御回路部のいずれか一方は更にウォッチドッグタイマと異常発生記憶手段とを備え、
上記直接入出力信号用インタフェース回路は、上記マイクロプロセッサとバス接続され、該マイクロプロセッサは上記直接入力信号用インタフェース回路を介して入力された直接入力信号と、上記第二の制御回路部に設けられた第二の直並列変換器からシリアル通信によって受信した間接入力信号と、上記プログラムメモリの内容とに応動して出力信号を発生して、上記直接出力信号用インタフェース回路に接続された第一の電気負荷群を駆動すると共に、上記第一・第二の直並列変換器を介して第二の制御回路部へ間接出力信号を送信するよう構成され、
上記ウォッチドッグタイマは上記マイクロプロセッサが発生するパルス列であるウォッチドッグクリヤ信号を監視して、該ウオッチドグクリヤ信号のパルス幅が所定値を超過した時にリセットパルス信号を発生する暴走監視タイマ回路であり、
上記異常発生記憶手段は、上記第一及び第二の異常検出信号が発生したときと、上記ウオッチドグタイマによるリセットパルス信号が発生したときに、当該異常検出信号又はリセットパルス信号を記憶して、警報・表示・印字・履歴保存等による報知手段を作動させる異常記憶回路であり、
上記ウオッチドグタイマがリセットパルス信号を発生したときと、上記第二の異常検出信号が発生したときには、上記マイクロプロセッサが初期化・再起動されると共に、上記ウオッチドグタイマがリセットパルス信号を発生したときと、上記第一の異常検出信号が発生したときには、上記第二の制御回路部の通信制御回路部が初期化・再起動されることを特徴とする請求項１から４のいずれか１項に記載の電子制御装置。
【請求項１２】
上記第二の制御回路部は、更に補助ＣＰＵを備えると共に、上記第一の制御回路部は更に該補助ＣＰＵに対する暴走監視監視手段を備え、
上記補助ＣＰＵは、該補助ＣＰＵと協働する補助プログラムメモリと演算処理用補助ＲＡＭメモリと間接入出力信号用インタフェース回路と第二の直並列変換器と共に上記第二の制御回路部に内蔵されていて、上記間接入力信号用インタフェース回路を介して入力された信号に関連する間接入力信号を上記第二・第一の直並列変換器を介して第一の制御回路部に送信すると共に、上記第一の制御回路部から上記第一・第二の直並列変換器を介して受信した間接出力信号に関連した出力で上記間接出力信号用インタフェース回路に接続された第二の電気負荷群を駆動するマイクロプロセッサであり、
上記暴走監視手段は、上記補助ＣＰＵが発生するパルス列であるウォッチドッグクリヤ信号を上記第一の制御回路部に設けられたメインＣＰＵとなるマイクロプロセッサで監視して、該ウオッチドグクリヤ信号のパルス幅が所定値を超過した時にリセットパルス信号を発生する手段であり、
上記暴走監視手段がリセットパルス信号を発生したときと、上記ウオッチドグタイマがリセットパルス信号を発生したときと、上記第一の異常検出信号が発生したときには、上記補助ＣＰＵが初期化・再起動されると共に、上記異常記憶回路が異常発生を記憶するように構成されていることを特徴とする請求項１１に記載の電子制御装置。
【請求項１３】
上記異常発生記憶手段は計数記憶回路によって構成され、
該計数記憶回路は、上記第一・第二の異常検出信号とウオッチドグタイマ又は暴走監視手段によるリセットパルス信号に対する論理和出力を計数して、該計数値が所定値に到達
したときに上記報知手段を作動させることを特徴とする請求項１１又は請求項１２に記載の電子制御装置。
【請求項１４】
上記第一・第二の制御回路部の少なくとも一方は、駆動停止手段と解除手段を備え、
上記駆動停止手段は、上記異常発生記憶手段が異常発生を記憶しているときに作用して、上記電気負荷群中の一部の特定電気負荷の駆動を禁止するゲート回路であり、上記解除手段は電源スイッチの再投入等による人為的操作によって上記異常発生記憶手段による異常記憶信号を初期化する手段であることを特徴とする請求項１１又は請求項１２に記載の電子制御装置。
【請求項１５】
上記第一・第二の制御回路部の少なくとも一方は、駆動停止手段と解除手段を備え、
上記駆動停止手段は、上記計数記憶回路の計数値が所定値以上であるときに作用して、上記電気負荷群中の一部の特定電気負荷の駆動を禁止するゲート回路であり、
上記解除手段は、電源スイッチの再投入等による人為的操作によって上記計数記憶回路の現在値を初期化する手段であることを特徴とする請求項１３に記載の電子制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば、自動車用エンジンの燃料供給制御等に用いられるマイクロプロセッサを内蔵した電子制御装置、特に相互にシリアル信号の交信を行うように電気的に分割された複数の制御回路部を有している車載用の電子制御装置の改良に関するものである。
【背景技術】
【０００２】
機能分担された複数のマイクロプロセッサ間でシリアル通信による情報交換を行うと共に、通信異常を検出して異常処理を行うようにした車載用の電子制御装置は幅広く実用されている。
たとえば、特許文献１（特開２００２−１０８８３５号公報）の「車載電子制御装置」によれば、メインＣＰＵとサブＣＰＵによって構成され、運転開始時の制御定数の転送や、運転中における多様なデータを自由に相互交信することができるシリアル通信手段を備えた車載電子制御装置が提示され、シリアル通信データに対するサムチェックエラーと再送処理、タイムアウトチェックエラーとマイクロプロセッサのリセット処理、或いは制御出力の禁止処理などの手段が提示されている。
また、特許文献２（特開２００２−３３３９０１号公報）の「車載電子制御装置」によれば、マイクロプロセッサと通信制御回路を有する集積回路部によって構成され、運転開始時の制御定数の転送や、運転中における多様なデータを相互に交信することができるシリアル通信手段を備えた車載電子制御装置が提示され、通信パケット構成の一例が詳述されている。
【０００３】
一方、特許文献３（特開平９−１６２８１４号公報）の「通信監視装置」によれば、データ通信を制御し、通信エラーを検知するとエラー通知信号を出力する通信制御部と、前記エラー通知信号の入力に応じてカウントアップするエラーカウンタと、このエラーカウンタのカウント値が正の所定値（閾値）に達したことに応じて通信異常を報知する報知部とを備えた通信監視装置において、前記通信制御部にてデータ通信の制御が正常に行われると前期エラーカウンタのカウント値をカウントダウンするカウンタ減算手段を設け、異常状態が自然回復する散発的・慢性的エラーに対しては妄りに警報発生するのを防止し、致命的・継続的な障害に対しては速やかに報知するようにした通信監視装置が提示されている。
【０００４】
その他、この発明に関連して、特許文献４（特開２００２−２３５５９８号公報）の「車両用制御装置」によれば、車載電子機器に内蔵されたメインＣＰＵやサブＣＰＵ等のマイクロプロセッサが暴走したときに、退避運転状態にしたうえでマイクロプロセッサを再起動する異常発生記憶手段と特定電気負荷の駆動停止手段が提示されている。
【特許文献１】特開２００２−１０８８３５号公報
【特許文献２】特開２００２−３３３９０１号公報
【特許文献３】特開平９−１６２８１４号公報
【特許文献４】特開２００２−２３５５９８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
特許文献１（特開２００２−１０８８３５号公報）の「車載電子制御装置」では、メインＣＰＵからサブＣＰＵに対する通信（下り通信と称す）として、A・制御定数送信、B・定期データ送信、C・不定期データ送信、D・読出要求コマンド送信、E・被要求データ送信の５種類のパケットが摘要されている。
同様にサブＣＰＵからメインＣＰＵに対する通信（上り通信と称す）として、A・制御定数送信を除くB〜Eの全ての通信パケットが対等に摘要されるようになっている。
しかも、上り・下りの各通信に対して受信確認返信や再送要求を行うことができるようになっているので、自由度は極めて高いものの何等かの通信異常が発生したときには通信渋滞が発生して、必要とされる肝心なデータの送受信が行えなくなる欠点がある。
特許文献２（特開２００２−３３３９０１号公報）の「車載電子制御装置」では、通信パケットの種類が大幅に削減されていて、親局から子局への下り通信としては、A・制御定数送信、B・全入力読出要求、C・全出力送信、D・アドレス指定の特定入力読出要求、E・アドレス指定の特定出力送信の５種類の通信パケットが摘要されるのに対し、子局側から親局側への自発的な上り通信用パケットが準備されていない。
従って、親局側からの要求がなければ子局側からの報告が行えないので、定期的な報告データがある場合には定期的な要求が必要となるので、無用な下り通信が発生する欠点がある。
【０００６】
特許文献３（特開平９−１６２８１４号公報）の「通信監視装置」では、異常判定のための閾値を大きくしておくと、継続的に正常通信が行われていた後の異常発生の検出に応答遅れが発生する問題点があると共に、異常判定のための閾値を小さくしておくと、僅かな散発的異常発生に対しても過敏な異常検出が行われる問題点がある。
しかも、各種の多様な通信エラーへの対応とタイムアウト異常や再送処理の扱いが総合的に論及されていない。
特許文献４（特開２００２−２３５５９８号公報）の「車両用制御装置」では、通信のタイムアウトをマイクロプロセッサの暴走監視で検出することはできるが、サムチェックエラー等のビットの欠落・混入に関連する通信異常を監視するようにはなっていない。
【０００７】
この発明は、上述のように問題点を解決するためになされたもので、相互にシリアル信号の交信を行うように電気的に分割された第一・第二の制御回路部を有している電子制御装置において、親局となる第一の制御回路部と子局となる第二の制御回路部との間で通信渋滞を回避しながら相互交信を行い、しかも各種通信パケットに対する通信異常の有無の確認と再送処理が容易に行えるよう構成されていて、特に親局側のマイクロプロセッサの通信制御に要する負担を軽減することができる電子制御装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
この発明による電子制御装置は、入出力制御手段と通信制御手段を有するプログラムメモリ、演算処理用ＲＡＭメモリ、上記プログラムメモリと協働するマイクロプロセッサ、第一の直並列変換器を設けた第一の制御回路部と、監視・制御信号の交信を行うための通信制御回路部、データメモリ、第二の直並列変換器を設けた第二の制御回路部が、上記第一及び第二の直並列変換器を介して相互に監視・制御信号のシリアル交信を行うように構成された電子制御装置であって、上記第一の制御回路部は、定期送信手段と送信許可制御信号発生手段を備えると共に、上記第二の制御回路部は、確認返信手段と定期報告手段と未処理データテーブルを備えている。
【０００９】
そして、上記定期送信手段は、上記第一の制御回路部から上記第二の制御回路部に対して定期的に制御出力データや定数設定データを送信すると共に、上記第二の制御回路部において正常受信した出力・設定データを上記データメモリに書込み格納する手段であり、
上記確認返信手段は、上記第二の制御回路部が上記定期送信手段から送信されるデータを正常受信又は受信失敗したかどうかの確認返信を行って、受信失敗であれば第一の制御回路部から第二の制御回路部への再送処理を要求する手段であり、
上記定期報告手段は、上記第二の制御回路部から上記第一の制御回路部に対して監視入力データとステータス情報を定期報告し、上記第一の制御回路部が正常受信した当該定期報告データを上記演算処理用ＲＡＭメモリに格納する手段である。
【００１０】
また、上記未処理データテーブルは、上記第二の制御回路部に設けられ、上記定期報告を行うためのコマンドデータと確認返信を行うためのコマンドデータを順次保存すると共に、上記第一の制御回路部への定期報告と確認返信データを送信したときに当該保存コマンドデータを順次消去するよう構成された先入れ先出し構造の受信側コマンドメモリであり、上記送信許可制御信号発生手段は、上記第一の制御回路部から上記第二の制御回路部への制御信号送出手段であって、該信号を受信した第二の制御回路部は上記未処理データテーブル内の最先入れ先頭コマンドの送信を実行開始すると共に、該先頭コマンドが定期報告である場合には最新の監視入力データとステータス情報を付加して送信する手段である。
【発明の効果】
【００１１】
この発明による電子制御装置は、第一の制御回路部と第二の制御回路部とが第一・第二の直並列変換器を介して相互に監視・制御信号のシリアル交信を行うように構成された電子制御装置であって、上記第一の制御回路部は定期送信手段と送信許可制御信号発生手段とを備えると共に、上記第二の制御回路部は確認返信手段と定期報告手段と未処理データテーブルとを備え、上記定期送信手段による定期送信データに対する確認返信コマンドと定期報告手段における定期報告コマンドデータは、一旦は上記未処理データテーブルに格納され、上記送信許可制御信号に基づいて順次送信されると共に、送信コマンドが定期送信コマンドであった場合には最新の監視入力データとステータス情報が付加されて送信されるようになっている。
【００１２】
従って、第一の制御回路部側からの要求がなくても第二の制御回路部は自発的に定期報告を行うことができるようになっているが、その定期報告は第一の制御回路部が発生する送信許可制御信号に基づいて行われるので、第一の制御回路部に対する通信制御負担を軽減することができる。
また、第一の制御回路側の輻輳状況によって送信許可制御信号の発生が遅れたり、確認返信と定期報告が略同時刻に発生したような場合に、未処理データテーブルによって送信待機を行って通信渋滞を回避することができるので、第一の制御回路部の通信制御負担を更に軽減することができる効果がある。
しかも、第一の制御回路に対しては定期報告の送信時点における最新の情報を送信することができる効果がある。
【発明を実施するための最良の形態】
【００１３】
この発明の一実施の形態を図面に基づいて説明する。
なお、各図間において、同一符号は同一あるいは相当のものを表す。
実施の形態１．
図１は、この発明の実施の形態１による電子制御装置の全体の構成を示すブロック図である。
図１において、100aは第一の制御回路部200aと第二の制御回路部200bによって構成された電子制御装置である。
まず、上記電子制御装置100aの外部に接続されるものについて説明する。
101は外部ツールであり、該外部ツールは製品出荷時又は保守点検時に上記電子制御装置100aに対して図示しない脱着コネクタを介して接続され、後述の不揮発プログラムメモリ115aに制御プログラムや制御定数を転送書込みするためのものである。
102aはON/OFF動作する第一の入力センサ群（例えば、エンジン回転センサ、クランク角センサ、車速センサなど）であり、該第一の入力センサ群は比較的高速・高頻度の動作を行い、後述のメインＣＰＵ110aに対して直接取込みする必要のあるセンサ群となっている。
102bはON/OFF動作する第二の入力センサ群（例えば、変速機用シフトレバーの選択位置センサ、エアコンスイッチ、アクセルペダルのアイドル位置検出用スイッチ、パワーステアリング動作スイッチ、ブレーキスイッチなど）であり、該第二の入力センサ群は比較的低頻度の動作を行い、信号取込みの遅れがあまり問題とならないようなセンサ群となっている。
【００１４】
103aは第一のアナログセンサ群（例えば、スロットルの吸気量を測定するエヤーフローセンサ、アクセルペダルの踏込度を測定するアクセルポジションセンサ、スロットル弁開度を測定するスロットルポジションセンサなど）であり、該第一のアナログセンサ群は比較的変化度合いが激しくて、後述のメインＣＰＵ110aに対して直接取込みする必要のあるセンサ群となっている。
103bは第二のアナログセンサ群（例えば、冷却水温センサ、吸気温センサ、大気圧センサなど）であり、該第二のアナログセンサ群は比較的緩慢な出力変化を行い、信号取込みの遅れがあまり問題とならないようなセンサ群となっている。
104aは第一の電気負荷群（例えば、燃料噴射用電磁弁、点火コイル、吸気スロットルの開閉制御用モータなど）であり、該第一の電気負荷群は比較的高頻度の動作を行い、遅滞なく駆動出力を発生する必要のあるＯＮ/ＯＦＦ動作の電気負荷群となっている。
104bは第二の電気負荷群（例えば、エアコン駆動用電磁クラッチや変速機の変速段切換え用電磁弁など）であり、該第二の電気負荷群は比較的低頻度の動作を行い、駆動出力の応答遅れがあまり問題とならないＯＮ/ＯＦＦ動作の電気負荷群となっている。
【００１５】
105aは上記電子制御装置100aや第一・第二の電気負荷群104a・104bに給電する外部電源、105bは電源スイッチ、106aは出力接点106b・106c・106dを有する電源リレー、107aは出力接点107b・107cを有する負荷電源リレーであり、上記電源リレー106aは上記外部電源105aから上記電源スイッチ105bを介して付勢され、出力接点106b・106cによって上記第一・第二の電気負荷群104a・104bに対する電源回路を閉成すると共に、出力接点106dによって上記外部電源105aから電子制御装置100aに対する給電回路を閉成するようになっている。
なお、上記外部電源105aと電子制御装置100aは、上記電源スイッチ105bが開路している時にもスリープ給電されるよう直接接続回路も備えている。
なお、マイクロプロセッサの動作が停止し、電子制御装置が作動していないような状態であっても、後述のＲＡＭメモリ116aの一部（又は全部）の記憶状態を維持するために微少電力の供給を継続しており、このような給電状態のことをスリープ給電と称する。
また、上記第一・第二の電気負荷群104a・104bの一部は上記負荷電源リレー107aの出力接点107b・107cを介して電源回路が閉成されるようになっている。
108は報知手段となる警報・表示器であり、該警報・表示器は上記電子制御装置100aから駆動され、監視者が視認しやすい位置に取付けられている。
【００１６】
次に、第一の制御回路部200aの内部の構成について説明する。
110aは例えば32ビットのマイクロプロセッサであるメインＣＰＵ、111は上記外部ツール101とシリアル接続されるツール用のシリアルインタフェース、112aは上記第一の入力センサ群102aと並列接続された直接入力信号用インタフェース回路、113aは上記第一のアナログセンサ群103aと接続された多チャンネルＡＤ変換器、114aは上記第一の電気負荷群104aに対して並列接続された直接出力信号用インタフェース回路、115aはフラッシュメモリ等の不揮発プログラムメモリ、116aは演算処理用のＲＡＭメモリ、117は親局となる第一の直並列変換器、118はデータバスであり、上記シリアルインタフェース111、第一の直並列変換器117、ＡＤ変換器113a、直接入出力信号用インタフェース回路112a・114a、プログラムメモリ115a・ＲＡＭメモリ116aとメインＣＰＵ110aは上記データバス118によって互いに接続され、図示しないアドレスバス又はチップセレクト回路によって指定されたものが上記メインＣＰＵ110aと交信するようになっている。
なお、上記プログラムメモリ115aには入出力制御手段となるプログラムや通信制御手段となるプログラムが書き込まれている。
また、上記ＲＡＭメモリ116aには後述の第一の加減算手段の現在値データや、上記第一・第二の電気負荷群104a・104bに対する出力設定データ、或いは後述の返信待ちコマンドデータや上記第二の制御回路部200bから報告された間接入力情報やステータス情報などの監視入力データが書き込まれるようになっている。
【００１７】
第二の制御回路部200bの内部の構成について説明する。
120aは後述する通信制御回路部を主体とした併用制御回路部（通信制御回路部とも称す）、122bは上記第二の入力センサ群102bと並列接続された間接入力信号用インタフェース回路、123bは上記第二のアナログセンサ群103bと接続された多チャンネルＡＤ変換器、124bは上記第二の電気負荷群104bに対して並列接続された間接出力信号用インタフェース回路、126aは図示しないチップセレクト信号によって後述のデータバス128に接続されるするデータメモリ、127は上記第一の直並列変換器117に対してシリアル接続された第二の直並列変換器、128はデータバスであり、上記第二の直並列変換器127や間接入出力信号用インタフェース回路122b・124b、ＡＤ変換器123b、データメモリ126aと併用制御回路部120aは上記データバス128によって互いに接続されている。
なお、上記データメモリ126aには後述する第二の加減算手段の現在値データや、上記メインＣＰＵ110aから転送された第二の電気負荷群104bに対する出力設定データや定期報告許可指令データ、或いは後述の未処理コマンドデータのほか、メインＣＰＵ110aへ送信するための報告データ、ステータス情報などが書き込まれるようになっている。
ここで、間接入力信号あるいは間接出力信号とは、第一・第二の直並列変換器117・127を介して、シリアル通信によってメインＣＰＵであるマイクロプロセッサ110a、あるいは実施の形態２において後述するマイクロプロセッサ110bと交信する入出力信号のことであり、直接入力信号あるいは直接出力信号とは、第一・第二の直並列変換器117・127を介さないで、メインＣＰＵであるマイクロプロセッサ110a、あるいはマイクロプロセッサ110bに直接接続されている入出力信号のことである。
なお、本実施の形態による電子制御装置の構成は、シリアル通信部（即ち、第一及び第二の直並列変換器）を介して第一の制御回路部200aと第二の制御回路部200bに２分割されており、第一の制御回路部200aは第二の制御回路部200bを併用してあり、併用されている第二の制御回路部200bの中心をなすものはとして併用制御回路部120aがある。
併用制御回路部120aの主体は通信制御回路であるので、以降は、120aは通信制御回路部と称することとする。
【００１８】
130はウォッチドッグタイマであり、該ウォッチドッグタイマは上記メインＣＰＵ110aが発生するパルス列であるウォッチドッグクリア信号WD1を監視して、該ウォッチドッグクリア信号WD1のパルス幅が所定値を超過した時にリセットパルス信号RST1を発生して上記メインＣＰＵ110aを再起動させるようになっている。
なお、上記メインＣＰＵ110aは、後述する第一の異常検出信号ER1を発生するようになっている。
また、上記通信制御回路部（併用制御回路部）120aは後述する第二の異常検出信号ER2や上記電源リレー106aに対する駆動出力DR1、上記負荷電源リレー107aに対する駆動出力DR2を発生するようになっている。
131aはセット入力Ｓとリセット入力Ｒを備えたフリップフロップ回路によって構成された異常記憶回路であり、該異常記憶回路は上記リセットパルス信号RST1や第一・第二の異常検出信号ER1・ER2の動作を記憶して、上記警報・表示器108を駆動するようになっている。
【００１９】
132aはゲート素子である駆動停止手段、134は電源ユニット、135は電源検出回路、136は駆動素子、137は反転駆動素子であり、上記電源ユニット134は上記外部電源105aから直接給電されたり、上記電源リレー106aの出力接点106dを介して給電され、上記電子制御装置100a内で使用される安定化制御電源出力を発生するようになっている。
また、上記電源検出回路135は上記電源スイッチ105bが閉路したことを検出して、上記異常記憶回路131aをリセットして初期化するようになっている。
上記駆動素子136は上記駆動出力DR1によって上記電源リレー106aを駆動し、上記電源スイッチ105bが開路しても、駆動出力DR1が出力停止するまでは電源リレー106aの動作を継続保持するようになっている。
上記反転駆動素子137は上記駆動出力DR2から上記駆動停止手段132aを介して上記負荷電源リレー107aを駆動するようになっていて、該負荷電源リレーは駆動出力DR2が発生していると共に、異常記憶回路131aが異常記憶していない時に作動するようになっている。
【００２０】
なお、上記電源リレー106aが消勢されると上記負荷電源リレー107aも消勢されるのに対し、電源リレー106aが付勢されていても負荷電源リレー107aのみを消勢して、一部の電気負荷に対する給電を停止することができるよう構成されている。
138aは上記リセットパルス信号RST1と第二の異常検出信号ER2を入力とする論理和素子であり、該論理和素子の出力は上記メインＣＰＵ110aのリセット入力端子RST1に接続されている。
139aは上記リセットパルス信号RST1と第一の異常検出信号ER1を入力とする論理和素子であり、該論理和素子の出力は上記通信制御回路部120aのリセット入力端子RST2と上記異常記憶回路131aのセット入力端子に接続されている。
【００２１】
図２は、図１に示した電子制御装置の通信制御動作を説明するためのブロック図であり、図２を用いて実施の形態１による電子制御装置の通信制御ブロックについて説明する。
図２において、第一の直並列変換器117を有する第一の制御回路部200a（以下親局とも称す）と第二の直並列変換器127を有する第二の制御回路部200b（以下子局とも称す）との間で交信される信号は以下のとおりに大別されている。
201aは親局で準備され親局から子局に送信される定期送信手段であり、該定期送信手段は子局側からの要請が無くても親局側から自発的に略定期的に送信されるものであって、その時間間隔の上限値は所定の値以下となるように管理されているものである。
なお、上記定期送信手段201aによって送信されるデータには、図１の第二の電気負荷群104bに出力される出力情報や図示しない各種設定定数などがある。
201bは上記定期送信手段201aによる通信パケットを受信した子局側で実行される第二の通信エラー判定手段、202aと202bは該判定手段を介して正常受信された定期送信データを前記データメモリ126aに格納する出力情報格納手段と設定情報格納手段、203bは親局から子局への送信に対応した返信用コマンドデータとして正常受信ACK又は受信失敗NACKを順次格納する未処理データテーブル、201cは子局から親局に返信される確認返信手段であり、該確認返信手段は上記未処理データテーブル203bに残された最も早い時期に格納された先頭返信用コマンドデータに対応したものであって、確認返信手段201cによる通信パケットの送信に伴って上記未処理データテーブル203b内の先頭返信用コマンドデータは削除されるようになっている。
【００２２】
203aは親局側で上記定期送信手段201aによる通信パケットを送信したときに、送信コマンドデータを順次格納しておく返信待ちデータテーブル、201dは子局からの返信データを受信した親局側で実行される第一の通信エラー判定手段、201eは再送要求手段であり、上記判定手段201dが正常受信の判定であったときには上記返信待ちデータテーブル203aに格納されている先頭コマンドデータが削除されるようになっている。
また、上記判定手段201dが子局側の受信失敗データNACKを正常受信したときや、判定手段201dが返信データに対する受信異常の判定を行ったときには、上記再送要求手段201eの要求に基づく定期送信手段201aによって再送処理が行われ、該再送処理によって上記返信待ちデータテーブル203a内の旧保存データは削除されて、再送された送信コマンドデータが新たに格納されるよう構成されている。
なお、上記未処理データテーブル203bには上記定期送信手段201aに対応した返信用コマンドデータと、後述の定期報告手段206aに対応した定期報告用コマンドデータとが合成されて発生順に格納され、先入れ・先出しの原則で古いものから順次返信が実行されるようになっている。
【００２３】
206aは子局側の入力情報205aとステータス情報205bを定期的に親局に送信するための定期報告手段であり、該定期報告手段は親局側からの要請が無くても子局側から自発的に略定期的に送信されるものであって、その時間間隔の上限値は所定の値以下となるように管理されているものである。
206bは子局からの定期報告データを受信した親局側で実行される第一の通信エラー判定手段、206cは上記判定手段206bが正常受信の判定であったときに上記定期報告データを上記ＲＡＭメモリ116aに格納する入力情報とステータス情報の格納手段である。
なお、上記定期報告手段206aによって送信される入力情報205aとしては図１における第二の入力センサ群102bや第二のアナログセンサ群103bによる間接入力信号とがあり、ステータス情報205bとしては第二の制御回路部200bの状態として後述の第二の加減算手段208bにおける現在値情報が送信の対象となっている。
207aは第一の制御回路部200aが第二の制御回路部200bから確認返信や定期報告のいずれかを受信する都度に論理レベルが交互に反転する送信許可制御信号発生手段であり、該送信許可制御信号によって上記未処理データテーブル203b内の先頭コマンドが送信されるようになっている。
【００２４】
上記判定手段201d・206bにおける第一の通信エラー判定手段では、子局から親局に返信又は報告されたシリアルデータに対するパリティチェック又はサムチェック等のビット情報の欠落・混入の有無を判定するビット異常判定手段が含まれている。
また、上記判定手段201dにおける第一の通信エラー判定手段では、上記返信待ちデータテーブル203aに残された最も古い送信コマンドデータの保存時間が所定の返信応答時
間を超過したときに異常判定を行う返信応答異常判定手段が含まれている。
更に、上記判定手段206bにおける第一の通信エラー判定手段では、子局が発信する定期報告データに対する親局の受信間隔時間が所定値を超過しているときに異常判定を行う受信間隔異常判定手段が含まれている。
同様に、上記判定手段201bにおける第二の通信エラー判定手段では、親局から子局に送信されたシリアルデータに対するパリティチェック又はサムチェック等のビット情報の欠落・混入の有無を判定するビット異常判定手段が含まれている。              
また、上記判定手段201bにおける第二の通信エラー判定手段では、親局が送信する定期送信データに対する子局の受信間隔時間が所定値を超過しているときに異常判定を行う受信間隔異常判定手段が含まれている。
【００２５】
208aは例えば可逆カウンタによって構成され、初期値が「９」に設定されていて現在値が０未満にならないように制限された第一の加減算手段であり、該加減算手段は上記第一の通信エラー判定手段201d・206bで異常判定がなされたときに作用して第二の変分値「３」を加算すると共に、上記判定手段201d・206bが正常判定であったときには第一の変分値「１」を減算するように構成されている。
209aは第一の異常発生確定手段であり、該確定手段は上記第一の加減算手段208aの現在値が「11」を超過したときに第一の異常検出信号ER1を発生する比較回路によって構成されている。
同様に、208bは例えば可逆カウンタによって構成され、初期値が「９」に設定されていて現在値が０未満にならないように制限された第二の加減算手段であり、該加減算手段は上記第二の通信エラー判定手段201bで異常判定がなされたときに作用して第二の変分値「３」を加算すると共に、上記判定手段201bが正常判定であったときには第一の変分値「１」を減算するように構成されていている。
209bは第二の異常発生確定手段であり、該確定手段は上記第二の加減算手段208bの現在値が「11」を超過したときに第二の異常検出信号ER2を発生する比較回路によって構成されている。
【００２６】
図３は図１に示した実施の形態１による電子制御装置におけるシリアル通信のパケット
構成図を示したものである。
図３において、201aは親局→子局への定期送信手段となる通信パケットであり、該期送
信パケットは開始データ５５Ｈ・コマンド１０Ｈ・書込データ・格納先アドレス・終了デ
ータＡＡＨ・チェックサムデータであるフレーム１からフレーム６によって構成されてい
る。
なお、上記Ｈは各数値が16進数で表現されていることを示すものである。
201cは正常受信であった時に親局に返信される正常受信（ACK）の確認返信手段とな
る通信パケットであり、該確認返信パケットは開始データ５５Ｈ・認知データ６１Ｈ・格
納先アドレス・終了データＡＡＨ・チェックサムデータによる５個のフレームによって構
成されている。
211cは異常受信であった時に親局に返信される受信失敗（NACK)の確認返信手段とな
る通信パケットであり、該確認返信パケットは開始データ５５Ｈ・非認知データ６２Ｈ・
格納先アドレス・終了データＡＡＨ・チェックサムデータによる５個のフレームによって
構成されている。
なお、上記確認返信パケット201c・211cにおけるアドレスは、定期送信パケット201a
で指定されたアドレスと同じアドレスとなっている。
【００２７】
211aは定期報告の許可情報を包含した定期送信パケットであり、該定期送信パケットは開始データ５５Ｈ・コマンド１０Ｈ・指令データ０１Ｈ・特定アドレス＃００・終了データＡＡＨ・チェックサムデータの６個のフレームによって構成されていて、上記指令データは定期報告を許可すると共に報告周期を指定するデータとなっている。
206aは正常受信であった時に親局に返信される最初の定期報告手段となる通信パケットであり、該定期報告パケットは開始データ１１Ｈ・報告データ１・報告データ２・ステータス情報・アドレス・終了データＡＡＨ・チェックサムデータの７個のフレームによって構成されている。
221cは異常受信であった時に親局に返信される確認返信手段となる通信パケットであり、該確認返信パケットは開始データ５５Ｈ・非認知データ６２Ｈ・特定アドレス#00・終了データＡＡＨ・チェックサムデータの５個のフレームによって構成されている。
なお、上記定期報告パケット206aは一旦上記定期送信パケット211aを受信すると、その指令データを００Ｈに変更した定期送信パケット211aを再度受信するまでは、所定時間以内に繰り繰り返して送信されるようになっているものである。              
また、上記定期送信パケット201aのフレーム６で示したチェックサムデータは、フレーム１からフレーム５までのデータのバイナリ加算値の補数値となっている。
従って、フレーム１からフレーム６までの全データをバイナリ加算すると０が得られるのが正常であり、この確認操作がサムチェック操作と呼ばれるものである。
上記定期報告パケット206aにおいて、第二の制御回路部200bに第二のアナログセンサ群103bが接続されず、第二の入力センサ群102bが16点以下のON/OFF信号である場合には、報告データ１と報告データ２によって全ての監視入力の報告が行えることになるので、第５フレームに設けられたアドレスは不要となるものである。
【００２８】
次ぎに、図４および図５のフローチャートに基づいて実施の形態１による電子制御装置の第一の制御回路部における通信制御動作について説明する。
なお、図４は主として第一の制御回路部200aにおける送信動作のフローを示し、図５は主として第一の制御回路部200aにおける受信動作のフローを示している。
図４において、300は定期的に活性化されるメインＣＰＵ110aの動作開始工程であり、該開始工程は図１の電源スイッチ105bが投入されたときと、メインＣＰＵ110aにリセットパルス信号RST1が供給されたときに活性化されると共に、後述の動作終了工程317に続いて循環動作するようになっている。
【００２９】
301は上記工程300に続いて作用し、後述の工程305で初回フラグがセットされているかどうかによって初回動作であるかどうかを判定する工程、302は該工程301の判定がYES（初回動作）であった時に作用し、第一の加減算手段208aの現在値を初期値「９」に設定する工程、303は該工程302に続いて作用し定期報告周期の上限値に対応した間隔タイマT1を起動する工程、304は該工程303に続いて作用し、図２における返信待ちデータテーブル203aの内容を削除する工程、305は該工程304に続いて作用し、図示しない初回フラグをセットする工程であり、上記初回フラグは図１の電源スイッチ105bが投入されたときとメインＣＰＵ110aにリセットパルス信号RST1が供給されたときにはリセットされるようになっている。
306は上記工程301の判定がNO（初回動作ではない）であったとき、又は上記工程305に続いて作用し、第一の直並列変換器117が第二の直並列変換器127から送信されたシリアルデータを受信して並列変換が完了したことを示す受信フラグが作動したかどうかを判定する工程であり、該工程306の判定がYES（受信完了）したときは図５に示す工程340へ移行するようになっている。
【００３０】
310は上記工程306の判定がNO（受信フラグ未作動）であったときに作用し、上記工程303や後述の工程311や工程361（図５）で起動されたタイマＴ１がタイムアップしていないかどうかを判定する工程、311は該工程310の判定がＹＥＳ（タイムアップ）であったときに作用し、タイマＴ１を再起動する工程、312は該工程311に続いて作用し、定期送信パケット211aによって定期報告許可を送信したときにセットされる図示しない許可送信フラグの動作状態を判定することによって定期送信許可済みであるかどうかを判定する工程、313は該工程312の判定がYESであって定期送信許可済みであるときに作用し、第一の加減算手段である演算手段ＣＮ１を６カウント加算する工程である。
314は上記工程313に続いて作用し、第一の加減算手段である演算手段ＣＮ１の現在値が１１を超過していないかどうかを判定する工程、315は該工程314の判定がＹＥＳ（１１超過）であったときに作用して、第一の異常検出信号ER1のパルス出力を発生する工程、316は該工程315に続いて作用し、上記工程305でセットされた初回フラグをリセットする工程、317は上記工程314の判定がＮＯ（１１以下）であったとき、又は上記工程316に続いて作用する動作終了工程であり、該工程317に続いて上記動作開始工程300が循環作動するようになっている。
【００３１】
320は上記工程310の判定がＮＯ（タイマＴ１がタイムアップしていない）であったとき、又は上記工程312の判定がＮＯであって定期報告未許可であったときに作用し、後述の工程339で書き込まれた返信待ちデータテーブル（図２の203a参照）の残留先頭データの保存時間が所定の返信応答時間Ｔを超過していないかどうかを判定する工程、321は該工程320の判定がＹＥＳ（タイムアウト）であったときに作用し、第一の加減算手段である演算手段ＣＮ１を６カウント加算する工程、322は該工程321に続いて作用し、第一の加減算手段である演算手段ＣＮ１の現在値が１１を超過していないかどうかを判定する工程であり、該工程322の判定がYES（11超過）のときには上記工程315へ移行するようになっている。
323は上記工程322の判定がＮＯ（１１以下）であったときに作用し、再送要求フラグをセットする工程であり、該工程323に続いて前記動作終了工程317へ移行するようになっている。
なお、上記返信待ちデータテーブル203aは一定時間ごとに格納データが移動する複数段のシフトレジスタで構成されていて、該シフトレジスタに格納された返信待ちコマンドがオーバフローレジスタに移動したことによって上記工程320によるタイムアウト判定が行われるようになっている。
【００３２】
335は上記工程320の判定がＮＯ（タイムアウトではない）であったときに作用し、定期送信パケット201aによって定期送信を行う時期であるかどうかを判定する工程、336は該工程335の判定がＹＥＳ（定期送信時期）であったときに作用し、上記工程323や後述の工程342・351（図５）によって再送要求フラグがセットされているかどうかを判定する工程、337aは該工程336の判定がＹＥＳ（再送要求あり）であったときに作用し既に送信されていた送信コマンドに基づいて定期送信パケット201aを送信する工程、338は該工程337aに続いて作用し、再送要求フラグをリセットする工程である。
337bは上記工程336の判定がＮＯ（再送要求なし）であったときに作用し、今回の定期送信パケット201aを送信する工程、339は上記工程337b・338に続いて作用し、上記工程337a・337bで送信されたコマンドを順次返信待ちデータテーブル203aに格納すると共に、シフトレジスタであるデータテーブルのシフト動作を行うことにより返信待ちデータテーブル203a内の旧先頭定期送信コマンドとアドレスを削除する工程であり、上記工程335の判定がＮＯ（定期送信時期ではない）であったとき、又は上記工程339に続いて前記の動作終了工程317へ移行するようになっている。
【００３３】
図５において、340は前記工程306（図４）の判定がＹＥＳ（受信フラグ作動）であったときに作用し、受信データのサムチェックを行う工程である。
なお、各送受信パケットには開始データSTXから終了データETXまでの各フレームデータを全てバイナリ加算してその補数値を格納するチェックサムのフレームが付加されていて、開始データSTXからチェックサムデータまでの全てのフレームデータのバイナリ加算を行ってこれが正常値００Ｈとなるかどうかを判定するのがサムチェックである。
341は上記工程340に続いて作用し、サムチェックの結果としてエラーがあったかどうかを判定する工程、342は該工程341の判定がＹＥＳ（エラー有り）であったときに作用し、再送要求フラグをセットする工程、343は該工程342に続いて作用しエラーのあった受信データを削除する工程、344は該工程343に続いて作用し、第一の加減算手段である演算手段ＣＮ１に３カウントを加算する工程である。
【００３４】
345は上記工程344に続いて作用し、第一の加減算手段である演算手段ＣＮ１の現在値が１１を超過していないかどうかを判定する工程、346は該工程345又は後述の工程353の判定がＹＥＳ（１１超過）であったときに作用して、第一の異常検出信号ER1のパルス出力を発生する工程、347は該工程346に続いて作用し、前記工程305（図４）でセットされた初回フラグをリセットする工程、348は上記工程345の判定がＮＯ（１１以下）であったときに作用し所定時間の待機を行う工程であり、上記工程347に続いて前記動作終了工程317へ移行して、続いて前記動作開始工程300が循環作動するようになっている。
350は上記工程341の判定がＮＯ（サムチェックエラー無し）であったときに作用し、子局から正常受信したデータが子局での受信失敗（ＮＡＣＫ）に関するデータではないかどうかを判定する工程、351は該工程350の判定がＹＥＳ（受信失敗）であったときに作用し、再送要求フラグをセットする工程、352は該工程351に続いて作用し、第一の加算手段である演算手段ＣＮ１に３カウントを加算する工程、353は該工程352に続いて作用し、第一の加減算手段である演算手段ＣＮ１の現在値が１１を超過していないかどうかを判定する工程であり、該工程353の判定がYES（１１超過）であるときには上記工程346へ移行するようになっている。
【００３５】
360は上記工程350の判定がＮＯ（受信失敗では無い）であったときに作用し、受信したデータが定期報告パケットによる子局からの定期報告であったかどうかを判定する工程、361は該工程360の判定がＹＥＳ（定期報告受信）であったときに作用し、報告間隔タイマＴ１を再起動する工程、362は該工程361に続いて作用し、第一の加減算手段である演算手段ＣＮ１に１カウントの減算を行う工程、374bは該工程362に続いて作用し、後述の工程464（図７）に対応するものとして正常受信確認返信ＡＣＫの替わりに定期報告を正常受信したことによって返信待ちデータテーブル203a内の先頭定期送信コマンドを削除する工程、365は該工程374bに続いて作用し、受信した定期報告データを格納保存する工程、366は上記工程353の判定がＮＯ（１１以下）であるとき、又は上記工程348又は工程365又は後述の工程374aに続いて作用し、送信許可制御信号の論理レベルを反転する工程であり、該工程366に続いて前記動作終了工程317へ移行するようになっている。
なお、上記工程348は工程341による受信エラーがあったときに工程366による送信許可制御信号の論理反転を遅らせるためのものであり、第二の制御回路部200bは該送信許可制御信号の論理反転状況を監視することによって第一の制御回路部200aが正常受信したかどうかを判断することができるようになっている。
370は上記工程360の判定がＮＯ（定期報告の受信ではない）であったときに作用し、確認返信の受信であったかどうかを判定する工程であり、該工程370の判定がＮＯ（定期送信に対する確認返信ではない）であったときには前記動作終了工程317へ移行するようになっている。
【００３６】
373は上記工程370の判定がＹＥＳ（定期送信に対する正常受信の確認返信）であったときに作用し、第一の加減算手段である演算手段ＣＮ１に１カウントの減算を行う工程、374aは該工程373に続いて作用し、前記工程339（図４）で格納された返信待ちデータテーブル203aの中から返信されたコマンドを消去する工程であり、該工程374aに続いて工程366へ移行するようになっている。
以上の動作を概括的に説明すると、図４において302は第一の加減算手段である演算手段ＣＮ１の現在値を初期値９に設定する第一の初期化手段、310は定期報告の受信間隔監視手段となる第一の通信エラー判定手段、315は第一の異常検出信号ER1を発生する第一の異常発生確定手段、320は返信遅延監視手段である第一の通信エラー判定手段、324は工程313と321によって構成された第一の加減算手段、337aは定期送信に対する再送手
段、337bは定期送信手段である。
また、図５において340はビット情報監視手段である第一の通信エラー判定手段、346は第一の異常検出信号ER1を発生する第一の異常発生確定手段、366は送信許可制御信号発生手段、375は工程344・352・362・373によって構成された第一の加減算手段となっている。
【００３７】
次ぎに、図６および図７のフローチャートに基づいて実施の形態１による電子制御装置の第二の制御回路部における通信制御動作について説明する。
なお、図６は主として第二の制御回路部200bにおける通信制御回路部120aの受信動作に関する等価制御フローを示し、図７は主として第二の制御回路部200bにおける通信制御回路部120aの送信動作に関する等価制御フローを示している。
図６において、400は定期的に活性化される通信制御回路部120aの動作開始工程であり、該開始工程は図１の電源スイッチ105bが投入されたときと、リセットパルス信号RST2が供給されたときに活性化されると共に、後述の動作終了工程435に続いて循環動作するようになっている。
【００３８】
401は上記工程400に続いて作用し、後述の工程405で初回フラグがセットされているかどうかによって初回動作であるかどうかを判定する工程、402は該工程401の判定がYES（初回動作）であった時に作用し、第二の加減算手段208bの現在値を初期値「９」に設定する工程、403は該工程402に続いて作用し、定期送信周期の上限値に相当する間隔タイマT2を起動する工程、404は該工程403に続いて図２における未処理データテーブル203bの内容を削除する工程、405は該工程404に続いて作用し、図示しない初回フラグをセットする工程であり、上記初回フラグは図１の電源スイッチ105bが投入されたときと通信制御回路部120aにリセットパルス信号RST2が供給されたときにはリセットされるようになっている。
【００３９】
406aは上記工程401の判定がＮＯ（初回動作では無い）であったとき、又は上記工程405に続いて作用し、図３の定期送信パケット211aを受信して定期報告が許可されているかどうかを判定する工程、407aは該工程406aの判定がYES（定期報告許可）であったときに作用し、前回報告から所定時間が経過した定期報告時期であるかどうかを判定する工程、407bは該工程407aの判定がYES（定期報告時期到来）であったときに作用し、図２の未処理データテーブル203bに定期報告コマンドを格納する工程となっている。
409は上記工程406aの判定がNO（定期報告未許可）であったとき、又は上記工程407aの判定がNO（定期報告時期未到来）であったとき、又は後述の工程410の判定がNO（受信フラグ未作動）であったとき、又は上記工程407bに続いて作用し、送信許可制御信号207aの論理レベルが反転して親局への送信許可が出されているかどうかを判定する工程であり、該工程409の判定がYES（送信許可信号変化あり）のときには図７の工程440へ移行するようになっている。
【００４０】
410は上記工程409の判定がＮＯ（送信許可なし）であった時に作用し、第二の直並列変換器127が第一の直並列変換器117から送信されたシリアルデータを受信して並列変換が完了したことを示す受信フラグが作動したかどうかを判定する工程である。
411は上記工程410の判定がＹＥＳ（受信フラグ作動）であったときに作用し、親局から受信した一連の受信データをレジスタＤに仮格納する工程である。
412は上記工程410の判定がＮＯ（未受信）であった時に作用し、上記工程403や後述の工程422・431で起動された受信間隔監視用タイマＴ２がタイムアップしたかどうか判定する工程であり、該工程412の判定がNO(未経過)であったときには上記工程409へ復帰するようになっている。
413は上記工程411に続いて作用し、上記工程411によって受信した一連の受信データのサムチェックを行う工程、414は該工程413に続いて作用し、受信データに異常があったかどうかを判定する工程、415は該工程414の判定がＮＯ（正常）であった時に作用し、第二の加減算手段である演算手段ＣＮ２に１カウントの減算を行う工程である。
【００４１】
421は上記工程415に続いて作用し、図３の確認返信パケット201cで示したＡＣＫ・６１Ｈとアドレスを一時記憶する工程、422は該工程421に続いて作用し、上記工程411で得られた出力設定データを指定されたアドレスのメモリに格納すると共に、受信間隔監視用タイマT2を再起動する工程である。
423は上記工程414の判定がYES（受信データ異常）であった時に作用し、第二の加減算手段である演算手段ＣＮ２に３カウントの加算を行う工程、424は該工程423に続いて作用し、第二の加減算手段である演算手段ＣＮ２の現在値が11を超過していないかどうかを判定する工程、425は該工程424の判定がＮＯ（11以下）であった時に作用し、図３の確認返信パケット211cで示したＮＡＣＫ・６２Ｈとアドレスを一時記憶する工程であり、上記工程422、425に続いて前記動作終了工程435へ移行するようになっている。
【００４２】
426は上記工程407b・421・425によって構成された工程ブロックであり、該工程ブロックは図２における未処理データテーブル203bに格納される報告・返信コマンドデータとなっている。
430は上記工程412の判定がＹＥＳ（定期送信データの受信間隔過大）であったときに作用し、第二の加減算手段である演算手段ＣＮ２に６カウントの加算を行う工程、431は該工程430に続いて作用し、受信間隔タイマＴ2を再起動する工程、432は該工程431に続いて作用し、第二の加減算手段である演算手段ＣＮ２の現在値が11を超過していないかどうかを判定する工程、433は該工程432の判定がＹＥＳ（11超過）であったとき、又は上記工程424の判定がＹＥＳ（11超過）であったときに作用し、第二の異常検出信号ER2のパルス出力を発生する工程、434は該工程433に続いて作用し、上記工程405でセットされていた初回フラグをリセットする工程であり、上記工程432の判定がＮＯ（11以下）であったとき、又は上記工程434に続いて前記動作終了工程435へ移行するようになっている。
【００４３】
図７において、440は前記工程409（図６）の判定がＹＥＳ（送信許可あり）であった時に作用し、前記工程ブロック426において未処理データテーブル203bに格納された報告・返信コマンドがあるか否かを判定する工程、441は該工程440の判定がＹＥＳ（報告・返信コマンドあり）であったときに作用し、上記未処理データテーブル203bに格納
された報告・返信コマンドを先入れ先出し方式で読出す工程である。
442は該工程441に続いて作用し、工程441で読み出されたコマンドが定期報告コマンドであるかどうかを判定する工程、443は該工程442の判定がYES（定期報告コマンド）であったときに作用し、図３の定期報告パケット206aを送信する工程、444は該工程443に続いて作用し、次回の定期報告におけるアドレスを歩進しておく工程となっている。
460は上記工程442の判定がNO（定期報告ではない）であったときに作用し、上記工程441で読み出された報告・返信コマンドが前記工程421で格納された正常確認返信コマンド（ＡＣＫ）であったか、又は前記工程425で格納された受信失敗確認返信コマンド（ＮＡＣＫ）であったかを判定する工程、406bは該工程460の判定がYESであってACK返信を行う判定であるときに作用し、図３の定期送信パケット211aを受信して、定期報告が許可されているかどうかを判定する工程である。
【００４４】
461は上記工程406bの判定がＮＯであって定期報告未許可であった時に作用し、認知データＡＣＫと該当アドレスを返信する工程、462は上記工程460の判定がＮＯ（NACK）であった時に作用し、非認知データNACKと該当アドレスを返信する工程、464は上記工程406bの判定がYESであって定期報告が許可されているときに作用し、未処理データテーブル203bの先頭コマンドである認知データＡＣＫを削除してから上記工程441へ復帰する工程であり、上記工程440の判定がＮＯ（返信データなし）であった時や上記工程444・461・462に続いて前期動作終了工程435へ移行するようになっている。
なお、463は上記工程461・462によって構成された工程ブロックであり、該工程ブロックは図３における確認返信パケット201c・211c・221cの送信に相当している。
以上の動作を概括的に説明すると、図６において402は第二の加減算手段である演算手段ＣＮ２の現在値を初期値９に設定する第二の初期化手段、412は定期送信パケットの受信間隔監視手段である第二の通信エラー判定手段、413は親局から送信されたデータに関するビット情報監視手段である第二の通信エラー判定手段、433は第二の異常検出信号ER2を発生する第二の異常発生確定手段、436は工程415・423・430によって構成された第二の加減算手段となっている。
また、図７において、443は定期報告パケットを送信する定期報告手段、463は正常受信又は受信失敗の確認返信パケットを送信する確認返信手段となっているが、定期報告が許可されているときには工程461による正常受信の確認返信に替わって工程443による定期報告が行われることになる。
【００４５】
図４〜図７のフローチャートの説明を踏まえて、図１・図２・図３について概括的に作用動作を説明する。
図１において、メインＣＰＵ110aは第一・第二の入力センサ群102a・102bと第一・第二のアナログセンサ群103a・103bを入力信号とし、不揮発プログラムメモリ115aに格納された制御プログラムや制御定数に基づいて第一・第二の電気負荷群104a・104bを制御するが、上記第二の入力センサ群102bと第二のアナログセンサ群103bと第二の電気負荷群104bは第一・第二の直並列変換器117・127を介して間接的にメインＣＰＵ110aとシリアル交信するようになっている。
なお、図１で示した実施例ではアナログ出力が取扱われていないが、必要に応じてメータ表示用のＤＡ変換器を間接出力として搭載することもできる。
【００４６】
第一の制御回路部200aにおいて第一の異常検出信号ER1が発生すると、図４の工程316や図５の工程347で初回フラグがリセットされてから動作終了工程317へ移行するので、再度動作開始工程300へ移行したときには工程302〜305によって第一の制御回路部200a自体の初期化が行われるようになっている。
一方、第一の異常検出信号ER1によって第二の制御回路部200bのリセット入力端子RST２にリセットパルス信号が入力されることによって、相手方である第二の制御回路部200bも初期化・再起動されることになる。
同様に、第二の制御回路部200bにおいて第二の異常検出信号ER2が発生すると、図６の工程434で初回フラグがリセットされてから動作終了工程435へ移行するので、再度動作開始工程400へ移行したときには工程402〜405によって第二の制御回路部200b自体の初期化が行われるようになっている。
一方、第二の異常検出信号ER2によって第一の制御回路部200a内のメインＣＰＵ110aのリセット入力端子RST1にリセットパルス信号が入力されることによって、相手方である第一の制御回路部200aも初期化・再起動されることになる。
【００４７】
第一・第二の制御回路部200a・200bはウオッチドグタイマ130のリセットパルス信号RST1によっても初期化・再起動されるようになっているが、第一・第二の異常検出信号ER1・ER2やウオッチドグタイマ130によるリセットパルス信号RST1が発生すると、異常記憶回路131aがこれを記憶して警報・表示器108を作動させると共に、負荷電源リレー107aの作動を停止して一部の特定電気負荷に対する給電が停止される。
従って、ノイズ誤動作によってメインＣＰＵ110aが一時的に誤動作したような場合であれば、リセットパルスRST1によって自動的に再起動されることになるが、負荷電源リレー107aによる一部電気負荷の駆動停止状態は継続されるようになっている。
但し、電源スイッチ105bを再投入すると異常記憶回路131aの異常記憶が解除されるので正常運転状態に回復することができるようになっている。
【００４８】
図２・図３において、この実施例における基本的な送受信通信パケットとしては、親局           →子局への定期送信手段201aによる出力設定と、子局→親局への定期報告手段206aによる入力読出によって構成されている。
但し、誤った出力設定が行われないように親局→子局への送信に対しては、子局→親局への正常受信確認返信手段201cや受信失敗確認返信手段211cによる通信パケットの返信を行うようになっている。
【００４９】
なお、親局が送信して子局がこの送信に対いする返信を行うような往復通信のみであれば、親局は子局からの返信を待って次の送信を行うことによって通信の渋滞を回避することができる。
しかし、子局側が親局の指示なしで親局に対して定期報告の送信を行おうとすれば、上り通信に渋滞が発生することになる。
未処理データテーブル203bこのような渋滞が発生した時に、未返信情報の待ち行列を作って、順次返信を行うことによって、適時に定期送信や定期報告が行えるようにするためのものである。
また、下り通信のデータ量が多い運転開始時には子局からの定期報告は禁止して、メインＣＰＵ110aは初期設定データを集中的に送信することができるように構成されている。
【００５０】
以上の説明で明らかなとおり、実施の形態１による電子制御装置100aは、第一の制御回路部200aとして入出力制御手段と通信制御手段とを有するプログラムメモリ115aと、演算処理用ＲＡＭメモリ116aと、上記プログラムメモリ115aと協働するマイクロプロセッサ110aと、第一の直並列変換器117とを備え、第二の制御回路部200bとして少なくとも監視・制御信号の交信を行うための通信制御回路部120aと、データメモリ126aと、第二の直並列変換器127とを備え、上記第一・第二の直並列変換器117・127を介して相互に監視・制御信号のシリアル交信を行うように構成されていて、上記第一の制御回路部200aは更に定期送信手段201aと送信許可制御信号発生手段207aとを備えると共に、上記第二の制御回路部200bは更に確認返信手段201cと定期報告手段206aと未処理データテーブル203bとを備えている。
【００５１】
上記定期送信手段201aは、上記第一の制御回路部200aから第二の制御回路部200bに対して定期的に制御出力データや定数設定データを送信し、第二の制御回路部200bにおいて正常受信した出力・設定データを上記データメモリ126aに格納する書込設定手段となっている。
上記確認返信手段201cは、上記第二の制御回路部200bが上記定期送信データを正常受信又は受信失敗したかどうかの確認返信を行って、受信失敗であれば再送要求手段201eによって第一の制御回路部200aから第二の制御回路部200bへの再送処理要求が行われる通信手段となっている。
上記定期報告手段206aは、上記第二の制御回路部200bから第一の制御回路部200aに対して監視入力データとステータス情報を定期報告し、第一の制御回路部200aが正常受信した当該定期報告データを上記ＲＡＭメモリ116aに格納する入力読出手段となっている。
【００５２】
上記未処理データテーブル203bは、上記第二の制御回路部200bに設けられ、上記定期報告を行うためのコマンドデータと確認返信を行うためのコマンドデータを順次保存すると共に、第一の制御回路部200aへの定期報告と確認返信データを送信したときに当該保存コマンドデータを順次消去するよう構成された先入れ先出し構造の受信側コマンドメモリとなっている。
上記送信許可制御信号発生手段207aは、上記第一の制御回路部200aから第二の制御回路部200bへの制御信号送出手段であって、該信号を受信した第二の制御回路部200bは上記未処理データテーブル203b内の最先入れ先頭コマンドの送信を実行開始すると共に、該先頭コマンドが定期報告である場合には最新の監視入力データとステータス情報を付加して送信する手段となっていて、上記未処理データテーブル203bは上記送信許可制御信号発生手段207aの信号発生の遅延や確認返信と定期報告の輻輳に対する送信待機を行って通信渋滞を回避するようになっている。
【００５３】
従って、第一の制御回路部側からの要求がなくても第二の制御回路部は自発的に定期報告を行うことができるようになっているが、その定期報告は第一の制御回路部が発生する送信許可制御信号に基づいて行われるので、第一の制御回路部に対する通信制御負担を軽減することができる。
また、第一の制御回路側の輻輳状況によって送信許可制御信号の発生が遅れたり、確認返信と定期報告が略同時刻に発生したような場合に、未処理データテーブルによって送信待機を行って通信渋滞を回避することができるので、第一の制御回路部の通信制御負担を更に軽減することができる。
しかも、第一の制御回路に対しては定期報告の送信時点における最新の情報を送信することができる。
【００５４】
また、実施の形態１による電子制御装置100aの上記送信許可制御信号発生手段207aは、上記第一の制御回路部200aが第二の制御回路部200bから定期報告又は確認返信データを受信する都度に論理レベルが交互に反転する制御信号を発生するものである。
従って、第二の制御回路部200bは第一の制御回路部200aに対して送信を行ってから、所定時間後における送信許可制御信号207aの論理レベルの変化の有無を監視することによって、相手側の受信状態を探知することができる特徴がある。
【００５５】
また、実施の形態１による電子制御装置100aの上記第一の制御回路部200aは、更に定期報告許可手段211aを備え、
該定期報告許可手段211aは上記第二の制御回路部200bに設けられた所定アドレスのメモリに対して上記定期送信手段201aによって送信され、第二の制御回路部200bが上記定期報告を送信することを許可するための指令データを格納する手段であると共に、定期報告が許可されているときには上記定期送信に対する正常確認返信201cは定期報告206aの送信によって代替されるようになっている。
従って、運転開始時で親局となる第一の制御回路部200aから子局となる第二の制御回路部200bに対する各種設定情報の下り通信が多いときには、定期報告を不許可にしておくことによって親局側の通信制御負担を軽減することができると共に、通常運転状態にあっては子局からの正常確認返信201cを省略して同様に親局側の通信制御負担を軽減す
ることができる特徴がある。
【００５６】
また、実施の形態１による電子制御装置100aの上記第一の制御回路部200aは、更に第一の通信エラー判定手段310・320・340と第一の加減算手段324・375と第一の異常発生確定手段315・346とを備えると共に、上記第二の制御回路部200bは更に、第二の通信エラー判定手段412・413と第二の加減算手段435と第二の異常発生確定手段433とを備えている。
上記第一・第二の通信エラー判定手段は該判定手段が設けられた側の制御回路部が他方の制御回路部から受信した各種通信パケットに関する異常の有無、或いは受信するべき通信パケットが受信できない状態を判定する受信異常判定手段となっている。
上記第一・第二の加減算手段は上記受信異常判定手段が異常ありと判定したときには第二の変分値「３」を加算すると共に、受信異常判定手段が異常なしと判定したときには第一の変分値「１」を減算して相互に相殺するように現在値メモリに対する加減算補正を行い、異常なし判定が継続したときには所定の正常側限界値である現在値「０」において上記第一の変分値による減算補正を停止する演算手段となっている。              
上記第一・第二の異常発生確定手段は上記第一・第二の変分値の累積によって上記加減算手段の現在値が所定の異常側限界値「11」を超過したときに異常検出信号ER1・ER2を発生する比較手段とし、上記第二の変分値「３」は上記異常側限界値「11」と正常側限界値「０」との差である許容累積値「11」よりも小さな値として設定されていると共に、上記異常検出信号ER1・ER2の発生に応動して上記第一又は第二の制御回路部の初期化再起動が行われる。
従って、散発的・慢性的エラーに対して過敏な異常判定が行われない特徴があると共に、再送処理を続けても依然として通信エラーが発生するような場合には、第一の加減算手段の現在値が異常側限界値を超過することによって異常判定がなされ、初期化・再起動が行われるので、許容される再送処理回数は正常通信が持続していたかどうかの過去の履歴によって合理的に規制できる特徴がある。
【００５７】
また、実施の形態１による電子制御装置100aの上記第一の制御回路部200aは、更に第一の初期化手段302を備え、第二の制御回路部200bは更に第二の初期化手段402を備えている。
上記第一の初期化手段302は上記第一の異常発生確定手段315・346が異常検出信号ER1を発生したことによって作用して、上記第一の加減算手段の現在値を運転開始時の所定の初期値「９」に再設定すると共に、上記異常検出信号ER1は上記第二の制御回路部200bに設けられた通信制御回路部120aを初期化して再起動させるようになっている。
上記第二の初期化手段402は上記第二の異常発生確定手段433が異常検出信号ER2を発生したことによって作用して、上記第二の加減算手段の現在値を運転開始時の所定の初期値「９」に再設定すると共に、上記異常検出出力ER2は上記第一の制御回路部200aに設けられたマイクロプロセッサ110aを初期化して再起動させるようになっている。
上記第一・第二の初期化手段によって再設定される第一・第二の加減算手段の初期値「９」は上記正常側限界値「０」から異常側限界値側「11」に接近した値となっている。
従って、異常発生している通信回線に依存することなく相手側の制御回路部を初期化することができると共に、再起動時には加減算手段の現在値を異常側限界値に接近させているので、起動直後の安全性を向上することができる特徴がある。
【００５８】
また、実施の形態１による電子制御装置100aの上記第一の通信エラー判定手段は、更にビット情報監視手段340と返信遅延監視手段320と受信間隔監視手段310とを備え、第二の通信エラー判定手段は更に、ビット情報監視手段413と受信間隔監視手段412とを備えている。
上記ビット情報監視手段340・413は上記第一・第二の制御回路部間で交信されたシリアルデータに対するパリティチェック又はサムチェック等のビット情報の欠落・混入の有無を判定するビット異常判定手段となっている。
上記返信遅延監視手段320は上記第一の制御回路部200aが送信したデータに対する第二の制御回路部200bからの返信データが所定の返信応答時間を超過しても受信できないときに送信元である第一の制御回路部200aで異常判定を行う返信応答異常判定手段となっている。
上記受信間隔監視手段310・412は上記第一の制御回路部200aが発信する定期送信データ又は第二の制御回路部200bが発信する定期報告データに対する相手側制御回路部の受信間隔時間が所定値を超過しているときに異常判定を行う受信間隔異常判定手段となっていて、上記ビット情報監視手段と返信遅延監視手段と受信間隔監視手段との判定がいずれも異常判定ではないときに、上記第一・第二の加減算手段は第一の変分値「１」による減算補正を行うようになっている。
従って、多様な通信エラーの判定によって通信エラーの検出精度の向上と早期検出が可能になると共に、一対の加減算手段に集約して異常発生の確定が行われるので確度の高い異常判定が行える特徴がある。
【００５９】
また、実施の形態１による電子制御装置100aは、上記ビット情報監視手段340・413の判定が通信異常であるときに上記加減算手段が加算又は減算する上記第二の変分値「３」は上記第一の変分値「１」よりも大きな値とすると共に、上記返信遅延監視手段320又は受信間隔監視手段310・412の判定が通信異常であるときに上記加減算手段が加算又は減算する変分値は上記第二の変分値「３」とは異なる値である第三の変分値「６」とし、しかも該第三の変分値は上記異常側限界値「11」と正常側限界値「０」との差である許容累積値「11」よりも小さな値として構成されている。
従って、多様な通信エラーの判定に重み付けを行って異常判定を行うことができると共に、返信遅延とか受信間隔過大等のタイムアウトエラーの判定閾値には、過剰な余裕時間を設定する必要がなく、実力に見合った判定時間を設定しておくことができるので、高精度のタイムアウト判定を行うことができる特徴がある。
【００６０】
また、実施の形態１による電子制御装置100aの上記第一の制御回路部200aは、更に直接入出力信号用インタフェース回路112a・114aを備えると共に、上記第二の制御回路部200bは更にウォッチドッグタイマ130と異常発生記憶手段131aとを備えている。
上記直接入出力信号用インタフェース回路112a・114aは、上記マイクロプロセッサ110aとバス接続され、該マイクロプロセッサは上記直接入力信号用インタフェース回路112aを介して入力された直接入力信号と、上記第二の制御回路部200bに設けられた第二の直並列変換器127からシリアル通信によって受信した間接入力信号と、上記プログラムメモリ115aの内容とに応動して出力信号を発生して、上記直接出力信号用インタフェース回路114aに接続された第一の電気負荷群104aを駆動すると共に、上記第一・第二の直並列変換器117・127を介して第二の制御回路部200bへ間接出力信号を送信するよう構成されている。
上記ウォッチドッグタイマ130は、上記マイクロプロセッサ110aが発生するパルス列であるウォッチドッグクリヤ信号WD1を監視して、該ウオッチドグクリヤ信号のパルス幅が所定値を超過した時にリセットパルス信号RST1を発生する暴走監視タイマ回路となっている。
上記異常発生記憶手段131aは、上記第一及び第二の異常検出信号ER1・ER2が発生したときと、上記ウオッチドグタイマ130によるリセットパルス信号RST1が発生したときに、当該異常検出信号又はリセットパルス信号を記憶して、警報・表示・印字・履歴保存等による報知手段108を作動させる異常記憶回路となっている。
【００６１】
上記ウオッチドグタイマ130がリセットパルス信号RST1を発生したときと、上記第二の異常検出信号ER2が発生したときには、上記マイクロプロセッサ110aが初期化・再起動されると共に、上記ウオッチドグタイマ130がリセットパルス信号RST1を発生したときと、上記第一の異常検出信号ER1が発生したときには、上記第二の制御回路部200bの通信制御回路部120aが初期化・再起動されるようになっている。
従って、異常発生した通信回線に依存することなくマイクロプロセッサ110aを再起動することができると共に、通信に関する異常検出信号は複数回の通信エラーによって発生するものであるのに対し、ウオッチドグタイマエラーが発生すると直ちに異常記憶や再起動が行われることになり、異常処置に対する重み付けを変えて報知することができる特徴がある。
また、マイクロプロセッサ110aの一時的なノイズ誤動作であって、直ちに正常再起動されたような場合であっても異常発生した事実が明確となり、保守点検を促すことができる特徴がある。
【００６２】
また、実施の形態１による電子制御装置100aの上記第二の制御回路部は、更に駆動停止手段132aと解除手段とを備え、
上記駆動停止手段132aは上記異常発生記憶手段131aが異常発生を記憶しているときに作用して、上記電気負荷群中の一部の特定電気負荷の駆動を禁止するゲート回路とし、上記解除手段は電源スイッチ105bの再投入等による人為的操作によって上記異常発生記憶手段131aによる異常記憶信号を初期化する手段となっている。
従って、一時的なノイズ誤動作であって、直ちに正常再起動されたような場合であっても、安全に関わる特定電気負荷の駆動を停止して安全性を向上すると共に、人為的操作によって正常運転状態に復帰させることができる特徴がある。
【００６３】
実施の形態２．
図８は、この発明の実施の形態２による電子制御装置の全体の構成を示すブロック図である。
前述の実施の形態１による電子制御装置の通信制御回路部120aが論理回路を用いた集積回路素子で構成されているのに対して、本実施の形態による電子制御装置は、通信制御回路部となる補助ＣＰＵ120bを備えていること、および第一の制御回路部に対して不定期送信手段が追加されていることが主要な相違点となっている。
以下、図１に示した実施の形態１による電子制御装置との相違点を中心に説明する。
図８において、100bは第一の制御回路部210aと第二の制御回路部210bによって構成された電子制御装置、110bはメインＣＰＵとなるマイクロプロセッサ、115bは該メインＣＰＵと協働するフラッシュメモリ等の不揮発プログラムメモリであり、上記プログラムメモリ115bには入出力制御手段となるプログラムや通信制御手段となるプログラムのほか、後述の補助ＣＰＵ120bに対する暴走監視手段となるプログラム書き込まれている。
116bは演算処理用のＲＡＭメモリであり、該ＲＡＭメモリには後述の第一の加減算手段の現在値データや、前記第一・第二の電気負荷群104a・104bに対する出力設定データ、或いは後述の返信待ちコマンドデータや上記第二の制御回路部210bから報告された間接入力情報やステータス情報などの監視入力データが書き込まれるようになっている。
120bは補助ＣＰＵとなるマイクロプロセッサ、125は該補助ＣＰＵと協働する補助プログラムメモリであり、該補助プログラムメモリには第二の制御回路部210bにおける入出力制御手段となるプログラムや自己診断プログラム、或いは通信制御プログラムなどが
格納されている。
【００６４】
126bは補助ＲＡＭメモリであり、該補助ＲＡＭメモリには後述する第二の加減算手段の現在値データや、上記メインＣＰＵ110bから転送された第二の電気負荷群104bに対する出力設定データや定期報告許可信号、或いは後述の未処理コマンドデータのほか、メインＣＰＵ110bへ送信するための報告データ、ステータス情報、選択データなどが書き込まれるようになっている。
なお、上記メインＣＰＵ110bは補助ＣＰＵ120bが発生するウオッチドグクリヤ信号WD2のパルス幅を監視して、該パルス幅が所定値を超過しているときにリセットパルス信号RST2を発生するようになっている。
131bは計数入力とリセット入力とカウントアップ出力とを有する計数記憶回路、138bは前記ウオッチドグタイマ130が発生するリセットパルス信号RST1と上記補助ＣＰＵ120bが発生する第二の異常検出信号ER2に対する論理和素子であり、該論理和素子の出力によってメインＣＰＵ110bがリセットされて再起動されるようになっている。
139bは上記メインＣＰＵ110bが発生する第一の異常検出信号ER1とリセットパルス信号RST2に対する論理和素子、140bは前記ウオッチドグタイマ130が発生するリセットパルス信号RST1と上記論理和素子139bの出力に対する論理和素子であり、該論理和素子の出力によって上記補助ＣＰＵ120bがリセットされて再起動されるようになっている。
【００６５】
141bは上記論理和素子138bと139bの出力を入力とする論理和素子であり、該論理和素子の出力は上記計数記憶回路131bの計数入力端子に接続されている。
なお、上記計数記憶回路131bは上記リセットパルス信号RST1・RST2や第一・第二の異常検出信号ER1・ER2の動作回数を計数記憶して、該計数値が所定値以上となったときに前記警報・表示器108を駆動すると共に、前記電源スイッチ105bが閉路したときには電源検出回路135によって計数記憶値がリセットされるようになっている。
132bはゲート素子である駆動停止手段、137は補助マイクロプロセッサ120bが発生する駆動出力DR2から上記駆動停止手段132bを介して負荷電源リレー107aを駆動する反転駆動素子であり、該負荷電源リレーは駆動出力DR2が発生していると共に、計数記憶回路131bがカウントアップしていない時に作動するようになっている。
なお、上記補助ＣＰＵ120bは駆動出力DR1を発生して電源リレー106aの動作保持を行うと共に、第二の異常検出信号ER2やウオッチドグクリア信号WD2を発生するようになっている。
【００６６】
図９は、図８に示した電子制御装置の通信制御動作を説明するためのブロック図であり、図９を用いて、前述の実施の形態１による電子制御装置との相違点を中心に本実施の形態による電子制御装置の通信制御ブロックについて説明する。
図９において、204aは親局が子局に対して読出要求を行うときに親局から子局に送信される不定期送信手段、204bは該不定期送信手段による通信パケットを受信した子局側で実行される第二の通信エラー判定手段であり、前記未処理データテーブル203bには上記判定手段204bの判定結果として受信失敗NACK又は報告返信しなければならない返信情報のアドレスが返信用コマンドと共に格納されるようになっている。
205aは子局側で入力情報を読出すブロック、204cは子局から親局に返信される報告返信手段であり、該報告返信手段は上記未処理データテーブル203bに残された最も早い時期に格納された先頭返信用コマンドデータに対応したものであって、報告返信手段204cによる通信パケットの送信に伴って上記未処理データテーブル203b内の先頭返信用コマンドデータは削除されるようになっている。
なお、上記未処理データテーブル203bには前記定期送信パケット201aに対応した返信用コマンドデータと、上記不定期送信パケット204aに対応した返信用コマンドデータと前記の定期報告パケット206aに対応した定期報告用コマンドデータとが合成されて発生順に格納され、先入れ・先出しの原則で古いものから順次返信が実行されるようになっている。
【００６７】
同様に、上記返信待ちデータテーブル203aには上記定期送信パケット201aや不定期送信パケット204aを送信したときに、送信コマンドデータが順次格納されるようになっている。
204dは子局からの返信データを受信した親局側で実行される第一の通信エラー判定手段、204eは再送要求手段であり、上記判定手段204dが正常受信の判定であったときには上記返信待ちデータテーブル203aに格納されている先頭コマンドデータが削除されると共に、後述の入力情報格納手段206cによって上記報告返信パケット204cで指定されたアドレスに対する入力情報が格納保存されるようになっている。
また、上記判定ブロック204dが子局側の受信失敗データNACKを正常受信したときや、判定ブロク204dが返信データに対する受信異常の判定を行ったときには、上記再送要求手段204eに基づいて不定期送信パケット204aによって再送処理が行われ、該再送処理によって上記返信待ちデータテーブル203a内の旧保存データは削除されて、再送された送信コマンドデータが新たに格納されるよう構成されている。
206eは定期報告されたステータス情報の中に読出依頼フラグが含まれていたときに作用する読出要求手段であり、該読出要求手段206eに基づく不定期送信手段204aは選択データ205cが格納されている特定アドレスを指定することによって第二の制御回路部210b内の自己診断情報などの選択データを読み出すことができるようになっている。
また、上記判定手段206bが受信異常の判定であったときにも、上記読出要求手段206eによる読出確認が可能となっているが、実際には次回の定期報告を待ったうえで依然として受信異常であるときに読出確認を行うようになっている。
【００６８】
図10は、図８に示した実施の形態２の電子制御装置におけるシリアル通信のパケット構成図を示したものであり、図１に示した実施の形態１の電子制御装置に対して追加された不定期送信パケットについて説明する。              
図10において、204aは親局から子局に対して、各種データの読出要求（子局→親局への読出）をする場合の不定期送信手段となる通信パケットであり、読出要求に当たっては先ず親局→子局への不定期送信パケット204aが送信されて読出したいデータのアドレスが指定されるようになってる。
なお、上記不定期送信パケット204aは開始データ５５Ｈ・コマンド３０Ｈ・読出先アドレス・終了データＡＡＨ・チェックサムデータの５個のフレームによって構成されている。
204cは正常受信であった時に親局に返信される報告返信手段となる通信パケットであり、該報告返信パケットは開始データ２５Ｈ・読出データ１・読出データ２・読出先アドレス・終了データＡＡＨ・チェックサムデータの６個のフレームによって構成されている。
なお、上記読出先アドレスは読出データ１の格納先アドレスであり、読出データが８ビットデータの場合には、読出データ２は読出データ１に続く老番アドレスのデータとなっている。
また、読出先アドレスの読出データが16ビットデータである場合には、読出データ１は上位８ビット、読出データ２は下位８ビットのデータとなってる。
214cは異常受信であった時に親局に返信される確認返信手段となる通信パケットであり、該確認返信パケットは開始データ５５Ｈ・非認知データ７２Ｈ・読出先アドレス・終了データＡＡＨ・チェックサムデータの５個のフレームによって構成されている。
【００６９】
次ぎに、図１１および図１２のフローチャートに基づいて実施の形態２による電子制御装置の第一の制御回路部における通信制御動作について説明する。
なお、図11は主として第一の制御回路部210aにおける送信動作のフローを示し、図12は主として第一の制御回路部210aにおける受信動作のフローを示している。
図11において、500は定期的に活性化されるメインＣＰＵ110bの動作開始工程であり、該開始工程は図８の電源スイッチ105bが投入されたときと、メインＣＰＵ110bにリセットパルス信号RST1が供給されたときに活性化されると共に、後述の動作終了工程517に続いて循環動作するようになっている。
【００７０】
501は上記工程500に続いて作用し、後述の工程505で初回フラグがセットされているかどうかによって初回動作であるかどうかを判定する工程、502は該工程501の判定がYES（初回動作）であった時に作用し、第一の加減算手段208aの現在値を初期値「９」に設定する工程、503は該工程502に続いて作用し定期報告周期の上限値に対応した間隔タイマT1を起動する工程、504は該工程503に続いて作用し、図９における返信待ちデータテーブル203aの内容を削除する工程、505は該工程504に続いて作用し、図示しない初回フラグをセットする工程であり、上記初回フラグは図８の電源スイッチ105bが投入されたときとメインＣＰＵ110bにリセットパルス信号RST1が供給されたときにはリセットされるようになっている。       
506は上記工程501の判定がNO（初回動作ではない）であったとき、又は上記工程505に続いて作用し、第一の直並列変換器117が第二の直並列変換器127から送信されたシリアルデータを受信して並列変換が完了したことを示す受信フラグが作動したかどうかを判定する工程であり、該工程506の判定がYES（受信完了）したときは図12に示す工程540へ移行するようになっている。
【００７１】
510は上記工程506の判定がNO（受信フラグ未作動）であったときに作用し、上記工程503や後述の工程511や工程561（図12）で起動されたタイマＴ１がタイムアップしていないかどうかを判定する工程、511は該工程510の判定がＹＥＳ（タイムアップ）であったときに作用し、タイマＴ１を再起動する工程、512aは該工程511に続いて作用し、定期送信パケット211aによって定期報告許可を送信したときにセットされる図示しない許可送信フラグの動作状態を判定することによって定期送信許可済みであるかどうかを判定する工程、512bは該工程512aの判定がYESであって定期送信許可済みであったときに作用し、読出要求フラグをセットする工程、513は該工程512に続いて作用し、第一の加減算手段である演算手段ＣＮ１を６カウント加算する工程である。
514は上記工程513に続いて作用し、第一の加減算手段である演算手段ＣＮ１の現在値が１１を超過していないかどうかを判定する工程、515は該工程514の判定がＹＥＳ（１１超過）であったとき、又は後述の工程522の判定がＹＥＳ（１１超過）であったときに作用して、第一の異常検出信号ER1のパルス出力を発生する工程、516は該工程515に続いて作用し、上記工程505でセットされた初回フラグをリセットする工程、517は上記工程514の判定がＮＯ（１１以下）であったとき、又は上記工程516に続いて作用する動作終了工程であり、該工程517に続いて上記動作開始工程500が循環作動するようになっている。
【００７２】
520は上記工程510の判定がＮＯ（タイマＴ１がタイムアップしていない）であったとき、又は上記工程512aの判定がＮＯであって定期報告を許可していないときに作用し、後述の工程539で書き込まれた返信待ちデータテーブル（図９の203a参照）の残留先頭データの保存時間が所定の返信応答時間Ｔを超過していないかどうかを判定する工程、521は該工程520の判定がＹＥＳ（タイムアウト）であったときに作用し、第一の加減算手段である演算手段ＣＮ１を６カウント加算する工程、522は該工程521に続いて作用し、第一の加減算手段である演算手段ＣＮ１の現在値が１１を超過していないかどうかを判定する工程、523は該工程522の判定がＮＯ（１１以下）であったときに作用し、再送要求フラグをセットする工程であり、該工程523に続いて前記動作終了工程517へ移行するようになっている。
なお、上記返信待ちデータテーブル203aは一定時間ごとに格納データが移動する複数段のシフトレジスタで構成されていて、該シフトレジスタに格納された返信待ちコマンドがオーバフローレジスタに移動したことによって上記工程520によるタイムアウト判定が行われるようになっている。
【００７３】
530は上記工程520の判定がＮＯ（タイムアウトしていない）であったときに作用し、上記工程512bや後述の工程542・564（図12）によって読出要求フラグがセットされているかどうかを判定する工程、531は該工程530の判定がＹＥＳ（読出要求有り）であったときに作用し、上記工程523又は後述の工程542・551（図12）によって再送要求フラグがセットされているかどうかを判定する工程、532aは該工程531の判定がＹＥＳ（再送要求あり）であったときに作用し既に送信されたいた旧読出要求を不定期送信パケット204aによって送信する工程、533aは該工程532aに続いて作用し、再送要求フラグをリセットする工程である。
532bは上記工程531の判定がＮＯ（再送要求なし）であったときに作用し、上記工程530で読出要求された今回の読出要求を不定期送信パケット204aによって送信する工程、533bは該工程532bに続いて作用し、読出要求フラグをリセットする工程、539は上記工程533a・533b又は後述の工程538・537bに続いて作用し、上記工程532a・532bや後述の工程537a・537bで送信されたコマンドを順次返信待ちデータテーブル203aに格納すると共に、シフトレジスタであるデータテーブルのシフト動作を行うことによって既存先頭コマンドを削除する工程であり、該工程539に続いて前記動作終了517へ移行するようになっている。
【００７４】
535は上記工程530の判定がＮＯ（読出要求なし）であったときに作用し、定期送信パケット201aによって定期送信を行う時期であるかどうかを判定する工程、536は該工程535の判定がＹＥＳ（定期送信時期）であったときに作用し、上記工程523又は後述の工程542・551（図12）によって再送要求フラグがセットされているかどうかを判定する工程、537aは該工程536の判定がＹＥＳ（再送要求あり）であったときに作用し既に送信されていた送信コマンドに基づいて定期送信パケット201aを送信する工程、538は該工程537aに続いて作用し、再送要求フラグをリセットする工程である。
537bは上記工程536の判定がＮＯ（再送要求なし）であったときに作用し、今回の定期送信パケット201aを送信する工程であり、上記工程535の判定がＮＯ（定期送信時期ではない）であったときには前記の動作終了工程517へ移行するようになっている。
【００７５】
図12において、540は前記工程506（図11）の判定がＹＥＳ（受信フラグ作動）であったときに作用し、受信データのサムチェックを行う工程である。              
なお、各送受信パケットには開始データSTXから終了データETXまでの各フレームデータを全てバイナリ加算してその補数値を格納するチェックサムのフレームが付加されていて、開始データSTXからチェックサムデータまでの全てのフレームデータのバイナリ加算を行ってこれが正常値００Ｈとなるかどうかを判定するのがサムチェックである。
541は上記工程540に続いて作用し、サムチェックの結果としてエラーがあったかどうかを判定する工程、542は該工程541の判定がＹＥＳ（エラー有り）であったときに作用し、再送要求フラグ又は読出要求フラグをセットする工程、543は該工程542に続いて作用しエラーのあった受信データを削除する工程、544は該工程543に続いて作用し、第一の加減算手段である演算手段ＣＮ１に３カウントを加算する工程である。
なお、上記工程542において受信したデータが定期送信に対する確認返信パケットであったか、不定期送信パケットに対する報告返信パケットであったか、或いは定期報告パケットであったかの区分ができないときは再送要求フラグや読出要求フラグはセットしないようになっている。
【００７６】
545は上記工程544に続いて作用し、第一の加減算手段である演算手段ＣＮ１の現在値が１１を超過していないかどうかを判定する工程、546は該工程545又は後述の工程553の判定がＹＥＳ（１１超過）であったときに作用して、第一の異常検出信号ER1のパルス出力を発生する工程、547は該工程546に続いて作用し、前記工程505（図11）でセットされた初回フラグをリセットする工程、548は上記工程545の判定がＮＯ（１１以下）であったときに作用し所定時間の待機を行う工程であり、上記工程547に続いて前記動作終了工程517へ移行して、続いて前記動作開始工程500が循環作動するようになっている。
550は上記工程541の判定がＮＯ（サムチェックエラー無し）であったときに作用し、子局から正常受信したデータが子局での受信失敗（ＮＡＣＫ）に関するデータではないかどうかを判定する工程、551は該工程550の判定がＹＥＳ（受信失敗）であったときに作用し、再送要求フラグをセットする工程、552は該工程551に続いて作用し、第一の加減算手段である演算手段ＣＮ１に３カウントを加算する工程、553は該工程552に続いて作用し、第一の加減算手段である演算手段ＣＮ１の現在値が１１を超過していないかどうかを判定する工程であり、該工程553の判定がYES（１１超過）であるときには上記工程546へ移行するようになっている。
【００７７】
560は上記工程550の判定がＮＯ（受信失敗では無い）であったときに作用し、受信したデータが定期報告パケットによる子局からの定期報告であったかどうかを判定する工程、561は該工程560の判定がＹＥＳ（定期報告受信）であったときに作用し、報告間隔タイマＴ１を再起動する工程、562は該工程561に続いて作用し、第一の加減算手段である演算手段ＣＮ１に１カウントの減算を行う工程、563は該工程562に続いて作用し、定期報告されたデータの中に読出依頼フラグがセットされているかどうかを判定する工程、564は該工程563の判定がＹＥＳ（読出依頼あり）であったときに作用し、読出要求フラグをセットする工程、565は上記工程563の判定がＮＯ（読出依頼なし）であったとき、又は上記工程564に続いて作用し、受信した定期報告データを監視入力データとして前記ＲＡＭメモリ116bに格納保存する工程、566は上記工程553の判定がＮＯ（１１以下）であるとき、又は上記工程548又は工程565又は後述の工程574に続いて作用し、送信       許可制御信号の論理レベルを反転する工程であり、該工程566に続いて前記動作終了工程517へ移行するようになっている。
なお、上記工程563における読出依頼フラグは図13の工程608によって子局側でセットされるものである。
【００７８】
570は上記工程560の判定がＮＯ（定期報告の受信ではない）であったときに作用し、確認返信の受信であったかどうかを判定する工程、571は該工程570の判定がＮＯ（定期送信に対する確認返信ではなく不定期送信に対する報告返信である）であったときに作用し、子局から返信報告された不定期読出データを前記ＲＡＭメモリ116bに格納する工程、572は該工程571に続いて作用し、前記工程512b（図11）や上記工程542・564でセットされた読出要求フラグをリセットする工程、573は上記工程570の判定がＹＥＳ（定期送信に対する正常受信の確認返信）であったとき、又は上記工程572に続いて作用し、第一の加減算手段である演算手段ＣＮ１に１カウントの減算を行う工程、574は該工程573に続いて作用し、前記工程539で格納された返信待ちデータテーブル203aの中から返信されたコマンドを消去する工程であり、該工程574に続いて上記工程566へ移行するようになっている。
【００７９】
以上の動作を概括的に説明すると、図11において502は第一の加減算手段である演算手段ＣＮ１の現在値を初期値９に設定する第一の初期化手段、510は定期報告の受信間隔監視手段となる第一の通信エラー判定手段、515は第一の異常検出信号ER1を発生する第一の異常発生確定手段、520は返信遅延監視手段となる第一の通信エラー判定手段、524は工程513・521によって構成された第一の加減算手段、532aは再送要求に対する不定期送信パケットの再送手段、532bは読出要求による不定期送信手段、537aは定期送信に対
する再送手段、537bは定期送信手段である。
また、図12において540はビット情報監視手段である第一の通信エラー判定手段、546は第一の異常検出信号ER1を発生する第一の異常発生確定手段、566は送信許可制御信号発生手段、575は工程544・552・562・573によって構成された第一の加減算手段となっている。
【００８０】
次ぎに、図１３および図１４のフローチャートに基づいて実施の形態２による電子制御装置の第二の制御回路部における通信制御動作について説明する。
なお、図13は主として第二の制御回路部210bにおける補助ＣＰＵ120bの受信動作に関する制御フローを示し、図14は主として第二の制御回路部210bにおける補助ＣＰＵ120bの送信動作に関する制御フローを示している。
図13において、600は定期的に活性化される補助ＣＰＵ120bの動作開始工程であり、該開始工程は図８の電源スイッチ105bが投入されたときと、リセットパルス信号RST2が供給されたときに活性化されると共に、後述の動作終了工程635に続いて循環動作するようになっている。
【００８１】
601は上記工程600に続いて作用し、後述の工程605で初回フラグがセットされているかどうかによって初回動作であるかどうかを判定する工程、602は該工程601の判定がYES（初回動作）であった時に作用し、第二の加減算手段208bの現在値を初期値「９」に設定する工程、603は該工程602に続いて作用し、定期送信周期の上限値に相当する間隔タイマT2を起動する工程、604は該工程603に続いて図９における未処理データテーブル203bの内容を削除する工程、605は該工程604に続いて作用し、図示しない初回フラグをセットする工程であり、上記初回フラグは図８の電源スイッチ105bが投入されたときと補助ＣＰＵ120bにリセットパルス信号RST2が供給されたときにはリセットされるようになっている。
【００８２】
606aは上記工程601の判定がＮＯ（初回動作では無い）であったとき、又は上記工程605に続いて作用し、図10の定期送信パケット211aを受信して定期報告が許可されているかどうかを判定する工程、607aは該工程606aの判定がYES（定期報告許可）であったときに作用し、前回報告から所定時間が経過した定期報告時期であるかどうかを判定する工程、607bは該工程607aの判定がYES（定期報告時期到来）であったときに作用し、図９の未処理データテーブル203bに定期報告コマンドを格納する工程となっている。
607cは上記工程606aの判定がNO（定期報告未許可）であったとき、又は上記工程607aの判定がNO（定期報告時期未到来）であったとき、又は上記工程607bに続いて作用し、補助ＣＰＵ120bによる入出力の自己診断等によって異常が検出され、これを親局に緊急報告したいなどの要求があるかどうかの判定工程、607dは該工程607cの判定がＹＥＳ（緊急報告データ有り）であったときに作用し、特定アドレスの選択データメモリに報告したい異常発生入出力番号や異常コード番号等のデータ内容を書き込んでおく工程、608は該工程607dに続いて作用し、読出依頼フラグをセットする工程、609は上記工程607cの判定がＮＯ（緊急報告データ無し）であったとき、又は上記工程608に続いて作用し、送信許可制御信号207aの論理レベルが反転して親局への送信許可が出されているかどうかを判定する工程である。
なお、上記工程609の判定がYES（送信許可信号変化あり）のときには図14の工程640へ移行するようになっている。
【００８３】
610は上記工程609の判定がＮＯ（送信許可なし）であった時に作用し、第二の直並列変換器127が第一の直並列変換器117から送信されたシリアルデータを受信して並列変換が完了したことを示す受信フラグが作動したかどうかを判定する工程である。
611は上記工程610の判定がＹＥＳ（受信フラグ作動）であったときに作用し、親局から受信した一連の受信データをレジスタＤに仮格納する工程である。
612は上記工程610の判定がNO（未受信）であったときに作用し、上記工程603や後述の後述の工程622・631で起動された受信間隔監視用タイマＴ２がタイムアップしたかどうか判定する工程であり、該工程612の判定がNO（未経過）であったときには上記工程609へ復帰するようになっている。
613は上記工程611に続いて作用し、上記工程611によって受信した一連の受信データのサムチェックを行う工程、614は該工程613に続いて作用し、受信データに異常があったかどうかを判定する工程、615は該工程614の判定がＮＯ（正常）であった時に作用し、第二の加減算手段である演算手段ＣＮ２に１カウントの減算を行う工程、616は該工程に続いて作用し、上記工程611による受信データが定期送信パケット201aによる出力設定であったか不定期送信パケット204aによる読出要求であったかを判定する工程である。
【００８４】
620は上記工程616の判定が読出要求であった時に作用し、図10の不定期送信パケット204aによる読出要求コマンド３０Ｈとアドレスを一時記憶する工程、621は上記工程616の判定が出力設定であった時に作用し、図10の確認返信パケット201cによるＡＣＫ・６１Ｈとアドレスを一時記憶する工程、622は該工程621に続いて作用し、上記工程611で得られた出力設定データを指定されたアドレスのメモリに格納すると共に、受信間隔監視用タイマT2を再起動する工程である。
623は上記工程614の判定YES（受信データ異常）であった時に作用し、第二の加減算手段である演算手段ＣＮ２に３カウントの加算を行う工程、624は該工程623に続いて作用し、第二の加減算手段である演算手段ＣＮ２の現在値が11を超過していないかどうかを判定する工程、625は該工程624の判定がＮＯ（11以下）であった時に作用し、ＮＡＣＫ・８２Ｈとアドレスを一時記憶する工程であり、上記工程620、622、625に続いて前記動作終了工程635へ移行するようになっている。
【００８５】
626は上記工程607b・620・621・625によって構成された工程ブロックであり、該工程ブロックは図９における未処理データテーブル203bに格納される報告・返信コマンドデータとなっている。
なお、上記工程625では読出要求又は出力設定に対応したＮＡＣＫ返信コードを分離していないが、図10に示すとおり開始データSTXを注目することによって６２Ｈ又は７２Ｈで分離することも可能である。
630は上記工程612の判定がＹＥＳ（定期送信データの受信間隔過大）であったときに作用し、第二の加減算手段である演算手段ＣＮ２に６カウントの加算を行う工程、631は該工程630に続いて作用し、受信間隔タイマＴ2を再起動する工程、632は該工程631に続いて作用し、第二の加減算手段である演算手段ＣＮ２の現在値が11を超過していないかどうかを判定する工程、633は該工程632の判定がＹＥＳ（11超過）であったとき、又は上記工程624の判定がＹＥＳ（11超過）であったときに作用し、第二の異常検出信号ER2のパルス出力を発生する工程、634は該工程633に続いて作用し、上記工程605でセットされていた初回フラグをリセットする工程であり、上記工程632の判定がＮＯ（11以下）であったとき、又は上記工程634に続いて前記動作終了工程635へ移行するようになっている。
【００８６】
図14において、640は前記工程609（図13）の判定がＹＥＳ（送信許可あり）であった時に作用し、前記工程ブロック626において未処理データテーブル203bに格納された報告・返信コマンドがあるか否かを判定する工程、641は該工程640の判定がＹＥＳ（報告・返信コマンドあり）であったときに作用し、上記未処理データテーブル203bに格納された報告・返信コマンドを先入れ先出し方式で読出す工程、642は該工程641に続いて作用し、上記工程641で読み出された報告・返信コマンドが前記工程607bで格納された定期報告コマンドであったかどうかを判定する工程、643は該工程642の判定がYES（定期報告コマンド）であった時に作用し、図10の定期報告パケット206aを送信する工程、644は該工程643に続いて作用し、次回に定期報告するデータのアドレスを歩進する工程であり、該工程644に続いて前記動作終了工程635へ移行するようになっている。
650は上記工程642の判定がNO（定期報告コマンドではない）であったときに作用し、上記工程641で読み出された報告・返信コマンドが前記工程620で格納された読出要求コマンドであったかどうかを判定する工程、651は該工程650の判定がＹＥＳ（読出要求）であった時に作用し、指定されたアドレスのメモリに関する読出データを該当アドレスと共に報告返信する工程である。
【００８７】
652は上記工程651に続いて作用し、工程651で報告返信されたデータのアドレスが前記工程607dでデータが書込みされた選択データメモリのアドレスであったかどうかを判定する工程、653は該工程652の判定がＹＥＳ（選択データメモリ）であったときに作用し、前記工程608でセットされた読出依頼フラグをリセットする工程であり、上記工程652の判定がＮＯ（選択データメモリでは無い）であったとき、又は上記工程653に続いて前記動作終了工程635へ移行するようになっている。
【００８８】
660は上記工程650の判定がＮＯであって読出要求ではないとき、又は読出要求であるかもしれないが受信失敗であった時に作用し、上記工程641で読み出された報告・返信データが前記工程621で格納されたACK-W（定期送信に対する正常受信）であったか、又は前記工程625で格納されたNACKであったかを判定する工程、661は該工程660の判定がＹＥＳ（ACK-W)であった時に作用し、認知データＡＣＫと該当アドレスを返信する工程、662は上記工程660の判定がＮＯ（NACK）であった時に作用し、非認知データNACKと該当アドレスを返信する工程であり、上記工程640の判定がＮＯ（返信データなし）であった時や上記工程661・662に続いて前記動作終了工程635へ移行するようになっている。
なお、663は上記工程661・662によって構成された工程ブロックであり、該工程ブロックは図10における確認返信パケット201c・211c・214c・221cの送信に相当し、上記工程651は図10の報告返信パケット204cの送信に相当し、上記工程643は図10の定期報告パケット206aの送信に相当している。
【００８９】
以上の動作を概括的に説明すると、図13において602は第二の加減算手段である演算手段ＣＮ２の現在値を初期値９に設定する第二の初期化手段、608は子局が親局に対して特定アドレスの選択データメモリの内容を読出依頼するための読出依頼設定手段、612は定期送信パケットの受信間隔監視手段である第二の通信エラー判定手段、613は親局から送信されたデータに関するビット情報監視手段である第二の通信エラー判定手段、633は第二の異常検出信号ER2を発生する第二の異常発生確定手段、636は工程615・623・630によって構成された第二の加減算手段となっている。
また、図14において、643は定期報告パケットを送信する定期報告手段、651は読出要求に対する報告返信パケットを送信する報告返信手段、663は正常受信又は受信失敗の確認返信パケットを送信する確認返信手段となっている。
【００９０】
図11〜図14のフローチャートの説明を踏まえて、図８・図９・図10について概括的に作用動作を説明する。
図８において、メインＣＰＵ110bは第一・第二の入力センサ群102a・102bと第一・第二のアナログセンサ群103a・103bを入力信号とし、不揮発プログラムメモリ115bに格納された制御プログラムや制御定数に基づいて第一・第二の電気負荷群104a・104bを制御するが、上記第二の入力センサ群102bと第二のアナログセンサ群103bと第二の電気負荷群104bは第一・第二の直並列変換器117・127を介して間接的にメインＣＰＵ110bとシリアル交信するようになっている。
なお、図８で示した実施例ではアナログ出力が取扱われていないが、必要に応じてメータ表示用のＤＡ変換器を間接出力として搭載することもできる。
【００９１】
第一の制御回路部210aにおいて第一の異常検出信号ER1が発生すると、図11の工程516や図12の工程547で初回フラグがリセットされてから動作終了工程517へ移行するので、再度動作開始工程500へ移行したときには工程502〜505によって第一の制御回路部210a自体の初期化が行われるようになっている。
一方、第一の異常検出信号ER1によって第二の制御回路部210bのリセット入力端子RST2にリセットパルス信号が入力されることによって、相手方である第二の制御回路部210bも初期化・再起動されることになる。
同様に、第二の制御回路部210bにおいて第二の異常検出信号ER2が発生すると、図13の工程634で初回フラグがリセットされてから動作終了工程635へ移行するので、再度動作開始工程600へ移行したときには工程602〜605によって第二の制御回路部210b自体の初期化が行われるようになっている。
一方、第二の異常検出信号ER2によって第一の制御回路部210a内のメインＣＰＵ110bのリセット入力端子RST1にリセットパルス信号が入力されることによって、相手方である第一の制御回路部210aも初期化・再起動されることになる。
【００９２】
第一・第二の制御回路部210a・210bはウオッチドグタイマ130のリセットパルス信号RST1によっても初期化・再起動されるようになっているが、第一・第二の異常検出信号ER1・ER2やリセットパルス信号RST1・RST2が発生すると、異常発生記憶手段である計数記憶回路131bがこれを計数記憶して所定計数値に到達すると警報・表示器108を作動させると共に、負荷電源リレー107aの作動を停止して一部の特定電気負荷に対する給電が停止される。
従って、ノイズ誤動作によってメインＣＰＵ110bが一時的に誤動作したような場合であれば、リセットパルスRST1によって自動的に再起動されることになるが、このような誤動作が頻発すると負荷電源リレー107aによる一部電気負荷の駆動停止が行われる。
但し、電源スイッチ105bを再投入すると計数記憶回路131bの異常記憶が解除されるので正常運転状態に回復することができるようになっている。
【００９３】
図９・図10において、この実施例における基本的な送受信通信パケットとしては、親局→子局への定期送信手段201aによる出力設定と、子局→親局への定期報告手段206aによる入力読出によって構成されている。
但し、誤った出力設定が行われないように親局→子局への送信に対しては、子局→親局への確認返信手段201cや211cによって受信確認パケットを返信するようになっている。
また、親局は不定期送信手段204aによる読出要求によって子局側のデータを読出しすることができると共に、子局側でも定期報告の中で読出依頼フラグを設定することによって特定アドレスの情報を読出要求によって読出してもらうように、積極的に働きかけることができるようになっている。
【００９４】
なお、親局が送信して子局がこの送信に対する返信を行うような往復通信のみであれば、親局は子局からの返信を待って次の送信を行うことによって通信の渋滞を回避することができる。
しかし、子局側が親局の指示なしで親局に対して定期報告の送信を行おうとすれば、上り通信に渋滞が発生することになる。
未処理データテーブル203bはこのような渋滞が発生した時に、未返信情報の待ち行列を作って、順次返信を行うことによって、適時に定期送信や定期報告が行えるようにするためのものである。
また、下り通信のデータ量が多い運転開始時には子局からの定期報告は禁止して、メインＣＰＵ110bは初期設定データを集中的に送信し、適時に不定期送信パケットによって読出要求を行って間接入力情報の読出を行うことができるように構成されている。
【００９５】
以上の説明で明らかなとおり、実施の形態２による電子制御装置100bは、第一の制御回路部210aとして入出力制御手段と通信制御手段とを有するプログラムメモリ115bと、演算処理用ＲＡＭメモリ116bと、上記プログラムメモリ115bと協働するマイクロプロセッサ110bと、第一の直並列変換器117とを備え、第二の制御回路部210bとして少なくとも監視・制御信号の交信を行うための通信制御回路部となる補助ＣＰＵ120bと、該補助ＣＰＵと協働するプログラムメモリ125とデータメモリとなるＲＡＭメモリ126bと、第二の直並列変換器127とを備え、上記第一・第二の直並列変換器を介して相互に監視・制御信号のシリアル交信を行うように構成されていて、上記第一の制御回路部210aは、更に定期送信手段201aと送信許可制御信号発生手段207aとを備えると共に、上記第二の制御回路部210bは更に確認返信手段201cと定期報告手段206aと未処理データテーブル203bとを備えている。
【００９６】
上記定期送信手段201aは、上記第一の制御回路部210aから第二の制御回路部210bに対して定期的に制御出力データや定数設定データを送信し、第二の制御回路部210bにおいて正常受信した出力・設定データを上記データメモリであるＲＡＭメモリ126bに格納する書込設定手段となっている。
上記確認返信手段201cは、上記第二の制御回路部210bが上記定期送信データを正常受信又は受信失敗したかどうかの確認返信を行って、受信失敗であれば再送要求手段201eによって第一の制御回路部210aから第二の制御回路部210bへの再送処理要求が行われる通信手段となっている。
上記定期報告手段206aは、上記第二の制御回路部210bから第一の制御回路部210aに対して監視入力データとステータス情報を定期報告し、第一の制御回路部210aが正常受信した当該定期報告データを上記ＲＡＭメモリ116bに格納する入力読出手段となっている。
【００９７】
上記未処理データテーブル203bは、上記第二の制御回路部210bに設けられ、上記定期報告を行うためのコマンドデータと確認返信を行うためのコマンドデータを順次保存すると共に、第一の制御回路部210aへの定期報告と確認返信データを送信したときに当該保存コマンドデータを順次消去するよう構成された先入れ先出し構造の受信側コマンドメモリとなっている。
上記送信許可制御信号発生手段207aは、上記第一の制御回路部210aから第二の制御回路部210bへの制御信号送出手段であって、該信号を受信した第二の制御回路部210bは上記未処理データテーブル203b内の最先入れ先頭コマンドの送信を実行開始すると共に、該先頭コマンドが定期報告である場合には最新の監視入力データとステータス情報を付加して送信する手段となっていて、上記未処理データテーブル203bは上記送信許可制御信号発生手段207aの信号発生の遅延や確認返信と定期報告の輻輳に対する送信待機を行って通信渋滞を回避するようになっている。
【００９８】
従って、実施の形態１の場合と同様に、第一の制御回路部側からの要求がなくても第二の制御回路部は自発的に定期報告を行うことができるようになっているが、その定期報告は第一の制御回路部が発生する送信許可制御信号に基づいて行われるので、第一の制御回路部に対する通信制御負担を軽減することができる。
また、第一の制御回路側の輻輳状況によって送信許可制御信号の発生が遅れたり、確認返信と定期報告が略同時刻に発生したような場合に、未処理データテーブルによって送信待機を行って通信渋滞を回避することができるので、第一の制御回路部の通信制御負担を更に軽減することができる。
しかも、第一の制御回路に対しては定期報告の送信時点における最新の情報を送信することができる。
【００９９】
また、実施の形態２による電子制御装置100bの上記送信許可制御信号発生手段207aは、上記第一の制御回路部210aが第二の制御回路部210bから定期報告又は確認返信データを受信する都度に論理レベルが交互に反転する制御信号を発生するようになっている。
従って、第二の制御回路部210bは第一の制御回路部210aに対して送信を行ってから、所定時間後における送信許可制御信号の論理レベルの変化の有無を監視することによって、相手側の受信状態を探知することができる。
【０１００】
また、実施の形態２による電子制御装置100bの上記第一の制御回路部210aは、更に定期報告許可手段211aを備え、
該定期報告許可手段211aは上記第二の制御回路部210bに設けられた所定アドレスのメモリに対して上記定期送信手段201aによって送信され、第二の制御回路部210bが上記定期報告を送信することを許可するための指令データを格納する手段であると共に、定期報告が許可されているときには上記定期送信に対する正常確認返信201cは定期報告206aの送信によって代替されるようになっている。
従って、運転開始時で親局となる第一の制御回路部210aから子局となる第二の制御回路部210bに対する各種設定情報の下り通信が多いときには、定期報告206aを不許可にしておくことによって親局側の通信制御負担を軽減することができると共に、通常運転状態にあっては子局からの正常確認返信201cを省略して同様に親局側の通信制御負担を軽減することができる。
【０１０１】
また、実施の形態２による電子制御装置100bの上記第一の制御回路部210aは、更に不定期送信手段204aを備えると共に、上記第二の制御回路部210bは更に報告返信手段204cを備えている。
上記不定期送信手段204aは上記定期報告手段206aによる報告通信にエラーがあったときに摘要可能であって、上記第一の制御回路部210aが第二の制御回路部210bに対して指定アドレスの監視入力データを読出確認すると共に、上記定期送信手段201aによって書込設定された書込保存データを読出しチェックするためにも随時摘要される読出要求手段となっている。
上記報告返信手段204cは上記第二の制御回路部210bが上記不定期送信データを受信したことに対する確認返信として、指定されたアドレスの監視入力データ又は書込保存データの報告返信を行って、該報告返信に通信エラーがあれば第一の制御回路部210aに設けられた再送要求手段204eによって再度読出要求が行われる通信手段となっている。
上記報告返信手段204cに対する通信コマンドは一旦は上記未処理データテーブル203bに格納され、上記送信許可制御信号発生手段207aによる制御信号によって報告返信データと共に上記第一の制御回路部210aに送出されるようになっている。
従って、定期報告に対する確認返信や再送処理を省略しても、必要に応じて不定期送信手段による読出要求によって確認することができるので、常時の通信量を削減して通信制御の負担が軽減できる特徴がある。
また、定期送信手段201aによって書込設定された情報も適時に読出しチェックすることができる。
【０１０２】
また、実施の形態２による電子制御装置100bの上記第一の制御回路部210aは、更に返信待ちデータテーブル203aと再送手段532a・537aとを備え、上記返信待ちデータテーブル203aは上記第一の制御回路部210aが第二の制御回路部210bに対して定期送信手段201a及び不定期送信手段204aで送信した送信コマンドを順次保存すると共に、第二の制御回路部210bからの確認返信データ又は報告返信データを受信したときに当該保存コマンドを順次消去するよう構成された送信側コマンドメモリとなっている。
上記再送手段532a・537aは上記定期送信手段201a又は不定期送信手段204aに対する確認返信又は報告返信に通信エラーがあったとき、又は上記送信側コマンドメモリに格納された先頭送信コマンドが所定時間を超過しても消去されていないときに作用して、当該異常送信コマンドに基づく送信データを再度送信する手段とし、再度送信された送信コマンドは上記送信側コマンドメモリから削除・再格納され、先入れ先出し処理が行われるようになっている。
従って、確認返信があったかどうかの判定が容易であると共に、通信エラーが発生したときに再送処理するべきコマンドが容易に確定できる。
【０１０３】
また、実施の形態２による電子制御装置100bの上記第二の制御回路部210bは、更に読出依頼設定手段608を備え、
該読出依頼設定手段608は上記定期報告手段206aに包含されたステータス情報205bに読出依頼フラグを付加することによって、上記第二の制御回路部210bに設けられた特定アドレスの選択データメモリ205cの読出を依頼する手段であり、
上記第一の制御回路部210aは上記定期報告データに通信エラーがあったとき、又は上記読出依頼があったときに作用して、上記不定期送信手段204aによって定期報告内容や選択データメモリ205cの読出要求を行うことができるよう構成されている。
従って、第二の制御回路部210bは単に定期報告を行うだけでなく、必要に応じて選択データメモリ205cの内容を速やかに読出してもらうように働きかけることができるので、定期報告データの量を削減しながら、通信エラー以外の異常情報を速やかに第一の制御回路部210aに報告することができる。
【０１０４】
また、実施の形態２による電子制御装置100bの上記第一の制御回路部210aは、更に第一の通信エラー判定手段510・520・540と第一の加減算手段524・575と第一の異常発生確定手段515・546とを備えると共に、上記第二の制御回路部210bは更に、第二の通信エラー判定手段612・613と第二の加減算手段636と第二の異常発生確定手段633とを備えている。
上記第一・第二の通信エラー判定手段は該判定手段が設けられた側の制御回路部が他方の制御回路部から受信した定期・不定期の各種通信パケットに関する異常の有無、或いは受信するべき通信パケットが受信できない状態を判定する受信異常判定手段となっている。
上記第一・第二の加減算手段は上記受信異常判定手段が異常ありと判定したときには第二の変分値「３」を加算すると共に、受信異常判定手段が異常なしと判定したときには第一の変分値「１」を減算して相互に相殺するように現在値メモリに対する加減算補正を行い、異常なし判定が継続したときには所定の正常側限界値である現在値「０」において上記第一の変分値による減算補正を停止する演算手段となっている。              
上記第一・第二の異常発生確定手段は上記第一・第二の変分値の累積によって上記加減算手段の現在値が所定の異常側限界値「11」を超過したときに異常検出信号ER1・ER2を発生する比較手段となっている。
上記第二の変分値「３」は上記異常側限界値「11」と正常側限界値「０」との差である許容累積値「11」よりも小さな値として設定されていると共に、上記異常検出信号ER1・ER2の発生に応動して上記第一又は第二の制御回路部の初期化再起動が行われるようになっている。
従って、散発的・慢性的エラーに対して過敏な異常判定が行われない特徴があると共に、再送処理を続けても依然として通信エラーが発生するような場合には、第一の加減算手段の現在値が異常側限界値「11」を超過することによって異常判定がなされ、初期化・再起動が行われるので、許容される再送処理回数は正常通信が持続していたかどうかの過去の履歴によって合理的に規制できる。
【０１０５】
また、実施の形態２による電子制御装置100bの上記第一の制御回路部210aは、更に第一の初期化手段502を備えると共に、上記第二の制御回路部は更に第二の初期化手段602を備え、上記第一の初期化手段502は上記第一の異常発生確定手段が異常検出信号ER1を発生したことによって作用して、上記第一の加減算手段の現在値を運転開始時の所定の初期値「９」に再設定すると共に、上記異常検出信号ER1は上記第二の制御回路部210bに設けられた通信制御回路部である補助ＣＰＵ120bを初期化して再起動させるようになっている。
上記第二の初期化手段602は上記第二の異常発生確定手段が異常検出信号ER2を発生したことによって作用して、上記第二の加減算手段の現在値を運転開始時の所定の初期値
「９」に再設定すると共に、上記異常検出信号ER2は上記第一の制御回路部210aに設けられたマイクロプロセッサ110bを初期化して再起動させるようになっている。
上記第一・第二の初期化手段によって再設定される第一・第二の加減算手段の初期値
「９」は上記正常側限界値「０」から異常側限界値側「11」に接近した値となっている。
従って、異常発生している通信回線に依存することなく相手側の制御回路部を初期化することができると共に、再起動時には加減算手段の現在値を異常側限界値に接近させているので、起動直後の安全性を向上することができる。
【０１０６】
また、実施の形態２による電子制御装置100bの上記第一の通信エラー判定手段は、更にビット情報監視手段540と返信遅延監視手520段と受信間隔監視手段510とを備えると共に、上記第二の通信エラー判定手段は更に、ビット情報監視手段613と受信間隔監視手段612とを備えている。
上記ビット情報監視手段540・613は上記第一・第二の制御回路部間で交信されたシリアルデータに対するパリティチェック又はサムチェック等のビット情報の欠落・混入の有無を判定するビット異常判定手段となっている。
上記返信遅延監視手段520は上記第一の制御回路部210aが送信したデータに対する第二の制御回路部210bからの返信データが所定の返信応答時間を超過しても受信できないときに第一の制御回路部210aで異常判定を行う返信応答異常判定手段となっている。
上記受信間隔監視手段510・612は上記第一の制御回路部210aが発信する定期送信データ又は第二の制御回路部210bが発信する定期報告データに対する相手側制御回路部の受信間隔時間が所定値を超過しているときに異常判定を行う受信間隔異常判定手段とし、上記ビット情報監視手段と返信遅延監視手段と受信間隔監視手段との判定がいずれも異常判定ではないときに、上記第一・第二の加減算手段は第一の変分値「１」による減算補正を行うようになっている。
従って、多様な通信エラーの判定によって通信エラーの検出精度の向上と早期検出が可能になると共に、一対の加減算手段に集約して異常発生の確定が行われるので確度の高い異常判定が行える。
【０１０７】
また、実施の形態２による電子制御装置100bにおいて、上記ビット情報監視手段540・613の判定が通信異常であるときに上記加減算手段が加算又は減算する上記第二の変分値「３」は上記第一の変分値「１」よりも大きな値とすると共に、上記返信遅延監視手段520又は受信間隔監視手段510・612の判定が通信異常であるときに上記加減算手段が加算又は減算する変分値は上記第二の変分値「３」とは異なる値である第三の変分値「６」とし、しかも該第三の変分値は上記異常側限界値「11」と正常側限界値「０」との差である許容累積値「11」よりも小さな値として構成されている。
従って、多様な通信エラーの判定に重み付けを行ってを異常判定を行うことができると共に、返信遅延とか受信間隔過大等のタイムアウトエラーの判定閾値には、過剰な余裕時間を設定する必要がなく、実力に見合った判定時間を設定しておくことができるので、高精度のタイムアウト判定を行うことができる。
【０１０８】
また、実施の形態２による電子制御装置100bの上記第一の制御回路部210aは、更に直接入出力信号用インタフェース回路112a・114aを備えると共に、上記第二の制御回路部210bは更にウォッチドッグタイマ130と異常発生記憶手段131bとを備えている。
上記直接入出力信号用インタフェース回路は上記マイクロプロセッサ110bとバス接続され、該マイクロプロセッサ110bは上記直接入力信号用インタフェース回路112aを介して入力された直接入力信号と、上記第二の制御回路部210bに設けられた第二の直並列変換器127からシリアル通信によって受信した間接入力信号と、上記プログラムメモリ115bの内容とに応動して出力信号を発生して、上記直接出力信号用インタフェース回路114aに接続された第一の電気負荷群104aを駆動すると共に、上記第一・第二の直並列変換器
を介して第二の制御回路部210bへ間接出力信号を送信するよう構成されている。
上記ウォッチドッグタイマ130は上記マイクロプロセッサ110bが発生するパルス列であるウォッチドッグクリヤ信号WD1を監視して、該ウオッチドグクリヤ信号WD1のパルス幅が所定値を超過した時にリセットパルス信号RST1を発生する暴走監視タイマ回路とし、上記異常発生記憶手段である計数記憶回路131bは上記第一及び第二の異常検出信号ER1・ER2が発生したときと、上記ウオッチドグタイマ130によるリセットパルス信号RST1が発生したときに、当該異常検出信号又はリセットパルス信号を係数記憶して、警報・表示・印字・履歴保存等による報知手段108を作動させる異常記憶回路となっている。
上記ウオッチドグタイマ130がリセットパルス信号RST1を発生したときと、上記第二の異常検出信号ER2が発生したときには、上記マイクロプロセッサ110bが初期化・再起動されると共に、上記ウオッチドグタイマ130がリセットパルス信号RST1を発生したときと、上記第一の異常検出信号ER1が発生したときには、上記第二の制御回路部210bの通信制御回路部である補助ＣＰＵ120bが初期化・再起動されるようになっている。
従って、異常発生した通信回線に依存することなくメインＣＰＵ110bを再起動することができると共に、通信に関する異常検出信号は複数回の通信エラーによって発生するものであるのに対し、ウオッチドグタイマエラーが発生すると直ちに異常記憶や再起動が行われることになり、異常処置に対する重み付けを変えて報知することができる特徴がある。
また、マイクロプロセッサ110bの一時的なノイズ誤動作であって、直ちに正常再起動されたような場合であってもこれが継続すると異常発生した事実が明確となり、保守点検を促すことができる。
【０１０９】
また、実施の形態２による電子制御装置100bの上記第二の制御回路部210bは、更に補助ＣＰＵ120bを備えると共に、上記第一の制御回路部210aは更に該補助ＣＰＵ120bに対する暴走監視監視手段を備えている。
上記補助ＣＰＵ120bは該補助ＣＰＵと協働する補助プログラムメモリ125と演算処理用補助ＲＡＭメモリ126bと間接入出力信号用インタフェース回路122b・124bと第二の直並列変換器127と共に上記第二の制御回路部210bに内蔵されていて、上記間接入力信号用インタフェース回路122bを介して入力された信号に関連する間接入力信号を上記第二・第一の直並列変換器127・117を介して第一の制御回路部210aに送信すると共に、上記第一の制御回路部210aから上記第一・第二の直並列変換器117・127を介して受信した間接出力信号に関連した出力で上記間接出力信号用インタフェース回路124bに接続された第二の電気負荷群104bを駆動するマイクロプロセッサとなっている。
上記暴走監視手段は上記補助ＣＰＵ120bが発生するパルス列であるウォッチドッグクリヤ信号WD2を上記第一の制御回路部210aに設けられたメインＣＰＵとなるマイクロプロセッサ110bで監視して、該ウオッチドグクリヤ信号WD2のパルス幅が所定値を超過した時にリセットパルス信号RST2を発生する手段となっている。
上記暴走監視手段がリセットパルス信号RST2を発生したときと、上記ウオッチドグタイマ130がリセットパルス信号RST1を発生したときと、上記第一の異常検出信号ER1が発生したときには、上記補助ＣＰＵ120bが初期化・再起動されると共に、上記計数記憶回路131bが異常発生を計数記憶するように構成されている。
従って、異常発生した通信回線に依存することなく補助ＣＰＵ120bを再起動することができると共に、通信エラーの発生と暴走監視手段による暴走エラーの発生に対する異常処置の重み付けを変えて報知することができる特徴がある。
また、補助ＣＰＵ120bの一時的なノイズ誤動作であって、直ちに正常再起動されたような場合であってもこれが継続すると異常発生した事実が明確となり、保守点検を促すことができる。
【０１１０】
また、実施の形態２による電子制御装置100bの上記異常発生記憶手段131bは、計数記憶回路によって構成され、
該計数記憶回路は上記第一・第二の異常検出信号ER1・ER2とウオッチドグタイマ130又は暴走監視手段によるリセットパルス信号RST1・RST2に対する論理和出力を計数して、該計数値が所定値に到達したときに上記報知手段108を作動させるようになっている。
従って、ウオッチドグタイマ130や暴走監視手段による判定閾値はウオッチドグクリア信号WD1・WD2の実力周期に見合った厳密な値にして、正確な暴走判定が行えると共に、妄りに異常警報を行わないようにすることができる。
また、論理和手段を備えているので、暴走異常に起因する通信エラーが重複計上されない特徴がある。
【０１１１】
また、実施の形態２による電子制御装置100bの上記第二の制御回路部210bは、更に駆動停止手段132bと解除手段とを備え、
上記駆動停止手段132bは上記計数記憶回路131bの計数値が所定値以上であるときに作用して、上記電気負荷群の中の一部の特定電気負荷の駆動を禁止するゲート回路とし、
上記解除手段は電源スイッチ105bの再投入等による人為的操作によって上記計数記憶回路132bの現在値を初期化する手段となっている。
従って、一時的なノイズ誤動作であって、直ちに正常再起動されたような場合であっても、このような異常が頻発するときには安全に関わる特定電気負荷の駆動を停止して安全性を向上すると共に、人為的操作によって正常運転状態に復帰させることができる。
【０１１２】
なお、前述した実施の形態１あるいは実施の形態２による電子制御装置は、正常通信時には第一の変分値を減算し、通信異常発生時には上記第一の変分値よりも大きな値である第二の変分値を加算する加減算手段を備え、該加減算手段の現在値が所定閾値を超過したときに異常発生を確定するようにしたものであり、上記第二の変分値は上記閾値よりも小さな値に設定することによって、異常状態が自然回復する散発的・慢性的エラーに対しては過敏な異常判定を回避すると共に、致命的・継続的な障害に対しては過去の履歴状態に応じた再送処理を行ったうえで、速やかな異常判定を確定することができるものである。
しかし、加減算手段の構成の仕方としては、例えば下限値「-９」、初期値「０」、上限値「３」として、正常通信が継続すれば加減算手段の現在値は「-９」まで減少し、通信異常があれば現在値に対する加算が行われて、これが上限値「３」を超過すると異常発生を確定するようにしても良い。
また、加減算の方向を反転して、例えば正常側上限値「11」、初期値「３」、異常判定下限値「０」として、正常通信が継続すれば加減算手段の現在値は「11」まで増加し、通信異常があれば現在値に対する減算が行われて、これが下限値「０」未満になると異常発生を確定するようにしても良い。
【０１１３】
また、前述した実施の形態１あるいは実施の形態２による電子制御装置では、サムチェックエラーと返信遅延や受信間隔異常によるタイムアウトエラー等の各種通信エラーに対して、加減算手段が総合的に現在の危険状態を集計して、異常判定閾値までの余裕の多寡によって可能な再送処理回数も一元的に決定されるよう構成されている。
しかし、サムチェックエラーと返信遅延や受信間隔異常によるタイムアウトエラー等の各種通信エラーによって加減算手段の現在値を補正する変分値の重み付けは、実用対象用途によって経験的・統計的に決定され、求められる安全度合いに応じて決定されるものである。
従って、上記第一・第二の加減算手段で扱われる第一の変分値・第二の変分値・第三の変分値・正常側限界値・異常側限界値・初期値等の各種制御定数の一部又は全部、或いは上記第一の通信エラー判定手段において使用される返信応答時間や受信間隔時間の許容値等の各種制御定数の一部又は全部のデータはメインＣＰＵと協働する不揮発プログラムメモリから転送書込みし、必要に応じてこれらの定数の設定変更が行えるようにすることが望ましい。
【０１１４】
また、前述した実施の形態１あるいは実施の形態２による電子制御装置では、第一・第二の制御回路部が、いずれも外部接続された制御入力と制御出力を有するものとして説明されているが、例えば第二の制御回路部は外部入出力を一切持たず、第一の制御回路部に対する監視制御を目的と              したものであっても良い。
この場合、第一の制御回路部からは監視対象情報が第二の制御回路部に送信され、第二の制御回路部からは分析整理情報が第一の制御回路部に返信されると共に、監視結果に異常があればこれも補正用変分値として上記通信エラー判定用の加減算手段に代数加算するようにしても良い。
また、第二の制御回路部が第一の制御回路部に送信する間接入力信号は、第二の制御回路部に接続された第二の入力センサ群のON/OFF状態をそのまま送信するものとは限らず、第二の制御回路部において何等かの論理結合処理を行ったうえで間接入力信号として送信することができるものである。
【０１１５】
同様に、第一の制御回路部が第二の制御回路部に対して送信する間接出力信号は、第二の制御回路部に接続された第二の電気負荷群をそのまま駆動するものとは限らず、第二の制御回路部において何等かの論理結合処理を行ったうえで第二の電気負荷群を駆動するようにすることができる。
また、前述した実施の形態１あるいは実施の形態２による電子制御装置では、異常発生時にマイクロプロセッサを自動的に再起動して、なるべく装置の運転を継続するように配慮されていているが、異常発生時にはマイクロプロセッサを停止し、人為的操作が付加されてはじめて再起動することができるように変更することも可能である。
また、異常発生時の報知手段として、異常発生時刻を保存しておいて、外部ツールを接続して履歴情報を読出し表示することも可能である。
【産業上の利用可能性】
【０１１６】
この発明は、電気的に分割された親局（第一の制御回路部）と子局（第二の制御回路部）の間で定期送信・定期報告を適時に行いながら、通信異常処理が容易に行えるように構成されたシリアル通信回路を備えた電子制御装置に関するものであり、特に、親局側のマイクロプロセッサの通信制御に要する負担を軽減することができる車載用の電子制御装置に有用である。
【図面の簡単な説明】
【０１１７】
【図１】実施の形態１による電子制御装置の全体構成を示すブロック図である。
【図２】実施の形態１による電子制御装置の通信制御動作を説明するためのブロック図である。
【図３】実施の形態１による電子制御装置における通信パケットの構成を示す図である。
【図４】実施の形態１による電子制御装置の第一の制御回路部における送信動作を説明するためのフローチャートである。
【図５】実施の形態１による電子制御装置の第一の制御回路部における受信動作を説明するためのフローチャートである。
【図６】実施の形態１による電子制御装置の第二の制御回路部における受信動作を説明するためのフローチャートである。
【図７】実施の形態１による電子制御装置の第二の制御回路部における送信動作を説明するためのフローチャートである。
【図８】実施の形態２よる電子制御装置の全体構成を示すブロック図である。
【図９】実施の形態２による電子制御装置の通信制御動作を説明するためのブロック図である。
【図１０】実施の形態２による電子制御装置における通信パケットの構成を示す図である。
【図１１】実施の形態２による電子制御装置の第一の制御回路部における送信動作を説明するためのフローチャートである。
【図１２】実施の形態２による電子制御装置の第一の制御回路部における受信動作を説明するためのフローチャートである。
【図１３】実施の形態２による電子制御装置の第二の制御回路部における受信動作を説明するためのフローチャートである。
【図１４】実施の形態２による電子制御装置の第二の制御回路部における送信動作を説明するためのフローチャートである。
【符号の説明】
【０１１８】
100a、100b  電子制御装置          110a、110b  マイクロプロセッサ
120a  通信制御回路部              120b  補助ＣＰＵ（マイクロプロセッサ）
115a、115b  プログラムメモリ      116a、116b  演算処理用ＲＡＭメモリ
117   第一の直並列変換器          125   補助プログラムメモリ
126a  データメモリ                126b  補助ＲＡＭメモリ（データメモリ）
127   第二の直並列変換器          130   ウォッチドッグタイマ
131a  異常記憶回路                131b  計数記憶回路
132a、132b  ゲート回路（駆動停止手段）
200a、200b  第二の制御回路部
201a  定期送信手段（出力設定）    201b  第二の通信エラー判定手段
201d、204d、206b  第一の通信エラー判定手段
201c  確認返信手段（正常受信）    201e  再送要求手段
203a  返信待ちデータテーブル      203b  未処理データテーブル
204e  再送要求手段                206e  読出要求手段
207a  送信許可制御信号発生手段    208a  第一の加減算手段
208b  第二の加減算手段            209a  第一の異常発生確定手段
209b  第二の異常発生確定手段      210a  第一の制御回路部
210b  第二の制御回路部            302   第一の初期化手段
310   第一の通信エラー判定手段（受信間隔監視手段）
315 、515  第一の異常発生確定手段
320 、520  第一の通信エラー判定手段（返信遅延監視手段）
324 、524  第一の加減算手段
337a、532a、537a  再送手段
337b  定期送信手段（出力設定）
340 、540   第一の通信エラー判定手段（ビット情報監視手段）
346 、546   第一の異常発生確定手段
366 、566   送信許可制御信号発生手段
375 、575   第一の加減算手段      402   第二の初期化手段
412 、612   第二の通信エラー判定手段（受信間隔監視手段）
413 、613   第二の通信エラー判定手段（ビット情報監視手段）
433 、633   第二の異常発生確定手段  
435 、636   第二の加減算手段      443   定期報告手段（入力読出）
463   確認返信手段                502   第一の初期化手段
510   第一の通信エラー判定手段（受信間隔監視手段）
532b  不定期送信手段（読出要求）
537b  定期送信手段（出力設定）    602   第二の初期化手段
608   読出依頼設定手段            643   定期報告手段（入力読出）
651   報告返信手段                663   確認返信手段
【図１】
2005100281.tif 000003
【図２】
2005100281.tif 000004
【図３】
2005100281.tif 000005
【図４】
2005100281.tif 000006
【図５】
2005100281.tif 000007
【図６】
2005100281.tif 000008
【図７】
2005100281.tif 000009
【図８】
2005100281.tif 000010
【図９】
2005100281.tif 000011
【図１０】
2005100281.tif 000012
【図１１】
2005100281.tif 000013
【図１２】
2005100281.tif 000014
【図１３】
2005100281.tif 000015
【図１４】
2005100281.tif 000016