(57)【要約】【課題】アドレス時の放電遅れを短くして放電特性を安定化させるとともに、データ電極に印加する電圧を低く設定でき、信頼性の高いＰＤＰを提供することを目的とする。【解決手段】前面基板と背面基板２間でプライミング放電をさせるプライミング放電セル１６を有したＰＤＰであって、背面基板２において、データ電極１０およびプライミング電極１５を第１誘電体層１７、第２誘電体層１８で覆うとともに、主放電セル１２に対応する領域２０の第１誘電体層１７、第２誘電体層１８の全部または一部の誘電率を、ほかの領域の誘電率より大きくする。【選択図】図４
2005100735.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板上に互いに平行となるように配置された走査電極および維持電極と、
前記第１の基板に放電空間を挟んで対向配置される第２の基板上に前記走査電極および前記維持電極と交差する方向に配置したデータ電極と、
前記第２の基板上に前記走査電極および前記維持電極と平行に配置したプライミング電極と、
前記第２の基板上に前記走査電極および前記維持電極と前記データ電極とで形成される複数の主放電セルと、前記走査電極と前記プライミング電極とで形成される複数のプライミング放電セルを区画するように形成した隔壁とを有し、
前記データ電極を誘電体層で覆い、前記主放電セルに対応する領域の前記誘電体層の全部または一部の誘電率を、ほかの領域の前記誘電体層の誘電率より大きくしたことを特徴とするプラズマディスプレイパネル。
【請求項２】
プライミング電極がデータ電極よりも第１の基板に近づいて配置され、誘電体層が前記データ電極を覆う第１誘電体層と前記プライミング電極を覆う第２誘電体層とで構成されていることを特徴とする請求項１に記載のプラズマディスプレイパネル。
【請求項３】
主放電セルに対応する領域の第１誘電体層の誘電率が、ほかの領域の第１誘電体層の誘電率より大きいことを特徴とする請求項２に記載のプラズマディスプレイパネル。
【請求項４】
主放電セルに対応する領域の第２誘電体層の誘電率が、ほかの領域の第２誘電体層の誘電率より大きいことを特徴とする請求項２に記載のプラズマディスプレイパネル。
【請求項５】
主放電セルのデータ電極に対応する領域の誘電体層の全部または一部の誘電率が、ほかの領域の誘電体層の誘電率よりも大きいことを特徴とする請求項１から請求項４のいずれかに記載のプラズマディスプレイパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルに関する。
【背景技術】
【０００２】
ＡＣ型として代表的な交流面放電型プラズマディスプレイパネル（以下、ＰＤＰと呼ぶ）は、面放電を行う走査電極および維持電極を配列して形成したガラス基板からなる前面板と、データ電極を配列して形成したガラス基板からなる背面板とにより構成されている。走査電極および維持電極とデータ電極とがマトリックスを組むように、しかも間隙に放電空間を形成するように対向配置し、その外周部をガラスフリットなどの封着材によって封着している（例えば、特許文献１）。そして、前面板と背面板との間には、隔壁によって区画された放電セルが設けられ、この隔壁間の放電セルに蛍光体層が形成された構成である。このような構成のＰＤＰにおいては、ガス放電により紫外線を発生させ、この紫外線でＲ、Ｇ、Ｂの各色の蛍光体を励起して発光させることによりカラー表示を行っている。
【０００３】
ＰＤＰは、１フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動し階調表示を行う。各サブフィールドは少なくとも初期化期間、アドレス期間および維持期間からなる。画像データを表示するためには、初期化期間、アドレス期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。
【０００４】
初期化期間には、例えば、正のパルス電圧をすべての走査電極に印加し、走査電極および維持電極を覆う誘電体層上の保護膜および蛍光体層上に必要な壁電荷を蓄積する。
【０００５】
アドレス期間では、すべての走査電極に、順次負の走査パルスを印加することにより走査し、表示データがある場合、走査電極を走査している間に、データ電極に正のデータパルスを印加すると、走査電極とデータ電極との間で放電が起こり、走査電極上の保護膜の表面に壁電荷が形成される。
【０００６】
続く維持期間では、一定の期間、走査電極と維持電極との間に放電を維持するのに十分な電圧を印加する。これにより、走査電極と維持電極との間に放電プラズマが生成され、一定の期間、蛍光体層を励起発光させる。アドレス期間においてデータパルスが印加されなかった放電空間では、放電は発生せず蛍光体層の励起発光は起こらない。
【０００７】
このようなＰＤＰでは、アドレス期間の放電に大きな放電遅れが発生し、アドレス動作が不安定になる、あるいはアドレス動作を完全に行うためにアドレス時間を長く設定しアドレス期間に費やす時間が大きくなりすぎるといった課題があった。これら課題を解決するために、前面板に補助放電電極を設け前面板側の面内補助放電によって生じたプライミング放電によって放電遅れを小さくするＰＤＰとその駆動方法が提案されている（例えば、特許文献２）。
【特許文献１】特開２００１−１９５９９０号公報
【特許文献２】特開２００２−２９７０９１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、これらＰＤＰにおいて、高精細化してライン数が増えたときには、さらにアドレス期間に費やす時間が長くなり、維持期間に費やす時間を減らさなければならず、高精細化したときに輝度の確保が難しいという課題が生じる。さらに、高輝度・高効率化を達成するために、放電ガスであるキセノン（Ｘｅ）分圧を上げた場合においても放電開始電圧が上昇し、放電遅れが大きくなりアドレス特性が悪化してしまうという課題があった。
【０００９】
このような高精細化した場合でもアドレス期間を短縮する要求に対し、従来の前面板面内でプライミング放電を行うＰＤＰは、アドレス時の放電遅れを十分に短縮できない、あるいはプライミング放電の動作マージンが小さい、誤放電を誘発して動作が不安定であるなどの課題があった。また、プライミング放電が前面板の面内で行われるために隣接する放電セルへプライミングに必要な粒子以上のプライミング粒子が供給されてクロストークを生じるなどの課題があった。
【００１０】
本発明は、上述した課題に鑑みなされたものであり、アドレス時の放電遅れを短くして放電特性を安定化させるとともに、さらにデータ電極に印加する電圧を低く設定でき、信頼性の高いＰＤＰを提供することを目的とする。
【課題を解決するための手段】
【００１１】
このような目的を達成するために、本発明のＰＤＰは、第１の基板上に互いに平行となるように配置された走査電極および維持電極と、第１の基板に放電空間を挟んで対向配置される第２の基板上に走査電極および維持電極と交差する方向に配置したデータ電極と、第２の基板上に走査電極および維持電極と平行に配置したプライミング電極と、第２の基板上に走査電極および維持電極とデータ電極とで形成される複数の主放電セルと、走査電極とプライミング電極とで形成される複数のプライミング放電セルを区画するように形成した隔壁とを有し、データ電極を誘電体層で覆い、主放電セルに対応する領域の誘電体層の全部または一部の誘電率を、ほかの領域の誘電体層の誘電率より大きくしている。
【００１２】
このような構成によれば、アドレス時の放電遅れを短くして放電特性を安定化させるとともに、データ電極に印加する電圧を低く設定でき、信頼性の高いＰＤＰを実現できる。
【００１３】
さらに、プライミング電極がデータ電極よりも第１の基板に近づいて配置され、誘電体層がデータ電極を覆う第１誘電体層とプライミング電極を覆う第２誘電体層とで構成されることが好ましい。このような構成によれば、プライミング放電をアドレス放電に先んじて確実に行わせることができるとともに、データ電極とプライミング電極の絶縁を行い、さらにデータ電極への印加電圧を低くすることができる。
【００１４】
さらに、主放電セルに対応する領域の第１誘電体層の誘電率が、ほかの領域の第１誘電体層の誘電率より大きい構成とすることが望ましい。この構成によれば、第１誘電体層の誘電率を大きくすることにより、より効果的にデータ電極に印加する電圧を低くすることができる。
【００１５】
また、主放電セルに対応する領域の第２誘電体層の誘電率が、ほかの領域の第２誘電体層の誘電率より大きい構成としてもよい。このような構成によれば、誘電体層を形成する際の形成プロセスが容易で、データ電極に印加する電圧を低くすることができる。
【００１６】
さらに、主放電セルのデータ電極に対応する領域の誘電体層の全部または一部の誘電率をほかの領域の誘電体層の誘電率より大きくしてもよい。このような構成によれば、より効果的にデータ電極に印加する電圧を低くすることができる。
【発明の効果】
【００１７】
本発明によれば、第１の基板と第２の基板間でプライミング放電をさせるプライミング放電セルを有したＰＤＰであって、アドレス時の放電遅れを短くして放電特性を安定化させるとともに、データ電極に印加する電圧を低く設定でき、信頼性の高いＰＤＰを提供できる。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態によるＰＤＰについて図面を用いて説明する。
【００１９】
（第１の実施の形態）
図１は本発明の第１の実施の形態におけるＰＤＰを示す断面図、図２は第１の基板である前面基板側と第２の基板である背面基板側とを分解して模式的に示す分解斜視図である。図１に示すように、第１の基板であるガラス製の前面基板１と、第２の基板であるガラス製の背面基板２とが放電空間３を挟んで対向して配置され、その放電空間３には放電によって紫外線を放射するガスとして、ネオン（Ｎｅ）およびキセノン（Ｘｅ）などが封入されている。
【００２０】
図１、図２に示すように、前面基板１上には、前面板誘電体層４で覆われ、かつ、走査電極６と維持電極７とで対をなす帯状の電極群が互いに平行となるように配置されている。この走査電極６および維持電極７は、それぞれ透明電極部６ａ、７ａと、この透明電極部６ａ、７ａ上に重なるように形成され、かつ導電性を高めるための銀などからなる金属電極部６ｂ、７ｂとから構成されている。また、走査電極６と維持電極７とは、走査電極６−走査電極６−維持電極７−維持電極７・・・となるように２本ずつ交互に配列されている。隣り合う２つの維持電極７の間と走査電極６の間には発光時のコントラストを高めるための光吸収層８が設けられている。走査電極６同士が隣り合う光吸収層８上には補助電極９が設けられており、補助電極９はＰＤＰの非表示部（端部）で隣り合う走査電極６のうちの１つと接続されている。
【００２１】
背面基板２上には、走査電極６および維持電極７と交差する方向に、複数の帯状のデータ電極１０が互いに平行となるように配置されている。背面基板２上には、データ電極１０を覆うように第１誘電体層１７が形成されている。第１誘電体層１７上には、走査電極６と平行にプライミング電極１５が形成されている。さらに第１誘電体層１７上には、プライミング電極１５を覆うように第２誘電体層１８が形成されている。第２誘電体層１８上には、走査電極６および維持電極７とデータ電極１０とで形成される複数の放電セルを区画するための隔壁１１が形成されている。隔壁１１は、前面基板１に設けられた走査電極６および維持電極７と直交する方向、すなわちデータ電極１０と平行な方向に延びる縦壁部１１ａと、この縦壁部１１ａに交差するように設けて主放電セル１２およびプライミング放電セル１６を形成する横壁部１１ｂとで構成されている。主放電セル１２には蛍光体層１４が形成されている。
【００２２】
プライミング放電セル１６では、データ電極１０が第１誘電体層１７に覆われ、プライミング電極１５がその第１誘電体層１７上に形成され、さらに第２誘電体層１８がその上に形成されている。したがって、プライミング電極１５はデータ電極１０よりも前面基板１の走査電極６に近い位置に設けられており、主放電セル１２の前面基板１の走査電極６とデータ電極１０間の放電距離よりも、第１誘電体層１７の厚み分だけ放電距離が短くなるように構成されている。ここで、プライミング放電セル１６は、前述の、走査電極６と維持電極７との配列が、走査電極６−走査電極６−維持電極７−維持電極７・・・となる走査電極６に対向する位置に設けられ、維持電極７に対向するセルは単なる空隙部１３となっている。
【００２３】
次に、ＰＤＰに画像データを表示させる方法について説明する。ＰＤＰを駆動する方法としては、１フィールド期間を発光期間の重みを持った複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって階調表示を行っている。各サブフィールドは少なくとも初期化期間、アドレス期間および維持期間からなる。
【００２４】
図３は、本発明の実施の形態におけるＰＤＰを駆動するための駆動波形の一例を示す波形図である。まず、初期化期間において、プライミング電極Ｐｒ（図１のプライミング電極１５）が形成されたプライミング放電セル（図１のプライミング放電セル１６）では、正のパルス電圧をすべての走査電極Ｙ（図１の走査電極６）に印加し、走査電極Ｙとプライミング電極Ｐｒとの間で初期化が行われる。次のアドレス期間においては、プライミング電極Ｐｒには正の電位が常に印加される。このため、走査電極Ｙnに走査パルスＳＰnが印加されたときに、プライミング電極Ｐｒと走査電極Ｙnとの間でプライミング放電が発生し、主放電セル（図１の主放電セル１２）にプライミング粒子が供給される。次に、ｎ＋１番目の主放電セルの走査電極Ｙn+1に走査パルスＳＰn+1が印加されるが、このときには既にプライミング放電が起こり、プライミング粒子が既に供給されているため次のアドレス時の放電遅れを小さくできる。なお、ここでは、ある１フィールドの駆動シーケンスのみの説明を行ったが、ほかのサブフィールドにおける動作原理も同様である。
【００２５】
図３に示す駆動波形において、アドレス期間にプライミング電極Ｐｒへ正の電圧を印加することによって、上述した動作をより確実に起こすことができる。なお、アドレス期間にプライミング電極Ｐｒへ印加する電圧は、データ電極Ｄ（図１のデータ電極１０）に印加するデータ電圧値よりも大きな値に設定するのが望ましい。
【００２６】
このような構成では、プライミング放電セル１６においてプライミング電極１５が第１誘電体層１７上に形成されているため、第１誘電体層１７が適切に形成されていればデータ電極１０とプライミング電極１５間の絶縁耐圧を第１誘電体層１７で確保することができ、プライミング放電とアドレス放電を安定して行える。また、このプライミング放電セル１６に設けた第１誘電体層１７によって、主放電セル１２の放電空間の高さよりも、プライミング放電セル１６の放電空間の高さを小さくしている。そのため、走査電極６に対応する主放電セル１２におけるプライミング放電を、主放電セル１２でのアドレス放電に先んじて確実に安定して発生させることができ、主放電セル１２での放電遅れを小さくすることができる。
【００２７】
しかしながら、背面基板２においてプライミング電極１５はデータ電極１０と直交するように配設されるとともに、データ電極１０と絶縁するために第１誘電体層１７が設けられている。また、データ電極９上には第１誘電体層１７に加えてプライミング電極１５を覆う第２誘電体層１８も形成されているため、結果としてデータ電極１０は２層の誘電体層によって覆われていることになる。したがって、データ電極１０に印加された電位が第２誘電体層１８表面に滲み出す強度が弱まり、アドレス放電においてデータ電極１０に印加する電圧を高くすることが必要となる。そのため、動作電圧マージンが狭くなって信頼性が低下するという課題や、放電セルにおいて静電容量を充放電する際の電力ロスが増加するなどの課題が発生する。
【００２８】
図４に本発明の第１の実施の形態における背面基板２側の構成を示し、図４（ａ）にはその平面図、図４（ｂ）には図４（ａ）のＡ−Ａ断面図を示す。
【００２９】
図４に示すように、第１の実施の形態では背面基板２に形成される第１誘電体層１７の主放電セル１２に対応する領域２０において、その誘電率をプライミング放電セル１６や空隙部１３などのほかの領域の第１誘電体層１７の誘電率よりも大きくしている。また、ここで領域２０とほかの領域の膜厚は同じとしている。
【００３０】
誘電率の大きい領域２０を形成する方法としては、第１誘電体層１７を形成する材料に誘電率を増加させる材料として、例えば酸化チタンや、チタン酸鉛、あるいはチタン酸バリウムなどのペロブスカイト型酸化物を添加した誘電体ペーストをスクリーン印刷法やフォトリソグラフィ法によってパターン形成することが適用できる。
【００３１】
このように、主放電セル１２の領域において、データ電極１０上に設けられた第１誘電体層１７の誘電率を大きくしているため、アドレス放電時にデータ電極１０に電圧を印加すると、第２誘電体層１８表面への電位の滲み出し強度が強くなり、より低い電圧で放電を生じさせることができる。これにより、動作電圧マージンが大きくなり、信頼性を向上させることができる。
【００３２】
なお、図４においては、データ電極１０上に形成された第１誘電体層１７の誘電率を大きくする場合について説明したが、主放電セル１２の領域に対応する第２誘電体１８の誘電率を大きくすること、さらには第１誘電体層１７と第２誘電体層１８の両方についてその領域の誘電率を大きくすることも同様の効果を有する。
【００３３】
特に、第２誘電体層１８の主放電セル１２に対応する領域について誘電率を大きくすることは、第１誘電体層１７に比べて第２誘電体層１８の膜厚が小さいこと、さらには第２誘電体層１８を第１誘電体層１７の上に形成することから、誘電率の大きな領域をパターンニング形成することが容易となる。
【００３４】
（第２の実施の形態）
図５に本発明の第２の実施の形態における背面基板２側の構成を示し、図５（ａ）はその平面図、図５（ｂ）は図５（ａ）のＢ−Ｂ断面を示す。
【００３５】
図５に示すように、第２の実施の形態では背面基板２に形成される第１誘電体層１７の主放電セル１２に対応する領域のうち、前面基板１に形成された走査電極６とデータ電極１０とが交差する領域２１のみの誘電率をほかの領域の第１誘電体層１７の誘電率よりも大きくしている。誘電率の大きい領域２１を形成する方法は、第１の実施の形態に述べたのと同様である。
【００３６】
第１の実施の形態で述べたように、主放電セル１２内の全体にわたって誘電率の大きな誘電体層を形成した場合、駆動回路としては容量が増加するため無効電力が増加しＰＤＰの消費電力を増加させる場合がある。これに対して第２の実施の形態では、誘電体層の誘電率の大きい領域をできるだけ限定し容量増加を抑えて無効電力を低減することが可能である。
【００３７】
第２の実施の形態によれば、主放電セル１２の領域において、データ電極１０上でさらに走査電極６に対応する領域の第１誘電体層１７の誘電率を大きくしているため、アドレス放電時にデータ電極１０に電圧を印加すると、第２誘電体層１８表面への電位の滲み出し強度が強くなり、より低い電圧で放電を生じ、なおかつ低消費電力で動作電圧マージンが大きく信頼性を向上させることができる。
【００３８】
なお、図５には、データ電極１０上に形成された第１誘電体層１７の誘電率を大きくする場合について説明したが、第２誘電体１８の誘電率を大きくすること、さらには第１誘電体層１７と第２誘電体層１８の両方についてその領域の誘電率を大きくすることも同様の効果を有する。
【００３９】
なお、第１の実施の形態および第２の実施の形態では、データ電極１０上へ形成した第１誘電体層１７とプライミング電極１５上に形成した第２誘電体層１８の２層構成とし、両者あるいはそれぞれの主放電セル１２領域に対応する領域の誘電率を大きくした構成としているが、本発明はこれに限らず、主放電セル１２の領域において誘電率が大きい１層構成の誘電体層をパターンニング形成して設けてもよいし、さらに誘電率の大きな第３誘電体層を付加しても同様の効果を発現する。
【００４０】
以上のように、本発明の実施の形態によれば、走査電極６とデータ電極１０に電圧を印加した場合、高い誘電率によって主放電セル１２の領域に設けた誘電率の大きな誘電体層によって、第２誘電体層１８表面における電位の低下を抑制し、データ電極１０と走査電極６の間の実効的な電位差を高める効果を有する。この結果、データ電極１０に印加すべき電圧を効果的に低減し、動作電圧のマージンを高めるとともに、静電容量を充放電する際の無効電力を低減することができる。また、主放電セル１２におけるプラズマ放電のバラツキを抑制し、均一な放電を発生させる点でも効果を発揮する。
【産業上の利用可能性】
【００４１】
本発明に係るＰＤＰは、前面基板と背面基板間でプライミング放電をさせるプライミング放電セルを有し、アドレス時の放電遅れを短くして放電特性を安定化させるとともに、データ電極に印加する電圧を低く設定でき、信頼性の高いプラズマディスプレイ装置などに有用である。
【図面の簡単な説明】
【００４２】
【図１】本発明の第１の実施の形態におけるＰＤＰを示す断面図
【図２】同ＰＤＰを模式的に示す分解斜視図
【図３】本発明の実施の形態におけるＰＤＰを駆動するための駆動波形の一例を示す波形図
【図４】（ａ）本発明の第１の実施の形態におけるＰＤＰの背面基板の平面図（ｂ）（ａ）のＡ−Ａ断面図
【図５】（ａ）本発明の第２の実施の形態におけるＰＤＰの背面基板の平面図（ｂ）（ａ）のＢ−Ｂ断面図
【符号の説明】
【００４３】
１    前面基板
２    背面基板
３    放電空間
４    前面板誘電体層
６    走査電極
６ａ，７ａ    透明電極部
６ｂ，７ｂ    金属電極部
７    維持電極
８    光吸収層
９    補助電極
１０    データ電極
１１    隔壁
１１ａ    縦壁部
１１ｂ    横壁部
１２    主放電セル
１３    空隙部
１４    蛍光体層
１５    プライミング電極
１６    プライミング放電セル
１７    第１誘電体層
１８    第２誘電体層
２０，２１    領域
【図１】
2005100735.tif 000003
【図２】
2005100735.tif 000004
【図３】
2005100735.tif 000005
【図４】
2005100735.tif 000006
【図５】
2005100735.tif 000007