(57)【要約】【課題】  静電気を短時間で確実に放電させるとともにリーク電流の発生を抑制することができる電子装置の静電保護回路、電気光学装置の静電保護回路及び電子機器を提供する。【解決手段】  表示パネル部１４上であって、その表示領域Ｐと入力端子Ｆ１〜Ｆｍとの間に、放電用トランジスタＱＨで構成された静電保護回路３０をデータ線Ｘ１〜Ｘｍ毎に設けた。そして、各放電用トランジスタＱＨのソースを基板電位Ｖｏに接続された放電線Ｌｐに接続した。各放電用トランジスタＱＨのドレインを対応するデータ線に接続した。また、放電用トランジスタＱＨのゲートを、データ線Ｘ１〜Ｘｍと放電線Ｌｐとの電気的接続を制御するアナログ電圧制御信号Ｖｓｓが供給される静電保護回路制御線Ｌｃに接続した。【選択図】  図１
2005156703.tif 000002
【特許請求の範囲】
【請求項１】
複数の信号線と、前記複数の信号線の各々に接続した複数の電子素子とを備えた電子装置の静電保護回路において、
静電気に伴う電圧を放電する放電線を設けるとともに、前記複数の信号線の各々に対して放電用トランジスタを設け、各放電用トランジスタの第１の端子をそれぞれ対応する信号線に接続し、各放電用トランジスタの第２の端子を前記放電線に接続し、各放電用トランジスタの制御用端子をフローティング状態に設定することを特徴とする電子装置の静電保護回路。
【請求項２】
請求項１に記載の電子装置の静電保護回路において、
前記各放電用トランジスタの制御用端子は、前記第１の端子と前記第２の端子との間の導電率を制御する電圧信号を供給するための供給線に接続されていることを特徴とする電子装置の静電保護回路。
【請求項３】
請求項１または２に記載の電子装置の静電保護回路において、
前記放電線と前記供給線は、電気的に独立していることを特徴とする電子装置の静電保護回路。
【請求項４】
請求項１乃至３のいずれか一つに記載の電子装置の静電保護回路において、
前記電圧信号は、その電圧レベルが可変であり、前記第１の端子と前記第２の端子との間の導電率を最小にする電圧レベルであることを特徴とする電子装置の静電保護回路。
【請求項５】
請求項１乃至４のいずれか一つに記載の電子装置の静電保護回路において、
前記複数の信号線の各々に対して放電用トランジスタは、その導電型が互いに異なる２つの第１及び第２の放電用トランジスタからなり、
前記供給線は、第１の放電用トランジスタに対応した第１の供給線と第２の放電用トランジスタに対応した第２の供給線とからなることを特徴とする電子装置の静電保護回路。
【請求項６】
複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線との交差部に対応した位置に配置された電気光学素子を含む画素と
を備えた電気光学装置の静電保護回路において、
静電気に伴う電圧を放電する放電線を設けるとともに、前記複数のデータ線の各々に対して放電用トランジスタを設け、各放電用トランジスタの第１の端子をそれぞれ対応する信号線に接続し、各放電用トランジスタの第２の端子を前記放電線に接続し、各放電用トランジスタの制御用端子をフローティング状態に設定することを特徴とする電気光学装置の静電保護回路。
【請求項７】
請求項６に記載の電気光学装置の静電保護回路において、
前記各放電用トランジスタの制御用端子は、前記第１の端子と前記第２の端子との間の導電率を制御する電圧信号を供給するための供給線に接続されていることを特徴とする電気光学装置の静電保護回路。
【請求項８】
請求項６または７に記載の電気光学装置の静電保護回路において、
前記放電線と前記供給線は、電気的に独立していることを特徴とする電気光学装置の静電保護回路。
【請求項９】
請求項６乃至８のいずれか一つに記載の電気光学装置の静電保護回路において、
前記電圧信号は、その電圧レベルが可変であり、前記第１の端子と前記第２の端子との間の導電率を最小にする電圧レベルであることを特徴とする電気光学装置の静電保護回路
。
【請求項１０】
請求項６乃至９のいずれか一つに記載の電気光学装置の静電保護回路において、
前記複数の信号線の各々に対して放電用トランジスタは、その導電型が互いに異なる２つの第１及び第２の放電用トランジスタからなり、
前記供給線は、第１の放電用トランジスタに対応した第１の供給線と第２の放電用トランジスタに対応した第２の供給線とからなることを特徴とする電気光学装置の静電保護回路。
【請求項１１】
請求項６乃至１０のいずれか一つに記載の電気光学装置の静電保護回路において、
前記電気光学素子は、その発光層が有機材料で構成されたエレクトロルミネッセンス素子であることを特徴とする電気光学装置の静電保護回路。
【請求項１２】
請求項１乃至５のいずれか一つに記載の電子装置の静電保護回路を備えた電子機器。
【請求項１３】
請求項６乃至１１のいずれか一つに記載の電気光学装置の静電保護回路を備えた電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置の静電保護回路、電気光学装置の静電保護回路及び電子機器に関するものである。
【背景技術】
【０００２】
電気光学装置として、例えば、有機エレクトロルミネッセンス表示装置（以下、有機ＥＬディスプレイという）が知られている。この種の有機ＥＬディスプレイには、その製造時に静電気が発生した場合、その静電気に伴う高電圧が直接画素に印加されることで画素が破壊されるのを防止するための静電保護回路が設けられたディスプレイが提案されている（特許文献１及び特許文献２）。
【０００３】
図６は、特許文献１に記載の有機ＥＬディスプレイ８０を説明するための図である。有機ＥＬディスプレイ８０は、その表示パネル部８１上であって画素８２がマトリクス状に形成された表示領域Ｐとデータ線駆動回路８３との間に静電保護回路８４を備えている。静電保護回路８４は、トランジスタ８４ａで構成されている。このトランジスタ８４ａは、互いに隣接するデータ線Ｘ１，Ｘ２，Ｘ３，…間にそのドレインまたはソースが接続されている。また、前記トランジスタ８４ａは、そのゲートがフローティング状態に設定されている。
【０００４】
そして、データ線駆動回路８３を表示パネル部８１上に形成された入力端子ａ１，ａ２，…に接続して同表示パネル部８１に実装するとき、静電気に伴った高電圧が入力端子ａ１，ａ２，…に供給される場合がある。このとき、前記各トランジスタ８４ａのゲートとデータ線Ｘ１，Ｘ２，Ｘ３，…間に形成される浮遊容量によって同ゲートに供給される静電気に伴った高電圧が印加されることでトランジスタ８４ａがオン状態になる。この結果、データ線Ｘ１，Ｘ２，Ｘ３，…間が電気的に接続され、隣接するデータ線に電流を放出することで放電を行うことができる。
【０００５】
図７は、特許文献２に記載の有機ＥＬディスプレイ９０を説明するための図である。有機ＥＬディスプレイ９０は、その表示パネル部９１上であって画素９２がマトリクス状に形成された表示領域Ｐとデータ線駆動回路９３との間に静電保護回路９４を備えている。静電保護回路９４は、各データ線Ｘ１，Ｘ２，…に設けられている。各静電保護回路９４は、図７に示すように、各データ線Ｘ１，Ｘ２，…と電源ラインＬｇとの間に互いに異なった方向にダイオード接続された２つのトランジスタ９４ａ，９４ｂが並列に接続されている。即ち、第１トランジスタ９４ａはそのゲートが対応するデータ線に接続され、第２トランジスタ９４ｂはそのゲートが対応する電源ラインＬｇに接続されている。第１及び第２トランジスタ９４ａ，９４ｂは、それぞれ、対応するデータ線Ｘ１，Ｘ２，…と電源ラインＬｇとの電位差がある一定以上になったときのみオンになる。
【０００６】
そして、前記と同様に、静電気に伴った高電圧が入力端子ｂ１，ｂ２，…に供給されると、供給された静電気の電位によって前記各トランジスタ９４ａ，９４ｂのいずれかを介して電源ラインＬｇと対応するデータ線とが電気的に接続される。この結果、データ線Ｘ１，Ｘ２，…または電源ラインＬｇに電流を放出することで放電を行うことができる。
【特許文献１】特開２００１−３５２０６９号公報
【特許文献２】特開平１１−１１９２５６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記特許文献１では、その静電保護回路８４を構成するトランジスタ８４ａはそのゲートが常時フローティング状態に設定されている。従って、実装後、各データ線駆動回路８３から所定のデータ線に供給されるデータ信号Ｉｄが隣接するデータ線に流れてしまう。この結果、画素８２に供給されるデータ信号Ｉｄの信号レベルが変動してしまう。また、前記静電保護回路８４の構成では、隣接するデータ線Ｘ１，Ｘ２，Ｘ３，…間にしか電流を放出することで放電を行うことができない。その結果、静電気を確実に且つ短時間で放電させることが困難であるという問題があった。
【０００８】
また、上記特許文献２では、その静電保護回路９４を構成する第１及び第２トランジスタ９４ａ，９４ｂは、対応するデータ線Ｘ１，Ｘ２，…と電源ラインＬｇとの電位差がある一定以上になったときのみオンになる。しかしながら、実際には各トランジスタ９４ａ，９４ｂのスレッショルド領域の電流の影響があるため、各データ線Ｘ１，Ｘ２，…間の電位差を大きくすると、実装後において、各データ線駆動回路９３からのデータ信号Ｉｄが第１または第２トランジスタ９４ａ，９４ｂを介して隣接する電源ラインＬｇに流れてしまう。即ち、リーク電流が発生してしまう。この結果、画素９２に供給されるデータ信号Ｉｄの信号レベルが変動してしまうという問題があった。
【０００９】
本発明は上記問題点を解消するためになされたものであって、その目的は、静電気を短時間で確実に放電させるとともにリーク電流の発生を抑制することができる電子装置の静電保護回路、電気光学装置の静電保護回路及び電子機器を提供することにある。
【課題を解決するための手段】
【００１０】
本発明の電子装置の静電保護回路は、複数の信号線と、前記複数の信号線の各々に接続した複数の電子素子とを備えた電子装置の静電保護回路において、静電気に伴う電圧を放電する放電線を設けるとともに、前記複数の信号線の各々に対して放電用トランジスタを設け、各放電用トランジスタの第１の端子をそれぞれ対応する信号線に接続し、各放電用トランジスタの第２の端子を前記放電線に接続し、各放電用トランジスタの制御用端子をフローティング状態に設定する。
【００１１】
これによれば、例えば、信号線に低い電圧を有する静電気が供給された場合、トランジスタは、その制御用端子がフローティング状態であるので、前記制御用端子に高レベルの電圧が印加されオンになる。このフローティング状態とは、本明細書において、前記制御用端子に信号線といった他の配線が接続されていない状態をいう。この結果、第１の端子と第２の端子とが電気的に接続されるのでデータ線に供給された前記静電気に伴う電圧が放電線に放電される。このことから、各電子素子には静電気に伴った高電圧が直接印加されないので同電子素子が破壊されるのを防止することができる。このことから、電子装置の歩留まりを向上させることができる。
【００１２】
また、本実施形態の静電保護回路は、複数の信号線の各々に設けたので前記放電線を介して互いに隣接する信号線にも放電させることができる。この結果、放電経路が増えるので、静電気を短時間で放電させることができる。さらに、静電保護回路は、１個のトランジスタで構成することができるので、その占有面積が大きくなることなく且つ簡単な構成で静電保護回路を実現することができる。
【００１３】
この電子装置の静電保護回路において、前記各放電用トランジスタの制御用端子は、前記第１の端子と前記第２の端子との間の導電率を制御する電圧信号を供給するための供給線に接続されていてもよい。
【００１４】
これによれば、第１の端子と第２の端子とを電気的に接続し静電気を放電線に放電させることと、第１の端子と第２の端子との間の導電率を最小にして信号線に流れる、例えば
信号電流が放電線に流れてしまう、所謂リーク電流の電流レベルをなるべく小さくすることができる。また、供給線には電圧信号が供給されるので、その線幅を狭くすることが可能である。従って、供給線の占有面積を小さくすることができる。
【００１５】
この電子装置の静電保護回路において、前記放電線と前記供給線は、電気的に独立していてもよい。
これによれば、前記各放電用トランジスタをオフ状態することで前記放電線と前記供給線とを電気的に独立させることができる。この結果、前記放電線と前記供給線との間に流れるリーク電流の電流レベルをさらに小さくすることができる。この結果、前記リーク電流が放電線に供給されることで同放電線の電位が変動することはないので、信号線の電位がリーク電流によって変動することはない。
【００１６】
この電子装置の静電保護回路において、前記電圧信号は、その電圧レベルが可変であり、前記第１の端子と前記第２の端子との間の導電率を最小にする電圧レベルであってもよい。
【００１７】
これによれば、前記電圧信号の電圧レベルを調節することで、第１の端子と前記第２の端子との間の導電率を最小になるように調節することができる。従って、前記放電線と前記供給線との間に流れるリーク電流の電流レベルを小さくすることができる。この結果、前記リーク電流が放電線に供給されることで同放電線の電位が変動することはない。
【００１８】
この電子装置の静電保護回路において、前記複数の信号線の各々に対して放電用トランジスタは、その導電型が互いに異なる２つの第１及び第２の放電用トランジスタからなり、前記供給線は、第１の放電用トランジスタに対応した第１の供給線と第２の放電用トランジスタに対応した第２の供給線とからなっていてもよい。
【００１９】
これによれば、２つのトランジスタのうち、一方のトランジスタの導電型をＰ型とし、他方のトランジスタの導電型をＮ型とする。すると、データ線に供給される静電気の電圧が高い場合は、導電型がＰ型のトランジスタを介して放電させ、データ線に供給される静電気の電圧が低い場合は、導電型がＮ型のトランジスタを介して放電させることができる。
【００２０】
本発明の電気光学装置の静電保護回路は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線との交差部に対応した位置に配置された電気光学素子を含む画素とを備えた電気光学装置の静電保護回路において、静電気に伴う電圧を放電する放電線を設けるとともに、前記複数のデータ線の各々に対して放電用トランジスタを設け、各放電用トランジスタの第１の端子をそれぞれ対応する信号線に接続し、各放電用トランジスタの第２の端子を前記放電線に接続し、各放電用トランジスタの制御用端子をフローティング状態に設定する。
【００２１】
これによれば、例えば、データ線に低い電圧を有する静電気が供給された場合、トランジスタは、その制御用端子がフローティング状態であるので、前記制御用端子に高レベルの電圧が印加されオンになる。この結果、第１の端子と第２の端子とが電気的に接続されるのでデータ線に供給された前記静電気に伴う電圧が放電線に放電される。このことから、各電気光学素子には静電気に伴った高電圧が直接印加されないので同電気光学素子が破壊されるのを防止することができる。このことから、電気光学装置の歩留まりを向上させることができる。
【００２２】
また、本実施形態の静電保護回路は、複数のデータ線の各々に設けたので前記放電線を介して互いに隣接するデータ線にも放電させることができる。この結果、放電経路が増え
るので、静電気を短時間で放電させることができる。さらに、静電保護回路は、１個のトランジスタで構成することができるので、その占有面積が大きくなることなく且つ簡単な構成で静電保護回路を実現することができる。
【００２３】
この電気光学装置の静電保護回路において、前記各放電用トランジスタの制御用端子は、前記第１の端子と前記第２の端子との間の導電率を制御する電圧信号を供給するための供給線に接続されてもよい。
【００２４】
これによれば、第１の端子と第２の端子とを電気的に接続し静電気を放電線に放電させることと、第１の端子と第２の端子との間の導電率を最小にして信号線に流れる、例えばデータ電流が放電線に流れてしまう、所謂リーク電流の電流レベルをなるべく小さくすることができる。このことにより、電気光学素子の発光輝度がリーク電流によって低下することはない。
【００２５】
この電気光学装置の静電保護回路において、前記放電線と前記供給線は、電気的に独立していてもよい。
これによれば、前記各放電用トランジスタをオフ状態することで前記放電線と前記供給線とを電気的に独立させることができる。この結果、前記放電線と前記供給線との間に流れるリーク電流の電流レベルをさらに小さくすることができる。この結果、前記リーク電流が放電線に供給されることで同放電線の電位が変動することはないので、信号線の電位がリーク電流によって変動することはない。この結果、電気光学素子の発光輝度をデータ線に供給される信号の信号レベルに応じて精度良く制御することができる。
【００２６】
この電気光学装置の静電保護回路において、前記電圧信号は、その電圧レベルが可変であり、前記第１の端子と前記第２の端子との間の導電率を最小にする電圧レベルであってもよい。
【００２７】
これによれば、前記電圧信号の電圧レベルを調節することで、第１の端子と前記第２の端子との間の導電率を最小になるように調節することができる。従って、前記放電線と前記供給線との間に流れるリーク電流の電流レベルを小さくすることができる。この結果、前記リーク電流が放電線に供給されることで同放電線の電位が変動することはない。
【００２８】
この電気光学装置の静電保護回路において、前記複数の信号線の各々に対して放電用トランジスタは、その導電型が互いに異なる２つの第１及び第２の放電用トランジスタからなり、前記供給線は、第１の放電用トランジスタに対応した第１の供給線と第２の放電用トランジスタに対応した第２の供給線とからなっていてもよい。
【００２９】
これによれば、２つのトランジスタのうち、一方のトランジスタの導電型をＰ型とし、他方のトランジスタの導電型をＮ型とする。すると、データ線に供給される静電気の電圧が高い場合は、導電型がＰ型のトランジスタを介して放電させ、データ線に供給される静電気の電圧が低い場合は、導電型がＮ型のトランジスタを介して放電させることができる。
【００３０】
この電気光学装置の静電保護回路において、前記電気光学素子は、その発光層が有機材料で構成されたエレクトロルミネッセンス素子であってもよい。
これによれば、発光層が有機材料で構成された有機エレクトロルミネッセンス素子を備えた、所謂、有機エレクトロルミネッセンス表示装置において、静電気を短時間で確実に放電させるとともにリーク電流の発生を抑制することができる。
【００３１】
本発明の電子機器は、上記記載の電子装置の静電保護回路を備えた。
これによれば、本発明の電子機器は、静電気を短時間で確実に放電させるとともにリーク電流の発生を抑制することができる電子装置を備えた。従って、その電子機器の歩留まりを向上させることができるとともに、その電子素子を、例えば、データ線を介して外部から供給される制御信号に応じて精度良く駆動させることができる電子機器を提供することができる。
【００３２】
本発明の電子機器は、上記記載の電気光学装置の静電保護回路を備えた。
これによれば、本発明の電子機器は、静電気を短時間で確実に放電させるとともにリーク電流の発生を抑制することができる電気光学装置を備えた。従って、その電子機器の歩留まりを向上させることができるとともに、その電気光学素子を、例えば、データ信号に応じて精度良く駆動させることができる表示品位の優れた電子機器を提供することができる。
【発明を実施するための最良の形態】
【００３３】
（第１実施形態）
以下、本発明の電気光学装置を有機ＥＬディスプレイに具体化した第１実施形態を図１〜図３に従って説明する。図１は、本実施形態に係る有機ＥＬディスプレイの電気的構成を説明するための図である。図２は、画素の内部回路構成及び静電保護回路の回路構成図である。図３は、走査信号、発光期間制御信号及びデータ電流のタイミングチャートである。
【００３４】
有機ＥＬディスプレイ１０は、図１に示すように、制御回路１１、走査線駆動回路１２、データ線駆動回路１３及び表示パネル部１４を備えている。
有機ＥＬディスプレイ１０の制御回路１１、走査線駆動回路１２及びデータ線駆動回路１３は、それぞれが独立した電子部品によって構成されていてもよい。例えば、制御回路１１及び走査線駆動回路１２が各々１チップの半導体集積回路装置によって構成されていてもよい。また、制御回路１１及び走査線駆動回路１２の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。即ち、有機ＥＬディスプレイ１０は、そのデータ線駆動回路１３が表示パネル部１４から独立して構成された電子部品であればよい。
【００３５】
制御回路１１は、図示しないパルス発生装置からのクロックパルスＣＰを入力する。制御回路１１は、その入力されたクロックパルスＣＰに基づいて垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣを生成する。制御回路１１は、その生成された垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣを走査線駆動回路１２に出力するとともに、水平同期信号ＨＳＹＮＣをデータ線駆動回路１３に出力する。
【００３６】
また、制御回路１１は図示しない電源回路を備え、その電源回路にて生成されたアナログ電圧制御信号Ｖｓｓが出力されるようになっている。アナログ電圧制御信号Ｖｓｓは、表示パネル部１４上に形成された後記するデータ線Ｘ１〜Ｘｍと放電線Ｌｐとの電気的接続または遮断を制御するための制御信号である。制御回路１１は、生成したアナログ電圧制御信号Ｖｓｓを、表示パネル部１４上に形成された接続端子Ｆｐに供給する。
【００３７】
走査線駆動回路１２は、図示しない電源回路、シフトレジスタ、出力回路等を主体に構成されており、走査信号ＳＣ１，ＳＣ２，…，ＳＣｎを生成する。各走査信号ＳＣ１〜ＳＣｎは、図３に示すように、論理的に高レベル（以下「Ｈレベル」という）または低レベル（以下「Ｌレベル」という）の２値的な電圧レベルを有する。これらの電圧レベルは、データの書込対象となる走査線の選択に用いられ、データの書込対象となる画素行に対応する走査線はＨレベル、これ以外の走査線はＬレベルにそれぞれ設定される。
【００３８】
そして、走査線駆動回路１２は、前記水平同期信号ＨＳＹＮＣのタイミングでＨレベルの前記走査信号ＳＣ１〜ＳＣｎを後記する走査線Ｙ１〜Ｙｎ（図１参照）に出力することで同走査線Ｙ１〜Ｙｎを所定の順序で選択していく。本実施形態においては、走査線Ｙ１〜ＹｎをＹ１→Ｙ２→…→Ｙｎの順序で（即ち、表示パネル部１４の最上から最下に向かって）一水平走査線分の画素群が選択されていく、所謂、線順次走査が行われる。
【００３９】
また、走査線駆動回路１２は発光期間制御信号ＬＴ１，ＬＴ２，…，ＬＴｎを生成する。各発光期間制御信号ＬＴ１〜ＬＴｎは、図３に示すように、論理的に高レベル（以下、「Ｈレベル」という）または低レベル（以下、「Ｌレベル」という）の２値的な電圧レベルを有する。この発光期間制御信号ＬＴ１〜ＬＴｎは、表示パネル部１４上に設けられた各有機ＥＬ素子ＯＬＥＤの発光期間Ｔｓを決定するための制御信号である。即ち、走査線駆動回路１２は、後記するデータ電流Ｉｄ１〜Ｉｄｍの書き込みが終了した画素行にＨレベルの発光期間制御信号を出力し、そのタイミングでその画素行の有機ＥＬ素子ＯＬＥＤの発光を開始させ、前記発光期間制御信号がＬレベルに立ち下がるタイミングで発光を停止させる。
【００４０】
データ線駆動回路１３は、図１に示すように、ｍ個の電流出力型デジタル・アナログ変換回路ＤＡＣ１〜ＤＡＣｍを主体に構成されている。デジタル・アナログ変換回路ＤＡＣ１〜ＤＡＣｍのうち第１のデジタル・アナログ変換回路ＤＡＣ１は、表示パネル部１４上に設けられた第１の入力端子Ｆ１に接続されている。この第１の入力端子Ｆ１は後記する第１のデータ線Ｘ１に対応した入力端子である。
【００４１】
また、第２のデジタル・アナログ変換回路ＤＡＣ２は、表示パネル部１４上に設けられた第２の入力端子Ｆ２に接続されている。この第２の入力端子Ｆ２は第２のデータ線Ｘ２に対応した入力端子である。他のデジタル・アナログ変換回路も同様に表示パネル部１４上に設けられた対応する入力端子に接続されている。
【００４２】
前記データ線駆動回路１３は、図示しない外部装置から画像データＤを入力する。画像データＤは、各有機ＥＬ素子ＯＬＥＤの輝度情報を有するデータ信号であってデジタル信号である。画像データＤは、データ線駆動回路１３に入力された後に各データ線Ｘ１〜Ｘｍに接続された有機ＥＬ素子ＯＬＥＤのラインデータＤ１〜Ｄｍに区分される。そして、その区分された各ラインデータＤ１〜Ｄｍは、対応するデジタル・アナログ変換回路ＤＡＣ１〜ＤＡＣｍに入力される。
【００４３】
第１のラインデータＤ１は前記第１のデジタル・アナログ変換回路ＤＡＣ１にてアナログ信号である第１のデータ電流Ｉｄ１に変換される。また、第２のラインデータＤ２は前記第２のデジタル・アナログ変換回路ＤＡＣ２にてアナログ信号である第２のデータ電流Ｉｄ２に変換される。他のラインデータも同様に、対応するデジタル・アナログ変換回路にてアナログ信号であるデータ電流に変換される。そして、各デジタル・アナログ変換回路ＤＡＣ１〜ＤＡＣｍにて変換された各データ電流Ｉｄ１〜Ｉｄｍを前記水平同期信号ＨＳＹＮＣのタイミングで対応する入力端子Ｆ１〜Ｆｍに一斉に出力する。
【００４４】
表示パネル部１４は、図１に示すように、その略中央部に有機ＥＬ素子ＯＬＥＤを備えた画素２０がマトリクス状に配置された表示領域Ｐが設けられている。表示領域Ｐには、行方向に沿ってそれぞれｎ本の走査線Ｙ１，Ｙ２，…，Ｙｎ、制御線Ｚ１，Ｚ２，…，Ｚｎ及び駆動電圧供給線Ｌｏが並設されている。各走査線Ｙ１〜Ｙｎ及び制御線Ｚ１〜Ｚｎは、それぞれ前記走査線駆動回路１２に接続されている。
【００４５】
走査線Ｙ１〜Ｙｎは、図１にて上側から下側に向かって、第１の走査線Ｙ１，第２の走査線Ｙ２，…，第ｎの走査線Ｙｎの順に延設されている。そして、走査線Ｙ１〜Ｙｎのう
ち第１の走査線Ｙ１には第１の走査信号ＳＣ１が、第２の走査線Ｙ２には第２の走査信号ＳＣ２が、…、第ｎの走査線Ｙｎには第ｎの走査信号ＳＣｎが出力される。
【００４６】
制御線Ｚ１〜Ｚｎは、図１にて上側から下側に向かって、第１の制御線Ｚ１，第２の制御線Ｚ２，…，第ｎの制御線Ｚｎの順に延設されている。制御線Ｚ１〜Ｚｎのうち第１の制御線Ｚ１は前記第１の走査線Ｙ１に対応した制御線であって第１の発光期間制御信号ＬＴ１が出力される。第２の制御線Ｚ２は前記第２の走査線Ｙ２に対応した制御線であって第２の発光期間制御信号ＬＴ２が出力される。他の制御線も同様であって対応する走査線に対応した発光期間制御信号が出力される。
【００４７】
駆動電圧供給線Ｌｏは、各走査線Ｙ１〜Ｙｎに対応して１本ずつ延設されている。駆動電圧供給線Ｌｏには後記する各駆動トランジスタＱｄを駆動させるための駆動電圧Ｖｄｄが供給されている。
【００４８】
また、表示領域Ｐには、列方向に沿ってそれぞれｍ本のデータ線Ｘ１〜Ｘｍが延設されている。データ線Ｘ１〜Ｘｍは、図１にて左側から右側に向かって第１のデータ線Ｘ１，第２のデータ線Ｘ２，…，第ｍのデータ線Ｘｍの順に延設されている。
【００４９】
また、表示パネル部１４は、図１に示すように、その下側部に前記各データ線Ｘ１〜Ｘｍに対応したｍ個の入力端子Ｆ１，Ｆ２，…，Ｆｍが設けられている。そして、前記第１のデータ線Ｘ１は、第１の入力端子Ｆ１に接続され、前記第１のデジタル・アナログ変換回路ＤＡＣ１から出力された第１のデータ電流Ｉｄ１が供給される。前記第２のデータ線Ｘ２は、第２の入力端子Ｆ２に接続され、前記第２のデジタル・アナログ変換回路ＤＡＣ２から出力された第２のデータ電流Ｉｄ２が供給される。他のデータ線も同様に、対応する入力端子に接続され、対応する前記デジタル・アナログ変換回路から出力されたデータ電流が供給される。
【００５０】
また、表示領域Ｐには、その各走査線Ｙ１〜Ｙｎと各データ線Ｘ１〜Ｘｍとの交差部に対応する位置に画素２０が配置されている。即ち、この表示領域Ｐにはｍ×ｎ個の画素２０が形成されている。
【００５１】
そして、各画素２０は、対応する制御線Ｚ１〜Ｚｎ及び駆動電圧供給線Ｌｏに接続されている。
画素２０の内部回路構成を図２に従って説明する。本実施形態の画素２０は公知の回路構成を成している。尚、全ての画素２０の内部回路構成は同じであるので、第ｎの走査線Ｙｎと第ｍのデータ線Ｘｍとの交差部に対応する位置に配置された画素２０についてのみ説明し、他の走査線とデータ線との交差部に対応する位置に配置された画素２０の内部回路構成についての詳細な説明は省略する。
【００５２】
画素２０は、駆動トランジスタＱｄ、第１のスイッチングトランジスタＱｓｗ１、第２のスイッチングトランジスタＱｓｗ２、発光期間制御用トランジスタＱＬ、保持キャパシタＣｏ及び有機ＥＬ素子ＯＬＥＤを備えている。
【００５３】
本実施形態の駆動トランジスタＱｄは、その導電型がＰ型の薄膜トランジスタ（ＴＦＴ）である。また、本実施形態の第１のスイッチングトランジスタＱｓｗ１、第２のスイッチングトランジスタＱｓｗ２及び発光期間制御用トランジスタＱＬは、それぞれ、その導電型がＮ型の薄膜トランジスタ（ＴＦＴ）である。第１のスイッチングトランジスタＱｓｗ１、第２のスイッチングトランジスタＱｓｗ２及び発光期間制御用トランジスタＱＬは、それぞれ、スイッチング素子として機能するトランジスタである。
【００５４】
駆動トランジスタＱｄは、そのソースが駆動電圧供給線Ｌｏに接続され前記駆動電圧Ｖｄｄが供給されている。また、駆動トランジスタＱｄのゲート／ソース間には、保持キャパシタＣｏが接続されている。
【００５５】
駆動トランジスタＱｄのゲート／ドレイン間には、第１のスイッチングトランジスタＱｓｗ１が接続されている。また、駆動トランジスタＱｄのドレインには、第２のスイッチングトランジスタＱｓｗ２のドレインと発光期間制御用トランジスタＱＬのドレインとが接続されている。
【００５６】
第２のスイッチングトランジスタＱｓｗ２は、そのゲートが前記第１のスイッチングトランジスタＱｓｗ１のゲートに接続されるとともに、第ｎの走査線Ｙｎに接続されている。第２のスイッチングトランジスタＱｓｗ２のソースは、第ｍのデータ線Ｘｍに接続されている。
【００５７】
発光期間制御用トランジスタＱＬは、そのゲートが第ｎの制御線Ｚｎに接続されている。また、発光期間制御用トランジスタＱＬのソースは有機ＥＬ素子ＯＬＥＤの陽極Ｐ１に接続されている。有機ＥＬ素子ＯＬＥＤの陰極Ｐ２は接地され、その電位が基板電位Ｖｏになっている。この有機ＥＬ素子ＯＬＥＤは、その発光層が有機材料で構成されたエレクトロルミネッセンス素子（ＥＬ素子）であって、その陽極Ｐ１と陰極Ｐ２との間に流れる電流（駆動電流ＩＯＬＥＤ）の電流レベルに対応した輝度で発光するＥＬ素子である。
【００５８】
前記のように構成された画素２０は、前記第ｎの制御線Ｚｎを介してＬレベルの発光期間制御信号ＬＴｎが供給され発光期間制御用トランジスタＱＬがオフになり駆動トランジスタＱｄのドレインと有機ＥＬ素子ＯＬＥＤの陽極Ｐ１とが電気的に切断される。この状態で、前記第ｎの走査線Ｙｎを介してＨレベルの走査信号ＳＣｎが供給され第１及び第２のスイッチングトランジスタＱｓｗ１，Ｑｓｗ２がともにオン状態になる。すると、前記駆動トランジスタＱｄがダイオード接続されるとともに同駆動トランジスタＱｄのドレインが第２のスイッチングトランジスタＱｓｗ２を介してデータ線Ｘｍに電気的に接続される。そして、このタイミングで前記データ線Ｘｍからデータ電流Ｉｄｍの供給が開始され、所定期間（前記選択期間Ｔｐ）維持することで、前記保持キャパシタＣｏに前記データ電流Ｉｄｍの電流レベルに応じた電荷量が書き込まれる。
【００５９】
また、前記保持キャパシタＣｏにデータ電流Ｉｄｍの電流レベルに応じた電荷量が書き込まれた状態で、Ｌレベルの走査信号ＳＣｎが供給され前記第１及び第２のスイッチングトランジスタＱｓｗ１，Ｑｓｗ２がともにオフ状態になり、前記駆動トランジスタＱｄのドレインとデータ線Ｘｍとを電気的に切断する。すると、前記保持キャパシタＣｏに前記データ電流Ｉｄｍの電流レベルに応じた電荷量が保持される。この状態で、前記第ｎの制御線Ｚｎを介してＨレベルの発光期間制御信号ＬＴｎが供給され前記発光期間制御用トランジスタＱＬがオンになると駆動トランジスタＱｄのドレインと有機ＥＬ素子ＯＬＥＤの陽極Ｐ１とが電気的に接続される。
【００６０】
そして、このタイミングで前記保持キャパシタＣｏに保持された電荷量に応じた電流レベルを有する電流が駆動電流ＩＯＬＥＤとして発光期間制御用トランジスタＱＬを介して有機ＥＬ素子ＯＬＥＤの陽極Ｐ１と陰極Ｐ２間に流れる。この結果、有機ＥＬ素子ＯＬＥＤが前記駆動電流ＩＯＬＥＤの電流レベルに対応した輝度で発光する。そして、前記Ｈレベルの発光期間制御信号ＬＴｎの供給が継続している間（前記発光期間Ｔｓに相当）、有機ＥＬ素子ＯＬＥＤが発光し続ける。
【００６１】
これを、全ての画素２０に対して前記した線順次走査することで表示領域Ｐ上に前記画像データＤに応じた所望の画像が表示される。
また、図１に示すように、前記表示パネル部１４上であって、前記表示領域Ｐと前記各入力端子Ｆ１〜Ｆｍとの間には、前記データ線Ｘ１〜Ｘｍ毎に静電保護回路３０が設けられている。各静電保護回路３０は、本実施形態においては、１個の放電用トランジスタＱＨで構成されている。
【００６２】
また、表示パネル部１４上には、各静電保護回路３０に接続された静電保護回路制御線Ｌｃ及び放電線Ｌｐとが並設されている。静電保護回路制御線Ｌｃは、表示パネル部１４上に形成された接続端子Ｆｐに接続されている。この接続端子Ｆｐは、静電保護回路制御線Ｌｃと前記制御回路１１とを電気的に接続する端子である。
【００６３】
放電線Ｌｐは、その電位が基板電位Ｖｏに設定されている。そして、静電保護回路制御線Ｌｃと放電線Ｌｐとは独立して形成されている。
次に、静電保護回路３０の詳細について図２に従って説明する。図２に示した静電保護回路３０は、第ｍのデータ線Ｘｍに対応した静電保護回路である。尚、静電保護回路３０は、その構成が全て同じであるので、第ｍのデータ線Ｘｍに対応した静電保護回路３０についてのみ説明し、他のデータ線に対応した静電保護回路３０については、その詳細な説明は省略する。
【００６４】
静電保護回路３０は、１個の放電用トランジスタＱＨで構成されている。放電用トランジスタＱＨは電界効果型トランジスタである。また、本実施形態の放電用トランジスタＱＨは、その導電型がＮ型である。
【００６５】
放電用トランジスタＱＨは、そのゲートが前記静電保護回路制御線Ｌｃに接続されている。放電用トランジスタＱＨのドレインは前記第ｍのデータ線Ｘｍに接続されているとともに、同放電用トランジスタＱＨのソースは前記放電線Ｌｐに接続されている。従って、前記放電用トランジスタＱＨは、前記アナログ電圧制御信号Ｖｓｓの電圧レベルに応じて、そのドレイン／ソース間の導電率が制御される。
【００６６】
このように構成された有機ＥＬディスプレイ１０は、その製造時における、表示パネル部１４とデータ線駆動回路１３とを前記入力端子Ｆ１〜Ｆｍを介して接続する前に、前記接続端子Ｆｐを制御回路１１に接続しないようにする。これにより、各静電保護回路３０の放電用トランジスタＱＨのゲートが、所謂、フローティング状態に設定される。ここで、本明細書において、フローティング状態とは、各静電保護回路３０の放電用トランジスタＱＨのゲートが、データ線Ｘ１〜Ｘｍや放電線Ｌｐといった他の配線に電気的に接続されていない状態をいう。そして、各放電用トランジスタＱＨのゲート／ソース間に寄生する浮遊容量が形成される。
【００６７】
放電用トランジスタＱＨのゲートがフローティング状態で、前記表示パネル部１４とデータ線駆動回路１３とを前記入力端子Ｆ１〜Ｆｍを介して接続すべく、データ線駆動回路１３のチップを実装する。このとき、実装前のデータ線駆動回路１３が前記基板電位Ｖｏに対して所定量の静電気を蓄積している場合、データ線駆動回路１３を入力端子Ｆ１〜Ｆｍに接続することで、前記静電気の電位によって前記放電用トランジスタＱＨがオンになる。
【００６８】
詳しくは、例えば、データ線駆動回路１３の電位が前記基板電位Ｖｏに比較して低電位となる静電気を蓄積している場合、その各デジタル・アナログ変換回路ＤＡＣ１〜ＤＡＣｍを前記入力端子Ｆ１〜Ｆｍに接続する。すると、その静電気を蓄積しているデジタル・アナログ変換回路に接続された放電用トランジスタＱＨはそのゲートが前記浮遊容量によって高電位（Ｈレベル）になる。その結果、静電気を蓄積しているデジタル・アナログ変換回路に接続された放電用トランジスタＱＨはオンになる。
【００６９】
オンになった放電用トランジスタＱＨは、そのドレイン／ソース間が導通状態になるので、前記放電線Ｌｐとデータ線とがそのオンになった放電用トランジスタＱＨを介して電気的に接続した状態になる。この結果、前記放電線Ｌｐ、放電用トランジスタＱＨ、データ線及び入力端子で構成される放電経路を介して前記静電気が放電され、データ線駆動回路１３の電位が表示パネル部１４の電位（基板電位Ｖｏ）に一致する。この結果、各画素２０には実装前のデータ線駆動回路１３に蓄積された静電気に伴った高電圧が直接印加されないので画素２０が破壊されるのを防止することができる。このことから、有機ＥＬディスプレイ１０の歩留まりを向上させることができる。
【００７０】
また、前記表示パネル部１４にデータ線駆動回路１３のチップを実装した後にその表示領域Ｐに所望の画像を表示させる場合、前記接続端子Ｆｐを制御回路１１に接続する。そして、前記制御回路１１から各放電用トランジスタＱＨのドレイン／ソース間の導電率を最小にする（放電用トランジスタＱＨをオフにする）ような電圧レベルを有したアナログ電圧制御信号Ｖｓｓを出力する。すると、前記データ線駆動回路１３から出力された前記データ電流Ｉｄ１〜Ｉｄｍが前記放電用トランジスタＱＨのドレイン／ソース間を介して前記放電線Ｌｐに流れ込むことなく、第ｍのデータ線Ｘｍを介して所定の画素２０に流すことができる。つまり、前記データ電流Ｉｄ１〜Ｉｄｍが前記放電線Ｌｐにリークするリーク電流を最小にすることができる。この結果、データ電流Ｉｄ１〜Ｉｄｍをその電流レベルが低下することなく選択された画素２０に書き込ませることができるので、有機ＥＬ素子ＯＬＥＤの発光輝度がリーク電流によって所望の値より低下することはない。
【００７１】
また、前記放電線Ｌｐは、前記放電用トランジスタＱＨを介して隣接する各データ線Ｘ１〜Ｘｍを互いに接続させることができる。従って、その分、放電経路が増えるので静電気を短時間で放電させることができる。さらに、前記静電保護回路３０は、１個のトランジスタで構成されている。従って、その占有面積が大きくなることなく且つ簡単な構成で静電保護回路３０を実現することができる。
【００７２】
また、前記静電保護回路制御線Ｌｃは、電圧信号である前記アナログ電圧制御信号Ｖｓｓを供給するための制御線なので、その線幅を狭くすることが可能である。従って、静電保護回路制御線Ｌｃの占有面積を小さくすることができる。
【００７３】
以上のことから、製造時の静電気による画素２０の破壊の防止を可能とするとともにリーク電流の発生を防止することが可能な静電保護回路３０を備えた有機ＥＬディスプレイを実現することができる。
【００７４】
尚、特許請求の範囲の電子装置または電気光学装置は、例えば、本実施形態においては有機ＥＬディスプレイ１０に対応している。特許請求の範囲の供給線は、例えば、本実施形態においては静電保護回路制御線Ｌｃに対応している。特許請求の範囲の電子素子または電気光学素子は、例えば、本実施形態においては有機ＥＬ素子ＯＬＥＤに対応している。特許請求の範囲の信号線は、例えば、本実施形態においてはデータ線Ｘ１〜Ｘｍに対応している。特許請求の範囲の第１の端子は、例えば、本実施形態においては放電用トランジスタＱＨのドレインに対応している。特許請求の範囲の第２の端子は、例えば、本実施形態においては放電用トランジスタＱＨのソースに対応している。特許請求の範囲の制御用端子は、例えば、本実施形態においては放電用トランジスタＱＨのゲートに対応している。
【００７５】
前記実施形態によれば、以下のような特徴を得ることができる。
（１）本実施形態では、表示パネル部１４上であって、表示領域Ｐと入力端子Ｆ１〜Ｆｍとの間に、１個の放電用トランジスタＱＨで構成された静電保護回路３０をデータ線Ｘ１
〜Ｘｍ毎に設けた。また、各放電用トランジスタＱＨのソースを基板電位Ｖｏに接続された放電線Ｌｐに接続した。
【００７６】
そして、データ線駆動回路１３の各デジタル・アナログ変換回路ＤＡＣ１〜ＤＡＣｍを対応する入力端子Ｆ１〜Ｆｍに接続させると、静電気が蓄積されているデジタル・アナログ変換回路に対応した静電保護回路３０の放電用トランジスタＱＨがオンになる。その結果、表示パネル部１４とデータ線駆動回路１３とが電気的に接続され、前記静電気が放電線Ｌｐに放電されるので、同表示パネル部１４と同データ線駆動回路１３との電位が一致する。このことから、各画素２０には実装前のデータ線駆動回路１３に蓄積された静電気に伴った高電圧が直接印加されないので画素２０が破壊されるのを防止することができる。このことから、有機ＥＬディスプレイ１０の歩留まりを向上させることができる。
（２）本実施形態では、静電気に伴う高電圧を放電する放電線Ｌｐとアナログ電圧制御信号Ｖｓｓを供給する静電保護回路制御線Ｌｃとを独立して形成した。従って、表示パネル部１４とデータ線駆動回路１３とを電気的に接続しデータ線Ｘ１〜Ｘｍを介して静電気を放電線Ｌｐに放電させることと、前記静電保護回路制御線Ｌｃにデータ線Ｘ１〜Ｘｍと放電線Ｌｐとを電気的に遮断するアナログ電圧制御信号Ｖｓｓを供給することを独立して制御することができる。このようにすることで、各画素２０に静電気に伴った高電圧を直接印加されないようにして画素２０を静電気から保護するとともにリーク電流の電流レベルをなるべく小さくすることができるので、有機ＥＬ素子ＯＬＥＤの発光輝度がリーク電流によって低下することはない。このことから、有機ＥＬディスプレイ１０の歩留まりを向上させることができる。
（３）本実施形態では、各入力端子Ｆ１〜Ｆｍに対して静電保護回路３０を各々設けたので、放電線Ｌｐを介して互いに隣接するデータ線にも放電させることができる。この結果、放電経路が増えるので、静電気を短時間で放電させることができる。
（４）本実施形態では、静電保護回路３０を１個のトランジスタで構成した。従って、その占有面積が大きくなることなく且つ簡単な構成で静電保護回路を実現することができる。
（５）本実施形態では、静電保護回路制御線Ｌｃには、電圧信号であるアナログ電圧制御信号Ｖｓｓを供給するので、その線幅を狭くすることが可能である。従って、静電保護回路制御線Ｌｃの占有面積を小さくすることができる。
（第２実施形態）
次に、本発明を具体化した第２実施形態を図４に従って説明する。この第２実施形態の有機ＥＬディスプレイは、上記静電保護回路３０の回路構成、及び、静電保護回路制御線、放電線がそれぞれさらに１本付加したこと以外は上記第１実施形態と同じ構成を成している。従って、同じ構成部材については符号を等しくし、その詳細な説明を省略する。
【００７７】
図４は、本実施形態に係る有機ＥＬディスプレイの電気的構成を説明するための図である。本実施形態に係る有機ＥＬディスプレイ１０ａは、前記表示パネル部１４上であって、その表示領域Ｐと各入力端子Ｆ１〜Ｆｍとの間に、データ線Ｘ１〜Ｘｍ毎に静電保護回路４０が並設されている。
【００７８】
詳述すると、本実施形態における静電保護回路４０は、その導電型が互いに異なる第１の放電用トランジスタＱＨ１と第２の放電用トランジスタＱＨ２とで構成されている。第１及び第２の放電用トランジスタＱＨ１，ＱＨ２は、それぞれ、電界効果型トランジスタである。本実施形態においては、第１の放電用トランジスタＱＨ１の導電型はＮ型であって第２の放電用トランジスタＱＨ２の導電型はＰ型である。
【００７９】
また、表示パネル部１４上には、各第１の放電用トランジスタＱＨ１のゲートに接続した第１の静電保護回路制御線Ｌｃ１と、前記第２の放電用トランジスタＱＨ２のゲートに接続した第２の静電保護回路制御線Ｌｃ２とが延設されている。さらに、表示パネル部１
４上には、各第１の放電用トランジスタＱＨ１のソースに接続した第１の放電線Ｌｐ１と、各第２の放電用トランジスタＱＨ２のソースに接続した第２の放電線Ｌｐ２とが設けられている。
【００８０】
第１の放電線Ｌｐ１は、その電位が基板電位Ｖｏに設定されている。また、第２の放電線Ｌｐ２は、前記各データ線Ｘ１〜Ｘｍの電位より高い所定の電位Ｖｑに設定されている。そして、第１の静電保護回路制御線Ｌｃ１と第１の放電線Ｌｐ１とは独立して形成されている。また、第２の静電保護回路制御線Ｌｃ２と第２の放電線Ｌｐ２とは独立して形成されている。
【００８１】
さらに、前記第１の静電保護回路制御線Ｌｃ１は表示パネル部１４上に形成された第１の接続端子Ｆｐ１を介して制御回路１１に電気的に接続されている。そして、前記第１の静電保護回路制御線Ｌｃ１は前記制御回路１１から出力される各第１の放電用トランジスタＱＨ１のドレイン／ソース間の導電率を制御するための第１のアナログ電圧制御信号Ｖｓｓ１が供給される。
【００８２】
前記第２の静電保護回路制御線Ｌｃ２は表示パネル部１４上に形成された第２の接続端子Ｆｐ２を介して制御回路１１に電気的に接続されている。そして、前記第２の静電保護回路制御線Ｌｃ２は前記制御回路１１から出力される各第２の放電用トランジスタＱＨ２のドレイン／ソース間の導電率を制御するための第２のアナログ電圧制御信号Ｖｓｓ２が供給される。
【００８３】
このように構成された有機ＥＬディスプレイ１０ａは、その製造時において実装する前に、前記第１及び第２の接続端子Ｆｐ１，Ｆｐ２を制御回路１１に接続しないようにする。これにより、各静電保護回路４０の第１及び第２の放電用トランジスタＱＨ１，ＱＨ２の各ゲートをデータ線Ｘ１〜Ｘｍや放電線Ｌｐといった他の配線に電気的に接続されていない、所謂、フローティング状態に設定する。
【００８４】
この状態で、例えば、データ線駆動回路１３が表示パネル部１４の電位に比較して高電位となる静電気を蓄積している場合、その各デジタル・アナログ変換回路ＤＡＣ１〜ＤＡＣｍを前記入力端子Ｆ１〜Ｆｍに接続する。すると、静電気を蓄積しているデジタル・アナログ変換回路に接続された各放電用トランジスタＱＨ１，ＱＨ２はその各ゲートが前記浮遊容量によって低電位（Ｌレベル）になる。その結果、各放電用トランジスタＱＨ１，ＱＨ２のうち、静電気を蓄積しているデジタル・アナログ変換回路に接続された、その導電型がＰ型である第２の放電用トランジスタＱＨ２がオンになる。
【００８５】
オンになった第２の放電用トランジスタＱＨ２は、そのドレイン／ソース間が導通状態になるので、前記静電気が蓄積されているデジタル・アナログ変換回路の静電気に伴った高い電位が対応するデータ線を介して前記第２の放電線Ｌｐ２に放電される。
【００８６】
すると、前記第２の放電線Ｌｐ２は、前記したように、その一端が接地され基板電位Ｖｏになっているので、前記静電気が蓄積されているデジタル・アナログ変換回路の電位は、前記表示パネル部１４の電位と一致する。
【００８７】
また、データ線駆動回路１３が表示パネル部１４の電位に比較して低電位となる静電気を蓄積している場合、その各デジタル・アナログ変換回路ＤＡＣ１〜ＤＡＣｍを前記入力端子Ｆ１〜Ｆｍに接続する。すると、静電気を蓄積しているデジタル・アナログ変換回路に接続された各放電用トランジスタＱＨ１，ＱＨ２はその各ゲートが前記浮遊容量によって高電位（Ｈレベル）になる。その結果、各放電用トランジスタＱＨ１，ＱＨ２のうち、静電気を蓄積しているデジタル・アナログ変換回路に接続された、その導電型がＮ型であ
る第１の放電用トランジスタＱＨ１がオンになる。
【００８８】
オンになった第１の放電用トランジスタＱＨ１は、そのドレイン／ソース間が導通状態になるので、前記静電気が蓄積されているデジタル・アナログ変換回路の電位が前記表示パネル部１４の電位に一致する。
【００８９】
この結果、本実施形態においては、データ線駆動回路１３が表示パネル部１４の電位より高電位となる静電気が蓄積されている場合に加えて、前記データ線駆動回路１３が表示パネル部１４の電位より低電位となる静電気が蓄積されている場合においても実装時における静電気から各画素２０を保護することができる。
【００９０】
また、前記表示パネル部１４とデータ線駆動回路１３とを接続して実装した後にその表示領域Ｐに所望の画像を表示させる場合、前記第１及び第２の接続端子Ｆｐ１，Ｆｐ２を制御回路１１に接続する。そして、前記制御回路１１から各第１及び第２の放電用トランジスタＱＨ１，ＱＨ２の各ドレイン／ソース間の導電率を最小にする（第１及び第２の放電用トランジスタＱＨ１，ＱＨ２をそれぞれオフにする）ような電圧レベルを有した前記第１のアナログ電圧制御信号Ｖｓｓ１及び第２のアナログ電圧制御信号Ｖｓｓ２を出力する。
【００９１】
すると、前記データ線駆動回路１３から出力された前記データ電流Ｉｄ１〜Ｉｄｍを前記各第１及び第２の放電用トランジスタＱＨ１，ＱＨ２の各ドレイン／ソース間を介して前記各放電線Ｌｐ１，Ｌｐ２に流れ込むことなく、選択された所定の画素２０に流すことができる。つまり、前記データ電流Ｉｄ１〜Ｉｄｍが前記第１及び第２の放電線Ｌｐ１，Ｌｐ２にリークするリーク電流の発生を抑制することができる。この結果、上記第１の実施形態と同様な効果を得ることができる。
【００９２】
また、前記第１の放電線Ｌｐ１は、前記第１の放電用トランジスタＱＨ１を介して互いに隣接する各データ線Ｘ１〜Ｘｍに接続されている。また、前記第２の放電線Ｌｐ２は、前記第２の放電用トランジスタＱＨ２を介して互いに隣接する各データ線Ｘ１〜Ｘｍに接続されている。従って、その分、放電経路が増えるので静電気を短時間で放電させることができる。
【００９３】
また、前記第１及び第２の静電保護回路制御線Ｌｃ１，Ｌｃ２は、ともに電圧信号である前記第１及び第２のアナログ電圧制御信号Ｖｓｓ１，Ｖｓｓ２を供給するための制御線なので、その線幅を狭くすることが可能である。従って、第１及び第２の静電保護回路制御線Ｌｃ１，Ｌｃ２の占有面積を小さくすることができる。
【００９４】
尚、特許請求の範囲の電子装置または電気光学装置は、例えば、本実施形態においては有機ＥＬディスプレイ１０ａに対応している。特許請求の範囲の供給線は、例えば、本実施形態においては第１の静電保護回路制御線Ｌｃ１または第２の静電保護回路制御線Ｌｃ２に対応している。
【００９５】
（第３実施形態）
次に、第１または第２実施形態で説明した電子装置または電気光学装置としての有機ＥＬディスプレイ１０，１０ａの電子機器の適用について図５に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【００９６】
図５は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図５において、パーソナルコンピュータ５０は、キーボード５１を備えた本体部５２と、前記有機ＥＬ
ディスプレイ１０，１０ａを用いた表示ユニット５３とを備えている。この場合においても、有機ＥＬディスプレイ１０，１０ａを用いた表示ユニット５３は前記第１または第２実施形態と同様な効果を発揮する。
【００９７】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記第１実施形態では、全ての放電用トランジスタＱＨの各ゲートは静電保護回路制御線Ｌｃを介して共通して接続し、各放電用トランジスタＱＨのソース／ドレイン間の導電率を一律に制御するようにした。これを、放電用トランジスタＱＨを複数組に区分けし、その区分けした組に属する各放電用トランジスタＱＨの各ゲート毎に独立した静電保護回路制御線Ｌｃに接続する。このようにすることで、前記組に属する複数の放電用トランジスタＱＨ毎に個別にその各ソース／ドレイン間の導電率を制御することができる。例えば、表示領域Ｐに赤用、緑用及び青用の画素２０をデータ線Ｘ１〜Ｘｍ毎に交互に備えたフルカラー表示可能な有機ＥＬディスプレイにおいては、各色毎で複数の放電用トランジスタＱＨを区分けし、その区分けされた同色の画素２０に接続された放電用トランジスタＱＨ毎に静電保護回路制御線Ｌｃに接続する。このようにすることで、複数の放電用トランジスタＱＨの各ソース／ドレイン間の導電率をその各色の画素２０に接続された放電用トランジスタＱＨ毎に独立して制御する。この結果、上記記載の効果に加えて、放電用トランジスタＱＨをその各色毎に適切に制御することができる。
【００９８】
○上記第１実施形態では、全ての放電用トランジスタＱＨの各ゲートは静電保護回路制御線Ｌｃを介して共通して接続した。そして、制御回路１１から所定のアナログ電圧制御信号Ｖｓｓが供給されることで放電用トランジスタＱＨをオン・オフ制御するようにした。つまり、各放電用トランジスタＱＨのゲートには、等しくアナログ電圧制御信号Ｖｓｓが供給される。これを、各放電用トランジスタＱＨ毎に所定の大きさを有した抵抗素子を備えた静電保護回路制御線を用いてもよい。このようにすることで、各放電用トランジスタＱＨのソース／ゲート間に流れるリーク電流を最小限にすることができるので、データ電流Ｉｄ１〜Ｉｄｍを精度良く対応する画素２０に供給することができる。
【００９９】
○上記第１実施形態では、放電用トランジスタＱＨはその導電型がＮ型であったが、Ｐ型であってもよい。このようにすることで、上記第１実施形態と同様な効果を得ることができる。
【０１００】
○上記実施形態では、単色の有機ＥＬディスプレイ１０、１０ａであったが、フルカラー表示が可能な有機ＥＬディスプレイに応用してもよい。
○上記実施形態では、有機ＥＬ素子ＯＬＥＤを備えた有機ＥＬディスプレイに具体化して好適な効果を得たが、有機ＥＬディスプレイ以外の例えばデジタルマイクロミラーデバイス（ＤＭＤ）を用いたディスプレイ、電子放出素子を用いたディスプレイ（ＦＥＤ）やＳＥＤ（Ｓｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−Ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）に具体化してもよい。
【図面の簡単な説明】
【０１０１】
【図１】第１の実施形態に係る有機ＥＬディスプレイの電気的構成を説明するための図である。
【図２】第１の実施形態に係る電圧制御回路と、第ｎの走査線と第ｍのデータ線との交差部に対応して配置された画素の回路図である。
【図３】走査信号、発光期間制御信号及びデータ電流のタイミングチャートである。
【図４】第２の実施形態に係る有機ＥＬディスプレイの電気的構成を説明するための図である。
【図５】第３の実施形態に係る電子機器としてのモバイル型のパーソナルコンピュータの斜視図である。
【図６】従来の画素の電気的構成を説明するための図である。
【図７】従来の画素の電気的構成を説明するための図である。
【符号の説明】
【０１０２】
Ｌｃ，…供給線としての静電保護回路制御線、Ｌｃ１，Ｌｃ２…供給線としての第１または第２の静電保護回路制御線、Ｌｐ…放電線、ＯＬＥＤ…電子素子または電気光学素子としての有機ＥＬ素子、ＱＨ…放電用トランジスタ、Ｘ１〜Ｘｍ…信号線としてのデータ線、Ｙ１〜Ｙｎ…走査線、１０，１０ａ…電子装置または電気光学装置としての有機ＥＬディスプレイ、２０…画素、３０、４０…静電保護回路、５０…電子機器としてのモバイル型のパーソナルコンピュータ。
【図１】
2005156703.tif 000003
【図２】
2005156703.tif 000004
【図３】
2005156703.tif 000005
【図４】
2005156703.tif 000006
【図５】
2005156703.tif 000007
【図６】
2005156703.tif 000008
【図７】
2005156703.tif 000009