(57)【要約】【課題】  起動時のソフトスタートを実現可能な二相式絶縁型の電源装置を提供する。【解決手段】  状態IにおいてS1a及びS2bをONにし、状態IIにおいてS2a及びS2bをONにし、状態IIIにおいてS2a及びS1bをONにし、状態IVにおいてS2a及びS2bをONにする。そうすると、状態II乃至IVにおいてトランスTrsaをキャパシタCiaに接続させ、状態I,II及びIVにおいてトランスTrsbをキャパシタCibに接続させ、それぞれの場合にトランスTrsa及びTrsbの二次巻線側に順方向の電圧を誘起する。そうすると、状態II乃至IVにおいてトランスTrsaの二次巻線側に生じた電流を整流素子Doaにより負荷Rに供給し、状態I,II及びIVにおいてトランスTrsbの二次巻線側に生じた電流を整流素子Dobにより負荷Rに供給する。重ね合わせれば、リプルの少ない出力電圧Voを出力できる。【選択図】  図３
2005117884.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２のトランスと、
前記第１及び第２のトランスの一次巻線側に接続された容量部及びスイッチング部と、
前記第１のトランスの二次巻線側に接続された第１の整流素子と、
前記第２のトランスの二次巻線側に接続された第２の整流素子と、
前記スイッチング部のスイッチングを制御する制御部と、
を有し、
前記制御部は、
第１の期間において、前記容量部の出力電圧に応じた電圧が前記第２のトランスの一次巻線に印加されるように前記スイッチング部のスイッチングを行い、前記第２のトランスの二次巻線に生じた電流を前記第２の整流素子を介して負荷に供給し、
第２の期間において、前記容量部の出力電圧に応じた電圧が前記第１及び第２のトランスの一次巻線に印加されるように前記スイッチング部のスイッチングを行い、前記第１及び第２のトランスの二次巻線に生じた電流を前記第１及び第２の整流素子を介して負荷に供給し、
第３の期間において、前記容量部の出力電圧に応じた電圧が前記第１のトランスの一次巻線に印加されるように前記スイッチング部のスイッチングを行い、前記第１のトランスの二次巻線に生じた電流を前記第１の整流素子を解して負荷に供給し、
第４の期間において、前記容量部の出力電圧に応じた電圧が前記第１及び第２のトランスの一次巻線に印加されるように前記スイッチング部のスイッチングを行い、前記第１及び第２のトランスの二次巻線に生じた電流を前記第１及び第２の整流素子を介して負荷に供給するように制御する
ことを特徴とする電源装置。
【請求項２】
前記第１のトランスの一次巻線側に前記スイッチング部として第１及び第２のスイッチング素子が接続され、
前記第２のトランスの一次巻線側に前記スイッチング部として第３及び第４のスイッチング素子が接続され、
前記制御部は、
前記第１の期間において、前記第１及び第４のスイッチング素子をオンにセットし、
前記第２の期間において、前記第２及び第４のスイッチング素子をオンにセットし、
前記第３の期間において、前記第２及び第３のスイッチング素子をオンにセットし、
前記第４の期間において、前記第２及び第４のスイッチング素子をオンにセットする
ことを特徴とする請求項１記載の電源装置。
【請求項３】
前記第１のトランスの一次巻線側に前記容量部として第１のキャパシタが接続され、
前記第２のトランスの一次巻線側に前記容量部として第２のキャパシタが接続され、
前記制御部が、
前記第１の期間において、前記第２のキャパシタの端子間電圧に応じた電圧が前記第２のトランスの一次巻線に印加されるように前記第１乃至第４のスイッチング素子のスイッチングを行い、
前記第２の期間において、前記第１のキャパシタの端子間電圧に応じた電圧が前記第１のトランスの一次巻線に印加されるように、前記第２のキャパシタの端子間電圧に応じた電圧が前記第２のトランスの一次巻線に印加されるように前記第１乃至第４のスイッチング素子のスイッチングを行い、
前記第３の期間において、前記第１のキャパシタの端子間電圧に応じた電圧が前記第１のトランスの一次巻線に印加されるように前記第１乃至第４のスイッチング素子のスイッチングを行い、
前記第４の期間において、前記第１のキャパシタの端子間電圧に応じた電圧が前記第１のトランスの一次巻線に印加されるように、前記第２のキャパシタの端子間電圧に応じた電圧が前記第２のトランスの一次巻線に印加されるように前記第１乃至第４のスイッチング素子のスイッチングを行う
ことを特徴とする請求項２記載の電源装置。
【請求項４】
前記容量部の一端子がグランドに接地されていることを特徴とする請求項１乃至３のいずれか１つ記載の電源装置。
【請求項５】
前記容量部の一端子が入力電源に接続されていることを特徴とする請求項１乃至３のいずれか１つ記載の電源装置。
【請求項６】
前記第１の期間から前記第２の期間への移行時期と前記第４の期間から前記第１の期間への移行時期に、前記第１及び第２のスイッチング素子をオフにセットし、
前記第２の期間から前記第３の期間への移行時期と前記第３の期間から前記第４の期間への移行時期に、前記第３及び第４のスイッチング素子をオフにセットする
ことを特徴とする請求項２記載の電源装置。
【請求項７】
前記スイッチング部が、入力電源に接続される第１のスイッチング素子と、前記第１のスイッチング素子に接続され且つ前記第１のトランスと前記容量部とでループを構成する第２のスイッチング素子と、前記容量部と前記第２のトランスとでループを構成する第３のスイッチング素子とを含み、
前記制御部が、
前記第１の期間において、前記第１及び第３のスイッチング素子をオンにセットし、
前記第２の期間において、前記第２及び第３のスイッチング素子をオンにセットし、
前記第３の期間において、前記第１及び第２のスイッチング素子をオンにセットし、
前記第４の期間において、前記第２及び第３のスイッチング素子をオンにセットする
ことを特徴とする請求項１記載の電源装置。
【請求項８】
前記容量部が、前記第１のトランスの一次巻線側に接続される第１のキャパシタと、前記第２のトランスの一次巻線側に接続される第２のキャパシタとを含み、
前記スイッチング部が、入力電源に接続される第１のスイッチング素子と、前記第１のスイッチング素子に接続され且つ前記第１のトランスと前記第１のキャパシタとでループを構成する第２のスイッチング素子と、前記第２のキャパシタと前記第２のトランスとでループを構成する第３のスイッチング素子とを含み、
前記第１の期間において、前記第１及び第３のスイッチング素子をオンにセットし、前記第１のトランスの一次巻線に前記第１のキャパシタの出力電圧に応じた電圧を印加し、
前記第２の期間において、前記第２及び第３のスイッチング素子をオンにセットし、前記第１のトランスの一次巻線に前記第１のキャパシタの出力電圧に応じた電圧が印加され、前記第２のトランスの一次巻線に前記第２のキャパシタの出力電圧に応じた電圧を印加し、
前記第３の期間において、前記第１及び第２のスイッチング素子をオンにセットし、前記第２のトランスの一次巻線に前記第２のキャパシタの出力電圧に応じた電圧を印加し、
前記第４の期間において、前記第２及び第３のスイッチング素子をオンにセットし、前記第１のトランスの一次巻線に前記第１のキャパシタの出力電圧に応じた電圧を印加し、前記第２のトランスの一次巻線に前記第２のキャパシタの出力電圧に応じた電圧を印加する
ことを特徴とする請求項１記載の電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関し、より詳しくは出力電圧に含まれるリプルを低減させるための技術に関する。
【背景技術】
【０００２】
ディジタルＩＣ用電源には、低電圧大電流を高スリューレートに供給し、しかも出力電圧変動を微小範囲内に収める性能が求められる。しかし、一般的な電源方式においてこの条件を満たすには、出力側に大容量の平滑コンデンサが必要となる。また、低電圧大電流環境では、回路内のインピーダンス成分の影響が無視できないほど大きくなるにも拘らず、現在の技術では十分に低インピーダンスの部品を作ることができていないのが現状である。そのため、インピーダンス成分による、効率の低下、出力電圧リプルの増大、スイッチングサージの増大等を抑制するために、複数の電源を多相構成にし、出力平滑コンデンサを並列接続する等の対策が必要となり、部品数の増加、高コスト化、回路の大型化を招いている。
【０００３】
そこで、これらの問題解決に有効な手段として、２つの絶縁形ステップダウンインバータを用いて、各インバータの二次巻線側に１８０°位相差の矩形波電圧を誘導し、これらを半波整流して重ね合わせることで、原理的には低電圧大電流環境において出力平滑コンデンサなしで直流電圧を供給する方式が提案されている。
【０００４】
このような方式は例えば特開２００３−１０２１７５号公報に開示されている。図１にその回路を示す。図１に示したＤＣ−ＤＣコンバータ装置は、入力直流電源Ｖiと、ＭＯＳＦＥＴであるスイッチング素子Ｓ1a，Ｓ2a，Ｓ1b，Ｓ2b，Ｓoa及びＳobと、一次巻線と二次巻線との極性が同じであるトランスＴrsaとＴrsbと、キャパシタＣiと、平滑用キャパシタＣoと、負荷Ｒとを含む。なお、原理的には平滑用キャパシタＣoは不要であるが、ここでは示している。また制御部として、基準電圧電源Ｖrと、比較器１０００と、スイッチング素子Ｓ1a及びＳ2aのためのスイッチング信号を出力する第１パルス発生器１００１と、スイッチング素子Ｓ1b及びＳ2bのためのスイッチング信号を出力する第２パルス発生器１００２とを含む。なお、スイッチング素子Ｓoaはスイッチング素子Ｓ1aと同じようにスイッチングされる。スイッチング素子Ｓobは、スイッチング素子Ｓ1bと同じようスイッチングされる。
【０００５】
入力直流電源Ｖiの正極側端子は、スイッチング素子Ｓ1a及びＳ1bのドレインに接続されている。スイッチング素子Ｓ1aのソースは、スイッチング素子Ｓ2aのドレインとトランスＴrsaの一次巻線の一端に接続されている。トランスＴrsaの一次巻線の他端は、キャパシタＣiの一端に接続されている。キャパシタＣiの他端は、入力直流電源Ｖiの負極側端子に接続されている。スイッチング素子Ｓ1aのソースにドレインが接続されているスイッチング素子Ｓ2aのソースも入力直流電源Ｖiの負極側端子に接続されている。また、スイッチング素子Ｓ1bのソースは、トランスＴrsbの一次巻線の一端及びスイッチング素子Ｓ2bのドレインに接続されている。トランスＴrsbの一次巻線の他端は、キャパシタＣiの一端に接続されている。スイッチング素子Ｓ2bのソースは、入力直流電源Ｖiの負極側端子に接続されている。
【０００６】
トランスＴrsaの二次巻線の一端は、スイッチング素子Ｓoaのソースに接続されている。一方、スイッチング素子Ｓoaのドレインは、負荷Ｒの正極側端子と平滑用キャパシタＣoの一端とスイッチング素子Ｓobのドレインに接続されている。トランスＴrsaの二次巻線の他端は、負荷Ｒの負極側端子と平滑用キャパシタＣoの他端とに接続されている。トランスＴrsbの二次巻線の一端は、スイッチング素子Ｓobのソースに接続されている。スイッチング素子Ｓobのドレインは、負荷Ｒの正極側端子に接続されている。トランスＴrsbの二次巻線の他端は、トランスＴrsaの二次巻線の他端及び負荷Ｒの負極側端子に接続されている。
【０００７】
制御部において比較器１０００の第１の入力端子には負荷Ｒの出力電圧Ｖoが入力され、第２の入力端子には基準電圧電源Ｖrの基準電圧Ｖrが入力される。比較器１０００の出力は、第１パルス発生器１００１及び第２パルス発生器１００２に出力される。
【０００８】
このようなＤＣ−ＤＣコンバータ装置は、制御部により各スイッチング素子に図２に示すようなスイッチングを行わせることにより負荷Ｒに出力電圧Ｖoを生成する。なお、スイッチング素子Ｓ1aのドレイン・ソース間の電圧をＶs1aとし、スイッチング素子Ｓ2aのドレイン・ソース間の電圧をＶs2aとし、スイッチング素子Ｓ1bのドレイン・ソース間の電圧をＶs1bとし、スイッチング素子Ｓ2bのドレイン・ソース間の電圧Ｖs2b、スイッチング素子Ｓoaのドレイン・ソース間の電圧をＶsoa、スイッチング素子Ｓobのドレイン・ソース間の電圧をＶsobとする。また、トランスＴrsaの二次巻線側に誘導される電圧をＶwoa、トランスＴrsbの二次巻線側に誘導される電圧をＶwob、キャパシタＣiの両端に生ずる電圧をＶciとする。
【０００９】
図２に示すように、状態Ｉ、ＩＩ、III及びＩＶの４つの状態が繰り返し生じるようになっており、まず状態Ｉにおいて、スイッチング素子Ｓ1a及びＳ1b並びにＳoa及びＳobをオン、スイッチング素子Ｓ2a及びＳ2bをオフに設定する。そうすると、入力直流電源Ｖiの正極側端子がトランスＴrsa及びトランスＴrsbに接続される。従って、状態Ｉでは、トランスＴrsa及びＴrsbの二次巻線にはＶi−Ｖciに応じた電圧が誘導される。この時トランスＴrsa及びＴrsbの二次巻線側に接続されたスイッチング素子Ｓoa及びＳobもオンになっているので、両方のトランスから電流が負荷Ｒに流れ、これらの電流にて負荷Ｒに出力電圧Ｖoが生成される。
【００１０】
状態ＩＩでは、スイッチング素子Ｓ1a及びＳ2b並びにＳoaをオン、スイッチング素子Ｓ1b及びＳ2a並びにＳobをオフに設定する。そうすると、入力直流電源Ｖiの正極側端子がトランスＴrsaに接続される。従って、トランスＴrsaの二次巻線にはＶi−Ｖciに応じた電圧が誘導される。一方、トランスＴrsbは、直接入力電流電源Ｖiの正極側端子に接続せず、電流はキャパシタＣi側から流れる。従って、トランスＴrsbの二次巻線にはＶciに応じた逆相の電圧が誘導される。しかし、トランスＴrsa及びＴrsbの二次巻線側ではスイッチング素子Ｓoaのみがオンになっているので、トランスＴrsaからの電流が負荷Ｒに流れ、これらの電流にて負荷Ｒに出力電圧Ｖoが生成される。
【００１１】
状態IIIでは、各スイッチング素子の状態は状態Ｉと同じであり、説明を省略する。
【００１２】
状態ＩＶでは、スイッチング素子Ｓ1b及びＳ2a並びにＳobがオン、スイッチング素子Ｓ1a及びＳ2b並びにＳoaがオフに設定する。そうすると、入力直流電源Ｖiの正極側端子はトランスＴrsbに接続される。従って、トランスＴrsbの二次巻線にはＶi−Ｖciに応じた電圧が誘導される。一方、トランスＴrsaは、直接入力直流電源Ｖiの正極側端子に接続せず、電流はキャパシタＣi側から流れる。従って、トランスＴrsaの二次巻線にはＶciに応じた逆相の電圧が誘導される。しかし、トランスＴrsa及びＴrsbの二次巻線側ではスイッチング素子Ｓobのみがオンになっているので、トランスＴrsbからの電流が負荷Ｒに流れ、これらの電流にて負荷Ｒに出力電圧Ｖoが生成される。
【００１３】
図２に示すように、トランスＴrsaの二次巻線側の誘起電圧Ｖwoaは、状態Ｉ，ＩＩ及びIIIの期間Ｔ1の間正の電圧となり、スイッチング素子Ｓoaを介して負荷Ｒに電流が流れる。また、状態ＩＶの期間Ｔ2の間負の電圧となり、スイッチング素子Ｓoaにより電流は遮断される。一方、トランスＴrsbの二次巻線側の誘起電圧Ｖwobは、状態III，ＩＶ及びＩの期間Ｔ1の間正の電圧となり、スイッチング素子Ｓobを介して負荷Ｒに電流が流れる。また、状態ＩＩの期間Ｔ2の間負の電圧となり、スイッチング素子Ｓobにより電流は遮断される。
【００１４】
結果として、各トランスの二次巻線側には図２に示すような矩形波電圧が誘導される。従って、これらの波形をスイッチング素子Ｓoa及びＳobにより半波整流して重ね合わせれば、原理的には平滑用キャパシタＣoがなくとも直流電圧Ｖoを生成することができる。
【００１５】
しかし、上で述べたように本ＤＣ−ＤＣコンバータ装置において、負荷Ｒに電流が流されるタイミングでトランスＴrsa及びＴrsbに誘導される電圧は、Ｖi−Ｖciに応じた電圧となる。より具体的には一次側巻線数／二次側巻線数＝ｎとすると、（Ｖi−Ｖci）／ｎとなる。従って、起動時には、キャパシタＣiにまだ電荷が貯まっていないのでＶci＝０であり、キャパシタＣinに突入電流が流れ、この電流がトランスTrsa及びＴrsbに流れるため、負荷ＲにはＶi／ｎという出力電圧が発生してしまう。これは大きな出力オーバーシュートの原因となる。
【特許文献１】特開２００３−１０２１７５号公報
【特許文献２】米国特許５，００８，７９５号
【発明の開示】
【発明が解決しようとする課題】
【００１６】
このように従来技術では、起動時に出力電圧Ｖoを徐々に高くするというソフトスタートを実現することができず、商用化に適さない。
【００１７】
従って、本発明の目的は、起動時のソフトスタートを実現可能な二相式絶縁型の電源装置を提供することである。
【課題を解決するための手段】
【００１８】
本発明に係る電源装置は、第１及び第２のトランスと、第１及び第２のトランスの一次巻線側に接続された容量部及びスイッチング部と、第１のトランスの二次巻線側に接続された第１の整流素子と、第２のトランスの二次巻線側に接続された第２の整流素子と、スイッチング部のスイッチングを制御する制御部とを有する。そして、当該制御部は、第１の期間において、容量部の出力電圧に応じた電圧（容量部の出力電圧と同じ場合を含む。以下同じ。）が第２のトランスの一次巻線に印加されるようにスイッチング部のスイッチングを行い、第２のトランスの二次巻線に生じた電流を前記第２の整流素子を介して負荷に供給するように制御する。また、第２の期間において、容量部の出力電圧に応じた電圧が第１及び第２のトランスの一次巻線に印加されるようにスイッチング部のスイッチングを行い、第１及び第２のトランスの二次巻線に生じた電流を第１及び第２の整流素子を介して負荷に供給するように制御する。さらに、第３の期間において、容量部の出力電圧に応じた電圧が第１のトランスの一次巻線に印加されるようにスイッチング部のスイッチングを行い、第１のトランスの二次巻線に生じた電流を第１の整流素子を解して負荷に供給するように制御する。また、第４の期間において、容量部の出力電圧に応じた電圧が第１及び第２のトランスの一次巻線に印加されるようにスイッチング部のスイッチングを行い、第１及び第２のトランスの二次巻線に生じた電流を第１及び第２の整流素子を介して負荷に供給するように制御する。
【００１９】
電源投入時には容量部に蓄積されている電荷はないため、容量部の出力電圧に応じた電圧も０Ｖとなり、トランスの二次巻線側には電流は流れない。従って、負荷における出力電圧も０Ｖとなる。容量部にはスイッチング部がスイッチングを繰り返すうちに電荷が蓄積されるので、徐々に、容量部の出力電圧に応じた電圧及び負荷における出力電圧は上昇する。すなわち、ソフトスタートが実現される。
【００２０】
なお、第１のトランスの一次巻線側にスイッチング部として第１及び第２のスイッチング素子が接続され、第２のトランスの一次巻線側にスイッチング部として第３及び第４のスイッチング素子が接続されるようにしてもよい。その際上記制御部は、第１の期間において、第１及び第４のスイッチング素子をオンにセットし、第２の期間において、第２及び第４のスイッチング素子をオンにセットし、第３の期間において、第２及び第３のスイッチング素子をオンにセットし、第４の期間において、第２及び第４のスイッチング素子をオンにセットするようにしてもよい。このように４つのスイッチング素子を使用してソフトスタートを実現することも可能である。
【００２１】
また、第１のトランスの一次巻線側に容量部として第１のキャパシタが接続され、第２のトランスの一次巻線側に容量部として第２のキャパシタが接続されるようにしてもよい。その際上記制御部が、第１の期間において、第２のキャパシタの端子間電圧に応じた電圧が第２のトランスの一次巻線に印加されるように第１乃至第４のスイッチング素子のスイッチングを行い、第２の期間において、第１のキャパシタの端子間電圧に応じた電圧が第１のトランスの一次巻線に印加されるように、第２のキャパシタの端子間電圧に応じた電圧が第２のトランスの一次巻線に印加されるように第１乃至第４のスイッチング素子のスイッチングを行い、第３の期間において、第１のキャパシタの端子間電圧に応じた電圧が第１のトランスの一次巻線に印加されるように第１乃至第４のスイッチング素子のスイッチングを行い、第４の期間において、第１のキャパシタの端子間電圧に応じた電圧が第１のトランスの一次巻線に印加されるように、第２のキャパシタの端子間電圧に応じた電圧が第２のトランスの一次巻線に印加されるように第１乃至第４のスイッチング素子のスイッチングを行うようにしてもよい。このように、４つのスイッチング素子を使用し且つ２つのキャパシタを使用してソフトスタートを実現することも可能である。
【００２２】
なお、容量部の一端子がグランドに接地されている場合もあれば、容量部の一端子が入力電源に接続されている場合もある。
【００２３】
さらに、第１の期間から第２の期間への移行時期と第４の期間から第１の期間への移行時期に、第１及び第２のスイッチング素子をオフにセットし、第２の期間から第３の期間への移行時期と第３の期間から第４の期間への移行時期に、第３及び第４のスイッチング素子をオフにセットするようにしてもよい。これにより、ゼロ電圧ソフトスイッチングが実現される。  
【００２４】
また、スイッチング部が、入力電源に接続される第１のスイッチング素子と、第１のスイッチング素子に接続され且つ第１のトランスと容量部とでループを構成する第２のスイッチング素子と、容量部と第２のトランスとでループを構成する第３のスイッチング素子とを含むようにしてもよい。その際上記制御部が、第１の期間において、第１及び第３のスイッチング素子をオンにセットし、第２の期間において、第２及び第３のスイッチング素子をオンにセットし、第３の期間において、第１及び第２のスイッチング素子をオンにセットし、第４の期間において、第２及び第３のスイッチング素子をオンにセットするようにしてもよい。３つのスイッチング素子でソフトスタートを実現することも可能である。
【００２５】
さらに、上記容量部が、第１のトランスの一次巻線側に接続される第１のキャパシタと、第２のトランスの一次巻線側に接続される第２のキャパシタとを含み、スイッチング部が、入力電源に接続される第１のスイッチング素子と、第１のスイッチング素子に接続され且つ第１のトランスと第１のキャパシタとでループを構成する第２のスイッチング素子と、第２のキャパシタと第２のトランスとでループを構成する第３のスイッチング素子とを含むようにしてもよい。そして、第１の期間において、第１及び第３のスイッチング素子をオンにセットし、第１のトランスの一次巻線に第１のキャパシタの出力電圧に応じた電圧を印加するようにしてもよい。また、第２の期間において、第２及び第３のスイッチング素子をオンにセットし、第１のトランスの一次巻線に第１のキャパシタの出力電圧に応じた電圧を印加し、第２のトランスの一次巻線に第２のキャパシタの出力電圧に応じた電圧を印加するようにしてもよい。さらに、第３の期間において、第１及び第２のスイッチング素子をオンにセットし、第２のトランスの一次巻線に第２のキャパシタの出力電圧に応じた電圧を印加するようにしてもよい。また、第４の期間において、第２及び第３のスイッチング素子をオンにセットし、第１のトランスの一次巻線に第１のキャパシタの出力電圧に応じた電圧を印加し、第２のトランスの一次巻線に第２のキャパシタの出力電圧に応じた電圧を印加するようにしてもよい。このように、３つのスイッチング素子で２つのキャパシタを用いてもソフトスタートを実現することが可能である。
【００２６】
上で述べた本発明の構成を実現する回路構成は複数存在しており、以下で述べる回路例に限定されるものではない。
【発明の効果】
【００２７】
本発明によれば、二相式絶縁型の電源装置において起動時のソフトスタートが可能となる。
【発明を実施するための最良の形態】
【００２８】
［第１の実施の形態］
本発明の第１の実施の形態に係る回路図を図３に示す。二相式絶縁形コンバータ１００は、入力直流電源Ｖiと、ＭＯＳＦＥＴであるスイッチング素子Ｓ1a，Ｓ2a，Ｓ1b及びＳ2bと、一次巻線と二次巻線との極性が逆になっているトランスＴrsaとＴrsbと、キャパシタＣia及びＣibと、整流素子であるダイオードＤoa及びＤobと、平滑用キャパシタＣoと、負荷Ｒとを含む。なお、原理的には平滑用キャパシタＣoは不要であるが、実際には従来より小さい容量のキャパシタを接続する方が好ましいため、ここでは示している。制御部１１０は、ＰＷＭ（Pulse Width Modulator）１１２と、ドライバ１１３とを含む。
【００２９】
入力直流電源Ｖiの正極側端子は、スイッチング素子Ｓ1aのドレインに接続されている。スイッチング素子Ｓ1aのソースは、スイッチング素子Ｓ2aのドレインとトランスＴrsaの一次巻線の一端に接続されている。トランスＴrsaの一次巻線の他端は、キャパシタＣiaの一端に接続されている。キャパシタＣiaの他端は、スイッチング素子Ｓ2aのソース及び入力直流電源Ｖiの負極側端子に接続されている。
【００３０】
また、入力直流電源Ｖiの正極側端子は、スイッチング素子Ｓ1bのドレインにも接続されている。スイッチング素子Ｓ1bのソースは、スイッチング素子Ｓ2bのドレインとトランスＴrsbの一次巻線の一端に接続されている。トランスＴrsbの一次巻線の他端は、キャパシタＣibの一端に接続されている。キャパシタＣibの他端は、スイッチング素子Ｓ2bのソース及び入力直流電源Ｖiの負極側端子に接続されている。
【００３１】
トランスＴrsaの二次巻線の一端は、ダイオードＤoaのアノードに接続されている。ダイオードＤoaのカソードは、負荷Ｒの正極側端子と平滑用キャパシタＣoの一端とダイオードＤobのカソードに接続されている。トランスＴrsaの二次巻線の他端は、負荷Ｒの負極側端子と平滑用キャパシタＣoの他端とに接続されている。トランスＴrsbの二次巻線の一端は、ダイオードＤobのアノードに接続されている。ダイオードＤobのカソードは、負荷Ｒの正極側端子に接続されている。トランスＴrsbの二次巻線の他端は、トランスＴrsaの二次巻線の他端に接続されている。
【００３２】
制御部１１０のＰＷＭ１１２には負荷Ｒの出力電圧Ｖoが入力されている。ＰＷＭ１１２の出力はドライバ１１３に出力され、ドライバ１１３の出力は、スイッチング素子Ｓ1aに接続される第１の出力と、スイッチング素子Ｓ1bに接続される第２の出力とを含む。なお、スイッチング素子Ｓ2aには、ドライバ１１３の第１の出力をＮＯＴ回路により反転した信号が出力され、スイッチング素子Ｓ2bには、ドライバ１１３の第２の出力をＮＯＴ回路にて反転させた信号が出力される。
【００３３】
このように、スイッチング素子Ｓ1a及びＳ2aと、キャパシタＣiaと、トランスＴrsaと、ダイオードＤoaとで構成された第１のインバータと、スイッチング素子Ｓ1b及びＳ2bと、キャパシタＣibと、トランスＴrsbと、ダイオードＤobとで構成された第２のインバータとが並列して接続された構造となる。本実施の形態における二相式絶縁形コンバータ１００は、スイッチング素子Ｓ1a及びＳ2aが交互に高周波スイッチングされ、これと１８０°の位相差で、スイッチング素子Ｓ1b及びＳ2bが交互に高周波スイッチングされる。この一連のスイッチング動作によって、二相式絶縁型コンバータ１００の各部において、状態（期間とも呼ぶ。）Ｉ乃至ＩＶを有する、図４に示すような波形が繰り返し発生する。
【００３４】
なお、スイッチング素子Ｓ1aのドレイン・ソース間の電圧をＶs1a、スイッチング素子Ｓ2aのドレイン・ソース間の電圧をＶs2a、スイッチング素子Ｓ1bのドレイン・ソース間の電圧をＶs1b、スイッチング素子Ｓ2bのドレイン・ソース間の電圧をＶs2b、キャパシタＣiaの両端に生じる電圧をＶcia、キャパシタＣibの両端に生じる電圧をＶcib、トランスＴrsaの二次巻線側に誘導される電圧をＶwoa、トランスＴrsbの二次巻線側に誘導される電圧をＶwob、負荷Ｒの出力電圧をＶoとする。また、トランスＴrsaの一次巻線に流れる電流をｉLia、トランスＴrsbの一次巻線に流れる電流をｉLibとする。
【００３５】
状態Ｉでは、スイッチング素子Ｓ1a及びＳ2bがオンに、スイッチング素子Ｓ2a及びＳ1bがオフにセットされるので、図５（ａ）の一次巻線側の等価回路に示すように、トランスＴrsaの一次巻線は、入力直流電源Ｖi及びキャパシタＣiaに接続され、トランスＴrsbの一次巻線はキャパシタＣibのみと接続される。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、状態ＩではトランスＴrsbの二次巻線側に正の電圧が、トランスＴrsaの二次巻線側に負の電圧が誘導される。従って、状態Ｉでは、キャパシタＣibの両端に生ずる電圧Ｖcibに応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この場合には、ダイオードＤobの順方向に電流が流れ、この電流にて負荷Ｒに出力電圧Ｖoが生成される。一方、トランスＴrsaの二次巻線側に誘導される電圧は逆であるため、ダイオードＤoaにより半波整流され、電流は流れない。
【００３６】
状態ＩＩでは、スイッチング素子Ｓ2a及びＳ2bがオンに、スイッチング素子Ｓ1a及びＳ1bがオフにセットされるので、図５（ｂ）の一次巻線側の等価回路に示すように、トランスＴrsaの一次巻線はキャパシタＣiaのみと接続され、さらに、トランスＴrsbの一次巻線もキャパシタＣibのみと接続される。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、状態ＩＩではトランスＴrsa及びＴrsbの両方の二次巻線側に正の電圧が誘導される。従って、状態ＩＩでは、キャパシタＣiaの両端に生ずる電圧Ｖciaに応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導され、さらにキャパシタＣibの両端に生じる電圧Ｖcibに応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この場合には、ダイオードＤoa及びダイオードＤobの順方向に電流が流れ、これらの電流にて負荷Ｒに出力電圧Ｖoが生成される。
【００３７】
状態IIIでは、スイッチング素子Ｓ2a及びＳ1bがオンに、スイッチング素子Ｓ1a及びＳ2bがオフにセットされるので、図５（ｃ）の一次巻線側の等価回路に示すように、トランスＴrsaの一次巻線はキャパシタＣiaのみと接続され、さらに、トランスＴrsbの一次巻線は入力直流電源Ｖi及びキャパシタＣibと接続される。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、状態IIIではトランスＴrsaの二次巻線側に正の電圧が、トランスＴrsbの二次巻線側に負の電圧が誘導される。従って、状態IIIでは、キャパシタＣiaの両端に生ずる電圧Ｖciaに応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導される。この場合には、ダイオードＤoaの順方向に電流が流れ、この電流にて負荷Ｒに出力電圧Ｖoが生成される。一方、トランスＴrsbの二次巻線側に誘導される電圧は逆であるため、ダイオードＤobにより半波整流され、電流は流れない。
【００３８】
状態ＩＶでは、スイッチング素子Ｓ2a及びＳ2bがオンに、スイッチング素子Ｓ1a及びＳ1bがオフにセットされる。これは状態ＩＩと同じであるから、説明を省略する。
【００３９】
図４に示すように、トランスＴrsaの二次巻線側の誘起電圧Ｖwoaは、状態ＩＩ、III及びＩＶの期間Ｔ1（＝（１−Ｄ）Ｔｓ）の間正の電圧となり、ダイオードＤoaを介して負荷Ｒに電流が流れる。また、状態Ｉの期間Ｔ2（＝ＤＴｓ）の間負の電圧となり、ダイオードＤoaにより電流は遮断される。一方、トランスＴrsbの二次巻線側の誘起電圧Ｖwobは、状態Ｉ、ＶＩ及びＩＩの期間Ｔ1の間正の電圧となり、ダイオードＤobを介して負荷Ｒに電流が流れる。また、状態IIIの期間Ｔ2の間負の電圧となり、ダイオードＤobにより電流は遮断される。
【００４０】
結果として、これらの動作は、降圧インバータを２相構成にしたものと同様であり、キャパシタＣia及びＣibに十分な容量を与えて直流電圧を作り出せば、各トランスの二次巻線側には図４に示すような矩形波電圧が誘導される。従って、これらの波形をダイオードＤoa及びＤobにより半波整流して重ね合わせれば、平滑用キャパシタＣoがなくとも直流電圧Ｖoを生成することができる。
【００４１】
なお、原理的には平滑用キャパシタＣoは不要であるが、実際には、トランスの漏れインダクタンスや配線の寄生インダクタンスなどの影響により、負荷電流が急変した際に応答の遅れが生じる。この応答の遅れを補償するために、平滑キャパシタＣoを設ける。しかし、トランスの漏れインダクタンスを十分に抑えれば、平滑用キャパシタを小容量化することが可能なため、低内部等価直列抵抗（低ＥＳＲ）のセラミックコンデンサが利用可能となる。
【００４２】
以下、図３に示した二相式絶縁形コンバータ１００についてもう少し詳細に解析する。なお、ここでは各トランスの励磁インダクタンスをＬとし、漏れインダクタンスや巻線抵抗などの影響を無視する。また、スイッチング素子やキャパシタも理想素子であると仮定する。さらに、スイッチング周期をＴｓ、時比率をＤとする。
【００４３】
以下の説明の理解を容易にするため、まず片側のインバータの動作から説明する。まず、スイッチＳ1aがオンの期間、すなわち状態Ｉでは、トランスＴrsaの一次巻線が、入力直流電源ＶiとキャパシタＣiaに接続される。この時、ダイオードＤoaは逆バイアスとなるため、トランスＴrsaの二次巻線側には電流が流れない。従って、この間はトランスＴrsaの励磁成分にエネルギーが蓄積される。なお、トランスＴrsaの一次巻線側に流れる励磁電流ｉLiaの増加量は、入力直流電源Ｖiの電圧をＶiとすると、以下の微分方程式が成り立つ。
【数１】
2005117884.tif 000003
【００４４】
高周波帯域においては、励磁電流が直線状に変化するとみなせるので、（１）式から励磁電流の増加量は以下のように表される。
【数２】
2005117884.tif 000004
【００４５】
続いて、スイッチＳ2aがオンの期間、すなわち状態ＩＩ乃至ＩＶでは、トランスＴrsaがキャパシタＣiaのみと接続され、状態Ｉとは逆側に電圧が誘導される。従って、ダイオードＤoaに流れる電流は順方向となり、トランスＴrsaを介してキャパシタＣiaから負荷Ｒへエネルギーが供給される。なお、状態Ｉ中にトランスＴrsaの励磁成分に蓄えられたエネルギーは、状態ＩＩ乃至ＩＶ中に、キャパシタＣiaに放出される。従って、励磁電流ｉLiaは減少し、その減少量は以下のようになる。
【数３】
2005117884.tif 000005
【００４６】
定常状態においては、電流の減少量と増加量が同じであるから、（２）式及び（３）式から、キャパシタＣiaの端子間電圧Ｖciaは以下のようになる。
【数４】
2005117884.tif 000006
【００４７】
ここで状態ＩＩ乃至ＩＶにおいてトランスＴrsaの二次巻線側に誘導される電圧Ｖwoaは、キャパシタの端子間電圧Ｖciaをトランスの巻線比ｎ（＝一次側巻線数／二次側巻線数）で割った値となるため、（４）式から以下の定電圧が正側に発生することになる。
【数５】
2005117884.tif 000007
【００４８】
同様に、もう片側のインバータにおいても、状態IIIにおいて、トランスＴrsbの励磁電流ｉLibが増加し、状態Ｉ、ＩＩ及びＩＶにおいてｉLibが減少する。この状態Ｉ、ＩＩ及びＩＶにおける、トランスＴrsbの二次巻線側の電圧Ｖwobは、（５）式と同じように、以下の定電圧が正側に発生する。
【数６】
2005117884.tif 000008
【００４９】
よって、ダイオードＤoa及びＤobによりＶwoa及びＶwobの正側の波形のみを取り出して重ね合わせれば、出力電圧Ｖoは以下の直流電圧を供給できる。
【数７】
2005117884.tif 000009
但し、Ｄ＜０．５である。
【００５０】
本実施の形態では、（７）式で明らかなように、時比率Ｄを制御することにより容易に出力電圧を調整可能となる。
【００５１】
なお、電源投入直後、キャパシタＣia及びＣibの端子間電圧Ｖcia及びＶcibは０Ｖからスタートする。上で述べたように、出力電圧Ｖoは、キャパシタＣia及びＣibの端子間電圧Ｖcia及びＶcibをトランスの巻線比ｎで割った値として生成されるため、出力電圧Ｖoも０Ｖからスタートする。その後は、スイッチング動作が繰り返されるにつれてトランスＴrsa及びＴrsbの励磁成分に蓄えられたエネルギーがキャパシタＣia及びＣibに充電されてゆき、次第に出力電圧Ｖoが高くなる。このようにしてソフトスタートが実現される。
【００５２】
以上のように、本実施の形態によれば、平滑用キャパシタＣoの容量を最低限に抑えることができるため、小型化が可能となる。また、平滑用キャパシタＣoの低容量化により、低インピーダンス特性を有する積層セラミックコンデンサを使用でき、高信頼性化が可能となる。さらに、高効率化が可能となり、ヒートシンクなどの放熱部材が不要で、コストダウンがさらに可能となる。また、ソフトスタート機能も実現できる。
【００５３】
［第２の実施の形態］
本発明の第２の実施の形態に係る回路図を図６に示す。制御部１１０については、本実施の形態でも構成は同じであるのでここでは省略している。なお第１の実施の形態において用いた素子に対応する素子については、同じ参照記号を用いている。二相式絶縁形コンバータ２００は、入力直流電源Ｖiと、ＭＯＳＦＥＴであるスイッチング素子Ｓ1a，Ｓ2a，Ｓ1b及びＳ2bと、一次巻線と二次巻線との極性が逆になっているトランスＴrsaとＴrsbと、キャパシタＣia及びＣibと、整流素子であるダイオードＤoa及びＤobと、平滑用キャパシタＣoと、負荷Ｒとを含む。なお、ここでも平滑用キャパシタＣoを用いる例を示している。
【００５４】
入力直流電源Ｖiの正極側端子は、スイッチング素子Ｓ2aのドレイン及びキャパシタＣiaの一端に接続されている。キャパシタＣiaの他端は、トランスＴrsaの一次巻線の一端に接続されている。スイッチング素子Ｓ2aのソースは、スイッチング素子Ｓ1aのドレインとトランスＴrsaの一次巻線の他端に接続されている。スイッチング素子Ｓ1aのソースは、入力直流電源Ｖiの負極側端子に接続されている。
【００５５】
また、入力直流電源Ｖiの正極側端子は、スイッチング素子Ｓ2bのドレイン及びキャパシタＣibの一端にも接続されている。キャパシタＣibの他端は、トランスＴrsbの一次巻線の一端に接続されている。スイッチング素子Ｓ2bのソースは、スイッチング素子Ｓ1bのドレインとトランスＴrsbの一次巻線の他端に接続されている。スイッチング素子Ｓ1bのソースは、入力直流電源Ｖiの負極側端子に接続されている。
【００５６】
トランスＴrsaの二次巻線の一端は、ダイオードＤoaのアノードに接続されている。ダイオードＤoaのカソードは、負荷Ｒの正極側端子と平滑用キャパシタＣoの一端とダイオードＤobのカソードに接続されている。トランスＴrsaの二次巻線の他端は、負荷Ｒの負極側端子と平滑用キャパシタＣoの他端とに接続されている。トランスＴrsbの二次巻線の一端は、ダイオードＤobのアノードに接続されている。ダイオードＤobのカソードは、負荷Ｒの正極側端子に接続されている。トランスＴrsbの二次巻線の他端は、トランスＴrsaの二次巻線の他端に接続されている。
【００５７】
このように、本実施の形態の二相式絶縁形コンバータ２００も２つのインバータによって構成される。本実施の形態においても、スイッチング素子Ｓ1a及びＳ2aが交互に高周波スイッチングされ、これと１８０°の位相差で、スイッチング素子Ｓ1b及びＳ2bが交互に高周波スイッチングされる。この一連のスイッチング動作によって、二相式絶縁形コンバータ２００の各部において、状態Ｉ乃至ＩＶを有する、図４に示すような波形の信号が繰り返し発生する。
【００５８】
状態Ｉでは、スイッチング素子Ｓ1a及びＳ2bがオンに、スイッチング素子Ｓ2a及びＳ1bがオフにセットされるので、図７（ａ）の一次巻線側の等価回路に示すように、トランスＴrsaの一次巻線は、入力直流電源Ｖi及びキャパシタＣiaに接続され、トランスＴrsbの一次巻線はキャパシタＣibのみと接続される。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、状態ＩではトランスＴrsbの二次巻線側に正の電圧が、トランスＴrsaの二次巻線側に負の電圧が誘導される。従って、状態Ｉでは、キャパシタＣibの両端に生ずる電圧Ｖcibに応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この場合には、ダイオードＤobの順方向に電流が流れ、この電流にて負荷Ｒに出力電圧Ｖoが生成される。一方、トランスＴrsaの二次巻線側に誘導される電圧は逆であるため、ダイオードＤoaにより半波整流され、電流は流れない。
【００５９】
状態ＩＩでは、スイッチング素子Ｓ2a及びＳ2bがオンに、スイッチング素子Ｓ1a及びＳ1bがオフにセットされるので、図７（ｂ）の一次巻線側の等価回路に示すように、トランスＴrsaの一次巻線はキャパシタＣiaのみと接続され、さらに、トランスＴrsbの一次巻線もキャパシタＣibのみと接続される。そしてトランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、状態ＩＩではトランスＴrsa及びＴrsbの両方の二次巻線側に正の電圧が誘導される。従って、状態ＩＩでは、キャパシタＣiaの両端に生ずる電圧Ｖciaに応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導され、さらに電圧Ｖcibに応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この場合には、ダイオードＤoa及びダイオードＤobの順方向に電流が流れ、これらの電流にて負荷Ｒに出力電圧Ｖoが生成される。
【００６０】
状態IIIでは、スイッチング素子Ｓ2a及びＳ1bがオンに、スイッチング素子Ｓ1a及びＳ2bがオフにセットされるので、図７（ｃ）の一次巻線側の等価回路に示すように、トランスＴrsaの一次巻線はキャパシタＣiaのみと接続され、さらに、トランスＴrsbの一次巻線は入力直流電源Ｖi及びキャパシタＣibと接続される。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、状態IIIではトランスＴrsaの二次巻線側に正の電圧が、トランスＴrsbの二次巻線側に負の電圧が誘導される。従って、状態IIIでは、キャパシタＣiaの両端に生ずる電圧Ｖciaに応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導される。この場合には、ダイオードＤoaの順方向に電流が流れ、この電流にて負荷Ｒに出力電圧Ｖoが生成される。一方、トランスＴrsbの二次巻線側に誘導される電圧は逆であるため、ダイオードＤobにより半波整流され、電流は流れない。
【００６１】
状態ＩＶでは、スイッチング素子Ｓ2a及びＳ2bがオンに、スイッチング素子Ｓ1a及びＳ1bがオフにセットされる。これは状態ＩＩと同じであるから、説明を省略する。
【００６２】
図４に示すように、トランスＴrsaの二次巻線側の誘起電圧Ｖwoaは、状態ＩＩ、III及びＩＶの期間Ｔ1（＝（１−Ｄ）Ｔｓ）の間正の電圧となり、ダイオードＤoaを介して負荷Ｒに電流が流れる。また、状態Ｉの期間Ｔ2（＝ＤＴｓ）の間負の電圧となり、ダイオードＤoaにより電流は遮断される。一方、トランスＴrsbの二次巻線側の誘起電圧Ｖwobは、状態Ｉ、ＶＩ及びＩＩの期間Ｔ1の間正の電圧となり、ダイオードＤobを介して負荷Ｒに電流が流れる。また、状態IIIの期間Ｔ2の間負の電圧となり、ダイオードＤobにより電流は遮断される。
【００６３】
結果として、これらの動作は、降圧インバータを２相構成にしたものと同様であり、キャパシタＣia及びＣibに十分な容量を与えて直流電圧を作り出せば、各トランスの二次巻線側には図４に示すような矩形波電圧が誘導される。従って、これらの波形をダイオードＤoa及びＤobにより半波整流して重ね合わせれば、平滑用キャパシタＣoがなくとも直流電圧Ｖoを生成することができる。なお、平活用キャパシタＣoが使用される理由は上で述べたとおりである。
【００６４】
本実施の形態は、第１の実施の形態と実質的には同じであり、時比率Ｄを制御することにより容易に出力電圧Ｖoを調整可能であり、ソフトスタートも実現可能である。
【００６５】
［実施の形態３］
本発明の第３の実施の形態に係る回路図を図８に示す。制御部１１０については、本実施の形態でも構成は同じであるのでここでは省略している。なお第１の実施の形態において用いた素子に対応する素子については、同じ参照記号を用いている。二相式絶縁形コンバータ３００は、入力直流電源Ｖiと、ＭＯＳＦＥＴであるスイッチング素子Ｓ1a，Ｓ2a，Ｓ1b及びＳ2bと、一次巻線と二次巻線との極性が逆になっているトランスＴrsaとＴrsbと、キャパシタＣiと、整流素子であるダイオードＤoa及びＤobと、平滑用キャパシタＣoと、負荷Ｒとを含む。なお、ここでも平滑用キャパシタＣoを用いる例を示している。第１及び第２の実施の形態との差は、キャパシタが１つになった点である。
【００６６】
入力直流電源Ｖiの正極側端子は、スイッチング素子Ｓ1aのドレインに接続されている。スイッチング素子Ｓ1aのソースは、スイッチング素子Ｓ2aのドレインとトランスＴrsaの一次巻線の一端に接続されている。トランスＴrsaの一次巻線の他端は、キャパシタＣiの一端及びトランスＴrsbの一次巻線の一端に接続されている。キャパシタＣiの他端は、スイッチング素子Ｓ2aのソース及び入力直流電源Ｖiの負極側端子に接続されている。このようにキャパシタＣiの他端は接地されている。
【００６７】
また、入力直流電源Ｖiの正極側端子は、スイッチング素子Ｓ1bのドレインにも接続されている。スイッチング素子Ｓ1bのソースは、スイッチング素子Ｓ2bのドレインとトランスＴrsbの一次巻線の他端に接続されている。スイッチング素子Ｓ2bのソースは、入力直流電源Ｖiの負極側端子に接続されている。
【００６８】
トランスＴrsaの二次巻線の一端は、ダイオードＤoaのアノードに接続されている。ダイオードＤoaのカソードは、負荷Ｒの正極側端子と平滑用キャパシタＣoの一端とダイオードＤobのカソードに接続されている。トランスＴrsaの二次巻線の他端は、負荷Ｒの負極側端子と平滑用キャパシタＣoの他端とに接続されている。トランスＴrsbの二次巻線の一端は、ダイオードＤobのアノードに接続されている。ダイオードＤobのカソードは、負荷Ｒの正極側端子に接続されている。トランスＴrsbの二次巻線の他端は、トランスＴrsaの二次巻線の他端に接続されている。
【００６９】
このように、本実施の形態の二相式絶縁形コンバータ３００も２つのインバータによって構成される。本実施の形態においても、スイッチング素子Ｓ1a及びＳ2aが交互に高周波スイッチングされ、これと１８０°の位相差で、スイッチング素子Ｓ1b及びＳ2bが交互に高周波スイッチングされる。この一連のスイッチング動作によって、二相式絶縁型コンバータ３００の各部において、状態Ｉ乃至ＩＶを有する、図４に示すような波形の信号が繰り返し発生する。
【００７０】
状態Ｉでは、スイッチング素子Ｓ1a及びＳ2bがオンに、スイッチング素子Ｓ2a及びＳ1bがオフにセットされるので、図９（ａ）の一次巻線側の等価回路に示すように、トランスＴrsaの一次巻線は、入力直流電源Ｖi及びキャパシタＣiに接続され、トランスＴrsbの一次巻線はキャパシタＣiのみと接続される。なお、入力直流電源Ｖiの負極側端子は接地されているので、トランスＴrsbの一次巻線の一端は接地されていることになる。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、状態ＩではトランスＴrsbの二次巻線側に正の電圧が、トランスＴrsaの二次巻線側に負の電圧が誘導される。従って、状態Ｉでは、キャパシタＣiの両端に生じる電圧Ｖciに応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この場合には、ダイオードＤobの順方向に電流が流れ、この電流にて負荷Ｒに出力電圧Ｖoが生成される。一方、トランスＴrsaの二次巻線側に誘導される電圧は逆であるため、ダイオードＤoaにより半波整流され、電流は流れない。
【００７１】
状態ＩＩでは、スイッチング素子Ｓ2a及びＳ2bがオンに、スイッチング素子Ｓ1a及びＳ1bがオフにセットされるので、図９（ｂ）の一次巻線側の等価回路に示すように、トランスＴrsaの一次巻線はキャパシタＣiのみと接続され、さらに、トランスＴrsbの一次巻線もキャパシタＣiのみと接続される。そしてトランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、状態ＩＩではトランスＴrsa及びＴrsbの両方の二次巻線側に正の電圧が誘導される。従って、状態ＩＩでは、キャパシタＣiの両端に生ずる電圧Ｖciに応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導され、さらに電圧Ｖciに応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この場合には、ダイオードＤoa及びダイオードＤobの順方向に電流が流れ、これらの電流にて負荷Ｒに出力電圧Ｖoが生成される。
【００７２】
状態IIIでは、スイッチング素子Ｓ2a及びＳ1bがオンに、スイッチング素子Ｓ1a及びＳ2bがオフにセットされるので、図９（ｃ）の一次巻線側の等価回路に示すように、トランスＴrsaの一次巻線はキャパシタＣiのみと接続され、さらに、トランスＴrsbの一次巻線は入力直流電源Ｖi及びキャパシタＣiと接続される。なお、入力直流電源Ｖiの負極側端子は接地されているので、トランスＴrsaの一次巻線の一端は接地されていることになる。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、状態IIIではトランスＴrsaの二次巻線側に正の電圧が、トランスＴrsbの二次巻線側に負の電圧が誘導される。従って、状態IIIでは、キャパシタＣiの両端に生ずる電圧Ｖciに応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導される。この場合には、ダイオードＤoaの順方向に電流が流れ、この電流にて負荷Ｒに出力電圧Ｖoが生成される。一方、トランスＴrsbの二次巻線側に誘導される電圧は逆であるため、ダイオードＤobにより半波整流され、電流は流れない。
【００７３】
状態ＩＶでは、スイッチング素子Ｓ2a及びＳ2bがオンに、スイッチング素子Ｓ1a及びＳ1bがオフにセットされる。これは状態ＩＩと同じであるから、説明を省略する。
【００７４】
図４に示すように、トランスＴrsaの二次巻線側の誘起電圧Ｖwoaは、状態ＩＩ、III及びＩＶの期間Ｔ1（＝（１−Ｄ）Ｔｓ）の間正の電圧となり、ダイオードＤoaを介して負荷Ｒに電流が流れる。また、状態Ｉの期間Ｔ2（＝ＤＴｓ）の間負の電圧となり、ダイオードＤoaにより電流は遮断される。一方、トランスＴrsbの二次巻線側の誘起電圧Ｖwobは、状態Ｉ、ＶＩ及びＩＩの期間Ｔ1の間正の電圧となり、ダイオードＤobを介して負荷Ｒに電流が流れる。また、状態ＩＩの期間Ｔ2の間負の電圧となり、ダイオードＤobにより電流は遮断される。第１の実施の形態では、キャパシタＣia及びＣibが存在したので別々に議論していたが、本実施の形態では１つのキャパシタＣiしかないので、Ｖcia＝Ｖcib＝Ｖciとして考えれば同じになる。
【００７５】
結果として、これらの動作は、降圧インバータを２相構成にしたものと同様であり、キャパシタＣiに十分な容量を与えて直流電圧を作り出せば、各トランスの二次巻線側には図４に示すような矩形波電圧が誘導される。従って、これらの波形をダイオードＤoa及びＤobにより半波整流して重ね合わせれば、平滑用キャパシタＣoがなくとも直流電圧Ｖoを生成することができる。なお、平活用キャパシタＣoが使用される理由は上で述べたとおりである。
【００７６】
本実施の形態は、第１の実施の形態と実質的には同じであり、時比率Ｄを制御することにより容易に出力電圧Ｖoを調整可能であり、ソフトスタートも実現可能である。
【００７７】
［実施の形態４］
本発明の第４の実施の形態に係る回路図を図１０に示す。制御部１１０については、本実施の形態でも構成は同じであるのでここでは省略している。なお第１の実施の形態において用いた素子に対応する素子については、同じ参照記号を用いている。二相式絶縁形コンバータ４００は、入力直流電源Ｖiと、ＭＯＳＦＥＴであるスイッチング素子Ｓ1a，Ｓ2a，Ｓ1b及びＳ2bと、一次巻線と二次巻線との極性が逆になっているトランスＴrsaとＴrsbと、キャパシタＣiと、整流素子であるダイオードＤoa及びＤobと、平滑用キャパシタＣoと、負荷Ｒとを含む。なお、ここでも平滑用キャパシタＣoを用いる例を示している。第１及び第２の実施の形態との差は、キャパシタが１つになった点である。
【００７８】
入力直流電源Ｖiの正極側端子は、スイッチング素子Ｓ2aのドレイン及びキャパシタＣiの一端に接続されている。キャパシタＣiの他端は、トランスＴrsaの一次巻線の一端及びトランスＴrsbの一次巻線の一端に接続されている。スイッチング素子Ｓ2aのソースは、スイッチング素子Ｓ1aのドレインとトランスＴrsaの一次巻線の他端に接続されている。スイッチング素子Ｓ1aのソースは、入力直流電源Ｖiの負極側端子に接続されている。
【００７９】
また、入力直流電源Ｖiの正極側端子は、スイッチング素子Ｓ2bのドレインにも接続されている。スイッチング素子Ｓ2bのソースは、スイッチング素子Ｓ1bのドレインとトランスＴrsbの一次巻線の他端に接続されている。スイッチング素子Ｓ1bのソースは、入力直流電源Ｖiの負極側端子に接続されている。
【００８０】
トランスＴrsaの二次巻線の一端は、ダイオードＤoaのアノードに接続されている。ダイオードＤoaのカソードは、負荷Ｒの正極側端子と平滑用キャパシタＣoの一端とダイオードＤobのカソードに接続されている。トランスＴrsaの二次巻線の他端は、負荷Ｒの負極側端子と平滑用キャパシタＣoの他端とに接続されている。トランスＴrsbの二次巻線の一端は、ダイオードＤobのアノードに接続されている。ダイオードＤobのカソードは、負荷Ｒの正極側端子に接続されている。トランスＴrsbの二次巻線の他端は、トランスＴrsaの二次巻線の他端に接続されている。
【００８１】
このように、本実施の形態の二相式絶縁形コンバータ４００も２つのインバータによって構成される。本実施の形態においても、スイッチング素子Ｓ1a及びＳ2aが交互に高周波スイッチングされ、これと１８０°の位相差で、スイッチング素子Ｓ1b及びＳ2bが交互に高周波スイッチングされる。この一連のスイッチング動作によって、二相式絶縁型コンバータ４００の各部において、状態Ｉ乃至ＩＶを有する、図４に示すような波形の信号が繰り返し発生する。
【００８２】
状態Ｉでは、スイッチング素子Ｓ1a及びＳ2bがオンに、スイッチング素子Ｓ2a及びＳ1bがオフにセットされるので、図１１（ａ）の一次巻線側の等価回路に示すように、トランスＴrsaの一次巻線は、入力直流電源Ｖi及びキャパシタＣiに直列に接続され、トランスＴrsbの一次巻線はキャパシタＣiと並列に接続される。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、状態ＩではトランスＴrsbの二次巻線側に正の電圧が、トランスＴrsaの二次巻線側に負の電圧が誘導される。従って、状態Ｉでは、キャパシタＣiの両端に生ずる電圧Ｖciに応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この場合には、ダイオードＤobの順方向に電流が流れ、この電流にて負荷Ｒに出力電圧Ｖoが生成される。一方、トランスＴrsaの二次巻線側に誘導される電圧は逆であるため、ダイオードＤoaにより半波整流され、電流は流れない。
【００８３】
状態ＩＩでは、スイッチング素子Ｓ2a及びＳ2bがオンに、スイッチング素子Ｓ1a及びＳ1bがオフにセットされるので、図１１（ｂ）の一次巻線側の等価回路に示すように、トランスＴrsaの一次巻線はキャパシタＣiのみと接続され、さらに、トランスＴrsbの一次巻線もキャパシタＣiのみと接続される。そしてトランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、状態ＩＩではトランスＴrsa及びＴrsbの両方の二次巻線側に正の電圧が誘導される。従って、状態ＩＩでは、キャパシタＣiの両端に生ずる電圧Ｖciに応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導され、さらに電圧Ｖciに応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この場合には、ダイオードＤoa及びダイオードＤobの順方向に電流が流れ、これらの電流にて負荷Ｒに出力電圧Ｖoが生成される。
【００８４】
状態IIIでは、スイッチング素子Ｓ2a及びＳ1bがオンに、スイッチング素子Ｓ1a及びＳ2bがオフにセットされるので、図１１（ｃ）の一次巻線側の等価回路に示すように、トランスＴrsaの一次巻線はキャパシタＣiと並列に接続され、さらに、トランスＴrsbの一次巻線は入力直流電源Ｖi及びキャパシタＣiと直列に接続される。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、状態IIIではトランスＴrsaの二次巻線側に正の電圧が、トランスＴrsbの二次巻線側に負の電圧が誘導される。従って、状態IIIでは、キャパシタＣiの両端に生ずる電圧Ｖciに応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導される。この場合には、ダイオードＤoaの順方向に電流が流れ、この電流にて負荷Ｒに出力電圧Ｖoが生成される。一方、トランスＴrsbの二次巻線側に誘導される電圧は逆であるため、ダイオードＤobにより半波整流され、電流は流れない。
【００８５】
状態ＩＶでは、スイッチング素子Ｓ2a及びＳ2bがオンに、スイッチング素子Ｓ1a及びＳ1bがオフにセットされる。これは状態ＩＩと同じであるから、説明を省略する。
【００８６】
図４に示すように、トランスＴrsaの二次巻線側の誘起電圧Ｖwoaは、状態ＩＩ、III及びＩＶの期間Ｔ1（＝（１−Ｄ）Ｔｓ）の間正の電圧となり、ダイオードＤoaを介して負荷Ｒに電流が流れる。また、状態Ｉの期間Ｔ2（＝ＤＴｓ）の間負の電圧となり、ダイオードＤoaにより電流は遮断される。一方、トランスＴrsbの二次巻線側の誘起電圧Ｖwobは、状態Ｉ、ＶＩ及びＩＩの期間Ｔ1の間正の電圧となり、ダイオードＤobを介して負荷Ｒに電流が流れる。また、状態IIIの期間Ｔ2の間負の電圧となり、ダイオードＤobにより電流は遮断される。第１の実施の形態では、キャパシタＣia及びＣibが存在したので別々に議論していたが、本実施の形態では１つのキャパシタＣiしかないので、Ｖcia＝Ｖcib＝Ｖciとして考えれば同じになる。
【００８７】
結果として、これらの動作は、降圧インバータを２相構成にしたものと同様であり、キャパシタＣiに十分な容量を与えて直流電圧を作り出せば、各トランスの二次巻線側には図４に示すような矩形波電圧が誘導される。従って、これらの波形をダイオードＤoa及びＤobにより半波整流して重ね合わせれば、平滑用キャパシタＣoがなくとも直流電圧Ｖoを生成することができる。なお、平活用キャパシタＣoが使用される理由は上で述べたとおりである。
【００８８】
本実施の形態は、第１の実施の形態と実質的には同じであり、時比率Ｄを制御することにより容易に出力電圧Ｖoを調整可能であり、ソフトスタートも実現可能である。
【００８９】
［実施の形態５］
ＦＥＴであるスイッチング素子には、図１２に示すように寄生容量成分があるため、スイッチのオフ期間に寄生容量に蓄えられたエネルギーが、スイッチング素子がオンに切り替わった際に放電され、電流サージとスイッチング損失を生み出す。そこで、図１３に示すように、状態Ｉと状態ＩＩの間に状態Ｉ'というスイッチング素子Ｓ1a及びＳ2aが両方ともオフとなる期間と、状態ＩＩと状態IIIの間に状態ＩＩ'というスイッチング素子Ｓ1b及びＳ2bの両方がオフとなる期間と、状態IIIと状態ＩＶの間に状態III'というスイッチング素子Ｓ1b及びＳ2bの両方がオフとなる期間と、状態ＩＶと状態Ｉの間に状態ＩＶ'というスイッチング素子Ｓ1a及びＳ2aが両方ともオフとなる期間とを、デッドタイムとして設け、なおかつ、図１３に示すようにトランスの励磁電流ｉLaとｉLbが、常に正負に振れるように励磁インダクタンスを設定すれば、ゼロ電圧ソフトスイッチングが可能となる。本実施の形態では、特別な部品などを追加することなく、状態Ｉ'、状態ＩＩ'、状態III'及び状態ＩＶ'において上記のようなスイッチング状態を生成することで実現できる。なお、図１３において、ＶG1aはスイッチング素子Ｓ1aのゲート端子電圧であり、ＶG2aはスイッチング素子Ｓ2aのゲート端子電圧であり、ＶG1bはスイッチング素子Ｓ1bのゲート端子電圧であり、ＶG2bはスイッチング素子Ｓ2bのゲート端子電圧である。
【００９０】
このようにすれば、スイッチング素子のオフ期間中、寄生容量に蓄えられていたエネルギーは、後続のデッドタイム期間中にトランスの励磁電流ｉLaとｉLbの作用によって押し流されて全て入力直流電源Ｖiに回生される。従って、スイッチング素子の電圧はゼロまで減少し、ゼロになった以降は、励磁電流がスイッチング素子のボディダイオードを通過するため、スイッチング素子の電圧はゼロの状態を保持する。よって、この期間中に必要なスイッチング素子をオンにすれば、ゼロ電圧ソフトスイッチングが実現され、スイッチング損失やサージが発生しないようになる。
【００９１】
［実施の形態６］
トランスの二次巻線側の整流素子であるダイオードを同期整流用スイッチング素子に置き換えることも可能である。すなわち、図３、図６、図８及び図１０と異なり、ダイオードＤoaの代わりにスイッチング素子Ｓoaが設けられ、トランスＴrsaの二次巻線側の一端はスイッチング素子Ｓoaのソースに接続され、負荷Ｒの正極側端子はスイッチング素子Ｓoaのドレインに接続される。また、ダイオードＤobの代わりにスイッチング素子Ｓobが設けられ、トランスＴrsbの二次巻線側の一端はスイッチング素子Ｓobのソースに接続され、負荷Ｒの正極側端子はスイッチング素子Ｓobのドレインに接続される。なお、スイッチング素子Ｓoaは、スイッチング素子Ｓ2aと同じ制御信号が制御部１１０によりゲートに印加され、スイッチング素子Ｓobは、スイッチング素子Ｓ2bと同じ制御信号が制御部１１０によりゲートに印加される。
【００９２】
スイッチング電源では、通常、整流素子にダイオードを用いているが、この整流用ダイオードは、少なくとも０．５Ｖの順方向電圧降下が生じるため、低電圧電源においては、大幅に電源効率が低下してしまう。よって、低電圧大電流電源の場合には、整流用ダイオードの代わりに半導体スイッチング素子を用い、ここではＶwoa及びＶwobの電圧波形に同期させてオン／オフさせる同期整流方式が有効である。この場合、ＦＥＴのオン抵抗は数ｍΩと小さいため、電源効率を大幅に改善できる。
【００９３】
［実施の形態７］
本発明の第７の実施の形態に係る回路図を図１４に示す。二相式絶縁形コンバータ５００は、入力直流電源Ｖiと、ＭＯＳＦＥＴであるスイッチング素子Ｓim，Ｓia，Ｓibと、一次巻線と二次巻線との極性が逆になっているトランスＴrsaとＴrsbと、キャパシタＣiと、整流素子であるダイオードＤoa及びＤobと、平滑用キャパシタＣoと、負荷Ｒとを含む。なお、ここでも平滑用キャパシタＣoを示している。制御部５１０は、基準電圧電源Ｖrefと、比較器５１１と、ＰＷＭ（Pulse Width Modulator）５１２と、ＮＡＮＤ回路５１３とを含む。
【００９４】
入力直流電源Ｖiの正極側端子は、スイッチング素子Ｓimのドレインに接続されている。スイッチング素子Ｓimのソースは、スイッチング素子ＳiaのドレインとトランスＴrsaの一次巻線の一端に接続されている。トランスＴrsaの一次巻線の他端は、キャパシタＣiの一端とスイッチング素子Ｓibのドレインに接続されている。キャパシタＣiの他端は、スイッチング素子ＳiaのソースとトランスＴrsbの一次巻線の一端に接続されている。入力直流電源Ｖiの負極側端子は、スイッチング素子ＳibのソースとトランスＴrsbの一次巻線の他端に接続されている。
【００９５】
トランスＴrsaの二次巻線の一端は、ダイオードＤoaのアノードに接続されている。ダイオードＤoaのカソードは、負荷Ｒの正極側端子と平滑用キャパシタＣoの一端とダイオードＤobのカソードに接続されている。トランスＴrsaの二次巻線の他端は、負荷Ｒの負極側端子と平滑用キャパシタＣoの他端とに接続されている。トランスＴrsbの二次巻線の一端は、ダイオードＤobのアノードに接続されている。ダイオードＤobのカソードは、負荷Ｒの正極側端子に接続されている。トランスＴrsbの二次巻線の他端は、トランスＴrsaの二次巻線の他端に接続されている。
【００９６】
制御部５１０の比較器５１１の第１の入力端子には負荷Ｒの出力電圧Ｖoが入力され、第２の入力端子には基準電圧Ｖrefが入力されている。基準電圧Ｖrefと出力電圧Ｖoとの差に基づく比較器５１１の出力はＰＷＭ５１２に入力されており、ＰＷＭ５１２の第１の出力はスイッチング素子Ｓiaのゲートに、第２の出力はスイッチング素子Ｓibのゲートに出力される。なお、第１の出力と第２の出力はＮＡＮＤ回路５１３に入力され、ＮＡＮＤ回路５１３の出力はスイッチング素子Ｓimのゲートに出力される。
【００９７】
図１５に図１４に示した二相式絶縁形コンバータ５００の各部の電圧波形を示す。ここで、スイッチング素子Ｓiaのドレイン・ソース間の電圧をＶsia、スイッチング素子Ｓibのドレイン・ソース間の電圧をＶsib、スイッチング素子Ｓimのドレイン・ソース間の電圧をＶsim、キャパシタＣiの両端に生じる電圧をＶci、トランスＴrsaの二次巻線側に誘導される電圧をＶwoa、トランスＴrsbの二次巻線側に誘導される電圧をＶwob、負荷Ｒの出力電圧をＶoとする。なお、電圧Ｖia，Ｖib及びＶsimについては、オンとオフを入れ替えれば、各スイッチング素子のゲートに印加される電圧となる。
【００９８】
本実施の形態でも、状態Ｉ、ＩＩ、III及びＩＶの４つの状態が繰り返し生じるようになっている。なお、第１乃至第４の実施の形態における状態と本実施の形態における状態には「ずれ」があり、第１乃至第４の実施の形態における状態Ｉ、ＩＩ、III、ＩＶは、順番に本実施の形態の状態ＩＶ、Ｉ、ＩＩ、IIIに対応する。
【００９９】
この状態Ｉでは、スイッチング素子Ｓia及びスイッチング素子Ｓibはオンとなり、スイッチング素子Ｓimはオフとなる。従って、図１６（ａ）に示す一次巻線側の等価回路のように、キャパシタＣiがトランスＴrsaとトランスＴrsbに接続される。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、図示していないが、状態Ｉでは二次巻線側に正の電圧が誘導される。従って、状態Ｉでは、キャパシタＣiにおける電圧Ｖciに応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導され、さらに電圧Ｖciに応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この場合には、ダイオードＤoa及びダイオードＤobの順方向に電流が流れ、これらの電流にて負荷Ｒに出力電圧Ｖoが生成される。
【０１００】
状態ＩＩでは、スイッチング素子Ｓiaはオン、スイッチング素子Ｓibはオフ、スイッチング素子Ｓimはオンとなる。従って、図１６（ｂ）に示す一次巻線側の等価回路のように、キャパシタＣiはトランスＴrsaに接続され、入力直流電源ＶiはトランスＴrsbに接続される。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、図示していないが、状態ＩＩではトランスＴrsaの二次巻線側には正の電圧が誘導され、トランスＴrsbの二次巻線側には負の電圧が誘導される。従って、状態ＩＩでは、キャパシタＣiにおける電圧Ｖciに応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導され、さらに入力直流電源Ｖｉにおける電圧Ｖiに応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この場合には、ダイオードＤoaの順方向に電流が流れ、この電流にて負荷Ｒに出力電圧Ｖoが生成される。一方、トランスＴrsbの二次巻線側に誘導される電圧は逆であるため、ダイオードＤobにより半波整流され、電流は流れない。
【０１０１】
状態IIIでは、スイッチング素子Ｓia及びスイッチング素子Ｓibはオンとなり、スイッチング素子Ｓimはオフとなる。これは状態Ｉと同じであるから、説明を省略する。
【０１０２】
状態ＩＶでは、スイッチング素子Ｓiaはオフとなり、スイッチング素子Ｓim及びスイッチング素子Ｓibはオンとなる。従って、図１６（ｃ）に示す一次巻線側の等価回路のように、キャパシタＣiはトランスＴrsbに接続され、入力直流電源ＶiはトランスＴrsaに接続される。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、図示していないが、状態ＩＶではトランスＴrsaの二次巻線側には負の電圧が誘導され、トランスＴrsbの二次巻線側には正の電圧が誘導される。従って、状態ＩＶでは、入力直流電源Ｖiにおける電圧Ｖiに応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導され、さらにキャパシタＣiに置ける電圧Ｖci応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この場合には、ダイオードＤobの順方向に電流が流れ、この電流にて負荷Ｒに出力電圧Ｖoが生成される。一方、トランスＴrsaの二次巻線側に誘導される電圧は逆であるため、ダイオードＤoaにより半波整流され、電流は流れない。
【０１０３】
図１５に示すように、トランスＴrsaの二次巻線側の誘起電圧Ｖwoaは、状態Ｉ，ＩＩ及びIIIの期間Ｔ1の間正の電圧となり、ダイオードＤoaを介して負荷Ｒに電流が流れる。また、状態ＩＶの期間Ｔ2の間負の電圧となり、ダイオードＤoaにより電流は遮断される。一方、トランスＴrsbの二次巻線側の誘起電圧Ｖwobは、状態III，ＩＶ及びＩの期間Ｔ1の間正の電圧となり、ダイオードＤobを介して負荷Ｒに電流が流れる。また、状態ＩＩの期間Ｔ2の間負の電圧となり、ダイオードＤobにより電流は遮断される。
【０１０４】
結果として、これらの動作は、昇降圧インバータを２相構成にしたものと同様であり、キャパシタＣiに十分な容量を与えて直流電圧を作り出せば、各トランスの二次巻線側には図１５に示すような矩形波電圧が誘導される。従って、これらの波形をダイオードＤoa及びＤobにより半波整流して重ね合わせれば、平滑用キャパシタＣoがなくとも直流電圧Ｖoを生成することができる。
【０１０５】
以下、図１４に示した二相式絶縁形コンバータ５００についてもう少し詳細に解析する。なお、ここでは各トランスの励磁インダクタンスをＬとし、漏れインダクタンスや巻線抵抗などの影響を無視する。また、スイッチング素子やキャパシタＣiも理想素子であると仮定する。
【０１０６】
まず、期間Ｔ1では、各トランスがキャパシタＣiに連結されるので、キャパシタＣiの電圧をＶci、各トランスの一次巻線側に流れる励磁電流成分をｉL1とｉL2とすれば、以下の微分方程式が得られる。
【数８】
2005117884.tif 000010
【０１０７】
高周波領域では、励磁電流が直線状に減少するとみなせるので、（８）式から期間Ｔ1での電流減少量は以下のとおりになる。
【数９】
2005117884.tif 000011
【０１０８】
期間Ｔ2では、各トランスが電源Ｖiと連結されるので、以下の微分方程式が得られる。
【数１０】
2005117884.tif 000012
【０１０９】
期間Ｔ2における電流増加量は、以下のようになる。
【数１１】
2005117884.tif 000013
【０１１０】
定常状態においては、電流の減少量と増加量が同じであるから、（９）式及び（１１）式からキャパシタＣiの電圧Ｖciは以下のように表される。
【数１２】
2005117884.tif 000014
【０１１１】
ここで期間Ｔ1において各トランスの二次巻線側に誘導される電圧は、電圧Ｖciをトランスの巻数比ｎ（＝一次側巻数／二次側巻数）で割った値
【数１３】
2005117884.tif 000015
となるため、（１２）式を（１３）式に代入すれば、以下のような定電圧が二次巻線側の正側に発生する。
【数１４】
2005117884.tif 000016
【０１１２】
次いで、期間Ｔ2では、各トランスの二次巻線側に誘導される電圧が反転し、入力直流電源Ｖiの電圧Ｖiを巻数比ｎで割った値
【数１５】
2005117884.tif 000017
の定電圧が二次巻線の正側に発生する。
【０１１３】
よって、ダイオードＤoa及びダイオードＤobによりＶwoa及びＶwobの正側波形のみを取り出して重ね合わせれば出力電圧Ｖoは以下のようになる。但し、Ｔ1≧Ｔ2である。
【数１６】
2005117884.tif 000018
【０１１４】
この式からわかるように、本実施の形態では、期間Ｔ1及びＴ2をＰＷＭ５１２により適切に制御することにより、容易に出力電圧を調整可能となる。なお、（１４）式からも時比率は、０．５未満というような制限は無く、調整可能な幅は第１乃至第４の実施の形態よりも広い。
【０１１５】
また、本実施の形態では、状態Ｉにおいて二次巻線側には、（１３）式に従って、キャパシタＣiの端子間電圧Ｖciに応じた電圧が誘起される。ところが、起動時には、キャパシタＣiは充電されておらず、０Ｖからスタートする。従って、二次巻線側に誘起される電圧Ｖwoa及びＶwob並びに出力電圧Ｖoも０からスタートする。その後は、スイッチング動作が繰り返されるにつれてキャパシタＣiは充電されるため、徐々に誘起される電圧Ｖwoa及びＶwob並びに出力電圧Ｖoも上昇する。従って、ソフトスタート機能が実現される。
【０１１６】
以上のように、本実施の形態によれば、第１乃至第４の実施の形態では４つのスイッチング素子が必要であったが、３つに削減することができるため、小型化及びコストダウンが可能となる。また、平滑用キャパシタＣoの容量を最低限に抑えることができるため、更なる小型化が可能となる。また、平滑用キャパシタＣoの低容量化により、低インピーダンス特性を有する積層セラミックコンデンサを使用でき、高信頼性化が可能となる。さらに、高効率化が可能となり、ヒートシンクなどの放熱部材が不要で、コストダウンがさらに可能となる。
【０１１７】
［実施の形態８］
本発明の第８の実施の形態に係る回路図を図１７に示す。制御部５１０については、本実施の形態でも構成は同じであるのでここでは省略している。なお第７の実施の形態における素子に対応する素子については、同じ参照記号を用いている。本実施の形態に係る二相式絶縁形コンバータ６００は、入力直流電源Ｖiと、ＭＯＳＦＥＴであるスイッチング素子Ｓim，Ｓia，Ｓib，Ｓoa，Ｓobと、一次巻線と二次巻線との極性が逆になっているトランスＴrsaとＴrsbと、キャパシタＣia及びキャパシタＣibと、平滑用キャパシタＣoと、負荷Ｒとを含む。
【０１１８】
入力直流電源Ｖiの正極側端子は、スイッチング素子Ｓimのドレインに接続されている。スイッチング素子Ｓimのソースは、スイッチング素子Ｓiaのドレイン及びトランスＴrsaの一次巻線の一端に接続されている。トランスＴrsaの一次巻線の他端は、キャパシタＣiaの一端に接続されている。スイッチング素子Ｓiaのソースは、キャパシタＣiaの他端と、トランスＴrsbの一次巻線の一端と、スイッチング素子Ｓibのドレインとに接続されている。また、その一次巻線の一端がスイッチング素子Ｓiaのソース及びスイッチング素子Ｓibのドレインに接続されたトランスＴrsbの他端は、キャパシタＣibの一端に接続される。キャパシタＣibの他端は、スイッチング素子Ｓibのソース及び入力直流電源Ｖiの負極側端子に接続されている。
【０１１９】
トランスＴrsaの二次巻線の一端は、スイッチング素子Ｓoaのソースに接続されている。一方、スイッチング素子Ｓoaのドレインは、負荷Ｒの正極側端子と平滑用キャパシタＣoの一端とスイッチング素子Ｓobのドレインに接続されている。トランスＴrsaの二次巻線の他端は、負荷Ｒの負極側端子と平滑用キャパシタＣoの他端とに接続されている。トランスＴrsbの二次巻線の一端は、スイッチング素子Ｓobのソースに接続されている。スイッチング素子Ｓobのドレインは、負荷Ｒの正極側端子に接続されている。トランスＴrsbの二次巻線の他端は、トランスＴrsaの二次巻線の他端及び負荷Ｒの負極側端子に接続されている。
【０１２０】
図１５に示した、ニ相式絶縁形コンバータ５００の各部の電圧波形は、本実施の形態においても同様である。但し、キャパシタＣiに生ずる電圧Ｖciは、本実施の形態におけるキャパシタＣiaに生ずる電圧Ｖcia、キャパシタＣibに生ずる電圧Ｖcibに対応する。
【０１２１】
状態Ｉでは、スイッチング素子Ｓia及びスイッチング素子Ｓibはオンとなり、スイッチング素子Ｓimはオフとなる。従って、図１８（ａ）に示す一次巻線側の等価回路のように、キャパシタＣiaがトランスＴrsaに、キャパシタＣibがトランスＴrsbに接続される。すなわち、キャパシタＣiaに蓄えられた電荷がトランスＴrsaに供給され、キャパシタＣibに蓄えられた電荷がトランスＴrsbに供給される。このトランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、状態Ｉでは二次巻線側に正の電圧が誘導される。従って、状態Ｉでは、キャパシタＣiaの両端に生ずる電圧Ｖciaに応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導され、さらにキャパシタＣibの両端に生ずる電圧Ｖcibに応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この際、スイッチング素子Ｓoa及びＳobがオンになっているので電流が流れ、これらの電流にて負荷Ｒに出力電圧Ｖoが生成される。
【０１２２】
状態ＩＩでは、スイッチング素子Ｓiaはオン、スイッチング素子Ｓibはオフ、スイッチング素子Ｓimはオンとなる。従って、図１８（ｂ）に示す一次巻線側の等価回路のように、キャパシタＣiaはトランスＴrsaに接続され、入力直流電源ＶiはトランスＴrsbに接続される。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、状態ＩＩではトランスＴrsaの二次巻線側には正の電圧が誘導され、トランスＴrsbの二次巻線側には負の電圧が誘導される。従って、状態ＩＩでは、キャパシタＣiaにおける電圧Ｖciaに応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導され、さらに入力直流電圧Ｖi及びキャパシタＣibに基づく電圧（Ｖi−Ｖcib）に応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この際、二次巻線側ではスイッチング素子Ｓoaのみがオンになっているので、電圧Ｖciaに応じた電圧Ｖwoaによる電流が負荷Ｒに流れて、出力電圧Ｖoが生成される。一方、トランスＴrsbの二次巻線側に誘導される電圧は逆であり、スイッチング素子Ｓobがオフになっているので、電流は負荷Ｒへ流れない。
【０１２３】
状態IIIでは、スイッチング素子Ｓia及びスイッチング素子Ｓibはオンとなり、スイッチング素子Ｓimはオフとなる。これは状態Ｉと同じであるから、説明を省略する。
【０１２４】
状態ＩＶでは、スイッチング素子Ｓiaはオフとなり、スイッチング素子Ｓim及びスイッチング素子Ｓibはオンとなる。従って、図１８（ｃ）に示す一次巻線側の等価回路のように、キャパシタＣibはトランスＴrsbに接続され、入力直流電源ＶiはトランスＴrsaに接続される。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、状態ＩＶではトランスＴrsaの二次巻線側には負の電圧が誘導され、トランスＴrsbの二次巻線側には正の電圧が誘導される。従って、状態ＩＶでは、入力直流電源Ｖi及びキャパシタＣiaに基づく電圧（Ｖi−Ｖcia）に応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導され、さらにキャパシタＣibの両端に生ずる電圧Ｖcibに応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この際、二次巻線側では、スイッチング素子Ｓobはオンになっているので電圧Ｖwobによる電流が流れ、この電流にて負荷Ｒに出力電圧Ｖoが生成される。一方、トランスＴrsaの二次巻線側に誘導される電圧は逆であり、スイッチング素子Ｓoaはオフになっているので、負荷Ｒへ電流は流れない。
【０１２５】
図１５に示すように、トランスＴrsaのニ次巻線側の誘起電圧Ｖwoaは、状態Ｉ，ＩＩ及びIIIの期間Ｔ1の間正の電圧となり、スイッチング素子Ｓoaもオンになるので、負荷Ｒに電流が流れる。また、状態ＩＶの期間Ｔ2の間負の電圧となり、スイッチング素子Ｓoaもオフになるので電流は遮断される。一方、トランスＴrsbの二次巻線側の誘起電圧Ｖwobは、状態III，ＩＶ及びＩの期間Ｔ1の間正の電圧となり、スイッチング素子Ｓobもオンになるので、負荷Ｒに電流が流れる。また、状態ＩＩの期間Ｔ2の間負の電圧となり、スイッチング素子Ｓobもオフになるので電流は遮断される。なお、本実施の形態においても時比率Ｄが０．５未満というような制限も無く、調整可能な幅が広がっている。
【０１２６】
結果として、これらの動作は、降圧型インバータをニ相構成にしたものと同様であり、キャパシタＣia及びキャパシタＣibに十分な容量を与えて直流電圧を作り出せば、各トランスの二次巻線側には図１５に示すような矩形波電圧が誘導される。従って、これらの波形をスイッチング素子Ｓoa及びＳobにより半波整流して重ね合わせれば、平滑用キャパシタＣoがなくとも直流電圧Ｖoを生成することができる。但し、実際の回路において平滑用キャパシタＣoを設ける理由は、第５の実施の形態と同じである。
【０１２７】
なお、本実施の形態は第７の実施の形態と同様に、状態Ｉにおいて二次巻線側にはキャパシタＣia（又はＣib）における電圧Ｖcia（又はＶcib）に応じた電圧が誘起される。ところが、起動時には、キャパシタＣia及びＣibは充電されておらず、０Ｖからスタートする。従って、二次巻線側に誘起される電圧Ｖwoa（及びＶwob）並びに出力電圧Ｖoも０からスタートする。その後は、スイッチング動作が繰り返されるにつれてキャパシタＣia及びＣibは充電されるため、徐々に誘起される電圧Ｖwoa（及びＶwob）並びに出力電圧Ｖoも上昇する。従って、ソフトスタート機能が実現される。
【０１２８】
また、スイッチング素子Ｓoa及びＳobは、ダイオードにより置換可能である。
【０１２９】
［実施の形態９］
ＦＥＴであるスイッチング素子には、図１２に示すように寄生容量成分があるため、スイッチのオフ期間に寄生容量に蓄えられたエネルギーが、スイッチング素子がオンに切り替わった際に放電され、電流サージとスイッチング損失を生み出す。そこで、図１９（図１４及び図１７の場合の波形。）に示すように、状態Ｉと状態ＩＩの間に状態Ｉ'、状態ＩＩと状態IIIの間に状態ＩＩ'、状態IIIと状態ＩＶの間に状態III'、状態ＩＶと状態Ｉの間に状態ＩＶ'という、スイッチング状態の切り替え時に全スイッチング素子がオフとなるデッドタイムを設け、なおかつ、図１９に示すようにトランスの励磁電流ｉLaとｉLbが、常に正負に振れるように励磁インダクタンスを設定すれば、ゼロ電圧ソフトスイッチングが可能となる。本実施の形態では、特別な部品などを追加することなく、状態Ｉ'、状態ＩＩ'、状態III'及び状態ＩＶ'において全スイッチング素子をオフにすることで実現できる。
【０１３０】
このようにすれば、スイッチング素子のオフ期間中、寄生容量に蓄えられていたエネルギーは、後続のデッドタイム期間中にトランスの励磁電流ｉLaとｉLbの作用によって押し流されて全て入力直流電源Ｖiに回生される。従って、スイッチング素子の電圧はゼロまで減少し、ゼロになった以降は、励磁電流がスイッチング素子のボディダイオードを通過するため、スイッチング素子の電圧はゼロの状態を保持する。よって、この期間中に必要なスイッチング素子をオンにすれば、ゼロ電圧ソフトスイッチングが実現され、スイッチング損失やサージが発生しないようになる。
【０１３１】
［実施の形態１０］
トランスの二次巻線側の整流素子であるダイオードを同期整流用スイッチング素子に置き換えることも可能である。第７の実施の形態の二相式絶縁形コンバータ５００の変形例を図２０に示す。図１４と異なり、ダイオードＤoaの代わりにスイッチング素子Ｓoaが設けられ、トランスＴrsaの二次巻線側の一端はスイッチング素子Ｓoaのソースに接続され、負荷Ｒの正極側端子はスイッチング素子Ｓoaのドレインに接続される。また、ダイオードＤobの代わりにスイッチング素子Ｓobが設けられ、トランスＴrsbの二次巻線側の一端はスイッチング素子Ｓobのソースに接続され、負荷Ｒの正極側端子はスイッチング素子Ｓobのドレインに接続される。なお、スイッチング素子Ｓoaは、スイッチング素子Ｓiaと同じ制御信号が制御部５１０によりゲートに印加され、スイッチング素子Ｓobは、スイッチング素子Ｓibと同じ制御信号が制御部５１０によりゲートに印加される。
【０１３２】
スイッチング電源では、通常、整流素子にダイオードを用いているが、この整流用ダイオードは、少なくとも０．５Ｖの順方向電圧降下が生じるため、低電圧電源においては、大幅に電源効率が低下してしまう。よって、低電圧大電流電源の場合には、整流用ダイオードの代わりに半導体スイッチング素子を用い、ここではＶwoa及びＶwobの電圧波形に同期させてオン／オフさせる同期整流方式が有効である。この場合、ＦＥＴのオン抵抗は数ｍΩと小さいため、電源効率を大幅に改善できる。
【０１３３】
図２０に示した本実施の形態を評価するため以下の回路パラメータで実験したところ、図２１及び図２２の結果を得た。入力電圧Ｖi＝４８Ｖ、出力電圧Ｖo＝１．５Ｖ、キャパシタＣiの容量Ｃi＝４．４μＦ、平滑用キャパシタＣoの容量Ｃo＝４００μＦ、トランスＴrsa及びトランスＴrsbの巻数比ｎ＝１／１８、スイッチング素子Ｓoa及びＳobのオン抵抗：１ｍΩ、スイッチング周波数：１００ＭＨｚ。
【０１３４】
図２１は時比率に対する出力電圧を示すが、式（１６）で示した理論値と実測値はほぼ一致している。従って、出力電圧のＰＷＭ制御が可能である。また、図２２は出力電流に対する回路の効率を示すが、出力電流４０Ａまで９０％以上、６０Ａ出力時においても８６％と高い効率が得られる。
【０１３５】
［実施の形態１１］
図１７及び図２０に示した二相式絶縁形コンバータの二次巻線側は、図２３に示すように変更することができる。図２３が、図１７及び図２０と異なる点は、トランスＴrsaの二次巻線の一端が負荷Ｒに接続され、その他端がスイッチング素子Ｓoaのドレインに接続し、スイッチング素子Ｓoaのソースが負荷ＲとトランスＴrsbの二次巻線の、スイッチング素子Ｓobのソースに接続されている端子ではない方の端子と接続している点である。すなわち、トランスＴrsaとスイッチング素子Ｓoaの順番を入れ替えただけである。
【０１３６】
しかしこのような接続形態を採用すると、通常スイッチング素子毎に設けなければならないスナバ回路を１つに削減することができる。すなわち、図２４に示すように、スイッチング素子Ｓobのソースとスイッチング素子Ｓoaのドレインとの間にスナバ回路１３０１を設ける。本実施の形態においてスナバ回路１３０１は整流素子を含む必要がある。例えば図２５（ａ）に示すように、キャパシタＣsと抵抗Ｒsを並列に接続するとともにそれらとダイオードＤsを直列に接続するように構成する。また、図２５（ｂ）に示すように、キャパシタＣsと抵抗Ｒsを並列に接続するとともにそれらとスイッチング素子Ｓs（例えばＦＥＴ）を直列に接続するように構成する。この場合スイッチング素子Ｓsは、スイッチング素子Ｓimと同一の制御信号にてオン・オフを切り替える。
【０１３７】
このようにすれば、スイッチング素子のオン・オフ切り替え時に発生するサージを防止することができるようになる。
【０１３８】
以上本発明の実施の形態を説明したが、本発明はこれらに限定されるものではない。すなわち、これらの回路構成は上記の趣旨に従って変形することができる。
【図面の簡単な説明】
【０１３９】
【図１】従来技術に係る回路図である。
【図２】従来技術に係る回路各部の電圧波形図である。
【図３】第１の実施の形態に係る回路図である。
【図４】回路各部の電圧電流波形図である。
【図５】（ａ）は第１の実施の形態に係る回路の状態Ｉにおける等価回路、（ｂ）は第１の実施の形態に係る回路の状態ＩＩ及びＩＶにおける等価回路、（ｃ）は第１の実施の形態に係る回路の状態IIIにおける等価回路を示す図である。
【図６】第２の実施の形態に係る回路図である。
【図７】（ａ）は第２の実施の形態に係る回路の状態Ｉにおける等価回路、（ｂ）は第２の実施の形態に係る回路の状態ＩＩ及びＩＶにおける等価回路、（ｃ）は第２の実施の形態に係る回路の状態IIIにおける等価回路を示す図である。
【図８】第３の実施の形態に係る回路図である。
【図９】（ａ）は第３の実施の形態に係る回路の状態Ｉにおける等価回路、（ｂ）は第３の実施の形態に係る回路の状態ＩＩ及びＩＶにおける等価回路、（ｃ）は第３の実施の形態に係る回路の状態IIIにおける等価回路を示す図である。
【図１０】第４の実施の形態に係る回路図である。
【図１１】（ａ）は第４の実施の形態に係る回路の状態Ｉにおける等価回路、（ｂ）は第４の実施の形態に係る回路の状態ＩＩ及びＩＶにおける等価回路、（ｃ）は第４の実施の形態に係る回路の状態IIIにおける等価回路を示す図である。
【図１２】ＦＥＴの寄生成分の模式図である。
【図１３】第１乃至第４の実施の形態におけるゼロ電圧ソフトスイッチングを行う際の電圧電流波形図である。
【図１４】第７の実施の形態に係る回路図である。
【図１５】回路各部の電圧波形図である。
【図１６】（ａ）は第７の実施の形態に係る回路の状態Ｉ及びIIIにおける等価回路、（ｂ）は第７の実施の形態に係る回路の状態ＩＩにおける等価回路、（ｃ）は第７の実施の形態に係る回路の状態ＩＶにおける等価回路を示す図である。
【図１７】第８の実施の形態に係る回路図である。
【図１８】（ａ）は第８の実施の形態に係る回路の状態Ｉ及びIIIにおける等価回路、（ｂ）は第８の実施の形態に係る回路の状態ＩＩにおける等価回路、（ｃ）は第８の実施の形態に係る回路の状態ＩＶにおける等価回路を示す図である。
【図１９】ゼロ電圧ソフトスイッチングを行う際の電圧電流波形図である。
【図２０】第１０の実施の形態に係る回路の変形例を示す図である。
【図２１】時比率に対する出力電圧の関係を示すグラフである。
【図２２】出力電流に対する効率の関係を表すグラフである。
【図２３】第１１の実施の形態の変形例を示す回路図である。
【図２４】スナバ回路の設置例を示す図である。
【図２５】（ａ）及び（ｂ）はスナバ回路の一例を示す図である。
【符号の説明】
【０１４０】
Ｖi  入力電源
Ｓim,Ｓia,Ｓib，Ｓ1a，Ｓ2a，Ｓ1b，Ｓ2b，Ｓoa，Ｓob  スイッチング素子
Ｃi，Ｃia，Ｃib  キャパシタ
Ｔrsa,Ｔrsb  トランス    Ｄoa，Ｄob  ダイオード    Ｃo  平滑用キャパシタ
Ｒ  負荷
【図１】
2005117884.tif 000019
【図２】
2005117884.tif 000020
【図３】
2005117884.tif 000021
【図４】
2005117884.tif 000022
【図５】
2005117884.tif 000023
【図６】
2005117884.tif 000024
【図７】
2005117884.tif 000025
【図８】
2005117884.tif 000026
【図９】
2005117884.tif 000027
【図１０】
2005117884.tif 000028
【図１１】
2005117884.tif 000029
【図１２】
2005117884.tif 000030
【図１３】
2005117884.tif 000031
【図１４】
2005117884.tif 000032
【図１５】
2005117884.tif 000033
【図１６】
2005117884.tif 000034
【図１７】
2005117884.tif 000035
【図１８】
2005117884.tif 000036
【図１９】
2005117884.tif 000037
【図２０】
2005117884.tif 000038
【図２１】
2005117884.tif 000039
【図２２】
2005117884.tif 000040
【図２３】
2005117884.tif 000041
【図２４】
2005117884.tif 000042
【図２５】
2005117884.tif 000043