(57)【要約】【課題】補助リセット期間において，アドレス電極と走査電極間で主に放電を引き起こし得るプラズマディスプレイパネルの駆動方法を提供する。【解決手段】複数の第１電極及び第２電極と，第１電極及び第２電極と交差する方向に形成される複数の第３電極とを含み，放電セルが形成されるプラズマディスプレイパネルにおいて，１フィールドを複数のサブフィールドに分割して駆動する方法である。複数のサブフィールドの少なくとも一つのサブフィールドは，直前サブフィールドで維持放電が起こった放電セルに対して初期化を行う補助リセット期間を有し，補助リセット期間において，直前サブフィールドの維持放電により第１電極及び第２電極に形成された壁電荷を消去し，第３電極と第１電極間の壁電圧をアドレス可能な状態に初期化する。【選択図】図２
2005331912.tif 000002
【特許請求の範囲】
【請求項１】
複数の第１電極と，複数の第２電極と，前記第１電極及び前記第２電極と交差する方向に形成される複数の第３電極と，を含み，前記第１電極，前記第２電極及び前記第３電極により放電セルが形成されるプラズマディスプレイパネルにおける，１フィールドを複数のサブフィールドに分割して駆動する方法において：
前記複数のサブフィールドのうち少なくとも一つのサブフィールドは，直前サブフィールドで維持放電が起こった放電セルに対して初期化を行う補助リセット期間を有し；
前記補助リセット期間において，
直前サブフィールドの維持放電により前記第１電極及び前記第２電極に形成された壁電荷を消去する第１段階と，
前記第３電極と前記第１電極間の壁電圧をアドレス可能な状態に初期化する第２段階と，
を含むことを特徴とする，プラズマディスプレイパネルの駆動方法。
【請求項２】
前記第２段階は，前記第２電極に第１電圧を印加し，前記第３電極に第２電圧を印加した状態で，前記第１電極の電圧を第３電圧から第４電圧まで漸進的に低下させる段階を含むことを特徴とする，請求項１に記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
前記第１段階は，前記第２電極に第５電圧を印加した状態で，前記第１電極の電圧を第６電圧から第７電圧まで漸進的に上昇させる段階を含むことを特徴とする，請求項１または２のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項４】
前記直前サブフィールドの維持放電は，前記第２電極に高電圧が印加された状態で終了することを特徴とする，請求項１，２または３のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
前記第７電圧と前記第５電圧の差は，前記第１電圧と前記第４電圧の差以下であることを特徴とする，請求項３に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記第６電圧は，維持期間に維持放電のために前記第１電極に印加される高電圧より低電圧であることを特徴とする，請求項３，４または５のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記第３電圧は，維持期間に維持放電のために前記第１電極に印加される高電圧より低電圧であることを特徴とする，請求項３，４，５または６のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
前記第５電圧は接地電圧であることを特徴とする，請求項３，４，５，６または７のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項９】
前記複数のサブフィールドのうち少なくとも一つのサブフィールドは，実質的に全ての放電セルに対して初期化を行うメインリセット期間を有し，
前記第７電圧は，前記メインリセット期間に前記第１電極に印加される最高電圧と同一であり，
前記第５電圧は，前記第１電極に前記最高電圧が印加されている間に前記第２電極に印加される電圧より高い電圧であることを特徴とする，請求項３，４または５のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
前記第１段階は，維持期間に維持放電のために前記第１電極に印加される維持放電パルスの幅より狭い期間の間，第８電圧を有するパルスを前記第１電極に印加する段階を含むことを特徴とする，請求項１又は２に記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
前記第８電圧は前記維持放電パルスの電圧と同一であり，
前記第１電極に前記第８電圧が印加されている間，前記第２電極には，前記第１電極に前記維持放電パルスが印加されている間に前記第２電極に印加される電圧と同一電圧が印加されることを特徴とする，請求項１０に記載のプラズマディスプレイパネルの駆動方法。
【請求項１２】
前記第１段階は，維持期間に維持放電のために前記第１電極に印加される維持放電パルスの幅より広い期間の間，前記維持放電パルスの電圧より低い第９電圧を有するパルスを前記第１電極に印加する段階を含むことを特徴とする，請求項１又は２に記載のプラズマディスプレイパネルの駆動方法。
【請求項１３】
前記第１電極に前記第９電圧が印加されている間，前記第２電極には，前記第１電極に前記維持放電パルスが印加されている間に前記第２電極に印加される電圧と同一電圧が印加されることを特徴とする，請求項１２に記載のプラズマディスプレイパネルの駆動方法。
【請求項１４】
複数の第１電極と，複数の第２電極と，前記第１電極及び前記第２電極と交差する方向に形成される複数の第３電極と，を含み，前記第１電極，前記第２電極及び前記第３電極により放電セルが形成されるプラズマディスプレイパネルにおける，１フィールドを複数のサブフィールドに分割して駆動する方法において：
前記複数のサブフィールドのうち少なくとも一つの第１サブフィールドのリセット期間において，前記第１電極の電圧から前記第２電極の電圧を差し引いた値を，第１０電圧から第１１電圧まで漸進的に増加させた後，第１２電圧から第１３電圧まで漸進的に低下させる段階と；
前記複数のサブフィールドのうち少なくとも一つの第２サブフィールドのリセット期間において，前記第１電極の電圧から前記第２電極の電圧を差し引いた値を，第１４電圧から前記第１１電圧より低い第１５電圧まで漸進的に上昇させた後，第１６電圧から第１７電圧まで漸進的に低下させる段階と；
を含むプラズマディスプレイパネルの駆動方法。
【請求項１５】
前記第１７電圧は，前記第１３電圧と同一であることを特徴とする，請求項１４に記載のプラズマディスプレイパネルの駆動方法。
【請求項１６】
前記第１５電圧の大きさは，前記第１７電圧の絶対値より小さいことを特徴とする，請求項１４または１５のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項１７】
前記第１４電圧は，前記第１０電圧より低いことを特徴とする，請求項１４，１５または１６のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項１８】
前記第１６電圧は，前記第１２電圧より低いことを特徴とする，請求項１４，１５，１６または１７のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項１９】
前記第１サブフィールドのリセット期間において，前記第１電極の電圧から前記第２電極の電圧を差し引いた値が前記第１０電圧から前記第１１電圧まで漸進的に増加する間，実質的に全ての放電セルで放電が起こり，
前記第２サブフィールドのリセット期間において，前記第１電極の電圧から前記第２電極の電圧を差し引いた値が前記第１４電圧から前記第１５電圧まで漸進的に増加する間，直前サブフィールドで維持放電が起こった放電セルで放電が起こることを特徴とする請求項１４，１５，１６，１７または１８のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項２０】
前記第２サブフィールドの直前サブフィールドの維持期間に維持放電のために前記第２電極に前記第１電極より高い電圧が印加された後，前記第２サブフィールドのリセット期間が行われることを特徴とする請求項１４，１５，１６，１７，１８または１９のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項２１】
複数の第１電極と，複数の第２電極と，前記第１電極及び前記第２電極と交差する方向に形成される複数の第３電極と，を含み，前記第１電極，前記第２電極及び前記第３電極により放電セルが形成されるプラズマディスプレイパネルにおける，１フィールドを複数のサブフィールドに分割して駆動する方法において：
前記複数のサブフィールドのうち少なくとも一つの第２サブフィールドの直前サブフィールドの維持期間に，維持放電のために前記第２電極に前記第１電極の電圧より第１８電圧だけ高い電圧を第１期間の間に印加する段階と；
前記第２サブフィールドのリセット期間に，前記第１電極に前記第２電極より第１９電圧だけ高い電圧を第２期間の間に印加する段階と；
前記リセット期間に，前記第１電極の電圧から前記第２電極の電圧を差し引いた値を第２０電圧から第２１電圧まで低下させる段階と；
を含み，
前記第１８電圧と前記第１９電圧，または前記第１期間と前記第２期間のうち少なくともいずれかが相異なることを特徴とする，プラズマディスプレイパネルの駆動方法。
【請求項２２】
前記第２期間は，前記第１期間より短いことを特徴とする，請求項２１に記載のプラズマディスプレイパネルの駆動方法。
【請求項２３】
前記第１９電圧は，前記第１８電圧と同一であることを特徴とする，請求項２１または２２のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項２４】
前記第２期間は，前記第１期間より長く，前記第１９電圧は，前記第１８電圧より低いことを特徴とする，請求項２１に記載のプラズマディスプレイパネルの駆動方法。
【請求項２５】
前記複数のサブフィールドのうち少なくとも一つの第１サブフィールドのリセット期間において，
前記第１電極の電圧を第２２電圧から第２３電圧まで漸進的に上昇させる段階と，
前記第１電極の電圧を第２４電圧から第２５電圧まで漸進的に低下させる段階と，をさらに含むことを特徴とする請求項２１，２２，２３または２４のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【請求項２６】
複数の第１電極と，複数の第２電極と，前記第１電極及び前記第２電極と交差する方向に形成される複数の第３電極と，を含み，前記第１電極，前記第２電極及び前記第３電極により放電セルが形成されるプラズマディスプレイパネルにおいて：
１フィールドが複数のサブフィールドに分割されて駆動されるように制御する制御部と；
少なくとも一つの第１サブフィールドのリセット期間に実質的に全ての放電セルに対して初期化放電を引き起こす第１リセット波形を前記放電セルに印加し，少なくとも一つの第２サブフィールドのリセット期間に直前サブフィールドで維持放電が起こった放電セルに対して初期化放電を引き起こす第２リセット波形を前記放電セルに印加する駆動部と；を含み，
前記第２リセット波形は，
前記第１電極と前記第２電極間の電圧差，及び前記第１電極と前記第３電極間の電圧差を漸進的に減少させる第１駆動波形と，
前記第１駆動波形の印加時に前記第１電極と前記第３電極間の放電が前記第１電極と前記第２電極間の放電より先に起こるように，前記放電セルの壁電圧を設定する第２駆動波形と，を含むことを特徴とするプラズマディスプレイパネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマディスプレイパネル（ＰＤＰ，Ｐｌａｓｍａ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌ）の駆動方法及びプラズマディスプレイパネルに関するものである。
【背景技術】
【０００２】
プラズマディスプレイパネルは，気体放電により生成されたプラズマで文字又は映像を表示する平面表示装置で，その大きさによって数十ないし数百万個以上の画素がマトリックス状に配列されている。
【０００３】
一般に，プラズマディスプレイパネルは，１フィールドがそれぞれ加重値を有する複数のサブフィールドに分けられて駆動され，オンされるサブフィールドの組合による加重値の和により諧調が表現される。各サブフィールドは，リセット期間，アドレス期間，及び維持期間からなる。リセット期間は，リセット放電によりアドレス放電を安定に行うため，壁電荷を初期化する役割をする。アドレス期間は，パネルにおいて，オンされるセルとオンされないセルを選択し，オンされるセルに壁電荷を積んでおく動作を行う期間である。維持期間は，アドレッシングされたセルに実際に画像を表示するための維持放電を行う期間である。
【０００４】
一般に，リセット期間には，全てのセルに対して初期化を行わなければならないので，リセット期間に高い電圧が印加される。このような高い電圧により，リセット期間には全てのセルで放電が起こるが，０階調の画面を表現する場合にもリセット放電が起こるため，画面が曇って見える。したがって，このような現象を減らすため，リセット期間に微弱な放電で初期化する方法が提案された。ところが，微弱な放電で初期化する場合においても，全てのサブフィールドのリセット期間に常に微弱な放電があるので，画面が曇って見える現象が存在する。
【０００５】
かかる現象を防止するため，１フィールドのうち，一つのサブフィールドでだけリセット波形を印加する方法がクラタ（Ｋｕｒａｔａ）などにより開示された（例えば，特許文献１参照）。この特許文献１は，１フィールドの一番目サブフィールドでのみ全てのセルを初期化する波形を印加し，残りのサブフィールドでは直前サブフィールドで維持放電が起こったセルに対してだけ初期化を行う波形を印加する。こうすると，全画面が０階調であるときは，一番目サブフィールドのリセット期間にのみ微弱な放電が起こるので，画面が曇って見える現象を除去することができる。
【０００６】
【特許文献１】米国特許第６，２９４，８７５号明細書
【特許文献２】米国登録特許第５，７４５，０８６号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら上記従来の方法である特許文献１においては，直前サブフィールドで維持放電が起こったセルに対してだけ初期化を行うため，走査電極に高電圧が印加され，維持放電が終了した後，維持電極を一定電圧でバイアスし，走査電極の電圧をランプ状に低下させる。ところで，走査電極に高電圧が印加されて維持放電が起こると，走査電極に（−）壁電荷が形成され，維持電極に（＋）壁電荷が形成されるため，走査電極に対する維持電極の壁電圧が高い状態で終了する。したがって，走査電極の電圧が低下しているうち，走査電極と維持電極との間で放電が先に起こり，次いで走査電極とアドレス電極との間で放電が起こる。すると，走査電極と維持電極との間の放電が主に起こるため，走査電極とアドレス電極との間では放電が適切に起こらない。その結果，セルによって，走査電極とアドレス電極との間の壁電荷状態が均一でないことがある。この際，所望の状態に比べ，走査電極とアドレス電極との間で壁電荷が少なく形成されたセルにおいては，アドレス期間に選択されるセルでアドレス放電が弱く起こり，壁電荷が少なく形成され，維持期間で維持放電が弱く起こる低放電現象が現れることがある。また，所望の状態に比べ，走査電極とアドレス電極との間で壁電荷が多く形成されたセルにおいては，アドレス期間に選択されないセルでアドレス放電が起こるため，維持期間で維持放電が起こる誤放電現象が現れることがあるという問題があった。
【０００８】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，補助リセット期間において，アドレス電極と走査電極間で主に放電を引き起こして走査電極とアドレス電極との間の壁電荷状態が均一に保ち，低放電現象や誤放電現象を防止する新規改良されたプラズマディスプレイパネルの駆動方法及びプラズマディスプレイパネルを提供することにある。
【課題を解決するための手段】
【０００９】
上記課題を解決するために，本発明のある観点によれば，複数の第１電極と，複数の第２電極と，上記第１電極及び上記第２電極と交差する方向に形成される複数の第３電極と，を含み，上記第１電極，上記第２電極及び上記第３電極により放電セルが形成されるプラズマディスプレイパネルにおける，１フィールドを複数のサブフィールドに分割して駆動する方法において：上記複数のサブフィールドのうち少なくとも一つのサブフィールドは，直前サブフィールドで維持放電が起こった放電セルに対して初期化を行う補助リセット期間を有し；上記補助リセット期間において，直前サブフィールドの維持放電により上記第１電極及び上記第２電極に形成された壁電荷を消去する第１段階と，上記第３電極と上記第１電極間の壁電圧をアドレス可能な状態に初期化する第２段階と，を含むことを特徴とする，プラズマディスプレイパネルの駆動方法が提供される。
【００１０】
また，上記第２段階は，上記第２電極に第１電圧を印加し，上記第３電極に第２電圧を印加した状態で，上記第１電極の電圧を第３電圧から第４電圧まで漸進的に低下させてもよい。
【００１１】
また，上記第１段階は，上記第２電極に第５電圧を印加した状態で，上記第１電極の電圧を第６電圧から第７電圧まで漸進的に上昇させる段階を含んでもよい。
【００１２】
また，上記直前サブフィールドの維持放電は，上記第２電極に高電圧が印加された状態で終了することを特徴とする，請求項１，２または３のいずれか１項に記載のプラズマディスプレイパネルの駆動方法。
【００１３】
また，上記第７電圧と上記第５電圧の差は，上記第１電圧と上記第４電圧の差以下であってもよい。
【００１４】
また，上記第６電圧は，維持期間に維持放電のために上記第１電極に印加される高電圧より低電圧であってもよい。
【００１５】
また，上記第３電圧は，維持期間に維持放電のために上記第１電極に印加される高電圧より低電圧であってもよい。
【００１６】
また，上記第５電圧は接地電圧であってもよい。
【００１７】
また，上記複数のサブフィールドのうち少なくとも一つのサブフィールドは，実質的に全ての放電セルに対して初期化を行うメインリセット期間を有してもよく，上記第７電圧は，上記メインリセット期間に上記第１電極に印加される最高電圧と同一であってもよく，上記第５電圧は，上記第１電極に上記最高電圧が印加されている間に上記第２電極に印加される電圧より高い電圧であってもよい。
【００１８】
また，上記第１段階は，維持期間に維持放電のために上記第１電極に印加される維持放電パルスの幅より狭い期間の間，第８電圧を有するパルスを上記第１電極に印加する段階を含んでもよい。
【００１９】
また，上記第８電圧は上記維持放電パルスの電圧と同一であってもよく，上記第１電極に上記第８電圧が印加されている間，上記第２電極には，上記第１電極に上記維持放電パルスが印加されている間に上記第２電極に印加される電圧と同一電圧が印加されてもよい。
【００２０】
また，上記第１段階は，維持期間に維持放電のために上記第１電極に印加される維持放電パルスの幅より広い期間の間，上記維持放電パルスの電圧より低い第９電圧を有するパルスを上記第１電極に印加する段階を含んでもよい。
【００２１】
また，上記第１電極に上記第９電圧が印加されている間，上記第２電極には，上記第１電極に上記維持放電パルスが印加されている間に上記第２電極に印加される電圧と同一電圧が印加されてもよい。
【００２２】
上記課題を解決するために，本発明の別の観点によれば，複数の第１電極と，複数の第２電極と，上記第１電極及び上記第２電極と交差する方向に形成される複数の第３電極と，を含み，上記第１電極，上記第２電極及び上記第３電極により放電セルが形成されるプラズマディスプレイパネルにおける，１フィールドを複数のサブフィールドに分割して駆動する方法において：上記複数のサブフィールドのうち少なくとも一つの第１サブフィールドのリセット期間において，上記第１電極の電圧から上記第２電極の電圧を差し引いた値を，第１０電圧から第１１電圧まで漸進的に増加させた後，第１２電圧から第１３電圧まで漸進的に低下させる段階と；上記複数のサブフィールドのうち少なくとも一つの第２サブフィールドのリセット期間において，上記第１電極の電圧から上記第２電極の電圧を差し引いた値を，第１４電圧から上記第１１電圧より低い第１５電圧まで漸進的に上昇させた後，第１６電圧から第１７電圧まで漸進的に低下させる段階と；を含むプラズマディスプレイパネルの駆動方法が提供される。
【００２３】
また，上記第１７電圧は，上記第１３電圧と同一であってもよい。
【００２４】
また，上記第１５電圧の大きさは，上記第１７電圧の絶対値より小さくてもよい。
【００２５】
また，上記第１４電圧は，上記第１０電圧より低くてもよい。
【００２６】
また，上記第１６電圧は，上記第１２電圧より低くてもよい。
【００２７】
また，上記第１サブフィールドのリセット期間において，上記第１電極の電圧から上記第２電極の電圧を差し引いた値が上記第１０電圧から上記第１１電圧まで漸進的に増加する間，実質的に全ての放電セルで放電が起こってもよく，上記第２サブフィールドのリセット期間において，上記第１電極の電圧から上記第２電極の電圧を差し引いた値が上記第１４電圧から上記第１５電圧まで漸進的に増加する間，直前サブフィールドで維持放電が起こった放電セルで放電が起こってもよい。
【００２８】
また，上記第２サブフィールドの直前サブフィールドの維持期間に維持放電のために上記第２電極に上記第１電極より高い電圧が印加された後，上記第２サブフィールドのリセット期間が行われてもよい。
【００２９】
上記課題を解決するために，本発明の別の観点によれば，複数の第１電極と，複数の第２電極と，上記第１電極及び上記第２電極と交差する方向に形成される複数の第３電極と，を含み，上記第１電極，上記第２電極及び上記第３電極により放電セルが形成されるプラズマディスプレイパネルにおける，１フィールドを複数のサブフィールドに分割して駆動する方法において：上記複数のサブフィールドのうち少なくとも一つの第２サブフィールドの直前サブフィールドの維持期間に，維持放電のために上記第２電極に上記第１電極の電圧より第１８電圧だけ高い電圧を第１期間の間に印加する段階と；上記第２サブフィールドのリセット期間に，上記第１電極に上記第２電極より第１９電圧だけ高い電圧を第２期間の間に印加する段階と；上記リセット期間に，上記第１電極の電圧から上記第２電極の電圧を差し引いた値を第２０電圧から第２１電圧まで低下させる段階と；を含み，上記第１８電圧と上記第１９電圧，または上記第１期間と上記第２期間のうち少なくともいずれかが相異なることを特徴とする，プラズマディスプレイパネルの駆動方法が提供される。
【００３０】
また，上記第２期間は，上記第１期間より短くてもよい。
【００３１】
また，上記第１９電圧は，上記第１８電圧と同一であってもよい。
【００３２】
また，上記第２期間は，上記第１期間より長くてもよく，上記第１９電圧は，上記第１８電圧より低くてもよい。
【００３３】
また，上記複数のサブフィールドのうち少なくとも一つの第１サブフィールドのリセット期間において，上記第１電極の電圧を第２２電圧から第２３電圧まで漸進的に上昇させる段階と，上記第１電極の電圧を第２４電圧から第２５電圧まで漸進的に低下させる段階と，をさらに含んでもよい。
【００３４】
上記課題を解決するために，本発明の別の観点によれば，複数の第１電極と，複数の第２電極と，上記第１電極及び上記第２電極と交差する方向に形成される複数の第３電極と，を含み，上記第１電極，上記第２電極及び上記第３電極により放電セルが形成されるプラズマディスプレイパネルにおいて：１フィールドが複数のサブフィールドに分割されて駆動されるように制御する制御部と；少なくとも一つの第１サブフィールドのリセット期間に実質的に全ての放電セルに対して初期化放電を引き起こす第１リセット波形を上記放電セルに印加し，少なくとも一つの第２サブフィールドのリセット期間に直前サブフィールドで維持放電が起こった放電セルに対して初期化放電を引き起こす第２リセット波形を上記放電セルに印加する駆動部と；を含み，上記第２リセット波形は，上記第１電極と上記第２電極間の電圧差，及び上記第１電極と上記第３電極間の電圧差を漸進的に減少させる第１駆動波形と，上記第１駆動波形の印加時に上記第１電極と上記第３電極間の放電が上記第１電極と上記第２電極間の放電より先に起こるように，上記放電セルの壁電圧を設定する第２駆動波形と，を含むことを特徴とするプラズマディスプレイパネルが提供される。
【発明の効果】
【００３５】
本発明によれば，維持期間に形成された走査電極（Ｙ電極）と維持電極（Ｘ電極）の壁電荷を消去し，走査電極（Ｙ電極）に対するアドレス電極（Ａ電極）の壁電圧を高めた後に補助リセットを行うので，補助リセットにおいて，走査電極（Ｙ電極）とアドレス電極（Ａ電極）間で主に放電が起こる。したがって，補助リセット期間においても，全ての走査電極（Ｙ電極）とアドレス電極（Ａ電極）間の壁電荷をアドレス可能な状態に適宜設定することができるプラズマディスプレイパネルの駆動方法及びプラズマディスプレイパネルを提供できるものである。
【発明を実施するための最良の形態】
【００３６】
以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。
【００３７】
本発明の説明において，壁電荷とは，セルの壁（例えば，誘電体層）上で各電極に近く形成される電界のことである。そして，壁電荷は実際に電極自体と接触しないが，ここでは，電極に“形成される”，“蓄積される”又は“積もる”などのように説明する。また，壁電圧とは，壁電荷によりセルの壁に形成される電位差をいう。そして，弱放電とは，アドレス期間でのアドレッシングのための放電及び維持期間での維持放電より微弱な放電を言う。
【００３８】
以下，本発明の一実施形態によるプラズマディスプレイパネルの駆動方法及びプラズマディスプレイパネルについて図面を参照して詳細に説明する。
【００３９】
図１は本発明の一実施形態によるプラズマディスプレイパネルの概略概念図である。
【００４０】
同図に示すように，本発明の一実施形態によるプラズマディスプレイパネルは，プラズマディスプレイパネル１００，制御部２００，アドレス電極駆動部３００，維持電極駆動部４００，及び走査電極駆動部５００を含む。
【００４１】
プラズマディスプレイパネル１００は，列方向に伸びている複数のアドレス電極Ａ１〜Ａｍと，行方向に互いに対をなして伸びている複数の維持電極Ｘ１〜Ｘｎ及び走査電極Ｙ１〜Ｙｎとを含む。維持電極Ｘ１〜Ｘｎは，各走査電極Ｙ１〜Ｙｎに対応して形成することができる。そして，プラズマディスプレイパネル１００は，維持電極Ｘ１〜Ｘｎ及び走査電極Ｙ１〜Ｙｎが配列された基板（図示せず。）と，アドレス電極Ａ１〜Ａｍが配列された基板（図示せず。）とからなる。このように構成される場合，両基板は，走査電極Ｙ１〜Ｙｎとアドレス電極Ａ１〜Ａｍ，そして維持電極Ｘ１〜Ｘｎとアドレス電極Ａ１〜Ａｍがそれぞれ直交するように，放電空間を介在して対向配置できる。この際，アドレス電極Ａ１〜Ａｍと維持電極Ｘ１〜Ｘｎ及び走査電極Ｙ１〜Ｙｎの交差部にある放電空間がセルを形成する。維持電極及び走査電極は誘電体層で覆われており，アドレス電極は絶縁層と色相表現のための蛍光体で覆われている。このようなプラズマディスプレイパネル１００の構造は一例であり，以降に説明する駆動波形が適用できるほかの構造のパネルにも本発明を提供することができる。
【００４２】
なお，本実施形態において第１電極は走査電極に相当し，第２電極は維持電極に相当し，第３電極はアドレス電極に相当する。
【００４３】
制御部２００は，外部から映像信号を受信して，アドレス駆動制御信号，維持電極駆動制御信号及び走査電極駆動制御信号を出力する。また，制御部２００は，１フィールドをそれぞれの加重値を有する複数のサブフィールドに分割して駆動し，オンされるサブフィールドの加重値の組合により諧調を表現する。また，制御部２００は，１サブフィールドをリセット期間，アドレス期間，及び維持期間に分割して駆動する。
【００４４】
リセット期間において，駆動部３００，４００，５００は，アドレス電極Ａ１〜Ａｍ，維持電極Ｘ１〜Ｘｎ及び走査電極Ｙ１〜Ｙｎにリセットのための電圧を印加し，セルをアドレス可能な状態に設定する。そして，本発明の一実施形態において，リセット期間は，大きくはメインリセット期間と補助リセット期間からなる。ここで，メインリセット期間は，全てのセルに対してリセット放電を引き起こし得るリセット期間であり，補助リセット期間は，直前サブフィールドで維持放電があったセルに対してリセット放電を引き起こし得るリセット期間である。
【００４５】
アドレス期間において，走査電極駆動部５００は，走査電極Ｙ１〜Ｙｎが選択される順に（例えば，順次）走査電極Ｙ１〜Ｙｎに選択電圧を印加し，アドレス電極駆動部３００は，制御部２００からアドレス駆動制御信号を受信し，各走査電極に選択電圧が印加される都度，オンされるセルを選択するためのアドレス電圧を各アドレス電極Ａ１〜Ａｍに印加する。すなわち，アドレス期間において，選択電圧が印加された走査電極と，その走査電極に選択電圧が印加されるとき，アドレス電圧が印加されたアドレス電極とにより形成されるセルが，オンされるセルとして選択される。
【００４６】
維持期間において，維持電極駆動部４００と走査電極駆動部５００は，制御部２００から制御信号を受信し，維持電極Ｘ１〜Ｘｎと走査電極Ｙ１〜Ｙｎに維持放電のための電圧を印加する。
【００４７】
つぎに，各サブフィールドにおいて，アドレス電極Ａ１〜Ａｍ，維持電極Ｘ１〜Ｘｎ，及び走査電極Ｙ１〜Ｙｎに印加される駆動波形について，図２ないし図８を参照して詳細に説明する。以降の説明においては，一つのアドレス電極（以下，“Ａ電極”という），維持電極（以下，“Ｘ電極”という），及び走査電極（以下，“Ｙ電極”という）により形成されるセルを基準に説明する。
【００４８】
なお，本実施形態において第１期間は維持放電パルスのパルス幅，第２期間は補助リセット期間の高電圧印加期間，第１リセット波形はメインリセット期間に印加される電圧波形，第２リセット波形は補助リセット期間に印加される電圧波形，第１駆動波形は補助リセット期間における電圧下降している電圧波形，第２駆動波形は補助リセット期間における電圧上昇している電圧波形に相当する。
【００４９】
図２は本発明の第１実施形態によるプラズマディスプレイパネルの駆動波形図，図３ａ〜図３ｄはそれぞれ図２の第１サブフィールドの維持期間に維持放電が起こった場合の壁電荷状態を示す図，図４ａ及び図４ｂはそれぞれ図２の第１サブフィールドの維持期間に維持放電が起こらなかった場合の壁電荷状態を示す図である。図２においては，複数のサブフィールドのなかで二つのサブフィールドのみを示し，便宜上二つのサブフィールドを第１サブフィールドと第２サブフィールドとして示した。
【００５０】
図２に示すように，１サブフィールドは，リセット期間，アドレス期間，及び維持期間からなる。図２においては，第１サブフィールドのリセット期間をメインリセット期間として示し，第２サブフィールドのリセット期間を補助リセット期間として示した。
【００５１】
なお，この第１実施形態において，第１電圧はＶｅ，第２電圧は基準電圧，第３電圧はＶｓ２，第４電圧はＶｎｆ，第５電圧は基準電圧，第６電圧はＶｓ１，第７電圧はＶｓｅｔ１，第１０電圧はＶｓ，第１１電圧はＶｓｅｔ，第１２電圧はＶｓ−Ｖｅ，第１３電圧はＶｎｆ−Ｖｅ，第１４電圧はＶｓ１，第１５電圧はＶｓｅｔ１，第１６電圧はＶｓ２−Ｖｅ，第１７電圧はＶｎｆ−Ｖｅ，第１８電圧はＶｓ，第１９電圧はＶｓｅｔ１，第２０電圧はＶｓ２，第２１電圧はＶｎｆ，第２２電圧はＶｓ，第２３電圧はＶｓｅｔ，第２４電圧はＶｓ，第２５電圧はＶｎｆに相当する。
【００５２】
まず，第１サブフィールドのリセット期間において，Ｙ電極に，Ｖｓ電圧からＶｓｅｔ電圧まで漸進的に増加してからＶｓに低下し，次いでＶｎｆ電圧まで漸進的に低下するメインリセット波形を印加する。
【００５３】
具体的に言えば，Ｘ電極及びＡ電極を基準電圧（図２においては，基準電圧を０Ｖと仮定する）でバイアスした状態で，Ｙ電極の電圧をＶｓ電圧からＶｓｅｔ電圧まで漸進的に上昇させる。図２においては，ランプ形状に上昇するものとして示した。Ｙ電極の電圧が上昇しているうち，Ｙ電極とＸ電極間，かつＹ電極とＡ電極間で弱放電が起こり，Ｙ電極には（−）壁電荷が形成され，Ａ電極及びＸ電極には（＋）壁電荷が形成される。そして，電極の電圧が図２のように漸進的に変化する場合は，セルで弱放電が起こり，外部から印加された電圧とセルの壁電圧の和が放電開始電圧状態を維持するように，壁電荷が形成される。このような原理については，ウェーバ（Ｗｅｂｅｒ）の米国登録特許第５，７４５，０８６号（特許文献２）に開示されている。
【００５４】
次いで，Ａ電極とＸ電極をそれぞれ基準電圧とＶｅ電圧でバイアスした状態で，Ｙ電極の電圧をＶｓ電圧からＶｎｆ電圧まで低下させる。Ｙ電極の電圧が低下しているうち，Ｙ電極とＸ電極間で弱放電が起こり，さらにＹ電極とＡ電極間で弱放電が起こる。すると，Ｙ電極の（−）壁電荷が消去され，Ｘ電極とＡ電極の（＋）壁電荷が消去される。一般に，アドレス期間に選択されないセルが維持期間に誤放電しないように，Ｙ電極とＸ電極間の壁電圧がほぼ０Ｖに近いように，Ｖｅ電圧とＶｎｆ電圧が設定される。すなわち，（Ｖｅ−Ｖｎｆ）電圧がＹ電極とＸ電極間の放電開始電圧（Ｖｆｘｙ）程度に設定される。
【００５５】
つぎに，アドレス期間において，Ｘ電極をＶｅ電圧で維持した状態で，オンされるセルを選択するため，Ｙ電極とＡ電極にそれぞれＶｓｃＬ電圧を有する走査パルス及びＶａ電圧を有するアドレスパルスを印加する。そして，選択されないＹ電極はＶｓｃＬ電圧より高いＶｓｃＨ電圧でバイアスし，オンされないセルのアドレス電極には基準電圧を印加する。この際，ＶｓｃＬ電圧はＶｎｆ電圧と同一であるか又は異なる。
【００５６】
具体的に言えば，まず第１行のＹ電極（図１のＹ１）にＶｓｃＬ電圧の走査パルスを印加するとともに，第１行のうち，表示しようとするセルに位置するＡ電極にＶａ電圧のアドレスパルスを印加する。すると，第１行のＹ電極Ｙ１とＶａ電圧の印加されたＡ電極間で放電が起こり，次いでＹ電極Ｙ１と該走査電極に隣接したＸ電極（図１のＸ１）間で放電が起こる。その結果，Ｙ電極に（＋）壁電荷，Ａ電極及びＸ電極にそれぞれ（−）壁電荷が形成される。
【００５７】
次いで，第２行のＹ電極（図１のＹ２）にＶｓｃＬ電圧の走査パルスを印加するとともに，第２行のうち，表示しようとするセルに位置するＡ電極にＶａ電圧のアドレスパルスを印加する。すると，前述したように，Ｖａ電圧が印加されたＡ電極とＹ電極により形成されるセルでアドレス放電が起こり，前述したように，壁電荷が形成される。同様に，残りの行のＹ電極に対しても，順次ＶｓｃＬ電圧の走査パルスを印加するとともに，表示しようとするセルに位置するＡ電極にＶａ電圧のアドレスパルスを印加して壁電荷を形成する。
【００５８】
アドレス期間において，アドレス放電によりＹ電極に（＋）壁電荷が形成され，Ｘ電極に（−）壁電荷が形成されたので，維持期間には，まずＹ電極にＶｓ電圧を有する維持放電パルスを印加し，Ｘ電極に基準電圧を印加する。この際，Ｖｓ電圧は，アドレス放電によりＹ電極とＸ電極間に形成された壁電圧とともにＹ電極とＸ電極間で放電を引き起こし得る電圧である。すると，アドレス期間に放電が起こったセルにおいては，Ｙ電極とＸ電極間で放電が起こる。そして，図３ａに示すように，維持放電が起こったセルのＹ電極とＸ電極にはそれぞれ（＋）壁電荷と（−）壁電荷が積もり，Ａ電極には（＋）壁電荷が積もる。
【００５９】
つぎに，Ｙ電極に基準電圧を印加し，Ｘ電極にＶｓ電圧の維持放電パルスを印加する。この際，直前維持放電によりＹ電極とＸ電極間に壁電圧が形成されたので，Ｙ電極とＸ電極間で放電が起こる。その結果，図３ｂに示すように，Ｙ電極とＸ電極にはそれぞれ（−）壁電荷と（＋）壁電荷が形成され，Ａ電極には（＋）壁電荷が形成される。
その後，Ｙ電極にＶｓ電圧の維持放電パルスを印加する過程と，Ｘ電極にＶｓ電圧の維持放電パルスを印加する過程を，当該サブフィールドが表示する加重値に対応する回数だけ繰り返す。仮に，従来技術で説明したように，Ｙ電極にＶｓ電圧が印加された状態で，Ｙ電極の電圧が漸進的に低下すると（すなわち，リセット期間が行われると），Ｙ電極に対するＸ電極の壁電圧が高く形成され，かつＹ電極とＸ電極に印加される電圧の差がＹ電極とＡ電極に印加される電圧の差より大きいので，Ｙ電極とＸ電極間で先に放電が起こる。これにより，リセット期間において，Ａ電極とＹ電極間の弱放電よりは，Ｘ電極とＹ電極間の弱放電が主に起こるので，Ａ電極とＹ電極の壁電荷状態が所望状態とならない。
【００６０】
したがって，本発明の第１実施形態においては，第２サブフィールドのリセット期間に，Ｙ電極に，Ｖｓ１電圧からＶｓｅｔ１電圧まで漸進的に上昇した後，Ｖｓ２電圧からＶｎｆ電圧まで漸進的に低下する補助リセット波形を印加する。
【００６１】
具体的に言えば，第１サブフィールドの維持期間に，Ｘ電極にＶｓ電圧が印加されて，セルが図３ｂのような状態となった状態で，Ｘ電極に基準電圧を印加し，Ｙ電極の電圧をＶｓｅｔ１電圧まで漸進的に上昇させる。すると，図３ｂの状態において，Ｙ電極の壁電荷による電位がＸ電極の壁電荷による電位より高いので，Ｘ電極とＹ電極間の壁電圧とＹ電極電圧の和がＸ電極とＹ電極間の放電開始電圧（Ｖｆｘｙ）を超えると，Ｙ電極とＸ電極間で弱放電が起こる。また，Ｙ電極の電圧が上昇しているうち，Ｙ電極とＡ電極間の壁電圧とＹ電極電圧の和がＡ電極とＹ電極間の放電開始電圧（Ｖｆａｙ）を超えると，Ｙ電極とＡ電極間でも弱放電が発生する。
【００６２】
ところで，一般に，Ａ電極とＹ電極間の放電開始電圧（Ｖｆａｙ）がＸ電極とＹ電極間の放電開始電圧より低いので，Ｙ電極電圧がＶｓｅｔ１電圧となったとき，図３ｃのように，Ｙ電極に対するＡ電極壁電圧がＹ電極に対するＸ電極壁電圧より高くなる。この際，Ｙ電極の電圧を基準電圧からＶｓｅｔ１電圧まで上昇させることもできるが，こうするとリセット期間が長くなるので，図２に示すように，Ｖｓ１電圧からＹ電極の電圧を漸進的に上昇させる。そして，図３ｂのような状態で形成された壁電圧とＶｓ１電圧の和がＸ電極とＹ電極間の放電開始電圧（Ｖｆｘｙ）を超えないように，Ｖｓ１電圧を設定する。図３ｂの状態でＶｓ電圧が印加されると，Ｘ電極とＹ電極間で放電が起こるので，Ｖｓ１電圧はＶｓ電圧よりは低く基準電圧より高い電圧に設定する。
【００６３】
次いで，図３ｄに示すようにＸ電極とＡ電極にそれぞれＶｅ電圧と基準電圧を印加した状態で，Ｙ電極の電圧をＶｓ２電圧からＶｎｆ電圧まで漸進的に低下させる。Ｙ電極の電圧をＶｓｅｔ１電圧からＶｎｆ電圧まで漸進的に低下させることができるが，こうすると，リセット期間が長くなるので，放電が開始されない電圧（Ｖｓ２）から低下させることができる。この際，Ｙ電極とＡ電極間の壁電圧がＹ電極とＸ電極間の壁電圧より高く形成されており，かつＹ電極とＡ電極間の放電開始電圧（Ｖｆａｙ）がＹ電極とＸ電極間の放電開始電圧（Ｖｆｘｙ）より低いので，Ｙ電極が漸進的に低下するとき，Ｘ電極にＶｅ電圧が印加されても，Ａ電極とＹ電極間で先に弱放電が起こり得る。したがって，リセット期間にＸ電極とＹ電極間の弱放電よりはＡ電極とＹ電極間の弱放電が主に形成されるので，全てのセルにおいて，Ａ電極とＹ電極間の壁電荷状態を均一に形成することができる。
【００６４】
つぎに，第２サブフィールドにおいても，アドレス期間にアドレス放電によりオンされるセルを選択し，維持期間にアドレス放電が行ったセルに対して維持放電を行う。この際，リセット期間において，全てのセルのＡ電極とＹ電極間の壁電荷状態が類似するように設定されたので，アドレス期間でのアドレス放電が均一に起こり得る。したがって，アドレス放電が弱くなって発生する低放電，又はアドレス放電が起こってはけないセルでアドレス放電が起こることにより生じる維持期間での維持放電につながる誤放電を除去することができる。
【００６５】
後続のサブフィールドにおいても，第２サブフィールドで説明したリセット期間を行うことができる。また，１フィールドを形成する複数のサブフィールドにおいて，第１サブフィールドのようなサブフィールドと第２サブフィールドのようなサブフィールドを混ぜ合わせて使用することもできる。
【００６６】
また，第１サブフィールドで維持放電が起こらなかった場合の壁電荷の状態を図４ａ及び図４ｂに示す。図４ａは維持期間後の壁電荷の状態であり，図４ｂは補助リセット期間において走査電極にＶｓｅｔ１が印加されたときの壁電荷の状態である。図４ａ，図４ｂにおいて壁電荷に差異はなく，維持放電が起こらなかった場合，補助リセット期間で放電が起こらない。
【００６７】
つぎに，本発明の第１実施形態による駆動波形において，Ｖｓｅｔ１電圧の条件について説明する。第２サブフィールドのリセット期間は補助リセット期間であって，直前サブフィールドで維持放電が起こった場合にのみリセット放電が起こる必要がある。すなわち，直前サブフィールドで維持放電が起こらなかった場合にはリセット放電が起こらないように，Ｖｓｅｔ１電圧が設定される。ところが，前述したように，Ｙ電極の電圧がＶｓｅｔ電圧まで上昇すると，全てのセルで放電が起こるので，Ｖｓｅｔ１電圧はＶｓｅｔ電圧より低い電圧に設定される。
【００６８】
そして，直前サブフィールドで維持放電が起こらないとアドレス放電も起こらなかったので，セルは直前サブフィールドのリセット期間に設定された壁電荷状態を維持する。リセット期間の最終状態では，Ｙ電極にＶｎｆ電圧が印加され，Ｘ電極にＶｅ電圧が印加されたので，Ｘ電極に対するＹ電極の壁電圧（Ｖｗｎｆ）は下記の数学式１のようになる。
【００６９】
【数１】
2005331912.tif 000003
【００７０】
ここで，ＶｆｘｙはＸ電極とＹ電極間の放電開始電圧の絶対値である。
【００７１】
このような壁電荷状態を有するセルが第２サブフィールドのリセット期間に放電されないようにするためには，Ｘ電極に対するＹ電極の壁電圧（Ｖｗｎｆ）とＹ電極の電圧を合わせた値が放電開始電圧（Ｖｆｘｙ）を超えないとよい。すなわち，下記の数式２のように，Ｙ電極の最終電圧（Ｖｓｅｔ１）と壁電圧（Ｖｗｎｆ）の和が放電開始電圧より小さいと，リセット期間に放電が起こらない。数式１と数式２をまとめると，Ｖｓｅｔ１電圧は数式３の条件を満足させるとよい。ところが，前述したように，維持期間での誤放電を防止するため，一般に，リセット期間にＸ電極Ｙ電極間の壁電圧をおよそ０Ｖに設定するので，（Ｖｅ−Ｖｎｆ）電圧はだいたい放電開始電圧（Ｖｆｘｙ）と一致する。したがって，第２サブフィールドのリセット期間のＶｓｅｔ１電圧は，数式３のように，Ｘ電極とＹ電極間の放電開始電圧（Ｖｆｘｙ），つまり（Ｖｅ−Ｖｎｆ）電圧より低いとよい。
【００７２】
【数２】
2005331912.tif 000004
【００７３】
【数３】
2005331912.tif 000005
【００７４】
そして，Ｖｓｅｔ１電圧を，Ａ電極とＹ電極間の放電開始電圧（Ｖｆａｙ）以上に，かつＸ電極とＹ電極間の放電開始電圧（Ｖｆｘｙ）を超えない範囲に設定すると，Ｘ電極とＹ電極間には壁電圧が消去され，Ａ電極とＹ電極間にはＡ電極の壁電荷による電位が高まる方向に壁電圧が形成される。このようになると，リセット期間の低下期間に，Ａ電極とＹ電極間の放電がＸ電極とＹ電極間の放電より先に起こり得る。
【００７５】
このように，本発明の第１実施形態においては，Ｙ電極の電圧をＶｓｅｔ１電圧まで漸進的に増加させたが，これとは異なり，図５に示すように，Ｙ電極の電圧をＶｓｅｔ電圧まで上昇させることもできる。図５は本発明の第２実施形態によるプラズマディスプレイパネルの駆動波形図である。
【００７６】
なお，この第２実施形態にかかる第１電圧はＶｅ，第２電圧は基準電圧，第３電圧はＶｓ，第４電圧はＶｎｆ，第５電圧はＶｅ１，第６電圧はＶｓ，第７電圧はＶｓｅｔ，第１０電圧はＶｓ，第１１電圧はＶｓｅｔ，第１２電圧はＶｓ−Ｖｅ，第１３電圧はＶｎｆ−Ｖｅ，第１４電圧はＶｓ−Ｖｅ１，第１５電圧はＶｓｅｔ−Ｖｅ１，第１６電圧はＶｓ−Ｖｅ，第１７電圧はＶｎｆ−Ｖｅ，第１８電圧はＶｓ，第１９電圧はＶｓｅｔ，第２０電圧はＶｓ，第２１電圧はＶｎｆ，第２２電圧はＶｓ１，第２３電圧はＶｓｅｔ，第２４電圧はＶｓ，第２５電圧はＶｎｆに相当する。
【００７７】
図５に示すように，本発明の第２実施形態による駆動波形は，第２サブフィールドのリセット期間，つまり補助リセット期間にＸ電極とＹ電極に印加される電圧を除くと，第１実施形態と同一である。
【００７８】
具体的に言えば，第２サブフィールドのリセット期間（補助リセット期間）でＸ電極の電圧をＶｅ電圧より低いＶｅ１電圧でバイアスした状態で，Ｙ電極の電圧をＶｓｅｔ電圧まで漸進的に上昇させる。この際，Ｖｓｅｔ電圧とＶｅ１電圧の差がＶｓｅｔ１電圧と同一であると，Ｘ電極とＹ電極間の壁電圧は，第１実施形態においてＹ電極の電圧がＶｓｅｔ１電圧まで上昇した場合と同一である。そして，リセット期間を減らすため，Ｙ電極の電圧をＶｓ電圧から上昇させることができる。ところが，Ｙ電極とＡ電極間の電圧差（Ｖｓｅｔ）が第１実施形態での電圧差（Ｖｓｅｔ１）より増加したので，Ｙ電極に対するＡ電極の壁電圧が第１実施形態の場合より高くなる。したがって，第１実施形態に比べ，Ａ電極とＹ電極間の放電をより安定的に引き起こすことができる。
【００７９】
また，第１サブフィールドのメインリセット波形において，上昇開始電圧と下降開始電圧を，図６に示すように，補助リセット波形と同一にすることもできる。図６は本発明の第３実施形態によるプラズマディスプレイパネルの駆動波形図である。
【００８０】
同図に示すように，本発明の第３実施形態による駆動波形は，第１サブフィールドのリセット期間，つまりメインリセット期間での上昇開始電圧（Ｖｓ１）と下降開始電圧（Ｖｓ２）を除くと，第１実施形態と同一である。
【００８１】
なお，この第３実施形態にかかる第１電圧はＶｅ，第２電圧は基準電圧，第３電圧はＶｓ２，第４電圧はＶｎｆ，第５電圧は基準電圧，第６電圧はＶｓ１，第７電圧はＶｓｅｔ１に，第１０電圧はＶｓ１，第１１電圧はＶｓｅｔ，第１２電圧はＶｓ２−Ｖｅ，第１３電圧はＶｎｆ−Ｖｅ，第１４電圧はＶｓ１，第１５電圧はＶｓｅｔ１，第１６電圧はＶｓ２−Ｖｅ，第１７電圧はＶｎｆ−Ｖｅ，第１８電圧はＶｓ，第１９電圧はＶｓｅｔ１，第２０電圧はＶｓ２，第２１電圧はＶｎｆ，第２２電圧はＶｓ１，第２３電圧はＶｓｅｔ，第２４電圧はＶｓ１，第２５電圧はＶｎｆに相当する。
【００８２】
具体的に言えば，第１サブフィールドのリセット期間（メインリセット期間）でＹ電極の電圧をＶｓ１電圧からＶｓｅｔ電圧まで漸進的に上昇させた後，Ｖｓ２電圧からＶｎｆ電圧まで漸進的に低下させる。ここで，Ｖｓ１電圧とＶｓ２電圧は，それぞれ補助リセット期間にＹ電極の電圧が上昇し始める電圧（Ｖｓ１）及びＹ電極の電圧が低下し始める電圧（Ｖｓ２）と同一である。こうすると，メインリセット波形と補助リセット波形を実質的に同一な形態に形成することができる。
【００８３】
以上，本発明の第１ないし第３実施形態においては，補助リセット期間にＹ電極の電圧を漸進的に変化（つまり，上昇）させて壁電荷を消去したが，これとは異なる方式で壁電荷を消去することもできる。以下ではこのような実施形態について図７及び図８を参照して詳細に説明する。
【００８４】
図７及び図８はそれぞれ本発明の第４実施形態及び第５実施形態によるプラズマディスプレイパネルの駆動波形図である。
【００８５】
なお，第４実施形態にかかる第１電圧はＶｅ，第２電圧は基準電圧，第３電圧はＶｓ３，第４電圧はＶｎｆ，第５電圧は基準電圧，第８電圧はＶｓに，第１８電圧はＶｓ，第１９電圧はＶｓ，第２０電圧はＶｓ３，第２１電圧はＶｎｆ，第２２電圧はＶｓ，第２３電圧はＶｓｅｔ，第２４電圧はＶｓ，第２５電圧はＶｎｆに相当する。
【００８６】
また，第５実施形態にかかる第１電圧はＶｅ，第２電圧は基準電圧，第３電圧はＶｓ４，第４電圧はＶｎｆ，第５電圧は基準電圧，第８電圧はＶｓ４，第１８電圧はＶｓ，第１９電圧はＶｓ４，第２０電圧はＶｓ４，第２１電圧はＶｎｆ，第２２電圧はＶｓ，第２３電圧はＶｓｅｔ，第２４電圧はＶｓ，第２５電圧はＶｎｆに相当する。
【００８７】
図７に示すように，本発明の第４実施形態による駆動波形においては，細幅パルスでＸ電極とＹ電極間の壁電荷を消去する。ここで，細幅パルスとは，維持期間に印加される維持放電パルスと実質的に類似した電圧と維持放電パルスより幅の小さいパルスをいう。
【００８８】
具体的に言えば，第１サブフィールドの維持期間において，Ｘ電極にＶｓ電圧が印加され，セルが図３ｂのようになった状態で，Ｘ電極に基準電圧を印加し，Ｙ電極にＶｓ電圧を有する細幅パルスを印加する。すると，Ｙ電極とＸ電極間に形成された壁電圧とＶｓ電圧により，Ｙ電極とＸ電極間で放電が起こり，放電が完了する前にＶｓ電圧が除去される。すると，Ｙ電極とＸ電極に形成された壁電荷が放電に関与した後，逆極性の電荷がＹ電極とＸ電極に積もる前にＶｓ電圧が除去されるので，Ｙ電極とＸ電極に形成された壁電荷を除去することができる。また，Ａ電極に形成された（＋）壁電荷は放電に関与しないので，Ｙ電極に対するＡ電極の壁電圧を高めることができる。ただし，この場合においても，維持放電がなかったセルでは，Ｙ電極とＸ電極間に壁電圧が形成されていないので，細幅パルスにより放電が起こらなくなる。
【００８９】
次いで，Ｙ電極の電圧をＶｎｆ電圧まで漸進的に低下させる。この場合にも，Ｙ電極とＸ電極間の壁電圧が低くなったので，Ｙ電極とＡ電極間で主に放電が起こるようにすることができる。この際，前述したものと同様に，リセット期間の短縮のため，放電が起こらない電圧（Ｖｓ３）までＹ電極の電圧を急激に低下させた後，Ｖｓ３電圧からＶｎｆ電圧まで漸進的に低下させることができる。
【００９０】
つぎに，図８に示すように，本発明の第５実施形態による駆動波形においては，広幅パルスでＸ電極とＹ電極間の壁電荷を消去する。ここで，広幅パルスとは，維持期間に印加される維持放電パルスより低い電圧と維持放電パルスより広い幅を有するパルスをいう。ただし，広幅パルスの電圧は壁電圧とともに放電を引き起こし得る電圧である。
【００９１】
具体的に言えば，第１サブフィールドの維持期間において，Ｘ電極にＶｓ電圧が印加され，セルが図３ｂのようになった状態で，Ｘ電極に基準電圧を印加し，Ｙ電極にＶｓ電圧より低いＶｓ４電圧を有する広幅パルスを印加する。すると，Ｙ電極とＸ電極間に形成された壁電圧とＶｓ電圧により，Ｙ電極とＸ電極間で放電が起こる。この際，放電は，一般の維持放電とは異なり，小規模に起こり，Ｙ電極とＸ電極に形成された壁電荷が放電に関与して消去される。すなわち，Ｙ電極とＸ電極に形成された壁電荷を消去することができる。また，Ａ電極に形成された（＋）壁電荷は放電に関与しないので，Ｙ電極に対するＡ電極の壁電圧を高めることができる。ただし，この場合にあっても，維持放電がなかったセルでは，Ｙ電極とＸ電極間に壁電圧が形成されていないので，広幅パルスにより放電が起こらない。
【００９２】
次いで，Ｙ電極の電圧をＶｎｆ電圧まで漸進的に低下させる。この場合にも，Ｙ電極とＸ電極間の壁電圧が低くなったので，Ｙ電極とＡ電極間で主に放電が起こるようにすることができる。
【００９３】
以上説明したように，本発明の実施形態によると，補助リセットが行われるに先立ち，維持期間にＹ電極とＸ電極に形成された壁電荷を消去して，補助リセットでＹ電極とＡ電極間の放電が先に起こるようにする。特に，壁電荷の消去に際して，Ｙ電極に対するＡ電極の壁電圧を高めると，Ｙ電極とＡ電極間の放電がより安定的に起こり得る。
【００９４】
そして，本発明の実施形態においては，二つのサブフィールドのみを例として説明したが，１フィールドのうちで，一番目サブフィールドを第１サブフィールドのように形成し，残りのサブフィールドを第２サブフィールドのように形成することができる。また，１フィールドのうちで，第１サブフィールドのようなサブフィールドを二つ以上使用することもできる。
【００９５】
そして，図２，図５，図６，図７及び図８には，リセット期間にＹ電極の電圧がランプ状に変更（低下又は上昇）するものと示したが，これとは異なり，曲線状に低下させることもできる。Ｙ電極の電圧を一定の電圧だけ変更した後，Ｙ電極を一定期間フローティングする方式を繰り返することで，Ｙ電極の電圧を漸進的に変更することもできる。以降には，このような形態の波形について図９ａ及び図９ｂを参照して詳細に説明する。
【００９６】
図９ａ及び図９ｂはリセット期間に印加される下降波形の相違した例を示すもので，図９ａは放電が起こらなかった場合を示し，図９ｂは放電が起こった場合を示す。
【００９７】
図９ａに示すように，Ｙ電極に印加される電圧を一定量だけ低下させた後，Ｙ電極に供給される電圧を遮断して，Ｙ電極を一定期間フローティングさせる。そして，Ｙ電極の電圧を一定量だけ低下させ，Ｙ電極を一定期間フローティングさせる動作を所定回数だけ繰り返す。
【００９８】
この動作を繰り返すうち，Ｙ電極とＡ電極（又は，Ｘ電極，以下ではＡ電極のみを例示して説明する）間の電圧差が放電開始電圧以上となると，Ｙ電極とＡ電極間で放電が起こる。そして，Ｙ電極とＡ電極間で放電が開始した後，Ｙ電極がフローティング状態となると，外部電源から流入する電荷がないので，Ｙ電極の電圧が壁電荷の量によって変わることになる。したがって，壁電荷の変化量が直ちに放電空間（セル）の内部電圧を低下させるので，少量の壁電荷変化のみでも放電が消滅される。そして，放電空間内部の電圧が低下する場合には，フローティングされているＹ電極の電圧が，図９ｂに示すように，一定電圧だけ上昇する。
【００９９】
このように，Ｙ電極の電圧低下により放電が起こると，Ｙ電極とＸ電極に形成された壁電荷が減少するとともに放電空間内部の電圧が急激に低下して，放電空間内部に強い放電消滅が発生する。その後，さらにＹ電極の電圧を低下させて放電を引き起こした後，Ｙ電極をフローティングすると，上記と同様に，壁電荷が減少するとともに，放電空間内部に強い放電消滅が起こる。そして，このような動作が所定回数だけ繰り返されると，ランプ状の波形のように，壁電荷を，放電開始電圧を維持しながら，消去することができる。
【０１００】
図９ａ及び図９ｂでは下降波形について説明したが，上昇波形においても，Ｙ電極の電圧を一定電圧だけ上昇させた後，Ｙ電極をフローティングさせる動作を繰り返すこともできる。
【０１０１】
そして，本発明の実施形態においては，Ｙ電極とＸ電極の壁電荷消去のために印加する上昇波形，細幅パルス，又は広幅パルスを補助リセット期間に含めて説明した。ところが，これらパルスは直前サブフィールドの維持期間に維持放電が起こった場合に放電を引き起こすので，直前サブフィールドの維持期間に含めることもできる。
【０１０２】
また，本発明の実施形態においては，Ｙ電極の電圧を漸進的に変更させたが，本発明で説明した電極間の相対的な電圧差を満足させるなら，Ｙ電極，Ｘ電極及びＡ電極に印加される電圧をほかの形態に変更することもできる。
【０１０３】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０１０４】
本発明は，プラズマディスプレイの駆動方法とプラズマディスプレイパネルに適用可能であり，特にリセット期間を有するプラズマディスプレイの駆動方法とプラズマディスプレイパネルに適用可能である。
【図面の簡単な説明】
【０１０５】
【図１】本発明の実施形態によるプラズマディスプレイパネルの概略概念図である。
【図２】本発明の第１実施形態によるプラズマディスプレイパネルの駆動波形図である。
【図３ａ】図２の第１サブフィールドの維持期間に維持放電が起こった場合の壁電荷状態を示す図である。（走査電極にＶｓが印加されている。）
【図３ｂ】図２の第１サブフィールドの維持期間に維持放電が起こった場合の壁電荷状態を示す図である。（維持電極にＶｓが印加されている。）
【図３ｃ】図２の第１サブフィールドの維持期間に維持放電が起こった場合の補助リセット期間開始時における壁電荷状態を示す図である。
【図３ｄ】図２の第１サブフィールドの維持期間に維持放電が起こった場合の補助リセット期間終了時における「壁電荷状態を示す図である。
【図４ａ】図２の第１サブフィールドの維持期間に維持放電が起こらなかった場合の維持期間終了時における壁電荷状態を示す図である。
【図４ｂ】図２の第１サブフィールドの維持期間に維持放電が起こらなかった場合の補助リセット期間における壁電荷状態を示す図である。
【図５】本発明の第２実施形態によるプラズマディスプレイパネルの駆動波形図である。
【図６】本発明の第３実施形態によるプラズマディスプレイパネルの駆動波形図である。
【図７】本発明の第４実施形態によるプラズマディスプレイパネルの駆動波形図である。
【図８】本発明の第５実施形態によるプラズマディスプレイパネルの駆動波形図である。
【図９ａ】放電が起こらない場合に，リセット期間に印加される下降波形の一例を示す説明図である。
【図９ｂ】放電が起こった場合に，リセット期間に印加される下降波形の一例を示す説明図である。
【符号の説明】
【０１０６】
１００    プラズマディスプレイパネル
２００    制御部
３００    アドレス電極駆動部
４００    維持電極駆動部
５００    走査電極駆動部
Ａ１〜Ａｍ    アドレス電極
Ｘ１〜Ｘｎ    維持電極
Ｙ１〜Ｙｎ    走査電極
【図１】
2005331912.tif 000006
【図２】
2005331912.tif 000007
【図３ａ】
2005331912.tif 000008
【図３ｂ】
2005331912.tif 000009
【図３ｃ】
2005331912.tif 000010
【図３ｄ】
2005331912.tif 000011
【図４ａ】
2005331912.tif 000012
【図４ｂ】
2005331912.tif 000013
【図５】
2005331912.tif 000014
【図６】
2005331912.tif 000015
【図７】
2005331912.tif 000016
【図８】
2005331912.tif 000017
【図９ａ】
2005331912.tif 000018
【図９ｂ】
2005331912.tif 000019