(57)【要約】    【課題】  トランジェント時におけるスイッチング素子のサージ電圧を抑制し、定常動作時でもスイッチング電源装置の効率に影響を及ぼさないようにする。    【解決手段】  従来のスイッチング電源装置に、出力電流を検出する電流検出手段としてのカレントトランス22と、トランジェント対策回路23とを追加した回路構成となっている。トランジェント対策回路23は、カレントトランス22の二次巻線22ｂの両端に発生する検出電圧と所定の基準電圧とを比較することにより、定常動作時と出力短絡時を判断する判断手段としてのコンパレータ28、コンパレータ28の出力により前記スイッチング素子４をオフ動作させるドライブ電流を増減するためのトランジスタ32及び抵抗33などにより構成される。【選択図】  図１
2005130668.tif 000002
【特許請求の範囲】
【請求項１】
インダクタンス素子とスイッチング素子との直列回路を有するとともに、前記直列回路が入力電源に接続される構成を有し、前記スイッチング素子をオン・オフ動作させることにより出力電圧を取り出すスイッチング電源装置において、出力電流を検出する電流検出手段と、前記電流検出手段の検出出力に基づき、前記出力電流が増加するほど前記スイッチング素子に供給するパルス駆動信号の立ち下がり時間を長くするサージ電圧抑制手段とを備えたことを特徴とするスイッチング電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、過渡的な出力短絡等によるトランジェント時に発生するスイッチング素子の端子間電圧の急激な上昇を抑制するスイッチング電源装置に関する。
【背景技術】
【０００２】
従来のスイッチング電源装置としては、特許文献１に開示されるようなフォワード方式のものが広く知られている。図５に一般的なフォワード方式のスイッチング電源装置の回路構成を示す。
【０００３】
１はスイッチング電源装置に入力電圧Ｖｉを入力する直流電源であり、この直流電源１の両端間にはトランス３の一次巻線３ａと、例えばＭＯＳ型ＦＥＴからなるスイッチング素子４との直列回路が接続される。２はトランス３のリーケージ（漏れ）インダクタンスであり、これは等価的に一次巻線３ａと直列に接続される。５はスイッチング素子４のゲートにパルス駆動信号を供給するドライブ回路５であり、またスイッチング素子４のソース−ドレイン間には抵抗６とコンデンサ７の直列回路から成るスナバー回路８が接続される。９は入力電圧Ｖｉの脈流を除去するためのコンデンサであり、直流電源１に並列接続される。
【０００４】
10はトランス３の二次巻線３ｂに接続される整流平滑回路であり、これは周知のように整流ダイオード11とフライホイールダイオード12、及びチョークコイル13と平滑コンデンサ14とにより構成され、該二次巻線３ｂに誘起された誘起電圧を整流平滑するものである。平滑コンデンサ14の両端間には、負荷15に出力電圧Ｖｏを供給するための一対の出力端子16，17が設けられている。
【０００５】
ドライブ回路５の入力端子ICoutには出力電圧Ｖｏを安定化させるための帰還回路として、出力電圧Ｖｏの変動に応じてスイッチング素子４に供給するパルス駆動信号のパルス導通幅を可変制御するパルス幅制御回路(図示せず)が接続される。また、ドライブ回路５の詳細は図６に示すように、コレクタに動作電圧Ｖccが供給されるＮＰＮ型トランジスタ18と、コレクタが接地されるＰＮＰ型トランジスタ20の各ベースに前記入力端子ICoutを共通に接続し、トランジスタ18，20の各エミッタを、それぞれ抵抗19，21を介してスイッチング素子４のゲートに接続して構成される。
【０００６】
そして、前記パルス幅制御回路から入力端子ICoutにパルスオン信号が入力されると、トランジスタ18がターンオンする一方でトランジスタ20はターンオフし、動作電圧Ｖccがトランジスタ18および抵抗19を介してスイッチング素子４のゲートに印加されることによりスイッチング素子４がターンオンする。一方、入力端子ICoutにパルスオフ信号が入力されると、今度はトランジスタ20がターンオンする一方でトランジスタ18はターンオフし、抵抗21およびトランジスタ20を介してスイッチング素子４のゲートが接地されることによりスイッチング素子４がターンオフする。このようにしてスイッチング素子４をスイッチングすることにより、直流電源１から直流入力電圧Ｖｉが、トランス３の一次巻線３ａに断続的に印加される。そして、トランス３の二次巻線３ｂに誘起された電圧は、整流平滑回路10を構成する整流ダイオード11とフライホイールダイオード12で整流された後、チョークコイル13と平滑コンデンサ14とにより平滑され、出力端子16，17間に直流出力電圧Ｖｏとして出力される。
【特許文献１】特開平０５−０４９２４８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上記のような従来のスイッチング電源装置は、出力端子16，17間の負荷15を過渡的に短絡した場合において、スイッチング素子４のターンオフ時にリーケージインダクタンス２に蓄えられたエネルギーが短時間に放出されるため、スイッチング素子４のドレイン−ソース間電圧Ｖdsが急激に上昇してしまうという問題がある。
【０００８】
これを示したものが図７であるが、同図において35は整流平滑回路10からの出力電流波形、36はスイッチング素子４のドレイン電流Ｉｄ波形、37はスイッチング素子４のソース−ドレイン間電圧Ｖds波形を示している。また、出力電流波形35が急峻な立ち上がりを示している箇所が図７に示す出力短絡点38であり、出力短絡点38を拡大したものが図８である。図８のドレイン−ソース間電圧Ｖds波形37に着目すると、出力短絡点38における出力電流の急激な増加に伴い、スイッチング素子４のソース−ドレイン間電圧Ｖds波形37の立ち上がり時に大きなサージ電圧が発生しているのがわかる。このように出力短絡時においてスイッチング素子４がターンオフすると、前記ドレイン−ソース間電圧Ｖdsはかなりの高電圧となるため、スイッチング素子４が破壊される虞がある。
【０００９】
次に、スイッチング素子４のソース−ドレイン間に発生するサージ電圧の発生原理を説明する。スイッチング素子４がターンオフする瞬間、リーケージインダクタンス２に流れるインダクタンス電流ＩＬは急激に減少することになる。この時、リーケージインダクタンス２に蓄えられたエネルギーが放出され、リーケージインダクタンス２に逆起電力ＶＬが発生する。逆起電力ＶＬは前記インダクタンス電流ＩＬを増加させる向きに発生するため、入力電圧Ｖｉに該逆起電力ＶＬが重畳され、スイッチング素子４のドレインに印加される。前記逆起電力ＶＬは、周知なように前記インダクタンス電流ＩＬの微小時間ｄｔにおける電流変化率ｄＩＬ／ｄｔに比例した大きさで発生する。したがって過渡的に出力が短絡すると、前記インダクタンス電流ＩＬが増加し、スイッチング素子２がターンオフする時の電流変化率ｄＩＬ／ｄｔが大きくなるため、スイッチング素子４のソース−ドレイン間にサージ電圧が発生する。
【００１０】
上記問題を解決するため、一般にスイッチング素子４のターンオフスピードを常時遅くすることで、リーケージインダクタンス２に蓄えられたエネルギーを徐々に放出する方法が知られている。これは、電流変化率ｄＩＬ／ｄｔを小さくすることで逆起電力ＶＬが小さくなり、スイッチング素子４のドレイン−ソース間電圧Ｖdsの急激な上昇を防ぐというものである。
【００１１】
また、従来例で示すようにスナバー回路８を用いてリーケージインダクタンス２のエネルギーを吸収させる方法がある。
【００１２】
しかし、上記問題を解決するための従来の方法では、スイッチング素子４のターンオフ時における立ち下がり時間が延びてスイッチング損失が増大し、これが出力短絡時以外の定常動作時にも影響を及ぼすため、スイッチング電源装置の効率を低下させてしまう問題がある。また、スナバー回路８はスイッチング素子のターンオン時においてコンデンサ７に蓄積されたエネルギーを放出するため、これも電力損失が発生し、効率を低下させてしまう問題がある。
【００１３】
そこで本発明は上記問題点に鑑み、過渡的に出力を短絡した場合であってもスイッチング素子のサージ電圧を抑制することができ、定常動作時でも効率に影響を及ぼさないスイッチング電源装置を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明は、インダクタンス素子とスイッチング素子との直列回路を有するとともに、前記直列回路が入力電源に接続される構成を有し、前記スイッチング素子をオン・オフ動作させることにより出力電圧を取り出すスイッチング電源装置において、出力電流を検出する電流検出手段と、前記電流検出手段の検出出力に基づき、前記出力電流が増加するほど前記スイッチング素子に供給するパルス駆動信号の立ち下がり時間を長くするサージ電圧抑制手段とを備えたものである。
【００１５】
上記構成によれば、定常動作時には前記スイッチング素子に供給するパルス駆動信号の立ち下がり時間が比較的短く設定されるため、このスイッチング素子のターンオフ時における損失が減少し、スイッチング電源装置の効率を損なうという懸念を払拭できる。
【００１６】
一方、トランジェント時（過渡的な出力短絡時）には前記スイッチング素子に供給するパルス駆動信号の立ち下がり時間が延びて、該スイッチング素子のターンオフ時におけるインダクタンス素子に流れる電流変化が緩くなり、インダクタンス素子に蓄えられたエネルギーが徐々に放出されることとなる。ゆえに、該スイッチング素子に印加されるサージ電圧を抑制することができる。
【発明の効果】
【００１７】
本発明は、以上説明したようなものであるから、以下に記載されるような効果を奏する。
【００１８】
本発明によれば、過渡的に出力を短絡した場合であってもスイッチング素子のサージ電圧を効果的に抑制することができ、定常動作時でも効率に影響を及ぼさないスイッチング電源装置を提供することが可能になる。
【発明を実施するための最良の形態】
【００１９】
以下、添付図面を参照しながら、本発明におけるスイッチング電源装置の好ましい実施例を説明する。なお、従来例と同一箇所には同一符号を付し、共通する部分の説明は重複するため極力省略する。
【００２０】
図１は、本実施例におけるスイッチング電源装置の回路構成を示したものである。本実施例では、図５で示した従来のスイッチング電源装置に、負荷15を流れる出力電流を検出する電流検出手段としてのカレントトランス22と、このカレントトランス22からの検出出力に基づき、出力電流が増加するに従ってスイッチング素子４のゲートに供給するパルス駆動信号の立ち下がり時間を長くし、逆に出力電流が減少するに従ってパルス駆動信号の立ち下がり時間を短くするトランジェント対策回路23とを追加した回路構成となっている。ここで、スイッチング素子４のソース−ドレイン間には抵抗６とコンデンサ７の直列回路から成るスナバー回路８が並列に接続されているが、本実施例では、スイッチング素子４のソース−ドレイン間に発生するサージ電圧が抑制されているため、従来例のスナバー回路に比べてコンデンサ７の容量を小さくすることができる。もちろん、スイッチング素子４のソース−ドレイン間の耐圧が高い場合は、該スナバー回路８を除去してもよい。
【００２１】
図２は図１のドライブ回路５とトランジェント対策回路23を具体的に示した回路図であり、ドライブ回路５の入力端子ICoutには従来例と同様に出力電圧Ｖｏを安定化させるための帰還回路として、出力電圧Ｖｏの変動に応じてスイッチング素子４のパルス導通幅を可変制御するパルス幅制御回路(図示せず)が接続される。
【００２２】
カレントトランス22は所定の巻数比を有する一次巻線22ａと二次巻線22ｂとを備え、一次巻線22ａは直流電源１の一端（プラス側端子）からトランス３の一次巻線３ａに至る入力電圧ラインに挿入接続される一方で、二次巻線22ｂの両端間には、該二次巻線22ｂを流れる電流（検出出力）を電圧に変換する抵抗24が接続される。より詳細には、カレントトランス22の一次巻線22ａの非ドット側端子が直流電源１のプラス端子側になるように接続され、一次巻線22ａのドット側端子がトランス３の一次巻線３ａのドット側端子側になるように接続される。また、カレントトランス22の二次巻線22ｂのドット側端子は接地され、抵抗24が二次巻線22ｂに並列に接続される。
【００２３】
一方、トランジェント対策回路23は、カレントトランス22の二次巻線22ｂから抵抗24を介して発生する検出出力の電圧レベルと、所定の基準電圧とを比較することにより、定常動作時であるか出力短絡時であるかを判断する判断手段としてのコンパレータ28と、コンパレータ28の出力により前記スイッチング素子４をオフ動作させるときのドライブ電流を増減するためのトランジスタ32及び抵抗33などにより構成される。
【００２４】
ここで、トランジェント対策回路23の構成をより詳細に説明すると、前記抵抗24の両端間には整流ダイオード25と平滑用のコンデンサ30との直列回路からなるピーク整流回路が接続され、コンデンサ30の両端間には分圧用の抵抗26，27が接続される。また、抵抗26，27の接続点はコンパレータ28の反転入力端子に接続され、コンパレータ28の非反転入力端子は所定の基準電位をもつ直流電源29に接続される。コンパレータ28の出力端子はプルアップ抵抗31により第２の動作電圧Ｖcc２にプルアップされ、トランジスタ32のベースに接続される。また、トランジスタ32のコレクタは抵抗33を介してスイッチング素子４のゲートに接続されるとともに、トランジスタ32のエミッタは前記トランジスタ20のコレクタに接続され、トランジスタ32がオンしたときには、ターンオフ時におけるスイッチング素子４のゲート抵抗値が抵抗21，33の並列合成抵抗値となり、トランジスタ32がオフしたときには、ターンオフ時におけるスイッチング素子４のゲート抵抗値が抵抗21単独の抵抗値となるように構成される。このとき、ドライブ回路５を構成する抵抗21の抵抗値Ｒａは、抵抗33の抵抗値Ｒｂよりも十分に大きい値としておく。
【００２５】
なお、ここでのドライブ回路５は、抵抗21の抵抗値Ｒａが抵抗33の抵抗値Ｒｂを考慮して設定される以外は、従来例と同一の構成を有するが、トランジェント対策回路23に第２の動作電圧Ｖcc２を使用している関係で、トランジスタ18のコレクタに供給する動作電圧を、便宜上第１の動作電圧Ｖcc１としている。第１の動作電圧Ｖcc１と第２の動作電圧Ｖcc２は同じ値でもよいし、異なる値であってもよい。
【００２６】
次に、上記構成についてその作用を説明する。ドライブ回路５からスイッチング素子４のゲートに与えられるパルス駆動信号によって、トランス３の一次巻線３ａに直流入力電圧Ｖｉが断続的に印加され、これによりトランス３の二次巻線３ｂに誘起した電圧が整流平滑回路10により整流平滑されて、出力端子16，17間につながれた負荷15に直流出力電圧Ｖｏが供給される。また、図示しないパルス幅制御回路は、出力電圧Ｖｏの変動に応じたパルス導通幅を有する制御信号をドライブ回路５の入力端子ICoutに供給し、この制御信号を受けたドライブ回路５がスイッチング素子４のゲートにパルス駆動信号を供給することで、出力電圧Ｖｏの安定化が図られる。以上の点は、従来の回路例で説明したとおりである。
【００２７】
上記一連の動作において、スイッチング素子４のオン期間中にはカレントトランス22の一次巻線22ａに出力電流に比例した一次電流が流れるため、カレントトランス22の二次巻線22ｂに該一次電流の検出出力が流れ、この検出出力に見合う電圧が抵抗24の両端間に発生する。抵抗24の両端間に発生する電圧は、整流ダイオード25でピーク整流された後に平滑コンデンサ30により平滑されると共に、平滑コンデンサ30の両端間電圧が抵抗26，27により分圧され、この分圧した電圧がコンパレータ28に入力される。そして、抵抗26，27により分圧された電圧はコンパレータ28により直流電源29の所定の基準電圧と比較される。ここで前記基準電圧は、定常動作時においては分圧された電圧が基準電圧より低く、トランジェント時においては分圧された電圧が基準電圧より高くなるような値に設定されている。
【００２８】
前記分圧された電圧は、定常動作時には前記直流電源29の基準電圧より低いため、コンパレータ28から出力される判別出力としての判別電圧は正電圧となり、該判別電圧とプルアップ抵抗31によりトランジスタ32はターンオンして、トランジスタ32のコレクタ−エミッタ間が導通する。このときスイッチング素子４のゲート抵抗は、抵抗21の抵抗値Ｒａと抵抗33の抵抗値Ｒｂの合成抵抗となるため、スイッチング素子４をオフ動作させるドライブ電流が増加する。これにより、スイッチング素子４に供給するパルス駆動信号の立ち下がり時間が短くなり、スイッチング素子４がターンオフするスピードを速めることができるので、スイッチング素子４のターンオフ損失が減少し、定常動作時においてスイッチング電源装置の効率低下を回避することが可能となる。
【００２９】
一方、出力短絡時すなわちトランジェント時には、スイッチング電源装置の一次電流が増加するため、カレントトランス22の二次巻線22ｂを介して抵抗24の両端間に発生する前記電圧も増加する。ゆえに、前記抵抗26，27で分圧された電圧は直流電源29の基準電圧より高くなるためコンパレータ28の判別電圧が反転し、トランジスタ32はターンオフする。このときスイッチング素子４のゲート抵抗は抵抗21の抵抗値Ｒａのみとなるため、スイッチング素子４をオフ動作させるドライブ電流が減少し、スイッチング素子４に供給するパルス駆動信号の立ち下がり時間が長くなって、スイッチング素子４がターンオフするスピードを遅くすることができる。したがって、リーケージインダクタンス２の前記電流変化率ｄＩＬ／ｄｔを小さくすることができるため、トランジェント時に発生するスイッチング素子４のドレイン−ソース間のサージ電圧を抑制することが可能となる。このように、抵抗21の抵抗値Ｒａを抵抗33の抵抗値Ｒｂよりも十分に大きい値に設定することにより、出力短絡時にのみスイッチング素子４がターンオフするスピードを定常動作時よりも遅くすることが可能である。
【００３０】
また、図３は図７と同様に本実施例の出力短絡時における各部の電流・電圧波形であり、図４は図８と同様に本実施例の出力短絡点38の拡大波形である。図３及び図４の各波形図からも明らかなように、出力短絡点38におけるドレイン−ソース間電圧波形37の立ち上がり時に発生していたサージ電圧が、図７及び図８における従来例の波形図と比較して大幅に抑制されており、本実施例の効果が十分に発揮されているのがわかる。
【００３１】
以上のように、本実施例では、リーケージインダクタンス２を有するインダクタンス素子としてのトランス３の一次巻線３ａと、スイッチング素子４との直列回路を有するとともに、前記直列回路が入力電源１に接続される構成を有し、スイッチング素子４をオン・オフ動作させることにより、出力端子16，17より出力電圧Ｖｏを取り出すスイッチング電源装置において、トランス３の一次側を流れる一次電流ひいては出力電流を検出する電流検出手段としてのカレントトランス22と、カレントトランス22の検出出力に基づき、出力電流が増加するほどスイッチング素子４に供給するパルス駆動信号の立ち下がり時間を長くするサージ電圧抑制手段としてのトランジェント対策回路23とを備えている。
【００３２】
このようにすると、定常動作時にはスイッチング素子４に供給するパルス駆動信号の立ち下がり時間が比較的短く設定され、スイッチング素子４のターンオフスピードを速めることができるため、このスイッチング素子４のターンオフ時における損失が減少し、スイッチング電源装置の効率を損なうという懸念を払拭できる。
【００３３】
一方、トランジェント時（過渡的な出力短絡時）には前記スイッチング素子に供給するパルス駆動信号の立ち下がり時間が延びて、スイッチング素子４のターンオフスピードを遅くすることができる。これにより、スイッチング素子４のターンオフ時におけるトランス３のリーケージインダクタンス２および一次巻線３ａに流れる電流変化が緩くなり、これらのリーケージインダクタンス２や一次巻線３ａに蓄えられたエネルギーが徐々に放出されることとなる。ゆえに、該スイッチング素子４に印加されるサージ電圧を抑制することができる。
【００３４】
こうして、トランジェント時に発生するスイッチング素子４のサージ電圧を抑制することができ、定常動作時でもその効率に影響を及ぼさないスイッチング電源装置を提供することが可能になる。
【００３５】
また本実施例のトランジェント対策回路23は、カレントトランス23の検出出力が出力短絡状態であるか否かを判別する閾値（直流電源29の基準電位）に達するまでは、スイッチング素子４に供給するパルス駆動信号の立ち下がり時間を第１の値に設定し、カレントトランス23の検出出力が前記閾値を越えたら、スイッチング素子４に供給するパルス駆動信号の立ち下がり時間を、第１の値よりも長い第２の値に設定している。
【００３６】
こうすれば、出力が短絡状態にならない限り、スイッチング素子４に供給するパルス駆動信号の立ち下がり時間を第１の値に設定して、負荷15の状況に係らずスイッチング素子４のターンオフ時における損失を低減することができ、出力が短絡状態になったときにだけ、スイッチング素子４に供給するパルス駆動信号の立ち下がり時間を、第１の値よりも長い第２の値に設定して、スイッチング素子４のドレイン−ソース間に発生するサージ電圧を効果的に抑制できる。
【００３７】
なお、本発明は、上記実施例に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。スイッチング素子４はＭＯＳ型ＦＥＴに限らず、バイポーラトランジスタなどでもよく、比較手段としてのコンパレータ28はシャントレギュレータなどを用いてもよい。また、電流検出手段としてのカレントトランス22はスイッチング電源装置の一次側に限らず、二次側に設けてもよい。さらに、電流検出手段はカレントトランス22の他に、抵抗を用いても良い。この場合、前記抵抗の両端には一次側電流の変化に比例した電圧が発生することとなるため、前記第１実施例と同様に一次側の電流変化を検出することが可能となる。電流検出手段に抵抗を用いた場合はカレントトランスを用いた場合よりも回路が簡単化するため、部品点数が少なく、コストが安くなる利点がある。
【００３８】
なお、上記実施例は、フォワード型コンバータを例にして説明したが、フライバック型やハーフブリッジ型などのトランスを有する各種タイプのコンバータにも本発明を適用できる。さらに、例えば昇圧型チョッパ方式などのように、トランスを有しない非絶縁型のスイッチング電源装置であっても、インダクタンス素子とスイッチング素子との直列回路を入力電源に接続したものであれば、同様に適用できる。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１実施例におけるスイッチング電源装置の全体構成を示す回路図である。
【図２】同上、ドライブ回路やトランジェント対策回路の構成をより詳細に示したスイッチング電源装置の回路図である。
【図３】同上、出力短絡時における出力電流と、スイッチング素子のドレイン電流と、スイッチング素子のドレイン−ソース間電圧とをそれぞれ示す波形図である。
【図４】図３における出力短絡点の拡大波形図である。
【図５】従来例におけるスイッチング電源装置の全体構成を示す回路図である。
【図６】同上、ドライブ回路の構成をより詳細に示したスイッチング電源装置の回路図である。
【図７】同上、出力短絡時における出力電流と、スイッチング素子のドレイン電流と、スイッチング素子のドレイン−ソース間電圧とをそれぞれ示す波形図である。
【図８】図７における出力短絡点の拡大波形図である。
【符号の説明】
【００４０】
１  直流電源
３  トランス（インダクタンス素子）
４  スイッチング素子
20  カレントトランス（電流検出手段）
23  トランジェント対策回路（サージ電圧抑制手段）
【図１】
2005130668.tif 000003
【図２】
2005130668.tif 000004
【図３】
2005130668.tif 000005
【図４】
2005130668.tif 000006
【図５】
2005130668.tif 000007
【図６】
2005130668.tif 000008
【図７】
2005130668.tif 000009
【図８】
2005130668.tif 000010