(57)【要約】【課題】同一サイズの基板にコンデンサ素子をより多く実装可能とする。【解決手段】本発明の半導体装置は、基板１０と、基板１０の表面１１に面実装された半導体素子３０と、基板１０の裏面に形成された収容部１６内に縦向きに収容され、長手方向一端側が収容部１６内に収まり、他端側が収容部１６から突出しているコンデンサ素子５とを有し、コンデンサ素子５の長手方向一方の側面２ａに形成されている外部電極が収容部１６内において基板１０のGND層１３に直接接続され、長手方向他方の側面２ｂに形成されている外部電極が接続カバー５０を介してビアプラグ１７に接続され、ビアプラグ１７が電源層１４に接続されている。【選択図】図１
2005228880.tif 000002
【特許請求の範囲】
【請求項１】
基板と、
前記基板の表面に実装された半導体素子と、
前記基板の裏面に形成された収容部内に縦向きに収容され、長手方向一端側が前記収容部内に収まり、他端側が前記収容部から突出しているコンデンサ素子とを有し、
前記コンデンサ素子の長手方向一端側に設けられている電極が前記収容部内において前記基板の内部配線層に直接接続され、
前記コンデンサ素子の長手方向他端側に設けられている電極が接続用導体を介してビアプラグに接続され、
前記ビアプラグが前記内部配線層とは異なる内部配線層に接続されている半導体装置。
【請求項２】
収容部が２以上形成され、各収容部内にコンデンサ素子が収容されている請求項１記載の半導体装置。
【請求項３】
１つの収容部内に２つ以上のコンデンサ素子が収容されている請求項１又は請求項２記載の半導体装置。
【請求項４】
２以上のコンデンサ素子の電極が共通の接続用導体に接続されている請求項１〜請求項３のいずれかに記載の半導体装置。
【請求項５】
コンデンサ素子の一方の電極がGNDラインを構成する内部配線層に接続され、他方の電極が電源ラインを構成する内部配線層に接続されている請求項１〜請求項４のいずれかに記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板に半導体素子とコンデンサとが実装された半導体装置に関するものである。
【背景技術】
【０００２】
基板にチップ化された半導体とコンデンサとが実装された半導体装置が広く知られている。基板にコンデンサチップを実装する場合、コンデンサチップを基板表面に面実装する場合と、基板内に埋め込む場合とがある。後者の一例として、特許文献１には、多層セラミックス基板の底面に設けられた複数の凹部内にコンデンサチップが収容されている集積回路装置が記載されている。また、特許文献２には、シート状の固体電解コンデンサが回路基板の内部に埋め込まれた回路モジュールが記載されている。さらに、特許文献３には、電気絶縁性配線基板に１つ以上のチップ部品が内蔵され、そのチップ部品の外部接続電極が基板に形成された配線パターンに電気的に接続されているチップ部品内蔵配線基板が記載されている。
【特許文献１】特開平６−３０２７０９号公報
【特許文献２】特開２００３−４５７６２号公報
【特許文献２】特開２００２−７６６３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
近年の技術開発の進展に伴って、半導体素子（例えば、LSI）の高速化、多ピン化及び大電流化が加速している。かかる状況の下、半導体素子の周囲により多くのコンデンサ素子を配置して電源ノイズ耐性を向上させる必要性が高まっているが、一方で基板サイズの小型化の要求もあり、単に基板サイズを拡大してコンデンサ素子の数を増やすことはできない。そこで、同一サイズの基板により多くのコンデンサ素子を実装可能とする技術の開発が望まれている。
【０００４】
従来のコンデンサ素子の大部分は、２以上の誘電体層が積層された多層構造を有し、図３（ａ）に示すように、長さｌ[mm]×幅ｗ[mm]によって求められる上面１ａ及び底面１ｂの面積[mm2]よりも、幅ｗ[mm]×厚みｔ[mm]によって求められる側面２ａ、２ｂの面積[mm2]、及び長さｌ[mm]×厚みｔ[mm]によって求められる側面３ａ、３ｂの面積[mm2]の方が小である略直方体の外形を有する。従って、図３（ｂ）に示すように、側面２ａ又は２ｂ（図３（ｂ）では、側面２ｂ）が実装面４と対向する向き（縦向き）でコンデンサ素子５を配置すれば、同図（ｃ）に示すように、上面１ａ又は下面１ｂ（図３（ｃ）では、下面１ｂ）が実装面４と対向する向き（横向き）で配置する場合に比べて、素子１個当たりの実装面積が小さくて済むことは明らかである。
【０００５】
しかし、図３に示すコンデンサ素子５もそうであるように、一般的なコンデンサ素子の幅ｗ[mm]及び長さｌ[mm]は、厚みｔ[mm]の数倍以上ある。従って、基板上にコンデンサ素子を縦向きに実装すると、コンデンサ素子が基板表面から大きく突出し、パッケージングの際に邪魔になったり、配線が困難になったりするといった不都合が生ずる。このことは、図３（ｂ）と（ｃ）を比較することによって容易に理解できる。
【０００６】
一方、コンデンサ素子の長さｌ[mm]、又は幅ｗ[mm]以上の深さを有する凹部を基板に形成し、その凹部内にコンデンサ素子を縦向きに収容すれば、上記のような問題は回避できる。しかし、一般的な基板の厚み[mm]は、一般的なコンデンサ素子の長さｌ[mm]、又は幅ｗ[mm]に比べて十分に厚いものではない。従って、例えば、基板の裏面側にコンデンサ素子の長さｌ[mm]、又は幅ｗ[mm]以上の深さを有する凹部を形成すると、その凹部の底面は基板の表面に極めて近い位置にまで達することになり、そのような凹部を複数形成すると、基板の物理的強度が不十分になる。また、基板内に形成されている内部配線層の高さと凹部内に収容されたコンデンサ素子の外部電極の高さとが大きくずれ、両者を接続するために特別な配線構造を採用する必要が生ずる。尚、基板の表面側に凹部を形成した場合も同様の問題が生ずることはもちろんである。
【０００７】
本発明の目的は、上記諸問題を解決しつつ、従来の基板と同等の厚みを有する基板にコンデンサ素子を縦向きに実装可能とすることによって、さらなる高密度実装を可能とすることにある。
【課題を解決するための手段】
【０００８】
上記目的を達成する本発明の半導体装置は、基板と、その基板の表面に実装された半導体素子と、同基板の裏面に形成された収容部内に縦向きに収容され、長手方向一端側が収容部内に収まり、他端側が収容部から突出しているコンデンサ素子とを有し、コンデンサ素子の長手方向一端側に設けられている電極が収容部内において基板の内部配線層に直接接続され、長手方向他端側に設けられている電極が接続用導体を介してビアプラグに接続され、ビアプラグが上記内部配線層とは異なる内部配線層に接続されている。
【０００９】
本発明の半導体装置では、上記収容部を２以上形成し、それら収容部内にコンデンサ素子をそれぞれ収容することができる。また、１つの収容部内に２つ以上のコンデンサ素子を収容することもできる。さらには、一部の収容部にはコンデンサ素子を１つずつ収容し、他の収容部には２以上のコンデンサ素子をまとめて収容することもできる。いずれの場合も、２以上のコンデンサ素子の電極をそれぞれ独立した接続用導体を介してビアプラグに接続することも、共通の接続用導体を介してビアプラグに接続することもできる。
【発明の効果】
【００１０】
本発明の半導体装置では、基板にコンデンサ素子が縦向きに配置されているので、コンデンサ素子１個当たりの実装面積が小さくなり、高密度化が実現される。また、基板に形成された収容部内にコンデンサ素子の一部が収まるので、コンデンサ素子を縦向きで配置しても、該コンデンサ素子が基板から大きく飛び出し、パッケージングの邪魔になる等の不都合は発生しない。さらに、収容部の深さがコンデンサ素子の長さよりも浅いので、基板の強度低下等を招くとこがなく、既存の基板を用いて本発明の半導体装置を実現することができる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の半導体装置の実施形態の一例を図１に基づいて説明する。図１は、本例の半導体装置の概略構造を示す断面図である。図１に示すように、本例の半導体装置は、基板１０に半導体素子（LSI）３０及びコンデンサ素子５が実装されている。
【００１２】
基板１０の表面１１には、半導体素子３０に接続される外部配線層１２が形成されている。また、基板１０の内部には、半導体素子３０及びコンデンサ素子５０から電流が流れ込むGNDラインを構成する内部配線層（GND層１３）と、半導体素子３０及びコンデンサ素子５０に電力を供給する電源ラインを構成する内部配線層（電源層１４）とが少なくとも形成されている。さらに、基板１０に裏面１５には、半導体素子３０を収容するための収容部１６が形成されている。この収容部１６は、GND層１３にまで達する矩形断面のザグリであって、収容部１６の底面においてGND層１３の一部が露出している。
【００１３】
半導体素子３０は、基板１０の表面１１に面実装されている。具体的には、半導体素子３０のピン３１が基板１０の表面１１に形成された配線層１２に半田バンプ３２を介して接続されている。
【００１４】
コンデンサ素子５は、図３（ａ）〜（ｃ）に示すコンデンサ素子５と同様のコンデンサ素子であり、厚みｔ[mm]、幅ｗ[mm]、長さｌ[mm]の間には、ｔ＜ｗ＜ｌ、の関係が成立している。また、長手方向両側面２ａ、２ｂには、外部電極（不図示）がそれぞれ形成されている。
【００１５】
再び図１を参照すると、コンデンサ素子５は、長手方向両側面２ａ、２ｂの一方（図１では、側面２ａ）が収容部１６の底面と対向するように縦向きで収容部１６内に収容されている。この結果、コンデンサ素子５の側面２ａに形成されている外部電極は、収容部１６の底面において露出しているGND層１３に接触している。換言すれば、コンデンサ素子５は、誘電体層の積層方向（図中に矢印ｘで示す方向）が基板１０の表面１１及び裏面１５と平行となる向きで収容部１６内に配置され、一方の外部電極がGND層１３に接続されている。尚、GND層１３に接触している外部電極は、半田、熱硬化型導電性接着剤、熱紫外線硬化型導電性接着剤等の任意の固定手段によってGND層１３に固定されている。
【００１６】
ここで、収容部１６の深さｄ[mm]とコンデンサ素子５の長さｌ[mm]との間には、ｄ＜ｌの関係が成立しており、長手方向一方の側面２ａに形成されている外部電極がGND層１３に接触するまで収容部１６内に入れ込まれているコンデンサ素子５の大部分は収容部１６内に納まっているが、長手方向他方の側面２ｂは収容部１６の外（基板１０の裏面１５側）に飛び出している。この結果、長手方向他方の側面２ｂに形成されている外部電極は、収容部１６の外に位置している。そこで、図１に示すように、収容部１６の外に飛び出しているコンデンサ素子５の側面２ｂに接続用導体としての接続カバー５０を被せ、その接続カバー５０の両端を基板１０内の電源層１４に接続されているビアプラグ１７に、基板１０の裏面１５上で接続してある。以上によって、収容部１６内に縦向きで収容されたコンデンサ素子５の一方の外部電極はGND層１３に接続され、他方の外部電極は電源層１４に接続されている。尚、図１には、コンデンサ素子５が１つの場合を図示したが、基板１０に２以上の収容部１６を形成し、各収容部１６内にコンデンサ素子５を収容することもできる。さらには、基板１０の表面１１と裏面１５の双方または一方に追加のコンデンサ素子を面実装することもできる。
【００１７】
これまで説明したように、本例の半導体装置では、基板１０にコンデンサ素子５を縦向きに配置することによって、１つのコンデンサ素子５当たりの実装面積をなるべく小さくして高密度化を実現している。特に、半導体素子３０の直下（真裏）にもコンデンサ素子５を配置して高密度な実装を実現している。また、基板１０に形成した収容部１６内にコンデンサ素子５を収容することによって、縦向きで配置されたコンデンサ素子５が基板１０の裏面１５から大きく飛び出し、パッケージングの邪魔になる等の不都合が発生しないようにしている。また、収容部１６の深さｄ[mm]をコンデンサ素子５の長さｌ[mm]よりも浅くすることによって、コンデンサ素子５の大部分を収容可能でありながら、基板１０の強度低下等の不都合を回避することによって、高強度の基板や肉厚の基板等を新たに製造することなく、従来の基板をそのまま利用可能としてある。かかる観点からは、収容部１６の深さｄ[mm]が、コンデンサ素子５の長さｌ[mm]の２／３以上、より望ましくは、３／４以上であることが望ましい。加えて、収容部１６から飛び出したコンデンサ素子５の側面２ｂの外部電極を接続カバー５０を用いてビアプラグ１７に接続することによって、収容部１６が浅いためにコンデンサ素子５の一部が収容部１６の外に突出していても、その突出部分にある電極と基板との電気的接続を極めて簡易な構成によって実現している。
【００１８】
（実施形態２）
本発明の半導体装置の実施形態の他例を図２に示す。図２に示す半導体装置の基本構成は、図１に示す半導体装置の基本構成と同一である。異なるのは、基板１０の裏面１５に、２つのコンデンサ素子５をまとめて収容可能な大きさを有する収容部１６が形成され、その収容部１６内に２つのコンデンサ素子５が収容されている点と、収容部１６内に収容された２つのコンデンサ素子５の側面２ｂにそれぞれ形成されている外部電極が共通の接続カバーによってビアプラグ１７に接続されている点である。尚、図２に示す収容部１６の深さと、図１に示す収容分１６の深さとは同一であり、異なるのは、図２の左右方向における空間的広がりのみである。
【００１９】
図２には、２つのコンデンサ素子５が１つの収容部１６内に収容された例を図示したが、収容部１６をさらに大きくして、３つ以上のコンデンサ素子５を収容することも可能である。
【００２０】
（他の実施形態）
図１及び図２には、コンデンサ素子の側面２ａに形成された外部電極がGND層１３に接続され、側面２ｂに形成された外部電極が電源層１４に接続された例を図示した。しかし、基板１０の配線パターンによっては、コンデンサ素子５の外部電極を他の配線層に接続させることもできる。例えば、図１及び図２に示すGND層１３と電源層１４との位置関係が反対であれば、コンデンサ素子の側面２ａに形成された外部電極が電源層１４に接続され、側面２ｂに形成された外部電極がGND層１３に接続される。また、ビアプラグ１７が接続される配線層を変更することによって、コンデンサ素子５の外部電極を所望の配線層に接続させることもできる。
【図面の簡単な説明】
【００２１】
【図１】本発明の半導体装置の実施形態の一例を示す模式的断面図である。
【図２】本発明の半導体装置の実施形態の他例を示す模式的断面図である。
【図３】（ａ）はコンデンサ素子の外形を示す模式的斜視図、（ｂ）はコンデンサ素子を縦向きで実装した状態を示す模式的側面図、（ｃ）はコンデンサ素子を横向きで実装した状態を示す模式的側面図である。
【符号の説明】
【００２２】
１ａ  上面
１ｂ  下面
２ａ  ２ｂ  側面
３ａ  ３ｂ  側面
４  実装面
５  コンデンサ素子
１０  基板
１１  表面
１２  配線層
１３  GND層
１４  電源層
１５  裏面
１６  収容部
１７  ビアプラグ
３０  半導体素子
３１  ピン
３２  半田バンプ
５０  接続カバー
【図１】
2005228880.tif 000003
【図２】
2005228880.tif 000004
【図３】
2005228880.tif 000005