(57)【要約】  【課題】  簡単な回路構成で互いに位相のずれた複数のランプ電圧を生成することが出来るランプ電圧発生装置を提供する。  【解決手段】  本発明に係るランプ電圧発生装置は、１つのランプ電圧から互いに位相のずれた複数のランプ電圧を発生するランプ電圧発生回路５、及び制御回路を具えている。ランプ電圧発生回路５は、電圧入力端子51に複数の電圧発生回路部50を並列に接続して構成され、各電圧発生回路部50は、電圧出力端子52、容量素子Ｃ、増幅素子54及びスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３を具えている。制御回路は、複数の電圧発生回路部50の第３スイッチング素子ＳＷ３のオフからオンへの切換え時点を互いにずらして各第３スイッチング素子ＳＷ３をオンに設定し、電圧入力端子51に入力されるランプ電圧の立下り時点を含む期間に、複数の電圧発生回路部50の第１スイッチング素子ＳＷ１をオフ、第２スイッチング素子ＳＷ２をオンに設定する。【選択図】      図２
2005130432.tif 000002
【特許請求の範囲】
【請求項１】
ランプ電圧を出力する電圧出力回路と、該ランプ電圧から互いに位相のずれた複数のランプ電圧を発生するランプ電圧発生回路と、該ランプ電圧発生回路の動作を制御する制御回路とを具えたランプ電圧発生装置であって、前記ランプ電圧発生回路は、前記電圧出力回路から出力されたランプ電圧が入力されるべき１つの電圧入力端子に複数の電圧発生回路部を並列に接続して構成され、各電圧発生回路部は、
１つの電圧出力端子と、
前記電圧入力端子から電圧出力端子へ伸びる１本の線路に介在する容量素子と、
前記線路の容量素子よりも電圧出力端子側に介在する増幅素子と、
前記線路の容量素子と増幅素子との間に介在する第１スイッチング素子と、
前記増幅素子の出力端子と前記容量素子及び前記第１スイッチング素子の接続点とを互いに接続するフィードバック線路に介在する第２スイッチング素子と、
前記接続点に接続された電源供給線路に介在する第３スイッチング素子
とを具え、前記制御回路は、
複数の電圧発生回路部の第３スイッチング素子のオフからオンへの切換え時点を互いにずらして、各第３スイッチング素子をオンに設定する手段と、
前記電圧入力端子に入力されるランプ電圧の立下り時点又は立上り時点を含む期間に、複数の電圧発生回路部の第１スイッチング素子をオフに設定する一方、第２スイッチング素子をオンに設定する手段
とを具えていることを特徴とするランプ電圧発生装置。
【請求項２】
前記制御回路は、各電圧発生回路部の第３スイッチング素子がオンのときに、該第３スイッチング素子に接続された前記電源供給線路を介して各接続点に第１電源電圧または第２電源電圧を出力して供給可能であるとともに、
各第３スイッチング素子のオン期間の夫々の一部において前記第１電源電圧を出力する一方、各第３スイッチング素子がオンからオフに切り替わる時点を含む期間に前記第２電源電圧を出力することを特徴とする請求項１に記載のランプ電圧発生装置。
【請求項３】
前記制御回路は、第２スイッチング素子のオン期間と第３スイッチング素子のオン期間が互いに重ならないように第２スイッチング素子及び第３スイッチング素子をオン／オフ制御する請求項１に記載のランプ電圧発生装置。
【請求項４】
複数の画素をマトリクス状に配列して構成される表示パネルを具え、該表示パネルの各画素には、電力の供給を受けて発光する表示素子と、外部から供給されるデータ電圧とランプ電圧とを比較し、その結果に応じて表示素子に電力を供給する駆動手段とが配備されているアクティブマトリクス駆動型表示装置において、
ランプ電圧を出力する電圧出力回路と、該ランプ電圧から１画面を構成する複数本の水平ラインについてのランプ電圧を発生するランプ電圧発生回路と、該ランプ電圧発生回路の動作を制御する制御回路とを具え、前記ランプ電圧発生回路は、前記電圧出力回路から出力されたランプ電圧が入力されるべき１つの電圧入力端子に複数の電圧発生回路部を並列に接続して構成され、各電圧発生回路部は、
１或いは複数本の水平ライン上の画素に接続された１つの電圧出力端子と、
前記電圧入力端子から電圧出力端子へ伸びる１本の線路に介在する容量素子と、
前記線路の容量素子よりも電圧出力端子側に介在する増幅素子と、
前記線路の容量素子と増幅素子との間に介在する第１スイッチング素子と、
前記増幅素子の出力端子と前記容量素子及び前記第１スイッチング素子の接続点とを互いに接続するフィードバック線路に介在する第２スイッチング素子と、
前記接続点に接続された電源供給線路に介在する第３スイッチング素子
とを具え、前記制御回路は、
複数の電圧発生回路部の第３スイッチング素子のオフからオンへの切換え時点を互いにずらして、各第３スイッチング素子をオンに設定する手段と、
前記電圧入力端子に入力されるランプ電圧の立下り時点又は立上り時点を含む期間に、複数の電圧発生回路部の第１スイッチング素子をオフに設定する一方、第２スイッチング素子をオンに設定する手段
とを具えていることを特徴とするアクティブマトリクス駆動型表示装置。
【請求項５】
前記制御回路は、前記表示パネルに接続された走査ドライバー及びデータドライバーを具え、前記表示パネルの各画素は、前記走査ドライバーからの走査電圧が印加されて導通状態となる書込み素子と、該書込み素子が導通状態となることによって前記データドライバーからのデータ電圧が印加されて該電圧を保持する電圧保持手段とを具え、前記駆動手段は、電圧保持手段の出力電圧と前記ランプ電圧発生回路が発生するランプ電圧とを比較するものであり、各電圧発生回路部の第３スイッチング素子は、前記走査ドライバーからの走査電圧に応じてオン／オフ状態が切り替わる請求項４に記載のアクティブマトリクス駆動型表示装置。
【請求項６】
前記制御回路は、前記表示パネルに接続された走査ドライバー及びデータドライバーを具え、前記表示パネルの各画素は、前記走査ドライバーからの走査電圧が印加されて導通状態となる書込み素子と、該書込み素子が導通状態となることによって前記データドライバーからのデータ電圧が印加されて該電圧を保持する電圧保持手段とを具え、前記駆動手段は、電圧保持手段の出力電圧と前記ランプ電圧発生回路が発生するランプ電圧とを比較するものであり、各電圧発生回路部の第３スイッチング素子はオン／オフ制御信号に応じてオン／オフ状態が切り替わるものであって、前記ランプ電圧発生回路は、前記走査ドライバーからの走査電圧に基づいて、各電圧発生回路部の第３スイッチング素子に対するオン／オフ制御信号を作成する手段を具えている請求項４に記載のアクティブマトリクス駆動型表示装置。
【請求項７】
前記電圧出力回路は、１水平走査線期間或いは１垂直走査線期間の整数倍の周期で帰線期間に立下がる又は立上がるランプ電圧を出力する請求項４又は請求項５に記載のアクティブマトリクス駆動型表示装置。
【請求項８】
複数の画素をマトリクス状に配列して構成される表示パネルを具え、該表示パネルの各画素には、電力の供給を受けて発光する表示素子と、外部から供給されるデータ電圧に応じて表示素子に電力を供給する駆動手段とが配備されているアクティブマトリクス駆動型表示装置において、
ランプ電圧を出力する電圧出力回路と、該ランプ電圧から１画面を構成する複数本の水平ラインについてのランプ電圧を発生するランプ電圧発生回路と、該ランプ電圧発生回路の動作を制御する制御回路とを具え、前記ランプ電圧発生回路は、前記電圧出力回路から出力されたランプ電圧が入力されるべき１つの電圧入力端子に複数の電圧発生回路部を並列に接続して構成され、各電圧発生回路部は、
１或いは複数本の水平ライン上の画素に接続された１つの電圧出力端子と、
前記電圧入力端子から電圧出力端子へ伸びる１本の線路に介在する容量素子と、
前記線路の容量素子よりも電圧出力端子側に介在する増幅素子と、
前記線路の容量素子と増幅素子との間に介在する第１スイッチング素子と、
前記増幅素子の出力端子と前記容量素子及び前記第１スイッチング素子の接続点とを互いに接続するフィードバック線路に介在する第２スイッチング素子と、
前記接続点に接続された電源供給線路に介在する第３スイッチング素子
とを具え、前記制御回路は、
複数の電圧発生回路部の第３スイッチング素子のオフからオンへの切換え時点を互いにずらして、各第３スイッチング素子をオンに設定する手段と、
前記電圧入力端子に入力されるランプ電圧の立下り時点又は立上り時点を含む期間に、複数の電圧発生回路部の第１スイッチング素子をオフに設定する一方、第２スイッチング素子をオンに設定する手段
とを具えていることを特徴とするアクティブマトリクス駆動型表示装置。
【請求項９】
前記制御回路は、前記表示パネルに接続された走査ドライバー及びデータドライバーを具え、
前記表示パネルの各画素は、前記走査ドライバーからの走査電圧が印加されて導通状態となる書込み素子と、該書込み素子が導通状態となることによって前記データドライバーからのデータ電圧が印加されて該電圧を保持する電圧保持手段とを具え、
前記駆動手段は、保持されたデータ電圧と書込み素子が非導通状態にあるときに前記ランプ電圧発生回路が発生するランプ電圧とに応じて表示素子に電力を供給するものであり、
前記制御回路は、各電圧発生回路部の第３スイッチング素子がオンのときに、該第３スイッチング素子に接続された前記電源供給線路を介して各接続点に第１電源電圧または第２電源電圧を出力して供給可能であるとともに、各画素における前記書込み素子が導通状態にあるときに、該導通状態にある前記書込み素子を有する画素に接続された前記電圧出力端子を具える前記電圧発生回路部の第３スイッチング素子をオンにしつつ、前記第１電源電圧を出力し、その書込み素子が導通状態から非導通状態に切り替わった後に、対応する第３スイッチング素子を所定の期間オンとして、該期間に出力電圧を第１電源電圧から第２電源電圧に切り替えることを特徴とする請求項８に記載のアクティブマトリクス駆動型表示装置。
【請求項１０】
前記第１電源電圧と前記第２電源電圧との差電圧を調整可能としたことを特徴とする請求項９に記載のアクティブマトリクス駆動型表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、互いに位相のずれた複数のランプ電圧を発生するランプ電圧発生回路を具えたランプ電圧発生装置及びアクティブマトリクス駆動型表示装置に関するものである。
【背景技術】
【０００２】
近年、有機エレクトロルミネッセンスディスプレイ(以下、有機ＥＬディスプレイといい、有機ＥＬディスプレイを用いた表示装置を以下、有機ＥＬ表示装置という)の開発が進んでおり、例えば携帯電話機に有機ＥＬディスプレイを採用することが検討されている。
【０００３】
有機ＥＬディスプレイの駆動方式としては、走査電極とデータ電極を用いて時分割駆動するパッシブマトリクス駆動型と、各画素の発光を１垂直走査線期間に亘って維持するアクティブマトリクス駆動型とが知られている。
【０００４】
アクティブマトリクス駆動型の有機ＥＬディスプレイにおいては、図１３に示す如く、各画素(41)に、有機ＥＬ素子(40)と、有機ＥＬ素子(40)に対する通電を制御する駆動用トランジスタＴＲ２と、走査電極による走査電圧ＳＣＡＮの印加に応じて導通状態となる書込み用トランジスタＴＲ１と、該書込み用トランジスタＴＲ１が導通状態となることによってデータ電極からのデータ電圧ＤＡＴＡが印加される容量素子Ｃとが配備され、該容量素子Ｃの出力電圧が駆動用トランジスタＴＲ２のゲートに印加されている。
【０００５】
先ず、各走査電極に順次電圧を印加し、同一走査電極に繋がっている複数の書込み用トランジスタＴＲ１を導通状態にし、この走査に同期して各データ電極にデータ電圧(入力信号)を印加する。このとき、書込み用トランジスタＴＲ１が導通状態であるので、該データ電圧に応じた電荷が容量素子Ｃに蓄積される。
【０００６】
次に、この容量素子Ｃに蓄積された電荷量によって駆動用トランジスタＴＲ２の動作状態が決まり、駆動用トランジスタＴＲ２がオンになったとき、該駆動用トランジスタＴＲ２を経て有機ＥＬ素子(40)にデータ電圧に応じた大きさの電流が供給される。この結果、データ電圧に応じた明るさで該有機ＥＬ素子(40)が点灯する。この点灯状態は、１垂直走査線期間に亘って保持されることになる。
【０００７】
上述の如く、有機ＥＬ素子(40)にデータ電圧に応じた大きさの電流を供給して、該有機ＥＬ素子(40)をデータ電圧に応じた明るさで点灯させるアナログ駆動方式の有機ＥＬディスプレイにおいては、表示むらの問題がある。そこで、有機ＥＬ素子にデータ電圧に応じたデューティ比を有するパルス電流を供給することによって多階調を表現するデジタル駆動型の有機ＥＬ表示装置が提案されている(例えば特許文献１参照)。
【０００８】
図１４は、出願人の提案するデジタル駆動型有機ＥＬ表示装置を表わしている(特許文献２参照)。図示の如く、有機ＥＬディスプレイ(10)は、複数の画素をマトリクス状に配列して構成される表示パネル(４)に、走査ドライバー(２)とデータドライバー(３)を接続して構成されている。ＴＶ受像機（不図示）等の映像ソースから供給される映像信号は、映像信号処理回路(６)へ供給されて、映像表示に必要な信号処理が施され、これによって得られるＲＧＢ３原色の映像信号が、有機ＥＬディスプレイ(10)のデータドライバー(３)へ供給される。
【０００９】
又、映像信号処理回路(６)から得られる水平同期信号Ｈsync及び垂直同期信号Ｖsyncがタイミング信号発生回路(70)へ供給され、これによって得られるタイミング信号が走査ドライバー(２)及びデータドライバー(３)へ供給される。
【００１０】
更に、タイミング信号発生回路(70)から得られるタイミング信号がランプ電圧発生回路(80)へ供給され、これによって、後述の如く有機ＥＬディスプレイ(10)の駆動に用いられるランプ電圧が生成され、該ランプ電圧が表示パネル(４)の各画素へ供給される。
【００１１】
表示パネル(４)は、図１５に示す回路構成の画素(42)をマトリクス状に配列して構成されている。各画素(42)は、有機ＥＬ素子(40)と、ゲートに対するオン／オフ制御信号の入力に応じて有機ＥＬ素子(40)に対する通電をオン／オフする駆動用トランジスタＴＲ２と、走査ドライバー（２）からの走査電圧がゲートに印加されて導通状態となる書込み用トランジスタＴＲ１と、書込み用トランジスタＴＲ１が導通状態となることによってデータドライバー（３）からのデータ電圧が印加される容量素子Ｃと、ランプ電圧発生回路(80)から供給されるランプ電圧と容量素子Ｃの出力電圧とが正負一対の入力端子に供給されて、両電圧を比較するコンパレータ(43)とを具え、コンパレータ(43)の出力信号が駆動用トランジスタＴＲ２のゲートへ供給される。
【００１２】
駆動用トランジスタＴＲ２のソースには電流供給ライン(44)が接続され、駆動用トランジスタＴＲ２のドレインは有機ＥＬ素子(40)に接続されている。書込み用トランジスタＴＲ１の一方の電極(例えばソース)には前記データドライバーが接続され、書込み用トランジスタＴＲ１の他方の電極(例えばドレイン)は、容量素子Ｃの一端に接続されると共に、コンパレータ(43)の反転入力端子に接続されている。コンパレータ(43)の非反転入力端子には前記ランプ電圧発生回路(80)の出力端子が接続されている。
【００１３】
上記有機ＥＬ表示装置においては、図１６(ａ)に示す様に、１フレーム期間が、前半の走査期間と後半の発光期間とに分割される。
【００１４】
走査期間には、各水平ラインについて、各画素(42)を構成する書込み用トランジスタＴＲ１に走査ドライバーからの走査電圧が印加されて、書込み用トランジスタＴＲ１が導通状態となり、これによって、容量素子Ｃには、データドライバーからのデータ電圧が印加され、該電圧が電荷として蓄積される。この結果、有機ＥＬ表示装置を構成する全ての画素に対して、１フレーム分のデータが設定されることになる。
【００１５】
ランプ電圧発生回路(80)は、図１６(ｂ)に示す如く１フレーム期間毎に、前半の走査期間ではハイの電圧値を維持し、後半の発光期間では、ローの電圧値からハイの電圧値まで直線的に変化するランプ電圧を発生する。
【００１６】
前半の走査期間に、ランプ電圧発生回路からのハイの電圧がコンパレータ(43)の非反転入力端子に印加されることによって、コンパレータ(43)の出力は、反転入力端子への入力電圧に拘わらず図１６(ｃ)に示す如く常にハイとなる。
【００１７】
又、後半の発光期間にランプ電圧発生回路からのランプ電圧がコンパレータ(43)の非反転入力端子に印加されると同時に、容量素子Ｃの出力電圧(データ電圧)がコンパレータ(43)の反転入力端子に印加されることによって、コンパレータ(43)の出力は、図１６(ｃ)に示す如く両電圧の比較結果に応じてロー及びハイの２つの値をとる。即ち、ランプ電圧がデータ電圧を下回っている期間はコンパレータ(43)の出力がローとなり、ランプ電圧がデータ電圧を上回っている期間はコンパレータ(43)の出力がハイとなる。ここで、コンパレータ(43)の出力がローとなる期間の長さは、データ電圧の大きさに比例することになり、その長さは画素毎に異なり得る。
【００１８】
この様にして、コンパレータ(43)の出力がデータ電圧の大きさに比例する期間だけローとなることによって、該期間だけ駆動用トランジスタＴＲ２がオンとなり、有機ＥＬ素子(40)への通電がオンとなる。
【００１９】
この結果、各画素(42)の有機ＥＬ素子(40)は、１フレーム期間内で、各画素(42)に対するデータ電圧の大きさに比例する期間だけ発光することになり、これによって多階調の表現が実現される。
【００２０】
しかしながら、図１４に示す有機ＥＬ表示装置においては、表示パネル(４)を構成する全ての画素について、前半の走査期間内でデータの書込みを行なった後、後半の発光期間でデータに応じた発光制御を行なっているため、高速の走査が必要となる。低速で走査を行なった場合には、発光期間が短くなるため、有機ＥＬ素子に流れるピーク電流が過大となり、表示パネル内の電源ラインの電圧降下の影響が大きくなる問題があった。
【００２１】
そこで出願人は、図１８に示す如く水平ライン毎にランプ電圧の位相をずらすことによって、各水平ラインについてのデータ書込み直後に各水平ラインについての発光を行なう有機ＥＬ表示装置を提案している(特許文献２参照)。
【００２２】
該有機ＥＬ表示装置においては、図１７に示す如く、ランプ電圧発生回路(80)から出力されるデジタル信号としてのランプ電圧は、水平ライン毎に遅延回路(81)とＤ／Ａコンバータ(82)を経て、各水平ラインの各画素に供給される。これによって、各水平ラインに供給されるランプ電圧は、図１８に示す如く第１ラインから最終ラインまで一定の遅延時間ずつ位相がずれることになる。尚、データドライバー(３)から供給されるデータの書込みは、各水平ラインのランプ電圧が上昇する直前に行なわれる。
【００２３】
上記有機ＥＬ表示装置によれば、全ての水平ラインについての走査は、１画面の表示周期である１フレーム期間の殆どを費やして行なうことが出来るので、高速の走査は不要である。又、各水平ラインについてのランプ電圧は、１フレーム期間に亘ってローからハイに変化する緩やかな傾斜を有するものとなり、１フレーム期間の殆どを発光期間とすることが出来る。
【００２４】
ところで、図１９に示す波形発生器を具えた有機ＥＬ表示装置が提案されている(特許文献３参照)。
【００２５】
該波形発生器は、クロックパルスから鋸歯状波で変動するランプ電圧を生成するものであって、２つの容量素子Ｃ１１、Ｃ１２と、３つのスイッチング素子ＳＷａ、ＳＷｂ、ＳＷｃと、ゲインが１倍の１つのオペアンプ(83)と、１つの抵抗素子Ｒ及び１つの容量素子Ｃ１３からなるローパスフィルター(84)とから構成されている。
【００２６】
該波形発生器においては、上述の３つのスイッチング素子ＳＷａ、ＳＷｂ、ＳＷｃがオン／オフ制御されることによってオペアンプ(83)から階段状に変化する出力電圧が得られ、該出力電圧がローパスフィルター(84)に供給されて、鋸歯状波で変動するランプ電圧が得られる。
【００２７】
【特許文献１】特開平１０−３１２１７３号公報
【特許文献２】特願２００２−０９５４２５
【特許文献３】特開２００２−２０２７４６号公報
【発明の開示】
【発明が解決しようとする課題】
【００２８】
しかしながら、図１７に示す有機ＥＬ表示装置においては、水平ライン毎にＤ／Ａコンバータ(82)が配備されると共に、第２ラインから最終ラインの各ラインに遅延回路(81)が配備されるため、回路構成が複雑になる問題があった。
【００２９】
又、図１９に示す波形発生器を水平ライン毎に配備して、各波形発生器から各水平ラインに位相のずれたランプ電圧を供給する有機ＥＬ表示装置を構成することが考えられるが、該有機ＥＬ表示装置においても、水平ライン毎にローパスフィルター(84)が設けられるため、回路構成が複雑になる問題があった。
【００３０】
そこで本発明の目的は、簡単な回路構成で互いに位相のずれた複数のランプ電圧を生成することが出来るランプ電圧発生装置及びアクティブマトリクス駆動型表示装置を提供することである。
【課題を解決するための手段】
【００３１】
本発明に係るランプ電圧発生装置は、ランプ電圧を出力する電圧出力回路と、該ランプ電圧から互いに位相のずれた複数のランプ電圧を発生するランプ電圧発生回路と、該ランプ電圧発生回路の動作を制御する制御回路とを具えている。そして、ランプ電圧発生回路は、前記電圧出力回路から出力されたランプ電圧が入力されるべき１つの電圧入力端子に複数の電圧発生回路部を並列に接続して構成され、各電圧発生回路部は、
１つの電圧出力端子と、
前記電圧入力端子から電圧出力端子へ伸びる１本の線路に介在する容量素子と、
前記線路の容量素子よりも電圧出力端子側に介在する増幅素子と、
前記線路の容量素子と増幅素子との間に介在する第１スイッチング素子と、
前記増幅素子の出力端子と前記容量素子及び前記第１スイッチング素子の接続点とを互いに接続するフィードバック線路に介在する第２スイッチング素子と、
前記接続点に接続された電源供給線路に介在する第３スイッチング素子
とを具えている。前記制御回路は、
複数の電圧発生回路部の第３スイッチング素子のオフからオンへの切換え時点を互いにずらして、各第３スイッチング素子をオンに設定する手段と、
前記電圧入力端子に入力されるランプ電圧の立下り時点又は立上り時点を含む期間に、複数の電圧発生回路部の第１スイッチング素子をオフに設定する一方、第２スイッチング素子をオンに設定する手段
とを具えている。
【００３２】
上記本発明に係るランプ電圧発生装置においては、電圧出力回路からランプ電圧発生回路を構成する複数の電圧発生回路部に対してランプ電圧が供給される。
【００３３】
各電圧発生回路部においては、第３スイッチング素子が周期的にオンに設定されると共に、電圧出力回路から供給されるランプ電圧の立下り時点又は立下り時点を含む期間に、第１スイッチング素子がオフに設定される一方、第２スイッチング素子がオンに設定される。
【００３４】
第１スイッチング素子がオンで、且つ第２スイッチング素子がオフの状態で、第３スイッチング素子がオンに設定されることによって、容量素子の出力側に電源電圧が印加され、該電圧が電荷として蓄積される。このとき、増幅素子の出力電圧は電源電圧と同電圧となる。その後、第３スイッチング素子がオフに切り替わることによって、増幅素子の出力電圧は、電源電圧値から、容量素子の入力側に印加されているランプ電圧に追従して変化し、ランプ電圧の立下り時点又は立下り時点を含む期間には、第１スイッチング素子がオフに切り替わると共に第２スイッチング素子がオンに切り替わることによって、増幅素子の出力電圧は、ランプ電圧の変化に拘わらず、両スイッチング素子の切り替わり時点での電圧値に維持される。該期間の経過後には、第１スイッチング素子がオンに切り替わると共に第２スイッチング素子がオフに切り替わることによって、増幅素子の出力電圧は、前記電圧値から前記ランプ電圧に追従して変化し、その後、第３スイッチング素子が再びオンに設定されることによって、電源電圧と同電圧に戻る。
【００３５】
各電圧発生回路部においては、上述の如く第１〜第３スイッチング素子がオン／オフ制御されることによって、電源電圧値からランプ電圧に追従して変化し、第３スイッチング素子がオンに設定された時点で電源電圧値に戻る変化を繰り返す新たなランプ電圧が増幅素子から出力される。ここで、複数の電圧発生回路部の第３スイッチング素子のオフからオンへの切換え時点は互いにずらされるので、各電圧発生回路部から出力されるランプ電圧は互いに位相がずれることになる。
【００３６】
この様に、第３スイッチング素子のオフからオンへの切換え時点を互いにずらすことによって複数のランプ電圧の位相を互いにずらすことが出来るので、Ｄ／Ａコンバータや遅延回路は不要である。又、電圧出力回路からのランプ電圧から新たなランプ電圧が生成されるので、ローパスフィルターも不要であり、回路構成が簡単になる。又、各電圧発生回路部はローパスフィルターを具えていないので、後段回路に影響を及ぼすことはない。
【００３７】
また、具体的には、前記制御回路は、各電圧発生回路部の第３スイッチング素子がオンのときに、該第３スイッチング素子に接続された前記電源供給線路を介して各接続点に第１電源電圧または第２電源電圧を出力して供給可能であるとともに、
各第３スイッチング素子のオン期間の夫々の一部において前記第１電源電圧を出力する一方、各第３スイッチング素子がオンからオフに切り替わる時点を含む期間に前記第２電源電圧を出力するようにしてもよい。
【００３８】
第１スイッチング素子がオンで、且つ第２スイッチング素子がオフの状態で、第３スイッチング素子がオンに設定されると、そのオンが設定されている一部の期間で制御回路は第１電源電圧を出力する。すると、容量素子の出力側に第１電源電圧が印加され、該電圧が電荷として蓄積される。このとき、増幅素子の出力電圧は第１電源電圧と同電圧となる。そして、第３スイッチング素子がオンからオフに切り替わる時点では、制御回路は第２電源電圧を出力しているため、増幅素子の出力電圧は第２電源電圧と同電圧となる。
【００３９】
この段階的に変化する増幅素子の出力電圧、即ちランプ電圧発生回路の発生するランプ電圧を用いて、外部に配備される表示パネルの画素を駆動させるようにし、第１電源電圧と第２電源電圧の差電圧を適切に設定すれば、画素に表示データを与えるデータドライバーの出力電圧（データ電圧）に対する制約が解消され、上記ランプ電圧発生装置を有したアクティブマトリクス駆動型表示装置の設計上の自由度が増す。
【００４０】
また、具体的には、前記制御回路は、第２スイッチング素子のオン期間と第３スイッチング素子のオン期間が互いに重ならないように第２スイッチング素子及び第３スイッチング素子をオン／オフ制御する。
【００４１】
第２スイッチング素子のオン期間と第３スイッチング素子のオン期間が互いに重なった場合には、電源電圧が増幅素子の出力端子に印加されることとなり、これによって増幅素子が壊れる虞がある。そこで上記具体的構成においては、第２スイッチング素子のオン期間と第３スイッチング素子のオン期間が互いに重ならないように両スイッチング素子がオン／オフ制御される。
【００４２】
本発明に係る第１のアクティブマトリクス駆動型表示装置は、複数の画素をマトリクス状に配列して構成される表示パネルを具え、該表示パネルの各画素には、電力の供給を受けて発光する表示素子と、外部から供給されるデータ電圧とランプ電圧とを比較し、その結果に応じて表示素子に電力を供給する駆動手段とが配備されている。該アクティブマトリクス駆動型表示装置は、ランプ電圧を出力する電圧出力回路と、該ランプ電圧から１画面を構成する複数本の水平ラインについてのランプ電圧を発生するランプ電圧発生回路と、該ランプ電圧発生回路の動作を制御する制御回路とを具えている。前記ランプ電圧発生回路は、電圧出力回路から出力されたランプ電圧が入力されるべき１つの電圧入力端子に複数の電圧発生回路部を並列に接続して構成され、各電圧発生回路部は、
１或いは複数本の水平ライン上の画素に接続された１つの電圧出力端子と、
前記電圧入力端子から電圧出力端子へ伸びる１本の線路に介在する容量素子と、
前記線路の容量素子よりも電圧出力端子側に介在する増幅素子と、
前記線路の容量素子と増幅素子との間に介在する第１スイッチング素子と、
前記増幅素子の出力端子と前記容量素子及び前記第１スイッチング素子の接続点とを互いに接続するフィードバック線路に介在する第２スイッチング素子と、
前記接続点に接続された電源供給線路に介在する第３スイッチング素子
とを具えている。前記制御回路は、
複数の電圧発生回路部の第３スイッチング素子のオフからオンへの切換え時点を互いにずらして、各第３スイッチング素子をオンに設定する手段と、
前記電圧入力端子に入力されるランプ電圧の立下り時点又は立上り時点を含む期間に、複数の電圧発生回路部の第１スイッチング素子をオフに設定する一方、第２スイッチング素子をオンに設定する手段
とを具えている。
【００４３】
上記本発明に係る第１のアクティブマトリクス駆動型表示装置は、上記本発明に係るランプ電圧発生装置を構成する電圧発生回路、ランプ電圧発生回路及び制御回路を具えており、ランプ電圧発生回路によって互いに位相のずれた複数のランプ電圧が生成され、各ランプ電圧は、１或いは複数本の水平ライン上の画素に供給される。各画素においては、駆動手段によって、該ランプ電圧と外部から供給されたデータ電圧とが比較され、その比較の結果に応じて、表示素子に電力が供給される。ここで、１或いは複数本の水平ライン毎に供給されるランプ電圧は互いに位相がずれているので、表示素子の発光時刻が分散することとなり、これによって、表示パネル内の電源ラインの電圧降下の影響が軽減されることになる。
【００４４】
上記第１のアクティブマトリクス駆動型表示装置においては、ランプ電圧発生回路の第３スイッチング素子のオフからオンへの切換え時点を互いにずらすことによって複数のランプ電圧の位相を互いにずらすことが出来るので、１或いは複数本の水平ライン毎にＤ／Ａコンバータや遅延回路を設ける必要はない。又、電圧出力回路からのランプ電圧から新たなランプ電圧が生成されるので、１或いは複数本の水平ライン毎にローパスフィルターを設ける必要もなく、回路構成が簡単になる。又、ランプ電圧発生回路の各電圧発生回路部はローパスフィルターを具えていないので、後段の画素を構成する回路に影響を及ぼすことはない。
【００４５】
第１の具体的構成においては、前記制御回路は、前記表示パネルに接続された走査ドライバー及びデータドライバーを具え、前記表示パネルの各画素は、前記走査ドライバーからの走査電圧が印加されて導通状態となる書込み素子と、該書込み素子が導通状態となることによって前記データドライバーからのデータ電圧が印加されて該電圧を保持する電圧保持手段とを具え、前記駆動手段は、電圧保持手段の出力電圧と前記ランプ電圧発生回路が発生するランプ電圧とを比較するものである。各電圧発生回路部の第３スイッチング素子は、前記走査ドライバーからの走査電圧に応じてオン／オフ状態が切り替わる。
【００４６】
上記第１の具体的構成においては、各画素を構成する書込み素子に走査ドライバーからの走査電圧を印加して、書込み素子を導通状態とすることによって、電圧保持手段に、データドライバーからのデータ電圧が印加されて、該電圧が保持される。
【００４７】
又、複数の電圧発生回路部の第３スイッチング素子に、上述の走査ドライバーからの走査電圧が供給され、各第３スイッチング素子は該走査電圧によってオン／オフされる。従って、各第３スイッチング素子のオン期間は１水平走査線期間或いは１垂直走査線期間ずつずれることとなり、これによって、各電圧発生回路部から出力されるランプ電圧は、１水平走査線期間或いは１垂直走査線期間ずつ位相がずれることになる。
【００４８】
そして、各画素の駆動手段によって、電圧保持手段の出力電圧(データ電圧)と上述のランプ電圧とが比較され、その結果に応じて表示素子に電力が供給される。
【００４９】
第２の具体的構成においては、前記制御回路は、前記表示パネルに接続された走査ドライバー及びデータドライバーを具え、前記表示パネルの各画素は、前記走査ドライバーからの走査電圧が印加されて導通状態となる書込み素子と、該書込み素子が導通状態となることによって前記データドライバーからのデータ電圧が印加されて該電圧を保持する電圧保持手段とを具え、前記駆動手段は、電圧保持手段の出力電圧と前記ランプ電圧発生回路が発生するランプ電圧とを比較するものである。そして、各電圧発生回路部の第３スイッチング素子はオン／オフ制御信号に応じてオン／オフ状態が切り替わるものであって、前記ランプ電圧発生回路は、前記走査ドライバーからの走査電圧に基づいて、各電圧発生回路部の第３スイッチング素子に対するオン／オフ制御信号を作成する手段を具えている。
【００５０】
上記第２の具体的構成においては、各画素を構成する書込み素子に走査ドライバーからの走査電圧を印加して、書込み素子を導通状態とすることによって、電圧保持手段に、データドライバーからのデータ電圧が印加されて、該電圧が保持される。
【００５１】
又、ランプ電圧発生回路では、上述の走査ドライバーからの走査電圧に基づいて、各電圧発生回路部の第３スイッチング素子に対するオン／オフ制御信号が作成され、該オン／オフ制御信号によって各第３スイッチング素子がオン／オフ制御される。例えば、複数本の水平ラインの走査にかかる時間ずつオン期間をずらして各第３スイッチング素子がオン／オフ制御され、これによって、各電圧発生回路部から出力されるランプ電圧は、複数本の水平ラインの走査にかかる時間ずつ位相がずれることになる。このようにすれば、電圧発生回路部の総数が削減されるため、回路規模の縮小を図ることができる。
【００５２】
そして、各画素の駆動手段によって、電圧保持手段の出力電圧(データ電圧)と上述のランプ電圧とが比較され、その結果に応じて表示素子に電力が供給される。
【００５３】
又、具体的には、前記電圧出力回路は、１水平走査線期間或いは１垂直走査線期間の整数倍の周期で帰線期間に立下がる又は立上がるランプ電圧を出力する。
【００５４】
第２スイッチング素子のオン期間と第３スイッチング素子のオン期間が互いに重なった場合には、電源電圧が増幅素子の出力端子に印加されることとなり、これによって増幅素子が壊れる虞がある。第２スイッチング素子は、上述の如くランプ電圧の立下り時点又は立上り時点を含む期間にオンに設定される一方、第３スイッチング素子は、１水平走査線期間内或いは１垂直走査線期間内の帰線期間にオフとなる。そこで、電圧出力回路は、１水平走査線期間或いは１垂直走査線期間の整数倍の周期で帰線期間に立下がる又は立上がるランプ電圧を出力する。
【００５５】
また、本発明に係る第２のアクティブマトリクス駆動型表示装置は、複数の画素をマトリクス状に配列して構成される表示パネルを具え、該表示パネルの各画素には、電力の供給を受けて発光する表示素子と、外部から供給されるデータ電圧に応じて表示素子に電力を供給する駆動手段とが配備されている。該アクティブマトリクス駆動型表示装置は、ランプ電圧を出力する電圧出力回路と、該ランプ電圧から１画面を構成する複数本の水平ラインについてのランプ電圧を発生するランプ電圧発生回路と、該ランプ電圧発生回路の動作を制御する制御回路とを具えている。前記ランプ電圧発生回路は、電圧出力回路から出力されたランプ電圧が入力されるべき１つの電圧入力端子に複数の電圧発生回路部を並列に接続して構成され、各電圧発生回路部は、
１或いは複数本の水平ライン上の画素に接続された１つの電圧出力端子と、
前記電圧入力端子から電圧出力端子へ伸びる１本の線路に介在する容量素子と、
前記線路の容量素子よりも電圧出力端子側に介在する増幅素子と、
前記線路の容量素子と増幅素子との間に介在する第１スイッチング素子と、
前記増幅素子の出力端子と前記容量素子及び前記第１スイッチング素子の接続点とを互いに接続するフィードバック線路に介在する第２スイッチング素子と、
前記接続点に接続された電源供給線路に介在する第３スイッチング素子
とを具えている。前記制御回路は、
複数の電圧発生回路部の第３スイッチング素子のオフからオンへの切換え時点を互いにずらして、各第３スイッチング素子をオンに設定する手段と、
前記電圧入力端子に入力されるランプ電圧の立下り時点又は立上り時点を含む期間に、複数の電圧発生回路部の第１スイッチング素子をオフに設定する一方、第２スイッチング素子をオンに設定する手段
とを具えている。
【００５６】
上記本発明に係る第２のアクティブマトリクス駆動型表示装置は、上記本発明に係るランプ電圧発生装置を構成する電圧発生回路、ランプ電圧発生回路及び制御回路を具えており、ランプ電圧発生回路によって互いに位相のずれた複数のランプ電圧が生成され、各ランプ電圧は、１或いは複数本の水平ライン上の画素に供給される。各画素においては、駆動手段によって、外部から供給されたデータ電圧に応じた電力が、表示素子に供給される。ここで、１或いは複数本の水平ライン毎に供給されるランプ電圧は互いに位相がずれているので、表示素子の発光時刻が分散することとなり、これによって、表示パネル内の電源ラインの電圧降下の影響が軽減されることになる。
【００５７】
上記第２のアクティブマトリクス駆動型表示装置においては、ランプ電圧発生回路の第３スイッチング素子のオフからオンへの切換え時点を互いにずらすことによって複数のランプ電圧の位相を互いにずらすことが出来るので、１或いは複数本の水平ライン毎にＤ／Ａコンバータや遅延回路を設ける必要はない。又、電圧出力回路からのランプ電圧から新たなランプ電圧が生成されるので、１或いは複数本の水平ライン毎にローパスフィルターを設ける必要もなく、回路構成が簡単になる。又、ランプ電圧発生回路の各電圧発生回路部はローパスフィルターを具えていないので、後段の画素を構成する回路に影響を及ぼすことはない。
【００５８】
また、上記第２のアクティブマトリクス駆動型表示装置において、例えば、
前記制御回路は、前記表示パネルに接続された走査ドライバー及びデータドライバーを具え、
前記表示パネルの各画素は、前記走査ドライバーからの走査電圧が印加されて導通状態となる書込み素子と、該書込み素子が導通状態となることによって前記データドライバーからのデータ電圧が印加されて該電圧を保持する電圧保持手段とを具え、
前記駆動手段は、保持されたデータ電圧と書込み素子が非導通状態にあるときに前記ランプ電圧発生回路が発生するランプ電圧とに応じて表示素子に電力を供給するものであり、
前記制御回路は、各電圧発生回路部の第３スイッチング素子がオンのときに、該第３スイッチング素子に接続された前記電源供給線路を介して各接続点に第１電源電圧または第２電源電圧を出力して供給可能であるとともに、各画素における前記書込み素子が導通状態にあるときに、該導通状態にある前記書込み素子を有する画素に接続された前記電圧出力端子を具える前記電圧発生回路部の第３スイッチング素子をオンにしつつ、前記第１電源電圧を出力し、その書込み素子が導通状態から非導通状態に切り替わった後に、対応する第３スイッチング素子を所定の期間オンとして、該期間に出力電圧を第１電源電圧から第２電源電圧に切り替える。
【００５９】
上記構成においては、第１スイッチング素子がオンで、且つ第２スイッチング素子がオフの状態で、例えば第１水平ラインの画素の書込み素子が導通状態になると、第１水平ラインの画素にランプ電圧を供給する電圧発生回路部の第３スイッチング素子がオンに設定されるため、電圧発生回路部の容量素子の出力側に第１電源電圧が印加され、該電圧が電荷として蓄積される。このとき、増幅素子の出力電圧は第１電源電圧と同電圧となるため、第１電源電圧がランプ電圧発生回路の発生するランプ電圧として第１水平ラインに配置される画素に与えられる。
【００６０】
その後、導通状態にあった各画素における前記書込み素子が非導通状態に切り替わった後も、所定の期間、第３スイッチング素子はオンに保たれ、且つ該期間に制御回路の出力電圧が第１電源電圧から第２電源電圧に切り替わる。これにより、増幅素子の出力電圧は第２電源電圧と同電圧となる。この第２電源電圧はランプ電圧発生回路の発生するランプ電圧として、書込み素子が非導通状態になった第１水平ラインの画素に与えられる。
【００６１】
そして、駆動手段は、書込み素子が導通状態にあるときに印加されて保持されるデータ電圧と、書込み素子が非導通状態にあるときのランプ電圧に応じて作動するため、制御回路の出力電圧である第１電源電圧と第２電源電圧の差電圧にも応じて作動する。従って、該差電圧を適切に設定すれば、データドライバーが出力するデータ電圧の設定（上限や下限）に対する制約が解消され、アクティブマトリクス駆動型表示装置の設計上の自由度が増す。
【００６２】
また、前記第１電源電圧と前記第２電源電圧との差電圧を調整可能とするとよい。
【００６３】
これによって、前記設計上の自由度がさらに増大するとともに、表示パネルの表示品位を向上させることができる。
【発明の効果】
【００６４】
上述した通り、本発明に係るランプ電圧発生装置及びアクティブマトリクス駆動型表示装置によれば、簡単な回路構成で互いに位相のずれた複数のランプ電圧を生成することが出来る。
【発明を実施するための最良の形態】
【００６５】
＜＜第１実施形態＞＞
以下、本発明を有機ＥＬ表示装置に実施した第１実施形態につき、図面に沿って具体的に説明する。
【００６６】
（図１：全体構成ブロック図）
図１は、本発明の第１実施形態に係る有機ＥＬ表示装置の全体的構成を示すブロック図である。有機ＥＬディスプレイ(１)は、図１に示す如く、複数の画素をマトリクス状に配列して構成される表示パネル(４)に、走査ドライバー(２)、データドライバー(３)及びランプ電圧発生回路(５)を接続して構成されている。
【００６７】
ＴＶ受信機（不図示）等の映像ソースから供給される映像信号は、映像信号処理回路(６)へ供給されて、映像表示に必要な信号処理が施され、これによって得られるＲＧＢ３原色の映像信号が、有機ＥＬディスプレイ(１)のデータドライバー(３)へ供給される。
【００６８】
又、映像信号処理回路(６)から得られる水平同期信号Ｈsync及び垂直同期信号Ｖsyncがタイミング信号発生回路(７)へ供給され、これによって得られるタイミング信号が走査ドライバー(２)及びデータドライバー(３)へ供給される。
【００６９】
又、タイミング信号発生回路(７)から得られるクロックパルスＣＬＫがカウンター(８)へ供給される。カウンター(８)では、該クロックパルスに基づいて、カウンター変数を所定値までカウントアップした後に初期値にリセットする動作が繰り返される。カウンター(８)から得られるカウント値は、Ｄ／Ａコンバーター(９)に供給されて、該カウント値に基づき図３(ａ)に示す如く鋸歯状波で変動するランプ電圧ＲＡＭＰ−ＩＮが生成され、有機ＥＬディスプレイ(１)のランプ電圧発生回路(５)へ供給される。ランプ電圧ＲＡＭＰ−ＩＮを出力する機能を有する電圧出力回路は、主としてタイミング信号発生回路(７)、カウンター（８）及びＤ／Ａコンバーターから構成される。
【００７０】
更に、タイミング信号発生回路(７)から得られる第１スイッチングパルスＰ１、第２スイッチングパルスＰ２がランプ電圧発生回路(５)へ供給される。
【００７１】
ランプ電圧発生回路(５)は、１画面を構成する複数本の水平ラインについてのランプ電圧（図２及び図３における、ＲＡＭＰ−ＯＵＴ１、ＲＡＭＰ−ＯＵＴ２、ＲＡＭＰ−ＯＵＴ３、・・・）を生成するものであって、ランプ電圧発生回路(５)には、走査ドライバー(２)からの走査電圧（ＳＣＡＮ１、ＳＣＡＮ２、ＳＣＡＮ３、・・・）が入力され、後述の如く該走査電圧と前記スイッチングパルスＰ１、Ｐ２とに基づいてスイッチング動作が実行される。これによって、図３(ａ)に示すランプ電圧ＲＡＭＰ−ＩＮから同図(ｄ)に示す如く互いに位相のずれた複数のランプ電圧が生成され、各ランプ電圧が各水平ラインの各画素に供給される。
【００７２】
尚、図１に示す各回路、各ドライバー及び有機ＥＬディスプレイには電源回路(図示省略)が接続されている。
【００７３】
（図４：画素の説明）
表示パネル(４)は、図１５に示す回路構成の画素をマトリクス状に配列して構成されており、図４は、第１〜第３水平ライン（ＳＣＡＮ１〜３に対応）における画素(42)を示したものである。
【００７４】
各画素(42)は、電力の供給を受けて発光する表示素子としての有機ＥＬ素子(40)と、ゲートに対するオン／オフ制御信号の入力に応じて有機ＥＬ素子(40)に対する通電をオン／オフする駆動用トランジスタＴＲ２と、走査ドライバー（２）からの走査電圧（ＳＣＡＮ１、ＳＣＡＮ２、ＳＣＡＮ３、・・・の何れか）がゲートに印加されて導通状態となる書込み素子としての書込み用トランジスタＴＲ１と、書込み用トランジスタＴＲ１が導通状態となることによってデータドライバー（３）からのデータ電圧（ＤＡＴＡ）が、印加される容量素子Ｃと、ランプ電圧発生回路(５)から供給されるランプ電圧（ＲＡＭＰ−ＯＵＴ１、ＲＡＭＰ−ＯＵＴ２、ＲＡＭＰ−ＯＵＴ３、・・・の何れか）と容量素子Ｃの出力電圧とが正負一対の入力端子に供給されて、両電圧を比較するコンパレータ(43)とを具え、夫々のコンパレータ(43)の出力信号が夫々の駆動用トランジスタＴＲ２のゲートへ供給される。
【００７５】
各駆動用トランジスタＴＲ２のソースには電流供給ライン(44)が接続され、各駆動用トランジスタＴＲ２のドレインは有機ＥＬ素子(40)に接続されている。各書込み用トランジスタＴＲ１の一方の電極(例えばソース)には前記データドライバー（３）が接続され、各書込み用トランジスタＴＲ１の他方の電極(例えばドレイン)は、各容量素子Ｃの一端に接続されると共に、各コンパレータ(43)の反転入力端子に接続されている。コンパレータ(43)の非反転入力端子には前記ランプ電圧発生回路(５)の出力端子が接続されている。
【００７６】
上記有機ＥＬ表示装置においては、各水平ラインについて、各画素(42)を構成する書込み用トランジスタＴＲ１に走査ドライバー（２）からの走査電圧ＳＣＡＮ１等が印加されて、対応する書込み用トランジスタＴＲ１が導通状態となり、これによって、各容量素子Ｃには、データドライバー（３）からのデータ電圧が印加され、該電圧が電荷として蓄積される。各容量素子Ｃは、これらデータ電圧を保持する電圧保持手段としての機能を有する。
【００７７】
又、各画素(42)において、上述の如くランプ電圧発生回路(５)から得られるランプ電圧ＲＡＭＰ−ＯＵＴ１等が、コンパレータ(43)の非反転入力端子に印加されると同時に、容量素子Ｃの出力電圧(データ電圧)がコンパレータ(43)の反転入力端子に印加され、これによって、コンパレータ(43)の出力は、両電圧の比較結果に応じてロー及びハイの２つの値をとる。ここで、コンパレータ(43)の出力がローとなる期間の長さは、データ電圧の大きさに比例することになる。この様にして、コンパレータ(43)の出力がデータ電圧の大きさに比例する期間だけローとなることによって、該期間だけ駆動用トランジスタＴＲ２がオンとなり、有機ＥＬ素子(40)への通電がオンとなる。この結果、各画素(42)の有機ＥＬ素子(40)は、各画素(42)に対するデータ電圧の大きさに比例する期間だけ発光することになる。
【００７８】
（図２、図３；動作の説明）
図２は、上述のランプ電圧発生回路(５)を表わしている。該ランプ電圧発生回路(５)は、１つの電圧入力端子(51)を具えており、該入力端子(51)に対し、１画面を構成する水平ライン数と一致する複数の電圧発生回路部(50)を並列に接続して構成されている。該電圧入力端子(51)は、上述のＤ／Ａコンバーター(９)の出力端子に接続されている。又、各電圧発生回路部(50)は１つの電圧出力端子(52)を具えており、各電圧出力端子(52)は、表示パネル(４)の各水平ライン上に並ぶ画素(42)に接続され、ランプ電圧発生回路（５）が出力するランプ電圧ＲＡＭＰ−ＯＵＴ２、ＲＡＭＰ−ＯＵＴ２、ＲＡＭＰ−ＯＵＴ３、・・・を出力する。
【００７９】
前記電圧入力端子(51)から各電圧発生回路部(50)の電圧出力端子(52)へ向けて１本の線路(53)が伸びており、該線路(53)には、容量素子Ｃと、ゲインが１倍の増幅素子としてのオペアンプ(54)とが介在する。又、該線路(53)には、容量素子Ｃとオペアンプ(54)との間に第１スイッチング素子ＳＷ１が介在する。
【００８０】
オペアンプ(54)の出力端子と容量素子Ｃ及び第１スイッチング素子ＳＷ１の接続点は、フィードバック線路(55)によって互いに接続されており、該フィードバック線路(55)には、第２スイッチング素子ＳＷ２が介在する。又、容量素子Ｃと第１スイッチング素子ＳＷ１の前記接続点には、電源供給線路(56)が接続されており、該電源供給線路(56)には、第３スイッチング素子ＳＷ３が介在する。また、電源供給線路(56)の一端には、電源電圧Ｖｓが印加される。
【００８１】
本実施形態において、走査ドライバー（２）からランプ電圧発生回路（５）に供給される走査電圧ＳＣＡＮ１、ＳＣＡＮ２、ＳＣＡＮ３、・・・と、各第３スイッチング素子ＳＷ３のオン／オフ状態を切り替えるオン／オフ制御信号ＳＣＡＮ−ＩＮ１、ＳＣＡＮ−ＩＮ２、ＳＣＡＮ−ＩＮ３、・・・は、一致している。従って、走査ドライバー(２)からランプ電圧発生回路(５)の複数の第３スイッチング素子ＳＷ３には、図３(ｂ)に示す如くハイの期間が１水平走査線期間１Ｈずつずれた走査電圧ＳＣＡＮ１、ＳＣＡＮ２、ＳＣＡＮ３、・・・が供給され、各第３スイッチング素子ＳＷ３は、対応する走査電圧がハイの期間にオンとなる。これにより、各第３スイッチング素子ＳＷ３のオン期間は、１水平走査線期間１Ｈずつずれることになる。
【００８２】
又、Ｄ／Ａコンバーター(９)からランプ電圧発生回路(５)には、同図(ａ)に示す如く１水平走査線期間１Ｈの整数倍の周期ｎＨで帰線期間に立ち下がるランプ電圧ＲＡＭＰ−ＩＮが供給される。
【００８３】
又、タイミング信号発生回路(７)から第１スイッチング素子ＳＷ１には、同図(ｃ)に示す如く前記ランプ電圧ＲＡＭＰ−ＩＮが立ち下がる帰線期間にローとなる一方、該帰線期間以外の期間にはハイとなる第１スイッチングパルスＰ１が供給され、第１スイッチング素子ＳＷ１は、該スイッチングパルスＰ１がハイの期間にオンとなる。これに対し、第２スイッチング素子ＳＷ２には、前記ランプ電圧ＲＡＭＰ−ＩＮが立ち下がる帰線期間にハイとなる一方、該帰線期間以外の期間にはローとなる第２スイッチングパルスＰ２が供給され、第２スイッチング素子ＳＷ２は、該スイッチングパルスＰ２がハイの期間にオンとなる。
【００８４】
第１水平ラインに接続された第１の電圧発生回路部(50)においては、図３(ｃ)の如く第１スイッチング素子ＳＷ１がハイのスイッチングパルスＰ１を受けてオン、第２スイッチング素子ＳＷ２がローのスイッチングパルスＰ２を受けてオフとなっている状態で、同図(ｂ)の如く第３スイッチング素子ＳＷ３がハイの走査電圧ＳＣＡＮ１（＝ＳＣＡＮ−ＩＮ１）を受けてオンとなることによって、容量素子Ｃの出力側に電源電圧Ｖｓが印加され、該電圧が電荷として蓄積される。このとき、オペアンプ(54)の出力電圧ＲＡＭＰ−ＯＵＴ１は、同図(ｄ)の如く電源電圧Ｖｓと同電圧となる。
【００８５】
その後、同図(ｂ)の如く第３スイッチング素子ＳＷ３がローの走査電圧ＳＣＡＮ１を受けてオフとなることによって、オペアンプ(54)の出力電圧ＲＡＭＰ−ＯＵＴ１は、同図(ｄ)の如く電源電圧値Ｖｓから、容量素子Ｃの入力側に印加されている同図(ａ)に示す入力ランプ電圧ＲＡＭＰ−ＩＮに追従して徐々に上昇する。
【００８６】
入力ランプ電圧ＲＡＭＰ−ＩＮが立ち下がる帰線期間には、同図(ｃ)の如く第１スイッチング素子ＳＷ１がローのスイッチングパルスＰ１を受けてオフになると共に第２スイッチングＳＷ２がハイのスイッチングパルスＰ２を受けてオンとなることによって、オペアンプ(54)の出力電圧ＲＡＭＰ−ＯＵＴ１は、同図(ｄ)の如く、入力ランプ電圧ＲＡＭＰ−ＩＮに拘わらず、両スイッチング素子ＳＷ１、ＳＷ２の切り替わり時点での電圧値に維持される。尚、説明の便宜上、帰線期間において出力電圧ＲＡＭＰ−ＯＵＴ１の電圧値が維持される期間は、図３中において、比較的大きな時間的割合を占めているように記載している。しかしながら、通常、走査線の本数は数１００本、上記周期ｎＨのｎは数１０〜数１００であり、また上記帰線期間は１水平走査線期間１Ｈの１０％にも満たない期間であるため、帰線期間が全体の期間に占める割合は極めて小さい。従って、その帰線期間における電圧ＲＡＭＰ−ＯＵＴ１の上昇の停止等は、有機ＥＬディスプレイ（１）の表示品位に殆ど影響を与えない。このことは、後述する図５に示す波形や、第２実施形態における波形においても同じである。
【００８７】
前記帰線期間の経過後には、同図(ｃ)の如く第１スイッチング素子ＳＷ１がハイのスイッチングパルスＰ１を受けてオンになると共に第２スイッチング素子ＳＷ２がローのスイッチングパルスＰ２を受けてオフとなることによって、オペアンプ(54)の出力電圧ＲＡＭＰ−ＯＵＴ１は、前記電圧値から同図(ａ)に示す入力ランプ電圧ＲＡＭＰ−ＩＮに追従して徐々に上昇する。
【００８８】
入力ランプ電圧ＲＡＭＰ−ＩＮが再び立ち下がる帰線期間には、上述の帰線期間と同様に、第１スイッチング素子ＳＷ１がオフになると共に第２スイッチング素子ＳＷ２がオンとなることによって、オペアンプ(54)の出力電圧ＲＡＭＰ−ＯＵＴ１は、両スイッチング素子ＳＷ１、ＳＷ２の切り替わり時点での電圧値に維持され、帰線期間の経過後には、第１スイッチング素子ＳＷ１がオンになると共に第２スイッチングＳＷ２がオフとなることによって、オペアンプ(54)の出力電圧ＲＡＭＰ−ＯＵＴ１は、前記電圧値から入力ランプ電圧ＲＡＭＰ−ＩＮに追従して徐々に上昇する。
【００８９】
その後、同図(ｂ)の如く第３スイッチング素子ＳＷ３がハイの走査電圧ＳＣＡＮ１を受けてオンとなることによって、オペアンプ(54)の出力電圧ＲＡＭＰ−ＯＵＴ１は電源電圧Ｖｓと同電圧に戻る。
【００９０】
上述の如く第１〜第３スイッチング素子ＳＷ１〜ＳＷ３がオン／オフ制御されることによって、同図(ｄ)の如く電源電圧値Ｖｓから入力ランプ電圧ＲＡＭＰ−ＩＮに追従して徐々に上昇し、第３スイッチング素子ＳＷ３がオンに設定された時点で電源電圧値Ｖｓに戻る変化を繰り返す新たなランプ電圧ＲＡＭＰ−ＯＵＴ１がオペアンプ(54)から出力されることになる。
【００９１】
第２水平ライン（走査電圧ＳＣＡＮ２に対応）から最終ラインに接続された各電圧発生回路部(50)においても、上述の第１電圧発生回路部(50)と同様に、電源電圧値Ｖｓから入力ランプ電圧ＲＡＭＰ−ＩＮに追従して徐々に上昇し、第３スイッチング素子ＳＷ３がオンに設定された時点で電源電圧値Ｖｓに戻る変化を繰り返す新たなランプ電圧がオペアンプ(54)から出力される。ここで、上述の如く各第３スイッチング素子ＳＷ３のオン期間が１水平走査線期間１Ｈずつずれることによって、各電圧発生回路部(50)のオペアンプ(54)から出力されるランプ電圧は、同図(ｄ)の如く１水平走査線期間１Ｈずつ位相がずれることになる。
【００９２】
本実施形態の有機ＥＬ表示装置においては、図３(ｄ)に示す如く１フレーム期間に亘ってローからハイに変化する緩やかな傾斜を有するランプ電圧が各水平ラインに供給されるので、１フレーム期間の殆どを発光期間とすることが出来る。
【００９３】
又、全ての水平ラインについての走査は、１フレーム期間の殆どを費やして行なうことが出来るので、走査速度は遅いものであってもよい。
【００９４】
更に、画素毎の発光時刻が分散するため、表示パネル内の電源ラインの電圧降下の影響が軽減されることになる。
【００９５】
又、本実施形態の有機ＥＬ表示装置においては、カウンター(８)及びＤ／Ａコンバーター(９)が装置本体に配備されるが、水平ライン毎にＤ／Ａコンバータ及び遅延回路を配備する必要や水平ライン毎にローパスフィルターを配備する必要はなく、表示装置全体として回路構成が簡単になる。又、ランプ電圧発生回路(５)の各電圧発生回路部(50)は、ローパスフィルターを具えていないので、後段の画素を構成する回路に影響を及ぼすことはない。
【００９６】
尚、上記実施の形態においては、図３(ｄ)に示す如く、ランプ電圧の位相を水平ライン毎に１水平走査線期間１Ｈずつずらしているが、図５(ｄ)に示す如く、例えば、３本の水平ライン毎に３本の水平ラインについての走査にかかる時間ずつずらすことも可能である。ランプ電圧の位相を３本の水平ライン毎にずらす構成においては、ランプ電圧発生回路は、電圧入力端子に対し、１画面を構成する水平ライン数の１／３倍の複数の電圧発生回路部を並列に接続して構成される。該ランプ電圧発生回路では、図５(ｂ)に示す走査電圧に基づいて、同図(ｃ)に示す如くハイの期間が３本の水平ラインについての走査にかかる時間ずつずれたスイッチングパルスが作成され、各第３スイッチング素子ＳＷ３に供給される。
【００９７】
＜＜第２実施形態＞＞
次に、本発明を有機ＥＬ表示装置に実施した第２実施形態につき、図面に沿って具体的に説明する。
【００９８】
（図６：全体構成ブロック図）
図６は、本発明の第２実施形態に係る有機ＥＬ表示装置の全体的構成を示すブロック図である。図６において、図１と同様の部分には、同一の符号を付して説明を省略する。有機ＥＬディスプレイ(21)は、図６に示す如く、複数の画素をマトリクス状に配列して構成される表示パネル(24)に、走査ドライバー(２)、データドライバー(３)及びランプ電圧発生回路(25)を接続して構成されている。尚、図６には図示を省略しているが、有機ＥＬディスプレイ(21)は更にセットアップ電圧制御回路(57)が具えられている（図７参照）。
【００９９】
第１実施形態におけるものと同様、カウンター(８)から得られるカウント値は、Ｄ／Ａコンバーター(９)に供給されて、該カウント値に基づき図８(ａ)に示す如く鋸歯状波で変動するランプ電圧ＲＡＭＰ−ＩＮが生成され、有機ＥＬディスプレイ(21)のランプ電圧発生回路(25)へ供給される。ランプ電圧ＲＡＭＰ−ＩＮを出力する機能を有する電圧出力回路は、主としてタイミング信号発生回路(７)、カウンター（８）及びＤ／Ａコンバーターから構成される。
【０１００】
更に、タイミング信号発生回路(７)から得られる第１スイッチングパルスＰ１、第２スイッチングパルスＰ２がランプ電圧発生回路(25)へ供給される。
【０１０１】
ランプ電圧発生回路(25)は、１画面を構成する複数本の水平ラインについてのランプ電圧（図７及び図８における、ＲＡＭＰ−ＯＵＴ１、ＲＡＭＰ−ＯＵＴ２、・・・）を生成するものである。ランプ電圧発生回路(25)には、セットアップ電圧制御回路(57)（図７参照）からのオン／オフ制御信号（ＳＣＡＮ−ＩＮ１、ＳＣＡＮ−ＩＮ２、・・・）が入力され、後述の如く該信号と前記スイッチングパルスＰ１、Ｐ２とに基づいてスイッチング動作が実行される。また、セットアップ電圧制御回路(57)は、走査ドライバー(２)からの走査電圧ＳＣＡＮ１、ＳＣＡＮ２、・・・の夫々に基づいてランプ電圧発生回路(25)に供給するオン／オフ制御信号ＳＣＡＮ−ＩＮ１、ＳＣＡＮ−ＩＮ２、・・・を夫々生成する。
【０１０２】
例えば、オン／オフ制御信号ＳＣＡＮ−ＩＮ１は、図８（ｂ）及び（ｃ）に示す如く、立上りが走査電圧ＳＣＡＮ１の立上りと同じであり、また走査電圧ＳＡＣＮ１の立下りより所定期間遅れて信号ＳＣＡＮ−ＩＮ１は立下がる。詳しくは後述するが、これによって、図８(ａ)に示すランプ電圧ＲＡＭＰ−ＩＮから同図(ｆ)に示す如く互いに位相のずれた複数のランプ電圧が生成され、各ランプ電圧が各水平ラインの各画素に供給される。
【０１０３】
尚、図６に示す各回路、各ドライバー及び有機ＥＬディスプレイには電源回路(図示省略)が接続されている。
【０１０４】
（図１０：画素の説明）
表示パネル(24)は、図１０に示す回路構成の画素(48)をマトリクス状に配列して構成されている。図１０は、第１〜第３水平ライン（ＳＣＡＮ１〜３に対応）における画素(48)を示したものである。
【０１０５】
各画素(48)は、電力の供給を受けて発光する表示素子としての有機ＥＬ素子(40)と、ゲートにデータ電圧とランプ電圧発生回路(25)から供給されるランプ電圧との和に応じた電圧を印加することによって有機ＥＬ素子(40)に対する通電を制御する駆動用トランジスタＴＲ３と、走査ドライバー（２）からの走査電圧（ＳＣＡＮ１、ＳＣＡＮ２、ＳＣＡＮ３、・・・の何れか）がゲートに印加されて導通状態となる書込み素子としての書込み用トランジスタＴＲ１と、書込み用トランジスタＴＲ１が導通状態となることによってデータドライバー（３）からのデータ電圧（ＤＡＴＡ）が印加される容量素子Ｃと、ゲートにランプ電圧発生回路(25)から供給されるランプ電圧（ＲＡＭＰ−ＯＵＴ１、ＲＡＭＰ−ＯＵＴ２、ＲＡＭＰ−ＯＵＴ３、・・・の何れか）を印加することによって動作し、前記駆動用トランジスタＴＲ３をオフとする遮断用トランジスタＴＲ４とを具えている。
【０１０６】
図１０における各画素(48)は、同様のものであるため、図中一番上に配置されている第１水平ライン（走査電圧ＳＣＡＮ１に対応）の画素(48)のみに着目して、詳細に説明する。有機ＥＬ素子(40)の一端には高電位の電源電圧ＶＤＤが印加されており、他端は駆動用トランジスタＴＲ３のドレインに接続されている。書込み用トランジスタＴＲ１の一方の電極(例えばソース)には前記データドライバー（３）が接続され、書込み用トランジスタＴＲ１の他方の電極(例えばドレイン)は、容量素子Ｃの一端に接続されると共に、駆動用トランジスタＴＲ３のゲート及び遮断用トランジスタＴＲ４のドレインに共通接続されている。
【０１０７】
遮断用トランジスタＴＲ４のゲート及び容量素子Ｃの他端には、前記ランプ電圧発生回路(25)の出力端子が接続され、ランプ電圧ＲＡＭＰ−ＯＵＴ１が与えられる。また、遮断用トランジスタＴＲ４のソース及び駆動用トランジスタＴＲ３のソースには、低電位の基準電圧Ｖｓｓが与えられる。書込み用トランジスタＴＲ１のゲートには、走査ドライバー（２）から走査電圧ＳＣＡＮ１が与えられる。
【０１０８】
上記有機ＥＬ表示装置においては、各水平ラインについて、各画素(48)を構成する書込み用トランジスタＴＲ１に走査ドライバー（２）からの走査電圧ＳＣＡＮ１等が印加されて、対応する書込み用トランジスタＴＲ１が導通状態となり、これによって、各容量素子Ｃには、データドライバー（３）からのデータ電圧が印加され、該電圧が電荷として蓄積される。各容量素子Ｃは、これらデータ電圧を保持する電圧保持手段としての機能を有する。
【０１０９】
また、各書込み用トランジスタＴＲ１が導通状態となっている時点では、その書込み用トランジスタＴＲ１を具える画素(48)の駆動用トランジスタＴＲ３は、オンしないようになっている。導通状態となっていた書込み用トランジスタＴＲ１がオフに切り替わると、容量素子Ｃの出力電圧と該切り替わり時点からのランプ電圧（ＲＡＭＰ−ＯＵＴ１等）の変動電圧との和が、基準電圧Ｖｓｓを基準として駆動用トランジスタＴＲ３のゲートに印加される。そして、その和の電圧が駆動用トランジスタＴＲ３のゲート−ソース間のスレッショルドレベルＶｔｈを超えると、駆動用トランジスタＴＲ３が導通して、電源電圧ＶＤＤから有機ＥＬ素子(40)への電力の供給が行われ、有機ＥＬ素子(40)が発光することになる。
【０１１０】
また、基準電圧Ｖｓｓを基準としたランプ電圧（ＲＡＭＰ−ＯＵＴ１等）が、遮断用トランジスタＴＲ４のゲート−ソース間のスレッショルドレベルＶｔｈを超えると、遮断用トランジスタＴＲ４が導通する。このとき、駆動用トランジスタＴＲ３は強制的にオフとなるため、有機ＥＬ素子(40)は発光しない。
【０１１１】
ここで、一対となる駆動用トランジスタＴＲ３と遮断用トランジスタＴＲ４とは、同一画素内に存在して互いに近接しており、然も同一の製造プロセスによって同時に形成されている。従って、特性のバラツキは同様に生ずることとなり、例えば、駆動用トランジスタＴＲ３と遮断用トランジスタＴＲ４の双方のゲート−ソース間のスレッショルドレベルＶｔｈは、略等しくなる。
【０１１２】
そして、今、ランプ電圧が単調増加することで、先に駆動用トランジスタＴＲ３がオンして、後から遮断用トランジスタＴＲ４がオンするとして考える。そうすると、そのバラツキによって駆動用トランジスタＴＲ３がオンすることにより有機ＥＬ素子(40)が発光する時点がずれたとしても、その後に遮断用トランジスタＴＲ４が駆動用トランジスタＴＲ３をオフとすることにより有機ＥＬ素子(40)の発光が停止する時点も同じだけ同じ方向にずれることになる。この結果、駆動用トランジスタＴＲ３が有機ＥＬ素子(40)を発光させてから遮断用トランジスタＴＲ４のオンにより有機ＥＬ素子(40)が発光停止するまでの時間は、両トランジスＴＲ３及びＴＲ４の特性のバラツキに拘わらず、データ電圧に応じた時間となる。
【０１１３】
このように構成することで、駆動用トランジスタＴＲ３は、データ電圧の大きさに比例する期間だけオンとなり、有機ＥＬ素子(40)への通電がオンとなる。つまり、各画素(48)の有機ＥＬ素子(40)は、各画素(48)に対するデータ電圧の大きさに比例する期間だけ発光することになる。
【０１１４】
上述の如く、この画素(48)においては、第１実施形態における画素(42)が具えているコンパレータ(43)が不要である（図４参照）。このコンパレータは、比較的大きな消費電力を必要とするものであり、回路規模も大きい。従って、本実施形態における表示パネル(24)は、第１実施形態における表示パネル（４）に比べて、低消費電力及び小回路規模を実現できる。
【０１１５】
一方、ランプ電圧発生回路(25)に代えて図２に示すようなランプ電圧発生回路(5)を用い、上述の画素(48)を駆動したと仮定すると、次のような不都合が生じる場合がある。例えば、電源電圧ＶＤＤを５Ｖ、基準電圧Ｖｓｓを０Ｖ、スレッショルドレベルＶｔｈを１Ｖとすると、有機ＥＬ素子(40)を最大限に（最も長く）発光させるためには、各画素(48)の書込み用トランジスタＴＲ１が導通状態となった時に、容量素子Ｃには１Ｖのデータ電圧が印加される必要がある。即ち、データドライバー（３）の供給するデータ電圧の幅は、例えば、―２Ｖ〜１Ｖというように設定しなくてはならない。このことは、データドライバー（３）の出力するデータ電圧に制約を与えてしまい、有機ＥＬディスプレイの設計上、不都合が生じることがある。
【０１１６】
（図７、図８：動作の説明）
そこで、本実施形態のランプ電圧発生回路(25)は、図７に示す構成としている。図７は、ランプ電圧発生回路(25)とセットアップ電圧制御回路(57)を表している。図７において、図２と同一の部分には同一の符号を付して説明を省略する。
【０１１７】
図７における電圧発生回路部(50)は、図２におけるものと同様である。但し、各電源供給線路(56)には、セットアップ電圧制御回路(57)が出力する電源電圧Ｖ１が印加される。
【０１１８】
セットアップ電圧制御回路(57)は、走査ドライバー（２）からの走査電圧ＳＣＡＮ１、ＳＣＡＮ２、ＳＣＡＮ３、・・・の夫々に基づいて、夫々の第３スイッチング素子ＳＷ３にオン／オフ制御信号ＳＣＡＮ−ＩＮ１、ＳＣＡＮ−ＩＮ２、ＳＣＡＮ−ＩＮ３、・・・を供給する。例えば、オン／オフ制御信号ＳＣＡＮ−ＩＮ１は、図８（ｂ）及び（ｃ）に示す如く、立上りが走査電圧ＳＣＡＮ１の立上りと同じであり、また走査電圧ＳＡＣＮ１の立下りより所定期間遅れて信号ＳＣＡＮ−ＩＮ１は立下がる。
【０１１９】
従って、走査ドライバー(２)からランプ電圧発生回路(25)の複数の第３スイッチング素子ＳＷ３には、図８(ｃ)に示す如くハイの期間が１水平走査線期間１Ｈずつずれたオン／オフ制御信号ＳＣＡＮ−ＩＮ１、ＳＣＡＮ−ＩＮ２、ＳＣＡＮ−ＩＮ３、・・・が供給され、各第３スイッチング素子ＳＷ３は、対応するオン／オフ制御信号がハイの期間にオンとなる。これにより、各第３スイッチング素子ＳＷ３のオン期間は、１水平走査線期間１Ｈずつずれることになる。
【０１２０】
又、Ｄ／Ａコンバーター(９)からランプ電圧発生回路(25)には、同図(ａ)に示す如く１水平走査線期間１Ｈの整数倍の周期ｎＨで帰線期間に立ち下がるランプ電圧ＲＡＭＰ−ＩＮが供給される。
【０１２１】
又、タイミング信号発生回路(７)から第１スイッチング素子ＳＷ１には、同図(ｄ)に示す如く前記ランプ電圧ＲＡＭＰ−ＩＮが立ち下がる帰線期間にローとなる一方、該帰線期間以外の期間にはハイとなる第１スイッチングパルスＰ１が供給され、第１スイッチング素子ＳＷ１は、該スイッチングパルスＰ１がハイの期間にオンとなる。これに対し、第２スイッチング素子ＳＷ２には、前記ランプ電圧ＲＡＭＰ−ＩＮが立ち下がる帰線期間にハイとなる一方、該帰線期間以外の期間にはローとなる第２スイッチングパルスＰ２が供給され、第２スイッチング素子ＳＷ２は、該スイッチングパルスＰ２がハイの期間にオンとなる。
【０１２２】
（図９：図８の拡大図）
図９は、図８において走査電圧ＳＣＡＮ１がハイとなっている部分を拡大したものである。尚、走査電圧ＳＣＡＮ２等がハイとなっている部分も拡大すれば図９と同様になる。
【０１２３】
第１水平ラインに接続された第１の電圧発生回路部(50)においては、タイミングＴ１にて、走査電圧ＳＣＡＮ１がローからハイに立ち上がり、同時に第１水平ラインに対応する第３スイッチング素子のオン／オフ制御信号ＳＣＡＮ−ＩＮ１もローからハイに立ち上がる。このときのスイッチングパルスＰ１、スイッチングパルスＰ２は、図８（ｄ）及び図９（ｄ）に示す如く、夫々ハイ、ローとなっており、これを受けて第１スイッチング素子ＳＷ１、第２スイッチング素子ＳＷ２は、夫々オン、オフとなっている。また、このときの電源電圧Ｖ１は、図８（ｅ）及び図９（ｅ）に示す如く、第１電源電圧Ｖｓとなっている。尚、スイッチングパルスＰ１及びスイッチングパルスＰ２が、夫々ハイ及びローとなっている状態は、この後も継続され、後述するタイミングＴ５においても同様である。
【０１２４】
そうすると、図８（ｃ）及び図９（ｃ）に示す如く、第３スイッチング素子ＳＷ３がハイのオン／オフ制御信号ＳＣＡＮ−ＩＮ１を受けてオンとなることによって、電圧発生回路部(50)の容量素子Ｃの出力側に第１電源電圧Ｖｓが印加され、該電圧が電荷として蓄積される。このとき、オペアンプ(54)の出力電圧ＲＡＭＰ−ＯＵＴ１は、図８（ｆ）及び図９(ｆ)の如く第１電源電圧Ｖｓと同電圧となる。
【０１２５】
タイミングＴ２においては、走査電圧ＳＣＡＮ１がハイからローに立ち下がるが、第３スイッチング素子ＳＷ３のオン／オフ制御信号ＳＣＡＮ−ＩＮ１は、ハイのまま維持され、電源電圧Ｖ１も第１電圧電圧Ｖｓのまま維持される。従って、オペアンプ(54)の出力電圧ＲＡＭＰ−ＯＵＴ１は、依然として第１電源電圧Ｖｓと同電圧である。また、このタイミングにおける第１水平ラインの画素(48)の容量素子Ｃの出力電圧は、データ電圧（ＤＡＴＡ）そのものとなる。
【０１２６】
タイミングＴ３では、図９（ｅ）に示す如く、オン／オフ制御信号ＳＣＡＮ−ＩＮ１がハイの状態において、セットアップ電圧制御回路(57)が電源電圧Ｖ１を第１電源電圧Ｖｓから第２電源電圧Ｖｃに切り替えて出力する。そうすると、オペアンプ(54)の出力電圧ＲＡＭＰ−ＯＵＴ１も、第１電源電圧Ｖｓから第２電源電圧Ｖｃに切り替わる。このタイミングにおいて、走査電圧ＳＣＡＮ１はローとなっているのであるから、第１水平ラインの画素(48)の容量素子Ｃの出力電圧は、第２電源電圧Ｖｃと第１電源電圧Ｖｓとの差電圧（Ｖｃ−Ｖｓ）に前記データ電圧が加わった電圧となる。
【０１２７】
タイミングＴ４では、図９（ｃ）及び（ｅ）に示す如く、電源電圧Ｖ１が第２電源電圧Ｖｃに維持されたままで、オン／オフ制御信号ＳＣＡＮ−ＩＮ１がハイからローに切り替わる。そうすると、その後は、オペアンプ(54)の出力電圧ＲＡＭＰ−ＯＵＴ１は、同図(ｆ)の如く第２電源電圧値Ｖｃから、電圧発生回路部(50)の容量素子Ｃの入力側に印加されている図８(ａ)及び図９ (ａ)に示す入力ランプ電圧ＲＡＭＰ−ＩＮに追従して徐々に上昇する。
【０１２８】
タイミングＴ５では、図９（ｅ）に示す如く、セットアップ電圧制御回路(57)が電源電圧Ｖ１を第２電源電圧Ｖｃから第１電源電圧Ｖｓに切り替えて出力する。次回、セットアップ電圧制御回路(57)が、電源電圧Ｖ１を再び第２電源電圧Ｖｃに切り替えるのは、図８に示す如く、走査電圧ＳＣＡＮ２がハイからローに切り替わった後で、オン／オフ制御信号ＳＣＡＮ−ＩＮ２がハイとなっているタイミングである。
【０１２９】
（図８：全体の動作説明に戻る）
入力ランプ電圧ＲＡＭＰ−ＩＮが立ち下がる帰線期間には、図８ (ｄ)の如く第１スイッチング素子ＳＷ１がローのスイッチングパルスＰ１を受けてオフになると共に第２スイッチングＳＷ２がハイのスイッチングパルスＰ２を受けてオンとなることによって、オペアンプ(54)の出力電圧ＲＡＭＰ−ＯＵＴ１は、同図(ｆ)の如く、入力ランプ電圧ＲＡＭＰ−ＩＮに拘わらず、両スイッチング素子ＳＷ１、ＳＷ２の切り替わり時点での電圧値に維持される。
【０１３０】
前記帰線期間の経過後には、同図(ｄ)の如く第１スイッチング素子ＳＷ１がハイのスイッチングパルスＰ１を受けてオンになると共に第２スイッチング素子ＳＷ２がローのスイッチングパルスＰ２を受けてオフとなることによって、オペアンプ(54)の出力電圧ＲＡＭＰ−ＯＵＴ１は、前記電圧値から同図(ａ)に示す入力ランプ電圧ＲＡＭＰ−ＩＮに追従して徐々に上昇する。
【０１３１】
入力ランプ電圧ＲＡＭＰ−ＩＮが再び立ち下がる帰線期間には、上述の帰線期間と同様に、第１スイッチング素子ＳＷ１がオフになると共に第２スイッチング素子ＳＷ２がオンとなることによって、オペアンプ(54)の出力電圧ＲＡＭＰ−ＯＵＴ１は、両スイッチング素子ＳＷ１、ＳＷ２の切り替わり時点での電圧値に維持され、帰線期間の経過後には、第１スイッチング素子ＳＷ１がオンになると共に第２スイッチングＳＷ２がオフとなることによって、オペアンプ(54)の出力電圧ＲＡＭＰ−ＯＵＴ１は、前記電圧値から入力ランプ電圧ＲＡＭＰ−ＩＮに追従して徐々に上昇する。
【０１３２】
その後、同図(ｃ)の如く第３スイッチング素子ＳＷ３がハイのオン／オフ制御信号ＳＣＡＮ−ＩＮ１を受けてオンとなることによって、オペアンプ(54)の出力電圧ＲＡＭＰ−ＯＵＴ１は電源電圧Ｖ１と同電圧に戻る。このときの、電源電圧Ｖ１は、第１電源電圧Ｖｓとなっている。
【０１３３】
上述の如く第１〜第３スイッチング素子ＳＷ１〜ＳＷ３がオン／オフ制御されることによって、同図(ｆ)の如く電源電圧値Ｖ１（第２電源電圧値Ｖｃ）から入力ランプ電圧ＲＡＭＰ−ＩＮに追従して徐々に上昇し、第３スイッチング素子ＳＷ３がオンに設定された時点で電源電圧値Ｖ１（第１電源電圧値Ｖｓ）に戻る変化を繰り返す新たなランプ電圧ＲＡＭＰ−ＯＵＴ１がオペアンプ(54)から出力されることになる。
【０１３４】
第２水平ライン（走査電圧ＳＣＡＮ２に対応）から最終ラインに接続された各電圧発生回路部(50)においても、上述の第１電圧発生回路部(50)と同様に、電源電圧値Ｖ１（第２電源電圧値Ｖｃ）から入力ランプ電圧ＲＡＭＰ−ＩＮに追従して徐々に上昇し、第３スイッチング素子ＳＷ３がオンに設定された時点で電源電圧値Ｖ１（第１電源電圧値Ｖｓ）に戻る変化を繰り返す新たなランプ電圧がオペアンプ(54)から出力される。ここで、上述の如く各第３スイッチング素子ＳＷ３のオン期間が１水平走査線期間１Ｈずつずれることによって、各電圧発生回路部(50)のオペアンプ(54)から出力されるランプ電圧は、同図(ｆ)の如く１水平走査線期間１Ｈずつ位相がずれることになる。
【０１３５】
本実施形態の有機ＥＬ表示装置においては、図８(ｆ)に示す如く１フレーム期間に亘ってローからハイに変化する緩やかな傾斜を有するランプ電圧が各水平ラインに供給されるので、１フレーム期間の殆どを発光期間とすることが出来る。
【０１３６】
又、全ての水平ラインについての走査は、１フレーム期間の殆どを費やして行なうことが出来るので、走査速度は遅いものであってもよい。
【０１３７】
更に、画素毎の発光時刻が分散するため、表示パネル内の電源ラインの電圧降下の影響が軽減されることになる。
【０１３８】
又、本実施形態の有機ＥＬ表示装置においては、カウンター(８)及びＤ／Ａコンバーター(９)が装置本体に配備されるが、水平ライン毎にＤ／Ａコンバータ及び遅延回路を配備する必要や水平ライン毎にローパスフィルターを配備する必要はなく、表示装置全体として回路構成が簡単になる。又、ランプ電圧発生回路(25)の各電圧発生回路部(50)は、ローパスフィルターを具えていないので、後段の画素を構成する回路に影響を及ぼすことはない。
【０１３９】
また、第１水平ラインの走査電圧ＳＣＡＮ１がハイとなることで、対応する書込み用トランジスタＴＲ１が導通状態にあるときに、セットアップ電圧供給回路(57)は、第１水平ラインに接続される電圧発生回路部(50)の第３スイッチング素子ＳＷ３をオンとし、且つ電源電圧Ｖ１として第１電源電圧Ｖｓを出力する（図９におけるタイミングＴ１〜Ｔ２参照）。 そして、ハイとなっていた走査電圧ＳＣＡＮ１がローに切り替わることで、導通状態となっていた書込み用トランジスタＴＲ１が非導通状態に切り替わった後も、前記第３スイッチング素子ＳＷ３のオン／オフ制御信号ＳＣＡＮ−ＩＮ１を所定の期間（図９におけるタイミングＴ２〜Ｔ４の期間）、ハイに維持することで、前記第３スイッチング素子ＳＷ３のオンを維持する。
【０１４０】
更に、セットアップ電圧供給回路(57)は、その所定の期間に電源電圧Ｖ１を第１電源電圧Ｖｓから第２電源電圧Ｖｃに切り替えて出力する（図９におけるタイミングＴ３参照）。この時、走査電圧ＳＣＡＮ１はローとなっているため、第１水平ラインの画素(48)の容量素子Ｃの出力電圧（駆動用トランジスタＴＲ３のゲート電圧）は、第２電源電圧Ｖｃと第１電源電圧Ｖｓとの差電圧（Ｖｃ−Ｖｓ）に前記データ電圧が加わった電圧となる。
【０１４１】
その後、オン／オフ制御信号ＳＣＡＮ−ＩＮ１がオフに切り替わった後は、電圧発生回路部(50)に容量素子Ｃの入力側に印加される入力ランプ電圧ＲＡＭＰ−ＩＮの上昇に追従して、ランプ電圧ＲＡＭＰ−ＯＵＴ１は上昇する。そして、その上昇分の電圧と、前記差電圧（Ｖｃ−Ｖｓ）に前記データ電圧が加わった電圧の和が、駆動用トランジスタＴＲ３のゲート−ソース間のスレッショルドレベルＶｔｈを超えると、駆動用トランジスタＴＲ３は、有機ＥＬ素子(40)への通電を開始し、更にランプ電圧ＲＡＭＰ−ＯＵＴ１が上昇して該ランプ電圧ＲＡＭＰ−ＯＵＴ１が遮断用トランジスタＴＲ４のゲート−ソース間のスレッショルドレベルＶｔｈを超えると、有機ＥＬ素子(40)への通電が停止する。このように、駆動用トランジスタＴＲ３は、データ電圧と、書込み用トランジスタＴＲ１が非導通状態にある時におけるランプ電圧ＲＡＭＰ−ＯＵＴ１の上昇分（変動分）の電圧とに応じて、有機ＥＬ素子(40)に電力を供給する。
【０１４２】
従って、データドライバー（３）の供給するデータ電圧の幅を、大きな自由度を持って設定することができる。例えば、電源電圧ＶＤＤを５Ｖ、基準電圧Ｖｓｓを０Ｖ、スレッショルドレベルＶｔｈを１Ｖとすると（図１０参照）、有機ＥＬ素子(40)を最大限に（最も長く）発光させるためには、図９のタイミングＴ４において、その画素(48)の容量素子Ｃの出力電圧（即ち、駆動用トランジスタＴＲ３のゲート電圧）が、１Ｖとなっている必要がある。
【０１４３】
そして、仮にデータドライバー（３）が供給できるデータ電圧の幅が、−５Ｖ〜−１Ｖであるときは、前記差電圧（Ｖｃ−Ｖｓ）を２Ｖとすればよい。有機ＥＬ素子(40)を最大限に（最も長く）発光させたい画素(48)に対しては、データドライバー（３）がデータ電圧として−１Ｖを出力すれば、タイミングＴ４において、その画素(48)の容量素子Ｃの出力電圧（即ち、駆動用トランジスタＴＲ３のゲート電圧）が、１Ｖとなるからである。
【０１４４】
また、セットアップ電圧制御回路(57)に外部から信号を与える等することにより、前記差電圧（Ｖｃ−Ｖｓ）を、調整可能なようにしておくとよい。前記スレッショルドレベルＶｔｈは、表示パネル(24)を生産するごとに（生産ロットごとに）ばらつくのが通常であり、そのばらつきに対応するためである。これによって、データドライバー（３）の供給するデータ電圧の幅を、より自由度を持たせて設定が可能となるとともに、表示パネル(24)の表示品位も向上する。勿論、第１電源電圧Ｖｓ、第２電源電圧Ｖｃの一方を調整することによって、上記ばらつきに対応するようにしてもよい。
【０１４５】
また、本実施形態において、図６及び図７におけるランプ電圧発生回路(25)及びセットアップ電圧制御回路（57）を、夫々図１１におけるランプ電圧発生回路(26)及びセットアップ電圧制御回路（58）に置換してもよい。図１１において、図７と同一の部分には同一の符号を付して説明を省略する。図１１におけるランプ電圧発生回路(26)は、入力端子(51)に対し、１画面を構成する水平ライン数と一致する複数の電圧発生回路部(60)を並列に接続して構成されている。
【０１４６】
この電圧発生回路部(60)においては、図７における第３スイッチング素子ＳＷ３が第３スイッチング素子ＳＷαに置換されている。図１１における複数の電圧発生回路部(60)は、全て同様のものであるため、図中一番上に配置されている第１水平ライン（ランプ電圧ＲＡＭＰ−ＯＵＴ１に対応）の電圧発生回路部(60)のみに着目して説明する。
【０１４７】
第３スイッチング素子ＳＷαは、２つのスイッチＳＷ３ａ及びＳＷ３ｂから構成されている。スイッチＳＷ３ａ及びＳＷ３ｂは、夫々セットアップ電圧制御回路(58)からのオン／オフ制御信号ＳＣＡＮ−ＩＮ１Ａ及びＳＣＡＮ−ＩＮ１Ｂによってオン／オフ制御され、それらの信号がハイの時に夫々オンとなる。スイッチＳＷ３ａとＳＷ３ｂの何れか一方がオンの時に第３スイッチング素子ＳＷαはオンであり、スイッチＳＷ３ａとＳＷ３ｂの双方がオフの時に第３スイッチング素子ＳＷαはオフであるといえる。スイッチＳＷ３ａ及びＳＷ３ｂの一方の端子には、電源供給線路(56)を介して夫々電源電圧Ｖｓ及び電源電圧Ｖｃ（夫々の電源回路は不図示）が印加されており、スイッチＳＷ３ａ及びＳＷ３ｂの他方の端子は、電圧発生回路部(60)の容量素子Ｃと第１スイッチング素子ＳＷ１の一方の端子との接続点に共通接続されている。
【０１４８】
セットアップ電圧制御回路(58)は、走査ドライバー（２）からの走査電圧ＳＣＡＮ１、ＳＣＡＮ２、ＳＣＡＮ３、・・・の夫々に基づいて、夫々の第３スイッチング素子ＳＷαにオン／オフ制御信号を供給する。具体的には、図１１に示す如く第１水平ラインに対応する第３スイッチング素子ＳＷαを構成するスイッチＳＷ３ａには信号ＳＣＡＮ−ＩＮ１Ａを供給し、同素子ＳＷαを構成するスイッチＳＷ３ｂには信号ＳＣＡＮ−ＩＮ１Ｂを供給する（第２水平ライン、第３水平ライン、・・・も同様である）。
【０１４９】
信号ＳＣＡＮ−ＩＮ１Ａは、図１２（ｂ）及び（ｃ）に示す如く走査電圧ＳＣＡＮ１の立ち上がりに同期してハイに立ち上がり、走査電圧ＳＣＡＮ１の立ち下がりに同期してローに立ち下がる。信号ＳＣＡＮ−ＩＮ１Ｂは、信号ＳＣＡＮ−ＩＮ１Ａの立ち下がりに同期してハイに立ち上がり、走査電圧ＳＣＡＮ２の立ち上がり時点までにはローに立ち下がる。図１２において、走査電圧ＳＣＡＮ１等（同図（ｂ））に対するランプ電圧ＲＡＭＰ−ＩＮ（同図（ａ））、並びに第１スイッチングパルスＰ１及び第２スイッチングパルスＰ２（同図（ｄ））の関係は、図８におけるものと同様である。
【０１５０】
このように第２実施形態を変形しても、図１２（ｅ）に示す如くランプ電圧発生回路(26)が発生するランプ電圧ＲＡＭＰ−ＯＵＴ１等は、図８（ｆ）に示すランプ電圧発生回路(25)が発生するランプ電圧ＲＡＭＰ−ＯＵＴ１等と同様となるため、上述してきたような作用・効果が実現される。
【０１５１】
＜＜その他＞＞
尚、第２実施形態においても、図５を用いて説明した変形を採用することが可能である。即ち、ランプ電圧の位相を３本の水平ライン毎に３本の水平ラインについての走査にかかる時間ずつずらすことも可能である。ランプ電圧の位相を３本の水平ライン毎にずらす構成においては、ランプ電圧発生回路は、電圧入力端子に対し、１画面を構成する水平ライン数の１／３倍の複数の電圧発生回路部を並列に接続して構成される。このとき、セットアップ電圧制御回路では、走査ドライバーからの走査電圧に基づいて、ハイの期間が３本の水平ラインについての走査にかかる時間ずつずれたスイッチングパルスが作成され、該パルスが各第３スイッチング素子ＳＷ３に供給される。
【０１５２】
また、第２実施形態におけるランプ電圧発生回路(25)が出力するランプ電圧（ＲＡＭＰ−ＯＵＴ１等）を、第１実施形態における表示パネル（４）に与えるようにしても構わない。
【０１５３】
また、時間の経過につれ電圧が上昇するランプ電圧ＲＡＭＰ−ＩＮ（但し、帰線期間を除く）を例に挙げて、本発明の実施の形態を説明したが、勿論、時間の経過につれ電圧が下降するランプ電圧ＲＡＭＰ−ＩＮ（但し、帰線期間を除く）を採用してもよい。その場合は、適宜各回路は変更される（図９における駆動用トランジスタＴＲ３をＰチャンネル型に変更する等）。
【０１５４】
また、時間の経過につれ電圧が上昇するランプ電圧ＲＡＭＰ−ＩＮ（但し、帰線期間を除く）を採用した場合は、ランプ電圧ＲＡＭＰ−ＩＮの帰線期間においては、該ランプ電圧は立下がるが、時間の経過につれ電圧が下降するランプ電圧ＲＡＭＰ−ＩＮ（但し、帰線期間を除く）を採用した場合は、ランプ電圧ＲＡＭＰ−ＩＮの帰線期間においては、該ランプ電圧は立上がることになるのは、当然である。
【０１５５】
また、図１０では、有機ＥＬ素子(40)の陰極が駆動用トランジスタＴＲ３のドレインに接続されている画素の回路構成を例示している。しかし、この画素(48)の回路構成は、説明の便宜のため図示した一例であり、これに限定されるものではない。例えば、有機ＥＬ素子(40)の特性や製造上の事情等から、有機ＥＬ素子(40)の陰極に基準電圧Ｖｓｓを直接与える必要がある場合は、図１０における駆動用トランジスタＴＲ３をＰチャンネル型に代える等の回路変更を施せばよい（勿論、それに伴って遮断用トランジスタＴＲ４等も変更される）。
【産業上の利用可能性】
【０１５６】
本発明に係るランプ電圧発生装置及びアクティブマトリクス駆動型表示装置によれば、簡単な回路構成で互いに位相のずれた複数のランプ電圧を生成することが出来る。
【図面の簡単な説明】
【０１５７】
【図１】本発明の第１実施形態に係る有機ＥＬ表示装置の構成を示すブロック図である。
【図２】図１におけるランプ電圧発生回路の構成を表わす回路図である。
【図３】図２におけるランプ電圧発生回路の動作を示す波形図である。
【図４】図１における表示パネルの画素の構成を表わす回路図である。
【図５】３本の水平ライン毎にランプ電圧の位相をずらすランプ電圧発生回路の動作を示す波形図である。
【図６】本発明の第２実施形態に係る有機ＥＬ表示装置の構成を示すブロック図である。
【図７】図６における有機ＥＬ表示装置を構成するセットアップ電圧制御回路とランプ電圧発生回路の構成を表わす回路図である。
【図８】図７におけるセットアップ電圧制御回路とランプ電圧発生回路の動作を示す波形図である。
【図９】図８における波形図の一部を拡大した図である。
【図１０】図６における表示パネルの画素の構成を表わす回路図である。
【図１１】図６における有機ＥＬ表示装置を構成するセットアップ電圧制御回路とランプ電圧発生回路の変形例を表わす回路図である。
【図１２】図１１におけるセットアップ電圧制御回路とランプ電圧発生回路の動作を示す波形図である。
【図１３】従来のアクティブマトリクス駆動型有機ＥＬディスプレイを構成する各画素の回路構成を示す図である。
【図１４】出願人の提案する従来の有機ＥＬ表示装置の構成を示すブロック図である。
【図１５】図１４の有機ＥＬ表示装置における画素の回路構成を示す図である。
【図１６】図１４における有機ＥＬ表示装置の動作を示す波形図である。
【図１７】出願人の提案する他の従来の有機ＥＬ表示装置の構成を示すブロック図である。
【図１８】図１７における有機ＥＬ表示装置の動作を示す波形図である。
【図１９】従来の有機ＥＬ表示装置における波形発生器の回路構成を示す図である。
【符号の説明】
【０１５８】
(１)、（21）  有機ＥＬディスプレイ
(２)  走査ドライバー
(３)  データドライバー
(４)、（24）  表示パネル
(５)、（25）  ランプ電圧発生回路
(50)  電圧発生回路部
(54)  オペアンプ
Ｃ  容量素子
ＳＷ１  第１スイッチング素子
ＳＷ２  第２スイッチング素子
ＳＷ３  第３スイッチング素子
ＴＲ１  書込み用トランジスタ
ＴＲ２、ＴＲ３  駆動用トランジスタ
ＴＲ４  遮断用トランジスタ
(６)  映像信号処理回路
(７)  タイミング信号発生回路
(８)  カウンター
(９)  Ｄ／Ａコンバーター
(43)  コンパレータ
(57)  セットアップ電圧制御回路
【図１】
2005130432.tif 000003
【図２】
2005130432.tif 000004
【図３】
2005130432.tif 000005
【図４】
2005130432.tif 000006
【図５】
2005130432.tif 000007
【図６】
2005130432.tif 000008
【図７】
2005130432.tif 000009
【図８】
2005130432.tif 000010
【図９】
2005130432.tif 000011
【図１０】
2005130432.tif 000012
【図１１】
2005130432.tif 000013
【図１２】
2005130432.tif 000014
【図１３】
2005130432.tif 000015
【図１４】
2005130432.tif 000016
【図１５】
2005130432.tif 000017
【図１６】
2005130432.tif 000018
【図１７】
2005130432.tif 000019
【図１８】
2005130432.tif 000020
【図１９】
2005130432.tif 000021