(57)【要約】【課題】  トランスのコアの振動を抑えて騒音を低減させるＰＤＰ駆動装置を提供する。【解決手段】  トランス(2)の一次巻線(2A)が放電維持パルス発生部(1)に接続され、二次巻線(2B)の一端が分離スイッチ(QS)と第二の初期化／走査パルス発生部(3Y)とを通しＰＤＰ(20)の走査電極(Y)に接続され、他端が第一の初期化／走査パルス発生部(3X)を通し維持電極(X)に接続される。バイパス部(4A)はバイパススイッチ(QB)と抵抗(R)との直列接続を含み、トランス(2)の二次巻線(2B)に並列に接続される。放電維持パルス発生部(1)では四つのスイッチ素子(Q1〜Q4)が二つずつ交互にオンオフし、トランス(2)の二次電圧(V2)を周期的に変動させる。初期化／アドレス期間では分離スイッチ(QS)がオフし、バイパススイッチ(QB)がオンするので、トランス(2)には二次電流が抵抗(R)を通し流れる。放電維持期間では分離スイッチ(QS)がオンし、バイパススイッチ(QB)がオフする。【選択図】        図2
2005301103.tif 000002
【特許請求の範囲】
【請求項１】
所定の直流電圧を一次パルス電圧へ変換するための放電維持パルス発生部；
前記一次パルス電圧を印加される一次巻線と、前記一次巻線に対する前記一次パルス電圧の印加により両端間に放電維持パルス電圧を発生させるための二次巻線と、を含むトランス；
前記トランスの前記二次巻線、及びＰＤＰの維持電極と走査電極に接続され、
所定の直流電圧を初期化パルス電圧と走査パルス電圧とへ変換し、
前記放電維持パルス電圧、前記初期化パルス電圧、及び前記走査パルス電圧を前記維持電極と前記走査電極との間に印加するための、
初期化／走査パルス発生部；
初期化期間とアドレス期間とで前記トランスを前記初期化／走査パルス発生部から分離するための分離スイッチ；
並びに、
少なくとも初期化期間とアドレス期間とで前記トランスの前記二次巻線を所定の負荷に接続するためのバイパス部；
を具備するＰＤＰ駆動装置。
【請求項２】
放電維持期間では前記トランスの前記二次巻線を前記負荷から分離するためのバイパススイッチ、を前記バイパス部が含む、請求項１記載のＰＤＰ駆動装置。
【請求項３】
前記バイパススイッチがワイドバンドギャップ半導体スイッチ素子を含む、請求項２記載のＰＤＰ駆動装置。
【請求項４】
前記バイパス部が前記負荷として抵抗を含む、請求項１記載のＰＤＰ駆動装置。
【請求項５】
前記バイパス部が整流平滑部を含み、前記整流平滑部が前記負荷への出力電圧を実質的に一定に維持する、請求項１記載のＰＤＰ駆動装置。
【請求項６】
前記整流平滑部の出力電圧を所定の目標電圧に変換するための直流変換器、を前記バイパス部が含む、請求項５記載のＰＤＰ駆動装置。
【請求項７】
前記整流平滑部の出力電圧に基づき前記一次パルス電圧についてフィードバック制御を行うための定電圧制御部、を前記バイパス部が含む、請求項５記載のＰＤＰ駆動装置。
【請求項８】
前記負荷に対し所定の目標電圧を印加するための直流変換器、を前記バイパス部が含む、請求項１記載のＰＤＰ駆動装置。
【請求項９】
内部に封入されたガスの放電により発光する放電セル；及び、
初期化パルス電圧、走査パルス電圧、及び放電維持パルス電圧を前記放電セルに対し印加するための維持電極と走査電極；
を含むプラズマディスプレイパネル（ＰＤＰ）；
外部電源からの交流電圧を所定の直流電圧へ変換するための電源部；並びに、
前記直流電圧を一次パルス電圧へ変換するための放電維持パルス発生部；
前記一次パルス電圧を印加される一次巻線と、前記一次巻線に対する前記一次パルス電圧の印加により両端間に前記放電維持パルス電圧を発生させるための二次巻線と、を含むトランス；
前記トランスの前記二次巻線、及び前記ＰＤＰの前記維持電極と前記走査電極に接続され、所定の直流電圧を前記初期化パルス電圧と前記走査パルス電圧とへ変換するための初期化／走査パルス発生部；
初期化期間とアドレス期間とで前記トランスを前記初期化／走査パルス発生部から分離するための分離スイッチ；及び、
少なくとも初期化期間とアドレス期間とで前記トランスの前記二次巻線を所定の負荷に接続するためのバイパス部；
を有するＰＤＰ駆動装置；
を具備するプラズマディスプレイ。
【請求項１０】
放電維持期間では前記トランスの前記二次巻線を前記負荷から分離するためのバイパススイッチ、を前記バイパス部が含む、請求項９記載のプラズマディスプレイ。
【請求項１１】
前記バイパススイッチがワイドバンドギャップ半導体スイッチ素子を含む、請求項１０記載のプラズマディスプレイ。
【請求項１２】
前記バイパス部が前記負荷として抵抗を含む、請求項９記載のプラズマディスプレイ。
【請求項１３】
前記バイパス部が整流平滑部を含み、前記整流平滑部が前記負荷への出力電圧を実質的に一定に維持する、請求項９記載のプラズマディスプレイ。
【請求項１４】
前記整流平滑部の出力電圧を所定の目標電圧に変換するための直流変換器、を前記バイパス部が含む、請求項１３記載のプラズマディスプレイ。
【請求項１５】
前記整流平滑部の出力電圧に基づき前記一次パルス電圧についてフィードバック制御を行うための定電圧制御部、を前記バイパス部が含む、請求項１３記載のプラズマディスプレイ。
【請求項１６】
前記負荷に対し所定の目標電圧を印加するための直流変換器、を前記バイパス部が含む、請求項９記載のプラズマディスプレイ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプラズマディスプレイパネル（ＰＤＰ）の駆動装置に関し、特にパルス発生部とＰＤＰとの間を絶縁するトランスを含む駆動装置に関する。
【背景技術】
【０００２】
プラズマディスプレイは、気体放電に伴う発光現象を利用した表示装置である。プラズマディスプレイの表示部分、すなわちプラズマディスプレイパネル（ＰＤＰ）は、大画面化、薄型化、及び広視野角の点で他の表示装置より有利である。ＰＤＰは、直流パルスで動作するＤＣ型と、交流パルスで動作するＡＣ型とに大別される。ＡＣ型ＰＤＰは特に、輝度が高く、かつ構造が簡素である。従って、ＡＣ型ＰＤＰは量産化と画素の精細化とに適し、広範に使用される。
【０００３】
図8は従来のプラズマディスプレイの構成を示すブロック図である（特願2003−367794参照)。このプラズマディスプレイは、力率改善（ＰＦＣ）コンバータ40、ＰＤＰ20、ＰＤＰ駆動装置、及び制御部30を有する。
ＰＦＣコンバータ40は外部の商用交流電源ACからの交流電力を直流電力へ変換する。ＰＦＣコンバータ40はそのとき、商用交流電源ACからの入力について力率を実質的に1と等しく保つ。
【０００４】
ＰＤＰ20はＡＣ型であり、三電極面放電型構造を有する（例えば特許文献１参照）。ＰＤＰ20の背面基板上にはアドレス電極A1、A2、A3、…がパネルの縦方向に配置される。ＰＤＰ20の前面基板上には維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが交互に、かつパネルの横方向に配置される。維持電極X1、X2、X3、…は互いに接続され、電位が実質的に等しい。アドレス電極A1、A2、A3、…と走査電極Y1、Y2、Y3、…とは一本ずつ個別に電位を変化させ得る。
【０００５】
互いに隣り合う維持電極と走査電極との対（例えば維持電極X2と走査電極Y2との対）及びアドレス電極（例えばA2）の交差点P（図8に示される斜線部）には放電セルが設置される（例えば特許文献１参照）。放電セルの表面には、誘電体から成る層（誘電体層）、電極と誘電体層とを保護するための層（保護層）、及び、蛍光物質を含む層（蛍光層）が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極の間に対し所定のパルス電圧が印加されるとき、放電セルでは放電が生じる。そのとき、放電セル中のガス分子が電離し、紫外線を発する。その紫外線が放電セル表面の蛍光物質を励起し、蛍光を発生させる。こうして放電セルが発光する。
【０００６】
ＰＤＰ駆動装置は、放電維持パルス発生部1、トランス2、分離スイッチQS、初期化／走査パルス発生部3Xと3Y、及び信号パルス発生部5を含む。制御部30は、放電維持パルス発生部1、分離スイッチQS、初期化／走査パルス発生部3X、3Y、及び信号パルス発生部5についてスイッチング制御を行う。そのスイッチング制御はＡＤＳ（Address Display-period Separation）方式に従う。ＡＤＳ方式はサブフィールド方式の一種である。サブフィールド方式では画像の一フィールドが複数のサブフィールドに分けられる。サブフィールドは、初期化期間、アドレス期間、及び放電維持期間を含む。ＡＤＳ方式では特に、ＰＤＰ20の全ての放電セルに対し、上記三つの期間が共通に設定される（例えば特許文献１参照）。
【０００７】
初期化期間では、初期化／走査パルス発生部3X、3Yが初期化パルス電圧を、ＰＤＰ20の維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に印加する。それにより、全ての放電セルで壁電荷が均一化される。
アドレス期間では、初期化／走査パルス発生部3X、3Yが走査パルス電圧を走査電極Y1、Y2、Y3、…に対し、順次印加する。それと同時に、信号パルス発生部5が信号パルス電圧を、アドレス電極A1、A2、A3、…のいくつかに対し印加する。ここで、信号パルス電圧が印加されるべきアドレス電極は、外部から入力される映像信号に基づき選択される。走査パルス電圧が走査電極の一つY2に印加され、かつ信号パルス電圧がアドレス電極の一つA2に印加されるとき、その走査電極Y2とアドレス電極A2との交差点Pに位置する放電セルで放電が生じる。その放電によりその放電セルP表面には壁電荷が蓄積される。
放電維持期間では、放電維持パルス発生部1が放電維持パルス電圧を、維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に同時に、かつ周期的に印加する。そのとき、アドレス期間中に壁電荷が蓄積された放電セルPではガスによる放電が維持され、発光が生じる。放電維持期間の長さはサブフィールドごとに異なるので、放電セルの一フィールド当たりの発光時間、すなわち放電セルの輝度は、発光すべきサブフィールドの選択により調整される。
制御部30は映像信号に基づき、信号パルス電圧の印加先のアドレス電極とサブフィールドとを決定する。その結果、ＰＤＰ20には映像信号に対応する映像が再現される。
【０００８】
トランス2は放電維持パルス発生部1と初期化／走査パルス発生部3X、3Yとの間に挿入される（特願2003−367794参照）。トランス2により、放電維持パルス発生部1から印加される一次パルス電圧V1が、適切なレベルを持つ二次パルス電圧V2に変換される。従って、このＰＤＰ駆動装置はＤＣ−ＤＣコンバータをＰＦＣコンバータ40と放電維持パルス発生部1との間には含まなくても良い。それにより、このＰＤＰ駆動装置は部品点数が少なく、かつ実装面積が小さい。更に、ＤＣ−ＤＣコンバータによる電力損失が削減される。その上、ＰＦＣコンバータ40から送出される高電圧Vsが放電維持パルス発生部1に対し直接印加される。そのとき、放電維持パルス発生部1では電流が小さい。従って、回路素子の電流容量が小さくても良い。その結果、ＰＤＰ駆動装置は小型化が容易である。トランス2は更に一次側の高電圧部（図8に示される破線で囲まれる部分）SPと二次側の回路との間を絶縁する。それにより、ＰＤＰ駆動装置は安全性を十分に確保する。
【０００９】
分離スイッチQSはトランス2の二次巻線2Bと初期化／走査パルス発生部3X、3Yとの間に挿入される。分離スイッチQSは初期化期間及びアドレス期間（以下、初期化／アドレス期間と略す）ではオフ状態に維持される。それにより、トランス2とその一次側の高電圧部SPとが、初期化／走査パルス発生部3X、3Y、及びＰＤＰ20から分離される。初期化パルス電圧の上限に相当するトランス2の一次電圧は一般に、入力端子1Tに対し印加される直流電圧Vsより高い。又は、初期化パルス電圧の下限若しくは走査パルス電圧の下限に相当するトランス2の一次電圧が接地電位より低い。分離スイッチQSを初期化／アドレス期間でオフ状態に維持することにより、トランス2とその一次側の回路部分SPとが初期化パルス電圧と走査パルス電圧とに悪影響（例えばパルス高の制限等）を与えない。更に、初期化パルス電圧と走査パルス電圧との長期間の印加によるトランス2の飽和が回避されるので、トランス2の小型化が容易である。
【００１０】
【特許文献１】特開2004−13168号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
上記のような従来のＰＤＰ駆動装置では、トランス2の二次巻線2Bに電流が、初期化／アドレス期間では流れ、放電維持期間では流れない。一般に、トランスの巻線に電流が流れるとき、トランスのコアが磁力により歪む。従って、上記のＰＤＰ駆動装置ではトランス2のコアの歪みが初期化／アドレス期間と放電維持期間との間で大きく変動した。すなわち、トランス2のコアが分離スイッチQSのオンオフにより振動した。初期化／アドレス期間の周期は数msec程度であるので、分離スイッチQSのスイッチング周波数、すなわちトランス2のコアの振動数が可聴域（数kHz）に属する。従って、トランス2のコアの振動音が大きな騒音となるので、問題であった。
本発明は、トランスのコアの振動を抑えることで騒音を低減させるＰＤＰ駆動装置、の提供を目的とする。
【課題を解決するための手段】
【００１２】
本発明によるＰＤＰ駆動装置はプラズマディスプレイに搭載される。ここで、そのプラズマディスプレイは、
内部に封入されたガスの放電により発光する放電セル；及び、
初期化パルス電圧、走査パルス電圧、及び放電維持パルス電圧を放電セルに対し印加するための維持電極と走査電極；
を含むＰＤＰ；並びに、
外部電源からの交流電圧を所定の直流電圧へ変換するための電源部；を有する。
【００１３】
本発明によるＰＤＰ駆動装置は、
所定の直流電圧を一次パルス電圧へ変換するための放電維持パルス発生部；
その一次パルス電圧を印加される一次巻線と、一次巻線に対する一次パルス電圧の印加により両端間に放電維持パルス電圧を発生させるための二次巻線と、を含むトランス；
トランスの二次巻線、及びＰＤＰの維持電極と走査電極に接続され、所定の直流電圧を初期化パルス電圧と走査パルス電圧とへ変換し、放電維持パルス電圧、初期化パルス電圧、及び走査パルス電圧を維持電極と走査電極との間に印加するための初期化／走査パルス発生部；
初期化／アドレス期間でトランスを初期化／走査パルス発生部から分離するための分離スイッチ；並びに、
少なくとも初期化／アドレス期間でトランスの二次巻線を所定の負荷に接続するためのバイパス部；を具備する。
【００１４】
本発明による上記のＰＤＰ駆動装置では、バイパス部が初期化／アドレス期間にトランスの二次巻線を所定の負荷に接続する。従って、トランスの二次巻線には、初期化期間、アドレス期間、及び放電維持期間の全体にわたり電流が流れる。それにより、トランスのコアの歪みがそれぞれの期間でほとんど変動しない。従って、トランスがコアの振動による騒音を発生しない。
【００１５】
本発明による上記のＰＤＰ駆動装置では、放電維持期間でトランスの二次巻線を上記の負荷から分離するためのバイパススイッチ、をバイパス部が含んでも良い。放電維持期間でバイパススイッチがオフするとき、放電維持パルス電圧がバイパス部又は上記の負荷から悪影響（例えばノイズ等による歪み）を受けない。従って、放電維持期間でのＰＤＰの動作の安定性が更に向上する。
バイパススイッチは好ましくはＭＯＳＦＥＴである。更に好ましくは、ワイドバンドギャップ半導体スイッチ素子である。ここで、ワイドバンドギャップ半導体は例えば、シリコンカーバイト（SiC）、ダイヤモンド、窒化ガリウム（GaN）、又は酸化亜鉛（ZnO）を含む。ワイドバンドギャップ半導体スイッチ素子は従来のシリコン半導体スイッチ素子より、耐圧値の増大に伴うオン抵抗の増大が小さい。従って、ワイドバンドギャップ半導体スイッチ素子をバイパススイッチとして利用するとき、バイパススイッチは耐圧が高く、かつオン抵抗が低い。バイパススイッチはその他に、ＩＧＢＴ又はバイポーラトランジスタであっても良い。
【００１６】
本発明による上記のＰＤＰ駆動装置では、バイパス部によりトランスの二次巻線と接続される負荷には、次の二通りの好ましい態様がある。
第一の態様では、バイパス部が上記の負荷として抵抗を含む。すなわち、初期化／アドレス期間ではトランスの二次電流がその抵抗を流れる。
【００１７】
第二の態様では、バイパス部が、整流平滑部、若しくは直流変換器、又はその両方を含み、それらが上記の負荷への出力電圧を実質的に一定に維持する。例えば、整流平滑部又は直流変換器は定電圧源として他の回路（例えば、初期化／走査パルス発生部）により利用される。それにより、整流平滑部又は直流変換器の出力端子に接続される他の回路が上記の負荷として利用される。特に、直流変換器はＤＣ−ＤＣコンバータ又はシリーズレギュレータを含み、トランスの二次電圧又は整流平滑部の出力電圧を所定の目標電圧に変換する。目標電圧は、放電維持パルス電圧の幅と周波数とに関わらず、実質上任意の値に設定可能である。
【００１８】
その他に、整流平滑部の出力電圧に基づき一次パルス電圧についてフィードバック制御を行うための定電圧制御部、をバイパス部が含んでも良い。そのフィードバック制御により、整流平滑部の出力電圧が所定の目標電圧に変換される。目標電圧は特に、放電維持パルス電圧の幅と周波数とに関わらず、実質上任意の値に設定可能である。
【発明の効果】
【００１９】
本発明によるＰＤＰ駆動装置では、バイパス部が初期化／アドレス期間でトランスの二次巻線を所定の負荷に接続するので、トランスの二次巻線には、初期化期間、アドレス期間、及び放電維持期間の全体にわたり電流が流れる。従って、トランスのコアの振動が従来のＰＤＰ駆動装置より低減するので、トランスが騒音を発生しない。それ故、本発明による上記のＰＤＰ駆動装置は従来の駆動装置より、プラズマディスプレイの品質の向上に有利である。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の最良の実施形態について、図面を参照しつつ説明する。
《実施形態１》
図1は、本発明の実施形態１によるプラズマディスプレイの構成を示すブロック図である。そのプラズマディスプレイは、力率改善（ＰＦＣ）コンバータ40、ＰＤＰ20、プラズマディスプレイパネル（ＰＤＰ）駆動装置、及び制御部30を有する。
【００２１】
ＰＦＣコンバータ40は外部の商用交流電源ACへ接続される。ＰＦＣコンバータ40は商用交流電源ACから交流電力（一般的な実効電圧85〜265V）を入力し、その交流電力を直流電力（例えば平均電圧Vs約400V）へ変換する。ＰＦＣコンバータ40は更にそのスイッチング動作により、商用交流電源ACからの入力について力率を実質的に1と等しく保つ。
プラズマディスプレイはＰＦＣコンバータ40に代え、力率改善を行わない全波整流型ＡＣ−ＤＣコンバータを有しても良い。その他に、ダイオードブリッジとコンデンサとで構成される全波整流回路を有するだけでも良い。
【００２２】
ＰＤＰ20は例えばＡＣ型であり、三電極面放電型構造を有する。ＰＤＰ20の背面基板上にはアドレス電極（図示せず）がパネルの縦方向に配置される。ＰＤＰ20の前面基板上には維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…とが交互に、かつパネルの横方向に配置される。維持電極X1、X2、X3、…は互いに接続され、電位が実質的に等しい。アドレス電極と走査電極Y1、Y2、Y3、…とは一本ずつ個別に電位を変化させ得る。
【００２３】
互いに隣り合う維持電極と走査電極との対（例えば維持電極X1と走査電極Y1との対）及びアドレス電極の交差点には放電セルが設置される。放電セルの表面には、誘電体から成る層（誘電体層）、電極と誘電体層とを保護するための層（保護層）、及び、蛍光物質を含む層（蛍光層）が設けられる。放電セルの内部にはガスが封入される。維持電極、走査電極、及びアドレス電極の間に対し所定のパルス電圧が印加されるとき、放電セルでは放電が生じる。そのとき、放電セル中のガス分子が電離し、紫外線を発する。その紫外線が放電セル表面の蛍光物質を励起し、蛍光を発生させる。こうして放電セルが発光する。
【００２４】
ＰＤＰ駆動装置は、放電維持パルス発生部1、トランス2、分離スイッチQS、初期化／走査パルス発生部3Xと3Y、信号パルス発生部（図示せず）、及びバイパス部4Aを含む。
放電維持パルス発生部1の高電位入力端子1TはＰＦＣコンバータ40に接続され、低電位入力端子は接地される。出力端子はトランス2の一次巻線2Aの両端に接続される。放電維持パルス発生部1はＰＦＣコンバータ40からの直流電力を一定の交流電圧、すなわち一次パルス電圧V1に変換し、トランス2の一次巻線2Aに対し印加する。
【００２５】
トランス2の二次巻線2Bの一端は分離スイッチQSの一端に接続され、他端は接地される。トランス2の二次巻線2Bの両端には更に、バイパス部4Aが接続される。
ここで、トランス2の二次巻線2Bに接続される接地導体は、トランス2の一次側の回路部分（図1に示される破線で囲まれる部分）SPに接続される接地導体とは異なり、例えばＰＤＰ20のフレーム（図示せず）である。図1ではトランス2の一次側の接地端子が二次側の接地端子とは別の記号で示される。
【００２６】
分離スイッチQSの他端は第二の初期化／走査パルス発生部3Yの入力端子に接続される。第二の初期化／走査パルス発生部3Yの出力端子はＰＤＰ20の走査電極Y1、Y2、Y3、…に接続される。
第一の初期化／走査パルス発生部3XはＰＤＰ20の維持電極X1、X2、X3、…と接地端子とに接続される。すなわち、第一の初期化／走査パルス発生部3Xはトランス2の二次側の接地導体（例えばＰＤＰ20のフレーム）を通し、トランス2の二次巻線2Bに接続される。その他に、第一の初期化／走査パルス発生部3Xが直接、トランス2の二次巻線2Bに接続されても良い。更に、第一の初期化／走査パルス発生部3Xが省略され、維持電極X1、X2、X3、…が直接、接地されても良い。すなわち、維持電極X1、X2、X3、…の電位が接地電位に維持されても良い。
上記の接続とは逆に、第一の初期化／走査パルス発生部3Xが分離スイッチQSを通してトランス2の二次巻線2Bの一端に接続され、第二の初期化／走査パルス発生部3Yがトランス2の二次側の接地導体を通し、又は直接、トランス2の二次巻線2Bの他端に接続されても良い。
【００２７】
一次パルス電圧V1がトランス2の一次巻線2Aに対し印加されるとき、トランス2の二次電圧（二次巻線2Bの両端電圧）V2が所定の高さ（例えば約175V）の交流パルス電圧として生じる。更に分離スイッチQSがオン状態に維持されるとき、トランス2の二次電圧V2が第二の初期化／走査パルス発生部3Yに対し印加される。第二の初期化／走査パルス発生部3Yはその二次電圧V2を走査電極Y1、Y2、Y3、…に対し同時に印加する。第一の初期化／走査パルス発生部3Xはそのとき、維持電極X1、X2、X3、…を接地する。こうして、ＰＤＰ20の放電セルでは維持電極と走査電極との間に放電維持パルス電圧が印加される。
【００２８】
二つの初期化／走査パルス発生部3X、3Yは更に（一般に複数の）定電圧源（図示せず）に接続され、それらの電圧に基づき、初期化パルス電圧と走査パルス電圧とを発生させ、ＰＤＰ20の維持電極と走査電極との間に印加する。それらの定電圧源は、例えばＤＣ−ＤＣコンバータ（図示せず）によりＰＦＣコンバータ40の出力電圧Vsに基づき設定される。
ＰＤＰ20に対する初期化パルス電圧と走査パルス電圧との印加時、分離スイッチQSがオフ状態に維持される。それにより、トランス2とその一次側の回路部分SP、及びバイパス部4Aが、初期化／走査パルス発生部3X、3Y、及びＰＤＰ20から分離される。一般に、初期化パルス電圧の上限に相当するトランス2の一次電圧は、入力端子1Tに対し印加される直流電圧Vsより高い。又は、初期化パルス電圧の下限若しくは走査パルス電圧の下限に相当するトランス2の一次電圧が接地電位より低い。分離スイッチQSを初期化／アドレス期間でオフ状態に維持することにより、トランス2、その一次側の回路部分SP、及びバイパス部4Aが初期化パルス電圧と走査パルス電圧とに悪影響（例えばパルス高の制限等）を与えない。更に、初期化パルス電圧と走査パルス電圧との長期間の印加によるトランス2の飽和が回避されるので、トランス2の小型化が容易である。
【００２９】
バイパス部4Aは、特に分離スイッチQSのオフ期間で、トランス2の二次巻線2Bを所定の負荷に接続する。それにより、トランス2の二次巻線2Bには、分離スイッチQSのオンオフに関わらず、電流が流れる。ここで、その電流がトランス2を飽和させないように、上記の負荷は設定される。
【００３０】
制御部30は、放電維持パルス発生部1、初期化／走査パルス発生部3X、3Y、信号パルス発生部（図示せず）、分離スイッチQS、及びバイパス部4Aについて、スイッチング制御を行う。そのスイッチング制御はＡＤＳ（Address Display-period Separation）方式に従う。ＡＤＳ方式はサブフィールド方式の一種である。例えば、日本のテレビ放送では画像が一フィールドずつ、1／60秒（＝約16.7msec）間隔で送られる。それにより、一フィールド当たりの表示時間が一定である。サブフィールド方式ではフィールドがそれぞれ複数のサブフィールドに分けられる。ＡＤＳ方式では更に、サブフィールドごとに、ＰＤＰ20の全ての放電セルに対し次の三つの期間（初期化期間、アドレス期間、及び放電維持期間）が共通に設定される。特に放電維持期間の長さはサブフィールドごとに異なる。制御部30は、初期化期間、アドレス期間、及び放電維持期間のそれぞれで、一次パルス電圧、初期化パルス電圧、走査パルス電圧、及び信号パルス電圧を所定の波形とタイミングとで発生させる。それにより、初期化パルス電圧、走査パルス電圧、信号パルス電圧、及び放電維持パルス電圧が次のように、ＰＤＰ20の放電セルに対し印加される。
【００３１】
初期化期間では、初期化パルス電圧が維持電極X1、X2、X3、…と走査電極Y1、Y2、Y3、…との間に印加される。それにより、全ての放電セルで壁電荷が均一化される。
アドレス期間では、走査パルス電圧が走査電極Y1、Y2、Y3、…に対し順次印加される。更に走査パルス電圧の印加と同時に、信号パルス電圧がアドレス電極に対し印加される。ここで、信号パルス電圧が印加されるべきアドレス電極は、外部から入力される映像信号に基づき選択される。走査パルス電圧が走査電極の一つに印加され、かつ信号パルス電圧がアドレス電極の一つに印加されるとき、その走査電極とアドレス電極との交差点に位置する放電セルで放電が生じる。その放電により、その放電セル表面に新たな壁電荷が蓄積される。
放電維持期間では、放電維持パルス電圧が走査電極Y1、Y2、Y3、…（又は維持電極X1、X2、X3、…）に対し印加される。そのとき、アドレス期間中に壁電荷が蓄積された放電セルでは放電が維持されるので、発光が生じる。放電維持期間の長さはサブフィールドごとに異なるので、放電セルの一フィールド当たりの発光時間、すなわち放電セルの輝度は、発光すべきサブフィールドの選択により調整される。
【００３２】
制御部30は、外部からの映像信号に基づき、信号パルス電圧の印加先のアドレス電極を選択する。制御部30は更に、その信号パルス電圧の印加後の放電維持期間の長さ、すなわちその信号パルス電圧を印加すべきサブフィールドを決定する。その結果、それぞれの放電セルが適切な輝度で発光する。こうして、ＰＤＰ20には映像信号に対応する映像が再現される。
【００３３】
図2は、本発明の実施形態１によるＰＤＰ駆動装置とＰＤＰ20との等価回路図である。ここで、ＰＤＰ20の等価回路はパネル容量Cpでのみ表され、放電セルでの放電時にＰＤＰ20を流れる電流の経路は省略される。図2では更に、維持電極Xが接地される。その他に、走査電極Yが接地されても良い。
【００３４】
放電維持パルス発生部1はフルブリッジ型インバータであり、四つのスイッチ素子Q1〜Q4を含む。放電維持パルス発生部1はその他にハーフブリッジ型インバータ（例えば第三のスイッチ素子Q3と第四のスイッチ素子Q4とをそれぞれコンデンサに置き換えたもの）を含んでも良い。上記四つのスイッチ素子Q1〜Q4は好ましくはＭＯＳＦＥＴである。更に好ましくはワイドバンドギャップ半導体スイッチ素子である。その他にＩＧＢＴ又はバイポーラトランジスタであっても良い。
入力端子1TにはＰＦＣコンバータ40から直流電圧Vsが印加される。第一のスイッチ素子Q1と第二のスイッチ素子Q2とが入力端子1Tと接地端子との間に直列に接続される。第三のスイッチ素子Q3と第四のスイッチ素子Q4とが入力端子1Tと接地端子との間に直列に接続される。第一のスイッチ素子Q1と第二のスイッチ素子Q2との接続点J1、及び第三のスイッチ素子Q3と第四のスイッチ素子Q4との接続点J2の間に、トランス2の一次巻線2Aが接続される。
本発明の実施形態１によるＰＤＰ駆動装置では上記の通り、上記四つのスイッチ素子Q1〜Q4がＰＦＣコンバータ40から直接、高電圧Vsを印加される。従って、上記四つのスイッチ素子Q1〜Q4には特に高耐圧が要求される。一方、放電維持期間では特に、上記四つのスイッチ素子Q1〜Q4にはＰＤＰ20での放電による大電流が流れる。その大電流による導通損失を十分に抑制するには、上記四つのスイッチ素子Q1〜Q4には十分に低いオン抵抗が要求される。ワイドバンドギャップ半導体スイッチ素子は従来のシリコン半導体スイッチ素子より、耐圧値の増大に伴うオン抵抗の増大が小さい。従って、ワイドバンドギャップ半導体スイッチ素子を上記四つのスイッチ素子Q1〜Q4として利用することは、高耐圧と低オン抵抗との両立という点で極めて有利である。
【００３５】
トランス2の二次巻線2Bの一端は分離スイッチQSと第二の初期化／走査パルス発生部3Yとを通しＰＤＰ20の走査電極Yに接続され、他端は第一の初期化／走査パルス発生部3Xを通し維持電極Xに接続される。
トランス2の一次電圧V1が入力端子1Tに印加される直流電圧Vsと実質的に等しいとき、トランス2の二次電圧V2が放電維持パルス電圧の上限に等しいように、トランス2の巻数比が調整される。
【００３６】
分離スイッチQSは好ましくはＭＯＳＦＥＴである。更に好ましくは、ワイドバンドギャップ半導体スイッチ素子である。分離スイッチQSはその他に、ＩＧＢＴ又はバイポーラトランジスタであっても良い。
分離スイッチQSは初期化期間ではオフするので、分離スイッチQSには初期化期間での高電圧の印加に見合う耐圧が要求される。特に、放電維持パルス発生部1とＰＤＰ20との間にトランス2が介在するとき、分離スイッチQSに要求される耐圧は初期化パルス電圧の上限より高い。一方、放電維持期間では分離スイッチQSには大電流（ＰＤＰ20での放電による電流とパネル容量Cpの充放電による電流との総和）が流れる。その大電流による導通損失を十分に抑制するには、分離スイッチQSには十分に低いオン抵抗が要求される。ワイドバンドギャップ半導体スイッチ素子は従来のシリコン半導体スイッチ素子より、耐圧値の増大に伴うオン抵抗の増大が小さい。従って、ワイドバンドギャップ半導体スイッチ素子を分離スイッチQSとして利用することは、高耐圧と低オン抵抗との両立という点で極めて有利である。
【００３７】
バイパス部4AはバイパススイッチQBと抵抗Rとの直列接続を含み、トランス2の二次巻線2Bに並列に接続される。すなわち、本発明の実施形態１によるバイパス部4Aでは、上記の負荷として抵抗Rが利用される。ここで、抵抗Rを流れる電流がトランス2を飽和させないように、抵抗Rの抵抗値が設定される。
バイパススイッチQBは好ましくはＭＯＳＦＥＴである。更に好ましくはワイドバンドギャップ半導体スイッチ素子である。それにより、バイパススイッチQBは耐圧が高く、かつオン抵抗が低い。バイパススイッチQBはその他に、ＩＧＢＴ又はバイポーラトランジスタであっても良い。
【００３８】
制御部30（図1参照）は、放電維持パルス発生部1の四つのスイッチ素子Q1〜Q4、分離スイッチQS、及びバイパススイッチQBのオンオフを次のように制御する。
制御部30はまず、第一のスイッチ素子Q1と第四のスイッチ素子Q4との対、及び第二のスイッチ素子Q2と第三のスイッチ素子Q3との対、を交互にかつ周期的にオンオフさせる。それにより、一次パルス電圧V1が一定の交流パルス電圧として、トランス2の一次巻線2Aに対し印加される。そのとき、トランス2の二次電圧V2が一次パルス電圧V1と同じ周波数の交流パルス電圧として生じる。
【００３９】
初期化／アドレス期間では、制御部30は分離スイッチQSをオフさせ、バイパススイッチQBをオンさせる。そのとき、トランス2の二次電圧V2が抵抗Rに対し印加される。それにより、トランス2の二次巻線2Bには電流が流れる。
放電維持期間では、制御部30は分離スイッチQSをオンさせ、バイパススイッチQBをオフさせる。そのとき、トランス2の二次電圧V2が第二の初期化／走査パルス発生部3Yを通し、ＰＤＰ20の走査電極Yに対し印加される。一方、第一の初期化／走査パルス発生部3XはＰＤＰ20の維持電極Xを接地する。こうして、放電維持パルス電圧VpがＰＤＰ20の維持電極Xと走査電極Yとの間に印加される。
【００４０】
制御部30は一次パルス電圧V1の幅と周波数とを、初期化期間、アドレス期間、及び放電維持期間の全体にわたり一定に維持する。制御部30はその他に、一次パルス電圧V1の幅又は周波数を初期化／アドレス期間では放電維持期間での幅又は周波数より小さく抑えても良い。それにより、抵抗Rによる導通損失が低減する。
【００４１】
本発明の実施形態１によるＰＤＰ駆動装置では、上記の通り、初期化期間、アドレス期間、及び放電維持期間の全体にわたり、トランス2の二次巻線2Bに電流が流れる。それにより、トランス2のコアの歪みがそれぞれの期間でほとんど変動しない。従って、トランス2がコアの振動による騒音を発生しない。
【００４２】
本発明の実施形態１では、バイパス部4AがバイパススイッチQBを含み、初期化／アドレス期間に限り抵抗Rを導通させる。その他に、バイパス部4Aが抵抗Rを初期化期間、アドレス期間、及び放電維持期間の全体にわたり導通させても良い。それにより、バイパス部4AがバイパススイッチQBを含まなくても良いので、部品点数が低減する。
【００４３】
《実施形態２》
本発明の実施形態２によるプラズマディスプレイは上記の実施形態１によるプラズマディスプレイ（図1参照）と全く同様な構成を有する。従って、その構成の詳細については上記の実施形態１による説明及び図1を援用する。
【００４４】
図3は、本発明の実施形態２によるＰＤＰ駆動装置とＰＤＰ20との等価回路図である。
本発明の実施形態２によるＰＤＰ駆動装置は、バイパス部4Bを除き、上記の実施形態１によるＰＤＰ駆動装置と共通の回路構成を持つ（図2参照）。図3では図2に示される回路要素と同様な回路要素に対し図2と同じ符号を付す。更に、それら同様な回路要素の詳細については実施形態１での説明を援用する。
【００４５】
バイパス部4BはバイパススイッチQBと整流平滑部との直列接続を含み、トランス2の二次巻線2Bに並列に接続される。整流平滑部は、整流ダイオードDと平滑コンデンサCとの直列接続、及び定電圧出力端子4Tを含む。定電圧出力端子4Tは、整流ダイオードDと平滑コンデンサCとの間に接続される。ここで、整流ダイオードDは好ましくはワイドバンドギャップ半導体を含む。
【００４６】
一次パルス電圧V1がトランス2の一次巻線2Aに対し印加されるとき、トランス2の二次電圧V2が一次パルス電圧V1と同じ周波数の交流パルス電圧として生じる。そのとき、バイパススイッチQBのオン期間では整流ダイオードDに順方向電流が流れ、平滑コンデンサCが一定の極性で充電される。それにより、平滑コンデンサCの両端電圧、すなわち定電圧出力端子4Tの電位Vcが一定に維持される。従って、定電圧出力端子4Tは定電圧源として、他の回路（例えば初期化／走査パルス発生部3X、3Y）により利用される。
【００４７】
初期化／アドレス期間では制御部30は分離スイッチQSをオフさせ、バイパススイッチQBをオンさせる。そのとき、トランス2の二次電圧V2が平滑化され、一定電圧Vcが定電圧出力端子4Tから外部へ供給される。従って、トランス2の二次巻線2Bには電流が流れる。
放電維持期間では、制御部30は分離スイッチQSをオンさせ、バイパススイッチQBをオフさせる。そのとき、トランス2の二次電圧V2が第二の初期化／走査パルス発生部3Yを通し、ＰＤＰ20の走査電極Yに対し印加される。一方、第一の初期化／走査パルス発生部3XはＰＤＰ20の維持電極Xを接地する。こうして、放電維持パルス電圧VpがＰＤＰ20の維持電極Xと走査電極Yとの間に印加される。
ここで、一次パルス電圧V1の幅と周波数とは、初期化期間、アドレス期間、及び放電維持期間の全体にわたり一定に維持される。従って、定電圧出力端子4Tの電位Vcは放電維持パルス電圧の幅と周波数とで一定に決まる。
【００４８】
放電維持期間では上記の通り、バイパススイッチQBがオフする。従って、放電維持パルス電圧が、バイパス部4B、又は定電圧出力端子4Tに接続される負荷から悪影響（例えばノイズ等による歪み）を受けない。
例えば、定電圧出力端子4Tに接続される負荷が初期化／走査パルス発生部3X、3Yであるとき、その負荷は放電維持期間では動作しない。そのとき、定電圧出力端子4Tからの一定電圧Vcの供給が初期化／アドレス期間に限られても良いので、放電維持期間でバイパススイッチQBが上記の通りオフしても良い。
その他に、平滑コンデンサCの容量が十分に大きいとき、定電圧出力端子4Tに接続される負荷に対して放電維持期間に供給される電気量は、平滑コンデンサCに蓄えられる電気量より十分に小さい。従って、放電維持期間でバイパススイッチQBがオフしても、平滑コンデンサCの両端電圧、すなわち定電圧出力端子4Tの電位Vcがほとんど変化しない。
【００４９】
バイパス部4B及び定電圧出力端子4Tに接続される負荷からの悪影響が無視できるとき、放電維持期間でバイパススイッチQBがオン状態に維持されても良い。それにより、定電圧出力端子4Tから一定電圧Vcが連続的に供給される。更に、バイパス部4BがバイパススイッチQBを含まなくても良いので、部品点数が低減する。
【００５０】
本発明の実施形態２によるＰＤＰ駆動装置では上記の通り、初期化／アドレス期間でバイパス部4Bがトランス2の二次巻線2Bを定電圧出力端子4Tを通し、外部負荷に接続する。従って、初期化期間、アドレス期間、及び放電維持期間の全体にわたり、トランス2の二次巻線2Bには電流が流れる。それにより、トランス2のコアの歪みがそれぞれの期間でほとんど変動しない。それ故、トランス2がコアの振動による騒音を発生しない。
【００５１】
《実施形態３》
本発明の実施形態３によるプラズマディスプレイは上記の実施形態１によるプラズマディスプレイ（図1参照）と全く同様な構成を有する。従って、その構成の詳細については上記の実施形態１による説明及び図1を援用する。
【００５２】
図4は、本発明の実施形態３によるＰＤＰ駆動装置とＰＤＰ20との等価回路図である。
本発明の実施形態３によるＰＤＰ駆動装置は、バイパス部4Cを除き、上記の実施形態２によるＰＤＰ駆動装置と共通の回路構成を持つ（図3参照）。図4では図3に示される回路要素と同様な回路要素に対し図3と同じ符号を付す。更に、それら同様な回路要素の詳細については実施形態１と２とでの説明を援用する。
【００５３】
バイパス部4Cは、バイパススイッチQBと整流平滑部（整流ダイオードDと平滑コンデンサC）との直列接続、及び定電圧出力端子4Tに加え、ＤＣ−ＤＣコンバータ41を含む。ＤＣ−ＤＣコンバータ41は好ましくは、非絶縁型スイッチングコンバータである。その他にシリーズレギュレータであっても良い。ＤＣ−ＤＣコンバータ41は、整流平滑部の出力電圧（整流ダイオードDと平滑コンデンサCとの接続点4Jの電位）を所定の目標電圧Vcに変換し、定電圧出力端子4Tの電位をその目標電圧Vcに安定に維持する。目標電圧Vcは特に、放電維持パルス電圧の幅と周波数とに関わらず、実質上任意の値に設定可能である。
【００５４】
初期化／アドレス期間では、制御部30は分離スイッチQSをオフさせ、バイパススイッチQBをオンさせ、更にＤＣ−ＤＣコンバータ41を動作させる。そのとき、トランス2の二次電圧V2が整流平滑部により平滑化され、更にＤＣ−ＤＣコンバータ41により目標電圧Vcに変換され、定電圧出力端子4Tから外部へ安定に供給される。
放電維持期間では、制御部30は分離スイッチQSをオンさせ、バイパススイッチQBをオフさせ、更にＤＣ−ＤＣコンバータ41を停止させる。そのとき、トランス2の二次電圧V2が第二の初期化／走査パルス発生部3Yを通し、ＰＤＰ20の走査電極Yに対し印加される。一方、第一の初期化／走査パルス発生部3XはＰＤＰ20の維持電極Xを接地させる。こうして、放電維持パルス電圧VpがＰＤＰ20の維持電極Xと走査電極Yとの間に印加される。
【００５５】
ここで、バイパススイッチQBが上記の通りオフするので、放電維持パルス電圧が、バイパス部4C、又は定電圧出力端子4Tに接続される負荷から悪影響（例えばノイズ等による歪み）を受けない。
例えば、定電圧出力端子4Tに接続される負荷が初期化／走査パルス発生部3X、3Yであるとき、定電圧出力端子4Tからの一定電圧Vcの供給が初期化／アドレス期間に限られても良い。従って、放電維持期間では、バイパススイッチQBがオフし、かつＤＣ−ＤＣコンバータ41が停止しても良い。
その他に、定電圧出力端子4Tに接続される負荷に対し放電維持期間に供給される電気量が平滑コンデンサCに蓄えられる電気量より十分に小さいとき、放電維持期間でバイパススイッチQBがオフしても良い。ＤＣ−ＤＣコンバータ41はそのとき、平滑コンデンサCに蓄えられる電力のみに基づき、定電圧出力端子4Tの電位を目標電圧Vcに維持できる。
【００５６】
バイパス部4C及び定電圧出力端子4Tに接続される負荷からの悪影響が無視できるとき、放電維持期間でバイパススイッチQBがオン状態に維持され、ＤＣ−ＤＣコンバータ41が動作を継続しても良い。それにより、定電圧出力端子4Tから目標電圧Vcが連続的に供給される。更に、バイパス部4CがバイパススイッチQBを含まなくても良いので、部品点数が低減する。
【００５７】
本発明の実施形態３によるＰＤＰ駆動装置では上記の通り、初期化／アドレス期間でバイパス部4Cがトランス2の二次巻線2Bを定電圧出力端子4Tを通し、外部負荷に接続する。従って、初期化期間、アドレス期間、及び放電維持期間の全体にわたり、トランス2の二次巻線2Bには電流が流れる。それにより、トランス2のコアの歪みがそれぞれの期間でほとんど変動しない。それ故、トランス2がコアの振動による騒音を発生しない。
【００５８】
《実施形態４》
本発明の実施形態４によるプラズマディスプレイは上記の実施形態１によるプラズマディスプレイ（図1参照）と全く同様な構成を有する。従って、その構成の詳細については上記の実施形態１による説明及び図1を援用する。
【００５９】
図5は、本発明の実施形態４によるＰＤＰ駆動装置とＰＤＰ20との等価回路図である。
本発明の実施形態４によるＰＤＰ駆動装置は、バイパス部4Dを除き、上記の実施形態２によるＰＤＰ駆動装置と共通の回路構成を持つ（図3参照）。図5では図3に示される回路要素と同様な回路要素に対し図3と同じ符号を付す。更に、それら同様な回路要素の詳細については実施形態１と２とでの説明を援用する。
【００６０】
バイパス部4Dは、バイパススイッチQBと整流平滑部（整流ダイオードDと平滑コンデンサC）との直列接続、及び定電圧出力端子4Tに加え、定電圧制御部42を含む。定電圧制御部42は定電圧出力端子4Tの電位と目標電圧Vcとの差を検出し、その差を十分に小さく維持するように、放電維持パルス発生部1のスイッチ素子Q1〜Q4のスイッチングを制御する。目標電圧Vcは特に、放電維持パルス電圧の幅と周波数とに関わらず、実質上任意の値に設定可能である。
【００６１】
初期化／アドレス期間では、制御部30は分離スイッチQSをオフさせ、バイパススイッチQBをオンさせ、更に定電圧制御部42を動作させる。そのとき、トランス2の二次電圧V2が平滑化され、一定電圧Vcが定電圧出力端子4Tから外部へ供給される。定電圧制御部42は放電維持パルス発生部1のスイッチング動作について、定電圧出力端子4Tの電位と目標電圧Vcとの差に基づくフィードバック制御を行う。それにより、一次パルス電圧V1の幅又は周波数を変化させ、定電圧出力端子4Tの電位を目標電圧Vcと実質的に等しく、安定に維持する。
放電維持期間では、制御部30は分離スイッチQSをオンさせ、バイパススイッチQBをオフさせ、更に定電圧制御部42を停止させる。そのとき、トランス2の二次電圧V2が放電維持パルス電圧の周波数と幅とを持ち、第二の初期化／走査パルス発生部3Yを通し、ＰＤＰ20の走査電極Yに対し印加される。一方、第一の初期化／走査パルス発生部3XはＰＤＰ20の維持電極Xを接地させる。こうして、放電維持パルス電圧VpがＰＤＰ20の維持電極Xと走査電極Yとの間に印加される。
【００６２】
ここで、バイパススイッチQBが上記の通りオフするので、放電維持パルス電圧が、バイパス部4C、又は定電圧出力端子4Tに接続される負荷から悪影響（例えばノイズ等による歪み）を受けない。
例えば、定電圧出力端子4Tに接続される負荷が初期化／走査パルス発生部3X、3Yであるとき、定電圧出力端子4Tからの一定電圧Vcの供給が初期化／アドレス期間に限られても良い。従って、放電維持期間では、バイパススイッチQBがオフし、かつ定電圧制御部42が停止しても良い。
その他に、定電圧出力端子4Tに接続される負荷に対し放電維持期間に供給される電気量が平滑コンデンサCに蓄えられる電気量より十分に小さいとき、放電維持期間でバイパススイッチQBがオフし、かつ定電圧制御部42が停止しても良い。そのとき、平滑コンデンサCの両端電圧、すなわち定電圧出力端子4Tの電位は、放電維持期間の直前での目標電圧Vcに維持される。
【００６３】
バイパス部4D及び定電圧出力端子4Tに接続される負荷からの悪影響が無視できるとき、放電維持期間でバイパススイッチQBがオン状態に維持されても良い（定電圧制御部42は上記と同様に停止する）。それにより、放電維持期間でも定電圧出力端子4Tから一定電圧Vcが連続的に供給される。但し、そのときの一定電圧Vcは、初期化／アドレス期間での目標電圧とは異なり、放電維持パルス電圧の幅と周波数とで一定に決まる。しかし、バイパス部4DがバイパススイッチQBを含まなくても良いので、部品点数が低減する。
【００６４】
本発明の実施形態４によるＰＤＰ駆動装置では上記の通り、初期化／アドレス期間でバイパス部4Dがトランス2の二次巻線2Bを定電圧出力端子4Tを通し、外部負荷に接続する。従って、初期化期間、アドレス期間、及び放電維持期間の全体にわたり、トランス2の二次巻線2Bには電流が流れる。それにより、トランス2のコアの歪みがそれぞれの期間でほとんど変動しない。それ故、トランス2がコアの振動による騒音を発生しない。
【００６５】
バイパス部4Dは更に、本発明の実施形態３によるバイパス部4Cに含まれるＤＣ−ＤＣコンバータ41と同様なＤＣ−ＤＣコンバータを含んでも良い（図4参照）。例えば、初期化／アドレス期間では、定電圧制御部42が放電維持パルス発生部1を制御し、定電圧出力端子4Tの電位を目標電圧Vcと実質的に等しく維持する。一方、ＤＣ−ＤＣコンバータ41は入出力間を短絡させる。放電維持期間では、定電圧制御部42が停止し、放電維持パルス発生部1が所定の放電維持パルス電圧を発生させる。一方、ＤＣ−ＤＣコンバータ41が定電圧出力端子4Tの電位を目標電圧Vcと実質的に等しく維持する。こうして、定電圧出力端子4Tの電位が、初期化期間、アドレス期間、及び放電維持期間の全体にわたり、目標電圧Vcと実質的に等しく維持される。
【００６６】
《実施形態５》
本発明の実施形態５によるプラズマディスプレイは上記の実施形態１によるプラズマディスプレイ（図1参照）と全く同様な構成を有する。従って、その構成の詳細については上記の実施形態１による説明及び図1を援用する。
【００６７】
図6は、本発明の実施形態５によるＰＤＰ駆動装置とＰＤＰ20との等価回路図である。
本発明の実施形態５によるＰＤＰ駆動装置は、バイパス部4Eを除き、上記の実施形態１によるＰＤＰ駆動装置と共通の回路構成を持つ（図2参照）。図6では図2に示される回路要素と同様な回路要素に対し図2と同じ符号を付す。更に、それら同様な回路要素の詳細については実施形態１での説明を援用する。
【００６８】
バイパス部4EはバイパススイッチQBと整流平滑部との直列接続を含み、トランス2の二次巻線2Bに並列に接続される。整流平滑部は、二つの整流ダイオードD1、D2、平滑インダクタL、平滑コンデンサC、及び定電圧出力端子4Tを含む。バイパススイッチQB、第一の整流ダイオードD1、平滑インダクタL、及び平滑コンデンサCは直列に接続される。第二の整流ダイオードD2は平滑インダクタLと平滑コンデンサCとの直列接続に並列に接続される。定電圧出力端子4Tは、平滑インダクタLと平滑コンデンサCとの間に接続される。
二つの整流ダイオードD1、D2は好ましくはワイドバンドギャップ半導体を含む。
【００６９】
一次パルス電圧V1がトランス2の一次巻線2Aに対し印加されるとき、トランス2の二次電圧V2が一次パルス電圧V1と同じ周波数の交流パルス電圧として生じる。バイパススイッチQBのオン期間中、第一の整流ダイオードD1が順電圧の印加によりオンするとき、第二の整流ダイオードD2がオフし、第一の整流ダイオードD1の順方向電流が平滑コンデンサCを充電し、更に定電圧出力端子4Tから外部負荷へ供給される。第一の整流ダイオードD1が逆電圧の印加によりオフするとき、平滑インダクタLの作用により第二の整流ダイオードD2がオンし、外部負荷への出力電流を維持する。それにより、平滑コンデンサCの両端電圧、すなわち定電圧出力端子4Tの電位Vcが一定に維持される。こうして、定電圧出力端子4Tは定電圧源として他の回路（例えば初期化／走査パルス発生部3X、3Y）により利用される。
【００７０】
初期化／アドレス期間では、制御部30は分離スイッチQSをオフさせ、バイパススイッチQBをオンさせる。そのとき、トランス2の二次電圧V2が平滑化され、一定電圧Vcが定電圧出力端子4Tから外部へ供給される。従って、トランス2の二次巻線2Bには電流が流れる。
放電維持期間では、制御部30は分離スイッチQSをオンさせ、バイパススイッチQBをオフさせる。そのとき、トランス2の二次電圧V2が第二の初期化／走査パルス発生部3Yを通しＰＤＰ20の走査電極Yに対し印加される。一方、第一の初期化／走査パルス発生部3XはＰＤＰ20の維持電極Xを接地する。こうして、放電維持パルス電圧VpがＰＤＰ20の維持電極Xと走査電極Yとの間に印加される。
ここで、一次パルス電圧V1の幅と周波数とは、初期化期間、アドレス期間、及び放電維持期間の全体にわたり一定に維持される。従って、定電圧出力端子4Tの電位Vcは放電維持パルス電圧の幅と周波数とで一定に決まる。
【００７１】
放電維持期間では上記の通り、バイパススイッチQBがオフする。従って、放電維持パルス電圧が、バイパス部4E、又は定電圧出力端子4Tに接続される負荷から悪影響（例えばノイズ等による歪み）を受けない。
例えば、定電圧出力端子4Tに接続される負荷が初期化／走査パルス発生部3X、3Yであるとき、その負荷は放電維持期間では動作しない。そのとき、定電圧出力端子4Tからの一定電圧Vcの供給が初期化／アドレス期間に限られても良いので、放電維持期間でバイパススイッチQBが上記の通りオフしても良い。
その他に、定電圧出力端子4Tに接続される負荷に対し放電維持期間に供給される電気量が平滑コンデンサCに蓄えられる電気量より十分に小さいとき、放電維持期間でバイパススイッチQBがオフしても良い。そのとき、平滑コンデンサCの両端電圧、すなわち定電圧出力端子4Tの電位がほとんど変化しない。
【００７２】
バイパス部4E及び定電圧出力端子4Tに接続される負荷からの悪影響が無視できるとき、放電維持期間でバイパススイッチQBがオン状態に維持されても良い。それにより、定電圧出力端子4Tから一定電圧Vcが連続的に供給される。更に、バイパス部4EがバイパススイッチQBを含まなくても良いので、部品点数が低減する。
【００７３】
本発明の実施形態５によるＰＤＰ駆動装置では上記の通り、初期化／アドレス期間でバイパス部4Eがトランス2の二次巻線2Bを定電圧出力端子4Tを通し、外部負荷に接続する。従って、初期化期間、アドレス期間、及び放電維持期間の全体にわたり、トランス2の二次巻線2Bには電流が流れる。それにより、トランス2のコアの歪みがそれぞれの期間でほとんど変動しない。それ故、トランス2がコアの振動による騒音を発生しない。
【００７４】
《実施形態６》
本発明の実施形態６によるプラズマディスプレイは上記の実施形態１によるプラズマディスプレイ（図1参照）と全く同様な構成を有する。従って、その構成の詳細については上記の実施形態１による説明及び図1を援用する。
【００７５】
図7は、本発明の実施形態６によるＰＤＰ駆動装置とＰＤＰ20との等価回路図である。
本発明の実施形態６によるＰＤＰ駆動装置は、バイパス部4Fの一部を除き、上記の実施形態５によるＰＤＰ駆動装置と共通の回路構成を持つ（図6参照）。図7では図6に示される回路要素と同様な回路要素に対し図6と同じ符号を付す。更に、それら同様な回路要素の詳細については実施形態１及び５での説明を援用する。
【００７６】
バイパス部4Fは本発明の実施形態５によるバイパス部4Eとは異なり、第一の整流ダイオードD1による整流に代え、バイパススイッチQBによる同期整流を行う。ここで、バイパススイッチQBには別のダイオードDBが並列に接続される。そのダイオードDBは好ましくは、バイパススイッチQBに含まれるスイッチ素子のボディダイオードである。バイパス部4Fでは、バイパススイッチQB、第二の整流ダイオードD2、及び平滑インダクタLが降圧型コンバータを成す。
【００７７】
初期化／アドレス期間では、制御部30（図1参照）は分離スイッチQSをオフさせる。更に、一次パルス電圧V1の変化と同期して、バイパススイッチQBを所定の時比率でオンさせる。そのとき、トランス2の二次電圧V2が平滑化され、一定電圧Vcが定電圧出力端子4Tから外部へ供給される。従って、トランス2の二次巻線2Bには電流が流れる。
放電維持期間では、制御部30は分離スイッチQSをオンさせ、バイパススイッチQBをオフさせる。そのとき、トランス2の二次電圧V2が第二の初期化／走査パルス発生部3Yを通しＰＤＰ20の走査電極Yに対し印加される。一方、第一の初期化／走査パルス発生部3XはＰＤＰ20の維持電極Xを接地する。こうして、放電維持パルス電圧VpがＰＤＰ20の維持電極Xと走査電極Yとの間に印加される。
【００７８】
一次パルス電圧V1の幅と周波数とは、初期化期間、アドレス期間、及び放電維持期間の全体にわたり一定に維持される。一方、バイパススイッチQBのオンの時比率は調節可能である。従って、定電圧出力端子4Tの電位Vcは、本発明の実施形態５によるバイパス部4Eとは異なり、放電維持パルス電圧の幅と周波数とで決まる一定値を上限として調節可能である。
【００７９】
放電維持期間では上記の通り、バイパススイッチQBがオフ状態に維持される。従って、放電維持パルス電圧が、バイパス部4F、又は定電圧出力端子4Tに接続される負荷から悪影響（例えばノイズ等による歪み）を受けない。
例えば、定電圧出力端子4Tに接続される負荷が初期化／走査パルス発生部3X、3Yであるとき、その負荷は放電維持期間では動作しない。そのとき、定電圧出力端子4Tからの一定電圧Vcの供給が初期化／アドレス期間に限られても良いので、放電維持期間でバイパススイッチQBが上記の通りオフしても良い。
その他に、定電圧出力端子4Tに接続される負荷に対し放電維持期間に供給される電気量が平滑コンデンサCに蓄えられる電気量より十分に小さいとき、放電維持期間でバイパススイッチQBがオフしても良い。そのとき、平滑コンデンサCの両端電圧、すなわち定電圧出力端子4Tの電位がほとんど変化しない。
【００８０】
バイパス部4F及び定電圧出力端子4Tに接続される負荷からの悪影響が無視できるとき、放電維持期間でも初期化／アドレス期間と同様、バイパススイッチQBによる同期整流が継続されても良い。それにより、定電圧出力端子4Tから一定電圧Vcが連続的に供給される。特に、その一定電圧Vcは調節可能である。
【００８１】
本発明の実施形態６によるＰＤＰ駆動装置では上記の通り、初期化／アドレス期間でバイパス部4Fがトランス2の二次巻線2Bを定電圧出力端子4Tを通し、外部負荷に接続する。従って、初期化期間、アドレス期間、及び放電維持期間の全体にわたり、トランス2の二次巻線2Bには電流が流れる。それにより、トランス2のコアの歪みがそれぞれの期間でほとんど変動しない。それ故、トランス2がコアの振動による騒音を発生しない。
【産業上の利用可能性】
【００８２】
本発明はＰＤＰ駆動装置に関し、上記の通り、バイパス部を利用し、トランスの騒音を低減させる。このように、本発明は産業上利用することができる発明である。
【図面の簡単な説明】
【００８３】
【図１】本発明の実施形態１によるプラズマディスプレイの構成を示すブロック図である。
【図２】本発明の実施形態１によるＰＤＰ駆動装置とＰＤＰ20との等価回路図である。
【図３】本発明の実施形態２によるＰＤＰ駆動装置とＰＤＰ20との等価回路図である。
【図４】本発明の実施形態３によるＰＤＰ駆動装置とＰＤＰ20との等価回路図である。
【図５】本発明の実施形態４によるＰＤＰ駆動装置とＰＤＰ20との等価回路図である。
【図６】本発明の実施形態５によるＰＤＰ駆動装置とＰＤＰ20との等価回路図である。
【図７】本発明の実施形態６によるＰＤＰ駆動装置とＰＤＰ20との等価回路図である。
【図８】従来のプラズマディスプレイの構成を示すブロック図である。
【符号の説明】
【００８４】
1           放電維持パルス発生部
Q1〜Q4      スイッチ素子
1T          入力端子
2           トランス
2A          トランス2の一次巻線
2B          トランス2の二次巻線
3X          第一の初期化／走査パルス発生部
3Y          第二の初期化／走査パルス発生部
4A          バイパス部
QB          バイパススイッチ
R           抵抗
QS          分離スイッチ
20          ＰＤＰ
X           ＰＤＰ20の維持電極
Y           ＰＤＰ20の走査電極
Cp          ＰＤＰ20のパネル容量
【図１】
2005301103.tif 000003
【図２】
2005301103.tif 000004
【図３】
2005301103.tif 000005
【図４】
2005301103.tif 000006
【図５】
2005301103.tif 000007
【図６】
2005301103.tif 000008
【図７】
2005301103.tif 000009
【図８】
2005301103.tif 000010