(57)【要約】【課題】ＥＢ縮小投影露光方法を用いて微細パターンを形成する方法を提供する。【解決手段】絶縁層２１上にレジスト層２３が塗布された基板にパターン部１０を形成する際、露光後のパターン部１０´の幅Ｗ´が、目標とするパターン部１０の幅Ｗより広くなるようにＥＢ縮小投影露光機で露光する。ここで、幅がある程度以上に広いパターン１０´は、ビーム電流量を上げて露光することができる。そして、ベーク処理、現像処理を行った後、プロセスシュリンクを行い、露光後のパターン部１０´の寸法をシュリンクする。すると、パターン部１０´の周囲のレジスト像２３ａ、２３ｂはパターン部側で、シュリンクされた幅Ｓずつ太り、その結果パターン部１０´の幅が細くなり、微細なパターンを形成することができる。【選択図】      図１
2005044823.tif 000002
【特許請求の範囲】
【請求項１】
基板上にレジスト膜を形成するレジスト塗布工程と、
該レジスト膜に、転写したいパターンの潜像を電子線投影露光方法により形成する露光工程と、
露光後に現像する現像工程と、
現像されたパターンを縮小するプロセスシュリンク工程と、
を含むことを特徴とするパターン形成方法。
【請求項２】
現像後のパターン間のレジスト膜の幅と、該レジスト膜のシュリンク量との関係を予め得ておき、
得られた関係を基にしてレチクルパターンの寸法を決定することを特徴とする請求項１記載のパターン形成方法。
【請求項３】
さらに、エッチング時にプロセスシュリンクを行う工程を含み、該工程におけるパターン間のレジスト膜のシュリンク量をも考慮してレチクルパターンの寸法を決定することを特徴とする請求項１記載のパターン形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＳＩなどの高集積デバイスや磁気ヘッドなどのパターン、特には、線幅が１００ｎｍ以下の微細パターンを形成する方法に関する。特には、高集積デバイスにおいて、ゲート層と配線、あるいは、配線層間を結ぶコンタクトホール層形成に有効なパターン形成方法に関する。
【０００２】
【従来技術】
従来、デバイスの高集積化を図るために、光源としてｇ線、ｉ線、あるいは、ＫｒＦエキシマレーザ等を用いた光ステッパが使用されてきた。そして、近年では、０．１μｍノード以降の微細パターン形成技術の開発が活発に行われている。その中で、メモリ量産対応も可能なスループットを有する方法として、電子線を用いたＥＢ縮小投影露光法（Ｅｌｅｃｔｒｏｎ  Ｐｒｏｊｅｃｔｉｏｎ  Ｌｉｔｈｏｇｒａｐｈｙ、ＥＰＬ）が注目されており、製品化されつつある。
【０００３】
このＥＢ縮小投影露光法は、従来の可変成形などのような、単純な基本図形アパーチャを重ね合わせて所望のパターンを形成していく、いわゆるセルプロジェクション等の直描技術とは異なり、光ステッパと同様に、所望のパターンを拡大したパターンが形成されたレチクルを用いる。そして、レチクルのパターンを縮小投影露光して、デバイスパターンを形成する。この方法は、レチクルを用いた縮小転写方法を採用したことと、大口径のビーム照射が可能な光学系を採用したことにより、実現される。
【０００４】
このＥＢ縮小露光法の特徴の一つは、加速電圧が１００ｋＶの非常に高加速の電子線を使用することである。このように電子線を高加速化することにより、レジスト中でのビームの直進性が高くなり、非常に微細なレジストパターンを形成できる。というのは、レジストに照射された電子線は、レジストの高分子中で散乱し、軌道が少しずつ広がっていく前方散乱を起こすが、電子線を高加速化すると、この前方散乱径は小さくなるためパターンの微細化に有利となる。
【０００５】
例えば、加速電圧を１００ｋＶとすると、レジスト中での散乱が極めて少なく、平均自由行程は２５０ｎｍ前後と非常に長くなる。そのため、電子の前方散乱半径もきわめて小さくなり、レジストの厚さが３００ｎｍの場合でも、７ｎｍ前後ビームが散乱されるだけである。したがって、レジストが単層プロセス対応でき得る程度に厚い場合でも、高いパターン分離性（解像性）を得られる。
【０００６】
しかし、スループットを向上させようとして電流量を大きくすると、電子密度が高くなり、電子相互の反発であるクーロン相互作用が大きく働く。このクーロン相互作用によってビームボケ量が大きくなり、その結果、解像性の劣化を引き起こす。したがって、微細なパターンを形成するためにはビーム電流量を下げて露光せざるを得ず、その結果ショットタイムが長くなって、スループットが制限される。
【０００７】
【発明が解決しようとする課題】
近年では、クーロン相互作用が起こり難い光学系が開発され、従来では時間あたりのウェハ処理量が数枚ｗｐｈであったスループットを、２０〜４０ｗｐｈ程度に向上できつつある。しかしながら、この程度のスループットは、光ステッパの１／４〜１／５であり、ＥＢ縮小露光装置の実用化においては、さらなる高スループット化が必要である。
【０００８】
本発明は上記の問題点に鑑みてなされたものであって、ＥＢ縮小投影露光方法を用いて微細パターンを形成する方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記の問題点を解決するため、本発明のパターン形成方法は、  基板上にレジスト膜を形成するレジスト塗布工程と、  該レジスト膜に、転写したいパターンの潜像を電子線投影露光方法により形成する露光工程と、  露光後に現像する現像工程と、  現像されたパターンを縮小するプロセスシュリンク工程と、を含むことを特徴とする。
【００１０】
つまり、現像されたパターン幅を縮小するプロセスシュリンクを前提として、電子線投影露光法により露光するパターンの幅を、目標とするパターン幅より広くする。幅が広いパターンは、クーロン相互作用をある程度受けてもパターン幅に影響しないため、ビーム電流量を上げて露光することができる。その結果、露光時のスループットを向上できる。そして、露光後のパターンの幅を、プロセスシュリンクにより目標とするパターン幅に縮小することにより、微細なパターンを形成することができる。
【００１１】
本発明においては、  現像後のパターン間のレジスト膜の幅と、該レジスト膜のシュリンク量との関係を予め得ておき、  得られた関係を基にしてレチクルパターンの寸法を決定することとできる。ただし、同一層上でパターンピッチが高密度から低密度まで混在するデバイスの場合は、シュリンク幅がパターンピッチ（パターン間のレジスト膜の幅）に依存しない材料、あるいは、条件を選択することが好ましい
【００１２】
本発明においては、  さらに、エッチング時にプロセスシュリンクを行う工程を含み、該工程におけるパターン間のレジスト膜のシュリンク量をも考慮してレチクルパターンの寸法を決定することもできる。
【００１３】
【発明の実施の形態】
以下、図面を参照しつつ説明する。
図１は、本発明の実施の形態に係るパターン形成方法を説明する図である。
この例では、図１（Ｃ）に示す、幅がＷのコンタクトホール１０を形成する方法を説明する。
まず、絶縁層２１上にレジスト層２３が塗布された基板を用意し、ＥＢ縮小投影露光機でパターン部（ホール）を露光する。この際、図１（Ａ）に示すように、露光後のパターン部１０´の幅Ｗ´が、目標とするパターン部１０の幅（図１（Ｃ）の幅Ｗ）より広くなるように露光する。ＡｒＦやＦ２などの光源を用いた場合、パターン形状は先端ほど狭くなるテーパ形状となるため、幅の狭いピッチを露光することはできないが、ＥＢ縮小投影露光機を用いると、幅の狭いピッチも露光することができる。
【００１４】
次に、ベーク処理、現像処理を行い、レジスト像を形成する。その後、プロセスシュリンクを行い、露光後のパターン部１０´の寸法をシュリンクする（縮小する）（シュリンク方法については後述する）。すると、図１（Ｂ）に示すように、パターン部１０´の周囲のレジスト像２３ａ、２３ｂはパターン部側で、シュリンクされた幅Ｓずつ太る（シュリンク部を２５ａ、２５ｂで示す）。その結果、パターン部１０´の幅は、最初の幅Ｗ´からシュリンク幅Ｓの約２倍の幅だけ細くなる。
【００１５】
その後、エッチング処理を行うと、図１（Ｃ）に示すように、幅がＷのパターン部１０が得られる。
つまり、最初にＥＢ縮小投影露光機でパターン露光を行う際に、目標とするパターン幅（Ｗ）より広い幅（Ｗ´＝Ｗ＋数１０ｎｍ）のパターンを露光する。そして、パターン幅が目標のパターン幅Ｗとなるようにプロセスシュリンクを行い、露光後のパターン部の幅を狭くしている。
【００１６】
前述のように、ＥＢ縮小投影露光方法において、ビームの幅を狭くして微細なパターンを形成する際には、クーロン相互作用を抑制するためにビーム電流量を上げずに露光していた。しかし、図１（Ａ）に示すような、幅がある程度以上に広いパターン１０´の場合は、クーロン相互作用をある程度受けてもパターン幅に影響しないため、ビーム電流量を上げて露光することができる。その結果、露光時のスループットを向上できる。
【００１７】
また、クーロン相互作用によってビームボケ量が大きくなっても、電子線の加速電圧が高いため、比較的厚めのレジストでも高解像パターンを得ることができる。そのため、単層プロセスにおいて、例えば、コンタクトレイヤーであれば厚さが５００ｎｍ前後のレジストにも対応できる。
【００１８】
プロセスシュリンクを行う方法としては、現像後のレジスト像にシュリンク材料を塗布する方法がある。シュリンク材料として、例えば、クラリアント社製の“ＲＥＬＡＣＳ”（登録商標）や、東京応化工業社製の“ＳＡＦＩＥＲ”（登録商標）を用いることができる。このような材料をレジスト上にコートし、その後、レジスト材料のガラス転移点近傍の温度で一定量ベーク処理を行う。これにより、レジスト像の側壁からパターン部へレジスト材料が引きずり出され、レジスト像が太る。すなわち、レジスト像に挟まれたパターン部の幅が狭くなる。
または、レジスト材料をガス化させてレジスト上に積層させ、パターン部の幅を狭くする方法もある。
【００１９】
ＥＢ縮小投影露光機では、光露光のようにレジスト中での光線の透過率低下は問題にならないため、レジスト材料は限定されない。例えば、現在開発が進められているＫｒＦ材料や、ＡｒＦ材料を使用できる。ただし、この例のパターン形成方法は、ポジレジスト上にパターン形成する場合に限定される。
【００２０】
上記のパターン形成時の各工程におけるパターン寸法の制御方法として、ＥＢ縮小投影露光機で露光するレチクルパターンの幅を、プロセスシュリンクにより幅を狭めることを前提として、その分予め広くしておく方法がある。例えば、プロセスシュリンク幅をＳとし、目標のパターン幅をＷとすると、露光後のパターン部の幅Ｗ´は、目標パターン幅Ｗ＋（プロセスシュリンク幅Ｓ×２）となる。このように幅が広いパターンは、ビーム電流量を上げて露光することができる。そして、レチクルパターンの幅を、露光後のパターン部の幅Ｗ´×（ＥＢ縮小露光装置の縮小倍率）−１としてパターンを形成する。
【００２１】
また、別のパターン寸法制御方法として、目標パターンの幅ＷにＥＢ縮小露光装置の縮小倍率の逆数を掛けた幅のパターンをレチクルに形成し、このレチクルをオーバー露光して、広い幅（Ｗ´）のパターン部を形成する方法もある。オーバー露光は、ビーム電流量を上げて露光するため、露光時のスループットが向上する。ただし、この方法では、目標となるパターン部だけでなく、同一レイヤーに含まれる周辺のパターン部の全てがオーバー露光されて、全てのパターン部の幅が広くなってしまう。このため、線幅の補正を厳密に行う必要がある。
【００２２】
なお、同一層上でパターンピッチが高密度から低密度まで混在するデバイスの場合は、シュリンク幅がパターンピッチ（パターン間のレジスト膜の幅）に依存しない材料、あるいは、条件を選択することが好ましい。
【００２３】
さらに、エッチング時にもシュリンクを行うことができる。この場合は、エッチング時のシュリンク幅、プロセスシュリンク時のシュリンク幅を予め得ておき、各プロセスで目標となる寸法となるように、各条件を制御する必要がある。
【００２４】
以上説明した方法は、特に、ホールパターンに適応することが有効である。ラインパターンを本方法により形成する場合は、ライン幅方向のシュリンク幅とライン長さ方向のシュリンク幅が異なり、パターンの幅と長さを両方同時に制御することが難しくなるからである。しかし、ライン幅のみの制御でよい場合は、本方法を適用することができる。
【００２５】
実施例
６５ｎｍノード対応の、ＳＰＵ、ＤＲＡＭ、ＬＯＧＩＣ、ＳＲＡＭを１つのチップに集積したＳＯＣ（システム・オン・チップ）デバイス作製の一工程として、ゲート間コンタクトレイヤーの露光を行う場合について説明する。コンタクトホールの目標サイズは７５ｎｍであり、同一レイヤー内には、ホールとスペースの幅の比率が１：１、１：１．２、１：２、１：３（ピッチは順に、１５０ｎｍ、１６５ｎｍ、２２５ｎｍ、３００ｎｍ）のパターンが混在している。プロセスシュリンク剤として、東京応化工業社製のＳＡＦＩＥＲ剤（登録商標）を用いた場合、シュリンク幅のパターンピッチ依存性は寸法制御範囲内であった。このため、最も厳しい条件である、１５０ｎｍピッチのパターンに合わせる。
【００２６】
ＥＢ縮小露光装置で露光後のレジスト上のホールの幅（図１（Ａ）のＷ´）を、各ピッチにおいて全て１０５ｎｍとなるように設定する。このとき、１５０ｎｍピッチのパターンでは、ホール間のスペースの幅は４５ｎｍ（＝１５０ｎｍ−１０５ｎｍ）となる。そして、ホールの幅が１０５ｎｍとなるように、レチクルパターンを作製する。つまり、レチクル上のホールの寸法は、ＥＢ縮小露光機の縮小倍率を１／４倍とすると、４２０ｎｍとなる。
【００２７】
レジスト材料としては、高分解能のＥＰＬ用レジストである、富士フィルムアーチ社製のＦＥＰ−１３７（登録商標）を用い、単層プロセス対応でレジスト厚さを４５０ｎｍとした。レジスト塗布後に、１２０℃、９０秒のプリベークを施し、ＥＢ縮小投影露光装置内に搬送した。露光時の露光ドーズ量を１０μＣ／ｃｍ２、ショットタイムを５００μｓｅｃ程度として、露光した。
【００２８】
露光後に、ウェハを大気中に搬送し、１１０℃、９０秒のベークを行った後現像した。現像液は、東京応化工業社製のＮＭＤ３（登録商標）を用い、２３℃にて６０秒間のパドル現像とした。
【００２９】
その後、ウェハをコータにセットし、東京応化工業社製のＳＡＦＩＥＲ剤（登録商標）をスピン塗布した。同剤は、水分散の有機材料であり、そのままレジスト上に塗布することができる。塗布後、１２０℃、６０秒間のベーク処理を行った後、純水でリンス処理した。
【００３０】
形成されたパターンの寸法を、ＣＤ−ＳＥＭ機（日立社製Ｓ９２００）で計測したところ、各ピッチにおいて目標どおりの７５ｎｍのホールが形成されたことが確認できた。
【００３１】
【発明の効果】
以上の説明から明らかなように、本発明によれば、現像されたパターン幅を縮小するプロセスシュリンク工程を含むことにより、目標とするパターン幅より広いパターンを露光するため、ビーム電流量を上げて露光することができる。その結果、露光時のスループットを向上できる。そして、露光後にプロセスシュリンクを行うことにより、微細なパターンを形成することができる。この方法によれば、幅（径）が１００ｎｍ以下のコンタクトホールレイヤーを、比較的高いスループットで高精度にパターン形成できる。このため、デバイスの高機能化を進めることができる。さらに、非常に細いトレンチ形状を必要とする磁気ヘッド構造プロセスにも適用することができ、電子機器のさらなる小型化、高機能化に貢献することが期待される。
【図面の簡単な説明】
【図１】本発明の実施の形態に係るパターン形成方法を説明する図である。
【符号の説明】
１０  コンタクトホール
２１  絶縁層
２３  レジスト層
２５  シュリンク部
【図１】
2005044823.tif 000003