(57)【要約】      （修正有）【課題】消費電力増加が少なく、漏洩する電力が小さく、ノイズの影響が小さく、蛍光体の寿命が長いプラズマ表示装置及びその駆動方法を提供する。【解決手段】プラズマ表示装置は第１電極及び第２電極と交差する第３電極を含むプラズマディスプレイパネル、第１電極にサステインパルスを印加するスキャン駆動部、スキャン駆動部と交番されるように第２電極にサステインパルスを印加するサステイン駆動部を含み、リセット期間、アドレス期間及びサステイン期間からなるサーブフィールドの組合によってフレームで画像を表現する時、サステイン期間に第１電極に負の第１バイアス電圧でサステイン電圧まで上昇するサステインパルスを印加し、第１電極と交番されるように第２電極に負の第２バイアス電圧でサステイン電圧まで上昇するサステインパルスを印加する。 【選択図】図３
2005301280.tif 000002
【特許請求の範囲】
【請求項１】
第１電極及び第２電極と、前記第１電極及び前記第２電極と交差する第３電極を含むプラズマディスプレイパネル；
前記第１電極に負の第１バイアス電圧でサステイン電圧まで上昇するサステインパルスを印加するスキャン駆動部；及び、
前記スキャン駆動部によって印加されるサステインパルスと交番されるように前記第２電極に負の第２バイアス電圧でサステイン電圧まで上昇するサステインパルスを印加するサステイン駆動部
を含むことを特徴とするプラズマ表示装置。 
【請求項２】
前記負の第１バイアス電圧と前記負の第２バイアス電圧の大きさは等しいことを特徴とする、請求項１記載のプラズマ表示装置。 
【請求項３】
前記スキャン駆動部は、前記プラズマディスプレイパネルの第１電極と繋がれる一つのみのスイチング素子を備えたスキャンドライバーを備えて、
前記スイチング素子は、前記第１電極にサステインパルスが印加される時ターンオン(turn on)なって前記第１電極に前記サステイン電圧を印加することを特徴とするとする、請求項１記載のプラズマ表示装置。 
【請求項４】
前記スイチング素子がターンーオンになって前記サステイン電圧が前記第１電極に印加される時、前記２電極に前記負の第２バイアス電圧が印加されることを特徴とする、請求項３記載のプラズマ表示装置。 
【請求項５】
前記スキャン駆動部は、前記プラズマディスプレイパネルの第１電極と繋がれる一つのみのスイチング素子を備えたスキャンドライバーを含み、
前記スイチング素子は、前記第２電極にサステインパルスが印加される時ターンオフ(turn-off)になって前記第１電極に前記第１バイアス電圧が印加されることを特徴とする、請求項１記載のプラズマ表示装置。 
【請求項６】
前記スキャン駆動部は、前記プラズマディスプレイパネルの第１電極と繋がれる一つのスイチング素子を含んだスキャンドライバーを備えて、アドレス期間に選択された第１電極と繋がれた前記スキャンドライバーの前記スイチング素子がターンーオンになって前記選択された第１電極に前記第１バイアス電圧が印加されることを特徴とする、 請求項１に記載のプラズマ表示装置。
【請求項７】
選択されない第１電極と繋がれた前記スキャンドライバーの前記スイチング素子がターンーオフされて、前記選択されない第１電極に第１バイアス電圧を印加することを特徴とする、請求項６記載のプラズマ表示装置。
【請求項８】
前記アドレス期間で前記第１電極に前記第２バイアス電圧を印加することを特徴とする、 請求項６または７記載のプラズマ表示装置。
【請求項９】
リセット期間、アドレス期間及びサステイン期間に第１電極、第２電極及び第３電極に駆動パルスが印加されて一つ以上のサーブフィールドの組合によってフレームで画像を表現するプラズマ表示装置の駆動方法において、
前記サステイン期間に前記第１電極に負の第１バイアス電圧でサステイン電圧まで上昇するサステインパルスを印加して、前記第１電極に印加される負の第１バイアス電圧でサステイン電圧まで上昇するサステインパルスと交番されるように前記第２電極に負の第２バイアス電圧でサステイン電圧まで上昇するサステインパルスを印加することを特徴とするプラズマ表示装置の駆動方法。
【請求項１０】
前記負の第１バイアス電圧と前記負の第２バイアス電圧の大きさは等しいことを特徴とする、請求項９に記載のプラズマ表示装置の駆動方法。 
【請求項１１】
前記プラズマディスプレイパネルの第１電極と繋がれる一つのスイチング素子を含んだスキャンドライバーを備えて、前記第１電極にサステインパルスが印加される時前記スイチング素子がターンオン(turn on)なって前記第１電極に前記サステイン電圧が印加されること
特徴とする、請求項９に記載のプラズマ表示装置の駆動方法。 
【請求項１２】
前記スイチング素子がターンーオンになって前記サステイン電圧が前記第１電極に印加される時、前記２電極に前記負の第２バイアス電圧が印加されることを特徴とする、請求項１１に記載のプラズマ表示装置の駆動方法。 
【請求項１３】
前記プラズマディスプレイパネルの第１電極と繋がれる一つのみのスイチング素子を備え、
前記第２電極にサステインパルスが印加される時前記スイチング素子がターンオフ(turn-off)になって前記第１電極に前記第１バイアス電圧が印加されることを特徴とする、請求項９に記載のプラズマ表示装置の駆動方法。 
【請求項１４】
前記プラズマディスプレイパネルの第１電極と繋がれる一つのみのスイチング素子を備え、
アドレス期間に選択された第１電極と繋がれた前記スキャンドライバーの前記スイチング素子がターンーオンになって前記選択された第１電極に前記第１バイアス電圧が印加されることを特徴とする、請求項９記載のプラズマ表示装置の駆動方法。
【請求項１５】
選択されない第１電極と繋がれた前記スキャンドライバーの前記スイチング素子がターンーオフされて、前記選択されない第１電極に第１バイアス電圧を印加することを特徴とする、請求項１４記載のプラズマ表示装置の駆動方法。
【請求項１６】
前記アドレス期間で前記第１電極に前記第２バイアス電圧を印加することを特徴とする、請求項１４または１５記載のプラズマ表示装置の駆動方法。 
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマ表示装置及びその駆動方法に関する。 
【背景技術】
【０００２】
一般的にプラズマディスプレイパネル(Plasma Display Panel :以下"PDP"とする)はHe+XeまたはNe+Xe不活性混合ガスの放電の時発生する１４７nmの紫外線によって蛍光体を発光させることで文字またはグラフィックを含んだ画像を表示する。 
【０００３】
図１は、従来マトリックス形態に配列された放電セル構造を持つ３電極交流面放電型PDPの構造を示す斜視図である。図１を参照すれば、３電極交流面放電型PDP１００は、上部基板１０上に形成されられたスキャン電極１１a及びサステイン電極１２aと、下部基板２０上に形成されられたアドレス電極２２を備える。スキャン電極１１aとサステイン電極１２aそれぞれは、透明電極、例えばインジウムティンオキサイド(Indium-Tin-Oxide： ITO)で形成される。スキャン電極１１aとサステイン電極１２aそれぞれには、抵抗を減らすための金属バス電極(１１b、１２b)が形成される。スキャン電極１１aとサステイン電極１２aが形成された上部基板１０には、上部誘電体層１３aと保護膜１４が積層される。上部誘電体層１３aには、プラズマ放電の時発生された壁電荷が蓄積される。保護膜１４は、プラズマ放電の時発生されたスパッタリングによる上部誘電体層１３aの損傷を防止することと共に２次電子の放出效率を高めるようになる。保護膜１４には、通常酸化マグネシウム(MgO)が利用される。
【０００４】
一方、アドレス電極２２が形成された下部基板２０上には、下部誘電体層１３b、隔壁２１が形成されて、下部誘電体層１３bと隔壁２１の表面には蛍光体層２３が塗布される。アドレス電極２２は、スキャン電極１１a及びサステイン電極１２aと交差される方向に形成される。 隔壁２１は、アドレス電極２２と並んで形成されており、放電によって生成された紫外線及び可視光が接した放電セルに漏洩することを防止する。蛍光体層２３は、プラズマ放電の時発生された紫外線によって励起されて、赤色(R)、緑(G)または青色(B)何れ一つの可視光線を発生する。上部基板１０と下部基板２０の間において隔壁２１によって区画された放電セルの放電空間には、放電のためのHe+XeまたはNe+Xeなどの不活性混合ガスが注入される。このような構造を持つ従来PDPの駆動方法をよく見れば次の図２のようである。 
【０００５】
図２は従来PDPの駆動方法を説明するための駆動波形である。図２をよく見れば、従来PDPは全画面を初期化させるためのリセット期間、セルを選択するためのアドレス期間及び選択されたセルの放電を維持させるためのサステイン期間で分けられて駆動される。
【０００６】
先に、リセット期間はセットアップ期間(SU)とセッダウン期間(SD)で分けられて駆動され、セットアップ期間(SU)にはすべてのスキャン電極(Y)に上昇ランプ波形(Ramp-up)が同時に印加される。  この上昇ランプ波形によって全画面のセル内には放電が起きる。このセットアップ放電によってアドレス電極(X)とサステイン電極(Z)上には正極性電荷が積もるようになって、スキャン電極(Y)上には負極性の壁電荷が積もるようになる。セットダウン期間(SD)には上昇ランプ波形が供給された後、上昇ランプ波形のピーク電圧より低い正劇性電圧で落ち始めて基底電圧(GND)または負極性の特定電圧レベルまで落ちる下降ランプ波形(Ramp-down)がセル内に微弱な消去放電を起こすことで過度に形成された壁電荷を一部消去させる。このセットダウン放電によってアドレス放電が安定に起きることができるほどの壁電荷がセル内に均一に残留される。 
【０００７】
アドレス期間には、負極性スキャンパルス(Scan)がスキャン電極(Y)に順に印加されることと共に同時に、スキャンパルスに同期されてアドレス電極(X)らに正極性のデータパルス(data)が印加される。 このスキャンパルスとデータパルスの電圧差と、リセット期間に生成された壁電圧とが加わりながら、データパルスが印加されるセル内にはアドレス放電が発生される。 アドレス放電によって選択されたセル内には、サステイン電圧が印加される時放電が起きることができる位の壁電荷が形成される。 サステイン電極(Z)には、セットダウン期間とアドレス期間との間に、スキャン電極(Y)との電圧差を減らしてスキャン電極(Y)との誤放電が起きないように正極性直流電圧(Zdc)が供給される。 
【０００８】
サステイン期間には、スキャン電極(Y)とサステイン電極(Z)に交番的にサステインパルス(Sus)が印加される。 アドレス放電によって選択されたセルは、セル内の壁電圧とサステインパルスとが加わりながら、毎サステインパルスが印加される時毎にスキャン電極(Y)とサステイン電極(Z)の間に、サステイン放電、すなわち表示放電が起きるようになる。
また、サステイン放電が完了する後には、パルス幅と電圧レベルが小さなランプ波形(Ramp-ers)がサステイン電極(Z)に供給されて全画面のセル内に残る壁電荷を消去させるようになる。 
【０００９】
一方、アドレス期間とサステイン期間でプラズマ表示パネルの駆動装置の動作をさらによく見れば、次の図３及び図４のようである。
【００１０】
図３は、従来のプラズマディスプレイパネルのアドレス期間とサステイン期間で動作される駆動装置を説明するための回路図で、図４は、従来のスキャンパルス及びサステインパルスの波形図である。 
【００１１】
図３及び図４に示すように、アドレス期間でY１電極が選択されると、Y１電極にあたるスキャンドライバー２１０-１に含まれた二つのスイチング素子(２１１-１、２１３-１)、スキャン用スイチング素子２２０及びバイアス用スイチング素子３３０がターンーオンされる。 同時に、選択されない残りY電極(Y２乃至Yn)にあたるスキャンドライバー(２１０-２乃至２１０-n)に含まれた二つのスイチング素子の中で上端にあるスイチング素子(２１１-２乃至２１１-n)がターンーオンされて、下端にあるスイチング素子(２１３-２乃至２１３-n)はターンーオフされる。 
【００１２】
これに従って選択されたY電極に印加されるスキャンパルス電圧はバイアス電圧(-Vbias)とスキャン電圧(-Vyscan)の間で変化して、選択されないY電極の電位はバイアス電圧(-Vbias)になる。 
【００１３】
また、サステイン期間でY電極にサステインパルスが印加されるために、スキャンドライバー(２１０-１乃至２１０-n)に含まれたスイチング素子(２１１-１乃至２１１-n、２１３-１乃至２１３-n)、スキャン用スイチング素子２２０及びバイアス用スイチング素子３３０が皆ターンーオフされて、サステイン用スイチング素子２４０及びグラウンド用スイチング素子２６０がターンーオンされる。 したがって、電圧Vsyがスキャンドライバー(２１０-１乃至２１０-n)の下段の方ダイオードを通じてY電極に印加される。
【００１４】
そして、サステイン期間でZ電極にサステインパルスが印加されるためにサステイン用スイチング素子２５０及びバイアス用スイチング素子３３０がターンーオンされて、スキャンドライバー(２１０-１乃至２１０-n)に含まれたスイチング素子、スキャン用スイチング素子２２０及びサステイン用スイチング素子２４０がターンーオフされる。これに従って電圧VszがZ電極に印加される。 
【００１５】
従来の場合、サステイン期間でY電極及びZ電極に印加されるサステインパルスの電位が０Vを基準としてVsyまたはVszまで変わるので、データ電極であるX電極に常に陽イオンが充電される。 このようにX電極に陽イオンが充電される過程で、陽イオンは蛍光体と衝突して蛍光体の寿命を縮めさせる。また、陽イオンの衝突によって発生する粒子が表面に附着して輝度を低下させる。このような現象は、陽イオンの質量が電子に比べて非常に大きいため、陽イオンが蛍光体と衝突する場合、陰イオンが衝突する場合より数千倍以上の衝撃が発生するからである。 
【００１６】
また、アドレス期間にZ電極の電位レベルはグラウンドレベルでY電極の電位はバイアス電圧-Vbiasが印加されるので、Z電極からY電極で一定な電圧位のバイアス電圧が印加されて電位差が発生する。このような電位差は常に漏洩する作用をするようになって消費電力を増加させて駆動装置の動作に悪い影響を及ぼす。 
【００１７】
また、アドレス期間でのバイアス電圧(-Vbias)とサステイン期間でのグラウンドレベルであるバイアス電圧が異なって駆動装置の回路が複雑でノイズ影響をもたらす。 
【発明の開示】
【発明が解決しようとする課題】
【００１８】
本発明の目的は、プラズマディスプレイパネル駆動の中でサステイン期間でアドレス電極に陽イオンが充電されて蛍光体に与えるダメージによるパネル寿命短縮を防止することができるプラズマ表示装置及びその駆動方法を提供することにある。
【００１９】
また、プラズマディスプレイパネル駆動の中でアドレス期間にスキャン電極とサステイン電極間で電位差による漏泄作用に発生される消費電力増加を防止することができるプラズマ表示装置及びその駆動方法を提供することにある。 
【課題を解決するための手段】
【００２０】
本発明によるプラズマ表示装置はスキャン電極及びサステイン電極と、前記スキャン電極及び前記サステイン電極と交差するアドレス電極を含むプラズマディスプレイパネル、前記スキャン電極に負の第１バイアス電圧でサステイン電圧まで上昇するサステインパルスを印加するスキャン駆動部、前記スキャン駆動部によって印加されるサステインパルスと交番されるように前記ソステイン電極に負の第２バイアス電圧でサステイン電圧まで上昇するサステインパルスを印加するサステイン駆動部を含む。 
【００２１】
本発明によるプラズマ表示装置の駆動方法はリセット期間、アドレス期間及びサステイン期間にスキャン電極、サステイン電極及びアドレス電極に駆動パルスが印加されて一つ以上のサーブフィールドの組合によってフレームで画像を表現する時、前記サステイン期間に前記スキャン電極に負の第１バイアス電圧でサステイン電圧まで上昇するサステインパルスを印加して、前記スキャン電極に負の第１バイアス電圧でサステイン電圧まで上昇するサステインパルスと交番されるように前記ソステイン電極に負の第２バイアス電圧でサステイン電圧まで上昇するサステインパルスを印加することを特徴とする。 
【発明の効果】
【００２２】
本発明はアドレス電極に充電される陽イオンの数が縮んでパネルの寿命が延ばされて輝度の減少が最小化されるだけでなくスキャン電極とサステイン電極に印加されるバイアス電圧の大きさが同様として漏洩する電力の大きさを減らすことができる效果がある。 
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施例を添付した図面を参照して詳細に説明する。
【００２４】
図５は、本発明によるプラズマ表示装置を示す図である。図５を参照すれば、本発明によるプラズマ表示装置は、プラズマディスプレイパネル１００と、プラズマディスプレイパネル１００の下部基板(未図示)に形成されたアドレス電極(X１乃至Xm)にデータを供給するためのデータ駆動部１２２と、スキャン電極(Y１乃至Yn)を駆動するためのスキャン駆動部１２３と、共通電極であるサステイン電極(Z)を駆動するためのサステイン駆動部１２４と、プラズマディスプレイパネル駆動の時に、データ駆動部１２２、スキャン駆動部１２３、サステイン駆動部１２４を制御するためのタイミングコントロール部１２１と、それぞれの駆動部(１２２、１２３、１２４)に必要な駆動電圧を供給するための駆動電圧発生部１２５を含む。
【００２５】
プラズマディスプレイパネル１００は、上部基板(未図示)と下部基板(未図示)とが一定な間隔を置いて合着されている。上部基板には複数の電極例えば、スキャン電極(Y１乃至Yn)及びサステイン電極(Z)が対を成して形成されており、下部基板にはスキャン電極(Y１乃至Yn)及びサステイン電極(Z)と交差されるようにアドレス電極(X１乃至Xm)が形成される。
【００２６】
データ駆動部１２２には、図示しない逆ガンマ補正回路、誤差拡散回路等によって逆ガンマ補正及び誤差拡散された後、サーブフィールドマッピング回路によって各サーブフィールドにマッピングされたデータが供給される。このようなデータ駆動部１２２は、タイミングコントロール部１２１からのタイミング制御信号(CTRX)に応答してデータをサンプリングしてラッチした後、そのデータをアドレス電極(X１乃至Xm)に供給する。
【００２７】
スキャン駆動部１２３は、タイミングコントロール部１２１の制御下に、リセット期間の間上昇ランプ波形(Ramp-up)と下降ランプ波形(Ramp-down)とをスキャン電極(Y１乃至Yn)に供給する。また、スキャン駆動部１２３は、タイミングコントローラ１２１の制御下に、アドレス期間の間、スキャン電圧(-Vy)のスキャンパルス(Sp)をスキャン電極(Y１乃至Yn)に順に供給する。スキャン駆動部１２３は、サステイン期間の間に、第１バイアス電圧でサステイン電圧まで上昇するサステインパルス（第１バイアス電圧からサステイン電圧まで上昇するサステインパルス）をスキャン電極(Y１及びYn)に供給する。この時、第１バイアス電圧は負の電圧である。
【００２８】
サステイン駆動部１２４は、タイミングコントロール部１２１の制御下にサステイン期間の間、スキャン駆動部１２３と相互に動作して第２バイアス電圧でサステイン電圧まで上昇するサステインパルス(sus)、即ち第２バイアス電圧からサステイン電圧まで上昇するサステインパルス（sus）をサステイン電極(Z)に供給する。
【００２９】
タイミングコントロール部１２１は、垂直/水平同期信号とクロック信号とを入力されて、リセット期間、アドレス期間、サステイン期間で各駆動部(１２２、 １２３、 １２４)の動作タイミングと同期化を制御するためのタイミング制御信号(CTRX、 CTRY、 CTRZ)を発生して、そのタイミング制御信号(CTRX、 CTRY、 CTRZ)を該当の駆動部(１２２、１２３、１２４)に供給することで各駆動部(１２２、１２３、１２４)を制御する。 
【００３０】
一方、データ制御信号(CTRX)には、データをサンプリングするためのサンプリングクロック、ラッチ制御信号、エネルギー回収回路と駆動スィッチ素子のオン/オフタイムを制御するためのスィッチ制御信号が含まれる。スキャン制御信号(CTRY)には、スキャン駆動部１２３内のエネルギー回収回路と駆動スィッチ素子の オン/オフタイムを制御するためスィッチ制御信号が含まれて、サステイン制御信号(CTRZ)にはサステイン駆動部１２４内のエネルギー回収回路と駆動スィッチ素子のオン/オフタイムを制御するためのをスィッチ制御信号が含まれる。
【００３１】
駆動電圧発生部１２５は、セットアップ電圧(Vsetup)、スキャン共通電圧(Vscan-com)、スキャン電圧(-Vy)、サステイン電圧(Vs)、データ電圧(Vd)などを発生する。このような駆動電圧は放電ガスの組成や放電セル構造によって変わることができる。
【００３２】
このような構造を持つ本発明のプラズマ表示装置がアドレス期間及びサステイン期間で動作原理をよく見れば、図６及び図７のようである。 
【００３３】
図６は本発明のプラズマ表示装置による駆動部の回路図であり、図７は本発明によるプラズマ表示装置の駆動波形図である。ここで、図６及び図７において、アドレスレッシング区間でY１電極にスキャンパルスが印加されると仮定する。
【００３４】
選択されたY１電極にスキャンパルスが印加されるためにY１電極と繋がれたスキャンドライバー３１０-１に含まれたスイチング素子(SW１)、スキャン用スイチング素子３２０、第１バイアス用スイチング素子３３０、及び、選択されたセルにデータパルスを印加するための該当のアドレス用スイチング素子(SD１)がターンーオンされる。
【００３５】
また、選択されない残りのY電極(Y２乃至Yn)に繋がれたスキャンドライバー(３１０-２乃至３１０-n)に含まれたスイチング素子(SW２乃至SWn)、及び、第１サステイン用スイチング素子３５０がターンーオフする。
【００３６】
これに従って図７に示すように選択されたY１電極に第１バイアス電圧(-Vvias１)とスキャン電圧(-Vyscan)とが同時に印加されて、残りのY電極(Y２乃至Yn)に第１バイアス電圧(-Vvias１)が印加される。 
【００３７】
このようなアドレスレッシング区間で第２バイアス用スイチング素子３６０がターンーオンされて第２サステイン用スイチング素子３７０がターンーオフすることで、図７に示すようにZ電極には第２バイアス電圧(-Vbias２)が印加される。
【００３８】
次に、サステイン区間では第１サステイン用スイチング素子３５０、すべてのスキャンドライバー(３１０-１乃至３１０-n)のスイチング素子(SW１乃至SWn)、及び第２バイアス用スイチング素子３６０がターンーオンして、第１バイアス用スイチング素子３３０及び第２サステイン用スイチング素子３７０がターンーオフする。 これに従って図７に示すようにY電極に印加されるサステインパルスの電圧は、Vsyまで上昇してZ電極の電位は第２バイアス電圧(-Vbias２)のレベルで維持される。
【００３９】
以後、第２サステイン用スイチング素子３７０及び第１バイアス用スイチング素子３３０がターンーオンして、すべてのスキャンドライバーのスイチング素子(SW１乃至SWn)、スキャン用スイチング素子３２０、第１サステイン用スイチング素子３５０及び第２バイアス用スイチング素子３６０がターンーオフする。これに従って図７に示すように、Z電極に印加されるサステインパルスの電圧はVszまで上昇して、 Y電極は第１バイアス電圧(-Vbias１)のレベルで維持される。
【００４０】
このように本発明によるプラズマ表示パネルの駆動装置の動作によれば、サステイン区間でY電極とZ電極に印加されるサステインパルスの電圧が第１バイアス電圧(-Vbias１)からVsy、または、第２バイアス電圧(-Vbias２)からVszまで変わるので、サステインパルスの電圧が０Vから変わる従来の駆動装置に比べてX電極に充電される陽イオンの数が減少する。X電極に充電される陽イオンの数が減少することにより、プラズマ表示パネルの寿命が延ばされて輝度減少を防止することができる。 
【００４１】
また、第１バイアス電圧(-Vbias１)と第２バイアス電圧(-Vbias２)の大きさが同じ場合、アドレスレッシング区間で選択されないY電極とZ電極の間の電位差が発生しないので、従来の駆動装置と違い漏洩する電力が最小化される。
【００４２】
同時に第１バイアス電圧(-Vbias１)と第２バイアス電圧(-Vbias２)の大きさが同じ場合、本発明の駆動装置はアドレッシン区間でY電極とZ電極に印加されるバイアス電圧が等しいので、駆動装置が簡素化されてノイズの影響を最小化することができる。
【図面の簡単な説明】
【００４３】
【図１】従来マトリックス形態に配列された放電セル構造を持つ３電極交流面放電型PDPの構造を示す斜視図。
【図２】従来PDPの駆動方法を説明するための駆動波形を示す図。
【図３】従来プラズマディスプレイパネルのアドレス期間とサステイン期間で動作される駆動装置を説明するための回路図。
【図４】従来のスキャンパルス及びサステインパルスの波形を示す図。
【図５】本発明によるプラズマ表示装置を示す図。
【図６】本発明のプラズマ表示装置による駆動部の回路図であり、
【図７】本発明によるプラズマ表示装置の駆動波形を示す図である。
【図１】
2005301280.tif 000003
【図２】
2005301280.tif 000004
【図３】
2005301280.tif 000005
【図４】
2005301280.tif 000006
【図５】
2005301280.tif 000007
【図６】
2005301280.tif 000008
【図７】
2005301280.tif 000009