(57)【要約】【課題】  出力インピーダンスの影響及び温度ドリフトによる入出力電流比の設定値に対する誤差を低減させること。【解決手段】  差動アンプ３５の非反転入力端（＋）を、入力端子３０に接続すると共に、抵抗器３２を介して共通電源端子３６に接続し、反転入力端（−）を、抵抗器３３を介して共通電源端子３６に接続すると共に、Ｎ型ＭＯＳＦＥＴ３４のソース端３４ｓに接続する。Ｎ型ＭＯＳＦＥＴ３４のドレイン端を出力端子３１に接続し、ゲート端３４ｇを差動アンプ３５の出力端に接続してカレントミラー回路を構成する。【選択図】      図１
2005065134.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力される電流と同じ向きの電流が出力端子から出力されるカレントミラー回路において、
前記入力端子を、第１の抵抗器を介して電源端子に接続し、
前記出力端子を、一端から他端へ電流が流れる電流流路及び、この電流流路に流れる電流を制御する制御端を有するトランジスタの電流流路の一端に接続し、
前記トランジスタの電流流路の他端を、第２の抵抗器を介して前記電源端子に接続し、
差動アンプの非反転入力端を前記入力端子と前記第１の抵抗器との間に接続し、反転入力端を前記トランジスタの電流流路の他端と前記第２の抵抗器との間に接続し、当該差動アンプの出力端を前記トランジスタの制御端に接続した
ことを特徴とするカレントミラー回路。
【請求項２】
前記第２の抵抗器が前記第１の抵抗器の１／Ｎ倍の抵抗値を有する
ことを特徴とする請求項１に記載のカレントミラー回路。
【請求項３】
出力端子として第１及び第２の出力端子を有し、入力端子に信号を入力して、前記第１の出力端子から出力される電流と同じ向きの電流が前記第２の出力端子から出力されるカレントミラー回路において、
前記第１の出力端子を、一端から他端へ電流が流れる電流流路及び、この電流流路に流れる電流を制御する制御端を有する第１のトランジスタの電流流路の一端に接続し、
前記第１のトランジスタの電流流路の他端に第１の抵抗器を介して電源端子に接続し、
前記第１のトランジスタの電流流路の制御端に、前記入力端子を接続し、
前記第２の出力端子を、第２のトランジスタの電流流路の一端に接続し、
前記第２のトランジスタの電流流路の他端を、第２の抵抗器を介して前記電源端子に接続し、
差動アンプの非反転入力端を前記第１のトランジスタの電流流路の他端と前記第１の抵抗器との間に接続し、反転入力端を前記第２のトランジスタの電流流路の他端と前記第２の抵抗器との間に接続し、当該差動アンプの出力端を前記第２のトランジスタの制御端に接続した
ことを特徴とするカレントミラー回路。
【請求項４】
前記第１のトランジスタの制御端に、制御端と電流流路の一端とが接続された第３のトランジスタの制御端を接続し、
前記第３のトランジスタの他端を、第３の抵抗器を介して前記電源端子に接続した
ことを特徴とする請求項３に記載のカレントミラー回路。
【請求項５】
前記第２の抵抗器が前記第１の抵抗器の１／Ｎ倍の抵抗値を有する
ことを特徴とする請求項３または４に記載のカレントミラー回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ回路に幅広く適用されており、あたかも鏡に映されたかのように入力電流と同じ向きの電流が出力されるカレントミラー回路に関し、又は第１の出力電流と第２の出力電流とが同じ向きとなって出力されるカレントミラー回路に関し、特に温度ドリフト性能に優れたカレントミラー回路に関する。
【背景技術】
【０００２】
図４に、従来のカレントミラー回路の回路図を示し、その説明を行う。
図４に示すカレントミラー回路は、入力端子２０から電流Ｉ１が入力される側のＮ型のＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)２１のドレイン端とゲート端とを接続して、Ｎ型のＭＯＳＦＥＴ２１のドレイン電圧を、出力端子２２から電流Ｉ２を出力させる側のＭＯＳＦＥＴ２３のゲート端に印加するように構成されている。
【０００３】
入力電流Ｉ１と出力電流Ｉ２は、ＭＯＳＦＥＴ２１，２３のサイズに応じて次式（１）及び（２）のように求まる。
Ｉ１＝（Ｗ１／Ｌ１）μＣox（Ｖｇｓ−Ｖｔｈ）２  …（１）
Ｉ２＝（Ｗ２／Ｌ２）μＣox（Ｖｇｓ−Ｖｔｈ）２  …（２）
この場合の電流ミラー比（入出力電流比）は、次式（３）のようになる。
Ｉ２／Ｉ１＝（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１）  …（３）
【０００４】
ここで、Ｗ１とＬ１は、それぞれＭＯＳＦＥＴ２１のチャネル幅とチャネル長であり、Ｗ２とＬ２は、それぞれＭＯＳＦＥＴ２３のチャネル幅とチャネル長である。また、μは移動度、Ｃｏｘは単位面積当たりのゲート容量である。
このカレントミラー回路においては、ＭＯＳＦＥＴの物理的な特性のミスマッチに起因して、入出力電流比の設定値に対する誤差が存在していた。例えば、ＭＯＳＦＥＴ２３のしきい値がＶｔｈ＋Δになった場合に、同ＭＯＳＦＥＴ２３に流れる電流値は次式（４）のようになる。
Ｉ２＝（Ｗ２／Ｌ２）μＣox（Ｖｇｓ−Ｖｔｈ−Δ）２  …（４）
【０００５】
上式（１）及び（４）より、Ｉ２とＩ１との入出力電流比は、次式（５）のようになる。
Ｉ２／Ｉ１＝（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１）［１＋｛２Δ／（Ｖｇｓ−Ｖｔｈ）｝］  …（５）
即ち、上式（５）の｛２Δ／（Ｖｇｓ−Ｖｔｈ）｝の項が、所定電流に対する誤差に相当する。その誤差の概算値は、Δ＝５ｍＶ、（Ｖｇｓ−Ｖｔｈ）＝４００ｍＶとすると、２．５％となる。
但し、この誤差は、カレントミラー回路が用いられる装置によっては、別途誤差を調整する回路を追加し、この調整回路によって希望する値に電流値を設定し直すことが簡単にできる。
【０００６】
この他、下記の特許文献１に、バイポーラトランジスタを用いたカレントミラー回路が記載されている。この内容には、カレントミラー回路における温度変動による電流値の変動を表す温度ドリフトを、低減する方法が記載されている。
これは、バイポーラトランジスタを用いたカレントミラー回路において、バイポーラトランジスタのベース・エミッタ間電圧Ｖｂｅの温度係数の差に起因する誤差を、ダイオード素子の温度特性を利用してカレントミラー回路の温度特性を補償し、これによって温度係数を下げるものである。
【特許文献１】特開昭６０−２３２７０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、従来の図４に示したカレントミラー回路においては、温度ドリフトがあると、入出力電流比の設定値を調整しても、回路の温度が、その調整時の温度から変動した場合に、設定値に対して誤差が生じるという問題がある。
この温度ドリフトによる入出力電流比の設定値に対する誤差量は、例えば次のようになる。上式（１）において、電流が一定の場合に移動度μが温度による変動を受けるため、（Ｖｇｓ−Ｖｔｈ）も温度によって変化する。室温２５℃の時に（Ｖｇｓ−Ｖｔｈ）が４００ｍＶであるとした場合、７０℃、−３０℃では、それぞれ約５００ｍＶ、３００ｍＶとなる。この結果、入出力電流比の設定値に対する誤差量は、それぞれ約２％、３．３％と温度によって変動するので、折角室温において誤差量を補正しても温度変動によって誤差が生じてしまうことになる。
【０００８】
また、図４に示したようなカレントミラー回路の場合は、ＭＯＳＦＥＴ２３の出力インピーダンスが高くないため、出力端子２２の電圧によって電流値が変動して、入出力電流比の設定値に対する誤差が生じるという問題もある。
更に、上記特許文献１は、カレントミラー回路において、常に、ある温特を有しているので、これを逆特性を有する回路を使って打ち消す方法であるが、この方法を用いてもトランジスタの物理的な特性のミスマッチに起因するランダムな温度ドリフトを低減することはできないという問題がある。
本発明は、このような課題に鑑みてなされたものであり、出力インピーダンスの影響及び温度ドリフトによる入出力電流比の設定値に対する誤差を低減又は無くすことができるカレントミラー回路を提供することを目的としている。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の請求項１によるカレントミラー回路は、入力端子に入力される電流と同じ向きの電流が出力端子から出力されるカレントミラー回路において、前記入力端子を、第１の抵抗器を介して電源端子に接続し、前記出力端子を、一端から他端へ電流が流れる電流流路及び、この電流流路に流れる電流を制御する制御端を有するトランジスタの電流流路の一端に接続し、前記トランジスタの電流流路の他端を、第２の抵抗器を介して前記電源端子に接続し、差動アンプの非反転入力端を前記入力端子と前記第１の抵抗器との間に接続し、反転入力端を前記トランジスタの電流流路の他端と前記第２の抵抗器との間に接続し、当該差動アンプの出力端を前記トランジスタの制御端に接続したことを特徴としている。
【００１０】
この構成によれば、差動アンプの出力電圧がトランジスタの制御端（ゲート端又はベース端）に印加されるので、当該トランジスタの一端（ドレイン端又はコレクタ端）と他端（ソース端又はエミッタ端）との間の電流値が制御され、これによって第２の抵抗器の電流値が制御される。この制御によって、第１及び第２の抵抗器の双方の両端電位差を同じ値になるようにすることができる。ここで、第１及び第２の抵抗器に用いる材質を同じものとすると、抵抗体の温度係数が同じであるため、カレントミラー回路の入出力電流比は、温度に無関係に常に一定となる。
【００１１】
また、本カレントミラー回路においては、出力端子に一端が接続されたトランジスタの他端の電圧が、差動アンプで常に一定に制御されるので、従来のような出力インピーダンスの影響によって入出力電流比の設定値に対する誤差を無くすことができる。
また、本発明の請求項２によるカレントミラー回路は、請求項１において、前記第２の抵抗器が前記第１の抵抗器の１／Ｎ倍の抵抗値を有することを特徴としている。
この構成によれば、入出力電流比を１：Ｎとすることができる。
【００１２】
また、本発明の請求項３によるカレントミラー回路は、出力端子として第１及び第２の出力端子を有し、入力端子に信号を入力して、前記第１の出力端子から出力される電流と同じ向きの電流が前記第２の出力端子から出力されるカレントミラー回路において、前記第１の出力端子を、一端から他端へ電流が流れる電流流路及び、この電流流路に流れる電流を制御する制御端を有する第１のトランジスタの電流流路の一端に接続し、前記第１のトランジスタの電流流路の他端に第１の抵抗器を介して電源端子に接続し、前記第１のトランジスタの電流流路の制御端に、前記入力端子を接続し、前記第２の出力端子を、第２のトランジスタの電流流路の一端に接続し、前記第２のトランジスタの電流流路の他端を、第２の抵抗器を介して前記電源端子に接続し、差動アンプの非反転入力端を前記第１のトランジスタの電流流路の他端と前記第１の抵抗器との間に接続し、反転入力端を前記第２のトランジスタの電流流路の他端と前記第２の抵抗器との間に接続し、当該差動アンプの出力端を前記第２のトランジスタの制御端に接続したことを特徴としている。
【００１３】
この構成によれば、上記請求項１のように、差動アンプ及び、第１及び第２の抵抗器の抵抗比によって、カレントミラー回路の第１の出力電流と第２の出力電流との出力電流比を制御することができるので、温度に無関係に常に一定の第１の出力電流と第２の出力電流との出力電流比となるカレントミラー回路を提供することができる。また、本カレントミラー回路においては、第２の出力端子に一端（ドレイン端又はコレクタ端）が接続された第２のトランジスタの他端（ソース端又はエミッタ端）の電圧が、差動アンプで常に一定に制御されるので、従来のような出力インピーダンスの影響によって入出力電流比の設定値に対する誤差を無くすことができる。
【００１４】
また、本発明の請求項４によるカレントミラー回路は、請求項３において、前記第１のトランジスタの制御端に、制御端と電流流路の一端とが接続された第３のトランジスタの制御端を接続し、前記第３のトランジスタの他端を、第３の抵抗器を介して前記電源端子に接続したことを特徴としている。
この構成によれば、第３のトランジスタが、制御端（ゲート端又はベース端）と一端（ドレイン端又はコレクタ端）とが接続されてダイオードとして用いられ、そのアノード端が入力端子に接続されているので、第１及び第３のトランジスタのサイズが同じであり、更に第１及び第３の抵抗器双方の抵抗値が同じであるとすると、入力端子に供給する電流の値を決定することで、第１及び第２の出力端子で得られる出力電流を容易に設定することができる。
また、本発明の請求項５によるカレントミラー回路は、請求項３または４において、前記第２の抵抗器が前記第１の抵抗器の１／Ｎ倍の抵抗値を有することを特徴としている。
この構成によれば、第１及び第２の出力端子の出力電流比を、１：Ｎとすることができる。
【発明の効果】
【００１５】
以上説明したように本発明は、入力端子に入力される電流と同じ向きの電流が出力端子から出力されるカレントミラー回路を、入力端子を、第１の抵抗器を介して電源端子に接続し、一端から他端へ電流が流れる電流流路及び、この電流流路に流れる電流を制御する制御端を有するトランジスタの電流流路の一端を、出力端子に接続し、トランジスタの電流流路の他端を、第２の抵抗器を介して電源端子に接続し、差動アンプの非反転入力端を入力端子と第１の抵抗器との間に接続し、反転入力端をトランジスタの電流流路の他端と第２の抵抗器との間に接続し、当該差動アンプの出力端をトランジスタの制御端に接続して構成した。
【００１６】
これによって、差動アンプの出力電圧がトランジスタの制御端（ゲート端又はベース端）に印加されるので、当該トランジスタの一端（ドレイン端又はコレクタ端）と他端（ソース端又はエミッタ端）との間の電流値が制御され、これによって第２の抵抗器の電流値が制御される。この制御によって、第１及び第２の抵抗器の双方の両端電位差を同じ値になるようにすることができる。ここで、第１及び第２の抵抗器に用いる材質を同じものとすると、抵抗体の温度係数が同じであるため、カレントミラー回路の入出力電流比は、温度に無関係に常に一定となる。
【００１７】
また、本カレントミラー回路においては、出力端子に一端が接続されたトランジスタの他端の電圧が、差動アンプで常に一定に制御されるので、従来のような出力インピーダンスの影響によって入出力電流比の設定値に対する誤差を無くすことができる。
従って、出力インピーダンスの影響及び温度ドリフトによる入出力電流比の設定値に対する誤差を低減又は無くすことができるという効果がある。
【発明を実施するための最良の形態】
【００１８】
以下、本発明の実施の形態を、図面を参照して説明する。
（第１の実施の形態）
図１は、本発明の第１の実施の形態に係るカレントミラー回路の回路図である。
図１に示すカレントミラー回路は、入力端子３０及び出力端子３１と、抵抗器３２，３３と、Ｎ型ＭＯＳＦＥＴ３４と、差動アンプ３５と、ドレイン・ソース電源を供給する共通電源端子３６とを備え、次に説明するように接続されて構成されている。
【００１９】
即ち、差動アンプ３５の非反転入力端（＋）が、入力端子３０に接続されると共に、抵抗器３２を介して共通電源端子３６に接続されており、反転入力端（−）が、抵抗器３３を介して共通電源端子３６に接続されると共に、Ｎ型ＭＯＳＦＥＴ３４のソース端３４ｓに接続されている。Ｎ型ＭＯＳＦＥＴ３４のドレイン端が、出力端子３１に接続され、ゲート端３４ｇが、差動アンプ３５の出力端に接続されている。
ここで、差動アンプ３５の非反転入力端（＋）の電圧をＶ１、反転入力端（−）の電圧をＶ２、出力端の電圧をＶ３とすると、それら電圧Ｖ１，Ｖ２，Ｖ３の間には、次式（６）のような関係が成立する。
Ｖ３＝Ａ×（Ｖ１−Ｖ２）  …（６）
【００２０】
但し、Ａはオペアンプの利得である。この利得が十分高ければ、次式（７）のような関係が成立する。
（Ｖ１−Ｖ２）＝０  …（７）
図１に示したカレントミラー回路においても、上式（７）は成立するので、抵抗器３２，３３の双方の両端電位差が同じ値になるように、差動アンプ３５の出力電圧Ｖ３をＮ型ＭＯＳＦＥＴ３４のゲート端に印加することによって、当該Ｎ型ＭＯＳＦＥＴ３４のドレイン・ソース間の電流値を制御し、これによって抵抗器３３の電流値を制御する。
【００２１】
仮に、抵抗器３３の両端の電位差が抵抗器３２の両端電位差よりも小さい場合は、上式（６）の括弧内の値が正（プラスの符号）になるので、出力電圧Ｖ３がより高くなり、Ｎ型ＭＯＳＦＥＴ３４のドレイン・ソース間に流れる電流が増加する。この結果、抵抗器３３の両端電位差が大きくなる。
逆に、抵抗器３３の両端の電位差が抵抗器３２の両端電位差よりも大きい場合は、上式（６）の括弧内の値が負（マイナスの符号）になるので、出力電圧Ｖ３がより低くなり、Ｎ型ＭＯＳＦＥＴ３４のドレイン・ソース間に流れる電流が減少する。この結果、抵抗器３３の両端電位差が小さくなる。
【００２２】
このように、各抵抗器３２，３３の両端電位差が同じ値となる。言い換えれば、差動アンプ３５の非反転入力端（＋）の電圧Ｖ１と、反転入力端（−）の電圧Ｖ２とが同じ値となる。
ここで、各抵抗器３２，３３の抵抗値を１０：１の比にしておくと、各抵抗器３２，３３の双方の両端電位差が一定となるように作用するため、電流は逆の１：１０になる。
このように本実施の形態のカレントミラー回路は、従来の回路と異なり、各抵抗器３２，３３の抵抗比によってのみ、カレントミラー回路の入出力電流比を制御できるようにした。その抵抗比は、整数でない任意の数値であっても構わない。
また、各抵抗器３２，３３に用いる材質を同じものとすると、抵抗体の温度係数が同じであるため、温度に無関係に常に一定の入出力電流比となるカレントミラー回路を提供することができる。
【００２３】
また、カレントミラー回路の出力端子３１の電圧によって電流値が影響を受けることもないので、ＭＯＳＦＥＴのチャネル長、チャネル幅といった数値も任意に選択することができる。これによって、通常、入出力電流比の精度を向上させるため、スピード性能を犠牲にするような大きなチャネル幅を用いたり、カスコード回路構成を採用したりするといった制限もなく、入出力電流比の精度の高いカレントミラー回路を実現することができる。
【００２４】
但し、本カレントミラー回路においては、差動アンプ３５のオフセット電圧によって入出力電流比の設定値に対する誤差が発生するが、そのオフセット電圧の影響を低減するために、各抵抗器３２，３３の両端電位差をオフセット電圧に比べ高くすれば、その誤差を低減させることができる。
ここで、上式（７）にオフセット電圧によるドリフト成分Δｔを与えて、入出力電流比の精度を計算する。オフセット電圧によるドリフト成分Δｔを加えた場合、上式（７）は次式（８）のように表すことができる。
Ｖ１＝Ｖ２＋Δｔ  …（８）
【００２５】
一般に、アンプのオフセット電圧の影響も加味した温度ドリフトは、室温に対して、高温側の７０℃又は低温側の−３０℃になった場合、その典型値は大きくても１ｍＶである。
仮にＶ１が１００ｍＶの場合、温度ドリフトの影響は１％とかなり大きいが、Ｖ１を１０００ｍＶとすると０．１％になる。即ち、抵抗器３２，３３の両端電位差を大きくすることで、差動アンプ３５の温度ドリフトの影響を低減することができる。
また、本カレントミラー回路においては、出力端子３１にドレイン端が接続されたＮ型ＭＯＳＦＥＴ３４のソース端３４ｓの電圧が、差動アンプ３５で常に一定に制御されるので、従来のような出力インピーダンスの影響によって入出力電流比の設定値に対する誤差を無くすことができる。
【００２６】
（第２の実施の形態）
図２は、本発明の第２の実施の形態に係るカレントミラー回路の回路図である。
図２に示すカレントミラー回路は、当該カレントミラー回路に流れる電流を制御するための電圧を印加する入力端子４０と、第１の出力端子４１及び第２の出力端子４２と、Ｎ型ＭＯＳＦＥＴ４３，４４と、差動アンプ４５と、抵抗器４６，４７と、共通電源端子４８とを備え、次に説明するように接続されて構成されている。
【００２７】
即ち、差動アンプ４５の非反転入力端（＋）が、一方のＮ型ＭＯＳＦＥＴ４３のソース端４３ｓに接続されると共に、抵抗器４６を介して共通電源端子４８に接続されており、反転入力端（−）が、他方のＮ型ＭＯＳＦＥＴ４４のソース端４４ｓに接続されると共に、抵抗器４７を介して共通電源端子４８に接続されている。一方のＮ型ＭＯＳＦＥＴ４３のゲート端は入力端子４０に接続され、ドレイン端は第１の出力端子４１に接続されている。他方のＮ型ＭＯＳＦＥＴ４４のゲート端４４ｇは差動アンプ４５の出力端に接続され、ドレイン端は第２の出力端子４２に接続されている。
【００２８】
ここで、入力端子４０に印加される入力電圧をＶ１１、非反転入力端（＋）に印加される電圧をＶ１２、抵抗器４６及びＮ型ＭＯＳＦＥＴ４３に流れる電流をＩ１２とすると、次式（９）及び（１０）が成り立つ。
Ｉ１２＝Ｖ１２／Ｒ  …（９）
Ｉ１２＝Ｋ（Ｖ１１−Ｖ１２−Ｖｔｈ）２  …（１０）
但し、Ｋ＝（Ｗ／Ｌ）Ｋ′であり、この内、ＷはＭＯＳＦＥＴのチャネル幅、ＬはＭＯＳＦＥＴのチャネル長、Ｋ′はＭＯＳＦＥＴのゲインファクタ、ＶｔｈはＭＯＳＦＥＴのしきい値電圧である。
入力電圧Ｖ１１を入力端子４０を介してＮ型ＭＯＳＦＥＴ４３のゲート端に印加すると、そのドレイン・ソース間がＯＮとなって抵抗器４６に流れる電流Ｉ１２は、上式（９）及び（１０）より求められる。
【００２９】
また、上記第１の実施の形態においても説明したように、各抵抗器４６，４７の双方の両端電位差が同じ値になるように、差動アンプ４５の出力電圧をＮ型ＭＯＳＦＥＴ４４のゲート端に印加することによって、当該Ｎ型ＭＯＳＦＥＴ４４のドレイン・ソース間の電流値を制御し、これによって抵抗器４７の電流値を制御する。この制御により、差動アンプ４５の非反転入力端（＋）の電圧Ｖ１２と、反転入力端（−）の電圧Ｖ１３とが同じ値となるので、抵抗器４６を流れる電流Ｉ１２と、抵抗器４７を流れる電流Ｉ１３とは、それぞれ次式（１１）及び（１２）のようになる。
Ｉ１２＝Ｖ１２／Ｒ１２  …（１１）
Ｉ１３＝Ｖ１３／Ｒ１３  …（１２）
【００３０】
但し、Ｒ１２は抵抗器４６の抵抗値、Ｒ１３は抵抗値４７の抵抗値である。
上式（１１）及び（１２）の関係から、第１及び第２の出力端子４１，４２を流れる電流Ｉ１２，Ｉ１３の比は、抵抗値Ｒ１２，Ｒ１３の比によってのみ決まることがわかる。
つまり、この第２の実施の形態のカレントミラー回路においても、上記第１の実施の形態と同様に、各抵抗器４６，４７の抵抗比によってのみ、カレントミラー回路の入出力電流比を制御することができるので、温度に無関係に常に一定の入出力電流比となるカレントミラー回路を提供することができる。また、入出力電流比の精度の高いカレントミラー回路を実現することができる。
また、本カレントミラー回路においては、第２の出力端子４２にドレイン端が接続されたＮ型ＭＯＳＦＥＴ４４のソース端４４ｓの電圧が、差動アンプ４５で常に一定に制御されるので、従来のような出力インピーダンスの影響によって入出力電流比の設定値に対する誤差を無くすことができる。
【００３１】
（第２の実施の形態の変形例）
図３は、本発明の第２の実施の形態に係るカレントミラー回路の変形例の回路図である。但し、図３において、図２の各部に対応する部分には同一符号を付し、その説明を省略する。
図３に示すカレントミラー回路が、図２に示したカレントミラー回路と異なる点は、Ｎ型ＭＯＳＦＥＴ５１及び抵抗器５２を更に備え、次に説明するように接続して構成したことにある。即ち、Ｎ型ＭＯＳＦＥＴ４３のゲート端に、Ｎ型ＭＯＳＦＥＴ５１のゲート端を接続し、更に、Ｎ型ＭＯＳＦＥＴ５１のドレイン端を入力端子４０に、ソース端を抵抗器５２を介して共通電源端子４８に接続した。
【００３２】
つまり、Ｎ型ＭＯＳＦＥＴ５１は、ゲート端とドレイン端とを接続することによりダイオードとして用いられ、そのアノード端が入力端子４０に接続された構成となっている。
ここで、互いにゲート端が接続されたＮ型ＭＯＳＦＥＴ４３，５１のサイズが同じであり、更に抵抗器４６の抵抗値Ｒ１２と抵抗器５２の抵抗値Ｒ１４が同じであるとする。
図２に示したカレントミラー回路においては、入力端子４０に供給される信号が電圧であったが、図３に示すカレントミラー回路においては、入力端子４０にダイオードが接続された状態なので電流とすることができる。
【００３３】
このように、電流信号を供給した場合、各Ｎ型ＭＯＳＦＥＴ４３，５１のサイズと、各抵抗器４６，５２の抵抗値Ｒ１２，Ｒ１４が同じであるので、入力端子４０の経路に流れる電流Ｉ１４と、第１の出力端子４１の経路に流れる電流Ｉ１２とは同じになる。
このことから、入力端子４０に供給する電流の値を決定することで、第１及び第２の出力端子４１，４２で得られる出力電流を容易に設定することができる。
なお、以上説明した全ての実施の形態では、カレントミラー回路にＭＯＳＦＥＴを用いたが、代わりにバイポーラトランジスタを用いても、同様な効果を得ることができる。
【図面の簡単な説明】
【００３４】
【図１】本発明の第１の実施の形態に係るカレントミラー回路の回路図である。
【図２】本発明の第２の実施の形態に係るカレントミラー回路の回路図である。
【図３】上記第２の実施の形態に係るカレントミラー回路の変形例の回路図である。
【図４】従来のカレントミラー回路の回路図である。
【符号の説明】
【００３５】
３０，４０  入力端子
３１  出力端子
４１  第１の出力端子
４２  第２の出力端子
３２，３３，４６，４７，５２  抵抗器
３４，４３，４４，５１  Ｎ型ＭＯＳＦＥＴ
３５，４５  差動アンプ
３４ｓ，４３ｓ，４４ｓ  ソース端
３４ｇ，４４ｇ  ゲート端
３６，４８  共通電源端子
【図１】
2005065134.tif 000003
【図２】
2005065134.tif 000004
【図３】
2005065134.tif 000005
【図４】
2005065134.tif 000006