(57)【要約】【課題】シンプルな回路構成でハードウェアへの負荷が軽いにもかかわらず、ＳＮよく情報を検出することができる情報検出回路およびディスク装置を提供する。【解決手段】ウォブルデータＷＢＤに含まれる各波形を再生されたウォブルクロックＷＣＫの定められた位相で入力をサンプルするサンプリング回路と、サンプリング回路のサンプル値を波形の種類（ｎとする）の数だけ、その波形に基づいて、または、上記位相に基づいて、誤差の自乗和（またはその相対値）を計算する計算回路と、遷移しうる状態の数（ｍ）だけの、メモリと加算器(m-1個でも可）と１個のセレクタを持ち、状態遷移図に基づいて前の状態での値に各状態でのブランチメトリックを加えて保存し、また、その状態への遷移可能なパスが２個以上あるときは、上記の演算のうちの最小のものを選択する選択回路とを含むウォブルデコーダ２４を設ける。【選択図】    図１
2005085314.tif 000002
【特許請求の範囲】
【請求項１】
所定周期を有する基本のキャリア信号に、決められた長さの別の波形を埋め込んだ信号から、情報を検出する情報検出回路であって、
上記キャリア信号の周波数に同期をとるためのクロックを再生するクロック再生回路と、
上記各波形を上記再生されたクロックの定められた位相で入力をサンプリングするサンプリング回路と、
上記サンプリング回路によるサンプル値を波形の種類の数だけ、当該波形に基づいてまた上記位相に基づいて、誤差の自乗和を計算する計算回路と、
遷移しうる状態の数だけの、メモリと加算器と１個のセレクタを有し、状態遷移に基づいて前の状態での値に各状態での上記計算回路の計算結果を加えて保存し、所定の状態への遷移可能なパスが２個以上あるときは、上記の演算のうちの最小のものを選択する選択回路と
を有する情報検出装置。
【請求項２】
上記計算回路は、誤差の自乗和の相対値を計算する
請求項１記載の情報検出装置。
【請求項３】
上記選択回路は、
信号の種類の数を弁別できるビット数×各信号の長さのメモリを有し、
上記選択結果に基づいて対応する値を入力し、入力結果を検出信号とする
請求項１記載の情報検出装置。
【請求項４】
ウォブルを有し、ウォブルの一部を変調することにより所定の情報を埋め込むタイプの光ディスク装置であって、
上記光ディスクに光を照射し、その反射光に応じた再生信号に基づいてウォブルデータを生成るするウォブルデータ生成回路と、
上記ウォブルデータ生成回路により生成されたウォブルデータに基づいてウォブルクロックを生成するウォブルクロック生成回路と、
ウォブルデコーダと、を有し、
上記ウォブルデコーダは、
上記ウォブルデータ生成回路により生成されたウォブルデータに含まれる各波形を再生されたウォブルクロックの定められた位相で入力をサンプルするサンプリング回路と、
上記サンプリング回路によるサンプル値を波形の種類の数だけ、当該波形に基づいてまた上記位相に基づいて、誤差の自乗和を計算する計算回路と、
遷移しうる状態の数だけの、メモリと加算器と１個のセレクタを有し、状態遷移に基づいて前の状態での値に各状態での上記計算回路の計算結果を加えて保存し、所定の状態への遷移可能なパスが２個以上あるときは、上記の演算のうちの最小のものを選択する選択回路と、
を含む
光ディスク装置。
【請求項５】
上記サンプリング回路においてサンプリングする上記ウォブルクロックの定められた位相は、一周期あたり１個または複数個である
請求項４記載の光ディスク装置。
【請求項６】
上記計算回路は、誤差の自乗和の相対値を計算する
請求項４記載の光ディスク装置。
【請求項７】
上記選択回路は、
信号の種類の数を弁別できるビット数×各信号の長さのメモリを有し、
上記選択結果に基づいて対応する値を入力し、入力結果を検出信号とする
請求項４記載の光ディスク装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、所定周期を有する基本のキャリア信号に、決められた長さの別の波形を埋め込んだ信号から、情報を検出する情報検出装置に係り、より具体的には、たとえばトラックを適当な波長で蛇行（ウォブリング）させたディスク記録媒体の情報を検出する信号検出装置およびディスク装置に関するものである。
【背景技術】
【０００２】
たとえば書き込み型光ディスクには、トラックを適当な波長で蛇行させ、その再生信号からライトクロック（Ｗｒｉｔｅ  Ｃｌｏｃｋ）を作り出すなどの処理を行うものがある。トラックを適当な波長で蛇行させることを、いわゆるウォブリング（Ｗｏｂｂｌｉｎｇ）といい、その再生信号を変調したものがウォブル（Ｗｏｂｂｌｅ）信号と言われるものである。
また、それらのなかには、ウォブル信号の一部を別の波形で置き換え、アドレスなどの情報を埋め込むタイプのものがある。
【０００３】
具体的には、ディスクにデータを記録するには、データトラックを形成するための案内を行う手段が必要になる。
このために、図１５に示すように、プリグルーブとしてあらかじめ溝（グルーブ）を形成し、そのグルーブもしくはランド（グルーブとグルーブに挟まれる断面台地状の部位）をデータトラックとすることが行われている。
また、データトラック上の所定の位置にデータを記録することができるようにアドレス情報を記録する必要もあるが、このアドレス情報は、グルーブをウォブリング（蛇行）させることで記録される場合がある。
【０００４】
すなわち、データを記録するトラックが、たとえばプリグルーブとしてあらかじめ形成されるが、このプリグルーブの側壁をアドレス情報に対応してウォブリングさせる。
このようにすると、記録時や再生時に、反射光情報として得られるウォブリング情報からアドレスを読み取ることができ、たとえばアドレスを示すピットデータ等をあらかじめトラック上に形成しておかなくても、所望の位置にデータを記録再生することができる。
このように、ウォブリンググルーブとしてアドレス情報を付加することで、たとえばトラック上に離散的にアドレスエリアを設けて、ピットデータとしてアドレスを記録することが不要となり、そのアドレスエリアが不要となる分、実データの記録容量を増大させることができる。
【０００５】
これらの光ディスクにおいて、変調されたウォブル信号から、情報を取り出す装置が提案されている（たとえば、特許文献１参照）。
【０００６】
この特許文献１に記載された装置において、情報再生時には、レーザダイオードから出射され、ディスクで反射された光がフォトディテクタで受信される。
フォトディテクタＰＤは、たとえば、図１６に示すように、Ａ，Ｂ，Ｃ，Ｄの領域に４分割されており、これらの分割されたフォトディテクタＰＤ−Ａ，ＰＤ−Ｂ，ＰＤ−Ｃ，ＰＤ−Ｄによる各信号がＲＦ信号、トラッキングエラー（ＴＥ：Ｔｒａｃｋｉｎｇ  Ｅｒｒｏｒ）信号、フォーカスエラー（ＦＥ：Ｆｏｃｕｓ  Ｅｒｒｏｒ）信号などの信号に変換される。
ＲＦ信号は、イコライザ（Ｅｑｕａｌｉｚｅｒ）、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路、アナログ・デジタルコンバータ（Ａｎａｌｏｇ・Ｄｉｇｉｔａｌ  Ｃｏｎｖｅｒｔｅｒ：ＡＤＣ）、ビタビデコーダなどからなるリードチャネルを経て２値化される。
そして、復調器（Ｄｅｍｏｄｕｌａｔｏｒ）、デコーダ（Ｄｅｃｏｄｅｒ）によりディスクに記録された情報が再生される。
【０００７】
一方、エンコーダ（Ｅｎｃｏｄｅｒ）、変調器（Ｍｏｄｕｌａｔｏｒ）によって、外部からの信号が変調され、所定の書き込み系回路を介して、レーザドライバでレーザを駆動することによってディスク面に所望のデータが記録される。
【０００８】
このような装置で対象とする光ディスク記録媒体では、上述したように、ディスク面にいわゆるランドとグルーブがあり、この形状を蛇行（Ｗｏｂｂｌｅ）させることにより、タイミング信号を得る。
具体的には、たとえば４分割されたフォトディテクタのトラック方向で分割される２つずつの信号の和の差（ＴＥ信号と同じ）をとることによりこの蛇行に比例する信号を得ることができる。
この信号は、書き込み時のクロック、スピンドルサーボのためのＦＧ情報に使われる。
【０００９】
このウォブル信号は、タイミング信号を取り出すことを主目的とするため、通常単一周波数の信号が書かれているが、ＰＬＬの動作を阻害しない範囲で一部分に変調を加えることができる。
このように変調されたウォブル信号は、ＡＤＩＰ（Ａｄｄｒｅｓｓ  Ｉｎ  Ｐｒｅｇｒｏｏｖｅ）と呼ばれる。
【００１０】
一般的なＡＤＩＰ構造としては、たとえばＤＶＤ（Ｄｉｇｉｔａｌ  Ｖｅｒｓａｔｉｌｅ  Ｄｉｓｃ）の相変化記録方式の書換型ディスクであるＤＶＤ−ＲＷでは、図１７に示すように、９３波（９３ウォブル）に８波（８ウォブル）が使われ、波形の組み合わせでシンク（Ｓｙｎｃ）、データ０、データ１が識別される。
【００１１】
また、Ｂｌｕｒ−ｒａｙの場合、５６波の中に、ＭＳＫ（Ｍｉｎｉｍｕｍ  Ｓｈｉｆｔ  Ｋｅｙｉｎｇ）マークが埋め込まれ、そのＭＳＫマークの位置によってシンクパターン、データ０（Ｄａｔａ０）、データ１（Ｄａｔａ１）が決められている。
【００１２】
そして、ウォブルデコーダでデコードされた結果は、次段の同期ブロックでユニットごとの同期、さらにワード単位での同期が確立されて、最終的なアドレスなどの情報となる。
【００１３】
図１８は、上記特許文献１に記載されたウォブルデコーダの要部の構成例を示すブロック図である。
【００１４】
このウォブルデコーダ１は、図１８に示すように、バンドパスフィルタ２、ＰＬＬ回路３、乗算器４、積分器５、サンプルホールド回路（ＳＨ）６、および判別回路７を有している。
このように、ウォブルデコーダ１は、基本的には、ＰＬＬクロック（Carrier)に、乗算器４で元の信号を掛算し、積分器５でノイズの影響を避けるために積分し、その結果をサンプルホールド回路（ＳＨ）６においてサンプルホールドするという手法をとっている。
【００１５】
なお、図１９（Ａ）〜（Ｅ）の（１）は、ウォブルデコーダ１をＰＳＫ復調に適用した場合の波形図であり、図１９（Ａ）〜（Ｅ）の（２）は、１．５倍のＦＳＫ復調に適用した場合の波形図である。
【特許文献１】特開２００２−３４２９４１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１６】
しかしながら、上述したウォブルデコーダ１では、以下に示すような不利益がある。
【００１７】
ウォブルデコーダ１をＰＳＫ復調に適用した場合、図１９（Ａ）〜（Ｅ）の（１）に示すように、積分区間は１クロック周期であり、ノイズ軽減のためには十分な積分時間であるとはいえない。また、この方式は波形ごとに検出する方法である。
たとえば、ＤＶＤ＋ＲＷでは、正相または逆相の８波の組み合わせでシンク（Ｓｙｎｃ）、データ０（Ｄａｔａ０）、データ１（Ｄａｔａ１）を表している。
すなわち、検出回路のあとに、データ判別回路が必要で、そこで上記３種のパターンと異なるパターンが検出された場合どうすべきかの基準がない。
【００１８】
１．５倍のＦＳＫ復調に適用した場合、図１９（Ａ）〜（Ｅ）の（２）に示すように、積分区間を２クロック（特許文献１の説明では４クロックの場合も）に伸ばす例を挙げてＳＮのさらなる改善を図る工夫をしている。
しかしながら、この場合の積分の開始、終了タイミングは、いわゆるワードシンク（Ｗ
ｏｒｄ  Ｓｙｎｃ）をするなどの処理が必要である。
【００１９】
また、サンプルホールドのタイミング、積分器５のリセットのタイミングなどが重要であり、これらがずれることによって精度（検出SN）が低下する。
また、デジタル処理する場合に、積分の精度をとるにはサンプリング周波数をキャリア周波数に比べて高くする必要があり、ハードウェアへの負荷が重く（大きく）なる。
【００２０】
本発明の目的は、シンプルな回路構成でハードウェアへの負荷が軽いにもかかわらず、ＳＮよく情報を検出することができる情報検出回路およびディスク装置を提供することにある。
【課題を解決するための手段】
【００２１】
上記目的を達成するため、本発明の第１の観点は、所定周期を有する基本のキャリア信号に、決められた長さの別の波形を埋め込んだ信号から、情報を検出する情報検出回路であって、上記キャリア信号の周波数に同期をとるためのクロックを再生するクロック再生回路と、上記各波形を上記再生されたクロックの定められた位相で入力をサンプリングするサンプリング回路と、上記サンプリング回路によるサンプル値を波形の種類の数だけ、当該波形に基づいてまた上記位相に基づいて、誤差の自乗和を計算する計算回路と、遷移しうる状態の数だけの、メモリと加算器と１個のセレクタを有し、状態遷移に基づいて前の状態での値に各状態での上記計算回路の計算結果を加えて保存し、所定の状態への遷移可能なパスが２個以上あるときは、上記の演算のうちの最小のものを選択する選択回路とを有する。
【００２２】
本発明の第２の観点は、ウォブルを有し、ウォブルの一部を変調することにより所定の情報を埋め込むタイプの光ディスク装置であって、上記光ディスクに光を照射し、その反射光に応じた再生信号に基づいてウォブルデータを生成るするウォブルデータ生成回路と、上記ウォブルデータ生成回路により生成されたウォブルデータに基づいてウォブルクロックを生成するウォブルクロック生成回路と、ウォブルデコーダと、を有し、上記ウォブルデコーダは、上記ウォブルデータ生成回路により生成されたウォブルデータに含まれる各波形を再生されたウォブルクロックの定められた位相で入力をサンプルするサンプリング回路と、上記サンプリング回路によるサンプル値を波形の種類の数だけ、当該波形に基づいてまた上記位相に基づいて、誤差の自乗和を計算する計算回路と、遷移しうる状態の数だけの、メモリと加算器と１個のセレクタを有し、状態遷移に基づいて前の状態での値に各状態での上記計算回路の計算結果を加えて保存し、所定の状態への遷移可能なパスが２個以上あるときは、上記の演算のうちの最小のものを選択する選択回路と、を含む。
【００２３】
好適には、上記サンプリング回路においてサンプリングする上記ウォブルクロックの定められた位相は、一周期あたり１個または複数個である。
【００２４】
好適には、上記計算回路は、誤差の自乗和の相対値を計算する。
【００２５】
好適には、上記選択回路は、信号の種類の数を弁別できるビット数×各信号の長さのメモリを有し、上記選択結果に基づいて対応する値を入力し、入力結果を検出信号とする。
【００２６】
本発明によれば、たとえばクロック再生回路において、キャリア信号の周波数に同期をとるためのクロックが再生され、サンプリング回路に入力される。
サンプリング回路においては、各波形が再生されたクロックの定められた位相で入力がサンプリングされ、サンプル値が計算回路に入力される。
計算回路において、サンプリング回路によるサンプル値を波形の種類の数だけ、当該波形に基づいてまた上記位相に基づいて、誤差の自乗和が計算される。
そして、選択回路において、状態遷移に基づいて前の状態での値に各状態での計算回路の計算結果を加えて保存され、所定の状態への遷移可能なパスが２個以上あるときは、上記の演算のうちの最小のものを選択される。
【発明の効果】
【００２７】
本発明によれば、シンプルな回路構成で、ＳＮよくウォブル情報を検出できる。その結果、光ディスクの高密度化に寄与でき、また、マルチフォーマット対応にも役立つという利点がある。
【発明を実施するための最良の形態】
【００２８】
以下、添付図面に関連付けて本発明の実施形態を詳細に説明する。
【００２９】
一般に信号検出の理論で最尤推定法という手法がある。
最尤推定法を採用した検出器では、送信側で送り出す可能性のあるすべてのパターンに対して、受信信号と比較しその差、つまりノイズ分の自乗積分を計算し、その結果が最も小さいものを受信したとする方法である。
通常、たとえば１０ビットの信号を受信したとすると、２の１０乗＝１０２４のパターンが発生するが、信号間に関連性があるなどのときには、ビタビデコーディングというアルゴリズムが適用でき理論的にもっともＳＮ良く検出可能である。
本実施形態では、この原理を適用しシンプルな構成でかつＳＮよくウォブル情報を検出できる装置を実現している。
以下に、本実施形態に係る信号検出装置を光ディスク装置に適用した具体的な実施形態について説明する。
【００３０】
図１は、本発明に係る信号検出装置を採用した光ディスク装置の一実施形態を示すシステム構成図である。
【００３１】
本光ディスク装置１０は、ディスク１１、スピンドルモータおよびドライバ１２、光ピックアップ１３、スレッドドライバ１４、２軸ドライバ１５、マトリクス回路１６、サーボ回路１７、スピンドルサーボ回路１８、レーザドライバおよび自動パワー制御回路１９、リードチャネル回路２０、復調器（ＤＥＭＯＤ）２１、ウォブルＰＬＬ回路２２、クロック生成回路２３、ウォブルデコーダ２４、ＡＤＩＰユニット／ワード（Ｗｏｒｄ）同期回路２５、エンコード／デコード回路２６、バッファコントローラ２７、バッファメモリ２８、システムコントローラ２９、インタフェース回路（Ｉ／Ｆ）３０、変調回路（ＭＯＤ）３１、およびライトストラテジー回路（ＷＳ）３２を有している。
【００３２】
ディスク１１は、図示しないターンテーブルに積載され、記録／再生動作時においてスピンドルモータ１２によって一定線速度（ＣＬＶ）で回転駆動される。
そして、光ピックアップ１３によってディスク１１上のトラックに記録されたピットデータやトラックのウォブリングとして埋め込まれたＡＤＩＰ情報の読み出しが行われる。グルーブとして形成されているトラック上にデータとして記録されるピットはいわゆる相変化ピットであり、またディスク内周側のエンポスビットエリアにおいてはエンポスビットのこととなる。
ウォブリングの方式としては、たとえば図２に示すように、データクロックＤＣＫの１／６９の周波数のウォブル信号の一部に別のタイプの波形（１．５倍の周波数、１．５周期）が埋め込まれて構成される。
具体的には、図２中に連続するタイプ＜１＞で示す基準波形の中に、図中タイプ＜２＞、＜４＞の波形、すなわち、基準波形の１．５倍の周波数を持つＭＳＫマーク（MSK mark）がこの順序で埋め込まれている。そして、タイプ＜３＞の波形は基準波形＜１＞を位相反転したタイプである。
【００３３】
光ピックアップ１３内には、レーザ光源となるレーザダイオード（ＬＤ）１３１や、ディスク１１からの反射光を検出するためのフォトディテクタ（ＰＤ）１３２、レーザ光の出力端となる対物レンズ１３３、レーザ光を対物レンズ１３３を介してディスク記録面に照射し、またその反射光をフォトディテクタ１３２に導く図示しない光学系が形成される。
また、レーザダイオード１３１からの出力光の一部が受光されるモニタ用ディテクタも設けられる。レーザダイオード１３１は、たとえば波長４０５０ｍのいわゆる青色レーザを出力する。また光学系によるＮＡは０．８５である。
【００３４】
対物レンズ１３３は、２軸ドライバ１５によってトラッキング方向およびフォーカス方向に移動可能に保持されている。また、光ピックアップ１３全体はスレッドドライバ１４によりディスク半径方向に移動可能に構成されている。また、光ピックアップ１３におけるレーザダイオード１３１はレーザドライバ１９からのドライブ信号（ドライブ電流）によってレーザ発光駆動される。
ディスク１１からの反射光情報は、フォトディテクタ１３２によって検出され、受光光量に応じた電気信号とされて、ウォブルデータ生成回路としてのマトリクス回路１６に供給される。
【００３５】
マトリクス回路１６には、フォトディテクタ１３２としての複数（たとえば４）の受光素子からの出力電流に対応して電流電圧変換回路、マトリクス演算／増幅回路等を備え、マトリクス演算処理により必要な信号を生成する。
マトリクス回路１６は、たとえば再生データに相当する高周波信号（再生データ信号）ＲＦ、サーボ制御のためのフォーカスエラー信号ＦＥ、トラッキングエラー信号ＴＥなどを生成する。さらに、グルーブのウォブリングに係る信号、すなわちウォブリングを検出する信号としてウォブルデータＷＢＤを生成する。
【００３６】
マトリクス回路１６から出力される再生データ信号は２値化回路等を含むリードチャネル回路２０に、フォーカスエラー信号ＦＥ、トラッキングエラー信号ＴＥはサーボ回路１７に、ウォブルデータＷＢＤはウォブルＰＬＬ回路２２、およびウォブルデコーダ２４に、それぞれ供給される。
【００３７】
ウォブルクロック生成回路としてのウォブルＰＬＬ回路２２は、マトリクス回路１６によるウォブルデータＷＢＤに基づいて、基本となる所定周期（Ｔ）のキャリア信号の周波数に同期をとるためのウォブルクロックＷＣＫを生成し、クロック生成回路２３およびウォブルデコーダ２４に供給する。
【００３８】
クロック生成回路２３においては、ウォブルＰＬＬ回路２２によるウォブルクロックＷＣＫから変調クロックを生成し、変調器３１に供給する。
また、クロック生成回路２３においては、ウォブルＰＬＬ回路２２によるウォブルクロックＷＣＫをスピンドルサーボ回路１８に供給する。
【００３９】
ウォブルデコーダ２４は、ウォブルＰＬＬ回路２２によるウォブルクロックＷＣＫに基づいて、ウォブルデータＷＢＤからＡＤＩＰのビタビ検出を行い、そのデコード結果をＡＤＩＰユニットおよびワード同期回路２５に供給する。
ウォブルデコーダ２４は、たとえば、ウォブルデータＷＢＤに含まれる各波形を再生されたウォブルクロックＷＣＫの定められた位相（一周期あたり１個または複数個）で入力をサンプルするアナログ・デジタルコンバータ（ＡＤＣ）などを含むサンプリング回路と、サンプリング回路のサンプル値を波形の種類（ｎとする）の数だけ、その波形に基づいて、または、上記位相に基づいて、誤差の自乗和（またはその相対値）を計算する計算回路（ブランチメトリック（Branch Metric)）回路を有する。
さらに、ウォブルデコーダ２４は、遷移しうる状態の数（ｍ）だけの、メモリと加算器(m-1個でも可）と１個のセレクタを持ち、状態遷移図に基づいて前の状態での値に各状態でのブランチメトリックを加えて保存し（パスメトリック）、また、その状態への遷移可能なパスが２個以上あるときは、上記の演算のうちの最小のものを選択する選択回路と、信号の種類（Ｓ）の数を弁別できるビット数×各信号の長さ（ｌ）のメモリを有し、選択結果に基づいて対応する値を入力するパスメモリとを有し、パスメモリへの入力結果を検出信号として、ＡＤＩＰユニットおよびワード同期回路２５に供給する。
【００４０】
このウォブルデコーダ２４については、後で、さらに詳述する。
【００４１】
ＡＤＩＰユニットおよびワード同期回路２５では、ウォブルデコーダ２４のデコード結果に基づいて、ＡＤＩＰ情報としてのアドレスが抽出されたり、ワード同期が行われる、その結果が、エンコード／デコード回路２６、および変調器３１に供給される。
【００４２】
マトリクス回路１６で得られた再生データ信号は、リードチャネル回路２０、復調器２１を介して２値化されたうえで、エンコード／デコード部２６に供給される。
エンコード／デコード部２６は、再生時のデコーダとしての機能部位と、記録時のエンコーダとしての機能部位を備える。再生時にはデコード処理として、ランレングスリミテッドコードの復調処理、エラー訂正処理、デインターリーブ等の処理を行い、再生データを得る。
【００４３】
また、エンコード／デコード部２６は、再生時には、ＰＬＬ処理により再生データ信号に同期した再生クロックを発生させ、その再生クロックに基づいて所定のデコード処理を実行する。
再生時においてエンコード／デコード部２６は、デコードしたデータをバッファコントローラ２７を通してバッファメモリ２８に蓄積していく。
この光ディスク装置１０からの再生出力としては、バッファメモリ２８にバファリングされているデータが読み出されて転送出力されることになる。
【００４４】
インターフェース部２９は、図示しない外部のホストコンピュータと接続され、ホストコンピュータとの間で記録データ、再生データや、各種コマンド等の通信を行う。
そして、再生時においては、デコードされバッファメモリ２８に格納された再生データは、インターフェース部２９を介してホストコンピュータに転送出力される。
なお、ホストコンピュータからのリードコマンド、ライトコマンドその他の信号はインターフェース部２９を介してシステムコントローラ３０に供給される。
【００４５】
一方、記録時には、図示しないホストコンピュータから記録データが転送されてくるが、その記録データはインターフェース部２９からバッファメモリ２８に送られてバッファリングされる。
この場合、エンコード／デコード部２６は、バッファリングされた記録データのエンコード処理として、エラー訂正コード付加やインターリーブ、サブコード等の付加、ディスク１００への記録データとしてのエンコードなどを実行する。
【００４６】
記録時においてエンコード処理のための基準クロックとなるエンコードクロックは、クロック生成回路２３で発生され、エンコード／デコード部２６は、このエンコードクロックを用いてエンコード処理を行う。
エンコード／デコード部２６でのエンコード処理により生成された記録データは、変調器３１で変調され、ライトストラテジ−回路３２で波形調整処理が行われた後、レーザドライブパルス（ライトデータＷＤＡＴＡ）としてレーザードライバ１９に送られる。
ライトストラテジ−回路３２では、記録補償、すなわち記録層の特性、レーザー光のスポット形状、記録線速度等に対する最適記録パワーの微調整やレーザドライブパルス波形の調整を行う。
【００４７】
レーザドライバ１９では、ライトデータＷＤＡＴＡとして供給されたレーザドライブパルスを光ピックアップ１３のレーザダイオード１３１４に与え、レーザ発光駆動を行う。これにより、ディスク１１に記録データに応じたピット（相変化ピット）が形成されることになる。
【００４８】
また、ＡＰＣ（Ａｕｔｏ  Ｐｏｗｅｒ  Ｃｏｎｔｒｏｌ）回路１９は、モニタ用ディテクタの出力によりレーザ出力パワーをモニターしながらレーザーの出力が温度などによらず一定になるように制御する。レーザー出力の目標値はシステムコントローラ３０から与えられ、レーザ出力レベルが、その目標値になるようにレーザドライバを制御する。
【００４９】
サーボ回路１７は、マトリクス回路１６からのフォーカスエラー信号ＦＥ、トラッキングエラー信号ＴＥから、フォーカス、トラッキング、スレッドの各種サーボドライブ信号を生成しサーボ動作を実行させる。
すなわち、サーボ回路１７は、フォーカスエラー信号ＦＥ、トラッキングエラー信号ＴＥに応じてフォーカスドライブ信号ＦＤ、トラッキングドライブ信号ＴＤを生成し、２軸ドライバ１５に供給する。
２軸ドライバ１５は、光ピックアップ１３における２軸機構のフォーカスコイル、トラッキングコイルを駆動する。
これによって、光ピックアップ１３、マトリクス回路１６、サーボ回路１７、２軸ドライバ１５、二軸機構によるトラッキングサーボループおよびフォーカスサーボループが形成される。
【００５０】
また、システムコントローラ３０からのトラックジャンプ指令に応じて、トラッキングサーボループをオフとし、２軸ドライバ１５に対してジャンプドライブ信号を出力することで、トラックジャンプ動作を実行させる。
【００５１】
また、サーボ回路１４は、トラッキングエラー信号ＴＥの低域成分として得られるスレッドエラー信号や、システムコントローラ３０からのアクセス実行制御などに基づいてスレッドドライブ信号ＳＤを生成し、スレッドドライバ１４に供給する。
スレッドドライバ１４は、スレッドドライブ信号ＳＤに応じてスレッド機構を駆動する。スレッド機構には、図示しないが、光ピックアップ１３を保持するメインシャフト、スレッドモータ、伝達ギア等による機構を有し、スレッドドライバ１４がスレッドドライブ信号に応じてスレッドモータを駆動することで、光ピックアップ１３の所要のスライド移動が行われる。
【００５２】
スピンドルサーボ回路１８は、スピンドルモータ１２をＣＬＶ回転させる制御を行う。スピンドルサーボ回路１８は、ウォブルＰＬＬ回路２２で生成され、クロック生成回路２１を通して供給されるウォブルクロックＷＣＫを受けて、現在のスピンドルモータ１２の回転速度情報を得、これを所定のＣＬＶ基準速度情報と比較することで、スピンドルエラー信号ＳＰＥを生成する。
また、スピンドルサーボ回路１８は、データ再生時においては、エンコード／デコード回路２６内のＰＬＬによって生成される再生クロック（デコード処理の基準となるクロツク）が、現在のスピンドルモータ１２の回転速度情報となるため、これを所定のＣＬＶ基準速度情報と比較することでスピンドルエラー信号ＳＰＥを生成することもできる。
そして、スピンドルサーボ回路１８は、スピンドルモータドライバに対してスピンドルエラー信号ＳＰＥに応じて生成したスピンドルドライブ信号を供給する。
スピンドルモータドライバ１２は、スピンドルドライブ信号ＳＰＤに応じて、たとえば３相駆動信号をスピンドルモータに印加し、スピンドルモータ１２のＣＬＶ回転を実行させる。
また、スピンドルサーボ回路１８は、システムコントローラ３０からのスピンドルキック／ブレーキ制御信号に応じてスピンドルドライブ信号ＳＰＤを発生させ、スピンドルモータドライバ１２によるスピンドルモータの起動、停止、加速、減速などの動作も実行させる。
【００５３】
以上のようなサーボ系および記録再生系の各種動作はマイクロコンピュータによって構成されたシステムコントローラ３０により制御される。
システムコントローラ３０は、図示しないホストコンピュータからのコマンドに応じて各種処理を実行する。たとえばホストコンピュータから、ディスク１１に記録されている或るデータの転送を求めるリードコマンドが供給された場合は、まず指示されたアドレスを目的としてシーク動作制御を行う。
すなわち、サーボ回路１７に指令を出し、シークコマンドにより指定されたアドレスをターゲットとする光ピックアップ１３のアクセス動作を実行させる。その後、その指示されたデータ区間のデータをホストコンピュータに転送するために必要な動作制御を行う。すなわち、ディスク１１からのデータ読出／デコード／バッファリング等を行って、要求されたデータを転送する。
【００５４】
また、図示しないホストコンピュータから書込命令（ライトコマンド）が出されると、システムコントローラ３０は、まず書き込むべきアドレスに光ピックアップ１３を移動させる。
そして、エンコード／デコード部２６により、ホストコンピュータから転送されてきたデータについて上述したようにエンコード処理を実行させる。
そして、上記のようにライトストラテジ−回路３２からのライトデータＷＤＡＴＡがレーザドライバ１９に供給されることで、記録が実行される。
【００５５】
ところで、以上の説明では、ホストコンピュータに接続される光ディスク装置１０としたが、本発明の光ディスクとしてはホストコンピュータ等と接続されない形態もあり得る。
その場合は、操作部や表示部が設けられたり、データ入出力のインターフェース部位の構成が、図１とは異なるものとなる。つまり、ユーザーの操作に応じて記録や再生が行われるとともに、各種データの入出力のための端子部が形成されればよい。もちろん構成例としては他にも多様に考えられ、たとえな記録専用装置、再生専用装置としての例も考えられる。
【００５６】
次に、本実施形態に係るウォブルデコーダ２４におけるＡＤＩＰのビタビ検出処理の具体的な処理、並びにその構成例について説明する。
【００５７】
本実施形態においては、ウォブリングの方式としては、前述したように、図２に示すように、データクロックＤＣＫの１／６９の周波数のウォブル信号の一部に別のタイプの波形（１．５倍の周波数、１．５周期）が埋め込まれて構成される。
具体的には、図２中に連続するタイプ＜１＞で示す基準波形の中に、図中タイプ＜２＞、＜４＞の波形、すなわち、基準波形の１．５倍の周波数を持つＭＳＫマーク（MSK mark）がこの順序で埋め込まれている。そして、タイプ＜３＞の波形は基準波形＜１＞を位相反転したタイプである。
問題はノイズが存在する中で、これらタイプ＜２＞、＜３＞、＜４＞の波形の存在とそのタイミングをいかに検出するかにある。
図２に示すように、この場合は信号の長さｌ＝４であり、タイプ＜１＞、＜２＞、＜３＞、および＜４＞の波形がこの順序で現れるときＭＳＫマークが検出されたことになる。
【００５８】
図２および図３に示すように、状態の数も４である。すなわち、
タイプ＜１＞の波形が連続している状態、
タイプ＜１＞、＜２＞の波形が現れた状態、
タイプ＜１＞、＜２＞、＜３＞の波形が現れた状態、並びに、
タイプ＜１＞、＜２＞、＜３＞、＜４＞の波形が現れた状態、
の４つの状態である。
【００５９】
すなわち、ウォブルデコーダ２４の基本的な構成は、タイプ＜１＞の波形の連続パターンと＜１＞、＜２＞、＜３＞、＜４＞、＜１＞…の２種類のパターンを比較してどちらが尤もらしいかを調べることである。
したがって、ウォブルデコーダ２４の構成は、大掛かりなものにはならない。
【００６０】
ウォブルデコーダ２４は、前述したように、ウォブルデータＷＢＤに含まれる各波形を再生されたウォブルクロックＷＣＫの定められた位相（一周期あたり１個または複数個）で入力をサンプルするサンプリング回路と、サンプリング回路のサンプル値を波形の種類（ｎとする）の数だけ、その波形に基づいて、または、上記位相に基づいて、誤差の自乗和（またはその相対値）を計算する計算回路（ブランチメトリック（Branch Metric)）回路と、遷移しうる状態の数（ｍ）だけの、メモリと加算器(m-1個でも可）と１個のセレクタを持ち、状態遷移図に基づいて前の状態での値に各状態でのブランチメトリックを加えて保存し（パスメトリック）、また、その状態への遷移可能なパスが２個以上あるときは、上記の演算のうちの最小のものを選択する選択回路と、信号の種類（Ｓ）の数を弁別できるビット数×各信号の長さ（ｌ）のメモリを有し、選択結果に基づいて対応する値を入力するパスメモリとを有し、パスメモリへの入力結果を検出信号とする、基本構成を有しているが、以下に、ブランチメトリック、パスメトリック、ＳＮの改善度、並びにデータの検出系について、順を追って考察する。
【００６１】
（ブランチメトリック）
各出力は連続波形であるため、適当な間隔でサンプリングする。ここでは、図２に示すように、各波形を周期あたり３点のサンプリングで代表する。
ウォブル周期がチャネルクロックをＴとして６９Ｔであるので、２３分周したクロックでサンプリングすることになる。
これをベクトルで次のように表すと、
【００６２】
【数１】
2005085314.tif 000003
【００６３】
ノイズがない場合の各出力（各波形のサンプル値）は、次のようになる。
【００６４】
【数２】
2005085314.tif 000004
【００６５】
そして、各出力ｉに対応するブランチメトリック（Ｂｒａｎｃｈ  Ｍｅｔｒｉｃ）は、次のように表すことができる。
【数３】
2005085314.tif 000005
【００６６】
ブランチメトリックは、相互の大小のみが問題なので、任意の同一の数を減算してもよい。そこで、ｂｍ１を引くと次のように表すことができる。
【００６７】
【数４】
2005085314.tif 000006
【００６８】
具体的には、次のようになる。
【００６９】
【数５】
2005085314.tif 000007
【００７０】
（パスメトリック）
各状態に対応するパスメトリックは、次のように表すことができる。
【数６】
2005085314.tif 000008
【００７１】
ここで、ｂｍ１を引き算しているが、例によって相対的な比較なので、同一の数を加減算しても問題がない。これによって、パスメトリックがｄｍ１〜ｄｍ３で表現できる。
これは、図４のような回路で実現できる。
図４の回路２００は、セレクタ２０１、フリップフロップ２０２〜２０５、および加算器２０６〜２０８を有する。
セレクタ２０１は、フリップフロップ２０２（ｐｍ１）の出力とフリップフロップ２０５（ｐｍ４）の出力の小さい方をフリップフロップ２０２に入力される。加算器２０６はフリップフロップ２０２の出力とｄｍ１を加算してフリップフロップ２０３に入力させる。加算器２０７は、フリップフロップ２０３の出力とｄｍ２を加算してフリップフロップ２０４に入力させる。加算器２０８は、フリップフロップ２０４の出力とｄｍ３を加算してフリップフロップ２０５に入力させる。
【００７２】
さらに、パスメトリックについても、ｑｍi-1,k ＝ｐｍi,k −ｐｍ1,（ｉ＝２〜４）でｑｍi,k を定義すると、次のように表すことができる。
【００７３】
【数７】
2005085314.tif 000009
【００７４】
これは、図５のような回路で実現できる。
図５の回路２１０は、加算器２１１〜２１３、フリップフロップ２１４〜２１６、セレクタ２１７、およびインバータ２１８を有する。
加算器２１１は、ｄｍ１とインバータ２１８で反転されたセレクタ２１７の出力とを加算してフリップフロップ２１４（ｑｍ１）に入力させる。加算器２１２は、ｄｍ２と、フリップフロップ２１４の出力とインバータ２１８で反転されたセレクタ２１７の出力とを加算してフリップフロップ２１５（ｑｍ２）に入力させる。加算器２１３は、ｄｍ３と、フリップフロップ２１５の出力とインバータ２１８で反転されたセレクタ２１７の出力とを加算してフリップフロップ２１６（ｑｍ３）に入力させる。セレクタ２１７は、フリップフロップ２１７の出力と”０”のうち小さい方を選択してインバータ２１８に供給する。インバータ２１８は、セレクタ２１７の出力を反転させて加算器２１１〜２１３に供給する。
【００７５】
（ＳＮの改善度）
図５からノーマルウォブル（Ｎｏｒｍａｌ  Ｗｏｂｂｌｅ）かＭＳＫマークかの判別は、ｑｍ３の値が正か負によって決まることがわかる。
まず、ノイズがない場合のｑｍ３出力を計算する。
ノーマルウォブルが連続して入力された場合は、図５で最後の反転では”０”が選択されていることから、ｑｍ３にはｄｍ１，ｄｍ２，ｄｍ３の和が出力されているはずである。
Ｚ＝（１，−０．５，−０．５）をｄｍ１−ｄｍ３の計算式に代入すると、次のようになる。
【００７６】
【数８】
2005085314.tif 000010
【００７７】
同様に、ＭＳＫマークがきた場合は、ｄｍ１−ｄｍ３の各々の入力としてＺ１（１，−１，−１）、Ｚ２＝（１，−０．５，−０．５）、Ｚ３＝（−１，１，−１）を代入すると、ｑｍ＝−１５を得る。
【００７８】
一方、ノイズの方は、ｄｍ１〜ｄｍ３の計算式に従って、増幅される。もとのｒｍｓ値をσとすると、ｑｍ３でみた分散は、次式で与えられる。
【００７９】
【数９】
2005085314.tif 000011
【００８０】
たとえば、ｄｍ１のノイズ分散は、ｚ１＋３＊ｚ2 のノイズ成分で仮定により無相関なので、１の２乗と３の２乗の和で（１＋９）σ2 となる。
上記式より、ｒｍｓ値としては７．７５倍に増幅される。
【００８１】
ここで、ｑｍ３に現れるノイズはｄｍ３（ｋ）、ｄｍ２（ｋ−１）、ｄｍ１（ｋ−２）のノイズ成分であるが、サンプリングでタイミングがずれているため（ｋ〜ｋ−２）相関は無いものとなる。
また、ｚ０、ｚ１とｚ２の間も無相関とする。また、入力時のｒｍｓはσで変化しないとする。
このノイズ信号が１５以上になったら誤検出する。言い換えると、２０ｌｏｇ（１５／７．７５）＝５．７４ｄＢの改善ができたということになる。
【００８２】
図４の回路２００においてセレクタ２０１でｐｍ４、すなわちフリップフロップ２０５の出力が選択されたとき、あるいは、図５の回路においてセレクタ２１７でｑｍ３、すなわちフリップフロップ２１６の出力が選択されたとき、ＭＳＫマークが検出されたことになる。
ここで、通常のウォブルが検出されたとき”０”、ＭＳＫマークが検出されたとき”００１”（ＭＳＫマークは３ウォブル）が出力されるようにするとする。
このためには、図６の回路２２０にように、通常は０を入力し、ＭＳＫマークが検出されたとき、１を入力するようなシフトレジスタ構成があれば良い。
図６のシフトレジスタ２２０は、セレクタ２２１〜２２４、およびフリップフロップ２２５〜２２８を有する。
セレクタ２２１は、０または１を選択、具体的には、通常は０を選択し、ＭＳＫマークが検出されたとき１を選択してフリップフロップ２２５に入力させる。
セレクタ２２２は、フリップフロップ２２５の出力またはリセット時に０を選択してフリップフロップ２２６に入力させる。
セレクタ２２３は、フリップフロップ２２６の出力またはリセット時に０を選択してフリップフロップ２２７に入力させる。
セレクタ２２４は、フリップフロップ２２７の出力またはリセット時に０を選択してフリップフロップ２２８に入力させる。
【００８３】
過去の入力をリセットするのは、図７に示す状態遷移図中に破線で示すパスを消去し去るためである。
【００８４】
ここで、チャネルクロックの３分周されたクロックで１ウォブル当たり２３個の任意の位相でサンプリングされたデータから最適な３個を選び、ビタビ復調（Ｖｉｔｅｒｂｉ
Ｄｅｃｏｄｉｎｇ）を適用してみた。
この場合の全体の回路構成は、図８のように示される。
【００８５】
図８のウォブルデコーダ３００は、フリップフロップ３１０〜３１４、２３進カウンタ３１４、デコーダ３１５、セレクタ３１７〜３２２、０．５の係数器３２３，３２４、−１の係数器３２５、加算器３２６，３２７、（２３／４π）の演算器３２８、αの係数器３２９、（１−α）の係数器３３０、フリップフロップ３１４の出力が０．６５以上の場合に＋１を２３進カウンタ３１５に出力する判別回路３３１、フリップフロップ３１４の出力が−０．６５以下の場合に−１を２３進カウンタ３１５に出力する判別回路３３２、フリップフロップ３１１〜３１３の出力信号に基づいて上記数５のｄｍ１，ｄｍ２，ｄｍ３を係数を用いて計算する計算回路３３３と、計算回路３３３で得られたｄｍ１，ｄｍ２，ｄｍ３を用いた図５のパスメトリック回路２１０、パスメトリック回路２１０のフリップフロップ２１６の出力のＭＳＢに基づいてセレクタ２２１〜２２４が制御される図６の検出回路２２０を有する。
なお、パスメトリック回路２１０は、フリップフロップ２１６の出力のＭＳＢに基づいてセレクタ２１７を制御するように構成されている。
また、判別回路３３１の出力は、条件が合えば−１されて加算器３２７に入力される。同様に、判別回路３３２の出力は、条件が合えば＋１されて加算器３２７に入力される。  
【００８６】
また、図８のウォブルデコーダ３００において、フリップフロップ３０２〜３０４，３０８〜３１０、セレクタ３１７〜３１９、係数器３２３〜３２５、および加算器３２６により位相ディテクタが構成されている。
位相ディテクタは、図８にしめすように一周期２回の１８０度ずれたポイントでの差をとる。その様子を、図９に示している。
【００８７】
２３倍のオーバーサンプリングでは丁度１８０°ずれた位相のデータが得られないため、片方は両側を平均化して用いる。
図９で第５番目と第６番目の平均と第１７番面がこれにあたる。
【００８８】
この例では、ＰＬＬは一次のループで周波数トラッキング機能はない。さらに周期Ｔの１／２３以下は、単に位相誤差をフィルタリング（平均化）しているだけで、オープンループと考えたほうが適当である。
この状態で検出用サンプルのタイミングは第０番目、第７番目、第１５番目を使用している。
【００８９】
図８のデコーダ３１６において、２３進カウンタ３１５の出力により第５番目と第６番目と第１７番目をデコードし、第５番目のデコード結果によりセレクタ３１７を制御し、第６番目のデコード結果によりセレクタ３１８を制御し、第１７番目のデコード結果によりセレクタ３１９を制御する。すなわち、第５番目と第６番目と第１７番目の各デコード結果を位相検出のタイミングとして、ウォブルデータＷＢＤをフリップフロップ３０２，３０３，３０４に入力させてラッチさせ、位相検出を行う。
また、デコーダ３１６において、２３進カウンタ３１５の出力により第０番目と第７番目と第１５番目をデコードし、第０番目のデコード結果によりセレクタ３２０を制御し、第６番目のデコード結果によりセレクタ３２１を制御し、第１５番目のデコード結果によりセレクタ３２２を制御する。すなわち、第０番目と第７番目と第１５番目にデコード結果を検出用サンプルタイミングしてて、ウォブルデータＷＢＤをフリップフロップ３０５，３０６，３０７に入力させ、さらにフリップフロップ３１１〜３１３を介して計算回路３３３に入力させる。
【００９０】
以上のウォブルデコーダを用いることにより、シンプルな回路構成で、ＳＮよくウォブル情報を検出できる。その結果、光ディスクの高密度化に寄与でき、また、マルチフォーマット対応にも役立つという利点がある。
【００９１】
（第２実施形態）
本発明に係る信号検出装置の第２の実施形態について説明する。
【００９２】
本第２の実施形態では、ＤＶＤ＋ＲＷの場合のウォブル検出に適用可能な信号検出装置について述べる。
この場合、ウォブルの波形には、図１０（Ａ），（Ｂ）に示すように、タイプ＜１＞と＜２＞の２つの種類がある。
また、情報の種類としては、図１１（Ａ）〜（Ｃ）に示すように、シンク（Ｓｙｎｃ）、データ０、データ１の３種類がある。
この３つのデータの種類について、図１２（Ａ）〜（Ｃ）に関連つけてさらに詳細に説明する。
【００９３】
図１２（Ａ）〜（Ｃ）は、グルーブの位相変調ウォブリングにより表される情報を示す図である。
この例では、８ウォブルが１つのＡＤＩＰユニットとされる。そして各ウォブルとして所定順序でポジティブウォブルＰＷとネガティブウォブルＮＷが発生するように位相変調されることで、ＡＤＩＰユニットが、図１２（Ａ）のシンクパターン、図１２（Ｂ）の「０」データ、図１２（Ｃ）の「１」データを表現する。
なお、ポジティブウォブルＰＷは蛇行の先頭がディスク内周側に向かうウォブルであり、ネガティブウォブルＮＷは蛇行の先頭がディスク外周側に向かうウォブルである。
【００９４】
図１２（Ａ）はシンクパターン（ＡＤＩＰシンクユニット）を示す。これは前半の４ウオブル（Ｗ０−Ｗ３）がネガティブウォブルＮＷ、後半の４ウォブル（Ｗ４〜Ｗ７）がポジティブウォブルＰＷとされる。
図１２（Ｂ）はデータ「０」となるＡＤＩＰデータユニットを示す。これは先頭ウォブルＷ０がビットシンクとしてのネガティブウォブルＮＷとされ、３ウオブル（Ｗ１〜Ｗ３）のポジティブウォブルＰＷを介して、後半４ウォブルが、２ウォブル（Ｗ４，Ｗ５）のポジティブウォブルＰＷと２ウォブル（Ｗ６，Ｗ７）のネガティブウォブルＮＷとされて「０」データを表現する。
図１２（Ｃ）はデータ「１」となるＡＤＩＰデータユニットを示す。これは先頭ウォブルＷ０がビットシンクとしてネガティブウォブルＮＷとされ、３ウォブル（Ｗ１〜Ｗ３）のポジティブウォブルＰＷを介して、後半の４ウォブルが、２ウォブル（Ｗ６，Ｗ７）のネガティブウォブルＮＷと２ウォブル（Ｗ６，Ｗ７）のポジティブウォブルＰＷとされて「１」データを表現する。
これらのＡＤＩＰユニットとして１つのチャンネルビットが表現され、所定数のＡＤＩＰユニットによりアドレス等が表現される。
【００９５】
この場合の、ブランチメトリック、パスメトリック、およびデータ検出について考察する。
【００９６】
（ブランチメトリック）
波形であるため、適当な間隔でサンプリングは、図１０（Ａ），（Ｂ）に示すように、波形１波に付き２回とする。これをベクトルで次のように表すと、
【００９７】
【数１０】
2005085314.tif 000012
【００９８】
ノイズがない場合の各出力（各波形のサンプル値）は、次のようになる。
【００９９】
【数１１】
2005085314.tif 000013
【０１００】
そして、各出力ｉに対応するブランチメトリックは、次のように表すことができる。
【数１２】
2005085314.tif 000014
【０１０１】
この例では、２種の波形の比較なので、ｄｍ＝（ｂｍ２−ｂｍ１）／４で定義すると、次のように表すことができる。
【０１０２】
【数１３】
2005085314.tif 000015
【０１０３】
すなわち、タイプ＜２＞の波形がきたとしたときと、タイプ＜１＞の波形がきたときのノイズ部の２乗の差がｄｍであり、この値が正であればタイプ＜１＞の波形の方がもっともらいしということになる。
【０１０４】
（パスメトリック）
各状態に対応するパスメトリックは、図１３に示す状態遷移図に基づいて決められる。
状態Ａのとき以外は、前の状態からタイプ＜１＞の波形によって遷移した場合は、前の状態のパスメトリックを引き継ぐ。一方、タイプ＜２＞の波形によって遷移したときは、前の状態でのパスメトリックにｄｍを加算したものとなる。
これを基に構成したウォブルデコーダ４００を図１４に示す。
【０１０５】
図１４のウォブルデコーダ４００は、加算器４０１〜４０９、フリップフロップ４１０〜４３７、セレクタ４３８〜４４４、最小値判定回路４４５、および無効判定回路４４６により構成されている。
最小値判定回路４４５の入力Ａには、フリップフロップ４１０の出力が入力される。
最小値判定回路４４５の入力Ｓには、フリップフロップ４１０の出力と加算器４０１の出力とを加算する加算器４０２の出力をセットするフリップフロップ４１１、フリップフロップ４１１の出力と加算器４０１の出力とを加算する加算器４０３の出力をセットするフリップフロップ４１２、フリップフロップ４１２の出力と加算器４０１の出力とを加算する加算器４０４の出力をセットするフリップフロップ４１３、フリップフロップ４１３の出力と加算器４０１の出力とを加算する加算器４０５の出力をセットするフリップフロップ４１４、フリップフロップ４１４の出力をセットするフリップフロップ４１５、フリップフロップ４１５の出力をセットするフリップフロップ４１６、フリップフロップ４１６の出力をセットするフリップフロップ４１７、およびフリップフロップ４１６の出力をセットするフリップフロップ４１８からなる８ビットシフトレジスタのフリップフロップ４１８の出力が入力される。
【０１０６】
最小値判定回路４４５の入力Ｄ１には、フリップフロップ４１０の出力と加算器４０１の出力とを加算する加算器４０２の出力をセットするフリップフロップ４１１、フリップフロップ４１１の出力をセットするフリップフロップ４１９、フリップフロップ４１２の出力をセットするフリップフロップ４２０、フリップフロップ４２０の出力をセットするフリップフロップ４２１、フリップフロップ４２１の出力をセットするフリップフロップ４２２、フリップフロップ４２２の出力をセットするフリップフロップ４２３、フリップフロップ４２３の出力と加算器４０１の出力とを加算する加算器４０６の出力をセットするフリップフロップ４２４、およびフリップフロップ４２４の出力と加算器４０１の出力とを加算する加算器４０７の出力をセットするフリップフロップ４２５からなる８ビットシフトレジスタのフリップフロップ４２５の出力が入力される。
【０１０７】
最小値判定回路４４５の入力Ｄ２には、フリップフロップ４１０の出力と加算器４０１の出力とを加算する加算器４０２の出力をセットするフリップフロップ４１１、フリップフロップ４１１の出力をセットするフリップフロップ４１９、フリップフロップ４１２の出力をセットするフリップフロップ４２０、フリップフロップ４２０の出力をセットするフリップフロップ４２１、フリップフロップ４２１３の出力と加算器４０１の出力とを加算する加算器４０８の出力をセットするフリップフロップ４２６、フリップフロップ４２６の出力と加算器４０１の出力とを加算する加算器４０９の出力をセットするフリップフロップ４２７、フリップフロップ４２７の出力をセットするフリップフロップ４２８、およびフリップフロップ４２８の出力をセットするフリップフロップ４２９からなる８ビットシフトレジスタのフリップフロップ４２９の出力が入力される。
【０１０８】
（データの検出）
図１４のウォブルデコーダ４００において、フリップフロップ４３０〜４３７、セレクタ４３８〜４４４、および判定部４４６により検出回路が構成されている。この検出回路は、ビタビデコーダでパスメモリと称される部分に相当する。
シンクユニット（Ｓｙｎｃ  Ｕｎｉｔ）、データ０、データ１の３種に加えて、通常のウォブル波形の４種を識別するため２ビットが必要である。
判定回路４４５で、Ａ，Ｓ，Ｄ１，Ｄ２のいずれかが最小かで「００」，「０１」，「１０」，「１１」を出力する。
これを８段のシフトレジスタに入力するが、もしＡ（００）以外であれば、過去７回分の判断を無効にするため、他の段には００を入力する。
【０１０９】
以上説明した第１および第２の実施形態によれば、ハードウェアとしては、
１）基本波形をできるだけ波形間の差が明確になるような適当なタイミングでサンプルする（１／Cycle以上）、
２）加減算器を用いてdmを計算する、
３）状態の数だけのレジスタを用意し状態遷移図に基づいてひとつ前の状態とdmを加算する、
４）対象とする光ディスクでは、必ずある状態から出発しその状態に戻ってくるので判断回路はひとつだけである。
その結果、パスメモリは一列のシフトレジスタですむ。
このように両例とも基本的なデコード方法は同一であり、両方を切り替えて動作させるような回路を構成することは容易に実現可能である。
【０１１０】
また、特徴として、ランダムノイズがあるときもっともSNよく検出でき、また、波形の組み合わせのパターンを、パターンとして検出する。
この結果、他の同期回路などは不要でシステム構成的にもシンプルとなる。
【図面の簡単な説明】
【０１１１】
【図１】本発明に係る信号検出装置を採用した光ディスク装置の一実施形態を示すシステム構成図である。
【図２】第１の実施形態のディスクのウォブリンググルーブ構造の説明図である。
【図３】第１の実施形態のウォブルデコーダで参照される状態遷移図である。
【図４】第１の実施形態のウォブルデコーダにおける第１のパスメトリックの説明図である。
【図５】第１の実施形態のウォブルデコーダにおける第２のパスメトリックの説明図である。
【図６】第１の実施形態のウォブルデコーダにおけるデータ検出回路の構成例を示す図である。
【図７】第１の実施形態のウォブルデコーダにおけるデータ検出回路のリセット処理を説明するための図である。
【図８】第１の実施形態のウォブルデコーダの全体構成例を示すブロック図である。
【図９】第１の実施形態のウォブルデコーダにおける位相誤差に対応する処理を説明するための図である。
【図１０】第２の実施形態のウォブル波形例を示す図である。
【図１１】第２の実施形態の情報の種類を説明するための図である。
【図１２】第２の実施形態のウィブリング情報の具体的な例を説明するための図である。
【図１３】第２の実施形態のウォブルデコーダで参照される状態遷移図である。
【図１４】第２の実施形態のウォブルデコーダの全体構成例を示すブロック図である。
【図１５】ウォブルリングを説明するための図である。
【図１６】４分割フォトディテクタの説明図である。
【図１７】一般的なＡＤＩＰ構成を示す図である。
【図１８】ウォブルデコーダの要部の構成例を示すブロック図である。
【図１９】図１８の回路の処理を説明するための波形図である。
【符号の説明】
【０１１２】
１０…光ディスク装置、１１…ディスク、１２…スピンドルモータおよびドライバ、１３…光ピックアップ、１３１…レーザドライバ（ＬＤ）、１３２…フォトディテクタ（ＰＤ）、１３３…対物レンズ、１４…スレッドドライバ、１５…２軸ドライバ、１６…マトリクス回路、１７…サーボ回路、１８…スピンドルサーボ回路、１９…レーザドライバおよび自動パワー制御回路、２０…リードチャネル回路、２１…復調器（ＤＥＭＯＤ）２１、２２…ウォブルＰＬＬ回路、２３…クロック生成回路、２４…ウォブルデコーダ、２５…ＡＤＩＰユニット／ワード（Ｗｏｒｄ）同期回路、２６…エンコード／デコード回路、２７…バッファコントローラ、２８…バッファメモリ、２９…システムコントローラ、３０…インタフェース回路（Ｉ／Ｆ）、３１…変調回路（ＭＯＤ）、３２…ライトストラテジー回路（ＷＳ）
【図１】
2005085314.tif 000016
【図２】
2005085314.tif 000017
【図３】
2005085314.tif 000018
【図４】
2005085314.tif 000019
【図５】
2005085314.tif 000020
【図６】
2005085314.tif 000021
【図７】
2005085314.tif 000022
【図８】
2005085314.tif 000023
【図９】
2005085314.tif 000024
【図１０】
2005085314.tif 000025
【図１１】
2005085314.tif 000026
【図１２】
2005085314.tif 000027
【図１３】
2005085314.tif 000028
【図１４】
2005085314.tif 000029
【図１５】
2005085314.tif 000030
【図１６】
2005085314.tif 000031
【図１７】
2005085314.tif 000032
【図１８】
2005085314.tif 000033
【図１９】
2005085314.tif 000034