(57)【要約】      （修正有）【課題】変調度の制御が容易で、さらに周囲温度が変化に起因した変調度の変化を抑制した電圧制御発振器およびこれを用いたＰＬＬ周波数シンセサイザ変調回路を提供すること。【解決手段】制御端子ＶｔおよびＶｍを有する電圧制御発振器１は、制御端子Ｖｔから入力されるアナログ信号で制御する可変容量ダイオード２１と、制御端子Ｖｍから入力されるデジタル信号で制御するスイッチング容量２２とを備え、可変容量ダイオード２１で発振周波数を制御し、スイッチング容量２２で変調をかける。【選択図】  図１
2005064663.tif 000002
【特許請求の範囲】
【請求項１】
発振周波数を制御するためのアナログ入力信号に基づいて容量値が変化する可変容量ダイオードを含む共振器を備えた電圧制御発振器であって、前記共振器に変調用のデジタル信号に基づいて容量値が切替えられるスイッチング容量を備えた電圧制御発振器。
【請求項２】
請求項１記載の電圧制御発振器であって、複数の前記スイッチング容量が並列に接続され、各々の前記複数のスイッチング容量の容量値が入力された前記デジタル信号の対応するビットに基づいて切替えられることにより、前記複数のスイッチング容量の容量値の合計を変化させて変調をかけるものである、電圧制御発振器。
【請求項３】
請求項２記載の電圧制御発振器であって、前記複数のスイッチング容量は、それぞれ略同一の容量値を有する電圧制御発振器。
【請求項４】
請求項１ないし３のいずれか一項記載の電圧制御発振器と、前記電圧制御発振器の出力を分周する分周器と、前記分周器の出力側に接続された位相比較器と、前記位相比較器の後段に接続されたチャージポンプと、前記チャージポンプの後段に接続され、前記電圧制御発振器に入力される前記アナログ信号を出力するループフィルタとを備え、前記アナログ信号はキャリア周波数データに基づいて生成され、前記デジタル信号は変調データに基づいて生成されるＰＬＬ周波数シンセサイザ変調回路。
【請求項５】
請求項４記載のＰＬＬ周波数シンセサイザ変調回路であって、前記分周器は前記キャリア周波数データと前記変調データに基づいて分周比を可変制御し、前記変調データに基づいて前記電圧制御発振器のスイッチング容量を制御するものである、ＰＬＬ周波数シンセサイザ変調回路。
【請求項６】
請求項４記載のＰＬＬ周波数シンセサイザ変調回路であって、ダイレクトデジタルシンセサイザをさらに備え、前記ダイレクトデジタルシンセサイザは変調データとキャリア周波数データに基づいて制御信号を出力し、前記分周器は分周比固定の分周器で構成され、前記ダイレクトデジタルシンセサイザの出力と前記分周器の出力とに基づいて前記電圧制御発振器の発振周波数を制御するものであるＰＬＬ周波数シンセサイザ変調回路。
【請求項７】
請求項４ないし６のいずれか一項記載のＰＬＬ周波数シンセサイザ変調回路であって、前記キャリア周波数データに基づいて算出された補正テーブルをさらに備え、前記デジタル信号は前記変調データを前記補正テーブルを用いて補正されるものであるＰＬＬ周波数シンセサイザ変調回路。
【請求項８】
請求項４ないし７のいずれか一項記載のＰＬＬ周波数シンセサイザ変調回路と、前記変調データを位相変調データと振幅変調データに分離して、前記位相変調データを前記ＰＬＬ周波数シンセサイザ変調回路に出力する変調信号生成部と、前記ＰＬＬ周波数シンセサイザ変調回路の前記電圧制御発振器の出力と前記変調信号生成部の出力する振幅変調データとに基づいて変調信号を生成するポーラー変調器とを備えたポーラー変調システム。
【請求項９】
ＰＬＬ周波数シンセサイザ変調回路の変調度を補正する補正テーブルの算出方法であって、キャリア周波数を制御するためのキャリア周波数データに基づき、電圧制御発振器に設けられた可変容量ダイオードの容量値に依存した補正値を算出する工程を備えた補正テーブルの算出方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振器およびこれを用いたＰＬＬ周波数シンセサイザ変調回路に関する。
【背景技術】
【０００２】
ＰＬＬ回路を有するＰＬＬ周波数シンセサイザを用いた変調回路は、一般に良く知られている。このような変調回路は可変分周器や電圧制御発振器等を備え、この可変分周器の分周比を高速に変化させて、電圧制御発振器から出力される変調のかかったＲＦ（Radio Frequency）信号を得るものである。このＰＬＬ周波数シンセサイザを用いた変調回路は、ミキサ回路を使った変調器に比べ、ＲＦ信号を扱うアナログ回路が少なくなり、ＰＬＬを構成するための少数のアナログ回路と、制御するためのデジタル回路で構成できるため、消費電流を削減できるメリットがある。
【０００３】
しかしながら、ＰＬＬ周波数シンセサイザを用いた変調回路の変調信号帯域は、ＰＬＬ周波数シンセサイザのループ帯域に制限されるため、狭帯域の変調信号で変調をかけることはできるが、近年の移動体通信システム等で採用される広帯域の変調をかけることができない。そこで、可変分周器の分周比変化で変調をかけるのと同時に、電圧制御発振器の制御端子に直接変調信号を与える２点変調方式のＰＬＬシンセサイザが注目されている（例えば、特許文献１参照）。
【０００４】
図８は従来のＰＬＬシンセサイザを示す概略構成図である。図８に示すように、このＰＬＬシンセサイザは、電圧制御発振器８１と、可変分周器８２と、位相比較器８３と、ループフィルタ８４とを備える。
【０００５】
電圧制御発振器８１の発振周波数は、制御端子Ｖｔに与えられる電圧によって制御され、ＲＦ信号８０２を出力する。可変分周器８２は、電圧制御発振器８１から出力されるＲＦ信号８０２を分周する。位相比較器８３は、可変分周器８２の出力信号と基準信号８０１の位相を比較して、位相差に応じた信号を出力する。ループフィルタ８４は、位相比較器の出力を平均化する。
【０００６】
さらに、図８に示されるＰＬＬシンセサイザは、変調データ８０３に基づいて変調信号を出力する変調感度テーブル８５と、チャネル選択データ８０４およびゲイン制御信号８０５を出力する制御部８６と、制御部８６から出力されるゲイン制御信号８０５に応じてゲインを調整するとともに変調感度テーブル８５の出力信号をアナログ電圧に変換するＤＡ変換器８８と、変調感度テーブル８５からの出力信号にチャネル選択情報を加算した信号をデルタシグマ変調をかけ分周比として可変分周器８７へ出力するデルタシグマ変調器８７と、電圧制御発振器８１の電圧端子Ｖｔに入力される電圧値をデジタル値に変換して制御部８５に出力するＡＤ変換器８９とを備える。
【０００７】
変調動作に関しては、ループフィルタ８４の帯域内の変調は、可変分周器８２の分周比を変化させることによって行われ、ループフィルタ８４の帯域外の変調は、電圧制御発振器８１の制御端子Ｖｔに直接与えることによって行われる。この結果、電圧制御発振器８１の出力からは、ＲＦ変調信号８０２が得られる。この時、電圧制御発振器８１の制御端子Ｖｔに与える変調信号は、デジタルの変調データ８０３をＤＡ変換器８８でアナログ値に変換してループフィルタ８４の出力電圧と合成したものである。
【０００８】
上述した２点変調方式においては、Ｖｔに与える変調信号の振幅変動に対する電圧制御発振器８１の発振周波数ｆの変動、すなわち変調信号に対する周波数感度Ｋｍが、常に一定でなくてはならない。それは、周波数感度Ｋｍが変動することは、変調度すなわち変調信号の帯域が変化してしまうことになり、変調特性の劣化につながるためである。
【０００９】
ここで、ＰＬＬ変調回路に用いられる電圧制御発振器は、通常、可変容量ダイオードを備えている。しかしながら、この可変容量ダイオードの非線形性に起因して、周波数感度Ｋｍが変動してしまう。図９は、周波数感度Ｋｍの変化の様子を示す図である。図９において、電圧制御発振器８１の制御端子Ｖｔに入力される電圧−発振周波数特性における各点の接線の傾きが周波数感度Ｋｍを示す。図９から明らかなように、異なる周波数（たとえば、ｆ１とｆ３）において、周波数感度Ｋｍが異なることが分かる。
【００１０】
そこで、図８に示された例においては、電圧制御発振器８１の制御電圧ＶｔをＡＤ変換器８９で検出し、制御部８６において周波数感度Ｋｍを算出する。ここで、電圧制御発振器８１の発振周波数は、制御部８６から出力されるチャネル選択データ８０４により既知となる。したがって、周波数感度Ｋｍは、チャネル切替え時の周波数変化量ΔｆをＡＤ変換器８９で検出した電圧変化分ΔＶｔで除算することで求められる。すなわち、周波数感度をＫｍとすると、Ｋｍ＝Δｆ／ΔＶｔとなる。この結果を、変調度テーブル８５に格納しておき、チャネル選択データ８０４に応じてテーブルを参照してＤＡ変換器８８のゲイン制御を行い変調信号の振幅を補正している。
【００１１】
さらに、ＰＬＬ周波数シンセサイザとしてロック動作している時に、チャネルが隣接、あるいは次隣接に切り替わった時（ｆ１とｆ２）にも周波数感度Ｋｍ検出を行い、変調度テーブル８５のテーブルデータを更新する。これにより、動作環境に応じた周波数感度Ｋｍの補正が行えるので変調度の変動が抑制できる。
【特許文献１】米国特許第６，２１１，７４７号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら、上記従来のＰＬＬ周波数シンセサイザ変調回路にあっては、全チャネル周波数にロックさせた時の電圧Ｖｔを採取し、チャネル周波数に対応した周波数感度Ｋｍを算出して変調度テーブルを作成する必要がある。これは、周波数感度の変動が可変容量ダイオードの非線形性に起因するものであり、また、個体毎の素子ばらつきによって固有の値を持つためである。よって変調度テーブルの作成に多くの工数を要する。
【００１３】
さらに、ＰＬＬ周波数シンセサイザ動作時に周囲温度が変化した場合には、可変容量ダイオード特性の温度変化により周波数感度が変化するため、変調度テーブルの更新が必要となる。しかしながら、周波数感度Ｋｍの検出のためには、チャネルの切替わりが必要である。さらにこの切替りは隣接、あるいは次隣接の微小の周波数変化でなければならない。ところが、この温度変化時に、隣接あるいは次隣接へのチャネル切替えが必ず発生するとは限らないため、変調度の劣化を生じる可能性がある。
【００１４】
本発明は、上記従来の課題を解決するためになされたもので、変調度の制御が容易で、さらに周囲温度の変化に起因した変調度の変化を抑制した電圧制御発振器およびこれを用いたＰＬＬ周波数シンセサイザ変調回路を提供することを目的とする。
【課題を解決するための手段】
【００１５】
本発明の電圧制御発振器は、発振周波数を制御するためのアナログ入力信号に基づいて容量値が変化する可変容量ダイオードを含む共振器を備えた電圧制御発振器であって、前記共振器に変調用のデジタル信号に基づいて容量値が切替えられるスイッチング容量を備えた構成を有する。
【００１６】
この構成により、変調信号に対する容量変化値がデジタル的に制御できるため、変調信号に対する容量の変化比がキャリア周波数に依存せず、変調度の制御が容易になる。さらに、スイッチング容量の変化比が温度に対して変化しないため、変調度の変化を抑制できる。
【００１７】
さらに、本発明の電圧制御発振器は、複数の前記スイッチング容量が並列に接続され、各々の前記複数のスイッチング容量の容量値が入力された前記デジタル信号の対応するビットに基づいて切替えられることにより、前記複数のスイッチング容量の容量値の合計を変化させて変調をかける構成を有する。
【００１８】
この構成により、複数のスイッチング容量について、各々の容量値を切替えることによって、変調度の制御をより細かく行うことができる。
【００１９】
また、本発明の電圧制御発振器は、前記複数のスイッチング容量は、それぞれ略同一の容量値を有する構成を有する。
【００２０】
この構成により、各々のスイッチング容量が略同一のレイアウト形状を基に構成できるので、容量値の相対バラツキを抑圧抑制できる。
【００２１】
本発明のＰＬＬ周波数シンセサイザ変調回路は、電圧制御発振器と、前記電圧制御発振器の出力を分周する分周器と、前記分周器の出力側に接続された位相比較器と、前記位相比較器の後段に接続されたチャージポンプと、前記チャージポンプの後段に接続され、前記電圧制御発振器に入力される前記アナログ信号を出力するループフィルタとを備え、前記アナログ信号はキャリア周波数データに基づいて生成され、前記デジタル信号は変調データに基づいて生成される構成を有する。
【００２２】
この構成により、チャネル周波数を生成するＰＬＬ閉ループの制御信号はアナログであるために、良好なＣ／Ｎ特性が得られる。また、変調データをデジタル信号で与え、スイッチング容量値を制御するため、変調信号に対する容量の変化比がキャリア周波数に依存せず、変調度の制御が容易になる。
【００２３】
また、本発明のＰＬＬ周波数シンセサイザ変調回路は、前記分周器は前記キャリア周波数データと前記変調データに基づいて分周比を可変制御し、前記変調データに基づいて前記電圧制御発振器のスイッチング容量を制御する構成を有する。
【００２４】
この構成により、スイッチング容量にデジタルで変調データを与えるため、可変分周器を用いる場合においても、変調をかけるタイミングとの調整が容易である。
【００２５】
さらに、本発明のＰＬＬ周波数シンセサイザ変調回路は、ダイレクトデジタルシンセサイザをさらに備え、前記ダイレクトデジタルシンセサイザは変調データとキャリア周波数データに基づいて制御信号を出力し、前記分周器は分周比固定の分周器で構成され、前記ダイレクトデジタルシンセサイザの出力と前記分周器の出力とに基づいて前記電圧制御発振器の発振周波数を制御する構成を有する。
【００２６】
この構成により、ＰＬＬ周波数シンセサイザの消費電力を少なくすることができる。
【００２７】
また、本発明のＰＬＬ周波数シンセサイザ変調回路は、前記キャリア周波数データに基づいて算出された補正テーブルをさらに備え、前記デジタル信号は前記変調データを前記補正テーブルを用いて補正される構成を有する。
【００２８】
この構成により、可変容量ダイオードの容量値の変化に依らず周波数感度を一定に保つことができる。
【００２９】
本発明のポーラー変調システムは、ＰＬＬ周波数シンセサイザ変調回路と、前記変調データを位相変調データと振幅変調データに分離して、前記位相変調データを前記ＰＬＬ周波数シンセサイザ変調回路に出力する変調信号生成部と、前記ＰＬＬ周波数シンセサイザ変調回路の前記電圧制御発振器の出力と前記変調信号生成部の出力する振幅変調データとに基づいて変調信号を生成するポーラー変調器とを備えた構成を有する。
【００３０】
この構成により、デジタルの変調データで変調をかけるので、変調信号を生成する際の位相変調データと振幅変調データとのタイミング調整を容易に行うことができる。
【００３１】
本発明の変調度テーブル算出方法は、ＰＬＬ周波数シンセサイザ変調回路の変調度を補正する補正テーブルの算出方法であって、キャリア周波数を制御するためのキャリア周波数データに基づき、電圧制御発振器に設けられた可変容量ダイオードの容量値に依存した補正値を算出する工程を備えた。
【００３２】
この方法により、キャリア周波数に基づいて補正値を算出するので、変調度補正テーブルをあらかじめ設定できるため、変調度の劣化を防ぐことができる。
【発明の効果】
【００３３】
本発明によれば、変調度の制御が容易で、さらに周囲温度が変化に起因した変調度の変化を抑制した電圧制御発振器およびこれを用いたＰＬＬ周波数シンセサイザ変調回路を提供することができる。
【発明を実施するための最良の形態】
【００３４】
（第１の実施形態）
図１は、本発明の第１の実施形態を説明するためのＰＬＬ周波数シンセサイザ変調回路を示す概略構成図である。図１に示すように、本実施形態のＰＬＬ周波数シンセサイザ変調回路１０は、電圧制御発振器１と、可変分周器２と、位相比較器３と、電圧制御発振器１の制御信号に変換するチャージポンプ４と、ループフィルタ５と、分周比生成部６と、変調度補正テーブル７と、可変増幅器８とを備える。
【００３５】
電圧制御発振器１は、ＲＦ変調信号１０２を生成および出力する。可変分周器２は、電圧制御発振器１が出力したＲＦ変調信号１０２を分周する。位相比較器３は、基準信号１０１の位相と可変分周器２の出力信号の位相とを比較し、位相差に応じた信号を出力する。チャージポンプ４は、位相比較器３の出力信号を電圧制御発振器１の制御信号に変換する。ループフィルタ５は、チャージポンプ４の出力信号を平滑化し、電圧制御発振器１の制御端子Ｖｔに出力する。電圧制御発振器１の発振周波数は、制御端子Ｖｔに与えられる電圧によって制御される。
【００３６】
さらに、ＰＬＬ周波数シンセサイザ変調回路１０は、分周比生成部６と、変調度補正テーブル７と、可変増幅器８とを備え、変調動作を行う。
【００３７】
分周比生成部６は、キャリア周波数データ１０３と変調データ１０４に基づいて、可変分周器２の分周比を制御する信号を生成する。可変増幅器８は、変調データ１０４を振幅制御し、電圧制御発振器１のＶｍ端子に与えられる信号を生成する。この時、可変増幅器８の増幅度は、キャリア周波数データ１０３に応じた信号を出力する変調度補正テーブル７により制御される。
【００３８】
上記の変調動作は、ループフィルタ５の帯域以下の変調については、可変分周器２の分周比を変化させることによって行われ、ループフィルタ５の帯域以上の変調については、デジタル信号で電圧制御発振器１の制御端子Ｖｍに直接与えることによって行われる。
【００３９】
電圧制御発振器１は、バラクタダイオード等の可変容量ダイオード２１と、スイッチング容量２２を備え、可変容量ダイオード２１は制御端子Ｖｔに与えられるアナログ信号の制御電圧に基づいて発振周波数を制御し、スイッチング容量２２は、制御端子Ｖｍに与えられるディジタル信号に基づいて変調をかけるものである。
【００４０】
図２は、本発明の第１の実施形態を説明するための電圧制御発振器の一例を示す図である。この電圧制御発振器１は、可変容量ダイオード２１、ｎ個のスイッチング容量２２（１）、２２（２）、・・・、２２（ｎ−１）、２２（ｎ）（ｎ≧１）、固定容量２３、およびインダクタ２４を有する共振器と、能動素子２５を有する発振器とを備えたＬＣ共振型発振器である。
【００４１】
可変容量ダイオード２１、スイッチング容量２２、固定容量２３およびインダクタ２４は、それぞれ一端が接地されるとともに並列に接続されている。また、スイッチング容量２２（１）、２２（２）、・・・、２２（ｎ−１）、２２（ｎ）は、制御端子Ｖｍ（１）、Ｖｍ（２）、・・・、Ｖｍ（ｎ−１）、Ｖｍ（ｎ）に入力される信号により、それぞれ容量値が切替えられる。
【００４２】
ここで、可変容量ダイオード２１の容量をＣｖ、スイッチング容量２２（１）、２２（２）、・・・、２２（ｎ−１）、２２（ｎ）の容量値をそれぞれＣ１、Ｃ２、・・・、Ｃｎ-１、Ｃｎ、固定容量２３の容量値をＣｏ、インダクタ２４のインダクタンスをＬｏとすると、電圧制御発振器１の発振周波数ｆｏｓｃは数１で表される。
【数１】
2005064663.tif 000003
【００４３】
ここで、可変容量ダイオード２１の容量値Ｃｖは、制御端子Ｖｔに与えられる電圧によって発振周波数を制御し、キャリア周波数を決定する。スイッチング容量２２（１）、２２（２）、・・・、２２（ｎ−１）、２２（ｎ）の容量値Ｃ１、Ｃ２、・・・、Ｃｎ−１、Ｃｎは、制御端子Ｖｍ（１：ｎ）に与えられる変調データによってそれぞれ切替えられて容量値が制御されることで、キャリア周波数に変調をかける。スイッチング容量２２（１）ないし２２（ｎ）に対して与えられる変調データはデジタル信号で与えられ、各々対応する制御端子Ｖｍ（１）ないしＶｍ（ｎ）には、デジタル信号の例えばビット等の、制御端子Ｖｍ（１）ないしＶｍ（ｎ）に対応する変調信号を構成する情報が入力される。
【００４４】
図３および図４は、スイッチング容量２２の構成例を示す図である。図３に示したスイッチング容量は、固定容量３１とスイッチングトランジスタ３２とが直列に接続され、Ｖｍ端子に与える制御電圧Ｄｎによりトランジスタをオン、オフさせることにより容量値を２値に切替えるものである。図４に示したスイッチング容量は、ＭＯＳトランジスタ４１のドレインとソースを共通接続し、Ｖｍ端子に与える制御電圧Ｄｎによりゲートとドレイン−ソース間のチャネル容量を２値に切替えるものである。
【００４５】
図５に、スイッチング容量の制御電圧Ｄｎに対する容量変化の様子を示す。図５に示すように、制御電圧Ｄｎが０ＶとＶｃｃ近辺の電圧値の領域において、容量値がＣ_ＨとＣ_Ｌの２値に変化する。したがって、デジタル信号によって容量値を２値に切替えることができる。
【００４６】
ここで、図３、図４に示したような、本実施形態のスイッチング容量が有するトランジスタとしては、ＮｃｈまたはＰｃｈＭＯＳトランジスタ、バイポーラトランジスタ、スイッチング動作を行う素子等が用いられる。また、容量としては、ＭＩＭ（Metal Insulator Metal）構造、ＭＯＳ構造等で構成できる。さらには、並走する配線の断面間の容量を利用したフリンジ容量を用いてもよい。フリンジ容量は、一般に絶対精度が良いといわれている。
【００４７】
さらに、スイッチング容量の構成時に、すべてのスイッチング容量を共通の最小単位の容量を基本として構成することが好ましい。例えば、スイッチング容量の最小単位が１０ｆＦで、１００ｆＦの容量を構成する時には、１０ｆＦの容量を１０個並列接続して１００ｆＦを得る。これにより、それぞれのスイッチング容量が略同一のレイアウト形状を基に構成できるので、容量値の相対バラツキを抑制できる。
【００４８】
このような第１の実施形態の電圧制御発振器１によれば、変調信号に対する容量変化値がスイッチング容量によってデジタル的に制御できるため、変調信号に対する容量の変化比がキャリア周波数に依存せず、変調度の制御が容易になる。さらに、スイッチング容量の変化比が温度に対して変化しないため、温度変化に起因する変調度の変化を抑制できる。また、スイッチング容量を複数設ければ、それぞれのスイッチング容量を切替え制御することで合計の容量値を変化させて、変調度の制御をより細かく行うことができる。
【００４９】
以下に、スイッチング容量値を制御した時の周波数感度Ｋｍの算出について述べる。電圧制御発振器の変調信号に対する周波数感度Ｋｍは、デジタル信号で制御するスイッチング容量の容量変化に対する周波数の変化であるから、周波数感度Ｋｍは、数２のように表せる。
【数２】
2005064663.tif 000004
【００５０】
したがって、数１のｆｏｓｃをスイッチング容量の和（Ｃ１＋Ｃ２＋・・・＋Ｃｎ−１＋Ｃｎ）で微分したものになる。数３に、ｆｏｓｃを微分した値ｆ’ｏｓｃを示す。
【数３】
2005064663.tif 000005
【００５１】
ここで、チャネル周波数の帯域が数百ＭＨｚであるのに対し、変調信号の帯域は数ＭＨｚである。したがって、容量値の総和｛Ｃo＋Ｃv＋（Ｃ１＋Ｃ２＋・・・＋Ｃｎ−１＋Ｃｎ）｝に対し、スイッチング容量の和（Ｃ１＋Ｃ２＋・・・＋Ｃｎ−１＋Ｃｎ）の変化量は非常に小さいことが分かる。よって、数３は、数４のように近似することができる。
【数４】
2005064663.tif 000006
【００５２】
したがって、周波数感度Ｋｍは、制御電圧Ｖｔによって制御される可変容量ダイオードの容量値Ｃｖに対して一対一に変化する。ここで、Ｃｖの変化、すなわちキャリア周波数の変化に依らずＫｍを一定に保つためには、数５で表される補正値Ａを掛ければよい。
【数５】
2005064663.tif 000007
【００５３】
補正後の周波数感度をＫｍ’とすると、数６で表される。
【数６】
2005064663.tif 000008
【００５４】
よって、変調度補正テーブルにＡの値をもてば、可変容量ダイオード２１の容量値Ｃｖの変化に依らず周波数感度Ｋｍを一定に保つことができる。さらに、容量値Ｃｖは、キャリア周波数に対して一対一に対応する。したがって、キャリア周波数データに基づいて補正値Ａを算出することができる。
【００５５】
このような本発明の第１の実施形態のＰＬＬ周波数シンセサイザ変調回路によれば、チャネル周波数を生成するＰＬＬ閉ループのＶｔ制御信号はアナログであるために、良好なＣ／Ｎ特性が得られる。また、電圧制御発振器のスイッチング容量で変調をかけるため、変調信号に対する容量変化値がデジタル的に制御でき、変調信号に対する容量の変化比がキャリア周波数に依存せず、変調度の制御が容易になる。さらに、変調データをデジタル信号で与えて容量値を制御するため、周波数感度Ｋｍを算出できる。このため、キャリア周波数に対応した変調度補正テーブルの値をあらかじめ設定できる。したがって、変調度の劣化を防ぐことができる。また、デジタルで変調データを与えるため、可変分周器の分周比により変調をかけるタイミングとの調整が容易である。さらに、スイッチング容量の変化比が温度に対して変化しないため、温度に起因した変調度の変化を抑制できる。
【００５６】
（第２の実施形態）
図６は、本発明の第２の実施形態を説明するためのＰＬＬ周波数シンセサイザ変調回路を示す概略構成図である。図６において、第１の実施形態で説明した図１と重複する部分には同一の符号を付す。
【００５７】
図６に示すように、第２の実施形態に係るＰＬＬシンセサイザ変調回路は、分周比固定の分周器６１と、ダイレクト・デジタル・シンセサイザ（Direct Digital Synthesizer：以下、ＤＤＳ）６２とを備える。
【００５８】
ＤＤＳ６２は、キャリア周波数データ１０３と変調データ１０４とに基づき、数値演算を行う。そして、数値演算を行った結果を内蔵されたＤＡ変換器等を用いて直接信号を生成および出力する。したがって、数値演算で波形を生成するため、任意の周波数のキャリア信号および変調信号を得ることができる。
【００５９】
ＤＤＳ６２の出力信号は、位相比較器３に入力される。上述したように、ＤＤＳ６２の出力は数値演算で直接波形を生成するため、ＰＬＬ周波数シンセサイザに設けられる分周器として、分周比固定の分周器６１を適用することができる。固定分周器６１は、複数の分周器を縦続接続して構成でき、さらに後段にいくほど動作周波数が下がるので消費電力を少なくすることができる。
【００６０】
このような本発明の第２の実施形態のＰＬＬ周波数シンセサイザ変調回路によれば、ＰＬＬ回路に固定分周器を用いることができるので、消費電力を減少させることができる。
【００６１】
（第３の実施形態）
図７は、第３の実施形態を説明するためのポーラー変調システムを示す概略構成図である。図７において、第１の実施形態で説明した図１と重複する部分には同一の符号を付す。図７に示すように、第３の実施形態に係るポーラ変調システムは、ＰＬＬ周波数シンセサイザ変調回路１０と、ポーラー変調器７１と、エンベロープ信号生成部７２と、変調信号生成部７３と、を備える。
【００６２】
変調データ１０４は、変調信号生成部７３によって、位相変調データ７０１と振幅変調データ７０２に分離される。位相変調データ７０１は、ＰＬＬ周波数シンセサイザ変調回路１０に入力され、ＰＬＬ周波数シンセサイザ変調回路１０は、位相変調されたＲＦ信号を出力する。
【００６３】
一方、振幅変調データ７０２はエンベロープ信号生成部７２に入力され、エンベロープ信号生成部７２は、デジタルの振幅変調データをアナログのエンベロープ信号に変換する。ポーラー変調器７１は、ＰＬＬ周波数シンセサイザ変調回路１０から出力されたＲＦ位相変調信号と、エンベロープ信号生成部７２から出力されたエンベロープ信号とを極座標平面上で合成し、ＲＦ変調信号７０３を生成し出力する。
【００６４】
ポーラー変調システムにおいて、その変調特性を確保するためには、位相変調データ７０１と振幅変調データ７０２とを合成するためのタイミングを制御する必要があるが、位相変調を行う手段として、デジタルの変調データで変調をかけるＰＬＬ周波数シンセサイザ変調回路１０を用いることにより、タイミング調整を容易に行うことができる。
【００６５】
なお、第３の実施形態では、第１の実施形態に係るＰＬＬ周波数シンセサイザ変調回路１０を用いた例について説明したが、ＰＬＬ周波数シンセサイザ変調回路１０の代わりに、ＰＬＬ周波数シンセサイザ変調回路６０を用いてもよい。この場合も、ＰＬＬ周波数シンセサイザ変調回路６０は、デジタルの変調データで変調をかける構成を有しており、位相変調データ７０１と振幅変調データ７０２を合成するタイミング調整を容易にすることができる。
【産業上の利用可能性】
【００６６】
本発明の電圧制御発振器は、変調度の制御が容易な効果を有し、ＰＬＬ周波数シンセサイザ変調回路やポーラー変調システム等に有用である。
【図面の簡単な説明】
【００６７】
【図１】本発明の第１の実施形態を説明するためのＰＬＬ周波数シンセサイザ変調回路を示す概略構成図
【図２】本発明の第１の実施形態を説明するための電圧制御発振器の一例を示す図
【図３】スイッチング容量の構成例を示す図
【図４】スイッチング容量の構成例を示す図
【図５】スイッチング容量の制御電圧に対する容量変化を示す図
【図６】本発明の第２の実施形態を説明するためのＰＬＬ周波数シンセサイザ変調回路を示す概略構成図
【図７】本発明の第３の実施形態を説明するためのポーラー変調システムを示す概略構成図
【図８】従来のＰＬＬ周波数シンセサイザ変調回路を示す概略構成図
【図９】周波数感度の変化の様子を示す図
【符号の説明】
【００６８】
１  電圧制御発振器
２  可変分周器
３  位相比較器
４  チャージポンプ
５  ループフィルタ
６  分周比生成部
７  変調度補正テーブル
８  可変増幅器
２１  可変容量ダイオード
２２（１）〜２２（ｎ）  スイッチング容量
２３  固定容量
２４  インダクタ
６１  分周器
６２  ＤＤＳ
７１  ポーラー変調器
７２  エンベロープ信号生成部
７３  変調信号生成部
【図１】
2005064663.tif 000009
【図２】
2005064663.tif 000010
【図３】
2005064663.tif 000011
【図４】
2005064663.tif 000012
【図５】
2005064663.tif 000013
【図６】
2005064663.tif 000014
【図７】
2005064663.tif 000015
【図８】
2005064663.tif 000016
【図９】
2005064663.tif 000017