(57)【要約】【課題】プラズマディスプレイパネルの駆動において、黒輝度の低減と駆動マージンの拡大を同時に実現する。【解決手段】第一及び第二のサブフィールド（ＳＦ１、ＳＦ２）の維持消去期間における走査電極１０３と共通電極１０４との間の電位差を第一及び第二のサブフィールド（ＳＦ１、ＳＦ２）の書き込み期間における走査電極１０３と共通電極１０４との間の電位差よりも小さく設定する。【選択図】    図１
2005301053.tif 000002
【特許請求の範囲】
【請求項１】
第一の基板と、前記第一の基板に対向して配置された第二の基板と、前記第一の基板における前記第二の基板との対向面上に設けられ、第一の方向に延びる複数個の走査電極と、前記対向面上において前記走査電極と平行に延び、かつ、前記走査電極と交互に配置されている複数個の共通電極と、前記第二の基板における前記第一の基板との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極とを備え、前記走査電極及び前記共通電極と前記データ電極との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルの駆動方法において、
１画面を構成する１フィールドを複数個のサブフィールドに分割し、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドを設定し、
前記第一のサブフィールドは、
前記走査電極上に負極性の壁電荷を形成し、前記共通電極及び前記データ電極上に正極性の壁電荷を形成する第一の過程と、
前記走査電極上の負極性の壁電荷、前記共通電極及び前記データ電極上の正極性の壁電荷の量を調整する第二の過程と、
選択された表示セルに書き込み放電を発生させる第三の過程と、
表示発光を行う第四の過程と、
前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程と、
からなり、
前記第二のサブフィールドは前記第三、第四及び第五の過程からなり、
前記第一及び第二のサブフィールドの前記第五の過程における前記走査電極と前記共通電極との間の電位差が前記第一及び第二のサブフィールドの前記第三の過程における前記走査電極と前記共通電極との間の電位差よりも小さくなるように設定されていることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
第一の基板と、前記第一の基板に対向して配置された第二の基板と、前記第一の基板における前記第二の基板との対向面上に設けられ、第一の方向に延びる複数個の走査電極と、前記対向面上において前記走査電極と平行に延び、かつ、前記走査電極と交互に配置されている複数個の共通電極と、前記第二の基板における前記第一の基板との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極とを備え、前記走査電極及び前記共通電極と前記データ電極との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルの駆動方法において、
１画面を構成する１フィールドを複数個のサブフィールドに分割し、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドを設定し、
前記第一のサブフィールドは、
前記走査電極上に負極性の壁電荷を形成し、前記共通電極及び前記データ電極上に正極性の壁電荷を形成する第一の過程と、
前記走査電極上の負極性の壁電荷、前記共通電極及び前記データ電極上の正極性の壁電荷の量を調整する第二の過程と、
選択された表示セルに書き込み放電を発生させる第三の過程と、
表示発光を行う第四の過程と、
前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程と、
からなり、
前記第二のサブフィールドは前記第三、第四及び第五の過程からなり、
前記第一及び第二のサブフィールドの前記第五の過程における前記共通電極の電位を前記第三の過程における共通電極の電位Ｖｓｗ１以下に設定した場合に前記第五の過程において前記走査電極に印加される鋸歯状パルスの到達電位をＶｅ１とすると、
前記第一及び第二のサブフィールドの前記第五の過程における前記共通電極の電位Ｖｓｗ２を前記電位Ｖｓｗ１よりも高く設定し、かつ、前記第五の過程において前記走査電極に印加されるパルスの到達電位を前記到達電位Ｖｅ１よりも高い到達電位Ｖｅ２に設定することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項３】
前記電位Ｖｓｗ１と前記電位Ｖｓｗ２と前記到達電位Ｖｅ１と前記到達電位Ｖｅ２との間には次式が成り立つことを特徴とする請求項２に記載のプラズマディスプレイパネルの駆動方法。
Ｖｓｗ２−Ｖｓｗ１＝Ｖｅ２−Ｖｅ１
【請求項４】
第一の基板と、前記第一の基板に対向して配置された第二の基板と、前記第一の基板における前記第二の基板との対向面上に設けられ、第一の方向に延びる複数個の走査電極と、前記対向面上において前記走査電極と平行に延び、かつ、前記走査電極と交互に配置されている複数個の共通電極と、前記第二の基板における前記第一の基板との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極とを備え、前記走査電極及び前記共通電極と前記データ電極との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルの駆動方法において、
１画面を構成する１フィールドを複数個のサブフィールドに分割し、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドを設定し、
前記第一のサブフィールドは、
前記走査電極上に負極性の壁電荷を形成し、前記共通電極及び前記データ電極上に正極性の壁電荷を形成する第一の過程と、
前記走査電極上の負極性の壁電荷、前記共通電極及び前記データ電極上の正極性の壁電荷の量を調整する第二の過程と、
選択された表示セルに書き込み放電を発生させる第三の過程と、
表示発光を行う第四の過程と、
前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程と、
からなり、
前記第二のサブフィールドは前記第三、第四及び第五の過程からなり、
前記第一及び第二のサブフィールドの前記第四の過程において前記走査電極に印加される複数の維持パルスのうちの少なくとも一つの維持パルスにおいて、前記維持パルスの電位Ｖｓよりも高い電位を有する補助パルスＰａを前記維持パルスに附加して、前記走査電極に印加することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項５】
前記補助パルスＰａは前記複数の維持パルスのうちの最終維持パルスに附加されることを特徴とする請求項４に記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
前記補助パルスＰａは、前記最終維持パルスが前記電位Ｖｓに立ち上がる際に前記電位Ｖｓにクランプされるまでの時間を短くし、前記最終維持パルスをオーバーシュートさせることにより、形成されることを特徴とする請求項５に記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
複数個の補助パルスＰａを前記維持パルスに附加することを特徴とする請求項４、５または６に記載のプラズマディスプレイパネルの駆動方法。
【請求項８】
第一の基板と、前記第一の基板に対向して配置された第二の基板と、前記第一の基板における前記第二の基板との対向面上に設けられ、第一の方向に延びる複数個の走査電極と、前記対向面上において前記走査電極と平行に延び、かつ、前記走査電極と交互に配置されている複数個の共通電極と、前記第二の基板における前記第一の基板との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極とを備え、前記走査電極及び前記共通電極と前記データ電極との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルの駆動方法において、
１画面を構成する１フィールドを複数個のサブフィールドに分割し、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドを設定し、
前記第一のサブフィールドは、
前記走査電極上に負極性の壁電荷を形成し、前記共通電極及び前記データ電極上に正極性の壁電荷を形成する第一の過程と、
前記走査電極上の負極性の壁電荷、前記共通電極及び前記データ電極上の正極性の壁電荷の量を調整する第二の過程と、
選択された表示セルに書き込み放電を発生させる第三の過程と、
表示発光を行う第四の過程と、
前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程と、
からなり、
前記第二のサブフィールドは前記第三、第四及び第五の過程からなり、
前記第一及び第二のサブフィールドの前記第五の過程における前記走査電極と前記共通電極との間の電位差が前記第一及び第二のサブフィールドの前記第三の過程における前記走査電極と前記共通電極との間の電位差よりも小さくなるように設定され、
前記第一のサブフィールドの前記第二の過程における前記共通電極の電位は前記第五の過程における前記共通電極の電位に等しく設定されることを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項９】
前記第一及び第二のサブフィールドの前記第五の過程における前記共通電極の電位は前記第一及び第二のサブフィールドの前記第三の過程における前記共通電極の電位よりも低く設定されていることを特徴とする請求項１または８に記載のプラズマディスプレイパネルの駆動方法。
【請求項１０】
前記第一及び第二のサブフィールドの前記第五の過程において前記走査電極に印加される鋸歯状パルスの到達電位をＶｅ１とすると、
前記鋸歯状パルスの到達電位が前記電位Ｖｅ１に保持される時間は５μｓ以下であることを特徴とする請求項１乃至９の何れか一項に記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
前記第一のサブフィールドの前記第五の過程の一部の期間において、前記共通電極に印加される電位が第一の電位から第二の電位まで一次関数的に低下することを特徴とする請求項１乃至１０の何れか一項に記載のプラズマディスプレイパネルの駆動方法。
【請求項１２】
第一の基板と、前記第一の基板に対向して配置された第二の基板と、前記第一の基板における前記第二の基板との対向面上に設けられ、第一の方向に延びる複数個の走査電極と、前記対向面上において前記走査電極と平行に延び、かつ、前記走査電極と交互に配置されている複数個の共通電極と、前記第二の基板における前記第一の基板との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極とを備え、前記走査電極及び前記共通電極と前記データ電極との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルを駆動する駆動回路において、
前記駆動回路は制御装置を備えており、
１画面を構成する１フィールドが複数個のサブフィールドに分割され、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドが設定されており、
前記制御装置は、前記第一のサブフィールドにおいて、前記走査電極上に負極性の壁電荷を形成し、前記共通電極及び前記データ電極上に正極性の壁電荷を形成する第一の過程を実行する第一の制御信号と、前記走査電極上の負極性の壁電荷、前記共通電極及び前記データ電極上の正極性の壁電荷の量を調整する第二の過程を実行する第二の制御信号と、選択された表示セルに書き込み放電を発生させる第三の過程を実行する第三の制御信号と、表示発光を行う第四の過程を実行する第四の制御信号と、前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程を実行する第五の制御信号と、を発信し、
前記制御装置は、前記第二のサブフィールドにおいて、前記第三、第四及び第五の制御信号を発信し、
前記制御装置は、前記第一及び第二のサブフィールドの前記第五の過程における前記走査電極と前記共通電極との間の電位差が前記第一及び第二のサブフィールドの前記第三の過程における前記走査電極と前記共通電極との間の電位差よりも小さくなるように、前記第五の過程における前記走査電極及び前記共通電極の各電位を設定することを特徴とするプラズマディスプレイパネルの駆動回路。
【請求項１３】
第一の基板と、前記第一の基板に対向して配置された第二の基板と、前記第一の基板における前記第二の基板との対向面上に設けられ、第一の方向に延びる複数個の走査電極と、前記対向面上において前記走査電極と平行に延び、かつ、前記走査電極と交互に配置されている複数個の共通電極と、前記第二の基板における前記第一の基板との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極とを備え、前記走査電極及び前記共通電極と前記データ電極との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルを駆動する駆動回路において、
前記駆動回路は制御装置を備えており、
１画面を構成する１フィールドが複数個のサブフィールドに分割され、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドが設定されており、
前記制御装置は、前記第一のサブフィールドにおいて、前記走査電極上に負極性の壁電荷を形成し、前記共通電極及び前記データ電極上に正極性の壁電荷を形成する第一の過程を実行する第一の制御信号と、前記走査電極上の負極性の壁電荷、前記共通電極及び前記データ電極上の正極性の壁電荷の量を調整する第二の過程を実行する第二の制御信号と、選択された表示セルに書き込み放電を発生させる第三の過程を実行する第三の制御信号と、表示発光を行う第四の過程を実行する第四の制御信号と、前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程を実行する第五の制御信号と、を発信し、
前記制御装置は、前記第二のサブフィールドにおいて、前記第三、第四及び第五の制御信号を発信し、
前記第一及び第二のサブフィールドの前記第五の過程における前記共通電極の電位を前記第三の過程における共通電極の電位Ｖｓｗ１以下に設定した場合に前記第五の過程において前記走査電極に印加される鋸歯状パルスの到達電位をＶｅ１とすると、
前記制御装置は、
前記第一及び第二のサブフィールドの前記第五の過程における前記共通電極の電位Ｖｓｗ２を前記電位Ｖｓｗ１よりも高く設定し、かつ、前記第五の過程において前記走査電極に印加されるパルスの到達電位を前記到達電位Ｖｅ１よりも高い到達電位Ｖｅ２に設定することを特徴とするプラズマディスプレイパネルの駆動回路。
【請求項１４】
前記制御装置は、前記電位Ｖｓｗ１と前記電位Ｖｓｗ２と前記到達電位Ｖｅ１と前記到達電位Ｖｅ２とを次式が成り立つように設定することを特徴とする請求項１３に記載のプラズマディスプレイパネルの駆動回路。
Ｖｓｗ２−Ｖｓｗ１＝Ｖｅ２−Ｖｅ１
【請求項１５】
第一の基板と、前記第一の基板に対向して配置された第二の基板と、前記第一の基板における前記第二の基板との対向面上に設けられ、第一の方向に延びる複数個の走査電極と、前記対向面上において前記走査電極と平行に延び、かつ、前記走査電極と交互に配置されている複数個の共通電極と、前記第二の基板における前記第一の基板との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極とを備え、前記走査電極及び前記共通電極と前記データ電極との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルを駆動する駆動回路において、
前記駆動回路は制御装置を備えており、
１画面を構成する１フィールドが複数個のサブフィールドに分割され、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドが設定されており、
前記制御装置は、前記第一のサブフィールドにおいて、前記走査電極上に負極性の壁電荷を形成し、前記共通電極及び前記データ電極上に正極性の壁電荷を形成する第一の過程を実行する第一の制御信号と、前記走査電極上の負極性の壁電荷、前記共通電極及び前記データ電極上の正極性の壁電荷の量を調整する第二の過程を実行する第二の制御信号と、選択された表示セルに書き込み放電を発生させる第三の過程を実行する第三の制御信号と、表示発光を行う第四の過程を実行する第四の制御信号と、前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程を実行する第五の制御信号と、を発信し、
前記制御装置は、前記第二のサブフィールドにおいて、前記第三、第四及び第五の制御信号を発信し、
前記制御装置は、前記第一及び第二のサブフィールドの前記第四の過程において前記走査電極に印加される複数の維持パルスのうちの少なくとも一つの維持パルスにおいて、前記維持パルスの電位Ｖｓよりも高い電位を有する補助パルスＰａを前記維持パルスに附加して、前記走査電極に印加することを特徴とするプラズマディスプレイパネルの駆動回路。
【請求項１６】
前記制御装置は、前記補助パルスＰａを前記複数の維持パルスのうちの最終維持パルスに附加することを特徴とする請求項１５に記載のプラズマディスプレイパネルの駆動回路。
【請求項１７】
前記制御装置は、前記最終維持パルスが前記電位Ｖｓに立ち上がる際に前記電位Ｖｓにクランプされるまでの時間を短くし、前記最終維持パルスをオーバーシュートさせることにより、前記補助パルスＰａを形成することを特徴とする請求項１６に記載のプラズマディスプレイパネルの駆動回路。
【請求項１８】
前記制御装置は、複数個の補助パルスＰａを前記維持パルスに附加することを特徴とする請求項１５、１６または１７に記載のプラズマディスプレイパネルの駆動回路。
【請求項１９】
第一の基板と、前記第一の基板に対向して配置された第二の基板と、前記第一の基板における前記第二の基板との対向面上に設けられ、第一の方向に延びる複数個の走査電極と、前記対向面上において前記走査電極と平行に延び、かつ、前記走査電極と交互に配置されている複数個の共通電極と、前記第二の基板における前記第一の基板との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極とを備え、前記走査電極及び前記共通電極と前記データ電極との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルを駆動する駆動回路において、
前記駆動回路は制御装置を備えており、
１画面を構成する１フィールドが複数個のサブフィールドに分割され、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドが設定されており、
前記制御装置は、前記第一のサブフィールドにおいて、前記走査電極上に負極性の壁電荷を形成し、前記共通電極及び前記データ電極上に正極性の壁電荷を形成する第一の過程を実行する第一の制御信号と、前記走査電極上の負極性の壁電荷、前記共通電極及び前記データ電極上の正極性の壁電荷の量を調整する第二の過程を実行する第二の制御信号と、選択された表示セルに書き込み放電を発生させる第三の過程を実行する第三の制御信号と、表示発光を行う第四の過程を実行する第四の制御信号と、前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程を実行する第五の制御信号と、を発信し、
前記制御装置は、前記第二のサブフィールドにおいて、前記第三、第四及び第五の制御信号を発信し、
前記制御装置は、前記第一及び第二のサブフィールドの前記第五の過程における前記走査電極と前記共通電極との間の電位差が前記第一及び第二のサブフィールドの前記第三の過程における前記走査電極と前記共通電極との間の電位差よりも小さくなるように設定し、かつ、前記第一のサブフィールドの前記第二の過程における前記共通電極の電位を前記第五の過程における前記共通電極の電位に等しく設定することを特徴とするプラズマディスプレイパネルの駆動回路。
【請求項２０】
前記制御装置は、前記第一及び第二のサブフィールドの前記第五の過程における前記共通電極の電位を前記第一及び第二のサブフィールドの前記第三の過程における前記共通電極の電位よりも低く設定することを特徴とする請求項１２または１９に記載のプラズマディスプレイパネルの駆動回路。
【請求項２１】
前記第一及び第二のサブフィールドの前記第五の過程において前記走査電極に印加される鋸歯状パルスの到達電位をＶｅ１とすると、前記制御装置が前記鋸歯状パルスの到達電位を前記電位Ｖｅ１に保持する時間は５μｓ以下であることを特徴とする請求項１２乃至２０の何れか一項に記載のプラズマディスプレイパネルの駆動回路。
【請求項２２】
前記第一のサブフィールドの前記第五の過程の一部の期間において、前記共通電極に印加される電位が第一の電位から第二の電位まで一次関数的に低下することを特徴とする請求項１２乃至２１の何れか一項に記載のプラズマディスプレイパネルの駆動回路。
【請求項２３】
プラズマディスプレイパネルと、
前記プラズマディスプレイパネルを駆動する請求項１２乃至２２の何れか一項に記載のプラズマディスプレイパネル駆動回路と、
を備えるプラズマディスプレイ装置。
【請求項２４】
第一の基板と、前記第一の基板に対向して配置された第二の基板と、前記第一の基板における前記第二の基板との対向面上に設けられ、第一の方向に延びる複数個の走査電極と、前記対向面上において前記走査電極と平行に延び、かつ、前記走査電極と交互に配置されている複数個の共通電極と、前記第二の基板における前記第一の基板との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極とを備え、前記走査電極及び前記共通電極と前記データ電極との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルを駆動する駆動方法をコンピュータに実行させるためのプログラムであって、
１画面を構成する１フィールドが複数個のサブフィールドに分割され、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドが設定されており、
前記プログラムが行う処理は、
前記第一のサブフィールドにおいて、前記走査電極上に負極性の壁電荷を形成し、前記共通電極及び前記データ電極上に正極性の壁電荷を形成する第一の過程を実行する第一の制御信号と、前記走査電極上の負極性の壁電荷、前記共通電極及び前記データ電極上の正極性の壁電荷の量を調整する第二の過程を実行する第二の制御信号と、選択された表示セルに書き込み放電を発生させる第三の過程を実行する第三の制御信号と、表示発光を行う第四の過程を実行する第四の制御信号と、前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程を実行する第五の制御信号と、を発信する第一の処理と、
前記第二のサブフィールドにおいて、前記第三、第四及び第五の制御信号を発信する第二の処理と、
前記第一及び第二のサブフィールドの前記第五の過程における前記走査電極と前記共通電極との間の電位差が前記第一及び第二のサブフィールドの前記第三の過程における前記走査電極と前記共通電極との間の電位差よりも小さくなるように、前記第五の過程における前記走査電極及び前記共通電極の各電位を設定する第三の処理と、
からなるものであるプログラム。
【請求項２５】
第一の基板と、前記第一の基板に対向して配置された第二の基板と、前記第一の基板における前記第二の基板との対向面上に設けられ、第一の方向に延びる複数個の走査電極と、前記対向面上において前記走査電極と平行に延び、かつ、前記走査電極と交互に配置されている複数個の共通電極と、前記第二の基板における前記第一の基板との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極とを備え、前記走査電極及び前記共通電極と前記データ電極との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルを駆動する駆動方法をコンピュータに実行させるためのプログラムであって、
１画面を構成する１フィールドが複数個のサブフィールドに分割され、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドが設定されており、
前記プログラムが行う処理は、
前記第一のサブフィールドにおいて、前記走査電極上に負極性の壁電荷を形成し、前記共通電極及び前記データ電極上に正極性の壁電荷を形成する第一の過程を実行する第一の制御信号と、前記走査電極上の負極性の壁電荷、前記共通電極及び前記データ電極上の正極性の壁電荷の量を調整する第二の過程を実行する第二の制御信号と、選択された表示セルに書き込み放電を発生させる第三の過程を実行する第三の制御信号と、表示発光を行う第四の過程を実行する第四の制御信号と、前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程を実行する第五の制御信号と、を発信する第一の処理と、
前記第二のサブフィールドにおいて、前記第三、第四及び第五の制御信号を発信する第二の処理と、
前記第一及び第二のサブフィールドの前記第五の過程における前記共通電極の電位を前記第三の過程における共通電極の電位Ｖｓｗ１以下に設定した場合に前記第五の過程において前記走査電極に印加される鋸歯状パルスの到達電位をＶｅ１とすると、前記第一及び第二のサブフィールドの前記第五の過程における前記共通電極の電位Ｖｓｗ２を前記電位Ｖｓｗ１よりも高く設定し、かつ、前記第五の過程において前記走査電極に印加されるパルスの到達電位を前記到達電位Ｖｅ１よりも高い到達電位Ｖｅ２に設定する第三の処理と、
からなるものであるプログラム。
【請求項２６】
前記第三の処理において、前記電位Ｖｓｗ１と前記電位Ｖｓｗ２と前記到達電位Ｖｅ１と前記到達電位Ｖｅ２とは次式が成り立つように設定されることを特徴とする請求項２５に記載のプログラム。
Ｖｓｗ２−Ｖｓｗ１＝Ｖｅ２−Ｖｅ１
【請求項２７】
第一の基板と、前記第一の基板に対向して配置された第二の基板と、前記第一の基板における前記第二の基板との対向面上に設けられ、第一の方向に延びる複数個の走査電極と、前記対向面上において前記走査電極と平行に延び、かつ、前記走査電極と交互に配置されている複数個の共通電極と、前記第二の基板における前記第一の基板との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極とを備え、前記走査電極及び前記共通電極と前記データ電極との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルを駆動する駆動方法をコンピュータに実行させるためのプログラムであって、
１画面を構成する１フィールドが複数個のサブフィールドに分割され、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドが設定されており、
前記プログラムが行う処理は、
前記第一のサブフィールドにおいて、前記走査電極上に負極性の壁電荷を形成し、前記共通電極及び前記データ電極上に正極性の壁電荷を形成する第一の過程を実行する第一の制御信号と、前記走査電極上の負極性の壁電荷、前記共通電極及び前記データ電極上の正極性の壁電荷の量を調整する第二の過程を実行する第二の制御信号と、選択された表示セルに書き込み放電を発生させる第三の過程を実行する第三の制御信号と、表示発光を行う第四の過程を実行する第四の制御信号と、前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程を実行する第五の制御信号と、を発信する第一の処理と、
前記第二のサブフィールドにおいて、前記第三、第四及び第五の制御信号を発信する第二の処理と、
前記第一及び第二のサブフィールドの前記第四の過程において前記走査電極に印加される複数の維持パルスのうちの少なくとも一つの維持パルスにおいて、前記維持パルスの電位Ｖｓよりも高い電位を有する補助パルスＰａを前記維持パルスに附加して、前記走査電極に印加する第三の処理と、
からなるものであるプログラム。
【請求項２８】
前記第三の処理において、前記補助パルスＰａは前記複数の維持パルスのうちの最終維持パルスに附加されることを特徴とする請求項２６に記載のプログラム。
【請求項２９】
前記第三の処理において、前記補助パルスＰａは、前記最終維持パルスが前記電位Ｖｓに立ち上がる際に前記電位Ｖｓにクランプされるまでの時間を短くし、前記最終維持パルスをオーバーシュートさせることにより、形成されることを特徴とする請求項２８に記載のプログラム。
【請求項３０】
前記第三の処理において、複数個の補助パルスＰａが前記維持パルスに附加されることを特徴とする請求項２７、２８または２９に記載のプログラム。
【請求項３１】
第一の基板と、前記第一の基板に対向して配置された第二の基板と、前記第一の基板における前記第二の基板との対向面上に設けられ、第一の方向に延びる複数個の走査電極と、前記対向面上において前記走査電極と平行に延び、かつ、前記走査電極と交互に配置されている複数個の共通電極と、前記第二の基板における前記第一の基板との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極とを備え、前記走査電極及び前記共通電極と前記データ電極との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルを駆動する駆動方法をコンピュータに実行させるためのプログラムであって、
１画面を構成する１フィールドが複数個のサブフィールドに分割され、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドが設定されており、
前記プログラムが行う処理は、
前記第一のサブフィールドにおいて、前記走査電極上に負極性の壁電荷を形成し、前記共通電極及び前記データ電極上に正極性の壁電荷を形成する第一の過程を実行する第一の制御信号と、前記走査電極上の負極性の壁電荷、前記共通電極及び前記データ電極上の正極性の壁電荷の量を調整する第二の過程を実行する第二の制御信号と、選択された表示セルに書き込み放電を発生させる第三の過程を実行する第三の制御信号と、表示発光を行う第四の過程を実行する第四の制御信号と、前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程を実行する第五の制御信号と、を発信する第一の処理と、
前記第二のサブフィールドにおいて、前記第三、第四及び第五の制御信号を発信する第二の処理と、
前記第一及び第二のサブフィールドの前記第五の過程における前記走査電極と前記共通電極との間の電位差が前記第一及び第二のサブフィールドの前記第三の過程における前記走査電極と前記共通電極との間の電位差よりも小さくなるように設定し、かつ、前記第一のサブフィールドの前記第二の過程における前記共通電極の電位を前記第五の過程における前記共通電極の電位に等しく設定する第三の処理と、
からなるものであるプログラム。
【請求項３２】
前記第三の過程において、前記第一及び第二のサブフィールドの前記第五の過程における前記共通電極の電位を前記第一及び第二のサブフィールドの前記第三の過程における前記共通電極の電位よりも低く設定することを特徴とする請求項２４または３１に記載のプログラム。
【請求項３３】
前記第一及び第二のサブフィールドの前記第五の過程において前記走査電極に印加される鋸歯状パルスの到達電位をＶｅ１とすると、
前記第三の処理においては、前記鋸歯状パルスの到達電位が前記電位Ｖｅ１に保持する時間は５μｓ以下であることを特徴とする請求項２４乃至３２の何れか一項に記載のプログラム。
【請求項３４】
前記第一のサブフィールドの前記第五の過程の一部の期間において、前記共通電極に印加される電位が第一の電位から第二の電位まで一次関数的に低下することを特徴とする請求項２４乃至３３の何れか一項に記載のプログラム。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマディスプレイパネルの駆動方法、駆動回路及び駆動プログラムに関する。
【背景技術】
【０００２】
一般に、プラズマディスプレイパネルは、（１）薄型構造でちらつきがないこと、（２）表示コントラスト比が大きいこと、（３）比較的に大画面とすることが可能であること、（４）応答速度が速いこと、（５）自発光型であり、蛍光体の利用により多色発光も可能であることなど、数多くの特徴を有している。このため、近年、コンピュータ関連の表示装置分野およびカラー画像表示の分野等において、広く利用されるようになりつつある。
【０００３】
現在、このプラズマディスプレイパネルに強く望まれていることは、輝度を上げること（高輝度化）と、表示コントラストを大きくすること（高コントラスト化）、の二点である。
【０００４】
プラズマディスプレイパネルは、その動作方式により、電極が誘電体で被覆されて間接的に交流放電の状態で動作させるＡＣ型のものと、電極が放電空間に露出して直流放電の状態で動作させるＤＣ型のものとに分類される。更に、ＡＣ型プラズマディスプレイパネルは、駆動方式として表示セルのメモリを利用するメモリ動作型と、それを利用しないリフレッシュ動作型とに分類される。なお、プラズマディスプレイパネルの輝度は、放電回数即ちパルス電圧の繰り返し数に比例する。リフレッシュ型のＡＣ型プラズマディスプレイパネルは、表示容量が大きくなると輝度が低下するため、主として、小表示容量のプラズマディスプレイパネルとして使用されている。
【０００５】
図２５は、ＡＣ型プラズマディスプレイパネルの一般的な構成を示す斜視図である。
【０００６】
ＡＣ型プラズマディスプレイパネルは、ユーザー（看者）の側に向けられる前面基板と、ユーザーからは遠い側に位置する背面基板と、から構成される。
【０００７】
前面基板は、ガラスからなる絶縁基板１０１と、絶縁基板１０１上においてパネルの水平方向（横方向）に間隔を空けて配置されている第一透明電極１０３ａと、絶縁基板１０１上において第一透明電極１０３ａに対向して配置されている第二透明電極１０４ａと、第一透明電極１０３ａに重ねて配置され、パネルの水平方向（横方向）に延びるトレース電極（バス電極）１０５と、トレース電極（バス電極）１０５と平行に延び、第二透明電極１０４ａに重ねて配置されているトレース電極（バス電極）１０６と、絶縁基板１０１上に形成され、第一透明電極１０３ａ、第二透明電極１０４ａ及び両トレース電極１０５、１０６を覆う誘電膜１１０と、誘電膜１１０上に形成され、誘電膜１１０を放電から保護する酸化マグネシウムからなる保護層１１２と、から構成されている。
【０００８】
トレース電極１０５、１０６は、例えば、ＣｒＣｕ薄膜及びＣｒ薄膜からなり、厚さが約１乃至１０μｍの電極であり、第一透明電極１０３ａ及び第二透明電極１０４ａと外部の駆動装置との間の電気抵抗値を小さくするために設けられている。
【０００９】
第一透明電極１０３ａとトレース電極１０５とから形成される電極を走査電極１０３と呼び、第二透明電極１０４ａとトレース電極１０６とから形成される電極を共通電極（維持電極）１０４と呼ぶ。
【００１０】
背面基板は、ガラスからなる絶縁基板１０２と、絶縁基板１０２上において走査電極１０３及び共通電極１０４と直交する方向に延びる複数のデータ電極１０７と、絶縁基板１０２上においてデータ電極１０７を覆って形成されている誘電膜１１３と、誘電膜１１３上に間隔を空けて形成され、表示セルを区画する複数の隔壁１０９と、誘電膜１１３の露出した面及び各隔壁１０９の側壁上に形成された蛍光体１１１と、から構成されている。
【００１１】
前面基板と背面基板との間には、隔壁１０９により区分された放電ガス空間１０８が形成されている。この放電ガス空間１０８には、ヘリウム、ネオンおよびキセノン等またはそれらの混合ガスからなる放電ガスが充填されている。蛍光体１１１はこの放電ガスの放電により発生する紫外線を可視光に変換する。この可視光は、透明な絶縁基板１０１を介して、ユーザーに到達する。
【００１２】
次に、上述のように構成された従来のプラズマディスプレイパネルの書き込み選択型駆動動作について説明する。
【００１３】
プラズマディスプレイパネルはサブフィールド法に従って動作する。サブフィールド法とは、１画面を構成する１フィールドを複数個のサブフィールド（ＳＦ）に分割し、サブフィールド毎にプラズマディスプレイパネルを駆動する方法である。
【００１４】
図２６は、１フィールドとサブフィールドとの関係を示す模式図である。
【００１５】
図２６に示すように、１フィールドは８個のサブフィールド（ＳＦ１−ＳＦ８）に分割され、各サブフィールドは、プライミング（以下、「プライミング」を単に「Ｐｒ」と略記することがある）期間、プライミング（Ｐｒ）消去期間、書き込み期間、維持期間、維持消去期間の５つの期間で構成されている。
【００１６】
以下、走査電極１０３及び共通電極１０４の基準電位を維持電圧Ｖｓとし、維持電圧Ｖｓよりも高い電位を正極性とし、維持電圧Ｖｓよりも低い電位を負極性とする。また、データ電極１０７の基準電位は接地電位ＧＮＤとし、接地電位ＧＮＤよりも高い電位を正極性とし、接地電位ＧＮＤよりも低い電位を負極性とする。
【００１７】
図２７は、図２５に示したプラズマディスプレイパネルの書き込み選択型駆動動作を示すタイミングチャートである。また、図２８乃至図３７は、上述の５つの各期間完了後における壁電荷の形成状態を示した模式図である。
【００１８】
各サブフィールドの先頭に当たるプライミング期間においては、鋸歯状波ＰｒパルスＰｐｒ−ｓが走査電極１０３に印加され、矩形波ＰｒパルスＰｐｒ−ｃが共通電極１０４に印加される。鋸歯状波ＰｒパルスＰｐｒ−ｓと矩形波ＰｒパルスＰｐｒ−ｃとの間の電位差は、面放電及び対向放電の放電開始電圧以上の電位差になるように設定してある。このため、走査１０３と共通電極１０４との間の面放電及び走査電極１０３とデータ電極１０７と間の対向放電が発生する。
【００１９】
また、走査電極１０３に印加されるＰｒパルスＰｐｒ−ｓは鋸歯状波であるので、信学技法ＥＩＤ９８−９５（１９９９−０１）、ｐｐ．９１−９６にあるように、ＰｒパルスＰｐｒ−ｓの立ち上りに応じて、放電の発生及び停止が繰り返される。このため、発光強度は、以降の放電である書き込み放電や維持放電よりも微弱である。
【００２０】
しかしながら、プライミング放電（予備放電またはリセット放電とも呼ばれる）は、全ての表示セルにおいて表示の有無に関わらず発生するので、これによる発光は、背景輝度すなわち黒輝度に相当する。鋸歯状波ＰｒパルスＰｐｒ−ｓの電圧勾配が小さければ小さいほど黒輝度は低下するが、電圧勾配が小さくなり過ぎると、プライミング放電に必要な電圧に到達するまでの時間が長くなり、結果的に、プライミング期間が長くなってしまう。すると、維持期間を短縮せざるを得なくなり、その結果として、維持放電回数が減少し、白表示の輝度が低下してコントラストが低下してしまう。このため、これらのバランスをとり、通常、４Ｖ／μ秒前後の電圧勾配が使用されている。
【００２１】
このプライミング放電によって、表示セルの放電を発生させやすくする活性粒子（プライミング粒子）の生成が行われると同時に、図２８に示すように、走査電極１０３上に負極性、共通電極１０４上に正極性の壁電荷が付着する。
【００２２】
プライミング期間に続くプライミング消去期間において、走査電極１０３には負極性の鋸歯状波のＰｒ消去パルスＰｐｅ−ｓを、を印加する。これらのパルスの印加により、プライミング放電と同様に微弱な発光強度の放電を発生させ、その結果、走査電極１０３と共通電極１０４との間の面放電及び走査電極１０３とデータ電極１０７との間の対向放電が発生する。これにより、図２９に示すように、Ｐｒ期間で形成された走査電極１０３上の負極性壁電荷、共通電極１０４上の正極性壁電荷、データ電極１０７上の正極性壁電荷が減少する。
【００２３】
なお、壁電荷の増加及び減少は各図に示す壁電荷の数により相対的に示されている。例えば、図２８においては、走査電極１０３上の負極性壁電荷は２４個、共通電極１０４上の正極性壁電荷は１５個、データ電極１０７上の正極性壁電荷は９個であるのに対して、図２９においては、それらがそれぞれ１８個、１２個、６個に減少している。
【００２４】
このように壁電荷を形成することにより、後の書き込み期間において書き込み放電が発生しやすくなる。このプライミング消去期間において壁電荷の調整をしないと、プライミング期間において形成された壁電荷は非常に多いため、書き込み期間においてデータパルスＰｄを印加しなくても、走査電極１０３と共通電極１０４との間において面放電が発生してしまうため、誤表示が多くなる。
【００２５】
プライミング消去期間に続く書き込み期間は、発光させる表示セルを選択する期間であり、この書き込み期間の間、走査電極１０３の電位は、走査パルスＰｗ−ｓが印加される期間を除いて、走査ベース電位Ｖｂｗに保持され、共通電極１０４には正極性の矩形波パルスＰｗ−ｃが印加され、共通電極１０４の電位は第一バイアス電圧Ｖｓｗ１に保持される。走査電極１０３には、走査するライン毎に、電位Ｖｗの負極性の走査パルスＰｗ−ｓが線順次的に印加される。
【００２６】
一方、データ電極１０７には、選択する表示セルに応じて、正極性のデータパルスＰｗ−ｄが走査パルスＰｗ−ｓと同期して印加される。
【００２７】
走査パルスＰｗ−ｓとデータパルスＰｗ−ｄとが同期すると、それらのパルスが印加される走査電極１０３とデータ電極１０７との交点における表示セルのみで書き込み放電が発生し、図３０に示すような壁電荷が付着する。
【００２８】
これに対して、データパルスＰｗ−ｄが印加されない表示セルにおいては、書き込み放電が発生しないので、その表示セルにおいては、プライミング消去放電後の壁電荷（図２９参照）が保持される。
【００２９】
維持期間は、表示発光のための期間であり、共通電極１０４側から開始され、以降、走査電極１０３側、共通電極１０４側に交互に印加される負極性の維持パルスＰｓｕｓ−s、Ｐｓｕｓ−ｃが走査電極１０３、共通電極１０４に印加される。この維持期間において、最初に印加される維持パルスを第１維持パルス、次の維持パルスを第２維持パルス、最後に印加される維持パルスを最終維持パルスと呼ぶ。
【００３０】
書き込み期間において書き込み放電が発生した表示セルにおいては、走査電極１０３に正電荷、共通電極１０４に負電荷が付着しており、共通電極１０４への負極性の維持パルス電圧Ｖｓと壁電荷電圧とが重畳され、重畳後の電圧が面放電開始電圧を越え、面放電が発生する。
【００３１】
面放電が発生すると、図３１に示すように、走査電極１０３及び共通電極１０４の各々に印加されている電圧を打ち消すように壁電荷が配置される。すなわち、共通電極１０４には負電荷、走査電極１０３には正電荷が付着する。次の維持パルスは走査電極１０４側が正電圧のパルスであるため、壁電荷との重畳によって、放電ガス空間１０８に印加される実効的電圧が放電開始電圧を越えて放電が発生し、図３２に示すように、壁電荷が形成される。走査電極１０３と共通電極１０４との間の面放電により形成される壁電荷は、維持パルスを印加される毎に、走査電極１０３と共通電極１０４との間で極性が入れ替わる。
【００３２】
一方、書き込み期間において書き込みが行われなかった表示セルの壁電荷量は非常に少ないので、維持パルスが印加されても維持放電は発生しない。このため、図２９に示したプライミング消去期間完了後の壁電荷がそのまま保持される。
【００３３】
また、一般的にプラズマディスプレイパネルの面放電開始電圧と対向放電開始電圧とを比較すると、対向放電開始電圧が面放電開始電圧よりも大きい。このため、第1維持パルスの印加時においては、面放電は発生するが、対向放電は発生しない。従って、第1維持パルスの印加後においては、データ電極１０７上の壁電荷の状態は書き込み放電完了後の状態と同じである。
【００３４】
しかしながら、維持放電を繰り返すことによって、面放電開始電圧を超えた電圧分の壁電荷が走査電極１０３及び共通電極１０４に蓄積するので、書き込み時よりも壁電荷が多くなる。これによって、データ電極１０７の負極性壁電荷と走査電極１０３及び共通電極１０４の正極性壁電荷、維持パルス電圧Ｖｓが対向放電開始電圧を超え、対向放電も発生することになり、図３３に示すように、データ電極１０７上に正電荷が蓄積する。さらに、維持放電を繰り返すと、走査電極１０３及び共通電極１０４上に形成される壁電荷も飽和する（定常状態になる）ので、データ電極１０７上に形成させる正極性壁電荷も変化しなくなり、図３４及び図３５に示すような壁電荷が形成される。
【００３５】
最後の維持消去期間においては、走査電極１０３に負極性の鋸歯状維持消去パルスＰｓｅ−ｓを、共通電極１０４に正極性の矩形波パルスＰｓｅ−ｃを印加する。維持消去パルスＰｓｅ−ｓの低下に伴い、走査電極１０３と共通電極１０４との間において微弱な面放電が、走査電極１０３とデータ電極１０７との間において微弱な対向放電がそれぞれ発生する。これによって、図３６及び図３７に示すように、維持消去期間の前の維持期間において発光した表示セルの壁電荷の一部が消去される。
【００３６】
上述のプラズマディスプレイパネルの駆動方法において、黒輝度を低下させるためには、プライミング期間及びプライミング消去期間が設けられていないサブフィールドを設ける方法と、プライミング放電の発光強度を低下させる方法、すなわち、鋸歯状波ＰｒパルスＰｐｒ−ｓと矩形波ＰｒパルスＰｐｒ−ｃとの間の電位差を小さくする方法とが考えられる。
【００３７】
前者の方法におけるタイミングチャートの一例を図３８に示す。
【００３８】
図３８に示すように、この方法においては、プライミング期間及びプライミング消去期間が設けられているサブフィールドＳＦ（Ｎ）に続けて、プライミング期間及びプライミング消去期間が設けられていないサブフィールドＳＦ（Ｎ＋１）が設定される。
【００３９】
以下、プライミング期間及びプライミング消去期間が設けられていないサブフィールドを「Ｐｒ間引きＳＦ」と呼び、プライミング期間及びプライミング消去期間が設けられているサブフィールドを「Ｐｒ有りＳＦ」と呼ぶことがある。
【００４０】
このように、Ｐｒ間引きＳＦを設定してプラズマディスプレイパネルを駆動する方法としては、例えば、特開２００１−２５５８４７号公報に記載された方法がある。同公報に記載された方法によれば、プライミング期間及びプライミング消去期間のみならず、維持消去期間も設定されていないサブフィールドが設けられている。
【特許文献１】特開２００１−２５５８４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００４１】
しかしながら、Ｐｒ間引きＳＦの書き込み期間直前の壁電荷配置は、直前のサブフィールドが発光した場合は、維持消去放電完了後の壁電荷配置（図３６）であり、直前のサブフィールドが発光しない場合は、Ｐｒ消去放電完了後の壁電荷配置（図２９）となり、特に、直前のサブフィールドで表示を行った場合には、データ電極１０７に蓄積する正電荷量が少ない。書き込み放電はこの状態で行われるため、直前のサブフィールドで発光した表示セルの発光最低電圧Ｖｄ＿ｍｉｎ（データ電圧Ｖｄを増加させた時に全表示セルが発光する電圧のうちの最低電圧。通常は、この発光最低電圧Ｖｄ＿ｍｉｎよりも高い電圧を設定値とする）が、非表示セルにおける発光最低電圧Ｖｄ＿ｍｉｎよりも高くなる。あるいは、直前のサブフィールドで発光した場合の書き込み放電が弱くなるので、共通電極１０４の第一バイアス電圧Ｖｓｗ１の最低電圧Ｖｓｗ１＿ｍｉｎが増大する。
【００４２】
すなわち、データ電圧Ｖｄや共通電極１０４の第一バイアス電圧Ｖｓｗ１の設定値における最低電圧値が増加するので、駆動マージンが低下する。
【００４３】
また、データ電極１０７上に形成される壁電荷はそのサブフィールドにおける維持パルス数に依存し、特に、維持パルス数が少ない場合は、書き込み時に形成される負極性の壁電荷がそのまま残留することが多い。
【００４４】
一方、プライミング放電の発光強度を低下させる手法においては、鋸歯状波ＰｒパルスＰｐｒ−ｓと矩形波ＰｒパルスＰｐｒ−ｃとの間の電位差を小さくすることに伴い、走査電極１０３、共通電極１０４及びデータ電極１０７上に蓄積する壁電荷が、図２８に示した壁電荷よりも少なくなるので、上述のように、発光最低電圧Ｖｄ＿ｍｉｎ及び共通電極１０４の第一バイアス電圧Ｖｓｗ１の最低電圧Ｖｓｗ１＿ｍｉｎが増大する。
【００４５】
また、図３８のサブフィールドＳＦ（Ｎ）の維持消去期間において、共通電極１０４の電位を維持電圧Ｖｓに設定した場合、走査電極１０３と共通電極１０４との間の電位差が小さくなるので、走査電極１０３及び共通電極１０４に残留する壁電荷が、共通電極１０４が第一バイアス電圧Ｖｓｗ１に設定されている場合の壁電荷よりも多く、書き込み期間において、走査電極１０３と共通電極１０４との間の電位差で誤放電が発生しやすい状態になっている。このような状態で、維持電圧Ｖｓを増加させると誤放電が発生する電圧Ｖｓ＿ｍａｘが共通電極１０４の電位Ｖｓｗ１よりも低くなり、この駆動波形においても、駆動マージンが低下する。
【００４６】
駆動マージンが低下すると、プラズマディスプレイパネルの工程バラツキなどによる特性電圧の違いを吸収することが難しくなる。このため、駆動マージンは広いほど好ましいが、上記のように、黒輝度の低減と駆動マージンの拡大はトレードオフの状態にあり、従来のプラズマディスプレイパネルにおいては、黒輝度の低減と駆動マージンの拡大をともに実現させることは困難であった。
【００４７】
本発明は、上記のような従来のプラズマディスプレイパネルの駆動方法における問題点に鑑みてなされたものであり、黒輝度の低減と駆動マージンの拡大を同時に実現することを可能にするプラズマディスプレイパネルの駆動方法、駆動回路及び駆動プログラムを提供することを目的とする。
【課題を解決するための手段】
【００４８】
以下に、「発明の実施の形態」において使用される参照符号を用いて、上述の課題を解決するための手段を説明する。これらの参照符号は、「特許請求の範囲」の記載と「発明の実施の形態」の記載との間の対応関係を明らかにするためにのみ付加されたものであり、「特許請求の範囲」に記載されている発明の技術的範囲の解釈に用いるべきものではない。
【００４９】
本発明は、上記の目的を達成するため、第一の基板（１０１）と、前記第一の基板（１０１）に対向して配置された第二の基板（１０２）と、前記第一の基板（１０１）における前記第二の基板（１０２）との対向面上に設けられ、第一の方向に延びる複数個の走査電極（１０３）と、前記対向面上において前記走査電極（１０３）と平行に延び、かつ、前記走査電極（１０３）と交互に配置されている複数個の共通電極（１０４）と、前記第二の基板（１０２）における前記第一の基板（１０１）との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極（１０７）とを備え、前記走査電極（１０３）及び前記共通電極（１０４）と前記データ電極（１０７）との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルの駆動方法において、１画面を構成する１フィールドを複数個のサブフィールドに分割し、第一のサブフィールド（ＳＦ１）の次に少なくとも一つの第二のサブフィールド（ＳＦ２）を設定し、前記第一のサブフィールド（ＳＦ１）は、前記走査電極（１０３）上に負極性の壁電荷を形成し、前記共通電極（１０４）及び前記データ電極（１０７）上に正極性の壁電荷を形成する第一の過程と、前記走査電極（１０３）上の負極性の壁電荷、前記共通電極（１０４）及び前記データ電極（１０７）上の正極性の壁電荷の量を調整する第二の過程と、選択された表示セルに書き込み放電を発生させる第三の過程と、表示発光を行う第四の過程と、前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程と、からなり、前記第二のサブフィールド（ＳＦ２）は前記第三、第四及び第五の過程からなり、前記第一及び第二のサブフィールドの前記第五の過程における前記走査電極（１０３）と前記共通電極（１０４）との間の電位差が前記第一及び第二のサブフィールドの前記第三の過程における前記走査電極（１０３）と前記共通電極（１０４）との間の電位差よりも小さくなるように設定されていることを特徴とするプラズマディスプレイパネルの駆動方法を提供する。
【００５０】
本発明は、第一の基板（１０１）と、前記第一の基板（１０１）に対向して配置された第二の基板（１０２）と、前記第一の基板（１０１）における前記第二の基板（１０２）との対向面上に設けられ、第一の方向に延びる複数個の走査電極（１０３）と、前記対向面上において前記走査電極（１０３）と平行に延び、かつ、前記走査電極（１０３）と交互に配置されている複数個の共通電極（１０４）と、前記第二の基板（１０２）における前記第一の基板（１０１）との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極（１０７）とを備え、前記走査電極（１０３）及び前記共通電極（１０４）と前記データ電極（１０７）との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルの駆動方法において、１画面を構成する１フィールドを複数個のサブフィールドに分割し、第一のサブフィールド（ＳＦ１）の次に少なくとも一つの第二のサブフィールド（ＳＦ２）を設定し、前記第一のサブフィールド（ＳＦ１）は、前記走査電極（１０３）上に負極性の壁電荷を形成し、前記共通電極（１０４）及び前記データ電極（１０７）上に正極性の壁電荷を形成する第一の過程と、前記走査電極（１０３）上の負極性の壁電荷、前記共通電極（１０４）及び前記データ電極（１０７）上の正極性の壁電荷の量を調整する第二の過程と、選択された表示セルに書き込み放電を発生させる第三の過程と、表示発光を行う第四の過程と、前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程と、からなり、前記第二のサブフィールド（ＳＦ２）は前記第三、第四及び第五の過程からなり、前記第一及び第二のサブフィールドの前記第五の過程における前記共通電極（１０４）の電位を前記第三の過程における共通電極（１０４）の電位Ｖｓｗ１以下に設定した場合に前記第五の過程において前記走査電極（１０３）に印加される鋸歯状パルスの到達電位をＶｅ１とすると、前記第一及び第二のサブフィールドの前記第五の過程における前記共通電極（１０４）の電位Ｖｓｗ２を前記電位Ｖｓｗ１よりも高く設定し、かつ、前記第五の過程において前記走査電極（１０３）に印加されるパルスの到達電位を前記到達電位Ｖｅ１よりも高い到達電位Ｖｅ２に設定することを特徴とするプラズマディスプレイパネルの駆動方法を提供する。
【００５１】
前記電位Ｖｓｗ１と前記電位Ｖｓｗ２と前記到達電位Ｖｅ１と前記到達電位Ｖｅ２との間には次式が成り立つようにすることが好ましい。
【００５２】
Ｖｓｗ２−Ｖｓｗ１＝Ｖｅ２−Ｖｅ１
本発明は、第一の基板（１０１）と、前記第一の基板（１０１）に対向して配置された第二の基板（１０２）と、前記第一の基板（１０１）における前記第二の基板（１０２）との対向面上に設けられ、第一の方向に延びる複数個の走査電極（１０３）と、前記対向面上において前記走査電極（１０３）と平行に延び、かつ、前記走査電極（１０３）と交互に配置されている複数個の共通電極（１０４）と、前記第二の基板（１０２）における前記第一の基板（１０１）との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極（１０７）とを備え、前記走査電極（１０３）及び前記共通電極（１０４）と前記データ電極（１０７）との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルの駆動方法において、１画面を構成する１フィールドを複数個のサブフィールドに分割し、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドを設定し、前記第一のサブフィールドは、前記走査電極（１０３）上に負極性の壁電荷を形成し、前記共通電極（１０４）及び前記データ電極（１０７）上に正極性の壁電荷を形成する第一の過程と、前記走査電極（１０３）上の負極性の壁電荷、前記共通電極（１０４）及び前記データ電極（１０７）上の正極性の壁電荷の量を調整する第二の過程と、選択された表示セルに書き込み放電を発生させる第三の過程と、表示発光を行う第四の過程と、前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程と、からなり、前記第二のサブフィールドは前記第三、第四及び第五の過程からなり、前記第一及び第二のサブフィールドの前記第四の過程において前記走査電極（１０３）に印加される複数の維持パルスのうちの少なくとも一つの維持パルスにおいて、前記維持パルスの電位Ｖｓよりも高い電位を有する補助パルスＰａを前記維持パルスに附加して、前記走査電極（１０３）に印加することを特徴とするプラズマディスプレイパネルの駆動方法を提供する。
【００５３】
前記補助パルスＰａは、例えば、前記複数の維持パルスのうちの最終維持パルスに附加される。
【００５４】
前記補助パルスＰａは、例えば、前記最終維持パルスが前記電位Ｖｓに立ち上がる際に前記電位Ｖｓにクランプされるまでの時間を短くし、前記最終維持パルスをオーバーシュートさせることにより、形成される。
【００５５】
複数個の補助パルスＰａを前記維持パルスに附加することが可能である。
【００５６】
本発明は、第一の基板（１０１）と、前記第一の基板（１０１）に対向して配置された第二の基板（１０２）と、前記第一の基板（１０１）における前記第二の基板（１０２）との対向面上に設けられ、第一の方向に延びる複数個の走査電極（１０３）と、前記対向面上において前記走査電極（１０３）と平行に延び、かつ、前記走査電極（１０３）と交互に配置されている複数個の共通電極（１０４）と、前記第二の基板（１０２）における前記第一の基板（１０１）との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極（１０７）とを備え、前記走査電極（１０３）及び前記共通電極（１０４）と前記データ電極（１０７）との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルの駆動方法において、１画面を構成する１フィールドを複数個のサブフィールドに分割し、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドを設定し、前記第一のサブフィールドは、前記走査電極（１０３）上に負極性の壁電荷を形成し、前記共通電極（１０４）及び前記データ電極（１０７）上に正極性の壁電荷を形成する第一の過程と、前記走査電極（１０３）上の負極性の壁電荷、前記共通電極（１０４）及び前記データ電極（１０７）上の正極性の壁電荷の量を調整する第二の過程と、選択された表示セルに書き込み放電を発生させる第三の過程と、表示発光を行う第四の過程と、前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程と、からなり、前記第二のサブフィールドは前記第三、第四及び第五の過程からなり、前記第一及び第二のサブフィールドの前記第五の過程における前記走査電極（１０３）と前記共通電極（１０４）との間の電位差が前記第一及び第二のサブフィールドの前記第三の過程における前記走査電極（１０３）と前記共通電極（１０４）との間の電位差よりも小さくなるように設定され、前記第一のサブフィールドの前記第二の過程における前記共通電極（１０４）の電位は前記第五の過程における前記共通電極（１０４）の電位に等しく設定されることを特徴とするプラズマディスプレイパネルの駆動方法を提供する。
【００５７】
前記第一及び第二のサブフィールドの前記第五の過程における前記共通電極（１０４）の電位は前記第一及び第二のサブフィールドの前記第三の過程における前記共通電極（１０４）の電位よりも低く設定されていることが好ましい。
【００５８】
前記第一及び第二のサブフィールドの前記第五の過程において前記走査電極（１０３）に印加される鋸歯状パルスの到達電位をＶｅ１とすると、前記鋸歯状パルスの到達電位が前記電位Ｖｅ１に保持される時間は５μｓ以下であることが好ましい。
【００５９】
前記第一のサブフィールドの前記第五の過程の一部の期間において、前記共通電極に印加される電位は第一の電位から第二の電位まで一次関数的に低下するように設定することが好ましい。
【００６０】
本発明は、第一の基板（１０１）と、前記第一の基板（１０１）に対向して配置された第二の基板（１０２）と、前記第一の基板（１０１）における前記第二の基板（１０２）との対向面上に設けられ、第一の方向に延びる複数個の走査電極（１０３）と、前記対向面上において前記走査電極（１０３）と平行に延び、かつ、前記走査電極（１０３）と交互に配置されている複数個の共通電極（１０４）と、前記第二の基板（１０２）における前記第一の基板（１０１）との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極（１０７）とを備え、前記走査電極（１０３）及び前記共通電極（１０４）と前記データ電極（１０７）との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルを駆動する駆動回路において、前記駆動回路は制御装置（２２）を備えており、
１画面を構成する１フィールドが複数個のサブフィールドに分割され、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドが設定されており、前記制御装置（２２）は、前記第一のサブフィールドにおいて、前記走査電極（１０３）上に負極性の壁電荷を形成し、前記共通電極（１０４）及び前記データ電極（１０７）上に正極性の壁電荷を形成する第一の過程を実行する第一の制御信号と、前記走査電極（１０３）上の負極性の壁電荷、前記共通電極（１０４）及び前記データ電極（１０７）上の正極性の壁電荷の量を調整する第二の過程を実行する第二の制御信号と、選択された表示セルに書き込み放電を発生させる第三の過程を実行する第三の制御信号と、表示発光を行う第四の過程を実行する第四の制御信号と、前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程を実行する第五の制御信号と、を発信し、前記制御装置（２２）は、前記第二のサブフィールドにおいて、前記第三、第四及び第五の制御信号を発信し、前記制御装置（２２）は、前記第一及び第二のサブフィールドの前記第五の過程における前記走査電極（１０３）と前記共通電極（１０４）との間の電位差が前記第一及び第二のサブフィールドの前記第三の過程における前記走査電極（１０３）と前記共通電極（１０４）との間の電位差よりも小さくなるように、前記第五の過程における前記走査電極（１０３）及び前記共通電極（１０４）の各電位を設定することを特徴とするプラズマディスプレイパネルの駆動回路を提供する。
【００６１】
本発明は、第一の基板（１０１）と、前記第一の基板（１０１）に対向して配置された第二の基板（１０２）と、前記第一の基板（１０１）における前記第二の基板（１０２）との対向面上に設けられ、第一の方向に延びる複数個の走査電極（１０３）と、前記対向面上において前記走査電極（１０３）と平行に延び、かつ、前記走査電極（１０３）と交互に配置されている複数個の共通電極（１０４）と、前記第二の基板（１０２）における前記第一の基板（１０１）との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極（１０７）とを備え、前記走査電極（１０３）及び前記共通電極（１０４）と前記データ電極（１０７）との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルを駆動する駆動回路において、前記駆動回路は制御装置（２２）を備えており、１画面を構成する１フィールドが複数個のサブフィールドに分割され、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドが設定されており、前記制御装置（２２）は、前記第一のサブフィールドにおいて、前記走査電極（１０３）上に負極性の壁電荷を形成し、前記共通電極（１０４）及び前記データ電極（１０７）上に正極性の壁電荷を形成する第一の過程を実行する第一の制御信号と、前記走査電極（１０３）上の負極性の壁電荷、前記共通電極（１０４）及び前記データ電極（１０７）上の正極性の壁電荷の量を調整する第二の過程を実行する第二の制御信号と、選択された表示セルに書き込み放電を発生させる第三の過程を実行する第三の制御信号と、表示発光を行う第四の過程を実行する第四の制御信号と、前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程を実行する第五の制御信号と、を発信し、前記制御装置（２２）は、前記第二のサブフィールドにおいて、前記第三、第四及び第五の制御信号を発信し、前記第一及び第二のサブフィールドの前記第五の過程における前記共通電極（１０４）の電位を前記第三の過程における共通電極（１０４）の電位Ｖｓｗ１以下に設定した場合に前記第五の過程において前記走査電極（１０３）に印加される鋸歯状パルスの到達電位をＶｅ１とすると、前記制御装置（２２）は、前記第一及び第二のサブフィールドの前記第五の過程における前記共通電極（１０４）の電位Ｖｓｗ２を前記電位Ｖｓｗ１よりも高く設定し、かつ、前記第五の過程において前記走査電極（１０３）に印加されるパルスの到達電位を前記到達電位Ｖｅ１よりも高い到達電位Ｖｅ２に設定することを特徴とするプラズマディスプレイパネルの駆動回路を提供する。
【００６２】
前記制御装置（２２）は、例えば、前記電位Ｖｓｗ１と前記電位Ｖｓｗ２と前記到達電位Ｖｅ１と前記到達電位Ｖｅ２とを次式が成り立つように設定する。
【００６３】
Ｖｓｗ２−Ｖｓｗ１＝Ｖｅ２−Ｖｅ１
本発明は、第一の基板（１０１）と、前記第一の基板（１０１）に対向して配置された第二の基板（１０２）と、前記第一の基板（１０１）における前記第二の基板（１０２）との対向面上に設けられ、第一の方向に延びる複数個の走査電極（１０３）と、前記対向面上において前記走査電極（１０３）と平行に延び、かつ、前記走査電極（１０３）と交互に配置されている複数個の共通電極（１０４）と、前記第二の基板（１０２）における前記第一の基板（１０１）との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極（１０７）とを備え、前記走査電極（１０３）及び前記共通電極（１０４）と前記データ電極（１０７）との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルを駆動する駆動回路において、前記駆動回路は制御装置（２２）を備えており、１画面を構成する１フィールドが複数個のサブフィールドに分割され、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドが設定されており、前記制御装置（２２）は、前記第一のサブフィールドにおいて、前記走査電極（１０３）上に負極性の壁電荷を形成し、前記共通電極（１０４）及び前記データ電極（１０７）上に正極性の壁電荷を形成する第一の過程を実行する第一の制御信号と、前記走査電極（１０３）上の負極性の壁電荷、前記共通電極（１０４）及び前記データ電極（１０７）上の正極性の壁電荷の量を調整する第二の過程を実行する第二の制御信号と、選択された表示セルに書き込み放電を発生させる第三の過程を実行する第三の制御信号と、表示発光を行う第四の過程を実行する第四の制御信号と、前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程を実行する第五の制御信号と、を発信し、前記制御装置（２２）は、前記第二のサブフィールドにおいて、前記第三、第四及び第五の制御信号を発信し、前記制御装置（２２）は、前記第一及び第二のサブフィールドの前記第四の過程において前記走査電極（１０３）に印加される複数の維持パルスのうちの少なくとも一つの維持パルスにおいて、前記維持パルスの電位Ｖｓよりも高い電位を有する補助パルスＰａを前記維持パルスに附加して、前記走査電極（１０３）に印加することを特徴とするプラズマディスプレイパネルの駆動回路を提供する。
【００６４】
前記制御装置（２２）は、例えば、前記補助パルスＰａを前記複数の維持パルスのうちの最終維持パルスに附加することができる。
【００６５】
前記制御装置（２２）は、例えば、前記最終維持パルスが前記電位Ｖｓに立ち上がる際に前記電位Ｖｓにクランプされるまでの時間を短くし、前記最終維持パルスをオーバーシュートさせることにより、前記補助パルスＰａを形成する。
【００６６】
前記制御装置（２２）は、複数個の補助パルスＰａを前記維持パルスに附加することが可能である。
【００６７】
本発明は、第一の基板（１０１）と、前記第一の基板（１０１）に対向して配置された第二の基板（１０２）と、前記第一の基板（１０１）における前記第二の基板（１０２）との対向面上に設けられ、第一の方向に延びる複数個の走査電極（１０３）と、前記対向面上において前記走査電極（１０３）と平行に延び、かつ、前記走査電極（１０３）と交互に配置されている複数個の共通電極（１０４）と、前記第二の基板（１０２）における前記第一の基板（１０１）との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極（１０７）とを備え、前記走査電極（１０３）及び前記共通電極（１０４）と前記データ電極（１０７）との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルを駆動する駆動回路において、前記駆動回路は制御装置（２２）を備えており、１画面を構成する１フィールドが複数個のサブフィールドに分割され、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドが設定されており、前記制御装置（２２）は、前記第一のサブフィールドにおいて、前記走査電極（１０３）上に負極性の壁電荷を形成し、前記共通電極（１０４）及び前記データ電極（１０７）上に正極性の壁電荷を形成する第一の過程を実行する第一の制御信号と、前記走査電極（１０３）上の負極性の壁電荷、前記共通電極（１０４）及び前記データ電極（１０７）上の正極性の壁電荷の量を調整する第二の過程を実行する第二の制御信号と、選択された表示セルに書き込み放電を発生させる第三の過程を実行する第三の制御信号と、表示発光を行う第四の過程を実行する第四の制御信号と、前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程を実行する第五の制御信号と、を発信し、前記制御装置（２２）は、前記第二のサブフィールドにおいて、前記第三、第四及び第五の制御信号を発信し、前記制御装置（２２）は、前記第一及び第二のサブフィールドの前記第五の過程における前記走査電極（１０３）と前記共通電極（１０４）との間の電位差が前記第一及び第二のサブフィールドの前記第三の過程における前記走査電極（１０３）と前記共通電極（１０４）との間の電位差よりも小さくなるように設定し、かつ、前記第一のサブフィールドの前記第二の過程における前記共通電極（１０４）の電位を前記第五の過程における前記共通電極（１０４）の電位に等しく設定することを特徴とするプラズマディスプレイパネルの駆動回路を提供する。
【００６８】
前記制御装置（２２）は、例えば、前記第一及び第二のサブフィールドの前記第五の過程における前記共通電極（１０４）の電位を前記第一及び第二のサブフィールドの前記第三の過程における前記共通電極（１０４）の電位よりも低く設定することができる。
【００６９】
前記第一及び第二のサブフィールドの前記第五の過程において前記走査電極（１０３）に印加される鋸歯状パルスの到達電位をＶｅ１とすると、前記制御装置（２２）は、前記鋸歯状パルスの到達電位を前記電位Ｖｅ１に保持する時間を５μｓ以下に設定することができる。
【００７０】
前記第一のサブフィールドの前記第五の過程の一部の期間において、前記共通電極に印加される電位は第一の電位から第二の電位まで一次関数的に低下するように設定することが好ましい。
【００７１】
本発明は、プラズマディスプレイパネルと、前記プラズマディスプレイパネルを駆動する上記のプラズマディスプレイパネル駆動回路と、を備えるプラズマディスプレイ装置を提供する。
【００７２】
本発明は、第一の基板（１０１）と、前記第一の基板（１０１）に対向して配置された第二の基板（１０２）と、前記第一の基板（１０１）における前記第二の基板（１０２）との対向面上に設けられ、第一の方向に延びる複数個の走査電極（１０３）と、前記対向面上において前記走査電極（１０３）と平行に延び、かつ、前記走査電極（１０３）と交互に配置されている複数個の共通電極（１０４）と、前記第二の基板（１０２）における前記第一の基板（１０１）との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極（１０７）とを備え、前記走査電極（１０３）及び前記共通電極（１０４）と前記データ電極（１０７）との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルを駆動する駆動方法をコンピュータに実行させるためのプログラムであって、１画面を構成する１フィールドが複数個のサブフィールドに分割され、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドが設定されており、前記プログラムが行う処理は、前記第一のサブフィールドにおいて、前記走査電極（１０３）上に負極性の壁電荷を形成し、前記共通電極（１０４）及び前記データ電極（１０７）上に正極性の壁電荷を形成する第一の過程を実行する第一の制御信号と、前記走査電極（１０３）上の負極性の壁電荷、前記共通電極（１０４）及び前記データ電極（１０７）上の正極性の壁電荷の量を調整する第二の過程を実行する第二の制御信号と、選択された表示セルに書き込み放電を発生させる第三の過程を実行する第三の制御信号と、表示発光を行う第四の過程を実行する第四の制御信号と、前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程を実行する第五の制御信号と、を発信する第一の処理と、前記第二のサブフィールドにおいて、前記第三、第四及び第五の制御信号を発信する第二の処理と、前記第一及び第二のサブフィールドの前記第五の過程における前記走査電極（１０３）と前記共通電極（１０４）との間の電位差が前記第一及び第二のサブフィールドの前記第三の過程における前記走査電極（１０３）と前記共通電極（１０４）との間の電位差よりも小さくなるように、前記第五の過程における前記走査電極（１０３）及び前記共通電極（１０４）の各電位を設定する第三の処理と、からなるものであるプログラムを提供する。
【００７３】
本発明は、第一の基板（１０１）と、前記第一の基板（１０１）に対向して配置された第二の基板（１０２）と、前記第一の基板（１０１）における前記第二の基板（１０２）との対向面上に設けられ、第一の方向に延びる複数個の走査電極（１０３）と、前記対向面上において前記走査電極（１０３）と平行に延び、かつ、前記走査電極（１０３）と交互に配置されている複数個の共通電極（１０４）と、前記第二の基板（１０２）における前記第一の基板（１０１）との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極（１０７）とを備え、前記走査電極（１０３）及び前記共通電極（１０４）と前記データ電極（１０７）との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルを駆動する駆動方法をコンピュータに実行させるためのプログラムであって、１画面を構成する１フィールドが複数個のサブフィールドに分割され、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドが設定されており、前記プログラムが行う処理は、前記第一のサブフィールドにおいて、前記走査電極（１０３）上に負極性の壁電荷を形成し、前記共通電極（１０４）及び前記データ電極（１０７）上に正極性の壁電荷を形成する第一の過程を実行する第一の制御信号と、前記走査電極（１０３）上の負極性の壁電荷、前記共通電極（１０４）及び前記データ電極（１０７）上の正極性の壁電荷の量を調整する第二の過程を実行する第二の制御信号と、選択された表示セルに書き込み放電を発生させる第三の過程を実行する第三の制御信号と、表示発光を行う第四の過程を実行する第四の制御信号と、前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程を実行する第五の制御信号と、を発信する第一の処理と、前記第二のサブフィールドにおいて、前記第三、第四及び第五の制御信号を発信する第二の処理と、前記第一及び第二のサブフィールドの前記第五の過程における前記共通電極（１０４）の電位を前記第三の過程における共通電極（１０４）の電位Ｖｓｗ１以下に設定した場合に前記第五の過程において前記走査電極（１０３）に印加される鋸歯状パルスの到達電位をＶｅ１とすると、前記第一及び第二のサブフィールドの前記第五の過程における前記共通電極（１０４）の電位Ｖｓｗ２を前記電位Ｖｓｗ１よりも高く設定し、かつ、前記第五の過程において前記走査電極（１０３）に印加されるパルスの到達電位を前記到達電位Ｖｅ１よりも高い到達電位Ｖｅ２に設定する第三の処理と、からなるものであるプログラムを提供する。
【００７４】
前記第三の処理において、前記電位Ｖｓｗ１と前記電位Ｖｓｗ２と前記到達電位Ｖｅ１と前記到達電位Ｖｅ２とは次式が成り立つように設定されることが好ましい。
【００７５】
Ｖｓｗ２−Ｖｓｗ１＝Ｖｅ２−Ｖｅ１
本発明は、第一の基板（１０１）と、前記第一の基板（１０１）に対向して配置された第二の基板（１０２）と、前記第一の基板（１０１）における前記第二の基板（１０２）との対向面上に設けられ、第一の方向に延びる複数個の走査電極（１０３）と、前記対向面上において前記走査電極（１０３）と平行に延び、かつ、前記走査電極（１０３）と交互に配置されている複数個の共通電極（１０４）と、前記第二の基板（１０２）における前記第一の基板（１０１）との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極（１０７）とを備え、前記走査電極（１０３）及び前記共通電極（１０４）と前記データ電極（１０７）との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルを駆動する駆動方法をコンピュータに実行させるためのプログラムであって、１画面を構成する１フィールドが複数個のサブフィールドに分割され、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドが設定されており、前記プログラムが行う処理は、前記第一のサブフィールドにおいて、前記走査電極（１０３）上に負極性の壁電荷を形成し、前記共通電極（１０４）及び前記データ電極（１０７）上に正極性の壁電荷を形成する第一の過程を実行する第一の制御信号と、前記走査電極（１０３）上の負極性の壁電荷、前記共通電極（１０４）及び前記データ電極（１０７）上の正極性の壁電荷の量を調整する第二の過程を実行する第二の制御信号と、選択された表示セルに書き込み放電を発生させる第三の過程を実行する第三の制御信号と、表示発光を行う第四の過程を実行する第四の制御信号と、前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程を実行する第五の制御信号と、を発信する第一の処理と、前記第二のサブフィールドにおいて、前記第三、第四及び第五の制御信号を発信する第二の処理と、前記第一及び第二のサブフィールドの前記第四の過程において前記走査電極（１０３）に印加される複数の維持パルスのうちの少なくとも一つの維持パルスにおいて、前記維持パルスの電位Ｖｓよりも高い電位を有する補助パルスＰａを前記維持パルスに附加して、前記走査電極（１０３）に印加する第三の処理と、からなるものであるプログラムを提供する。
【００７６】
前記第三の処理において、前記補助パルスＰａは前記複数の維持パルスのうちの最終維持パルスに附加されることが好ましい。
【００７７】
前記第三の処理において、前記補助パルスＰａは、例えば、前記最終維持パルスが前記電位Ｖｓに立ち上がる際に前記電位Ｖｓにクランプされるまでの時間を短くし、前記最終維持パルスをオーバーシュートさせることにより、形成される。
【００７８】
前記第三の処理において、複数個の補助パルスＰａが前記維持パルスに附加されるようにすることができる。
【００７９】
本発明は、第一の基板（１０１）と、前記第一の基板（１０１）に対向して配置された第二の基板（１０２）と、前記第一の基板（１０１）における前記第二の基板（１０２）との対向面上に設けられ、第一の方向に延びる複数個の走査電極（１０３）と、前記対向面上において前記走査電極（１０３）と平行に延び、かつ、前記走査電極（１０３）と交互に配置されている複数個の共通電極（１０４）と、前記第二の基板（１０２）における前記第一の基板（１０１）との対向面上に設けられ、前記第一の方向と交差する第二の方向に延びる複数個のデータ電極（１０７）とを備え、前記走査電極（１０３）及び前記共通電極（１０４）と前記データ電極（１０７）との各交点に対応して表示セルが配置されたプラズマディスプレイパネルに映像信号に応じた表示を行わせるプラズマディスプレイパネルを駆動する駆動方法をコンピュータに実行させるためのプログラムであって、１画面を構成する１フィールドが複数個のサブフィールドに分割され、第一のサブフィールドの次に少なくとも一つの第二のサブフィールドが設定されており、前記プログラムが行う処理は、前記第一のサブフィールドにおいて、前記走査電極（１０３）上に負極性の壁電荷を形成し、前記共通電極（１０４）及び前記データ電極（１０７）上に正極性の壁電荷を形成する第一の過程を実行する第一の制御信号と、前記走査電極（１０３）上の負極性の壁電荷、前記共通電極（１０４）及び前記データ電極（１０７）上の正極性の壁電荷の量を調整する第二の過程を実行する第二の制御信号と、選択された表示セルに書き込み放電を発生させる第三の過程を実行する第三の制御信号と、表示発光を行う第四の過程を実行する第四の制御信号と、前記第四の過程において発光した表示セルの壁電荷の一部を消去する第五の過程を実行する第五の制御信号と、を発信する第一の処理と、前記第二のサブフィールドにおいて、前記第三、第四及び第五の制御信号を発信する第二の処理と、前記第一及び第二のサブフィールドの前記第五の過程における前記走査電極（１０３）と前記共通電極（１０４）との間の電位差が前記第一及び第二のサブフィールドの前記第三の過程における前記走査電極（１０３）と前記共通電極（１０４）との間の電位差よりも小さくなるように設定し、かつ、前記第一のサブフィールドの前記第二の過程における前記共通電極（１０４）の電位を前記第五の過程における前記共通電極（１０４）の電位に等しく設定する第三の処理と、からなるものであるプログラムを提供する。
【００８０】
前記第三の過程において、前記第一及び第二のサブフィールドの前記第五の過程における前記共通電極（１０４）の電位を前記第一及び第二のサブフィールドの前記第三の過程における前記共通電極（１０４）の電位よりも低く設定することが好ましい。
【００８１】
前記第一及び第二のサブフィールドの前記第五の過程において前記走査電極（１０３）に印加される鋸歯状パルスの到達電位をＶｅ１とすると、前記第三の処理においては、前記鋸歯状パルスの到達電位が前記電位Ｖｅ１に保持する時間は５μｓ以下であることが好ましい。
【００８２】
前記第一のサブフィールドの前記第五の過程の一部の期間において、前記共通電極に印加される電位が第一の電位から第二の電位まで一次関数的に低下するように設定することが好ましい。
【発明の効果】
【００８３】
本発明によれば、プライミング期間及びプライミング消去期間が設けられていないサブフィールド（後述する実施形態における「Ｐｒ間引きサブフィールド」）の直前のサブフィールドの維持消去期間において、面電位差（走査電極と共通電極との間の電位差）及び対向電位差（走査電極または共通電極とデータ電極との間の電位差）を小さく設定し、面放電及び対向放電を弱体化させる。これによって、Ｐｒ間引きサブフィールドの書き込み特性を改善するとともに、駆動マージンの増大を図り、背景輝度（黒輝度）を低減することができる。
【発明を実施するための最良の形態】
【００８４】
（第一の実施形態）
図１は、本発明の第一の実施形態に係るプラズマディスプレイ装置の構造を示すブロック図である。
【００８５】
本実施形態に係るプラズマディスプレイ装置１は、プラズマディスプレイパネル１０と、プラズマディスプレイパネル１０を駆動するパネル駆動回路（参照符号なし）と、から構成されている。
【００８６】
本実施形態におけるプラズマディスプレイパネル１０は、図２５に示した従来のプラズマディスプレイパネルと同一の構造を有している。このため、図２５に示した従来のプラズマディスプレイパネルの構成要素と同一の構成要素は同一の参照符号をもって表す。
【００８７】
図１に示すように、プラズマディスプレイパネル１０は、行方向に延びるｎ（ｎ：自然数）本の走査電極１０３−１乃至１０３−ｎと、走査電極１０３−１乃至１０３−ｎと交互に、かつ、走査電極１０３−１乃至１０３−ｎと所定の間隔を空けて行方向に延びるｎ本の共通電極１０４−１乃至１０４−ｎと、走査電極１０３−１乃至１０３−ｎ及び共通電極１０４−１乃至１０４−ｎに直交するように列方向に延びるｍ（ｍ：自然数）本のデータ電極１０７−１乃至１０７−ｍと、から構成されている。
【００８８】
従って、プラズマディスプレイパネル１０には（ｎ×ｍ）個の表示セルが設けられている。
【００８９】
パネル駆動回路は、本プラズマディスプレイ装置１を構成する各構成要素に電力を供給する駆動用電源２１と、コントローラ２２と、コントローラ２２により動作を制御されるスキャンドライバ２３と、スキャンドライバ２３及びコントローラ２２に従って走査電極１０３−１乃至１０３−ｎを駆動する走査パルスドライバ２４と、コントローラ２２に従って共通電極１０４−１乃至１０４−ｎを駆動する維持ドライバ２５と、コントローラ２２に従ってデータ電極１０７−１乃至１０７−ｍを駆動するデータドライバ２６と、から構成されている。
【００９０】
図２は、コントローラ２２の構造を示すブロック図である。
【００９１】
図２に示すように、コントローラ２２は、中央処理装置（ＣＰＵ）２２１と、第一メモリ２２２と、第二メモリ２２３と、から構成されている。
【００９２】
第一メモリ２２２及び第二メモリ２２３の各々は、ＲＯＭ、ＲＡＭ、ＩＣメモリカードその他の半導体メモリ、あるいは、フレキシブルディスク、ハードディスク、光磁気ディスクその他の記憶装置から構成されている。
【００９３】
第一メモリ２２２には、中央処理装置（ＣＰＵ）２２１が実行する制御プログラムが格納されている。中央処理装置（ＣＰＵ）２２１は、第一メモリ２２２から制御プログラムを読み出し、この制御プログラムに従って、スキャンドライバ２３、走査パルスドライバ２４、維持ドライバ２５及びデータドライバ２６の動作を制御する。
【００９４】
第二メモリ２２３には、各ドライバに設定する電位の値その他のパラメータが記憶されている。
【００９５】
駆動用電源２１は、例えば、５Ｖの論理電圧Ｖｄｄ、約７０Ｖのデータ電圧Ｖｄ及び約１７０Ｖの維持電圧Ｖｓを生成するとともに、維持電圧Ｖｓに基づいて、約４００Ｖのプライミング電圧Ｖｐ、約１００Ｖの走査ベース電圧Ｖｂｗ及び約１８０Ｖの第一バイアス電圧Ｖｓｗ１を生成する。
【００９６】
論理電圧Ｖｄｄはコントローラ２２に供給され、データ電圧Ｖｄはデータドライバ２６に供給され、維持電圧Ｖｓはスキャンドライバ２３及び維持ドライバ２５に供給され、プライミング電圧Ｖｐ及び走査ベース電圧Ｖｂｗはスキャンドライバ２３に供給され、第一バイアス電圧Ｖｓｗ１は維持ドライバ２５に供給される。
【００９７】
コントローラ２２の構成要素である中央処理装置（ＣＰＵ）２２１は、第一メモリ２２２に格納されている制御プログラムに従って、外部から供給される映像信号Ｓｖに基づいて、スキャンドライバ制御信号Ｓｓｃｄ１乃至Ｓｓｃｄ６、走査パルスドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎ及びＳｓｐｄ２１乃至Ｓｓｐｄ２ｎ、維持ドライバ制御信号Ｓｓｕｄ１乃至Ｓｓｕｄ３並びにデータドライバ制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍ及びＳｄｄ２１乃至Ｓｄｄ２ｍを生成し、さらに、スキャンドライバ制御信号Ｓｓｃｄ１乃至Ｓｓｃｄ６をスキャンドライバ２３に、走査パルスドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎ及びＳｓｐｄ２１乃至Ｓｓｐｄ２ｎを走査パルスドライバ２４に、維持ドライバ制御信号Ｓｓｕｄ１乃至Ｓｓｕｄ３を維持ドライバ２５に、データドライバ制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍ及びＳｄｄ２１乃至Ｓｄｄ２ｍをデータドライバ２６にそれぞれ供給する。
【００９８】
図３は、スキャンドライバ２３及び走査パルスドライバ２４の構造の一例を示すブロック図である。
【００９９】
図３に示すように、スキャンドライバ２３は、例えば、６個の第一スイッチ２３−１乃至第六スイッチ２３−６から構成されている。
【０１００】
第一スイッチ２３−１の一端にはプライミング電圧Ｖｐが印加され、その他端はポジティプライン２７に接続されている。第二スイッチ２３−２の一端には維持電圧Ｖｓが印加され、その他端はポジティブライン２７に接続されている。第三スイッチ２３−３の一端は電圧Ｖｅ１に接続され、その他端はネガティブライン２８に接続されている。第四スイッチ２３−４の一端には走査ベース電圧Ｖｂｗが印加され、その他端はネガティブライン２８に接続されている。第五スイッチ２３−５の一端は電圧Ｖｗに接続され、その他端はポジティブライン２７に接続されている。第六スイッチ２３−６の一端は接地され、その他端はネガティブライン２８に接続されている。
【０１０１】
第一スイッチ２３−１乃至第六スイッチ２３−６は、それぞれスキャンドライバ制御信号Ｓｓｃｄ１乃至Ｓｓｃｄ６に基づいて、オン／オフを切り替え、ポジティブライン２７またはネガティブライン２８を介して所定波形の電圧を走査パルスドライバ２４に供給する。
【０１０２】
走査パルスドライバ２４は、図３に示すように、例えば、ｎ個の第一スイッチ２４−１１乃至２４−１ｎと、ｎ個の第二スイッチ２４−２１乃至２４−２ｎと、ｎ個の第一ダイオード２４−３１乃至２４−３ｎと、ｎ個の第二ダイオード２４−４１乃至２４−４ｎと、から構成されている。
【０１０３】
第一ダイオード２４−３１乃至２４−３ｎはそれぞれ第一スイッチ２４−１１乃至２４−１ｎの両端に並列接続され、第二ダイオード２４−４１乃至２４−４ｎはそれぞれ第二スイッチ２４−２１乃至２４−２ｎの両端に並列接続されている。
【０１０４】
また、第一スイッチ２４−１ａ（ａ：ｎ以下の自然数）と第二スイッチ２４−２ａとが従属接続され、第一スイッチ２４−１１乃至２４−１ｎの各他端はネガティブライン２８に共通接続され、第二スイッチ２４−２１乃至２４−２ｎの各他端はポジティブライン２７に共通接続されている。
【０１０５】
さらに、第一スイッチ２４−１ａと第二スイッチ２４−２ａとの接続点は、プラズマディスプレイパネル１０の上から第ａ行目に配置された走査電極１０３−ａに接続されている。
【０１０６】
第一スイッチ２４−１１乃至２４−１ｎ及び第二スイッチ２４−２１乃至２４−２ｎは、それぞれ走査パルスドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎ及びＳｓｐｄ２１乃至Ｓｓｐｄ２ｎに基づいて、オン／オフを切り替える。これにより、走査電極１０３−１乃至１０３−ｎにはそれぞれ所定波形の電圧Ｐｓｃ１乃至Ｐｓｃｎが順次供給される。
【０１０７】
図４は、維持ドライバ２５の構造の一例を示すブロック図である。
【０１０８】
維持ドライバ２５は、図４に示すように、例えば、３個の第一スイッチ２５−１乃至第三スイッチ２５−３から構成されている。
【０１０９】
第一スイッチ２５−１の一端には維持電圧Ｖｓが印加され、その他端には共通電極１０４−１乃至１０４−ｎが共通接続されている。第二スイッチ２５−２の一端は接地され、その他端には共通電極１０４−１乃至１０４−ｎが共通接続されている。第三スイッチ２５−３の一端にはバイアス電圧Ｖｓｗが印加されると共に、その他端には共通電極１０４−１乃至１０４−ｎが共通接続されている。
【０１１０】
第一スイッチ２５−１乃至第三スイッチ２５−３は、それぞれ維持ドライバ制御信号Ｓｓｕｄ１乃至Ｓｓｕｄ３に基づいて、オン／オフを切り替え、共通電極１０４−１乃至１−４−ｎに所定波形の電圧Ｐｓｕを同時に供給する。
【０１１１】
図５は、データドライバ２６の構成の一例を示すブロック図である。
【０１１２】
データドライバ２６は、図５に示すように、例えば、ｍ個の第一スイッチ２６−１１乃至２６−１ｍと、ｍ個の第二スイッチ２６−２１乃至２６−２ｍと、ｍ個の第一ダイオード２６−３１乃至２６−３ｍと、ｍ個の第二ダイオード２６−４１乃至２６−４ｍと、から構成されている。
【０１１３】
第一ダイオード２６−３１乃至２６−３ｍは、それぞれ第一スイッチ２６−１１乃至２６−１ｍの両端に並列接続され、第二ダイオード２６−４１乃至２６−４ｍは、それぞれ第二スイッチ２６−２１乃至２６−２ｍの両端に並列接続されている。
【０１１４】
第一スイッチ２６−１ｂ（ｂ：ｍ以下の自然数）と第二スイッチ２６−２ｂとが従属接続され、第一スイッチ２６−１１乃至２６−１ｍの各他端は接地に共通接続され、第二スイッチ２６−２１乃至２６−２ｍの各他端にはデータ電圧Ｖｄが供給されている。
【０１１５】
さらに、第一スイッチ２６−１ｂと第二スイッチ２６−２ｂとの接続点は、プラズマディスプレイパネル１０の左から第ｂ列目に配置されたデータ電極１０７−ｂに接続されている。
【０１１６】
第一スイッチ２６−１１乃至２６−１ｍ及び第二スイッチ２６−２１乃至２６−２ｍは、それぞれデータドライバ制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍ及びＳｄｄ２１乃至Ｓｄｄ２ｍに基づいて、オン／オフを切り替え、データ電極１０７−１乃至１０７−ｍに、それぞれ所定波形の電圧Ｐｄ１乃至Ｐｄｍを順次供給する。
【０１１７】
図６は、本実施形態に係るプラズマディスプレイ装置１における駆動シーケンスを示す。
【０１１８】
図６に示すように、本実施形態に係るプラズマディスプレイ装置１においては、１フィールド（１６．７ｍｓ）は８個のサブフィールドＳＦ１−ＳＦ８に分割されており、このうち、２、３及び８番目のサブフィールドＳＦ２、ＳＦ３及びＳＦ８には、プライミング期間及びプライミング消去期間が設けられていない。すなわち、サブフィールドＳＦ２、ＳＦ３及びＳＦ８は「Ｐｒ間引きＳＦ」として設定されている。
【０１１９】
このように、本実施形態に係るプラズマディスプレイパネル装置１においては、Ｐｒ間引きＳＦが二つ連続して設定されている（ＳＦ２及びＳＦ３）。従来のプラズマディスプレイパネル装置では、このような場合、設定電圧での動作は困難性を伴うものであったが、本実施形態に係るプラズマディスプレイパネル装置１は、以下に述べるように、この問題を解決している。
【０１２０】
図７は、本実施形態に係るプラズマディスプレイ装置１におけるプラズマディスプレイパネル１０の書き込み選択型駆動動作を示すタイミングチャートであり、図６に示したサブフィールドＳＦ１及びサブフィールドＳＦ２におけるタイミングチャートを示したものである。
【０１２１】
プライミング期間においては、先ず、外部から供給される映像信号Ｓｖに基づいて、コントローラ２２の中央処理装置（ＣＰＵ）２２１がスキャンドライバ制御信号Ｓｓｃｄ１乃至Ｓｓｃｄ６、維持ドライバ制御信号Ｓｓｕｄ１乃至Ｓｓｕｄ３、走査パルスドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎ及びＳｓｐｄ２１乃至Ｓｓｐｄ２ｎの生成を開始するとともに、映像信号Ｓｖに基づいたレベルのデータドライバ制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍ及びロウレベルのデータドライバ制御信号Ｓｄｄ２１乃至Ｓｄｄ２ｍの生成を開始し、これらの制御信号を各ドライバ２３、２５、２４、２６に供給する。
【０１２２】
この結果、プライミング期間においては、ハイレベルのスキャンドライバ制御信号Ｓｓｃｄ１によってスイッチ２３−１がオンするとともに、ハイレベルの維持ドライバ制御信号Ｓｓｕｄ２によりスイッチ２５−２がオンする。従って、図７に示すように、全ての走査電極１０３−１乃至１０３−ｎに正極性の鋸歯状波プライミングパルスＰｐｒ−ｓが印加され、全ての共通電極１０４−１乃至１０４−ｎに負極性の矩形波プライミングパルスＰｐｒ−ｃが印加される。
【０１２３】
このため、全ての表示セルにおいて、走査電極１０３−１乃至１０３−ｎと共通電極１０４−１乃至１０４−ｎとの間の電極間ギャプの近傍の放電ガス空間１０８においてプライミング放電が発生する。これにより、表示セルの書き込み放電を発生させやすくする活性粒子が放電ガス空間１０８内に生成されるとともに、走査電極１０３−１乃至１０３−ｎに負極性の壁電荷が付着し、共通電極１０４−１乃至１０４−ｎに正極性の壁電荷が付着し、データ電極１０７−１乃至１０７−ｍ上に正極性の壁電荷が付着する（図２８参照）。
【０１２４】
続いて、維持ドライバ制御信号Ｓｓｕｄ２がロウレベルに立ち下がることによりスイッチ２５−２がオフすると同時に、維持ドライバ制御信号Ｓｓｕｄ１がハイレベルに立ち上がることによりスイッチ２５−１がオンする。その後、スキャンドライバ制御信号Ｓｓｃｄ２が立ち下がることによりスイッチ２３−２がオフするとともに、スキャンドライバ制御信号Ｓｓｃｄ３が立ち上がることによりスイッチ２３−３がオンする。従って、全ての共通電極１０４−１乃至１０４−ｎの電位が約１７０Ｖの維持電圧Ｖｓに保持された後、プライミング消去期間において、全ての走査電極１０３−１乃至１０３−ｎに鋸歯状のプライミング消去パルスＰｐｅ−ｓが印加され、全ての共通電極１０４−１乃至１０４−ｎには第一バイアス電位Ｖｓｗ１の矩形波パルスＰｐｅ−ｃが印加される。
【０１２５】
このため、全ての表示セルにおいて弱い放電が発生する。これにより、走査電極１０３−１乃至１０３−ｎ上の負極性の壁電荷、共通電極１０４−１乃至１０４−ｎ上の正極性の壁電荷及びデータ電極１０７−１乃至１０７−ｍ上の正極性の壁電荷が減少する（図２９参照）。
【０１２６】
次に、書き込み期間においては、ハイレベルの維持ドライバ制御信号Ｓｓｕｄ３によりスイッチ２５−３がオンしているとともに、プライミング期間から供給されているハイレベルのスキャンドライバ制御信号Ｓｓｃｄ４及びＳｓｃｄ５によりスイッチ２３−４及び２３−５がオンしている。従って、全ての共通電極１０４−１乃至１０４−ｎに正極性（第一バイアス電圧Ｖｓｗ１）のバイアスパルスＰｗ−ｃが印加されるとともに、全ての走査電極１０３−１乃至１０３−ｎに印加されるパルスＰｓｃ１乃至Ｐｓｃｎの電位が一旦走査ベース電圧Ｖｂｗに保持される。
【０１２７】
このような状態において、走査パルスドライバ制御信号Ｓｓｐｄ１１乃至Ｓｓｐｄ１ｎを順次ロウレベルに立ち下げるとともに、これに整合させて走査パルスドライバ制御信号Ｓｓｐｄ２１乃至Ｓｓｐｄ２ｎを順次ハイレベルに立ち上げることにより、スイッチ２４−１１乃至２４−１ｎを順次オフさせるとともに、スイッチ２４−２１乃至２４−２ｎを順次オンさせる。さらに、これに同期して、データドライバ制御信号Ｓｄｄ１１乃至Ｓｄｄ１ｍを映像信号Ｓｖに基づいてハイレベルに立ち上げるとともに、これに整合させてデータドライバ制御信号Ｓｄｄ２１乃至Ｓｄｄ２ｍを立ち下げることにより、スイッチ２６−１１乃至２６−１ｍを映像信号Ｓｖに基づいてオンさせるとともに、スイッチ２６−２１乃至２６−２ｍをオフさせる。
【０１２８】
これにより、第ａ行目の第ｂ列目の表示セルにおいて書き込みが行われる場合には、走査電極１０３−ａに負極性の走査パルスＰｗ−ｓｎが印加されると同時に、第ｂ列目のデータ電極１０７−ｂに正極性のデータパルスＰｗ−ｄが印加される。
【０１２９】
この結果、第ａ行目の第ｂ列目の表示セルにおいて対向放電が発生し、さらに、この対向放電をトリガとする面放電が書き込み放電として走査電極１０３及び共通電極１０４間で発生し、各電極に壁電荷が付着する（図３０参照）。
【０１３０】
これに対して、書き込み放電が発生しなかった表示セルにおいては、プライミング期間の電荷消去後の壁電荷が少ない状態のままである。
【０１３１】
次に、維持期間においては、スキャンドライバ制御信号Ｓｓｃｄ２及びＳｓｃｄ６がそのサブフィールドに応じた回数だけ交互に立ち上がり／立ち下がりを繰り返す。この結果、スイッチ２３−２及び２３−６が交互にオン／オフを繰り返す。また、これと同期して、維持ドライバ制御信号Ｓｓｕｄ１及びＳｓｕｄ２もそのサブフィールドに応じた回数だけ交互に立ち上がり／立ち下がりを繰り返す。この結果、スイッチ２５−１及び２５−２が交互にオン／オフを繰り返す。
【０１３２】
このため、全ての走査電極１０３−１乃至１０３−ｎに負極性の維持パルスＰｓｕｓ−ｓがサブフィールドに応じた回数だけ印加されるとともに、全ての共通電極１０４−１乃至１０４−ｎに負極性の維持パルスＰｓｕｓ−ｃがサブフィールドに応じた回数だけ維持パルスＰｓｕｓ−ｓに対して排他的に印加される。
【０１３３】
これにより、書き込み期間において書き込み放電が発生しなかった表示セルの壁電荷量は極めて少ないままであるので、その表示セルに維持パルスが印加されても維持放電は発生しない。一方、書き込み期間において書き込み放電が発生した表示セルにおいては、走査電極１０３に正極性の壁電荷が、共通電極１０４に負極性の壁電荷が付着しているため、維持パルスと壁電荷電圧とが互いに重畳され、走査電極１０３と共通電極１０４との間の電圧が放電開始電圧を超えて面放電が発生する（図３１参照）。
【０１３４】
次に、維持消去期間においては、スキャンドライバ制御信号Ｓｓｃｄ３が立ち上がることによりスイッチ２３−３がオンする。この結果、全ての走査電極１０３−１乃至１０３−ｎに負極性の鋸歯状の電荷消去パルスＰｓｅ−ｓが印加される。一方、共通電極１０４−１乃至１０４−ｎには正極性かつ第二バイアス電位Ｖｓｗ２の矩形波パルスＰｓｅ−ｃが印加される。この結果、全ての表示セルにおいて弱い放電が発生する。これにより、維持期間において発光していた表示セル内の走査電極１０３及び共通電極１０４上に蓄積していた壁電荷が消去され、全ての表示セルの電荷状態が均一化される。
【０１３５】
本実施形態におけるプラズマディスプレイパネル１のタイミングチャート（図７）をＰｒ間引きＳＦが設定されている従来のプラズマディスプレイパネルのタイミングチャート（図３８）と比較すると、以下の点が相違している。
【０１３６】
従来のプラズマディスプレイパネルにおいては、図３８に示すように、維持消去期間において共通電極１０４には第一バイアス電位Ｖｓｗ１が印加されている。これに対して、本実施形態におけるプラズマディスプレイパネル１においては、図７に示すように、サブフィールドＳＦ１（プライミング期間及びプライミング消去期間が設定されているサブフィールド）及びＳＦ２（Ｐｒ間引きＳＦ、すなわち、プライミング期間及びプライミング消去期間が設定されていないサブフィールド）の双方において、維持消去期間において共通電極１０４には第二バイアス電位Ｖｓｗ２が印加されている。
【０１３７】
維持消去期間において走査電極１０３に印加される鋸歯状の電荷消去パルスＰｓｅ−ｓの到達電位をＶｅ１とすると、走査電極１０３と共通電極１０４との間の電位差である面電位差（Ｖｓｗ２−Ｖｅ１）は、Ｐｒ間引きＳＦであるサブフィールドＳＦ１の書き込み期間における面電位差（Ｖｓｗ１−Ｖｗ）よりも小さくなるように設定されている。
【０１３８】
（Ｖｓｗ２−Ｖｅ１）＜（Ｖｓｗ１−Ｖｗ）  （１）
さらに、第二バイアス電位Ｖｓｗ２は、維持電圧Ｖｓよりも大きく、かつ、第一バイアス電位Ｖｓｗ１よりも低く設定されている。
【０１３９】
Ｖｓ＜Ｖｓｗ２＜Ｖｓｗ１    （２）
なお、本実施形態におけるプラズマディスプレイパネル１においては、Ｐｒ間引きＳＦ（サブフィールドＳＦ２）の維持消去期間における共通電極１０４の電位を第二バイアス電位Ｖｓｗ２に設定しているが、Ｐｒ間引きＳＦ（サブフィールドＳＦ２）の後のサブフィールドＳＦが通常のサブフィールドＳＦ（プライミング期間及びプライミング消去期間が設定されているサブフィールド）である場合には、その通常のサブフィールドＳＦにおいて、プライミング電位が印加されることになるので、Ｐｒ間引きＳＦ（サブフィールドＳＦ２）の維持消去期間における共通電極１０４の電位を第一バイアス電位Ｖｓｗ１に設定することも可能である。ただし、図６に示したサブフィールドＳＦ２及びＳＦ３のように、Ｐｒ間引きＳＦが連続する場合には、サブフィールドＳＦ２の維持消去期間において共通電極１０４に印加される電位は第二バイアス電位Ｖｓｗ２に設定する必要がある。
【０１４０】
第一の実施形態におけるプラズマディスプレイパネル１において、Ｐｒ有りＳＦ（サブフィールドＳＦ１）が選択された場合における維持消去期間完了後の壁電荷の状態を図８に示す。
【０１４１】
維持消去期間における走査電極１０３と共通電極１０４との間の電位差である面電位差（Ｖｓｗ２−Ｖｅ１）は、従来のプラズマディスプレイパネルの維持消去期間における走査電極１０３と共通電極１０４との間の電位差である面電位差（Ｖｓ−Ｖｅ１）、（Ｖｓｗ１−Ｖｅ１）と比較すると、（１）式から以下のようになる。
【０１４２】
（Ｖｓ−Ｖｅ１）＜（Ｖｓｗ２−Ｖｅ１）＜（Ｖｓｗ１−Ｖｅ１）  （３）
また、消去される壁電荷の量は面電位差に比例するため、図８、図３６及び図３７を比較するとわかるように、本実施形態において走査電極１０３と共通電極１０４との間に蓄積される壁電荷の量（図８）は、従来のプラズマディスプレイパネルにおいて共通電極１０４の電位が第一バイアス電位Ｖｓｗ１である場合における走査電極１０３と共通電極１０４との間に蓄積される壁電荷の量（図３６）よりも多く、かつ、従来のプラズマディスプレイパネルにおいて共通電極１０４の電位が第一バイアス電位Ｖｓである場合における走査電極１０３と共通電極１０４との間に蓄積される壁電荷の量（図３７）よりも少ない（前述したように、壁電荷の量の大小の比較は各図に示される壁電荷の数により模式的に示されている）。
【０１４３】
本実施形態に係るプラズマディスプレイ装置によれば、プラズマディスプレイパネル１０のＰｒ間引きＳＦ（サブフィールドＳＦ２）の維持消去期間において、（２）または（３）の式が成り立つように走査電極１０３及び共通電極１０４に壁電荷を形成することにより、従来のプラズマディスプレイパネルにおいて課題となっていた、データ電圧Ｖｄの最小値Ｖｄ＿ｍｉｎや第一バイアス電位Ｖｓｗ１の最小値Ｖｓｗ１＿ｍｉｎの増大や維持電圧Ｖｓの最大値Ｖｓ＿ｍａｘの低下を抑制することが可能となり、駆動マージンを拡大することができる。この結果として、いわゆるストレッチアウトコーディングを採用した際に、連続してＰｒ間引きＳＦを設定することが可能になり、Ｐｒ間引きＳＦの数を従来のプラズマディスプレイパネルよりも多くすることができる。この結果、黒輝度を低減させることができる。
【０１４４】
本実施形態は、維持消去放電時にデータ電極１０７と走査電極１０３との間に対向放電か発生しない場合に有効である。
【０１４５】
第一の実施形態においては、図６に示したように、Ｐｒ間引きＳＦとしてＳＦ２、ＳＦ３及びＳＦ８の３個を設定したが、Ｐｒ間引きＳＦの数及び配置はこれには限定されない。通常のサブフィールドＳＦに続けて任意の数のＰｒ間引きＳＦを設定することが可能である。
【０１４６】
本実施形態においては、第二バイアス電位Ｖｓｗ２は、維持電圧Ｖｓよりも大きく、かつ、第一バイアス電位Ｖｓｗ１よりも低く設定されているが（式（２）参照）、走査電極１０３と共通電極１０４との間の電位差である面電位差（Ｖｓｗ２−Ｖｅ１）が、Ｐｒ間引きＳＦであるサブフィールドＳＦ１の書き込み期間における面電位差（Ｖｓｗ１−Ｖｗ）よりも小さく設定されている限りにおいては（式（１）参照）、第二バイアス電位Ｖｓｗ２を第一バイアス電位Ｖｓｗ１よりも低く設定することは必ずしも必要ではない。
【０１４７】
（第二の実施形態）
図９は、第二の実施形態に係るプラズマ表示装置におけるプラズマディスプレイパネルのタイミングチャートである。
【０１４８】
第二の実施形態に係るプラズマ表示装置は第一の実施形態に係るプラズマ表示装置と同一の構造を有しているが、コントローラ２２の中央処理装置（ＣＰＵ）２２１によって走査電極１０３及び共通電極１０４に設定される電位が、以下に述べるように、従来のプラズマディスプレイパネルにおける電位（図３８参照）とは異なっている。
【０１４９】
本実施形態においては、Ｐｒ間引きＳＦ（サブフィールドＳＦ２）の直前の通常のサブフィールドＳＦ１（プライミング期間及びプライミング消去期間が設定されているサブフィールド）の維持消去期間において、共通電極１０４に印加される第二バイアス電位Ｖｓｗ２が、書き込み期間において共通電極１０４に印加される第一バイアス電位Ｖｓｗ１よりも高く設定されている。
【０１５０】
Ｖｓｗ２＞Ｖｓｗ１    （４）
さらに、維持消去期間において走査電極１０３に印加される鋸歯状の電荷消去パルスＰｓｅ−ｓの到達電位Ｖｅ２が第一の実施形態における電荷消去パルスＰｓｅ−ｓの到達電位Ｖｅ１よりも高く設定されている。
【０１５１】
Ｖｅ２＞Ｖｅ１    （５）
前述したように、維持期間の最初と最後では、データ電極１０７に蓄積している壁電荷の極性及び壁電荷量が維持パルス数によって異なる場合がある。第二の実施形態は、維持パルス数が多く、データ電極１０７に正極性の壁電荷が蓄積されている場合に有効である。
【０１５２】
従来のプラズマディスプレイパネルにおいては、最終維持放電の完了後には、走査電極１０３に負極性の壁電荷、データ電極１０７に正極性の壁電荷がそれぞれ蓄積されているので、維持消去パルスＰｐｅ−ｓの低下に伴い、走査電極１０３を陰極とする対向放電が発生する。対向放電が発生すると、データ電極１０７に蓄積する正極性の壁電荷が減少する。データ電極１０７の正極性の壁電荷が減少すると、Ｐｒ間引きＳＦの書き込み期間において、走査電極１０３とデータ電極１０７との間の対向放電が発生しにくくなり、データ電圧Ｖｄの最小値Ｖｄ＿ｍｉｎや第一バイアス電位Ｖｓｗ１の最小値Ｖｓｗ１＿ｍｉｎが増大する。
【０１５３】
この問題を回避するためには、データ電極１０７に蓄積する正極性の壁電荷の減少を防止すればよく、そのためには、対向放電を抑制すればよい。このため、第二の実施例においては、Ｐｒ間引きＳＦ（サブフィールドＳＦ２）の直前の維持消去パルスＰｓｅ−ｓの到達電位をＶｅ２（Ｖｅ２＞Ｖｅ１）に設定し、走査電極１０３とデータ電極１０７との間の対向電位差を増加させている。
【０１５４】
さらに、第一の実施形態と同様に、維持消去時の面電位差は上述の式（３）が成立するように設定される。このような電位関係にすることにより、図１０に示すような壁電荷が形成される。
【０１５５】
これによって、第一の実施形態よりもデータ電極１０７に蓄積される正極性の壁電荷が増加し（第一の実施形態（図８）では３個であったのに対して、本実施形態（図１０）においては４個）、第一の実施の形態よりも、データ電圧Ｖｄの最小値Ｖｄ＿ｍｉｎ及び第一バイアス電位Ｖｓｗ１の最小値Ｖｓｗ１＿ｍｉｎが低下し、駆動マージンを拡大させることができる。
【０１５６】
第二の実施形態は、維持消去放電時にデータ電極１０７と走査電極１０３との間に対向放電が発生する場合に有効である。
【０１５７】
なお、本実施形態において、共通電極１０４に印加されるバイアス電位の増加幅（Ｖｓｗ２−Ｖｓｗ１）と走査電極１０３に印加される維持消去パルスＰｓｅ−ｓの到達電位の増加幅（Ｖｅ２−Ｖｅ１）とは等しいことが望ましい。
【０１５８】
Ｖｓｗ２−Ｖｓｗ１＝Ｖｅ２−Ｖｅ１    （６）
これにより、走査電極１０３と共通電極１０４との間の面電位差は一定値に維持される。
【０１５９】
（第三の実施形態）
図１１は、第三の実施形態に係るプラズマ表示装置におけるプラズマディスプレイパネルのタイミングチャートの一部である。図１１は、維持期間において、走査電極１０３及び共通電極１０４に印加される各パルスの部分拡大図である。
【０１６０】
第三の実施形態に係るプラズマ表示装置は第一の実施形態に係るプラズマ表示装置と同一の構造を有しているが、コントローラ２２の中央処理装置（ＣＰＵ）２２１によって走査電極１０３及び共通電極１０４に設定される電位が、以下に述べるように、従来のプラズマディスプレイパネルにおける電位（図３８参照）とは異なっている。
【０１６１】
本実施形態においては、従来のプラズマディスプレイパネルとは異なり、維持期間において走査電極１０３に印加される複数の維持パルスＰｓｕｓ−ｓの一つにおいて、維持パルスＰｓｕｓ−ｓの電位Ｖｓよりも高い電位を有する補助パルスＰａが維持パルスに付加されている。本実施形態においては、複数の維持パルスＰｓｕｓ−ｓのうちの最終維持パルスに補助パルスＰａが付加されている。
【０１６２】
第二の実施形態において述べたように、データ電極１０７に蓄積する正極性の壁電荷が多いほど、データ電圧Ｖｄの最小値Ｖｄ＿ｍｉｎや第一バイアス電位Ｖｓｗ１の最小値Ｖｓｗ１＿ｍｉｎを低減させることができる。
【０１６３】
また、上述のように、維持パルス数が少ない場合には、データ電極１０７に負極性の壁電荷が蓄積することもある。負極性の壁電荷が蓄積されると、壁電荷によって生じる壁電圧が低下するため、特に、書き込み時の対向放電が発生しづらくなるので、データ電圧Ｖｄの最小値Ｖｄ＿ｍｉｎが増大する。
【０１６４】
この問題を解決するためには、データ電極１０７の負極性壁電荷を除去することが必要である。これは、１番目及び２番目に走査電極１０３に印加される第１及び第２維持パルスによっては、走査電極１０３に蓄積する正極性の壁電荷が少ないので、対向放電が発生できないためである。対向放電を発生させるためには、維持パルス電圧Ｖｓより高い補助パルスを印加すれば良い。このような補助パルスPａを印加することにより、走査電極１０３とデータ電極１０７との間に対向放電が発生し、走査電極１０３の下方に位置するデータ電極１０７の負極性の壁電荷が、図１２に示すように、減少する。これによって、第二の実施形態と同様に、データ電圧Ｖｄの最小値Ｖｄ＿ｍｉｎの増大を抑制することができる。
【０１６５】
このように、本実施形態は、Ｐｒ間引きＳＦ（サブフィールドＳＦ２）の前のＰｒ有りＳＦ（サブフィールドＳＦ１）における維持サイクル数が少ない場合、すなわち、データ電極１０７に負極性の壁電荷が蓄積されている場合に有効である。
【０１６６】
補助パルスPａは、例えば、補助パルス生成回路を新たに設けることによって、形成することができる。
【０１６７】
あるいは、最終維持パルスが維持電圧Ｖｓに立ち上る際に、維持電圧Ｖｓにクランプするまでの時間を極力短くし、維持パルスをオーバーシュートさせることによっても、補助パルスPａを生成することができる。補助パルス生成回路による補助パルスPａの生成は、プラズマディスプレイパネルの構造が複雑化するとともに、製造コストが上昇するという問題を伴うが、オーバーシュートによる補助パルスPａの生成はプラズマディスプレイパネルの構造の複雑化と製造コストの上昇とを避けることができる。
【０１６８】
なお、本実施形態においては、最終維持パルスに補助パルスPａを１つしか印加していないが、補助パルスPａの印加数は１に限定されるものではなく、２以上の補助パルスPａを最終維持パルスに印加することもできる。
【０１６９】
（第四の実施形態）
図１３は、第四の実施形態に係るプラズマ表示装置におけるプラズマディスプレイパネルのタイミングチャートである。
【０１７０】
第四の実施形態に係るプラズマ表示装置は第一の実施形態に係るプラズマ表示装置と同一の構造を有しているが、コントローラ２２の中央処理装置（ＣＰＵ）２２１によって走査電極１０３及び共通電極１０４に設定される電位が、以下に述べるように、従来のプラズマディスプレイパネルにおける電位（図３８参照）とは異なっている。
【０１７１】
第一に、本実施形態においては、第一の実施形態と同様に、維持消去期間において共通電極１０４に印加される電位は第二バイアス電位Ｖｓｗ２に等しく設定されている。
【０１７２】
第二に、プライミング消去期間における共通電極１０４の電位は共通電極１０４の電位と同じ第二バイアス電位Ｖｓｗ２に設定されている。これにより、プライミング消去期間における走査電極１０３と共通電極１０４との間の面電位差が小さくなっている。
【０１７３】
黒輝度は、プライミング放電とプライミング消去放電とによる発光によるものである。本実施形態のように、プライミング消去時の面電位差を低下させることによって、プライミング消去放電の発光強度を小さくすることができ、ひいては、黒輝度を低減させることができる。
【０１７４】
また、プライミング消去放電により消去される壁電荷が減るので、図１４に示すように、従来のプラズマディスプレイパネルよりも、走査電極１０３及び共通電極１０４に形成される壁電荷が多くなる。つまり、書き込み時に重畳する壁電圧が増加する。これによって、Ｐｒ有りＳＦ（サブフィールドＳＦ１）におけるデータ電圧Ｖｄの最小値Ｖｄ＿ｍｉｎや第一バイアス電位Ｖｓｗ１の最小値Ｖｓｗ１＿ｍｉｎが低下する。この結果として、Ｐｒ有りＳＦ（サブフィールドＳＦ１）のデータ電圧Ｖｄの最小値Ｖｄ＿ｍｉｎや第一バイアス電位Ｖｓｗ１の最小値Ｖｓｗ１＿ｍｉｎがＰｒ間引きＳＦ（サブフィールドＳＦ２）におけるそれらよりも高い場合、駆動マージンの拡大が図ることができる。
【０１７５】
（第五の実施形態）
図１５は、第五の実施形態に係るプラズマ表示装置におけるプラズマディスプレイパネルのタイミングチャートの一部である。
【０１７６】
図１５は、図７に示した第一の実施形態に係るプラズマ表示装置におけるプラズマディスプレイパネルのタイミングチャートのＰｒ有りＳＦ（サブフィールドＳＦ１）における維持消去期間に走査電極１０３及び共通電極１０４に印加されるパルスを拡大して示す図である。
【０１７７】
第五の実施形態に係るプラズマ表示装置は第一の実施形態に係るプラズマ表示装置と同一の構造を有しているが、コントローラ２２の中央処理装置（ＣＰＵ）２２１によって走査電極１０３及び共通電極１０４に設定される電位が、以下に述べるように、従来のプラズマディスプレイパネルにおける電位（図３８参照）とは異なっている。
【０１７８】
従来のプラズマディスプレイパネルにおいては、維持消去期間において維持消去パルスＰｓｅ−ｓ（図１５の破線で示す）が到達電位Ｖｅ１に保持される時間は約２０μｓであった。
【０１７９】
これに対して、本実施形態においては、維持消去期間において維持消去パルスＰｓｅ−ｓ（図１５の実線で示す）が到達電位Ｖｅ１に保持される時間は約５μｓまたはそれ以下に設定される。
【０１８０】
維持消去パルスＰｓｅ−ｓが到達電位Ｖｅ１に保持される間においては、維持消去放電が持続するため、消去される壁電荷が多くなる。このため、上述したように、維持消去放電完了後に残る壁電荷も減少するので、データ電圧Ｖｄの最小値Ｖｄ＿ｍｉｎが増加することとなる。
【０１８１】
本実施形態のように、維持消去パルスＰｓｅ−ｓが到達電位Ｖｅ１に保持される時間を短くすることにより、維持消去放電の継続時間が短くなるので、消去される壁電荷を少なくすることが可能になり、上述の問題点を抑制することができる。
【０１８２】
なお、本実施形態は上述の第一乃至第四の実施形態と組み合わせて実施することも可能である。
【０１８３】
（第六の実施形態）
図１６は、第六の実施形態に係るプラズマ表示装置におけるプラズマディスプレイパネルのタイミングチャートの一部である。
【０１８４】
図１６は、図７に示した第一の実施形態に係るプラズマ表示装置におけるプラズマディスプレイパネルのタイミングチャートのＰｒ有りＳＦ（サブフィールドＳＦ１）における維持消去期間において走査電極１０３及び共通電極１０４に印加されるパルスを拡大して示す図である。
【０１８５】
図２７に示した従来のプラズマディスプレイパネルの場合と同様に、本実施形態における維持消去期間においては、共通電極１０４は電位Ｖｓｗ１に設定されているが、維持消去期間の後半部において、共通電極１０４の電位が電位Ｖｓｗ１から所定の電位（例えば、電位Ｖｓｗ２）まで一次関数的に低下し、さらに、維持消去期間の最終時において、再び、電位Ｖｓｗ１まで上昇している。
【０１８６】
図１７は、共通電極１０４の電位を制御する制御信号と、共通電極１０４の電位との関係を示す波形図である。
【０１８７】
この制御信号は、共通電極１０４の電位を電位Ｖｓｗ１に保持する電界効果トランジスタ（ＦＥＴ）などの素子に供給される信号である。図１７に示すように、制御信号がハイ（ＨＩ）の場合には、共通電極１０４の電位は電位Ｖｓｗ１に維持され、制御信号がロー（ＬＯ）の場合には、共通電極１０４の電位は電位Ｖｓｗ１には維持されなくなる。
【０１８８】
共通電極１０４の電位を電位Ｖｓｗ１から所定の電位まで低下させる方法としては、維持消去期間において制御信号をハイ（ＨＩ）に保持しない時間、すなわち、制御信号をロー（ＬＯ）に保持する時間を設ければよい。共通電極１０４の電位が電位Ｖｓｗ１に維持されていない間においては、プラズマディスプレイパネルの容量により、共通電極１０４の電位は走査電極１０３の電位に引っ張られる。このため、共通電極１０４の電位は、図１８に示すような波形、すなわち、共通電極１０４の電位が電位Ｖｓｗ１から所定の電位まで一次関数的に低下した後、維持消去期間の最終時において、再び、電位Ｖｓｗ１まで上昇するような波形になる。
【０１８９】
図１６に示したような共通電極１０４の波形は、新たな回路または素子を付加することなく、従来の駆動回路を用いて、実現することができる。このため、パネル駆動回路の構成部品の増加、製造コストの上昇を避けることができる。
【０１９０】
本実施形態によれば、維持消去期間における面電位差が実質的に低減するので、第一乃至第五の実施形態と同様に、消去される壁電荷を少なくすることが可能になり、従来のプラズマディスプレイパネルにおける上述の問題点が抑制することができる。
【０１９１】
なお、本実施形態は上述の第一乃至第五の実施形態と組み合わせて実施することも可能である。
【０１９２】
以上のように、上述の第一乃至第六の実施形態に係るプラズマ表示装置によれば、駆動マージンの拡大を図ることが可能である。
【０１９３】
駆動マージンは、以下に述べるＶｓマージンとＶｄマージンとに分けられる。以下、各々について説明する。
【０１９４】
まず、Ｖｓマージンについて説明する。
【０１９５】
維持電圧Ｖｓ及び第一バイアス電位Ｖｓｗ１以外の電圧は設定値で定められた固定電圧とした場合に、第一バイアス電位Ｖｓｗ１を変化させたときに、維持電圧Ｖｓを増減させ、画面全体が確実に点灯する維持電圧Ｖｓの最小電圧をＶｓ＿ｍｉｎとし、最小電圧Ｖｓ＿ｍｉｎ以上に維持電圧Ｖｓを増加させたときに、誤灯が発生する電圧をＶｓ＿ｍａｘとする。
【０１９６】
この誤灯発生電圧Ｖｓ＿ｍａｘと最小電圧Ｖｓ＿ｍｉｎとの差分電圧がＶｓマージンであり、この差分電圧が大きいほどＶｓマージンが拡大する。
【０１９７】
維持電圧Ｖｓの設定電圧は誤灯発生電圧Ｖｓ＿ｍａｘと最小電圧Ｖｓ＿ｍｉｎとの間の中間電圧に設定する（Ｖｓ＿ｍａｘ＞Ｖｓ＞Ｖｓ＿ｍｉｎ）。
【０１９８】
このように設定することにより、プラズマディスプレイパネルの特性電圧がある程度変化しても、維持電圧Ｖｓの設定電圧において安定したプラズマディスプレイパネルの駆動を実現することができる。
【０１９９】
なお、維持電圧Ｖｓの値は輝度や消費電力に比例するため、仮に、プラズマディスプレイパネルの特性ごとに維持電圧Ｖｓの設定電圧を異なる値にすると、輝度や消費電力までも変化することになるので、維持電圧Ｖｓの設定電圧は一つの値に固定する。
【０２００】
図１８は、Ｐｒ間引きＳＦが設定されていない従来のプラズマディスプレイパネルにおけるＶｓマージンを表すグラフ、図１９は、Ｐｒ間引きＳＦが設定されている従来のプラズマディスプレイパネルにおけるＶｓマージンを表すグラフ（維持消去期間における共通電極１０４の電位が第一バイアス電位Ｖｓｗ１である場合）、図２０は、Ｐｒ間引きＳＦが設定されている従来のプラズマディスプレイパネルにおけるＶｓマージンを表すグラフ（維持消去期間における共通電極１０４の電位が維持電位Ｖｓである場合）、図２１は、第一乃至第四の実施形態におけるプラズマディスプレイパネルにおけるＶｓマージンを表すグラフである。
【０２０１】
図１８乃至図２１に示すグラフでは、縦軸を（Ｖｓ＿ｍａｘ−Ｖｓ設定値）／（Ｖｓ設定値−Ｖｓ＿ｍｉｎ）とし、横軸を（Ｖｓｗ１−Ｖｓ設定値）としている。
【０２０２】
図１８に示すように、Ｐｒ間引きＳＦを設定しない場合には、比較的大きなＶｓマージンを確保することが可能である。
【０２０３】
具体的には、Ｖｓ設定値に対する誤灯発生電圧Ｖｓ＿ｍａｘ側のＶｓマージンが約１７Ｖであり、Ｖｓ設定値に対する最小電圧Ｖｓ＿ｍｉｎ側のＶｓマージンが約１４Ｖであり、Ｖｓ設定値に対して誤灯発生電圧Ｖｓ＿ｍａｘ側及び最小電圧Ｖｓ＿ｍｉｎ側の双方において十分なＶｓマージンを確保することができる。
【０２０４】
図１９に示すように、Ｐｒ間引きＳＦを設定し、かつ、維持消去期間における共通電極１０４の電位が第一バイアス電位Ｖｓｗ１である場合には、最小電圧Ｖｓ＿ｍｉｎが比較的高くなる。このため、Ｖｓ設定値に対して最小電圧Ｖｓ＿ｍｉｎが高くなるので、Ｖｓ設定値と最小電圧Ｖｓ＿ｍｉｎとの間の差分が小さくなり、結果的に、最小電圧Ｖｓ＿ｍｉｎ側のＶｓマージンが狭くなる。
【０２０５】
具体的には、Ｖｓ設定値に対する誤灯発生電圧Ｖｓ＿ｍａｘ側のＶｓマージンが約２０Ｖであるのに対して、Ｖｓ設定値に対する最小電圧Ｖｓ＿ｍｉｎ側のＶｓマージンは約５Ｖにすぎない。
【０２０６】
また、図２０に示すように、Ｐｒ間引きＳＦを設定し、かつ、維持消去期間における共通電極１０４の電位が維持電位Ｖｓである場合には、誤灯発生電圧Ｖｓ＿ｍａｘが比較的低くなる。このため、Ｖｓ設定値に対して誤灯発生電圧Ｖｓ＿ｍａｘが低くなるので、Ｖｓ設定値と誤灯発生電圧Ｖｓ＿ｍａｘとの間の差分が小さくなり、結果的に、誤灯発生電圧Ｖｓ＿ｍａｘ側のＶｓマージンが狭くなる。
【０２０７】
具体的には、Ｖｓ設定値に対する最小電圧Ｖｓ＿ｍｉｎ側のＶｓマージンは約１６Ｖであるのに対して、Ｖｓ設定値に対する誤灯発生電圧Ｖｓ＿ｍａｘ側のＶｓマージンが約８Ｖにすぎない。
【０２０８】
これに対して、第一乃至第四の実施形態におけるプラズマディスプレイパネルにおけるＶｓマージンは、図１８に示したＰｒ間引きＳＦを設定しない従来のプラズマディスプレイパネルにおけるＶｓマージンよりも狭くはなるが、Ｖｓ設定値に対する誤灯発生電圧Ｖｓ＿ｍａｘ側のＶｓマージン及び最小電圧Ｖｓ＿ｍｉｎ側のＶｓマージンを十分に確保することができる。
【０２０９】
具体的には、Ｖｓ設定値に対する最小電圧Ｖｓ＿ｍｉｎ側のＶｓマージンは約１０Ｖであり、Ｖｓ設定値に対する誤灯発生電圧Ｖｓ＿ｍａｘ側のＶｓマージンが約１４Ｖであり、Ｖｓ設定値に対する最小電圧Ｖｓ＿ｍｉｎ側のＶｓマージンは図１９に示したものよりも大きく、Ｖｓ設定値に対する誤灯発生電圧Ｖｓ＿ｍａｘ側のＶｓマージンは図２０に示したものよりも大きくなっている。
【０２１０】
次いで、Ｖｄ＿ｍｉｎについて説明する。
【０２１１】
維持電圧Ｖｓ及び第一バイアス電位Ｖｓｗ１以外の電圧は設定値で定められた固定電圧とした場合に、第一バイアス電位Ｖｓｗ１を変化させたときに、データ電圧Ｖｄを増加させ、画面全体が確実に点灯するデータ電圧Ｖｄの最小電圧をＶｄ＿ｍｉｎとする。
【０２１２】
データ電圧Ｖｄの設定電圧と最小電圧Ｖｄ＿ｍｉｎとの差分電圧をＶｄマージンと定義すると、この差分電圧が大きい方が、すなわち、Ｖｄマージンが大きい方がプラズマディスプレイパネルの特性バラツキをより確実にカバーすることができる。従って、Ｖｄマージンは大きいほど好ましい。
【０２１３】
図２２は、従来のプラズマディスプレイパネルにおけるＶｄマージンを示したグラフ、図２３は、第一乃至第三の実施形態に係るプラズマディスプレイパネルにおけるＶｄマージンを示したグラフ、図２４は、第四の実施形態に係るプラズマディスプレイパネルにおけるＶｄマージンを示したグラフである。
【０２１４】
図２２乃至図２４において、縦軸は最小電圧Ｖｄ＿ｍｉｎを示し、横軸は（第一バイアス電位Ｖｓｗ１−Ｖｓ設定値）を示している。
【０２１５】
図２２において、黒塗りの四角（■）で表される実線の折れ線５１はＰｒ有りＳＦにおける最小電圧Ｖｄ＿ｍｉｎを、中抜きの丸（○）で表される破線の折れ線５２は共通電極１０４の電位が維持電圧Ｖｓである場合のＰｒ有りＳＦにおける最小電圧Ｖｄ＿ｍｉｎを、中抜きの四角（□）で表される一点鎖線の折れ線５３は共通電極１０４の電位が第一バイアス電位Ｖｓｗ１である場合のＰｒ有りＳＦにおける最小電圧Ｖｄ＿ｍｉｎをそれぞれ示している。
【０２１６】
前述のように、Ｖｄマージンはデータ電圧Ｖｄの設定電圧５０と最小電圧Ｖｄ＿ｍｉｎ５１、５２、５３との差分電圧である。
【０２１７】
図２２に示すように、Ｐｒ有りＳＦにおけるＶｄマージン（直線５０と折れ線５１との差）は比較的大きく、−５乃至−１３Ｖの範囲にある。最小値は５、最大値は１３Ｖである。
【０２１８】
また、Ｐｒ有りＳＦ（共通電極１０４の電位が維持電圧Ｖｓである場合）におけるＶｄマージン（直線５０と折れ線５２との差）は比較的小さく、０乃至−８Ｖの範囲にある。最小値は０、最大値は８Ｖである。また、Ｐｒ有りＳＦ（共通電極１０４の電位が第一バイアス電位Ｖｓｗ１である場合）におけるＶｄマージン（直線５０と折れ線５３との差）は５乃至−３Ｖの範囲にある。最小値は０、最大値は５Ｖである。
【０２１９】
これに対して、図２３に示すように、本発明の第一乃至第三の実施形態におけるＶｄマージン（直線５０と折れ線５４との差）は−２乃至−１０Ｖの範囲にある。最小値は２、最大値は１０Ｖである。
【０２２０】
また、図２４に示すように、本発明の第四の実施形態におけるＶｄマージン（直線５０と折れ線５５との差）は−５乃至−１４Ｖの範囲にある。最小値は５、最大値は１４Ｖである。
【０２２１】
図２２と図２３及び図２４との比較から明らかであるように、本発明の第一乃至第四の実施形態におけるＶｄマージンは従来のプラズマディスプレイパネルにおけるＶｄマージンよりも拡大されている。
【図面の簡単な説明】
【０２２２】
【図１】図１は、本発明の第一の実施形態に係るプラズマディスプレイ装置の構造を示すブロック図である。
【図２】図２は、本発明の第一の実施形態に係るプラズマディスプレイ装置におけるコントローラの構造を示すブロック図である。
【図３】図３は、スキャンドライバ及び走査パルスドライバの構造の一例を示すブロック図である。
【図４】図４は、維持ドライバの構造の一例を示すブロック図である。
【図５】図５は、データドライバの構成の一例を示すブロック図である。
【図６】図６は、本発明の第一の実施形態に係るプラズマディスプレイ装置における駆動シーケンスを示す。
【図７】図７は、本発明の第一の実施形態に係るプラズマディスプレイ装置におけるプラズマディスプレイパネルの書き込み選択型駆動動作を示すタイミングチャートであり、図６に示したサブフィールドＳＦ１及びサブフィールドＳＦ２におけるタイミングチャートを示したものである。
【図８】本発明の第一の実施形態において走査電極と共通電極とに蓄積される壁電荷の量を模式的に示した図である。
【図９】図９は、本発明の第二の実施形態に係るプラズマ表示装置におけるプラズマディスプレイパネルのタイミングチャートである。
【図１０】本発明の第二の実施形態において走査電極と共通電極とに蓄積される壁電荷の量を模式的に示した図である。
【図１１】図１１は、本発明の第三の実施形態に係るプラズマ表示装置におけるプラズマディスプレイパネルのタイミングチャートの一部である。
【図１２】本発明の第三の実施形態において走査電極と共通電極とに蓄積される壁電荷の量を模式的に示した図である。
【図１３】図１３は、本発明の第四の実施形態に係るプラズマ表示装置におけるプラズマディスプレイパネルのタイミングチャートである。
【図１４】本発明の第四の実施形態において走査電極と共通電極とに蓄積される壁電荷の量を模式的に示した図である。
【図１５】図１５は、本発明の第五の実施形態に係るプラズマ表示装置におけるプラズマディスプレイパネルのタイミングチャートの一部である。
【図１６】図１６は、本発明の第六の実施形態に係るプラズマ表示装置におけるプラズマディスプレイパネルのタイミングチャートの一部である。
【図１７】本発明の第六の実施形態に係るプラズマ表示装置におけるプラズマディスプレイパネルの共通電極の電位と制御信号との関係を示すタイミングチャートである。
【図１８】図１８は、Ｐｒ間引きＳＦが設定されていない従来のプラズマディスプレイパネルにおけるＶｓマージンを表すグラフである。
【図１９】図１９は、Ｐｒ間引きＳＦが設定されている従来のプラズマディスプレイパネルにおけるＶｓマージンを表すグラフ（維持消去期間における共通電極の電位が第一バイアス電位Ｖｓｗ１である場合）である。
【図２０】図２０は、Ｐｒ間引きＳＦが設定されている従来のプラズマディスプレイパネルにおけるＶｓマージンを表すグラフ（維持消去期間における共通電極の電位が維持電位Ｖｓである場合）である。
【図２１】図２１は、第一乃至第四の実施形態におけるプラズマディスプレイパネルにおけるＶｓマージンを表すグラフである。
【図２２】図２２は、従来のプラズマディスプレイパネルにおけるＶｄマージンを示したグラフである。
【図２３】図２３は、第一乃至第三の実施形態に係るプラズマディスプレイパネルにおけるＶｄマージンを示したグラフである。
【図２４】図２４は、第四の実施形態に係るプラズマディスプレイパネルにおけるＶｄマージンを示したグラフである。
【図２５】図２５は、ＡＣ型プラズマディスプレイパネルの一般的な構成を示す斜視図である。
【図２６】図２６は、１フィールドとサブフィールドとの関係を示す模式図である。
【図２７】図２７は、図２５に示したプラズマディスプレイパネルの書き込み選択型駆動動作を示すタイミングチャートである。
【図２８】図２８は、図２５に示したプラズマディスプレイパネルの書き込み選択型駆動動作中の壁電荷の形成状態を示した模式図である。
【図２９】図２９は、図２５に示したプラズマディスプレイパネルの書き込み選択型駆動動作中の壁電荷の形成状態を示した模式図である。
【図３０】図３０は、図２５に示したプラズマディスプレイパネルの書き込み選択型駆動動作中の壁電荷の形成状態を示した模式図である。
【図３１】図３１は、図２５に示したプラズマディスプレイパネルの書き込み選択型駆動動作中の壁電荷の形成状態を示した模式図である。
【図３２】図３２は、図２５に示したプラズマディスプレイパネルの書き込み選択型駆動動作中の壁電荷の形成状態を示した模式図である。
【図３３】図３３は、図２５に示したプラズマディスプレイパネルの書き込み選択型駆動動作中の壁電荷の形成状態を示した模式図である。
【図３４】図３４は、図２５に示したプラズマディスプレイパネルの書き込み選択型駆動動作中の壁電荷の形成状態を示した模式図である。
【図３５】図３５は、図２５に示したプラズマディスプレイパネルの書き込み選択型駆動動作中の壁電荷の形成状態を示した模式図である。
【図３６】図３６は、図２５に示したプラズマディスプレイパネルの書き込み選択型駆動動作中の壁電荷の形成状態を示した模式図である。
【図３７】図３７は、図２５に示したプラズマディスプレイパネルの書き込み選択型駆動動作中の壁電荷の形成状態を示した模式図である。
【図３８】図３８は、Ｐｒ間引きＳＦが設定されている従来のプラズマディスプレイパネルの書き込み選択型駆動動作を示すタイミングチャートである。
【符号の説明】
【０２２３】
１  プラズマ表示装置
１０  プラズマディスプレイパネル
２１  駆動用電源
２２  コントローラ
２２１  中央処理装置（ＣＰＵ）
２２２  第一メモリ
２２３  第二メモリ
２３  スキャンドライバ
２４  走査パルスドライバ
２５  維持ドライバ
２６  データドライバ
１０１、１０２  絶縁基板
１０３  走査電極
１０４  共通電極（維持電極）
１０３ａ  第一透明電極
１０４ａ  第二透明電極
１０５、１０６  トレース電極（バス電極）
１１０、１１３  誘電膜
１１１  蛍光体
１１２  保護層
１０７  データ電極
１０８  放電ガス空間
１０９  隔壁
【図１】
2005301053.tif 000003
【図２】
2005301053.tif 000004
【図３】
2005301053.tif 000005
【図４】
2005301053.tif 000006
【図５】
2005301053.tif 000007
【図６】
2005301053.tif 000008
【図７】
2005301053.tif 000009
【図８】
2005301053.tif 000010
【図９】
2005301053.tif 000011
【図１０】
2005301053.tif 000012
【図１１】
2005301053.tif 000013
【図１２】
2005301053.tif 000014
【図１３】
2005301053.tif 000015
【図１４】
2005301053.tif 000016
【図１５】
2005301053.tif 000017
【図１６】
2005301053.tif 000018
【図１７】
2005301053.tif 000019
【図１８】
2005301053.tif 000020
【図１９】
2005301053.tif 000021
【図２０】
2005301053.tif 000022
【図２１】
2005301053.tif 000023
【図２２】
2005301053.tif 000024
【図２３】
2005301053.tif 000025
【図２４】
2005301053.tif 000026
【図２５】
2005301053.tif 000027
【図２６】
2005301053.tif 000028
【図２７】
2005301053.tif 000029
【図２８】
2005301053.tif 000030
【図２９】
2005301053.tif 000031
【図３０】
2005301053.tif 000032
【図３１】
2005301053.tif 000033
【図３２】
2005301053.tif 000034
【図３３】
2005301053.tif 000035
【図３４】
2005301053.tif 000036
【図３５】
2005301053.tif 000037
【図３６】
2005301053.tif 000038
【図３７】
2005301053.tif 000039
【図３８】
2005301053.tif 000040