(57)【要約】【課題】例えば低誘電率絶縁膜を有する半導体ウェーハの切断にレーザ加工を適用するにあたり、レーザ加工速度を高めた際の素子周囲のチッピングを抑制し、半導体素子の品質や製造歩留りの向上を図る。【解決手段】半導体ウェーハ１の複数の素子領域２間は、格子状に設けられたダイシング領域３で区画されている。ダイシング領域３はレーザ加工により隣接する素子領域２間を分離する領域１３を有し、かつレーザ加工領域１３全体に連続した金属層または金属層と樹脂層１６とが存在する。このような半導体ウェーハ１を切断して半導体素子を製造するにあたり、金属層または金属層と樹脂層１６とが存在する部分をレーザ加工する。【選択図】図２
2005228892.tif 000002
【特許請求の範囲】
【請求項１】
複数の素子領域と、前記複数の素子領域間を区画するように格子状に設けられたダイシング領域とを具備する半導体ウェーハにおいて、
前記ダイシング領域はレーザ加工により隣接する前記素子領域間を分離する領域を有し、かつ前記レーザ加工を行う領域全体に連続した金属層または金属層と樹脂層とが存在することを特徴とする半導体ウェーハ。
【請求項２】
個片化された半導体基板と、前記半導体基板の表面層側に形成された集積回路を有する素子部と、前記素子部全体を囲うように設けられたレーザ加工溝を有する外周部とを具備する半導体素子であって、
前記外周部は前記レーザ加工溝に沿って連続した金属層または金属層と樹脂層とを有することを特徴とする半導体素子。
【請求項３】
請求項２記載の半導体素子において、
前記素子部は低誘電率絶縁膜を有し、かつ前記レーザ加工溝は少なくとも前記低誘電率絶縁膜を切断するように形成されていることを特徴とする半導体素子。
【請求項４】
低誘電率絶縁膜を有する複数の素子領域と、前記複数の素子領域間を区画するように格子状に設けられたダイシング領域とを備える半導体ウェーハを、前記ダイシング領域に沿って切断して半導体素子を製造する方法において、
前記ダイシング領域内に前記素子領域の外周全体を囲うように連続した金属層または金属層と樹脂層とを存在させた半導体ウェーハを作製する工程と、
前記金属層または前記金属層と樹脂層とが存在する部分をレーザ加工し、少なくとも前記低誘電率絶縁膜を切断する工程と
を具備することを特徴とする半導体素子の製造方法。
【請求項５】
請求項４記載の半導体素子の製造方法において、
さらに、ブレードを用いて前記ダイシング領域に沿って前記半導体ウェーハを切断し、前記複数の素子領域をそれぞれ個片化して半導体素子を作製する工程を具備することを特徴とする半導体素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体ウェーハとそれを用いた半導体素子の製造方法および半導体素子に関する。
【背景技術】
【０００２】
半導体装置の製造工程は、半導体ウェーハを格子状のスクライブラインで複数の素子領域に区画し、これら各素子領域に集積回路を形成する工程と、半導体ウェーハをスクライブラインに沿って切断し、各素子領域を半導体素子（半導体チップ）として個片化する工程と、これら半導体素子を個々にパッケージで封止する工程とに大別される。半導体ウェーハの切断工程には、一般的にダイヤモンドブレード等を用いて半導体ウェーハを機械的に切削して切断するブレードダイシングが適用されている。
【０００３】
近年、半導体素子の製造コストの低減や高密度実装を図るために、半導体ウェーハの大口径化や薄型化が進められている。さらに、半導体素子のファインピッチ化や高速化に対応するために、配線の低抵抗化を実現するＣｕ配線、および配線間容量を低減する低誘電率（low-κ）の絶縁膜（low-κ膜）の適用が進められている。低誘電率絶縁膜の構成材料（low-κ材料）としては、例えばフッ素がドープされた酸化ケイ素（ＳｉＯＦ）、炭素がドープされた酸化ケイ素（ＳｉＯＣ）、有機シリカ（organic-silica）等を使用することが検討されている。
【０００４】
上記したようなlow-κ膜を層間絶縁膜として有する半導体ウェーハをブレードダイシングにより切断した場合、low-κ材料の脆さや密着力の低さ等に起因して、low-κ膜から剥離やクラック等が生じやすいという問題がある。そこで、low-κ膜を有する半導体ウェーハのブレードダイシングに先立って、各素子領域を区画するスクライブラインに沿ってレーザビームを照射し、low-κ膜を切断することが提案されている（例えば特許文献１，２参照）。また、レーザビームの照射により半導体ウェーハを切断するレーザダイシングも提案されている（例えば特許文献３参照）。
【０００５】
レーザダイシングは半導体ウェーハ中のlow-κ膜の切断に対して有効であるものの、ブレードダイシングに比べて加工速度が遅いことから、ダイシングに要するコストが増加するという難点を有している。そこで、レーザダイシングによる加工コストの増加を抑制するために、レーザ加工の速度を高めることが検討されている。しかし、レーザ加工の速度を高めると半導体素子の周囲にチッピング（欠け）が生じやすくなり、半導体素子の品質低下や不良発生率の増大等を招いてしまう。これはレーザ加工速度の上昇に伴って増加する熱的および機械的な衝撃によって、機械的強度が低いlow-κ膜に起因してチッピングが生じやすくなるものと考えられる。
【特許文献１】特開2003-320466号公報
【特許文献２】特開2002-329686号公報
【特許文献３】米国特許第6472295号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上述したように、層間絶縁膜としてlow-κ膜を有する半導体ウェーハのダイシングにはレーザ加工が有効であるものの、加工コストを低減するためにレーザ加工速度を高めると、半導体素子の周囲にチッピングが生じやすくなるという問題を招いている。半導体素子周囲のチッピングは素子品質や製造歩留りの低下要因となることから、特にlow-κ膜に起因するレーザ加工時のチッピングを抑制することを可能にした半導体ウェーハ、さらにはそのような半導体ウェーハを使用した高歩留りおよび高品質の半導体素子の製造方法を実現することが求められている。
【０００７】
本発明はこのような課題に対処するためになされたもので、レーザ加工時のチッピングを抑制することを可能にした半導体ウェーハ、さらにはそのような半導体ウェーハを適用することによって、品質や製造歩留りの向上を図った半導体素子およびその製造方法を提供することを目的としている。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る半導体ウェーハは、複数の素子領域と、前記複数の素子領域間を区画するように格子状に設けられたダイシング領域とを具備する半導体ウェーハにおいて、前記ダイシング領域はレーザ加工により隣接する前記素子領域間を分離する領域を有し、かつ前記レーザ加工を行う領域全体に連続した金属層または金属層と樹脂層とが存在することを特徴としている。
【０００９】
本発明の一態様に係る半導体素子は、個片化された半導体基板と、前記半導体基板の表面層側に形成された集積回路を有する素子部と、前記素子部全体を囲うように設けられたレーザ加工溝を有する外周部とを具備する半導体素子であって、前記外周部は前記レーザ加工溝に沿って連続した金属層または金属層と樹脂層とを有することを特徴としている。
【００１０】
また、本発明の他の態様に係る半導体素子は、さらに前記素子部が低誘電率絶縁膜を有し、かつ前記レーザ加工溝は少なくとも前記低誘電率絶縁膜を切断するように形成されていることを特徴としている。
【００１１】
本発明の一態様に係る半導体素子の製造方法は、低誘電率絶縁膜を有する複数の素子領域と、前記複数の素子領域間を区画するように格子状に設けられたダイシング領域とを備える半導体ウェーハを、前記ダイシング領域に沿って切断して半導体素子を製造する方法において、前記ダイシング領域内に前記素子領域の外周全体を囲うように連続した金属層または金属層と樹脂層とを存在させた半導体ウェーハを作製する工程と、前記金属層または前記金属層と樹脂層とが存在する部分をレーザ加工し、少なくとも前記低誘電率絶縁膜を切断する工程とを具備することを特徴としている。
【００１２】
また、本発明の他の態様に係る半導体素子の製造方法は、さらに、ブレードを用いて前記ダイシング領域に沿って前記半導体ウェーハを切断し、前記複数の素子領域をそれぞれ個片化して半導体素子を作製する工程を具備することを特徴としている。
【発明の効果】
【００１３】
本発明の一態様によれば、半導体ウェーハのレーザ加工を行う領域全体に連続した金属層または金属層と樹脂層とを存在させているため、レーザ照射に伴う熱的および機械的な衝撃を緩和することができる。これによって、レーザ加工時のチッピングが抑制されることから、半導体素子の品質や製造歩留り等を向上させることが可能となる。
【発明を実施するための最良の形態】
【００１４】
以下、本発明を実施するための形態について、図面を参照して説明する。図１、図２および図３は本発明の第１の実施形態による半導体ウェーハの構成を模式的に示す図である。図１は第１の実施形態による半導体ウェーハの全体構成を模式的に示す平面図、図２は図１に示す半導体ウェーハの要部を拡大して示す平面図、図３は図１に示す半導体ウェーハの要部を拡大して示す断面図である。
【００１５】
図１、図２および図３に示す半導体ウェーハ１は、複数の素子領域２、２…と、これら素子領域２間を区画するように格子状に設けられたダイシング領域３、３…とを具備している。各素子領域２はガードリング４で囲われており、このガードリング４内に回路部５およびボンディングパッド６が形成されている。なお、ガードリング４で囲われた回路部５およびボンディングパッド６を有する素子領域２は、後述する半導体素子の素子部を構成するものである。各素子領域２の回路部５は図３の要部拡大図に示すように、半導体基板（Ｓｉ基板）７の表面層側に形成されている。
【００１６】
Ｓｉ基板７の表面層側に形成された回路部５は、Ｃｕ配線８および低誘電率絶縁膜（low-κ膜）９を有している。低誘電率絶縁膜９には、例えば比誘電率が3.5以下の材料が用いられる。このような低誘電率絶縁膜９としては、フッ素がドープされた酸化ケイ素膜（ＳｉＯＦ膜）、炭素がドープされた酸化ケイ素膜（ＳｉＯＣ膜）、有機シリカ（organic-silica）膜、ＨＳＱ（hydrogen silsesquioxane）膜、ＭＳＱ膜（methyl silsesquioxane膜）、ＢＣＢ（benzocyclobutene）膜、ＰＡＥ（polyarylether）膜、ＰＴＦＥ（polytetrafluoroethylene）膜、さらにはこれらの多孔質膜等が例示される。このような低誘電率絶縁膜９はそれら同士やＳｉ基板７等に対する密着強度が低く、例えば15J/m2以下というような密着強度しか得られない。
【００１７】
Ｃｕ配線８の電極形成部にはＣｕパッド１０が形成されており、さらにその上にボンディングパッド６としてＡｌパッドが形成されている。Ａｌパッド（ボンディングパッド）６の露出部を除く回路部５の表面は保護膜１１で覆われている。このような保護膜１１には、例えば1〜5μm程度の膜厚を有するポリイミド樹脂層のような樹脂層が用いられる。なお、図中１２はＳｉＯxやＳｉＮx等からなるパッシベーション膜である。Ｓｉ基板７上の回路部５の厚さは例えば2〜15μm程度となる。回路部５は半導体基板７側に形成されたトランジスタ（図示せず）等と共に集積回路を構成するものである。
【００１８】
複数の素子領域２間を区画するダイシング領域３は、レーザ加工領域１３とブレードダイシング領域１４とを有している。レーザ加工領域１３は素子領域２の外周全体を囲うように、各素子領域２のガイドリング４に沿ってそれぞれ連続して設けられている。ブレードダイシング領域１４は隣接する素子領域２、２の各レーザ加工領域１３、１３の間に設けられており、最終的に素子領域２、２間の切断領域となるものである。レーザ加工領域１３は少なくとも低誘電率絶縁膜９をレーザ加工で分離する領域であり、半導体ウェーハ１の切断後には後述する半導体素子の外周部の一部を形成するものである。
【００１９】
このようなレーザ加工領域１３には、図３の要部拡大図に示すように、金属層１５と樹脂層１６とが存在している。金属層１５は例えばＡｌパッド６の成膜時にレーザ加工領域１３にもＡｌ層を存在させることで形成したものである。また、レーザ加工領域１３の樹脂層１６は上述した回路部５の保護膜１１の一部であり、保護膜１１をダイシング領域３のレーザ加工領域１３にまで存在させることで形成したものである。これら金属層１５とその上方（ウェーハ表面部側）に形成されたエネルギー吸収率の高い樹脂層１６は、低誘電率絶縁膜９を含む回路部５をレーザ加工する際に、レーザビームの照射に伴う熱的および機械的な衝撃を緩和する層として機能するものであり、これによって特に低誘電率絶縁膜９に起因するチッピングを抑制することが可能となる。
【００２０】
レーザ照射時に衝撃緩和層として機能する金属層１５はＡｌ層に限られるものではなく、他の金属材料を適用してもよい。ただし、製造コストの増加等を抑制する上で、金属層１５はボンディングパッド６の形成時に同時に成膜することが好ましい。また、樹脂層１６に関しても上述したポリイミド樹脂に限られるものではなく、例えばエポキシ樹脂、フェノール樹脂、シリコーン樹脂等を適用してもよい。ただし、金属層１５の場合と同様に、樹脂層１６と保護膜１１とを同一材料でかつ同時に成膜することが好ましい。衝撃緩和層としての金属層１５および樹脂層１６はレーザ加工領域１３全体に連続して設けられている。すなわち、レーザ加工領域１３は各素子領域２の外周全体を囲うように連続した金属層１５と樹脂層１６を有している。
【００２１】
ここで、レーザ照射時の衝撃緩和層は必ずしも金属層１５と樹脂層１６を共に存在させなくてはならないものではなく、金属層１５のみでも衝撃緩和効果を得ることができる。従って、衝撃緩和層は金属層単独もしくは金属層１５と樹脂層１６との多層膜のいずれかを適用することができる。ただし、金属層１５と樹脂層１６の両層を適用することで、より良好な衝撃緩和効果が得られることから、この実施形態ではレーザ加工領域１３に金属層１５と樹脂層１６を共に存在させている。金属層１５と樹脂層１６との多層膜を適用する場合、エネルギー吸収率の高い樹脂層１６はウェーハ表面部側（金属層１５より上層側）に形成されていることが望ましい。なお、樹脂層１６のみではチッピングを十分に抑制し得るような衝撃緩和効果を得ることができない。
【００２２】
上述したように、レーザ加工を行う領域１３には衝撃緩和層として金属層１５と樹脂層１６を存在させているが、これら金属層１５および樹脂層１６、特に樹脂層１６はブレードダイシングする際にブレードの目詰まりを誘発して切れ味を低下させる原因となる。このようなブレードの切れ味の低下はチッピング（欠け）の発生要因となるおそれがある。このため、ブレードダイシング領域１４には金属層１５および樹脂層１６、特に樹脂層１６を存在させないことが好ましい。図２および図３において、ブレードダイシング領域１４は金属層１５および樹脂層１６を有していない。このような状態は予めブレードダイシング領域１４には金属層１５および樹脂層１６を形成しない、もしくは金属層１５および樹脂層１６を除去することで実現される。
【００２３】
次に、上述した実施形態による半導体ウェーハ１のダイシング（切断）工程について、図４および図５を参照して述べる。まず、図４（ａ）および図５（ａ）に示すように、裏面側にダイシングテープ１７を貼り付けた半導体ウェーハ１のレーザ加工領域１３に沿ってレーザビームを照射する。レーザ加工領域１３は上述したように各素子領域２を囲うように形成されており、これらレーザ加工領域１３間にはブレードダイシング領域１４が設けられているため、レーザビームは各素子領域２の周囲がレーザ加工溝１８で囲われるように照射する。図４（ａ）において、矢印はレーザビームによる加工方向（レーザ照射手段または半導体ウェーハ１の相対的な移動方向）を示している。
【００２４】
さらに、図５（ａ）では図示を省略したが、回路部５は図２に示したように低誘電率絶縁膜を有している。レーザビームはレーザ加工溝１８が少なくとも低誘電率絶縁膜を切断するように照射する。レーザ加工溝１８はＳｉ基板７に到達するように形成することが好ましく、これによって回路部５の低誘電率絶縁膜を確実に切断、分離することができる。このようなレーザ加工において、レーザ加工領域１３には連続した金属層１５と樹脂層１６が存在しているため、レーザ照射に伴う熱的および機械的衝撃を緩和することができる。特に、レーザ加工速度の上昇に伴って増加する熱的および機械的な衝撃を十分に緩和することができることから、機械的強度や密着力が低い低誘電率絶縁膜に起因するチッピングを再現性よく抑制することが可能となる。
【００２５】
レーザ加工時のチッピングの抑制は単にダイシング加工時の歩留りを高めるだけでなく、半導体素子の品質や信頼性の向上に大きく寄与するものである。すなわち、レーザ加工速度の上昇に伴って増加する熱的および機械的な衝撃は、レーザ加工した部分にチッピングを生じやすくさせると共に、機械的強度や密着力が低い低誘電率絶縁膜に残留応力や歪を発生させることになる。低誘電率絶縁膜に生じた残留応力や歪は、後工程（ブレードダイシング工程やパッケージ工程等）における低誘電率絶縁膜の剥離やクラック等の発生原因となり、半導体素子の品質や信頼性を低下させる。これに対して、レーザ加工領域１３に存在させた金属層１５および樹脂層１６でレーザ照射に伴う熱的および機械的衝撃を緩和することによって、半導体素子の品質や信頼性を大幅に高めることができる。
【００２６】
この後、図４（ｂ）および図５（ｂ）に示すように、ダイヤモンドブレード等を用いてブレードダイシング領域１４に沿って半導体ウェーハ１を切断する。ブレードダイシングはブレードによる加工溝１９がダイシングテープ１７に到達するように実施する。このようなブレードダイシング工程によって、各素子領域をそれぞれ個片化して半導体素子を作製する。図４（ｂ）において、矢印はブレードによる加工方向（ブレードまたは半導体ウェーハ１の相対的な移動方向）を示している。なお、レーザ加工で半導体ウェーハ１の切断まで実施した場合にはブレードダイシング工程を省略することができるが、加工コスト等の点からレーザ加工とブレードダイシングとを組合せて半導体ウェーハ１の切断工程を実施することが好ましい。
【００２７】
ここで、図４は各素子領域２を囲うレーザ加工領域１３の角部間の橋渡し部２０を他の領域と同面積で形成した構造を示している。橋渡し部２０はブレードの加工経路に存在しているため、その部分に存在する金属層１５および樹脂層１６はブレードの切れ味の低下要因となるおそれがある。そこで、例えば図６に示すように橋渡し部２０の金属層１５および樹脂層１６の面積を小さくしたり、また図７に示すように橋渡し部２０の金属層１５および樹脂層１６を除去するようにしてもよい。このような構造においても、各素子領域２を囲うレーザ加工領域１３には連続した金属層１５と樹脂層１６が存在するため、レーザ照射に伴う熱的および機械的な衝撃を十分に緩和した上で、金属層１５および樹脂層１６に基づくブレードの切れ味の低下を抑制することが可能となる。
【００２８】
上述した実施形態による半導体ウェーハ１の切断工程によれば、機械的強度や密着力が低い低誘電率絶縁膜に起因するクラックや剥離、さらにはレーザ加工速度を上昇させた際のチッピングを再現性よく抑制することができる。これらによって、信頼性や品質の低下および不良発生の増加等を招くことなく、レーザ加工に伴う加工コストを低減することが可能となる。すなわち、信頼性や品質に優れる半導体素子（特に低誘電率絶縁膜を有する半導体素子）を低コストで提供することができる。図８はこのような切断工程を適用して作製した一実施形態による半導体素子の構成を模式的に示している。
【００２９】
図８に示す半導体素子２１はガイドリング４で囲われた素子部２２を有している。この素子部２２は図２や図３に示した素子領域２に対応し、図示を省略した回路部やボンディングパッド６を有している。ガイドリング４の外側の外周部２３は、半導体ウェーハ１のレーザ加工領域１３およびブレードダイシング領域１４の一部に相当するものである。従って、外周部２３は素子部２２全体を囲うように設けられたレーザ加工溝１８を有しており、さらにレーザ加工溝１８に沿って連続した金属層（図８では図示を省略）および樹脂層１６が存在している。外周部２３にはレーザ加工溝１８で切断された金属層および樹脂層１６の残余の部分が存在することになる。
【００３０】
この実施形態の半導体素子２１は切断工程時における製造歩留りが高いだけでなく、上述したように品質や信頼性等に優れるものである。すなわち、外周部２３に存在する金属層および樹脂層１６でレーザ加工時の残留応力や歪等が低減されるため、後工程（ダイボンディング工程やパッケージング工程等）における低誘電率絶縁膜の剥離やクラック等を抑制することが可能となる。従って、半導体素子２１の品質や信頼性を大幅に高めることができる。具体的には、後工程における不良発生率を抑制することができると共に、実使用時における信頼性を高めることが可能となる。このような半導体素子２１の品質や信頼性の向上は、特に半導体素子２１が低誘電率絶縁膜を有する場合に有効であるが、低誘電率絶縁膜以外の低強度膜や低密着膜を有する場合おいても適用可能である。
【００３１】
図９はレーザ加工領域に金属層（膜厚1μmのＡｌ層）と樹脂層（膜厚3μmのポリイミド樹脂層）を存在させた場合（実施例１）と金属層（膜厚3μmのＡｌ層）のみを存在させた場合（実施例２）と何も存在させなかった場合（比較例１）において、レーザ加工後のチッピング発生数（チップ1辺当り）とレーザ加工速度との関係を示している。なお、半導体ウェーハの回路部は2層の低誘電率絶縁膜を有するものである。図９から明らかなように、レーザ加工領域に金属層または金属層と樹脂層を存在させる、特に金属層と樹脂層を存在させることによって、チッピング発生数を大幅に低減することができる。このことは、半導体素子の製造歩留りを高めると共に、品質や信頼性等に優れる半導体素子が提供できることを示している。
【００３２】
上述した実施形態の半導体素子２１は、例えばリードフレーム上へのダイボンディング、半導体素子２１のボンディングパッド６とリードフレームとの間のワイヤボンディング、封止樹脂によるモールド、リードの成形等の各工程を経て、パッケージ構造の半導体装置として用いられるものである。半導体素子２１の封止構造は上記したリードフレームを用いたＱＦＰ等に限らず、ＰＧＡ、ＢＧＡ、ＣＳＰ等の一般的な各種パッケージ構造を適用することができる。また、場合によってはベアチップ実装等を適用してもよい。電極接続構造に関してもワイヤボンディングに限らず、フリップチップ接続やＴＡＢ接続等の一般的に使用されている接続構造を適用することができる。封止材料や実装基板に関しても同様であり、一般的な材料や構成を適用することができる。
【００３３】
次に、本発明の第２の実施形態について、図１０、図１１および図１２を参照して説明する。図１０は第２の実施形態による半導体ウェーハの要部構成およびその切断工程を示す断面図、図１１は第２の実施形態による半導体ウェーハの切断工程を示す平面図である。また、図１２は第２の実施形態による切断工程を適用して作製した半導体素子の構成を模式的に示す平面図である。なお、これらの図において、前述した第１の実施形態と同一部分には同一符号を付し、一部説明を省略する。
【００３４】
第２の実施形態による半導体ウェーハ１は、図１０（ａ）に示すように、レーザ加工領域１３とブレードダイシング領域１４とが重なっているものである。すなわち、レーザ加工領域１３の内側にブレードダイシング領域１４が設けられている。なお、回路部５の構成やレーザ加工領域１３に存在する金属層１５および樹脂層１６については、前述した第１の実施形態と同様とされている。このような半導体ウェーハ１の切断工程は、まず図１０（ｂ）および図１１（ａ）に示すように、レーザ加工領域１３に沿ってレーザビームを照射する。レーザビームは各素子領域２の周囲がレーザ加工溝１８で囲われ、かつレーザ加工溝１８の幅がブレードの幅より広くなるように照射する。図１１（ｂ）において、矢印はレーザビームによる加工方向（レーザ照射手段または半導体ウェーハ１の相対的な移動方向）を示している。
【００３５】
レーザ加工溝１８は前述した第１の実施形態と同様に、少なくとも回路部５の低誘電率絶縁膜を切断するように形成する。このようなレーザ加工において、レーザ加工領域１３には前述した第１の実施形態と同様に、連続した金属層１５と樹脂層１６が存在しているため、レーザ照射に伴う熱的および機械的衝撃を緩和することができる。特に、レーザ加工速度の上昇に伴って増加する熱的および機械的な衝撃を十分に緩和することができることから、機械的強度や密着力が低い低誘電率絶縁膜に起因するチッピングを再現性よく抑制することが可能となる。
【００３６】
この後、図１０（ｃ）および図１１（ｂ）に示すように、ダイヤモンドブレード等を用いてレーザ加工領域１３の内側のブレードダイシング領域１４に沿って半導体ウェーハ１を切断する。すなわち、ブレードはレーザ加工溝１８に沿って移動され、レーザ加工溝１８の内側からＳｉ基板７を切断するものである。ブレードダイシングはブレードによる加工溝１９がダイシングテープ１７に到達するように実施される。このようなブレードダイシング工程によって、各素子領域をそれぞれ個片化して半導体素子を作製する。図１１（ｂ）において、矢印はブレードによる加工方向（ブレードまたは半導体ウェーハ１の相対的な移動方向）を示している。
【００３７】
上述した実施形態による半導体ウェーハ１の切断工程によれば、機械的強度や密着力が低い低誘電率絶縁膜に起因するクラックや剥離、さらにはレーザ加工速度を上昇させた際のチッピングを再現性よく抑制することができる。これらによって、信頼性や品質の低下および不良発生の増加等を招くことなく、レーザ加工に伴う加工コストを低減することが可能となる。すなわち、信頼性や品質に優れる半導体素子（特に低誘電率絶縁膜を有する半導体素子）を低コストで提供することができる。図１２はこのような切断工程を適用して作製した一実施形態による半導体素子の構成を模式的に示している。
【００３８】
図１２に示す半導体素子２４はガイドリング４で囲われた素子部２２を有している。この素子部２２は図２や図３に示した素子領域２に対応し、図示を省略した回路部やボンディングパッド６を有している。ガイドリング４の外側の外周部２３は、半導体ウェーハ１のレーザ加工領域１３の一部に相当するものである。外周部２３は素子部２２全体を囲うように設けられたレーザ加工溝１８を有している。この実施形態の半導体素子２４はレーザ加工溝１８が最外周に存在しており、その内側に沿って連続した金属層（図１２では図示を省略）および樹脂層１６が存在している。外周部２３にはレーザ加工溝１８で切断された金属層および樹脂層１６の残余の部分が存在することになる。
【００３９】
この第２の実施形態による半導体素子２４も高歩留り並びに高品質を有するものである。すなわち、外周部２３に存在する金属層および樹脂層１６でレーザ加工時の残留応力や歪等が低減されるため、後工程（ダイボンディング工程やパッケージング工程等）における低誘電率絶縁膜の剥離やクラック等を抑制することが可能となる。従って、半導体素子２４の品質や信頼性を大幅に高めることができる。具体的には、後工程における不良発生率を抑制することができると共に、実使用時における信頼性を高めることが可能となる。なお、半導体素子２４はレーザ加工溝１８に沿って金属層のみを存在させた外周部２３を有するものであってもよい。半導体素子２４は前述した第１の実施形態と同様に、各種の封止材料で封止して半導体装置として用いられる。
【００４０】
なお、本発明は上記した実施形態に限定されるものではなく、各種の半導体ウェーハ、それを用いた半導体素子の製造方法、さらにはそのような製造方法を適用した半導体素子に適用することができる。そのような半導体ウェーハ、半導体素子およびその製造方法についても、本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【００４１】
【図１】本発明の第１の実施形態による半導体ウェーハの全体構成を模式的に示す平面図である。
【図２】図１に示す半導体ウェーハの要部を拡大して示す平面図である。
【図３】図１に示す半導体ウェーハの要部を拡大して示す断面図である。
【図４】図１に示す半導体ウェーハの切断工程を示す平面図である。
【図５】図１に示す半導体ウェーハの切断工程を示す断面図である。
【図６】図１に示す半導体ウェーハの一変形例を示す平面図である。
【図７】図１に示す半導体ウェーハの他の変形例を示す平面図である。
【図８】本発明の第１の実施形態による半導体素子の概略構成を模式的に示す平面図である。
【図９】本発明の実施例による半導体ウェーハのレーザ加工速度とチッピング発生数との関係を比較例と対比して示す図である。
【図１０】本発明の第２の実施形態による半導体ウェーハの要部構成および半導体ウェーハの切断工程を示す断面図である。
【図１１】図１０に示す半導体ウェーハの切断工程の平面図である。
【図１２】本発明の第２の実施形態による半導体素子の概略構成を模式的に示す平面図である。
【符号の説明】
【００４２】
１…半導体ウェーハ、２…素子領域、３…ダイシング領域、５…回路部、９…低誘電率絶縁膜、１３…レーザ加工領域、１４…ブレードダイシング領域、１５…金属層、１６…樹脂層、１８…レーザ加工溝、１９…ブレード加工溝、２１，２４…半導体素子、２２…素子部、２３…外周部。
【図１】
2005228892.tif 000003
【図２】
2005228892.tif 000004
【図３】
2005228892.tif 000005
【図４】
2005228892.tif 000006
【図５】
2005228892.tif 000007
【図６】
2005228892.tif 000008
【図７】
2005228892.tif 000009
【図８】
2005228892.tif 000010
【図９】
2005228892.tif 000011
【図１０】
2005228892.tif 000012
【図１１】
2005228892.tif 000013
【図１２】
2005228892.tif 000014