(57)【要約】【課題】  容量素子の電圧依存性を小さくすると共に、ＰＮ接合耐圧を向上する。【解決手段】Ｐ型シリコン基板１の表面に第１Ｎウエル２が配置され、この第１Ｎウエル２内に、これに重畳して第２Ｎウエル３が配置されている。ゲート絶縁膜４上の全面及びフィールド絶縁膜５の一部上にゲート電極８が配置されている。そして、第２Ｎウエル３の表面には高いＰ型不純物濃度を有したＰ＋型拡散層６が形成されている。Ｐ＋型拡散層６の端は、電界が集中するフィールド絶縁膜５の端（ゲート絶縁膜４とフィールド絶縁膜５とが接する部位）と離間されている。すなわち、Ｐ＋型拡散層６の端は、フィールド絶縁膜５の端から、ゲート絶縁膜４の方向へ内側に離れて配置されている。【選択図】  図２
2005039115.tif 000002
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記第１導電型の半導体基板の表面に配置された第２導電型の第１ウエルと、
前記第１ウエル内に配置された第２導電型の第２ウエルと、
前記第２ウエルの表面に配置された第１導電型の第１拡散層と、
前記拡散層上に配置された容量絶縁膜と、
前記容量絶縁膜に隣接し、その周辺を囲むように配置されたフィールド絶縁膜と、
前記容量絶縁膜上に配置された電極と、を有し、
前記拡散層はその端が、前記フィールド酸化膜の端から離間して配置されていることを特徴とする半導体装置。
【請求項２】
前記第１拡散層より低濃度であり、前記第１拡散層を内包する第１導電型の第２拡散層を有することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第２拡散層の端は、前記フィールド絶縁膜の端に整合して配置されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
第１導電型の半導体基板と、
前記第１導電型の半導体基板の表面に配置された第２導電型の第１ウエルと、
前記第１ウエル内に配置された第１導電型の第２ウエルと、
前記第２ウエルの表面に配置された第１導電型の拡散層と、
前記拡散層上に配置された容量絶縁膜と、
前記容量絶縁膜に隣接し、その周辺を囲むように配置されたフィールド絶縁膜と、
前記容量絶縁膜上に配置された電極と、を有することを特徴とする半導体装置。
【請求項５】
前記拡散層の端は、前記フィールド絶縁膜の端に整合して配置されていることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記第１ウエル内に、前記第２ウエルと隣接して配置された第１導電型の第３ウエルを有することを特徴とする請求項４又は請求項５記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置に関し、特に、電圧依存性を小さくした容量素子に関する。
【背景技術】
【０００２】
近年、ＣＣＤや有機ＥＬ表示装置用のドライバーＩＣが開発されている。この種のドライバーＩＣでは、昇圧電源が必要であるため、昇圧電源回路として例えばＤＣ−ＤＣコンバータが内蔵されている。ＤＣ−ＤＣコンバータにおいて、位相補償用の容量素子が使用されているが、回路動作上、電圧依存性が小さい容量素子が必要とされていた。
【０００３】
図６はこの種の容量素子を含む半導体装置を示す断面図である。Ｐ型シリコン基板５０の表面に第１Ｎウエル５１が配置され、この第１Ｎウエル５１内に、これに重畳して第２Ｎウエル５２が配置されている。第２Ｎウエル５２上にはゲート絶縁膜５３と、このゲート絶縁膜５３に隣接し、その周辺を囲むようにフィールド絶縁膜５４が配置されている。
【０００４】
また、ゲート絶縁膜５３上及びフィールド絶縁膜５４の一部上に、金属やポリシリコン等の導電体から成るゲート電極５６がこれらに接して配置されている。そして、第２Ｎウエル５２の表面には高いＰ型不純物濃度を有したＰ＋型拡散層５５（ＰＤＤ層とも呼ばれる）が形成されている。Ｐ＋型拡散層５５の上面はゲート絶縁膜５３に接しており、その端はフィールド絶縁膜５４の端（ゲート絶縁膜５３とフィールド絶縁膜５４とが接する部位）に整合して配置されている。
【０００５】
係る半導体装置において、ゲート電極５６、ゲート絶縁膜５３、Ｐ＋型拡散層５５によって容量素子が構成される。ゲート電極５６、Ｐ＋型拡散層５５が対向する容量電極であり、それらの間に介在するゲート絶縁膜５３が容量絶縁膜である。そして、Ｐ＋型拡散層５５が高濃度であることにより、容量素子の電圧依存性（例えば、ゲート電圧依存性）を小さくすることができる。
【０００６】
なお、関連する先行技術文献には、例えば特許文献１が挙げられる。
【特許文献１】特開２０００−２４３９７９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
ところで、上記の容量素子をＤＣ−ＤＣコンバータ等の昇圧電源回路に適用する場合、回路動作中に、Ｐ＋型拡散層５５と第２Ｎウエル５２とで形成されるＰＮ接合に高い逆バイアス電圧（例えば１２．５Ｖ）が印加される。すると、従来例の容量素子では、ＰＮ接合耐圧が不十分であるために、回路動作中にＰＮ接合のアバランシェブレークダウンが起こり、容量素子として正常に機能しなくなるという問題があった。
【課題を解決するための手段】
【０００８】
本発明の半導体装置の第１特徴構成は、第１導電型の半導体基板と、第１導電型の半導体基板の表面に配置された第２導電型の第１ウエルと、第１ウエル内に配置された第２導電型の第２ウエルと、第２ウエルの表面に配置された第１導電型の第１拡散層と、拡散層上に配置された容量絶縁膜と、容量絶縁膜に隣接し、その周辺を囲むように配置されたフィールド絶縁膜と、容量絶縁膜上に配置された電極と、を有し、拡散層はその端が、フィールド酸化膜の端から離間して配置されていることである。
【０００９】
係る構成によれば、第１拡散層、容量絶縁膜、電極とで容量素子が構成される。そして、第１拡散層はその端が、電界が集中するフィールド酸化膜の端から離間して配置されているので、第１拡散層と第２ウエルとで形成されるＰＮ接合耐圧が向上する。
【００１０】
また、本発明の半導体装置の第２特徴構成は、第１導電型の半導体基板と、第１導電型の半導体基板の表面に配置された第２導電型の第１ウエルと、第１ウエル内に配置された第１導電型の第２ウエルと、第２ウエルの表面に配置された第１導電型の拡散層と、拡散層上に配置された容量絶縁膜と、容量絶縁膜に隣接し、その周辺を囲むように配置されたフィールド絶縁膜と、容量絶縁膜上に配置された電極と、を有することである。
【００１１】
係る構成によれば、拡散層、容量絶縁膜、電極とで容量素子が構成される。そして、拡散層はこれと同導電型の第２ウエルの表面に配置されているので、第１ウエルと第２ウエルとでＰＮ接合が形成され、ＰＮ接合耐圧が向上する。
【発明の効果】
【００１２】
本発明によれば、容量素子の電圧依存性を小さくすることができると共に、ＰＮ接合耐圧を向上することができる。特に、ＤＣ−ＤＣコンバータ等に使用される容量素子として好適である。
【発明を実施するための最良の形態】
【００１３】
次に、本発明を実施するための最良の形態について図面を参照しながら説明する。図１は本発明を実施するための最良の第１形態に係る半導体装置の平面図、図２は図１におけるＸ−Ｘ線に沿った断面図である。
【００１４】
Ｐ型半導体基板として例えばＰ型シリコン基板１の表面に第１Ｎウエル２が配置され、この第１Ｎウエル２内に、これに重畳して第２Ｎウエル３が配置されている。第２Ｎウエル３上にはゲート絶縁膜４と、このゲート絶縁膜４に隣接し、その周辺を囲むようにフィールド絶縁膜５が配置されている。フィールド絶縁膜５は例えば選択酸法によって形成されたＬＯＣＯＳ酸化膜である。ゲート絶縁膜４はフィールド絶縁膜５より薄い膜厚を有している。第１Ｎウエル２の端、第２Ｎウエル３の端はいずれもフィールド絶縁膜５の下方に配置されている。
【００１５】
また、ゲート絶縁膜４上の全面及びフィールド絶縁膜５の一部上に、金属やポリシリコン等の導電体から成るゲート電極８がこれらに接して配置されている。そして、第２Ｎウエル３の表面には高いＰ型不純物濃度を有したＰ＋型拡散層６（ＰＤＤ層とも呼ばれる）が形成されている。Ｐ＋型拡散層６の上面はゲート絶縁膜４に接しており、Ｐ＋型拡散層６の端は、電界が集中するフィールド絶縁膜５の端（ゲート絶縁膜４とフィールド絶縁膜５とが接する部位）と離間されている。すなわち、Ｐ＋型拡散層６の端は、フィールド絶縁膜５の端から、ゲート絶縁膜４の方向へ内側に離れて配置されており、活性化領域（ゲート絶縁膜４の下の第２Ｎウエル３）の中に収まっている。また、図２に示すように、フィールド絶縁膜５がＬＯＣＯＳ酸化膜である場合には、Ｐ＋型拡散層６は、そのバーズビークの先端と離間される。
【００１６】
係る半導体装置において、ゲート電極８、ゲート絶縁膜４、Ｐ＋型拡散層６によってＰＤＤ容量素子が構成される。ゲート電極８、Ｐ＋型拡散層６が対向する容量電極であり、それらの間に介在するゲート絶縁膜４が容量絶縁膜である。そして、Ｐ＋型拡散層６が高濃度を有していることにより、容量素子の電圧依存性（例えば、ゲート電圧依存性）を小さくすることができる。Ｐ＋型拡散層６のＰ型不純物濃度は１×１０１８／ｃｍ３〜１×１０２０／ｃｍ３であることが電圧依存性を小さくする上で好ましい。また、Ｐ＋型拡散層６の端は、電界が集中するフィールド絶縁膜５の端と離間されているので、Ｐ＋型拡散層６と第２Ｎウエル３とで形成されるＰＮ接合の耐圧を向上することができる。
また、Ｐ＋型拡散層６より低濃度であり、このＰ＋型拡散層６を内包するＰ−型拡散層７を設けることが、ＰＮ接合耐圧を向上させる点で好ましい。Ｐ−型拡散層７は、イオン注入によりフィールド絶縁膜５の端に整合して形成される。
【００１７】
また、この半導体装置は、Ｐ型シリコン基板１上に、第１Ｎウエル２が配置され、第１Ｎウエル２内には、第２Ｎウエル３に隣接してＰウエル１０が配置され、トリプルウエル構造を有している。そして、上述のように、第２Ｎウエル３内に容量素子を構成しているが、第２Ｎウエル３はこの他に複数形成され、そのような第２Ｎウエル３内には、Ｐチャネル型ＭＯＳトランジスタが配置される。また、Ｐウエル１０内にはＮチャネル型ＭＯＳトランジスタが配置される。
【００１８】
また、Ｐ型シリコン基板１、第１Ｎウエル２、第２Ｎウエル３及びＰウエル１０の極性をＰ型からＮ型に変更すると共に、Ｐ＋型拡散層６の極性をＮ＋型に変更し、ＮＤＤ容量素子を構成することもできる。この場合、Ｎ＋型拡散層のＮ型不純物濃度は５×１０１８／ｃｍ３〜５×１０２０／ｃｍ３であることが電圧依存性を小さくする上で好ましい。
【００１９】
図３は本発明を実施するための最良の第２形態に係る半導体装置の平面図、図４は図３におけるＹ−Ｙ線に沿った断面図である。なお、図１，図２と同一の構成部分については同一符号を付してその説明を省略する。
【００２０】
上述した第１形態の半導体装置は、Ｐ＋型拡散層６がフィールド絶縁膜５の端と離間されているので、この離間領域において、ゲート電極８は第２Ｎウエル３、もしくはＰ−型拡散層７が形成されている場合にはこのＰ−型拡散層７と対向することになり、その結果、容量素子のゲート電圧依存性が幾分か大きくなってしまう。そこで、本形態では、容量素子のゲート電圧依存性を小さく抑えながら、ＰＮ接合耐を向上させたものである。
【００２１】
本形態では、第１Ｎウエル２内に、Ｐウエル１１を配置し、このＰウエル１１の表面にＰ＋型拡散層１２を配置した。Ｐ＋型拡散層１２の端は、フィールド酸化膜５の端と整合して配置されている。このような配置関係は、例えばフィールド酸化膜５をマスクとしてゲート絶縁膜４の下のＰウエル１１表面にＰ型不純物（例えば、ボロンやＢＦ2）をイオン注入することで形成される。これにより、Ｐ＋型拡散層１２はゲート絶縁膜４の下の全面に配置されるので、ゲート電極８はゲート絶縁膜４を介して、Ｐ＋型拡散層１２と対面し、これよりも濃度の低いＰウエル１１と対面することがないので、容量素子のゲート電圧依存性を小さく抑えることができる。また、この容量素子では、低濃度のＰウエル１１と第１Ｎウエル２とでＰＮ接合が形成されるので、ＰＮ接合耐圧を向上することができる。
【００２２】
Ｐ＋型拡散層１２のＰ型不純物濃度は、第１形態と同様に、１×１０１８／ｃｍ３〜１×１０２０／ｃｍ３であることが電圧依存性を小さくする上で好ましい。
【００２３】
また、この半導体装置は、Ｐ型シリコン基板１上に、第１Ｎウエル２が配置され、第１Ｎウエル２内には、Ｐウエル１１に隣接して、第２ウエル１３が配置され、トリプルウエル構造を有している。そして、上述のように、Ｐウエル１１内に容量素子を構成しているが、Ｐウエル１１はこの他に複数形成され、そのようなＰウエル１１内には、Ｎチャネル型ＭＯＳトランジスタが配置される。また、第２ウエル１３内にはＰチャネル型ＭＯＳトランジスタが配置される。
【００２４】
また、Ｐ型シリコン基板１、第１Ｎウエル２、第２Ｎウエル１３及びＰウエル１１の極性をＰ型からＮ型に変更すると共に、Ｐ＋型拡散層１２の極性をＮ＋型に変更し、ＮＤＤ容量素子を構成することもできる。この場合、Ｎ＋型拡散層のＮ型不純物濃度は５×１０１８／ｃｍ３〜５×１０２０／ｃｍ３であることが電圧依存性を小さくする上で好ましい。
【００２５】
図５は、本発明を実施するための最良の第２形態に係るＰＤＤ容量素子（図１，図２参照）と、従来例のＰＤＤ容量素子（図６参照）のゲート電圧依存性を示した図である。ここで、本発明を実施するための最良の第２形態に係るＰＤＤ容量素子において、第２Ｎウエル３は電気的に浮遊状態であり、従来例のＰＤＤ容量素子において、第１Ｎウエル５１も電気的に浮遊状態である。この図から、本発明を実施するための最良の第２形態に係るＰＤＤ容量素子は、従来例と同程度に、ゲート電圧依存性が小さいことがわかる。
【図面の簡単な説明】
【００２６】
【図１】本発明を実施するための最良の第１形態に係る半導体装置の平面図である。
【図２】図１におけるＸ−Ｘ線に沿った断面図である。
【図３】本発明を実施するための最良の第２形態に係る半導体装置の平面図である。
【図４】図３におけるＹ−Ｙ線に沿った断面図である。
【図５】容量素子のゲート電圧依存性を示す図である。
【図６】従来例に係る容量素子を含む半導体装置を示す断面図である。
【図１】
2005039115.tif 000003
【図２】
2005039115.tif 000004
【図３】
2005039115.tif 000005
【図４】
2005039115.tif 000006
【図５】
2005039115.tif 000007
【図６】
2005039115.tif 000008
【手続補正書】
【提出日】平成16年2月12日(2004.2.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１導電型の半導体基板と、
前記第１導電型の半導体基板の表面に配置された第２導電型の第１ウエルと、
前記第１ウエル内に配置された第２導電型の第２ウエルと、
前記第２ウエルの表面に配置された第１導電型の第１拡散層と、
前記第１拡散層上に配置された容量絶縁膜と、
前記容量絶縁膜に隣接し、その周辺を囲むように配置されたフィールド絶縁膜と、
前記容量絶縁膜上に配置された電極と、を有し、
前記第１拡散層はその端が、前記フィールド酸化膜の端から離間して配置されていることを特徴とする半導体装置。
【請求項２】
前記第１拡散層より低濃度であり、前記第１拡散層を内包する第１導電型の第２拡散層を有することを特徴とする請求項１記載の半導体装置。
【請求項３】
前記第２拡散層の端は、前記フィールド絶縁膜の端に整合して配置されていることを特徴とする請求項２記載の半導体装置。
【請求項４】
第１導電型の半導体基板と、
前記第１導電型の半導体基板の表面に配置された第２導電型の第１ウエルと、
前記第１ウエル内に配置された第１導電型の第２ウエルと、
前記第２ウエルの表面に配置された第１導電型の拡散層と、
前記拡散層上に配置された容量絶縁膜と、
前記容量絶縁膜に隣接し、その周辺を囲むように配置されたフィールド絶縁膜と、
前記容量絶縁膜上に配置された電極と、を有することを特徴とする半導体装置。
【請求項５】
前記拡散層の端は、前記フィールド絶縁膜の端に整合して配置されていることを特徴とする請求項４記載の半導体装置。
【請求項６】
前記第１ウエル内に、前記第２ウエルと隣接して配置された第２導電型の第３ウエルを有することを特徴とする請求項４又は請求項５記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明の半導体装置の第１特徴構成は、第１導電型の半導体基板と、第１導電型の半導体基板の表面に配置された第２導電型の第１ウエルと、第１ウエル内に配置された第２導電型の第２ウエルと、第２ウエルの表面に配置された第１導電型の第１拡散層と、第１拡散層上に配置された容量絶縁膜と、容量絶縁膜に隣接し、その周辺を囲むように配置されたフィールド絶縁膜と、容量絶縁膜上に配置された電極と、を有し、第１拡散層はその端が、フィールド酸化膜の端から離間して配置されていることである。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
また、この半導体装置は、Ｐ型シリコン基板１上に、第１Ｎウエル２が配置され、第１Ｎウエル２内には、Ｐウエル１１に隣接して、第２Ｎウエル１３が配置され、トリプルウエル構造を有している。そして、上述のように、Ｐウエル１１内に容量素子を構成しているが、Ｐウエル１１はこの他に複数形成され、そのようなＰウエル１１内には、Ｎチャネル型ＭＯＳトランジスタが配置される。また、第２Ｎウエル１３内にはＰチャネル型ＭＯＳトランジスタが配置される。