(57)【要約】    【課題】  埋め込み層の上面に、顕著な突出部が存在しなくて、歪みが小さく発光特性に優れた半導体レーザ素子およびその製造方法を提供する。    【解決手段】  基板１上に、N型バッファ層２、N型クラッド層３、活性層４、リッジ部１１を構成するP型クラッド層５およびキャップ層６、P型クラッド層５上におけるリッジ部１１の幅方向の両側に形成されるN型埋め込み層７、P型コンタクト層８を順次積層する。上記キャップ層６の上面６ａと、埋め込み層７の上面７ｂとは、キャップ層６の上部側で、１３５°以上１８０°以下の角度で交差している。【選択図】  図１
2005085977.tif 000002
【特許請求の範囲】
【請求項１】
リッジ部分の上部に、キャップ層が形成され、かつ、上記リッジ部分の側方に、少なくとも高抵抗層または逆導電層を含む埋め込み層が形成された半導体レーザ素子において、
上記キャップ層の上面と、上記埋め込み層の上面とが、キャップ層の上部側で、１３５°以上１８０°以下の角度で交差していることを特徴とする半導体レーザ素子。
【請求項２】
請求項１に記載の半導体レーザ素子において、
上記リッジ部分が二つあり、この二つのリッジ部の間に、この二つのリッジ部を電気的に絶縁する分離部が設けられていることを特徴とする半導体レーザ素子。
【請求項３】
クラッド層及びキャップ層にリッジ部を形成するリッジ部形成工程と、
上記リッジ部の側面に接触する側方部と、上記キャップ層を覆っている突出部とから成る埋め込み層を形成する埋め込み層形成工程と、
上記埋め込み層の上面に、絶縁層を形成する絶縁層形成工程と、
上記絶縁層の上面に、レジストを被覆するレジスト被覆工程と、
上記レジストにおける上記突出部の上面に略対応する部分を除去するレジスト除去工程と、
上記レジスト除去工程の後、残留したレジストをマスクとして上記突出部の上面に略対応する絶縁層の部分を除去して、上記突出部の上面を露出させる第１の絶縁層除去工程と、
上記第１の絶縁層除去工程の後、上記残留したレジストと上記突出部の間の絶縁層部分の少なくとも一部を、更に除去する第２の絶縁層除去工程と、
上記第２の絶縁層除去工程の後、残留した絶縁層をマスクとして、上記キャップ層の上面が露出するまで上記埋め込み層の突出部を除去する突出部除去工程と
を備えることを特徴とする半導体レーザ素子の製造方法。
【請求項４】
請求項３に記載の半導体レーザ素子の製造方法において、
上記第１の絶縁層除去工程と、上記第２の絶縁層除去工程との間に、上記第１の絶縁層除去工程によって露出させられた上記埋め込み層の露出部分を検査すると共に、この露出部分の面積を測定することによって、上記第２の絶縁層除去工程のエッチング時間を決定するエッチング時間決定工程を備えることを特徴とする半導体レーザ素子の製造方法。
【請求項５】
請求項３に記載の半導体レーザ素子の製造方法において、
上記絶縁層はSiO２層であることを特徴とする半導体レーザ素子の製造方法。
【請求項６】
請求項３に記載の半導体レーザ素子の製造方法において、
上記絶縁層形成工程を、プラズマCVD法を用いて行うことを特徴とする半導体レーザ素子の製造方法。
【請求項７】
請求項３に記載の半導体レーザ素子の製造方法において、
｛１００｝面より傾斜している成長面を有する基板を用いることを特徴とする半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば、光学ディスクの読み取りや、書き込みの光源に使用されれば好適な半導体レーザ素子およびその製造方法に関し、特に、歪みが無くて素子特性に優れた半導体レーザ素子およびその製造方法に関する。
【背景技術】
【０００２】
従来、半導体レーザ素子としては、その構造が図７の構造断面図に示されるようなものがある。
【０００３】
この半導体レーザ素子は、図７に示すように、N型GaAsよりなる基板１０１上に、N型バッファ層１０２、N型Al０.５Ga０.５AsよりなるN型クラッド層１０３、Al０.１３Ga０.８７Asよりなる活性層１０４、P型Al０.５Ga０.５AsからなるP型クラッド層１０５、P型GaAsよりなるキャップ層１０６、P型GaAsよりなるコンタクト層１０８が順次積層されている。上記P型クラッド層１０５は、活性層１０４の上面全面に形成される膜厚が略等しい第１の層と、この第１の層の表面の幅方向の中央部に形成されると共に、リッジ部１１１の一部であるメサ形状の第２の層とから成っている。
【０００４】
また、上記第１の層上における上記第２の層が形成されていない部分には、上記第２の層の幅方向の両側面に接触するように、N型GaAsよりなる埋め込み層１０７が形成されている。上記埋め込み層１０７は、キャップ層１０６の幅方向の両端付近に、キャップ層１０６に対して略左右対称な二つの突出部を有しており、キャップ層１０６と、この突出部の夫々の上面とは、キャップ層の上部側で１３５°よりも小さな角度で交差している。
【０００５】
また、上記コンタクト層１０８の上面に、例えばAu-Zn等よりなるP型電極１０９を形成する一方、基板１０１の下面に、例えばAu-Ge等よりなるN型電極１１０を形成している。
【０００６】
図８（Ａ）〜図１０（Ｃ）は、上記半導体レーザ素子の製造途中の状態を示す構造断面図である。以下に、図８（Ａ）〜図１０（Ｃ）を用いて、上記半導体レーザ素子の製造方法を説明することにする。
【０００７】
先ず、図８（Ａ）に示すように、ＭＯＣＶＤ法（有機金属化学気相成長法）を用いて、N型GaAs等よりなるウェハ状の基板１０１上に、N型バッファ層１０２、N型クラッド層１０３、活性層１０４、P型クラッド層１０５、Ｐ型キャップ層１０６を順次積層する。
【０００８】
次に、上記Ｐ型キャップ層１０６の幅方向両側部分と、P型クラッド層１０５の幅方向の両側の一部分をエッチングして、図８（Ｂ）に１１１で示すリッジ部を形成する。この後、エッチングされなかったP型クラッド層１０５のリッジ部１１１が形成されなかった上面に、ＭＯＣＶＤ法を用いて、キャップ層１０６およびリッジ部１１１を取り囲むように、N型GaAsから成る埋め込み層１１２を成長させる。このように、ＭＯＣＶＤ法を用いて、埋め込み層１１２を成長させると、埋め込み層１１２は、成長が施される面の形状に応じた形状で成長するので、埋め込み層１１２におけるキャップ層１０６の周辺部には、図８（Ｃ）に１１２ａで示す突出部１１２ａが形成される。
【０００９】
次に、上記埋め込み層１１２上に、例えば、スピンコート法を用いてフォトレジストを塗布して、図９（Ａ）に示すフォトレジスト膜１１３を形成した後、このフォトレジスト膜１１３に対して紫外線等のフォトグラフィー用の光を露光して現像して、図９（Ｂ）に示すように、突出部１１２ａに略対応する部分のフォトレジスト膜１１３を除去して、突出部１１２ａの幅方向の両側のみにフォトレジスト膜１１３を残す。
【００１０】
続いて、上記幅方向の両側のみのフォトレジスト膜１１３をマスクにして、図９（Ｂ）に示す突出部１１２ａが、図９（Ｃ）に示すように、キャップ層１０６が完全に露出するまでエッチングした後、フォトレジスト膜１１３を略完全に除去する。このようにして、図１０（Ａ）に示すような、キャップ層１０６の両側にキャップ層１０６に対して略左右対称の二つの突出部を有する埋め込み層１０７を、リッジ部１１１の幅方向の両側に形成する。
【００１１】
最後に、ＭＯＣＶＤ法を用いて、図１０（Ｂ）に示すように、埋め込み層１０７上およびキャップ層１０６上に、コンタクト層１０８を成長させた後、コンタクト層１０８上に、例えばAu-Zn等よりなるP型電極１０９を形成すると共に、基板１０１の下面に、例えばAu-Ge等よりなるN型電極１１０を形成して、図１０（Ｃ）に示すような半導体レーザ素子の主要部を完成させる。
【００１２】
しかしながら、上記従来の半導体レーザ素子の製造方法では、突出部１１２ａに略対応するレジスト膜部分を除去して、突出部１１２ａの上面を露出させるのに、凹部はレジストの膜厚が厚くなる一方、凸部はレジスト膜の膜厚が薄くなるスピンコート法特有のレジストコーティングのバラツキを利用しているので、例えば、ネガレジストの場合、突出部表面の形状に依存して、現像後のレジスト除去面積である露出面の面積が変動し易くて、突出部１１２ａのエッチング後の埋め込み層およびキャップ層の表面の凹凸形状が変動し易い。すなわち、埋め込み層におけるキャップ層の幅方向両側部分の角（ツノ）形状の突出部が、ランニングによるバラツキを生じ易い。
【００１３】
そして、殆どの場合でフォトレジストへの光照射そして現像後、上記突出部１１２ａの表面１１２ｂのみN型GaAs層が露出し他の部分は目減りするもののレジストは残りマスクとなる。このことから、突出部１１２ａのエッチング後、図１０（Ａ）に示すように、埋め込み層１１２におけるキャップ層の幅方向の両側部分に、キャップ層１０６の上面との傾斜角度がキャップ層１０６の上部側で１３５°よりも小さくて、かつ、エッチング前の突出部１１２ａの形状に対応した角（ツノ）状の突出部１１２ｃが生成するという問題がある。
【００１４】
このことから、上記突出部１１２ｃを有する面上に、例えば、ＭＯＣＶＤ法で形成されるコンタクト層１０８に歪みが生じるという問題があり、更に、突出部１１２ｃにＭＯＣＶＤ法でコンタクト層１０８を形成したことに起因する歪みが、コンタクト層１０８のみならずN型クラッド層１０３および基板１０１にも及んで、活性層１０４の発光領域に悪影響を与えて、半導体レーザ素子の発光特性を悪化させるという問題がある。
【特許文献１】特開２００３―８６８８６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
そこで、本発明の半導体レーザ素子の課題は、埋め込み層の上面に、顕著な突出部が存在しなくて、歪みが小さく発光特性に優れた半導体レーザ素子およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
上記目的を達成するため、この発明の半導体レーザ素子は、
リッジ部分の上部に、キャップ層が形成され、かつ、上記リッジ部分の側方に、少なくとも高抵抗層または逆導電層を含む埋め込み層が形成された半導体レーザ素子において、
上記キャップ層の上面と、上記埋め込み層の上面とが、キャップ層の上部側で、１３５°以上１８０°以下の角度で交差していることを特徴としている。
【００１７】
上記発明の半導体レーザ素子によれば、上記キャップ層の上面と、上記埋め込み層の上面とが、キャップ層の上部側で、従来の半導体レーザ素子に比べて格段に大きな角度である１３５°以上１８０°以下の角度で交差しているので、上記キャップ層の上面と上記埋め込み層の上面の接合部が、略平坦に近い状態になっていて、この略平坦に近い接合部を有する上記キャップ層の上面および埋め込み層の上面に、例えば、コンタクト層等の層を形成することができる。したがって、上記コンタクト層等の層に発生する歪みの度合いを大幅に緩和することができるので、上記コンタクト層等の層のみならずクラッド層および基板等の歪みの度合いも大幅に低減できて、この発明の半導体レーザ素子の耐久性や、発振強度等の素子特性を優れたものにすることができる。
【００１８】
また、一実施形態の半導体レーザ素子は、上記リッジ部分が二つあり、この二つのリッジ部の間に、この二つのリッジ部を電気的に絶縁する分離部が設けられていることを特徴としている。
【００１９】
上記実施形態の半導体レーザ素子によれば、二つの波長のレーザ光を発振できる所謂モノリシック型二波長半導体レーザ素子の各キャップ層の上面と、各埋め込み層の上面とが、夫々キャップ層の上部側で、従来のモノリシック型二波長半導体レーザ素子に比べて格段に大きな角度である１３５°以上１８０°以下の角度で交差しているので、略平坦に近い上記各キャップ層の上面および各埋め込み層の上面の夫々に、例えば、コンタクト層等の層を形成することができて、上記各コンタクト層等の層に発生する歪みの度合いを大幅に緩和することができる。したがって、上記各コンタクト層等の層のみならず夫々のクラッド層および基板等の歪みの度合いも大幅に低減できるので、例えば、ＤＶＤとＣＤの両方を再生可能なモノリシック型二波長半導体レーザ素子であるこの実施形態の半導体レーザ素子の耐久性や、素子特性を優れたものにすることができる。
【００２０】
また、一実施形態の半導体レーザ素子は、上記埋め込み層と上記キャップ層の上部、または、上記夫々の埋め込み層と上記夫々のキャップ層の上部に、コンタクト層が形成されていることを特徴としている。
【００２１】
上記実施形態の半導体レーザ素子によれば、上記埋め込み層およびキャップ層の上部に、コンタクト等が形成されているので、上記埋め込み層およびキャップ層と、コンタクト層の上部に形成される電極との間のコンタクト抵抗を大幅に低減できる。
【００２２】
また、この発明の半導体レーザ素子の製造方法は、
クラッド層及びキャップ層にリッジ部を形成するリッジ部形成工程と、
上記リッジ部の側面に接触する側方部と、上記キャップ層を覆っている突出部とから成る埋め込み層を形成する埋め込み層形成工程と、
上記埋め込み層の上面に、絶縁層を形成する絶縁層形成工程と、
上記絶縁層の上面に、レジストを被覆するレジスト被覆工程と、
上記レジストにおける上記突出部の上面に略対応する部分を除去するレジスト除去工程と、
上記レジスト除去工程の後、残留したレジストをマスクとして上記突出部の上面に略対応する絶縁層の部分を除去して、上記突出部の上面を露出させる第１の絶縁層除去工程と、
上記第１の絶縁層除去工程の後、上記残留したレジストと上記突出部の間の絶縁層部分の少なくとも一部を、更に除去する第２の絶縁層除去工程と、
上記第２の絶縁層除去工程の後、残留した絶縁層をマスクとして、上記キャップ層の上面が露出するまで上記埋め込み層の突出部を除去する突出部除去工程と
を備えることを特徴としている。
【００２３】
本発明の半導体レーザ素子の製造方法によれば、上記第１の絶縁層除去工程で、埋め込み層の突出部の上面を露出させた後、更に、上記第２の絶縁層除去工程で、上記突出部上面の両サイドのレジスト下の絶縁層にエッチャントを故意に侵食させて、サイドエッチングを行っているので、このサイドエッチングの度合いを調整することによって、突出部除去工程を行うときのマスク部分の表面積を調整することができる。このことから、上記突出部除去工程の後、上記埋め込み層の上面と上記キャップ層の上面とが、キャップ層の上部側でなす角を、１３５°以上１８０°以下に調整することができるので、歪みが小さくて素子特性に優れた半導体レーザ素子を製造することができる。
【００２４】
また、一実施形態の半導体レーザ素子の製造方法は、上記第１の絶縁層除去工程と、上記第２の絶縁層除去工程との間に、上記第１の絶縁層除去工程によって露出させられた上記埋め込み層の露出部分を検査すると共に、この露出部分の面積を測定することによって、上記第２の絶縁層除去工程のエッチング時間を決定するエッチング時間決定工程を備えることを特徴としている。
【００２５】
上記実施形態の半導体レーザ素子の製造方法によれば、上記第１の絶縁層除去工程によって露出させられた上記埋め込み層の露出部分を検査すると共に、この露出部分の面積を測定することによって、上記第２の絶縁層除去工程のエッチング時間を決定するエッチング時間決定工程を備えているので、上記突出部の形状にバラツキがあっても、このバラツキを補償することができて、上記埋め込み層の上面と上記キャップ層の上面とが、キャップ層の上部側でなす角を、１８０°に近づけることができる。
【００２６】
また、一実施形態の半導体レーザ素子の製造方法は、上記絶縁層はSiO２層であることを特徴としている。
【００２７】
上記実施形態の半導体レーザ素子の製造方法によれば、上記絶縁層を、GaAs結晶のエッチャントに対し耐性のある一般的で簡易的なSiO２層で構成した。
【００２８】
また、一実施形態の半導体レーザ素子の製造方法は、上記絶縁層形成工程を、プラズマCVD（Chemical Vapor Deposition）法を用いて行うことを特徴としている。
【００２９】
上記実施形態の半導体レーザ素子の製造方法によれば、上記絶縁層形成工程を、プラズマCVD法を用いて行うので、蒸着法やスパッタ法を用いて埋め込み層上に絶縁層を形成した場合よりも、埋め込み層上にカバレッジの良い絶縁層を形成できる。
【００３０】
また、一実施形態の半導体レーザ素子の製造方法は、｛１００｝面より傾斜している成長面を有する基板を用いることを特徴としている。
【００３１】
半導体レーザの用途によって、使用する基板の成長面を｛１００｝面より傾斜させると好適な場合があるが、このように使用する基板の成長面を｛１００｝面より傾斜させた場合には、埋め込み層の突出部をエッチングした後に、傾斜角が垂直に近くて顕著な角（ツノ）形状の突出部が生成することが知られている。
【００３２】
上記実施形態の半導体レーザ素子の製造方法によれば、｛１００｝面より傾斜している成長面を有する基板を用いた半導体レーザ素子の製造に、本発明の半導体レーザ素子の製造方法を適用しているので、この実施形態のように使用する基板の成長面が｛１００｝面よりも傾斜している場合であっても、埋め込み層の突出部をエッチングした後に、埋め込み層におけるキャップ部の両端付近に、傾斜角が垂直に近くて顕著な角（ツノ）形状の突出部が生成することがなくて、素子特性に優れた半導体レーザ素子を製造できる。
【発明の効果】
【００３３】
この発明の半導体レーザ素子によれば、上記キャップ層の上面と、上記埋め込み層の上面とが、キャップ層の上部側で、従来の半導体レーザ素子に比べて格段に大きな角度である１３５°以上１８０°以下の角度で交差しているので、略平坦に近い上記キャップ層の上面および埋め込み層の上面に、例えば、コンタクト層等の層を形成することができて、上記コンタクト層等の層に発生する歪みの度合いを大幅に緩和することができる。したがって、上記コンタクト層等の層のみならずクラッド層および基板等の歪みの度合いも大幅に低減できるので、この発明の半導体レーザ素子の耐久性や発振強度の大きさ等の素子特性を優れたものにできる。
【００３４】
また、この発明の半導体レーザ素子の製造方法によれば、上記第１の絶縁層除去工程で、埋め込み層の突出部の上面を露出させた後、更に、上記第２の絶縁層除去工程で、上記突出部上面の両サイドのレジスト下の絶縁層にエッチャントを故意に侵食させて、サイドエッチングを行っているので、このサイドエッチングの度合いを調整することによって、突出部除去工程を行うときのマスク部分の表面積を調整することができて、上記突出部除去工程の後、上記埋め込み層の上面と上記キャップ層の上面とが、キャップ層の上部側でなす角を、１３５°以上１８０°以下に調整できる。したがって、歪みが小さくて素子特性に優れた半導体レーザ素子を製造することができる。
【発明を実施するための最良の形態】
【００３５】
以下、本発明を図示の実施の形態により詳細に説明する。
【００３６】
図１は、この発明の一実施形態の半導体レーザ素子の構造断面図である。
【００３７】
この実施形態の半導体レーザ素子は、図１に示すように、｛１００｝面より傾斜している成長面を有するN型GaAs等よりなる基板１上に、N型バッファ層２、N型Al０.５Ga０.５AsよりなるN型クラッド層３、Al０.１３Ga０.８７Asよりなる活性層４、リッジ部１１を構成するP型Al０.５Ga０.５AsよりなるP型クラッド層５およびP型GaAsよりなるキャップ層６、P型クラッド層５上におけるリッジ部１１の幅方向の両側に形成されると共に、N型GaAsよりなる埋め込み層７、P型GaAsよりなるコンタクト層８を順次積層している。上記キャップ層６の上面６ａと、この上面６ａに隣接する埋め込み層７の上面７ｂとは、キャップ層６の上部側で、１３５°以上１８０°以下の角度で交差している。また、上記コンタクト層８上に、例えば、Au-Zn等よりなるP型電極９を形成する一方、基板１の下に、例えば、Au-Ge等よりなるN型電極１０を形成している。
【００３８】
図２（Ａ）〜図５（Ｃ）は、上記実施形態の半導体レーザ素子の製造途中の状態を示す構造断面図である。
【００３９】
以下に、図２（Ａ）〜図５（Ｃ）を用いて、上記実施形態の半導体レーザ素子の製造方法を説明することにする。
【００４０】
先ず、図２（Ａ）に示すように、ＭＯＣＶＤ法を用いて、例えば、｛１００｝面より傾斜している成長面を有するN型GaAs等よりなるウェハ状の基板１上に、N型バッファ層２、N型クラッド層３、活性層４を順次積層する。
【００４１】
次に、リッジ部形成工程を行う。このリッジ部形成工程では、図２（Ａ）に示すように、上記活性層４上に、P型クラッド層５と、Ｐ型キャップ層６とを順次積層した後、Ｐ型キャップ層６の幅方向の両側部分の全てと、このP型キャップ層６の幅方向の両側部分に略対応するP型クラッド層５の幅方向の両側部分の所定の深さ部分とを、エッチングにて除去して、図２（Ｂ）に１１で示すリッジ部を構成するクラッド層５およびこのクラッド層５上のキャップ層６を形成する。
【００４２】
次いで、埋め込み層形成工程を行う。この埋め込み層形成工程では、ＭＯＣＶＤ法によって、P型クラッド層５およびＰ型キャップ層６上に、図２（Ｃ）に示すような、リッジ部１１の側面と接触する側方部と、Ｐ型キャップ層６の側面と上面を、Ｐ型キャップ層６の外形に略対応する形状で覆っている突出部１２ａとを有すると共に、N型GaAsから成る埋め込み層１２を成長させる。尚、この実施形態のように、埋め込み層１２を、ＭＯＣＶＤ法で成長させた場合、埋め込み層１２は、成長が施される面の形状に応じた形状に成長するので、埋め込み層１２における上記リッジ部１１の上方の幅方向の中央部分に、図２（Ｃ）に示すような幅方向の両側部分よりも突き出した突出部１２ａが自然に生成することになる。
【００４３】
続いて、絶縁層形成工程を行う。この絶縁層形成工程では、図２（Ｄ）に示すように、蒸着やスパッタと比べカバレッジの良いプラズマCVD法を用いて、上記埋め込み層１２上に、SiN、Al２O３、SiO２等の誘電体層から成る絶縁層１４を形成する。
【００４４】
次に、レジスト被覆工程を行う。このレジスト被覆工程では、図３（Ａ）に示すように、上記絶縁層１４上に、例えばスピンコート法を用いてポジレジストを塗布してフォトレジスト膜１３を形成する。
【００４５】
次に、レジスト除去工程を行う。このレジスト除去工程では、上記フォトレジスト膜１３に対し紫外線等のフォトグラフィー用の光を照射（露光）して現像して、図３（Ｂ）に示すように、突出部１２ａの上面に略対応するフォトレジスト膜１３部分を除去する。
【００４６】
次に、第１の絶縁層除去工程を行う。この第１の絶縁層除去工程では、レジスト除去工程の後に、突出部１２ａの幅方向の両側に残留しているフォトレジスト膜１３をマスクに、突出部１２ａの上面に略対応する絶縁層１４部分を除去して、図３（Ｃ）に示すように、突出部１２ａの上面付近部分を一旦露出させる。
【００４７】
次に、エッチング時間決定工程を行う。このエッチング時間決定工程では、上記突出部１２ａの上面付近部分が露出させられている状態で、突出部の断面が目視できるようウェハーのエッジを分断して、走査型電子顕微鏡（SEM : Scanning Electron Microscope）観察等を用いて埋め込み層１２の露出面積であるリッジ頂部の開口面積を検査および測定して、以下の第２の絶縁層除去工程で、フォトレジスト膜１３と突出部１２ａの間の絶縁層１４部分をエッチングするときの時間を決定する。
【００４８】
次に、第２の絶縁層除去工程を行う。この第２の絶縁層除去工程では、フォトレジスト膜１３と突出部１２ａの間の絶縁層１４部分の一部を、エッチング時間決定工程で決定された時間だけ更にエッチングして、製造途中の半導体レーザ素子を、図４（Ａ）に示すような形状にする。尚、この追加された更なるエッチングは、既に埋め込み層１２が露出している部分の両サイドのレジスト下の絶縁層に故意にエッチャントを侵食させるサイドエッチングであるため、エッチングレートが遅くコントローラブルである。
【００４９】
続いて、突出部除去工程を行う。この突出部除去工程では、図４（Ｂ）に示すように、図４（Ａ）に１３で示す残留しているフォトレジスト膜を除去した後、上記更なるエッチングが行われた絶縁層１４をマスクにして、図４（Ｂ）に１２で示す埋め込み層の形状が、図４（Ｃ）に７で示す形状になるまで、すなわち、キャップ層６の上面６ａが露出するまで、図４（Ｂ）に示す突出部１２ａのエッチングを行う。
【００５０】
次に、図５（Ａ）に示すように、図４（Ｃ）のキャップ層６の両側の残留している絶縁層１４を略完全に剥離させた後、図５（Ｂ）に示すように、キャップ層６および埋め込み層７上に、コンタクト層８を形成する。
【００５１】
最後に、上記コンタクト層８上に、例えば、Au-Zn等よりなるP型電極９を形成する一方、基板１の下面に、例えば、Au-Ge等よりなるN電極１０を形成して、図５（Ｃ）に示す半導体レーザ素子の主要部を形成する。
【００５２】
上記実施形態の半導体レーザ素子によれば、上記キャップ層６の上面と、埋め込み層７の上面７ｂとが、キャップ層６の上部側で、従来の半導体レーザ素子に比べて格段に大きな角度である１３５°以上１８０°以下の角度で交差しているので、キャップ層６の上面６ａと埋め込み層７の上面７ｂとの接合部が、略平坦に近い状態になっていて、この略平坦に近い接合部を有するキャップ層６の上面６ａおよび埋め込み層７の上面７ｂに、コンタクト層８を形成することができる。したがって、従来の半導体レーザ素子に比べてコンタクト層８に発生する歪みの度合いを格段に緩和することができて、コンタクト層８のみならずクラッド層５および基板１等の歪みの度合いも大幅に低減できるので、上記実施形態の半導体レーザ素子の耐久性や、発振強度等の素子特性を優れたものにすることができる。
【００５３】
また、上記実施形態の半導体レーザ素子によれば、上記埋め込み層７およびキャップ層６の上記凹凸面が略平坦に近い状態になっているので引き続き形成されるコンタクト層表面にその凹凸が反映しにくくなる。結果として、コンタクト層を薄くすることが可能となり、その上部に形成される電極９へのダイボンド面にするような場合、熱抵抗を大幅に低減できる。
【００５４】
また、上記実施形態の半導体レーザ素子の製造方法によれば、上記第１の絶縁層除去工程で、絶縁層１４における突出部１２ａの上面に略対応する部分を除去して、埋め込み層１２の突出部１２ａの上面を露出させた後、更に、上記第２の絶縁層除去工程で、露出部両サイドのフォトレジスト膜１３下の残留している絶縁層１４に、エッチャントを故意に侵食させてサイドエッチングを行っているので、このサイドエッチングの度合いの調整によって、突出部除去工程を行うときにマスクとして使用する絶縁層１４の表面積を調整できる。このことから、突出部除去工程の後に、埋め込み層７におけるキャップ層６の幅方向両側部分に、埋め込み層７の上面７ｂとキャップ層６の上面６ａとが、キャップ層６の上部側で１３５°よりも小さな角度で交差する顕著な角（ツノ）形状の突出部が、生成することがないので、歪みが小さくて素子特性に優れた半導体レーザ素子を製造することができる。
【００５５】
また、上記第１の絶縁層除去工程によって露出させられた埋め込み層１２の露出部分を検査すると共に、この露出部分の面積を測定することによって、上記第２の絶縁層除去工程のエッチング時間を決定するエッチング時間決定工程を備えているので、突出部１２ａの形状にバラツキがあっても、このバラツキを補償することができて、突出部除去工程後に、埋め込み層７の上面７ａとキャップ層６の上面６ａとが、キャップ層６の上部側でなす角を、１８０°に近づけることができる。
【００５６】
また、上記絶縁層１４を、一般的なSiO２層で構成したので、簡易的に膜形成が可能である。
【００５７】
また、上記絶縁層形成工程を、プラズマCVD法を用いて行うので、蒸着法やスパッタ法を用いて埋め込み層上に絶縁層を形成した場合よりも、埋め込み層１２上にカバレッジの良い絶縁層１４を形成できる。
【００５８】
また、｛１００｝面より傾斜している成長面を有する基板１を用いた半導体レーザ素子の製造に、本発明の半導体レーザ素子の製造方法を適用しているので、この実施形態のように使用する基板１の成長面が｛１００｝面よりも傾斜している場合であっても、埋め込み層１２の突出部１２ａをエッチングした後に、傾斜角が垂直に近くて顕著な角（ツノ）形状の突出部がキャップ層６の幅方向の両端付近に生成することがなくて、素子特性に優れた半導体レーザ素子を製造できる。
【００５９】
尚、上記実施形態の半導体レーザ素子では、活性層４の上面全面に形成される膜厚が略等しいクラッド層５における第１の層と、この第１の層の表面の幅方向の中央部に形成されると共に、リッジ部１１の一部であるメサ形状のクラッド層５における第２の層とが連続した構造になっていたが、この発明の半導体レーザ素子では、活性層の上面全面に形成される膜厚が略等しいクラッド層における第１の層と、この第１の層の表面の幅方向の中央部の上方に形成されると共に、リッジ部の一部であるメサ形状のクラッド層における第２の層とが、エッチングストップ層を介して分離されている構造になっていても良い。
【００６０】
図６は、この発明の他の実施形態の半導体レーザ素子の断面図である。この半導体レーザ素子は、例えば、ＣＤおよびＤＶＤの両方が再生可能な所謂モノリシック型２波長半導体レーザ素子である。このモノリシック型２波長半導体レーザ素子は、同一基板６１上の一端に、ＣＤ用の波長７８０nmのレーザ光を出射するAlGaAs系材料から成る第１の半導体レーザ素子６３を形成すると共に、他端に、ＤＶＤ用の波長６５０nmのレーザ光を出射するAlGaInP系材料から成る第２の半導体レーザ素子６４を形成している。図示はしないが、上記第１の半導体レーザ素子６３と第２の半導体レーザ素子の間には、夫々のリッジ部の間を電気的に絶縁する分離部が設けられている。
【００６１】
上記第１の半導体レーザ素子６３と、第２の半導体レーザ素子６４の夫々は、図１に示す半導体レーザ素子を製造するのに使用した上記図２（Ａ）から図５（Ｃ）を用いて説明された半導体レーザ素子の製造方法を用いて製造されており、第１の半導体レーザ素子と第２の半導体レーザ素子における、リッジ部形成工程、埋め込み層形成工程、絶縁層形成工程、レジスト被覆工程、レジスト除去工程等の工程、第１の絶縁層除去工程、第２の絶縁層除去工程および突出部除去工程を、同時に行って製造されている。
【００６２】
このことから、上記実施形態のモノリシック型２波長半導体レーザ素子においては、図１に示す半導体レーザ素子と同様に、上記第１の半導体レーザ素子６３のキャップ層６６の上面と、埋め込み層６７における突出部６７ａの上面とが、キャップ層６６の上部側で、１３５°以上１８０°以下の角度で交差しており、かつ、第２の半導体レーザ素子６４のキャップ層６８の上面と、埋め込み層６９における突出部６９ａの上面とが、キャップ層６８の上部側で、１３５°以上１８０°以下の角度で交差している。
【００６３】
上記実施形態のモノリシック型２波長半導体レーザ素子によれば、二つの波長のレーザ光を発振できる所謂モノリシック型二波長半導体レーザ素子の各キャップ層６６,６８の上面と、各埋め込み層６７,６９の上面とが、夫々キャップ層６６,６８の上部側で、従来のモノリシック型二波長半導体レーザ素子に比べて格段に大きな角度である１３５°以上１８０°以下の角度で交差しているので、略平坦に近い上記各キャップ層６６,６８の上面および各埋め込み層７６,６９の上面の夫々に、歪みが少なく良質な結晶構造を有するコンタクト層を形成することができる。したがって、上記各コンタクト層のみならず夫々のクラッド層および基板等の歪みの度合いも格段に低減できて、例えば、ＤＶＤとＣＤの両方を再生可能なモノリシック型二波長半導体レーザ素子である上記実施形態の半導体レーザ素子の耐久性や、二つのレーザ光の夫々の発振強度等の素子特性を優れたものにすることができる。
【００６４】
尚、この発明の半導体レーザ素子の各層の組成比は、上記実施形態の半導体レーザ素子で具体的に記載された各層の組成比の数値に限定されるものでないことは勿論である。また、この発明の半導体レーザ素子の各層の層厚は、上記実施形態の半導体レーザ素子で具体的に記載された各層の層厚の数値に限定されるものでないことも勿論である。
【図面の簡単な説明】
【００６５】
【図１】この発明の一実施形態の半導体レーザ素子の構造断面図である。
【図２】上記実施形態の半導体レーザ素子の製造途中の断面図である。
【図３】上記実施形態の半導体レーザ素子の製造途中の断面図である。
【図４】上記実施形態の半導体レーザ素子の製造途中の断面図である。
【図５】上記実施形態の半導体レーザ素子の製造途中の断面図である。
【図６】この発明の他の実施形態の半導体レーザ素子の構造断面図である。
【図７】従来の半導体レーザ素子の構造断面図である。
【図８】上記従来の半導体レーザ素子の製造途中の断面図である。
【図９】上記従来の半導体レーザ素子の製造途中の断面図である。
【図１０】上記従来の半導体レーザ素子の製造途中の断面図である。
【符号の説明】
【００６６】
１  基板
２  バッファ層
３  N型クラッド層
４  活性層
５  P型クラッド層
６  P型キャップ層
７  N型埋め込み層
８  P型コンタクト層
９  Ｐ型電極
１０  Ｎ型電極
１１  リッジ部
１３  フォトレジスト膜
１４  絶縁層
【図１】
2005085977.tif 000003
【図２】
2005085977.tif 000004
【図３】
2005085977.tif 000005
【図４】
2005085977.tif 000006
【図５】
2005085977.tif 000007
【図６】
2005085977.tif 000008
【図７】
2005085977.tif 000009
【図８】
2005085977.tif 000010
【図９】
2005085977.tif 000011
【図１０】
2005085977.tif 000012