(57)【要約】【課題】  容易に低コストで行える表示体製造方法等を提供する。また、それにより得られた表示体、その表示体を用いた電子機器を得る。【解決手段】  表示体を構成するドット間を区切るための空間を、例えばバンク３に形成する工程と、ドットの配列方向と異なる方向から各ドットが形成されるガラス基板１に対して、例えばアルミニウム等の導電性材料を蒸着又はスパッタして個別電極６を形成する工程とを有し、マスク蒸着、カソードセパレータの形成等を行わなくても、正確に個別電極を６を形成できる。【選択図】        図１
2005228557.tif 000002
【特許請求の範囲】
【請求項１】
表示体を構成するドット間を区切るための空間を形成する工程と、
前記ドットの配列方向と異なる方向から前記各ドットが形成される基板に対して導電性材料を蒸着又はスパッタして個別電極を形成する工程と
を有することを特徴とする表示体製造方法。
【請求項２】
格子状に配列形成された、表示体を構成するドット間を区切るための空間を形成すると共に、前記空間により形成される十字部分の位置に分離用部材を形成する工程と、
前記ドットの配列方向と異なる方向から前記各ドットが形成される基板に対して導電性材料を蒸着又はスパッタして個別電極を形成する工程と
を有することを特徴とする表示体製造方法。
【請求項３】
格子状に配列形成された、表示体を構成するドット間を区切るための空間を形成する工程と、
前記ドットの配列方向と異なる方向から前記各ドットが形成される基板に対して導電性材料を蒸着又はスパッタして個別電極を形成する工程とを有し、
前記空間の十字部分を構成する４ドットの角のうち、少なくとも蒸着又はスパッタされる方向に最も近い角を他の角よりも高く形成することを特徴とする表示体製造方法。
【請求項４】
ドットとなる発光素子を囲うためのバンクを前記ドット毎に区切って前記空間を形成することを特徴とする請求項１〜３のいずれかに記載の表示体製造方法。
【請求項５】
前記各ドットが形成される基板に溝を形成し、前記ドット間を区切る前記空間を形成することを特徴とする請求項１〜３のいずれかに記載の表示体製造方法。
【請求項６】
前記ドットとなる発光素子を形成した後に、前記個別電極となる材料を蒸着又はスパッタさせることを特徴とする請求項１〜５のいずれかに記載の表示体製造方法。
【請求項７】
有機電界発光素子を前記発光素子とすることを特徴とする請求項６記載の表示体製造方法。
【請求項８】
前記個別電極を蒸着又はスパッタした後に、
前記個別電極への電荷供給を制御する駆動制御素子と前記個別電極とを電気的に接続することを特徴とする請求項１〜７のいずれかに記載の表示体製造方法。
【請求項９】
ドット毎に電荷を供給する個別電極を蒸着又はスパッタして形成するため、前記ドット間に各ドットを分離する空間が形成されていることを特徴とする表示体。
【請求項１０】
蒸着又はスパッタによって各ドットに形成される個別電極の電気的接続を防ぐための分離用部材が、格子状に並べられた各ドットを分離する空間で形成される十字の位置に設けられていることを特徴とする表示体。
【請求項１１】
２次元の方向に各ドットが配列された表示体において、蒸着又はスパッタによる個別電極の電気的接続を防ぐため、少なくともある方向において隣接するドット間について、前記ある方向と別の方向では配列がずれていることを特徴とする表示体。
【請求項１２】
請求項９、１０又は１１に記載の表示体を備え、表示機能を行わせることを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示体の表示部分を構成するドットに対し、電荷を供給するための電極を分離して蒸着等をさせるための方法に関するものである。特に各ドットに独立した電極を配し、表示の制御を行う表示体、装置（さらには電荷供給により発光する電界発光素子を用いた表示体、装置）等に好適なものである。
【背景技術】
【０００２】
例えば、表示装置（ディスプレイ）において、文字、画像等の表示を行うために、表示部分を構成する各画素の各ドット（サブピクセル：モノクロのディスプレイの場合は、ドットがそのまま画素となる）の発光及びその輝度を制御する必要がある。ここで、フラットパネルタイプのディスプレイにおいて表示部分となる表示体（表示パネル）ではドット毎に供給する電荷を制御して輝度の制御を行っている（電界発光素子（ＥＬ素子）だけでなく、液晶を用いた表示体の場合でも、電荷供給により生じる電圧で制御を行っている）。そして、その電荷供給を有効に行うためにドット毎に電極が設けられる。
【０００３】
上記のような電極を形成する場合、例えばアルミニウム、チタン等の金属材料、ＩＴＯのような導電材料等をスパッタ法、蒸着法等の蒸着法又はスパッタ法によって成膜する方法がある。さらに、蒸着法又はスパッタ法を用いた場合に、各ドットの電極を独立させて形成する方法として、電極のパターニングを施したマスクを用いて所望の箇所だけに成膜させる方法、全面成膜した後にフォトリソグラフィ法、エッチング法を用いて所望の部分に電極膜を残す方法がある。また、電界発光素子を用いた表示体を製造する場合には逆テーパ状の絶縁構造物を形成した後に蒸着法又はスパッタ法により各電極を分離して成膜する方法等、様々な方法がある（例えば特許文献１参照）。
【０００４】
【特許文献１】特許３２０８６３８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、上記のような方法で電極を形成しようとした場合、例えばフォトリソグラフィ法、エッチング法を用いた方法は工程数が多く、感光剤等のコストがかかるし、また、電極の形成工程において薬液等に晒すため、下地にダメージを受けやすい素子が形成された場合には露光や現像ができないため、このような方法を用いることができない。また、マスクによる成膜は、例えば、マスク工程時の熱膨張等により、マスクの面積が大きくなるほど精度が低下しかねない。また、マスクのメンテナンスにコストがかかる。電極として形成される材料とマスクに付着する材料との割合を考えると、材料使用効率が悪く、コストがかかる。
【０００６】
一方、カソードセパレータは前述の方法と比較すると、前記のような欠点がないため、下地にダメージを受けやすい素子が形成されている大型基板での電極形成に有利である。ただ、逆テーパ形状を安定して形成するのが困難であるし、カソードセパレータを形成するためのコストがかかるという問題があった。
【０００７】
そこで、本発明は、以上のような問題を解決するために、容易に低コストで行える表示体製造方法等を提供することを目的とする。また、それにより得られた表示体、その表示体を用いた電子機器を得ることを目的とする。
【課題を解決するための手段】
【０００８】
本発明に係る表示体製造方法は、表示体を構成するドット間を区切るための空間を形成する工程と、ドットの配列方向と異なる方向から各ドットが形成される基板に対して導電性材料を蒸着又はスパッタして個別電極を形成する工程とを有している。
本発明においては、表示体を構成するドット間を区切るための空間を、例えばバンク等を区切ることにより形成し、ドットの配列方向と異なる方向から各ドットが形成される基板に対して導電性材料を蒸着又はスパッタし、空間により導電性材料が蒸着又はスパッタされない箇所を発生させて導電性材料をドット毎に分離させた個別電極を形成する。したがって、個別電極を形成するに際して、電極を個別に分離するために必要な各種工程（例えば、フォトリソグラフィ法、エッチング法等）を行わなくてもよく、製造工程の短縮、コスト低減等を図ることができる。
【０００９】
また、本発明に係る表示体製造方法は、格子状に配列形成された、表示体を構成するドット間を区切るための空間を形成すると共に、空間により形成される十字部分の位置に分離用部材を形成する工程と、ドットの配列方向と異なる方向から各ドットが形成される基板に対して導電性材料を蒸着又はスパッタして個別電極を形成する工程とを有している。
本発明においては、表示体を構成するドット間を区切るための空間を、例えばバンク等を区切ることにより形成すると共に、最も大きな空間幅が形成される十字部分の位置に分離用部材を形成した上で、ドットの配列方向と異なる方向から各ドットが形成される基板に対して導電性材料を蒸着又はスパッタし、空間により導電性材料が蒸着又はスパッタされない箇所を発生させて導電性材料をドット毎に分離させた個別電極を形成する。したがって、個別電極を形成するに際して、通常、電極を個別に分離するために必要な工程（例えば、フォトリソグラフィ法、エッチング法等）を必要とせず、製造工程の短縮、コスト低減等を図ることができる。
【００１０】
また、本発明に係る表示体製造方法は、格子状に配列形成された、表示体を構成するドット間を区切るための空間を形成する工程と、ドットの配列方向と異なる方向から各ドットが形成される基板に対して導電性材料を蒸着又はスパッタして個別電極を形成する工程とを有し、空間の十字部分を構成する４ドットの角のうち、少なくとも蒸着又はスパッタされる方向に最も近い角を他の角よりも高く形成する。
本発明においては、表示体を構成するドット間を区切るための空間を、例えばバンク等を区切ることにより形成する。その際、最も大きな空間幅が形成される十字部分の位置に電極材料が蒸着又はスパッタされないように、例えばエッチング法等により、空間の十字部分を構成する４ドットの角のうち、少なくとも蒸着又はスパッタされる方向に最も近い角を他の角よりも高く形成した後、ドットの配列方向と異なる方向から各ドットが形成される基板に対して導電性材料を蒸着又はスパッタし、空間により導電性材料が蒸着又はスパッタされない箇所を発生させて導電性材料をドット毎に分離させた個別電極を形成する。したがって、個別電極を形成するに際して、通常、電極を個別に分離するために必要な工程（例えば、フォトリソグラフィ法、エッチング法等）を必要とせず、製造工程の短縮、コスト低減等を図ることができる。
【００１１】
また、本発明に係る表示体製造方法は、ドットとなる発光素子を囲うためのバンクをドット毎に区切って空間を形成する。
本発明においては、従来、つながっていたバンクをドットごとに区切って空間を形成することにより、バンクのドットとなる位置にエッチング等を行う工程と同じ工程で空間を形成することができ、都合がよい。そして、所望の空間を形成し、導電性材料をドット毎に分離させた個別電極を形成することができる。また、発光素子上の部分だけでなく、バンク上部分にも導電性材料が蒸着又はスパッタされ、個別電極が形成されるので、例えば、個別電極の電化供給制御を行う駆動制御素子との電気的接続工程において、バンク上の部分のとの接続を行えば、接続工程中に発光素子にダメージを与え、発光特性を低下させてしまう心配がなくなる。
【００１２】
また、本発明に係る表示体製造方法は、各ドットが形成される基板に溝を形成し、ドット間を区切る空間を形成する。
本発明においては、基板に溝を形成して空間を形成することにより、バンク等を高く形成しなくても、所望の空間を形成し、導電性材料をドット毎に分離させた個別電極を形成することができる。
【００１３】
また、本発明に係る表示体製造方法は、ドットとなる発光素子を形成した後に、個別電極となる材料を蒸着又はスパッタさせる。
本発明においては、発光素子形成後に蒸着又はスパッタすることにより、導電性材料をドット毎に分離させた個別電極を形成することができる。
【００１４】
また、本発明に係る表示体製造方法は、有機電界発光素子を発光素子とする。
本発明においては、発色性等がよい、有機電界発光素子を発光素子とすることで、より表示能力の高い表示体を製造することができる。
【００１５】
また、本発明に係る表示体製造方法は、個別電極を蒸着又はスパッタした後に、個別電極への電荷供給を制御する駆動制御素子と個別電極とを電気的に接続する。
本発明においては、発光素子を含む表示部分と制御素子とをあらかじめ別工程で形成しておいて、最後に電気的に接続することにより表示体を製造する。したがって、蒸着法又はスパッタ法による個別電極の形成を有効に行うことができる。
【００１６】
また、本発明に係る表示体は、ドット毎に電荷を供給する個別電極を蒸着又はスパッタして形成するため、ドット間に各ドットを分離する空間が形成されている。
本発明においては、ドット間に各ドットを分離する空間を形成することで、例えば、フォトリソグラフィ法、エッチング法の個別電極形成の際の各種工程を行わなくてもよく、製造工程の短縮、コスト低減等を図れる表示体を得ることができる。
【００１７】
また、本発明に係る表示体は、蒸着又はスパッタにより各ドットに形成される個別電極の電気的接続を防ぐための分離用部材が、格子状に並べられた各ドットを分離する空間で形成される十字の位置に設けられている。
本発明においては、ドット間に各ドットを分離する空間を形成し、その際、最も大きな空間幅が形成される十字部分の位置に分離用部材を形成して、その部分で蒸着又はスパッタによる導電性材料の分離を図ることで、例えば、フォトリソグラフィ法、エッチング法の個別電極形成の際の各種工程を行わなくてもよく、製造工程の短縮、コスト低減等を図れる表示体を得ることができる。
【００１８】
また、本発明に係る表示体は、２次元の方向に各ドットが配列された表示体において、蒸着又はスパッタによる個別電極の電気的接続を防ぐため、少なくともある方向において隣接するドット間について、ある方向と別の方向では配列がずれている。
本発明においては、ドット間に各ドットを分離する空間を形成する際に、最も大きな空間幅が形成される４ドット間での十字部分を作らないようにするため、隣接するドット間の配列をずらす。そのため、十字部分の間隔を考慮しなくても、ドットの配列方向と異なる方向から各ドットが形成される基板に対して導電性材料を蒸着又はスパッタして個別電極を形成することができる。
【００１９】
また、本発明に係る電子機器は、上記の表示体を備え、表示機能を行わせる。
本発明においては、上記の表示体で電子機器の表示を行わせるようにしたので、製造工程の短縮、コスト低減等を図れる電子機器を得ることができる。
【発明を実施するための最良の形態】
【００２０】
実施の形態１．
図１は本発明の第１の実施の形態に係る表示体の一部を表す図である。図１は１ドット分を表している。この表示体は、実際に表示が行われる表示面を有する表示部分と表示部分の表示を行わせるために各ドットへの電荷供給を制御するための素子を有する部分とを、それぞれ作製した後に接合する方法で製造した、有機電界発光素子（有機ＥＬ素子）を用いた表示体である。本実施の形態では２次元方向についてマトリクス状にドットを配列して構成した表示体であるものとする。
【００２１】
図１において、表示面を有するガラス基板１に、表示面となる面の反対側の面に導電膜２が全面成膜されている。導電膜２は各ドットの共通電極となる。表示面側に設けられているので、可視光領域で透明な、例えば、ＩＴＯ、ＩＺＯ、ＧＺＯ、ＩＣＯ等の導電材料を用いる。本実施の形態では、導電膜２はＩＴＯを材料とし、正孔を供給するための陽極として機能するものとする。
【００２２】
導電膜２上には、例えばＳｉＯ2 等のシリコン酸化膜で成膜される絶縁膜５が設けられている。絶縁膜５は、ドット間の絶縁を行い、また、有機ＥＬ素子４を形成する際に、発光材料を含む液体に対する親液性をよくするために設けられている。さらに、絶縁膜５上にはバンク３が形成されている。バンク３は発光体（ドット）となる有機ＥＬ素子４を所定の位置に形成するために設けられている。特に発光材料を含む液体を吐出した後に発光材料を定着させて有機ＥＬ素子４を形成する液滴吐出方式を用いる場合、発光材料を含む液体を溜める囲いのための堰（隔壁）となる。従来、バンク自体をドット毎に独立して設けることはなかったが、本実施の形態では個別電極６の分離を有効に行うため、バンク３もドット毎に独立して設ける。このバンク３は、例えばポリイミド、アクリル等、フォトリソグラフィ法等で形成できる有機化合物の絶縁材料で構成される。さらに発光材料を含む液体に対する親液性があればなおよい。
【００２３】
バンク３により囲まれた部分に発光体となる有機ＥＬ素子４を形成する。本実施の形態では、有機ＥＬ素子４は、例えばチオフェン系導電性高分子（ＰＥＤＯＴ）からなる正孔（ホール）注入輸送層４Ａ及び発光ポリマー（ＬＥＰ）の発光層４Ｂで構成する。ただ、各層の材料はこれらに限定されるものではない。導電膜２及び個別電極６からの電荷供給を受けて発光層４Ｂが自己発光する。発光の輝度は個別電極６からの電荷（本実施の形態の場合は電子）の供給量により調整する。また、有機ＥＬ素子４の構成についても、場合によっては発光層４Ｂと個別電極６との間に電子注入輸送層を形成する場合もある。さらに、正孔（電子）注入層と輸送層とを区別したり、電子注入層、正孔注入層、発光層の３層で構成したり、異なる構成で有機ＥＬ素子４が形成されている場合もある。導電膜２が正孔注入層、チオフェン系導電性高分子が正孔輸送層として機能する場合もある。そして、これらの各層を機能膜と呼ぶこともある。
【００２４】
個別電極６は、本実施の形態では、例えばＡｌのような導電性を有する金属材料で形成されているものとするが、蒸着法又はスパッタ法ができる導電材料であれば、特に金属材料に限られない。
【００２５】
一方、対向基板９上には、例えば薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））等の駆動制御素子７をドット毎に形成する。そして、いわゆるアクティブマトリクス方式による発光制御を行う。駆動制御素子７は各ドットの有機ＥＬ素子４への電荷供給量を制御する。本実施の形態では、対向基板９上への駆動制御素子７の作製は、ガラス基板１上に形成される導電膜２、有機ＥＬ素子４等の作製工程とは別の工程で行われるものとする。そのため、作製したガラス基板１と対向基板９とを最終的に接合して表示体を製造するが、その際、駆動制御素子７と個別電極６とを導電性ペースト材８により電気的に接続する。本実施の形態では導電性ペースト材８は異方性の特性を有する材料であるものとする。ここでは導電性ペースト材を用いているが、特にこれに限定するものではなく、例えば、導電性フィルム等を用いて駆動制御素子７と個別電極６とを電気的に接続するようにしてもよい。ここで図１に示すように、本実施の形態では有機ＥＬ素子４上だけでなく、バンク３上にも個別電極６となる導電材料が蒸着又はスパッタにより成膜される。そこで、有機ＥＬ素子４にダメージを与えないようにするため、個別電極６のうち、バンク３上に成膜された部分と導電性ペースト材８とを圧着して接続する。バンク３上での個別電極６と導電性ペースト材８との圧着はカソードセパレータが設けられた場合でもできなくはないが、バンク３を露出させるための加工を行う必要がある。また、加工をできるだけのバンクを形成しなければならず、そのために開口率を小さくしてしまう可能性もある。本実施の形態の方法であれば、そのような加工をすることないので、開口率を低下させることなく、バンク３上での圧着が可能となる。
【００２６】
図２はガラス基板１側の作製工程を表す図である。次に本実施の形態における表示体の製造方法について、主にガラス基板１側の作製工程について説明する。ガラス基板１の表示面と反対の面に蒸着法、スパッタ法により、導電性材料を全面成膜し、導電膜２を成膜する（図２（ａ））。
【００２７】
導電膜２を成膜した後、絶縁膜５となるシリコン酸化膜を全面成膜する（図２（ｂ））。ここで、本実施の形態では特に設けないが、場合によってはシリコン酸化膜を成膜する前に補助電極を設けた上で成膜することもある。導電膜２の面積抵抗（シート抵抗ともいう：Ω／□）により、導電膜２に給電する側（駆動回路側）とその反対側と間の電位差（電圧降下）が大きくなり、電荷供給に差が生じて各ドットの発光の均一化が図れなくなる場合がある。これを防ぐため、補助電極により、電位差を小さくし、電荷供給を補助する。補助電極は特に表示体のサイズが大きくなる程有効である。補助電極についても、電極材料をスパッタ法により成膜した後、フォトリソグラフィ法を用いてパターニングを行った後に、エッチング法を用いて形成する。
【００２８】
そして、全面成膜したシリコン酸化膜上に、さらにバンク３となる膜を全面成膜する（図２（ｃ））。本実施の形態ではバンク３としてアクリルを膜材料とする。成膜の方法としては、例えばスパッタ法、スピンコート法等がある。そして、フォトリソグラフィ法、エッチング法を用いて、囲いとなる部分を取り除きバンク３を形成する。また、本実施の形態では、ドット毎に独立したバンク３を形成するため、ドット間のバンク３を分離するための空間（溝）を形成する。ここで、後述するように空間のアスペクト比を考慮した膜厚で成膜し、空間形成のためのパターニングを施すようにする。バンク３を形成した後、全面成膜した絶縁膜５について、フォトリソグラフィ法を用いてパターニングを行った後に、エッチング法を用いて不要な部分（例えば有機ＥＬ素子４が形成され、ドットとなる部分）のシリコン酸化膜を取り除く（図２（ｄ））。
【００２９】
次に、有機ＥＬ素子４となる正孔輸送注入層４Ａ及び発光層４Ｂを形成する（図２（ｅ））。まず、正孔輸送注入層４Ａを形成する。少なくとも正孔輸送注入層４Ａについては、全ドット共通の材料を用いることができるので、正孔輸送注入層４Ａとなる材料を含む溶液をスリットコート法等を用いて全面塗布して形成することもできるが、本実施の形態では、液滴吐出法により、正孔輸送注入層４Ｂとなる材料を含む溶液を、バンク３で囲まれた部分に局所的に塗布した後に定着させて、正孔輸送注入層４Ａを形成する。また、発光層４Ｂも同様に液滴吐出法により形成する。そして、有機ＥＬ素子４を成膜した後、個別電極６を蒸着法又はスパッタ法により形成する（図２（ｆ））。
【００３０】
図３は各ドットのバンク３間に形成された空間と材料の蒸着又はスパッタ方向との関係を表す図である。本実施の形態では、有機ＥＬ素子４へのダメージについても考慮し、蒸着法による成膜を行うものとする。ここで蒸着方向について説明する。本実施の形態は、バンク３間に形成された空間により電極材料の分離を図るものである。そのため、本実施の形態では、２次元（図３（ａ）のようにＸ方向、Ｙ方向とする）にマトリクス状（格子状）で配列されており、本実施の形態では個々のドットに対する個別電極６を形成しなければならないので、Ｘ方向、Ｙ方向の両方向に沿わない方向から蒸着させる必要がある。また、Ｘ方向及びＹ方向に直交する方向（図３（ｂ）のように、Ｚ方向とする）に沿わない方向から、空間により電極材料の分離が行えるように、蒸着速度の設定等も含めて蒸着法を行う必要がある。原理的にはＸ方向、Ｙ方向及びＺ方向に少しでも沿わない方向から電極材料を蒸着させれば、蒸着されない陰の部分ができるために分離は可能となるが、実際にはエッチングが垂直に行われることは少なく、バンク３表面の凹凸も考えられるため、有機ＥＬ素子４上に個別電極６を形成できる範囲で、どの方向（軸）にも沿わない方向から蒸着させることが望ましい。
【００３１】
また、蒸着方向だけでなく、バンク３間の間隔、形成される空間のアスペクト比（縦横比）についても考慮する必要がある。バンク３間の間隔が広くなる（アスペクト比が低い）と、その分、電極材料が切り離されず、個別電極６として分離せずに形成されてしまうおそれが高くなる。ここで、バンク３間に形成される空間において最も間隔が広がるのは４ドット分の空間で形成される十字の対角間である。そのため、電極材料の特性、蒸着する膜厚等を考慮して間隔を広げないようにバンク３形成の際に空間を形成しておく。なお、バンク３間の間隔が狭すぎても（アスペクト比が高すぎる）、個別電極６として分離しない可能性が高くなるので注意する必要がある。
【００３２】
このように空間のアスペクト比と蒸着方向を相互に考慮しつつ蒸着を行う必要がある。例えば、Ｚ方向については、空間の縦の長さ（Ｈ）、横の長さ（Ｗ）及び蒸着方向（θ）について、次式（１）の関係を満たすようにするとより効果的である。
Ｗ−Ｈ・ｔａｎθ＜０                                                …（１）
【００３３】
また、図３ではドットを正方形で構成しているが、実際にはドットの縦横比も大きさも異なることがあるため、製造する表示体に合わせた蒸着方向にする必要がある。以上のようにして個別電極６を形成し、ガラス基板１側の作製は終了する。
【００３４】
次に対向基板９側の作製方法の一例について説明する。対向基板９側の作製方法についてはここでは特に詳細に説明しないが、多種多様な作製方法が従来から示されている。そのため、作製方法も本方法に限定されるものではない。また、本実施の形態においては、対向基板９、駆動制御素子７を形成するための材料については、特に透過性材料で構成する必要はないため、耐久性等、その用途に応じて様々な材料から所望の材料を選択幅を広げて選択することができる。
【００３５】
まず、対向基板９上に駆動制御素子７を形成するための膜（例えばシリコン）をスパッタ法等により全面成膜する。場合によっては膜を多結晶化させてもよい。そして、フォトリソグラフィ法を用いてパターニングを行った後に、エッチング法を用いて不要な部分を取り除き、半導体薄膜（図示せず）を形成する。ゲート絶縁膜、ゲート電極（共に図示せず）をドットに合わせて形成した後、半導体薄膜に不純物をドープして、ソース、ドレイン等の領域を形成する。そして、金属膜の成膜、フォトリソグラフィ法によるパターニング及びエッチング法により、配線層、絶縁層及びドット電極層（図示せず）を積層し、ドット毎に駆動制御素子７を形成する。
【００３６】
以上のように作製したガラス基板１と対向基板９とを接合する。両料基板の接合の際は位置合わせを精度よく行い、個別電極６と駆動制御素子７のドット電極層（特に図示せず）とがドット毎に電気的に接続されるようにする必要がある。その電気的接続を確実にするために導電性ペースト材８を用いて圧着する。このようにして両基板を接合した後、例えば酸化等を防ぐため、接合後に不活性ガスを充填して封止を行う。以上の工程を経て表示体が製造される。
【００３７】
以上のように第１の実施の形態によれば、バンク３を各ドット独立して形成し、各ドット間に空間（溝）を形成した上で、蒸着等によって電極材料を蒸着又はスパッタした際に、空間によって電極材料が蒸着されない部分（陰）を利用して、電極材料の分離を図り、個別電極６を各ドットに形成するようにしたので、フォトリソグラフィ法、エッチング法のような樹脂形成、パターニング、除去等の工程を行わなくてもよく、製造工程の短縮を図ることができるし、これらの工程を行わないことにより、下地（例えば有機ＥＬ素子４）に影響を与えることもなくなる。また、マスクを用いなくても、各ドットに正確に個別電極６を形成することができ、マスクのメンテナンス等も必要なくなる。さらに、カソードセパレータ等の形成の必要もなくなるので、製造工程の短縮を図ることができ、製造コストも抑えることができる。また、その個別電極６を形成工程において、有機ＥＬ素子４上だけでなく、バンク３上にも個別電極６となる導電材料が蒸着又はスパッタにより成膜されるので、個別電極６と導電性ペースト材８と圧着させる際に、バンク３上に成膜された部分と圧着させることで、有機ＥＬ素子４にダメージを与えず、発光特性を低下させる心配がなくなる。
【００３８】
実施の形態２．
図４は本発明の第２の実施の形態に係る表示体の一部を表した図である。前述したように、バンク３間に形成される空間において最も間隔が広がるのは４ドット分の空間で形成される十字の対角間であり、その部分の電極材料の分離を行うかが問題となる。そこで、本実施の形態では、図４（ａ）のように、対角上に分離用部材１１を形成し、電極材料の分離を行うようにする。
【００３９】
分離用部材の形成方法としては、ドット毎のバンク３を形成する際、分離用部材１１となる箇所を残すようにパターニングし、エッチングを行うのが最も簡単な方法である。また、バンク３の形成とは独立して形成する方法もある。図４では分離用部材１１を円柱として形成しているが、電極材料の分離を行うことができれば、形状、材質等は特に問わない。
【００４０】
また、蒸着方向に対して図４（ｂ）のように４ドット分の、少なくとも１つのドット（最も蒸着方向に近いもの）のバンク３について、その一部だけを他より高く形成しておくことで、十字の対角上に電極材料が蒸着されないようにすることもできる。
【００４１】
以上のように第２の実施の形態によれば、最もドットの間隔が広くなる空間が形成される４ドット間の十字部分の対角上に分離用部材１１を形成し、電極材料の分離を図るようにしたので、十字部分における電極材料の分離を有効に行うことができる。また、バンク３の一部だけを他より高く形成しておき、十字の対角上に電極材料が蒸着されないようにしたので、十字部分における電極材料の分離を有効に行うことができる。
【００４２】
実施の形態３．
図５は本発明の第３の実施の形態に係る表示体の一部を表した図である。本実施の形態では、マトリクス状に形成せず、各ドットを相互にずらして構成することにより、４ドット分の空間による十字部分が形成されないようにしたものである。図５（ａ）は横方向に隣接するドットをずらした構成を表す。また、図５（ｂ）は縦方向に隣接するドットをずらした構成を表す。
【００４３】
このようにドットの配列を変更するだけで、第２の実施の形態のような分離用部材１１等を設けたり、バンク３の一部を他より高く形成しておく等の措置を施さなくても、最もドットの間隔が広くなる空間の十字部分の形成を防ぐことができ、個別電極６を形成する際の電極材料の分離を有効に行うことができる。
【００４４】
実施の形態４．
上述の実施の形態では、バンク３だけで空間を形成するようにしたが、本発明はこれに限定されるものではない。例えば、導電膜２の全面成膜を確保できるのであれば、ガラス基板１に溝を形成することによっても、適切なアスペクト比を空間を形成するようにしてもよい。
【００４５】
実施の形態５．
上述の実施の形態では、ガラス基板１側及び対向基板９側について、それぞれの基板に素子等を形成した後に両基板を接続し、有機ＥＬ素子を用いた表示体を製造する方法について説明したが、本発明は上述した表示体の製造方法においてのみ用いられるものではない。また、有機ＥＬ素子を用いた表示体における個別電極６を形成する場合の電極材料の分離を行う際の方法として説明したが、本発明はこれに限定されるものではない。例えば、無機電解発光素子、液晶等、別の材料を用いた表示体の場合にも適用できるし、表示体に限らず、蒸着又はスパッタされる膜の分離等を図る場合にも有効である。
【００４６】
実施の形態６．
図６は本発明の方法で製造された表示体を用いた電子機器を表す図である。図６（ａ）はＰＤＡ（Personal Digital Assistant）、図６（ｂ）は携帯電話、図６（ｃ）はデジタルカメラを表す。また、本実施の形態では図示していないが、コンピュータ、ゲーム機等、表示機能を図るために表示体を用いる電子機器に対し、本発明により製造した表示体を利用することができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の第１の実施の形態に係る表示体の一部を表す図である。
【図２】ガラス基板１側の作製工程を表す図である。
【図３】バンク３間に形成された空間と蒸着等の方向との関係を表す図である。
【図４】本発明の第２の実施の形態に係る表示体の一部を表した図である。
【図５】本発明の第３の実施の形態に係る表示体の一部を表した図である。
【図６】本発明の方法で製造された表示体を用いた電子機器を表す図である。
【符号の説明】
【００４８】
１  ガラス基板、２  導電膜、３  バンク、４  有機ＥＬ素子、４Ａ  正孔注入輸送層、４Ｂ  発光層、５  絶縁膜、６  個別電極、７  駆動制御素子、８  導電性ペースト材材、９  対向基板。
【図１】
2005228557.tif 000003
【図２】
2005228557.tif 000004
【図３】
2005228557.tif 000005
【図４】
2005228557.tif 000006
【図５】
2005228557.tif 000007
【図６】
2005228557.tif 000008