(57)【要約】【課題】  シリコン窒化酸化膜を含むゲート絶縁膜を有する半導体装置において、ゲート絶縁膜に含まれる窒素濃度をゲート電極側に近いほど高濃度となるように制御する。【解決手段】  半導体基板１の主面に形成したシリコン酸化膜４の上にダミー層５を形成し、ダミー層５およびシリコン酸化膜４を窒化処理することにより、ダミー層とシリコン酸化膜４の界面にシリコン窒化酸化膜６を形成するとともに、不必要な窒素をダミー層５に吸収させる。その後ダミー層５を除去し、シリコン窒化酸化膜６ａの上にゲート電極７ａを形成する。【選択図】      図７
2005064395.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の主面に形成したシリコン酸化膜、および前記シリコン酸化膜の上に形成したシリコン窒化酸化膜からなるゲート絶縁膜と、
前記ゲート絶縁膜の上に形成したゲート電極を有する半導体装置であって、
前記シリコン窒化酸化膜に含まれる窒素が、前記ゲート電極に近いほど高濃度であることを特徴とする半導体装置。
【請求項２】
半導体基板と、
前記半導体基板に内部回路領域と高耐圧トランジスタ領域を有する半導体装置であって、
前記内部回路領域において、前記半導体基板の主面に形成したシリコン酸化膜と前記シリコン酸化膜の上に形成したシリコン窒化酸化膜からなるゲート絶縁膜と、前記ゲート絶縁膜の上に形成したゲート電極を有し、前記シリコン窒化酸化膜の窒素濃度が前記ゲート電極に近いほど大きく、
前記高耐圧トランジスタ領域において、前記半導体基板の主面に形成したシリコン酸化膜、前記シリコン酸化膜の上に形成したシリコン窒化酸化膜、および前記シリコン窒化酸化膜の上に形成したダミー層からなるゲート絶縁膜と、前記ゲート絶縁膜の上に形成したゲート電極を有し、前記シリコン窒化酸化膜の窒素濃度が前記ダミー層に近いほど大きいことを特徴とする半導体装置。
【請求項３】
半導体基板主面にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜の上にダミー層を形成する工程と、
前記ダミー層と前記シリコン酸化膜を窒化処理して前記シリコン酸化膜と前記ダミー層の界面にシリコン窒化酸化膜を形成する工程と、
前記ダミー層を除去して前記シリコン窒化酸化膜を露出させる工程と、
前記露出したシリコン窒化酸化膜の上にゲート電極膜を形成する工程と、
前記ゲート電極膜、前記シリコン窒化酸化膜、および前記シリコン酸化膜を選択的にエッチングしてゲート電極を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項４】
半導体基板主面にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜の上にダミー層を形成する工程と、
前記ダミー層と前記シリコン酸化膜を窒化処理して前記シリコン酸化膜と前記ダミー層の界面にシリコン窒化酸化膜を形成する工程と、
前記高耐圧トランジスタ領域のダミー層は除去せず残したままで、前記内部回路領域に形成した前記ダミー層を選択的に除去して前記内部回路領域の前記シリコン窒化酸化膜を露出させる工程と、
前記高耐圧トランジスタ領域のダミー層および内部回路領域の前記露出したシリコン窒化酸化膜の上にゲート電極膜を形成する工程と、
前記内部回路領域の前記ゲート電極膜、前記シリコン窒化酸化膜、および前記シリコン酸化膜を選択的にエッチングしてゲート電極を形成するとともに、前記高耐圧トランジスタ領域の前記ゲート電極膜、前記ダミー層、前記シリコン窒化酸化膜、および前記シリコン酸化膜を選択的にエッチングして他のゲート電極を形成する工程とを備えたことを特徴とする半導体装置の製造方法。
【請求項５】
前記ダミー層を窒化シリコン膜、反射防止膜、フォトレジスト、アモルファスシリコン膜、またはポリシリコン膜のいずれかの膜により形成することを特徴とする請求項３または４に記載の半導体装置の製造方法。
【請求項６】
前記窒化処理を、プラズマ窒化、ラジカル窒化または窒素イオン注入により行うことを特徴とする請求項３または４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関するものであり、特にＭＯＳトランジスタのゲート絶縁膜を改良した半導体装置とその製造方法に関する。
【背景技術】
【０００２】
素子の微細化に伴い、トランジスタに用いるゲート絶縁膜も薄膜化され続けている。０.２５ミクロン世代以降のＰＭＯＳトランジスタは、短チャネル効果抑制のため、埋め込みチャネル型に代わって表面チャネル型が主流となりつつある。
表面チャネル型のＰＭＯＳトランジスタでは、ゲート電極に含まれる不純物がゲート絶縁膜や基板へ拡散するのを抑制するため、ゲート絶縁膜の形成方法として、半導体基板を直接窒化してシリコン窒化膜を形成する方法、シリコン窒化膜を形成して酸素雰囲気中で熱処理する方法、シリコン酸化膜を形成して窒化する方法など、種々考え出され実用化されてきている。
【０００３】
そのような状況の中で、さらに素子の微細化が進行し、ゲート絶縁膜の薄膜化が要求されている。しかし、上記のゲート絶縁膜の形成方法では、ゲート絶縁膜を介したゲート電極と基板間のゲートリーク電流の増加、トランジスタの移動度の低下や固定電荷の増大等、デバイス特性の劣化に対応できなくなってきている。
【０００４】
このような問題を解決する方法として、ゲート絶縁膜中の窒素の濃度制御に注目して、ゲート絶縁膜中の窒素がゲート絶縁膜と半導体基板との界面に集中することを防止する方法が考え出されてきた。
【０００５】
例えば、活性酸素種を含むガスで半導体基板を酸化してシリコン酸化膜を形成し、その後プラズマ窒化処理を行い、表面を窒化したシリコン窒化酸化膜を得る方法（例えば、特許文献１参照）や、シリコン酸化膜上にシリコン窒化膜を形成後、酸化性雰囲気中で熱処理してシリコン窒化膜上にシリコン酸化膜を形成し、そのシリコン酸化膜を除去する方法等である（例えば、特許文献２参照）。
【０００６】
上述のように、近年ではゲート絶縁膜の薄膜化に伴い、主にゲート絶縁膜の信頼性維持やゲート電極からの不純物拡散の防止、または電気的なゲート絶縁膜の薄膜化の目的でゲート酸化膜形成後に窒化処理を施している。
その窒化処理方法も従来ＮＯ、ＮＨ３、Ｎ２Ｏ等のガスを用い熱処理を施し窒化するガス拡散法を用いるものから、プラズマ法などによる直接窒化へと移り変わってきている。この窒化方法の変移の理由は、窒化後のゲート絶縁膜中の窒素分布が、従来ゲート絶縁膜と半導体基板側近傍にあったものをゲート絶縁膜表面側へと移動させ、濃度を制御するためである。
現在ではプラズマ法等によるゲート酸化膜の窒化技術が半導体デバイスの量産や開発に採用されてきている。
【０００７】
図１５〜図１８は、上記従来のＭＩＳ型半導体装置の製造方法を、半導体装置の断面により、順を追って説明する工程説明図である。通常は、同一基板上にＰＭＯＳおよびＮＭＯＳを形成するが、断面構造は同一であるので、ＰＭＯＳの断面のみ示す。
【０００８】
まず、図１５に示すように、半導体基板１の主面上に、素子分離２を形成し、Ｎ型ウェル３を形成する。
【０００９】
次に、図１６に示すように、半導体基板１の主面上にシリコン酸化膜４を形成する。
【００１０】
次に、図１７に示すように、シリコン酸化膜４を窒化処理し、シリコン酸化膜４表面にシリコン窒化酸化膜６を形成する。
【００１１】
その後、図１８に示すように、ポリシリコン膜を形成後、リソグラフィおよびエッチングによりポリシリコン膜のゲート電極７ａ、シリコン窒化酸化膜６ａ、およびシリコン酸化膜４ａを形成し、イオン注入および熱処理によりソース／ドレイン８を形成する（例えば、特許文献１参照）。
【００１２】
【特許文献１】特開２００２-２２２９４１号公報
【特許文献２】特開２００２−８３９６０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１３】
半導体基板上にシリコン酸化膜を形成し、このシリコン酸化膜表面を窒化してシリコン窒化酸化膜を形成するとき、ゲート絶縁膜の特性の維持やゲート電極からの不純物拡散防止のため、シリコン酸化膜と半導体基板との界面に所望の窒素を分布させ、ゲート電極側に行くほど高濃度に制御することが望ましい。
【００１４】
しかしながら、窒素プラズマあるいは窒素ラジカル等の窒化材は、プラズマ形成方法にかかわらず、ある程度のエネルギー、およびエネルギー分布を持つ。そのためシリコン酸化膜中の窒素は、あたかもイオン注入のように、ある幅を持って分布することになる。
【００１５】
従って、さらにゲート絶縁膜の薄膜化が進んでくると、前述した窒化材のエネルギー、およびエネルギー分布によりゲート絶縁膜中の窒素分布の幅が意図するゲート絶縁膜の厚みを超えることになり、半導体基板などの意図しない領域に窒素が導入されてしまい、移動度低下や電気的膜厚（膜の種類に関わらず電気特性を比較できるように、実際の膜厚である物理的膜厚から、膜の比誘電率を考慮して換算した膜厚）の増加など、電気特性の劣化を招くことになる。これが更なるゲート絶縁膜の薄膜化阻害要因の一つとなっている。
【００１６】
以上述べたように、上記従来の技術においては、シリコン窒化酸化膜をゲート絶縁膜に用いる半導体装置において、ゲート絶縁膜の薄膜化が進むと、ゲート絶縁膜中に含まれる窒素が半導体基板などの意図しない領域に分布し、ゲート絶縁膜の特性を劣化させるという問題があった。
【００１７】
本発明は、上記課題を解決するためになされたもので、シリコン窒化酸化膜を含むゲート絶縁膜を有する半導体装置において、窒素の分布を高い精度で制御し、窒素濃度をゲート電極側に近いほど高くなるようにすることにより、ゲート絶縁膜の特性を維持し、且つ電気的膜厚を薄膜化できる半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明に係る半導体装置は、半導体基板と、前記半導体基板の主面に形成したシリコン酸化膜、および前記シリコン酸化膜の上に形成したシリコン窒化酸化膜からなるゲート絶縁膜と、前記ゲート絶縁膜の上に形成したゲート電極を有する半導体装置であって、前記シリコン窒化酸化膜に含まれる窒素が、前記ゲート電極に近いほど高濃度であることを特徴とするものである。
【００１９】
また、本発明の別の半導体装置は、半導体基板と、前記半導体基板に内部回路領域と高耐圧トランジスタ領域を有する半導体装置であって、前記内部回路領域において、前記半導体基板の主面に形成したシリコン酸化膜と前記シリコン酸化膜の上に形成したシリコン窒化酸化膜からなるゲート絶縁膜と、前記ゲート絶縁膜の上に形成したゲート電極を有し、前記シリコン窒化酸化膜の窒素濃度が前記ゲート電極に近いほど大きく、前記高耐圧トランジスタ領域において、前記半導体基板の主面に形成したシリコン酸化膜、前記シリコン酸化膜の上に形成したシリコン窒化酸化膜、および前記シリコン窒化酸化膜の上に形成したダミー層からなるゲート絶縁膜と、前記ゲート絶縁膜の上に形成したゲート電極を有し、前記シリコン窒化酸化膜の窒素濃度が前記ダミー層に近いほど大きいことを特徴とするものである。
【００２０】
また、本発明の半導体装置の製造方法は、半導体基板主面にシリコン酸化膜を形成する工程と、前記シリコン酸化膜の上にダミー層を形成する工程と、前記ダミー層と前記シリコン酸化膜を窒化処理して前記シリコン酸化膜と前記ダミー層の界面にシリコン窒化酸化膜を形成する工程と、前記ダミー層を除去して前記シリコン窒化酸化膜を露出させる工程と、前記露出したシリコン窒化酸化膜の上にゲート電極膜を形成する工程と、前記ゲート電極膜、前記シリコン窒化酸化膜、および前記シリコン酸化膜を選択的にエッチングする工程とを備えたことを特徴とする。
【００２１】
また、本発明の半導体装置の別の製造方法は、半導体基板主面にシリコン酸化膜を形成する工程と、前記シリコン酸化膜の上にダミー層を形成する工程と、前記ダミー層と前記シリコン酸化膜を窒化処理して前記シリコン酸化膜と前記ダミー層の界面にシリコン窒化酸化膜を形成する工程と、前記高耐圧トランジスタ領域のダミー層は除去せず残したままで、前記内部回路領域に形成した前記ダミー層を選択的に除去して前記内部回路領域の前記シリコン窒化酸化膜を露出させる工程と、前記高耐圧トランジスタ領域のダミー層および内部回路領域の前記露出したシリコン窒化酸化膜の上にゲート電極膜を形成する工程と、前記内部回路領域の前記ゲート電極膜、前記シリコン窒化酸化膜、および前記シリコン酸化膜と、前記高耐圧トランジスタ領域の前記ゲート電極膜、前記ダミー層、前記シリコン窒化酸化膜、および前記シリコン酸化膜を選択的にエッチングする工程を備えたことを特徴とする。
本発明のその他の特徴については、以下において詳細に説明する。
【発明の効果】
【００２２】
本発明によれば、ゲート絶縁膜の特性を維持し、且つ、電気的膜厚を薄膜化できる半導体装置およびその製造方法を得ることができる。
【発明を実施するための最良の形態】
【００２３】
実施の形態１
図１〜７は、本発明の実施の形態１による半導体装置の製造方法を、半導体装置の断面により、順を追って説明する工程説明図である。通常は、同一基板上にＰＭＯＳおよびＮＭＯＳを形成するが、断面構造は図番同一であるので、ここではＰＭＯＳの断面のみ示す。
【００２４】
まず、図１に示すように、半導体基板１の主面に、いわゆるシャロートレンチ分離法により３００〜４００ｎｍの深さの素子分離２を形成し、リソグラフィおよびイオン注入により、Ｎ型ウェル３を形成する。
なお、素子分離２は、広く知られたＬＯＣＯＳ法などにより形成するようにしてもよい。
【００２５】
次に、図２に示すように、半導体基板１の主面を酸化し、半導体基板１の主面上にシリコン酸化膜４を１〜１.５ｎｍ程度の膜厚で形成する。シリコン酸化膜の形成方法としては、急速熱酸化やプラズマ酸化を用いる。
【００２６】
次に、図３に示すように、シリコン酸化膜４および素子分離２の上に、すなわち全面に、シリコン窒化膜からなるダミー層５を２〜３ｎｍの膜厚でＬＰＣＶＤにより形成する。
このとき、ダミー層５が厚すぎると、後の工程でシリコン酸化膜４とダミー層５の界面に形成するシリコン窒化酸化膜の膜厚ばらつきが大きくなってしまい、また薄すぎるとシリコン基板に窒素が拡散してしまうため、これらを勘案し適宜膜厚を調節する。
【００２７】
ここで、ダミー層５は、後の工程で行う窒化処理により余分な窒素を吸収することが目的であるので、例えばリソグラフィで用いる反射防止膜やレジスト等の膜を用いても良い。また、アモルファスシリコン膜やポリシリコン膜を用いるようにしても良い。
【００２８】
次に、図４に示すように、ダミー層５およびシリコン酸化膜４をプラズマ窒化により窒化処理し、シリコン酸化膜４とダミー層５の界面に、物理的膜厚１ｎｍ程度のシリコン窒化酸化膜６を形成する。
【００２９】
プラズマ窒化の条件としては、温度は３００〜５００℃、圧力１０Ｐａ〜７００Ｐａ程度で行い、シリコン基板に窒素が拡散しないように、適宜調節して行う。
このとき、窒化処理により発生した余分な窒素や本来プラズマ窒化が持っている窒素のピーク分布をダミー層５に吸収させることができる。
【００３０】
また、この実施の形態では、窒化処理をプラズマ窒化により行う例を示したが、ラジカル窒化処理により行うようにしても良い。この場合は、例えば、Ｎ2流量２００ｓｃｃｍ、圧力２５〜４０Ｐａ、ＲＦ電力１００Ｗ程度の条件で行う。
【００３１】
また、窒化処理の別の方法として、窒素をイオン注入により行うようにしても良い。この場合は、例えば、窒素を注入加速電圧３〜５ｋｅＶ、注入ドーズ量５×１０14／ｃｍ2程度の条件で行う。
【００３２】
次に、図５に示すように、界面活性剤入りの燐酸により、ダミー層５（図４参照）を全面除去する。なお、ダミー層５に反射防止膜やレジストを用いた場合は、Ｏ２プラズマのアッシング等の処理を行い、ダミー層５を除去する。
【００３３】
また、ダミー層５にポリシリコン膜やアモルファスシリコン膜を用いた場合、これらの膜はゲート電極の一部として用いることができるので、ダミー層５を除去する工程を省略するようにしても良い。
【００３４】
ここで、窒素濃度がピークとなっている部分はダミー層５に吸収されているので、ダミー層５を除去することにより、シリコン酸化膜４とシリコン窒化酸化膜６の窒素は半導体基板１との界面付近には適度に分布し、半導体基板１と離れる方向に行くに従い高濃度となるように分布している。
【００３５】
なお、ゲート絶縁膜における窒素濃度は、例えば、ＳＩＭＳ（２次イオン質量分析）等
により検出することができる。
このように、シリコン窒化酸化膜６に含まれる窒素濃度が、後に形成するゲート電極膜に近いほど大きくすることにより、後の工程で形成するゲート電極からの不純物拡散を防止し、ゲート絶縁膜の特性を維持することができる。
【００３６】
次に、図６に示すように、シリコン窒化酸化膜６の上に、ポリシリコン膜７をＬＰＣＶＤにより１００〜２００ｎｍの膜厚で形成する。
【００３７】
次に、図６に示すポリシリコン膜７、シリコン窒化酸化膜６、およびシリコン酸化膜４をリソグラフィおよびドライエッチングにより加工し、図７に示すように、ゲート電極７ａ、シリコン窒化酸化膜６ａおよびシリコン酸化膜４ａを形成する。このとき、シリコン窒化酸化膜６ａおよびシリコン酸化膜４ａでゲート絶縁膜を構成している。
次に、ゲート電極７ａ、シリコン窒化酸化膜６ａ、およびシリコン酸化膜４ａをマスクとして、イオン注入および熱処理を行い、拡散層８を形成する。
【００３８】
この後、図示しないが、ゲート電極７ａの上に層間絶縁膜を形成し、コンタクトおよび配線を形成する。これらの工程は、この分野で既知の工程であるので、詳細な説明は省略する。
【００３９】
以上述べたように、この実施の形態では、半導体基板主面上にシリコン酸化膜およびダミー層を形成し、ダミー層とシリコン酸化膜を窒化処理してシリコン酸化膜とダミー層の界面にシリコン窒化酸化膜を形成するとともに、余分な窒素や本来プラズマ窒化が持っている窒素のピーク分布をダミー層に吸収させるようにした。この後、ダミー層を除去すると、シリコン窒化酸化膜に含まれる窒素濃度が、ゲート電極膜に近いほど大きくすることができる。
このように形成することにより、ゲート絶縁膜に含まれる窒素濃度を高い精度で制御でき、半導体基板の界面に近いほど低濃度で、ゲート電極側に近いほど高濃度となっている。
【００４０】
このようにすれば、ゲート電極と基板間のリーク電流が小さく、且つゲート電極に含まれる不純物の突き抜けを抑制した、優れたゲート絶縁膜の特性を維持すると共に、ゲート絶縁膜の電気的膜厚を小さくすることができる半導体装置およびその製造方法を得ることができる。
【００４１】
実施の形態２
図８〜１４は、本発明実施の形態２による半導体装置の製造方法を、半導体装置の断面により、順を追って説明する工程説明図である。実施の形態１と同様に、ＰＭＯＳの断面のみ示す。
【００４２】
まず、実施の形態１と同様、図８に示すように半導体基板１の主面に素子分離２を形成する。次に、内部回路領域９および高耐圧トランジスタ領域１０に、それぞれＮ型ウェル３を形成する。
【００４３】
次に、図９に示すように、半導体基板１の主面を酸化し、内部回路領域９および高耐圧トランジスタ領域１０にシリコン酸化膜４を形成する。膜厚および形成方法は、実施の形態１と同じ条件で行う。
【００４４】
次に、図１０に示すように、内部回路領域９および高耐圧トランジスタ領域１０のシリコン酸化膜４および素子分離２の上に、すなわち全面に、シリコン窒化膜からなるダミー層５をＬＰＣＶＤにより２〜３ｎｍ程度形成する。
また、実施の形態１で述べたように、ダミー層５が厚すぎると、後の工程でシリコン酸化膜４とダミー層５の界面に形成するシリコン窒化酸化膜の膜厚ばらつきが大きくなってしまい、また薄すぎるとシリコン基板に窒素が拡散してしまうため、これらを勘案し適宜膜厚を調節する。
【００４５】
次に、図１１に示すように、内部回路領域９おび高耐圧トランジスタ領域１０のダミー層５およびシリコン酸化膜４に、プラズマ窒化による窒化処理を行い、内部回路領域９おび高耐圧トランジスタ領域１０のシリコン酸化膜４とダミー層５の界面に、物理的膜厚１ｎｍ程度のシリコン窒化酸化膜６を形成する。
【００４６】
窒化処理は、実施の形態１と同様に、ラジカル窒化やイオン注入により行うようにしても良い。このときの条件は、実施の形態１と同一の条件で行う。
このとき、実施の形態１と同様、プラズマ窒化により発生した余分な窒素や本来プラズマ窒化が持っている窒素のピーク分布をダミー層５に吸収させることができる。
【００４７】
次に、図１２に示すように、リソグラフィにより高耐圧トランジスタ領域１０の全体を覆うようにレジストパターン１１を形成し、これをマスクとして内部回路領域９のダミー層５をドライエッチングにより除去する。この結果、内部回路領域９では、ダミー層５（図１１参照）が選択的に除去され、高耐圧トランジスタ領域１０では、ダミー層５がそのまま残っている。
この後、図示しないが、レジストパターン１１を除去する。
【００４８】
内部回路領域９においては、実施の形態１と同様にダミー層５を除去することにより、シリコン酸化膜４とシリコン窒化酸化膜６の窒素は、半導体基板１との界面付近には適度に分布し、電極膜に近いほど高濃度となるように分布している。
一方、高耐圧トランジスタ領域１０においては、ダミー層５をそのまま残すようにする。ここで、ダミー層５としてシリコン窒化膜を用いるため、高耐圧トランジスタ領域１０におけるゲート絶縁膜は、シリコン酸化膜４、シリコン窒化酸化膜６、およびダミー層５の３層膜により構成される。これに対し、内部回路領域９においては、ゲート絶縁膜は、シリコン酸化膜４およびシリコン窒化酸化膜６からなる２層膜である。
従って、高耐圧トランジスタ領域１０に形成したゲート絶縁膜は、内部回路領域９で形成したゲート絶縁膜よりもダミー層５の分だけ厚いので、高耐圧トランジスタ領域１０のゲート絶縁膜の耐圧は、内部回路領域９のゲート絶縁膜の耐圧よりも相対的に大きい。
【００４９】
次に、図１３に示すように、内部回路領域９および高耐圧トランジスタ領域１０全体を覆うように、ポリシリコン膜７をＬＰＣＶＤにより１００〜２００ｎｍの膜厚で形成する。
【００５０】
次に、図１３に示す内部回路領域９のポリシリコン膜７、シリコン窒化酸化膜６、およびシリコン酸化膜４を選択的にエッチングし、図１４に示すように、内部回路領域９にゲート電極７ａ、シリコン窒化酸化膜６ａ、およびシリコン酸化膜４ａを形成する。このとき、シリコン窒化酸化膜６ａおよびシリコン酸化膜４ａでゲート絶縁膜を構成している。  また、図１３に示す高耐圧トランジスタ領域１０のポリシリコン膜７、ダミー層５、シリコン窒化酸化膜６、およびシリコン酸化膜４を選択的にエッチングし、図１４に示すように、高耐圧トランジスタ領域１０にゲート電極７ａ、ダミー層５ａ、シリコン窒化酸化膜６ａ、およびシリコン酸化膜４ａを形成する。このとき、ダミー層５ａ、シリコン窒化酸化膜６ａ、およびシリコン酸化膜４ａでゲート絶縁膜を構成している。
【００５１】
次に、内部回路領域９のゲート電極７ａ、シリコン窒化酸化膜６ａ、およびシリコン酸化膜４ａと、高耐圧トランジスタ領域１０のゲート電極７ａ、ダミー層５ａ、シリコン窒化酸化膜６ａ、およびシリコン酸化膜４ａをマスクとしてイオン注入および熱処理を行い、内部回路領域９、高耐圧トランジスタ領域１０のそれぞれの領域に拡散層８を形成する。
【００５２】
ここで、内部回路領域９には、シリコン窒化酸化膜６ａおよびシリコン酸化膜４ａをゲート絶縁膜とする内部回路のトランジスタを形成している。一方、高耐圧トランジスタ領域１０には、ダミー層５ａ、シリコン窒化酸化膜６ａ、およびシリコン酸化膜４ａをゲート絶縁膜とする、内部回路領域９よりも相対的にゲート絶縁膜の耐圧が大きい高耐圧のトランジスタを形成している。
【００５３】
この後、図示しないが、内部回路領域９および高耐圧トランジスタ領域１０の各領域のゲート電極７ａの上に層間絶縁膜を形成し、コンタクトおよび配線を形成する。これらの工程は、この分野で既知の工程であるので、詳細な説明は省略する。
【００５４】
以上述べたように、この実施の形態では、内部回路領域と高耐圧トランジスタ領域の両方の領域において、半導体基板主面上にシリコン酸化膜およびダミー層を形成し、ダミー層とシリコン酸化膜を窒化処理してシリコン酸化膜とダミー層の界面にシリコン窒化酸化膜を形成するとともに、余分な窒素や本来プラズマ窒化が持っている窒素のピーク分布をダミー層に吸収させるようにした。その後、内部回路領域のダミー層を選択的に除去し、高耐圧トランジスタ領域においては、ダミー層を除去せずに、ゲート絶縁膜の一部としてダミー層を用い、トランジスタを形成するようにした。
【００５５】
このように形成することにより、内部回路領域においてシリコン酸化膜およびシリコン窒化酸化膜からなるゲート絶縁膜を有するトランジスタを形成することができ、高耐圧トランジスタ領域においては、シリコン酸化膜、シリコン窒化酸化膜、およびダミー層からなるゲート絶縁膜を有するトランジスタを形成することができる。
従って、高耐圧トランジスタ領域において、内部回路領域におけるゲート絶縁膜よりもダミー層の分だけ電気的膜厚が厚いゲート絶縁膜を有するトランジスタを形成することができる。
【００５６】
つまり、シリコン酸化膜形成、ダミー層形成、窒化処理、およびダミー層の選択的除去を行うことにより、必要な部分にのみ薄膜化したゲート絶縁膜を形成できる。従って、簡略化した工程で、電気的膜厚が小さいゲート絶縁膜を有するトランジスタと、ゲート絶縁膜の耐圧が相対的に大きい高耐圧トランジスタを同一基板上に形成することができる。
【００５７】
すなわち、この実施の形態によれば、実施の形態１の効果に加え、簡略化した工程で、電気的膜厚が小さいゲート絶縁膜を有するトランジスタと、ゲート絶縁膜の耐圧が相対的に大きい高耐圧トランジスタを同一基板上に形成することができる。
【図面の簡単な説明】
【００５８】
【図１】本発明の実施の形態１の半導体装置の製造方法を示す断面図。
【図２】本発明の実施の形態１の半導体装置の製造方法を示す断面図。
【図３】本発明の実施の形態１の半導体装置の製造方法を示す断面図。
【図４】本発明の実施の形態１の半導体装置の製造方法を示す断面図。
【図５】本発明の実施の形態１の半導体装置の製造方法を示す断面図。
【図６】本発明の実施の形態１の半導体装置の製造方法を示す断面図。
【図７】本発明の実施の形態１の半導体装置の製造方法を示す断面図。
【図８】本発明の実施の形態２の半導体装置の製造方法を示す断面図。
【図９】本発明の実施の形態２の半導体装置の製造方法を示す断面図。
【図１０】本発明の実施の形態２の半導体装置の製造方法を示す断面図。
【図１１】本発明の実施の形態２の半導体装置の製造方法を示す断面図。
【図１２】本発明の実施の形態２の半導体装置の製造方法を示す断面図。
【図１３】本発明の実施の形態２の半導体装置の製造方法を示す断面図。
【図１４】本発明の実施の形態２の半導体装置の製造方法を示す断面図。
【図１５】従来の半導体装置の製造方法を示す断面図。
【図１６】従来の半導体装置の製造方法を示す断面図。
【図１７】従来の半導体装置の製造方法を示す断面図。
【図１８】従来の半導体装置の製造方法を示す断面図。
【符号の説明】
【００５９】
１  半導体基板、２  素子分離、４ａ  シリコン窒化膜、５  ダミー層、６ａ  シリコン窒化酸化膜、７  ポリシリコン膜、７ａ  ゲート電極、９  内部回路領域、１０  高耐圧トランジスタ領域。
【図１】
2005064395.tif 000003
【図２】
2005064395.tif 000004
【図３】
2005064395.tif 000005
【図４】
2005064395.tif 000006
【図５】
2005064395.tif 000007
【図６】
2005064395.tif 000008
【図７】
2005064395.tif 000009
【図８】
2005064395.tif 000010
【図９】
2005064395.tif 000011
【図１０】
2005064395.tif 000012
【図１１】
2005064395.tif 000013
【図１２】
2005064395.tif 000014
【図１３】
2005064395.tif 000015
【図１４】
2005064395.tif 000016
【図１５】
2005064395.tif 000017
【図１６】
2005064395.tif 000018
【図１７】
2005064395.tif 000019
【図１８】
2005064395.tif 000020