(57)【要約】【課題】デラミネーションやクラックなどの発生を抑制、防止することが可能で、発熱量が少なく、特性劣化などの不良の発生しにくい、信頼性の高い積層セラミックコンデンサを提供する。【解決手段】下部最外層電極層群Ａ、中央電極層群Ｃ及び上部最外層電極層群Ｅを構成する各内部電極層を、それぞれに複数の貫通孔１２が形成された貫通孔形成電極層１１ａとし、下部中央電極層群Ｂ及び上部中央電極層群Ｄを構成する各内部電極層を、それぞれ貫通孔を備えていない全面形成電極層２１ａとして、積層セラミックコンデンサの全体的な温度上昇（発熱）を抑制しつつ、デラミネーションやクラックの発生を抑制する。  貫通孔形成電極層１１ａの貫通孔１２を、セラミック層を介して対向する貫通孔形成電極層１１ａに形成された貫通孔１２と正対しないように、互いに位置をずらして形成する。【選択図】図４
2005085823.tif 000002
【特許請求の範囲】
【請求項１】
セラミック積層体中に、複数の内部電極層がセラミック層を介して対向するように配設された構造を備えた積層セラミックコンデンサであって、
前記セラミック積層体の積層方向を垂直としたときに、前記複数の内部電極層を、下側から上側に向かって、下部最外層電極層群Ａ、下部中央電極層群Ｂ、中央電極層群Ｃ、上部中央電極層群Ｄ及び上部最外層電極層群Ｅの５つのグループに区分した場合において、
前記下部最外層電極層群Ａ、中央電極層群Ｃ及び上部最外層電極層群Ｅを構成する各内部電極層を、それぞれに複数の貫通孔が形成された貫通孔形成電極層とし、
前記下部中央電極層群Ｂ及び上部中央電極層群Ｄを構成する各内部電極層を、貫通孔を備えていない全面形成電極層としたこと
を特徴とする積層セラミックコンデンサ。
【請求項２】
前記貫通孔形成電極層の貫通孔が、セラミック層を介して対向する貫通孔形成電極層に形成された貫通孔と正対しないように、互いに位置をずらして形成されていることを特徴とする請求項１記載の積層セラミックコンデンサ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、複数の内部電極層がセラミック層を介して積層された構造を有する積層セラミックコンデンサに関する。
【背景技術】
【０００２】
積層セラミックコンデンサは、例えば、図５に示すように、セラミック積層体（セラミック素子）５１中に、複数の内部電極層５２がセラミック層５３を介して積層され、かつ、セラミック層５３を介して互いに対向する内部電極層５２が交互にセラミック積層体（セラミック素子）５１の逆側の端面に引き出されて、該端面に形成された外部電極５４に接続された構造を有している。
【０００３】
ところで、このような積層セラミックコンデンサは、通常、内部電極パターンを配設したセラミックグリーンシートを積層、圧着する工程、脱脂、焼成などの熱処理工程、外部電極の形成工程、外部電極へのめっき工程などを経て製造されるが、焼成時の熱応力などにより、内部電極層とセラミック層の間に剥がれ（デラミネーション）が発生したり、セラミック積層体の内部にクラックが発生したりする場合がある。
【０００４】
このような問題点を解決するために、図６に示すように、内部電極層５２に、表裏面を貫通する貫通孔５５を設けるとともに、各内部電極層５２に形成された貫通孔５５が積層方向に略一直線に位置するようにした積層セラミックコンデンサが提案されている（例えば特許文献１参照）。なお、図６において図５と同一符号を付した部分は同一又は相当する部分を示している。
【０００５】
しかしながら、上記特許文献１の積層セラミックコンデンサのように、貫通孔５５を、セラミック層５３を介して隣接する内部電極層５２と対向する位置（平面的にみて重なる位置）に形成するようにした場合、積層数が増えるにつれて貫通孔５５が形成されている位置と、その周囲の貫通孔が形成されていない内部電極層が存在する位置との間に形成される段差が大きくなり、各セラミック層の密着性が低下して、デラミネーションやクラックなどが発生しやすくなるという問題点がある。
【特許文献１】特開２００１−２１７１３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記実情に鑑みてなされたものであり、デラミネーションやクラックなどの発生を抑制、防止することが可能な、信頼性の高い積層セラミックコンデンサを提供することを課題とする。
【課題を解決するための手段】
【０００７】
上記課題を達成するために、本発明（請求項１）の積層セラミックコンデンサは、
セラミック積層体中に、複数の内部電極層がセラミック層を介して対向するように配設された構造を備えた積層セラミックコンデンサであって、
前記セラミック積層体の積層方向を垂直としたときに、前記複数の内部電極層を、下側から上側に向かって、下部最外層電極層群Ａ、下部中央電極層群Ｂ、中央電極層群Ｃ、上部中央電極層群Ｄ及び上部最外層電極層群Ｅの５つのグループに区分した場合において、
前記下部最外層電極層群Ａ、中央電極層群Ｃ及び上部最外層電極層群Ｅを構成する各内部電極層を、それぞれに複数の貫通孔が形成された貫通孔形成電極層とし、
前記下部中央電極層群Ｂ及び上部中央電極層群Ｄを構成する各内部電極層を、貫通孔を備えていない全面形成電極層としたこと
を特徴としている。
【０００８】
また、請求項２の積層セラミックコンデンサは、前記貫通孔形成電極層の貫通孔が、セラミック層を介して対向する貫通孔形成電極層に形成された貫通孔と正対しないように、互いに位置をずらして形成されていることを特徴としている。
【発明の効果】
【０００９】
本発明（請求項１）の積層セラミックコンデンサは、下部最外層電極層群Ａ、中央電極層群Ｃ及び上部最外層電極層群Ｅを構成する各内部電極層を、それぞれに複数の貫通孔が形成された貫通孔形成電極層とし、下部中央電極層群Ｂ及び上部中央電極層群Ｄを構成する各内部電極層を、貫通孔を備えていない全面形成電極層としているので、積層セラミックコンデンサの全体的な温度上昇を抑制しつつ、デラミネーションやクラックの発生を抑制することが可能な信頼性の高い積層セラミックコンデンサを提供することが可能になる。
【００１０】
すなわち、下部最外層電極層群Ａ、及び上部最外層電極層群Ｅを構成する内部電極層として、貫通孔形成電極層を配設することにより、セラミック材料を内部電極層の貫通孔に入り込ませて、内部電極層を介して対向するセラミック層どうしを接合させるとともに、セラミック層と内部電極層を確実に係合させることが可能になり、各層の接合強度を向上させて、デラミネーションやクラックの発生を抑制することが可能になる。
【００１１】
一方、下部最外層電極層群Ａ及び上部最外層電極層群Ｅが配設された、セラミック積層体の表面に近い領域（下部最外層領域及び上部最外層領域）は放熱しやすい領域であるため、内部電極層として、貫通孔形成電極層を配設した場合にも、内部電極層の抵抗の増大により発生する熱を効率よく外部に放出させて、セラミック積層体の大幅な温度上昇を抑制することが可能になる。
【００１２】
また、セラミック積層体の積層方向の中央部（中央領域）に配設された中央電極層群Ｃは、焼結工程において電極材料が酸化されにくく低抵抗であるため、中央電極層群Ｃを構成する内部電極層として、貫通孔形成電極層を配設することにより、セラミック積層体の大幅な温度上昇を招くことなく、セラミック材料を内部電極層の貫通孔に入り込ませて、内部電極層を介して対向するセラミック層どうしを接合させるとともに、セラミック層と内部電極層を確実に係合させることが可能になり、各層の接合強度を向上させて、デラミネーションやクラックの発生を抑制することが可能になる。
【００１３】
なお、デラミネーションやクラックなどの構造欠陥は、通常、下部最外層電極層群Ａ、中央電極層群Ｃ及び上部最外層電極層群Ｅが配設される領域に生じやすいことが知られており、上述のように、下部最外層電極層群Ａ、中央電極層群Ｃ及び上部最外層電極層群Ｅを構成する各内部電極層を貫通孔形成電極層とすることにより、効率よくデラミネーションやクラックの発生を抑制することができる。
【００１４】
一方、下部中央電極層群Ｂ及び上部中央電極層群Ｄが配設された、セラミック積層体の積層方向の中央部（中央領域）と下部最外層領域との間の領域（下部中央領域）及び、中央領域と上部最外層領域との間の領域（上部中央領域）は、ある程度セラミック積層体の中央に近くて外部への放熱が不十分になりやすく、また、下部中央領域及び上部中央領域に配設される内部電極層は、中央電極層群Ｃを構成する内部電極層よりも焼成工程で酸化されやすく、ある程度の抵抗の上昇があるため、この下部中央電極層群Ｂ及び上部中央電極層群Ｄが配設される領域において、通常は、発熱量は最も多くなるが、本発明では、この下部中央電極層群Ｂ及び上部中央電極層群Ｄを構成する内部電極として、貫通孔を備えていない全面形成電極層を配設するようにしているので、貫通孔を形成することによる抵抗の増大を抑制して、抵抗値を低下させることが可能になり、温度上昇を抑制、防止することが可能になる。
【００１５】
また、上述のように、デラミネーションやクラックは、通常、下部最外層電極層群Ａ、中央電極層群Ｃ及び上部最外層電極層群Ｅが配設される領域に生じやすく、下部中央電極層群Ｂ及び上部中央電極層群Ｄが配設される領域には生じにくいため、下部中央電極層群Ｂ及び上部中央電極層群Ｄを構成する各内部電極層として貫通孔を備えていない全面形成電極層を用いた場合にも、デラミネーションやクラックなどの発生率の増大を招くことがない。その結果、デラミネーションやクラックなどの発生を招くことなく、セラミック積層体全体としての温度上昇を抑えることが可能になる。
【００１６】
したがって、上述のように、下部最外層電極層群Ａ、中央電極層群Ｃ及び上部最外層電極層群Ｅを構成する各内部電極層を貫通孔形成電極層とし、下部中央電極層群Ｂ及び上部中央電極層群Ｄを構成する各内部電極層を全面形成電極層とすることにより、デラミネーションやクラックの発生を抑制することが可能で、しかも、発熱による特性劣化などを発生することのない信頼性の高い積層セラミックコンデンサを提供することが可能になる。
【００１７】
なお、本発明においては、貫通孔の形状や大きさに特別の制約はないが、セラミック材料の貫通孔への入り込みやすさを確保し、電極面積の低下による容量の低下を防止する見地からは、平面形状が円形又はそれに近い形状で、直径が５０〜２００μmの貫通孔を形成することが望ましい。
【００１８】
また、請求項２の積層セラミックコンデンサは、貫通孔形成電極層の貫通孔を、セラミック層を介して対向する貫通孔形成電極層に形成された貫通孔と正対しないように、互いに位置をずらして形成しているので、貫通孔が形成されている位置と、その周囲の貫通孔が形成されていない内部電極層が存在する位置との間に形成される段差が大きくなることを抑制して、各層の接合強度（密着強度）が低下することによるデラミネーションやクラックなどの発生を防止することが可能になる。
【発明を実施するための最良の形態】
【００１９】
以下、本発明の実施例を示して、その特徴とするところをさらに詳しく説明する。
【実施例１】
【００２０】
なお、この実施例では、図１に示すように、セラミック積層体（セラミック素子）１中に、複数の内部電極層２がセラミック層３を介して積層され、かつ、セラミック層３を介して互いに対向する内部電極層２が交互にセラミック積層体１の逆側の端面に引き出されて、該端面に形成された外部電極４に接続された構造を有する積層セラミックコンデンサを例にとって説明する。
【００２１】
なお、この実施例の積層セラミックコンデンサを構成するセラミック積層体１の条件（外形寸法、内部電極層の間に介在するセラミック層の厚み（誘電体素子厚）、電極積層数  取得静電容量、及び最高保証温度）は、それぞれ以下の通りである。
なお、セラミック積層体を構成するセラミックとしては誘電体セラミックであるチタン酸バリウム系誘電体材料が用いられており、内部電極層を構成する電極材料としては、ニッケルが用いられている。
【００２２】
(１)セラミック積層体外形寸法：
３．２mm（長さ）×２．５mm（幅）×２．５mm（高さ）
(２)内部電極層の間のセラミック層の厚み：３．２μm
(３)電極積層数                        ：５００層
(４)取得静電容量                      ：２２μＦ
(５)最高保証温度                      ：８５℃
【００２３】
セラミック積層体を作製するにあたっては、内部電極パターンとして、図２(ａ)，(ｂ)に示すように、平面形状が円形の貫通孔（電極ペーストが印刷されていない領域）１２を備えた貫通孔形成電極層１１ａ用の内部電極パターン１１を印刷したセラミックグリーンシート１０と、図３に示すように、内部電極パターンを形成すべき領域の全体に電極ペーストを印刷した全面形成電極層２１ａ用の内部電極パターン２１を備えたセラミックグリーンシート２０と、内部電極パターンを備えていない外層用のセラミックグリーンシート（図示せず）を用意した。
【００２４】
なお、この実施例では、貫通孔形成電極層１１ａ及び全面形成電極層２１ａとなる内部電極パターン１１，２１を、、図２(ａ)，(ｂ)，図３に示すように、１つの内部電極パターン（印刷パターン）１１，２１当り、２つ分の素子（貫通孔形成電極層１１ａ及び全面形成電極層２１ａ）が取得可能な設計とした。
【００２５】
また、貫通孔形成電極層１１ａ用の内部電極パターン１１としては、図２(ｂ)に示すように、セラミックグリーンシート１０の端部から所定の貫通孔１２までの距離Ｌ１〜Ｌ１０が、例えば、表１に示す値となるような内部電極パターン１１を形成した。
【００２６】
【表１】
2005085823.tif 000003
【００２７】
そして、貫通孔形成電極層１１ａ用の内部電極パターン１１が形成された一対のセラミックグリーンシート１０についてみた場合に、一方のセラミックグリーンシート１０の基準位置Ｐ１（図２(ｂ)）と、他方のセラミックグリーンシート１０の基準位置Ｐ２（図２(ｂ)）とが重なり合うように、一層ごとに交互に長手方向に位置をずらして積層することにより、貫通孔形成電極層１１ａの貫通孔１２が、セラミック層３（図１）を介して対向する貫通孔形成電極層１１ａに形成された貫通孔１２と重なり合わないようにした。
【００２８】
なお、図２(ｂ)は貫通孔形成電極層用の内部電極パターン１１を模式的に示すものであり、この実施例では、一つの貫通孔形成電極層当たりの貫通孔１２の数を、１つの素子当たり１５個となるようにし、貫通孔１２の直径を１２０μmとした。
【００２９】
そして、上述のような貫通孔形成電極層１１ａ用の内部電極パターン１１を表面に形成したセラミックグリーンシート１０と、全面形成電極層２１ａ用の内部電極パターン２１を表面に形成したセラミックグリーンシート２０を表２に示すような条件（実施例１、及び比較例１〜６の条件）で積層するとともに、その上下両面側に、内部電極パターンを備えていない外層用のセラミックグリーンシート（図示せず）を積層し、所定の位置でカットした後、焼成を行い、セラミック素子（セラミック積層体）を得た。
【００３０】
【表２】
2005085823.tif 000004
【００３１】
なお、この実施例では、目標とする静電容量値を確保するためには、貫通孔形成電極層１１ａの必要積層数と全面形成電極層２１ａの必要積層数の比率が４：６とすることが必要であることを予め確認しており、表２の実施例１と比較例１〜５では、貫通孔形成電極層１１ａの積層数と全面形成電極層２１ａの積層数の比率を４：６とした。
ただし、比較例６は、すべての内部電極層を、貫通孔を備えていない全面形成電極層２１ａとした試料であり、貫通孔形成電極層１１ａの積層数と全面形成電極層２１ａの積層数の比率は０：１０となっている。
なお、貫通孔形成電極層１１ａの積層数と、全面形成電極層２１ａの積層数の比率は、目標容量値に応じて任意に調整することが可能である。
【００３２】
なお、表２の実施例１は、図４に模式的に示すように、下部最外層電極層群Ａ、中央電極層群Ｃ及び上部最外層電極層群Ｅを構成する各内部電極層として、それぞれに複数の貫通孔１２が形成された貫通孔形成電極層１１ａが配設され、下部中央電極層群Ｂ及び上部中央電極層群Ｄを構成する各内部電極層として、それぞれ貫通孔を備えていない全面形成電極層２１ａが配設された試料である。
【００３３】
また、比較例１〜５は、下部最外層電極層群Ａ、中央電極層群Ｃ及び上部最外層電極層群Ｅの少なくとも一部に、貫通孔を備えていない全面形成電極層が配設されており、かつ下部中央電極層群Ｂ及び上部中央電極層群Ｄの少なくとも一部に、貫通孔を備えた貫通孔形成電極層が配設された試料であり、本発明の要件を備えていない試料であり、また、比較例６は、すべての内部電極層を貫通孔を備えていない全面形成電極層とした試料である。
すなわち、比較例１〜５の試料はそれぞれ下記の点で本発明の構成から外れている。
比較例１の試料では、下部最外層電極層群Ａ及び上部最外層電極層群Ｅを構成する内部電極層として全面形成電極層が用いられており、下部中央電極層群Ｂ及び上部中央電極層群Ｄの一部に貫通孔形成電極層が配設されている。
また、比較例２及び３の試料では、下部中央電極層群Ｂ及び上部中央電極層群Ｄの一部に貫通孔形成電極層が配設され、中央電極層群Ｃを構成する内部電極層として全面形成電極層が用いられている。
また、比較例４の試料では、下部最外層電極層群Ａ及び上部最外層電極層群Ｅを構成する内部電極層として全面形成電極層が用いられており、下部中央電極層群Ｂ及び上部中央電極層群Ｄの一部に貫通孔形成電極層が配設されている。
比較例５の試料では、下部最外層電極層群Ａ及び上部最外層電極層群Ｅを構成する内部電極層として全面形成電極層が用いられており、中央電極層群Ｃを構成する内部電極層として全面形成電極層が用いられている。また、下部中央電極層群Ｂ及び上部中央電極層群Ｄの一部に貫通孔形成電極層が配設されている。
【００３４】
そして、表２の実施例１及び比較例１〜６の各試料（セラミック積層体）に外部電極形成用の導電性ペースト（銅ペースト又は銀ペースト）を塗布、焼き付け、メッキ加工を行い、得られた積層セラミックコンデンサについて、電圧（１２０Ｖ）を印加した後のデラミネーションやクラックの発生などの構造欠陥の発生数を調べるとともに、リップル電流印加時（すなわち交流電流印加時）（３．０Ａ）の積層セラミックコンデンサ（セラミック積層体）の温度（最高到達温度）を調べた。
その結果を表３に示す。
【００３５】
【表３】
2005085823.tif 000005
【００３６】
表３に示すように、実施例１の積層セラミックコンデンサには、デラミネーションやクラックなどの構造欠陥の発生が認められず、しかも、交流電圧印加時のセラミック積層体の温度も７８℃に抑制されることが確認された。
一方、比較例１〜６の積層セラミックコンデンサについては、デラミネーションやクラックなどの構造欠陥の発生が認められたばかりでなく、比較例１〜５の積層セラミックコンデンサについては交流電圧印加時の温度が９０℃以上にまで上昇し、保証温度８５℃を超えてしまうことが確認された。また、デラミネーションやクラックなどの構造欠陥の発生位置は主として、上述のように本発明の構成を外れた内部電極層が配設された下部及び上部最外層領域及び／又は中央領域に集中していることが確認された。
すなわち、積層セラミックコンデンサにおいては、通常、電圧印加時のクラックは、下部及び上部最外層領域及び中央領域に多く発生するが、比較例１，４，５，６では、最外層に貫通孔を備えていない全面形成電極層が配設されており、比較例２，３，５，６では、中央領域に貫通孔を備えていない全面形成電極層が配設されていることから、デラミネーションやクラックなどの構造欠陥の発生を抑制する効果を十分に確保することができなかったものと考えられる。
また、積層セラミックコンデンサにおいては、通常、下部及び上部の最外層領域と中央領域の間の下部中央領域及び上部中央領域での発熱量が多く、表２の５１〜２００層、３０１〜４５０層の内部電極層がそれに該当するが、比較例１〜５では、この下部中央領域及び上部中央領域に配設される内部電極層の少なくともいずれかに、貫通孔を有する貫通孔形成電極層が配設されているため、発熱量が多くなっている。
なお、すべての内部電極層を、貫通孔を備えていない全面形成電極層とした比較例６の積層セラミックコンデンサは、温度上昇は７５℃と低くなっているが、デラミネーションやクラックなどの構造欠陥の発生率が７８／１００００と高く、好ましくないことが確認されている。
【００３７】
以上の結果から、比較例６の試料のように、すべての内部電極層を貫通孔を備えていない全面形成電極層とした場合、デラミネーションやクラックなどの構造欠陥が発生しやすくなり、比較例１〜５の試料のように、下部最外層電極層群Ａ、中央電極層群Ｃ及び上部最外層電極層群Ｅの少なくとも一部に、貫通孔を備えていない全面形成電極層が配設されているか、下部中央電極層群Ｂ及び上部中央電極層群Ｄの少なくとも一部に、貫通孔を備えた貫通孔形成電極層が配設されている試料の場合には、デラミネーションやクラックなどの構造欠陥が発生しやすくなるばかりでなく、セラミック積層体の発熱量が大きくなり、特性劣化等の不具合を招くおそれがあるのに対し、本発明の要件を備えた実施例１の試料の場合には、デラミネーションやクラックなどの構造欠陥の発生は認められず、しかも、交流電圧印加時のセラミック積層体の発熱量も少なくなることが確認された。
【００３８】
なお、表３には示していないが、すべての内部電極層を貫通孔を備えた貫通孔形成電極層とした場合には、容量値の不足、ＥＳＲ値の悪化などを引き起こすばかりでなく、リップル電流印加時における下部及び上部最外層電極層と中央電極層の間の領域に存在する内部電極層の発熱量が大きくなり、特性劣化等の不具合を招くという問題点がある。
【００３９】
上記実施例では内部電極層の積層数が５００層である場合を例にとって説明したが、内部電極層の積層数に特別の制約はなく、種々の積層数の積層セラミックコンデンサに本発明を適用することが可能である。
【００４０】
本発明はさらにその他の点においても上記実施例に限定されるものではなく  セラミック積層体を構成するセラミック材料の種類、内部電極層を構成する電極材料の種類、内部電極層に形成された貫通孔の数などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
【産業上の利用可能性】
【００４１】
本発明の積層セラミックコンデンサにおいては、下部最外層電極層群Ａ、中央電極層群Ｃ及び上部最外層電極層群Ｅを構成する各内部電極層を貫通孔形成電極層とし、下部中央電極層群Ｂ及び上部中央電極層群Ｄを構成する各内部電極層を全面形成電極層としているので、積層セラミックコンデンサの全体的な温度上昇を抑制しつつ、デラミネーションやクラックの発生を抑制することが可能になり、信頼性を向上させることが可能になる。したがって、本発明は、特に、多層化、薄層化が進み、温度上昇やデラミネーションなどが問題になりやすい積層セラミックコンデンサに広く適用することが可能である。
【図面の簡単な説明】
【００４２】
【図１】本発明の一実施形態にかかる積層セラミックコンデンサを示す断面図である。
【図２】本発明の積層セラミックコンデンサの製造方法を説明する図であり、(ａ)は貫通孔形成電極層用の内部電極パターンを配設したセラミックグリーンシートを示す平面図、(ｂ)はその要部拡大図である。
【図３】本発明の積層セラミックコンデンサの製造方法を説明する図であって、全面形成電極層用の内部電極パターンを配設したセラミックグリーンシートを示す平面図である。
【図４】本発明の一実施形態にかかる積層セラミックコンデンサ（セラミック積層体）の分解斜視図である。
【図５】従来の積層セラミックコンデンサを示す図である。
【図６】従来の他の積層セラミックコンデンサを示す図であり、(ａ)は断面図、(ｂ)は要部を示す分解斜視図である。
【符号の説明】
【００４３】
１          セラミック素子（セラミック積層体）
２          内部電極層
３          セラミック層
４          外部電極
１０，２０  セラミックグリーンシート
１１        貫通孔形成電極層用の内部電極パターン
１１ａ      貫通孔形成電極層
１２        貫通孔
２１        全面形成電極層用の内部電極パターン
２１ａ      全面形成電極層
Ａ          下部最外層電極層群
Ｂ          下部中央電極層群
Ｃ          中央電極層群
Ｄ          上部中央電極層群
Ｅ          上部最外層電極層群
【図１】
2005085823.tif 000006
【図２】
2005085823.tif 000007
【図３】
2005085823.tif 000008
【図４】
2005085823.tif 000009
【図５】
2005085823.tif 000010
【図６】
2005085823.tif 000011