(57)【要約】【課題】  トランスの一次巻線側においてスイッチの数を減らし、出力電圧に含まれるリプルを極めて少なくする。【解決手段】  状態IにおいてSia及びSibをONにし、状態IIにおいてSim及びSiaをONにし、状態IIIにおいてSia及びSibをONにし、状態IVにおいてSim及びSibをONにする。そうすると、状態I乃至IIIにおいてトランスTrsaをキャパシタCiに接続させ、状態IVにおいてトランスTrsaをキャパシタCiの場合とは逆方向の電流を供給する入力電源Viに接続させ、さらに、状態I,III及びIVにおいてトランスTrsbをキャパシタCiに接続させ、状態IIにおいてトランスTrsbをキャパシタCiの場合とは逆方向の電流を供給する入力電源Viに接続させることになる。そして、状態I乃至IIIにおいてトランスTrsaの二次巻線側に生じた電流を整流素子Doaにより負荷Rに供給し、状態I,III及びIVにおいてトランスTrsbの二次巻線側に生じた電流を整流素子Dobにより負荷Rに供給する。【選択図】  図１
2005117883.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２のトランスと、
前記第１及び第２のトランスの一次巻線側に接続された第１乃至第３のスイッチング素子と、
前記第１及び第２のトランスの一次巻線側に接続されたキャパシタと、
前記第１のトランスの二次巻線側に接続された第１の整流素子と、
前記第２のトランスの二次巻線側に接続された第２の整流素子と、
前記第１乃至第３のスイッチング素子の動作を制御する制御部と、
を含み、
前記制御部が、
第１の期間において、前記第２及び第３のスイッチング素子をオンにさせることにより、前記第１及び第２のトランスの二次巻線に生じた電流が前記第１及び第２の整流素子を介して負荷に供給されるように、前記第１及び第２のトランスの一次巻線に流れる電流を制御し、
第２の期間において、前記第１及び第２のスイッチング素子をオンにさせることにより、前記第１のトランスの二次巻線に生じた電流が前記第１の整流素子を介して負荷に供給されるように、前記第１及び第２のトランスの一次巻線に流れる電流を制御し、
第３の期間において、前記第２及び第３のスイッチング素子をオンにさせることにより、前記第１及び第２のトランスの二次巻線に生じた電流が前記第１及び第２の整流素子を介して負荷に供給されるように、前記第１及び第２のトランスの一次巻線に流れる電流を制御し、
第４の期間において、前記第１及び第３のスイッチング素子をオンにさせることにより、前記第２のトランスの二次巻線に生じた電流が前記第２の整流素子を介して負荷に供給されるように、前記第１及び第２のトランスの一次巻線に流れる電流を制御する
ことを特徴とする電源装置。
【請求項２】
前記第１の期間において、前記第１及び第２のトランスの一次巻線に、前記キャパシタの出力電圧に応じた電圧が印加され、
前記第２の期間において、前記第１のトランスの一次巻線に、前記キャパシタの出力電圧に応じた電圧が印加され、
前記第３の期間において、前記第１及び第２のトランスの一次巻線に、前記キャパシタの出力電圧に応じた電圧が印加され、
前記第４の期間において、前記第２のトランスの一次巻線に、前記キャパシタの出力電圧に応じた電圧が印加される
ことを特徴とする請求項１記載の電源装置。
【請求項３】
前記キャパシタが、前記第１のトランス用の第１キャパシタと、前記第２のトランス用の第２キャパシタとを含むことを特徴とする請求項１記載の電源装置。
【請求項４】
前記キャパシタが、前記第１のトランス用の第１キャパシタと、前記第２のトランス用の第２キャパシタとを含み、
前記第１の期間において、前記第１のトランスの一次巻線に前記第１キャパシタの出力電圧に応じた電圧が印加され、前記第２のトランスの一次巻線に前記第２キャパシタの出力電圧に応じた電圧が印加され、
前記第２の期間において、前記第１のトランスの一次巻線に前記第１キャパシタの出力電圧に応じた電圧が印加され、
前記第３の期間において、前記第１のトランスの一次巻線に前記第１キャパシタの出力電圧に応じた電圧が印加され、前記第２のトランスの一次巻線に前記第２キャパシタの出力電圧に応じた電圧が印加され、
前記第４の期間において、前記第２のトランスの一次巻線に前記第２キャパシタの出力電圧に応じた電圧が印加される
ことを特徴とする請求項１記載の電源装置。
【請求項５】
前記キャパシタが、前記第１のトランス用の第１キャパシタと、前記第２のトランス用の第２キャパシタとを含み、
前記第１の期間において、前記第１のトランスの一次巻線に入力電源の入力電圧及び前記第１キャパシタの出力電圧に応じた電圧が印加され、前記第２のトランスの一次巻線に前記入力電源の入力電圧及び前記第２キャパシタの出力電圧に応じた電圧が印加され、
前記第２の期間において、前記第１のトランスの一次巻線に前記入力電源の入力電圧及び前記第１キャパシタの出力電圧に応じた電圧が印加され、
前記第３の期間において、前記第１のトランスの一次巻線に前記入力電源の入力電圧及び前記第１キャパシタの出力電圧に応じた電圧が印加され、前記第２のトランスの一次巻線に前記入力電源の入力電圧及び前記第２キャパシタの出力電圧に応じた電圧が印加され、
前記第４の期間において、前記第２のトランスの一次巻線に前記入力電源の入力電圧及び前記第２キャパシタの出力電圧に応じた電圧が印加される
ことを特徴とする請求項１記載の電源装置。
【請求項６】
前記第１乃至第４の期間の切り替え時期において前記第１乃至第３のスイッチング素子をオフにする期間を設けることを特徴とする請求項１記載の電源装置。
【請求項７】
前記第１の整流素子が、第４のスイッチング素子であり、
前記第２の整流素子が、第５のスイッチング素子であり、
前記制御部が、前記第４のスイッチング素子を前記第２のスイッチング素子と同様に制御し、前記第５のスイッチング素子を前記第３のスイッチング素子と同様に制御する
ことを特徴とする請求項１記載の電源装置。
【請求項８】
前記第１の整流素子と前記第２のトランスを接続し、
前記第１の整流素子の電流出力側端子と前記第２の整流素子の電流入力側端子との間を、整流素子を有するスナバ回路で接続することを特徴とする請求項１記載の電源装置。
【請求項９】
入力交流電源に接続されたブリッジ整流回路と、
入力キャパシタと、
一次巻線が前記入力キャパシタの第１の端子に接続された第１のトランスと、
前記第１のトランスと第１の端子で接続された第１のキャパシタと、
第２のトランスと、
前記第１のキャパシタの第２の端子と前記第２のトランスの一次巻線とを接続するための第１のスイッチング素子と、
前記第１のキャパシタの第２の端子と前記入力キャパシタの第２の端子とを接続するための第２のスイッチング素子と、
前記第２のトランスの一次巻線と直列に接続された第２のキャパシタと、
前記入力キャパシタの第１の端子と前記第２のトランスの一次巻線とを接続するための第３のスイッチング素子と、
前記ブリッジ整流回路と前記第２のトランスの一次巻線との間に接続されたコイルと、
前記第１のトランスの二次巻線側に接続された第１の整流素子と、
前記第２のトランスの二次巻線側に接続された第２の整流素子と、
前記第１乃至第３のスイッチング素子の動作を制御する制御部と、
を含み、
前記制御部が、第１の期間において前記第２及び第３のスイッチング素子をオンにし、第２の期間において前記第１及び第２のスイッチング素子をオンにし、第３の期間において前記第２及び第３のスイッチング素子をオンにし、第４の期間において前記第１及び第３のスイッチング素子をオンにするような制御を行い、
前記第１乃至第３の期間において前記第１のトランスの二次巻線側に生じた電流を前記第１の整流素子により負荷に供給し、
前記第１、第３及び第４の期間において前記第２のトランスの二次巻線側に生じた電流を前記第２の整流素子により負荷に供給する
ことを特徴とする電源装置。
【請求項１０】
第１及び第２のトランスと、
各前記トランスに接続された容量素子と、
各前記トランスの一次巻線側に設けられ、電力供給源に接続されるスイッチング回路と、
各前記トランスの二次巻線側の出力を整流すると共に合成し、合成後の出力を負荷に供給する整流回路と、
前記負荷に供給される出力の値に応じて前記スイッチング回路の動作を制御する制御回路と、
を備え、
前記スイッチング回路は、３つのスイッチング素子で構成され、
前記制御回路は、前記３つのスイッチング素子の駆動タイミングを制御することにより、各前記トランスに対する前記容量素子の接続状態と、各前記トランスに対する前記電力供給源の接続状態とを変化させる
ことを特徴とする電源装置。
【請求項１１】
前記３つのスイッチング素子は、
前記第１のトランスの一次巻線と前記容量素子とからなる閉ループを形成すると共に、前記第２のトランスの一次巻線と前記容量素子とからなる閉ループを形成する第１のモードと、
前記第１のトランスの一次巻線と前記容量素子とからなる閉ループを形成すると共に、前記第２のトランスの一次巻線と前記電力供給源とからなる閉ループを形成する第２のモードと、
前記第２のトランスの一次巻線と前記容量素子とからなる閉ループを形成すると共に、前記第１のトランスの一次巻線と前記電力供給源とからなる閉ループを形成する第３のモードと、
を形成することを特徴とする請求項１０記載の電源装置。
【請求項１２】
前記３つのスイッチング素子は、
前記第１のトランスの一次巻線と前記容量素子と前記電力供給源からなる閉ループを形成すると共に、前記第２のトランスの一次巻線と前記容量素子と前記電力供給源からなる閉ループを形成する第１のモードと、
前記第１のトランスの一次巻線と前記容量素子と前記電力供給源からなる閉ループを形成すると共に、前記第２のトランスの一次巻線と前記容量素子とからなる閉ループを形成する第２のモードと、
前記第２のトランスの一次巻線と前記容量素子と前記電力供給源からなる閉ループを形成すると共に、前記第１のトランスの一次巻線と前記容量素子とからなる閉ループを形成する第３のモードと、
を形成することを特徴とする請求項１０記載の電源装置。
【請求項１３】
第１及び第２のトランスと、
各前記トランスに接続された容量素子と、
各前記トランスの一次巻線側に設けられ電力供給源に接続されるスイッチング回路と、
各前記トランスの二次巻線側の出力を整流すると共に合成し、合成後の出力を負荷に供給する整流回路と、
前記負荷に供給される出力の値に応じて前記スイッチング回路の動作を制御する制御回路と、
を備え、
前記スイッチング回路は、第１乃至第３のスイッチング素子で構成され、
前記第１のスイッチング素子は、
オン状態で、前記第１のトランスの一次巻線と前記容量素子とからなる閉ループを構成し、オン状態の前記第３のスイッチング素子と協働して前記第２のトランスの一次巻線と前記電力供給源とからなる閉ループを構成し、
前記第２のスイッチング素子は、
オン状態で、前記第２のトランスの一次巻線と前記容量素子とからなる閉ループを構成し、オン状態の前記第３のスイッチング素子と協働して前記第１のトランスの一次巻線と前記電力供給源とからなる閉ループを構成し、
前記第３のスイッチング素子は、
オフ状態で、各前記トランスと前記容量素子とを前記電力供給源から切り離す
ことを特徴とする電源装置。
【請求項１４】
第１及び第２のトランスと、
前記第１のトランスに接続された第１の容量素子と、
前記第２のトランスに接続された第２の容量素子と、
各前記トランスの一次巻線側に設けられ電力供給源に接続されるスイッチング回路と、
各前記トランスの二次巻線側の出力を整流すると共に合成し、合成後の出力を負荷に供給する整流回路と、
前記負荷に供給される出力の値に応じて前記スイッチング回路の動作を制御する制御回路とを備え、
前記スイッチング回路は、第１乃至第３のスイッチング素子で構成され、
前記第１のスイッチング素子は、
オン状態で、前記第１のトランスの一次巻線と前記第１の容量素子と前記電力供給源とからなる閉ループを構成し、オン状態の前記第３のスイッチング素子と協働して前記第２のトランスの一次巻線と前記第２の容量素子とからなる閉ループを構成し、
前記第２のスイッチング素子は、
オン状態で、前記第２のトランスの一次巻線と前記第２の容量素子と前記電力供給源とからなる閉ループを構成し、オン状態の前記第３のスイッチング素子と協働して前記第１のトランスの一次巻線と前記第１の容量素子とからなる閉ループを構成し、
前記第３のスイッチング素子は、
オフ状態で、前記第１のトランスの一次巻線と前記第１の容量素子と前記電力供給源とからなる閉ループと前記第２のトランスの一次巻線と前記第２の容量素子と前記電力供給源とからなる閉ループとを並列化させる
ことを特徴とする電源装置。
【請求項１５】
第１及び第２のトランスと、
前記第１のトランスに接続された第１の容量素子と、
前記第２のトランスに接続された第２の容量素子と、
各前記トランスの一次巻線側に設けられ電力供給源に接続されるスイッチング回路と、
各前記トランスの二次巻線側の出力を整流すると共に合成し、合成後の出力を負荷に供給する整流回路と、
前記負荷に供給される出力の値に応じて前記スイッチング回路の動作を制御する制御回路とを備え、
前記スイッチング回路は、第１乃至第３のスイッチング素子で構成され、
前記第１のスイッチング素子は、
オン状態で、前記第１のトランスの一次巻線と前記第１の容量素子とからなる閉ループを構成し、オン状態の前記第３のスイッチング素子と協働して前記第２のトランスの一次巻線と前記第２の容量素子と前記電力供給源とからなる閉ループを構成し、
前記第２のスイッチング素子は、
オン状態で、前記第２のトランスの一次巻線と前記第２の容量素子とからなる閉ループを構成し、オン状態の前記第３のスイッチング素子と協働して前記第１のトランスの一次巻線と前記第１の容量素子と前記電力供給源とからなる閉ループを構成し、
前記第３のスイッチング素子は、
オフ状態で、各前記トランスの一次巻線と前記第１及び第２の容量素子とを前記電力供給源から切り離す
ことを特徴とする電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源装置に関し、より詳しくは出力電圧に含まれるリプルを低減させるための技術に関する。
【背景技術】
【０００２】
ディジタルＩＣ用電源には、低電圧大電流を高スリューレートに供給し、しかも出力電圧変動を微小範囲内に収める性能が求められる。しかし、一般的な電源方式においてこの条件を満たすには、出力側に大容量の平滑コンデンサが必要となる。また、低電圧大電流環境では、回路内のインピーダンス成分の影響が無視できないほど大きくなるにも拘らず、現在の技術では十分に低インピーダンスの部品を作ることができていないのが現状である。そのため、インピーダンス成分による、効率の低下、出力電圧リプルの増大、スイッチングサージの増大等を抑制するために、複数の電源を多相構成にし、出力平滑コンデンサを並列接続する等の対策が必要となり、部品数の増加、高コスト化、回路の大型化を招いている。
【０００３】
そこで、これらの問題解決に有効な手段として、２つの絶縁形ステップダウンインバータを用いて、各インバータの二次巻線側に１８０°位相差の矩形波電圧を誘導し、これらを半波整流して重ね合わせることで、原理的には低電圧大電流領域に出力平滑コンデンサなしで直流電圧を供給する方式が提案されている。
【０００４】
このような方式は例えば特開２００３−１０２１７５号公報に開示されている。すなわち、各中性点が入力直流電源の１極に接続された少なくとも２つの出力トランスの各１次巻線の両端子に、各１端子が接続され、各他端子が入力直流電源の他極に接続された１対のスイッチング素子と、前記各１対のスイッチング素子を、一方が導通するとき他方を非導通に制御する手段と、前記各出力トランスの２次巻線にそれぞれ接続された整流手段とを具備し、前記整流手段の出力電圧値が等しく、一方の整流出力波形に生ずるリプルが他方の整流出力波形によってカバーされるように、各スイッチング素子の導通タイミングが設定される。
【０００５】
また、米国特許５００８７９５号公報には、上記特許文献と同様の二相式コンバータが開示されている。この二相式コンバータは、等価的に４つのスイッチング素子を利用して、電力供給源から容量素子への充電タイミングと、容量素子から各トランスへの放電タイミングを制御することで、１８０°位相差のトランス出力を合成するといった手法を採用している。
【特許文献１】特開２００３−１０２１７５号公報
【特許文献２】米国特許５００８７９５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記の電源装置は、出力電圧に含まれるリプルが極めて少なくて原理的に出力側平滑回路が不要で、しかも小型、軽量化が可能で効率も高いということで有用であるが、いずれの手法においても出力トランスの一次巻線側に４つのスイッチング素子が必要となる。
【０００７】
従って、本発明の目的は、出力トランスの一次巻線側において必要とされるスイッチング素子の数を減らし、出力電圧に含まれるリプルを極めて少なくすることである。
【０００８】
また本発明の他の目的は、ソフトスタートを可能にする新規な電源装置を提供することである。
【課題を解決するための手段】
【０００９】
本発明の第１の態様に係る電源装置は、第１及び第２のトランスと、第１及び第２のトランスの一次巻線側に接続された第１乃至第３のスイッチング素子と、第１及び第２のトランスの一次巻線側に接続されたキャパシタと、第１のトランスの二次巻線側に接続された第１の整流素子と、第２のトランスの二次巻線側に接続された第２の整流素子と、第１乃至第３のスイッチング素子の動作を制御する制御部とを含む。そして、上記制御部が、第１の期間において、第２及び第３のスイッチング素子（例えば実施の形態におけるスイッチング素子Ｓia及びＳib）をオンにさせることにより、第１及び第２のトランスの二次巻線に生じた電流が第１及び第２の整流素子を介して負荷に供給されるように、第１及び第２のトランスの一次巻線に流れる電流を制御する。また、第２の期間において、第１及び第２のスイッチング素子（例えば実施の形態におけるスイッチング素子Ｓim及びＳia）をオンにさせることにより、第１のトランス（例えば実施の形態におけるトランスＴrsa）の二次巻線に生じた電流が第１の整流素子を介して負荷に供給されるように、第１及び第２のトランスの一次巻線に流れる電流を制御する。さらに  第３の期間において、第２及び第３のスイッチング素子をオンにさせることにより、第１及び第２のトランスの二次巻線に生じた電流が第１及び第２の整流素子を介して負荷に供給されるように、第１及び第２のトランスの一次巻線に流れる電流を制御する。そして、第４の期間において、第１及び第３のスイッチング素子（例えば実施の形態におけるスイッチング素子Ｓim及びＳib）をオンにさせることにより、第２のトランスの二次巻線に生じた電流が第２の整流素子を介して負荷に供給されるように、第１及び第２のトランスの一次巻線に流れる電流を制御する。
【００１０】
このようにトランスの一次巻線側に設けられた３つのスイッチング素子で、トランスの二次巻線側に１８０°位相差の矩形波電圧を誘導し、これらを整流素子で半波整流して重ね合わせることで、原理的には出力平滑コンデンサなしで直流電圧を供給することができる。
【００１１】
なお、第１の期間において、第１及び第２のトランスの一次巻線に、キャパシタの出力電圧に応じた電圧（例えば出力電圧そのものを含む）が印加され、第２の期間において、第１のトランスの一次巻線に、キャパシタの出力電圧に応じた電圧（例えば出力電圧そのものを含む）が印加され、第３の期間において、第１及び第２のトランスの一次巻線に、キャパシタの出力電圧に応じた電圧（例えば出力電圧そのものを含む）が印加され、第４の期間において、第２のトランスの一次巻線に、キャパシタの出力電圧に応じた電圧（例えば出力電圧そのものを含む）が印加されるようにしてもよい。例えば第１の実施の形態及び第３の実施の形態のようにソフトスタートが可能になる。
【００１２】
また、上で述べたキャパシタを、第１のトランス用の第１キャパシタと、第２のトランス用の第２キャパシタとに分けるようにしてもよい。このような構成では、一次巻線側にキャパシタが２つ必要となるが、スイッチング素子を３つに減らして、出力電圧に含まれるリプルを極めて少なくすることができる。また、キャパシタを分けることにより、容量を調整しやすくなる。
【００１３】
このように第１キャパシタ及び第２キャパシタに分ける場合には、第１の期間において、第１のトランスの一次巻線に第１キャパシタの出力電圧に応じた電圧（例えば出力電圧そのものを含む）が印加され、第２のトランスの一次巻線に第２キャパシタの出力電圧に応じた電圧（例えば出力電圧そのものを含む）が印加され、第２の期間において、第１のトランスの一次巻線に第１キャパシタの出力電圧に応じた電圧（例えば出力電圧そのものを含む）が印加され、第３の期間において、第１のトランスの一次巻線に第１キャパシタの出力電圧に応じた電圧（例えば出力電圧そのものを含む）が印加され、第２のトランスの一次巻線に第２キャパシタの出力電圧に応じた電圧（例えば出力電圧そのものを含む）が印加され、第４の期間において、第２のトランスの一次巻線に第２キャパシタの出力電圧に応じた電圧（例えば出力電圧そのものを含む）が印加されるようにしてもよい。このようにしてもソフトスタートが可能になる。
【００１４】
また、第１キャパシタ及び第２キャパシタに分ける場合には、第１の期間において、第１のトランスの一次巻線に入力電源の入力電圧及び第１キャパシタの出力電圧に応じた電圧が印加され、第２のトランスの一次巻線に入力電源の入力電圧及び第２キャパシタの出力電圧に応じた電圧が印加され、第２の期間において、第１のトランスの一次巻線に入力電源の入力電圧及び第１キャパシタの出力電圧に応じた電圧が印加され、第３の期間において、第１のトランスの一次巻線に入力電源の入力電圧及び第１キャパシタの出力電圧に応じた電圧が印加され、第２のトランスの一次巻線に入力電源の入力電圧及び第２キャパシタの出力電圧に応じた電圧が印加され、第４の期間において、第２のトランスの一次巻線に入力電源の入力電圧及び第２キャパシタの出力電圧に応じた電圧が印加されるようにしてもよい。
【００１５】
なお、第１乃至第４の期間の切り替え時期において第１乃至第３のスイッチング素子をオフにする期間を設け、トランスの励磁電流が常に正負に振れるように、励磁インダクタンスを設定するようにしてもよい。これにより回路のゼロ電圧ソフトスイッチングが可能となる。
【００１６】
また、上記第１の整流素子を、第４のスイッチング素子とし、上記第２の整流素子を、第５のスイッチング素子とし、上記制御部が、第４のスイッチング素子を第２のスイッチング素子と同様に制御し、第５のスイッチング素子を第３のスイッチング素子と同様に制御するようにすることも可能である。
【００１７】
整流素子にダイオードを用いると、このダイオードにおける電圧降下が０．５Ｖ程度生じてしまうので、低電圧出力の場合には影響が大きい。このような場合には、スイッチング素子を上記のように制御することにより同様の効果を得ることができる上に、電圧降下を少なくし、効率を向上させることもできる。
【００１８】
また、第１の整流素子と第２のトランスを接続し、第１の整流素子の電流出力側端子と第２の整流素子の電流入力側端子との間を、整流素子を有するスナバ回路で接続するようにしてもよい。このような回路構成によれば、スナバ回路の数を減らすことができる。
【００１９】
本発明の第２の態様に係る電源装置は、入力交流電源に接続されたブリッジ整流回路と、入力キャパシタ（例えば実施の形態におけるキャパシタＣim）と、一次巻線が入力キャパシタの第１の端子に接続された第１のトランス（例えば実施の形態におけるトランスＴrsa）と、第１のトランスと第１の端子で接続された第１のキャパシタ（例えば実施の形態におけるキャパシタＣia）と、第２のトランス（例えば実施の形態におけるトランスＴrsb）と、第１のキャパシタの第２の端子と第２のトランスの一次巻線とを接続するための第１のスイッチング素子（例えば実施の形態におけるスイッチング素子Ｓim）と、第１のキャパシタの第２の端子と入力キャパシタの第２の端子とを接続するための第２のスイッチング素子（例えば実施の形態におけるスイッチング素子Ｓia）と、第２のトランスの一次巻線と直列に接続された第２のキャパシタ（例えば実施の形態におけるキャパシタＣib）と、入力キャパシタの第１の端子と第２のトランスの一次巻線とを接続するための第３のスイッチング素子（例えば実施の形態におけるスイッチング素子Ｓib）と、ブリッジ整流回路と第２のトランスの一次巻線との間に接続されたコイル（例えば実施の形態におけるコイルＬpfc）と、第１のトランスの二次巻線側に接続された第１の整流素子（例えば実施の形態におけるダイオードＤoa）と、第２のトランスの二次巻線側に接続された第２の整流素子（例えば実施の形態におけるダイオードＤob）と、第１乃至第３のスイッチング素子の動作を制御する制御部とを含む。そして、上記制御部が、第１の期間において第２及び第３のスイッチング素子をオンにし、第２の期間において第１及び第２のスイッチング素子をオンにし、第３の期間において第２及び第３のスイッチング素子をオンにし、第４の期間において第１及び第３のスイッチング素子をオンにするような制御を行い、第１乃至第３の期間において第１のトランスの二次巻線側に生じた電流を第１の整流素子により負荷に供給し、第１、第３及び第４の期間において第２のトランスの二次巻線側に生じた電流を第２の整流素子により負荷に供給する。
【００２０】
本発明の第２の態様に係る電源装置は、力率改善（ＰＦＣ：Power Factor Correction）機能をさらに有するものである。
【００２１】
本発明の第３の態様に係る電源装置は、第１及び第２のトランスと、各トランスに接続された容量素子と、各トランスの一次巻線側に設けられ、電力供給源に接続されるスイッチング回路と、各トランスの二次巻線側の出力を整流すると共に合成し、合成後の出力を負荷に供給する整流回路と、負荷に供給される出力の値に応じてスイッチング回路の動作を制御する制御回路とを備える。そして、上記スイッチング回路は、３つのスイッチング素子で構成され、上記制御回路は、３つのスイッチング素子の駆動タイミングを制御することにより、各トランスに対する容量素子の接続状態と、各トランスに対する電力供給源の接続状態とを変化させるものである。
【００２２】
また、上で述べた３つのスイッチング素子は、第１のトランスの一次巻線と容量素子とからなる閉ループを形成すると共に、第２のトランスの一次巻線と容量素子とからなる閉ループを形成する第１のモードと、第１のトランスの一次巻線と容量素子とからなる閉ループを形成すると共に、第２のトランスの一次巻線と電力供給源とからなる閉ループを形成する第２のモードと、第２のトランスの一次巻線と容量素子とからなる閉ループを形成すると共に、第１のトランスの一次巻線と電力供給源とからなる閉ループを形成する第３のモードとを形成するようにしてもよい。
【００２３】
さらに、上で述べた３つのスイッチング素子は、第１のトランスの一次巻線と容量素子と電力供給源からなる閉ループを形成すると共に、第２のトランスの一次巻線と容量素子と電力供給源からなる閉ループを形成する第１のモードと、第１のトランスの一次巻線と容量素子と電力供給源からなる閉ループを形成すると共に、第２のトランスの一次巻線と容量素子とからなる閉ループを形成する第２のモードと、第２のトランスの一次巻線と容量素子と電力供給源からなる閉ループを形成すると共に、第１のトランスの一次巻線と容量素子とからなる閉ループを形成する第３のモードとを形成するようにしてもよい。
【００２４】
本発明の第４の態様に係る電源装置は、第１及び第２のトランスと、各トランスに接続された容量素子と、各トランスの一次巻線側に設けられ電力供給源に接続されるスイッチング回路と、各トランスの二次巻線側の出力を整流すると共に合成し、合成後の出力を負荷に供給する整流回路と、負荷に供給される出力の値に応じてスイッチング回路の動作を制御する制御回路とを備える。そして、上記スイッチング回路は、第１乃至第３のスイッチング素子で構成され、上記第１のスイッチング素子は、オン状態で、第１のトランスの一次巻線と容量素子とからなる閉ループを構成し、オン状態の第３のスイッチング素子と協働して第２のトランスの一次巻線と電力供給源とからなる閉ループを構成する。また、上記第２のスイッチング素子は、  オン状態で、第２のトランスの一次巻線と容量素子とからなる閉ループを構成し、オン状態の第３のスイッチング素子と協働して第１のトランスの一次巻線と電力供給源とからなる閉ループを構成する。そして、第３のスイッチング素子は、オフ状態で、各トランスと容量素子とを電力供給源から切り離す。
【００２５】
本発明の第５の態様に係る電源装置は、第１及び第２のトランスと、第１のトランスに接続された第１の容量素子と、第２のトランスに接続された第２の容量素子と、各トランスの一次巻線側に設けられ電力供給源に接続されるスイッチング回路と、各トランスの二次巻線側の出力を整流すると共に合成し、合成後の出力を負荷に供給する整流回路と、負荷に供給される出力の値に応じてスイッチング回路の動作を制御する制御回路とを備える。そして、上記スイッチング回路は、第１乃至第３のスイッチング素子で構成され、上記第１のスイッチング素子は、オン状態で、第１のトランスの一次巻線と第１の容量素子と電力供給源とからなる閉ループを構成し、オン状態の第３のスイッチング素子と協働して第２のトランスの一次巻線と第２の容量素子とからなる閉ループを構成する。また、上記第２のスイッチング素子は、オン状態で、第２のトランスの一次巻線と第２の容量素子と電力供給源とからなる閉ループを構成し、オン状態の第３のスイッチング素子と協働して第１のトランスの一次巻線と第１の容量素子とからなる閉ループを構成する。さらに、第３のスイッチング素子は、オフ状態で、第１のトランスの一次巻線と第１の容量素子と電力供給源とからなる閉ループと第２のトランスの一次巻線と第２の容量素子と電力供給源とからなる閉ループとを並列化させる。
【００２６】
本発明の第６の態様に係る電源装置は、第１及び第２のトランスと、第１のトランスに接続された第１の容量素子と、第２のトランスに接続された第２の容量素子と、各トランスの一次巻線側に設けられ電力供給源に接続されるスイッチング回路と、各トランスの二次巻線側の出力を整流すると共に合成し、合成後の出力を負荷に供給する整流回路と、負荷に供給される出力の値に応じてスイッチング回路の動作を制御する制御回路とを備える。そして、上記スイッチング回路は、第１乃至第３のスイッチング素子で構成され、上記第１のスイッチング素子は、オン状態で、第１のトランスの一次巻線と第１の容量素子とからなる閉ループを構成し、オン状態の第３のスイッチング素子と協働して第２のトランスの一次巻線と第２の容量素子と電力供給源とからなる閉ループを構成する。また、第２のスイッチング素子は、オン状態で、第２のトランスの一次巻線と第２の容量素子とからなる閉ループを構成し、オン状態の第３のスイッチング素子と協働して第１のトランスの一次巻線と第１の容量素子と電力供給源とからなる閉ループを構成する。さらに、第３のスイッチング素子は、オフ状態で、各トランスの一次巻線と第１及び第２の容量素子とを電力供給源から切り離す。
【００２７】
上で述べた本発明の構成を実現する回路構成は複数存在しており、以下で述べる回路例に限定されるものではない。
【発明の効果】
【００２８】
本発明によれば、トランスの一次巻線側において必要とされるスイッチング素子の数を減らし、出力電圧に含まれるリプルを極めて少なくすることができる。
【００２９】
また他の側面として、ソフトスタート可能な電源装置が実現される。
【発明を実施するための最良の形態】
【００３０】
［第１の実施の形態］
本発明の第１の実施の形態に係る回路図を図１に示す。二相式絶縁形コンバータ１００は、入力直流電源Ｖiと、ＭＯＳＦＥＴであるスイッチング素子Ｓim，Ｓia，Ｓibと、一次巻線と二次巻線との極性が逆になっているトランスＴrsaとＴrsbと、キャパシタＣiと、整流素子であるダイオードＤoa及びＤobと、平滑用キャパシタＣoと、負荷Ｒとを含む。なお、原理的には平滑用キャパシタＣoは不要であるが、実際には従来より小さい容量のキャパシタを接続する方が好ましいため、ここでは示している。制御部１１０は、基準電圧電源Ｖrefと、比較器１１１と、ＰＷＭ（Pulse Width Modulator）１１２と、ＮＡＮＤ回路１１３とを含む。
【００３１】
入力直流電源Ｖiの正極側端子は、スイッチング素子Ｓimのドレインに接続されている。スイッチング素子Ｓimのソースは、スイッチング素子ＳiaのドレインとトランスＴrsaの一次巻線の一端に接続されている。トランスＴrsaの一次巻線の他端は、キャパシタＣiの一端とスイッチング素子Ｓibのドレインに接続されている。キャパシタＣiの他端は、スイッチング素子ＳiaのソースとトランスＴrsbの一次巻線の一端に接続されている。入力直流電源Ｖiの負極側端子は、スイッチング素子ＳibのソースとトランスＴrsbの一次巻線の他端に接続されている。
【００３２】
トランスＴrsaの二次巻線の一端は、ダイオードＤoaのアノードに接続されている。ダイオードＤoaのカソードは、負荷Ｒの正極側端子と平滑用キャパシタＣoの一端とダイオードＤobのカソードに接続されている。トランスＴrsaの二次巻線の他端は、負荷Ｒの負極側端子と平滑用キャパシタＣoの他端とに接続されている。トランスＴrsbの二次巻線の一端は、ダイオードＤobのアノードに接続されている。ダイオードＤobのカソードは、負荷Ｒの正極側端子に接続されている。トランスＴrsbの二次巻線の他端は、トランスＴrsaの二次巻線の他端に接続されている。
【００３３】
制御部１１０の比較器１１１の第１の入力端子には負荷Ｒの出力電圧Ｖoが入力され、第２の入力端子には基準電圧Ｖrefが入力されている。基準電圧Ｖrefと出力電圧Ｖoとの差に基づく比較器１１１の出力はＰＷＭ１１２に入力されており、ＰＷＭ１１２の第１の出力はスイッチング素子Ｓiaのゲートに、第２の出力はスイッチング素子Ｓibのゲートに出力される。なお、第１の出力と第２の出力はＮＡＮＤ回路１１３に入力され、ＮＡＮＤ回路１１３の出力はスイッチング素子Ｓimのゲートに出力される。
【００３４】
図２に図１に示した二相式絶縁形コンバータ１００の各部の電圧波形を示す。ここで、スイッチング素子Ｓiaのドレイン−ソース間の電圧をＶsia、スイッチング素子Ｓibのドレイン−ソース間の電圧をＶsib、スイッチング素子Ｓimのドレイン−ソース間の電圧をＶsim、キャパシタＣiの両端に生じる電圧をＶci、トランスＴrsaの二次巻線側に誘導される電圧をＶwoa、トランスＴrsbの二次巻線側に誘導される電圧をＶwob、負荷Ｒの出力電圧をＶoとする。なお、電圧Ｖia，Ｖib及びＶsimについては、オンとオフを入れ替えれば、各スイッチング素子のゲートに印加される電圧となる。
【００３５】
本実施の形態では、状態（又は期間とも呼ぶ）Ｉ、ＩＩ、III及びＩＶの４つの状態が繰り返し生じるようになっている。この状態Ｉでは、スイッチング素子Ｓia及びスイッチング素子Ｓibはオンとなり、スイッチング素子Ｓimはオフとなる。従って、図３（ａ）に示す一次巻線側の等価回路のように、キャパシタＣiがトランスＴrsaとトランスＴrsbに接続される。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、図示していないが、状態Ｉでは二次巻線側に正の電圧が誘導される。電圧値などについては後に詳述する。従って、状態Ｉでは、キャパシタＣiにおける電圧Ｖciに応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導され、さらに電圧Ｖciに応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この場合には、ダイオードＤoa及びダイオードＤobの順方向に電流が流れ、これらの電流にて負荷Ｒに出力電圧Ｖoが生成される。
【００３６】
状態ＩＩでは、スイッチング素子Ｓiaはオン、スイッチング素子Ｓibはオフ、スイッチング素子Ｓimはオンとなる。従って、図３（ｂ）に示す一次巻線側の等価回路のように、キャパシタＣiはトランスＴrsaに接続され、入力直流電源ＶiはトランスＴrsbに接続される。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、図示していないが、状態ＩＩではトランスＴrsaの二次巻線側には正の電圧が誘導され、トランスＴrsbの二次巻線側には負の電圧が誘導される。電圧値などについては後に詳述する。従って、状態ＩＩでは、キャパシタＣiにおける電圧Ｖciに応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導され、さらに入力直流電源Ｖｉにおける電圧Ｖiに応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この場合には、ダイオードＤoaの順方向に電流が流れ、この電流にて負荷Ｒに出力電圧Ｖoが生成される。一方、トランスＴrsbの二次巻線側に誘導される電圧は逆であるため、ダイオードＤobにより半波整流され、電流は流れない。
【００３７】
状態IIIでは、スイッチング素子Ｓia及びスイッチング素子Ｓibはオンとなり、スイッチング素子Ｓimはオフとなる。これは状態Ｉと同じであるから、説明を省略する。
【００３８】
状態ＩＶでは、スイッチング素子Ｓiaはオフとなり、スイッチング素子Ｓim及びスイッチング素子Ｓibはオンとなる。従って、図３（ｃ）に示す一次巻線側の等価回路のように、キャパシタＣiはトランスＴrsbに接続され、入力直流電源ＶiはトランスＴrsaに接続される。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、図示していないが、状態ＩＶではトランスＴrsaの二次巻線側には負の電圧が誘導され、トランスＴrsbの二次巻線側には正の電圧が誘導される。電圧値などについては後に詳述する。従って、状態ＩＶでは、入力直流電源Ｖiにおける電圧Ｖiに応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導され、さらにキャパシタＣiに置ける電圧Ｖci応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この場合には、ダイオードＤobの順方向に電流が流れ、この電流にて負荷Ｒに出力電圧Ｖoが生成される。一方、トランスＴrsaの二次巻線側に誘導される電圧は逆であるため、ダイオードＤoaにより半波整流され、電流は流れない。
【００３９】
図２に示すように、トランスＴrsaの二次巻線側の誘起電圧Ｖwoaは、状態Ｉ，ＩＩ及びIIIの期間Ｔ1の間正の電圧となり、ダイオードＤoaを介して負荷Ｒに電流が流れる。また、状態ＩＶの期間Ｔ2の間負の電圧となり、ダイオードＤoaにより電流は遮断される。一方、トランスＴrsbの二次巻線側の誘起電圧Ｖwobは、状態III，ＩＶ及びＩの期間Ｔ1の間正の電圧となり、ダイオードＤobを介して負荷Ｒに電流が流れる。また、状態ＩＩの期間Ｔ2の間負の電圧となり、ダイオードＤobにより電流は遮断される。
【００４０】
結果として、これらの動作は、昇降圧インバータを２相構成にしたものと同様であり、キャパシタＣiに十分な容量を与えて直流電圧を作り出せば、各トランスの二次巻線側には図２に示すような矩形波電圧が誘導される。従って、これらの波形をダイオードＤoa及びＤobにより半波整流して重ね合わせれば、平滑用キャパシタＣoがなくとも直流電圧Ｖoを生成することができる。
【００４１】
なお、原理的には平滑用キャパシタＣoは不要であるが、実際には、トランスの漏れインダクタンスや配線の寄生インダクタンスなどの影響により、負荷電流が急変した際に応答の遅れが生じる。この応答の遅れを補償するために、平滑キャパシタＣoを設ける。しかし、トランスの漏れインダクタンスを十分に抑えれば、平滑用キャパシタを小容量化することが可能なため、低内部等価直列抵抗（低ＥＳＲ）のセラミックコンデンサが利用可能となる。
【００４２】
以下、図１に示した電源装置についてもう少し詳細に解析する。なお、ここでは各トランスの励磁インダクタンスをＬとし、漏れインダクタンスや巻線抵抗などの影響を無視する。また、スイッチング素子やキャパシタＣiも理想素子であると仮定する。
【００４３】
まず、期間Ｔ1では、各トランスがキャパシタＣiに連結されるので、キャパシタＣiの電圧をＶci、各トランスの一次巻線側に流れる励磁電流成分をｉL1とｉL2とすれば、以下の微分方程式が得られる。
【数１】
2005117883.tif 000003
【００４４】
高周波領域では、励磁電流が直線状に減少するとみなせるので、（１）式から期間Ｔ1での電流減少量は以下のとおりになる。
【数２】
2005117883.tif 000004
【００４５】
期間Ｔ2では、各トランスが電源Ｖiと連結されるので、以下の微分方程式が得られる。
【数３】
2005117883.tif 000005
【００４６】
期間Ｔ2における電流増加量は、以下のようになる。
【数４】
2005117883.tif 000006
【００４７】
定常状態においては、電流の減少量と増加量が同じであるから、（２）式及び（４）式からキャパシタＣiの電圧Ｖciは以下のように表される。
【数５】
2005117883.tif 000007
【００４８】
ここで期間Ｔ1において各トランスの二次巻線側に誘導される電圧は、電圧Ｖciをトランスの巻数比ｎ（＝一次側巻数／二次側巻数）で割った値
【数６】
2005117883.tif 000008
となるため、（５）式を（６）式に代入すれば、以下のような定電圧が二次巻線側の正側に発生する。
【数７】
2005117883.tif 000009
【００４９】
次いで、期間Ｔ2では、各トランスの二次巻線側に誘導される電圧が反転し、入力直流電源Ｖiの電圧Ｖiを巻数比ｎで割った値
【数８】
2005117883.tif 000010
の定電圧が二次巻線の正側に発生する。
【００５０】
よって、ダイオードＤoa及びダイオードＤobによりＶwoa及びＶwobの正側波形のみを取り出して重ね合わせれば出力電圧Ｖoは以下のようになる。但し、Ｔ1≧Ｔ2である。
【数９】
2005117883.tif 000011
【００５１】
この式からわかるように、本実施の形態では、期間Ｔ1及びＴ2をＰＷＭ１１２により適切に制御することにより、容易に出力電圧を調整可能となる。
【００５２】
また、本実施の形態では、状態Ｉにおいて二次巻線側には、（６）式に従って、キャパシタＣiにおける電圧Ｖciに応じた電圧が誘起される。ところが、起動時には、キャパシタＣiは充電されておらず、０Ｖからスタートする。従って、二次巻線側に誘起される電圧Ｖwoa及びＶwob並びに出力電圧Ｖoも０からスタートする。その後は、スイッチング動作が繰り返されるにつれてキャパシタＣiは充電されるため、徐々に誘起される電圧Ｖwoa及びＶwob並びに出力電圧Ｖoも上昇する。従って、ソフトスタート機能が実現される。
【００５３】
以上のように、本実施の形態によれば、従来技術では４つのスイッチング素子が必要であったが、３つに削減することができるため、小型化及びコストダウンが可能となる。また、平滑用キャパシタＣoの容量を最低限に抑えることができるため、更なる小型化が可能となる。また、平滑用キャパシタＣoの低容量化により、低インピーダンス特性を有する積層セラミックコンデンサを使用でき、高信頼性化が可能となる。さらに、高効率化が可能となり、ヒートシンクなどの放熱部材が不要で、コストダウンがさらに可能となる。
【００５４】
［第２の実施の形態］
本発明の第２の実施の形態に係る回路図を図４に示す。制御部１１０については、本実施の形態でも構成は同じであるのでここでは省略している。なお第１の実施の形態において用いた素子に対応する素子については、同じ参照記号を用いている。本実施の形態に係る二相式絶縁形コンバータ２００は、入力直流電源Ｖiと、ＭＯＳＦＥＴであるスイッチング素子Ｓim，Ｓia，Ｓibと、一次巻線と二次巻線との極性が同じになっているトランスＴrsaとＴrsbと、キャパシタＣia及びキャパシタＣibと、整流素子であるダイオードＤoa及びＤobと、平滑用キャパシタＣoと、負荷Ｒとを含む。
【００５５】
入力直流電源Ｖiの正極側端子は、スイッチング素子ＳibのドレインとトランスＴrsaの一次巻線の一端に接続されている。トランスＴrsaの一次巻線の他端は、キャパシタＣiaの一端に接続されている。キャパシタＣiaの他端は、スイッチング素子Ｓiaのドレインとスイッチング素子Ｓimのソースに接続されている。スイッチング素子Ｓibのソースは、スイッチング素子ＳimのドレインとトランスＴrsbの一次巻線の一端に接続されている。トランスＴrsbの一次巻線の他端は、キャパシタＣibの一端に接続されている。入力直流電源Ｖiの負極側端子は、スイッチング素子ＳiaのソースとキャパシタＣibの他端に接続されている。
【００５６】
トランスＴrsaの二次巻線の一端は、ダイオードＤoaのアノードに接続されている。ダイオードＤoaのカソードは、負荷Ｒの正極側端子と平滑用キャパシタＣoの一端とダイオードＤobのカソードに接続されている。トランスＴrsaの二次巻線の他端は、負荷Ｒの負極側端子と平滑用キャパシタＣoの他端とに接続されている。トランスＴrsbの二次巻線の一端は、ダイオードＤobのアノードに接続されている。ダイオードＤobのカソードは、負荷Ｒの正極側端子に接続されている。トランスＴrsbの二次巻線の他端は、トランスＴrsaの二次巻線の他端に接続されている。
【００５７】
図２に示した、二相式絶縁形コンバータ１００の各部の電圧波形は、本実施の形態においても同様である。但し、キャパシタＣiに生ずる電圧Ｖciは、本実施の形態におけるキャパシタＣiaに生ずる電圧Ｖcia、キャパシタＣibに生ずる電圧Ｖcibに対応する。
【００５８】
状態Ｉでは、スイッチング素子Ｓia及びスイッチング素子Ｓibはオンとなり、スイッチング素子Ｓimはオフとなる。従って、図５（ａ）に示す一次巻線側の等価回路のように、入力直流電源ＶiとキャパシタＣiaがトランスＴrsaに、入力直流電源ＶiとキャパシタＣibがトランスＴrsbに接続される。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が同極性となっているため、図示していないが、状態Ｉでは二次巻線側に正の電圧が誘導される。電圧値などについては後に詳述する。従って、状態Ｉでは、入力直流電圧Ｖi及びキャパシタＣiaの電圧Ｖci（＝Ｖcia＝Ｖcibとする）に応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導され、さらに入力直流電圧Ｖi及びキャパシタＣibの電圧Ｖciに応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この場合には、ダイオードＤoa及びダイオードＤobの順方向に電流が流れ、これらの電流にて負荷Ｒに出力電圧Ｖoが生成される。
【００５９】
状態ＩＩでは、スイッチング素子Ｓiaはオン、スイッチング素子Ｓibはオフ、スイッチング素子Ｓimはオンとなる。従って、図５（ｂ）に示す一次巻線側の等価回路のように、入力直流電源ＶiとキャパシタＣiaはトランスＴrsaに接続され、キャパシタＣibはトランスＴrsbに接続される。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が同極性となっているため、図示していないが、状態ＩＩではトランスＴrsaの二次巻線側には正の電圧が誘導され、トランスＴrsbの二次巻線側には負の電圧が誘導される。電圧値などについては後に詳述する。従って、状態ＩＩでは、入力直流電圧Ｖi及びキャパシタＣiaの電圧Ｖciに応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導され、さらにキャパシタＣibの電圧Ｖciに応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この場合には、ダイオードＤoaの順方向に電流が流れ、この電流にて負荷Ｒに出力電圧Ｖoが生成される。一方、トランスＴrsbの二次巻線側に誘導される電圧は逆であるため、ダイオードＤobにより半波整流され、電流は流れない。
【００６０】
状態IIIでは、スイッチング素子Ｓia及びスイッチング素子Ｓibはオンとなり、スイッチング素子Ｓimはオフとなる。これは状態Ｉと同じであるから、説明を省略する。
【００６１】
状態ＩＶでは、スイッチング素子Ｓiaはオフとなり、スイッチング素子Ｓim及びスイッチング素子Ｓibはオンとなる。従って、図５（ｃ）に示す一次巻線側の等価回路のように、キャパシタＣiaはトランスＴrsaに接続され、入力直流電源ＶiとキャパシタＣibはトランスＴrsbに接続される。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が同極性となっているため、図示していないが、状態ＩＶではトランスＴrsaの二次巻線側には負の電圧が誘導され、トランスＴrsbの二次巻線側には正の電圧が誘導される。電圧値などについては後に詳述する。従って、状態ＩＶでは、キャパシタＣiaの電圧Ｖciに応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導され、さらに入力直流電圧Ｖi及びキャパシタＣibの電圧Ｖciに応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この場合には、ダイオードＤobの順方向に電流が流れ、この電流にて負荷Ｒに出力電圧Ｖoが生成される。一方、トランスＴrsaの二次巻線側に誘導される電圧は逆であるため、ダイオードＤoaにより半波整流され、電流は流れない。
【００６２】
図２に示すように、トランスＴrsaの二次巻線側の誘起電圧Ｖwoaは、状態Ｉ，ＩＩ及びIIIの期間Ｔ1の間正の電圧となり、ダイオードＤoaを介して負荷Ｒに電流が流れる。また、状態ＩＶの期間Ｔ2の間負の電圧となり、ダイオードＤoaにより電流は遮断される。一方、トランスＴrsbの二次巻線側の誘起電圧Ｖwobは、状態III，ＩＶ及びＩの期間Ｔ1の間正の電圧となり、ダイオードＤobを介して負荷Ｒに電流が流れる。また、状態ＩＩの期間Ｔ2の間負の電圧となり、ダイオードＤobにより電流は遮断される。
【００６３】
このようにキャパシタＣia及びキャパシタＣibに十分な容量を与えて直流電圧を作り出せば、各トランスの二次巻線側には図２に示すような矩形波電圧が誘導される。従って、これらの波形をダイオードＤoa及びＤobにより半波整流して重ね合わせれば、平滑用キャパシタＣoがなくとも直流電圧Ｖoを生成することができる。但し、実際の回路において平滑用キャパシタＣoを設ける理由は、第１の実施の形態と同じである。
【００６４】
以下、図４に示した電源装置についてもう少し詳細に解析する。なお、ここでも第１の実施の形態と前提は同じである。
【００６５】
期間Ｔ1に、各トランスの一次巻線が入力直流電源ＶiとキャパシタＣia又はＣibに連結され、期間Ｔ2にキャパシタＣia又はＣibに連結される。従って、各キャパシタの電圧をＶciとすれば、期間Ｔ1における電流増加量は以下のようになる。
【数１０】
2005117883.tif 000012
【００６６】
また期間Ｔ2における電流減少量は以下のようになる。
【数１１】
2005117883.tif 000013
【００６７】
定常状態においては、電流の増加量と減少量が同じであるから、（１０）式及び（１１）式からキャパシタの電圧Ｖciは以下のようになる。
【数１２】
2005117883.tif 000014
【００６８】
ここで、期間Ｔ1において各トランスの二次巻線に誘導される電圧は、入力電源電圧Ｖiと電圧Ｖciの差をトランスの巻数比ｎで割った値であるから、（５）式を代入すれば、
【数１３】
2005117883.tif 000015
の定電圧が二次巻線の正側に発生する。
【００６９】
次いで、期間Ｔ2では、各トランスの二次巻線に誘導される電圧が反転し、電圧Ｖciを巻数比ｎで割った
【数１４】
2005117883.tif 000016
の定電圧が誘導される。
【００７０】
よってダイオードＤoa及びダイオードＤobによりＶwoa及びＶwobの正側波形のみを取り出して重ね合わせれば、出力電圧Ｖoは以下のように表される。但し、Ｔ1≧Ｔ2である。
【数１５】
2005117883.tif 000017
【００７１】
このような第２の実施の形態に係る電源装置も第１の実施の形態に係る電源装置と同様の効果を奏する。
【００７２】
［第３の実施の形態］
本発明の第３の実施の形態に係る回路図を図６に示す。制御部１１０については、本実施の形態でも構成は同じであるのでここでは省略している。なお第１の実施の形態における素子に対応する素子については、同じ参照記号を用いている。本実施の形態に係る二相式絶縁形コンバータ３００は、入力直流電源Ｖiと、ＭＯＳＦＥＴであるスイッチング素子Ｓim，Ｓia，Ｓib，Ｓoa，Ｓobと、一次巻線と二次巻線との極性が逆になっているトランスＴrsaとＴrsbと、キャパシタＣia及びキャパシタＣibと、平滑用キャパシタＣoと、負荷Ｒとを含む。
【００７３】
入力直流電源Ｖiの正極側端子は、スイッチング素子Ｓimのドレインに接続されている。スイッチング素子Ｓimのソースは、スイッチング素子Ｓiaのドレイン及びトランスＴrsaの一次巻線の一端に接続されている。トランスＴrsaの一次巻線の他端は、キャパシタＣiaの一端に接続されている。スイッチング素子Ｓiaのソースは、キャパシタＣiaの他端と、トランスＴrsbの一次巻線の一端と、スイッチング素子Ｓibのドレインとに接続されている。また、その一次巻線の一端がスイッチング素子Ｓiaのソース及びスイッチング素子Ｓibのドレインに接続されたトランスＴrsbの他端は、キャパシタＣibの一端に接続される。キャパシタＣibの他端は、スイッチング素子Ｓibのソース及び入力直流電源Ｖiの負極側端子に接続されている。
【００７４】
トランスＴrsaの二次巻線の一端は、スイッチング素子Ｓoaのソースに接続されている。一方、スイッチング素子Ｓoaのドレインは、負荷Ｒの正極側端子と平滑用キャパシタＣoの一端とスイッチング素子Ｓobのドレインに接続されている。トランスＴrsaの二次巻線の他端は、負荷Ｒの負極側端子と平滑用キャパシタＣoの他端とに接続されている。トランスＴrsbの二次巻線の一端は、スイッチング素子Ｓobのソースに接続されている。スイッチング素子Ｓobのドレインは、負荷Ｒの正極側端子に接続されている。トランスＴrsbの二次巻線の他端は、トランスＴrsaの二次巻線の他端及び負荷Ｒの負極側端子に接続されている。
【００７５】
図２に示した、二相式絶縁形コンバータ１００の各部の電圧波形は、本実施の形態においても同様である。但し、キャパシタＣiに生ずる電圧Ｖciは、本実施の形態におけるキャパシタＣiaに生ずる電圧Ｖcia、キャパシタＣibに生ずる電圧Ｖcibに対応する。
【００７６】
状態Ｉでは、スイッチング素子Ｓia及びスイッチング素子Ｓibはオンとなり、スイッチング素子Ｓimはオフとなる。従って、図７（ａ）に示す一次巻線側の等価回路のように、キャパシタＣiaがトランスＴrsaに、キャパシタＣibがトランスＴrsbに接続される。すなわち、キャパシタＣiaに蓄えられた電荷がトランスＴrsaに供給され、キャパシタＣibに蓄えられた電荷がトランスＴrsbに供給される。このトランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、状態Ｉでは二次巻線側に正の電圧が誘導される。従って、状態Ｉでは、キャパシタＣiaにおける電圧Ｖciaに応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導され、さらに電圧Ｖcibに応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この際、スイッチング素子Ｓoa及びＳobがオンになっているので電流が流れ、これらの電流にて負荷Ｒに出力電圧Ｖoが生成される。
【００７７】
状態ＩＩでは、スイッチング素子Ｓiaはオン、スイッチング素子Ｓibはオフ、スイッチング素子Ｓimはオンとなる。従って、図７（ｂ）に示す一次巻線側の等価回路のように、キャパシタＣiaはトランスＴrsaに接続され、入力直流電源ＶiはトランスＴrsbに接続される。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、状態ＩＩではトランスＴrsaの二次巻線側には正の電圧が誘導され、トランスＴrsbの二次巻線側には負の電圧が誘導される。従って、状態ＩＩでは、キャパシタＣiaにおける電圧Ｖciaに応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導され、さらに入力直流電圧Ｖi及びキャパシタＣibに基づく電圧（Ｖi−Ｖcib）に応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この際、二次巻線側ではスイッチング素子Ｓoaのみがオンになっているので、電圧Ｖciaに応じた電圧Ｖwoaによる電流が負荷Ｒに流れて、出力電圧Ｖoが生成される。一方、トランスＴrsbの二次巻線側に誘導される電圧は逆であり、スイッチング素子Ｓobがオフになっているので、電流は負荷Ｒへ流れない。
【００７８】
状態IIIでは、スイッチング素子Ｓia及びスイッチング素子Ｓibはオンとなり、スイッチング素子Ｓimはオフとなる。これは状態Ｉと同じであるから、説明を省略する。
【００７９】
状態ＩＶでは、スイッチング素子Ｓiaはオフとなり、スイッチング素子Ｓim及びスイッチング素子Ｓibはオンとなる。従って、図７（ｃ）に示す一次巻線側の等価回路のように、キャパシタＣibはトランスＴrsbに接続され、入力直流電源ＶiはトランスＴrsaに接続される。トランスＴrsa及びトランスＴrsbは、一次巻線と二次巻線が逆極性となっているため、状態ＩＶではトランスＴrsaの二次巻線側には負の電圧が誘導され、トランスＴrsbの二次巻線側には正の電圧が誘導される。従って、状態ＩＶでは、入力直流電源Ｖi及びキャパシタＣiaに基づく電圧（Ｖi−Ｖcia）に応じた電圧ＶwoaがトランスＴrsaの二次巻線側に誘導され、さらにキャパシタＣibに応じた電圧ＶwobがトランスＴrsbの二次巻線側に誘導される。この際、スイッチング素子Ｓobはオンになっているので電流が流れ、この電流にて負荷Ｒに出力電圧Ｖoが生成される。一方、トランスＴrsaの二次巻線側に誘導される電圧は逆であり、スイッチング素子Ｓoaはオフになっているので、負荷Ｒへ電流は流れない。
【００８０】
図２に示すように、トランスＴrsaの二次巻線側の誘起電圧Ｖwoaは、状態Ｉ，ＩＩ及びIIIの期間Ｔ1の間正の電圧となり、スイッチング素子Ｓoaもオンになるので、負荷Ｒに電流が流れる。また、状態ＩＶの期間Ｔ2の間負の電圧となり、スイッチング素子Ｓoaもオフになるので電流は遮断される。一方、トランスＴrsbの二次巻線側の誘起電圧Ｖwobは、状態III，ＩＶ及びＩの期間Ｔ1の間正の電圧となり、スイッチング素子Ｓobもオンになるので、負荷Ｒに電流が流れる。また、状態ＩＩの期間Ｔ2の間負の電圧となり、スイッチング素子Ｓobもオフになるので電流は遮断される。
【００８１】
結果として、これらの動作は、第２の実施の形態と同じく降圧型インバータを２相構成にしたものと同様であり、キャパシタＣia及びキャパシタＣibに十分な容量を与えて直流電圧を作り出せば、各トランスの二次巻線側には図２に示すような矩形波電圧が誘導される。従って、これらの波形をダイオードＤoa及びＤobにより半波整流して重ね合わせれば、平滑用キャパシタＣoがなくとも直流電圧Ｖoを生成することができる。但し、実際の回路において平滑用キャパシタＣoを設ける理由は、第１の実施の形態と同じである。
【００８２】
なお、本実施の形態は第１の実施の形態と同様に、状態Ｉにおいて二次巻線側にはキャパシタＣia（又はＣib）における電圧Ｖcia（又はＶcib）に応じた電圧が誘起される。ところが、起動時には、キャパシタＣia及びＣibは充電されておらず、０Ｖからスタートする。従って、二次巻線側に誘起される電圧Ｖwoa（及びＶwob）並びに出力電圧Ｖoも０からスタートする。その後は、スイッチング動作が繰り返されるにつれてキャパシタＣia及びＣibは充電されるため、徐々に誘起される電圧Ｖwoa（及びＶwob）並びに出力電圧Ｖoも上昇する。従って、ソフトスタート機能が実現される。尚、本実施の形態の電圧関係式は第１の実施の形態と同様になる。
【００８３】
また、スイッチング素子Ｓoa及びＳobは、ダイオードにより置換可能である。
【００８４】
［第４の実施の形態］
ＦＥＴであるスイッチング素子には、図８に示すように寄生容量成分があるため、スイッチのオフ期間に寄生容量に蓄えられたエネルギーが、スイッチング素子がオンに切り替わった際に放電され、電流サージとスイッチング損失を生み出す。そこで、図９（図１及び図６の場合の波形。図４の場合にはiLa及びｉLbの電流の方向は逆になる）に示すように、状態Ｉと状態ＩＩの間に状態Ｉ'、状態ＩＩと状態IIIの間に状態ＩＩ'、状態IIIと状態ＩＶの間に状態III'、状態ＩＶと状態Ｉの間に状態ＩＶ'という、スイッチング状態の切り替え時に全スイッチング素子がオフとなるデッドタイムを設け、なおかつ、図９に示すようにトランスの励磁電流ｉLaとｉLbが、常に正負に振れるように励磁インダクタンスを設定すれば、ゼロ電圧ソフトスイッチングが可能となる。本実施の形態では、特別な部品などを追加することなく、状態Ｉ'、状態ＩＩ'、状態III'及び状態ＩＶ'において全スイッチング素子をオフにすることで実現できる。
【００８５】
このようにすれば、スイッチング素子のオフ期間中、寄生容量に蓄えられていたエネルギーは、後続のデッドタイム期間中にトランスの励磁電流ｉLaとｉLbの作用によって押し流されて全て入力直流電源Ｖiに回生される。従って、スイッチング素子の電圧はゼロまで減少し、ゼロになった以降は、励磁電流がスイッチング素子のボディダイオードを通過するため、スイッチング素子の電圧はゼロの状態を保持する。よって、この期間中に必要なスイッチング素子をオンにすれば、ゼロ電圧ソフトスイッチングが実現され、スイッチング損失やサージが発生しないようになる。
【００８６】
［第５の実施の形態］
トランスの二次巻線側の整流素子であるダイオードを同期整流用スイッチング素子に置き換えることも可能である。第１の実施の形態の二相式絶縁形コンバータ１００の変形例を図１０に示す。図１と異なり、ダイオードＤoaの代わりにスイッチング素子Ｓoaが設けられ、トランスＴrsaの二次巻線側の一端はスイッチング素子Ｓoaのソースに接続され、負荷Ｒの正極側端子はスイッチング素子Ｓoaのドレインに接続される。また、ダイオードＤobの代わりにスイッチング素子Ｓobが設けられ、トランスＴrsbの二次巻線側の一端はスイッチング素子Ｓobのソースに接続され、負荷Ｒの正極側端子はスイッチング素子Ｓobのドレインに接続される。同様に、第２の実施の形態の二相式絶縁形コンバータ２００の変形例を図１１に示す。図４と異なり、ダイオードＤobの代わりにスイッチング素子Ｓobが設けられ、トランスＴrsbの二次巻線側の一端はスイッチング素子Ｓobのソースに接続され、負荷Ｒの正極側端子はスイッチング素子Ｓobのドレインに接続される。また、ダイオードＤoaの代わりにスイッチング素子Ｓoaが設けられ、トランスＴrsaの二次巻線側の一端はスイッチング素子Ｓoaのソースに接続され、負荷Ｒの正極側端子はスイッチング素子Ｓoaのドレインに接続される。なお、スイッチング素子Ｓoaは、スイッチング素子Ｓiaと同じ制御信号が制御部１１０によりゲートに印加され、スイッチング素子Ｓobは、スイッチング素子Ｓibと同じ制御信号が制御部１１０によりゲートに印加される。
【００８７】
スイッチング電源では、通常、整流素子にダイオードを用いているが、この整流用ダイオードは、少なくとも０．５Ｖの順方向電圧降下が生じるため、低電圧電源においては、大幅に電源効率が低下してしまう。よって、低電圧大電流電源の場合には、整流用ダイオードの代わりに半導体スイッチング素子を用い、ここではＶwoa及びＶwobの電圧波形に同期させてオン／オフさせる同期整流方式が有効である。この場合、ＦＥＴのオン抵抗は数ｍΩと小さいため、電源効率を大幅に改善できる。
【００８８】
図１０に示した本実施の形態を評価するため以下の回路パラメータで実験したところ、図１２及び図１３の結果を得た。入力電圧Ｖi＝４８Ｖ、出力電圧Ｖo＝１．５Ｖ、キャパシタＣiの容量Ｃi＝４．４μＦ、平滑用キャパシタＣoの容量Ｃo＝４００μＦ、トランスＴrsa及びトランスＴrsbの巻数比ｎ＝１／１８、スイッチング素子Ｓoa及びＳobのオン抵抗：１ｍΩ、スイッチング周波数：１００ＭＨｚ。
【００８９】
図１２はデューティー比（時比率）に対する出力電圧を示すが、式（９）で示した理論値と実測値はほぼ一致している。従って、出力電圧のＰＷＭ制御が可能である。また、図１３は出力電流に対する回路の効率を示すが、出力電流４０Ａまで９０％以上、６０Ａ出力時においても８６％と高い効率が得られる。
【００９０】
［第６の実施の形態］
図６、図１０及び図１１に示した２相式絶縁形コンバータの二次巻線側は、図１４に示すように変更することができる。図１４が、図６、図１０及び図１１と異なる点は、トランスＴrsaの二次巻線の一端が負荷Ｒに接続され、その他端がスイッチング素子Ｓoaのドレインに接続し、スイッチング素子Ｓoaのソースが負荷ＲとトランスＴrsbの二次巻線の、スイッチング素子Ｓobのソースに接続されている端子ではない方の端子と接続している点である。すなわち、トランスＴrsaとスイッチング素子Ｓoaの順番を入れ替えただけである。
【００９１】
しかしこのような接続形態を採用すると、通常スイッチング素子毎に設けなければならないスナバ回路を１つに削減することができる。すなわち、図１５に示すように、スイッチング素子Ｓobのソースとスイッチング素子Ｓoaのドレインとの間にスナバ回路１３０１を設ける。本実施の形態においてスナバ回路１３０１は整流素子を含む必要がある。例えば図１６（ａ）に示すように、キャパシタＣsと抵抗Ｒsを並列に接続するとともにそれらとダイオードＤsを直列に接続するように構成する。また、図１６（ｂ）に示すように、キャパシタＣsと抵抗Ｒsを並列に接続するとともにそれらとスイッチング素子Ｓs（例えばＦＥＴ）を直列に接続するように構成する。この場合スイッチング素子Ｓsは、スイッチング素子Ｓimと同一の制御信号にてオン・オフを切り替える。
【００９２】
このようにすれば、スイッチング素子のオン・オフ切り替え時に発生するサージを防止することができるようになる。なお、図１及び図４の場合においても、図１４のように変形すれば、すなわちダイオードＤoaとトランスＴrsaの順番を入れ替えれば、ダイオードＤoaのカソードとダイオードＤobのアドードをスナバ回路でつなぐことができる。
【００９３】
［第７の実施の形態］
上で述べた第２の実施の形態に係る二相式絶縁形コンバータ２００は、図１７に示すような力率改善機能を備えたワンコンバータ回路に変形できる。
【００９４】
図１７においては、入力交流電源Ｖiと、４つのダイオードから構成されるブリッジ整流回路と、コイルＬpfcと、入力キャパシタＣimと、スイッチング素子Ｓia，Ｓib及びＳimと、キャパシタＣia及びＣibと、トランスＴrsa及びＴrsbと、ダイオードＤoa及びＤobと、負荷Ｒとが含まれる。入力交流電源Ｖiは、ブリッジ整流回路に接続され、ブリッジ整流回路はさらにコイルＬpfcの一端に接続される。コイルＬpfcの他端は、スイッチング素子Ｓibのソースとスイッチング素子Ｓimのドレインに接続される。入力キャパシタＣimの一端は、スイッチング素子ＳibのドレインとトランスＴrsaの一次巻線側の一端に接続され、その他端はスイッチング素子Ｓiaのソースとブリッジ整流回路に接続されている。
【００９５】
トランスＴrsaの一次巻線側の一端は、入力キャパシタＣimの一端とスイッチング素子Ｓibのドレインに接続され、その他端は、キャパシタＣiaの一端に接続される。キャパシタＣiaの他端は、スイッチング素子Ｓimのソースとスイッチング素子Ｓiaのドレインに接続される。スイッチング素子Ｓimのドレインは、トランスＴrsbの一次巻線側の一端とスイッチング素子Ｓibのソースに接続される。トランスＴrsbの一次巻線側の他端は、キャパシタＣibの一端に接続され、キャパシタＣibの他端は、スイッチング素子Ｓiaのソースとブリッジ整流回路に接続されている。図１７におけるトランスの二次巻線側は、図４と同じであるから説明を省略する。
【００９６】
図１７の回路では、トランスの一次巻線側のスイッチング素子はＰＦＣ用スイッチとしても機能し、スイッチング素子Ｓiaとスイッチング素子Ｓimが両方オンの時に、コイルＬpfcにエネルギーが蓄えられ、このエネルギーはスイッチング素子Ｓibがオンの時に入力キャパシタＣimに充電される。この際、コイルＬpfcの電流が不連続モードで動作するようなインダクタンスを設定し、入力キャパシタＣimに直流電流が生じるに十分な容量を与えれば、力率を改善することができる。
【００９７】
以上本発明の実施の形態を説明したが、本発明はこれらに限定されるものではない。すなわち、これらの回路構成は上記の趣旨に従って変形することができる。
【図面の簡単な説明】
【００９８】
【図１】第１の実施の形態に係る回路図である。
【図２】回路各部の電圧波形図である。
【図３】（ａ）は第１の実施の形態に係る回路の状態Ｉにおける等価回路、（ｂ）は第１の実施の形態に係る回路の状態ＩＩにおける等価回路、（ｃ）は第１の実施の形態に係る回路の状態ＩＶにおける等価回路を示す図である。
【図４】第２の実施の形態に係る回路図である。
【図５】（ａ）は第２の実施の形態に係る回路の状態Ｉにおける等価回路、（ｂ）は第２の実施の形態に係る回路の状態ＩＩにおける等価回路、（ｃ）は第２の実施の形態に係る回路の状態ＩＶにおける等価回路を示す図である。
【図６】第３の実施の形態に係る回路図である。
【図７】（ａ）は第３の実施の形態に係る回路の状態Ｉにおける等価回路、（ｂ）は第３の実施の形態に係る回路の状態ＩＩにおける等価回路、（ｃ）は第３の実施の形態に係る回路の状態ＩＶにおける等価回路を示す図である。
【図８】ＦＥＴの寄生成分の模式図である。
【図９】ゼロ電圧ソフトスイッチングを行う際の電圧波形図である。
【図１０】第１の実施の形態の変形例を示す回路図である。
【図１１】第２の実施の形態の変形例を示す回路図である。
【図１２】デューティー比に対する出力電圧の関係を示すグラフである。
【図１３】出力電流に対する効率の関係を表すグラフである。
【図１４】第３及び第５の実施の形態の変形例を示す回路図である。
【図１５】スナバ回路の設置例を示す図である。
【図１６】（ａ）及び（ｂ）はスナバ回路の一例を示す図である。
【図１７】力率改善機能を有するワンコンバータ回路の一例を示す回路図である。
【符号の説明】
【００９９】
Ｖi  入力電源    Ｓim,Ｓia,Ｓib  スイッチング素子    Ｃi  キャパシタ
Ｔrsa,Ｔrsb  トランス    Ｄoa，Ｄob  ダイオード    Ｃo  平滑用キャパシタ
Ｒ  負荷
【図１】
2005117883.tif 000018
【図２】
2005117883.tif 000019
【図３】
2005117883.tif 000020
【図４】
2005117883.tif 000021
【図５】
2005117883.tif 000022
【図６】
2005117883.tif 000023
【図７】
2005117883.tif 000024
【図８】
2005117883.tif 000025
【図９】
2005117883.tif 000026
【図１０】
2005117883.tif 000027
【図１１】
2005117883.tif 000028
【図１２】
2005117883.tif 000029
【図１３】
2005117883.tif 000030
【図１４】
2005117883.tif 000031
【図１５】
2005117883.tif 000032
【図１６】
2005117883.tif 000033
【図１７】
2005117883.tif 000034