(57)【要約】【課題】  画素当たりの素子数を減らし、高精細化、高開口率化を図ることができる、電流駆動型画素回路を備えた発光表示装置を提供する。【解決手段】  互いに交差する第１配線Ｓｊと第２配線Ｇｉを設ける。第１配線Ｓｊと第２配線Ｇｉが交差する領域に、印加される電流値に応じて発光する有機ＥＬ素子ＥＬ１を設ける。制御端子の電位値に基づき有機ＥＬ素子ＥＬ１に対する電流値を制御して印加するための駆動用ＴＦＴＱ１を設ける。制御端子への電位値を保持するためのコンデンサＣ１を設ける。第１の期間においては第１配線Ｓｊを電流供給回路７へ接続し、駆動用ＴＦＴＱ１の出力電流値をコンデンサＣ１において設定し、第１の期間と異なる第２の期間では第１配線Ｓｊを所定電圧源４へ接続して有機ＥＬ素子ＥＬ１に対して電流を印加するように、切り替える各スイッチ素子９、Ｑ２、Ｑ３を設ける。【選択図】  図１
2005099621.tif 000002
【特許請求の範囲】
【請求項１】
第１配線と、
第１配線に対し交差するように配置された第２配線と、
第１配線および第２配線が交差する領域に配置され、第１配線から印加される電流値に応じて発光する電気光学素子と、
第１配線に接続され、制御端子の電位値に基づき電気光学素子に対する電流値を制御して印加するためのアクティブ素子と、
制御端子への電位値を保持するための電位保持手段と、
電気光学素子に電流を供給してアクティブ素子の制御端子の電位を設定するための電流供給手段と、
アクティブ素子を介して電気光学素子に電流を印加するための電圧供給手段と、
第１の期間においては、電流供給手段を第１配線に接続してアクティブ素子の出力電流値を電位保持手段に設定し、
第１の期間と異なる第２の期間では、電圧供給手段を第１配線に接続し、上記電気光学素子に対して電流を印加するように、第２配線からの信号に応じて切り替える切替手段とを有することを特徴とする発光表示装置。
【請求項２】
請求項１記載の発光表示装置であって、
さらに、上記電位保持手段の他方端子に接続された制御配線を有することを特徴とする発光表示装置。
【請求項３】
請求項１記載の発光表示装置であって、
さらに、アクティブ素子の制御端子に、一方端子が接続された第２の電位保持手段と、
アクティブ素子の制御端子および入力側端子を互いに接続する第１スイッチ手段と、
第２の電位保持手段の他方端子を所定電位線またはアクティブ素子の入力側端子と接続する第２スイッチ手段とを有することを特徴とする発光表示装置。
【請求項４】
請求項１ないし３の何れか１項に記載の発光表示装置であって、
１フレーム期間に、上記アクティブ素子の出力電流値を複数回上記第１の期間に設定して階調表示を行うための階調制御手段を有することを特徴とする発光表示装置。
【請求項５】
請求項６記載の発光表示装置であって、
１フレーム期間をＮ個の単位期間に分割し、更に各単位時間をＡ個の選択期間に分割し（ＮもＡも正の整数）、
上記各単位期間を構成するＡ個の選択期間を各々第１占有期間から第Ａ占有期間とし、
上記アクティブ素子へ設定する出力電流値に関するＡ個のデータを各々第１データから第Ａデータとするとき、
上記各占有期間に上記アクティブ素子へ設定される出力電流値が、上記第１データから第Ａデータのうち何れか１つに固定されるように設定する設定手段を有することを特徴とする発光表示装置。
【請求項６】
請求項５に記載の発光表示装置であって、
上記設定手段は、アクティブ素子へ設定されるＡ個のデータの内、１つのデータが常に電気光学素子を非表示状態とするように設定されていることを特徴とする発光表示装置。
【請求項７】
請求項１ないし６の何れか１項に記載の発光表示装置であって、
複数本の第１配線を複数のグループに分け、
第１のグループが上記アクティブ素子の出力電流値を設定している、上記第１の期間の間、第２のグループが上記第２の期間として第１配線を電圧供給手段へ接続するようになっていることを特徴とする発光表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、有機ＥＬ（Electro Luminescence）ディスプレイや、ＦＥＤ（Field Emission Display）ディスプレイ等の電流駆動素子を用いた発光表示装置に関するものである。
【背景技術】
【０００２】
近年、有機ＥＬディスプレイやＦＥＤディスプレイ等の電流駆動発光素子の研究開発が活発に行われている。特に有機ＥＬディスプレイは、低電圧・低消費電力で発光可能なディスプレイとして、携帯電話やＰＤＡ（Personal Digital Assistants）などの携帯機器用として注目されている。
【０００３】
この有機ＥＬディスプレイは供給した電流値に対応して発光するので、その画素回路構成として電流駆動回路を用いる例が、非特許文献１に記載の“Active Matrix Addressing of Polymer Light Emitting Diodes Using Low Temperature Poly Silicon TFTs"等にて示されている。図１７に示すのはこの回路構成である。
【０００４】
図１７の回路構成では、駆動用薄膜トランジスタ（以下、薄膜トランジスタをＴＦＴと記す）１０１と有機ＥＬ１０３を電源配線である所定電圧線Ｖｓと共通配線Ｖｃｏｍの間に直列に接続し、その間にスイッチ用ＴＦＴ１０２を配置している。所定電圧線Ｖｓと駆動用ＴＦＴ１０１のゲート端子の間にはコンデンサ１０４が配置され、その駆動用ＴＦＴ１０１のゲート端子とドレイン端子の間にスイッチ用ＴＦＴ１０５が配置されている。また、駆動用ＴＦＴ１０１のドレイン端子とソース配線Ｓｊの間に選択用ＴＦＴ１０６が配置されている。これらスイッチ用ＴＦＴ１０２、１０５と選択用ＴＦＴ１０６のゲート端子にはゲート配線Ｇｉが接続されている。
【０００５】
この構成で駆動用ＴＦＴ１０１の出力電流を設定するには、ゲート配線Ｇｉをロー状態として、スイッチ用ＴＦＴ１０２をＯＦＦ状態とし、スイッチ用ＴＦＴ１０５と選択用ＴＦＴ１０６をＯＮ状態とする。このことで、ソース配線Ｓｊに繋がる図示しないソースドライバ回路へ向け所定電圧線Ｖｓより電流を流すことができる。このときソースドライバ回路で設定された電流値を駆動用ＴＦＴ１０１が流すよう、駆動用ＴＦＴ１０１のゲート端子電位が設定される。
【０００６】
また、この駆動用ＴＦＴ１０１のゲート電位を保持するために、ゲート配線Ｇｉをハイ状態として、選択用ＴＦＴ１０６とスイッチ用ＴＦＴ１０５をＯＦＦ状態として、スイッチ用ＴＦＴ１０２をＯＮ状態とする。このことで、駆動用ＴＦＴ１０１のゲート端子に繋がる配線を遮断しゲート端子電位をコンデンサ１０４で保持させ、先に設定した駆動用ＴＦＴ１０１の出力電流を有機ＥＬ１０３へ流し続けるよう制御する。
【０００７】
また、似たような電流駆動画素回路構成として、非特許文献２に記載の"Active Matrix PolyLED Displays"で示された回路構成を図１８に示す。図１８の回路構成では、所定電圧線Ｖｓの電位と共通配線Ｖｃｏｍの間に駆動用ＴＦＴ１０８と有機ＥＬ１０９を直列に接続している。また、所定電圧線Ｖｓと駆動用ＴＦＴ１０８の間にスイッチ用ＴＦＴ１０７が配置されている。駆動用ＴＦＴ１０８のソース端子とゲート端子の間にはコンデンサ１１１が配置され、その駆動用ＴＦＴ１０８のゲート端子とドレイン端子の間にスイッチ用ＴＦＴ１１２を配置している。そして、駆動用ＴＦＴ１０８のソース端子とソース配線Ｓｊとの間に選択用ＴＦＴ１１０が配置されている。これら選択用ＴＦＴ１１０および各スイッチ用ＴＦＴ１０７、１１２のゲート端子には各々各制御配線Ｗｉ、Ｒｉ、Ｇｉが接続されている。
【０００８】
この構成で駆動用ＴＦＴ１０８の出力電流を設定するには、制御配線Ｒｉをハイ状態としてスイッチ用ＴＦＴ１０７をＯＦＦ状態として、制御配線Ｗｉをロー状態として選択用ＴＦＴ１１０をＯＮ状態として、ゲート配線Ｇｉをハイ状態としてスイッチ用ＴＦＴ１１２をＯＮ状態とする。このことで、ソース配線Ｓｊに繋がる図示しないソースドライバ回路から有機ＥＬ１０９へ向け電流を流すことができる。このときソースドライバ回路で設定された電流値を駆動用ＴＦＴ１０８が流すよう、駆動用ＴＦＴ１０８のゲート端子電位が設定される。
【０００９】
また、この駆動用ＴＦＴ１０８のゲート電位を保持するために、ゲート配線Ｇｉをロー状態としてスイッチ用ＴＦＴ１１２をＯＦＦ状態として、駆動用ＴＦＴ１０８のゲート端子に繋がる配線を遮断し、そのゲート端子の電位をコンデンサ１１１で保持させる。また、制御配線Ｗｉをハイ状態として選択用ＴＦＴ１１０をＯＦＦ状態として、制御配線Ｒｉをロー状態としてスイッチ用ＴＦＴ１０７をＯＮ状態とし、先に設定した駆動用ＴＦＴ１０８の出力電流値を有機ＥＬ１０９へ流し続けるよう制御する。
【非特許文献１】ＡＭ−ＬＣＤ 2000 pp.249-252（発行日：２０００年）
【非特許文献２】ＩＤＷ '00 pp.235-238（発行日：２０００年）
【発明の開示】
【発明が解決しようとする課題】
【００１０】
上記非特許文献１や非特許文献２に記載の電流駆動回路構成では、選択用ＴＦＴをＯＮ状態とした期間において、ソースドライバ回路で設定された電流値を駆動用ＴＦＴが供給するよう設定されるので、有機ＥＬを流れる電流値がその設定された電流値となる。このことにより、有機ＥＬの印加電圧−電流特性が温度等の影響で変化しても、有機ＥＬを流れる電流値が変化せず、その発光輝度が変化し難い画素回路構成となる。
【００１１】
しかし、上記非特許文献１および非特許文献２の電流駆動画素回路構成では、画素当たり４個のＴＦＴと１個のコンデンサおよびソース配線とゲート配線と電源配線とが必要である。
【００１２】
その為、これら画素回路構成では、コンデンサや配線やＴＦＴが必要とする場所を確保するため、画素サイズが限定され、２００ｐｐｉを越えるような高精細表示が困難となる課題がある。また、ボトムエミッション構成（ＴＦＴを形成したガラス側から光を取り出す構成）では、これらコンデンサや配線やＴＦＴに場所を取られてしまい、有機ＥＬを形成する為の電極面積（ＩＴＯ等透明電極面積）が小さくなるという課題がある。
【００１３】
また、各駆動用ＴＦＴ１０１、１０８の閾値がばらつくと、各有機ＥＬ素子１０３、１０９に印加される電流値もばらつき、発光量がばらついて表示品質が低下するという問題も生じている。
【００１４】
そこで、上記配線やＴＦＴ等の素子数を減らし、有機ＥＬを形成する為の電極面積を大きくできて発光量を増大化でき、また、各駆動用ＴＦＴ１０１、１０８の閾値がばらついても、有機ＥＬを流れる電流値の変化を防止して表示品質の低下を回避できる電流駆動画素回路構成が求められる。
【００１５】
本発明は、上記のような、発光表示のための画素回路構成において、配線数や素子数を低減でき、または、安定な多階調階調表示を実現できる発光表示装置を提供することを目的とする。
【課題を解決するための手段】
【００１６】
本発明の発光表示装置は、上記課題を解決するために、第１配線と、第１配線に対し交差するように配置された第２配線と、第１配線および第２配線が交差する領域に配置され、第１配線から印加される電流値に応じて発光する電気光学素子と、第１配線に接続され、制御端子の電位値に基づき電気光学素子に対する電流値を制御して印加するためのアクティブ素子と、制御端子への電位値を保持するための電位保持手段と、電気光学素子に電流を供給してアクティブ素子の制御端子の電位を設定するための電流供給手段と、アクティブ素子を介して電気光学素子に電流を印加するための電圧供給手段と、第１の期間においては、電流供給手段を第１配線に接続してアクティブ素子の出力電流値を電位保持手段に設定し、第１の期間と異なる第２の期間では、電圧供給手段を第１配線に接続し、上記電気光学素子に対して電流を印加するように、第２配線からの信号に応じて切り替える切替手段とを有することを特徴としている。
【００１７】
上記構成によれば、１フレーム期間を複数の選択期間に分割し、選択期間に２つの期間を設け、第１の期間では第１配線をソース配線として用い、選択した画素回路のアクティブ素子へ第１配線より所望の電流を流す。
【００１８】
このことにより、上記構成においては、選択された画素のアクティブ素子の出力電流値を規定でき、第２の期間では第１配線を電源配線として用い、総ての画素回路のアクティブ素子へ第１配線より所定の電圧を印加できる。
【００１９】
このことによって、総ての画素のアクティブ素子は先に選択されら際に設定された所望の電流を電気光学素子へ流せる。
【００２０】
このことにより、アクティブ素子へ所望の電流を供給するか所定の電圧を供給するか切り替える回路を、画素毎に配置する必要がなくなり、画素当たりに配置する素子数を減らせる。その結果、画素サイズを小さくできる。また、ボトムエミッション構成（ＴＦＴを形成したガラス側から光を取り出す構成）において、電気光学素子を配置するための電極面積を増やせる。
【００２１】
このような表示装置では、第１配線と繋がるソースドライバ回路を上記アクティブ素子と同じ素子で形成する場合と、ＩＣ等で形成し接続する場合が考えられる。
【００２２】
ソースドライバ回路の出力電流値を２５６階調や６４階調に対応させるためには、１つの第１配線当たり多くのアクティブ素子を必要とするので、前者の場合、そのドライバ面積が増え、歩留まりが下がることになる。
【００２３】
そこで、ソースドライバ回路の出力電流値の階調数を減らし、１つの第１配線当たりのアクティブ素子数を減らすことが好ましい。
【００２４】
このようなソースドライバ回路を用いて多階調表示を行う場合、時間分割階調表示方法を用いることが好ましい。
【００２５】
上記発光表示装置では、さらに、上記電位保持手段の他方端子に接続された制御配線を有していてもよい。
【００２６】
本発明の発光表示装置では、第１の期間で選択した画素に配置されたアクティブ素子にのみ、第１配線から電流を流す必要がある。この場合、選択していない画素のアクティブ素子には電流が流れないよう、各画素にスイッチ素子などを配置して制御することが考えられる。
【００２７】
この場合、画素にスイッチ用素子を新たに１個追加することが考えられる。しかし、それでは画素当たりに配置する素子数が増えるので好ましくない。
【００２８】
そこで、第１の期間に上記アクティブ素子を上記スイッチ素子として動作させれば、画素当たりに配置する素子数を増やすことなく、上記制御を行える。
【００２９】
これは、選択していない上記アクティブ素子がＯＦＦ状態となるよう、アクティブ素子の制御（ゲート）端子に繋がる電位保持手段の電位を制御することで可能となる。
【００３０】
この場合、上記電位保持手段の他方端子（一方端子はアクティブ素子のゲート端子に繋がる）の電位を制御するための制御配線が必要になるだけなので、上記画素にスイッチ用素子を１個追加する場合の比べて、場所を取らず、画素に配置する電極面積（ＩＴＯ等透明電極面積）を広く取れるという効果がある。
【００３１】
上記発光表示装置においては、さらに、アクティブ素子の制御端子に、一方端子が接続された第２の電位保持手段と、アクティブ素子の制御端子および入力側端子を互いに接続する第１スイッチ手段と、第２の電位保持手段の他方端子を所定電位線またはアクティブ素子の入力側端子と接続する第２スイッチ手段とを有していてもよい。
【００３２】
上記構成において、初めにアクティブ素子の制御（ゲート）端子と入力側（ソース）端子を接続して、その出力電流値を設定する。このとき、第２の電位保持手段の他方端子を所定電位線に接続する。
【００３３】
そして、この後、アクティブ素子の制御端子と入力側端子を第２の電位保持手段を通して接続し、その出力電流値を再設定する。このとき、アクティブ素子の閾値電位に対応した電荷が第２の電位保持手段へ溜められている。従って、第２の電位保持手段の他方端子が所定電位線の電位のとき、アクティブ素子の制御端子電位は先の電流値を与える電位となる。
【００３４】
このように、この第２の電位保持手段を通してアクティブ素子の制御（ゲート）端子と入力側（ソース）端子を接続することで、上記の入力側端子電位が先の所定電位線の電位となり、アクティブ素子の閾値電位のばらつきによらず、一定のアクティブ素子の入力側端子と出力側端子との間の電位を用いてアクティブ素子の電流値を設定できる。
【００３５】
このことにより、上記第２の期間でアクティブ素子の入力側端子へ所定電位を印加したとき、その入力側端子の電位の変化がアクティブ素子の閾値電位のばらつきに依らず一定となるので、その第２の期間に各画素のアクティブ素子（駆動用ＴＦＴ）から電気光学素子へ与えられる電流値のばらつきを抑えることができて好ましい。
【００３６】
上記発光表示装置では、１フレーム期間に、上記アクティブ素子の出力電流値を複数回上記第１の期間に設定して階調表示を行うための階調制御手段を有することが好ましい。
【００３７】
上記構成では、１フレーム期間を複数のサブフレーム期間に分け、上記アクティブ素子の出力電流値を各々の期間で所望の電流値とする。このことで、上記ソースドライバ回路の出力電流の階調数より多くの階調数を表示することができて好ましい。
【００３８】
上記発光表示装置においては、１フレーム期間をＮ個の単位期間に分割し、更に各単位時間をＡ個の選択期間に分割し（ＮもＡも正の整数）、上記各単位期間を構成するＡ個の選択期間を各々第１占有期間から第Ａ占有期間とし、上記アクティブ素子へ設定する出力電流値に関するＡ個のデータを各々第１データから第Ａデータとするとき、上記各占有期間に上記アクティブ素子へ設定される出力電流値が、上記第１データから第Ａデータのうち何れか１つに固定されるように設定する設定手段を有することが望ましい。
【００３９】
上記構成では、１フレーム期間をＡ個のサブフレーム期間に分け、各々の期間に上記アクティブ素子へ設定するデータを各々第１データから第Ａデータとする。また、１フレーム期間をＮ個の単位期間に分け、各々の単位期間をＡ個の選択期間に分け、各々第１占有期間から第Ａ占有期間とする。そして、上記第１データから第Ａデータまでと上記第１占有期間から第Ａ占有期間までを１対１対応させる。
【００４０】
そして、上記Ａ個のデータの重み比率と各サブフレーム期間の長さ比率が概ね一致するように、任意の第２配線（ゲート配線）に対応するＡ個のデータの設定タイミングを決める。
【００４１】
次に、次の第２配線（ゲート配線）に対応するＡ個のデータの設定タイミングを１単位期間ずらして設定していけば、各第２配線（ゲート配線）に対応するＡ個のデータの設定タイミングが互いに重なり合わないよう設定できる。なお、上記整数Ｎは表示装置の第２配線（ゲート配線）の数以上の整数である。
【００４２】
そして、各選択期間に上記第１の期間と第２の期間を設けることで、第２の期間において、総ての電気光学素子へ上記各サブフレーム期間で設定され電流値が流れる。
【００４３】
このことにより、上記ソースドライバ回路の出力電流値より多くの階調数を表示することができて好ましい。
【００４４】
上記発光表示装置では、上記設定手段は、アクティブ素子へ設定されるＡ個のデータの内、１つのデータが常に電気光学素子を非表示状態とするように設定されていることが好ましい。
【００４５】
上記構成においては、上記アクティブ素子へ出力電流値を設定する為にある程度の時間が必要である。そこで、その時間を確保するために各選択期間の長さの下限が決まる。
【００４６】
一方、１フレーム期間はＮ×Ａ選択期間となるので、上記選択期間の長さは表示データ数Ａと第２配線（ゲート配線）の数以上の整数Ｎで決まる。
【００４７】
一方、表示したい階調数がＳのとき１フレーム期間Ｎ×Ａは（Ｓ−１）の倍数となる必要がある。
【００４８】
しかし、上記Ｎ×Ａを（Ｓ−１）の倍数とするためには、Ｎを上記第２配線（ゲート配線）の数と同じにはできず、大幅に増やす必要が生じる場合がある。
【００４９】
このような時には、上記Ａ個のデータのうち１つを非表示データとして、上記Ｎ×Ａと（Ｓ−１）の倍数との差を上記非表示データで埋める。
【００５０】
このことにより、上記Ｎを上記第２配線（ゲート配線）の数と同じにできるので、上記選択期間の長さを確保できて好ましい。
【００５１】
上記発光表示装置においては、複数本の第１配線を複数のグループに分け、第１のグループが上記アクティブ素子の出力電流値を設定している、上記第１の期間の間、第２のグループが上記第２の期間として第１配線を電圧供給手段へ接続するようになっていてもよい。
【００５２】
本発明の表示装置では、上記第１の期間と第２の期間が繰り返えされる。そこで、表示装置を構成するＭ本の第１配線を複数（２以上の整数）のグループに分け、各グループの第１の期間が順番に出現するよう制御する。
【００５３】
このようにすれば、ソースドライバ回路の各電流出力回路の出力を順番に設定しながら、設定の済んだ電流出力回路から第１の期間として、設定された電流値を第１配線へ出力することできる。
【００５４】
この結果、ソースドライバ回路構成が簡素になるので、歩留まり向上等期待できて好ましい。
【発明の効果】
【００５５】
本発明の発光表示装置は、第１の期間においては、電流供給手段を第１配線に接続してアクティブ素子の出力電流値を電位保持手段に設定し、第１の期間と異なる第２の期間では、電圧供給手段を第１配線に接続し、上記電気光学素子に対して電流を印加するように、第２配線からの信号に応じて切り替える切替手段とを有する構成である。
【００５６】
上記構成によれば、第１の期間で第１配線を電流供給手段へ接続し、そのアクティブ素子の出力電流値を設定し、第２の期間では第１配線を電圧供給手段へ接続し上記電気光学素子へ電流を供給する。このことにより、画素当たりに必要な配線数と素子数が減らせ、画素サイズを小さくし、画素の高精細化に対応できるとい効果を奏する。
【００５７】
また、上記構成では、ボトムエミッション構成（ＴＦＴを形成したガラス側から光を取り出す構成）において、電気光学素子を配置するための電極面積を増やすこともできるという効果も奏する。
【００５８】
また、上記発光表示装置では１フレーム期間に複数回、各画素を構成するアクティブ素子の出力電流値を設定することで、ソースドライバ回路の出力階調数より多くの階調表示ができるようになる。
【００５９】
特に、１フレーム期間をＮ個の単位期間に分割し、更に各単位時間をＡ個の占有期間に分割し、アクティブ素子へ設定する複数個（Ａ個）のデータと各占有期間を１対１で対応させることで、各ゲート配線Ｇｉに対する選択タイミングをお互いに重なり合わないよう決めることができる。このため、自由にタイミングを設定できるのでその効果は明らかである。
【００６０】
また、上記Ａ個のデータのうち１つを非表示データとすることで、１フレーム期間と表示期間の差を埋め、実際に存在するゲート配線数のみを選択すれば良くなるという効果を奏する。
【００６１】
特に、第１配線を複数のグループに分け、第１グループが第１の期間のとき、第２グループを第２の期間とすることで、表示データＤＡのラッチと、画素回路の電流設定が並行して行える。これにより、１本の第１配線当たりのラッチ数を減らし、ドライバ面積を小さくし、狭額縁化、歩留まり向上が期待できるのでその効果は明らかである。
【００６２】
特に、制御配線を用いてアクティブ素子の制御端子に接続された電位保持手段の電位を調整することで、画素当たりに必要な配線数と素子数が減らせる。これにより、より小さな画素サイズまで対応でき、ボトムエミッション構成（ＴＦＴを形成したガラス側から光を取り出す構成）において、電気光学素子を配置するための電極面積を増やすこともできるので、その効果は明らかである。
【００６３】
特に、アクティブ素子の制御端子に第２の電位保持手段（コンデンサ）の一方端子が接続され、アクティブ素子の制御端子と第１配線側端子を接続する第１スイッチ手段と、第２の電位保持手段の他方端子を所定電位線またはアクティブ素子の第１配線側端子と接続する第２スイッチ手段を有する構成では、従来技術で示した図１７や図１８と同程度の配線数や素子数で、上記アクティブ素子としての駆動用ＴＦＴの閾値ばらつきによらず、一定の電流を電気光学素子へ印加できるので、その効果は明らかである。
【発明を実施するための最良の形態】
【００６４】
以下、本発明の発光表示装置について実施の各形態に基づき詳細に説明する。
【００６５】
本発明に用いられるスイッチング素子は低温ポリシリコンＴＦＴやＣＧシリコンＴＦＴなどで構成できるが、本実施の各形態ではＣＧシリコンＴＦＴを用いることとする。
【００６６】
なお、このＣＧシリコンＴＦＴの構成に関しては、半導体エネルギー研究所より、ＳＩＤ '00 Digest pp.924-927の "4.0-in. TFT-OLED Displays and a Novel Digital Driving Method" 等で発表されているので、ここではその詳細な説明は省略する。
【００６７】
また、ＣＧシリコンＴＦＴプロセスに関しては、同じく半導体エネルギー研究所より、ＡＭ−ＬＣＤ 2000 pp.25-28の "Continuous Grain Silicon Technology and Its Applications for Active Matrix Display" 等で発表されているので、ここではその詳細な説明は省略する。
【００６８】
また、本実施の各形態で用いる電気光学素子である有機ＥＬ素子の構成についても、ＡＭ−ＬＣＤ '01 pp.211-214の "Polymer Light-Emitting Diodes for use in Flat panel Display" 等で発表されているので、ここではその詳細な説明は省略する。
〔実施の第一形態〕
本発明に係る発光表示装置およびその駆動方法における実施の第一形態について説明する。本実施の形態の発光表示装置１においては、図１に示すように、複数の第１配線であるソース配線兼電源配線Ｓ１〜Ｓ４（Ｓｊ）と複数の第２配線であるゲート配線Ｇ１〜Ｇ３（Ｇｉ）とが交差する領域に各画素Ａ１１〜Ａ３４（Ａｉｊ）がそれぞれマトリクス状となるように配置されている。なお、図１では、ソース配線兼電源配線Ｓｊを４本、ゲート配線Ｇｉを３本として例を挙げたが、それらの本数は、図示のために少なく示しており、実際は、上記より多いものである。
【００６９】
この発光表示装置の画素回路Ａｉｊ構成は図１や図２に示すように、ソース配線兼電源配線Ｓｊと共通電極Ｖｃの間にアクティブ素子としての駆動用ＴＦＴＱ１と電気光学素子である有機ＥＬ素子ＥＬ１が互いに直列に接続され、駆動用ＴＦＴＱ１とソース配線兼電源配線Ｓｊの間に、上記両者間を断接するためのスイッチ素子としてのスイッチ用ＴＦＴ（切替手段）Ｑ３が配置されている。駆動用ＴＦＴＱ１のゲート端子は、駆動用ＴＦＴＱ１のソース・ドレイン間を流れる電流を制御端子の電位値（閾値）によって断接し、また、制御端子の電位値（閾値を越える）により出力電流量の大小を制御するための制御端子である。
【００７０】
また、駆動用ＴＦＴＱ１のゲート・ドレイン間には、上記両者間を断接するためのスイッチ素子である選択用ＴＦＴ（切替手段、第１スイッチ手段）Ｑ２が配置され、駆動用ＴＦＴＱ１のソース・ゲート間には、コンデンサ（第１電位保持手段）Ｃ１が配置されている。これら、スイッチ用ＴＦＴＱ３のゲート端子には、制御配線Ｅｉが接続されている。選択用ＴＦＴＱ２のゲート端子に対しては、ゲート配線Ｇｉが接続されている。
【００７１】
この発光表示装置のソース配線兼電源配線Ｓｊには、図１に示すようにソースドライバ回路２が接続され、ゲート配線Ｇｉにはゲートドライバ回路３が接続されている。ゲートドライバ回路３は図示しないデコーダやラッチやレベルシフタを備えている。ソースドライバ回路２は図に示すシフトレジスタ５とラッチ回路６と電流供給回路７と各スイッチ回路８、９を有している。
【００７２】
スイッチ回路（切替手段）９はソース配線兼電源配線Ｓｊをスイッチ回路８へ繋ぐか、電圧供給手段としての所定電圧源４へ繋ぐか択一的に切り替える回路である。スイッチ回路８はスイッチ回路９に対して、電流供給手段としての電流供給回路７の電流を供給するか、所定電圧源４からＯＦＦ電位を供給するか択一的に切り替える回路である。
【００７３】
このスイッチ回路８へ入力される信号は、ラッチ回路６により保持された表示データＤＡである。上記シフトレジスタ５には図３の３）に示すスタートパルスＳＰが入力される。そのスタートパルスＳＰは図示しないクロックと同期して互いに隣り合う各シフトレジスタ５間を順次転送される。
【００７４】
また、ラッチ回路６には図３の２）に示す表示データＤＡと転送されたスタートパルスＳＰとが入力され、そのスタートパルスＳＰのタイミングで表示データＤＡを捉えラッチ回路６に保持する。この保持された表示データＤＡによりスイッチ回路８から電流供給回路７の電流を供給するか、所定電圧源４からＯＦＦ電位を供給するか切り替わる。
【００７５】
また、ゲートドライバ回路３には図３の４）のアドレス信号ＧＡＤが入力され、図示しないデコーダ回路でデコードされ、アドレス信号ＧＡＤに対応するゲート配線Ｇｉや制御配線Ｅｉへ図３の６）〜１１）に示す各タイミングでゲート配線Ｇｉ、制御配線Ｅｉからの各制御信号がそれぞれ出力される。
【００７６】
また、ソース配線兼電源配線Ｓｊへスイッチ回路８を接続するか、所定電圧源４を接続するか切り替える制御信号ＳＬが図３の５）に示すタイミングでゲートドライバ回路３からスイッチ回路９へ出力される。制御信号ＳＬは、ゲート配線Ｇｉや制御配線Ｅｉの各信号に対応したものである。
【００７７】
そして、図３の５）に示す制御信号ＳＬがハイ状態の時が第１の期間であり、スイッチ回路９によりソース配線兼電源配線Ｓｊとスイッチ回路８が接続される。スイッチ回路８にはラッチ回路６から表示データＤＡが入力され、その表示データＤＡがロー状態のとき、電流供給回路７よりソース配線兼電源配線Ｓｊへ所定電流が供給される。その表示データＤＡがハイ状態のとき、所定電圧源４からソース配線兼電源配線ＳｊへＯＦＦ電位が供給される。
【００７８】
この第１の期間では、選択した画素の制御配線Ｅｉだけがロー状態となり、その画素のスイッチ用ＴＦＴＱ３がＯＮ状態となる。また、選択した画素のゲート配線Ｇｉがハイ状態をとり、その画素の選択用ＴＦＴＱ２がＯＮ状態となる。
【００７９】
この結果、表示データＤＡがロー状態となったラッチ回路６に対応したソース配線兼電源配線Ｓｊでは、ソース配線兼電源配線Ｓｊから選択した画素のスイッチ用ＴＦＴＱ３を通して駆動用ＴＦＴＱ１へ向け所望の電流が流れる。
【００８０】
このとき、選択用ＴＦＴＱ２がＯＮ状態なので、駆動用ＴＦＴＱ１のゲート・ドレイン間が導通状態となり、駆動用ＴＦＴＱ１のソース・ゲート間電位は、この駆動用ＴＦＴＱ１がソース配線兼電源配線Ｓｊより供給された電流値を流すような電位に設定される。
【００８１】
そして、この後ゲート配線Ｇｉがロー状態となり、選択用ＴＦＴＱ２がＯＦＦ状態となり、この駆動用ＴＦＴＱ１のソース・ゲート間電位がコンデンサＣ１に保持される。
【００８２】
また、表示データＤＡがハイ状態となったラッチ回路６に対応したソース配線兼電源配線Ｓｊでは、ソース配線兼電源配線Ｓｊから選択した画素のスイッチ用ＴＦＴＱ３を通して駆動用ＴＦＴＱ１のソース端子へ向け、ＯＦＦ電位が供給される。
【００８３】
このとき、選択用ＴＦＴＱ２がＯＮ状態なので、駆動用ＴＦＴＱ１のゲート・ドレイン間が導通状態となる。この供給されたＯＦＦ電位が共通電極電位Ｖｃより低ければ、駆動用ＴＦＴＱ１のゲート・ソース間電位はゲート側が高くなり、駆動用ＴＦＴＱ１がＯＦＦ状態となる。
【００８４】
また、駆動用ＴＦＴＱ１がＯＦＦ状態となれば、有機ＥＬ素子ＥＬ１はコンデンサとして働き、共通電極電位Ｖｃから駆動用ＴＦＴＱ１のソース端子へ向け、２つのコンデンサが直列に繋がった構成となる。その後、ゲート配線Ｇｉがロー状態となり、選択用ＴＦＴＱ２がＯＦＦ状態となり、この駆動用ＴＦＴＱ１のソース・ゲート間電位がコンデンサＣ１に保持される。
【００８５】
その後、第２の期間となり、制御信号ＳＬがロー状態となり、ソース配線兼電源配線Ｓｊへ所定電圧源４より所定電圧が供給される。また、総ての画素の制御配線Ｅｉがロー状態となり、スイッチ用ＴＦＴＱ３がＯＮ状態となり、ソース配線兼電源配線Ｓｊより先に設定された出力電流値の電流が駆動用ＴＦＴＱ１を通して有機ＥＬ素子ＥＬ１へ向け流れる。
【００８６】
以下、図３の４）２）に示すようにアドレス信号ＧＡＤと対応する表示データＤＡを変化させながら上記動作を繰り返す。
【００８７】
このようにソース配線兼電源配線Ｓｊ（第１配線）を用いて、第１の期間で選択された画素に対応した有機ＥＬ素子ＥＬ１に対して所望の電流を供給して駆動用ＴＦＴＱ１の電位を設定し、第２の期間で総ての画素の駆動用ＴＦＴＱ１に所定の電圧を供給して上記電位に基づく出力電流値を有機ＥＬ素子ＥＬ１に流す。このように、ソース配線兼電源配線Ｓｊを兼用することで、画素当たりに必要な配線数と素子数を減らすことができる。これは、図２の画素回路構成と従来技術で示した図１７や図１８の画素回路構成を比較すれば明らかである。
【００８８】
このように画素当たりに必要な配線数と素子数を減らすことで、小さな画素サイズまで対応できる。また、ボトムエミッション構成（ＴＦＴを形成したガラス側から光を取り出す構成）において、電気光学素子としての有機ＥＬ素子ＥＬ１を配置するための電極面積を増やして発光量を増大化できる効果もある。
【００８９】
そこで、上記第１の期間で電流供給回路７より出力される電流値が表示階調数に合わせて制御できれば、１フレーム期間に１回各画素の駆動用ＴＦＴＱ１の出力電流値を設定すれば済む。
【００９０】
しかし、このソースドライバ回路２をＣＧシリコンＴＦＴで形成する場合、出力電流値を表示階調数に合わせるためには、１つの第１配線当たり多くのアクティブ素子を必要とする。このため、ドライバ回路面積が増えたり、歩留まりが下がったりする等の問題がある。
【００９１】
そこで、図１の発光表示装置では電流供給回路７の出力電流値を１つの状態として、ドライバ回路面積を抑えている。その代わり、図３に示すように１フレーム期間に複数回各画素の駆動用ＴＦＴＱ１への出力電流値を設定している。
【００９２】
このように１フレーム期間を複数のサブフレーム期間に分け、アクティブ素子としての上記駆動用ＴＦＴＱ１の出力電流値を各々の期間で所望の電流値とすることで、上記ソースドライバ回路２の出力電流値の階調数より多くの階調数を表示することができる。
【００９３】
そこで、このような時分割階調駆動方法の好ましい例を図４に示す。図４は図３のアドレス信号ＧＡＤと表示データＤＡの重みの関係を簡略化して示したものである。図３や図４では、１フレーム期間に各画素を４回選択して階調表示をしている。この４回のデータの重みは図４に示すように、１：２：３：６となっている。また、図１の発光表示装置で１ゲート配線Ｇｉ数は３なので、１フレーム期間を３×４＝１２選択期間とする。
【００９４】
この１フレーム期間は、図４に示すように、３単位時間に分割され、各単位時間が４個の選択期間に分割されている。図４では、これら各単位時間を構成する４個の選択期間を順番に第１占有期間から第４占有期間として示している。また、上記各画素へ表示させる４個のデータを順番に第１データから第４データまでとしている。
【００９５】
この第１データから第４データまでのデータの重み比率が図４に示す通り１：２：３：６なので、図４の４）に示すとおり、ゲート配線Ｇ１に対応する画素には第１選択期間で第１データが表示され、第２選択期間で第２データが表示され、第４選択期間で第３データが表示され、第７選択期間で第４データが表示される。
【００９６】
このゲート配線Ｇ１に対応する選択タイミングが１単位時間ずれて、図４の５）に示すとおり、ゲート配線Ｇ２に対応する選択タイミングとなる。さらに、１単位時間ずれて、図４の６）に示す通り、ゲート配線Ｇ３に対応する選択タイミングとなる。この図４から判るとおり、第１占有期間には必ず第１データが表示され、第２占有期間には必ず第２データが表示され、第３占有期間には必ず第４データが表示され、第４占有期間には必ず第３データが表示される。
【００９７】
このように、各占有期間に特定のデータが対応する各データの重みやタイミングを調整することで、１つのゲート配線Ｇｉに対応する選択タイミングさえ決めれば、他のゲート配線Ｇｋに対する選択タイミングをお互いに重なり合わないよう決めることができる。
【００９８】
この走査タイミングの決め方は、最初にゲート配線Ｇｉ数以上の、ある整数Ｎ（仮想ゲート配線数）と、各画素を選択する回数Ａを決める。このとき、各画素へ表示する階調数をＳとすると、
１フレーム期間＝Ｎ×Ａ選択期間＝（Ｓ−１）×最小階調表示期間      ・・（１）
となる。
【００９９】
上記画素を選択する回数Ａはその画素に表示するデータ数となる。そこで、このＡ個のデータの重みと順番を調整し、図５に示すように、１つの占有期間に１つのデータが対応するようにする。具体的には、Ｎ＝３、Ａ＝４としてＳを（１）式より１３として、最小階調表示期間を１選択期間とする。
【０１００】
そして、第１データを第１占有期間におき、その表示期間である１選択期間をおいて第２データを第２占有期間におく。第２占有期間の表示期間は２選択期間として、第３データを第４占有期間におく。第４データは残された第３占有期間におく必要があるので、第３データの表示期間は３選択期間とする。また、第４データの表示期間は１フレーム期間の残り総てとして６選択期間となる。
【０１０１】
この各データの表示期間の長さと、対応する占有期間の関係を示すために、図５に示す表を用いる。図５でｂｉｔ番号と記載された項目が、上記第１データから第４データまでのどれに当たるかであり、ｂｉｔ重みと記載された項目が、各データの表示期間の比である。これら各データがどの占有期間に該当するかは、横に「●」がある枠の上の占有期間の番号を見ればいい。なお、図３や図４の走査タイミングでは、第１の期間が選択された画素の第１の期間での発光量は重み計算に含まれていない。
【０１０２】
このように、ゲート配線数と表示階調数を基に、仮想ゲート配線数Ｎとサブフレーム数Ａを決め、これらＡ個のデータの重みを決めることで、互いに重なり合わない走査タイミングを決めることができるので、好ましい。
〔実施の第二形態〕
本実施の形態では、本発明の発光表示装置およびその駆動方法の別の例について説明する。図６に示すのが、本発明の発光表示装置の第２の構成例である。図６に示すように、本実施の形態の発光表示装置１０では第２配線を２つのグループに分け、第１のグループ（ソース配線兼電源配線Ｓ１〜Ｓ２）が、前記の第１の期間のときの動作を実行すると共に、第２のグループが（ソース配線兼電源配線Ｓ３〜Ｓ４）、前述の第２の期間のときの動作を実行するようになっている。そのために、制御信号ＳＬの制御配線をＳＬＡとＳＬＢの２つに分け、ゲート配線ＧｉもＧｉＡとＧｉＢの２つに分ける。
【０１０３】
画素回路構成も、図７に示すように、本発明のより好ましい画素回路構成とするために、アクティブ素子としての駆動用ＴＦＴＱ１０のゲート端子に繋がる電位保持手段であるコンデンサＣ２の他方端子を制御配線Ｗｉへ接続する。即ち、ソース配線兼電源配線Ｓｊと共通電極Ｖｃの間にアクティブ素子としての駆動用ＴＦＴＱ１０と電気光学素子である有機ＥＬ素子ＥＬ２を直列に接続する。
【０１０４】
また、駆動用ＴＦＴＱ１０のソース・ゲート間には、スイッチ素子としての選択用ＴＦＴＱ１１を配置し、駆動用ＴＦＴＱ１０のゲート端子と制御配線Ｗｉとの間にはコンデンサＣ２を配置する。このスイッチ用ＴＦＴＱ１１のゲート端子にゲート配線Ｇｉを接続する。
【０１０５】
この発光表示装置の画素のうち、ソース配線兼電源配線Ｓ１〜Ｓ２に対応した画素Ａｉ１〜Ａｉ２にゲート配線ＧｉＡと制御配線ＷｉＡが接続されている。また、ソース配線兼電源配線Ｓ３〜Ｓ４に対応した画素Ａｉ３〜Ａｉ４にゲート配線ＧｉＢと制御配線ＷｉＢが接続されている。
【０１０６】
この発光表示装置のソース配線兼電源配線Ｓｊには、図６に示すようにソースドライバ回路１１が接続され、ゲート配線Ｇｉにはゲートドライバ回路１２が接続されている。ゲートドライバ回路１２は図示しないデコーダやラッチやレベルシフタを有している。ソースドライバ回路１１は図に示すシフトレジスタ５とラッチ回路６と電流供給回路７と各スイッチ回路８、１３を備えている。
【０１０７】
スイッチ回路１３はソース配線兼電源配線Ｓｊをスイッチ回路８へ繋ぐか、所定電圧源４へ繋ぐか択一的に切り替える回路である。スイッチ回路８はスイッチ回路１３へ電流供給回路７の電流を供給するか、所定電圧源４からＯＦＦ電位を供給するか択一的に切り替える回路である。
【０１０８】
このスイッチ回路１３のソース配線兼電源配線Ｓ１〜Ｓ２に対応したスイッチ回路は制御信号ＳＬＡにより制御され、ソース配線兼電源配線Ｓ３〜Ｓ４に対応してスイッチ回路は制御信号ＳＬＢにより制御される。
【０１０９】
また、スイッチ回路８へ入力される信号は、ラッチ回路６により保持された表示データＤＡであるが、このシフトレジスタ５、ラッチ回路６、電流供給回路７の動作は実施の第一形態で示した図１の発光表示装置と同様なので、ここではその説明は省略する。
【０１１０】
また、ゲートドライバ回路１２には図８の６）のアドレス信号ＧＡＤが入力され、図示しないデコーダ回路でデコードされ、アドレス信号ＧＡＤに対応するゲート配線Ｇｉや制御配線Ｗｉへ図８の９）〜２０）に示す各タイミングで各信号ＧｉＡ、ＧｉＢ、ＷｉＡ、ＷｉＢが出力される。
【０１１１】
また、ソース配線兼電源配線Ｓｊへスイッチ回路８を接続するか、所定電圧源４を接続するか切り替える各制御信号ＳＬＡ、ＳＬＢが図８の７）８）に示すタイミングでゲートドライバ回路１２からスイッチ回路１３へ出力される。
【０１１２】
そして、図８の７）に示す制御信号ＳＬＡがハイ状態の時が第１のグループ（ソース配線兼電源配線Ｓ１〜Ｓ２）の第１の期間であり、スイッチ回路１３によりソース配線兼電源配線Ｓ１〜Ｓ２とスイッチ回路８が接続される。このとき、図８の８）に示す制御信号ＳＬＢはロー状態であり第２のグループ（ソース配線兼電源配線Ｓ３〜Ｓ４）は第２の期間となり、スイッチ回路１３によりソース配線兼電源配線Ｓ３〜Ｓ４と所定電圧源４が接続されている。
【０１１３】
そして、第１のグループに対応したスイッチ回路８にはラッチ回路６から表示データＤＡが入力され、その表示データＤＡがロー状態のとき、電流供給回路７よりソース配線兼電源配線Ｓｊへ所定電流が供給される。その表示データＤＡがハイ状態のとき、所定電圧源４からソース配線兼電源配線ＳｊへＯＦＦ電位が供給される。そして、この間、第２のグループに対応したラッチ回路６では表示データＤＡの取り込みと、電流供給回路７の出力電流値の更新が行われている。
【０１１４】
一方、図８の７）に示す制御信号ＳＬＡがロー状態の時が第１のグループ（ソース配線兼電源配線Ｓ１〜Ｓ２）の第２の期間であり、第１のグループに対応したラッチ回路６では表示データＤＡの取り込みと、電流供給回路７の出力電流値の更新が行われている。
【０１１５】
また、第２のグループ（ソース配線兼電源配線Ｓ３〜Ｓ４）は第１の期間となり、スイッチ回路１３によりソース配線兼電源配線Ｓ３〜Ｓ４とスイッチ回路８が接続される。そして、第２のグループに対応したスイッチ回路８にはラッチ回路６から表示データＤＡが入力され、その表示データＤＡがロー状態のとき、電流供給回路７よりソース配線兼電源配線Ｓｊへ所定電流が供給される。その表示データＤＡがハイ状態のとき、所定電圧源４からソース配線兼電源配線ＳｊへＯＦＦ電位が供給される。
【０１１６】
各グループの第１の期間では、選択した画素のゲート配線Ｇｉｘ（ｘはＡかＢに対応）がハイ状態とり、その画素の選択用ＴＦＴＱ１１がＯＮ状態となる。この結果、表示データＤＡがロー状態となったラッチ回路６に対応したソース配線兼電源配線Ｓｊにおいては、ソース配線兼電源配線Ｓｊから選択した画素の駆動用ＴＦＴＱ１０へ向け所望の電流が流れる。
【０１１７】
このとき、選択用ＴＦＴＱ１１がＯＮ状態なので、駆動用ＴＦＴＱ１０のソース・ゲート間が導通状態となり、駆動用ＴＦＴＱ１０のゲート・ドレイン間電位は、この駆動用ＴＦＴＱ１０がソース配線兼電源配線Ｓｊより供給された電流値を流すような電位に設定される。なお、このとき、この画素のコンデンサＣ２の他方端子に繋がる制御配線Ｗｉｘだけハイ状態としておく。
【０１１８】
そして、他の画素の駆動用ＴＦＴＱ１０の電流状態を設定しているとき、この画素のコンデンサＣ２の他方端子に繋がる制御配線Ｗｉｘをロー状態とする。このことにより、この画素の駆動用ＴＦＴＱ１０のゲート電圧が低下し、本来電流を流す状態となっている画素の駆動用ＴＦＴＱ１０でもＯＦＦ状態にできる。
【０１１９】
このため、この第１の期間において、ソース配線兼電源配線Ｓｊから電流の供給を受けるのは、制御配線Ｗｉｘがハイ状態となっている、選択された画素の駆動用ＴＦＴ１０だけとなり、ソースドライバ回路１１から所望の電流を流すことができる。
【０１２０】
また、表示データＤＡがハイ状態となったラッチ回路６に対応したソース配線兼電源配線Ｓｊでは、ソース配線兼電源配線Ｓｊから選択した画素の駆動用ＴＦＴＱ１０のソース端子へ向け、ＯＦＦ電位が供給される。このとき、選択用ＴＦＴＱ１１がＯＮ状態なので、駆動用ＴＦＴＱ１のソース・ゲート間が導通状態となり、ゲート端子に対し、上記ＯＦＦ電位が印加される。この供給されるＯＦＦ電位は共通電極Ｖｃ電位より低いので、駆動用ＴＦＴＱ１０はＯＦＦ状態となる。
【０１２１】
そして、この後、ゲート配線Ｇｉがロー状態となり、選択用ＴＦＴＱ１１がＯＦＦ状態となり、この駆動用ＴＦＴＱ１０のゲート・ドレイン間電位がコンデンサＣ２に保持される。
【０１２２】
その後、第２の期間となり、制御信号ＳＬｘがロー状態となり、ソース配線兼電源配線Ｓｊへ所定電圧源４より所定電圧が供給される。また、このグループに属する総ての画素の制御配線Ｗｉｘをハイ状態として、ソース配線兼電源配線Ｓｊより先に設定された電流が駆動用ＴＦＴＱ１０を通して有機ＥＬ素子ＥＬ２へ向け流れるようにする。
【０１２３】
そして、図８に示すように、アドレス信号ＧＡＤと対応する表示データＤＡを変化させながら、第１のグループが第１の期間となり第２のグループが第２の期間となる動作と、第１のグループが第２の期間となり第２のグループが第１の期間となる動作を交互に繰り返す。
【０１２４】
このように発光表示装置の第１配線を複数のグループに分け、第１のグループが（上記第１の期間となり）選択された画素の駆動用ＴＦＴＱ１０の出力電流値を設定している間、第２のグループが（上記第２の期間となり）第１配線を電圧供給手段としての所定電圧源４へ接続し、総ての画素の駆動用ＴＦＴＱ１０より設定された出力電流値を有機ＥＬ素子ＥＬ２へ流す動作を繰り返すことで、電流供給回路７から画素回路の駆動用ＴＦＴＱ１０の出力電流値を設定する動作と、表示データＤＡをラッチ回路６に取り込む動作を並行して行える。
【０１２５】
この結果、図６のように１本の第１配線としてのソース配線兼電源配線Ｓｊ当たりのラッチ回路６の数を１つに済ませられ、ソースドライバ回路１１の構成を簡略化でき、ドライバ面積を小さくし、歩留まり向上が期待できる。また、図７の画素回路構成では、画素当たりの素子数が低減できるので、有機ＥＬ素子ＥＬ２を配置するための電極面積を増やせて好ましい。
【０１２６】
ところで、図８のタイミングを簡略化して示すと図９のようになる。図８や図９では、１フレーム期間に各画素を４回選択して階調表示をしている。また、各選択期間も発光期間となるので、４つのサブフレーム期間の発光期間比率は、図９に示すように２：７：４：３となっている。
【０１２７】
しかし、本実施の形態ではこれら４回の表示データの重みを図１０に示すように２：８：４：０としている。なお、図１０は図５と同様、図９の走査タイミングを表すものである。この占有期間３に配置する重み０のデータとは、第４データを常に非発光データ（図６のラッチ回路６の出力が常にハイ状態となるデータ）とすることを意味する。
【０１２８】
このように、各選択期間も発光期間とする場合、１つの表示データを常に非発光データとするのは、仮想ゲート配線数Ｎを調整しても、
１フレーム期間＝（Ｎ＋１）×Ａ＝（階調数Ｓ−１）×最小階調表示期間
とならない為である。そこで、Ｎを
１フレーム期間＝（Ｎ＋１）×データ数Ａ＞（階調数Ｓ−１）×最小階調表示期間
となるよう設定し、上記差を埋めるため重み０のデータを用いる。なお、上記式で仮想ゲート配線数Ｎに加える１は各画素が第１の期間となり発光する回数Ａを加えて、発光期間を計算すためである。
【０１２９】
上記図８のタイミングでは、
１フレーム期間＝（３＋１）×４＞（８−１）×２
となるので、その差を重み０のデータを用いて埋める。
【０１３０】
また、各選択期間を発光期間としない場合も、１つの表示データを常に非発光データとすることで、
１フレーム期間＝Ｎ×データ数Ａ＞（階調数Ｓ−１）×最小階調表示期間
となる場合に、その差を埋めることができる。
【０１３１】
なお、第３データが本来重み８であるべきなのに、７期間しか表示されていない点については、ゲート配線Ｇｉ数が増えれば解消できる。
【０１３２】
即ち、ゲート配線数が２４０本、サブフレーム数を８とすると、１フレーム期間は
１フレーム期間＝ゲート配線数２４０×サブフレーム数８＝１９２０から、１９２０選択期間となる。この発光表示装置で６４階調表示しようとするとき、最小階調の表示期間は、
１９２０選択期間／６３階調≒３０．４７選択期間
となる。
【０１３３】
このように最小階調の表示期間が３０選択期間もあれば、どれかのデータの表示期間を数選択期間変化させても、表示特性としてそれほど変わらない。
【０１３４】
そこで、図１１に示すように、一部のデータの表示期間を調整して、相互に重なり合わないようなタイミングを作る。なお、この場合、最小階調の表示期間を３０選択期間とするので６４階調表示すると、
表示期間＝３０×（６４−１）＝１８９０選択期間
となり、上記表示期間と上記１フレーム期間とに差が出てくる。
【０１３５】
そこで、８つの表示データのうち１つを０として、その差を埋め、表示データ重みを図１１に示すように１：２：４：８：１６：１６：１６：０とすることが好ましい。
【０１３６】
このように、各占有期間に各表示データを割り当てることで、１つのゲート配線Ｇｉに対応する選択タイミングさえ決めれば、他のゲート配線Ｇｋに対する選択タイミングをお互いに重なり合わないよう決めることができるので好ましい。
【０１３７】
また、図７に示す画素回路構成では、駆動用ＴＦＴＱ１０を有機ＥＬ素子ＥＬ２の陽極へ接続したが、図１２に示すように、駆動用ＴＦＴＱを有機ＥＬ素子の陰極へ接続してもよい。
【０１３８】
なお、図１２は図７同様、本発明の表示層で用いる画素回路構成であり、共通電極Ｖｃとソース配線兼電源配線Ｓｊとの間に電気光学素子である有機ＥＬ素子ＥＬ３とアクティブ素子としての駆動用ＴＦＴＱ１４を直列に接続している。
【０１３９】
また、駆動用ＴＦＴＱ１４のゲート・ドレイン間にはスイッチ素子としての選択用ＴＦＴＱ１５を配置し、駆動用ＴＦＴＱ１４のゲート端子と制御配線Ｗｉとの間には第１電位保持手段であるコンデンサＣ３を配置する。このスイッチ用ＴＦＴＱ１５ゲート端子にゲート配線Ｇｉを接続している。
【０１４０】
この画素回路構成を用いるときの駆動タイミングは、図８に示す制御配線Ｗｉの信号極性を反転する必要があるが、その他は図７の画素回路構成と同様なので、その説明は省略する。
【０１４１】
〔実施の第三形態〕
本実施の形態では本発明の発光表示装置のさらに別の画素回路構成について説明する。図２の画素回路構成では第１の期間で選択用ＴＦＴＱ２をＯＮ状態として、駆動用ＴＦＴＱ１のゲート端子とドレイン端子とを接続して出力電流値を設定した。
【０１４２】
しかし、このときのソース電位は駆動用ＴＦＴＱ１の閾値電位のばらつきによりばらつく。その後、第２の期間ではソース配線兼電源配線Ｓｊには所定電位を印加するので、上記第１の期間のソース・ドレイン間電位のばらつきにより、その第２の期間に各画素の駆動用ＴＦＴから電気光学素子としての有機ＥＬ素子へ与えられる電流値がばらつく。
【０１４３】
そこで、このような場合、本実施の形態で用いる画素回路構成を用いると良い。即ち、図１３に示すのが本実施の形態で用いる画素回路構成であり、ソース配線兼電源配線Ｓｊと共通電極Ｖｃの間にアクティブ素子としての駆動用ＴＦＴＱ１６と電気光学素子である有機ＥＬ素子ＥＬ４が直列に接続され、駆動用ＴＦＴＱ１６とソース配線兼電源配線Ｓｊの間にスイッチ素子としてのスイッチ用ＴＦＴＱ１９が配置されている。
【０１４４】
また、駆動用ＴＦＴＱ１６のソース・ゲート間には（アクティブ素子のゲート端子とソース端子を接続する手段である）スイッチ用ＴＦＴＱ（第１スイッチ手段）１７が配置され、駆動用ＴＦＴＱ１６のゲート・ドレイン間には電位保持手段であるコンデンサＣ４が配置されている。さらに、駆動用ＴＦＴＱ１６のゲートと信号配線Ｔｊの間にはコンデンサ（第２の電位保持手段）Ｃ５と選択用ＴＦＴ（第２スイッチ手段）Ｑ１８が直列に配置されている。スイッチ用ＴＦＴＱ１９のゲート端子には、制御配線Ｗｉが接続され、スイッチ用ＴＦＴＱ１７のゲート端子には、制御配線Ｃｉが接続され、選択用ＴＦＴＱ１８のゲート端子には、ゲート配線Ｇｉが接続されている。
【０１４５】
また、この発光表示装置の電流供給回路７には図１３に示すドライバ出力段回路Ｄｊが接続されている。即ち、信号配線Ｔｊとソース配線兼電源配線Ｓｊの間には（第２の電位保持手段の他方端子をアクティブ素子のソース端子と接続する手段である）スイッチ用ＴＦＴＱ２１を配置し、信号配線Ｔｊと所定電圧線Ｖｓとの間には（第２の電位保持手段の他方端子とアクティブ素子のソース端子と接続する手段である）スイッチ用ＴＦＴＱ２０を配置する。また、これら各スイッチ用ＴＦＴＱ２１、２０のゲート端子には制御配線Ｃｃを接続する。
【０１４６】
この発光表示装置では、図１４に示すように、ゲート配線Ｇｉの選択期間が０〜３ｔ１であり、その間選択した、図１４の１）にて示す制御配線Ｗｉをロー状態とし、スイッチ用ＴＦＴＱ１９をＯＮ状態とする。そして、図１４の３）にて示す制御配線Ｃｉを時間０〜ｔ１の間ハイ状態としてスイッチ用ＴＦＴＱ１７をＯＮ状態とする。
【０１４７】
このことにより、駆動用ＴＦＴＱ１６のソース端子とゲート端子は接続し、スイッチ用ＴＦＴＱ１９を経由してソース配線兼電源配線Ｓｊから所定電流が選択した画素Ａｉｊの駆動用ＴＦＴＱ１６へ流れ、駆動用ＴＦＴＱ１６のゲート・ドレイン間電位は、上記所定電流値に対応した電位となる。
【０１４８】
このとき、図１４の２）にて示すゲート配線Ｇｉを時間０〜３ｔ１の間ハイ状態として、選択用ＴＦＴＱ１８をＯＮ状態とし、コンデンサＣ５の他方端子を信号配線Ｔｊへ接続しておく。さらに、図１４の７）にて示す制御配線Ｃｃを時間０〜２ｔ１の間ハイ状態として、スイッチ用ＴＦＴＱ２１をＯＮ状態とし、信号配線Ｔｊと所定電圧線Ｖｓを接続する。
【０１４９】
このことにより、コンデンサＣ５の他方端子が所定電圧線Ｖｓの電位となった状態で、上記所定電流が流れるよう駆動用ＴＦＴＱ１６のゲート・ドレイン間電位が設定される。このとき、駆動用ＴＦＴＱ１６のソース・ドレイン間電位は駆動用ＴＦＴＱ１６の閾値電位のばらつきにより、ばらついた状態で上記駆動用ＴＦＴＱ１６のゲート・ドレイン間電位が設定される。
【０１５０】
その後、図１４の３）にて示す制御配線Ｃｉをロー状態として、スイッチ用ＴＦＴＱ１７をＯＦＦ状態として、図１４の７）にて示す制御配線Ｃｃをロー状態として、スイッチ用ＴＦＴＱ２１をＯＮ状態とする。
【０１５１】
このことにより、駆動用ＴＦＴＱ１６のソース端子とゲート端子はコンデンサＣ５を通して接続する。このコンデンサＣ５にはコンデンサＣ５の他方端子が所定電圧線Ｖｓの電位であれば、駆動用ＴＦＴＱ１６に所定電流が流れるような電荷が蓄積されている。
【０１５２】
そして、スイッチ用ＴＦＴＱ１９を経由してソース配線兼電源配線Ｓｊから所定電流が選択した画素Ａｉｊの駆動用ＴＦＴＱ１６へ流れるので、ソース配線兼電源配線Ｓｊの電位は概ねＶｓとなり、その状態で所定電流が流れるよう駆動用ＴＦＴＱ１６のゲート・ドレイン間電位が修正される。
【０１５３】
また、この所定電流を流したとき有機ＥＬ素子ＥＬ４に発生する電位は各画素とも概ね等しい。このため、各画素の駆動用ＴＦＴＱ１６のゲート・ドレイン電位は駆動用ＴＦＴＱ１６のソース・ドレイン間電位が概ね一定の状態で、上記所定電流を流すよう設定される。
【０１５４】
その後、図１４の２）にて示すゲート配線Ｇｉがロー状態となり選択用ＴＦＴＱ１８がＯＦＦ状態となる。そして、時間４ｔ１〜８ｔ１の間、スイッチ回路が切り替わりソース配線兼電源配線Ｓｊへ所定電圧が印加され、総ての画素の駆動用ＴＦＴＱ１６より有機ＥＬ素子ＥＬ４へ向け、上記期間に設定された出力電流値の電流が流れる。
【０１５５】
このように第２の期間でソース配線兼電源配線Ｓｊより所定電位を印加したとき、本実施の形態の画素回路構成では、駆動用ＴＦＴＱ１６の閾値電位ばらつきによらず、上記第１の期間で設定された出力電流値の電流が駆動用ＴＦＴＱ１６より有機ＥＬ素子ＥＬ４へ与えることができる。
【０１５６】
また、図１５に示すのは、上記画素回路構成を変形した例であり、図１３のコンデンサＣ５がドライバ出力段回路Ｄｊ側にコンデンサ（第２の電位保持手段）Ｃ８として移動している。このため、駆動用ＴＦＴＱ２３のソース端子とゲート端子を接続するスイッチ用ＴＦＴＱ１７もドライバ出力段回路Ｄｊ側にスイッチ用ＴＦＴＱ２８として移動している。即ち、図１５に示すのが本実施の形態で用いる第２の画素回路構成であり、ソース配線兼電源配線Ｓｊと共通電極Ｖｃの間にアクティブ素子としての駆動用ＴＦＴＱ２３と電気光学素子である有機ＥＬ素子ＥＬ５が直列に接続され、駆動用ＴＦＴＱ２３とソース配線兼電源配線Ｓｊの間にスイッチ素子としてのスイッチ用ＴＦＴＱ２５が配置されている。
【０１５７】
また、駆動用ＴＦＴＱ２３のゲート・ドレイン間には電位保持手段であるコンデンサＣ７が配置されている。さらに、駆動用ＴＦＴＱ２３のゲートと信号配線Ｔｊの間には選択用ＴＦＴＱ２４が配置されている。これらスイッチ用ＴＦＴＱ２５や選択用ＴＦＴＱ２４のゲート端子には各々制御配線Ｗｉやゲート配線Ｇｉが接続されている。
【０１５８】
また、ドライバ出力段回路Ｄｊでは、信号配線Ｔｊとソース配線兼電源配線Ｓｊの間に（アクティブ素子のゲート端子とソース端子を接続する手段である）スイッチ用ＴＦＴＱ２７が配置され、また、そのスイッチ用ＴＦＴＱ２７と並行にコンデンサＣ８と（第２の電位保持手段の他方端子とアクティブ素子のソース端子と接続する手段である）スイッチ用ＴＦＴＱ２８が直列に配置されている。
【０１５９】
そして、コンデンサＣ８とスイッチ用ＴＦＴＱ２８との接続点と所定電圧線Ｖｓの間に（第２の電位保持手段の他方端子をアクティブ素子のソース端子と接続する手段である）スイッチ用ＴＦＴＱ２６を配置する。また、各スイッチ用ＴＦＴＱ２６、２７のゲート端子には制御配線Ｃｃを接続し、スイッチ用ＴＦＴＱ２８のゲート端子には制御配線Ｂｃを接続する。
【０１６０】
この発光表示装置では、図１６に示すように、ゲート配線Ｇｉの選択期間が０〜３ｔ１であり、その間選択した図１６の１）にて示す制御配線Ｗｉをロー状態とし、スイッチ用ＴＦＴＱ２５をＯＮ状態とする。
【０１６１】
そして、図１６の２）にて示すゲート配線Ｇｉを時間０〜３ｔ１の間ハイ状態として、選択用ＴＦＴＱ２４をＯＮ状態とする。また、図１６の５）にて示す制御配線Ｃｃを時間０〜ｔ１の間ハイ状態としてスイッチ用ＴＦＴＱ２７をＯＮ状態とする。
【０１６２】
このことにより、駆動用ＴＦＴＱ２３のゲート端子と信号配線Ｔｊは接続し、さらに信号配線Ｔｊとソース配線兼電源配線Ｓｊも接続するので、駆動用ＴＦＴＱ２３のソース端子とゲート端子は接続し、スイッチ用ＴＦＴＱ２５を経由してソース配線兼電源配線Ｓｊから所定電流が選択した画素Ａｉｊの駆動用ＴＦＴＱ２３へ流れ、駆動用ＴＦＴＱ２３のゲート・ドレイン間電位は、上記所定電流値に対応した電位となる。
【０１６３】
このとき、スイッチ用ＴＦＴＱ２６もＯＮ状態となるので、コンデンサＣ８の他方端子は所定電圧線Ｖｓと接続している。このことにより、コンデンサＣ８の他方端子が所定電圧線Ｖｓの電位となった状態で、上記所定電流が流れるよう駆動用ＴＦＴＱ２３のゲート・ドレイン間電位が設定される。
【０１６４】
このとき、駆動用ＴＦＴＱ１６のソース・ドレイン間電位は駆動用ＴＦＴＱ１６の閾値電位のばらつきにより、ばらついた状態で上記駆動用ＴＦＴＱ１６のゲート・ドレイン間電位が設定される。
【０１６５】
その後、図１６の６）にて示す制御配線Ｂｃを時間２ｔ１〜４ｔ１の間ハイ状態として、スイッチ用ＴＦＴＱ２８をＯＮ状態とする。このことにより、駆動用ＴＦＴＱ２３のソース端子とゲート端子はコンデンサＣ８を通して接続する。このコンデンサＣ８にはコンデンサＣ８他方端子が所定電圧線Ｖｓの電位であれば、駆動用ＴＦＴＱ２３に所定電流が流れるような電荷が蓄積されている。
【０１６６】
そして、スイッチ用ＴＦＴＱ２５を経由してソース配線兼電源配線Ｓｊから所定電流が選択した画素Ａｉｊの駆動用ＴＦＴＱ２３へ流れるので、ソース配線兼電源配線Ｓｊの電位は概ねＶｓとなり、その状態で所定電流が流れるよう駆動用ＴＦＴＱ２３のゲート・ドレイン間電位が修正される。
【０１６７】
また、この所定電流を流したとき有機ＥＬ素子ＥＬ５に発生する電位は各画素とも概ね等しい。このため、各画素の駆動用ＴＦＴＱ２３のゲート・ドレイン電位は駆動用ＴＦＴＱ２３のソース・ドレイン間電位が概ね一定の状態で、上記所定電流を流すよう設定される。
【０１６８】
その後、図１６の２）にて示すゲート配線Ｇｉがロー状態となり選択用ＴＦＴＱ２４がＯＦＦ状態となる。そして、時間４ｔ１〜８ｔ１の間、スイッチ回路が切り替わりソース配線兼電源配線Ｓｊへ所定電圧が印加され、総ての画素の駆動用ＴＦＴＱ２３より有機ＥＬ素子ＥＬ５へ向け、上記期間に設定された電流が流れる。
【０１６９】
このように第２の期間でソース配線兼電源配線Ｓｊより所定電位を印加したとき、本実施の形態の画素回路構成では、駆動用ＴＦＴＱ２３の閾値電位ばらつきによらず、上記第１の期間で設定された電流値が駆動用ＴＦＴＱ２３より有機ＥＬ素子ＥＬ５へ与えることができる。
【０１７０】
図１３や図１５の画素回路構成は従来技術で示した図１７や図１８と同程度の配線数や素子数である。
【０１７１】
しかし、図１３や図１５に示す、発光表示装置では、従来技術で示した図１７や図１８と同程度の配線数や素子数で、上記駆動用ＴＦＴ１６、２３の閾値ばらつきによらず、一定の電流を電気光学素子としての有機ＥＬ素子４、５に印加できる効果がある。
【０１７２】
本発明の発光表示装置は、第１配線（ソース配線兼電源配線）と第２配線（ゲート配線）が交差する領域に、アクティブ素子（駆動用ＴＦＴ）と電位保持手段（コンデンサ）と電気光学素子を配置した発光表示装置であって、１フレーム期間を複数の選択期間に分割し、上記各選択期間のうち第１の期間では第１配線を電流供給手段へ接続し上記アクティブ素子の出力電流値を設定し、第２の期間では第１配線を電圧供給手段へ接続し上記電気光学素子へ電流を供給することを特徴としている。
【０１７３】
上記発光表示装置では１フレーム期間を複数の選択期間に分割し、選択期間に２つの期間を設け、第１の期間では第１配線をソース配線として用い、選択した画素回路のアクティブ素子へ第１配線より所望の電流を流す。このことにより、選択された画素のアクティブ素子の出力電流値を規定できる。
【０１７４】
第２の期間では第１配線を電源配線として用い、総ての画素回路のアクティブ素子へ第１配線より所定の電圧を印加する。このことにより、総ての画素のアクティブ素子は先に選択された際に設定された所望の電流を電気光学素子へ流せる。
【０１７５】
このように第１配線が、出力電流値を設定するためと、電源電圧を供給するためとに兼用されることにより、アクティブ素子へ所望の電流を供給するか所定の電圧を供給するか切り替える回路を、画素毎に配置する必要がなくなり、画素当たりに配置する素子数を減らせる。その結果、画素サイズを小さくできる。また、ボトムエミッション構成（ＴＦＴを形成したガラス側から光を取り出す構成）において、電気光学素子を配置するための電極面積を増やせる。
【０１７６】
ところで、このような発光表示装置では、第１配線と繋がるソースドライバ回路を上記アクティブ素子と同じ素子で形成する場合と、ＩＣ等で形成し接続する場合が考えられる。ソースドライバ回路の出力電流値を２５６階調や６４階調に対応させるためには、１つの第１配線当たり多くのアクティブ素子を必要とするので、前者の場合、そのドライバ面積が増え、歩留まりが下がることになる。
【０１７７】
そこで、ソースドライバ回路の出力電流値の階調数を減らし、１つの第１配線当たりのアクティブ素子数を減らすことが好ましい。このようなソースドライバ回路を用いて多階調表示を行う場合、時間分割階調表示方法を用いることが好ましい。即ち、上記発光表示装置の階調表示方法として好ましい駆動方法は、１フレーム期間に複数回上記アクティブ素子の出力電流値を設定し、階調表示を行う駆動方法である。
【０１７８】
上記駆動方法では、１フレーム期間を複数のサブフレーム期間に分け、上記アクティブ素子の出力電流値を各々の期間で所望の電流値とする。このことで、上記ソースドライバ回路の出力電流の階調数に対し、より多くの階調数を表示することができて好ましい。
【０１７９】
特に、上記駆動方法では、１フレーム期間をＮ個の単位期間に分割し、更に各単位時間をＡ個の選択期間に分割し、上記各単位時間を構成するＡ個の選択期間を各々第１占有期間から第Ａ占有期間とし、上記アクティブ素子へ設定する各出力電流値にそれぞれ対応する、複数個（Ａ個）のデータを各々第１データから第Ａデータとし、上記各占有時間に上記各アクティブ素子へ設定される出力電流値が、上記第１データから第Ａデータのうち何れか１つに固定された駆動方法を用いることが好ましい（ＮもＡも正の整数）。
【０１８０】
上記駆動方法では、１フレーム期間をＡ個のサブフレーム期間に分け、各々の期間に上記アクティブ素子へ設定するデータを各々第１データから第Ａデータとする。また、１フレーム期間をＮ個の単位期間に分け、各々の単位期間をＡ個の選択期間に分け、各々第１占有期間から第Ａ占有期間とする。そして、上記第１データから第Ａデータまでと上記第１占有期間から第Ａ占有期間までを１対１対応させる。
【０１８１】
そして、上記Ａ個のデータの重み比率と各サブフレーム期間の長さ比率が概ね一致するように、任意の第２配線（ゲート配線）に対応するＡ個のデータの設定タイミングを決める。
【０１８２】
次に、次の第２配線（ゲート配線）に対応するＡ個のデータの設定タイミングを１単位期間ずらして設定していけば、各第２配線（ゲート配線）に対応するＡ個のデータの設定タイミングが互いに重なり合わないよう設定できる。なお、上記整数Ｎは発光表示装置の第２配線（ゲート配線）の数以上の整数である。
【０１８３】
そして、各選択期間に上記第１の期間と第２の期間とを設けることで、第２の期間において、総ての電気光学素子へ上記各サブフレーム期間で設定された電流値が流れる。このことにより、上記ソースドライバ回路の出力電流値より多くの階調数を表示することができて好ましい。
【０１８４】
特に、上記駆動方法では、上記アクティブ素子へ設定されるＡ個のデータのうち、１つのデータが常に電気光学素子を非表示状態となるように設定されていることが好ましい。
【０１８５】
上記駆動方法では、上記アクティブ素子へ出力電流値を設定する為にある程度の時間が必要である。そこで、その時間を確保するために各選択期間の長さの下限が決まる。
【０１８６】
１フレーム期間はＮ×Ａ選択期間となるので、上記選択期間の長さは表示データ数Ａと第２配線（ゲート配線）の数以上の整数Ｎで決まる一方、表示したい階調数がＳのとき１フレーム期間Ｎ×Ａは（Ｓ−１）の倍数となる必要がある。
【０１８７】
しかし、上記Ｎ×Ａを（Ｓ−１）の倍数とするためには、Ｎを上記第２配線（ゲート配線）の数と同じにはできず、大幅に増やす必要となる場合がある。
【０１８８】
このような時には、上記Ａ個のデータのうち１つを非表示データとして、上記Ｎ×Ａと（Ｓ−１）の倍数との差を上記非表示データで埋める。
【０１８９】
このことにより、上記Ｎを上記第２配線（ゲート配線）の数と同じにできるので、上記選択期間の長さを確保できて好ましい。
【０１９０】
特に、上記発光表示装置では、Ｍ本の第１配線を複数のグループに分け、第１のグループが上記アクティブ素子の出力電流値を設定している上記第１の期間の間、第２のグループが、上記第２の期間として、第１配線を電圧供給手段へ接続することが好ましい。
【０１９１】
本発明の発光表示装置では、上記第１の期間と第２の期間が繰り返えされる。そこで、発光表示装置を構成するＭ本の第１配線を複数（２以上の整数）のグループに分け、各グループの第１の期間が順番に出現するよう制御する。
【０１９２】
このようにすれば、ソースドライバ回路の各電流出力回路の出力を順番に設定しながら、設定の済んだ電流出力回路から第１の期間として、設定された電流値を第１配線へ出力することできる。この結果、ソースドライバ回路構成が簡素になるので、歩留まり向上等期待できて好ましい。
【０１９３】
特に、上記発光表示装置の画素回路構成は、アクティブ素子のゲート端子に電位保持手段が接続され、上記電位保持手段の他方端子が第３配線（制御配線）と接続されていることが好ましい。
【０１９４】
本発明の発光表示装置では、第１の期間で選択した画素に配置されたアクティブ素子にのみ、第１配線から電流を流す必要がある。この場合、選択していない画素のアクティブ素子には電流が流れないよう、各画素にスイッチ素子等を配置して制御することが考えられる。
【０１９５】
この場合、画素にスイッチ用素子を新たに１個追加することが考えられる。しかし、それでは画素当たりに配置する素子数が増えるので好ましくない。
【０１９６】
そこで、第１の期間に上記アクティブ素子を上記スイッチ素子として動作させれば、画素当たりに配置する素子数を増やすことなく、上記制御を行える。これは、選択していない上記アクティブ素子がＯＦＦ状態となるよう、アクティブ素子のゲート端子に繋がる電位保持手段の電位を制御することで可能となる。
【０１９７】
この場合、上記電位保持手段の他方端子（一方端子はアクティブ素子のゲート端子に繋がる）の電位を制御するための第３配線が必要になるだけなので、上記画素にスイッチ用素子を１個追加する場合の比べて、場所を取らず、画素に配置する電極面積（ＩＴＯ等透明電極面積）を広く取れるという効果がある。
【０１９８】
特に、上記発光表示装置の画素回路構成は、アクティブ素子のゲート端子に第２の電位保持手段（コンデンサ）の一方端子が接続され、アクティブ素子のゲート端子とソース端子と断接するスイッチ手段と、第２の電位保持手段の他方端子を所定電位線またはアクティブ素子のソース端子とを断接するスイッチ手段を備えることが好ましい。
【０１９９】
上記構成において、初めにアクティブ素子のゲート端子とソース端子を接続して、その出力電流値を設定する。このとき、第２の電位保持手段の他方端子を所定電位線に接続する。そして、この後、アクティブ素子のゲート端子とソース端子とが第２の電位保持手段を通して接続され、その出力電流値を再設定する。
【０２００】
このとき、アクティブ素子の閾値電位に対応した電荷が第２の電位保持手段へ溜められている。従って、第２の電位保持手段の第２端子が所定電位線の電位のとき、アクティブ素子のゲート端子電位は先の電流値を与える電位となる。
【０２０１】
このように、この第２の電位保持手段を通してゲート端子とソース端子を接続することで、ソース端子電位が先の所定電位線の電位となり、アクティブ素子の閾値電位のばらつきによらず、一定のソース・ドレイン電位を用いてアクティブ素子の出力電流値を設定できる。
【０２０２】
このことにより、上記第２の期間でアクティブ素子のソース端子へ所定電位を印加したとき、そのソース電位の変化がアクティブ素子の閾値電位のばらつきに依らず一定となるので、その第２の期間に各画素の駆動用ＴＦＴから電気光学素子へ与えられる電流値のばらつきを抑えることができて好ましい。
【産業上の利用可能性】
【０２０３】
本発明の発光表示装置は、電流駆動発光素子を有する表示装置において、構成を簡素化して小型化できたり、発光のばらつきを低減して表示品質を向上できたりできるから、上記電流駆動発光素子を備える、有機ＥＬディスプレイやＦＥＤディスプレイ等に好適に利用できる。
【図面の簡単な説明】
【０２０４】
【図１】本発明の実施の第一形態に係る、発光表示装置の回路構成を示すブロック図である。
【図２】上記発光表示装置の画素部分の等価回路図である。
【図３】上記発光表示装置の駆動方法を示す一走査（１フレーム）期間でのタイミングチャートである。
【図４】上記タイミングチャートの要部記載図である。
【図５】上記タイミングチャートの別記載となる表である。
【図６】本発明の実施の第二形態に係る、発光表示装置の回路構成を示すブロック図である。
【図７】上記発光表示装置の画素部分の等価回路図である。
【図８】上記発光表示装置の駆動方法を示す一走査（１フレーム）期間でのタイミングチャートである。
【図９】上記タイミングチャートの要部記載図である。
【図１０】上記タイミングチャートの別記載となる表である。
【図１１】上記タイミングチャートのさらに別記載となる表である。
【図１２】上記発光表示装置の一変形例を示す画素部分の等価回路図である。
【図１３】本発明の実施の第三形態に係る、発光表示装置の回路構成を示すブロック図である。
【図１４】上記発光表示装置の駆動方法を示すタイミングチャートである。
【図１５】上記発光表示装置の一変形例を示す画素部分の等価回路図である。
【図１６】上記一変形例での駆動方法を示すタイミングチャートである。
【図１７】従来例で示した有機ＥＬの画素回路構成を示す等価回路図である。
【図１８】従来例で示した有機ＥＬの他の画素回路構成を示す等価回路図である。
【符号の説明】
【０２０５】
Ｑ１〜Ｑ２８：ＴＦＴ、Ｃ１〜Ｃ８：コンデンサ、ＥＬ１〜ＥＬ５：有機ＥＬ素子、
Ｓｊ：ソース配線兼電源配線、Ｇｉ：ゲート配線、Ｅｉ：制御配線、Ｄｊ：ドライバ出力段回路
１：発光表示装置、２：ソースドライバ回路、３：ゲートドライバ回路、４：電源回路、５：シフトレジスタ、６：ラッチ、７：電流源回路、８，９：スイッチ回路、１０：発光表示装置、１１：ソースドライバ回路、１２：ゲートドライバ回路、１３：スイッチ回路、
【図１】
2005099621.tif 000003
【図２】
2005099621.tif 000004
【図３】
2005099621.tif 000005
【図４】
2005099621.tif 000006
【図５】
2005099621.tif 000007
【図６】
2005099621.tif 000008
【図７】
2005099621.tif 000009
【図８】
2005099621.tif 000010
【図９】
2005099621.tif 000011
【図１０】
2005099621.tif 000012
【図１１】
2005099621.tif 000013
【図１２】
2005099621.tif 000014
【図１３】
2005099621.tif 000015
【図１４】
2005099621.tif 000016
【図１５】
2005099621.tif 000017
【図１６】
2005099621.tif 000018
【図１７】
2005099621.tif 000019
【図１８】
2005099621.tif 000020