(57)【要約】【課題】画像形成装置において、画像品質に悪影響を及ぼすことなく走査速度ムラや走査幅の揺らぎを補正する。【解決手段】走査用光源１１５の駆動タイミングを規定するための画素クロックを生成する画素クロック生成装置１１２は、走査速度ムラ及び走査幅の揺らぎを補正するための位相データ・パターンに従った位相データを発生するデータ生成回路１８と、高周波クロックに基づいて、それより周期の長い画素クロックを生成するものであって、位相データに従って画素クロックの位相シフトを行う画素クロック生成回路１０を有し、位相データ・パターンは隣接する画素クロック間の位相シフト量差が画素クロック生成回路の基本位相シフト量を超えないように設定される。【選択図】図１
2005231325.tif 000002
【特許請求の範囲】
【請求項１】
被走査媒体を走査する光ビームを発生する光源の駆動タイミングを規定するための画素クロックを生成する画素クロック生成装置であって、
走査速度ムラ及び走査幅の揺らぎを補正するための位相データ・パターンに従った位相データを発生する位相データ生成手段と、
高周波クロックに基づいて、それより周期の長い画素クロックを生成するものであって、前記位相データに従って画素クロックの位相シフトを行う画素クロック生成手段とを有し、
前記位相データ・パターンは、隣接する画素クロック間の位相シフト量差が前記画素クロック生成手段の基本位相シフト量を超えないように設定されることを特徴する画素クロック生成装置。
【請求項２】
前記位相データ・パターンは、複数画素クロック単位で位相シフト量を変化させるように設定されることを特徴とする請求項１に記載の画素クロック生成装置。
【請求項３】
前記位相データ・パターンは、走査の水平同期検知の時間帯に対応する画素クロックについては位相シフト量を一定に維持するように設定されることを特徴とする請求項１，２又は３に記載の画素クロック生成装置。
【請求項４】
前記位相データ・パターンは走査ライン毎に切り替えられることを特徴とする請求項１，２又は３に記載の画素クロック生成装置。
【請求項５】
画像データに従って光源を駆動し、該光源より出力される光ビームにより被走査媒体を走査する光走査装置において、
請求項１，２，３又は４に記載の画素クロック生成装置を有し、該画素クロック生成装置により生成される画素クロックによって前記光源の駆動タイミングが規定されることを特徴とする光走査装置。
【請求項６】
画像データに従って複数の光源を駆動し、該複数の光源より出力される複数の光ビームにより被走査媒体を同時に走査する光走査装置において、
前記複数の光源のそれぞれに対応した画素クロックを生成する請求項１，２，３又は４に記載の画素クロック生成装置を有し、前記各光源はそれに対応した画素クロックにより駆動タイミングが規定されることを特徴とする光走査装置。
【請求項７】
請求項５又は６に記載の光走査装置と、該光走査装置により走査される被走査媒体とを有し、前記光走査装置による走査により前記被走査媒体上に画像の静電潜像が形成されることを特徴とする画像形成装置。
【請求項８】
画像データに従って駆動される色別の複数の光源より出力される光ビームにより色別の複数の被走査媒体をそれぞれ走査することにより、該複数の被走査媒体上に色別の静電潜像を形成する画像形成装置において、
前記色別の複数の光源それぞれに対応した画素クロックを生成する請求項１，２，３又は４に記載の画素クロック生成装置を有し、前記色別の複数の光源は対応した画素クロックにより駆動タイミングが規定されることを特徴とする画像形成装置。
【請求項９】
前記画素クロック生成装置の位相データ生成手段は、色毎に異なった位相データ・パターンに従って位相データを生成することを特徴とする請求項８に記載の画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザプリンタ、デジタル複写機等の画像形成装置の分野に係り、特に、走査用光源の駆動タイミングを規定する画素クロックの生成装置に関する。
【背景技術】
【０００２】
図１９は、レーザプリンタ、デジタル複写機等の画像形成装置の一般的構成を示しており、光源である半導体レーザユニット1001より出力されたレーザ光は、回転するポリゴンミラー1002によりスキャンされ、走査レンズ1003を介して被走査媒体である感光体1004上に光スポットを形成し、その感光体1004を露光して静電潜像を形成する。このとき、１ライン毎にフォトディテクタ1005が走査ビームを検出して信号を出力する。位相同期回路1009は、クロック生成回路1008からのクロックを入力し、フォトディテクタ1005の出力信号により１ライン毎に位相同期をとった画像クロック（画素クロック）を生成する。この画像クロックは、画像処理ユニット1006に供給され、これを介してレーザ駆動回路1007へも供給される。半導体レーザユニット1001は、画像処理ユニット1006により生成された画像データと画像クロックに従い、半導体レーザの発光時間をコントロールすることにより、被走査媒体1004上の静電潜像をコントロールする。
【０００３】
このような走査光学系において、ポリゴンミラー等の偏向器の偏向反射面の回転軸からの距離のばらつきは、被走査面上を走査する光スポット（走査ビーム）の走査速度ムラを発生させる。この走査速度ムラは記録されるドット位置のずれを生じ、画像の揺らぎとなり画像品質の劣化となる。よって高品位の画質を要求する場合は走査速度ムラの補正を行う必要がある。
【０００４】
さらに、複数の光源を有するマルチビーム光学系の場合、各発光源の発振波長に差があると、走査レンズの色収差が補正されていない光学系の場合に露光位置ずれが発生し、これも記録されるドット位置すれを生じさせ、また、スポットが被走査媒体上を走査する時の走査幅は発光源ごとに差が生じてしまい、画像品質の劣化の要因になってしまうため、走査幅の補正を行う必要がある。
【０００５】
従来、走査速度ムラ等を補正する技術としては、例えば特許文献１，２に記載されているように、基本的に画素クロックの周波数を変化させて走査線に沿った光スポット位置を制御する方法が知られている。
【０００６】
また、感光体の両端に配置された２つのフォトディテクタを走査ビームが通過する期間のクロック数を計数することにより走査速度を検出し、その結果に応じてポリゴンミラーの回転速度を制御する方法も知られている。図２０はこの従来方法の例を示している。図２０において、1105は感光体、1107，1108は感光体1105の両端に設置されたフォトディテクタ、1111はフォトディテクタ1107の検出信号からフォトディテクタ1108の検出信号までの間のクロック数を計数して走査速度を検出し、補正信号を出力する走査速度検出部、1112はその補正信号に応じてポリゴンミラー1104の駆動モータ（不図示）の回転速度を制御するポリゴンモータ制御部である。また、1101は半導体レーザ、1102はコリメータレンズ、1103はシリンダーレンズ、1106はｆ−θレンズ、1109は折り返しミラー、1110はトロイダルレンズである。
【０００７】
また、例えば図２０のような構成において、フォトディテクタ1107，1108の検出信号の時間間隔を高周波クロックによりカウントし、このカウント情報に基づいて画素クロックの位相をシフトさせることにより光スポットの位置を制御する方法が知られている（例えば特許文献３参照）。
【０００８】
【特許文献１】特開平１１−１６７０８１号公報
【特許文献２】特開２００１−２２８４１５号公報
【特許文献３】特開２００２−３６６２６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００９】
画素クロックの周波数を変化させる従来方式（周波数変調方式）は、一般に画素クロック制御部の構成が複雑であり、かつ、その複雑さは周波数変調幅が微小になるにつれて増大するため、きめ細かな制御が容易でないという問題がある。また、同一の偏向反射面によって偏向された光ビームであっても、偏向器の回転ジッタや温度変化による走査レンズの伸縮などにより走査速度ムラが発生するという問題がある。偏向器の回転モータを制御する方法は、高精度な制御が困難であるという問題がある。
【００１０】
特許文献３に見られるような画素クロックの位相シフトの制御により各走査線上での走査スポットの位置を制御する方式は、上の２方式のような問題点がなく、走査速度ムラや走査幅の揺らぎを高精度に補正する方式として一般に有利である。
【００１１】
本発明は、そのような画素クロックの位相シフト制御により走査速度ムラや走査幅の揺らぎ等を補正する方式の画像形成装置に係るものであり、その主たる目的は、画素クロックの位相シフトによる画像品質への悪影響を効果的に防止することにある。
【課題を解決するための手段】
【００１２】
請求項１の発明は、被走査媒体を走査する光ビームを発生する光源の駆動タイミングを規定するための画素クロックを生成する画素クロック生成装置であって、走査速度ムラ及び走査幅の揺らぎを補正するための位相データ・パターンに従った位相データを発生する位相データ生成手段と、高周波クロックに基づいて、それより周期の長い画素クロックを生成するものであって、前記位相データに従って画素クロックの位相シフトを行う画素クロック生成手段とを有し、前記位相データ・パターンは、隣接する画素クロック間の位相シフト量差が前記画素クロック生成手段の基本位相シフト量を超えないように設定されることを特徴する画素クロック生成装置である。
【００１３】
請求項２の発明は、前記位相データ・パターンは、複数画素クロック単位で位相シフト量を変化させるように設定されることを特徴とする請求項１の発明による画素クロック生成装置である。
【００１４】
請求項３の発明は、前記位相データ・パターンは、走査の水平同期検知の時間帯に対応する画素クロックについては位相シフト量を一定に維持するように設定されることを特徴とする請求項１，２又は３の発明による画素クロック生成装置である。
【００１５】
請求項４の発明は、前記位相データ・パターンは走査ライン毎に切り替えられることを特徴とする請求項１，２又は３の発明による画素クロック生成装置である。
【００１６】
請求項５の発明は、画像データに従って光源を駆動し、該光源より出力される光ビームにより被走査媒体を走査する光走査装置において、請求項１，２，３又は４の発明による画素クロック生成装置を有し、該画素クロック生成装置により生成される画素クロックによって前記光源の駆動タイミングが規定されることを特徴とする光走査装置である。
【００１７】
請求項６の発明は、画像データに従って複数の光源を駆動し、該複数の光源より出力される複数の光ビームにより被走査媒体を同時に走査する光走査装置において、前記複数の光源のそれぞれに対応した画素クロックを生成する請求項１，２，３又は４の発明による画素クロック生成装置を有し、前記各光源はそれに対応した画素クロックにより駆動タイミングが規定されることを特徴とする光走査装置である。
【００１８】
請求項７の発明は、請求項５又は６の発明による光走査装置と、該光走査装置により走査される被走査媒体とを有し、前記光走査装置による走査により前記被走査媒体上に画像の静電潜像が形成されることを特徴とする画像形成装置である。
【００１９】
請求項８の発明は、画像データに従って駆動される色別の複数の光源より出力される光ビームにより色別の複数の被走査媒体をそれぞれ走査することにより、該複数の被走査媒体上に色別の静電潜像を形成する画像形成装置において、前記色別の複数の光源それぞれに対応した画素クロックを生成する請求項１，２，３又は４の発明による画素クロック生成装置を有し、前記色別の複数の光源は対応した画素クロックにより駆動タイミングが規定されることを特徴とする画像形成装置である。
【００２０】
請求項９の発明は、前記画素クロック生成装置の位相データ生成手段は、色毎に異なった位相データ・パターンに従って位相データを生成することを特徴とする請求項８の発明による画像形成装置である。
【発明の効果】
【００２１】
請求項１〜４に係る画素クロック生成装置は、画素クロックの急激な位相シフトや位相シフトされる画素クロックの集中を避けることができるため、画像品質への悪影響を防止しつつ査速度ムラや走査幅の揺らぎの精度の良い補正が可能となる。また、請求項３に係る画素クロック生成装置は、画素クロックの位相シフトによる水平同期検知の誤差の増加を防止することができる。また、請求項１〜４に係る画素クロック生成装置は、高周波クロックの周波数を画素クロックの基本周波数に比べそれほど高い周波数にする必要がなく、このことは画素クロック生成装置を実現する上で大きな利点である。請求項５，６に係る光走査装置は、走査速度ムラや走査幅の揺らぎを高精度に補正した光走査が可能であり、また、その補正による画像品質への悪影響を防止することができる。請求項７，８，９に係る画像形成装置は、走査速度ムラや走査幅の揺らぎを高精度に補正した画像形成が可能である。さらに、請求項８に係る画像形成装置は色再現性の良好なカラー画像の形成が可能であり、請求項９に係る画像形成装置は色毎に位相シフトされる画素位置が分散されるため、画素クロックの位相シフトの集中による悪影響を効果的に避けることができる、等々の効果を得られるものである。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の典型的な実施の形態について、いくつかの実施例に関して詳細かつ具体的に説明する。
【実施例１】
【００２３】
図１に、本発明の一実施例に係る画像形成装置及びその画素クロック生成装置の全体構成を示す。
【００２４】
本実施例に係る画像形成装置の走査系の構成自体は従来のものと同様であり、光源としての半導体レーザ101からのレーザ光がコリメータレンズ102、シリンダーレンズ103を通り、ポリゴンミラー104により偏向走査され、走査レンズであるfθレンズ106を通り、ハーフミラー107で反射され（一部透過）、被走査媒体である感光体105に入射して感光体105の被走査面上に光ビームスポットを形成し、画像（静電潜像）を形成する。レーザ光による各ラインの走査時間を検出するために、ハーフミラー107を透過したレーザ光を受光するためのフォトディテクタ908、フォトディテクタ909が設けられ、これらフォトディテクタの検出信号が水平同期信号１，２として画素クロック生成装置１１２へ送られ、また、一方の水平同期信号１は画像処理装置113にも送られる。
【００２５】
なお、感光体105の周囲には、それを一様に帯電させるための帯電器、静電潜像をトナー現像するための現像器、感光体上のトナー画像を記録紙又は中間転送体に転写する転写器、感光体上の残留トナーを除去、回収するクリーナーなどが存在するが、これらは一般的な構成であるので図示されていない。
【００２６】
また、感光体105とその周囲の上記した如き手段を除いた、感光体105の走査に直接関連する要素からなる部分が本実施例に係る光走査装置である。
【００２７】
本実施例に係る画素クロック生成装置112は、高周波クロック生成回路11、検出回路16、比較結果生成回路17、データ生成回路18、画素クロック生成回路10から構成される。高周波クロック生成回路11は、画素クロック生成の元になる高周波クロックVCLKを生成するものである。検出回路16は、水平同期信号１から水平同期信号２までの時間間隔を、高周波クロックVCLKのカウントにより測定する手段である。比較結果生成回路17は、検出回路16により測定された時間すなわち水平同期信号１，２間の高周波クロックのカウント値と、予め設定された水平走査時間の目標値との差を検出して出力する手段である。データ生成回路18はは、比較結果出力回路17の出力値に基づいて、画素クロックの位相シフトを制御するための位相データを生成する手段である。
【００２８】
データ生成回路18はルックアップテーブル(LUT)などから構成され、各ライン上での走査速度ムラや走査幅の揺らぎを補正するための複数種類の位相データ・パターンを内部に保持しており、現ラインより前のラインの走査時間の変動に応じて、最適な位相データ・パターンを選択し、そのパターンに従った位相データを画素クロックに同期して順次に出力する構成である。
【００２９】
画素クロック生成回路10は、高周波クロックVCLKをベースにして画素クロックを生成する手段であり、位相データに従って画素クロックの位相シフトを行う。本実施例に係る画素クロック生成回路10は、２種類の画素クロックを生成する。すなわち、位相データに従って直接的に位相シフト量が制御された基準画素クロックPCLKと、その２倍周期の画素クロックPCLK'（レーザ光源の駆動タイミングすなわち画素記録タイミングを直接規定するための”本来の”画素クロック）を発生する。基準画素クロックPCLKは画像処理装置113に与えられ、画素クロックPCLK'はレーザ駆動データ生成装置114に与えられる。
【００３０】
画像処理装置913は、水平同期信号１をライン同期信号として、基準画素クロックPCLKに同期して各ラインの画像データをレーザ駆動データ生成装置114へ出力する。レーザ駆動データ生成装置114は、入力された画像データに基づいたレーザ駆動データ（変調データ）を、画素クロックPCLK'に同期してレーザ駆動装置115へ出力する。レーザ駆動装置115は、そのレーザ駆動データに従った駆動電流を半導体レーザ101に供給し、画像データにより変調されたレーザ光を半導体レーザ101より出力させる。
【００３１】
このような構成によって、各ラインにおける画素記録タイミングを規定する画素クロックPCLK'の位相シフトが制御されることにより、ライン上の走査速度ムラ（マルチビームの場合の光源の波長の違いによる露光ずれを含む）によるドット位置ずれ及び走査幅の揺らぎが補正され、ドット位置ずれ及び走査幅の揺らぎの少ない高画質の画像を感光体105上に形成することができる。
【００３２】
なお、各ラインの走査において、走査レーザ光が各フォトディテクタ108，109を横切る一定時間帯（すなわち、水平同期信号１，２が発生する可能性のある一定時間帯）については、画素クロックPCLK'の位相シフト量を変化させないように位相データ・パターンが設定される。例えば、その時間帯では、位相シフト量を０にするような位相データがデータ生成回路18より出力される。このようにするのは、その時間帯での画素クロックの位相シフトによる走査速度の変化により、フォトディテクタ108，109での検知タイミングのずれや、それによる検出回路16でのカウント誤差を増加させないためである。
【００３３】
画素クロックの位相シフト制御による走査速度ムラの補正、すなわち主走査方向の画素位置ずれの補正について、図２により簡単に説明する。図２中の「理想状態」は、走査速度ムラが全くない理想状態で記録されるドット（画素）位置を示している。ここでは1200dpi、ドット径約21.2μmとしている。「補正前」は、最初のドットの位置は一致しているが、走査速度ムラによるドット位置ずれが生じた状態であり、６ドット目では理想状態に対して1200dpiの1/2ドット相当の10.6μmの位置ずれが生じている。この状態において１ドット書込みに要する時間は１画素クロック相当であるので、画素クロックの位相シフトの分解能が1/8クロックの場合は、ドット位置を1/8ドット精度で補正できるのと同義である。「補正後」は、位相シフトの分解能が1/8ドットすなわち1/8画素クロックのとき、理想状態から1/2ドット位置ずれを生じた「補正前」の状態から-1/8画素クロックの位相シフトをデータ領域内で４回行った場合のドット位置を示している。理論上は、6ドット目のドット位置を-1/8画素クロック×4＝-1/2画素クロックだけシフトすることができ、したがって、「理想状態」に対して、1/8ドットの精度でドット位置を補正することができる。
【００３４】
このように±1/8ドット刻みのシフトにより、原理的にはリニアリティの補正量は0%から12.5%まで調整可能となる。また、1200dpi書込の場合、有効書込幅内の主走査位置ずれは2.6μｍ（21.2μｍ/8）にまで低減される。そして、このような高精度の主走査ドット位置ずれ補正を実現するために必要な高周波クロックの周波数は、画素クロックの基本周波数の８倍でよいのである。この程度の周波数の高周波クロックを用いるのであれば、画素クロック生成装置112の実現はさほど困難ではない。
【００３５】
画素クロック生成回路10は、例えば図３に示すように、カウンタ12、比較回路13、画素クロック制御回路14及びクロック生成回路15からなる。ここでは、高周波クロックVCLKの1/8周期単位で基準画素クロックPCLKの位相シフトを行う場合を想定して説明する。
【００３６】
カウンタ12は高周波クロックVCLKの立上がりで動作して高周波クロックVCLKをカウントする。比較回路13は、カウンタ12のカウント値と、あらかじめ設定された値及び位相データと比較し、その比較結果に基づき制御信号a，bを出力する。画素クロック制御回路14は、制御信号a，bに基づき基準画素クロックPCLKの遷移タイミングを制御する。クロック生成回路15は基準画素クロックPCLKに基づき、その２倍周期の画素クロックPCLK'を出力するものである。
【００３７】
ここで、位相データは走査レンズの特性やポリゴンミラーの回転ムラによって生じるドット位置ずれを補正したり、レーザ光の色収差によって生じるドット位置ずれを補正するために画素クロックの位相シフト量を指示するためのデータであり、データ生成回路18より与えられることは前述した。この位相データは、通常、数ビットのデジタルデータとして与えられる。
【００３８】
このような画素クロック生成回路10の動作について図４(a)〜(c)のタイミング図を用いて説明する。ここでは、基準画素クロックPCLKは、位相シフト量が０のときに高周波クロックVCLKの8分周クロックであり、そのデューティ比を50%とする。これは(a)に示す状態である。(b)は高周波クロックVCLKの１周期だけ位相を遅らせた基準画素クロックPCLKを生成する様子を示し、(c)は高周波クロックVCLKの１周期だけ位相を進ませた基準画素クロックPCLKを生成する様子を示したものである。
【００３９】
まず、図４の(a)について説明する。ここでは位相データとして「7」の値が与えられている。比較回路13には、予め「3」が設定されている。カウンタ12は高周波クロックVCLKの立上がりで動作しカウントを行う。比較回路13では、まずカウンタ12の値が「3」になったところで制御信号aを出力する。画素クロック制御回路14は、制御信号aが"H"になっていることから（ア）のタイミングで基準画素クロックPCLKを"H"から"L"に遷移させる。次に比較回路13では、与えられた位相データとカウンタ12のカウント値が一致した時に制御信号bを出力する。この例では、カウンタ12の値が「7」になったところで、比較回路13は制御信号bを出力する。画素クロック制御回路14は、制御信号bが"H"になっていることから（イ）のタイミングで基準画素クロックPCLKを"L"から"H"に遷移させる。この時、比較回路13では同時にカウンタ12をリセットさせ、再び0からカウントを行わせる。これにより、高周波クロックVCLKの8分周に相当するデューティ比50%の基準画素クロックPCLKが生成される。
【００４０】
次に、図４の(b)について説明する。ここでは位相データとして「8」が与えられている。比較回路13は、まずカウンタ12の値が「3」になったところで制御信号aを出力する。画素クロック制御回路14は、制御信号aが"H"になっていることから（ア）のタイミングで基準画素クロックPCLKを"H"から"L"に遷移させる。次に比較回路13は、カウンタ12の値が与えられた位相データ(ここでは「8」)と一致した時に制御信号bを出力する。画素クロック制御回路14は、制御信号bが"H"になっていることから（イ）のタイミングで基準画素クロックPCLKを"L"から"H"に遷移させる。この時、比較回路13では同時にカウンタ12をリセットさせ、再び0からカウントを行わせる。これにより、高周波クロックVCLKの8分周クロックに対して、その1/8クロックだけ（高周波クロックVCLKの１クロック分）位相を遅らせた基準画素クロックPCLKが生成される。この位相シフトは、基準画素クロックPCLKを元にした、その２倍周期の画素クロックPCLK'を、その1/16クロック分だけ位相を遅れさせることと等価である。
【００４１】
次に、図４の(c)について説明する。ここでは位相データとして「6」が与えられている。比較回路13では、まずカウンタ12の値が「3」になったところで制御信号aを出力する。画素クロック制御回路14は、制御信号aが"H"になっていることから（ア）のタイミングで基準画素クロックPCLKを"H"から"L"に遷移させる。次に比較回路13は、カウンタ12の値が与えられた位相データ(ここでは「6」)と一致した時に制御信号bを出力する。画素クロック制御回路14は、制御信号bが"H"になっていることから（イ）のタイミングで基準画素クロックPCLKを"L"から"H"に遷移させる。この時、比較回路13はカウンタ12をリセットさせ、再び0からカウントを行わせる。これにより、高周波クロックVCLKの8分周クロックに対して1/8クロックだけ位相を進ませた基準画素クロックPCLKが生成される。このシフト量は、画素クロックPCLK'を、その1/16クロック分だけ位相を進めることと等価である。
【００４２】
同様に、位相データとして「5」を与えることにより基準クロックPCLKを2/8クロック分、画素クロックPCLK'を2/16クロック分だけ位相を進めることができ、位相データとして「9」を与えることにより基準クロックPCLKを2/8クロック分、画素クロックPCLK'を2/16クロック分だけ位相を遅れさせることができる。
【００４３】
なお、位相データを、「７」を基準にした相対値として与えることも当然に可能である。この場合、位相データの「０」は「７」に、「＋１」は「８」に、「−１」は「６」に相当する。
【００４４】
以上は、基準画素クロックPCLK及び画素クロックPCLK'の位相シフトの基本位相シフト量単位は高周波クロックVCLKの１周期であったが、高周波クロックVCLKの1/2周期を基本位相シフト量とした位相シフト制御も可能である。その例を図５に示す。図５では位相データは相対値で表現されている。位相データの「０」は「７」に相当し、「＋１」は「７．５」に相当し、「＋２」は「８」に相当し、「−１」は「６．５」に相当し、「−２」は「６」に相当する。位相データが「０」の時の基準画素クロックPCLKを基準にすると、位相データが「＋１」の時には、基準画像クロックPCLKは1/16クロックだけ位相が遅れることになり、したがって画素クロックPCLK'がその1/32クロックだけ位相が遅れることになる。このように、より細かい刻みで各クロックの位相シフト制御を行うことができる。
【００４５】
図６にデータ生成回路19の構成を示す。図示のように、データ生成回路18は補正回路19と位相データ生成回路20からなる。補正回路19は各ライン毎に比較結果生成回路17より出力される走査時間誤差を積分することにより補正信号eを出力する。位相データ生成回路20は、前述のように予め設定された様々な位相データ・パターンを格納したルックアップテーブル(LUT)などから構成され、補正信号eに対応した位相データ・パターンに従った位相データを画素クロックに同期して順次出力する。位相データ・パターンの例を図７に示す。
【００４６】
図８の（ａ）は補正信号eの値が「0」の時の位相データ・パターンであり、全ての画素クロックに対して位相データ「７」が出力される。（ｂ）は補正信号eの値が正の時の位相データ・パターンであり、位相データ「７」の間にｅ個の位相データ「８」が略等間隔に挿入されたパターンである。（ｃ）は補正信号eが負の時の位相データ・パターンであり、位相データ「７」の間に｜ｅ｜個の位相データ「６」が略等間隔に挿入されたパターンである。このように位相をシフトされる画素クロックを分散させることにより、位相シフトによる画像への悪影響を減らすことができる。
【００４７】
位相データ・パターンについて図８によりさらに説明する。図７の(a)はレンズ系のリニアリティ特性を示しており、その横軸は像高比、縦軸は主走査方向ドット位置ずれを表している。（ｂ）はこのようなリニアリティ特性を持つレンズ系の場合の位相データ・パターンの例である。
【００４８】
領域Ａ，Ｃのようにリニアリティ曲線の傾きが正の領域ではドット間隔が理想的な場合より広がってしまうので、画素クロックの位相を進めるために「５」や「６」の位相データを与え、そのリニアリティ曲線の傾きが大きい部分に「5」の位相データを与えるようにする。また、領域Ｂ，Ｄのようにリニアリティ曲線の傾きが負の領域ではドット間隔が理想的な場合より狭くなってしまうので、画素クロックの位相を遅らせるため「９」や「８」の位相データを与え、そのリニアリティ曲線の傾きが大きい所に「９」の位相データを与えるようにする。また、リニアリティ曲線の傾きが０の部分ドット間隔に変化はないので位相データとして「７」を与えるようにする。
【００４９】
このようにリニアリティ特性に応じたパターンの位相データを生成し、全体として画素クロックの位相シフト量が補正信号ｅの値と等しくなるようにする。つまり、補正信号ｅが「０」の場合、１ライン画素数をNpとして1ラインの位相データの合計値が「7×Np」と等しくなるように位相データを生成する。また、補正信号ｅが正の場合、1ラインの位相データの合計値が「7×Np+e」と等しくなるように位相データを生成する。また、補正信号ｅが負の場合、1ラインの位相データの合計値が「7×Np−|e|」と等しくなるように位相データを生成する。このようにすることにより、ライン毎の走査幅を揃えることができ、かつ、レンズの特性による主走査のドット位置ずれを補正して各画素間隔を均等にすることができる。
【００５０】
ここまでに示した位相データ・パターンに見られるように、隣り合う位相データの値の差は１を越えないように選ばれている。これは、隣接する画素クロック間の位相シフト量差が基本位相シフト量を超えないように選ばれていることである。これにより、連続した画素クロックの周期変動幅が最小となり、周期の偏りを抑えることができる。画素クロック周期の偏りが大きいと、記録される画像に悪影響が出やすく好ましくないのである。
【００５１】
図９、図１０及び図１１に、基準画素クロックの様々な位相シフト例を示す。いずれにおいても、高周波クロックVCLKの１クロック精度で位相シフトされる。位相データは７に対する相対値である。位相データが０のときの基準画素クロックPCLK（各図のPCLK1)を基準として、位相データがー１のときに1/8クロック（1/8PCLKと表記する）だけ位相が進み、位相データが−２のときに2/8PCLKだけ位相が進み、位相データが−３のときに3/8PCLKだけ位相が進み、位相データが＋１のときに1/8PCLKだけ位相が遅れ、位相データが＋２のときに2/8PCLKだけ位相が遅れ、位相データが＋３のときに3/8PCLKだけ位相が遅れるとする。したがって、位相シフトの基本位相シフト量は1/8PCLKである。
【００５２】
図９において、PCLK1では、位相データが-3，0，-2，-2，-1，0と変化し、位相データが-3から0に変化する部分で3/8PCLKだけ大きく位相シフトされ、それが画素クロック周期の大きな変動としてみえてしまう。PCLK32の場合も位相データが+3から0へ、+2から0へ変化する部分で画素クロックの周期変動が大きくみえてしまう。したがって、PCLK2，PCLK3の例は好ましくない。PCLK3，PCLK4では、基準画素クロック間の位相シフト量差は基本位相シフト量を越えないため、周期の偏りの少ない画素クロックの生成が可能となる。
【００５３】
図１０において、PCLK6は位相データを-3，-2，-1，0，-1，-2とクロック毎に位相を進める方向に増減させた例であり、PCLK7は位相データを-3，-3，-2，-2，-2，-1，-1のように２または３クロックずつ同じ値を連続させた例である。PCL6，PCLK7の例はいずれもクロック間の位相シフト量差は基本位相シフト量を超えないが、PCLK7の例の方が位相変化が緩やかである。PCLK8は位相データを+3，+2，+2，+2，+1，+1と複数クロック毎に変更する例であり、急激な位相変化の発生を避けている。PCLK9は、位相データを-3，-2，-1，0，+1，+2と変化させ、位相を進め側にシフトさせた後に遅らせる側へシフトさせる例であるが、クロック間の位相シフト量差は基本位相シフト量を越えない。PCLK9も同様の例である。
【００５４】
図１１において、PCLK10〜PCLK13はクロック毎に基本位相シフト量単位で位相シフトさせる例であり、PCLK12は位相データを-3，-3，-2，-1，0，+1，+2とクロック毎に位相を基本位相シフト量単位で変動させる例であるが、最初のクロックからカウントした同じクロック間で±１基本位相シフト量の位相差が生じる関係にある。例えば周期的にPCLK10を与えた場合にはクロックの連続した偏りが生じてしまうが、PCLK11，12，13を交互にまたはランダムに与えることにより、周期的なクロックの偏りのない、かつ高精度なクロックの位相制御が可能となる。
【００５５】
これを図１２により説明する。連続した走査ラインで画素クロックを同じパターンでシフトした場合、例えば図１２の上段に示すような画素クロックのシフトパターンを連続した走査ラインに適用すると、位相シフトされる画素の集中により画質に悪影響を及ぼすおそれがある。そこで、例えば図１２に示すように走査ライン毎に位相シフトされる画素位置をずらすように画素クロックの位相シフトを制御することにより位相シフトされる画素の集中を避け、位相シフトによる画質への悪影響を避けることができる。これは、データ生成回路18において、連続したラインには同じ位相データ・パターンを適用させないように、ライン毎に適用する位相データ・パターンを切り替えることによって可能である。
【００５６】
図１３は、画素クロックを１画素あたり±1/8クロック又は±2/8クロックだけ位相シフトした場合の画素位置の変動を示したものである。例えば連続した画素クロックで＋1/8PCLKずつ位相を進めた場合、位相シフトを行わない場合と比較して画素幅を12.5%短く設定することが出来る。逆に-1/8PCLKでは12.5%長く設定でき、±2/8PCLKの場合にはそれぞれ±25%画素幅を変更することが可能となる。また、-3/8PCLK，-2/8PCLK，-1/8PCLK，0，+1/8PCLK，+2/8PCLK，+3/8PCLKの位相シフト制御を行うことにより、±3/8PCLKの範囲を1/8PCLKの精度で画素クロックの位相制御を行うことができる。
【実施例２】
【００５７】
図１４は、本発明の一実施例に係る画像形成装置の概略構成図である。図１４において、９００は本発明に係る光走査装置であり、これは図１５に示すような構成である。９０１は感光体ドラムであり、その表面が光走査装置９００により走査される被走査面である。感光体ドラム９０１の周囲には、その表面を高圧に帯電するための帯電器９０２、現像ローラ９０３と現像ローラ９０３にトナーを供給するトナーカートリッジ９０４などからなる現像器、感光体ドラム９０１のトナー像を記録紙へ転写するための転写チャージャ９０６、感光体ドラム９０１上の残留トナーを掻き取り備蓄するクリーニングケース９０５が配置されている。記録紙は給紙トレイ９０６から給紙コロ９０７により供給され、レジストローラ対９０８により副走査方向の記録開始のタイミングに合わせて送り出され、感光体ドラム９０１と転写チャージャ９０６の間を通過し、その際にトナー像が転写される。この記録紙は、定着ローラ９０９によりトナー像を定着した後に排紙ローラ９１２により排紙トレイ９１０へ排出される。記録動作は周知の通りであり、帯電器９０２により帯電された感光体ドラム９０１の表面は光走査装置９００からの光ビームで走査される。この走査により形成された静電潜像は現像器を通過時にトナー現像され、そのトナー像は転写チャージャ９０６を通過時に記録紙に転写される。
【００５８】
本実施例に係る光走査装置900は、図１５に概略斜視図として示すようような構成である。図１５において、８０１は光学ユニットであり、レーザ光源を備え、その裏面側に図１に示したような画素クロック生成やレーザ駆動のための回路が実装されたプリント基板８０２が装着されている。この光学ユニット８０１は、光軸と直交する光学ハウジングの壁面にスプリングにより押圧され、調節ネジ８０３により、その傾きを調節されて保持される。この調節ネジ８０３はハウジング壁面に形成された突起部に螺合される。光学ハウジング内部には、シリンダレンズ８０５、ポリゴンミラー８０８とその駆動用モータ、ｆθレンズ８０６、折り返しミラー８０７、トロイダルレンズ８１２がそれぞれ位置決めされて取り付けられている。８１３は水平同期検知のためのミラーであり、このミラー８１３により反射された光ビームを検知するための同期検知センサが実装されたプリント基板８０９が、ハウジング壁面に装着されている。光学ハウジングは、カバー８１１により上部が封止され、壁面から突出した複数の取付部８１０にて画像形成装置本体のフレーム部材にネジにより固定される。
【実施例３】
【００５９】
本発明は、マルチビームの光走査装置もしくは画像形成装置にも同様に適用可能である。そのような画像形成装置の一例について図１６及び図１７により説明する。
【００６０】
図１６において、301，302は半導体レーザアレイである。この半導体レーザアレイとしては、図１７に模式的に示すように、４個の発光源が間隔ds=25μmでモノリシックに配列されたものが用いられる。半導体レーザアレイ300，302はそれぞれコリメートレンズ303，304との光軸を一致させ、主走査方向に対称に射出角度を持たせ、ポリゴンミラー307の反射点で射出軸が交差するようレイアウトされる。半導体レーザアレイ301、302より射出した複数のビームはコリメートレンズ303，304、アパーチャ300、シリンダレンズ308を介してポリゴンミラー307に入射して一括走査され、ｆθレンズ310、折り返しミラー313、トロイダルレンズ311を介して感光体312上に結像される。なお、水平同期検出も行われるが、そのためのフォトディテクは図示されていない。また、図１に示したような画素クロック生成装置、画像処理装置、レーザ駆動生成装置、レーザ駆動装置画も存在するが、図示されていない。
【００６１】
このようなマルチビームの画像形成装置においては、ビーム毎の波長誤差により生じる光学的走査長さの差、倍率差を考慮する必要があるため、各ビーム対応に前述したような画素クロックの位相制御が行われる。そして、各光源は、それに対応した画素クロックにより駆動タイミングが規定される。
【００６２】
なお、感光体313の周囲には、それを一様に帯電させるための帯電器、静電潜像をトナー現像するための現像器、感光体上のトナー画像を記録紙又は中間転送体に転写する転写器、感光体上の残留トナーを除去、回収するクリーナーなどが存在するが、これらは一般的な構成であるので図示されていない。
【００６３】
また、感光体313とその周囲の上記した如き手段を除いた、感光体313の走査に直接関連する要素からなる部分が本実施例に係る光走査装置である。
【実施例４】
【００６４】
本発明は、タンデム方式のカラー画像形成装置にも適用し得る。そのような実施例の概略を図１８により説明する。
【００６５】
本実施例に係るカラー画像形成装置は、シアン、マゼンダ、イエロー、ブラックの各色の画像形成に別々の感光体２５０９ａ，２５０９ｂ，２５０９ｃ，２５０９ｄを用いる。このようなタンデム方式の装置においては、各色ステーションにおける感光体は別々の光路を経た光ビームにより走査されるため、感光体上で発生するドット位置ずれはステーション毎に異なる特性を有する。したがって、各色ステーション毎にドット位置補正を的確に行わないと、良好な画質、特に良好な色再現性を得ることができない。
【００６６】
図１８において、２５０５は上下２段構成のポリゴンミラーである。図示されていないが、各色ステーション毎に用意されたレーザ光源より１本又は複数本の光ビームが出力され、これが不図示のコリメータレンズやシリンダーレンズなどの光学系を介して、ポリゴンミラー２５０５の異なった反射面に同時に入射される。
【００６７】
感光体２５０９ａを含むステーションについて説明すると、ポリゴンミラー２５０５により偏向された光ビームは、第１の走査レンズ２５０６ａ、ミラー２５１３ａ、第２の走査レンズ２５０７ａ、ミラー２５１４ａ，２５１５ａ、ビームスプリッタ２５０８ａを経由して感光体２５０９ａを走査し、静電潜像を形成する。ビームスプリッタ２５０８ａのハーフミラー面で反射された一部のレーザ光ビームは、水平同期検知用のフォトディテクタ２５１０ａで検出される。他の色のステーションの走査系も同様の構成であることは図面から明らかであるので、説明を繰り返さない。
【００６８】
図示しないが、各ステーション毎に図１に示したような光源駆動系が備えられ、それぞれに水平同期検知用のフォトディテクタ２５０１ａ，２５１０ｂ，２５１０ｃ，２５１０ｄによる水平同期信号によりライン同期をとられる。光源駆動系における画素クロックの位相制御方法などは前述した通りであるので説明を繰り返さない。
【００６９】
各ステーションの感光体２５０９ａ，２５０９ｂ，２５０９ｃ，２５０９ｄの周囲には、感光体表面を一様に帯電させるための手段、感光体上の静電潜像を対応した色のトナー像に現像する手段、現像されたトナー像を中間転写体２５１６に転写させる手段、感光体表面に転写されずに残留したトナーを除去回収する手段、中間転写体２５１６上の各色トナー像を重ね合わせて用紙に転写させる手段、用紙上のトナー像を定着させる手段などが存在するが、図示されていない。
【００７０】
本実施例の画像形成装置は、各色ステーションにおける主走査方向のドット位置ずれが画素クロックの位相制御によって高精度に補正されるため、ドット位置ずれが小さい高画質な画像を得ることができる。特に、各ステーション間のドット位置ずれに起因する色ずれを効果的に低減することができるため、色再現性の良い画像が得られる。例えば、ステーション間の色ズレが数１０μｍ程度発生している場合、主走査位置ずれ量が1/8ドットを越えた画素クロックにおいて位相シフトをかけ主走査位置ずれの補正を行うことで、1200dpiであれば1/8ドット相当である約2.6μｍ（21.2μｍ/8）までドット位置ずれ量を低減できる。
【００７１】
なお、色毎に画素クロックのシフトパターンを異ならせるのが効果的である。例えば、図１１に示す例を考えると、PCLK10，PCLK11，PCLK12，PCLK13のシフトパターンをY，M，C，Kの画素クロックにそれぞれ適用すると、YMCK全てにPCLK10のパターンを共通に適用する場合に比べ、画素クロックの周期の偏りによる悪影響を効果的に防止できる。したがって、データ生成回路（図１）は、色毎に異なった位相データ・パターンに従って位相データを生成するのが好ましい。
【図面の簡単な説明】
【００７２】
【図１】一実施例に係る画像形成装置の簡略化した構成図である。
【図２】画素クロックの位相シフトによるドット位置ずれの補正の説明図である。
【図３】一実施例に係る画素クロック生成回路のブロック図である。
【図４】一実施例に係る画素クロック生成回路のタイミングチャートである。
【図５】高周波クロックの半周期単位での基準画素クロックの位相シフトの例を示すタイミングチャートである。
【図６】データ生成回路のブロック図である。
【図７】位相データ・パターンの例を示す図である。
【図８】光学系のリニアリティと位相データ・パターンの関連を説明するための図である。
【図９】基準画素クロックの様々な位相シフト・パターンを示すタイミングチャートである。
【図１０】基準画素クロックの様々な位相シフト・パターンを示すタイミングチャートである。
【図１１】基準画素クロックの様々な位相シフト・パターンを示すタイミングチャートである。
【図１２】隣接ライン間の位相シフト・パターンの説明図である。
【図１３】画素クロックの位相シフトと画素位置変動の関係を示す図である。
【図１４】一実施例に係る画像形成装置の概略構成図である。
【図１５】一実施例に係る光走査装置の斜視図である。
【図１６】一実施例に係るマルチビーム画像形成装置の概略構成図である。
【図１７】半導体レーザアレイの説明図である。
【図１８】一実施例に係るタンデム式カラー画像形成装置の概略構成図である。
【図１９】従来技術に係る画像形成装置の概略構成図である。
【図２０】従来技術に係る画像形成装置の概略構成図である。
【符号の説明】
【００７３】
１０１  半導体レーザ
１０２  コリメータレンズ
１０３  シリンダーレンズ
１０４  ポリゴンミラー
１０５  感光体
１０６  ｆθレンズ
１０７  ハーフミラー
１０８  フォトディテクタ
１０９  フォトディテクタ
１１２  画素クロック生成装置
１０    画素クロック生成回路
１１    高周波クロック生成回路
１２    カウンタ
１３    比較回路
１４    画素クロック制御回路
１５    クロック生成回路
１６    検出回路
１７    比較結果生成回路
１８    データ生成回路
１９    補正回路
２０    位相データ生成回路
１１３  画像処理装置
１１４  レーザ駆動データ生成装置
１１５  レーザ駆動装置
【図１】
2005231325.tif 000003
【図２】
2005231325.tif 000004
【図３】
2005231325.tif 000005
【図４】
2005231325.tif 000006
【図５】
2005231325.tif 000007
【図６】
2005231325.tif 000008
【図７】
2005231325.tif 000009
【図８】
2005231325.tif 000010
【図９】
2005231325.tif 000011
【図１０】
2005231325.tif 000012
【図１１】
2005231325.tif 000013
【図１２】
2005231325.tif 000014
【図１３】
2005231325.tif 000015
【図１４】
2005231325.tif 000016
【図１５】
2005231325.tif 000017
【図１６】
2005231325.tif 000018
【図１７】
2005231325.tif 000019
【図１８】
2005231325.tif 000020
【図１９】
2005231325.tif 000021
【図２０】
2005231325.tif 000022