(57)【要約】【課題】  出力インピーダンスの影響及び温度ドリフトによる入出力電流比の設定値に対する誤差を低減又は無くすこと。【解決手段】  入力端子３０に抵抗器３２を介して、ドレイン端とゲート端とが接続されたＮ型ＭＯＳＦＥＴ３４のドレイン端３４ｄに接続し、出力端子３１に抵抗器３３を介してＮ型ＭＯＳＦＥＴ３５のドレイン端３５ｄに接続し、双方のＮ型ＭＯＳＦＥＴ３４，３５のソース端を接地する。また、差動差動アンプ３６における第１の差動アンプの反転入力端（−）及び非反転入力端（＋）に、出力端子３１及び入力端子３０を接続し、第２の差動アンプの反転入力端（−）及び非反転入力端（＋）に、抵抗器３２とＮ型ＭＯＳＦＥＴ３４のドレイン端との接続部分、及び抵抗器３３とＮ型ＭＯＳＦＥＴ３５のドレイン端との接続部分を接続し、差動差動アンプの出力端をＮ型ＭＯＳＦＥＴ３５のゲート端に接続してカレントミラー回路を構成する。【選択図】      図１
2005065133.tif 000002
【特許請求の範囲】
【請求項１】
入力端子に入力される電流と同じ向きの電流が出力端子から出力されるカレントミラー回路において、
一端から他端へ電流が流れる電流流路及び、この電流流路に流れる電流を制御する制御端を有し、この制御端と電流流路の一端とが接続された第１のトランジスタの電流流路の一端を、第１の抵抗器を介して前記入力端子に接続し、
一端から他端へ電流が流れる電流流路及び、この電流流路に流れる電流を制御する制御端を有する第２のトランジスタの電流流路の一端に、第２の抵抗器を介して前記出力端子を接続し、
前記第１及び第２のトランジスタの電流流路の他端を電源端子に接続し、
第１の差動アンプと第２の差動アンプとを組み合わせた差動差動アンプの反転入力端及び非反転入力端に、当該差動差動アンプが動作するように前記第１及び第２の抵抗器の両端を接続し、当該差動差動アンプの出力端を前記第２のトランジスタの制御端に接続した
ことを特徴とするカレントミラー回路。
【請求項２】
前記差動差動アンプにおける第１の差動アンプの反転入力端に前記出力端子を接続すると共に、非反転入力端に前記入力端子を接続し、
前記差動差動アンプにおける第２の差動アンプの反転入力端に前記第１の抵抗器と前記第１のトランジスタの一端との接続部分を接続すると共に、非反転入力端に前記第２の抵抗器と前記第２のトランジスタの一端との接続部分を接続した
ことを特徴とする請求項１に記載のカレントミラー回路。
【請求項３】
前記第２の抵抗器が前記第１の抵抗器の１／Ｎ倍の抵抗値を有する
ことを特徴とする請求項１または２に記載のカレントミラー回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アナログ回路に幅広く適用されており、あたかも鏡に映されたかのように入力電流と同じ向きの電流が出力されるカレントミラー回路に関し、特に温度ドリフト性能が優れたカレントミラー回路に関する。
【背景技術】
【０００２】
図３に、従来のカレントミラー回路の回路図を示し、その説明を行う。
図３に示すカレントミラー回路は、入力端子２０から電流Ｉ１が入力される側のＮ型のＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)２１のドレイン端とゲート端とを接続して、Ｎ型のＭＯＳＦＥＴ２１のドレイン電圧を、出力端子２２から電流Ｉ２を出力させる側のＭＯＳＦＥＴ２３のゲート端に印加するように構成されている。
【０００３】
入力電流Ｉ１と出力電流Ｉ２は、ＭＯＳＦＥＴ２１，２３のサイズに応じて次式（１）及び（２）のように求まる。
Ｉ１＝（Ｗ１／Ｌ１）μＣox（Ｖｇｓ−Ｖｔｈ）２  …（１）
Ｉ２＝（Ｗ２／Ｌ２）μＣox（Ｖｇｓ−Ｖｔｈ）２  …（２）
この場合の電流ミラー比（入出力電流比）は、次式（３）のようになる。
Ｉ２／Ｉ１＝（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１）  …（３）
【０００４】
ここで、Ｗ１とＬ１は、それぞれＭＯＳＦＥＴ２１のチャネル幅とチャネル長であり、Ｗ２とＬ２は、それぞれＭＯＳＦＥＴ２３のチャネル幅とチャネル長である。また、μは移動度、Ｃｏｘは単位面積当たりのゲート容量である。
このカレントミラー回路においては、ＭＯＳＦＥＴの物理的な特性のミスマッチに起因して、入出力電流比の設定値に対する誤差が存在していた。例えば、ＭＯＳＦＥＴ２３のしきい値がＶｔｈ＋Δになった場合に、同ＭＯＳＦＥＴ２３に流れる電流値は次式（４）のようになる。
Ｉ２＝（Ｗ２／Ｌ２）μＣox（Ｖｇｓ−Ｖｔｈ−Δ）２  …（４）
【０００５】
上式（１）及び（４）より、Ｉ２とＩ１との入出力電流比は、次式（５）のようになる。
Ｉ２／Ｉ１＝（Ｗ２／Ｌ２）／（Ｗ１／Ｌ１）［１＋｛２Δ／（Ｖｇｓ−Ｖｔｈ）｝］  …（５）
即ち、上式（５）の｛２Δ／（Ｖｇｓ−Ｖｔｈ）｝の項が、所定電流に対する誤差に相当する。その誤差の概算値は、Δ＝５ｍＶ、（Ｖｇｓ−Ｖｔｈ）＝４００ｍＶとすると、２．５％となる。
但し、この誤差は、カレントミラー回路が用いられる装置によっては、別途誤差を調整する回路を追加し、この調整回路によって希望する値に電流値を設定し直すことが簡単にできる。
【０００６】
この他、下記の特許文献１に、バイポーラトランジスタを用いたカレントミラー回路が記載されている。この内容には、カレントミラー回路における温度変動による電流値の変動を表す温度ドリフトを、低減する方法が記載されている。
これは、バイポーラトランジスタを用いたカレントミラー回路において、バイポーラトランジスタのベース・エミッタ間電圧Ｖｂｅの温度係数の差に起因する誤差を、ダイオード素子の温度特性を利用してカレントミラー回路の温度特性を補償し、これによって温度係数を下げるものである。
【特許文献１】特開昭６０−２３２７０８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかし、従来の図３に示したカレントミラー回路においては、温度ドリフトがあると、入出力電流比の設定値を調整しても、回路の温度が、その調整時の温度から変動した場合に、設定値に対して誤差が生じるという問題がある。
この温度ドリフトによる入出力電流比の設定値に対する誤差量は、例えば次のようになる。上式（１）において、電流が一定の場合に移動度μが温度による変動を受けるため、（Ｖｇｓ−Ｖｔｈ）も温度によって変化する。室温２５℃の時に（Ｖｇｓ−Ｖｔｈ）が４００ｍＶであるとした場合、７０℃、−３０℃では、それぞれ約５００ｍＶ、３００ｍＶとなる。この結果、入出力電流比の設定値に対する誤差量は、それぞれ約２％、３．３％と温度によって変動するので、折角室温において誤差量を補正しても温度変動によって誤差が生じてしまうことになる。
【０００８】
また、図３に示したようなカレントミラー回路の場合は、ＭＯＳＦＥＴ２３の出力インピーダンスが高くないため、出力端子２２の電圧によって電流値が変動して、入出力電流比の設定値に対する誤差が生じるという問題もある。
更に、上記特許文献１は、カレントミラー回路において、常に、ある温特を有しているので、これを逆特性を有する回路を使って打ち消す方法であるが、この方法を用いてもトランジスタの物理的な特性のミスマッチに起因するランダムな温度ドリフトを低減することはできないという問題がある。
本発明は、このような課題に鑑みてなされたものであり、出力インピーダンスの影響及び温度ドリフトによる入出力電流比の設定値に対する誤差を低減又は無くすことができるカレントミラー回路を提供することを目的としている。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明の請求項１によるカレントミラー回路は、入力端子に入力される電流と同じ向きの電流が出力端子から出力されるカレントミラー回路において、一端から他端へ電流が流れる電流流路及び、この電流流路に流れる電流を制御する制御端を有し、この制御端と電流流路の一端とが接続された第１のトランジスタの電流流路の一端を、第１の抵抗器を介して前記入力端子に接続し、一端から他端へ電流が流れる電流流路及び、この電流流路に流れる電流を制御する制御端を有する第２のトランジスタの電流流路の一端に、第２の抵抗器を介して前記出力端子を接続し、前記第１及び第２のトランジスタの電流流路の他端を電源端子に接続し、第１の差動アンプと第２の差動アンプとを組み合わせた差動差動アンプの反転入力端及び非反転入力端に、当該差動差動アンプが動作するように前記第１及び第２の抵抗器の両端を接続し、当該差動差動アンプの出力端を前記第２のトランジスタの制御端に接続したことを特徴としている。
【００１０】
この構成によれば、第１及び第２の抵抗器の両端の電圧が差動差動アンプに印加されて差動差動アンプが動作し、この動作時の出力電圧が第２のトランジスタの制御端（ゲート端又はベース端）に印加されることによって、第２のトランジスタの一端（ドレイン端又はコレクタ端）と他端（ソース端又はエミッタ端）との間の電流流路の電流値が制御される。ここで、その電流値が所定値よりも大きければ、小さくなるように差動差動アンプの出力電圧が定まり、逆に小さければ、大きくなるように出力電圧が定まるので、第２のトランジスタの電流流路の電流値を一定とすることができる。ここで、第１及び第２の抵抗器に用いる材質を同じものとすると、抵抗体の温度係数が同じであるため、カレントミラー回路の入出力電流比は、温度に無関係に常に一定となる。
【００１１】
また、本カレントミラー回路においては、出力端子に第２の抵抗器を介して一端が接続されたトランジスタの制御端の電圧が、差動差動アンプで常に一定に制御されるので、従来のような出力インピーダンスの影響によって入出力電流比の設定値に対する誤差を無くすことができる。
また、本発明の請求項２によるカレントミラー回路は、請求項１において、前記差動差動アンプにおける第１の差動アンプの反転入力端に前記出力端子を接続すると共に、非反転入力端に前記入力端子を接続し、前記差動差動アンプにおける第２の差動アンプの反転入力端に前記第１の抵抗器と前記第１のトランジスタの一端との接続部分を接続すると共に、非反転入力端に前記第２の抵抗器と前記第２のトランジスタの一端との接続部分を接続したことを特徴としている。
【００１２】
この構成によれば、第１の差動アンプの反転入力端及び非反転入力端の双方に高い電圧が印加され、第２の差動アンプの反転入力端及び非反転入力端の双方に低い電圧が印加されるので、双方の差動アンプが正常に動作する。また、高い電圧同士、低い電圧同士を、各差動アンプに接続するので、接続を間違えることが無くなる。
また、本発明の請求項３によるカレントミラー回路は、請求項１または２において、前記第２の抵抗器が前記第１の抵抗器の１／Ｎ倍の抵抗値を有することを特徴としている。
この構成によれば、入出力電流比を１：Ｎとすることができる。
【発明の効果】
【００１３】
以上説明したように本発明は、入力端子に入力される電流と同じ向きの電流が出力端子から出力されるカレントミラー回路を、一端（ドレイン端又はコレクタ端）から他端（ソース端又はエミッタ端）へ電流が流れる電流流路及び、この電流流路に流れる電流を制御する制御端（ゲート端又はベース端）を有し、この制御端と電流流路の一端とが接続された第１のトランジスタの電流流路の一端を、第１の抵抗器を介して入力端子に接続し、第２のトランジスタの電流流路の一端に、第２の抵抗器を介して出力端子を接続し、第１及び第２のトランジスタの電流流路の他端を電源端子に接続し、第１の差動アンプと第２の差動アンプとを組み合わせた差動差動アンプの反転入力端及び非反転入力端に、当該差動差動アンプが動作するように第１及び第２の抵抗器の両端を接続し、当該差動差動アンプの出力端を第２のトランジスタの制御端に接続して構成した。
【００１４】
これによって、第１及び第２の抵抗器の両端の電圧が印加されて動作する差動差動アンプの出力電圧によって、第２のトランジスタの電流流路の電流値が所定値よりも大きければ小さくなるように、逆に小さければ大きくなるように制御されるので、第２のトランジスタの電流流路の電流値を一定とすることができる。ここで、第１及び第２の抵抗器に用いる材質を同じものとすると、抵抗体の温度係数が同じであるため、カレントミラー回路の入出力電流比は、温度に無関係に常に一定となる。
【００１５】
また、本カレントミラー回路においては、出力端子に一端が接続されたトランジスタの一端の電圧が、差動差動アンプで常に一定に制御されるので、従来のような出力インピーダンスの影響によって入出力電流比の設定値に対する誤差を無くすことができる。
従って、出力インピーダンスの影響及び温度ドリフトによる入出力電流比の設定値に対する誤差を低減又は無くすことができるという効果がある。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の実施の形態を、図面を参照して説明する。
図１は、本発明の実施の形態に係るカレントミラー回路の回路図である。
図１に示すカレントミラー回路は、入力端子３０及び出力端子３１と、抵抗器３２，３３と、Ｎ型ＭＯＳＦＥＴ３４，３５と、差動差動アンプ３６とを備え、次に説明するように接続されて構成されている。
【００１７】
即ち、入力端子３０には抵抗器３２を介してＮ型ＭＯＳＦＥＴ３４のドレイン端３４ｄが接続され、また、出力端子３１には抵抗器３３を介してＮ型ＭＯＳＦＥＴ３５のドレイン端３５ｄが接続されている。また、Ｎ型ＭＯＳＦＥＴ３４のドレイン端３４ｄとゲート端とが接続されており、更に、そのドレイン端３４ｄが差動差動アンプ３６の反転入力端（−）に接続されている。また、Ｎ型ＭＯＳＦＥＴ３４のソース端は接地されている。
【００１８】
Ｎ型ＭＯＳＦＥＴ３５のドレイン端３５ｄは、差動差動アンプ３６の非反転入力端（＋）に接続されており、ゲート端は差動差動アンプ３６の出力端３６ａに接続され、ソース端は接地されている。差動差動アンプ３６の他の非反転入力端（＋）は、入力端子３０に接続され、他の反転入力端（−）は出力端子３１に接続されている。
また、差動差動アンプ３６の内部回路は、図２に示すように、電源端子４０，４１と、バイアス端子４２と、Ｐ型ＭＯＳＦＥＴ４３，４４，４５と、Ｎ型ＭＯＳＦＥＴ４６，４７，４８，４９，５０，５１，５２と、抵抗器５３と、コンデンサ５４とを備え、次に説明するように接続されて構成されている。
【００１９】
即ち、電源側の電源端子４０にＰ型ＭＯＳＦＥＴ４３〜４５のソース端が接続されており、Ｐ型ＭＯＳＦＥＴ４３のドレイン端がＮ型ＭＯＳＦＥＴ４６，４８のドレイン端に接続され、Ｐ型ＭＯＳＦＥＴ４４のドレイン端がＮ型ＭＯＳＦＥＴ４７，４９のドレイン端に接続され、また、Ｐ型ＭＯＳＦＥＴ４３，４４のゲート端が互いに接続されると共に、それらのゲート端とＰ型ＭＯＳＦＥＴ４３のドレイン端とが接続されている。
【００２０】
また、差動対を成すＮ型ＭＯＳＦＥＴ４６，４７のソース端がＮ型ＭＯＳＦＥＴ５０のドレイン端に接続され、同様に差動対を成すＮ型ＭＯＳＦＥＴ４８，４９がＮ型ＭＯＳＦＥＴ５１のドレイン端に接続され、各Ｎ型ＭＯＳＦＥＴ５０，５１のソース端が接地側の電源端子４１に接続されている。
更に、Ｐ型ＭＯＳＦＥＴ４５とＮ型ＭＯＳＦＥＴ５２のドレイン端同士が接続され、Ｎ型ＭＯＳＦＥＴ５２のソース端が電源端子４１に接続されている。Ｐ型ＭＯＳＦＥＴ４５のゲート端は、Ｐ型及びＮ型ＭＯＳＦＥＴ４４，４９の互いに接続されたドレイン端に接続され、これらドレイン端とＰ型及びＮ型ＭＯＳＦＥＴ４５，５２の互いに接続されたドレイン端との間に、抵抗器５３及びコンデンサ５４が直列に接続されている。
【００２１】
また、Ｐ型及びＮ型ＭＯＳＦＥＴ４５，５２の互いに接続されたドレイン端には出力端３６ａが接続されている。各Ｎ型ＭＯＳＦＥＴ５０，５１，５２のゲート端は、バイアス電圧が印加されるバイアス端子４２に接続されている。
このような接続構成において、差動対を成すＮ型ＭＯＳＦＥＴ４６，４７と、電流源用のＮ型ＭＯＳＦＥＴ５０と、ロードとして作用するＰ型ＭＯＳＦＥＴ４３，４４とで第１の差動アンプが構成されている。また、他の差動対を成すＮ型ＭＯＳＦＥＴ４８，４９と、電流源用のＮ型ＭＯＳＦＥＴ５１と、ロードとして作用するＰ型ＭＯＳＦＥＴ４３，４４とで第２の差動アンプが構成されている。
【００２２】
ここで、ロード用のＰ型ＭＯＳＦＥＴ４３，４４は、第１の差動アンプと第２の差動アンプの共有素子として用いられている。
Ｐ型及びＮ型ＭＯＳＦＥＴ４５，５２の双方で出力増幅部が構成され、抵抗器５３は位相補償用の抵抗となり、コンデンサ５４は位相補償用の容量となる。
なお、第２の差動アンプを構成するＮ型ＭＯＳＦＥＴ４８，４９，５１を取り除くと通常の差動アンプとなる。
本差動差動アンプ３６は、通常の差動アンプと比べ、非反転入力端（＋）及び反転入力端（−）を２対備えたことを除けば、通常の差動アンプと同様に動作する。
【００２３】
ここで、差動差動アンプ３６の各非反転入力端（＋）に印加される電圧は図１に示したＶ３０，Ｖ３５ｄであり、反転入力端（−）に印加される電圧がＶ３１，Ｖ３４ｄであるとすると、出力電圧Ｖｏｕｔとの間には、次式（６）のような関係が成立する。
Ｖｏｕｔ＝Ａ×（Ｖ３０＋Ｖ３５ｄ−Ｖ３１−Ｖ３４ｄ）  …（６）
但し、Ａは差動差動アンプ３６の利得である。この利得が十分高ければ、次式（７）のような関係が成立する。
（Ｖ３０＋Ｖ３５ｄ−Ｖ３１−Ｖ３４ｄ）＝０  …（７）
この式（７）を変形すると、次式（８）のようになる。
（Ｖ３０−Ｖ３４ｄ）＝（Ｖ３１−Ｖ３５ｄ）  …（８）
【００２４】
従って、図１に示すカレントミラー回路においても、上式（８）は成立するので、そのカレントミラー回路における各抵抗器３２，３３の双方の両端電位差が同じ値になるように、差動差動アンプ３６の出力電圧ＶｏｕｔをＮ型ＭＯＳＦＥＴ３５のゲート端に印加することによって、当該Ｎ型ＭＯＳＦＥＴ３５のドレイン・ソース間の電流値を制御し、これによって抵抗器３３の電流値を制御する。
【００２５】
仮に、抵抗器３３の両端電位差が抵抗器３２の両端電位差よりも小さい場合は、上式（６）の括弧内の値が正（プラスの符号）になるので、出力電圧Ｖｏｕｔがより高くなり、Ｎ型ＭＯＳＦＥＴ３５に流れる電流が増加する。この結果、抵抗器３３の両端電位差が大きくなる。
逆に、抵抗器３３の両端電位差が抵抗器３２の両端電位差よりも大きい場合は、上式（６）の括弧内の値が負（マイナスの符号）になるので、出力電圧Ｖｏｕｔがより小さくなり、Ｎ型ＭＯＳＦＥＴ３５に流れる電流が減少する。この結果、抵抗器３３の両端電位差が小さくなる。
【００２６】
ここで、各抵抗器３２，３３の抵抗値を１０：１の比にしておくと、各抵抗器３２，３３の双方の両端電位差が一定となるように作用するため、電流は逆の１：１０になる。
このように本実施の形態のカレントミラー回路は、従来の回路と異なり、各抵抗器３２，３３の抵抗比によってのみ、カレントミラー回路の入出力電流比を制御できるようにした。その抵抗比は、整数でない任意の数値であっても構わない。
【００２７】
また、各抵抗器３２，３３に用いる材質を同じものとすると、抵抗体の温度係数が同じであるため、温度に無関係に常に一定の入出力電流比となるカレントミラー回路を提供することができる。
また、カレントミラー回路の出力端子３１の電圧によって電流値が影響を受けることもないので、ＭＯＳＦＥＴのチャネル長、チャネル幅といった数値も任意に選択することができる。これによって、通常、入出力電流比の精度を向上させるため、スピード性能を犠牲にするような大きなチャネル幅を用いたり、カスコード回路構成を採用したりするといった制限もなく、入出力電流比の精度の高いカレントミラー回路を実現することができる。
【００２８】
また、上述したようにカレントミラー回路の入出力電流比は、ＭＯＳＦＥＴのサイズ比に無関係であるが、ＭＯＳＦＥＴの電流供給能力の点に鑑みると、差動対であるＮ型ＭＯＳＦＥＴ３４，３５のゲート電圧は同じであるほうが好ましく、このためには、各Ｎ型ＭＯＳＦＥＴ３４，３５のサイズ比も入出力電流比と同じとするのが好ましい。
但し、本カレントミラー回路においては、差動差動アンプ３６のオフセット電圧によって入出力電流比の設定値に対する誤差が発生するが、そのオフセット電圧の影響を低減するために、各抵抗器３２，３３の両端電位差をオフセット電圧に比べ高くすれば、その誤差を低減させることができる。
【００２９】
ここで、上式（８）にオフセット電圧によるドリフト成分Δｔを与えて、入出力電流比の精度を計算する。オフセット電圧によるドリフト成分Δｔを加えた場合、上式（８）は次式（９）のように表すことができる。
（Ｖ３０−Ｖ３４ｄ）＝（Ｖ３１−Ｖ３５ｄ）＋Δｔ  …（９）
一般に、アンプのオフセット電圧の影響も加味した温度ドリフトは、室温に対して、高温側の７０℃又は低温側の−３０℃になった場合、その典型値は大きくても１ｍＶである。
【００３０】
仮に（Ｖ３０−Ｖ３４ｄ）が１００ｍＶの場合、温度ドリフトの影響は１％とかなり大きいが（Ｖ３０−Ｖ３４ｄ）を１０００ｍＶとすると０．１％になる。即ち、抵抗器３２，３３の両端電位差を大きくすることで、差動差動アンプ３６の温度ドリフトの影響を低減することができる。
ここで、差動差動アンプ３６に印加される電圧が大きいと、差動差動アンプ３６が正常に動作しなくなることがある。例えば、図２において、双方の反転入力端（−）は、何れも同じ反転入力端であるため、お互いを入れ替えても機能動作に関しては同じである。
【００３１】
しかし、実際には、一方の反転入力端（−）には、入力端子３０に接続された抵抗器３２とＮ型ＭＯＳＦＥＴ３４のドレイン端３４ｄとの間の電圧が印加されており、他方の反転入力端（−）には、出力端子３１の電圧が印加されている。
この状態で、例えば各反転入力端（−）を入れ替えた場合、図２の接続状態とは逆に、第１の差動アンプを構成するＮ型ＭＯＳＦＥＴ４６のゲート端には低い電圧が印加され、Ｎ型ＭＯＳＦＥＴ４８のゲート端には高い電圧が印加されることになる。この結果、Ｎ型ＭＯＳＦＥＴ４６がオフして正常動作しなくなることがある。
【００３２】
しかし、図１及び図２に示すように、第１の差動アンプを構成するＮ型ＭＯＳＦＥＴ４６のゲート端に出力端子３１を接続し、Ｎ型ＭＯＳＦＥＴ４７のゲート端に入力端子３０を接続し、また、第２の差動アンプを構成するＮ型ＭＯＳＦＥＴ４８のゲート端に、抵抗器３２とＮ型ＭＯＳＦＥＴ３４のドレイン端３４ｄとの接続部分を接続し、Ｎ型ＭＯＳＦＥＴ４９のゲート端に抵抗器３３とＮ型ＭＯＳＦＥＴ３５のドレイン端３５ｄとの接続部分を接続する。
【００３３】
この接続状態では、第１の差動アンプの反転入力端（−）及び非反転入力端（＋）の双方に高い電圧Ｖ３１，Ｖ３０が印加され、第２の差動アンプの反転入力端（−）及び非反転入力端（＋）の双方に低い電圧Ｖ３４ｄ，Ｖ３５ｄが印加されるので、双方の差動アンプが正常に動作する。また、高い電圧同士、低い電圧同士を、各差動アンプに接続するので、接続を間違えることが無くなる。
【００３４】
また、本カレントミラー回路においては、出力端子３１に抵抗器３３を介して接続されたＮ型ＭＯＳＦＥＴ３５のドレイン端の電圧が、差動差動アンプで常に一定に制御されるので、従来のような出力インピーダンスの影響によって入出力電流比の設定値に対する誤差を無くすことができる。
なお、上記実施の形態では、カレントミラー回路にＭＯＳＦＥＴを用いたが、バイポーラトランジスタを用いても同様な効果を得ることができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態に係るカレントミラー回路の回路図である。
【図２】上記実施の形態に係るカレントミラー回路に用いられた差動差動アンプの内部回路図である。
【図３】従来のカレントミラー回路の回路図である。
【符号の説明】
【００３６】
３０  入力端子
３１  出力端子
３２，３３，５３  抵抗器
３４，３５  Ｎ型ＭＯＳＦＥＴ
３６  差動差動アンプ
３４ｄ，３５ｄ  ドレイン端
３６ａ  出力端
４０，４１  電源端子
４３，４４，４５  Ｐ型ＭＯＳＦＥＴ
４６，４７，４８，４９，５０，５１，５２  Ｎ型ＭＯＳＦＥＴ
５４  コンデンサ
Ｖ３０  カレントミラー回路の入力電圧
Ｖ３１  カレントミラー回路の出力電圧
Ｖ３４ｄ  一方のＮ型ＭＯＳＦＥＴのドレイン電圧
Ｖ３５ｄ  他方のＮ型ＭＯＳＦＥＴのドレイン電圧
Ｖｏｕｔ  差動差動アンプの出力電圧
−  反転入力端
＋  非反転入力端
【図１】
2005065133.tif 000003
【図２】
2005065133.tif 000004
【図３】
2005065133.tif 000005