(57)【要約】【課題】  ビア電極の新たな用途の提供を通してコンデンサ実装の多様化を図ることを目的とする。【解決手段】  積層セラミックコンデンサ１０は、表面１０ａから裏面１０ｂにかけて貫通形成されたビア電極１５＋，ビア電極１５−と、このビア電極１５＋，ビア電極１５−のいずれかと裏面１０ｂにおいて導通される略矩形のランド１７とを備える。このランド１７は、ビア電極１５＋，ビア電極１５−をそれぞれ１以上含む複数のビア電極１５に跨る領域に形成されている。【選択図】  図１
2005085855.tif 000002
【特許請求の範囲】
【請求項１】
内部電極層と誘電体層とを複数積層させたコンデンサであって、
前記内部電極層に導通するビア電極として、第一の内部電極層に共通して導通する複数の第一のビア電極と、第二の内部電極層に共通して導通する複数の第二のビア電極とを備えると共に、
前記コンデンサの裏面における複数の前記ビア電極に跨る領域であって、該裏面の一方向に沿った前記第一のビア電極，前記第二のビア電極をそれぞれ一以上含む領域に、端子を形成し、
該端子は、前記裏面の複数の箇所に、複数の各端子が互いに離間した状態で配設されており、
該端子の形成領域に含まれる前記複数のビア電極のうち、前記第一のビア電極と前記第二のビア電極の一方のビア電極が、前記端子と導通された
コンデンサ。
【請求項２】
前記端子は、前記裏面の一端から他端にかけて帯状に形成された請求項１に記載のコンデンサ。
【請求項３】
請求項１または２に記載のコンデンサであって、
前記複数の各ビア電極は、略同一の外径を有し、
前記複数のビア電極は、所定のピッチで互いに隣り合う状態で配置されており、
前記端子の幅が、所定方向に隣り合う前記ビア電極間の最大ピッチに前記ビア電極の外径を加えた値よりも大きくされ、
前記端子の全長が、前記最大ピッチを形成した基準ビア電極と、該基準ビア電極の前記所定方向とは交差する方向に前記ビア電極の列を１列跨いで配置されたビア電極とのピッチに、前記ビア電極の外径を加えた値よりも大きくされた
コンデンサ。
【請求項４】
請求項１ないし３のいずれかに記載のコンデンサであって、
前記ビア電極は格子状に配置されており、
前記端子の幅が、格子横方向に隣り合う前記ビア電極間の最大ピッチに前記ビア電極の外径を加えた値よりも大きくされ、
前記端子の全長が、格子縦方向に隣り合う前記ビア電極間の最大ピッチの２倍に前記ビア電極の外径を加えた値よりも大きくされた
コンデンサ。
【請求項５】
前記ビア電極が、前記格子方向に隣り合うビア電極間のピッチが略等ピッチとなるように配置された請求項４に記載のコンデンサ。
【請求項６】
請求項１ないし５のいずれかに記載のコンデンサの前記ビア電極に半導体素子が接続された半導体素子付きコンデンサ。
【請求項７】
請求項１ないし５のいずれかに記載のコンデンサの前記端子に、電源線およびグランド線を含む配線を備えた基板が接続されたコンデンサ付き基板。
【請求項８】
請求項１ないし５のいずれかに記載のコンデンサを介して半導体素子と電源線およびグランド線を含む配線を備えた基板とを接続してなる構造体。
【請求項９】
内部電極層と誘電体層とが複数積層され、前記内部電極層に導通するビア電極として、第一の内部電極層に共通して導通する複数の第一のビア電極と、第二の内部電極層に共通して導通する複数の第二のビア電極とを備えたコンデンサを製造する方法であって、
誘電材料と前記内部電極を形成する内部電極形成材料を積み重ねることにより、積層体を形成する積層体形成工程と、
該積層体へ前記ビア電極を形成する工程と、
前記積層体の裏面における複数の前記ビア電極の形成位置に跨る領域であって、該裏面の一方向に沿った前記第一のビア電極，前記第二のビア電極をそれぞれ一以上含む領域に、端子を形成すると共に、該端子の形成領域に含まれる前記第一のビア電極,または前記第二のビア電極の形成位置に、積層体の表面から裏面を貫通して端子に導通されるビア電極を形成する工程と
を備えたコンデンサの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、内部電極層と誘電体層とを交互に複数積層させたコンデンサ、特に、内部電極層の導通にビア電極が用いられている積層コンデンサに関するものである。
【背景技術】
【０００２】
上記のような積層コンデンサでは、内部電極層に導通するビア電極が多数設けられている。こうしたビア電極には、第一の内部電極層に接続されるもの（第一のビア電極）と、第二の内部電極層に接続されるもの（第二のビア電極）とがある。これらのビア電極は、それぞれの内部電極層に導通させれば十分であることから、従来、コンデンサ表面の側から最深部の内部電極層に達しているに過ぎなかった（例えば、特許文献１,２を参照）。
【０００３】
【特許文献１】特開２００２−３５９１４１号公報
【特許文献２】特開２００３−１５８０３０号公報
【０００４】
こうしたコンデンサを種々の集積回路に実装するに当たっては、ビア電極が露出しているコンデンサ表面に他の電子デバイスを装着したり、コンデンサ表面のビア電極に配線をすれば足りていた。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところで、集積回路を用いた電子機器の小型化が強く求められる近年では、例えばプリント基板の表裏面への電子デバイス実装に見られるように、デバイスの表裏面を利用することが広く普及している。しかしながら、上記公報で提案されたコンデンサでは、実装態様への技術的着眼がなされていないことが実状である。
【０００６】
本発明は、上記した問題点を解決するためになされ、ビア電極の新たな用途の提供を通してコンデンサ実装の多様化を図ることを目的として、以下の構成を採った。
【課題を解決するための手段】
【０００７】
本発明のコンデンサは、
内部電極層と誘電体層とを複数積層させたコンデンサであって、
前記内部電極層に導通するビア電極として、第一の内部電極層に共通して導通する複数の第一のビア電極と、第二の内部電極層に共通して導通する複数の第二のビア電極とを備えると共に、
前記コンデンサの裏面における複数の前記ビア電極に跨る領域であって、該裏面の一方向に沿った前記第一のビア電極，前記第二のビア電極をそれぞれ一以上含む領域に、端子を形成し、
該端子は、前記裏面の複数の箇所に、複数の各端子が互いに離間した状態で配設されており、
該端子の形成領域に含まれる前記複数のビア電極のうち、前記第一のビア電極と前記第二のビア電極の一方のビア電極が、前記端子と導通されたことを要旨とする。
【０００８】
上記発明のコンデンサでは、コンデンサの裏面に端子が形成されており、この端子の形成領域に含まれる複数のビア電極のうち、第一のビア電極と第二のビア電極の一方のビア電極が、端子と導通されている。従って、コンデンサを、その裏面の端子を介して、各種回路の電源線またはグランド線に接続することが可能となり、コンデンサの活用範囲を拡大することができる。また、端子は、第一のビア電極，第二のビア電極をそれぞれ一以上含む複数のビア電極に跨る領域に形成されているので、端子を一個のビア電極に対応する領域に形成した場合と比べて、回路との接続可能範囲が広くなる。従って、電源線やグランド線の位置が互いに異なる複数の各回路との接続性やコンデンサの内部配線の信頼性を高めることができる。更に、端子は、コンデンサの裏面の一方向に沿った領域に、複数の各端子が互いに離間した状態で配設されている。このため、複数の端子をコンデンサの裏面に配設した場合に、端子と端子との間に生じる領域（端子が存在しない領域）が少なくなり、複数の端子をコンデンサの裏面に効率的に配設することが可能となる。従って、裏面における回路との接続可能範囲をより広く確保することが可能となり、各回路との接続性をより一層高めることができる。
【０００９】
端子が、コンデンサの裏面の一端から他端にかけて帯状に形成されることも、第一のビア電極，第二のビア電極をそれぞれ一以上含む範囲に端子を形成し易くなる点で好適である。
【００１０】
ここで、本願の特許請求の範囲および明細書において用いられる端子に関する用語につき、図１３を参照しつつ説明する。図１３では、端子の一例として、略矩形形状のランドを表わしている。本願の特許請求の範囲および明細書では、端子（ランド）の短辺方向の長さのことを「幅」（実施例においては幅Ｗ）といい、端子（ランド）の長辺方向の長さのことを全長（実施例においては全長Ｌ）という。
【００１１】
複数の各ビア電極が略同一の外径を有し、複数のビア電極が所定のピッチで互いに隣り合う状態で配置されている場合には、端子の幅を、所定方向に隣り合うビア電極間の最大ピッチに前記ビア電極の外径を加えた値よりも大きくし、端子の全長を、前記最大ピッチを形成した基準ビア電極と、該基準ビア電極の前記所定方向とは交差する方向にビア電極の列を１列跨いで配置されたビア電極とのピッチに、前記ビア電極の外径を加えた値よりも大きくすることが望ましい。こうすれば、複数の各端子が、第一のビア電極，第二のビア電極をそれぞれ一以上含む複数のビア電極に跨る領域に確実に形成される。このため、各端子の形成領域に含まれるビア電極をコンデンサの表面から裏面にかけて貫通形成した場合に、第一のビア電極，第二のビア電極のいずれについても、端子に導通させることができる。従って、回路ごとの電源線やグランド線の位置の相違に柔軟に対応可能なコンデンサを実現することができる。
【００１２】
ビア電極が格子状に配置されている場合には、端子の幅を、格子方向に隣り合う前記ビア電極間の最大ピッチにビア電極の外径を加えた値よりも大きくし、端子の全長を、格子縦方向に隣り合うビア電極間の最大ピッチの２倍にビア電極の外径を加えた値よりも大きくすることが好適である。こうすれば、複数の各端子を、第一のビア電極，第二のビア電極をそれぞれ一以上含む複数のビア電極に跨る領域に確実に形成することができる。
【００１３】
ビア電極が、格子方向に隣り合うビア電極間のピッチが略等ピッチとなるように配置されることも、一以上の第一のビア電極および一以上の第二のビア電極に跨る端子をより一層効率的に配置することができる点で好ましい。
【００１４】
上記のコンデンサに予め半導体素子や基板を装着しておく形態を採ることもできる。こうした形態としては、上記のコンデンサのビア電極に半導体素子が接続された半導体素子付きコンデンサ、上記のコンデンサの端子に、電源線およびグランド線を含む配線を備えた基板が接続されたコンデンサ付き基板、上記のコンデンサを介して半導体素子と電源線およびグランド線を含む配線を備えた基板とを接続してなる構造体等を考えることができる。
【００１５】
本発明のコンデンサの製造方法は、
内部電極層と誘電体層とが複数積層され、前記内部電極層に導通するビア電極として、第一の内部電極層に共通して導通する複数の第一のビア電極と、第二の内部電極層に共通して導通する複数の第二のビア電極とを備えたコンデンサを製造する方法であって、
誘電材料と前記内部電極を形成する内部電極形成材料を積み重ねることにより、積層体を形成する積層体形成工程と、
該積層体へ前記ビア電極を形成する工程と、
前記積層体の裏面における複数の前記ビア電極の形成位置に跨る領域であって、該裏面の一方向に沿った前記第一のビア電極，前記第二のビア電極をそれぞれ一以上含む領域に、端子を形成すると共に、該端子の形成領域に含まれる前記第一のビア電極,または前記第二のビア電極の形成位置に、積層体の表面から裏面を貫通して端子に導通されるビア電極を形成する工程と
を備えたことを要旨とする。
【００１６】
上記発明のコンデンサの製造方法では、まず、積層体へビア電極を形成する。この後、積層体の裏面における複数のビア電極の形成位置に跨る領域であって、第一のビア電極，第二のビア電極をそれぞれ一以上含む領域に端子を形成すると共に、該端子の形成領域に含まれる第一のビア電極または第二のビア電極の形成位置に、積層体の表面から裏面を貫通して端子に導通されるビア電極を形成する。こうすれば、端子の形成領域に含まれるビア電極をコンデンサの表面から裏面にかけて貫通形成しようとした場合に、第一のビア電極，第二のビア電極のいずれについても、端子に導通させることができる。従って、回路ごとの電源線やグランド線の位置の相違に柔軟に対応可能なコンデンサを容易に製造することができる。更に、端子は、積層体の裏面の一方向に沿った領域に形成される。このため、複数の端子を積層体の裏面に形成した場合に、端子と端子との間に生じる領域（端子が存在しない領域）が少なくなる。従って、裏面に複数の端子が効率的に配設されたコンデンサを製造することができる。
【発明を実施するための最良の形態】
【００１７】
以上説明した本発明の構成および作用を一層明らかにするために、以下、本発明の実施の形態を、以下の順序で説明する。
Ａ．実施例
Ａ−１．積層セラミックコンデンサ１０の構成
Ａ−２．積層セラミックコンデンサ１０の製造工程
Ａ−３．作用効果
Ｂ．変形例
【００１８】
Ａ．実施例：
Ａ−１．積層セラミックコンデンサ１０の構成：
図１は本発明の実施例である積層セラミックコンデンサ１０の設置例を縦断面で示す説明図である。図１に示す設置例では、ＩＣチップ３０が装着されたパッケージ５０とマザーボード等の配線基板６０とが積層セラミックコンデンサ１０を介して接続されている。
【００１９】
ＩＣチップ３０は、１枚のシリコン基板（ウェハ）上に、トランジスタや抵抗等の多数の回路素子が形成された細片である。形成された回路素子間は多数のアルミ配線で接続されている。回路素子に接続されたアルミ配線は、ＩＣチップ３０の下側表面に引き出され、パンプ状のパッド３２に接続されている。パッド３２は、アルミ配線の引き出し位置に対応するＩＣチップ３０の下側表面に、格子状に多数個配列されている。
【００２０】
パッケージ５０は、ＩＣチップ３０を装着する容器であり、ＩＣチップ３０が配置される絶縁層として下部層５４を備える。本実施例では、下部層５４をエポキシ樹脂を用いて成形している。勿論、他の絶縁材（例えば、エポキシ樹脂以外の樹脂材料やセラミック）で下部層５４を成形することも可能である。なお、こうした下部層５４に加えて、下部層５４に配置されたＩＣチップ３０を被覆する絶縁層として上部層５２を設ける構成を採ってもよい（図１における二点鎖線を参照）。こうすれば、ＩＣチップ３０が絶縁層内に封入されるので、ＩＣチップ３０を外部から有効に保護することができる。
【００２１】
下部層５４は、矩形形状を有するエポキシ樹脂製の板状体を、多数積層することによって形成されている。下部層５４の各層間は、銅めっき層や銅箔によって形成されたリード５６によって導通されている。リード５６は、下部層５４の上面（図１における上方向の面）に露出したバンプ５７と、下部層５４の下面（図１における下方向の面）に露出した端子５８とを備える。バンプ５７は、ＩＣチップ３０に接続される端子であり、下部層５４の上面に、格子状に多数個配列されている。また、端子５８は、積層セラミックコンデンサ１０の端子１６に、半田を用いて接続される。なお、図１では、電源線として用いられるリード５６，バンプ５７，端子５８（以下、リード５６＋，バンプ５７＋，端子５８＋という）を黒色の塗り潰しを用いて示し、グランド線として用いられるリード５６（以下、リード５６−，バンプ５７−，端子５８−という）を斜線ハッチングを用いて示しており、信号線として用いられるリードの記載を省略している。
【００２２】
配線基板６０は、制御用の配線や部品が実装されたエポキシ樹脂製の多層基板である。こうした配線基板６０としては、マザーボード等のプリント基板を考えることができる。配線基板６０の各層間は、銅めっき層や銅箔によって形成されたリード６６によって導通されている。リード６６は、配線基板６０の上面（図１における上方向の面）に露出した端子６７を備える。この端子６７は、積層セラミックコンデンサ１０のランド１７に、半田を用いて接続される。なお、図１では、電源ラインに接続されたリード６６，端子６７（以下、リード６６＋，端子６７＋という）を黒色の塗り潰しを用いて示し、グランドラインに接続されたリード６６，端子６７（以下、リード６６−，端子６７−という）を斜線ハッチングを用いて示しており、信号線としてのリードの記載を省略している。
【００２３】
積層セラミックコンデンサ１０は、内部電極１３間に誘電体としてのセラミック層１４を備え、このセラミック層１４と内部電極１３とが交互に多数積層された構造（以下、多層構造という）を有する。このため、各セラミック層１４は二つの内部電極１３の間に挟まれた状態とされている。
【００２４】
各内部電極１３は、一層おきに、外部の電源や回路等に接続されるビア電極１５に導通されている。ビア電極１５は、積層方向に、換言すれば、積層セラミックコンデンサ１０の表面１０ａから裏面１０ｂ方向に、略同一径でほぼ真っ直ぐに延設され、所定の間隔で多数個形成されている。この多数個のビア電極１５には、積層セラミックコンデンサ１０の表面１０ａから裏面１０ｂの手前までの範囲に設けられた非貫通形状のものと、積層セラミックコンデンサ１０の表面１０ａから裏面１０ｂまでを貫通する形状を有するものとがある。
【００２５】
このように誘電体中に内部電極１３が互い違いに積層され、内部電極１３がビア電極１５に接続されることにより、積層セラミックコンデンサ１０が形成される。このような多層構造の積層セラミックコンデンサ１０では、電荷が蓄積される部位が階層的に多数形成されるので、小型で大きな静電容量を実現することができる。
【００２６】
表面１０ａには、ビア電極１５の上端が格子状に配列されている（図２を参照）。このビア電極１５の上端には、パッケージ５０との接続用の端子１６が形成されている。この端子１６は、パッケージ５０の端子５８に対応する位置に設けられている。また、裏面１０ｂには、一部のビア電極１５（表面１０ａから裏面１０ｂを貫通する態様のビア電極）の下端が露出されており、このビア電極１５の下端には、配線基板６０との接続用のランド１７が接続されている。ランド１７は、幅Ｗ、全長Ｌの略矩形形状とされており、端子１６よりも大きな面積で、裏面１０ｂに複数個形成されている。各ランド１７は、配線基板６０の端子６７を包含し得る範囲に設けられている。本実施例では、上記のランド１７が、特許請求の範囲における「端子」に相当する。
【００２７】
なお、図１では、正の電荷に帯電する内部電極１３に接続されたビア電極１５，端子１６，ランド１７（以下、ビア電極１５＋，端子１６＋，ランド１７＋という）を黒色の塗り潰しを用いて示し、負の電荷に帯電する内部電極１３に接続されたビア電極１５，端子１６，ランド１７（以下、ビア電極１５−，端子１６−，ランド１７−という）を斜線ハッチングを用いて示しており、信号線として用いられるビア電極の記載を省略している。ビア電極１５＋，ビア電極１５−は、配線基板６０からの電源供給を受け、パッケージ５０ないしＩＣチップ３０に駆動電源（電圧）を供給するための配線として用いられる。即ち、ビア電極１５＋はパッケージ５０ないしＩＣチップ３０への電源線として用いられ、ビア電極１５−はパッケージ５０ないしＩＣチップ３０へのグランド線として用いられる。本実施例では、上記のビア電極１５＋，ビア電極１５−が、それぞれ、特許請求の範囲における「第一のビア電極」，「第二のビア電極」に相当する。
【００２８】
図２は積層セラミックコンデンサ１０の表面１０ａを示す説明図であり、図３は表面１０ａの一部を示す説明図である。なお、図２，図３および後述する図５ないし図１１では、説明の便宜上、端子１６の図示を省略してビア電極１５の上端が表面１０ａに表れた状態を示しており、ビア電極１５＋，ビア電極１５−を、それぞれ、点模様のハッチング，斜線ハッチングを用いて示している。また、図２および後述する図５，図７では、裏面１０ｂに設けられたランド１７の外形を破線を用いて示している。
【００２９】
図２に示すように、ビア電極１５は、縦方向，横方向に整列した状態で設けられており、縦方向，横方向のいずれにおいてもビア電極１５＋とビア電極１５−が交互に並んでいる。なお、既述したように、ビア電極１５は、表面１０ａから裏面１０ｂ方向に、略同一径でほぼ真っ直ぐに延設されるので、ビア電極１５を裏面１０ｂまで延設したときの裏面１０ｂにおける投影形状は、図２と同じ状態となる。
【００３０】
各ビア電極１５は同一の直径Φ２を有する。また、隣り合うビア電極１５間のピッチ（以下、ビア電極間ピッチＰｂという）は、ほぼ均一なピッチとされている。よって、図３に示す例では、４つのビア電極間ピッチＰｂ１〜Ｐｂ４に製造に伴う誤差はなく、４つのビア電極間ピッチＰｂ１〜Ｐｂ４（縦方向のピッチＰｂ１，ピッチＰｂ３、横方向のピッチＰｂ２，ピッチＰｂ４）は、ほぼ同じ値とされている。
【００３１】
図２に示すように、ランド１７は、縦方向，横方向に整列した状態で複数設けられている。隣り合うランド１７間の縦方向のピッチ，横方向のピッチは、それぞれ、ほぼ均一なピッチＰｒ２（以下、ランド間ピッチＰｒ２という），ほぼ均一なピッチＰｒ１（以下、ランド間ピッチＰｒ１という）とされている。
【００３２】
ランド１７は、ビア電極１５の横断面積（即ち、直径Φ２である円の面積）よりも大きな面積（即ち、幅Ｗ×全長Ｌ）を有する。この幅Ｗ，全長Ｌの値は、以下の式１，式２に基づいて決定されている。
【００３３】
Ｗ≧Ｐｂｍａｘ＋Φ２  ...式１
Ｌ≧Ｐｂｍａｘ×２＋Φ２  ...式２
【００３４】
上式において、Ｐｂｍａｘは、最も大きな値のビア電極間ピッチＰｂを表わす。図２ないし図３に示す例では、Ｐｂｍａｘは、４つのビア電極間ピッチＰｂ１〜Ｐｂ４のいずれかの値となる。
【００３５】
こうした式１に基づいて決定された幅Ｗおよび全長Ｌを有するランド１７を用いれば、ランド１７を裏面１０ｂのどこに装着しても、ランド１７内に、少なくとも１つのビア電極１５＋の延設軌跡と少なくとも１つのビア電極１５−の延設軌跡が存在することになる。この理由を図３を参照して説明する。図３では、幅Ｗが「Ｐｂ１＋Φ２」、全長Ｌが「Ｐｂ１×２＋Φ２」であるランド１７を二点鎖線で表わしている。このランド１７を上下方向，左右方向，斜め方向のいずれに移動させた場合においても、少なくとも１つのビア電極１５＋と少なくとも１つのビア電極１５−がランド１７を表わす二点鎖線内に含まれることがわかる。
【００３６】
本実施例では、隣り合う二つのランド１７が異極となった場合にランド間でショート等の電気的な不具合が生じることを防止すべく、隣り合う二つのランド１７は、互いに離間した状態で、重なり合うことなく設けられている。これにより、ランド１７の幅Ｗおよび全長Ｌは、以下の式３，式４を満たすように決定される。
【００３７】
Ｗ＜Ｐｒ１  ...式３
Ｌ＜Ｐｒ２  ...式４
【００３８】
Ａ−２．積層セラミックコンデンサ１０の製造工程：
上記構成の積層セラミックコンデンサ１０は、図４に示すステップＳ１００〜Ｓ１８０の各工程を経て製造される。各工程の内容につき、以下、工程順に説明する。まず、ＰＥＴ（ポリエチレンテレフタレート）フィルム等の長尺状のキャリアフィルムにチタン酸バリウムなどから成るセラミックスラリを均一に薄く塗布して乾燥させる。これにより、キャリアフィルム上にセラミック層が形成される（ステップＳ１００）。次に、乾燥後のセラミックスラリ上に、Ａｇ製の電極パターンのスクリーン印刷などによって、配線層を形成する（ステップＳ１１０）。この配線層が既述した内部電極１３として機能する。次に、上記のセラミック層が形成された長尺状のキャリアフィルムを搬送させながら、一定形状に、セラミック層およびキャリアフィルムを切り出し、キャリアフィルムを剥離する（ステップＳ１２０，ステップＳ１３０））。こうした切り出しおよび剥離により、配線層の形状が異なる２種類のセラミックシートが形成される。次に、予め敷設されたＰＥＴ（ポリエチレンテレフタレート）製のベースシートに２種類のセラミックシート２０を交互に積層することにより積層体ＣＳ'及び積層体ＣＳ"を形成する（ステップＳ１４０）。
【００３９】
次に、焼成後の表側（狭ピッチ側）ビア電極の径，数，範囲や隣り合うビア電極間のピッチ等を決定する（ステップＳ１４５）。本実施例では、最終的に貫通あるいは非貫通状態となるビア電極の径を、後述する焼成工程後に上述した直径Φ２となるような値とし、隣り合うビア電極間のピッチを、後述する焼成工程後に上述した均等なビア電極間ピッチＰ１ｂ〜Ｐｂ４となるような値としている。その後、上記決定された仕様となるように、レーザ加工機を用いて、積層体ＣＳ'にビアホールを形成する（ステップＳ１５０）。こうしたステップＳ１４５，ステップＳ１５０の工程は、別の積層体ＣＳ"についても同様に行なわれる。即ち、焼成後の裏側（広ピッチ側）ビア電極の径，数，範囲等を決定した後、レーザ加工機を用いて、積層体ＣＳ"にビアホールを形成する。次に、積層体ＣＳ'およびＣＳ"の各ビアホールに導電材料を充填する（ステップＳ１６０）。充填された導電材料は既述したビア電極１５として機能する。なお、本実施例では、適度に粘度の高いペースト状のＡｇを導電材料として用いている。
【００４０】
次に、積層体ＣＳ"からベースシートを剥離し、積層体ＣＳ'と積層・一体化し、積層体ＣＳを得る。次に、積層体ＣＳを高温・高圧プレスによって圧着した後、積層体ＣＳからベースシートを剥離する（ステップＳ１７０）。続いて、積層体ＣＳのベースシートが貼付されていた側の面（既述した表面１０ａに相当する面）の導電材料が露出した部位（既述したビア電極１５の上端に相当する部位）に端子１６を形成すると共に、反対側の面（既述した裏面１０ｂに相当する面）の導電材料が露出した部位（既述したビア電極１５の下端に相当する部位）にランド１７を形成する（ステップＳ１７５）。端子１６やランド１７の形成は、導電材料の表装印刷などの手法によって行なうことができる。形成するランド１７の幅Ｗおよび全長Ｌやランド間ピッチは、後述する焼成による導電材料の収縮率を加味し、焼成後に上記の式１ないし式４を満たすような値に決定される。次に、積層体ＣＳに、使用される積層セラミックコンデンサ１０の大きさに合わせて溝を入れ、溝入れ後の積層体ＣＳを脱脂した後に焼成する（ステップＳ１８０）。こうした焼成の後、溝に沿ったブレークによる個片化により、図１，図２に示したような積層セラミックコンデンサ１０が形成される。
【００４１】
なお、この積層コンデンサの製造方法は、上述した工程に限定されるものではなく、任意の適切な工程を用いて実施することができる。例えば、上記したステップＳ１５０までの工程において、ステップ１３０のキャリアフィルム剥離とステップ１４０のシート積層を逆に行ったり、ステップＳ１２０のシート切り出しをステップＳ１１０の配線層の形成に先だって行うこともできる。また、上記した実施例では、ビア電極１５を構成する導電材料として、Ａｇを用いたが、本発明はこれに限定されるものではなく、例えば、Ｐｔ，Ｐｄ，Ａｇ−Ｐｔ，Ａｇ−Ｐｄ，Ｃｕ，Ａｕ，Ｎｉなどを用いるようにしてもよい。何れの材料を用いるかは、セラミック層の材質等との適合性を考慮して決定すればよい。また、必要に応じて無機材料を含有させるようにしてもよい。
【００４２】
Ａ−３．作用効果：
以上説明した本実施例の積層セラミックコンデンサ１０によれば、少なくとも、以下（イ）〜（ハ）に列記したような作用効果を奏する。
【００４３】
（イ）本実施例の積層セラミックコンデンサ１０では、その裏面１０ｂにランド１７が形成されており、このランド１７の形成領域に含まれるビア電極１５＋，ビア電極１５−のいずれかが、ランド１７と導通するよう、表面１０ａから裏面１０ｂにかけて貫通形成されている。従って、積層セラミックコンデンサ１０を、その裏面１０ｂのランド１７を介して、配線基板６０の端子６７に接続することが可能となり、コンデンサの活用範囲を拡大することができる。また、ランド１７は、ビア電極１５＋，ビア電極１５−をそれぞれ１以上含む複数のビア電極１５に跨る領域に形成されているので、ランドを１個のビア電極に対応する領域に形成した場合と比べて、配線基板６０との接続可能範囲が広くなる。従って、端子６７の位置が互いに異なる複数の配線基板との接続がなされ得る場合に、各配線基板との接続性やコンデンサの内部配線の信頼性を高めることができる。例えば、このような複数の配線基板との接続を確保するために、コンデンサの裏面に露出されるビア電極の位置が該裏面に接続される配線基板の端子の位置に適合するよう、ビア電極のピッチをコンデンサ内部で変更する（以下、ピッチ変換という）ための内部配線パターンを設ける必要がなく、治工具費用や工数の削減などにより低コスト化を図ることができる。更に、ランド１７は、略矩形形状を有し、裏面１０ｂの複数の箇所に、複数の各ランド１７が互いに離間した状態で配設されている。このため、複数のランド１７を裏面１０ｂに配設した場合に、ランドとランドとの間に生じる領域（ランドが存在しない領域）が、ランドが円形形状の場合と比較して少なくなり（図２を参照）、複数のランド１７をコンデンサの裏面に効率的に配設することが可能となる。従って、裏面１０ａにおける配線基板６０との接続可能範囲をより広く確保することが可能となり、各種の配線基板との接続性をより一層高めることができる。例えば、積層セラミックコンデンサ１０の裏面１０ｂに配線基板を接続しようとしたが、配線基板の電源線やグランド線の位置に対応する裏面１０ｂの位置にランドが存在しない、といった事態の発生を有効に防止することができる。
【００４４】
（ロ）本実施例の積層セラミックコンデンサ１０では、裏面１０ｂに設けられるランド１７の幅Ｗおよび全長Ｌを、上記の式１ないし式４に基づき、ビア電極１５の直径Φ２およびビア電極間ピッチＰｂの値に応じて決定する。これにより、複数の各ランド１７は、ビア電極１５＋，ビア電極１５−をそれぞれ１以上含む複数のビア電極１５に跨る領域に、確実に形成される。このため、上記の製造工程（ステップＳ１５０〜Ｓ１６０）において、各ランド１７の形成領域に含まれるビア電極１５をコンデンサの表面１０ａから裏面１０ｂにかけて貫通形成した場合に、ビア電極１５＋，ビア電極１５−のいずれについても、ランド１７に導通させることができる。従って、配線基板６０ごとの端子６７＋や端子６７−の位置の相違に柔軟に対応することができる。例えば、ビア電極１５＋，ビア電極１５−のいずれもがランド１７に接続されないという事態や、配線基板６０の端子６７＋に接続予定のランド１７に、異極であるビア電極１５−しか接続することができず、同極であるビア電極１５＋を接続することができないという事態が生じることがない。
【００４５】
（ハ）本実施例の積層セラミックコンデンサ１０では、ビア電極１５が、ビア電極間ピッチＰｂが略等ピッチとなるように、格子状に配置されている。従って、１以上のビア電極１５＋および１以上のビア電極１５−に跨るランドを効率的に配置することができる。
【００４６】
Ｂ．変形例：
以上、本発明の実施の形態を実施例を用いて説明したが、本発明は上記実施例に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能である。
【００４７】
例えば、上記実施例では、積層セラミックコンデンサ１０の表面１０ｂに、多数のビア電極１５を、縦方向，横方向のいずれの列においてもビア電極１５＋とビア電極１５−が交互に並ぶように形成したが、縦方向，横方向のいずれか一方の列においてビア電極１５＋とビア電極１５−が交互に並ぶように形成してもよい。このようにビア電極が設けられた積層セラミックコンデンサ４１０を第１変形例として図５，図６に示した。図５，図６は、第１変形例としての積層セラミックコンデンサ４１０を、それぞれ、図２，図３に対応する図で表わしたものである。なお、以下の各変形例の説明においては、上記実施例と共通の各部につき、符号の十の位以下を実施例と同じ数字ないし英字を用いて表わし、その説明を省略している。
【００４８】
図５に示すように、積層セラミックコンデンサ４１０の表面４１０ａには、ビア電極４１５が、縦方向，横方向に整列した状態で設けられている。横方向の列は、等ピッチで配置されたビア電極４１５＋からなる正極列と、この正極列と同じピッチで配置されたビア電極４１５−からなる負極列とから構成されている。正極列，負極列は、正極列におけるビア電極４１５＋間のピッチや負極列におけるビア電極４１５−間のピッチと同じピッチで、交互に縦方向に配置されている。これにより、表面４１０ａにおけるビア電極４１５は、横方向の各列においては同極のビア電極４１５が並ぶように形成されており、縦方向の各列においてはビア電極４１５＋とビア電極４１５−が交互に並ぶように形成されている。
【００４９】
こうした構成において、表面４１０ａにおける、隣り合うビア電極４１５間のビア電極間ピッチＰｂは、図６に示すように、ほぼ均一なピッチＰｂ１〜Ｐｂ４とされている。このような場合に、ランド４１７の幅Ｗ，全長Ｌの値は、上記の式１，式２におけるＰｂｍａｘにビア電極間ピッチＰｂ１〜Ｐｂ４のいずれかの値を代入することによって決定される。
【００５０】
こうした式１，式２に基づいて決定された幅Ｗおよび全長Ｌを有するランド４１７を用いれば、ランド４１７を裏面４１０ｂのどこに装着しても、ランド４１７内に、少なくとも１つのビア電極４１５＋の延設軌跡と少なくとも１つのビア電極４１５−の延設軌跡が存在することになる。この理由を図６を参照して説明する。図６では、幅Ｗが「Ｐｂ１＋Φ２」、全長Ｌが「Ｐｂ１×２＋Φ２」であるランド４１７を二点鎖線で表わしている。このランド４１７を上下方向，左右方向，斜め方向のいずれに移動させた場合においても、少なくとも１つのビア電極４１５＋と少なくとも１つのビア電極４１５−がランド４１７を表わす二点鎖線内に含まれることがわかる。よって、第１変形例としての積層セラミックコンデンサ４１０によれば、ランド４１７が、ビア電極４１５＋，ビア電極４１５−をそれぞれ１以上含む複数のビア電極４１５に跨る領域に確実に形成されるので、上記実施例において列記した（イ）〜（ハ）と同様の作用効果を奏することができる。
【００５１】
上記実施例では、多数のビア電極１５を、縦方向および横方向に整列した状態で設けたが、縦方向，横方向のいずれかに整列した状態で設けてもよい。このようにビア電極が設けられた積層セラミックコンデンサ３１０を第２変形例として図７，図８に示した。図７，図８は、第２変形例としての積層セラミックコンデンサ３１０を、それぞれ、図２，図３に対応する図で表わしたものである。
【００５２】
図７に示すように、積層セラミックコンデンサ３１０の表面３１０ａは、図５に示した表面４１０ａにおいて、負極列を、正極列におけるビア電極４１５＋間のピッチの２分の１だけ横方向にずらした状態を表わしている。このため、ビア電極３１５は、横方向に整列した状態で設けられ、縦方向には非整列の状態とされている。
【００５３】
こうした構成において、表面３１０ａにおける、整列した横方向に隣り合うビア電極３１５間のビア電極間ピッチＰｂは、図８に示すように、ほぼ均一なピッチＰｂ１，Ｐｂ２とされている。一方、整列していない縦方向には、ビア電極３１５間（図８ではビア電極３１５＋とビア電極３１５＋との間）に、横方向の配列を１列分跨いでビア電極間ピッチＰｃが形成されている。このビア電極間ピッチＰｃの値は、図８の例ではピッチＰｃ１とされている。このような場合に、ランド３１７の幅Ｗ，全長Ｌの値は、以下の式５，式６に基づいて決定されている。
【００５４】
Ｗ≧Ｐｂｘｍａｘ＋Φ２  ...式５
Ｌ≧Ｐｃ＋Φ２  ...式６
【００５５】
上記の式５において、Ｐｂｘｍａｘは、整列した横方向に隣り合うビア電極間ピッチＰｂの最大値を表わす。よって、図７ないし図８に示す例では、Ｐｂｘｍａｘは、２つのビア電極間ピッチＰｂ１，Ｐｂ２のいずれかの値となる。
【００５６】
こうした式５および式６に基づいて決定されたた幅Ｗおよび全長Ｌを有するランド３１７を用いれば、ランド３１７を裏面３１０ｂのどこに装着しても、ランド３１７内に、少なくとも１つのビア電極３１５＋の延設軌跡と少なくとも１つのビア電極３１５−の延設軌跡が存在することになる。この理由を図８を参照して説明する。図８では幅Ｗが「Ｐｂ１＋Φ２」、全長Ｌが「Ｐｃ１＋Φ２」であるランド３１７を二点鎖線で表わしている。このランド３１７を上下方向，左右方向，斜め方向のいずれに移動させた場合においても、少なくとも１つのビア電極３１５＋と少なくとも１つのビア電極３１５−がランド３１７を表わす二点鎖線内に含まれることがわかる。よって、第２変形例としての積層セラミックコンデンサ３１０によれば、ランド３１７が、ビア電極３１５＋，ビア電極３１５−をそれぞれ１以上含む複数のビア電極３１５に跨る領域に確実に形成されるので、上記実施例において列記した（イ）〜（ハ）と同様の作用効果を奏することができる。
【００５７】
なお、上記の第２変形例において、図９に示すように、ビア電極間ピッチＰｃを、横方向の配列を斜め方向に１列分跨いで定め、その値をピッチＰｃ２としてもよい。この図９では幅Ｗが「Ｐｂ１＋Φ２」、全長Ｌが「Ｐｃ２＋Φ２」であるランド３１７Ａを二点鎖線で表わしている。このランド３１７Ａを上下方向，左右方向，斜め方向のいずれに移動させた場合においても、少なくとも１つのビア電極３１５＋と少なくとも１つのビア電極３１５−がランド３１７を表わす二点鎖線内に含まれることがわかる。
【００５８】
なお、上記実施例や第１変形例において、式１，式２に替えて、上記の式５，式６を用いることも可能である。
【００５９】
上記実施例では、ビア電極１５のビア電極間ピッチＰｂを均一としたが、上述したランド１７の形成手法は、ビア電極間ピッチＰｂが異なる構成にも対応することができる。上記実施例においてビア電極間ピッチＰｂを異ならせた構成を第３変形例として図１０に示した。図１０は第３変形例としての積層セラミックコンデンサ２１０を図３に対応する図で表わしたものである。
【００６０】
図１０に示すように、積層セラミックコンデンサ２１０の表面２１０ａにおいて、隣り合うビア電極２１５のビア電極間ピッチＰｂは、基準となるビア電極２１５＋から、図１０における向かって右方向のビア電極２１５−に対してピッチＰｂ２、図１０における向かって上方向のビア電極２１５−に対してピッチＰｂ１、図１０における向かって左方向のビア電極２１５−に対してピッチＰｂ４、図１０における向かって下方向のビア電極２１５−に対してピッチＰｂ３とされており、各方向において異なっている。このような場合に、ランド２１７の幅Ｗ，全長Ｌの値は、上記の式５および式６に基づいて決定することができる。即ち、上記の式５において、横方向に隣り合うビア電極間ピッチＰｂの最大値を表わすＰｂｘｍａｘにピッチＰｂ４の値を代入すると共に、式６において、横方向の配列を１列分跨いだ縦方向のビア電極間ピッチを表わすＰｃに「ピッチＰｂ１＋ピッチＰｂ３」の値を代入するのである。
【００６１】
こうした式５および式６に基づいて決定された幅Ｗおよび全長Ｌを有するランド２１７を用いれば、ランド２１７を裏面２１０ｂのどこに装着しても、ランド２１７内に、少なくとも１つのビア電極２１５＋の延設軌跡と少なくとも１つのビア電極２１５−の延設軌跡が存在することになる。この理由を図１０を参照して説明する。図６では、幅Ｗが「Ｐｂ４＋Φ２」、全長Ｌが「Ｐｂ１＋Ｐｂ３＋Φ２」であるランド２１７を二点鎖線で表わしている。このランド２１７を上下方向，左右方向，斜め方向のいずれに移動させた場合においても、少なくとも１つのビア電極２１５＋と少なくとも１つのビア電極２１５−がランド２１７を表わす二点鎖線内に含まれることがわかる。よって、第３変形例としての積層セラミックコンデンサ２１０によれば、ランド２１７が、ビア電極２１５＋，ビア電極２１５−をそれぞれ１以上含む複数のビア電極２１５に跨る領域に確実に形成されるので、上記実施例において列記した（イ）〜（ロ）と同様の作用効果を奏することができる。
【００６２】
なお、図１０では上記実施例を変形した場合を例として説明したが、第１，第２変形例においてビア電極間ピッチＰｂを異ならせた場合にも、ビア電極間ピッチを上記の式５および式６に代入してランド３１７の幅Ｗおよび全長Ｌを決定すれば、ビア電極３１５＋，ビア電極３１５−をそれぞれ１以上含む複数のビア電極３１５に跨る領域にランド３１７が確実に形成される。よって、上記実施例において列記した（イ）〜（ロ）と同様の作用効果を得ることができる。
【００６３】
上記実施例ないし各変形例では、ランド１７の幅Ｗおよび全長Ｌを計算式を用いて決定したが、上記計算式を用いることなく、正のビア電極，負のビア電極をそれぞれ１以上含む複数のビア電極に跨る領域に、ランドを、ランド同士が重なり合わないように形成してもよい。このように形成されるランドは、矩形以外の非円形形状（例えば、多角形等）であってもよい。
【００６４】
また、裏面１０ｂに設けられるランド１７の全長Ｌを長くし、ランド１７が、積層セラミックコンデンサ１０の一端から他端までの範囲に行き渡るように構成してもよい。このような構成例を第４変形例として図１１に示した。図１１は第４変形例としての積層セラミックコンデンサ５１０を図２に対応する図で表わしたものである。この図１１では裏面５１０ｂへのランド５１７の形成範囲を破線で表わしている。図１１に示すように、ランド５１７は、裏面５１０ｂの斜め方向に沿った領域に、裏面５１０ｂの一端から他端にかけて、帯状に形成されている。これにより、ビア電極５１５＋，ビア電極５１５−をそれぞれ一以上含む範囲にランドを形成し易くなる。もちろん、このような帯状のランド５１７を、裏面５１０ｂの上下方向や左右方向に沿った領域に形成しても差し支えない。また、このようにランドの形状を帯状とした場合には、ランド５１７よりも幅Ｗの小さなランド５１７を採用した場合においても、ビア電極５１５＋，ビア電極５１５−をそれぞれ一以上含む範囲にランドを形成することができる。
【００６５】
また、上記実施例ないし変形例では、パッケージ５０とマザーボード等の配線基板６０との間に積層セラミックコンデンサ１０を介装したが、他の電子デバイス間に積層セラミックコンデンサ１０を介装してもよい。例えば、図１２に示す第５変形例のように、ＩＣチップ１３０とパッケージ１５０とを積層セラミックコンデンサ１１０を介して電気的に接続し、積層セラミックコンデンサ１１０をＩＣチップ１３０とパッケージ１５０とを中継する基板として用いる構成を採ることも可能である。
【００６６】
また、上記実施例や各変形例の積層セラミックコンデンサに予めＩＣチップやパッケージ，配線基板を装着しておく形態を採ることもできる。こうした形態としては、積層セラミックコンデンサのビア電極にＩＣチップが接続されたＩＣチップ付きコンデンサ、積層セラミックコンデンサのビア電極が有する端子もしくはランドにパッケージが接続されたコンデンサ付きパッケージ、積層セラミックコンデンサのビア電極が有するランドに配線基板が接続されたコンデンサ付き配線基板、上記の積層セラミックコンデンサを介してＩＣチップとパッケージとを接続してなる構造体等を考えることができる。
【図面の簡単な説明】
【００６７】
【図１】本発明の実施例である積層セラミックコンデンサ１０の設置例を縦断面で示す説明図である。
【図２】積層セラミックコンデンサ１０の表面１０ａを示す説明図である。
【図３】表面１０ａの一部を示す説明図である。
【図４】積層セラミックコンデンサ１０の製造工程を示す説明図である。
【図５】第１変形例を示す説明図である。
【図６】表面４１０ａの一部を拡大して示す説明図である。
【図７】第２変形例を示す説明図である。
【図８】表面３１０ａの一部を拡大して示す説明図である。
【図９】第２変形例の変更例を示す説明図である。
【図１０】第３変形例を示す説明図である。
【図１１】第４変形例を示す説明図である。
【図１２】第５変形例を示す説明図である。
【図１３】幅、全長の意味を表わす説明図である。
【符号の説明】
【００６８】
１０，１１０，２１０，３１０...積層セラミックコンデンサ
１０ａ，１１０ａ，２１０ａ，３１０ａ...表面
１０ｂ，１１０ｂ...裏面
１３，１１３...内部電極
１４，１１４...セラミック層
１５，１１５，２１５，３１５...ビア電極
１６...端子
１７，１７Ａ，１７Ｂ，１７Ｃ，１１７，２１７，３１５...ランド
３０，１３０...ＩＣチップ
３２，１３２...パッド
５０，１５０...パッケージ
５２，１５２...上部層
５４，１５４...下部層
５６，１５６...リード
５７...バンプ
５８，１５８...端子
６０...配線基板
６６...リード
６７...端子
１１６Ｂ...バンプ
１５７Ｔ...端子
【図１】
2005085855.tif 000003
【図２】
2005085855.tif 000004
【図３】
2005085855.tif 000005
【図４】
2005085855.tif 000006
【図５】
2005085855.tif 000007
【図６】
2005085855.tif 000008
【図７】
2005085855.tif 000009
【図８】
2005085855.tif 000010
【図９】
2005085855.tif 000011
【図１０】
2005085855.tif 000012
【図１１】
2005085855.tif 000013
【図１２】
2005085855.tif 000014
【図１３】
2005085855.tif 000015