(57)【要約】【課題】裏面チッピングを抑制し、薄いチップであっても抗折強度を向上でき、且つ接続不良を低減できる半導体装置及びその製造方法を提供することを目的としている。【解決手段】素子形成面側に予め接着剤層２３−１が形成され、その接着剤層の表面からバンプ２５−１が露出した半導体チップ２２−１を配線基板２１にワイヤボンディングし、この半導体チップ上に上記接着材層を介在して半導体チップ２２−２を積み重ね、ワイヤボンディングによって配線基板２１にワイヤボンディングする。同様にして半導体チップを順次積み重ねてスタックＭＣＰを形成することを特徴としている。樹脂シートＤＢＧ法で作製した抗折強度の高い薄厚チップをスタックＭＣＰに応用できるため、裏面チッピングを抑制し、薄いチップであっても抗折強度を向上でき、且つ接続不良を低減して薄厚またはチップを多段に積み重ねることができる。【選択図】      図１
2005228930.tif 000002
【特許請求の範囲】
【請求項１】
複数の半導体チップが積み重ねてパッケージングされ、
前記複数の半導体チップの少なくとも１つは、
半導体チップの素子形成面側に形成された接着剤層と、
前記半導体チップのパッド上に形成され、前記接着剤層の表面から露出されたバンプと、
前記バンプと配線基板に形成された配線層とを電気的に接続するボンディングワイヤと
を具備することを特徴とする半導体装置。
【請求項２】
第１半導体チップと、
前記第１半導体チップの素子形成面側に形成された第１接着剤層と、
前記第１半導体チップにおける第１パッド上に形成され、前記第１接着剤層の表面から露出された第１バンプと、
前記第１バンプと配線基板に形成された第１配線層とを電気的に接続する第１ボンディングワイヤと、
前記第１半導体チップよりもサイズが小さく、前記第１半導体チップにおける前記第１パッドの内側の前記第１接着剤層上にマウントされたスペーサと、
前記スペーサ上に設けられ、前記第１バンプと前記第１ボンディングワイヤとの接続部を覆うフィレットを有する第２接着剤層と、
前記第２接着剤層上にマウントされ、前記第１半導体チップと実質的に同じサイズの第２半導体チップと、
前記第２半導体チップの素子形成面側に形成された第３接着剤層と、
前記第２半導体チップにおける第２パッド上に形成され、前記第３接着剤層の表面から露出された第２バンプと、
前記第２バンプと前記基板に形成された第２配線層とを電気的に接続する第２ボンディングワイヤと
を具備することを特徴とする半導体装置。
【請求項３】
素子形成面側に第１接着剤層が形成され、且つ第１パッド上に前記第１接着剤層の表面から露出された第１バンプを有する第１半導体チップにおける前記第１バンプ上に、第１ボールボンディングを行う工程と、
第１ボンディングボールからボンディングワイヤを延ばして配線基板に形成された第１配線層に第１ウェッジボンディングを行う工程と、
素子形成面側に第２接着剤層が形成され、且つ第２パッド上に前記第２接着剤層の表面から露出された第２バンプを有し、前記第１半導体チップよりもサイズが小さい第２半導体チップを、前記第１半導体チップにおける前記第１パッドの内側の前記第１接着剤層上にマウントする工程と、
前記第２半導体チップの第２バンプ上に、第２ボールボンディングを行う工程と、
第２ボンディングボールからボンディングワイヤを延ばして前記配線基板に形成された第２配線層に第２ウェッジボンディングを行う工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項４】
素子形成面側に第１接着剤層が形成され、且つ第１パッド上に前記第１接着剤層の表面から露出された第１バンプを有する第１半導体チップにおける前記第１バンプ上に、第１ボールボンディングを行う工程と、
第１ボンディングボールからボンディングワイヤを延ばして配線基板に形成された第１配線層に第１ウェッジボンディングを行う工程と、
上面側に第２接着剤層が形成され、前記第１半導体チップよりもサイズが小さいスペーサを、前記第１半導体チップにおける前記第１パッドの内側の前記第１接着剤層上にマウントする工程と、
素子形成面側に第３接着剤層が形成され、且つ第２パッド上に前記第３接着剤層の表面から露出された第２バンプを有し、前記第１半導体チップと実質的に同じサイズの第２半導体チップを、前記第２接着剤層上にマウントする工程と、
前記第２半導体チップの第２バンプ上に、第２ボールボンディングを行う工程と、
第２ボンディングボールからボンディングワイヤを延ばして前記配線基板に形成された第２配線層に第２ウェッジボンディングを行う工程とを具備し、
前記第２半導体チップを前記第２接着剤層上にマウントする工程は熱圧着であり、前記第２接着剤層を溶融してフィレットを発生させ、前記第１半導体チップにおける第１ボールボンディング部に到達させることにより、前記第２ボールボンディング工程における前記第２半導体チップの補強を行う
ことを特徴とする半導体装置の製造方法。
【請求項５】
前記第１，第２半導体チップは、素子形成が終了した半導体ウェーハが先ダイシング法により分割されて形成され、前記第１，第３接着剤層と前記第１，第２バンプは前記半導体ウェーハが分割される前に形成されることを特徴とする請求項４に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、半導体装置及びその製造方法に関し、特に複数の半導体チップを積み重ねてパッケージングするスタックＭＣＰ（multi chip package）に関するものである。
【背景技術】
【０００２】
従来、スタックＭＣＰは、半導体ウェーハへの素子形成工程、ウェーハの裏面研削工程、ウェーハ裏面へのフィルム状接着剤の貼り付け工程、及びウェーハのダイシング工程等を経て半導体チップを形成し、形成したチップをマウント工程とワイヤボンディング工程を順次繰り返して多段に積み上げて実装した後、樹脂モールディングして形成している。
【０００３】
図１９は、このような従来のスタックＭＣＰの一部を拡大して示す断面構成図である。ここでは、４個の半導体チップを積み重ねて実装する場合を例に取って示している。配線基板１１のチップ搭載位置上には接着剤層１２−１を介在して半導体チップ１３−１がマウントされ、このチップ１３−１のパッド１４−１と上記配線基板１１上の配線層１５−１とがボンディングワイヤ１６−１で電気的に接続されている。
【０００４】
上記第１半導体チップ１３−１上には、上記接着剤層１２−２を介在して上記チップ１３−１よりもサイズが小さい半導体チップ１３−２がマウントされている。このチップ１３−２のパッド１４−２と上記配線基板１１上の配線層１５−２とがボンディングワイヤ１６−２で電気的に接続される。
【０００５】
上記第２の半導体チップ１３−２上には、接着剤層１２−３を介在して上記チップ１３−２よりもサイズが小さいスペーサ１７が設けられている。このスペーサ１７には、例えば素子の形成されていないチップ（スペーサチップと呼ばれる）が用いられる。
【０００６】
上記スペーサ１７上には、接着剤層１２−４を介在して上記チップ１３−１と実質的に同じサイズの半導体チップ１３−３がマウントされている。このチップ１３−３のパッド１４−３と上記配線基板１１上の配線層１５−３とがボンディングワイヤ１６−３で電気的に接続される。
【０００７】
上記半導体チップ１３−３上には、接着剤層１２−５を介在して上記チップ１３−２と実質的に同じサイズの半導体チップ１３−４がマウントされている。このチップ１３−４のパッド１４−４と上記配線基板１１上の配線層１５−４とがボンディングワイヤ１６−４で電気的に接続されている。
【０００８】
積み重ねてマウントされた上記各チップ１３−１〜１３−４及びスペーサ１７と、ボンディングワイヤ１６−１〜１６−４は、樹脂パッケージ１８中に封止されている。
【０００９】
上記配線基板１１中には多層配線（図示せず）が形成されており、配線基板１１のチップ搭載面側に形成された配線層１５−１〜１５−４と裏面側に形成された配線層１９−１〜１９−４とが電気的に接続されている。これら配線層１９−１〜１９−４にはそれぞれ、外部接続用の半田ボール２０−１〜２０−４がアレイ状に形成されている（ＢＧＡ）。
【００１０】
しかしながら、このようなスタックＭＣＰ及びその製造方法では、下記（ａ）〜（ｆ）のような問題がある。
【００１１】
（ａ）  半導体ウェーハの裏面研削を行った後、ウェーハの裏面へフィルム状接着剤を貼り付け、ダイシングによりウェーハを分割して半導体チップを作製するため、ダイシング工程で裏面チッピングが多発してしまい、抗折強度の弱いチップしか形成できない。このため、１００〜１５０μｍ厚のチップが限界である（例えば特許文献１参照）。
【００１２】
（ｂ）  上記（ａ）で述べたように、形成された半導体チップの裏面にチッピングが多発しているので、素子形成面側へのワイヤボンディング時に、チップのクラックが発生する恐れがある。
【００１３】
（ｃ）  上記（ａ），（ｂ）の問題を回避する手法として、先ダイシング法（例えば特許文献２参照、ＤＢＧ：Dicing Before Grindingとも呼ばれる）を用いることが考えられる。しかし、先ダイシング法でウェーハを分割した後、チップを積み重ねてマウントするためにチップの裏面にフィルム状接着剤の貼り付けを行うと、分離したチップがつながってしまい、裏面のフィルム状接着剤を切断する工程が必要になる。個々のチップにフィルム状接着剤の貼り付けを行えば切断工程は不要になるが、多数のチップに個別にフィルム状接着剤を貼り付けると製造工程の複雑化や煩雑化を招く。
【００１４】
（ｄ）  また、上記（ａ），（ｂ）の問題を回避する他の手法として、半導体ウェーハの裏面研削後に、研削面にエッチングを施してチッピングを除去することによりチップの抗折強度を向上する方法も考えられる。しかしながら、この方法においては、チップ厚が１００μｍ以下にまで薄くなると、エッチングを行わない場合よりも大きい亀裂や破れを発生させる恐れがあり、不良を増加させる危険性が高い。
【００１５】
（ｅ）  積み重ねるチップのサイズがほぼ同じ場合には、上側のチップは中空でワイヤボンディングすることになり、薄いチップで剛性が低いと接続不良を発生させる可能性が高い。例えば図１９において、チップ１３−３のワイヤボンディング部は、スペーサ１７の端部からΔＬのオーバーハングを持っており、チップ１３−３の端部が中空（固定されていない状態）でボールボンディングされる。この際、チップ１３−３の反りによりボンディング位置がずれたり、ボンディング時の圧力でクラックが発生したりする。また、クラックに至らないまでも、チップ１３−３が湾曲して下段のボンディングワイヤ１６−２に接触して接続不良を招く恐れがある。
【００１６】
（ｆ）  上記（ｅ）の問題を低減するために、半導体ウェーハの裏面研削後に研削面のエッチングを施して、チッピングと反りを除去する方法が考えられるが、この方法によってクラックと反りの問題を回避できたとしても、ボールボンディング時の圧力でチップ１３−３が湾曲するのに起因する接続不良の問題は解決できない。
【特許文献１】特開平１１−２０４７２０号公報
【特許文献２】特開２００３−１７５１３
【発明の開示】
【発明が解決しようとする課題】
【００１７】
上記のように従来の半導体装置及びその製造方法は、裏面チッピングが多発して抗折強度の弱いチップしか形成できず、１００〜１５０μｍ厚のチップしか作製できなかった。この問題を回避する手法として、裏面チッピングを低減できる先ダイシング法が知られているが、フィルム状接着剤を切断する工程が必要になって製造工程の複雑化を招く。また、裏面研削後にエッチングを施してチップ抗折強度を向上する方法も考えられるが、チップ厚が１００μｍ以下にまで薄くなると対応できない。更に、同じサイズのチップを積み重ねてマウントするには、中空でボンディングする必要があり、接続不良を発生させる可能性が高くなる、という問題があった。
【００１８】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、裏面チッピングを抑制し、薄いチップであっても抗折強度を向上でき、且つ接続不良を低減できる半導体装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【００１９】
この発明の一態様によると、複数の半導体チップが積み重ねてパッケージングされ、前記複数の半導体チップの少なくとも１つは、半導体チップの素子形成面側に形成された接着剤層と、前記半導体チップのパッド上に形成され、前記接着剤層の表面から露出されたバンプと、前記バンプと配線基板に形成された配線層とを電気的に接続するボンディングワイヤとを具備する半導体装置が提供される。
【００２０】
また、この発明の他の一態様によると、第１半導体チップと、前記第１半導体チップの素子形成面側に形成された第１接着剤層と、前記第１半導体チップにおける第１パッド上に形成され、前記第１接着剤層の表面から露出された第１バンプと、前記第１バンプと配線基板に形成された第１配線層とを電気的に接続する第１ボンディングワイヤと、前記第１半導体チップよりもサイズが小さく、前記第１半導体チップにおける前記第１パッドの内側の前記第１接着剤層上にマウントされたスペーサと、前記スペーサ上に設けられ、前記第１バンプと前記第１ボンディングワイヤとの接続部を覆うフィレットを有する第２接着剤層と、前記第２接着剤層上にマウントされ、前記第１半導体チップと実質的に同じサイズの第２半導体チップと、前記第２半導体チップの素子形成面側に形成された第３接着剤層と、前記第２半導体チップにおける第２パッド上に形成され、前記第３接着剤層の表面から露出された第２バンプと、前記第２バンプと前記基板に形成された第２配線層とを電気的に接続する第２ボンディングワイヤとを具備する半導体装置が提供される。
【００２１】
更に、この発明の他の一態様によると、素子形成面側に第１接着剤層が形成され、且つ第１パッド上に前記第１接着剤層の表面から露出された第１バンプを有する第１半導体チップにおける前記第１バンプ上に、第１ボールボンディングを行う工程と、第１ボンディングボールからボンディングワイヤを延ばして配線基板に形成された第１配線層に第１ウェッジボンディングを行う工程と、素子形成面側に第２接着剤層が形成され、且つ第２パッド上に前記第２接着剤層の表面から露出された第２バンプを有し、前記第１半導体チップよりもサイズが小さい第２半導体チップを、前記第１半導体チップにおける前記第１パッドの内側の前記第１接着剤層上にマウントする工程と、前記第２半導体チップの第２バンプ上に、第２ボールボンディングを行う工程と、第２ボンディングボールからボンディングワイヤを延ばして前記配線基板に形成された第２配線層に第２ウェッジボンディングを行う工程とを具備する半導体装置の製造方法が提供される。
【００２２】
更にまた、この発明の他の一態様によると、素子形成面側に第１接着剤層が形成され、且つ第１パッド上に前記第１接着剤層の表面から露出された第１バンプを有する第１半導体チップにおける前記第１バンプ上に、第１ボールボンディングを行う工程と、第１ボンディングボールからボンディングワイヤを延ばして配線基板に形成された第１配線層に第１ウェッジボンディングを行う工程と、上面側に第２接着剤層が形成され、前記第１半導体チップよりもサイズが小さいスペーサを、前記第１半導体チップにおける前記第１パッドの内側の前記第１接着剤層上にマウントする工程と、素子形成面側に第３接着剤層が形成され、且つ第２パッド上に前記第３接着剤層の表面から露出された第２バンプを有し、前記第１半導体チップと実質的に同じサイズの第２半導体チップを、前記第２接着剤層上にマウントする工程と、前記第２半導体チップの第２バンプ上に、第２ボールボンディングを行う工程と、第２ボンディングボールからボンディングワイヤを延ばして前記配線基板に形成された第２配線層に第２ウェッジボンディングを行う工程とを具備し、前記第２半導体チップを前記第２接着剤層上にマウントする工程は熱圧着であり、前記第２接着剤層を溶融してフィレットを発生させ、前記第１半導体チップにおける第１ボールボンディング部に到達させることにより、前記第２ボールボンディング工程における前記第２半導体チップの補強を行う半導体装置の製造方法が提供される。
【発明の効果】
【００２３】
この発明によれば、裏面チッピングを抑制し、薄いチップであっても抗折強度を向上でき、且つ接続不良を低減できる半導体装置及びその製造方法が得られる。
【発明を実施するための最良の形態】
【００２４】
以下、この発明の実施の形態について図面を参照して説明する。  
図１は、この発明の実施の形態に係る半導体装置について説明するためのもので、スタックＭＣＰの一部を拡大して示す断面構成図である。ここでは、説明を簡単にするために３個の半導体チップを積み重ねてパッケージングする場合を例に取って示している。
【００２５】
配線基板２１のチップ搭載位置上には、半導体チップ２２−１がマウントされている。このチップ２２−１の素子形成面側には、接着剤層２３−１が形成されている。上記チップ２２−１のパッド２４−１上にはバンプ（スタッドバンプまたはメッキバンプ）２５−１が形成され、このバンプ２５−１は接着剤層２３−１の表面から露出（または突出）している。上記バンプ２５−１と上記配線基板２１上の配線層２６−１とは、ボンディングワイヤ２７−１で電気的に接続されている。
【００２６】
上記チップ２２−１上には、上記接着剤層２３−１を介在して半導体チップ２２−２がマウントされている。このチップ２２−２は、上記チップ２２−１よりもサイズが小さく、上記パッド２４−１の内側の接着剤層２３−１上にマウントされる。このチップ２２−２は、外周が下段に配置されるチップ２２−１のパッド２４−２よりも５０μｍ〜２０００μｍ内側に位置するサイズが好ましい。上記チップ２２−２の素子形成面側には、接着剤層２３−２が形成されている。上記チップ２２−２のパッド２４−２上にはバンプ（スタッドバンプまたはメッキバンプ）２５−２が形成され、このバンプ２５−２は接着剤層２３−２の表面から露出（または突出）している。上記バンプ２５−２と上記配線基板２１上の配線層２６−２とは、ボンディングワイヤ２７−２で電気的に接続されている。
【００２７】
上記接着剤層２３−２上には、上記チップ２３−２よりもサイズが小さいスペーサ２８が設けられている。このスペーサ２８には、例えば素子の形成されていないチップ（スペーサチップ）が用いられ、上記パッド２４−２の内側の接着剤層２３−２上にマウントされる。スペーサ２８の外周は、下段に配置されるチップ２２−２のパッド２４−２よりも５０μｍ〜２０００μｍ内側に位置するサイズが好ましい。上記スペーサ２８上には、接着剤層２３−３が形成されている。この接着剤層２３−３は、上記ボンディングワイヤ２７−２のボールボンディング部を埋め込むフィレットを有している。
【００２８】
上記接着剤層２３−３上には、チップ２２−２と実質的に同じサイズの第３の半導体チップ２２−３がマウントされている。このチップ２２−３の素子形成面側には、接着剤層２３−４が形成されている。上記チップ２２−３のパッド２４−３上にはバンプ（スタッドバンプまたはメッキバンプ）２５−３が形成され、このバンプ２５−３は接着剤層２３−４の表面から露出（または突出）している。上記バンプ２５−３と上記配線基板２１上の配線層２６−３とは、ボンディングワイヤ２７−３で電気的に接続されている。
【００２９】
上記のように積み重ねてマウントされた上記各チップ２３−１〜２３−３及びスペーサ２８と、ボンディングワイヤ２６−１〜２６−３は、樹脂パッケージ２９中に封止されている。
【００３０】
上記配線基板２１中には多層配線（図示せず）が形成されており、配線基板２１のチップ搭載面側に形成された配線層２６−１〜２６−３と裏面側に形成された配線層３０−１〜３０−３とが電気的に接続されている。これら配線層３０−１〜３０−３にはそれぞれ、外部接続用の半田ボール３１−１〜３１−３がアレイ状に形成されている（ＢＧＡ）。外部接続端子としては、上記ＢＧＡだけでなくＰＧＡ等、種々の構造を用いることもできる。
【００３１】
次に、上記のような構成のスタックＭＣＰの製造方法について、図２（ａ）〜（ｆ）、図３及び図４を用いて説明する。図２（ａ）〜（ｆ）はそれぞれ半導体チップの製造工程を順次示す断面図、図３は半導体チップの製造工程図、図４は実装工程を示す製造工程図である。
【００３２】
まず、図２（ａ）〜（ｆ）及び図３に示すような工程で、半導体チップの素子形成面に接着剤層が形成され、且つその接着剤層からバンプが露出された半導体チップ２２−１，２２−２，２２−３を形成する。これらのチップ２２−１，２２−２，２２−３は、素子の形成工程以外は同様であり、次のようにして形成される。
【００３３】
すなわち、半導体ウェーハ（半導体基板）に、周知のプロセスにより種々の素子を形成する（ＳＴＥＰ１）。次に、図２（ａ）に示すように、素子形成の終了したウェーハ２２における各チップに対応するパッド２４上にバンプ２５を形成する（ＳＴＥＰ２）。ここでは、スタッドバンプを形成する場合を例にとって示しており、キャピラリ３２を用いて上記素子に電気的に接続されたバンプ２５を形成する。
【００３４】
その後、図２（ｂ）に示すように、ウェーハ２２の素子形成面側からダイシングラインまたはチップ分割ラインに沿って、ダイヤモンドスクライバー、ダイヤモンドブレード、あるいはレーザースクライバー等を用いて裏面に達しない深さの溝３３を形成、いわゆるハーフカット・ダイシングを実施する（ＳＴＥＰ３）。
【００３５】
次に、図２（ｃ）に示すように、上記ウェーハ２２の素子形成面側にフィルム状の接着剤を貼り付けて接着剤層２３を形成する（ＳＴＥＰ４）。そして、必要に応じて接着剤層２３を加熱して、接着剤層２３の表面からバンプ２５を露出させる。この接着剤層２３は、液状接着剤を用いて、スピンコートにより上記バンプ２５の上部を残して埋め込むようにコーティングして形成することもできる。
【００３６】
その後、図２（ｄ）に示すように、上記接着剤層２３上に表面保護テープ（ＢＳＧテープ）３４を貼り付け（ＳＴＥＰ５）、図２（ｅ）に示すように、砥石３５によりウェーハ２２の裏面研削（ＳＴＥＰ６）を行って、ウェーハ２２の薄厚化と個々のチップ２２−ｉ（ｉ＝１，２，３）への分割を同時に行う（先ダイシング）。
【００３７】
研削終了後、個片化されたチップ２２−ｉをピックアップ装置の固定テーブルに装着し、ピックアップの対象となるチップ２２−ｉにピックアップツールが対応するように、固定テーブルをＸＹ方向に移動させる。そして、図２（ｆ）に示すように、ピックアップ装置のバックアップホルダ３６の内部をバキュームで引いて、表面保護テープ３４をバックアップホルダ３６の上面に吸着して固定する。この状態で、突き上げピン３７が取り付けられているピンホルダ３８を上昇させ、突き上げピン３７をバックアップホルダ３６の上面から突出させることにより、表面保護テープ３４を介在してチップ２２−ｉを接着剤層２３側から矢印方向に突き上げてチップ２２−ｉのコーナー部を表面保護テープ３４から剥離し、更にコレットと呼ばれる吸着ツールでチップ２２−ｉの裏面側を吸着して完全に剥離することによりピックアップする（ＳＴＥＰ７）。この際、接着剤層２３（２３−ｉ）は、溝３３上に対応する位置で引きちぎられて切断される。
【００３８】
このようにして各半導体チップ２２−１，２２−２，２２−３を形成した後、図４に示すような手順で配線基板２１への実装とパッケージングを行う。
【００３９】
まず、１段目のチップ２２−１と配線基板２１との位置決めを行い、チップ搭載位置上にチップ２２−１をマウントする（ＳＴＥＰ８）。引き続き、チップ２２−１のバンプ２５−１上にボールボンディングを行い、ボンディングボールからワイヤ（ボンディングワイヤ２７−１）を延ばして配線基板２１上に形成された配線層２６−１にウェッジボンディングを行う（ＳＴＥＰ９）。
【００４０】
続いて、上記チップ２２−１上にこのチップ２２−１よりもサイズが小さい２段目のチップ２２−２を、パッド２４−１の内側の接着剤層２３−１上にマウントする（ＳＴＥＰ１０）。このチップ２２−２のパッド２４−２に対してボールボンディングを行い、ボンディングボールからワイヤ（ボンディングワイヤ２７−２）を延ばして配線基板２１上に形成された配線層２６−２にウェッジボンディングを行う（ＳＴＥＰ１１）。
【００４１】
次に、上面側に接着剤層２３−３が形成され、上記チップ２２−２よりもサイズが小さいスペーサ２８を、上記チップ２２−２におけるパッド２４−２の内側の接着剤層２３−２上にマウントする（ＳＴＥＰ１２）。この接着剤層２３−３には、粘度の低い材料を選択する。
【００４２】
その後、素子形成面側に接着剤層２３−４が形成され、且つパッド２４−３上に接着剤層２３−４から露出されたバンプ２５−３を有するチップ２２−３を上記接着剤層２３−３上にマウントする（ＳＴＥＰ１３）。このマウント工程は熱圧着であり、上記スペーサ２８上の接着剤層２３−３を溶融してフィレットを発生させ、チップ２２−２におけるボールボンディング部に到達させることによりチップ２２−３の端部の補強を行う。
【００４３】
この状態で、チップ２２−３のバンプ２５−３上に、ボールボンディングを行い、ボンディングボールからワイヤ（ボンディングワイヤ２７−３）を延ばして配線基板２１上に形成された配線層２６−３にウェッジボンディングを行う（ＳＴＥＰ１４）。
【００４４】
そして、上述したようにチップ２２−１上にチップ２２−２、スペーサ２８及びチップ２２−３を順次積み重ねつつワイヤボンディングした後、樹脂モールディング等でパッケージング（ＳＴＥＰ１５）して図１に示したようなスタックＭＣＰを完成する。
【００４５】
上記のような製造方法によれば、バンプ２５の形成後にウェーハ２２の素子形成面側を接着剤層２３でコーティングするため、バンプ２５以外の部分が接着剤層２３で埋め込まれ、見かけ上のバンプ２５の突起がなくなって平坦化できるので、裏面研削時のウェーハ２２の割れを低減し、歩留まりの低下を抑制できる。従来は、ボールバンプやスタッドバンプ等の高さの高いバンプでは、裏面研削用の表面保護テープ３４ではバンプの突起による段差を吸収することができず、ウェーハ２２が割れる恐れがあった。しかし、接着剤層２３に表面保護テープ３４を貼り付けることによって、２つの部材で段差を吸収するので、従来よりも高いバンプまで対応可能になる。また、液状の接着剤をスピンコートする場合には、接着剤層２３の厚さを調整することにより、バンプ２５の高さに依存することなく段差の吸収が可能になり、ボールバンプやスタッドバンプ等の高さの高いバンプを用いることができる。
【００４６】
また、チップ２２−ｉと接着剤層２３が一体化した状態でピックアップを行うので、接着剤層２３がチップ２２−ｉの補強部材として働き、薄いチップ２２−ｉをピックアップする際に発生するチップ２２−ｉの割れを大幅に低減できる。この結果、厚さが１００μｍ以下のチップを比較的容易に作製できる。また、裏面チッピングが少なく強度の高いチップが作製できるので、ボンディング時のクラックを低減できる。しかも、先ダイシング法を用いるにもかかわらず接着剤層を切断する工程は不要であるので、作業の煩雑さを低減できる。
【００４７】
なお、上記実施の形態では、説明を簡単にするために半導体チップを３個（スペーサチップを入れて４個）重ねて実装する場合を例に取って説明したが、チップ２２−１と２２−２のように上段にサイズが小さいチップを用いるか、サイズが実質的に同じ場合にはスペーサを介在させることにより更にチップを積み重ねていくことが可能である。現在の技術では、スペーサチップを入れると７〜８個のチップを重ねることができる。
【００４８】
また、上述した説明では先ダイシング法を用いる場合を例に取って説明し、この場合に効果が顕著であるが、裏面研削を行った後でダイシングする通常の製造工程にも適用できる。
【００４９】
上記のような構成並びに製造方法によれば、裏面チッピングを抑制し、薄いチップであっても抗折強度を向上でき、且つ接続不良を低減できる。しかも、抗折強度の高い薄厚チップを積み重ねてスタックＭＣＰを形成するので、薄厚またはチップをより多段積み重ねてパッケージングできる。
【００５０】
上述したスタックＭＣＰの製造工程において、半導体チップを形成する工程は種々の変形が可能である。以下に、この工程の種々の変形例について説明する。これらの変形例は、いずれも基本的には先ダイシング法であり、裏面研削の前に接着剤層や粘着シートを半導体チップの素子形成面側に形成または貼り付けて補強するものである。素子形成面側の接着剤層は、上段のマウント工程で利用する。
【００５１】
［変形例１］
図５に示すように、まず、半導体ウェーハに、周知のプロセスにより種々の素子を形成する（ＳＴＥＰ１）。次に、素子形成の終了したウェーハ２２の素子形成面側にバンプ２５を形成する（ＳＴＥＰ２）。スタッドバンプを形成する場合には、上述したようにキャピラリ３２を用いて上記素子に電気的に接続されたバンプ２５を形成する。その後、ウェーハ２２の素子形成面側からダイシングラインまたはチップ分割ラインに沿って、ダイヤモンドスクライバー、ダイヤモンドブレード、あるいはレーザースクライバー等を用いて裏面に達しない深さの溝３３を形成、いわゆるハーフカット・ダイシングを実施する（ＳＴＥＰ３）。引き続き、上記ウェーハ２２の素子形成面側に、シート状の基材に接着剤層が形成された粘着シートを貼り付けることによって、上記バンプ２５を接着剤層２３で埋め込む（ＳＴＥＰ４）。その後、砥石３５によりウェーハ２２の裏面研削（ＳＴＥＰ５）を行って、ウェーハ２２の薄厚化と個々のチップ２２−ｉへの分割を同時に行う（先ダイシング）。研削終了後、個片化されたチップ２２−ｉをピックアップ装置の固定テーブルに装着し、ピックアップの対象となるチップ２２−ｉにピックアップツールが対応するように、固定テーブルをＸＹ方向に移動させる。そして、ピックアップ装置のバックアップホルダ３６の内部をバキュームで引いた状態で、突き上げピン３７が取り付けられているピンホルダ３８を上昇させ、突き上げピン３７をバックアップホルダ３６の上面から突出させることにより、チップ２２−ｉを接着剤層側から矢印方向に突き上げ、コレットでチップ２２−ｉの裏面側を吸着して剥離することによりピックアップする（ＳＴＥＰ６）。この際、粘着シートの接着剤層が基材から剥がされ、チップ２２−ｉの素子形成面側に残存させる。
【００５２】
このようにして各半導体チップ２２−１，２２−２，２２−３を形成した後、図４に示したような手順で上記チップ２２−１，２２−２，２２−３（スペーサ２８を含む）の配線基板２１への実装とパッケージングを行う。
【００５３】
［変形例２］
図６に示すように、まず、半導体ウェーハに、周知のプロセスにより種々の素子を形成する（ＳＴＥＰ１）。次に、ウェーハ２２の素子形成面側からダイシングラインまたはチップ分割ラインに沿って、ダイヤモンドスクライバー、ダイヤモンドブレード、あるいはレーザースクライバー等を用いて裏面に達しない深さの溝３３を形成、いわゆるハーフカット・ダイシングを実施する（ＳＴＥＰ２）。その後、素子形成の終了したウェーハ２２の素子形成面側にバンプ２５を形成する（ＳＴＥＰ３）。スタッドバンプを形成する場合には、上述したようにキャピラリ３２を用いて上記素子に電気的に接続されたバンプ２５を形成する。次に、上記ウェーハ２２の素子形成面側にフィルム状の接着剤を貼り付けて接着剤層２３を形成する（ＳＴＥＰ４）。そして、必要に応じて接着剤層２３を加熱して、接着剤層２３の表面からバンプ２５を露出させる。この接着剤層２３は、液状接着剤を用いて、スピンコートにより上記バンプ２５の上部を残して埋め込むようにコーティングして形成することもできる。その後、ウェーハ２２の素子形成面側の接着剤層２３上に表面保護テープ（ＢＳＧテープ）を貼り付け（ＳＴＥＰ５）、砥石３５によりウェーハ２２の裏面研削（ＳＴＥＰ６）を行って、ウェーハ２２の薄厚化と個々のチップ２２−ｉへの分割を同時に行う（先ダイシング）。研削終了後、個片化されたチップ２２−ｉをピックアップ装置の固定テーブルに装着し、ピックアップの対象となるチップ２２−ｉにピックアップツールが対応するように、固定テーブルをＸＹ方向に移動させる。そして、ピックアップ装置のバックアップホルダ３６の内部をバキュームで引いて、表面保護テープ３４をバックアップホルダ３６の上面に吸着して固定する。この状態で、突き上げピン３７が取り付けられているピンホルダ３８を上昇させ、突き上げピン３７をバックアップホルダ３６の上面から突出させることにより、表面保護テープ３４を介在してチップ２２−ｉを接着剤層２３側から矢印方向に突き上げてチップ２２−ｉのコーナー部を表面保護テープ３４から剥離し、コレットでチップ２２−ｉの裏面側を吸着して剥離することによりピックアップする（ＳＴＥＰ７）。この際、接着剤層２３は、溝３３上に対応する位置で引きちぎられて切断される。
【００５４】
このようにして各半導体チップ２２−１，２２−２，２２−３を形成した後、図４に示したような手順で上記チップ２２−１，２２−２，２２−３（スペーサ２８を含む）の配線基板２１への実装とパッケージングを行う。
【００５５】
［変形例３］
図７に示すように、まず、半導体ウェーハに、周知のプロセスにより種々の素子を形成する（ＳＴＥＰ１）。次に、ウェーハ２２の素子形成面側からダイシングラインまたはチップ分割ラインに沿って、ダイヤモンドスクライバー、ダイヤモンドブレード、あるいはレーザースクライバー等を用いて裏面に達しない深さの溝３３を形成、いわゆるハーフカット・ダイシングを実施する（ＳＴＥＰ２）。その後、素子及び溝３３の形成が終了したウェーハ２２の素子形成面側にバンプ２５を形成する（ＳＴＥＰ３）。スタッドバンプを形成する場合には、上述したようにキャピラリ３２を用いて上記素子に電気的に接続されたバンプ２５を形成する。次に、上記ウェーハ２２の素子形成面側に、シート状の基材に接着剤層が形成された粘着シートを貼り付けることによって、上記バンプ２５を接着剤層２３で埋め込む（ＳＴＥＰ４）。その後、砥石３５によりウェーハ２２の裏面研削（ＳＴＥＰ５）を行って、ウェーハ２２の薄厚化と個々のチップ２２−ｉへの分割を同時に行う（先ダイシング）。研削終了後、個片化されたチップ２２−ｉをピックアップ装置の固定テーブルに装着し、ピックアップの対象となるチップ２２−ｉにピックアップツールが対応するように、固定テーブルをＸＹ方向に移動させる。そして、ピックアップ装置のバックアップホルダ３６の内部をバキュームで引いて、粘着シートをバックアップホルダ３６の上面に吸着して固定する。この状態で、突き上げピン３７が取り付けられているピンホルダ３８を上昇させ、突き上げピン３７をバックアップホルダ３６の上面から突出させることにより、チップ２２−ｉを接着剤層側から矢印方向に突き上げ、コレットでチップ２２−ｉの裏面側を吸着して剥離することによりピックアップする（ＳＴＥＰ６）。この際、粘着シートの接着剤層が基材から剥がされ、チップ２２−ｉの素子形成面側に残存される。
【００５６】
このようにして各半導体チップ２２−１，２２−２，２２−３を形成した後、図４に示したような手順で上記チップ２２−１，２２−２，２２−３（スペーサ２８を含む）の配線基板２１への実装とパッケージングを行う。
【００５７】
［変形例４］
図８に示すように、まず、半導体ウェーハに、周知のプロセスにより種々の素子を形成する（ＳＴＥＰ１）。次に、素子形成の終了したウェーハ２２の素子形成面側にバンプ２５を形成する（ＳＴＥＰ２）。スタッドバンプを形成する場合には、上述したようにキャピラリ３２を用いて上記素子に電気的に接続されたバンプ２５を形成する。その後、ウェーハ２２の素子形成面側からダイシングラインまたはチップ分割ラインに沿って、ダイヤモンドスクライバー、ダイヤモンドブレード、あるいはレーザースクライバー等を用いて裏面に達しない深さの溝３３を形成、いわゆるハーフカット・ダイシングを実施する（ＳＴＥＰ３）。次に、上記ウェーハ２２の素子形成面側にフィルム状の接着剤を貼り付けて接着剤層２３を形成する（ＳＴＥＰ４）。そして、必要に応じて接着剤層２３を加熱して、接着剤層２３の表面からバンプ２５を露出させる。この接着剤層２３は、液状接着剤を用いて、スピンコートにより上記バンプ２５の上部を残して埋め込むようにコーティングして形成することもできる。その後、ウェーハ２２の素子形成面に形成した接着剤層２３上に表面保護テープ（ＢＳＧテープ）３４を貼り付け（ＳＴＥＰ５）、砥石３５によりウェーハ２２の裏面研削（ＳＴＥＰ６）を行って、ウェーハ２２の薄厚化と個々のチップ２２−ｉへの分割を同時に行う（先ダイシング）。研削終了後、フラットリング（ウェーハリング）に装着したピックアップ・テープに、上述したような工程で個片化された各チップ２２−ｉの裏面を位置決めして接着した後、表面保護テープ３４を剥離する。これによって、個々のチップ２２−ｉが表面保護テープ３４からピックアップ・テープへ転写される（ＳＴＥＰ７）。次に、上記フラットリングをピックアップ装置の固定テーブルに装着し、ピックアップの対象となるチップ２２−ｉにピックアップツールが対応するように、固定テーブルをＸＹ方向に移動させる。その後、各チップ２２−ｉの表面をモニタし、個々のチップ２２−ｉの位置検出、及び良品／不良品を判別するためのマーク検出等を行う。そして、ピックアップ装置のバックアップホルダ３６の内部をバキュームで引いて、ピックアップ・テープをバックアップホルダ３６の上面に吸着して固定する。この状態で、突き上げピン３７が取り付けられているピンホルダ３８を上昇させ、突き上げピン３７をバックアップホルダ３６の上面から突出させることにより、ピックアップ・テープを介在してチップ２２−ｉを裏面側から矢印方向に突き上げてチップ２２−ｉのコーナー部をピックアップ・テープから剥離し、コレットでチップ２２−ｉの素子形成側を吸着して剥離することによりピックアップする（ＳＴＥＰ８）。この際、接着剤層２３は、溝３３に対応する位置で引きちぎられて切断される。
【００５８】
このようにして各半導体チップ２２−１，２２−２，２２−３を形成した後、図４に示したような手順で上記チップ２２−１，２２−２，２２−３（スペーサ２８を含む）の配線基板２１への実装とパッケージングを行う。
【００５９】
［変形例５］
図９に示すように、まず、半導体ウェーハに、周知のプロセスにより種々の素子を形成する（ＳＴＥＰ１）。次に、素子形成の終了したウェーハ２２の素子形成面側にバンプ２５を形成する（ＳＴＥＰ２）。スタッドバンプを形成する場合には、上述したようにキャピラリ３２を用いて上記素子に電気的に接続されたバンプ２５を形成する。その後、ウェーハ２２の素子形成面側からダイシングラインまたはチップ分割ラインに沿って、ダイヤモンドスクライバー、ダイヤモンドブレード、あるいはレーザースクライバー等を用いて裏面に達しない深さの溝３３を形成、いわゆるハーフカット・ダイシングを実施する（ＳＴＥＰ３）。次に、上記ウェーハ２２の素子形成面側にフィルム状の接着剤を貼り付けて接着剤層２３を形成する（ＳＴＥＰ４）。そして、必要に応じて接着剤層２３を加熱して、接着剤層２３の表面からバンプ２５を露出させる。この接着剤層２３は、液状接着剤を用いて、スピンコートにより上記バンプ２５の上部を残して埋め込むようにコーティングして形成することもできる。その後、砥石３５によりウェーハ２２の裏面研削（ＳＴＥＰ５）を行って、ウェーハ２２の薄厚化と個々のチップ２２−ｉへの分割を同時に行う（先ダイシング）。研削終了後、フラットリングに装着したピックアップ・テープに、個片化された各チップ２２−ｉの裏面を位置決めして接着する（ＳＴＥＰ６）。次に、上記フラットリングをピックアップ装置の固定テーブルに装着し、ピックアップの対象となるチップ２２−ｉにピックアップツールが対応するように、固定テーブルをＸＹ方向に移動させる。その後、各チップ２２−ｉの表面をモニタし、個々のチップ２２−ｉの位置検出、及び良品／不良品を判別するためのマーク検出等を行う。そして、ピックアップ装置のバックアップホルダ３６の内部をバキュームで引いて、ピックアップ・テープをバックアップホルダ３６の上面に吸着して固定する。この状態で、突き上げピン３７が取り付けられているピンホルダ３８を上昇させ、突き上げピン３７をバックアップホルダ３６の上面から突出させることにより、ピックアップ・テープを介在してチップを裏面側から矢印方向に突き上げてチップ２２−ｉのコーナー部をピックアップ・テープから剥離し、コレットでチップ２２−ｉの素子形成面側を吸着して剥離することによりピックアップする（ＳＴＥＰ７）。この際、接着剤層２３は、溝３３に対応する位置で引きちぎられて切断される。
【００６０】
このようにして各半導体チップ２２−１，２２−２，２２−３を形成した後、図４に示したような手順で上記チップ２２−１，２２−２，２２−３（スペーサ２８を含む）の配線基板２１への実装とパッケージングを行う。
【００６１】
［変形例６］
図１０に示すように、まず、半導体ウェーハに、周知のプロセスにより種々の素子を形成する（ＳＴＥＰ１）。次に、ウェーハ２２の素子形成面側からダイシングラインまたはチップ分割ラインに沿って、ダイヤモンドスクライバー、ダイヤモンドブレード、あるいはレーザースクライバー等を用いて裏面に達しない深さの溝３３を形成、いわゆるハーフカット・ダイシングを実施する（ＳＴＥＰ２）。その後、素子及び溝３３を形成したウェーハ２２の素子形成面側にバンプ２５を形成する（ＳＴＥＰ３）。スタッドバンプを形成する場合には、上述したようにキャピラリ３２を用いて上記素子に電気的に接続されたバンプ２５を形成する。次に、上記ウェーハ２２の素子形成面側にフィルム状の接着剤を貼り付けて接着剤層２３を形成する（ＳＴＥＰ４）。そして、必要に応じて接着剤層２３を加熱して、接着剤層２３の表面からバンプ２５を露出させる。この接着剤層２３は、液状接着剤を用いて、スピンコートにより上記バンプ２５の上部を残して埋め込むようにコーティングして形成することもできる。その後、上記接着剤層２３上に表面保護テープ（ＢＳＧテープ）３４を貼り付け（ＳＴＥＰ５）、砥石３５によりウェーハ２２の裏面研削（ＳＴＥＰ６）を行って、ウェーハ２２の薄厚化と個々のチップ２２−ｉへの分割を同時に行う（先ダイシング）。研削終了後、フラットリングに装着したピックアップ・テープに、個片化された各チップ２２−ｉの裏面を位置決めして接着した後、表面保護テープ３４を剥離する。これによって、チップ２２−ｉが表面保護テープ３４からピックアップ・テープへ転写される（ＳＴＥＰ７）。次に、上記フラットリングをピックアップ装置の固定テーブルに装着し、ピックアップの対象となるチップ２２−ｉにピックアップツールが対応するように、固定テーブルをＸＹ方向に移動させる。その後、各チップ２２−ｉの表面をモニタし、個々のチップ２２−ｉの位置検出、及び良品／不良品を判別するためのマーク検出等を行う。そして、ピックアップ装置のバックアップホルダ３６の内部をバキュームで引いて、ピックアップ・テープをバックアップホルダ３６の上面に吸着して固定する。この状態で、突き上げピン３７が取り付けられているピンホルダ３８を上昇させ、突き上げピン３７をバックアップホルダ３６の上面から突出させることにより、ピックアップ・テープを介在してチップ２２−ｉを裏面側から矢印方向に突き上げてチップ２２−ｉのコーナー部をピックアップ・テープから剥離し、コレットでチップ２２−ｉの素子形成面側を吸着して剥離することによりピックアップする（ＳＴＥＰ８）。この際、接着剤層２３は、溝３３に対応する位置で引きちぎられて切断される。
【００６２】
このようにして各半導体チップ２２−１，２２−２，２２−３を形成した後、図４に示したような手順で上記チップ２２−１，２２−２，２２−３（スペーサ２８を含む）の配線基板２１への実装とパッケージングを行う。
【００６３】
［変形例７］
図１１に示すように、まず、半導体ウェーハに、周知のプロセスにより種々の素子を形成する（ＳＴＥＰ１）。次に、ウェーハ２２の素子形成面側からダイシングラインまたはチップ分割ラインに沿って、ダイヤモンドスクライバー、ダイヤモンドブレード、あるいはレーザースクライバー等を用いて裏面に達しない深さの溝３３を形成、いわゆるハーフカット・ダイシングを実施する（ＳＴＥＰ２）。引き続き、素子及び溝を形成したウェーハ２２の素子形成面側にバンプ２５を形成する（ＳＴＥＰ３）。スタッドバンプを形成する場合には、上述したようにキャピラリ３２を用いて上記素子に電気的に接続されたバンプ２５を形成する。その後、上記ウェーハ２２の素子形成面側にフィルム状の接着剤を貼り付けて接着剤層２３を形成する（ＳＴＥＰ４）。そして、必要に応じて接着剤層２３を加熱して、接着剤層２３の表面からバンプ２５を露出させる。この接着剤層２３は、液状接着剤を用いて、スピンコートにより上記バンプ２５の上部を残して埋め込むようにコーティングして形成することもできる。その後、砥石３５によりウェーハ２２の裏面研削（ＳＴＥＰ５）を行って、ウェーハ２２の薄厚化と個々のチップ２２−ｉへの分割を同時に行う（先ダイシング）。研削終了後、フラットリングに装着したピックアップ・テープに、個片化された各チップ２２−ｉの裏面を位置決めして接着する。これによって、チップ２２−ｉがピックアップ・テープへ転写される（ＳＴＥＰ６）。次に、上記フラットリングをピックアップ装置の固定テーブルに装着し、ピックアップの対象となるチップ２２−ｉにピックアップツールが対応するように、固定テーブルをＸＹ方向に移動させる。その後、各チップ２２−ｉの表面をモニタし、個々のチップ２２−ｉの位置検出、及び良品／不良品を判別するためのマーク検出等を行う。そして、ピックアップ装置のバックアップホルダ３６の内部をバキュームで引いて、ピックアップ・テープをバックアップホルダ３６の上面に吸着して固定する。この状態で、突き上げピン３７が取り付けられているピンホルダ３８を上昇させ、突き上げピン３７をバックアップホルダ３６の上面から突出させることにより、ピックアップ・テープを介在してチップを裏面側から矢印方向に突き上げてチップ２２−ｉのコーナー部をピックアップ・テープから剥離し、コレットでチップ２２−ｉの素子形成面側を吸着して剥離することによりピックアップする（ＳＴＥＰ７）。この際、接着剤層２３は、溝３３に対応する位置で引きちぎられて切断される。
【００６４】
このようにして各半導体チップ２２−１，２２−２，２２−３を形成した後、図４に示したような手順で上記チップ２２−１，２２−２，２２−３（スペーサ２８を含む）の配線基板２１への実装とパッケージングを行う。
【００６５】
［変形例８］
図１２に示すように、まず、半導体ウェーハに、周知のプロセスにより種々の素子を形成する（ＳＴＥＰ１）。次に、素子形成の終了したウェーハ２２の素子形成面側にバンプ２５を形成する（ＳＴＥＰ２）。スタッドバンプを形成する場合には、上述したようにキャピラリ３２を用いて上記素子に電気的に接続されたバンプ２５を形成する。その後、ウェーハ２２の素子形成面側からダイシングラインまたはチップ分割ラインに沿って、ダイヤモンドスクライバー、ダイヤモンドブレード、あるいはレーザースクライバー等を用いて裏面に達しない深さの溝３３を形成、いわゆるハーフカット・ダイシングを実施する（ＳＴＥＰ３）。次に、上記ウェーハ２２の素子形成面側にフィルム状の接着剤を貼り付けて接着剤層２３を形成する（ＳＴＥＰ４）。そして、必要に応じて接着剤層２３を加熱して、接着剤層２３の表面からバンプ２５を露出させる。この接着剤層２３は、液状接着剤を用いて、スピンコートにより上記バンプ２５の上部を残して埋め込むようにコーティングして形成することもできる。その後、上記接着剤層２３上に表面保護テープ（ＢＳＧテープ）３４を貼り付け（ＳＴＥＰ５）、砥石３５によりウェーハ２２の裏面研削（ＳＴＥＰ６）を行って、ウェーハ２２の薄厚化と個々のチップ２２−ｉへの分割を同時に行う（先ダイシング）。研削終了後、フラットリングに装着した紫外線（ＵＶ）硬化型のピックアップ・テープに、個片化された各チップ２２−ｉの裏面を位置決めして接着し、表面保護テープ３４を剥離する。これによって、チップ２２−ｉが表面保護テープ３４からピックアップ・テープへ転写される（ＳＴＥＰ７）。その後、上記ピックアップ・テープに光源１６から紫外線を照射して硬化させることにより粘着力を低下させる（ＳＴＥＰ８）。次に、上記フラットリングをピックアップ装置の固定テーブルに装着し、ピックアップの対象となるチップ２２−ｉにピックアップツールが対応するように、固定テーブルをＸＹ方向に移動させる。その後、各チップ２２−ｉの表面をモニタし、個々のチップ２２−ｉの位置検出、及び良品／不良品を判別するためのマーク検出等を行う。そして、ピックアップ装置のバックアップホルダ３６の内部をバキュームで引いて、ピックアップ・テープをバックアップホルダ３６の上面に吸着して固定する。この状態で、突き上げピン３７が取り付けられているピンホルダ３８を上昇させ、突き上げピン３７をバックアップホルダ３６の上面から突出させることにより、ピックアップ・テープを介在してチップを裏面側から矢印方向に突き上げてチップ２２−ｉのコーナー部をピックアップ・テープから剥離し、コレットでチップ２２−ｉの素子形成面側を吸着して剥離することによりピックアップする（ＳＴＥＰ９）。この際、接着剤層２３は、溝３３に対応する位置で引きちぎられて切断される。
【００６６】
このようにして各半導体チップ２２−１，２２−２，２２−３を形成した後、図４に示したような手順で上記チップ２２−１，２２−２，２２−３（スペーサ２８を含む）の配線基板２１への実装とパッケージングを行う。
【００６７】
［変形例９］
図１３に示すように、まず、半導体ウェーハに、周知のプロセスにより種々の素子を形成する（ＳＴＥＰ１）。次に、素子形成の終了したウェーハ２２の素子形成面側にバンプ２５を形成する（ＳＴＥＰ２）。スタッドバンプを形成する場合には、上述したようにキャピラリ３２を用いて上記素子に電気的に接続されたバンプ２５を形成する。その後、ウェーハ２２の素子形成面側からダイシングラインまたはチップ分割ラインに沿って、ダイヤモンドスクライバー、ダイヤモンドブレード、あるいはレーザースクライバー等を用いて裏面に達しない深さの溝３３を形成、いわゆるハーフカット・ダイシングを実施する（ＳＴＥＰ３）。次に、上記ウェーハ２２の素子形成面側にフィルム状の接着剤を貼り付けて接着剤層２３を形成する（ＳＴＥＰ４）。そして、必要に応じて接着剤層２３を加熱して、接着剤層２３の表面からバンプ２５を露出させる。この接着剤層２３は、液状接着剤を用いて、スピンコートにより上記バンプ２５の上部を残して埋め込むようにコーティングして形成することもできる。その後、砥石３５によりウェーハ２２の裏面研削（ＳＴＥＰ５）を行って、ウェーハ２２の薄厚化と個々のチップ２２−ｉへの分割を同時に行う（先ダイシング）。研削終了後、フラットリングに装着した紫外線（ＵＶ）硬化型のピックアップ・テープに、個片化された各チップ２２−ｉの裏面を位置決めして接着する。これによって、チップ２２−ｉがピックアップ・テープへ転写される（ＳＴＥＰ６）。その後、上記ピックアップ・テープに紫外線を照射（ＳＴＥＰ７）して硬化させることにより粘着力を低下させる。次に、上記フラットリングをピックアップ装置の固定テーブルに装着し、ピックアップの対象となるチップ２２−ｉにピックアップツールが対応するように、固定テーブルをＸＹ方向に移動させる。その後、各チップ２２−ｉの表面をモニタし、個々のチップ２２−ｉの位置検出、及び良品／不良品を判別するためのマーク検出等を行う。そして、ピックアップ装置のバックアップホルダ３６の内部をバキュームで引いて、ピックアップ・テープをバックアップホルダ３６の上面に吸着して固定する。この状態で、突き上げピン３７が取り付けられているピンホルダ３８を上昇させ、突き上げピン３７をバックアップホルダ３６の上面から突出させることにより、ピックアップ・テープを介在してチップを裏面側から矢印方向に突き上げてチップ２２−ｉのコーナー部をピックアップ・テープから剥離し、コレットでチップ２２−ｉの素子形成面側を吸着して剥離することによりピックアップする（ＳＴＥＰ８）。この際、接着剤層２３は、溝３３に対応する位置で引きちぎられて切断される。
【００６８】
このようにして各半導体チップ２２−１，２２−２，２２−３を形成した後、図４に示したような手順で上記チップ２２−１，２２−２，２２−３（スペーサ２８を含む）の配線基板２１への実装とパッケージングを行う。
【００６９】
［変形例１０］
図１４に示すように、まず、半導体ウェーハに、周知のプロセスにより種々の素子を形成する（ＳＴＥＰ１）。次に、ウェーハ２２の素子形成面側からダイシングラインまたはチップ分割ラインに沿って、ダイヤモンドスクライバー、ダイヤモンドブレード、あるいはレーザースクライバー等を用いて裏面に達しない深さの溝３３を形成、いわゆるハーフカット・ダイシングを実施する（ＳＴＥＰ２）。次に、素子及び溝３３を形成したウェーハ２２の素子形成面側にバンプ２５を形成する（ＳＴＥＰ３）。スタッドバンプを形成する場合には、上述したようにキャピラリ３２を用いて上記素子に電気的に接続されたバンプ２５を形成する。その後、上記ウェーハ２２の素子形成面側にフィルム状の接着剤を貼り付けて接着剤層２３を形成する（ＳＴＥＰ４）。そして、必要に応じて接着剤層２３を加熱して、接着剤層２３の表面からバンプ２５を露出させる。この接着剤層２３は、液状接着剤を用いて、スピンコートにより上記バンプ２５の上部を残して埋め込むようにコーティングして形成することもできる。その後、上記接着剤層２３上に表面保護テープ（ＢＳＧテープ）３４を貼り付け（ＳＴＥＰ５）、砥石３５によりウェーハ２２の裏面研削（ＳＴＥＰ６）を行って、ウェーハ２２の薄厚化と個々のチップ２２−ｉへの分割を同時に行う（先ダイシング）。研削終了後、図４１（ｆ）に示すように、フラットリングに装着した紫外線（ＵＶ）硬化型のピックアップ・テープに、個片化された各チップ２２−ｉの裏面を位置決めして接着した後、表面保護テープ３４を剥離する。これによって、チップ２２−ｉが表面保護テープ３４からピックアップ・テープへ転写される（ＳＴＥＰ７）。その後、上記ピックアップ・テープに光源１６から紫外線を照射して硬化させることにより粘着力を低下させる（ＳＴＥＰ８）。次に、上記フラットリングをピックアップ装置の固定テーブルに装着し、ピックアップの対象となるチップ２２−ｉにピックアップツールが対応するように、固定テーブルをＸＹ方向に移動させる。その後、各チップ２２−ｉの表面をモニタし、個々のチップ２２−ｉの位置検出、及び良品／不良品を判別するためのマーク検出等を行う。そして、ピックアップ装置のバックアップホルダ３６の内部をバキュームで引いて、ピックアップ・テープをバックアップホルダ３６の上面に吸着して固定する。この状態で、突き上げピン３７が取り付けられているピンホルダ３８を上昇させ、突き上げピン３７をバックアップホルダ３６の上面から突出させることにより、ピックアップ・テープを介在してチップを裏面側から矢印方向に突き上げてチップ２２−ｉのコーナー部をピックアップ・テープから剥離し、コレットでチップ２２−ｉの素子形成面側を吸着して剥離することによりピックアップする（ＳＴＥＰ９）。この際、接着剤層２３は、溝３３に対応する位置で引きちぎられて切断される。
【００７０】
このようにして各半導体チップ２２−１，２２−２，２２−３を形成した後、図４に示したような手順で上記チップ２２−１，２２−２，２２−３（スペーサ２８を含む）の配線基板２１への実装とパッケージングを行う。
【００７１】
［変形例１１］
図１５に示すように、まず、半導体ウェーハに、周知のプロセスにより種々の素子を形成する（ＳＴＥＰ１）。次に、ウェーハ２２の素子形成面側からダイシングラインまたはチップ分割ラインに沿って、ダイヤモンドスクライバー、ダイヤモンドブレード、あるいはレーザースクライバー等を用いて裏面に達しない深さの溝３３を形成、いわゆるハーフカット・ダイシングを実施する（ＳＴＥＰ２）。次に、素子及び溝を形成したウェーハ２２の素子形成面側にバンプ２５を形成する（ＳＴＥＰ３）。スタッドバンプを形成する場合には、上述したようにキャピラリ３２を用いて上記素子に電気的に接続されたバンプ２５を形成する。その後、上記ウェーハ２２の素子形成面側にフィルム状の接着剤を貼り付けて接着剤層２３を形成する（ＳＴＥＰ４）。そして、必要に応じて接着剤層２３を加熱して、接着剤層２３の表面からバンプ２５を露出させる。この接着剤層２３は、液状接着剤を用いて、スピンコートにより上記バンプ２５の上部を残して埋め込むようにコーティングして形成することもできる。その後、砥石３５によりウェーハ２２の裏面研削（ＳＴＥＰ５）を行って、ウェーハ２２の薄厚化と個々のチップ２２−ｉへの分割を同時に行う（先ダイシング）。研削終了後、フラットリングに装着した紫外線（ＵＶ）硬化型のピックアップ・テープに、個片化された各チップ２２−ｉの裏面を位置決めして接着する（ＳＴＥＰ６）。その後、上記ピックアップ・テープに光源１６から紫外線を照射して硬化させることにより粘着力を低下させる（ＳＴＥＰ７）。次に、上記フラットリングをピックアップ装置の固定テーブルに装着し、ピックアップの対象となるチップ２２−ｉにピックアップツールが対応するように、固定テーブルをＸＹ方向に移動させる。その後、各チップ２２−ｉの表面をモニタし、個々のチップ２２−ｉの位置検出、及び良品／不良品を判別するためのマーク検出等を行う。そして、ピックアップ装置のバックアップホルダ３６の内部をバキュームで引いて、ピックアップ・テープをバックアップホルダ３６の上面に吸着して固定する。この状態で、突き上げピン３７が取り付けられているピンホルダ３８を上昇させ、突き上げピン３７をバックアップホルダ３６の上面から突出させることにより、ピックアップ・テープを介在してチップを裏面側から矢印方向に突き上げてチップ２２−ｉのコーナー部をピックアップ・テープから剥離し、コレットでチップ２２−ｉの素子形成面側を吸着して剥離することによりピックアップする（ＳＴＥＰ８）。この際、接着剤層２３は、溝３３に対応する位置で引きちぎられて切断される。
【００７２】
このようにして各半導体チップ２２−１，２２−２，２２−３を形成した後、図４に示したような手順で上記チップ２２−１，２２−２，２２−３（スペーサ２８を含む）の配線基板２１への実装とパッケージングを行う。
【００７３】
［変形例１２］
図１６に示すように、まず、半導体ウェーハに、周知のプロセスにより種々の素子を形成する（ＳＴＥＰ１）。次に、素子形成の終了したウェーハ２２の素子形成面側にバンプ２５を形成する（ＳＴＥＰ２）。スタッドバンプを形成する場合には、上述したようにキャピラリ３２を用いて上記素子に電気的に接続されたバンプ２５を形成する。その後、上記ウェーハ２２の素子形成面側にフィルム状の接着剤を貼り付けて接着剤層２３を形成する（ＳＴＥＰ３）。そして、必要に応じて接着剤層２３を加熱して、接着剤層２３の表面からバンプ２５を露出させる。この接着剤層２３は、液状接着剤を用いて、スピンコートにより上記バンプ２５の上部を残して埋め込むようにコーティングして形成することもできる。この状態で、ウェーハ２２のダイシングラインまたはチップ分割ラインに沿って、ダイヤモンドスクライバー、ダイヤモンドブレード、あるいはレーザースクライバー等を用いて、接着剤層２３を切断し且つウェーハ２２の裏面に達しない深さの溝３３を形成、いわゆるハーフカット・ダイシングを実施する（ＳＴＥＰ４）。その後、上記接着剤層２３上に表面保護テープ（ＢＳＧテープ）３４を貼り付け（ＳＴＥＰ５）、砥石３５によりウェーハ２２の裏面研削（ＳＴＥＰ６）を行って、ウェーハ２２の薄厚化と個々のチップ２２−ｉへの分割を同時に行う（先ダイシング）。研削終了後、ピックアップ装置のバックアップホルダ３６の内部をバキュームで引いて、表面保護テープ３４をバックアップホルダ３６の上面に吸着して固定する。この状態で、突き上げピン３７が取り付けられているピンホルダ３８を上昇させ、突き上げピン３７をバックアップホルダ３６の上面から突出させることにより、表面保護テープ３４を介在してチップを接着剤層２３側から矢印方向に突き上げ、チップ２２−ｉのコーナー部を表面保護テープ３４から剥離し、コレットでチップ２２−ｉの裏面側を吸着して剥離することによりピックアップする（ＳＴＥＰ７）。この際、接着剤層２３は、溝３３に対応する位置で引きちぎられて切断される。
【００７４】
このようにして各半導体チップ２２−１，２２−２，２２−３を形成した後、図４に示したような手順で上記チップ２２−１，２２−２，２２−３（スペーサ２８を含む）の配線基板２１への実装とパッケージングを行う。
【００７５】
［変形例１３］
図１７に示すように、まず、半導体ウェーハに、周知のプロセスにより種々の素子を形成する（ＳＴＥＰ１）。次に、素子形成の終了したウェーハ２２の素子形成面側にバンプ２５を形成する（ＳＴＥＰ２）。スタッドバンプを形成する場合には、上述したようにキャピラリ３２を用いて上記素子に電気的に接続されたバンプ２５を形成する。その後、上記ウェーハ２２の素子形成面側にフィルム状の接着剤を貼り付けて接着剤層２３を形成する（ＳＴＥＰ３）。そして、必要に応じて接着剤層２３を加熱して、接着剤層２３の表面からバンプ２５を露出させる。この接着剤層２３は、液状接着剤を用いて、スピンコートにより上記バンプ２５の上部を残して埋め込むようにコーティングして形成することもできる。この状態で、ウェーハ２２のダイシングラインまたはチップ分割ラインに沿って、ダイヤモンドスクライバー、ダイヤモンドブレード、あるいはレーザースクライバー等を用いて、接着剤層２３を切断し、且つウェーハ２２の裏面に達しない深さの溝３３を形成、いわゆるハーフカット・ダイシングを実施する（ＳＴＥＰ４）。その後、上記接着剤層２３上に表面保護テープ（ＢＳＧテープ）３４を貼り付け（ＳＴＥＰ５）、砥石３５によりウェーハ２２の裏面研削（ＳＴＥＰ６）を行って、ウェーハ２２の薄厚化と個々のチップ２２−ｉへの分割を同時に行う（先ダイシング）。研削終了後、フラットリングに装着したピックアップ・テープに、個片化された各チップ２２−ｉを位置決めして接着した後、表面保護テープ３４を剥離する。これによって、チップ２２−ｉが表面保護テープ３４からピックアップ・テープへ転写される（ＳＴＥＰ７）。次に、上記フラットリングをピックアップ装置の固定テーブルに装着し、ピックアップの対象となるチップ２２−ｉにピックアップツールが対応するように、固定テーブルをＸＹ方向に移動させる。その後、各チップ２２−ｉの表面をモニタし、個々のチップ２２−ｉの位置検出、及び良品／不良品を判別するためのマーク検出等を行う。そして、ピックアップ装置のバックアップホルダ３６の内部をバキュームで引いて、ピックアップ・テープをバックアップホルダ３６の上面に吸着して固定する。この状態で、突き上げピン３７が取り付けられているピンホルダ３８を上昇させ、突き上げピン３７をバックアップホルダ３６の上面から突出させることにより、ピックアップ・テープを介在してチップを裏面側から矢印方向に突き上げてチップ２２−ｉのコーナー部をピックアップ・テープから剥離し、コレットでチップ２２−ｉの素子形成面側を吸着して剥離することによりピックアップする（ＳＴＥＰ８）。この際、接着剤層２３は、溝３３に対応する位置で引きちぎられて切断される。
【００７６】
このようにして各半導体チップ２２−１，２２−２，２２−３を形成した後、図４に示したような手順で上記チップ２２−１，２２−２，２２−３（スペーサ２８を含む）の配線基板２１への実装とパッケージングを行う。
【００７７】
［変形例１４］
図１８に示すように、まず、半導体ウェーハに、周知のプロセスにより種々の素子を形成する（ＳＴＥＰ１）。次に、素子形成の終了したウェーハ２２の素子形成面側にバンプ２５を形成する（ＳＴＥＰ２）。スタッドバンプを形成する場合には、上述したようにキャピラリ３２を用いて上記素子に電気的に接続されたバンプ２５を形成する。その後、上記ウェーハ２２の素子形成面側にフィルム状の接着剤を貼り付けて接着剤層２３を形成する（ＳＴＥＰ３）。そして、必要に応じて接着剤層２３を加熱して、接着剤層２３の表面からバンプ２５を露出させる。この接着剤層２３は、液状接着剤を用いて、スピンコートにより上記バンプ２５の上部を残して埋め込むようにコーティングして形成することもできる。この状態で、ウェーハ２２の素子形成面側からダイシングラインまたはチップ分割ラインに沿って、ダイヤモンドスクライバー、ダイヤモンドブレード、あるいはレーザースクライバー等を用いて、接着剤層２３を切断し、且つウェーハ２２’の裏面に達しない深さの溝３３を形成、いわゆるハーフカット・ダイシングを実施する（ＳＴＥＰ４）。その後、上記接着剤層２３上に表面保護テープ（ＢＳＧテープ）３４を貼り付け（ＳＴＥＰ５）、砥石３５によりウェーハ２２の裏面研削（ＳＴＥＰ６）を行って、ウェーハ２２の薄厚化と個々のチップ２２−ｉへの分割を同時に行う（先ダイシング）。研削終了後、フラットリングに装着した紫外線（ＵＶ）硬化型のピックアップ・テープに、個片化された各チップ２２−ｉの裏面を位置決めして接着した後、表面保護テープ３４を剥離する。これによって、チップ２２−ｉが表面保護テープ３４からピックアップ・テープへ転写される（ＳＴＥＰ７）。その後、上記ピックアップ・テープに紫外線を照射（ＳＴＥＰ８）して硬化させることにより粘着力を低下させる。次に、上記フラットリングをピックアップ装置の固定テーブルに装着し、ピックアップの対象となるチップ２２−ｉにピックアップツールが対応するように、固定テーブルをＸＹ方向に移動させる。その後、各チップ２２−ｉの表面をモニタし、個々のチップ２２−ｉの位置検出、及び良品／不良品を判別するためのマーク検出等を行う。そして、ピックアップ装置のバックアップホルダ３６の内部をバキュームで引いて、ピックアップ・テープをバックアップホルダ３６の上面に吸着して固定する。この状態で、突き上げピン３７が取り付けられているピンホルダ３８を上昇させ、突き上げピン３７をバックアップホルダ３６の上面から突出させることにより、ピックアップ・テープを介在してチップを裏面側から矢印方向に突き上げてチップ２２−ｉのコーナー部をピックアップ・テープから剥離し、コレットでチップ２２−ｉの素子形成面側を吸着して剥離することによりピックアップする（ＳＴＥＰ９）。この際、接着剤層２３は、溝３３に対応する位置で引きちぎられて切断される。
【００７８】
このようにして各半導体チップ２２−１，２２−２，２２−３を形成した後、図４に示したような手順で上記チップ２２−１，２２−２，２２−３（スペーサ２８を含む）の配線基板２１への実装とパッケージングを行う。
【００７９】
［変形例１５］
上記実施の形態及び各変形例における表面保護テープ３４に紫外線硬化型のものを用いることができる。そして、ウェーハの裏面研削工程の後に、表面保護テープ３４に紫外線を照射して粘着力を低下させることにより、ピックアップを容易化できる。
【００８０】
［変形例１６］
上記実施の形態及び各変形例における裏面研削（ＢＳＧ）工程では、ウェーハ２２を固定するチャックテーブルと研削用砥石を回転させ、砥石を降下させながらウェーハ２２の裏面を削るインフィード研削と呼ばれる方法や、ウェーハ２２と砥石３５を回転させながら削るスルーフィード研削またはクリープフィード研削と呼ばれる方法を用いることができる。この際、ウェーハ２２の裏面を溝３３に達するまで削ると、ウェーハは個々のチップ２２−ｉに分割されるが、ウェーハ２２が個々のチップ２２−ｉに分割された後も研削（及び研磨）を続け、少なくとも５μｍ以上研削及び研磨することによって、ハーフカット・ダイシングによって形成された溝３３の側壁面と研削及び研磨によって形成された面とが交わる部分にチッピングが発生しても、この領域を研削及び研磨によって除去できる。研削及び研磨する量を増加させれば、より大きなチッピングを除去できるが、この研削及び研磨量はウェーハ２２の厚さや完成時のチップ２２−ｉの厚さ等必要に応じて設定すれば良い。これによって、チップ２２−ｉの完成時の厚さは、例えば３０〜５０μｍまで薄厚化が可能となる。
【００８１】
また、上記ウェーハ２２の裏面を、溝３３に達するまで削って個々のチップ２２−ｉに分割する際、１種類の砥粒径の研削砥石を用いても良いが、研削時間の短縮とチッピングの発生の防止との両方を考慮すると、次のように少なくとも２種類の砥粒径の研削砥石を用いて２段階、あるいはそれ以上で行うことが好ましい。すなわち、まず＃３６０（主要な砥粒径が４０〜６０μｍ）程度の砥粒径の大きい研削砥石により研削及び研磨した後、＃２０００（主要な砥粒径が４〜６μｍ）程度の砥粒径の小さい研削砥石により研削及び研磨して個々のチップ２２−ｉに分離すれば、ウェーハ２２を個々のチップ２２−ｉに分離するまでの時間短縮が図れ、且つ最終的に分離する際には砥粒径の小さい研削砥石を用いるのでチッピングの発生も低減できる。
【００８２】
［変形例１７］
上述した実施の形態及び各変形例において、裏面研削後に研削面をエッチングして鏡面加工を行えば、薄厚で裏面チッピングが少なく且つ反りの小さいチップの作製が可能になり、搬送時のクラックやワイヤボンディング時の接続不良も低減できる。この際、接着剤層２３がウェーハまたはチップの補強部材として働き、クラック並びに亀裂や破れを効果的に抑制できる。
【００８３】
以上実施の形態と種々の変形例を用いてこの発明の説明を行ったが、この発明は上述した実施の形態や変形例に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施の形態や変形例には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば実施の形態や変形例に示される全構成要件や全製造工程からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件や製造工程が削除された構成が発明として抽出され得る。
【図面の簡単な説明】
【００８４】
【図１】この発明の実施の形態に係る半導体装置及びその製造方法について説明するためのもので、スタックＭＣＰの一部を拡大して示す断面構成図。
【図２】図１に示したスタックＭＣＰにおける半導体チップの製造工程を順次示す断面図。
【図３】図１に示したスタックＭＣＰにおける半導体チップの製造工程図。
【図４】図１に示したスタックＭＣＰにおける実装工程を示す製造工程図。
【図５】この発明の実施の形態に係る半導体装置の製造方法の変形例１について説明するための製造工程図。
【図６】この発明の実施の形態に係る半導体装置の製造方法の変形例２について説明するための製造工程図。
【図７】この発明の実施の形態に係る半導体装置の製造方法の変形例３について説明するための製造工程図。
【図８】この発明の実施の形態に係る半導体装置の製造方法の変形例４について説明するための製造工程図。
【図９】この発明の実施の形態に係る半導体装置の製造方法の変形例５について説明するための製造工程図。
【図１０】この発明の実施の形態に係る半導体装置の製造方法の変形例６について説明するための製造工程図。
【図１１】この発明の実施の形態に係る半導体装置の製造方法の変形例７について説明するための製造工程図。
【図１２】この発明の実施の形態に係る半導体装置の製造方法の変形例８について説明するための製造工程図。
【図１３】この発明の実施の形態に係る半導体装置の製造方法の変形例９について説明するための製造工程図。
【図１４】この発明の実施の形態に係る半導体装置の製造方法の変形例１０について説明するための製造工程図。
【図１５】この発明の実施の形態に係る半導体装置の製造方法の変形例１１について説明するための製造工程図。
【図１６】この発明の実施の形態に係る半導体装置の製造方法の変形例１２について説明するための製造工程図。
【図１７】この発明の実施の形態に係る半導体装置の製造方法の変形例１３について説明するための製造工程図。
【図１８】この発明の実施の形態に係る半導体装置の製造方法の変形例１４について説明するための製造工程図。
【図１９】従来の半導体装置及びその製造方法について説明するためのもので、スタックＭＣＰの一部を拡大して示す断面構成図。
【符号の説明】
【００８５】
２１…配線基板、２２−１〜２２−３…半導体チップ、２３−１〜２３−４…接着剤層、２４−１〜２４−３…パッド、２５−１〜２５−３…バンプ、２６−１〜２６−３…配線層、２７−１〜２７−３…ボンディングワイヤ、２８…スペーサ、２９…樹脂パッケージ。
【図１】
2005228930.tif 000003
【図２】
2005228930.tif 000004
【図３】
2005228930.tif 000005
【図４】
2005228930.tif 000006
【図５】
2005228930.tif 000007
【図６】
2005228930.tif 000008
【図７】
2005228930.tif 000009
【図８】
2005228930.tif 000010
【図９】
2005228930.tif 000011
【図１０】
2005228930.tif 000012
【図１１】
2005228930.tif 000013
【図１２】
2005228930.tif 000014
【図１３】
2005228930.tif 000015
【図１４】
2005228930.tif 000016
【図１５】
2005228930.tif 000017
【図１６】
2005228930.tif 000018
【図１７】
2005228930.tif 000019
【図１８】
2005228930.tif 000020
【図１９】
2005228930.tif 000021