(57)【要約】【課題】  電力用半導体装置において、放射ノイズに対するノイズ耐量を高くし、制御回路基板を小型化し延いては電力用半導体装置の小型化を実現し、更に導電性のベタパターンを簡単な構造でグランド電位とする。【解決手段】  絶縁基板、該絶縁基板の主面に形成された金属パターン上に実装された電力用半導体素子、及び、第１主面が、前記主面と前記電力用半導体素子を挟むように対向配置され、前記第１主面と平行をなす第２主面に形成された金属パターンに制御用電子部品が実装されると共に、前記第１主面と前記第２主面とに鉛直をなすように形成され、且つ、前記第１主面と前記第２主面との間に積層された回路パターンを導通させるスルーホールを有する制御回路基板を備える電力用半導体装置において、前記スルーホールを充填物で埋めたことを特徴とする電力用半導体装置を提供する。【選択図】図１
2005039118.tif 000002
【特許請求の範囲】
【請求項１】
絶縁基板、該絶縁基板の主面に形成された金属パターン上に実装された電力用半導体素子、及び、第１主面が、前記主面と前記電力用半導体素子を挟むように対向配置され、
前記第１主面と平行をなす第２主面に形成された金属パターンに制御用電子部品が実装されると共に、前記第１主面と前記第２主面とに鉛直をなすように形成され、且つ、前記第１主面と前記第２主面との間に積層された回路パターンを導通させるスルーホールを有する制御回路基板を備える電力用半導体装置において、
前記スルーホールを充填物で埋めたことを特徴とする電力用半導体装置。
【請求項２】
充填物を、導電性を有するものとしたことを特徴とする請求項１に記載の電力用半導体装置。
【請求項３】
グランドに接続されたスルーホールと電気的に接続される導電性のベタパターンを制御基板の第１主面に形成したことを特徴とする請求項２に記載の電力用半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、特に、制御回路基板を有する電力用半導体装置に関する。
【背景技術】
【０００２】
ＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ  Ｐｏｗｅｒ  Ｍｏｄｕｌｅ）をはじめとする半導体装置において、各種電子部品を搭載してスイッチング素子を制御するために制御回路基板が用いられる。幾つかの層を有する構造の制御回路基板においては、各層の電気的パターンを結線するために、スルーホールが利用される。このスルーホールは、文字通り“中空構造”である。よって、スイッチング素子の近傍に制御基板が設置されると、スイッチング時の放射ノイズがスルーホールを通るため、実装された電子部品および基板パターンに対して悪影響が及ぼされることがある。
【０００３】
また、制御基板の部品搭載後に行う導通確認検査または誤搭載確認試験等のためのテストパッドとして、例えば、０．５ｍｍ直径の円状パッドが設けられる。これらパッドは、面積の限定された制御回路基板をスペース上圧迫し、例えば、基板パターンのＧＮＤ（グランド）ベタ等の削減が余儀なくされることがある。そうすると、このことも電子部品や基板パターンの耐ノイズ性へ悪影響を及ぼし得る。
【０００４】
なお、引用文献１では、多層配線基板でのスルーホールの穴埋めに係る技術が開示されている。引用文献２では、他の機能を兼ねるスルーホールに係る技術が開示されている。
【０００５】
【特許文献１】特開平０８−３２２４０号公報
【特許文献２】特開平０６−６９６８０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、電力用半導体装置において、放射ノイズに対するノイズ耐量を高くすること、制御回路基板を小型化し延いては電力用半導体装置の小型化を実現すること、更には導電性のベタパターンを簡単な構造でグランド電位とすることを、目的とする。
【課題を解決するための手段】
【０００７】
本発明は、上記の目的を達成するために為されたものである。本発明に係る電力用半導体装置は、
絶縁基板、該絶縁基板の主面に形成された金属パターン上に実装された電力用半導体素子、及び、第１主面が、前記主面と前記電力用半導体素子を挟むように対向配置され、
前記第１主面と平行をなす第２主面に形成された金属パターンに制御用電子部品が実装されると共に、前記第１主面と前記第２主面とに鉛直をなすように形成され、且つ、前記第１主面と前記第２主面との間に積層された回路パターンを導通させるスルーホールを有する制御回路基板を備える電力用半導体装置である。その電力用半導体装置において、前記スルーホールを充填物で埋めたことを特徴とする。
【発明の効果】
【０００８】
本発明を利用することにより、以下のような効果を得ることができる。
【０００９】
放射ノイズがスルーホールを介し制御回路基板の主面（上面）に及ぶのを防止できる。よって、電子部品（等）を該主面に配設することで、放射ノイズに対するノイズ耐量が高い電力用半導体装置を提供できる。
【発明を実施するための最良の形態】
【００１０】
以下において、図面を参照しつつ本発明に係る好適な実施の形態を説明する。
【００１１】
実施の形態１
図１は、本発明の実施の形態１に係る電力用半導体装置１００の概略縦断面図である。本発明における電力用半導体素子は、例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）である。電力用半導体装置１００は、概略、樹脂などの絶縁材料からなる樹脂ケース９０と、良好な熱伝導性を有する銅などの金属板からなるベース板１５０とを備えている。ケース９０は、その底面において、金属ねじまたは接着剤（図示せず）を用いて、ベース板１５０上に固定されている。また、この電力用半導体装置１００は、ケース９０の内部にて、銅などの金属パターン８０が表面に形成された絶縁基板７０と、その金属パターン８０の上に半田（図示せず）を介して搭載されたスイッチング素子１４０とを有する。なお、図示していないが、絶縁基板７０の下面にも金属パターンが形成され、半田によりベース板１５０に接着されることもある。
【００１２】
更に、この電力用半導体装置１００は、図１に示すように、中継端子１３０と、制御回路基板１１０とを有する。制御回路基板１１０は、上面に形成された金属パターン（図示せず。）に実装される各種電子部品１７０を搭載し、スイッチング素子１４０を制御する基板である。中継端子１３０は、制御回路基板１１０から下方に向かって延び底面に沿って折り曲げられる。中継端子１３０とスイッチング素子１４０とは、アルミワイヤ１６０により接続される。
【００１３】
スイッチング素子１４０および絶縁基板７０の上方には、スイッチング素子１４０を保護するために、シリコンゲル６０が充填される（分かりやすくするために、ハッチングを省略した。）。
【００１４】
制御回路基板１１０は、複数の電気的パターン（図示せず）を有する層から構成され、更にそれら各層の電気的パターンを結線するためスルーホールが通常形成されている。図７は従来例の電力用半導体装置１００の概略縦断面図を示すが、このスルーホールは、文字通り“中空構造”１２０である。
【００１５】
一方、本発明の実施の形態１に係る電力用半導体装置１００では、図１に示すように、制御回路基板１１０を構成する絶縁体と同じ材料１８０によりスルーホールが穴埋めされている。このようにすることにより、スイッチング素子１４０のスイッチング時におけるノイズの経路を遮蔽し、よってノイズが電子部品１７０等に及ぼす影響を低減させている。
【００１６】
スルーホールを埋める絶縁体１８０は、制御回路基板１１０を構成する絶縁体に限定されるものではなく、他の絶縁樹脂や絶縁ゴムであってもよい。
【００１７】
実施の形態２
図２は、本発明の実施の形態２に係る電力用半導体装置１００の概略縦断面図である。この実施の形態２に係る電力用半導体装置１００は、実施の形態１に係る電力用半導体装置１００と略同様のものであり、よって同一部位には同一符号を付して説明を省略し、差異を中心に説明する。
【００１８】
実施の形態２に係る電力用半導体装置１００では、図２に示すように、スルーホールは導電体１９０により穴埋めされている。
【００１９】
このようにすることにより、先ず、スイッチング素子１４０のスイッチング時におけるノイズの経路が遮蔽され、よってノイズが電子部品１７０等に及ぼす影響が低減される。更に、スルーホール自身の経路体積が増加することになるため、回路インピーダンスが下がり、ノイズの影響をより受けにくくなる。回路の動作を安定させる働きもある。
【００２０】
実施の形態３
図３は、本発明の実施の形態３に係る電力用半導体装置１００の概略縦断面図である。この実施の形態３に係る電力用半導体装置１００は、実施の形態１に係る電力用半導体装置１００と略同様のものであり、よって同一部位には同一符号を付して説明を省略し、差異を中心に説明する。
【００２１】
実施の形態１の電力用半導体装置１００では、制御回路基板１１０のスルーホールが絶縁体１８０で穴埋めされる。本実施の形態３ではそのスルーホールを、部品実装後の導通確認検査または誤搭載確認検査等用のテストパッド２００と併用する。
【００２２】
このようにすることにより、従来のようにテストパッドを別途設ける必要がなくなる。よって、製作時の工数低減や小スペース化による材料低減が実現され、コスト低減が可能となる。
【００２３】
実施の形態４
図４は、本発明の実施の形態４に係る電力用半導体装置１００の概略縦断面図である。この実施の形態４に係る電力用半導体装置１００は、実施の形態２若しくは実施の形態３に係る電力用半導体装置１００と略同様のものであり、よって同一部位には同一符号を付して説明を省略し、差異を中心に説明する。
【００２４】
実施の形態２の電力用半導体装置１００では、制御回路基板１１０のスルーホールが導電体１９０で穴埋めされる。本実施の形態４では、実施の形態３と同様に、そのスルーホールを部品実装後の導通確認検査または誤搭載確認検査等用のテストパッド２００と併用する。
【００２５】
このようにすることにより、従来のようにテストパッドを別途設ける必要がなくなる。よって、製作時の工数低減や小スペース化による材料低減が実現され、コスト低減が可能となる。
【００２６】
実施の形態５
図５は、本発明の実施の形態５に係る電力用半導体装置１００の概略縦断面図である。この実施の形態５に係る電力用半導体装置１００は、実施の形態３に係る電力用半導体装置１００と略同様のものであり、よって同一部位には同一符号を付して説明を省略し、差異を中心に説明する。
【００２７】
先ず、実施の形態５の電力用半導体装置１００では、制御回路基板１１０の絶縁体１８０で穴埋めされたスルーホールが、グランドに接続されている。加えて、制御回路基板１１０におけるスイッチング素子１４０に対向する面（即ち、制御回路基板１１０のスイッチング素子１４０に最も近い面）に、導電体によるグランドベタパターン（即ち、裏面電極層）５０が設けられる。
【００２８】
上記のグランドベタパターン（裏面電極層）５０が設けられることにより、対ノイズ耐量が向上しノイズの影響をより受け難くなる。
【００２９】
実施の形態６
図６は、本発明の実施の形態６に係る電力用半導体装置１００の概略縦断面図である。この実施の形態６に係る電力用半導体装置１００は、実施の形態４若しくは実施の形態５に係る電力用半導体装置１００と略同様のものであり、よって同一部位には同一符号を付して説明を省略し、差異を中心に説明する。
【００３０】
先ず、実施の形態６の電力用半導体装置１００では、制御回路基板１１０の導電体１９０で穴埋めされたスルーホールが、グランドに接続されている。加えて、実施の形態５と同様に、制御回路基板１１０におけるスイッチング素子１４０に対向する面（即ち、制御回路基板１１０のスイッチング素子１４０に最も近い面）に、導電体によるグランドベタパターン（即ち、裏面電極層）５０が設けられる。
【００３１】
上記のグランドベタパターン（裏面電極層）５０が設けられることにより、対ノイズ耐量が向上しノイズの影響をより受け難くなる。
【図面の簡単な説明】
【００３２】
【図１】本発明の実施の形態１に係る電力用半導体装置の概略の縦断面図である。
【図２】本発明の実施の形態２に係る電力用半導体装置の概略の縦断面図である。
【図３】本発明の実施の形態３に係る電力用半導体装置の概略の縦断面図である。
【図４】本発明の実施の形態４に係る電力用半導体装置の概略の縦断面図である。
【図５】本発明の実施の形態５に係る電力用半導体装置の概略の縦断面図である。
【図６】本発明の実施の形態６に係る電力用半導体装置の概略の縦断面図である。
【図７】従来の電力用半導体装置の概略の縦断面図である。
【符号の説明】
【００３３】
５０  グランドベタパターン（裏面電極層）、  ６０  シリコンゲル、  ７０  絶縁基板、  ８０  金属パターン、  ９０  ケース、  １００  電力用半導体装置、  １１０  制御回路基板、  １２０  スルーホール、  １３０  中継端子、  １４０  スイッチング素子、  １５０  ベース板、  １６０  アルミワイヤ、  １７０  電子部品（類）、  １８０  絶縁体、  １９０  導電体、  ２００  テストパッド。
【図１】
2005039118.tif 000003
【図２】
2005039118.tif 000004
【図３】
2005039118.tif 000005
【図４】
2005039118.tif 000006
【図５】
2005039118.tif 000007
【図６】
2005039118.tif 000008
【図７】
2005039118.tif 000009