(57)【要約】【課題】  ＭＯＳトランジスタのゲート−ドレイン間寄生容量によって生じる極を無くすことができ、Ｑ値の高いｇｍ−Ｃフィルタを構成した場合でも当該フィルタの周波数特性の劣化を防止すること。【解決手段】  電圧−電流変換回路８を、差動対のＭＯＳトランジスタＭ１，Ｍ５に加え、ＮＰＮトランジスタＱ１，Ｑ２の各々と電流源４との間に、差動対のＭＯＳトランジスタＭ１，Ｍ５の各々に少なくとも１つのＭＯＳトランジスタＭ２，Ｍ６を対応付けて並列に接続すると共に、同間に、少なくとも２つのＭＯＳトランジスタＭ３，Ｍ４（及びＭ７，Ｍ８）を直列に接続し、この２列のＭＯＳトランジスタＭ３，Ｍ４及びＭ７，Ｍ８のゲート端子を、自ＭＯＳトランジスタが直列接続されたと異なるバイポーラトランジスタに接続された差動対の一方のＭＯＳトランジスタのゲート端子に接続し、当該回路８の全てのＭＯＳトランジスタＭ１〜Ｍ８のチャネルサイズを同一とする。【選択図】      図２
2005117227.tif 000002
【特許請求の範囲】
【請求項１】
電源からの電流を制御信号に応じて制御する第１及び第２の電流源を介して前記電源に電流流路がそれぞれ接続され、これらの電流流路に流れる電流を制御するベース端子同士が接続された第１及び第２のバイポーラトランジスタと、ゲート端子に入力される差動電圧に対応して電流流路に差動電流が流れる差動対のＭＯＳトランジスタを有し、これらのＭＯＳトランジスタの電流流路が前記第１及び第２のバイポーラトランジスタの電流流路に接続された電圧−電流変換回路と、この電圧−電流変換回路とアースとの間に接続され、その電圧−電流変換回路を駆動する第３の電流源と、前記第１及び第２のバイポーラトランジスタのベース端子にベース端子が接続され、このベース端子と電流流路の一端とが接続された第３のバイポーラトランジスタと、この第３のバイポーラトランジスタの電流流路の他端と前記第２の電流源及び前記電圧−電流変換回路との間に接続された抵抗器と、前記第３のバイポーラトランジスタと前記電源との間に接続され、前記第３のバイポーラトランジスタを介して前記抵抗器に電流を流す第４の電流源とを有するトランスコンダクタンスアンプにおいて、
前記電圧−電流変換回路は、
前記差動対のＭＯＳトランジスタに加え、
前記第１及び第２のバイポーラトランジスタの各々と前記第３の電流源との間に、前記差動対のＭＯＳトランジスタの各々に少なくとも１つのＭＯＳトランジスタを対応付けて並列に接続すると共に、同間に、少なくとも２つのＭＯＳトランジスタを直列に接続し、この直列接続された２列のＭＯＳトランジスタのゲート端子を、自ＭＯＳトランジスタが直列接続されたと異なるバイポーラトランジスタに接続された差動対の一方のＭＯＳトランジスタのゲート端子に接続し、当該電圧−電流変換回路の全てのＭＯＳトランジスタのチャネルサイズを同一としてなる
ことを特徴とするトランスコンダクタンスアンプ。
【請求項２】
前記抵抗器の両端の電位差が、前記電圧−電流変換回路の全てのＭＯＳトランジスタが線形領域で動作する電位差となるように、前記第４の電流源から出力される電流の値を制御する
ことを特徴とする請求項１に記載のトランスコンダクタンスアンプ。
【請求項３】
ゲート端子に入力される差動電圧に対応して電流流路に差動電流が流れる差動対のトランジスタによる電圧−電流変換回路と、電源とアースとの間を前記差動対のトランジスタの電流流路を介して流れる電流を電流源との併用で制御する第１及び第２のトランジスタと、前記差動対のトランジスタに流れる電流を更に制御するために、前記電源と前記アースとの間に他電流源と抵抗器を電流流路に直列に接続し、且つ電流制御端子を前記第１及び第２のトランジスタの電流制御端子と接続した第３のトランジスタとを有するトランスコンダクタンスアンプにおいて、
前記電圧−電流変換回路は、
前記差動対のトランジスタに加え、
前記第１及び第２のトランジスタの各々と前記アースとの間に、前記差動対のトランジスタの各々に少なくとも１つのトランジスタを対応付けて並列に接続すると共に、同間に、少なくとも２つのトランジスタを直列に接続し、この直列接続された２列のトランジスタの電流制御端子を、自トランジスタが直列接続されたと異なる方のトランジスタに接続された差動対の一方のトランジスタの電流制御端子に接続し、当該電圧−電流変換回路の全てのトランジスタのチャネルサイズを同一としてなる
ことを特徴とするトランスコンダクタンスアンプ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばＬＳＩ上に構成されるｇｍ−Ｃフィルタ等に用いられ、良好な線形性能を有して且つ安定に動作するトランスコンダクタンスアンプに関する。
【背景技術】
【０００２】
ｇｍ−Ｃフィルタ（トランスコンダクタンスアンプ−容量フィルタ）は、入力電圧信号を出力電流信号に変換するトランスコンダクタンスアンプ（ｇｍアンプ）と、容量（Ｃ）によって構成されるフィルタであり、入力側に加わった電圧がどれくらい出力側に電流として伝わるかを示す量であるトランスコンダクタンスｇｍを変化させることにより、フィルタの特性を変えることができるようになっている。最近、このようなｇｍ−Ｃフィルタ等に用いられるトランスコンダクタンスアンプが注目されている。
【０００３】
従来、ｇｍ−Ｃフィルタに用いられるトランスコンダクタンスアンプの構成として、例えば、下記の非特許文献１に記載されているような、トランスコンダクタンスアンプの差動対にＭＯＳトランジスタを用い、これらのＭＯＳトランジスタを線形領域で動作させる構成が知られている。
ｇｍ−Ｃフィルタは、例えば図６に示すように、差動入力端子−，＋に入力される差動入力電圧信号ＮＩＮ，ＰＩＮに比例して、差動出力端子＋，−から差動出力電流信号ＰＯＵＴ，ＮＯＵＴを生成出力するトランスコンダクタンスアンプ１と、このトランスコンダクタンスアンプ１の差動出力ライン間に接続される容量Ｃのコンデンサ２と、トランスコンダクタンスアンプ１の差動出力電流信号に基づいて所定のフィードバック信号ＶＦＢを生成するコモンモードフィードバック回路３とを備えて構成されている。
【０００４】
トランスコンダクタンスアンプ１は、差動入力電圧信号に比例した差動出力電流信号を生成し、コンデンサ２は、その差動出力電流信号を電圧に変換する。コモンモードフィードバック回路３は、トランスコンダクタンスアンプ１の出力電圧に基づき、フィードバック電圧ＶＦＢ（以下、ＶＦＢとも称す）を生成し、この生成したＶＦＢをトランスコンダクタンスアンプ１にフィードバックさせる。
上記で述べた従来のトランスコンダクタンスアンプ１は、図７に示すように構成されている。
【０００５】
ＮＭＯＳトランジスタＭ１及びＭ５からなる差動増幅器を備え、ＮＭＯＳトランジスタＭ１及びＭ５の各ゲート端子には、＋入力信号ＰＩＮと−入力信号ＮＩＮとがそれぞれ入力され、また、これらのソース端子は互いに接続され、定電流源４を介して接地されている。
また、ＮＭＯＳトランジスタＭ１及びＭ５からなる差動増幅器は、＋入力電圧信号ＰＩＮと−入力電圧信号ＮＩＮに対応する差動電流を出力するため、電圧−電流変換回路６として動作する。
ＮＭＯＳトランジスタＭ１のドレイン端子は、ＮＰＮトランジスタＱ１とＰＭＯＳトランジスタＭI１を介して電源電圧ＶＤＤが印加されるようになっている。
【０００６】
ＮＭＯＳトランジスタＭ５のドレインは、ＮＰＮトランジスタＱ２とＰＭＯＳトランジスタＭI２を介して電源電圧ＶＤＤが印加されるようになっている。
ＮＰＮトランジスタＱ３のベースとコレクタとは互いに接続されており、電流源５を介して電源電圧ＶＤＤが印加され、またＮＰＮトランジスタＱ１及びＱ２のベースへバイアス電圧が供給されている。また電流源５は、抵抗器Ｒに電流を流し、抵抗器Ｒの両端に電位差を生成させる。
【０００７】
抵抗器Ｒの一方の端子は、ＮＰＮトランジスタＱ３のエミッタ端子に接続され、他方の端子はＮＭＯＳトランジスタＭ１及びＭ５のソース端子に接続されている。
ＰＭＯＳトランジスタＭI１及びＭI２のゲート端子には、コモンモードフィードバック回路３により生成出力されたフィードバック電圧ＶＦＢが入力され、双方のＰＭＯＳトランジスタＭI１及びＭI２は電流源として動作する。
【０００８】
次に、このような構成の従来のトランスコンダクタンスアンプの動作を説明する。
図７のＮＭＯＳトランジスタＭ１及びＭ５は、線形領域、つまりＶＧＳ−Ｖｔｈ＞０かつＶＧＳ−Ｖｔｈ＞ＶＤＳとなるようにバイアスされていると仮定する。ここで、ＶＧＳはＮＭＯＳトランジスタＭ１及びＭ５のゲート−ソース間電圧、ＶＤＳはドレイン−ソース間電圧、ＶｔｈはＭＯＳのしきい値電圧である。
トランスコンダクタンスアンプの伝達コンダクタンス（以下ｇｍ値）は、線形領域で動作させているＮＭＯＳトランジスタＭ１及びＭ５によって決まる。線形領域におけるＭＯＳトランジスタの入力ゲート電圧対出力ドレイン電流の関係は、下記式（１）で表される。
【０００９】
【数１】
2005117227.tif 000003
【００１０】
ここで、ＩＤはＮＭＯＳトランジスタＭ１及びＭ５に流れる電流、μはキャリアの移動度、ＣＯＸは単位面積当たりのゲート酸化膜容量、Ｗ及びＬはＭＯＳトランジスタのチャネル長及びチャネル幅である。これより、トランスコンダクタンスアンプの伝達コンダクタンスｇｍは、下記式（２）で表される。
【００１１】
【数２】
2005117227.tif 000004
【００１２】
ここでＶｉｎは、図７に示すトランスコンダクタンスアンプの差動入力電圧である。この式（２）より、ＮＭＯＳトランジスタＭ１及びＭ５のキャリアの移動度μと、単位面積当たりのゲート酸化膜容量ＣＯＸと、ドレイン−ソース間電圧ＶＤＳが一定であれば、伝達コンダクタンスｇｍもまた一定となる。
そのドレイン−ソース間電圧ＶＤＳは、抵抗器Ｒに電流を流すことによって得られる。抵抗器Ｒに電流が流れている時のＮＰＮトランジスタＱ３のエミッタ側電圧Ｖｃは、ＮＰＮトランジスタＱ１，Ｑ２，Ｑ３が全て同じトランジスタであれば、これらのベース−エミッタ間電圧は一定である。このため、ＮＭＯＳトランジスタＭ１及びＭ５のドレイン電圧もまたＶｃとなる。
【００１３】
ＮＭＯＳトランジスタＭ１及びＭ５のソース端子と抵抗器Ｒの一端とはともに接続されているため、これらの電圧は全て等しい。
従って、ＮＭＯＳトランジスタＭ１及びＭ５のドレイン−ソース間電圧ＶＤＳは、抵抗器Ｒの両端間に発生する電圧と等しい。よって、図７に示したトランスコンダクタンスアンプは、そのドレイン−ソース間電圧ＶＤＳを制御、つまり抵抗器Ｒに流れる電流を、電流源５によって制御することにより、ＶＧＳ−Ｖｔｈ＞ＶＤＳとなるようにＮＭＯＳトランジスタＭ１及びＭ５のＶＤＳを与えることが可能であり、これらのＮＭＯＳトランジスタＭ１及びＭ５を線形領域で動作させることが可能となる。また、上式（２）に示すようにｇｍ値をＶＤＳによって制御することが可能となる。
【００１４】
また、この種の従来のトランスコンダクタンスアンプとして、例えば特許文献１に記載のものがある。この特許文献１の内容は、一対の差動入力端子と、そのゲートを相互コンダクタンス制御端子に接続した第１のＭＯＳトランジスタと、そのゲートを差動入力端子に接続しそのソースを前記第１のＭＯＳトランジスタのソース、ドレインの何れかに接続した一対の第２、第３のＭＯＳトランジスタと、そのゲートを一定のバイアス信号入力端子に接続しそのソースを第２、第３のＭＯＳトランジスタのそれぞれのドレインに接続
した一対の第４、第５のＭＯＳトランジスタと、第１のＭＯＳトランジスタのソース、ドレインにそれぞれ接続した第１、第２の電流源と、第４および第５のＭＯＳトランジスタのドレインにそれぞれ接続した第３、第４の電流源と、第４、第５のＭＯＳトランジスタのドレインと第３、第４の電流源間に設けた一対の差動出力端子と、更に第４、第５のＭＯＳトランジスタのそれぞれのソースに一端を接続し他端を固定電位に接続した第１、第２の容量とを具備して半導体増幅回路であるトランスコンダクタンスアンプを構成している。
【００１５】
このような構成において、第１、第２の容量の値を選択することによって、第４、第５のＭＯＳトランジスタに起因する寄生容量の値を見かけ上制御することができるようになっている。この回路の差動出力端子に負荷容量を接続して積分器を構成した場合、第４、第５のＭＯＳトランジスタに起因する寄生容量によって生じるゲイン・位相特性上の寄生の極を、第１、第２の容量の選択によって移動させることができる。このため、第１、第２及び第３のＭＯＳトランジスタに起因する寄生容量によって発生する寄生の零点方向へ、前記の極を移動させることにより、寄生の零点が存在することによる悪影響を補償し、理想に近い特性を有する積分器を構成することが可能となっている。
【特許文献１】特開２０００−６８７６１号公報
【非特許文献１】R. Alini, A,Baschirotto, Rinaldo Castello, “Tunable BiCMOSContinuous-Time Filter for High-Frequency Applications” IEEE J Solid-StateCircuits, Vol.27, No.12, pp.1905-1915, Dec. 1992.
【発明の開示】
【発明が解決しようとする課題】
【００１６】
ところで、上述の図７に示した従来のトランスコンダクタンスアンプを用いて構成された図６に示すｇｍ−Ｃフィルタの周波数特性は、理想的には積分器の特性つまりｇｍ／ｓＣであり、ゲイン特性は−６ｄＢ／ｏｃｔ、位相特性は９０°遅れとなる。
このｇｍ−Ｃフィルタの周波数特性について、図８を用いて詳細に説明する。図８は、ｇｍ−Ｃフィルタの周波数対ゲイン特性及び周波数対位相特性を表す図である。
【００１７】
ｇｍ−Ｃフィルタの伝達特性は、前述したように理想的には積分器の特性、つまりｇｍ／ｓＣとなり、この周波数特性は図８に破線Ｌ１，Ｌ２で示すように、ゲイン特性が−６ｄＢ／ｏｃｔ、位相特性が９０°遅れとなる。
しかし、実際の周波数特性は図８に実線Ｌ３，Ｌ４で示すように非理想的な積分器、つまり周波数対ゲイン特性は−６ｄＢ／ｏｃｔの一定の傾きでなく、周波数対位相特性は常に９０°遅れの特性とならず、幾つかの極を持つ特性となる。
【００１８】
図８に周波数ｆｐ１として示した極は、図７に示したトランスコンダクタンスアンプの有限出力抵抗によって生じ、周波数ｆｐ２として示した極は、ｇｍ値を決めている線形領域動作しているＮＭＯＳトランジスタＭ１及びＭ５のゲート−ドレイン間の寄生容量によって生じる。
ここで、図８に楕円ｅ１で囲んだ部分の周波数帯域、つまり周波数ｆｐ１より十分に高いが、ｆｐ２より十分に低くない周波数帯域の信号を処理しようとした場合、積分器の周波数対位相特性は９０°遅れより更に遅れ位相となる。このような特性を持ったトランスコンダクタンスアンプを用いてＱ値の高いｇｍ−Ｃフィルタを構成した場合、当該フィルタの周波数特性を劣化させるという問題がある。
【００１９】
また、上記特許文献１においては、第１及び第２の容量の値を選択することによって、寄生の極を低周波側に移動させ、寄生の零点に近づけることにより、位相特性が理想的な９０°遅れとなるようになされている。言い換えれば、ＭＯＳトランジスタのゲート−ドレイン間寄生容量によって生じる極を無くすことができるようになされている。
しかし、第１及び第２の容量の値は、この種の回路ではｐＦ単位と非常に小さいので、容量即ちコンデンサをＬＳＩに形成したり、ＬＳＩの外付けで形成したりする場合に所望の精度に形成することが非常に困難である。このため、ＭＯＳトランジスタのゲート−ドレイン間寄生容量によって生じる極を無くすことができなくなるという問題がある。
【００２０】
本発明は、このような課題に鑑みてなされたものであり、ＭＯＳトランジスタのゲート−ドレイン間寄生容量によって生じる極を無くすことができ、Ｑ値の高いｇｍ−Ｃフィルタを構成した場合でも当該フィルタの周波数特性の劣化を防止することができるトランスコンダクタンスアンプを提供することを目的としている。
【課題を解決するための手段】
【００２１】
上記目的を達成するために、本発明の請求項１によるトランスコンダクタンスアンプは、電源からの電流を制御信号に応じて制御する第１及び第２の電流源を介して前記電源に電流流路がそれぞれ接続され、これらの電流流路に流れる電流を制御するベース端子同士が接続された第１及び第２のバイポーラトランジスタと、ゲート端子に入力される差動電圧に対応して電流流路に差動電流が流れる差動対のＭＯＳトランジスタを有し、これらのＭＯＳトランジスタの電流流路が前記第１及び第２のバイポーラトランジスタの電流流路に接続された電圧−電流変換回路と、この電圧−電流変換回路とアースとの間に接続され、その電圧−電流変換回路を駆動する第３の電流源と、前記第１及び第２のバイポーラトランジスタのベース端子にベース端子が接続され、このベース端子と電流流路の一端とが接続された第３のバイポーラトランジスタと、この第３のバイポーラトランジスタの電流流路の他端と前記第２の電流源及び前記電圧−電流変換回路との間に接続された抵抗器と、前記第３のバイポーラトランジスタと前記電源との間に接続され、前記第３のバイポーラトランジスタを介して前記抵抗器に電流を流す第４の電流源とを有するトランスコンダクタンスアンプにおいて、前記電圧−電流変換回路は、前記差動対のＭＯＳトランジスタに加え、前記第１及び第２のバイポーラトランジスタの各々と前記第３の電流源との間に、前記差動対のＭＯＳトランジスタの各々に少なくとも１つのＭＯＳトランジスタを対応付けて並列に接続すると共に、同間に、少なくとも２つのＭＯＳトランジスタを直列に接続し、この直列接続された２列のＭＯＳトランジスタのゲート端子を、自ＭＯＳトランジスタが直列接続されたと異なるバイポーラトランジスタに接続された差動対の一方のＭＯＳトランジスタのゲート端子に接続し、当該電圧−電流変換回路の全てのＭＯＳトランジスタのチャネルサイズを同一としてなることを特徴としている。
【００２２】
この構成によれば、差動対のＭＯＳトランジスタを含めて並列接続されたＭＯＳトランジスタのゲート−ドレイン間の寄生容量と、直列接続されたＭＯＳトランジスタのゲート−ドレイン間の寄生容量とが、各ＭＯＳトランジスタのチャネルサイズが同一であるため等しくなる。ここで、差動対の入力端子には、差動電圧信号つまり対称な信号が入力され、これによって流れる差動電流は、入力信号が対称で、また、上記双方の寄生容量が等しいので等しくなって打ち消される。以上より、ゲート−ドレイン間の寄生容量から、第１及び第２のバイポーラトランジスタへ流れ込む電流は無くなる。つまり、ＭＯＳトランジスタのゲート−ドレイン間寄生容量によって生じる極を無くすことができる。
【００２３】
また、本発明の請求項２によるトランスコンダクタンスアンプは、請求項１において、前記抵抗器の両端の電位差が、前記電圧−電流変換回路の全てのＭＯＳトランジスタが線形領域で動作する電位差となるように、前記第４の電流源から出力される電流の値を制御することを特徴としている。
この構成によれば、電圧−電流変換回路の伝達コンダクタンス値を、第３の電流源の電流を制御して定まる抵抗器の両端電圧差によって制御することが可能となる。
【００２４】
また、本発明の請求項３によるトランスコンダクタンスアンプは、ゲート端子に入力される差動電圧に対応して電流流路に差動電流が流れる差動対のトランジスタによる電圧−電流変換回路と、電源とアースとの間を前記差動対のトランジスタの電流流路を介して流れる電流を電流源との併用で制御する第１及び第２のトランジスタと、前記差動対のトランジスタに流れる電流を更に制御するために、前記電源と前記アースとの間に他電流源と抵抗器を電流流路に直列に接続し、且つ電流制御端子を前記第１及び第２のトランジスタの電流制御端子と接続した第３のトランジスタとを有するトランスコンダクタンスアンプにおいて、前記電圧−電流変換回路は、前記差動対のトランジスタに加え、前記第１及び第２のトランジスタの各々と前記アースとの間に、前記差動対のトランジスタの各々に少なくとも１つのトランジスタを対応付けて並列に接続すると共に、同間に、少なくとも２つのトランジスタを直列に接続し、この直列接続された２列のトランジスタの電流制御端子を、自トランジスタが直列接続されたと異なる方のトランジスタに接続された差動対の一方のトランジスタの電流制御端子に接続し、当該電圧−電流変換回路の全てのトランジスタのチャネルサイズを同一としてなることを特徴としている。
この構成においても、上記請求項１と同様な効果を得ることができる。
【発明の効果】
【００２５】
以上説明したように本発明トランスコンダクタンスアンプにおいては、電圧−電流変換回路における差動対のＭＯＳトランジスタを含めて並列接続されたＭＯＳトランジスタのゲート−ドレイン間の寄生容量と、直列接続されたＭＯＳトランジスタのゲート−ドレイン間の寄生容量とが、各ＭＯＳトランジスタのチャネルサイズを同一とすることによって等しくなるようにした。
これによって、差動対の入力端子に入力される差動電圧信号つまり対称な信号に応じて流れる差動電流が、入力信号が対称で、また、双方の寄生容量が等しいので等しくなって打ち消される。このことから、差動対のゲート−ドレイン間の寄生容量から電圧−電流変換回路のＭＯＳトランジスタへの流入電流を制御するバイポーラトランジスタへ流れ込む電流が無くなる。
従って、ＭＯＳトランジスタのゲート−ドレイン間寄生容量によって生じる極を無くすことができ、Ｑ値の高いｇｍ−Ｃフィルタを構成した場合でも当該フィルタの周波数特性の劣化を防止することができるという効果がある。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施の形態を、図面を参照して説明する。
（実施の形態）
図１は、本発明の実施の形態に係るトランスコンダクタンスアンプの構成を示す回路図である。但し、図１に示す本実施の形態において、図７に示した従来例の各部に対応する部分には同一符号を付し、その説明を省略する。
本実施の形態のトランスコンダクタンスアンプは、図７に示した従来のトランスコンダクタンスアンプの電圧−電流変換回路６を、図１に示すように電圧−電流変換回路７に置き換えた点が異なり、他の部分は同様である。
電圧−電流変換回路７は、次に説明するように構成されている。
ＮＭＯＳトランジスタＭ１，Ｍ２，…，ＭＮが並列に接続され、これらのゲート端子が＋入力電圧信号ＰＩＮの入力端子（以下、ＰＩＮ端子という）に接続され、ドレイン端子がＮＰＮトランジスタＱ１のエミッタ端子であるＮＯ端子に接続され、ソース端子が定電流源４の入力側のＳ端子に接続されている。
【００２７】
また、ＮＭＯＳトランジスタＭＮ＋１，ＭＮ＋２，…，Ｍ２Ｎが直列に接続され、これらのゲート端子がＰＩＮ端子に接続され、ＭＮ＋１のドレイン端子がＮＰＮトランジスタＱ２のエミッタ端子であるＰＯ端子に接続され、Ｍ２Ｎのソース端子がＳ端子に接続されている。
また、ＮＭＯＳトランジスタＭ２Ｎ＋１，Ｍ２Ｎ＋２，…，Ｍ３Ｎが並列に接続され、これらのゲート端子が−入力電圧信号ＮＩＮの入力端子（以下、ＮＩＮ端子という）に接続され、ドレイン端子がＰＯ端子に接続され、ソース端子がＳ端子に接続されている。
【００２８】
更に、ＮＭＯＳトランジスタＭ３Ｎ＋１，Ｍ３Ｎ＋２，…，Ｍ４Ｎが直列に接続され、これらのゲート端子がＮＩＮ端子に接続され、Ｍ３Ｎ＋１のドレイン端子がＮＯ端子に接続され、Ｍ４Ｎのソース端子がＳ端子に接続されている。
但し、各ＮＭＯＳトランジスタＭ１〜Ｍ４Ｎは、全て同一のチャネル長及びチャネル幅のものを用いる。
次に、このような実施の形態のトランスコンダクタンスアンプの実施例を説明する。
【００２９】
（第１の実施例）
図２は、本発明の第１の実施例に係るトランスコンダクタンスアンプの構成を示す回路図である。但し、図２に示す第１の実施例において、図１に示した実施の形態の各部に対応する部分には同一符号を付し、その説明を省略する。
図２に示すトランスコンダクタンスアンプは、図１に示したトランスコンダクタンスアンプにおいて、各ＮＭＯＳトランジスタＭ１〜Ｍ４Ｎの個数をＮ＝２として構成したものである。即ち、図２に示す電圧−電流変換回路８は、図１に示した電圧−電流変換回路７における各ＮＭＯＳトランジスタＭ１〜Ｍ４Ｎの個数をＮ＝２として構成したものである。
【００３０】
また、図３に示す回路は、図２のＮＯ端子に接続されるトランジスタ及びトランスコンダクタンスアンプ（ｇｍ増幅器）のｇｍ値を決める抵抗器Ｒを抜き出し、簡略化して表したものである。
図３に示すＭＯＳトランジスタＭ１２は、図２に示す並列接続されたＭＯＳトランジスタＭ１及びＭ２を表すものであり、Ｍ７８は直列接続されたＭＯＳトランジスタＭ７及びＭ８を表すものである。容量ＣＰは、ＭＯＳトランジスタＭ１２のゲート−ドレイン間寄生容量、容量ＣＮはＭＯＳトランジスタＭ７８のゲート−ドレイン間寄生容量を表すものである。Ｍ１、Ｍ２、Ｍ７、Ｍ８のトランジスタサイズが同一であるため、ＣＰとＣＮの容量は等しい。他の符号については図２と同一である。
【００３１】
図４は、図３のゲート−ドレイン間寄生容量ＣＰ及びＣＮを抜き出し、電流Ｉ１，Ｉ２の流れを表したものである。ＰＩＮ−ＮＩＮ間には、差動電圧信号つまり対称な信号が入力される。
図３においてＰＩＮ電圧とＮＩＮ電圧が同電圧の状態から、ＰＩＮ電圧が少し高くなり、ＮＩＮ電圧が少し低くなったとする。容量ＣＰには、図４に示すようにＰＩＮ端子からＮＯ端子へ電流Ｉ１が流れようとする。同時に、容量ＣＮには、ＮＯ端子からＮＩＮ端子へ電流Ｉ２が流れようとする。ＰＩＮ端子とＮＩＮ端子に入力される信号が対称であり、容量ＣＰと容量ＣＮが等しいため、電流Ｉ１はＩ２と等しくなる。
【００３２】
このことから、端子ＮＯからＮＰＮトランジスタＱ１へ流れ込む電流は無い。この結果、ゲート−ドレイン間寄生容量ＣＰ及びＣＮがあっても、ＮＯ端子の電圧は変化しない。
図２に示すＮＭＯＳトランジスタＭ５、Ｍ６、Ｍ３、Ｍ４についても同様に動作し、ＰＯ端子の電圧は変化しない。
この結果、図２に示すトランスコンダクタンスアンプを用いて、図６に示した積分器（ｇｍ−Ｃフィルタ）を構成した場合、図８に周波数ｆｐ２として示した極を無くすことができる。
よって、Ｑ値の高いｇｍ−Ｃフィルタを構成した場合においても、フィルタの周波数特性劣化を防ぐようなトランスコンダクタンスアンプを提供することができる。
【００３３】
（第２の実施例）
図５は、本発明の第２の実施例に係るトランスコンダクタンスアンプの構成を示す回路図である。
図５に示すトランスコンダクタンスアンプは、図２に示すトランスコンダクタンスアンプにおける全てのＮＭＯＳトランジスタをＰＭＯＳトランジスタに置き換え、全てのＰＭＯＳトランジスタをＮＭＯＳトランジスタに置き換え、全てのＮＰＮトランジスタをＰＮＰトランジスタに置き換え、更に、電圧−電流変換回路８を図５に示す電圧−電流変換回路９として構成したものである。即ち、図５と図２とのトランスコンダクタンスアンプの関係は、双方の比較から分かるように、電源ＶＤＤとアースＶＳＳとの間に、各構成要素が対照関係となるように接続されている。
【００３４】
但し、図５に示す各トランジスタには、これらトランジスタに対応する図２に示す各トランジスタと同符号の末尾に「−ａ」を付して、形式の違いを表している。
このような構成の第２の実施例によるトランスコンダクタンスアンプを用いて図６に示す積分器を構成した場合も、上記第１の実施例と同様に、図８に周波数ｆｐ２として示した極を無くすことができる。
よって、Ｑ値の高いｇｍ−Ｃフィルタを構成した場合においても、フィルタの周波数特性劣化を防ぐようなトランスコンダクタンスアンプを提供することができる。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態に係るトランスコンダクタンスアンプの構成を示す回路図である。
【図２】本発明の第１の実施例によるトランスコンダクタンスアンプの構成を示す回路図である。
【図３】第１の実施例によるトランスコンダクタンスアンプにおいて、ＮＯ端子に接続されるトランジスタ及びｇｍ値を決める抵抗器を抜き出し、簡略化して表した回路図である。
【図４】図３に示す回路のゲート−ドレイン間寄生容量を抜き出し、電流の流れを表した回路図である。
【図５】本発明の第２の実施例によるトランスコンダクタンスアンプの構成を示す回路図である。
【図６】ｇｍ−Ｃフィルタ（積分器）の構成を示すブロック図である。
【図７】従来のトランスコンダクタンスアンプの構成を示す回路図である。
【図８】ｇｍ−Ｃフィルタの周波数対ゲイン特性及び周波数対位相特性を表す図である。
【符号の説明】
【００３６】
１  トランスコンダクタンスアンプ
２  コンデンサ
３  コモンモードフィードバック回路
４  定電流源
６，７，８，９  電圧−電流変換回路
５  電流源
Ｍ１，Ｍ５  差動増幅器を構成するＮＭＯＳトランジスタ
ＭI１，ＭI２  ＰＭＯＳトランジスタ
ＮＩＮ，ＰＩＮ  差動入力電圧信号
ＰＯＵＴ，ＮＯＵＴ  差動出力電流信号
Ｑ１〜Ｑ３  ＮＰＮトランジスタ
ＶＦＢ  フィードバック電圧
Ｍ１〜Ｍ４Ｎ  ＮＭＯＳトランジスタ
【図１】
2005117227.tif 000005
【図２】
2005117227.tif 000006
【図３】
2005117227.tif 000007
【図４】
2005117227.tif 000008
【図５】
2005117227.tif 000009
【図６】
2005117227.tif 000010
【図７】
2005117227.tif 000011
【図８】
2005117227.tif 000012