(57)【要約】【課題】  位相比較器からループフィルタに流れ込む電流を少なくして発振信号の位相ノイズを低減する。【解決手段】  能動型ループフィルタ５の増幅器を、誤差信号が入力される前置増幅器７と、前置増幅器７にバイアス電流を供給するカレントミラー回路６と、前置増幅器７によって駆動される反転増幅器８とから構成し、前置増幅器７を、コレクタが電源に接続された第一のトランジスタ７ａと、コレクタが第一のトランジスタ７ａのエミッタに接続されると共にコレクタ電流が第一のトランジスタ７ａと共通に流れる第二のトランジスタ７ｂとから構成し、第二のトランジスタ７ｂのエミッタに反転増幅器８を接続し、カレントミラー回路６の基準電流を第一のトランジスタ７ａのベースに供給すると共に、カレントミラー回路６の出力電流を第二のトランジスタ７ｂのベースに供給し、第一のトランジスタ７ａのベースに誤差信号を入力した。【選択図】        図１
2005130129.tif 000002
【特許請求の範囲】
【請求項１】
基準発振器から出力された基準信号と電圧制御発振器から出力された発振信号とを比較して位相差に対応する誤差信号を発生する位相比較器と、前記誤差信号から制御電圧を生成すると共に前記制御電圧を前記電圧制御発振器に供給する能動型ループフィルタとを備え、前記能動型ループフィルタの増幅器を、前記誤差信号が入力される前置増幅器と、前記前置増幅器にバイアス電流を供給するカレントミラー回路と、前記前置増幅器によって駆動される反転増幅器とから構成し、前記前置増幅器を、コレクタが電源に接続された第一のトランジスタと、コレクタが前記第一のトランジスタのエミッタに接続されると共にコレクタ電流が前記第一のトランジスタと共通に流れる第二のトランジスタとから構成し、前記第二のトランジスタのエミッタに前記反転増幅器を接続し、前記カレントミラー回路の基準電流を前記第一のトランジスタのベースに供給すると共に、前記カレントミラー回路の出力電流を前記第二のトランジスタのベースに供給し、前記第一のトランジスタのベースに前記誤差信号を入力したことを特徴とするＰＬＬ回路。
【請求項２】
前記第二のトランジスタのエミッタと前記反転増幅器の入力端との間に第三のトランジスタを介挿し、前記第三のトランジスタのベースを前記第二のトランジスタのエミッタに接続すると共に前記第三のエミッタを前記反転増幅器の入力端に接続したことを特徴とする請求項１に記載のＰＬＬ回路。
【請求項３】
前記カレントミラー回路を、βアシステッドカレントミラー回路で構成したことを特徴とする請求項１又は２に記載のＰＬＬ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビジョンチューナ等に使用されるＰＬＬ回路に関し、特に、位相比較器から出力される制御電圧を増幅して電圧制御発振器に供給する構成のＰＬＬ回路に関する。
【背景技術】
【０００２】
従来のＰＬＬ回路を図３に示す。このＰＬＬ回路はＰＬＬ集積回路１０と、電圧制御発振器（ＶＣＯ）２０と、ループフィルタ３０とを備える。ＰＬＬ集積回路１０は、基準発振器１２、可変分周器１４、１６、および位相比較器１８を有し、これらがワンチップに集積回路化されたものである。ＶＣＯ２０は周波数制御電圧入力端子２２に入力された制御電圧に対応した周波数の発振信号を発生し、出力端子２４から出力する。可変分周器１４は、基準発振器１２から出力された基準発振信号を分周して位相比較器１８の一方の入力端子に入力する。可変分周器１６は、ＶＣＯ２０から出力された発振信号を分周して位相比較器１８の他方の入力端に入力する。
【０００３】
位相比較器１８は、分周された基準発振器１２の基準発振信号と分周されたＶＣＯ２０の発振信号とを比較し、比較結果である、位相差を示す誤差信号をループフィルタ３０に入力する。
【０００４】
ループフィルタ３０は、能動型ローパスフィルタ３２とその次段に接続されたラグリードフィルタ５０とからなる。能動型ローパスフィルタ３２はＣ３４及びＲ３４の直列回路とＣ３２との並列回路が負帰還増幅器３６の入出力間に接続されて構成される。ラグリードフィルタ５０はＲ５０、Ｒ５２、Ｃ５２からなる。そして、ラグリードフィルタ５０から出力される制御電圧がＶＣＯ２０の入力端子２２に入力され、ＶＣＯ２０の出力端子２４から出力される発振信号が可変分周器１６に入力される（例えば、特許文献１参照。）。
【０００５】
【特許文献１】特開２００３−２０４２６３号公報（図１）
【発明の開示】
【発明が解決しようとする課題】
【０００６】
上記構成では、ループフィルタとして能動型フィルタを使用しているので、ロック状態においてもループフィルタに電流が流れ込み、その電流消費を補正するためにチャージポンプ（位相比較器）から誤差信号のパルスが出力される。この結果、パルスが持っている位相ノイズのために発振信号の位相ノイズが大きくなるという問題を有していた。
【０００７】
本発明は、位相比較器からループフィルタに流れ込む電流を少なくして発振信号の位相ノイズを低減することを目的とする。
【課題を解決するための手段】
【０００８】
上記の課題を解決するため、本発明のＰＬＬ回路は、基準発振器から出力された基準信号と電圧制御発振器から出力された発振信号とを比較して位相差に対応する誤差信号を発生する位相比較器と、前記誤差信号から制御電圧を生成すると共に前記制御電圧を前記電圧制御発振器に供給する能動型ループフィルタとを備え、前記能動型ループフィルタの増幅器を、前記誤差信号が入力される前置増幅器と、前記前置増幅器にバイアス電流を供給するカレントミラー回路と、前記前置増幅器によって駆動される反転増幅器とから構成し、前記前置増幅器を、コレクタが電源に接続された第一のトランジスタと、コレクタが前記第一のトランジスタのエミッタに接続されると共にコレクタ電流が前記第一のトランジスタと共通に流れる第二のトランジスタとから構成し、前記第二のトランジスタのエミッタに前記反転増幅器を接続し、前記カレントミラー回路の基準電流を前記第一のトランジスタのベースに供給すると共に、前記カレントミラー回路の出力電流を前記第二のトランジスタのベースに供給し、前記第一のトランジスタのベースに前記誤差信号を入力した。
【０００９】
また、前記第二のトランジスタのエミッタと前記反転増幅器の入力端との間に第三のトランジスタを介挿し、前記第三のトランジスタのベースを前記第二のトランジスタのエミッタに接続すると共に前記第三のエミッタを前記反転増幅器の入力端に接続した。
【００１０】
また、前記カレントミラー回路を、βアシステットカレントミラー回路で構成した。
【発明の効果】
【００１１】
本発明のＰＬＬ回路では、能動型ループフィルタの増幅器を、誤差信号が入力される前置増幅器と、前置増幅器にバイアス電流を供給するカレントミラー回路と、前置増幅器によって駆動される反転増幅器とから構成し、前置増幅器を、コレクタが電源に接続された第一のトランジスタと、コレクタが第一のトランジスタのエミッタに接続されると共にコレクタ電流が第一のトランジスタと共通に流れる第二のトランジスタとから構成し、第二のトランジスタのエミッタに反転増幅器を接続し、カレントミラー回路の基準電流を第一のトランジスタのベースに供給すると共に、カレントミラー回路の出力電流を第二のトランジスタのベースに供給し、第一のトランジスタのベースに誤差信号を入力したので、位相比較器から前置増幅器に流れ込む電流が少なくなって発振信号の位相ノイズが低減する。
【００１２】
また、第二のトランジスタのエミッタと反転増幅器の入力端との間に第三のトランジスタを介挿し、第三のトランジスタのベースを第二のトランジスタのエミッタに接続すると共に第三のエミッタを反転増幅器の入力端に接続したので、位相ノイズは一層低減する。
【００１３】
また、カレントミラー回路を、βアシステットカレントミラー回路で構成したので、位相ノイズはさらに低減する。
【発明を実施するための最良の形態】
【００１４】
図１は本発明のＰＬＬ回路の第一実施例である基本構成を示す。基準発振器１から出力された基準信号は直接又は図示しない分周器を介して位相比較器２の一方の入力端に入力される。また、電圧制御発振器３から出力された発振信号は可変分周器４を介して位相比較器２の他方の入力端に入力される。位相比較器２は入力された基準信号と発振信号とを比較し、比較結果である、位相差を示す誤差信号をループフィルタ５に入力する。ループフィルタ５は入力された誤差信号から制御電圧を生成すると共に電圧制御発振器３に供給する。
【００１５】
ループフィルタ５は能動型フィルタで構成され、カレントミラー回路６と、カレントミラー回路６らバイアス電流が供給される前置増幅器７と、前置増幅器７によって駆動される反転増幅器８と帰還回路９とから構成される。
【００１６】
カレントミラー回路６はそれぞれのエミッタが電源に接続され、ベース同士が相互に接続された第五及び第六のＰＮＰトランジスタ６ａ、６ｂを有する標準的な回路で構成される。第五のトランジスタ６ａと第六のトランジスタ６ｂとは同一の特性を持つ。そして、基準電流（コレクタ電流）が流れる第五のトランジスタはコレクタとベースとが相互に接続され、第六のトランジスタ６ｂには基準電流と同じだけの出力電流（コレクタ電流）が流れる。
【００１７】
前置増幅器７は、共通のコレクタ電流が流れるように直列接続された第一及び第二のトランジスタ（ＮＰＮトランジスタ）を有し、第一のトランジスタ７ａのコレクタが電源に接続される。第二のトランジスタ７ｂはそのコレクタが第一のトランジスタ７ａのエミッタに接続され、そのエミッタは抵抗７ｃ又はそれに代わる定電流源（図示せず）によって接地されてエミッタフォロワを構成する。そして、第一のトランジスタ７ａのベースには第五のトランジスタ６ａのコレクタから基準電流がバイアス電流として供給され、第二のトランジスタ７ｂのベースには第六のトランジスタ６ｂのコレクタからの出力電流がバイアス電流として供給される。なお、第一のトランジスタ７ａと第二のトランジスタ７ｂとは同一の特性を持つ。
【００１８】
反転増幅器８は、エミッタが接地され、コレクタが電圧降下用抵抗８ｂを介して電源に接続された第四のトランジスタ８ａを有し、そのベースは前置増幅器７における第二のトランジスタ７ｂのエミッタに接続される。そして、第四のトランジスタ８ａのコレクタと第二のトランジスタのベースとの間に帰還回路９が接続される。帰還回路９は抵抗９ａとコンデンサ９ｂ、９ｃとの直並列回路で構成されている。この構成によって、ループフィルタ５は能動型ローパスフィルタを形成する。
【００１９】
第四のトランジスタ８ａのコレクタは電圧制御発振器３の制御電圧入力端に接続される。また、電圧制御発振器３の出力端が可変分周器４に接続される。
【００２０】
以上の構成において、カレントミラー回路６における第五のトランジスタ６ａのコレクタ電流と第六のトランジスタ６ｂのコレクタ電流は同じであるので、周知の如く、第五のトランジスタ６ａのコレクタ電流と二つのトランジスタ６ａ、６ｂのベース電流との和の電流（基準電流Ｉｒ）と第六のトランジスタ６ｂのコレクタ電流（出力電流Ｉｏ）とはほぼ同じとなる。そして、基準電流Ｉｒが前置増幅器７における第一のトランジスタ７ａのベースに流れ込み、出力電流Ｉｏと位相比較器２から出力される誤差信号に基づく電流とが第二のトランジスタ７ｂとのベースに流れ込む。これによって第二のトランジスタ７ｂのエミッタには誤差信号に基づく電圧が現れて反転増幅器８が駆動され、トランジスタ８ａのコレクタから制御電圧が出力される。
【００２１】
以上の動作において、基準電流Ｉｒと出力電流Ｉｏとがほぼ同じであるので、位相比較器２から第二のトランジスタ７ｂのベースに吸収される電流は極めて少なくなる。位相比較器２はその終段にチャージポンプが設けられており、チャージポンプは半導体で構成される。そして、熱雑音を持っているが、ループフィルタ５がチャージポンプから吸収する電流が少なくなるので、チャージポンプがオンとなっている時間が短縮されるので、電圧制御発振器３に供給される制御電圧の雑音が少なくなって発振信号の位相ノイズを低減できる。
【００２２】
図２はループフィルタ５を別の構成とした第二の実施形態を示す。この構成では、第二のトランジスタ７ｂと第四のトランジスタ８ａとの間にエミッタフォロワを構成する第三のトランジスタ７ｃを追加している。そして、そのベースを第二のトランジスタ７ｂのエミッタに接続し、第三のトランジスタ７ｃのエミッタを反転増幅器８における第四のトランジスタ８ａのベースに接続している。従って、位相比較器２から第二のトランジスタ７ｂのベースに流れ込む電流は一層少なくて済むので、位相ノイズが一層低減される。
【００２３】
さらに、カレントミラー回路６においては、第五のトランジスタ６ａのコレクタとベースとを接続する代わりに第七のトランジスタ（ＰＮＰ）６ｃを設け、第七のトランジスタ７ｃのベースを第五のトランジスタのコレクタに接続し、第七のトランジスタ６ｃのエミッタを第五のトランジスタ６ａのベースに接続し、第七のトランジスタ６ｃのエミッタを接地している。第七のトランジスタ６ｃも第五及び第六のトランジスタ６ａ、６ｂと同じ特性である。この構成は、電流増幅率（β）が見かけ上大きくなるので、βアシステッド（ａｓｓｉｓｔｅｄ）カレントミラー回路とよばれ、基準電流Ｉｒと出力電流Ｉｏとが一層近い値となる。その分だけ位相比較器２から第二のトランジスタ７ｂに流れ込む電流が少なくなって位相ノイズが低減される。
【図面の簡単な説明】
【００２４】
【図１】本発明のＰＬＬ回路の第一実施形態の構成を示す回路図である。
【図２】本発明のＰＬＬ回路の第二実施形態の構成を示す回路図である
【図３】従来のＰＬＬ回路の構成を示す回路図である。
【符号の説明】
【００２５】
１：基準発振器
２：位相比較器
３：電圧制御発振器
４：可変分周器
５：ループフィルタ
６：カレントミラー回路
６ａ：第五のトランジスタ
６ｂ：第六のトランジスタ
６ｃ：第七のトランジスタ
７：前置増幅器
７ａ：第一のトランジスタ
７ｂ：第二のトランジスタ
７ｃ：第三のトランジスタ
８：反転増幅器
８ａ：第四のトランジスタ
８ｂ：電圧降下用抵抗
９：帰還回路
【図１】
2005130129.tif 000003
【図２】
2005130129.tif 000004
【図３】
2005130129.tif 000005