(57)【要約】【課題】半導体スイッチ回路における高調波歪を低減する。【解決手段】入力端子１０１と出力端子１０２間の信号通路に対して、スルーFET１０６が直列接続され、シャントFET１０７が出力端子１０２とアース間に接続されている。ダイオード１０９と１１０、0.64Vの定電圧源１１１と１１２で構成された歪補償回路はスルーFET１０６と並列接続されている。FET１０８は、スルーFET１０６がオフ状態になった場合に、歪補償回路に電流が流れ込まないようにするスイッチの役割を果たす。【選択図】図１
2005341485.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２の非線形回路が並列に接続された半導体スイッチであって、前記第１の非線形回路に印加される第１の電圧V1とその時流れる第１の電流I1の関係が冪級数展開を用いて
【数１】
2005341485.tif 000007
と表され、前記第２の非線形回路に印加される第２の電圧V2とその時流れる第２の電流I2の関係が冪級数展開を用いて
【数２】
2005341485.tif 000008
と表され、少なくとも一組のaiとbi(iは２以上の整数)の符号が異なることを特徴とする半導体スイッチ。
【請求項２】
冪級数展開で表される前記第１及び第２の電圧の範囲が、前記半導体スイッチに通過する最大信号による電圧振幅以下であることを特徴とする請求項１に記載の半導体スイッチ。
【請求項３】
第１及び第２の非線形回路が並列に接続された半導体スイッチであって、前記第１の非線形回路が電界効果トランジスタで構成され、前記第２の非線形回路がダイオードを含む回路で構成されることを特徴とする請求項１に記載の半導体スイッチ。
【請求項４】
前記第２の非線形回路として、入力側から出力側に向けて順方向特性を示すダイオードと入力側から出力側に向けて逆方向特性を示すダイオードを並列に配置することを特徴とする請求項３に記載の半導体スイッチ。
【請求項５】
前記第２の非線形回路が、定電圧発生回路を含む回路で構成されることを特徴とする請求項３または４に記載の半導体スイッチ。
【請求項６】
第１及び第２の非線形回路が並列に接続された半導体スイッチであって、前記第１の非線形回路が電界効果トランジスタで構成され、前記第２の非線形回路がゲートとソースまたはゲートとドレインを短絡した電界効果トランジスタで構成されていることを特徴とする半導体スイッチ。
【請求項７】
前記第１の非線形回路が電界効果トランジスタで構成され、前記第２の非線形回路がゲートとソースまたはゲートとドレインを信号入力側で短絡した電界効果トランジスタと、ゲートとソースまたはゲートとドレインを信号出力側で短絡した電界効果トランジスタが並列に配置されていることを特徴とする請求項６に記載の半導体スイッチ。
【請求項８】
前記第２の非線形回路を構成する電界効果トランジスタが、マルチゲート電界効果トランジスタであることを特徴とする請求項６または７に記載の半導体スイッチ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、移動体通信機器、特に携帯電話等のアンテナの送受の切り替えに用いられる高周波用の半導体スイッチに関するものである。
【背景技術】
【０００２】
近年、移動体通信分野の発達に伴い、携帯電話等のアンテナの送受の切り替え用として、小型、低消費電力の高周波半導体スイッチが望まれている。特に最近、これまで主流であったシリコンPINダイオードを用いた半導体スイッチに代わり、低消費電力という点で優れているガリウム砒素電界効果トランジスタを用いた半導体スイッチが使用されている。
【０００３】
このような電界効果トランジスタ（FET）を用いた高周波用の半導体スイッチについて説明する。図５は従来技術による半導体スイッチの回路図である。５０１は入力端子、５０２は出力端子、５０５は入力端子５０１と出力端子５０２との間の高周波信号の伝達を断続するためのスルーFET、５０６は出力端子５０２とアース間を断続するためのシャントFETである。スルーFET５０５のゲート電極には抵抗５０７を介して制御端子５０３に接続され、シャントFET５０６のゲート電極には抵抗５０８を介して制御端子５０４に接続されている。これらの抵抗５０７、５０８はゲート電極の保護のために挿入されており、通常は線路の特性インピーダンスの数十倍の値が選ばれる。制御端子５０３にスルーFET５０５のピンチオフ電圧よりも高い電圧を印加し、且つ制御端子５０４にシャントFET５０６のピンチオフ電圧よりも低い電圧を印加することにより、スルーFET５０５はオン、シャントFET５０６はオフ動作し、入力端子５０１と出力端子５０２とが接続される。一方、スルーFET５０５がオフ、シャントFET５０６はオフ動作の場合は、入力端子５０１と出力端子５０２との接続が絶たれると共に、出力端子５０２は接地される。
【０００４】
半導体スイッチの透過特性の線形性を向上させる方法として、例えば、特許文献１に記載されているようなスルーFETとシャントFETにピンチオフ電圧の異なるFETを用いる方法があった。図５において、スルーFET５０５のピンチオフ電圧（例えば-1.0V）をシャントFET５０６のピンチオフ電圧（例えば0.5V）よりも低い電位に設定することによって、シャントFET５０６をオフ動作させたときの漏れ電力を抑制できるため、半導体スイッチの歪を低減することができる。
【特許文献１】特開平７−１０６９３７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、歪を低減させた前記従来の半導体スイッチにおいても、以下のような問題があった。
【０００６】
オン状態にあるFETのソース・ドレイン間の電流電圧特性は完全な直線ではないため、信号通路に対して直列接続されたスルーFETを高周波信号が通過した時点で、必ず高調波歪が発生する。この歪は高周波信号の電圧振幅が大きいほど大きな値となる。
【０００７】
また、同一基板上でピンチオフ電圧の異なるFETを作製することは、ピンチオフ電圧の制御性、製造コストの面で問題があった。
【０００８】
本発明は、上記問題点を解決するためになされたものであり、スルーFETの電流電圧特性を補償する回路をスルーFETと並列接続することにより、高調波歪を低減することのできる半導体スイッチを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記課題を解決するために、本発明の半導体スイッチは、第１及び第２の非線形回路が並列に接続された半導体スイッチであって、前記第１の非線形回路に印加される第１の電圧V1とその時流れる第１の電流I1の関係が冪級数展開を用いて
【００１０】
【数１】
2005341485.tif 000003
【００１１】
と表され、前記第２の非線形回路に印加される第２の電圧V2とその時流れる第２の電流I2の関係が冪級数展開を用いて
【００１２】
【数２】
2005341485.tif 000004
【００１３】
と表され、少なくとも一組のaiとbi(iは２以上の整数)の符号が異なるものである。
【００１４】
この構成により、ｉ次係数の絶対値を第１の電流および第２の電流について相殺させることができる。
【００１５】
本発明の半導体装置は、さらに冪級数展開で表される前記第１及び第２の電圧の範囲が、前記半導体スイッチに通過する最大信号による電圧振幅以下であることが好ましい。
【００１６】
本発明の半導体装置は、さらに第１及び第２の非線形回路が並列に接続された半導体スイッチであって、前記第１の非線形回路が電界効果トランジスタで構成され、前記第２の非線形回路がダイオードを含む回路で構成されることが好ましい。
【００１７】
本発明の半導体装置は、さらに前記第２の非線形回路として、入力側から出力側に向けて順方向特性を示すダイオードと入力側から出力側に向けて逆方向特性を示すダイオードを並列に配置することが好ましい。
【００１８】
本発明の半導体装置は、さらに前記第２の非線形回路が、定電圧発生回路を含む回路で構成されることが好ましい。
【００１９】
本発明の半導体装置は、第１及び第２の非線形回路が並列に接続された半導体スイッチであって、前記第１の非線形回路が電界効果トランジスタで構成され、前記第２の非線形回路がゲートとソースまたはゲートとドレインを短絡した電界効果トランジスタで構成されているものである。
【００２０】
この構成により、半導体スイッチの３次高調波歪を低減することができる。
【００２１】
本発明の半導体装置は、さらに前記第１の非線形回路が電界効果トランジスタで構成され、前記第２の非線形回路がゲートとソースまたはゲートとドレインを信号入力側で短絡した電界効果トランジスタと、ゲートとソースまたはゲートとドレインを信号出力側で短絡した電界効果トランジスタが並列に配置されていることが好ましい。
【００２２】
本発明の半導体装置は、さらに前記第２の非線形回路を構成する電界効果トランジスタが、マルチゲート電界効果トランジスタであることが好ましい。この好ましい構成によれば、歪補償回路をオフ状態にするためのFETが不要になり、チップ面積を縮小することができる。
【発明の効果】
【００２３】
上記本発明によれば、第一の非線形回路が有する電流電圧特性を第二の非線形回路が補償するため、半導体スイッチの電流電圧特性の線形性が向上し、即ち通過する高周波信号の高調波歪を低減することができる。
【発明を実施するための最良の形態】
【００２４】
以下、本発明の実施の形態について、図面を参照しながら説明する。
【００２５】
（実施の形態１）
図１は、本実施の形態１における半導体スイッチの回路図である。入力端子１０１と出力端子１０２間の信号通路に対して、スルーFET１０６が直列接続され、シャントFET１０７が出力端子１０２とアース間に接続されている。ダイオード１０９と１１０、0.64Vの定電圧源１１１と１１２で構成された歪補償回路はスルーFET１０６と並列接続されている。FET１０８は、スルーFET１０６がオフ状態になった場合に、歪補償回路に電流が流れ込まないようにするスイッチの役割を果たす。ここで、FETはいづれもゲート幅0.5mm、ゲート長0.2μm、ピンチオフ電圧-0.7Vであり、抵抗は50kΩとした。
【００２６】
図２は、歪補償の原理を示す電流電圧特性である。図２において、オン時のスルーFET１０６のソース・ドレイン間電流(I)電圧(V)特性を２１で示す。ここで、２１を冪級数展開して
【００２７】
【数１】
2005341485.tif 000005
【００２８】
と表すと、３次係数a3は負の値となる。一方、スルーFET１０６と並列接続された歪補償回路の電流電圧特性を２２で示す。２２を冪級数展開して
【００２９】
【数２】
2005341485.tif 000006
【００３０】
と表すと、３次係数b3は正の値となる。その結果、スルーFET１０６と歪補償回路を並列接続した回路の電流電圧特性は２３のようになり、冪級数展開した場合の３次係数の絶対値は非常に小さくなる。一般に、入力端子と出力端子間の信号通路の電流電圧特性を冪級数展開したときのn次の係数の絶対値と入力端子に入力した高周波電力の出力端子におけるｎ次高調波歪の大きさには相関関係がある。即ち、n次係数の絶対値が大きいとスルー側で発生するｎ次高調波歪は大きくなる。但し、冪級数展開する電圧範囲は通過させる最大信号による電圧振幅以下であるとする。
【００３１】
図１の半導体スイッチにおいて、制御端子１０３〜１０５によりFET１０６、１０８をオン状態、FET１０７をオフ状態にして、入力端子１０１に1GHz、30dBmの高周波信号を入力したシミュレーションの結果、出力端子１０２で検出される３次高調波の出力値は-49dBmとなった。一方、歪補償回路なしの図５の回路では、３次高調波の出力値は-37dBmとなり、歪補償回路によって３次高調波歪の値が改善された。但し、図５の回路におけるスルーFETのゲート幅は1mmとした。
【００３２】
（実施の形態２）
図３は、本実施の形態２における半導体スイッチの回路図である。図３において、スルーFET３０６と並列接続された歪補償回路の構成が実施の形態１と異なる。ゲートとソースまたはゲートとドレインを信号入力側で短絡したFET３０９と、ゲートとソースまたはゲートとドレインを信号出力側で短絡したFET３１０を並列接続し、FET３０９、３１０に対してFET３０８を直列接続する。本実施の形態２においても、実施の形態１と同様にして半導体スイッチの３次高調波歪を低減することができる。
【００３３】
（実施の形態３）
図４は、本実施の形態３における半導体スイッチの回路図である。図４において、ソースまたはドレインと片側のゲートを信号入力側で短絡したデュアルゲートFET４０９と、ソースまたはドレインと片側のゲートを信号出力側で短絡したデュアルゲートFET４１０を並列接続し、歪補償回路を構成する。デュアルゲートFET４０９、４１０のもう一方のゲートを抵抗４１３、４１４を介して制御端子４０４、４０５に接続することによって、スルーFET４０７がオフ状態になった場合に、歪補償回路に電流が流れ込まないようにすることができる。このようにマルチゲートFETを用いることによって、歪補償回路をオフ状態にするためのFETが不要になり、チップ面積を縮小することができる。本実施の形態３においても、実施の形態１、２と同様にして半導体スイッチの３次高調波歪を低減することができる。
【産業上の利用可能性】
【００３４】
本発明の半導体スイッチは、移動体通信機器、特に携帯電話等のアンテナの送受の切り替えに用いられる高周波用のスイッチとして有用である。
【図面の簡単な説明】
【００３５】
【図１】本発明の実施の形態１に係る半導体スイッチの回路図
【図２】歪補償の原理を示す電流電圧特性を示す図
【図３】本発明の実施の形態２に係る半導体スイッチの回路図
【図４】本発明の実施の形態３に係る半導体スイッチの回路図
【図５】従来の半導体スイッチの回路図
【符号の説明】
【００３６】
２１  電界効果トランジスタの電流電圧特性曲線
２２  歪補償回路の電流電圧特性曲線
２３  電界効果トランジスタと歪補償回路を並列接続した場合の電流電圧特性曲線      １０１、３０１、４０１、５０１  入力端子
１０２、３０２、４０２、５０２  出力端子
１０３〜１０５、３０３〜３０５、４０３〜４０６、５０３、５０４  制御端子
１０６〜１０８、３０６〜３１０、４０７〜４１０、５０５、５０６  電界効果トランジスタ
１０９、１１０  ダイオード
１１１、１１２  定電圧源
１１３〜１１５、３１１〜３１３、４１１〜４１４、５０７、５０８  抵抗
【図１】
2005341485.tif 000009
【図２】
2005341485.tif 000010
【図３】
2005341485.tif 000011
【図４】
2005341485.tif 000012
【図５】
2005341485.tif 000013