(57)【要約】【課題】横クロストークの補正に関して、様々な補正手法への対応性と多機種への対応性とを確保にすることで、設計のフレキシビリティの向上を図る。【解決手段】補正量演算部７ａは、走査線に対応する１画素行分の階調データを処理単位とし、予め設定されたプログラムによるソフトウェア処理によって、各階調値の度数を算出するとともに、度数を入力とした所定の実験関数の出力を計数することにより、補正量Ｋ1〜Ｋ5を算出する。補正量付加部７ｂは、補正量Ｋ1〜Ｋ5に基づいて、画素行毎に画素に供給する電圧パルス幅を補正する。【選択図】図１
2005156702.tif 000002
【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との各交差に対応して設けられた複数の画素を有し、前記画素に供給する電圧パルス幅を可変に設定することにより、前記画素の階調を設定する電気光学装置において、
前記走査線に対応する１画素行分の階調データを処理単位とし、予め設定されたプログラムによるソフトウェア処理によって、各階調値の度数を算出するとともに、前記度数を入力とした所定の実験関数の出力を計数することにより、補正量を算出する補正量演算部と、
前記補正量演算部によって算出された前記補正量に基づいて、前記画素行毎に前記画素に供給する前記電圧パルス幅を補正する補正量付加部と
を有することを特徴とする電気光学装置。
【請求項２】
前記実験関数は、前記度数を入力とした積和関数であることを特徴とする請求項１に記載された電気光学装置。
【請求項３】
前記補正量演算部は、前記階調値と、表示階調数よりも少ないｉ個（ｉ≧２）の重み付けコードの値との対応関係を規定した変換規則を参照して、前記階調データを変換することによって得られる前記ｉ個の重み付けコードの度数を、前記実験関数に入力すべき度数として用いることを特徴とする請求項１または２に記載された電気光学装置。
【請求項４】
前記変換規則は、前記階調値を重み付けした上で、前記ｉ個の重み付けコードのうちの１つに割り当てるケースと、前記ｉ個の重み付けコードのうちの複数に割り当てるケースとを含むことを特徴とする請求項３に記載された電気光学装置。
【請求項５】
前記補正量演算部は、前記ｉ個の重み付けコードの度数に基づいて、前記補正量をｉ個算出するとともに、当該ｉ個の補正量の補間によって、前記表示階調数に応じた個数の前記補正量を算出することを特徴とする請求項３または４に記載された電気光学装置。
【請求項６】
前記補正量演算部は、前記ｉ個の補正量のうち、互いに隣接した前記補正量の内挿によって、前記補正量の補間を行うことを特徴とする請求項５に記載された電気光学装置。
【請求項７】
前記補正量付加部は、前記補正量演算部によって算出された補正量に基づいて、前記階調データを補正することによって、前記電圧パルス幅を補正することを特徴とする請求項１から６のいずれかに記載された電気光学装置。
【請求項８】
前記補正量演算部は、前記補正量付加部によって補正された補正データを用いて、前記階調値の度数の算出と、前記度数に基づいた前記補正量の算出とを再帰的に行うことを特徴とする請求項７に記載された電気光学装置。
【請求項９】
前記補正量付加部は、前記補正量演算部によって算出された補正量に基づいて、各階調の電圧パルス幅を規定する階調規定信号を調整することによって、前記電圧パルス幅を補正することを特徴とする請求項１から６のいずれかに記載された電気光学装置。
【請求項１０】
請求項１から９のいずれかに記載された電気光学装置を実装したことを特徴とする電子機器。
【請求項１１】
複数の走査線と複数のデータ線との各交差に対応して設けられた複数の画素を有し、前記画素に供給する電圧パルス幅を可変に設定することにより、前記画素の階調を設定する電気光学装置の駆動方法において、
前記走査線に対応する１画素行分の階調データを処理単位とし、予め設定されたプログラムによるソフトウェア処理によって、各階調値の度数を算出するとともに、前記度数を入力とした所定の実験関数の出力を計数することにより、補正量を算出する第１のステップと、
前記補正量に基づいて、前記画素行毎に前記画素に供給する前記電圧パルス幅を補正する第２のステップと
を有することを特徴とする電気光学装置の駆動方法。
【請求項１２】
前記実験関数は、前記度数を入力とした積和関数であることを特徴とする請求項１１に記載された電気光学装置の駆動方法。
【請求項１３】
前記第１のステップは、前記階調値と、表示階調数よりも少ないｉ個（ｉ≧２）の重み付けコードの値との対応関係を規定した変換規則を参照して、前記階調データを前記ｉ個の重み付けコードに変換するステップを含み、
前記階調値の度数として、前記ｉ個の重み付けコードの度数が用いられることを特徴とする請求項１１または１２に記載された電気光学装置の駆動方法。
【請求項１４】
前記変換規則は、前記階調値を重み付けした上で、前記ｉ個の重み付けコードのうちの１つに割り当てるケースと、前記ｉ個の重み付けコードのうちの複数に割り当てるケースとを含むことを特徴とする請求項１３に記載された電気光学装置の駆動方法。
【請求項１５】
前記第１のステップは、前記ｉ個の重み付けコードの度数に基づいて、前記補正量をｉ個算出するとともに、当該ｉ個の補正量の補間によって、前記表示階調数に応じた個数の前記補正量を算出するステップを含むことを特徴とする請求項１３または１４に記載された電気光学装置の駆動方法。
【請求項１６】
前記第１のステップは、前記ｉ個の補正量のうち、互いに隣接した前記補正量の内挿によって、前記補正量の補間を行うステップを含むことを特徴とする請求項１５に記載された電気光学装置の駆動方法。
【請求項１７】
前記第２のステップは、前記補正量に基づいて、前記階調データを補正することによって、前記電圧パルス幅を補正するステップであることを特徴とする請求項１１から１６のいずれかに記載された電気光学装置の駆動方法。
【請求項１８】
前記第２のステップにおいて補正された補正データを用いて、前記階調値の度数の算出と、前記度数に基づいた前記補正量の算出とを再帰的に行う第３のステップをさらに有することを特徴とする請求項１７に記載された電気光学装置の駆動方法。
【請求項１９】
前記第２のステップは、前記補正量に基づいて、各階調の電圧パルス幅を規定する階調規定信号を調整することによって、前記電圧パルス幅を補正するステップであることを特徴とする請求項１１から１６のいずれかに記載された電気光学装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、電気光学装置の駆動方法および電子機器に係り、特に、画素に供給する電圧パルス幅を可変に設定することにより、画素の階調を設定する電気光学装置における横クロストーク対策に関する。
【背景技術】
【０００２】
従来より、画素の駆動方式の一つであるパルス幅変調を用いた液晶パネルに関して、走査線の延在方向（行方向）に生じる表示ムラ（横クロストーク）の低減を図る技術が提案されている。例えば、特許文献１には、演算回路によるハードウェア処理によって、１画素行分の階調データに含まれる各階調値の度数を個別に計数し、これらの計数結果に基づいて、この画素行の各画素に供給する電圧パルス幅を補正する技術が開示されている。液晶素子に印加される実効電圧は、データ線と走査線との間の容量結合に起因して変動する。そこで、１画素行分の表示パターンに依存した実効電圧の変動を見越した上で電圧パルス幅を補正すれば、この変動分を相殺でき、結果的に、横クロストークの低減を図ることができる。
【０００３】
【特許文献１】特開平８−１６０３９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述した従来技術では、度数を階調値毎に計数する必要があるので、デコーダ、重み付け回路、論理回路およびカウンタで構成される回路ブロックを表示階調数分設ける必要がある。例えば、６ビットの階調データで６４階調表示を行う場合には、６４個の回路ブロックが必要になり、８ビットの階調データで２５６階調表示を行う場合には、２５６個の回路ブロックが必要になる。その結果、多階調化にともない、回路構成が複雑になるほか、回路規模も増大するため、低価格化や低消費電力化を阻害する。また、演算回路によるハードウェア処理では、補正手法を変更する毎に、ハードウェアの構成を新規に設計し直すか、或いは、既に設計された構成を大きく変更する必要がある。
【０００５】
また、従来技術では、度数の計数結果を入力とした補正量テーブルを参照して、出力としての補正量を特定している。そのため、多階調化にともない、補正量テーブルの記述内容が膨大になって、液晶の特性等を考慮したパラメータの設定作業も繁雑になる。
【０００６】
本発明の目的は、かかる事情に鑑みてなされたものであり、その目的は、横クロストークの補正に関して、様々な補正手法への対応性と多機種への対応性とを確保にすることで、設計のフレキシビリティの向上を図ることである。
【課題を解決するための手段】
【０００７】
かかる課題を解決するために、第１の発明は、複数の走査線と複数のデータ線との各交差に対応して設けられた複数の画素を有し、画素に供給する電圧パルス幅を可変に設定することにより、画素の階調を設定する電気光学装置を提供する。この電気光学装置は、走査線に対応する１画素行分の階調データを処理単位とし、予め設定されたプログラムによるソフトウェア処理によって、各階調値の度数を算出するとともに、度数を入力とした所定の実験関数の出力を計数することにより、補正量を算出する補正量演算部と、補正量演算部によって算出された補正量に基づいて、画素行毎に画素に供給する電圧パルス幅を補正する補正量付加部とを有する。
【０００８】
ここで、第１の発明において、補正量演算部は、階調値と、表示階調数よりも少ないｉ個（ｉ≧２）の重み付けコードの値との対応関係を規定した変換規則を参照して、階調データを変換することによって得られるｉ個の重み付けコードの度数を、実験関数に入力すべき度数として用いることが好ましい。この変換規則は、階調値を重み付けした上で、ｉ個の重み付けコードのうちの１つに割り当てるケースと、ｉ個の重み付けコードのうちの複数に割り当てるケースとを含んでいてもよい。
【０００９】
第１の発明において、補正量演算部は、ｉ個の重み付けコードの度数に基づいて、補正量をｉ個算出するとともに、ｉ個の補正量の補間によって、表示階調数に応じた個数の補正量を算出することが好ましい。この場合、補正量演算部は、ｉ個の補正量のうち、互いに隣接した補正量の内挿によって、補正量の補間を行ってもよい。
【００１０】
第１の発明において、補正量付加部は、補正量演算部によって算出された補正量に基づいて、階調データを補正することによって、電圧パルス幅を補正してもよい。この場合、補正量演算部は、補正量付加部によって補正された補正データを用いて、階調値の度数の算出と、度数に基づいた補正量の算出とを再帰的に行ってもよい。一方、補正量付加部は、補正量演算部によって算出された補正量に基づいて、各階調の電圧パルス幅を規定する階調規定信号を調整することによって、電圧パルス幅を補正してもよい。
【００１１】
第２の発明は、上述した第１の発明にかかる電気光学装置を実装した電子機器を提供する。
【００１２】
第３の発明は、複数の走査線と複数のデータ線との各交差に対応して設けられた複数の画素を有し、画素に供給する電圧パルス幅を可変に設定することにより、画素の階調を設定する電気光学装置の駆動方法を提供する。この電気光学装置の駆動方法は、走査線に対応する１画素行分の階調データを処理単位とし、予め設定されたプログラムによるソフトウェア処理によって、各階調値の度数を算出するとともに、度数を入力とした所定の実験関数の出力を計数することにより、補正量を算出する第１のステップと、補正量に基づいて、画素行毎に画素に供給する電圧パルス幅を補正する第２のステップとを有する。
【００１３】
ここで、第１または第３の発明において、実験関数は、度数を入力とした積和関数であることが好ましいが、これ以外に、度数の自乗、三乗、指数、ｎ乗根、変数間の積等を用いた関数を用いてもよい。
【００１４】
第３の発明において、第１のステップは、階調値と、表示階調数よりも少ないｉ個（ｉ≧２）の重み付けコードの値との対応関係を規定した変換規則を参照して、階調データをｉ個の重み付けコードに変換するステップを含み、階調値の度数として、ｉ個の重み付けコードの度数が用いられることが好ましい。この変換規則は、階調値を重み付けした上で、ｉ個の重み付けコードのうちの１つに割り当てるケースと、ｉ個の重み付けコードのうちの複数に割り当てるケースとを含んでいてもよい。
【００１５】
第３の発明において、第１のステップは、ｉ個の重み付けコードの度数に基づいて、補正量をｉ個算出するとともに、ｉ個の補正量の補間によって、表示階調数に応じた個数の補正量を算出するステップを含むことが好ましい。この場合、第１のステップは、ｉ個の補正量のうち、互いに隣接した補正量の内挿によって、補正量の補間を行うステップを含むことが好ましい。
【００１６】
第３の発明において、第２のステップは、補正量に基づいて、階調データを補正することによって、電圧パルス幅を補正するステップであってもよい。この場合、第２のステップにおいて補正された補正データを用いて、階調値の度数の算出と、度数に基づいた補正量の算出とを再帰的に行う第３のステップをさらに有していたもよい。一方、第２のステップは、補正量に基づいて、各階調の電圧パルス幅を規定する階調規定信号を調整することによって、電圧パルス幅を補正するステップであってもよい。
【発明の効果】
【００１７】
本発明では、横クロストークを低減するための補正量の算出をソフトウェア処理によって行うため、その特質上、実験関数を任意に設定でき、その変更も容易である。したがって、様々な補正手法への対応性と多機種への対応性とが確保でき、設計のフレキシビリティの向上を図ることができる。
【発明を実施するための最良の形態】
【００１８】
（第１の実施形態）
図１は、本実施形態にかかる電気光学装置のブロック構成図である。表示部１は、スイッチング素子によって液晶素子の駆動を行うアクティブマトリクス型のパネルである。この表示部１には、ｍドット×ｎライン分の画素２がマトリクス状（二次元平面的）に並んでいる。また、表示部１には、それぞれが行方向（Ｘ方向）に延在するｎ本の走査線Ｙ1〜Ｙnと、それぞれが列方向（Ｙ方向）に延在するｍ本のデータ線Ｘ1〜Ｘmとが設けられている。走査線Ｙ1〜Ｙnおよびデータ線Ｘ1〜Ｘmは、互いに交差しており、これらの交差に対応して画素２が配置されている。
【００１９】
図２は、画素２の等価回路図である。１つの画素２は、直列に接続されたＴＦＤ２０と液晶容量２１とを有する。ＴＦＤ２０は、二端子型スイッチング素子の一種であって、非線形な電流−電圧特性を有する。すなわち、電圧（絶対値｜Ｖ｜）が零付近では電流が殆ど流れないが、これが閾値電圧｜Ｖth｜を超えると、その増加とともに電流が急激に流れる。ＴＦＤ２０の一端は、走査線Ｙ（ＹはＹ1〜Ｙnのいずれかを指す）に相当する走査電極２２に接続されている。液晶容量２１は、データ線Ｘ（ＸはＸ1〜Ｘmのいずれかを指す）に相当する信号電極２３とＴＦＤ２０の他端との間に設けられており、一対の電極と、これらの電極間に挟持された液晶層とによって構成される。走査信号とデータ信号とが電圧レベルで画素２に供給されると、ＴＦＤ２０がオンすることを前提として、液晶容量２１が充放電される。そして、液晶容量２１の電極間に生じた電位差によって、液晶層の透過率（または反射率）が設定され、これに応じた階調表示が行われる。なお、同図では、ＴＦＤ２０が走査電極２２側に設けられ、液晶容量２１が信号電極２３側に設けられているが、両者を逆の接続関係にしてもよい。また、ＴＦＤに代えて、例えば、ＭＩＭ素子といった他の二端子型スイッチング素子を用いてもよい。
【００２０】
タイミング信号生成回路５は、図示しない上位装置より入力される垂直同期信号Ｖs、水平同期信号Ｈsおよびドットクロック信号ＤＣＬＫといった外部信号に基づいて、各種の内部信号を生成する。生成される内部信号としては、極性指示信号ＰＯＬ、走査線駆動系信号ＤＹ，ＣＬＹおよびデータ線駆動系信号ＬＰ，ＣＬＸ，ＤＸ，ＧＣＰが挙げられる。極性指示信号ＰＯＬは、液晶の交流駆動を行う際の電圧極性を指示する信号であり、走査線駆動回路３およびデータ線駆動回路４の双方に出力される。走査線駆動系の信号のうち、スタートパルスＤＹは、１垂直走査期間（１Ｆ）を規定する信号であり、１Ｆの開始時にパルス状に立ち上がる。クロック信号ＣＬＹは、１本の走査線Ｙの選択期間、すなわち、１水平走査期間（１Ｈ）を規定する信号であり、１Ｈの周期を有する。また、データ線駆動系の信号のうち、ラッチパルスＬＰは、１Ｈの最初に出力されるパルス信号であって、クロック信号ＣＬＹのレベル遷移時、すなわち、立ち上がり時および立ち下がり時にパルス状に立ち上がる。クロック信号ＣＬＸは、画素２へのデータ書込用のドットクロック信号である。スタート信号ＤＸは、１画素行分のデータの取り込みを開始するタイミングを規定している。階調規定信号ＧＣＰは、ラッチパルスＬＰによって規定される１Ｈにおいて、１Ｈの最初と最後とを除いた所定の回数だけパルス状に立ち上がる。この立ち上がり回数は、表示階調数に応じて設定され、それぞれの立ち上がりタイミングは、中間調を規定するオン電圧Ｖonのパルス幅を規定している。
【００２１】
電圧生成回路６は、６値の固定電圧±Ｖsig，±Ｖhld，±Ｖselを生成する。正負の信号電圧±Ｖsigは、データ線駆動回路４に供給され、正負の選択電圧±Ｖselおよび正負の保持電圧±Ｖhld（０≦｜Ｖhld｜＜｜Ｖsel｜）は、走査線駆動回路３に供給される。なお、電圧極性は、基準電圧Ｖssを基準として定められ、これよりも高電圧側を正極とし、これよりも低電圧側を負極とする。
【００２２】
走査線駆動回路３は、シフトレジスタ、出力回路等を主体に構成されており、走査線Ｙ1〜Ｙnに走査信号を出力することによって、１Ｈ毎に、走査線Ｙ1〜Ｙnを順番に選択していく。このような線順次走査により、１Ｆにおいて、所定の走査方向に（一般的には最上から最下に向かって）、データの書込対象となる画素行が順番に選択されていく。ここで、走査信号の電圧レベルとしては、正負の選択電圧±Ｖselおよび正負の保持電圧±Ｖhldがあり、これらの極性は極性指示信号ＰＯＬに基づいて決定される。極性指示信号ＰＯＬがＬレベルの場合（正極指示時）、正極の選択電圧＋Ｖselが設定され、これがＨレベルの場合（負極指示時）、負極の選択電圧−Ｖselが設定される。また、選択すべき走査線Ｙに対して、一方の極性の選択電圧（例えば＋Ｖsel）が印加された場合、その選択直後には、先の選択電圧と同極性の保持電圧（例えば＋Ｖhld）が印加される。走査線Ｙ1〜Ｙnに印加する電圧極性は１フレーム毎に反転する。また、フリッカの低減等を図るべく、同一フレームにおいて、奇数番目の走査線Ｙと偶数番目の走査線Ｙとでは逆極性の電圧が印加される。
【００２３】
データ線駆動回路４は、走査線駆動回路３によって選択された画素行に対するデータの書き込みを行う。具体的には、今回の１Ｈでデータを書き込むべき画素行に対するデータの一斉出力と、次の１Ｈでデータを書き込むべき画素行に関するデータの点順次的なラッチとが並行して行われる。
【００２４】
図３は、データ線駆動回路４のブロック構成図である。このデータ線駆動回路４は、シフトレジスタ４１、第１のラッチ回路４２、第２のラッチ回路４３およびパルス生成回路４４で構成されている。シフトレジスタ４１は、１Ｈの最初に出力されるスタート信号ＤＸのワンショットパルスをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ1,Ｓ2,Ｓ3,…,Ｓmのレベルを順次排他的にＨレベルに設定する。第１のラッチ回路４２は、ラッチ信号Ｓ1,Ｓ2,Ｓ3,…,Ｓmの立ち上がり時において、フレームメモリ９よりシリアルに出力された補正データＤamdを順次ラッチする。このデータＤamdは、画素２の本来の階調を規定する階調データＤに、後述するようなソフトウェア処理による補正を施したデータである。第２のラッチ回路４３は、第１のラッチ回路４２に記憶されたｍドット分（１画素行分）のデータＤamdをラッチパルスＬＰの立ち上がり時（次の１Ｈ）においてラッチし、これらを後段のパルス生成回路４４に一斉に出力する。
【００２５】
パルス生成回路４４は、パルス幅変調によって、補正データＤamdに応じた電圧パルス幅を有するデータ信号を生成し、これを対応するデータ線Ｘに出力する。データ信号の電圧レベルとしては、正負の信号電圧±Ｖsigがあるが、どちらが「オン電圧Ｖon」（液晶を駆動させる電圧）になるかは、選択電圧±Ｖselの極性に依存しており、選択電圧と逆極性の方がオン電圧Ｖonとなる。すなわち、正の選択電圧＋Ｖselの印加時には、負の信号電圧−Ｖsigがオン電圧Ｖonとなり、正の信号電圧＋Ｖsigが「オフ電圧Ｖoff」（液晶を駆動させない電圧）となる。これに対して、負の選択電圧−Ｖselの印加時には、正の信号電圧＋Ｖsigがオン電圧Ｖonとなり、負の信号電圧−Ｖsigがオフ電圧Ｖoffとなる。なお、本実施形態では、１値のオン電圧Ｖonを用いているが、２値以上のオン電圧を設定することも可能である。
【００２６】
図４は、パルス生成回路４４におけるパルス幅変調の説明図である。本実施形態では、一例として、「右寄せ駆動」、すなわち、所定の期間（１Ｈ）の後半にオン電圧Ｖon（前半にオフ電圧Ｖoff）を設定するパルス幅変調方式を用いて、ノーマリホワイトモードで駆動する液晶を６４階調表示させるケースについて説明する。しかしながら、本発明は、「左寄せ駆動」、すなわち、所定期間の前半にオン電圧Ｖon（後半にオフ電圧Ｖoff）を設定するパルス幅変調方式、或いは、ノーマリブラックモードで駆動する液晶に対しても当然に適用可能であり、表示階調数もこれに限定されるものではない。
【００２７】
パルス生成回路４４は、自己が備えるダウンカウンタによって、階調規定信号ＧＣＰが立ち上がる毎に、その回数をダウンカウントする。具体的には、ダウンカウンタのカウント値は、１Ｈの最初を規定するラッチパルスＬＰの立ち上がりによって、初期値６３にリセットされ、以後、階調規定信号ＧＣＰの立ち上がる毎に、現在のカウント値から１がデクリメントされていく。カウント値は、第２のラッチ回路４３にラッチされている１画素分のデータＤamd（ラッチ値）と随時比較される。カウント値がラッチ値よりも大きい場合には＋Ｖsigが、カウント値がラッチ値以下の場合には−Ｖsigがそれぞれデータ線Ｘに印加される（ＰＯＬ＝Ｌの場合）。したがって、ラッチ値をｋ（ｋ＝０〜６３）とすると、データ信号は、階調規定信号ＧＣＰの立ち上がり回数を示すカウント値がｋと一致したタイミングｔkで、＋Ｖsig（オフ電圧Ｖoff）から−Ｖsig（オン電圧Ｖon）に立ち下がる。この立ち下がりタイミングｔkは、第２のラッチ回路４３にラッチされている補正データＤamdによって一義的に特定され、１Ｈの範囲内で可変に設定される。
【００２８】
画素２の表示階調は、１Ｈに占めるオン電圧Ｖonの時間密度（すなわちオン・デューティ比）に依存している。まず、１Ｈの全期間に亘って、オフ電圧Ｖoffを印加した場合（オン・デューティ比＝０）、液晶電圧Ｖlcdが電圧Ｖw（＝｜Ｖsel−Ｖsig｜−｜Ｖth｜）相当になるまで、図２に示したＴＦＤ２０がオンして、液晶容量２１に電荷が蓄積される。しかしながら、Ｖlcd＝Ｖwの場合には、液晶層が駆動する閾電圧を超えないので、白表示となる。一方、１Ｈの一部でオン電圧Ｖonを印加する場合（オン・デューティ比≠０）、白表示時よりも多くの電荷が液晶容量２１に蓄積され、液晶電圧Ｖlcdが液晶層の閾電圧を超える。これにより、液晶層が駆動して中間調（グレー）が表示される。そして、オン・デューティ比の増加に伴い、表示が黒に近づいていく。
【００２９】
ＣＰＵ７は、プログラム格納部８に格納されたプログラムを読み出し、このプログラムにて指示された手順のソフトウェア処理によって、階調データＤを補正し、補正データＤamdを生成する。ＣＰＵ７は、その動作を機能的に捉えた場合、補正量演算部７ａと補正量付加部７ｂとを有する。補正量演算部７ａは、１本の走査線Ｙに対応する１画素行分の階調データＤ1〜Ｄmに基づいて、５つの補正量Ｋi（i＝1〜5）を画素行毎に個別に算出し、これらを後段の補正量付加部７ｂに出力する。補正量Ｋ1〜Ｋ5を画素行単位で算出する理由は、横クロストークは同一の画素行の表示パターンに依存して発生し、それ以外の表示領域における表示パターンには殆ど依存しないからである。
【００３０】
図５は、補正量演算部７ａにおいて実行される補正量演算処理のフローチャートである。この演算処理の特徴は、各階調値（階調データＤを変換することにより得られる重み付けコードＷiも含む）の度数を入力とした実験関数の出力を計数することにより、補正量Ｋiを算出している点である。ここで、「実験関数」とは、実験やシミュレーションを通じて得られた、横クロストークを低減し得る補正量Ｋiを上記度数を入力とした数式で表現したものをいう。本実施形態では、十分な補正精度を比較的少ない演算量で実現すべく、実験関数として、度数の一次の積和関数を用いている。しかしながら、これ以外に、度数の自乗、三乗、指数、ｎ乗根、変数間の積等を用いたより複雑な関数を実験関数として用いてもよい。また、実験関数の入力となる度数は、階調値の度数そのものであってもよいが、本実施形態では、演算量の低減を図るべく、表示階調数よりも少ないｉ個（ｉ≧２）の重み付けコードＷiの度数を用いている。本明細書において、「階調値の度数」の概念には、階調値そのものの度数のみならず、階調値に基づいて生成され、かつ、階調値と相関を有する値（典型的には、重み付けコードＷi）の度数も含まれる。
【００３１】
まず、ステップ１では、フレームメモリ９に格納された１フレーム分のデータのうち、処理単位となる１画素行分（ｍドット分）の階調データＤ1〜Ｄmが読み込まれる。つぎに、ステップ２では、変数ｊ，αi，Ｋiの初期化が行われ、ｊ＝１、変数α1〜α5（以下、これらを総称して「αi」という）＝０、Ｋ1〜Ｋ5（以下、これらを総称して「Ｋi」という）＝０にそれぞれ設定される。ここで、変数ｊは、１画素行分の階調データＤ1〜Ｄmのうち、１サイクルで処理対象となる１つの階調データＤjを特定する変数であり、ｍに到達するまでサイクルを重ねる毎に１ずつインクリメントされていく。また、変数αiには、重み付けコードＷiを累積的に加算していった結果が加算値として格納され、変数Ｋiには、演算結果ｋiを計数していった結果が計数値として格納される。なお、αi，Ｋi等の変数に付された添字ｉの意味は、後出するこれら以外の添字付変数についても同様である。
【００３２】
ステップ３では、ｊ番目の階調データＤjが５つの重み付けコードＷiに変換される。この変換は、階調データＤiが示す階調値（０〜６３）と、重み付けコードＷ1〜Ｗ5に割り当てる値との対応関係を規定した変換規則ＬＵＴにしたがって行われる。図６は、変換規則ＬＵＴの一例を示す図である。この変換規則ＬＵＴでは、重み付けコードＷiの個数（＝５）が表示階調数（＝６４）よりも少なく設定されている点に留意されたい。重み付けコードＷiの個数を少なくすれば、このステップ以降の演算量も少なくなって、ＣＰＵ７の負荷を軽減できる。しかしながら、その反面、横クロストークの補正精度の低下を招くことになるので、両者の兼ね合いを考慮した上で、重み付けコードＷiの個数を適切に設定することが重要である。６ビットの階調データＤによって規定される階調値０〜６３のそれぞれには、０〜７の重み付けがなされて、３ビットの重み付けコードＷiに変換される。例えば、最初のサイクル（ｊ＝１）で処理対象となる階調データＤ1が階調値２０の場合、この階調データＤ1は、Ｗ1＝２、Ｗ2＝５、Ｗ3〜Ｗ5＝０に変換される。これは、階調値２０が１回出現すると、２：５の重み付けでＷ1とＷ2とに割り振られることを意味する。換言すれば、階調値２０の画素１個がＷ1に２／７個、Ｗ2に５／７個に分けられることを意味する。ここで、Ｗ1は最も低階調側のコードであり、以下、Ｗ2，Ｗ3，・・・，Ｗ5の順で高階調側のコードになる。したがって、入力となる階調値が低階調側になるほど、出力としては低階調側に重み付けされ、入力となる階調値が高階調側になるほど、出力としては高階調側に重み付けされることになる。重み付けコードＷiへの変換には、１つの階調値を重み付けした上で１つの重み付けコードＷiに割り当てるケース（例えば階調値１２の場合、Ｗ1＝７）、および、１つ階調値を重み付けした上で隣接した複数の重み付けコードＷi，Ｗi+1，・・・に割り当てるケース（例えば階調値１３の場合、Ｗ1＝６，Ｗ2＝１）が存在する。後者のケースを設けた理由は、階調値の推移に伴う重み付けコードＷ1〜Ｗ5の連続性を確保して、補正精度の向上を図るためである。
【００３３】
ステップ４では、それぞれの重み付けコードＷiに関する加算処理が行われる。すなわち、ステップ３において変換された重み付けコードＷiを現在の加算値αi（３ビット）に加算することにより、加算値αiが更新される（αi←αi＋Ｗi）。例えば、最初のサイクルにおいて、Ｗ1＝２、Ｗ2＝５、Ｗ3〜Ｗ5＝０の場合（Ｄ1＝２０）には、α1＝２、α2＝５、α3〜α5＝０となる（α1〜α5の初期値はすべて０）。
【００３４】
ステップ５では、キャリーデータＣａiの出力判定が行われ、３ビットの加算値αiの桁上がりが生じるか否か、換言すれば、αiが７（２進数表記で１１１）よりも大きいか否かが判定される。桁上がりが生じる場合には、ステップ６に進み、キャリーデータＣａiとして１が出力されるとともに、加算値αiが現在値から８を引いた値に更新される（αi←αi−８）。つまり、Ｃａi＝１が出力されるということは、これに対応する重み付けコードＷiの度数が１に到達したことを意味する。一方、桁上がりが生じない場合には、ステップ６をスキップして、ステップ７に進む。例えば、最初のサイクルにおいて、α1＝２、α2＝５、α3〜α5＝０の場合、いずれも桁上がりが生じないので、これらのすべてに関してステップ６がスキップされる。また、例えば、２回目のサイクル（ｊ＝２）において、α1＝２、α2＝１２、α3〜α5＝０になった場合、キャリーデータＣａ2のみ１が出力されるとともに（Ｗ2の度数＝１）、加算値α2のみが１２から４に更新される。
【００３５】
ステップ７では、実験関数ｆi（Ｃａ1，Ｃａ2，Ｃａ3，Ｃａ4，Ｃａ5）による演算処理が行われる。具体的には、数式１に示すように、キャリーデータＣａ1〜Ｃａ5を入力とした積和演算、換言すれば、重み付けコードＷ1〜Ｗ5iの各度数を入力とした積和演算によって演算結果ｋ1〜ｋ5が算出される。上述したように、実験関数ｆiは、実験やシミュレーションを通じて設定されるが、特に、積係数ａ11〜ａ55に関しては、実験等により知得された表示部１の全体的な特性を十分考慮した上で、適切な値に設定することが重要である。なお、ソフトウェア処理の特質上、２５個の係数ａl1〜ａ55の具体値の設定や変更は容易であり、プログラム中の該当する記述を変更するだけでよい。また、積和関数とは異なる種類の実験関数ｆiを適用する場合であっても、それに関するプログラムの記述を変更するだけで、容易に対応可能である。
【数１】
2005156702.tif 000003
【００３６】
図７は、キャリーデータＣａ1〜Ｃａ5と演算結果ｋ1〜ｋ5との対応関係を説明するための図である。１画素分の階調データＤjの処理結果として、キャリーデータＣａ1〜Ｃａ5の組み合わせは１０通りあるが、これらは３つのパターンのいずれかに分類することができる。第１に、キャリーデータＣａ1〜Ｃａ5がすべて「０」になるパターン（ケース１０）、第２に、１つのキャリーデータＣａiのみが「１」になるパターン（ケース１，３，５，７，９）、そして、第３に、２つの隣接したキャリーデータＣａi，Ｃａi+1が共に「１」になるパターン（ケース２，４，６，８）である。したがって、１画素分の処理では、キャリーデータＣａ1〜Ｃａ5を入力とした積和演算の出力ｋ1〜ｋ5の組み合わせも、結果的に、１０通りに集約されることになる。
【００３７】
ステップ８では、それぞれの演算結果ｋiに関する計数処理が行われる。具体的には、ステップ７において算出された演算結果ｋiを現在の計数値Ｋi（１２ビット）に加算することにより、計数値Ｋiが更新される（Ｋi←Ｋi＋ｋi）。最初のサイクルでは、すべての計数値Ｋiは初期値（＝０）のままなので、演算結果ｋiがそのまま計数値Ｋiとなる。
【００３８】
続くステップ９において、ｊがｍに到達したか否か、換言すれば、１画素行に含まれるすべての画素Ｄ1〜Ｄmに関する処理が終了したか否かが判定される。最初のサイクル（ｊ＝１）では、ステップ９で否定判定されるので、ｊに１を加算した上で（ステップ１０）、ステップ３に戻る。２回目のサイクルでは、２番目の階調データＤ2を処理対象として、上述したステップ３〜８における一連の処理が行われる。これ以降のサイクルについても同様であり、処理対象となる階調データjが１画素ずつシフトしながら、最後の階調データＤmの処理が終了するまで、ステップ３〜８における一連の処理が繰り返される。これにより、重み付けコードＷiへの変換、重み付けコードＷiの加算による度数の算出、度数を入力とした実験関数ｆiによる演算および演算結果ｋiの計数が繰り返される。
【００３９】
そして、最後のサイクル（ｊ＝ｍ）では、ステップ９の判定結果がら肯定になるため、ステップ９からステップ１１に進み、５つの計数値Ｋiが補正量として補正量付加部５ｂに出力される。これらの補正量Ｋ1〜Ｋ5は、１画素行分の計数が完了した時点における最終的な計数結果である。なお、出力される補正量Ｋ1〜Ｋ5のビット数は、計数値Ｋiのビット数（１２ビット）と同一である必要は必ずしもなく、補正精度を考慮した上で、それよりも少ないビット数（例えば上位５ビット）であってもよい。
【００４０】
つぎに、補正量付加部７ｂにおける処理内容について説明する。補正量付加部７ｂは、補正量演算部７ａより出力された補正量Ｋ1〜Ｋ5に基づいて、フレームメモリ９より読み出された１画素行分の階調データＤを補正し、補正されたデータＤamdをフレームメモリ９に格納する。基本的に、階調データＤに施すべき補正量は、表示階調数に応じた個数（中間調数分）だけ必要になる。しかしながら、実際には、補正量Ｋiは５個しかなく、疎らにしか存在しない。そこで、補正量付加部７ｂは、図８に一例を示すように、５つの補正量（その具体値を４ａ〜４ｅとする）の間を補間することによって、必要な個数分の補正量を設定する。
【００４１】
同図において、階調値１〜１４については単一の補正量４ｅがそのまま用いられる。同様に、階調値２２〜２６については補正量４ｄ、階調値３４〜３８については補正量４ｃ、階調値４６〜５０については補正量４ｂ、階調値５８〜６２については補正量４ａがそれぞれ用いられる。これに対して、階調値１５〜２１については、補正量４ｄを適宜の按分率で按分した按分値と、補正量４ｅを適宜の按分率で按分した按分値との合計値が用いられる。この按分率は、階調値に応じて変えており、階調値１５，１６については補正量４ｅの按分率を３／４、補正量４ｄの按分率を１／４としている。また、階調値１７〜１９については両者を共に２／４とし、階調値２０，２１については前者を１／４、後者を３／４としている。つまり、低階調になるほど、補正量４ｅの按分率を大きく、補正量４ｄの按分率を小さく設定し、逆に、高階調になるほど、補正量４ｄの按分率を大きく、補正量４ｅの按分率を小さく設定する。同様に、階調値２７〜３３については、補正量４ｃ，４ｄを按分した値の合計値、階調値３９〜４５については、補正量４ｂ，４ｃを按分した値の合計値、階調値５１〜５７については、補正量４ａ，４ｂを按分した値の合計値がそれぞれ用いられる。このように、互いに隣接した２つの補正量Ｋi，Ｋi+1を用いた内挿にて、補正量Ｋ1〜Ｋ5の補間によって、必要な個数分の補正量を設定する。なお、補正量Ｋ1〜Ｋ5の補間は、互いに隣接した３つ以上の補正量を用いて行ってもよい。
【００４２】
補正量付加部７ｂは、このようにして設定した補正データＤamdをフレームメモリ９に再び格納する。データ線駆動回路４は、所定のタイミングで、補正データＤamdに応じた電圧パルス幅を有するデータ信号をデータ線Ｘに出力する。このように、補正量Ｋ1〜Ｋ5に基づき階調データＤを補正することで、画素２に供給される電圧パルス幅も補正され、結果的に、横クロストークが低減する。なお、補正は、例えば６４階調表示の場合に２５６階調まで計算するといった如く、表示可能な階調以下まで計算してもよい。また、この場合に生じる端数は、誤差拡散、ディザ、ＦＲＣ（階調毎）等で還元することが好ましい。
【００４３】
このように、本実施形態では、１画素行分の階調データＤ1〜Ｄmを処理単位とし、予め設定されたプログラムによるソフトウェア処理によって、各階調値の度数を算出するとともに、これらの度数を入力とした所定の実験関数の出力を計数することにより、補正量Ｋ1〜Ｋ5を算出している。したがって、補正量Ｋ1〜Ｋ5を算出するための特別な演算回路が不要になった分だけ回路規模を縮小でき、比較的簡易な構成で横クロストークの補正を行うことが可能になる。それとともに、ソフトウェアの特質上、実験関数ｆiの設定や変更を容易に行うことができる。その結果、様々な補正手法への対応や多機種への対応が容易になるため、設計のフレキシビリティの向上を図ることができる。特に、補正量テーブルを用いた補正量の算出手法と比較して、実験関数ｆiを用いる本実施形態では、設計のフレキシビリティの一層の向上を図ることができる。
【００４４】
また、本実施形態では、階調データＤを表示階調数よりも少ないｉ個（ｉ≧２）の重み付けコードＷiに変換し、このコードＷiの度数に基づいて、補正量Ｋiを算出している。したがって、表示階調数分の度数を用いる場合と比較して、少ない個数の度数で済む分だけ、ＣＰＵ７に与える演算負荷の軽減を図ることができる。なお、このような演算負荷を考慮しないのであれば、本発明は、重み付けコードＷiを用いずに、階調データＤ自体を実験関数ｆiに入力する手法に対しても適用可能である。
【００４５】
さらに、本実施形態では、ｉ個の補正量Ｗiの補間によって、表示階調数に応じた個数の補正量を算出している。したがって、補正量の算出に要する演算量の低減と、補正精度の確保との両立を図ることが可能になる。
【００４６】
なお、本実施形態において、補正量演算部７ｂは、補正量付加部７ｂによって補正された補正データＤamdを用いて、所定の回数または所定の条件を具備するまで、図５に示した補正量演算処理を再帰的に行ってもよい。補正込みのデータＤamdで予測される影響分を加味することで、横クロストークの一層の低減を図ることが可能になる。
【００４７】
（第２の実施形態）
図９は、本実施形態にかかる電気光学装置のブロック構成図である。本実施形態の第１の特徴は、ソフトウェア処理によって実現した補正量付加部７ｂを、演算回路によって構成された補正回路付加部１０によって実現している点である。また、第２の特徴は、階調データＤ自体を補正するのではなく、階調規定信号ＧＣＰのパルス間隔を調整することにより、画素２に供給する電圧パルス幅を補正している点である。そのため、階調データＤは補正されることなく、フレームメモリ９からそのままデータ線駆動回路４に出力される。また、タイミング信号生成回路５は、補正系の信号としてＲＥＳ，ＢＣＬＫを補正量付加部１０に出力する。リセット信号ＲＥＳは１Ｈを規定する信号であり、１Ｈの最初にパルス状に立ち上がる。ベースクロックＢＣＬＫは、階調規定信号ＧＣＰの最小の刻み幅を規定しており、この刻み幅を狭く設定するほど、後述するパルス幅補正の分解能が向上する。なお、以上の点以外については、図１の構成と同様であるから、同一の符号を付してここでの説明を省略する。
【００４８】
図１０は、演算回路によるハードウェア構成で実現された補正量付加部１０のブロック構成図である。この補正量付加部１０は、選択カウンタ８１、基本パルス幅設定回路８２、パルス幅補正回路８３、ベースクロックカウンタ８４および一致検出回路８５で構成されている。選択カウンタ８１は、階調規定信号ＧＣＰの立ち上がり回数をアップカウントし、現在の立ち上がり回数をカウント値ＣＴ1として出力する。カウント値ＣＴ1は、リセット信号ＲＥＳの指示に基づいて、１Ｈ毎にリセットされる。基本パルス幅設定回路８２は、選択カウンタ８１のカウント値ＣＴ1を入力として、予め用意されている基本パルス幅Ｔ（電圧パルス幅）のセットの中から、現在のカウント値ＣＴ1に対応するものを一つ選択する。階調規定信号ＧＣＰにおける一のパルスの立ち上がりタイミングは、直前のパルスから当該一のパルスまでの間隔（パルス幅）によって設定されるが、この間隔の基本となるのが基本パルス幅Ｔである。基本パルス幅設定回路８２は、選択された一の基本パルス幅Ｔ（実際には、これに相当するベースクロックＢＣＬＫのクロック数）を出力する。
【００４９】
パルス幅補正回路８３は、基本パルス幅Ｔ毎（階調値毎）に補正量を個別に設定するとともに、その補正量に基づき基本パルス幅Ｔを補正して、補正パルス幅Ｔamd（実際には、これに相当するベースクロックＢＣＬＫのクロック数）を出力する。この補正パルス幅Ｔamdは、階調規定信号ＧＣＰにおける実際のパルス間隔を規定している。ベースクロックカウンタ８４は、ベースクロックＢＣＬＫの立ち上がり回数をアップカウントし、現在の立ち上がり回数をカウント値ＣＴ2として出力する。カウント値ＣＴ2は、リセット信号ＲＥＳの指示に基づいて、１Ｈ毎にリセットされるとともに、階調規定信号ＧＣＰの立ち上がり毎にリセットされる。一致検出回路８５は、補正パルス幅Ｔamdとカウント値ＣＴ2とを随時比較し、両者が一致したタイミングでワンショットパルスを発生する。階調規定信号ＧＣＰは、このようにして発生するワンショットパルスの時系列的な並びによって構成される。なお、上記補正によって階調の反転が生じる場合には、該当する階調値間の間隔については、補正を行うことなく、所定の間隔（例えば最小間隔）に強制的に設定する。
【００５０】
ここで、基本パルス幅Ｔに付加される補正量は、カウント値ＣＴ1によって選択される基本パルス幅Ｔの個数、換言すれば、表示階調数に応じた個数（中間調数分）だけ必要になる。しかしながら、実際には、補正量演算部７ａから出力された補正量Ｋiは５個しかなく、疎らにしか存在しない。そこで、パルス幅補正回路８３は、図８に一例を示したように、補正量の具体値４ａ〜４ｅの間を補間することによって、具体的には、互いに隣接した２つの補正量Ｋi，Ｋi+1を用いた内挿によって、必要な個数分の補正量が設定される。なお、補正量は正であり、オン電圧Ｖonのパルス幅を長くすることを意味する。したがって、右寄せ駆動の場合には、基本パルス幅Ｔから補正量を減ずる演算が行われる。
【００５１】
つぎに、下記のケースを一例として、図１１に示したタイミングチャートを参照しつつ、補正量付加部１０の具体的な動作について説明する。なお、説明の便宜上、本ケースにおける階調値と補正量との関係は、図８に示したものとは異なっている点に留意されたい。
（ケース）
ＣＴ1     ０      １        ２        ３        ４        ５  ・・・
補正量    ４ａ    ４ａ   ３ａ＋ｂ  ２ａ＋２ｂ  ａ＋３ｂ   ４ｂ ・・・
【００５２】
まず、リセット信号ＲＥＳによって指示される１Ｈの最初において、選択カウンタ８１のカウント値ＣＴ1とベースクロックカウンタ８４のカウント値ＣＴ2とが共に０にリセットされる。カウント値ＣＴ1が０の場合、１番目の基本パルス幅Ｔ1が選択される。また、ＣＴ1＝０における補正量は４ａなので、（Ｔ1−４ａ）が補正パルス幅Ｔamdとなる。この補正パルス幅（Ｔ1−４ａ）は、階調規定信号ＧＣＰにおける１Ｈの最初から次のパルス（階調値６２）までの間隔を規定している。カウント値ＣＴ2は、ベースクロックＢＣＬＫの立ち上がり毎に１ずつインクリメントされていく。そして、カウント値ＣＴ2が補正パルス幅（Ｔ1−４ａ）に到達した時点で、階調規定信号ＧＣＰとして１番目のパルスが立ち上がる。１番目のパルスは、基本パルス幅Ｔ1よりも補正量４ａだけ前倒しで発生するので、階調値６２を表示すべき画素２の実際の表示階調も、この補正量分だけ補正される。１番目のパルスの立ち上がりに伴い、カウント値ＣＴ1は０から１にカウントアップされるとともに、カウント値ＣＴ2は０にリセットされる。
【００５３】
カウント値ＣＴ1が１の場合、２番目の基本パルス幅Ｔ2が選択される。また、ＣＴ1＝１における補正量は４ａなので、基本パルス幅Ｔ2がそのまま補正パルス幅Ｔamdとなる。この補正パルス幅Ｔ2は、階調規定信号ＧＣＰにおける１番目のパルスから次のパルス（階調値６１）までの間隔を規定している。なお、演算量を０にする理由は、階調規定信号ＧＣＰにおける１番目のパルスを基準として次のパルス補正パルス幅Ｔamdを設定しているため、ＣＴ1＝０における演算量４ａがそのまま引き継がれるからである。そして、カウント値ＣＴ2が補正パルス幅Ｔ2に到達した時点で、階調規定信号ＧＣＰとして２番目のパルスが立ち上がる。２番目のパルスは、時間（Ｔ1＋Ｔ2）よりも補正量４ａだけ前倒しで発生するので、階調値６１を表示すべき画素２の実際の表示階調も、この補正量分だけ補正される。２番目のパルスの立ち上がりに伴い、カウント値ＣＴ1は１から２にカウントアップされるとともに、カウント値ＣＴ2は再び０にリセットされる。
【００５４】
カウント値ＣＴ1が２の場合、３番目の基本パルス幅Ｔ3が選択される。また、ＣＴ1＝２における補正量は（３ａ＋ｂ）なので、既に補正されている４ａ分を考慮して、（Ｔ3−（ｂ−ａ））が補正パルス幅Ｔamdとなる。そして、カウント値ＣＴ2が補正パルス幅（Ｔ3−（ｂ−ａ））に到達した時点で、階調規定信号ＧＣＰとして３番目のパルスが立ち上がる。３番目のパルスは、時間（Ｔ1＋Ｔ2＋Ｔ3）よりも補正量（３ａ＋ｂ）だけ前倒しで発生するので、階調値６０を表示すべき画素２の実際の表示階調も、この補正量分だけ補正される。３番目のパルスの立ち上がりに伴い、カウント値ＣＴ1は２から３にカウントアップされるとともに、カウント値ＣＴ2は再び０にリセットされる。
【００５５】
これ以降についても同様であり、ＣＴ1＝３（階調値５９）では、基本パルス幅Ｔ4に演算量（ｂ−ａ）を施すことで（２ａ＋２ｂ）分の補正、ＣＴ1＝４（階調値５８）では、基本パルス幅Ｔ5に演算量（ｂ−ａ）を施すことで（ａ＋３ｂ）分の補正、ＣＴ＝６（階調値５７）では、基本パルス幅Ｔ6に演算量（ｂ−ａ）を施すことで４ｂ分の補正がそれぞれ行われる。これにより、４ａから４ｂまでの間を補間しながら各階調値の補正が行われる。以上のような補正処理は、ＣＴ1＝６１（階調値１）に到達するまで繰り返され、すべての中間調に対する補正が行われる。
【００５６】
補正量付加部１０は、このようにして調整された階調規定信号ＧＣＰをデータ線駆動回路４に出力する。データ線駆動回路４は、この階調規定信号ＧＣＰを用いて、中間調の電圧パルス幅を設定する。このように、補正量Ｋ1〜Ｋ5に基づき階調規定信号ＧＣＰを調整することで、画素２に供給される電圧パルス幅も補正され、結果的に、横クロストークが低減する。
【００５７】
なお、上述した各実施形態にかかる電気光学装置は、例えば、テレビ、プロジェクタ、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ等を含む様々な電子機器に実装可能である。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。
【図面の簡単な説明】
【００５８】
【図１】第１の実施形態にかかる電気光学装置のブロック構成図
【図２】画素の等価回路図
【図３】データ線駆動回路のブロック構成図
【図４】パルス生成回路におけるパルス幅変調の説明図
【図５】補正量演算処理のフローチャート
【図６】変換規則の一例を示す図
【図７】キャリーデータと演算結果との対応関係の説明図
【図８】階調値、補正量および演算量の対応関係を示す図
【図９】第２の実施形態にかかる電気光学装置のブロック構成図
【図１０】補正量付加部のブロック構成図
【図１１】補正量付加部のタイミングチャート
【符号の説明】
【００５９】
１  表示部
２  画素
３  走査線駆動回路
４  データ線駆動回路
５  タイミング信号生成回路
６  電圧生成回路
７  ＣＰＵ
７ａ  補正量演算部
７ｂ  補正量付加部
８  プログラム格納部
９  フレームメモリ
１０  補正量付加部
２０  ＴＦＤ
２１  液晶容量
２２  走査電極
２３  信号電極
４１  シフトレジスタ
４２  第１のラッチ回路
４３  第２のラッチ回路
４４  パルス生成回路
８１  選択カウンタ
８２  基本パルス幅設定回路
８３  パルス幅補正回路
８４  ベースクロックカウンタ
８５  一致検出回路
【図１】
2005156702.tif 000004
【図２】
2005156702.tif 000005
【図３】
2005156702.tif 000006
【図４】
2005156702.tif 000007
【図５】
2005156702.tif 000008
【図６】
2005156702.tif 000009
【図７】
2005156702.tif 000010
【図８】
2005156702.tif 000011
【図９】
2005156702.tif 000012
【図１０】
2005156702.tif 000013
【図１１】
2005156702.tif 000014