(57)【要約】【課題】  双方向のデータ転送を可能にし、かつ従装置を主装置から延長したときでも搬送障害が発生することがないようにする。【解決手段】  ホストからコマンド（データ）はCMDOE＿NがアクティブのときCMDOUTBUF322から出力される。ホストからCLKに同期して出力されたコマンド（データ）はメモリカード190で識別されて、レスポンスをホストに返す。ホストはコマンドを出力したらCMDOE＿Nをインアクティブにして、メモリカードからのレスポンスのスタートビットを検出するまで待つ。メモリカードからのレスポンスは、最初にCMDINBUF323で受信される。延長距離が大きい延長距離の場合は、予めメモリカード190のＩ／Ｆ191のセレクト信号を0にして第1のセレクタ314でCMDINBUF323の出力であるCMDINに切り替えておく。第1のセレクタ314の出力はＩ／Ｆ191の第3のFF192でラッチが可能になる。【選択図】図３
2005301963.tif 000002
【特許請求の範囲】
【請求項１】
第１のクロックをターゲットに送信するクロック送信手段と、
前記第１のクロックに同期してスタート信号を含んだデータをターゲットに送信するデ
ータ送信手段と、
前記ターゲットから、スタート信号を有するレスポンスを受信して第１のレスポンスを
出力するレスポンス受信手段と、
前記第１のクロックから第２のクロックを生成するクロック生成部と、
前記第２のクロックに同期して前記第１のレスポンスから第２のレスポンスを生成する
レスポンス生成手段と、
前記データ転送装置と前記ターゲットの接続距離に応じて前記第１のレスポンスと前記
第２のレスポンスのいずれかを選択するセレクタと、
を備えていることを特徴とするデータ転送装置。
【請求項２】
第１のクロックをターゲットに送信するクロック送信手段と、
前記第１のクロックに同期してスタート信号を含んだデータをターゲットに送信するデ
ータ送信手段と、
前記ターゲットから、スタート信号を有するレスポンスを受信して第１のレスポンスを
出力するレスポンス受信手段と、
前記第１のクロックから第２のクロックを生成するクロック生成部と、
前記第２のクロックに同期して前記第１のレスポンスから第２のレスポンスを生成する
レスポンス生成手段と、
前記データ送信手段から前記コマンドを前記ターゲットに送信してから前記ターゲット
からのレスポンスが前記レスポンス受信手段に到達するまでの時間に応じて前記第１のレ
スポンスと前記第２のレスポンスのいずれかを選択するセレクタと、
を備えていることを特徴とするデータ転送装置。
【請求項３】
前記データ送信手段から出力される送信データのバスと、前記レスポンス受信手段で受
信する受信データンのバスが双方向バスで接続されていることを特徴とする請求項１また
は２記載のデータ転送装置。
【請求項４】
前記双方向バスとターゲットと間を接続する双方向バッファと、
前記双方向バッファの制御をする双方向バッファ制御手段と、
をさらに備えていることを特徴とする請求項３記載のデータ転送装置。
【請求項５】
前記双方向バッファ制御手段は、双方向バッファのバッファ方向を制御するバッファ方
向信号と、双方向バッファの出力を有効にするアウトプットイネーブル信号とを出力する
ことを特徴とする請求項４記載のデータ転送装置。
【請求項６】
前記クロック生成部は、第１のクロックを遅延させて第２のクロックを生成することを
特徴とする請求項５記載のデータ転送装置。
【請求項７】
前記セレクタの初期状態を設定する設定手段を備えていることを特徴とする請求項６記載のデータ転送装置。
【請求項８】
前記設定手段がメモリカードインターフェースから出力されるセレクト信号であることを特徴とする請求項７記載のデータ転送装置。
【請求項９】
前記設定手段がスイッチ手段からなることを特徴とする請求項８記載のデータ転送装置。
【請求項１０】
前記ターゲットがメモリカードであることを特徴とする請求項９記載のデータ転送装置。
【請求項１１】
請求項１ないし１０のいずれか１項に記載のデータ転送装置を備えていることを特徴と
する画像形成装置。
【請求項１２】
前記画像形成装置は、当該画像形成装置を操作する操作部を備え、当該操作部にはメモリカードインターフェースが設けられ、当該メモリカードインターフェースにメモリカードが装着可能であることを特徴とする請求項１１記載の画像形成装置。
【請求項１３】
前記操作部は前記画像形成装置の前面に位置していることを特徴とする請求項１２記載の画像形成装置。
【請求項１４】
第１のクロックに同期してスタート信号を含んだデータをターゲットに送信し、
前記ターゲットから、スタート信号を有するレスポンスを受信して第１のレスポンスを
出力し、
前記第１のクロックから第２のクロックを生成し、
前記第２のクロックに同期して前記第１のレスポンスから第２のレスポンスを生成し、
前記データの送信側と前記ターゲットとの接続距離に応じて前記第１のレスポンスと前
記第２のレスポンスのいずれかを選択することを特徴とするデータ転送方法。
【請求項１５】
第１のクロックに同期してスタート信号を含んだデータをターゲットに送信し、
前記ターゲットから、スタート信号を有するレスポンスを受信して第１のレスポンスを
出力し、
前記第１のクロックから第２のクロックを生成し、
前記第２のクロックに同期して前記第１のレスポンスから第２のレスポンスを生成し、
前記データが前記ターゲットに送信されてから、当該ターゲットからの第１あるいは第
２のレスポンスを受信するまでの時間に応じて前記第１のレスポンスと前記第２のレスポ
ンスのいずれかを選択することを特徴とするデータ転送方法。
【請求項１６】
第１のクロックに同期してスタート信号を含んだデータをターゲットに送信する手順と
、
前記ターゲットから、スタート信号を有するレスポンスを受信して第１のレスポンスを
出力する手順と、
前記第１のクロックから第２のクロックを生成する手順と、
前記第２のクロックに同期して前記第１のレスポンスから第２のレスポンスを生成する
手順と、
前記データの送信側と前記ターゲットとの接続距離に応じて前記第１のレスポンスと前
記第２のレスポンスのいずれかを選択する手順と、
を備えていることを特徴とするコンピュータプログラム。
【請求項１７】
第１のクロックに同期してスタート信号を含んだデータをターゲットに送信する手順と
、
前記ターゲットから、スタート信号を有するレスポンスを受信して第１のレスポンスを
出力する手順と、
前記第１のクロックから第２のクロックを生成する手順と、
前記第２のクロックに同期して前記第１のレスポンスから第２のレスポンスを生成する
手順と、
前記データが前記ターゲットに送信されてから、当該ターゲットからの第１あるいは第
２のレスポンスを受信するまでの時間に応じて前記第１のレスポンスと前記第２のレスポ
ンスのいずれかを選択する手順と、
を備えていることを特徴とするコンピュータプログラム。
【請求項１８】
請求項１６または１７記載のコンピュータプログラムがコンピュータによって読み取ら
れ、実行可能に記録されていることを特徴とする記録媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ転送装置とデータ転送先のターゲットであるメモリカード間のデータ
転送において、特にターゲットの実装が離れた場合の処理に特徴のあるデータ転送装置、
データ転送装置を備えた画像形成装置、データ転送方法、データ転送方法をコンピュータ
で実行するためのコンピュータプログラム及びこのコンピュータプログラムを記録した記
録媒体に係り、特に、コンピュータ周辺機器、ＭＦＰ、プリンタ、スキャナ、ＦＡＸ等の
画像形成装置におけるデータ転送、あるいはメモリカードのホスト機能とメモリカードの
データ転送に関するものへ適用される。
【背景技術】
【０００２】
この種の技術として、例えば特許文献１に開示された発明が公知である。この発明は、
電子機器装置の主装置から複数の従装置へのクロック信号を供給する共通クロックバスと
、主装置の発信したデータ信号を受信した各従装置がクロック信号に同期して出力するデ
ータ信号を主装置に伝送する復路共通データバスとを設けて、往路共通データバスに接続
している複数の従装置の中で主装置に対して最遠端にある従装置から復路共通データバス
を延長して主装置へ直接接続することにより、各従装置からのデータ信号のクロック信号
に対する遅延時間が従装置の位置に依存することなく一定になるように構成したものであ
る。
【特許文献１】特開平５−１０８５６３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかし、前記公知技術における主装置と従装置間のデータ転送は、双方向ではなく片方
向であり、主装置から従装置への転送、従装置から主装置への転送はそれぞれ別個の回路
を介して行われるようになっている。そのため、前記転送に対応する配線量、バス駆動回
路及びバス受信回路が必要となり、配線量が多くなるばかりでなく、バス駆動回路及びバ
ス受信回路の個数も多くならざるを得なかった。
【０００４】
また、主装置と従装置の位置が離れている場合、言い換えれば従装置が主装置から延長
されて設けられている場合、延長された分だけ時間が遅れて従装置側にＣＬＫとコマンド
が転送される。また、従装置側からレスポンスを返す場合、主装置側にレスポンスが到達
するにはさらに時間が遅れて到達する。延長距離が小さいときは、主装置から従装置、従
装置から主装置側への転送タイミングに遅れが生じることはないが、両者間の距離が長く
なると、前記距離によっては、主装置側が従装置側からのスタートビットを検出するタイ
ミングがズレ、従装置側からのレスポンスを主装置が受信できない場合もあり、転送障害
が発生する虞がある。
【０００５】
そこで、本発明の目的は、双方向のデータ転送を可能にし、かつ従装置を主装置から延
長したときでも搬送障害が発生することのないデータ転送装置、データ転送方法、このデ
ータ転送方法をコンピュータで実現するためのコンピュータプログラム及びこのコンピュ
ータプログラムを記録した記録媒体を提供することにある。
【課題を解決するための手段】
【０００６】
前記目的を達成するため、第１の手段は、第１のクロックをターゲットに送信するクロ
ック送信手段と、前記第１のクロックに同期してスタート信号を含んだデータをターゲッ
トに送信するデータ送信手段と、前記ターゲットから、スタート信号を有するレスポンス
を受信して第１のレスポンスを出力するレスポンス受信手段と、前記第１のクロックから
第２のクロックを生成するクロック生成部と、前記第２のクロックに同期して前記第１の
レスポンスから第２のレスポンスを生成するレスポンス生成手段と、前記データ転送装置
と前記ターゲットの接続距離に応じて前記第１のレスポンスと前記第２のレスポンスのい
ずれかを選択するセレクタとを備えていることを特徴とする。
【０００７】
第２の手段は、第１のクロックをターゲットに送信するクロック送信手段と、前記第１
のクロックに同期してスタート信号を含んだデータをターゲットに送信するデータ送信手
段と、前記ターゲットから、スタート信号を有するレスポンスを受信して第１のレスポン
スを出力するレスポンス受信手段と、前記第１のクロックから第２のクロックを生成する
クロック生成部と、前記第２のクロックに同期して前記第１のレスポンスから第２のレス
ポンスを生成するレスポンス生成手段と、前記データ送信手段から前記コマンドを前記タ
ーゲットに送信してから前記ターゲットからのレスポンスが前記レスポンス受信手段に到
達するまでの時間に応じて前記第１のレスポンスと前記第２のレスポンスのいずれかを選
択するセレクタとを備えていることを特徴とする。
【０００８】
第３の手段は、第１または第２の手段において、前記データ送信手段から出力される送
信データのバスと、前記レスポンス受信手段で受信する受信データンのバスが双方向バス
で接続されていることを特徴とする。
【０００９】
第４の手段は、第３の手段において、前記双方向バスとターゲットと間を接続する双方
向バッファと、前記双方向バッファの制御をする双方向バッファ制御手段とをさらに備え
ていることを特徴とする。
【００１０】
第５の手段は、第４の手段において、前記双方向バッファ制御手段が、双方向バッファ
のバッファ方向を制御するバッファ方向信号と、双方向バッファの出力を有効にするアウ
トプットイネーブル信号とを出力することを特徴とする。
【００１１】
第６の手段は、第５の手段において、前記クロック生成部は、第１のクロックを遅延させて第２のクロックを生成することを特徴とする。
【００１２】
第７の手段は、第６の手段において、前記セレクタの初期状態を設定する設定手段を備えていることを特徴とする。
【００１３】
第８の手段は、第７の手段において、前記設定手段がメモリカードインターフェースから出力されるセレクト信号であることを特徴とする。
【００１４】
第９の手段は、第８の手段において、前記設定手段がスイッチ手段からなることを特徴とする。
【００１５】
第１０の手段は、第９の手段において、前記ターゲットがメモリカードであることを特徴とする。
【００１６】
第１１の手段は、第１ないし第１０のいずかの手段に係るデータ転送装置を画像形成装置が備えていることを特徴とする。
【００１７】
第１２の手段は、第１１の手段に係る画像形成装置が、当該画像形成装置を操作する操作部を備え、当該操作部にはメモリカードインターフェースが設けられ、当該メモリカードインターフェースにメモリカードが装着可能であることを特徴とする。
【００１８】
第１３の手段は、第１２の手段において、前記操作部が前記画像形成装置の前面に位置していることを特徴とする。
【００１９】
第１４の手段は、第１のクロックに同期してスタート信号を含んだデータをターゲット
に送信し、前記ターゲットから、スタート信号を有するレスポンスを受信して第１のレス
ポンスを出力し、前記第１のクロックから第２のクロックを生成し、前記第２のクロック
に同期して前記第１のレスポンスから第２のレスポンスを生成し、前記データの送信側と
前記ターゲットとの接続距離に応じて前記第１のレスポンスと前記第２のレスポンスのい
ずれかを選択することを特徴とする。
【００２０】
第１５の手段は、第１のクロックに同期してスタート信号を含んだデータをターゲット
に送信し、前記ターゲットから、スタート信号を有するレスポンスを受信して第１のレス
ポンスを出力し、前記第１のクロックから第２のクロックを生成し、前記第２のクロック
に同期して前記第１のレスポンスから第２のレスポンスを生成し、前記データが前記ター
ゲットに送信されてから、当該ターゲットからの第１あるいは第２のレスポンスを受信す
るまでの時間に応じて前記第１のレスポンスと前記第２のレスポンスのいずれかを選択す
ることを特徴とする。
【００２１】
第１６の手段は、第１のクロックに同期してスタート信号を含んだデータをターゲット
に送信する手順と、前記ターゲットから、スタート信号を有するレスポンスを受信して第
１のレスポンスを出力する手順と、前記第１のクロックから第２のクロックを生成する手
順と、前記第２のクロックに同期して前記第１のレスポンスから第２のレスポンスを生成
する手順と、前記データの送信側と前記ターゲットとの接続距離に応じて前記第１のレス
ポンスと前記第２のレスポンスのいずれかを選択する手順とをコンピュータプログラムが
備えていることを特徴とする。
【００２２】
第１７の手段は、第１のクロックに同期してスタート信号を含んだデータをターゲット
に送信する手順と、前記ターゲットから、スタート信号を有するレスポンスを受信して第
１のレスポンスを出力する手順と、前記第１のクロックから第２のクロックを生成する手
順と、前記第２のクロックに同期して前記第１のレスポンスから第２のレスポンスを生成
する手順と、前記データが前記ターゲットに送信されてから、当該ターゲットからの第１
あるいは第２のレスポンスを受信するまでの時間に応じて前記第１のレスポンスと前記第
２のレスポンスのいずれかを選択する手順とをコンピュータプログラムが備えていること
を特徴とする。
【００２３】
第１８の手段は、第１４または第１５の手段に係るコンピュータプログラムがコンピュ
ータによって読み取られ、実行可能に記録媒体に記録されていることを特徴とする。
【００２４】
なお以下の実施形態において、前記クロック送信手段はメモリカードＩ／Ｆ１９１に、
データ送信手段はＣＭＤＯＵＴＢＵＦ３２２，ＤＡＴＡＯＵＴＢＵＦ３２４に、レスポン
ス受信手段はＣＭＤＩＮＢＵＦ３２３，ＤＡＴＡＩＮＢＵＦ３２５に、クロック生成部は
クロック生成回路３１１に、レスポンス生成手段は第１および第２のＦ／Ｆ３１２，３１
３に、第１のレスポンスと前記第２のレスポンスのいずれかを選択するセレクタは第１お
よび第２のセレクタ３１４，３１５に、それぞれ対応し、セレクタ３１４，３１５のセレ
クト信号はメモリカードＩ／Ｆ１９１あるいはスイッチＳＷから出力される。
【発明の効果】
【００２５】
本発明によれば、双方向のデータ転送を可能にし、かつ従装置を主装置から延長したと
きでも搬送障害が発生することがなくなり、ターゲットをホストから延長した場合でもデ
ータ転送が可能になる。
【発明を実施するための最良の形態】
【００２６】
以下、本発明の実施形態について図面を参照して説明する。
【００２７】
＜第１の実施形態＞
図１は本発明の実施形態に係るデジタル複合機（ＭＦＰ−Multi Function Peripheral)
の全体的な構成を示す図、図２は図１のＭＦＰのコントローラボードに搭載されたデータ
転送装置のＡＳＩＣの内部構成を示すブロック図である。
【００２８】
データ転送装置は、ＭＦＰ１００のコントローラボード１１０に搭載されている。コン
トローラボード１１０には、ＡＳＩＣ２００と、プログラムやデータを蓄積している不揮
発性Ｆｌａｓｈ  ＲＯＭ１４０と、メモリ（ＳＤＲＡＭ）１３０と、前記Ｆｌａｓｈ  Ｒ
ＯＭ１４０またはメモリ（ＳＤＲＡＭ）１３０上のプログラムを実行可能なＣＰＵ１２０
と、ＰＣＩ  Ｉ／Ｆ１８１を備え、さらに、前記ＣＰＵ１２０と接続可能なＣＰＵ  Ｉ／
Ｆ１２１、前記ＳＤＲＡＭ１３０と接続可能なメモリＩ／Ｆ１３１、前記Ｆｌａｓｈ  Ｒ
ＯＭ１４０と接続可能なＬｏｃａｌ  Ｂｕｓ  Ｉ／Ｆ１４１、ＨＤＤ１５０と接続可能な
ＨＤＤ  Ｉ／Ｆ１５１、操作部１６０と接続可能なＯＰＥ  Ｉ／Ｆ１６１、および通信Ｉ
／Ｆ１７１，１７２，１７３を備えている。通信Ｉ／Ｆは、セントロＩ／Ｆ１７１、ＭＡ
Ｃ  Ｉ／Ｆ（メモリ・アクセス・コントローラ  インターフェイス）１７２、ＵＳＢ  Ｉ
／Ｆ１７３からなり、ＭＡＣ  Ｉ／Ｆ１７２にはＰＨＹ１７４を接続してネットワークと
接続可能であるとともに、ＰＣＩ  Ｉ／Ｆ１８１を介してＰＣＩ  ＢＵＳ１８０と接続さ
れる。なお、ここの実施形態では、ＳＤＲＡＭ１３０と接続するメモリＩ／Ｆ１３１の例
を示しているが、他のメモリＩ／Ｆを搭載すれば、他のメモリを接続することが可能であ
る。また、前記操作部１６０を介してＭＦＰ１００の操作が行われ、ＨＤＤ１５０には、
プログラムやデータの蓄積が可能である。さらに、メモリカード（ＳＤメモリ）Ｉ／Ｆ１
９１を備え、メモリカード（ＳＤカード）１９０との接続も可能となっている。
【００２９】
このように構成されたコントローラボード１１０では、通信Ｉ／Ｆ１７１，１７２，１
７３からの印刷データをＭＦＰ１００で印刷可能な形式に変換してＰＣＩ  ＢＵＳ１８０
経由でＭＦＰ１００に転送し、ＭＦＰ１００から画像を印刷することが可能である。また
、ＭＦＰ１００のスキャナ１０１からの画像をＰＣＩ  ＢＵＳ１８０経由でＨＤＤ１５０
に蓄積することも可能である。なお、ＭＦＰ１００は、スキャナ１０１の下部に、エンジ
ン部（画像形成装置）１０２が、その下部にさらに３段の給紙段からなる給紙装置１０３
を備えたものである。
【００３０】
図２に示すようにＡＳＩＣ２００は、Ｒｏｔａｔｅ１５０、Ｃｏｍｐ／Ｄｅ−ｃｏｍｐ
（圧縮／伸張部）１５５、ＨＤＤ  ＩＦ１５１、ＯＰＥ  Ｉ／Ｆ１６１、通信Ｉ／Ｆであ
るセントロＩ／Ｆ１７１、ＭＡＣ  Ｉ／Ｆ１７２、ＵＳＢ  Ｉ／Ｆ１７３、メモリカード
Ｉ／Ｆ１９１にはそれぞれ２組のＤＭＡＣ２０１Ｒ，２０１Ｗ、２０２Ｒ，２０２Ｗ，２
０３Ｒ，２０３Ｗ，２０４Ｒ，２０４Ｗ，２０５Ｒ，２０５Ｗ，２０６Ｒ，２０６Ｗ，２
０７Ｒ，２０７Ｗ，２０８Ｒ，２０８Ｗが接続されている。いずれもメモリリード用とメ
モリライト用である（符号Ｒを付けた方がリード用、符号Ｗを付けた方向がライト用）。
【００３１】
２組のＤＭＡＣはアービタ２１０に接続されており、アービタ２１０の優先順位の設定に
よってアクセス順位が決定される。また、Ｒｏｔａｔｅ１５６はメモリ中の画像を回転さ
せる機能を備え、Ｃｏｍｐ／Ｄｅ−ｃｏｍｐ１５５はメモリ中の画像を圧縮／解凍する機
能である。それぞれアービタ２１０経由で画像をアクセスする。
【００３２】
なお、この実施形態では、メモリカード（ＳＤカード）Ｉ／Ｆ１９１には、さらに延長
Ｉ／Ｆ１９２が接続され、より遠くから通信が可能になるように構成されている。
【００３３】
図３はＡＳＩＣ２００の構成におけるメモリカードＩ／Ｆ１９１周辺の回路の詳細を示
すブロック図である。コントローラボード１１０は、ホスト３００を備え、ホスト３００
は、メモリカードＩ／Ｆ１９１、延長回路３１０、クロック、コマンド、データ用のＩ／
Ｏバッファ３２０からなる。メモリカード（ターゲット）１９０はケーブル３４０で延長
した状態になっている。
【００３４】
延長回路３１０は、クロック生成回路３１１、第１および第２のＦ／Ｆ３１２，３１３
、第１および第２のセレクタ３１４，３１５を備え、メモリカードＩ／Ｆ１９１は第３お
よび第４のＦ／Ｆ１９２，１９３を備え、Ｉ／Ｏバッファ３２０は、ＣＬＫＢＵＦ３２１
、ＣＭＤＯＵＴＢＵＦ３２２、ＣＭＤＩＮＢＵＦ３２３、ＤＡＴＡＯＵＴＢＵＦ３２４、
ＤＡＴＡＩＮＢＵＦ３２５を備えている。
【００３５】
ホスト３００からのＣＬＫはＣＬＫＢＵＦ３２１によりメモリカード１９０に送信され
る。ホスト３００からコマンド（データ）はＣＭＤＯＥ＿ＮがアクティブのときＣＭＤＯ
ＵＴＢＵＦ３２２から出力される。このときのタイミングを図４に示す。すなわち、ホス
ト３００からＣＬＫに同期して出力されたコマンド（データ）はメモリカード（ターゲッ
ト）１９０で識別されて、レスポンスをホスト３００に返す。ホスト３００は、コマンド
を出力したらＣＭＤＯＥ＿Ｎをインアクティブにして、メモリカード（ターゲット）１９
０からのレスポンスのスタートビットを検出するまで待つ。メモリカード（ターゲット）
１９０からのレスポンスは、最初にＣＭＤＩＮＢＵＦ（レスポンス受信手段）３２３で受
信される。
【００３６】
延長距離が小さい延長距離１，２（図５の（Ａ）、（Ｂ））の場合は、予めメモリカー
ド１９０のインターフェイスのセレクト信号を１にして第１のセレクタ３１４でレスポン
ス生成手段である第１のＦＦ３１２の出力であるＣＭＤＲＩＮに切り替えておく。レスポ
ンス生成手段である第１のＦＦ３１２は後述するクロック生成回路３１１で生成されたク
ロックでＣＭＤＩＮＢＵＦ（レスポンス受信手段）の出力であるＣＭＤＩＮをラッチして
、ＣＭＤＲＩＮを出力する。
【００３７】
クロック生成部の例を図６に示す。図５（Ａ），（Ｂ），（Ｃ）の（２）のタイミング
で、ＣＭＤＩＮをラッチするには、図６（Ａ）のようにバッファ３１１ａ〜３１１ｄを複
数個接続して、クロックＣＬＫを遅延させてもよい。ただし、（Ａ）の場合は全体の遅延
量をクロックＣＬＫの周期Ｔよりも小さくする必要がある。
【００３８】
図６（Ｂ）の場合は、クロックの遅延量をクロックＣＬＫの周期Ｔの１／２にする例、
すなわち、クロックＣＬＫを反転する例である。図６（Ａ）のようにバッファ３１１ａ〜
３１１ｄを複数個接続して遅延量を大きくするよりもゲート数を削減できる。（Ａ）、（
Ｂ）の場合も、図５（Ａ），（Ｂ），（Ｃ）の（３）のタイミングで、第１のセレクタ３
１４で選択されたＣＭＤＲＩＮがメモリカードインターフェース１９１の第３のＦＦ１９
２でラッチできるように調整する必要がある。
【００３９】
延長距離が大きい延長距離３（図５（Ｃ））の場合は、予めメモリカード１９０のイン
ターフェイス１９１のセレクト信号を０にして第１のセレクタ３１４でレスポンス受信手
段であるＣＭＤＩＮＢＵＦ３２３の出力であるＣＭＤＩＮに切り替えておく。第１のセレ
クタ３１４の出力はメモリインターフェイス１９１の第３のＦＦ１９２でラッチが可能に
なる。
【００４０】
延長距離３の場合も延長距離１，２の場合同様、図５（Ａ）、（Ｂ）、（Ｃ）の（３）
の矢印のタイミングでメモリカード１９０のレスポンスを受信することができる。
【００４１】
このように図３に示した回路では、メモリカード１９０の延長距離に応じてセレクタを
切り替える方法を説明したが、延長距離に応じて、データ送信手段からコマンドをメモリ
カード（ターゲット）１９０に送信し、メモリカード（ターゲット）１９０からのレスポ
ンスがＣＭＤＩＮＢＵＦ（レスポンス受信手段）３２３に到達するまでの時間ｔｄ（図５
）も変化するので、時間ｔｄに応じてセレクタを切り替えても同様な効果を得られる。
【００４２】
ホスト３００からＤＡＴＡ［３：０］ライン３４０ａを使用してデータをライトする場
合は、以下のようになる。
【００４３】
ホスト３００からコマンド（データ）をメモリカード（ターゲット）１９０に出力して
、メモリカード（ターゲット）１９０からのレスポンスを受信するまでは上記説明と同じ
である。ホスト３００からのＣＬＫはＣＬＫＢＵＦ３２１によりメモリカード１９０に送
信される。ホスト３００からデータはＤＡＴＯＥ＿ＥＮがアクティブのときＤＡＴＯＵＴ
ＢＵＦ３２４から出力される。タイミングは図４のＣＭＤＯＥ＿Ｎと同じである。ホスト
３００から出力されたデータはメモリカード（ターゲット）１９０で識別されて、レスポ
ンスをホスト３００に返す。ホスト３００は、データを出力したらＤＡＴＯＥ＿Ｎをイン
アクティブにして、メモリカード（ターゲット）１９０からのレスポンスのスタートビッ
トを検出するまで待つ。
【００４４】
メモリカード（ターゲット）１９０からのレスポンスは、最初にＤＡＴＩＮＢＵＦ３２
５で受信される。延長距離が小さい延長距離１，２（図５（Ａ）、（Ｂ））の場合は、予
めメモリカード１９０のインターフェイスのセレクト信号を１にして第２のセレクタ３１
５で第２のＦＦ３１３の出力であるＤＡＴＲＩＮに切り替えておく。第２のＦＦ３１３は
クロック生成回路３１１で生成されたクロックでＤＡＴＩＮＢＵＦ３２５の出力であるＤ
ＡＴＩＮをラッチして、ＤＡＴＲＩＮを出力する。第２のセレクタ３１５で選択されたＤ
ＡＴＲＩＮはメモリインターフェイス１９１の第４のＦＦ１９３でラッチ可能になる。
【００４５】
延長距離が大きい延長距離３（図５（Ｃ））の場合は、予めメモリカード１９０のイン
ターフェイス１９１のセレクト信号を０にして第２のセレクタ３１５でレスポンス受信手
段であるＤＡＴＩＮＢＵＦ３２５の出力であるＤＡＴＩＮに切り替えておく。第２のセレ
クタ３１５の出力はメモリインターフェイス１９１の第４のＦＦ１９３でラッチが可能に
なる。したがって、延長距離３の場合も延長距離１，２の場合同様、図５（Ａ）、（Ｂ）
、（Ｃ）の（３）の矢印のタイミングでメモリカード１９０のデータのレスポンスを受信
することができる。
【００４６】
ホスト３００からＤＡＴＡ［３：０］ライン３４０ａを使用してデータをリードする場
合、以下のようになる。
【００４７】
ホスト３００からコマンド（データ）をメモリカード（ターゲット）１９０に出力して
、メモリカード（ターゲット）１９０からのレスポンスを受信するまでは上記説明と同じ
である。コマンド（データ）のレスポンス受信後、ＤＡＴＯＥ＿Ｎはインアクティブにし
たままにしておき、メモリカード１９０からのリードデータのスタートビットを検出する
まで待つ。
【００４８】
延長距離が小さい延長距離１，２（図５（Ａ）、（Ｂ））の場合は、予めメモリカード
１９０のインターフェイス１９１のセレクト信号を１にして第２のセレクタ３１５で第２
のＦＦ３１３の出力であるＤＡＴＲＩＮに切り替えておく。第２のＦＦ３１３はクロック
生成回路３１１で生成されたクロックでＤＡＴＩＮＢＵＦ３２５の出力であるＤＡＴＩＮ
をラッチして、ＤＡＴＲＩＮを出力する。第２のセレクタ３１５で選択されたＤＡＴＲＩ
Ｎはメモリインターフェイス１９１の第４のＦＦ１９３でラッチ可能になる。
【００４９】
延長距離が大きい延長距離３（図５（Ｃ））の場合は、予めメモリカード１９０のイン
ターフェイス１９１のセレクト信号を０にして第２のセレクタ３１５でＤＡＴＩＮＢＵＦ
（レスポンス受信手段）３２５の出力であるＤＡＴＩＮに切り替えておく。これにより第
２のセレクタ３１５の出力はメモリインターフェイス１９１の第４のＦＦ１９３でラッチ
が可能になる。従って、延長距離１，２，３の場合もメモリカード１９０のリードデータ
も受信可能になる。
【００５０】
このデータ転送装置は、例えばＭＦＰ（Multi Function Peripheral)とも称されるデジ
タル複合機のデータ転送に使用される。
【００５１】
以下、本実施形態に係るＭＦＰの概略について説明する。
【００５２】
本実施形態に係るＭＦＰは電子写真方式で画像形成を行うエンジン部１０２を備えてい
る。このＭＦＰでは、自動原稿送り装置（以後ＡＤＦ）にある原稿台に原稿の画像面を上
にして置かれた原稿束は、操作部１６０上のスタートキーが押下されると、一番下の原稿
から給送ローラ、給送ベルトによってスキャナ１０１のコンタクトガラス上の所定の位置
に給送される。スキャナ１０１の読み取りユニットによってコンタクトガラス上の原稿の
画像データを読み取り後、読み取りが終了した原稿は、給送ベルト及び排送ローラによっ
て排出される。
【００５３】
給紙装置１０３の第１トレイ、第２トレイ、第３トレイからなる給紙段に積載された転
写紙は、各々のトレイに設けられた給紙ユニットによって給紙され、エンジン部１０２の
感光体に当接する位置まで搬送される。読み取りユニットによって読み込まれた画像デー
タは、書き込みユニットからのレーザによって感光体に書き込まれ、現像ユニットを通過
することによってトナー像が形成される。そして、転写紙は感光体の回転と等速で搬送ベ
ルトによって搬送されながら、感光体上のトナー像が転写される。その後、定着ユニット
にて画像を定着させ、排紙ユニットによって排紙トレイ上に排出される。エンジン部１０
２、ＡＤＦ１０１、給紙装置１０３は公知の構成のものなので、詳細についての説明は省
略する。
【００５４】
なお、前述の実施形態における処理は図示しないＲＯＭに格納されたプログラム、ある
いはＨＤＤなどの記憶装置に格納されたプログラムにしたがってＣＰＵ１０１が実行する
が、プログラムは例えばＣＤ−ＲＯＭなどの公知の記憶媒体あるいはサーバからダウンロ
ードすることができる。
【００５５】
＜第２実施形態＞
図７は第２の実施形態に係るＡＳＩＣ２００構成におけるメモリカードＩ／Ｆ１９１周
辺の回路の詳細を示すブロック図である。メモリカードインターフェース１９１、延長回
路３１０とクロック、コマンド、データ用のＩＯバッファ３２０，３５０，３６０からな
る。メモリカード（ターゲット）１９０はケーブルで延長した状態である。本実施形態は
図３に示した第１の実施形態に対してクロック、コマンド、データ用のＩＯバッファ（延
長用のバッファ）３２０，３５０，３６０をクロック、コマンド、データラインに挿入し
た例である。
【００５６】
なお、以下の説明において、バッファＢＵＦや信号については、参照符号を付与せずに、
図示した略号をそのまま使用する。
【００５７】
ホスト３００からのＣＬＫはＣＬＫＢＵＦ、ＣＬＫＢＵＦ１、ＣＬＫＢＵＦ２によりメ
モリカード１９０に送信される。ホスト３００からコマンド（データ）はＣＭＤＯＥ＿Ｎ
がアクティブのときＣＭＤＯＵＴＢＵＦから出力される。さらに、ＣＭＤＯＥＢＵＦ、Ｃ
ＭＤＯＥＢＵＦ１、ＣＭＤＯＥＢＵＦ２を介してＣＭＤＯＥＮがアクティブになり、ＣＭ
ＤＯＵＴＢＵＦ２からメモリカード（ターゲット）１９０に出力される。タイミングは第
１の実施形態における図４と同じである。
【００５８】
ホスト３００から出力されたコマンド（データ）はメモリカード（ターゲット）１９０
で識別されて、レスポンスをホスト３００に返す。ホスト３００は、コマンドを出力した
らＣＭＤＯＥ＿Ｎをインアクティブにして、メモリカード（ターゲット）１９０からのレ
スポンスのスタートビットを検出するまで待つ。ＣＭＤＯＥ＿Ｎがインアクティブになる
と、ＣＭＤＯＥＢＵＦ、ＣＭＤＯＥＢＵＦ１、ＣＭＤＯＥＢＵＦ２を介してＣＭＤＯＥ＿
Ｎがインアクティブになり、ＣＭＤＯＵＴＢＵＦ２の出力はＨｉＺ（ハイインピーダンス
）になる。
【００５９】
メモリカード（ターゲット）１９０からのレスポンスは、ＣＭＤＩＮＢＵＦ２、ＣＭＤ
ＩＮＢＵＦ１を介してＣＭＤＩＮＢＵＦ（レスポンス受信手段）３２３で受信される。
【００６０】
延長距離の大小による遅延も前記図５における延長１−３のタイミングチャートに示し
たタイミングと同等であり、セレクト信号制御も前述の第１の実施形態と同様である。ま
た、クロック生成回路３１１も第１の実施形態と同様である。なお、符号１９５はメモリ
カード１９０とバッファ３６０を搭載した延長先のボード（延長ボード）を示す。
【００６１】
≪ホストからＤＡＴＡ［３：０］ラインを使用してデータをライト≫
次に、ホスト３００からＤＡＴＡ［３：０］ラインを使用してデータをライトする場合
について説明する。
【００６２】
ホスト３００からコマンド（データ）をメモリカード（ターゲット）１９０に出力して
、メモリカード（ターゲット）１９０からのレスポンスを受信するまでは上記説明と同じ
である。
【００６３】
ホスト３００からのＣＬＫはＣＬＫＢＵＦによりメモリカード１９０に送信される。ホ
スト３００からデータはＤＡＴＯＥ＿ＮがアクティブのときＤＡＴＯＵＴＢＵＦから出力
される。さらに、ＣＭＤＯＥＢＵＦ，ＤＡＴＯＥＢＵＦ１、ＤＡＴＯＥＢＵＦ２を介して
ＤＡＴＯＥＮがアクティブになり、ＤＡＴＯＵＴＢＵＦ２からメモリカード（ターゲット
）１９０に出力される。タイミングは図２のＣＭＤＯＥ＿Ｎと同じである。
【００６４】
ホストから出力されたデータはメモリカード（ターゲット）１９０で識別されて、レス
ポンスをホスト３００に返す。ホスト３００は、データを出力したらＤＡＴＯＥ＿Ｎをイ
ンアクティブにして、メモリカード（ターゲット）からのレスポンスのスタートビットを
検出するまで待つ。さらに、ＤＡＴＯＥＢＵＦ、ＤＡＴＯＥＢＵＦ１、ＤＡＴＯＥＢＵＦ
２を介してＤＡＴＯＥＮがインアクティブになり、ＤＡＴＯＵＴＢＵＦ２の出力がＨｉＺ
（ハイインピーダンス）になるメモリカード（ターゲット）１９０からのレスポンスは、
ＤＡＴＩＮＢＵＦ２、ＤＡＴＩＮＢＵＦ１を介してＤＡＴＩＮＢＵＦで受信される。
【００６５】
延長距離１，２，３の場合も前記図５におけるデータ転送装置の延長１−３と同様であ
り、セレクト信号制御も前述の第１の実施形態と同様である。また、クロック生成回路３
１１も第１の実施形態と同様である。
【００６６】
≪ホストからＤＡＴＡ［３：０］ラインを使用してデータをリード≫
次に、ホスト３００からＤＡＴＡ［３：０］ラインを使用してデータをリードする場合
について説明する。
【００６７】
ホス３００トからコマンド（データ）をメモリカード（ターゲット）１９０に出力して
、メモリカード（ターゲット）１９０からのレスポンスを受信するまでは上記説明と同じ
である。コマンド（データ）のレスポンス受信後、ＤＡＴＯＥ＿Ｎはインアクティブにし
たままにしておき、メモリカード１９０からのリードデータのスタートビットを検出する
まで待つ。さらに、ＤＡＴＯＥＢＵＦ、ＤＡＴＯＥＢＵＦ１、ＤＡＴＯＥＢＵＦ２介して
ＤＡＴＯＥＮがインアクティブになり、ＤＡＴＯＵＴＢＵＦ２の出力がＨｉＺ（ハイイン
ピーダンス）になるメモリカード（ターゲット）１９０からのレスポンスは、ＤＡＴＩＮ
ＢＵＦ２、ＤＡＴＩＮＢＵＦ１を介してＤＡＴＩＮＢＵＦで受信される。
【００６８】
延長距離の大小による遅延も前記図５における延長１−３のタイミングチャートに示し
たタイミングと同等であり、セレクト信号制御も前述の第１の実施形態と同様である。ま
た、クロック生成回路３１１も第１の実施形態と同様である。
【００６９】
本実施形態に係るデータ転送装置は、図３の例に加えて延長用のバッファ３２０，３５
０，３６０がクロック、コマンド、データラインに挿入されているので、図３のデータ転
送装置によりも延長距離を長くすることができる。
【００７０】
図８は図１におけるメモリカード１９０がＭＦＰ１００の背後側に設けられたコントロ
ールボックス１１０ａに搭載された従来からのメモリカードの使用状態を示す図である。
【００７１】
メモリカード１９０（ここではＳＤカード）は、コントロールボックス１１０ａに搭載さ
れたコントローラボード１００に接続された状態でコントロールボックス１１０ａに搭載
されている。例えばＳＤカードなどのメモリカード１９０は、ホストからのコマンドに対して、メモリカードからのレスポンス信号が規定クロック内に送信されることになっており、この規格に沿ってＭＦＰ１００でメモリカード１９０を使用するようにすると、カードスロットはコントロールボックス１００ａに設けないと、前記規格に対応することはできない。これはＳＤカード１９０以外のカードにおいても同様で、正常に機能するための延長距離は非常に小さいからである。ちなみに前述の図３に示した第１の実施形態の場合においてもメモリカードＩ／Ｆ１９１の出力端とホスト３００のケーブル３４０との接続点までの距離は５０ｃｍ程度ある場合もあり、ＳＤカードを含むメモリカードでは、ＣＰＵ１２０がメモリカード１９０からのレスポンスを主装置が受信できない虞も多い。そこで、カードスロットをコンローラボード１１０上に設けるのが一般的である。
【００７２】
しかし、ＭＦＰ１００は前面に操作部やジャム処理のために操作するスペースを設け、
あるいは現像剤の交換を行うためのスペースを設ける必要があることから、コントローラ
ボード１１０はＭＦＰ１００の背面側に設けられることが多い。そして、現実にはこの位
置にしかカードスロットあるいはカードコネクタを設けることができないので、操作上不
便であり、メモリカード１９０自体が普及した現在においても、ＭＦＰ１００におけるメ
モリカード１９０の使用はあまり進んでいない。
【００７３】
これに対し、本実施形態では、ケーブル３４０により延長距離を延ばしてもレスポンス
の受信は確実に行えるので、図９に示すようにコントロールボックス１００ａからケーブ
ル３４０を延ばしてＭＦＰ１００の前面の操作部１００ｂにカードスロットあるいはメモ
リコネクタ１００ｃを設けることができる。その際、距離に応じてセレクト信号を切り換
えるので、カードスロットあるいはメモリコネクタ１００ｄの設置個所が限定されること
がなくなり、ＭＦＰ１００におけるメモリカード１９０の使用性が向上する。例えばこの
図９のようにケーブル３４０を延ばした場合、ケーブル３４０は１ｍないし２ｍの長さと
なる。
【００７４】
その他、特に説明しない各部は前述の第１の実施形態と同等に構成され、同等に機能す
る。
【００７５】
＜第３の実施形態＞
図１０は第３の実施形態に係るＡＳＩＣ２００構成におけるメモリカードＩ／Ｆ１９１
周辺の回路の詳細を示すブロック図である。メモリカードインターフェース１９１、延長
回路３１０とクロック、コマンド、データ用のＩＯバッファ３２０，３５０，３６０から
なり、ＩＯバッファ３５０，３６０と延長用のケーブル３４０で延長用バッファ３７０を
構成している。メモリカード（ターゲット）１９０はケーブル３４０で延長した状態であ
る。この実施形態は、図７のＡＳＩＣ２００構成に対して双方向バッファと双方向バッフ
ァ制御を組み合わせたものである。
【００７６】
双方向バッファＣＭＤＢＵＦ１，ＣＭＤＢＵＦ２，ＤＡＴＢＵＦ１，ＤＡＴＢＵＦ２は
、ＤＩＲがＨｉｇｈのときはＡ→Ｂ、Ｌｏｗの時にＡ←Ｂの方向にデータを出力する。ま
た、ＯＥ＿ＮがＨｉｇｈのとき、双方向バッファの入出力はＨｉＺ（ハイインピーダンス
）になる。ＯＥ＿ＮがＬｏｗのときは、ＤＩＲに設定した方向にデータが出力される。
【００７７】
ホスト３００からのＣＬＫはＣＬＫＢＵＦ，ＣＬＫＢＵＦ１，ＣＬＫＢＵＦ２によりメ
モリカード１９０に送信される。ホスト３００からコマンド（データ）はＣＭＤＯＥ＿Ｎ
がアクティブのときＣＭＤＯＵＴＢＵＦから出力される。さらに、双方向バッファである
ＣＭＤＢＵＦ１，ＣＭＤＢＵＦ２を介してメモリカード（ターゲット）１９０に出力され
る。双方向バッファＣＭＤＢＵＦ１，ＣＭＤＢＵＦ２のバッファ方向と出力信号の制御は
双方向バッファ制御手段（１）３６１で行う。
【００７８】
ＣＭＤＤＩＲＢＵＦはＣＭＤ＿ＤＩＲを入力として、ＣＭＤＤＩＲを出力する。ＣＭＤ
ＤＩＲＢＵＦ１はＣＭＤＤＩＲを入力としてＣＭＤＤＩＲ１を出力し，ＣＭＤＤＩＲＢＵ
Ｆ２はＣＭＤＤＩＲ１を入力としてＣＭＤＤＩＲ２を出力する。また、ＣＭＤＯＥＢＵＦ
はＣＭＤＯＥ＿Ｎを入力として、ＣＭＤＯＥ１Ｎを出力する。ＣＭＤＯＥＢＵＦ１はＣ
ＭＤＯＥ１Ｎを入力としてＣＭＤＯＥ１＿Ｎを出力し，ＣＭＤＯＥＢＵＦ２はＣＭＤＯＥ
１＿Ｎを入力としてＣＭＤＯＥ２＿Ｎを出力する。
【００７９】
図１１は図１０の双方向バッファ制御手段（１）３６１の制御タイミングを示すタイミ
ングチャートである。
【００８０】
ＣＬＫはホスト（メモリカードＩ／Ｆ）３００からの信号である。ＣＭＤ＿ＤＩＲとＣ
ＭＤＯＥ＿Ｎは双方向バッファ制御手段（１）３６１から出力信号である。区間Ａのとき
、双方向バッファＣＭＤＢＵＦ１，ＣＭＤＢＵＦ２は入力（メモリカードからのデータを
入力する）モードである（ＣＭＤ＿ＤＩＲがＬｏｗ，  ＣＭＤＯＥ＿ＮがＬｏｗ）。区間
Ｂでは、双方向バッファＣＭＤＢＵＦ１，ＣＭＤＢＵＦ２はＨｉＺ（ハイインピーダンス
）状態である（ＣＭＤＯＥ１＿ＮがＨｉｇｈ）。（１）のＣＬＫの立下りで双方向バッフ
ァＣＭＤＢＵＦ１，ＣＭＤＢＵＦ２のバッファの方向を入力→出力に変更している（ＣＭ
Ｄ＿ＤＩＲがＨｉｇｈ）。区間Ｃで、バッファの出力をイネーブルにして（ＣＭＤＯＥ１
＿ＮをＬｏｗ）にして双方向バッファＣＭＤＢＵＦ１，ＣＭＤＢＵＦ２を出力モードにす
る。双方向バッファＣＭＤＢＵＦ１，ＣＭＤＢＵＦ２が出力モードのときに、（２）のタ
イミングでＣＭＤＯＥ＿Ｎをアクティブ（Ｌｏｗ）にしてホスト３００からのＣＭＤ＿Ｏ
ＵＴをターゲットであるメモリカードに転送する。ホスト３００は、コマンドを出力した
ら（３）のタイミングでＣＭＤＯＥ＿Ｎをインアクティブにして、メモリカード（ターゲ
ット）１９０からのレスポンスのスタートビットを検出する準備をする。ホスト３００か
ら出力されたコマンド（データ）はメモリカード（ターゲット）１９０で識別されて、レ
スポンスをホストに返す。区間Ｄでは、再びＣＭＤＯＥ１＿ＮをＨｉｇｈにして、双方向
バッファＣＭＤＢＵＦ１，ＣＭＤＢＵＦ２をＨｉＺ（ハイインピーダンス）にする。そし
て、（４）のタイミングでＣＭＤ＿ＤＩＲをインアクティブ（Ｌｏｗ）にして、双方向バ
ッファＣＭＤＢＵＦ１，ＣＭＤＢＵＦ２が入力モードになる準備をする。区間Ｅで、ＣＭ
ＤＯＥ１＿ＮをＬｏｗにして、双方向バッファＣＭＤＢＵＦ１，ＣＭＤＢＵＦ２が入力モ
ードになり、メモリカード（ターゲット）からのレスポンスをホストに渡すことができる
。メモリカード（ターゲット）からのレスポンスは、ＣＭＤＢＵＦ２，１を介してＣＭＤ
ＩＮＢＵＦ（レスポンス受信手段）で受信され、ホストはメモリカード（ターゲット）か
らのスタートビットを検出し、レスポンスを受信できる。
【００８１】
延長距離の大小による遅延も前記図５における延長１−３のタイミングチャートに示し
たタイミングと同等であり、セレクト信号制御も前述の第１の実施形態と同様である。ま
た、クロック生成回路３１１も第１の実施形態と同様である。
【００８２】
≪ホストからＤＡＴＡ［３：０］ラインを使用してデータをライト≫
ホスト３００からＤＡＴＡ［３：０］ラインを使用してデータをライトする場合につい
て説明する。
【００８３】
ホスト３００からコマンド（データ）をメモリカード（ターゲット）１９０に出力して
メモリカード（ターゲット）１９０からのレスポンスを受信するまでは上記説明と同じで
ある。
【００８４】
ホスト３００からのＣＬＫはＣＬＫＢＵＦ，ＣＬＫＢＵＦ１，ＣＬＫＢＵＦ２によりメ
モリカード１９０に送信される。ホスト３００からデータはＤＡＴＯＥ＿Ｎがアクティブ
のときＤＡＴＯＵＴＢＵＦから出力される。さらに、双方向バッファであるＤＡＴＢＵＦ
１，ＤＡＴＢＵＦ２を介してメモリカード（ターゲット）１９０に出力される。双方向バ
ッファＤＡＴＢＵＦ１，ＤＡＴＢＵＦ２のバッファ方向と出力信号の制御は双方向バッフ
ァ制御手段（２）３６２で行う。
【００８５】
ＤＡＴＤＩＲＢＵＦはＤＡＴ＿ＤＩＲを入力として、ＤＡＴＤＩＲを出力する。ＤＡＴ
ＤＩＲＢＵＦ１はＤＡＴＤＩＲを入力としてＤＡＴＤＩＲ１を出力し、ＤＡＴＤＩＲＢＵ
Ｆ２はＤＡＴＤＩＲ１を入力としてＤＡＴＤＩＲ２を出力する。また、ＤＡＴＯＥＢＵＦ
はＤＡＴＯＥ＿Ｎを入力として、ＤＡＴＯＥ１Ｎを出力する。ＤＡＴＯＥＢＵＦ１はＤ
ＡＴＯＥ１Ｎを入力としてＤＡＴＯＥ１＿Ｎを出力し，ＤＡＴＯＥＢＵＦ２はＤＡＴＯＥ
１＿Ｎを入力としてＤＡＴＯＥ２＿Ｎを出力する。
【００８６】
図１２は図１０双方向バッファ制御手段（２）３６２のタイミングを示すタイミングチ
ャートである。同図において、ＣＬＫはホスト（メモリカードＩ／Ｆ）３００からの信号
である。ＤＡＴ＿ＤＩＲとＤＡＴＯＥ＿Ｎは双方向バッファ制御手段２から出力信号であ
る。区間Ａのとき、双方向バッファＤＡＴＢＵＦ１、ＤＡＴＢＵＦ２は入力（メモリカー
ド１９０からのデータを入力する）モードである（ＤＡＴ＿ＤＩＲがＬｏｗ，  ＤＡＴＯ
Ｅ＿ＮがＬｏｗ）。区間Ｂでは、双方向バッファＤＡＴＢＵＦ１、ＤＡＴＢＵＦ２はＨｉ
Ｚ（ハイインピーダンス）状態である（ＤＡＴＯＥ１＿ＮがＨｉｇｈ）。（１）のＣＬＫ
の立下りで双方向バッファＤＡＴＢＵＦ１、ＤＡＴＢＵＦ２のバッファの方向を入力→出
力に変更している（ＤＡＴ＿ＤＩＲがＨｉｇｈ）。区間Ｃで、バッファの出力をイネーブ
ルにして（ＤＡＴＯＥ１＿ＮをＬｏｗ）にして双方向バッファＤＡＴＢＵＦ１、ＤＡＴＢ
ＵＦ２を出力モードにする。双方向バッファＤＡＴＢＵＦ１、ＤＡＴＢＵＦ２が出力モー
ドのときに、（２）のタイミングでＤＡＴＯＥ＿Ｎをアクティブ（Ｌｏｗ）にしてホスト
３００からのＤＡＴ＿ＯＵＴをターゲットであるメモリカード１９０に転送する。ホスト
は、データを出力したら（３）のタイミングでＤＡＴＯＥ＿Ｎをインアクティブにして、
メモリカード（ターゲット）１９０からのレスポンスのスタートビットを検出する準備を
する。
【００８７】
ホスト３００から出力されたデータはメモリカード（ターゲット）１９０で識別されて
、レスポンスをホスト３００に返す。区間Ｄでは、再びＤＡＴＯＥ１＿ＮをＨｉｇｈにし
て、双方向バッファＤＡＴＢＵＦ１，ＤＡＴＢＵＦ２をＨｉＺ（ハイインピーダンス）に
する。そして、（４）のタイミングでＤＡＴ＿ＤＩＲがインアクティブ（Ｌｏｗ）にして
、双方向バッファＤＡＴＢＵＦ１，ＤＡＴＢＵＦ２が入力モードになる準備をする。区間
Ｅで、ＤＡＴＯＥ１＿ＮをＬｏｗにして双方向バッファＤＡＴＢＵＦ１，ＤＡＴＢＵＦ２
が入力モードになり、メモリカード（ターゲット）１９０からのレスポンスをホスト３０
０に渡すことができる。メモリカード（ターゲット）１９０からのレスポンスは、ＤＡＴ
ＢＵＦ２，１を介してＤＡＴＩＮＢＵＦ（レスポンス受信手段）で受信され、ホスト３０
０はメモリカード（ターゲット）１９０からのスタートビットを検出し、レスポンスを受
信できる。
【００８８】
延長距離の大小による遅延も前記図５における延長１−３のタイミングチャートに示し
たタイミングと同等であり、セレクト信号制御も前述の第１の実施形態と同様である。ま
た、クロック生成回路３１１も第１の実施形態と同様である。
【００８９】
≪ホストからＤＡＴＡ［３：０］ラインを使用してデータをリード≫
次に、ホスト３００からＤＡＴＡ［３：０］ラインを使用してデータをリードする場合
について説明する。
【００９０】
ホスト３００からコマンド（データ）をメモリカード（ターゲット）１９０に出力して
、メモリカード（ターゲット）１９０からのレスポンスを受信するまでは上記説明と同じ
である。コマンド（データ）のレスポンス受信後、ＤＡＴＯＥ＿Ｎはインアクティブ（Ｈ
ｉｇｈ）にして、ＤＡＴＯＵＴＢＵＦの出力をＨｉＺ（ハイインピーダンス）にする。双
方向バッファ制御手段（２）３６２では、ＤＡＴ＿ＤＩＲをＬＯＷ、ＤＡＴＯＥ１＿Ｎを
アクティブ（Ｌｏｗ）にして双方向バッファＤＡＴＢＵＦ１，ＤＡＴＢＵＦ２を入力モー
ドにしておき（図１２の区間ＡまたはＥ）、メモリカード１９０からのリードデータのス
タートビットを検出して、ＤＡＴＩＮＢＵＦ２，１を介してＤＡＴＩＮＢＵＦでリードデ
ータを受信する。
【００９１】
延長距離１，２，３の場合も前記図５におけるデータ転送装置の延長１−３と同様であ
り、セレクト信号制御も前述の第１の実施形態と同様である。また、クロック生成回路３
１１も第１の実施形態と同様である。
【００９２】
本実施形態は、図７に示した第２の実施形態と比較すると、ＡＳＩＣの端子数、バッフ
ァの数を減らすことができ、低コスト化が可能である。
【００９３】
＜第４の実施形態＞
前記第１ないし第３の実施形態では、メモリカードインターフェース１９１のセレクト
信号によって第１および第２のセレクタ３１４，３１５の選択設定を行っていた。この設
定をコントローラボード１１０上のスイッチＳＷによって行うようにすることもできる。
【００９４】
この例が第４の実施形態である。
【００９５】
これらの例を図１３、図１４及び図１５に示す。図１３は第１の実施形態における図３
、図１４は第２の実施形態における図７、図１５は第３の実施形態における図１０のメモ
リカードＩ／Ｆ１９１から出力されるセレクト信号の設定をそれぞれスイッチＳＷによっ
て行うようにした例である。これらの実施形態ではスイッチＳＷによって設定するセレク
タ３１４，３１５の設定以外の構成及び動作は前記第１、第２及び第３の実施形態とそれ
ぞれ同等に構成され、同等に動作する。
【図面の簡単な説明】
【００９６】
【図１】本発明の第１の実施形態に係るデジタル複合機（ＭＦＰ)の全体的な構成を示す図である。
【図２】図１のＭＦＰのコントローラボードに搭載されたデータ転送装置のＡＳＩＣの内部構成を示すブロック図である。
【図３】ＡＳＩＣにおけるメモリカードＩ／Ｆ周辺の回路の詳細を示すブロック図である。
【図４】ホストから出力されるコマンドとレスポンスとの関係を示すタイミングチャートである。
【図５】本実施形態におけるホスト側とターゲット（カード）側のコマンドとレスポンスとの関係を示すタイミングチャートである。
【図６】図３におけるクロック生成部の概略構成を示す図である。
【図７】本発明の第２の実施形態に係るＡＳＩＣ構成におけるメモリカードＩ／Ｆ周辺の回路の詳細を示すブロック図である。
【図８】図１におけるメモリカードがＭＦＰの背後側に設けられたコントロールボックスに搭載された従来からのメモリカードの使用状態を示す図である。
【図９】本発明の実施形態において操作部にメモリカードの設置位置を設定したときの状態を示す図である。
【図１０】本発明の第３の実施形態に係るＡＳＩＣ構成におけるメモリカードＩ／Ｆ周辺の回路の詳細を示すブロック図である。
【図１１】図１０の双方向バッファ制御手段（１）の制御タイミングを示すタイミングチャートである。
【図１２】図１０の双方向バッファ制御手段（２）の制御タイミングを示すタイミングチャートである。
【図１３】図３に示した第１の実施形態の変形例を示すブロック図である。
【図１４】図７に示した第２の実施形態の変形例を示すブロック図である。
【図１５】図１０に示した第３の実施形態の変形例を示すブロック図である。
【符号の説明】
【００９７】
１００  デジタル複写機
１０１  スキャナ
１１０  コントローラボード
１２０  ＣＰＵ
１３０  ＳＤＲＡＭ
１４０  フラッシュＲＡＭ
１５０  ＨＤＤ
１６０  操作部
１７４  ＰＨＹ
１８０  ＰＣＩバス
１９０  メモリ（ＳＤ）カード
１９１  メモリカードＩ／Ｆ
１９２  延長Ｉ／Ｆ
１９２，１９３  ＦＦ
１９５  延長ボード
２００  ＡＳＩＣ
３００  ホスト
３１０  延長回路
３１１  クロック生成回路
３１２，３１３  ＦＦ
３１４  第１のセレクタ
３１５  第２のセレクタ
３２０，３５０，３６０  ＩＯバッファ（延長バッファ）
３２１  ＣＬＫＢＵＦ
３２２  ＣＭＤＯＵＴＢＵＦ
２２３  ＣＭＤＩＮＢＵＦ
３２４  ＤＡＴＯＵＴＢＵＦ
３２５  ＤＡＴＩＮＢＵＦ
３４０  ケーブル
３６１  双方向制御手段（１）
３６２  双方向制御手段（２）
３７０  延長用バッファ
【図１】
2005301963.tif 000003
【図２】
2005301963.tif 000004
【図３】
2005301963.tif 000005
【図４】
2005301963.tif 000006
【図５】
2005301963.tif 000007
【図６】
2005301963.tif 000008
【図７】
2005301963.tif 000009
【図８】
2005301963.tif 000010
【図９】
2005301963.tif 000011
【図１０】
2005301963.tif 000012
【図１１】
2005301963.tif 000013
【図１２】
2005301963.tif 000014
【図１３】
2005301963.tif 000015
【図１４】
2005301963.tif 000016
【図１５】
2005301963.tif 000017