(57)【要約】  【課題】  プリント基板上に実装されるハードウェア各部間を接続する配線の配線長を短縮するとともに、プリント基板上の実装面積を縮小し、夫々のハードウェアを接続する配線におけるノイズの発生を低減することが可能な画像処理装置を提供する。  【解決手段】  外部バス６を介してＣＰＵ２と接続され、外部バス７を介して画像メモリ３と接続される画像処理ＬＳＩ１が、外部バス６に接続される入出力部１１と、外部バス７に接続される入出力部１２と、入出力部１１，１２を接続する内部バス１３とを備えており、入出力部１１から入力された制御信号及びデータ信号を内部バス１３を介して入出力部１２へ転送し、入出力部１２から入力された制御信号及びデータ信号を内部バス１３を介して入出力部１１へ転送する。【選択図】      図２
2005065011.tif 000002
【特許請求の範囲】
【請求項１】
バスを介して中央処理装置と接続される第１の入出力部と、該第１の入出力部から入力された画像データに画像処理を行なう画像処理部とを備える画像処理装置において、
画像処理を行なった画像データを外部へ送出する第２の入出力部と、
前記第１の入出力部及び第２の入出力部を接続する内部バスと
を備えることを特徴とする画像処理装置。
【請求項２】
前記内部バスは、前記第１の入出力部又は第２の入出力部から入力されたデータを、第２の入出力部又は第１の入出力部へ送出するように構成してあることを特徴とする請求項１に記載の画像処理装置。
【請求項３】
前記第１の入出力部及び第２の入出力部の夫々が、電気的に接続された多数の半田ボールを有するボールグリッドアレイ型の半導体パッケージにて封止されていることを特徴とする請求項１又は２に記載の画像処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バスを介して中央処理装置と接続され、前記バスを介して取得した画像データに画像処理を行なう画像処理装置に関するものである。
【背景技術】
【０００２】
ファクシミリ装置、コピー機、プリンタ及びこれらを複合した複合機等の装置は、装置全体としての動作を制御する中央処理装置、外部から画像データを取得する入力部、取得した画像データに各種の画像処理を行なう画像処理部、画像データを一時的に記憶しておくメモリ、画像処理を行なった画像データを外部へ出力する出力部等を要部構成として備えている。
【０００３】
このような中央処理装置、入力部、画像処理部、メモリ及び出力部は夫々、所定の動作を行なうＬＳＩ（Large Scale Integrated circuit）を搭載した複数のプリント基板により実現されており、夫々のプリント基板に搭載されたＬＳＩを、相互に信号線で電気的に接続することにより、中央処理装置からの制御信号に従って、装置全体としての機能を実現している。尚、中央処理装置、画像処理部及びメモリを搭載したメイン基板と、複数の周辺回路基板、具体的には、スキャナ基板、プリンタ基板、通信制御基板及び操作パネル等とを備えた装置としては、特許文献１に示すものがある。
【特許文献１】特開平１１−３０８３８７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
近年では、上述したような各装置の小型化に伴い、各装置を構成するプリント基板本体の小型化も図られており、上述した中央処理装置、入力部、画像処理部、メモリ及び出力部等を実現する各ＬＳＩを所定のプリント基板に効率よく実装する必要がある。
【０００５】
図３はメイン基板に搭載されるハードウェア各部の従来の実装例を示す模式図であり、図中５０はメイン基板を示している。このメイン基板５０には、装置全体の動作を制御する中央処理装置としてのＣＰＵ（Central Processing Unit ）５２と、装置全体としての動作に必要な種々の制御プログラム等を記憶するＲＯＭ５４と、ＣＰＵ５２による各種の制御プログラムの実行時に発生するデータを一時的に記憶するＲＡＭ５５と、外部基板５７により構成される入力部から入力された画像データに画像処理を行なう画像処理ＬＳＩ５１と、画像処理ＬＳＩ５１が画像処理を行なった画像データ等を記憶する画像メモリ５３とを、メイン基板５０の大きさ及び形状等に応じて、図に示すように適宜の位置に搭載してある。画像処理ＬＳＩ５１は、ＣＰＵ５２、画像メモリ５３、ＲＯＭ５４、ＲＡＭ５５及び外部基板５７に接続してある外部バス５６と接続される入出力部５１ｂと、この入出力部５１ｂから入力された画像データを符号化又は復号するＣＯＤＥＣ５１ａとを備えており、内部バス５１ｃを介して接続している。
【０００６】
ここで、画像処理ＬＳＩ５１は、入出力部５１ｂを構成する複数の入出力ポートの夫々を、半導体パッケージに設けられた外部ピンに接続して合成樹脂等で封止することにより構成されており、従来、このような画像処理ＬＳＩ５１を、２００ピン程度の少ない外部ピンを有するＱＦＰ（Quad Flat-leaded Package）にて封止されたＬＳＩにて実現しているため、入出力部５１ｂの入出力ポートと接続できる外部ピンのピン数に制限があった。
【０００７】
従って、画像処理ＬＳＩ５１は、入出力部５１ｂを介して、全ての他のハードウェアと接続されており、画像メモリ５３に接続される外部バス５６は、図３に示すように、画像処理ＬＳＩ５１の外側を、画像処理ＬＳＩ５１に沿って引き回さなければならず、このように引き回された外部バス５６の配線距離が長くなるとともに、メイン基板５０全体における実装面積が拡大するという問題がある。また、上述のように引き回された外部バス５６の配線距離が長くなることにより、ＬＳＩ間、ここでは、画像処理ＬＳＩ５１と画像メモリ５３との間で送受信される信号において発生する、ＥＭＩ（electromagnetic interference）等のノイズが増大するため、ノイズを低減するための対策が必要であるという問題があった。
【０００８】
本発明はかかる事情に鑑みてなされたものであり、プリント基板上に搭載されるハードウェア各部を連絡する配線の配線長を短縮することにより、プリント基板における実装面積を縮小し、また、夫々のハードウェアを接続する配線におけるノイズの発生を低減することが可能な画像処理装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明に係る画像処理装置は、バスを介して中央処理装置と接続される第１の入出力部と、該第１の入出力部から入力された画像データに画像処理を行なう画像処理部とを備える画像処理装置において、画像処理を行なった画像データを外部へ送出する第２の入出力部と、前記第１の入出力部及び第２の入出力部を接続する内部バスとを備えることを特徴とする。
【００１０】
本発明による場合は、バスを介して中央処理装置と接続される第１の入出力部から入力された画像データに画像処理を行なう画像処理装置が、画像データを外部へ送出する第２の入出力部を備えることにより、第１の入出力部と第２の入出力部とを、夫々を介して制御信号を送受信する頻度が多い、外部の装置の近傍に設けた場合に、第１の入出力部及び第２の入出力部と、外部の装置とを接続する配線の距離を短縮することができる。
【００１１】
本発明に係る画像処理装置は、前記内部バスが、前記第１の入出力部又は第２の入出力部から入力されたデータを、第２の入出力部又は第１の入出力部へ送出するように構成してあることを特徴とする。
【００１２】
本発明による場合は、第１の入出力部と第２の入出力部とを接続する内部バスが、第１の入出力部から入力された画像データを第２の入出力部へ送出し、第２の入出力部から入力された画像データを第１の入出力部へ送出することにより、外部の装置から外部の他の装置へ送信したい信号を、当該画像処理装置の内部バスを経由して送信することが可能となる。
【００１３】
本発明に係る画像処理装置は、前記第１の入出力部及び第２の入出力部の夫々が、電気的に接続された多数の半田ボールを有するボールグリッドアレイ型の半導体パッケージにて封止されていることを特徴とする。
【００１４】
本発明による場合は、ボールグリッドアレイ（ＢＧＡ）型の半導体パッケージにて封止されたＬＳＩを用いることにより、同程度のサイズを有し、隣合う外部ピン間のピッチが同程度であるＱＦＰを用いた場合と比較して、外部の装置に接続するための外部ピンが多いため、第１の入出力部及び第２の入出力部の夫々を構成する入出力ポートに接続される入出力ピンとして多数の外部ピンを割り当てることが可能である。
【発明の効果】
【００１５】
本発明による場合は、バスを介して中央処理装置と接続される第１の入出力部から入力された画像データに画像処理を行なう画像処理装置が、画像データを外部へ送出する第２の入出力部と、この第１の入出力部及び第２の入出力部を接続する内部バスとを備えることにより、この内部バスをスルーパスとして利用することができ、プリント基板上に搭載されたハードウェア各部を接続するための不要な配線を削減することができる。従って、夫々のハードウェア間を接続する配線の距離を短縮することができるとともに、プリント基板における実装面積を縮小することができる。また、夫々のハードウェアを連絡する配線におけるノイズの発生を低減することができるため、ノイズ対策を簡略化することができる。
【発明を実施するための最良の形態】
【００１６】
以下に、本発明に係る画像処理装置をその実施の形態を示す図面に基づいて詳述する。図１は本発明に係る画像処理装置を備えたファクシミリ装置の構成例を示すブロック図であり、図中１００はファクシミリ装置を示している。このファクシミリ装置１００は、メイン制御基板８、操作パネル２０、公衆電話回線網Ｌに接続された通信制御基板２３、スキャナ基板２６、プリンタ基板２８等を備えており、メイン制御基板８は、ファクシミリ装置全体としての制御基板を構成し、操作パネル２０、通信制御基板２３、スキャナ基板２６、プリンタ基板２８は、周辺回路基板を構成している。
【００１７】
メイン制御基板８には、ファクシミリ装置１００全体の動作を制御する中央処理装置としてのＣＰＵ２と、ファクシミリ装置１００としての動作に必要な種々の制御プログラム等を記憶するＲＯＭ４と、ＳＲＡＭ又はフラッシュメモリ等で構成され、ＣＰＵ２による各種の制御プログラムの実行時に発生するデータを一時的に記憶するＲＡＭ５と、原稿画像から読み取った画像データを符号化する画像処理ＬＳＩ（画像処理装置）１と、ＤＲＡＭ等で構成され、画像処理ＬＳＩ１にて符号化された画像データや公衆電話回線網Ｌを介して他のファクシミリ装置からファクシミリ通信にて受信した画像データを記憶する画像メモリ３等とが搭載されている。また、ＣＰＵ２、画像処理ＬＳＩ１、ＲＯＭ４、ＲＡＭ５は外部バス（バス）６を介して相互に接続されており、画像処理ＬＳＩ１と画像メモリ３とは、外部バス７を介して接続されている。尚、外部バス６、７は、メイン制御基板８上に形成された配線により構成されている。
【００１８】
通信制御基板２３には、公衆電話回線網Ｌに対して接続制御を行なうＮＣＵ（Network Control Unit）２５と、ファクシミリ通信を行なうために信号の変調及び復調を行なうモデム２４とが搭載されており、外部バス６を介してメイン制御基板８上のＣＰＵ２から取得する制御信号に従って、ＮＣＵ２５が、モデム２４を公衆電話回線網Ｌと接続し、公衆電話回線網Ｌを介して他のファクシミリ装置との間でのファクシミリ通信を可能としている。操作パネル２０には、ファクシミリ装置１００を操作するために必要なテンキー及び各種のファンクションキーを備えた操作部２１と、液晶ディスプレイ（ＬＣＤ）等で構成された表示部２２とが搭載されており、外部バス６を介してメイン制御基板８上のＣＰＵ２との間で制御信号やデータ信号の送受信を行なっている。
【００１９】
スキャナ基板２６には、例えば、ＣＣＤ（Charge Coupled Device）センサ、ＣＣＤセンサで読み取る原稿画像に光を照射する光源、原稿を送り出すためのモータ等を備えた読取部２７が搭載されており、外部バス６を介してＣＰＵ２から取得する制御信号に従って画像データを読み取り、外部バス６を介してメイン制御基板８へ送出する。プリンタ基板２８には、例えば、画像データに基づく画像を記録紙に記録するためのサーマルヘッド、記録紙を送り出すためのモータ等を備えた記録部２９が搭載されており、外部バス６を介してメイン制御基板８から取得した画像データを、ハードコピーとしてＡ３縦，Ｂ４縦，Ａ４縦，Ｂ５横及びＡ５横等の各サイズの記録紙又はＯＨＰシートから最適なサイズのものを選択して記録する。
【００２０】
上述した構成のファクシミリ装置１００において、通信制御基板２３、操作パネル２０、スキャナ基板２６及びプリンタ基板２８の夫々に搭載してあるハードウェア各部は、メイン制御基板８と外部バス６を介して接続してあり、外部バス６を介したＣＰＵ２からの制御信号に従って、所定の処理を適宜行なうことにより、ファクシミリ装置１００として動作する。
【００２１】
図２はメイン制御基板８に搭載されるハードウェア各部の実装例を示す模式図であり、本発明に係る画像処理装置としての画像処理ＬＳＩ１は、図示しないが、半田ボールからなる外部ピンを５００ピン程度有するボールグリッドアレイ型の半導体パッケージにて封止されている。メイン制御基板８に搭載される画像処理ＬＳＩ１、ＲＯＭ４及びＲＡＭ５は、画像メモリ３と比較して、ＣＰＵ２との間で制御信号の送受信を頻繁に行なうため、ＣＰＵ２の近傍に配置する必要がある。そのため、本実施の形態のメイン制御基板８では、図２に示すように、ＣＰＵ２と、画像処理ＬＳＩ１と、ＲＯＭ４と、ＲＡＭ５とを近傍に配置し、外部バス６を介して接続してある。
【００２２】
一方、画像メモリ３は、メイン制御基板８のサイズ及び他のハードウェアとの関係等の理由から、ＣＰＵ２の近傍に配置することが難しく、本実施の形態では、図２に示すように、ＣＰＵ２との間に画像処理ＬＳＩ１を隔てて配置してある。画像処理ＬＳＩ１は、外部バス６に接続される半導体パッケージの外部ピンを構成する半田ボールに夫々接続される入出力ポートからなる入出力部（第１の入出力部）１１と、この入出力部１１から入力された画像データに符号化処理（画像処理）を行なうＣＯＤＥＣ（画像処理部）１０と、画像メモリ３に接続してある外部バス７に接続される半導体パッケージの外部ピンを構成する半田ボールに夫々接続される入出力ポートからなる入出力部（第２の入出力部）１２とを備えており、入出力部１１，１２及びＣＯＤＥＣ１０は内部バス１３を介して相互に接続されている。
【００２３】
上述した構成のファクシミリ装置１００において、メイン制御基板８の画像処理ＬＳＩ１は、外部バス６を介したＣＰＵ２からの制御信号に従って、スキャナ基板２６上の読取部２７が原稿画像から読み取った画像データを、外部バス６を介して入出力部１１から取得し、取得した画像データを内部バス１３を介してＣＯＤＥＣ１０に入力する。ＣＯＤＥＣ１０は、入力された画像データを符号化し、内部バス１３を介して入出力部１２から出力し、外部バス７を介して画像メモリ３に記憶させる。
【００２４】
ここで、画像処理ＬＳＩ１における入出力部１１及び１２は、内部バス１３を介して接続され、この内部バス１３はスルーパスとして動作するため、画像処理ＬＳＩ１は、入出力部１１から入力された画像データ及び制御信号を内部バス１３を介してそのまま入出力部１２から外部へ出力することも可能に構成してある。従って、画像処理ＬＳＩ１は、通信制御基板２３上のモデム２４及びＮＣＵ２５が公衆電話回線網Ｌを介して外部のファクシミリ装置から取得した、符号化してある画像データを、外部バス６を介して入出力部１１から取得し、取得した画像データを内部バス１３を介して入出力部１２から出力し、外部バス７を介して画像メモリ３に記憶させる。
【００２５】
また、ファクシミリ装置１００において、画像メモリ３に記憶してある符号化された画像データを記録紙等に記録する場合、画像メモリ３は、外部バス６、画像処理ＬＳＩ１の内部バス１３及び外部バス７を介して受信したＣＰＵ２からの制御信号に従って、記憶してある画像データを外部バス７を介して画像処理ＬＳＩ１に入力する。画像処理ＬＳＩ１は、入出力部１２から取得した画像データを、内部バス１３を介してＣＯＤＥＣ１０に入力し、ＣＯＤＥＣ１０は、この画像データを復号して、内部バス１３を介して入出力部１１から出力し、外部バス６を介してプリンタ基板２８の記録部２９にて記録用紙に印刷する。
【００２６】
上述したように、外部バス６を介してＣＰＵ２の近傍に配置される画像処理ＬＳＩ１にスルーパスとして動作する内部バス１３を設けることにより、ＣＰＵ２と、ＣＰＵ２から遠い位置に配置される画像メモリ３とを接続する外部バスを引き回す必要がない。また、配線（外部バス）を引き回す必要がないことにより、メイン制御基板８全体としての面積の縮小を図ることができ、ファクシミリ装置１００全体としての小型化を実現することができる。更に、ハードウェア各部を接続する配線長の短縮を図ることができるため、ＥＭＩ等のノイズの低減が図られるため、ノイズ対策を簡略化することができ、回路設計が容易となる。
【図面の簡単な説明】
【００２７】
【図１】本発明に係る画像処理装置を備えたファクシミリ装置の構成例を示すブロック図である。
【図２】メイン制御基板に搭載されるハードウェアの実装例を示す模式図である。
【図３】メイン基板に搭載されるハードウェアの従来の実装例を示す模式図である。
【符号の説明】
【００２８】
１００  ファクシミリ装置
１  画像処理ＬＳＩ（画像処理装置）
２  ＣＰＵ（中央処理装置）
６  外部バス（バス）
１０  ＣＯＤＥＣ（画像処理部）
１１  入出力部（第１の入出力部）
１２  入出力部（第２の入出力部）
１３  内部バス
【図１】
2005065011.tif 000003
【図２】
2005065011.tif 000004
【図３】
2005065011.tif 000005