(57)【要約】【課題】入力電圧のレベルに応じてリセット信号を出力する電圧検出回路に関し、最低動作電圧を低い電圧検出回路を提供することを目的とする。【解決手段】  本発明は、入力電圧（Ｖin）を検出し、入力電圧（Ｖin）のレベルに応じてリセット信号（Ｖrs）を出力する電圧検出回路において、第１の電流値（Ｉｆ0）で飽和する電流（Ｉf1）を入力電圧（Ｖin）に応じて生成する第１の電流源（１１１）と、第１の電流源（１１１）に直列に接続されており、第１の電流源（１１１）より速く立ち上がり、第１の電流値（Ｉf0）より小さい第２の電流値（Ｉdn0）で飽和する電流（Ｉdn1）を入力電圧（Ｖin）に応じて生成する第２の電流源（１１２）とを有し、第１の電流源（１１１）で生成される電流と第２の電流源（１１２）で生成される電流との差に応じてリセット信号（Ｖrs）を生成することを特徴とする。【選択図】図１
2005341305.tif 000002
【特許請求の範囲】
【請求項１】
入力電圧を検出し、該入力電圧のレベルに応じてリセット信号を出力する電圧検出回路において、
第１の電流値で飽和する電流を前記入力電圧に応じて生成する第１の電流源と、
前記第１の電流源に直列に接続されており、前記第１の電流源より速く立ち上がり、前記第１の電流値より小さい電流値の第２の電流値で飽和する電流を前記入力電圧に応じて生成する第２の電流源とを有し、
前記第１の電流源で生成される電流と前記第２の電流源で生成される電流との差に応じて前記リセット信号を生成することを特徴とする電圧検出回路。
【請求項２】
前記第２の電流源は、ディプレッション形ｎチャネルＭＯＳトランジスタから構成されたことを特徴とする請求項１記載の電圧検出回路。
【請求項３】
前記ディプレッション形ｎチャネルＭＯＳトランジスタは、ドレインが前記第１の電流源に接続され、ソースが接地に接続され、ゲートが該ソースに接続されたことを特徴とする請求項２記載の電圧検出回路。
【請求項４】
前記第１の電流源と前記第２の電流源との接続点と出力端子との間にバッファ回路を設けたことを特徴とする請求項１乃至３のいずれか一項記載の電圧検出回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電圧検出回路に係り、特に、入力電圧のレベルに応じてリセット信号を出力する電圧検出回路に関する。
【背景技術】
【０００２】
従来、マイコンなどへの電源投入時にマイコンの動作状態をリセットするために、電源電圧を検出して、リセット信号を出力する電圧検出回路が存在する（例えば、特許文献１参照）。
【０００３】
ここで、電圧検出回路について説明する。
【０００４】
図５は従来の電圧検出回路の一例の回路構成図を示す。
【０００５】
従来の電圧検出回路１は、分圧回路１１、基準電圧生成回路１２、コンパレータ１３、バッファ１４、１５から構成される。
【０００６】
分圧回路１１は、抵抗Ｒ１と抵抗Ｒ２とを直列に接続した直列回路から構成されている。分圧回路１１を構成する抵抗Ｒ１と抵抗Ｒ２との直列回路は、入力端子Ｔ１と接地との間に接続されている。よって、抵抗Ｒ１と抵抗Ｒ２との接続点には、入力端子Ｔ１に印加される入力電圧Ｖinに応じた電圧が発生する。抵抗Ｒ１と抵抗Ｒ２との接続点に発生した電圧は、検出電圧としてコンパレータ１３の非反転入力端子に供給されている。
【０００７】
基準電圧生成回路１２は、定電流源２１及び抵抗Ｒ３から構成されている。定電流源２１と抵抗Ｒ３とは、入力端子Ｔ１と接地との間に直列に接続されている。定電流源２１は、入力端子Ｔ１から供給される入力電圧Ｖinに応じて定電流を生成する。定電流源２１で生成された定電流は、抵抗Ｒ３に供給される。抵抗Ｒ３は、定電流源２１で生成された定電流に応じた電圧を発生する。抵抗Ｒ３に発生した電圧は、基準電圧としてコンパレータ１３の反転入力端子に供給される。
【０００８】
コンパレータ１３は、分圧回路１１により分圧された検出電圧と基準電圧生成回路１２で生成された基準電圧とを比較して、検出電圧が基準電圧より大きければ、出力をハイレベルとし、小さければ、出力をローレベルとする。コンパレータ１３の出力は、バッファ１４に供給される。バッファ１４はインバータから構成されており、コンパレータ１３の出力を反転して、バッファ１５に供給する。バッファ１５は、インバータから構成され、バッファ１４の出力を反転して出力端子Ｔ２に供給する。出力端子Ｔ２からはリセット信号Ｖrsが出力される。
【０００９】
次に電圧検出回路１の動作を説明する。
【００１０】
図６は従来の電圧検出回路の動作説明図を示す。図６（Ａ）は入力電圧Ｖinの波形、図６（Ｂ）はリセット信号Ｖrsの波形を示す。
【００１１】
時刻ｔ０で入力端子Ｔ１に供給される入力電圧Ｖinが投入され、時刻ｔ１で入力電圧Ｖinが閾値Ｖth1に達すると、分圧回路１１からの検出電圧が基準電圧生成回路１２で生成さえる基準電圧より大きくなるので、コンパレータ１３の出力がハイレベルとなる。コンパレータ１３の出力がハイレベルになると、バッファ１４の出力がローレベルになる。バッファ１４の出力がローレベルになると、バッファ１５の入力がローレベルになるので、バッファ１５の出力がハイレベルになる。バッファ１５のハイレベルの出力は、リセット信号Ｖrsとして出力端子Ｔ２より出力される。
【００１２】
また、時刻ｔ２で入力端子Ｔ１に供給される入力電圧Ｖinが閾値Ｖth1に達すると、分圧回路１１からの検出電圧が基準電圧生成回路１２で生成さえる基準電圧より小さくなるので、コンパレータ１３の出力がローレベルとなる。コンパレータ１３の出力がローレベルになると、バッファ１４の出力がハイレベルになる。バッファ１４の出力がハイレベルになると、バッファ１５の入力がハイレベルになるので、バッファ１５の出力がローレベルになる。バッファ１５のローレベルの出力は、出力端子Ｔ２より出力される。
【００１３】
以上のようにして、入力電圧Ｖinのレベルに応じてリセット信号Ｖrsが出力される。
【００１４】
【特許文献１】特開平１−１２５１１９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかるに、従来の電圧検出回路１は、入力端子Ｔ１と接地間に抵抗Ｒ１と抵抗Ｒ２との直列回路及び定電流源２１と抵抗Ｒ３との直列回路などが挿入されるための最低動作電圧が高くなる。
【００１６】
また、入力端子Ｔ１と接地間に抵抗Ｒ１と抵抗Ｒ２とからなる直列回路と定電流源２１と抵抗Ｒ３とからなる直列回路とが並列に接続されるとともに、コンパレータ１３が必要であるので、消費電流が大きく、よって、消費電力が大きくなる。
【００１７】
さらに、分圧回路１１、基準電圧生成回路１２、コンパレータ１３、バッファ１４、１５から構成されており、回路規模が大きいなどの課題があった。
【００１８】
本発明は上記の点に鑑みてなされたもので、最低動作電圧の低い電圧検出回路を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明は、入力電圧（Ｖin）を検出し、入力電圧（Ｖin）のレベルに応じてリセット信号（Ｖrs）を出力する電圧検出回路において、第１の電流値（Ｉｆ0）で飽和する電流（Ｉf1）を入力電圧（Ｖin）に応じて生成する第１の電流源（１１１）と、第１の電流源（１１１）に直列に接続されており、第１の電流源（１１１）より速く立ち上がり、第１の電流値（Ｉf0）より小さい第２の電流値（Ｉdn0）で飽和する電流（Ｉdn1）を入力電圧（Ｖin）に応じて生成する第２の電流源（１１２）とを有し、第１の電流源（１１１）で生成される電流と第２の電流源（１１２）で生成される電流との差に応じてリセット信号（Ｖrs）を生成することを特徴とする。
【００２０】
第２の電流源（１１２）は、ディプレッション形ｎチャネルＭＯＳトランジスタＭ11から構成されたことを特徴とする。
【００２１】
ディプレッション形ｎチャネルＭＯＳトランジスタ（Ｍ11）は、ドレインが第１の電流源（１１１）に接続され、ソースが接地に接続され、ゲートがソースに接続されたことを特徴とする。
【００２２】
第１の電流源（１１１）と第２の電流源（Ｍ11）との接続点と出力端子（Ｔ12）との間にバッファ回路（１１３、１１４）を設けたことを特徴とする。
【００２３】
なお、上記参照符号は、あくまでも参考であり、これによって、特許請求の範囲が限定されるものではない。
【発明の効果】
【００２４】
本発明によれば、入力電圧を検出し、入力電圧のレベルに応じてリセット信号を出力する電圧検出回路において、第１の電流値で飽和する電流を入力電圧に応じて生成する第１の電流源と、第１の電流源に直列に接続されており、第１の電流源より速く立ち上がり、第１の電流値より小さい第２の電流値で飽和する電流を入力電圧に応じて生成する第２の電流源とを有し、第１の電流源で生成される電流と第２の電流源で生成される電流との差に応じてリセット信号を生成することにより、最低動作電圧を低くすることができるとともに、消費電流を低減でき、さらに、回路規模を小さくできる等の特長を有する。
【発明を実施するための最良の形態】
【００２５】
図１は本発明の一実施例の回路構成図を示す。
【００２６】
本実施例の電圧検出回路１００は、第１の電流値Ｉf0で飽和する電流Ｉf1を入力電圧Ｖinに応じて生成する第１の電流源１１１と、第１の電流源１１１に直列に接続されており、第１の電流源１１１より速く立ち上がり、第１の電流値Ｉf0より小さい第２の電流値Ｉnd0で飽和する電流Ｉnd1を入力電圧Ｖinに応じて生成する第２の電流源１１２とを有し、第１の電流源１１１で生成される電流と第２の電流源１１２で生成される電流Ｉf1と電流Ｉdn1との差に応じてリセット信号を生成し、第１の電流源１１１と第２の電流源１１２との接続点から出力する構成とされている。第１の電流源１１１と第２の電流源１１２との接続点は、バッファ１１３、１１４を介して出力端子Ｔ12に供給され、リセット信号Ｖrsとして出力される。
【００２７】
第１の電流源１１１は、定電流ダイオードなどから構成されており、第１の電流値Ｉf0で飽和する電流Ｉf1を入力電圧Ｖinに応じて生成し、第２の電流源１１２に供給する。
【００２８】
第１の電流源１１１は、例えば、定電流ダイオードを入力端子Ｔ11と第２の電流源１１２との間に順方向に直列に接続した構成とされており、入力電圧Ｖinにより、順方向に定電流Ｉf0を流す構成とされている。このとき、定電流ダイオードの順方向電圧は、Ｖf＝０.７Ｖ程度であり、よって、入力電圧Ｖinが略０．７Ｖ以上になると電流が流れ始める。
【００２９】
第２の電流源１１２は、第１の電流源１１１に直列に接続されており、第１の電流源１１１より速く立ち上がり、第１の電流値Ｉf0より小さい電流値の第２の電流値Ｉdn0で飽和する電流Ｉdn1を入力電圧Ｖinに応じて生成する電流源から構成されている。第２の電流源１１２は、例えば、ディプレッション形ｎチャネルＭＯＳトランジスタＭ11から構成されている。
【００３０】
ディプレッション形ｎチャネルＭＯＳトランジスタＭ11は、ドレインが第１の電流源１１１に接続され、ソースが接地に接続され、ゲートがソースに接続されている。
【００３１】
ここで、ディプレッション形ｎチャネルＭＯＳトランジスタの特性について説明する。
【００３２】
図２はｎチャネルＭＯＳトランジスタの特性図を示す。なお、図２に示す特性はｎチャネルＭＯＳトランジスタのゲート−ソース間電圧ＶGSに対するドレイン電流ＩDの特性を示している。
【００３３】
実線はディプレッション形ｎチャネルＭＯＳトランジスタのゲート−ソース間電圧ＶGSに対するドレイン電流ＩDの特性、破線はエンハンスメント形ＭＯＳトランジスタのゲート−ソース間電圧ＶGSに対するドレイン電流ＩDの特性を示している
ディプレッション形ｎチャネルＭＯＳトランジスタＭ11は、一般に図２に実線で示すようにゲート−ソース間電圧ＶGSがゼロであっても、ドレイン電流ＩDが流れる構成とされている。よって、第１の電流源１１１から電流が供給される前からオン状態とされる。
【００３４】
一方、エンハンスメント形ＭＯＳトランジスタは図２に破線で示すようにゲート−ソース間電圧ＶGSがゼロの場合には、ドレイン電流ＩDは流れない構成とされている。
【００３５】
図３は第１の電流源と第２の電流源の動作説明図を示す。図３において、実線は第１の電流源１１１に流れる電流Ｉf1、破線は第２の電流源１１２であるディプレッション形ｎチャネルＭＯＳトランジスタＭ11のドレイン電流Ｉdn1の電圧に応じた特性を示す。
【００３６】
第１の電流源１１１は、図３に実線で示すように順方向電圧Ｖf（＝０．７Ｖ）から流れる電流Ｉf１が流れ始め、電流Ｉf0で飽和する。これに対し、第２の電流源１１２を構成するディプレッション形ｎチャネルＭＯＳトランジスタＭ11は、図３に破線で示すように第１の電流源１１１の電流Ｉf1より速く立ち上がり、第１の電流源１１１の飽和電流Ｉf0より小さい電流Ｉdn0で飽和する。
【００３７】
本実施例では、第１の電流源１１１の電流Ｉf1と第２の電流源１１２を構成するディプレッション形ｎチャネルＭＯＳトランジスタＭ11の電流Ｉdn1との立ち上がり及び飽和電流の違いを利用して、リセット信号を生成するものである。
【００３８】
次に、電圧検出回路１００の動作を説明する。
【００３９】
図４は本発明の一実施例の動作説明図を示す。
【００４０】
時刻ｔ10で入力端子Ｔ11に供給される入力電圧Ｖinが立ち上がり始める。このとき、入力電圧Ｖinは略０で、第１の電流源１１１には電流は流れない。一方、第２の電流源１１２であるディプレッション形ｎチャネルＭＯＳトランジスタＭ11は、入力電圧Ｖinがゼロの状態であっても電流を流す能力があるので、バッファ１１３から電流を引き込む。なお、このとき、バッファ１１３、１１４は非動作状態であるので、出力端子Ｔ12から出力されるリセット信号Ｖrsはローレベルである。
【００４１】
次に、時刻ｔ11で入力電圧Ｖinが閾値Ｖth11を超えると、第２の電流源１１２であるディプレッション形ｎチャネルＭＯＳトランジスタＭ11に流れる電流Ｉdn1が電流Ｉdn0で飽和する。一方、第１の電流源１１１の電流Ｉf1は、第２の電流源１１２であるディプレッション形ｎチャネルＭＯＳトランジスタＭ11の飽和電流Ｉdn0より十分に大きくなる。第１の電流源１１１の電流Ｉf1が第２の電流源１１２であるディプレッション形ｎチャネルＭＯＳトランジスタＭ11の飽和電流Ｉdn0より十分に大きくなると、バッファ１１３の入力電流Ｉin１が
Ｉin1＝（Ｉf1−Ｉdn0）
となり、バッファ１１３の入力がハイレベルとなる。バッファ１１３の入力がハイレベルとなると、バッファ１１３はインバータであるので、入力がハイレベルになると出力はローレベルになる。バッファ１１３の出力は、バッファ１１４に供給される。バッファ１１４はバッファ１１３と同様にインバータであるので、バッファ１１３の出力がローレベルとなると、その出力はハイレベルになる。
【００４２】
バッファ１１４の出力は、出力端子Ｔ12にリセット信号Ｖrsとして供給される。よって、出力端子Ｔ12から出力されるリセット信号Ｖrsは、ハイレベルになる。
【００４３】
次に、時刻ｔ12で入力端子Ｔ11に供給される入力電圧Ｖinが低下し、閾値Ｖth11になると、第１の電流源１１１の電流Ｉf1が低下し、第２の電流源１１２であるディプレッション形ｎチャネルＭＯＳトランジスタＭ11の飽和電流Ｉdn0より小さくなる。第１の電流源１１１の電流Ｉf1が第２の電流源１１２であるディプレッション形ｎチャネルＭＯＳトランジスタＭ11の飽和電流Ｉdn0より小さくなると、バッファ１１３の入力電流Ｉin1が小さくなる。
【００４４】
バッファ１１３は、入力電流Ｉin1が小さくなると、バッファ１１３の入力がローレベルになる。バッファ１１３の入力がローレベルになると、バッファ１１３の出力は、ハイレベルになる。バッファ１１３の出力がハイレベルになると、バッファ１１４の出力はローレベルになる。
【００４５】
バッファ１１４の出力は、出力端子Ｔ12にリセット信号Ｖrsとして供給されており、出力端子Ｔ12から出力されるリセット信号Ｖrsは、ローレベルになる。
【００４６】
以上、本実施例によれば、第１の電流源１１１は、例えば、定電流ダイオードの順方向電圧のみで動作し、リセット動作は電流によって制御される構成であるので、低電圧で動作可能となる。
【００４７】
また、消費電流は、第１の電流源１１１に流れる電流Ｉf1のみであるので、消費電流が少なく、よって、消費電力を低減できる。
【００４８】
また、第１の電流源１１１を構成する定電流ダイオード及び第２の電流源１１２を構成するディプレッション形ｎチャネルＭＯＳトランジスタＭ11、並びに、バッファ１１３、１１４により構成でき、コンパレータや基準電源が不要であるので、回路構成が簡単である。
【図面の簡単な説明】
【００４９】
【図１】本発明の一実施例の回路構成図である。
【図２】ディプレッション形ｎチャネルＭＯＳトランジスタの特性図である。
【図３】第１の電流源と第２の電流源の動作説明図である。
【図４】本発明の一実施例の動作説明図である。
【図５】従来の電圧検出回路の回路構成図である。
【図６】従来の電圧検出回路の動作説明図である。
【符号の説明】
【００５０】
１００  電圧検出回路
１１１  第１の電流源、１１２  第２の電流源、１１３、１１４  バッファ
Ｍ11  ディプレッション形ｎチャネルＭＯＳトランジスタ
【図１】
2005341305.tif 000003
【図２】
2005341305.tif 000004
【図３】
2005341305.tif 000005
【図４】
2005341305.tif 000006
【図５】
2005341305.tif 000007
【図６】
2005341305.tif 000008