(57)【要約】【課題】水蒸気アニールによる半導体薄膜の処理を行う場合であっても導電型によらずにしきい値電圧を確保できる薄膜トランジスタの製造方法および薄膜トランジスタを提供する。【解決手段】基板３１上に窒化シリコ膜３２，酸化シリコン膜３３を介して半導体薄膜３４を形成する。水分雰囲気中における半導体薄膜３４の熱処理として高圧水蒸気アニールを行う。その後、必要に応じて半導体薄膜３４表面の自然酸化膜を除去する工程を行い、次いで半導体薄膜３４をパターニングする。その後、半導体薄膜３４の表面を直接覆う状態でゲート絶縁膜３４を形成し、ゲート絶縁膜３４上にゲート電極を形成する。次いで、ゲート絶縁膜３４を介して、半導体薄膜３４中にＶ族の不純物としてリン（Ｐ+）をイオン注入する。【選択図】図４
2005039026.tif 000002
【特許請求の範囲】
【請求項１】
基板上に半導体薄膜を形成する第１工程と、
水分雰囲気中において前記半導体薄膜の熱処理を行う第２工程と、
前記熱処理が行われた半導体薄膜の表面を直接覆う状態で絶縁膜を形成する第３工程とを行う
ことを特徴とする薄膜トランジスタの製造方法。
【請求項２】
請求項１記載の薄膜トランジスタの製造方法において、
前記第２工程と前記第３工程との間に、前記半導体薄膜表面の絶縁膜を除去する工程を行う
ことを特徴とする薄膜トランジスタの製造方法。
【請求項３】
請求項１記載の薄膜トランジスタの製造方法において、
前記第２工程と第３工程との間に、前記半導体薄膜をパターニングする工程を行う
ことを特徴とする薄膜トランジスタの製造方法。
【請求項４】
請求項１記載の薄膜トランジスタの製造方法において、
前記第２工程の前に、前記半導体薄膜の結晶化を助長させる工程を行う
ことを特徴とする薄膜トランジスタの製造方法。
【請求項５】
請求項１記載の薄膜トランジスタの製造方法において、
前記第２工程の水分雰囲気には、酸素ガス、窒素ガス、不活性ガス、オゾンガス、または亜酸化窒素ガスが含有されている
ことを特徴とする薄膜トランジスタの製造方法。
【請求項６】
請求項１記載の薄膜トランジスタの製造方法において、
前記半導体薄膜は、非単結晶シリコン、非単結晶シリコンゲルマニウム、または非単結晶シリコンと非単結晶シリコンゲルマニウムとの積層体である
ことを特徴とする薄膜トランジスタの製造方法。
【請求項７】
基板上に、シリコンを主成分とする半導体薄膜と、ゲート絶縁膜と、ゲート電極とがこの順またはこれと逆の順に積層され、前記半導体薄膜のソース領域およびドレイン領域に、Ｖ族の元素を含有する薄膜トランジスタにおいて、
前記半導体薄膜に接する絶縁膜中の−ＯＨ結合濃度が１×１０21ｃｍ-3未満であり、当該半導体薄膜におけるシリコンの未結合手が酸素で終端されている
ことを特徴とする薄膜トランジスタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタの製造方法および薄膜トランジスタに関し、特にはフラットパネルディルプレイの製造に適する薄膜トランジスタの製造方法および薄膜トランジスタに関する。
【背景技術】
【０００２】
液晶ディスプレイや有機ＥＬディスプレイ等のフラットパネルディスプレイには、画素電極の駆動用素子として薄膜トランジスタ（ＴＦＴ：thin film transistor）が設けられている。このうち、半導体薄膜として多結晶シリコン（poly-Ｓｉ）を用いたpoly-Ｓｉ・ＴＦＴは、駆動回路を形成できること、高機能な回路をパネルに内蔵することによりいわゆるシステム−オン−グラス化が可能になることなどの理由から注目されている。ところで、石英基板上ではなく、低コストのガラス基板上へのpoly-Ｓｉ・ＴＦＴの形成を実現するために、製造プロセスの温度を６００℃以下に抑えた、いわゆる低温poly-Ｓｉプロセスの開発が行われてきた。
【０００３】
低温poly-Ｓｉプロセスによるpoly-Ｓｉ・ＴＦＴの製造においては、ガラスなどの絶縁基板上に、プラズマＣＶＤ法によって非晶質シリコン（ａ−Ｓｉ）を半導体薄膜として成膜し、この膜にエキシマレーザーなどの強光を照射してアニール（レーザーアニール）処理することにより多結晶化する方法が用いられている。しかしながら、このようにして得られるpoly-Ｓｉは、結晶粒界や結晶粒内にシリコンの未結合手（ダングリングボンド）を一因とする欠陥準位を多数含むため、欠陥準位にトラップされた電荷により結晶内部を走行する電子、ホール等のキャリアに対して粒界ポテンシャル障壁が形成されることはよく知られている。このポテンシャル障壁が高い場合はキャリア移動度が低くなり、その結果高性能な薄膜トランジスタを形成することができない。
【０００４】
このような薄膜トランジスタの性能劣化を防止するため、このダングリングボンドに水素などを結合させて終端化させ、欠陥準位を減少させる手法は従来からよく知られていた。ダングリングボンドに水素を結合させる手法には、多結晶シリコン膜上に酸化シリコン膜、窒化シリコン膜等を堆積させ、熱アニールすることで酸化シリコンや窒化シリコン膜中の水素を多結晶シリコン中に拡散させる方法や、水素プラズマ中に基板をさらすことにより水素化させる方法が知られている。しかしながらこのような方法で膜中に導入した水素の内、ダングリングボンドの終端化に寄与している水素原子はごく一部に過ぎず、多くのダングリングボンドは終端化されずに残る。またＳｉ−Ｈ結合エネルギーも約３．０ｅＶ程度であり４００〜５００℃の熱アニールで水素結合は失われてしまう。
【０００５】
そこで、水分雰囲気下での熱処理（水蒸気アニール）を行うことによりダングリングボンドに酸素を結合させ、欠陥順位を低下させる工程が提案されている。Ｓｉ−Ｏ結合の結合エネルギーは約４．７ｅＶとＳｉ−Ｈ結合に比較し高いので、より高温のプロセスやホットキャリアに対しても安定なのである。また特に、水蒸気アニールは、バッチ処理が可能であるため酸素プラズマ法と比較して量産に適し、また酸素アニール法と比較して酸化レートが大きいと言った利点もある。
【０００６】
このような水蒸気アニールを適用した薄膜トランジスタの製造は、次のように行われる。先ず、多結晶化させた半導体薄膜上に酸化シリコン膜を形成し、次に上記水蒸気アニールが行われる。その後、酸化シリコン膜および半導体薄膜をパターニングして素子分離を行い、これらのパターンを覆う状態でゲート絶縁膜を形成する。このような製造手順において形成された薄膜トランジスタにおいては、水蒸気アニールにさらされた酸化シリコン膜もゲート絶縁膜の一部として用いられる（以上、下記特許文献１，２参照）。
【０００７】
【特許文献１】特開２００２−１５１５２６号公報（図１、図２、および００４０〜００４４参照）
【特許文献２】特開２００２−２０８７０７号公報（図１および００４２〜００４５参照）
【発明の開示】
【発明が解決しようとする課題】
【０００８】
しかしながら、上述した製造方法を適用して形成された薄膜トランジスタは、半導体薄膜中におけるキャリア移動度は確保されるものの、特にｎチャネルの薄膜トランジスタは、閾電圧（Ｖｔｈ）が異常にマイナス方向にシフトする現象があり、問題となっていいた。
【０００９】
そこで本発明は、導電型によらずにしきい値電圧を確保できる薄膜トランジスタの製造方法および薄膜トランジスタを提供することを目的とする。
【課題を解決するための手段】
【００１０】
このような目的を達成するための本発明の薄膜トランジスタの製造方法は、次の手順を有することを特徴としている。先ず第１工程では、基板上に半導体薄膜を形成し、次の大２工程では、水分雰囲気中において前記半導体薄膜の熱処理を行う。その後の第３工程では、熱処理が行われた半導体薄膜の表面を直接覆う状態で絶縁膜を形成する。
【００１１】
このような製造方法によれば、水蒸気雰囲気中での熱処理によって半導体薄膜のダングリングボンドに酸素を結合させて終端させた後に、この半導体薄膜を表面を直接覆う状態で、新たな絶縁膜が形成される。このため、半導体薄膜に接する絶縁膜は、水蒸気雰囲気中での熱処理の影響が及ぼされず、したがって、絶縁膜中における−ＯＨ結合濃度が低く保たれる。
【００１２】
ここで、図１には、ゲート絶縁膜（酸化シリコン膜）中におけるＳｉ−ＯＨ結合濃度と、ｎチャンネル薄膜トランジスタのしきい値（Ｖｔｈ）との関係を示す。また、図２には、ｎチャネルＴＦＴの伝達特性（ゲート電圧−ドレイン電流特性）を、ゲート絶縁膜（酸化シリコン膜）中におけるＳｉ−ＯＨ結合濃度毎に測定した図を示す。尚、Ｓｉ−ＯＨ結合濃度は、ＴＦＴの製造工程と同時に同一のチャンバーで、Ｓｉウェハ上に成膜した酸化シリコンに対して水蒸気アニールを施した各サンプルについて、フーリエ赤外分光法を用いて測定した。
【００１３】
図１から明らかなように、Ｓｉ−ＯＨ結合濃度とｎチャンネル薄膜トランジスタのＶｔｈはほぼ直線関係にある。すなわち、Ｓｉ−ＯＨ結合濃度が高いほどＶｔｈはマイナス方向にシフトしていることが確認された。これは、図２からも明らかである。
【００１４】
このため、上述した本発明手順により、半導体薄膜に接する絶縁膜（例えばゲート絶縁膜や層間絶縁膜）中における−ＯＨ結合濃度を低く保つことにより、ｎチャンネルであっても、Ｖｔｈがマイナス側にシフトすることのない薄膜トランジスタが得られることが分かる。
【００１５】
また、本発明の薄膜トランジスタは、基板上に、シリコンを主成分とする半導体薄膜と、ゲート絶縁膜と、ゲート電極とがこの順またはこれと逆の順に積層され、半導体薄膜のソース領域およびドレイン領域に、Ｖ族の元素を含有する薄膜トランジスタにおいて、半導体薄膜に接する絶縁膜中の−ＯＨ結合濃度が１×１０21ｃｍ-3未満であり、当該半導体薄膜におけるシリコンの未結合手が酸素で終端されていることを特徴としている。
【００１６】
このような構成の薄膜トランジスタでは、半導体薄膜のソース領域およびドレイン領域にＶ族の元素を含有することによりｎチャンネルとなる薄膜トランジスタにおいて、半導体薄膜に接する絶縁膜中の−ＯＨ結合濃度を１×１０21ｃｍ-3未満に抑えたことで、Ｖｔｈのマイナス側へのシフトが抑えられる。つまり、図１から明らかなように、ゲート絶縁膜の酸化シリコン中のＳｉ−ＯＨ結合濃度が１×１０21ｃｍ-3以上になると、ｎチャネルの薄膜トランジスタのＶｔｈはマイナス方向に大きくシフトし、Ｖｔｈ制御のためのイオンインプラ等の方法ではＶｔｈを調整できる範囲を超えてしまう。したがって、膜中のＳｉ−ＯＨ結合濃度を１×１０21ｃｍ-3未満に抑えることにより、Ｖｔｈの調整が可能である。一方、通常のプラズマＣＶＤ法でＳｉＨ4ガスと酸素ガス、Ｎ2Ｏガス等を分解して得られる酸化シリコン膜中のＳｉ−ＯＨ結合濃度は８×１０20〜９×１０20ｃｍ-3であることがわかっており、上述した本発明の製造方法を用いることにより絶縁膜中のＳｉ−ＯＨ結合濃度を１×１０21ｃｍ-3未満に抑えることができる。しかも、半導体薄膜におけるシリコンの未結合手が酸素で終端されているため、水素で終端されている場合と比較して、終端部における結合エネルギーが強く、終端部の結合がより確実になる。
【００１７】
尚、図１および図２を用いて説明したようなＳｉ−ＯＨ結合濃度に依存したＶｔｈシフトはｐチャネルの薄膜トランジスタでは、観察されない。このため、このようなｎチャンネルＴＦＴのＶｔｈのシフトは、水蒸気アニールの膜中固定電荷への影響というようなモデルでは現象を説明できない。
【００１８】
ｎチャネルのＴＦＴ素子のみにＶｔｈの大きなマイナスシフトが観察される理由については以下のように考えられる。シリコン中の水素原子の振る舞いについては例えばＰｈｙｓｉｃａｌ  Ｒｅｖｉｅｗ  Ｂ，Ｖｏｌｕｍｅ４１，（１９９０）、ｐ．１２３５４等に示すように、シリコン中の結晶場下でＰ−Ｈ誘導体がＰ-Ｈ→Ｐ+＋Ｈ-…（１）のように解離して安定なＨ-イオンが発生し、これが電場の存在によりシリコン中を移動することが報告されている。一方、Ｓｉ−ＯＨ結合は単独では水素原子が結合する相手がいないため、ＯＨ結合から水素を完全に解離させるには１０００℃以上の高温でアニールする必要があるが、Ｈが結合する相手としてｎチャネルの薄膜トランジスタにおいてはソース/ドレイン中にＰ原子が存在するため、容易にＰ−Ｈ誘導体を作り得る。一旦Ｐ−Ｈ結合ができるとシリコン中で上記（１）式に従いＨ-イオンが発生し、これが薄膜トランジスタのドレイン電界でチャネル中に移動するため負電荷がチャネル中に蓄積し、この結果、Ｖｔｈがマイナス方向にシフトするためと考えられる。一方、ｐチャネルの薄膜トランジスタではソース／ドレイン中に含まれる不純物原子は硼素（Ｂ）で、Ｈと安定的に結合するＶ族の元素（例えばＰ）が存在しない（しても少ない）ため、Ｖｔｈシフトへの影響は殆どない。
【発明の効果】
【００１９】
本発明の薄膜トランジスタの製造方法によれば、水分雰囲気下の熱処理を行った場合であっても、ｎチャンネルの薄膜トランジスタのＶｔｈが異常シフトを起こすことがなく、導電型によらずに安定したＶｔｈの薄膜トランジスタを得ることが可能になる。
【００２０】
また、本発明の薄膜トランジスタによれば、水素よりも結合力の強い酸素で半導体薄膜内のダングリングボンドが終端されてキャリア移動度が確保され、かつ導電型によらずに安定したＶｔｈを備えたことで薄膜トランジスタの高性能化および動作の安定化を図ることが可能になる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を、薄膜トランジスタの製造方法、薄膜トランジスタの順に説明する。尚、ここでは、製造方法に関する各実施形態を説明するのに先立ち、各実施形態で用いる処理装置の構成を説明し、その後、製造方法の各実施形態１〜６を説明する。
【００２２】
＜処理装置＞
図３は、下記実施形態において使用される処理装置の一例を示す構成図である。この図に示す処理装置１は、気密にシールされた圧力容器２と、圧力容器２内で気密にシールされた処理室３と、処理室３を加熱するヒータ４と、圧力容器２に接続された昇圧ライン５および減圧ライン６と、処理室３に接続されたガス供給ライン７及び排気ライン８とから構成されている。
【００２３】
処理室３は内壁が石英で構成された石英管であり、金属の混入を防ぐ構成となっている。この処理室３内には、ガラス基板やシリコン基板などの被処理基板（図示省略）を複数枚搭載可能なステージ３ａが配置され、被処理基板をバッチ処理できる構成となっている。
【００２４】
ヒータ４は処理室３の外周を囲むように設けられ、処理室３内を３００〜７００℃に維持できるようになっている。
【００２５】
昇圧ライン５は空気（Ａｉｒ）供給源に接続され、減圧弁ＲＶ、フローメータＦＭ、バルブＶを有し、バルブＶの開閉により圧力容器２に空気（Ａｉｒ）を導入する。一方、減圧ライン６は減圧弁Ｖを備え、圧力容器２内を排気し減圧できるようになっている。
【００２６】
ガス供給ライン７は、処理室３側を下流とした場合の上流部において、窒素ガス（Ｎ2）等の不活性ガス供給ライン７ａ、水供給ライン７ｂ、さらにここでの図示を省略した処理ガス（酸素または亜酸化窒素等）を供給するための処理ガス供給ラインに分枝している。また、このガス供給ライン７には、処理室３内に処理ガスを放出する下流部に、処理ガスを処理室３内と同等の温度に加熱するヒータ７ｃが設けられている。
【００２７】
そして、不活性ガス供給ライン７ａは、窒素（Ｎ2）等の不活性ガスの供給源、減圧弁ＲＶ、フローメータＦＭ、バルブＶを有し、バルブＶの開閉により処理室３内に不活性ガスを供給し、処理室３を所定の処理ガス雰囲気にするとともに処理室３を０．１〜５ＭＰａまで昇圧できるようになっている。水供給ライン７ｂは、ポンプＰおよびバルブＶを有し、水源から水をくみ上げてバルブＶの開閉によりヒータ７ｃに水を供給し、そのヒータ７ｃで水を蒸発させ処理室３内に供給する。また、ここでの図示を省略した処理ガス供給ラインは、酸素または亜酸化窒素等の処理ガスの圧力シリンダーから、各処理ガスを処理室３内に供給する。
【００２８】
このような構成の処理装置１においては、処理室３内を高圧水蒸気の雰囲気に保つことが可能であり、処理室３内に収納した処理基板に対して高圧水蒸気雰囲気下での熱処理（すなわち高圧水蒸気アニール）を施すことができる。これにより、例えば基板表面にプラズマＣＶＤ法等で成膜した酸化シリコン膜に対して高圧水蒸気アニールを行うと、酸化シリコン中に残留する未酸化のシリコンを酸化することができ、酸化膜の緻密化、膜中固定電荷の減少をはかることができるので、酸化膜の膜質の向上を図ることができる。一方、水蒸気アニールにより酸化膜中のＳｉ−ＯＨ結合濃度は増加する。尚、Ｓｉ−ＯＨ結合濃度は水蒸気アニール温度が低いほど高くなる傾向がある。
【００２９】
＜第１実施形態＞
図３〜図５の断面工程図は、第１実施形態の薄膜トランジスタの製造方法を説明するための図である。ここでは、これらの図を用いて薄膜トランジスタとしてトップゲート型のＴＦＴの製造方法を説明し、さらにはこれを用いた表示用駆動パネル製造方法を説明する。
【００３０】
先ず、図４（ａ）に示すように、絶縁性の基板３１を用意する。この基板３１には、例えば旭ガラス社製ＡＮ６３５、ＡＮ１００、コーニング社製Ｃｏｄｅ１７３７、Ｅａｇｌｅ２０００等が適宜用いられる。
【００３１】
そして、プラズマＣＶＤ法またはＬＰＣＶＤ法等の成膜方法によって、この基板３１上に、バッファ層となる窒化シリコン（ＳｉＮｘ）膜３２を成膜し、さらに酸化シリコン（ＳｉＯｘ）膜３３を約５０ｎｍ〜４００ｎｍの膜厚で成膜する。この際、窒化シリコン膜３２および酸化シリコン膜３３の成膜にプラズマＣＶＤ法を用いる場合には、先ず窒化シリコン膜３２の成膜においては、無機系シランガス（ＳｉＨ4、Ｓｉ2Ｈ6等）とアンモニアガス（ＮＨ3）とを成膜ガスに用いる。また、酸化シリコン膜３３の成膜においては、上記無機系シランガスと酸素（Ｏ2）または亜酸化窒素（Ｎ2Ｏ）とを成膜ガスに用いる。尚、成膜の際の基板温度は４５０℃程度に保つこととする。
【００３２】
以上の後、プラズマＣＶＤ法、反応性熱ＣＶＤ法、減圧ＣＶＤ法、常圧ＣＶＤ法によって、酸化シリコン膜３３上に、シリコンまたはシリコンゲルマニウム、またはこれらの積層体からなる半導体薄膜３４を成膜する。ここでは、膜厚が１０〜１００ｎｍ、好ましくは４０ｎｍの半導体薄膜３４を成膜することとする。
【００３３】
その後、必要に応じて、半導体薄膜３４中の残留水素を脱離される脱水素アニールを行う。
【００３４】
また、さらに必要に応じて、半導体薄膜３４に対して、パルスエキシマレーザー、Ｘｅ（キセノン）アークランプ、高圧ガスの噴き付けなどのエネルギーの照射を行う。これにより、半導体薄膜３４を構成する多結晶中の欠陥を消去するとともに、溶融再結晶化等の方法で結晶粒径を大きくし、または溶融させず結晶欠陥のみを消去し、半導体薄膜３４を構成する材料の結晶性を助長させる。この際、例えば、エキシマレーザーはＸｅＣｌ（塩化キセノン）の波長３０８ｎｍのラインビームレーザーを用い、パルス繰り返し周波数は２００Ｈｚ程度に設定して行われる。また、レーザー照射エネルギーを２００〜４００ｍＪ／ｃｍ2で照射する。
【００３５】
以上の後、図４（ｂ）に示すように、水分雰囲気Ｈ中で半導体薄膜３４の熱処理を行う。この際の処理条件は、例えば２００〜６００℃、大気圧〜２ＭＰａ、１〜２時間であり、いわゆる「高圧水蒸気アニール」を行う。尚、半導体薄膜３４下部にある酸化シリコン膜３３に対しては、半導体薄膜３４の透水性が小さいため、この処理の影響は小さく抑えられる。また、この処理は、図３を用いて説明した構成の処理装置１を用いて行う。さらに、この処理の後、必要に応じて半導体薄膜３４表面の自然酸化膜を除去する工程を行う。
【００３６】
次いで、図４（ｃ）に示すように、半導体薄膜３４をパターンエッチングすることによってアイランド状に分離する。
【００３７】
その後、図４（ｄ）に示すように、プラズマＣＶＤ法によって、酸化シリコンからなるゲート絶縁膜３５を、約１００ｎｍの膜厚で成膜する。その後、必要に応じて、ここで形成する薄膜トランジスタのＶｔｈを制御する目的で、Ｂ+イオンをドーズ量０．１Ｅ１２〜４Ｅ１２／ｃｍ2程度で半導体薄膜３４にイオン注入する。この際、イオンビームの加速電圧は２０〜２００ｋｅＶ程度に設定される。
【００３８】
次に、図４（ｅ）に示すように、パターニングされた半導体薄膜３４上にゲート絶縁膜３５を介してゲート電極３６を形成する。この場合、先ず、ゲート絶縁膜３５上にアルミニウム（Ａｌ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、不純物が添加されたポリシリコン（Doped poly-Si）、あるいはこれらの合金を２００〜８００ｎｍの膜厚に成膜し、これをパターニングすることによってゲート電極３６を形成する。
【００３９】
その後、図５（ｆ）に示すように、ゲート電極３６をマスクにしたイオン注入法によって、ｎ型のＭＯＳトランジスタのＬＤＤ拡散層３７を半導体薄膜３４中に形成するための不純物導入を行う。この際、例えばＰ+イオンを用い、注入ドーズ量：６Ｅ１２〜５Ｅ１３／ｃｍ2、加速電圧：２０〜２００ｋｅＶ程度に設定した質量分離イオン注入が行われる。
【００４０】
次に、図５（ｇ）に示すように、ｎチャンネル領域ａにおけるゲート電極３６の側壁を覆い、かつｐチャンネル領域ｂを覆うレジストパターン３８を形成し、これをマスクにしたイオン注入によって、ｎチャンネルの薄膜トランジスタのソース・ドレイン３９を形成するための不純物導入を行う。この際、例えばＰ+イオンを用い、注入ドーズ量：１Ｅ１４〜３Ｅ１５／ｃｍ2、加速電圧：２０〜２００ｋｅＶ程度に設定した質量分離または非質量分離型のイオンシャワードーピングが行われる。これにより、ｎチャンネルの薄膜トランジスタ（ｎＴＦＴ）４０を形成する。イオン注入後には、レジストパターン４０を剥離する。
【００４１】
さらに、図５（ｈ）に示すように、ｎチャンネル領域ａを覆うレジストパターン４１を形成し、これとｐチェンネル領域ｂのゲート電極３６をマスクにしたイオン注入法によって、ｐチャンネルの薄膜トランジスタのソース・ドレイン４２を形成するための不純物導入を行う。この際、例えば、Ｂ+イオンを用い、注入ドーズ量：１Ｅ１５〜３Ｅ１５／ｃｍ2、加速電圧１０〜１００ｋｅＶ程度で注入し、ｐチャンネルの薄膜トランジスタ（ｐＴＦＴ）４３を形成する。イオン注入後には、レジストパターン４１を剥離する。
【００４２】
以上の後、図６（ｉ）に示すように、ｎＴＦＴ４０およびｐＴＦＴ４３を覆うように、基板３１上に酸化シリコン膜４４を約６００ｎｍの膜厚で成膜する。この状態で、半導体薄膜３４中に導入した不純物を活性化させるため、レーザーアニール、ランプアニール、炉アニール等から適宜選択された方法で活性化アニール処理を行う。次に、水素を含有した窒化シリコン膜４５を２００〜４００ｎｍの膜厚で成膜した後、水素化アニールをＮ2中において３５０〜４００℃で１時間程度施す。
【００４３】
次いで、図６（ｊ）に示すように、酸化シリコン膜４４と窒化シリコン膜４５からなる層間絶縁膜に、半導体薄膜３４に達するコンタクトホール４６を形成する。そして、このコンタクトホール４６を介して半導体薄膜３４に接続される配線電極４７を形成する。この配線電極４７の形成は、Ａｌ−Ｓｉ等の配線用電極材料をスパッタ成膜し、これをパターニングすることによって行う。
【００４４】
その後、例えばアクリル系有機樹脂からなる平坦化絶縁膜４８を約１μｍの膜厚で塗布形成し、この平坦化絶縁膜４８に配線電極４７に達するコンタクトホール４９を形成する。そして、このコンタクトホール４９を介して配線電極４７に接続された画素電極５０を、平坦化絶縁膜４８上に形成する。画素電極５０は、例えば透明導電性材料であるＩＴＯ（Indium Tin Oxide）をスパッタ成膜し、これをパターニングすることによって形成する。また、画素電極５０がＩＴＯからなる場合には、画素電極５０を窒素雰囲気中において約２２０℃で３０分間アニールすることで、表示用駆動パネル５１の完成となる。
【００４５】
このようにして形成された表示用駆動パネル５１においては、図４（ｂ）を用いて説明したように、半導体薄膜３４に対して高圧水蒸気アニールを施すことにより、この半導体薄膜３４を構成するシリコンのダングリングボンドに対して水素よりも結合力の強い酸素を結合させて終端させることができ、耐熱性、耐ホットキャリア特性に優れる。そして、この処理の後に、図４（ｃ）を用いて説明したようにこの半導体薄膜３４をパターニングし、さらに図４（ｄ）を用いて説明したようにゲート絶縁膜３５を形成しているため、半導体薄膜３４に接する下地の酸化シリコン膜３３やゲート絶縁膜３５に対して、水蒸気アニールの影響が及ぼされることはない。このため、これらの絶縁膜中における−ＯＨ結合濃度（Ｓｉ−ＯＨ結合濃度）が低く、例えば１×１０21ｃｍ-3未満に抑えられたｎＴＦＴ４０，およびｐＴＦＴ４３が形成される。
【００４６】
そして、このように、半導体薄膜３４に接する絶縁膜３３，３５中のＳｉ−ＯＨ結合濃度を低く抑えることができるため、ｎＴＦＴ４０のＶｔｈが異常シフトを起こすことがなく、導電型によらずに安定したＶｔｈのｎＴＦＴ４０およびｐ−ＴＦＴ４３を得ることが可能になる。以上より、基板３１内のＴＦＴ素子特性ばらつきの少ない表示用駆動パネル５１を提供できる。そして、大面積ガラス基板上に高性能のＴＦＴを形成できるので、ディスプレイパネル上に高機能回路を集積化するシステムディスプレイ液晶パネル、有機ELパネル等への実現に大きく寄与できる。
【００４７】
また、半導体薄膜３４中のダングリングボンドを酸素でターミネートする方法において、水蒸気アニールを行うためスループットも高い。
【００４８】
＜第２実施形態＞
次に、図６の断面工程図を用いて第２実施形態の半導体薄膜の製造方法を説明する。
【００４９】
本第２実施形態の製造方法が、上述した第１実施形態の方法と異なるところは、半導体薄膜に高圧水蒸気アニールを施すタイミングにある。
【００５０】
すなわち、先ず、図７（ａ）に示す工程を、図４（ａ）を用いて説明したと同様に行うことにより、基板３１上に、窒化シリコン膜３２および酸化シリコン膜３３を成膜し、さらに半導体薄膜３４を成膜する。
【００５１】
その後、図７（ｂ）に示すように、半導体薄膜３４上に、酸化シリコンからなるキャップ絶縁膜６１を形成する。この際、半導体薄膜３４の形成に連続してキャップ絶縁膜６１の形成を行うこととする。そして、この後、必要に応じて、このキャップ絶縁膜６１上から半導体薄膜３４に対してエネルギーの照射を行い、半導体薄膜３４の結晶性を助長させる。この工程は、第１実施形態において図４（ａ）を用いて説明したと同様に行う。
【００５２】
そして、以上のように半導体薄膜３４上をキャップ絶縁膜６１で覆った状態で、水分雰囲気Ｈ中で半導体薄膜３４の熱処理を行う。この熱処理は、第１実施形態において図４（ｂ）を用いて説明したと同様の高圧水蒸気アニールを行う。
【００５３】
この熱処理が終了した後、図７（ｃ）に示すように、キャップ絶縁膜（６１）を除去し、半導体薄膜３４を露出させる。
【００５４】
以降の工程は、第１実施形態において図４（ｃ）〜図６（ｊ）を用いて説明したと同様に行い、表示用駆動パネル５１を完成させる。
【００５５】
以上の第２実施形態の製造方法であっても、図７（ｂ）を用いて説明したように、半導体薄膜３４に対して高圧水蒸気アニールを施した後に、図７（ｃ）を用いて説明したようにキャップ絶縁膜６１を除去し、その後は第１実施形態と同様に半導体薄膜３４のパターニングと新たなゲート絶縁膜３４の形成が行われるため、半導体薄膜３４に接する下地の酸化シリコン膜３３やゲート絶縁膜３５に対して、水蒸気アニールの影響が及ぼされることはなく、第１実施形態と同様の効果を得ることができる。
【００５６】
また、このうような効果に加えて、半導体薄膜３４の結晶化の助長工程や高圧水蒸気アニール工程が、キャップ絶縁膜６１で半導体薄膜３４を覆った状態で行われるため、結晶化工程、水蒸気アニール工程等での半導体薄膜３４の不純物汚染を防止できる。
【００５７】
＜第３実施形態＞
次に、図８，９の断面工程図を用いて第３実施形態の半導体薄膜の製造方法を説明する。ここでは、これらの図を用いて薄膜トランジスタとしてボトムゲート型のＴＦＴの製造方法を説明し、さらにはこれを用いた表示用駆動パネル製造方法を説明する。
【００５８】
先ず、図８（ａ）に示すように、第１実施形態と同様の絶縁性の基板７１上にゲート電極７２を形成する。この場合、先ず、基板７１上に、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、銅（Ｃｕ）またはこれらの合金等を２０〜２５０ｎｍの膜厚で形成し、これをパターニングすることによってゲート電極７２を形成する。
【００５９】
次に、図８（ｂ）に示すように、プラズマＣＶＤ法、常圧ＣＶＤ法、または減圧ＣＶＤ法によって、基板７１上にゲート電極７２を覆う状態で、窒化シリコン膜７３を３０〜５０ｎｍの膜厚で成膜し、さらに続けて酸化シリコン膜７４を５０〜２００ｎｍの膜厚で成膜し、ゲート絶縁膜７５を得る。その後、さらに続けて、ゲート絶縁膜７５上に、第１実施形態と同様の半導体薄膜７６を成膜する。以上の成膜工程は、同一チャンバ内において連続して行われることとする。
【００６０】
次いで、必要に応じて、半導体薄膜７６の形成に続けて、半導体薄膜７６に対して、パルスエキシマレーザー、ＸｅアークランプなどのエネルギーＥの照射、または高温のＮ2ガスなどを吹き付けることによる急速昇温を行い、半導体薄膜７６の結晶性を助長させる。この工程は、第１実施形態で図４（ａ）を用いて説明したと同様に行われる。
【００６１】
その後、半導体薄膜７６に対して、第１実施形態において図４（ｂ）を用いて説明したと同様にして、水蒸気雰囲気Ｈ中での熱処理として「高圧水蒸気アニール」を行う。
【００６２】
その後、図８（ｃ）に示すように、プラズマＣＶＤ法によって、酸化シリコンからなるキャップ絶縁膜７７を１００〜２００ｎｍの膜厚で成膜する。その後、必要に応じてＴＦＴのＶｔｈを制御する目的で、Ｂ+イオンをドーズ量０．１Ｅ１２〜４Ｅ１２／ｃｍ2程度で半導体薄膜７６にイオン注入する。この際、イオンビームの加速電圧は１０〜１００ｋｅＶ程度に設定される。
【００６３】
次いで図８（ｄ）に示すように、基板７１側からの裏面露光によって、ゲート電極７２をマスクとしてキャップ絶縁膜７７上にレジストパターン７８を形成する。
【００６４】
次に、図８（ｅ）に示すように、レジストパターン７８をマスクにしたイオン注入法によって、ｎチャンネルの薄膜トランジスタ（ｎＴＦＴ）のＬＤＤ拡散層７９を半導体薄膜７６中に形成するための不純物導入を行う。この際、例えばＰ+イオンを用い、注入ドーズ量：４Ｅ１２〜５Ｅ１３／ｃｍ2、加速電圧：１０〜１００ｋｅＶ程度に設定した質量分離イオン注入が行われる。
【００６５】
その後、図９（ｆ）に示すように、ｎチャンネル領域ａにおけるゲート電極７２上およびＬＤＤ拡散層７９上、さらにｐチャンネル領域ｂ全体を覆うレジストパターン８０を形成し、これをマスクにしたイオン注入法によって、ｎチャンネルの薄膜トランジスタ（ｎＴＦＴ）のソース・ドレイン８１を形成するための不純物導入を行う。この際、例えばＰ+イオンを用い、注入ドーズ量：１Ｅ１４〜１Ｅ１５／ｃｍ2、加速電圧：１０〜１００ｋｅＶ程度に設定した、質量分離または非質量分離型のイオンシャワードーピングが行われる。これにより、ｎＴＦＴ８２を形成する。イオン注入後には、レジストパターン８０を剥離する。
【００６６】
次いで、図９（ｇ）に示すように、ｎチャンネル領域ａ全体と、ｐチャンネル領域ｂのゲート電極７２上を覆うレジストパターン８３を形成し、これをマスクにしたイオン注入法によって、ｐチャンネルの薄膜トランジスタ（ｐＴＦＴ）のソース・ドレイン８４を形成するための不純物導入を行う。この際、例えば、Ｈ2希釈のＢ2Ｈ6ガスを用い、Ｂ+イオンを注入ドーズ量：１Ｅ１５〜３Ｅ１５／ｃｍ2、加速電圧１０〜１００ｋｅＶ程度で注入し、ＰチャンネルＴＦＴ８５を形成する。イオン注入後には、レジストパターン８３を剥離する。
【００６７】
次いで、半導体薄膜７６中に導入した不純物の活性化アニール処理を行う。この活性化アニール処理は、レーザーアニール、ランプアニール、炉アニール等から適宜選択された方法で行われる。
【００６８】
その後、図９（ｈ）に示すように、キャップ絶縁膜７７および半導体薄膜７６を同時にパターニングしてアイランドに分離することにより、各ｎＴＦＴ８２、ｐＴＦＴ８５を素子分離する。次いで、ｎＴＦＴ８２、ｐＴＦＴ８５を覆う状態で酸化シリコン膜４４を１００〜４００ｎｍの膜厚で形成し、さらに続けて窒化シリコン膜４５を１００〜４００ｎｍの膜厚で形成し、これらの膜を層間絶縁膜とする。そして、窒化シリコン膜４５の水素化アニールをＮ2中において３５０〜４００℃で１時間程度施す。
【００６９】
以上の後には、図９（ｉ）に示す工程を、第１実施形態で図６（ｊ）を用いて説明したと同様の手順で行う。すなわち、酸化シリコン膜４４と窒化シリコン膜４５からなる層間絶縁膜に、半導体薄膜３４に達するコンタクトホール４６を形成する。そして、このコンタクトホール４６を介して半導体薄膜３４に接続される配線電極４７を形成する。その後、平坦化絶縁膜４８を塗布形成し、この平坦化絶縁膜４８に配線電極４７に達するコンタクトホール４９を形成する。そして、このコンタクトホール４９を介して配線電極４７に接続された画素電極５０を、平坦化絶縁膜４８上に形成し、表示用駆動パネル８６の完成となる。
【００７０】
以上の製造方法においては、図８（ｂ）を用いて説明したように、ゲート絶縁膜７５上に形成した半導体薄膜７６に対して高圧水蒸気アニールを施した後に、図８（ｃ）を用いて説明したようにキャップ絶縁膜７７を形成し、その後図９（ｈ）に示す工程で半導体薄膜７６のパターニングを行うため、半導体薄膜７６に接する下地のゲート絶縁膜７５やキャップ絶縁膜７７に対して、高圧水蒸気アニールの影響が及ぼされることはなく、第１実施形態と同様の効果を得ることができる。
【００７１】
＜第４実施形態＞
次に、図１０の断面工程図を用いて第４実施形態の半導体薄膜の製造方法を説明する。
【００７２】
本第４実施形態の製造方法が、上述した第３実施形態の方法と異なるところは、半導体薄膜に高圧水蒸気アニールを施すタイミングにある。
タイミングにある。
【００７３】
すなわち、先ず、図１０（ａ）に示す工程を、図８（ａ）を用いて説明したと同様に行うことにより、基板７１上に、ゲート電極７２を形成する。
【００７４】
その後、図１０（ｂ）に示すように、ゲート電極７２を覆う状態で基板７１上に、窒化シリコン膜７３および酸化シリコン膜７４からなるゲート絶縁膜７５をプラズマＣＶＤ成膜する。また、さらに続けて、半導体薄膜７６を成膜する。ここまでの工程は、第３実施形態で図８（ａ），図８（ｂ）で説明したと同様である。
【００７５】
その後、半導体薄膜７６ｈ上に、酸化シリコンからなるキャップ絶縁膜７７を続けて成膜する。このキャップ絶縁膜７７は、ＴＥＯＳ（tetraethoxy silane）ガスを分解して得られる酸化シリコン膜であることが好ましい。そして、以上までの工程を、成膜表面を大気に晒すことなく減圧状態に保ったままで連続して行うこととする。
【００７６】
次に、このキャップ絶縁膜７７上から半導体薄膜７６に対してエネルギーの照射を行い、半導体薄膜７６の結晶性を助長させる。この工程は、第１実施形態において図４（ａ）を用いて説明したと同様に行う。
【００７７】
そして、以上のように半導体薄膜７６上をキャップ絶縁膜７７で覆った状態で、水分雰囲気Ｈ中での熱処理として高圧水蒸気アニールを行う。この工程は、第１実施形態において図４（ｂ）を用いて説明したと同様に行う。
【００７８】
この熱処理が終了した後、図１０（ｃ）に示すように、キャップ絶縁膜（７７）を除去し、半導体薄膜７６を露出させる。
【００７９】
以降の工程は、第１実施形態において図８（ｃ）〜図９（ｉ）を用いて説明したと同様に行い、表示用駆動パネル８６を完成させる。
【００８０】
以上の第４実施形態の製造方法であっても、図１０（ｂ）を用いて説明したように、半導体薄膜７６に対して高圧水蒸気アニールを施した後に、図１０（ｃ）を用いて説明したようにキャップ絶縁膜７７を除去し、その後は第３実施形態と同様に新たなキャップ絶縁膜７７の形成と、当該キャップ絶縁膜７７および半導体薄膜７６のパターニングが行われるため、半導体薄膜７６に接する下地のゲート絶縁膜７５やキャップ絶縁膜７７に対して、水蒸気アニールの影響が及ぼされることはなく、第１実施形態と同様の効果を得ることができる。
【００８１】
また、このうような効果に加えて、半導体薄膜３４の結晶化の助長工程や高圧水蒸気アニール工程が、キャップ絶縁膜７７で半導体薄膜７６を覆った状態で行われるため、結晶化工程、水蒸気アニール工程等での半導体薄膜７６の不純物汚染を防止できる。
【産業上の利用可能性】
【００８２】
ｎチャンネルの薄膜トランジスタを用いたフラットパネルディスプレイの形成にも、適用できる。
【図面の簡単な説明】
【００８３】
【図１】酸化シリコン膜中Ｓｉ−ＯＨ結合濃度とｎチャンネルＴＦＴのしきい値（Ｖｔｈ）との関係を示すグラフである。
【図２】ｎチャネルＴＦＴの伝達特性（ゲート電圧−ドレイン電流特性）を示すグラフである。
【図３】本発明の製造方法に用いる処理装置の一例を示す構成図である。
【図４】第１実施形態の製造方法を示す断面工程図（その１）である。
【図５】第１実施形態の製造方法を示す断面工程図（その２）である。
【図６】第１実施形態の製造方法を示す断面工程図（その３）である。
【図７】第２実施形態の製造方法を示す断面工程図である。
【図８】第３実施形態の製造方法を示す断面工程図（その１）である。
【図９】第３実施形態の製造方法を示す断面工程図（その２）である。
【図１０】第４実施形態の製造方法を示す断面工程図である。
【符号の説明】
【００８４】
３１，７１…基板、３３…半導体薄膜に接する絶縁膜、３４，７６…半導体薄膜、３５，７５…ゲート絶縁膜、３６，７２…ゲート電極、３９，８１…ソース・ドレイン、４０，８２…ｎチャンネルのＴＦＴ（薄膜トランジスタ）、６１，７７…キャップ絶縁膜
【図１】
2005039026.tif 000003
【図２】
2005039026.tif 000004
【図３】
2005039026.tif 000005
【図４】
2005039026.tif 000006
【図５】
2005039026.tif 000007
【図６】
2005039026.tif 000008
【図７】
2005039026.tif 000009
【図８】
2005039026.tif 000010
【図９】
2005039026.tif 000011
【図１０】
2005039026.tif 000012