(57)【要約】【課題】  出力信号が切り替わるときにボツ音が発生しないようにすること。【解決手段】第１のアナログ出力状態１０９又は第２のアナログ出力状態１１０の選択を指示する切換指示信号１１２の指示に応じて、第１のアナログ出力状態１０９又は第２のアナログ出力状態１１０を選択し、これを出力信号１１３として出力するスイッチ１１１を有するアナログ信号切換回路において、指示信号１１２の指示が変化した時に、当該変化時点から任意時間の間に、第１のアナログ出力状態１０９又は第２のアナログ出力状態１１０を交互に繰り返して選択するための制御信号１１８を、制御信号発生器１１７から発生する。これによって、スイッチ１１１が、指示信号１１２の指示が変化したときに、制御信号１１８に応じて第１のアナログ出力状態１０９又は第２のアナログ信号出力状態を交互に繰り返して選択する。【選択図】      図１
2005117610.tif 000002
【特許請求の範囲】
【請求項１】
第１及び第２のアナログ信号の何れか一方の出力状態の選択を指示する指示信号の指示に応じて、前記第１及び第２のアナログ信号の何れか一方を選択して出力する選択手段を有する信号切換回路において、
前記指示信号の指示が変化したときに、当該変化時点から任意時間の間に、前記第１及び第２のアナログ信号を交互に繰り返して選択するための制御信号を発生する発生手段を備え、
前記選択手段は、前記指示信号の指示が変化した時に、前記制御信号に応じて前記第１及び第２のアナログ信号を交互に繰り返して選択する
ことを特徴とする信号切換回路。
【請求項２】
前記制御信号によって、前記第１及び第２のアナログ信号が交互に繰り返して選択される際の選択時間の比率を、経過時間に応じて変化させる
ことを特徴とする請求項１に記載の信号切換回路。
【請求項３】
第１及び第２のアナログ信号の出力状態を相互に切り換える信号切換方法において、
前記第１及び第２のアナログ信号を相互に切り換える際に、切り換え時点から任意時間の間に、前記第１及び第２のアナログ信号を交互に繰り返して選択する
ことを特徴とする信号切換方法。
【請求項４】
アナログ信号及びミュート信号の何れか一方の選択を指示する指示信号の指示に応じて、前記アナログ信号及び前記ミュート信号の何れか一方を選択して出力する選択手段を有するミュート回路において、
前記指示信号の指示が変化したときに、当該変化時点から任意時間の間に、前記アナログ信号及び前記ミュート信号を交互に繰り返して選択するための制御信号を発生する発生手段を備え、
前記選択手段は、前記指示信号の指示が変化した時に、前記制御信号に応じて前記アナログ信号及び前記ミュート信号を交互に繰り返して選択する
ことを特徴とするミュート回路。
【請求項５】
前記制御信号によって、前記アナログ信号及び前記ミュート信号が交互に繰り返して選択される際の選択時間の比率を、経過時間に応じて変化させる
ことを特徴とする請求項４に記載のミュート回路。
【請求項６】
アナログ信号をミュート信号に切り換えることにより当該アナログ信号をミュートするミュート方法において、
前記アナログ信号から前記ミュート信号への切り換え時に、この切り換え時点から任意時間の間に、前記アナログ信号及び前記ミュート信号を交互に繰り返して選択する第１のステップと、
前記第１のステップにおける前記アナログ信号及び前記ミュート信号を交互に繰り返す選択が、少なくとも実行された後に、前記ミュート信号から前記アナログ信号への切り換えが行われた際に、この切り換え時点から任意時間の間に、前記ミュート信号及び前記アナログ信号を交互に繰り返して選択する第２のステップと
を含むことを特徴とするミュート方法。
【請求項７】
制御信号に応じてカウント値が最小値から徐々に最大値となるようにカウントするか、この逆となるようにカウントするかの何れか一方のカウントを行い、このカウント値を複数ビットで表した第１のディジタル信号を出力するカウンタ手段と、
前記第１のディジタル信号を、第２のクロック信号の周期でパルス密度変調した第２のディジタル信号を出力する第１の発生手段と、
前記第１のディジタル信号を、第３のクロック信号の周期でパルス幅変調した第３のディジタル信号を出力する第２の発生手段と、
前記第２のディジタル信号と前記第３のディジタル信号とを掛け算と等価な論理演算を行って合成した第４のディジタル信号を出力する合成手段と
を備えたことを特徴とするディジタル信号発生回路。
【請求項８】
前記合成手段は、前辺第２のディジタル信号が１ビットの信号であり、前記第３のディジタル信号が２ビットの信号である場合に、前記第２のディジタル信号に従って当該第２のディジタル信号及び前記第３のディジタル信号の少なくとも一方を選択することを含む論理演算処理を行う
ことを特徴とする請求項７に記載のディジタル信号発生回路。
【請求項９】
第１及び第２のアナログ信号の何れか一方の出力状態の選択を指示する指示信号の指示に応じて、前記第１及び第２のアナログ信号の何れか一方を選択して出力する選択手段を有する信号切換回路が接続され、この信号切換回路の前記指示信号に、前記第４のディジタル信号を用いる
ことを特徴とする請求項７または８に記載のディジタル信号発生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、オーディオ機器等に適用され、入力される音源を切り換えて出力するための信号出力切り換えや、同音源出力時に当該出力信号のボリューム調整即ち利得切り換え等を行う信号切換回路及び信号切換方法、また、可聴アナログ信号をミュート信号によりミュートし、特に制御信号の変化時にボツ音と言われる可聴な段差のノイズ発生のないアナログ信号を出力するミュート回路及びミュート方法、また、制御信号変化時に表現される大きさを徐々に変化させるためのディジタル信号を発生する信号発生回路に関する。
【背景技術】
【０００２】
ＣＤプレーヤやヘッドホンステレオ等のオーディオ機器では、スピーカやヘッドホン等の可聴アナログ信号発生装置を駆動するための電気信号出力部において、入力される音源を切り換えて出力するための信号出力切り換えや、同じ音源を出力している時にも再生環境や個人の好みに応じて再生ボリュームを調整することが行われる。即ち、出力信号の利得切り換えが行われる。
【０００３】
しかし、異なる音源信号の出力切り換えや、出力信号の振幅切り換えをマイコン等の制御デバイスからの切換指示信号によって制御する場合、出力信号切り換え時のレベル差に相当する段差が出力信号として現れる。この様子を図２４及び図２５を用いて説明する。
図２４は、従来のアナログ信号切換回路の構成図である。このアナログ信号切換回路は、従来から行われている最も簡単な信号切換方法を回路で表したものであり、スイッチ１０３を備えて構成されている。即ち、スイッチ１０３に供給される第１のアナログ信号１０１と第２のアナログ信号１０２との何れかを、切換指示信号１０４に従ってスイッチ１０３を切り換えることにより選択し、これを出力信号１０５として出力する構成となっている。
【０００４】
図２５は、図２４に示すアナログ信号切換回路における切換処理の動作を説明するためのタイミングチャートであり、切換指示信号１０４によって第１のアナログ信号１０１と第２のアナログ信号１０２との何れかが選択され、これが出力信号１０５として出力される際の動作を表している。
例えば、時刻ｔ１において、切換指示信号１０４によって第２のアナログ信号１０２から第１のアナログ信号１０１に切り換えて出力するように指示された場合、出力信号１０５は、互いにレベル差がある第２のアナログ信号１０２のレベルＬ２から第１のアナログ信号１０１のレベルＬ１に瞬時に変化する。これがいわゆるボツ音と呼ばれる可聴な段差のノイズとなり聴感的に大変不愉快なものとなる。時刻ｔ２に示す、その逆の信号切り換えの場合にも同様にノイズが発生する。
【０００５】
このようなノイズを低減するため、例えば出力信号１０５の状態変化が設定利得の変化の場合、下記の特許文献１の可変利得増幅器においては複数の差動増幅器と選択回路を有し、その差動増幅器には、それぞれに異なる利得が設定されている。また、選択回路は、差動増幅器に供給する電流をどの差動増幅器に供給するかが選択でき、選択切り換えによる電流の増減は連続的にできるようになっている。
【０００６】
即ち、連続的に第１の設定利得から第２の設定利得に変更する場合、第１の差動増幅器に供給する電流を連続的に減少させ、第２の差動増幅器に供給する電流を連続的に増加させる。この結果、利得を連続的に変化させることが可能となり、設定利得切り換え時に可聴な段差のノイズを取り除くようになっている。
また、ＣＤプレーヤやヘッドホンステレオ等のオーディオ機器では、スピーカやヘッドホン等の可聴アナログ信号発生装置を駆動するための電気信号出力部において、電源投入時や、音楽の曲と曲の間の無音状態の時間において出力アナログ信号をミュートして不愉快なノイズを低減させることが行われている。
【０００７】
しかし、ミュート状態（あるいはミュート信号出力状態ともいう）と信号出力状態との切り換えをマイコン等の制御デバイスからのミュート指示信号によって制御する場合、ミュート信号レベルと入力される音声信号の信号グランドレベル（音声信号は交流信号であって、無信号時のＤＣレベルを信号グランドレベルと呼ぶ）は必ずしも一致しないため、ミュート指示信号の変化時に両者のレベル差に相当する段差が出力信号に現れる。この様子を図２６および図２７を用いて説明する。
【０００８】
図２６は、従来のミュート回路の構成図である。このミュート回路は、従来から行われている最も簡単な信号をミュートする方法の回路で表したものであり、入力信号１０とミュート信号１１とを、ミュート指示信号１３に従って選択するスイッチ１４を用いる事によって出力信号１２を得る構成となっている。
図２７は、図２６に示すミュート回路におけるミュート処理の動作を説明するためのタイミングチャートであり、ミュート指示信号１３によって入力信号１０とミュート信号１１とが選択され、出力信号１２が得られる際の動作を表している。但し、入力信号１０は、無音状態であり、ミュート信号１１はグランドレベルの状態であるとしている。
【０００９】
例えば時刻ｔ１において、ミュート指示信号１３がミュート状態から信号出力状態に状態変化が指示された場合、出力信号１２は、ミュート信号１１のレベルと入力信号１０のレベルとの差で瞬時に変化し、これがいわゆるボツ音と呼ばれる可聴な段差のノイズとなり聴感的に大変不愉快なものとなる。同様なノイズがミュート指示信号１３によって時刻ｔ２で信号出力状態からミュート状態に状態変化する場合にも発生する。
【００１０】
このノイズを低減するため、下記の特許文献２のミューティング装置では、信号出力とミュート信号に相当するグランドの間を、バイポーラトランジスタ素子を用いて接続し、ミュート指示信号でベースを制御する場合に、制御線中に積分器を挿入し制御信号の変化をなまらせることで出力信号がミュート信号レベルと入力信号レベルの間を緩やかに変遷してゆくようにして、ボツ音を低減させようとしている。
【特許文献１】特開平９−７４３２２号公報
【特許文献２】特開平５−３２５４０５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
ところで、上記特許文献１の可変利得増幅器においては、選択切り換えの制御信号は電圧が連続的に変化するようなアナログ信号であり、制御信号の発生器と可変利得増幅器自体は共にアナログ回路によるものである。これらを例えば半導体集積回路に作成した場合、プロセス変動の影響や温度特性、電源電圧特性により、利得変更時や音源選択時の遷移時間のコントロールが容易ではない。このように、遷移時間を適正値とする事が困難となると、出力信号が切り替わるときにボツ音が発生するという問題がある。
【００１２】
また、遷移時間のばらつきが大きい場合、例えば利得変更指示後に利得が適切に変更されるまで時間がかかりすぎ、また、例えば音源変更後に音楽演奏の信号を出力する場合、曲の頭が欠けることを避けるために音楽演奏をスタートするまでの間、長い待ち時間を設けなければならなくなる。
また、上記特許文献２のミューティング装置においては、制御信号をなまらせる度合いが、その制御信号が経由する抵抗とコンデンサで定まるようになっており、抵抗値やコンデンサ容量を例えば半導体集積回路に作成した場合、プロセス変動の影響を受けるため、時定数のコントロールが容易ではない。
【００１３】
また、バイポーラトランジスタのベース電圧による可変抵抗性を利用しているので、抵抗値自体の温度特性及び閾値の温度特性があり、このため出力信号のミュート状態と信号出力状態との間の遷移時間のばらつきが大きい。
これらのように、次定数のコントロールが容易でなかったり、出力信号のミュート状態との信号出力状態との間の遷移時間のばらつきが大きかったりすると、その時定数や遷移時間を適正値とする事が困難となり、このため、出力信号のミュート状態と信号出力状態とが切り替わるときにボツ音が発生するという問題がある。
【００１４】
本発明は、このような課題に鑑みてなされたものであり、出力信号が切り替わるときにボツ音が発生しないようにすることができる信号切換回路、信号切換方法、ミュート回路、ミュート方法、信号発生回路を提供することを目的としている。
【課題を解決するための手段】
【００１５】
上記目的を達成するために、本発明の請求項１による信号切換回路は、第１及び第２のアナログ信号の何れか一方の出力状態の選択を指示する指示信号の指示に応じて、前記第１及び第２のアナログ信号の何れか一方を選択して出力する選択手段を有する信号切換回路において、前記指示信号の指示が変化したときに、当該変化時点から任意時間の間に、前記第１及び第２のアナログ信号を交互に繰り返して選択するための制御信号を発生する発生手段を備え、前記選択手段は、前記指示信号の指示が変化した時に、前記制御信号に応じて前記第１及び第２のアナログ信号を交互に繰り返して選択することを特徴としている。
【００１６】
この構成によれば、アナログ信号が可聴域の信号である場合、指示信号に応じた第１及び第２のアナログ信号の出力状態を相互に切り換える際に、制御信号によって第１及び第２のアナログ信号を交互に繰り返して選択する動作が、人の聴覚に相当する２０ｋＨｚの通過域より遥かに高い周波数で行われたとすると、その交互に繰り返して選択する動作によって出力される信号が、人には滑らかに変化してゆく聴感的信号として聞こえるので、従来不快であった切り換え時の信号段差によるボツ音が無くなる。
【００１７】
また、本発明の請求項２による信号切換回路は、請求項２において、前記制御信号によって、前記第１及び第２のアナログ信号が交互に繰り返して選択される際の選択時間の比率を、経過時間に応じて変化させることを特徴としている。
この構成によれば、制御信号によって第１及び第２のアナログ信号を交互に繰り返して選択する際の選択時間の比率が、時間経過に応じて変化することによって、一様に変化してゆく、より滑らかな聴感的信号を得ることができる。
【００１８】
また、本発明の請求項３による信号切換方法は、第１及び第２のアナログ信号の出力状態を相互に切り換える信号切換方法において、前記第１及び第２のアナログ信号を相互に切り換える際に、切り換え時点から任意時間の間に、前記第１及び第２のアナログ信号を交互に繰り返して選択することを特徴としている。
この方法によれば、アナログ信号が可聴帯域の信号である場合に、第１及び第２のアナログ信号の出力状態を相互に切り換える際に、第１及び第２のアナログ信号を交互に繰り返して選択するが、この選択が、人に聴覚に相当する２０ｋＨｚの通過帯域より遥かに高い周波数で行われたとすると、その交互に繰り返される選択によって出力される信号は、人には滑らかに変化してゆく聴感的信号として聞こえるので、従来不快であった切り換え時の信号段差によるボツ音が無くなる。
【００１９】
また、本発明の請求項４によるミュート回路は、アナログ信号及びミュート信号の何れか一方の選択を指示する指示信号の指示に応じて、前記アナログ信号及び前記ミュート信号の何れか一方を選択して出力する選択手段を有するミュート回路において、前記指示信号の指示が変化したときに、当該変化時点から任意時間の間に、前記アナログ信号及び前記ミュート信号を交互に繰り返して選択するための制御信号を発生する発生手段を備え、前記選択手段は、前記指示信号の指示が変化した時に、前記制御信号に応じて前記アナログ信号及び前記ミュート信号を交互に繰り返して選択することを特徴としている。
【００２０】
この構成によれば、アナログ信号が可聴域の信号である場合に、指示信号に応じたアナログ信号とミュート信号との交互の切り換え時に、制御信号によるアナログ信号とミュート信号とを交互に繰り返される選択が、人の聴覚に相当する２０ｋＨｚの通過域より遥かに高い周波数で行われたとすると、その交互に繰り返される選択によって出力される信号は、人には滑らかに変化してゆく聴感的信号として聞こえるので、従来不快であった切り換え時の信号段差によるボツ音が無くなる。
【００２１】
また、本発明の請求項５によるミュート回路は、請求項４において、前記制御信号によって、前記アナログ信号及び前記ミュート信号が交互に繰り返して選択される際の選択時間の比率を、経過時間に応じて変化させることを特徴としている。
この構成によれば、制御信号によるアナログ信号とミュート信号との交互に繰り返される選択時間の比率が時間経過に応じて変化することによって、一様に変化してゆく、より滑らかな聴感的信号を得ることができる。
【００２２】
また、本発明の請求項６によるミュート方法は、アナログ信号をミュート信号に切り換えることにより当該アナログ信号をミュートするミュート方法において、前記アナログ信号から前記ミュート信号への切り換え時に、この切り換え時点から任意時間の間に、前記アナログ信号及び前記ミュート信号を交互に繰り返して選択する第１のステップと、前記第１のステップにおける前記アナログ信号及び前記ミュート信号を交互に繰り返す選択が、少なくとも実行された後に、前記ミュート信号から前記アナログ信号への切り換えが行われた際に、この切り換え時点から任意時間の間に、前記ミュート信号及び前記アナログ信号を交互に繰り返して選択する第２のステップとを含むことを特徴としている。
【００２３】
この方法によれば、アナログ信号が可聴帯域の信号である場合に、アナログ信号とミュート信号との相互の切り換え時に、アナログ信号とミュート信号とを交互に繰り返して選択するが、この選択が、人に聴覚に相当する２０ｋＨｚの通過帯域より遥かに高い周波数で行われたとすると、その交互に繰り返される選択によって出力される信号は、人には滑らかに変化してゆく聴感的信号として聞こえるので、従来不快であった切り換え時の信号段差によるボツ音が無くなる。
【００２４】
また、本発明の請求項７によるディジタル信号発生回路は、制御信号に応じてカウント値が最小値から徐々に最大値となるようにカウントするか、この逆となるようにカウントするかの何れか一方のカウントを行い、このカウント値を複数ビットで表した第１のディジタル信号を出力するカウンタ手段と、前記第１のディジタル信号を、第２のクロック信号の周期でパルス密度変調した第２のディジタル信号を出力する第１の発生手段と、前記第１のディジタル信号を、第３のクロック信号の周期でパルス幅変調した第３のディジタル信号を出力する第２の発生手段と、前記第２のディジタル信号と前記第３のディジタル信号とを掛け算と等価な論理演算を行って合成した第４のディジタル信号を出力する合成手段とを備えたことを特徴としている。
【００２５】
この構成によれば、例えば、出力信号の表現する大きさが、変化開始時に緩やかに変化を行い、徐々に変化を速めることができるので、変化完了までの時間が短く、且つ変化開始時又は変化終了時に滑らかに大きさの変化を行うディジタル信号を発生することができる。
また、本発明の請求項８によるディジタル信号発生回路は、請求項７において、前記合成手段は、前辺第２のディジタル信号が１ビットの信号であり、前記第３のディジタル信号が２ビットの信号である場合に、前記第２のディジタル信号に従って当該第２のディジタル信号及び前記第３のディジタル信号の少なくとも一方を選択することを含む論理演算処理を行うことを特徴としている。
【００２６】
この構成によれば、例えば１ビットである出力信号のハイレベルとローレベルの信号レベルの占有割合が、変化開始時に緩やかに変化を行い、中ほどで変化を速め、再び緩やかな変化となって変化を終了することができるため、変化完了までの時間が短く、且つ変化開始時及び変化完了時に滑らかに表現される大きさの変化を行うディジタル信号を発生することができる。
【００２７】
また、本発明の請求項９によるディジタル信号発生回路は、請求項７または８において、第１及び第２のアナログ信号の何れか一方の出力状態の選択を指示する指示信号の指示に応じて、前記第１及び第２のアナログ信号の何れか一方を選択して出力する選択手段を有する信号切換回路が接続され、この信号切換回路の前記指示信号に、前記第４のディジタル信号を用いることを特徴としている。
【００２８】
この構成によれば、例えば第４のディジタル信号の表現する大きさが、変化開始時又は変化終了時に緩やかに変化を行うことができるため、この重み付けに応じて選択されるアナログ信号の出力状態の切り換えは、切り換え完了までの時間が短く、かつ変化開始時又は変化完了時に滑らかに割合変化を行うので、アナログ信号切換回路に、聴感上のボツ音を発生させないようにすることができる。
【発明の効果】
【００２９】
以上説明したように本発明によれば、信号切換回路において、アナログ信号が可聴域の信号である場合、指示信号に応じた第１及び第２のアナログ信号の出力状態を相互に切り換える際に、制御信号によって第１及び第２のアナログ信号を交互に繰り返して選択するようにした。この選択動作が、人の聴覚に相当する２０ｋＨｚの通過域より遥かに高い周波数で行われたとすると、その交互に繰り返して選択する動作によって出力される信号が、人には滑らかに変化してゆく聴感的信号として聞こえるようになる。
【００３０】
従って、第１及び第２のアナログ信号の出力状態が相互に切り替わるときにボツ音が発生しないようにすることができるという効果がある。
また、アナログ信号出力状態が３状態以上ある場合、任意の切り換える元の状態と任意の切り換える先の状態とで同等な回路及び方法をとることによって、任意の出力状態間で出力状態が切り替わるときにボツ音が発生しないようにすることができるという効果を得ることもできる。
【００３１】
また、ミュート回路及び方法において、指示信号の指示が変化した時に、当該変化地点から任意時間の間に、アナログ信号及びミュート信号を交互に繰り返して選択するための制御信号を発生させ、指示信号の指示が変化した時に、その制御信号に応じてアナログ信号及びミュート信号の何れか一方を選択するようにした。
これによって、アナログ信号が可聴帯域の信号である場合に、指示信号に応じたアナログ信号とミュート信号との切り替え時に、制御信号によるアナログ信号とミュート信号との交互に繰り返される選択が、人の聴覚に相当する２０ｋＨｚの通過帯域より遥かに高い周波数で行われたとすると、その交互に繰り返される選択によって出力される信号は、人には滑らかに変化してゆく聴感的信号として聞こえる。
【００３２】
従って、出力信号のミュート状態と信号出力状態とが切り替わるときにボツ音が発生しないようにすることができるという効果がある。
また、ディジタル信号発生回路において、変化完了までの時間が短く、滑らかに表現される大きさで変化するディジタル信号を発生することができる。また、本ディジタル信号発生回路の出力信号を、アナログ信号切換回路の指示信号として用いることによって、アナログ信号切換回路に、変化完了までの時間が短く、切り換え時にボツ音が発生しないようにすることができる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施の形態を、図面を参照して説明する。
（第１の実施の形態）
図１は、本発明の実施の形態に係るアナログ信号切換回路の構成を示す図である。
図１に示すアナログ信号切換回路１００において、第１のアナログ信号１０９と第２のアナログ信号１１０との何れかがスイッチ１１１によって選択されることにより出力信号１１３となる。そのスイッチ１１１の制御を行う制御信号１１８は、切換指示信号１１２を受ける制御信号発生器１１７で発生される。
【００３４】
その制御信号１１８は、切換指示信号１１２が第２のアナログ信号１１０から第１のアナログ信号１０９への切り換えを指示する場合は、出力信号１１３を、第１のアナログ信号１０９と第２のアナログ信号１１０とを一回以上切り換えた状態の信号とした後に、第１のアナログ信号１０９として安定させる。
また、制御信号１１８は、切換指示信号１１２が第１のアナログ信号１０９から第２のアナログ信号１１０への変化を指示する場合は、出力信号１１３を、第２のアナログ信号１１０と第１のアナログ信号１０９とを一回以上切り換えた状態の信号とした後に、第２のアナログ信号１１０として安定させる。
【００３５】
図２は、図１に示すアナログ信号切換回路１００におけるアナログ信号切り換え処理の動作を説明するためのタイミングチャートである。つまり、その回路１００において切換指示信号１１２に応じて第１のアナログ信号１０９と第２のアナログ信号１１０とが選択されて出力信号１１３として出力される際の動作を説明するための図である。
時刻ｔ１において、切換指示信号１１２が第２のアナログ信号１１０から第１のアナログ信号１０９に切り換える指示状態に変化した場合、この例では、制御信号発生器１１７によって発生された制御信号１１８が第１のアナログ信号１０９の出力と第２のアナログ信号１１０の出力とを４回繰り返した後に、第１のアナログ信号１０９の出力状態となって安定するようにスイッチ１１１を制御する。
【００３６】
この制御によって、出力信号１１３は第１のアナログ信号１０９のレベルＬ１１と第２のアナログ信号１１０のレベルＬ１２とを４回繰り返した後に第１のアナログ信号１０９のレベルＬ１１となる。
時刻ｔ２において、切換指示信号１１２が第１のアナログ信号１０９から第２のアナログ信号１１０に切り換える指示状態に変化した場合、この例では、制御信号発生器１１７によって発生された制御信号１１８が第２のアナログ信号１１０の出力と第１のアナログ信号１０９の出力を４回繰り返した後に、第２のアナログ信号１１０の出力状態となって安定するようにスイッチ１１１を制御する。
【００３７】
この制御によって、出力信号１１３は第２のアナログ信号１１０のレベルＬ１２と第１のアナログ信号１０９のレベルＬ１１とを４回繰り返した後に第２のアナログ信号１１０のレベルＬ１２となる。
ここで、人の聴覚は、およそ通過帯域が２０ｋＨｚのローパスフィルターを有する状態となっており、上記のように繰り返されるミュート状態と信号出力状態との変化が、２０ｋＨｚより遥かに高い周波数で行われた場合は、図２の最下段に破線で聴感的信号１１９として聞くことができる。図示するように、滑らかに変化してゆく聴感的信号１１９として聞こえてくるために従来不快であった信号段差によるボツ音はなくなる。
【００３８】
更に、制御信号１１８に応じて第１のアナログ信号１０９と第２のアナログ信号１１０とを繰り返して変化させる場合に、両者の占有する時間の比率を経時的に変化させることで、聴感的信号１１９の変化をより滑らかにすることができる。
その制御信号１１８に応じて第１のアナログ信号１０９と第２のアナログ信号１１０とを繰り返して変化させる場合の例を図３に示し、その説明を行う。
【００３９】
制御信号１１８Ａの例では等間隔の時間Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７、Ｔ８、Ｔ９、Ｔ１０において、第１のアナログ信号１０９と第２のアナログ信号１１０とが出力される時間長の比率が変化する。
Ｔ１では第１のアナログ信号１０９と第２のアナログ信号１１０の出力される時間の長さの比が１：４であり、Ｔ２では２：３、Ｔ３では３：２、Ｔ４では４：１、Ｔ５では全期間、第１のアナログ信号１０９が出力される。Ｔ６では第２のアナログ信号１１０と第１のアナログ信号１０９の出力される時間の長さの比が１：４であり、Ｔ７では２：３、Ｔ８では３：２、Ｔ９では４：１、Ｔ１０では全期間第２のアナログ信号１１０が出力される。これにより各区間Ｔ１〜Ｔ１０でのレベルは、一様に変化してゆき滑らかな聴感的信号１１９が得られる。
【００４０】
制御信号１１８Ｂの例では、Ｔ１〜Ｔ１０の各区間はそれぞれ５つの小区間に分割されており、第１のアナログ信号１０９と第２のアナログ信号１１０とが出力される小区間の数の比（いわゆる密度）が変化する。Ｔ１では第１のアナログ信号１０９と第２のアナログ信号１１０の出力される小区間数の比が１：４であり、Ｔ２では２：３、Ｔ３では３：２、Ｔ４では４：１、Ｔ５では小区間全て、第１のアナログ信号１０９が出力される。
【００４１】
Ｔ６では第２のアナログ信号１１０と第１のアナログ信号１０９の出力される小区間の数の比が１：４であり、Ｔ７では２：３、Ｔ８では３：２、Ｔ９では４：１、Ｔ１０では小区間全て、第２のアナログ信号１１０が出力される。これにより各区間Ｔ１〜Ｔ１０でのレベルは、一様に変化してゆき滑らかな聴感的信号１１９が得られる。
制御信号１１８Ｃの例では、制御信号１１８Ｂの例と同じくＴ１〜Ｔ１０までの各区間での第１のアナログ信号１０９と第２のアナログ信号１１０の出力される時間の長さの比が滑らかに変化するが、各区間Ｔ１〜Ｔ１０での第１のアナログ信号１０９と第２のアナログ信号１１０の出力は分割することができ、この例では新たに向かってゆく変化後状態の信号が各区間の中央に位置され、その前と後ろとに２分割された変化前状態の信号が位置される。これにより各区間Ｔ１〜Ｔ１０でのレベルは、一様に変化してゆき滑らかな聴感的信号１１９が得られる。
【００４２】
このような制御信号１１８Ａ〜１１８Ｃの発生は、予め設定されたＲＯＭ(Read Only Memory)などの記憶手段からの信号で発生することができる。また、ノイズシェーパー等のディジタル論理回路で、ディジタル論理回路の入力信号を徐々にアップ又はダウンさせながら得られる１ビット信号出力を利用することもできる。
また、制御信号１１８Ａ〜１１８Ｃを、既知のクロック信号により動作される論理信号に応じて発生する場合は、状態の変化が予め設定された既知の時間となるアナログ信号切換回路とすることができ、これによって、半導体集積回路として製造された場合の製造条件、使用温度環境等の影響を受けない。
【００４３】
具体的には、アナログ信号パスの出力選択の切り換えや増幅回路の設定利得の切り換え、加算回路の加算信号切り換えのように、アナログ回路の出力状態が遷移する場合、その遷移に対して上記のような実施の形態をとることによって、上記で説明した通り滑らかに変化してゆく出力信号１１３を得ることができる。
（第１の実施の形態に係る実施例１）
図４は、本発明の第１の実施の形態に係る実施例１によるアナログ信号切換回路の構成を示す図である。
【００４４】
本実施例は、アナログ信号切換回路が半導体基板上にＭＯＳトランジスタを用いて集積されたケースであり、出力信号の選択切り換えを行う。第１の入力信号１２０と第２の入力信号１２１がＭＯＳトランジスタＱ１０１、Ｑ１０２、Ｑ１０３、Ｑ１０４からなるスイッチによって選択され、出力信号１２４を得る。
ＭＯＳトランジスタＱ１０１〜Ｑ１０４のオン／オフを行う制御信号ＳＥＬ及びＳＥＬ＿Ｂは、切換指示信号１２２を受けて制御信号発生器１２３で発生される信号となっている。この制御信号であるＳＥＬ及びＳＥＬ＿Ｂは逆相の関係にあり、切換指示信号１２２が第２の入力信号１２１の出力状態から第１の入力信号１２０の出力状態への変化を指示する場合は、出力信号１２４を1回以上の第１の入力信号１２０の出力と第２の入力信号１２１の出力とを行った後に第１の入力信号１２０の出力状態として安定させる動作を行う。
【００４５】
また、切換指示信号１２２が第１の入力信号１２０の出力状態から第２の入力信号１２１の出力状態への変化を指示する場合は、出力信号１２４を1回以上の第２の入力信号１２１の出力と第１の入力信号１２０の出力とを行った後に第２の入力信号１２１の出力状態として安定させる動作を行う。
Ｑ１０１とＱ１０３はＮ型ＭＯＳトランジスタで、Ｑ１０２とＱ１０４はＰ型ＭＯＳトランジスタである。第１の入力信号１２０を出力する場合は、制御信号ＳＥＬが０、制御信号ＳＥＬ＿Ｂが１となり、ＭＯＳトランジスタＱ１０１とＱ１０２がオンで、Ｑ１０３とＱ１０４がオフとなる。
【００４６】
第２の入力信号１２１を出力する場合は、制御信号ＳＥＬが１、制御信号ＳＥＬ＿Ｂが０となり、ＭＯＳトランジスタＱ１０１とＱ１０２がオフで、Ｑ１０３とＱ１０４がオンとなる。
（第１の実施の形態に係る実施例２）
図５は、本発明の第１の実施の形態に係る実施例２によるアナログ信号切換回路の構成を示す図である。
【００４７】
本実施例は、アナログ信号切換回路が半導体基板上にＭＯＳトランジスタを用いて集積されたケースであり、出力信号の選択切り換えを行うための差動増幅器１２９を用いた反転増幅回路である。
この差動増幅器１２９は、逆相の関係にある制御信号ＳＥＬとＳＥＬ＿Ｂとによって第１の入力信号１２５の反転信号出力状態と、第２の入力信号１２６の反転信号出力状態との何れかの状態となる。制御信号ＳＥＬ及びＳＥＬ＿Ｂは、切換指示信号１２７を受けて制御信号発生器１２８で発生される信号である。
【００４８】
切換指示信号１２７が、第２の入力信号１２６の反転信号出力状態から第１の入力信号１２５の反転信号出力状態への変化を指示する場合は、出力信号１３１を、第１の入力信号１２５の反転信号と第２の入力信号１２６の反転信号とを一回以上切り換えた状態の信号とした後に、第１の入力信号２５の反転信号となって安定させる動作を行う。
また、切換指示信号１２７が第１の入力信号１２５の反転信号出力状態から第２の入力信号１２６の反転信号出力状態への切り換えを指示する場合は、出力信号１３１を、第２の入力信号１２６の反転信号と第１の入力信号１２５の反転信号とを一回以上切り換えた状態の信号とした後に、第２の入力信号１２６の反転信号出力状態となって安定させる動作を行う。
【００４９】
第１の入力信号１２５の反転信号を出力する場合は、制御信号ＳＥＬが０、制御信号ＳＥＬ＿Ｂが１となり、差動増幅器１２９が第１の入力信号１２５を反転して出力し、ＭＯＳトランジスタＱ１０６がオフとなり、Ｑ１０５がオンとなる。
第２の入力信号１２６の反転信号を出力する場合は、制御信号ＳＥＬが１、制御信号ＳＥＬ＿Ｂが０となり、差動増幅器１２９が第２の入力信号１２６を反転して出力し、ＭＯＳトランジスタＱ１０５がオフとなり、Ｑ１０６がオンとなる。
【００５０】
また、入力信号１２５，１２６の選択が３つ以上の場合でも同様に、複数信号の中から選択元となる信号と選択先となる信号との２つの信号に対して、上記同様の制御を行うことによって実現することができる。
（第１の実施の形態に係る実施例３）
図６は、本発明の第１の実施の形態に係る実施例３によるアナログ信号切換回路の構成を示す図である。
【００５１】
本実施例は、アナログ信号切換回路が半導体基板上にＭＯＳトランジスタを用いて集積されたケースであり、アナログ信号の加算を行うための差動増幅器１４１を用いた反転加算回路である。
その差動増幅器１４１は、２つの独立した制御信号ＳＥＬ１とＳＥＬ２とによってそれぞれ第１の入力信号１３９と、第２の入力信号１４０とを出力状態、遮断状態に切り換える。制御信号ＳＥＬ１とＳＥＬ２が両方とも遮断状態を選択した場合、出力信号１４３は信号グランドレベル１４２のレベルとなり、両方とも出力状態の場合、出力信号１４３は第１の入力信号１３９と第２の入力信号１４０を加算して反転した信号となる。制御信号ＳＥＬ１及びＳＥＬ２は、切換指示信号１３５，１３６を受けて制御信号発生器１３７及び１３８で発生される信号である。
【００５２】
一方の切換指示信号１３６が遮断状態の時、他方の切換指示信号１３５が第１の入力信号１３９の遮断状態から出力状態を指示した場合、出力信号１４３を、第１の入力信号３９の反転信号状態と信号グランドレベル１４２のレベル状態とを一回以上切り換えた状態とした後に、第１の入力信号１３９の反転信号の出力状態となって安定させる動作を行う。
【００５３】
また、その後、切換指示信号１３６が第２の入力信号１４０の遮断状態から出力状態への変化を指示する場合は、出力信号１４３を、第１の入力信号１３９と第２の入力信号１４０とを加算した反転信号と第１の入力信号１３９の反転信号とを一回以上切り換えた状態とした後に、第１の入力信号１３９と第２の入力信号１４０との加算信号を反転した信号の出力状態となって安定させる動作を行う。
【００５４】
第１の入力信号１３９の反転信号を出力する場合は、制御信号ＳＥＬ１が１、差動増幅器１４１が第１の入力信号１３９を反転して出力し、ＭＯＳトランジスタＱ１０７がオンとなる。
第２の入力信号１４０の反転信号を出力する場合は、制御信号ＳＥＬ２が１、差動増幅器１４１が第２の入力信号１４０を反転して出力し、ＭＯＳトランジスタＱ１０８がオンとなる。
【００５５】
また、入力信号が３つ以上の場合でも、上記同様に、それぞれ独立した制御信号発生器を用いることによって入力信号の制御を行うことができる。
（第１の実施の形態に係る実施例４）
図７は、本発明の第１の実施の形態に係る実施例４によるアナログ信号切換回路の構成を示す図である。
【００５６】
本実施例は、アナログ信号切換回路が半導体基板上にＭＯＳトランジスタを用いて集積されたケースであり、アナログ信号の増幅を行うための差動増幅器１５０を用いた反転加算回路である。
その差動増幅器１５０は、逆相の関係にある制御信号ＳＥＬとＳＥＬ＿Ｂとによって入力信号１４９が第１の設定利得に応じて増幅された反転信号出力状態と、第２の設定利得に応じて増幅された反転信号出力状態との何れかの状態となる。
【００５７】
ここでいう第１の設定利得は、抵抗素子１５３及び１５５によって決定され、第２の設定利得は、抵抗素子１５４及び１５５によって決定される。制御信号ＳＥＬ及びＳＥＬ＿Ｂは切換指示信号１４７を受けて制御信号発生器１４８で発生される信号である。
切換指示信号１４７が第２の設定利得に応じて増幅された反転信号の出力状態から第１の設定利得に応じて増幅された反転信号の出力状態への切り換えを指示する場合は、出力信号１５２を、第１の設定利得に応じて増幅された反転信号と第２の設定利得に応じて増幅された反転信号とを一回以上切り換えた状態とした後に、第１の設定利得に応じて増幅された反転信号の出力状態として安定させる動作を行う。
【００５８】
また、切換指示信号１４７が第１の設定利得に応じて増幅された反転信号の出力状態から第２の設定利得に応じて増幅された反転信号の出力状態への切り換えを指示する場合は、出力信号１５２を、第２の設定利得に応じて増幅された反転信号と第１の設定利得に応じて増幅された反転信号とを一回以上切り換えた状態とした後に、第１の設定利得に応じて増幅された反転信号の出力状態として安定させる動作を行う。
【００５９】
第１の設定利得に応じて増幅された反転信号を出力する場合は、制御信号ＳＥＬが０、制御信号ＳＥＬ＿Ｂが１となり、差動増幅器１５０が、入力信号１４９を第１の設定利得に応じて増幅した反転信号を出力し、ＭＯＳトランジスタＱ１１０がオフとなり、Ｑ１０９がオンとなる。
第２の設定利得に応じて増幅された反転信号を出力する場合は、制御信号ＳＥＬが１、制御信号ＳＥＬ＿Ｂが０となり、差動増幅器１５０が、入力信号１４９を第２の設定利得に応じて増幅した反転信号を出力し、ＭＯＳトランジスタＱ１０９がオフとなり、Ｑ１１０がオフとなる。
【００６０】
また、設定利得の選択が３つ以上の場合でも同様に、複数設定の中から選択元となる設定と選択先となる設定との２つの設定に対して、上記同様に、それぞれ第１の設定利得と第２の設定利得とに対して行う制御によって実現することができる。
（第１の実施の形態に係る実施例５）
図８は、本発明の第１の実施の形態に係る実施例５によるアナログ信号切換回路の構成を示す図である。
【００６１】
本実施例は、アナログ信号グランドレベルを発生するアナログ信号切換回路と反転増幅回路が半導体基板上にＭＯＳトランジスタを用いて集積されたケースである。アナログ信号グランドレベル電圧発生を発生するアナログ信号切換回路は、予め作られたＤＣ（直流）レベル１５８とグランドレベル１５９とをＭＯＳトランジスタＱ１１１及びＱ１１２で選択し、これがアナログ信号グランドレベル１６３として出力される。
【００６２】
逆相の関係にある制御信号ＳＥＬとＳＥＬ＿ＢとによってＤＣレベル１５８の出力状態と、グランドレベル１５９の出力状態との何れかの状態となる。制御信号ＳＥＬ及びＳＥＬ＿Ｂは、切換指示信号１５６を受けて制御信号発生器１５７で発生される信号である。
この回路動作について説明する。通常用いられるＤＣレベル１５８は、ある一定のＤＣ電圧であり、グランドレベル１５９は通常０Ｖである。反転増幅回路１６０が動作時、ＤＣレベル１５８がアナログ信号グランドレベル１６３として差動増幅器１６０の非反転入力端に接続される。
【００６３】
音声信号はＡＣ（交流）信号であって、出力信号１６１が無信号時のＤＣレベルがアナログ信号グランドレベル１６３、即ちＤＣレベル１５６となる。反転増幅回路１６０が動作しない場合は、アナログ信号グランドレベル１６３はグランドレベル１５９となる。
従って、本実施例では、電源投入時や電源遮断時等における反転増幅回路の動作開始、終了時にアナログ信号グランドレベル１６３及び出力信号１６１を、聴感上緩やかに立ち上がる、又は立ち下がる状態に遷移させることができる。
【００６４】
切換指示信号１５６が、グランドレベル１５９の出力状態からＤＣレベル１５８の出力状態への切り換えを指示する場合は、アナログ信号グランドレベル１６３を、グランドレベル１５９の出力とＤＣレベル１５８の出力とを一回以上切り換えた状態とした後に、ＤＣレベル１５８の出力状態として安定させる動作を行う。
また、切換指示信号１５６が、ＤＣレベル１５８の出力状態からグランドレベル１５９の出力状態への切り換えを指示する場合は、アナログ信号グランドレベル１６３を、グランドレベル１５９の出力とＤＣレベル１５８の出力とを一回以上切り換えた状態とした後に、グランドレベル１５９の出力状態として安定させる動作を行う。
【００６５】
ＤＣレベル１５８を出力する場合は、制御信号ＳＥＬが０、制御信号ＳＥＬ＿Ｂが１となり、アナログ信号グランドレベル１６３にＤＣレベル１５８を出力し、ＭＯＳトランジスタＱ１１２がオフとなり、Ｑ１１１がオンとなる。
グランドレベル１５９を出力する場合は、制御信号ＳＥＬが１、制御信号ＳＥＬ＿Ｂが０となり、アナログ信号グランドレベル１６３にグランドレベル１５９を出力し、ＭＯＳトランジスタＱ１１１がオフとなり、Ｑ１１２がオフとなる。
（第２の実施の形態）
図９は、本発明の第２の実施の形態に係るミュート回路の構成を示す図である。
【００６６】
図９に示すミュート回路２０において、入力信号３０とミュート信号３１とがスイッチ３４によって選択されていることによって出力信号３２を得る。そのスイッチ３４の制御を行う制御信号３６は、ミュート指示信号３３を受けて制御信号発生器３５で発生される。この制御信号３６は、ミュート指示信号３３がミュート状態から信号出力状態への変化を指示する場合は、出力信号３２を１回以上の入力信号３０の出力とミュート信号３１の出力を行った後に、入力信号３０を出力する状態として安定させる。
【００６７】
また、制御信号３６は、ミュート指示信号３３が信号出力状態からミュート状態への変化を指示する場合は、出力信号３２を１回以上のミュート信号３１の出力と入力信号３０の出力を行った後に、ミュート信号３１を出力する状態として安定させる。
図１０は、図９に示すミュート回路２０におけるミュート処理の動作を説明するためのタイミングチャートである。つまり、ミュート回路２０においてミュート指示信号３３により入力信号３０とミュート信号３１とが選択されて出力信号３２として出力される際の動作を説明するための図である。但し、入力信号３０は無音状態であり、ミュート信号３１はグランドレベルの状態であるとしている。
【００６８】
時刻ｔ１において、ミュート指示信号３３がミュート状態から信号出力状態に状態変化した場合、この例では制御信号発生器３５によって発生された制御信号３６が入力信号３０の出力とミュート信号３１の出力を４回繰り返した後に、入力信号３０の出力状態となって安定するようにスイッチ３４を制御し、出力信号３２は入力信号３０のレベルとミュート信号３１のレベルを４回繰り返して出力した後に入力信号３０のレベルを出力し続ける。
【００６９】
時刻ｔ２において、ミュート指示信号３３が信号出力状態からミュート出力状態に状態変化した場合、この例では、制御信号発生器３５によって発生された制御信号３６がミュート信号３１の出力と入力信号３０の出力を４回繰り返した後に、ミュート信号３１の出力状態となって安定するようにスイッチ３４を制御し、出力信号３２はミュート信号３１のレベルと入力信号３０のレベルを４回繰り返して出力した後にミュート信号３１のレベルを出力し続ける。
【００７０】
ここで、人の聴覚は、およそ通過帯域が２０ｋＨｚのローパスフィルターを有している状態となっており、上記のように繰り返されるミュート状態と信号出力状態の変化が、２０ｋヘルツより遥かに高い周波数で行われた場合には、図１０の最下段に破線で聴感的信号３７として聞くことができる。図示するように、滑らかに変化してゆく信号３７として聞こえてくるために従来不快であった信号段差によるボツ音はなくなる。
【００７１】
更に、制御信号３６に応じて入力信号３０とミュート信号３１とを繰り返して変化させる場合に、時間的に両者の占有する時間の比率を経時的に変化させることで、聴感的信号３７の変化をより滑らかにすることができる。
その制御信号３６に応じて入力信号３０とミュート信号３１とを繰り返して変化させる場合の例を図１１に示し、その説明を行う。
【００７２】
制御信号１の例では等間隔の時間Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ５、Ｔ６、Ｔ７、Ｔ８、Ｔ９、Ｔ１０において、入力信号３０とミュート信号３１とが出力される時間の長さの比率が変化する。
Ｔ１では入力信号３０とミュート信号３１の出力される時間の長さの比が１：４であり、Ｔ２では２：３、Ｔ３では３：２、Ｔ４では４：１、Ｔ５では全期間、入力信号３０が出力される。Ｔ６ではミュート信号３１と入力信号３０の出力される時間の長さの比が１：４であり、Ｔ７では２：３、Ｔ８では３：２、Ｔ９では４：１、Ｔ１０では全期間ミュート信号３１が出力される。これにより各区間Ｔ１〜Ｔ１０でのレベルは、一様に変化してゆき滑らかな聴感的信号を得られる。
【００７３】
制御信号２の例では、Ｔ１〜Ｔ１０の各区間はそれぞれ５つの小区間に分割されており、入力信号３０とミュート信号３１の出力される小区間の数の比（いわゆる密度）が変化する。Ｔ１では入力信号３０とミュート信号３１の出力される小区間数の比が１：４であり、Ｔ２では２：３、Ｔ３では３：２、Ｔ４では４：１、Ｔ５では小区間全て、入力信号３０が出力される。
【００７４】
Ｔ６ではミュート信号３１と入力信号３０の出力される小区間の数の比が１：４であり、Ｔ７では２：３、Ｔ８では３：２、Ｔ９では４：１、Ｔ１０では小区間全て、ミュート信号３１が出力される。これにより各区間Ｔ１〜Ｔ１０でのレベルは、一様に変化してゆき滑らかな聴感的信号が得られる。
制御信号３の例では、制御信号１の例と同じくＴ１〜Ｔ１０までの各区間での入力信号３０とミュート信号３１の出力される時間の長さの比が滑らかに変化するが、各区間Ｔ１〜Ｔ１０での入力信号３０とミュート信号３１の出力は分割することができ、この例では新たに向かってゆく変化後状態の信号が各区間の中央に位置され、その前と後ろに２分割された変化前状態の信号が位置される。これにより各区間Ｔ１〜Ｔ１０でのレベルは、一様に変化してゆき滑らかな聴感的信号を得られる。
【００７５】
このような制御信号１〜３の発生は、予め設定されたＲＯＭなどの記憶手段からの信号で発生することができる。また、ノイズシェーパー等のディジタル論理回路で、ディジタル論理回路の入力信号を徐々にアップ又はダウンさせながら得られる１ビット信号出力を利用することもできる。
また、制御信号１〜３を、既知のクロックにより動作される論理信号に応じて発生される場合には、状態の変化はあらかじめ設定された既知の時間となるミュート回路２０とすることができ、半導体集積回路として製造された場合の製造条件、使用温度環境等の影響を受けない。
（第２の実施の形態に係る実施例１）
図１２は、本発明の第２の実施の形態に係る実施例１によるミュート回路の構成を示す図である。
【００７６】
本実施例は、ミュート回路が半導体基板上にＭＯＳトランジスタを用いて集積されたケースであり、入力信号５０とミュート信号となっているアナロググランドがＭＯＳトランジスタＱ１、Ｑ２、Ｑ３からなるスイッチによって選択され、出力信号５２を得る。
ＭＯＳトランジスタＱ１、Ｑ２、Ｑ３のオン／オフを行う制御信号ＭＵＴＥ及びＭＵＴＥ＿Ｂは、ミュート指示信号５３を受けて制御信号発生器５５で発生される信号となっている。この制御信号であるＭＵＴＥおよびＭＵＴＥ＿Ｂは逆相の関係にあり、ミュート指示信号５３がミュート状態から信号出力状態への変化を指示する場合は、出力信号５２を1回以上の入力信号の出力とミュート信号の出力を行った後に入力信号５０の出力状態として安定させる動作を行う。
【００７７】
また、ミュート指示信号５３が信号出力状態からミュート状態への変化を指示する場合は、出力信号５２を1回以上のミュート信号の出力と入力信号の出力を行った後にミュート信号の出力状態として安定させる動作を行う。
Ｑ１とＱ３はＮ型ＭＯＳトランジスタで、Ｑ２はＰ型ＭＯＳトランジスタである。入力信号５０を出力する場合は、制御信号ＭＵＴＥが０、制御信号ＭＵＴＥ＿Ｂが１となり、ＭＯＳトランジスタＱ１とＱ２がオンで、Ｑ３がオフとなる。
【００７８】
ミュート信号を出力する場合は、制御信号ＭＵＴＥが１、制御信号ＭＵＴＥ＿Ｂが０となり、ＭＯＳトランジスタＱ１とＱ２がオフで、Ｑ３がオンとなる。アナロググランドは、入力信号５０が無信号時の場合のレベルとすることも可能であり、また、通常最もインピーダンスの低くすることによって、良好なミュート状態とすることが可能なミュート回路搭載装置におけるグランドレベルとすることもできる。
（第２の実施の形態に係る実施例２）
図１３は、本発明の第２の実施の形態に係る実施例２によるミュート回路の構成を示す図である。
【００７９】
本実施例は、ミュート回路が半導体基板上にＭＯＳトランジスタを用いて集積されたケースであり、入力信号６０は差動増幅器を用いたボルテージフォロア回路でバッファリングされるが、この差動増幅器は逆相の関係にある制御信号ＭＵＴＥとＭＵＴＥ＿Ｂとによって出力状態と、出力を駆動しない状態（いわゆるハイインピーダンス出力状態）との何れかの状態となる。
【００８０】
ミュート信号となっているアナロググランドと出力信号６２をつなぐＮ型ＭＯＳトランジスタＱ１４のオン／オフは、制御信号ＭＵＴＥで行われる。制御信号ＭＵＴＥ及びＭＵＴＥ＿Ｂはミュート指示信号６３を受けて制御信号発生器６５で発生される信号である。
ミュート指示信号６３がミュート状態から信号出力状態への変化を指示する場合は、出力信号６２を1回以上の入力信号６０の出力とミュート信号の出力を行った後に、入力信号６０の出力状態となって安定させる動作を行う。
【００８１】
また、ミュート指示信号６３が信号出力状態からミュート状態への変化を指示する場合は、出力信号６２を1回以上のミュート信号の出力と入力信号６０の出力を行った後にミュート信号の出力状態となって安定させる動作を行う。入力信号６０を出力する場合は、制御信号ＭＵＴＥが０、制御信号ＭＵＴＥ＿Ｂが１となり、差動増幅器が入力信号６０をバッファリングして出力し、ＭＯＳトランジスタＱ１４がオフとなる。
【００８２】
ミュート信号を出力する場合は、制御信号ＭＵＴＥが１、制御信号ＭＵＴＥ＿Ｂが０となり、差動増幅器がハイインピーダンス出力状態となり、ＭＯＳトランジスタＱ１４がオンとなる。アナロググランドは入力信号６０が無信号時の場合のレベルとすることも可能であり、また、通常最もインピーダンスの低くすることによって、良好なミュート状態とすることが可能なミュート回路搭載装置におけるグランドレベルとすることもできる。差動増幅器が正と負の両電源で駆動され信号が０ボルト基準で入力され、アナロググランドも０ボルトとすることもできる。
（第３の実施の形態）
図１４は、本発明の第３の実施の形態に係るディジタル信号発生回路の構成を示す図である。
【００８３】
図１４に示すディジタル信号発生回路２００は、カウンタ回路２０１と、パルス密度変調信号発生回路２０２と、パルス幅変調信号発生回路２０３と、信号合成回路２０４とを備えて構成されている。
カウンタ回路２０１は、入力される制御信号２１０がローレベルからハイレベルに変化すると、第１のクロック信号２１１に応じてアップカウントを行い、このアップカウントに応じて第１のディジタル信号２１２が最小のコードから最大のコードに向かって徐々に大きくなり最大のコードで停止する。但し、第1のディジタル信号２１２は、複数ビットの２のべき乗の重み付けが施された信号である。
【００８４】
また、カウンタ回路２０１は、逆に制御信号２１０がハイレベルからローレベルに変化すると、第１のクロック信号２１１に応じてダウンカウントを行い、このダウンカウントに応じて第１のディジタル信号２１２が最大のコードから最小のコードに向かって徐々に小さくなり最小のコードで停止する。
パルス密度変調信号発生回路２０２は、第1のディジタル信号２１２を入力信号とし、第２のクロック信号２１３の周期で例えばディジタルデルタシグマ変調器などによりパルス密度変調した第２のディジタル信号２１４を出力する。この第２のディジタル信号２１４は、第1のディジタル信号２１２が最小のコードの場合は密度的に最小の状態となり、最大のコードの場合は密度的に最大の状態となり、中間値コードの場合は当該中間値コードに対応する密度状態となる。
【００８５】
パルス幅変調信号発生回路２０３は、第1のディジタル信号２１２を入力信号とし、第３のクロック信号２１５の周期でパルス幅変調した第３のディジタル信号２１６を出力する。この第３のディジタル信号２１６は、第1のディジタル信号２１２が最小のコードの場合は最小幅の状態となり、最大のコードの場合は最大幅の状態となり、中間値コードの場合は当該中間値コードに対応する幅となる。
【００８６】
信号合成回路２０４は、第２のディジタル信号２１４と第３のディジタル信号２１６とを論理演算によって合成し、これを第４のディジタル信号２１７として出力する。論理演算によって合成する場合、例えば第２のディジタル信号２１４が複数ビットであり、第３のディジタル信号２１６が１ビットの場合は、第３のディジタル信号２１６の指示する時間幅のみ第２のディジタル信号２１４を通過させ、これを第４のディジタル信号２１７として出力させるようにする。
【００８７】
一方、第２のディジタル信号２１４が１ビットであり、第３のディジタル信号２１６が複数ビットの場合は、第２のディジタル信号２１４の論理に従って第３のディジタル信号２１６を選択的に通過させ、これを第４のディジタル信号２１７として出力させるようにする。
本実施の形態では、第１〜第３の何れのディジタル信号２１２，２１４，２１６も異なる形態であるが、大きさとしては忠実に同じ大きさを表現している。つまり変化開始の部分は、第２のディジタル信号２１４と第３のディジタル信号２１６とが小さな密度と狭い幅の信号となっており、信号合成回路２０４で掛け算と等価な論理演算を行って合成すれば、変化開始時は出力信号である第４のディジタル信号２１７の表現される大きさを極めて小さくすることができる。
【００８８】
また、カウンタ回路２０１から出力される第1のディジタル信号２１２が徐々に大きくなってくると、第２のディジタル信号２１４の密度と第３のディジタル信号２１６の幅は徐々に大きくなり、信号合成回路２０４で掛け算と等価な論理演算を行って合成すれば、出力信号である第４のディジタル信号２１７の表現される大きさが加速的に大きくなる。
この実施の形態の最も適切な実施例の説明と数式的な説明を次に行う。
（第３の実施の形態に係る実施例）
図１５は、本発明の第３の実施の形態に係る実施例の各ディジタル信号の様子を示す図である。
【００８９】
本実施例では、カウンタ回路２０１のカウント値である第1のディジタル信号２１２は複数ビットであり、その最小値を０パーセント（％）、最大値を１００パーセント（％）で表現し、これらのカウント値を（ａ）、（ｂ）、（ｃ）の各図において横軸にとっている。
図１５（ａ）は、第２のクロック信号２１３の周期で更新される複数ビット信号である第２のディジタル信号２１４の様子が示してあり、そのコードの時刻毎の平均的大きさの最小値と最大値を０％と１００％で表現し、縦軸にとってある。カウント値が０％の時は、第２のディジタル信号２１４のコードの大きさが０％、カウント値が１００％の時はコードの大きさが１００％となる一次直線の関係となっている。
【００９０】
（ｂ）は、１ビット信号である第３のディジタル信号２１６の様子が示してあり、第２のクロック信号２１３の周期に対するハイレベルの幅の最小値と最大値を０％と１００％で表現し、縦軸にとってある。カウント値が０％の時は第３のディジタル信号２１６のハイレベルの幅が０％、カウント値が１００％の時は１００％となる一次直線の関係となっている。
【００９１】
（ｃ）は、複数ビット信号である第４のディジタル信号２１７の様子が示してあり、表現できるコードと時間の積の大きさの最小値と最大値を０パーセントと１００％で表現し、縦軸にとっている。本例では第２のクロック信号２１３と第３のクロック信号２１５は同一のものとする。ここで信号合成回路２０４は、図１６のタイミングチャートに示されるように、第３のディジタル信号２１６がハイレベルの区間だけ第２のディジタル信号２１４を通過させ第４のディジタル信号２１７として出力している。
【００９２】
図１６の左半分では、比較的密度の小さな第２のディジタル信号２１４と比較的幅の小さな第３のディジタル信号２１６が合成される様子を示してあり、右半分では比較的密度の大きな第２のディジタル信号２１４と比較的幅の大きな第３のディジタル信号２１６が合成される様子を示してある。
数式的に説明すると、第1のディジタル信号２１２の大きさをＣとし、第２のディジタル信号２１４の大きさをＤとし、第３のディジタル信号２１６のハイレベルの幅をＷとし、第４のディジタル信号２１７の大きさをＳとすると、
Ｄ＝Ｃ
Ｗ＝Ｃ
従って、Ｓ＝Ｄ×Ｗ＝Ｃ×Ｃ＝Ｃ２
となり、第４のディジタル信号２１７の大きさはＣに対して２次の関数となる。即ち、（ｃ）に示すよう、変化開始時に緩やかに変化し、徐々に変化速度を上げる信号となる。
（第４の実施の形態）
本発明の第４の実施の形態に係るディジタル信号発生回路は、上記第３の実施の形態の図１４に示したディジタル信号発生回路１４と基本的に同様である。
【００９３】
ここで、第２のディジタル信号２１４が１ビットであり、第３のディジタル信号２１６が２ビットであるので、例えば信号合成回路２０４によって、第２のディジタル信号２１４の極性に従って第３のディジタル信号２１６の何れかのビットを通過させるという処理を含む論理演算を行って合成し、この合成による第４のディジタル信号２１７を出力することができる。
【００９４】
この形態では、第１〜第３のディジタル信号２１２，２１４，２１６の何れも相互に異なる形態であるが、大きさとしては忠実に同じ大きさを表現している。つまり、変化開始の部分は第２のディジタル信号２１４と第３のディジタル信号２１６とは、小さな密度と狭い幅の信号となっている。
例えば信号合成回路２０４によって、第２のディジタル信号２１４がハイレベルの時は第３のディジタル信号２１６を、第４のディジタル信号２１７として出力させるという論理演算を行えば、変化開始時はハイレベルとローレベルの割合はハイレベルが極めて小さくできる。
【００９５】
また、カウント値がしだいに大きくなってくると、第２のディジタル信号２１４と第３のディジタル信号２１６の密度と幅はしだいに大きくなり、信号合成回路２０４で同様な論理演算を行えば、出力信号である第４のディジタル信号２１７はハイレベルの出力割合が加速的に大きくなる。
更に、カウント値が大きくなりハイレベルの出力割合が５０％を越える場合は、逆に第２のディジタル信号２１４がローレベルの場合、第３のディジタル信号２１６を第４のディジタル信号２１７として出力させる。また、第２のディジタル信号２１４がハイレベルの場合はハイレベルを第４のディジタル信号２１７として出力させるという論理演算を行う。
【００９６】
カウント値が最大値に近付くと、第２のディジタル信号２１４と第３のディジタル信号２１６のローレベルの密度と幅はしだいに小さくなり、出力信号である第４のディジタル信号２１７のローレベルの出力割合が漸近的に小さくなる。
この実施の形態の最も適切な実施例の説明と数式的な説明を次に行う。
（第４の実施の形態に係る実施例）
図１７は、本発明の第４の実施の形態に係る実施例の各ディジタル信号の様子を示す図である。
【００９７】
本実施例では、カウンタ回路２０１のカウント値である第1のディジタル信号２１２は複数ビットであり、その最小値を０パーセント（％）、最大値を１００パーセント（％）で表現し、これらのカウント値を（ａ）、（ｂ）、（ｃ）の各図において横軸にとっている。
図１７（ａ）は、第２のクロック信号２１３の周期で更新される１ビット信号である第２のディジタル信号２１４の様子が示してあり、そのコードの時刻毎の平均的なハイレベルの密度の最小値を０％、最大値を１００％で表現し、縦軸にとってある。カウント値が０％の時は第２のディジタル信号２１４のコードのハイレベルの密度が０％、カウント値が１００％の時は同ハイレベルの密度が１００％となる一次直線の関係となっている。
【００９８】
（ｂ）は、２ビット信号である第３のディジタル信号２１６の様子が示してあり、第２のクロック信号２１３の周期に対するハイレベルの幅の最小値と最大値を０％と１００％で表現し、縦軸にとってある。カウント値が０％の時は第３のディジタル信号２１６のビット０のハイレベルの幅が０％、カウント値が５０％の時は同ハイレベルの幅が０％、カウント値が１００％の時は同ハイレベルの幅が１００％となっている。
【００９９】
また、カウント値が０％の時は第３のディジタル信号２１６のビット１のハイレベルの幅が０％、カウント値が５０％の時は同ハイレベルの幅が１００％、カウント値が１００％の時は同ハイレベルの幅が１００％となっている。
（ｃ）は、１ビット信号である第４のディジタル信号２１７の様子が示してあり、ハイレベルの時間的割合の最小値と最大値を０％と１００％で表現し、縦軸にとってある。ここで信号合成回路２０４は、図１８のタイミングチャートに示されるように、第1のディジタル信号２１２が０％と５０％の間では、第２のディジタル信号２１４がハイレベルの区間だけ第３のディジタル信号２１６を通過させ、第２のディジタル信号２１４がローレベルの場合はローレベルの信号を第４のディジタル信号２１７として出力している。
【０１００】
また、第1のディジタル信号２１２が５０％と１００％の間では、第２のディジタル信号２１４がローレベルの区間だけ第３のディジタル信号２１６を通過させ、第２のディジタル信号２１４がハイレベルの場合はハイレベルの信号を第４のディジタル信号２１７として出力している。
本実施例では、第２のクロック信号２１３と第３のクロック信号２１５とは同一のものとし、図１８の左半分には、比較的ハイレベルの密度の小さな第２のディジタル信号２１４と比較的幅の小さな第３のディジタル信号２１６とが合成される様子を示してあり、右半分には、比較的ハイレベルの密度の大きな第２のディジタル信号２１４と比較的幅の大きな第３のディジタル信号２１６が合成される様子を示してある。
【０１０１】
数式的に説明すると、第1のディジタル信号２１２をＣとし、第２のディジタル信号２１４のハイレベルの密度をＤとし、第３のディジタル信号２１６のビット０のハイレベルの幅をＷ０とし、第３のディジタル信号２１６のビット１のハイレベルの幅をＷ１とし、第４のディジタル信号２１７の大きさをＳとすると、第1のディジタル信号２１２が０％から５０％の領域では、
Ｄ＝Ｃ
Ｗ０＝０
Ｗ１＝２・Ｃ
従って、Ｓ＝（１−Ｄ）×Ｗ０＋Ｄ×Ｗ１＝２×Ｃ×Ｃ＝２×Ｃ２
となり、第４のディジタル信号２１７の大きさは、Ｃに対して２次の関数となる。即ち、図１７（ｃ）に示すよう、変化開始時に緩やかに変化し、徐々に変化速度を上げる信号となる。
【０１０２】
また、第1のディジタル信号２１２が５０％から１００％の領域では、
Ｄ＝Ｃ
Ｗ０＝２×Ｃ−１
Ｗ１＝１
従って、Ｓ＝（１−Ｄ）×Ｗ０＋Ｄ×Ｗ１＝−２×（Ｃ−１）２＋１
となり、第４のディジタル信号２１７の大きさは１（即ち１００％の点）を極値として上に凸でＣに対して２次の関数となる。即ち図１７（ｃ）に示すよう、変化終了時に緩やかに変化速度を下げる信号となる。
（第５の実施の形態）
図１９は、本発明の第５の実施の形態に係るディジタル信号発生回路にアナログ信号切換回路を接続して構成した回路の図である。
【０１０３】
図１９に示すアナログ信号切換回路２２０は、上述したディジタル信号発生回路２００からの第４のディジタル信号２１７に応じて、第１のアナログ信号２２１と第２のアナログ信号２２２との切り換えを行う。また、アナログ信号切換回路２２０から出力される信号をアナログ出力信号２２３と称す。
このように、ディジタル信号発生回路２００からの第４のディジタル信号２１７に応じて２つのアナログ信号２２１，２２２の出力状態を切り換えると、聴感的にボツ音が発生せずなめらかにアナログ信号出力状態を切り換えることができる。
（第５の実施の形態に係る実施例１）
図２０は、本発明の第５の実施の形態に係る実施例１によるアナログ信号切換回路の構成を示す図である。
【０１０４】
図２０に示すアナログ信号切換回路２２０−１においては、上述にて説明したディジタル信号発生回路２００で出力される２のべき乗の重み付けされた複数ビット（ｂｉｔ０、ｂｉｔ１、ｂｉｔ２）の信号に応じたスイッチ２２７−１，２２７−２，２２７−３のオン／オフ動作によって、複数の２のべき乗の逆数の重み付けをされた抵抗素子Ｒ０，Ｒ１，Ｒ２を個々に選択するようになっており、抵抗素子Ｒ４とオペアンプ２２５で反転アナログを構成している。
【０１０５】
但し、第５の実施の形態に係る第１のアナログ信号出力状態というのは、ある一つの抵抗素子についての接続状態に対応付けられ、また、第２のアナログ信号出力状態というのは、その一つの抵抗素子についての切断状態に対応付けられ、また、何れか一方の選択を指示する制御信号というのは、ある一つの抵抗素子に対応するスイッチを制御する第４のディジタル信号２１７のある１ビットに対応付けられる。
【０１０６】
ミュート状態では、抵抗素子Ｒ０〜Ｒ２は一つも選択されず、無信号出力状態となる。通常の信号出力状態では全ての抵抗素子Ｒ０〜Ｒ２が選択されアナログ出力信号２２３が出力されるようにしてある。ミュート状態と通常の信号出力状態ではディジタル信号発生回路２００から出力される第４のディジタル信号２１７のディジタルコートの大きさに従ってゲインが変更されて出力が行われる。
【０１０７】
図２１は、図２０のアナログ信号切換回路２２０−１のアナログ信号出力状態を示す図である。
図２１では、ミュート状態から信号出力状態への変化、及び信号出力状態からミュート状態への切り換えの様子が示してある。縦軸には信号強度が取ってあり、時刻ｔ１のミュート状態から緩やかにゲインが大きくなり信号強度が増加し、通常出力レベルの到達し、また、時刻ｔ２の通常出力レベルからゲインが下がり信号強度が減少し緩やかにミュート状態に遷移する。これにより、聴感的に敏感な無音状態と有音状態との間を移行する際に滑らかに信号強度が変化するため、ボツ音や、急激な音量変化が発生せず聞き心地を良くすることができる。
（第５の実施の形態に係る実施例２）
図２２は、本発明の第５の実施の形態に係る実施例２によるアナログ信号切換回路の構成を示す図である。
【０１０８】
図２２に示すアナログ信号切換回路２２０−２においては、上述にて説明したディジタル信号発生回路２００から出力される第４のディジタル信号２１７の１ビットの信号（ｂｉｔ０）に応じたスイッチ２２８−１のオン／オフ動作、及び一端が設置されてミュート信号２２９を出力するためのスイッチ２２８−１のオン／オフ動作によって、ミュート状態と信号出力状態とを交互に選択し、この選択によってアナログ信号２２３が出力されるになっている。
【０１０９】
図２３は、図２２のアナログ信号切換回路２２０−２のアナログ信号出力状態を示す図であり、ミュート状態から通常の信号出力状態への変化、及び通常の信号出力状態からミュート状態への切り換えの様子が示してある。
時刻ｔ１のミュート状態から緩やかに出力電圧が上昇し、通常動作レベルの到達前に減速しはじめ緩やかに通常動作レベルに落ち着く。また、通常動作レベルから緩やかに電圧が下がり、時刻ｔ２のミュートレベル到達前に減速しはじめ緩やかにミュートレベルに落ち着く。これにより、聴感的に不快な、電圧段差によるボツ音が発生せず聞き心地を良くできる。
【０１１０】
この他、更に第５の実施の形態に係る内容を説明すると、カウンタ回路２０１は、ディジタル回路で構成されるアップカウンタ、ダウンカウンタ、又は入力される制御信号によってアップ、ダウンの方向が設定され、この設定によりアップ、ダウン両方が可能なカウンタ、またトグルフリップフロップを用いてカウント動作を行うもの、クロック信号を受けてＲＯＭやハードロジックによって出力が選択あるいは設定されるもの、あるいはシフトレジスターでディジタル的な大きさを表現するもの等で、クロック信号に同期した周期で内部情報を更新し、出力される量的情報が変化するものであれば良い。
【０１１１】
第1のディジタル信号２１２は、ビット毎に異なる重み付けされていても、例えばそれが２のべき乗の重み付けであっても、また一部あるいは全てのビットが同じ重み付けされていても良い。
第３のディジタル信号２１６は、無段階的に幅を設定されるものであっても、予め設定される有限段階の幅しか取らず、各々の出力毎にその中から選択的に一つの幅が設定されるものでも良い。
【０１１２】
第１〜第３のクロック信号２１１，２１３，２１５のうち幾つかは同一の信号であっても良い。また、アナログ信号切換回路２２０として実現されるものはミュート回路だけではなく、アナログ信号パスの選択回路、ボリューム回路、加算回路等であっても良い。
【図面の簡単な説明】
【０１１３】
【図１】本発明の第１の実施の形態に係るアナログ信号切換回路の構成を示す図である。
【図２】第１の実施の形態に係るアナログ信号切換回路における切り換え処理の動作を説明するためのタイミングチャートである。
【図３】第１の実施の形態に係るアナログ信号切換回路において、制御信号に応じて第１及び第２のアナログ信号の出力状態を交互に繰り返して変化させる場合の３例を説明するためのタイミングチャートである。
【図４】第１の実施の形態に係る実施例１によるアナログ信号切換回路の構成を示す図である。
【図５】第１の実施の形態に係る実施例２によるアナログ信号切換回路の構成を示す図である。
【図６】第１の実施の形態に係る実施例３によるアナログ信号切換回路の構成を示す図である。
【図７】第１の実施の形態に係る実施例４によるアナログ信号切換回路の構成を示す図である。
【図８】第１の実施の形態に係る実施例５によるアナログ信号切換回路の構成を示す図である。
【図９】本発明の第２の実施の形態に係るミュート回路の構成を示す図である。
【図１０】第２の実施の形態に係るミュート回路におけるミュート処理の動作を説明するためのタイミングチャートである。
【図１１】第２の実施の形態に係るミュート回路において、制御信号に応じて入力信号とミュート信号とを繰り返して変化させる場合の３例を説明するためのタイミングチャートである。
【図１２】第２の実施の形態に係る実施例１によるミュート回路の構成を示す図である。
【図１３】第２の実施の形態に係る実施例２によるミュート回路の構成を示す図である。
【図１４】本発明の第３の実施の形態に係るディジタル信号発生回路の構成を示す図である。
【図１５】本発明の第３の実施の形態に係る実施例の各ディジタル信号の様子を示す図である。
【図１６】第３の実施の形態に係る実施例の信号合成回路の処理動作を説明するためのフローチャートである。
【図１７】本発明の第４の実施の形態に係る実施例の各ディジタル信号の様子を示す図である。
【図１８】第４の実施の形態に係る実施例の信号合成回路の処理動作を説明するためのフローチャートである。
【図１９】本発明の第５の実施の形態に係るディジタル信号発生回路にアナログ信号切換回路を接続して構成した回路の図である。
【図２０】本発明の第５の実施の形態に係る実施例１によるアナログ信号切換回路の構成を示す図である。
【図２１】第５の実施の形態に係る実施例１によるアナログ信号切換回路のアナログ信号出力状態を示す図である。
【図２２】本発明の第５の実施の形態に係る実施例２によるアナログ信号切換回路の構成を示す図である。
【図２３】第５の実施の形態に係る実施例２によるアナログ信号切換回路のアナログ信号出力状態を示す図である。
【図２４】従来のアナログ信号切換回路の構成を示す図である。
【図２５】従来のアナログ信号切換回路におけるアナログ信号切り換え処理の動作を説明するためのタイミングチャートである。
【図２６】従来のミュート回路の構成を示す図である。
【図２７】従来のミュート回路におけるミュート処理の動作を説明するためのタイミングチャートである。
【符号の説明】
【０１１４】
１，２，３，３６  制御信号
３０，５０，６０  入力信号
３１  ミュート信号
３２，５２，６２  出力信号
３３，５３，６３  ミュート指示信号
３４  スイッチ
３５，５５，６５  制御信号発生器
３７  聴感的信号
ＭＵＴＥ，ＭＵＴＥ＿Ｂ  制御信号
Ｑ１，Ｑ３、Ｑ４，Ｑ５，Ｑ８，Ｑ９，Ｑ１０，Ｑ１１，Ｑ１４，Ｑ１０１，Ｑ１０３，Ｑ１０５，Ｑ１０６，Ｑ１０７，Ｑ１０８，Ｑ１０９，Ｑ１１０，Ｑ１１１，Ｑ１１２  Ｎ型ＭＯＳトランジスタ
Ｑ２，Ｑ６，Ｑ７，Ｑ１２，Ｑ１３，Ｑ１０２，Ｑ１０４  Ｐ型ＭＯＳトランジスタ
１００  アナログ信号切換回路
１０９  第１のアナログ信号
１１０  第２のアナログ信号
１１１  スイッチ
１１３，１２４，１３１，１４３，１５２  出力信号
１１８，１１８Ａ，１１８Ｂ，１１８Ｃ  制御信号
１１２，１２２，１２７，１３６，１４７，１５６  切換指示信号
１１７，１２８，１３７，１３８，１４８，１５７  制御信号発生器
ＳＥＬ，ＳＥＬ＿Ｂ，ＳＥＬ１，ＳＥＬ２  制御信号
１２０，１２５，１３９  第１の入力信号
１２１，１２６，１４０  第２の入力信号
１２９，１４１，１５０  差動増幅器
１３２，１３３，１４４，１４５，１５３，１５４，１５５，１６４，１６５  抵抗素子
１５８  ＤＣ（直流）レベル
１６３  アナログ信号グランドレベル
１６０  反転増幅回路
２００  ディジタル信号発生回路
２０１  カウンタ回路
２０２  パルス密度変調信号発生回路
２０３  パルス幅変調信号発生回路
２０４  信号合成回路
２１０  制御信号
２１１  第１のクロック信号
２１２  第１のディジタル信号
２１３  第２のクロック信号
２１４  第２のディジタル信号
２１５  第３のクロック信号
２１６  第３のディジタル信号
２１７  第４のディジタル信号
２２０，２２０−１，２２０−２  アナログ信号切換回路
２２１  第１のアナログ信号
２２２  第２のアナログ信号
２２３  アナログ出力信号
２２７−１，２２７−２，２２７−３，２２８−１，２２８−２  スイッチ
Ｒ０，Ｒ１，Ｒ２，Ｒ４  抵抗素子
２２５  オペアンプ
２２９  ミュート信号
【図１】
2005117610.tif 000003
【図２】
2005117610.tif 000004
【図３】
2005117610.tif 000005
【図４】
2005117610.tif 000006
【図５】
2005117610.tif 000007
【図６】
2005117610.tif 000008
【図７】
2005117610.tif 000009
【図８】
2005117610.tif 000010
【図９】
2005117610.tif 000011
【図１０】
2005117610.tif 000012
【図１１】
2005117610.tif 000013
【図１２】
2005117610.tif 000014
【図１３】
2005117610.tif 000015
【図１４】
2005117610.tif 000016
【図１５】
2005117610.tif 000017
【図１６】
2005117610.tif 000018
【図１７】
2005117610.tif 000019
【図１８】
2005117610.tif 000020
【図１９】
2005117610.tif 000021
【図２０】
2005117610.tif 000022
【図２１】
2005117610.tif 000023
【図２２】
2005117610.tif 000024
【図２３】
2005117610.tif 000025
【図２４】
2005117610.tif 000026
【図２５】
2005117610.tif 000027
【図２６】
2005117610.tif 000028
【図２７】
2005117610.tif 000029