(57)【要約】【課題】  主伝送制御装置と副制御装置との間のシリアル信号の転送速度を変更できるようにしたエレベータ伝送制御装置を提供する。【解決手段】  伝送ボーレート変更時、主伝送制御装置は特定のアドレス３ＦＦｈのメモリ領域を介して、伝送ボーレート変更データを送信し、全ての乗り場伝送制御装置から伝送ボーレート変更許可信号を受信した時、特定のアドレス３ＦＦｈのメモリ領域を介して、伝送ボーレート変更指示信号を送信する。乗り場伝送制御装置は伝送ボーレート変更データおよび伝送ボーレート変更指示信号を特定のアドレス３ＦＦｈのメモリ領域を介して受信する。伝送ボーレート変更指示信号の送受信の後、変更した伝送ボーレートで動作する。これにより主伝送制御装置と副制御装置との間のシリアル信号の転送速度を変更できる。【選択図】  図１
2005067879.tif 000002
【特許請求の範囲】
【請求項１】
エレベータに設置された主伝送制御装置と、この主伝送制御装置に伝送線で接続されシリアル信号でデータを送受信する少なくとも１つの副伝送制御装置とを備え、前記主伝送制御装置と前記副伝送制御装置との間のシリアル信号の転送速度を、前記主伝送制御装置からのデータによって変更することができるようにしたことを特徴とするエレベータ伝送制御装置。
【請求項２】
前記主伝送制御装置が前記副伝送制御装置に転送速度を変更するためのデータを送信し、全ての副伝送制御装置から転送速度の変更を許可する信号を受信したとき、前記副伝送制御装置に転送速度の変更を指示する信号を送信した後、転送速度を変更することを特徴とする請求項１に記載のエレベータ伝送制御装置。
【請求項３】
前記主伝送制御装置および前記副伝送制御装置に、前記転送速度を変更するためのデータおよび前記転送速度の変更を指示する信号を格納するための特定のアドレスのメモリ領域を設け、この特定のアドレスのメモリ領域を介して、前記転送速度を変更するためのデータおよび前記転送速度の変更を指示する信号の送信または受信を行うことを特徴とする請求項２に記載のエレベータ伝送制御装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はエレベータ伝送制御装置に関するものである。
【背景技術】
【０００２】
エレベータ制御システムでは、主制御装置と、乗り場表示器制御装置、かご表示器制御装置、ドア制御装置等との間でデータを送受信する。
【０００３】
乗り場表示器の制御システムを例に図７を用いて説明する。同図に示すように、この場合のエレベータ伝送制御装置においては、主制御装置に設置された主伝送制御装置１０と、乗り場表示器制御装置に設置された、副伝送制御装置としての乗り場伝送制御装置１１との間でデータを送受信する。
【０００４】
乗り場伝送制御装置１１の位置情報や操作釦入力情報、または操作釦登録情報の制御は主伝送制御装置１０のＲＡＭ１９に格納するデータをＣＰＵ１４が判断しデータ送信することにより判断する。この主伝送制御装置１０と各乗り場伝送制御装置１１との間の情報交換は一般的に規格シリアル伝送装置である伝送ドライバー１６を介して、シリアルデータで行なわれる。この規格シリアル伝送制御装置はＲＳ−４２２、ＲＳ−４８５等の長距離平衡型シリアル伝送で差動入力タイプとなっており、対ノイズ性にすぐれている。２本の伝送路１７に主伝送制御装置１０と各乗り場伝送制御装置１１とを接続し、主伝送制御装置１０より送信する、シリアルデータ化したアドレスを各乗り場伝送制御装置１１が受信し、割り付けられたアドレスか判別する。アドレスが一致した乗り場の制御装置のみが、送信したアドレスが操作釦の信号を主伝送制御装置１０へ送信するものか、あるいは位置表示データを続けて受信するかをアドレスから判断する。これらの一連の制御は乗り場伝送制御装置１１内のＣＰＵ１４で処理する。
【０００５】
図８は、これらの主伝送制御装置１０および乗り場伝送制御装置１１の制御処理フローチャート図である。同図に示すように、主伝送制御装置１０および乗り場伝送制御装置１１においては、イニシャライズ処理として伝送ボーレートレジスタ設定が行われ（３１ｆ）、設定された伝送ボーレートでデータの送受信が開始される。データを受信し（３２ｆ）、それがアドレスである場合は、そのアドレスを判断して（３３ｆ）、入力制御の場合はデータを受信し（３４ｆ）、その入力データをストックして（３５ｆ）、アプリケーション処理を行う（３６ｆ）。また、アドレスを判断して（３３ｆ）、出力制御の場合はデータを送信する（３７ｆ）。
【０００６】
一方、伝送データを送受信する伝送路１７はツイストペア線やシールド線、または同軸ケーブルを使用する。この伝送路１７の主伝送制御装置１０と主伝送制御装置１０から最も遠い乗り場伝送制御装置１１には伝送路１７の送信ラインと受信ライン間のインピーダンスマッチングをとるために、５０〜１００Ωの抵抗を設置する。
【０００７】
次にシリアル信号で送受信するデータのデータ構造について図９を用いて説明する。エレベータシステムでは、前記乗り場、かご等に設置した制御装置とのデータ送受信をサイクリックスキャンで行うため、全体で扱うデータ量としては１Ｋバイト程度となる。このデータを、図に示すように、調歩同期でスタートビット２３、アドレス・データ２５、パリティビット２７、ＣＲＣチェック２４、ストップビット２８といった構成のデータ構造とし、図に示すようなアドレス・データサイクル２２で、アドレスとデータを繰り返し送信する。図においては、１つのアドレス・データサイクル２２で、主伝送制御装置１０からアドレスＬとアドレスＨとを送信し、続けてデータＬとデータＨとを送信する場合と、
乗り場伝送制御装置１１でアドレスＬとアドレスＨとを受信した後、データＬとデータＨとを送信する場合を例示している。
【０００８】
送信する主伝送制御装置１０とデータを受信する乗り場伝送制御装置１１とでは一定のデータ転送速度のもとにデータ交信することになる。このデータ転送速度はボーレートとして扱われ、エレベータ制御システムでの転送速度は９６００ｂｐｓから１.５Ｍｂｐｓ程度の速度でデータ交信することが一般的である。主伝送制御装置、乗り場伝送制御装置等、すべて統一されたボーレートでデータ交信が行われている。
【０００９】
最も速い伝送ボーレートである、１.５Ｍｂｐｓのボーレートを例に説明すると、データ伝送する場合は１ビット当たり６６０ｎｓ（図９の２９）で、１データフレームを８μs（図９の３０）の速度でデータ送受信することになる。
【発明の開示】
【発明が解決しようとする課題】
【００１０】
エレベータシステムのモデルチェンジが行なわれても、前記各伝送制御装置での統一したボーレートは変わらない。これはモデルチェンジが発生しても全ての装置が変わるケースは少なく、オプション的に使用する伝送制御装置はシリーズを超えて流用することが一般的であるためである。ボーレートを変えてしまうと互換性がないため、新たにシステムを構築する必要が出てしまうためである。
【００１１】
しかし、次のようなケースではボーレートを変えて対応することが重要となる。
【００１２】
まず、１点目は伝送制御装置の機能追加に伴い、伝送制御ＣＰＵの処理能力を向上させるものである。この場合、伝送ボーレートを上げて伝送制御装置の処理速度を向上させる方法である。
【００１３】
２点目として、伝送ボーレートそのものを下げて、シリアル信号のサンプリング回数を増やしデータ受信時の誤り率を低下させ、伝送品質を向上させるものである。
【００１４】
上記２点の伝送システムのボーレート変更は伝送システム内の各伝送制御装置の伝送ボーレートが要求させる伝送システムに統一化されることが前提であり、各伝送制御装置内で固定化された伝送ボーレートで動作する場合に前記２点の伝送システム要求に対応できない問題が発生する。
【００１５】
そこで本発明は、主伝送制御装置と副制御装置との間のシリアル信号の転送速度を変更することができるようにしたエレベータ伝送制御装置を提供することを目的とするものである。
【課題を解決するための手段】
【００１６】
本発明に係るエレベータ伝送制御装置は、エレベータに設置された主伝送制御装置と、この主伝送制御装置に伝送線で接続されシリアル信号でデータを送受信する少なくとも１つの副伝送制御装置とを備え、主伝送制御装置と副伝送制御装置との間のシリアル信号の転送速度を、主伝送制御装置からのデータによって変更することができるようにしたことを特徴とする。
【発明の効果】
【００１７】
本発明によれば、エレベータのオペレーションにより最適化された転送速度を選択することが可能となり、伝送システムの信頼性向上や処理時間の短縮の効果を得ることができる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００１９】
本発明の一実施形態に係るエレベータ伝送制御装置の構成を、図１に示す。この実施形態は、本発明を乗り場表示器制御装置に適用し、副伝送制御装置を乗り場伝送制御装置とした場合の実施形態である。
【００２０】
図１に示すように、エレベータの主制御装置に設置する主伝送制御装置は、伝送制御ＣＰＵ１を中心として動作周波数を決めるクロック２と、各乗り場伝送制御装置との間で送受信するデータを保存するＲＡＭ４を備える。
【００２１】
このＲＡＭ４は、エレベータのオペレーションを制御する主ＣＰＵとのコモンＲＡＭとなっており、主ＣＰＵと伝送制御ＣＰＵ１はこのＲＡＭ４によってデータを共有することができる。伝送制御ＣＰＵ１には前述の従来例の場合と同様に、規格伝送ドライバー３を接続する。
【００２２】
一方、各乗り場に設置する乗り場伝送制御装置は乗り場表示器装置内の操作釦装置内に設置する。この乗り場伝送制御装置の回路構成は、伝送制御ＣＰＵ１を中心として、これに、ＣＰＵ１の動作周波数を決めるクロック２と、ＣＰＵ１の制御データを記憶する不揮発性メモリＲＯＭ８とを接続する。
【００２３】
このＲＯＭ８としては、データサイズによってアドレスバスで制御するものとポートからのシリアルデータで制御するシリアルＲＯＭとがある。この実施形態での保存データのように限られたデータ量であれば、一般的にシリアルＲＯＭが使用される。
【００２４】
主伝送制御装置と各乗り場伝送制御装置間を接続する伝送路７は平衡型伝送路であり、トランシーバ／レシーバの２本の伝送線で構成し、伝送線にはツイストペアケーブルやシールドケーブル、または同軸ケーブルを用いる。
【００２５】
主伝送制御装置と乗り場伝送制御装置のＣＰＵ１の伝送ボーレート設定処理のソフトウェア構成について説明する。
【００２６】
主伝送制御装置のＣＰＵ１においては、ＲＡＭ４からのデータからオプション判別するオプション判別処理部１ａと、このデータから伝送ボーレートデータを決定する伝送ボーレートデータセレクト処理部１ｂと、これらによって選択するデータを乗り場伝送制御装置へ送信する（または乗り場伝送制御装置から受信する）伝送アドレスエリアを定義した伝送アドレステーブル１ｃと、乗り場伝送制御装置からの伝送ボーレート変更許可を確認する伝送ボーレート変更許可信号処理部１ｄと、伝送ボーレート変更許可信号処理部１ｄからの信号により伝送ボーレートレジスタを更新処理する伝送ボーレートレジスタ更新処理部１ｅを備えたソフトウェアで構成する。
【００２７】
乗り場伝送制御装置のＣＰＵ１においては、選択するデータを主伝送制御装置へ送信する（または主伝送制御装置から受信する）伝送アドレスエリアを定義した伝送アドレステーブル１ｃと、主伝送制御装置へ送信する伝送ボーレート変更許可信号を生成する伝送ボーレート変更許可信号処理部１ｄと、主伝送制御装置からの伝送ボーレート変更指示信号により伝送ボーレートレジスタを更新処理する伝送ボーレートレジスタ更新処理部１ｅを備えたソフトウェアで構成する。
【００２８】
そして、主伝送制御装置および乗り場伝送制御装置の伝送アドレステーブル１ｃの特定
のアドレス３ＦＦｈを伝送ボーレート変更エリアとし、伝送ボーレート設定時（伝送ボーレート変更時）、この特定のアドレス３ＦＦｈのメモリ領域を介して、伝送ボーレートデータセレクト処理部１ｂで決定された伝送ボーレート変更データの送受信、および伝送ボーレート変更許可信号の送受信を行う。
【００２９】
すなわち、伝送ボーレート設定時（伝送ボーレート変更時）、主伝送制御装置のＣＰＵ１において伝送ボーレートデータセレクト処理部１ｂで決定された伝送ボーレート変更データはアドレス３ＦＦｈの伝送ボーレート変更エリアに格納され（図１の主伝送制御装置の（１））、アドレス３ＦＦｈのデータに載せて各乗り場伝送制御装置に送信される。
【００３０】
各乗り場伝送制御装置のＣＰＵ１においては、受信した伝送ボーレート変更データをアドレス３ＦＦｈの伝送ボーレート変更エリアに格納する。伝送ボーレート変更許可信号処理部１ｄがこれを確認すると（図１の乗り場伝送制御装置の（１））伝送ボーレート変更許可信号を生成し、これを乗り場釦入力のエリアに格納して（図１の乗り場伝送制御装置の（２））、主伝送制御装置に送信する。
【００３１】
主伝送制御装置のＣＰＵ１において受信された伝送ボーレート変更許可信号は乗り場釦入力のエリアに格納される。伝送ボーレート変更許可信号処理部１ｄが受信された伝送ボーレート変更許可信号を確認し（図１の主伝送制御装置の（２））、全ての乗り場伝送制御装置からの受信を確認すると、伝送ボーレート変更許可信号処理部１ｄは伝送ボーレート変更指示信号を生成し、これをアドレス３ＦＦｈの伝送ボーレート変更エリアに格納し（図１の主伝送制御装置の（３））、アドレス３ＦＦｈのデータに載せて各乗り場伝送制御装置に送信するとともに、伝送ボーレートレジスタ更新処理部１ｅによる伝送ボーレートレジスタ更新処理が行われる。
【００３２】
各乗り場伝送制御装置のＣＰＵ１においては、受信した伝送ボーレート変更指示信号をアドレス３ＦＦｈの伝送ボーレート変更エリアに格納し、伝送ボーレートレジスタ更新処理部１ｅによる伝送ボーレートレジスタ更新処理が行われる（図１の乗り場伝送制御装置の（３））。
【００３３】
この実施形態の動作について、更に詳細に説明する。
【００３４】
図２は、主伝送制御装置における制御処理フローチャート図である。
【００３５】
エレベータ制御装置に電源が投入されシステムが起動すると、主伝送制御装置のリセット解除後、ソフトウェアが起動開始する電源立ち上がりからソフトウェア起動開始までの約１秒以内に行われるソフトウェア起動時のイニシャライズ処理（１ｆ）で、レジスタ、メモリ、ポート等の設定や動作確認の中、伝送ボーレート用レジスタに書きこむデータはＣＰＵのクロックを基準に分周を使用することが一般的で、データをレジスタヘの書きこみ伝送ボーレートを決定する。エレベータシステムに使用する、シリアル伝送用ボーレートは９６００〜１.５Ｍｂｐｓ程度までであり、システムの中で必要な条件のもとで決められている。伝送ボーレートをレジスタ設定し、イニシャライズが完了すると、初めにどのようなデータを送受信するかを、エレベータオペレーションを制御するメインＣＰＵとのデータを交換するコモンＲＡＭ４よりデータを入力する（２ｆ）。
【００３６】
このデータには乗り場釦、インジケータ、方向灯といった表示内容のデータや表示内容以外のデータ転送、各乗り場専用アドレスセット運転、休止運転といった情報も含まれる。データ送受信のエリアが約１Ｋバイト（３ＦＦｈ）とした場合、乗り場、かご制御に３ＦＥｈまでのアドレス領域を使用した時点で通常は１サイクル動作終了としてアドレス０ｈに戻り処理が開始されるが、伝送ボーレート設定処理実行時は３ＦＦｈを設定領域とし
て使用する。
【００３７】
すなわち、通常の処理では、コモンＲＡＭ４よりデータを読み出し、オペレーション更新データを伝送アドレステーブル１ｃに格納した（２ｆ）後、送信エリアのアドレスおよびデータを順次送信しこれらのデータ送信が完了すると（３ｆ〜５ｆ）、受信エリアのアドレスを送信してデータを受信し内蔵ＲＡＭにデータを格納する動作を順次行い、これが完了（３ＦＥｈまで完了）すると（６ｆ〜９ｆ）、コモンＲＡＭ４にオペレーション更新データを書き込み（２ｆ）、１サイクル動作終了となるが、伝送ボーレート設定処理実行時は、この後、３ＦＦｈを設定領域として使用し、伝送ボーレート設定処理（１０ｆ）を行うことになる。
【００３８】
次に、図３および図４を用いて、伝送ボーレート設定方法について説明する。
【００３９】
図３および図４は、それぞれ主伝送制御装置および乗り場伝送制御装置の伝送ボーレート設定処理フローチャート図である。
【００４０】
主伝送制御装置はエレベータオペレーション状態から乗り場表示装置に対するオペレーション動作を監視する（１１ｆ）。例えば、表示データ更新処理、アドレスセットモード処理、運転休止処理等があり、オペレーションモード（１２ｆ）がアドレスセットモードで各乗り場に割りつけられるアドレス操作するオペレーションの場合、伝送の信頼性向上のためにアドレスセットモード処理実行中に一時的に伝送ボーレートを下げる場合に伝送ボーレート設定変更処理を実行する。この例では各階乗り場の釦制御を行う上で各階乗り場制御装置ごとにアドレスを割り振り、アドレスをセットするオペレーションを実行する場合に伝送ボーレートをＡ（伝送ボーレートを仮にＡとした場合）からＢ（伝送ボーレートを仮にＢとした場合）に更新するパターンを説明する。
【００４１】
主伝送制御装置から特定のアドレス３ＦＦｈ（１４ｆ）のデータに伝送ボーレート変更データを載せ、各乗り場伝送制御装置へ一斉にデータを送信する（１３ｆ〜１５ｆ）。
【００４２】
各乗り場伝送制御装置ではアドレス３ＦＦｈとデータを受信し（２２ｆ、２３ｆ）、データを更新データとして内部ＲＡＭに保存しておく（２４ｆ、２５ｆ）。
【００４３】
伝送ボーレート変更データを受信した各乗り場伝送制御装置では伝送ボーレート変更許可信号のデータ（伝送ボーレート変更許可完了データ）を釦入力信号データエリアに追加し、主伝送制御装置ヘこの伝送ボーレート変更許可信号のデータを送信する（２６ｆ、２７ｆ）。
【００４４】
主伝送制御装置ではアドレス３ＦＦｈ（１４ｆ）とデータの送信（１５ｆ）後、伝送ボーレート変更許可信号が全ての乗り場から受信できた場合には（１６ｆ〜１８ｆ、２０ｆ）、再度アドレス３ＦＦｈ（１４ｆ）のデータに伝送ボーレート変更指示信号を載せ送信するとともに伝送ボーレート設定用レジスタを更新する（１９ｆ）。
【００４５】
この伝送ボーレート変更許可信号のデータを全ての乗り場伝送制御装置から受信しなかった場合は、伝送ボーレートは変更せず、現状動作の伝送ボーレートで処理を継続する（２０ｆ、２１ｆ）。これは一箇所でも伝送ボーレートが違ってしまうと伝送システム全体で伝送信号が干渉し、正常に伝送できなくなる可能性があるためである。
【００４６】
上述のように、各乗り場伝送制御装置からの伝送ボーレート変更許可信号が全て確認できた時点で、主伝送制御装置からアドレス３ＦＦｈ（１４ｆ）に伝送ボーレート変更指示信号が送信される（１９ｆ）が、これを各乗り場伝送制御装置で受信する（２８ｆ、２９
ｆ）と、伝送ボーレート設定用レジスタを更新し（３０ｆ）、次サイクルのアドレス０ｈより変更した伝送ボーレートでシステムが動作開始することになる。
【００４７】
図５は、伝送ボーレート変更時のアドレス・データ構造を示したもので、伝送ボーレート設定アドレス領域が３ＦＦｈで、データ構造のＤ０からＤ３が伝送ボーレート設定（主伝送制御装置で設定）、Ｄ７が伝送ボーレート変更許可完了フラグ（乗り場伝送制御装置で設定）を示す。伝送ボーレート設定の方法としては、変更ボーレートを２種類として０、１で示す方法、あるいはボーレートデータを直接記述する方法がある。
【００４８】
図６は伝送ボーレートを変更する概要図で、通常運転時に伝送ボーレートＡだったものが乗り場アドレスセットオペレーション実行時に伝送ボーレートＢに変更する様子を示したものである。
【００４９】
以上説明したように、この実施形態においては、主伝送制御装置および乗り場伝送制御装置の伝送アドレステーブル１ｃの特定のアドレス３ＦＦｈを伝送ボーレート変更エリアとし、伝送ボーレート変更時、この特定のアドレス３ＦＦｈのメモリ領域を介して、伝送ボーレートデータセレクト処理部１ｂで決定された伝送ボーレート変更データの送受信、および伝送ボーレート変更許可信号の送受信を行うように構成している。従って、伝送ボーレート変更処理のためのソフトウェアの構成を簡単なものとすることができるとともに、通常運転時のメモリ領域やソフトウェアの変更を不要とし、データ構造もそのまま使用することができるので、既存のエレベータ伝送制御装置に僅かな改造を加えるだけで実施することも可能となる。
【００５０】
なお、上記実施形態は、本発明を乗り場表示器制御装置に適用した場合のものであるが、本発明はこれに限らず、例えば、かご表示器制御装置、ドア制御装置等にも適用して実施することができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の一実施形態に係るエレベータ伝送制御装置の構成図。
【図２】本発明の一実施形態における主伝送制御装置の制御処理フローチャート図。
【図３】本発明の一実施形態における主伝送制御装置の伝送ボーレート設定処理フローチャート図。
【図４】本発明の一実施形態における乗り場伝送制御装置伝送ボーレート設定処理フローチャート図。
【図５】本発明の一実施形態における伝送ボーレート変更時のアドレス・データ構造図。
【図６】本発明の一実施形態における伝送ボーレート変更概要図。
【図７】従来のエレベータ伝送制御装置の構成図。
【図８】従来の主伝送制御装置および副伝送制御装置の制御処理フローチャート図。
【図９】従来の伝送データの構造を説明するための図。
【符号の説明】
【００５２】
１…伝送制御ＣＰＵ
１ａ…オプション判別処理部
１ｂ…伝送ボーレートデータセレクト処理部
１ｃ…伝送アドレステーブル
１ｄ…伝送ボーレート変更許可信号処理部
１ｅ伝送ボーレートレジスタ更新処理部
２…クロック
３…伝送ドライバー
４…ＲＡＭ
５…アドレスバス
６…データバス
７…伝送路
８…ＲＯＭ
【図１】
2005067879.tif 000003
【図２】
2005067879.tif 000004
【図３】
2005067879.tif 000005
【図４】
2005067879.tif 000006
【図５】
2005067879.tif 000007
【図６】
2005067879.tif 000008
【図７】
2005067879.tif 000009
【図８】
2005067879.tif 000010
【図９】
2005067879.tif 000011