(57)【要約】【課題】ＩＣチップとＩＣパッケージとの中継用の基板を、ＩＣパッケージが備える各配線の役割の相違に着目して構成し、各配線を通じたＩＣチップとＩＣパッケージとの間の電気的な伝播を安定的なものにすることを目的とする。【解決手段】中継基板１０の基板本体は、内部電極１３間にセラミック層１４を有する積層セラミックコンデンサ１２が配設されたコンデンサ部１１と、セラミック層１４よりも低い比誘電率を有する材料で形成された低誘電率部２０とから構成される。コンデンサ１２は、内部電極１３に導通された多数のビア電極１５を貫通形状で備えており、このビア電極１５がＩＣチップ３０への電源線，グランド線として用いられる。低誘電率部２０は、セラミック層１４と接触することなく低誘電率部２０を貫通する柱状電極２２を備え、この柱状電極２２がＩＣチップ３０への信号線として用いられる。【選択図】        図２
2005039006.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と該半導体素子が装着されるパッケージとの間に介装され、前記半導体素子と前記パッケージを電気的に接続する配線を有する中継基板であって、
極板間に誘電体を有するコンデンサが配設されたコンデンサ部と、
前記誘電体よりも低い比誘電率を有する物質で形成された低誘電率部と
を備え、
前記低誘電率部が、前記配線のうちの信号線の少なくとも一部の周りに設けられた
中継基板。
【請求項２】
請求項１に記載の中継基板であって、
前記コンデンサ内を貫通し、該コンデンサの正極，負極となる前記極板の一方にそれぞれ接続されたビア電極を備え、
該ビア電極の少なくとも一部を、前記配線のうちの前記半導体素子への電源線，グランド線とした
中継基板。
【請求項３】
前記低誘電率部が前記信号線ごとに区画して設けられた請求項１または２に記載の中継基板。
【請求項４】
前記低誘電率部が、前記コンデンサ部を取り囲む範囲に形成された請求項１ないし３のいずれかに記載の中継基板。
【請求項５】
請求項１ないし４のいずれかに記載の中継基板の前記配線に半導体素子が接続された半導体素子付き中継基板。
【請求項６】
請求項１ないし４のいずれかに記載の中継基板の前記配線にパッケージが接続された中継基板付きパッケージ
【請求項７】
請求項１ないし４のいずれかに記載の中継基板を介して半導体素子とパッケージとを接続してなる構造体。
【請求項８】
半導体素子と該半導体素子が収納されるパッケージとの間に介装され、前記半導体素子と前記パッケージを電気的に接続する配線を有する中継基板を製造する方法であって、
（ａ）極板間に誘電体を有するコンデンサが設けられるコンデンサ部と連なる領域に、前記誘電体よりも低い比誘電率を有する物質を用いて低誘電率部を設ける工程と、
（ｂ）前記配線のうちの信号線を、前記低誘電率部内に、前記誘電体と接触することなく設ける工程と、
（ｃ）正極，負極になる前記極板の一方にそれぞれ接続されたビア電極を前記配線のうちの前記半導体素子への電源線，グランド線として備えた前記コンデンサを、コンデンサ部に設ける工程と
を備えた中継基板の製造方法。
【請求項９】
前記工程（ｃ）は、前記コンデンサを前記低誘電率部と一体として成形することにより、前記コンデンサ部に前記コンデンサを設ける工程である請求項８に記載の中継基板の製造方法。
【請求項１０】
前記工程（ｃ）は、予め形成された前記コンデンサを前記コンデンサ部に嵌め込むことにより、前記コンデンサ部に前記コンデンサを設ける工程である請求項８に記載の中継基板の製造方法。
【請求項１１】
前記コンデンサを前記コンデンサ部に嵌め込む際、該コンデンサが嵌め込まれる位置を調整する位置調整材を、前記コンデンサ部に設ける工程を備えた請求項１０に記載の中継基板の製造方法。
【請求項１２】
前記工程（ａ）ないし工程（ｂ）は、前記領域に設けられた貫通孔内に前記物質，前記信号線の形成材料を順次に充填することにより、前記低誘電率部，前記信号線を設ける工程である請求項８ないし１１のいずれかに記載の中継基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子と該半導体素子が収納されるパッケージとの間に介装され、半導体素子とパッケージを電気的に接続する配線を有する中継基板に関するものである。
【０００２】
【従来の技術】
半導体素子では、トランジスタや抵抗等の回路素子が、微小なシリコンチップ上に作り込まれている（このようなチップのことを、以下、ＩＣチップという）。近年の集積回路技術の進歩により、半導体素子は、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ），ＶＬＳＩ（Ｖｅｒｙ  Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ），ＵＬＳＩ（Ｕｌｔｒａ  Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）と次第に高集積化してきており、ＩＣチップの動作もますます高速化している。
【０００３】
ＩＣチップは、電源供給のための電源線やグランド線，データの送受信やフロー制御を行なうための各種信号線等の配線が引かれた配線基板に実装される。ＩＣチップが実装された配線基板（以下、実装基板という）は、マザーボード等のプリント基板に接続される。ＩＣチップは、プリント基板に設けられた電源端子からの電源の供給を上記の電源線を介して受けることによって動作する。上記の実装基板の一形態として、近年では、上記の配線を備えたパッケージ（以下、ＩＣパッケージという）にＩＣチップを封入する形態が採用されている。このＩＣパッケージは、通常は、プラスチックで形成されている。こうしたＩＣパッケージの採用により、ＩＣチップを外部環境から適切に保護すると共に、ＩＣチップの実装、取扱が容易となり、更に、ＩＣチップの動作によって発生した熱を効果的に放熱することができる。
【０００４】
一方、上記のＩＣパッケージ等の実装基板とプリント基板との接続手法に関しては、従来、実装基板とプリント基板とをインターポーザと呼ばれる中継用の基板を介して接続する手法が提案されている（例えば、特許文献１を参照）。
【特許文献１】
特開２０００−２０８６６１号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、ＩＣチップとＩＣパッケージ等の配線基板との間に中継用の基板を介在させる構造については、従来において何ら提案されていなかった。
【０００６】
そこで本発明は、ＩＣチップとＩＣパッケージとの中継用の基板を、ＩＣパッケージが備える各配線の役割の相違に着目して構成し、各配線を通じたＩＣチップとＩＣパッケージとの間の電気的な伝播を安定的なものにすることを目的として、以下の構成を採った。
【０００７】
【課題を解決するための手段およびその作用・効果】
本発明の中継基板は、
半導体素子と該半導体素子が装着されるパッケージとの間に介装され、前記半導体素子と前記パッケージを電気的に接続する配線を有する中継基板であって、
極板間に誘電体を有するコンデンサが配設されたコンデンサ部と、
前記誘電体よりも低い比誘電率を有する物質で形成された低誘電率部と
を備え、
前記低誘電率部が、前記配線のうちの信号線の少なくとも一部の周りに設けられたこと
を要旨とする。
【０００８】
上記発明の中継基板は、極板間に誘電体を有するコンデンサが配設されたコンデンサ部と、前記誘電体よりも低い比誘電率（例えば１５以下）を有する物質で形成された低誘電率部とを備える。この低誘電率部は、半導体素子とパッケージを電気的に接続する配線のうちの信号線の少なくとも一部の周りに設けられている。これにより、信号線における誘電体との接触範囲が小さくなり、信号線同士の間の容量結合を防止することができる。従って、本発明の中継基板によれば、半導体素子とパッケージとの間における誤った信号のやり取りを防止することが可能となり、信号線を通じた半導体素子とパッケージとの間の電気的な伝播を安定的なものにすることができる。
【０００９】
前記コンデンサ内を貫通し、該コンデンサの正極，負極となる前記極板の一方にそれぞれ接続されたビア電極を備え、該ビア電極の少なくとも一部を、前記配線のうちの前記半導体素子への電源線，グランド線とすることも好適である。こうすれば、ビア電極が半導体素子への電源線，グランド線として半導体素子に直接に接続されるので、従来よりもインピーダンスが小さくなり、半導体素子に電力を供給する場合の応答性が向上する。これにより、半導体素子がその高速動作によって急激に電力を消費した場合であっても、消費に見合う電力がコンデンサによって即座に供給される。従って、半導体素子に供給される電源の電圧を、半導体素子の動作状態に拘らず、安定的に維持することが可能となり、電力不足による半導体素子の異常動作を防止することができる。例えば、半導体素子が封入されたパッケージの電源端子，グランド端子にコンデンサを接続した場合には、半導体素子の動作によって生じた急激な電流変化が、コンデンサに到達する前段階で、パッケージ側の端子や半導体素子までの配線が有するインピーダンス成分によって妨げられることにより、半導体素子に供給される電源の電圧が降下する（半導体素子に十分な電流が流れなくなる）といった事態が生じることがあるが、本発明の中継基板によれば、こうした事態の発生を抑制することができる。
【００１０】
低誘電率部を信号線ごとに区画して設ける構成を採ってもよい。また、低誘電率部を、コンデンサ部を取り囲む範囲に形成することも好適である。半導体素子やパッケージでは、内側領域に電源線やグランド線が設けられ、外側領域に信号線が設けられることが多い。従って、半導体素子やパッケージの配線形態に適した中継基板を提供することが可能となり、中継基板の汎用性を高めることができる。
【００１１】
上記の中継基板に予め半導体素子やパッケージを装着しておく形態を採ることもできる。こうした形態としては、上記の中継基板の配線に半導体素子が接続された半導体素子付き中継基板、上記の中継基板の配線にパッケージが接続された中継基板付きパッケージ、上記の中継基板を介して半導体素子とパッケージとを接続してなる構造体等を考えることができる。
【００１２】
本発明の中継基板の製造方法は、
半導体素子と該半導体素子が収納されるパッケージとの間に介装され、前記半導体素子と前記パッケージを電気的に接続する配線を有する中継基板を製造する方法であって、
（ａ）極板間に誘電体を有するコンデンサが設けられるコンデンサ部と連なる領域に、前記誘電体よりも低い比誘電率を有する物質を用いて低誘電率部を設ける工程と、
（ｂ）前記配線のうちの信号線を、前記低誘電率部内に、前記誘電体と接触することなく設ける工程と、
（ｃ）正極，負極になる前記極板の一方にそれぞれ接続されたビア電極を前記配線のうちの前記半導体素子への電源線，グランド線として備えた前記コンデンサを、コンデンサ部に設ける工程と
を備えたことを要旨とする。
【００１３】
上記発明の中継基板の製造方法では、工程（ａ）により、極板間に誘電体を有するコンデンサが設けられるコンデンサ部と連なる領域に、前記誘電体よりも低い比誘電率を有する物質を用いて低誘電率部を設ける。続いて、工程（ｂ）により、半導体素子とパッケージを電気的に接続する配線のうちの信号線を、低誘電率部内に、誘電体と接触することなく設ける。続いて、工程（ｃ）により、正極，負極になる前記極板の一方にそれぞれ接続されたビア電極を、半導体素子とパッケージを電気的に接続する配線のうちの半導体素子への電源線，グランド線として備えたコンデンサを、コンデンサ部に設ける。従って、信号線，電源線，グランド線を通じた半導体素子とパッケージとの間の電気的な伝播が安定的な中継基板を製造することができる。なお、各工程（ａ）〜（ｃ）の工程順は、上記の工程（ａ），工程（ｂ），工程（ｃ）の順序に限らず、製造条件等に応じて適宜入れ替えることができる。
【００１４】
前記工程（ｃ）が、前記コンデンサを前記低誘電率部と一体として成形することにより、前記コンデンサ部に前記コンデンサを設ける工程であることも好適である。こうすれば、製造された複数の中継基板において、コンデンサ部に設けられる電源線，グランド線と低誘電率部に設けられる信号線との位置関係をほぼ一定に保ち易くなり、半導体素子やパッケージとの接続の確実性を高めることができる。
【００１５】
前記工程（ｃ）を、予め形成された前記コンデンサを前記コンデンサ部に嵌め込むことにより、前記コンデンサ部に前記コンデンサを設ける工程としてもよい。こうすれば、低誘電率部を含む基板本体とコンデンサとを別々に製造することが可能となる。従って、各種コンデンサと各種基板本体とを自由に組み合わせて、多様な中継基板を提供することができる。この場合には、コンデンサをコンデンサ部に嵌め込む際に、コンデンサ部に、該コンデンサが嵌め込まれる位置を調整する位置調整材を、前記コンデンサ部に設ける工程を備えることとしてもよい。こうすれば、製造された複数の中継基板において、コンデンサ部に設けられる電源線，グランド線と低誘電率部に設けられる信号線との位置関係をほぼ一定に保ち易くなり、半導体素子やパッケージとの接続の確実性を高めることができる。
【００１６】
前記工程（ａ）ないし工程（ｂ）を、前記領域に設けられた貫通孔内に前記物質，前記信号線の形成材料を順次に充填することにより、前記低誘電率部，前記信号線を設ける工程とすることも、誘電体よりも低い比誘電率を有する物質の使用量を低減することができる点で好ましい。
【００１７】
【発明の実施の形態】
以上説明した本発明の構成および作用を一層明らかにするために、以下、本発明の実施の形態を、以下の順序で説明する。
Ａ．実施例
Ａ−１．中継基板１０の構成
Ａ−２．中継基板１０の製造工程Ａ
Ａ−３．中継基板１０の製造工程Ｂ
Ａ−４．作用効果
Ｂ．変形例
【００１８】
Ａ．実施例：
Ａ−１．中継基板１０の構成：
図１は本発明の実施例である中継基板１０を用いたＩＣパッケージ６０の接続構造を示す説明図である。図２は図１における２−２線に沿った縦断面の矢視形状を示す説明図である。図１に示すように、ＩＣパッケージ６０は、ＩＣチップ３０とパッケージ５０とを中継基板１０を介して接続することによって構成されている。なお、図３は、ＩＣチップ３０が装着される前の、パッケージ５０に中継基板１０が装着された状態を表わしている。
【００１９】
ＩＣチップ３０は、１枚のシリコン基板（ウェハ）上に、トランジスタや抵抗等の多数の回路素子が形成された細片である。形成された回路素子間は多数のアルミ配線で接続されている。回路素子に接続されたアルミ配線は、ＩＣチップ３０の下側表面に引き出され、パンプ状のパッド３２に接続されている。パッド３２は、アルミ配線の引き出し位置に対応するＩＣチップ３０の下側表面に、格子状に多数個配列されている。
【００２０】
パッケージ５０は、ＩＣチップ３０付きの中継基板１０を装着する容器であり、中継基板１０が配置される絶縁層として下部層５４を備える。本実施例では、下部層５４をエポキシ樹脂を用いて成形している。勿論、他の絶縁材（例えば、エポキシ樹脂以外の樹脂材料やセラミック）で下部層５４を成形することも可能である。なお、こうした下部層５４に加えて、下部層５４に配置されたＩＣチップ３０および中継基板１０を被覆する絶縁層として上部層５２を設ける構成を採ってもよい（図１および図２における二点鎖線を参照）。こうすれば、ＩＣチップ３０および中継基板１０が絶縁層内に封入されるので、ＩＣチップ３０および中継基板１０を外部から有効に保護することができる。
【００２１】
下部層５４は、矩形形状を有するエポキシ樹脂製の板状体を、多数積層することによって形成されている。下部層５４の各層間は、銅めっき層や銅箔によって形成されたリード５６によって導通されている。リード５６は、下部層５４の上面（図２における上方向の面）に露出した第１端子５７と、下部層５４の下面（図２における下方向の面）に露出した第２端子５８とを備える。第１端子５７は、中継基板１０に接続される端子であり、下部層５４の上面に、格子状に多数個配列されている。また、第２端子５８は、組み立て後のＩＣパッケージ６０をマザーボード等のプリント基板（図示せず）に装着する際、プリント基板側の端子に、半田を用いて接続される。
【００２２】
中継基板１０の基板本体は、コンデンサ部１１と低誘電率部２０とから構成されている。コンデンサ部１１は、積層セラミックコンデンサ１２が配設される領域であり、コンデンサ部１１の上面，下面には、積層セラミックコンデンサ１２の上面１２ａ，下面１２ｂが直接露出している。
【００２３】
積層セラミックコンデンサ１２は、極板として機能する内部電極１３間に誘電体としてのセラミック層１４を備え、このセラミック層１４と内部電極１３とが交互に多数積層された構造（以下、多層構造という）を有する。このため、各セラミック層１４は二つの内部電極１３の間に挟まれた状態とされている。なお、本実施例では、セラミック層１４の形成材料として、比誘電率が比較的高い（２０００以上）材料であるチタン酸バリウム（ＢａＴｉＯ３）を用いている。
【００２４】
各内部電極１３は、一層おきに、外部の電源や回路等に接続されるビア電極１５に導通されている。ビア電極１５は、積層セラミックコンデンサ１２の上面１２ａから下面１２ｂまでを貫通する形状を有し、所定の間隔で多数個形成されている。
【００２５】
このように誘電体中に内部電極１３が互い違いに積層され、内部電極１３がビア電極１５に接続されることにより、積層セラミックコンデンサ１２が形成される。このような多層構造の積層セラミックコンデンサ１２では、電荷が蓄積される部位が階層的に多数形成されるので、小型で大きな静電容量を実現することができる。
【００２６】
図３に示すように、低誘電率部２０は、コンデンサ部１１の側部外周を全周に亘って取り囲む範囲に、より具体的には、コンデンサ部１１の側部外周を構成する積層セラミックコンデンサ１２の４つの側面１２ｃ〜ｆの全てを取り囲む範囲に形成されている。低誘電率部２０の上面２０ａ，下面２０ｂとコンデンサ部１１の上面，下面（即ち、積層セラミックコンデンサ１２の上面１２ａ，下面１２ｂ）とは、ほぼ同じ平面に位置する。低誘電率部２０は、セラミック層１４の形成材料（チタン酸バリウム）よりも比誘電率が低い材料であるアルミナで形成されている。
【００２７】
低誘電率部２０内には、その上面２０ａから下面２０ｂまでを貫通する形状の柱状電極２２が所定の間隔で多数個形成されている。なお、低誘電率部２０には、セラミック層１４のようなチタン酸バリウム層が形成されない。このため、柱状電極２２はチタン酸バリウム層に接触していない。
【００２８】
なお、本実施例では、内部電極１３，ビア電極１５，柱状電極２２の形成材料としてニッケルを用いている。本実施例では、上記の内部電極１３，ビア電極１５，柱状電極２２が、特許請求の範囲における「配線」に相当する。
【００２９】
図３に示すように、上面１２ａないし上面２０ａには、ビア電極１５の上端ないし柱状電極２２の上端が、ＩＣチップ３０のパッド３２とほぼ同形の格子状に配列されている。このビア電極１５，柱状電極２２のそれぞれの上端には、図２に示すように、半田製のバンプ１６，バンプ２３が、上面１２ａ，上面２０ａよりも略半球状に隆起した形状で形成されている。また、下面１２ｂないし下面２０ｂには、ビア電極１５の下端ないし柱状電極２２の下端が、パッケージ５０の第１端子５７とほぼ同形の格子状に配列されている。このビア電極１５，柱状電極２２のそれぞれの下端には、図２に示すように、半田製のバンプ１７，バンプ２４が、下面１２ｂよりも略半球状に隆起した形状で形成されている。
【００３０】
既述したように、低誘電率部２０はコンデンサ部１１を取り囲む範囲に形成されている。このため、柱状電極２２ないしバンプ２３，２４は、中継基板１０の外側領域（外周側面近くの領域）に配置されており、ビア電極１５ないしバンプ１６，１７は、上記外側領域よりも内側の領域に配置されている（図３を参照）。
【００３１】
本実施例では、コンデンサ部１１に設けられた多数のビア電極１５を、ＩＣチップ３０に駆動電源（電圧）を供給するための配線として用いている。即ち、ビア電極１５のうち、正極となる内部電極１３に接続されたビア電極１５はＩＣチップ３０への電源線として用いられ、負極となる内部電極１３に接続されたビア電極１５はＩＣチップ３０へのグランド線として用いられる。このように電源が供給されたＩＣチップ３０では、各種の処理ＤＭ（例えば、データの送受信やフロー制御）が実行される。低誘電率部２０に設けられた多数の柱状電極２２は、上記の処理ＤＭの内容を表わす電気信号を伝送する信号線として用いられる。
【００３２】
Ａ−２．中継基板１０の製造工程Ａ：
上記構成の中継基板１０は、図４に示す製造工程Ａにより、ステップＳ１００〜Ｓ１９５の各工程を経て製造される。各工程の内容につき、以下、工程順に説明する。なお、以下の説明においては、中継基板１０が製造されていく様子を示す図５を適宜参照しつつ説明する。
【００３３】
まず、アルミナ製のベースシート８９を用意し、ベースシート８９上の周縁部にアルミナによる低誘電層８０ａを形成する（図４のステップＳ１００、図５（Ａ））。次に、ベースシート８９上の低誘電層８０ａが形成されていない範囲に、比誘電率が２０００以上のチタン酸バリウムによる高誘電層７４ａを形成し、高誘電層７４ａ上に配線パターン７３ａを印刷する（図４のステップＳ１１０，Ｓ１２０、図５（Ｂ））。
【００３４】
次に、低誘電層８０ａ上に重ねて低誘電層８０ｂを形成し（ステップＳ１３０）、配線パターン７３ａが印刷された高誘電層７４ａ上に重ねて高誘電層７４ｂを形成し、高誘電層７４ｂ上に配線パターン７３ｂを印刷する（図４のステップＳ１４０，ステップＳ１５０）。このような工程を、所定回数繰り返すことにより、図５（Ｃ）に示すように、ベースシート８９の周縁領域に低誘電層８０ａ〜ｅが積層され、ベースシート８９の周縁よりも内側の領域には、高誘電層７４ａ，配線パターン７３ａ，高誘電層７４ｂ，配線パターン７３ｂ，高誘電層７４ｃ，配線パターン７３ａ，高誘電層７４ｄ，配線パターン７３ｂ，高誘電層７４ｅが、この順に積層される（このように高誘電層と配線パターンが交互に積層されたものを、以下、積層体ＣＳという）。なお、各低誘電層８０ａ〜ｅや各高誘電層７４ａ〜ｅの厚みは、後述する焼成工程の後に形成される中継基板１０において、低誘電率部２０の上面２０ａ，下面２０ｂとコンデンサ部１１の上面，下面（即ち、積層セラミックコンデンサ１２の上面１２ａ，下面１２ｂ）とがほぼ同じ平面に位置するような厚みとされている。
【００３５】
次に、積層された低誘電層８０ａ〜ｅにスルーホール８２を形成すると共に、積層体ＣＳに貫通孔７５を形成する（図４のステップＳ１６０，Ｓ１７０、図５（Ｄ））。スルーホール８２，貫通孔７５は、ＩＣチップ３０に配列された各パッド３２の位置に応じた位置に形成される。こうしたスルーホール８２，貫通孔７５の形成はレーザ照射等によって実現することができる。
【００３６】
次に、各スルーホール８２，各貫通孔７５に導電材料ＱＭ（本実施例ではニッケル）を充填する（図４のステップＳ１８０、図５（Ｅ））。これにより、既述した柱状電極２２，ビア電極１５が形成される。また、配線パターン７３ａ，７３ｂは、各貫通孔７５内において、高誘電層７４ａ〜ｅの１層おきにビア電極１５に導通される。こうした配線パターン７３ａ，７３ｂ，高誘電層７４ａ〜ｅは、それぞれ、既述した内部電極１３，セラミック層１４として機能する。
【００３７】
続いて、ベースシート８９を低誘電層８０ａ〜ｅおよび積層体ＣＳから剥離した後（図４のステップＳ１８５）、低誘電層８０ａ〜ｅおよび積層体ＣＳを高温・高圧プレスによって圧着し、圧着後の低誘電層８０ａ〜ｅおよび積層体ＣＳを脱脂した後に焼成する（図４のステップＳ１９０）。これにより、低誘電層８０ａ〜ｅおよび積層体ＣＳは、低誘電層８０ａ〜ｅと積層体ＣＳとが互いに密接され、かつ、上下の高誘電層７４ａ〜ｅが互いに密接された状態で焼成される。
【００３８】
次に、焼成によって形成された柱状電極２２、ビア電極１５の上下端部に、半田ペーストを表装印刷することによって、バンプ２３，２４，バンプ１６，１７を形成する（図４のステップＳ１９５）。これにより、図２に示したようなコンデンサ部１１の周りにアルミナによる低誘電率部２０を備えた中継基板１０が形成される。
【００３９】
なお、上記の製造工程Ａでは、低誘電層８０ａ〜ｅに対するスルーホール８２の形成やスルーホール８２への導電材料ＱＭの充填を、低誘電層８０ａ〜ｅの積層後に行なうこととしたが、各低誘電層８０ａ〜ｅについて１層ずつスルーホールの形成やスルーホールへの導電材料ＱＭの充填を行ない、この後に各低誘電層８０ａ〜ｅを積層することとしてもよい。また、上記の製造工程Ａでは、ベースシート８９を剥離した後に焼成を行なうこととしたが、ベースシート８９が付いたままで焼成を行ない、焼成後にベースシート８９を削り取ることとしてもよい。
【００４０】
Ａ−３．中継基板１０の製造工程Ｂ：
上記構成の中継基板１０を、上記の製造工程Ａ以外の工程によって製造することも可能である。この一例を、ステップＳ２００〜Ｓ２７０の各工程を備える製造工程Ｂとして図６に示した。各工程の内容につき、以下、工程順に説明する。なお、以下の説明においては、中継基板１０が製造されていく様子を示す図７を適宜参照しつつ説明する。
【００４１】
まず、アルミナ製の低誘電シート８０ｐを必要枚数分だけ用意し、各低誘電シート８０ｐの中央部に、所定の開孔面積を有する貫通孔７１ｐを形成する（図６のステップＳ２００，Ｓ２１０、図７（Ａ））。次に、貫通孔７１ｐの周囲における低誘電シート８０ｐにスルーホール８２を形成した後、このスルーホール８２に導電材料ＱＭを充填する（図６のステップＳ２２０，Ｓ２３０、図７（Ｂ））。
【００４２】
次に、低誘電シート８０ｐを積層し、積層された複数枚の低誘電シート８０ｐの高温・高圧プレスによって圧着する（図６のステップＳ２４０、図７（Ｃ））。これにより、図７（Ｃ）に示すように、上下の低誘電シート８０ｐ間において、スルーホール８２内の導電材料ＱＭが連接され、こうした連接により、既述した柱状電極２２が形成される。また、積層された各低誘電シート８０ｐの貫通孔７１ｐにより、コンデンサ収納用の空間ＰＦが形成される。
【００４３】
次に、圧着後の低誘電シート８０ｐを脱脂した後に焼成する（図６のステップＳ２５０）。これにより、その中央部に空間ＰＦを備えたアルミナ製の低誘電率部２０からなる基板本体が形成される。この基板本体における空間ＰＦが既述したコンデンサ部１１となる。
【００４４】
次に、基板本体の空間ＰＦに、別途製造された積層セラミックコンデンサ１２を収納する（図６のステップＳ２６０、図７（Ｄ））。なお、焼成後の基板本体における空間ＰＦの形状は、空間ＰＦに収納されるコンデンサ１２の外形とほぼ同じ形状となるように、コンデンサ１２の形状に応じて定められている。よって、図７（Ｄ）に示すように、空間ＰＦにコンデンサ１２を収納した場合には、コンデンサ１２は空間ＰＦを構成する低誘電率部２０の内側周壁にほぼ隙間なく嵌合し、コンデンサ１２の上面１２ａ，下面１２ｂと低誘電率部２０の上面２０ａ，下面２０ｂとがほぼ同じ平面に位置することになる。これにより、低誘電率部２０と積層セラミックコンデンサ１２が一体化される。
【００４５】
次に、柱状電極２２、ビア電極１５の上下端部に、半田ペーストを表装印刷することによって、バンプ２３，２４，バンプ１６，１７を形成する（図６のステップＳ２７０）。これにより、図２に示したようなコンデンサ部１１の周りにアルミナ製の低誘電率部２０を備えた中継基板１０が形成される。
【００４６】
なお、上記の製造工程Ｂでは、低誘電シート８０ｐに対するスルーホール８２の形成やスルーホール８２への導電材料ＱＭの充填を、各低誘電シート８０ｐごとに行なうこととしたが、低誘電シート８０ｐの積層後に一括して行なうこととしてもよい。また、基板本体の空間ＰＦに、積層セラミックコンデンサ以外のコンデンサ（例えば、単板セラミックコンデンサ、フィルムコンデンサ、アルミ電解コンデンサ等）を収納することとしてもよい。
【００４７】
Ａ−４．作用効果：
以上説明したように、本実施例の中継基板１０では、基板本体が、内部電極１３間に誘電体としてチタン酸バリウムを用いたセラミック層１４を有する積層セラミックコンデンサ１２が配設されたコンデンサ部１１と、チタン酸バリウムよりも低い比誘電率を有する材料（アルミナ）で形成された低誘電率部２０とから構成される。低誘電率部２０は、ＩＣチップ３０とパッケージ５０との間の信号線として用いられる多数の柱状電極２２を低誘電率部２０を貫通する形態で備える。これにより、柱状電極２２の全周が低誘電率部２０によって覆われ、柱状電極２２の周りに低誘電率部２０が設けられる。このため、信号線としての柱状電極２２が誘電体としてのセラミック層１４に接触することがなく、柱状電極２２同士の間の容量結合を防止することができる。従って、本実施例の中継基板１０によれば、ＩＣチップ３０とパッケージ５０との間における誤った信号のやり取りを防止することが可能となり、信号線を通じたＩＣチップ３０とパッケージ５０との間の電気的な伝播を安定的なものにすることができる。
【００４８】
また、本実施例の中継基板１０では、コンデンサ部１１に配設されたコンデンサ１２は、内部電極１３に導通された多数のビア電極１５を、ＩＣチップ３０への電源線，グランド線として、コンデンサ１２内を貫通する形状で備えている。これにより、正極，負極となる内部電極１３に接続されたビア電極１５は、それぞれ、ＩＣチップ３０への電源線，グランド線としてＩＣチップ３０に直接に接続されるので、従来よりもインピーダンスが小さくなり、ＩＣチップ３０に電力を供給する場合の応答性が向上する。よって、ＩＣチップ３０がその高速動作によって急激に電力を消費した場合であっても、消費に見合う電力がコンデンサ１２によって即座に供給される。従って、ＩＣチップ３０に供給される電源の電圧を、ＩＣチップ３０の動作状態に拘らず、安定的に維持することが可能となり、電力不足によるＩＣチップ３０の異常動作を防止することができる。例えば、ＩＣチップが封入されたＩＣパッケージの電源端子，グランド端子にコンデンサを接続した場合には、ＩＣのチップの動作によって生じた急激な電流変化が、コンデンサに到達する前段階で、パッケージ側の端子やＩＣチップまでのリード線が有するインピーダンス成分によって妨げられ、これにより、ＩＣチップに供給される電源の電圧が降下する（ＩＣチップに十分な電流が流れなくなる）といった事態が生じることがあるが、本実施例の中継基板１０によれば、こうした事態の発生を抑制することができる。
【００４９】
また、本実施例の中継基板１０では、コンデンサ部１１を取り囲む範囲に低誘電率部２０を形成するので、ＩＣチップ３０やパッケージ５０の配線形態に適した中継基板１０を提供することが可能となり、中継基板１０の汎用性を高めることができる。ＩＣチップやそのパッケージでは、内側領域に電源線やグランド線が設けられ、外側領域に信号線が設けられることが多いからである。
【００５０】
また、上記の中継基板１０を製造工程Ａ（図４）によって製造した場合には、積層セラミックコンデンサ１２が低誘電率部２０と一体として成形され、これにより、コンデンサ部１１にコンデンサ１２が設けられる。このため、製造された複数の中継基板１０において、コンデンサ部１１に設けられる電源線，グランド線（ビア電極１５）と低誘電率部２０に設けられる信号線（柱状電極２２）との位置関係をほぼ一定に保ち易くなり、ＩＣチップ３０やパッケージ５０との接続の確実性を高めることができる。
【００５１】
また、上記の中継基板１０を製造工程Ｂ（図６）によって製造した場合には、別に製造された積層セラミックコンデンサ１２を低誘電率部２０からなる基板本体の空間ＰＦに嵌め込むことにより、コンデンサ部１１にコンデンサ１２が設けられる。こうすれば、基板本体としての低誘電率部２０とコンデンサ１２とを別々に製造することが可能となる。従って、形状や特性の異なる各種コンデンサと各種の空間ＰＦ形状を有する低誘電率部２０とを自由に組み合わせて、多様な中継基板１０を提供することができる。
【００５２】
Ｂ．変形例：
以上、本発明の実施の形態を実施例を用いて説明したが、本発明は上記実施例に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能である。
【００５３】
例えば、上記の製造工程Ｂにおいて、コンデンサ１２を、その水平方向の断面積が低誘電率部２０の空間ＰＦよりも若干小さくなるような外形で作成しておき、作成されたコンデンサを低誘電率部２０の空間ＰＦに嵌め込む際に、コンデンサと低誘電率部２０の間に形成される隙間にフィラーを挿入する工程を設けてもよい。このような工程を経て製造された中継基板１１０を第１変形例として図８に示した。図８（Ａ），図８（Ｂ）は、第１変形例としての中継基板１１０を、それぞれ、図３，図２に対応する図で表わしたものである。なお、以下の各変形例の説明においては、上記実施例と共通の各部につき、符号の十の位以下を実施例と同じ数字ないし英字を用いて表わしている。
【００５４】
図８に示すように、低誘電率部２０と積層セラミックコンデンサ１１２の間の隙間には、フィラー１９０が挿入されている。このフィラー１９０は、上記の隙間にペースト状の樹脂材料を充填し硬化させることによって形成される。この硬化により、低誘電率部１２０と積層セラミックコンデンサ１１２が一体化される。こうした製造方法を採ることにより、低誘電率部１２０の空間ＰＦ（コンデンサ部１１１）にコンデンサ１１２が嵌め込まれる位置を微調整することができる。従って、製造された複数の中継基板１１０において、コンデンサ部１１１に設けられるビア電極１１５（電源線，グランド線）と低誘電率部１２０に設けられる柱状電極１２２（信号線）との位置関係をほぼ一定に保ち易くなり、ＩＣチップ１３０やパッケージ１５０との接続の確実性を高めることができる。また、チタン酸バリウムからなるコンデンサ部１１１とアルミナからなる低誘電率部１２０との間に、樹脂製のフィラー１９０が介在することで、フィラー１９０が有する弾性によって中継基板１１０の機械的強度を高めることができる。
【００５５】
上記実施例の中継基板１０では、柱状電極２２が、低誘電率部２０の上面２０ａから下面２０ｂまでをほぼ直線的に貫通する形状で設けられているが、柱状電極２２の形状として他の形状を採用することも可能である。例えば、柱状電極２２がコンデンサ部１１から離間するピッチを、柱状電極２２の高さ位置に応じて異ならせる構成としてもよい。こうした構成の中継基板を製造する工程の一部を、製造工程Ｂについての第２変形例として図９に示した。この第２変形例では、図６のステップＳ２２０の処理において、貫通孔７１ｐからスルーホール８２までの距離が低誘電シート８０ｐごとに異なるように、低誘電シート８０ｐにスルーホール８２を形成する。各低誘電シート８０ｐにスルーホール間を接続するための配線層９２を印刷した後、スルーホール８２に導電材料ＱＭを充填し、低誘電シート８０ｐを積層する。この配線層９２は、印刷対象となる低誘電シート８０ｐのスルーホール８２から次に積層される低誘電シート８０ｐとのスルーホール８２までをカバーする範囲に形成される。これにより、上下の低誘電シート８０ｐのスルーホール８２が配線層９２を介して導通される。このような製法によって製造された中継基板によれば、ＩＣチップの信号線に係るパッド（実施例におけるパッド３２に相当するもの）の位置がパッケージの信号線に係る第１端子（実施例における第１端子５７に相当するもの）の位置と相対していない場合においても、ＩＣチップとパッケージとの接続を実現することができる。
【００５６】
また、上記実施例の中継基板１０では、コンデンサ部１１の側部外周を全周に亘って取り囲む範囲に低誘電率部２０を形成したが、こうした低誘電率部を、コンデンサ部１１の側部外周の一部を取り囲むように形成してもよい。
【００５７】
なお、上記実施例では、コンデンサ部１１外側の全範囲を低誘電率部２０としたが、基板本体に形成される低誘電率部２０の範囲については、適宜変更することができる。例えば、低誘電率部２０を、１個以上の柱状電極２２ごとに区画して設けることも可能である。このように区画した一例を第３変形例として図１０ないし図１２に示した。図１０（Ａ），図１０（Ｂ）は、第３変形例としての中継基板２１０を、それぞれ、図３，図２に対応する図で表わしたものである。図１０に示すように、中継基板２１０では、積層セラミックコンデンサ２１２のセラミック層２１４がコンデンサ部２１１の外側に延設されており、この延設された範囲を貫通して、多数（図１０では２０個）の柱状電極２２２と該柱状電極２２２の側面全周を覆う低誘電率部２２０とが設けられている。低誘電率部２２０は各柱状電極２２２の周りに広がっている。
【００５８】
上記構成の中継基板２１０は、図１１に示す製造工程Ｃにより、ステップＳ３００〜Ｓ３９５の各工程を経て製造される。各工程の内容につき、以下、工程順に説明する。なお、以下の説明においては、中継基板２１０が製造されていく様子を示す図１２を適宜参照しつつ説明する。
【００５９】
まず、多数のビア電極２１５を備えた積層体ＣＳ１を形成する（図１１のステップＳ３００、図１２（Ａ））。具体的には、アルミナ製のベースシート２８９上にチタン酸バリウムによる高誘電層２７４ａ〜ｅと配線パターン２７３ａ，２７３ｂを交互に積層することにより積層体ＣＳ１を形成した後、この積層体ＣＳ１の中央領域に多数の貫通孔を形成し、該貫通孔に導電材料ＱＭ（本変形例ではニッケル）を充填し、ビア電極２１５として機能させる。また、配線パターン２７３ａ，２７３ｂは、各貫通孔内において、高誘電層２７４ａ〜ｅの１層おきにビア電極２１５に導通される。こうした配線パターン２７３ａ，２７３ｂ，高誘電層２７４ａ〜ｅは、それぞれ、内部電極２１３，セラミック層２１４として機能する。
【００６０】
次に、積層体ＣＳ１に多数のスルーホール２８２を形成する（図１１のステップＳ３１０、図１２（Ｂ））。各スルーホール２８２は、積層体ＣＳ１の縁部の配線パターン２７３ａ，２７３ｂが形成されていない範囲に、所定の間隔で形成される。次に、ベースシート２８９を剥離し、各スルーホール２８２を構成する周面上にアルミナによる低誘電層２８０を形成する（図１１のステップＳ３２０、図１２（Ｃ））。この低誘電層２８０の形成は、スルーホール２８２内を真空状態とした上で、積層体ＣＳ１の上面にペースト状のアルミナを塗布することによって行なわれる。これにより、ペースト状のアルミナは、スルーホール２８２を構成する周壁に沿って吸い込まれ、該周壁上に溶着する。これにより、スルーホール２８２内には、アルミナが塗布された範囲に低誘電層２８０が形成され、アルミナが塗布されなかった範囲に孔２８２ａが形成される。上記アルミナの塗布厚さ及び孔２８２ａの径は、上記アルミナペーストの粘度と印刷工程における真空度等によって調節することができる。次に、各低誘電層２８０の内側に形成された孔２８２ａに導電材料ＱＭ（本変形例ではニッケル）を充填し（図１１のステップＳ３３０、図１２（Ｄ））、柱状電極２２２として機能させる。
【００６１】
続いて、積層体ＣＳ１を高温・高圧プレスによって圧着し、圧着後の積層体ＣＳ１を脱脂した後に焼成する（図１１のステップＳ３９０）。次に、焼成によって形成された柱状電極２２２、ビア電極２１５の上下端部に、半田ペーストを表装印刷することによって、バンプ２２３，２２４，バンプ２１６，２１７を形成する（図１１のステップＳ３９５）。これにより、図１０（Ｂ）に示したような、コンデンサ部２１１（積層セラミックコンデンサ２１２が配設された領域）の外側のセラミック層２１４に、低誘電率部２２０に覆われた柱状電極２２２を備えた中継基板２１０が形成される。
【００６２】
また、上記の製造工程Ｃによれば、積層セラミックコンデンサ２１２が低誘電率部２２０と一体として成形され、これにより、コンデンサ部２１１にコンデンサ２１２が設けられる。このため、製造された複数の中継基板２１０において、コンデンサ部２１１に設けられる電源線，グランド線（ビア電極２１５）と低誘電率部２０に設けられる信号線（柱状電極２２２）との位置関係をほぼ一定に保ち易くなり、ＩＣチップやパッケージとの接続の確実性を高めることができる。
【００６３】
なお、上記の第３変形例では、各柱状電極２２２に対して個別に低誘電率部２２０を形成したが、複数の柱状電極２２２からなる電極群に対して低誘電率部２２０を形成してもよい。この一例を第４変形例として図１３に示した。図１３は、第４変形例としての中継基板３１０を図３に対応する図で表わしたものである。この図１３では、ビア電極３１５や柱状電極３２２に装填されるバンプの記載を省略して表わしている。図１３に示すように、中継基板３１０では、互いに離間した５個の柱状電極３２２からなる電極群に対して１つの低誘電率部３２０が形成されている。これにより、中継基板３１０では、上記した中継基板１０，１１０，２１０と同様に、各柱状電極３２２の全周が低誘電率部３２０によって覆われ、柱状電極３２２の周りに低誘電率部３２０が設けられている。
【００６４】
上記の第３，第４変形例において、セラミック層２１４，３１４と低誘電率部２２０，３２０との間に金属によるシールド材を設けることも可能である。第３変形例の中継基板２１０のセラミック層２１４と低誘電率部２２０との間にシールド材を設けた構成を第５変形例として図１４に示した。図１４は、第５変形例としての中継基板４１０における低誘電率部４２０付近の縦断面を、柱状電極４２２に装填されるバンプの記載を省略して表わしている。図１４に示すように、中継基板４１０では、セラミック層４１４と低誘電率部４２０との間にメタル製のシールド材４９４が設けられている。これにより、低誘電率部４２０がセラミック層４１４から絶縁される。従って、柱状電極４２２を伝わる電気信号がコンデンサ部４１１に配設された積層セラミックコンデンサ４１２による充放電の影響を受けてしまうことを、確実に防止することができる。なお、このような中継基板４１０は、図１１に示した製造工程ＣのステップＳ３２０を、各スルーホールを構成する周面上にメタルペーストを塗布してメタル層を形成した後、このメタル層の表面にアルミナペーストを塗布する工程に変更することにより、製造することができる。
【００６５】
なお、上記の第３，第４，第５変形例では、その周りに低誘電率部を備えた柱状電極を中継基板の縁部領域に設けたが、こうした柱状電極を中継基板に設ける位置については適宜変更することができる。
【００６６】
なお、上記実施例や各変形例では、低誘電率部２０，１２０，２２０，３２０，４２０を柱状電極２２，１２２，２２２，３２２，４２２の全周に設けたが、柱状電極２２，１２２，２２２，３２２，４２２の一部の周りに低誘電率部２０，１２０，２２０，３２０，４２０を設けることとしてもよい。こうした構成例を第６変形例として図１５に示した。図１５（Ａ），図１５（Ｂ）は、それぞれ、上記実施例を変形した中継基板６１０の上面，上記第３変形例を変形した中継基板７１０の上面を表わしている。図１５に示すように、中継基板６１０，７１０では、多数の柱状電極６２２，７２２のうち、柱状電極６２２ａ，７２２ａについてはその全周に亘って低誘電率部６２０，７２０が設けられており、柱状電極６２２ｂ，７２２ｂについてはその全周の一部の範囲に低誘電率部６２０，７２０が設けられている。こうした構成によれば、柱状電極６２２，７２２を伝わる電気信号がコンデンサ部６１１，７１１に配設された積層セラミックコンデンサ６１２，７１２による充放電の影響を受けてしまうことを、低誘電率部６２０，７２０が形成された範囲において、防止することができる。
【００６７】
上記実施例や各変形例では、セラミック層１４をチタン酸バリウムを用いて形成したが、チタン酸バリウム以外の比誘電率の高い材料（例えば、チタン酸ストロンチウム（ＳｒＴｉＯ３）やチタン酸鉛（ＰｂＴｉＯ３）、酸化チタン（ＴｉＯ２））を用いて形成してもよい。また、上記実施例や各変形例では、低誘電率部２０をアルミナを用いて形成したが、低誘電率部２０は、セラミック層１４の形成材料よりも低い比誘電率を有する材料を用いて形成されていればよい。例えば、セラミック層１４の形成材料がチタン酸バリウムの場合には、囲み部２０をアルミナとガラスとの複合材料（ガラスセラミック）を用いて形成してもよい。囲み部２０の材料としてガラスセラミックを用いた場合には、ガラスセラミックはアルミナよりも低温（９００℃以下）で焼結するので、柱状電極２２の形成材料に銅を用いた場合でも焼成によって過度に溶融してしまうことがなく、断線等の発生率を低減することができる。なお、比誘電率に関しては、セラミック層を形成する材料の比誘電率を１５よりも大きくし、低誘電率部を形成する材料の比誘電率を１５以下とすることが好ましい。
【００６８】
また、上記第３，第４，第５変形例において、柱状電極２２２，３２２，４２２の周りにアルミナを充填せず、柱状電極２２２，３２２，４２２とセラミック層２１４，３１４，４１４との間に空気層を形成することとしてもよい。こうした構成例を第７変形例として図１６に示した。図１６は、第７変形例としての中継基板５１０における柱状電極５２２付近の縦断面を表わしている。図１６に示すように、中継基板５１０では、図１０（Ｂ）においてアルミナによる低誘電率部２２０および柱状電極２２２が設けられていた領域が開孔５９６とされている。こうした開孔５９６内に、開孔５９６よりも断面積が小さい柱状電極５２２が配置されることで、柱状電極５２２の全周がセラミック層５１４よりも比誘電率の低い物質である空気によって覆われ、柱状電極５２２の周りに空気層（低誘電率層）が設けられる。このため、信号線としての柱状電極５２２が誘電体としてのセラミック層５１４に接触することがなく、柱状電極５２２を伝わる電気信号がコンデンサ５１２による充放電の影響を受けにくくなる。従って、ＩＣチップとパッケージとの間における誤った信号のやり取りを防止することが可能となり、信号線を通じたＩＣチップとパッケージとの間の電気的な伝播を安定的なものにすることができる。なお、このような中継基板５１０は、図１１に示した製造工程Ｃにおいて、ステップＳ３２０，Ｓ３３０の工程（スルーホール内へのアルミナないし導電材料ＱＭの充填）を行なわずに、スルーホール部分を開孔５９６として備えた中継基板を製造し、この中継基板の開孔５９６内に別工程によって製造した柱状電極５２２を配置することにより、製造することができる。
【００６９】
上記実施例や各変形例の中継基板に予めＩＣチップやパッケージを装着しておく形態を採ることもできる。こうした形態としては、中継基板のビア電極や柱状電極にＩＣチップが接続されたＩＣチップ付き中継基板、中継基板のビア電極や柱状電極にパッケージが接続された中継基板付きパッケージ、上記の中継基板を介してＩＣチップとパッケージとを接続してなる構造体等を考えることができる。
【図面の簡単な説明】
【図１】本発明の実施例である中継基板１０を用いたＩＣパッケージ６０の接続構造を示す説明図である。
【図２】図１における２−２線に沿った縦断面の矢視形状を示す説明図である。
【図３】ＩＣチップ３０が装着される前の、パッケージ５０に中継基板１０が装着された状態を示す説明図である。
【図４】中継基板１０の製造工程Ａを示す説明図である。
【図５】製造工程Ａによって中継基板１０が製造されていく様子を示す説明図である。
【図６】中継基板１０の製造工程Ｂを示す説明図である。
【図７】製造工程Ｂによって中継基板１０が製造されていく様子を示す説明図である。
【図８】第１変形例を示す説明図である。
【図９】第２変形例を示す説明図である。
【図１０】第３変形例を示す説明図である。
【図１１】中継基板２１０の製造工程Ｃを示す説明図である。
【図１２】製造工程Ｃによって中継基板２１０が製造されていく様子を示す説明図である。
【図１３】第４変形例を示す説明図である。
【図１４】第５変形例を示す説明図である。
【図１５】第６変形例を示す説明図である。
【図１６】第７変形例を示す説明図である。
【符号の説明】
１０，１１０，２１０，３１０，４１０，５１０，６１０，７１０…中継基板
１１，１１１，２１１，３１１，４１１，５１１，６１１，７１１…コンデンサ部
１２，１１２，２１２，３１２，４１２，５１２，６１２，７１２…積層セラミックコンデンサ
１２ａ，２１２ａ…上面
１２ｂ，２１２ｂ…下面
１２ｃ〜ｆ，２１２ｃ〜ｆ…側面
１３…内部電極
１４，１１４，２１４，３１４，４１４，５１４，６１４，７１４…セラミック層
１５，１１５，２１５，３１５，４１５，６１５，７１５…ビア電極
１６，１７…バンプ
２０，１２０，２２０，３２０，４２０，６２０，７２０…低誘電率部
２０ａ…上面
２０ｂ…下面
２２，１２２，２２２，３２２，４２２，５２２，６２２，６２２ａ，６２２ｂ，７２２ａ，７２２ｂ，７２２…柱状電極
２３，２４…バンプ
３０，１３０，２３０…ＩＣチップ
３２…パッド
５０，１５０，２５０…パッケージ
５２…上部層
５４…下部層
５６…リード
５７…第１端子
５８…第２端子
７１ｐ…貫通孔
７３ａ，７３ｂ，２７３ａ，２７３ｂ…配線パターン
７４ａ〜ｅ，２７４ａ〜ｅ…高誘電層
７５…貫通孔
８０ａ〜ｅ，２８０…低誘電層
８０ｐ…低誘電シート
８２，２８２…スルーホール
８９，２８９…ベースシート
９２…配線層
１９０…フィラー
２８２ａ…孔
４９４…シールド材
５９６…開孔
ＣＳ，ＣＳ１，ＣＳ２…積層体
ＰＦ…空間
ＱＭ…導電材料
【図１】
2005039006.tif 000003
【図２】
2005039006.tif 000004
【図３】
2005039006.tif 000005
【図４】
2005039006.tif 000006
【図５】
2005039006.tif 000007
【図６】
2005039006.tif 000008
【図７】
2005039006.tif 000009
【図８】
2005039006.tif 000010
【図９】
2005039006.tif 000011
【図１０】
2005039006.tif 000012
【図１１】
2005039006.tif 000013
【図１２】
2005039006.tif 000014
【図１３】
2005039006.tif 000015
【図１４】
2005039006.tif 000016
【図１５】
2005039006.tif 000017
【図１６】
2005039006.tif 000018