(57)【要約】【課題】  半導体レーザ素子の空きピン（第３ピン）と配線基板とを活用することによって、半導体レーザ素子の発熱を効率よく放熱させて半導体レーザ素子の温度上昇による性能低下を抑える。【解決手段】  半導体レーザ素子１のアノードピンとカソードピン３１，３２とが配線基板５の回路パターン４１，４２の末端の電極ランド４１ａ，４２ａに半田付けする。半導体レーザ素子１の空きピン３３を配線基板５の放熱用銅箔４３に半田付けする。配線基板５が半導体レーザ素子搭載用スペースＳ１と付加スペースＳ２とを有し、付加スペースＳ２に放熱用銅箔４３を形成する。回路パターン４１，４２をカバー層２２で被覆し、放熱用銅箔４３は露出させて直接に外気に接触させる。【選択図】        図２
2005228442.tif 000002
【特許請求の範囲】
【請求項１】
半導体レーザ素子のアノードピンとカソードピンとが配線基板のピン挿通孔に挿通されてその配線基板の回路パターンの末端に具備された電極ランドに半田付けされた光源ユニットを備える光ピックアップにおいて、
上記配線基板が、上記半導体レーザ素子の搭載用スペースと、その搭載用スペースに付加されてその搭載用スペースの面積よりも広い面積を有する付加スペースとを有し、その付加スペースの全面又は略全面に放熱面を形成する放熱用銅箔が備わり、かつ、上記電極ランドとその電極ランドを末端に有する回路パターンが、上記配線基板に積層された電気絶縁性を有するカバー層によって被覆されているのに対し、上記放熱用銅箔が直接に外気に接触する状態で露出されており、
上記半導体レーザ素子の筐体の下面から上記アノードピン及びカソードピンと共に突出された空きピンが、上記配線基板の上記付加スペースに形成されたピン挿通孔に挿通されて上記放熱用銅箔に半田付けされていると共に、上記筐体の下面と上記配線基板との間に通風可能な隙間が形成されており、
上記配線基板が、上記付加スペースの形成箇所で折り曲げられて付加スペースの水平長さに対する上記放熱面の沿面長さの比が高められていることを特徴とする光ピックアップ。
【請求項２】
半導体レーザ素子のアノードピンとカソードピンとが配線基板のピン挿通孔に挿通されてその配線基板の回路パターンの末端に具備された電極ランドに半田付けされた光源ユニットを備える光ピックアップにおいて、
上記半導体レーザ素子に備わっている空きピンが上記配線基板の別のピン挿通孔に挿通されて、その空きピンが、上記配線基板に上記電極ランドとは別に形成されて放熱面を形成している放熱用銅箔に半田付けされていることを特徴とする光ピックアップ。
【請求項３】
上記空きピンが、上記アノードピン及びカソードピンと共に半導体レーザ素子の筐体の下面から突出されていて、その筐体の下面と上記配線基板との間に通風可能な隙間が形成されている請求項２に記載した光ピックアップ。
【請求項４】
上記配線基板は、上記半導体レーザ素子の搭載用スペースに付加されてその搭載用スペースよりも広い付加スペースとを有し、その付加スペースの全面又は略全面に上記放熱用銅箔が備わっている請求項２又は請求項３に記載した光ピックアップ。
【請求項５】
上記電極ランドとその電極ランドを末端に有する回路パターンが、上記配線基板に積層された電気絶縁性を有するカバー層によって被覆されているのに対し、上記放熱用銅箔が直接に外気に接触する状態で露出されている請求項２ないし請求項４のいずれか１項に記載した光ピックアップ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光ピックアップ、特に、半導体レーザ素子のアノードピンとカソードピンとが配線基板のピン挿通孔に挿通されてその配線基板の電極ランドに半田付けされた光源ユニットを備える光ピックアップに関する。
【背景技術】
【０００２】
記録媒体としてのディスクを光学的に走査して記録や再生を行うための光ピックアップはＤＶＤなどの光ディスク装置に用いられている。この光ピックアップに搭載される半導体レーザ素子は所謂発熱素子であって、その温度が上昇すると発光光量が低下したりして走査性能を低下させる原因になる。
【０００３】
そこで、従来より、上記の光ディスク装置や光ピックアップを用いたレーザビームプリンタなどでは、半導体レーザ素子の温度上昇を抑制するための対策が種々講じられている（たとえば特許文献１〜６）。
【０００４】
このうち、特許文献１のものは、ガラスエポキシ樹脂や紙フェノールを使用した電気回路基板に実装した半導体レーザ（半導体レーザ素子）の下面を、その電気回路基板のべた状のべたパターン部に接触させておくことによって、半導体レーザの熱がべたパターン部に伝導されて放熱が行われるようにしている。
【０００５】
特許文献２のものは、半導体レーザ（半導体レーザ素子）を収容するホログラムユニットの裏面をそのホログラムユニットのホルダーに接触させている。
【０００６】
特許文献３には、ステムにヒートシンクを介して半導体レーザ（半導体レーザ素子）を取り付けることや、ステムに半導体レーザ駆動用ＩＣを取り付けることが記載されている。
【０００７】
特許文献４には、発光素子と受光素子（半導体レーザ素子）を搭載したアイランドの質量を大きくすることによって放熱性能を向上させることが記載されている。
【０００８】
特許文献５には、複数の光集積素子（半導体レーザ素子）を、導電パターンを有する基板状に実装してパッケージングを行い、それらの光集積素子の各電極パッドを基板の導電パターンを介してパッケージの端子に接続することによって、光集積素子の放熱効率を高めることが記載されている。
【０００９】
特許文献６には、サスペンションに取り付けられた磁気ヘッド用プリアンプの発熱を、プリアンプの放熱用ダミー端子から放熱用ダミー配線を経由してサスペンションに伝え、そのサスペンションから放熱する、という発熱素子の放熱を行う手段について記載されている。
【００１０】
一方、光ピックアップに搭載される半導体レーザ素子は、筐体に半導体レーザを収容し、その半導体レーザに電圧を印加するためのアノードピン及びカソードピンが筐体の下面から突出していると共に、それらのアノードピン及びカソードピンと共にそれらと同質の空きピン（第３ピンと称することもある）が筐体の下面から突出されている。この半導体レーザ素子を配線基板に実装する際には、配線基板の３箇所に形成された挿通孔に上記のアノードピンとカソードピンと空きピンとを各別に挿通する。そして、アノードピン及びカソードピンを配線基板のレーザ駆動用信号線として使用している回路パターンの末端に備わっている電極ランドに半田付けするのに対し、空きピンは、別の挿通孔に挿通されてダミー電極ランドに半田付けしたり、あるいは、レーザ駆動用信号線としての上記回路パターンに半田付けしたりする。そして、そのようにして配線基板に搭載された半導体レーザ素子を伝熱性に優れた金属製の囲構体に収容し、その囲構体を、半導体レーザ素子の発熱を放熱させることに活用することが行われていた。なお、「空きピン」は、アノードピンやカソードピンとは別個に設けられている端子ピンのすべてを含む意味で用いているのであって、単なるダミーとしての端子ピンだけを意味しているものではない。また、上記の回路パターンや電極ランドは銅箔でなる。
【特許文献１】特開平７−１７８９５７号公報
【特許文献２】特開平９−１６７３６８号公報
【特許文献３】特開２００２−３３４２６号公報
【特許文献４】特開２００２−１９８６０５公報
【特許文献５】特開平１１−１７６００３公報
【特許文献６】特開平２００１−２８１１２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、半導体レーザ素子を伝熱性に優れた金属製の囲構体に収容し、その囲構体を、半導体レーザ素子の発熱を放熱することに活用している従来の光ピックアップでは、半導体レーザ素子を十分に抑えることができない場合もあり、その場合には、半導体レーザ素子の温度が上昇して発光光量が低下して走査性能が低下するおそれがあった。
【００１２】
一方、特許文献１のものは、半導体レーザの下面を接触させる電気配線基板のべたパターン部が、レーザ駆動用信号線としての回路パターンを形成しているものか否かが不明である上、そのべたパターン部が絶縁性のカバー層（レジスト層）などで被覆されているか否かも不明である。べたバターン部がカバー層で被覆されているものであるとするならば、べたパターン部による放熱がカバー層によって阻害されて十分な放熱が行われることが期待できなくなるという問題がある。
【００１３】
特許文献２や特許文献３のものは、金属製のブロック（ホルダーやステムに相当）に熱を伝えて放熱させるものであるに過ぎないので、既述した従来の事例、すなわち半導体レーザ素子を伝熱性に優れた金属製の囲構体に収容し、その囲構体を、半導体レーザ素子の発熱を放熱させることに活用するというものと軌を一にするものであり、場合によっては半導体レーザ素子を十分に抑えることができないという事態が起こり得る。
【００１４】
特許文献４のものは、発光素子などのを搭載したアイランドの質量を大きくして放熱性能を向上させるものであるので、質量の大きなアイランドが余分に必要になるという問題がある。
【００１５】
特許文献５のものは、光集積素子の各電極パッドを基板の導電パターンを介してパッケージの端子に接続することによって光集積素子の放熱効率を高めるというものであるので、特許文献１のものと同様の問題が生じる。
【００１６】
特許文献６のものは、磁気ディスク装置に用いるサスペンションを利用してプリアンプの発熱を放熱するというものであるので、磁気ディスク装置ではない光ディスク装置の光ピックアップにそのまま適用することが困難である。
【００１７】
本発明は以上の状況や問題に鑑みてなされたものであり、半導体レーザ素子に一般的に備わっている空きピン（第３ピン）とその半導体レーザ素子が搭載された配線基板とを活用することによって、上記した質量の大きなアイランドやサスペンションなどを用いずに半導体レーザ素子の発熱を効率よく放熱させて、半導体レーザ素子の温度上昇による性能低下を抑えることのできる光ピックアップを提供することを目的とする。
【課題を解決するための手段】
【００１８】
本発明に係る光ピックアップは、半導体レーザ素子のアノードピンとカソードピンとが配線基板のピン挿通孔に挿通されてその配線基板の回路パターンの末端に具備された電極ランドに半田付けされた光源ユニットを備えている。そして、上記半導体レーザ素子に備わっている空きピンが上記配線基板の別のピン挿通孔に挿通されて、その空きピンが、上記配線基板に上記電極ランドとは別に形成されて放熱面を形成している放熱用銅箔に半田付けされている。
【００１９】
この構成であると、半導体レーザ素子の発熱がその空きピンによって配線基板に形成されて放熱面を形成している放熱用銅箔に伝わって放熱される。この放熱用銅箔は、配線基板に放熱面を形成するものであって、半導体レーザ素子のレーザ駆動用信号線としての回路パターンを形成するものではないので、カバー層によって被覆しておく必要はない。そのため、その放熱用銅箔を直接に外気に接触する状態で露出させて放熱作用を高めておくことが容易に可能である。
【００２０】
本発明では、上記空きピンが、上記アノードピン及びカソードピンと共に半導体レーザ素子の筐体の下面から突出されていて、その筐体の下面と上記配線基板との間に通風可能な隙間が形成されていることが望ましい。これによれば、アノードピン及びカソードピンと共に空きピンを備えた一般的な半導体レーザ素子を用いることができる。また、半導体レーザ素子の筐体の下面と上記配線基板との間に通風可能な隙間が形成されていることにより、その隙間を通過する風によっても半導体レーザ素子の発熱が抑えられるようになる。そのため、上記した放熱用銅箔による放熱作用と隙間を通過する風による発熱抑制作用とによって半導体レーザ素子の温度上昇が顕著に抑制される。
【００２１】
本発明において、上記配線基板は、上記半導体レーザ素子の搭載用スペースに付加されてその搭載用スペースよりも広い付加スペースとを有し、その付加スペースの全面又は略全面に上記放熱用銅箔が備わっている、という構成を採用することが可能である。これによれば、付加スペースを広くして放熱用銅箔によって形成される放熱面の面積を十分に大きくすることが容易に可能になる。そのため、放熱用銅箔の放熱面による放熱量を、半導体レーザ素子の発熱程度に見合って容易に確保することが可能になる。
【００２２】
本発明では、上記電極ランドとその電極ランドを末端に有する回路パターンが、上記配線基板に積層された電気絶縁性を有するカバー層によって被覆されているのに対し、上記放熱用銅箔が直接に外気に接触する状態で露出されている、という構成を採用することが望ましく、これによれば、放熱用銅箔による放熱が効率よく行われるようになる。
【００２３】
本発明に係る光ピックアップは、半導体レーザ素子のアノードピンとカソードピンとが配線基板のピン挿通孔に挿通されてその配線基板の回路パターンの末端に具備された電極ランドに半田付けされた光源ユニットを備える光ピックアップにおいて、上記配線基板が、上記半導体レーザ素子の搭載用スペースと、その搭載用スペースに付加されてその搭載用スペースの面積よりも広い面積を有する付加スペースとを有し、その付加スペースの全面又は略全面に放熱面を形成する放熱用銅箔が備わり、かつ、上記電極ランドとその電極ランドを末端に有する回路パターンが、上記配線基板に積層された電気絶縁性を有するカバー層によって被覆されているのに対し、上記放熱用銅箔が直接に外気に接触する状態で露出されており、上記半導体レーザ素子の筐体の下面から上記アノードピン及びカソードピンと共に突出された空きピンが、上記配線基板の上記付加スペースに形成されたピン挿通孔に挿通されて上記放熱用銅箔に半田付けされていると共に、上記筐体の下面と上記配線基板との間に通風可能な隙間が形成されており、上記配線基板が、上記付加スペースの形成箇所で折り曲げられて付加スペースの水平長さに対する上記放熱面の沿面長さの比が高められている、という構成を採用することも可能である。
【００２４】
この発明の光ピックアップによれば、上記したそれぞれの発明によって奏される作用がすべて発揮されることに加え、配線基板が、上記付加スペースの形成箇所で折り曲げられて付加スペースの水平長さに対する上記放熱面の沿面長さの比が高められている、という構成によって、配線基板の設置スペースの割に放熱面の面積を大きく確保して放熱効率を高めることが可能になる。
【発明の効果】
【００２５】
以上のように、本発明に係る光ピックアップは、半導体レーザ素子の発熱を、半導体レーザ素子に一般的に備わっている空きピン（第３ピン）を利用して配線基板に形成した放熱用銅箔に伝えて放熱させるものであるので、冒頭で説明した質量の大きなアイランドやサスペンションなどを用いずに半導体レーザ素子の温度上昇が抑えられてその性能低下が抑制されるという効果が奏される。また、放熱用銅箔を、半導体レーザ素子を搭載する配線基板に形成しているので部品点数を増やすことなく半導体レーザ素子の温度上昇を抑制することが可能になる。
【００２６】
特に、半導体レーザ素子の筐体の下面と配線基板との間に隙間を形成したものでは、放熱用銅箔による放熱作用と、その隙間を通過する風が発揮する冷却作用とによって半導体レーザ素子の温度上昇が顕著に抑制されるという卓効が得られる。
【００２７】
さらに、放熱用銅箔は放熱面を形成することにだけ用いられていて、回路パターンに用いられるものではないので、その放熱用銅箔を直接に外気に接触させて放熱を効率よく行わせることも可能である。
【００２８】
さらに、配線基板が折り曲げられて付加スペースの水平長さに対する放熱面の沿面長さの比が高められている、という構成を採用することによって、配線基板の設置スペースの割に放熱面の面積を大きく確保して放熱効率を高めることが可能になるという効果も得られる。
【発明を実施するための最良の形態】
【００２９】
図１（Ａ）は本発明の実施形態に係る光ピックアップに用いられる光源ユニットＵを概略で示した一部破断側面図、同（Ｂ）は同（Ａ）のＩＢ部の拡大図、図２は同光源ユニットＵを概略で示した底面図である。
【００３０】
図１又は図２の光源ユニットＵにおいて、１は半導体レーザ素子、５は配線基板である。半導体レーザ素子１は、その筐体２の下面２１から同一の導電性線材で形成されている３本の端子ピンが同一方向に突出されていて、それらの端子ピンのうちの２本がアノードピンとカソードピンとに割り当てられ、残りの１本（第３ピン）が空きピンとして割り当てられている。図１にはアノードピンとカソードピンとに割り当てられた２本の端子ピンに符号３１，３２を付し、空きピンに符号３３を付してある。
【００３１】
これに対し、配線基板５は薄肉のフレキシブル配線基板であり、一般的にはガラスエポキシ樹脂又は紙フェノールなどの可撓性絶縁材料で形成されたベースに銅箔を具備させて所定の回路パターンを形成してある。この配線基板５は、図２に示したように、半導体レーザ素子１の搭載用スペースＳ１と、その搭載用スペースＳ１に付加された付加スペースＳ２とを備えていて、付加スペースＳ２は、その一端側の一定領域が搭載用スペースＳ１に重畳されて重畳領域Ｓ２’として形成されていると共に上記搭載用スペースＳ１の側方に延び出て搭載用スペースＳ２の面積よりも広い面積を有している。
【００３２】
配線基板５の裏面側てに２つの回路パターン４１，４２が形成されていて、それらの末端に、上記搭載用スペースＳ１内であって上記重畳領域Ｓ２’の外側の２箇所に位置する円形の電極ランド４１ａ，４２ａがそれぞれ具備されている。そして、電極ランド４１ａ，４２ａのそれぞれの中心に形成された２箇所のピン挿通孔に半導体レーザ素子１のアノードピンとカソードピンとに割り当てられた２本の端子ピン３１，３２が各別に挿通され、それらの端子ピン３１，３２がそれぞれの電極ランド４１ａ，４２ａに半田付けされている。これに対し、配線基板５の付加スペースＳ２の重畳領域Ｓ２’にもピン挿通孔が形成されていて、このピン挿通孔に半導体レーザ素子１の空きピン３３が挿通され、その空きピン３３が、付加スペースＳ２の全体又は略全体に亘って形成されて上記搭載用スペースＳ１よりも広い面積の放熱面４３ａを形成している放熱用銅箔４３に半田付けされている。さらに、配線基板５の裏面に電気絶縁性を有するカバー層２２が一体に積層されていて、上記した回路パターン４１，４２がそのカバー層２２により被覆されているのに対し、そのカバー層２２には、上記放熱用銅箔４３の全面によって形成される上記放熱面４３ａの全体又は略全体を露出させる矩形の開口２３が備わっている。このため、放熱用銅箔４３は直接に外気に接触する状態になっている。
【００３３】
半導体レーザ素子１は、アノードピンとカソードピンとに割り当てられた２本の端子ピン３１，３２と空きピン３３とを上記した形態で配線基板５の電極ランド４１ａ，４２ａと放熱用銅箔４３とに半田付けすることによってその配線基板５に対して自立していて、半導体レーザ素子１の筐体２の下面２１と配線基板５との間には隙間６が形成されている。この隙間６には通風可能な広さを付与してある。
【００３４】
以上説明した構成の光源ユニットＵを備えた光ピックアップでは、半導体レーザ素子１の発熱が空きピン３３によって配線基板の放熱用銅箔４３に伝わり、その放熱用銅箔４３の放熱面４３ａから放熱される。そのような放熱作用に関し、この実施形態のように放熱面４３ａの面積を配線基板５の搭載用スペースＳ１よりも広くしておくと、半導体レーザ素子１の発熱を放熱面４３ａが余裕を持って効率よく放熱することになってその半導体レーザ素子１の温度上昇が十分に抑制されることを確認している。その上、この実施形態では、半導体レーザ素子１の筐体２の下面２１と配線基板５との間に通風可能な隙間６が形成されていることにより、その隙間６を通過する風によっても半導体レーザ素子１の発熱が抑えられるようになり、放熱用銅箔４３の放熱面４３ａからの放熱作用と隙間６を通過する風による発熱抑制作用とによって半導体レーザ素子１の温度上昇が効率よく抑制されるようになる。
【００３５】
図１（Ａ）には、半導体レーザ素子１を収容している伝熱性に優れた金属性の囲構体７を仮想線で示してあり、この囲構体７は光通過孔７１を備えている。このように伝熱性に優れた金属性の囲構体７に半導体レーザ素子１を収容しておくと、冒頭で説明したようにその囲構体７が半導体レーザ素子１の発熱を放熱する作用を発揮するので、それによっても半導体レーザ素子１の温度上昇が抑制される。そして、この実施形態では、そのような囲構体７が設けられている場合において、囲構体７の放熱作用によっては半導体レーザ素子１の温度上昇を十分に抑制することができなくても、上記したように放熱用銅箔４３の放熱面４３ａによる放熱作用と隙間６を通過する風による発熱抑制作用とによって半導体レーザ素子１の温度上昇が十分に抑制されるようになるので、半導体レーザ素子１の温度上昇に起因する発光光量の低下が起こらず、その走査性能が良好に発揮される。
【００３６】
また、配線基板５に積層されて回路パターン４１，４２を被覆することによって回路パターン４１，４２への電気絶縁を行っているカバー層２２が、放熱用銅箔４３の放熱面４３ａを外気に対して露出させる開口２３を備えているので、そのカバー層２２が放熱面４３ａからの放熱を阻害することはない。
【００３７】
さらに、この実施形態では、放熱用銅箔４３を、配線基板５の半導体レーザ素子１の搭載用スペースＳ１に付加した矩形の付加スペースＳ２に形成し、その付加スペースＳ２の一端側の一定領域を搭載用スペースＳ１に重畳させて重畳領域Ｓ２’として形成しているので、付加スペースＳ２の長さの割に配線基板５の全体長さＬ（図２参照）が短く抑えられている。そのために、平坦で比較的短い配線基板５を用いて広い放熱面４３ａが確保されている。搭載用スペースＳ１の長さを長くしてその面積を拡大することによって、放熱面４３ａの面積をさらに広げて放熱量を増大させることも可能である。
【００３８】
図３は他の実施形態を示している。この実施形態では、配線基板５が、付加スペースＳ２の形成箇所で蛇行状に折り曲げられている。そのため、付加スペースＳ２に形成されている放熱用銅箔４３（図２参照）も配線基板５と共に蛇行状に折れ曲がっていて、その付加スペースＳ２の水平長さに対する放熱面４３ａ（図２参照）の沿面長さの比が高まっている。その他の構成は、図１又は図２で説明したところと同様であるので、同一部分に同一符号を付して説明の重複を回避する。
【００３９】
この構成であると、配線基板５の設置スペースの割に放熱面４３の面積が大きくなり、付加スペースＳ２の一端側の一定領域が搭載用スペースＳ１に重畳して重畳領域Ｓ２’として形成されていることと相まって、配線基板５の小サイズ化と放熱面４３ａによる放熱効率の向上とが同時に達成されるという利点がある。なお、配線基板５を付加スペースＳ２の形成箇所で折り曲げて付加スペースＳ２の水平長さに対する放熱面４３ａの沿面長さの比を高めるという手段を採用する場合、配線基板５の折曲げ形状は、図３に示した蛇行状に限定されず、その他の形状、たとえばクランク形状や波形などであってもよい。
【図面の簡単な説明】
【００４０】
【図１】（Ａ）は本発明の実施形態に係る光ピックアップに用いられる光源ユニットを概略で示した一部破断側面図、（Ｂ）は図１のＩＩＢ部の拡大図である。
【図２】同光源ユニットＵを概略で示した底面図である。
【図３】図３は他の実施形態に係る光ピックアップに用いられる光源ユニットを概略で示した側面図である。
【符号の説明】
【００４１】
Ｕ  光源ユニット
Ｓ１  半導体レーザ素子の搭載用スペース
Ｓ２  付加スペース
１  半導体レーザ素子
２  半導体レーザ素子の筐体
５  配線基板
６  隙間
２１  筐体の下面
２２  カバー層
３１，３２  端子ピン（アノードピン又はカソードピン）
３３  空きピン
４１，４２  回路パターン
４１ａ，４２ａ  電極ランド
４３  放熱用銅箔
４３ａ  放熱面
【図１】
2005228442.tif 000003
【図２】
2005228442.tif 000004
【図３】
2005228442.tif 000005