(57)【要約】    【課題】  ＴＦＴ液晶等の表示装置の駆動回路として、予め設定された分割期間毎に電圧レベルが変化する階調電圧郡の中から、表示データの上位ビットに応じて一つを選択し、選択された階調電圧を、表示データの下位ビットの情報に応じた期間のみデータ線に出力する方法がある。しかし、この方法においては、階調電圧の出力期間が表示データに依存するため、あるデータ線に階調電圧が出力された後に、あるデータ線側の階調電圧が変動し、所望の表示輝度が得られないという問題等があった。    【解決手段】  本発明の駆動回路は、予め設定された分割期間毎に電圧レベルが階段状に変化する階調電圧郡の中から、表示データの上位ビットに応じて一つを選択し、選択された階調電圧の出力期間を、１走査期間の開始から表示データの下位ビットの情報が一致するまでの時間とし、さらに、最初の分割期間の時間的比率を高く、２番目以降を低く設定することを特徴とする。【選択図】  図１
2005099665.tif 000002
【特許請求の範囲】
【請求項１】
複数の階調の夫々に対応した階調電圧を生成する階調電圧生成部と、入力された表示データに応じて表示部の画素部へ出力すべき階調電圧を前記階調電圧生成部で生成された複数の階調電圧から選択する階調電圧選択部とを有する表示装置用駆動装置において、
前記階調電圧生成部は、前記階調電圧を前記画素部へ出力するための１走査期間を時分割した期間に応じて、レベルの異なる階調電圧を出力し、
前記階調電圧選択部は、前記画素部ごとに、前記階調電圧生成部から時分割で出力された前記階調電圧から前記画素部へ出力すべき階調電圧を選択し、選択された前記階調電圧を出力する期間の長さを、前記表示データによって制御することを特徴とする表示装置用駆動装置。
【請求項２】
前記階調電圧生成部は、前記階調電圧のうち高レベルの階調電圧から低レベルの階調電圧へ向かって又は低レベルの階調電圧から高レベルの階調電圧へ向かって段階的に前記レベルの異なる階調電圧を出力することを特徴とする請求項１に記載の表示装置用駆動装置。
【請求項３】
前記１走査期間を時分割した期間のうちの最初の期間は、前記１走査期間を時分割した期間のうちの他の期間よりも長いことを特徴とする請求項１に記載の表示装置用駆動装置。
【請求項４】
レベルの異なる（ｎｘｍ）個の階調電圧を生成する階調電圧生成部と、入力された表示データに応じて表示部の画素部へ出力すべき階調電圧を前記階調電圧生成部で生成された（ｎｘｍ）個の階調電圧から選択する第１の階調電圧選択部とを有する表示装置用駆動装置において、
ｎ個の階調電圧のグループごとに設けられたｍ個の第２の階調電圧選択部を備え、
前記第１の階調電圧選択部は、前記画素部ごとに、前記ｍ個の第２の階調電圧選択部から１つの第２の階調電圧選択部を選択し、選択された前記１つの第２の階調電圧選択部から時分割で出力されたｎ個の階調電圧から、前記画素部へ出力すべき階調電圧を選択する際、出力する期間の長さを制御することで前記選択動作を行うことを特徴とする表示装置用駆動装置。
【請求項５】
前記第２の階調電圧選択部は、前記階調電圧を前記画素部へ出力するための１走査期間をｎ時分割した期間に応じて、前記ｎ個の階調電圧のうち高レベルの階調電圧から低レベルの階調電圧へ向かって又は低レベルの階調電圧から高レベルの階調電圧へ向かって段階的に前記１つの階調電圧を選択し出力することを特徴とする請求項４に記載の表示装置用駆動装置。
【請求項６】
前記第１の階調電圧選択部は、1画素分の表示データのうちの第１のデータに従って、前記第２の階調電圧選択部から時分割で出力された前記１つの階調電圧が、前記画素部へ出力すべき階調電圧になるまで出力することを特徴とする請求項４に記載の表示装置用駆動装置。
【請求項７】
前記第1のデータと時分割した期間を比較し、その比較結果に応じて、前記第２の階調電圧選択部から時分割で出力された前記１つの階調電圧を出力し続けるか否かを決定するためのＥＮ信号を前記第１の階調電圧選択部へ出力する比較演算部を有することを特徴とする請求項６に記載の表示装置用駆動装置。
【請求項８】
前記第１の階調電圧選択部は、１画素分の表示データのうちの第２のデータに従って、前記ｍ個の第２の階調電圧選択部から１つの第２の階調電圧選択部を選択することを特徴とする請求項６に記載の表示装置用駆動装置。
【請求項９】
入力された表示データに応じた階調電圧を表示部の画素部へ出力し、（ｎｘｍ）種類の階調を表示させることが可能な表示装置用駆動装置において、
（ｎｘｍ）種類の階調に対応する（ｎｘｍ）個の階調電圧を生成する階調電圧生成部と、前記入力された表示データのうちの第１のデータに応じてｎ個の階調電圧ごとのｍ個のグループから１つのグループを選択し、前記入力された表示データのうちの第２のデータに応じて前記第１の階調電圧選択回路によって選択された前記１つのグループに含まれるｎ個の階調電圧から１つの階調電圧を選択し、選択された前記１つの階調電圧を前記画素部へ出力する階調電圧選択部を有し、
前記第１の階調電圧選択回路は、前記階調電圧を出力する期間の長さを制御することで、ｎ個の階調電圧から１つの階調電圧を選択することを特徴とする表示装置用駆動装置。
【請求項１０】
前記ｎは、２の（前記第１のデータのビット数）乗であり、
前記ｍは、２の（前記第２のデータのビット数）乗であることを特徴とする請求項９に記載の表示装置用駆動装置。
【請求項１１】
表示データを入力し、前記表示データに応じた階調電圧を表示部の複数の画素部のそれぞれに対して出力する表示装置用駆動装置において、
前記表示データを記憶する表示メモリと、
前記階調電圧を前記画素部へ印加するための１走査期間を前記表示データの下位ビットの情報量に相当する数に分割してそれを分割期間とし、
前記分割期間毎に割り当てられたＰＨ信号の内容に従い、前記表示データの下位ビットの情報量に相当する数の電圧レベルの中から１つの電圧レベルを順次選択して出力するセレクタを、前記表示データの上位ビットの情報量に相当する数分有する階調電圧生成部と、
前記ＰＨ信号と前記表示データの下位ビットとの比較演算を行い、前記ＰＨ信号の値が前記下位ビットの値よりも小さいかまたは等しい場合はＥＮ信号“１”を出力し、大きい場合は前記ＥＮ信号“０”を出力する比較演算部と、
前記表示メモリから出力される前記表示データを前記走査期間の立ち上がりに同期して取り込み、次の走査期間の立ち上がりまで保持すると共に、前記比較演算部に出力するラッチと、
前記階調電圧生成部の出力する階調電圧の中から、表示データの上位ビットに従って１つの階調電圧を選択し、前記ＥＮ信号が“１”の場合は前記階調電圧を出力し、前記ＥＮ信号が“０”の場合は非出力（ハイ・インピーダンス）を決定する階調電圧選択部とを有することを特徴とする表示装置用駆動装置。
【請求項１２】
データ線と走査線との交点部に配置された画素部を複数有する表示部の前記走査線に対して選択信号を印加する走査線駆動部と、
前記１走査期間を指示するＬＰ信号、前記１走査期間の開始点より早いタイミングで発生し、前記走査線駆動部の出力タイミングを指示するＧＰ信号および前記ＰＨ信号とを出力するタイミング生成部とを有することを特徴とする請求項１１に記載の表示装置用駆動装置。
【請求項１３】
前記セレクタは、電圧レベルが段階的に遷移するように階調電圧を選択し、その遷移方向は、選択動作の繰り返し周期となる１フレーム期間毎、あるいは前記走査期間毎に逆転することを特徴とする請求項１１に記載の表示装置用駆動装置。
【請求項１４】
前記セレクタは、電圧レベルが段階的に遷移するように階調電圧を選択し、前記セレクタを高電圧側と低電圧側に二分した場合、遷移する方向が高電圧側と低電圧側で反対であることを特徴とする請求項１１又は１３に記載の表示装置用駆動装置。
【請求項１５】
前記階調電圧生成部は、第１の導電型を有するＭＯＳ型素子を用いた第1の増幅回路と、第１の導電型と反対の導電型を有する第２の導電型のＭＯＳ型素子を用いた第２の増幅回路を含み、各増幅回路はそれぞれ高電圧側と低電圧側のセレクタの出力を安定化させることを特徴とする請求項１４に記載の表示装置用駆動装置。
【請求項１６】
前記タイミング生成部の出力する前記ＰＨ信号を、反転回路を介して前記セレクタ部の低電圧側に入力し、前記比較演算部に設けた反転回路を介して前記表示データの下位ビットを入力し、前記ＰＨ信号と比較することにより、前記選択された電圧レベルを段階的に遷移する方向を反対にすることを特徴とする請求項１４に記載の表示装置用駆動装置。
【請求項１７】
前記階調電圧生成部は、前記階調電圧の夫々のレベルを調整するための手段を含むことを特徴とする請求項１１乃至１６のいずれか一に記載の表示装置用駆動装置。
【請求項１８】
表示データを入力し、前記表示データに応じた階調電圧を表示部の複数の画素部のそれぞれに対して出力する表示装置用駆動装置において、
ｘビットからなる前記表示データの上位ビットおよび下位ビットをそれぞれｙビットおよびｚビットに分け、前記ｙビットの情報量に相当する数の電圧レベルを生成すると共にその中から１つの電圧レベルを選択し、選択した前記電圧レベルが前記ｚビットの情報量に相当する数で分割された刻み幅で、所定の電圧レベルに達するまで段階的に遷移させることにより所望の階調電圧を決定する表示部駆動回路を有することを特徴とする表示装置用駆動装置。
【請求項１９】
表示データを入力し、前記表示データに応じた階調電圧を表示部の複数の画素部のそれぞれに対して出力する表示装置用駆動装置において、
前記表示データの情報量に相当する数の電圧レベルを有する第１電圧レベルを出力する第１のモードと、
前記第１電圧レベルよりも少ない電圧レベル数を出力する第２のモードと、
前記第１のモードと前記第２のモードとを切り替える手段とを備え、
選択動作の繰り返し周期となる１フレーム期間が表示期間と垂直帰線期間よりなり、
前記第１のモードにおける前記表示期間は、前記第２のモードにおける前記表示期間よりも長く、
前記第１のモードにおける前記垂直帰線期間は、前記第２のモードにおける前記垂直帰線期間よりも短いことを特徴とする表示装置用駆動装置。
【請求項２０】
前記垂直帰線期間において、前記駆動回路の動作を停止または前記第１のモードにおける動作時より小さい電力で動作させることを特徴とする請求項１９に記載の表示装置用駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、携帯電話機等のモバイル機器の表示装置用駆動装置に係り、低消費電力かつ小回路規模で動作可能な表示装置の駆動方法および駆動回路に関する。
【背景技術】
【０００２】
従来、ＴＦＴ液晶等の表示装置の駆動回路として、特許文献１記載の駆動回路がある。この方法は、表示データの上位ビットの階調数に応じた数の階調電圧線と、表示データの下位ビットに対応して予め設定された時間毎にパルス信号を出力するデコーダと、表示データの上位ビットおよび当該デコーダによるパルス信号を受けて、上位ビットの内容に応じた階調電圧線を当該パルス信号がアクティブの期間のみ選択してデータ線に出力するセレクタ、及び、各階調電圧線に上記画像データの下位ビットの階調数だけ変化する階調電圧を供給する階調電圧生成部とを有する。
【０００３】
以上の構成と動作により、少ない回路規模で、より多くの階調表示を実現することが可能となる。
【０００４】
【特許文献１】特開２０００−６６６４２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記した特許文献１記載の方法においては、階調電圧のデータ線への出力期間が表示データに依存する。このため、あるデータ線に階調電圧が出力された後に、隣接データ線へ階調電圧が出力される場合がある。この場合、あるデータ線側の階調電圧が変動し、所望の表示輝度が得られない可能性があった。
また、特許文献１記載の方法においては、階調電圧を出力する時間は、１走査期間を表示データの下位ビットの階調数で割った長さである。このような短い分割期間において、階調電圧を所望のレベルに遷移させることは困難であった。
本発明の目的は、階調電圧出力時の隣接データ線への影響が少なく、かつ階調電圧の遷移に対する時間的な余裕度の高い表示用駆動装置を提供することである。
【課題を解決するための手段】
【０００６】
本発明の駆動回路は、少ない回路規模で多階調表示を図るため、特許文献１記載の構成をベースとする。しかし、特許文献１記載のように、分割期間に割り当てられた番号と表示データの下位ビットの情報が一致した期間のみ階調電圧を出力するのではなく、１走査期間の開始から表示データの下位ビットの情報が一致するまでの時間、階調電圧を出力させることにした。この変更により、出力される階調電圧は、走査期間の最初の分割期間では直前の走査期間の状態によって大きな振幅となる場合があるが、２番目以降の分割期間では必ず小振幅で遷移する。
ここで、前記した階調電圧出力時の隣接データ線への影響は、２番目以降の分割期間において発生し、また階調電圧の遷移が小振幅であるほど少ない。このことから、本発明の駆動回路を用いることにより、本発明の第１の目的である階調電圧出力時の隣接データ線への影響を少なくすることが可能である。
【０００７】
一方、２番目以降の分割期間において階調電圧が小振幅に遷移するという特徴は、遷移時間が短いことを意味する。つまり、２番目以降の分割期間は、最初の分割期間よりも短くすることが可能である。そこで、本発明では、最初の分割期間の時間的比率を高く、２番目以降を低く設定することにした。これにより、１走査期間が効率的に分割されるため、本発明の第２の目的である、階調電圧の遷移に対する時間的な余裕度を向上させることが可能である。
【発明の効果】
【０００８】
本発明によれば、１走査期間の分割期間毎にレベルが変化する階調電圧を、表示データの上位ビットに従って選択し、その出力期間を表示データの下位ビットに従って制御する構成とした。これにより、少ない定常電流と回路規模で多階調表示が実現可能である。
また、本発明によれば、１走査期間の開始から表示データの下位ビットの情報が一致するまでの時間、階調電圧を出力させる動作とした。これにより、第２以降の分割期間では小振幅で遷移するため、階調電圧出力時の隣接データ線への影響を少なくすることが可能である。
また、本発明によれば、最初の分割期間の時間的比率を高く、２番目以降を低く設定することにした。これにより、階調電圧の遷移に対する時間的な余裕度を向上させることが可能である。
【０００９】
また、本発明によれば、上記１走査期間における階調電圧の遷移方向を、高電圧側と低電圧側で逆転させた。これにより、出力する階調電圧レベルの高低によらず出力波形のトランジェント特性が均一化し、トランジェント特性のばらつきに起因して発生する、表示輝度の変動を低減させることが可能である。
また、本発明によれば、階調電圧の遷移量を調整可能な構造とした。これにより、駆動電圧波形の鈍りや画素の保持電圧変動に起因して発生する、表示輝度の変動を改善することが可能である。
また、本発明によれば、１フレーム毎や１走査期間ごとに階調電圧の遷移方向を反転させることにした。これにより、駆動電圧波形の鈍りや画素の保持電圧変動に起因して発生する、表示輝度の変動を改善することが可能である。
さらに、本発明によれば、表示可能な階調数よりも少ない階調数を表示する場合、１走査期間を短縮し、１フレーム期間に対する垂直帰線期間の割合を高めた。これに加え、垂直帰線期間において回路動作を可能な限り停止、或いは省電力動作させた。これにより、低消費電力化が可能である。
【発明を実施するための最良の形態】
【００１０】
＜実施例１＞
以下、本発明第１の実施例の構成と動作を、図１を用いて説明する。まず、図１（ａ）は本発明第１の実施例に係る表示装置のブロック図であり、１０１は駆動回路、１０２はシステムインタフェース、１０３はデータレジスタ、１０４はメモリ制御部、１０５は表示メモリ、１０６はタイミング生成部、１０７はラッチ、１０８は比較演算部、１０９は階調電圧選択部、１１０は基準電圧生成部、１１１は階調電圧生成部、１１２は走査線駆動部、１１３は表示部、１１４はＣＰＵ、１１５は主メモリである。
【００１１】
駆動回路１０１は、いわゆるＲＡＭ内蔵型のコントローラ・ドライバであり、本発明の駆動方式を実現するための手段を含む。なお、本実施例においては、電圧レベルによる３２階調制御を行うものとする。従って、入力する表示データの情報量は１画素あたり５ビットとし、上位ビットと下位ビットの振り分けは３：２とする。
【００１２】
以下、駆動回路１０１の内部ブロックの動作について説明する。
システムインタフェース１０２は、ＣＰＵ１１４が出力する表示データ及びインストラクションを受け、レジスタ１０３へ出力する動作を行う。動作の詳細は、例えば（株）日立製作所半導体グループから出版されている「２５６色カラー表示対応ＲＡＭ内蔵３８４チャンネルセグメントドライバＨＤ６６７６３」暫定仕様書Ｒｅｖ０．６記載の“システムインタフェース”に準拠しているものとする。ここで、インストラクションとは、駆動回路１０１の内部動作を決定するための情報であり、フレーム周波数、駆動ライン数、色数設定等の各種パラメータを含む。
【００１３】
レジスタ１０３は、インストラクションのデータを格納し、これを各ブロックへ出力するブロックである。例えば、前記のフレーム周波数に関するインストラクションは、タイミング生成部１０６へ出力される。なお、表示データも一旦レジスタ１０３に格納され、表示位置を指示するインストラクションと共に、メモリ制御部１０４へ出力される。
メモリ制御部１０４は、表示メモリ１０５のライト及びリード動作を行うブロックである。まず、ライト動作時には、レジスタ１０３から転送される表示位置のインストラクションに基づき、表示メモリ１０５のアドレスを選択する信号を出力する。これと同時に表示データを表示メモリ１０５へ転送する。この動作により、表示メモリ１０５の所定のアドレスに表示データをライトすることができる。一方、リード動作時には、表示メモリ１０５における所定のワード線群を１本づつ順次に選択する動作を繰り返す。この動作により、選択されたワード線上の表示データを、ビット線を介して一斉にリードすることができる。なお、リードするワード線の範囲、１回の選択期間（以下、１走査期間と呼ぶ）、選択動作の繰り返し周期（以下、１フレーム期間と呼ぶ）等の設定は、インストラクションにて指示されるものとする。
【００１４】
表示メモリ１０５は、表示部１１３の走査線とデータ線に相当するワード線とビット線有し、上記した表示データのライト動作及びリード動作を行う。なお、リードされた表示データは、ラッチ１０７へ出力される。
タイミング生成部１０６は、上記した１走査期間を指示するＬＰ信号や、後述する走査線駆動部１１２の出力タイミングを指示するＧＰ信号を自己生成して出力する共に、本発明の特徴である１走査期間の分割期間を指示するＰＨ信号を出力する。これらの信号のタイミングチャートを図１（ｂ）に示す。なお、図１（ｂ）から判るように、ＰＨ信号は２ビットの信号であり、その値は１走査期間の中で００（＝０）、０１（＝１）、１０（＝２）、１１（＝３）の順番で変化する。
ラッチ１０７は、表示メモリ１０５から出力される５ビットの表示データであるＤ［５：０］を、ＬＰ信号の立ち上りに同期して取り込み、次のＬＰ信号の立ち上りが来るまで保持すると共に、比較演算部１０８へ出力するブロックである。
比較演算部１０８は、表示データの下位２ビットであるＤ［１：０］とＰＨ信号を比較し、ＰＨ≦Ｄ［１：０］の条件で“１”（ハイ）、ＰＨ＞Ｄ［１：０］の条件で“０”（ロー）となるＥＮ信号を出力する。“１”（ハイ）と“０”（ロー）の条件は、逆であってもよい。
【００１５】
階調電圧選択部１０９は、ＥＮ信号が１の場合には、表示データの上位３ビットであるＤ［４：２］の値に従い、後述する階調電圧Ｖ０〜Ｖ７の一つを選択し出力する。例えばＤ［４：２］が０００（＝０）ならばＶ０、１１１（＝７）ならばＶ７を選択して出力する。一方、ＥＮ信号が０の場合、Ｄ［４：２］の値に係らず、出力はハイ・インピーダンス状態となる。ここで、階調電圧選択部１０９の出力は、後述する表示部１１３のデータ線に接続される。なお、図には示していないが、Ｄ［４：２］とＥＮ信号はレベルシフト回路を介して階調電圧選択部１０９に入力される。この目的は、Ｄ［４：２］及びＥＮ信号の振幅を、セレクタの制御に必要な振幅に変換するためである。
【００１６】
基準電圧生成部１１０は、入力の電源電圧Ｖｃｉから、駆動回路１０１内で必要な電圧レベルを生成するブロックである。なお、電圧レベルの生成は、チャージポンプ回路等を適用することで実現可能である。
【００１７】
階調電圧生成部１１１は、分圧して３２レベル（ｎｘｍ個）の階調電圧を生成する分圧回路１１５と、隣接する４レベル（ｎ個）の階調電圧の中から前述のＰＨ信号に従い１レベルを選択する（ｍ個の）セレクタ回路１１６と、セレクタの出力を低インピーダンス化するための、オペアンプを用いたボルテージフォロア回路１１７から構成される。この中で、本発明の特徴的な部分はセレクタ回路１１６であり、ＰＨ信号が００（＝０）の場合は４レベル中最も高電圧なレベルを選択し、ＰＨ信号の値が大きくなるに従い低電圧側のレベルを選択する。この結果、階調電圧生成部１１１の出力であるＶ０〜Ｖ７は、図１（ｂ）に示す様に、ＰＨ信号の切り替わりに同期した階段状の波形となる。なお、表示データをｘビット、そのうちの上位ビットデータをｙビット、下位データをｚビットとすると（ｘ＝ｙ＋ｚ）、２のｘ乗＝ｎｘｍ、２のｙ乗＝ｎ、２のｚ乗＝ｍとなる。
【００１８】
走査線駆動部１１２は、後述する表示部１１３の走査線に対し、ＧＰ信号に同期した選択信号を線順次に印加するためのブロックである。ここで、先頭の走査線に選択信号を印加するタイミングは、表示メモリ１０５における先頭のワード線をリードするタイミングに同期している。また、選択信号の切り替わりタイミングは、図１（ｂ）に示すように、ＬＰ信号で定まる１走査期間の始まりに対して僅かに早い。この時間差はいわゆるホールド時間と呼ばれるものであり、表示部１１３における画素への印加電圧を確定させるために必要である。
【００１９】
表示部１１３は、データ線と走査線の交点に位置する各画素部にスイッチング用のトランジスタが配置された、いわゆるアクティブマトリクス型と呼ばれるフラットパネルである。トランジスタのソース端子は、データ線を介して階調電圧選択部１０９の出力に接続され、ゲート端子は走査線を介して走査線駆動部１１２の出力に接続される。また、トランジスタのドレイン端子は、表示素子に接続される。なお、表示素子の対向側は、共通のコモン電極が接続され、コモン電極へ出力されるＶｃｏｍ電圧との差が表示素子への印加電圧となる。なお、表示素子の種類は液晶や有機ＥＬ等が代表的であるが、電圧によって表示輝度が制御可能であれば、その他の素子を用いても構わない。
【００２０】
次に、駆動回路１０１における、データ線への出力電圧Ｖｘの波形例を、図１（ｂ）中の太線を用いて説明する。まず、始めの１走査期間（１ライン分の階調電圧を画素部へ出力する期間）において、表示データの上位３ビットの値が００１（＝１）であることからＶ１が選択される。そして表示データの下位２ビットが００（＝０）であることから、ＰＨが００（＝０）の期間でのみＶ１電圧を出力する。その結果、４レベルのＶ１電圧の中で最も高電圧なレベルが表示部１１３のデータ線に保持される。そして、この電圧が表示部１１３の画素部に書き込まれ、ＧＰ信号の立ち上がり点にて確定する。同様に、次の１走査期間では、表示データの上位３ビットの値が０００（＝０）であることからＶ０が選択される。そして表示データの下位２ビットが１０（＝２）であることから、ＰＨが００（＝０）、０１（＝１）、１０（＝２）の期間でＶ０電圧を出力する。その結果、４レベルのＶ０電圧の中で、低電位側から２番目のレベルが表示部１１３のデータ線に保持される。そして、この電圧が表示部１１３の画素部に書き込まれ、ＧＰ信号の立ち上がり点にて確定する。この様に、本発明の駆動回路１０１は、表示データの上位３ビットと下位２ビットの双方に応じた階調電圧を画素に書き込むことができる。従って３２階調表示が実現可能である。なお、本発明第１の実施例においては、高電位側から低電位側へ階調電圧を遷移させたが、低電位側から高電位側へ階調電圧を遷移させてもよい。
【００２１】
以上説明したように、本発明第１の実施例の表示装置は、表示データの下位ビット分の階調表現をセレクタの出力制御という簡単な回路で実現できる。従って、駆動回路の定常電流及び回路規模は、表示データの上位ビット分の階調表示を実現する場合とほぼ等しくなる。従って、少ない回路規模で、多階調表示が実現可能である。また、本発明第１の実施例では、１走査期間の開始から表示データの下位ビットの情報が一致するまでの時間、階調電圧を出力させる動作とした。これにより、２番目以降の分割期間では小振幅で遷移するため、階調電圧出力時の隣接データ線への影響を少なくすることが可能である。さらに、本発明第１の実施例では、最初の分割期間の時間的比率を高く、２番目以降を低く設定することにした。これにより、階調電圧の遷移に対する時間的な余裕度を向上させることが可能である。
【００２２】
なお、本発明第１の実施例においては、上位ビットと下位ビットの振り分けを３：２としたが、これに限られる訳ではない。一般に、上位ビットの割合が小さくなる程、回路規模と定常電流を少なくすることが可能である。しかし、その分下位ビットに対応した１走査期間の分割数が増えるため、１回の分割期間が短くなる。このため、データ線出力波形が分割期間内に収束せず、所定の階調電圧がデータ線に書き込めない可能性が生じる。したがって、上記データ線出力波形の収束時間との関係を考慮した上で、上位ビットと下位ビットの振り分けを決定することが望ましい。
【００２３】
また、本発明第１の実施例では入力の表示データを５ビットとして説明したが、これに限られる訳でなく、例えば６ビットでも構わない。この場合、例えば上位４ビット、下位２ビットに振り分けて処理することも可能であるが、図２（ａ）に示すように、ＦＲＣ（フレーム・レイト・コントロール）処理部２０１を組合せることも可能である。ＦＲＣ処理とは、図２（ｂ）に示すように、既存の階調を空間的かつ時間的に変調することにより、見かけ上より多くの階調を表現する手法である。図２（ａ）の例では、ＦＲＣ処理を用いて６ビットの表示データを５ビット分の情報に変換し、その後の処理を図１で示した５ビット用の駆動回路１０１と同じとした。なお、ＦＲＣ処理部２０１はロジック回路であることから、ＣＭＯＳ回路を用いた微細プロセスで実現可能である。従って、本回路を追加することによる回路規模と定常電流の増加は、単純に上位ビットを３→４ビット化する場合のアンプ数及びセレクタ入力数の増加と比べ、少なくなるものと考えることができる。したがって、より少ない回路規模と定常電流で６ビット分の階調数を表現することが可能である。
【００２４】
また、本発明第１の実施例においては、説明を簡単にするためにカラーの概念を省いたが、カラー表示の実現は、例えば１画素の表示データをＲ（赤）、Ｇ（緑）、Ｂ（青）で構成し、表示部にいわゆる縦ストライプ構造のパネルを用いることで、容易に実現可能である。なお、この場合、Ｒの画素部とＧの画素部とＢの画素部をそれぞれ設けるのが好ましい。
【００２５】
＜実施例２＞
次に、本発明第２の実施例について説明する。本発明第２の実施例は、図３（ａ）に示すように、１走査期間における階調電圧の遷移方向を、高電位側と低電圧側で反対とした点に特徴がある。この理由について図３（ｂ）を用いて説明する。まず、出力電圧の低インピーダンス化を図るボルテージフォロア回路においては、その出力電圧範囲を広げる目的で、２種類のアンプ（タイプＡとタイプＢ）をそれぞれ高電圧側と低電圧側に配置する手法が知られている。タイプＡとタイプＢの主な違いは、回路を構成するＭＯＳトランジスタのＰチャンネルとＮチャンネルの配置を入れ替える点にあるが、これを適用した場合、出力電圧波形の形状（トランジェント特性）は相反する傾向となる。例えば、タイプＡでアンダーシュートが発生し易いならば、タイプＢではオーバーシュートが発生し易い。このことから、仮にタイプＡとタイプＢにおける階調電圧の遷移方向が同じであると、例えばどちらかのタイプのみにアンダーシュートが発生し、その結果、双方の収束時間にばらつきが発生する可能性がある。
【００２６】
この課題を解決するにあたっては、例えば階調電圧の遷移方向をタイプＡとタイプＢとで反対にすれば良い。そこで、本発明第３の実施例においては、図３（ｂ）に示すようにＰＨ信号を反転して低電圧側のセレクタへ与えると共に、図３（ｃ）に示すように比較演算部に反転回路を追加することにした。これにより、タイプＡとタイプＢにおける出力電圧波形のトランジェント特性、ひいては収束時間が均一化する。
【００２７】
以上述べた本発明第２の実施例によれば、出力する電圧レベルの高低によらず、出力波形のトランジェント特性を均一化することが可能である。従って、トランジェント特性のばらつきに伴う表示むら等の不具合が発生し難くなる効果がある。
なお、本発明第２の実施例においては、高電圧側における階調電圧の遷移方向を下向き、低電圧側を上向きとしたが、これに限られる訳ではなく、場合によってはこの関係を逆転しても構わない。
【００２８】
＜実施例３＞
次に、本発明第３の実施例を、図４〜６を用いて説明する。本発明第３の実施例は、駆動電圧波形の鈍りや、画素の保持電圧変動に起因して発生する表示輝度変動に対し、これを改善する表示装置を提供するものである。図４は、表示部のデータ線に出力するＶｘ電圧と、コモン電極に出力するＶｃｏｍ電圧の駆動波形を示したものである。図４から分かるように、夫々の駆動波形は理想的には矩形であるが、実際には出力先の素子が有する容量成分や抵抗成分によって波形鈍りが生じる。このため、例えばＶｃｏｍが第１の分割期間内で収束しない場合や、Ｖｘが各分割期間内で収束しない場合、所望の階調電圧が画素に書き込めず、正しい表示輝度が得られない原因となる。なお、Ｖｃｏｍが１走査期間毎に変動している理由は、アクティブマトリクス型の液晶において一般的に用いられているコモン反転方式を前提としているためである。さらに、Ｖｘの出力がハイ・インピーダンス状態になった後、画素に保持された電荷がリークし、保持電圧が変動することも考えられる。この現象も、所望の表示輝度が得られない原因となる。
【００２９】
この問題を改善する第１の方法は、仮に階調電圧が変動しても所望の表示輝度が得られるように、分圧回路で生成される階調電圧のレベルを予め補正しておくことである。例えば、Ｖｃｏｍの収束が遅い場合、最初の分割期間における印加電圧が最も減少する。従って、第１の分割期間で出力される階調電圧を、高レベル側に補正すれば良い。なお、階調電圧の補正量は、使用するパネルによってその最適値が異なることが予想される。これに対応するには、例えば図５に示すように、階調電圧レベルの異なる複数の分圧回路を用意し、この中から最適な分圧回路を選択する構成等が考えられる。
【００３０】
次に、第２の改善方法について述べる。一般に、表示輝度の変動は、全ての階調で一様に発生すれば実用上特に問題はない。ところが、上記した表示輝度変動は、表示する階調によって異なる。この理由は、階調電圧を出力する期間が階調によって異なるためであるが、反対に出力期間の長さが階調間で一様となれば、この問題は解消する。この点に着目し、階調電圧の出力期間の長さを、フレーム期間毎に切り替えることを考えた。図６（ａ）は、この考え方を実現する最も単純な例である。図６（ａ）は、上記したコモン反転を前提に、最も表示輝度の高い（Ｖｃｏｍとの相対電位が最も高い）階調をベタ塗り表示する場合の、Ｖｘ電圧の出力波形を示したものである。コモン反転駆動においては、Ｖｃｏｍの位相はフレーム毎に反転し、出力される階調電圧はＶｃｏｍとの電位を保つように切り替わる。このため、１走査期間における階調電圧の遷移方向を全て同じにしておけば、選択される階調電圧の出力期間は自動的に切り替わる。例えば、図６（ａ）における走査期間“Ｈ１”に着目すると、フレーム毎に第１期間と第４期間が切り替わっていることが分かる。また、先の実施例２で述べた階調の遷移方向を、高電位側と低電圧側で反対にする場合は、図６（ｂ）に示すように、フレーム毎にそれぞれの遷移方向を逆転することで、第１期間と第４期間を切り替えることできる。これに加え、図６（ｃ）に示すように、１走査期間毎に対しても遷移方向を逆転させることで、図６（ａ）と同様な出力波形を得ることが可能である。また、図には示していないが、１番目から４番目をフレーム期間毎に順番に切り替えていく方法も容易に実現可能である。
【００３１】
また、その他の改善方法として、前述したＦＲＣ方式を利用し、ＦＲＣ方式によって生成された階調を表示することも考えられる。この方法も、表示輝度の変動を平均化する上で有効である。さらには、前述したＶｃｏｍの遷移時に、一定期間、振幅が大きくなる方向に目標電位を設定することで、Ｖｃｏｍの遷移時間を早める方法も有効である。
以上、述べた本発明第３の実施例により、駆動電圧波形の鈍りや、画素の保持電圧変動に起因して発生する表示輝度変動に対し、これを改善する表示装置を提供することが可能である。
【００３２】
＜実施例４＞
次に、本発明第４の実施例について説明する。本発明第４の実施例は、色数削減モードにおいて、より低消費電力な表示装置を提供するものである。色数削減モードとは、表示する階調数を減らすことで消費電力を減らすテクニックであり、例えば携帯電話の待受け画面など、低消費電力動作が要求される場合に使用されている。ここで、本発明の実施例において階調数の削減を考えた場合、例えば表示データの最上位ビットを用いて２階調表示を行うのであれば、階調電圧は２レベルで良い。従って、１走査期間における最初の分割期間のみで表現可能である。つまり、１走査期間における後半の分割期間は不必要であることが判る。そこで、図７（ａ）及び（ｂ）に示すように、この不要な分割期間を短縮し、その分１フレーム期間における垂直帰線期間を長くすることにした。そして、この垂直帰線期間において回路動作を可能な限り停止、或いは省電力動作させれば、表示装置の低消費電力化が図れるものと考えた。
【００３３】
上記の考え方を具現化する一例として、階調電圧生成部のブロック構成を図７（ｃ）に示す。本図において、入力のＣＭＯＤＥ信号は表示階調数を指示する信号であり、例えば１（ハイ）で３２階調表示、０（ロー）で２階調表示とする。ＣＭＯＤＥ信号の切り替えは、外部ＣＰＵからのインストラクションで実施することが望ましい。例えば携帯電話の場合、ダイヤルボタンの入力、着信時などにＣＭＯＤＥ信号を０（ロー）にするインストラクションを発行し、その後、一定期間入力が無い場合にＣＭＯＤＥ信号を０（ロー）にするインストラクションを発行する等が考えられる。ここで、ＣＭＯＤＥ信号は、Ｖ１〜Ｖ６を出力するボルテージフォロア回路の電源供給を制御するスイッチに接続されており、１（ハイ）で通電状態、０（ロー）で非通電状態となる。この動作を行う理由は、２階調モードではＶ０とＶ７の２レベルのみを使用するため、未使用となるＶ１〜Ｖ６の出力回路は常に停止させた方が、より低消費電力化が図れると考えたためである。
【００３４】
一方、ＡＯＦＦ信号は回路動作の停止を指示する信号である。ＡＯＦＦ信号の切り替えは、例えば図７（ａ）で示した表示期間で１（ハイ）、垂直帰線期間で０（ロー）とし、これは駆動回路内のタイミング生成部で生成可能である。また、ＡＯＦＦ信号はＶ０〜Ｖ７全ての電源供給を制御するスイッチに接続されており、ＣＭＯＤＥ信号の場合と同様、１（ハイ）で通電状態、０（ロー）で非通電状態となる。これにより、垂直帰線期間においては、全てのボルテージフォロア回路の動作が停止する。特に、２階調モードでは、特に垂直帰線期間の占める割合が高いため、消費電力の削減効果は特に大きい。なお、ボルテージフォロア回路の動作再開にあたっては、復帰時間を考慮し、実際には垂直帰線期間の終点よりも前に電源供給を再開することが望ましい。また、ボルテージフォロア回路の動作制御としては、電源供給制御の他、バイアス電圧による制御等も適用可能である。
【００３５】
以上説明したように、本発明第４の実施例に係る表示装置は、垂直帰線期間において停止可能な回路を停止する。これに加え、少ない階調数を表示する場合は、１走査期間を短縮し、１フレーム期間に対する垂直帰線期間の割合を高くする。この動作により、特に少ない階調数を表示する動作モードにおいて、より低消費電力な表示装置を提供することが可能である。
なお、上記した階調電圧生成部の動作以外にも、例えば基準電圧生成部１１０内のチャージポンプ回路の動作周波数を落とす等、様々なブロックにおいてその動作を停止、或いは省電力動作させることが可能である。
【００３６】
また、本発明第４の実施例は、本発明のコンセプトである１走査期間を分割して駆動する方法に限らず、従来の技術にも適用可能である。この際、１走査期間の短縮に対応させるため、色数削減モードで使用する階調のボルテージフォロア回路は、他の階調のボルテージフォロア回路よりも駆動能力を強化（出力インピーダンスを低く）しておくことが望ましい。
【００３７】
また、本発明第４の実施例では２階調を例にとって説明したが、これに限られる訳ではなく、４階調や８階調も実現可能であることは言うまでもない。さらに、本実施例では、説明を簡単にするためにカラーの概念を省いたが、カラー表示の実現は、先の説明と同様、例えば１画素の表示データをＲ（赤）、Ｇ（緑）、Ｂ（青）で構成し、表示部にいわゆる縦ストライプ構造のパネルを用いることで容易に実現可能である。この場合、上記した２階調モードで、８色表示が可能となる。
【図面の簡単な説明】
【００３８】
【図１】本発明第１の実施例の構成と動作を示す図である。
【図２】本発明第１の実施例の構成と動作を示す図である。
【図３】本発明第２の実施例の構成と動作を示す図である。
【図４】本発明の実施例の駆動波形を示す図である。
【図５】本発明第３の実施例の構成を示す図である。
【図６】本発明第３の実施例の動作を示す図である。
【図７】本発明第４の実施例の構成と動作を示す図である。
【符号の説明】
【００３９】
１０１…駆動回路、
１０２…システムインタフェース、
１０３…レジスタ、
１０４…メモリ制御部、
１０５…表示メモリ、
１０６…タイミング生成部、
１０７…ラッチ、
１０８…比較演算部、
１０９…階調電圧選択部、
１１０…基準電圧生成部、
１１１…階調電圧生成部、
１１２…走査線駆動部、
１１３…表示部、
１１４…ＣＰＵ、
２０１…ＦＲＣ処理部。
【図１】
2005099665.tif 000003
【図２】
2005099665.tif 000004
【図３】
2005099665.tif 000005
【図４】
2005099665.tif 000006
【図５】
2005099665.tif 000007
【図６】
2005099665.tif 000008
【図７】
2005099665.tif 000009