(57)【要約】【課題】  従来のＴ型ゲート構造の形成方法における欠点である高コスト、低歩留まりを解消可能なゲート構造の形成方法を提供する。【解決手段】  基板表面にパッド層を形成し、第１開口を有する第１フォトレジスト層をパッド層上に形成し、第１フォトレジスト層の表面にクロスリンク層を形成し、第１フォトレジスト層に丸み付け処理を施し、パッド層を除去して基板表面を露出させ、第２開口を有する第２フォトレジスト層を第１フォトレジスト層上に形成し、第２フォトレジスト層上に形成される導体層が、第１フォトレジスト層および基板表面上に形成される導体層から分離されるように第２フォトレジスト層、第１フォトレジスト層および基板表面に蒸着法により導体層を形成し、第２フォトレジスト層上の導体層とともに、第１および第２フォトレジスト層を除去して基板上に残された金属層をゲート構造とする。【選択図】  図７
2005085961.tif 000002
【特許請求の範囲】
【請求項１】
基板の表面にパッド層を形成し、
前記パッド層を露出させるための第１開口を有するパターニングされた第１フォトレジスト層を前記パッド層上に形成し、
前記第１フォトレジスト層の表面にクロスリンク層(cross-linked surface layer)を形成し、
前記第１フォトレジスト層の第１開口周辺部の輪郭を丸めるための丸みつけ処理を実施し、
前記第１フォトレジスト層によって覆われていない前記パッド層を除去して前記基板表面の一部を露出させ、
前記第１フォトレジスト層の一部と前記基板表面の一部を露出させるための第２開口を有するパターニングされた第２フォトレジスト層を第１フォトレジスト層上に形成し、
前記第２フォトレジスト層上に形成される導体層が、第１フォトレジスト層および前記基板表面の一部の上に形成される導体層から分離されるように、第２フォトレジスト層、第１フォトレジスト層および前記基板表面の一部の上に導体層を蒸着法により形成し、
前記第２フォトレジスト層上に形成された導体層を除去するとともに、第１および第２フォトレジスト層を除去して残された導体層をゲートとすることを特徴とするゲート構造の形成方法。
【請求項２】
上記第２開口の幅は、上記第１開口の幅の少なくとも２倍であることを特徴とする請求項１に記載のゲート構造の形成方法。
【請求項３】
上記第２開口の側壁と上記第１開口の側壁とがなす角度は鋭角であることを特徴とする請求項１に記載のゲート構造の形成方法。
【請求項４】
基板の表面にパッド層を形成し、
前記パッド層を露出させるための第１開口を有するパターニングされた第１フォトレジスト層を前記パッド層上に形成し、
前記第１フォトレジスト層の表面にクロスリンク層(cross-linked surface layer)を形成し、
前記第１フォトレジスト層の第１開口周辺部の輪郭を丸めるための丸みつけ処理を実施し、
前記第１フォトレジスト層によって覆われていない前記パッド層を除去して前記基板表面の一部を露出させ、
前記第１フォトレジスト層の一部と前記基板表面の一部を露出させるための第２開口を有するパターニングされた第２フォトレジスト層を第１フォトレジスト層上に形成し、
前記第２フォトレジスト層上に形成される金属層が、第１フォトレジスト層および前記基板表面の一部の上に形成される金属層から分離されるように、第２フォトレジスト層、第１フォトレジスト層および前記基板表面の一部の上に金属蒸着法により金属層を形成し、
前記第２フォトレジスト層上に形成された金属層を除去するとともに、第１および第２フォトレジスト層を除去して、前記基板表面の一部の上に残された金属層をゲートとし、
前記パッド層をパターニングしてソース／ドレイン領域が形成されるべき基板表面を露出させ、
露出させた基板表面上にソース／ドレイン領域を形成してなることを特徴とする電界効果型トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置におけるゲート構造の形成方法、特に電界効果型トランジスタ(ＦＥＴ)のゲート構造の形成方法に関するものである。
【背景技術】
【０００２】
金属・半導体接合型電界効果トランジスタ（ＭＥＳＦＥＴ）や、高電子移動度トランジスタ（ＨＥＭＴ）はマイクロ波デバイスであり、動作周波数および動作効率を高めるためにゲート長さを減らして信号ノイズを抑制することが提案されている。しかしながら、デバイスの大きさがサブミクロンオーダーとなると、ゲート長さが短くなるにつれてゲートの抵抗が増大する。この問題を解消するため、Ｔ型ゲート構造が広く使用されており、その製造技術を簡素化するための開発が続けられている。
【０００３】
図１および図２は、従来技術に基づくＴ型ゲート構造の形成方法を示す概略断面図である。この方法においては、図１（ａ）に示されるように、まずフォトレジスト層１０２が基板１００上に形成され、さらにその上にフォトレジスト層１０４が形成される。次いで、これらのフォトレジスト層１０２、１０４に対して電子ビーム露光プロセス１０６が行われる。この露光プロセスにおいては、メインビーム１０６ａのエネルギーは、そのサイドビーム１０６ｂのエネルギーよりも大きくなるように設定される。
【０００４】
次に、図１（ｂ）に示すように、２段階の現像ステップが実施され、フォトレジストパターン層１０２ａとフォトレジストパターン層１０４ａが形成される。すなわち、高エネルギーの電子ビーム１０６ａが照射された領域ではフォトレジスト層１０２、１０４の両方が現像除去され、低エネルギーの電子ビーム１０６ｂが照射された領域ではフォトレジスト層１０４のみが現像除去される。
【０００５】
次に、図２（ａ）に示されるように、金属蒸着プロセス(metal evaporation deposition process)が行われ、基板１００の露出面およびフォトレジストパターン層１０２ａ、１０４ａ上に金属層１０８が形成される。基板１００の露出面およびフォトレジストパターン層１０２ａ上に形成された金属層１０８ａは、フォトレジストパターン層１０４ａ上に形成された金属層１０８ｂから分離される。
【０００６】
次いで、金属層１０８ｂを除去するとともに、フォトレジストパターン層１０２ａ、１０４ａが除去され、図２（ｂ）に示されるように、基板１００上には金属層１０８ａのみが残り、これによりＴ型ゲート構造が得られる。
【０００７】
一方、図３および図４は、従来の別のゲート構造の形成方法を示す概略断面図である。図３（ａ）に示されるように、基板２００表面の一部が露出するようにパターニングした窒化珪素層２０２が基板２００上に形成され、次いでフォトレジスト層２０４が窒化珪素層２０２および露出させた基板表面の一部の上に形成される。
【０００８】
次に、図３（ｂ）に示されるように、フォトリソグラフィープロセスにより、フォトレジスト層２０４をパターニングしてフォトレジスト層２０４ａが形成される。得られたフォトレジスト層２０４ａは、窒化珪素層２０２の一部および上記基板表面の一部を外部に露出させるための開口を有する。
【０００９】
次に、図４（ａ）に示されるように、金属蒸着プロセスが実施され、金属層２０６がフォトレジスト層２０４ａ、露出した窒化珪素層２０２、および露出した基板２００表面上に形成される。ここに、フォトレジスト層２０４ａ上に形成された金属層２０６ｂは、窒化珪素層２０２および基板２００の露出面上に形成された金属層２０６ａから分離される。
【００１０】
次に、金属層２０６ｂとともにフォトレジスト層２０４ａが除去され、図４（ｂ）に示されるように、金属層２０６ａのみが残り、これによりＴ型ゲート構造が得られる。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
しかしながら、上記した図１および図２のゲート構造の形成方法においては、電子ビーム露光プロセスが必要とされているため、製造コストが上昇する一方、処理能力が低下する（１時間あたりウエハ１〜２枚）という問題がある。さらに、下側に位置するフォトレジスト層１０２ａの開口周辺部の輪郭の丸み付けが十分でないと、その後に形成される金属層(ゲート構造)の表面にシーム(seam)が生成される恐れがある。これは、デバイスの信頼性に影響を及ぼす。
【００１２】
一方、上記した図３および図４のゲート構造の形成方法においては、窒化珪素層の上面と金属層との直接接触により、ゲート、窒化珪素層および基板の間に寄生容量が生成される。寄生容量の存在は、カットオフ周波数(cutoff frequency)および最大遷移振動数(maximum transition frequency)を低下させる。結果的に、デバイスの動作中における雑音干渉(noise interference)が増大するという問題がある。
【００１３】
したがって、本発明の目的は、従来のＴ型ゲート構造の形成方法における欠点、例えば、高コスト、低歩留まりを解消することのできるゲート構造の形成方法を提供することにある。
【００１４】
また、本発明は、寄生容量の生成を防ぐことができるゲート構造の形成方法を提供する。
【００１５】
さらに、本発明は、デバイスの信頼性の改善と動作効率の向上をもたらすことができる金属・半導体接合型電界効果型トランジスタの製造方法を提供する。
【課題を解決するための手段】
【００１６】
すなわち、本発明のゲート構造の形成方法においては、まず、基板の表面にパッド層を形成する。次に、前記パッド層上にパターニングされた第１フォトレジスト層を形成する。この第１フォトレジスト層は、パッド層を露出するための第１開口を有する。次に、紫外線硬化ステップを実施し、第１フォトレジスト層の表面にクロスリンク層を形成する。その後、第１フォトレジスト層の第１開口周辺部の輪郭を丸めるための丸みつけ処理を実施する。次いで、第１フォトレジスト層によって覆われていないパッド層を除去して基板表面の一部を露出させた後、第１フォトレジスト層上にパターニングされた第２フォトレジスト層を形成する。この第２フォトレジスト層は、第１フォトレジスト層の一部と、上記基板表面の一部を露出するための第２開口を有する。その後、蒸着ステップを実施して、第２フォトレジスト層、第１フォトレジスト層および露出させた上記基板表面の一部の上に導体層を形成する、第２フォトレジスト層上に形成された導体層は、第１フォトレジスト層および基板表面の一部の上に形成された導体層から分離される。次いで、第２フォトレジスト層上に形成された導体層を除去するとともに、第１および第２フォトレジスト層を除去すると、基板上に残留した導体層がゲート構造を提供する。その後、パッド層をパターニングし、基板表面にソース／ドレイン領域を形成すれば、金属・半導体接合型電界効果トランジスタが得られる。
【発明の効果】
【００１７】
本発明に基づいて形成されたＴ型ゲート構造はパッド層の上面と直接接触しないので、従来の形成方法にみられるような寄生容量の生成を防止することができる。
【００１８】
また、本発明のゲート構造の形成方法においては、高コストで低い歩留まりの製造方法に代わって、低コストで高い歩留まりのゲート構造の形成方法を提供することができる。
【００１９】
さらに、本発明の金属・半導体接合型電界効果トランジスタのゲート電極は、寄生容量がなく、低抵抗のＴ型ゲート電極であるので、望ましいデバイスの信頼性及び動作効率を提供することができる。
【００２０】
本発明のさらなる目的および効果は、以下の発明を実施するための最良の形態からより明確に理解することができる。
【発明を実施するための最良の形態】
【００２１】
図５〜図８は、本発明の好ましい実施形態にもとづく電界効果型トランジスタの製造方法を示す概略断面図である。
【００２２】
図５（ａ）に示すように、まずパッド層３０２を基板３００上に形成する。基板としては、例えば、ガリウム砒素（GaAs）基板を使用することができる。パッド層３０２は、その後のプロセスにおけるダメージから基板表面を保護する。例えば、パッド層３０２は、約５００Å〜約２０００Åの厚みを有することが好ましく、より好ましくは約５００Å〜約１０００Åの厚みを有する。パッド層３０２は、窒化珪素、酸化珪素、シリコン酸窒化物もしくはそれらの組合わせでなることが好ましい。その後、反射防止層３０４をパッド層３０２上に形成し、次いでフォトレジスト層３０６を反射防止層３０４上に形成する。フォトレジスト層３０６は開口３０８を有し、開口の寸法は、後に形成されるゲート構造の寸法に基づいて決定される。
【００２３】
反射防止層３０４は、例えば、基板３００上に反射防止材料（図示せず）の層を５５００ｒｐｍの速度でスピンコーティングし、１９０℃で約６０秒間ベーキングすることにより形成できる。一方、フォトレジスト層３０６は、例えば、反射防止層３０４上にフォトレジスト材料（図示せず）の層を６０００ｒｐｍの速度でスピンコーティングし、１００℃で約６０秒間ベーキングすることにより形成できる。次いで、露光／現像プロセスを実施してフォトレジスト層３０６に開口３０８を設ける。露光プロセスに使用される露光光源の波長は、例えば、４３６ｎｍ、３６５ｎｍ、２４８ｎｍもしくは１９３ｎｍである。反射防止層３０４は、露光プロセス中、フォトレジスト層によって吸収されない光を吸収するために用いられ、定在波(standing wave)の生成を防止する。反射防止層３０４は、約７００Å〜９００Åの厚みを有することが好ましい。例えば、反射防止層３０４は、有機反射防止層もしくは、窒化珪素やシリコン酸窒化物のような無機反射防止層である。本実施形態においては、その一例として有機反射防止層が採用されている。フォトレジスト層３０６は、例えば、約３０００Å〜約１００００Åの厚みを有することが好ましく、ポジ型もしくはネガ型フォトレジストによって形成できる。
【００２４】
次に、図５（ｂ）に示すように、クロスリンク表面層(cross-linked surface layer)３０９をフォトレジスト層３０６の表面に形成する。すなわち、クロスリンク表面層３０９は、フォトレジスト層３０６の上面、および開口３０８内のフォトレジスト層３０６の側面に形成される。クロスリンク表面層３０９は硬質層であり、その後のリソグラフィープロセスに無感応(insensitive)である。例えば、クロスリンク表面層３０９の形成は、フォトレジスト層３０６上にけるＵＶ硬化処理の実施を含む。クロスリンク表面層３０９を形成するためのＵＶ硬化処理中、その下にあるフォトレジスト層３０６は傷から護られ、完全な状態で残る。好ましい実施形態として、ＵＶ硬化処理は、約２００ｍｗ／ｃｍ３のエネルギーを使用して、約１００℃〜１３０℃の温度で実施される。また、ＵＶ硬化処理は、例えば、約３０〜６０秒間実施することが好ましい。尚、処理時間はＵＶ硬化処理を行う際の温度およびエネルギーに依存して決定される。
【００２５】
次いで、図６（ａ）に示すように、開口部３０８の周辺のフォトレジスト層３０６のコーナー部に丸み付け処理を実施して、本来の直角の輪郭を丸みを帯びた輪郭に変える。フォトレジスト層３０６ａの輪郭が十分に丸められていれば、その後に形成されるゲート構造にシームが生成するのを効果的に防止することができる。例えば、上記した丸み付け処理は、イオンミリングや熱フローベーキングプロセス(thermal flowing baking process)により行える。また、フォトレジスト層の望ましい丸み付けは、イオンミリングプロセスにおけるイオンの注入角を調節したり、熱フローベーキングプロセスにおいてホットプレートやオーブンを使用することにより実現できる。本実施形態においては、図５（ｂ）に示されるような基板３００表面に対して直角方向に突出するフォトレジスト層３０６の側面を、図６（ａ）に示すような上方に向かって開口径が増加する円弧状側面となるようにフォトレジスト層３０６のコーナー部に丸み付けを行っている。
【００２６】
丸み付け処理によりフォトレジスト層３０６の輪郭を丸めた後、図６（ａ）に示すように、フォトレジスト層３０６ａをエッチングマスクとして使用して反射防止層３０４およびパッド層３０２をエッチングによりパターニングし、基板３００の表面の一部を露出させるための開口３０８ａを形成する。要するに、エッチング処理により反射防止層３０４ａとパッド層３０２ａに開口３０８ａを設け、それを介して基板３００の表面の一部を露出させるのである。本実施形態においては、フォトレジスト層３０６ａの場合と同様に、反射防止層３０４およびパッド層３０２の側面が上方に向かって開口径が増加する円弧状側面となるようにエッチングされ、結果的に、反射防止層３０４およびパッド層３０２の円弧状側面が前記したフォトレジスト層３０６ａの円弧状側面と滑らかに繋がるように形成される。
【００２７】
エッチング処理の好ましい実施形態としては、例えば、反応ガスとして酸素ガスを用いたイオン結合型プラズマエッチング装置の使用により反射防止層３０４およびパッド層３０２を順にエッチングすることができる。尚、基板３００の表面の一部を露出するための開口３０８ａの寸法ｄ１は、後に形成されるゲート構造の臨界寸法である。したがって、パッド層３０２をエッチング処理する際に、所望のゲート構造が得られるように寸法ｄ１を決定する必要がある。
【００２８】
次に、図６（ｂ）に示すように、フォトレジスト層３１０を前記基板３００の露出面およびフォトレジスト層３０６ａ上に形成し、フォトレジスト層３１０で開口３０８ａを埋める。フォトレジスト層３１０は、ポジ型フォトレジストもしくはネガ型フォトレジストで形成することができる。例えば、フォトレジスト材料（図示せず）の層を２０００ｒｐｍの速度でスピンコーティングし、９０℃で約６０秒間ベーキングすることにより、厚みが約１００００Å〜約２５０００Åのフォトレジスト層３１０を得ることができる。
【００２９】
続いて、図７（ａ）に示すように、露光／現像プロセスを実施してフォトレジスト層３１０をパターニングし、開口３１１を有するフォトレジスト層３１０ａを形成する。開口３１１の形成箇所は、開口３０８ａの位置に対応する。また、開口３１１の寸法（幅）ｄ２は、基板３００の表面を露出するための開口３０８ａの寸法（幅）ｄ１より大きい。例えば、開口３１１の寸法ｄ２は、開口３０８ａの寸法ｄ１の少なくとも２倍であることが好ましい。これにより、フォトレジスト層３０６ａの丸みを付けられた側面が開口３１１を介して露出されるとともに、基板３００の表面の一部が開口３０８ａを介して露出される。
【００３０】
ここで、重要なのは、開口３１１を形成するフォトレジスト層３１０ａの側面と開口３０８ａを形成するフォトレジスト層３０６ａの側面とがなす角度を鋭角とすることである。開口３１１内のフォトレジスト層３１０ａの側面と開口３０８ａ内のフォトレジスト層３０６ａの側面とが鋭角をなすようにフォトレジスト層３１０に開口３１１を形成するためには、例えば、フォトレジスト層３１０の材料としてネガ型フォトレジストを使用して露光／現像プロセスを実施するか、あるいはフォトレジスト層３１０の材料として画像反転フォトレジスト（ＩＲフォトレジスト：image reverse photoresist）を使用して露光／現像プロセスを実施するか、あるいはフォトレジスト層３１０の材料としてポジ型フォトレジストを使用して特殊処理ステップ後に露光／現像プロセスを実施するかすればよい。
【００３１】
次に、図７（ｂ）に示すように、所定の金属材料でなる金属層３１２をフォトレジスト層３１０ａ、フォトレジスト層３０６ａおよび基板３００の表面上に形成する。金属層３１２は、例えば、蒸発蒸着法(evaporation deposition method)、スパッタリング法、電気メッキ法のような方向性蒸着法により形成することが好ましい。この時、開口３１１内のフォトレジスト層３１０ａの側面と開口３０８ａ内のフォトレジスト層３０６ａの側面とが鋭角をなすので、フォトレジスト層３１０ａ上の金属層３１２ｂは、フォトレジスト層３０６ａおよび基板３００上の金属層３１２ａから分離して形成される。本実施形態においては、上記した方向性蒸着法を採用することにより、金属層３１２の生成に方向性が生じ、その結果、開口３１１内のフォトレジスト層３１０ａの側面と開口３０８ａ内のフォトレジスト層３０６ａの側面とが鋭角をなす箇所には金属層が形成されず、フォトレジスト層３１０ａの表面に形成された金属層３１２ｂは、フォトレジスト層３０６ａおよび基板３００の表面に形成された金属層３１２ａと繋がらない。結果として、金属層３１２ｂから分離された金属層３１２ａを安定して得ることができる。
【００３２】
例えば、好ましい実施形態に基づく蒸発蒸着法は、０．５Torrの圧力、1000ワットの電力の下で約２分間酸素プラズマを用いてデスカムを行うデスカムステップ(descum step)と、それに続いて酸と水を１：２０の割合で混合した混合溶液に接触させるステップと、空気で３０秒間乾かすステップと、金属蒸発蒸着法により金属層３１２を形成するステップとを含む。金属層は、チタン、白金、金等の複数の金属材料でなる多層によって形成してもよい。例えば、上記した蒸発蒸着法を採用する場合、金属層３１２を、２５０Åの厚みを有するチタンと、２５０Åの厚みを有するプラチナと、５０００Åの厚みを有する金とで形成することができる。
【００３３】
次に、図８（ａ）に示すように、金属層３１２ｂを剥がすとともに、フォトレジスト層３１０ａ、フォトレジスト層３０６ａおよび反射防止層３０４ａを除去してパッド層３０２ａを露出させる。フォトレジスト層３１０ａ、フォトレジスト層３０６ａおよび反射防止層３０４ａの除去は、例えば、湿式エッチング法によって行うことができる。フォトレジスト層３１０ａの表面に形成される金属層３１２ｂは金属層３１２ａから分離されているので、フォトレジスト層３１０ａ、フォトレジスト層３０６ａおよび反射防止層３０４ａを除去する際に金属層３１２ｂだけを除去することができ、金属層３１２ａを選択的に残して本発明のゲート構造とすることができる。このようにして得られた本発明のゲート構造は、パッド層３０２ａの上面に直接接触しない。
【００３４】
さらに、図８（ｂ）に示すように、基板３００表面の所定領域が露出するようにパッド層３０２ａをパターニングする。その後、ソース領域３１４ａおよびドレイン領域３１４ｂを露出させた前記基板３００表面の所定領域に形成し、トランジスタの形成が完了する。ソース／ドレイン領域３１４ａ／３１４ｂは、例えば、金属材料で形成される。
【００３５】
上記したトランジスタの形成方法を採用する場合、ゲート長さは０．３５μｍであり、Ｖｐ−１．０Ｖによって検出されるカットオフ周波数の平均値は約３８±２ＧＨｚである。
【００３６】
本発明を好ましい実施形態に基づいて説明したが、本発明の技術思想を逸脱しない限りにおいて種々の変更が可能であることは言うまでもない。また、本発明は特許請求の範囲の内容に基づいて解されるべきであり、その範囲内でなされる種々の変更や修正も本発明の範囲内である。
【産業上の利用可能性】
【００３７】
本発明のゲート構造の形成方法によれば、上記実施形態からも明らかなように、形成されたＴ型ゲート構造がパッド層の上面に直接接触しないので、従来にみられるような寄生容量の生成を防止することができる。また、本発明の電界効果型トランジスタのゲートは、低抵抗を有するＴ型ゲート構造であるので、高いデバイスの信頼性と効率を確保することができる。このように、本発明は、高コストで歩留まりの悪い従来のゲート構造の形成方法にかえて、低コストで且つ高い歩留まりを達成可能なゲート構造の形成方法を提供するものであり、本技術分野における有効性の高いものである。
【図面の簡単な説明】
【００３８】
【図１】（ａ）および（ｂ）は、従来のＴ型ゲート構造の形成工程を示す概略断面図である。
【図２】（ａ）および（ｂ）は、図１に続く従来のＴ型ゲート構造の形成工程を示す概略断面図である。
【図３】（ａ）および（ｂ）は、従来の別のＴ型ゲート構造の形成工程を示す概略断面図である。
【図４】（ａ）および（ｂ）は、図３に続く従来のＴ型ゲート構造の形成工程を示す概略断面図である。
【図５】（ａ）および（ｂ）は、本発明の好ましい実施形態に基づく電界効果型トランジスタの製造工程を示す概略断面図である。
【図６】（ａ）および（ｂ）は、図５に続く本発明の電界効果型トランジスタの製造工程を示す概略断面図である。
【図７】（ａ）および（ｂ）は、図６に続く本発明の電界効果型トランジスタの製造工程を示す概略断面図である。
【図８】（ａ）および（ｂ）は、図７に続く本発明の電界効果型トランジスタの製造工程を示す概略断面図である。
【符号の説明】
【００３９】
３００                      基板
３０２、３０２ａ            パッド層
３０４、３０４ａ            反射防止層
３０６、３０６ａ            フォトレジスト層
３０８、３０８ａ            開口
３０９                      クロスリンク層
３１０、３１０ａ            フォトレジスト層
３１１                      開口
３１２、３１２ａ、３１２ｂ  金属層
３１４ａ                    ソース領域
３１４ｂ                    ドレイン領域
【図１】
2005085961.tif 000003
【図２】
2005085961.tif 000004
【図３】
2005085961.tif 000005
【図４】
2005085961.tif 000006
【図５】
2005085961.tif 000007
【図６】
2005085961.tif 000008
【図７】
2005085961.tif 000009
【図８】
2005085961.tif 000010