(57)【要約】【課題】プロテクト情報の安易な書き換えや誤書き込みが防止可能な不揮発性メモリを実現する。【解決手段】メモリアレイ２における情報の書き込み、書き換え、読み出し及び消去の許可／禁止情報たるプロテクト情報が記録されるプロテクトレジスタ３へのアクセスを許可／禁止する制御レジスタ１１およびスイッチＳＷ１を設ける。そして、制御レジスタ１１におけるアクセス情報が「アクセス許可」の旨を示している場合にのみ、スイッチＳＷ１を導通させる。制御レジスタ１１において「アクセス許可」に設定した後でなければ、プロテクトレジスタ３におけるプロテクト情報の書き込みまたは書き換えを行うことはできないので、プロテクト情報の安易な書き換えや誤書き込みが防止できる。【選択図】図１
2005085398.tif 000002
【特許請求の範囲】
【請求項１】
不揮発性メモリアレイと、
ユーザからの命令に応じて、前記不揮発性メモリアレイへの情報の書き込み及び書き換え、並びに、前記不揮発性メモリアレイからの情報の読み出し及び消去を司る制御部と、  記憶手段と
を備え、
前記不揮発性メモリアレイ内には、前記書き込み、書き換え、読み出し及び消去を許可する旨、または、禁止する旨の情報たるプロテクト情報が記録されたプロテクトレジスタが設けられ、
前記記憶手段には、前記プロテクトレジスタへのアクセスを許可する旨、または、禁止する旨のいずれかを設定可能な制御情報が記録され、
前記制御情報が許可の旨を示している場合にのみ、前記プロテクト情報の書き込みまたは書き換えを行うための制御信号が、前記制御部から前記プロテクトレジスタへと伝達可能とされる
不揮発性メモリ。
【請求項２】
請求項１に記載の不揮発性メモリであって、
前記記憶手段は、前記不揮発性メモリアレイとは別個に設けられた制御レジスタである不揮発性メモリ。
【請求項３】
請求項１に記載の不揮発性メモリであって、
前記記憶手段は、前記不揮発性メモリアレイの書き込み、書き換え及び消去を許可する旨、または、禁止する旨の情報たるロックビット情報が記録された、前記不揮発性メモリアレイ内のスペアメモリであって、
前記制御情報は、前記ロックビット情報である
不揮発性メモリ。
【請求項４】
不揮発性メモリアレイと、
ユーザからの命令に応じて、前記不揮発性メモリアレイへの情報の書き込み及び書き換え、並びに、前記不揮発性メモリアレイからの情報の読み出し及び消去を司る制御部と
を備え、
前記不揮発性メモリアレイ内には、前記書き込み、書き換え、読み出し及び消去を許可する旨、または、禁止する旨の情報たるプロテクト情報が記録されたプロテクトレジスタが設けられ、
前記制御部は、直列接続された複数の遅延回路を有し、
前記複数の遅延回路の総数と同数回の、前記プロテクト情報の書き込みまたは書き換えを行う旨の命令が与えられたことに応答して、前記プロテクト情報の書き込みまたは書き換えを行うための制御信号が、前記制御部から前記複数の遅延回路を伝播して前記プロテクトレジスタへと伝達される
不揮発性メモリ。
【請求項５】
不揮発性メモリアレイと、
ユーザからの命令に応じて、前記不揮発性メモリアレイへの情報の書き込み及び書き換え、並びに、前記不揮発性メモリアレイからの情報の読み出し及び消去を司る制御部と
を備え、
前記不揮発性メモリアレイ内には、前記書き込み、書き換え、読み出し及び消去を許可する旨、または、禁止する旨の情報たるプロテクト情報が記録されたプロテクトレジスタが設けられ、
前記プロテクト情報が禁止の旨を示している場合、前記制御部は、
前記不揮発性メモリアレイに記録された全情報を消去する旨の全消去命令が与えられたときにのみ、前記プロテクト情報の消去を行うための制御信号を前記プロテクトレジスタへと伝達し、かつ、前記不揮発性メモリアレイに記録された全情報を消去する
不揮発性メモリ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、情報の書き込み及び書き換え、並びに、記録された情報の読み出し及び消去を許可または禁止するプロテクト機能を有する不揮発性メモリに関する。
【背景技術】
【０００２】
フラッシュメモリ等の不揮発性メモリにおいては、そこに記録された情報のセキュリティを確保するために、情報の書き込み及び書き換え、並びに、記録された情報の読み出し及び消去を許可または禁止するプロテクト機能が設けられていることが多い。
【０００３】
このプロテクト機能は、情報の書き込み等を司る制御部からの不揮発性メモリアレイへのアクセスが、不揮発性メモリアレイ内の一部のメモリセルを利用して設けられたプロテクトレジスタの記憶内容に応じて制限されることにより、実現される。
【０００４】
なお、この出願の発明に関連する先行技術文献情報としては次のものがある。
【０００５】
【特許文献１】特開２００１−１４８７１号公報
【特許文献２】特開２００１−２８３５９４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
一般的な不揮発性メモリにおいては、不揮発性メモリアレイのうちユーザが自由に使用可能なユーザ領域の一部に、プロテクトレジスタが設けられていることが多い。よって、ユーザ、あるいはユーザ以外の者が、プロテクトレジスタに記憶されたプロテクト情報にアクセスしやすく、プロテクト情報の安易な書き換えが行われやすかった。このことは、いわゆる「プロテクトはずし」を容易にさせるものであるから、セキュリティ上の観点からは好ましくない。
【０００７】
また、プロテクトレジスタへの誤書き込み等により、情報の読み出し等を禁止するプロテクトが不用意に掛けられやすいという問題もあった。特に、製品出荷前の不揮発性メモリのテスト工程において、たまたまプロテクトレジスタにプロテクトを指示する情報が入力されてしまい、プロテクトレジスタへの誤書き込みが発生することがあった。
【０００８】
この発明は上記の事情に鑑みてなされたもので、プロテクト情報の安易な書き換えや誤書き込みが防止可能な不揮発性メモリを実現する。
【課題を解決するための手段】
【０００９】
請求項１に記載の発明は、不揮発性メモリアレイと、ユーザからの命令に応じて、前記不揮発性メモリアレイへの情報の書き込み及び書き換え、並びに、前記不揮発性メモリアレイからの情報の読み出し及び消去を司る制御部と、記憶手段とを備え、前記不揮発性メモリアレイ内には、前記書き込み、書き換え、読み出し及び消去を許可する旨、または、禁止する旨の情報たるプロテクト情報が記録されたプロテクトレジスタが設けられ、前記記憶手段には、前記プロテクトレジスタへのアクセスを許可する旨、または、禁止する旨のいずれかを設定可能な制御情報が記録され、前記制御情報が許可の旨を示している場合にのみ、前記プロテクト情報の書き込みまたは書き換えを行うための制御信号が、前記制御部から前記プロテクトレジスタへと伝達可能とされる不揮発性メモリである。
【００１０】
請求項４に記載の発明は、不揮発性メモリアレイと、ユーザからの命令に応じて、前記不揮発性メモリアレイへの情報の書き込み及び書き換え、並びに、前記不揮発性メモリアレイからの情報の読み出し及び消去を司る制御部とを備え、前記不揮発性メモリアレイ内には、前記書き込み、書き換え、読み出し及び消去を許可する旨、または、禁止する旨の情報たるプロテクト情報が記録されたプロテクトレジスタが設けられ、前記制御部は、直列接続された複数の遅延回路を有し、前記複数の遅延回路の総数と同数回の、前記プロテクト情報の書き込みまたは書き換えを行う旨の命令が与えられたことに応答して、前記プロテクト情報の書き込みまたは書き換えを行うための制御信号が、前記制御部から前記複数の遅延回路を伝播して前記プロテクトレジスタへと伝達される不揮発性メモリである。
【００１１】
請求項５に記載の発明は、不揮発性メモリアレイと、ユーザからの命令に応じて、前記不揮発性メモリアレイへの情報の書き込み及び書き換え、並びに、前記不揮発性メモリアレイからの情報の読み出し及び消去を司る制御部とを備え、前記不揮発性メモリアレイ内には、前記書き込み、書き換え、読み出し及び消去を許可する旨、または、禁止する旨の情報たるプロテクト情報が記録されたプロテクトレジスタが設けられ、前記プロテクト情報が禁止の旨を示している場合、前記制御部は、前記不揮発性メモリアレイに記録された全情報を消去する旨の全消去命令が与えられたときにのみ、前記プロテクト情報の消去を行うための制御信号を前記プロテクトレジスタへと伝達し、かつ、前記不揮発性メモリアレイに記録された全情報を消去する不揮発性メモリである。
【発明の効果】
【００１２】
請求項１に記載の発明によれば、記憶手段内の制御情報が許可の旨を示している場合にのみ、プロテクト情報の書き込みまたは書き換えを行うための制御信号が、制御部からプロテクトレジスタへと伝達可能とされる。よって、記憶手段内の制御情報を許可に設定した後でなければ、プロテクト情報の書き込みまたは書き換えを行うことはできず、プロテクト情報の安易な書き換えや誤書き込みが防止できる。
【００１３】
請求項４に記載の発明によれば、複数の遅延回路の総数と同数回の、プロテクト情報の書き込みまたは書き換えを行う旨の命令が与えられたことに応答して、制御信号が、制御部から複数の遅延回路を伝播してプロテクトレジスタへと伝達される。よって、複数回の命令が与えられなければ、プロテクト情報の書き込みまたは書き換えを行うことはできず、プロテクト情報の安易な書き換えや誤書き込みが防止できる。
【００１４】
請求項５に記載の発明によれば、プロテクト情報が禁止の旨を示している場合、制御部は、不揮発性メモリアレイに記録された全情報を消去する旨の全消去命令が与えられたときにのみ、プロテクト情報の消去を行うための制御信号をプロテクトレジスタへと伝達し、かつ、不揮発性メモリアレイに記録された全情報を消去する。よって、全消去命令が与えられない限り、プロテクト情報の書き込みまたは書き換えを行うことはできず、プロテクト情報の安易な書き換えや誤書き込みが防止できる。
【発明を実施するための最良の形態】
【００１５】
＜実施の形態１＞
本実施の形態は、プロテクトレジスタへのアクセスの許可または禁止を設定可能なアクセス情報を記録する制御レジスタを設け、アクセス情報が許可の場合にのみ、プロテクト情報の書き込みまたは書き換えを許可するようにした不揮発性メモリである。
【００１６】
図１は、本実施の形態に係る不揮発性メモリの構成例を示す図である。図１に示すように、この不揮発性メモリは、フラッシュメモリで構成されるメモリアレイ２を有するフラッシュモジュール１である。
【００１７】
フラッシュモジュール１は、メモリアレイ２のほかに、ユーザからの命令に応じて、メモリアレイ２への情報の書き込み及び書き換え、並びに、メモリアレイ２からの情報の読み出し及び消去を司る制御部５と、メモリアレイ２への情報の書き込み時に必要な高電圧を発生させるチャージポンプ回路８と、記憶手段たるプロテクトレジスタ用制御レジスタ１１とを有する。そして、フラッシュモジュール１は、アドレスバス９およびデータバス１０との間でデータのやり取りを行う。
【００１８】
メモリアレイ２は、記憶領域としてユーザ領域２ａおよびブート領域２ｂを有し、また、記憶領域内のアドレス指定や情報の書き込み／読み出し等を行うメモリデコーダ４を有する。ここで、ユーザ領域２ａとはユーザが自由に情報を記録可能な領域を指し、ブート領域２ｂとは不揮発性メモリの立ち上げに必要なブートプログラムが記録された領域を指す。なお、ユーザ領域２ａの一部にプロテクトレジスタ３が設けられている。
【００１９】
チャージポンプ回路８は、制御部５で生成されたチャージポンプ制御信号Ｓｃｃを受けて高電圧Ｖｐを生成し、これをメモリアレイ２に与える。高電圧Ｖｐは、メモリアレイ２内のフラッシュメモリでの電荷トラップまたは電荷引き抜きに利用される。
【００２０】
制御部５は、メモリアレイ２へのユーザからの命令をデコードするためのコマンドデコード部６、並びに、アドレスバス９およびデータバス１０とのアドレス情報Ｄａ及びデータ情報Ｄｄの入出力インタフェースとなる入出力回路７、並びに、スイッチＳＷ１を有する。なお、情報Ｄａ，Ｄｄは、入出力回路７を介して信号Ｓ１としてコマンドデコード部６とやり取りされる。
【００２１】
コマンドデコード部６で生成される、メモリアレイ２のうちプロテクトレジスタ３以外の部分への書き込み及び書き換えの命令、並びに、メモリアレイ２のうちプロテクトレジスタ３以外の部分からの読み出し及び消去の命令は、制御部５からの信号Ｓ２としてメモリアレイ２との間でやり取りされる。
【００２２】
一方、コマンドデコード部６で生成される、プロテクトレジスタ３内のプロテクト情報の書き込みまたは書き換えを行うためのプロテクト制御信号Ｓｐｓは、スイッチＳＷ１を介してプロテクトレジスタ３へと伝達される。なお、スイッチＳＷ１はハードウェアで構成してもよいし、ソフトウェアで構成してもよい。
【００２３】
プロテクトレジスタ３には、メモリアレイ２における情報の書き込み、書き換え、読み出し及び消去を許可する旨、または、禁止する旨の情報たるプロテクト情報が記録される。具体的には例えば、プロテクトレジスタ３を１ビットのレジスタで構成し、その１ビットが“０”の場合は「許可」を示し、“１”の場合は「禁止」を示す、とすればよい。
【００２４】
そして、このプロテクト情報はプロテクト信号Ｓｐｔとしてコマンドデコード部６に与えられる。プロテクト信号Ｓｐｔが禁止の旨を示している場合には、コマンドデコード部６は、メモリアレイ２のうちプロテクトレジスタ３以外の部分への書き込み及び書き換えの命令、並びに、メモリアレイ２のうちプロテクトレジスタ３以外の部分からの読み出し及び消去の命令のコマンドデコードを行わない。
【００２５】
本実施の形態では、プロテクトレジスタ用制御レジスタ１１を設け、ここに制御部５のプロテクトレジスタ３へのアクセスを許可する旨、または、禁止する旨のいずれかを設定可能な制御情報たるアクセス情報を記録させる。アクセス情報の具体例としては、例えばプロテクトレジスタ用制御レジスタ１１を１ビットのレジスタで構成し、その１ビットが“０”の場合は「アクセス許可」を示し、“１”の場合は「アクセス禁止」を示す、とすればよい。なお、このアクセス情報は、ユーザからの命令に応じて、アドレスバス９からアドレス情報Ｄａｃが与えられ、データバス１０からデータ情報Ｄｄｃが与えられることで、プロテクトレジスタ用制御レジスタ１１において設定される。
【００２６】
そして、プロテクトレジスタ用制御レジスタ１１におけるアクセス情報が「アクセス許可」の旨を示している場合にのみ、アクセス制御信号Ｓｃｐが活性化され、スイッチＳＷ１を導通させる。スイッチＳＷ１が導通することにより、コマンドデコード部６からのプロテクト制御信号Ｓｐｓがプロテクトレジスタ３へと伝達可能とされる。
【００２７】
一方、プロテクトレジスタ用制御レジスタ１１におけるアクセス情報が「アクセス禁止」の旨を示している場合には、スイッチＳＷ１が導通せず、プロテクト制御信号Ｓｐｓがプロテクトレジスタ３には伝達されない。
【００２８】
すなわち、本実施の形態に係る不揮発性メモリによれば、プロテクトレジスタ用制御レジスタ１１内のアクセス情報を「アクセス許可」に設定した後でなければ、プロテクトレジスタ３におけるプロテクト情報の書き込みまたは書き換えを行うことはできない。こうすることで、プロテクト情報の安易な書き換えや誤書き込みが防止できる。
【００２９】
また、アクセス情報の記憶手段を、メモリアレイ２とは別個に設けられたプロテクトレジスタ用制御レジスタ１１で構成する。よって、制御レジスタを一つ追加するだけで、容易にプロテクト情報の安易な書き換えや誤書き込みが防止できる。
【００３０】
＜実施の形態２＞
本実施の形態は、実施の形態１に係る不揮発性メモリの変形例であって、実施の形態１におけるプロテクトレジスタ用制御レジスタ１１およびスイッチＳＷ１を設ける代わりに、プロテクト制御信号Ｓｐｓのプロテクトレジスタ３への伝達経路に遅延回路部を設けたものである。
【００３１】
図２は、本実施の形態に係る不揮発性メモリを示す図である。図２に示すように、本実施の形態においては、プロテクトレジスタ用制御レジスタ１１およびスイッチＳＷ１を設けず、その代わりに、コマンドデコード部６からプロテクト制御信号Ｓｐｓ１を受け、プロテクト制御信号Ｓｐｓ２をプロテクトレジスタ３へと伝達する遅延回路部１２を設けている。
【００３２】
なお、その他の構成については、実施の形態１に係る不揮発性メモリと同様のため、説明を省略する。
【００３３】
図３は、遅延回路部１２の詳細構成を示す図である。遅延回路部１２は、遅延回路たるＤ−フリップフロップ１２ａ，１２ｂが直列接続された構成を有している。
【００３４】
コマンドデコード部６からのプロテクト制御信号Ｓｐｓ１は、初段のＤ−フリップフロップ１２ａの入力端子Ｄに入力される。そして、初段のＤ−フリップフロップ１２ａの出力端子Ｑからの出力信号は、二段目のＤ−フリップフロップ１２ｂの入力端子Ｄに入力される。そして、二段目のＤ−フリップフロップ１２ｂの出力端子Ｑからの出力信号は、プロテクト制御信号Ｓｐｓ２としてプロテクトレジスタ３へと出力される。
【００３５】
なお、Ｄ−フリップフロップ１２ａ，１２ｂの各クロック端子ＣＬには、制御部５内で生成された書き込み信号ＷＲが入力される。この書き込み信号ＷＲは、プロテクトレジスタ３への書き込み命令がユーザから制御部５に与えられたときに制御部５にて生成される。
【００３６】
図４は、プロテクトレジスタ３への書き込み動作を示すフローチャートである。本実施の形態においては、遅延回路部１２において二段の直列接続されたＤ−フリップフロップ１２ａ，１２ｂが設けられている。よって、連続して二回、ユーザがプロテクトレジスタ３への書き込み命令を与えないと、プロテクト制御信号Ｓｐｓ２が出力されない。以下に制御部５の動作について説明する。
【００３７】
まず、制御部５は、ユーザからのプロテクトレジスタ３への書き込み命令の待機状態に入る（ステップＳ０）。そして、ユーザから命令が与えられたときに、その命令がプロテクトレジスタ３への書き込み命令であるか否か判断する（ステップＳ１）。
【００３８】
もし、プロテクトレジスタ３への書き込み命令でなければ、再びステップＳ０に戻り、待機状態に入る。一方、プロテクトレジスタ３への書き込み命令であれば、続く命令が再度、プロテクトレジスタ３への書き込み命令であるか否か判断する（ステップＳ２）。
【００３９】
もし、プロテクトレジスタ３への書き込み命令でなければ、再びステップＳ０に戻り、待機状態に入る。一方、プロテクトレジスタ３への書き込み命令であれば、プロテクトレジスタ３への書き込みを実行する（ステップＳ３）。これはすなわち、二段目のＤ−フリップフロップ１２ｂの出力端子Ｑから、プロテクト制御信号Ｓｐｓ２がプロテクトレジスタ３へと出力されることを意味する。
【００４０】
すなわち、本実施の形態においては、遅延回路たるＤ−フリップフロップ１２ａ，１２ｂの総数と同数回の、プロテクト情報の書き込みまたは書き換えを行う旨の命令が与えられたことに応答して、プロテクト制御信号Ｓｐｓ２が、Ｄ−フリップフロップ１２ａ，１２ｂを伝播して制御部５からプロテクトレジスタ３へと伝達される。よって、複数回の命令が与えられなければ、プロテクト情報の書き込みまたは書き換えを行うことはできず、プロテクト情報の安易な書き換えや誤書き込みが防止できる。
【００４１】
なお、上記においてはＤ−フリップフロップを二段としたが、もちろん三段以上の複数段にしてもよい、その場合、プロテクトレジスタ３にアクセスするためには、段数と同数回のプロテクト情報の書き込みまたは書き換えを行う旨の命令が連続して入力される必要がある。
【００４２】
＜実施の形態３＞
本実施の形態も実施の形態１に係る不揮発性メモリの変形例であって、プロテクト情報が禁止の旨を示している場合、メモリアレイ２に記録された全情報を消去する旨の全消去命令が与えられたときにのみ、プロテクト制御信号Ｓｐｓをプロテクトレジスタ３へと伝達し、かつ、メモリアレイ２に記録された全情報を消去するようにしたものである。
【００４３】
図５は、本実施の形態に係る不揮発性メモリを示す図である。なお、図５においては、プロテクトレジスタ用制御レジスタ１１およびスイッチＳＷ１を設けない点、および、コマンドデコード部６がコマンドデコード部６ａに変更されている点以外、図１に示した不揮発性メモリと同じである。よって、ここではコマンドデコード部６ａについて説明し、その他の構成については、実施の形態１に係る不揮発性メモリと同様のため、説明を省略する。
【００４４】
図６は、コマンドデコード部６ａの詳細構成を示す図である。コマンドデコード部６ａは、スイッチ１３、コマンドデコーダ１４、プロテクト状態デコーダ１５およびプロテクトレジスタ用アドレスデコーダ１６を有している。
【００４５】
コマンドデコーダ１４は、信号Ｓ１に含まれるデータ情報Ｓ１ｄのコマンドをデコードする機能を有する。また、コマンドデコーダ１４からはプロテクト制御信号Ｓｐｓも出力される。プロテクト状態デコーダ１５は、プロテクト信号Ｓｐｔの内容をデコードする機能を有する。そして、プロテクトレジスタ用アドレスデコーダ１６は、信号Ｓ１に含まれるプロテクトレジスタ３のアドレス情報Ｓ１ａのコマンドをデコードする機能を有する。
【００４６】
本実施の形態においては、プロテクト情報が禁止の旨を示している場合、制御部５は、メモリアレイ２への書き込み及び書き換え、並びに、メモリアレイ２からの読み出しを行わない。さらに、制御部５は、プロテクト情報が禁止の旨を示している場合、メモリアレイ２に記録された全情報を消去する旨の全消去命令が制御部５に与えられたときにのみ、プロテクト制御信号Ｓｐｓをプロテクトレジスタ３へと伝達し、かつ、メモリアレイ２に記録された全情報を消去する。
【００４７】
プロテクト状態デコーダ１５は、プロテクト信号Ｓｐｔの内容をデコードし、プロテクト情報が許可の旨を示している場合は、スイッチ１３を導通させる。この場合、プロテクトレジスタ用アドレスデコーダ１６でデコードされたプロテクトレジスタ３のアドレス情報Ｐａは、コマンドデコーダ１４へと伝達される。よって、コマンドデコーダ１４は、プロテクトレジスタ３も含めたメモリアレイ２の各領域に自由にアクセスできる。
【００４８】
一方、プロテクト情報が禁止の旨を示している場合は、プロテクト状態デコーダ１５は、スイッチ１３を導通させない。これにより、プロテクトレジスタ用アドレスデコーダ１６でデコードされたアドレス情報Ｐａはコマンドデコーダ１４へと伝達されず、コマンドデコーダ１４はプロテクト制御信号Ｓｐｓをプロテクトレジスタ３に与えることができない。なお、プロテクト情報が禁止の旨を示しているので、もちろん、コマンドデコーダ１４は、プロテクトレジスタ３以外のメモリアレイ２の各領域への書き込み及び書き換え、並びに、各領域からの読み出しも行えない。
【００４９】
ここで、コマンドデコーダ１４は、メモリアレイ２に記録された全情報（プロテクトレジスタ３に記録されたプロテクト情報をも含む）を消去する旨の全消去命令が与えられたときにのみ、プロテクト状態デコーダ１５にスイッチ１３を導通させる制御信号Ｓｐｍを、プロテクト状態デコーダ１５に対して与える。
【００５０】
これにより、コマンドデコーダ１４はプロテクトレジスタ３にプロテクト制御信号Ｓｐｓを与えることができるようになり、プロテクトレジスタ３に記録されたプロテクト情報は、全消去命令に基づいて消去される。そして、プロテクト情報が消去されたことに基づいて、コマンドデコーダ１４は、プロテクトレジスタ３以外のメモリアレイ２の各領域への書き換えが行えるようになる。その結果、メモリアレイ２に記録された全情報は、全消去命令に基づいて消去される。
【００５１】
すなわち、本実施の形態に係る不揮発性メモリによれば、プロテクト情報が禁止の旨を示している場合、制御部５は、メモリアレイ２への書き込み及び書き換え、並びに、メモリアレイ２からの読み出しおよび部分的消去を行わず、メモリアレイ２に記録された全情報の全消去命令が与えられたときにのみ、プロテクト情報の消去を行うためのプロテクト制御信号Ｓｐｓをプロテクトレジスタ３へと伝達し、かつ、メモリアレイ２に記録された全情報を消去する。よって、全消去命令が与えられない限り、プロテクト情報の書き込みまたは書き換えを行うことはできず、プロテクト情報の安易な書き換えや誤書き込みが防止できる。
【００５２】
＜実施の形態４＞
本実施の形態も実施の形態１に係る不揮発性メモリの変形例であって、実施の形態１におけるプロテクトレジスタ３へのアクセスの制御情報に、メモリアレイ２内のスペアメモリに記憶されたロックビット情報（メモリアレイ２の書き込み、書き換え及び消去について許可または禁止を設定する情報（読み出しについては不問））を採用し、ロックビット情報が許可の旨を示している場合にのみ、プロテクト情報の書き込みまたは書き換えを行えるようにしたものである。
【００５３】
図７は、本実施の形態に係る不揮発性メモリを示す図である。なお、図７においては、プロテクトレジスタ用制御レジスタ１１およびスイッチＳＷ１を設ける代わりにコマンドデコード部６からプロテクト制御信号Ｓｐｓ１を受け、プロテクト制御信号Ｓｐｓ２をプロテクトレジスタ３へと伝達するロックビット判定部１７を設けている点、および、メモリアレイ２内にスペアメモリ１８が設けられていることを明示している点以外、図１に示した不揮発性メモリと同じである。よって、ここではロックビット判定部１７及びスペアメモリ１８について説明し、その他の構成については、実施の形態１に係る不揮発性メモリと同様のため、説明を省略する。
【００５４】
なお、プロテクト信号Ｓｐｔが禁止の旨を示している場合には、コマンドデコード部６は、メモリアレイ２のうちプロテクトレジスタ３およびスペアメモリ１８以外の部分への書き込み及び書き換えの命令、並びに、メモリアレイ２のうちプロテクトレジスタ３およびスペアメモリ１８以外の部分からの読み出し及び消去の命令のコマンドデコードを行わない。
【００５５】
図８は、ロックビット判定部１７の詳細構成を示す図である。ロックビット判定部１７は、ＡＮＤ回路１９、ロックビットフラグレジスタ２０およびスイッチ２１を有している。
【００５６】
ロックビット情報を記録したスペアメモリ１８からのロックビット信号（Ｈｉアクティブであり、Ｈｉの場合、ロックビット情報が書き込み等の禁止を示しているとする）Ｓｌｂは、ロックビット判定部１７内のＡＮＤ回路１９の一入力端に入力される。ＡＮＤ回路１９の他入力端には、制御部５で生成されたリセット信号（Ｈｉアクティブとする）Ｓｒｓが、Ｈｉ／Ｌｏｗ反転して入力される。
【００５７】
ＡＮＤ回路１９の出力信号は、ロックビットフラグレジスタ２０に入力される。ロックビットフラグレジスタ２０では、ＡＮＤ回路１９の出力信号がＨｉの場合にロックビットフラグを立て、ＡＮＤ回路１９の出力信号がＬｏｗの場合にロックビットフラグを降ろす。なお、リセット信号Ｓｒｓは、ユーザからの命令に応じて制御部５が生成する信号であり、ロックビットフラグレジスタ２０においてロックビットフラグの状態がいずれであれ、フラグを降ろす機能を有する。
【００５８】
ロックビットフラグレジスタ２０からはスイッチ２１に対して制御信号が与えられており、ロックビットフラグが立てられている場合にはスイッチ２１は導通しない。逆に、ロックビットフラグが降ろされている場合にはスイッチ２１は導通する。
【００５９】
スイッチ２１の入力端には、コマンドデコード部６からのプロテクト制御信号Ｓｐｓ１が与えられる。そして、スイッチ２１の導通時に、スイッチ２１の出力端からプロテクトレジスタ３へのプロテクト制御信号Ｓｐｓ２が出力される。
【００６０】
すなわち、本実施の形態においては、スペアメモリ１８内のロックビット情報が許可の旨を示している場合にのみ、プロテクト制御信号Ｓｐｓ２が、制御部５からプロテクトレジスタ３へと伝達可能とされる。よって、スペアメモリ１８内のロックビット情報を許可に設定した後でなければ、プロテクト情報の書き込みまたは書き換えを行うことはできず、プロテクト情報の安易な書き換えや誤書き込みが防止できる。
【００６１】
また、プロテクトレジスタ３へのアクセスの制御情報の記憶手段にスペアメモリ１８を採用し、アクセスの制御情報にスペアメモリに記録されたロックビット情報を採用する。よって、新たにレジスタを追加することなく、ロックビット情報を流用して、プロテクト情報の安易な書き換えや誤書き込みが防止できる。
【図面の簡単な説明】
【００６２】
【図１】実施の形態１に係る不揮発性メモリを示す図である。
【図２】実施の形態２に係る不揮発性メモリを示す図である。
【図３】実施の形態２に係る不揮発性メモリにおける遅延回路部の詳細構成を示す図である。
【図４】実施の形態２に係る不揮発性メモリにおけるプロテクトレジスタへの書き込み動作を示すフローチャートである。
【図５】実施の形態３に係る不揮発性メモリを示す図である。
【図６】実施の形態３に係る不揮発性メモリにおけるコマンドデコード部の詳細構成を示す図である。
【図７】実施の形態４に係る不揮発性メモリを示す図である。
【図８】実施の形態４に係る不揮発性メモリにおけるロックビット判定部の詳細構成を示す図である。
【符号の説明】
【００６３】
１  フラッシュモジュール、２  メモリアレイ、３  プロテクトレジスタ、５  制御部、６，６ａ  コマンドデコード部、１１  プロテクトレジスタ制御用レジスタ、１２  遅延回路部、１２ａ，１２ｂ  Ｄ−フリップフロップ、１７  ロックビット判定部、１８  スペアメモリ。
【図１】
2005085398.tif 000003
【図２】
2005085398.tif 000004
【図３】
2005085398.tif 000005
【図４】
2005085398.tif 000006
【図５】
2005085398.tif 000007
【図６】
2005085398.tif 000008
【図７】
2005085398.tif 000009
【図８】
2005085398.tif 000010