(57)【要約】【課題】水素還元作用による強誘電体特性あるいは高誘電体特性の劣化を抑制する。【解決手段】容量絶縁膜として用いる強誘電体材料あるいは高誘電体材料が、構成元素として水素あるいは重水素を有する、化学式A2+B+CO43-からなる結晶構造を有する。この強誘電体材料あるいは高誘電体材料構成は、隣り合う分子のCO43-四面体がB+原子を共有し、……−B+原子−CO43-四面体−B+原子−CO43-四面体−B+原子−……からなる水素結合ネットワークを形成している。この水素結合ネットワーク内において、B+原子が強誘電性あるいは高誘電性を発現させる主要因であるため、還元雰囲気中での熱処理においても強誘電体膜の電気的特性の劣化がなくなり、優れた強誘電体特性および高誘電体特性を有する容量絶縁膜を得ることができる。【選択図】  図１
2005100659.tif 000002
【特許請求の範囲】
【請求項１】
構成元素に水素あるいは重水素を有することを特徴とする強誘電体材料あるいは高誘電体材料。
【請求項２】
前記強誘電体材料あるいは高誘電体材料が、化学式A2+B+CO43-で構成されていることを特徴とする請求項１記載の強誘電体材料あるいは高誘電体材料。
【請求項３】
前記強誘電体材料あるいは高誘電体材料のBサイトに、水素、重水素のうち少なくとも１種類の元素を含むことを特徴とする請求項２記載の強誘電体材料あるいは高誘電体材料。
【請求項４】
前記強誘電体材料あるいは高誘電体材料のAサイトに、マグネシウム、カルシウム、鉛、チタン、マンガン、コバルト、ニッケル、銅、亜鉛、ジルコニウム、ストロンチウム、パラジウム、錫、バリウム、水銀、セリウムのうち少なくとも１種類の元素を含むことを特徴とする請求項２記載の強誘電体材料あるいは高誘電体材料。
【請求項５】
前記強誘電体材料あるいは高誘電体材料のCサイトに、リン、硫黄、砒素、セレンのうち少なくとも１種類の元素を含むことを特徴とする請求項２記載の強誘電体材料あるいは高誘電体材料。
【請求項６】
半導体基板上に形成した１種類以上の導電性材料からなる下部電極、容量絶縁膜、１種類以上の導電性材料からなる上部電極から構成される容量素子を用いた半導体記憶装置であって、前記容量絶縁膜が請求項１ないし請求項５のいずれかに記載の強誘電体材料あるいは高誘電体材料で構成されていることを特徴とする半導体記憶装置。
【請求項７】
半導体基板に、チャネル領域となる絶縁酸化膜と、前記絶縁酸化膜上に形成された強誘電体で構成された容量絶縁膜と、前記容量絶縁膜上に形成されたゲート電極からなる電界効果トランジスタを有する半導体記憶装置であって、前記容量絶縁膜が請求項１ないし請求項５のいずれかに記載の強誘電体材料で構成されることを特徴とする半導体記憶装置。
【請求項８】
請求項７記載の半導体記憶装置において、前記絶縁酸化膜がY2O3からなるバッファ層を持つことを特徴とする半導体記憶装置。
【請求項９】
請求項７記載の半導体記憶装置において、前記絶縁酸化膜がCeO2からなるバッファ層を持つことを特徴とする半導体記憶装置。
【請求項１０】
請求項７記載の半導体記憶装置において、前記絶縁酸化膜がZrO2からなるバッファ層を持つことを特徴とする半導体記憶装置。
【請求項１１】
半導体基板上に、容量絶縁膜として化学式A2+B+CO43- で構成される強誘電体材料あるいは高誘電体材料からなる容量絶縁膜を形成するに際し、ANO3とB3CO4とを反応させて成膜することを特徴とする半導体記憶装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、水素あるいは重水素を有する強誘電体材料あるいは高誘電体材料、又はこれらの材料を容量絶縁膜に用いた半導体記憶装置に関するものである。
【０００２】
【従来の技術】
近年、デジタル技術の進展、携帯機器の高性能化が著しく、低消費電力かつ高速動作可能な不揮発性半導体記憶装置の高集積化が強く市場から求められている。強誘電体材料は外部電界により与えられた情報を構成原子の変位により高速に記憶し、かつ外部電界をきっても情報を記憶し続ける特徴を有しているため、強誘電体材料をキャパシタの誘電体膜に用いることで優れた不揮発性メモリを実現できる。
【０００３】
従来の半導体記憶装置については、例えば水素対策技術  強誘電体メモリ先端プロセス（櫛田−アブデルガファ恵子著  サイエンスフォーラム発行）に掲載されている。
【０００４】
従来の不揮発性半導体記憶装置では容量素子の強誘電体材料としてPbZrxTi1-xO3などの金属酸化物が用いられる。
【０００５】
図８に、従来の容量素子の構成を示す。
【０００６】
図８において、この容量素子１１は、半導体基板１上に、白金からなる下部電極８、PbZrxTi1-xO3からなる容量絶縁膜９、白金からなる上部電極１０を形成することにより構成される。
【０００７】
【発明が解決しようとする課題】
しかしながら、このような金属酸化物強誘電体材料を用いた容量素子１１では、半導体プロセスで用いられる還元雰囲気中の熱処理により強誘電体材料が還元され、リーク電流の増大、自発分極値の減少などの強誘電体特性の劣化が発生する。このため特に水素ガスを含む還元雰囲気中に曝すことが出来ないという課題を有していた。
【０００８】
また、半導体記憶装置の製造工程においては、半導体基板１に作り込まれるトランジスタ（図示せず）の特性を回復させるため、水素雰囲気中での３５０℃から５５０℃の間、典型的には４５０℃近辺で熱処理工程が行われ、また、シリコン酸化膜をプラズマCVDで成長させる際に、シランやTEOS源を用いてラジカル水素雰囲気中で処理される工程があり、水素を含んだ還元雰囲気中での処理工程は必須であり、水素による強誘電体材料の還元作用を回避できない。
【０００９】
図９に従来の容量素子１１において、水素雰囲気中での熱処理前後の強誘電体ヒステリシス特性の変化を示す。強誘電体特性は水素熱処理により大きく劣化し、容量素子１１としての機能を喪失する。
【００１０】
この様に従来の容量素子を有する半導体記憶装置では、水素雰囲気中での処理後の容量絶縁膜の損傷が非常に大きく、この損傷はその後の熱処理などでは回復できないものであるため、優れた電気的特性を示すことができない。
【００１１】
本発明は上記課題を解決した、半導体記憶装置およびその製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成するため、本発明の請求項１記載の強誘電体材料あるいは高誘電体材料は、半導体記憶装置等に用いられる容量絶縁膜として、構成元素に水素あるいは重水素を含有した材料で構成されていることを特徴とするものである。この構成により、水素による還元作用を回避でき、優れた電気的特性を有する半導体記憶装置を実現できる。
【００１３】
また、本発明の請求項２記載の強誘電体材料あるいは高誘電体材料は、化学式A2+B+CO43-と構成されることを特徴とするものであり、隣り合う２つの分子のCO43-四面体を結び付けている水素や重水素やそれらがある割合で構成されるB+原子が電気的な偏りを発生させることを主要因として強誘電性あるいは高誘電性が発現される。
【００１４】
また、本発明の請求項３記載の強誘電体材料あるいは高誘電体材料は、請求項２記載の強誘電体材料あるいは高誘電体材料のBサイトに、水素、重水素のうち少なくとも１種類の元素を含むことを特徴とするものである。
【００１５】
また、本発明の請求項４記載の強誘電体材料あるいは高誘電体材料は、請求項２記載の強誘電体材料あるいは高誘電体材料のAサイトに、マグネシウム、カルシウム、鉛、チタン、マンガン、コバルト、ニッケル、銅、亜鉛、ジルコニウム、ストロンチウム、パラジウム、錫、バリウム、水銀、セリウムのうち少なくとも１種類の元素を含むことを特徴とするものである。
【００１６】
また、本発明の請求項５記載の強誘電体材料あるいは高誘電体材料は、請求項２記載の強誘電体材料あるいは高誘電体材料のCサイトに、リン、硫黄、砒素、セレンのうち少なくとも１種類の元素を含むことを特徴とするものである。
【００１７】
また、本発明の請求項６記載の半導体記憶装置は、半導体基板上に形成した１種類以上の導電性材料からなる下部電極、容量絶縁膜、１種類以上の導電性材料からなる上部電極から構成される容量素子を用いた半導体記憶装置であって、前記容量絶縁膜が請求項１ないし請求項５のいずれかに記載の強誘電体材料あるいは高誘電体材料で構成されていることを特徴とするものである。
【００１８】
また、本発明の請求項７記載の半導体記憶装置は、半導体基板に、チャネル領域となる絶縁酸化膜と、前記絶縁酸化膜上に形成された強誘電体で構成された容量絶縁膜と、前記容量絶縁膜上に形成されたゲート電極からなる電界効果トランジスタを有する半導体記憶装置であって、前記容量絶縁膜が請求項１ないし請求項５のいずれかに記載の強誘電体材料で構成されることを特徴とするものである。
【００１９】
また、本発明の請求項８記載の半導体記憶装置は、請求項７記載の半導体記憶装置において、前記絶縁酸化膜がY2O3からなるバッファ層を持つことを特徴とするものである。
【００２０】
また、本発明の請求項９記載の半導体記憶装置は、請求項７記載の半導体記憶装置において、前記絶縁酸化膜がCeO2からなるバッファ層を持つことを特徴とするものである。
【００２１】
また、本発明の請求項１０記載の半導体記憶装置は、請求項７記載の半導体記憶装置において、前記絶縁酸化膜がZrO2からなるバッファ層を持つことを特徴とするものである。
【００２２】
また、本発明の請求項１１記載の半導体記憶装置の製造方法は、半導体基板上に、容量絶縁膜として化学式A2+B+CO43- で構成される強誘電体材料あるいは高誘電体材料からなる容量絶縁膜を形成するに際し、ANO3とB3CO4とを反応させて成膜することを特徴とするものである。
【００２３】
【発明の実施の形態】
（実施の形態１）
以下、本発明の強誘電体材料または高誘電体材料を用いた容量素子について説明する。
【００２４】
本発明における容量素子の構成は、従来例で示した図８の構成と同様であるが、その容量絶縁膜９の構成が異なる。
【００２５】
この本発明の容量絶縁膜の構成について、図１を用いて詳細に説明する。
【００２６】
図１は、PbHPO4の結晶構造の模式図を示したものである。
【００２７】
PbHPO4は強誘電相において単斜晶系に属するもので、１単位格子中に２分子存在する。
【００２８】
PbHPO4は強誘電相において、隣り合うPO43-四面体の間にあるH+原子がその強誘電性を発生させる主要因になっている。このH+原子は隣り合うPO43-四面体により共有された、……−H+原子−PO43-四面体−H+原子−PO43-四面体−H+原子−……からなるｃ軸方向に伸張する水素結合ネットワークを形成している。この水素結合ネットワーク上にH+原子は２つの等価位置を持ち、強誘電相においてこの等価位置におけるH+原子の占有確率のずれにより電気的な偏りが発生し、自発分極が発現する。
【００２９】
このように本発明の容量絶縁膜材料は、従来の金属酸化物より強い結合力を持つ水素結合ネットワーク内でのH+原子の等価位置の占有確率の違いにより強誘電性が発現するため、水素などの還元雰囲気中での処理工程を経ても強誘電体膜の電気的特性の劣化がなく、優れた強誘電体特性を有することができる。
【００３０】
したがって、本発明の容量絶縁膜を用いることにより信頼性の高い不揮発性半導体記憶装置を実現することができる。
【００３１】
なお、ここでは容量絶縁膜としてPbHPO4を例に示したが、化学式A2+B+CO43-で表記できる強誘電体あるいは高誘電体を用いても同様の効果を得ることができる。
【００３２】
ここで化学式A2+B+CO43-のAサイトは、マグネウム、カルシウム、鉛、チタン、マンガン、コバルト、ニッケル、銅、亜鉛、ジルコニウム、ストロンチウム、パラジウム、錫、バリウム、水銀、セリウムのうち少なくとも１種類の元素を含み、かつBサイトは、水素、重水素のうち少なくとも１種類の元素を含み、かつCサイトは、リン、硫黄、砒素、セレンのうち少なくとも１種類の元素を含む強誘電体材料である。
【００３３】
また、第１の実施形態において下部電極と上部電極は少なくとも１種類以上の導電性材料で形成されている。
【００３４】
また、第１の実施形態において図８に示した容量素子では、その大きさが上部電極１０より容量絶縁膜９および下部電極８が大きい構造となっているが、下部電極８が容量絶縁膜９および上部電極１０より小さい構造であってもよい。
【００３５】
（実施の形態２）
次に、本発明の実施の形態２における半導体記憶装置について説明する。
【００３６】
図２は本発明の実施形態２における半導体記憶装置の要部断面図である。
【００３７】
まず、シリコンからなる半導体基板１の上に分離酸化膜２、アクセストランジスタ２２、層間絶縁膜６を形成する。
【００３８】
その後、層間絶縁膜６にアクセストランジスタ２２と容量素子１１を電気的に接続するためのプラグ７を形成するためのコンタクトを形成する。
【００３９】
プラグ７は形成されたコンタクト穴に多結晶ポリシリコンまたはタングステン等を埋め込んだ後、エッチバック法もしくは化学的機械的研磨法などでコンタクト内以外の多結晶ポリシリコンまたはタングステン等を除去する。
【００４０】
その後、密着層、バリアメタル、白金、などの積層膜からなる例えば５０ｎｍから３００ｎｍ程度の膜厚をもった電極をウエハ全面に形成し、ドライエッチングなどによりパターニングして下部電極８を形成する。
【００４１】
その後、例えば５０ｎｍから３００ｎｍ程度の膜厚をもった水素あるいは重水素を含む化学式A2+B+CO43-で表記できる強誘電体材料あるいは高誘電体材料からなる容量絶縁膜９を成膜する。
【００４２】
容量絶縁膜９の一例としてPbHPO4を形成する際の成膜方法について説明する。
【００４３】
PbNO3を例えばテトラメトキシランなどのゲルに溶かしH3PO4と液相反応させることにより化学式PbHPO4で表記できる強誘電体を作成する。この時の主反応の化学反応式を下記に示す。
【００４４】
PbNO3  +  H3PO4  →  PbHPO4  +  H2NO3
このとき、PbNO3とH3PO4との混合比は１：０．８〜５．２の間が好ましい。反応温度は２０℃から４５℃の間が望ましい。その後、テトラメトキシランと硝酸を水洗等で除去し、２００℃〜３００℃で１時間〜５時間アニールする。なお、PbNO3とH3PO4とを気化させ、気相反応させても良い。
【００４５】
容量絶縁膜９の成膜後、例えば２０ｎｍから１００ｎｍ程度の膜厚をもったＰｔ等からなる第１の上部電極を積層して形成し、ドライエッチングなどによるパターニングにより、容量絶縁膜９と上部電極１０を形成する。
【００４６】
次に、第１の層間絶縁膜１２を形成し、アクセストランジスタ２２へのコンタクトホールを形成し、第１のビア１３を形成した後、上部電極１０へのコンタクトホールを形成する。第１の層間絶縁膜１２の表面はエッチバック法もしくは化学的機械的研磨法などで平滑化するのが好ましい。続いて第１の金属配線１５ａ、１５ｂを形成した後、トランジスタ特性を回復させるために、典型的には４００℃、３０分の水素雰囲気中での熱処理を行う。
【００４７】
次に、第２の層間絶縁膜１６を形成し、第１の金属配線１５ａへのコンタクトホール、第２のビア１７、第２の金属配線１８を形成した後、トランジスタ特性を回復させるために、典型的には４００℃、３０分の水素雰囲気中での熱処理を行う。
【００４８】
以下、必要な層数の金属配線を同様に形成する。各層間絶縁膜の表面はエッチバック法もしくは化学的機械的研磨法などで平滑化するのが好ましい。各ビアはタングステンCVDのようなラジカル水素雰囲気中で形成されるタングステンプラグで形成しても良い。最後にシリコン酸化膜または有機絶縁膜等の最終保護膜２５を形成した後、ボンディング用の電極パッド（図示せず）の窓開けを行う。
【００４９】
最終工程を経た本発明の実施形態における半導体記憶装置の電気特性を図３ならびに図４に示す。
【００５０】
図３は本発明の実施形態２における半導体記憶装置および従来の半導体記憶装置の強誘電体容量素子のヒステリシス特性の比較を示したものである。従来の半導体記憶装置における蓄積電荷量は、1μＣ／ｃｍ2であるのに対し、本発明の半導体記憶装置の蓄積電荷量は、５μＣ／ｃｍ2を示す。
【００５１】
また、図４は本発明の実施形態２における半導体記憶装置および従来の半導体記憶装置の電流−電圧特性の比較を示したものである。図４に示すように、本発明の半導体記憶装置は、従来の半導体記憶装置に比べてショートすることなく安定した電流−電圧特性を示していることがわかる。
【００５２】
このように、本発明の第１の実施形態において、容量絶縁材料の強誘電体特性ならびにリーク電流特性の劣化は見られず、良好な特性を示すことがわかる。
【００５３】
つまり本実施の形態における容量絶縁膜は、水素結合ネットワーク内でのH+原子の等価位置の占有確率の違いにより強誘電性が発現するため、従来の課題であった水素による還元雰囲気中での処理工程を経ても強誘電体膜の電気的特性の劣化がなく、優れた強誘電体特性を有することができる。このように本発明の容量絶縁膜を用いることにより信頼性の高い半導体記憶装置を実現できる。
【００５４】
（実施の形態３）
以下、本発明の第３の実施形態に係わる電界効果トランジスタを用いた半導体記憶装置について図５を参照しながら説明する。
【００５５】
図５は本発明の第３の実施形態における半導体記憶装置の断面図である。
【００５６】
図５に示すように、この電界効果トランジスタを用いた半導体記憶装置は、シリコン等からなる半導体基板１上にシリコン酸化膜のゲート絶縁酸化膜４を形成する。続いて、第１の実施形態において説明した成膜方法により、化学式PbHPO4で表記できる強誘電体からなる容量絶縁膜９を形成し、ソース２３およびドレイン２４を形成する。次に、例えば白金からなるゲート電極５を容量絶縁膜９上に順次形成し、その後、水素雰囲気中での４００℃、３０分間の熱処理工程することにより、電界効果トランジスタを用いた半導体記憶装置が形成される。
【００５７】
この第３の実施の形態における半導体記憶装置の電気特性を図６ならびに図７に示す。
【００５８】
図６は本発明の実施形態３における半導体記憶装置および従来の半導体記憶装置の強誘電体容量素子のヒステリシス特性の比較を示したものである。従来の半導体記憶装置における蓄積電荷量は、1μＣ／ｃｍ2であるのに対し、本発明の実施の形態３における半導体記憶装置の蓄積電荷量は、５μＣ／ｃｍ2を示す。
【００５９】
また、図７は本発明の実施形態３における半導体記憶装置および従来の半導体記憶装置の電流−電圧特性の比較を示したものである。図７に示すように、本発明の実施の形態３における半導体記憶装置は、従来の半導体記憶装置に比べてショートすることなく、安定した電流−電圧特性を示していることがわかる。
【００６０】
このように、本発明の実施形態３において、容量絶縁材料の強誘電体特性ならびにリーク電流特性の劣化は見られず、良好な特性を示すことがわかる。
【００６１】
また、本発明の実施形態３においてゲート絶縁酸化膜４と容量絶縁膜９の間に、ゲート絶縁酸化膜４とは異なる材料の絶縁酸化膜からなるバッファ膜が形成されていても、同様の効果が得られる。
【００６２】
また、本発明の実施形態３においてゲート絶縁酸化膜４と容量絶縁膜９の間に、ゲート絶縁酸化膜４とは異なる材料の例えばY2O3、CeO2、ZrO2などの絶縁酸化膜からなるバッファ膜ならびにバッファ膜上に例えば白金などの導電性材料からなるフローティングゲート電極が形成されていても、同様の効果が得られる。
【００６３】
【発明の効果】
以上のように本発明によれば、水素あるいは重水素を含む化学式A2+B+CO43-で表記できる強誘電体材料あるいは高誘電体材料を容量絶縁膜として用いることにより、半導体素子のプロセスダメージを回復させるための水素などの還元雰囲気中での熱処理による強誘電体特性あるいは高誘電体特性の劣化がなくなる。これにより信頼性の高い半導体記憶装置が提供できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における容量絶縁膜PbHPO4の結晶構造を示す図
【図２】本発明の実施の形態２における半導体記憶装置の要部断面図
【図３】本発明の実施の形態２における半導体記憶装置および従来の半導体記憶装置の強誘電体容量素子のヒステリシス特性の比較図
【図４】本発明の実施の形態２における半導体記憶装置および従来の半導体記憶装置の電流−電圧特性の比較図
【図５】本発明の実施の形態３における半導体記憶装置の要部断面図
【図６】本発明の実施の形態３における半導体記憶装置および従来の半導体記憶装置の強誘電体容量素子のヒステリシス特性の比較図
【図７】本発明の実施の形態３における半導体記憶装置および従来の半導体記憶装置の電流−電圧特性の比較図
【図８】従来の強誘電体容量素子の断面図
【図９】従来の半導体記憶装置における強誘電体容量素子の水素熱処理前後のヒステリシス特性図
【符号の説明】
１  半導体基板
２  分離酸化膜
３  高濃度領域
４  ゲート絶縁酸化膜
５  ゲート電極
６  層間絶縁膜
７  プラグ
８  下部電極
９  容量絶縁膜
１０  上部電極
１１  容量素子
１２  第１の保護膜（第１の層間絶縁膜）
１３  第１のビア
１４ａ、１４ｂ  コンタクトホール
１５ａ、１５ｂ  第１の金属配線
１６  第２の層間絶縁膜
１７  第２のビア
１８  第２の金属配線
１９  第３の層間絶縁膜
２０  第３のビア
２１  第３の金属配線
２２  アクセストランジスタ
２３  ソース
２４  ドレイン
２５  最終保護膜
【図１】
2005100659.tif 000003
【図２】
2005100659.tif 000004
【図３】
2005100659.tif 000005
【図４】
2005100659.tif 000006
【図５】
2005100659.tif 000007
【図６】
2005100659.tif 000008
【図７】
2005100659.tif 000009
【図８】
2005100659.tif 000010
【図９】
2005100659.tif 000011