(57)【要約】【課題】  マイクロ波集積回路の小型化を達成できる二次元アレイ導波管構造を提供する。【解決手段】  本発明の二次元アレイ導波管構造は、第一金属層、第二金属層と誘電体層（dielectric layer）を有する。誘電体層は、第一金属層と前記第二金属層の間に位置し、第一金属層と前記第二金属層を隔てる。第一金属層及び第二金属層は、それぞれ複数の第一ユニットセル及び複数の第二ユニットセルによって、ローとコラム方向に沿って二次元アレイ導波管構造を形成する。各第一ユニットセルは、主体と複数の接続アームによって構成され、各第二ユニットセルは、金属線ループによって構成される。第二金属層は第一金属層の下方に位置し、且つ、各第二ユニットセルはそれぞれ一対一の方式で各第一ユニットセルに対応し、完全なユニットセルを形成する。【選択図】  図１ａ  
2005117461.tif 000002
【特許請求の範囲】
【請求項１】
多層回路基板のプロセスを利用した、二次元アレイ導波管構造であって、
少なくとも一つの第一サブ金属層によって構成されており、隣り合う前記第一サブ金属層同士は、複数のホールが開けられ且つ金属で充填された誘電体層によってそれぞれ互いに隔てられており、各前記第一サブ金属層は、複数の第一ユニットセルがローとコラム方向に沿って二次元アレイ導波管構造を形成しており、各前記第一ユニットセルは、主体と複数の接続アームによって構成されており、隣り合う前記第一ユニットセル同士は、接続アームによって互いに連結されている、第一金属層と、
前記第一金属層の下方に位置し、少なくとも一つの第二サブ金属層によって構成されており、隣り合う前記第二サブ金属層同士は、複数のホールが開けられ且つ金属で充填された誘電体層によってそれぞれ互いに隔てられており、各前記第二サブ金属層は、複数の第二ユニットセルがローとコラム方向に沿って二次元アレイ導波管構造を形成しており、各前記第二ユニットセルは、それぞれ一対一の方式で各前記第一ユニットセルに対応し、隣り合う前記第二ユニットセル同士は互いに連結され、且つ、各前記第二ユニットセルは金属線ループによって構成される、第二金属層と、
前記第一金属層と前記第二金属層との間に位置し、前記第一金属層と前記第二金属層とを隔てる、誘電体層と、
を備える二次元アレイ導波管構造。
【請求項２】
各前記第一ユニットセルの前記主体と各前記第二ユニットセルの前記金属線ループは重なり合わず、又は、部分的に重なり合っており、
各前記第一ユニットセルの前記接続アームと各前記第二ユニットセルの前記金属線ループは、全体的に、又は、部分的に重なり合っている、
ことを特徴とする請求項１に記載の二次元アレイ導波管構造。
【請求項３】
各前記第一ユニットセルの前記主体と前記接続アームはいずれも方形であり、
その対応する各前記第二ユニットセルは方形の金属線ループによって構成されている、
ことを特徴とする請求項１に記載の二次元アレイ導波管構造。
【請求項４】
各前記第一ユニットセルの前記主体は円形であり、
前記接続アームは方形であり、
その対応する各前記第二ユニットセルは、内が円形で外が方形の金属線ループによって構成されている、
ことを特徴とする請求項１に記載の二次元アレイ導波管構造。
【請求項５】
各前記第一ユニットセルの前記主体は左右逆の逆Ｓ字型であり、
前記接続アームは方形であり、
その対応する各第二ユニットセルは方形の金属線ループによって構成されている、
ことを特徴とする請求項１に記載の二次元アレイ導波管構造。
【請求項６】
各前記第一ユニットセルの前記主体はＴ字型であり、
前記接続アームは方形であり、
その対応する各第二ユニットセルは方形の金属線ループによって構成されている、
ことを特徴とする請求項１に記載の二次元アレイ導波管構造。
【請求項７】
前記誘電体層は、ポリイミド、窒化ケイ素、プラスチック、ポリテトラフルオロエチレン、及びセラミックから成る群から選択される一つの材料で構成される、
ことを特徴とする請求項１に記載の二次元アレイ導波管構造。
【請求項８】
モノリシック集積回路プロセスを利用した、二次元アレイ導波管構造であり、
少なくとも一つの第一サブ金属層によって構成されており、隣り合う前記第一サブ金属層同士は、複数のホールが開けられ且つ金属で充填された誘電体層によってそれぞれ互いに隔てられており、各前記第一サブ金属層は、複数の第一ユニットセルがローとコラム方向に沿って二次元アレイ導波管構造を形成しており、各前記第一ユニットセルは、主体と複数の接続アームによって構成されており、隣り合う前記第一ユニットセル同士は、接続アームによって互いに連結されている、第一金属層と、
前記第一金属層の下方に位置し、少なくとも一つの第二サブ金属層によって構成されており、隣り合う前記第二サブ金属層同士は、複数のホールが開けられ且つ金属で充填された誘電体層によってそれぞれ互いに隔てられており、各前記第二サブ金属層は、複数の第二ユニットセルがローとコラム方向に沿って二次元アレイ導波管構造を形成しており、各前記第二ユニットセルは、それぞれ一対一の方式で各前記第一ユニットセルに対応し、隣り合う前記第二ユニットセル同士は互いに連結され、且つ、各前記第二ユニットセルは金属線ループによって構成される、第二金属層と、
前記第一金属層と前記第二金属層との間に位置し、前記第一金属層と前記第二金属層とを隔てる、誘電体層と、
を備える二次元アレイ導波管構造。
【請求項９】
各前記第一ユニットセルの前記主体と各前記第二ユニットセルの前記金属線ループは重なり合わず、又は、部分的に重なり合っており、
各前記第一ユニットセルの前記接続アームと各前記第二ユニットセルの前記金属線ループは、全体的に、又は、部分的に重なり合っている、
ことを特徴とする請求項８に記載の二次元アレイ導波管構造。
【請求項１０】
各前記第一ユニットセルの前記主体と前記接続アームはいずれも方形であり、
その対応する各前記第二ユニットセルは方形の金属線ループによって構成されている、
ことを特徴とする請求項８に記載の二次元アレイ導波管構造。
【請求項１１】
各前記第一ユニットセルの前記主体は円形であり、
前記接続アームは方形であり、
その対応する各前記第二ユニットセルは、内が円形で外が方形の金属線ループによって構成されている、
ことを特徴とする請求項８に記載の二次元アレイ導波管構造。
【請求項１２】
各前記第一ユニットセルの前記主体は左右逆の逆Ｓ字型であり、
前記接続アームは方形であり、
その対応する各第二ユニットセルは方形の金属線ループによって構成されている、
ことを特徴とする請求項８に記載の二次元アレイ導波管構造。
【請求項１３】
各前記第一ユニットセルの前記主体はＴ字型であり、
前記接続アームは方形であり、
その対応する各第二ユニットセルは方形の金属線ループによって構成されている、
ことを特徴とする請求項８に記載の二次元アレイ導波管構造。
【請求項１４】
前記誘電体層は、ポリイミド、ポリイミド、窒化ケイ素、プラスチック、ポリテトラフルオロエチレン、及びセラミックから成る群から選択される一つの材料で構成される、
ことを特徴とする請求項８に記載の二次元アレイ導波管構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、二次元アレイ導波管構造に関し、特に多層回路基板のプロセス、又は、モノリシック集積回路のプロセスによってマイクロ波回路の小型化を実現する、二次元アレイ導波管構造に関する。
【背景技術】
【０００２】
従来のマイクロ波回路は、分布定数素子を大量に利用するため、即ち、分布定数素子の最大寸法が実際の動作周波数と対応する波長に近いため、マイクロ波回路の寸法を縮小し難く、よって、マイクロ波集積回路の小型化は長年の課題であった。
【０００３】
寸法を縮小する方法として、例えば、マイクロ波集積回路をシングルチップ化することが挙げられる。モノリシック集積回路（MMIC）の基板と、基板に印刷されているプレーナ導波管又はコプレーナ導波管は、基板の厚さと導波管の寸法などの三次元方向でいずれも等比例に縮小することができる。
【０００４】
例えば、典型的なMMICは、ガリウムヒ素基板で、εr係数が12.9の基板を利用しており、その厚さは100μm程度である。これと類似する混成マイクロ波集積回路（Hybrid Microwave Integrated Circuit）は、εr値が10.5で、且つ、厚さが250μmの基板を利用し、後者の導波管の幅、又は、距離は前者の250/100×[√（12.9＋1）/√（10.5＋1）]倍程度である。
【０００５】
伝送線路の伝播定数（propagation constant）は、寸法に従って適切に拡大又は縮小することによって、その変化が小さいとすると（Maxwell’s equationは線形であるため、上記仮説は成立する）、上記回路は、シングルチップ化によって製造されるマイクロ波ICの面積が、比較的厚い基板を使用する混成ICの面積より0.4×[√（10.5＋1）/√（12.9＋1）]≒0.36倍程度縮小される（非特許文献１参照）。
【０００６】
上述したように、プロセスが許容する三次元方向での寸法を縮小する他、研究者らは、集中（lumped）素子を導波管素子に類似させて、受動素子、又は回路を製造することも開示している（非特許文献２参照）。集中素子の寸法は動作周波数の波長より遥かに小さくなければならないため、受動素子、又は回路全体の面積が大幅に縮小する。しかし、このように集中素子を導波管素子に類似させる方法は、一般に、適用できる動作周波数の範囲が狭いため、広幅域に適用できない。
【０００７】
また、スローウェーブ伝送線路（slow-wave transmission line）の波長λgがλo（光速の波長又は電磁波の真空中の波長）より遥かに小さい（λg<<λo）をという特性を利用して、マイクロ波集積回路の面積を縮小することもできる。MIS（metal-insulator-semiconductor、金属−絶縁体−半導体）伝送線路は、マイクロストリップ（microstrip）下方の半導体部分に少量のドーピング（doping）を加えることによって、マイクロストリップ電界と磁界の分布を変化させることができ、スローウェーブ係数SWF（slow-wavefactor, λo/λg）を大幅に増加させることができる（非特許文献３参照）。
【０００８】
半導体プロセスでSWFが10以上のスローウェーブ線（slow-wave line）を製造できるが、このようなMISスローウェーブ線の損失はドーピングの存在により大幅に増加する。この余分な損失は、MISスローウェーブ線の応用範囲を制限してしまう。
【０００９】
さらに、MISスローウェーブ線に類似する原理に基づいて、伝送線路の電界と磁界分布を局部的に変化させることも、SWFを増加させる効果を得ることができる。例えばコプレーナ導波管の周期構造は、クロスタイ（cross-tie）構造を利用して局部的にキャパシティブ負荷を生じ、導波管電界と磁界方向を変化させる。文献の記載によれば、この方法によって１1.6に達するSWFを得ることができる（非特許文献４参照）。
【００１０】
またさらに、類似の原理を利用して、クロスタイを逆にして下層金属より連結し、コプレーナ導波管にキャパシティブロードを形成することも開示されている（特許文献１参照）。当該文献の記載によれば、そのSWFは８程度に達する。
【非特許文献１】K.C.Gupta,Ramesh Garg,Inder Bahl,and Prakash Bhartia,“Microstrip Lines and Slotlines”,Artech House, Boston London,1996
【非特許文献２】George L.Matthaei,Stephan M.Rohlfing,Roger J.Forse,“Designof HTS, lumped-element,manifold-type microwave multiplexes”,IEEETrans. Microwave Theory Tech.vol.44,pp.1313-1321,July 1997
【非特許文献３】D.Jager,“Slow-wave propagation along variable Schottky-contactmicrostrip line,”IEEE Trans. Microwave Theory Tech., vol.MTT-24, pp.566-573, Sep. 1976. H.Ogawa and T.Itoh, “Slow-wave Characteristics of FerromagneticSemiconductor Microstrip Line,”,IEEE Trans.Microwave Theory Tech.,vol.MTT-34,pp.1478-1482,Dec.1986.
【非特許文献４】T.H.Wang and T.Itoh,“Compact grating structure forapplication to filters and resonators in monolithic microwave integratedcircuits,”IEEE Trans. Microwave Theory Tech., vol.35, pp.1176-1182, Dec., 1987
【特許文献１】米国特許第4,340,873号
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明は、上記課題に鑑みてなされたものであり、多層回路基板プロセス、又は、モノリシック集積回路プロセスを利用して、マイクロ波集積回路の小型化を達成できる、二次元アレイ導波管構造を提供することを目的とする。また、本発明は、上記二次元アレイ導波管構造を利用して、ループカップラへの応用に資する（拡張する）ことをもう一つの目的とする。さらに、本発明は、上記二次元アレイ導波管構造を利用して、基板の厚さ及び金属の厚さを変化させない状態で、セルの形とマイクロストリップの寸法を調整することにより、SWF及びL-C伝送線路全体の特性インピーダンスを変化させることを更にもう一つの目的とする。
【課題を解決するための手段】
【００１２】
上記課題を解決するために、本発明による二次元アレイ導波管構造は、多層回路基板のプロセス、又は、モノリシック集積回路プロセスを利用したものであって、第一金属層と、第二金属層と、誘電体層とを有する。第一金属層は、少なくとも一つの第一サブ金属層によって構成されており、隣り合う第一サブ金属層同士は、複数のホールが開けられ且つ金属で充填された誘電体層によってそれぞれ互いに隔てられている。各前記第一サブ金属層は、それぞれ複数の第一ユニットセル（unit cell）がロー（row）とコラム（column）方向に沿って二次元アレイ導波管構造を形成しており、各第一ユニットセルは、主体と複数の接続アームとによって構成されており、隣り合う第一ユニットセル同士は、接続アームによって互いに連結されている。
【００１３】
また、第二金属層は、上記第一金属層の下方に位置し、少なくとも一つの第二サブ金属層によって構成されており、隣り合う第二サブ金属層同士は、複数のホールが開けられ且つ金属で充填された誘電体層によって、それぞれ互いに隔てられている。各第二サブ金属層は、それぞれ複数の第二ユニットセルがローとコラム方向に沿って二次元アレイ導波管構造を形成しており、各第二ユニットセルは、それぞれ一対一の方式で上記の各第一ユニットセルに対応し、隣り合う第二ユニットセル同士は互いに連結され、且つ、第二ユニットセルは金属線ループによって構成されている。
【００１４】
そして、誘電体層は、第一金属層と第二金属層との間に位置し、第一金属層と第二金属層を隔てるように設けられている。
【００１５】
また、各第一ユニットセルの主体と各第二ユニットセルの金属線ループは重なり合わず、又は、部分的に重なり合っており、各第一ユニットセルの接続アームと各第二ユニットセルの金属線ループは、全体的に、又は、部分的に重なり合っていると好ましい。
【００１６】
さらに、各第一ユニットセルの主体と接続アームがいずれも方形であり、その対応する各第二ユニットセルが方形の金属線ループによって構成されていると好ましい。
【００１７】
或いは、各第一ユニットセルの主体が円形であり、接続アームが方形であり、その対応する各第二ユニットセルは、内が円形で外が方形の金属線ループによって構成されていても好適である。
【００１８】
また、各第一ユニットセルの主体が左右逆の逆Ｓ字型であり、接続アームが方形であり、その対応する各第二ユニットセルが方形の金属線ループによって構成されていても有用である。
【００１９】
或いは、各第一ユニットセルの主体がＴ字型であり、接続アームが方形であり、その対応する各第二ユニットセルが方形の金属線ループによって構成されていても好ましい。
【００２０】
また、より具体的には、誘電体層が、ポリイミド、窒化ケイ素（Si3N4）、プラスチック、ポリテトラフルオロエチレン（PTFE；例えば、テフロン（商標））、及びセラミックから成る群から選択される一つの材料で構成されると好適である。
【発明の効果】
【００２１】
本発明においては、二次元アレイ導波管構造全体を一つのL-C周期構造と見なすことができ、各ユニットセルの主体がインダクタンス素子に相当し、その隣り合うユニットセルとの連結に用いられる接続アームはキャパシタンス素子に相当する。このようにして、一つの二次元L-Cアレイが形成される。
【００２２】
そして、本発明によれば、ユニットセル寸法の変化に伴い、その等価インダクタンスも変化し、同時に、セルとセルの間の連結に用いられる接続アームの等価キャパシタンスも、接続アームの幅と長さによって変化する。上記セル及び接続アームの形と寸法を変化させることにより、周期構造の伝播特性を変化させることができる。言い換えれば、基板の厚さと金属の厚さを変えずに、SWF及びL-C伝送線路全体の特性インピーダンスを変化させることができる。
【発明を実施するための最良の形態】
【００２３】
以下、図面を参照しながら、本発明の好適な実施形態について説明する。
【００２４】
[第１実施形態]
図１a及び図１bは、アレイを構成するユニットセルを示す図であり、図１aは平面図であり、図１bは斜視図である。右斜線（右上角から左下角に向かって描かれた斜線）は、二層マイクロ波基板の上層金属パターンを表し、左斜線（左上角から右下角に向かって描かれた斜線）は、この二層マイクロ波基板の下層金属パターンを表している。
【００２５】
右斜線（上層金属パターン）は、主体１と、主体の四辺を連結する接続アーム１a、１b、１c、１dと、によって構成される。左斜線（下層金属パターン）は、四つの接続アーム1001a、1001b、1001c、1001dから形成される方形ループ（loop）によって構成される。この方形セルは、ローとコラム方向に配列することによって、二次元アレイ構造を形成する。上下二層の金属は、基板上に付着され、その比誘電率（relative dielectric constant）は、εrである(通常1から20の間にある)。
【００２６】
図２a及び図２bは、図１a及び図１bに示すセルによって組み合わされた二次元アレイを示す図であり、図２aは上記二次元アレイの上層金属図を示し、図２bは上記二次元アレイの下層金属図を示す。隣り合うセル同士が互いに緊密に接触する際、上層金属（右斜線）の四辺の接続アーム（図１a及び図１bに示す１a、１b、１c、１d）は、信号伝導の方向及び進行を制御する。下層金属は、四つの環状接続アーム（1001a、1001b、1001c、1001d）が互いに連結して、いわゆる網状又は穴あき接地平面（Meshed Perforated Ground Plane）を形成し、網状接地平面上にある任意の点は全て直接任意の点に導通することができる。
【００２７】
図２a及び図２bに示すように、上層金属（右斜線）の接続アーム（図１a及び図１bに示す１a、１b、１c、１d）の他、上層金属面と下層金属面は相補である（complementary）。よって、図２a及び図２bに示す構造が構成する二次元アレイ導波管構造は、アレイ導波管の上層金属と下層金属のユニオンがほぼ完全に充填された金属面を構成しているため、コンプリメンタリ導電表面（complementary conducting surfaces、以下「CCS」と略称する）と呼ばれている。
【００２８】
CCS導波管の伝導方向として、上層金属の各セルの四つの接続アーム（即ち、図１a或いは図1bの１a、１b、１c、１d）の内、少なくとも二つの接続アームを、周りのCCSと隣り合うセルに接続し、CCS導波管における電磁エネルギーは主に準TEM（Quasi-TEM）モードで行う。
【００２９】
CCS導波管の動作は、二つの部分に分けて説明することができる。第一部分は単一セルにおける導波であり、第二部分はセルから延出された接続アームにおける導波である。単一セルにおける導波は一次元のTEM伝送線路における導波と異なる。
【００３０】
例えば図１bにおいて、信号が１cから入力されるとする。つまり、セル上層金属の１c及び１cの真下の金属1001cとの間に一つの微小信号源を置く。信号源において、電界は上下二層の金属の間に垂直に形成する。信号は、単一セルに伝播し始めると、まず上下二分路に分けられ、この際、電界は１cと1001cの間に垂直に形成される代わりに、まず分かれ、そして傾斜角で上層金属１と下層金属1001cに垂直に形成され、上下金属の間に存在する。従って、電磁エネルギーは、上層金属１の縁側と下層金属1001cの縁側に存在し、1001bの方向と1001dの方向の二分路に伝播する。
【００３１】
ここで図１bの１bと１dが存在しない場合、電磁エネルギーの二分路の一つは上層金属１の縁側と下層金属1001bの縁側に沿い、もう一つは上層金属１の縁側と下層金属1001dの縁側に沿い、最後に、これら二分路は、上層金属１aと下層金属1001aで一つになる。
【００３２】
電磁エネルギーが上層金属１の縁側と下層金属1001a（b、c、d）の縁側に位置する時の容量は、信号源に位置する時の容量よりかなり低い。これは、容量を形成する横断面積が、上層金属１の縁側と下層金属1001a（b、c、d）の縁側の二箇所において大幅に減少するからである。
【００３３】
上述したように、電磁波がシングルセルの上下層金属の縁側で伝播される時、その有効な導波の幅が上下層金属の縁側を利用するため相対的に減少する。同時に、上下層金属の距離も上下層金属の間の基板の厚さより大きいため、インダクタンスを相対的に増加する。よって、単一セルにおける電磁波の伝播では、その等価回路を比較的高い特性インピーダンス値を有する準TEM伝送線路と見なすことができる。実際に使用する際に、単一セルの寸法が波長より遥かに小さいため、等価回路をインダクタンスと見なすことができる。
【００３４】
また、上述したように、単一セルにおいて、例えば、信号は図１bの１c端から入力され、１a端から出力される場合、電磁波の伝播方向は、単純に左から右へ直接伝播される代わりに、分かれて上下金属の縁側に沿って１a端に伝播される。よって、等価伝送線路の等価長さは増加し、そして電磁波の波速（或いは波長）が等価的に縮小されるため、その等価波速は比較的遅くなる。
【００３５】
電磁エネルギーが単一セルに入った時、又は単一セルから離れた時、そのエネルギーは上層金属１cと下層金属1001cの間、上層金属１aと下層金属1001aの間に局在される（図１b参照）。この際、上層金属１c、下層金属1001c、及び中にある誘電体層によって構成される導波構造は、マイクロストリップ（microstrip）である。上述した単一セルの導波構造と比べると、マイクロストリップの特性インピーダンスは遥かに低い。同様に、このマイクロストリップ部分の寸法も波長より遥かに小さいため、その等価回路は容量とみなすことができる。
【００３６】
このようにして、二次元アレイ導波管構造全体を一つのL-C周期構造とみなすことができ、各単一セルの主体がインダクタンスに相当し、その隣り合う単一セルとの連結に用いられる接続アームは容量に相当する。従って、一つの二次元L-Cアレイが形成される。
【００３７】
セルの形の変化に伴い、その等価インダクタンスも変化し、同時に、セルとセルの間の連結に用いられるマイクロストリップの等価キャパシタンスも、マイクロストリップの幅と長さによって変化する。このため、セルの形及びマイクロストリップの寸法、つまり、ユニットセル全体を変化させることにより、周期の伝播特性を変化させることができる。
【００３８】
例えば、図２a及び図２bに示すのは、10×12の単一セルを有するアレイによって組み合わされたループカップラ混成回路（Rat-Race Hybrid Ring）であり、それぞれ211、222、233、244に位置する四つのポートを有する。
【００３９】
信号は、ポート211から入力された後、上下の二分路に分かれる。下向きに伝播される際、マイクロストリップ213を経由してセル6に達し、セル7、8、9、10、20を経由して、更に上方向に向かい、セル16に達し、右に向かってセル26に達し、下に向かってセル30に達し、…、マイクロストリップ246を経由してポート244に到達する。
【００４０】
このようにして、ポート211からポート244まで合計3/4λgの距離を経由する。ユニットセルの設計によれば、λgの大きさを制御することができ、更にはSWF(λo/λg)の大きさを制御することができる。
【００４１】
なお、SWFの制御は、二次元のユニットセルの設計のみによるものであり、第三次元（ユニットセルに垂直な）方向上の誘電体層の厚さ、或いは、金属の厚さを変えていない。誘電体層の厚さとその上に付着された金属の厚さは、通常混成（hybrid）、又は、モノリシック（monolithic）のエッチング工程によって定義されている。よって、基板の厚さと金属の厚さを変えずに、ユニットセルの設計を調整することにより、SWF及びL-C伝送線路全体の特性インピーダンスを変化させることを可能とするのは、本発明の大きな利点である。
【００４２】
ポート211から上方に向かい、マイクロストリップ212、セル1、11、…、マイクロストリップ223を経由してポート222に達し、１番目の1/4λgの経路を形成する。同様に、２番目の1/4λgの経路を形成してポート233に達し、さらに同様にして、３番目の1/4λgの経路を形成してポート244に達する。このようにして、図２に示す四ポート回路は、従来のループカップラを形成し、マイクロ波ミキサ等の回路に応用される。
【００４３】
図２aと図２bのループカップラ回路を例にして、それがなぜ従来のループカップマイクロ波回路より遥かに縮小されるのかを以下に説明する。
【００４４】
上述した説明からループカップラ混成回路の周辺の合計が6/4λgであることが解る。ここで、従来のマイクロストリップを利用するとし、且つ、設計周波数foにおけるその導波波長はλg1であるとする。ループカップラ混成回路をマイクロストリップで従来のように円形に設計すると、その半径は、
2πR1＝6/4λg1, R1＝3λg1/4π  (1)、
で表されるため、その面積は、
A1＝πR12＝π[9λg12/(16π2)]＝(9/16π)λg12  (2)、
となる。
【００４５】
一方、二次元CCSのL-Cアレイを用いて、図２a及び図２bに示すループカップラ回路を設計する場合、その面積は、
A2＝4/6λg2P  (3)、
と表される。ここで、λg2は上記L-Cアレイが形成する伝送線路の波長を示し、Pはユニットセル（図１a及び図１b）の周期又は一辺の幅を示す。
【００４６】
さらに、面積の縮小因数ARF（Area Reduction Factor）をA2/A1と定義すると、
ARF＝(6λg2P/4)/(9λg12/16π)＝(8π/3)[( λoP/ SWFCCS)/( λo2/SWFMS2)]＝(8π/3)( P/λo)( SWFMS2/ SWFCCS) (4)、
であり、
λg1＝λo/ SWFMS、λg2＝λo/ SWFCCS、となり、マイクロストリップと伝送線路のスローウェーブ因数SWFはそれぞれSWFMS及びSWFCCSとなる。
【００４７】
一例として、RO4003TMマイクロ波PCB基板を利用して、同時に従来の5.4GHzのループカップラ混成回路と5.4GHzのCCSループカップラ混成回路を製造する。基板の厚さは203.2μmで、銅クラッド（copper clad）の厚さは17.5μmで、εrは3.38である。従来の70Ω(50√2)のマイクロストリップ伝送線路のSWFMSは1.6468である。
【００４８】
CCSのユニットセルの周期Pは450μmで、ユニットセル上層金属1の寸法は300μm×300μmで、上層金属に接合する接続アーム1a、1b、1c、1dの長さと幅は75μm×200μmである。下層金属の幅は75μmで、その周辺の長さはP×4（即ち450μm×4＝1800μm）である。全波界理論によって計算されたCCS伝送線路のSWFCCSは1.335である。
【００４９】
上記数値を上記式(4)に代入すると、ARF＝13.78%を得ることができ、よって、従来のループカップラ混成回路は、同じ基板とプロセスで、86.22%程度も縮小する。
【００５０】
また、式(4)から解るように、セルのサイズ、即ち周期Pを縮小することは、マイクロ波混成回路の面積を縮小する最大のポイントである。周期Pを縮小する際には、(a)PCBプロセスの限界：線路の最小距離（minimum line width）、線路の最小ギャップ（minimum line gap）、(b)CCSインピーダンス、(c)電流を運送する能力といった三つの要素を考慮する必要がある。
【００５１】
PCBプロセスの限界は、技術の進歩に伴いピッチ（pitch）が次第に小さくなっている。上述したマイクロ波基板を例にすると、最小ピッチは150μm程度であるため、ユニットセルのサイズ、又は、周期Pは450μmとなる。現在のCMOSICプロセスによれば、線路の距離は2μmまで狭めることができる。図１aと図１bに示すユニットセルの形は、上記設計パラメーターと材料を利用し、丁度ループカップラの各伝送線路が必要とする70Ωの特性インピーダンスを提供している。そして、CCSの線路の最小距離（本実施形態では200μm）は最大電流量を制限している。
【００５２】
図３はCCS伝送線路の分散特性（dispersion characteristics）、即ち、伝播定数と周波数（propagation constant V.S. frequency）の関係を表す図である。左軸は位相定数（phase constant）、右軸は減衰定数（attenuation constant）である。全波界理論によって計算された理論値と実験値を比較すると、両者は非常に近い（ほぼ一致している）ことが理解される。また、図４に示すように、CCS伝送線路の特性インピーダンスの理論値と実験値は、所望の70Ωと非常に近い値を示す。
【００５３】
例えば、図２a及び図２bのループカップラ3dB混成回路において、ポート(1)（ポート211）における反射損失はS21、ポート(2)（ポート222）はS22、ポート(3)（ポート233）はS33、ポート(4)（ポート244）はS44とすると、ポート(1)とポート(3)は互いに隔離ポートであり、信号の入力に用いられる。ポート(2)はΣポートであり、ポート(4)はΔポートである。
【００５４】
図５a〜図５cは、プロトタイプCCSのループカップラの散射パラメーターが周波数と伴って変化する状況を示す図である。図５aは反射損失｜S11｜、｜S33｜と周波数、図５bは隔離度｜S31｜と周波数、図５cはカップラ損失｜S41｜、｜S43｜と周波数の関係図である。
【００５５】
図６はプロトタイプCCSループカップラの位相差（｜∠S41−∠S43｜）が周波数と伴って変化する状況を示す図である。図５a〜図５c及び図６の数値によると、理論的推測が実験の数値と一致する他、ポート211とポート233を入力ポートとする場合、ポート222とポート244はそれぞれ確かに和（Sum）ポートと差（Difference）ポートである。ポート211とポート233の間で信号は互いに隔離するべきであり、隔離ポート（isolation ports）を形成する。
【００５６】
図７は、プロトタイプCCSのループカップラ回路（内側）と従来のマイクロストリップのループカップラ回路（外側）のマスクのパターンの比較図である。図７に示すように、CCS二次元導波によって設計されるループカップラ回路と面積（四つのMSL feedsを含まない）は、従来のマイクロストリップによって設計されるループカップラ回路の12.27/100であり、この結果は、上記式(4)で計算された数値とほぼ同じである。
【００５７】
CMOSリソグラフィのプロセスの微細化と多層金属化に伴い、図１a、図１bに示す上下金属層とも一層であるユニットセル設計は、図８a〜図８cに示すような多層金属層の設計まで延伸することができる。図８aは八層の金属層を有するユニットセルの平面図で、図８bはその側面図で、図８cはその斜視図である。
【００５８】
上記応用例では、0.13μm CMOSのプロセスによる下四層の金属層8001、8002、8003、8004、とその間にある誘電体層9001、9002、9003を利用して、厚いCCS二次元導波構造の底層を形成している。上四層の金属層8005、8006、8007、8008とその間にある誘電体層9005、9006、9007は、CCS二次元導波構造の上層を形成している。各金属層と隣り合っている金属層には誘電体層ホールを開け、金属で充填できるが、ホール数が多いため、図には導通された金属面のみを示す。
【００５９】
このようにして、CCS導波管金属損失がCCS二次元導波管に対する減衰定数を大幅に減らすことができる。上方から見れば、上記八層の金属層によって形成されるCCSユニットセルのパターンは、図１のユニットセルのパターンに似ているが、（a）CCSユニットセルの上、及び下層金属層は、それぞれ多層金属層とその間に複数のホールを有し、金属で充填された誘電体層とに取り替えることと、(b)図８a〜図８cに示すユニットセルのセルサイズ、又は周期Pは、CMOSリソグラフィの方が精確であるため、図１a及び図１bに示すものより遥かに小さいこと、の二点で異なる。図８a〜図８cの応用例において、周期Pは28μmに設定されている。
【００６０】
［第２実施形態］
図９は、ユニットセルの形を円形に変化させたユニットセルの平面図である。実施例２において、図１の主体を方形から円形に変化させると同時に、下層金属も方形の回路から円形の回路に変わる。
【００６１】
［第３実施形態］
図１０a〜図１０cは、pHEMT RFICのプロセスのユニットセルを応用して設計された、広帯域進行波増幅器（Traveling-Wave Amplifier,TWA）を示す図であり、CCSユニットセルにおいて右上から左下に向かう斜線領域と、左上から右下に向かう斜線領域は、それぞれpHEMT二層金属層の上、及び下金属層を表す。図１０aのユニットセルは上層金属の主体領域で逆S字型となっており、インピーダンスを高める作用があり、それに応じて、そのインダクタンスも増加する。
【００６２】
［第４実施形態］
図１０bのユニットセルは、図１０aと類似する設計であるが、そのインピーダンスはより高く、インダクタンスも図１０aより大きい。しかし、線路の幅が逆S字型の構造より細いため、通過できる電流強度は図１０aより小さい。
【００６３】
［第５実施形態］
図１０cは、主体がTジャンクションのパターンで構成されたユニットセルの平面図である。上述三種類のユニットセルの組み合わせによって設計されたpHEMT TWAモノリシック集積回路の等価回路図は、図１１に示す通りであり、図12はそのIC設計図であり、シミュレーション結果を図１３a〜図１３cに示す。本発明による広帯域TWAは、市販のpHEMT TWAで、且つ、類似する仕様を有するもの（例えばTWA ALH1020C）と比べ、その面積がTRW  3×1.435mm2から1.2×1.2mm2まで縮小できる。
【００６４】
なお、製造パラメーターが変化した場合、例えばpHEMTゲートの長さ（gate length）が1.5μmから25μmまで広くなった場合、各トランジスタの等価寄生効果が異なるため、増幅器のゲインと周波数に変化が生じ、図１３a〜図１３cに示すような結果を得る。
【００６５】
図１１は、典型的なモノリシック進行波増幅器の回路図であるが、全ての伝送線路はCCS方式によって完成され、さらにIC面積を縮小する目的を遂げる。RF-in602入力信号は、CCSゲートライン503を経由してゲートラインターミネーション606まで伝送される。途中、601、603、605、607においてそれぞれTジャンクションで、信号をpHEMT702、704、706、708のゲートまで伝送して拡大する。
【００６６】
拡大された信号は、位相同期（phase synchronization）（即ち、ゲートラインが遅延した信号の位相角は、ドレインラインが遅延した信号の位相角と同一にする）を行ってから、CCSドレインライン506で合流し、半分のエネルギーは、RF-out604端に向かって出力され、残りの半分はアクティブロード608で適切に終止し、即ち、そこでエネルギーが吸収される。CCSオープンスタブ502、504は、ゲートラインとドレインライン上に適切なインピーダンスマッチングを行う。
【００６７】
このようにCCS伝送線路回路は、pHEMT行進波増幅器における配置を、図１２に示す実際の設計例によって説明することができる。CCS503とCCS506は、それぞれゲートラインとドレインラインであり、図２a、図２bのループカップラ回路PCBの配置と類似して、その線路配置は二次元アレイを形成しているが、信号はその間を蛇行（meander）している。
【００６８】
使用されているセルの設計パターンは、図10a及び図10cに示すものである。IC全体のサイズは、バイアス回路とパッドを含み1.2mm×1.2mmであり、この0.6から20GHzの増幅器のゲインは11±1dBで、パワー損失は157mWで、雑音指数（Noise Figure）は4dBで、入力と出力反射係数は−10dB以下である（VSWR≦2）。従来の類似仕様のpHEMTモノリシックTRW RFICにおいて、一番小さいものはTRW ALH1020C3×1.435mm2である。従って、CCS伝送線路を利用した設計はTWARFICを60%程度ほど大幅に縮小する。
【００６９】
さらに、もう一つのCCS伝送線路を集積回路の小型化に応用する実施例を示す。図１４は、マイクロ波共振器を示す図であり、二つのCMOS交差結合対362、364を利用して負抵抗を生じ、更にCCS伝送線路と合わせて共振を生じる。CCS伝送線路363は、図８aに示す方形ユニットセルを使用し、図８b及び図８cに示す多層金属の設計に合わせてなるCCS伝送線路である。
【００７０】
CCS伝送線路363、CMOS交差結合対362、及び、CMOS交差結合対364は、共振周波数で共振する。この共振周波数は、同時にCCS伝送線路363と、その両端に見られるCMOS交差結合対362、CMOS交差結合対364と、緩衝増幅器361と、緩衝増幅器365との寄生容量によって決定され、主にCCS伝送線路363によって共振周波数を安定させる。
【００７１】
図１５は、図１４のチップの配置図である。テストチップのサイズ0.5mm×0.6mmであるが、共振器の実際の大きさは僅か0.26mm×0.45mmである。共振器の二つの反転出力は、RF（Radio Frequency）出力366とRF出力367から取り出され、RF出力366とRF出力367は、それぞれ緩衝増幅器361と緩衝増幅器365から取り出される。図１５において、2.5VのDC電圧はDCサプライ（DC supply）368及びDCサプライ369から入力され、DCサプライ368は、電流をバイアスネットワーク370と、緩衝増幅器361と、緩衝増幅器365と、に供給し、DCサプライ369は、CMOS交差結合対362と、CMOS交差結合対364とに供給する。
【００７２】
RF出力366とRF出力367を50Ωロードに接続し、Agilent ADSトランジェント（Transient）とハーモニックバランス（Harmonic Balance）を用いたシミュレート結果をそれぞれ図１６aと図１６bに示す。
【００７３】
図１６aはADSトランジェントによるシミュレーションを終えた後、RF出力366に対してフーリエ変換（Fourier Transform）を行って得られたRF出力366のスペクトラムであり、その出力信号は4.06GHzで共振し、且つ、その出力パワーは-22.097dBmであり、第２ハーモニックサプレッション（2nd Harmonic Suppression）は-29.207dBcである。図１６bはADSハーモニックバランスによって計算したRF出力366の位相ノイズであり、シミュレーションの結果によると、キャリア距離600kHzの位置におけるこの共振器の位相ノイズは-95.06dBc/Hz@600kHzであることが解る。
【００７４】
なお、前述した各実施形態による説明は、本発明の内容を簡単に説明するための内容に過ぎず、本発明をそれらの構造に狭義的に制限するものではない。本発明の要旨を逸脱しない範囲の設計変更等があっても本発明に含まれる。
【図面の簡単な説明】
【００７５】
【図１ａ】二次元アレイを構成するユニットセルを示す平面図である。
【図１ｂ】二次元アレイを構成するユニットセルを示す斜視図である。
【図２ａ】図１a及び図１bに示すセルによって組み合わされた二次元アレイの上層金属図である。
【図２ｂ】図１a及び図１bに示すセルによって組み合わされた二次元アレイの下層金属図である。
【図３】70ΩCCS伝送線路の分散特性を示す図である。
【図４】70ΩCCS伝送線路の特性インピーダンスと周波数の関係図である。
【図５ａ】プロトタイプCCSループカップラの散射パラメーターのうち反射損失｜S11｜、｜S33｜と周波数の関係図である。
【図５ｂ】プロトタイプCCSループカップラの散射パラメーターのうち隔離度｜S31｜と周波数の関係図である。
【図５ｃ】プロトタイプCCSループカップラの散射パラメーターのうちカップラ損失｜S41｜｜S43｜と周波数の関係図である。
【図６】プロトタイプCCSループカップラの位相差（｜∠S41−∠S43｜）と周波数の関係図である。
【図７】プロトタイプCCSのループカップラ回路（内側）と従来のマイクロストリップのループカップラ回路（外側）のマスクのパターンの比較図である。
【図８ａ】八層の金属層を有するユニットセルの平面図である。
【図８ｂ】八層の金属層を有するユニットセルの側面図である。
【図８ｃ】八層の金属層を有するユニットセルの斜視図である。
【図９】ユニットセルの形を円形に変化させたユニットセルの平面図である。
【図１０ａ】主体が逆Ｓ字型のパターンを用いて構成されたユニットセルの平面図である。
【図１０ｂ】主体が図１０aと類似する逆Ｓ字型構造であるが、幅が比較的狭いユニットセルの平面図である。
【図１０ｃ】主体がＴジャンクションのパターンで構成されたユニットセルの平面図である。
【図１１】モノリシック進行波増幅器の回路図である。
【図１２】図１１のIC配置図である。
【図１３】図１１のシミュレーションの結果を示す図であり、図１３aは入力反射係数と周波数の関係図であり、図１３bは出力反射係数と周波数の関係図であり、図１３cはゲインと周波数の関係図である。
【図１４】マイクロ波共振器を示す図である。
【図１５】図１４のチップの配置図である。
【図１６ａ】図１４のシミュレーションの結果のうちRF出力366のスペクトラムである。
【図１６ｂ】図１４のシミュレーションの結果のうち共振器の位相ノイズを示す図である。
【符号の説明】
【００７６】
1、2、3、…、120  上層金属の主体、
1a、1b、1c、1d  上層金属の接続アーム
1001a、1001b、1001c、1001d  下層金属の接続アーム
211、222、233、244  ポート
212、213、223、224、234、235、245、246  マイクロストリップ
361、365  緩衝増幅器
362、364  交差結合対
363  伝送線路
366、367  RF出力
368、369  DCサプライ
370  バイアスネットワーク
502、504  CCSオープンスタブ
503  ゲートライン
506  ドレインライン
604  RF出力
606  ゲートラインターミネーション
601、603、605、607  Tジャンクション
608  アクティブロード
702、704、706、708  pHEMT
8001、8002、8003、8004  下層金属層
8005、8006、8007、8008  上層金属層
9001、9002、9003、9005、9006、9007  ホールが開けられ金属で充填された誘電体層
【図１ａ】
2005117461.tif 000003
【図１ｂ】
2005117461.tif 000004
【図２ａ】
2005117461.tif 000005
【図２ｂ】
2005117461.tif 000006
【図３】
2005117461.tif 000007
【図４】
2005117461.tif 000008
【図５ａ】
2005117461.tif 000009
【図５ｂ】
2005117461.tif 000010
【図５ｃ】
2005117461.tif 000011
【図６】
2005117461.tif 000012
【図７】
2005117461.tif 000013
【図８ａ】
2005117461.tif 000014
【図８ｂ】
2005117461.tif 000015
【図８ｃ】
2005117461.tif 000016
【図９】
2005117461.tif 000017
【図１０ａ】
2005117461.tif 000018
【図１０ｂ】
2005117461.tif 000019
【図１０ｃ】
2005117461.tif 000020
【図１１】
2005117461.tif 000021
【図１２】
2005117461.tif 000022
【図１３】
2005117461.tif 000023
【図１４】
2005117461.tif 000024
【図１５】
2005117461.tif 000025
【図１６ａ】
2005117461.tif 000026
【図１６ｂ】
2005117461.tif 000027