(57)【要約】  【課題】  半導体基板をステージ上に保持した状態の該半導体基板の主面にフォトリソグラフィにおける露光光の仮想焦点平面に対する偏差が生じないようにする。  【解決手段】  ウェーハ１０をピンチャック２０上に保持し、続いて、保持されたウェーハ１０の主面に設計パターンを有するマスクを透過した露光光で露光することにより、ウェーハ１０の主面に設計パターンを転写する。ウェーハ１０の裏面１０ｂは、断面凹凸状の周期が３００μｍ以上であるうねりと、開口径が１００μｍ以下であるピット１０ｃとを有し、うねりの深さと凹部の深さとの算術平均値が２００ｎｍ以下となるように形成されている。また、露光光の焦点位置とピンチャック２０上に保持されたウェーハ１０の主面との距離の差が設計ルールの５０％以下に設定されている。【選択図】      図２ 
2005039155.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板を基板ステージ上に保持する第１の工程と、
保持された前記半導体基板の主面に設計パターンを有するマスクを透過した露光光で露光することにより、前記半導体基板の主面に前記設計パターンを転写する第２の工程とを備え、
前記半導体基板の主面の反対側の面である裏面は、断面凹凸状の周期が３００μｍ以上であるうねりと、開口径が１００μｍ以下である凹部とを有し、前記うねりの深さと前記凹部の深さとの算術平均値は２００ｎｍ以下となるように形成されており、
前記第２の工程において、前記露光光の焦点位置と前記基板ステージ上に保持された前記半導体基板の主面との距離の差が設計ルールの５０％以下に設定されていることを特徴とする半導体装置の製造方法。
【請求項２】
前記半導体基板の主面は平面方形状の複数のサイトに区画されており、
前記第２の工程は、区画された各サイトを前記露光光により逐次露光する工程を含み、
前記複数のサイトのうち、中心位置が前記半導体基板の主面上に含まれるサイトにおいて、前記露光光の仮想焦点平面と、前記基板ステージ上に保持された前記半導体基板の主面との距離の差は、サイト平坦度上面基準最小２乗範囲（ＳＦＱＲ）法により表示した場合に、前記設計パターンを決定する設計ルールの１２０％以下であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２の工程において、
前記基板ステージにおける基板支持部は、前記半導体基板の裏面に均等に接触されることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記半導体基板は、前記基板ステージの前記基板支持部に大気圧により圧着され、
前記基板支持部は、それぞれが上端面を前記半導体基板の裏面と対向するように互いに間隔おいて配置された、複数の針状部材からなるピンチャック又は複数の同心円状部材からなるリングチャックであることを特徴とする請求項３に記載の半導体装置の製造方法。
【請求項５】
少なくとも主面及び該主面の反対側の面である裏面にシリコン層を有する半導体基板の製造方法であって、
前記半導体基板の裏面に対して、アルカリ性溶液によるウエットエッチングを行なうことにより、前記裏面のスライシングによるダメージを除去する第１の工程と、
前記第１の工程の後に、前記半導体基板の裏面に対して厚さが０．０５μｍ〜１μｍの範囲で研磨を行なう第２の工程と、
前記第２の工程の後に、前記半導体基板の主面に対して該主面が鏡面状態になるまで研磨を行なう第３の工程とを備えていることを特徴とする半導体基板の製造方法。
【請求項６】
前記第２の工程は、前記半導体基板の裏面に対して該裏面が鏡面状態になるまで研磨を行なう工程を含むことを特徴とする請求項５に記載の半導体基板の製造方法。
【請求項７】
前記半導体基板はバルクのシリコンからなることを特徴とする請求項５又は６に記載の半導体基板の製造方法。
【請求項８】
前記半導体基板は、主面を露出する上部シリコン層と、該上部シリコン層の下側に形成された絶縁層と、該絶縁層の下側に形成され裏面を露出する下部シリコンとからなるＳＯＩ基板であることを特徴とする請求項５又は６に記載の半導体基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、設計パターンを有するマスクを通した露光光により、半導体基板の主面に設計パターンを転写する半導体装置の製造方法及び該半導体装置に用いる半導体基板の製造方法に関する。
【背景技術】
【０００２】
近年、ＭＯＳ（金属−酸化膜−半導体）型半導体装置の微細化に伴い、線幅を小さくした微細加工が強く要求されている。とりわけ、フォトリソグラフィ技術による微細なレジストパターンの形成技術は微細加工に最も重要である。微細パターンの形成は、露光波長の短波長化と、露光レンズの高ＮＡ（開口数）化による解像度の向上とを図るのが一般的である。しかしながら、露光波長の短波長化や光学レンズの高ＮＡ化は、微細パターンの形成には有利となるものの、露光光の焦点深度が浅くなるため、十分な焦点深度を確保できなくなる。
【０００３】
このため、被露光面である半導体基板（ウェーハ）とレンズとの距離は、ウェーハ上の各位置で等距離であることが微細加工における重要な要因の１つである。露光光の焦点位置は、ステッパステージに対して焦点距離に応じてチルト（傾き）を与える等の機械的な距離補正によって調節可能である。しかしながら、この焦点距離の補正機構はあくまでも１回に露光する１ショットごとの補正は可能であるものの、１ショット内での補正は不可能であるため、１ショット内での焦点距離の均一性が極めて重要となる。ここで、通常、１ショットの露光領域（＝サイト）は、ステッパにおいては２５ｍｍ×２５ｍｍ角であり、スキャンステッパにおいては２６ｍｍ×８ｍｍ角である。
【０００４】
ところで、焦点精度を決定する要因はレンズ又はステージ駆動機構等にも依存し、さらには露光するウェーハの主面上に既に形成されているパターンによる段差にも影響を受ける。従って、ウェーハの主面についても、仮想平面（理想的な露光面）からの偏差が小さい、すなわち焦点位置に対する偏差が小さい、いわゆる平坦なウェーハが要求される。このため、従来は、ウェーハの平坦度をデザインルールとほぼ同じレベルまで高めたウェーハを用いることにより、焦点深度が浅くなる事態に対応している。このように、従来の平坦なウェーハとは、基本的に厚さのばらつきが小さいウェーハのことであり、厚さのばらつきが小さいウェーハをステッパステージ上に載置すれば、焦点面との偏差は小さくなって、高精度なパターン形成が可能であるとされている。
【非特許文献１】Tadahito Fujisawa et al., "Analysis of Wafer Flatness for CD Control in Photolithography", Optical Microlithography XV, Proceedings of SPIE Vol.4691 (2002)
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかしながら、本願発明者は、種々検討を重ねた結果、ウェーハの主面と焦点面との偏差は、実際にはウェーハの厚さの均一性にのみ依存するのではなく、あくまでウェーハをステッパステージ上に保持した状態でウェーハの主面がステッパにおける光学系に対してどのように位置するかであり、実際の露光に即さないウェーハの厚さの均一性の向上が決して微細加工を可能とはしないということを突き止めた。
【０００６】
以下、従来のウェーハとそれを保持するステージとの問題点を図面に基づいて説明する。
【０００７】
図１４（ａ）〜図１４（ｃ）は従来の厚さの偏差を最小に抑えられて高い平坦度を有するウェーハがステージ上に保持される場合を模式的に示している。
【０００８】
図１４（ａ）に示すように、ウェーハ１００の膜厚が均一で且つウェーハ１００が、その表面及び裏面にまったくうねりを持たない理想的なウェーハであれば、何ら問題は生じない。また、ステージ２００も理想的な平坦度を有しているなら、ウェーハ１００に多少のうねりがあったとしても、ウェーハ１００がステージ２００に圧着されることにより、うねりが矯正され、その結果、ウェーハ１００の主面と仮想焦点平面５０との偏差Ａ，Ｂ，Ｃ，Ｄの値はすべて等しくなる。
【０００９】
しかしながら、従来の高平坦度を持つといわれるウェーハ１００は、実際には図１４（ｂ）に示すように、ウェーハ１００上の各点で測定された厚さＥ，Ｆ，Ｇ，Ｈの値はたとえ等しくても多少のうねりが生じている。因みに、このようにうねりが生じたウェーハ１００は、一般にスネークウェーハと呼ばれる。また、従来のステージ２００も理想的な平坦度を持つこともなく、その吸着性も完全ではない。
【００１０】
図１４（ｃ）は従来のうねりを有するウェーハ１００がステッパステージ２１０のピンチャック上に保持された様子を表わしている。このように、ピンチャックの上にウェーハ１００を真空吸着により圧着して保持すると、ウェーハ１００の裏面の状態によっては、さらに偏差が悪化することがある。このことからもフォトリソグラフィ工程において最も重要であるのは、ウェーハ１００の平坦度が該ウェーハ１００の厚さの均一性で判定されるのではなく、ステッパステージ２１０のピンチャック上に保持した状態での仮想焦点平面５０からの偏差である。この偏差はウェーハ１００の裏面の状態及び形状に依存し、さらにはステッパステージ２１０の方式や形状にも大きく依存する。
【００１１】
すなわち、ウェーハ１００には厚さむらがなくても、ウェーハ１００の裏面の形状と、ステッパステージ２１０及びピン２１１の上端面、さらにはシール部２１２との相互作用によって、ウェーハ１００の裏面と接触しないピン２１１が発生して、仮想焦点平面５０との偏差Ａ，Ｂ，Ｃ，Ｄの値がすべて異なってしまうため、ステッパステージ２１０上に保持された状態でのウェーハ１００の主面は決して平坦であるとはいえなくなる。
【００１２】
また、従来は、ウェーハ１００の平坦度を厚さの均一性（厚さのむら）に着目して判定しており、その平坦度も、ウェーハ１００をステージに保持しないフリーの状態にしておき、静電容量を用いた電気的な方法又はフィゾー干渉計を用いた光学的な方法によりその厚さを測定することによって評価している。さらに、ウェーハ１００の裏面はあくまで理想的な平坦面であるチャック（ステージ）によって完全に平坦に吸着され矯正されたとして、ウェーハ１００の主面の平坦度を算出している。このような測定方法は、ウェーハ１００の厚さむらを測定しているに過ぎず、該ウェーハ１００の厚さむらから算出した平坦度は実際のステッパで露光した場合の焦点深度を保証しない。
【００１３】
以上のことから、従来のウェーハステージ２１０に保持された状態のウェーハ１００は、微細且つ高精度なリソグラフィパターンを形成することは困難である。すなわち、従来のように、単にウェーハ１００の厚さの均一性を該ウェーハ１００の平坦度に読み替えるという評価方法によって、デザインルールが０．１５μｍ以下の世代の半導体装置を高精度に製造することは極めて困難である。
【００１４】
本発明は、前記従来の問題に鑑み、半導体基板（ウェーハ）をステージ上に保持した状態の該半導体基板の主面に、フォトリソグラフィにおける露光光の仮想焦点平面に対する偏差が生じないようにすることを目的とする。
【課題を解決するための手段】
【００１５】
前記の目的を達成するため、本発明は、半導体装置に用いる半導体基板を、その裏面に現われるうねりの周期の最小値、該うねりよりも小さい凹部の深さの最小値、及び両者の算術平均の最小値とを設けると共に、基板ステージ上における半導体基板の主面の平坦度が１００ｎｍ以下とする構成とする。
【００１６】
具体的に、本発明に係る半導体装置の製造方法は、半導体基板を基板ステージ上に保持する第１の工程と、保持された半導体基板の主面に設計パターンを有するマスクを透過した露光光で露光することにより、半導体基板の主面に設計パターンを転写する第２の工程とを備え、半導体基板の主面の反対側の面である裏面は、断面凹凸状の周期が３００μｍ以上であるうねりと、開口径が１００μｍ以下である凹部とを有し、うねりの深さと凹部の深さとの算術平均値は２００ｎｍ以下となるように形成されており、第２の工程において、露光光の焦点位置と基板ステージ上に保持された半導体基板の主面との距離の差（偏差）が設計ルールの５０％以下に設定されている。
【００１７】
本発明の半導体装置の製造方法によると、半導体基板の主面の反対側の面である裏面は、断面凹凸状の周期が３００μｍ以上であるうねりと開口径が１００μｍ以下である凹部とを有し、うねりの深さと凹部の深さとの算術平均値が２００ｎｍ以下となるように形成されており、さらに、露光光の焦点位置と基板ステージ上に保持された半導体基板の主面との距離の差が設計ルールの５０％以下に設定されているため、該半導体基板の主面と露光光（光学系）の仮想焦点平面との偏差が小さくなるので、設計ルールが０．１５μｍ以下の微細なパターンであっても、焦点位置のマージンを大きくできる。
【００１８】
本発明の半導体装置の製造方法において、半導体基板の主面は平面方形状の複数のサイトに区画されており、第２の工程は、区画された各サイトを露光光により逐次露光する工程を含み、複数のサイトのうち、中心位置が半導体基板の主面上に含まれるサイトにおいて、露光光の仮想焦点平面と、基板ステージ上に保持された半導体基板の主面との距離の差は、サイト平坦度上面基準最小２乗範囲（ＳＦＱＲ）法により表示した場合に、設計パターンを決定する設計ルールの１２０％以下であることが好ましい。
【００１９】
このようにすると、露光光の焦点位置と基板ステージ上に保持された半導体基板の主面との偏差を設計ルールの５０％以下に確実に設定することができる。
【００２０】
本発明の半導体装置の製造方法は、第２の工程において、基板ステージにおける基板支持部は、半導体基板の裏面に均等に接触されることが好ましい。
【００２１】
この場合に、半導体基板は、基板ステージの基板支持部に大気圧により圧着され、基板支持部は、それぞれが上端面を半導体基板の裏面と対向するように互いに間隔おいて配置された複数の針状部材からなるピンチャック又は複数の同心円状部材からなるリングチャックであることが好ましい。
【００２２】
本発明に係る半導体基板の製造方法は、少なくとも主面及び該主面の反対側の面である裏面にシリコン層を有する半導体基板の製造方法を対象とし、半導体基板の裏面に対して、アルカリ性溶液によるウエットエッチングを行なうことにより、裏面のスライシングによるダメージを除去する第１の工程と、第１の工程の後に、半導体基板の裏面に対して厚さが０．０５μｍ〜１μｍの範囲で研磨を行なう第２の工程と、第２の工程の後に、半導体基板の主面に対して該主面が鏡面状態になるまで研磨を行なう第３の工程とを備えている。
【００２３】
本発明の半導体基板の製造方法によると、第１の工程において、半導体基板の裏面に対してアルカリ性溶液による異方性のウエットエッチングを行なうことにより、半導体基板の裏面に、比較的に周期が大きい断面凹凸状のファセットが生じる。その後、第２の工程において、半導体基板の裏面に対して厚さが０．０５μｍ〜１μｍの範囲で研磨を行なうため、半導体基板の主面の反対側の面である裏面は、断面凹凸状の周期が３００μｍ以上のうねりと、開口径が１００μｍ以下の凹部とを有し、うねりの深さと凹部の深さとの算術平均値は２００ｎｍ以下となるので、本発明の半導体装置の製造方法に適用可能な半導体基板を実現することができる。
【００２４】
本発明の半導体基板の製造方法において、第２の工程は、半導体基板の裏面に対して該裏面が鏡面状態になるまで研磨を行なう工程を含むことが好ましい。
【００２５】
本発明の半導体基板の製造方法において、半導体基板はバルクのシリコンからなることが好ましい。
【００２６】
また、本発明の半導体基板の製造方法において、半導体基板は、主面を露出する上部シリコン層と、該上部シリコン層の下側に形成された絶縁層と、該絶縁層の下側に形成され裏面を露出する下部シリコンとからなるＳＯＩ基板であることが好ましい。
【発明の効果】
【００２７】
本発明に係る半導体装置の製造方法及び該半導体装置に用いる半導体基板の製造方法によると、半導体基板の主面と光学系の仮想焦点平面との偏差を小さくできるため、設計ルールが０．１５μｍ以下の微細なパターンであっても、焦点位置のマージンを大きくできるので、パターンニングの精度が向上する。その結果、半導体基板に所望の設計パターンを転写できるので、微細化された設計パターン（素子パターン）を有する半導体装置の高性能化及び高信頼性を実現することができる。
【発明を実施するための最良の形態】
【００２８】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００２９】
図１は本発明の第１の実施形態に係る半導体装置の製造方法に用いるウェーハの断面構成を示している。
【００３０】
図１に示すように、ウェーハ１０は、例えば径が２００ｍｍのシリコン（Ｓｉ）からなり、その主面（表面）１０ａは鏡面状に加工されている。また、主面１０ａの反対側の面である裏面１０ｂの加工状態は、比較的に大きい周期を持つ断面凹凸形状（うねり）の平均周期ｆを３００μｍとし、ウエットエッチングにより生じ、うねりよりも小さい凹部（ピット）１０ｃの開口径ｄを５０μｍとし、ピット１０ｃの深さＲａを１５０ｎｍとしている。従って、第１の実施形態に係るウェーハ１０は、その主面１０ａの各点で測定された厚さＥ，Ｆ，Ｇ，Ｈの値は互いに等しくはない。ここで、ピット１０ｃの大きさ及び密度、並びにうねりの周期ｆは、アルカリ性溶液の組成の調整と、該アルカリ性溶液によるエッチング後の裏面１０ｂに対する研磨量によって調整することができる。なお、ウェーハ１０の具体的な製造方法については第２の実施形態で説明する。
【００３１】
第１の実施形態に係るウェーハ１０の裏面１０ｂにおけるうねりの周期ｆ、並びにピット１０ｃの密度及び深さＲａについては、露光工程に用いるステッパのステージを構成するチャックの形状、すなわちピントップの形状及び寸法並びにピン同士の間隔等によってその最適値が変化する。従って、実際には事前にピンチャック上で最も平坦となるように、ウェーハ１０の裏面１０ｂに対する加工条件のパラメータを決定する必要がある。
【００３２】
図２は本発明の第１の実施形態に係る半導体装置の製造方法であって、本発明のウェーハがステッパステージ上に保持された状態の断面構成を模式的に示している。
【００３３】
図２に示すように、第１の実施形態においては、露光工程に用いるステッパ（露光装置）におけるウェーハ１０を保持するステッパステージとしてピンチャック２０を用いる。ピンチャック２０には、ウェーハ１０の裏面１０ｂを支持する複数の支持ピン２１がその中央部及び周縁部を除いて設けられている。ピンチャック２０の中央部には、ウエハ１０の裏面１０ｃを押し上げることにより、ウェーハ１０の着脱を可能とする突上げピン（図示せず）が往復する着脱領域が設けられている。また、ウェーハ１０が大気圧により各支持ピン２１に圧着されるように、ピンチャック２０の周縁部には平面環状のシール部２２が設けられ、着脱領域の周囲には平面方形状のシール部２２がウェーハ１０の裏面１０ｂ側の空間部の真空度を保持するように設けられている。
【００３４】
図２に示すように、ウェーハ１０は、ピンチャック２０上では各支持ピン２１の上端面（ピントップ）が接触することにより支持されるが、保持されるウェーハ１０の裏面１０ｂの形状、例えば裏面１０ｂの荒さ、うねりの程度及び該うねりの周期ｆによっては、ピントップと接触しない支持ピン２１が現われる。例えば、支持ピン２１との接触位置が裏面１０ｂの凹部である場合と凸部である場合とでは、ウェーハ１０の主面１０ａの仮想焦点平面５０に対する偏差も大きく変化することになる。また、ピンチャック２０上における支持ピン２１が設けられていない領域、すなわち着脱領域及び周縁部ではウェーハ１０は支持されない。
【００３５】
このように、第１の実施形態に係るウェーハ１０は、露光工程における露光光の焦点面を仮想的に表わした平面である仮想焦点平面５０からのオフセットを調整することができ、該仮想焦点平面５０を基準とした偏差Ａ，Ｂ，Ｃ，Ｄの各値が最小となるようにウェーハ１０の裏面１０ｂが加工されている。すなわち、実際に使用するウェーハステージに合わせてウェーハ１０の裏面形状が決定されている。
【００３６】
ところで、図３に示すような平坦度が理想的なウェーハ１０Ａを考えると、ウェーハ１０Ａは単体でその主面１０ａ及び裏面１０ｂが共に完全に平面であり、全体でもうねりがなく完全に平坦である。この理想的なウェーハ１０Ａをピンチャック２０に保持した際に、ピンチャック２０の各支持ピン２１のピントップのそれぞれの位置が１つの平面を形成しているならば、ウェーハ１０Ａの主面１０ａと仮想焦点平面５０とのオフセット又は偏差であるＡ，Ｂ，Ｃ，Ｄの各値は互いに等しくなるため、完全に平坦なウェーハ１０Ａといえる。
【００３７】
ところが、図１に示す第１の実施形態に係るウェーハ１０は、理想的なウェーハ１０Ａではなく現実的なウェーハであって、その表面１０ａは平坦ではあっても、その裏面１０ｂは必ずしも鏡面研磨されているとは限らない。たとえ裏面１０ｂが鏡面研磨されていたとしても表面１０ａと比べればその平坦度は劣る。しかしながら、このようなウェーハ１０を図２に示すピンチャック２０上に保持した場合に、仮想焦点平面５０からの偏差Ａ，Ｂ，Ｃ，Ｄの値は必ずしも等しくならないとは断定できず、Ａ＝Ｂ＝Ｃ＝Ｄとなる可能性がある。但し、この場合は、偏差の各値が完全に一致している場合に限らず、１００ｎｍ以下の偏差又は５０ｎｍ以下の偏差は実質的に一致しているとみなす。
【００３８】
すなわち、これが本発明の特徴であり、ウェーハ１０の裏面１０ｂとピンチャック２０の支持ピン２１との相互作用によって各偏差Ａ，Ｂ，Ｃ，Ｄの値が実質的に等しくなる。前述したように、図１に示す本発明のウェーハ１０はその厚さＥ，Ｆ，Ｇ，Ｈの値はそれぞれ異なるものの、ピンッチャック２０上では支持ピン２１との相互作用によってあたかも厚さが均一で、且つ理想的に平坦なウェーハ１０Ａとほぼ同等の平坦度を得ることができる。このようなウェーハ１０を用いて半導体装置を製造することにより、以下に示すような種々の効果を得ることができる。
【００３９】
以下、第１の実施形態に係るウェーハの平坦度の評価方法を説明する。
【００４０】
ここでは、図１に示した本発明のウェーハ１０と、図１４（ｂ）に示した従来のウェーハ１００とについて仮想平面からの偏差をそれぞれ評価する。
【００４１】
まず、本発明のウェーハ１０と従来のウェーハ１００の厚さの均一性から求めた仮想平面からの偏差を求める。ここでは、サイト平坦度上面基準最小２乗範囲（Site Flatness Front Side Reference Least Square Range：ＳＦＱＲ）法を用いる。但し、サイトのサイズは２２．５×２２．５ｍｍ角とする。第１の実施形態においては、ステッパのショットサイズをこのサイトのサイズに一致させている。
【００４２】
ＳＦＱＲ法は、各サイトにおいて、仮想平面に対する正側の最大偏差値と負側の最大偏差値の絶対値の合計として表わす手法であって、測定対象のウェーハを１枚の平行平板電極により空気を介在させて挟み込み、ウェーハを挟み込んだ状態で電極間の静電容量を測定することにより、ウェーハの厚さを求め、求めた厚さむらをウェーハの裏面が平坦であるとして再計算する。
【００４３】
図４は測定対象のウェーハの主面を複数のサイトに区画したサイトマップを表わしている。図４においては、径が２００ｍｍのウェーハ１０を例に採り、その周縁部の幅が３ｍｍの領域を除外領域とし、該除外領域の内側を平坦度適用（Fixed Quality Area:ＦＱＡ）領域３０としている。複数のサイトのうち、ＦＱＡ領域３０に含まれるサイトをフルサイト３１と呼び、サイトの中心がＦＱＡ領域３０に含まれ且つサイトの３辺とＦＱＡ領域３０の円弧とによって形成される不完全なサイトをパーシャルサイト３２と呼ぶ。径が２００ｍｍのウェーハ１０の場合は、ＦＱＡ領域３０に４４個のフルサイト３１と１６個のパーシャルサイト３２とが含まれる。図４に示すように、各サイトにはそれぞれのＳＦＱＲ値を記入している。
【００４４】
図５は本発明のウェーハ１０と従来のウェーハ１００とにおける各サイトごとのＳＦＱＲ値を用いて各ウェーハの平坦度を評価した結果を表わしている。ここで、横軸はＳＦＱＲ値を表わし、縦軸はＳＦＱＲ値の累積度数を百分率で表わしている。
【００４５】
本発明に係るウェーハ１０は、前述したように、ステッパステージ上における平坦度を確保できるように、アルカリ性溶液によるエッチングによってその裏面１０ｂに対して０．１μｍ程度の研磨を行なって、裏面１０ｂの形状を平滑で且つうねりの周期ｆを比較的に大きくすることにより、ピンチャック２０がウェーハ１０の裏面１０ｂに均一に接触するように加工されている。
【００４６】
これに対し、従来のウェーハ１００は、やはりその裏面をアルカリエッチング液で加工されているものの、その後の裏面研磨を行なわず、従って裏面の凹凸形状がウェーハ１０と比べて深く、その上、凹凸（うねり）の周期もウェーハ１０に比べると小さい。
【００４７】
ところが、図１４（ｂ）に示した従来のウェーハ１００はその主面と裏面との長周期のうねりの形状は相似であり、図５からは、厚さに関する均一性は従来のウェーハ１００の方が本発明のウェーハ１０よりも優れている。従って、従来のウェーハ１００は、厚さの均一性という観点からは、平坦度及びＳＦＱＲ値に関して本発明のウェーハ１０よりも優れており、この観点からは、従来のウェーハ１００は高平坦性を有するウェーハといえる。
【００４８】
次に、ステージ上にウェーハ１０及びウェーハ１００をそれぞれ保持した状態での仮想焦点平面からの偏差を測定した結果を示す。
【００４９】
図６は本発明に係るウェーハ１０をステッパステージ上に保持した状態の該ウェーハ１０の主面内におけるＳＦＱＲ値の分布を示し、図７は従来のウェーハ１００をステッパステージ上に保持した状態の該ウェーハ１００の主面におけるＳＦＱＲ値の分布を示している。ここでは、ステッパのフォーカスセンサを用い、各ウェーハの主面の仮想焦点平面からのずれを直接に測定したデータである。
【００５０】
図６に示す本発明に係るウェーハ１０は、主面の全面にわたってＳＦＱＲ値は０．１５μｍ以下の抑えられていることが分かる。このように、本発明に係るウェーハ１０は、従来のように厚さの均一性により評価すると、その平坦度は従来のウェーハ１００よりも劣っているものの、実際のステッパステージ上に保持されると、露光光学系が認識する（感じる）平坦度は極めて高いことが分かる。
【００５１】
一方、図７に示す従来のウェーハ１００は、その主面の３箇所に焦点位置の偏差が大きい、すなわちＳＦＱＲ値が０．２０μｍを超える領域が観察される。これは、従来のウェーハの厚さの均一性に優れ且つ従来基準での平坦度が良好ではあっても、実際のステッパステージ上では、ウェーハ１００の裏面とステージとの相互作用によって必ずしも平坦度に優れてはいないことが分かる。このように、リソグラフィにおける焦点の余裕度（焦点マージン）は、図７からなる分かるように、従来技術で評価されたウェーハ１００の平坦度のみでは決まらないことは明らかである。
【００５２】
図８は本発明に係るウェーハ１０と従来のウェーハ１００とのステッパステージ上に保持された状態のＳＦＱＲ値（横軸）とその累積度数を百分率（縦軸）で表わしている。本発明のウェーハ１０はその裏面１０ｂの面状態をステッパステージとの相互作用を小さくするように加工されているため、図８に示すように、ステッパステージに保持されて初めて優れた平坦度を現わすため、例えばデザインルールが０．１５μｍ以下の世代の微細な半導体装置を形成するウェーハとして用いることにより、微細化された設計パターンをウェーハ１０に確実に転写することができる。
【００５３】
図９は本発明に係るウェーハ１０を用いた半導体装置の製造方法によって形成された線幅が公称で９０ｎｍのゲートパターンのウェーハ面内における寸法分布を従来のウェーハ１００を用いた場合と比較して表わしている。図９に示すように、本発明のウェーハ１０を用いた場合には、設計値の９０ｎｍに対してゲートの線幅は±５ｎｍ以内に分布しているのに対し、従来のウェーハ１００を用いた場合には設計値である９０ｎｍの主分布に加え８０ｎｍ付近にも他の分布が観察される。
【００５４】
以上説明したように、第１の実施形態によると、実際のステッパステージ上に保持された状態で露光時の焦点面からの偏差が小さいウェーハ１０を用いるため、微細パターンを有する半導体装置を安定して製造することができる。さらに、ウェーハ１０の平坦度は該ウェーハ１０を単体で評価するのではなく、ステッパ上に保持された状態での平坦度がリソグラフィ工程に大きく影響を与えることが実証される。
【００５５】
なお、本発明は必ずしも逐次露光方式又はスキャン方式のステッパを用いる場合に限られず、例えば、投影露光装置又は近接露光装置のようなウェーハ一括方式の露光装置にも有効である。
【００５６】
（第２の実施形態）
以下、本発明の第２の実施形態について図面を参照しながら説明する。第２の実施形態においては、第１の実施形態に係る半導体装置の製造方法に用いたウェーハ（半導体基板）の具体的な製造方法を説明する。
【００５７】
図１０に第２の実施形態に係る半導体基板の製造方法の製造フローを示す。
【００５８】
図１０に示すように、スライス工程ＳＴ１において、例えばシリコンからなる円柱状のインゴットからウェーハを切り出した後の切断面の加工損傷を除去するために、通常は酸性のエッチング溶液を用いるが、第２の実施形態においては、ウェーハの裏面の粗度を小さくするためにアルカリ性のエッチング溶液を用いてエッチングを行なう。
【００５９】
通常、酸性エッチング溶液には、硝酸（Ｈ2ＮＯ3）とフッ化水素酸（ＨＦ）との混合液が用いられており、この混合液によるエッチ過程は、シリコン表面を酸化してシリコン酸化膜を形成し、続いて形成されたシリコン酸化膜を除去するという２段階の反応であり、同時に発熱反応でもある。このようなエッチ過程によって、ウェーハの裏面には比較的に周期が小さい凹凸状部分が生じ、微視的にも凹凸が激しい状態となる。
【００６０】
これに対し、第２の実施形態においては、裏面エッチング工程ＳＴ２において、例えば水酸化カリウム（ＫＯＨ）又は水酸化ナトリウム（ＮａＯＨ）等に代表されるようなアルカリ性溶液を用いたウエットエッチングを行なう。このアルカリ性溶液によるウエットエッチングは異方性エッチングであり、その反応を緩やかに進行させることにより、ウェーハの裏面には複数のファセットが発生する。この複数のファセットは比較的に周期が大きい凹凸形状（うねり）を形成する。
【００６１】
次に、裏面研磨工程ＳＴ３において、ウェーハ裏面の凹凸周期をさらに大きくするために該ウェーハの裏面を研磨する。このときの研磨量は０．０５μｍ以上且つ１μｍ以下とする。この裏面研磨により、ウェーハの裏面のうねりの周期が変化し、さらにはアルカリ性のエッチにより生じたファセットの大きさ及び深さが変化する。この裏面研磨により、複数のファセットのうち小さいファセットは消滅する場合もあるため、ファセット密度も変化する。この裏面研磨の研磨量は一義的に決定し得ず、ステッパステージ上に露光対象のウェーハを保持したときに、ステッパの仮想焦点平面からの偏差が最小となるように、うねりの周期ｆ、ピットの深さＲａ及びファセット密度を研磨で調整する。一般には、裏面に対する研磨量を増やすに従って、ステッパステージにおける種々の形状を有するチャックに対しても適用できるようになる。ここでは、研磨量を１μｍ以上としてもよいが、その場合は裏面も鏡面状態に近くなる。もちろん、裏面研磨をこのまま続ければ両面研磨ウェーハを得ることができる。
【００６２】
次に、表面加工工程ＳＴ４において、ウェーハ表面（主面）に対して通常の鏡面加工を行なう。
【００６３】
図１１は第２の実施形態に係るウェーハ１０の拡大断面図であり、図１２は図１１をさらに拡大した部分断面図である。
【００６４】
前述したように、ステッパステージ上のウェーハの平坦度は、ウェーハ自体の膜厚の均一性だけでなく、該ウェーハとステージを構成するチャックとの相互作用を考慮することが重要であり、とりわけウェーハの裏面形状がもっとも重要である。このウェーハとステッパステージとの相互作用は該ステッパステージの平坦度に依存するのはもちろんであるが、理想的にはステッパステージ自体の平坦度を極めて高いレベルにまで追求すれば、後はウェーハ自体の平坦度によって決定されると考えられてきた。
【００６５】
しかしながら、実際のステージは理想的な平坦度を有しておらず、ステージによっては個体差も存在する。なかでもチャック方式には、リングチャック方式とピンチャック方式とがありそれぞれに特徴がある。いずれにせよ、このステージとウェーハ裏面との相互作用を小さくするか、又はステージの平坦度が優れない部分をウェーハの裏面形状により補償することにより、ステッパステージ上でのウェーハの平坦度を向上させる方法が現実的である。
【００６６】
従って、第２の実施形態においては、図１１及び図１２に示すように、理想的には裏面もウェーハの表面と同様に鏡面研磨を行なうことにより、又はウェーハの裏面を鏡面状態に近い状態とすることにより、ウェーハの裏面とステッパステージとの相互作用を小さく保つことが可能となる。
【００６７】
図１２に示すように、ピンチャック方式の場合は、ピット１０ｃの開口径が支持ピン２１の上端面よりも小さく、またうねりの周期ｆは支持ピン２１同士の間隔よりも大きいか等しいことが好ましい。なぜなら、ピット１０ｃの開口径が支持ピン５１の上端面よりも大きいか等しい場合には、支持ピン２１の先端がピット１０ｃに入り込む場合と入り込まない場合とがあり得る。また、うねりの周期ｆが支持ピン２１同士の間隔よりも小さい場合には、支持ピン２１の先端がウェーハの裏面に接触しない場合があり得るからである。
【００６８】
より具体的には、凹凸（うねり）の周期ｆを３００μｍ以上に設定して、支持ピン２１同士の通常の間隔である２００μｍよりも大きくし、且つうねりの深さとピット１０ｃの深さＲａとの算術平均値が２００ｎｍ以下となるように設定する。これにより、ウェーハ１０と支持ピン２１との相互作用を確実に低減することができる。
【００６９】
比較用として、図１３に従来のウェーハ１００がピンチャックに保持された様子を拡大して示す。従来のウェーハ１００の裏面は、１５０μｍ〜３００μｍ程度の比較的に小さい周期の凹凸形状を有しており、この凹凸形状は、ピン２１１同士の間隔である２００μｍに近い。このため、ピン２１１の先端部が、ウェーハ１００の裏面における比較的に小さい周期を持つ凹凸形状の凹部と接触したり、凸部と接触したりすることになるので、そのままウェーハ１００の主面の平坦性が悪化する。
【００７０】
なお、第２の実施形態においては、従来のウェーハ１００とピット１０ｃの深さＲａが見かけ上は同一であっても、ウェーハ１０の裏面のうねりの周期ｆを調整することにより、該ウェーハ１０のステージ上での実質的な平坦度を確保できる。
【００７１】
また、ウェーハ１０の構成はバルクのシリコンに限られず、ＳＯＩ（Silicon on Insulator）基板であってもよい。
【産業上の利用可能性】
【００７２】
本発明に係る半導体装置の製造方法及びそれに用いる半導体基板の製造方法は、半導体基板（ウェーハ）に微細化された所望の設計パターンが転写され、半導体装置の高性能化及び高信頼性を実現できるという効果を有し、例えばＭＯＳ型デバイスや電荷結合素子（ＣＣＤ）等のように、微細パターンを必須とされる半導体装置の製造方法及び該半導体装置に用いる半導体基板の製造方法に適用できる。
【図面の簡単な説明】
【００７３】
【図１】本発明の第１の実施形態に係る半導体装置の製造方法に用いる半導体基板（ウェーハ）を示す断面図である。
【図２】本発明の第１の実施形態に係る半導体装置の製造方法であって、半導体基板がステージ上に保持された状態を示す模式的な構成断面図である。
【図３】理想的な半導体基板を示す断面図である。
【図４】本発明の第１の実施形態に係る半導体装置の製造方法に用いる半導体基板のサイトマップを示す平面図である。
【図５】本発明の半導体基板と従来の半導体基板とにおける各サイトごとのＳＦＱＲ値を用いて基板単体の平坦度を評価したグラフである。
【図６】本発明の第１の実施形態に係る半導体装置の製造方法であって、ステージ上に保持された状態の半導体基板の主面におけるＳＦＱＲ値の分布を示す図である。
【図７】ステージ上に保持された状態の従来の半導体基板の主面におけるＳＦＱＲ値の分布を示す図である。
【図８】本発明の第１の実施形態に係る半導体装置の製造方法であって、ステージ上に保持された状態の本発明の半導体基板の主面をＳＦＱＲ値により評価した平坦度を従来の半導体基板と比較して表わしたグラフである。
【図９】本発明の第１の実施形態に係る半導体装置の製造方法によって形成され、線幅が公称で９０ｎｍのゲートパターンの主面における寸法分布を従来の半導体基板を用いた場合と比較して表わしたグラフである。
【図１０】本発明の第２の実施形態に係る半導体基板の製造方法を示すフロー図である。
【図１１】本発明の第２の実施形態に係る半導体基板を示す部分的な拡大断面図である。
【図１２】図１１をさらに拡大した部分断面図である。
【図１３】従来の半導体基板を示す部分的な拡大断面図である。
【図１４】（ａ）は従来の半導体基板が理想的な平坦性を有する保持面を持つステージ上に保持された状態を示す構成断面図である。（ｂ）は従来の高い平坦度を有するとされる半導体基板を示す断面図である。（ｃ）は従来の半導体基板が従来のステージ上に保持された状態を示す構成断面図である。
【符号の説明】
【００７４】
１０      ウェーハ（半導体基板）
１０ａ    主面（表面）
１０ｂ    裏面
１０ｃ    凹部（ピット）
１０Ａ    理想的なウェーハ
２０      ピンチャック（基板ステージ）
２１      支持ピン
２２      シール部
３０      平坦度適用（ＦＱＡ）領域
３１      フルサイト
３２      パーシャルサイト
５０      仮想焦点平面
【図１】
2005039155.tif 000003
【図２】
2005039155.tif 000004
【図３】
2005039155.tif 000005
【図４】
2005039155.tif 000006
【図５】
2005039155.tif 000007
【図６】
2005039155.tif 000008
【図７】
2005039155.tif 000009
【図８】
2005039155.tif 000010
【図９】
2005039155.tif 000011
【図１０】
2005039155.tif 000012
【図１１】
2005039155.tif 000013
【図１２】
2005039155.tif 000014
【図１３】
2005039155.tif 000015
【図１４】
2005039155.tif 000016