(57)【要約】【課題】  ソース信号線の充放電に伴う瞬間電流を低減し、電源線での負荷を軽減した表示装置及びその駆動方法を提供する。【解決手段】  ソース信号線群は第１〜第ｎの群に分割され、それぞれの群は、異なるタイミングで入力される第１〜第ｎのラッチパルスに従って充放電が行われる。同時に充放電が開始されるソース信号線の本数を減らすことが出来るため、充放電に伴う瞬間電流を低減し、電源線での負荷を軽減した表示装置及びその駆動方法を提供することができる。【選択図】  図１
2005099770.tif 000002
【特許請求の範囲】
【請求項１】
画素部に設けられ、各画素の制御信号が出力されるソース信号線群と、
クロック信号とスタートパルスに従って順次サンプリングパルスを出力するシフトレジスタと、
前記サンプリングパルスに従って映像信号のサンプリングおよび保持を行う第１のラッチ回路と、
ラッチパルスに従って、前記第１のラッチ回路に保持された映像信号に基づき、前記ソース信号線群の充放電を行う第２のラッチ回路とを有し、
線順次駆動を行う表示装置において、前記ソース信号線群は、第１〜第ｎ（ｎは２以上の整数）の組に分割され、
前記第１〜第ｎのソース信号線群の充放電タイミングを制御する第１〜第ｎのラッチパルスを入力する、第１〜第ｎの信号経路を有し、
前記分割されたｎ組のソース信号線群はそれぞれ、異なるタイミングで入力される前記第１〜第ｎのラッチパルスに従って充放電を行うことを特徴とする表示装置。
【請求項２】
請求項１において、前記ラッチパルスは、外部より入力されることを特徴とする表示装置。
【請求項３】
請求項１において、前記第１〜第ｎのラッチパルスは、前記シフトレジスタの初段もしくは最終段に設けられたダミー段より出力されるｎ個のサンプリングパルスを用いることを特徴とする表示装置。
【請求項４】
クロック信号とスタートパルスに従って順次サンプリングパルスを出力し、
前記サンプリングパルスに従って映像信号のサンプリングおよび保持を行い、
ラッチパルスに従って、前記保持された映像信号に基づき前記ソース信号線群の充放電を行う表示装置の駆動方法において、前記ソース信号線群は、第１〜第ｎ（ｎは２以上の整数）の組に分割され、
前記分割されたｎ組のソース信号線群はそれぞれ、異なるタイミングで入力される第１〜第ｎのラッチパルスに従って充放電を行うことを特徴とする表示装置の駆動方法。
【請求項５】
請求項４において、前記ラッチパルスは、外部より入力されることを特徴とする表示装置の駆動方法。
【請求項６】
請求項４において、前記第１〜第ｎのラッチパルスは、前記シフトレジスタの初段もしくは最終段に設けられたダミー段より出力されるｎ個のサンプリングパルスを用いることを特徴とする表示装置の駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発光素子を備えた表示装置、およびその駆動方法に関する。
【背景技術】
【０００２】
近年、中、大型のディスプレイ装置のみならず、携帯情報端末の表示部にも広く用いられるようになったフラットパネル型の表示装置は、その高精細化に伴った画素数の増加により、駆動方式がパッシブマトリクス方式から、画素への映像信号の書き込みが迅速に行われるアクティブマトリクス方式へと主流が移行している。
【０００３】
アクティブマトリクス方式には、ドット単位で順次画素の駆動が行われる点順次方式と、行単位で順次画素の駆動が行われる線順次方式がある。両者の回路構成例を図５（Ａ）（Ｂ）に示す。
【０００４】
図５（Ａ）は、点順次方式のアクティブマトリクス型表示装置の回路構成例を示している。画素部５０１の周辺部には、シフトレジスタ５０４、サンプリングスイッチ５０５、レベルシフタ・バッファ５０６を有するソース信号線駆動回路５０２と、シフトレジスタ５０７、レベルシフタ・バッファ５０８を有するゲート信号線駆動回路５０３が配置されている。
【０００５】
シフトレジスタ５０７は、クロック信号（ＧＣＫ）、スタートパルス（ＧＳＰ）にしたがって、１段目から順次行選択パルスを出力する。その後、レベルシフタ・バッファ５０８によって振幅変換等をうけ、１行目から順次ゲート信号線が選択される。
【０００６】
ゲート信号線が選択されている行において、シフトレジスタ５０４は、クロック信号（ＳＣＫ）、スタートパルス（ＳＳＰ）にしたがって、１段目から順次サンプリングパルスを出力する。サンプリングスイッチ５０５は、サンプリングパルスが入力されるタイミングで、映像信号（Ｖｉｄｅｏ）の取り込みを行い、それぞれソース信号線を充放電する。
【０００７】
以上の動作が１行目から最終行まで繰り返され、１フレームの書き込みが完了する。以後、同様の動作を繰り返し、映像の表示を行う。
【０００８】
図５（Ｂ）は、線順次方式のアクティブマトリクス型表示装置の回路構成例を示している。画素部５１１の周辺部には、シフトレジスタ５１４、第１のラッチ回路５１５、第２のラッチ回路５１６、レベルシフタ・バッファ５１７を有するソース信号線駆動回路５１２と、シフトレジスタ５１８、レベルシフタ・バッファ５１９を有するゲート信号線駆動回路５１３が配置されている。
【０００９】
シフトレジスタ５１８は、クロック信号（ＧＣＫ）、スタートパルス（ＧＳＰ）にしたがって、１段目から順次行選択パルスを出力する。その後、レベルシフタ・バッファ５１９によって振幅変換等をうけ、１行目から順次ゲート信号線が選択される。
【００１０】
ゲート信号線が選択されている行において、シフトレジスタ５１４は、クロック信号（ＳＣＫ）、スタートパルス（ＳＳＰ）にしたがって、１段目から順次サンプリングパルスを出力する。第１のラッチ回路５１５は、サンプリングパルスが入力されるタイミングで、映像信号の取り込みを行い、各段で取り込まれた映像信号は第１のラッチ回路５１５において保持される。
【００１１】
１行分の映像信号の取り込みが完了した後、ラッチパルス（ＬＡＴ）が入力されると、第１のラッチ回路５１５において保持されていた映像信号は、一斉に第２のラッチ回路５１６へと転送され、全てのソース信号線が一斉に充放電される。
【００１２】
以上の動作が１行目から最終行まで繰り返され、１フレームの書き込みが完了する。以後、同様の動作を繰り返し、映像の表示を行う。
【００１３】
図５（Ａ）に示した点順次方式では、回路構成が比較的簡単であり、駆動回路規模が小さく出来る反面、１本のソース信号線の充放電に要する時間が短い。一方、図５（Ｂ）に示した線順次方式では、回路構成がやや複雑で、駆動回路規模が大きくなるが、全てのソース信号線の充放電が並行して行われるため、書き込み時間に余裕を持たせることが出来る。
【発明の開示】
【発明が解決しようとする課題】
【００１４】
ところで、ソース信号線は、画素部に設けられた複数のＴＦＴや寄生容量により、バッファに対する負荷となっている。線順次方式においては、ラッチ信号（ＬＡＴ）が入力されることによって、全てのソース信号線が一斉に充放電を行うため、バッファを介して大きな瞬間電流が流れる。この瞬間電流に対し、電源線の電流供給能力が十分でないと、電源線自体の電圧降下による回路の誤作動を生ずる可能性がある。また、外部回路においても、高い電流供給能力が求められるため、負担が非常に大きい。
【００１５】
特に、携帯情報端末等に用いられる表示装置においては、画質向上のための高精細化が求められる一方、小型化、低消費電力化が重視されるため、この問題は無視できないものとなっている。つまり、電源線に十分な能力を与えるために配線幅を拡大する、外部回路に用いる電源ＩＣに能力の高いものを採用するといった方法は、駆動回路のサイズ拡大、コスト上昇を招くため、現実的な解とは言えない。
【００１６】
本発明は前述の課題に鑑みてなされたものであり、線順次方式の利点である、余裕のあるソース信号線の充放電時間と、電源線および外部回路の負担軽減を実現する表示装置およびその駆動方法を提供するものである。
【課題を解決するための手段】
【００１７】
前述の課題を解決するために、本発明においては以下のような手段を講じた。
【００１８】
線順次方式においては、前述のとおり、ラッチパルス（ＬＡＴ）の入力を機に、一斉にソース信号線の充放電を開始する。そのため、充放電開始後、ごく初期の期間には大電流が流れ、ソース信号線の電位変化とともに徐々に電流量は減少し、充放電の完了によって電流は停止する。
【００１９】
そこで、ソース信号線を複数の組に分割し、各組に異なるタイミングでラッチパルスを入力することで、ソース信号線の充放電開始のタイミングを前後させる。これにより、一度に充放電が開始されるソース信号線の本数を減少させることにより、電源線の負荷を低減する。充放電開始のタイミングは前後するが、結果的に電流値の総和は変わらず、かつ電源線での電圧降下等の影響が緩和されるため、最終的に全てのソース信号線が正常に充放電を完了することが出来る。
【００２０】
本発明は、画素部に設けられ、各画素の制御信号が出力されるソース信号線群と、クロック信号とスタートパルスに従って順次サンプリングパルスを出力するシフトレジスタと、サンプリングパルスに従って映像信号のサンプリングおよび保持を行う第１のラッチ回路と、ラッチパルスに従って、第１のラッチ回路に保持された映像信号に基づき、ソース信号線群の充放電を行う第２のラッチ回路とを有し、線順次駆動を行う表示装置において、ソース信号線群は、第１〜第ｎ（ｎは２以上の整数）の組に分割され、第１〜第ｎのソース信号線群の充放電タイミングを制御する第１〜第ｎのラッチパルスを入力する、第１〜第ｎの信号経路を有し、分割されたｎ組のソース信号線群はそれぞれ異なるタイミングで入力される第１〜第ｎのラッチパルスに従って充放電を行うことを特徴とする表示装置に関するものである。
【００２１】
本発明において、ラッチパルスは、外部より入力され、第１〜第ｎのラッチパルスは、シフトレジスタの初段もしくは最終段に設けられたダミー段より出力されるｎ個のサンプリングパルスを用いることを特徴とする。
【００２２】
本発明は、クロック信号とスタートパルスに従って順次サンプリングパルスを出力し、サンプリングパルスに従って映像信号のサンプリングおよび保持を行い、ラッチパルスに従って、保持された映像信号に基づきソース信号線群の充放電を行う表示装置の駆動方法において、ソース信号線群は、第１〜第ｎ（ｎは２以上の整数）の組に分割され、分割されたｎ組のソース信号線群はそれぞれ、異なるタイミングで入力される第１〜第ｎのラッチパルスに従って充放電を行うことを特徴とする表示装置の駆動方法に関するものである。
【００２３】
本発明において、ラッチパルスは、外部より入力されることを特徴とし、第１〜第ｎのラッチパルスは、シフトレジスタの初段もしくは最終段に設けられたダミー段より出力されるｎ個のサンプリングパルスを用いることを特徴とする。
【発明の効果】
【００２４】
本発明によって、線順次方式の利点である、余裕のあるソース信号線の充放電時間と、電源線および外部回路の負担軽減を実現する表示装置およびその駆動方法が提供される。
【発明を実施するための最良の形態】
【００２５】
（実施の形態１）
図１（Ａ）は、本発明の表示装置に用いる、線順次方式のソース信号線駆動回路のブロック図を示している。図５（Ｂ）に示した従来の腺順次方式のものと同様、シフトレジスタ１０１、第１のラッチ回路１０２、第２のラッチ回路１０３、１０４、レベルシフタ・バッファ１０５を有する。第２のラッチ回路は、複数の組に分割される。図１（Ａ）においては、第２のラッチ回路（１群）１０４、第２のラッチ回路（２群）１０５の２組に分割されている。
【００２６】
図１（Ｂ）を用いて、動作について説明する。クロック信号（ＳＣＫ）、スタートパルス（ＳＳＰ）にしたがって、シフトレジスタ１０１は、１段目から順次、最終段（ｎ段目）までサンプリングパルス（ＳＲ１、ＳＲ２、ＳＲ３、・・・、ＳＲｎ）を出力する。第１のラッチ回路１０２においては、前記サンプリングパルスが出力された段から順次、映像信号（Ｖｉｄｅｏ）の取り込みを行う。ここで取り込まれた映像信号は、後にラッチパルス（ＬＡＴ）が入力されるまでの間、第１のラッチ回路１０２において保持される。
【００２７】
データサンプリング期間において、１段目から最終段（ｎ段目）、つまり１行分全ての映像信号の取り込みが完了すると、帰線期間中にラッチパルスが入力される。このとき、ラッチパルスはＬＡＴａ、ＬＡＴｂの２種類があり、それぞれ入力されるタイミングが異なっている。
【００２８】
ラッチパルス（ＬＡＴａ）の入力にしたがって、第２のラッチ回路（１群）１０４へと映像信号が転送され、ソース信号線（１群）１０６の充放電が開始される。続いて、ラッチパルス（ＬＡＴｂ）の入力にしたがって、第２のラッチ回路（２群）１０５へと映像信号が転送され、ソース信号線（２群）１０７の充放電が開始される。
【００２９】
以上の動作が１行目から最終行まで繰り返され、１フレームの書き込みが完了する。以後、同様の動作を繰り返し、映像の表示を行う。ここで、ソース信号線（１群）１０６、ソース信号線（２群）１０７の充放電のタイミングを見ると、ラッチパルス（ＬＡＴａ、ＬＡＴｂ）のタイミングによって、それぞれ電位の立ち上がりタイミングが前後している。これにより、ソース信号線の充放電に伴う瞬間電流は、理想的には従来の５０％程度に抑えられる。
【００３０】
ラッチパルスのタイミングが前後することによって、全てのソース信号線の充放電に要する時間はやや長くなるが、線順次方式においては、一度ラッチパルス（ＬＡＴａ、ＬＡＴｂ）が入力されてから次のラッチパルス（ＬＡＴａ、ＬＡＴｂ）が入力されるまでの間にソース信号線の充放電を完了すれば良く、全く問題とならない。
【００３１】
本実施形態においては、ソース信号線の充放電を２つの組に分けて行う例を示したが、３組、あるいは４組以上に分割して行っても構わない。例えばカラー表示可能な表示装置においては、ソース信号線の充放電タイミングを、Ｒ、Ｇ、Ｂ別に分けて行うといった方法も挙げられる。
【００３２】
（実施の形態２）
図２（Ａ）は、本発明の表示装置に用いる、線順次方式のソース信号線駆動回路であって、実施形態１とは異なる構成としたブロック図を示している。主な構成は、従来例、実施形態１と同様、シフトレジスタ２０１、第１のラッチ回路２０２、第２のラッチ回路２０３、レベルシフタ・バッファ２０４を有する。本実施形態においては、第２のラッチ回路２０３は、Ｒ、Ｇ、Ｂの３つの組に分割されている。さらに、第２のラッチ回路の動作およびソース信号線の充放電タイミングを制御しているラッチパルスは、図２（Ａ）において点線枠２０５で示すダミー段を設け、クロック信号（ＳＣＫ）、スタートパルス（ＳＳＰ）を用いて内部生成される。
【００３３】
図２（Ｂ）を用いて、動作について説明する。クロック信号（ＳＣＫ）スタートパルス（ＳＳＰ）にしたがって、シフトレジスタ２０１は、１段目から順次、最終段（ｎ段目）までサンプリングパルス（ＳＲ１、ＳＲ２、ＳＲ３、・・・、ＳＲｎ）を出力する。図２（Ａ）においては、シフトレジスタの１段目〜４段目はダミー段となっており、実際に映像信号のサンプリングに用いられるサンプリングパルスは、シフトレジスタ５段目〜最終段の出力となる。
【００３４】
データサンプリング期間において、第１のラッチ回路は、１段目から順次、映像信号の取り込みを行い、保持する。最終段での映像信号の取り込みが完了した後、再びクロック信号（ＳＣＫ）とスタートパルス（ＳＳＰ）にしたがって、シフトレジスタ２０１は順次サンプリングパルスの出力を開始する。ここで、ダミー段から出力されたサンプリングパルスのうち、１段目〜３段目をラッチパルスとして用い、それぞれ第２のラッチ回路２０３を駆動する。
【００３５】
第２のラッチ回路２０３においては、まず１段目のサンプリングパルス（ＳＲ１）を用いたラッチパルスが入力されると、Ｒの群に属する段においてソース信号線の充放電が開始される。続いて、２段目のサンプリングパルス（ＳＲ２）を用いたラッチパルスが入力されると、Ｇの群に属する段においてソース信号線の充放電が開始される。さらに、３段目のサンプリングパルス（ＳＲ３）を用いたラッチパルスが入力されると、Ｂの群に属する段においてソース信号線の充放電が開始される。
【００３６】
続く映像信号のサンプリング〜ソース信号線の充放電が最終行まで繰り返され、１フレームの書き込みが完了する。以後、同様の動作を繰り返し、映像の表示を行う。
【００３７】
本実施形態の構成によると、ラッチパルスを外部入力する必要がなく、シフトレジスタの動作に同期して自動的に映像信号のサンプリング〜ソース信号線の充放電が行われるため、パネルへの入力ピン数の減少に貢献出来る。携帯情報端末等に用いられる表示装置においては、入力ピン数の減少はパネルサイズ縮小に大変有効である。
【００３８】
なお、ここではラッチパルスの内部生成手段の例として、シフトレジスタの前端部にダミー段を設け、１段目〜３段目のサンプリングパルスを流用していたが、図３（Ａ）に示すように、シフトレジスタ末端部をダミー段とし、最終段付近のサンプリングパルスをラッチパルスとして用いる方法も考えられる。この場合、１段目〜ｎ段目がサンプリングパルスとして映像信号の取り込みに用いられ、ダミー段としてｎ＋１段目〜ｎ＋４段目を設け、ｎ＋２段目〜ｎ＋４段目のサンプリングパルスを、Ｒ、Ｇ、Ｂそれぞれのソース信号線の充放電タイミングを制御するラッチパルスとして用いている。本発明においては、ラッチパルスの内部生成の手段は特に問わない。
【実施例１】
【００３９】
携帯情報端末用に作製した、発光部に有機エレクトロルミネッセンス（ＥＬ）素子を用いた表示装置に本発明を用い、従来の方法による表示装置との消費電流の比較を行った。
結果を図４（Ａ）（Ｂ）に示す。
【００４０】
実験に用いた表示装置は、２４０×３（ＲＧＢ）列×３２０行の画素数を有し、線順次方式でソース信号線の充放電を行っている。従来の方法によると、同時に７２０本のソース信号線の充放電が行われ、本発明を適用した表示装置によると、同時に２４０本のソース信号線の充放電が行われる。
【００４１】
図４（Ａ）は、従来の方法における、パネルに入力されているラッチパルスおよび、ソース信号線の充放電を行っている最終バッファ部に接続された正電源、負電源各々の電位変動を表すオシロスコープ画面である。図中、４０１はラッチパルス、４０２は負電源側の電位変動、４０３は正電源側の電位変動を示している。電源線の電位変動は、電源線に直列に１００Ωの抵抗素子を挿入し、その部分の電位変動を測定している。ラッチパルスの入力によって、ソース信号線の充放電が行われる。ここでは、映像信号として全てのソース信号線にＨレベルの信号を書き込む場合（充電）と、全てのソース信号線にＬレベルの信号を書き込む場合（放電）を１ライン期間ごとに交互に行うモードを与えて実験した。ラッチパルスの入力タイミングとほぼ同時に、負電源側、正電源側で交互に電位の変動が生じているのがわかる。
【００４２】
図４（Ａ）の波形４０２によると、負電源側に挿入した抵抗素子部分で、瞬間の最大電圧降下（負電源のため、電圧降下によって電位は０Ｖに近づく、つまり上昇している）は３．６Ｖであった。つまり、瞬間最大電流は、
３．６Ｖ／１００Ω＝３６ｍＡ
であった。
【００４３】
同様に、図４（Ａ）の波形４０３によると、正電源側に挿入した抵抗素子部分で、瞬間の最大電圧降下は２．８Ｖであった。つまり、瞬間最大電流は、
２．８Ｖ／１００Ω＝２８ｍＡ
であった。
【００４４】
図４（Ｂ）は、本発明を用いた場合の、同様のオシロスコープ画面を示している。本実施例にて用いた表示装置は、実施形態２（図３）で示した構成としている。４０４、４０５、４０６がそれぞれ、Ｒ、Ｇ、Ｂのソース信号線の充放電タイミングを制御するラッチパルス４０７は負電源側の電位変動、４０８は正電源側の電位変動を示している。測定方法は前述の従来例のものと同様である。
【００４５】
図４（Ｂ）の波形４０７によると、負電源側に挿入した抵抗素子部分で、瞬間の最大電圧降下は２．０Ｖであった。つまり、瞬間最大電流は、
２．０Ｖ／１００Ω＝２０ｍＡ
であった。
【００４６】
同様に、図４（Ｂ）の波形４０８によると、正電源側に挿入した抵抗素子部分で、瞬間の最大電圧降下は２．４Ｖであった。つまり、瞬間最大電流は、
２．４Ｖ／１００Ω＝２４ｍＡ
であった。
【００４７】
ここで、従来の方法と本発明を用いた場合との瞬間最大電流を比較すると、負電源側の瞬間最大電流は約４４％減少し、正電源側の瞬間最大電流は約２９％減少しており、本発明の効果が認められた。瞬間電流は、理想的には充放電を行うソース信号線群の分割数に比例するが、本実施例のタイミングによると、それぞれのラッチパルスのタイミングが近接しており、Ｇのソース信号線の充放電が開始された瞬間には、まだＲのソース信号線の充放電が完了しておらず、Ｂのソース信号線の充放電が開始された瞬間には、まだＧのソース信号線の充放電が完了していないため、この重複期間では充放電を行うソース信号線の本数が増加するためである。瞬間電流はより小さい方が望ましいので、各ソース信号線の充放電のタイミングは、可能な範囲で近接しないように設定することが望ましいといえる。
【実施例２】
【００４８】
発光素子を含む画素領域を備えた表示装置を用いた電子機器として、テレビジョン装置（テレビ、テレビジョン受信機）、デジタルカメラ、デジタルビデオカメラ、携帯電話装置（携帯電話機）、ＰＤＡ等の携帯情報端末、携帯型ゲーム機、モニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図６を参照して説明する。
【００４９】
図６（Ａ）に示す本発明の表示装置を用いた携帯情報端末は、本体９２０１、表示部９２０２等を含み、本発明によりソース信号線の充放電時間と、外部回路の負担を軽減することができる。
図６（Ｂ）に示す本発明の表示装置を用いたデジタルビデオカメラは、表示部９７０１、９７０２等を含み、本発明によりソース信号線の充放電時間と、外部回路の負担を軽減することができる。
図６（Ｃ）に示す本発明の表示装置を用いた携帯端末は、本体９１０１、表示部９１０２等を含み、本発明によりソース信号線の充放電時間と、外部回路の負担を軽減することができる。
図６（Ｄ）に示す本発明の表示装置を用いた携帯型のテレビジョン装置は、本体９３０１、表示部９３０２等を含み、本発明によりソース信号線の充放電時間と、外部回路の負担を軽減することができる。
図６（Ｅ）に示す本発明の表示装置を用いた携帯型のコンピュータは、本体９４０１、表示部９４０２等を含み、本発明によりソース信号線の充放電時間と、外部回路の負担を軽減することができる。
図６（Ｆ）に示す本発明の表示装置を用いたテレビジョン装置は、本体９５０１、表示部９５０２等を含み、本発明によりソース信号線の充放電時間と、外部回路の負担を軽減することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施形態を示す図。
【図２】本発明の他の実施形態を示す図。
【図３】本発明の他の実施形態を示す図。
【図４】従来の方法による表示装置と、本発明の表示装置との瞬間電流の測定結果を    示す図。
【図５】従来の点順次方式、線順次方式の表示装置の構成を示す図。
【図６】本発明が適用される電子機器の図。
【符号の説明】
【００５１】
５０１    画素部
５０２    ソース信号線駆動回路
５０３    ゲート信号線駆動回路
５０４    シフトレジスタ
５０５    サンプリングスイッチ
５０６    レベルシフタ・バッファ
５０７    シフトレジスタ
５０８    レベルシフタ・バッファ
５１１    画素部
５１２    ソース信号線駆動回路
５１３    ゲート信号線駆動回路
５１４    シフトレジスタ
５１５    第１のラッチ回路
５１６    第２のラッチ回路
５１７    レベルシフタ・バッファ
５１８    シフトレジスタ
５１９    レベルシフタ・バッファ
１０１    シフトレジスタ
１０２    第１のラッチ回路
１０３    第２のラッチ回路（１群）
１０４    第２のラッチ回路（２群）
１０５    レベルシフタ・バッファ
１０６    ソース信号線（１群）
１０７    ソース信号線（２群）
２０１    シフトレジスタ
２０２    第１のラッチ回路
２０３    第２のラッチ回路
２０４    レベルシフタ・バッファ
２０５    ダミー段
２０６    ソース信号線（Ｒ）
２０７    ソース信号線（Ｇ）
２０８    ソース信号線（Ｂ）
４０１    ラッチパルス
４０２    不電極側の電位変動
４０３    生電源側の電位変動
４０４    Ｒのソース信号線の充放電タイミングを制御するラッチパルス
４０５    Ｇのソース信号線の充放電タイミングを制御するラッチパルス
４０６    Ｂのソース信号線の充放電タイミングを制御するラッチパルス
４０７    不電源側の電位変動
４０８    生電源側の電位変動
９２０１    本体
９２０２    表示部
９７０１    表示部
９７０２    表示部
９１０１    本体
９１０２    表示部
９３０１    本体
９３０２    表示部
９４０１    本体
９４０２    表示部
９５０１    本体
９５０２    表示部
【図１】
2005099770.tif 000003
【図２】
2005099770.tif 000004
【図３】
2005099770.tif 000005
【図４】
2005099770.tif 000006
【図５】
2005099770.tif 000007
【図６】
2005099770.tif 000008