(57)【要約】【課題】  固定画素を用いたカラー画像表示において、高品質な画像を表示することを可能にする画像処理装置を提供する。【解決手段】  補間回路１４は、単位領域内の重心を基準としたＲ信号Ｓ＿Ｒ、Ｇ信号Ｓ＿ＧおよびＢ信号Ｓ＿Ｂを基に、Ｒ，Ｇ，Ｂ画素の実際の配置位置に応じたＲ信号Ｓ＿Ｒ１、Ｇ信号Ｓ＿Ｇ１およびＢ信号Ｓ＿Ｂ１を生成し、これを駆動回路１６出力する。【選択図】  図１
2005331603.tif 000002
【特許請求の範囲】
【請求項１】
画面上に規定された複数の単位領域の各々の内部に配置されたＲ（赤），Ｇ（緑），Ｂ（青）の画素を発光させて前記単位領域に指定された色を表示する表示装置を駆動する画像処理装置であって、
前記Ｒ，Ｇ，Ｂの画素のうち当該画素の第１の画素信号が基準とする前記単位領域内の基準位置と当該画素の配置位置とが一致しない画素を補間対象とし、前記第１の画素信号を基に、前記補間対象の画素の前記配置位置を基準とした第２の画素信号を生成する信号生成回路
を有する画像処理装置。
【請求項２】
前記信号生成回路は、前記補間対象の画素の前記第１の画素信号と、前記補間対象の画素を含まない他の前記単位領域内の同色の画素の前記第１の画素信号とを基に補間処理を行って、前記第２の画素信号を生成する
請求項１に記載の画像処理装置。
【請求項３】
前記信号生成回路が生成した前記第２の画素信号を基に、前記第２の画素信号に対応した前記画素の発光を駆動する駆動回路
をさらに有する請求項１に記載の画像処理装置。
【請求項４】
前記基準位置は、前記単位領域の重心であり、前記配置位置は前記画素が配置された領域の重心である
請求項１に記載の画像処理装置。
【請求項５】
画面上に規定された複数の単位領域の各々の内部に連続あるいは相互に隣接して配置されたＲ，Ｇ，Ｂの画素を発光させて前記単位領域に指定された色を表示する前記表示装置を駆動する
請求項１に記載の画像処理装置。
【請求項６】
画面上に規定された複数の単位領域の各々の内部に配置されたＲ（赤），Ｇ（緑），Ｂ（青）の画素を発光させて前記単位領域に指定された色を表示する表示装置を駆動する画像処理方法であって、
前記Ｒ，Ｇ，Ｂの画素のうち当該画素の第１の画素信号が基準とする前記単位領域内の基準位置と当該画素の配置位置とが一致しない画素を補間対象とし、前記第１の画素信号を基に、前記補間対象の画素の前記配置位置を基準とした第２の画素信号を生成する第１の工程と、
前記第１の工程で生成した前記第２の画素信号を基に、前記第２の画素信号に対応した前記画素の発光を駆動する第２の工程と
を有する画像処理方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、固定画素を用いたカラー画像表示に用いられる画像処理装置およびその方法に関する。
【背景技術】
【０００２】
液晶ディスプレイやＰＤＰ(Plasma Display Panel)などの固定画素を用いたカラー画像表示装置は、２次元の画面領域に複数の単位領域をマトリックス状に規定し、各単位領域にＲ，Ｇ，Ｂ画素（固定画素）を連続あるいは相互に隣接して配置している。
例えば、Ｒ，Ｇ，Ｂ画素は、上記単位領域内にストライスあるいはモザイクなどの形状の画素領域に形成されている。
当該カラー画像表示装置では、Ｒ信号を基にＲ画素を発光させ、Ｇ信号を基にＧ画素を発光させ、Ｂ信号を基にＢ画素を発光させ、単位領域内に位置するＲ，Ｇ，Ｂ画素の発光が、これらを混合した色として人間に視覚させることで、当該単位領域内に所定の色を表現している。
ところで、Ｒ，Ｇ，Ｂ信号は、それぞれ上記単位領域内の重心を基準として生成されている。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
しかしながら、上述した従来のカラー画像表示装置では、Ｒ，Ｇ，Ｂ信号が基準とする単位領域内の重心と、Ｒ，Ｇ，Ｂ画素が実際に配置されている配置位置とが一致しておらず、上記ストライプあるいはモザイクの間隔相当のズレが生じている。
このようなズレは、映像の輪郭部分などで色ズレとして視覚され、画質劣化の要因となっている。
【０００４】
本発明は、上述した従来技術の問題点に鑑みてなされ、固定画素を用いたカラー画像表示において、高品質な画像を表示することを可能にする画像処理装置およびその方法を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上述した従来技術の問題点を解決し、上述した目的を達成するために、第１の発明の画像処理装置は、画面上に規定された複数の単位領域の各々の内部に配置されたＲ（赤），Ｇ（緑），Ｂ（青）の画素を発光させて前記単位領域に指定された色を表示する表示装置を駆動する画像処理装置であって、前記Ｒ，Ｇ，Ｂの画素のうち当該画素の第１の画素信号が基準とする前記単位領域内の基準位置と当該画素の配置位置とが一致しない画素を補間対象とし、前記第１の画素信号を基に、前記補間対象の画素の前記配置位置を基準とした第２の画素信号を生成する信号生成回路を有する。
【０００６】
第１の発明の画像処理装置の作用は以下のようになる。
信号生成回路が、Ｒ，Ｇ，Ｂの画素のうち当該画素の第１の画素信号が基準とする前記単位領域内の基準位置と当該画素の配置位置とが一致しない画素を補間対象とし、前記第１の画素信号を基に、前記補間対象の画素の前記配置位置を基準とした第２の画素信号を生成する。
【０００７】
第２の発明の画像処理方法は、画面上に規定された複数の単位領域の各々の内部に配置されたＲ（赤），Ｇ（緑），Ｂ（青）の画素を発光させて前記単位領域に指定された色を表示する表示装置を駆動する画像処理方法であって、前記Ｒ，Ｇ，Ｂの画素のうち当該画素の第１の画素信号が基準とする前記単位領域内の基準位置と当該画素の配置位置とが一致しない画素を補間対象とし、前記第１の画素信号を基に、前記補間対象の画素の前記配置位置を基準とした第２の画素信号を生成する第１の工程と、前記第１の工程で生成した前記第２の画素信号を基に、前記第２の画素信号に対応した前記画素の発光を駆動する第２の工程とを有する。
【０００８】
第２の発明の画像処理方法の作用は以下のようになる。
先ず、第１の工程において、Ｒ，Ｇ，Ｂの画素のうち当該画素の第１の画素信号が基準とする前記単位領域内の基準位置と当該画素の配置位置とが一致しない画素を補間対象とし、前記第１の画素信号を基に、前記補間対象の画素の前記配置位置を基準とした第２の画素信号を生成する。
次に、第２の工程において、前記第１の工程で生成した前記第２の画素信号を基に、前記第２の画素信号に対応した前記画素の発光を駆動する。
【発明の効果】
【０００９】
以上説明したように、本発明によれば、固定画素を用いたカラー画像表示において、高品質な画像を表示することを可能にする画像処理装置およびその方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明の実施形態に係わるカラー画像表示装置について説明する。
＜第１実施形態＞
図１は、本実施形態のカラー画像表示装置１の全体構成図である。
図１に示すように、カラー画像表示装置１は、例えば、ディスプレイ１０、映像信号処理回路１２、補間回路１４および駆動回路１６を有する。
カラー画像表示装置１は、液晶ディスプレイやＰＤＰなどの固定画素を用いた装置である。
ここで、補間回路１４が第１の発明の信号生成回路に対応し、駆動回路１６が第１の発明の駆動回路に対応している。
【００１１】
〔ディスプレイ１０〕
ディスプレイ１０は、２次元の画面領域に例えば矩形の単位領域をマトリックス状に規定し、各単位領域にＲ，Ｇ，Ｂ画素領域を連続あるいは相互に隣接して配置している。
例えば、Ｒ，Ｇ，Ｂ画素領域は、上記単位領域内にストライスあるいはモザイク形状に形成されている。
本実施形態では、単位領域内のＲ，Ｇ，Ｂ画素領域は、図１，図２（Ｃ）に示すように、画面横方向に左から右に向かってＲ，Ｇ，Ｂ画素領域の順で配置されている。
【００１２】
〔映像信号処理回路１２〕
映像信号処理回路１２は、入力した映像信号ＶＩＤＥＯを基に、Ｒ信号Ｓ＿Ｒ、Ｇ信号Ｓ＿ＧおよびＢ信号Ｓ＿Ｂを生成し、これらを補間回路１４に出力する。
ここで、Ｒ信号Ｓ＿Ｒ、Ｇ信号Ｓ＿ＧおよびＢ信号Ｓ＿Ｂの各々が本発明の第１の画素信号に対応している。
本実施形態において、映像信号ＶＩＤＥＯは、図２（Ｂ）に示す位相を有している。
映像信号処理回路１２が生成したＲ信号Ｓ＿Ｒ、Ｇ信号Ｓ＿ＧおよびＢ信号Ｓ＿Ｂは、それぞれ図２（Ｅ），図２（Ｄ），図２（Ｆ）に示す位相を有している。
【００１３】
Ｒ信号Ｓ＿Ｒ、Ｇ信号Ｓ＿ＧおよびＢ信号Ｓ＿Ｂは、図４に示すように、それぞれＲ，Ｇ，Ｂの画素領域の重心Ｏ＿Ｒ，Ｏ＿Ｇ，Ｏ＿Ｂではなく、単位領域ＵＡの重心Ｏ＿ＵＡを基準として生成されている。
従って、図２（Ｅ），図２（Ｄ），図２（Ｆ）に示す位相のＲ信号Ｓ＿Ｒ、Ｇ信号Ｓ＿ＧおよびＢ信号Ｓ＿Ｂを、従来のカラー画像表示装置のように、そのままディスプレイ１０に出力すると、Ｒ信号Ｓ＿Ｒ、Ｇ信号Ｓ＿ＧおよびＢ信号Ｓ＿Ｂを基に単位領域ＵＡ内のＲ，Ｇ，Ｂ画素領域が発光し、いわゆる位相ズレが生じる。
本実施形態では、映像信号処理回路１２は、図２（Ｅ），図２（Ｄ），図２（Ｆ）に示すＲ信号Ｓ＿Ｒ、Ｇ信号Ｓ＿ＧおよびＢ信号Ｓ＿Ｂを補間回路１４に出力して、後述するように、補間回路１４において、Ｒ，Ｇ，Ｂ画素の実際の配置位置に応じた図３（Ｃ），図３（Ｂ），図３（Ｄ）に示すＲ信号Ｓ＿Ｒ１、Ｇ信号Ｓ＿Ｇ１およびＢ信号Ｓ＿Ｂ１を生成する。
ここで、Ｒ信号Ｓ＿Ｒ１、Ｇ信号Ｓ＿Ｇ１およびＢ信号Ｓ＿Ｂ１の各々が本発明の第２の画素信号に対応している。
【００１４】
〔補間回路１４〕
図５は、図１に示す補間回路１４の構成図である。
図５に示すように、補間回路１４は、メモリ３２および補間モジュール回路３４を有する。
メモリ３２は、映像信号処理回路１２から入力したＲ信号Ｓ＿Ｒ、Ｇ信号Ｓ＿ＧおよびＢ信号Ｓ＿Ｂ内の画素データを記憶する。
補間モジュール回路３４は、図４に示す単位領域ＵＡの重心Ｏ＿ＵＡを基準として生成されたＲ信号Ｓ＿ＲおよびＢ信号Ｓ＿Ｂを用いて、補間処理により、それぞれＲ画素領域の重心Ｏ＿ＲおよびＢ画素領域の重心Ｏ＿Ｂを基準としたＲ信号Ｓ＿Ｒ１およびＢ信号Ｓ＿Ｂ１を生成する。
このとき、補間モジュール回路３４は、重心Ｏ＿ＵＡ、Ｏ＿Ｒ，Ｏ＿Ｂに関する水平および垂直方向の位置設定を受け、その設定を基に上記補間処理を行う。
【００１５】
図６は、図５に示す補間モジュール回路３４の構成図である。
図６に示すように、補間モジュール回路３４は、例えば、Ｒ補間回路４２、Ｇ遅延回路４４およびＢ補間回路４６を有する。
Ｒ補間回路４２は、単位領域ＵＡの重心Ｏ＿ＵＡを基準としたＲ信号Ｓ＿Ｒを基に、図３（Ｃ）に示すようにＲ画素領域の重心Ｏ＿Ｒを基準としたＲ信号Ｓ＿Ｒ１を生成する。
Ｇ遅延回路４４は、単位領域ＵＡの重心Ｏ＿ＵＡがＯ＿Ｇと一致しているために補完処理を行わず、Ｇ信号Ｓ＿Ｇを、Ｒ補間回路４２およびＢ補間回路４６の処理時間だけ遅延させて図３（Ｂ）に示すＧ信号Ｓ＿Ｇ１として出力するＦＩＦＯ(First In First Out)回路である。
Ｂ補間回路４６は、単位領域ＵＡの重心Ｏ＿ＵＡを基準としたＢ信号Ｓ＿Ｂを基に、図３（Ｄ）に示すようにＢ画素領域の重心Ｏ＿Ｂを基準としたＢ信号Ｓ＿Ｂ１を生成する。
【００１６】
図７は、Ｒ補間回路４２による補間手法について説明するための図である。
図７に示す例では、Ｒ信号Ｓ＿Ｒ１を構成する単位領域ＵＡ３内のＲ画素データを生成する場合を示している。
ここで、本実施形態において、隣接する画素領域の水平方向の間隔は、図８に示すように「ｃ」である。
従って、図８に示す水平方向の右向きをプラスとすると、Ｒ信号Ｓ＿Ｒの画素データの補正量は「−ｃ」、Ｂ信号Ｓ＿Ｂの画素データの補正量は「ｃ」となる。
【００１７】
図９は、図６および図７に示すＲ補間回路４２の構成図である。
図９に示すように、Ｒ補間回路４２は、例えば、補正量演算回路６２、補間係数計算部６４および行列演算回路６６を有する。
補正量演算回路６２は、補間対象のＲ画素データの水平位置ｘと、補正量「−ｃ」とを基に、下記式（１）により、参照画素データの図７に示す水平位置ｘ１，ｘ２，ｘ３，ｘ４を算出し、これを示すデータを補間係数計算部６４に出力する。
本例では、水平位置ｘ１，ｘ２，ｘ３，ｘ４は、それぞれ図７に示す単位領域ＵＡ１，ＵＡ２，ＵＡ３，ＵＡ４の画素の重心の水平位置を示す。
本実施形態では、単位領域ＵＡ３の水平位置ｘのＲ画素データを、図７中に示す単位領域ＵＡ３に対して水平方向に位置する単位領域ＵＡ１，ＵＡ２，ＵＡ３，ＵＡ４の水平位置ｘ１，ｘ２，ｘ３，ｘ４のＲ画素データを基に補間処理を行って生成する。
【００１８】
【数１】
2005331603.tif 000003
【００１９】
補間係数計算部６４は、補正量演算回路６２から入力したデータを基に、水平位置ｘ１，ｘ２，ｘ３，ｘ４の各々について、下記式（２）を演算して、ｆ（ｘ１），ｆ（ｘ２），ｆ（ｘ３），ｆ（ｘ４）を生成し、これを示すデータを行列演算回路６６に出力する。なお下記式（２）において、ｘとして「ｘ−ｃ」を用いる。
【００２０】
【数２】
2005331603.tif 000004
【００２１】
行列演算回路６６は、補間係数計算部６４から入力したデータが示すｆ（ｘ１），ｆ（ｘ２），ｆ（ｘ３），ｆ（ｘ４）と、メモリ３２から読み出した水平位置ｘ１，ｘ２，ｘ３，ｘ４におけるＲ信号Ｓ＿Ｒの画素データｒ１，ｒ２，ｒ３，ｒ４とを基に、下記式（３）に示す行列演算を行って、補間対象の水平位置ｘの画素データｒを算出する。
当該画素データｒは、Ｒ信号Ｓ＿Ｒ１を構成する画素データとして図１に示す駆動回路１６に出力される。
【００２２】
【数３】
2005331603.tif 000005
【００２３】
図１０は、Ｂ補間回路４６による補間手法について説明するための図である。
図１０に示す例では、Ｂ信号Ｓ＿Ｂ１を構成する単位領域ＵＡ３内のＢ画素データを生成する場合を示している。
図１１は、図６および図１０に示すＢ補間回路４６の構成図である。
図１１に示すように、Ｂ補間回路４６は、例えば、補正量演算回路８２、補間係数計算部８４および行列演算回路８６を有する。
補正量演算回路６２は、図１０に示す補間対象のＢ画素データの水平位置ｘと、補正量「ｃ」とを基に、上記式（１）により、図１０に示す参照画素データの水平位置ｘ１，ｘ２，ｘ３，ｘ４を算出し、これを示すデータを補間係数計算部８４に出力する。
本例では、水平位置ｘ１，ｘ２，ｘ３，ｘ４は、それぞれ図１０に示す単位領域ＵＡ２，ＵＡ３，ＵＡ４，ＵＡ５のＢ画素の水平位置を示す。
本実施形態では、単位領域ＵＡ３の水平位置ｘのＢ画素データを、図１０中に示す単位領域ＵＡ３に対して水平方向に位置する単位領域ＵＡ２，ＵＡ３，ＵＡ４，ＵＡ５の水平位置ｘ１，ｘ２，ｘ３，ｘ４のＢ画素データを基に補間処理を行って生成する。
【００２４】
補間係数計算部８４は、補正量演算回路８２から入力したデータを基に、水平位置ｘ１，ｘ２，ｘ３，ｘ４の各々について、上記式（２）を演算して、ｆ（ｘ１），ｆ（ｘ２），ｆ（ｘ３），ｆ（ｘ４）を生成し、これを示すデータを行列演算回路８６に出力する。なお下記式（１）において、ｘとして「ｘ＋ｃ」を用いる。
【００２５】
行列演算回路８６は、補間係数計算部８４から入力したデータが示すｆ（ｘ１），ｆ（ｘ２），ｆ（ｘ３），ｆ（ｘ４）と、メモリ３２から読み出した水平位置ｘ１，ｘ２，ｘ３，ｘ４におけるＢ信号Ｓ＿Ｂの画素データｂ１，ｂ２，ｂ３，ｂ４とを基に、下記式（４）に示す行列演算を行って、補間対象の水平位置ｘの画素データｂを算出する。
当該画素データｂは、Ｂ信号Ｓ＿Ｂ１を構成する画素データとして図１に示す駆動回路１６に出力される。
【００２６】
【数４】
2005331603.tif 000006
【００２７】
〔駆動回路１６〕
駆動回路１６は、補間回路１４から入力した図３（Ｃ），図３（Ｂ），図３（Ｄ）に示すＲ信号Ｓ＿Ｒ１，Ｇ信号Ｓ＿Ｇ１およびＢ信号Ｓ＿Ｂ１を基に、それぞれディスプレイ１０内のＲ画素領域、Ｇ画素領域およびＢ画素領域を発光させる。
これにより、ディスプレイ１０の単位領域内に位置するＲ，Ｇ，Ｂ画素の発光が、これらを混合した色として人間に視認させることで、当該単位領域内に所定の色が視覚される。
【００２８】
以下、図１に示すカラー画像表示装置１の動作例を説明する。
先ず、映像信号処理回路１２が、入力した図２（Ｂ）に示す位相の映像信号ＶＩＤＥＯを基に、図２（Ｄ），図２（Ｅ），図２（Ｆ）に示す位相のＲ信号Ｓ＿Ｒ、Ｇ信号Ｓ＿ＧおよびＢ信号Ｓ＿Ｂを生成し、これらを補間回路１４に出力する。
次に、補間回路１４が、Ｒ信号Ｓ＿Ｒ、Ｇ信号Ｓ＿ＧおよびＢ信号Ｓ＿Ｂを基に、Ｒ，Ｇ，Ｂ画素の実際の配置位置に応じた図３（Ｃ），図３（Ｂ），図３（Ｄ）に示すＲ信号Ｓ＿Ｒ１、Ｇ信号Ｓ＿Ｇ１およびＢ信号Ｓ＿Ｂ１を生成する。
具体的には、補間回路１４は、図４に示す単位領域ＵＡの重心Ｏ＿ＵＡを基準として生成されたＲ信号Ｓ＿ＲおよびＢ信号Ｓ＿Ｂを用いて、補間処理により、それぞれＲ画素領域の重心Ｏ＿ＲおよびＢ画素領域の重心Ｏ＿Ｂを基準としたＲ信号Ｓ＿Ｒ１およびＢ信号Ｓ＿Ｂ１を生成する。
また、補間回路１４は、単位領域ＵＡの重心Ｏ＿ＵＡを基準としたＧ信号Ｓ＿Ｇを、上記補間処理による遅延させてＲ信号Ｓ＿Ｇ１として出力する。
次に、駆動回路１６は、補間回路１４から入力した図３（Ｃ），図３（Ｂ），図３（Ｄ）に示すＲ信号Ｓ＿Ｒ１，Ｇ信号Ｓ＿Ｇ１およびＢ信号Ｓ＿Ｂ１を基に、それぞれディスプレイ１０内のＲ画素領域、Ｇ画素領域およびＢ画素領域を発光させる。
【００２９】
以上説明したように、カラー画像表示装置１によれば、図４に示す単位領域ＵＡの重心Ｏ＿ＵＡを基準としたＲ信号Ｓ＿ＲおよびＢ信号Ｓ＿Ｂを基に、図２（Ｅ）に示すようにＲ画素領域の重心Ｏ＿Ｒを基準としたＲ信号Ｓ＿Ｒ１、並びに図３（Ｄ）に示すようにＢ画素領域の重心Ｏ＿Ｂを基準としたＢ信号Ｓ＿Ｂ１を生成する。
そのため、Ｒ信号Ｓ＿Ｒ１およびＢ信号Ｓ＿Ｂ１内の画素データが示す位置と、ディスプレイ１０上のＲ画素領域およびＢ画素領域の実際の位置とを一致させることができ、従来生じていた画素領域間隔に相当する色ずれを無くし、高画質の画像をディスプレイ１０に表示できる。
【００３０】
なお、上述した実施形態では、図４に示すように、単位領域ＵＡ内でＲ，Ｇ，Ｂ画素領域が水平方向に順に位置した場合を例示したが、本発明は、例えば、図１２に示すように、単位領域ＵＡ内でＲ，Ｇ，Ｂ画素領域が垂直方向に順に位置した場合にも同様に適用できる。
この場合に、上述した補間対象のＲ，Ｂ画素データの水平位置ｘの代わりに、垂直位置ｙを用いて参照画素データの垂直位置ｙ１，ｙ２，ｙ３，ｙ４（第１実施形態の水平位置ｘ１，ｘ２，ｘ３，ｘ４に対応）を算出する。
【００３１】
＜第２実施形態＞
本実施形態では、例えば、図１３に示すように、ディスプレイ１０内の単位領域ＵＡ内で、Ｒ画素領域とＧ画素領域とＢ画素領域とが隣接している場合、本実施形態は、図１に示す補間回路１４の構成の一部を除いて、第１実施形態のカラー画像表示装置１と同じである。
以下、本実施形態の補間回路１４ａについて説明する。
図１３に示す例では、Ｒ，Ｇ，Ｂ画素領域の重心Ｏ＿Ｒ，Ｏ＿Ｇ，Ｏ＿Ｂの全てが、単位領域ＵＡの重心Ｏ＿ＵＡと一致しない。
補間回路１４ａは、各単位領域ＵＡ内のＲ，Ｇ，Ｂ画素データの各々を、当該単位領域ＵＡを含む４×４（水平×垂直）の合計１６個の単位領域ＵＡ内のそれぞれＲ，Ｇ，Ｂ画素データを基に補間処理を行って生成する。
ここで、Ｒ画素データの補間について説明する。
なお、Ｇ画素データおよびＢ画素データの補間は、他のＧ画素データおよびＲ画素データをそれぞれ用いること以外は、Ｒ画素データと同様に行われる。
補間回路１４ａは、補間対象のＲ画素データの水平位置ｘを基に、下記式（５）を用いて、参照画素データの水平位置ｘ１，ｘ２，ｘ３，ｘ４を算出する。
【００３２】
【数５】
2005331603.tif 000007
【００３３】
また、補間回路１４ａは、補間対象のＲ画素データの垂直位置ｙを基に、下記式（６）を用いて、参照画素データの垂直位置ｙ１，ｙ２，ｙ３，ｙ４を算出する。
【００３４】
【数６】
2005331603.tif 000008
【００３５】
次に、補間回路１４ａは、水平位置ｘ１，ｘ２，ｘ３，ｘ４および垂直位置ｙ１，ｙ２，ｙ３，ｙ４の各々について、下記式（７）を演算して、ｆ（ｘ１），ｆ（ｘ２），ｆ（ｘ３），ｆ（ｘ４），ｆ（ｙ１），ｆ（ｙ２），ｆ（ｙ３），ｆ（ｙ４）を生成する。
【００３６】
【数７】
2005331603.tif 000009
【００３７】
次に、補間回路１４ａは、上記生成したｆ（ｘ１），ｆ（ｘ２），ｆ（ｘ３），ｆ（ｘ４），ｆ（ｙ１），ｆ（ｙ２），ｆ（ｙ３），ｆ（ｙ４）と、メモリから読み出した上記４×４（水平×垂直）の合計１６個の単位領域ＵＡ内のＲ画素データｒ１１，ｒ１２，ｒ１３，ｒ１４，ｒ４１，ｒ４２，ｒ４３，ｒ４４，ｒ２１，ｒ２２，ｒ２３，ｒ２４，ｒ３１，ｒ３２，ｒ３３，ｒ３４とを基に、下記（８）に示す行列演算を行って、補間対象の水平位置ｘ，垂直位置ｙの画素データｒを算出する。
当該画素データｒは、Ｒ信号Ｓ＿Ｒ１を構成する画素データとして図１に示す駆動回路１６に出力される。
【００３８】
【数８】
2005331603.tif 000010
【００３９】
以上説明したように、本実施形態によれば、Ｒ信号Ｓ＿Ｒ，Ｇ信号Ｓ＿ＧおよびＢ信号Ｓ＿Ｂの全てについて水平方向と垂直方向との双方に補間が必要な場合においても、画素領域間隔に相当する色ずれを無くし、高画質の画像をディスプレイ１０に表示できる。
【００４０】
本発明は上述した実施形態には限定されない。
本発明は、単位領域内にＲ，Ｇ，Ｂの画素領域を配置した全ての表示装置に適用可能である。
また、補間回路１４，１４ａによる補間方法は、特に限定されず、直線補間、２次以上の高次補間、バイキュ−ビック補間およびスプライン補間などの種々の補間方法を用いることが可能である。
また、補間回路１４，１４ａは、補間対象の画素が属する単位領域の周囲以外の単位領域内の画素の画素データを基に補間を行ってもよい。
【産業上の利用可能性】
【００４１】
本発明は、固定画素を用いたカラー画像表示に用いられる画像処理装置に適用可能である。
【図面の簡単な説明】
【００４２】
【図１】図１は、本発明の第１実施形態のカラー画像表示装置の全体構成図である。
【図２】図２は、図１に示す各信号を説明するための図である。
【図３】図３は、図１に示す各信号を説明するための図である。
【図４】図４は、図１に示すディスプレイを説明するための図である。
【図５】図５は、図１に示す補間回路の構成図である。
【図６】図６は、図５に示す補間モジュール回路の構成図である。
【図７】図７は、図６に示すＲ補間回路による補間手法について説明するための図である。
【図８】図８は、図７に示すＲ補間回路で用いられる補正量を説明するための図である。
【図９】図９は、図６に示すＲ補間回路の構成図である。
【図１０】図１０は、図６に示すＲ補間回路による補間手法について説明するための図である。
【図１１】図１１は、図６に示すＢ補間回路の構成図である。
【図１２】図１２は、本発明の第１実施形態の変形例を説明するための図である。
【図１３】図１３は、本発明の第２実施形態を説明するための図である。
【符号の説明】
【００４３】
１…カラー画像表示装置、１０…ディスプレイ、１２…映像信号処理回路、１４，１４ａ…補間回路、１６…駆動回路、３２…メモリ、３４…補間モジュール回路、４２…Ｒ補間回路、４４…Ｇ補間回路、４６…Ｂ補間回路、６２…補正量演算回路、６４…補間係数計算部、６６…行列演算回路、８２…補正量演算回路、８４…補間係数計算部、８６…行列演算回路
【図１】
2005331603.tif 000011
【図２】
2005331603.tif 000012
【図３】
2005331603.tif 000013
【図４】
2005331603.tif 000014
【図５】
2005331603.tif 000015
【図６】
2005331603.tif 000016
【図７】
2005331603.tif 000017
【図８】
2005331603.tif 000018
【図９】
2005331603.tif 000019
【図１０】
2005331603.tif 000020
【図１１】
2005331603.tif 000021
【図１２】
2005331603.tif 000022
【図１３】
2005331603.tif 000023