(57)【要約】【課題】偏向高圧回路の高圧負荷増大傾向にあるＣＲＴに対し、高圧負荷の変動が生じても高圧に対する影響が少なく、かつ同高圧パルスの変動が偏向パルスに影響を及ぼさない電源、偏向、高圧回路を提供することを目的とする。【解決手段】高圧回路部は、ダイオード２１より出力された直流電圧がトランス１の第１の軸５１に巻回された高圧出力の為の第１の１次巻線２に接続され、他端は高圧回路部の第１のスイッチング素子であるＦＥＴ６のドレイン端子に接続され、ＦＥＴ６のソース端子は接地されている。ＦＥＴ６のゲート端子は、水平駆動パルス（ＨＤ）信号が入力された位相、パルス幅制御回路７から出力される信号が入力されている。第１の１次巻線２と同一の軸に巻回された第１の２次巻線４は、一方を接地され、他端はダイオード３のアノードへ接続されている。【選択図】図１
2005117233.tif 000002
【特許請求の範囲】
【請求項１】
３本の脚を有する１対のフェライトコアにより、磁気的に結合された３軸を有するトランスを構成し、第１の軸に形成された第１の１次巻線と水平動作周波数に同期してスイッチングを行う第１のスイッチング素子と、前記第１の１次巻線と同期して電圧を発生する第１の２次巻線を有し、前記第１の２次巻線の出力をダイオードを通して電源にクランプする回路を有する高圧回路と、同一の断面積を有する前記トランスの第２、第３の軸に形成された第２の１次巻線と水平動作周波数に同期してスイッチングを行う第２のスイッチング素子を有し、前記第２の１次巻線は、前記第２、第３の軸に対し巻線数が均等に巻かれ、前記第２、第３の軸の各々の巻線が直列に接続されると共に、前記第２の１次巻線により発生する磁束が増大するように巻線方向が調整され、且つ巻線された第２の２次巻線を有し、前記２次巻線より出力電圧を取りだす電源トランス回路において、前記第１のスイッチング素子のＯＮ期間により第１の１次巻線に流れる電流のピーク時間と前記第２のスイッチング素子のＯＮ期間により第２の１次巻線に流れる電流のピーク時間を合わせないことを特徴とする電源、偏向、高圧回路。
【請求項２】
３本の脚を有する１対のフェライトコアにより、磁気的に結合された３軸を有するトランスを構成し、第１の軸に形成された第１の１次巻線と水平動作周波数に同期してスイッチングを行う第１のスイッチング素子と、前記第１の１次巻線と同期して電圧を発生する第１の２次巻線を有し、前記第１の２次巻線の出力をダイオードを通して電源にクランプする回路を有する高圧回路と、同一の断面積を有する前記トランスの第２、第３の軸に形成された第２の１次巻線と水平動作周波数に同期してスイッチングを行う第２のスイッチング素子を有し、前記第２の１次巻線は、前記第２、第３の軸に対し巻線数が均等に巻かれ、前記第２、第３の軸の各々の巻線が直列に接続されると共に、前記第２の１次巻線により発生する磁束が増大するように巻線方向が調整され、且つ巻線された第２の２次巻線を有し、前記２次巻線より出力電圧を取りだす電源トランス回路と前記トランスの前記第１軸に巻線された第３の２次巻線と前記第３の２次巻線の片方よりチョークコイルを介して接続され、水平動作周波数に同期してスイッチングを行う第３のスイッチング素子を有し、前記第３の２次巻線の他方をコンデンサに接続し、コンデンサの他方の電極を接地するよう構成することにより、高圧回路から偏向回路側へ電圧を供給することを特徴とした電源、偏向、高圧回路。
【請求項３】
３本の脚を有する１対のフェライトコアにより、磁気的に結合された３軸を有するトランスを構成し、第１の軸に形成された第１の１次巻線と水平動作周波数に同期してスイッチングを行う第１のスイッチング素子と、前記第１の１次巻線と同期して電圧を発生する第１の２次巻線を有し、前記第１の２次巻線の出力をダイオードを通して電源にクランプする回路を有する高圧回路と、同一の断面積を有する前記トランスの第２、第３の軸に形成された第２の１次巻線と水平動作周波数に同期してスイッチングを行う第２のスイッチング素子を有し、前記第２の１次巻線は、前記第２、第３の軸に対し巻線数が均等に巻かれ、前記第２、第３の軸の各々の巻線が直列に接続されると共に、前記第２の１次巻線により発生する磁束が増大するように巻線方向が調整され、且つ巻線された第２の２次巻線を有し、前記２次巻線より出力電圧を取りだす電源トランス回路と前記トランスの前記第１軸に巻線された第３の２次巻線と前記第３の２次巻線の片方よりチョークコイルを介して接続され、水平動作周波数に同期してスイッチングを行う第３のスイッチング素子を有し、前記第３の２次巻線の他方をコンデンサに接続し、コンデンサの他方の電極を接地するよう構成することにより、高圧回路から偏向回路側へ電圧を供給する電源、偏向、高圧回路であって、前記偏向回路の共振パルスのパルス幅の中心に対し、高圧パルスの立ち上がり位相を遅延もしくは進める為の制御回路を設け、偏向回路の安定化を行うことを特徴とする電源、偏向、高圧回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、テレビジョン受像機等に用いる、電源、偏向、高圧回路に関するものである。
【背景技術】
【０００２】
近年、ハイビジョンテレビを始めとする高精細度化及びコンピュータ用モニター、ディスプレイ等の高周波化が進んでいる。また高画質の要求にこたえる為、画面の輝度を明るくする為に高圧パワーの増大の要求が増加している。また、高圧電流負荷による画像への影響をできる限り小さくすることが望まれている。以上の様な問題を回避するため、従来より、電源回路、偏向・高圧回路が分離して構成されており、占有体積、プリント基板の占有面積の増大、損失による消費電力の増大を招いている。
【０００３】
すなわち従来、一般的には電源、及び偏向・高圧回路が分離して構成されており、トランスにおいても、一般的には分離されて構成されている。高圧出力安定化、電力損失低減の為の方式も提案されているが（例えば特許文献１参照）、電源、高圧トランスが別トランスで構成されている。また偏向高圧トランスより他電圧を取り出す方式についても多用されているが、高圧電流負荷による偏向出力、他電源への影響があり、低減する為に様々な方式が取られている。
【０００４】
以下従来の技術について説明する。図１１は従来の電源、偏向・高圧回路図であって、電源トランス、偏向・高圧トランスを分離した形での一般的な回路構成の概略を示している。図１１において、家庭用交流電圧を直流にするための整流ブリッジ１０６により整流された直流電圧が電源スイッチングトランス１０１の１次巻線１０２に供給される。コンデンサー１０５は直流電圧の平滑コンデンサーである。出力電圧検出抵抗１２０、１２１、及び検出巻線１１９の出力が入力された制御回路１０４からの信号で電界効果型トランジスタ（以降  ＦＥＴ）１０３をスイッチングし、安定した電圧を供給する。巻線１０７は偏向・高圧回路駆動電圧出力の為のものであり、ダイオード１０８はその整流回路であり、コンデンサー１０９はその平滑の為のものである。
【０００５】
また、巻線１１０、１１１、１１２はその他の電圧（Ｌｏｗ  ＋Ｂ）出力の為のものであり、ダイオード１１３、１１４、１１５、及び、コンデンサ１１６、１１７、１１８は、それぞれの整流、平滑の為のものである。電源出力スイッチングトランス１０１の巻線１０７より出力され、ダイオード１０８により整流された直流電圧は、偏向・高圧トランス１３０の１次巻線１３１に供給される。水平出力トランジスタ１３６のベースに供給される水平同期信号によるスイッチングと、１次巻線１３１と偏向ヨーク１３２のインダクタンスと共振コンデンサ１３４による共振により、共振パルス、偏向電流を発生させる。コンデンサ１３３は偏向ヨーク１３２への電力供給と画像におけるリニアリティ補正の為のコンデンサ、ダイオード１３５はダンパーダイオードである。１次巻線１３１により誘起された磁束により、高圧巻線１３７、１３９、１４１に高圧パルスを発生させ、整流ダイオード１３８、１４０、１４２により整流し、ＣＲＴへ高圧（ＥＨＴ）を供給する。
【０００６】
次に、偏向・高圧トランスにより他電源を出力する回路について説明する。図１２は従来の偏向・高圧回路図である。図１２において、電源１５２より１次巻線１３１に直流電圧が供給され、１次巻線、高圧巻線の動作については、図１１と同様である。さらに、同一の磁路に設けられた２次巻線１４３、１４４、１４５により電圧を誘起させ、整流ダイオード１４６、１４７、１４８により整流し、その他の電圧（Ｌｏｗ  ＋Ｂ）を供給する。コンデンサ１４９、１５０、１５１は平滑のものである。しかしながら、以上の様な構
成では、高圧負荷変動により、偏向及びその他の電圧に与える影響が大きいという課題を有している。
【特許文献１】特開２００２−０３４２４５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
近年のテレビジョン受像機、モニター及びディスプレイ等においては、高画質の条件である画面輝度のアップにともなう高圧負荷の増大に応える必要があり、このため従来の電源回路、偏向・高圧回路は分離して構成されており、このことから占有体積、プリント基板の占有面積の増大、損失による消費電力が増大するという課題を有し、また高圧出力回路が偏向回路に及ぼすという問題があった。
【０００８】
本発明の偏向高圧回路は従来の課題を解決するもので、偏向高圧回路の高圧負荷増大傾向にあるＣＲＴに対し、高圧負荷の変動が生じても高圧に対する影響が少なく、かつ同高圧パルスの変動が偏向パルスに影響を及ぼさない電源、偏向、高圧回路を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、３本の脚を有する１対のフェライトコアにより、磁気的に結合された３軸を有するトランスを構成し、第１の軸に形成された第１の１次巻線と水平動作周波数に同期してスイッチングを行う第１のスイッチング素子と、前記第１の１次巻線と同期して電圧を発生する第１の２次巻線を有し、前記第１の２次巻線の出力をダイオードを通して電源にクランプする回路を有する高圧回路と、同一の断面積を有する前記トランスの第２、第３の軸に形成された第２の１次巻線と水平動作周波数に同期してスイッチングを行う第２のスイッチング素子を有し、前記第２の１次巻線は、前記第２、第３の軸に対し巻線数が均等に巻かれ、前記第２、第３の軸の各々の巻線が直列に接続されると共に、前記第２の１次巻線により発生する磁束が増大するように巻線方向が調整され、かつ巻線された第２の２次巻線を有し、前記２次巻線より出力電圧を取りだす電源トランス回路において、前記第１のスイッチング素子のＯＮ期間により第１の１次巻線に流れる電流のピーク時間と前記第２のスイッチング素子のＯＮ期間により第２の１次巻線に流れる電流のピーク時間を合わせないようにした。
【発明の効果】
【００１０】
本発明によれば、偏向高圧回路の高圧負荷増大傾向にあるＣＲＴに対し、高圧負荷の変動が生じても高圧に対する影響が少なく、かつ同高圧パルスの変動が偏向パルスに影響を及ぼさない電源、偏向、高圧回路を提供できる。
【発明を実施するための最良の形態】
【００１１】
請求項１に記載の発明は、３本の脚を有する１対のフェライトコアにより、磁気的に結合された３軸を有するトランスを構成し、第１の軸に形成された第１の１次巻線と水平動作周波数に同期してスイッチングを行う第１のスイッチング素子と、第１の１次巻線と同期して電圧を発生する第１の２次巻線を有し、第１の２次巻線の出力をダイオードを通して電源にクランプする回路を有する高圧回路と、同一の断面積を有するトランスの第２、第３の軸に形成された第２の１次巻線と水平動作周波数に同期してスイッチングを行う第２のスイッチング素子を有し、第２の１次巻線は、第２、第３の軸に対し巻線数が均等に巻かれ、第２、第３の軸の各々の巻線が直列に接続されると共に、第２の１次巻線により発生する磁束が増大するように巻線方向が調整され、且つ巻線された第２の２次巻線を有し、２次巻線より出力電圧を取りだす電源トランス回路において、第１のスイッチング素子のＯＮ期間により第１の１次巻線に流れる電流のピーク時間と第２のスイッチング素子のＯＮ期間により流れる電流のピーク時間を合わせないようにしたものであり、これによ
り電源トランス、高圧トランスの磁束の影響を防止することができ、且つ使用するフェライトコアの飽和裕度を確保することができ、トランスの形状を小型化できる。
【００１２】
請求項２に記載の発明は、３本の脚を有する１対のフェライトコアにより、磁気的に結合された３軸を有するトランスを構成し、第１の軸に形成された第１の１次巻線と水平動作周波数に同期してスイッチングを行う第１のスイッチング素子と、第１の１次巻線と同期して電圧を発生する第１の２次巻線を有し、第１の２次巻線の出力をダイオードを通して電源にクランプする回路を有する高圧回路と、同一の断面積を有するトランスの第２、第３の軸に形成された第２の１次巻線と水平動作周波数に同期してスイッチングを行う第２のスイッチング素子を有し、第２の１次巻線は、第２、第３の軸に対し巻線数が均等に巻かれ、第２、第３の軸の各々の巻線が直列に接続されると共に、第２の１次巻線により発生する磁束が増大するように巻線方向が調整され、且つ巻線された第２の２次巻線を有し、２次巻線より出力電圧を取りだす電源トランス回路とトランスの第１軸に巻線された第３の２次巻線と第３の２次巻線の片方よりチョークコイルを介して接続され、水平動作周波数に同期してスイッチングを行う第３のスイッチング素子を有し、第３の２次巻線の他方をコンデンサに接続し、コンデンサの他方の電極を接地するよう構成することにより、高圧回路から偏向回路側へ電圧を供給するようにしたものであり、これによりＣＲＴの高圧負荷の増大に対し安定した高圧を供給し、高圧負荷の変動に対する偏向回路への影響を極力低減させることができる。
【００１３】
請求項３に記載の発明は、３本の脚を有する１対のフェライトコアにより、磁気的に結合された３軸を有するトランスを構成し、第１の軸に形成された第１の１次巻線と水平動作周波数に同期してスイッチングを行う第１のスイッチング素子と、第１の１次巻線と同期して電圧を発生する第１の２次巻線を有し、第１の２次巻線の出力をダイオードを通して電源にクランプする回路を有する高圧回路と、同一の断面積を有するトランスの第２、第３の軸に形成された第２の１次巻線と水平動作周波数に同期してスイッチングを行う第２のスイッチング素子を有し、第２の１次巻線は、第２、第３の軸に対し巻線数が均等に巻かれ、第２、第３の軸の各々の巻線が直列に接続されると共に、第２の１次巻線により発生する磁束が増大するように巻線方向が調整され、且つ巻線された第２の２次巻線を有し、２次巻線より出力電圧を取りだす電源トランス回路とトランスの第１軸に巻線された第３の２次巻線と第３の２次巻線の片方よりチョークコイルを介して接続され、水平動作周波数に同期してスイッチングを行う第３のスイッチング素子を有し、第３の２次巻線の他方をコンデンサに接続し、コンデンサの他方の電極を接地するよう構成することにより、高圧回路から偏向回路側へ電圧を供給する電源、偏向、高圧回路であって、偏向回路の共振パルスのパルス幅の中心に対し、高圧パルスの立ち上がり位相を遅延もしくは進める為の制御回路を設け、偏向回路の安定化を行うようにしたものであり、これにより高圧変動及び水平周波数の切替えに対し電源電圧を変えることなく水平偏向回路の変動を低減できる。
【００１４】
（実施の形態１）
図１は本発明の実施の形態１における電源、高圧回路図、図２は本発明の実施の形態１における電源、高圧回路のスイッチング素子の電圧、電流波形図、図３は本発明の実施の形態１における３軸トランスの基本構成図、図４は本発明の実施の形態１におけるフェライトコアの斜視図、図５は本発明の実施の形態１におけるフェライトコアの斜視図である。
【００１５】
図１の電源回路部の第２のスイッチング素子であるＦＥＴ２２のソース端子は、整流ブリッジ２５の負極出力側へ接続され、整流ブリッジ２５の正極出力側は接地されている。平滑コンデンサー２４は、整流ブリッジ２５からの電圧を平滑する為のものである。ＦＥＴ２２のゲート端子は、水平駆動パルス（ＨＤ）、及び出力電圧検出電圧を入力された出
力調整、パルス幅制御回路２３の出力へ接続されている。ＦＥＴ２２のドレイン端子は、磁気的に結合された３軸トランス１の第２の軸５２に巻回された１次巻線１４に接続されている。１次巻線１４の他端は、第３の軸５３に巻回された１次巻線１５に接続され、１次巻線１５の他端は接地されている。ここで、１次巻線１４、１５はそれぞれにより発生させる磁束が増大する方向に接続されている。
【００１６】
ＦＥＴ２２のドレインは、発生するパルスを整流するダイオード２１のアノードへ接続され、ダイオード２１のカソード側は、接地された平滑コンデンサー２０に接続され、直列に接続された検出抵抗１８、１９、及び、同じく直列に接続された検出コンデンサー１６、１７に接続されている。検出抵抗１９、検出コンデンサー１７の他端は接地されている。検出抵抗１８、１９の中点、及び、検出コンデンサー１６、１７の中点は、出力調整、パルス幅制御回路２３へ入力される。１次巻線１４、１５を巻回されたトランス１の第２の軸５２と第３の軸５３には、同様に巻回された２次巻線２６と２７、３０と３１、３４と３５を有し、それぞれの巻線から発生させるパルス電圧の整流ダイオード２８、３２、３６のアノードへ接続されている。整流ダイオード２８、３２、３６のカソードは、接地された平滑コンデンサー２９、３３、３７へ接続されている。
【００１７】
次に、図１における高圧回路部は、ダイオード２１より出力された直流電圧がトランス１の第１の軸５１に巻回された高圧出力の為の第１の１次巻線２に接続され、他端は高圧回路部の第１のスイッチング素子である高圧スイッチングのＦＥＴ６のドレイン端子に接続され、高圧スイッチングのＦＥＴ６のソース端子は接地されている。高圧スイッチングのＦＥＴ６のゲート端子は、水平駆動パルス（ＨＤ）信号が入力された位相、パルス幅制御回路７から出力される信号が入力されている。第１の１次巻線２と同一の軸に巻回された第１の２次巻線４は、一方を接地され、他端はダイオード３のアノードへ接続されている。ダイオード３のカソード側はダイオード２１のカソード側へ接続され、２次巻線４に発生するパルスを、供給される直流電圧でクランプしている。
【００１８】
第１の軸５１に巻回された巻線６２、６６、７０は高圧発生用巻線で、巻線６２の一方はアノード端子が接地されたダイオード６１のカソード端子へ接続され、他方はコンデンサー６４へ接続されている。コンデンサー６４の他端は、アノード端子をダイオード６１のカソード端子へ接続されたダイオード６３のカソード端子へ接続され、さらに、ダイオード６３のカソード端子は、ダイオード６５のアノード端子へ接続されている。巻線６６、７０についても、同様にダイオード６７、６９、７１、７３、コンデンサー６８、７２が接続され、巻線６２、６６、７０に発生するパルスの全波を整流する回路構成となっている。整流ダイオード７３のカソード側へは高圧が出力され、ＣＲＴのアノード電極に接続されている。以上のように構成された電源、高圧回路の基本動作について説明する。
【００１９】
図１において、第２のスイッチング素子であるＦＥＴ２２のゲート端子には、水平駆動パルス（ＨＤ）に同期した信号が入力され、ゲート端子にＯＮ信号が入力されると、ＧＮＤより第２の１次巻線１４、１５に電流が流れ、ＦＥＴ２２のドレイン、ソースを通して、整流ブリッジ２５の負極側へ電流が流れる。次に、ＦＥＴ２２のゲート端子にＯＦＦ信号が入力されると、１次巻線１４、１５に発生する逆起電力により、ＦＥＴ２２のドレイン端子側へ正電圧が発生する。図３にその動作電圧、電流のタイミングチャートを示す。ＦＥＴ２２のドレイン側に発生した正電圧は、整流ダイオード２１により整流され、平滑コンデンサー２０により平滑される。
【００２０】
整流、平滑された直流出力電圧は、検出抵抗１８、１９、検出コンデンサー１６、１７により、低電圧に分割され、出力調整、パルス幅制御回路２３に送られる。直流出力電圧値が、設定値より高いか低いかにより、ＦＥＴ２２のゲート端子に送られるＯＮ信号のパルス幅を制御する。直流出力電圧が低い場合、ＯＮ信号を長くし、直流出力電圧を高め、
直流出力電圧が高い場合、ＯＮ信号幅を短くし、直流出力電圧を低くするよう信号を制御する。また、１次巻線１４、１５と同様に巻線された第２の２次巻線２６と２７、３０と３１、３４と３５にＦＥＴ２２のドレイン電圧と同様の電圧が誘起され、整流ダイオード２８、３２、３６により整流され、平滑コンデンサー２９、３３、３７により平滑された２次電圧（Ｌｏｗ  ＋Ｂ）が供給される。
【００２１】
次に、高圧回路部の第１の高圧スイッチングのＦＥＴ６のゲート端子に水平駆動用パルスのＨｉ期間が入力されるとＯＮして、ドレイン端子が接地される。これによりトランス１の高圧出力の為の第１の１次巻線２に、前述の直流出力電圧により電流が流れ始める。水平駆動パルスがＬｏｗ期間になると高圧スイッチングのＦＥＴ６がＯＦＦする。すると１次巻線２に逆起電力発生し、高圧発生用巻線６２、６６、７０との間に発生する分布容量、及び共振容量５により共振を行い、高圧スイッチングのＦＥＴ６のドレイン端子にパルス電圧が発生する。この時高圧回路部にある第１の２次巻線４にも同様にパルス電圧が発生する。しかし、巻線４の出力が電源電圧（直流出力電圧）にクランプされる為、ピーク部を電源電圧でカットされた波形となる。従って、第１の高圧スイッチングのＦＥＴ６のドレイン電圧も同様にピーク値がカットされ偏向共振パルスよりも幅の広い高圧パルスを得る事ができる。
【００２２】
これは、高圧負荷が変動した場合でも高圧側へのエネルギーの供給時間が長くなり通常の偏向パルス帰線期間幅のフライバックパルスに対し高圧出力の安定化が図れる。図３にその動作電圧、電流のタイミングチャートを示す。この時、第２のスイッチング素子であるＦＥＴ２２のＯＮ期間により第２の１次巻線１４、１５に流れる電流のピーク時間と、第１のスイッチング素子である高圧スイッチングのＦＥＴ６のＯＮ期間により第１の１次巻線に流れる電流のピーク時間が合わないように考慮されている。
【００２３】
次に、トランス１の動きについて、図３を用いて説明する。まず、第２のスイッチング素子であるＦＥＴ２２のＯＮ期間に第２の１次巻線１４、１５に流れる電流によって誘起される磁束を実線の矢印Ａで示す。１次巻線１４、１５が巻回されるトランス１の第２の軸５２、第３の軸５３は閉磁路を形成し、１次巻線１４、１５は磁束が増大するように巻回されている。１次巻線１４、１５による磁束は、第１の軸５１に対して相反する方向に磁束を誘起し、相殺される為、第１の軸に巻回された巻線に影響を及ぼさない。また、第１のスイッチング素子である高圧スイッチングのＦＥＴ６のＯＮ期間に第１の１次巻線２に流れる電流によって誘起される磁束を破線の矢印Ｂで示す。磁束Ｂは、第２の１次巻線１４、１５を通過するが、磁束Ｂにより誘起される電圧は逆極性となり、相殺されて、１次巻線１４、１５には電圧を発生させない。図４は本発明に使用した３軸フェライトコアの斜視図を示す。また、図５の斜視図に示すような３軸フェライトコアの構造をとることでも、同様の巻線を施すことにより、本発明の性能を得ることができる。
【００２４】
上記の様に３軸構成のトランスを用いることにより、電源、高圧回路の双方から影響を及ぼさない電源、高圧トランスを構成し、高圧の負荷変動による影響を及ぼさない安定した回路を提供し、しかも、第１、第２の１次巻線に流れる電流のピーク時間をずらすことにより、使用するフェライトコアに励磁される磁束密度を小さくすることができ、トランスの小型化を可能とする。
【００２５】
（実施の形態２）
図６は本発明の実施の形態２における電源、偏向、高圧回路図である。偏向回路部の水平出力トランジスタ４５のエミッターは接地され、コレクタにチョークコイル４０が接続され、チョークコイル４０の他端は、トランス１の第１の軸５１に巻回された巻線３８に接続される。巻線３８の他端は、接地されたコンデンサー３９に接続されている。また、水平出力トランジスタ４５のコレクターには、ダンパーダイオード４４、共振コンデンサ
ー４３、及び、偏向ヨークの水平巻線４１が接続され、偏向ヨーク４１の他端は接地されたＳ字補正コンデンサー４２と直列に接続されている。水平出力トランジスタ４５のベースには、水平駆動パルス（ＨＤ）が入力された水平ドライブ回路４６の出力が接続されている。以上のように構成された偏向回路と高圧回路の基本動作について説明する。
【００２６】
図６において、水平駆動パルス（ＨＤ）は、デューティー比が５０％の信号を入力している。高圧回路部の１次巻線２には、水平駆動パルスのＬｏｗ期間に高圧パルスが発生しており、第１の軸５１を通して磁気的に結合された偏向回路側の巻線３８に誘導起電力が発生し、コンデンサー３９に電荷が蓄積される。巻線３８に発生した誘起電圧の負極性部分は、コンデンサー３９を通り、ダンパーダイオード４４のアノード電極を通り、チョークコイル４０、及び巻線３８を通り整流される。高圧パルスは電源電圧でクランプされているため、コンデンサー３９の両端には、整流された直流電圧が発生し、また、その電圧値は、高圧１次巻線２の巻線数と偏向回路側巻線３８との比で決定される。上記のように構成したことにより、高圧側に駆動電源を配置し、高圧回路側に発生する高圧パルスで偏向回路部の電源電圧を得ることが可能となる。
【００２７】
次に、偏向回路側の動作について説明する。図７に本発明の実施の形態２における各点の電圧波形図を示す。Ｃ点は水平駆動パルス、Ｄ点は水平出力トランジスタ４５のベース電圧、Ｅ点は水平出力トランジスタ４５のコレクタ電圧、Ｆ点は高圧回路部スイッチングのＦＥＴ６のドレイン電圧、Ｇ点は巻線３８と巻線４０の接続点電圧を示す。
【００２８】
Ｄ点電圧がＨｉになると、水平出力トランジスタ４５がＯＮし、Ｓ字補正コンデンサー４２から偏向ヨーク４１を通し、水平出力トランジスタ４５のコレクタに偏向電流が流れる。また、この期間に偏向回路の電源となるコンデンサー３９から巻線３８、チョークコイル４０を通して水平出力トランジスタ４５のコレクタに電流が流れる。次に、水平出力トランジスタ４５のベース電圧がＬｏｗになると、水平出力トランジスタ４５はＯＦＦして帰線期間に入る。水平出力トランジスタ４５がＯＦＦすると、偏向回路部の巻線３８、チョークコイル４０のインダクタンス値と偏向ヨーク水平巻線４１のインダクタンス値と共振コンデンサー４３の容量値で決まる周波数で共振を始める。また、同時に高圧回路部のトランスの１次巻線２には、高圧パルスが発生し、コアを経由してＧ点には１次巻線２に発生する電圧の反転電圧が発生する。
【００２９】
共振期間の開始時は、偏向ヨーク４１の継続電流が共振コンデンサー４３に流入し、一定時間を経過すると、共振コンデンサー４３から偏向ヨーク水平巻線４１に電流が流れ込む。その後、偏向ヨーク４１の継続電流は、Ｓ字補正コンデンサー４２、ダンパーダイオード４４を通し偏向電流として流れる。また、この時発生しているＧ点電圧は、コンデンサー３９とダンパーダイオード４４からなる整流回路で負側の電圧を整流し、偏向回路の駆動電源として動作する。ここで、高圧回路側の高圧スイッチングのＦＥＴ６と水平出力トランジスタ４５のＯＦＦ期間に位相差を設けると、コンデンサー３９に蓄えれる電圧を可変できる特性を有している。
【００３０】
ここで、近年のテレビジョン受像機やモニター、ディスプレイは、入力信号が多岐にわたり水平駆動周波数が信号に応じて切替えられるシステムとなっている。
【００３１】
水平駆動周波数ｆＨと偏向ヨークに流れる電流の関係は（数１）で表わされる。ＩＤＹＰＰは、水平偏向電流、Ｖは電源電圧、ＬＤＹは、インダクタンス値、Ｔｓは水平走査期間を表わす。上記数式の中でＶ及びＬＤＹ  は固定でＴｓが変化するためＩＤＹＰＰが変化し、水平振幅が変化する。このためＶを可変として水平振幅を調整する。Ｖを可変する為の手段としては、チョッパー回路を用いて制御する手法が用いられている。
【００３２】
ＩＤＹＰＰ＝（Ｖ／ＬＤＹ）×Ｔｓ・・・（数１）
チョッパー回路では、その出力電圧は（数２）にて与えられる。
【００３３】
Ｖｏ＝（Ｔｏｎ／Ｔ）×Ｖｉｎ・・・（数２）
上記Ｖｏはチョッパー電源の出力電圧、Ｔはスイッチング周波数、ＴｏｎはスイッチングＯＮ期間、Ｖｉｎは入力電圧を表わす。Ｔｏｎ幅を制御することにより出力電圧を調整する。
【００３４】
本発明の高圧回路部のパルス幅は、１次巻線２と分布容量と共振容量４３による共振周波数で固定される。よって、水平駆動周波数が変化すると（数２）のＴに変化が生じＶｏに変化が生じる。従って本発明の高圧回路部は高圧電源としての動作とともに、トランス及びチョークコイル４０によりチョッパー電源も兼ねた動作が可能となる。例えば水平駆動周波数を約４５ＫＨｚに設定し５０％のデュティー比で駆動する。水平駆動周波数を３２ＫＨｚに変化させると数式１ではＩＤＹＰＰ  が約１．４倍になるが、高圧回路部はＶｏが約１／１．４となり相殺することが可能となる。これにより偏向回路の電源が水平駆動周波数に応じてフィードバックが係り、水平振幅の変化を軽減できる。
【００３５】
図８は、本発明の実施の形態２による高圧トランス部の等価回路図を示す。高圧回路部の１次巻線２は、２次巻線４と結合度を１に近い状態で巻線されている。１次巻線の一方は、電源電圧７０の陽極に接続されもう一方は、高圧スイッチングのＦＥＴ６のドレイン端子に接続されている。２次巻線４は、一方が接地され他端は、ダイオード３のアノード端子に接続されて、カソード端子は電源電圧７０の陽極に接続されている。
【００３６】
高圧スイッチングのＦＥＴ６がＯＦＦすると１次巻線２と分布容量Ｃ及び共振容量５で共振が開始される。この時の共振周波数を水平駆動周波数の最高周波数にあわせて設定する。即ち、水平駆動周波数が切り替わるテレビジョン受像機などでは、最も周波数の高い状態に対し５０％デュティー比を選定する。一方２次巻線４は、１次巻線とほぼ同数の巻線をまいて、結合度も１に近い状態で設定されている。よって、１次巻線２に発生した電圧と同様の誘起電圧が発生する。しかし２次巻線４はダイオード３で電源電圧にクランプされているため、共振パルスのピークは、電源電圧以上にすることができない。また、２次巻線４の他端は接地されている為、接地部からみた２次巻線４の両端電圧は、接地点を基準に正負両極性の交流電圧が発生する。この時スイッチングＦＥＴのＯＮ／ＯＦＦのデュティー比を５０％に近い状態に設定し、共振パルスの共振周波数を水平駆動周波数に近い状態で設定すると、２次巻線４の両端電圧は接地点を基準に正側へ電源電圧７０の電圧分、負側に電源電圧７０の電圧分を有する交流電圧波形とすることができる。
【００３７】
これにより、水平期間の約１／２の高圧パルスを得る事が可能となり、高圧負荷の増大に対し安定して供給できるようになるとともに、高圧負荷の変動に対しても影響を受け難い高圧回路とする事ができる。
【００３８】
図６において、高圧回路部のスイッチングのＦＥＴ６のゲート端子に接続される制御回路７には位相制御回路を備えており、その動作について説明する。図６の偏向回路部のスイッチングトランジスタ４５のエミッターは接地され、コレクタにチョークコイル４０を介してトランス巻線３８に接続され、巻線３８の他端は接地されたコンデンサー３９に接続されている。また、スイッチングトランジスタ４５のコレクタには、ダンパーダイオード４４、共振コンデンサー４３、及び偏向ヨークの水平巻線４１が接続され、偏向ヨークの他端は接地されたＳ字補正コンデンサー４２と直列に接続されている。一方、スイッチングトランジスタ４５のベースは、水平駆動パルスが入力される水平ドライブ回路４６へ接続されている。
【００３９】
次に、図５における高圧回路部は、電源回路部よりダイオード２１を通して供給される直流電圧出力がトランスの高圧１次巻線２に接続され、高圧１次巻線２の他端は高圧回路部の第１のスイッチング素子である高圧スイッチングのＦＥＴ６のドレイン端子に接続され、高圧スイッチングのＦＥＴ６のソース端子は接地されている。第２のスイッチング素子である高圧スイッチングのＦＥＴ６のゲート端子は、水平駆動パルスが入力される位相、パルス幅制御回路部７へ接続されている。トランス巻線４の一方は接地され、他方はダイオード３のアノード端子に接続される。ダイオード３のカソード端子はダイオード２１のカソード端子に接続され、発生するパルスを供給される直流電圧でクランプしている。
【００４０】
第１の軸５１に巻回された巻線６２，６６，７０は高圧発生用巻線で、巻線６２の一方はアノード端子が接地されたダイオード６１のカソード端子へ接続され、他方はコンデンサー６４へ接続されている。コンデンサー６４の他端は、アノード端子をダイオード６１のカソード端子へ接続されたダイオード６３のカソード端子へ接続され、さらに、ダイオード６３のカソード端子は、ダイオード６５のアノード端子へ接続されている。巻線６６、７０についても、同様にダイオード６７、６９、７１、７３、コンデンサー６８、７２が接続され、巻線６２、６６、７０に発生するパルスの全波を整流する回路構成となっている。整流ダイオード７３のカソード側へは高圧が出力され、ＣＲＴのアノード電極に接続されている。
【００４１】
以上のように構成されたことにより、実施の形態２に示す如く、偏向パルスの位相を制御することで偏向回路のコンデンサー３９に蓄えられる電圧を制御できる特性を活かし、位相、パルス幅制御回路７により、高圧回路のスイッチング素子のＦＥＴ６のゲート端子に入力されるパルスの位相を制御することにより、偏向パルスにフィードバック制御をかけることが可能となる。これにより、高圧負荷の変動や、水平駆動周波数の変化に対して水平振幅が変化しない回路を実現できる。
【００４２】
図９は本発明の実施の形態２における各点の電圧波形図を示し、図１０は本発明の実施の形態２における位相可変時の偏向パルス変化特性図であって、偏向パルスのピーク値と高圧パルスの立ち上がりの位相を変化させた時の偏向パルスの変化量を示している。図１０において、偏向パルスが小さくなるということは、等価的に水平サイズが小さくなるということを示しており、位相制御を行うことによって、偏向パルスの制御が可能となることを示している。
【産業上の利用可能性】
【００４３】
以上の様に本発明に拠れば、電源、偏向、高圧回路を同一のトランスで構成し、しかも、電源と偏向高圧回路の影響を極力少なくすることができ、小型のトランスで動作できる回路を供給できる。また偏向高圧回路の高圧負荷増大傾向にあるＣＲＴ要求に対し、高圧を安定して供給し、高圧負荷変動に対し高圧の変動を極力低減させ、かつ同高圧負荷の変動が偏向回路に影響を及ぼさないように位相制御を実施し偏向回路の変動を無くした偏向高圧回路を提供することが可能となる。
【図面の簡単な説明】
【００４４】
【図１】本発明の実施の形態１における電源、高圧回路図
【図２】本発明の実施の形態１における電源、高圧回路のスイッチング素子の電圧、電流波形図
【図３】本発明の実施の形態１における３軸トランスの基本構成図
【図４】本発明の実施の形態１におけるフェライトコアの斜視図
【図５】本発明の実施の形態１におけるフェライトコアの斜視図
【図６】本発明の実施の形態２における電源、偏向、高圧回路図
【図７】本発明の実施の形態２における各点の電圧波形図
【図８】本発明の実施の形態２における高圧トランス部の等価回路図
【図９】本発明の実施の形態２における各点の電圧波形図
【図１０】本発明の実施の形態２における位相可変時の偏向パルス変化特性図
【図１１】従来の電源、偏向・高圧回路図
【図１２】従来の偏向・高圧回路図
【符号の説明】
【００４５】
１    トランス
２、４、１４、１５、２６、２７、３０、３１、３４、３５、３８、６２、６６、７０
巻線
６    ＦＥＴ
７    位相、パルス幅制御回路
１８、１９    抵抗
２２    ＦＥＴ
２３    パルス幅制御回路
２５    整流ブリッジ
４０    チョークコイル
４１    偏向ヨーク水平巻線
４２    Ｓ字補正コンデンサー
４３    共振コンデンサー
４４    ダンパーダイオード
４５    水平出力トランジスタ
４６    水平ドライブ回路
５１    第１の軸
５２    第２の軸
５３    第３の軸
【図１】
2005117233.tif 000003
【図２】
2005117233.tif 000004
【図３】
2005117233.tif 000005
【図４】
2005117233.tif 000006
【図５】
2005117233.tif 000007
【図６】
2005117233.tif 000008
【図７】
2005117233.tif 000009
【図８】
2005117233.tif 000010
【図９】
2005117233.tif 000011
【図１０】
2005117233.tif 000012
【図１１】
2005117233.tif 000013
【図１２】
2005117233.tif 000014