(57)【要約】  【課題】  簡単な構成で画素クロックの周期を細かいステップで制御できるようにする。  【解決手段】  多相高周波クロックを生成する多相高周波クロック生成手段と、画素クロックの周期を指示する位相データに基づいて、多相高周波クロックのどの高周波クロックを選択すべきかの選択信号を生成する選択信号生成手段と、前記選択信号に基づいて、多相高周波クロックのうちいずれかを選択するクロック選択手段と、前記クロック選択手段で選択された高周波クロックを分周して画素クロックを生成するクロック分周手段を有する。【選択図】        図２
2005231326.tif 000002
【特許請求の範囲】
【請求項１】
多相高周波クロックを生成する多相高周波クロック生成手段と、画素クロックの周期を指示する位相データに基づいて、多相高周波クロックのどの高周波クロックを選択すべきかの選択信号を生成する選択信号生成手段と、前記選択信号に基づいて、多相高周波クロックのうちいずれかを選択するクロック選択手段と、前記クロック選択手段で選択された高周波クロックから画素クロックを生成するクロック生成手段を有することを特徴とする画素クロック生成装置。
【請求項２】
請求項１記載の画素クロック生成装置において、クロック選択手段に入力される多相高周波クロックのうち、選択されていないクロックにはマスクがかけられていることを特徴とする画素クロック生成装置。
【請求項３】
請求項１記載の画素クロック生成装置において、選択信号生成手段は、前の選択結果と位相データを演算して選択信号を生成することを特徴とする画素クロック生成装置。
【請求項４】
請求項３記載の画素クロック生成装置において、選択信号生成手段は、演算にかえて変換テーブルを用いて選択信号を生成することを特徴とする画素クロック生成装置。
【請求項５】
請求項４記載の画素クロック生成装置において、変換テーブルは書き換え可能であることを特徴とする画素クロック生成装置。
【請求項６】
請求項１記載の画素クロック生成装置において、クロック生成手段は、クロック選択手段で選択されたクロックを分周して画素クロックを生成することを特徴とする画素クロック生成装置。
【請求項７】
光源から出力される光束を、偏向器により走査方向に沿って被走査媒体上を走査させる光走査装置において、請求項１乃至６のいずれか１項に記載の画素クロック生成装置を有することを特徴とする光走査装置。
【請求項８】
請求項７記載の光走査装置を露光手段として用い画像形成することを特徴とする画像形成装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、レーザプリンタ、デジタル複写機、その他、広く画像形成装置で使用される画素クロックの生成及び位相制御に関する。
【背景技術】
【０００２】
レーザプリンタ、デジタル複写機等の画像形成装置の一般的構成を図１４に示す。図１４において、半導体レーザユニット１００１から発光されたレーザ光は、回転するポリゴンミラー１００２によりスキャンされ、走査レンズ１００３を介して被走査媒体である感光体１００４上に光スポットを形成し、その感光体１００４を露光して静電潜像を形成する。このとき、フォトディテクタ１００５で１ライン毎に走査光を検出し、位相同期回路１００９において、クロック生成回路１００８のクロックとフォトディテクタ１００５の出力信号に基づいて、１ライン毎、位相同期のとられた画素クロックを生成して画像処理ユニット１００６へ供給する。画像処理ユニット１００６は、位相同期回路１００９から与えられる画素クロックを基準に画像データを生成し、画素クロックとともにレーザ駆動回路１００７へ出力する。レーザ駆動回路１００７は、画像処理ユニット１００６により生成された画像データと位相同期回路１００９により１ライン毎に位相が設定された画素クロックに従い、半導体レーザユニット１００１の発光時間をコントロールする。
【０００３】
このような走査光学系において、ポリゴンスキャナ等の偏向器の偏向反射面の回転軸からの距離のばらつきは、被走査面上を走査する光スポット（走査ビーム）の走査速度ムラを発生させる。この走査速度ムラは画像の揺らぎとなり画像品質の劣化となる。高品位の画質を要求する場合は走査ムラの補正を行う必要がある。
【０００４】
さらに、マルチビーム光学系の場合、各発光源の発振波長に差があると、走査レンズの色収差が補正されていない光学系の場合に露光位置ずれが発生し、各発光源に対応するスポットが被走査媒体上を走査する時の走査幅は、発光源ごとに差が生じてしまい、画像品質の劣化の要因になってしまうため、走査幅の補正を行う必要がある。
【０００５】
従来、走査ムラ等の補正を行う技術としては、基本的に画素クロックの周波数を変化させて、走査線に沿った光スポット位置を制御する方法が一般的であった（例えば、特許文献１、特許文献２参照）。
【特許文献１】特開平１１−１６７０８１号公報
【特許文献２】特開平２００１−２２８４１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、画素クロックの周波数を変化させる従来方式（周波数変調方式）は、一般に画素クロック制御部の構成が複雑であり、かつ、その複雑さは周波数変調幅が微小になるにつれて増大するため、きめ細かな制御ができないという問題がある。
【０００７】
本発明の目的は、簡単な構成で画素クロックの生成及び位相制御を可能にする画素クロック生成装置及びそれを備えた光走査装置さらには画像形成装置を提供することにある。
【課題を解決するための手段】
【０００８】
本発明の画素クロック生成装置は、多相高周波クロックを生成する多相高周波クロック生成手段と、画素クロックの周期を指示する位相データに基づいて、多相高周波クロックのどの位相の高周波クロックを選択すべきかの選択信号を生成する選択信号生成手段と、前記選択信号に基づいて、多相高周波クロックのうちいずれかを選択するクロック選択手段と、前記選択された高周波クロックを分周して画素クロックを生成するクロック分周手段を備えることを基本とする。
【発明の効果】
【０００９】
本発明によれば、比較的簡単な構成で画素クロックの周期を１クロックごとより細かいステップで制御することが可能となる。また、容易にＡＳＩＣ化することができ、省資源化を図ることができる。そして、このような画素クロック生成装置を使用することで、省資源化の図られた光走査装置を提供でき、さらには、該光走査装置を搭載した省資源の画像形成装置を提供できる。
【発明を実施するための最良の形態】
【００１０】
図１に本発明の画素クロック生成装置を使用した画像形成装置の一実施形態の全体構成を示す。本画像形成装置は、レーザ駆動部２５で駆動されることで任意時間幅のレーザ光を出力する半導体レーザ１１を有している。図１では、半導体レーザ１１をシングルビーム構成としたが、マルチビーム構成とすることでもよい。半導体レーザ１１から出力されたレーザ光は、コリメータレンズ１２及びシリンダレンズ１３を介することで整形され、その後、ポリゴンミラー１４に入射することで、周期性をもって感光体１８上を走査するように反射される。ポリゴンミラー１４で反射されたレーザ光は、感光体１８に照射される前にｆθレンズ１５及びミラー１６及びトロイダルレンズ１７を介することで光軸が曲げられる。このように光軸の曲げられたレーザ光が、感光体１８に照射され、光スポットを形成する。これにより感光体１８上には、半導体レーザ１１の出力に応じた画像（静電潜像）が形成される。
【００１１】
また、ミラー１６の両端には、それぞれフォトディテクタ１９，２０が設けられており、走査の開始と終了とが検出されるように構成されている。即ち、ポリゴンミラー１４により所定方向へ反射するレーザ光は、感光体１８を１ライン走査する前に開始側のフォトディテクタ１９に入射され、走査後にフォトディテクタ２０に入射される。フォトディテクタ１９，２０は、入射されたレーザ光を電気信号（第１／第２水平同期信号）に変換して、これをドット位置ずれ検出・制御部２１に入力する。このようにドット位置ずれ検出・制御部２１には、１ライン毎の走査開始のタイミング信号（第１水平同期信号）と走査終了のタイミング信号（第２水平同期信号）とが入力される。また、フォトディテクタ１９から出力される走査開始のタイミング信号としての第１水平同期信号は、ライン同期信号として画素クロック生成部２２にも入力される。
【００１２】
ドット位置ずれ検出・制御部２１では、フォトディテクタ１９と２０とから入力される２つの電気信号（第１／第２水平同期信号）の時間間隔が測定され、この測定値に基づいて１ライン毎に走査時間のずれ量が求められる。この方法としては、例えば測定された時間間隔を予め設定しておいた基準の時間と比較する等の方法を採用することができる。また、ドット位置ずれ検出・制御部２１は、求めたずれ量を補正するための位相データを生成する。ここで、位相データとは、走査レンズ等よりなる光学系の特性により生じる走査ムラを補正したり、ポリゴンミラー１４の回転ムラによるドット位置ずれを補正したり、レーザ光の色収差によって生じるドット位置ずれを補正するためのものであり、画素クロックの位相のシフト量の指示が示されている。生成された位相データは画素クロック生成部２２に入力される。
【００１３】
画素クロック生成部２２では、フォトディテクタ１９から出力される第１水平同期信号（ライン同期信号）に位相同期させ、また、ドット位置ずれ検出・制御部２１から示された位相データに基づいて半導体レーザ１１を駆動する際のタイミング信号となる画素クロック（ＰＣＬＫ）を生成する。本発明の画素クロック生成装置は、この画素クロック生成部２２として使用されるもので、その構成及び動作については図２以降で詳述する。画素クロック生成部２２で生成された画素クロック（ＰＣＬＫ）は画像処理部２３及びレーザ駆動データ生成部２４に与えられる。
【００１４】
画像処理部２３は、画素クロック（ＰＣＬＫ）を基準に画像データを生成し、これをレーザ駆動データ生成部２４に入力する。レーザ駆動データ生成部２４は、入力された画像データから画素クロック（ＰＣＬＫ）を基準にしてレーザ駆動データ（変調データ）を生成し、これをレーザ駆動部２５に入力する。レーザ駆動部２５はレーザ駆動データ生成部２４から、出力されたレーザ駆動データに従って半導体レーザ１１を駆動する。これにより、感光体１８には、走査幅揺らぎの解消された画像が形成される。
【００１５】
以下、上記したような画像形成装置における画素クロック生成部として使用される本発明の画素クロック生成装置の詳細について、図面を用いて説明する。
【００１６】
図２は、本発明の一実施例の画素クロック生成装置の構成を示すブロック図である。
図２において、画素クロック生成装置１００は、多相高周波クロック生成回路１１０、マスククロック生成回路（１）１２０、マスククロック生成回路（２）１３０、マスククロック生成回路（３）１４０、マスククロック生成回路（４）１５０、選択信号生成回路１６０、クロック選択回路１７０、クロック分周回路１８０からなる。
【００１７】
図３は、本画素クロック生成装置１００で生成される画素クロックＰＣＬＫの出力イメージを示したもので、位相データを画素クロックＰＣＬＫに同期して入力すると、その位相データに従って画素クロックＰＣＬＫの周期が長くなったり、短くなったりする。本実施例において、位相データと画素クロックＰＣＬＫの関係は、図４に示す通りとする。
【００１８】
図２において、多相高周波クロック生成回路１１０は、画素クロックＰＣＬＫの基準となる多相高周波クロックを生成する。ここでは４相のクロックを生成するとする。４相高周波クロックの波形例を図５に示す。図５に示すように、多相高周波クロック生成回路１１０は等間隔で位相がずれた４相の高周波クロックＶＣＬＫ１０〜４０を出力する。
【００１９】
マスククロック生成回路（１）１２０乃至マスククロック生成回路（４）１５０は位相データ、選択データ（選択信号）、画素クロックＰＣＬＫに基づいて、それぞれに入力される高周波クロックＶＣＬＫ１０〜ＶＣＬＫ４０にマスクをかけるかけないの制御を行い、高周波クロックを出力する。図５にマスククロック生成回路１２０〜１５０の構成例を示す。マスク信号生成回路２０１は、高周波クロックＶＣＫｘ０（ｘは１〜４）に同期して、位相データ、選択データＳＥＬ、画素クロックＰＣＬＫに基づいてマスク信号のＭＡＳＫｘ信号を生成し、マスク回路２０２では、ＭＡＳＫｘ信号が“Ｈ”の時、ＶＣＬＫｘ０をマスクして、ＶＣＬＫｘ１は“Ｌ”として出力し、ＭＡＳＫｘ信号が“Ｌ”の時はマスクをせず、ＶＣＬＫｘ０をそのままＶＣＬＫｘ１に出力する。マスクをかける条件はマスククロック生成回路（１）１２０乃至〜マスククロック生成回路（４）１５０それぞれで異なっており、本実施例では図７のように決める。また、ＭＡＳＫｘ信号が変化するタイミングを図８に示す。図８に示すように、ＭＡＳＫｘ信号はＰＣＬＫの立ち下がってからＶＣＬＫｘ０の最初の立ち下がりで変化するようになっている。
【００２０】
選択信号生成回路１６０は、マスククロック生成回路（１）１２０乃至マスククロック生成回路（４）１５０が出力するクロックＶＣＬＫ１１〜ＶＣＬＫ４１のいずれのクロックを選択するかを示す選択データ（選択信号）ＳＥＬを生成する。本実施例では、選択データと選択されるクロックの関係を図９に示すようにする。選択データは以下の演算によって求められる。
選択データ  ＝  前の選択データ＋位相データ
なお、選択データは、ルックアップテーブル等でテーブル変換で求めるようにしてもよい。また、このテーブルを書き換え可能にすることにより、位相データ、選択データの割り当てが変更になっても容易に対応できる。
【００２１】
クロック選択回路１７０は、選択データＳＥＬに基づいて、マスククロック生成回路（１）１２０乃至マスククロック生成回路（４）１５０から出力されるＶＣＬＫ１１〜ＶＣＬＫ４１のいずれかを選択し、ＤＣＬＫとして出力する。選択データが変化するタイミングを図１０に示す。図１０に示すように、本実施例では、選択データはＰＣＬＫが立ち下がってからＤＶＣＬＫの最初の立ち下がりで変化するようになっている。
【００２２】
クロック分周回路１８０は、クロック選択回路１７０から出力されるクロックＤＣＬＫを分周し画素クロックＰＣＬＫとして出力する。本実施例では、ＤＣＬＫを８分周したクロックを画素クロックＰＣＬＫとする。
【００２３】
以上の本画素クロック生成装置１００において、図３で示したような、位相データに基づいて画素クロックＰＣＬＫが生成される様子について、図１１を用いて説明する。
【００２４】
まず、選択データが“０１ｂ”で、図９からＶＣＬＫ２１が選択されてクロックＤＶＣＬＫに出力されているとする。画素クロックＰＣＬＫはＤＶＣＬＫを８分周して生成されており、図１１（ａ）において立ち上がったとする。そして、ＰＣＬＫの立ち上がりに同期して位相データ“０１ｂ”が与えられたとする。これにより、まず、図１１（ｂ）において図７からＭＡＳＫ２が“Ｈ”となり、ＶＣＬＫ２０にマスクがかけられ、ＶＣＬＫ２１は“Ｌ”が出力される。次に、図１１（ｃ）において図７にからＭＡＳＫ３が“Ｌ”となり、それまでＶＣＬＫ３０にかけられていたマスクがなくなり、ＶＣＬＫ３１にはクロックが出力される。また、図１１（ｂ）においては、前述した演算により選択データＳＥＬが“１０ｂ”となる。これにより、図１１（ｂ）以降、ＤＶＣＬＫにはＶＣＬＫ３１が選択されて出力される。図１１に示すように切り替わったところのＤＶＣＬＫのクロック幅は長くなっている。このＤＶＣＬＫをクロック分周回路で８分周することにより、３３／３２ＰＣＬＫ幅のクロックを生成することができる。
【００２５】
次に、図１１（ｅ）において、位相データ“１１ｂ”が与えられた場合について説明する。この場合は、まず、図１１（ｅ）において図７からＭＡＳＫ２が“Ｌ”となり、ＶＣＬＫ２０にかけられていたマスクがなくなり、ＶＣＬＫ２１にはクロックが出力される。次に、図１１（ｆ）においてＭＡＳＫ３が“Ｈ”となりＶＣＬＫ３０にマスクがかけられ、ＶＣＬＫ３１は“Ｌ”が出力される。また、図１１（ｆ）においては、前述した演算により選択データＳＥＬが“０１ｂ”となる。これにより、図１１（ｆ）以降は、図９からＤＶＣＬＫにはＶＣＬＫ２１が選択されて出力される。図１１に示すように、切り替わったところのＤＶＣＬＫのクロック幅は短くなっている。このＤＶＣＬＫをクロック分周回路で８分周することにより、３１／３２ＰＣＬＫ幅のクロックを生成することができる。
【００２６】
以上のように、本発明の画素クロック生成装置によれば、簡単な構成で画素クロックの周期を１クロックごとに制御できる。また、上述した画素クロック生成装置をＡＳＩＣとして構成することにより省資源を図ることができる。
【００２７】
図１２に本発明の画素クロック生成装置を搭載した光走査装置を示す。図１２において、光源ユニット３０１の背面には半導体レーザの制御を司る駆動部及び画素クロック生成装置の回路が形成されたプリント基板３０２が装着され、光軸と直交する光学ハウジング３０４の壁面にスプリングにより当接され、調節ネジ３０３により傾きが合わせられ姿勢が保持される。尚、調節ネジ３０３はハウジング壁面に形成された突起部に螺合される。光学ハウジング内部には、シリンダレンズ３０５、ポリゴンミラーを回転するポリゴンモータ３０８、ｆθレンズ３０６、トロイダルレンズ、および折り返しミラー３０７が各々位置決めされ支持され、また、同期検知センサを実装するプリント基板３０９は、ハウジング壁面に光源ユニットと同様、外側より装着される。光学ハウジング３０４は、カバー３１１により上部を封止し、壁面から突出した複数の取付部３１０にて画像形成装置本体のフレーム部材にネジ固定される。
【００２８】
図１３に、図１２の光走査装置を搭載した画像形成装置の構成例を示す。図１３において、４００が光走査装置を示している。被走査面である感光体ドラム４０１の周囲には、該感光体ドラム４０１を高圧に帯電する帯電チャージャ４０２、光走査装置４００により記録された静電潜像に帯電したトナーを付着して顕像化する現像ローラ４０３、現像ローラにトナーを供給するトナーカートリッジ４０４、感光体ドラム４０１に残ったトナーを掻き取り備蓄するクリーニングケース４０５が配置される。感光体ドラム４０１へは１面毎に複数ライン同時に潜像記録が行われる。記録紙は給紙トレイ４０６から給紙コロ４０７により供給され、レジストローラ対４０８により副走査方向の記録開始のタイミングに合わせて送りだされ、感光体ドラム４０１を通過する際に転写チャージャ４０９によってトナーが転写され、定着ローラ４１０で定着して排紙ローラ４１１により排紙トレイ４１２に排出される。
【図面の簡単な説明】
【００２９】
【図１】本発明の画素クロック生成装置を適用した画像形成装置の一実施例を示す全体構成図である。
【図２】本発明の画素クロック生成装置の一実施例の構成図である。
【図３】本発明による画素クロックの出力イメージを示す図である。
【図４】位相データと画素クロックの対応例を示す表である。
【図５】多相高周波クロックの一例を示す図である。
【図６】マスククロック生成回路の構成例を示す図である。
【図７】マスク条件の一例を示す表である。
【図８】マスク信号の変化タイミングを示す図である。
【図９】選択データと被選択クロックの関係を示す表である。
【図１０】選択データの変化タイミングを示す図である。
【図１１】本画素クロック生成装置の全体的に動作タイミング図である。
【図１２】画素クロック生成装置を搭載した光走査装置の一実施例の構造図である。
【図１３】光走査装置を搭載した画像形成装置の一実施例の構造図である。
【図１４】従来の画像形成装置の一例を示す全体構成図である。
【符号の説明】
【００３０】
１１  半導体レーザ
１４  ポリゴンミラー
１８  感光体
１９，２０  フォトディティタ
２１  ドット位置ずれ検出・制御部
２２  画素クロック生成部
２３  画像処理部
２４  レーザ駆動データ生成部
２５  レーザ駆動部
１００  画素クロック生成装置
１１０  多相高周波クロック生成回路
１２０〜１５０  マスククロック生成回路
１６０  選択信号生成回路
１７０  クロック選択回路
１８０  クロック分周回路
【図１】
2005231326.tif 000003
【図２】
2005231326.tif 000004
【図３】
2005231326.tif 000005
【図４】
2005231326.tif 000006
【図５】
2005231326.tif 000007
【図６】
2005231326.tif 000008
【図７】
2005231326.tif 000009
【図８】
2005231326.tif 000010
【図９】
2005231326.tif 000011
【図１０】
2005231326.tif 000012
【図１１】
2005231326.tif 000013
【図１２】
2005231326.tif 000014
【図１３】
2005231326.tif 000015
【図１４】
2005231326.tif 000016