(57)【要約】      （修正有）【課題】浸食処理による未硬化アンダーフィル材の流動阻害を防止し、大型半導体素子も確実に実装できる配線基板及び半導体実装配線基板を提供する。【解決手段】本基板11は、絶縁部の一面側表層部にガラス結晶化相を有さず、ＳｉをＳｉＯ２換算で５０〜９０ｍｏｌ％含有し、且つ、アンダーフィル材14を介して半導体素子12が実装されることとなる。本他の配線基板は、一面側の表面に認められるガラスの面積割合が４０％以上である。本半導体素子実装配線基板1は、素子接続端子111を有する配線基板11と、基板接続端子121を有する半導体素子12と、接続材13と、アンダーフィル材14と、を備え、配線基板の素子接続端子を有する一面側表層部は、ガラス結晶化相を有さず、ＳｉをＳｉＯ２換算で５０〜９０ｍｏｌ％含有する。本他の半導体素子実装配線基板は、一面側の表面に認められるガラスの面積割合が４０％以上である。【選択図】図３
2005064339.tif 000002
【特許請求の範囲】
【請求項１】
絶縁部と、該絶縁部の表面に一部が露出した導体部とを備え、該絶縁部の一面側の少なくとも表層部はガラスとフィラーとからなり、該ガラスを構成する成分が結晶化された結晶相を含有せず、該ガラスはＳｉをＳｉＯ２換算で５０〜９０ｍｏｌ％含有し、且つ、該一面側にアンダーフィル材を介して半導体素子が実装されることとなることを特徴とする配線基板。
【請求項２】
上記一面側を浸食処理した場合に、該浸食処理後に該一面側の表面に認められるガラスの面積割合が４０％以上である請求項１に記載の配線基板。
【請求項３】
浸食処理を行った後の配線基板であって、絶縁部と、該絶縁部の表面に一部が露出した導体部とを備え、該絶縁部の一面側の少なくとも表層部はガラスとフィラーとからなり、該一面側の表面に認められるガラスの面積割合が４０％以上であり、且つ、該一面側にアンダーフィル材を介して半導体素子が実装されることとなることを特徴とする配線基板。
【請求項４】
表面に素子接続端子を有する配線基板と、該素子接続端子に接続された基板接続端子を有する半導体素子と、該素子接続端子と該基板接続端子とを接続している接続材と、該半導体素子と該配線基板との間に充填されたアンダーフィル材と、を備え、
該配線基板の該素子接続端子を有する一面側の少なくとも表層部は、ガラスとフィラーとからなり、該ガラスを構成する成分が結晶化された結晶相を含有せず、該ガラスはＳｉをＳｉＯ２換算で５０〜９０ｍｏｌ％含有することを特徴とする半導体素子実装配線基板。
【請求項５】
上記配線基板の上記一面側は、浸食処理されている請求項４に記載の半導体素子実装配線基板。
【請求項６】
上記素子接続端子は、最外層が金からなり、該最外層に接して内側に位置する内層がニッケルからなる複層構造のめっき層を有する請求項４又は５に記載の半導体素子実装配線基板。
【請求項７】
表面に素子接続端子を有する配線基板と、該素子接続端子に接続される基板接続端子を有する半導体素子と、該素子接続端子と該基板接続端子とを接続する接続材と、該半導体素子と該配線基板との間を充填するアンダーフィル材と、を備え、
該配線基板の該素子接続端子を有する一面側の少なくとも表層部は、ガラスとフィラーとからなり、該一面側の表面に認められるガラスの面積割合が４０％以上であることを特徴とする半導体素子実装配線基板。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は配線基板及び半導体素子実装配線基板に関する。更に詳しくは、本発明は、アンダーフィル材を用いて半導体素子が実装される配線基板、及び、アンダーフィル材を介して半導体素子が実装された半導体素子実装配線基板に関する。
【背景技術】
【０００２】
従来、セラミック系材料から形成された配線基板では、その表面に形成された導体部に、接続信頼性を向上させるため等の目的でめっきが施される場合がある。このめっきが施される場合、配線基板の表面は、めっき前処理で用いられる酸性溶液に浸食される不具合を生じる場合がある。下記特許文献１には、この問題を解決できるガラスセラミック焼結体が開示されている。また、この特許文献１に関連する知見が下記特許文献５において開示されている。
更に、近年、その使用が急速に進められているフリップチップ実装では、配線基板と実装される半導体素子との間にアンダーフィル材が充填される実装方式が知られている。このアンダーフィル材は、配線基板と半導体素子との間の熱膨張差を緩和し、熱的及び物理的な応力を緩和する役目等を有する。アンダーフィル材を用いた実装で用いられる配線基板が下記特許文献２、下記特許文献３及び下記特許文献４に開示されている。
【０００３】
【特許文献１】特開平１０−１６７８１０号公報
【特許文献２】特開平１０−１８９６５９号公報
【特許文献３】特開平０８−２７９５７４号公報
【特許文献４】特開平１０−１６７８２２号公報
【特許文献５】特開昭６２−１８７１５９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上記特許文献１によると、配線基板の表面部に含有されるホウ素を減少させることで上記の浸食を防止できることが示されている。
しかし、この特許文献１には、ホウ素を水蒸気含有窒素雰囲気で焼成する方法が、配線基板の表面部に含有されるホウ素を減少させる具体的な方法として示されているが、この特殊な雰囲気を用いなければホウ素を減少させることが困難であるという問題がある。また、この焼成条件では、通常、意図しなくとも焼成時にホウ素の蒸散が起こり、種々の不具合が起こることが上記特許文献５等でも知られている。更に、表面部のみからホウ素を減少させた場合は配線基板に反りを生じ易くなるということもあり、昨今のファインライン・ファインスペースを目的とする配線基板等としては適さないという問題がある。また、この特許文献１では、用いる薬液が酸性溶液の場合について述べられているが、昨今のめっき前処理等に用いられる薬液には酸性溶液以外にも、強アルカリ性溶液及びシアン含有溶液等もあり、表面部からホウ素を減少させただけでは耐食性を十分に向上させることが困難であるという問題もある。
一方、上記特許文献２〜４に開示された配線基板は、アンダーフィル材を介する実装方法に利用できるものとして上記文献に示されているが、特にアンダーフィル材を介する実装方法に最適化された配線基板ではない。
【０００５】
本発明は、上記課題を解決するものであり、浸食処理により硬化してアンダーフィル材となる未硬化物の流動が阻害されることを防止し、また、大型の半導体素子を用いた場合にも確実にアンダーフィル材を半導体素子と配線基板との間に充填できる配線基板、及び、この配線基板を用いて形成された半導体実装配線基板を提供することを目的とする。
【課題を解決するための手段】
【０００６】
本発明者らは、上記課題の解決に際してアンダーフィル材を介する実装について詳細に検討を行った。その結果、上記各特許文献に示された技術に係わらず、配線基板と半導体素子との間に硬化してアンダーフィル材となる未硬化物をうまく充填できない場合が多々あることが分かった。
例えば、半導体素子と配線基板とをハンダリフローにより接続した後、半導体素子と配線基板との間に生じた隙間に毛細管現象等を利用して硬化してアンダーフィル材となる未硬化物を流入させる方法では、アンダーフィル材中のアンダーフィル材用フィラーはこの未硬化物を滴下した近傍に残存し、未硬化物中の液状樹脂部分のみが半導体素子と配線基板との間に広がる場合があった。また、半導体素子と配線基板との間に未硬化物が充填されたとしても気泡を生じる場合があった。特に、近年、大型の半導体素子を用いる場合もあり、この大型の半導体素子ではこれらの問題が顕著となる場合が認められた。
本発明はこれらの課題をも解決できるものである。
【０００７】
即ち、本発明は、以下に示す通りである。
（１）絶縁部と、該絶縁部の表面に一部が露出した導体部とを備え、該絶縁部の一面側の少なくとも表層部はガラスとフィラーとからなり、該ガラスを構成する成分が結晶化された結晶相を含有せず、該ガラスはＳｉをＳｉＯ２換算で５０〜９０ｍｏｌ％含有し、且つ、該一面側にアンダーフィル材を介して半導体素子が実装されることとなることを特徴とする配線基板。
（２）上記一面側を浸食処理した場合に、該浸食処理後に該一面側の表面に認められるガラスの面積割合が４０％以上である上記（１）に記載の配線基板。
（３）浸食処理を行った後の配線基板であって、絶縁部と、該絶縁部の表面に一部が露出した導体部とを備え、該絶縁部の一面側の少なくとも表層部はガラスとフィラーとからなり、該一面側の表面に認められるガラスの面積割合が４０％以上であり、且つ、該一面側にアンダーフィル材を介して半導体素子が実装されることとなることを特徴とする配線基板。
（４）表面に素子接続端子を有する配線基板と、該素子接続端子に接続された基板接続端子を有する半導体素子と、該素子接続端子と該基板接続端子とを接続している接続材と、該半導体素子と該配線基板との間に充填されたアンダーフィル材と、を備え、該配線基板の該素子接続端子を有する一面側の少なくとも表層部は、ガラスとフィラーとからなり、該ガラスを構成する成分が結晶化された結晶相を含有せず、該ガラスはＳｉをＳｉＯ２換算で５０〜９０ｍｏｌ％含有することを特徴とする半導体素子実装配線基板。
（５）上記配線基板の上記一面側は、浸食処理されている上記（４）に記載の半導体素子実装配線基板。
（６）上記素子接続端子は、最外層が金からなり、該最外層に接して内側に位置する内層がニッケルからなる複層構造のめっき層を有する上記（４）又は（５）に記載の半導体素子実装配線基板。
（７）表面に素子接続端子を有する配線基板と、該素子接続端子に接続される基板接続端子を有する半導体素子と、該素子接続端子と該基板接続端子とを接続する接続材と、該半導体素子と該配線基板との間を充填するアンダーフィル材と、を備え、該配線基板の該素子接続端子を有する一面側の少なくとも表層部は、ガラスとフィラーとからなり、該一面側の表面に認められるガラスの面積割合が４０％以上であることを特徴とする半導体素子実装配線基板。
【発明の効果】
【０００８】
本発明の配線基板によると、浸食処理により硬化してアンダーフィル材となる未硬化物の流動の妨げがなく、アンダーフィル材を半導体素子と配線基板との間に確実に充填できる。更に、大型の半導体素子を用いた場合にもアンダーフィル材を半導体素子と配線基板との間に確実に充填できる。また、製造時の作業効率も高い。
浸食処理後に認められるガラスの面積割合が４０％以上である場合は、特に、硬化してアンダーフィル材となる未硬化物の流動の妨げがなく、アンダーフィル材を半導体素子と配線基板との間により確実に充填できる。更に、大型の半導体素子を用いた場合にもアンダーフィル材を半導体素子と配線基板との間により確実に充填できる。また、これにより伝送特性に優れた半導体実装配線基板を得ることができる。
【０００９】
本発明の半導体素子実装配線基板によると、半導体素子と配線基板との間に確実にアンダーフィル材が充填されたものを得ることができる。従って、半導体素子と配線基板との間の接続信頼性に優れる。特に、半導体素子と配線基板との間の熱膨張差が効果的に緩和され、熱的及び機械的な応力歪みが効果的に緩和される。更に、優れた伝送特性を発揮させることができる。また、大型の半導体素子を用いた場合にも、半導体素子と配線基板との間に確実にアンダーフィル材が充填された半導体素子実装配線基板を得ることができるので、同様に接続信頼性等に優れる。
素子接続端子が複層構造のめっき層を有する場合は、ハンダとの濡れ性が向上し、半導体素子との接続性を効果的に向上された半導体素子実装配線基板を得ることができる。
【発明を実施するための最良の形態】
【００１０】
本発明について、以下に詳細に説明する。
［１］配線基板
本発明の配線基板うち、浸食処理を施す前のものである第１観点に係る配線基板は、絶縁部と、絶縁部の表面に一部が露出した導体部とを備え、絶縁部の一面側の少なくとも表層部はガラスとフィラーとからなり、ガラスを構成する成分が結晶化された結晶相を含有せず、ガラスはＳｉをＳｉＯ２換算で５０〜９０ｍｏｌ％含有し、且つ、この一面側にアンダーフィル材を介して半導体素子が実装されるものである。
【００１１】
上記「絶縁部」は、少なくとも表層部がガラスとフィラー（以下、「絶縁部用フィラー」ともいう）とからなり、ガラスを構成する成分が結晶化された結晶相を含有しないものである。
上記「少なくとも表層部」とは、配線基板の外表面から１０μｍ以上内部までを意味する。この程度の深さの内部が所定のガラス組成により構成されることで、十分な耐食性を発揮させることができる。また、表層部に含有されるガラスと絶縁部用フィラーとの割合は特に限定されないが、これらの合計量を１００％とした場合に、ガラスが３０〜８０質量％（より好ましくは４０〜７０質量％、更に好ましくは４５〜６５質量％）であることが好ましい。この範囲であれば特に浸食処理に対して高い耐久性を発揮できるからである。
一方、表層部以外の他部の構成は特に限定されない。即ち、例えば、他部も表層部と同様にガラスと絶縁部用フィラーとからなっていてもよく、ガラスのみからなっていてもよい。
【００１２】
また、絶縁部の誘電特性は特に限定されないが、１〜６０ＧＨｚにおける比誘電率は４〜６０であることが好ましく、誘電損失は０．０００１〜０．０１であることが好ましい。
更に、絶縁部の形状は特に限定されず、例えば、板状及び箱状等とすることができる。また、箱状の場合において有する凹部は、略垂直な壁面からなる凹部を有していてもよく、階段状に接続用ステップを備える凹部であってもよい。
【００１３】
上記「ガラス」は、ＳｉをＳｉＯ２換算で５０〜９０ｍｏｌ％（好ましくは５５〜８５ｍｏｌ％、更に好ましくは６０〜８０ｍｏｌ％）含有し、通常、酸化物である。Ｓｉの含有量がこの範囲であれば、未焼成導体部との同時焼結性を保持しつつ、後述する浸食処理を行った場合にも硬化してアンダーフィル材となる未硬化物の流動を妨げ難いからである。
Ｓｉ以外の成分は特に限定されないが、通常、少なくともＡｌ及びＯが含有される。Ａｌの含有量は、Ａｌ２Ｏ３換算で２〜１５ｍｏｌ％（好ましくは３〜１３ｍｏｌ％）であることが好ましい。Ａｌをこの範囲で含有することにより、ガラスを構成する成分の結晶化及びガラスの分相を効果的に抑制できる。Ｏの含有量は特に限定されない。
【００１４】
更に、Ｓｉ、Ａｌ及びＯ以外の成分としては、Ｂ、アルカリ土類金属元素、アルカリ金属元素及び遷移金属元素等を含有できる。これらのうちのアルカリ土類金属元素としてはＣａ、Ｓｒ及びＢａが好ましく、アルカリ金属元素としてはＮａ及びＫが好ましく、遷移金属元素としてはＰｂ、Ｚｒ、Ｆｅ及びＴｉが好ましい。これらの中でも、特にＢ、Ｃａ及びＫが含有されることが好ましい。これらのうちの１種又は２種以上を用いることができる。
また、ガラスには、Ｌｉ及びＭｇが含有されないことが好ましい。これらが含有されると特にＳｉと共に結晶を形成し易くなるため、後述するガラスを構成する成分が結晶化してなる結晶相が形成され易くなるためである。
ガラスの屈伏点は特に限定されないが５００〜８００℃（より好ましくは６００〜８００℃、更に好ましくは６５０〜７５０℃）であることが好ましい。
【００１５】
上記「ガラスを構成する成分が結晶化してなる結晶相」（以下、単に「ガラス結晶化相」ともいう）は、通常、その結晶粒の大きさが（平均粒径又は平均最大径）絶縁部用フィラーに比べ小さい（１．０μｍ未満）。従って、ガラスを構成する成分からなる絶縁部用フィラーよりも小さい結晶相の有無を観察し、絶縁部用フィラーよりも小さい結晶相が無い場合には、ガラス結晶化相は無いものとする。一方、絶縁部用フィラーよりも小さい結晶相を見出すことができた場合には、この結晶相の組成分析を行い、その組成がフィラーを構成する組成である場合にはガラス結晶化相は無いものとする。
このガラス結晶化相としては、例えば、石英、クリストバライト、エンスタタイト、ワラストナイト、コージェライト、アノーサイト、セルジアン、ディオプサイト、スピネル、ユークリプタイト及びスポジュメン等が挙げられる。これらのガラス結晶化相は、Ｘ線回折（以下、単に「ＸＲＤ」という）測定を用いて同定できる。
【００１６】
上記「フィラー（絶縁部用フィラー）」は、ガラス中に分散して含有される。また、このフィラーは、通常、セラミック系材料からなる。このセラミック系材料としては、例えば、アルミナ、チタニア、チタン酸塩（チタン酸マグネシウム、チタン酸カルシウム、チタン酸ストロンチウム、チタン酸バリウム等）、ムライト、ガーナイト、ジルコニア、石英、コーディエライト、フォルステライト、ワラストナイト、アノーサイト、エンスタタイト、ディオプサイト、アーケルマナイト、ゲーレナイト及びスピネル等が挙げられる。これらのうちの１種又は２種以上を用いることができる。
また、絶縁部用フィラーの形状は特に限定されず、粒子状、不定形状、柱状、針状及び鱗片状等とすることができる。更に、絶縁部用フィラーの大きさは特に限定されないが、平均粒径（フィラー形状が粒子形状でない場合には平均最大径）が１〜１０μｍ（より好ましくは２〜８μｍ）であることが好ましい。
【００１７】
上記「導体部」は、導電性（例えば、室温における比抵抗５μΩ・ｃｍ以下）を有する部分であり、通常、金属から構成されている。また、この導体部の一部は、半導体素子との接続に供されるため等の目的で絶縁部の表面から露出されている。この導体部としては、例えば、通常の導通用配線、抵抗用配線、コンデンサ用配線、インダクタンス用配線及びボンディングパッド等が挙げられる。
また、導電部を構成する導電材料は特に限定されず、例えば、Ｃｕ、Ａｇ、Ａｕ、Ｐｄ、Ｐｔ、Ａｌ及びＮｉ等を挙げることができる。これらのうちの１種又は２種以上を用いることができる。これらの中でもＣｕ、Ａｇ、Ａｕ、Ｐｄ及びＰｔのうちの少なくとも１種を主成分（導電成分全体に対して３０質量％以上含有される成分をいう）とすることが好ましい。
【００１８】
上記「アンダーフィル材」は、半導体素子と配線基板との間に充填された部材である。このアンダーフィル材は、通常、半導体素子と配線基板との間の絶縁、熱膨張差の緩和、応力歪みの緩和等の機能を有する。アンダーフィル材は、通常、樹脂からなるアンダーフィル材用樹脂部と、アンダーフィル材用樹脂部中に分散含有されたアンダーフィル材用フィラーとを備えるが、アンダーフィル材用樹脂部のみからなってもよい。
【００１９】
アンダーフィル材用樹脂部を構成するアンダーフィル材用樹脂は、どのような樹脂であってよいが、通常、硬化樹脂（硬化された熱硬化性樹脂及び光硬化性樹脂等）である。但し、熱可塑性樹脂であってもよい。これらのアンダーフィル材用樹脂としては、例えば、エポキシ系樹脂、フッ素樹脂、シリコーン樹脂、ウレタン系樹脂、ポリイミド樹脂、フェノキシ樹脂及びフェノール樹脂等を挙げることができる。これらのうちの１種又は２種以上を用いることができる。
【００２０】
アンダーフィル材の形成方法は特に限定されない。例えば、アンダーフィル材用樹脂が硬化樹脂であって、未硬化状態においては十分な流動性を有する（例えば、粘度が１０００Ｐａ・ｓ以下）未硬化樹脂（オリゴマー）である場合、半導体素子を配線基板上に接続した後、未硬化樹脂を半導体素子と配線基板との間に流入させて、その後、硬化させてアンダーフィル材を得ることができる。熱可塑性樹脂の場合（シート状物を用いる場合等）は、加熱して十分な流動性を与えて同様に処理することができる。
【００２１】
上記アンダーフィル材用フィラーは、通常、セラミック系材料からなる。セラミック系材料としては、前記絶縁部用フィラーを構成するセラミック材料の他、石英ガラス等のガラス材料を適用できる。また、アンダーフィル材用フィラーと絶縁部用フィラーとは同じ組成であってもよく、異なる組成であってもよい。更に、アンダーフィル材用フィラーの形状は特に限定されず、粒子状、不定形状、柱状、針状及び鱗片状等とすることができる。特に球形であると流動性が向上し望ましい。また、アンダーフィル材用フィラーの大きさは特に限定されないが、平均粒径（フィラー形状が粒子形状でない場合には平均最大径）が０．１〜１０μｍ（より好ましくは０．２〜５μｍ）であることが好ましい。
アンダーフィル材中にアンダーフィル材用フィラーが含有される場合、アンダーフィル材用フィラーの含有量は特に限定されないが、通常、アンダーフィル材全体を１００質量％とした場合に５０質量％以上（好ましくは６０〜９０質量％）である。
【００２２】
この配線基板においては、上記特定の表面部を有する一面側の表面は、少なくともこの一面側を浸食処理した場合に、浸食処理後に認められるガラスの面積割合が４０％以上とすることができる。即ち、浸食処理により配線基板表面のガラスが溶出され難いことを意味する。
上記「浸食処理」は、めっきを施すために必要な処理のうち配線基板表面に浸食を引き起こし得る処理である。このような処理としては、以下に示すもの等が挙げられる。本第１観点に係る配線基板は、これらの浸食処理全てを最大時間施した場合であっても面積割合は４０％以上の状態を保持することが可能である。
（１）濃度１０ｍｌ／ｌ以上の硫酸水溶液に浸漬する処理（例えば、酸洗浄工程等）。尚、浸漬時間は限定されないが、通常、０．５分以上（例えば、０．５〜２分）である。
（２）濃度３０ｇ／ｌ以上のＫＣＮ水溶液に浸漬する処理（例えば、シアン洗浄工程等）。尚、浸漬時間は限定されないが、通常、１分以上（例えば、１〜３分）である。
（３）ｐＨ１４以上のプレディップ水溶液に浸漬する処理（例えば、プレディップ工程等）。尚、浸漬時間は限定されないが、通常、０．２分以上（例えば、０．２〜１分）である。
（４）濃度３００ｍｌ／ｌ以上のＰｄ活性液に浸漬する処理（例えば、Ｐｄ活性化処理等）。尚、浸漬時間は限定されないが、通常、１分以上（例えば、１〜３０分）である。
（５）温度８０℃の無電解Ｎｉ−Ｐメッキ液に浸漬する処理（例えば、無電解Ｎｉめっき工程等）。尚、浸漬時間は限定されないが、通常、１０分以上（例えば、１０〜３０分）である。
（６）置換Ａｕメッキ液に浸漬する処理（例えば、Ａｕめっき工程）。尚、浸漬時間は限定されないが、通常、５分以上（例えば、５〜２０分）である。
【００２３】
上記「ガラスの面積割合」は、配線基板の表面をレーザー顕微鏡で５００倍以上に拡大撮影して得られた写真上又は写真を電子化した画像（以下、総じて「画像」ともいう）を用いて測定する。これらの画像上では、絶縁部用フィラーは粒子状に観察され、ガラスはこのフィラーを取り囲む領域として観察されるため、ガラスと絶縁部用フィラーとを判別できる。画像上におけるガラスの面積割合は、実寸で５０ｍｍ角の領域内におけるガラスの面積割合を算出するものとする。算出に際しては、どのような方法を用いてもよい。即ち、例えば、電子化された画像データを用いる場合には、濃淡差を利用して画像解析で面積割合を算出できる。一方、写真又は写真を電子化した画像を紙面に出力した画像を用いる場合には、実寸で５０ｍｍ角の領域を切り出して得られた紙片の重さを測定し、次いで、この紙片から更に絶縁部用フィラーの部分を切り取った後、残りのガラスに当たる紙片の重さを測定し、両者の重量比から求めることもできる。
【００２４】
このガラスの面積割合は４０％以上（より好ましくは４５％以上、更に好ましくは５０％以上、特に好ましくは５５％以上、通常８０％以下）であることが好ましい。ガラスの面積割合が４０％以上であれば硬化してアンダーフィル材となる未硬化物の流動を妨げ難く、アンダーフィル材を確実に充填できる。この所定のガラスの面積割合は、ガラスに含まれるＳｉをＳｉＯ２換算で５０〜９０ｍｏｌ％とし、且つ、焼成時にガラスの結晶化を生じない組成を選択することにより得ることができる。
この特性を有する配線基板では、半導体素子の実装面積（アンダーフィル材と接する面積）が１ｃｍ２以上（更には、４ｃｍ２以上、通常１６ｃｍ２以下）である場合にも、気泡を内包せず、アンダーフィル材用樹脂とアンダーフィル材用フィラーとの分離を生じず、硬化してアンダーフィル材となる未硬化物を半導体素子と配線基板とに挟まれた空間に確実に充填できる。
【００２５】
本発明の配線基板うち、浸食処理を施した後のものである第２観点に係る配線基板は、浸食処理を行った後の配線基板であって、絶縁部と、絶縁部の表面に一部が露出した導体部とを備え、絶縁部の一面側の少なくとも表層部はガラスとフィラーとを含有し、この一面側の表面に認められるガラスの面積割合が４０％以上であり、且つ、この一面側にアンダーフィル材を用いて半導体素子が実装されるものである。
この浸食処理を施した後の配線基板であって、ガラスの面積割合が４０％以上である配線基板は、硬化してアンダーフィル材となる未硬化物の流動を妨げないため、アンダーフィル材を用いる実装に好適である。
【００２６】
上記「浸食処理」は前記第１観点に係る配線基板において述べたものをそのまま適用できる。
上記「配線基板」は浸食処理が施されていること以外、前記第１観点に係る配線基板において述べたものをそのまま適用できる。従って、上記「絶縁部」、上記「ガラス」、上記「絶縁部用フィラー」及び上記「ガラスの面積割合」は、前記第１観点に係る配線基板において述べた各々をそのまま適用できる。また、この第２観点に係る配線基板においても、前記第１の観点に係る配線基板と同様に、ガラスを構成する成分が結晶化された結晶相を含有せず、ガラスはＳｉをＳｉＯ２換算で５０〜９０ｍｏｌ％含有するものであることが好ましい。
【００２７】
但し、上記「導体部」は、前記第１観点に係る配線基板では、配線基板から露出された導体部に、後述する素子接続端子となるめっき層を備えないものである。しかし、本第２観点に係る配線基板では、露出された導体部にめっき層を備えていなくてもよく、備えていてもよいものである。即ち、配線基板に施された浸食処理が、後述する素子接続端子部となるめっき層を形成するための前工程のみである場合には、露出された導体部にはめっき層を有さない。一方、配線基板に施した浸食処理が、めっき層を形成する全ての工程である場合には、めっき層を有するものとなる。
この導体部は、上記以外の導電性、構成材料及び形態（導通用配線、抵抗用配線、コンデンサ用配線、インダクタンス用配線及びボンディングパッド等）等については、前記第１観点に係る配線基板において述べた導体部をそのまま適用できる。
更に、上記「アンダーフィル材」及び上記「半導体素子」は、前記第１観点に係る配線基板において述べた各々をそのまま適用できる。
【００２８】
［２］半導体素子実装配線基板
第１観点に係る半導体素子実装配線基板は、素子接続端子を有する配線基板と、基板接続端子を有する半導体素子と、素子接続端子と基板接続端子とを接続している接続材と、半導体素子と配線基板との間に充填されたアンダーフィル材と、を備え、配線基板の素子接続端子を有する一面側の少なくとも表層部は、ガラスとフィラーとを含有し、ガラスを構成する成分が結晶化された結晶相を含有せず、ガラスはＳｉをＳｉＯ２換算で５０〜９０ｍｏｌ％含有するものである。
【００２９】
一方、第２観点に係る半導体素子実装配線基板は、素子接続端子を有する配線基板と、基板接続端子を有する半導体素子と、素子接続端子と基板接続端子とを接続している接続材と、半導体素子と配線基板との間に充填されたアンダーフィル材と、を備え、配線基板の素子接続端子を有する一面側の表面に認められるガラスの面積割合が４０％以上（より好ましくは４５％以上、更に好ましくは５０％以上、特に好ましくは５５％以上、通常８０％以下）であるものである。
【００３０】
上記「配線基板」は、第１観点に係る半導体素子実装配線基板においては、前記各浸食処理の全てが施された配線基板、又は、浸食処理に含まれる脱脂及び／又は洗浄のみが施された配線基板である。この配線基板は、通常、絶縁部と一部が絶縁部内から露出した導体部とを備え、絶縁部はガラスと絶縁部用フィラーとを含有する。
絶縁部は、ガラスに関してのみ前記第１観点に係る配線基板と同様であること以外は、前記第２観点に係る配線基板と同様である。ガラスに関しては、第１観点に係る配線基板と同様な理由から、ガラスの面積割合は４０％以上（より好ましくは４５％以上、更に好ましくは５０％以上、特に好ましくは５５％以上、通常８０％以下）であることが好ましい。更に、この所定のガラスの面積割合は、ガラスに含まれるＳｉをＳｉＯ２換算で５０〜９０ｍｏｌ％とし、且つ、焼成時にガラスの結晶化を生じない組成を選択することにより得ることができる。
また、導体部については第２観点に係る配線基板と同様である。
【００３１】
一方、第２観点に係る半導体素子実装配線基板においては、前記第１観点に係る半導体実装配線基板の配線基板をそのまま適用できる。但し、上記ガラスが所定の面積割合を有することについては、前記第２観点に係る配線基板と同様である。更に、ガラスを構成する成分が結晶化してなる結晶相を有さず、且つ、ＳｉをＳｉＯ２換算で５０〜９０ｍｏｌ％（好ましくは５０〜８５ｍｏｌ％、更に好ましくは５０〜８０ｍｏｌ％）含有することが好ましいことは、前記第２観点に係る配線基板と同様である。
【００３２】
上記「素子接続端子」は、半導体素子が備える後述する基板接続端子と対向し、後述する接続材を介して接続された部分である。この素子接続端子は、各浸食処理の全てが施された配線基板においては、絶縁部内から露出された導体部の末端部の表面にめっき層が形成されたものである。一方、浸食処理に含まれる脱脂及び／又は洗浄のみが施された配線基板においては、絶縁部内から露出された導体部の末端部そのものである。
【００３３】
上記めっき層は、単層であってもよく、複層であってもよい。また、めっき層を構成するめっき材料は特に限定されない。めっき材料としては、金、ニッケル及びパラジウム等を挙げることができる。これらのうちの１種又は２種以上を用いることができる。このめっき層としては、例えば、最外層が金からなり、最外層に接して内側に位置する内層がニッケルからなる複層構造のものとすることができるが、この構造のめっき層は、導体部が銅を主成分（例えば、導体部全体の７０質量％以上）とする場合に特に好ましい。後述する接続材として多用されるハンダとの濡れ性を向上させることができるからである。
めっき層の厚さは、特に限定されないが、単層の場合には１μｍ以上であることが好ましく、複層の場合には各層が少なくとも０．５μｍ以上であることが好ましい。
【００３４】
上記「半導体素子」は、半導体部分とこの半導体部分の内部及び／又は表面に形成された導体部とを備える。材質、形状及び用途等は限定されない。また、半導体素子は、配線基板と半導体素子との間にアンダーフィル材を介して実装されるものであれば、その実装形態は限定されない。即ち、例えば、配線基板に対していわゆるフェイスダウンして実装されるものであってもよく、フェイスアップしてボンディングワイヤを用いて実装されるものであってもよい。
また、半導体素子の大きさも特に限定されないが、本半導体実装配線基板においては、実装面積（アンダーフィル材と接する面積）が１ｃｍ２以上（更には、４ｃｍ２以上、通常１６ｃｍ２以下）である場合にも、アンダーフィル材用フィラーの偏在がなく、また、内部に気泡を内包しないアンダーフィル材を得ることができる。
【００３５】
上記「基板接続端子」は、配線基板が備える素子接続端子と対向し、接続材を介して接続された部分である。
この基板接続端子は、半導体素子上に形成された導体パターンの末端部そのもの、又は、この末端部の表面にパッド層が形成されたものである。
このパッド層は、単層であってもよく、複層であってもよい。また、パッド層を構成するパッド材料は特に限定されない。パッド材料としては、金及びパラジウム等を挙げることができる。これらのうちの１種又は２種以上を用いることができる。また、パッド層の厚さは特に限定されないが、単層の場合には１μｍ以上であることが好ましく、複層の場合には各層が少なくとも０．５μｍ以上であることが好ましい。更に、このパッド層の平面形状も特に限定されない。また、パッド層の形成方法も特に限定されないが、例えば、スパッタ法及び／又はＣＶＤ法等で形成することができる。
【００３６】
上記「接続材」は、素子接続端子と基板接続端子とを接続し、また、電気的な接続を発揮させることができるものである。この接続材を構成する接続材構成材料は特に限定されないが、例えば、（１）Ａｕ合金、Ａｇ合金及びＣｕ合金等の材料からなる鉛非含有ハンダ材料、（２）錫鉛合金等の鉛含有ハンダ材料等を挙げることができる。
上記「アンダーフィル材」は、前記第１観点に係る配線基板において述べた各々をそのまま適用できる。
本第１観点に係る半導体素子実装配線基板は、配線基板、半導体素子、接続材及びアンダーフィル材以外に、他部を備えることができる。他部としては、例えば、チップコンデンサー、接続ピン、放熱体及び蓋体等が挙げられる。
【００３７】
本発明の配線基板及び本発明に用いる配線基板は、浸食処理前は、絶縁部用フィラーの含有による凹凸を表面に有するものの、ガラスに覆われているために全体としては緻密な表面を有すると考えられる。しかし、浸食処理後は、実施例に示すように表面粗さとの因果関係が認められないが、なんらかの変化を生じているものと考えられる。即ち、所定の結晶相を含有せず且つガラスはＳｉを所定量含有する配線基板である場合、及び／又は、浸食処理後に認められるガラスの面積割合が所定量である場合には、未硬化物の流動を妨げず、これらの特性を有しない場合には妨げられるという差違を生じている。
上記の特性を有する場合には、各浸食処理による必要な効果は従来と同様に得られつつも、未硬化物の流動を妨げる不具合は防止できる。この特性を有することにより浸食処理後に未硬化物の流動を妨げないという理由は定かではない。
また、上記の特性のうち、Ｓｉを所定量含有しても、ガラスの結晶化を生じていると、浸食処理後に未硬化物の流動が妨げられる。この理由についても定かではないが、結晶相又は結晶化していないガラス相中に耐薬品性の低い相を生じ、この相が溶出し易いことが原因として考えられる。
【実施例】
【００３８】
以下に実施例を挙げて、本発明を更に詳しく説明する。
［１］評価用基板の作製
ＳｉＯ２、Ａｌ２Ｏ３、Ｂ２Ｏ３、ＣａＣＯ３、Ｌｉ２Ｏ及びＺｎＯの各粉末を表１のガラス組成となるように混合した。次いで、得られた混合粉末を１６００℃で２時間加熱して溶融した後、急冷して得られたガラス塊を、更に粉砕してガラス粉末を得た。このガラス粉末にフィラーであるアルミナ粉末（平均粒径２μｍ）を表１に示す質量比で混合してガラス・フィラー混合粉末を得た。
このガラス・フィラー粉末全体を１００質量部として、バインダ（アクリル樹脂）２０質量部及び可塑剤（フタル酸ジブチル）１０質量部と、適量の溶剤（トルエン・メチルエチルケトン混合液）とを加え、アルミナポット中で混合してスラリーを得た。
このスラリーをドクターブレード法により厚さ２５０μｍのグリーンシートに成形した後、縦５０ｍｍ、横６０ｍｍの大きさに裁断して未焼成片を得た。得られた未焼成片を４枚積層して未焼成積層体を得た。
この未焼成積層体を、大気雰囲気、９５０℃で２時間焼成して実施例１〜３、比較例１及び２の評価用基板を得た。
【００３９】
【表１】
2005064339.tif 000003
表１中の＊は本発明の範囲外であることを示す。
【００４０】
［２］浸食処理
導体部を備える場合に、この導体部にニッケルめっき及び金めっきを施すために、通常、必要である下記（１）〜（３）の工程を施した。このうち（２）及び（３）は浸食処理であり、（１）は浸食処理ではない。
（１）洗浄工程
濃度５０ｍｌ／ｌのクリーニング水溶液に５分間浸漬して脱脂した後、更に、濃度１０ｍｌ／ｌの硫酸水溶液に１分間浸漬して洗浄した。その後、更に濃度３０ｇ／ｌのＫＣＮ水溶液に２分間浸漬してシアン洗浄を行った。
（２）ニッケルめっき工程
ｐＨ１４以上のプレディップ溶液に０．５分間浸漬を行った後、濃度３００ｍｌ／ｌのＰｄ活性液に２分間浸漬してＰｄ活性化処理を施し、次いで、温度８０℃の無電解Ｎｉ−Ｐめっき液に２０分間浸漬した。
（３）金めっき工程
上記（２）の工程を経た後、水洗し、その後、置換Ａｕめっき液に３０分間浸漬した。
【００４１】
［３］評価
上記［２］の浸食処理を行った後の各評価用基板の表面を下記各測定方法で評価し、表１に併記した。
（１）ガラスの面積割合
レーザー顕微鏡（キーエンス社製、形式「ＶＫ−８５００」）を用い、浸食処理後の評価用基板の表面を１０００倍に拡大した写真を撮影した。このうち実験例３の写真を電子化して得られた画像を図１に、比較例１と同様な画像を図２に示した。この電子化された画像を前記画像処理に供し、全体面積に対するガラスの面積割合を算出し、表１に併記した。尚、図１及び図２において、白い部分は絶縁部用フィラーであり、灰色の部分はガラスである。また、黒い部分は主に絶縁部フィラーの影によるものである。
その結果、比較例１の面積割合は２７％（実施例１の面積割合の３７．５％、実施例３の面積割合の５０％）、比較例２の面積割合は２２％（実施例１の面積割合の３０．６％、実施例３の面積割合の４０．７％）であるのに対して、実施例１〜３の面積割合は５４〜７２％であった。
【００４２】
（２）ガラス結晶相の有無
Ｘ線回折測定装置（リガク社製、形式「ＲＵ−２００ＢＶ」）を用い、浸食処理後の評価用基板の表面に認められる結晶相を同定した。ガラスが結晶化して形成された結晶相が認められなかった例には表１の「ガラス結晶相の有無」の欄に「無」と記載し、ガラスが結晶化して形成された結晶相が認められた例には表１の同欄に「有」と記載した。
その結果、比較例２でのみガラスに由来する結晶相であるリチウムシリケートが認められた。これに対して、実施例１〜実施例３ではこの組成の結晶相に限らず、ガラスに由来する結晶相は認められなかった。
【００４３】
（３）表面粗さＲａ
表面粗さ計（小坂研究所社製、形式「ＳＥ−３０Ｈ」）を用い、浸食処理後の評価用基板の表面粗さを測定し、表１に併記した。
その結果、比較例１と２の表面粗さが０．５１８〜０．７７８であり、実施例１〜３の表面粗さは０．５３７〜０．８７９であった。即ち、表面粗さの測定からは実施例と比較例との大きな違いは認められないことが分かる。
【００４４】
（４）硬化してアンダーフィル材となる未硬化物の流動性
浸食処理後の評価用基板の表面に、１００μｍの間隔を設けて２０μｍ四方のガラス板を積層した。その後、市販のアンダーフィル材（未硬化物：ナミックス社製）を、積層したガラス板の端部から上記の１００μｍの間隔に侵入させた。そして、ガラス板を通して観察されるアンダーフィル材の流動性を観察した。アンダーフィル材を構成するアンダーフィル材用樹脂部となる未硬化物及びアンダーフィル材用フィラーの両方が問題なく上記の間隔を移動して充填された例には、表１の「流動性」の欄に「○」と記載した。また、その他の不具合を生じたものには表１の「流動性」の欄に「×」と記載した。
その結果、比較例１ではアンダーフィル材用フィラーの流動性が十分でなく、上記間隔に気泡が発生してしまう不具合を生じた。また、比較例２では気泡が発生すると共に、アンダーフィル材用フィラーが間隔全域に流動しないという不具合を生じた。これに対して、実施例１〜３では、いずれもアンダーフィル材は問題なく流動した。
【００４５】
（５）まとめ
上記（３）の表面粗さの測定結果より、浸食処理による表面粗さの差は実施例と比較例との間でほとんど認められなかった。それにも係わらずアンダーフィル材の流動性観察においては大きな違いが認められた。
この表面粗さによる比較に対して、ガラス成分中のＳｉの割合が多く（酸化物ｍｏｌ％換算で５０ｍｏｌ％以上）且つガラスに由来する結晶相が認められない場合には流動性観察において良好な結果が得られた。これらの流動性観察において良好な結果が得られた実施例１〜３では、比較例１及び２に比べて表面に認められるガラスの面積割合が多いことが分かる。即ち、比較例１のガラスの面積割合に対して、実施例１は約２．７倍、実施例２は約２．２倍、実施例３は２．０倍である。いずれも比較例よりも２倍以上と大きなガラス面積割合を浸食処理後に保っていることが分かる。
従って、浸食処理前の配線基板においては、ガラス組成中のＳｉの含有量が、酸化物換算ｍｏｌ％で５０〜９０ｍｏｌ％であり、且つ、ガラスに由来する結晶相を有さないことにより、浸食処理を行った場合にもアンダーフィル材の流動性を阻害しないことが分かる。また、浸食処理を行った場合には、浸食処理後の配線基板表面に認められるガラスの面積割合が５４％以上であればアンダーフィル材の流動性を阻害していないことが分かる。
【００４６】
［４］半導体素子実装配線基板の作製
（１）配線基板の作製（図３参照）
上記［１］（３）で得られた厚さ２５０μｍのグリーンシートにビアを形成した後、グリーンシートのビア内に銅を導電成分とするビア導体用ペーストを充填して未焼成ビア導体を形成した。次いで、未焼成ビア導体を形成したグリーンシートの一面側の表面に銅を導電成分とする導体用ペーストを用いて内部導体となる未焼成導体パターンを形成した。得られた未焼成導体パターン及び未焼成ビア導体が形成されたグリーンシートを積層し、縦６０ｍｍ、横６０ｍｍの大きさに裁断して未焼成積層体を得た。
得られた未焼成積層体に湿潤窒素雰囲気下、８５０℃で脱脂を行った。その後、焼成雰囲気を窒素雰囲気に入れ替えた後、１０００℃で２時間焼成して、内部に導体部（112）を備え、導体部の端部が表面に露出された配線基板（11）を得た。
【００４７】
（２）半導体素子の実装
上記［４］（１）で得られた配線基板を、上記［２］で行った浸食処理と同じ工程を経て、配線基板表面に露出した導体部の表面にニッケルめっきを施した後、更に、ニッケルめっき表面に金めっきを施して素子接続端子（111）を形成した。この素子接続端子は、直径８０μｍのほぼ円形状であった。
一方、一面側の基板接続端子（121）上にハンダを用いて形成された接続材（13）となるハンダバンプを有する３０ｍｍ四方の半導体素子（12）を用意し、ハンダバンプ（13）と素子接続端子（111）とが接続されるように位置合わせを行った後、３５０℃に加熱して配線基板（11）上に半導体素子（12）を接合した。接続後の配線基板と半導体素子との間の間隔は１００μｍであった。
【００４８】
（３）アンダーフィル材の充填
その後、配線基板と半導体素子との間に形成された隙間に、硬化してアンダーフィル材用樹脂部（141）となる未硬化物と、この未硬化物中にアンダーフィル材用フィラー（142）が分散含有された市販のアンダーフィル材（未硬化物：ナミックス製アンダーフィル材）を、接合した半導体素子（12）の端部から侵入させた。アンダーフィル材となる未硬化物は、配線基板（11）と半導体素子（12）との間の隙間に流動性良くすぐに広がった。その後、温度１７０℃で６０分間保持して、配線基板（11）と半導体素子（12）との間の隙間をアンダーフィル材（14）を介する半導体素子実装配線基板（1）を得た。
【００４９】
尚、本発明においては、上記の具体的実施例に示すものに限られず、目的、用途に応じて本発明の範囲内で種々変更した実施例とすることができる。
また、本第１観点及び第２観点に係る半導体実装配線基板には含まれないが、第１観点及び第２観点に係る半導体実装配線基板に浸食処理されていない配線基板を用いることもできる。即ち、例えば、導体部が銀からなるために、配線基板内から露出された導体部にめっきを施す必要がない場合が挙げられる。この場合、配線基板が備える素子接続端子は、絶縁部内から露出された導体部の末端部そのものとなる。
【産業上の利用可能性】
【００５０】
本発明は、電子部品関連分野において広く利用される。例えば、本発明は、半導体素子をフリップチップ接続するための電極パットを備えたパッケージ（Ｃ４パッケージ等）、ＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）、ＭＣＰ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｐａｃｋａｇｅ）等のパッケージ、及び、これらのパッケージに抵抗、コンデンサ及び／又はインダクタを備えるＭＣＭ−Ｃ（Ｍｕｌｔｉ  Ｃｈｉｐ  Ｍｏｄｕｌｅ−Ｃｅｒａｍｉｃ）等のモジュールなどに利用される。
【図面の簡単な説明】
【００５１】
【図１】実験例３の評価用基板の表面のレーザー顕微鏡による説明図である。
【図２】比較例１の評価用基板の表面のレーザー顕微鏡による説明図である。
【図３】本発明の半導体実装配線基板の一例を模式的に示す説明図である。
【符号の説明】
【００５２】
1：半導体実装配線基板、11；配線基板、111；素子接続端子、112；導体部、12；半導体素子、121：基板接続端子、13；接続材、14；アンダーフィル材、141；アンダーフィル材用樹脂部、142；アンダーフィル材用フィラー。
【図３】
2005064339.tif 000004
【図１】
2005064339.tif 000005
【図２】
2005064339.tif 000006