(57)【要約】【課題】ダミー抵抗で消費される無駄な電力を低減すると共にダミー抵抗として体格の小さな抵抗を用いることができるフライバック型電源回路を提供する。【解決手段】２次側出力Ｂの電圧値Ｖｂが所定値を越えると、マイクロコンピュータ９によりスイッチ素子Ｑ２がオンし、ダミー負荷回路のスイッチ素子Ｑ１にベース電流が流れてこのスイッチ素子Ｑ１がオン状態となり、ダミー抵抗Ｒ１を介して２次側出力Ｂの１５ｖ出力端子から２次側出力Ａの７ｖ出力端子へダミー電流が流れる。これにより上昇しようとする２次側出力Ａがスイッチング制御回路４にフィードバックされ、スイッチング制御回路４によって２次側出力Ａの電圧値が一定となるようにスイッチング素子２のデューティー比が低減される。【選択図】図１
2005341695.tif 000002
【特許請求の範囲】
【請求項１】
直流電圧をスイッチング素子でスイッチングして複数の２次側巻線を有するトランスにより複数の２次側出力を生成すると共にこれらの２次側出力のうちの一つをスイッチング制御回路にフィードバックしてスイッチング素子のデューティー比を制御するフライバック型電源回路において、
スイッチング制御回路にフィードバックされる２次側出力とそれ以外の２次側出力との間に接続されると共にダミー抵抗とスイッチ素子との直列回路からなるダミー負荷回路と、
スイッチング制御回路にフィードバックされる２次側出力以外の２次側出力の電圧値が所定値以下のときには前記ダミー負荷回路のスイッチ素子をオフさせてダミー抵抗に電流が流れることを防止し、所定値以上に上昇すると前記ダミー負荷回路のスイッチ素子をオンさせることによりスイッチング制御回路にフィードバックされる２次側出力にダミー抵抗を介してダミー電流を流すダミー電流制御回路と
を備えたことを特徴とするフライバック型電源回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、フライバック型電源回路に係り、特に過電圧発生を防止するためのダミー負荷回路を有するフライバック型電源回路に関する。
【背景技術】
【０００２】
直流電圧をスイッチング素子でスイッチングして複数の２次側巻線を有するトランスにより複数の２次側出力を生成するフライバック型の電源回路が例えば特許文献１に開示されている。この電源回路においては、図４に示されるように、トランス２１の複数の２次側出力のうちの一つの出力Ａをスイッチング制御回路２２にフィードバックしてスイッチング素子２３のデューティー比を制御することにより、この出力Ａの安定を図っている。このとき、出力Ａ以外の２次側出力Ｂにかかる負荷が軽減されて消費電流が過度に減少すると、その出力電圧がトランス２１の巻線比に比例せずに過電圧状態となる。そこで、２次側出力Ｂにダミー負荷回路としてダミー抵抗２４を接続し、常時一定の電流を消費させることで過電圧の発生を防止している。
【０００３】
【特許文献１】特開平６−５４５３２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、２次側出力Ｂの電圧をダミー抵抗２４に印加して常時一定の電流を消費させるので、ダミー抵抗２４の消費する無駄な電力が大きくなって発熱量が大きく、またダミー抵抗２４として体格の大きな抵抗が必要になるという問題があった。
【０００５】
この発明は、このような従来の問題点を解消するためになされたもので、ダミー抵抗で消費される無駄な電力を低減すると共にダミー抵抗として体格の小さな抵抗を用いることができるフライバック型電源回路を提供することを目的とする。
【課題を解決するための手段】
【０００６】
この発明に係るフライバック型電源回路は、直流電圧をスイッチング素子でスイッチングして複数の２次側巻線を有するトランスにより複数の２次側出力を生成すると共にこれらの２次側出力のうちの一つをスイッチング制御回路にフィードバックしてスイッチング素子のデューティー比を制御するフライバック型電源回路において、スイッチング制御回路にフィードバックされる２次側出力とそれ以外の２次側出力との間に接続されると共にダミー抵抗とスイッチ素子との直列回路からなるダミー負荷回路と、スイッチング制御回路にフィードバックされる２次側出力以外の２次側出力の電圧値が所定値以下のときにはダミー負荷回路のスイッチ素子をオフさせてダミー抵抗に電流が流れることを防止し、所定値以上に上昇するとダミー負荷回路のスイッチ素子をオンさせてスイッチング制御回路にフィードバックされる２次側出力にダミー抵抗を介してダミー電流を流すダミー電流制御回路とを備えたものである。
【発明の効果】
【０００７】
この発明によれば、スイッチング制御回路にフィードバックされる２次側出力以外の２次側出力の電圧値が所定値以下のときにはダミー電流制御回路がダミー負荷回路のスイッチ素子をオフさせてダミー抵抗に電流が流れることを防止し、所定値以上に上昇するとダミー電流制御回路がダミー負荷回路のスイッチ素子をオンさせることによりダミー抵抗を介してダミー電流をスイッチング制御回路にフィードバックされる２次側出力に流すので、ダミー抵抗で消費される無駄な電力が低減されると共にダミー抵抗として体格の小さな抵抗を用いることが可能となる。
【発明を実施するための最良の形態】
【０００８】
以下、この発明の実施の形態を添付図面に基づいて説明する。
実施の形態１
図１に実施の形態１に係るフライバック型電源回路の構成を示す。トランス１は一つの１次側巻線１１と二つの２次側巻線１２ａ及び１２ｂを有しており、１次側巻線１１にＭＯＳＦＥＴからなるスイッチング素子２を介して直流電源３が接続されている。スイッチング素子２のゲート端子にはスイッチング素子２のデューティー比を制御するスイッチング制御回路４が接続されている。
【０００９】
トランス１の２次側巻線１２ａには、整流用ダイオード５と平滑用コンデンサ６が直列に接続されており、これら整流用ダイオード５と平滑用コンデンサ６の接続点に２次側出力Ａとして７ｖ出力端子が生成されている。また、平滑用コンデンサ６と並列に分圧抵抗Ｒ１１及びＲ１２が接続され、これら分圧抵抗Ｒ１１及びＲ１２の接続点がスイッチング制御回路４に接続されている。
【００１０】
トランス１の２次側巻線１２ｂには、整流用ダイオード７と平滑用コンデンサ８が直列に接続されており、これら整流用ダイオード７と平滑用コンデンサ８の接続点に２次側出力Ｂとして１５ｖ出力端子が生成されている。この１５ｖ出力端子と７ｖ出力端子との間にダミー抵抗Ｒ１とトランジスタからなるスイッチ素子Ｑ１が直列に接続されている。これらダミー抵抗Ｒ１とスイッチ素子Ｑ１により、この発明のダミー負荷回路が形成されている。
【００１１】
スイッチ素子Ｑ１のベース・エミッタ端子間には抵抗Ｒ２が接続され、ベース端子には抵抗Ｒ３を介してＭＯＳＦＥＴからなるスイッチ素子Ｑ２のドレイン端子が接続されている。スイッチ素子Ｑ２のソース端子は接地され、ゲート端子はマイクロコンピュータ９に接続されている。また、出力Ｂとグランドとの間に分圧抵抗Ｒ１３及びＲ１４が接続され、これら分圧抵抗Ｒ１３及びＲ１４の接続点がマイクロコンピュータ９に接続されている。マイクロコンピュータ９、スイッチ素子Ｑ２、抵抗Ｒ２、Ｒ３、Ｒ１３及びＲ１４によりこの発明のダミー電流制御回路が形成されている。
【００１２】
次に、この実施の形態１の動作について説明する。トランス１の１次側巻線１１と２次側巻線１２ａ及び１２ｂの巻線比に応じてそれぞれ２次側出力Ａ及びＢが生成される。分圧抵抗Ｒ１１及びＲ１２を介して２次側出力Ａがスイッチング制御回路４にフィードバックされ、スイッチング制御回路４は２次側出力Ａの電圧値が一定となるようにスイッチング素子２のデューティー比を制御する。
【００１３】
このとき、マイクロコンピュータ９は分圧抵抗Ｒ１３及びＲ１４を介して２次側出力Ｂの電圧値Ｖｂを監視しており、この電圧値Ｖｂが所定値以下のときにはスイッチ素子Ｑ２をオフ状態とする。これにより、ダミー負荷回路のスイッチ素子Ｑ１がオフとなり、ダミー抵抗Ｒ１に電流が流れることが防止される。
【００１４】
一方、２次側出力Ｂにかかる負荷の軽減に起因して２次側出力Ｂの電圧値Ｖｂが所定値を越えると、マイクロコンピュータ９はスイッチ素子Ｑ２をオンさせる。これにより、抵抗Ｒ２及びＲ３を電流が流れ、ダミー負荷回路のスイッチ素子Ｑ１にベース電流が流れてこのスイッチ素子Ｑ１がオン状態となる。その結果、ダミー抵抗Ｒ１を介して２次側出力Ｂの１５ｖ出力端子から２次側出力Ａの７ｖ出力端子へダミー電流が流れ、電力の消費がなされる。
【００１５】
また、このダミー電流により２次側出力Ａの電圧値Ｖａが上昇しようとするが、分圧抵抗Ｒ１１及びＲ１２を介して２次側出力Ａがスイッチング制御回路４にフィードバックされるため、スイッチング制御回路４は２次側出力Ａの電圧値が一定となるようにスイッチング素子２のデューティー比を低減させる。その結果、２次側出力Ｂの電圧値Ｖｂの上昇が抑制される。
【００１６】
このため、図２に示されるように、軽負荷時に２次側出力Ｂが過電圧状態となることが防止される。
なお、ダミー負荷回路が１５ｖ出力端子と７ｖ出力端子との間に接続されているので、１５ｖ出力端子とグランドとの間に接続するよりもダミー抵抗Ｒ１による消費電力は少なくなる。
【００１７】
実施の形態２
実施の形態２に係るフライバック型電源回路の構成を図３に示す。この実施の形態２は、図１に示した実施の形態１の電源回路において、マイクロコンピュータ９の代わりにコンパレータ１０を分圧抵抗Ｒ１３及びＲ１４に接続してスイッチ素子Ｑ２のオン／オフを行うように構成したものである。
このような構成としても、実施の形態１と同様の効果が得られる。
【００１８】
上記の実施の形態１及び２では、トランス１が２次側巻線１２ａ及び１２ｂにより二つの２次側出力Ａ及びＢを生成したが、三つ以上の２次側出力を生成するように構成してもよい。この場合、スイッチング制御回路にフィードバックされる２次側出力以外のすべての２次側出力にそれぞれダミー負荷回路を接続することが好ましい。
【図面の簡単な説明】
【００１９】
【図１】この発明の実施の形態１に係るフライバック型電源回路の構成を示す回路図である。
【図２】実施の形態１における２次側出力Ｂの電流−電圧特性を示すグラフである。
【図３】実施の形態２に係るフライバック型電源回路の構成を示す回路図である。
【図４】従来のフライバック型電源回路の構成を示す回路図である。
【符号の説明】
【００２０】
１  トランス、２  スイッチング素子、３  直流電源、４  スイッチング制御回路、９  マイクロコンピュータ、１０  コンパレータ、１１  １次側巻線、１２ａ，１２ｂ  ２次側巻線、Ｒ１  ダミー抵抗、Ｒ２，Ｒ３，Ｒ１３，Ｒ１４  抵抗、Ｑ１，Ｑ２  スイッチ素子。
【図１】
2005341695.tif 000003
【図２】
2005341695.tif 000004
【図３】
2005341695.tif 000005
【図４】
2005341695.tif 000006