(57)【要約】【課題】向上された電荷伝達効率を有する電荷ポンプ回路が開示される。【解決手段】それぞれ入力ノード及び出力ノードを有して相互直列連結される複数個の昇圧段を具備する電荷ポンプ回路である。前記複数個の昇圧段は、前記入力ノードに一端が連結され、前記昇圧ノードに他端が連結される電荷伝達トランジスター、及び前記電荷伝達トランジスターを通じて電荷が伝達される間に前記電荷伝達トランジスターのバルクのレベルを前記電荷伝達トランジスターの前記一端のレベルと同じくさせるための第１スイッチトランジスターを具備し、前記第１スイッチトランジスターのゲートは前記電荷伝達トランジスターのゲートに連結されることを特徴とする。本発明によると、電荷伝達トランジスターのボディー効果を減少させて電荷伝達トランジスターの電荷伝達効率を高め、結果的にポンピング効率が向上される。【選択図】図２
2005130697.tif 000002
【特許請求の範囲】
【請求項１】
それぞれが入力ノード及び昇圧ノードを有して相互直列に連結される複数個の昇圧段を具備し、
前記複数個の昇圧段は、
前記入力ノードに一端が連結されて前記昇圧ノードに他端が連結される電荷伝達トランジスターと、
前記電荷伝達トランジスターを通じて電荷が伝達される間に前記電荷伝達トランジスターのバルクのレベルを前記電荷伝達トランジスターの前記一端のレベルと同じくさせるための第１スイッチトランジスターとを具備し、
前記第１スイッチトランジスターのゲートは、前記電荷伝達トランジスターのゲートに連結されることを特徴とする電荷ポンプ回路。
【請求項２】
前記複数個の昇圧段は、
前記電荷伝達トランジスターのバルクのレベルを前記電荷伝達トランジスターの前記他端のレベルと同じくさせるための第２スイッチトランジスターをさらに具備し、
前記第２スイッチトランジスターのゲートは、前記電荷伝達トランジスターの前記一端に連結されることを特徴とする請求項１に記載の電荷ポンプ回路。
【請求項３】
前記複数個の昇圧段は、
一端が第１制御信号及び第２制御信号の中の一つに連結され、他端が前記電荷伝達トランジスターのゲートに連結される第１キャパシタと、
一端が前記第１制御信号及び第２制御信号の中の他の一つに連結される第２キャパシタと、
一端が前記昇圧ノードに連結され、他端が前記第１制御信号及び第２制御信号の中のいずれか一つに連結される第３キャパシタと、
ポジティブ端子が前記昇圧ノードに連結され、ネガティブ端子が前記電荷伝達トランジスターのゲートに連結される第１ダイオードと、
ポジティブ端子は前記電荷伝達トランジスターのゲートに連結され、ネガティブ端子は前記第２キャパシタの他端に連結される第２ダイオードと、
一端が前記第２ダイオードのネガティブ端子に連結され、他端が前記昇圧ノードに連結されてゲートが前記電荷伝達トランジスターのゲートに連結される第３スイッチトランジスターとをさらに具備することを特徴とする請求項２に記載の電荷ポンプ回路。
【請求項４】
前記電荷伝達トランジスター及び前記第１ないし第３スイッチトランジスターは、ＰＭＯＳトランジスターであることを特徴とする請求項３に記載の電荷ポンプ回路。
【請求項５】
イネーブル信号に応答し、前記直列に連結される複数個の昇圧段の中の最初段の入力ノードに電荷を供給する電荷供給部をさらに具備することを特徴とする請求項１に記載の電荷ポンプ回路。
【請求項６】
それぞれが入力ノード及び昇圧ノードを有して相互直列に連結される複数個の昇圧段を具備し、
前記複数個の昇圧段は、
一端が前記入力ノードに連結され、他端が前記昇圧ノードに連結される電荷伝達トランジスターと、
一端が前記電荷伝達トランジスターの前記一端に連結され、他端が前記電荷伝達トランジスターのバルクに連結され、ゲートが前記電荷伝達トランジスターのゲートに連結される第１スイッチトランジスターと、
一端が前記電荷伝達トランジスターの前記他端に連結され、他端が前記電荷伝達トランジスターのバルクに連結され、ゲートが前記電荷伝達トランジスターの前記一端に連結される第２スイッチトランジスターとを具備することを特徴とする電荷ポンプ回路。
【請求項７】
前記複数個の昇圧段は、
一端が第１制御信号及び第２制御信号の中の一つに連結され、他端が前記電荷伝達トランジスターのゲートに連結される第１キャパシタと、
一端が前記第１制御信号及び第２制御信号の中の他の一つに連結される第２キャパシタと、
一端が前記昇圧ノードに連結されて他端が前記第１制御信号及び第２制御信号の中のいずれか一つに連結される第３キャパシタと、
ポジティブ端子が前記昇圧ノードに連結され、ネガティブ端子が前記電荷伝達トランジスターのゲートに連結される第１ダイオードと、
ポジティブ端子は前記電荷伝達トランジスターのゲートに連結され、ネガティブ端子は前記第２キャパシタの他端に連結される第２ダイオードと、
一端が前記第２ダイオードのネガティブ端子に連結され、他端が前記昇圧ノードに連結され、ゲートが前記電荷伝達トランジスターのゲートに連結される第３スイッチトランジスターとをさらに具備することを特徴とする請求項６に記載の電荷ポンプ回路。
【請求項８】
前記電荷伝達トランジスター及び前記第１ないし第３スイッチトランジスターは、ＰＭＯＳトランジスターであることを特徴とする請求項７に記載の電荷ポンプ回路。
【請求項９】
イネーブル信号に応答し、前記直列連結される複数個の昇圧段の中の最初段の入力ノードに電荷を供給する電荷供給部をさらに具備することを特徴とする請求項６に記載の電荷ポンプ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路に係り、特に電荷ポンプ回路に関する。
【背景技術】
【０００２】
一般的に、消去及びプログラムが可能な揮発性メモリ装置の場合、Ｆ−Ｎ(Fowler-Nordheim)トンネリングやチャンネルホットエレクトロンインジェクション(Channel Hot Electron Injection)特性を利用してメモリセルの消去及びプログラム動作が行われる。このためには、通常外部から供給される電源電圧より高い電圧が要求される。このような高電圧は、外部ピンを通じて印加されることもあり、チップ内部で発生して使われることもある。チップ内部で高電圧を発生させるためには高電圧発生回路が必要であり、特許文献１に高電圧発生回路が開示されている。通常、高電圧発生回路を電荷ポンプと言う。
【０００３】
最近、チップに印加される電源電圧の継続的な減少の勢いで、チップ内部での高電圧発生がより難しくなり、これによって低電圧で高効率で動作する電荷ポンプ回路が切実に要求されている。
【０００４】
図１は、従来の電荷ポンプ回路の一例を示す回路図である。図１を参照すれば、従来の電荷ポンプ回路は、電荷供給部１０及び相互直列連結される複数個の昇圧段(Boosting Stage)２０,３０,４０,５０を具備する。
【０００５】
各々の昇圧段２０,３０,４０,５０は、電荷伝達トランジスターＰ２１,Ｐ３１,Ｐ４１,Ｐ５１、第１スイッチトランジスターＰ２２,Ｐ３２,Ｐ４２,Ｐ５２、第２スイッチトランジスターＰ２３,Ｐ３３,Ｐ４３,Ｐ５３、第３スイッチトランジスターＰ２４,Ｐ３４,Ｐ４４,Ｐ５４、第１キャパシタＣ２１,Ｃ３１,Ｃ４１,Ｃ５１、第２キャパシタＣ２２,Ｃ３２,Ｃ４２,Ｃ５２、第３キャパシタＣ２３,Ｃ３３,Ｃ４３,Ｃ５３、第１ダイオードＤ２１,Ｄ３１,Ｄ４１,Ｄ５１、及び第２ダイオードＤ２２,Ｄ３２,Ｄ４２,Ｄ５２を含む。
【０００６】
電荷伝達トランジスターＰ２１,Ｐ３１,Ｐ４１,Ｐ５１は、入力ノードＩ２,Ｉ３,Ｉ４,Ｉ５の電荷、即ち前段の昇圧段によってブースティングされた電荷を昇圧ノードＯ２,Ｏ３,Ｏ４,Ｏ５に伝達する役割をする。第１スイッチトランジスターＰ２２,Ｐ３２,Ｐ４２,Ｐ５２及び第２スイッチトランジスターＰ２３,Ｐ３３,Ｐ４３,Ｐ５３は、電荷伝達トランジスターＰ２１,Ｐ３１,Ｐ４１,Ｐ５１のバルクＢ２,Ｂ３,Ｂ４,Ｂ５の電圧が入力ノードＩ２,Ｉ３,Ｉ４,Ｉ５の電圧や昇圧ノードＯ２,Ｏ３,Ｏ４,Ｏ５の電圧の中で高い電圧に維持されるようにするためのものである。
【０００７】
第３スイッチトランジスターＰ２４,Ｐ３４,Ｐ４４,Ｐ５４、第１キャパシタＣ２１,Ｃ３１,Ｃ４１,Ｃ５１、第２キャパシタＣ２２,Ｃ３２,Ｃ４２,Ｃ５２、第３キャパシタＣ２３,Ｃ３３,Ｃ４３,Ｃ５３、第１ダイオードＤ２１,Ｄ３１,Ｄ４１,Ｄ５１、及び第２ダイオードＤ２２,Ｄ３２,Ｄ４２,Ｄ５２は、電荷昇圧に係るものである。信号ＰＵＭＰＥＮは電荷供給部１０をイネーブルさせるための信号であり、信号ＰＳ１,ＰＳ２は昇圧を制御するための信号である。信号ＶＰＰは、最終的に昇圧された電圧を示す。
【０００８】
電荷ポンプ回路では、入力ノードＩ２,Ｉ３,Ｉ４,Ｉ５の電荷、すなわち前段の昇圧段によってブースティングされた電荷が電荷伝達トランジスターＰ２１,Ｐ３１,Ｐ４１,Ｐ５１を通じて次段の昇圧段に伝達される時に電荷伝達トランジスターＰ２１,Ｐ３１,Ｐ４１,Ｐ５１での制限があってはいけない。すなわち、電荷伝達トランジスターＰ２１,Ｐ３１,Ｐ４１,Ｐ５１の電荷伝達効率が高くなければならない。
【０００９】
しかし、上述した従来の電荷ポンプ回路では、電荷伝達トランジスターＰ２１,Ｐ３１,Ｐ４１,Ｐ５１を通じて電荷が伝達する間に第１スイッチトランジスターＰ２２,Ｐ３２,Ｐ４２,Ｐ５２のゲートに連結された昇圧ノードＯ２,Ｏ３,Ｏ４,Ｏ５の電圧レベルが上昇する。その結果、第１スイッチトランジスターＰ２２,Ｐ３２,Ｐ４２,Ｐ５２がターンオフされて電荷伝達トランジスターＰ２１,Ｐ３１,Ｐ４１,Ｐ５１のバルクＢ２,Ｂ３,Ｂ４,Ｂ５の電圧は放電されず、入力ノードＩ２,Ｉ３,Ｉ４,Ｉ５の電圧が高い時のまさにその高電圧がそのまま維持される。
【００１０】
これにより、電荷伝達トランジスターＰ２１,Ｐ３１,Ｐ４１,Ｐ５１がボディー効果の影響を受けて電荷伝達トランジスターＰ２１,Ｐ３１,Ｐ４１,Ｐ５１のスレショルド電圧が上昇し、結局電荷伝達トランジスターＰ２１,Ｐ３１,Ｐ４１,Ｐ５１の電荷伝達効率が下がる。このような現状は、電荷ポンプ回路のポンピング効率を下げる。
【特許文献１】特開２０００-６９７４５号公報
【発明の開示】
【発明が解決しようとする課題】
【００１１】
本発明が達成しよとする技術的課題は、電荷伝達トランジスターのボディー効果を減少させて電荷伝達トランジスターの電荷伝達効率を高め、結果的にポンピング効率が向上される電荷ポンプ回路を提供することにある。
【課題を解決するための手段】
【００１２】
前記技術的課題を果たすため、本発明の一実施例による電荷ポンプ回路は、それぞれが入力ノード及び昇圧ノードを有して相互直列連結される複数個の昇圧段を具備する。前記複数個の昇圧段は、前記入力ノードに一端が連結されて前記昇圧ノードに他端が連結される電荷伝達トランジスター、及び前記電荷伝達トランジスターを通じて電荷が伝達する間に前記電荷伝達トランジスターのバルクのレベルを前記電荷伝達トランジスターの前記一端のレベルと同じくさせるための第１スイッチトランジスターを具備し、前記第１スイッチトランジスターのゲートは前記電荷伝達トランジスターのゲートに連結されることを特徴とする。
【００１３】
前記各々の昇圧段は、前記電荷伝達トランジスターのバルクのレベルを前記電荷伝達トランジスターの前記他端のレベルと同じくさせるための第２スイッチトランジスターをさらに具備し、前記第２スイッチトランジスターのゲートは前記電荷伝達トランジスターの前記一端に連結される。
【００１４】
前記技術的課題を果たすための本発明の他の一実施例による電荷ポンプ回路は、それぞれが入力ノード及び昇圧ノードを有して相互直列連結される複数個の昇圧段を具備する。前記各々の昇圧段は、一端が前記入力ノードに連結されて他端が前記昇圧ノードに連結される電荷伝達トランジスター、一端が前記電荷伝達トランジスターの前記一端に連結されて他端が前記電荷伝達トランジスターのバルクに連結されてゲートが前記電荷伝達トランジスターのゲートに連結される第１スイッチトランジスター、及び一端が前記電荷伝達トランジスターの前記他端に連結されて他端が前記電荷伝達トランジスターのバルクに連結されてゲートが前記電荷伝達トランジスターの前記一端に連結される第２スイッチトランジスターを具備することを特徴とする。
【発明の効果】
【００１５】
本発明による電荷ポンプ回路は、電荷伝達トランジスターのボディー効果を減少させて電荷伝達トランジスターの電荷伝達効率を高め、結果的にポンピング効率を向上させる長所がある。
【発明を実施するための最良の形態】
【００１６】
本発明と本発明の動作上の利点及び本発明の実施によって達成される目的を充分に理解するためには、本発明の望ましい実施例を例示する添付図面及び図面に記載した内容を参照しなければならない。
【００１７】
以下、添付した図面を参照して本発明の望ましい実施例を詳しく説明する。各図面に提示された同じ参照符号は同じ部材を示す。
【００１８】
図２は、本発明の一実施例による電荷ポンプ回路を示す回路図である。
【００１９】
図２を参照すれば、本発明の一実施例による電荷ポンプ回路は、電荷供給部１００及び相互直列に連結される複数個の昇圧段６０,７０,８０,９０を具備する。
【００２０】
電荷供給部１００は、イネーブル信号ＰＵＭＰＥＮに応答して複数個の昇圧段の中の一番目段６０の入力ノードＩ６に電荷を供給する。電荷供給部１００は、ソースに電源電圧ＶＤＤが印加され、ゲートにイネーブル信号ＰＵＭＰＥＮが印加されてドレーンが一番目の昇圧段６０の入力ノードＩ６に連結されるＰＭＯＳトランジスターＰ１０１を含んで構成される。
【００２１】
各々の昇圧段６０,７０,８０,９０は、電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１、第１スイッチトランジスターＰ６２,Ｐ７２,Ｐ８２,Ｐ９２、第２スイッチトランジスターＰ６３,Ｐ７３,Ｐ８３,Ｐ９３、第３スイッチトランジスターＰ６４,Ｐ７４,Ｐ８４,Ｐ９４、第１キャパシタＣ６１,Ｃ７１,Ｃ８１,Ｃ９１、第２キャパシタＣ６２,Ｃ７２,Ｃ８２,Ｃ９２、第３キャパシタＣ６３,Ｃ７３,Ｃ８３,Ｃ９３、第１ダイオードＤ６１,Ｄ７１,Ｄ８１,Ｄ９１、及び第２ダイオードＤ６２,Ｄ７２,Ｄ８２,Ｄ９２を含む。
【００２２】
電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１は、入力ノードＩ６,Ｉ７,Ｉ８,Ｉ９の電荷、すなわち前段の昇圧段によってブースティングされた電荷を昇圧ノードＯ６,Ｏ７,Ｏ８,Ｏ９に伝達する役割をする。電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１は、入力ノードＩ６,Ｉ７,Ｉ８,Ｉ９に一端、すなわちソース及びドレーンの中の一つが連結されて昇圧ノードＯ６,Ｏ７,Ｏ８,Ｏ９に他端、すなわちソース及びドレーンの中の他の一つが連結されるＰＭＯＳトランジスターで構成される。電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１は、それぞれ半導体基板に形成されてフローティングされるｎ型ウェル内にそれぞれ形成される。
【００２３】
第１スイッチトランジスターＰ６２,Ｐ７２,Ｐ８２,Ｐ９２は、電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１を通じて電荷が伝達される間に電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１のバルクＢ６,Ｂ７,Ｂ８,Ｂ９の電圧レベルを入力ノードＩ６,Ｉ７,Ｉ８,Ｉ９の電圧レベルと同じくさせる役割をする。第２スイッチトランジスターＰ６３,Ｐ７３,Ｐ８３,Ｐ９３は、電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１のバルクＢ６,Ｂ７,Ｂ８,Ｂ９の電圧レベルを昇圧ノードＯ６,Ｏ７,Ｏ８,０９の電圧レベルと同じくさせる役割をする。
【００２４】
第１スイッチトランジスターＰ６２,Ｐ７２,Ｐ８２,Ｐ９２は、一端が電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１の一端、すなわち入力ノードＩ６,Ｉ７,Ｉ８,Ｉ９に連結されて他端が電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１のバルクＢ６,Ｂ７,Ｂ８,Ｂ９に連結され、特にゲートが電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１のゲートに連結される。第２スイッチトランジスターＰ６３,Ｐ７３,Ｐ８３,Ｐ９３は、一端が電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１の他端、すなわち昇圧ノードＯ６,Ｏ７,Ｏ８,Ｏ９に連結されて他端が電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１のバルクＢ６,Ｂ７,Ｂ８,Ｂ９に連結されてゲートが電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１の一端、すなわち入力ノードＩ６,Ｉ７,Ｉ８,Ｉ９に連結される。
【００２５】
第３スイッチトランジスターＰ６４,Ｐ７４,Ｐ８４,Ｐ９４、第１キャパシタＣ６１,Ｃ７１,Ｃ８１,Ｃ９１、第２キャパシタＣ６２,Ｃ７２,Ｃ８２,Ｃ９２、第３キャパシタＣ６３,Ｃ７３,Ｃ８３,Ｃ９３、第１ダイオードＤ６１,Ｄ７１,Ｄ８１,Ｄ９１、及び第２ダイオードＤ６２,Ｄ７２,Ｄ８２,Ｄ９２は、電荷昇圧に係るものである。制御信号ＰＳ１,ＰＳ２は、昇圧を制御するための信号であり、制御信号ＰＳ１と制御信号ＰＳ２とは相互反対の位相を有する。
【００２６】
第３スイッチトランジスターＰ６４,Ｐ７４,Ｐ８４,Ｐ９４は、一端が第２ダイオードＤ６２,Ｄ７２,Ｄ８２,Ｄ９２のネガティブ端子に連結されて他端が昇圧ノードＯ６,Ｏ７,Ｏ８,Ｏ９に連結され、ゲートが電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１のゲートに連結される。
【００２７】
第１キャパシタＣ６１,Ｃ７１,Ｃ８１,Ｃ９１は、一端が制御信号ＰＳ１,ＰＳ２,ＰＳ１,ＰＳ２に連結され、他端が電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１のゲートに連結される。第２キャパシタＣ６２,Ｃ７２,Ｃ８２,Ｃ９２は、一端が制御信号ＰＳ２,ＰＳ１,ＰＳ２,ＰＳ１に連結され、他端が第２ダイオードＤ６２,Ｄ７２,Ｄ８２,Ｄ９２のネガティブ端子に連結される。第３キャパシタＣ６３,Ｃ７３,Ｃ８３,Ｃ９３は、一端が昇圧ノードＯ６,Ｏ７,Ｏ８,Ｏ９に連結され、他端が制御信号ＰＳ１,ＰＳ２,ＰＳ１,ＰＳ２に連結される。
【００２８】
第１ダイオードＤ６１,Ｄ７１,Ｄ８１,Ｄ９１は、ポジティブ端子が昇圧ノードＯ６,Ｏ７,Ｏ８,Ｏ９に連結され、ネガティブ端子が電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１のゲートに連結される。第２ダイオードＤ６２,Ｄ７２,Ｄ８２,Ｄ９２のポジティブ端子は、電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１のゲートに連結される。ここで、第１スイッチトランジスターＰ６２,Ｐ７２,Ｐ８２,Ｐ９２、第２スイッチトランジスターＰ６３,Ｐ７３,Ｐ８３,Ｐ９３、及び第３スイッチトランジスターＰ６４,Ｐ７４,Ｐ８４,Ｐ９４は、ＰＭＯＳトランジスターで構成される。
【００２９】
上述したように本発明による電荷ポンプ回路では、第１スイッチトランジスターＰ６２,Ｐ７２,Ｐ８２,Ｐ９２のゲートが電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１のゲートに連結され、電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１のゲートは第１キャパシタ６１,Ｃ７１,Ｃ８１,Ｃ９１を経由して制御信号ＰＳ１,ＰＳ２,ＰＳ１,ＰＳ２に連結されている。
【００３０】
したがって、電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１を通じて電荷が伝達する間には、すなわち制御信号ＰＳ１,ＰＳ２,ＰＳ１,ＰＳ２が低いレベルである間には、第１スイッチトランジスターＰ６２,Ｐ７２,Ｐ８２,Ｐ９２が続いてターンオン状態を維持するので、結局電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１のバルクＢ６,Ｂ７,Ｂ８,Ｂ９の電圧レベルは入力ノードＩ６,Ｉ７,Ｉ８,Ｉ９の電圧レベルとほとんど同じくなる。すなわち、電荷伝達過程の初期に高かったバルクＢ６,Ｂ７,Ｂ８,Ｂ９の電圧レベルが、電荷伝達によって入力ノードＩ６,Ｉ７,Ｉ８,Ｉ９の電圧レベルの低下によって低くなる。
【００３１】
これによって電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１のボディー効果が減少されて電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１のスレショルド電圧が上昇されない。その結果、電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１の電荷伝達効率が向上し、結果的にポンピング効率が向上される。
【００３２】
図３Ａは図１に図示された従来の電荷ポンプ回路に対するシミュレーション結果を示す図面であり、図３Ｂは図２に図示された本発明による電荷ポンプ回路に対するシミュレーション結果を示す図面である。
【００３３】
図３Ａで、Ｉｉ,Ｏｉ,Ｂｉは、それぞれ図１に図示された従来の電荷ポンプ回路で電荷伝達トランジスターＰ２１,Ｐ３１,Ｐ４１,Ｐ５１の中のいずれか一つの入力ノードの電圧、昇圧ノードの電圧、及びバルクの電圧を示す。図３ＢでＩｊ,Ｏｊ,Ｂｊは、それぞれ図２に図示された本発明による電荷ポンプ回路で電荷伝達トランジスターＰ６１,Ｐ７１,Ｐ８１,Ｐ９１の中のいずれか一つの入力ノードの電圧、昇圧ノードの電圧、及びバルクの電圧を示す。ＰＳ１は、電荷伝達トランジスターに印加される制御信号を示す。
【００３４】
図３Ａを参照すれば、従来の電荷ポンプ回路では、電荷伝達トランジスターを通じて電荷が伝達する間に、すなわち制御信号ＰＳ１が低いレベルである間に電荷伝達トランジスターのバルクＢｉの電圧は、放電されずに入力ノードＩｉの電圧が高い時の高電圧がほとんどそのまま維持されることが分かる。一方、図３Ｂを参照すれば、本発明による電荷ポンプ回路では、制御信号ＰＳ１が低いレベルである間に電荷伝達トランジスターのバルクＢｊの電圧が初期に高かった電圧レベルから入力ノードＩｊの電圧レベルほどに低くなることが分かる。
【００３５】
以下、本発明による電荷ポンプ回路の動作がさらに説明される。イネーブル信号ＰＵＭＰＥＮがローに活性化され、第１制御信号ＰＳ１と第２制御信号ＰＳ２とが排他的にパルス動作を始めれば、一番目の昇圧段６０の入力ノードＩ６は電源電圧ＶＤＤに連結されて昇圧段６０,７０,８０,９０の電荷ポンピング動作が始まる。この時、第１制御信号ＰＳ１がローで第２制御信号ＰＳ２がハイなら、電荷伝達トランジスターＰ６１のゲートの電圧がソース、すなわち入力ノードＩ６の電圧よりスレショルド電圧以上に低くなって電荷伝達トランジスターＰ６１がターンオンされ、これによって電源電圧ＶＤＤから入力ノードＩ６に流入された電荷が昇圧ノードＯ６に伝達される。
【００３６】
以後、第１制御信号ＰＳ１がハイになり、第２制御信号ＰＳ２がローになれば、今度は電荷伝達トランジスターＰ７１のゲート電圧がソース、すなわち入力ノードＩ７の電圧よりスレショルド電圧以上に低くなって電荷伝達トランジスターＰ７１がターンオンされ、これによって昇圧ノードＯ６、すなわち入力ノードＩ７の電荷が昇圧ノードＯ７に伝達される。この時、電荷伝達トランジスターＰ６１のゲート電圧は、昇圧ノードＯ６の電荷がダイオードＤ６１を通じて電荷伝達トランジスターＰ６１のゲートに移動することで高くなり、したがって昇圧ノードＯ６の電荷は入力ノードＩ６に逆流されない。
【００３７】
このような動作が直列に連結された昇圧段で連続的に起きて電荷が電源ＶＤＤから最後の昇圧段９０まで伝達され、一部の電荷は昇圧ノードＯ６,Ｏ７,Ｏ８,Ｏ９の電圧を高めるのに使われる。最後の昇圧段９０に伝達された電荷は、第１制御信号ＰＳ１がローになる時に出力ＶＰＰに伝達される。このような過程を通じて、昇圧ノードＯ６,Ｏ７,Ｏ８,Ｏ９の電圧及び出力ＶＰＰの電圧は次第に上昇する。
【００３８】
以上、図面と明細書とで最適実施例が開示された。ここで特定の用語が使われたが、これはただ本発明を説明するための目的で使われたものであり、意味限定や特許請求範囲に記載した本発明の範囲を制限するために使われたものではない。従って、本技術分野の当業者ならこれから多様な変形及び均等な他の実施例が可能だという点を理解しうる。よって、本発明の真正な技術的保護範囲は、特許請求範囲の技術的思想によって決まらなければならない。
【産業上の利用可能性】
【００３９】
本発明による電荷ポンプ回路は、外部から供給される電源電圧より高い高電圧が要求される揮発性メモリ装置に適用できる。
【図面の簡単な説明】
【００４０】
【図１】従来の電荷ポンプ回路の一例を示す回路図である。
【図２】本発明の一実施例による電荷ポンプ回路を示す回路図である。
【図３Ａ】図１に図示された従来の電荷ポンプ回路に対するシミュレーション結果を示す図面である。
【図３Ｂ】図２に図示された本発明による電荷ポンプ回路に対するシミュレーション結果を示す図面である。
【符号の説明】
【００４１】
１００    電荷供給部
６０,７０,８０,９０    昇圧段
Ｂ６,Ｂ７,Ｂ８,Ｂ９    バルク
Ｃ６１,Ｃ７１,Ｃ８１,Ｃ９１    第１キャパシタ
Ｃ６２,Ｃ７２,Ｃ８２,Ｃ９２    第２キャパシタ
Ｃ６３,Ｃ７３,Ｃ８３,Ｃ９３    第３キャパシタ
Ｄ６１,Ｄ７１,Ｄ８１,Ｄ９１    第１ダイオード
Ｄ６２,Ｄ７２,Ｄ８２,Ｄ９２    第２ダイオード
Ｉ６,Ｉ７,Ｉ８,Ｉ９    入力ノード
Ｏ６,Ｏ７,Ｏ８,Ｏ９    昇圧ノード
Ｐ１０１    ＰＭＯＳトランジスター 
Ｐ６１,Ｐ７１,Ｐ８１,Ｐ９１    電荷伝達トランジスター 
Ｐ６２,Ｐ７２,Ｐ８２,Ｐ９２    第１スイッチトランジスター 
Ｐ６３,Ｐ７３,Ｐ８３,Ｐ９３    第２スイッチトランジスター 
Ｐ６４,Ｐ７４,Ｐ８４,Ｐ９４    第３スイッチトランジスター
ＰＳ１,ＰＳ２    制御信号 
ＰＵＭＰＥＮ    イネーブル信号
ＶＤＤ    電源電圧
ＶＰＰ    出力
【図１】
2005130697.tif 000003
【図２】
2005130697.tif 000004
【図３Ａ】
2005130697.tif 000005
【図３Ｂ】
2005130697.tif 000006