(57)【要約】【課題】  画像の上下反転や回転等の画像処理においてメモリ容量を削減しつつ適切な処理を実現する。【解決手段】  画像データ処理に関して、従来フレームメモリで処理していたものを、画像データの書き込みと読み出しが１アクセスサイクル内に完了するように制御することで、フィールドメモリを用いた処理を可能とする。但し単純にフィールドごとに同じアドレスに対して読出と書込を行うと、出力時のブランキング区間のライン数がＯＤＤ（奇数）フィールドのデータとＥＶＥＮ（偶数）フィールドのデータ間において逆転してしまう。そこで、出力手段（出力ステップ）において、第１のフィールドの画像データと、第２のフィールドの画像データとに対して、第１、第２の垂直ブランキング期間の長さの差に応じた異なる出力タイミングを与えて出力画像データとすることで、ＯＤＤフィールドのデータとＥＶＥＮフィールドのデータにおいて垂直ブランキング区間のライン数が逆転しない出力が得られるようにする。【選択図】      図１６
2005130350.tif 000002
【特許請求の範囲】
【請求項１】
１画面が２つのフィールドから成り、１画面を構成する第１及び第２のフィールドのそれぞれの有効データの直後には、互いに長さの異なる第１及び第２の垂直ブランキング期間が設けられている一連の画像データを、フィールド単位で記憶するフィールドメモリ手段と、
上記フィールドメモリ手段に対する画像データの書き込みと読み出しを、各フィールドにおける水平走査線に対応するラインデータごとに行わせると共に、上記画像データの書き込みと読み出しが１アクセスサイクル内に完了するように制御し、さらに各ラインデータの書き込み順序および読み出し順序を、画面垂直方向に沿った昇順または降順に制御するフィールドメモリ制御手段と
上記フィールドメモリ手段から読み出される上記第１のフィールドの画像データと、同じく上記フィールドメモリ手段から読み出される上記第２のフィールドの画像データとに対して、上記第１、第２の垂直ブランキング期間の長さの差に応じた異なる出力タイミングを与えて出力画像データとする出力手段と、
を備えたことを特徴とする画像処理装置。
【請求項２】
上記出力手段は、
ラインデータ単位で記憶を行う複数のラインメモリ手段と、
該各ラインメモリ手段に対する画像データの書き込み及び読み出しを制御するラインメモリ制御手段とから構成され、
上記ラインメモリ制御手段は、上記第１のフィールドの各ラインデータを上記各ラインメモリ手段に保持させる期間と、上記第２のフィールドの各ラインデータを上記各ラインメモリ手段に保持させる期間とが異なる期間となるように、上記各ラインメモリ手段に対する書き込み及び読み出しの動作を制御することで、上記第１、第２の垂直ブランキング期間の長さの差に応じた異なる出力タイミングを与えることを特徴とする請求項１に記載の画像処理装置。
【請求項３】
上記フィールドメモリ制御手段は、上記フィールドメモリ手段に対するラインデータごとの書き込み順序及び読み出し順序を、フィールド期間毎に交互に上記昇順と降順に制御することで、上記出力画像データを、垂直方向に反転された画像データとすることを特徴とする請求項１に記載の画像処理装置。
【請求項４】
上記ラインメモリ制御手段は、上記各ラインメモリ手段に対するデータの書き込み順序と読み出し順序を反転させることで、上記出力画像データを、水平方向に反転された画像データとすることを特徴とする請求項２に記載の画像処理装置。
【請求項５】
１画面が２つのフィールドから成り、１画面を構成する第１及び第２のフィールドのそれぞれの有効データの直後には、互いに長さの異なる第１及び第２の垂直ブランキング期間が設けられている一連の画像データを、フィールド単位でフィールドメモリ手段に記憶する際に、画像データの書き込みと読み出しを、各フィールドにおける水平走査線に対応するラインデータごとに行わせると共に、上記画像データの書き込みと読み出しが１アクセスサイクル内に完了するように制御し、さらに各ラインデータの書き込み順序および読み出し順序を、画面垂直方向に沿った昇順または降順に制御する書込／読出ステップと、
上記書込／読出ステップにより上記フィールドメモリ手段から読み出される上記第１のフィールドの画像データと、同じく上記フィールドメモリ手段から読み出される上記第２のフィールドの画像データとに対して、上記第１、第２の垂直ブランキング期間の長さの差に応じた異なる出力タイミングを与えて出力画像データとする出力ステップと、
を備えたことを特徴とする画像処理方法。
【請求項６】
上記出力ステップでは、
上記第１のフィールドの各ラインデータを、ラインデータ単位で記憶を行う複数のラインメモリ手段に保持させる期間と、上記第２のフィールドの各ラインデータを上記各ラインメモリ手段に保持させる期間とが異なる期間となるように、上記各ラインメモリ手段に対する書き込み及び読み出しの動作を制御することで、上記第１、第２の垂直ブランキング期間の長さの差に応じた異なる出力タイミングを与えることを特徴とする請求項５に記載の画像処理方法。
【請求項７】
１画面が２つのフィールドから成り、１画面を構成する第１及び第２のフィールドのそれぞれの有効データの直後には、互いに長さの異なる第１及び第２の垂直ブランキング期間が設けられている一連の画像データを、フィールド単位で記憶するフィールドメモリ手段と、
上記フィールドメモリ手段に対する画像データの書き込みと読み出しを、各フィールドにおける水平走査線に対応するラインデータごとに行わせると共に、上記画像データの書き込みと読み出しが１アクセスサイクル内に完了するように制御し、さらに各ラインデータの書き込み順序および読み出し順序を、画面垂直方向に沿った昇順または降順に制御するフィールドメモリ制御手段と
上記フィールドメモリ手段から読み出される上記第１のフィールドの画像データと、同じく上記フィールドメモリ手段から読み出される上記第２のフィールドの画像データとに対して、上記第１、第２の垂直ブランキング期間の長さの差に応じた異なる出力タイミングを与えて表示出力のための画像データとする出力手段と、
を備えたことを特徴とする画像表示装置。
【請求項８】
上記出力手段は、
ラインデータ単位で記憶を行う複数のラインメモリ手段と、
該各ラインメモリ手段に対する画像データの書き込み及び読み出しを制御するラインメモリ制御手段とから構成され、
上記ラインメモリ制御手段は、上記第１のフィールドの各ラインデータを上記各ラインメモリ手段に保持させる期間と、上記第２のフィールドの各ラインデータを上記各ラインメモリ手段に保持させる期間とが異なる期間となるように、上記各ラインメモリ手段に対する書き込み及び読み出しの動作を制御することで、上記第１、第２の垂直ブランキング期間の長さの差に応じた異なる出力タイミングを与えることを特徴とする請求項７に記載の画像表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、いわゆるインターレス信号のように、一画面を複数のデータブロックから構成する方式の画像信号に対して画像処理を行う画像処理装置、および、その画像処理方法、並びにこの画像処理方法を適用して処理を施した画像信号により表示を行う画像表示装置に関する。
【背景技術】
【０００２】
【特許文献１】特開平１０−３１２４５５号公報
【０００３】
プログレッシブＣＣＤを使用した撮像装置などでは、一画面（１フレーム）分の撮像データが一時にまとめて得られる。すなわち、撮像データはノンインターレス（順次走査）方式であるため、場合によっては、ＮＴＳＣ方式やＰＡＬ方式などのインターレス（飛び越し走査）方式に変換されてから表示用の画像データとして提供されることになる。
【０００４】
このような画像信号処理は、通常、メモリコントローラによって行われる。そして上述のノンインターレス方式からインターレス方式の変換については、これまで２つのフレームメモリが用いられていた。
１フレーム分のデータは、走査ラインごとのアドレスに応じて偶数フィールドと奇数フィールドの２つのフィールドデータに振り分けられるが、その際に、それぞれのフィールドデータを一時蓄積するため、及び変換後のデータをリアルタイム出力するために、２つのフレームメモリが必要とされたのである。但し、この処理に関しては、近年になってメモリ容量を削減する取り組みがなされ、上記特許文献１に見られるように、１つのフレームメモリで処理を行うことが可能なメモリアクセス方法が提案されている。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
ところがこれに対し、例えば画像の上下反転や回転、静止画表示といったその他の画像信号処理については、従来から１つのフレームメモリが用いられている。しかしながら、こうした処理、特にインターレス信号の処理におけるメモリについては、未だ容量削減のための具体的方策が確立されてはいなかった。
【課題を解決するための手段】
【０００６】
本発明はかかる問題点に鑑みてなされたもので、その目的は、メモリ容量が小さくて済む画像処理装置、画像表示装置を提供し、また容量が小さなメモリを用いながらも、適正な画像処理を可能とする画像処理方法を提供することにある。
【０００７】
本発明の画像処理装置は、１画面が２つのフィールドから成り、１画面を構成する第１及び第２のフィールドのそれぞれの有効データの直後には、互いに長さの異なる第１及び第２の垂直ブランキング期間が設けられている一連の画像データを、フィールド単位で記憶するフィールドメモリ手段と、上記フィールドメモリ手段に対する画像データの書き込みと読み出しを、各フィールドにおける水平走査線に対応するラインデータごとに行わせると共に、上記画像データの書き込みと読み出しが１アクセスサイクル内に完了するように制御し、さらに各ラインデータの書き込み順序および読み出し順序を、画面垂直方向に沿った昇順または降順に制御するフィールドメモリ制御手段と、上記フィールドメモリ手段から読み出される上記第１のフィールドの画像データと、同じく上記フィールドメモリ手段から読み出される上記第２のフィールドの画像データとに対して、上記第１、第２の垂直ブランキング期間の長さの差に応じた異なる出力タイミングを与えて出力画像データとする出力手段とを備える。
また上記出力手段は、ラインデータ単位で記憶を行う複数のラインメモリ手段と、該各ラインメモリ手段に対する画像データの書き込み及び読み出しを制御するラインメモリ制御手段とから構成される。そして上記ラインメモリ制御手段は、上記第１のフィールドの各ラインデータを上記各ラインメモリ手段に保持させる期間と、上記第２のフィールドの各ラインデータを上記各ラインメモリ手段に保持させる期間とが異なる期間となるように、上記各ラインメモリ手段に対する書き込み及び読み出しの動作を制御することで、上記第１、第２の垂直ブランキング期間の長さの差に応じた異なる出力タイミングを与える。
また上記フィールドメモリ制御手段は、上記フィールドメモリ手段に対するラインデータごとの書き込み順序及び読み出し順序を、フィールド期間毎に交互に上記昇順と降順に制御することで、上記出力画像データを、垂直方向に反転された画像データとする。
また上記ラインメモリ制御手段は、上記各ラインメモリ手段に対するデータの書き込み順序と読み出し順序を反転させることで、上記出力画像データを、水平方向に反転された画像データとする。
【０００８】
また本発明の画像表示装置は、上記画像処理装置を備え、上記出力手段による出力画像データを表示させる画像表示装置である。
【０００９】
本発明の画像処理方法は、１画面が２つのフィールドから成り、１画面を構成する第１及び第２のフィールドのそれぞれの有効データの直後には、互いに長さの異なる第１及び第２の垂直ブランキング期間が設けられている一連の画像データを、フィールド単位でフィールドメモリ手段に記憶する際に、画像データの書き込みと読み出しを、各フィールドにおける水平走査線に対応するラインデータごとに行わせると共に、上記画像データの書き込みと読み出しが１アクセスサイクル内に完了するように制御し、さらに各ラインデータの書き込み順序および読み出し順序を、画面垂直方向に沿った昇順または降順に制御する書込／読出ステップと、上記書込／読出ステップにより上記フィールドメモリ手段から読み出される上記第１のフィールドの画像データと、同じく上記フィールドメモリ手段から読み出される上記第２のフィールドの画像データとに対して、上記第１、第２の垂直ブランキング期間の長さの差に応じた異なる出力タイミングを与えて出力画像データとする出力ステップとを備える。
また上記出力ステップでは、上記第１のフィールドの各ラインデータを、ラインデータ単位で記憶を行う複数のラインメモリ手段に保持させる期間と、上記第２のフィールドの各ラインデータを上記各ラインメモリ手段に保持させる期間とが異なる期間となるように、上記各ラインメモリ手段に対する書き込み及び読み出しの動作を制御することで、上記第１、第２の垂直ブランキング期間の長さの差に応じた異なる出力タイミングを与える。
【００１０】
以上の本発明では、画像データ（例えばＮＴＳＣ方式、ＰＡＬ方式等の画像データ）の処理に関して、従来フレームメモリで処理していたものを、フィールドメモリを用いて処理する。特に、フィールドメモリに対するメモリアクセスは、画像データの書き込みと読み出しが１アクセスサイクル内に完了するように制御する。つまり前フィールドデータのリード直後に現フィードデータのライト動作をする方式（本明細書では「読出し・上書き」と表現することとする）を取ることで、フィールドメモリを用いた処理を可能とする。
ただし、この「読出し・上書き」を単純にフィールドごとに同じアドレスに対して行うと、出力時のブランキング区間のライン数がＯＤＤ（奇数）フィールドのデータとＥＶＥＮ（偶数）フィールドのデータ間において逆転してしまう。
そこで、出力手段（出力ステップ）において、第１のフィールドの画像データと、第２のフィールドの画像データとに対して、第１、第２の垂直ブランキング期間の長さの差に応じた異なる出力タイミングを与えて出力画像データとすることで、ＯＤＤフィールドのデータとＥＶＥＮフィールドのデータにおいて垂直ブランキング区間のライン数が逆転しない出力が得られるようにする。
【発明の効果】
【００１１】
本発明によれば、１画面が２つのフィールドからなるように構成された一連の画像データをフィールド単位で記憶するフィールドメモリ手段を設け、フィールドメモリ手段に対する画像データの書き込みと読み出しを１アクセスサイクル内に行うようにしたので、従来１フレームごとに行っていた画像処理を１フィールド単位で行うことが可能となり、画像処理におけるメモリ容量を大幅に削減できる。また、こうした画像処理における処理速度を向上させることも可能となる。
また、１画面を構成する第１および第２のフィールドのそれぞれの有効データの直後に、互いに長さの異なる第１および第２の垂直ブランキング期間が設けられていることで、上記フィールドメモリ手段からの出力時のブランキング区間のライン数が第１のフィールドのデータと第２のフィールドのデータ間において逆転してしまうが、本発明では上記のように例えばラインメモリ手段を用いた出力手段（出力ステップ）において、第１のフィールドの画像データと、第２のフィールドの画像データとに対して、第１、第２の垂直ブランキング期間の長さの差に応じた異なる出力タイミングを与えて出力画像データとしている。これは、一方のフィールドデータの出力をずらすように調整することになり、結果として垂直ブランキング期間のデータ長が調整される。これにより垂直ブランキング期間長の逆転のない、適切な画像データ出力が可能となる。
つまりフィールドメモリを用いた本発明の画像処理によって適正に処理が施されたデータ出力を得ることができ、上記のメモリ容量の削減は問題なく実現できる。
【発明を実施するための最良の形態】
【００１２】
以下、本発明の実施の形態を説明するが、まず図１〜図１５で本発明の基本構成を説明し、その後、その基本構成を踏まえた実施の形態を図１６〜図１８で説明する。
【００１３】
＜基本構成＞
図１は本発明の実施の形態にかかる画像処理装置の基本構成を示している。
この画像処理装置は、例えば、ビデオカメラに一体的に組み込まれ、取得した撮像データに各種の処理を施し、表示用の画像データに加工するためのものである。そのうち、画像を上下反転したり、回転したりする処理は、フィールドメモリ１０、及びラインメモリ２１，２２において行われる。なお、フィールドメモリ１０に入力される入力画像データＤＩは、ここではＮＴＳＣ信号とする。
【００１４】
ＮＴＳＣ方式では、一枚の画像（フレーム）を、２枚の画像（フィールド）で構成している。１フレームに含まれるフィールドは、ＯＤＤ（奇数）フィールド、ＥＶＥＮ（偶数）フィールドと区別され、それぞれの水平走査線が、画面上で交互に位置するよう構成されている。
各走査線に対応するデータはラインデータと呼ばれる。なお、ＮＴＳＣ信号では、隣接するフィールドの有効ラインデータ間に、垂直ブランキング期間に対応するイネーブル信号が挟まれている（図３で後述）。
【００１５】
フィールドメモリ１０は、入力画像データＤＩを１フィールド単位で記憶するメモリであり、指定された１つのメモリ領域で、１アクセスサイクルの間に読み出しと書き込みを行うように構成されている。そのようなフィールドメモリ１０としては、ＤＲＡＭが好適に用いられる。
フィールドメモリ１０は、基本的には図２のように、１フィールド分のラインデータＤＬ（ＤＬ（１）、ＤＬ（２）・・・）が、それぞれのライン番号１，２，・・・に対応するアドレス（ａｄｒ：ROWアドレス）のメモリ領域に蓄積されるようになっている。従ってフィールドメモリ１０は、少なくとも１フィールドの有効ライン数である２４３のメモリ領域を必要とすることになる。
【００１６】
フィールドメモリ制御回路１は、フィールドメモリ１０の読出し／書き込み動作を制御する。ここでは、フィールドメモリ制御回路１は、アドレス値ａｄｒ（＝１〜２４３）によって指定されたメモリ領域からデータを読み出した上、そこに新たなデータを書き込む（上書きする）という動作を、１アクセスサイクル内に行うよう制御する。
具体的にはＣＡＳ信号（Column  Address  strobe：列選択信号）の１サイクル中に、出力制御信号ＯＥと書き込み制御信号ＷＥの双方を活性化するような制御がなされる。なお、説明上、こうしたフィールドメモリ１０で行われる、１アクセスサイクル内の読み出しと書き込み（上書き）動作のことを、「読出・上書き」と呼ぶ。
【００１７】
ラインカウンタ１１は、ラインデータＤＬの書き込みに同期してアドレス値ａｄｒをカウントする動作により、ライン数をカウントするようになっている。これにより、ラインデータＤＬは、アドレス値ａｄｒで指定されたアドレスのメモリ領域に書き込まれる。
【００１８】
フィールドメモリ１０は、画像の上下を反転させる際に、ラインデータＤＬの列を垂直方向に入れ換えるために利用される。すなわち、垂直方向のデータ入れ換えは、入力画像データＤＩをフィールドメモリ１０に一旦に入力し、ラインデータＤＬごとに逆の順に読み出すことで行われる。このときの読出順序は、ここでは、制御信号bk_lineを用いて制御する。
制御信号bk_lineは、例えば、画像を反転または回転させる外部入力信号に応じて生成され、ラインカウンタ１１に入力される。
ラインカウンタ１１は、制御信号bk_lineによってアドレスａｄｒの発生が制御される。即ち図２に示すように制御信号bk_line＝０であれば、１，２，・・・と昇順に、アドレス値ａｄｒを発生させる。この場合、フィールドメモリ１０における各ラインデータの書込や読出は、アドレス値の小さい方から順方向に行われることになる。
またラインカウンタ１１は、制御信号bk_line＝１であれば、２４３，２４２，・・・と降順にアドレス値ａｄｒを発生させる。この場合、フィールドメモリ１０における各ラインデータの書込や読出は、アドレス値の大きい方から逆方向に行われることになる。
【００１９】
フィールドメモリ１０から読み出されたデータＤＩ１は、ラインメモリ２１又は２２を介して出力画像データＤＯとして出力される。
ラインメモリ２１、２２は、１水平ラインの画像データを記憶する容量とされる。
画像を回転させる場合には、フィールドメモリ１０で行われた上下反転に加えて左右を反転させねばならない。このためラインメモリ２１，２２は、ラインデータＤＬのデータを水平方向に入れ換える処理に利用される。つまり或るデータＤＩ１としての或るラインデータは、ラインデータ２１又は２２に書き込まれた後、逆順に読み出されることでデータの水平方向の入れ替えが行われる。
ここでは、リアルタイム処理のためにラインメモリは２つ用意され、一方への書き込みと他方からの読み出しを同時に行い、読み出し／書き込みの各動作を１ラインごとに交互に切り替えて行うようになっている。このようなラインメモリ２１，２２には、具体的にはＳＲＡＭが用いられる。
【００２０】
このような画像処理回路における動作は、基本的に以下のようなものである。
まず、入力データＤＩをフィールドメモリ１０に書き込む。その際、ラインカウンタ１１でカウントした値をアドレス値ａｄｒとして用い、アドレス値ａｄｒのメモリ領域にて、読出・上書きを行う。すなわち、入力画像データＤＩのうち、アドレス値ａｄｒで指定されたラインデータＤＬ（ａｄｒ）を書き込むが、その直前に、この同じ指定領域から、先に書き込まれている前フィールドのラインデータＤＬ（ａｄｒ）を読み出す。
このときの画像データの流れを、図３に示す。図３は、この画像処理回路における画像データの処理の様子を表すタイミングチャートである。図３において（Ａ）はアドレス値ａｄｒ、（Ｂ）は制御信号bk_lineを表し、（Ｃ）〜（Ｅ）は、それに応じて入出力される画像データを表している。なお、同図では、データの最小区分はラインデータＤＬであり、ラインごとに付された数字がラインアドレスを表している（アドレス値ａｄｒに対応）。また数字の無い、太線で囲まれたデータ部分は、垂直ブランキング期間に対応するイネーブル信号である。
【００２１】
（経路１）として示すように、先に入力データＤＩとして入力されフィールドメモリ１０に蓄積されている２４３ライン分のＯＤＤフィールドデータは、上述の読出・上書きにより、次に入力ＤＩとしてＥＶＥＮフィールドデータが入力される際に、データＤＩ１として出力される。
また、その際にフィールドメモリ１０に書き込まれたＥＶＥＮフィールドデータは、（経路２）として示すように、さらに次のＯＤＤフィールドデータが入力データＤＩとして入力される時に、データＤＩ１として出力される。
データＤＩ１としての１ライン分のデータは、ラインメモリ２１又は２２に書き込まれた後、次のラインのタイミングで読み出されてデータＤＯとして出力される。従って（経路３）として示すように、出力データＤＯは、フィールドメモリ１０からの出力データＤＩ１より１ライン分ずれた状態となる。
【００２２】
ここで、画像の上下反転や回転を行うには、フィールドメモリ１０の出力データ（画像データＤＩ１）において、垂直方向におけるラインデータＤＬの順番を逆転させるように、制御信号bk_lineにより読出し順を制御すればよい。
【００２３】
図４〜図７は、フィールドメモリ１０に関して、制御信号bk_lineと出力される画像データＤＩ１との関係を表している。
図４は、或るフィールド期間において、入力データＤＩとして入力された各ラインデータを書き込むためのアドレスａｄｒ（上記読出・上書きのためのアドレス）が、制御信号bk_line=0に基づいて順方向に発生される状態を示し、また次のフィールド期間においても、上記各ラインデータを読み出すためのアドレスａｄｒ（上記読出・上書きのためのアドレス）が、制御信号bk_line=0に基づいて順方向に発生される状態を示している。
また図５は、或るフィールド期間において入力データＤＩとして入力された各ラインデータを書き込むためのアドレスａｄｒ（上記読出・上書きのためのアドレス）が、制御信号bk_line=1に基づいて逆方向に発生される状態を示し、また次のフィールド期間においても、上記各ラインデータを読み出すためのアドレスａｄｒ（上記読出・上書きのためのアドレス）が、制御信号bk_line=1に基づいて逆方向に発生される状態を示している。
連続する２アクセスサイクルにおいて、図４の制御状態（制御信号bk_line=0）が続く場合、もしくは図５の制御状態（制御信号bk_line=1）が続く場合には、この期間に書き込まれ、読み出される画像データＤＩ１は、反転のない画として出力される。
【００２４】
一方、図６は、或るフィールド期間において、入力データＤＩとして入力された各ラインデータを書き込むためのアドレスａｄｒ（上記読出・上書きのためのアドレス）が、制御信号bk_line=0に基づいて順方向に発生され、次のフィールド期間においては、上記各ラインデータを読み出すためのアドレスａｄｒ（上記読出・上書きのためのアドレス）が、制御信号bk_line=1に基づいて逆方向に発生される状態を示している。
また図７は、或るフィールド期間において入力データＤＩとして入力された各ラインデータを書き込むためのアドレスａｄｒ（上記読出・上書きのためのアドレス）が、制御信号bk_line=1に基づいて逆方向に発生される状態を示し、次のフィールド期間において、上記各ラインデータを読み出すためのアドレスａｄｒ（上記読出・上書きのためのアドレス）が、制御信号bk_line=0に基づいて順方向に発生される状態を示している。
この図６に示したように、順方向の読出・上書き（制御信号bk_line=0）の後に、逆方向の読出・上書き（制御信号bk_line=1）を行う場合と、図７に示したように、逆方向の読出・上書き（制御信号bk_line=1）の後に、順方向の読出・上書き（制御信号bk_line=0）を行う場合には、それぞれ、読み出される画像データＤＩ１は上下反転した画として出力される。
【００２５】
図８〜図１５は、上記の反転制御に基づいて行われるフィールドメモリ１０における処理の様子を、時系列的に表したものである。なお、これら図８〜１５に限り、動作説明上、フィールドメモリ１０において時系的に入れ代わってゆくフィールドデータのおのおのを区別するために、ＯＤＤフィールドのラインデータＤＬ（ＤＬ（１），ＤＬ（２）・・・ＤＬ（２４３））を、ラインデータＯｄ（Ｏｄ（１）、Ｏｄ（２），・・・，Ｏｄ（２４３））と表し、ＥＶＥＮフィールドのラインデータＤＬ（ＤＬ（１），ＤＬ（２）・・・ＤＬ（２４３））を、ラインデータＥｖ（Ｅｖ（１）、Ｅｖ（２）・・・Ｅｖ（２４３））と表すことにする。
【００２６】
図８，図９は、図４の制御動作に対応しており、両図は、アクセスサイクル（Ｔ）の周期ｔによって区分され、順に経過をたどったものとなっている。
Ｔ＝ｔ（図８）では、フィールドメモリ１０に、１フレームのうちＯＤＤフィールドのデータを書き込む。このとき制御信号bk_line=0とすると、ラインデータＯｄ（１）、Ｏｄ（２）・・・Ｏｄ（２４３）は、この順にアドレス値ａｄｒで指定されたメモリ領域１，２・・・２４３に書き込まれる（順方向書き込み）。
次のＴ＝２ｔ（図９）でも制御信号bk_line=0であれば、アドレス値ａｄｒで指定されるとおり、フィールドメモリ１０のメモリ領域１，２・・・２４３から順にデータを読み出す（図８，図９に（Ｒ１）→（Ｒ２）として示す順方向読み出し）。
また、このＴ＝２ｔ（図９）のＯＤＤフィールドのデータの読み出し時には、ラインごとに行う読出・上書きにより、続くＥＶＥＮフィールドデータを書き込む。このとき指定アドレス値ａｄｒは昇順に設定されているので（制御信号bk_line=0）、EVENフィールドのラインデータＥｖ（１）、Ｅｖ（２）・・・Ｅｖ（２４３）は、この順にメモリに書き込まれる。
【００２７】
図１０，図１１、図５の制御動作に対応し、この順に時間的経過をたどったものとなっている。
Ｔ＝ｔ（図１０）のとき、制御信号bk_line=1であり、ラインデータＯｄ（１）、Ｏｄ（２）・・・Ｏｄ（２４３）のおのおのは、この順にアドレス値ａｄｒで指定されたメモリ領域２４３，２４２・・・２，１に書き込まれる（逆方向書き込み）。
次のＴ＝２ｔ（図１１）でも制御信号bk_line=1だと、アドレス値ａｄｒで指定されるとおり、フィールドメモリ１０のメモリ領域２４３，２４２・・・２，１から順にデータを読み出す（図１０，図１１に（Ｒ１）→（Ｒ２）として示す逆方向読み出し）。よって、読み出されたデータの並びは、入力画像データＤＩと同様となる。また、このＯＤＤフィールドのデータの読み出し時には、読出・上書きにより、続くＥＶＥＮフィールドデータを逆方向に書き込む。すなわち、指定アドレス値ａｄｒは降順となっているので（制御信号bk_line=1）、ＥＶＥＮフィールドのラインデータＥｖ（１）、Ｅｖ（２）・・・Ｅｖ（２４３）のおのおのは、この順でメモリ領域２４３，２４２・・・２，１に書き込まれる。
【００２８】
図１２，図１３は、図６の制御動作に対応し、この順に時間的経過をたどったものとなっている。
Ｔ＝ｔ（図１２）のとき、制御信号bk_line=0であり、ラインデータＯｄ（１）、Ｏｄ（２）・・・Ｏｄ（２４３）は、この順にアドレス値ａｄｒで指定されたメモリ領域１，２・・・２４３に書き込まれる（順方向書き込み）。
次のＴ＝２ｔ（図１３）で制御信号bk_line=1となると、アドレス値ａｄｒで指定されるとおり、フィールドメモリ１０のメモリ領域２４３，２４２・・・２，１の順でデータを読み出す（図１２，図１３に（Ｒ１）→（Ｒ２）として示す逆方向読み出し）。よって、読み出されたデータの並びは、入力画像データＤＩとは上下反対向きとなる。このＯＤＤフィールドのデータの読み出し時には、読出・上書きにより、続くＥＶＥＮフィールドデータを逆方向に書き込む。すなわち、指定アドレス値ａｄｒは降順となっているので（制御信号bk_line=1）、ＥＶＥＮフィールドのラインデータＥｖ（１）、Ｅｖ（２）・・・Ｅｖ（２４３）のおのおのは、この順でメモリ領域２４３，２４２・・・２，１に書き込まれる。
【００２９】
図１４，図１５は、図７の制御動作に対応し、この順に時間的経過をたどったものとなっている。
Ｔ＝ｔ（図１４）のとき、制御信号bk_line=1であり、ラインデータＯｄ（１）、Ｏｄ（２）・・・Ｏｄ（２４３）のおのおのは、この順にアドレス値ａｄｒで指定されたメモリ領域２４３，２４２・・・２，１に書き込まれる（逆方向書き込み）。
次のＴ＝２ｔ（図１５）で制御信号bk_line=0であれば、アドレス値ａｄｒで指定されるとおり、フィールドメモリ１０のメモリ領域１，２・・・２４３から順にデータを読み出す（図１４，図１５に（Ｒ１）→（Ｒ２）として示す順方向読み出し）。よって、読み出されたデータの並びは、入力画像データＤＩとは上下反対向きとなる。また、このＯＤＤフィールドのデータの読み出し時には、ラインごとに行う読出・上書きにより、続くＥＶＥＮフィールドデータを書き込む。指定アドレス値ａｄｒは昇順に設定されているので（制御信号bk_line=0）、EVENフィールドのラインデータＥｖ（１）、Ｅｖ（２）・・・Ｅｖ（２４３）は、この順にメモリに書き込まれる。
【００３０】
Ｔ＝３ｔ以降の制御動作は、以上４タイプの組み合わせと繰り返しになる。つまりフィールド期間毎に制御信号bk_lineが、０，１，０，１・・・とされれば、図１２及び図１４の動作と、図１３及び図１５の動作が繰り返されることになり、その場合、画像は上限反転されたものとなる。
このように、フィールドメモリ１０における書き込み／読み出しの順番を制御することによって、データの並び替えを任意に行うことができ、入力画像データＤＩに対し画像反転処理が施される。
また、このときの動作を、読出・上書きとすることで、フレームメモリをフィールドメモリ１０で置き換えることができ、従来に比べて、必要とされるメモリ容量が格段に小さくて済む画像データ処理を実現できる。
【００３１】
なお、フィールドメモリ１０から読み出される画像データＤＩ１は、ラインデータＤＬごとに、ラインメモリ２１，２２に書き込まれる。ラインメモリ２１，２２は、一方の書き込みと同じタイミングで読み出しが行われるように制御され、この読み出し時に、画像を回転させる場合の水平方向のデータの入れ換えを行う。この処理を経て、出力画像データＤＯが出力される（図３の経路３）。
【００３２】
以上が、本実施の形態における主要部分の基本構成とその動作である。
ただし、図３からわかるように、ＮＴＳＣ信号を扱う場合には、このままの処理では不都合が生じる。入力画像データＤＩにおいては、ＯＤＤフィールドの有効データ後の垂直ブランキング期間は１９ライン、ＥＶＥＮフィールドの有効データ後の垂直ブランキング期間は２０ラインである。しかし、図３（Ｄ）の画像データＤＩ１としての出力時点では、垂直ブランキング期間のライン数は、ＯＤＤフィールドとＥＶＥＮフィールドで逆転してしまう。具体的にはＯＤＤフィールドの有効データ後の垂直ブランキング期間は２０ライン、ＥＶＥＮフィールドの有効データ後の垂直ブランキング期間は１９ラインとなってしまう。そして図３（Ｅ）の出力データＤＯでも、その逆転状態が引き継がれる。
これは、フィールドメモリ１０においてフィールドデータを単位として、読出・上書きを行うようにしたことと、ＯＤＤフィールドとＥＶＥＮフィールドではデータ長が対称ではないことに起因する現象であり、この状態のデータでは、画像は適正に表示されない。
そこで本実施の形態では、上記基本動作にさらに工夫を加え、垂直ブランキング期間のライン数を逆転せずに出力することを可能とするものとしている。
【００３３】
＜実施の形態の構成＞
図１６に、上記基本構成を踏まえた本発明の実施の形態としての構成例を示す、
フィールドメモリ１０、フィールドメモリ制御回路１、ラインカウンタ１１については、上記基本構成とその動作で説明したとおりである。
図１の基本構成と比較してわかるように、ラインメモリ部２０として、３つのラインメモリ２１，２２，２３が設けられている。本例では、３つのラインメモリ２１，２２，２３を用いて、上記したＯＤＤフィールドとＥＶＥＮフィールドでの垂直ブランキング期間のライン数の逆転を解消する。
ラインメモリ制御回路３０は、ラインメモリ部２０における各ラインメモリ２１，２２，２３の書込、読出動作を制御する。この場合、ラインメモリ制御回路３０にはＯＤＤフィールドとＥＶＥＮフィールドのタイミングを示すフィールド信号ＥＶ／ＯＤが供給されている。ラインメモリ制御回路３０は、このフィールド信号ＥＶ／ＯＤに応じて、各ラインメモリ２１，２２，２３についての書込、読出動作を切り換えるものとなる。
【００３４】
なお、ラインメモリ部２０におけるスイッチＳＷ１，ＳＷ２は、各ラインメモリ２１，２２，２３に対するラインデータの書込及び読出の経路を示すために図示したものであり、必ずしも実際にスイッチ素子が設けられる必要はない。
【００３５】
図１７に、上記図３と同様にタイミングチャートを示しているが、フィールドメモリ１０における読出・上書きは上記のとおりであり、従って図１７（Ａ）〜（Ｄ）は、図３（Ａ）〜（Ｄ）と同様となる。
そしてこの図１７の場合、データＤＩ１に発生したＯＤＤフィールドとＥＶＥＮフィールドでの垂直ブランキング期間のライン数の逆転をラインメモリ部２０の処理において解消されることが表されている。
つまり図１７（Ｄ）のデータＤＩ１で入力データＤＩとは逆転した状態（ＯＤＤフィールドの有効データ後の垂直ブランキング期間が２０ライン、ＥＶＥＮフィールドの有効データ後の垂直ブランキング期間は１９ライン）になってしまっていたが、図１７（Ｅ）の出力データＤＯにおいては、入力データＤＩと同様に、ＯＤＤフィールドの有効データ後の垂直ブランキング期間は１９ライン、ＥＶＥＮフィールドの有効データ後の垂直ブランキング期間は２０ラインの状態に復帰させることが示されている。
【００３６】
このデータＤＩ１からデータＤＯにかかる動作、即ちラインメモリ部２０における動作を図１８で説明する。
図１８（ａ）に示すように、まず、フィールドメモリ１０から１ライン目のラインデータＤＬ（１）が出力され、ラインメモリ２１に書き込まれる。
次に図１８（ｂ）に示すように、フィールドメモリ１０から出力された２ライン目のラインデータＤＬ（２）は、ラインメモリ２２に書き込む。
そして図１８（ｃ）に示すように、次の３ライン目のラインデータＤＬ（３）がフィールドメモリ１０から出力されたときには、ラインメモリ２３に書き込むと同時に、ラインメモリ２１に格納していた１ライン目のラインデータＤＬ（１）を読み出す。
以後、フィールドメモリ１０から出力されたラインデータは順にラインメモリに書き込むと同時に２ライン前に書き込んだデータを読み出す。すなわち、この動作を通じ、ラインメモリに書き込まれたラインデータは、常に２ライン後に読み出されることになる。
【００３７】
図１７の（経路４）に示すとおり、この図１８の動作は、データＤＩ１としてフィールドメモリ１０からＯＤＤフィールドのデータが読み出された際のみに行い、ＥＶＥＮフィールドのデータが読み出される期間は、入力されたラインデータが１ライン後に読み出される処理を行う(経路５)。つまり、ラインメモリ制御回路３０は、フィールド信号ＥＶ／ＯＤに応じて、フィールドメモリ１０からＯＤＤフィールドのデータが読み出される期間には、各ラインデータを２ライン遅延させて出力データＤＯとし、フィールドメモリ１０からＥＶＥＮフィールドのデータが読み出される期間には、各ラインデータを１ライン遅延させて出力データＤＯとする。
【００３８】
このようにすれば、フィールドメモリ１０による画像処理にあたり、読出・上書き動作を行っても、結果的に出力データＤＯの段階で垂直ブランキング期間長がＯＤＤフィールドとＥＶＥＮフィールドで逆転せず、また有効データには適正処理が施された出力画像データが得られる。
【００３９】
なお、ラインメモリ２１〜２３は、読み書きのサイクルさえ守れば順番はどのように組み合わせてもよい。また、ＥＶＥＮデータの処理ではラインメモリ２つで実現できるため、その２つは任意で良いし、ラインメモリの負荷を考え、書込みはＯＤＤデータの処理と同様に３つのラインメモリを順番に使っていき、読み出すときだけ書き込んだデータの１ライン後に出力されるよう制御する使い方も考えられる。
いずれにしても３つのラインメモリを使用し、ＯＤＤデータは入力されたラインデータが２ライン後に出力され、ＥＶＥＮデータは入力されたラインデータが１ライン後に出力されるように制御できれば、実現方法は限定されるものではない。
【００４０】
以上の説明からわかるように、本実施の形態によれば、１画面が２つのフィールドからなるように構成された一連の画像データについて、フィールドメモリ１０において１アセスサイクル内で読出・上書きを行うようにしたので、従来１フレームごとに行っていた画像処理を１フィールド単位で行うことを可能とし、画像処理におけるメモリ容量を大幅に削減できる。また、こうした画像処理における処理速度を向上させることも可能となる。
但し、１画面を構成する第１および第２のフィールドのそれぞれの有効データの直後に、互いに長さの異なる第１および第２の垂直ブランキング期間が設けられていることにより、１アセスサイクル内で読出・上書きを行うことで垂直ブランキング期間の逆転が生じてしまう。そこでラインメモリを増やし、片方のフィールドデータの出力タイミングをずらす調整をすることで垂直ブランキング期間のデータ長が調整される。
このためラインメモリ追加分は全体のメモリ容量が増加することになるが、フレームメモリからフィールドメモリに変更することによるメモリ削減の方が圧倒的に大きいため、メモリ容量の大幅な削減効果は失われない。よって、全体としてメモリ容量が少なくても、適正に処理が施されたデータ出力を得ることができると言えるものである。
【００４１】
＜変形例＞
ところで、以上の実施の形態は、ＮＴＳＣ信号の場合の処理について説明したが、ＰＡＬ信号についても図１６と同様に構成された画像処理回路で、ほぼ同様の制御により、処理を行うことができる。
ＰＡＬ信号は、１水平走査ごとに色副搬送波の位相を強制的に反転させる点でＮＴＳＣ信号とは異なるが、それ以外の信号伝送方式は、ほぼ同様である。
図１９に示したように、ここで留意すべきＰＡＬ信号とＮＴＳＣ信号の違いは、１フィールド分の有効ライン数、および、垂直ブランキング期間のライン数にある。よって、これらの数に応じてメモリ領域を増設したり、制御タイミングに変更を加えたりするだけで、ＮＴＳＣ信号と同様に処理が可能であることがわかる。
【００４２】
図２０は、図１の回路構成のときのＰＡＬ信号における基本的な処理動作を表している。ＮＴＳＣ方式の場合の図３に相当する図である。
読出・上書きにより、フィールドメモリ１０に先に入力され蓄積されているＯＤＤフィールドデータは、次にＥＶＥＮフィールドデータが入力される際に出力され（経路６）、そのときに入力されたＥＶＥＮフィールドデータは、さらに次のＯＤＤフィールドデータの入力時に出力される（経路７）。
こうして出力された画像データＤＩ１は、ラインメモリ２１，２２を経て出力画像データＤＯとして出力される（経路８）。
【００４３】
ただし、図２０からわかるように、ＰＡＬ信号を扱う場合には、ＮＴＳＣ同様に、このままの処理では不都合が生じる。
入力画像データＤＩにおいては、ＯＤＤフィールドの有効データ後の垂直ブランキング期間は２５ライン、ＥＶＥＮフィールドの有効データ後の垂直ブランキング期間は２４ラインである。しかし、画像データＤＩ１としての出力時点では、垂直ブランキング期間のライン数は、ＯＤＤフィールドとＥＶＥＮフィールドで逆転してしまう。よってＮＴＳＣ同様に工夫を加え、垂直ブランキング期間のライン数を逆転せずに出力することが必要である。
【００４４】
即ちＰＡＬ方式の場合も、上記図１６の回路構成においてラインメモリ２１〜２３を使った処理（図１８の処理）を行えばよい。そして図１６の回路構成のときのＰＡＬ信号における処理動作は図２１に示される。ＮＴＳＣ方式の場合の図１７に相当する図である。
但しＰＡＬ方式の場合、上記ＮＴＳＣ方式の場合とは、次の点で異なる。
ＮＴＳＣ方式においては、図１７に示したように、入力されたＯＤＤデータの処理のときにラインメモリ部２０において図１８の処理を行って、入力されたラインデータを２ライン後に出力させ、一方ＥＶＥＮデータの処理のときは入力されたラインデータが１ライン後に出力されるように制御していた。
これに対し,ＰＡＬ方式においては、図２１に示すとおり、ＯＤＤデータの処理のときは入力されたラインデータが１ライン後に出力され（経路９）、ＥＶＥＮデータの処理のときは図１８の処理をすることにより、入力されたラインデータが２ライン後に出力されるように制御する（経路１０）。
【００４５】
このようにすれば、出力画像データＤＯは、入力画像データＤＩ同様、ＯＤＤフィールドの有効データ後の垂直ブランキング期間は２５ライン、ＥＶＥＮフィールドの有効データ後の垂直ブランキング期間は２４ラインとなる。
これによって、適正な画像データ処理を、フィールドメモリ１０を用いた少ないメモリ容量で実現できることになる。
【００４６】
なお、本発明は、上記実施の形態および変形例に限定されず、種々の変形実施が可能である。例えば、実施の形態では、ラインメモリ２１〜２３をＳＲＡＭで構成するようにしたが、ラインメモリもまたＤＲＡＭを用い、１つのメモリとすることが可能である。
さらに、実施の形態では、ＮＴＳＣ信号もしくはＰＡＬ信号に対する処理について説明したが、例えばフィールドデータ、垂直ブランキング期間の各ライン数がこれらとは異なった画像信号であっても、ライン数に応じた動作変更により本発明を適用することができる。
【００４７】
＜応用例＞
上記実施の形態または変形例に説明した画像処理装置は、例えば図２２に示したような画像表示装置に適用される。
図２２（Ａ）は、画像表示装置１００の概略構成を表している。画像表示装置１００は、具体的には監視用ビデオカメラなどであり、画像処理装置１０１の他、撮像部１０２，信号処理部１０３Ａ、および表示部１０４を備えている。
【００４８】
画像表示装置１００では、撮像部１０２で撮像して得られた撮像信号は、信号処理部１０３Ａに入力される。信号処理部１０３Ａでは、撮像信号はＡ／Ｄ変換，ノンインターレス−インターレス変換等の処理を施され、入力画像データＤＩとして出力される。入力画像データＤＩは、画像処理装置１０１に入力されて、前述のような処理の後に出力画像データＤＯとして表示部１０４に出力される。なお、画像処理装置１０１には、制御信号bk_lineが外部入力される。
そして表示部１０４では、画像処理装置１０１からのインターレス信号（出力画像データＤＯ）による画像表示が行われる。
【００４９】
図２２（Ｂ）に示した画像表示装置２００は、例えばテレビジョン受像機などであり、インターレス信号である入力信号ＳＶ（テレビジョン信号）による画像表示を行うものである。画像表示装置２００は、画像処理装置１０１の他、信号処理部１０３Ｂ，表示部１０４を備えている。この場合には、入力信号ＳＶは、信号処理部１０３ＢにてＡ／Ｄ変換等の処理を施され、入力画像データＤＩとして出力される。入力画像データＤＩは、画像処理装置１０１による処理の後、出力画像データＤＯとして表示部１０４に出力され、ここで画像表示が行われる。
【００５０】
このように、画像表示装置１００，２００は、実施の形態または変形例に説明した作用・構成をもつ画像処理装置１０１を備えることにより、フィールドメモリによる画像処理を実現し、従来に比してメモリ容量が大幅に小さくて済むようになる。よって、省スペース化、省コスト化が可能となる。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施の形態の画像処理装置の基本構成のブロック図である。
【図２】実施の形態のフィールドメモリの説明図である。
【図３】実施の形態の画像処理回路における基本構成にかかる動作のタイミングチャートである。
【図４】実施の形態のフィールドメモリ制御の説明図である。
【図５】実施の形態のフィールドメモリ制御の説明図である。
【図６】実施の形態のフィールドメモリ制御の説明図である。
【図７】実施の形態のフィールドメモリ制御の説明図である。
【図８】図４のフィールドメモリ制御の時系列的な説明図である。
【図９】図４のフィールドメモリ制御の時系列的な説明図である。
【図１０】図５のフィールドメモリ制御の時系列的な説明図である。
【図１１】図５のフィールドメモリ制御の時系列的な説明図である。
【図１２】図６のフィールドメモリ制御の時系列的な説明図である。
【図１３】図６のフィールドメモリ制御の時系列的な説明図である。
【図１４】図７のフィールドメモリ制御の時系列的な説明図である。
【図１５】図７のフィールドメモリ制御の時系列的な説明図である。
【図１６】実施の形態の画像処理装置のブロック図である。
【図１７】実施の形態の画像処理回路の動作のタイミングチャートである。
【図１８】実施の形態のラインメモリ部の動作の説明図である。
【図１９】ＮＴＳＣ方式とＰＡＬ方式のライン数の説明図である。
【図２０】実施の形態の変形例の基本動作のタイミングチャートである。
【図２１】実施の形態の変形例の動作のタイミングチャートである。
【図２２】実施の形態の画像表示装置のブロック図である。
【符号の説明】
【００５２】
１  フィールドメモリ制御回路、１０  フィールドメモリ、１１  ラインカウンタ、２０  ラインメモリ部、２１，２２，２３  ラインメモリ、３０  ラインメモリ制御回路、１００，２００  画像表示装置、１０１  画像処理装置、１０２  撮像部、１０３Ａ，１０３Ｂ  信号処理部、１０４  表示部、ＤＩ  入力画像データ、ＤＩ１  （フィールドメモリ１０から出力された）画像データ、ＤＯ  出力画像データ
【図１】
2005130350.tif 000003
【図２】
2005130350.tif 000004
【図３】
2005130350.tif 000005
【図４】
2005130350.tif 000006
【図５】
2005130350.tif 000007
【図６】
2005130350.tif 000008
【図７】
2005130350.tif 000009
【図８】
2005130350.tif 000010
【図９】
2005130350.tif 000011
【図１０】
2005130350.tif 000012
【図１１】
2005130350.tif 000013
【図１２】
2005130350.tif 000014
【図１３】
2005130350.tif 000015
【図１４】
2005130350.tif 000016
【図１５】
2005130350.tif 000017
【図１６】
2005130350.tif 000018
【図１７】
2005130350.tif 000019
【図１８】
2005130350.tif 000020
【図１９】
2005130350.tif 000021
【図２０】
2005130350.tif 000022
【図２１】
2005130350.tif 000023
【図２２】
2005130350.tif 000024