(57)【要約】【課題】  電源電圧除去感知回路及びディスプレイ装置を提供する。【解決手段】  本発明の実施形態による電源電圧除去感知回路は、検出部及び出力部を備える。検出部は、第１電源電圧及び第２電源電圧のうち一つの電圧レベルが、第２レベルとなることを検出して、検出信号を第１レベルで出力する。出力部は、検出部の誤動作を防止し、動作活性信号に応答して検出信号を反転させて、検出制御信号として出力する。検出部は、第１電源電圧及び第２電源電圧の電圧レベルが、第１レベルに維持される間に、検出信号を第２レベルで出力し、第１電源電圧及び第２電源電圧は、バッテリーから発生する電圧であり、バッテリーが除去されれば、第１電源電圧及び第２電源電圧の電圧レベルは、相異なる時間差を有して第２レベルとなる。【選択図】  図１
2005331949.tif 000002
【特許請求の範囲】
【請求項１】
第１電源電圧及び第２電源電圧のうち、一つの電圧レベルが第２レベルとなることを検出して、検出信号を第１レベルで出力する検出部と、
前記検出部の誤動作を防止し、動作活性信号に応答して、前記検出信号を反転させて検出制御信号として出力する出力部と、を備えることを特徴とする電源電圧除去感知回路。
【請求項２】
前記検出部は、
前記第１電源電圧及び前記第２電源電圧の電圧レベルが、第１レベルに維持される間に、前記検出信号を第２レベルで出力し、
前記第１電源電圧及び前記第２電源電圧は、バッテリーから発生する電圧であり、
前記バッテリーが除去されれば、前記第１電源電圧及び前記第２電源電圧の電圧レベルは、相異なる時間差を有して第２レベルとなることを特徴とする請求項１に記載の電源電圧除去感知回路。
【請求項３】
前記検出部は、
前記第１電源電圧及び前記第２電源電圧が第１レベルに維持される間に、第１ノードの電圧レベルが第２ノードの電圧レベルより高くなるように制御し、前記第１電源電圧及び前記第２電源電圧のうち、一つの電圧レベルが第２レベルとなれば、前記第１ノードの電圧レベルが前記第２ノードの電圧レベルより低くなるように制御する電圧レベル制御部と、
昇圧電圧に応答して動作し、前記第１ノードと前記第２ノードの電圧レベルを比較して、前記検出信号を発生させる比較部と、を備えることを特徴とする請求項２に記載の電源電圧除去感知回路。
【請求項４】
前記電圧レベル制御部は、
前記第２電源電圧をゲートに受信し、前記第１ノードに第１端が連結される第１トランジスタと、
前記第１トランジスタの第２端に一端が連結され、他端に前記第１電圧が連結される第１抵抗と、
前記第１ノードと前記第２ノードとの間に連結される第２抵抗と、
前記第２電源電圧をゲートに受信し、前記第２ノードに第１端が連結され、前記比較部に第２端が連結される第２トランジスタと、
前記第２ノードに一端が連結される第３抵抗と、
前記第３抵抗の他端に第１端が連結され、ゲートに第１制御信号が印加され、第２端が接地電圧に連結される第３トランジスタと、を備え、
前記第１制御信号は、
前記昇圧電圧の発生が完了すれば、第１レベルに発生することを特徴とする請求項３に記載の電源電圧除去感知回路。
【請求項５】
前記比較部は、
前記昇圧電圧に応答して動作し、前記第１ノードに負の端子が連結され、前記第２トランジスタの第２端に正の端子が連結されて、前記検出信号を出力する比較器と、
前記比較器の正の端子と接地電圧との間に連結されるキャパシタと、
前記キャパシタと並列に、前記比較器の正の端子と前記接地電圧との間に連結され、ゲートにリセットパルスを受信する第４トランジスタと、を備え、
前記リセットパルスは、
前記電源電圧除去感知回路の動作初期に、前記キャパシタに充電された電荷を放電させることを特徴とする請求項４に記載の電源電圧除去感知回路。
【請求項６】
前記電圧レベル制御部は、
前記第１電源電圧に一端が連結される第１抵抗と、
前記第１抵抗の他端と前記第１ノードとの間に直列に連結され、対応する複数個の前記第２電源電圧をゲートに受信する複数個の第１トランジスタと、
前記第１ノードと前記第２ノードとの間に連結される第２抵抗と、
前記第２ノードと前記比較部との間に直列に連結され、対応する前記複数個の第２電源電圧をゲートに受信する複数個の第２トランジスタと、
前記第２ノードに一端が連結される第３抵抗と、
前記第３抵抗の他端に第１端が連結され、ゲートに第１制御信号が印加され、第２端が接地電圧に連結される第３トランジスタと、を備え、
前記第１制御信号は、
前記昇圧電圧の発生が完了すれば、第１レベルに発生することを特徴とする請求項３に記載の電源電圧除去感知回路。
【請求項７】
前記出力部は、
前記検出信号の電圧レベルを低めるダウンシフティング部と、
前記ダウンシフティング部の出力を遅延させる遅延部と、
前記遅延部の出力及び前記ダウンシフティング部の出力を論理積する論理積手段と、
前記動作活性信号が活性化されれば、前記論理積手段の出力を反転させて、前記検出制御信号として出力するラッチ部と、を備え、
前記ダウンシフティング部は、
直列連結されるｎ個のインバータを備え、前記インバータは、前記第１電源電圧に応答して動作し、前記ｎは、偶数であることを特徴とする請求項１に記載の電源電圧除去感知回路。
【請求項８】
前記出力部は、
前記検出信号の電圧レベルを低めるダウンシフティング部と、
前記ダウンシフティング部の出力を遅延させる遅延部と、
前記遅延部の出力及び前記ダウンシフティング部の出力を反転論理和する反転論理和手段と、
前記動作活性信号及び前記反転論理和手段の出力を論理積する論理積手段と、
前記論理積手段の出力を反転させて、前記検出制御信号として出力するインバータと、を備え、
前記ダウンシフティング部は、
前記検出信号を反転させるインバータを備え、前記インバータは、前記第１電源電圧に応答して動作することを特徴とする請求項１に記載の電源電圧除去感知回路。
【請求項９】
パネルと、
前記パネルを制御して、前記パネルに映像をディスプレイする駆動ドライバと、を備え、
前記駆動ドライバは、
前記駆動ドライバ及びパネルに電源電圧を供給するバッテリーが除去されれば、検出制御信号を第２レベルに発生させる電源電圧除去感知部と、
前記検出制御信号に応答して、前記パネルに印加される昇圧電圧を遮断する電圧昇圧部と、
前記検出制御信号に応答して、前記駆動ドライバが受信する制御信号を遮断するマイクロプロセッサと、
前記検出制御信号に応答して、前記パネルのソースライン及びゲートラインを制御するソースドライバ及びゲートドライバと、を備えることを特徴とするバッテリー除去時のパネル残像を一度に除去するディスプレイ装置。
【請求項１０】
前記ゲートドライバは、
前記第２レベルの検出制御信号に応答して、前記パネルのあらゆるゲートラインを活性化させ、
前記ソースドライバは、
前記第２レベルの検出制御信号に応答して、前記パネルのあらゆるソースラインの出力端の電圧レベルを接地電圧レベルにし、
前記パネルは、
前記第２レベルの検出制御信号に応答して、前記パネル内部のキャパシタに連結された基準電圧の電圧レベルを接地電圧レベルにすることを特徴とする請求項９に記載のバッテリー除去時のパネル残像を一度に除去するディスプレイ装置。
【請求項１１】
前記電源電圧除去感知部は、
前記バッテリーから発生する第１電源電圧及び第２電源電圧のうち、一つの電圧レベルが第２レベルとなることを検出して、検出信号を第１レベルで出力する検出部と、
前記検出部の誤動作を防止し、動作活性信号に応答して、前記検出信号を反転させて前記検出制御信号として出力する出力部と、を備えることを特徴とする請求項９に記載のバッテリー除去時のパネル残像を一度に除去するディスプレイ装置。
【請求項１２】
前記検出部は、
前記第１電源電圧及び前記第２電源電圧の電圧レベルが、第１レベルに維持される間に、前記検出信号を第２レベルで出力し、
前記バッテリーが除去されれば、前記第１電源電圧及び前記第２電源電圧の電圧レベルは、相異なる時間差を有して第２レベルとなることを特徴とする請求項１１に記載のバッテリー除去時のパネル残像を一度に除去するディスプレイ装置。
【請求項１３】
前記出力部は、
前記動作活性信号が第１レベルに活性化されれば動作し、前記動作活性信号が第２レベルに非活性化されれば動作せず、
前記動作活性信号は、
前記パネルに映像がディスプレイされれば、第１レベルに活性化されることを特徴とする請求項１１に記載のバッテリー除去時のパネル残像を一度に除去するディスプレイ装置。
【請求項１４】
前記パネルは、
アクティブマトリックス方式のパネルであることを特徴とする請求項９に記載のバッテリー除去時のパネル残像を一度に除去するディスプレイ装置。
【請求項１５】
パネルと、前記パネルを制御して、前記パネルに映像をディスプレイする駆動ドライバと、を備えるディスプレイ装置のバッテリー除去時のパネルに現れる残像除去方法において、
前記バッテリーの除去を認識して、検出制御信号を第２レベルに発生させるステップと、
前記検出制御信号に応答して、前記パネルに印加される昇圧電圧を遮断するステップと、
前記検出制御信号に応答して、前記駆動ドライバが受信する制御信号を遮断するステップと、
前記検出制御信号に応答して、前記パネルのキャパシタに充電されたあらゆる電荷を一度に放電させるステップと、を含むことを特徴とするディスプレイ装置のバッテリー除去時のパネルに現れる残像除去方法。
【請求項１６】
前記あらゆる電荷を一度に放電させるステップは、
前記検出制御信号に応答して、前記パネルのあらゆるゲートラインを活性化させるステップと、
前記検出制御信号に応答して、前記パネルのあらゆるソースラインの出力端の電圧レベルを接地電圧レベルにするステップと、
前記検出制御信号に応答して、前記パネル内部の前記キャパシタに連結された基準電圧の電圧レベルを接地電圧レベルにするステップと、を含むことを特徴とする請求項１５に記載のディスプレイ装置のバッテリー除去時のパネルに現れる残像除去方法。
【請求項１７】
前記検出制御信号を発生させるステップは、
前記バッテリーから発生する第１電源電圧及び第２電源電圧のうち、一つの電圧レベルが第２レベルとなることを検出して、検出信号を第１レベルで出力するステップと、
動作活性信号に応答して前記検出信号を反転させて、前記検出制御信号として出力するステップと、を含み、
前記検出信号を出力するステップは、
前記第１電源電圧及び前記第２電源電圧の電圧レベルが、第１レベルに維持される間に、前記検出信号を第２レベルで出力し、前記バッテリーが除去されれば、前記第１電源電圧及び前記第２電源電圧の電圧レベルは、相異なる時間差を有して第２レベルとなることを特徴とする請求項１５に記載のディスプレイ装置のバッテリー除去時のパネルに現れる残像除去方法。
【請求項１８】
前記検出制御信号は、
前記動作活性信号が第１レベルに活性化されれば発生し、前記動作活性信号が第２レベルに非活性化されれば発生せず、
前記動作活性信号は、
前記パネルに映像がディスプレイされれば、第１レベルに活性化されることを特徴とする請求項１７に記載のディスプレイ装置のバッテリー除去時のパネルに現れる残像除去方法。
【請求項１９】
バッテリーから発生する第１電源電圧及び第２電源電圧のうち、一つの電圧レベルが第２レベルとなることを検出して、検出信号を第１レベルで出力するステップと、
動作活性信号に応答して前記検出信号を反転させて、検出制御信号として出力するステップと、を含むことを特徴とする電源電圧除去感知方法。
【請求項２０】
前記検出信号を出力するステップは、
前記第１電源電圧及び前記第２電源電圧の電圧レベルが、第１レベルに維持される間に、前記検出信号を第２レベルで出力し、
前記バッテリーが除去されれば、前記第１電源電圧及び前記第２電源電圧の電圧レベルは、相異なる時間差を有して第２レベルとなることを特徴とする請求項１９に記載の電源電圧除去感知方法。
【請求項２１】
ディスプレイ装置の残像除去のための電源電圧除去感知回路において、
第１電圧源から発生する第１電源電圧、及び第２電圧源から発生する第２電源電圧を受信し、前記第１電源電圧及び前記第２電源電圧のうち、一つの電圧レベルが所定の電圧レベルとなることを検出して、検出信号を出力する検出部と、
前記検出信号を受信し、前記検出制御信号を出力する出力部と、を備えることを特徴とする電源電圧除去感知回路。
【請求項２２】
前記検出部は、
前記第１電源電圧及び前記第２電源電圧が、前記所定の電圧レベルより高ければ、第１ノードの電圧レベルが第２ノードの電圧レベルより高くなるように制御し、前記第１電源電圧及び前記第２電源電圧のうち一つの電圧レベルが、前記所定の電圧レベルより低ければ、前記第１ノードの電圧レベルが前記第２ノードの電圧レベルより低くなるように制御する電圧レベル制御部と、
前記第１ノードと前記第２ノードの電圧レベルを比較して、前記検出信号を発生させる比較部と、を備えることを特徴とする請求項２１に記載の電源電圧除去感知回路。
【請求項２３】
前記比較部は、前記第１及び第２電源電圧のレベルのうち、高いものより高いか、または同一な電圧レベルを有する第３電源電圧を発生させる第３電圧源によって駆動されることを特徴とする請求項２２に記載の電源電圧除去感知回路。
【請求項２４】
前記比較部は、前記第１及び第２電源電圧のレベルと異なるレベルを有する電圧によって駆動されることを特徴とする請求項２２に記載の電源電圧除去感知回路。
【請求項２５】
前記比較部は、前記第１及び第２電源電圧のうち、一つのレベルと同一なレベルを有する電圧によって駆動されることを特徴とする請求項２２に記載の電源電圧除去感知回路。
【請求項２６】
前記出力部は、
前記検出信号の電圧レベルを低めるダウンシフティング部と、
前記ダウンシフティング部の出力を遅延させる遅延部と、
前記遅延部の出力及び前記ダウンシフティング部の出力について、論理演算を行うロジック回路と、を備えることを特徴とする請求項２２に記載の電源電圧除去感知回路。
【請求項２７】
前記比較部は、
第１入力が前記第１ノードに電気的に連結され、第２入力が第１トランジスタを通じて前記第２ノードに電気的に連結され、
前記第２入力と基準電圧との間に連結されるキャパシタを備え、
前記基準電圧は、接地電圧であることを特徴とする請求項２２に記載の電源電圧除去感知回路。
【請求項２８】
前記検出部は、電圧レベル制御部及び比較部を備え、
前記電圧レベル制御部は、
第１電圧源と第１ノードとの間に直列連結される第１抵抗と第１トランジスタ、第２ノードと第３ノードとの間に連結される第２トランジスタ、及び前記第１ノードと前記第２ノードとの間に連結される第２抵抗を備え、
前記比較部は、前記検出信号を出力し、前記第１ノードに連結される第１入力及び前記第３ノードに連結される第２入力を備える比較器を備え、前記第１及び第２トランジスタのゲートは、前記第２電源電圧に連結されることを特徴とする請求項２１に記載の電源電圧除去感知回路。
【請求項２９】
電圧レベル制御部は、
前記第２ノードと基準電圧との間に直列に連結される第３抵抗及び第３トランジスタをさらに備え、前記第３トランジスタのゲートは、第１制御信号に連結されることを特徴とする請求項２８に記載の電源電圧除去感知回路。
【請求項３０】
前記比較部は、
前記比較器の前記第２入力と前記基準電圧との間に並列に連結されるキャパシタ、第４トランジスタを備え、前記第４トランジスタのゲートは、リセットパルスに連結され、前記基準電圧は、接地電圧であることを特徴とする請求項２９に記載の電源電圧除去感知回路。
【請求項３１】
前記第２電圧源は、複数個の相異なる第２電源電圧を発生させ、前記検出部は、電圧レベル制御部及び比較部を備え、
前記電圧レベル制御部は、
第１電圧源と第１ノードとの間に直列連結される第１抵抗と複数個の第１トランジスタ、第２ノードと第３ノードとの間に連結される複数個の第２トランジスタ、及び前記第１ノードと前記第２ノードとの間に連結される第２抵抗を備え、
前記比較部は、前記検出信号を出力し、前記第１ノードに連結される第１入力、及び前記第３ノードに連結される第２入力を備える比較器を備え、
前記複数個の第１トランジスタのゲートは、前記複数個の第２電源電圧にそれぞれ連結され、前記複数個の第２トランジスタのゲートは、前記複数個の第２電源電圧にそれぞれ連結されることを特徴とする請求項２１に記載の電源電圧除去感知回路。
【請求項３２】
電圧レベル制御部は、
前記第２ノードと基準電圧との間に直列に連結される第３抵抗及び第３トランジスタをさらに備え、前記第３トランジスタのゲートは、第１制御信号に連結されることを特徴とする請求項３１に記載の電源電圧除去感知回路。
【請求項３３】
前記比較部は、
前記比較器の前記第２入力と前記基準電圧との間に並列に連結されるキャパシタ、第４トランジスタを備え、前記第４トランジスタのゲートは、リセットパルスに連結され、前記基準電圧は、接地電圧であることを特徴とする請求項３２に記載の電源電圧除去感知回路。
【請求項３４】
ソースラインとゲートラインとに連結されるディスプレイ素子を、マトリックス構造で備えるパネルと、
前記パネルを制御して、前記パネルに映像をディスプレイする駆動ドライバと、を備え、
前記駆動ドライバは、パネルの残像除去のための検出制御信号を発生させる電源電圧除去感知部を備え、前記電源電圧除去感知部は、
第１電圧源から発生する第１電源電圧、及び第２電圧源から発生する第２電源電圧を受信し、前記第１電源電圧及び前記第２電源電圧のうち一つの電圧レベルが、所定の電圧レベルとなることを検出して、検出信号を出力する検出部と、
前記検出信号を受信し、前記検出制御信号を出力する出力部と、を備えることを特徴とするディスプレイ装置。
【請求項３５】
前記それぞれのディスプレイ素子は、
ソース電極がソースラインに電気的に連結され、ゲート電極がゲートラインに電気的に連結されるトランジスタと、
前記トランジスタのドレイン電極と共通電圧端子との間に電気的に連結されるキャパシタと、を備え、
前記検出制御信号は、前記容量性素子の放電を加速させることを特徴とする請求項３４に記載のディスプレイ装置。
【請求項３６】
前記駆動ドライバは、
前記パネルのソースラインを制御するソースドライバと、
前記パネルのゲートラインを制御するゲートドライバと、
前記パネルの前記共通電圧端子を制御する共通電圧ドライバと、をさらに備え、
前記ソースドライバ、前記ゲートドライバ及び前記共通電圧ドライバは、前記検出制御信号に応答して前記キャパシタを放電させることを特徴とする請求項３５に記載のディスプレイ装置。
【請求項３７】
前記ソースドライバ及び前記共通電圧ドライバは、前記検出制御信号に応答して、前記ソースライン及び前記共通電圧端子を接地状態にし、前記ゲートドライバは、前記検出制御信号に応答して、前記それぞれのディスプレイ素子の前記トランジスタを活性化させることを特徴とする請求項３６に記載のディスプレイ装置。
【請求項３８】
前記検出部は、
前記第１電源電圧及び前記第２電源電圧が、前記所定の電圧レベルより高ければ、第１ノードの電圧レベルが第２ノードの電圧レベルより高くなるように制御し、前記第１電源電圧及び前記第２電源電圧のうち一つの電圧レベルが、前記所定の電圧レベルより低ければ、前記第１ノードの電圧レベルが前記第２ノードの電圧レベルより低くなるように制御する電圧レベル制御部と、
前記第１ノードと前記第２ノードの電圧レベルを比較して、前記検出信号を発生させる比較部と、を備え、
前記比較部は、前記ディスプレイパネルを駆動するために利用される昇圧電圧によって駆動されることを特徴とする請求項３５に記載のディスプレイ装置。
【請求項３９】
前記出力部は、
前記検出信号の電圧レベルを低めるダウンシフティング部と、
前記ダウンシフティング部の出力を遅延させる遅延部と、
前記遅延部の出力及び前記ダウンシフティング部の出力について、論理演算を行うロジック回路と、を備えることを特徴とする請求項３５に記載のディスプレイ装置。
【請求項４０】
前記比較部は、
第１入力が前記第１ノードに電気的に連結され、第２入力が第１トランジスタを通じて前記第２ノードに電気的に連結され、
前記第２入力と基準電圧との間に連結されるキャパシタを備えることを特徴とする請求項３８に記載のディスプレイ装置。
【請求項４１】
パネルディスプレイ装置の残像除去方法において、
少なくとも一つの電圧源の電圧レベルが、所定の電圧レベルに落ちることを検出して、前記ディスプレイ装置の残像除去を加速するように制御するステップを含むことを特徴とする残像除去方法。
【請求項４２】
ソースライン、ゲートライン及び共通電圧端子に連結されるマトリックス構造のディスプレイ素子を備えるパネルディスプレイ装置の残像除去方法において、前記ディスプレイ素子のそれぞれは、トランジスタとキャパシタとを備え、
複数個の電圧源のうち、少なくとも一つの電圧源の電圧レベルが所定の電圧レベルに落ちれば、検出制御信号を発生させるステップと、
前記制御信号に応答して、前記それぞれのディスプレイ素子の前記容量性素子が放電されるように、前記ソースライン、前記ゲートライン及び前記共通電圧端子を制御するステップと、を含むことを特徴とする残像除去方法。
【請求項４３】
前記複数個の電圧源は、第１及び第２電源電圧を発生させる第１及び第２電圧源を備え、前記検出制御信号を発生させるステップは、
前記第１電源電圧及び前記第２電源電圧が、前記所定の電圧レベルより高ければ、第１ノードの電圧レベルが第２ノードの電圧レベルより高くなるように制御し、前記第１電源電圧及び前記第２電源電圧のうち一つの電圧レベルが、前記所定の電圧レベルより低ければ、前記第１ノードの電圧レベルが前記第２ノードの電圧レベルより低くなるように制御するステップと、
前記第１ノードと前記第２ノードの電圧レベルを比較し、比較結果に応答して前記検出信号を発生させるステップと、を含むことを特徴とする残像除去方法。
【請求項４４】
前記検出制御信号に応答して、前記ソースライン及び前記共通電圧端子は、接地状態となり、前記検出制御信号に応答して、前記それぞれのディスプレイ素子の前記トランジスタが活性化されることを特徴とする請求項４３に記載の残像除去方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源電圧除去感知回路及び電源電圧除去感知回路を備えるディスプレイ装置に係り、特に電源電圧除去感知回路を利用して、バッテリー除去時のパネル残像を一度に除去するディスプレイ装置及び方法に関する。
【背景技術】
【０００２】
アクティブマトリックス方式を利用するディスプレイ装置（例えば、ＴＦＴ−ＬＣＤ等）で電源電圧を発生させるバッテリーを除去すれば、液晶パネルに一定時間画像が残っていて徐々に消える。
【０００３】
パッシブマトリックス方式を利用するディスプレイ装置では、バッテリーが除去されれば、放電回路を利用してパネル駆動電圧を放電させて、画像をなくす方法を使用する。すなわち、バッテリーが除去されれば、パネルに印加される駆動電圧を強制的に放電させて、パネルに残っている画像を強制的に速くなくすものである。
【０００４】
さらに説明すれば、バッテリーが除去されれば、液晶パネルを駆動させる駆動電圧（ＶＧＨ、ＶＧＬ、ＡＶＤＤ等）が強制的に放電される。ＶＧＨ及びＶＧＬは、パネルのゲートラインを制御する電圧であり、ＡＶＤＤは、ソースドライバの出力電圧である。ＶＧＨ及びＡＶＤＤは、電源電圧が昇圧された電圧であり、ＶＧＬは、電源電圧が降圧された電圧であって、負の電圧レベルを有する。
【０００５】
強制放電方式は、パネルのゲートラインをターンオフさせる電圧ＶＧＯＦＦが、負の電圧であることを利用するものであって、若し、ＶＧＯＦＦ電圧が負電圧ではなく、放電によって接地電圧レベルとなる場合、パネルのゲートラインは、完全なターンオン状態ではなくても、一定の電流を流すことが可能な状態となる。
【０００６】
したがって、パネルのゲートラインが一定の電流を流すことが可能な状態で、ソースドライバの出力電圧ＡＶＤＤを接地電圧レベルに放電させる場合、パネルのキャパシタに保存された電荷が除去されて画像がなくなり、パネルの特性によって、パネルは白色または黒色を表す。
【０００７】
しかし、パッシブマトリックス方式を利用するディスプレイ装置とは異なり、アクティブマトリックス方式を利用するディスプレイ装置は、強制放電方式を利用しないので、バッテリー除去時のパネルで画像が消えるのに時間がかかり、一度に画面がきれいに除去されないという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明が解決しようとする課題は、バッテリーの除去を認識する電源電圧除去感知回路を提供するところにある。
本発明が解決しようとする他の課題は、電源電圧除去感知回路を備え、バッテリー除去時のパネル残像を一度に除去するディスプレイ装置を提供するところにある。
本発明が解決しようとする他の課題は、電源電圧除去感知回路を備えるディスプレイ装置のバッテリー除去時のパネルに現れる残像除去方法を提供するところにある。
【課題を解決するための手段】
【０００９】
前記課題を解決するための本発明の実施形態による電源電圧除去感知回路は、検出部及び出力部を備える。
検出部は、第１電源電圧及び第２電源電圧のうち一つの電圧レベルが、第２レベルとなることを検出して、検出信号を第１レベルで出力する。
出力部は、前記検出部の誤動作を防止し、動作活性信号に応答して前記検出信号を反転させて、検出制御信号として出力する。
前記検出部は、前記第１電源電圧及び前記第２電源電圧の電圧レベルが、第１レベルに維持される間に、前記検出信号を第２レベルで出力し、前記第１電源電圧及び前記第２電源電圧は、バッテリーから発生する電圧であり、前記バッテリーが除去されれば、前記第１電源電圧及び前記第２電源電圧の電圧レベルは、相異なる時間差を有して第２レベルとなる。
前記検出部は、電圧レベル制御部及び比較部を備える。
【００１０】
電圧レベル制御部は、前記第１電源電圧及び前記第２電源電圧が、第１レベルに維持される間に、第１ノードの電圧レベルが第２ノードの電圧レベルより高くなるように制御し、前記第１電源電圧及び前記第２電源電圧のうち、一つの電圧レベルが第２レベルとなれば、前記第１ノードの電圧レベルが前記第２ノードの電圧レベルより低くなるように制御する。
【００１１】
比較部は、昇圧電圧に応答して動作し、前記第１ノードと前記第２ノードの電圧レベルを比較して、前記検出信号を発生させる。
【００１２】
前記電圧レベル制御部は、第１トランジスタ、第１抵抗、第２抵抗、第２トランジスタ、第３抵抗、及び第３トランジスタを備える。
第１トランジスタは、前記第２電源電圧をゲートに受信し、前記第１ノードに第１端が連結される。第１抵抗は、前記第１トランジスタの第２端に一端が連結され、他端に前記第１電圧が連結される。
第２抵抗は、前記第１ノードと前記第２ノードとの間に連結される。第２トランジスタは、前記第２電源電圧をゲートに受信し、前記第２ノードに第１端が連結され、前記比較部に第２端が連結される。
第３抵抗は、前記第２ノードに一端が連結される。第３トランジスタは、前記第３抵抗の他端に第１端が連結され、ゲートに第１制御信号が印加され、第２端が接地電圧に連結される。
【００１３】
前記第１制御信号は、前記昇圧電圧の発生が完了すれば、第１レベルに発生する。前記比較部は、比較器、キャパシタ及び第４トランジスタを備える。比較器は、前記昇圧電圧に応答して動作し、前記第１ノードに負の端子が連結され、前記第２トランジスタの第２端に正の端子が連結されて、前記検出信号を出力する。
【００１４】
キャパシタは、前記比較器の正の端子と接地電圧との間に連結される。第４トランジスタは、前記キャパシタと並列に、前記比較器の正の端子と前記接地電圧との間に連結され、ゲートにリセットパルスを受信する。
【００１５】
前記リセットパルスは、前記電源電圧除去感知回路の動作初期に、前記キャパシタに充電された電荷を放電させる。
【００１６】
前記出力部は、前記検出信号の電圧レベルを低めるダウンシフティング部、前記ダウンシフティング部の出力を遅延させる遅延部、前記遅延部の出力及び前記ダウンシフティング部の出力を論理積する論理積手段、及び前記動作活性信号が活性化されれば、前記論理積手段の出力を反転させて、前記検出制御信号として出力するラッチ部を備える。
【００１７】
前記ダウンシフティング部は、直列連結されるｎ個のインバータを備え、前記インバータは、前記第１電源電圧に応答して動作し、前記ｎは、偶数であることを特徴とする。
【００１８】
前記他の課題を解決するための本発明の実施形態によるバッテリー除去時のパネル残像を一度に除去するディスプレイ装置は、パネル、及び前記パネルを制御して、前記パネルに映像をディスプレイする駆動ドライバを備える。
【００１９】
前記駆動ドライバは、電源電圧除去感知部、電圧昇圧部、マイクロプロセッサ、ソースドライバ及びゲートドライバを備える。
電源電圧除去感知部は、前記駆動ドライバ及びパネルに電源電圧を供給するバッテリーが除去されれば、検出制御信号を第２レベルに発生させる。電圧昇圧部は、前記検出制御信号に応答して、前記パネルに印加される昇圧電圧を遮断する。
【００２０】
マイクロプロセッサは、前記検出制御信号に応答して、前記駆動ドライバが受信する制御信号を遮断する。ソースドライバ及びゲートドライバは、前記検出制御信号に応答して、前記パネルのソースライン及びゲートラインを制御する。
【００２１】
前記ゲートドライバは、前記第２レベルの検出制御信号に応答して、前記パネルのあらゆるゲートラインを活性化させ、前記ソースドライバは、前記第２レベルの検出制御信号に応答して、前記パネルのあらゆるソースラインの出力端の電圧レベルを接地電圧レベルにする。
【００２２】
前記パネルは、前記第２レベルの検出制御信号に応答して、前記パネル内部のキャパシタに連結された基準電圧の電圧レベルを接地電圧レベルにする。前記パネルは、アクティブマトリックス方式のパネルである。
【００２３】
前記他の課題を解決するための本発明の実施形態による残像除去方法は、パネル、及び前記パネルを制御して、前記パネルに映像をディスプレイする駆動ドライバを備えるディスプレイ装置のバッテリー除去時のパネルに現れる残像除去方法に関する。
【００２４】
前記残像除去方法は、前記バッテリーの除去を認識して、検出制御信号を第２レベルに発生させるステップ、前記検出制御信号に応答して、前記パネルに印加される昇圧電圧を遮断するステップ、前記検出制御信号に応答して、前記駆動ドライバが受信する制御信号を遮断するステップ、及び前記検出制御信号に応答して、前記パネルのキャパシタに充電されたあらゆる電荷を一度に放電させるステップを含む。
【００２５】
前記あらゆる電荷を一度に放電させるステップは、前記検出制御信号に応答して、前記パネルのあらゆるゲートラインを活性化させるステップ、前記検出制御信号に応答して、前記パネルのあらゆるソースラインの出力端の電圧レベルを接地電圧レベルにするステップ、及び前記検出制御信号に応答して、前記パネル内部の前記キャパシタに連結された基準電圧の電圧レベルを接地電圧レベルにするステップを含む。
【００２６】
前記検出制御信号を発生させるステップは、前記バッテリーから発生する第１電源電圧及び第２電源電圧のうち、一つの電圧レベルが第２レベルとなることを検出して、検出信号を第１レベルで出力するステップ、及び動作活性信号に応答して前記検出信号を反転させて、前記検出制御信号として出力するステップを含む。
【００２７】
前記他の課題を解決するための本発明の実施形態による電源電圧除去感知方法は、バッテリーから発生する第１電源電圧及び第２電源電圧のうち、一つの電圧レベルが第２レベルとなることを検出して、検出信号を第１レベルで出力するステップ、及び動作活性信号に応答して前記検出信号を反転させて、検出制御信号として出力するステップを含む。
【００２８】
前記検出信号を出力するステップは、前記第１電源電圧及び前記第２電源電圧の電圧レベルが、第１レベルに維持される間に、前記検出信号を第２レベルで出力し、前記バッテリーが除去されれば、前記第１電源電圧及び前記第２電源電圧の電圧レベルは、相異なる時間差を有して第２レベルとなる。
【発明の効果】
【００２９】
本発明による電源電圧除去感知回路、電源電圧除去感知回路を備えるディスプレイ装置、及びディスプレイ装置のバッテリー除去時のパネルに現れる残像除去方法は、バッテリーが強制的に除去された場合、アクティブマトリックス方式を使用するパネルに残っている画像を速く除去できる。
【発明を実施するための最良の形態】
【００３０】
本発明と、本発明の動作上の利点及び本発明の実施によって達成される目的を十分に理解するためには、本発明の望ましい実施形態を例示する添付図面及び添付図面に記載された内容を参照せねばならない。
【００３１】
以下、添付された図面を参照して本発明の望ましい実施形態を説明することにより、本発明を詳細に説明する。各図面に提示された同じ参照符号は同じ部材を示す。
図１は、本発明の実施形態による電源電圧除去感知回路を示す回路図である。
図１に示すように、本発明の実施形態による電源電圧除去感知回路１００は、検出部１１０及び出力部１４０を備える。検出部１１０は、第１電源電圧ＶＤＤ及び第２電源電圧ＶＣＩのうち一つの電圧レベルが、第２レベルとなることを検出して、検出信号ＤＥＴＳを第１レベルで出力する。
【００３２】
検出部１１０は、第１電源電圧ＶＤＤ及び第２電源電圧ＶＣＩの電圧レベルが、第１レベルに維持される間に、検出信号ＤＥＴＳを第２レベルで出力する。説明の便宜上、第１レベルはハイレベルであり、第２レベルはローレベルであると仮定する。
【００３３】
出力部１４０は、検出部１１０の誤動作を防止し、動作活性信号Ｓ２に応答して検出信号ＤＥＴＳを反転させて、検出制御信号ＤＥＴＣＴＲＬＳとして出力する。
【００３４】
バッテリーでは、第１電源電圧ＶＤＤ及び第２電源電圧ＶＣＩの２つの電源電圧が発生する。第１電源電圧ＶＤＤは、電源電圧除去感知回路１００のロジックレベルを制御する電圧であり、第２電源電圧ＶＣＩは、アナログ電圧であって、第１電源電圧ＶＤＤより高い電圧レベルを有する。
【００３５】
バッテリーが除去されれば、第１電源電圧ＶＤＤ及び第２電源電圧ＶＣＩの電圧レベルは、相異なる時間差を有して第２レベルとなる。すなわち、バッテリーが除去されれば、第１電源電圧ＶＤＤ及び第２電源電圧ＶＣＩのうち一つが、先に第２レベルに落ち、他の一つは、後で第２レベルに落ちる。
したがって、電源電圧除去感知回路１００は、第１電源電圧ＶＤＤ及び第２電源電圧ＶＣＩのうち、先に第２レベルに落ちる電圧を感知する。
【００３６】
検出部１１０は、電圧レベル制御部１２０及び比較部１３０を備える。電圧レベル制御部１２０は、第１電源電圧ＶＤＤ及び第２電源電圧ＶＣＩが、第１レベルに維持される間に、第１ノードＮ１の電圧レベルが、第２ノードＮ２の電圧レベルより高くなるように制御する。
そして、検出部１１０は、第１電源電圧ＶＤＤ及び第２電源電圧ＶＣＩのうち一つの電圧レベルが、第２レベルとなれば、第１ノードＮ１の電圧レベルが、第２ノードＮ２の電圧レベルより低くなるように制御する。
さらに説明すれば、電圧レベル制御部１２０は、第１トランジスタＴＲ１、第２トランジスタＴＲ２、第３トランジスタＴＲ３、第１抵抗Ｒ１、第２抵抗Ｒ２、第３抵抗Ｒ３を備える。
【００３７】
第１トランジスタＴＲ１は、第２電源電圧ＶＣＩをゲートで受信し、第１ノードＮ１に第１端が連結される。第１抵抗Ｒ１は、第１トランジスタＴＲ１の第２端に一端が連結され、他端に第１電源電圧ＶＤＤが連結される。
第２抵抗Ｒ２は、第１ノードＮ１と第２ノードＮ２との間に連結される。第２トランジスタＴＲ２は、第２電源電圧ＶＣＩをゲートで受信し、第２ノードＮ２に第１端が連結され、比較部１３０に第２端が連結される。
第３抵抗Ｒ３は、第２ノードＮ２に一端が連結される。第３トランジスタＴＲ３は、第３抵抗Ｒ３の他端に第１端が連結され、ゲートに第１制御信号Ｓ１が印加され、第２端が接地電圧ＶＳＳに連結される。
【００３８】
第１制御信号Ｓ１は、昇圧電圧ＡＶＤＤの発生が完了すれば、第１レベルに発生する。
比較部１３０は、昇圧電圧ＡＶＤＤに応答して動作し、第１ノードＮ１と第２ノードＮ２の電圧レベルを比較して、検出信号ＤＥＴＳを発生させる。
【００３９】
比較部１３０は、比較器ＣＯＭＰ、キャパシタＣ及び第４トランジスタＴＲ４を備える。比較器ＣＯＭＰは、昇圧電圧ＡＶＤＤに応答して動作し、第１ノードＮ１に負の端子が連結され、第２トランジスタＴＲ２の第２端に正の端子が連結されて、検出信号ＤＥＴＳを出力する。
【００４０】
キャパシタＣは、比較器ＣＯＭＰの正の端子と接地電圧ＶＳＳとの間に連結される。第４トランジスタＴＲ４は、キャパシタＣと並列に、比較器ＣＯＭＰの正の端子と接地電圧ＶＳＳとの間に連結され、ゲートでリセットパルスＲＳＴ＿ＰＵＬＳＥを受信する。
リセットパルスＲＳＴ＿ＰＵＬＳＥは、電源電圧除去感知回路１００の動作初期に、キャパシタＣに充電された電荷を放電させる。
【００４１】
検出部１１０の動作を説明する。最初に、リセットパルスＲＳＴ＿ＰＵＬＳＥによって、キャパシタＣに保存されている可能性のある電荷を放電させて、比較器ＣＯＭＰの誤動作を防止する。リセットパルスＲＳＴ＿ＰＵＬＳＥは、短いハイレベル区間を有する矩形波であるが、リセットパルスＲＳＴ＿ＰＵＬＳＥのハイレベル区間の間に、第４トランジスタＴＲ４がターンオンされて、キャパシタＣに保存された電荷を放電させる。
第１制御信号Ｓ１は、昇圧電圧ＡＶＤＤの発生が完了すれば、第１レベルに発生する。
【００４２】
昇圧電圧ＡＶＤＤは、電源電圧除去感知回路１００がパネルを備えるディスプレイ装置（図示せず）に装着される場合、ディスプレイ装置を駆動する駆動電圧である。昇圧電圧ＡＶＤＤは、ディスプレイ装置（図示せず）の電圧昇圧部（図示せず）によって、電源電圧が昇圧された電圧レベルを有する。
【００４３】
ディスプレイ装置（図示せず）のスタンドバイモードやスリープモードでは、第１制御信号Ｓ１は、第２レベル、すなわちローレベルに発生して、第３トランジスタＴＲ３をターンオフさせる。これにより、電源電圧除去感知回路１００が動作せず、消費電流を低減できる。
【００４４】
昇圧電圧ＡＶＤＤの発生が完了するということは、ディスプレイ装置が正常的に動作することを意味する。昇圧電圧ＡＶＤＤの発生が完了すれば、第１制御信号Ｓ１は、ハイレベルに発生して、第３トランジスタＴＲ３をターンオンさせる。これにより、検出部１１０は、バッテリーの除去を認識できる状態となる。
【００４５】
バッテリーが装着され、第１電源電圧ＶＤＤと第２電源電圧ＶＣＩとが正常的に動作すれば、第１トランジスタＴＲ１と第２トランジスタＴＲ２とがターンオンされ、第１抵抗Ｒ１、第２抵抗Ｒ２及び第３抵抗Ｒ３の抵抗値によって、第１ノードＮ１と第２ノードＮ２との電圧レベルが決定され、第１ノードＮ１の電圧レベルが第２ノードＮ２の電圧レベルより高い。
【００４６】
したがって、比較器ＣＯＭＰは、ローレベルの検出信号ＤＥＴＳを発生させる。
第１ないし第３抵抗Ｒ１、Ｒ２、Ｒ３は、第１電源電圧ＶＤＤを抵抗比によって分配して、第２電源電圧ＶＣＩを検出する第１及び第２トランジスタＴＲ１、ＴＲ２のしきい電圧Ｖｔｈ条件を満足させ、比較器ＣＯＭＰの両端電圧を調整することによって、バッテリー除去時のさらに速い検出レベルを決定できる。
【００４７】
若し、第１抵抗Ｒ１の抵抗値が０である場合に、第１ノードＮ１の電圧決定は、第１電源電圧ＶＤＤと第２電源電圧ＶＣＩとの関係によって変わる。すなわち、第２電源電圧ＶＣＩをゲートに受信する第１トランジスタＴＲ１のしきい電圧Ｖｔｈほど、第２電源電圧ＶＣＩが第１電源電圧ＶＤＤより高い場合には、第１電源電圧ＶＤＤのレベルの近辺で第１ノードＮ１の電圧レベルが決定される。
【００４８】
出力部１４０は、検出信号ＤＥＴＳの電圧レベルを低めるダウンシフティング部１５０、ダウンシフティング部１５０の出力を遅延させる遅延部１６０、遅延部１６０の出力及びダウンシフティング部１５０の出力を論理積する論理積手段１７０、及び動作活性信号Ｓ２が活性化されれば、論理積手段１７０の出力を反転させて、検出制御信号ＤＥＴＣＴＲＬＳとして出力するラッチ部１８０を備える。
【００４９】
ダウンシフティング部１５０は、直列連結されるｎ個のインバータＩ１、Ｉ２を備え、インバータＩ１、Ｉ２は、第１電源電圧ＶＤＤに応答して動作し、ｎは偶数である。
比較器ＣＯＭＰが昇圧電圧ＡＶＤＤに応答して動作するので、比較器ＣＯＭＰで出力される検出信号ＤＥＴＳのレベルも、電源電圧除去感知回路１００のロジック電源電圧レベルである第１電源電圧ＶＤＤの電圧レベルより高い。
したがって、ダウンシフティング部１５０は、検出信号ＤＥＴＳのレベルをロジック動作できる第１電源電圧ＶＤＤレベルに低める役割を行う。
【００５０】
遅延部１６０は、第１電源電圧ＶＤＤ及び第２電源電圧ＶＣＩが揺れて、比較器ＣＯＭＰの出力が瞬間的にハイレベルとなって誤動作を起こす場合、誤動作を防止する機能を行う。
すなわち、第１電源電圧ＶＤＤと第２電源電圧ＶＣＩとが正常的に動作して、検出信号ＤＥＴＳがローレベルに発生する途中に、比較器ＣＯＭＰが瞬間的に誤動作して一定時間検出信号ＤＥＴＳがハイレベルとなれば、直接論理積手段１７０に入力される信号は、ハイレベルであるが、遅延部１６０を通過して論理積手段１７０に入力される信号は、ローレベルであるので、論理積手段１７０は、続けてローレベルの信号を出力する。
したがって、遅延部１６０と論理積手段１７０とを利用して、第１電源電圧ＶＤＤや第２電源電圧ＶＣＩの瞬間的なグリッチ等による誤動作を防止できる。遅延部１６０の遅延時間を選択的に設定することによって、誤動作の防止機能を調節できる。
【００５１】
ラッチ部１８０は、動作活性信号Ｓ２が活性化されれば、論理積手段１７０の出力を反転させて、検出制御信号ＤＥＴＣＴＲＬＳとして出力する。電源電圧除去感知回路１００がディスプレイ装置（図示せず）に装着される場合、動作活性信号Ｓ２は、ディスプレイ装置（図示せず）のパネルに映像がディスプレイされれば、第１レベルに活性化される。
【００５２】
パネルに映像がディスプレイされる前には、バッテリーの除去がパネルに何らの影響も及ぼさないので、実際にパネルに映像がディスプレイされた後にのみ、バッテリーの除去を感知するために、動作活性信号Ｓ２を利用する。
【００５３】
図２は、図１の電源電圧除去感知回路の動作を説明するフローチャートである。
図３Ａは、図２のステップ２１０を説明するフローチャートである。
図３Ｂは、図２のステップ２２０を説明するフローチャートである。
以下、図１ないし図３を参照して、電源電圧除去感知回路１００の動作を詳細に説明する。
電源電圧除去感知方法２００は、バッテリーから発生する第１電源電圧ＶＤＤ及び第２電源電圧ＶＣＩのうち一つの電圧レベルが、第２レベルとなることを検出して、検出信号ＤＥＴＳを第１レベルで出力する（ステップ２１０）。ステップ２１０は、図１の検出部１１０で行われる。
【００５４】
ステップ２１０をさらに説明すれば、第１電源電圧ＶＤＤ及び第２電源電圧ＶＣＩが第１レベルに維持される間に、第１ノードＮ１の電圧レベルが第２ノードＮ２の電圧レベルより高くなるように制御する。
そして、第１電源電圧ＶＤＤ及び第２電源電圧ＶＣＩのうち一つの電圧レベルが、第２レベルとなれば、第１ノードＮ１の電圧レベルが第２ノードＮ２の電圧レベルより低くなるように制御する（ステップ３１０ａ）。ステップ３１０ａは、図１の電圧レベル制御部１２０で行われる。
第１ノードＮ１と第２ノードＮ２の電圧レベルを比較して、検出信号ＤＥＴＳを発生させる（ステップ３１０ｂ）。ステップ３１０ｂは、図１の比較部１３０で行われる。
【００５５】
バッテリーが強制的に除去されて、第２電源電圧ＶＣＩが第１電源電圧ＶＤＤより先にローレベルに落ちる場合、電源電圧除去感知回路１００は、次の通り動作する。
第１ノードＮ１と第２ノードＮ２とが一定の電圧レベルに維持される途中に、第２電源電圧ＶＣＩがローレベルとなれば、第１及び第２トランジスタＴＲ１、ＴＲ２がターンオフされる。
これにより、ターンオフされた第２トランジスタＴＲ２によって、比較器ＣＯＭＰの正の端子の電圧レベルは、そのまま維持され、負の端子の電圧レベル、すなわち第１ノードＮ１の電圧レベルのみが減少し続ける。
したがって、比較器ＣＯＭＰの正の端子の電圧レベルは、負の端子の電圧レベルより高くなり、比較器ＣＯＭＰは、検出信号ＤＥＴＳをハイレベルで出力する。検出信号ＤＥＴＳのレベルがハイレベルとなれば、電源電圧除去感知回路１００は、バッテリーの強制除去を感知する。
【００５６】
逆に、第１電源電圧ＶＤＤが第２電源電圧ＶＣＩより先にローレベルに落ちる場合、キャパシタＣによって、比較器ＣＯＭＰの正の端子の電圧レベルは、負の端子の電圧レベル（すなわち、第１ノードＮ１の電圧レベル）より電圧レベルが減少する速度が遅くなるので、比較器ＣＯＭＰの正の端子の電圧レベルは、負の端子の電圧レベルより高くなり、比較器ＣＯＭＰは、検出信号ＤＥＴＳをハイレベルで出力する。
第１電源電圧ＶＤＤが第２電源電圧ＶＣＩより先にローレベルに落ちる場合、キャパシタＣの容量が大きくなるほど、バッテリーの除去を検出できる。
【００５７】
出力される検出信号ＤＥＴＳは、検出信号ＤＥＴＳを遅延させるステップ３２０ａ、検出信号ＤＥＴＳと遅延された検出信号とを論理積するステップ３２０ｂ、及び動作活性信号Ｓ２が活性化されれば、前記論理積された信号を反転させて、検出制御信号ＤＥＴＣＴＲＬＳとして出力するステップ３２０ｃを通じて、検出制御信号ＤＥＴＣＴＲＬＳとして出力される。
【００５８】
ステップ３２０ａないしステップ３２０ｃは、図１の出力部１４０で行われる。ハイレベルの検出信号ＤＥＴＳは、ダウンシフティング部１５０と遅延部１６０とを経て、ラッチ部１８０に入力される。
【００５９】
ラッチ部１８０は、動作活性信号Ｓ２に応答して、検出信号ＤＥＴＳの論理レベルを反転させて、検出制御信号ＤＥＴＣＴＲＬＳとして出力する。すなわち、バッテリーが除去された場合、検出制御信号ＤＥＴＣＴＲＬＳは、ローレベルで出力される。
【００６０】
前述したように、電源電圧除去感知回路１００は、バッテリーが強制的に除去されれば、検出制御信号ＤＥＴＣＴＲＬＳの論理レベルを、ハイレベルからローレベルに反転させて出力することによって、バッテリーの除去を感知できる。
【００６１】
図４は、本発明の他の実施形態による電源電圧除去感知回路の回路図である。
図４の電源電圧除去感知回路４００の検出部４１０は、図１の電源電圧除去感知回路１００の検出部１１０と同一な構成を有する。但し、出力部４４０の構造が異なる。
図４の電源電圧除去感知回路４００の出力部４４０は、ダウンシフティング部４５０、遅延部４６０、反転論理和手段４７０、論理積手段４８０及びインバータＩ２を備える。
ダウンシフティング部４５０は、検出信号ＤＥＴＳの電圧レベルを低める。遅延部４６０は、ダウンシフティング部４５０の出力を遅延させる。反転論理和手段４７０は、遅延部４６０の出力及びダウンシフティング部４５０の出力を反転論理和する。
【００６２】
論理積手段４８０は、動作活性信号Ｓ２及び反転論理和手段４７０の出力を論理積する。インバータＩ２は、論理積手段４８０の出力を反転させて、検出制御信号ＤＥＴＣＴＲＬＳとして出力する。
ダウンシフティング部４５０は、検出信号ＤＥＴＳを反転させるインバータＩ１を備え、インバータＩ１は、第１電源電圧ＶＤＤに応答して動作する。
【００６３】
図４の出力部４４０は、図１の出力部１４０のラッチ部１８０の代わりに、反転論理和手段４７０を利用して検出制御信号ＤＥＴＣＴＲＬＳを出力し、図４の出力部４４０の動作原理については、図１の出力部１４０の動作原理と同一であるので、その詳細な説明を省略する。
【００６４】
図５は、本発明のさらに他の実施形態による電源電圧除去感知回路の回路図である。
図５の電源電圧除去感知回路５００の出力部５４０は、図４の電源電圧除去感知回路４００の出力部４４０と同一な構成を有する。但し、検出部５１０の構造が異なる。
図５の電圧レベル制御部５２０は、第１抵抗Ｒ１、第１トランジスタＴＲ１１、ＴＲ１２〜ＴＲ１ｎ、第２抵抗Ｒ２、第２トランジスタＴＲ２１、ＴＲ２２〜ＴＲ２ｎ、第３抵抗Ｒ３、及び第３トランジスタＴＲ３を備える。
第１抵抗Ｒ１は、第１電源電圧ＶＤＤに一端が連結される。複数個の第１トランジスタＴＲ１１、ＴＲ１２〜ＴＲ１ｎは、第１抵抗Ｒ１の他端と第１ノードＮ１との間に直列に連結され、対応する複数個の第２電源電圧ＶＣＩ１、ＶＣＩ２〜ＶＣＩｎをゲートで受信する。
第２抵抗Ｒ２は、第１ノードＮ１と第２ノードＮ２との間に連結される。第２トランジスタＴＲ２１、ＴＲ２２〜ＴＲ２ｎは、第２ノードＮ２と比較部５３０との間に直列に連結され、対応する複数個の第２電源電圧ＶＣＩ１、ＶＣＩ２〜ＶＣＩｎをゲートで受信する。第３抵抗Ｒ３は、第２ノードＮ２に一端が連結される。
第３トランジスタＴＲ３は、第３抵抗Ｒ３の他端に第１端が連結され、ゲートに第１制御信号Ｓ１が印加され、第２端が接地電圧ＶＳＳに連結される。
【００６５】
図５の電源電圧除去感知回路５００の電圧レベル制御部５２０は、複数個の電源電圧を感知する回路も可能であるということを説明したものである。電圧レベル制御部５２０の動作は、図１の電圧レベル制御部１２０で２つの電源電圧を検出する動作と同一である。
すなわち、第１電源電圧ＶＤＤ、または複数個の第２電源電圧ＶＣＩ１、ＶＣＩ２〜ＶＣＩｎのうち一つでもローレベルに落ちれば、第１ノードＮ１と第２ノードＮ２との電圧レベルが逆転される。
したがって、検出制御信号ＤＥＴＣＴＲＬＳの論理レベルが、ハイレベルからローレベルに変化する。ここで、複数個の第２電源電圧ＶＣＩ１、ＶＣＩ２〜ＶＣＩｎは、複数個のバッテリーから発生することができる。
【００６６】
図６は、本発明の実施形態によるディスプレイ装置を説明するブロック図である。
図７は、図６のパネルの内部構造を説明する図面である。
図６に示すように、バッテリー除去時のパネル残像を一度に除去するディスプレイ装置６００は、パネル６１０、及びパネル６１０を制御して、パネル６１０に映像をディスプレイする駆動ドライバ６２０を備える。
駆動ドライバ６２０は、電源電圧除去感知部６３０、電圧昇圧部６４０、マイクロプロセッサ６５０、ソースドライバ６６０及びゲートドライバ６７０を備える。パネル６１０は、アクティブマトリックス方式のパネルである。
【００６７】
電圧昇圧部６４０は、昇圧電圧を発生させて、駆動ドライバ６２０の内部及びパネル６１０に印加する。ソースドライバ６６０及びゲートドライバ６７０は、パネル６１０のソースライン及びゲートラインを制御する。ソースドライバ６６０及びゲートドライバ６７０の動作は、マイクロプロセッサ６５０によって制御される。
【００６８】
図８は、本発明の他の実施形態によるディスプレイ装置のバッテリー除去時のパネルの残像除去方法を説明するフローチャートである。
図９は、図８のステップ８４０を説明するフローチャートである。以下、図６ないし図９に基づいて、ディスプレイ装置、及びディスプレイ装置のバッテリー除去時のパネルの残像除去方法を説明する。
まず、バッテリーの除去を認識して、検出制御信号を第２レベルに発生させる（ステップ８１０）。ステップ８１０は、図６の電源電圧除去感知部６３０で行われる。
電源電圧除去感知部６３０は、図１の電源電圧除去感知回路１００と同一な構成を有し、動作原理も同一である。
すなわち、バッテリーが除去されれば、第１電源電圧ＶＤＤまたは第２電源電圧ＶＣＩの電圧レベルが減少し、電源電圧除去感知回路１００は、それを感知して検出信号ＤＥＴＳを発生させ、検出信号ＤＥＴＳを検出制御信号ＤＥＴＣＴＲＬＳとして発生させる。バッテリーが除去されれば、検出制御信号ＤＥＴＣＴＲＬＳは、第２レベル、すなわちローレベルに発生する。
【００６９】
図１の電源電圧除去感知回路１００の回路構成及び動作については、前述したところがあるので、その詳細な説明を省略する。
検出制御信号ＤＥＴＣＴＲＬＳに応答して、パネル６１０に印加される昇圧電圧を遮断する（ステップ８２０）。ステップ８２０は、電圧昇圧部６４０で行われる。電圧昇圧部６４０は、検出制御信号ＤＥＴＣＴＲＬＳが第１レベル、すなわちハイレベルに発生する間は、昇圧電圧を発生させる。
【００７０】
しかし、検出制御信号ＤＥＴＣＴＲＬＳが第２レベルに発生すれば、電圧昇圧部６４０は、パネル６１０に印加される昇圧電圧を遮断する。
バッテリーが除去されれば、電源電圧の供給が中断されるので、電圧昇圧部６４０は、昇圧電圧の発生を中断する。既に発生した昇圧電圧は、ディスプレイ装置６００の以後の動作、すなわちステップ８３０及びステップ８４０の動作を行うのに利用される。
検出制御信号ＤＥＴＣＴＲＬＳに応答して、駆動ドライバ６２０が受信する制御信号を遮断する（ステップ８３０）。ステップ８３０は、マイクロプロセッサ６５０で行われる。マイクロプロセッサ６５０は、外部で制御信号（図示せず）を受信して、駆動ドライバ６２０とパネル６１０の動作を制御する。
【００７１】
しかし、検出制御信号ＤＥＴＣＴＲＬＳがローレベルに発生すれば、マイクロプロセッサ６５０は、駆動ドライバ６２０が受信する制御信号（図示せず）を遮断する。これは、バッテリーが除去されたので、ディスプレイ装置６００においてパネル６１０の画像を除去する動作以外の動作を行わせないようにするためである。
【００７２】
検出制御信号ＤＥＴＣＴＲＬＳに応答して、パネル６１０のキャパシタに充電されたあらゆる電荷を一度に放電させる（ステップ８４０）。ステップ８４０は、ソースドライバ６６０、ゲートドライバ６７０及びパネル６１０で行われる。
【００７３】
図７に示すように、ゲートラインＧ１、Ｇ２が活性化されて、トランジスタＴＦＴ１１、ＴＦＴ１２、ＴＦＴ２１、ＴＦＴ２２がターンオンされれば、ソースラインＳＬ１、ＳＬ２を通じて、色相データ（図示せず）がトランジスタＴＦＴ１１、ＴＦＴ１２、ＴＦＴ２１、ＴＦＴ２２に連結されたキャパシタＣ１１、Ｃ１２、Ｃ２１、Ｃ２２に保存されて、パネル６１０に画像がディスプレイされる。
【００７４】
しかし、バッテリーが除去されれば、パネル６１０の画像を速く除去するために、キャパシタＣ１１、Ｃ１２、Ｃ２１、Ｃ２２に保存された色相データ、すなわち電荷を速く放電させねばならない。
【００７５】
ステップ８４０をさらに説明すれば、検出制御信号ＤＥＴＣＴＲＬＳに応答して、パネル６１０のあらゆるゲートラインを活性化させる（ステップ９１０）。ステップ９１０は、ゲートドライバ６７０で行われる。
すなわち、ゲートドライバ６７０は、第２レベルの検出制御信号ＤＥＴＣＴＲＬＳに応答して、パネル６１０のあらゆるゲートラインＧ１、Ｇ２を活性化させる。これにより、あらゆるトランジスタＴＦＴ１１、ＴＦＴ１２、ＴＦＴ２１、ＴＦＴ２２がターンオンされる。
【００７６】
検出制御信号ＤＥＴＣＴＲＬＳに応答して、パネル６１０のあらゆるソースラインＳＬ１、ＳＬ２の出力端の電圧レベルを接地電圧ＶＳＳレベルにする（ステップ９２０）。ステップ９２０は、ソースドライバ６６０で行われる。
すなわち、ソースドライバ６６０は、第２レベルの検出制御信号ＤＥＴＣＴＲＬＳに応答して、パネル６１０のあらゆるソースラインＳＬ１、ＳＬ２の出力端の電圧レベルを接地電圧ＶＳＳレベルにする。
【００７７】
検出制御信号ＤＥＴＣＴＲＬＳに応答して、パネル６１０の内部のキャパシタＣ１１、Ｃ１２、Ｃ２１、Ｃ２２に連結された基準電圧ＶＣＯＭの電圧レベルを接地電圧ＶＳＳレベルにする（ステップ９３０）。
すなわち、パネル６１０は、第２レベルの検出制御信号ＤＥＴＣＴＲＬＳに応答して、パネル６１０の内部のキャパシタＣ１１、Ｃ１２、Ｃ２１、Ｃ２２に連結された基準電圧ＶＣＯＭの電圧レベルを接地電圧ＶＳＳレベルにする。
【００７８】
このような過程を経れば、パネル６１０の内部のあらゆるトランジスタＴＦＴ１１、ＴＦＴ１２、ＴＦＴ２１、ＴＦＴ２２がターンオンされており、トランジスタＴＦＴ１１、ＴＦＴ１２、ＴＦＴ２１、ＴＦＴ２２に連結されたソースラインＳＬ１、ＳＬ２の電圧レベルが接地電圧レベルであり、基準電圧ＶＣＯＭの電圧レベルも接地電圧レベルとなる。
このような状態となれば、パネル６１０のキャパシタＣ１１、Ｃ１２、Ｃ２１、Ｃ２２に保存された電荷が、瞬間的にソースラインＳＬ１、ＳＬ２を通じて放電される。したがって、バッテリーが除去された後、パネル６１０に残っている画像が一度に除去されることができる。
【００７９】
以上のように、図面と明細書で最適の実施形態が開示された。ここで、特定の用語が使われたが、これは単に、本発明を説明するための目的で使われたものであり、意味限定や特許請求の範囲に記載された本発明の範囲を制限するために使われたものではない。
したがって、当業者であれば、これから多様な変形及び均等な他の実施形態が可能であるという点を理解できるであろう。従って、本発明の真の技術的な保護範囲は、特許請求の範囲の技術的思想により決まらねばならない。
【産業上の利用可能性】
【００８０】
本発明は、ディスプレイ装置に利用でき、特にディスプレイ装置のパネルの制御分野に利用できる。
【図面の簡単な説明】
【００８１】
【図１】本発明の実施形態による電源電圧除去感知回路を示す回路図である。
【図２】図１の電源電圧除去感知回路の動作を説明するフローチャートである。
【図３Ａ】図２のステップ２１０を説明するフローチャートである。
【図３Ｂ】図２のステップ２３０を説明するフローチャートである。
【図４】本発明の他の実施形態による電源電圧除去感知回路の回路図である。
【図５】本発明のさらに他の実施形態による電源電圧除去感知回路の回路図である。
【図６】本発明の実施形態によるディスプレイ装置を説明するブロック図である。
【図７】図６のパネルの内部構造を説明する図面である。
【図８】本発明の他の実施形態によるディスプレイ装置のバッテリー除去時のパネルの残像除去方法を説明するフローチャートである。
【図９】図８のステップ８４０を説明するフローチャートである。
【符号の説明】
【００８２】
１００      電源電圧除去感知回路
１１０      検出部
１２０      電圧レベル制御部
１３０      比較部
１４０      出力部
１５０      ダウンシフティング部
１６０      遅延部
１７０      論理積手段 
【図１】
2005331949.tif 000003
【図２】
2005331949.tif 000004
【図３Ａ】
2005331949.tif 000005
【図３Ｂ】
2005331949.tif 000006
【図４】
2005331949.tif 000007
【図５】
2005331949.tif 000008
【図６】
2005331949.tif 000009
【図７】
2005331949.tif 000010
【図８】
2005331949.tif 000011
【図９】
2005331949.tif 000012