(57)【要約】【課題】スイッチング損失を著しく増大させることなくゲート発振を抑制できるＩＧＢＴモジュールを提供する。【解決手段】ＩＧＢＴモジュールは、複数個のＩＧＢＴチップ１００を接続することにより構成される。また、ＩＧＢＴチップ１００は、複数個のユニットセル１を接続することにより構成される。ユニットセル１は、一個のＩＧＢＴ素子２を含む。ＩＧＢＴ素子２のゲートＧには、ゲートパッド３およびゲート抵抗４を介して、共通のゲート端子からゲート電圧が与えられる。ＩＧＢＴ素子２のエミッタＥには、エミッタパッド５を介して、共通のエミッタ端子からエミッタ電圧が与えられる。ＩＧＢＴ素子２のコレクタＣには、共通のコレクタ端子からコレクタ電圧が与えられる。ゲートパッド３、ゲート抵抗４、およびエミッタパッド５は、ユニットセル１毎に設けられる。【選択図】図１
2005228851.tif 000002
【特許請求の範囲】
【請求項１】
第１端及び第２端を有する抵抗と、
コレクタ、エミッタ、前記抵抗の前記第１端に接続されたゲートを有するＩＧＢＴ素子と
を含む組の複数を備え、
前記組は前記抵抗の前記第２端同士、前記コレクタ同士、前記エミッタ同士がそれぞれ共通に接続され、
前記ＩＧＢＴ素子は複数個毎に異なる半導体チップに内蔵される、ＩＧＢＴモジュール。
【請求項２】
前記抵抗は前記半導体チップの外部にあり、
前記半導体チップの各々は、前記抵抗の前記第１端と前記ＩＧＢＴ素子の前記ゲートとを接続するパッドの複数を備える、請求項１記載のＩＧＢＴモジュール。
【請求項３】
前記抵抗は前記半導体チップに内蔵され、
前記半導体チップの各々は、前記抵抗の前記第２端を接続するパッドを備える、請求項１記載のＩＧＢＴモジュール。
【請求項４】
前記パッドは、前記抵抗毎に対応して前記半導体チップに複数備えられる、請求項３記載のＩＧＢＴモジュール。
【請求項５】
一の前記パッドには、前記抵抗の複数の前記第２端が前記半導体チップ内で共通に接続される、請求項３記載のＩＧＢＴモジュール。
【請求項６】
前記抵抗は前記半導体チップに形成されるトレンチの充填材を用いて構成される、請求項３，４，５のいずれか一つに記載のＩＧＢＴモジュール。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＧＢＴモジュールに関し、特に、ＩＧＢＴチップにおけるゲート発振を抑制する技術に関する。
【背景技術】
【０００２】
従来から、ＩＧＢＴやＭＯＳＦＥＴ等のゲート絶縁型半導体装置は、電力変換装置として用いられている。ＩＧＢＴは、ＭＯＳＦＥＴの有する高速動作特性と、バイポーラトランジスタの有する低オン電圧特性との両方の特性を兼ね備えているので、インバータ等の電力変換装置に幅広く利用されている。更にＩＧＢＴチップは、近年、定格電流（チップが流し得る平均的な電流値）が数百アンペア程度のものまでがラインナップされており、パワーモジュールの小型化に貢献している。一般に、ＩＧＢＴチップの定格電流は、そのチップ面積に比例する。
【０００３】
また、ＩＧＢＴの性能の進歩は目覚ましく、年々改良が進んでいる。低損失化等の性能改善においては、ＩＧＢＴ内に構成されるＭＯＳＦＥＴ部の微細化等による通電能力向上が非常に重要である。しかし、微細化等を進めた場合には、短絡電流が増加してしまうという問題点があり、また、近年は、この短絡電流が大きくなる（すなわち伝達特性が大きくなる）ことによるゲート発振現象が問題点となってきている。
【０００４】
このゲート発振は、ＩＧＢＴの寄生容量、伝達特性、および外部のインダクタンスによって発生し、如何なる半導体素子においても共振点が存在する。ゲート発振を抑制するためには、この共振点を実動作条件以外の領域にシフトさせることが重要である。このような手法としては、素子自身の飽和電流値を下げる手法が考えられるが、飽和電流値を下げた場合には、ＩＧＢＴの性能は低下してしまうことになる。
【０００５】
飽和電流値を下げることなく共振点を実動作条件以外の領域にシフトさせる手法としては、ＩＧＢＴチップ外部に接続されるスイッチングスピード調整用のゲート抵抗の抵抗値を上げる手法が考えられる。これは、共振回路においては、抵抗が共振に対するダンピングとして機能することに基づいている。特許文献１〜３には、ゲート抵抗の抵抗値を上げることにより性能改善を図ったＩＧＢＴやＭＯＳＦＥＴの例が開示されている。
【０００６】
【特許文献１】特開２００３−１５２１８３号公報
【特許文献２】特開２００１−１５６７２号公報
【特許文献３】特開平０２−４２７６４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述したように、ゲート抵抗値を上げることにより、ゲート発振は抑制できる。しかし、ゲート抵抗値が上がると、スイッチングスピードが低下し、スイッチング損失が増大する。特に、ＩＧＢＴモジュールの大容量化に伴い、複数個の面積の大きなＩＧＢＴチップを並列接続する場合が多くなっているが、このような場合においては、それに伴いゲート抵抗値も大きくなるので、スイッチング損失が著しく増大してしまうという問題点があった。
【０００８】
本発明は以上の問題点を解決するためになされたものであり、スイッチング損失を著しく増大させることなくゲート発振を抑制できるＩＧＢＴモジュールを提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記の課題を解決するために、本発明に係るＩＧＢＴモジュールは、第１端及び第２端を有する抵抗と、コレクタ、エミッタ、抵抗の第１端に接続されたゲートを有するＩＧＢＴ素子とを含む組の複数を備え、組は抵抗の第２端同士、コレクタ同士、エミッタ同士がそれぞれ共通に接続され、ＩＧＢＴ素子は複数個毎に異なる半導体チップに内蔵される。
【発明の効果】
【００１０】
本発明に係るＩＧＢＴモジュールは、第１端及び第２端を有する抵抗と、コレクタ、エミッタ、抵抗の第１端に接続されたゲートを有するＩＧＢＴ素子とを含む組の複数を備え、組は抵抗の第２端同士、コレクタ同士、エミッタ同士がそれぞれ共通に接続され、ＩＧＢＴ素子は複数個毎に異なる半導体チップに内蔵される。すなわち、半導体チップを組単位に分割することにより、定格電流を低減し、組同士のアンバランスを低減できる。また、この分割においては、ボンディングワイヤの追加は伴わないので、インダクタンスの増加を伴わない。よって、ゲート発振を抑制することができる。
【００１１】
また、半導体チップにおいては、抵抗が組毎に設けられているので、複数個の組に対して抵抗が共通に設けられている場合に比べて、一個の半導体チップ１００における抵抗による抵抗値を低減することができる。従って、スイッチングスピードの低下およびスイッチング損失の増大を防止することができる。従って、スイッチング動作時の消費電流を低減できる。
【発明を実施するための最良の形態】
【００１２】
＜実施の形態１＞
図１は、本実施の形態に係るＩＧＢＴモジュールの構成を示す等価回路図である。
【００１３】
このＩＧＢＴモジュールは、複数個のＩＧＢＴチップ１００（半導体チップ）を接続することにより構成される（図１においては、二個のＩＧＢＴチップ１００を示している）。また、ＩＧＢＴチップ１００は、複数個のユニットセル１を接続することにより構成される（図１においては、二個のユニットセル１を示している）。
【００１４】
ユニットセル１は、一個のＩＧＢＴ素子２を含む。ＩＧＢＴ素子２のゲートＧには、ゲートパッド３およびゲート抵抗４を介して、共通のゲート端子からゲート電圧が与えられる。ここで、ゲートＧとゲートパッド３とは、ＩＧＢＴチップ内部の配線層（図示しない）により接続される。また、ゲートパッド３とゲート抵抗４とは、ＩＧＢＴチップ外部のボンディングワイヤ（図示しない）を用いて接続される。即ち、図１においては、ゲート抵抗４は、その第１端にはゲートパッド３が接続され、その第２端にはゲート端子が接続されている。
【００１５】
ＩＧＢＴ素子２のエミッタＥには、エミッタパッド５を介して、共通のエミッタ端子からエミッタ電圧が与えられる。ＩＧＢＴ素子２のコレクタＣには、共通のコレクタ端子からコレクタ電圧が与えられる。ゲートパッド３、ゲート抵抗４、およびエミッタパッド５は、ユニットセル１毎に設けられる。
【００１６】
次に、図２，３を用いて、一般的なＩＧＢＴモジュールの動作特性について説明する。ここで、図２における曲線および図３における各直線は、実測値に基づき導出された式を表している。
【００１７】
図２において、横軸はゲート抵抗値（相対値）を表し、縦軸はターンオン時のスイッチング損失（相対値）を表している。◇印により表される実測値が示すように、ゲート抵抗値が大きくなると、スイッチングスピードが低下し、スイッチング損失は増大する。しかし、また、図２に示すように、ゲート抵抗値が大きくなると、実動作条件において発振が発生しにくくなっていくことが分かる。すなわち、発振を抑制するためにはゲート抵抗値を大きくすることが有効であるが、その場合にはスイッチング損失が増大してしまうという問題点が発生する。
【００１８】
図３において、横軸はチップ面積（相対値）を表し、縦軸はゲート発振開始時の電流密度（相対値）を表している。◇印は、一枚のＩＧＢＴチップを用いた場合の実測値を表し、□印は、比較的に小さい複数のＩＧＢＴチップを並列に接続し用いた場合の実測値を表している。ここで、複数のＩＧＢＴチップを用いた場合には、各チップの面積の合計の面積が横軸を表している。また、◇印および□印で表される実測値はいずれも、各ＩＧＢＴチップにゲート抵抗を接続しない状態で得られたものである。この図３からは、以下の二つの結果が得られる。
【００１９】
第一の結果としては、◇印および□印で表される実測値においては、チップ面積が大きくなると、ゲート発振開始時の電流密度が小さくなっている。言い換えると、チップ面積が大きくなると、ゲート発振が発生しやすくなっている。これは、チップ内に構成されているユニットセル同士のアンバランスが、ゲート発振の要因となっていることによる。
【００２０】
第二の結果としては、◇印と□印とを比較すると、複数のチップを接続して用いた場合の方が、ゲート発振が発生しやすくなっている。これは、各チップのゲート端子同士またはエミッタ端子同士を接続するボンディングワイヤによるインダクタンスに起因するものである。
【００２１】
一方、図１に示されるＩＧＢＴモジュールにおいては、ＩＧＢＴチップ１００内の各ユニットセル１においてゲートパッド３、ゲート抵抗４およびエミッタパッド５を分離することにより、ＩＧＢＴチップ１００をユニットセル１単位に分割している。この分割により、一個のＩＧＢＴチップ１００において、定格電流を低減（すなわち、チップ面積を低減）し、第一の結果に示されるようなアンバランスを低減できる。また、この分割においては、ボンディングワイヤの追加は伴わないので、第二の結果に示されるようなインダクタンスの増加を伴わない。よって、ゲート発振を抑制することができる。
【００２２】
また、ＩＧＢＴチップ１００においては、ゲート抵抗４がユニットセル１毎に設けられているので、複数個のユニットセル１に対してゲート抵抗４が共通に設けられている場合に比べて、一個のＩＧＢＴチップ１００におけるゲート抵抗４による抵抗値を低減することができる。従って、スイッチングスピードの低下およびスイッチング損失の増大を防止することができる。従って、スイッチング動作時の消費電流を低減できる。
【００２３】
＜実施の形態２＞
実施の形態１に係るＩＧＢＴモジュールにおいては、ゲート抵抗４は、ゲートパッド３の外側に（すなわちＩＧＢＴチップ１００の外部に）配置される。しかし、ゲート抵抗４は、ゲートパッド３の内側に（すなわちＩＧＢＴチップ１００の内部に）配置されてもよい。
【００２４】
図４は、実施の形態２に係るＩＧＢＴモジュールの構成を示す等価回路図である。図４に示されるＩＧＢＴチップ２００は、図１に示されるＩＧＢＴチップ１００において、ゲート抵抗４を、ゲートパッド３の外側ではなくゲートパッド３の内側に配置させたものである。図４においては、簡単のため、複数個のＩＧＢＴチップ２００のうちの一個のみを図示している。
【００２５】
図１においては、ゲート抵抗４は、ボンディングワイヤを用いて、ゲートパッド３の外側に接続される。
【００２６】
一方、図４においては、ゲート抵抗４は、ゲートパッド３の内側に（すなわちＩＧＢＴチップ２００の内部に）配置されるので、ボンディングワイヤによってではなく、以下で説明するように、ＩＧＢＴチップ２００内の配線層からなるゲート配線によって、ＩＧＢＴ素子２のゲートＧに接続される。
【００２７】
即ち、図４においては、ゲート抵抗４は、その第１端にはＩＧＢＴ素子２のゲートＧが接続され、その第２端にはゲートパッド３が接続されている。
【００２８】
図５（ａ）は、本実施の形態に係るＩＧＢＴモジュールにおけるＩＧＢＴチップ２００の一部の領域の上面図であり、図５（ｂ）は、図５（ａ）のＡ−Ｂ断面図である。
【００２９】
図５（ａ）に示すように、ゲートパッド３およびゲート配線６は、ポリシリコン領域８に囲まれている。ゲートパッド３およびゲート配線７は、アルミを含むポリシリコンであるアルミシリコンから形成される。
【００３０】
また、図５（ｂ）に示すように、シリコンからなる基板１３上には、絶縁膜１４、ポリシリコン領域８、層間絶縁膜７がこの順に形成されている。層間絶縁膜７上には、ゲートパッド３から延在するアルミシリコン領域１１およびゲート配線６から延在するアルミシリコン領域１２が形成されている。アルミシリコン領域１１，１２は、それぞれ、層間絶縁膜７上に開口されたコンタクト領域９．１０において、ポリシリコン領域８と接続される。これにより、ゲートパッド３とゲート配線６とは電気的に導通される。なお、図示の都合上、図５（ｂ）に示される層間絶縁膜７のうちの一部の領域については、図５（ａ）において省略している。
【００３１】
図５（ｂ）におけるポリシリコン領域８は、図４におけるゲート抵抗４として用いることが可能である。一般的なＩＧＢＴチップにおいては、ポリシリコン領域を有するものが多いので、これを抵抗として用いることにより、ゲート抵抗４を新たに形成する工程を不要とすることができる。また、抵抗チップやワイヤ等の部品を不要とすることができる。さらに、これらの部品を設置するためのスペースを低減できる。
【００３２】
このように、本実施の形態に係るＩＧＢＴモジュールは、工程数、部品数、およびスペースを低減できるので、実施の形態１の効果に加えて、製造コストを低減し生産性を高めることができるという効果を有する。
【００３３】
また、ゲートパッド３に接続されるボンディングワイヤが、ゲート抵抗４の内側にではなく外側に配置されることになるので、実施の形態１に比べて、インダクタンスを低減できる。従って、ゲート発振を更に抑制することができる。
【００３４】
なお、上記のポリシリコン領域１０は、ＩＧＢＴチップ２００上に形成されたトレンチ内に充填することにより形成されてもよい。適切な寸法のトレンチを形成することにより抵抗値のバラツキを低減することができるので、並列接続の付加バランスを高めることができる。
【００３５】
＜実施の形態３＞
実施の形態１，２に係るＩＧＢＴモジュールにおいては、ゲート抵抗４に対して同数のゲートパッド３が接続される。しかし、実施の形態２に係るＩＧＢＴモジュールにおいては、ゲート抵抗４がＩＧＢＴチップ２００の内部に配置されているので、ゲートパッド３としては、一個のＩＧＢＴチップ２００に対して一個が設けられていればよい。
【００３６】
図６は、実施の形態３に係るＩＧＢＴモジュールの構成を示す等価回路図である。図６に示されるＩＧＢＴチップ３００は、図４に示されるＩＧＢＴチップ２００において、ゲートパッド３を、一個のＩＧＢＴチップ２００に対して一個にまとめたものである。即ち、図６においては、複数のゲート抵抗４は、その第１端には対応する各ＩＧＢＴ素子２のゲートＧがそれぞれ接続され、その第２端にはゲートパッド３が共通に接続されている。
【００３７】
よって、ゲートパッド３の個数を低減できるので、ＩＧＢＴチップ３００の面積を小さくすることができ、また、ゲートパッド３に接続されるボンディングワイヤの本数を低減できる。
【００３８】
このように、本実施の形態に係るＩＧＢＴモジュールは、実施の形態２の効果に加えて、ＩＧＢＴモジュールの製造コストを低減できるという効果を有する。
【００３９】
なお、本実施の形態に係るＩＧＢＴモジュールにおいては、実施に形態２と同様に、ＩＧＢＴチップ上のポリシリコン領域をゲート抵抗として用いてもよい。
【００４０】
また、ゲート抵抗４としては、温度が低いほど抵抗値が大きくなる負の温度特性を有するものを用いてもよい。一般的なＩＧＢＴ素子においては、チャネル領域の移動の温度特性により、温度が低いほど飽和電流が大きくなりゲート発振が発生しやすくなる。従って、負の温度特性を有するゲート抵抗４を用いることにより、ゲート発振をより効果的に抑制することが可能となる。
【図面の簡単な説明】
【００４１】
【図１】実施の形態１に係るＩＧＢＴモジュールを示す回路図である。
【図２】実施の形態１に係るＩＧＢＴモジュールの有効性を示すグラフである。
【図３】実施の形態１に係るＩＧＢＴモジュールの有効性を示すグラフである。
【図４】実施の形態２に係るＩＧＢＴモジュールを示す回路図である。
【図５】実施の形態２に係るＩＧＢＴモジュールを示す構成図である。
【図６】実施の形態３に係るＩＧＢＴモジュールを示す回路図である。
【符号の説明】
【００４２】
１  ユニットセル、２  ＩＧＢＴ素子、３  ゲートパッド、４  ゲート抵抗、５  エミッタパッド、６  ゲート配線、７  層間絶縁膜、８  ポリシリコン領域、９，１０  コンタクト領域、１１，１２  アルミシリコン領域、１３  基板、１４  絶縁膜、１００〜３００  ＩＧＢＴチップ。
【図１】
2005228851.tif 000003
【図２】
2005228851.tif 000004
【図３】
2005228851.tif 000005
【図４】
2005228851.tif 000006
【図５】
2005228851.tif 000007
【図６】
2005228851.tif 000008