(57)【要約】【課題】  デジタル・アナログ変換回路にて変換特性を容易に設定可能であり、かつ変換特性によらず出力精度を維持できるデータ変換回路、電気光学装置及び電子機器を提供する。【解決手段】  画像データＤを、データ変換回路の出力階調の最大値が出力可能な変換用テーブルデータに応じて所望の階調特性を有するデジタルデータである変換画像データＤｏに変換した。そして、増幅率設定可能な各デジタル・アナログ変換部ＤＡＣ１〜ＤＡＣｍは、その変換画像データＤｏをアナログ信号であるデータ電流Ｉｄ１〜Ｉｄｍに変換するようにした。【選択図】  図２
2005156832.tif 000002
【特許請求の範囲】
【請求項１】
第１のデジタルデータを予め定めた関数に従って変換した第２のデジタルデータを生成するデータ生成回路と、
前記第２のデジタルデータに基づいたアナログ信号を生成するデジタル・アナログ変換回路と、
前記アナログ信号を所定の増幅率で増幅する増幅回路と
を備えたことを特徴とするデータ変換回路。
【請求項２】
請求項１に記載のデータ変換回路において、
前記第１のデジタルデータ及び前記第２のデジタルデータは、階調を示すデータであり、
前記関数は、前記データ生成回路の最大出力階調を出力可能な関数であることを特徴とするデータ変換回路。
【請求項３】
請求項１または２に記載のデータ変換回路において、
前記関数は、ガンマ補正をするための関数であることを特徴とするデータ変換回路。
【請求項４】
請求項１乃至３のいずれか一つに記載のデータ変換回路において、
前記データ生成回路は、前記第１のデジタルデータを前記第２のデジタルデータに変換するための変換用データを記憶する記憶部をさらに備えていることを特徴とするデータ変換回路。
【請求項５】
請求項１乃至４のいずれか一つに記載のデータ変換回路において、
前記デジタル・アナログ変換回路は、前記第２のデジタルデータに応じてオン・オフ制御される複数のスイッチング素子と、
前記複数のスイッチング素子の各々に接続され、それぞれ異なった利得係数を有する複数のトランジスタと、を備え、前記複数のトランジスタの各々に流れる電流を合成することで前記第２のデジタルデータに応じた電流レベルを有する出力電流を生成する出力電流生成回路と、
前記複数のトランジスタに流れる電流の基準値を有する基準電流を生成する基準電流生成回路と
から構成されていることを特徴とするデータ変換回路。
【請求項６】
請求項１乃至５のいずれか一つに記載のデータ変換回路において、
前記デジタル・アナログ変換回路は、前記基準電流及び前記第２のデジタルデータにより前記出力電流を求め、
前記増幅回路は、前記出力電流を所定の増幅率で増幅し、前記アナログ信号を生成するようにしたことを特徴とするデータ変換回路。
【請求項７】
請求項１乃至５のいずれか一つに記載のデータ変換回路において、
前記デジタル・アナログ変換回路は、その前記基準電流の電流レベルを前記増幅率で増幅し、その増幅した前記基準電流及び前記第２のデジタルデータにより前記アナログ信号を生成するようにしたことを特徴とするデータ変換回路。
【請求項８】
複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線との交差部に対応する位置に配置された電気光学素子を含む画素と、前記複数の走査線を選択するための走査線駆動回路と、前記複数のデータ線を介して対応する前記画素にアナログデータ信号を供給するデータ線駆動回路とを備えた電気光学装置において、
前記データ線駆動回路は、
画像デジタルデータを予め定めた関数に従って変換した変換画像デジタルデータを生成するデータ生成回路と、
前記変換画像デジタルデータに基づいたアナログ信号を生成するデジタル・アナログ変換回路と、
前記アナログ信号を所定の増幅率で増幅する増幅回路と
を備えたことを特徴とする電気光学装置。
【請求項９】
請求項８に記載の電気光学装置において、
前記画像デジタルデータ及び前記変換画像デジタルデータは、階調を示すデータであり、
前記関数は、前記データ生成回路の最大出力階調を出力可能な関数であることを特徴とする電気光学装置。
【請求項１０】
請求項８または９に記載の電気光学装置において、
前記関数は、ガンマ補正をするための関数であることを特徴とする電気光学装置。
【請求項１１】
請求項８乃至１０のいずれか一つに記載の電気光学装置において、
前記データ生成回路は、前記画像デジタルデータを前記変換画像デジタルデータに変換するための変換用データを記憶する記憶部をさらに備えていることを特徴とする電気光学装置。
【請求項１２】
請求項８乃至１１のいずれか一つに記載の電気光学装置において、
前記デジタル・アナログ変換回路は、前記変換画像デジタルデータに応じてオン・オフ制御される複数のスイッチング素子と、
前記複数のスイッチング素子の各々に接続され、それぞれ異なった利得係数を有する複数のトランジスタと、を備え、前記複数のトランジスタの各々に流れる電流を合成することで前記変換画像デジタルデータに応じた電流レベルを有する出力電流を生成する出力電流生成回路と、
前記複数のトランジスタに流れる電流の基準値を有する基準電流を生成する基準電流生成回路と
から構成されていることを特徴とする電気光学装置。
【請求項１３】
請求項８乃至１２のいずれか一つに記載の電気光学装置において、
前記デジタル・アナログ変換回路は、前記基準電流及び前記変換画像デジタルデータにより前記出力電流を求め、
前記増幅回路は、前記出力電流を所定の増幅率で増幅し、前記アナログデータ信号を生成するようにしたことを特徴とする電気光学装置。
【請求項１４】
請求項８乃至１２のいずれか一つに記載の電気光学装置において、
前記デジタル・アナログ変換回路は、その前記基準電流の電流レベルを前記増幅率で増幅し、その増幅した前記基準電流及び前記変換画像デジタルデータにより前記出力電流を求めるようにしたことを特徴とする電気光学装置。
【請求項１５】
請求項８乃至１４のいずれか一つに記載の電気光学装置において、
前記電気光学素子は、その発光層が有機材料で構成されたエレクトロルミネッセンス素子であることを特徴とする電気光学装置。
【請求項１６】
請求項８乃至１５のいずれか一つに記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、データ変換回路、電気光学装置及び電子機器に関するものである。
【背景技術】
【０００２】
従来より、データ変換回路の一つに、例えば、電気光学装置に用いられるデジタルデータである画像データ（階調データ）を画素に供給するアナログ階調信号に変換するデータ変換回路がある。この種のデータ変換回路は、ゲートが共通接続された各トランジスタの利得係数比を２進加重としたカレントミラーを構成するデジタル・アナログ変換回路を備えている。そして、各トランジスタに流れる電流をデジタル画像データに応じて加算することで同デジタル画像データに応じたアナログ階調信号を得るようになっている。
【０００３】
ところで、前記画像データに対して非線形の階調特性を有したアナログ階調信号が必要な場合がある。例えば、階調特性が指数関数的に変化するガンマ補正という信号処理がある。画像データに対してガンマ補正を施すことで表示される画像の視認性を向上させることができる。
【０００４】
ガンマ補正を施すデータ変換回路は、アナログ処理またはデジタル処理の何れかで行われている。アナログ処理の場合、入力された画像データ（階調データ）を複数の階調帯に区分し、その区分された階調帯毎にデジタル・アナログ変換回路にてデジタル・アナログ変換処理を行う。このとき、各デジタル・アナログ変換回路は、階調帯毎にその変換後のアナログ信号の信号レベルの増加率が高くなるように設定することで、ガンマ補正を実現することができる。しかしながら、このアナログ処理の場合、各デジタル・アナログ変換回路の設定が複雑であり、且つ、階調帯間の補正も困難であった。
【０００５】
一方、デジタル処理の場合、入力された画像データ（階調データ）を指数関数的な階調特性を有するデジタルデータである画像データに一旦変換する。そして、その変換された変換画像データをデジタル・アナログ変換回路にてアナログ信号に変換する。このようにすることで、前記したアナログ処理の場合の各デジタル・アナログ変換回路の設定や階調帯間の補正といった問題を回避することができる（例えば、特許文献１）。
【特許文献１】特開平１０−３１９９２２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上記デジタル処理において出力信号の振幅を調整する場合は、その変換画像データの変更にて出力信号の振幅を調整するため、出力振幅の拡大は難しい。縮小する場合も変換画像データの精度が低下する。即ち、出力電流は、６４階調より少ない階調数で表現され、その結果、所謂、潰れが発生してしまう。特に、全体に暗い階調特性を有する画像を表示させる場合は顕著になり、表示品位が低下するという問題があった。
【０００７】
本発明は上記問題点を解消するためになされたものであって、その目的は、デジタル・アナログ変換回路にて、階調特性の変更及び出力信号振幅の調整が容易であり、変換しても階調精度を維持できるデータ変換回路、電気光学装置及び電子機器を提供することにある。
【課題を解決するための手段】
【０００８】
本発明のデータ変換回路は、第１のデジタルデータを予め定めた関数に従って変換した第２のデジタルデータを生成するデータ生成回路と、前記第２のデジタルデータに基づい
たアナログ信号を生成するデジタル・アナログ変換回路と、前記アナログ信号を所定の増幅率で増幅する増幅回路とを備えた。
【０００９】
これによれば、第１のデジタルデータを予め定めた関数に従って変換した第２のデジタルデータに基づいてアナログ信号を作成した後に、その作成したアナログ信号を増幅回路にて増幅するようにした。従って、アナログ信号の階調特性の設定、出力振幅の調整が容易となる。
【００１０】
このデータ変換回路において、前記第１のデジタルデータ及び前記第２のデジタルデータは、階調を示すデータであり、前記関数は、前記データ生成回路の最大出力階調を出力可能な関数であってもよい。
【００１１】
これによれば、第１のデジタルデータを予め定めたデータ生成回路の最大出力階調を出力可能な関数に従って変換された第２のデジタルデータに基づいてアナログ信号を生成した後に、その作成したアナログ信号を増幅回路にて増幅するようにした。従って、例えば、関数がガンマ補正をするための関数である場合においてはそのガンマ補正後のアナログ信号の精度が低下することはない。
【００１２】
このデータ変換回路において、前記関数は、ガンマ補正をするための関数であってもよい。
これによれば、第１のデジタルデータをガンマ補正をするためのデータ生成回路の最大出力階調を出力可能な関数に従って変換された第２のデジタルデータに基づいてアナログ信号を作成した後に、その作成したアナログ信号を増幅回路にて増幅するようにした。従って、ガンマ補正後のアナログ信号の精度が低下することはない。
【００１３】
このデータ変換回路において、前記データ生成回路は、前記第１のデジタルデータを前記第２のデジタルデータに変換するための変換用データを記憶する記憶部をさらに備えていてもよい。
【００１４】
これによれば、前記データ生成回路は、変換用データを記憶する記憶部を備えているので、その変換用データを変更するだけで様々な特性を有した第２のデジタルデータを得ることができる。
【００１５】
このデータ変換回路において、前記デジタル・アナログ変換回路は、前記第２のデジタルデータに応じてオン・オフ制御される複数のスイッチング素子と、前記複数のスイッチング素子の各々に接続され、それぞれ異なった利得係数を有する複数のトランジスタと、を備え、前記複数のトランジスタの各々に流れる電流を合成することで前記第２のデジタルデータに応じた電流レベルを有する出力電流を生成する出力電流生成回路と、前記複数のトランジスタに流れる電流の基準値を有する基準電流を生成する基準電流生成回路とから構成されていてもよい。
【００１６】
これによれば、デジタル・アナログ変換回路は、スイッチング素子とトランジスタとで構成された出力電流生成回路と、基準電流生成回路とで構成した。このようにすることで、デジタル・アナログ変換回路を容易に構成することができる。
【００１７】
このデータ変換回路において、前記デジタル・アナログ変換回路は、前記基準電流及び前記第２のデジタルデータにより前記出力電流を求め、前記増幅回路は、前記出力電流を所定の増幅率で増幅し、前記アナログ信号を生成するようにしてもよい。
【００１８】
これによれば、まず、前記データ生成回路にて第１のデジタルデータを第２のデジタル
データに変換する。そして、その変換された第２のデジタルデータを前記デジタル・アナログ変換回路にて出力電流に変換した後、前記増幅回路にて所定の大きさに増幅することで前記アナログ信号を生成することができる。
【００１９】
このデータ変換回路において、前記デジタル・アナログ変換回路は、その前記基準電流の電流レベルを前記増幅率で増幅し、その増幅した前記基準電流及び前記第２のデジタルデータにより前記出力電流を求めるようにしてもよい。
【００２０】
これによれば、所望の増幅率にて増幅された基準電流を生成した後に、その基準電流の電流レベルを基準値として前記複数のトランジスタの各々を駆動させるようにしたので、低消費電力化を図ることができる。
【００２１】
本発明の電気光学装置は、複数の走査線と、複数のデータ線と、前記各走査線と前記各データ線との交差部に対応する位置に配置された電気光学素子を含む画素と、前記複数の走査線を選択するための走査線駆動回路と、前記複数のデータ線を介して対応する前記画素にアナログデータ信号を供給するデータ線駆動回路とを備えた電気光学装置において、前記データ線駆動回路は、画像デジタルデータを予め定めた関数に従って変換した変換画像デジタルデータを生成するデータ生成回路と、前記変換画像デジタルデータに基づいたアナログ信号を生成するデジタル・アナログ変換回路と、前記アナログ信号を所定の増幅率で増幅する増幅回路とを備えた。
【００２２】
これによれば、画像デジタルデータを予め定めた関数に従って変換した変換画像デジタルデータに基づいてアナログ信号を作成した後に、その作成したアナログ信号を増幅回路にて増幅するようにした。従って、アナログ信号の階調特性の設定、出力振幅の調整が容易となる。
【００２３】
この電気光学装置において、前記画像デジタルデータ及び前記変換画像デジタルデータは、階調を示すデータであり、前記関数は、前記データ生成回路の最大出力階調を出力可能な関数であってもよい。
【００２４】
これによれば、画像デジタルデータを予め定めたデータ生成回路の最大出力階調を出力可能な関数に従って変換した変換画像デジタルデータに基づいてアナログ信号を生成した後に、その作成したアナログ信号を増幅回路にて増幅するようにした。従って、アナログ信号の精度が低下することはない。即ち、アナログ信号の出力階調精度は確保される。この結果、出力階調の輝度が低下した場合に発生する、所謂、潰れを抑制することができる。
【００２５】
この電気光学装置において、前記関数は、ガンマ補正をするための関数であってもよい。
これによれば、画像デジタルデータをガンマ補正をするためのデータ生成回路の最大出力階調を出力可能な関数に従って変換された変換画像デジタルデータに基づいてアナログ信号を作成した後に、その作成したアナログ信号を増幅回路にて増幅するようにした。従って、ガンマ補正後のアナログ信号の精度が低下することはない。
【００２６】
この電気光学装置において、前記データ生成回路は、前記画像デジタルデータを前記変換画像デジタルデータに変換するための変換用データを記憶する記憶部をさらに備えていてもよい。
【００２７】
これによれば、前記データ生成回路は、変換用データを記憶する記憶部を備えているので、その変換用データを変更するだけで様々な特性を有した変換画像デジタルデータを得
ることができる。
【００２８】
この電気光学装置において、前記デジタル・アナログ変換回路は、前記変換画像デジタルデータに応じてオン・オフ制御される複数のスイッチング素子と、前記複数のスイッチング素子の各々に接続され、それぞれ異なった利得係数を有する複数のトランジスタと、を備え、前記複数のトランジスタの各々に流れる電流を合成することで前記変換画像デジタルデータに応じた電流レベルを有する出力電流を生成する出力電流生成回路と、前記複数のトランジスタに流れる電流の基準値を有する基準電流を生成する基準電流生成回路とから構成されていてもよい。
【００２９】
これによれば、デジタル・アナログ変換回路は、スイッチング素子とトランジスタとで構成された出力電流生成回路と、基準電流生成回路とで構成した。このようにすることで、デジタル・アナログ変換回路を容易に構成することができる。
【００３０】
この電気光学装置において、前記デジタル・アナログ変換回路は、前記基準電流及び前記変換画像デジタルデータにより前記出力電流を求め、前記増幅回路は、前記出力電流を所定の増幅率で増幅し、前記アナログ信号を生成するようにしてもよい。
【００３１】
これによれば、まず、前記データ生成回路にて画像デジタルデータを変換画像デジタルデータに変換する。そして、その変換された変換画像デジタルデータを前記デジタル・アナログ変換回路にて出力電流に変換した後、前記増幅回路にて所定の大きさに増幅することで前記アナログ信号を生成することができる。
【００３２】
この電気光学装置において、前記デジタル・アナログ変換回路は、その前記基準電流の電流レベルを前記増幅率で増幅し、その増幅した前記基準電流及び前記変換画像デジタルデータにより前記出力電流を求めるようにしてもよい。
【００３３】
これによれば、所望の増幅率にて増幅された基準電流を生成した後に、その基準電流の電流レベルを基準値として前記複数のトランジスタの各々を駆動させるようにしたので、低消費電力化を図ることができる。
【００３４】
この電気光学装置において、前記関数は、データ生成回路の最大出力階調を出力可能な関数であってもよい。
これによれば、画像デジタルデータを予め定めたデータ生成回路の最大出力階調を出力可能な関数に従って変換した変換画像デジタルデータに基づいてアナログ信号を生成した後に、その作成したアナログ信号を増幅回路にて増幅するようにした。従って、アナログ信号の精度が低下することはない。即ち、アナログ信号の出力階調精度は確保される。この結果、出力階調の輝度が低下した場合に発生する、所謂、潰れを抑制することができる。
【００３５】
この電気光学装置において、前記電気光学素子は、その発光層が有機材料で構成されたエレクトロルミネッセンス素子であってもよい。
これによれば、有機エレクトロルミネッセンス素子を備えた電気光学装置において、そのアナログ信号の出力階調精度は確保される。この結果、有機エレクトロルミネッセンス素子の輝度が低下した場合に発生する、所謂、潰れを抑制することができる。
【００３６】
本発明の電子機器は上記記載の電気光学装置を備えた。
これによれば、電気光学素子の輝度が低下しても、所謂、潰れを抑制できるので、その分、表示品位が向上した電子機器を提供することができる。
【発明を実施するための最良の形態】
【００３７】
（第１実施形態）
以下、本発明の電気光学装置を有機ＥＬディスプレイに具体化した第１実施形態を図１〜図６に従って説明する。図１は、本実施形態に係る有機ＥＬディスプレイの電気的構成を説明するための図である。図２は、データ線駆動回路及び表示パネル部の内部回路構成を示す図である。
【００３８】
有機ＥＬディスプレイ１０は、図１に示すように、制御回路１１、走査線駆動回路１２、データ線駆動回路１３及び表示パネル部１４を備えている。
有機ＥＬディスプレイ１０の制御回路１１、走査線駆動回路１２及びデータ線駆動回路１３は、それぞれが独立した電子部品によって構成されていてもよい。例えば、制御回路１１、走査線駆動回路１２またはデータ線駆動回路１３が各々１チップの半導体集積回路装置によって構成されていてもよい。また、制御回路１１、走査線駆動回路１２及びデータ線駆動回路１３の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。
【００３９】
制御回路１１は、図示しないパルス発生装置からのクロックパルスＣＰを入力する。制御回路１１は、その入力されたクロックパルスＣＰに基づいて垂直同期信号ＶＳＹＮＣ及び水平同期信号ＨＳＹＮＣを生成する。制御回路１１は、その生成された垂直同期信号ＶＳＹＮＣと水平同期信号ＨＳＹＮＣを走査線駆動回路１２に出力するとともに、水平同期信号ＨＳＹＮＣをデータ線駆動回路１３に出力する。
【００４０】
また、制御回路１１は、図示しない入力装置によって設定入力された入力信号に基づいてゲイン設定信号ＧＳを作成する。ゲイン設定信号ＧＳは、後記するデータ電流Ｉｄ１〜Ｉｄｍの出力信号増幅率（ゲイン）を設定するための設定信号である。制御回路１１は、新たなゲイン設定信号ＧＳが設定されない限り設定されたゲイン設定信号ＧＳを保持し、データ線駆動回路１３へ出力し続ける。
【００４１】
走査線駆動回路１２は、図示しない電源回路、シフトレジスタ、出力回路等を主体に構成されており、走査信号ＳＣ１，ＳＣ２，…，ＳＣｎを生成する。各走査信号ＳＣ１〜ＳＣｎは、図６に示すように、論理的に高レベル（以下「Ｈレベル」という）または低レベル（以下「Ｌレベル」という）の２値的な電圧レベルを有する。これらの電圧レベルは、データの書込対象となる走査線の選択に用いられ、データの書込対象となる画素行に対応する走査線はＨレベル、これ以外の走査線はＬレベルにそれぞれ設定される。
【００４２】
そして、走査線駆動回路１２は、前記水平同期信号ＨＳＹＮＣのタイミングでＨレベルの前記走査信号ＳＣ１〜ＳＣｎを後記する走査線Ｙ１〜Ｙｎ（図２参照）に出力する。
また、走査線駆動回路１２は発光期間制御信号ＬＴ１，ＬＴ２，…，ＬＴｎを生成する。各発光期間制御信号ＬＴ１〜ＬＴｎは、図６に示すように、論理的に高レベル（以下、「Ｈレベル」という）または低レベル（以下、「Ｌレベル」という）の２値的な電圧レベルを有する。走査線駆動回路１２はこの発光期間制御信号ＬＴ１〜ＬＴｎを後記する制御線Ｚ１〜Ｚｎ（図２参照）に出力する。
【００４３】
データ線駆動回路１３は、図２に示すように、データ変換部１５とｍ個のデジタル・アナログ変換部ＤＡＣ１，ＤＡＣ２，ＤＡＣ３，…，ＤＡＣｍとを備えている。データ変換部１５は、図示しない外部装置から画像データＤを入力する。画像データＤは、後記する有機ＥＬ素子ＯＬＥＤの輝度情報を有するデジタルデータである。本実施形態の画像データＤは、６ビットのデジタルデータである。即ち、画像データＤは、図４にて破線で示すように、その出力値がデータレベルに応じて６４階調で線形的に変化するデジタルデータ信号である。尚、図４に示すように、画像データＤのデータレベルの最大値に対する変換
画像データＤｏの出力値を「６３」としている。
【００４４】
図２において、データ変換部１５は、記憶部１５ａと変換回路１５ｂとを備えている。
記憶部１５ａは、６ビットの前記画像データＤの階調特性を、所定の階調特性を有した６ビットの変換画像データＤｏに変換するための変換用テーブルデータを記憶している。尚、この変換用テーブルデータが特許請求の範囲に記載の「変換用データ」に相当する。この変換用テーブルデータは、入力された画像データＤのデータレベルを４分割（１６階調毎）に区分けし、その区分けされた各階調帯の画像データＤの増加率を他の階調帯の画像データＤの増加率と異ならせるテーブルデータである。即ち、本実施形態においては、６ビットの画像データＤの階調帯「００００００」〜「１１１１１１」のうち、「００００００」〜「００１１１１」（階調値「０」〜「１５」に対応）の区間である第１の階調帯の増加率を基準値とする。すると、「０１００００」〜「０１１１１１」（階調値「１６」〜「３１」に対応）の区間である第２の階調帯の増加率は、前記第１の階調帯の増加率の２倍としている。また、前記画像データＤの階調帯が「１０００００」〜「１０１１１１」（階調値「３２」〜「４７」に対応）の区間である第３の階調帯の増加率は、前記第１の階調帯の増加率の４倍、「１１００００」〜「１１１１１１」（階調値「４８」〜「６３」に対応）の区間である階調帯の増加率は、前記第１の階調帯の増加率の８倍としている。つまり、本実施形態の変換用テーブルデータは、線形特性を有する画像データＤの出力値をその階調帯に伴って徐々にその増加率が急峻に高くなるような変換画像データに変換するためのテーブルデータである。従って、本実施形態の変換用テーブルデータは、画像データＤをガンマ補正するための関数に対応するテーブルデータである。
【００４５】
変換回路１５ｂは、入力された画像データＤを予め定めた前記変換用テーブルデータに従った階調特性を有する変換画像データＤｏに変換するためのデジタル・デジタル変換回路（Ｄ／Ｄ変換回路）で構成されている。図４にて実線で示すように、変換画像データＤｏの階調特性は、その階調帯が大きくなるのに従って急峻に増加する階調特性を有するデータ信号である。尚、図４においては、画像データＤのデータレベルの最大値に対する変換画像データＤｏの出力値を「６３」としている。
【００４６】
そして、変換回路１５ｂは、前記変換画像データＤｏを対応するデータ線に接続した画素２０（図２参照）毎の変換画像データＤｏ（変換画像ラインデータＤｏ１，Ｄｏ２，Ｄｏ３…，Ｄｏｍ）に区分し、対応するデジタル・アナログ変換部ＤＡＣ１，ＤＡＣ２，ＤＡＣ３，…，ＤＡＣｍにそれぞれ出力する。この変換画像データＤｏは、前記画像データＤの各ビットに対するテーブルデータを備えた前記変換用テーブルに基づいて変換されたデータであるので、その階調は前記画像データＤと同様に６４階調の画像データである。即ち、前記データ変換部１５は、画像データＤを変換用テーブルデータに従ってガンマ補正された変換画像データＤｏを作成し、後段のデジタル・アナログ変換部ＤＡＣ１〜ＤＡＣｍに出力する。
【００４７】
デジタル・アナログ変換部ＤＡＣ１〜ＤＡＣｍは、それぞれ、６ビットの電流出力型デジタル・アナログ変換回路である。デジタル・アナログ変換部ＤＡＣ１〜ＤＡＣｍのうち第１のデジタル・アナログ変換部ＤＡＣ１は、表示パネル部１４上に設けられた第１のデータ線Ｘ１に、第２のデジタル・アナログ変換部ＤＡＣ２は第２のデータ線Ｘ２に、…、第ｍのデジタル・アナログ変換部ＤＡＣｍは第ｍのデータ線Ｘｍに接続されている。
【００４８】
また、各デジタル・アナログ変換部ＤＡＣ１〜ＤＡＣｍは、前記変換回路１５ｂからの対応する変換画像ラインデータＤｏ１〜Ｄｏｍ及び前記制御回路１１からのゲイン設定信号ＧＳをそれぞれ入力する。前記ゲイン設定信号ＧＳは全てのデジタル・アナログ変換部ＤＡＣ１〜ＤＡＣｍに対して同じ設定信号である。そして、デジタル・アナログ変換部ＤＡＣ１〜ＤＡＣｍは、それぞれ、入力された変換画像データＤｏを、その変換画像データ
Ｄｏに対応した電流レベルを有するデータ電流Ｉｄ１〜Ｉｄｍに変換する。このデータ電流Ｉｄ１〜Ｉｄｍは、アナログ信号である。このとき、前記記憶部１５ａに記憶された前記変換用テーブルは、画像データＤの各ビットに対するテーブルデータであるので、この変換されたデータ電流Ｉｄ１〜Ｉｄｍの分解能は画像データＤに応じた６４階調のデータ電流である。
【００４９】
次に、デジタル・アナログ変換部ＤＡＣ１〜ＤＡＣｍの詳細について説明する。図３は、第ｍのデジタル・アナログ変換部ＤＡＣｍの内部回路構成図である。尚、全てのデジタル・アナログ変換部ＤＡＣ１〜ＤＡＣｍの回路構成は実質同じなので、説明の便宜上、第ｍのデジタル・アナログ変換部ＤＡＣｍについてのみ説明し、他のデジタル・アナログ変換部についてはその詳細な説明を省略する。
【００５０】
デジタル・アナログ変換部ＤＡＣｍは、基準電流用トランジスタＱｒｅｆ、第１〜第６の電流供給用トランジスタＱｄ１〜Ｑｄ６、第１〜第６のスイッチング用トランジスタＱｓ１〜Ｑｓ６及び基準電流値設定用トランジスタＱｖを備えている。また、デジタル・アナログ変換部ＤＡＣｍは、電流用トランジスタＱｃｃ、設定値切り替え用トランジスタＱｋ１，Ｑｋ２，Ｑｋ３及び電流増幅用トランジスタＱａｍｐ１，Ｑａｍｐ２，Ｑａｍｐ３を備えている。さらに、デジタル・アナログ変換部ＤＡＣｍは、アナログ信号線Ｌａ１〜Ｌａ６とデジタル信号線Ｌｄ１〜Ｌｄ６とを備えている。
【００５１】
尚、本実施形態においては、基準電流用トランジスタＱｒｅｆ及び第１〜第６の電流供給用トランジスタＱｄ１〜Ｑｄ６は、それぞれ、その導電型がＰ型である。また、本実施形態においては、第１〜第６のスイッチング用トランジスタＱｓ１〜Ｑｓ６、基準電流値設定用トランジスタＱｖ、電流用トランジスタＱｃｃ、設定値切り替え用トランジスタＱｋ１，Ｑｋ２，Ｑｋ３及び電流増幅用トランジスタＱａｍｐ１，Ｑａｍｐ２，Ｑａｍｐ３は、それぞれ、その導電型がＮ型である。
【００５２】
基準電流用トランジスタＱｒｅｆ、第１〜第６の電流供給用トランジスタＱｄ１〜Ｑｄ６、基準電流値設定用トランジスタＱｖ、電流用トランジスタＱｃｃ及び電流増幅用トランジスタＱａｍｐ１，Ｑａｍｐ２，Ｑａｍｐ３は、それぞれ、所定の電流を出力する定電流源として機能するトランジスタである。第１〜第６のスイッチング用トランジスタＱｓ１〜Ｑｓ６及び設定値切り替え用トランジスタＱｋ１，Ｑｋ２，Ｑｋ３は、それぞれ、スイッチング素子として機能するトランジスタである。
【００５３】
アナログ信号線Ｌａ１〜Ｌａ６は互いに並列に配列され、その一端がそれぞれ対応する第１〜第６のスイッチング用トランジスタＱｓ１〜Ｑｓ６のソースに接続されている。各第１〜第６のスイッチング用トランジスタＱｓ１〜Ｑｓ６のドレインは、対応する第１〜第６の電流供給用トランジスタＱｄ１〜Ｑｄ６のドレインに接続されている。即ち、第１のスイッチング用トランジスタＱｓ１のドレインは第１の電流供給用トランジスタＱｄ１のドレインに接続される。第２のスイッチング用トランジスタＱｓ２のドレインは第２の電流供給用トランジスタＱｄ２のドレインに接続される。以下、他のスイッチング用トランジスタＱｓ３〜Ｑｓ６の各ドレインも同様にして、対応する電流供給用トランジスタＱｄ３〜Ｑｄ６のドレインに接続されている。また、第１〜第６の電流供給用トランジスタＱｄ１〜Ｑｄ６のソースは、互いに接続され、電源電圧Ｖｄｄが供給されている。
【００５４】
前記第１〜第６の電流供給用トランジスタＱｄ１〜Ｑｄ６は、その各利得係数βに応じたレベルの電流が流れる。ここで、第１〜第６の電流供給用トランジスタＱｄ１〜Ｑｄ６は、その各利得係数βの相対比が、それぞれ、１：２：４：８：１６：３２となるように設定されている。トランジスタの利得係数βは、β＝（μＣＷ／Ｌ）で定義される。ここで、μはキャリアの移動度、Ｃはゲート容量、Ｗはチャネル幅、Ｌはチャネル長である。
従って、各第１〜第６の電流供給用トランジスタＱｄ１〜Ｑｄ６の電流供給能力比は、１：２：４：８：１６：３２となり、第１〜第６の電流供給用トランジスタＱｄ１〜Ｑｄ６からそれぞれ出力される電流の電流レベルの大きさＩａ〜Ｉｆは、以下の関係になる。
【００５５】
Ｉａ＝Ｉｂ／２＝Ｉｃ／４＝Ｉｄ／８＝Ｉｅ／１６＝Ｉｆ／３２
第１〜第６のスイッチング用トランジスタＱｓ１〜Ｑｓ６の各ゲートは、対応する第１〜第６のデジタル信号線Ｌｄ１〜Ｌｄ６に接続されている。第１〜第６のスイッチング用トランジスタＱｓ１〜Ｑｓ６は、前記変換回路１５ｂから出力される、前記した６ビットの変換画像データＤｏｍの各ビットＤｏａ，Ｄｏｂ，Ｄｏｃ，Ｄｏｄ，Ｄｏｅ，Ｄｏｆに対応している。そして、第１〜第６のスイッチング用トランジスタＱｓ１〜Ｑｓ６は、前記変換画像データＤｏｍに応じてオン・オフ制御される。
【００５６】
例えば、第１のスイッチング用トランジスタＱｓ１のゲートは、第１のデジタル信号線Ｌｄ１に接続され、変換画像データＤｏｍの最下位ビットＤｏａによってオンまたはオフ制御される。そして、変換画像データＤｏｍの最下位ビットＤｏａが「１」であるとき、第１のスイッチング用トランジスタＱｓ１がオンになり、前記第１の電流供給用トランジスタＱｄ１のドレインが前記第１のアナログ信号線Ｌａ１と電気的に接続される。
【００５７】
また、例えば、第６のスイッチング用トランジスタＱｓ６のゲートは、第６のデジタル信号線Ｌｄ６に接続され、変換画像データＤｏｍの最上位ビットによってオンまたはオフ制御される。変換画像データＤｏｍの最上位ビットが「１」であるとき、第６のスイッチング用トランジスタＱｓ６がオンになり、その結果、前記第６の電流供給用トランジスタＱｄ６のドレインが前記第６のアナログ信号線Ｌａ６と電気的に接続される。他のスイッチング用トランジスタも同様にして、変換画像データＤｏｍの対応するビットが「１」であるとき、その対応するスイッチング用トランジスタがオンになり、前記電流供給用トランジスタのドレインが対応する前記アナログ信号線と電気的に接続される。
【００５８】
また、第１〜第６の電流供給用トランジスタＱｄ１〜Ｑｄ６の各ゲートは、基準電流用トランジスタＱｒｅｆのゲートに接続されている。基準電流用トランジスタＱｒｅｆは、ダイオード接続されている。また、基準電流用トランジスタＱｒｅｆは、そのソースに前記電源電圧Ｖｄｄが供給されるようになっている。また、基準電流用トランジスタＱｒｅｆのドレインは、基準電流値設定用トランジスタＱｖを介して接地されている。つまり、前記第１〜第６の電流供給用トランジスタＱｄ１〜Ｑｄ６の各々と基準電流用トランジスタＱｒｅｆとはカレントミラー回路を構成している。基準電流値設定用トランジスタＱｖのゲートには、例えば、前記制御回路１１で設定された基準電圧Ｖｒｅｆが供給されるようになっている。
【００５９】
従って、各第１〜第６の電流供給用トランジスタＱｄ１〜Ｑｄ６は、基準電圧Ｖｒｅｆの電圧レベルを基準値とした電流Ｉａ〜Ｉｆをそれぞれ出力する。尚、本実施形態においては、前記基準電流用トランジスタＱｒｅｆの利得係数は、前記第１の電流供給用トランジスタＱｄ１の利得係数と同じである。従って、前記基準電流用トランジスタＱｒｅｆに流れる電流Ｉｒｅｆと同じ電流レベルを有する電流が第１の電流供給用トランジスタＱｄ１に電流Ｉａとして流れる。
【００６０】
また、アナログ信号線Ｌａ１〜Ｌａ６の他端側、即ち、前記第１〜第６のスイッチング用トランジスタＱｓ１〜Ｑｓ６のソースと接続されていない側は互いに接続され、電流用トランジスタＱｃｃのドレインに電気的に接続されている。
【００６１】
そして、前記第１〜第６の電流供給用トランジスタＱｄ１〜Ｑｄ６、第１〜第６のスイッチング用トランジスタＱｓ１〜Ｑｓ６及びアナログ信号線Ｌａ１〜Ｌａ６とで変換回路
Ｋ１が構成されている。また、前記変換回路Ｋ１と、前記基準電流用トランジスタＱｒｅｆ及び基準電流値設定用トランジスタＱｖとが特許請求の範囲に記載の「デジタル・アナログ変換回路」に相当する。そして、前記基準電流用トランジスタＱｒｅｆ及び基準電流値設定用トランジスタＱｖで構成される回路が特許請求の範囲に記載の「基準電流生成回路」に相当する。
【００６２】
そして、前記基準電流用トランジスタＱｒｅｆに基準電圧Ｖｒｅｆが供給されるとともに、前記第１〜第６のデジタル信号線Ｌｄ１〜Ｌｄ６に前記変換画像データＤｏｍが入力される。すると、その入力された変換画像データＤｏｍに応じて前記第１〜第６のスイッチング用トランジスタＱｓ１〜Ｑｓ６が前記したようにオン・オフ制御される。
【００６３】
そして、前記変換画像データＤｏｍに応じて第１〜第６の電流供給用トランジスタＱｄ１〜Ｑｄ６からそれぞれ出力される電流Ｉａ〜Ｉｆが合成されることで、同変換画像データＤｏｍに応じた大きさを有するアナログ信号であるデータ基準電流ＩＤが電流用トランジスタＱｃｃのドレインに出力される。このデータ基準電流ＩＤは、６ビットの変換画像データＤｏに応じてその電流レベルが６ビット（６４階調）で制御されたアナログ信号である。
【００６４】
電流用トランジスタＱｃｃは、ダイオード接続されており、そのソースが接地されている。電流用トランジスタＱｃｃのゲートは、第１、第２及び第３の電流増幅用トランジスタＱａｍｐ１，Ｑａｍｐ２，Ｑａｍｐ３の各ゲートに接続されている。
【００６５】
第１、第２及び第３の電流増幅用トランジスタＱａｍｐ１，Ｑａｍｐ２，Ｑａｍｐ３の各ソースはそれぞれ接地されている。また、各第１の電流増幅用トランジスタＱａｍｐ１のドレインは第１の設定値切り替え用トランジスタＱｋ１のドレイン／ソースを介して第ｍのデータ線Ｘｍに接続されている。第２の電流増幅用トランジスタＱａｍｐ２のドレインは第２の設定値切り替え用トランジスタＱｋ２のドレイン／ソースを介して前記第ｍのデータ線Ｘｍに接続されている。また、第３の電流増幅用トランジスタＱａｍｐ３のドレインは第３の設定値切り替え用トランジスタＱｋ３のドレイン／ソースを介して前記第ｍのデータ線Ｘｍに接続されている。
【００６６】
従って、前記電流用トランジスタＱｃｃと各電流増幅用トランジスタＱａｍｐ１，Ｑａｍｐ２，Ｑａｍｐ３とはそれぞれカレントミラー回路を構成している。そして、各電流増幅用トランジスタＱａｍｐ１，Ｑａｍｐ２，Ｑａｍｐ３の各ドレイン／ソース間には、前記データ基準電流ＩＤを基準値として各電流増幅用トランジスタＱａｍｐ１，Ｑａｍｐ２，Ｑａｍｐ３の利得係数に応じた電流レベルを有する電流Ｉ１，Ｉ２，Ｉ３が流れる。
【００６７】
また、前記設定値切り替え用トランジスタＱｋ１，Ｑｋ２，Ｑｋ３の各ゲートには、前記制御回路１１からのゲイン設定信号ＧＳが入力され、そのゲイン設定信号ＧＳによって設定値切り替え用トランジスタＱｋ１，Ｑｋ２，Ｑｋ３のいずれかがオンになる。そして、そのオンになった設定値切り替え用トランジスタを介して該設定値切り替え用トランジスタに接続された前記電流増幅用トランジスタＱａｍｐ１，Ｑａｍｐ２，Ｑａｍｐ３のいずれかと前記データ線Ｘｍとが電気的に接続される。即ち、前記ゲイン設定信号ＧＳには前記電流増幅用トランジスタＱａｍｐ１，Ｑａｍｐ２，Ｑａｍｐ３のいずれかを選択するための信号である。
【００６８】
また、各電流増幅用トランジスタＱａｍｐ１，Ｑａｍｐ２，Ｑａｍｐ３の利得係数は互いに異なっている。前記第１〜第３の電流増幅用トランジスタＱａｍｐ１，Ｑａｍｐ２，Ｑａｍｐ３は、その各利得係数に応じたレベルの電流が流れる。ここで、第１〜第３の電流増幅用トランジスタＱａｍｐ１，Ｑａｍｐ２，Ｑａｍｐ３は、その各利得係数の相対比
が、それぞれ、１：０．５：０．２５となるように設定されている。従って、各第１〜第３の電流増幅用トランジスタＱａｍｐ１，Ｑａｍｐ２，Ｑａｍｐ３の電流供給能力比は、１：０．５：０．２５となり、第１〜第３の電流増幅用トランジスタＱａｍｐ１，Ｑａｍｐ２，Ｑａｍｐ３からそれぞれ出力される電流の大きさＩ１，Ｉ２，Ｉ３は、以下の関係になる。
【００６９】
Ｉ１＝２・Ｉ２＝４・Ｉ３
従って、前記設定値切り替え用トランジスタＱｋ１〜Ｑｋ３のうち第１の設定値切り替え用トランジスタＱｋ１のみがオンになると、前記データ基準電流ＩＤと同じ電流レベルを有した電流Ｉ１がデータ電流Ｉｄｍとしてデータ線Ｘｍに出力される。また、第２の設定値切り替え用トランジスタＱｋ２のみがオンになると、前記データ基準電流ＩＤの０．５倍の電流レベルを有した（即ち、０．５倍にゲインが低下した）電流Ｉ２がデータ電流Ｉｄｍとしてデータ線Ｘｍに出力される。同様に、第３の設定値切り替え用トランジスタＱｋ３のみがオンになると、前記データ基準電流ＩＤの０．２５倍の電流レベルを有した（即ち、０．２５倍にゲインが低下した）電流Ｉ３がデータ電流Ｉｄｍとしてデータ線Ｘｍに出力される。
【００７０】
このデータ電流Ｉｄｍは、前記データ基準電流ＩＤに応じたデータ電流なので、その電流レベルは前記データ基準電流ＩＤと同様に６ビット（６４階調）で制御されたデータ電流である。また、データ電流Ｉｄｍは、前記変換画像データＤｏｍに応じた電流なので、データレベルの増加に伴って徐々にその増加率が急峻に高くなる電流レベルを有する。従って、データ電流Ｉｄｍは、その電流レベルが画像データＤに対して近似的にガンマ補正を備えた出力特性を有する。
【００７１】
そして、前記電流用トランジスタＱｃｃ、設定値切り替え用トランジスタＱｋ１〜Ｑｋ３及び第１〜第３の電流増幅用トランジスタＱａｍｐ１，Ｑａｍｐ２，Ｑａｍｐ３とでゲイン設定回路部Ｋ２が構成されている。即ち、このゲイン設定回路部Ｋ２は、前記変換回路Ｋ１にて作成された前記データ基準電流ＩＤを１倍、０．５倍または０．２５倍の増幅率で増幅して第ｍのデータ線Ｘｍに出力する。尚、本実施形態においては、前記電流用トランジスタＱｃｃの利得係数は、前記第１の電流増幅用トランジスタQａｍｐ１の利得係
数と同じである。従って、前記電流用トランジスタＱｃｃに流れるデータ基準電流ＩＤと同じ電流レベルを有する電流が第１の電流増幅用トランジスタＱａｍｐ１に電流Ｉ１として流れる。
【００７２】
そして、他のデジタル・アナログ変換部ＤＡＣ１，ＤＡＣ２，ＤＡＣ３，…も前記と同様に、対応するデジタル・アナログ変換部にてアナログ信号であるデータ電流に変換される。そして、各デジタル・アナログ変換部ＤＡＣ１〜ＤＡＣｍにて変換されたデータ電流Ｉｄ１〜Ｉｄｍは前記水平同期信号ＨＳＹＮＣのタイミングで対応するデータ線Ｘ１〜Ｘｍに一斉に出力される。
【００７３】
表示パネル部１４上には、行方向に沿ってそれぞれｎ本の走査線Ｙ１，Ｙ２，…，Ｙｎ及び制御線Ｚ１，Ｚ２，…，Ｚｎが並設されている。各走査線Ｙ１〜Ｙｎ及び制御線Ｚ１〜Ｚｎは、それぞれ前記走査線駆動回路１２に接続されている。
【００７４】
走査線Ｙ１〜Ｙｎは、図２にて上側から下側に向かって、第１の走査線Ｙ１，第２の走査線Ｙ２，…，第ｎの走査線Ｙｎの順に延設されている。そして、走査線Ｙ１〜Ｙｎのうち第１の走査線Ｙ１には第１の走査信号ＳＣ１が、第２の走査線Ｙ２には第２の走査信号ＳＣ２が、…、第ｎの走査線Ｙｎには第ｎの走査信号ＳＣｎが出力される。本実施形態においては、走査線Ｙ１〜ＹｎをＹ１→Ｙ２→…→Ｙｎの順序で（即ち、表示パネル部１４の最上から最下に向かって）一水平走査線分の画素群が選択されていく、所謂、線順次走
査が行われる。
【００７５】
制御線Ｚ１〜Ｚｎは、図２にて上側から下側に向かって、第１の制御線Ｚ１，第２の制御線Ｚ２，…，第ｎの制御線Ｚｎの順に延設されている。制御線Ｚ１〜Ｚｎのうち第１の制御線Ｚ１は前記第１の走査線Ｙ１に対応した制御線であって第１の発光期間制御信号ＬＴ１が出力される。第２の制御線Ｚ２は前記第２の走査線Ｙ２に対応した制御線であって第２の発光期間制御信号ＬＴ２が出力される。他の制御線も同様であって対応する走査線に対応した発光期間制御信号が出力される。この発光期間制御信号ＬＴ１〜ＬＴｎは、表示パネル部１４上に設けられた各有機ＥＬ素子ＯＬＥＤ（図５参照）の発光期間Ｔｓを決定するための制御信号である。即ち、走査線駆動回路１２は、後記するデータ電流Ｉｄ１〜Ｉｄｍの書き込みが終了した画素行にＨレベルの発光期間制御信号を出力し、そのタイミングでその画素行の有機ＥＬ素子ＯＬＥＤの発光を開始させ、前記発光期間制御信号がＬレベルに立ち下がるタイミングで発光を停止させる。
【００７６】
また、表示パネル部１４上には、列方向に沿ってそれぞれｍ本のデータ線Ｘ１〜Ｘｍ及び駆動電圧供給線Ｌｏが延設されている。データ線Ｘ１〜Ｘｍは、図２にて左側から右側に向かって第１のデータ線Ｘ１，第２のデータ線Ｘ２，…，第ｍのデータ線Ｘｍの順に延設されている。
【００７７】
前記第１のデータ線Ｘ１には、前記第１のデジタル・アナログ変換部ＤＡＣ１から出力された第１のデータ電流Ｉｄ１が供給される。前記第２のデータ線Ｘ２は、前記第２のデジタル・アナログ変換部ＤＡＣ２から出力された第２のデータ電流Ｉｄ２が供給される。他のデータ線も同様に、対応する入力端子に接続され、対応する前記デジタル・アナログ変換部から出力されたデータ電流が供給される。
【００７８】
駆動電圧供給線Ｌｏは、各データ線Ｘ１〜Ｘｍに対応して１本ずつ延設されている。駆動電圧供給線Ｌｏには後記する各駆動トランジスタＴｄを駆動させるための駆動電圧Ｖｏｅｌｄが供給されている。
【００７９】
また、各走査線Ｙ１〜Ｙｎと各データ線Ｘ１〜Ｘｍとの交差部に対応する位置に画素２０が配置されている。即ち、この表示パネル部１４上にはｍ×ｎ個の画素２０が形成されている。そして、各画素２０は、対応する制御線Ｚ１〜Ｚｎ及び駆動電圧供給線Ｌｏに接続されている。
【００８０】
次に、画素２０の内部回路構成を図５に従って説明する。図５は、本実施形態の画素２０の内部回路構成図である。本実施形態の画素２０は公知の回路構成を成している。尚、全ての画素２０の内部回路構成は同じであるので、第ｎの走査線Ｙｎと第ｍのデータ線Ｘｍとの交差部に対応する位置に配置された画素２０についてのみ説明し、他の走査線とデータ線との交差部に対応する位置に配置された画素２０の内部回路構成についての詳細な説明は省略する。
【００８１】
画素２０は、駆動トランジスタＴｄ、第１のスイッチングトランジスタＴｓｗ１、第２のスイッチングトランジスタＴｓｗ２、発光期間制御用トランジスタＴＬ、保持キャパシタＣｏ及び有機ＥＬ素子ＯＬＥＤを備えている。
【００８２】
本実施形態の駆動トランジスタＴｄは、その導電型がＰ型の薄膜トランジスタ（ＴＦＴ）である。また、本実施形態の第１のスイッチングトランジスタＴｓｗ１、第２のスイッチングトランジスタＴｓｗ２及び発光期間制御用トランジスタＴＬは、それぞれ、その導電型がＮ型の薄膜トランジスタ（ＴＦＴ）である。第１のスイッチングトランジスタＴｓｗ１、第２のスイッチングトランジスタＴｓｗ２及び発光期間制御用トランジスタＴＬは
、それぞれ、スイッチング素子として機能するトランジスタである。
【００８３】
駆動トランジスタＴｄは、そのソースが駆動電圧供給線Ｌｏに接続され前記駆動電圧Ｖｏｅｌｄが供給されている。また、駆動トランジスタＴｄのゲート／ソース間には、保持キャパシタＣｏが接続されている。
【００８４】
駆動トランジスタＴｄのゲート／ドレイン間には、第１のスイッチングトランジスタＴｓｗ１が接続されている。また、駆動トランジスタＴｄのドレインには、第２のスイッチングトランジスタＴｓｗ２のドレインと発光期間制御用トランジスタＴＬのドレインとが接続されている。
【００８５】
第２のスイッチングトランジスタＴｓｗ２は、そのゲートが前記第１のスイッチングトランジスタＴｓｗ１のゲートに接続されるとともに、第ｎの走査線Ｙｎに接続されている。第２のスイッチングトランジスタＴｓｗ２のソースは、第ｍのデータ線Ｘｍに接続されている。
【００８６】
発光期間制御用トランジスタＴＬは、そのゲートが第ｎの制御線Ｚｎに接続されている。また、発光期間制御用トランジスタＴＬのソースは有機ＥＬ素子ＯＬＥＤの陽極Ｐ１に接続されている。有機ＥＬ素子ＯＬＥＤの陰極Ｐ２は接地されている。この有機ＥＬ素子ＯＬＥＤは、その発光層が有機材料で構成されたエレクトロルミネッセンス素子（ＥＬ素子）であって、その陽極Ｐ１と陰極Ｐ２との間に流れる電流（駆動電流ＩＯＬＥＤ）の電流レベルに対応した輝度で発光するＥＬ素子である。
【００８７】
前記のように構成された画素２０は、前記第ｎの制御線Ｚｎを介してＬレベルの発光期間制御信号ＬＴｎが供給され発光期間制御用トランジスタＴＬがオフになり駆動トランジスタＴｄのドレインと有機ＥＬ素子ＯＬＥＤの陽極Ｐ１とが電気的に切断される。この状態で、前記第ｎの走査線Ｙｎを介してＨレベルの走査信号ＳＣｎが供給され第１及び第２のスイッチングトランジスタＴｓｗ１，Ｔｓｗ２がともにオン状態になる。すると、前記駆動トランジスタＴｄがダイオード接続されるとともに同駆動トランジスタＴｄのドレインが第２のスイッチングトランジスタＴｓｗ２を介してデータ線Ｘｍに電気的に接続される。そして、このタイミングで前記データ線Ｘｍからデータ電流Ｉｄｍの供給が開始され、所定期間（前記選択期間Ｔｐ）維持することで、前記保持キャパシタＣｏに前記データ電流Ｉｄｍの電流レベルに応じた電荷量が書き込まれる。
【００８８】
また、前記保持キャパシタＣｏにデータ電流Ｉｄｍの電流レベルに応じた電荷量が書き込まれた状態で、Ｌレベルの走査信号ＳＣｎが供給され前記第１及び第２のスイッチングトランジスタＴｓｗ１，Ｔｓｗ２がともにオフ状態になり、前記駆動トランジスタＴｄのドレインとデータ線Ｘｍとを電気的に切断する。すると、前記保持キャパシタＣｏに前記データ電流Ｉｄｍの電流レベルに応じた電荷量が保持される。この状態で、前記第ｎの制御線Ｌｎを介してＨレベルの発光期間制御信号ＬＴｎが供給され前記発光期間制御用トランジスタＴＬがオンになると駆動トランジスタＴｄのドレインと有機ＥＬ素子ＯＬＥＤの陽極Ｐ１とが電気的に接続される。
【００８９】
そして、このタイミングで前記保持キャパシタＣｏに保持された電荷量に応じた電流レベルを有する電流が駆動電流ＩＯＬＥＤとして発光期間制御用トランジスタＴＬを介して有機ＥＬ素子ＯＬＥＤの陽極Ｐ１と陰極Ｐ２間に流れる。この結果、有機ＥＬ素子ＯＬＥＤが前記駆動電流ＩＯＬＥＤの電流レベルに対応した輝度で発光する。そして、前記Ｈレベルの発光期間制御信号ＬＴｎの供給が継続している間（前記発光期間Ｔｓに相当）、有機ＥＬ素子ＯＬＥＤが発光し続ける。
【００９０】
これを、全ての画素２０に対して前記した線順次走査することで表示パネル部１４上に前記変換画像データＤｏに応じた所望の画像が表示される。
前記のように、有機ＥＬディスプレイ１０は、入力された画像データＤに基づいてデータ変換部１５にてガンマ補正された変換画像データＤｏを作成した。そして、その変換画像データＤｏに基づいて変換回路Ｋ１にてデータ電流Ｉｄ１〜Ｉｄｍを作成した後に、その作成したデータ電流Ｉｄ１〜Ｉｄｍをゲイン設定回路部Ｋ２にて増幅するようにした。その後、その増幅したデータ電流Ｉｄ１〜Ｉｄｍをデータ線Ｘ１〜Ｘｍを介して対応する各画素２０に供給するようにした。
【００９１】
このように、ガンマ補正をするための関数に従ってデジタル・アナログ変換しても、画像データＤの最大値に対する変換画像データＤｏの出力の最大値は「６３」であり、その出力信号であるデータ電流Ｉｄ１〜Ｉｄｍはゲイン設定回路部Ｋ２にて増幅されているので、同データ電流Ｉｄ１〜Ｉｄｍは６４階調のデータとなる。即ち、データ電流Ｉｄ１〜Ｉｄｍの階調精度は確保される。この結果、画像の階調特性によらず有機ＥＬ素子ＯＬＥＤを所望の階調精度で確実に発光させることができる。また、有機ＥＬ素子ＯＬＥＤを低輝度（低階調）で発光させる場合であっても前記したように、データ電流Ｉｄ１〜Ｉｄｍは増幅されているので、所謂、潰れを抑制できる。
【００９２】
また、記憶部１５ａに記憶された変換用テーブルデータに基づいて変換画像データＤｏを作成するようにした。従って、各デジタル・アナログ変換部ＤＡＣ１〜ＤＡＣｍの内部回路構成を変更することなく、前記変換用テーブルデータを変更するだけで様々な特性を有した変換画像データＤｏを得ることができる。
【００９３】
尚、特許請求の範囲の第１のデジタルデータまたは画像デジタルデータは、例えば、本実施形態においては画像データＤに対応している。特許請求の範囲の第２のデジタルデータまたは変換画像デジタルデータは、例えば、本実施形態においては変換画像データＤｏに対応している。特許請求の範囲の出力電流は、例えば、本実施形態においてはデータ基準電流ＩＤに対応している。特許請求の範囲のアナログ信号またはアナログデータ信号は、例えば、本実施形態においてはデータ電流Ｉｄ１〜Ｉｄｍに対応している。特許請求の範囲の出力電流生成回路は、例えば、本実施形態においては変換回路Ｋ１に対応している。特許請求の範囲の増幅回路は、例えば、本実施形態においてはゲイン設定回路部Ｋ２に対応している。特許請求の範囲の電気光学素子は、例えば、本実施形態においては有機ＥＬ素子ＯＬＥＤに対応している。特許請求の範囲の電気光学装置は、例えば、本実施形態においては有機ＥＬディスプレイ１０に対応している。特許請求の範囲のデータ変換回路は、例えば、本実施形態においてはデータ線駆動回路１３に対応している。特許請求の範囲のデータ生成回路は、例えば、本実施形態においてはデータ変換部１５に対応している。
【００９４】
前記実施形態によれば、以下のような特徴を得ることができる。
（１）本実施形態では、入力された画像データＤに基づいてデータ変換部１５にてガンマ補正された変換画像データＤｏを作成した。そして、その変換画像データＤｏに基づいて変換回路Ｋ１にてデータ電流Ｉｄ１〜Ｉｄｍを作成した後に、その作成したデータ電流Ｉｄ１〜Ｉｄｍをゲイン設定回路部Ｋ２にて増幅するようにした。その後、その増幅したデータ電流Ｉｄ１〜Ｉｄｍをデータ線Ｘ１〜Ｘｍを介して対応する各画素２０に供給するようにした。
【００９５】
このように、ガンマ補正をするための関数に従ってデジタル・アナログ変換しても、画像データＤの最大値に対する変換画像データＤｏの出力の最大値は「６３」であり、その出力信号であるデータ電流Ｉｄ１〜Ｉｄｍはゲイン設定回路部Ｋ２にて増幅されているので、同データ電流Ｉｄ１〜Ｉｄｍは６４階調のデータとなる。即ち、データ電流Ｉｄ１〜
Ｉｄｍの精度は確保される。この結果、画像の階調特性によらず有機ＥＬ素子ＯＬＥＤを階調精度を確保し確実に発光させることができる。また、有機ＥＬ素子ＯＬＥＤを低輝度で発光させる場合であっても前記したように、画像データＤの最大値に対する変換画像データＤｏの出力の最大値が「６３」であり、データ電流Ｉｄ１〜Ｉｄｍは増幅されているので、所謂、潰れを抑制できる。この結果、有機ＥＬ素子ＯＬＥＤの輝度設定によらず出力階調の精度を確保できるので、例えば、ガンマ補正を施しかつ輝度を暗く設定した場合でも表示品位が低下することがない有機ＥＬディスプレイを実現することができ、ピーク輝度制御等への応用が可能である。
（２）本実施形態では、記憶部１５ａに記憶された変換用テーブルデータに基づいて変換画像データＤｏを生成するようにした。従って、各デジタル・アナログ変換部ＤＡＣ１〜ＤＡＣｍの内部回路構成を変更することなく、前記変換用テーブルデータを変更するだけで様々な特性を有した変換画像データＤｏを得ることができる。
（第２実施形態）
次に、本発明を具体化した第２実施形態を図７に従って説明する。この第２実施形態の有機ＥＬディスプレイは、上記デジタル・アナログ変換部ＤＡＣ１〜ＤＡＣｍの回路構成が異なっていること以外は上記第１実施形態と同じ構成を成している。従って、同じ構成部材については符号を等しくし、その詳細な説明を省略する。
【００９６】
図７は、本実施形態に係るデジタル・アナログ変換部の内部回路構成を説明するための回路図である。尚、全てのデジタル・アナログ変換部ＤＡＣ１〜ＤＡＣｍの回路構成は実質同じなので、説明の便宜上、第ｍのデジタル・アナログ変換部ＤＡＣｍについてのみ説明し、他のデジタル・アナログ変換部についてはその詳細な説明を省略する。
【００９７】
本実施形態のデジタル・アナログ変換部ＤＡＣｍは、各第１〜第３の電流増幅用トランジスタＱａｍｐ１，Ｑａｍｐ２，Ｑａｍｐ３及び基準電流値設定用トランジスタＱｖの導電型がそれぞれＰ型である。また、設定値切り替え用トランジスタＱｋ１〜Ｑｋ３、電流用トランジスタＱｃｃ、第１〜第６の電流供給用トランジスタＱｄ１〜Ｑｄ６及び第１〜第６のスイッチング用トランジスタＱｓ１〜Ｑｓ６の導電率は、それぞれＮ型である。
【００９８】
そして、図７に示すように、本実施形態のゲイン設定回路部Ｋ２にてゲイン設定信号ＧＳに応じた基準電流ＩＧＳを生成した後に、その基準電流ＩＧＳの電流レベルを基準値として第１〜第６の電流供給用トランジスタＱｄ１〜Ｑｄ６の各々を駆動させるようにした。従って、上記第１実施形態に記載の効果に加えて、低消費電力化を図ることができる。
【００９９】
（第３実施形態）
次に、第１または第２実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０の電子機器の適用について図８に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。
【０１００】
図８は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図８において、パーソナルコンピュータ５０は、キーボード５１を備えた本体部５２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット５３とを備えている。この場合においても、有機ＥＬディスプレイ１０を用いた表示ユニット５３は前記第１または第２実施形態と同様な効果を発揮する。
【０１０１】
尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のように実施してもよい。
○上記実施形態では、画像データＤは、６ビットのデジタルデータであったが、これに限定されるものではなく、５ビット以下、あるいは７ビット以上のデジタルデータであっ
てもよい。
【０１０２】
○上記実施形態では、ゲイン設定回路部Ｋ２は、その電流増幅用トランジスタＱａｍｐ１，Ｑａｍｐ２，Ｑａｍｐ３の各々が電流用トランジスタＱｃｃとカレントミラー回路を構成した。そして、各電流増幅用トランジスタＱａｍｐ１，Ｑａｍｐ２，Ｑａｍｐ３のドレイン／ソース間には、データ基準電流ＩＤを基準値として各電流増幅用トランジスタＱａｍｐ１，Ｑａｍｐ２，Ｑａｍｐ３の利得係数に応じた電流レベルを有する電流Ｉ１，Ｉ２，Ｉ３が流れる。そして、各電流Ｉ１，Ｉ２，Ｉ３が合成した電流がデータ電流Ｉｄ１〜Ｉｄｍとして対応するデータ線Ｘ１〜Ｘｍに出力されるようにした。このゲイン設定回路部Ｋ２を、上記カレントミラー回路以外の、たとえば、ゲインセレクタといった回路で構成してもよい。また、ゲイン設定回路部Ｋ２は、その設定できるゲインは１、０．５、０．２５に限定されるものではない。
【０１０３】
○上記実施形態では、単色の有機ＥＬディスプレイ１０であったが、フルカラー表示が可能な有機ＥＬディスプレイに応用してもよい。
○上記実施形態では、有機ＥＬ素子ＯＬＥＤを備えた有機ＥＬディスプレイに具体化して好適な効果を得たが、有機ＥＬディスプレイ以外の例えばＣＲＴ、ＬＣＤ，デジタルマイクロミラーデバイス（ＤＭＤ）を用いたディスプレイ、電子放出素子を用いたディスプレイ（ＦＥＤ）やＳＥＤ（Ｓｕｒｆａｃｅ−Ｃｏｎｄｕｃｔｉｏｎ  Ｅｌｅｃｔｒｏｎ−Ｅｍｉｔｔｅｒ  Ｄｉｓｐｌａｙ）に具体化してもよい。
【図面の簡単な説明】
【０１０４】
【図１】第１の実施形態に係る有機ＥＬディスプレイの電気的構成を説明するための図である。
【図２】第１の実施形態に係るデータ線駆動回路及び表示パネル部の内部回路構成を示す図である。
【図３】第１の実施形態に係る第ｍのデジタル・アナログ変換部の内部回路構成図である。
【図４】画像データ及び変換画像データの階調値と出力値との関係を説明するための図である。
【図５】本実施形態の画素の内部回路構成図である。
【図６】各種信号のタイミングチャートである。
【図７】第２の実施形態に係る第ｍのデジタル・アナログ変換部の内部回路構成図である。
【図８】第３の実施形態に係る電子機器としてのモバイル型のパーソナルコンピュータの斜視図である。
【符号の説明】
【０１０５】
Ｄ…第１のデジタルデータまたは画像デジタルデータとして画像データ、ＤＡＣ１〜ＤＡＣｍ…デジタル・アナログ変換部、Ｄｏ…第２のデジタルデータまたは変換画像デジタルデータとして変換画像データ、ＩＤ…出力電流としてのデータ基準電流ＩＤ、Ｉｄ１〜Ｉｄｍ…アナログ信号またはアナログデータ信号としてのデータ電流、Ｋ１…出力電流生成回路としての変換回路、Ｋ２…増幅回路としてのゲイン設定回路部、ＯＬＥＤ…電気光学素子としての有機ＥＬ素子、Ｘ１〜Ｘｍ…データ線、Ｙ１〜Ｙｎ…走査線、１０…電気光学装置としての有機ＥＬディスプレイ、１２…走査線駆動回路、１３…データ変換回路としてのデータ線駆動回路、１５…データ生成回路としてのデータ変換部、１５ａ…記憶部、２０…画素、５０…電子機器としてのモバイル型のパーソナルコンピュータ。
【図１】
2005156832.tif 000003
【図２】
2005156832.tif 000004
【図３】
2005156832.tif 000005
【図４】
2005156832.tif 000006
【図５】
2005156832.tif 000007
【図６】
2005156832.tif 000008
【図７】
2005156832.tif 000009
【図８】
2005156832.tif 000010