(57)【要約】【課題】  従来の昇圧型スイッチングレギュレータおいて入力電圧値と出力電圧値が近いときに、誤差増幅器出力とスイッチングパルス生成用三角波がＰＷＭコンパレータ−で交差しないために発生するスイッチング周波数の低下を防止する。【解決手段】  基準三角波２０４を使用する代わりに、誤差増幅器２０２の出力電圧に応じて周波数が変化する発信器でカウンターを動作させ、そのカウンターのオーバーフローするタイミングでスイッチ素子１０２のＯＮ、ＯＦＦ時間を制御するようにした。【選択図】図６
2005117730.tif 000002
【特許請求の範囲】
【請求項１】
スイッチ素子を含む昇圧手段と前記昇圧手段を制御する制御回路とを有し、前記制御回路は前記昇圧手段からの出力電圧を検出する電圧検出回路と、前記検出された電圧に応じて前記スイッチ素子を制御するスイッチ素子制御回路を有する昇圧スイッチングレギュレータにおいて、
前記スイッチ素子制御回路は、前記電圧検出回路からの信号に応じて周波数を可変する第1の発振器と、前記第1の発振器からの信号を計数する第1の計数手段と、前記第1の計数手段からの出力信号に応じて前記スイッチング素子を制御するラッチ手段を有することを特徴とする昇圧スイッチングレギュレータ。
【請求項２】
前記スイッチ素子制御回路は、第２の発振器と、前記第２の発振器からの信号を計数する第２の計数手段とを有し、前記第２の計数手段から出力信号を受けて前記第１の発振器又は前記第1の計数手段が起動し、前記ラッチ手段は、前記第２の計数手段から出力信号を受けて前記スイッチ素子を第１の状態にセットするとともに前記第１の計数手段から出力信号を受けて前記スイッチ素子を第２の状態にセットすることを特徴とする請求項１に記載の昇圧スイッチングレギュレータ。
【請求項３】
前記第２の計数手段は所定の計数に達したときに第２のオーバーフロー信号を発生させ、前記第２のオーバーフロー信号に同期して前記第１の計数手段が起動し、所定の計数に達したときに第１のオーバーフロー信号を発生させ、前記ラッチ手段は、前記第２のオーバーフロー信号を受けて前記スイッチ素子に信号を与えるとともに前記第１のオーバーフロー信号を受けて前記スイッチ素子に反転信号を与えることを特徴とする請求項２に記載の昇圧スイッチングレギュレータ。
【請求項４】
前記第１の計数手段が起動してから出力信号を発生するまでの時間は、前記電圧検出手段が検出した出力電圧の大きさに応じて変化することを特徴とする請求項２に記載の昇圧スイッチングレギュレータ。
【請求項５】
前記第２の計数手段からの出力信号は一定の時間間隔で発生することを特徴とする請求項２に記載の昇圧スイッチングレギュレータ。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は入力電圧値と出力電圧値が近いときに発生するスイッチング周波数の低下を防止することが可能なスイッチングレギュレータ制御回路に関する。
【背景技術】
【０００２】
従来から知られているチョッパー型昇圧スイッチングレギュレータの構成図を図１示す。入力電源１０１には、コイル１０３が接続されている。コイル１０３と出力容量１０６の間には、整流素子１０５が接続されている。負荷１０７は出力容量１０６と並列に接続される。スイッチングレギュレータ制御回路１０４は、チョッパー型昇圧スイッチングレギュレータの出力端子に接続され、スイッチ素子１０２のＯＮ、ＯＦＦを制御する。
【０００３】
次に従来から知られているチョッパー型昇圧スイッチングレギュレータの制御回路を図２で説明する。図２のＡ点、Ｂ点は図１のＡ点、Ｂ点と対応している。基準電圧源２０３の基準電圧と、チョッパー型昇圧スイッチングレギュレータの出力電圧であるＡ点の電圧を分圧するブリーダ抵抗２０６、２０７の接続点Ｐの電圧との差電圧を増幅する誤差増幅器２０２とが設けられている。誤差増幅器２０２の出力電圧をＶｅｒ、基準電圧源２０３の基準電圧をＶｒｅｆ、ブリーダ抵抗２０６、２０７の接続点Ｐの電圧をＶｐとすると、Ｖｒｅｆ＞Ｖｐならば、Ｖｅｒは低くなり、逆にＶｒｅｆ＜Ｖｐならば、Ｖｅｒは高くなる。ＰＷＭコンパレータ２０１は、基準三角波２０４と、誤差増幅器２０２の出力を比較して、スイッチ素子制御信号を出す。図３にこれらの信号を示す。つまり、エラーアンプの出力Ｖｅｒが上下することで、ＰＷＭコンパレータ２０１の出力のパルスの幅がコントロールされ図１のスイッチ素子１０２のＯＮ、ＯＦＦの時間を制御する。
【特許文献１】特開平６-３１１７４１
【発明の開示】
【発明が解決しようとする課題】
【０００４】
図１に示すチョッパー型昇圧スイッチングレギュレータにおいてコイル１０３のインダクタ値をＬ、入力電圧であるＣ点の電圧値をＶｉｎ、出力電圧であるＤ点の電圧値をＶｏｕｔ、スイッチ素子１０２のＯＮ時間をＴｏｎ、ＯＦＦ時間をＴｏｆｆとしたとき、ＴｏｎとＴｏｆｆはＶｉｎとＶｏｕｔとの比によりその時間比が決まり、
Ｖｉｎ／(Ｖｏｕｔ−Ｖｉｎ)≒Ｔｏｆｆ／Ｔｏｎ・・・（１）
の関係がある。入力電圧であるＣ点の電圧値と出力電圧である図Ｄ点の電圧値が近い場合、式（１）の関係よりＴｏｎとＴｏｆｆの比は大きくなる。すなわち誤差増幅器２０２の出力と基準三角波２０４は基準三角波２０４のピーク電圧付近で、ＰＭＷコンパレータ２０１によって比較される。図４にその模式図を示す。この状態で出力電圧であるＤ点の電圧変動が大きいと誤差増幅器２０２の出力電圧の変化量が大きくなり、図５に示すように誤差増幅器２０２の出力と基準三角波２０４が交差せず、図１のスイッチ素子１０２を制御する制御信号の周波数が低下するという問題点があった。また上記問題の他にも上記特許文献で報告されているような回路上の安全の点で問題があった。
【課題を解決するための手段】
【０００５】
この発明は、上記従来技術の問題点に鑑みてなされたもので、入力電圧であるＣ点の電圧値と出力電圧であるＤ点の電圧値が近い場合、すなわち入力電圧値が高い条件でもスイッチ素子１０２を制御する制御信号の周波数が低下せず、安定に動作するスイッチングレギュレータの提供を目的とする。
【０００６】
そこで本発明では上記問題を解決するために基準三角波２０４を使用する代わりに、誤差増幅器２０２の出力電圧に応じて周波数が変化する発信器でカウンターを動作させ、そのカウンターのオーバーフローするタイミングでスイッチ素子１０２のＯＮ、ＯＦＦ時間を制御するようにした。
【発明の効果】
【０００７】
以上のように、スイッチングレギュレータのスイッチング周波数の低下を防止し、安定に動作させることにより出力リップル電圧の増加防止や、外付け部品の大型化の必要がなくなるという効果がある。
【発明を実施するための最良の形態】
【０００８】
以下に実施例を図６、図７で説明する。
【実施例１】
【０００９】
誤差増幅器６０７の出力電圧に応じて周波数が変化する発信器としてリングオシレータを使用した実施例を図６、図７に示す。図６において、昇圧手段は、コイル６０３、整流素子６０５、出力容量６１０、スイッチ素子６０２により構成され、制御回路としのチョッパー型昇圧スイッチングレギュレータ制御回路６１２は、昇圧手段の出力電圧を検出する電圧検出回路とスイッチ素子制御回路６０４から構成されている。電圧検出回路は、ブリーダ抵抗６０８、６０９、基準電源６０６、誤差増幅器６０７により構成されている。スイッチ素子制御回路６０４の構成は図７に記載され、第１の発振器であるリングオシレータ７０８、第１の計数手段であるカウンター１、７０５、第２の発振器である発振器７０７、第２の計数手段であるカウンター２、７０６、ラッチ手段であるＲＳラッチ７０２により構成されている。以下より具体的に説明する。
【００１０】
入力電源６０１には、コイル６０３が接続されている。コイル６０３と出力容量６１０の間には、整流素子６０５が接続されている。負荷６１１は出力容量６１０と並列に接続される。チョッパー型昇圧スイッチングレギュレータ制御回路６１２は、チョッパー型昇圧スイッチングレギュレータの出力端子に接続され、スイッチ素子６０２のＯＮ、ＯＦＦを制御する。チョッパー型昇圧スイッチングレギュレータの制御回路６１２は、基準電圧源６０６と、出力電圧を分圧するブリーダ抵抗６０８、６０９の接続点の電圧差を増幅する誤差増幅器６０７の出力電圧に応じてスイッチ素子６０２のＯＮ、ＯＦＦを制御するスイッチ素子制御回路６０４で構成されている。
【００１１】
スイッチ素子制御回路６０４はＲＳラッチ７０２、カウンター１、７０５、カウンター２、７０６、発信器７０７、リングオシレータ７０８で構成されている。リングオシレータ７０８の電源入力は図６の誤差増幅器６０７の出力電圧６１３に接続されている。カウンター２、７０６は一定周期で発振する発信器７０７でカウント動作を行い、カウントがオーバーフローするとオーバーフロー信号７０４でＲＳラッチ７０２をセットする。それと同時に発振開始信号７０９によりリングオシレータ７０８が発振を開始する。リングオシレータ７０８は電源入力、すなわち図６の誤差増幅器６０７の出力電圧６１３に応じた周波数で発振する。カウンター１、７０５はリングオシレータ７０８の発振周波数に応じてカウント動作を行い、カウントがオーバーフローするとオーバーフロー信号７０３でＲＳラッチ７０２をリセットする。また同時に  発振停止信号７１０によりリングオシレータ７０８は発振を停止する。
【００１２】
すなわちＲＳラッチ７０２の出力がセットされるタイミングはカウンター２、７０６のオーバーフローする時間で決まり、リセットされるタイミングは図６の誤差増幅器６０７の出力電圧値で決まる。その結果ＲＳラッチ７０２からのスイッチ素子制御信号７０１は誤差増幅器６０７の出力電圧に応じたパルス幅を持った出力となり、スイッチ素子６０２のＯＮ、ＯＦＦを制御する。
【００１３】
図８は動作状態を示すタイミングチャートを示す。カウンター２、７０６は一定周期でオーバーフロー信号７０４を出力し、ＲＳラッチ７０２の出力はＨｉとなる。誤差増幅器出力電圧６１３が上昇するにしたがいリングオシレータ７０８の発振周波数が高くなる。その結果カウンター１、７０５のオーバーフローするタイミングが早まり、ＲＳラッチ７０２の出力がＬｏｗとなるタイミングも早まりスイッチ素子制御信号７０１のパルス幅は短くなる。
【００１４】
このように基準三角波と比較することなく、誤差増幅器６０７の出力電圧６１３の電圧値によってスイッチ素子制御信号のパルス幅を制御することができる。
【００１５】
ここまでチョッパー型昇圧スイッチングレギュレータを例に説明したが、チョッパー型昇圧スイッチングレギュレータにかぎらずチョッパー型降圧スイッチングレギュレータ、チョッパー型反転スイッチングレギュレータにおいても同様の課題を持っておりこの発明で解決できることは明らかである。
【図面の簡単な説明】
【００１６】
【図１】従来のチョッパー型昇圧スイッチングレギュレータ全体回路図。
【図２】従来のチョッパー型昇圧スイッチングレギュレータの制御回路ブロック図。
【図３】従来のチョッパー型昇圧スイッチングレギュレータの制御回路の動作を示した図。
【図４】従来のチョッパー型昇圧スイッチングレギュレータにおいて入力電圧と出力電圧が近い場合、基準三角波と誤差増幅器の出力が基準三角波のピーク値近くで交差することを示した図。
【図５】基準三角波と誤差増幅器の出力が交差せずスイッチ制御信号の周波数が低下することを示した図。
【図６】本発明の実施例のチョッパー型昇圧スイッチングレギュレータ全体回路図。
【図７】本発明の実施例のチョッパー型昇圧スイッチングレギュレータの制御回路。
【図８】本発明の実施例のチョッパー型昇圧スイッチングレギュレータの制御回路の動作を示した図。
【符号の説明】
【００１７】
１０１、６０１      入力電源
１０２、６０２      スイッチ素子
１０３、６０３      インダクタ
１０４、６１２      制御回路
１０５、６０５      整流素子
１０６、６１０      出力電圧平滑用コンデンサー
１０７、６１１      負荷
２０１              ＰＭＷコンパレータ
２０２、６０７      誤差増幅器
２０３、６０６      基準電圧源
２０４              基準三角波
２０６、２０７、６０８、６０９    ブリーダ抵抗
６０４              スイッチ素子制御回路
６１３              誤差増幅器出力電圧
７０１              スイッチ素子制御信号
７０２              ＲＳラッチ
７０３              カウンター１オーバーフロー信号
７０４              カウンター２オーバーフロー信号
７０５              カウンター１
７０６              カウンター２
７０７              発信器
７０８              リングオシレータ
７０９              リングオシレータ発振開始信号
７１０              リングオシレータ発振停止信号
【図１】
2005117730.tif 000003
【図２】
2005117730.tif 000004
【図３】
2005117730.tif 000005
【図４】
2005117730.tif 000006
【図５】
2005117730.tif 000007
【図６】
2005117730.tif 000008
【図７】
2005117730.tif 000009
【図８】
2005117730.tif 000010