(57)【要約】【課題】  図形単位での最小面積デザインルール違反に対して、大幅に短時間で正確かつ確実にレイアウトパターンを修正する。【解決手段】  レイアウトパターンデータからメタルパターンを抽出（Ｓ１）し、最小面積違反パターンを抽出（Ｓ２）して拡張（Ｓ３）し、配線間隔違反を検出、改善（Ｓ４）し、パターン幅を補正して修正パターンデータを生成（Ｓ５）する。修正パターンと最小面積違反パターンとの合成パターンに対して、再度、最小面積違反パターン抽出（Ｓ６）、最小面積違反パターン拡張（Ｓ７）、配線間隔違反検出・改善（Ｓ８）および修正パターン生成（Ｓ９）を行い、最終的に抽出された修正パターンデータを出力（Ｓ１１）する。【選択図】  図２
2005228999.tif 000002
【特許請求の範囲】
【請求項１】
レイアウトパターンデータからメタル層毎にメタルパターンデータを抽出するメタルパターン抽出手段と、
該メタルパターン抽出手段で抽出されたメタルパターンデータから、図形単位で最小面積デザインルールに違反しているメタルパターンデータを抽出する最小面積違反パターン抽出手段と、
該最小面積違反パターン抽出手段で抽出された最小面積違反メタルパターンデータに対して、メタルパターンを拡張する最小面積違反パターン拡張手段と、
該最小面積違反パターン拡張手段で拡張されたメタルパターンデータ同士および、該拡張されたメタルパターンデータとその他の拡張されない抽出メタルパターンデータとにおいて配線間隔デザインルールに違反している箇所を検出し、該違反している個所を該拡張されたメタルパターンデータから取り除いて改善する配線間隔違反検出・改善手段と、
該配線間隔違反検出・改善手段で改善されたメタルパターンデータに対して、パターン幅の補正を行った上で修正パターンデータを生成する修正パターン生成手段とを有する半導体集積回路のレイアウトパターン修正装置。
【請求項２】
前記修正パターン生成手段で生成された修正パターンデータと、前記最小面積違反パターン抽出手段で抽出された最小面積違反パターンデータとを合成して生成されたメタルパターンデータに対して、再度、前記最小面積デザインルール違反パターン抽出手段、最小面積違反パターン拡張手段、配線間隔違反検出・改善手段および修正パターン生成手段による各処理が順次行われて、最終的に最終修正パターンデータが生成される請求項１に記載の半導体集積回路のレイアウトパターン修正装置。
【請求項３】
一回目に、前記最小面積違反パターン拡張手段は、前記最小面積違反パターン抽出手段でメタル層毎に抽出された最小面積デザインルール違反パターンデータに対して各メタル層毎の配線優先方向に、図形単位で最小面積デザインルール値を満たすようにメタルパターンを拡張し、前記配線間隔違反検出・改善手段および修正パターン生成手段により第一の修正パターンデータが生成され、
二回目に、該最小面積違反パターン拡張手段は、該最小面積違反パターン抽出手段で最小面積違反パターンデータが抽出された場合に、該最小面積違反パターン抽出手段でメタル層毎に抽出された最小面積デザインルール違反パターンデータに対して、該各メタル層毎の配線優先方向とは異なる方向に、図形単位で最小面積デザインルール値を満たすようにメタルパターンを拡張し、該配線間隔違反検出・改善手段および修正パターン生成手段により第二の修正パターンデータが生成され、
該第一の修正パターンデータおよび第二の修正パターンデータが合成されて最終修正パターンデータが生成される請求項２に記載の半導体集積回路のレイアウトパターン修正装置。
【請求項４】
請求項１〜３のいずれかに記載の半導体集積回路のレイアウトパターン修正装置を用いて半導体集積回路のレイアウトパターンを修正する半導体集積回路のレイアウトパターン修正方法であって、
該レイアウトパターンデータからメタル層毎にメタルパターンデータを抽出するメタルパターン抽出ステップと、
該メタルパターン抽出ステップで抽出したメタルパターンデータから、図形単位で最小面積デザインルールに違反しているメタルパターンデータを抽出する最小面積違反パターン抽出ステップと、
該最小面積違反パターン抽出ステップで抽出した最小面積違反メタルパターンデータに対して、メタルパターンを拡張する最小面積違反パターン拡張ステップと、
該最小面積違反パターン拡張ステップで拡張したメタルパターンデータ同士および、該拡張されたメタルパターンデータとその他の拡張されない抽出メタルパターンデータとにおいて配線間隔デザインルールに違反している箇所を検出し、該違反している個所を該拡張されたメタルパターンデータから取り除いて改善する配線間隔違反検出・改善ステップと、
該配線間隔違反検出・改善ステップで改善したメタルパターンデータに対して、パターン幅の補正を行った上で修正パターンデータを生成する修正パターン生成ステップとを有する半導体集積回路のレイアウトパターン修正方法。
【請求項５】
前記修正パターン生成ステップで生成した修正パターンデータと、前記最小面積違反パターン抽出ステップで抽出した最小面積違反パターンデータとを合成して生成したメタルパターンデータに対して、再度、前記最小面積デザインルール違反パターン抽出ステップ、最小面積違反パターン拡張ステップ、配線間隔違反検出・改善ステップおよび修正パターン生成ステップの各処理を順次行って、最終的に最終修正パターンデータを生成する請求項４に記載の半導体集積回路のレイアウトパターン修正方法。
【請求項６】
一回目に前記最小面積違反パターン抽出ステップでメタル層毎に抽出した最小面積デザインルール違反パターンデータに対して、前記最小面積違反パターン拡張ステップの処理により、各メタル層毎の配線優先方向に、図形単位で最小面積デザインルール値を満たすようにメタルパターンを拡張し、前記配線間隔違反検出・改善ステップおよび修正パターン生成ステップの各処理を行って第一の修正パターンデータを生成し、
二回目に該最小面積違反パターン抽出ステップで最小面積違反パターンデータを抽出した場合に、二回目の該最小面積違反パターン拡張ステップで、メタル層毎に抽出した最小面積デザインルール違反パターンデータに対して、各メタル層毎の配線優先方向とは異なる方向に、図形単位で最小面積デザインルール値を満たすようにパターンを拡張し、該配線間隔違反検出・改善ステップおよび修正パターン生成ステップの各処理を順次行って第二の修正パターンデータを生成し、
該第一の修正パターンデータおよび第二の修正パターンデータを合成して最終修正パターンデータを生成する請求項５に記載の半導体集積回路のレイアウトパターン修正方法。
【請求項７】
請求項４〜６のいずれかに記載の半導体集積回路のレイアウトパターン修正方法の各処理手順をコンピュータに実行させるための半導体集積回路のレイアウトパターン修正用プログラム。
【請求項８】
請求項７に記載の半導体集積回路のレイアウトパターン修正用プログラムが記録されたコンピュータ読み取り可能な可読記録媒体。
【請求項９】
半導体集積回路のレイアウトパターン修正プログラムが記憶された記憶部と、
該半導体集積回路のレイアウトパターン修正プログラムに従って、レイアウトパターンデータからメタル層毎にメタルパターンデータを抽出し、図形単位で最小面積デザインルールに違反しているメタルパターンデータを抽出し、抽出された最小面積違反パターンデータに対してメタルパターンを拡張し、拡張されたメタルパターンデータ同士および、拡張されたメタルパターンデータとその他の拡張されないメタルパターンデータとで配線間隔デザインルールに違反している箇所を検出し、該違反個所を改善し、改善されたメタルパターンデータに対して、パターン幅の補正を行った上で最終修正パターンデータを生成する処理を実行する演算処理手段とを有する半導体集積回路のレイアウトパターン修正装置。
【請求項１０】
請求項４〜６のいずれかに記載の半導体集積回路のレイアウトパターン修正方法の各処理手順によりマスクパターンを設計し、この設計結果により得られたマスクパターンを用いて半導体集積回路を製造する半導体集積装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路のレイアウトパターンデータをデザインルール、特に図形単位での最小面積デザインルールを満たすように修正する半導体集積回路のレイアウトパターン修正装置、これを用いた半導体集積回路のレイアウトパターン修正方法、これをコンピュータに実行させるための半導体集積回路のレイアウトパターン修正用プログラム、このプログラムが記録されたコンピュータ読み取り可能な可読記録媒体および半導体集積装置の製造方法に関する。
【背景技術】
【０００２】
半導体集積回路のレイアウト設計においては、論理素子（論理ゲート）の配置や配線（メタル層）が行われ、ＬＳＩの製造条件による制約条件（デザインルール）にしたがってチップ面積を最小限にするようにマスクパターン（レイアウトパターン）が設計されている。
【０００３】
近年では、半導体集積回路のレイアウト設計技術の進歩に伴って、自動配置配線装置などを用いたレイアウト設計によって、指定されるデザインルールを遵守したレイアウトパターンの生成が可能になってきている。
【０００４】
しかしながら、自動配置配線装置などを用いたレイアウト設計では、全ての点において完全なレイアウトパターンの生成が可能なわけではなく、生成されたレイアウトパターンに対して、検証結果などを元に修正や追加を行うことが必要な場合がある。
【０００５】
このようなレイアウトパターンの修正や追加に関する従来技術として、例えば、特許文献１には、レイアウト設計で生成されたレイアウトパターンデータから修正対象となる大面積コンタクトを抽出し、その大面積コンタクトのデータを、最小コンタクトをアレイ状に配置したレイアウトパターンデータへ自動的に修正するレイアウトパターン修正方法が開示されている。
【０００６】
以下に、この特許文献１に開示されている従来のコンタクトに関するレイアウト修正技術について、図１９を用いて詳細に説明する。
【０００７】
図１９は、特許文献１に開示されている従来のレイアウトパターン修正装置におけるコンタクトに関するレイアウト修正技術の構成例を示すブロック図である。
【０００８】
図１９に示すように、レイアウトパターン修正装置５０は、コンタクト関連デザインルール５２を用いて、レイアウトパターンデータ５１からデータ抽出を行うデータ抽出手段５３と、大面積コンタクトの抽出を行う大面積コンタクト抽出手段５４と、共通コンタクトの抽出を行う共通コンタクト抽出手段５５と、コンタクト分割を行うコンタクト分割手段５６と、コンタクトアレイ配置を行うコンタクトアレイ配置手段５７と、データ出力を行うデータ出力手段５８とを有している。
【０００９】
データ抽出手段５３では、修正対象のコンタクトデータと、その関連データ（ソース／ドレインデータなど）の定義およびコンタクト関連のデザインルールなどが定義されたコンタクト関連デザインルール５２とを用いて、半導体集積回路の製造を幾何学的に階層構造で定義したレイアウトパターンデータ５１からコンタクトデータを抽出する。
【００１０】
大面積コンタクト抽出手段５４では、データ抽出手段５３で抽出されたコンタクトデータから、最小コンタクト以外の大面積コンタクトのコンタクトデータを抽出する。
【００１１】
共通コンタクト抽出手段５５では、大面積コンタクト抽出手段５４で抽出された大面積コンタクトのコンタクトデータと、データ抽出手段５３で抽出されたソース／ドレインのデータから、Ｎ＋ソース／ドレイン領域とＰ＋ソース／ドレイン領域の両方が含まれる大面積コンタクトを共通コンタクト部として、そのコンタクトデータを抽出する。
【００１２】
コンタクト分割手段５６では、コンタクト関連デザインルール５２に定義されているコンタクトとソース／ドレインの分離ルールとを参考にして、共通コンタクト抽出手段５５で抽出された共通コンタクト部のコンタクトデータを、Ｐ拡散コンタクト配置領域とＮ拡散コンタクト配置領域とコンタクト配置禁止領域とに分割する。
【００１３】
コンタクトアレイ配置手段５７では、コンタクト分割手段５６によって分割された共通コンタクト部のＰ拡散コンタクト配置領域とＮ拡散コンタクト配置領域、およびＮ＋ソース／ドレイン領域とＰ＋ソース／ドレイン領域に分割されない大面積コンタクトのコンタクトデータについて、最小コンタクトのアレイ配置を行う。
【００１４】
データ出力手段５８では、コンタクトアレイ配置手段５７にて修正されたコンタクトデータを修正レイアウトパターンデータ５９ａとして出力すると共に、大面積コンタクトのコンタクトデータ修正状況をレポートファイル５９ｂとして出力する。このようにして、大面積コンタクトを最小コンタクトに自動的に修正することができる。
【００１５】
また、上記特許文献１には、レイアウトパターンデータ５１から幅広メタルパターン関連デザインルールを用いて修正対象となる幅広メタルデータを抽出し、その幅広メタルデータに関するデザインルールの検証結果からスリットを挿入するべき箇所に複数列のスリットを千鳥状に挿入してレイアウトパターンを自動的に修正するレイアウトパターン修正方法も開示されている。以下に、この特許文献１に開示されている幅太メタル配線に関するレイアウト修正技術について、図２０を用いて詳細に説明する。
【００１６】
図２０は、特許文献１に開示されている従来のレイアウトパターン修正装置における幅太メタル配線に関するレイアウト修正技術の構成例を示すブロック図である。
【００１７】
図２０に示すように、レイアウトパターン修正装置６０は、幅太メタル（アルミニウム）関連デザインルール６２を用いて、レイアウトパターンデータ６１から幅太メタルデータの抽出を行う幅太メタルデータ抽出手段６３と、デザインルールの検証を行うデザインルール検証手段６４と、スリット挿入領域の判断を行うスリット挿入領域判断手段６５と、スリットの挿入を行うスリット挿入手段６６と、データ出力を行うデータ出力手段６７とを有している。
【００１８】
幅太メタルデータ抽出手段６３では、幅太メタルの定義や幅太アルミニウム関連のデザインルールなどが定義された幅太メタル関連デザインルール６２を用いて、半導体集積回路の製造を幾何学的に階層構造で定義したレイアウトパターンデータ６１から幅太メタルデータを抽出する。
【００１９】
デザインルール検証手段６４では、幅太メタルデータ抽出手段６３で抽出された配線幅の条件毎の幅太メタルのデータと、それ以外のメタルデータとについて、デザインルールが検証される。この検証の結果、エラーがある場合には、そのエラー情報がスリット挿入領域判断手段６５に供給され、そのエラーを回避するためにスリットが挿入される領域を判断するための情報とされる。一方、エラーがない場合には、データ出力手段６７にエラーが無いことが通知されて処理が終了する。
【００２０】
スリット挿入領域判断手段６５では、デザインルール検証手段６４からエラー情報が供給されると、そのエラー情報を元に、エラーを回避するためのスリットを挿入する領域が判断される。
【００２１】
スリット挿入手段６６では、スリット挿入領域判断手段６５で判断されたスリット挿入領域に、スリット挿入のためのデザインルールを考慮して、複数列のスリットが千鳥状に配列されて挿入され、幅太メタルのデータが修正される。
【００２２】
データ出力手段６７では、スリット挿入手段６６にて幅太メタルにスリットを挿入して修正されたメタルデータが修正レイアウトパターンデータ６８ａとして出力されると共に、修正された幅太メタルの状況がレポートファイル６８ｂとして出力される。このようにして、デザインルールの検証でエラーとなった幅太メタルにスリットを挿入して幅太メタルのメタルデータを自動的に修正することができる。
【００２３】
一方、特許文献２には、レイアウトパターンデータにおけるマスクパターンの特定領域毎に面積比率を算出し、レイアウトパターン全体面積との面積比率に関するデザインルールを満たしていない場合は、ダミーパターンを生成してレイアウト設計へフィードバックすることにより、面積比率に関するデザインルールを満たすようにレイアウトパターンを生成する半導体集積回路の設計方法が開示されている。以下に、この特許文献２に開示されている半導体集積回路設計方法におけるダミーパターン生成によるレイアウトパターンの面積比率改善技術について、図２１を用いて説明する。
【００２４】
図２１は、この特許文献２に開示されている従来の半導体集積回路設計方法におけるダミーパターン生成によるレイアウトパターンの面積比率改善技術を説明するための各処理を示すフローチャートである。
【００２５】
図２１に示すように、まず、ステップＳ２１では、半導体集積回路に要求される性能あるいは特性等の仕様から半導体集積回路の機能設計が行われ、その機能設計データに基づいて半導体集積回路の論理設計が行われる。
【００２６】
次に、ステップＳ２２では、論理接続データに基づいて、マスク層毎に、複数のパターン要素からなるレイアウトパターンが生成される。
【００２７】
さらに、ステップＳ２３では、パターン要素に対してインターナルチェック、エクスターナルチェック、エンクロージャチェックなどの幾何学的な配置に関する検査が行われる。
【００２８】
さらに、ステップＳ２４では、隣接パターン間に微小スペースを設けたウィンドウ枠によってパターンが分割される。
【００２９】
さらに、ステップＳ２５では、微小線幅で構成され、格子間隔がパターン要素の幅以下の格子パターンによって、パターン要素が一図形化される。
【００３０】
さらに、ステップＳ２６では、一図形化されたレイアウトパターン（格子パターンで分割された枠領域）の面積が求められ、ステップＳ２７で面積占有率が所定の値以下であるか否かが判定される。
【００３１】
この判定の結果、面積占有率が所定の値を超える場合（ＮＧ）には、ステップＳ２８で面積占有率が高い枠領域にダミーパターンが配置され、ステップＳ２２にフィードバックされる。また、面積占有率が所定の値以下である場合（ＯＫ）には、ステップＳ２９で設計規則検査が終了される（終了処理）。これにより、全ての枠領域において所定の面積占有率以下の面積占有率となるマスクパターンを設計することができる。
【００３２】
この設計結果から得られたマスクパターを用いて、所望の半導体集積回路が半導体集積装置として製造される。
【特許文献１】特開平８−２０２７４２号公報
【特許文献２】特開平１０−２４７２０６号公報
【発明の開示】
【発明が解決しようとする課題】
【００３３】
しかしながら、上記特許文献１に開示されている従来技術は、コンタクトに関するレイアウトパターン修正方法、および幅広メタルパターンに関するスリット挿入によるレイアウトパターン修正方法である。また、上記特許文献２に開示されている従来技術は、レイアウトパターンに対して面積比率を算出し、ダミーパターンを生成・配置して面積比率を満たしたレイアウトパターンを生成する技術である。
【００３４】
したがって、これらの従来技術はそれぞれ、レイアウトパターンにおいて、図形単位での最小面積デザインルール違反を修正するためのものではない。図形単位での最小面積デザインルールは、個々に生成されている図形が最低限確保しなければならない平面積に対する制約である。例えば、デバイス製造段階のメタルパターン形成ステップにおいて、図形単位での最小面積デザインルールを違反して形成されたメタルパターンは、下層との接合面が不十分となり、この部分のメタルパターンがパターン形成時および形成後に剥がれるという問題が発生する。また、剥がれたメタルパターンによって配線のショートやオープンといったデバイスの動作不良を引き起こす原因となる。
【００３５】
メタルパターンにおいて最小設計寸法が小さくなると、配線幅が縮小化される割合に比べて配線膜厚が縮小化される割合は小さいため、メタルパターンが倒壊する傾向にあり、上記メタル剥がれの現象が一層顕在化して問題となる。そのため、図形単位での最小面積デザインルールを遵守してレイアウトパターンを生成することが必要となる。
【００３６】
特に、コンタクト開口パターンの積み重ねが可能であり、コンタクト開口パターンを覆うメタルパターンに対して、図形単位での最小面積デザインルールを満たさないデザインルールが適用されるレイアウト設計においては、自動配置配線装置を用いた場合に、自動的に図形単位での最小面積デザインルールについて対応できるようになってきているが、特定のレイアウトパターンの生成方法（配線固定のレイアウトパターン修正方法）によっては、その図形単位での最小面積デザインルールを満たしていないパターンであっても対応が施されないことがある。また、自動的に図形単位での最小面積デザインルールについて対応されていても、レイアウトパターンの検証において違反が抽出されることがある。このような場合には、人手にてレイアウトパターンの修正が行われており、違反の程度によっては修正に多大な時間と労力とが必要とされる。また、修正の正確さにも欠けることになるため、その検証のためにも時間がかかることになる。
【００３７】
本発明は、上記従来の問題を解決するもので、レイアウトパターンの生成において発生する図形単位での最小面積デザインルール違反に対して、デザインルールの検証機能を用いて簡単かつ、人手で行うよりも大幅に短時間で正確かつ確実にレイアウトパターンを自動的に修正できる半導体集積回路のレイアウトパターン修正装置、これを用いた半導体集積回路のレイアウトパターン修正方法、これをコンピュータに実行させるための半導体集積回路のレイアウトパターン修正用プログラム、このプログラムが記録されたコンピュータ読み取り可能な可読記録媒体および、これらを用いた半導体集積装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００３８】
本発明の半導体集積回路のレイアウトパターン修正装置は、レイアウトパターンデータからメタル層毎にメタルパターンデータを抽出するメタルパターン抽出手段と、該メタルパターン抽出手段で抽出されたメタルパターンデータから、図形単位で最小面積デザインルールに違反しているメタルパターンデータを抽出する最小面積違反パターン抽出手段と、該最小面積違反パターン抽出手段で抽出された最小面積違反メタルパターンデータに対して、メタルパターンを拡張する最小面積違反パターン拡張手段と、該最小面積違反パターン拡張手段で拡張されたメタルパターンデータ同士および、該拡張されたメタルパターンデータとその他の拡張されない抽出メタルパターンデータとにおいて配線間隔デザインルールに違反している箇所を検出し、該違反している個所を該拡張されたメタルパターンデータから取り除いて改善する配線間隔違反検出・改善手段と、該配線間隔違反検出・改善手段で改善されたメタルパターンデータに対して、パターン幅の補正を行った上で修正パターンデータを生成する修正パターン生成手段とを有し、そのことにより上記目的が達成される。
【００３９】
また、好ましくは、本発明の半導体集積回路のレイアウトパターン修正装置における修正パターン生成手段で生成された修正パターンデータと、前記最小面積違反パターン抽出手段で抽出された最小面積違反パターンデータとを合成して生成されたメタルパターンデータに対して、再度、前記最小面積デザインルール違反パターン抽出手段、最小面積違反パターン拡張手段、配線間隔違反検出・改善手段および修正パターン生成手段による各処理が順次行われて、最終的に最終修正パターンデータが生成される。
【００４０】
また、好ましくは、本発明の半導体集積回路のレイアウトパターン修正装置において、一回目に、前記最小面積違反パターン拡張手段は、前記最小面積違反パターン抽出手段でメタル層毎に抽出された最小面積デザインルール違反パターンデータに対して各メタル層毎の配線優先方向に、図形単位で最小面積デザインルール値を満たすようにメタルパターンを拡張し、前記配線間隔違反検出・改善手段および修正パターン生成手段により第一の修正パターンデータが生成され、二回目に、該最小面積違反パターン拡張手段は、該最小面積違反パターン抽出手段で最小面積違反パターンデータが抽出された場合に、該最小面積違反パターン抽出手段でメタル層毎に抽出された最小面積デザインルール違反パターンデータに対して、該各メタル層毎の配線優先方向とは異なる方向に、図形単位で最小面積デザインルール値を満たすようにメタルパターンを拡張し、該配線間隔違反検出・改善手段および修正パターン生成手段により第二の修正パターンデータが生成され、該第一の修正パターンデータおよび第二の修正パターンデータが合成されて最終修正パターンデータが生成される。
【００４１】
本発明の半導体集積回路のレイアウトパターン修正方法は、請求項１〜３のいずれかに記載の半導体集積回路のレイアウトパターン修正装置を用いて半導体集積回路のレイアウトパターンを修正する半導体集積回路のレイアウトパターン修正方法であって、該レイアウトパターンデータからメタル層毎にメタルパターンデータを抽出するメタルパターン抽出ステップと、該メタルパターン抽出ステップで抽出したメタルパターンデータから、図形単位で最小面積デザインルールに違反しているメタルパターンデータを抽出する最小面積違反パターン抽出ステップと、該最小面積違反パターン抽出ステップで抽出した最小面積違反メタルパターンデータに対して、メタルパターンを拡張する最小面積違反パターン拡張ステップと、該最小面積違反パターン拡張ステップで拡張したメタルパターンデータ同士および、該拡張されたメタルパターンデータとその他の拡張されない抽出メタルパターンデータとにおいて配線間隔デザインルールに違反している箇所を検出し、該違反している個所を該拡張されたメタルパターンデータから取り除いて改善する配線間隔違反検出・改善ステップと、該配線間隔違反検出・改善ステップで改善したメタルパターンデータに対して、パターン幅の補正を行った上で修正パターンデータを生成する修正パターン生成ステップとを有し、そのことにより上記目的が達成される。
【００４２】
また、好ましくは、本発明の半導体集積回路のレイアウトパターン修正方法における修正パターン生成ステップで生成した修正パターンデータと、前記最小面積違反パターン抽出ステップで抽出した最小面積違反パターンデータとを合成して生成したメタルパターンデータに対して、再度、前記最小面積デザインルール違反パターン抽出ステップ、最小面積違反パターン拡張ステップ、配線間隔違反検出・改善ステップおよび修正パターン生成ステップの各処理を順次行って、最終的に最終修正パターンデータを生成する。
【００４３】
さらに、好ましくは、本発明の半導体集積回路のレイアウトパターン修正方法において、一回目に前記最小面積違反パターン抽出ステップでメタル層毎に抽出した最小面積デザインルール違反パターンデータに対して、前記最小面積違反パターン拡張ステップの処理により、各メタル層毎の配線優先方向に、図形単位で最小面積デザインルール値を満たすようにメタルパターンを拡張し、前記配線間隔違反検出・改善ステップおよび修正パターン生成ステップの各処理を行って第一の修正パターンデータを生成し、二回目に該最小面積違反パターン抽出ステップで最小面積違反パターンデータを抽出した場合に、二回目の該最小面積違反パターン拡張ステップで、メタル層毎に抽出した最小面積デザインルール違反パターンデータに対して、各メタル層毎の配線優先方向とは異なる方向に、図形単位で最小面積デザインルール値を満たすようにパターンを拡張し、該配線間隔違反検出・改善ステップおよび修正パターン生成ステップの各処理を順次行って第二の修正パターンデータを生成し、該第一の修正パターンデータおよび第二の修正パターンデータを合成して最終修正パターンデータを生成する。
【００４４】
本発明の半導体集積回路のレイアウトパターン修正プログラムは、請求項４〜６のいずれかに記載の半導体集積回路のレイアウトパターン修正方法の各処理手順をコンピュータに実行させるためのものであって、そのことにより上記目的が達成される。
【００４５】
本発明の可読記録媒体は、請求項７に記載の半導体集積回路のレイアウトパターン修正用プログラムが記録されたコンピュータ読み取り可能なものであって、そのことにより上記目的が達成される。
【００４６】
本発明の半導体集積回路のレイアウトパターン修正装置は、半導体集積回路のレイアウトパターン修正プログラムが記憶された記憶部と、該半導体集積回路のレイアウトパターン修正プログラムに従って、レイアウトパターンデータからメタル層毎にメタルパターンデータを抽出し、図形単位で最小面積デザインルールに違反しているメタルパターンデータを抽出し、抽出された最小面積違反パターンデータに対してメタルパターンを拡張し、拡張されたメタルパターンデータ同士および、拡張されたメタルパターンデータとその他の拡張されないメタルパターンデータとで配線間隔デザインルールに違反している箇所を検出し、該違反個所を改善し、改善されたメタルパターンデータに対して、パターン幅の補正を行った上で最終修正パターンデータを生成する処理を実行する演算処理手段とを有し、そのことにより上記目的が達成される。
【００４７】
本発明の半導体集積回路の製造方法は、請求項４〜６のいずれかに記載の半導体集積回路のレイアウトパターン修正方法の各処理手順によりマスクパターンを設計し、この設計結果により得られたマスクパターンを用いて半導体集積回路を製造するものであり、そのことにより上記目的が達成される。
【００４８】
上記構成により、以下に、本発明の作用について説明する。
【００４９】
本発明にあっては、まず、レイアウトパターンデータからメタル層毎にメタルパターンデータを抽出し、図形単位での最小面積デザインルールを違反しているメタルパターンデータを抽出する。メタル層毎の配線優先方向に、図形単位での最小面積デザインルール値を満たすように指定値だけパターンを拡張させたパターンデータを作成する。拡張されたパターンデータ同士および、拡張されたパターンデータとそれ以外のメタルパターンデータとで配線間隔デザインルール違反を検出し、配線間隔違反の改善およびパターン幅の補正を行って、図形単位での最小面積デザインルールを満たすための第一の修正パターンデータを作成する。
【００５０】
その第一の修正パターンデータと、抽出された最小面積違反パターンデータとを合成したパターンデータに対して、再度、最小面積デザインルール違反の抽出を行って、第一の修正パターンデータでは解消しきれない違反パターンデータに対して、上記各メタル層毎の配線優先方向とは異なる方向に指定値だけパターンを拡張させたパターンデータを作成する。再度、拡張されたパターンデータ同士および、拡張されたパターンデータとそれ以外のメタルパターンデータとで配線間隔デザインルール違反を検出し、配線間隔違反の改善およびパターン幅の補正を行って、図形単位での最小面積デザインルールを満たすための第二の修正パターンデータを作成する。
【００５１】
このようにして作成された第一の修正パターンデータおよび第二の修正パターンデータを合成して、図形単位での最小面積デザインルールを満たすための最終修正パターンデータを生成して出力する。この最終修正パターンデータをレイアウトパターンデータにフィードバックすることにより、図形単位での最小面積デザインルールを満たすようにレイアウトパターンを修正することができる。
【００５２】
まず、配線優先方向に対して図形単位での最小面積デザインルールを満たすために必要な第一の修正パターンデータを生成し、それでも最小面積デザインルール違反を解消することができない箇所に対してのみ、第二の修正パターンデータを生成することによって、修正パターンデータを必要以上に過大に生成しないようにすることができる。
【発明の効果】
【００５３】
以上により、本発明によれば、レイアウトパターンにおいて、図形単位での最小面積デザインルールに違反している箇所が複数検出された場合においても、自動的に違反箇所に対して修正パターンデータを生成することができるため、一度の修正でレイアウトパターンを修正することができる。また、人手で一箇所毎に修正を行うのに比べて修正に要する作業時間も大幅に短縮化され、違反箇所の改善を正確かつ確実、容易に行うことができる。
【発明を実施するための最良の形態】
【００５４】
以下に、本発明の半導体集積回路のレイアウトパターン修正方法、これをコンピュータに実行させるための半導体集積回路のレイアウトパターン修正プログラム、そのプログラムが記録されたコンピュータ読み出し可能な可読記録媒体および、これらを用いた半導体集積回路のレイアウトパターン修正装置の各実施形態について、図面を参照しながら詳細に説明する。
【００５５】
図１は、本発明の半導体集積回路のレイアウトパターン修正装置の実施形態における基本ハード構成例を示すブロック図である。
【００５６】
図１に示すように、半導体集積回路のレイアウトパターン修正装置３０は、制御部（演算処理手段）としてのＣＰＵ（周凹演算処理装置）３１と、可読記録媒体（記憶部）としてのＲＯＭ３２と、ＣＰＵ３１がワークメモリとして利用するＲＡＭ３３と、例えばキーボードやマウスなどを含む入力部３４と、例えばディスプレイ（表示装置）やプリンタなどを含む出力部３５とを有している。
【００５７】
ＣＰＵ３１は、ＲＯＭ３２に記憶されている本実施形態の半導体集積回路のレイアウトパターン修正プログラムおよびそのデータおよびレイアウト設計後のレイアウトパターンデータをＲＡＭ３３に読み出して、その半導体集積回路のレイアウトパターン修正プログラムおよびそのデータにしたがって、レイアウト設計後のレイアウトパターンデータのレイアウトパターン修正処理を実行する。ユーザは、必要に応じて出力部３５の表示画面などから処理結果を確認しながら、入力部３４から操作指示や設定値などを入力することができる。処理結果の修正パターンデータは、ＲＯＭ３２に出力されて、レイアウトパターンデータにフィードバックされて記憶される。
【００５８】
具体的に説明すると、ＣＰＵ３１は、ＲＯＭ３２内の半導体集積回路のレイアウトパターン修正プログラムに従って、レイアウトパターンデータからメタル層毎にメタルパターンデータを抽出し、図形単位で最小面積デザインルールに違反しているメタルパターンデータを抽出し、抽出された最小面積違反パターンデータに対してメタルパターンを拡張し、拡張されたメタルパターンデータ同士および、拡張されたメタルパターンデータとその他の拡張されないメタルパターンデータとで配線間隔デザインルールに違反している箇所を検出し、該違反個所を改善し、改善されたメタルパターンデータに対して、パターン幅の補正を行った上で最終修正パターンデータを生成する処理を実行する。
【００５９】
これを機能ブロックとして説明すると、ＣＰＵ３１は、レイアウトパターンデータからメタル層毎にメタルパターンデータを抽出するメタルパターン抽出手段（図示せず）と、このメタルパターン抽出手段で抽出されたメタルパターンデータから、図形単位で最小面積デザインルールに違反しているメタルパターンデータを抽出する最小面積違反パターン抽出手段（図示せず）と、この最小面積違反パターン抽出手段で抽出された最小面積違反メタルパターンデータに対して、メタルパターンを拡張する最小面積違反パターン拡張手段（図示せず）と、この最小面積違反パターン拡張手段で拡張されたメタルパターンデータ同士および、この拡張されたメタルパターンデータとその他の拡張されない抽出メタルパターンデータとにおいて配線間隔デザインルールに違反している箇所を検出し、この違反している個所を、拡張されたメタルパターンデータから取り除いて改善する配線間隔違反検出・改善手段（図示せず）と、この配線間隔違反検出・改善手段で改善されたメタルパターンデータに対して、パターン幅の補正を行った上で修正パターンデータを生成する修正パターン生成手段（図示せず）とを有している。
【００６０】
ＲＯＭ３２としては、ハードディスク、各種ＩＣメモリ、光ディスク（例えばＣＤ）、磁気記録媒体（例えばＦＤ）などであってもよく、読み取られた制御プログラム（ネットを介して得られた制御プログラムであってもよい）は、ワークメモリとしてのＲＡＭ３３に格納されてＣＰＵ３１（制御部）によって実行される。
【００６１】
上記構成の半導体集積回路のレイアウトパターン修正装置３０を用いて実行する本実施形態の半導体集積回路のレイアウトパターン修正方法について、図２を参照しながら詳細に説明する。
【００６２】
図２は、図１の半導体集積回路のレイアウトパターン修正装置３０を用いた半導体集積回路のレイアウトパターン修正方法の各処理手順を説明するためのフローチャートである。以下、図２に示すフローチャートの各ステップにしたがって説明する。図２に示すステップＳ１〜Ｓ１１の各処理は、ＲＯＭ３２に記憶されている半導体集積回路のレイアウトパターン修正プログラムにしたがって、ＣＰＵ３１によって実行される。ステップＳ１〜Ｓ１１の各処理は、レイアウトパターンデータに含まれるメタル層毎に実行されることになるが、同一のアルゴリズムであるため、各層についての説明は省略し、１層についてのみ説明する。また、各ステップＳ１〜Ｓ１１においては、レイアウトパターン情報の抽出のために演算ルールやメタル関連デザインルールなどの各情報を参照している。
【００６３】
図２に示すように、まず、ステップＳ１のメタルパターン抽出ステップにおいて、レイアウト設計で生成されたレイアウトパターンデータ１から、指定される（プログラムによって順次メタル層が指定される）メタル層に関するパターンデータのみを抽出する。
【００６４】
図３は、図２のステップＳ１のメタルパターン抽出ステップにおいて、抽出されるパターン領域４におけるメタルパターンの一例を示す平面図である。ここでは、指定される条件に該当するものを選んで抽出する演算処理（以下、ＳＥＬＥＣＴ演算という）によりメタルパターンデータが抽出される。
【００６５】
図４は、図３のパターン領域４におけるメタルパターンの一例から、点線で囲んだ一部の箇所Ａのパターンを切り出したメタルパターン５ａ、５ｂ、５ｃおよび５ｄを示す平面図である。以下では、このメタルパターン５ａ〜５ｄに着目して説明する。
【００６６】
次に、図２のステップＳ２の最小面積違反パターン抽出ステップ（１回目）において、図形単位での最小面積デザインルールに違反するメタルパターンデータを抽出する。
【００６７】
図５は、図４の図形単位での最小面積デザインルールに違反するメタルパターンの抽出例を示す平面図である。ここでは、ステップＳ１のメタルパターン抽出ステップで抽出されたメタルパターン５ａ〜５ｄに対して、指定される範囲の面積値に該当するパターンを抽出する演算処理（以下、ＲＡＮＧＥ指定のＡＲＥＡ演算という）により、指定される（デザインルールで指定されている）図形単位での最小面積デザインルール値以下に該当する最小面積違反メタルパターンデータが抽出される。本実施形態では、メタルパターン６ａおよび６ｂが図形単位での最小面積デザインルール値以下に該当する最小面積違反メタルパターンとして抽出されている。
【００６８】
ステップＳ２において、抽出されたメタルパターン５ａ〜５ｄにおいて、図形単位での最小面積デザインルール違反が抽出されなかったかどうかを判定し、違反が抽出されれば（ＮＯ）、次のステップＳ３の処理に進むが、この時点で図形単位での最小面積デザインルールを違反するメタルパターンデータが抽出されなかった場合（ＹＥＳ）には、違反検出数および修正パターン数が記述されたレポートファイル３が生成されて、処理を終了させる終了処理を行う。
【００６９】
次に、図２のステップＳ３の最小面積違反パターン拡張ステップ（１回目）において、図形単位での最小面積デザインルールを違反するメタルパターンデータに対して、メタルパターンの拡張処理を行う。
【００７０】
図６は、図２のステップＳ３のパターンの拡張ステップを説明するための図であって、本実施形態において抽出された図形単位での最小面積デザインルールに違反するメタルパターンに対するパターンの拡張例を説明するための図である。
【００７１】
図６（ａ）では、図２のステップＳ２の最小面積違反パターン抽出ステップで抽出された最小面積違反パターン６ａおよび６ｂに対して、指定される（デザインルールで方向や値が指定されている）方向および値分だけパターンを拡張する演算処理（以下、ＧＲＯＷ演算という）により、対象となるメタル層の配線優先方向（本実施形態では縦方向とする）Ｙ１、Ｙ２、Ｙ３およびＹ４に、図形単位での最小面積デザインルール値を満たすように指定値だけメタルパターン６ａおよび６ｂがそれぞれ上下の縦方向に拡張される。これにより、図６（ｂ）に示すように、図形単位での最小面積デザインルール値を満たす拡張メタルパターン７ａおよび７ｂが生成される。
【００７２】
次に、図２のステップＳ４の配線間隔違反の検出・改善ステップ（１回目）において、メタルパターンの拡張に起因する配線間隔デザインルールに違反する箇所の有無を検出、および違反箇所に対するメタルパターンの改善（修正）を行う。
【００７３】
図７は、図２のステップＳ４の配線間隔デザインルール違反の検出・改善ステップを説明するためのメタルパターンの平面図であって、本実施形態で抽出された図形単位での最小面積デザインルールに違反するメタルパターンを拡張したメタルパターンとその他のメタルパターンとの配線間隔違反の検出例と改善例を説明するための図である。
【００７４】
まず、図７（ａ）に示すように、図２のステップＳ３の最小面積違反パターン拡張ステップで生成された図形単位での最小面積デザインルール値を満たす拡張メタルパターン７ａおよび７ｂ以外のメタルパターン５ａおよび５ｂに対して、パターン外周を指定される値だけ拡大または縮小する演算処理（以下、ＳＩＺＥ演算という）により、配線間隔デザインルールに指定される値だけパターン外周の拡大処理Ｕ１およびＵ２を行う。
【００７５】
さらに、図７（ｂ）に示すように、配線間隔デザインルールに指定される値だけパターン外周を拡大して生成する拡大パターン８ａおよび８ｂと、図２のステップＳ３の最小面積違反パターン拡張ステップで生成された拡張メタルパターン７ａおよび７ｂとを重ね合わせることによって二つのパターンデータが交わる箇所９（黒色領域）から、配線間隔デザインルールに違反する箇所９を検出する。
【００７６】
さらに、図７（ｃ）に示すように、検出された配線間隔デザインルールに違反する箇所９を改善するため、二つのメタルパターンが合成されたときに両方のパターンデータに共通となる黒色領域のメタルパターン（箇所９）を取り除いた新規パターンデータを生成する演算処理（以下、ＮＯＴ演算という）により、拡張メタルパターン７ａおよび７ｂを基準として拡大パターン８ａおよび８ｂとの共通領域（箇所９）が取り除かれて、配線間隔改善メタルパターン１０ａおよび１０ｂを生成する。
【００７７】
図８は、図２のステップＳ４において、拡張されたメタルパターン同士の配線間隔デザインルール違反の検出例および改善例を説明するための図である。
【００７８】
図８（ａ）では、配線間隔改善パターン１０ａおよび１０ｂに対してＮＯＴ演算により最小面積違反メタルパターン６ａおよび６ｂとの共通領域が取り除かれて、ステップＳ３の最小面積違反パターン拡張ステップで拡張された部分のみの拡張部メタルパターン１１ａ、１１ｂ、１１ｃおよび１１ｄをそれぞれ生成する。これらのメタルパターンのパターン間隔１２（  図８（ａ）において、１１ａと１１ｂ間、１１ｃと１１ｄ間は関係ないので１２を省略しています。  ）に対して、メタルパターンの外周の分離状態を検出する演算処理（以下、ＥＸＴ演算という）により、指定される配線間隔デザインルール値に違反する箇所を検出する。
【００７９】
配線間隔デザインルール値に違反する箇所が検出されない場合には、拡張された部分のみの拡張部メタルパターン１１ａ〜１１ｄに対して、最小面積違反メタルパターン６ａおよび６ｂの二つのメタルパターンを合成して一つのメタルパターンを生成する演算処理（以下、ＯＲ演算という）により、合成した合成メタルパターン１３ａおよび１３ｂを生成する。
【００８０】
図８（ｂ）では、拡張された部分のみのパターン拡張部メタルパターン１１ａ〜１１ｄに対して配線間隔デザインルールに違反する間隔１４が検出された場合を示している。この場合には、配線間隔デザインルールに違反する間隔１４と接するメタルパターンについてはパターンが削除され、残ったパターンに対して最小面積違反メタルパターン６ａおよび６ｂをＯＲ演算により合成した改善メタルパターン１５ａおよび１５ｂを生成する。以下では、拡張メタルパターン同士の配線間隔デザインルール違反が検出されない場合について説明する。
【００８１】
次に、図２のステップＳ５の修正パターン生成ステップ（１回目）において、パターン幅が補正されて第一の修正パターンデータを生成する。
【００８２】
図９は、図２のステップＳ５のパターン幅の補正ステップについて説明するための図であって、本実施形態における配線間隔改善後のパターンに対するパターン幅の補正例を説明するための図である。
【００８３】
図９（ａ）では、図２のステップＳ４の配線間隔の検出、改善ステップで生成された配線間隔を考慮した合成メタルパターン１３ａおよび１３ｂを示している。
【００８４】
図９（ｂ）では、合成メタルパターン１３ａおよび１３ｂに対してＳＩＺＥ演算により、指定される値（メタル関連デザインルールで指定されている）だけ、縮小処理Ｄ１およびＤ２が行われる。この時点で幅が一定値以上でないパターン部分は消滅する。次に、縮小時に指定された値と同じだけ拡大処理Ｕ３およびＵ４が行われる。これにより、図９（ｃ）に示すように、ＳＩＺＥ演算により幅が一定値以上でないパターン部分について補正された補正メタルパターン１６ａおよび１６ｂを生成することができる。
【００８５】
図１０は、図２のステップＳ５において、第一の修正パターンデータの生成を説明するための図である。幅が一定値以上でないパターン部分について補正された補正メタルパターン１６ａおよび１６ｂに対して、ＮＯＴ演算により最小面積違反メタルパターン６ａおよび６ｂを除くことにより、第一の修正パターン１７ａ、１７ｂ、１７ｃおよび１７ｄを生成する。
【００８６】
次に、図２のステップＳ６の最小面積違反パターン抽出ステップ（２回目）において、第一の修正パターン１７ａ、１７ｂ、１７ｃおよび１７ｄを含むメタルパターンデータに対して、再度、図形単位での最小面積デザインルールの違反パターンを抽出する。
【００８７】
図１１は、図２のステップＳ６において、２回目の図形単位での最小面積デザインルールを違反するメタルパターンの抽出例を示す平面図である。ここでは、第一の修正パターン１７ａ、１７ｂ、１７ｃおよび１７ｄを含むメタルパターンデータとして、ステップＳ５の修正パターン生成ステップで幅が一定幅以上でないパターン部分について補正された補正メタルパターン１６ａおよび１６ｂに対して、ＲＥＮＧＥ指定のＡＲＥＡ演算により、図形単位での最小面積デザインルールを違反する再抽出最小面積違反メタルパターン１８を抽出する。
【００８８】
図２のステップＳ６において、違反が抽出されれば（ＮＯ）、次のステップＳ７の処理に進むが、この時点で図形単位での最小面積デザインルールに違反するメタルパターンデータが抽出されない場合（ＹＥＳ）には、ステップＳ１１のデータ出力ステップの後までジャンプして進み、ステップＳ５の修正パターン生成ステップで生成された第一の修正パターンデータが対応するメタル層のレイヤーに変換され、その修正パターンの情報を格納した修正パターンデータファイル２が出力されると共に、違反検出数および修正パターン数が記述されたレポートファイル３が出力されて、処理を終了させる終了処理を行う。
【００８９】
次に、図２のステップＳ７の最小面積違反パターン拡張ステップ（２回目）において、再度、図形単位での最小面積デザインルールに違反するメタルパターンデータに対して、パターンの拡張処理が行われる。
【００９０】
図１２は、図２のステップＳ７の再度のパターンの拡張ステップを説明するための図であって、本実施形態で再抽出された、図形単位での最小面積デザインルールに違反するメタルパターンに対するパターン拡張例を説明するための図である。
【００９１】
図１２（ａ）では、ステップＳ６の再度の最小面積違反パターン抽出ステップで抽出された再抽出最小面積違反パターン１８に対して、ＧＲＯＷ演算により、ステップＳ３の最小面積違反パターン拡張ステップで拡張された配線優先方向（縦方向）Ｙ１〜Ｙ４とは異なる方向（本実施形態では縦方向に直交する横方向とする）Ｘ１およびＸ２に、指定される値だけメタルパターンを拡張する。これにより、図１２（ｂ）に示すように、図形単位での最小面積デザインルール値を満たす再拡張メタルパターン１９を生成することができる。
【００９２】
次に、図２のステップＳ８の配線間隔違反の検出、改善ステップ（２回目）において、再度のパターン拡張に起因する配線間隔デザインルールを違反する箇所の有無の検出、および違反箇所に対するパターンの改善を行う。
【００９３】
図１３は、図２のステップＳ８の再度の配線間隔デザインルール違反の検出、改善ステップを説明するためのメタルパターンの平面図であって、本実施形態で再抽出された図形単位での最小面積デザインルールに違反するメタルパターンを拡張したパターンとその他のメタルパターンとの配線間隔違反の検出例と改善例を説明するための図である。
【００９４】
図１３（ａ）に示すように、ステップＳ７の再度の最小面積違反パターン拡張ステップで生成された図形単位での最小面積デザインルール値を満たす再拡張メタルパターン１９以外のメタルパターン５ａおよび５ｂに対して、ステップＳ４の配線間隔違反の検出、改善ステップの場合と同様に、ＳＩＺＥ演算により、配線間隔デザインルールに指定される値だけパターン外周の拡大処理Ｕ１およびＵ２が行われる。
【００９５】
図１３（ｂ）に示すよに、配線間隔デザインルールに指定される値だけパターン外周を拡大して生成した拡大パターン８ａおよび８ｂと、ステップＳ７の最小面積違反パターン拡張ステップで生成された再拡張メタルパターン１９とを重ね合わせることによって、これら二つのパターンデータが交わる箇所から、配線間隔デザインルールに違反する箇所があるかどうかを検出する。ここでは、配線間隔デザインルールを違反する箇所が無いため、図１３（ｃ）に示すように、再改善メタルパターン２０を生成することができる。
【００９６】
図１４は、図２のステップＳ８において、再拡張されたメタルパターン同士の配線間隔デザインルール違反の検出例および改善例を説明するための図である。
【００９７】
図１４に示すように、ステップＳ４の配線間隔違反の検出、改善ステップの場合と同様に、再改善パターン２０に対してＮＯＴ演算により最小面積違反メタルパターン６ａおよび６ｂとの共通領域を取り除いて、ステップＳ７の再度の最小面積違反パターン拡張ステップで拡張された部分のみの拡張部メタルパターン２１ａおよび２１ｂを生成する。このパターンのパターン間隔１２に対して、ＥＸＴ演算により、指定される配線間隔デザインルール値に違反する箇所を検出する。配線間隔デザインルール値に違反する箇所が検出されない場合には、拡張された部分のみの拡張部メタルパターン２１ａおよび２１ｂに対して、ＯＲ演算により最小面積違反メタルパターン６ａおよび６ｂの二つのパターンが合成され、再合成メタルパターン２２を生成する。
【００９８】
次に、図２のステップＳ９の修正パターン生成ステップ（２回目）において、再度、パターン幅を補正して第二の修正パターンデータを生成する。
【００９９】
図１５は、図２のステップＳ９の再度のパターン幅の補正ステップについて説明するための図であって、本実施形態における配線間隔改善後のメタルパターンに対するパターン幅の再補正例を説明するための図である。
【０１００】
図１５（ａ）は、図２のステップＳ８の再度の配線間隔の検出、改善ステップで生成された配線間隔を考慮した再合成メタルパターン２２を示している。まず、図１５（ｂ）に示すように、ステップＳ５の修正パターン生成ステップの場合と同様に、このメタルパターン２２に対してＳＩＺＥ演算により、同一の指定される値だけそれぞれ、縮小処理Ｄ３および拡大処理Ｕ５を行う。これにより、図１５（ｃ）に示すように、再補正メタルパターン２３を生成する。
【０１０１】
図１６は、図２のステップＳ９において、第二の修正パターンデータの生成を説明するための図である。上記再補正メタルパターン２３に対して、ＮＯＴ演算により再抽出最小面積違反メタルパターン１８を除くことにより、第二の修正パターン２４ａおよび２４ｂを生成する。
【０１０２】
図１７は、図２のステップＳ９において、本実施形態で第１の修正パターンと第２の修正パターンを合成して最終的な修正パターンを生成する生成例を説明するための図である。ステップＳ５の修正パターン生成ステップにおいて生成された第一の修正パターン１７ａ〜１７ｄと、以上のようにして生成された第二の修正パターン２４ａおよび２４ｂとが、ＯＲ演算により、一つのパターンとして合成され、最終修正パターン２５ａ、２５ｂおよび２５ｃを生成する。
【０１０３】
次に、図２のステップＳ１０の最小面積違反パターン確認ステップにおいて、レイアウトパターンデータから抽出されたメタルパターンに対して最終修正パターンを合成し、図形単位での最小面積デザインルールの確認がＲＥＮＧＥ指定のＡＲＥＡ演算にて行われる。ここでは、確認のみが行われ、再度の違反に対する対処は行わなれない。
【０１０４】
図１８は、図２のステップＳ１０において、レイアウトパターンデータから抽出されたメタルパターンと最終修正パターンとの合成例を示す図である。ここでは、メタルパターン５ａ〜５ｄと最終修正パターン２５ａ〜２５ｃとが合成される。
【０１０５】
次に、図２のステップＳ１１のデータ出力ステップにおいて、データが出力される。ここでは、ステップＳ９の修正パターン生成ステップにおいて生成された最終修正パターン２５ａ〜２５ｃが対応するメタル層のレイヤーに変換され、その修正パターンの情報を格納した修正パターンデータファイル２が出力されると共に、違反検出数および修正パターン数が記述されたレポートファイル３が出力されて、処理を終了させる終了処理を行う。
【０１０６】
その後、出力された修正パターンデータファイル２は、レイアウトパターンデータ１へフードバックされ、図形単位での最小面積デザインルールを満たすレイアウトパターンの生成が可能になる。
【０１０７】
以上のように、本実施形態によれば、レイアウトパターンデータからメタルパターンを抽出（ステップＳ１）し、最小面積違反パターンを抽出（ステップＳ２）して拡張（ステップＳ３）し、配線間隔違反を検出・改善（ステップＳ４）し、パターン幅を補正して修正パターンデータを生成（ステップＳ５）する。修正パターンと最小面積違反パターンとの合成パターンに対して、再度、最小面積違反パターン抽出（ステップＳ６）し、最小面積違反パターン拡張（ステップＳ７）し、配線間隔違反検出・改善（ステップＳ８）および修正パターン生成（ステップＳ９）を行い、最終的に抽出された修正パターンデータを出力（ステップＳ１１）する。このようにして、図形単位での最小面積デザインルールに違反するメタルパターンを抽出し、デザインルールの検証機能を用いて自動的に図形単位での最小面積デザインルールを満たす修正パターンデータを生成するため、図形単位での最小面積デザインルール違反に対して、短時間で正確かつ確実にレイアウトパターンを修正することができる。
【０１０８】
レイアウトパターンにおける図形単位での最小面積デザインルールの違反箇所が複数検出された場合においても、自動的に違反箇所に対する修正パターンを生成することができるため、一度の修正によりレイアウトパターンを修正することができる。また、人手で一箇所毎に修正を行う場合に比べて作業時間も大幅に短縮化でき、違反箇所の改善を正確かつ確実に行うことができる。本発明者らが実験を行ったところ、０．２５μｍプロセスで９万インスタンス規模のレイアウトパターンデータにおいて、約１０００箇所の最小面積デザインルール違反を有するデータに対して、人手では数時間かけてもレイアウトパターンデータを修正することができなかったのに対して、本実施形態のレイアウトパターンデータ修正装置を用いたレイアウトパターンデータ修正方法によれば、約３０分程度で全ての違反箇所を改善することができた。
【０１０９】
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
【産業上の利用可能性】
【０１１０】
本発明によれば、レイアウトパターンにおける図形単位での最小面積デザインルール違反箇所を修正可能な修正パターンデータを自動的に生成して、一度の修正によってレイアウトパターンを修正することができる。また、人手で一箇所毎に修正を行う場合に比べて修正に要する作業時間も短縮化され、違反箇所の改善を正確に行うことができる。半導体集積回路の自動配置配線装置などによるレイアウト設計において、指定される最小面積デザインルールを満たすように、少ない労力により短時間で正確に修正することができるため、メタルパターンの剥がれや配線のショート、オープンなどによるデバイスの動作不良が生じず、信頼性に優れた半導体集積回路を歩留まり良く作製することができる。
【図面の簡単な説明】
【０１１１】
【図１】本発明の半導体集積回路のレイアウトパターン修正装置の実施形態における基本ハード構成例を示すブロック図である。
【図２】図１の半導体集積回路のレイアウトパターン修正装置を用いた半導体集積回路のレイアウトパターン修正方法の各処理手順を説明するためのフローチャートである。
【図３】図２のステップＳ１のメタルパターン抽出ステップにおいて、抽出されるパターン領域４におけるメタルパターンの一例を示す平面図である。
【図４】図３のパターン領域におけるメタルパターンの一例から、点線で囲んだ一部の箇所のパターンを切り出した各メタルパターンを示す平面図である。
【図５】図４の図形単位での最小面積デザインルールに違反するメタルパターンの抽出例を示す平面図である。
【図６】図２のステップＳ３のパターンの拡張ステップを説明するための図であって、本実施形態において抽出された図形単位での最小面積デザインルールに違反するメタルパターンに対するパターンの拡張例を説明するための図である。
【図７】図２のステップＳ４の配線間隔デザインルール違反の検出・改善ステップを説明するためのメタルパターンの平面図である。
【図８】図２のステップＳ４において、拡張されたメタルパターン同士の配線間隔デザインルール違反の検出例および改善例を説明するための図である。
【図９】図２のステップＳ５のパターン幅の補正ステップについて説明するための図であって、本実施形態における配線間隔改善後のパターンに対するパターン幅の補正例を説明するための図である。
【図１０】図２のステップＳ５において、第一の修正パターンデータの生成を説明するための図である。
【図１１】図２のステップＳ６において、２回目の図形単位での最小面積デザインルールを違反するメタルパターンの抽出例を示す平面図である。
【図１２】図２のステップＳ７の再度のパターンの拡張ステップを説明するための図であって、本実施形態で再抽出された、図形単位での最小面積デザインルールに違反するメタルパターンに対するパターン拡張例を説明するための図である。
【図１３】図２のステップＳ８の再度の配線間隔デザインルール違反の検出、改善ステップを説明するためのメタルパターンの平面図であって、本実施形態で再抽出された図形単位での最小面積デザインルールに違反するメタルパターンを拡張したパターンとその他のメタルパターンとの配線間隔違反の検出例と改善例を説明するための図である。
【図１４】図２のステップＳ８において、再拡張されたメタルパターン同士の配線間隔デザインルール違反の検出例および改善例を説明するための図である。
【図１５】図２のステップＳ９の再度のパターン幅の補正ステップについて説明するための図であって、本実施形態における配線間隔改善後のメタルパターンに対するパターン幅の再補正例を説明するための図である。
【図１６】図２のステップＳ９において、第二の修正パターンデータの生成例を説明するための図である。
【図１７】図２のステップＳ９において、本実施形態で第１の修正パターンと第２の修正パターンを合成して最終的な修正パターンを生成する生成例を説明するための図である。
【図１８】図２のステップＳ１０において、レイアウトパターンデータから抽出されたメタルパターンと最終修正パターンとの合成例を示す図である。
【図１９】従来のレイアウトパターン修正装置におけるコンタクトに関するレイアウト修正技術の構成例を示すブロック図である。
【図２０】従来のレイアウトパターン修正装置における幅太メタル配線に関するレイアウト修正技術の構成例を示すブロック図である。
【図２１】従来の半導体集積回路設計方法におけるダミーパターン生成によるレイアウトパターンの面積比率改善技術を説明するための各処理を示すフローチャートである。
【符号の説明】
【０１１２】
１  メタルパターンデータ
２  修正パターンデータ
３  レポートファイル
４  パターン領域
５ａ、５ｂ、５ｃ、５ｄ  メタルパターン
６ａ、６ｂ  最小面積違反メタルパターン
７ａ、７ｂ  拡張メタルパターン
８ａ、８ｂ  拡大パターン
９  配線間隔違反箇所
１０ａ、１０ｂ  配線間隔改善メタルパターン
１１ａ、１１ｂ、１１ｃ、１１ｄ  拡張部メタルパターン
１２  パターン間隔
１３ａ、１３ｂ  合成メタルパターン
１４  配線間隔デザインルールを違反する間隔
１５ａ、１５ｂ  改善メタルパターン
１６ａ、１６ｂ  補正メタルパターン
１７ａ、１７ｂ、１７ｃ、１７ｄ  第１の修正パターン
１８  再抽出最小面積違反メタルパターン
１９  再拡張メタルパターン
２０  再改善メタルパターン
２１ａ、２１ｂ  再拡張部メタルパターン
２２  再合成メタルパターン
２３  再補正メタルパターン
２４ａ、２４ｂ  第２の修正パターン
２５ａ、２５ｂ、２５ｃ  最終修正パターン
３０  半導体集積回路のレイアウトパターン修正装置
３１  ＣＰＵ
３２  ＲＯＭ
３３  ＲＡＭ
３４  入力部
３５  出力部 
Ｙ１〜Ｙ４  優先配線方向
Ｘ１、Ｘ２  優先配線方向とは異なる方向
Ｕ１〜Ｕ５  拡大処理
Ｄ１〜Ｄ３  縮小処理
【図１】
2005228999.tif 000003
【図２】
2005228999.tif 000004
【図３】
2005228999.tif 000005
【図４】
2005228999.tif 000006
【図５】
2005228999.tif 000007
【図６】
2005228999.tif 000008
【図７】
2005228999.tif 000009
【図８】
2005228999.tif 000010
【図９】
2005228999.tif 000011
【図１０】
2005228999.tif 000012
【図１１】
2005228999.tif 000013
【図１２】
2005228999.tif 000014
【図１３】
2005228999.tif 000015
【図１４】
2005228999.tif 000016
【図１５】
2005228999.tif 000017
【図１６】
2005228999.tif 000018
【図１７】
2005228999.tif 000019
【図１８】
2005228999.tif 000020
【図１９】
2005228999.tif 000021
【図２０】
2005228999.tif 000022
【図２１】
2005228999.tif 000023