(57)【要約】【課題】ＩＣチップとＩＣパッケージとの中継用の基板において、ＩＣチップとＩＣパッケージとの電気的な接続の信頼性を高めることを目的とする。【解決手段】中継基板１０の基板本体は、内部電極１３間に誘電体としてチタン酸バリウムを用いたセラミック層１４を有する積層セラミックコンデンサ１２が配設されたコンデンサ部１１と、コンデンサ部１１の側部外周を取り囲む囲み部２０とを備える。囲み部２０は、チタン酸バリウムよりも低い熱膨張係数を有する材料であるアルミナを用いて形成されている。【選択図】        図２
2005039005.tif 000002
【特許請求の範囲】
【請求項１】
半導体素子と該半導体素子が装着されるパッケージとの間に介装され、前記半導体素子と前記パッケージを電気的に接続する配線を有する中継基板であって、
極板間に誘電体を有するコンデンサを形成したコンデンサ部と、
該コンデンサ部の側部外周を取り囲み、前記誘電体よりも低い熱膨張係数を有する材料で形成された囲み部と
を備えた中継基板。
【請求項２】
前記囲み部は、前記コンデンサ部の側部外周を全周に亘って取り囲む請求項１に記載の中継基板。
【請求項３】
前記囲み部を形成する材料の熱膨張係数が１０ｐｐｍ／Ｋ以下である請求項１または２に記載の中継基板。
【請求項４】
前記囲み部を形成する材料がアルミナである請求項３に記載の中継基板。
【請求項５】
前記配線の少なくとも一部が、前記囲み部を貫通する形態で設けられた請求項１ないし４のいずれかに記載の中継基板。
【請求項６】
前記囲み部を形成する材料が、前記誘電体よりも低い比誘電率を有する請求項５に記載の中継基板。
【請求項７】
請求項１ないし６のいずれかに記載の中継基板の前記配線に半導体素子が接続された半導体素子付き中継基板。
【請求項８】
請求項１ないし６のいずれかに記載の中継基板の前記配線にパッケージが接続された中継基板付きパッケージ
【請求項９】
請求項１ないし６のいずれかに記載の中継基板を介して半導体素子とパッケージとを接続してなる構造体。
【請求項１０】
半導体素子と該半導体素子が装着されるパッケージとの間に介装され、前記半導体素子と前記パッケージを電気的に接続する配線を有する中継基板を製造する方法であって、
極板間に誘電体を有するコンデンサを形成したコンデンサ部の周囲に、該コンデンサ部の側部外周を取り囲む囲み部を、前記誘電体よりも低い熱膨張係数を有する材料で形成する工程
を備えた中継基板の製造方法。
【請求項１１】
前記工程は、前記コンデンサを前記囲み部と一体として成形することにより、前記コンデンサ部の周囲に前記囲み部を形成する工程である請求項１０に記載の中継基板の製造方法。
【請求項１２】
前記工程は、前記コンデンサを前記囲み部に嵌め込むことにより、前記コンデンサ部の周囲に前記囲み部を形成する工程である請求項１０に記載の中継基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子と該半導体素子が収納されるパッケージとの間に介装され、半導体素子とパッケージを電気的に接続する配線を有する中継基板に関するものである。
【０００２】
【従来の技術】
半導体素子では、トランジスタや抵抗等の回路素子が、微小なシリコンチップ上に作り込まれている（このようなチップのことを、以下、ＩＣチップという）。近年の集積回路技術の進歩により、半導体素子は、ＬＳＩ（Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ），ＶＬＳＩ（Ｖｅｒｙ  Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ），ＵＬＳＩ（Ｕｌｔｒａ  Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ）と次第に高集積化してきており、ＩＣチップの動作もますます高速化している。
【０００３】
ＩＣチップは、電源供給のための電源線やグランド線，データの送受信やフロー制御を行なうための各種信号線等の配線が引かれた配線基板に実装される。ＩＣチップが実装された配線基板（以下、実装基板という）は、マザーボード等のプリント基板に接続される。ＩＣチップは、プリント基板に設けられた電源端子からの電源の供給を上記の電源線を介して受けることによって動作する。上記の実装基板の一形態として、近年では、上記の配線を備えたパッケージ（以下、ＩＣパッケージという）にＩＣチップを封入する形態が採用されている。このＩＣパッケージは、通常は、プラスチックで形成されている。こうしたＩＣパッケージの採用により、ＩＣチップを外部環境から適切に保護すると共に、ＩＣチップの実装、取扱が容易となり、更に、ＩＣチップの動作によって発生した熱を効果的に放熱することができる。
【０００４】
一方、上記のＩＣパッケージ等の実装基板とプリント基板との接続手法に関しては、従来、実装基板とプリント基板とをインターポーザと呼ばれる中継用の基板を介して接続する手法が提案されている（例えば、特許文献１を参照）。
【特許文献１】
特開２０００−２０８６６１号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、ＩＣチップとＩＣパッケージ等の配線基板との間に中継用の基板を介在させ、こうした中継用の基板を介してＩＣチップとＩＣパッケージとを電気的に接続する構造については、従来において何ら提案されていなかった。
【０００６】
そこで本発明は、ＩＣチップとＩＣパッケージとの中継用の基板において、ＩＣチップとＩＣパッケージとの電気的な接続の信頼性を高めることを目的として、以下の構成を採った。
【０００７】
【課題を解決するための手段およびその作用・効果】
本発明の中継基板は、
半導体素子と該半導体素子が装着されるパッケージとの間に介装され、前記半導体素子と前記パッケージを電気的に接続する配線を有する中継基板であって、
極板間に誘電体を有するコンデンサを形成したコンデンサ部と、
該コンデンサ部の側部外周を取り囲み、前記誘電体よりも低い熱膨張係数を有する材料で形成された囲み部と
を備えたことを要旨とする。
【０００８】
上記発明の中継基板では、極板間に誘電体を有するコンデンサを形成したコンデンサ部と、該コンデンサ部の側部外周を取り囲み、前記誘電体よりも低い熱膨張係数を有する材料で形成された囲み部とを備える。このため、コンデンサ周辺の温度が上昇して誘電体に熱膨張が発生した場合に、熱膨張係数の低い囲み部の膨張は小さいので、誘電体の熱膨張が囲み部によって規制される。従って、誘電体の熱膨張に起因して半導体素子やパッケージとの接続部分に応力がかかることが少なくなり、接続の信頼性を高めることができる。
【０００９】
この囲み部は、例えば２００ＧＰａ以上、好ましくは３００ＧＰａ以上の高ヤング率を有していると、さらに望ましい。高ヤング率であることにより、パッケージなどから高い熱応力を受けたときにも変形が小さくて済むので、誘電体の熱膨張をより規制することができる。
【００１０】
囲み部がコンデンサ部の側部外周を全周に亘って取り囲むこととしてもよい。こうすれば、誘電体の熱膨張が囲み部によって十全に規制されるので、半導体素子やパッケージとの接続の信頼性をより一層高めることができる。
【００１１】
囲み部を形成する材料の熱膨張係数が１０ｐｐｍ／Ｋ以下とすることも望ましい。こうすれば、コンデンサ周辺の温度の上昇に伴って囲み部に熱膨張が生じにくくなり、誘電体の熱膨張が規制される温度範囲を広げることができる。こうした材料としてはアルミナ等を考えることができる。
【００１２】
前記配線の少なくとも一部を、囲み部を貫通する形態で設けても差し支えない。こうすれば、半導体素子やパッケージと接続される範囲が囲み部にまで広がり、より大きな半導体素子やパッケージとの接続が可能となる。このように囲み部にも配線を設ける場合には、囲み部を形成する材料を、誘電体よりも低い比誘電率（例えば１５以下）を有する材料とすることが好適である。こうすれば、囲み部に設けられた配線同士の間の容量結合を防止することができるので、半導体素子とパッケージとの間において囲み部に設けられた配線を通じて誤った信号がやり取りされることを防止することができる。
【００１３】
上記の中継基板に予め半導体素子やパッケージを装着しておく形態を採ることもできる。こうした形態としては、上記の中継基板の配線に半導体素子が接続された半導体素子付き中継基板、上記の中継基板の配線にパッケージが接続された中継基板付きパッケージ、上記の中継基板を介して半導体素子とパッケージとを接続してなる構造体等を考えることができる。
【００１４】
本発明の中継基板の製造方法は、
半導体素子と該半導体素子が装着されるパッケージとの間に介装され、前記半導体素子と前記パッケージを電気的に接続する配線を有する中継基板を製造する方法であって、
極板間に誘電体を有するコンデンサを形成したコンデンサ部の周囲に、該コンデンサ部の側部外周を取り囲む囲み部を、前記誘電体よりも低い熱膨張係数を有する材料で形成する工程
を備えたことを要旨とする。
【００１５】
上記発明の中継基板の製造方法では、極板間に誘電体を有するコンデンサを形成したコンデンサ部の周囲に、該コンデンサ部の側部外周を取り囲む囲み部を、前記誘電体よりも低い熱膨張係数を有する材料で形成する。従って、コンデンサ周辺の温度の上昇によって誘電体に熱膨張が発生した場合においても、半導体素子やパッケージとの良好な接続状態を保持可能な中継基板を製造することができる。
【００１６】
前記工程が、前記コンデンサを前記囲み部と一体として成形することにより、前記コンデンサ部の周囲に前記囲み部を形成する工程であることも好適である。こうすれば、コンデンサの外周面と囲み部との密接度合いが高い中継基板を製造することができる。
【００１７】
前記工程を、前記コンデンサを前記囲み部に嵌め込むことにより、前記コンデンサ部の周囲に前記囲み部を形成する工程としてもよい。こうすれば、コンデンサと囲み部とを別々に製造することが可能となる。従って、各種コンデンサと各種の囲み部とを自由に組み合わせて、多様な中継基板を提供することができる。
【００１８】
【発明の実施の形態】
以上説明した本発明の構成および作用を一層明らかにするために、以下、本発明の実施の形態を、以下の順序で説明する。
Ａ．実施例
Ａ−１．中継基板１０の構成
Ａ−２．中継基板１０の製造工程Ａ
Ａ−３．中継基板１０の製造工程Ｂ
Ａ−４．作用効果
Ｂ．変形例
【００１９】
Ａ．実施例：
Ａ−１．中継基板１０の構成：
図１は本発明の実施例である中継基板１０を用いたＩＣパッケージ６０の接続構造を示す説明図である。図２は図１における２−２線に沿った縦断面の矢視形状を示す説明図である。図１に示すように、ＩＣパッケージ６０は、ＩＣチップ３０とパッケージ５０とを中継基板１０を介して接続することによって構成されている。なお、図３は、ＩＣチップ３０が装着される前の、パッケージ５０に中継基板１０が装着された状態を表わしている。
【００２０】
ＩＣチップ３０は、１枚のシリコン基板（ウェハ）上に、トランジスタや抵抗等の多数の回路素子が形成された細片である。形成された回路素子間は多数のアルミ配線で接続されている。回路素子に接続されたアルミ配線は、ＩＣチップ３０の下側表面に引き出され、パンプ状のパッド３２に接続されている。パッド３２は、アルミ配線の引き出し位置に対応するＩＣチップ３０の下側表面に、格子状に多数個配列されている。
【００２１】
パッケージ５０は、ＩＣチップ３０付きの中継基板１０を装着する容器であり、中継基板１０が配置される絶縁層として下部層５４を備える。本実施例では、下部層５４をエポキシ樹脂を用いて成形している。勿論、他の絶縁材（例えば、エポキシ樹脂以外の樹脂材料やセラミック）で下部層５４を成形することも可能である。なお、こうした下部層５４に加えて、下部層５４に配置されたＩＣチップ３０および中継基板１０を被覆する絶縁層として上部層５２を設ける構成を採ってもよい（図１および図２における二点鎖線を参照）。こうすれば、ＩＣチップ３０および中継基板１０が絶縁層内に封入されるので、ＩＣチップ３０および中継基板１０を外部から有効に保護することができる。
【００２２】
下部層５４は、矩形形状を有するエポキシ樹脂製の板状体を、多数積層することによって形成されている。下部層５４の各層間は、銅めっき層や銅箔によって形成されたリード５６によって導通されている。リード５６は、下部層５４の上面（図２における上方向の面）に露出した第１端子５７と、下部層５４の下面（図２における下方向の面）に露出した第２端子５８とを備える。第１端子５７は、中継基板１０に接続される端子であり、下部層５４の上面に、格子状に多数個配列されている。また、第２端子５８は、組み立て後のＩＣパッケージ６０をマザーボード等のプリント基板（図示せず）に装着する際、プリント基板側の端子に、半田を用いて接続される。
【００２３】
中継基板１０の基板本体は、コンデンサ部１１と囲み部２０とから構成されている。コンデンサ部１１は、積層セラミックコンデンサ１２が配設される領域であり、コンデンサ部１１の上面，下面には、積層セラミックコンデンサ１２の上面１２ａ，下面１２ｂが直接露出している。
【００２４】
積層セラミックコンデンサ１２は、極板として機能する内部電極１３間に誘電体としてのセラミック層１４を備え、このセラミック層１４と内部電極１３とが交互に多数積層された構造（以下、多層構造という）を有する。このため、各セラミック層１４は二つの内部電極１３の間に挟まれた状態とされている。なお、本実施例では、セラミック層１４の形成材料として、比誘電率および熱膨張係数が比較的高い（１２〜１３ｐｐｍ／Ｋ）材料であるチタン酸バリウム（ＢａＴｉＯ３）を用いている。
【００２５】
各内部電極１３は、一層おきに、外部の電源や回路等に接続されるビア電極１５に導通されている。ビア電極１５は、積層セラミックコンデンサ１２の上面１２ａから下面１２ｂまでを貫通する形状を有し、所定の間隔で多数個形成されている。
【００２６】
このように誘電体中に内部電極１３が互い違いに積層され、内部電極１３がビア電極１５に接続されることにより、積層セラミックコンデンサ１２が形成される。このような多層構造の積層セラミックコンデンサ１２では、電荷が蓄積される部位が階層的に多数形成されるので、小型で大きな静電容量を実現することができる。
【００２７】
図３に示すように、囲み部２０は、コンデンサ部１１の側部外周を全周に亘って取り囲む範囲に、より具体的には、コンデンサ部１１の側部外周を構成する積層セラミックコンデンサ１２の４つの側面１２ｃ〜ｆの全てを取り囲む範囲に形成されている。囲み部２０の上面２０ａ，下面２０ｂとコンデンサ部１１の上面，下面（即ち、積層セラミックコンデンサ１２の上面１２ａ，下面１２ｂ）とは、ほぼ同じ平面に位置する。囲み部２０は、セラミック層１４の形成材料（チタン酸バリウム）よりも比誘電率および熱膨張係数が低い（約８ｐｐｍ／Ｋ）材料であるアルミナで形成されている。形成された囲み部２０は３００ＧＰａ／Ｋ以上の比較的高いヤング率を有する。
【００２８】
囲み部２０内には、その上面２０ａから下面２０ｂまでを貫通する形状の柱状電極２２が所定の間隔で多数個形成されている。なお、囲み部２０には、セラミック層１４のようなチタン酸バリウム層が形成されない。このため、柱状電極２２はチタン酸バリウム層に接触していない。
【００２９】
なお、本実施例では、内部電極１３，ビア電極１５，柱状電極２２の形成材料としてニッケルを用いている。本実施例では、上記の内部電極１３，ビア電極１５，柱状電極２２が、特許請求の範囲における「配線」に相当する。
【００３０】
図３に示すように、上面１２ａないし上面２０ａには、ビア電極１５の上端ないし柱状電極２２の上端が、ＩＣチップ３０のパッド３２とほぼ同形の格子状に配列されている。このビア電極１５，柱状電極２２のそれぞれの上端には、図２に示すように、半田製のバンプ１６，バンプ２３が、上面１２ａ，上面２０ａよりも略半球状に隆起した形状で形成されている。また、下面１２ｂないし下面２０ｂには、ビア電極１５の下端ないし柱状電極２２の下端が、パッケージ５０の第１端子５７とほぼ同形の格子状に配列されている。このビア電極１５，柱状電極２２のそれぞれの下端には、図２に示すように、半田製のバンプ１７，バンプ２４が、下面１２ｂよりも略半球状に隆起した形状で形成されている。
【００３１】
既述したように、囲み部２０はコンデンサ部１１を取り囲む範囲に形成されている。このため、柱状電極２２ないしバンプ２３，２４は、中継基板１０の外側領域（外周側面近くの領域）に配置されており、ビア電極１５ないしバンプ１６，１７は、上記外側領域よりも内側の領域に配置されている（図３を参照）。
【００３２】
本実施例では、コンデンサ部１１に設けられた多数のビア電極１５を、ＩＣチップ３０に駆動電源（電圧）を供給するための配線として用いている。即ち、ビア電極１５のうち、正極となる内部電極１３に接続されたビア電極１５はＩＣチップ３０への電源線として用いられ、負極となる内部電極１３に接続されたビア電極１５はＩＣチップ３０へのグランド線として用いられる。このように電源が供給されたＩＣチップ３０では、各種の処理ＤＭ（例えば、データの送受信やフロー制御）が実行される。囲み部２０に設けられた多数の柱状電極２２は、上記の処理ＤＭの内容を表わす電気信号を伝送する信号線として用いられる。
【００３３】
Ａ−２．中継基板１０の製造工程Ａ：
上記構成の中継基板１０は、図４に示す製造工程Ａにより、ステップＳ１００〜Ｓ１９５の各工程を経て製造される。各工程の内容につき、以下、工程順に説明する。なお、以下の説明においては、中継基板１０が製造されていく様子を示す図５を適宜参照しつつ説明する。
【００３４】
まず、アルミナ製のベースシート８９を用意し、ベースシート８９上の周縁部にアルミナによるアルミナ層８０ａを形成する（図４のステップＳ１００、図５（Ａ））。次に、ベースシート８９上のアルミナ層８０ａが形成されていない範囲に、比誘電率が２０００以上のチタン酸バリウムによる高誘電層７４ａを形成し、高誘電層７４ａ上に配線パターン７３ａを印刷する（図４のステップＳ１１０，Ｓ１２０、図５（Ｂ））。
【００３５】
次に、アルミナ層８０ａ上に重ねてアルミナ層８０ｂを形成し（ステップＳ１３０）、配線パターン７３ａが印刷された高誘電層７４ａ上に重ねて高誘電層７４ｂを形成し、高誘電層７４ｂ上に配線パターン７３ｂを印刷する（図４のステップＳ１４０，ステップＳ１５０）。このような工程を、所定回数繰り返すことにより、図５（Ｃ）に示すように、ベースシート８９の周縁領域にアルミナ層８０ａ〜ｅが積層され、ベースシート８９の周縁よりも内側の領域には、高誘電層７４ａ，配線パターン７３ａ，高誘電層７４ｂ，配線パターン７３ｂ，高誘電層７４ｃ，配線パターン７３ａ，高誘電層７４ｄ，配線パターン７３ｂ，高誘電層７４ｅが、この順に積層される（このように高誘電層と配線パターンが交互に積層されたものを、以下、積層体ＣＳという）。なお、各アルミナ層８０ａ〜ｅや各高誘電層７４ａ〜ｅの厚みは、後述する焼成工程の後に形成される中継基板１０において、囲み部２０の上面２０ａ，下面２０ｂとコンデンサ部１１の上面，下面（即ち、積層セラミックコンデンサ１２の上面１２ａ，下面１２ｂ）とがほぼ同じ平面に位置するような厚みとされている。
【００３６】
次に、積層されたアルミナ層８０ａ〜ｅにスルーホール８２を形成すると共に、積層体ＣＳに貫通孔７５を形成する（図４のステップＳ１６０，Ｓ１７０、図５（Ｄ））。スルーホール８２，貫通孔７５は、ＩＣチップ３０に配列された各パッド３２の位置に応じた位置に形成される。こうしたスルーホール８２，貫通孔７５の形成はレーザ照射等によって実現することができる。
【００３７】
次に、各スルーホール８２，各貫通孔７５に導電材料ＱＭ（本実施例ではニッケル）を充填する（図４のステップＳ１８０、図５（Ｅ））。これにより、既述した柱状電極２２，ビア電極１５が形成される。また、配線パターン７３ａ，７３ｂは、各貫通孔７５内において、高誘電層７４ａ〜ｅの１層おきにビア電極１５に導通される。こうした配線パターン７３ａ，７３ｂ，高誘電層７４ａ〜ｅは、それぞれ、既述した内部電極１３，セラミック層１４として機能する。
【００３８】
続いて、ベースシート８９をアルミナ層８０ａ〜ｅおよび積層体ＣＳから剥離した後（図４のステップＳ１８５）、アルミナ層８０ａ〜ｅおよび積層体ＣＳを高温・高圧プレスによって圧着し、圧着後のアルミナ層８０ａ〜ｅおよび積層体ＣＳを脱脂した後に焼成する（図４のステップＳ１９０）。これにより、アルミナ層８０ａ〜ｅおよび積層体ＣＳは、アルミナ層８０ａ〜ｅと積層体ＣＳとが互いに密接され、かつ、上下の高誘電層７４ａ〜ｅが互いに密接された状態で焼成される。
【００３９】
次に、焼成によって形成された柱状電極２２、ビア電極１５の上下端部に、半田ペーストを表装印刷することによって、バンプ２３，２４，バンプ１６，１７を形成する（図４のステップＳ１９５）。これにより、図２に示したようなコンデンサ部１１の周りにアルミナによる囲み部２０を備えた中継基板１０が形成される。
【００４０】
なお、上記の製造工程Ａでは、アルミナ層８０ａ〜ｅに対するスルーホール８２の形成やスルーホール８２への導電材料ＱＭの充填を、アルミナ層８０ａ〜ｅの積層後に行なうこととしたが、各アルミナ層８０ａ〜ｅについて１層ずつスルーホールの形成やスルーホールへの導電材料ＱＭの充填を行ない、この後に各アルミナ層８０ａ〜ｅを積層することとしてもよい。また、上記の製造工程Ａでは、ベースシート８９を剥離した後に焼成を行なうこととしたが、ベースシート８９が付いたままで焼成を行ない、焼成後にベースシート８９を削り取ることとしてもよい。
【００４１】
Ａ−３．中継基板１０の製造工程Ｂ：
上記構成の中継基板１０を、上記の製造工程Ａ以外の工程によって製造することも可能である。この一例を、ステップＳ２００〜Ｓ２７０の各工程を備える製造工程Ｂとして図６に示した。各工程の内容につき、以下、工程順に説明する。なお、以下の説明においては、中継基板１０が製造されていく様子を示す図７を適宜参照しつつ説明する。
【００４２】
まず、アルミナ製のシート８０ｐを必要枚数分だけ用意し、各シート８０ｐの中央部に、所定の開孔面積を有する貫通孔７１ｐを形成する（図６のステップＳ２００，Ｓ２１０、図７（Ａ））。次に、貫通孔７１ｐの周囲におけるシート８０ｐにスルーホール８２を形成した後、このスルーホール８２に導電材料ＱＭを充填する（図６のステップＳ２２０，Ｓ２３０、図７（Ｂ））。
【００４３】
次に、シート８０ｐを積層し、積層された複数枚のシート８０ｐの高温・高圧プレスによって圧着する（図６のステップＳ２４０、図７（Ｃ））。これにより、図７（Ｃ）に示すように、上下のシート８０ｐ間において、スルーホール８２内の導電材料ＱＭが連接され、こうした連接により、既述した柱状電極２２が形成される。また、積層された各シート８０ｐの貫通孔７１ｐにより、コンデンサ収納用の空間ＰＦが形成される。
【００４４】
次に、圧着後のシート８０ｐを脱脂した後に焼成する（図６のステップＳ２５０）。これにより、その中央部に空間ＰＦを備えたアルミナ製の囲み部２０からなる基板本体が形成される。この基板本体における空間ＰＦが既述したコンデンサ部１１となる。
【００４５】
次に、基板本体の空間ＰＦに、別途製造された積層セラミックコンデンサ１２を収納する（図６のステップＳ２６０、図７（Ｄ））。なお、焼成後の基板本体における空間ＰＦの形状は、空間ＰＦに収納されるコンデンサ１２の外形とほぼ同じ形状となるように、コンデンサ１２の形状に応じて定められている。よって、図７（Ｄ）に示すように、空間ＰＦにコンデンサ１２を収納した場合には、コンデンサ１２は空間ＰＦを構成する囲み部２０の内側周壁にほぼ隙間なく嵌合し、コンデンサ１２の上面１２ａ，下面１２ｂと囲み部２０の上面２０ａ，下面２０ｂとがほぼ同じ平面に位置することになる。これにより、囲み部２０と積層セラミックコンデンサ１２が一体化される。
【００４６】
次に、柱状電極２２、ビア電極１５の上下端部に、半田ペーストを表装印刷することによって、バンプ２３，２４，バンプ１６，１７を形成する（図６のステップＳ２７０）。これにより、図２に示したようなコンデンサ部１１の周りにアルミナ製の囲み部２０を備えた中継基板１０が形成される。
【００４７】
なお、上記の製造工程Ｂでは、シート８０ｐに対するスルーホール８２の形成やスルーホール８２への導電材料ＱＭの充填を、各シート８０ｐごとに行なうこととしたが、シート８０ｐの積層後に一括して行なうこととしてもよい。また、基板本体の空間ＰＦに、積層セラミックコンデンサ以外のコンデンサ（例えば、単板セラミックコンデンサ、フィルムコンデンサ、アルミ電解コンデンサ等）を収納することとしてもよい。
【００４８】
Ａ−４．作用効果：
以上説明したように、本実施例の中継基板１０は、基板本体が、内部電極１３間に誘電体としてチタン酸バリウムを用いたセラミック層１４を有する積層セラミックコンデンサ１２が配設されたコンデンサ部１１と、コンデンサ部１１の側部外周を取り囲み、チタン酸バリウム（１２〜１３ｐｐｍ／Ｋ）よりも低い熱膨張係数を有する材料（熱膨張係数が約８ｐｐｍ／Ｋのアルミナ）で形成された囲み部２０とを備える。このため、コンデンサ部１１周辺の温度がＩＣチップ３０の高速動作等によって上昇してセラミック層１４に熱膨張が発生した場合に、熱膨張係数の低い囲み部２０には未だ熱膨張が生じないので、セラミック層１４の熱膨張が囲み部２０によって規制される。従って、セラミック層１４の熱膨張に起因してＩＣチップ３０やパッケージ５０との接続部分に応力がかかることが少なくなり、バンプ１６を介したビア電極１５とパッド３２との接続やバンプ１７を介したビア電極１５と第１端子５７との接続の信頼性を高めることができる。
【００４９】
また、囲み部２０は３００ＧＰａ／Ｋ以上の比較的高いヤング率を有する。従って、パッケージ５０などから高い熱応力を受けたときの囲み部２０の変形が小さくなり、誘電体の熱膨張をより規制することができる。
【００５０】
また、本実施例の中継基板１０では、囲み部２０がコンデンサ部１１の側部外周を全周に亘って取り囲むように構成されているので、セラミック層１４の熱膨張が囲み部２０によって十全に規制される。従って、ＩＣチップ３０やパッケージ５０との接続の信頼性をより一層高めることができる。
【００５１】
更に、本実施例の中継基板１０では、ＩＣチップ３０とパッケージ５０とを接続する配線として、積層セラミックコンデンサ１２を貫通するビア電極１５に加えて、囲み部２０を貫通する柱状電極２２が設けられている。従って、ＩＣチップ３０やパッケージ５０と接続される範囲が囲み部２０にまで広がり、より大きなＩＣチップやパッケージとの接続が可能となる。加えて、柱状電極２２が設けられる囲み部２０は、誘電体としてのセラミック層１４よりも低い比誘電率を有する材料（アルミナ）で形成されている。従って、囲み部２０に設けられた柱状電極２２同士の間の容量結合を防止することが可能となり、ＩＣチップ３０とパッケージ５０との間において柱状電極２２を通じて誤った信号がやり取りされることを防止することができる。
【００５２】
上記の中継基板１０を製造工程Ａ（図４）によって製造した場合には、積層セラミックコンデンサ１２が囲み部２０と一体として成形され、これにより、コンデンサ部１１の周囲に囲み部２０が形成される。従って、積層セラミックコンデンサ１２の外周面と囲み部２０との密接度合いが高い中継基板１０を製造することができる。
【００５３】
また、上記の中継基板１０を製造工程Ｂ（図６）によって製造した場合には、別に製造された積層セラミックコンデンサ１２を囲み部２０の空間ＰＦに嵌め込むことにより、コンデンサ部１１の周囲に囲み部２０が形成される。これにより、基板本体としての囲み部２０とコンデンサ１２とを別々に製造することが可能となる。従って、形状や特性の異なる各種コンデンサと各種の空間ＰＦ形状を有する囲み部からなる基板本体とを自由に組み合わせて、多様な中継基板を提供することができる。
【００５４】
Ｂ．変形例：
以上、本発明の実施の形態を実施例を用いて説明したが、本発明は上記実施例に限られるものではなく、その要旨を逸脱しない範囲において種々の態様において実施することが可能である。
【００５５】
例えば、上記の製造工程Ｂにおいて、コンデンサ１２を、その水平方向の断面積が囲み部２０に形成される空間ＰＦよりも若干小さくなるような外形で作成しておき、作成されたコンデンサを空間ＰＦに嵌め込む際に、コンデンサと囲み部２０の間に形成される隙間にフィラーを挿入する工程を設けてもよい。このような工程を経て製造された中継基板１１０を第１変形例として図８に示した。図８（Ａ），図８（Ｂ）は、第１変形例としての中継基板１１０を、それぞれ、図３，図２に対応する図で表わしたものである。なお、以下の各変形例の説明においては、上記実施例と共通の各部につき、符号の十の位以下を実施例と同じ数字ないし英字を用いて表わしている。
【００５６】
図８に示すように、囲み部２０と積層セラミックコンデンサ１１２の間の隙間には、フィラー１９０が挿入されている。このフィラー１９０は、上記の隙間にペースト状の樹脂材料を充填し硬化させることによって形成される。この硬化により、囲み部１２０と積層セラミックコンデンサ１１２が一体化される。こうした製造方法を採ることにより、囲み部１２０の空間ＰＦ（コンデンサ部１１１）にコンデンサ１１２が嵌め込まれる位置を微調整することができる。従って、製造された複数の中継基板１１０において、コンデンサ部１１１に設けられるビア電極１１５（電源線，グランド線）と囲み部１２０に設けられる柱状電極１２２（信号線）との位置関係をほぼ一定に保ち易くなり、ＩＣチップ１３０やパッケージ１５０との接続の確実性を高めることができる。また、チタン酸バリウムからなるコンデンサ部１１１とアルミナからなる囲み部１２０との間に、樹脂製のフィラー１９０が介在することで、フィラー１９０が有する弾性によって中継基板１１０の機械的強度を高めることができる。
【００５７】
上記実施例の中継基板１０では、柱状電極２２が、囲み部２０の上面２０ａから下面２０ｂまでをほぼ直線的に貫通する形状で設けられているが、柱状電極２２の形状として他の形状を採用することも可能である。例えば、柱状電極２２がコンデンサ部１１から離間するピッチを、柱状電極２２の高さ位置に応じて異ならせる構成としてもよい。こうした構成の中継基板を製造する工程の一部を、製造工程Ｂについての第２変形例として図９に示した。この第２変形例では、図６のステップＳ２２０の処理において、貫通孔７１ｐからスルーホール８２までの距離がシート８０ｐごとに異なるように、シート８０ｐにスルーホール８２を形成する。各シート８０ｐにスルーホール間を接続するための配線層９２を印刷した後、スルーホール８２に導電材料ＱＭを充填し、シート８０ｐを積層する。この配線層９２は、印刷対象となるシート８０ｐのスルーホール８２から次に積層されるシート８０ｐとのスルーホール８２までをカバーする範囲に形成される。これにより、上下のシート８０ｐのスルーホール８２が配線層９２を介して導通される。このような製法によって製造された中継基板によれば、ＩＣチップの信号線に係るパッド（実施例におけるパッド３２に相当するもの）の位置がパッケージの信号線に係る第１端子（実施例における第１端子５７に相当するもの）の位置と相対していない場合においても、ＩＣチップとパッケージとの接続を実現することができる。
【００５８】
また、上記実施例の中継基板１０では、コンデンサ部１１の側部外周を全周に亘って取り囲む範囲に囲み部２０を形成したが、こうした囲み部を、コンデンサ部１１の側部外周の一部を取り囲むように形成してもよい。このような一例を第３変形例として図１０に示した。図１０は、第３変形例としての中継基板２１０を図３に対応する図で表わしたものである。図１０に示すように、第３の変形例としての中継基板２１０では、積層セラミックコンデンサ２１２の３つの側面２１２ｃ〜ｅを取り囲む範囲に囲み部２２０が形成されている。こうすれば、コンデンサ部２１１周辺の温度の上昇によってセラミック層２１４に熱膨張が発生した場合に、セラミック層２１４の３つの側面２１２ｃ〜ｅ方向への熱膨張が囲み部２２０によって規制される。従って、ＩＣチップやパッケージとの接続の信頼性を従来よりも高めることができる。
【００５９】
なお、上記実施例や各変形例では、セラミック層１４をチタン酸バリウムを用いて形成したが、チタン酸バリウム以外の比誘電率の高い材料（例えば、チタン酸ストロンチウム（ＳｒＴｉＯ３）やチタン酸鉛（ＰｂＴｉＯ３）、酸化チタン（ＴｉＯ２））を用いて形成してもよい。また、上記実施例では、囲み部２０をアルミナを用いて形成したが、囲み部２０は、セラミック層１４の形成材料よりも低い熱膨張係数を有する材料を用いて形成されていればよい。例えば、セラミック層１４の形成材料がチタン酸バリウムの場合には、囲み部２０をアルミナとガラスとの複合材料（ガラスセラミック）を用いて形成してもよい。囲み部２０の材料としてガラスセラミックを用いた場合には、ガラスセラミックはアルミナよりも低温（９００℃以下）で焼結するので、柱状電極２２の形成材料に銅を用いた場合でも焼成によって過度に溶融してしまうことがなく、断線等の発生率を低減することができる。
【００６０】
なお、上記実施例や各変形例において、囲み部２０，１２０，２２０を形成する材料の熱膨張係数は１０ｐｐｍ／Ｋ以下とすることが好ましい。こうすれば、コンデンサ部１１，１２１，２２１周辺の温度上昇に伴って囲み部２０，１２０，２２０に熱膨張が生じにくくなり、セラミック層１４，１１４，２１４の熱膨張を規制可能な温度範囲を広げることができる。また、比誘電率に関しては、セラミック層１４を形成する材料の比誘電率を１５よりも大きくし、囲み部２０，１２０，２２０を形成する材料の比誘電率を１５以下とすることが好ましい。加えて、囲み部２０のヤング率は、２００ＧＰａ以上であることが好ましく、３００ＧＰａ以上であれば更に好ましい。
【００６１】
また、上記実施例や各変形例の中継基板に予めＩＣチップやパッケージを装着しておく形態を採ることもできる。こうした形態としては、中継基板のビア電極や柱状電極にＩＣチップが接続されたＩＣチップ付き中継基板、中継基板のビア電極や柱状電極にパッケージが接続された中継基板付きパッケージ、上記の中継基板を介してＩＣチップとパッケージとを接続してなる構造体等を考えることができる。
【図面の簡単な説明】
【図１】本発明の実施例である中継基板１０を用いたＩＣパッケージ６０の接続構造を示す説明図である。
【図２】図１における２−２線に沿った縦断面の矢視形状を示す説明図である。
【図３】ＩＣチップ３０が装着される前の、パッケージ５０に中継基板１０が装着された状態を示す説明図である。
【図４】中継基板１０の製造工程Ａを示す説明図である。
【図５】製造工程Ａによって中継基板１０が製造されていく様子を示す説明図である。
【図６】中継基板１０の製造工程Ｂを示す説明図である。
【図７】製造工程Ｂによって中継基板１０が製造されていく様子を示す説明図である。
【図８】第１変形例を示す説明図である。
【図９】第２変形例を示す説明図である。
【図１０】第３変形例を示す説明図である。
【符号の説明】
１０，１１０，２１０…中継基板
１１，１１１，２１１…コンデンサ部
１２，１１２，２１２…積層セラミックコンデンサ
１２ａ，２１２ａ…上面
１２ｂ，２１２ｂ…下面
１２ｃ〜ｆ，２１２ｃ〜ｆ…側面
１３…内部電極
１４…セラミック層
１５，１１５，２１５…ビア電極
１６，１７…バンプ
２０，１２０，２２０…囲み部
２０ａ…上面
２０ｂ…下面
２２，１２２，２２２…柱状電極
２３，２４…バンプ
３０，１３０，２３０…ＩＣチップ
３２…パッド
５０，１５０，２５０…パッケージ
５２…上部層
５４…下部層
５６…リード
５７…第１端子
５８…第２端子
７１ｐ…貫通孔
７３ａ，７３ｂ…配線パターン
７４ａ〜ｅ…高誘電層
７５…貫通孔
８０ａ〜ｅ…アルミナ層
８０ｐ…シート
８２…スルーホール
８９…ベースシート
９２…配線層
１９０…フィラー
ＣＳ…積層体
ＰＦ…空間
ＱＭ…導電材料
【図１】
2005039005.tif 000003
【図２】
2005039005.tif 000004
【図３】
2005039005.tif 000005
【図４】
2005039005.tif 000006
【図５】
2005039005.tif 000007
【図６】
2005039005.tif 000008
【図７】
2005039005.tif 000009
【図８】
2005039005.tif 000010
【図９】
2005039005.tif 000011
【図１０】
2005039005.tif 000012