(57)【要約】【課題】高い耐圧性および低抵抗の抵抗を有する、制御が簡略されたコストの掛からないチップ面を使用できる装置を提供する。【解決手段】電力スイッチング素子は高電圧ＭＯＳトランジスタである。【選択図】図１
2005039833.tif 000002
【特許請求の範囲】
【請求項１】
エネルギパルスを伝導させる少なくとも１つの電力スイッチング素子（１４）を有する、少なくとも１つの電気モジュール（３）の電気的な特性を永続的に変化させるエネルギパルスを該電気モジュール（３）に印加するための装置（１）において、
前記電力スイッチング素子（１４）は高電圧ＭＯＳトランジスタ（Ｔ１）であることを特徴とする、装置。
【請求項２】
前記モジュール（３）は電気回路内に配置されている、請求項１記載の装置。
【請求項３】
装置（１）が前記電気回路に統合されている、請求項２記載の装置。
【請求項４】
前記電気回路は集積回路として実施されている、請求項２または３記載の装置。
【請求項５】
前記高電圧ＭＯＳトランジスタ（Ｔ１）はラテラルＤＭＯＳトランジスタとして実施されている、請求項１から４までのいずれか１項記載の装置。
【請求項６】
前記電気モジュール（３）はダイオード（４）である、請求項１から５までのいずれか１項記載の装置。
【請求項７】
前記ダイオード（４）の永続的な変化は低抵抗の抵抗への変換である、請求項６記載の装置。
【請求項８】
エネルギパルスが電力スイッチング素子（１４）を介して伝導され、少なくとも１つの電気モジュール（３）の電気的な特性を永続的に変化させる少なくとも１つのエネルギパルスを該電気モジュール（３）に印加する際の、少なくとも１つの前記電力スイッチング素子（１４）の使用において、
該電力スイッチング素子（１４）として高電圧ＭＯＳトランジスタ（Ｔ１）が使用されることを特徴とする、少なくとも１つの前記電力スイッチング素子の使用。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エネルギパルスを伝導させる少なくとも１つの電力スイッチング素子を有する、少なくとも１つの電気モジュールの電気的な特性を永続的に変化させるエネルギパルスを電気モジュールに印加するための装置に関する。さらに本発明は、エネルギパルスが電力スイッチング素子を介して伝導され、少なくとも１つの電気モジュールの電気的な特性を永続的に変化させる少なくとも１つのエネルギパルスを電気モジュールに印加する際の、少なくとも１つの電力スイッチング素子の使用に関する。
【背景技術】
【０００２】
電気モジュールの電気的な特性の永続的な変化を生じさせるために電気モジュールに印加するための装置が公知である。これらの装置は今日では例えばいわゆる製造終了時プログラミングの際に使用される。製造終了時プログラミングは同様に製造された製品に個別の特徴を付与するために製品の生産プロセスの最終段階において使用される。ここで、個別の特徴を後の時点でももはや変わるべきでない形式で残すことがしばしば望まれる。このために製品内には少なくとも１つのモジュールが設けられており、このモジュールは製造プロセスの間は差し当たり全ての製品において同様に構成されているが、最後の製造ステップ、いわゆる製造終了時には、このモジュールに個別の特徴を残すための特別な処理が施される。つまり、例えば製品内にダイオードを設けることが公知であり、このダイオードにエネルギパルスを印加することにより、ダイオードの電気的な特性を変化させることができる。このような場合には、通常製品に組み込まれている検出装置が後の時点において、所定のダイオードは本来の電気的な特性を有するか、またはエネルギパルスによりもたらされる変化を有するかを確認することができる。検出装置によって求められたデータに基づき所定の特徴または機能を起動ないし停止することができるか、そうでなければ例えばシリアル番号を出力することができる。
【０００３】
従来技術から、個別の特徴を残すために使用されるモジュールは、バイポーラトランジスタを介して電流パルスを供給することができるツェナーダイオードであることが公知である。ツェナーダイオードの特性の永続的な変化にとって十分なエネルギ（例えば３０Ｖにおいて５００ｍＡの電流パルスで良い）を流せるようにするために、バイポーラトランジスタは大部分がダーリントントランジスタとして実施されている。チップ製造のためのＣＭＯＳ搭載プロセスにおいては、バイポーラトランジスタは付加的な繁雑性を伴ってのみ実現することができる。例えば、異なる種類の半導体の組合せを可能にする製造プロセス（例えばＢＣＤプロセス）では、バイポーラトランジスタの耐圧性は大幅に低減されており、またカスケード接続する必要がある。このことは単独のバイポーラトランジスタに比べ複数のバイポーラトランジスタの装置全体の抵抗を高めることになる。したがって抵抗はトランジスタ面の拡大によって再び低減されなければならず、これによりバイポーラトランジスタのための非常に繁雑な制御回路と関連して、コストの掛かるチップ面がますます使用されることになる。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の課題は、上述の問題点を考慮して、高耐圧性および低抵抗の抵抗を有する、制御が簡略されたコストの掛からないチップ面を使用できる装置を提供し、またこの装置における電力スイッチング素子の使用を提供することである。
【課題を解決するための手段】
【０００５】
この課題は装置に関しては、電力スイッチング素子は高電圧ＭＯＳトランジスタであることによって解決される。電力スイッチング素子の使用に関しては、電力スイッチング素子として高電圧ＭＯＳトランジスタが使用されることによって解決される。
【発明を実施するための最良の形態】
【０００６】
本発明によれば、エネルギパルスを伝導させる少なくとも１つの電力スイッチング素子を有する、少なくとも１つの電気モジュールにモジュールの電気的な特性を永続的に変化させる少なくとも１つのエネルギパルスを印加する装置において、電力スイッチング素子は高電圧ＭＯＳトランジスタである。高電圧ＭＯＳトランジスタはバイポーラトランジスタに比べ著しく高められた４０Ｖまでの耐圧性を有し、それと同時に非常に低い抵抗を有する。したがって、カスケード接続された複数のバイポーラトランジスタを省略することができる。トランジスタの個数の低減またこれに付随する制御の簡略化によって、高価なチップ面を省略することができる。
【０００７】
電気モジュールが電気回路内に配置されている場合には有利である。これにより、電気モジュールが電気回路内の事前に設けられているスペースを既に占有し、そこにおいてエネルギパルスが印加されるので、製品製造プロセスの簡略化が達成される。
【０００８】
装置が電気回路内に統合されている場合には更なる利点が明らかになる。このような場合には、別個に実施される接触点および外部供給線を要することなく、電気モジュールには装置によってもたらされるエネルギパルスを供給することができる。
【０００９】
電気回路が集積された回路ないし集積回路（ＩＣ）として実施されていることは有利である。これにより（離散的な実施形態に比べ）殊に廉価且つスペースが節約されたものに変えることができ、その結果殊に廉価に製造すべき、または全体として僅かな体積しか有せない製品においても装置を使用することができる。
【００１０】
有利な実施形態においては高電圧ＭＯＳトランジスタはラテラルＤＭＯＳトランジスタとして実施されている。ここでＤＭＯＳという分類は二重拡散型金属酸化物半導体（double-diffused metal oxide semiconductor）を表し、またこのような構造様式の半導体は殊に高い耐圧性および電流負荷容量を有する。
【００１１】
ラテラルな構造様式のトランジスタでは、このトランジスタが形成されているウェハ表面にパラレルにトランジスタのベースに電流が流れる。
【００１２】
本発明に有利な構成は、電気モジュールがダイオード、例えばツェナーダイオードであるときに生じる。ダイオードにおいては電気的な特性の変化をダイオードの特性曲線に合わせられたエネルギパルスを用いて生じさせることができる。典型的にはエネルギパルスは、パルスの電圧の値が降伏電圧の値を上回るように選定される。エネルギパルスの十分な持続時間、例えば３０ｍｓにおいては、降伏電圧を上回る動作によりダイオードの電気的な特性が変化することになる。
【００１３】
ダイオードの永続的な変化が低抵抗の抵抗への変換である場合には有利である。これに関しては、簡単な電流測定および／または電圧測定により、ダイオードが本来の特性を有するか、すなわち順方向電圧では阻止状態であり、順方向電圧を上回ると導通状態になるか、変化した特性、すなわち抵抗の変化した特性を有するかを確認できる。このために従来技術から公知のダイオード、例えばツェナーダイオードが使用され、このダイオードは降伏電圧限界を超えた印加の際に、例えば１００オームよりも著しく小さい抵抗を有する導電的な接続状態が生じる。
【００１４】
本発明を以下では実施例に基づき詳細に説明する。
【実施例】
【００１５】
図面はザップセル２として実施されている本発明による装置１およびザップセル２と接続されている電気モジュール３を示す。電気モジュール３との破線で示されている接続は、このモジュール３がザップセル２の機能領域に属するのではなく、ザップセル２に対応付けられていることを表す。ここに示した実施例では電気モジュール３はツェナーダイオードＺＤの構造様式を有するダイオード４として構成されている。ツェナーダイオードＺＤは１０〜１５Ｖの特徴的な降伏電圧を有し、降伏電圧を上回る電圧でもって所定のようにエネルギ供給が行われる場合には、合金化プロセスに類似する変換でもって低抵抗の抵抗を形成する。ここでは以下では、ツェナーダイオードＺＤの電気的な特性を変化させるために必要とされるエネルギパルスがザップセル２からどのように供給されるかを記述する。
【００１６】
ザップセル２は、電気信号の論理結合が行われる論理領域５と、ツェナーダイオードＺＤにエネルギパルスを印加する際に必要なスイッチング行程を実行する電力領域６とから構成されている。
【００１７】
論理領域５は供給電圧ＶＰＳＷおよびアース端子ＡＧＮＤを有する。さらには、論理領域５は入力側においてザップモード信号ＺＡＰＭ、起動信号ＩＮおよびテストモード信号ＴＥＳＴＭを受け取り、これらの信号はインバータ７および８、ＮＯＲゲート９ならびにＮＡＮＤゲート１０、１１、１２および１３を用いて論理的に結合される。ＮＡＮＤゲート１２の出力側およびＮＡＮＤゲート１３の出力側は、回路図に示されているように、ザップセル２の電力領域６と接続されている。ザップモード信号ＺＡＰＭおよび起動信号ＩＮは、ツェナーダイオードＺＤにエネルギパルスを印加するため、いわゆるザッピング（付勢、Ｚａｐｐｉｎｇ）のためのザップセルが準備されるべきことを表す。テストモード信号ＴＥＳＴＭによりザップセル２はテストモードに移行される。このテストモードの機能は後にさらに記述する。
【００１８】
ザップセル２の電力領域６は電力スイッチング素子１４、トランジスタＴ２、Ｔ３、Ｔ４およびＴ５並びにツェナーダイオードＺ１およびＺ２を有する、本発明によれば電力スイッチング素子１４は高電圧ＭＯＳトランジスタＴ１として実施されている。電力領域６には入力側において信号ＩＺ、ＵＺＡＰおよびＩＢＩＴが供給され、またこの電力領域６は出力信号ＯＵＴを出力し、破線で示されているようにツェナーダイオードＺＤとの電気的な接続を有する。ツェナーダイオードＺ１およびＺ２は、これらのツェナーダイオードＺ１およびＺ２にザッピング行程の際にはそれぞれ５Ｖの電圧降下が生じるよう寸法設計されている。トランジスタＴ４は、回路図からも明らかであるように、ダイオードの機能を実行するために接続されている。ここでツェナーダイオードＺＤの特性を永続的に変化させるエネルギパルスが印加される場合には、ザップセル２においては以下の行程が行われる。
【００１９】
先ずここに示した回路の動作電圧が３５Ｖに高められる。これにより例えば信号ＩＺおよびＵＺＡＰが３５Ｖの電圧にある。続いて、トランジスタＴ２がＮＡＮＤゲート１２から伸びるゲート制御線でもって阻止状態ないし高抵抗状態に切り換えられる。信号ＩＺの電流はここではもはやアースＡＧＮＤへは流れず、ダイオードＺ１およびＺ２を介する電圧降下によってノード１５において約２５Ｖの電圧が生じるよう作用する。このことは、トランジスタＴ１のゲート・ソース区間に沿って１０Ｖの電圧降下はトランジスタＴ１外で生じることを意味する。トランジスタＴ３はＮＡＮＤゲート１３のゲート制御線を用いて同様に阻止状態に切り換えられる。ここでトランジスタＴ３は前述のテストモードの間のみ導通接続され、この場合にツェナーダイオードＺＤと並列な回路において、変化したツェナーダイオードの低抵抗の抵抗をシミュレートできることを言及しておく。
【００２０】
入力信号ＩＺの電流がおよそ１００μＡである間に、信号ＵＺＡＰにより約５００ｍＡの電流が数ミリ秒にわたって印加される。トランジスタＴ１はゲートに電圧が加えられていることにより開かれ、ゲート・ソース区間には前述の１０Ｖの電圧が印加されているので、トランジスタＴ１はエネルギパルスをノード１５に伝導し、したがって最終的にはツェナーダイオードＺＤに伝導する。この際トランジスタＴ５により、このエネルギパルスが後段に設けられている回路（図示せず）に損傷を与えることは阻止される。全体として数ミリ秒にわたり約２５Ｖの電圧において約５００ｍＡの電流がツェナーダイオードＺＤを流れ、前述したツェナーダイオードＺＤの永続的な変化がトリガされる。後の時点において信号ＩＢＩＴを用いてツェナーダイオードＺＤの状態を出力側ＯＵＴにおいて問い合わせることができる。
【００２１】
ここで示した実施形態の複数のザップセル２を殊に簡単なやり方で、例えばツェナーダイオードのグループ内で特定のビットパターンを生成するために、複数のツェナーダイオードＺＤの装置において所期のように特定のツェナーダイオードＺＤを変化させることができる装置と組み合わせることができる。このために各ツェナーダイオードは固有のザップセル２と結合される。この際ザップセル２は論理領域５において相互に独立して制御され、他方ではこれらのザップセル２には電力領域６において例えば信号ＩＺおよびＵＺＡＰに関して同様に印加することができる。この際トランジスタＴ２が論理領域５の入力信号に基づき阻止状態に切り換えられる場合には、前述したように、ツェナーダイオードＺＤのザッピングが行われる。これに対しトランジスタＴ２が導通接続される場合には、信号ＩＺは直接アースＡＧＥＮＤへと流れ、これによりトランジスタＴ１が阻止されることになる。ここで信号ＵＺＡＰを用いて共通のザッピングパルスが供給される場合には、パルスはこのようなコンスタレーションにおいてトランジスタＴ１を流れることはできず、ツェナーダイオードＺＤは変更されていない状態にとどまる。
【図面の簡単な説明】
【００２２】
【図１】本発明の実施形態のブロック図である。
【符号の説明】
【００２３】
１  装置、  ２  ザップセル、  ３  電気モジュール、  ４  ダイオード、  ５  論理領域、  ６  電力領域、  ７，８  インバータ、  ９  ＮＯＲゲート、  １０，１１，１２，１３  ＮＡＮＤゲート、  １４  電力スイッチング素子、  １５  ノード
【図１】
2005039833.tif 000003