(57)【要約】  【課題】発振周波数の上限に対するボンディングワイヤなどの寄生素子の影響を低減し、発振周波数の上限を上げることが出きる発振回路を提供する。  【解決手段】発振器の一部を構成する発振トランジスタに流れる電流をボンディングワイヤを経て外付けされた外部抵抗で調整することにより発振周波数を設定する半導体集積化された発振回路において、発振トランジスタＭ１及び第１のミラートランジスタＭ２に流れる発振電流を外部抵抗Ｒｏで可変しカレントミラー経由で与えることで発振周波数を調整する構成としたので、発振を構成している発振ループがすべてＩＣ内でクローズされており、発振電流が第１、第２の寄生素子Ｐ１、Ｐ２に流れることがないため、発振の上限周波数を上げることができる。【選択図】  図１
2005117292.tif 000002
【特許請求の範囲】
【請求項１】
発振器の一部を構成する発振トランジスタに流れる発振電流を外付けされた外部抵抗で調整することにより発振周波数を設定する半導体集積化された発振回路において、
前記発振電流を一以上のカレントミラー回路を介して外部抵抗で可変する構成としたことを特徴とする発振回路。
【請求項２】
発振器の一部を構成する発振トランジスタに流れる発振電流を外付けされた外部抵抗で調整することにより発振周波数を設定する半導体集積化された発振回路において、
ソースが接地され、前記発振トランジスタと直列接続関係となるようにドレインが接続された第１のミラートランジスタと、
ソースが接地されドレインとゲートが共通接続されると共に前記第１のミラートランジスタのゲートに接続された第１の基準トランジスタと、
ソースが電源ラインに接続されドレインが前記第１の基準トランジスタのドレインに接続された第２のミラートランジスタと、
ソースが電源ラインに接続されドレインとゲートが共通接続されると共に前記第２のミラートランジスタのゲートに接続され、ドレインが外部端子に接続された第２の基準トランジスタとを備えて構成されており、
一端が外部端子に接続され他端が接地された外部抵抗と第２の基準トランジスタで決まる電流を発振トランジスタの発振電流としたことを特徴とする発振回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一定の周波数を出力する発振回路に関し、特に外部抵抗による周波数調整可能な発振回路に関する。
【背景技術】
【０００２】
従来より、各種通信機器ならびにＣＰＵ（Central Processing Unit：中央処理装置）などでは、所望の発振周波数の信号を発生させるために発振回路がＩＣ化され利用されている。そして、所望の周波数に切替える方法としてＩＣに外付けされる部品の定数を変更する方法がとられている。
【０００３】
以下、従来の発振回路２００について、図２を参照して説明する。図２において、Ａ２は演算増幅器で非反転入力端には基準電圧Ｖｒｅｆが入力されている。Ｍ６は発振トランジスタで、ドレインが電源ラインＶｃｃに、ゲートが演算増幅器Ａ２の出力端にそれぞれ接続され、ソースが演算増幅器Ａ２の反転入力端に接続されると共に発振回路２００の出力となっているＮｃｈ型ＭＯＳＦＥＴである。Ｒｏは外部抵抗で一端が外部端子Ｔ１に接続され他端が接地端子ＧＮＤに接続されている。
Ｐ１は第１の寄生素子で、発振トランジスタＭ６のソースと外部端子Ｔ１とを接続する配線ライン、ボンディングパッド及びボンディングワイヤなどによる寄生容量Ｃｐ１、寄生インダクタンスＬｐ１、寄生抵抗Ｒｐ１をもった寄生素子である。
同じくＰ２は第２の寄生素子で、ＩＣ内部の接地ラインと接地端子ＧＮＤとを接続する配線ライン、ボンディングパッド及びボンディングワイヤなどによる寄生インダクタンスＬｐ２、寄生抵抗Ｒｐ２をもった寄生素子である。
【０００４】
上記構成の発振回路２００の動作を説明する。まず、第１、第２の寄生素子Ｐ１、Ｐ２を考えないで説明する。
一般に、演算増幅器において、信号が増幅回路を通過すると、入力信号と出力信号の間に位相遅れが生じ、高周波数領域では１８０°以上に達する場合がある。そして、この演算増幅器を負帰還回路に使用すると、増幅度が０ｄＢ以上で位相遅れが１８０°となる周波数では正帰還がかかり発振を起こす。
【０００５】
発振回路２００の動作原理も上記と同じで、演算増幅器Ａ２に接続された発振トランジスタＭ６と外部抵抗Ｒｏとで構成されるソースフォロワの出力が演算増幅器Ａ２の反転入力端に負帰還されている。しかし、演算増幅器Ａ２とソースフォロワ全体での増幅度が０ｄＢ以上で位相遅れが１８０°となる周波数では正帰還となり発振を起こす。外部抵抗Ｒｏを小さくするとソースフォロワに流れる発振電流が増加するため、発振周波数は高くなる。逆に、外部抵抗Ｒｏを大きくすると発振周波数は低くなる（例えば、非特許文献１参照。）。
【非特許文献１】Intersil Corporation、EL6201 Data Sheet November 14,2002 FN7216、第３頁、第８頁、図３、［online］、［平成１５年９月２９日検索］、インターネット<URL：http://www.intersil.com/data/fn/fn7216.pdf>
【発明の開示】
【発明が解決しようとする課題】
【０００６】
ここで、第１、第２の寄生素子Ｐ１、Ｐ２のインピーダンスを考える。
比較的低い発振周波数では、これら寄生素子のインピーダンスは外部抵抗Ｒｏのインピーダンスに比べ無視できる程度の値であるが、４００ＭＨｚを越える周波数では、これら寄生素子のインピーダンスは外部抵抗Ｒｏのインピーダンスに比べ無視できなくなってくる。したがって、４００ＭＨｚを越える周波数では、外部抵抗Ｒｏよりも寄生素子のインピーダンスの影響が発振周波数に対して支配的となり、発振周波数の上限が寄生素子により制限されてしまうといった問題点がある。
本発明は上記問題点に鑑み、発振周波数の上限に対するボンディングワイヤなどの寄生素子の影響を低減し、発振周波数の上限を上げることが出きる発振回路を提供することを目的とする。
【課題を解決するための手段】
【０００７】
請求項１記載の発明は、発振器の一部を構成する発振トランジスタに流れる発振電流を外付けされた外部抵抗で調整することにより発振周波数を設定する半導体集積化された発振回路において、発振電流を一以上のカレントミラー回路を介して外部抵抗で可変する構成としたことを特徴とする発振回路である。
【０００８】
請求項２記載の発明は、発振器の一部を構成する発振トランジスタに流れる電流を外付けされた外部抵抗で調整することにより発振周波数を設定する半導体集積化された発振回路において、ソースが接地され、発振トランジスタと直列接続関係となるようにドレインが接続された第１のミラートランジスタと、ソースが接地されドレインとゲートが共通接続されると共に第１のミラートランジスタのゲートに接続された第１の基準トランジスタと、ソースが電源ラインに接続されドレインが第１の基準トランジスタのドレインに接続された第２のミラートランジスタと、ソースが電源ラインに接続されドレインとゲートが共通接続されると共に第２のミラートランジスタのゲートに接続され、ドレインが外部端子に接続された第２の基準トランジスタとを備えて構成されており、一端が外部端子に接続され他端が接地された外部抵抗と第２の基準トランジスタで決まる電流を発振トランジスタの発振電流としたことを特徴とする発振回路である。
【発明の効果】
【０００９】
本発明の発振回路によれば、発振周波数調整用の外部抵抗Ｒｏの代わりにカレントミラーの一部を構成するトランジスタに置換え、このトランジスタに流れる電流をカレントミラー回路を介して外部抵抗Ｒｏで可変する構成としたので、発振トランジスタを流れる発振電流が直接ボンディングワイヤなどの寄生素子に流れないため、寄生素子によるインピーダンスを小さくでき発振の上限周波数を上げることができる。
【発明を実施するための最良の形態】
【００１０】
発振回路の周波数調整を、外部抵抗Ｒｏの代わりにカレントミラーの一部を構成するトランジスタに置換えることで実現した。
【実施例１】
【００１１】
以下、本発明の実施例１の発振回路１００について、図１を参照して説明する。図１において、Ａ１は演算増幅器で反転入力端には基準電圧Ｖｒｅｆが入力されている。
Ｍ１は発振トランジスタで、ソースが電源ラインＶｃｃに、ゲートが演算増幅器Ａ１の出力端にそれぞれ接続されたＰｃｈ型ＭＯＳＦＥＴである。
Ｍ２は第１のミラートランジスタで、ソースが接地されドレインが前記発振トランジスタＭ１のドレインに接続され、その接続点が演算増幅器Ａ１の非反転入力端に接続されると共に発振回路１００の出力となっている。
Ｍ３は第１の基準トランジスタで、ソースが接地されドレインとゲートが共通接続されると共に前記第１のミラートランジスタＭ２のゲートに接続され、第１のミラートランジスタＭ２とで第１のカレントミラーＣＭ１を構成している。
Ｍ４は第２のミラートランジスタで、ソースが電源ラインＶｃｃに接続されドレインが前記第１の基準トランジスタＭ３のドレインに接続されている。
Ｍ５は第２の基準トランジスタで、ソースが電源ラインＶｃｃに接続されドレインとゲートが共通接続されると共に前記第２のミラートランジスタＭ４のゲートに接続され、第２のミラートランジスタＭ４とで第２のカレントミラーＣＭ２を構成している。
Ｒｏは外部抵抗で一端が外部端子Ｔ１に接続され他端が接地端子ＧＮＤに接続されている。
Ｐ１は第１の寄生素子で、第２の基準トランジスタＭ５のドレインと外部端子Ｔ１とを接続する配線ライン、ボンディングパッド及びボンディングワイヤなどによる寄生容量Ｃｐ１、寄生インダクタンスＬｐ１、寄生抵抗Ｒｐ１をもった寄生素子である。
同じくＰ２は第２の寄生素子で、ＩＣ内部の接地ラインと接地端子ＧＮＤとを接続する配線ライン、ボンディングパッド及びボンディングワイヤなどによる寄生インダクタンスＬｐ２、寄生抵抗Ｒｐ２をもった寄生素子である。
【００１２】
上記構成の発振回路１００の動作を説明する。
発振回路１００の動作原理も基本的には発振回路２００の動作原理と同じで、演算増幅器Ａ１に接続された発振トランジスタＭ１と第１のミラートランジスタＭ２とで構成されるソース接地増幅回路の反転出力が演算増幅器Ａ１の非反転入力端に帰還されており、実質的には負帰還されている。しかし、演算増幅器Ａ１とソース接地回路との増幅度が０ｄＢ以上で位相遅れが１８０°となる周波数では全体で３６０°の位相のずれとなり、実質的には正帰還されていることになり発振を起こす。
そして、外部抵抗Ｒｏと第２の基準トランジスタＭ５で決まるドレイン電流が、第２のカレントミラーＣＭ２を経て第１のカレントミラーＣＭ１に伝えられ、第２の基準トランジスタＭ５のドレイン電流に比例する電流が発振トランジスタＭ１に流れる。したがって、外部抵抗Ｒｏを小さくすると発振トランジスタＭ１に流れる発振電流が増加するため、発振周波数は高くなる。逆に、外部抵抗Ｒｏを大きくすると発振周波数は低くなる。
【００１３】
以上説明したように、発振トランジスタＭ１及び第１のミラートランジスタＭ２に流れる発振電流を外部抵抗Ｒｏで可変しカレントミラー経由で与えることで発振周波数を調整する構成としたので、発振を構成している発振ループがすべてＩＣ内でクローズされており、発振電流が第１、第２の寄生素子Ｐ１、Ｐ２に流れることがないため、発振の上限周波数を上げることができる。
【００１４】
尚、本発明の第１実施例の発振回路１００ではカレントミラーを二つ用いているが、第２のカレントミラーＣＭ２を削除し、第１の基準トランジスタＭ３のドレインを外部端子Ｔ１に接続し、外部抵抗Ｒｏの他端を電源ラインＶｃｃに接続する構成としてもよい。
また、本発明の第１実施例の発振回路１００の発振トランジスタＭ１は、Ｎｃｈ型ＭＯＳＦＥＴであってもよい。その場合は、図２の従来例の発振回路２００と同じく基準電圧Ｖｒｅｆを演算増幅器の非反転入力端に入力し、発振トランジスタと第１のミラートランジスタＭ２との接続点を演算増幅器の反転入力端に接続する構成とすればよい。
【産業上の利用可能性】
【００１５】
本発明の発振回路は、所望の発振周波数をＩＣの外部抵抗を変更することで得られるような発振回路に広く適用できる。例えば、近年のDVDやMDなどの光ディスクの情報を読みとるための光ピックアップ用レーザーダイオード駆動回路で使用されている高周波重畳モジュール内の発振回路である。高周波重畳モジュールは、種々のレーザーノイズを低減するために、レーザーダイオード駆動電流に数百ＭＨｚの高周波電流を重畳する役割をしている。
【図面の簡単な説明】
【００１６】
【図１】本発明の第１実施例の発振回路図。
【図２】従来例の発振回路図。
【符号の説明】
【００１７】
Ａ１、Ａ２  演算増幅器
Ｍ１、Ｍ６  発振トランジスタ
Ｍ２  第１のミラートランジスタ
Ｍ３  第１の基準トランジスタ
Ｍ４  第２のミラートランジスタ
Ｍ５  第２の基準トランジスタ
ＣＭ１、ＣＭ２  カレントミラー
Ｒｏ  外部抵抗
Ｔ１  外部端子
Ｖｃｃ  電源ライン
ＧＮＤ  接地端子
Ｖｒｅｆ  基準電圧
Ｐ１、Ｐ２  寄生素子
Ｃｐ１  寄生容量
Ｌｐ１、Ｌｐ２  寄生インダクタンス
Ｒｐ１、Ｒｐ２  寄生抵抗
１００、２００  発振回路
【図１】
2005117292.tif 000003
【図２】
2005117292.tif 000004