(57)【要約】【課題】Ａｌ配線を備えた多結晶シリコンＴＦＴを製造するにあたり、Ａｌ配線におけるヒロック発生を抑制して、不純物の活性化を低温で行うことが可能となる薄膜トランジスタの製造方法、薄膜トランジスタ、電気光学装置、及び電子機器を提供する。【解決手段】半導体膜１７と、当該半導体膜１７に接続されたソース電極２３及びドレイン電極２３と、半導体膜１７にゲート絶縁膜１８を介して配置されたゲート電極１９とを具備する薄膜トランジスタの製造方法において、半導体膜１７、ゲート絶縁膜１８、及びゲート電極１９を形成する工程と、半導体膜１７に不純物を注入する工程と、半導体膜１７内の不純物を活性化させる工程とを具備し、不純物を活性化させる工程は水分を含む雰囲気下で熱処理を行うことを特徴とする。【選択図】  図３
2005044936.tif 000002
【特許請求の範囲】
【請求項１】
半導体膜と、当該半導体膜に接続されたソース電極及びドレイン電極と、前記半導体膜にゲート絶縁膜を介して配置されたゲート電極とを具備する薄膜トランジスタの製造方法において、
前記半導体膜、前記ゲート絶縁膜、及び前記ゲート電極を形成する工程と、
前記半導体膜に不純物を注入する工程と、
前記半導体膜内の不純物を活性化させる工程と、を具備し、
前記不純物を活性化させる工程は、水分を含む雰囲気下で熱処理を行うことを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記不純物を活性化させる工程の前に、前記半導体膜の上方に層間絶縁膜を形成することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記ソース電極上に層間絶縁膜を形成する工程と、
当該層間絶縁膜の形成後に熱処理を施す工程と、を更に具備し、
前記層間絶縁膜の形成後に施す熱処理の温度は、前記水分を含む雰囲気下での熱処理の温度よりも低いことを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項４】
前記ゲート電極を形成する工程よりも後に施される全ての工程の処理温度は、４００℃以下であることを特徴とする請求項１から請求項３のいずれかに記載の薄膜トランジスタの製造方法。
【請求項５】
前記ゲート電極を形成する工程は、Ａｌ系金属層単層又はＡｌ系金属層と、当該Ａｌ系金属よりも高い融点を有する高融点金属層とを積層形成することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
【請求項６】
前記Ａｌ系金属層は、高純度のＡｌ金属又はＡｌ合金からなることを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
【請求項７】
前記高融点金属層は、高純度の高融点金属又は高融点金属の化合物であることを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
【請求項８】
前記高融点金属は、Ｔｉであることを特徴とする請求項７に記載の薄膜トランジスタの製造方法。
【請求項９】
前記高融点金属の化合物は、ＴｉＮであることを特徴とする請求項７に記載の薄膜トランジスタの製造方法。
【請求項１０】
半導体膜と、当該半導体膜に接続されたソース電極及びドレイン電極と、前記半導体膜にゲート絶縁膜を介して配置されたゲート電極とを具備する薄膜トランジスタにおいて、
前記半導体膜には不純物が注入されていると共に、当該不純物が水分を含む雰囲気下の熱処理により活性化されていることを特徴とする薄膜トランジスタ。
【請求項１１】
半導体膜と、当該半導体膜に接続されたソース電極及びドレイン電極と、前記半導体膜にゲート絶縁膜を介して配置されたゲート電極とを具備する薄膜トランジスタを有する電気光学装置において、
前記半導体膜には不純物が注入されていると共に、当該不純物が水分を含む雰囲気下の熱処理により活性化されていることを特徴とする電気光学装置。
【請求項１２】
請求項１１に記載の電気光学装置を備えることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタの製造方法、薄膜トランジスタ、電気光学装置、及び電子機器に関するものである。
【０００２】
【従来の技術】
従来、液晶表示装置等の電気光学装置を構成するアクティブマトリクス基板においては、スイッチング素子として薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、以下、ＴＦＴと略記する）が多用されている。このような電気光学装置においては、電子移動度が高い多結晶シリコンをＴＦＴとして用いることにより、高精細な画像表示を可能としている。更に、ＴＦＴ回路配線の微細化、及び基板の大型化に応じてＴＦＴ駆動電力の低電力化を達成するために、ゲート配線やソース配線等のＴＦＴ回路配線の材料として、Ａｌ（アルミニウム）等の低抵抗金属が採用されている。
【０００３】
このような多結晶シリコンＴＦＴの製造工程においては、多結晶シリコンに対して不純物を注入する工程と、不純物を活性化させる工程とを施すことが一般的である。この不純物活性化工程においては、４５０℃程度の高温条件の窒素雰囲気で行われるために、Ａｌ配線が熱の影響を受けて、ヒロックが発生してしまい、多結晶シリコンＴＦＴの歩留まりを低下させるという問題を招いていた。このような問題に対し、Ａｌ配線にＴｉ（チタニウム）等の高融点金属を積層形成する技術が提案されているが、当該技術を用いた場合、高融点金属が覆われていないＡｌ配線の側部におけるヒロックの発生が顕著であり、この部分ではＣＶＤ膜（層間絶縁膜）の密着性が悪い。
そこで、Ａｌ配線の耐熱性を高めるために、陽極酸化処理技術を用いてＡｌ表面を酸化させることによりＡｌの膜質を改質させて、Ａｌの耐熱性を高めて、ヒロックの発生を抑制する方法が提案されている（例えば、特許文献１参照）。
【０００４】
【特許文献１】
特開平１０−１８９９８４号公報
【０００５】
【発明が解決しようとする課題】
ところが、特許文献１の技術においては、陽極酸化を施すために全ての配線を陽極酸化用の端子に接続する工程が必要になるという問題があった。また、Ａｌ配線が複数に分岐された状態である場合には、それぞれの配線に電圧を供給する電圧源を端子に接続し、更に陽極酸化後に接続を切るという工程が必要となり、多くの工程が増加するという問題があった。また、陽極酸化膜自体のエッチングが困難であり、多結晶シリコンＴＦＴの歩留まり低下の原因となるという問題があった。
【０００６】
本発明は、上記の課題を解決するためになされたものであって、Ａｌ配線を備えた多結晶シリコンＴＦＴを製造するにあたり、Ａｌ配線におけるヒロック発生を抑制して、不純物の活性化を低温で行うことが可能となる薄膜トランジスタの製造方法、薄膜トランジスタ、電気光学装置、及び電子機器を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために、本発明の薄膜トランジスタの製造方法は、半導体膜と、当該半導体膜に接続されたソース電極及びドレイン電極と、半導体膜にゲート絶縁膜を介して配置されたゲート電極とを具備する薄膜トランジスタの製造方法において、半導体膜、ゲート絶縁膜、及びゲート電極を形成する工程と、半導体膜に不純物を注入する工程と、半導体膜内の不純物を活性化させる工程とを具備し、不純物を活性化させる工程は水分を含む雰囲気下で熱処理を行うことを特徴とする。
ここで、水分を含む雰囲気下で熱処理を施すとは、ウエットアニール装置を用いたウエットアニール処理を意味する。具体的には、チャンバ内に半導体膜が形成された基板を配置し、高温高圧状態の水をチャンバ内に供給することで、半導体膜内における不純物の活性化が行われる。
本発明によれば、水分を含む雰囲気下で熱処理を施すことにより、低温処理が可能となり、当該低温の熱処理による半導体膜内における不純物の活性化を施すことができる。従って、Ａｌ等の材料からなるゲート電極に対してダメージを与えることがなく、ヒロック等の欠陥の発生を抑制することができる。更に、従来技術と比較して、高温の熱処理による不純物の活性化を行う必要がなく、更に、Ａｌ配線の耐熱性を得るための陽極酸化処理を施す必要がなく、また、陽極酸化膜自体のエッチングを施す必要もない。即ち、工程の簡略化を達成することができ、多結晶シリコンＴＦＴの歩留まり向上を達成し、薄膜トランジスタの製造コストの低減を実現できる。
また、高圧の水雰囲気で熱処理を施すことで、水分の作用によって薄膜トランジスタを構成する各膜の膜質を変化させ、薄膜トランジスタの信頼性を向上させることが可能となる。例えば、水雰囲気で熱処理により、シリコン酸化膜等の絶縁膜に水分が浸入し、不安定な結合状態のシリコン酸化膜の弱い結合が切れると共にその箇所に−ＯＨ基が埋まる。これによってシリコン酸化膜の膜質の改善や、欠陥の補償を施すことができる。
【０００８】
また、本発明の薄膜トランジスタの製造方法は、先に記載の薄膜トランジスタの製造方法であり、不純物を活性化させる工程の前に、半導体膜の上方に層間絶縁膜を形成することを特徴とする。
ここで、上記の高温高圧状態の水は、常温常圧の状態と比較して高い腐食性を有しているので、半導体膜やゲート電極等が露呈した状態で水雰囲気の熱処理を施すことで、半導体膜の腐食やゲート電極におけるヒロックの発生を招いてしまう。
本発明によれば、半導体膜の上方に層間絶縁膜が形成されるので、当該層間絶縁膜によって半導体膜やゲート電極等が保護され、半導体膜への腐食やゲート電極におけるヒロックの発生を防止できる。
【０００９】
また、本発明の薄膜トランジスタの製造方法は、先に記載の薄膜トランジスタの製造方法であり、ソース電極上に層間絶縁膜を形成する工程と、当該層間絶縁膜の形成後に熱処理を施す工程とを更に具備し、層間絶縁膜の形成後に施す熱処理の温度は、水分を含む雰囲気下での熱処理の温度よりも低いことを特徴とする。
本発明によれば、上述の水雰囲気における熱処理後において、ソース電極上に層間絶縁膜を形成して、熱処理を施すことにより、半導体膜内の不純物を更に活性化させることが可能となり、即ち、不純物の活性化を補完することができる。
また、上述の水雰囲気における熱処理よりも低い温度の熱処理を施すので、Ａｌ等の材料からなるゲート電極、ソース電極、ドレイン電極に対してダメージを与えることがなく、ヒロック等の欠陥の発生を抑制することができる。
【００１０】
また、本発明の薄膜トランジスタの製造方法は、先に記載の薄膜トランジスタの製造方法であり、ゲート電極を形成する工程よりも後に施される全ての工程の処理温度は、４００℃以下であることを特徴とする。
ここで、Ａｌ金属においては、４００℃を超えると、ヒロックが顕著に発生するという性質を有している。
本発明によれば、ゲート電極を形成する工程よりも後に施される全ての工程の処理温度が４００℃以下であるので、ヒロックの発生を防止することが可能となる。
【００１１】
また、本発明の薄膜トランジスタの製造方法は、先に記載の薄膜トランジスタの製造方法であり、ゲート電極を形成する工程は、Ａｌ系金属層単層又はＡｌ系金属層と、当該Ａｌ系金属よりも高い融点を有する高融点金属層とを積層形成することを特徴とする。
本発明によれば、Ａｌ系金属層を形成することにより、ゲート電極及びゲート配線、ソース電極及びソース配線の低抵抗化を実現できるので、ＴＦＴ回路配線が微細化された場合でも、基板面積が大型化された場合でも、ＴＦＴ駆動電力の低電力化を達成することができる。
また、Ａｌ系金属層に高融点金属層を積層形成することにより、当該高融点金属は、キャップ層及びバリア層として機能させることが可能となる。例えば、高融点金属層をＡｌ系金属層の上層に積層形成した場合には、製造プロセスの熱処理工程、例えば、ＣＶＤ（化学的気相成長）工程等に起因するＡｌ系金属層のヒロックの発生を防止できる。更に、高融点金属層をＡｌ系金属層の下層に積層形成した場合には、高融点金属層の下地膜材料とＡｌ系金属層との相互活性化を防止できる。
【００１２】
また、本発明の薄膜トランジスタの製造方法は、先に記載の薄膜トランジスタの製造方法であり、Ａｌ系金属層は高純度のＡｌ金属又はＡｌ合金からなることを特徴とする。
本発明によれば、先に記載した製造方法と同様の効果を奏する。
また、Ａｌ合金の例としては、Ｃｕ、Ｓｉ、Ｎｄ、Ｙのうちのいずれかの不純物を含有する合金であることが好ましい。例えば、Ａｌ金属にＮｄを添加したＡｌＮｄ合金を採用した場合には、キャップ層やバリア層を形成する必要がなく、ヒロックの発生を抑制し、下地膜材料との相互活性化を抑制するという効果が得られる。また、Ａｌ金属にＣｕを添加したＡｌＣｕ合金を採用した場合には、好適な低抵抗化を施すことができる。
【００１３】
また、本発明の薄膜トランジスタの製造方法は、先に記載の薄膜トランジスタの製造方法であり、高融点金属層は、高純度の高融点金属又は高融点金属の化合物であることを特徴とする。
本発明によれば、先に記載した製造方法と同様の効果を奏する。
ここで、高融点金属層の材料としては、Ｔｉ、Ｗ、Ｔａ、Ｍｏ、Ｃｒのいずれかを含有することが好ましい。
【００１４】
また、本発明の薄膜トランジスタの製造方法は、先に記載の薄膜トランジスタの製造方法であり、高融点金属はＴｉであることを特徴とする請求項６に記載の薄膜トランジスタの製造方法。
本発明によれば、高融点金属としてＴｉを採用することにより、ＡｌとＴｉとが合金化しやすい性質を有しているので、ドライエッチング等のパターニングを施した場合に、ＡｌがＴｉに取り囲まれながらエッチングされる。即ち、Ａｌ単独で存在させるよりもＴｉを介在させることでＡｌのエッチングを良好に行うことが可能となり、Ａｌのエッチング残りを低減できる。
【００１５】
また、本発明の薄膜トランジスタの製造方法は、先に記載の薄膜トランジスタの製造方法であり、高融点金属の化合物はＴｉＮであることを特徴とする。
本発明によれば、上記に記載した良好なエッチング性が得られるという効果を奏すると共に、ＴｉＮ膜と接触する他の材料との密着性を向上させることができる。例えば、ＴｉＮ膜上に層間絶縁膜として窒化物（ＳｉＮ等）や酸窒化物（ＳｉＯＮ等）が形成された場合には、ＴｉＮに対する窒化物や酸窒化物の密着性を向上させることができる。
【００１６】
また、本発明の薄膜トランジスタは、半導体膜と、当該半導体膜に接続されたソース電極及びドレイン電極と、半導体膜にゲート絶縁膜を介して配置されたゲート電極とを具備する薄膜トランジスタにおいて、半導体膜には不純物が注入されていると共に、当該不純物が水分を含む雰囲気下の熱処理により活性化されていることを特徴とする。
本発明によれば、水分を含む雰囲気下における熱処理が施されているので、半導体膜内の不純物が活性化、活性化された薄膜トランジスタとなる。また、低温の熱処理が施されているので、Ａｌ等の材料からなるゲート電極においてヒロック等の欠陥が抑制された薄膜トランジスタとなる。更に、従来技術と比較して、高温の熱処理による不純物の活性化が不要になると共に、Ａｌ配線の耐熱性を得るための陽極酸化処理を施す必要もなく、また、陽極酸化膜自体のエッチングを施す必要もない。即ち、工程の簡略化を達成された薄膜トランジスタとなり、当該薄膜トランジスタの歩留まり向上を達成し、更に、低コストの薄膜トランジスタとなる。
また、高圧の水雰囲気で熱処理が施されるので、水分の作用によって薄膜トランジスタを構成する各膜の膜質を変化させ、信頼性が向上された薄膜トランジスタとなる。例えば、水雰囲気で熱処理により、シリコン酸化膜等の絶縁膜に水分が浸入し、不安定な結合状態のシリコン酸化膜の弱い結合が切れると共にその箇所に−ＯＨ基が埋まる。これによってシリコン酸化膜の膜質の改善や、欠陥の補償を施すことができる。
【００１７】
また、本発明の電気光学装置は、半導体膜と、当該半導体膜に接続されたソース電極及びドレイン電極と、半導体膜にゲート絶縁膜を介して配置されたゲート電極とを具備する薄膜トランジスタを有する電気光学装置において、半導体膜には不純物が注入されていると共に、当該不純物が水分を含む雰囲気下の熱処理により活性化されていることを特徴とする。
本発明によれば、先に記載したトランジスタを有する電気光学装置となるので、同様の効果を奏すると共に、電気光学装置の高性能化、及び低コスト化を達成できる。
【００１８】
また、本発明の電子機器は、先に記載の電気光学装置を備えることを特徴とする。
このような電子機器としては、例えば、携帯電話機、移動体情報端末、時計、ワープロ、パソコンなどの情報処理装置などを例示することができる。このように電子機器の表示部に、本発明の電気光学装置を採用することによって、製造コストが低減された電子機器を提供することが可能となる。
【００１９】
【発明の実施の形態】
以下、本発明の薄膜トランジスタの製造方法、薄膜トランジスタ、電気光学装置、及び電子機器について、図１〜図１２を参照して説明する。
【００２０】
（ウエットアニール装置）
まず、図１を参照して、ウエットアニールを行う装置について説明する。
当該ウエットアニール装置は、本発明の特徴点となる半導体膜内の不純物を活性化させる工程で用いられる装置である。
また、本実施形態のウエットアニール処理とは、本発明の熱処理に相当するものである。
図１に示すようにウエットアニール装置は、図１（ａ）に示すホットプレート型構造と、図１（ｂ）に示すホットウォール型構造とに大きく大別できる。次に、それぞれの構造について説明する。
【００２１】
図１（ａ）に示すように、ホットプレート型ウエットアニール装置２００は、温度調整可能なホットプレート２０１と、被処理物である基板２０２と、水の入った容器２０４と、基板２０２と容器２０４とを所定の空間内に密閉する石英容器２０３とによって構成されている。
【００２２】
次に、当該ウエットアニール装置２００の動作について簡単に説明する。
まず、ホットプレート２０１に設けられている加熱装置（不図示）が動作することにより、ホットプレート２０１の温度が４００℃以下に設定される。この状態で、ホットプレート２０１上に、多結晶シリコン膜、ゲート絶縁膜、ゲート電極等が形成された基板２０２を配置し、基板２０２と水の入った容器２０４を石英容器２０３で覆った状態で保持する。これにより、容器２０４内の水が気化し、石英容器２０３内は水分を含む雰囲気となる。この時、基板２０２はホットプレート２０１に接しているためホットプレート２０１の温度により４００℃程度に保たれている。
【００２３】
この方法でウエットアニールを施すことにより、多結晶シリコン膜内に注入されている不純物が活性化させることができる。更に、基板２０２の温度が４００℃以下に保持されるので、Ａｌ金属からなるゲート電極におけるヒロックの発生が抑制される。また、シリコン酸化膜からなる層間絶縁膜に水分（Ｈ２Ｏ）が侵入していき、不安定な結合を持つシリコン酸化膜の弱い結合が切れて、同時にその箇所が−ＯＨ基で埋められることになり、シリコン酸化膜の膜質を改善することができる。
【００２４】
図１（ｂ）に示すように、ホットウォール型ウエットアニール装置３００は、石英反応室３０１と、当該石英反応室３０１の中央部付近の石英ポート３０２と、所定温度で石英反応室３０１内を加熱する炉ヒータ３０５と、所定流量のガスを石英反応室３０１内に供給するガス導入装置３０６と、石英反応室３０１内の圧力を所定値に制御する排気装置３０７とによって構成されている。更に、石英ポート３０２には、案内溝３０４が設けられており、この案内溝３０４に被処理物である基板３０３を水平に設置するようになっている。なお、図１（ｂ）では基板３０３は水平に配置されているが、これに限らず垂直或いは傾斜状態で設置することも可能となっている。また、排気装置３０７の構成として、ポンプ採用した場合には、石英反応室３０１内のガスの置換を素早く行うことが可能となる。
【００２５】
次に、当該ウエットアニール装置３００の動作について簡単に説明する。
まず、炉ヒータ３０５によって、石英反応室３０１内を所定の温度に昇温させる。本実施形態では、石英反応室３０１内の温度を４００℃以下に設定する。更に、ガス導入装置３０６は、石英反応室３０１内に所定流量の窒素を導入し、石英反応室３０１内の大気を取り除く。石英反応室３０１が所定の温度となった後、窒素ガスを続けて導入しながら、基板３０３を石英反応室３０１に挿入する。基板３０３を挿入後、基板３０３が所定の温度になるまで保持する。その後、ガス導入装置３０６を介して石英反応室３０１に導入されるガスを窒素から水蒸気に切り替える。水蒸気は、水のバブリングによって発生させてもよいし、水素と酸素の燃焼によって発生させてもよい。いずれの場合であっても、ガス導入装置３０６から石英反応室３０１に導入される水蒸気は水の分圧が０．５ＭＰａ程度の雰囲気であることが好ましい。石英反応室３０１に導入されるガスは、排気装置３０７から排気され、石英反応室３０１内は所定の圧力、例えば大気圧に保持される。このようにして基板３０３は、所定の時間、例えば１時間〜３時間保持され、ウエットアニールされる。ウエットアニール終了後、ガス導入装置３０６を介して石英反応室３０１に導入されるガスを水蒸気から酸素あるいは窒素等に切り替えて、石英反応室３０１内の水蒸気を排気装置３０７から排気することにより、石英反応室３０１内の結露を抑える。その後、基板３０３を石英反応室３０１から取り出す。
【００２６】
上記のウエットアニール装置３００を用いた場合は、ホットプレートを用いた場合に比べて、水蒸気の流量のコントロールが容易であり、基板３０３の温度を均一にすることができ、しかも石英反応室内を４００℃以下に保つことが可能となるため、より好適にゲート電極におけるヒロックの発生を抑制し、シリコン酸化膜の膜質を改善することが可能となる。
【００２７】
（薄膜トランジスタの製造方法）
次に、図２〜図５を参照して、薄膜トランジスタの製造方法について説明する。この製造方法により形成される薄膜トランジスタは、多結晶シリコンＴＦＴのスイッチング素子に相当するものである。
当該薄膜トランジスタの製造方法においては、上記のホットウォール型ウエットアニール装置３００を用いることにより、本発明の特徴であるウエットアニール（熱処理）を施すことにより、不純物の活性化を施している。
なお、図２〜図５においては、図１のホットウォール型ウエットアニール装置３００と同一の構成についての説明を簡略化している。
【００２８】
まず、図２（ａ）に示すように、ガラス基板１４としてＯＡ−２（商品名、日本電気ガラス社製）、あるいは７０５９（商品名、コーニング社製）等を準備し、ガラス基板１４上の全面に、電子サイクロトロン共鳴（Ｅｌｅｃｔｒｏｎ  Ｃｙｃｌｏｔｒｏｎ  Ｒｅｓｏｎａｎｃｅ、以下、ＥＣＲと記す）によるＰＥＣＶＤ法、あるいはＴＥＯＳ−ＰＥＣＶＤ法を用いて、膜厚１００〜５００ｎｍ程度の下地絶縁膜１５（ＳｉＯ２膜）を形成する。
ここで、ガラス基板１４は、先に記載したウエットアニール装置に載置される基板２０２、３０３に相当するものである。
【００２９】
次に、図２（ｂ）に示すように、下地ＳｉＯ２膜１５上の全面に、ジシラン（Ｓｉ２Ｈ６）を原料とした温度４５０℃のＬＰＣＶＤ法、あるいはモノシラン（ＳｉＨ４）を原料とした温度３２０℃のＰＥＣＶＤ法を用いて、膜厚５０ｎｍ程度のアモルファスシリコン層１６を形成する。
次に、アモルファスシリコン層１６上からレーザーアニールを施す。この際には、ＸｅＣｌ、ＫｒＦ等のエキシマレーザーを用い、エネルギー密度を２００〜３００ｍＪ／ｃｍ２程度とする。
【００３０】
このレーザーアニールによって、図２（ｃ）に示すようにアモルファスシリコン層１６が結晶化され、本発明の半導体膜に相当する多結晶シリコン層１７が形成される。その後、更に温度３００℃のＨ２アニールを行う。
【００３１】
次に、図２（ｄ）に示すように、多結晶シリコン層１７のパターニングを行った後、図２（ｅ）に示すように、ＥＣＲ−ＰＥＣＶＤ法、あるいはＴＥＯＳ−ＰＥＣＶＤ法を用いて、多結晶シリコン層１７を覆う膜厚１２０ｎｍ程度のゲート絶縁膜１８（ＳｉＯ２膜）を形成する。
【００３２】
次に、スパッタ法によりチタニウム（Ｔｉ）膜、アルミニウム（Ａｌ）膜、窒化チタニウム（ＴｉＮ）膜を順次全面に堆積させて、図３（ｆ）に示すように、これをパターニングすることにより、Ｔｉ膜１９ａ、Ａｌ膜１９ｂ、及びＴｉＮ膜１９ｃからなるゲート電極１９を形成する。ここで、Ｔｉ膜１９ａ及びＴｉＮ膜１９ｃは、それぞれ本発明の高融点金属及び高融点金属の窒素化合物に相当するものである。また、本実施形態のＡｌ膜１９ｂは、高純度Ａｌの単金属材料である。また、Ｔｉ膜１９ａ、Ａｌ膜１９ｂ、及びＴｉＮ膜１９ｃの各膜厚は、それぞれ１００ｎｍ、４００ｎｍ及び５０ｎｍであることが好ましい。
【００３３】
次に、図３（ｇ）に示すように、このゲート電極１９をマスクとしてＰＨ３／Ｈ２を用いたイオンドーピング（不純物注入）を行うことによってＮｃｈ側の薄膜トランジスタのソース、ドレイン領域２０、２０を形成し、ついで、Ｂ２Ｈ６／Ｈ２を用いたイオンドーピングを行うことによってＰｃｈ側の薄膜トランジスタのソース、ドレイン領域（図示せず）を形成する。この際、ソース、ドレイン領域２０、２０の間の領域がチャネル領域となる。また、いずれのイオンドーピングについても、ドーズ量は例えば７×１０１５ａｔｏｍｓ／ｃｍ２程度とする。ついで、３００℃、２時間のＨ２アニールを行う。
【００３４】
次に、図３（ｈ）に示すように、ＴＥＯＳ−ＰＥＣＶＤ法により膜厚５００〜１０００ｎｍ程度、好ましくは８００ｎｍの層間絶縁膜２１（ＳｉＯ２膜）を形成する。
この層間絶縁膜２１は、後の工程で水雰囲気の熱処理を施す際のゲート電極１９及び多結晶シリコン層１７の保護膜となる。
【００３５】
次に、図３（ｉ）に示すように、上述のホットウォール型ウエットアニール装置３００を用いて、ウエットアニール処理を施すことにより、多結晶シリコン層１７におけるソース、ドレイン領域２０、２０の不純物の活性化を施す。即ち、石英反応室３０１内にガラス基板１４を配置させた状態で、炉ヒータ３０５が所定の温度に石英反応室３０１内を４００℃以下の好適な温度に昇温させ、ガス導入装置３０６が石英反応室３０１内に水蒸気を供給し、排気装置３０７が石英反応室３０１内を所定圧力に保持しつつ水蒸気を排気する。
このようなウエットアニール処理を施すことにより、従来よりも低温でソース、ドレイン領域２０、２０の不純物が活性化される。更に、Ａｌ膜１９ｂを具備するゲート電極１０に対して、熱負荷のダメージを与えることがないので、ヒロックの発生が抑制される。
【００３６】
また、ウエットアニール処理における水蒸気は、石英反応室３０１内で高温高圧状態となっており、常温常圧における水の状態と比較して高い腐食性を有している。そのため、多結晶シリコン層１７やゲート電極１９が露呈した状態では、水蒸気が接触することにより多結晶シリコン層１７の腐食やゲート電極１９におけるヒロックの発生を招いてしまうが、ウエットアニール処理に先立って、層間絶縁膜２１が形成されるので、当該層間絶縁膜２１が多結晶シリコン層１７やゲート電極１９を保護し、多結晶シリコン層１７への腐食やゲート電極１９におけるヒロックの発生が抑制される。
【００３７】
また、ウエットアニール処理を施すことにより、シリコン酸化膜からなる層間絶縁膜２１の膜質の改善や、欠陥の補償が施される。ここで、図５を参照して、シリコン酸化膜の膜質改善について詳述する。
図５（ａ）に示すように、シリコン（Ｓｉ）原子と酸素（Ｏ）原子の結合に弱い個所１１がある場合には、このような不安定な結合を持つシリコン酸化膜では電気的特性の変動が生じてしまうが、ウエットアニール処理を施すことにより、図５（ｂ）に示すようにシリコン酸化膜中に水分（Ｈ２Ｏ）が浸入していき、一旦、弱い結合１１が切れると同時にその個所が−ＯＨ基で埋まる。その後、図５（ｃ）に示すように、再度、水分が脱離するとともにシリコン原子と酸素原子の強い結合１２ができる。このように、ウエットアニール処理を経ることによってシリコン酸化膜中の結合が安定化するため、電気的特性の変動が著しく小さくなる。
【００３８】
次に、図４（ｊ）に戻り、薄膜トランジスタの製造方法について引き続き説明する。
上述のウエットアニール処理を施した後に、図４（ｊ）に示すように、層間絶縁膜２１を貫通して多結晶シリコン層上のソース、ドレイン領域２０、２０に通じるコンタクトホール２２、２２を開口する。当該コンタクトホール２２、２２の形成方法は、ドライエッチング法が用いられる。
更に、コンタクトホール２２、２２を埋設し、且つ、層間絶縁膜２１の表面を被覆するように、Ｔｉ膜、Ａｌ−Ｃｕ（アルミニウム銅合金）膜、ＴｉＮ膜を順次全面に堆積させる。更に、これをパターニングすることにより、Ｔｉ膜２３ａ、Ａｌ−Ｃｕ膜２３ｂ、及びＴｉＮ膜２３ｃからなるソース・ドレイン電極２３、２３を形成する。当該ソース・ドレイン電極２３、２３は、ソース、ドレイン領域２０、２０に電圧を印加するための電極である。また、Ｔｉ膜２３ａ、Ａｌ−Ｃｕ膜２３ｂ、及びＴｉＮ膜２３ｃの各膜厚は、それぞれ１００ｎｍ、４００ｎｍ及び５０ｎｍであることが好ましい。
ここで、Ａｌ−Ｃｕ膜２３ｂに代わり、ゲート電極１９と同様に高純度のＡｌの単金属材料を用いて形成した場合には、ゲート電極１９、ソース・ドレイン電極２３、２３を同一の積層構造にすることで、同一の製造工程、製造ラインで形成することが可能となり、工程管理を容易にすることが可能となる。
【００３９】
次に、図４（ｋ）に示すように、ソース・ドレイン電極２３、２３及び層間絶縁膜２１を被覆するように、ＳｉＮ膜２４を膜厚２００ｎｍで形成する。
更に、窒素雰囲気において、上述のウエットアニール処理よりも低い温度、例えば３００℃で、６０分間の熱処理を施す。これにより、多結晶シリコン層１７内の不純物が更に活性化され、即ち、不純物の活性化が補完される。また、ウエットアニール処理よりも低い温度の熱処理であるので、Ａｌ膜１９ｂ及びＡｌ−Ｃｕ膜２３ｂにおけるヒロックの発生が抑制される。
【００４０】
上述したように、本実施形態の薄膜トランジスタの製造方法においては、ウエットアニール処理を採用しているので、低温の熱処理が可能となり、これによって多結晶シリコン層１７内における不純物の活性化を施すことができる。従って、Ａｌ膜１９ｂを具備するゲート電極１９に対してダメージを与えることがなく、ヒロックの発生を抑制することができる。更に、従来技術と比較して、高温の熱処理による不純物の活性化を行う必要がなく、更に、Ａｌ配線の耐熱性を得るための陽極酸化処理を施す必要がなく、また、陽極酸化膜自体のエッチングを施す必要もない。即ち、工程の簡略化を達成することができ、多結晶シリコンＴＦＴの歩留まり向上を達成し、薄膜トランジスタの製造コストの低減を実現できる。
【００４１】
また、高圧の水雰囲気を用いてウエットアニール処理を施すことで、水分の作用によって薄膜トランジスタを構成する各膜の膜質を変化させ、薄膜トランジスタの信頼性を向上させることが可能となる。例えば、層間絶縁膜２１はじめとするシリコン酸化膜の膜質を改善することができる。即ち、酸化膜をウエットアニール処理することによって、酸化膜中の弱い結合が加水分解によって分解され、また脱水して再結合することを繰り返すことにより、酸化膜を安定化することができる。その結果、シリコン酸化膜からなる層間絶縁膜２１や下地絶縁膜１５等の絶縁膜の膜質をも安定化することができ、薄膜トランジスタの電気的特性の変動を低減し、信頼性を向上させることができる。
【００４２】
また、ウエットアニール処理を施す前に、多結晶シリコン層１７の上方に層間絶縁膜２１を形成しているので、多結晶シリコン層１７やゲート電極１９に対して、ウエットアニール処理における腐食性を有する水蒸気が直接的に接触することなく、多結晶シリコン層１７やゲート電極１９を保護するので、多結晶シリコン層１７の腐食やゲート電極１９におけるヒロックの発生を防止することができる。
【００４３】
また、ウエットアニール処理後において、層間絶縁膜２４を形成し低温の熱処理を施すことにより、多結晶シリコン層１７内の不純物を更に活性化させることが可能となり、即ち、不純物の活性化を補完することができる。
また、上述の水雰囲気における熱処理よりも低い温度の熱処理を施すので、Ａｌ膜１９ｂ、Ａｌ−Ｃｕ膜２３ｂを有するゲート電極、ソース電極、ドレイン電極に対してダメージを与えることがなく、ヒロック等の欠陥の発生を抑制することができる。
【００４４】
また、ゲート電極１９を形成した後の工程における処理温度は、処理温度が４００℃以下となっているので、Ａｌ金属におけるヒロックの発生を防止することが可能となる。
【００４５】
また、ゲート電極１９及びソース・ドレイン電極２３、２３においては、低抵抗金属からなるＡｌ膜１９ｂ、Ａｌ−Ｃｕ膜２３ｂを具備しているので、ＴＦＴ回路配線が微細化された場合でも、基板面積が大型化された場合でも、ＴＦＴ駆動電力の低電力化を達成することができる。
【００４６】
また、Ａｌ膜１９ｂ、Ａｌ−Ｃｕ膜２３ｂに対して、高融点金属のＴｉ膜１９ａ、２３ａと、ＴｉＮ膜１９ｃ、２３ｃとが積層形成されているので、これら高融点金属は、所謂キャップ層及びバリア層として機能させることが可能となる。即ち、ＣＶＤ（化学的気相成長）工程等の熱処理工程に起因するＡｌ膜１９ｂ、Ａｌ−Ｃｕ膜２３ｂにおけるヒロックの発生を防止できる。更に、Ａｌ膜１９ｂ、Ａｌ−Ｃｕ膜２３ｂと下地膜材料との相互活性化を防止できる。
【００４７】
また、ゲート電極１９及びソース・ドレイン電極２３、２３として、Ａｌと合金化しやすい性質を有するＴｉを採用しているので、ドライエッチング等のパターニングを施した場合に、ＡｌがＴｉに取り囲まれながらエッチングされる。即ち、Ａｌ単独で存在させるよりもＴｉを介在させることでＡｌのエッチングを良好に行うことが可能となり、Ａｌのエッチング残りを低減できる。
【００４８】
なお、本発明の技術範囲は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば上記実施形態では、薄膜トランジスタの形態としてトップゲート型薄膜トランジスタの例を挙げたが、ゲート電極が下側、シリコン薄膜が上側に位置するボトムゲート型薄膜トランジスタに本発明を適用することもできる。また、シリコン薄膜としては、多結晶シリコンに限らず、アモルファスシリコンを用いてもよい。そして、上記実施形態で用いた各種膜の膜厚、各工程の製造条件等の具体的な数値に関しては、適宜設計変更が可能である。
【００４９】
また、上記実施形態においては、ゲート絶縁膜を介してソース、ドレイン領域およびチャネル領域に対向するゲート電極を形成した後にウエットアニール処理を行うこととしたが、これに加えて、下地ＳｉＯ２膜形成後、ゲートＳｉＯ２膜形成後、層間絶縁膜形成後等にウエットアニール処理を追加してもよい。これらのシリコン酸化膜形成直後にウエットアニール処理を行う場合、水分が短時間でシリコン酸化膜中に浸入するため、例えば数分以上というようにアニール時間をより短縮しても同様の効果を得ることができる。
【００５０】
また、本実施形態においては、ゲート電極１９のＡｌ膜１９ｂは、高純度Ａｌ材料により形成しているが、Ａｌ合金材料により形成してもよい。Ａｌ合金としては、ソース・ドレイン電極２３、２３のようにＡｌ−Ｃｕ合金を採用することにより、低抵抗化を達成することができる。
また、Ａｌ金属にＮｄを添加したＡｌＮｄ合金を採用した場合には、高融点金属からなるキャップ層やバリア層を形成する必要がなく、ヒロックの発生を抑制し、下地膜材料との相互活性化を抑制するという効果が得られる。
【００５１】
また、本実施形態においては、高融点金属層の材料としてＴｉを採用しているが、当該Ｔｉに代えて、Ｗ、Ｔａ、Ｍｏ、Ｃｒのいずれかの金属を採用してもよい。
【００５２】
（電気光学装置）
（液晶表示装置）
次に、上述の製造方法を用いて形成された薄膜トランジスタを具備するアクティブマトリクス基板と、当該アクティブマトリクス基板を具備する液晶表示装置（電気光学装置）について説明する。
図６は、シリコン薄膜による相補型薄膜トランジスタ構造のソース線ドライバ回路８１２及びゲート線ドライバー回路８２１と画素マトリクス８２２とが同一の透明基板上に形成されたアクティブマトリクス基板８１１の構成を示した図である。
【００５３】
ソース線ドライバー回路８１２は、シフトレジスタ８１３、薄膜トランジスタよりなるサンプルホールド回路８１７、８１８、８１９、及びビデオ信号バス８１４、８１５、８１６を含み、ゲート線ドライバー回路８２１はシフトレジスタ８２０及び必要に応じてバッファー８２３を含んでいる。また、画素マトリクス８２２は、前記ソース線ドライバー回路８１２に接続される複数のソース線８２６、８２７、８２８、ゲート線ドライバー回路８２１に接続される複数のゲート線８２４、８２５及びソース線とゲート線に接続された画素８３３、８３３を含んでいる。当該画素はＴＦＴ８２９及び液晶セル８３０を含み、該液晶セル８３０は画素電極と対向電極８３１と液晶よりなる。尚、前記シフトレジスタ８１３及び８２０はソース線及びゲート線を順次選択する機能を有する他の回路、例えばカウンター及びデコーダで代用しても差し支えない。ソース線ドライバー回路の入力端子８３４、８３５、８３６には、それぞれクロック信号ＣＬＸ、スタート信号ＤＸ、ビデオ信号Ｖ１、Ｖ２、Ｖ３が入力され、ゲート線ドライバー回路の入力端子８３７、８３８には、それぞれクロック信号ＣＬＹ、スタート信号ＤＹが入力される。
【００５４】
更に、上述のアクティブマトリクス基板を用いて製造された液晶表示装置（電気光学装置）の例について説明する。
液晶表示装置（液晶表示パネル）は、例えば、図７に示すように、バックライト９００、偏光板９２２、アクティブマトリクス基板９２３と、アクティブマトリクス基板上のドライバー回路部９２３１と、液晶９２４と、対向基板（カラーフィルタ基板）９２５、偏光板９２６とからなる。
このような構成の液晶表示装置においては、先に記載した薄膜トランジスタを備えるので、同様の効果を奏すると共に、電気光学装置の高性能化、及び低コスト化を達成できる。
【００５５】
（有機エレクトロルミネッセンス装置）
次に、上述のアクティブマトリクス基板を用いた有機エレクトロルミネッセンス装置（以下有機ＥＬ装置と称す。）について説明する。
図８は、上記の多層配線基板の製造方法により一部の構成要素が製造された有機ＥＬ装置の側断面図であり、まずこの有機ＥＬ装置の概略構成を説明する。
図８に示すようにこの有機ＥＬ装置３０１は、基板３１１、回路素子部３２１、画素電極３３１、バンク部３４１、発光素子３５１、陰極３６１（対向電極）、および封止基板３７１から構成された有機ＥＬ素子３０２に、フレキシブル基板（図示略）の配線および駆動ＩＣ（図示略）を接続したものである。回路素子部３２１は基板３１１上に形成され、複数の画素電極３３１が回路素子部３２１上に整列している。そして、各画素電極３３１間にはバンク部３４１が格子状に形成されており、バンク部３４１により生じた凹部開口３４４に、発光素子３５１が形成されている。陰極３６１は、バンク部３４１および発光素子３５１の上部全面に形成され、陰極３６１の上には封止用基板３７１が積層されている。
回路素子部３２１は、ボトムゲート型構造のＴＦＴ３２１ａと、第１層間絶縁膜３２１ｂと、第２層間絶縁膜３２１ｃとを備えた構成となっている。当該ＴＦＴ３２１ａにおいては、先に記載した薄膜トランジスタが採用されている。
発光素子３５１は、液体吐出法により形成される部位であり、また、上記平坦化された第１層間絶縁膜３２１ｂ及び第２層間絶縁膜３２１の上部に形成されるものである。
このような有機ＥＬ装置３０１は、液体吐出法を用いて形成された発光素子３５１を備える所謂高分子型有機ＥＬ装置である。
【００５６】
有機ＥＬ素子を含む有機ＥＬ装置３０１の製造プロセスは、バンク部３４１を形成するバンク部形成工程と、発光素子３５１を適切に形成するためのプラズマ処理工程と、発光素子３５１を形成する発光素子形成工程と、陰極３６１を形成する対向電極形成工程と、封止用基板３７１を陰極３６１上に積層して封止する封止工程とを備えている。
【００５７】
発光素子形成工程は、凹部開口３４４、すなわち画素電極３３１上に正孔注入層３５２および発光層３５３を形成することにより発光素子３５１を形成するもので、正孔注入層形成工程と発光層形成工程とを具備している。そして、正孔注入層形成工程は、正孔注入層３５２を形成するための第１組成物（液状体）を各画素電極３３１上に吐出する第１吐出工程と、吐出された第１組成物を乾燥させて正孔注入層３５２を形成する第１乾燥工程とを有し、発光層形成工程は、発光層３５３を形成するための第２組成物（液状体）を正孔注入層３５２の上に吐出する第２吐出工程と、吐出された第２組成物を乾燥させて発光層３５３を形成する第２乾燥工程とを有している。
【００５８】
このように構成された有機ＥＬ装置においては、先に記載の薄膜トランジスタを備えているので、先に記載の同様の効果を奏する。
なお、上記の有機ＥＬ装置は、高分子型に限らずに低分子型であってもよい。
【００５９】
（電子機器）
次に、上述の液晶表示装置（液晶表示パネル）を用いて構成される電子機器は、図９に示す表示情報出力源１０００、表示情報処理回路１００２、表示駆動回路１００４、液晶パネルなどの表示パネル１００６、クロック発生回路１００８及び電源回路１０１０を含んで構成される。
表示情報出力源１０００は、ＲＯＭ、ＲＡＭなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、ビデオ信号等の表示情報を出力する。表示情報処理回路１００２は、クロック発生回路１００８からのクロックに基づいて表示情報を処理して出力する。この表示情報処理回路１００２は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含むことができる。表示駆動回路１００４は、走査側駆動回路及びデータ側駆動回路を含んで構成され、液晶パネル１００６を表示駆動する。電源回路１０１０は、上述の各回路に電力を供給する。
【００６０】
このような構成の電子機器の具体例として、図１０に示す液晶プロジェクタ、図１１に示すマルチメディア対応のパーソナルコンピュータ（ＰＣ）、及びエンジニアリング・ワークステーション（ＥＷＳ）、図１２に示すページャ、或いは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
【００６１】
図１０に示す液晶プロジェクタは、透過型液晶パネルをライトバルブとして用いた投写型プロジェクタであり、例えば３板プリズム方式の光学系を用いている。
図１０において、プロジェクタ１１００では、白色光源のランプユニット１１０２から射出された投写光がライトガイド１１０４の内部で、複数のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲ、Ｇ、Ｂの３原色に分けられ、それぞれの色の画像を表示する３枚の液晶パネル１１１０Ｒ、１１１０Ｇおよび１１１０Ｂに導かれる。そして、それぞれの液晶パネル１１１０Ｒ、１１１０Ｇおよび１１１０Ｂによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。ダイクロイックプリズム１１１２では、レッドＲおよびブルーＢの光が９０°曲げられ、グリーンＧの光が直進するので各色の画像が合成され、投写レンズ１１１４を通してスクリーンなどにカラー画像が投写される。
【００６２】
図１１に示すパーソナルコンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示パネルからなる液晶表示画面１２０６とを有する。
図１２に示すページャ１３００は、金属製フレーム１３０２内に、液晶表示基板１３０４、バックライト１３０６ａを備えたライトガイド１３０６、回路基板１３０８、第１，第２のシールド板１３１０，１３１２、２つの弾性導電体１３１４，１３１６、及びフィルムキャリアテープ１３１８を有する。２つの弾性導電体１３１４，１３１６及びフィルムキャリアテープ１３１８は、液晶表示基板１３０４と回路基板１３０８とを接続するものである。
ここで、液晶表示基板１３０４は、２枚の透明基板１３０４ａ，１３０４ｂの間に液晶を封入したもので、これにより少なくともドットマトリクス型の液晶表示パネルが構成される。一方の透明基板に、図９に示す駆動回路１００４、あるいはこれに加えて表示情報処理回路１００２を形成することができる。液晶表示基板１３０４に搭載されない回路は、液晶表示基板の外付け回路とされ、図１０の場合には回路基板１３０８に搭載できる。
図１２はページャの構成を示すものであるから、液晶表示基板１３０４以外に回路基板１３０８が必要となるが、電子機器用の一部品として液晶表示装置が使用される場合であって、透明基板に表示駆動回路などが搭載される場合には、その液晶表示装置の最小単位は液晶表示基板１３０４である。あるいは、液晶表示基板１３０４を筺体としての金属フレーム１３０２に固定したものを、電子機器用の一部品である液晶表示装置として使用することもできる。更に、バックライト式の場合には、金属製フレーム１３０２内に、液晶表示基板１３０４と、バックライト１３０６ａを備えたライトガイド１３０６とを組み込んで、液晶表示装置を構成することができる。これらに代えて、図１３に示すように、液晶表示基板１３０４を構成する２枚の透明基板１３０４ａ，１３０４ｂの一方に、金属の導電膜が形成されたポリイミドテープ１３２２にＩＣチップ１３２４を実装したＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）１３２０を接続して、電子機器用の一部品である液晶表示装置として使用することもできる。
【００６３】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の各種の液晶パネルの駆動に適用されるものに限らず、プラズマディスプレー装置や、図８に示した有機ＥＬ装置にも適用可能である。
【図面の簡単な説明】
【図１】本発明の実施形態におけるウエットアニール装置を示す側断面図。
【図２】本発明の実施形態における薄膜トランジスタの製造方法の工程図。
【図３】本発明の実施形態における薄膜トランジスタの製造方法の工程図。
【図４】本発明の実施形態における薄膜トランジスタの製造方法の工程図。
【図５】本発明の実施形態における膜質改善のメカニズムを示す図。
【図６】本発明の実施形態におけるアクティブマトリクス基板の構成図。
【図７】本発明の実施形態における液晶表示装置の構成図。
【図８】本発明の実施形態における有機ＥＬ装置の概略構成図。
【図９】本発明の実施形態における液晶表示装置を備える電子機器を示す図。
【図１０】本発明の実施形態における電子機器の液晶プロジェクタの構成図。
【図１１】本発明の実施形態における電子機器のコンピュータを示す図。
【図１２】本発明の実施形態における電子機器のページャを示す図。
【図１３】本発明の実施形態における電子機器に実装したＴＣＰを示す図。
【符号の説明】
１７…多結晶シリコン層（半導体膜）
１８…ゲート絶縁膜
１９…ゲート電極
１９ｂ…Ａｌ膜（Ａｌ系金属層）
１９ａ、２３ａ…Ｔｉ膜（高融点金属層）
１９ｃ、２３ｃ…ＴｉＮ膜（高融点金属層）
２１…層間絶縁膜
２３…ソース電極、ドレイン電極
２３ｂ…Ａｌ−Ｃｕ膜（Ａｌ系金属層）
【図１】
2005044936.tif 000003
【図２】
2005044936.tif 000004
【図３】
2005044936.tif 000005
【図４】
2005044936.tif 000006
【図５】
2005044936.tif 000007
【図６】
2005044936.tif 000008
【図７】
2005044936.tif 000009
【図８】
2005044936.tif 000010
【図９】
2005044936.tif 000011
【図１０】
2005044936.tif 000012
【図１１】
2005044936.tif 000013
【図１２】
2005044936.tif 000014
【図１３】
2005044936.tif 000015