(57)【要約】【課題】  簡単な回路構成で、アイソレーション特性がよく、小形の高周波スイッチ装置を構成する。【解決手段】  この高周波スイッチ装置は、一つの極とこの極から二分岐した経路の一端に第１のポート及び第２のポートを有するＳＰＤＴスイッチであるＳＰＤＴ（Ａ）１２の第２ポート１２ｃが終端抵抗１２ｄを介して、またＳＰＤＴ（Ｂ）１４の第２ポート１４ｃが終端抵抗１４ｄを介してそれぞれ接地され、このＳＰＤＴ（Ａ）１２の第１ポート１２ｂ、ＳＰＤＴ（Ｂ）１４の第１ポート１４ｂがＳＰＤＴ（Ｃ）１６の第１ポート１６ｂおよび第２ポート１６ｃに個別に接続された構成を備えるものである。【選択図】        図１
2005117467.tif 000002
【特許請求の範囲】
【請求項１】
一つの極とこの極から二分岐した経路の一端に第１のポート及び第２のポートを有するＳＰＤＴスイッチであって第２のポートが所定のインピーダンスを有する終端抵抗を介して接地された第１、第２のＳＰＤＴスイッチと、第１のポート及び第２のポートに上記第１、第２のＳＰＤＴスイッチの第１のポートが個別に接続された第３のＳＰＤＴスイッチとを備えた高周波スイッチ装置。
【請求項２】
さらに、第２のポートが所定のインピーダンスを有する終端抵抗を介して接地された第４のＳＰＤＴスイッチと、第３のＳＰＤＴスイッチの極及び上記第４のＳＰＤＴスイッチの第１のポートが第１のポート及び第２のポートに個別に接続された第５のＳＰＤＴスイッチとを備えたことを特徴とする請求項１記載の高周波スイッチ装置。
【請求項３】
第１、第２のＳＰＤＴスイッチはそれぞれ第１、第２、第３及び第４の電界効果型トランジスタを備え、ソース及びドレインを介して第１、第２の電界効果型トランジスタが相互に直列に接続され、この第１、第２の電界効果型トランジスタの接続点でない接続後の一端を極とし他端を第１のポートとし、それぞれのソース及びドレインを介して相互に並列に接続された第３，第４の電界効果型トランジスタが上記第１、第２の電界効果型トランジスタの極側においてシャント接続されるとともに所定のインピーダンスを有する終端抵抗を介して接地端に接続された構成を有し、第３、５のＳＰＤＴスイッチはそれぞれ、第５、第６、第７及び第８の電界効果型トランジスタを備え、第５の電界効果型トランジスタのソースまたはドレインの一端を第１のポートとしこの第５の電界効果型トランジスタの第１のポート側と接地端との間で第６の電界効果型トランジスタがソースおよびドレインを介してシャント接続され、第７の電界効果型トランジスタのソースまたはドレインの一端を第２のポートとしこの第７の電界効果型トランジスタの第２のポート側と接地端の間で第８の電界効果型トランジスタがソースおよびドレインを介してシャント接続されるとともに、第５、第７の電界効果型トランジスタのソースまたはドレインの他端を接続して極とする構成を有し、第４のＳＰＤＴスイッチは第９及び第１０の電界効果型トランジスタを備え、第９の電界効果型トランジスタのソースまたはドレインの一端を極、他端を第１のポートとし、この第９の電界効果型トランジスタの極側において第１０の電界効果型トランジスタがソースまたはドレインを介してシャント接続されるとともに所定のインピーダンスを有する終端抵抗を介して接地端に接続された構成を有したことを特徴とする請求項２記載の高周波スイッチ装置。
【請求項４】
第１のＳＰＤＴスイッチにおいて極が第１のポートと接続する論理を１、極が第２のポートと接続する論理を０とし、第２のＳＰＤＴスイッチにおいて極が第１のポートと接続する論理を１、極が第２のポートと接続する論理を０とし、第３のＳＰＤＴスイッチにおいて極が第１のＳＰＤＴスイッチの極に接続された第１のポートと接続する論理を１、極が第２のＳＰＤＴスイッチの極に接続された第２のポートと接続する論理を０とし、第４のＳＰＤＴスイッチにおいて極が第１のポートと接続する論理を１、極が第２のポートと接続する論理を０とし、第５のＳＰＤＴスイッチにおいて極が第３のＳＰＤＴスイッチの極に接続された第１のポートと接続する論理を１、極が第４のＳＰＤＴスイッチの極に接続された第２のポートと接続する論理を０とし、第１、第２、第３、第４及び第５のＳＰＤＴスイッチの論理動作をそれぞれＳＰＤＴ１，ＳＰＤＴ２，ＳＰＤＴ３，ＳＰＤＴ４，及びＳＰＤＴ５としたときに、
ＳＰＤＴ１＝ＳＰＤＴ５∩ＳＰＤＴ３
ＳＰＤＴ２＝ＳＰＤＴ５∩バーＳＰＤＴ３
ＳＰＤＴ４＝バーＳＰＤＴ５
で規定されることを特徴とした請求項２または３記載の高周波スイッチ装置。
【請求項５】
さらに（ｎ−１）個の第１、第２、第３、第４及び第５のＳＰＤＴスイッチを備えるとともにｎ個の第１のＳＰＤＴスイッチの極、ｎ個の第２のＳＰＤＴスイッチの極及びｎ個の第４のＳＰＤＴスイッチの極を、第１、第２、及び第４のＳＰＤＴスイッチの極毎にそれぞれ並列接続したことを特徴とした請求項２記載の高周波スイッチ装置。
【請求項６】
さらに、第２のポートが所定のインピーダンスを有する終端抵抗を介して接地された第６、第７のＳＰＤＴスイッチと、第１のポート及び第２のポートに上記第６、第７のＳＰＤＴスイッチの第１のポートが個別に接続された第８のＳＰＤＴスイッチと、第３のＳＰＤＴスイッチ及び上記第８のＳＰＤＴスイッチの極が第１のポート及び第２のポートに個別に接続された第９のＳＰＤＴスイッチとを備えたことを特徴とする請求項１記載の高周波スイッチ装置。
【請求項７】
第１、第２、第６、及び第７のＳＰＤＴスイッチはそれぞれ第１、第２、第３及び第４の電界効果型トランジスタを備え、ソース及びドレインを介して第１、第２の電界効果型トランジスタが相互に直列に接続され、この第１、第２の電界効果型トランジスタの接続点でない接続後の一端を極とし他端を第１のポートとし、それぞれのソース及びドレインを介して相互に並列に接続された第３，第４の電界効果型トランジスタが上記第１、第２の電界効果型トランジスタの極側においてシャント接続されるとともに所定のインピーダンスを有する終端抵抗を介して接地端接続された構成を有し、第３、第８及び第９のＳＰＤＴスイッチはそれぞれ、第５、第６、第７及び第８の電界効果型トランジスタを備え、第５の電界効果型トランジスタのソースまたはドレインの一端を第１のポートとしこの第５の電界効果型トランジスタの第１のポート側と接地端との間で第６の電界効果型トランジスタがソースおよびドレインを介してシャント接続され、第７の電界効果型トランジスタのソースまたはドレインの一端を第２のポートとし、この第７の電界効果型トランジスタの第２のポート側と接地端の間で第８の電界効果型トランジスタがソースおよびドレインを介してシャント接続されるとともに、第５、第７の電界効果型トランジスタのソースまたはドレインの他端を接続して極とする構成を有したことを特徴とする請求項６記載の高周波スイッチ装置。
【請求項８】
第１のＳＰＤＴスイッチにおいて極が第１のポートと接続する論理を１、極が第２のポートと接続する論理を０とし、第２のＳＰＤＴスイッチにおいて極が第１のポートと接続する論理を１、極が第２のポートと接続する論理を０とし、第３のＳＰＤＴスイッチにおいて極が第１のＳＰＤＴスイッチの極に接続された第１のポートと接続する論理を１、極が第２のＳＰＤＴスイッチの極に接続された第２のポートと接続する論理を０とし、第６のＳＰＤＴスイッチにおいて極が第１のポートと接続する論理を１、極が第２のポートと接続する論理を０とし、第７のＳＰＤＴスイッチにおいて極が第１のポートと接続する論理を１、極が第２のポートと接続する論理を０とし、第８のＳＰＤＴスイッチにおいて極が第６のＳＰＤＴスイッチの極に接続された第１のポートと接続する論理を１、極が第７のＳＰＤＴスイッチの極に接続された第２のポートと接続する論理を０とし、第９のＳＰＤＴスイッチにおいて極が第３のＳＰＤＴスイッチの極に接続された第１のポートと接続する論理を１、極が第８のＳＰＤＴスイッチの極に接続された第２のポートと接続する論理を０とし、第１、第２、第３、第６、第７、第８及び第９のＳＰＤＴスイッチの論理動作をそれぞれＳＰＤＴ１，ＳＰＤＴ２，ＳＰＤＴ３，ＳＰＤＴ６，ＳＰＤＴ７，ＳＰＤＴ８，及びＳＰＤＴ９としたときに、
ＳＰＤＴ１＝ＳＰＤＴ９∩ＳＰＤＴ３
ＳＰＤＴ２＝ＳＰＤＴ９∩バーＳＰＤＴ３
ＳＰＤＴ６＝バーＳＰＤＴ９∩ＳＰＤＴ８
ＳＰＤＴ７＝バーＳＰＤＴ９∩バーＳＰＤＴ８
で規定されることを特徴とした請求項６または７記載の高周波スイッチ装置。
【請求項９】
さらに（ｎ−１）個の第１、第２、第３、第６、第７、第８及び第９のＳＰＤＴスイッチを備えるとともにｎ個の第１のＳＰＤＴスイッチの極、ｎ個の第２のＳＰＤＴスイッチの極、ｎ個の第６のＳＰＤＴスイッチの極及びｎ個の第７のＳＰＤＴスイッチの極を、第１、第２、第６及び第７のＳＰＤＴスイッチの極毎にそれぞれ並列接続したことを特徴とした請求項６記載の高周波スイッチ装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、高周波スイッチ装置に係り、特に無線通信機器や衛星通信機器および衛星放送機器に使用される高周波スイッチ装置に関するものである。
【背景技術】
【０００２】
近年、携帯電話やワイヤレスＬＡＮ等の無線通信機器の急激な普及や、衛星放送の多チャンネル化による情報機器やシステムの高機能化などに伴ってこれらの機器やシステムのＲＦ送受信部に使用される高周波スイッチの需要が急増している。
高周波スイッチは、携帯電話においては送受信の切換や通話モードの切換に、また衛星放送受信アンテナにおいては複数器の衛星からの信号選択に使用され、情報通信社会を支える不可欠の電子デバイスと位置づけられている。
【０００３】
高周波スイッチには、（１）消費電力が少ない、（２）挿入損失が小さく、またＯＦＦ時に入力電力が他の経路への漏れが少ない、即ち高アイソレーションが可能で、高性能が実現できる、（３）多機能化や小型化が容易である、（４）低コストである、などの特性が要求され、これらを満たす高周波スイッチとしてＧａＡｓＦＥＴを基本にしたマイクロ波集積回路（ＭＭＩＣ）により高周波スイッチが構成される場合が多くなってきている。
【０００４】
これらＦＥＴを用いたＧａＡｓＭＭＩＣスイッチは概略０．８〜１０ＧＨｚ帯に用いられる高周波機器において、信号経路の切換や特定信号の選択のために広範囲に使用されている。また高周波機器の多機能化や、送受信される情報の大容量化と多様化などと相俟って使用される高周波スイッチも従来のＳＰＤＴ（single pole double throw, １×２）からＳＰ３Ｔ（single pole ３ throw, １×３）やＳＰ４Ｔ（single pole ４ throw, １×４）、さらには４×２スイッチ（４×２ Switch Matrix）などのマトリクス型スイッチへと、高機能化が進展している。
【０００５】
従来の高周波スイッチの公知例としては、例えばＦＥＴを用いた４×２ＳＷがある。この４×２スイッチは８個のスイッチエレメントをＧａＡｓ基板上に集積化することで構成されている。
１個のスイッチエレメントは４個のＦＥＴを含むために、全部で３２個のＦＥＴが使用されている。また、各スイッチエレメントのＯＮ／ＯＦＦ制御には、各々２系統の制御信号用線路が必要であるから、スイッチ全体で１６系統の制御信号用線路が使用されている。
一般にＮ×Ｍスイッチ（Ｎ×Ｍ Switch Matrix）においては、（２×Ｎ×Ｍ）個の制御端子が必要であり、高周波スイッチの高機能化に伴って端子数が著しく増加する。この４×２スイッチにおいては、端子数の増加を抑制し、かつ１６系統の制御信号用線路の信号を切り替えるためにスイッチ回路に加えてデコーダＩＣをも集積化している（例えば、非特許文献１）。
【０００６】
また、他の高周波スイッチの公知例として、分布定数型ＦＥＴを用いたスイッチ回路をＳＰＤＴに用いることで、スイッチＯＮ時には少ない通過損失を得ることができるとともにスイッチＯＦＦ時には高いアイソレーションが期待できる構成が示されている（例えば、特許文献１  段落番号［００１３］〜［００１４］、および図１参照）
【０００７】
さらにまた、他の高周波スイッチの公知例として、トライステートのスイッチを複数個含み、これらがストリップラインによってトーナメント状に接続された高周波スイッチであって、各スイッチに接続するライン同士の分岐点からオフ状態のスイッチを見たときのインピーダンスの実部が最大となり虚部が０となるように当該分岐点からスイッチまでのストリップラインの長さが調整され、各分岐点に接続するライン同士の根本の分岐点から各当該分岐点までの長さが１／２波長の整数倍に調整されているものが開示されている（例えば、特許文献２  段落番号［０００６］、および図１参照）。
【０００８】
さらにまた、他の高周波スイッチの公知例として、ホログラフィックレーダにおいて、４以上の受信アンテナを切り替える場合に、１入力２切換出力（ＳＰＤＴ）または１入力３切換出力（ＳＰ３Ｔ）の単位スイッチ、例えばＭＭＩＣやＨＩＣといった平面回路型高周波スイッチ、を用いて、この単位スイッチをトーナメント形式で組み合わせて多切換を実現できることが開示されている（例えば、特許文献３  段落番号［０００５］、および図５参照）。
【０００９】
【非特許文献１】Ｈｉｔｔｉｔｅ ｖ０４．０７０１：Ｈｉｔｔｉｔｅ社製  ＨＭＣ２７６ＱＳ２４のカタログ
【特許文献１】特開２００２−３３６０２号公報
【特許文献２】特開２０００−２６１２１８号公報
【特許文献３】特開２０００−１５５１７１号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
従来の高周波スイッチは、制御端子の削減にはスイッチ部とは別に制御用デコーダＩＣ回路を設けなけれならず、チップ面積が大きくなり、低コスト化が十分達成できなかった。またデコーダＩＣ部のロジック回路がスイッチ部と比較して微細かつ複雑であるためプロセスの歩留まりが低下し、歩留まり低下が原因となって、低コスト化が十分達成できなかった。
一方、デコーダ回路を集積しない場合には、Ｎ×Ｍスイッチにおいては、（２×Ｎ×Ｍ）個の制御端子が必要であり、（２×Ｎ×Ｍ）本の制御信号用線路を独立に制御する必要があるために、（２×Ｎ×Ｍ）本の制御ピンが必要になる。このためチップ及びパッケージの大型化を招き、コストの増大を招く結果となっていた。
さらに、制御ピンの数を削減するために、スイッチエレメントを複数個トーナメント状に接続した場合には、高周波スイッチの高アイソレーションを実現するためには接続配線のインピーダンスの設定が複雑になるなど回路構成の複雑化が避けられず、チップ上の回路構成がその電気的特性に強く影響する高周波回路においては、回路設計の自由度が低くならざるを得なかった。
【００１１】
以上のように、従来の高周波スイッチではデコーダ回路を付加すると、小形化や低コスト化が達成できず、デコーダ回路を除去した場合には、制御ピンの数が多くなり、チップ及びパッケージの大型化を招き、コストの増大を招く結果となり、制御ピンの数を減らし、高アイソレーション化を図るためには、回路のインピーダンス設定が複雑になり、設計の自由度が低下するなどといった問題点があった。
【００１２】
この発明は上記の問題点を解消するためになされたもので、第１の目的は、簡単な回路構成で、アイソレーション特性がよく、小形の高周波スイッチ装置を提供することである。
【課題を解決するための手段】
【００１３】
この発明に係る高周波スイッチ装置は、一つの極とこの極から二分岐した経路の一端に第１のポート及び第２のポートを有するＳＰＤＴスイッチであって第２のポートが所定のインピーダンスを有する終端抵抗を介して接地された第１、第２のＳＰＤＴスイッチと、第１のポート及び第２のポートに第１、第２のＳＰＤＴスイッチの第１のポートが個別に接続された第３のＳＰＤＴスイッチとを備えたものである。
【発明の効果】
【００１４】
この発明に係る高周波スイッチ装置においては、制御ピンの数を減らし小型化が可能となり、ＳＰＤＴの第２のポートが終端抵抗に接続されているという簡単な構成により、アイソレーション特性が向上し、第１、第２のＳＰＤＴスイッチの入力切換に際して、終端抵抗の効果により入力信号の反射変動、即ち入力信号の強度及び位相の変動を少なくすることができ、他の回路に与える悪影響を抑制することができる。
【発明を実施するための最良の形態】
【００１５】
実施の形態１．
図１はこの発明の一実施の形態に係る高周波スイッチのブロック図である。
図１は、一例としてＳＰ３Ｔ（１×３）型の高周波スイッチについて記載している。
図１において、ＳＰ３Ｔ型の高周波スイッチ１０は、第１のＳＰＤＴスイッチとしてのＳＰＤＴ（Ａ）１２、第２のＳＰＤＴスイッチとしてのＳＰＤＴ（Ｂ）１４、および第３のＳＰＤＴスイッチとしてのＳＰＤＴ（Ｃ）１６で構成されるＳＰＤＴ型の高周波スイッチ１８と、この高周波スイッチ１８に加えて第４のＳＰＤＴスイッチとしてのＳＰＤＴ（Ｄ）２０と第５のＳＰＤＴスイッチとしてのＳＰＤＴ（Ｅ）２２とから構成されている。
【００１６】
ＳＰＤＴ（Ａ）１２は、分岐点である一つの極（ｐｏｌｅ）１２ａとこの極１２ａから２分岐した経路の一端の第１のポートとしての第１ポート１２ｂと第２のポートとしての第２ポート１２ｃを有し、極１２ａは第１入力端子２４に接続され、第２ポート１２ｃは終端抵抗１２ｄを介して接地されている。
ＳＰＤＴ（Ｂ）１４も極１４ａから２分岐した第１ポート１４ｂと第２ポート１４ｃを有し、極１４ａは第２入力端子２６に接続され、第２ポート１４ｃは終端抵抗１４ｄを介して接地されている。
ＳＰＤＴ（Ｃ）１６も極１６ａから２分岐した第１ポート１６ｂと第２ポート１６ｃを有し、ＳＰＤＴ（Ｃ）１６の第１ポート１６ｂはＳＰＤＴ（Ａ）１２の第１ポート１２ｂと接続され、ＳＰＤＴ（Ｃ）１６の第２ポート１６ｃはＳＰＤＴ（Ｂ）１４の第１ポート１４ｂと接続されている。
【００１７】
ＳＰＤＴ（Ａ）１２、ＳＰＤＴ（Ｂ）１４およびＳＰＤＴ（Ｃ）１６で構成されるスイッチにおいてＳＰＤＴ（Ｃ）１６の極１６ａを出力端子に接続するとＳＰＤＴ型の高周波スイッチ１８とみなすことができる。
ＳＰＤＴ（Ｄ）２０は極２０ａから２分岐した第１ポート２０ｂと第２ポート２０ｃを有し、極２０ａは第３入力端子２８に接続され、第２ポート２０ｃは終端抵抗２０ｄを介して接地されている。
ＳＰＤＴ（Ｅ）２２も極２２ａから２分岐した第１ポート２２ｂと第２ポート２２ｃを有し、ＳＰＤＴ（Ｅ）２２の第１ポート２２ｂは高周波スイッチ１８におけるＳＰＤＴ（Ｃ）１６の極１６ａと接続され、ＳＰＤＴ（Ｅ）２２の第２ポート２２ｃはＳＰＤＴ（Ｄ）２０の第１ポート２０ｂと接続されている。そしてＳＰＤＴ（Ｅ）２２の極２２ａは出力端子３０に接続されている。
この高周波スイッチ１０に用いられた終端抵抗１２ｄ、１４ｄ、および２０ｄは、高周波スイッチ１０自体、および高周波スイッチ１０が接続される回路の特性インピーダンスによって定まる値の抵抗値を有し、通常は５０Ωであるが、場合によっては概略２５〜１５０Ωの範囲で最適化することができる。
また、図１においてＩｎ１は入力信号１、Ｉｎ２は入力信号２、Ｉｎ３は入力信号３、及びＯｕｔは出力信号を示し、図１の状態は、Ｉｎ１が出力されている状態を示している。
【００１８】
図２はこの発明の一実施の形態に係る高周波スイッチの回路図である。図において図１と同じ符号は同一のものかまたは相当のものである。以下の図においても同様である。
図２において、ＳＰＤＴ（Ａ）１２は、第１の電界効果型トランジスタとしての第１ＦＥＴ１２１と第２の電界効果型トランジスタとしての第２ＦＥＴ１２２とがソース及びドレインを介して互いに直列に接続され、第１ＦＥＴ１２１と第２ＦＥＴ１２２との接続点でない側の第２ＦＥＴ１２２の一端が第１ポート１２ｂとされ、第１ＦＥＴ１２１と第２ＦＥＴ１２２との接続点でない側の第１ＦＥＴ１２１の一端が極１２ａとして第１入力端子２４に接続されるとともに、第３の電界効果型トランジスタとしての第３ＦＥＴ１２３と第４の電界効果型トランジスタとしての第４ＦＥＴ１２４とがソース及びドレインを介して互いに並列に接続され、接続点の一方が極１２ａにシャント接続されるとともに他方の接続点が第２ポート１２ｃとして終端抵抗１２ｄを介して接地されている。
また、第１ＦＥＴ１２１のゲート電極１２１ｇ、第２ＦＥＴ１２２のゲート電極１２２ｇ、第３ＦＥＴ１２３のゲート電極１２３ｇ、及び第４ＦＥＴ１２４のゲート電極１２４ｇのそれぞれに高周波スイッチ１０を制御するための制御信号が印加される。
【００１９】
ＳＰＤＴ（Ｂ）１４は、第１の電界効果型トランジスタとしての第１ＦＥＴ１４１と第２の電界効果型トランジスタとしての第２ＦＥＴ１４２とがソース及びドレインを介して互いに直列に接続され、第１ＦＥＴ１４１と第２ＦＥＴ１４２との接続点でない側の第２ＦＥＴ１４２の一端が第１ポート１４ｂとされ、第１ＦＥＴ１４１と第２ＦＥＴ１４２との接続点でない側の第１ＦＥＴ１４１の一端が極１４ａとして第２入力端子２６に接続されるとともに、第３の電界効果型トランジスタとしての第３ＦＥＴ１４３と第４の電界効果型トランジスタとしての第４ＦＥＴ１４４とがソース及びドレインを介して互いに並列に接続され、接続点の一方が極１４ａにシャント接続されるとともに他方の接続点が第２ポート１４ｃとして終端抵抗１４ｄを介して接地されている。
また、第１ＦＥＴ１４１のゲート電極１４１ｇ、第２ＦＥＴ１４２のゲート電極１４２ｇ、第３ＦＥＴ１４３のゲート電極１４３ｇ、及び第４ＦＥＴ１４４のゲート電極１４４ｇのそれぞれに高周波スイッチ１０を制御するための制御信号が印加される。
【００２０】
ＳＰＤＴ（Ｃ）１６は、第５の電界効果型トランジスタとしての第５ＦＥＴ１６１のソースまたはドレインの一端が第１ポート１６ｂとしてＳＰＤＴ（Ａ）１２の第１ポート１２ｂに接続され、この第５ＦＥＴ１６１の第１ポート１６ｂと接地端との間に第６の電界効果型トランジスタとしての第６ＦＥＴ１６２がソース及びドレインを介してシャント接続され、第７の電界効果型トランジスタとしての第７ＦＥＴ１６３のソースまたはドレインの一端を第２ポート１６ｃとしてＳＰＤＴ（Ｂ）１４の第１ポート１４ｂに接続され、この第７ＦＥＴ１６３の第２ポート１６ｃ側と接地端との間に第８の電界効果型トランジスタとしての第８ＦＥＴ１６４がソース及びドレインを介してシャント接続されるとともに、第１ポート１６ｂとして接続されていない側にある第５ＦＥＴ１６１の他端と第２ポート１６ｃとして接続されていない側にある第７ＦＥＴ１６３の他端とを接続し極１６ａとされている。
また、第５ＦＥＴ１６１のゲート電極１６１ｇ、第６ＦＥＴ１６２のゲート電極１６２ｇ、第７ＦＥＴ１６３のゲート電極１６３ｇ、及び第８ＦＥＴ１６４のゲート電極１６４ｇのそれぞれに高周波スイッチ１０を制御するための制御信号が印加される。
【００２１】
ＳＰＤＴ（Ｄ）２０は、第９の電界効果型トランジスタとしての第９ＦＥＴ２０１のソースまたはドレインの一端が極２０ａとして第３入力端子２８に接続され、他端を第１ポート２０ｂとされ、第１０の電界効果型トランジスタとしての第１０ＦＥＴ２０２の一端を第９ＦＥＴ２０１の極２０ａ側においてソースまたはドレインを介してシャント接続し、第１０ＦＥＴ２０２の他端を第２ポート２０ｃとし、終端抵抗２０ｄを介して第２ポート２０ｃと接地端とを接続している。
また、第９ＦＥＴ２０１のゲート電極２０１ｇ、及び第１０ＦＥＴ２０２のゲート電極２０２ｇのそれぞれに高周波スイッチ１０を制御するための制御信号が印加される。
【００２２】
ＳＰＤＴ（Ｅ）２２は、第５の電界効果型トランジスタとしての第５ＦＥＴ２２１のソースまたはドレインの一端が第１ポート２２ｂとしてＳＰＤＴ（Ｃ）１６の極１６ａに接続され、この第５ＦＥＴ２２１の第１ポート２２ｂと接地端との間に第６の電界効果型トランジスタとしての第６ＦＥＴ２２２がソース及びドレインを介してシャント接続され、第７の電界効果型トランジスタとしての第７ＦＥＴ２２３のソースまたはドレインの一端を第２ポート２２ｃとしてＳＰＤＴ（Ｄ）２０の第１ポート２０ｂに接続され、この第７ＦＥＴ２２３の第２ポート１６ｃ側において接地端との間に第８の電界効果型トランジスタとしての第８ＦＥＴ２２４がソース及びドレインを介してシャント接続されるとともに、第１ポート２２ｂに接続されていない側にある第５ＦＥＴ２２１の他端と第２ポート２２ｃに接続されていない側にある第７ＦＥＴ２２３の他端とが接続されて極２２ａとして出力端子３０に接続されている。
また、第５ＦＥＴ２２１のゲート電極２２１ｇ、第６ＦＥＴ２２２のゲート電極２２２ｇ、第７ＦＥＴ２２３のゲート電極２２３ｇ、及び第８ＦＥＴ２２４のゲート電極２２４ｇのそれぞれに高周波スイッチ１０を制御するための制御信号が印加される。
この図２に示された電気回路は、ＧａＡｓ基板上にＧａＡｓＦＥＴ、ＭＩＭキャパシタ、配線、抵抗、配線パッドなどを集積化したＧａＡｓＭＭＩＣを公知の製造方法を使用することにより実現することができる。またＧａＡｓの他にＩｎＰやＳｉやＳｉＧｅなどの他の半導体基板上にも製造することができる。このようにＭＭＩＣで高周波スイッチを構成することにより、小型にまた安価に高周波スイッチ装置を提供することができる。
【００２３】
次に高周波スイッチ１０の動作について説明する。
図１において、ＳＰＤＴ（Ａ）１２の極１２ａと第１ポート１２ｂとを接続する論理値を“１”、極１２ａと第２ポート１２ｃとを接続する論理値を“０”、ＳＰＤＴ（Ｂ）１４の極１４ａと第１ポート１４ｂとを接続する論理値を“１”、極１４ａと第２ポート１４ｃとを接続する論理値を“０”、ＳＰＤＴ（Ｃ）１６の極１６ａと第１ポート１６ｂとを接続する論理値を“１”、極１６ａと第２ポート１６ｃとを接続する論理値を“０”、ＳＰＤＴ（Ｄ）２０の極２０ａと第１ポート２０ｂとを接続する論理値を“１”、極２０ａと第２ポート２０ｃとを接続する論理値を“０”、そしてＳＰＤＴ（Ｅ）２２の極２２ａと第１ポート２２ｂとを接続する論理値を“１”、極２２ａと第２ポート２２ｃとを接続する論理値を“０”、とすると、高周波スイッチ１０の動作を動作論理表（真理値表）で示すことができる。
【００２４】
図３はこの発明の一実施の形態に係る高周波スイッチの動作論理を示す論理図である。
図３において、Ｉｎ１をＯｕｔとして出力するＯＮ経路をＩｎ１−Ｏｕｔとすれば、この経路は、ＳＰＤＴ（Ａ）１２が論理値“１”を、ＳＰＤＴ（Ｂ）１４が論理値“０”を、ＳＰＤＴ（Ｃ）１６が論理値“１”を、ＳＰＤＴ（Ｄ）２０が論理値“０”を、そしてＳＰＤＴ（Ｅ）２２が論理値“１”をそれぞれ選択した場合に構成される。
同様に、Ｉｎ２−Ｏｕｔの経路は、ＳＰＤＴ（Ａ）１２が論理値“０”を、ＳＰＤＴ（Ｂ）１４が論理値“１”を、ＳＰＤＴ（Ｃ）１６が論理値“０”を、ＳＰＤＴ（Ｄ）２０が論理値“０”を、そしてＳＰＤＴ（Ｅ）２２が論理値“１”をそれぞれ選択した場合に構成される。
同様に、Ｉｎ３−Ｏｕｔの経路は、ＳＰＤＴ（Ａ）１２が論理値“０”を、ＳＰＤＴ（Ｂ）１４が論理値“０”を、ＳＰＤＴ（Ｃ）１６が論理値“１”を、ＳＰＤＴ（Ｄ）２０が論理値“１”を、そしてＳＰＤＴ（Ｅ）２２が論理値“０”をそれぞれ選択した場合か、もしくはＳＰＤＴ（Ａ）１２が論理値“０”を、ＳＰＤＴ（Ｂ）１４が論理値“０”を、ＳＰＤＴ（Ｃ）１６が論理値“０”を、ＳＰＤＴ（Ｄ）２０が論理値“１”を、そしてＳＰＤＴ（Ｅ）２２が論理値“０”をそれぞれ選択した場合に、構成される。
【００２５】
ＳＰＤＴ（Ａ）１２の論理値をＳＰＤＴ１、ＳＰＤＴ（Ｂ）１４の論理値をＳＰＤＴ２、ＳＰＤＴ（Ｃ）１６の論理値をＳＰＤＴ３、ＳＰＤＴ（Ｄ）２０の論理値をＳＰＤＴ４、そしてＳＰＤＴ（Ｅ）２２の論理値をＳＰＤＴ５とし、図３の論理値を論理式で表現すると次式のように書くことができる。
ＳＰＤＴ１＝ＳＰＤＴ５∩ＳＰＤＴ３
ＳＰＤＴ２＝ＳＰＤＴ５∩バーＳＰＤＴ３
ＳＰＤＴ４＝バーＳＰＤＴ５
この論理式から明らかなようにＳＰＤＴ１、ＳＰＤＴ２、およびＳＰＤＴ４はＳＰＤＴ３、バーＳＰＤＴ３、ＳＰＤＴ５およびバーＳＰＤＴ５で表現することができる。即ち、ＳＰＤＴ（Ｃ）１６およびＳＰＤＴ（Ｅ）２２を制御する制御信号により、ＳＰＤＴ（Ａ）１２、ＳＰＤＴ（Ｂ）１４、およびＳＰＤＴ（Ｄ）２０をも制御できることを示している。
言い換えれば、図１のブロック図に示された様に高周波スイッチ１０を構成し、例えば図２に示されたように回路を構成したのち、上記の論理式を満足するように、二つのＳＰＤＴ、すなわちＳＰＤＴ（Ｃ）１６およびＳＰＤＴ（Ｅ）２２を制御する制御端子からの制御信号を印加することにより、高周波スイッチ１０全体の回路を制御できることが分かる。
【００２６】
図４はこの発明の一実施の形態に係る高周波スイッチの制御動作の一例を示す回路図である。
図４は、図３に示した高周波スイッチ１０の回路の第１入力端子２４を第１アンテナ（ＡＮＴ１）に、第２入力端子２６を第１アンテナ（ＡＮＴ２）に、第３入力端子２８を第３アンテナ（ＡＮＴ３）のそれぞれ接続され、出力端子３０はチューナー（Ｔｕｎｅｒ）に接続されている。
また、ゲート電極１２１ｇ、１２２ｇ、１２３ｇ、１２４ｇ、１４１ｇ、１４２ｇ、１４３ｇ、１４４ｇ、１６１ｇ、１６２ｇ、１６３ｇ、１６４ｇ、２０１ｇ、２０２ｇ、２２１ｇ、２２２ｇ、２２３ｇ、及び２２４ｇのそれぞれに、適宜ＳＷ３、バーＳＷ３、ＳＷ５及びバーＳＷ５の制御信号が印加される。バーＳＷ３およびバーＳＷ５はそれぞれＳＷ３およびＳＷ５の反転信号、つまりＳＷ３およびＳＷ５がＯＮ信号の時は、バーＳＷ３およびバーＳＷ５はＯＦＦ信号である。図３に示された高周波スイッチ１０においてはＯＮ信号は０Ｖ、ＯＦＦ信号は−５Ｖが印加される。
図４から明らかなように、ＳＰ３Ｔの高周波スイッチ１０の切換がＳＷ３、バーＳＷ３、ＳＷ５及びバーＳＷ５の４つの制御信号により実現される。即ち図１のブロック図に従う回路を構成にすることにより、従来６本の制御信号が必要であったＳＰ３Ｔの動作を、デコーダ回路を集積化することもなく４本になるまで削減することができ、駆動回路の簡略化が図られている。
【００２７】
さらにＳＰＤＴ（Ａ）１２、ＳＰＤＴ（Ｂ）１４、およびＳＰＤＴ（Ｄ）２０のそれぞれの第２ポート１２ｃ、１４ｃおよび２０ｃを、終端抵抗１２ｄ、１４ｄおよび２０ｄを介して接地されている。この簡単な構成によりアイソレーションが高まるとともに終端抵抗の効果によりスイッチ切換の際に信号の反射に伴う信号振幅および位相の変化が少なくできるので反射変動による回路への悪影響を抑制することができる。
【００２８】
実施の形態２．
図５はこの発明の一実施の形態に係る高周波スイッチのブロック図である。
図５は、一例としてＳＰ４Ｔ（１×４）型の高周波スイッチについて記載している。
図５において、ＳＰ４Ｔ型の高周波スイッチ４０は、第１のＳＰＤＴスイッチとしてのＳＰＤＴ（Ａ）１２、第２のＳＰＤＴスイッチとしてのＳＰＤＴ（Ｂ）１４、および第３のＳＰＤＴとしてのＳＰＤＴ（Ｃ）１６で構成されるＳＰＤＴ型の高周波スイッチ１８に加えてと、さらに第６のＳＰＤＴスイッチとしてのＳＰＤＴ（Ｆ）４２、第７のＳＰＤＴスイッチとしてのＳＰＤＴ（Ｇ）４４、および第８のＳＰＤＴスイッチとしてのＳＰＤＴ（Ｈ）４６で構成されるもう一つのＳＰＤＴ型の高周波スイッチ４８を加えるとともに第９のＳＰＤＴスイッチとしてのＳＰＤＴ（Ｉ）５０とから構成されている。
ＳＰＤＴ（Ｆ）４２は、極４２ａとこの極４２ａから２分岐した経路の一端の第１のポートとしての第１ポート４２ｂと第２のポートとしての第２ポート４２ｃを有し、極４２ａは第３入力端子５２に接続され、第２ポート４２ｃは終端抵抗４２ｄを介して接地されている。
【００２９】
ＳＰＤＴ（Ｇ）４４も極４４ａから２分岐した第１ポート４４ｂと第２ポート４４ｃを有し、極４４ａは第４入力端子５４に接続され、第２ポート４４ｃは終端抵抗４４ｄを介して接地されている。
ＳＰＤＴ（Ｈ）４６も極４６ａから２分岐した第１ポート４６ｂと第２ポート４６ｃを有し、ＳＰＤＴ（Ｈ）４６の第１ポート４６ｂはＳＰＤＴ（Ｆ）４２の第１ポート４２ｂと接続され、ＳＰＤＴ（Ｈ）４６の第２ポート４６ｃはＳＰＤＴ（Ｇ）４４の第１ポート４４ｂと接続されている。
ＳＰＤＴ（Ｉ）５０も極５０ａから２分岐した第１ポート５０ｂと第２ポート５０ｃを有し、ＳＰＤＴ（Ｉ）５０の第１ポート５０ｂは高周波スイッチ１８におけるＳＰＤＴ（Ｃ）１６の極１６ａと接続され、ＳＰＤＴ（Ｉ）５０の第２ポート５０ｃは高周波スイッチ４８におけるＳＰＤＴ（Ｈ）４６の極４６ａと接続されている。そしてＳＰＤＴ（Ｉ）５０の極５０ａは出力端子３０に接続されている。
終端抵抗４２ｄ及び４４ｄも実施の形態１と同様に、通常は５０Ωであるが、場合によっては概略２５〜１５０Ωの範囲で最適化することができる。
また、図５においてＩｎ１は入力信号１、Ｉｎ２は入力信号２、Ｉｎ３は入力信号３、Ｉｎ４は入力信号４、及びＯｕｔは出力信号を示し、図５の状態は、Ｉｎ１が出力されている状態を示している。
【００３０】
図６はこの発明の一実施の形態に係る高周波スイッチの回路図である。
図６において、ＳＰＤＴ（Ａ）１２、ＳＰＤＴ（Ｂ）１４、及びＳＰＤＴ（Ｃ）１６の回路の構成は実施の形態１の高周波スイッチ１０と同じである。
ＳＰＤＴ（Ｆ）４２は、第１の電界効果型トランジスタとしての第１ＦＥＴ４２１と第２の電界効果型トランジスタとしての第２ＦＥＴ４２２とがソース及びドレインを介して互いに直列に接続され、第１ＦＥＴ４２１と第２ＦＥＴ４２２との接続点でない側の第２ＦＥＴ４２２の一端が第１ポート４２ｂとされ、第１ＦＥＴ４２１と第２ＦＥＴ４２２との接続点でない側の第１ＦＥＴ４２１の一端が極４２ａとして第３入力端子５２に接続されるとともに、第３の電界効果型トランジスタとしての第３ＦＥＴ４２３と第４の電界効果型トランジスタとしての第４ＦＥＴ４２４とがソース及びドレインを介して互いに並列に接続され、接続点の一方が極４２ａにシャント接続されるとともに他方の接続点が第２ポート４２ｃとして終端抵抗４２ｄを介して接地されている。
また、第１ＦＥＴ４２１のゲート電極４２１ｇ、第２ＦＥＴ４２２のゲート電極４２２ｇ、第３ＦＥＴ４２３のゲート電極４２３ｇ、及び第４ＦＥＴ４２４のゲート電極４２４ｇのそれぞれに高周波スイッチ４０を制御するための制御信号が印加される。
【００３１】
ＳＰＤＴ（Ｇ）４４は、第１の電界効果型トランジスタとしての第１ＦＥＴ４４１と第２の電界効果型トランジスタとしての第２ＦＥＴ４４２とがソース及びドレインを介して互いに直列に接続され、第１ＦＥＴ４４１と第２ＦＥＴ４４２との接続点でない側の第２ＦＥＴ４４２の一端が第１ポート４４ｂとされ、第１ＦＥＴ４４１と第２ＦＥＴ４４２との接続点でない側の第１ＦＥＴ４４１の一端が極４４ａとして第４入力端子５４に接続されるとともに、第３の電界効果型トランジスタとしての第３ＦＥＴ４４３と第４の電界効果型トランジスタとしての第４ＦＥＴ４４４とがソース及びドレインを介して互いに並列に接続され、接続点の一方が極４４ａにシャント接続されるとともに他方の接続点が第２ポート４４ｃとして終端抵抗４４ｄを介して接地されている。
また、第１ＦＥＴ４４１のゲート電極４４１ｇ、第２ＦＥＴ４４２のゲート電極４４２ｇ、第３ＦＥＴ４４３のゲート電極４４３ｇ、及び第４ＦＥＴ４４４のゲート電極４４４ｇのそれぞれに高周波スイッチ４０を制御するための制御信号が印加される。
【００３２】
ＳＰＤＴ（Ｈ）４６は、第５の電界効果型トランジスタとしての第５ＦＥＴ４６１のソースまたはドレインの一端が第１ポート４６ｂとしてＳＰＤＴ（Ｆ）４２の第１ポート４２ｂに接続され、この第５ＦＥＴ４６１の第１ポート４６ｂと接地端との間に第６の電界効果型トランジスタとしての第６ＦＥＴ４６２がソース及びドレインを介してシャント接続され、第７の電界効果型トランジスタとしての第７ＦＥＴ４６３のソースまたはドレインの一端が第２ポート４６ｃとしてＳＰＤＴ（Ｇ）４４の第２ポート４４ｂに接続され、この第７ＦＥＴ４６３の第２ポート４６ｃ側において接地端との間に第８の電界効果型トランジスタとしての第８ＦＥＴ４６４がソース及びドレインを介してシャント接続されるとともに、第１ポート４６ｂに接続されていない側にある第５ＦＥＴ４６１の他端と第２ポート４６ｃに接続されていない側にある第７ＦＥＴ４６３の他端とが接続され極４６ａとされている。
また、第５ＦＥＴ４６１のゲート電極４６１ｇ、第６ＦＥＴ４６２のゲート電極４６２ｇ、第７ＦＥＴ４６３のゲート電極４６３ｇ、及び第８ＦＥＴ４６４のゲート電極４６４ｇのそれぞれに高周波スイッチ４０を制御するための制御信号が印加される。
【００３３】
ＳＰＤＴ（Ｉ）５０は、第５の電界効果型トランジスタとしての第５ＦＥＴ５０１のソースまたはドレインの一端が第１ポート５０ｂとしてＳＰＤＴ（Ｃ）１６の極１６ａに接続され、この第５ＦＥＴ５０１の第１ポート５０ｂと接地端との間に第６の電界効果型トランジスタとしての第６ＦＥＴ５０２がソース及びドレインを介してシャント接続され、第７の電界効果型トランジスタとしての第７ＦＥＴ５０３のソースまたはドレインの一端が第２ポート５０ｃとしてＳＰＤＴ（Ｈ）４６の極４６ａに接続され、この第７ＦＥＴ５０３の第２ポート５０ｃ側において接地端との間に第８の電界効果型トランジスタとしての第８ＦＥＴ５０４がソース及びドレインを介してシャント接続されるとともに、第１ポート５０ｂに接続されていない側にある第５ＦＥＴ５０１の他端と第２ポート５０ｃに接続されていない側にある第７ＦＥＴ５０３の他端とが接続されて極５０ａとして出力端子３０に接続されている。
また、第５ＦＥＴ５０１のゲート電極５０１ｇ、第６ＦＥＴ５０２のゲート電極５０２ｇ、第７ＦＥＴ５０３のゲート電極５０３ｇ、及び第８ＦＥＴ５０４のゲート電極５０４ｇのそれぞれに高周波スイッチ４０を制御するための制御信号が印加される。
この図６に示された電気回路は、実施の形態１同様にＧａＡｓＭＭＩＣとして公知の製造方法を使用することにより実現することができ、小型にまた安価に高周波スイッチ装置を提供することができる。
【００３４】
次に高周波スイッチ４０の動作について説明する。
図５において、ＳＰＤＴ（Ａ）１２、ＳＰＤＴ（Ｂ）１４、およびＳＰＤＴ（Ｃ）１６の極と第１ポートおよび第２ポートとの接続動作の論理は、既に実施の形態１で記載したものと同じである。これに加えて、ＳＰＤＴ（Ｆ）４２の極４２ａと第１ポート４２ｂとを接続する論理値を“１”、極４２ａと第２ポート４２ｃとを接続する論理値を“０”、ＳＰＤＴ（Ｇ）４４の極４４ａと第１ポート４４ｂとを接続する論理値を“１”、極４４ａと第２ポート４４ｃとを接続する論理値を“０”、ＳＰＤＴ（Ｈ）４６の極４６ａと第１ポート４６ｂとを接続する論理値を“１”、極４６ａと第２ポート４６ｃとを接続する論理値を“０”、そしてＳＰＤＴ（Ｉ）５０の極５０ａと第１ポート５０ｂとを接続する論理値を“１”、極５０ａと第２ポート５０ｃとを接続する論理値を“０”とすると、高周波スイッチ４０の動作を動作論理表で示すことができる。
【００３５】
図７はこの発明の一実施の形態に係る高周波スイッチの動作論理を示す論理図である。
図７において、
（Ｉ）Ｉｎ１をＯｕｔとして出力するＯＮ経路をＩｎ１−Ｏｕｔとすれば、この経路は、ＳＰＤＴ（Ａ）１２が論理値“１”を、ＳＰＤＴ（Ｂ）１４が論理値“０”を、ＳＰＤＴ（Ｃ）１６が論理値“１”を、ＳＰＤＴ（Ｆ）４２が論理値“０”を、ＳＰＤＴ（Ｇ）４４が論理値“０”を、ＳＰＤＴ（Ｈ）４６が論理値“０”または論理値“１”を、そしてＳＰＤＴ（Ｉ）５０が論理値“１”をそれぞれ選択した場合に構成される。
（ＩＩ）同様に、Ｉｎ２−Ｏｕｔの経路は、ＳＰＤＴ（Ａ）１２が論理値“０”を、ＳＰＤＴ（Ｂ）１４が論理値“１”を、ＳＰＤＴ（Ｃ）１６が論理値“０”を、ＳＰＤＴ（Ｆ）４２が論理値“０”を、ＳＰＤＴ（Ｇ）４４が論理値“０”を、ＳＰＤＴ（Ｈ）４６が論理値“０”または論理値“１”を、そしてＳＰＤＴ（Ｉ）５０が論理値“１”をそれぞれ選択した場合に、
（ＩＩＩ）Ｉｎ３−Ｏｕｔの経路は、ＳＰＤＴ（Ａ）１２が論理値“０”を、ＳＰＤＴ（Ｂ）１４が論理値“０”を、ＳＰＤＴ（Ｃ）１６が論理値“０”または論理値“１”を、ＳＰＤＴ（Ｆ）４２が論理値“１”を、ＳＰＤＴ（Ｇ）４４が論理値“０”を、ＳＰＤＴ（Ｈ）４６が論理値“１”を、そしてＳＰＤＴ（Ｉ）５０が論理値“０”をそれぞれ選択した場合に、
（ＩＶ）Ｉｎ４−Ｏｕｔの経路は、ＳＰＤＴ（Ａ）１２が論理値“０”を、ＳＰＤＴ（Ｂ）１４が論理値“０”を、ＳＰＤＴ（Ｃ）１６が論理値“０”または論理値“１”を、ＳＰＤＴ（Ｆ）４２が論理値“０”を、ＳＰＤＴ（Ｇ）４４が論理値“１”を、ＳＰＤＴ（Ｈ）４６が論理値“０”を、そしてＳＰＤＴ（Ｉ）５０が論理値“０”をそれぞれ選択した場合に、それぞれ構成される。
【００３６】
ＳＰＤＴ（Ａ）１２の論理値をＳＰＤＴ１、ＳＰＤＴ（Ｂ）１４の論理値をＳＰＤＴ２、ＳＰＤＴ（Ｃ）１６の論理値をＳＰＤＴ３、ＳＰＤＴ（Ｆ）４２の論理値をＳＰＤＴ６、ＳＰＤＴ（Ｇ）４４の論理値をＳＰＤＴ７、ＳＰＤＴ（Ｈ）４６の論理値をＳＰＤＴ８、そしてＳＰＤＴ（Ｉ）５０の論理値をＳＰＤＴ９とし、図５の論理値を論理式で表現すると次式のように書くことができる。
ＳＰＤＴ１＝ＳＰＤＴ９∩ＳＰＤＴ３
ＳＰＤＴ２＝ＳＰＤＴ９∩バーＳＰＤＴ３
ＳＰＤＴ６＝バーＳＰＤＴ９∩ＳＰＤＴ８
ＳＰＤＴ７＝バーＳＰＤＴ９∩バーＳＰＤＴ８
この論理式から明らかなようにＳＰＤＴ１、ＳＰＤＴ２、ＳＰＤＴ６、およびＳＰＤＴ７はＳＰＤＴ３、ＳＰＤＴ８、バーＳＰＤＴ８、ＳＰＤＴ９およびバーＳＰＤＴ９で表現することができる。即ち、ＳＰＤＴ（Ｃ）１６、ＳＰＤＴ（Ｈ）４６およびＳＰＤＴ（Ｉ）５０を制御する制御信号により、ＳＰＤＴ（Ａ）１２、ＳＰＤＴ（Ｂ）１４、ＳＰＤＴ（Ｆ）４２およびＳＰＤＴ（Ｇ）４４をも制御できることを示している。
言い換えれば、図５のブロック図に示された様に高周波スイッチ４０を構成し、例えば図６に示されたように回路を構成したのち、上記の論理式を満足するように、三つのＳＰＤＴ、すなわちＳＰＤＴ（Ｃ）１６、ＳＰＤＴ（Ｈ）４６およびＳＰＤＴ（Ｉ）５０を制御する制御端子からの制御信号を印加することにより、高周波スイッチ４０全体の回路を制御できることが分かる。
【００３７】
図８はこの発明の一実施の形態に係る高周波スイッチの制御動作の一例を示す回路図である。
図８において、ゲート電極１２１ｇ、１２２ｇ、１２３ｇ、１２４ｇ、１４１ｇ、１４２ｇ、１４３ｇ、１４４ｇ、１６１ｇ、１６２ｇ、１６３ｇ、１６４ｇ、４２１ｇ、４２２ｇ、４２３ｇ、４２４ｇ、４４１ｇ、４４２ｇ、４４３ｇ、４４４ｇ、４６１ｇ、４６２ｇ、４６３ｇ、４６４ｇ、５０１ｇ、５０２ｇ、５０３ｇ、及び５０４ｇのそれぞれに適宜ＳＷ３、バーＳＷ３、ＳＷ８、バーＳＷ８、ＳＷ９及びバーＳＷ９の制御信号が印加される。
図８から明らかなように、ＳＰ４Ｔの高周波スイッチ４０の切換がＳＷ３、バーＳＷ３、ＳＷ８、バーＳＷ８、ＳＷ９及びバーＳＷ９の６つの制御信号により実現される。即ち図５のブロック図に従う回路を構成にすることにより、従来８本の制御信号が必要であったＳＰ４Ｔの動作を、デコーダ回路を集積化することもなく６本になるまで削減することができ、駆動回路の簡略化が図られている。
この実施の形態の高周波スイッチにおいても実施の形態１と同様に、ＳＰＤＴ（Ａ）１２、ＳＰＤＴ（Ｂ）１４、およびＳＰＤＴ（Ｆ）４２およびＳＰＤＴ（Ｇ）４４のそれぞれの第２ポート１２ｃ、１４ｃ、４２ｃおよび４４ｃを、終端抵抗１２ｄ、１４ｄ、４２ｄおよび４４ｄを介して接地されている。この簡単な構成によりアイソレーションが高まるとともに終端抵抗の効果によりスイッチ切換の際に信号の反射に伴う信号振幅および位相の変化が少なくできるので反射変動による回路への悪影響を抑制することができる。
【００３８】
実施の形態３．
図９はこの発明の一実施の形態に係る高周波スイッチのブロック図である。
図１０はこの発明の一実施の形態に係る高周波スイッチの動作説明のためのブロック図である。
図９において、３×２マトリクススイッチ５４は実施の形態１の高周波スイッチ１０を２個併置し、その二つの高周波スイッチ１０の第１入力端子２４同士、第２入力端子２６同士、第３入力端子２８同士を接続した構成である。二つの高周波スイッチ１０を用いた場合には、ＳＰＤＴ（Ａ）１２の極１２ａ同士、ＳＰＤＴ（Ｂ）１４の極１４ａ同士、およびＳＰＤＴ（Ｄ）２０の極２０ａ同士をそれぞれ接続して、入力端子を３個、出力端子を２個とするものである。
実施の形態１の高周波スイッチ１０はデコーダを用いることなく制御端子数を４個にすることができたので、３×２マトリクススイッチ５４においては、制御端子数は８個あればよく、デコーダを用いない従来の３×２マトリクススイッチでは制御端子数が１２個必要であり、従来品に比較して端子数を削減することができ小型化を図ることができる。
【００３９】
次に動作について説明する。
３×２マトリクススイッチ５４は３個の入力に対して２個の出力を選択するマトリクス型スイッチである。図９においてはＯｕｔ１及びＯｕｔ２ともＩｎ１を選択している。そしてこのマトリクススイッチ５４は通常特性インピーダンスが５０Ωの回路に接続されている。つまりＩｎ１の信号が二つに分岐されてそれぞれ特性インピーダンスが５０Ωの回路に接続されていることになる。
この図９の状態から図１０の状態に切り替えた場合、Ｉｎ１の信号の分岐された一方は５０Ωの回路に接続されているが、もう一方の分岐はオープン状態となる。このためにＯｕｔ１への信号はその信号振幅及び位相が図９の状態から図１０の状態に変化する間で大きく変動することが予想される。
しかし、図９に示された３×２マトリクススイッチ５４は、実施の形態１で説明した高周波スイッチ１０を併置して構成したものであるために、ＳＰＤＴ（Ａ）１２の極１２ａ同士、ＳＰＤＴ（Ｂ）１４の極１４ａ同士、およびＳＰＤＴ（Ｄ）２０の極２０ａ同士を接続した構成であり、ＳＰＤＴ（Ａ）１２の第２ポート１２ｃ、ＳＰＤＴ（Ｂ）１４の第２ポート１４ｃ、ＳＰＤＴ（Ｄ）２０の第２ポート２０ｃにはそれぞれ終端抵抗１２ｄ、１４ｄ、及び２０ｄが接続されている。
従って特定回路をＯＮ状態からＯＦＦ状態に変化させた場合でも、ＯＮ状態からＯＦＦ状態におけるインピーダンスが等しくなり、他の経路の信号振幅や位相の変化が小さくなるように抑制される。
【００４０】
この３×２マトリクス型スイッチ５４は、例えばＤＢＳ（Direct Broadcasting Satellite）方式（直接放送衛星方式）の衛星放送受信用コンバータに使用される場合があり、この場合には３個の入力端子はアンテナに接続され、２個の出力端子はチューナーに接続される。
衛星放送受信用コンバータにおいてはスイッチの切換の際に画像が乱れることを嫌うので、チューナー側の信号振幅や位相の変動は０．５ｄＢ以下に制限される。
３×２マトリクススイッチ５４では、ＳＰＤＴ（Ａ）１２の第２ポート１２ｃ、ＳＰＤＴ（Ｂ）１４の第２ポート１４ｃ、ＳＰＤＴ（Ｄ）２０の第２ポート２０ｃにはそれぞれ終端抵抗１２ｄ、１４ｄ、及び２０ｄが接続された構成になっているので、衛星放送受信用コンバータにおけるスイッチの切換の際にも画像のみだれを小さくすることができる。
図１１はこの発明の一実施の形態に係る高周波スイッチのブロック図である。
図１２はこの発明の一実施の形態に係る高周波スイッチの動作説明のためのブロック図である。
【００４１】
図１１に示された４×２マトリクス型スイッチ５６は、実施の形態２の高周波スイッチ４０を２個併置し、その二つの高周波スイッチ４０の第１入力端子２４同士、第２入力端子２６同士、第３入力端子５２同士、第４入力端子５４同士を接続した構成である。
二つの高周波スイッチ４０を用いた場合には、ＳＰＤＴ（Ａ）１２の極１２ａ同士、ＳＰＤＴ（Ｂ）１４の極１４ａ同士、ＳＰＤＴ（Ｆ）４２の極４２ａ同士、およびＳＰＤＴ（Ｇ）４４の極４４ａ同士をそれぞれ接続して、入力端子を４個、出力端子を２個とするものである。
４×２マトリクス型スイッチ５６は高周波スイッチ４０を使用している。このために４×２マトリクススイッチ５６においても制御端子数を削減することができる。
また図１１の状態から図１２の状態に切り替えた場合、Ｉｎ１の信号の分岐された一方は５０Ωの回路に接続されているが、もう一方の分岐はオープン状態となる。このためにＯｕｔ１への信号はその信号振幅及び位相が図１１の状態から図１２の状態に変化する間で大きく変動することが予想される。
しかし、図１１に示された４×２マトリクススイッチ５６は高周波スイッチ４０を併置して構成したものであるために、ＳＰＤＴ（Ａ）１２の極１２ａ同士、ＳＰＤＴ（Ｂ）１４の極１４ａ同士、ＳＰＤＴ（Ｆ）４２の極４２ａ同士、およびＳＰＤＴ（Ｇ）４４の極４４ａ同士を接続した構成であり、ＳＰＤＴ（Ａ）１２の第２ポート１２ｃ、ＳＰＤＴ（Ｂ）１４の第２ポート１４ｃ、ＳＰＤＴ（Ｆ）４２の第２ポート４２ｃ、およびＳＰＤＴ（Ｇ）４４の第２ポート４４ｃにはそれぞれ終端抵抗１２ｄ、１４ｄ、４２ｄ及び４４ｄが接続されている。従って特定回路をＯＮ状態からＯＦＦ状態に変化させた場合でも、ＯＮ状態からＯＦＦ状態におけるインピーダンスが等しくなり、他の経路の信号振幅や位相の変化が小さくなるように抑制される。
【００４２】
なお実施の形態３では、実施の形態１の高周波スイッチ１０を２個併置し、その二つの高周波スイッチ１０の第１入力端子２４同士、第２入力端子２６同士、第３入力端子２８同士を接続して、３×２マトリクススイッチ５４を構成した例と、実施の形態２の高周波スイッチ４０を２個併置し、その二つの高周波スイッチ４０の第１入力端子２４同士、第２入力端子２６同士、第３入力端子５２同士、第４入力端子５４同士を接続して４×２マトリクススイッチ５６を構成した例について説明したが、高周波スイッチ１０をｎ個併置して３×ｎマトリクススイッチを構成したり、高周波スイッチ４０をｎ個併置し４×ｎマトリクススイッチを構成したりすることが出来る。
なお、実施の形態１ではＳＰ３Ｄ型の高周波スイッチ１０について、また実施の形態２ではＳＰ４Ｄ型の高周波スイッチ４０について、説明したが、高周波スイッチ１０及び高周波スイッチ４０を構成する要素としてＳＰＤＴ型の高周波スイッチ１８及び４８がある。
この高周波スイッチ１８及び４８においてもＳＰＤＴ（Ａ）１２の第２ポート１２ｃ、ＳＰＤＴ（Ｂ）１４の第２ポート１４ｃ、ＳＰＤＴ（Ｆ）４２の第２ポート４２ｃ、およびＳＰＤＴ（Ｇ）４４の第２ポート４４ｃにはそれぞれ終端抵抗１２ｄ、１４ｄ、４２ｄ及び４４ｄが接続された構成になっている。
従って、これら高周波スイッチ１８及び４８においても、制御ピンの数が減り小型化が可能となるとともに、ＳＰＤＴの第２のポートが終端抵抗に接続されているという簡単な構成により、アイソレーション特性が向上し、第１、第２のＳＰＤＴスイッチの入力切換に際して、終端抵抗の効果により入力信号の反射変動、即ち入力信号の強度及び位相の変動を少なくすることができ、他の回路に与える悪影響を抑制することができる、という効果を有することは云うまでもない。
【産業上の利用可能性】
【００４３】
以上のように、この発明に係る高周波スイッチ装置は、無線通信機器や衛星通信機器に使用される高周波スイッチ装置として有用である。特に携帯電話や衛星通信機器において、安価でＳ／Ｎ比の良好な高周波スイッチ装置としての使用に適している。
【図面の簡単な説明】
【００４４】
【図１】この発明の一実施の形態に係る高周波スイッチのブロック図である。
【図２】この発明の一実施の形態に係る高周波スイッチの回路図である。
【図３】この発明の一実施の形態に係る高周波スイッチの動作論理を示す論理図である。
【図４】この発明の一実施の形態に係る高周波スイッチの制御動作の一例を示す回路図である。
【図５】この発明の一実施の形態に係る高周波スイッチのブロック図である。
【図６】この発明の一実施の形態に係る高周波スイッチの回路図である。
【図７】この発明の一実施の形態に係る高周波スイッチの動作論理を示す論理図である。
【図８】この発明の一実施の形態に係る高周波スイッチの制御動作の一例を示す回路図である。
【図９】この発明の一実施の形態に係る高周波スイッチのブロック図である。
【図１０】この発明の一実施の形態に係る高周波スイッチの動作説明のためのブロック図である。
【図１１】この発明の一実施の形態に係る高周波スイッチのブロック図である。
【図１２】この発明の一実施の形態に係る高周波スイッチの動作説明のためのブロック図である。
【符号の説明】
【００４５】
１２ｃ，１４ｃ  第２ポート、    １２ｄ、１４ｄ  終端抵抗、    １２  ＳＰＤＴ（Ａ）、    １４  ＳＰＤＴ（Ｂ）、    １６ｂ  第１ポート、    １６ｃ  第２ポート、    １４ｂ、１４ｂ  第１ポート、    １６  ＳＰＤＴ（Ｃ）、    ２０ｃ  第２ポート、    ２０ｄ  終端抵抗、    ２０  ＳＰＤＴ（Ｄ）、    １６ａ  極、    ２０ｂ  第１ポート、    ２２ｂ  第１ポート、    ２２ｃ  第２ポート、    ２２  ＳＰＤＴ（Ｅ）。
【図１】
2005117467.tif 000003
【図２】
2005117467.tif 000004
【図３】
2005117467.tif 000005
【図４】
2005117467.tif 000006
【図５】
2005117467.tif 000007
【図６】
2005117467.tif 000008
【図７】
2005117467.tif 000009
【図８】
2005117467.tif 000010
【図９】
2005117467.tif 000011
【図１０】
2005117467.tif 000012
【図１１】
2005117467.tif 000013
【図１２】
2005117467.tif 000014