(57)【要約】【課題】  オフセット構造のＴＦＴやＬＤＤ構造のＴＦＴからなるＣＭＯＳ型駆動回路を備えた従来の液晶パネルにおいては、Ｐチャネル型ＴＦＴとＮチャネル型ＴＦＴの特性がアンバランスであり駆動回路の性能が低下するという問題点があった。【解決手段】  オフセット構造のＴＦＴではＰチャネル型ＴＦＴのオフセット長ＬoffPをＮチャネル型ＴＦＴのオフセット長ＬoffNよりも大きく、またＬＤＤ構造のＴＦＴでは低濃度領域の幅ＬLDDをＮチャネル型ＴＦＴよりもＰチャネル型 ＴＦＴの方を大きく設計するようにした。【選択図】  図２
2005117069.tif 000002
【特許請求の範囲】
【請求項１】
絶縁膜を介して第１ゲート電極に対向する第１半導体層に選択的にＰ型不純物を注入してＰ型領域を形成する工程と、
絶縁膜を介して第２ゲート電極に対向する第２半導体層に選択的にＮ型不純物を注入してＮ型領域を形成する工程と、
しかる後に、前記第１半導体層と前記第２半導体層を熱処理する工程と、を含み、
前記熱処理前の前記Ｐチャネル型薄膜トランジスタにおける前記第１ゲート電極と前記Ｐ型領域との距離を、前記熱処理前の前記Ｎチャネル型薄膜トランジスタにおける前記第２ゲート電極と前記Ｎ型領域との距離よりも大きく設定したことを特徴とする半導体装置の製造方法。
【請求項２】
前記熱処理前の前記Ｐチャネル型薄膜トランジスタにおける前記第１ゲート電極と前記Ｐ型領域との距離は、前記熱処理前の前記Ｎチャネル型薄膜トランジスタにおける前記第２ゲート電極と前記Ｎ型領域との距離のおよそ２倍であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記熱処理前の前記Ｐチャネル型薄膜トランジスタにおける前記第１ゲート電極と前記Ｐ型領域との距離と、前記熱処理前の前記Ｎチャネル型薄膜トランジスタにおける前記第２ゲート電極と前記Ｎ型領域との距離との差は、０．１〜１．０μｍであることを特徴とする請求項１または２に記載の半導体装置の製造方法。
【請求項４】
絶縁膜を介して第１ゲート電極に対向する第１半導体層の前記第１ゲート電極の両端部からそれぞれ離れた位置に高濃度のＰ型不純物を注入して高濃度Ｐ型領域を形成する工程と、
前記第１ゲート電極の両端と前記高濃度Ｐ型領域との間の領域に低濃度のＰ型不純物を注入して低濃度Ｐ型領域を形成する工程と、
絶縁膜を介して第２ゲート電極に対向する第２半導体層の前記第２ゲート電極の両端部からそれぞれ離れた位置に高濃度のＮ型不純物を注入して高濃度Ｎ型領域を形成する工程と、
前記第２ゲート電極の両端と前記高濃度Ｎ型領域との間の領域に低濃度のＮ型不純物を注入して低濃度Ｎ型領域を形成する工程と、
しかる後に、前記第１半導体層と前記第２半導体層を熱処理する工程と、を含み、
前記熱処理前の前記Ｐチャネル型薄膜トランジスタにおける前記第１ゲート電極と前記高濃度Ｐ型領域との距離を、前記熱処理前の前記Ｎチャネル型薄膜トランジスタにおける前記第２ゲート電極と高濃度Ｎ型領域との距離よりも大きく設定したことを特徴とする半導体装置の製造方法。
【請求項５】
前記熱処理前の前記Ｐチャネル型薄膜トランジスタにおける前記第１ゲート電極と前記高濃度Ｐ型領域との距離は、前記Ｎチャネル型薄膜トランジスタにおける前記第２ゲート電極と高濃度Ｎ型領域との距離のおよそ２倍であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記熱処理前の前記Ｐチャネル型薄膜トランジスタにおける前記第１ゲート電極と前記高濃度Ｐ型領域との距離と、前記熱処理前の前記Ｎチャネル型薄膜トランジスタにおける前記第２ゲート電極と前記高濃度Ｎ型領域との距離との差は、０．１〜１．０μｍであることを特徴とする請求項４または５に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は薄膜トランジスタ（ＴＦＴ）の設計技術に関し、例えば複数の画素電極と各画素電極に選択的に電圧を印加するスイッチング素子とからなる画素領域の近傍に多結晶シリコンＴＦＴからなる駆動回路が一体に設けられたアクティブ
マトリックス型液晶パネルの設計に利用して好適な技術に関する。
【背景技術】
【０００２】
従来、液晶パネルとしては、ガラス基板上にマトリックス状に画素電極を形成すると共に、各画素電極に対応して多結晶シリコンを用いた薄膜トランジスタを形成して、各画素電極にＴＦＴによって所定の電圧を印加して液晶を駆動するように構成された液晶パネルや画素領域の周辺に画素領域の走査線を駆動したり信号線に印加する電圧を形成したりするためのＴＦＴからなる駆動回路を一体的に設けた液晶パネルが実用化されている。
【０００３】
上記のような駆動回路を搭載した液晶パネルにおいては、消費電力を低減するためＭＯＳ半導体集積回路で周知のいわゆるＣＭＯＳ回路により駆動回路を構成するとともに、駆動回路を構成するＴＦＴの特性を向上させるためゲート電極から離れた位置にソース・ドレイン領域が形成されたオフセット構造のＴＦＴや高濃度ソース・ドレイン領域の内側（ゲート電極に近い側）に低濃度領域が形成されたＬＤＤ（Lightly Doped Drain）構造のＴＦＴが用いられることがある（例えば、特許文献１参照）。
【特許文献１】特開平９−１１６１６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明者らは、上記オフセット構造のＴＦＴやＬＤＤ構造のＴＦＴからなるＣＭＯＳ型駆動回路を備えた従来の液晶パネルにおいては、Ｐチャネル型ＴＦＴとＮチャネル型ＴＦＴの特性がアンバランスであり駆動回路の性能が低下するという問題点があることを見い出した。そこで、その原因について検討した。
【０００５】
その結果、Ｐチャネル型ＴＦＴとＮチャネル型ＴＦＴのオフセット長を設計上同一にしても、実際の製造工程ではＰチャネル型ＴＦＴのソース・ドレイン領域の形成に使用するボロンの方が、Ｎチャネル型ＴＦＴのソース・ドレイン領域の形成に使用するリンよりも拡散速度が大きい（約２倍）ため、熱処理によってボロンの横方向の広がりがリンよりも大きくなって製造後のＴＦＴのオフセット長が設計どおりにならずオフセット長に差異が生じ、それによってＰチャネル型ＴＦＴとＮチャネル型ＴＦＴの特性がアンバランスになることが明らかになった。
【０００６】
しかも、本発明者らが検討した結果によると、オフセット長が小さい場合、ＴＦＴのゲート・ソース間にオン方向とは逆方向の電圧（ＮチャネルＴＦＴでは負電圧、ＰチャネルＴＦＴでは正電圧）が印加されたときに、図５に示すように逆方向電圧−Ｖｇｓが大きくなるほどドレイン電流Ｉｄｓが多くなる現象（以下、跳ね上がり現象と称する）が生じるとともに、この逆方向電圧印加時のオフリーク電流Ｉoffは図６（Ａ）のようにＴＦＴのオフセット長が小さくなるほど大き くなる。図６に示したＩoffのバイアス条件は、Ｎチャネル型ＴＦＴの場合、Ｖ ｄｓ＝４Ｖ、Ｖｇｓ＝−１０Ｖであり、Ｐチャネル型ＴＦＴの場合、Ｖｄｓ＝−４Ｖ、Ｖｇｓ＝１０Ｖである。特に液晶パネルを駆動する駆動回路にあっては、液晶に交流電圧を印加して特性劣化を防止するため、ＴＦＴのゲート・ソース間に負電圧が印加されることが多いので、上記跳ね上がり現象に留意する必要がある。
【０００７】
さらに、近年、ポリシリコンＴＦＴにおいては、水素プラズマ処理を行なう技術が提案されているが、水素プラズマ処理を行なったＴＦＴにあっては、図６（Ｂ）に示すように、Ｐチャネル型ＴＦＴとＮチャネル型ＴＦＴのオフセット長Ｌoffとオフリーク電流Ｉoffとの相関が著しく相違し特性のアンバランスが大きくなることが分かった。従って、ゲート・ソース間に逆方向の電圧が印加されるＴＦＴや水素プラズマ処理を行なうＴＦＴを有する回路では、オフセット長に細心の注意を払う必要がある。また、同様な傾向は、高濃度ソース・ドレイン領域の内側（ゲート電極に近い側）に低濃度領域が形成されたいわゆるＬＤＤ構造のＴＦＴにおいても見られることが分かった。
【０００８】
なお、水素プラズマ処理は、ＴＦＴの動作層となるポリシリコンの結晶欠陥を水素原子で補償してＴＦＴの特性を向上させるために行なわれる技術であり、オフセットのないセルフアラインのＴＦＴではこの処理によって動作層のポリシリコンはトラップ準位が低減し移動度が向上するという利点を有するものである。しかし、オフセット構造のＴＦＴではオフセットの部分のポリシリコンが真性半導体の方向に近づくためＴＦＴのシート抵抗が著しく高くなり、上記のように、Ｐチャネル型ＴＦＴとＮチャネル型ＴＦＴのオフセット長Ｌoffとオフリーク電 流Ｉoffとの相関が大きく相違するようになると考えられる。
【０００９】
この発明の目的は、オフセット構造やＬＤＤ構造を有するＴＦＴからなるＣＭＯＳ型駆動回路を備えた液晶パネルにおけるＰチャネル型ＴＦＴとＮチャネル型ＴＦＴの特性をバランスさせ、それによって駆動回路の性能を向上させることができる技術を提供することにある。
【課題を解決するための手段】
【００１０】
本願発明の半導体装置の製造方法は、絶縁膜を介して第１ゲート電極に対向する第１半導体層に選択的にＰ型不純物を注入してＰ型領域を形成する工程と、絶縁膜を介して第２ゲート電極に対向する第２半導体層に選択的にＮ型不純物を注入してＮ型領域を形成する工程と、しかる後に、前記第１半導体層と前記第２半導体層を熱処理する工程と、を含み、前記熱処理前の前記Ｐチャネル型薄膜トランジスタにおける前記第１ゲート電極と前記Ｐ型領域との距離を、前記熱処理前の前記Ｎチャネル型薄膜トランジスタにおける前記第２ゲート電極と前記Ｎ型領域との距離よりも大きく設定したことを特徴とする。
【００１１】
また、前記熱処理前の前記Ｐチャネル型薄膜トランジスタにおける前記第１ゲート電極と前記Ｐ型領域との距離は、前記熱処理前の前記Ｎチャネル型薄膜トランジスタにおける前記第２ゲート電極と前記Ｎ型領域との距離のおよそ２倍であることを特徴とする。
【００１２】
また、前記熱処理前の前記Ｐチャネル型薄膜トランジスタにおける前記第１ゲート電極と前記Ｐ型領域との距離と、前記熱処理前の前記Ｎチャネル型薄膜トランジスタにおける前記第２ゲート電極と前記Ｎ型領域との距離との差は、０．１〜１．０μｍであることを特徴とする。
【００１３】
さらに、絶縁膜を介して第１ゲート電極に対向する第１半導体層の前記第１ゲート電極の両端部からそれぞれ離れた位置に高濃度のＰ型不純物を注入して高濃度Ｐ型領域を形成する工程と、前記第１ゲート電極の両端と前記高濃度Ｐ型領域との間の領域に低濃度のＰ型不純物を注入して低濃度Ｐ型領域を形成する工程と、絶縁膜を介して第２ゲート電極に対向する第２半導体層の前記第２ゲート電極の両端部からそれぞれ離れた位置に高濃度のＮ型不純物を注入して高濃度Ｎ型領域を形成する工程と、前記第２ゲート電極の両端と前記高濃度Ｎ型領域との間の領域に低濃度のＮ型不純物を注入して低濃度Ｎ型領域を形成する工程と、しかる後に、前記第１半導体層と前記第２半導体層を熱処理する工程と、を含み、前記熱処理前の前記Ｐチャネル型薄膜トランジスタにおける前記第１ゲート電極と前記高濃度Ｐ型領域との距離を、前記熱処理前の前記Ｎチャネル型薄膜トランジスタにおける前記第２ゲート電極と高濃度Ｎ型領域との距離よりも大きく設定したことを特徴とする。
【００１４】
また、前記熱処理前の前記Ｐチャネル型薄膜トランジスタにおける前記第１ゲート電極と前記高濃度Ｐ型領域との距離は、前記Ｎチャネル型薄膜トランジスタにおける前記第２ゲート電極と高濃度Ｎ型領域との距離のおよそ２倍であることを特徴とする。
【００１５】
また、前記熱処理前の前記Ｐチャネル型薄膜トランジスタにおける前記第１ゲート電極と前記高濃度Ｐ型領域との距離と、前記熱処理前の前記Ｎチャネル型薄膜トランジスタにおける前記第２ゲート電極と前記高濃度Ｎ型領域との距離との差は、０．１〜１．０μｍであることを特徴とする。
【００１６】
この発明は、上記目的を達成するため、オフセット構造のＰチャネル型ＴＦＴとＮチャネル型ＴＦＴとを有する半導体装置において、オフセット長をＮチャネル型ＴＦＴよりもＰチャネル型ＴＦＴの方を大きく設計するようにしたものである。具体的には、Ｐチャネル型ＴＦＴのソース・ドレイン領域形成のためのイオン打込みの際にゲート電極の上に形成されるフォトシレジスト等からなるイオン打込みマスク膜の厚みを、Ｎチャネル型ＴＦＴのソース・ドレイン領域形成のためのイオン打込みの際にゲート電極の上に形成されるフォトシレジスト等からなるイオン打込みマスク膜の厚みよりも大きくしてそれぞれのイオン打込みを行なうようにする。
【００１７】
また、ＬＤＤ構造のＴＦＴにおいては、ソース・ドレイン領域のゲート電極に近い低濃度部分の幅（ゲート電極端部と高濃度領域端部との距離）をＮチャネル型ＴＦＴよりもＰチャネル型ＴＦＴの方を大きく設計するようにする。
【００１８】
さらに、本発明は、ＴＦＴの動作領域の結晶欠陥を減らすために水素プラズマ処理を行なう液晶パネルにおいて適用するとより効果的である。
【００１９】
本発明によれば、オフセット長をＰチャネル型ＴＦＴの方がＮチャネル型ＴＦＴよりも大きくなるように設定しているので、イオン打込み後の熱処理により不純物の拡散速度の差によって、最終的なオフセット長がＰチャネル型ＴＦＴとＮチャネル型ＴＦＴとでほぼ等しくなるため、両者の特性のバランスが向上し、これによって回路の性能が向上するとともに信頼性も向上するようになる。特に、画素領域の周囲にＴＦＴからなる駆動回路が配置された液晶パネルにおいては、液晶の交流駆動との関係でＴＦＴのゲート・ソース間にオン方向とは逆の方向のゲート・ソース電圧が印加されるが、オフセット長が所定値以上確実に確保されるためリーク電流の増加現象（跳ね上がり）が抑制され、信頼性が向上する。
【００２０】
また、水素プラズマ処理を行なったＴＦＴにあっては、図６（Ｂ）に示すように、オフセット長が０．３μｍ以下ではＰチャネル型ＴＦＴとＮチャネル型ＴＦＴのオフリーク電流の大きさが全く違いアンバランスが大きく０．５μｍ以上になるとアンバランスが小さくなるので、特に、水素プラズマ処理を行なうＴＦＴを有する液晶パネルに本発明を適用すれば、Ｐチャネル型ＴＦＴとＮチャネル型ＴＦＴのオフリーク電流の顕著なアンバランスを有効に防止することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の好適な実施例とその有効性を図面に基づいて説明する。
【００２２】
図１および図２は本発明が適用されたプロセスの要部を工程順に示す。
【００２３】
図１および図２において、１はガラス基板である。この実施例では、先ずガラス基板１上にポリシリコン層２をＣＶＤ法等により例えば１０００オングストロームのような厚さに形成する（図１(a)）。ポリシリコン層はアモルファスシリ コンをデポジションした後、固相成長法あるいはレーザーアニールにより形成する方法などもある。次に、ドライエッチング等によりパターニングを行なうことによって、ＴＦＴが形成される箇所にＴＦＴの動作層となるポリシリコン層の島（２ａ，２ｂ）を形成する（図１(b)）。
【００２４】
次に、上記ポリシリコン動作層２ａ，２ｂの上にＣＶＤ法等によりＴＦＴのゲート絶縁膜となる酸化シリコン膜３を形成する（図１(c)）。その後、前記酸化シリコン膜３の上に、アルミニウム、タンタル、モリブデン、チタン、タングステンのような金属もしくはそのシリサイドからなる導電層をスパッタ法等により形成し、これをドライエッチング等によりパターニングすることで、図１(d)に 示すように、上記ポリシリコン動作層２ａ，２ｂのほぼ中央に位置するゲート電極４ａ，４ｂを形成する。
【００２５】
次に、上記ゲート電極４ａ，４ｂおよび酸化シリコン膜３を覆うように、フォシレジスト膜をスピン法等により所定の厚みに塗布してから露光、現像処理して先ずＰチャネルＴＦＴ側のゲート電極４ａの周囲に所望のオフセット長を得るのに必要な厚みを有するレジストマスクパターン５ａを形成するとともにＮチャネルＴＦＴ部分にはポリシリコン動作層４ｂの上方を完全に覆うようにレジストマスクパターン５ｂを形成する（図１(e)）。
【００２６】
この状態で、基板上方よりボロンのようなアクセプタとなる不純物を例えば１００ＫｅＶのようなエネルギーでイオン打ち込みする。すると、ゲート電極４ａの下方のレジストマスクパターン５ａで覆われていないポリシリコン動作層２ａの両側部分のゲート電極４ａ端部からオフセット長ＬoffPだけ離れた位置に、ソース・ドレイン領域となる高濃度Ｐ型領域６ａ，６ｂが形成される。
【００２７】
次に、上記レジストマスクパターン５ａ，５ｂを除去した後、上記ゲート電極４ａ，４ｂおよび酸化シリコン膜３を覆うように、再度フォシレジスト膜をスピン法等により所定の厚みに塗布してから露光、現像処理をしてＮチャネル型ＴＦＴ側のゲート電極４ｂの周囲に所望のオフセット長を得るのに必要な厚みを有するレジストマスクパターン７ａを形成するとともにＰチャネル型ＴＦＴ部分にはポリシリコン動作層４ａの上方を完全に覆うようにレジストマスクパターン７ｂを形成する（図２(f)）。
【００２８】
この状態で、基板上方よりリンのようなドナーとなる不純物を例えば１００ＫｅＶのようなエネルギーでイオン打ち込みする。すると、ゲート電極４ｂの下方のレジストマスクパターン７ｂで覆われていないポリシリコン動作層２ｂの両側部分のゲート電極４ｂ端部からオフセット長ＬoffNだけ離れた位置に、ソース・ドレイン領域となる高濃度Ｎ型領域８ａ，８ｂが形成される。
【００２９】
[第１の実施の形態]
この実施例では、上記オフセット長ＬoffP，ＬoffNをＬoffP＞ＬoffNとなるように設計しておくものである。この場合、ＬoffP−ＬoffNの好ましい値は０．１〜１．０μｍであり、ＬoffPはＬoffNの約２倍に設定しておく。ＬoffP−ＬoffNの望ましい値は０．２〜０．７μｍであり、さらに望ましい値は０．３〜０．５μｍである。上記のようなオフセット値の設定により、打ち込まれたイオンを活性化させるために行なわれる熱処理やその後の絶縁膜形成工程で印加される高温でボロンの方がリンよりも拡散距離が長くなるため、Ｐチャネル型ＴＦＴのソース・ドレイン領域６ａ，６ｂの方がＮチャネル型ＴＦＴのソース・ドレイン領域８ａ，８ｂよりも広がりが大きくなり、最終的なオフセット長はＰチャネル型ＴＦＴもＮチャネル型ＴＦＴもほぼ同程度になると考えられる。
【００３０】
なお、上記オフセットを有するソース・ドレイン領域（６ａ，６ｂ；８ａ，８ｂ）の形成後は、図２（ｇ）のごとく上記ゲート電極４ａ，４ｂおよびゲート絶縁膜（酸化シリコン膜３）を覆うように酸化シリコン膜あるいはＢＰＳＧ（ボロンおよびリンを含んだ酸化シリコンガラス）等からなる層間絶縁膜９が形成される。そして、この層間絶縁膜９およびゲート絶縁膜（酸化シリコン膜３）に対してコンタクトホールを形成し、アルミニウム等の導電層をスパッタ法等により形成した後、パターニングを行なって上記ソース・ドレイン領域（６ａ，６ｂ；８ａ，８ｂ）に接続されたソース・ドレイン電極１０ａ，１０ｂ；１１ａ，１１ｂが形成される（図２(h)）。
【００３１】
上記実施例は、画素領域の周辺に設けられるシフトレジスタなどの駆動回路を構成するＴＦＴのみならず、画素領域に設けられ画素電極に画像信号に対応した所望の電圧を印加する画素スイッチング素子用ＴＦＴにも適用することができ、その場合、それらのＴＦＴは上記プロセスにより並行して形成される。
【００３２】
また、上記プロセスの途中で平行平板型のプラズマＣＶＤ装置あるいはＲＩＥタイプのプラズマエッチング装置を用いて水素プラズマ処理を行なうようにしてもよい。その場合の水素プラズマ処理の条件は、例えばＲＦパワーを１〜２ｋＷ、電極間隔を２〜１０ｃｍ、設定温度１００〜３００°Ｃ、Ｈ2ガス流量を２０ ０〜７００ｓｃｃｍ、チャンバー内圧力を０．１〜２Ｔｏｒｒとすればよい。
【００３３】
[第２の実施の形態]
次に、本発明をＬＤＤ構造のＴＦＴに適用する場合の実施例を図３および図４を用いて説明する。
【００３４】
この実施例のプロセスの図３（ｅ）前までの工程は図１（ａ）〜（ｄ）の工程と同じである。この実施例では、ゲート電極形成後に、図３（ｅ）のように、先ずＮチャネル型ＴＦＴ側のゲート電極４ｂおよびゲート絶縁膜（酸化シリコン膜３）を覆うように、フォシレジスト膜５ｂを被着して、基板上方よりアクセプタとなるボロンを前記実施例よりも少ないドーズ量にてイオン打ち込みする。すると、ゲート電極４ａの下方のポリシリコン動作層２ａにゲート電極４ａに整合してソース・ドレイン領域となる低濃度Ｐ型領域６ａ’，６ｂ’が形成される。
【００３５】
次に、上記レジストマスクパターン５を除去した後、図４（ｆ）のように、Ｐチャネル型ＴＦＴ側のゲート電極４ａおよびゲート絶縁膜（酸化シリコン膜３）を覆うフォシレジスト膜５ａを被着してから、基板上方よりドナーとなるリンを前記実施例よりも少ないドーズ量にてイオン打ち込みする。すると、ゲート電極４ｂの下方のポリシリコン動作層２ｂにゲート電極４ａに整合して、ソース・ドレイン領域となる低濃度Ｎ型領域８ａ’，８ｂ’が形成される。
【００３６】
その後、前記実施例の図１（ｅ）〜図２（ｈ）の工程と同様の工程である図４（ｇ）〜（ｉ）の工程を実施することにより、上記低濃度Ｐ型領域６ａ’，６ｂ’の外側に高濃度Ｐ型領域６ａ，６ｂが、また低濃度Ｎ型領域８ａ’，８ｂ’の外側に低濃度Ｎ型領域８ａ，８ｂがそれぞれ形成されたＬＤＤ構造のＰチャネル型ＴＦＴとＮチャネル型ＴＦＴとが得られる。
【００３７】
この実施例では、上記低濃度Ｐ型領域６ａ’，６ｂ’の幅（ゲート電極端部と高濃度領域端部との距離）ＬLDDPと低濃度Ｎ型領域８ａ’，８ｂ’の幅ＬLDDNを、前記実施例におけるオフセット長ＬoffP，ＬoffNの関係と同様に予めＰチャネル型ＴＦＴの方がＮチャネル型ＴＦＴよりも大きくなるように設計している。すなわち、ＬLDDP＞ＬLDDNとなるように設計している。ＬLDDNの好ましい値はＬoffNと同様に０．１〜１．０μｍであり、ＬLDDPはＬLDDNの約２倍程度に設定しておくのが望ましい。ＬLDDP−ＬLDDNの望ましい値は０．２〜０．７μｍであり、さらに望ましい値は０．３〜０．５μｍである。
【００３８】
上記のような値の設定により、熱処理やその後の絶縁膜形成工程で印加される高温でボロンの方がリンよりも拡散距離が大きいため、Ｐチャネル型ＴＦＴの高濃度ソース・ドレイン領域６ａ，６ｂの方がＮチャネル型ＴＦＴのソース・ドレイン領域８ａ，８ｂよりも広がりが大きくなり、最終的な低濃度Ｐ型領域６ａ’，６ｂ’と低濃度Ｎ型領域８ａ’，８ｂ’の幅はＰチャネル型ＴＦＴもＮチャネル型ＴＦＴもほぼ同程度になると考えられる。
【００３９】
この実施例においても、低濃度Ｐ型領域６ａ’，６ｂ’の幅ＬLDDPと低濃度Ｎ型領域８ａ’，８ｂ’の幅ＬLDDNを、ＬLDDP＞ＬLDDNとなるように設計しているので、それぞれの不純物の拡散速度が違っても最終的な低濃度Ｐ型領域６ａ’，６ｂ’と低濃度Ｎ型領域８ａ’，８ｂ’の幅はほぼ同程度になるため、Ｐチャネル型ＴＦＴとＮチャネル型ＴＦＴのオフ時のリーク電流および特性がアンバランスになるのが防止される。
【００４０】
なお、この実施例は、画素領域の周辺に設けられた駆動回路を構成するＴＦＴに適用するのが望ましいが、画素領域に設けられ画素電極に画像信号に対応した所望の電圧を印加する画素スイッチング用ＴＦＴに適用することも可能である。ただし、画素領域の周辺に設けられた駆動回路を構成するＴＦＴとして上記実施例のＬＤＤ構造のＴＦＴを適用した場合であっても、画素領域に設けられる画素駆動用ＴＦＴは通常のオフセット構造としてオフ電流を抑えるように構成することが可能である。
【００４１】
図７は、上記実施例のＴＦＴからなる駆動回路が画素領域の周辺に設けられた液晶パネル１００のＴＦＴ側基板のシステム構成例を示す。図７において、９０は互いに交差するように配設されたゲート線２１と信号線２２との交点に対応してそれぞれ配置された画素で、各画素９０はＩＴＯ等からなる画素電極１４とこの画素電極１４に信号線２２上の画像信号に応じた電圧を印加するＴＦＴ９１とからなる。同一行（Ｙ方向）のＴＦＴ９１はそのゲートが同一のゲート線２１に接続され、ドレインが対応する画素電極１４に接続されている。また、同一列（Ｘ方向）のＴＦＴ９１はそのソースが同一の信号線２２に接続されている。この実施例においては、画素領域周辺の駆動回路（Ｘ、Ｙシフトレジスタやサンプリング手段）５０，６０を構成するトランジスタと画素を駆動するＴＦＴが共にポリシリコン層を動作層とするいわゆるポリシリコンＴＦＴで構成されており、周辺駆動回路５０，６０を構成するトランジスタと画素駆動用ＴＦＴは同一プロセスにより、ほぼ同時に形成される。
【００４２】
この実施例では、画素領域（画素マトリックス）２０の一側（図では上側）に上記信号線２２を順次選択するシフトレジスタ（以下、Ｘシフトレジスタと称する）５１が配置され、画素マトリックスの他の一側には上記ゲート線２１を順次選択駆動するシフトレジスタ（以下、Ｙシフトレジスタと称する）６１が設けられている。また、Ｙシフトレジスタ６１の次段には必要に応じてバッファ６３が設けられる上記各信号線２２の他端にはサンプリング用スイッチ（ＴＦＴ）５２が設けられており、これらのサンプリング用スイッチ５２は外部端子７４，７５，７６に入力される画像信号ＶＩＤ１〜ＶＩＤ３を伝送するビデオライン５４，５５，５６との間に接続され、上記Ｘシフトレジスタ５１から出力されるサンプリングパルスによって順次オン／オフされるように構成されている。Ｘシフトレジスタ５１は、端子７２，７３を介して外部より入力されるクロックＣＬＸ１，ＣＬＫ２に基づいて１水平走査期間中にすべての信号線３を順番に１回ずつ選択するようなサンプリングパルスＸ１，Ｘ２，Ｘ３，‥‥‥Ｘｎを形成してサンプリング用スイッチ５２の制御端子に供給する。一方、上記Ｙシフトレジスタ６１は、端子７７，７８を介して外部から入力されるクロックＣＬＹ１，ＣＬＹ２に同期して動作され、各ゲート線２を順次駆動する。
【００４３】
図８には前記液晶パネル用基板を適用した液晶パネル３０の構成例を示す。同図に示すように、前記液晶パネル用基板（ＴＦＴアレイ基板）１０の上には、複数の画素電極２３により規制される画素領域（実際に液晶層３７の配向状態変化により画像が表示される液晶パネルの領域）の周囲において両基板を張り合わせて液晶層３７を包囲するシール部材の一例として光硬化性樹脂からなるシール材３６が画素領域に沿って設けられている。そしてカラーフィルタ層３３を有する入射側の対向基板３１の上記画素領域外側シール材３６内側領域に対応する部位に、遮光性の周辺見切り層３５が設けられている。
【００４４】
上記周辺見切り層３５は、後に画素領域に対応して開口が開けられた遮光性のケースに液晶パネル用基板１０がセットされた場合に当該画素領域が製造誤差等により当該ケースの開口の縁に隠れてしまわないように、即ち例えば液晶パネル用基板１０のケースに対するずれとして数百μｍ程度を許容するように、画素領域の周囲に５００μｍ〜１ｍｍ程度の幅を持つ帯状の遮光性材料により形成される。
【００４５】
このような遮光性の周辺見切り層３５は、例えばＣｒ（クロム）やＮｉ（ニッケル），Ａｌ（アルミニウム）などの金属材料を用いたスパッタリング、フォトリソグラフィおよびエッチングによって対向基板３１に形成される。上記金属材料の代わりに、カーボンやＴｉ（チタン）をフォトレジストに分散した樹脂ブラックなどの材料により周辺見切り層３５を形成してもよい。
【００４６】
上記シール材３６の外側の領域には、画素領域の下辺に沿って周辺回路（走査線駆動回路）５０および外部端子としてのパッド７０が設けられ、画素領域の両側（図の左右２辺）に沿って周辺回路（信号線駆動回路）６０が設けられている。さらに、画素領域の上辺には、画素領域の両側に設けられた上記周辺回路６０間を電気的に接続するための配線１０５が設けられている。また、シール材３６の四隅には、液晶パネル用基板１０と対向基板３１との間で電気的導通をとるための導電源電圧材からなるコラム１０６が設けられている。そして、シール材３６とほぼ同じ輪郭を持つ対向基板３１が当該シール材３６により液晶パネル用基板１０に固着されている。
【００４７】
図９には前記液晶パネル用基板を適用した液晶パネル３０の他の構成例を示す。図９の実施例の液晶パネル３０は、前記液晶パネル用基板１０の表面側にはカラーフィルタ層３３を有する入射側のガラス基板３１が適当な間隔をおいて配置され、周囲をシール材３６で封止された間隙内にＴＮ（Twisted Nematic）型液晶 またはＳＨ（Super Homeotropic）型液晶などの液晶３７が充填されて液晶パネ ル３０として構成されている。また、周辺回路５０，６０の上方は、例えば対向基板３１に設けられるブラックマスク等により遮光されるように構成される。なお、外部から信号を入力するための外部端子としてのパッド７０は前記シール材３６の外側に来るようにシール材を設ける位置が決定されている。３８は対向基板３１側に設けられる液晶注入口である。
【００４８】
次に、上述の実施例の液晶装置を用いて構成される電子機器は、図１０に示す表示情報出力源１０００、表示情報処理回路１００２、表示駆動回路１００４、液晶パネルなどの表示パネル１００６、クロック発生回路１００８及び電源回路１０１０を含んで構成される。表示情報出力源１０００は、ＲＯＭ、ＲＡＭなどのメモリ、テレビ信号を同調して出力する同調回路などを含んで構成され、クロック発生回路１００８からのクロックに基づいて、ビデオ信号などの表示情報を出力する。表示情報処理回路１００２は、クロック発生回路１００８からのクロックに基づいて表示情報を処理して出力する。この表示情報処理回路１００２は、例えば増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路あるいはクランプ回路等を含むことができる。表示駆動回路１００４は、走査側駆動回路及びデータ側駆動回路を含んで構成され、液晶パネル１００６を表示駆動する。電源回路１０１０は、上述の各回路に電力を供給する。
【００４９】
このような構成の電子機器として、図１１に示す液晶プロジェクタ、図１２に示すマルチメディア対応のパーソナルコンピュータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、図１３に示すページャ、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
【００５０】
図１１は、投写型表示装置の要部を示す概略構成図である。図中、１０は光源、１３，１４はダイクロイックミラー、１５，１６，１７は反射ミラー、１８，１９，２０はリレーレンズ、２２，２３，２４は液晶ライトバルブ、２５はクロスダイクロイックプリズム、２６は投写レンズを示す。光源１０はメタルハライド等のランプ１１とランプの光を反射するリフレクタ１２とからなる。青色光・緑色光反射のダイクロイックミラー１３は、光源１０からの白色光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー１７で反射されて、赤色光用液晶ライトバルブ２２に入射される。一方、ダイクロイックミラー１３で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー１４によって反射され、緑色光用液晶ライトバルブ２３に入射される。一方、青色光は第２のダイクロイックミラー１４も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ１８、リレーレンズ１９、出射レンズ２０を含むリレーレンズ系からなる導光手段２１が設けられ、これを介して青色光が青色光用液晶ライトバルブ２４に入射される。各ライトバルブにより変調された３つの色光はクロスダイクロイックプリズム２５に入射する。このプリズムは４つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投写光学系である投写レンズ２６によってスクリーン２７上に投写され、画像が拡大されて表示される。
【００５１】
図１２に示すパーソナルコンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示画面１２０６とを有する。
【００５２】
図１３に示すページャ１３００は、金属製フレーム１３０２内に、液晶表示基板１３０４、バックライト１３０６ａを備えたライトガイド１３０６、回路基板１３０８、第１，第２のシールド板１３１０，１３１２、２つの弾性導電体１３１４，１３１６、及びフィルムキャリアテープ１３１８を有する。２つの弾性導電体１３１４，１３１６及びフィルムキャリアテープ１３１８は、液晶表示基板１３０４と回路基板１３０８とを接続するものである。
【００５３】
ここで、液晶表示基板１３０４は、２枚の透明基板１３０４ａ，１３０４ｂの間に液晶を封入したもので、これにより少なくともドットマトリクス型の液晶表示パネルが構成される。一方の透明基板に、図１０に示す駆動回路１００４、あるいはこれに加えて表示情報処理回路１００２を形成することができる。液晶表示基板１３０４に搭載されない回路は、液晶表示基板の外付け回路とされ、図１３の場合には回路基板１３０８に搭載できる。
【００５４】
図１３はページャの構成を示すものであるから、液晶表示基板１３０４以外に回路基板１３０８が必要となるが、電子機器用の一部品として液晶表示装置が使用される場合であって、透明基板に表示駆動回路などが搭載される場合には、その液晶表示装置の最小単位は液晶表示基板１３０４である。あるいは、液晶表示基板１３０４を筺体としての金属フレーム１３０２に固定したものを、電子機器用の一部品である液晶表示装置として使用することもできる。さらに、バックライト式の場合には、金属製フレーム１３０２内に、液晶表示基板１３０４と、バックライト１３０６ａを備えたライトガイド１３０６とを組み込んで、液晶表示装置を構成することができる。これらに代えて、図１４に示すように、液晶表示基板１３０４を構成する２枚の透明基板１３０４ａ，１３０４ｂの一方に、金属の導電膜が形成されたポリイミドテープ１３２２にＩＣチップ１３２４を実装したＴＣＰ（Ｔａｐｅ  Ｃａｒｒｉｅｒ  Ｐａｃｋａｇｅ）１３２０を接続して、電子機器用の一部品である液晶表示装置として使用することもできる。
【００５５】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の各種の液晶パネルの駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレー装置にも適用可能である。
【００５６】
（発明の効果）
以上説明したように、この発明は、オフセット構造のＴＦＴではオフセット長を、またＬＤＤ構造のＴＦＴでは低濃度領域の幅をそれぞれＮチャネル型ＴＦＴよりもＰチャネル型ＴＦＴの方を大きく設定するようにしたので、イオン打込み後の熱処理により不純物の拡散速度の差によって、最終的なオフセット長がＰチャネル型ＴＦＴとＮチャネル型ＴＦＴとでほぼ等しくなるため、両者の特性のバランスが向上し、これによって回路の性能が向上するとともに信頼性も向上するようになる。
【図面の簡単な説明】
【００５７】
【図１】本発明方法を適用したＴＦＴの製造プロセスの一実施例の前半を工程順に示す断面図。
【図２】本発明方法を適用したＴＦＴの製造プロセスの一実施例の後半を工程順に示す断面図。
【図３】本発明方法を適用したＴＦＴの製造プロセスの他の実施例の前半を工程順に示す断面図。
【図４】本発明方法を適用したＴＦＴの製造プロセスの他の実施例の後半を工程順に示す断面図。
【図５】オフセット構造のＴＦＴにおけるゲート・ソース間電圧とドレイン電流との関係を示す特性図。
【図６】オフセット構造のＴＦＴにおける水素プラズマ処理前後のオフセット長とオフリーク電流との関係を示す特性図。
【図７】本発明を適用して好適な液晶パネル用基板のシステム構成例を示すブロック図。
【図８】本発明に係る液晶パネル用基板を用いた液晶パネルの構成例を示す断面図および平面図。
【図９】本発明に係る液晶パネル用基板を用いた液晶パネルの他の構成例を示す平面図および断面図。
【図１０】本発明の電子機器の構成を示す図。
【図１１】本発明の電子機器の一例である投写型表示装置の構成を示す図。
【図１２】本発明の電子機器の一例を示す図。
【図１３】本発明の電子機器の一例を示す図。
【図１４】本発明の電子機器の一例を示す図。
【符号の説明】
【００５８】
１  ガラス基板
２  ポリシリコン層
２ａ，２ｂ  ＴＦＴの動作層
３  ゲート絶縁膜
４ａ，４ｂ  ゲート電極
５ａ，５ｂ  レジストマスクパターン
６ａ，６ｂ  Ｐチャネル型ＴＦＴのソース・ドレイン領域
６ａ’，６ｂ’  低濃度Ｐ型ソース・ドレイン領域
７ａ，７ｂ  レジストマスク
８ａ，８ｂ  Ｎチャネル型ＴＦＴのソース・ドレイン領域
８ａ’，８ｂ’  低濃度Ｎ型ソース・ドレイン領域
９  層間絶縁膜
１０ａ，１０ｂ，１１ａ，１１ｂ  ソース・ドレイン電極
２０  画素領域
３０  液晶パネル
３１  対向基板
３３  対向電極
３６  シール材
３７  液晶
５０，６０  周辺回路
５１  Ｘシフトレジスタ
５２  サンプリング用スイッチ
５４〜５６  ビデオライン
６１  Ｙシフトレジスタ
７２〜７８  外部端子 
９０  画素
９１  画素駆動用ＴＦＴ
１００  液晶パネル用基板
【図１】
2005117069.tif 000003
【図２】
2005117069.tif 000004
【図３】
2005117069.tif 000005
【図４】
2005117069.tif 000006
【図５】
2005117069.tif 000007
【図６】
2005117069.tif 000008
【図７】
2005117069.tif 000009
【図８】
2005117069.tif 000010
【図９】
2005117069.tif 000011
【図１０】
2005117069.tif 000012
【図１１】
2005117069.tif 000013
【図１２】
2005117069.tif 000014
【図１３】
2005117069.tif 000015
【図１４】
2005117069.tif 000016