(57)【要約】【課題】  直流オフセット調整を適正に行うことを可能とする。【解決手段】  入力信号のレベルをレベル調整器１１により調整するとともに、レベル調整器１１の出力信号から第１の所要周波数帯域の信号を低域通過フィルタ１２により抽出したのち、Ａ／Ｄ変換器１４によりデジタル化する。デジタル化された信号から直流成分除去部２１によりデジタル信号処理によって直流成分を除去する。直流成分が除去された信号を変調処理部１５によりデジタル信号処理によって変調する。変調後の信号を、Ｄ／Ａ変換器１６によりアナログ化したのち、帯域通過フィルタ１７により第２の所要周波数帯域の信号を抽出する。【選択図】      図１
2005117146.tif 000002
【特許請求の範囲】
【請求項１】
入力信号のレベルを調整するレベル調整手段と、
前記レベル調整手段の出力信号から第１の所要周波数帯域の信号を抽出する低域ろ波手段と、
前記低域ろ波手段の出力信号をデジタル化するデジタル化手段と、
前記デジタル化手段の出力信号からデジタル信号処理によって直流成分を除去する直流除去手段と、
前記直流除去手段の出力信号をデジタル信号処理によって変調する変調手段と、
前記変調手段の出力信号をアナログ化するアナログ化手段と、
前記アナログ化手段の出力信号から第２の所要周波数帯域の信号を抽出する帯域ろ波手段とを具備したことを特徴とする変調器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＤＳＢ（Double Side Band）変調、ＳＳＢ（Single Side Band）変調、ＩＳＢ（Independent Side Band)変調などの各変調方式に対応した変調器に関する。
【背景技術】
【０００２】
図６は従来の変調器の構成を示すブロック図である。  
この図６に示す従来の変調器は、レベル調整器１１、低域通過フィルタ１２、直流オフセット調整器１３、Ａ／Ｄ変換器１４、変調処理部１５、Ｄ／Ａ変換器１６および帯域通過フィルタ１７を含む。
【０００３】
変調対象の低周波信号は、レベル調整器１１へ入力される。低周波信号はレベル調整器１１により、所要帯域の信号成分（例えば100Ｈｚから3ｋＨｚ程度）に関して信号レベルが調整される。レベル調整器１１の出力信号は、低域通過フィルタ１２によって帯域制限される。低域通過フィルタ１２の出力信号は、直流オフセット調整器１３によって直流成分が除去される。ＤＳＢ、ＳＳＢ、ＩＳＢなどの変調方式は、電力効率を高めるために一般的なＡＭ変調等と比較して搬送波信号成分が抑圧された変調信号を用いる変調方式である。このため、除去されずに残留した搬送波信号成分は、不要波と認識される。一方、低周波信号に直流成分が含まれる場合、変調処理の過程で搬送波信号が残留する。このため、低周波信号に直流成分が含まれないように直流オフセット調整が行われる。
【０００４】
直流オフセット調整器１３の出力信号は、Ａ／Ｄ変換器１４によってアナログ信号からデジタル信号に変換される。Ａ／Ｄ変換器１４の出力信号は、変調処理部１５によりＤＳＢ、ＳＳＢまたはＩＳＢなどの変調処理が施される。そして変調処理部１５の出力信号は、Ｄ／Ａ変換器１６によりデジタル信号からアナログ信号に変換される。
【０００５】
Ｄ／Ａ変換器１６の出力信号は、帯域通過フィルタ１７により高調波、サンプリングクロック成分、あるいはＤ／Ａ変換時の折り返しノイズ等が除去される。そして帯域通過フィルタ１７の出力信号が、この変調器により得られた変調信号となる。
【０００６】
なお、直流成分除去機能を持つＡ／Ｄ変換装置は知られている（例えば、特許文献１を参照）。  
また、ウエーバー方式のＳＳＢ変調処理をデジタル処理する方式は知られている（例えば、特許文献２を参照）。
【特許文献１】特開平9-261052号公報
【特許文献２】特開2000-223953
【発明の開示】
【発明が解決しようとする課題】
【０００７】
図６に示した従来の変調器では、直流オフセット調整をアナログ信号処理で行っているため、アナログ部品単体の特性のバラツキや周囲温度の変化による部品単体の特性変動によって、直流オフセット調整の特性が劣化してしまうおそれがある。このような特性の劣化を抑圧するためには、アナログ部品の選定に際して部品の単体評価を行い、その結果を考慮して回路を設計する等の対策が一般的に講じられているが、部品コストが上昇したり、回路が複雑化する不具合が生じている。また、直流オフセット調整での除去量を可変抵抗器などにより調整可能とするのが一般的であるため、この部分の調整が不可欠であり、この分の調整工数が必要となっている。
【０００８】
特許文献１や特許文献２に開示された技術によっても、上記のような直流オフセット調整に関わる不具合は何ら解消できない。
【０００９】
本発明はこのような事情を考慮してなされたものであり、その目的とするところは、直流オフセット調整を適正に行うことが可能な変調器を提供することにある。
【課題を解決するための手段】
【００１０】
以上の目的を達成するために本発明は、入力信号のレベルを調整するレベル調整手段と、前記レベル調整手段の出力信号から第１の所要周波数帯域の信号を抽出する低域ろ波手段と、前記低域ろ波手段の出力信号をデジタル化するデジタル化手段と、前記デジタル化手段の出力信号からデジタル信号処理によって直流成分を除去する直流除去手段と、前記直流除去手段の出力信号をデジタル信号処理によって変調する変調手段と、前記変調手段の出力信号をアナログ化するアナログ化手段と、前記アナログ化手段の出力信号から第２の所要周波数帯域の信号を抽出する帯域ろ波手段とを備えた。
【００１１】
このような手段を講じたことにより、入力信号は、レベル調整および低域ろ波が行われた後にデジタル化される。直流成分の除去および変調処理は、デジタル化された後の信号に対してデジタル信号処理により行われる。変調された信号は、アナログ化された上で、帯域路はされる。
【００１２】
本発明は、以下のような技術概念も包含する。  
［概念１］
前記本発明の直流除去手段は、
前記デジタル化手段の出力信号と第１の信号とを加算して第２の信号を出力する手段と、
前記第２の信号をサンプリング周期毎にラッチして第３の信号として出力する遅延手段と、
前記第３の信号と第１の定数とを乗算して前記第１の信号を出力する手段と、
前記第３の信号と第２の定数とを乗算して第４の信号を出力する手段と、
前記デジタル化手段の出力信号から前記第４の信号を減算する手段と具備することを特徴とする変調器。
【００１３】
［概念２］
前記本発明の直流除去手段は、
前記デジタル化手段の出力信号から第１の信号を減算して第２の信号を出力する遅延手段と、
前記第２の信号と第３の信号とを加算して第４の信号を出力する手段と、
前記第４の信号をサンプリング周期毎にラッチして前記第３の信号として出力する手段と、
前記第３の信号と定数とを乗算して前記第１の信号を出力する手段とを具備することを特徴とする変調器。
【００１４】
［概念３］
前記直流除去手段は、前記入力信号が無い状態で直流成分の計算を行い、前記入力信号が有る状態では前記計算を停止し、停止する直前に計算した直流成分の値を用いて直流成分の除去を行うことを特徴とする本発明、前記概念１および前記概念２のいずれかに記載の変調器。
【００１５】
［概念４］
前記遅延手段は、前記入力信号が有る状態ではラッチを停止し、停止する直前にラッチした値を前記サンプリング周期毎に第３の信号として出力することを特徴とする概念１に記載の変調器。
【００１６】
［概念５］
前記遅延手段は、前記入力信号が有る状態ではラッチを停止し、停止する直前にラッチした値を前記サンプリング周期毎に第２の信号として出力することを特徴とする概念２に記載の変調器。
【発明の効果】
【００１７】
直流成分の除去がデジタル信号処理により行われるので、直流オフセット調整を適正に行うことが可能な変調器となる。
【発明を実施するための最良の形態】
【００１８】
以下、図面を参照して本発明の一実施形態につき説明する。
【００１９】
図１は本発明の一実施形態に係る変調器の構成を示すブロック図である。なお、図６と同一部分には同一符号を付している。
【００２０】
この実施形態の変調器は、レベル調整器１１、低域通過フィルタ１２、Ａ／Ｄ変換器１４、変調処理部１５、Ｄ／Ａ変換器１６、帯域通過フィルタ１７および直流成分除去部２１を含む。
【００２１】
レベル調整器１１へは、変調対象の低周波信号が入力される。レベル調整器１１は、低周波信号に含まれる所要帯域の信号成分（例えば100Ｈｚから3ｋＨｚ程度）に関して信号レベルを調整する。このレベルの調整は、規定レベル（例えば0ｄＢｍ）の低周波信号が入力された場合に、この信号がＡ／Ｄ変換器１４の入力端において適切なレベル（例えばＡ／Ｄ変換器１４の飽和入力レベルの２分の１程度）となるように行う。
【００２２】
低域通過フィルタ１２は、レベル調整器１１の出力信号の帯域を制限する。この帯域制限は、Ａ／Ｄ変換を行う際に不要信号が所要帯域内に折り返って加算されるのを防ぐ目的、いわゆるアンチエリアシングの目的で用いられ、かつ、所要帯域内での振幅が平坦になるように設計される。
【００２３】
Ａ／Ｄ変換器１４は、低域通過フィルタ１２の出力信号をアナログ信号からデジタル信号に変換する。
【００２４】
直流成分除去部２１は、Ａ／Ｄ変換器１４の出力信号からデジタル信号処理によって直流成分を除去する。直流成分除去部２１には、低周波入力判定信号が入力される。この低周波入力判定信号は、レベル調整器１１へ入力される低周波信号が有るか否かを示した信号であり、例えば半二重通信方式の通信機で用いられるＰＴＴ（Press To Talk）信号が利用できる。直流成分除去部２１は、直流成分の除去量の調整動作を低周波入力判定信号に応じてＯＮ／ＯＦＦする。
【００２５】
変調処理部１５は、ＤＳＢ変調方式、ＳＳＢ変調方式およびＩＳＢ変調方式のいずれかの変調方式に対応する。変調処理部１５は、直流成分除去部２１の出力信号に対して変調処理を施す。
【００２６】
Ｄ／Ａ変換器１６は、変調処理部１５の出力信号をデジタル信号からアナログ信号に変換する。
【００２７】
帯域通過フィルタ１７は、高調波、サンプリングクロック成分、ならびにＤ／Ａ変換時の折り返しノイズ等をＤ／Ａ変換器１６の出力信号から除去する。帯域通過フィルタ１７の出力信号は、本実施形態の変調器により得られた変調信号となる。
【００２８】
直流成分除去部２１および変調処理部１５は、ＤＳＰ、ＦＰＧＡ、専用デバイス（ＡＳＩＣ等）などを利用して構成することが可能で、これらのデバイスのいずれか１種を用いても、異なる複数のデバイスを組み合わせて用いて構成してもよい。
【００２９】
低域通過フィルタ１２や帯域通過フィルタ１７としては、信号の周波数に応じてセラミックフィルタ等（信号が数百ｋＨｚの場合）を用いれば簡易に構成することが可能である。
【００３０】
図２は直流成分除去部２１の内部構成を示すブロック図である。  
図２に示すように直流成分除去部２１は、加算器２１１、１サンプル遅延器２１２、乗算器２１３、乗算器２１４および減算器２１５を含む。
【００３１】
加算器２１１へは、Ａ／Ｄ変換器１４の出力信号（以下、信号ａと称する）と乗算器２１３の出力信号（以下、信号ｄと称する）とがそれぞれ入力される。加算器２１１は、信号ａの値と信号ｄの値との和の値を持つ信号（以下、信号ｂと称する）を出力する。
【００３２】
１サンプル遅延器２１２には、信号ｂと低周波入力判定信号ｇとがそれぞれ入力される。１サンプル遅延器２１２は、低周波信号が無いことを低周波入力判定信号ｇが示している時にのみ、信号ｂを１サンプル分遅延させる。なおここでは、低周波信号が無いときには、信号ｇがＬレベルであるとする。１サンプル遅延器２１２は、低周波信号が有ることを低周波入力判定信号ｇが示している時、すなわち低周波入力判定信号ｇがＨレベルであるときには、信号ｂのラッチを新たに行わず、既にラッチしている値を繰り返し出力する。
【００３３】
乗算器２１３には、１サンプル遅延器２１２の出力信号（以下、信号ｃと称する）と定数Ａとがそれぞれ入力される。乗算器２１３は、信号ｃの値と定数Ａとの積の値を持つ信号を上記信号ｄとして出力する。
【００３４】
乗算器２１４には、信号ｃと定数Ｂとがそれぞれ入力される。乗算器２１４は、信号ｃの値と定数Ｂとの積の値を持つ信号（以下、信号ｅと称する）を出力する。
【００３５】
減算器２１５には、信号ａと信号ｅとがそれぞれ入力される。減算器２１５は、信号ａと信号ｅとの差の値を持つ信号（以下、信号ｆと称する）を出力する。この信号ｆは、直流成分除去部２１の出力信号として変調処理部１５へ入力される。
【００３６】
次に以上のように構成された変調器の動作について説明する。  
図３は直流成分除去部２１における計算の流れを示したタイミングチャートである。図３は、信号ａおよび低周波入力判定信号ｇの入力に対し、信号ｂ、信号ｃ、信号ｄ、信号ｅおよび信号ｆのそれぞれの変化の様子を時系列で示している。なお、定数Ａおよび定数Ｂは、それぞれ値「0.999」、「0.001」とし、説明を簡単にするため信号ａに値「1.0」のインパルス信号を入力した場合とした。また、低周波入力判定信号ｇがロジックレベルのＬレベルの時に直流成分の算出および更新を行うという条件とした。図３中のサンプリングクロックは、デジタル信号の更新周期である。サンプリングクロックが立ち上がる毎に（厳密には立ち上がった直後から次の立ち上がりの直前までの時間に）１サンプルのデータに対するデジタル信号処理が完結する。サンプリングクロックには便宜上番号を付記し、番号「０」のサンプリングクロック（サンプリングクロック(0)と記す）が立ち上がった直後から番号「１」のサンプリングクロックが立ち上がる直前までの期間を「ステート０」と記す（他の期間も同様）。ステート０時の信号ａは信号ａ(0)と記す（他の信号も同様）。ところで、図１および図２にはサンプリングクロックを記載していないが、デジタル信号処理では常識的に不可欠な信号であるため省略しただけであり、厳密にはサンプリングクロックに同期してデジタル信号処理が行われる。
【００３７】
図３では、初期状態（ステート１）の各部の値を全て値「０」とし、ステート０のタイミングでインパルスを入力した。サンプリングクロックの立ち上がり時の各部の動作を簡単に説明すると以下の様になる。
【００３８】
まず、１サンプル遅延器２１２の動作を説明する。１サンプル遅延器２１２は、低周波入力判定信号ｇがＬレベルであった場合には、信号ｂの値をラッチして信号ｃとして出力する。１サンプル遅延器２１２は、低周波入力判定信号ｇの値がＨレベルであった場合には、信号ｂの値をラッチせず信号ｃは更新しない。また１サンプル遅延器２１２は、サンプリングクロックの立ち上がりのタイミングでラッチ動作を行うので、サンプリングクロックがＬまたはＨレベルに固定されている状態や、サンプリングクロックが立ち下がる状態では、ラッチせず信号ｃの値は更新しない。
【００３９】
次に加算器２１１、乗算器２１３、乗算器２１４および減算器２１５の動作を説明する。加算器２１１は、サンプリングクロックの立ち上がり直後より信号ａと信号ｄの加算を開始し、次のサンプリングクロックの立ち上がり直前までに加算処理を終了させて信号ｂを出力する。乗算器２１３は、サンプリングクロックの立ち上がり直後より信号ｃと定数Ａの乗算を開始し、次のサンプリングクロックの立ち上がり直前までに乗算処理を終了させて信号ｄを出力する。乗算器２１４は、サンプリングクロックの立ち上がりの直後より信号ｃと定数Ｂの乗算を開始し、次のサンプリングクロックの立ち上がりの直前までに乗算処理を終了させて信号ｅを出力する。減算器２１５は、サンプリングクロックの立ち上がりの直後より入力信号ａから信号ｅの減算を開始し、次のサンプリングクロックの立ち上がりの直前までに減算処理を終了させて出力信号ｆを出力する。
【００４０】
以上の動作を図３におけるサンプリングクロック(0)からサンプリングクロック(6)まで実行すると以下の様に処理される。  
まずサンプリングクロック(0)から(2)までは以下の様になる。なお、この間の低周波入力判定信号ｇはＬレベルなので１サンプル遅延器２１２は遅延動作を実行する。  
［サンプリングクロック(0)］
信号ｃ(0)＝信号ｂ(-1)＝0
信号ｄ(0)＝信号ｃ(0)×0.999＝0×0.999＝0
信号ｂ(0)＝入力信号ａ(0)＋信号ｄ(0)＝1.0＋0＝1.0
信号ｅ(0)＝信号ｃ(0)×0.001＝0×0.001＝0
信号ｆ(0)＝入力信号ａ(0)信号ｅ(0)＝1.0−0＝1.0
［サンプリングクロック(1)］
信号ｃ(1)＝信号ｂ(0)＝1.0
信号ｄ(1)＝信号ｃ(1)×0.999＝1.0×0.999＝0.999
信号ｂ(1)＝入力信号ａ(1)＋信号ｄ(1)＝0＋0.999＝0.999
信号ｅ(1)＝信号ｃ(1)×0.001＝1.0×0.001＝0.001
信号ｆ(1)＝入力信号ａ(1)−信号ｅ(1)＝0−0.001＝−0.001
［サンプリングクロック(2)］
信号ｃ(2)＝信号ｂ(1)＝0.999
信号ｄ(2)＝信号ｃ(2)×0.999＝0.999×0.999＝0.998001
信号ｂ(2)＝入力信号ａ(2)＋信号ｄ(2)＝0＋0.998001＝0.998001
信号ｅ(2)＝信号ｃ(2)×0.001＝0.999×0.001＝0.000999
信号ｆ(2)＝入力信号ａ(2)−信号ｅ(2)＝０−0.001＝−0.000999
続いて、サンプリングクロック(3)から(6)までは以下の様になる。なお、サンプリングクロック(3)から(5)までの低周波入力判定信号ｇはＨレベルなので、１サンプル遅延器２１２は遅延動作を実行せずに１サンプル前の値を保持する。サンプリングクロック(6)の低周波入力判定信号ｇはＬレベルなので、１サンプル遅延器２１２は遅延動作を実行する。  
［サンプリングクロック(3)］
信号ｃ(3)＝信号ｃ(2)＝0.998001
信号ｄ(3)＝信号ｃ(3)×0.999＝0.998001×0.999＝0.997002999
信号ｂ(3)＝入力信号ａ(3)＋信号ｄ(3)＝0＋0.99700299＝0.997002999
信号ｅ(3)＝信号ｃ(3)×0.001＝0.998001×0.001＝0.000998001
信号ｆ(3)＝入力信号ａ(3)−信号ｅ(3)＝0−0.001＝0.000998001
［サンプリングクロック(4)］
信号ｃ(4)＝信号ｃ(3)＝0.998001
信号ｄ(4)＝信号ｃ(4)×0.999＝0.998001×0.999＝0.997002999
信号ｂ(4)＝入力信号ａ(4)＋信号ｄ(4)＝0＋0.99700299＝0.997002999
信号ｅ(4)＝信号ｃ(4)×0.001＝0.998001×0.001＝0.000998001
信号ｆ(4)＝入力信号ａ(4)信号ｅ(4)＝０−0.001＝−0.000998001
［サンプリングクロック(5)］
信号ｃ(5)＝信号ｃ(4)＝0.998001
信号ｄ(5)＝信号ｃ(5)×0.999＝0.998001×0.999＝0.997002999
信号ｂ(5)＝入力信号ａ(5)＋信号ｄ(5)＝0＋0.99700299＝0.997002999
信号ｅ(5)＝信号ｃ(5)×0.001＝0.998001×0.001＝0.000998001
信号ｆ(5)＝入力信号ａ(5)信号ｅ(5)＝０−0.001＝−0.000998001
［サンプリングクロック(6)］
信号ｃ(6)＝信号b(5)＝0.997002999
信号ｄ(6)＝信号ｃ(6)×0.999＝0.997002999×0.999＝0.996005996
信号ｂ(6)＝入力信号ａ(6)＋信号ｄ(6)＝0＋0.996005996＝0.996005996
信号ｅ(6)＝信号ｃ(6)×0.001＝0.997002999×0.001＝0.000997003
信号ｆ(6)＝入力信号ａ(6)信号ｅ(6)＝0−0.001＝−0.000997003
このように、加算器２１１、１サンプル遅延器２１２、乗算器２１４および乗算器２１３によって信号ａの重み付け加算処理を行う。信号ａが例えば音声信号のような交流信号の場合、重み付け加算処理により直流成分と同等な信号が得られる。すなわち、直流成分と同等の信号ｅが抽出される。そしてこの信号ｅを減算器２１５により信号ａから減算することで、信号ｅから直流成分を除去する。
【００４１】
図４は定数Ａに「0.999」、定数Ｂに「0.001」を与えた場合の直流成分除去部２１の直流成分除去特性を示す図である。図４は横軸が周波数［Ｈｚ］、縦軸が振幅［ｄＢ］であり、信号ａとしてインパルスを入力した時の信号ｆの周波数特性を示す。
【００４２】
この図４に示す特性から、数10Ｈｚの低い周波数で大きな減衰が得られていることがわかる。この特性は、定数Ａおよび定数Ｂの値により変化する。すなわち直流成分除去部２１の直流成分除去特性は、定数Ａおよび定数Ｂの値を変更することにより調整することが可能なので、変調器に要求される性能を定数Ａおよび定数Ｂを適切に選定することで達成できる。
【００４３】
低周波信号がレベル調整器１１へ入力された場合、この低周波信号はレベル調整器１１でレベルが調整されるとともに、低域通過フィルタ１２で帯域制限されたのちに、直流成分を含んだままでＡ／Ｄ変換器１４によりデジタル信号化される。そしてＡ／Ｄ変換器１４の出力信号が信号ａとして直流成分除去部２１へ入力されることにより、上述の作用により直流成分が除去される。直流成分除去部２１の出力信号、すなわち直流成分が除去された後の信号は、変調処理部１５により変調処理が施される。そして変調処理部１５の出力信号は、Ｄ／Ａ変換器１６によりデジタル信号からアナログ信号に変換されたのち、帯域通過フィルタ１７により高調波、サンプリングクロック成分、あるいはＤ／Ａ変換時の折り返しノイズ等が除去された上で、変調信号として出力される。
【００４４】
このように本実施形態の変調器によれば、直流成分除去部２１にてデジタル処理により直流成分の除去を行っているので、アナログ処理とは異なり周囲温度や部品の経年変化による特性の劣化は生じないので、より安定した直流成分除去動作を実現できる。またこれまでは直流成分の除去特性を周囲温度の条件で満足させるため、より高価なアナログ部品や複雑な補償回路を設けて対応を図っていたが、安価なアナログ部品を使用することで大きな直流成分が生じた場合でもその後のデジタル信号処理によって除去可能なため、アナログ部品のコストの低減が可能である。更に直流成分の除去量を調整する必要が無いので、一般的に使用される可変抵抗器を必要せず、部品コストや製作工数（調整工数）の削減にも寄与する。
【００４５】
また本実施形態の変調器によれば、１サンプル遅延器２１２を低周波入力判定信号ｇの状態によって制御することにより、重み付け加算処理の更新を停止することができる。このため入力信号ａに信号の入力が無い状態にのみ処理を行うことが可能になるので、信号の入力がある場合と比較して小さい振幅の値を取り扱う方法で重み付け加算処理を実現でき、処理に必要となる回路規模（演算ビット長）を低減することが可能である。例えば、信号ａの標準入力レベルを０ｄＢｍとすると、入力インピーダンスが６００Ωの場合には振幅が７７４ｍＶｒｍｓになる。一方、入力に信号が無い場合の振幅は６ｍＶｒｍｓ以下程度であり、レベル調整器１１からＡ／Ｄ変換器１４までの処理で仮に直流成分が１０ｍＶ加算され合計１６ｍＶになるとしても、振幅は５０分の１程度に減少するため、重み付け加算処理に必要な回路を削減することが可能となる。
【００４６】
このような低周波入力判定信号ｇを用いた直流成分除去部２１の制御は、比較的短い時間の送信であれば直流オフセットの変動が小さいと考えられるため有用である。しかし、長時間に渡り連続して送信し続けるシステムの場合、直流除去を行わない時間も長時間におよび、この間に直流オフセットが変動する可能性が考えられるため使用に適さない場合がある。この場合は直流オフセット除去処理を入力信号の有無に関係なく動作させるようにする。
【００４７】
なお、本発明は上記実施形態に限定されるものではない。例えば直流成分除去部２１の具体的な構成は種々変更が可能である。
【００４８】
図５は直流成分除去部２１の変形構成例を示すブロック図である。なお、図２と同一部分には同一符号を付している。  
この図５に示す直流成分除去部２１は、減算器２１５、加算器２１６、１サンプル遅延器２１７および乗算器２１８を含む。
【００４９】
加算器２１６には、減算器２１５から出力される信号ｆと１サンプル遅延器２１７の出力信号（以下、信号ｉと称する）とがそれぞれ入力される。加算器２１６は、信号ｆの値と信号ｉの値との和の値を持つ信号（以下、信号ｊと称する）を出力する。
【００５０】
１サンプル遅延器２１７には、信号ｈと低周波入力判定信号ｇとがそれぞれ入力される。１サンプル遅延器２１７は、低周波信号が無いことを低周波入力判定信号ｇが示している時にのみ、信号ｈを１サンプル分遅延させる。１サンプル遅延器２１２は、低周波信号が有ることを低周波入力判定信号ｇが示している時、すなわち低周波入力判定信号ｇがＨレベルであるときには、信号ｈのラッチを新たに行わず、既にラッチしている値を繰り返し出力する。
【００５１】
乗算器２１８には、信号ｉと定数Ａとがそれぞれ入力される。乗算器２１３は、信号ｉの値と定数Ａとの積の値を持つ信号を信号ｅとして出力する。なお、定数Ａは1.0より小さい値とされる。
【００５２】
図５に示す直流成分除去部２１は、第１の実施形態と同様にサンプリングクロックの立ち上がりタイミングに同期して、加算器２１６、１サンプル遅延器２１７および乗算器２１８での累積加算処理を行うことで、直流成分と同等の信号ｅを生成する。そして、この信号ｅを信号ａから減算器２１５により減算することによって信号ａから直流成分を除去する。
【００５３】
要するにこの発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
【図面の簡単な説明】
【００５４】
【図１】本発明の一実施形態に係る変調器の構成を示すブロック図。
【図２】図１中の直流成分除去部２１の内部構成を示すブロック図。
【図３】図２に示す直流成分除去部２１における計算の流れを示したタイミングチャート。
【図４】図２に示す直流成分除去部２１の直流成分除去特性を示す図。
【図５】図１中の直流成分除去部２１の変形構成例を示すブロック図。
【図６】従来の変調器の構成を示すブロック図。
【符号の説明】
【００５５】
１１…レベル調整器、１２…低域通過フィルタ、１３…直流オフセット調整器、１４…Ａ／Ｄ変換器、１５…変調処理部、１６…Ｄ／Ａ変換器、１７…帯域通過フィルタ、２１…直流成分除去部、２１１，２１６…加算器、２１２，２１７…１サンプル遅延器、２１３，２１４，２１８…乗算器、２１５…減算器。
【図１】
2005117146.tif 000003
【図２】
2005117146.tif 000004
【図３】
2005117146.tif 000005
【図４】
2005117146.tif 000006
【図５】
2005117146.tif 000007
【図６】
2005117146.tif 000008