(57)【要約】  【課題】  遅延時間等の調整を不要とし、Ｄフリップフロップは入力データの識別再生機能用の一つだけで実現でき、他の位相位置のアイ開口の情報を同時に得ること。  【解決手段】  入力データＤＩＮおよびデータ閾値ＤＣを入力して入力データＤＩＮを識別再生するクロック・データ再生回路２２と、入力データＤＩＮをモニタレベルＲＥＦで判別して所定時間だけ遅延させたデータおよび前記クロック・データ再生回路２２から出力する再生データを入力して比較する排他的論理和回路２０と、該排他的論理和回路の出力２０から低周波成分を取り出す積分器２１とからアイ開口モニタを構成する。前記所定時間は、前記クロック・データ再生回路２２のＤフリップフロップ１２による識別再生タイミング用のクロックＣＬＫを生成する位相同期ループの第１の遅延回路１３の遅延時間と第２の遅延回路１４の遅延時間との和に設定する。【選択図】  図１
2005117368.tif 000002
【特許請求の範囲】
【請求項１】
シリアルデータおよびデータ閾値を入力し、該入力データからクロックを再生し該クロックにより前記入力データを識別再生するクロック・データ再生回路と、前記入力データをモニタレベルで判別して所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する排他的論理和回路と、該排他的論理和回路の出力から低周波成分を取り出す積分器と、から構成され、該積分器の出力を前記モニタレベルに対応するアイ開口モニタ出力とするアイ開口モニタであって、
前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するＤフリップフロップと、前記入力データを遅延する第１の遅延回路と、該第１の遅延回路の出力を遅延する第２の遅延回路と、前記Ｄフリップフロップならびに前記第１および第２の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Ｄフリップフロップに送出される電圧制御発振器とから構成され、
前記所定時間は、前記第１の遅延回路の遅延時間と前記第２の遅延回路の遅延時間との和と一致する遅延時間をもつ第３の遅延回路により設定したことを特徴とするアイ開口モニタ。
【請求項２】
請求項１に記載のアイ開口モニタにおいて
前記第３の遅延回路は、前記第１の遅延回路のレプリカと前記第２の遅延回路のレプリカで構成したことを特徴とするアイ開口モニタ。
【請求項３】
シリアルタイプの入力データおよびデータ閾値を入力し、該入力データからクロックを再生し該クロックにより前記入力データを識別再生するクロック・データ再生回路と、前記入力データを第１のモニタレベルで判別して第１の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第１の排他的論理和回路と、該第１の排他的論理和回路の出力から低周波成分を取り出す第１の積分器と、前記入力データを第２のモニタレベルで判別して第２の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第２の排他的論理和回路と、該第２の排他的論理和回路の出力の低周波成分を取り出ず第２の積分器と、から構成され、前記第１の積分器の出力を前記第１のモニタレベルに対応する第１のアイ開口モニタ出力とし、前記第２の積分器の出力を前記第２のモニタレベルに対応する第２のアイ開口モニタ出力とするアイ開口モニタであって、
前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するＤフリップフロップと、前記入力データを遅延する第１の遅延回路と、該第１の遅延回路の出力を遅延する第２の遅延回路と、前記Ｄフリップフロップならびに前記第１および第２の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Ｄフリップフロップに送出される電圧制御発振器とから構成され、
前記第１の所定時間は、前記第１の遅延回路の遅延時間と前記第２の遅延回路の遅延時間との和と一致する遅延時間をもつ第３の遅延回路により設定し、前記第２の所定時間は、前記第１の遅延回路の遅延時間と前記第２の遅延回路の遅延時間との和と一致する遅延時間をもつ第４の遅延回路により設定したことを特徴とするアイ開口モニタ。
【請求項４】
請求項３に記載のアイ開口モニタにおいて、
前記第１のモニタレベルをアイ中心レベルとマークレベルの間に設定し、前記第２のモニタレベルをアイ中心レベルとスペースレベルの間に設定したことを特徴とするアイ開口モニタ。
【請求項５】
請求項３又は４に記載のアイ開口モニタにおいて、
前記第３の遅延回路は、前記第１の遅延回路のレプリカと前記第２の遅延回路のレプリカで構成し、前記第４の遅延回路は、前記第１の遅延回路のレプリカと前記第２の遅延回路のレプリカで構成したことを特徴とするアイ開口モニタ。
【請求項６】
シリアルタイプの入力データおよびデータ閾値を入力し、該入力データからクロックを再生し該クロックにより前記入力データを識別再生するクロック・データ再生回路と、前記入力データを第１のモニタレベルで判別して第１の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第１の排他的論理和回路と、該第１の排他的論理和回路の出力から低周波成分を取り出す第１の積分器と、前記入力データを第２のモニタレベルで判別して第２の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第２の排他的論理和回路と、該第２の排他的論理和回路の出力から低周波成分を取り出す第２の積分器と、から構成され、前記第１の積分器の出力を前記第１のモニタレベルに対応する第１のアイ開口モニタ出力とし、前記第２の積分器の出力を前記第２のモニタレベルに対応する第２のアイ開口モニタ出力とするアイ開口モニタであって、
前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するＤフリップフロップと、前記入力データを遅延する第１の遅延回路と、該第１の遅延回路の出力を遅延する第２の遅延回路と、前記Ｄフリップフロップならびに前記第１および第２の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Ｄフリップフロップに送出される電圧制御発振器とから構成され、
前記第１の所定時間は、前記第１の遅延回路の遅延時間と前記第２の遅延回路の遅延時間との和と一致する遅延時間をもつ第３の遅延回路により設定し、前記第２の所定時間は、第５の遅延回路により設定したことを特徴とするアイ開口モニタ。
【請求項７】
請求項６に記載のアイ開口モニタにおいて、
前記第５の遅延回路の遅延時間は、前記第１の遅延回路の遅延時間と前記第２の遅延回路の遅延時間の合計時間と、ほぼ１／４シンボル分の時間差を有することを特徴とするアイ開口モニタ。
【請求項８】
請求項６又は７に記載のアイ開口モニタにおいて、
前記第３の遅延回路は、前記第１の遅延回路のレプリカと前記第２の遅延回路のレプリカで構成したことを特徴とするアイ開口モニタ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、シリアルデータ通信において波形品質を評価するアイ開口モニタ（信号波形品質評価装置）に関し、特に波長分散や偏波モード分散により歪んだ波形を整形する等化器の制御装置や、ソフトデシジョン（軟判定）を利用した受信機の制御装置に好適なアイ開口モニタに関するものである。
【背景技術】
【０００２】
図７に従来のアイ開口モニタ３４の構成例を示す（例えば、特許文献１参照）。Ｄフリップフロップ（Ｄ−ＦＦ）１２は、データ入力端子１から入力されるデータＤＩＮをデータ閾値入力端子２のデータ閾値ＤＣにより差動増幅器１０で判別してから識別再生し、データ出力端子６に出力する。また、Ｄフリップフロップ３１はデータ入力端子１から入力されるデータＤＩＮをモニタレベル入力端子３のモニタレベルＲＥＦにより差動増幅器１１で判別してから識別再生する。ここで、それぞれの識別再生のタイミングは、クロック再生回路（ＣＲＣ）３２が再生し位相調整手段３３で位相調整されたクロックで決定される。データ閾値ＤＣを入力データＤＩＮのアイ開口中心レベル付近に設定しておくことにより、Ｄフリップフロップ１２は入力データＤＩＮをエラーなしに識別再生する。
【０００３】
アイ開口のプロファイルは以下の方法によりモニタできる。まず、モニタレベルＲＥＦを入力データＤＩＮのマークレベル（ハイレベル）とスペースレベル（ローレベル）の間のある電圧に設定する。モニタレベルＲＥＦが入力データＤＩＮのアイ開口中心レベル付近に設定された場合には、Ｄフリップフロップ３１は入力データＤＩＮをエラーなしに識別再生する。従って、Ｄフリップフロップ１２の出力とＤフリップフロップ３１の出力は常に同一論理同一位相となり、排他的論理和回路（ＥＸＯＲ）２０は一致を検出しローレベルを出力する。該信号は積分器２１を経由して、アイ開口モニタ出力ＥＯとしてモニタ出力端子８から出力される。
【０００４】
モニタレベルＲＥＦがマークレベル付近もしくはスペースレベル付近に設定された場合には、ハイであるが完全にマークレベルに張り付いていないビット、ローであるが完全にスペースに張り付いていないビットは、Ｄフリップフロップ３１にて誤識別される。この場合には、Ｄフリップフロップ１２の出力とＤフリップフロップ３１の出力とで論理の相違が出現することになり、排他的論理和回路２０は不一致を検出してその度にエラーパルスを出力する。該信号は積分器２１を経由して、アイ開口モニタ出力ＥＯとしてモニタ出力端子８から出力される。アイ開口モニタ出力ＥＯの電圧値はエラーパルスの密度に比例するので、モニタレベルＲＥＦをスキャンすることによりアイ開口のプロファイルを得ることができる。
【０００５】
なお、Ｄフリップフロップ１２とＤフリップフロップ３１が識別再生するタイミングを決定するクロック再生回路３２の例は、例えば特許文献２、特許文献３に記載されている。図８に従来のクロック・データ再生回路の構成例を示す。Ｄフリップフロップ１２’は、データ入力端子１から入力されるデータＤＩＮをデータ閾値ＤＣの判別レベルにより差動増幅器１０’で判別したデータを識別再生し、データ出力端子６’に出力する。ここで、データ閾値ＤＣを入力データＤＩＮのアイ開口中心レベル付近に設定しておく。また、識別再生するタイミングは、位相同期ループ（ＰＬＬ）により再生されるクロックにより決定される。位相比較器１５は、識別再生されたデータＡと、第１の遅延回路１３を経由した入力データＢと、第２の遅延回路１４を経由した入力データＣと、を入力して、入力データＤＩＮの位相に対する再生クロックの位相を検出する。
【０００６】
位相比較器１５の構成例（Ｈｏｇｇｅ型位相比較器）を図９に示す。３５は再生データ入力端子、３６はＤ１データ入力端子、３７はＤ２データ入力端子、３８は位相比較器出力端子、３９、４０は排他的論理和回路、４１は減算器である。位相比較器１５に入力される３つの信号Ａ、Ｂ、Ｃの位相関係が図１０に示すように、ＡとＣが同位相、Ｂがこれに対して１／２シンボル進む関係となるように、また、Ｄフリップフロップ１２’が入力データＤＩＮのアイ開口の位相中心を識別再生するように、第１の遅延回路１３および第２の遅延回路１４の遅延時間が設計される（例えば、特許文献３参照）。位相比較器１５の出力はローパスフィルタ（ＬＰＦ）１６にて低周波成分が取り出された後に電圧制御発振器（ＶＣＯ）１７に接続され、位相同期ループにより電圧制御発振器１７の出力位相が入力データＤＩＮに位相同期される。なお、第１の遅延回路１３の遅延時間は、第２の遅延回路１４の遅延時間と比較して一般的に小さいため、省略されることがある。
【特許文献１】特開２００１−３０８７５０
【特許文献２】特開２００２−０８４１８７
【特許文献３】特開２００３−１８８８６４
【発明の開示】
【発明が解決しようとする課題】
【０００７】
従来の図７のアイ開口モニタ３４では、Ｄフリップフロップ１２及びＤフリップフロップ３１が識別再生するタイミングは、クロック再生回路３２からのクロックにより決定されるが、これはモニタしたいアイ開口の位相位置（アイ開口の位相中心）に一致する必要があった。このため、クロック再生回路３２とアイ開口モニタ３４との間に位相調整手段３３を接続し、注意深い調整が必要であった。
【０００８】
また、従来のアイ開口モニタ３４では、入力データＤＩＮの識別再生機能を有するＤフリップフロップ１２の他に、もう一つのＤフリップフロップ３１をアイ開口モニタ機能のためだけに備える必要があり、回路規模の増大と消費電力の増大が避けられなかった。
【０００９】
さらに、従来のアイ開口モニタ３４では、Ｄフリップフロップ１２の出力信号及びＤフリップフロップ３１の出力信号はクロックのタイミングで識別再生されているので、特定の位相位置（通常はアイ開口の位相中心に設定）でのアイ開口情報しか得ることができなかった。他の位相位置のアイ開口の情報を同時に得るためには、新たにＤフリップフロップを用意しなければならなかった。
【００１０】
本発明の目的は、遅延時間等の調整を不要とし、且つＤフリップフロップは入力データの識別再生機能用の一つだけで実現でき、且つ他の位相位置のアイ開口の情報を同時に得ることができるようにしたアイ開口モニタを提供することにある。
【課題を解決するための手段】
【００１１】
請求項１にかかる発明は、シリアルデータおよびデータ閾値を入力し、該入力データからクロックを再生し該クロックにより前記入力データを識別再生するクロック・データ再生回路と、前記入力データをモニタレベルで判別して所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する排他的論理和回路と、該排他的論理和回路の出力から低周波成分を取り出す積分器と、から構成され、該積分器の出力を前記モニタレベルに対応するアイ開口モニタ出力とするアイ開口モニタであって、前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するＤフリップフロップと、前記入力データを遅延する第１の遅延回路と、該第１の遅延回路の出力を遅延する第２の遅延回路と、前記Ｄフリップフロップならびに前記第１および第２の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Ｄフリップフロップに送出される電圧制御発振器とから構成され、前記所定時間は、前記第１の遅延回路の遅延時間と前記第２の遅延回路の遅延時間との和と一致する遅延時間をもつ第３の遅延回路により設定したことを特徴とする。
請求項２にかかる発明は、請求項１に記載のアイ開口モニタにおいて、前記第３の遅延回路は、前記第１の遅延回路のレプリカと前記第２の遅延回路のレプリカで構成したことを特徴とする。
請求項３にかかる発明は、シリアルタイプの入力データおよびデータ閾値を入力し、該入力データからクロックを再生し該クロックにより前記入力データを識別再生するクロック・データ再生回路と、前記入力データを第１のモニタレベルで判別して第１の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第１の排他的論理和回路と、該第１の排他的論理和回路の出力から低周波成分を取り出す第１の積分器と、前記入力データを第２のモニタレベルで判別して第２の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第２の排他的論理和回路と、該第２の排他的論理和回路の出力の低周波成分を取り出ず第２の積分器と、から構成され、前記第１の積分器の出力を前記第１のモニタレベルに対応する第１のアイ開口モニタ出力とし、前記第２の積分器の出力を前記第２のモニタレベルに対応する第２のアイ開口モニタ出力とするアイ開口モニタであって、前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するＤフリップフロップと、前記入力データを遅延する第１の遅延回路と、該第１の遅延回路の出力を遅延する第２の遅延回路と、前記Ｄフリップフロップならびに前記第１および第２の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Ｄフリップフロップに送出される電圧制御発振器とから構成され、前記第１の所定時間は、前記第１の遅延回路の遅延時間と前記第２の遅延回路の遅延時間との和と一致する遅延時間をもつ第３の遅延回路により設定し、前記第２の所定時間は、前記第１の遅延回路の遅延時間と前記第２の遅延回路の遅延時間との和と一致する遅延時間をもつ第４の遅延回路により設定したことを特徴とする。
請求項４にかかる発明は、請求項３に記載のアイ開口モニタにおいて、前記第１のモニタレベルをアイ中心レベルとマークレベルの間に設定し、前記第２のモニタレベルをアイ中心レベルとスペースレベルの間に設定したことを特徴とする。
請求項５にかかる発明は、請求項３又は４に記載のアイ開口モニタにおいて、前記第３の遅延回路は、前記第１の遅延回路のレプリカと前記第２の遅延回路のレプリカで構成し、前記第４の遅延回路は、前記第１の遅延回路のレプリカと前記第２の遅延回路のレプリカで構成したことを特徴とする。
請求項６にかかる発明は、シリアルタイプの入力データおよびデータ閾値を入力し、該入力データからクロックを再生し該クロックにより前記入力データを識別再生するクロック・データ再生回路と、前記入力データを第１のモニタレベルで判別して第１の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第１の排他的論理和回路と、該第１の排他的論理和回路の出力から低周波成分を取り出す第１の積分器と、前記入力データを第２のモニタレベルで判別して第２の所定時間だけ遅延させたデータおよび前記クロック・データ再生回路から出力する再生データを入力して比較する第２の排他的論理和回路と、該第２の排他的論理和回路の出力から低周波成分を取り出す第２の積分器と、から構成され、前記第１の積分器の出力を前記第１のモニタレベルに対応する第１のアイ開口モニタ出力とし、前記第２の積分器の出力を前記第２のモニタレベルに対応する第２のアイ開口モニタ出力とするアイ開口モニタであって、前記クロック・データ再生回路は、前記データ閾値で判別された入力データを識別再生するＤフリップフロップと、前記入力データを遅延する第１の遅延回路と、該第１の遅延回路の出力を遅延する第２の遅延回路と、前記Ｄフリップフロップならびに前記第１および第２の遅延回路の各出力を入力する位相比較器と、該位相比較器の出力から低周波成分を取り出すローパスフィルタと、該ローパスフィルタの出力により発振周波数が制御され出力が前記Ｄフリップフロップに送出される電圧制御発振器とから構成され、前記第１の所定時間は、前記第１の遅延回路の遅延時間と前記第２の遅延回路の遅延時間との和と一致する遅延時間をもつ第３の遅延回路により設定し、前記第２の所定時間は、第５の遅延回路により設定したことを特徴とする。
請求項７にかかる発明は、請求項６に記載のアイ開口モニタにおいて、前記第５の遅延回路の遅延時間は、前記第１の遅延回路の遅延時間と前記第２の遅延回路の遅延時間の合計時間と、ほぼ１／４シンボル分の時間差を有することを特徴とする。
請求項８にかかる発明は、請求項６又は７に記載のアイ開口モニタにおいて、前記第３の遅延回路は、前記第１の遅延回路のレプリカと前記第２の遅延回路のレプリカで構成したことを特徴とする。
【発明の効果】
【００１２】
本発明のアイ開口モニタによれば、従来のアイ開口モニタにおいてアイ開口モニタ機能用のためだけに使用されていたＤフリップフロップを遅延回路に置き換え、且つその遅延回路の遅延時間をクロック・データ再生回路において使用される遅延回路の遅延時間と一致させたので、クロック再生機能とアイ開口モニタ機能間の位相関係を調整することなしに、アイ開口の位相中心における電圧方向のアイ開口プロファイルを得ることができる。また、従来のアイ開口モニタにおいてアイ開口モニタ機能用のためだけに使用されていたＤフリップフロップを遅延回路に置き換えたので、低消費電力化できるとともに、その遅延回路の出力に入力信号の各位相における波形情報が残留することになり、他の位相位置のアイ開口の情報を同時に得ることができる。
【００１３】
また、モニタレベルを２つ備えるアイ開口モニタにおいては、２つのモニタレベルを同時に変化させながらアイ開口をモニタできるので高速にプロファイルをスキャンできる特徴を持つ。また、２つのモニタレベルをアイ中心レベルとマークレベルの間と、アイ中心レベルとスペースレベルの間にそれぞれ設定することにより、モニタレベルをスキャンすることなしにアイ開口の評価が可能となり、さらに高速にアイ開口の評価を行うことができる。
【００１４】
また、モニタレベルを２つ備え、一方の遅延時間をずらしたアイ開口モニタにおいては、アイ開口の位相方向と電圧方向の２次元的なプロファイルを得ることができる。さらにその遅延時間のずれを１／４シンボルに設定したアイ開口モニタにおいては、最低限の回路規模、消費電力で効果的な位相方向プロファイルの推定が可能である。
【００１５】
さらに、第３の遅延回路や第４の遅延回路を第１の遅延回路のレプリカと第２の遅延回路のレプリカで実現したアイ開口モニタにおいては、製造ばらつきや環境変化への耐性をより高めることができる。
【発明を実施するための最良の形態】
【００１６】
本発明のアイ開口モニタでは、図１に示すように、従来のアイ開口モニタにおいてアイ開口モニタ機能用のためだけに使用されていたＤフリップフロップ３１（図８）を遅延回路４３に置き換え、且つ該遅延回路４３の遅延時間をクロック・データ再生回路において使用される遅延回路１３、１４の合計遅延時間と一致させる。
【００１７】
また、本発明では、識別再生タイミング生成用の位相同期ループの位相比較器に入力される信号ＡとＣの位相が一致する事実を利用し、信号Ａ、Ｃとタイミングが同じで判別レベルを可変とした遅延回路４３の出力信号を排他的論理和回路２０に入力することにより、クロック再生機能とアイ開口モニタ機能間の位相関係を調整することなしに、アイ開口の位相中心における電圧方向のアイ開口プロファイルを得る。
【００１８】
また、従来必要とされたＤフリップフロップ３１を遅延回路４３に置き換えることにより、低消費電力化するとともに、遅延回路４３の出力に入力信号の各位相における波形情報が残留するようにし、他の位相位置のアイ開口の情報を同時に得る。
【実施例１】
【００１９】
図１は本発明のアイ開口モニタの実施例１（請求項１、請求項２に対応）を示す回路図である。アイ開口モニタはクロック・データ再生回路２２、差動増幅器１１、第３の遅延回路４３、排他的論理和回路２０、積分器２１から構成される。
【００２０】
クロック・データ再生回路２２では、データ入力端子１から入力されるデータＤＩＮは、差動増幅器１０においてデータ閾値ＤＣで判別され、Ｄフリップフロップ１２によって識別再生される。ここでは、データ閾値ＤＣを入力データＤＩＮのアイ開口中心レベル付近に設定しておく。また、識別再生するタイミングは、第１の遅延回路１３、第２の遅延回路１４、位相比較器１５、ローパスフィルタ１６、電圧制御増幅器１７等を有する位相同期ループにより再生されるクロックにより決定される。位相比較器１５は、識別再生されたデータＡと、第１の遅延回路１３を経由した入力データＢと、第２の遅延回路１４を経由した入力データＣとを入力して、入力データの位相に対する再生クロックの位相を検出する。
【００２１】
位相比較器１５には、Ｈｏｇｇｅ型位相比較器（図９）が使用できる。位相比較器１５の出力はローパスフィルタ１６にて低周波成分が取り出された後に電圧制御発振器１７に接続され、この位相同期ループにより電圧制御発振器１７の出力ＣＬＫの位相が入力データＤＩＮに位相同期される。
【００２２】
第３の遅延回路４３は、入力データＤＩＮがモニタレベル入力端子３から入力されるモニタレベルＲＥＦに従って差動増幅器１１にて判別された信号に、第１の遅延回路１３の遅延時間と第２の遅延回路１４の遅延時間との和に相当する時間の遅延を施す。すでに説明したように、位相比較器１５に入力される信号のうち、Ｄフリップフロップ１２の出力Ａと第２の遅延回路１４の出力Ｃの位相が一致する。従って、第３の遅延回路４３の出力の位相もこれに一致することになる。
【００２３】
アイ開口のプロファイルは以下の方法によりモニタできる。まず、モニタレベルＲＥＦを入力データＤＩＮのマークレベル（ハイレベル）とスペースレベル（ローレベル）の間のある電圧に設定する。モニタレベルＲＥＦが入力データＤＩＮのアイ開口中心レベル付近に設定された場合には、入力データＤＩＮが差動増幅器１１にてエラーなしに判別されて第３の遅延回路４３に入力される。従って、Ｄフリップフロップ１２の出力と第３の遅延回路４３出力は常に同一論理となり、排他的論理和回路２０は一致を検出しローレベルを出力する。該信号は積分器２１を経由して、アイ開口モニタ出力ＥＯとしてモニタ出力端子８から出力される。
【００２４】
モニタレベルＲＥＦがマークレベル付近もしくはスペースレベル付近に設定された場合には、ハイであるが完全にマークレベルに張り付いていないビット、ローであるが完全にスペースに張り付いていないビットは、差動増幅器１１にて誤判別される。この場合には、Ｄフリップフロップ１２の出力と第３の遅延回路４３の出力とで論理の相違が出現することになり、排他的論理和回路２０は不一致を検出してその度にエラーパルスを出力する。該信号は積分器２１を経由して、アイ開口モニタ出力ＥＯとしてモニタ出力端子８から出力される。アイ開口モニタ出力ＥＯの電圧値はエラーパルスの密度に比例するので、モニタレベルＲＥＦをスペースレベルからマークレベルまでスキャンすることにより、アイ開口のプロファイルを得ることができる。
【００２５】
図２は本発明のアイ開口モニタの実施例１の動作の説明図である。図２(a)は偏波モード分散により歪んだ波形を示す。ビットレートは４３．０１８４１Ｇｂｉｔ／ｓ、各モードの比はγ＝０．５、群遅延はＤＧＤ＝１０ｐｓである。図２(b)はモニタレベルＲＥＦをスキャンした場合のアイ開口モニタ出力ＥＯの変化を示す。波形歪みがない場合（ＤＧＤ＝０）と波形歪みがある場合（ＤＧＤ＝１０ｐｓ）で異なるプロファイルが得られる。従って、該プロファイルに基づいて、偏波モード分散の補償回路を適応的に制御することができる。
【００２６】
なお、波形歪みがない場合（ＤＧＤ＝０）と波形歪みがある場合（ＤＧＤ＝１０ｐｓ）を比較すると、モニタレベルＲＥＦがＤＣ付近の場合であっても、アイ開口モニタ出力ＥＯには一定の電圧差が存在する。これは、本発明のアイ開口モニタが、アイ開口の位相中心以外のアイ形状も反映して出力する結果である。すなわち、モニタレベルＲＥＦがＤＣ付近の場合にはＤフリップフロップ１２の出力と第３の遅延回略４３出力は常に同一論理であるものの、遅延回路４３の出力に残留する波形歪みによる局所的な位相変動、振幅変動により排他的論理和回路２０が短いエラーパルスを出力するためである。
【００２７】
従来のアイ開口モニタでは、特定の位相（通常アイ開口の位相中心に設計）以外のアイ形状の情報を得ることは不可能であり、モニタレベルＲＥＦをＤＣ付近に設定した場合のアイ開口モニタ出力ＥＯは、例えばＤＧＤ＝０とＤＧＤ＝１０ｐｓとで完全に一致し、波形歪みに無関係であった。これに対して、本発明のアイ開口モニタでは、アイ開口の位相中心におけるアイ開口のプロファイルを観測すると、同時にアイ開口の位相中心以外のアイの歪みの程度がＲＢＦ＝ＤＣ付近におけるＥＯのレベルとして測定できる。これは、波形歪みの程度（ＤＧＤの値）に対するアイ開口モニタ出力ＥＯの感度の向上を意味するものである。
【００２８】
このように、実施例１では、従来のアイ開口モニタにおいてアイ開口モニタ機能用のためだけに使用されていたＤフリップフロップ３１を遅延回路４３に置き換え、且つ該遅延回路４３の遅延時間をクロック・データ再生回路において使用される遅延回路１３、１４の遅延時間の和と一致させることにより、クロック再生機能とアイ開口モニタ機能間の位相関係を調整することなしに、アイ開口の位相中心における電圧方向のアイ開口プロファイルを得ることができる。また、Ｄフリップフロップ３１を遅延回路４３に置き換えたことにより、低消費電力化できるとともに、その遅延回路４３の出力に入力信号の各位相における波形情報が残留することになり、他の位相位置のアイ開口の情報を同時に得ることができる。
【００２９】
なお、第３の遅延回路４３を、第１の遅延回路１３のレプリカ１８（第１の遅延回路１３と同じレイアウトパターンを使用して製造した遅延回路）と第２の遅延回路１４のレプリカ１９（第２の遅延回路１４と同じレイアウトパターンを使用して製造した遅延回路）で実現することもできる。この場合には、第３の遅延回路４３の遅延時間をより正確に遅延回路１３の遅延時間と遅延回路１４の遅延時間の和に一致させることができ、製造ばらつきや環境変化への耐性をより高めることができる。
【実施例２】
【００３０】
図３は本発明のアイ開口モニタの実施例２（請求項３、請求項４、請求項５に対応）を示す回路図である。アイ開口モニタはクロック・データ再生回路２２、差動増幅器１１、２３、第３の遅延回路４３、第４の遅延回路４４、排他的論理和回路２０、２６、積分器２１、２７から構成される。
【００３１】
クロック・データ再生回路２２では、データ入力端子１から入力されるデータＤＩＮは、差動増幅器１０においてデータ閾値ＤＣで判別され、Ｄフリップフロップ１２によって識別再生される。ここでは、データ閾値ＤＣを入力データＤＩＮのアイ開口中心レベル付近に設定しておく。また、識別再生するタイミングは、第１の遅延回路１３、第２の遅延回路１４、位相比較器１５、ローパスフィルタ１６、電圧制御増幅器１７等を有する位相同期ループにより再生されるクロックにより決定される。位相比較器１５は、識別再生されたデータＡと、第１の遅延回路１３を経由した入力データＢと、第２の遅延回路１４を経由した入力データＣとを入力して、入力データの位相に対する再生クロックの位相を検出する。
【００３２】
位相比較器１５には、Ｈｏｇｇｅ型位相比較器（図９）が使用できる。位相比較器１５の出力はローパスフィルタ１６にて低周波成分が取り出された後に電圧制御発振器１７に接続され、この位相同期ループにより電圧制御発振器１７の出力ＣＬＫの位相が入力データＤＩＮに位相同期される。
【００３３】
第３の遅延回路４３は、入力データＤＩＮがモニタレベル入力端子３から入力されるモニタレベルＲＥＦに従って差動増幅器１１にて判別された信号に、第１の遅延回路１３の遅延時間と第２の遅延回路１４の遅延時間との和に相当する時間の遅延を施す。すでに説明したように、位相比較器１５に入力される信号のうち、Ｄフリップフロップ１２の出力Ａと第２の遅延回路１４の出力Ｃの位相が一致する。従って、第３の遅延回路４３の出力の位相もこれに一致することになる。ここまでは実施例１と同様の動作である。
【００３４】
実施例２では、差動増幅器２３、第４の遅延回路４４、排他的論理和回路２６、積分器２７が新たに付加されている。第４の遅延回路４４は、入力データＤＩＮがモニタレベル入力端子５から入力されるモニタレベルＲＥＦ２に従って差動増幅器２３にて判別された信号に、第１の遅延回路の遅延時間１３と第２の遅延回路の遅延時間１４との和に相当する時間の遅延を施す。これにより、排他的論理和回路２６に入力される２つの信号、すなわち、Ｄフリップフロップ１２の出力と、第４の遅延回路４４の出力の位相が一致する。
【００３５】
アイ開口のプロファイルは以下の方法によりモニタできる。まず、モニタレベルＲＥＦ１、ＲＥＦ２を入力データＤＩＮのマークレベル（ハイレベル）とスペースレベル（ローレベル）の間のある電圧にそれぞれ設定する。モニタレベルＲＥＦ１、ＲＥＦ２が入力データＤＩＮのアイ開口中心レベル付近に設定された場合には、差動増幅器１１は入力データＤＩＮを入力してエラーなしに判別して第３の遅延回路４３に送出し、差動増幅器２３は入力データＤＩＮを入力してエラーなしに判別して第４の遅延回路４４に送出する。従って、Ｄフリップフロップ１２の出力と第３の遅延回路４３の出力と第４の遅延回路４４の出力は常に同一論理となり、排他的論理和回路２０、２６は一致を検出しローレベルを出力する。該信号は積分器２１、２７を経由して、アイ開口モニタ出力ＥＯ１、ＥＯ２としてモニタ出力端子２８、２９から出力される。
【００３６】
モニタレベルＲＥＦ１、ＲＥＦ２がマークレベル付近もしくはスペースレベル付近に設定された場合には、ハイであるが完全にマークレベルに張り付いていないビット、ローであるが完全にスペースに張り付いていないビットは、差動増幅器１１、２３にて誤判別される。この場合には、Ｄフリップフロップ１２の出力と第３の遅延回路４３の出力とで、あるいはＤフリップフロップ１２の出力と第４の遅延回路４４の出力とで論理の相違が出現することになり、排他的論理和回路２０、２６は不一致を検出してその度にエラーパルスを出力する。該信号は積分器２１、２７を経由して、アイ開口モニタ出力ＥＯ１、ＥＯ２としてモニタ出力端子２８、２９から出力される。アイ開口モニタ出力ＥＯ１、ＥＯ２の電圧値はそれぞれ排他的論理和回路２０、２６で発生するエラーパルスの密度に比例するので、モニタレベルＲＥＦ１、ＲＥＦ２をスキャンすることによりアイ開口のプロファイルを得ることができる。
【００３７】
実施例２では、実施例１が有する特徴に加えて、モニタレベルＲＥＦ１、ＲＥＦ２を同時に変化させながらアイ開口をモニタできるので、実施例１よりも高速にプロファイルをスキャンできる特徴を持つ。
【００３８】
図４は本発明のアイ開口モニタの実施例２の動作の説明図である。図４(a)は偏波モード分散により歪んだ波形を示す。ビットレートは４３．０１８４１Ｇｂｉｔ／ｓ、各モードの比はγ＝０．５、群遅延はＤＧＤ＝１０ｐｓである。図４(b)はモニタレベルＲＥＦ１、ＲＥＦ２をスキャンした場合のアイ開口モニタ出力ＥＯ１、ＥＯ２の変化を示す。波形歪みがない場合（ＤＧＤ＝０）と波形歪みがある場合（ＤＧＤ＝１０ｐｓ）で異なるプロファイルが得られるが、モニタレベルＲＥＦ１、ＲＥＦ２をマークレベル付近、スペースレベル付近に設定した場合に最も大きな差が観測でき、例えば偏波モード分散補償回路に適用する場合に精度良い制御が可能となる。従って、モニタレベルＲＥＦ１をアイ中心レベルとマークレベルの間に、ＲＥＦ２をアイ中心とスペースレベルの間に設定することにより、ＲＥＦ１、ＲＥＦ２をスキャンすることなしにアイ開口の評価が可能となる。これは、偏波モード分散補償回路に適用する場合に非常に高速な制御が可能となる利点がある。
【００３９】
なお、第３の遅延回路４３を、第１の遅延回路１３のレプリカ１８と第２の遅延回路１４のレプリカ１９で実現し、第４の遅延回路４４を第１の遅延回路１３のレプリカ２４と第２の遅延回路１４のレプリカ２５で実現することもできる。この場合には、第３の遅延回路４３、第４の遅延回路４４の遅延時間をより正確に遅延回路１３の遅延時間と遅延回路１４の遅延時間の和に一致させることができ、製造ばらつきや環境変化への耐性をより高めることができる。
【実施例３】
【００４０】
図５は本発明のアイ開口モニタの実施例３（請求項６、請求項７、請求項８に対応）を示す回路図である。アイ開口モニタはクロック・データ再生回路２２、差動増幅器１１、２３、第３の遅延回路４３、第５の遅延回路３０、排他的論理和回路２０、２６、積分器２１、２７から構成される。
【００４１】
クロック・データ再生回路２２では、データ入力端子１から入力されるデータＤＩＮは、差動増幅器１０においてデータ閾値ＤＣで判別され、Ｄフリップフロップ１２によって識別再生される。ここでは、データ閾値ＤＣを入力データＤＩＮのアイ開口中心レベル付近に設定しておく。また、識別再生するタイミングは、第１の遅延回路１３、第２の遅延回路１４、位相比較器１５、ローパスフィルタ１６、電圧制御増幅器１７等を有する位相同期ループにより再生されるクロックにより決定される。位相比較器１５は、識別再生されたデータＡと、第１の遅延回路１３を経由した入力データＢと、第２の遅延回路１４を経由した入力データＣとを入力して、入力データの位相に対する再生クロックの位相を検出する。
【００４２】
位相比較器１５には、Ｈｏｇｇｅ型位相比較器（図９）が使用できる。位相比較器１５の出力はローパスフィルタ１６にて低周波成分が取り出された後に電圧制御発振器１７に接続され、この位相同期ループにより電圧制御発振器１７の出力ＣＬＫの位相が入力データＤＩＮに位相同期される。
【００４３】
第３の遅延回路４３は、入力データＤＩＮがモニタレベル入力端子３から入力されるモニタレベルＲＥＦに従って差動増幅器１１にて判別された信号に、第１の遅延回路１３の遅延時間と第２の遅延回路１４の遅延時間との和に相当する時間の遅延を施す。すでに説明したように、位相比較器１５に入力される信号のうち、Ｄフリップフロップ１２の出力Ａと第２の遅延回路１４の出力Ｃの位相が一致する。従って、第３の遅延回路４３の出力の位相もこれに一致することになる。ここまでは実施例１および実施例２と同様の動作である。
【００４４】
実施例３では、実施例２における第４の遅延回路４４の代わりに第５の遅延回路３０が備えられる。第４の遅延回路４４の遅延時間は、第１の遅延回路の遅延時間１３と第２の遅延回路の遅延時間１４との和に相当する遅延に設定されていたのに対して、第５の遅延回路３０はこれと異なる所定の遅延時間に設定しておく。以上により、排他的論理和回路２０に入力される２つの信号、すなわち、Ｄフリップフロップ１２の出力と第３の遅延回路４３の出力の位相は局所的な変動を除いて一致するのに対して、排他的論理和回路２６に入力される２つの信号、すなわち、Ｄフリップフロップ１２の出力と第５の遅延回路３０の出力の位相は、第５の遅延回路３０と第３の遅延回路４３の差（Ｄ５−（Ｄ１＋Ｄ２））に相当する分のずれが生じる。Ｄ１は第１の遅延回路１３の遅延時間、Ｄ２は第２の遅延回路１４の遅延時間、Ｄ５は第５の遅延回路３０の遅延時間である。
【００４５】
アイ開口のプロファイルは以下の方法によりモニタできる。まず、モニタレベルＲＥＦ１、ＲＥＦ２を入力データＤＩＮのマークレベル（ハイレベル）とスペースレベル（ローレベル）の間のある電圧にそれぞれ設定する。モニタレベルＲＥＦ１、ＲＥＦ２が入力データＤＩＮのアイ開口中心レベル付近に設定された場合には、入力データＤＩＮが差動増幅器１１にてエラーなしに判別されて第３の遅延回路４３に入力される。従って、Ｄフリップフロップ１２の出力と第３の遅延回路４３の出力は常に同一論理となる。
【００４６】
一方、入力データＤＩＮは差動増幅器２３にてエラーなしに判別されて第５の遅延回路３０に入力される。従って、Ｄフリップフロップ１２の出力と第５の遅延回路３０の出力は常に同一論理となるものの、位相は第５の遅延回路３０と第３の遅延回路４３の時間差（Ｄ５−（Ｄ１＋Ｄ２））に相当する分のずれが生じる。排他的論理和回路２０は常に一致を検出しローレベルを出力する一方、排他的論理和回路２６は上記の位相ずれに相当する短いエラーパルスを出力すると同時に、アイ開口の位相方向のデータ誤りに起因するエラーパルスを出力する。排他的論理和回路２０、２６出力は積分器２１、２７を経由して、アイ開口モニタ出力ＥＯ１、ＥＯ２としてモニタ出力端子２８、２９から出力される。アイ開口モニタ出力ＥＯ１、ＥＯ２の電圧値はエラーパルスの密度に比例するので、この２つの電圧値を比較することにより、アイ開口の位相方向のプロファイルを推定することができる。
【００４７】
なお、実施例１、実施例２と同様に、モニタレベルＲＥＦ１、ＲＥＦ２をアイ開口の電圧レベル方向にスキャンすることも可能であり、その場合にはアイ開口の位相方向と電圧方向の２次元的なプロファイルを得ることができる。
【００４８】
図６は本発明のアイ開口モニタの実施例３の動作の説明図である。図６(a)は偏波モード分散により歪んだ波形を示す。ビットレートは４３．０１８４１Ｇｂｉｔ／ｓ、各モードの比はγ＝０．５、群遅延はＤＧＤ＝１０ｐｓである。図６(b)はモニタレベルＲＥＦ１、ＲＥＦ２をスキャンした場合のアイ開口モニタ出力ＥＯ１、ＥＯ２の変化を示す。時間差（Ｄ５−（Ｄ１＋Ｄ２））が約１／４シンボルの遅延時間差である場合について記載している。波形歪みがない場合（ＤＧＤ＝０）と波形歪みがある場合（ＤＧＤ＝１０ｐｓ）で異なるプロファイルが得られ、さらに、ＲＥＦ１をスキャンした場合のモニタ出力ＥＯ１と、ＲＥＦ２をスキャンした場合のモニタ出力ＥＯ２で異なるプロファイルが得られる。ＥＯ１よりもＥＯ２の方が常に高い電圧が観測されるのは、排他的論理和回路２６において（Ｄ５−（Ｄ１＋Ｄ２））に相当する短いエラーパルスが出力されることを反映している。また、モニタレベルＲＥＦ１、ＲＥＦ２をマークレベル付近、スペースレベル付近に設定した場合に観測されるＥＯ１とＥＯ２の差は、アイ開口の位相方向のデータ誤りに起因するエラーパルスであり、位相方向のアイ開口のプロファイルを反映している。
【００４９】
このように、実施例３では、第１、実施例２が有する特徴に加えて、アイ開口の位相方向と電圧方向の２次元的なプロファイルを得ることができる特徴を持つ。特に、（Ｄ５−（Ｄ１＋Ｄ２））を１／４シンボルの遅延時間差（０１交番信号の場合には９０度の位相に相当）に設計すると、０度と９０度におけるアイ開口の情報が得られることになり、１８０度は完全にアイが閉じる位相であることを考慮すると、最低限の回路規模、消費電力で最も効果的な位相方向プロファイルの推定が可能である。このようにアイ開口の位相方向のプロファイルを推定することは、ソフトデシジョン（軟判定）を利用した光受信機の制御の高度化に大きく貢献する。
【００５０】
なお、第３の遅延回路４３を、第１の遅延回路１３のレプリカ１８と第２の遅延回路１４のレプリカ１９で実現することもできる。この場合には、第３の遅延回路４３の遅延時間をより正確に遅延回路１３の遅延時間と遅延回路１４の遅延時間の和に一致させることができ、製造ばらつきや環境変化への耐性をより高めることができる。
【図面の簡単な説明】
【００５１】
【図１】本発明のアイ開口モニタの実施例１を示す回路図である。
【図２】本発明のアイ開口モニタの実施例１の動作の説明図である。
【図３】本発明のアイ開口モニタの実施例２を示す回路図である。
【図４】本発明のアイ開口モニタの実施例２の動作の説明図である。
【図５】本発明のアイ開口モニタの実施例３を示す回路図である。
【図６】本発明のアイ開口モニタの実施例３の動作の説明図である。
【図７】従来のアイ開口モニタの回路図である。
【図８】従来のクロック・データ再生回路の回路図である。
【図９】位相比較器（Ｈｏｇｇｅ型位相比較器）の回路図である。
【図１０】位相比較器に入力される３つの信号（Ａ、Ｂ、Ｃ）の波形図である。
【符号の説明】
【００５２】
１：データ入力端子（ＤＩＮ）
２：データ閾値入力端子（ＤＣ）
３：モニタレベル入力端子（ＲＥＦ）
４：モニタレベル入力端子（ＲＥＦ１）
５：モニタレベル入力端子（ＲＥＦ２）
６、６’：データ出力端子（Ｑ）
７：クロック出力端子（ＣＬＫ）
８：アイ開口モニタ出力端子（ＥＯ）
１０、１０’：差動増幅器
１１：差動増幅器
１２、１２’：Ｄフリップフロップ（Ｄ−ＦＦ）
１３：第１の遅延回路（Ｄ１）
１４：第２の遅延回路（Ｄ２）
１５：位相比較器（ＰＤ）
１６：ローパスフィルタ（ＬＰＦ）
１７：電圧制御発振器（ＶＣＯ）
１８：第１の遅延回路のレプリカ（Ｄ１）
１９：第２の遅延回路のレプリカ（Ｄ２）
２０：排他的論理和回路（ＥＸＯＲ）
２１：積分器
２２：クロック・データ再生回路（ＣＤＲ）
２３：差動増幅器
２４：第１の遅延回路のレプリカ（Ｄ１）
２５：第２の遅延回路のレプリカ（Ｄ２）
２６：排他的論理和回路（ＥＸＯＲ）
２７：積分器
２８：アイ開口モニタ出力端子（ＥＯ１）
２９：アイ開口モニタ出力端子（ＥＯ２）
３０：第５の遅延回路（Ｄ５）
３１：Ｄフリップフロップ（Ｄ−ＦＦ）
３２：クロック再生回路（ＣＲＣ）
３３：位相調整手段
３４：アイ開口モニタ
３５：再生データ入力端子（Ａ）
３６：Ｄ１データ入力端子（Ｂ）
３７：Ｄ２データ入力端子（Ｃ）
３８：位相比較器出力端子
３９：排他的論理和回路（ＥＸＯＲ）
４０：排他的論理和回路（ＥＸＯＲ）
４１：減算器
４２：遅延制御端子
４３：第３の遅延回路
４４：第４の遅延回路
【図１】
2005117368.tif 000003
【図２】
2005117368.tif 000004
【図３】
2005117368.tif 000005
【図４】
2005117368.tif 000006
【図５】
2005117368.tif 000007
【図６】
2005117368.tif 000008
【図７】
2005117368.tif 000009
【図８】
2005117368.tif 000010
【図９】
2005117368.tif 000011
【図１０】
2005117368.tif 000012