(57)【要約】【課題】  メモリ内にパケットデータがない場合に時間的にメモリ全体を非動作状態とすることにより、特にアクセス系のパケット通信にて大きな省電力効果を実現するようにしたパケット処理回路を提供する。【解決手段】  パケットメモリとして動作するスリープモードを備えたメモリ部３００と、メモリ部のスリープモードをオンまたはオフに設定するスリープモード制御部２００と、を備えていて、入力されるパケットデータをメモリ部に一旦書き込むと共に、メモリ部からパケットデータを読み出して出力するパケット処理回路１０であって、上記スリープモード制御部２００が、メモリ部内にパケットデータが存在しないときには、メモリ部のスリープモードをオンに設定するように、パケット処理回路１０を構成する。【選択図】      図１
2005044249.tif 000002
【特許請求の範囲】
【請求項１】
パケットメモリとして動作するスリープモードを備えたメモリ部と、メモリ部のスリープモードをオンまたはオフに設定するスリープモード制御部と、を備えていて、入力されるパケットデータをメモリ部に一旦書き込むと共に、メモリ部からパケットデータを読み出して出力するパケット処理回路であって、
上記スリープモード制御部が、メモリ部内にパケットデータが存在しないときには、メモリ部のスリープモードをオンに設定する、
ことを特徴とするパケット処理回路。
【請求項２】
メモリ部に対するパケットデータの読み書きを行なうためのメモリインタフェースを備えており、
上記スリープモード制御部が、メモリインタフェースからのエンプティ信号に基づいて、メモリ部のスリープモードをオンに設定することを特徴とする請求項１に記載のパケット処理回路。
【請求項３】
入力されるパケットデータのＳＯＰ信号を抽出して、メモリインタフェースおよびスリープモード制御部に出力するＳＯＰ抽出部を備えており、
上記スリープモード制御部が、ＳＯＰ抽出部からのＳＯＰ信号に基づいて、メモリ部のスリープモードをオフに設定することを特徴とする請求項２に記載のパケット処理回路。
【請求項４】
上記メモリインタフェースが、ＳＯＰ抽出部からのＳＯＰ信号に基づいて、メモリ部がスリープモードのオフ設定から動作可能になるまでのタイミングを待って、メモリ部に対するパケット信号の格納を行なうことを特徴とする請求項３に記載のパケット処理回路。
【請求項５】
メモリ部に対するパケットデータの読み書きを行なうためのメモリインタフェースを備えており、
上記スリープモード制御部が、メモリインタフェースに対する書込要求信号または読取要求信号に基づいて、メモリ部のスリープモードをオンに設定することを特徴とする請求項１に記載のパケット処理回路。
【請求項６】
上記スリープモード制御部が、メモリインタフェースに対する書込要求信号または読取要求信号が所定時間以上入力されないとき、メモリ部のスリープモードをオンに設定することを特徴とする請求項５に記載のパケット処理回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えばスリープモードを有するメモリを備えたパケット処理回路において必要なときにのみメモリを動作させることにより消費電力を抑制するための技術に関する。
【背景技術】
【０００２】
従来、データ通信の発達に伴って、いわゆるパケット通信が広く普及してきている。
パケット通信においては、例えば受信側にて、パケット処理回路にて、受信した入力データをパケットメモリとして備えられたメモリに一旦書き込んで、その後当該メモリから入力データを順次に読み出して、データ出力するようになっている。
【０００３】
ところで、インターネットを介した各種分野におけるデータ通信の普及は、ブロードバンド化，常時接続化をもらたすことになり、パケット通信のための通信装置の消費電力の増加および常時稼動により、電力コストが高くなってしまうと共に、地球環境保護の観点から、特に地球温暖化の原因になることが指摘されている。
そして、従来のパケット通信、特にアクセス系のパケット通信例えばいわゆるＡＤＳＬ方式のパケット通信や、予備ネットワークにおけるバックアップのためのデータ通信では、実際にはパケット伝送時間は非常に短く、大部分の時間は、パケットが伝送されない待ち時間になっている。
しかしながら、従来のパケット処理回路は、メモリ内でのパケットデータの有無にかかわらず、メモリが常時動作し、電力を消費していた。
【０００４】
これに対して、例えば特許文献１においては、メモリ領域を分割して、各分割領域毎にアクセス可能にすると共に、アクセスが発生しない分割領域をメモリ動作制御部により非動作状態とするようにしたメモリ回路が開示されている。
この構成によれば、メモリ領域の複数に分割された各分割領域毎に、アクセスが発生しない場合に、当該分割領域を非動作状態にすることにより、メモリの空間的な省電力を実現するようにしている。
【０００５】
また、特許文献２においては、複数の分割されたメモリブロックから構成されていて、アクセスしていないメモリブロックに関して、非動作状態に設定するようにした半導体メモリ装置が開示されている。
この構成によれば、複数に分割された各メモリブロック毎に、アクセスのないメモリブロックを非動作状態にすることにより、同様にメモリの空間的な省電力を実現するようにしている。
【特許文献１】特開２００１−２１７７５０号公報
【特許文献２】特開２０００−１４９５６９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述した各特許文献１〜２においては、以下のような問題がある。
すなわち、特許文献１および特許文献２においては、何れの構成も、全体のメモリに対して、分割されたメモリ領域またはブロックについて、アクセスのない場合に、当該メモリ領域またはブロックを非動作状態とすることにより、メモリ全体の省電力を実現するものである。
したがって、非動作状態による省電力は、常にメモリの一部は動作していることになり、省電力の効果をあまり期待することができない。
【０００７】
本発明は、上記の問題を解決すべくなされたものであり、メモリ内にパケットデータがない場合に時間的にメモリ全体を非動作状態とすることにより、特に、アクセス系のパケット通信にて大きな省電力効果を実現するようにしたパケット処理回路の提供を目的とする。
【課題を解決するための手段】
【０００８】
この目的を達成するため、本発明の請求項１記載のパケット処理回路は、パケットメモリとして動作するスリープモードを備えたメモリ部と、メモリ部のスリープモードをオンまたはオフに設定するスリープモード制御部とを備えていて、入力されるパケットデータをメモリ部に一旦書き込むと共に、メモリ部からパケットデータを読み出して出力するパケット処理回路であって、上記スリープモード制御部が、メモリ部内にパケットデータが存在しないときには、メモリ部のスリープモードをオンに設定する構成としてある。
【０００９】
パケット処理回路をこのような構成とすると、メモリ部内にパケットデータが存在しないときには、メモリ部がスリープモードとなって動作を停止することから、メモリ部における消費電力が抑制されることになり、特に例えばアクセス系のパケット回線に接続されて使用される場合に、効果的に消費電力を低減させることができる。
【００１０】
請求項２記載のパケット処理回路は、メモリ部に対するパケットデータの読み書きを行なうためのメモリインタフェースを備えており、上記スリープモード制御部が、メモリインタフェースからのエンプティ信号に基づいて、メモリ部のスリープモードをオンに設定する構成としてある。
【００１１】
パケット処理回路をこのような構成とすると、メモリ部に対するパケットデータの読み書きを管理するメモリインタフェースが、メモリ部内にパケットデータが存在しないときに、エンプティ信号をスリープモード制御部に出力することにより、スリープモード制御部は、メモリ部内にパケットデータが存在しないと判断して、メモリ部のスリープモードをオンに設定することができる。
【００１２】
請求項３記載のパケット処理回路は、入力されるパケットデータのＳＯＰ信号を抽出して、メモリインタフェースおよびスリープモード制御部に出力するＳＯＰ抽出部を備えており、
上記スリープモード制御部が、ＳＯＰ抽出部からのＳＯＰ信号に基づいて、メモリ部のスリープモードをオフに設定する構成としてある。
【００１３】
パケット処理回路をこのような構成とすると、パケット処理回路にパケットデータが入力されてきたとき、ＳＯＰ抽出部が当該パケットデータのＳＯＰ信号を抽出してスリープモード制御部に出力することにより、スリープモード制御部は、メモリ部にパケットデータが格納されると判断して、メモリ部のスリープモードをオフに設定して、メモリ部を書込可能な状態にすることができる。
【００１４】
請求項４記載のパケット処理回路は、上記メモリインタフェースが、ＳＯＰ抽出部からのＳＯＰ信号に基づいて、メモリ部がスリープモードのオフ設定から動作可能になるまでのタイミングを待って、メモリ部に対するパケット信号の格納を行なう構成としてある。
【００１５】
パケット処理回路をこのような構成とすると、入力されたパケットデータのＳＯＰ信号に基づいて、スリープモード制御部がメモリ部のスリープモードをオフ設定することにより、メモリ部が動作可能になった後に、メモリインタフェースがメモリ部に対してパケットデータの格納を行なうことになる。
【００１６】
請求項５記載のパケット処理回路は、メモリ部に対するパケットデータの読み書きを行なうためのメモリインタフェースを備えており、上記スリープモード制御部が、メモリインタフェースに対する書込要求信号または読取要求信号に基づいて、メモリ部のスリープモードをオンに設定する構成としてある。
【００１７】
パケット処理回路をこのような構成とすると、メモリ部に対するパケットデータの書込または読取を行なうためにメモリインタフェースに対して入力される書込要求信号または読取要求信号に基づいて、メモリ部へのアクセスがないとき、スリープモード制御部がメモリ部のスリープモードをオンに設定することにより、メモリ部内にパケットデータが格納されていても、メモリ部へのアクセスがないと判断して、メモリ部のスリープモードをオンに設定することができる。したがって、メモリ部内にパケットデータが存在しないときだけでなく、メモリ部へのアクセスがないときにも、メモリ部をスリープモードにして動作を停止させることにより、より一層メモリ部の消費電力を低減することが可能になる。
【００１８】
請求項６記載のパケット処理回路は、上記スリープモード制御部が、メモリインタフェースに対する書込要求信号または読取要求信号が所定時間以上入力されないとき、メモリ部のスリープモードをオンに設定する構成としてある。
【００１９】
パケット処理回路をこのような構成とすると、メモリ部に対するパケットデータの書込または読取を行なうためにメモリインタフェースに対して入力される書込要求信号または読取要求信号が所定時間以上入力されないとき、スリープモード制御部がメモリ部のスリープモードをオンに設定することにより、メモリ部内にパケットデータが格納されていても、メモリ部へのアクセスがないと判断して、メモリ部のスリープモードをオンに設定することができる。
【発明の効果】
【００２０】
このようにして、本発明によるパケット処理装置によれば、スリープモードを有するメモリ部をパケットメモリとして使用して、メモリ部内にパケットデータが存在しないとき、そして好ましくはメモリ部へのアクセスがないときには、メモリ部をスリープモードにして、メモリ部の動作を停止させることにより、メモリ部における消費電力を抑制することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態について、図面を参照して説明する。
【実施例１】
【００２２】
本発明のパケット処理回路の第一の実施形態について、図１〜図５を参照して説明する。
図１は、本実施形態のパケット処理回路の構成を示すブロック図である。
【００２３】
図１に示すように、パケット処理回路１０は、ユーザーブロック１００と、スリープモード制御部２００と、メモリ部３００と、を設けてある。
【００２４】
上記ユーザーブロック１００は、ＳＯＰ抽出部１１０，メモリインターフェース部１２０と、から構成されている。
ＳＯＰ抽出部１１０は、入力されるパケットデータＤＡＴＡから、パケット先頭位置識別信号（Ｓｔａｒｔ  ｏｆ  Ｐａｃｋｅｔ）であるＳＯＰ信号を抽出したとき、スリープモード制御部２００にＨレベルのＳＯＰ信号を出力するようになっている。
さらに、上記ＳＯＰ抽出部１１０は、上述したＳＯＰ信号をパケットデータＤＡＴＡと共にメモリインターフェース部１２０に出力するようになっている。
なお、上記ユーザーブロック１００の各部１１０，１２０そしてスリープモード制御部２００は、ユーザーブロック１００の内部クロックＣＬＫ（図４（Ａ）参照）を基準として動作するようになっている。
【００２５】
上記メモリインターフェース部１２０は、メモリ部３００に対するデータ書込用インターフェースおよびデータ読取用インターフェースを備えており、ＳＯＰ抽出部１１０からＳＯＰ信号およびパケットデータＤＡＴＡを受信すると共に、メモリ部３００に対するパケットデータＤＡＴＡの読み書きアクセスを管理する、すなわちＳＯＰ抽出部１１０からのパケットデータＤＡＴＡをメモリ部３００に書き込み、またメモリ部３００からパケットデータＤＡＴＡを読み出して外部に出力する。
【００２６】
さらに、上記メモリインターフェース部１２０は、メモリ部３００にパケットデータＤＡＴＡが存在しないときにはエンプティ信号をスリープモード制御部２００に出力する。具体的には、メモリインターフェース部１２０は、メモリ部３００にパケットデータＤＡＴＡが存在しないときにはＨレベルのエンプティ信号Ｅｍｐｔｙを、またメモリ部３００にパケットデータＤＡＴＡが存在するときにはＬレベルのエンプティ信号Ｅｍｐｔｙを、それぞれスリープモード制御部２００に出力するようになっている。
【００２７】
上記スリープモード制御部２００は、ＳＯＰ抽出部１１０からのＳＯＰ信号およびメモリインターフェース部１２０からのエンプティ信号Ｅｍｐｔｙに基づいて、スリープ信号をメモリ部３００に対して出力する。
具体的には、スリープモード制御部２００は、上記ＳＯＰ信号を基準として、時間ｔ１（クロックＡ）経過後に、メモリ部３００に対してスリープ信号を出力する。
ここで、スリープ信号Ｓｌｅｅｐは、メモリ部３００のスリープモードをオンにする場合には、Ｈレベルであり、スリープモードをオフにする場合には、Ｌレベルである。
【００２８】
これに対して、上記ＳＯＰ抽出部１１０は、時間ｔ２（クロックＢ）経過後に、メモリインターフェース部１２０に対して上記ＳＯＰ信号を出力する。また、メモリインターフェース部１２０は、ＳＯＰ抽出部１１０からＳＯＰ信号を受信してから時間ｔ３（クロックＣ）経過後に、メモリ部３００に対する書込アクセスを行なうようになっている。
したがって、上記クロックＡ〜Ｃは、クロックＡ＋ｎ＜クロックＢ＋クロックＣが成立するように、適宜に調整される。
ここで、クロックｎは、メモリ部３００がスリープモード制御部２００からスリープ信号を受信して、メモリ部３００がアクセス可能に動作するまでの時間であり、メモリ部３００の仕様に依存して決まる。
【００２９】
また、上記スリープモード制御部２００は、図２および図３に示すように、三つの状態、すなわちＩＤＬＥ，ＴＲＡＮＳＩＴおよびＵＳＥの三つの状態を持つと共に、メモリ部３００のスリープモードがオンからオフへの切替え時間の待ち合わせ用のカウンタ（カウント値Ｔ）を備えている。これは、スリープ信号ＳｌｅｅｐがＬレベルとなってから、メモリ部３００がアクセス可能に動作するまでのクロック数を待ち合わせるために設けられるものである。
【００３０】
ここで、スリープモード制御部２００は、初期状態ではＩＤＬＥ状態にあって、ＳＯＰ未受信で、かつメモリ部３００内にパケットデータＤＡＴＡが存在しない状態を示す。
さらに、スリープモード制御部２００は、他の状態においてリセットされたときには、ＩＤＬＥ状態に戻される。
そして、スリープモード制御部２００は、ＳＯＰ抽出部１１０からのＳＯＰ信号がＬレベルではＩＤＬＥ状態を保持し、ＳＯＰ信号がＨレベルでＴＲＡＮＳＩＴ状態に遷移するようになっている。
このＴＲＡＮＳＩＴ状態は、メモリ部３００がスリープモードオンからオフへの切替え時の待ち合わせ状態、すなわちメモリアクセス可能となるまでのガードタイムを示す。
【００３１】
上記ＴＲＡＮＳＩＴ状態では、スリープモード制御部２００は、スリープリード制御部２００は、そのカウンタ値をＴ＝ｎにセットして、カウントダウンする。そして、スリープモード制御部２００は、Ｔ≠０では、ＴＲＡＮＳＩＴ状態を保持しているが、Ｔ＝０になったとき、ＵＳＥ状態に遷移するようになっている。
このＵＳＥ状態は、メモリ部３００内にパケットデータＤＡＴＡが存在する状態を示す。
【００３２】
上記ＵＳＥ状態にて、スリープモード制御部２００は、Ｅｍｐｔｙ＝Ｌ，ＳＯＰ＝Ｌのとき、ＵＳＥ状態を保持すると共に、ＳＯＰ＝ＨでＴＲＡＮＳＩＴ状態に遷移し、またＥｍｐｔｙ＝ＨかつＳＯＰ＝ＬのときＩＤＬＥ状態に遷移する。
【００３３】
上記メモリ部３００は、例えばＺＢＴ−ＳＲＡＭ等から構成されており、スリープモードを備えている。
このスリープモードは、外部から入力されるスリープ信号Ｓｌｅｅｐに基づいて制御され、Ｓｌｅｅｐ＝ＯＦＦの場合には、スリープモードオフとなって、アクセス可能に動作すると共に、Ｓｌｅｅｐ＝ＯＮでは、スリープモードオンとなって、動作を停止することにより、消費電力を抑制することができるようになっている。
【００３４】
次に、本実施形態のパケット処理回路の動作について、図４および図５のタイムチャートを参照して説明する。
図４は、メモリ部３００にパケットデータＤＡＴＡが格納されていない状態から、パケットデータＤＡＴＡが入力され、格納されるまでのシーケンスを示している。
まず、初期状態では、スリープ信号Ｓｌｅｅｐ＝ＯＮで、メモリ部３００はスリープモードで動作を停止している。
【００３５】
ここで、パケット処理回路１０にパケットデータＤＡＴＡが入力されると、ＳＯＰ抽出部１１０からスリープモード制御部２００に対して入力されるＳＯＰ信号がＳＯＰ＝Ｈとなり、このパケットデータＤＡＴＡおよびＳＯＰ信号がメモリインターフェース部１２０に出力されると共に、ＳＯＰ信号がスリープモード制御部２００に出力される。これにより、スリープモード制御部２００は、ＩＤＬＥ状態からＴＲＡＮＳＩＴ状態に遷移する。
この場合、前述したクロックｎはｎ＝２に設定されており、２クロック後に、スリープモード制御部２００は、ＵＳＥ状態に遷移し、スリープ信号Ｓｌｅｅｐ＝ＯＦＦをメモリ部３００に出力することにより、メモリ部３００がスリープモードオフにされる。
【００３６】
これにより、メモリ部３００への書込アクセスが開始され、パケットデータＤＡＴＡがメモリ部３００に入力され、格納される。
このとき、スリープモード制御部２００は、Ｅｍｐｔｙ＝ＬかつＳＯＰ＝Ｌであることから、ＵＳＥ状態に保持される。
このようにして、メモリ部３００へのパケットデータＤＡＴＡの書込が行なわれることになる。
【００３７】
次に、図５は、メモリ部３００からパケットデータＤＡＴＡが取り出され、メモリ部３００内にパケットデータＤＡＴＡが存在しなくなるまでのシーケンスを示している。
初期状態では、メモリ部３００内にパケットデータＤＡＴＡが存在することから、スリープモード制御部２００は、ＵＳＥ状態に保持されている。
そして、メモリ部３００への読取アクセスにより、パケットデータＤＡＴＡがメモリ部３００から取り出されて、ＳＯＰ信号と共に外部に出力される。これにより、メモリ部３００内にパケットデータＤＡＴＡが存在しなくなると、メモリインターフェース部１２０からＨレベルのＥｍｐｔｙ信号がスリープモード制御部２００に出力される。
【００３８】
これにより、スリープモード制御部２００は、ＳＯＰ＝ＬかつＥｍｐｔｙ＝Ｈに基づいて、ＩＤＬＥ状態に遷移すると共に、スリープ信号Ｓｌｅｅｐ＝ＯＮをメモリ部３００に対して出力するので、メモリ部３００は、スリープモードオンに設定されることになる。したがって、メモリ部３００は、スリープモードとなって動作を停止する。
【００３９】
このようにして、メモリ部３００内にパケットデータＤＡＴＡが存在しないときには、メモリ部３００がスリープモードとなることにより、メモリ部３００における消費電力が抑制される。
具体的には、例えばメモリ部３００としてＺＢＴ−ＳＲＡＭを使用して、パケットレート５０％，パケット長１５００バイトのパケットデータＤＡＴＡを処理した場合、スリープモードの機能を利用しないと、メモリ部３００の消費電流は約４００ｍＡ程度であるが、スリープモードの機能を利用すると、消費電流は約１９３ｍＡと大幅に低減されるので、消費電力も大幅に抑制されることになる。
【実施例２】
【００４０】
次に、本発明のパケット処理回路の第二の実施形態について、図６を参照して説明する。
図６は、本実施形態のパケット処理回路の構成を示すブロック図である。
【００４１】
図６に示すように、パケット処理回路２０は、パケット処理部４００，メモリインターフェース部１２０，スリープモード制御部２００およびメモリ部３００とを設けてある。
上記パケット処理部４００は、パケットデータである入力データＤｉｎをメモリインターフェース部１２０に出力し、書込要求信号をメモリインターフェース部１２０に出力すると共に、読取要求信号をメモリインターフェース部１２０に出力し、出力データＤｏｕｔをメモリインターフェース部１２０から受信する。
【００４２】
この場合、上記スリープモード制御部２００は、パケット処理部４００からの書込要求信号および読取要求信号が入力されることにより、これらの書込要求信号および読取要求信号が所定時間以上ないときには、メモリ部３００に対する外部からのアクセスがないものとして、スリープ信号Ｓｌｅｅｐ＝ＯＮをメモリ部３００に対して出力するようになっている。
また、上記スリープモード制御部２００は、パケット処理部４００からの書込要求信号および読取要求信号が入力されたとき、スリープ信号Ｓｌｅｅｐ＝ＯＦＦをメモリ部３００に対して出力するようになっている。
なお、メモリ部３００におけるアクセス可能になるまでの待ち時間に対する処理は、図１に示したパケット処理回路１０と同様に行なわれるので、詳細な説明は省略する。
【００４３】
次に、この実施形態のパケット処理回路２０の動作について説明する。
まず、初期状態では、メモリ部３００はスリープモードであり動作を停止している。
ここで、パケット処理部４００から書込要求信号および入力データＤｉｎがメモリインターフェース部１２０に出力されると共に、書込要求信号がスリープモード制御部２００に出力されると、スリープモード制御部２００が、この書込要求信号に基づいて、スリープ信号Ｓｌｅｅｐ＝ＯＦＦをメモリ部３００に出力する。これにより、メモリ部３００は、スリープモードオフとなって、アクセス可能な状態に動作を開始する。
したがって、メモリインターフェース部１２０は、入力データＤｉｎを書込要求信号にしたがってメモリ部３００内に入力し、格納する。
以上で、パケットデータである入力データＤｉｎのメモリ部３００への書込が完了する。
【００４４】
次に、パケット処理部４００からメモリインターフェース部１２０およびスリープモード制御部２００に対して読取要求信号が入力されると、スリープモード制御部２００が、この読取要求信号に基づいて、スリープ信号Ｓｌｅｅｐ＝ＯＦＦをメモリ部３００に出力する。これにより、メモリ部３００は、スリープモードオフとなって、アクセス可能な状態に動作を開始する。
したがって、メモリインターフェース部１２０は、出力データＤｏｕｔを読取要求信号にしたがってメモリ部３００から取り出して、パケット処理部４００に出力する。
以上で、パケットデータである出力データＤｏｕｔのメモリ部３００からの読取が完了する。
【００４５】
ここで、スリープモード制御部２００は、パケット処理部４００からの書込要求信号または読取要求信号が所定時間以上入力されないときには、スリープ信号Ｓｌｅｅｐ＝ＯＮをメモリ部３００に対して出力する。これにより、メモリ部３００は、スリープモードオンとなり、その動作を停止するので、メモリ部３００における消費電力が抑制される。
この場合、メモリ部３００内にパケットデータが存在していても、外部からのアクセスが所定時間以上ない場合には、メモリ部３００がスリープモードオンとなって、動作を停止するので、より一層メモリ部３００の消費電力が低減され得ることになる。
したがって、このようなパケット処理回路２０は、例えばフォワーディングテーブルにおいて、メモリ部３００内に方路情報が常に格納されていて、フォワーディング検索時または方路情報更新時にメモリアクセスが発生するような回路において、特に有効に消費電力が抑制されることになる。
【産業上の利用可能性】
【００４６】
このようにして、本発明によれば、メモリ部内にパケットデータが存在しないときには、メモリ部がスリープモードとなって動作を停止することから、メモリ部における消費電力が抑制されることになり、特に例えばアクセス系のパケット回線に接続されて使用される場合に、効果的に消費電力を低減させることができる。
したがって、特にアクセス系の回線により伝送されるパケットデータの処理を行なう場合に、パケット処理回路のメモリ部における消費電力を有効に抑制することができる。
【図面の簡単な説明】
【００４７】
【図１】本発明の第一の実施形態のパケット処理回路の構成を示すブロック図である。
【図２】図１のパケット処理回路におけるスリープモード制御部の三つの状態を示す概略図である。
【図３】図２のスリープモード制御部の各状態を説明する図表である。
【図４】図１のパケット処理回路におけるパケットデータ書込時の動作を示すタイムチャートである。
【図５】図１のパケット処理回路におけるパケットデータ読取時の動作を示すタイムチャートである。
【図６】本発明の第二の実施形態のパケット処理回路の構成を示すブロック図である。
【符号の説明】
【００４８】
１０，２０  パケット処理回路
１００  ユーザーブロック
１１０  ＳＯＰ抽出部
１２０  メモリインターフェース部
２００  スリープモード制御部
３００  メモリ部
４００  パケット処理部
【図１】
2005044249.tif 000003
【図２】
2005044249.tif 000004
【図３】
2005044249.tif 000005
【図４】
2005044249.tif 000006
【図５】
2005044249.tif 000007
【図６】
2005044249.tif 000008