(57)【要約】  【課題】  電源電位が低くても広い帯域にわたる周波数範囲を制御することができる電圧制御発振器、電圧制御発振方法、それを利用したＰＬＬ回路、そのＰＬＬ回路を利用した通信機器を提供すること。  【解決手段】  少なくとも１つのインダクタ１、２を有するインダクタ回路７と、印加される電圧によりその容量が変化するバラクタ８、９を有し、直流成分を遮断するための阻止コンデンサ１５、１６をその両端に有する可変容量回路１０と、負性抵抗回路１３と、バラクタ８、９の一方側に基準電位を変更して供給することができるスイッチ１９と、を備え、インダクタ回路７、可変容量回路１０、および負性抵抗回路１３は並列に接続されており、バラクタ８、９の他方側には、発振周波数をフィードバック制御するための、接地電位から電源電位までの範囲の制御電位が入力される、電圧制御発振器。【選択図】  図１
2005117428.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも１つのインダクタを有するインダクタ回路と、
印加される電圧によりその容量が変化する第１の可変容量素子を有し、直流成分を遮断するための阻止コンデンサをその両端に有する可変容量回路と、
負性抵抗回路と、
前記第１の可変容量素子の一方側に基準電位を変更して供給することができる基準電位供給手段と、を備え、
前記インダクタ回路、前記可変容量回路、および前記負性抵抗回路は並列に接続されており、
前記第１の可変容量素子の他方側には、発振周波数をフィードバック制御するための、接地電位から電源電位までの範囲の制御電位が入力される、電圧制御発振器。         
【請求項２】
所定の発振周波数を境界として、前記基準電位供給手段は、前記第１の可変容量素子の一方側に、前記接地電位より大きく前記電源電位以下の基準電位および前記接地電位のいずれかを供給する、請求項１に記載の電圧制御発振器。
【請求項３】
前記並列接続点の少なくとも一方と接地点との間に、スイッチング素子を介して接続されている容量性素子をさらに備え、
所望の発振周波数に応じて、前記スイッチング素子がオンオフされる、請求項１に記載の電圧制御発振器。
【請求項４】
前記容量性素子はＭＩＭ容量素子であり、前記スイッチング素子はＦＥＴスイッチである、請求項３に記載の電圧制御発振器。
【請求項５】
所望の発振周波数において、前記制御電位が前記電源電位の１／２に近づくような基準電位が前記基準電位供給手段から供給される、請求項１に記載の電圧制御発振器。
【請求項６】
前記基準電位供給手段は、前記制御電位が所望の発振周波数を保持しながら前記電源電位の１／２に近づくように、前記基準電位を変更する、請求項１に記載の電圧制御発振器。
【請求項７】
前記基準電位の変更は電位選択回路によりなされる、請求項６に記載の電圧制御発振器。
【請求項８】
前記電位選択回路は、所望の発振周波数に応じた電位の選択を記憶したＲＯＭを有している、請求項７に記載の電圧制御発振器。
【請求項９】
少なくとも１つのインダクタを有するインダクタ回路と、
印加される電圧によりその容量が変化する第１の可変容量素子と、
負性抵抗回路と、
第２の可変容量素子と、を備え、
前記インダクタ回路、前記第１の可変容量素子、前記負性抵抗回路、および前記第２の可変容量素子は並列に接続されており、
前記第１の可変容量素子のいずれか一方側には、発振周波数をフィードバック制御するための、接地電位から電源電位までの範囲の制御電位が入力され、
所望の発振周波数において、前記制御電位が前記電源電位の１／２に近づくように、前記第２の可変容量素子の容量が変化される、電圧制御発振器。
【請求項１０】
前記第２の可変容量素子は、前記制御電位が所望の発振周波数を保持しながら前記電源電位の１／２に近づくようにその容量が変化される、請求項９に記載の電圧制御発振器。
【請求項１１】
前記第２の可変容量素子は、印加される容量制御電位の制御によりその容量が変化される、請求項１０に記載の電圧制御発振器。
【請求項１２】
前記第２の可変容量素子の容量の変更は、前記容量制御電位を選択するための容量制御電位選択回路によりなされる、請求項１１に記載の電圧制御発振器。
【請求項１３】
前記容量制御電位選択回路は、所望の発振周波数に応じた電位の選択を記憶したＲＯＭを有している、請求項１２に記載の電圧制御発振器。
【請求項１４】
請求項１または９に記載の電圧制御発振器と、
前記電圧制御発振器から出力される発振信号の位相と基準信号の位相とを比較し、前記位相のずれに応じて、前記接地電位から前記電源電位までの範囲の出力電位を出力する位相比較器と、
前記位相比較器から出力される出力電位を低域濾過するループフィルタと、を備え、
前記ループフィルタから出力される電位が前記制御電位である、ＰＬＬ回路。
【請求項１５】
請求項１に記載の電圧制御発振器と、
前記電圧制御発振器から出力される発振信号の位相と基準信号の位相とを比較し、前記位相のずれに応じて、前記接地電位から前記電源電位までの範囲の出力電位を出力する位相比較器と、
前記位相比較器から出力される出力電位を低域濾過するループフィルタと
前記ループフィルタから出力される電位を保持するための電位保持手段と、
前記第１の可変容量素子の一方側に印加される基準電位を、前記電位保持手段の出力電位と前記ループフィルタの出力電位とに切り替える第１の切替回路と、
前記可変容量素子の他方側に印加される制御電位を、前記ループフィルタから出力される電位と前記電源電位の１／２の電位とに切り替える第２の切替回路と、を備え、
その動作の開始時には、前記第１の切替回路は、前記ループフィルタの出力側を選択し、前記第２の切替回路は、前記電源電位の１／２の電位を選択し、
発振周波数が安定した後は、前記第１の切替回路は前記電位保持手段の出力を選択し、前記第２の切替回路は前記ループフィルタの出力を選択する、ＰＬＬ回路。
【請求項１６】
請求項９に記載の電圧制御発振器と、
前記電圧制御発振器から出力される発振信号の位相と基準信号の位相とを比較し、前記位相のずれに応じて、前記接地電位から前記電源電位までの範囲の出力電位を出力する位相比較器と、
前記位相比較器から出力される出力電位を低域濾過するループフィルタと
前記ループフィルタから出力される電位を保持するための電位保持手段と、
前記第２の可変容量素子の他方側に印加される容量制御電位を、前記電位保持手段の出力電位と前記ループフィルタの出力電位とに切り替える第１の切替回路と、
前記第１の可変容量素子の他方側に印加される制御電位を、前記ループフィルタから出力される電位と前記電源電位の１／２の電位とに切り替える第２の切替回路と、を備え、
その動作の開始時には、前記第１の切替回路は、前記ループフィルタの出力側を選択し、前記第２の切替回路は、前記電源電位の１／２の電位を選択し、
発振周波数が安定した後は、前記第１の切替回路は前記電位保持手段の出力を選択し、前記第２の切替回路は前記ループフィルタの出力を選択する、ＰＬＬ回路。
【請求項１７】
請求項７、８、１２、および１３のいずれかに記載の電圧制御発振器と、
前記電圧制御発振器から出力される発振信号の位相と基準信号の位相とを比較し、前記位相のずれに応じて、前記接地電位から前記電源電位までの範囲の出力電位を出力する位相比較器と、
前記位相比較器から出力される出力電位を低域濾過するループフィルタと
前記電圧制御発振器から出力される発振信号の周波数と所望の周波数とを比較する周波数比較器と、を備え、
前記周波数比較結果が前記基準電位供給手段に供給され、前記電位選択回路は、所望の発振周波数において、前記制御電位が前記電源電位の１／２に近づくように、前記基準電位を選択する、ＰＬＬ回路。
【請求項１８】
送信回路、受信回路、およびアンテナを備え、前記送信回路または受信回路は、請求項１４に記載のＰＬＬ回路を有する通信機器。
【請求項１９】
印加される電圧によりその容量が変化する第１の可変容量素子の他方側に、発振周波数をフィードバック制御するための、接地電位から電源電位までの範囲の制御電位を入力する工程と、
前記第１の可変容量素子の他方側に、基準電位供給手段により基準電位を変更して供給する工程と、を備える電圧制御発振方法であって、
前記第１の可変容量素子には、その両端に直流成分を遮断するための阻止コンデンサが接続されて可変容量回路が形成されており、
前記可変容量回路、負性抵抗回路、および少なくとも１つのインダクタを有するインダクタ回路が互いに並列に接続されている、電圧制御発振方法。
【請求項２０】
前記制御電位を入力する工程は、最初に前記電源電位の１／２の電位を入力する工程と、
発振周波数が所望の周波数になるように前記第１の可変容量を変化させて前記所望の発振周波数を得る工程と、
前記所望の発振周波数が得られた後、前記発振周波数をフィードバック制御するための制御電位を入力する工程とを含む、請求項１９に記載の電圧制御発振方法。
【請求項２１】
印加される電圧によりその容量が変化する第１の可変容量素子の他方側に、発振周波数をフィードバック制御するための、接地電位から電源電位までの範囲の制御電位を入力する工程と、
所望の発振周波数において、前記制御電位を前記電源電位の１／２に近づくように、前記第１の可変容量素子に並列に接続されている第２の可変容量素子の容量を変化する工程と、を備える電圧制御発振方法であって、
前記第１の可変容量素子、負性抵抗回路、および少なくとも１つのインダクタを有するインダクタ回路が互いに並列に接続されている、電圧制御発振方法。
【請求項２２】
前記制御電位を入力する工程は、
最初に前記電源電位の１／２の電位を入力する工程と、
発振周波数が所望の周波数になるように前記第２の可変容量を変化させて前記所望の発振周波数を得る工程と、
前記所望の発振周波数が得られた後、前記発振周波数をフィードバック制御するための制御電位を入力する工程とを含む、請求項２１に記載の電圧制御発振方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電圧制御発振器、電圧制御発振方法、それを利用したＰＬＬ回路、ＰＬＬ回路を利用した通信機器に関する。
【背景技術】
【０００２】
電圧制御発振器は、無線通信機の局部発振信号を発生させる手段として広く使用されている。（例えば、特許文献１、非特許文献１参照。）この電圧制御発振器は、半導体製造プロセスにおける構成要素の微細化、電池等の電源の低電圧化に伴い、高周波用ＩＣでは低電圧動作が求められている。しかし、電源電位が低下すると、携帯電話等の通信機器に使用される電圧制御発振器（ＶＣＯ）の周波数可変範囲が小さくなってしまう。図１１（ａ）は、電源が高電圧であるときの電圧制御発振器の周波数可変範囲を示し、図１１（ｂ）は、電源が低電圧になったときの電圧制御発振器の周波数可変範囲を示す。
【０００３】
図１２（ａ）にこのような従来の電圧制御発振器の構成回路を示す。図１２（ａ）に示す回路は、インダクタ１００１と、インダクタ１００１に直列に接続されたインダクタ１００２、インダクタ１００１とインダクタ１００２の間に接続され、電源電位Ｖｄｄを供給するための電源端子１００３とからなるインダクタ回路１００７と、バラクタ１００８およびバラクタ１００９からなり、両者の接続点に制御電位端子１００６が接続された可変容量回路１０１０と、２つのトランジスタ１０１１、１０１２が互いにクロスカップリングされている負性抵抗回路１０１３と、が互いに並列接続されている発振回路である。トランジスタ１０１１のソース側およびトランジスタ１０１２のソース側は、互いに接続され、電流源１０１４の一方側に接続されている。そして、電流源１０１４の他方側は、接地されている。
【０００４】
図１３（ａ）は、このような従来の電圧制御発振器１０１５を用いたＰＬＬ回路を示す。１０１８は、分周器であり、１０１７は、電圧制御発振器１０１５の出力ｆ０と基準信号ｆｒの位相を比較し、両者のずれに応じて電圧または電流パルスを出力する位相比較器である。位相比較器の出力信号は、ループフィルタ（ＬＰＦ）１０１６によって低周波成分のみが抽出され、制御電位Ｖｔとして電圧制御発振器１０１５の制御電位端子１００６に入力される。したがって、図１３（ｂ）に示すように制御電位Ｖｔは０からＶｄｄまでの値をとる。
【０００５】
次に上記のように構成された電圧制御発振器１０１５の動作を説明する。電源端子１００３から電源電位Ｖｄｄが供給されると、インダクタ１００１、１００２を介してトランジスタ１０１１、１０１２に電源電位Ｖｄｄがそれぞれ供給される。トランジスタ１０１１、１０１２の出力側が互いに他のトランジスタのゲート側に戻されることにより、この発振回路は、上述のインダクタ回路１００７および可変容量回路１０１０から構成される並列共振回路により決定される周波数の発振信号を生じる。すなわち、制御電位端子１００６から入力される制御電位Ｖｔと電源電位Ｖｄｄの差電圧がバラクタ１００８、１００９の両端に印加され、この差電圧によってバラクタ１００８、１００９の容量が決定され、これにより発振周波数が決定される。トランジスタ１０１１、１０１２は、負性抵抗を発生して共振回路の寄生抵抗成分による損失をキャンセルする作用をする。このようにして図１２（ａ）に示す電圧制御発振器１０１５において、制御電位Ｖｔにより発振周波数を変化させることができる。
【特許文献１】特開２００２−１１８４６２号公報
【非特許文献１】Ｊ．Ｊ．Ｒａｅｌ  ａｎｄ  Ａ．Ａ．Ａｂｉｄｉ著、Ｐｈｙｓｉｃａｌ  Ｐｒｏｃｅｓｓｅｓ  ｏｆ  Ｐｈａｓｅ  Ｎｏｉｓｅ  ｉｎ  Ｄｉｆｆｅｒｅｎｔｉａｌ  ＬＣ  Ｏｓｃｉｌｌａｔｏｒｓ「ＩＥＥＥ  ２０００  Ｃｕｓｔｏｍ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔｓ  Ｃｏｎｆｅｒｅｎｃｅ  Ｐｒｏｃｅｅｄｉｎｇ」ｐｐ．５６９−５７２
【発明の開示】
【発明が解決しようとする課題】
【０００６】
しかしながら、上述のように近年の電池の低電圧化の傾向の中では、図１２（ｂ）に示すように電圧制御発振器１０１５において発振周波数の範囲を十分に広くとることができない。すなちわ、制御電位Ｖｔは、本来電源電位Ｖｄｄ以下であり、電圧制御発振器の出力周波数は電源電位Ｖｄｄに対応する周波数以下となる。その電源電位Ｖｄｄが低電圧化されることにより、さらに出力周波数は狭い範囲のものとなってしまう。
【０００７】
また、バラクタ１００８、１００９等の可変容量素子は、温度変化に対して敏感であり、周囲温度の変化があった場合、電圧制御発振器１０１５の発振周波数がずれてしまうこともあった。図１４は、そのような場合を模式的に示す。実線は、バラクタ１００８、１００９の制御電圧に対する発振周波数の特性を示す。所望の周波数（ＰＬＬ回路におけるロック周波数）における制御電位が例えば電源電位Ｖｄｄに近い場合、バラクタ１００８、１００９の特性が周囲温度の変化により図１４に示す破線のように移行したとすると、上記所望の周波数に対応する制御電位は、Ｖｄｄを越えてしまう場合がある。上述のようにＰＬＬ回路において、制御電位Ｖｔは電源電位Ｖｄｄを越えることはないので、このことは、電圧制御発振器１０１５における制御が不能であることを示す。従って、周囲の温度変化を考慮すると、制御対象の発振周波数の範囲は、さらに狭くなってしまう。
【０００８】
本発明は、上記の課題を鑑み、電源電位が低くても広い帯域にわたる周波数範囲を制御することができる電圧制御発振器、電圧制御発振方法、それを利用したＰＬＬ回路、そのＰＬＬ回路を利用した通信機器を提供することを目的とする。
【０００９】
また、本発明は、温度変化による影響を受けることが少ない電圧制御発振器、電圧制御発振方法、それを利用したＰＬＬ回路、そのＰＬＬ回路を利用した通信機器を提供することを目的とする。
【課題を解決するための手段】
【００１０】
上記課題を解決するために、第１の本発明は、少なくとも１つのインダクタを有するインダクタ回路と、
印加される電圧によりその容量が変化する第１の可変容量素子を有し、直流成分を遮断するための阻止コンデンサをその両端に有する可変容量回路と、
負性抵抗回路と、
前記第１の可変容量素子の一方側に基準電位を変更して供給することができる基準電位供給手段と、を備え、
前記インダクタ回路、前記可変容量回路、および前記負性抵抗回路は並列に接続されており、
前記第１の可変容量素子の他方側には、発振周波数をフィードバック制御するための、接地電位から電源電位までの範囲の制御電位が入力される、電圧制御発振器である。
【００１１】
第２の本発明は、所定の発振周波数を境界として、前記基準電位供給手段は、前記第１の可変容量素子の一方側に、前記接地電位より大きく前記電源電位以下の基準電位および前記接地電位のいずれかを供給する、第１の本発明の電圧制御発振器である。
【００１２】
第３の本発明は、前記並列接続点の少なくとも一方と接地点との間に、スイッチング素子を介して接続されている容量性素子をさらに備え、
所望の発振周波数に応じて、前記スイッチング素子がオンオフされる、第１の本発明の電圧制御発振器である。
【００１３】
第４の本発明は、前記容量性素子はＭＩＭ容量素子であり、前記スイッチング素子はＦＥＴスイッチである、第３の本発明の電圧制御発振器である。
【００１４】
第５の本発明は、所望の発振周波数において、前記制御電位が前記電源電位の１／２に近づくような基準電位が前記基準電位供給手段から供給される、第１の本発明の電圧制御発振器である。
【００１５】
第６の本発明は、前記基準電位供給手段は、前記制御電位が所望の発振周波数を保持しながら前記電源電位の１／２に近づくように、前記基準電位を変更する、第１の本発明の電圧制御発振器である。
【００１６】
第７の本発明は、前記基準電位の変更は電位選択回路によりなされる、第６の本発明の電圧制御発振器である。
【００１７】
第８の本発明は、前記電位選択回路は、所望の発振周波数に応じた電位の選択を記憶したＲＯＭを有している、第７の本発明の電圧制御発振器である。
【００１８】
第９の本発明は、少なくとも１つのインダクタを有するインダクタ回路と、
印加される電圧によりその容量が変化する第１の可変容量素子と、
負性抵抗回路と、
第２の可変容量素子と、を備え、
前記インダクタ回路、前記第１の可変容量素子、前記負性抵抗回路、および前記第２の可変容量素子は並列に接続されており、
前記第１の可変容量素子のいずれか一方側には、発振周波数をフィードバック制御するための、接地電位から電源電位までの範囲の制御電位が入力され、
所望の発振周波数において、前記制御電位が前記電源電位の１／２に近づくように、前記第２の可変容量素子の容量が変化される、電圧制御発振器である。
【００１９】
第１０の本発明は、前記第２の可変容量素子は、前記制御電位が所望の発振周波数を保持しながら前記電源電位の１／２に近づくようにその容量が変化される、第１の本発明の電圧制御発振器である。
【００２０】
第１１の本発明は、前記第２の可変容量素子は、印加される容量制御電位の制御によりその容量が変化される、第１０の本発明の電圧制御発振器である。
【００２１】
第１２の本発明は、前記第２の可変容量素子の容量の変更は、前記容量制御電位を選択するための容量制御電位選択回路によりなされる、第１１の本発明の電圧制御発振器である。
【００２２】
第１３の本発明は、前記容量制御電位選択回路は、所望の発振周波数に応じた電位の選択を記憶したＲＯＭを有している、第１２の本発明の電圧制御発振器である。
【００２３】
第１４の本発明は、第１または９の本発明の電圧制御発振器と、
前記電圧制御発振器から出力される発振信号の位相と基準信号の位相とを比較し、前記位相のずれに応じて、前記接地電位から前記電源電位までの範囲の出力電位を出力する位相比較器と、
前記位相比較器から出力される出力電位を低域濾過するループフィルタと、を備え、
前記ループフィルタから出力される電位が前記制御電位である、ＰＬＬ回路である。
【００２４】
第１５の本発明は、第１の本発明の電圧制御発振器と、
前記電圧制御発振器から出力される発振信号の位相と基準信号の位相とを比較し、前記位相のずれに応じて、前記接地電位から前記電源電位までの範囲の出力電位を出力する位相比較器と、
前記位相比較器から出力される出力電位を低域濾過するループフィルタと
前記ループフィルタから出力される電位を保持するための電位保持手段と、
前記第１の可変容量素子の一方側に印加される基準電位を、前記電位保持手段の出力電位と前記ループフィルタの出力電位とに切り替える第１の切替回路と、
前記可変容量素子の他方側に印加される制御電位を、前記ループフィルタから出力される電位と前記電源電位の１／２の電位とに切り替える第２の切替回路と、を備え、
その動作の開始時には、前記第１の切替回路は、前記ループフィルタの出力側を選択し、前記第２の切替回路は、前記電源電位の１／２の電位を選択し、
発振周波数が安定した後は、前記第１の切替回路は前記電位保持手段の出力を選択し、前記第２の切替回路は前記ループフィルタの出力を選択する、ＰＬＬ回路である。
【００２５】
第１６の本発明は、第９の本発明の電圧制御発振器と、
前記電圧制御発振器から出力される発振信号の位相と基準信号の位相とを比較し、前記位相のずれに応じて、前記接地電位から前記電源電位までの範囲の出力電位を出力する位相比較器と、
前記位相比較器から出力される出力電位を低域濾過するループフィルタと
前記ループフィルタから出力される電位を保持するための電位保持手段と、
前記第２の可変容量素子の他方側に印加される容量制御電位を、前記電位保持手段の出力電位と前記ループフィルタの出力電位とに切り替える第１の切替回路と、
前記第１の可変容量素子の他方側に印加される制御電位を、前記ループフィルタから出力される電位と前記電源電位の１／２の電位とに切り替える第２の切替回路と、を備え、
その動作の開始時には、前記第１の切替回路は、前記ループフィルタの出力側を選択し、前記第２の切替回路は、前記電源電位の１／２の電位を選択し、
発振周波数が安定した後は、前記第１の切替回路は前記電位保持手段の出力を選択し、前記第２の切替回路は前記ループフィルタの出力を選択する、ＰＬＬ回路である。
【００２６】
第１７の本発明は、第７、８、１２、および１３のいずれかの本発明の電圧制御発振器と、
前記電圧制御発振器から出力される発振信号の位相と基準信号の位相とを比較し、前記位相のずれに応じて、前記接地電位から前記電源電位までの範囲の出力電位を出力する位相比較器と、
前記位相比較器から出力される出力電位を低域濾過するループフィルタと
前記電圧制御発振器から出力される発振信号の周波数と所望の周波数とを比較する周波数比較器と、を備え、
前記周波数比較結果が前記基準電位供給手段に供給され、前記電位選択回路は、所望の発振周波数において、前記制御電位が前記電源電位の１／２に近づくように、前記基準電位を選択する、ＰＬＬ回路である。
【００２７】
第１８の本発明は、送信回路、受信回路、およびアンテナを備え、前記送信回路または受信回路は、第１４の本発明のＰＬＬ回路を有する通信機器である。
【００２８】
第１９の本発明は、印加される電圧によりその容量が変化する第１の可変容量素子の他方側に、発振周波数をフィードバック制御するための、接地電位から電源電位までの範囲の制御電位を入力する工程と、
前記第１の可変容量素子の他方側に、基準電位供給手段により基準電位を変更して供給する工程と、を備える電圧制御発振方法であって、
前記第１の可変容量素子には、その両端に直流成分を遮断するための阻止コンデンサが接続されて可変容量回路が形成されており、
前記可変容量回路、負性抵抗回路、および少なくとも１つのインダクタを有するインダクタ回路が互いに並列に接続されている、電圧制御発振方法である。
【００２９】
第２０の本発明は、前記制御電位を入力する工程は、最初に前記電源電位の１／２の電位を入力する工程と、
発振周波数が所望の周波数になるように前記第１の可変容量を変化させて前記所望の発振周波数を得る工程と、
前記所望の発振周波数が得られた後、前記発振周波数をフィードバック制御するための制御電位を入力する工程とを含む、第１９の本発明の電圧制御発振方法である。
【００３０】
第２１の本発明は、印加される電圧によりその容量が変化する第１の可変容量素子の他方側に、発振周波数をフィードバック制御するための、接地電位から電源電位までの範囲の制御電位を入力する工程と、
所望の発振周波数において、前記制御電位を前記電源電位の１／２に近づくように、前記第１の可変容量素子に並列に接続されている第２の可変容量素子の容量を変化する工程と、を備える電圧制御発振方法であって、
前記第１の可変容量素子、負性抵抗回路、および少なくとも１つのインダクタを有するインダクタ回路が互いに並列に接続されている、電圧制御発振方法である。
【００３１】
第２２の本発明は、前記制御電位を入力する工程は、
最初に前記電源電位の１／２の電位を入力する工程と、
発振周波数が所望の周波数になるように前記第２の可変容量を変化させて前記所望の発振周波数を得る工程と、
前記所望の発振周波数が得られた後、前記発振周波数をフィードバック制御するための制御電位を入力する工程とを含む、第２１の本発明の電圧制御発振方法である。
【発明の効果】
【００３２】
本発明によれば、電源電位が低くても広い帯域にわたる周波数範囲を制御することができる電圧制御発振器、電圧制御発振方法、それを利用したＰＬＬ回路、そのＰＬＬ回路を利用した通信機器を提供することができる。
【００３３】
また、本発明によれば、温度変化による影響を受けることが少ない電圧制御発振器、電圧制御発振方法、それを利用したＰＬＬ回路、そのＰＬＬ回路を利用した通信機器を提供することができる。
【発明を実施するための最良の形態】
【００３４】
（実施の形態１）
図１（ａ）に本発明の実施の形態の電圧制御発振器の回路構成を示す。図１（ａ）に示す回路は、インダクタ１と、インダクタ１に直列に接続されたインダクタ２、インダクタ１とインダクタ２の間に接続され、電源電位Ｖｄｄを供給するための電源端子３を有するインダクタ回路７と、バラクタ８およびバラクタ９を有し、両者の接続点（すなわち本発明の第１の可変可変容量素子の他方側）に制御電位端子６が接続され、バラクタ８およびバラクタ９の直列回路の両端に直流分を遮断するための阻止コンデンサ１５、１６を有する可変容量回路１０と、２つのトランジスタ１１、１２が互いにクロスカップリングされている負性抵抗回路１３と、が互いに並列接続されている発振回路である。ここで、バラクタ８，９は、本発明の第１の可変容量素子に一例として対応する。
【００３５】
可変容量回路１０のバラクタ８と阻止コンデンサ１５との間およびバラクタ９と阻止コンデンサ１６との間（すなわち本発明の第１の可変容量素子の一方側）には、それぞれ抵抗１７、１８を介してスイッチ１９の出力側が接続されている。スイッチ１９の入力側の一方には、電源電位Ｖｄｄが供給され、スイッチ１９の他方側には接地電位が供給されている。本発明の基準電位供給手段は、このように電源電位、および接地電位に接続されているスイッチ１９に一例として対応している。トランジスタ１１のソース側、およびトランジスタ１２のソース側は、互いに接続され、電流源１４の一方の端子に接続されている。そして、電流源１４の他方の端子は、接地されている。
【００３６】
次に上記のように構成された本実施の形態の電圧制御発振器の動作を説明する。電源端子３から電源電位Ｖｄｄが供給されると、電源電位Ｖｄｄはインダクタ１、２を介してトランジスタ１１、１２にそれぞれ供給される。トランジスタ１１、１２の出力側が互いに他のトランジスタ１２、１１のゲート側に戻されることにより、この発振回路は、上述のインダクタ回路７および可変容量回路１０から構成される並列共振回路により決定される周波数の発振信号を生じる。
【００３７】
すなわち、バラクタ８およびバラクタ９の接続点には、制御電位端子６から入力される、接地電位から電源電位Ｖｄｄまでの範囲の制御電位Ｖｔが入力され、バラクタ８と阻止コンデンサ１５との接続点、およびバラクタ９と阻止コンデンサ１６との接続点には、スイッチ１９からそれぞれ抵抗１７、１８を介して基準電位Ｖｇが供給される。
【００３８】
スイッチ１９において、基準電位Ｖｇとして電源電位Ｖｄｄが選択されている場合は、バラクタ８、９の両端には制御電位Ｖｔと電源電位Ｖｄｄの差電圧が印加され、スイッチ１９において、基準電位Ｖｇとして接地電位が選択されている場合は、バラクタ８，９の両端には制御電位Ｖｔと接地電位の差電圧が印加される。
【００３９】
この差電圧によってバラクタ８、９の容量が決定され、これにより発振周波数が決定される。トランジスタ１１、１２は、負性抵抗を発生して共振回路の寄生抵抗成分による損失をキャンセルする作用をする。このようにして図１（ａ）に示す電圧制御発振器において、制御電位Ｖｔにより発振周波数を変化させることができる。
【００４０】
この様子を図１（ｂ）に示す。図１（ｂ）の横軸は制御電位Ｖｔと基準電位Ｖｇとの差であり、縦軸はこの差電圧により決定される周波数である。基準電位Ｖｇとして電源電位Ｖｄｄが選択されている場合は、Ｖｔ−Ｖｇは０以下となる。すなわち、制御電位Ｖｔの範囲は、０≦Ｖｔ≦Ｖｄｄであるため、−Ｖｄｄ≦Ｖｔ−Ｖｇ≦０となる。そして、基準電位として接地電位が選択されている場合（すなわちＶｇ＝０）は、制御電位Ｖｔの範囲と等しくなり、０≦Ｖｔ−Ｖｇ≦Ｖｄｄとなる。このように、−Ｖｄｄから０までを従来の電圧制御発振器の各バラクタに印加される電圧の範囲とすると、本発明の電圧制御発振器の各バラクタに印加される電圧の範囲は、−ＶｄｄからＶｄｄに渡り、従来のものの倍の範囲となる。このようにスイッチ１９により、バラクタ８，９に印加する電圧の方向を変更することにより、バラクタ８，９が有する可変容量の特性を広範囲にわたって利用することができる。
【００４１】
図１（ｃ）は、横軸をＶｔとして、図１（ｂ）に示す特性を表した図である。この図に示すように、Ｖｇ＝０の場合の特性は、図１（ｂ）に示す右側の領域（０≦Ｖｔ−Ｖｇ≦Ｖｄｄの領域）の部分を左側の領域（すなわち−Ｖｄｄ≦Ｖｔ−Ｖｇ≦０の領域）に移した形を示している。従って、本実施の形態の電圧制御発振器３４によれば、制御電位が同じ０≦Ｖｔ≦Ｖｄｄの範囲でありながら、基準電位Ｖｇを切り替えることにより、発振周波数の範囲を倍にすることができる。言い換えると、本実施の形態の電圧制御発振器３４によれば、電源電位Ｖｄｄが半分に低電圧化しても、同じ周波数範囲をカバーすることができる。
【００４２】
しかも、この場合、制御電位Ｖｔの変化分に対する発振周波数の変化分（すなわち傾き）は変わらないので、位相雑音特性が劣化することもない。
【００４３】
図２は、本実施の形態の電圧制御発振器３４を用いたＰＬＬ回路を示す。３８は、分周器であり、３７は、電圧制御発振器３４の出力ｆ０と基準信号ｆｒの位相を比較し、両者のずれに応じて電圧または電流パルスを出力する位相比較器である。位相比較器の出力信号は、ループフィルタ（ＬＰＦ）１０１６によって低周波成分のみが抽出され、制御電位Ｖｔとして電圧制御発振器３４の制御電位端子６に入力される。したがって、制御電位Ｖｔは０からＶｄｄまでの値をとる。
【００４４】
スイッチ１９は、電圧制御発振器３４の外付け要素として示しているが、動作は上述のものと同様である。また、スイッチ２０は、動作開始時には、ループフィルタ４６の出力信号ではなく、所定の電圧（Ｖｄｄ）を供給する基準電源２７側を選択する。この状態で周波数比較器２１によって発振周波数と所望の周波数を比較し、所望の発振周波数が所定の発振周波数を下回るときは、スイッチ１９の入力側を電源電位Ｖｄｄとし、所定の発振周波数を上回るときは、スイッチ１９の入力側を接地電位とするよう動作させる。
【００４５】
すなわち、発振周波数をｆｓｔａｒｔ、所望の周波数をｆｏとした場合に、ｆｓｔａｒｔ≧ｆｏのときは、スイッチ１９の入力側を電源電位Ｖｄｄとして低周波側のバンドを選択し、ｆｓｔａｒｔ＜ｆｏの場合には、スイッチ１９の入力側を接地電位として高周波側のバンドを選択する。
【００４６】
以上の動作を完了後、スイッチ２０をループフィルタ４６側に接続し、ＰＬＬ動作を開始する。
【００４７】
なお、スイッチ１９を接地電位とＶｒｅｆ（Ｖｄｄより低い電位）に接続する構成にして、図１−２に示す様に２つの周波数バンドにオーバーラップを確保するようにしてもよい。
【００４８】
以上のように、スイッチ１９からは、バラクタ８および阻止コンデンサ１６の接続点に、所定の発振周波数を境界として、電源電位Ｖｄｄおよび接地電位のいずれか一方が供給される。ここで、所定の発振周波数とは、例えば、バラクタ８，９の両端に印加される電圧が等しい場合の発振周波数である（すなわち、図１（ｃ）におけるＶｔ＝Ｖｄｄの場合の発振周波数）。しかし、所定の発振周波数は、この例に限らず、他の周波数であってもよい。
【００４９】
（実施の形態２）
本発明の実施の形態２の電圧制御発振器の構成を図３（ａ）に示す。実施の形態１の電圧制御発振器３４と同一の構成要素については同一の参照符号を付し、その説明を省略する。
【００５０】
本実施の形態の電圧制御発振器３６においては、インダクタ回路７および可変容量回路１０のそれぞれの接続点に、容量性素子２４およびスイッチング素子２２の直列回路、ならびに容量性素子２５およびスイッチング素子２３の直列回路が接続されている。スイッチング素子２２、２３のそれぞれ一方側は容量性素子２４、２５に接続されており、他方側は、接地されている。容量性素子２４，２５としてはＭＩＭ容量素子であることが好ましいがこれに限定されることはない。またスイッチング素子２２，２３としては、ＦＥＴが好ましいがこれに限定されることはない。
【００５１】
次に、本実施の形態の電圧制御発振器３６の動作を説明する。実施の形態１の電圧制御発振器３４と同様に、所定の発振周波数（本実施の形態においては、基準電位Ｖｒｅｆ（Ｖｒｅｆ＜Ｖｄｄ）に対応する周波数）を境界としてスイッチ１９をオン、オフさせる点は同様であるが、本実施の形態の電圧制御発振器３６によれば、実施の形態１の電圧制御発振器がカバーする周波数範囲を超えるとき、すなわち発振周波数がＶｇ＝０、Ｖｔ＝Ｖｒｅｆに対応する周波数を超えることきは、スイッチング素子２２およびスイッチング素子２３の少なくともいずれかをオンさせると同時にスイッチ１９をＶｒｅｆ側に切り替える。これにより共振回路の共振周波数をより高くすることができる。そして、さらに高い周波数が必要な場合は、スイッチ１９を接地電位側に切り替える。このような動作により、図３（ｂ）に示すように、実施の形態１の電圧制御発振器３４よりも、さらに広い発振周波数の範囲をカバーすることができる。このように、本実施の形態の電圧制御発振器３６においては、通常のスイッチング素子と容量性素子によるバンド切替との組み合わせにより、さらに広い発振周波数範囲をカバーすることができる。または、電源電位がより低くなっても、発振周波数範囲を維持することができる。
【００５２】
なお、図３（ｂ）に示す例では、４つのバンド切替の例を示したが、バンド切替用の容量性素子とスイッチング素子をさらに接続することにより、さらに多くのバンド切替を行うことができることは明白である。
【００５３】
しかし、バンド切替を、通常のスイッチング素子と容量性素子による構成のみに頼ると、電圧制御発振器の高周波における動作特性が劣化してしまう。すなわち、図４（ａ）に示すスイッチング素子２２、２３はオン動作のとき、図４（ｂ）に示す等価回路において、スイッチング素子２２、２３は抵抗となる。この抵抗分の影響により、電圧制御発振器の高周波特性が影響を受けてしまう。しかし、本実施の形態の電圧制御発振器３６においては、基準電位の切替によっても、バンド切替を実現するので、通常のバンド切替のみの構成よりも高周波特性の劣化の度合いが少ない電圧制御発振器を提供することができる。
【００５４】
また、本実施の形態では、制御電位Ｖｔが電源電位Ｖｄｄより小さい基準電位Ｖｒｅｆを境界として、スイッチ１９から、基準電位Ｖｒｅｆが供給されるか、接地電位が供給されるか、のいずれかであるとして説明したが、実施の形態１と同様、電源電位Ｖｄｄを境界として、スイッチ１９から、基準電位としての電源電位Ｖｄｄが供給されるか、接地電位が供給されるか、のいずれかである動作であってもよい。また、逆に実施の形態１において、制御電位Ｖｔが基準電位Ｖｒｅｆを境界として、基準電位Ｖｒｅｆまたは接地電位が供給される動作であってもよい。
【００５５】
（実施の形態３）
図５（ａ）に本発明の実施の形態３の電圧制御発振器４５の回路構成を示す。実施の形態１の電圧制御発振器３４と同一の構成要素については同一の参照番号を付しその説明を省略する。本実施の形態の電圧制御発振器４５においては、スイッチ１９の代わりに可変電源２９が抵抗１７および抵抗１８の接続点に接続されている。この可変電源２９は、抵抗１７を介してバラクタ８および阻止コンデンサ１５の接続点に、抵抗１８を介してバラクタ９および阻止コンデンサ１６の接続点に、それぞれ０〜Ｖｄｄの範囲の基準電位を連続的に変更して供給することができる。この場合、所望の発振周波数において、制御電位が電源電位Ｖｄｄの１／２に近づくような基準電位が可変電源２９から供給される動作が考えられる。また、可変電源２９は、制御電位が所望の発振周波数を保持しながら電源電位の１／２に近づくように、基準電位を自動時に変更する動作も考えられる。
【００５６】
図１８は、所望の発振周波数において、制御電位が電源電位Ｖｄｄの１／２に近づくような基準電位が供給されるＰＬＬ回路の例である。図１８において、図２と同様の構成要素については同一の参照符号を付し、その説明を省略する。図１８に示すＰＬＬ回路においては、スイッチ１９の入力側は、ループフィルタ４６の出力側と、ループフィルタ４６の出力側に接続された電位保持手段５２の出力側とが接続されている。電位保持手段５２は、ループフィルタ４６から出力される電位を保持することができる。
【００５７】
図１８示すＰＬＬ回路の動作開始時においては、スイッチ１９においてはループフィルタ４６の出力側が選択され、スイッチ２０においてはＶｄｄ／２側が選択されている。
【００５８】
従って、動作の開始時においては、バラクタ８，９の他方側には、基準電子Ｖｄｄ／２が入力され、バラクタ８，９の一方側には、制御電位が入力される。この状態で、発振周波数が安定すると、電位保持手段５２は、ループフィルタ４６から出力される制御電位を保持する。そして、スイッチ１９は、電位保持手段５２の出力を選択するように切り替えられ、スイッチ２０は、ループフィルタ４６の出力を選択するように切り替えられる。
【００５９】
従って、バラクタ８，９の一方側には、制御電位をＶｄｄ／２とした場合に所望の発振周波数を得るために適切な基準電位が入力され、バラクタ８，９の他方側には、本来の制御電位が入力される。このような構成のＰＬＬ回路を使用すれば、スタート後、すぐにＶｔがＶｄｄ／２付近になるように調整することができる。従って、電源がオフされている間に、周囲温度が変化していても、所望の発振周波数に対して、最も動作が安定する条件でＰＬＬ回路を動作させることができる。
【００６０】
さらに所望の発振周波数を必要周波数帯域の中心に設定することで、周波数感度を上げることなく広い周波数範囲で動作可能になり、位相雑音の劣化を抑えることができる。
【００６１】
図６は、制御電位が所望の発振周波数を保持しながら電源電位の１／２に近づくように、基準電位を自動時に変更する動作をするＰＬＬ回路を示す。図６に示すＰＬＬ回路において、基準電源２７はＶｄｄ／２を供給する。図６において、図２に示すＰＬＬ回路と同一の構成要素には同一の参照符号を付し、その説明を省略する。スイッチ１９の入力の一方側には、可変電源２９が接続され、スイッチ１９の入力の他方側には、ループフィルタ４６の出力側が接続されている。制御回路２８は、スイッチ１９およびスイッチ２０を切り替えるためのものである。
【００６２】
次に、本実施の形態の電圧制御発振器４５を利用した図６に示すＰＬＬ回路の動作を説明する。電圧制御発振器４５の動作の開始時には、制御回路２８はスイッチ１９がループフィルタ４６側を選択し、スイッチ２０が基準電源２７側を選択するように指令を出力する。そして、所望の発振周波数になる様に、ループフィルタ４６からの出力電圧を制御する。
【００６３】
発振周波数が安定した後、制御回路２８によって可変電源２９がループフィルタ４６の出力電位と一致するように制御を行い、さらにスイッチ２０の入力側を基準電源２７側からループフィルタ４６の出力側に切り替えると同時にスイッチ１９を可変電源２９側に接続する。電圧制御発振器４５の制御電位端子６からは、ＰＬＬ回路のフィードバックであるＶｔが入力され、電圧制御発振器４５は本来の動作をする。
【００６４】
この状態から、周囲温度の変化によりバラクタ８，９の特性が変化し、電圧制御発振器４５の特性が例えば図５（ｂ）に示すようになったとする。このような状態は、ロック周波数に対応する制御電位が、Ｖｄｄ／２からＶｄｄに近くなったことを意味する。このとき、制御回路２８は、ロック周波数に対応するＶｔがＶｄｄ／２に近くなるように、可変電源２９を調整する。すなわち、制御回路２８は、図５（ｃ）に示す点線の特性曲線を、図５（ｂ）に示す実線に持ち上げるように可変電源２９を調整する。また、上記とは逆に制御電位がＶｄｄ／２から０に近くなったときには、制御回路２８は、制御電位−発振周波数の特性曲線を下げるように可変電源２９を調整する。このようにして、周囲温度が変化しても、制御回路２８は、ロック周波数に対応する制御電位が２／Ｖｄｄに近くなるように可変電源２９を調整する。このように本実施の形態の電圧制御発振器４５、およびそれを利用したＰＬＬ回路によれば、周囲温度が変化しても制御不能になることがない。
【００６５】
なお、本実施の形態の上記の説明では、動作の最初に制御電位としてＶｄｄ／２が入力されるとしたが、周囲温度にあまり変化がない場合は、最初からフィードバック入力としての制御電位が入力されてもよい。その場合も、上記と同様の効果を得ることができる。
また、本来のＰＬＬ動作に入った後は、可変電源を固定しても良い。このような例として図１５の構成が挙げられる。図１５に示す構成においては、図５に示す可変電源２９の代わりに、可変電源群４９と電位選択回路４８が使用されている。可変電源群４９には、異なる基準電位を供給するための可変電源が複数のスイッチを介して接続されている。そして、電位選択回路４８は、可変電源群４９のいずれかのスイッチをＯＮして特定の可変電源から基準電位を供給させる。ここで、可変電源群４９および電位選択回路４８は、本発明の基準電位供給手段の一例として対応している。もし、所望の発振周波数に対して、選択された可変電源によって制御が不能であれば、電位選択回路４８は、可変電源群４９のうち異なる可変電源から基準電位を供給するようスイッチを切り替える。そして、本来のＰＬＬ動作に入り、発振周波数が安定してくれば、電位選択回路４８は、選択した可変電源から基準電位を供給させ続ける。
【００６６】
また、図１５に示す電位選択回路４８に代えて、図１６に示す電位選択ＲＯＭ回路４７が使用されてもよい。電位選択ＲＯＭ回路４７においては、所望の発振周波数に対応して可変電源群４９のうちあらかじめどの可変電源から基準電位が供給されればよいかが記憶されている。従って、電位選択ＲＯＭ回路４７は、所望の発振周波数に対応して、最も適切な基準電位を供給する指令を出すことができるので、より迅速に発振周波数を安定化させることができる。
（実施の形態４）
図７に本発明の実施の形態４の電圧制御発振器５５の回路構成を示す。実施の形態１の電圧制御発振器３４と同一の構成要素については同一の参照番号を付しその説明を省略する。
【００６７】
本実施の形態の電圧制御発振器５５においては、可変容量回路３０は、阻止コンデンサ１５、１６を有していない。また、可変容量回路３０には、制御電位Ｖｃｔｒｌで容量を制御することができる、本発明の第２の可変容量素子の一例として対応する可変容量素子２６が接続されている。バラクタ８、９のそれぞれの両端には、制御電位Ｖｔおよび電源電位Ｖｄｄの差電圧が印加される。
【００６８】
実施の形態３の電圧制御発振器４５においては、基準電位を変更することにより、ロック周波数に対応する電圧が電源電位Ｖｄｄの１／２になるように調整していたが、本実施の形態の電圧制御発振器５５においては、可変容量素子２６の容量を制御電位Ｖｃｔｒｌにより制御することにより変更することができる構成である。この場合、制御回路２８は、可変電源２９を制御する代わりに、可変容量素子２６を制御するために制御電位Ｖｃｔｒｌを出力する。
【００６９】
なお、本実施の形態の電圧制御発振器５５においては、可変容量素子２６自体が周囲温度の変化の影響を受けることも考えられる。しかし、制御電位Ｖｃｔｒｌは、ロック周波数に対応する電圧がＶｄｄ／２に近いかどうかにより変化され、上記電圧がＶｄｄ／２に近くなるように可変容量素子２６の容量を変化させる。従って、可変容量素子２６としては、その温度特性を考慮したときにロック周波数に対応する制御電位ＶｔをＶｄｄ／２にすることができる容量範囲を有するものが選択される必要がある。
【００７０】
このような、可変容量素子２６は、図１７に示すように、例えばバラクタ５８、５９を用いて実現することができる。バラクタ５８、５９のそれぞれの両端には、電源電位と容量制御電源６９から供給される電位との差が供給される。従って、容量制御電源６９から供給される容量制御電位Ｖｃｔｒｌを調整することにより、所望の発振周波数に対応する制御電位ＶｔがＶｄｄ／２となるように制御することができる。容量制御電源６９としては、可変電源がそのまま使用されてもよいが、図１５、１６に示した電圧選択回路４８、または電圧選択ＲＯＭ回路４７が使用されてもよい。
【００７１】
このように本実施の形態の電圧制御発振器５５においても、実施の形態３の場合と同様の効果を得ることができる。
【００７２】
図１７に示す電圧制御発振器６４を用いたＰＬＬ回路の構成例を図１９に示す。図１８に示すＰＬＬ回路と同様に、その動作の開始時には、スイッチ１９は、前記ループフィルタの出力側を選択し、スイッチ２０は、電源電位の１／２の電位を選択し、発振周波数が安定した後は、スイッチ１９は電位保持手段５２の出力を選択し、スイッチ２０はループフィルタ４６の出力を選択する。
【００７３】
本実施の形態においては、阻止コンデンサを省略しているが、温度変化の影響を少なくするという効果を得るためには、阻止コンデンサはあってもなくてもどちらでもよい。
【００７４】
なお、本実施の形態において、可変容量素子２６は、制御電位Ｖｃｔｒｌにより変化されると説明したが、可変容量素子２６は、機械的に変化されるものであってもよい。その場合は、制御回路２８が可変容量を変化させるための作用をすれば上記同様の効果を得ることができる。その場合、容量制御電源６９が不要であるので、より簡単な構成の電圧制御発振器を提供することができる。また、本実施の形態における電圧制御発振方法には、人手により、ロック周波数に対応する電圧を見ながら可変容量素子２６の容量を変更する場合も含まれる。
【００７５】
また、可変容量素子２６は、連続的にその容量を変更することができるものに限らず、不連続的であっても複数の容量値に変更することができるものであることも考えられる。図８は、可変容量素子２６においてその容量を変更して、ロック周波数に対応する制御電位をＶｄｄ／２に近づける動作を説明する図である。
【００７６】
このように、可変容量回路３０に並列に接続されている可変容量素子２６の容量を変化させることにより、実施の形態３の場合と同様に、周囲温度によるバラクタ８，９の変化による影響を補償することができる。
【００７７】
また、本実施の形態の電圧制御発振器５５には阻止コンデンサ１５、１６が接続されないとして説明したが、阻止コンデンサ１５、１６が接続され、各バラクタと各阻止コンデンサの間に別の基準電位が供給される構成であってもよい。そのような場合も、上記と同様の効果を得ることができる。
【００７８】
なお、以上までにおいて、実施の形態２では、所望の発振周波数を得るためにスイッチング素子を介してバンド切替をする構成を、実施の形態３においては、基準電位を変更する構成を説明した。所望の発振周波数を変更する場合には、例えば次に示す手順が行われる。すなわち、所望の発振周波数を含む周波数帯への切替を、スイッチング素子を介して行い、選択されたバンドにおいて、所望の発振周波数を得るために基準電位を変更すればよい。しかし、バンド切替による発振周波数の選択の範囲よりも、周囲温度の変化による発振周波数の変動の影響の方が大きいときは、上記の逆であってもよい。すなわち、粗調整を基準電位の変更により行い、微調整をスイッチング素子により行ってもよい。
【００７９】
また、以上までの説明において、インダクタ回路７は、インダクタ１およびインダクタ２の接続点に電源端子３が接続される構成であるとしたが、別の構成も考えられる。図９は、そのような場合の実施の形態１の電圧制御発振器の回路構成の一例を示す。なお、図９に示す構成は、実施の形態２〜４の電圧制御発振器についても適用できる。
【００８０】
また、以上までの説明において、バラクタ８、９は、ゲート、ウェル間で容量を形成しているように図示しているが、これに限らず、ゲート、ドレイン・ソース間に容量が形成されるタイプであってよい。
【００８１】
また、さらに本発明の可変容量素子は、バラクタ８、９であるとしたが、他のタイプの可変容量素子であってもよい。
【００８２】
また、以上までの説明の各電圧制御発振器、または各電圧制御発振器を有するＰＬＬ回路を備えた送信回路５０、および／または受信回路６０、ならびにアンテナ７０を備えた通信機器８０も本発明に含まれる。図１０にそのような構成の通信機器８０を示す。
【産業上の利用可能性】
【００８３】
本発明にかかる、電圧制御発振器、電圧制御発振方法、それを利用したＰＬＬ回路によれば、電源電位が低くても広い帯域にわたる周波数範囲を制御することができる。また、温度変化による影響を受けることを少なくすることができ、通信機器等として有用である。
【図面の簡単な説明】
【００８４】
【図１】（ａ）本発明の実施の形態１の電圧制御発振器の回路構成図（ｂ）本発明の実施の形態１の電圧制御発振器の動作説明図（ｃ）本発明の実施の形態１の電圧制御発振器の動作説明図
【図２】本発明の実施の形態１の電圧制御発振器を利用したＰＬＬ回路の構成図
【図３】（ａ）本発明の実施の形態２の電圧制御発振器の回路構成図（ｂ）本発明の実施の形態２の電圧制御発振器の動作説明図
【図４】（ａ）本発明の実施の形態２の電圧制御発振器の動作説明図（ｂ）本発明の実施の形態２の電圧制御発振器の動作説明図
【図５】（ａ）本発明の実施の形態３の電圧制御発振器の回路構成図（ｂ）本発明の実施の形態３の電圧制御発振器の動作説明図（ｃ）本発明の実施の形態３の電圧制御発振器の動作説明図
【図６】本発明の実施の形態３の電圧制御発振器を利用したＰＬＬ回路の構成図
【図７】本発明の実施の形態４の電圧制御発振器の回路構成図
【図８】本発明の実施の形態４の電圧制御発振器の動作説明図
【図９】本発明の実施の形態１の電圧制御発振器の別の構成図
【図１０】本発明の実施の形態１〜４の電圧制御発振器を利用した通信機器の構成図
【図１１】（ａ）従来技術の電圧制御発振器の動作説明図（ｂ）従来技術の電圧制御発振器の動作説明図
【図１２】（ａ）従来技術の電圧制御発振器の構成図（ｂ）従来技術の電圧制御発振器の動作説明図
【図１３】（ａ）従来技術の電圧制御発振器を利用したＰＬＬ回路の構成図（ｂ）従来技術の電圧制御発振器を利用したＰＬＬ回路の動作説明図
【図１４】従来技術の電圧制御発振器を利用したＰＬＬ回路の動作説明図
【図１５】本発明の実施の形態１の電圧制御発振器の構成図
【図１６】本発明の実施の形態１の電圧制御発振器の構成図
【図１７】本発明の実施の形態３の電圧制御発振器の構成図
【図１８】本発明の電圧制御発振器を利用したＰＬＬ回路の構成図
【図１９】本発明の電圧制御発振器を利用したＰＬＬ回路の構成図
【符号の説明】
【００８５】
１、２  インダクタ
３    電源端子  
６    制御電位端子
７    インダクタ回路
８、９  バラクタ
１０  可変容量回路
１１、１２  トランジスタ
１３  負性抵抗回路
１４  電流原
１５、１６  阻止コンデンサ  
１７、１８  抵抗
１９、２０  スイッチ
２２、２３  スイッチング素子
２４、２５  容量性素子
２６  可変容量素子
２７  基準電源
２８  制御回路
２９  可変電源
３４、３６、４５、５５  電圧制御発振器
３７  位相比較器
３８  分周器
４６  ループフィルタ
５０  送信回路
６０  受信回路
７０  アンテナ
８０  通信機器
【図１】
2005117428.tif 000003
【図２】
2005117428.tif 000004
【図３】
2005117428.tif 000005
【図４】
2005117428.tif 000006
【図５】
2005117428.tif 000007
【図６】
2005117428.tif 000008
【図７】
2005117428.tif 000009
【図８】
2005117428.tif 000010
【図９】
2005117428.tif 000011
【図１０】
2005117428.tif 000012
【図１１】
2005117428.tif 000013
【図１２】
2005117428.tif 000014
【図１３】
2005117428.tif 000015
【図１４】
2005117428.tif 000016
【図１５】
2005117428.tif 000017
【図１６】
2005117428.tif 000018
【図１７】
2005117428.tif 000019
【図１８】
2005117428.tif 000020
【図１９】
2005117428.tif 000021