(57)【要約】【課題】  部品点数を削減して高効率、低損失を実現し、信頼性を向上させた整流回路、及び該整流回路を備えた電源装置を提供する。【解決手段】  交流電源の両端のそれぞれに接続する２つの入力端と、負荷の両端のそれぞれに接続する２つの出力端との間を接続し、この接続間に素子を備えて形成するブリッジを有し商用電源以下の電圧で動作する電流回路に対し、前記素子の２つをダイオードで形成すると共に、前記素子の残り２つをそれぞれスイッチング素子で形成し、各スイッチング素子のゲート端子と入力端との間を、いずれもツェナーダイオードを介して接続した。【選択図】    図１
2005117850.tif 000002
【特許請求の範囲】
【請求項１】
交流電源の両端のそれぞれに接続する第１、第２入力端と、負荷の両端のそれぞれに接続する第１、第２出力端との間を接続し、前記第１入力端と第１出力端の間に第１素子を備え、前記第１出力端と第２入力端の間に第２素子を備え、前記第２入力端と第２出力端の間に第３素子を備え、前記第２出力端と第１入力端の間に第４素子を備えて形成するブリッジを有し商用電源以下の電圧で動作する電流回路であって、
前記第１素子及び第２素子をそれぞれダイオードで形成すると共に、
前記第３素子及び第４素子をそれぞれ第１スイッチング素子及び第２スイッチング素子で形成し、
前記第１スイッチング素子のゲート端子と前記第１入力端との間、及び、前記第２スイッチング素子のゲート端子と前記第２入力端との間を、いずれもツェナーダイオードを介して接続した
整流回路。
【請求項２】
前記第１スイッチング素子のゲート端子と前記第１入力端との間、及び、前記第２スイッチング素子のゲート端子と前記第２入力端との間に、前記ツェナーダイオードと並列の放電回路を備えた
請求項１記載の整流回路。
【請求項３】
前記ツェナーダイオードをノイズから保護する保護回路を、該ツェナーダイオードと電源の間に備えた
請求項１又は２記載の整流回路。
【請求項４】
請求項１から３のいずれか１つに記載の整流回路を備えた
電源装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、例えば交流を直流に整流するような整流回路、及び整流回路を備えた電源装置に関する。
【背景技術】
【０００２】
従来、交流電源の電圧波形を整流する場合、多くは効率の良い全波整流回路を使用している。一般的には、上記全波整流回路の中でも４個のダイオードを用いたブリッジ整流回路が使用されている。
【０００３】
しかし、近年では電気機器や遊技機など電源が搭載される機器の大電流化が進んでいる。このため、更なる高効率化、低損失化を図るため、ブリッジ整流回路のダイオードの一部をＭＯＳＦＥＴ等のスイッチング素子に置き換えた複合ブリッジ整流回路が提案されている（特許文献１参照）。
【０００４】
【特許文献１】特開２００２−３４５２５０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
しかし、上述した複合ブリッジ整流回路では、例えば図６に示すゼロクロス検出回路１０８に見られるように、スイッチング素子をＯＮ／ＯＦＦさせるための制御回路が必要となる。
【０００６】
この複合ブリッジ整流回路１０１は、電源部１１０、リアクトル１８１，１８２、ダイオード１４３，１４４，１４５，１４６とスイッチング素子１４１，１４２で構成する複合ブリッジ部１０４、コンデンサ１５１で構成する平滑部１０５、ゼロクロス検出回路１０８、及び制御回路１０９で構成されている。
【０００７】
このように構成された従来の複合ブリッジ整流回路は、スイッチング素子の制御用に部品点数が増加するため、損失が増加すると共に、故障率が上昇して信頼性が低下するといった問題が存在していた。
【０００８】
この発明は、上述の問題に鑑みて、部品点数を削減して高効率、低損失を実現し、信頼性を向上させた整流回路、及び整流回路を備えた電源装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
この発明は、交流電源の両端のそれぞれに接続する第１、第２入力端と、負荷の両端のそれぞれに接続する第１、第２出力端との間を接続し、前記第１入力端と第１出力端の間に第１素子を備え、前記第１出力端と第２入力端の間に第２素子を備え、前記第２入力端と第２出力端の間に第３素子を備え、前記第２出力端と第１入力端の間に第４素子を備えて形成するブリッジを有し商用電源以下の電圧で動作する電流回路であって、前記第１素子及び第２素子をそれぞれダイオードで形成すると共に、前記第３素子及び第４素子をそれぞれ第１スイッチング素子及び第２スイッチング素子で形成し、前記第１スイッチング素子のゲート端子と前記第１入力端との間、及び、前記第２スイッチング素子のゲート端子と前記第２入力端との間を、いずれもツェナーダイオードを介して接続した整流回路であることを特徴とする。
【００１０】
前記商用電源は、交流１００Ｖ等の電圧で発電所から各施設（工場や一般家庭を含む）に供給されている電源をいう。
【００１１】
前記スイッチング素子は、ＦＥＴの一種であるＮチャネルのＭＯＳＦＥＴやＰチャネルのＭＯＳＦＥＴといった電界効果トランジスタ等、スイッチングを実行可能な素子で構成することを含む。
【００１２】
前記構成により、スイッチング素子のスイッチング制御をツェナーダイオードで実行することができるため、低電圧大電流の動作環境で高効率と低損失を実現し、部品点数を削減して信頼性の向上を図ることができる。また、スイッチング素子のスイッチング制御を適切に実行することができる。
【００１３】
この発明の態様として、前記第１スイッチング素子のゲート端子と前記第１入力端との間、及び、前記第２スイッチング素子のゲート端子と前記第２入力端との間に、前記ツェナーダイオードと並列の放電回路を備えることができる。  
前記放電回路は、ダイオード等の放電を可能にする素子で構成することを含む。
【００１４】
前記構成により、スイッチング素子のゲートスレッシュド電圧が小さい場合に、スイッチング素子のゲート容量に蓄えられたエネルギーを放電回路で放電し、スイッチング素子のショートを防止することができる。
【００１５】
またこの発明の態様として、前記ツェナーダイオードをノイズから保護する保護回路を、該ツェナーダイオードと電源の間に備えることができる。  
前記保護回路は、コンデンサやコイル等の素子で構成することを含む。
【００１６】
これにより、スイッチング素子のゲートスレッシュド電圧又はツェナーダイオードの電圧が小さい場合に、ノイズにより発生する可能性が高い誤動作を防止することができる。
【００１７】
またこの発明は、前記整流回路を備えた電源装置とすることができる。  
これにより、高効率、低損失で信頼性の高い電源装置を低価格で提供することが可能となる。
【発明の効果】
【００１８】
この発明により、整流回路の部品点数を削減して高効率と低損失を実現し、さらに信頼性の向上を図ることができる。
【発明を実施するための最良の形態】
【００１９】
この発明の一実施形態を以下図面と共に説明する。  
この実施形態では、交流２４Ｖの低電圧でかつ１０Ａの大電流で駆動するパチンコ機の電源回路について説明する。
【００２０】
まず、図１に示す回路図と共に、パチンコ機に備える電源装置１の整流回路１ａの回路構成について説明する。
【００２１】
電源装置１は、整流回路１ａと電源部１０とで構成しており、該整流回路１ａは、駆動回路部２ａ，３ａ、複合ブリッジ部４、及び平滑部５で構成する複合ブリッジ整流回路であり、パチンコ機で構成する負荷６に電力を供給している。
【００２２】
なお、複合ブリッジ整流回路とは、ブリッジ部にダイオード及びダイオードと異なる素子（ＮチャネルＭＯＳＦＥＴ４１，４２）を組み合わせた整流回路をいう。また、ブリッジ部とは、電源部１０側に接続する２つの入力端ａ，ｂと、整流後の電流を供給する負荷６を接続する出力端ｃ，ｄとを、ラインＬ１，Ｌ２，Ｌ３，Ｌ４で互いに接続し、入力端ａ，ｂと出力端ｃ，ｄの間、すなわちラインＬ１，Ｌ２，Ｌ３，Ｌ４のそれぞれに素子（ＮチャネルＭＯＳＦＥＴ４１，４２、ダイオード４３，４４）を備えた回路をいう。
【００２３】
前記電源部１０は、商用電源である交流１００Ｖ電源１１の電圧をトランス１２で交流２４Ｖに落とし、該交流２４Ｖの電圧を整流回路１ａに供給する。
【００２４】
前記駆動回路部２ａは、抵抗２１とツェナーダイオード２２で構成し、複合ブリッジ部４とは別配線で、ＮチャネルＭＯＳＦＥＴ４１と電源部１０の一端側（例えば負方向側）とを接続する位置に備える。
【００２５】
ツェナーダイオード２２は、カソードを電源部１０側に接続し、アノードをＮチャネルＭＯＳＦＥＴ４１のゲート端子に抵抗２１を介して接続する。
【００２６】
前記駆動回路部３ａは、抵抗３１とツェナーダイオード３２で構成し、複合ブリッジ部４とは別配線でＮチャネルＭＯＳＦＥＴ４２と電源部１０の他端側（例えば正方向側）とを接続する位置に備える。
【００２７】
ツェナーダイオード３２は、カソードを電源部１０側に接続し、アノードをＮチャネルＭＯＳＦＥＴ４２のゲート端子に抵抗３１を介して接続する。
【００２８】
前記複合ブリッジ部４は、ＮチャネルＭＯＳＦＥＴ４１，４２、及びダイオード４３，４４で次のように構成する。
【００２９】
電源部１０の一端側に接続する入力端（電源側接続端）ａと、負荷６の一端側に接続する出力端（負荷側端）ｄとを接続した接続ラインＬ１上、すなわち入力端ａと出力端ｄとの間には、ＮチャネルＭＯＳＦＥＴ４１を備える。
【００３０】
前記出力端ｄと電源部１０の他端側に接続する入力端（電源側接続端）ｂとを接続した接続ラインＬ２上、すなわち出力端ｄと入力端ｂとの間には、ＮチャネルＭＯＳＦＥＴ４２を備える。
【００３１】
前記入力端ａと負荷６の他端側に接続する出力端（負荷側端）ｃとを接続した接続ラインＬ３上、すなわち入力端ａと出力端ｃとの間には、ダイオード４３を備える。
【００３２】
前記入力端ｂと前記出力端ｃとを接続した接続ラインＬ４上、すなわち入力端ｂと出力端ｃとの間には、ダイオード４４を備える。
【００３３】
このように、上記ダイオード４３，４４はブリッジの前段側に、上記ＮチャネルＭＯＳＦＥＴ４１，４２はブリッジの後段側にそれぞれ備えることで、正方向の電流はダイオード４３に流れて次にＮチャネルＭＯＳＦＥＴ４２を流れ、負方向の電流はダイオード４４に流れて次にＮチャネルＭＯＳＦＥＴ４１に流れるように構成している。
【００３４】
ここで、前記ツェナーダイオード２２，３２は、複合ブリッジ部４への入力交流電圧をＶｉｎ、ツェナーダイオード２２，３２の電圧をいずれもＶｚ、ＮチャネルＭＯＳＦＥＴ４１，４２のゲート耐圧をいずれもＶｇｓとすると、ＶｉｎからＶｚを減算した値がＶｇｓより小さくなるもの、すなわち、
Ｖｉｎ−Ｖｚ≦Ｖｇｓ
となるものを使用する。
【００３５】
また、前記ＮチャネルＭＯＳＦＥＴ４１とツェナーダイオード２２、ＮチャネルＭＯＳＦＥＴ４２とツェナーダイオード３２の関係は、ＮチャネルＭＯＳＦＥＴ４１，４２のゲートスレッシュド電圧をＶｔｈ１，Ｖｔｈ２、ツェナーダイオード３２，２２の順方向電圧をＶｚｆ１，Ｖｚｆ２とすると、Ｖｔｈ１がＶｚｆ１以上で、かつ、Ｖｔｈ２がＶｚｆ２以上、すなわち、
Ｖｔｈ１≧Ｖｚｆ１，
Ｖｔｈ２≧Ｖｚｆ２
となるように構成する。
【００３６】
前記平滑部５は、コンデンサ５１で構成する。  
前記負荷６は、前述したようにパチンコ機で構成する。該パチンコ機は、各装置に電力を供給する前記電源装置に加えて、パチンコ玉等の媒体の投入を受け付ける受容れ口（媒体処理装置）、パチンコ玉の射出強度を調整許容するハンドル（入力装置）、Ｖチャッカ等の入賞口に入ったパチンコ玉を検出するセンサ（入賞検出装置）、Ｖチャッカへの入賞でスロット回転表示する液晶ディスプレイ（表示装置）、遊技に基づいてパチンコ玉等の媒体を払い出す媒体払出装置、及びこれらを制御して遊技処理を実行する制御装置を備えて構成することは周知のとおりである。
【００３７】
次に、図２に示すツェナーダイオード２２，３２のスレッシュド電圧８４とゲート駆動信号の関係を説明する説明図、及び図３に示す整流回路１ａの動作説明図と共に、整流回路１ａの動作について説明する。
【００３８】
電源部１０からは、図２の（Ａ）の波形説明図に示すように、交流電圧８１が供給される。該交流電圧８１は、ツェナーダイオード２２，３２のスレッシュド電圧８４（Ｖｚ）、及びＮチャネルＭＯＳＦＥＴ４１，４２のゲート耐圧８３（Ｖｇｓ）よりもピーク時の電圧が高くなっている。
【００３９】
電源の供給開始により、駆動回路部２ａへの入力電圧がゼロクロス点９０から正方向に高まっていくと、交流電圧８１の正方向成分８１ａが開始から微小の所定時間経過後の通電ポイント９１でスレッシュド電圧８４を超える。該入力電圧が通電ポイント９１に達したときから、ツェナーダイオード２２の通電停止ポイント９２でスレッシュド電圧８４を下回るまでの間、駆動回路部２ａは（Ｂ）に示すようにゲート駆動信号８１ａ’を出力する。
【００４０】
このときのゲート駆動信号８１ａ’のピーク電圧は、（Ｂ）に示すようにゲート耐圧８３を下回っているため、ＮチャネルＭＯＳＦＥＴ４１に過剰な電圧がかかって故障することを回避して過電圧対策を実現することができる。なお、（Ｂ）に示す一点斜線はＮチャネルＭＯＳＦＥＴ４１のゲートスレッシュド電圧８５（前述のＶｔｈ１）を示す。
【００４１】
またこのとき流れる電流は、図３の（Ｄ）の回路説明図に矢印で示すように、電源部１０からの電流が入力端ａからダイオード４３を通過して出力端ｃから出力し、コンデンサ５１で平滑されてＮチャネルＭＯＳＦＥＴ４２を通過し、電源部１０に戻る。
【００４２】
図２の（Ａ）で通電停止ポイント９２を超えると、ゼロクロス点９０を超えて電圧が負方向に増加し、交流電圧８１の負方向成分８１ｂが通電ポイント９３で再度スレッシュド電圧８４を超える。該入力電圧が通電ポイント９３に達したときから、ツェナーダイオード３２の通電停止ポイント９４でスレッシュド電圧８４以内に収まるまでの間、駆動回路部３ａは（Ｃ）に示すようにゲート駆動信号８１ｂ’を出力する。
【００４３】
このときのゲート駆動信号８１ｂ’のピーク電圧は、（Ｃ）に示すようにゲート耐圧８３を下回っているため、ＮチャネルＭＯＳＦＥＴ４２に過剰な電圧がかかって故障することを回避して過電圧対策を実現することができる。なお、（Ｃ）に示す一点斜線はＮチャネルＭＯＳＦＥＴ４２のゲートスレッシュド電圧８５（前述のＶｔｈ２）を示す。
【００４４】
またこのとき流れる電流は、図３の（Ｅ）の回路説明図に矢印で示すように、入力端ｂからダイオード４４を通過して出力端ｃから出力し、コンデンサ５１で平滑されてＮチャネルＭＯＳＦＥＴ４１を流れ、電源部１０に戻る。
【００４５】
以上の構成及び動作により、ツェナーダイオード２２，３２のスレッシュド電圧を利用してＮチャネルＭＯＳＦＥＴ４１，４２のスイッチング制御を行うことができ、高効率かつ低損失の整流回路１を提供することができる。
【００４６】
該整流回路１ａは電圧２４Ｖ、電流１０Ａという低電圧大電流で駆動させる必要があり、損失を極力排除する必要があるところ、ダイオードに替えてＮチャネルＭＯＳＦＥＴ４１，４２を使用することで損失を低減し、高効率で整流を行なうことができる。
【００４７】
また、ＮチャネルＭＯＳＦＥＴ４１，４２の同時ＯＦＦの期間ができ、ＮチャネルＭＯＳＦＥＴ４１，４２の同時ＯＮを防ぐことができる。従って、別回路でゼロクロス検出を行なわなくとも同等の効果を得ることができる。
【００４８】
次に、第２の実施形態について、図４に示す回路図と共に説明する。  
この実施形態では、図１と共に説明した第１の実施形態に対して、抵抗２１とツェナーダイオード２２に対してダイオード２３と抵抗２４を並列接続し、駆動回路部２ｃを構成する。また、抵抗３１とツェナーダイオード３２に対してダイオード３３と抵抗３４を並列接続して、駆動回路部３ｃを構成する。
【００４９】
ここで、ＮチャネルＭＯＳＦＥＴ４１，４２のゲートスレッシュド電圧Ｖｔｈ１，Ｖｔｈ２と、ダイオード２３，３３の順方向電圧Ｖｄｆ１，Ｖｄｆ２の関係は、Ｖｔｈ１がＶｄｆ１以上で、かつ、Ｖｔｈ２がＶｄｆ２以上、すなわち、
Ｖｔｈ１≧Ｖｄｆ１，
Ｖｔｈ２≧Ｖｄｆ２
となるように構成する。
【００５０】
また、前記ダイオード２３（３３）と抵抗２４（３４）とでゲート容量に蓄えられたエネルギーを放電する放電回路を構成する。
【００５１】
他の構成要素については、第１の実施形態と同一であるので、同一要素に同一符号を付して、その詳細な説明を省略する。
【００５２】
以上の構成により、所定条件下における整流回路のショートを防止することが出来る。
【００５３】
すなわち、第１の実施形態でＮチャネルＭＯＳＦＥＴ４１のゲートスレッシュド電圧Ｖｔｈ１、ＮチャネルＭＯＳＦＥＴ４２のゲートスレッシュド電圧Ｖｔｈ２、ツェナーダイオード２２の順方向電圧Ｖｚｆ１、及び、ツェナーダイオード３２の順方向電圧Ｖｚｆ２の関係が、Ｖｔｈ１がＶｚｆ１以上で、かつ、Ｖｔｈ２がＶｚｆ２以上の条件、すなわち
Ｖｔｈ１≧Ｖｚｆ１，
Ｖｔｈ２≧Ｖｚｆ２
の条件を満足できない場合、ＮチャネルＭＯＳＦＥＴ４１又は４２のどちらかのゲート容量に蓄えられたエネルギーが放電できないこととなる。
【００５４】
そのため、ＮチャネルＭＯＳＦＥＴ４１又は４２のどちらが連続でＯＮ状態となりショートする。
【００５５】
ここで第２の実施形態では、ダイオード２３（３３）と抵抗２４（３４）で構成する放電回路を駆動回路部２ａ，３ａ内に並列接続して備えているため、放電を行ってショートを回避することができる。
【００５６】
詳述すると、一般にツェナーダイオードの順方向電圧Ｖｚｆとダイオード（一般の整流ダイオード）の順方向電圧Ｖｄｆの関係は、ＶｚｆがＶｄｆ以上、すなわち、
Ｖｚｆ≧Ｖｄｆ
となる。これは、第２の実施形態におけるツェナーダイオード２２とダイオード２３、ツェナーダイオード３２とダイオード３３の順方向電圧の関係でも同じである。
【００５７】
このため、ツェナーダイオード２２，３２が放電できない場合であっても、ダイオード２３，３３が代わりに放電し、ショートを回避することができる。
【００５８】
次に、第３の実施形態について、図５の回路図と共に説明する。この実施形態では、電源部１０の近傍にノイズ除去回路７を備え、駆動回路部２ａ，３ａ、複合ブリッジ部４、平滑部５にノイズが流れないようにノイズを除去している。
【００５９】
上記ノイズ除去回路７は、コンデンサやコイル等の素子で構成する。  
他の構成要素については、第１の実施形態と同一であるので、同一要素に同一符号を付してその詳細な説明を省略する。
【００６０】
以上の構成により、ＮチャネルＭＯＳＦＥＴ４１，４２の誤動作を回避して安定動作を確保することができる。
【００６１】
すなわち、ＮチャネルＭＯＳＦＥＴ４１のゲートスレッシュド電圧Ｖｔｈ１、ＮチャネルＭＯＳＦＥＴ４２のゲートスレッシュド電圧Ｖｔｈ２、ツェナーダイオード２２の順方向電圧Ｖｚｆ１、及び、ツェナーダイオード３２の順方向電圧Ｖｚｆ２の関係が、Ｖｔｈ１がＶｚｆ１以上で、かつ、Ｖｔｈ２がＶｚｆ２以上の条件、すなわち、
Ｖｔｈ１≧Ｖｚｆ１，
Ｖｔｈ２≧Ｖｚｆ２
の条件を満足していても、Ｖｔｈ１とＶｔｈ２、又はＶｚｆ１とＶｚｆ２が非常に小さい場合には、入力からのノイズによりＮチャネルＭＯＳＦＥＴ４１，４２が誤動作を起こす可能性が高くなる。
【００６２】
この誤動作を、ノイズ除去回路７を設けることで回避することができ、前記電圧差が小さい場合でも安定した動作を行うことが出来る。
【００６３】
なお、誤動作の原因はツェナーダイオード２２，３２で発生するため、前記ノイズ除去回路７は、駆動回路部２ａ及び３ａにそれぞれ並列に接続して２つ設ける構成としてもよい。
【００６４】
このようにツェナーダイオード２２，３２の前段にノイズ除去回路７を設けることで、ＮチャネルＭＯＳＦＥＴ４１，４２の安定動作を確保することができる。
【００６５】
また、前記ノイズ除去回路７は、前述した第２の実施形態に組み込んで設けても良い。これにより、他の回路構成でもノイズを除去して安定稼動を確保することができる。
【００６６】
以上に説明した第１〜第３の実施形態において、ツェナーダイオード２２，３２は、種類を変更することや複数を直列接続することによってＮチャネルＭＯＳＦＥＴ４１，４２のスイッチング制御に適したものを使用すると良い。
【００６７】
また、ＮチャネルＭＯＳＦＥＴ４１，４２を使用することが価格面と特性面で望ましいが、これに替えてＰチャネルＭＯＳＦＥＴを使用することも可能である。
【００６８】
この発明の構成と、上述の実施形態との対応において、
この発明のブリッジは、実施形態の複合ブリッジ部４に対応し、
以下同様に、
保護回路は、ノイズ除去回路７に対応し、
放電回路は、ダイオード２３と抵抗２４で構成する放電回路、及びダイオード３３と抵抗３４で構成する放電回路に対応し、
第１素子は、ダイオード４３に対応し、
第２素子は、ダイオード４４に対応し、
第３素子及び第１スイッチング素子は、ＮチャネルＭＯＳＦＥＴ４２に対応し、
第４素子及び第２スイッチング素子は、ＮチャネルＭＯＳＦＥＴ４１に対応し、
第１入力端は、入力端ａに対応し、
第２入力端は、入力端ｂに対応し、
第１出力端は、入力端ｃに対応し、
第２入力端は、入力端ｄに対応するも、
この発明は、上述の実施形態の構成のみに限定されるものではなく、多くの実施の形態を得ることができる。
【図面の簡単な説明】
【００６９】
【図１】第１実施形態の電源回路の回路図。
【図２】スレッシュド電圧とゲート駆動信号の関係を説明する説明図。
【図３】電源回路の動作説明図。
【図４】第２実施形態の電源回路の回路図。
【図５】第３実施形態の電源回路の回路図。
【図６】従来の電源回路の回路図。
【符号の説明】
【００７０】
１…電源装置
１ａ…整流回路
４…複合ブリッジ部
７…ノイズ除去回路
２２，３２…ツェナーダイオード
２３，３３…ダイオード
２４，３４…抵抗
４１，４２…ＮチャネルＭＯＳＦＥＴ
４３，４４…ダイオード
８４…スレッシュド電圧
ａ，ｂ…入力端
ｃ，ｄ…出力端
【図１】
2005117850.tif 000003
【図２】
2005117850.tif 000004
【図３】
2005117850.tif 000005
【図４】
2005117850.tif 000006
【図５】
2005117850.tif 000007
【図６】
2005117850.tif 000008