(57)【要約】【課題】  透明導電性薄膜や下層膜の形状不良を防止して、表示欠陥を抑制できる表示装置を提供すること。【解決手段】  本発明にかかる表示装置は、表示部を備える基板を有する表示装置であって、基板の上に設けられた下層膜１と、下層膜１の上に設けられて下層膜１と電気的に接続される透明導電性薄膜９と、表示部以外の領域３５の透明導電性薄膜９上に設けられて、透明導電性薄膜９及び下層膜１の形状不良を防止する保護膜１０ｂ、１１ｂとを備えるものである。【選択図】  図３
2005301162.tif 000002
【特許請求の範囲】
【請求項１】
表示部を備える基板を有する表示装置であって、
該基板の上に設けられた下層膜と、
該下層膜の上に設けられて該下層膜と電気的に接続される透明導電性薄膜と、
該表示部以外の領域の該透明導電性薄膜上に設けられて、該透明導電性薄膜及び該下層膜の形状不良を防止する保護膜とを備えた表示装置。
【請求項２】
請求項１の表示装置において、
上記保護膜は、金属膜であることを特徴とする表示装置。
【請求項３】
請求項１又は２の表示装置において、
上記下層膜より下層に有機層が形成されていることを特徴とする表示装置。
【請求項４】
請求項１，２、又は３の表示装置において、
上記保護膜が上記透明導電性薄膜の上に形成された反射電極と同じ層で形成されていることを特徴とする表示装置。
【請求項５】
表示部を備える基板を有する表示装置の製造方法であって、
該基板上に下層膜を形成するステップと、
該下層膜の上に該下層膜と電気的に接続する透明導電性薄膜を形成するステップと、
該表示部以外の領域の該透明導電性薄膜上に該透明導電性薄膜及び該下層膜の形状不良を防止する保護膜を形成するステップとを備えた表示装置の製造方法。
【請求項６】
請求項５の表示装置の製造方法において、
上記保護膜は、金属膜であることを特徴とする表示装置の製造方法。
【請求項７】
請求項５、又は６の表示装置の製造方法において、
上記下層膜より下層に有機層が形成されていることを特徴とする表示装置の製造方法。
【請求項８】
請求項７の表示装置の製造方法において、
上記保護膜が上記透明導電性薄膜の上に形成された反射電極と同じ層で形成されていることを特徴とする表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置、ＥＬ表示装置、プラズマディスプレイ装置等の表示装置及びその製造方法に関する。
【背景技術】
【０００２】
上記表示装置として半透過型（特許文献１）の液晶表示装置を例にとり説明する。
図４は、従来の半透過型の液晶表示装置に用いられるＴＦＴ基板の製造工程の一例を示す断面図である。１は第１の金属薄膜、２は第１の絶縁膜、３は半導体能動膜、４はオーミックコンタクト膜、５はソース電極、６はドレイン電極、７は第２の絶縁膜、８は有機膜、９は透明導電性薄膜である。１０、１１は第３の金属薄膜で金属薄膜１０は金属薄膜１１の下層に設置される。１２はコンタクトホールである。
【０００３】
図４に基づいて、ＴＦＴ基板の製造工程について説明する。まず、スパッタリング等でガラス基板上に第１の金属薄膜１を形成する。続いて第１のフォトリソグラフィー工程によって、ゲート配線、ゲート電極及びゲート端子を形成する。第１の金属薄膜にはクロム、モリブデン、タンタル、チタン、アルミニウム、銅やこれらに他の物質を微量に添加した合金あるいはこれらの積層膜が用いられる。この工程により図４（ａ）に示すように第１の金属薄膜１のパターンが基板上に形成される。
【０００４】
つぎに、プラズマＣＶＤにより第１の絶縁膜２、半導体能動膜３、オーミックコンタクト膜４を連続で成膜する。第１の絶縁膜２は、ＳｉＮｘやＳｉＯｙ等からなり、ゲート絶縁膜として用いられる。半導体能動膜３としては、アモルファスシリコン（ａ−Ｓｉ）膜、ポリシリコン（ｐ−Ｓｉ）膜が用いられる。オーミックコンタクト膜４としては、ａ−Ｓｉあるいはｐ−Ｓｉにリン（Ｐ）等を微量にドーピングしたｎ−ａ−Ｓｉ膜、ｎ−ｐ−Ｓｉ膜が用いられる。次に第２のフォトリソグラフィープロセスで半導体能動膜３およびオーミックコンタクト膜４を少なくともＴＦＴ部が形成される部分にパターニングする。これにより、図４（ｂ）に示す構造が形成される。
【０００５】
続いて、スパッタリングなどの方法で第２の金属薄膜を成膜する。第２の金属薄膜としては、たとえばクロム、モリブデン、タンタル、チタン、アルミニウム、銅、あるいはこれらに他の物質を微量に添加した、又はこれらの積層膜が用いられる。次に第３のフォトリソグラフィープロセスで第２の金属薄膜がソース電極５及びドレイン電極６を形成する。その後、オーミックコンタクト膜４のエッチングを行う。このプロセスによりＴＦＴ部のオーミックコンタクト膜４の中央部が除去され、半導体能動膜３が露出することになる。以上の工程により、図４（ｃ）に示す構造が基板上に形成される。
【０００６】
さらに第２の絶縁膜７及び有機膜８を形成した後、第４のフォトリソグラフィープロセスでパターニングする。このプロセスでは、後の工程で形成されるコンタクトホール１２が形成される。この工程により、図４（ｄ）に示す構造が基板上に形成される。
【０００７】
さらに透明導電性薄膜９を形成し、第５のフォトリソグラフィープロセスでパターニングする。透明導電性薄膜９はＩＴＯ等の透明導電膜により構成される。これにより、図４（ｅ）に示す構成となる。その後、第３の金属薄膜１０、１１を形成し、第６のフォトリソグラフィープロセスでパターニングする。これにより図４（ｆ）に示す構成となる。透明導電性薄膜９と第３の金属薄膜１０、１１は、液晶を駆動するための画素電極としての役割を担う。透明導電性薄膜９が露出している部分は、バックライトからの光を透過する透過部であり、第３の金属薄膜１０、１１が設けられている部分は、外光の光を反射する反射部となる。
【０００８】
上述のように形成されたＴＦＴアレイ基板は対向電極を備えたＣＦ基板と貼り合わされ、その間に液晶が注入される。そして、面状光源装置の発光面側に載置される。このようにして、半透過型の液晶表示装置が製造されるのである。
【０００９】
なお、後述する課題を解決するための手段で限定する透明導電性薄膜上に金属膜を積層する技術と類似する技術が開示されている（特許文献２）。これについては、後述する。
【特許文献１】特開２００２−２４８２３２号公報
【特許文献２】特開２０００−８９２４７号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
ところが、上記のような半透過型液晶表示装置においては表示欠陥が生じる恐れがある。液晶表示装置の大型化、高精細化の要望が益々高まる中、この表示欠陥を抑制することは極めて重要な課題である。
【００１１】
上記表示欠陥が発生する主な理由は、以下のとおりである。
基板上に積層された上記有機層８の表面は、実際には平坦ではなく凹凸のある形状となってしまうのが実状である。このため、有機層８の上に積層される透明導電性薄膜９も、実際には平坦に積層することはできず、凹凸のある形状やピンホールが出現してしまうのが実状である。
第３の金属薄膜１０，１１は、この凹凸やピンホールのある透明導電性薄膜９上に積層されることになる。そして、この第３の金属薄膜１０、１１のエッチングプロセス時にエッチャントが、上記透明導電性薄膜９のピンホールや膜厚が薄い部分に染み込んでしまうのである。そして、透明導電性薄膜９自身や、この透明導電性薄膜９の下層にある第１の金属膜や第２の金属膜がエッチングされてしまい、これらの膜の形状不良が発生してしまう。その結果、断線等に起因する表示欠陥が現れる。
【００１２】
なお、有機層８上に積層された透明導電性薄膜９を例にとり説明したが、積層膜の平坦性の問題は有機層８に限定される問題ではない。すなわち、平坦性のない積層膜上に形成される透明導電性薄膜について共通の問題が生じ得る。また、半透過型液晶表示装置を例にとって説明したが、これに限定されるものではなく、表示装置全般においても同様の問題が生じ得る。
【００１３】
本発明は上記問題点に鑑みてなされたものであり、透明導電性薄膜及びその下層膜の形状不良を防止して、表示欠陥を抑制できる表示装置、及び表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る第１の態様の表示装置は、表示部を備える基板を有する表示装置であって、該基板の上に設けられた下層膜（例えば、本実施形態に係る第１の金属薄膜１）と、該下層膜の上に設けられて該下層膜と電気的に接続される透明導電性薄膜（例えば、本実施形態に係る透明導電性薄膜９）と、該表示部以外の領域（例えば、本実施形態に係る額縁領域３５）の該透明導電性薄膜上に設けられて、該透明導電性薄膜及び該下層膜の形状不良を防止する保護膜（例えば、本実施形態に係る保護膜１０ｂ、１１ｂ）とを備えているものである。
【００１５】
上記表示装置によれば、表示部以外の領域では保護膜が透明導電性薄膜上に積層され、透明導電性薄膜がキャッピングされている。これにより、透明導電性薄膜上の上層に電極パターンなどを形成する工程であるエッチング時に、エッチャントが透明導電性薄膜や下層膜に及ぶことがない。従って、透明導電性薄膜や下層膜の形状不良を防止でき、表示欠陥を抑制することが出来る。
【００１６】
本発明の第２の態様における表示装置は、第１の態様の表示装置において、上記保護膜は、金属膜（例えば、本実施形態に係る保護膜１０ｂ、１１ｂ）であることを特徴とするものである。
【００１７】
本発明の第２の態様の表示装置は、表示部において透明導電性薄膜上に金属膜を積層したい場合に特に好適である。表示部以外の領域に用いられる保護膜を、表示部に用いられる金属膜と併用できるからである。たとえば、透明導電性薄膜上に反射電極が形成される、反射型液晶表示装置、半透過型液晶表示装置などにおいて好適である。
なお、上記特許文献２においては、透明導電性薄膜たるＩＴＯ上にアルミニウム薄膜あるいはモリブテン薄膜を形成する技術が開示されている。
しかしながら、特許文献２の発明は、表面の平坦性が担保された基板上に直接ＩＴＯ膜を積層するものである。したがって、ＩＴＯ膜が凹凸のある形状となったり、ピンホールが出現するといった問題は生じ得ない。よって、本件発明の課題は生じ得ないし、いわんやその示唆もない。
【００１８】
本発明の第３の態様の表示装置は、第１又は第２の態様の表示装置において、上記下層膜より下層に有機層（例えば、本実施形態に係る有機層８）が形成されていることを特徴とするものである。
【００１９】
前述したように有機層の表面は凹凸形状であるのが実状である。下層膜の下に凹凸形状の有機層が積層され、下層膜及び透明導電性薄膜の表面も凹凸形状となり、さらにはピンホールが形成されている場合であっても、保護膜により透明導電性薄膜を覆うことにより以下の効果が得られる。すなわち、透明導電性薄膜上に積層膜を形成する工程においても、エッチャント等がピンホール等に浸み込むことがなく透明導電性薄膜や下層膜の形状不良を防止できる。
【００２０】
本発明の第４の態様の表示装置は、第１，第２、又は第３の態様の表示装置において、上記保護膜が上記透明導電性薄膜の上に形成された反射電極（例えば、本実施形態における反射電極１０ａ、１１ａ）と同じ層で形成されていることを特徴とする。
【００２１】
本発明の第４の態様の表示装置によれば、保護膜を反射電極のパターンと同じ層で形成しているので、製造プロセスが簡易である。
【００２２】
本発明の第１の態様の表示装置の製造方法は、表示部を備える基板を有する表示装置の製造方法であって、該基板上に配線を形成するステップと、該配線の上に該配線と接続する透明導電性薄膜を形成するステップと、該表示部以外の領域の該透明導電性薄膜上に該透明導電性薄膜及び該下層膜の形状不良を防止する保護膜を形成するステップとを備えている。
【００２３】
上記表示装置の製造方法によれば、表示部以外の領域では透明導電性薄膜上に保護膜が積層され、透明導電性薄膜がキャッピングされる。これにより、透明導電性薄膜上の上層に電極パターンなどを形成する工程において、エッチャントが透明導電性薄膜や下層膜に及ぶことがない。従って、透明導電性薄膜や下層膜の形状不良を防止でき、表示装置の表示欠陥を抑制することが出来る。
【００２４】
本発明の第２の態様の表示装置の製造方法は、第１の態様の表示装置の製造方法において、上記保護膜は、金属膜（例えば、本実施形態にかかる保護膜１０ｂ、１１ｂ）であることを特徴とするものである。
【００２５】
本発明の第２の態様の表示装置の製造方法は、表示部において透明導電性薄膜上に金属膜を積層したい場合に特に好適である。表示部以外の領域に用いられる保護膜を、表示部に用いられる金属膜と同一のプロセスで形成することができるからである。たとえば、透明導電性薄膜上に反射電極を形成する、反射型液晶表示装置、半透過型液晶表示装置などにおいて好適である。
【００２６】
本発明の第３の態様の表示装置の製造方法は、第１又は第２の態様の表示装置の製造方法において、上記下層膜より下に有機層（例えば、本実施形態に係る有機層８）が形成されていることを特徴とするものである。
【００２７】
前述したように有機層の表面は凹凸形状であるのが実状である。下層膜の下に凹凸形状の有機層が積層され、下層膜及び透明導電性薄膜の表面も凹凸形状となり、さらにはピンホールが形成されている場合であっても、保護膜により透明導電性薄膜を覆うことにより以下の効果が得られる。すなわち、透明導電性薄膜上に積層膜を形成する工程においても、透明導電性薄膜等のピンホール等にエッチャント等が浸み込むことがなく透明導電性薄膜や下層膜の形状不良を防止できる。
【００２８】
本発明の第４の態様の表示装置の製造方法は、第１，第２、又は第３の態様の表示装置の製造方法において、上記保護膜が上記透明導電性薄膜の上に形成された反射電極と同じ層で形成されていることを特徴とするものである。
【００２９】
本発明の第４の態様の表示装置の製造方法によれば、保護膜と反射電極のパターンを同じプロセスにより形成するので、製造プロセスが簡易である。
【発明の効果】
【００３０】
本発明によれば、透明導電性薄膜の剥離、及び透明導電性薄膜の下層膜の欠陥を防止して、表示欠陥を抑制できるという優れた効果がある。
【発明を実施するための最良の形態】
【００３１】
発明の実施形態１．
以下、本発明を半透過型液晶表示装置に適用した一例について説明する。
【００３２】
図１は、ＣＯＧ（Ｃｈｉｐ  Ｏｎ  Ｇｌａｓｓ）方式の液晶表示装置における液晶表示パネルの構成を示す上面図である。同図に示す様に液晶表示パネル３３は、マトリックス状に配置された複数の画素から構成される表示領域３４と、その外側に構成される額縁領域３５とを有している。この液晶表示パネル３３は、アレイ回路が形成されたアレイ基板とその対向基板とを有しており、この２枚の基板に液晶が挟持されている。そして、アレイ基板上の各画素には、表示信号の入出力を制御するスイッチング素子たるＴＦＴが備えられている。
【００３３】
アレイ基板上の表示領域３４内には、複数のソース配線とゲート配線がマトリックス状に配設されている。ソース配線とゲート配線とはお互いにほぼ直角に重なるように配設され、交差点近傍にＴＦＴが配置される。
【００３４】
液晶表示パネルの額縁領域３５には複数の矩形状のソースドライバＩＣ１０１が基板の一辺に沿って一列に設けられている。ソースドライバＩＣ１０１が設けられている辺と直交する辺の基板端部には複数のゲートドライバＩＣ１１１が同様に一列に設けられている。ソースドライバＩＣ１０１が設けられている列とゲートドライバＩＣ１１１が設けられている列は垂直になっている。このソースドライバＩＣ１０１が設けられている基板の１辺を基板の端縁とする。この液晶表示パネル３３の裏面側には光源、導光板及び光学シート等を備える面状光源装置が配置される。
【００３５】
ソースドライバＩＣ１０１及びゲートドライバＩＣ１１１は異方性導電膜ＡＣＦを介してガラス基板上に取り付けられている。
各ドライバＩＣの下面にはガラス基板上に形成された配線の端子と接続するために入力用バンプが形成されている。この入力用バンプと配線の端子が異方性導電膜を介して電気的に接続されている。制御回路部３６からＦＰＣ及びガラス基板上の配線を介してゲートドライバＩＣ１１１及びソースドライバＩＣ１０１に画像データ信号、クロック信号やＩＣ駆動用の電源等が供給される。そして、各ドライバＩＣからの信号がゲート配線及びソース配線に供給されスイッチング素子が駆動し、画素電極に電圧が印加されることになる。その結果、液晶層が駆動して、表示領域３４において画像が表示されるのである。
【００３６】
図２は、本実施形態にかかる半透過型液晶表示装置のＴＦＴアレイ基板の製造プロセスフローを示す説明図である。この製造プロセスでは、７回のフォトリソグラフィー工程により半透過型ａ−ＳｉのＴＦＴアレイを製造している。１は第１の金属薄膜、２は第１の絶縁膜、３は半導体能動膜、４はオーミックコンタクト膜、５はソース電極、６はドレイン電極、７は第２の絶縁膜、８は有機膜、９は透明導電性薄膜、１０、１１は第３の金属薄膜、１２はコンタクトホール、１３は下地金属薄膜である。図１に示したパターン形状は左から順にゲート端子部、ソース端子部、ソース配線とゲート配線の交差部、ＴＦＴ部、表示領域の反射部、表示領域の透過部を示している。ソース端子部、ゲート端子部には、それぞれドライバＩＣが接続されることになる。反射部には各画素における反射電極が設けられ、透過部には各画素における透過電極が設けられている。この反射電極と透過電極が各画素の画素電極を構成している。
【００３７】
まず、絶縁性基板としてガラス基板を洗浄して表面を清浄化する。絶縁性基板には、ガラス基板等の透明な絶縁性基板を用いる。また、絶縁性基板の厚さは任意でよいが、液晶表示装置の厚さを薄くするために１．１ｍｍ厚以下のものが好ましい。絶縁性基板が薄すぎる場合には各種の成膜やプロセスの熱履歴によって基板の歪みが生じるためにパターニング精度が低下するなどの不具合を生じるので、絶縁性基板の厚さは使用するプロセスを考慮して選択する必要がある。また、絶縁性基板がガラスなどの脆性破壊材料からなる場合、基板の端面は面取りを実施しておくことが、端面からのチッピングによる異物の混入を防止する上で好ましい。また、絶縁性基板の一部に切り欠きを設けて基板の向きが特定できるようにすることが、各プロセスでの基板処理の方向が特定できることでプロセス管理がしやすくなることより好ましい。
【００３８】
つぎに、スパッタリングなどの方法で第１の金属薄膜１を成膜する。第１の金属薄膜１としては、たとえばクロム、モリブデン、タンタル、チタン、アルミニウム、銅やこれらに他の物質を微量に添加した合金などのいずれかからなる１００ｎｍ から５００ｎｍ程度の膜厚の薄膜を用いることができる。好適な実施例では、２００ｎｍの膜厚のクロムが用いられる。第１の金属薄膜１上には、後述の工程でドライエッチングによりコンタクトホールが形成され、その上から透明導電性薄膜が形成されるので、表面酸化が生じにくい金属薄膜や酸化されても導電性を有する金属薄膜を第１の金属薄膜１に用いることが好ましく、少なくとも表面がクロム、チタン、タンタル、モリブデンなどのうちのいずれかであることが好ましい。また、第１の金属薄膜１として、異種の金属薄膜を積層した金属薄膜や膜厚方向に組成の異なる金属薄膜を用いることもできる。また、第１の金属薄膜１としてアルミニウムを含む材料を用いた場合は、少なくとも表面が１０〜１０００μΩ程度の比抵抗を有する窒化アルミニウムであることが好ましい。
【００３９】
つぎに、第１のフォトリソグラフィープロセス（写真工程）で第１の金属薄膜１をパターニングし、ゲート電極およびゲート配線、補助容量電極および補助容量配線、ゲート端子等を形成する。これにより、図２（ａ）で示される構造が形成される。フォトリソグラフィープロセスはＴＦＴアレイ基板を洗浄後、感光性レジストを塗布・乾燥したのちに、所定のパターンが形成されたマスクパターンを通して露光し、現像することで写真製版的にＴＦＴアレイ基板上にマスクパターンを転写したレジストを形成し、感光性レジストを加熱硬化させたのちにエッチングを行い、感光性レジストを剥離することで行われる。感光性レジストとＴＦＴアレイ基板との濡れ性が不良で、感光性レジストのはじきが生じる場合には、塗布前にＵＶ洗浄を実施したり、濡れ性改善のためにＨＭＤＳ（ヘキサメチルジシラザン）を蒸気塗布するなどの処理を行う。
【００４０】
また、感光性レジストとＴＦＴアレイ基板との密着性が不良で、剥がれが生じる場合には加熱硬化温度を高くしたり、時間を長くしたりするなどの処理を適宜行うことができる。第１の金属薄膜１のエッチングは、公知のエッチャント（たとえば、第１の金属薄膜１がクロムからなる場合には、第二硝酸セリウムアンモンおよび硝酸が混合されてなる水溶液）を用いてウェットエッチングでエッチング可能である。また、第１の金属薄膜１のエッチングはパターンエッジがテーパ形状となるようにエッチングすることが、他の配線との段差での短絡を防止する上で好ましい。ここで、テーパ形状とは断面が台形状になるようにパターンエッジがエッチングされることをいう。また、この工程でゲート電極およびゲート配線、補助容量電極および補助容量配線を形成することを示したが、その他にＴＦＴアレイ基板を製造する上で必要な各種のマーク類や配線が形成される。
【００４１】
つぎに、プラズマＣＶＤにより第１の絶縁膜２、半導体能動膜３、オーミックコンタクト膜４を連続で成膜する。ゲート絶縁膜となる第１の絶縁膜２としてはＳｉＮｘ膜、ＳｉＯｙ膜、ＳｉＯｚＮｗ膜やこれらの積層膜が用いられる（なお、ｘ、ｙ、ｚ、ｗはそれぞれ正数である）。第１の絶縁膜２の膜厚は３００ｎｍから６００ｎｍ程度とする。膜厚が薄い場合にはゲート配線とソース配線の交差部で短絡を生じやすく、第１の金属薄膜１の厚さ程度以上とすることが好ましい。膜厚が厚い場合にはＴＦＴのＯＮ電流が小さくなり、表示特性が低下することからなるべく薄くすることが好ましい。好ましい実施例では、３００ｎｍのＳｉＮ膜を成膜した後、１００ｎｍのＳｉＮ膜を成膜することにより、第１の絶縁膜２を形成する。
【００４２】
半導体能動膜３としてはアモルファスシリコン（ａ−Ｓｉ）膜、ポリシリコン（ｐ−Ｓｉ）膜が用いられる。半導体能動膜３の膜厚は１００ｎｍから３００ｎｍ程度とする。膜厚が薄い場合には、後述するオーミックコンタクト膜４のドライエッチ時の消失が発生しやすく、厚い場合にはＴＦＴのＯＮ電流が小さくなる。従ってこれらを考慮して、オーミックコンタクト膜４のドライエッチ時のエッチング深さの制御性と必要とするＴＦＴのＯＮ電流の状況により膜厚を選択する。半導体能動膜３としてａ−Ｓｉ膜を用いる場合には第１の絶縁膜２のａ−Ｓｉ膜との界面はＳｉＮｘ膜またはＳｉＯｚＮｗ膜とすることが、ＴＦＴが導通状態となるゲート電圧であるＴＦＴのＶｔｈの制御性および信頼性上好ましい。
【００４３】
半導体能動膜３としてｐ−Ｓｉ膜を用いる場合には、第１の絶縁膜２のｐ−Ｓｉ膜との界面はＳｉＯｙ膜またはＳｉＯｚＮｗ膜とすることがＴＦＴのＶｔｈの制御性および信頼性上好ましい。また、半導体能動膜３としてａ−Ｓｉ膜を用いる場合には、第１の絶縁膜２との界面付近を成膜レートの小さい条件で成膜し、上層部を成膜レートの大きい条件で成膜することが短い成膜時間で移動度の大きいＴＦＴ特性がえられることと、ＴＦＴのオフ時のリーク電流を小さくできることより好ましい。好適な実施例では、半導体能動膜３として１５０ｎｍのａ−Ｓｉ膜を成膜する。
【００４４】
オーミックコンタクト膜４としては、ａ−Ｓｉ、又はｐ−Ｓｉにリン（Ｐ）を微量にドーピングしたｎ−ａ−Ｓｉ膜、ｎ−ｐ−Ｓｉ膜が用いられる。オーミックコンタクト膜４の膜厚は、２０ｎｍから７０ｎｍ程度とすることができる。これらのＳｉＮｘ膜、ＳｉＯｙ膜、ＳｉＯｚＮｗ膜、ａ−Ｓｉ膜、ｐ−Ｓｉ膜、ｎ−ａ−Ｓｉ膜、ｎ−ｐ−Ｓｉ膜は公知のガス（ＳｉＨ４、ＮＨ3、Ｈ２、ＮＯ２、ＰＨ３、Ｎ２およびこれらの混合ガス）を用いて成膜することが可能である。好適な実施例では、オーミックコンタクト膜４として３０ｎｍのｎ−ａ−Ｓｉ膜を成膜する。
【００４５】
つぎに、第２のフォトリソグラフィープロセスで半導体能動膜３およびオーミックコンタクト膜４を少なくともＴＦＴ部が形成される部分にパターニングする。これにより、図２（ｂ）に示す構造が形成される。第１の絶縁膜２は、全体に亘って残存する。半導体能動膜３およびオーミックコンタクト膜４はＴＦＴ部が形成される部分の他に、ソース配線とゲート配線および補助容量配線とが平面的に交差する部分にもパターニングして残存させることが交差部での耐電圧が大きくなることより好ましい。また、ＴＦＴ部の半導体能動膜３およびオーミックコンタクト膜４をソース配線の下部まで連続形状で残存させることが、ソース電極が半導体能動膜３およびオーミックコンタクト膜４の段差を乗り越えることがなく、段差部でのソース電極の断線が発生しにくいので好ましい。
【００４６】
半導体能動膜３およびオーミックコンタクト膜４のエッチングは、公知のガス組成（たとえば、ＳＦ6とＯ2の混合ガスまたはＣＦ4とＯ2の混合ガス）でドライエッチングが可能である。
【００４７】
つぎに、スパッタリングなどの方法で第２の金属薄膜を成膜する。第２の金属薄膜としては、たとえばクロム、モリブデン、タンタル、チタン、アルミニウム、銅やこれらに他の物質を微量に添加した合金、あるいはこれらの積層膜が用いられる。もちろん、上述の材料を積層形成してもよい。好適な実施例では、２００ｎｍの膜厚を有するクロムが成膜される。
【００４８】
つぎに第３のフォトリソグラフィープロセスで第２の金属薄膜がソース配線、ソース端子、ソース電極５及びドレイン電極６を形成するようにパターニングする。これにより、図２（ｃ）に示す構造が形成される。ソース電極５は、ソース配線とゲート配線が交差する部分にまで亘って形成される。ドレイン電極６は、反射部まで亘って形成される。次に、オーミックコンタクト膜４のエッチングを行なう。このプロセスによりＴＦＴ部のオーミックコンタクト膜４の中央部が除去され、半導体能動膜３が露出する。オーミックコンタクト膜４のエッチングは、公知のガス組成（たとえば、ＳＦ6とＯ2の混合ガスまたはＣＦ4とＯ2の混合ガス）でドライエッチングが可能である。
【００４９】
つぎに、プラズマＣＶＤにより第２の絶縁膜７を形成する。その上から有機膜８を形成する。第２の絶縁膜７は第１の絶縁膜２と同様の材質により形成することができる。好適な実施例では、第２の絶縁膜７として１００ｎｍの膜厚のＳｉＮが用いられる。また、有機膜８は、公知の感光性有機膜であり、例えば、ＪＳＲ製ＰＣ３３５又はＰＣ４０５が用いられる。この有機膜８は３．０〜４．０μｍ程度の厚み、望ましくは３．２〜３．９μｍ程度の厚みで形成される。もちろん、これ以外の厚みでもよい。
【００５０】
つぎに第４のフォトリソグラフィープロセスで有機膜８、第２の絶縁膜７、第１の絶縁膜２を図２（ｄ）に示す形状にパターニングする。この工程ではドライエッチングにより、第１の電極１と接続するためのコンタクトホール１２が形成される。このとき有機膜８の表面に凸凹を設けてもよい。これにより、外光が散乱され良好な表示特性を得ることができる。
【００５１】
ゲート端子部では、ゲート配線と駆動信号源とを電気的に接続するコンタクトホール１２を形成するため、有機膜８並びに第１の絶縁膜２及び第２の絶縁膜７の双方が除去され、第１の金属薄膜１が露出している。ソース端子部では、ソース配線と駆動信号源とを電気的に接続するコンタクトホール１２を形成するため有機膜８及び第２の絶縁膜７が除去され第２の金属薄膜が露出している。ＴＦＴ部と反射部の間では、有機膜８及び第２の絶縁膜７が除去されドレイン電極６が露出している。さらに透過部では、有機膜８並びに第１の絶縁膜２及び第２の絶縁膜７の双方が除去され、第１の絶縁性基板が露出している。なお、コンタクトホール１２の形成は前述と同様の方法を用いることができる。
【００５２】
その後、本実施形態ではスパッタリング等の方法で下地金属薄膜１３を形成する。ここでは下地金属薄膜１３として、たとえばクロム、モリブデン、タンタル、チタン、アルミニウム、銅やこれらに他の物質を微量に添加した合金などのいずれかからなる１００ｎｍから５００ｎｍ程度の膜厚の薄膜を用いることができる。もちろん、上述の材料を積層形成してもよい。好適な実施例では、１００ｎｍの膜厚のクロムが用いられる。第５のフォトリソグラフィープロセスにより、この下地金属薄膜１３をパターニングする。
【００５３】
下地金属薄膜１３は図２（ｅ）に示されるようにコンタクトホール１２の上部を覆う様に形成される。コンタクトホール１２の下に設けられている第１の金属膜１、ソース電極５やドレイン電極６等が露出していると、パターニングの際に第１の金属膜１、ソース電極５やドレイン電極６等がエッチング液に溶け出してしまうからである。なお、エッチングは前述と同様の方法を用いることができる。この下地金属薄膜１３はコンタクトホール１２の下部でゲート端子、ソース端子やドレイン電極等と接触され、電気的に接続される。
【００５４】
つぎに、スパッタリングなどの方法で透明導電性薄膜９を成膜する。透明導電性薄膜９としては、透明導電膜であるＩＴＯ、ＳｎＯ2、ＩＺＯなどを用いることができ、とくに化学的安定性の点からＩＴＯが好ましい。好適な実施例では、透明導電性薄膜９は、８０ｎｍの膜厚を有するＩＴＯが用いられる。なお、ＩＴＯは、結晶化ＩＴＯ又はアモルファスＩＴＯのいずれでもよいが、アモルファスＩＴＯを用いた場合は、第３の金属薄膜成膜前に結晶化温度１８０℃以上に加熱して結晶化させる必要がある。
【００５５】
つぎに、第６のフォトリソグラフィープロセスで透明導電性薄膜９を図２（ｆ）に示されるように画素電極等の形状にパターニングする。透明導電性薄膜９のエッチングは使用する材料によって公知のウェットエッチング（たとえば、透明導電性薄膜９が結晶化ＩＴＯからなる場合には塩酸および硝酸が混合されてなる水溶液）などを用いて行うことが可能である。透明導電性薄膜９がＩＴＯの場合、公知のガス組成（たとえば、ＨＩ、ＨＢｒ）でのドライエッチングによるエッチングも可能である。また、この工程で透過電極を形成することを示したが、電気的に対向基板の対向電極とＴＦＴアレイ基板の共通配線とを接続するためのトランスファパッドがＴＦＴアレイ基板に形成される。
【００５６】
なお、アモルファスＩＴＯの場合、パターニングは、加熱後であれば結晶化ＩＴＯと同様に、加熱前であれば公知のしゅう酸が混合されてなる水溶液で行う。好適な実施例では、アモルファスＩＴＯを成膜し、しゅう酸によりエッチングし、第３の金属薄膜成膜前に大気中で２２０〜２３０℃に加熱する。この透過部に設けられた透明導電性薄膜９が液晶の駆動に用いられる。またゲート端子部やソース端子部のコンタクトホール１２の上に設けられた透明導電性薄膜９は下地金属薄膜１３と接触しているため、ゲート端子、ソース端子、ドレイン電極等と電気的に接続されることになる。
【００５７】
続いて、スパッタリングなどの方法で第３の金属薄膜を構成する金属薄膜１０、１１を成膜する。第３の金属薄膜１０、１１としては、たとえばクロム、モリブデン、タンタル、チタン、アルミニウム、銅、銀やこれらに他の物質を微量に添加した合金などのうちのいずれかからなる１００ｎｍから５００ｎｍ程度の膜厚の薄膜を用いることができる。もちろん、上述の材料を積層形成してもよい。金属薄膜１０は、金属薄膜１１がコンタクトホール部等の段差で段切れ生じるのを防ぐ効果を有する。この段切れが無視できる場合は、金属薄膜１０は形成しなくてもよい。この場合、工程数が減少し、コスト低減が可能となる。好適な実施例では、１００ｎｍの膜厚を有するクロムを成膜後、３００ｎｍの膜厚を有するアルミニウムとＣｕの合金を成膜し、さらに１００ｎｍの膜厚を有するクロムを成膜する。アルミニウムとＣｕの合金が露出していると、次のリソグラフィー工程の現像時に、透明導電性薄膜９の腐食が進むため、これを防止するために最上層にクロム（図示せず）を設けている。
【００５８】
つぎに、第７のフォトリソグラフィープロセスで第３の金属薄膜１０、１１及び最上層のクロムを反射電極の形状にパターニングおよび最上層のクロムをエッチング除去して、反射電極及び透明導電性薄膜９の保護膜を形成する。保護膜１０ｂ、１１ｂについては後述するが、この第３の金属薄膜１０，１１は、表示領域３４においては、反射電極１０ａ、１１ａとして機能し、表示領域３４以外の額縁領域３５では、保護膜１０ｂ、１１ｂとして機能することになる。
【００５９】
なお、金属薄膜１０がクロムの場合、金属薄膜１１のエッチング後にレジストを剥離することで、最上層のクロムと同時にエッチングすることも可能である。反射電極は、クロムよりなる金属薄膜１０上にアルミニウムとＣｕの合金からなる金属薄膜１１が積層した状態で形成される。最上層のクロムは、透明導電性薄膜９の腐食防止のため設けられたが、反射率を上げるためにこの段階で除去される。第３の金属薄膜１１は反射電極として用いられるため反射率が高い材質であることが好ましい。そのため本実施の形態では電気伝導度の高いアルミニウムに銅を添加した合金を用いている。第３の金属薄膜のエッチングは、公知のエッチャントを用いてウェットエッチングで行うことが可能である。反射部に設けられた第３の金属薄膜１１は反射電極として用いられ、この反射電極及び透過電極により液晶が駆動される。最終的には、図２（ｇ）で示す構造が形成される。
【００６０】
この上から配向膜が塗布され、一定の方向にラビングすることによってＴＦＴアレイ基板が製造される。このように製造されたＴＦＴアレイ基板は、対向電極を有するＣＦ基板とスペーサーを介して貼り合わされ、その間に液晶が注入される。この液晶層が狭持された液晶パネルをバックライトユニットに取り付けることにより、液晶表示装置が製造される。
【００６１】
つぎに本実施形態の特徴部である額縁領域３５の端子部について説明する。図３は、額縁領域３５の端子部の構成の一部を示す側面断面図である。同図において、１７は共通配線、１８は絶縁膜、１２はホール、８は有機膜、１３は下地金属膜、９は透明導電性薄膜、１０は保護膜を示している（図１参照）。この端子部の上にソースドライバＩＣ１０１又はゲートドライバＩＣ１１１が実装される。
【００６２】
共通配線１７は、図１で示した製造工程における第１の金属薄膜１又はソース電極５（ドレイン電極６）と同じ層により形成される。絶縁膜１８は、第１の絶縁膜２又は第２の絶縁膜７と同じ層により形成される。ホール１２は、上述したようにドライエッチング工程で有機膜８及び絶縁膜１８をパターニングすることにより形成される。
【００６３】
下地金属膜１３は、有機膜８の上に形成され、この下地金属膜１３の上には透明導電性薄膜９が設けられている。さらに、透明導電性薄膜９の上には保護膜１０ｂ、１１ｂが形成されている。従って、透明導電性薄膜９は下地金属膜１３を介して共通配線１７と接続されることになる。また、保護膜１０ｂ、１１ｂと透明導電性薄膜９も電気的に接続されることになる。
保護膜１０ｂ、１１ｂは、第３の金属薄膜１０、１１から形成され、前述したとおり表示領域３４の反射電極１０ａ、１１ａと同一のプロセスにより形成される。
【００６４】
従来、表示領域３４の反射電極１０ａ、１１ａの電極パターンを得るために行うエッチング時に、エッチャントが額縁領域３５の透明導電性薄膜９のピンホールや膜厚の薄い部分に染み込みが発生することがあった。そして、透明導電性薄膜９自身やその下層膜のエッチングを招来していた。その結果、透明導電性薄膜９や下層膜の形状不良（断線や剥離、空隙等）が発生していた。本実施形態のように、凹凸形状のある有機層８の上に下地金属膜１３を積層する場合においては、よりエッチングがされやすいので上記問題がより深刻であった。
実際、上述のＴＦＴアレイ基板製造工程において、それぞれ有機膜８、下地金属膜１３、透明導電性薄膜９を積層した段階で、各層の表面を観察したところ、表面が凹凸の形状となっていることを確認した。
【００６５】
本実施形態によれば、図３に示すように額縁領域３５の透明導電性薄膜９上に保護膜１０ｂ、１１ｂを積層してキャッピングを行い、透明導電性薄膜９が露出しないようにしている。従って、表示領域３４の反射電極１０ａ、１１ａのパターンを得るために行うエッチング時にエッチャントが額縁領域３５の透明導電性薄膜９のピンホールや膜厚の薄い部分に染み込むことがない。その結果、透明導電性薄膜やその下層膜の形状不良が発生せず、表示欠陥を抑制することができ、高品質な液晶表示装置を提供することができる。
【００６６】
なお、本実施形態においては額縁領域３５の端子部について説明したが、これに限定されるものではない。例えば額縁領域３５のゲート配線層からソース配線層に配線を変換する変換部における端子や機器を接続するための検査用端子部においても本発明を適用することができる。
また、有機膜８及び下地金属膜１３上に積層されている透明導電性薄膜９の例について説明したが、これに限定されるものではなく、例えば、透明導電性薄膜９の下層に下層膜が形成されている場合に適用できる。
また、半透過型の液晶表示装置に限られるものではなく、表示装置全般について適用することができる。
【図面の簡単な説明】
【００６７】
【図１】本実施形態にかかる液晶表示パネルの構成を示す上面図。
【図２】本実施形態にかかる液晶表示装置の製造工程における構成を示す側面断面図。
【図３】本実施形態にかかる液晶表示装置のＴＦＴアレイ基板における端子部の構成の概略を示す側面断面図。
【図４】従来の液晶表示装置の製造工程における構成を示す側面断面図。
【符号の説明】
【００６８】
１  第１の金属薄膜、
２  第１の絶縁膜、
３  半導体能動膜、
４  オーミックコンタクト膜、
５  ソース電極、
６  ドレイン電極、
７  第２の絶縁膜
８  有機膜、
９  透明導電性薄膜、
１０，１１  第３の金属薄膜、
１０ａ、１１ａ  反射電極
１０ｂ、１１ｂ  保護膜
１２  コンタクトホール、
１３  下地金属薄膜、
１７  共通配線、
１８  絶縁膜、
【図１】
2005301162.tif 000003
【図２】
2005301162.tif 000004
【図３】
2005301162.tif 000005
【図４】
2005301162.tif 000006