(57)【要約】【課題】  イメージデータ及び／又はＯＳＤデータの保存空間節約型ディスプレイ駆動チップを提供する。【解決手段】  いかなる時点でもディスプレイ駆動チップのディスプレイデータの一部分及び／又はＯＳＤデータの一部分以上が保存されないディスプレイ駆動チップにおいて、反復的にＯＳＤデータの一部分及びディスプレイデータの一部分を結合して、ピクセルの行を有するディスプレイに表示するためのイメージデータ及び／又はＯＳＤデータを生成する。従って、駆動チップメモリが節減される。【選択図】            図６
2005099796.tif 000002
【特許請求の範囲】
【請求項１】
ＯＳＤ（Ｏｎ  Ｓｃｒｅｅｎ  Ｄｉｓｐｌａｙ）データの少なくとも一部分を保存し、前記保存されたＯＳＤデータを行単位で出力するＯＳＤデータ回路と、
表示されるイメージデータの一つの行のみを保存して、前記保存されたイメージデータの一つの行を出力するイメージデータ回路と、
前記行単位のＯＳＤデータ及び前記イメージデータの一つの行を選択的に結合する結合回路と、を含むことを特徴とするディスプレイ駆動チップ。
【請求項２】
前記イメージデータ回路は、
前記イメージデータを行単位で受信するイメージ行制御回路と、
前記イメージ行制御回路に応答して、前記行単位で受信されたイメージデータの一つのイメージ行を保存し、保存された前記イメージデータの一つのイメージ行を出力するイメージ行保存回路と、を含むことを特徴とする請求項１記載のディスプレイ駆動チップ。
【請求項３】
前記イメージ行制御回路はシフトレジスタを具備し、前記イメージ行保存回路は複数のラッチを具備することを特徴とする請求項２記載のディスプレイ駆動チップ。
【請求項４】
前記一つの行は所定個数のピクセルを含み、前記シフトレジスタは前記所定個数の段階を含み、前記複数のラッチは前記所定個数だけのラッチであることを特徴とする請求項３記載のディスプレイ駆動チップ。
【請求項５】
前記イメージデータ回路は、前記イメージデータの複数の行を保存するメモリを節減することを特徴とする請求項１記載のディスプレイ駆動チップ。
【請求項６】
前記ＯＳＤデータ回路は、
前記ＯＳＤデータ全体を保存するＯＳＤメモリ回路と、
前記ＯＳＤメモリ回路に応答して、前記ＯＳＤメモリ回路から前記ＯＳＤデータの一つの行を保存し、前記保存されたＯＳＤデータの行を出力するＯＳＤ行保存回路と、を含むことを特徴とする請求項１記載のディスプレイ駆動チップ。
【請求項７】
前記ＯＳＤデータ回路は、
前記ＯＳＤデータを行単位で受信するＯＳＤ行制御回路と、
前記ＯＳＤ行制御回路に応答して、前記行単位で受信されたＯＳＤデータの一つの行を保存して、前記保存された行を出力するＯＳＤ行保存回路と、を含むことを特徴とする請求項１記載のディスプレイ駆動チップ。
【請求項８】
前記ＯＳＤ行制御回路はシフトレジスタを含み、前記ＯＳＤ行保存回路は複数のラッチを含むことを特徴とする請求項７記載のディスプレイ駆動チップ。
【請求項９】
前記一つの行は所定個数のピクセルを含み、前記シフトレジスタは前記所定個数の段階を含み、前記複数のラッチは前記所定個数だけのラッチであることを特徴とする請求項８記載のディスプレイ駆動チップ。
【請求項１０】
前記ＯＳＤデータ回路は、前記ＯＳＤデータの複数の行を保存するメモリを節減することを特徴とする請求項７記載のディスプレイ駆動チップ。
【請求項１１】
前記結合回路は、
前記出力される行単位のＯＳＤデータ及び前記出力されるイメージデータの一つの行に応答して、前記行単位のＯＳＤデータ及び前記イメージデータの一つの行を選択的に混合するアルファブレンディング回路と、
前記アルファブレンディング回路及び前記出力されるイメージデータの一つの行に応答して、ディスプレイ制御信号によって前記行単位のＯＳＤデータと前記イメージデータの一つの行が選択的に混合されたデータ、及び前記イメージデータの一つの行をマルチプレクシングするマルチプレクサと、を含むことを特徴とする請求項１記載のディスプレイ駆動チップ。
【請求項１２】
前記結合回路は、
前記ＯＳＤ行保存回路及び前記出力されるイメージデータの一つの行に応答して、前記ＯＳＤデータの行及び前記イメージデータの一つの行を選択的に混合するアルファブレンディング回路と、
前記アルファブレンディング回路及び前記出力されるイメージデータの一つの行に応答して、ディスプレイ制御信号によって前記ＯＳＤデータの行と前記イメージデータの一つの行が選択的に混合されたデータ及び前記イメージデータの一つの行をマルチプレクシングするマルチプレクサと、を含むことを特徴とする請求項６記載のディスプレイ駆動チップ。
【請求項１３】
前記結合回路は、
前記ＯＳＤ行保存回路及び前記出力されるイメージデータの一つの行に応答して、前記ＯＳＤデータの一つの行及び前記イメージデータの一つの行を選択的に混合するアルファブレンディング回路と、
前記アルファブレンディング回路及び前記出力されるイメージデータの一つの行に応答して、ディスプレイ制御信号によって前記ＯＳＤデータの一つの行と前記イメージデータの一つの行が選択的に混合されたデータ及び前記イメージデータの一つの行をマルチプレクシングするマルチプレクサと、を含むことを特徴とする請求項７記載のディスプレイ駆動チップ。
【請求項１４】
前記イメージデータは、ＲＧＢデータで構成されたことを特徴とする請求項１記載のディスプレイ駆動チップ。
【請求項１５】
前記ディスプレイ駆動チップは、前記結合回路により駆動される前記複数の行を有するディスプレイに結合されることを特徴とする請求項１記載のディスプレイ駆動チップ。
【請求項１６】
前記ディスプレイ駆動チップは、前記イメージデータ及び前記ＯＳＤデータを提供するプロセシングシステムに結合されることを特徴とする請求項１記載のディスプレイ駆動チップ。
【請求項１７】
前記プロセシングシステムは、
前記イメージデータ回路に前記イメージデータを提供するアプリケーションプロセッサと、
前記ＯＳＤデータ回路に前記ＯＳＤデータを提供するマイクロプロセッサと、を含むことを特徴とする請求項１６記載のディスプレイ駆動チップ。
【請求項１８】
前記ディスプレイ駆動チップは、イメージデータの複数の行を保存するメモリを節減することを特徴とする請求項１記載のディスプレイ駆動チップ。
【請求項１９】
ＯＳＤデータの少なくとも一部分を保存し、前記保存されたＯＳＤデータから前記ＯＳＤデータの一部分の少なくとも一つのサブセットを出力するＯＳＤデータ回路と、
表示されるイメージデータの複数の行の一部分のみを保存して、前記保存されたイメージデータの複数の行の一部分の少なくとも一つのサブセットを出力するイメージデータ回路と、
前記ＯＳＤデータの一部分の少なくとも一つのサブセット及び前記イメージデータの複数の行の一部分の少なくとも一つのサブセットを選択的に結合する結合回路と、を含むことを特徴とするディスプレイ駆動チップ。
【請求項２０】
前記ＯＳＤデータの一部分の少なくとも一つのサブセットは、前記ＯＳＤデータの一つの行であり、前記イメージデータの複数の行の一部分の少なくとも一つのサブセットは、前記イメージデータの一つの行であることを特徴とする請求項１９記載のディスプレイ駆動チップ。
【請求項２１】
前記ＯＳＤデータの少なくとも一部分は、前記ＯＳＤデータの一つの行であり、前記イメージデータの複数の行の一部分は、前記イメージデータの一つの行であることを特徴とする請求項１９記載のディスプレイ駆動チップ。
【請求項２２】
前記ＯＳＤデータの少なくとも一部分は、前記ＯＳＤデータ全体であり、前記イメージデータの複数の行の一部分は、前記イメージデータの一つの行であることを特徴とする請求項１９記載のディスプレイ駆動チップ。
【請求項２３】
前記イメージデータ回路は、前記イメージデータの複数の行を保存するメモリを節減することを特徴とする請求項１９記載のディスプレイ駆動チップ。
【請求項２４】
前記イメージデータ回路は、前記イメージデータの複数の行の一部分以上を保存するメモリを節減することを特徴とする請求項１９記載のディスプレイ駆動チップ。
【請求項２５】
前記ＯＳＤデータ回路は、前記ＯＳＤデータ全体を保存するメモリを節減することを特徴とする請求項１９記載のディスプレイ駆動チップ。
【請求項２６】
前記ＯＳＤデータ回路は、前記ＯＳＤデータの一部分以上を保存するメモリを節減することを特徴とする請求項１９記載のディスプレイ駆動チップ。
【請求項２７】
前記結合回路は、
前記ＯＳＤデータの一部分のサブセット及び前記イメージデータの複数の行の一部分のサブセットに応答して、前記ＯＳＤデータの一部分のサブセット及び前記イメージデータの複数の行の一部分のサブセットを選択的に混合するアルファブレンディング回路と、
前記アルファブレンディング回路及び前記イメージデータの複数の行の一部分のサブセットに応答して、ディスプレイ制御信号によって前記ＯＳＤデータの一部分のサブセットと前記イメージデータの複数の行のサブセットが選択的に混合されたデータ及び前記イメージデータの複数の行の一部分のサブセットをマルチプレクシングするマルチプレクサと、を含むことを特徴とする請求項１９記載のディスプレイ駆動チップ。
【請求項２８】
前記ディスプレイ駆動チップは、前記イメージデータの複数の行の一部分以上を保存するメモリを節減することを特徴とする請求項１９記載のディスプレイ駆動チップ。
【請求項２９】
いかなる時点でもディスプレイデータの一部分のみを保存するディスプレイ駆動チップにおいて、反復的にＯＳＤデータの一部分及び前記ディスプレイデータの一部分を結合する段階を含むことを特徴とするディスプレイ駆動方法。
【請求項３０】
前記ＯＳＤデータの一部分は、前記ＯＳＤデータの一つの行であり、前記イメージデータの一部分は、前記イメージデータの一つの行であることを特徴とする請求項２９記載のディスプレイ駆動方法。
【請求項３１】
前記ＯＳＤデータの一部分は、最小限ＯＳＤデータの二つの行であり、前記イメージデータの一部分は最小限イメージデータの二つの行であることを特徴とする請求項２９記載のディスプレイ駆動方法。
【請求項３２】
前記反復的に結合する段階は、
いかなる時点でも前記ディスプレイデータの一部分及び前記ＯＳＤデータの一部分のみを保存するディスプレイ駆動チップにおいて、ＯＳＤデータの一部分及びディスプレイデータの一部分を反復的に結合する段階を具備することを特徴とする請求項２９記載のディスプレイ駆動方法。
【請求項３３】
前記反復的に結合する段階は、
前記ディスプレイ駆動チップに前記ＯＳＤデータ全体を保存する段階と、
前記ディスプレイ駆動チップで前記イメージデータの順次的な一部分を受信する段階と、
前記ディスプレイ駆動チップで以前に受信されたイメージデータの順次的な一部分上に、現在受信されたイメージデータの順次的な一部分を保存する段階と、
前記ディスプレイ駆動チップに保存された前記ＯＳＤデータの順次的な一部分、及び前記ディスプレイ駆動チップに保存され現在受信された前記イメージデータの順次的な一部分を選択的に結合する段階と、を含むことを特徴とする請求項２９記載のディスプレイ駆動方法。
【請求項３４】
前記反復的に結合する段階は、
前記ディスプレイ駆動チップで前記ＯＳＤデータの順次的な一部分を受信する段階と、
前記ディスプレイ駆動チップで前記イメージデータの順次的な一部分を受信する段階と、
前記ディスプレイ駆動チップで以前に受信されたＯＳＤデータの順次的な一部分上に、現在受信されたＯＳＤデータの順次的な一部分を保存する段階と、
前記ディスプレイ駆動チップで以前に受信されたイメージデータの順次的な一部分上に、現在受信されたイメージデータの順次的な一部分を保存する段階と、
前記ディスプレイ駆動チップに保存され現在受信された前記ＯＳＤデータの順次的な一部分、及び前記ディスプレイ駆動チップに保存され現在受信された前記イメージデータの順次的な一部分を選択的に結合する段階と、を含むことを特徴とする請求項２９記載のディスプレイ駆動方法。
【請求項３５】
前記選択的に結合する段階は、
前記ディスプレイ駆動チップに保存されているＯＳＤデータの順次的な一部分、及び前記ディスプレイ駆動チップに保存され現在受信された前記イメージデータの順次的な一部分を選択的に混合する段階と、
ディスプレイ制御信号によって、前記ＯＳＤデータの順次的な一部分、及び前記現在受信されたイメージデータの順次的な一部分が選択的に混合されたデータと前記現在受信されたイメージデータの順次的な一部分をマルチプレクシングする段階と、を含むことを特徴とする請求項３３記載のディスプレイ駆動方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はグラフィックスディスプレイ（ｇｒａｐｈｉｃｓ  ｄｉｓｐｌａｙｓ）及びグラフィックス方法に関し、特にグラフィックスディスプレイのディスプレイ駆動チップ及びディスプレイ駆動方法に関するものである。
【背景技術】
【０００２】
グラフィックスディスプレイは、静止画像（ｓｔｉｌｌ  ｉｍａｇｅ）及び／又はビデオデータを含むイメージデータを表示するのに広く用いられる。グラフィックスディスプレイは、一般にピクセルの行及び列を複数個含む。カラーグラフィックスディスプレイは、レッド、グリーン、及びブルー（以下、「ＲＧＢ」という）ピクセルの行及び列を複数個含む。グラフィックスディスプレイ（以下、「ディスプレイ」という）の構造及び動作は、当該技術分野における通常の知識を有する者に広く知られているものであり、従って、これについては詳述しない。
【０００３】
コントローラ、ドライバ、ランダムアクセスメモリ（ＲＡＭ）、及び／又はディスプレイを駆動するのに用いられる他の構成要素を提供できるディスプレイ駆動チップ（集積回路）が提供されることも当業者に広く知られている。ディスプレイ駆動チップは、アプリケーションプロセッサ及び／又はマイクロプロセッサのようなプロセッサからデータを得て、ディスプレイを駆動するために適切にこのデータを保存し出力する。ディスプレイ駆動チップの構造及び動作も当該技術分野における通常の知識を有する者に広く知られているものであり、ここでは詳述しない。ディスプレイ駆動チップは、グラフィックスコントローラチップとも言われる。
【０００４】
ディスプレイを含む多くの装置は、イメージデータ及び他の情報を独立的に表示するＯＳＤ（Ｏｎ−Ｓｃｒｅｅｎ  Ｄｉｓｐｌａｙ）機能を提供する。他の情報（以下、「ＯＳＤデータ」という）とは、設定情報、プログラミング情報、メニュー情報、ユーザメッセージ、及び／又は表示されるイメージデータに、独立的にディスプレイに表示される他の情報に関連された情報である。例えば、図１及び図２は、イメージデータ１１０がディスプレイの全ての行及び列に表示され、ＯＳＤデータ１２０がディスプレイに独立的に表示されたディスプレイを示した図である。図１及び図２に示すように、ＯＳＤデータ１２０は、イメージデータ１１０と混合される。更に、図１及び図２においては、ＯＳＤデータ１２０がイメージデータ１１０の下に位置する場合を示したが、ＯＳＤデータはイメージデータの全ての部分に位置することができる。複数のＯＳＤデータ領域が提供されることも可能である。ＯＳＤデータの構造及び使用は、当該技術分野における通常の知識を有する者に広く知られているもので、ここでは詳述しない。
【０００５】
図３は、ピクセルの複数の行を有するディスプレイにイメージデータ及び／又はＯＳＤデータを表示するための従来技術によるディスプレイ駆動チップのブロック図である。図３において、イメージデータは、ＲＧＢデータフォーマットで提供される。しかし、イメージデータを提供するフォーマットは、他のフォーマットで提供されることもでき、黒白ディスプレイではＲＧＢデータが使用されない。図３に示すように、従来技術によるディスプレイ駆動チップ２００は、ピクセルの複数の行及び列を有するディスプレイ２２０にイメージデータ及び／又はＯＳＤデータを表示するのに用いられる。ディスプレイ駆動チップ２００は、ＯＳＤデータを保存するためのもので、ＯＳＤメモリとも呼ばれるＯＳＤデータ回路２０２、イメージデータを保存するためのもので、イメージデータメモリとも呼ばれるイメージデータ回路２０４、アルファブレンディング（α−ｂｌｅｎｄｉｎｇ）回路２０６、及びマルチプレクサ２０８を含む。
【０００６】
図３を更に参照すると、イメージデータ回路２０４は、プロセシング回路２３０からＲＧＢデータのようなイメージデータを受信する。幾つかのディスプレイでプロセシング回路２３０は、マイクロプロセッサ２３２及びアプリケーションプロセッサ２３４を含む。イメージデータ回路２０４は、マイクロプロセッサ２３２から静止画像のためのイメージデータを受信し、アプリケーションプロセッサ２３４から動映像（ｖｉｄｅｏ）のためのイメージデータを受信して、受信されたイメージデータをイメージデータ回路２０４内部のメモリに保存する。イメージデータ回路２０４は、メモリに保存されたイメージデータを行単位で読み、読み出した行をアルファブレンディング回路２０６及びマルチプレクサ２０８に出力する。
【０００７】
ＯＳＤデータ回路２０２は、プロセシング回路２３０からＯＳＤデータを受信して、受信されたＯＳＤデータをＯＳＤデータ回路２０２のメモリに保存する。この際、幾つかの例では、ＯＳＤデータ回路２０２がプロセシング回路２３０のマイクロプロセッサ２３２からＯＳＤデータを受信する。ＯＳＤデータ回路２０２は、メモリに保存されたＯＳＤデータを行単位で読んで、データをアルファブレンディング回路２０６に出力する。
【０００８】
アルファブレンディング回路２０６は、イメージデータ及びＯＳＤ領域のＯＳＤデータを混合する動作を行う。この際、混合の割合はＯＳＤデータとイメージデータとが、０％、５０％、又は１００％になるようにし、従って混合されないイメージ又は多様な割合でＯＳＤデータと混合されたイメージを提供する。結果的に、マルチプレクサ２０８は、プロセシング回路２３０からのディスプレイ制御信号２３６によってイメージデータ及び／又はアルファブレンディング回路２０６からのアルファブレンディングデータを選択して、ディスプレイ２２０を駆動するためのソースデータ２２２を生成する。この際、場合によっては、ディスプレイ制御信号２３６がマイクロプロセッサ２３２から得られることがある。
【０００９】
図４は、図３に図示されたイメージデータ回路２０４の詳細なブロック図である。特に、図４に示すように、イメージデータ回路２０４は、静止画像データでは、マイクロプロセッサ２３２に応答し、動映像データでは、アプリケーションプロセッサ２３４に応答して動作する。イメージデータ回路２０４は、ディスプレイメモリ回路３０２及びイメージライン回路３０４を含む。ディスプレイメモリ回路３０２は、ディスプレイイメージ全体（例えば、１３２×１７６、３２０×２４０、又は６４０×２３０のイメージピクセル全体）を保存するように設定される。イメージライン回路３０４は、ディスプレイメモリ回路３０２に保存されたイメージデータをライン単位で読み、これをアルファブレンディング回路２０６及びマルチプレクサ２０８にライン単位で出力する。
【００１０】
図５は、従来技術によるＯＳＤデータ回路２０２のブロック図である。図５に示すように、ＯＳＤデータ回路２０２は、ＯＳＤメモリ回路３１２及びＯＳＤライン回路３１４を含む。ＯＳＤメモリ回路３１２は、ＯＳＤデータ全体（例えば、１３２×４０、３２０×４０、又は６４０×８０のＯＳＤデータ全体）を保存する。ＯＳＤライン回路３１４は、ＯＳＤメモリ回路３１２に保存されたＯＳＤデータをライン単位で読み、これをアルファブレンディング回路２０６に出力する。
【００１１】
ＯＳＤデータ回路を含んだディスプレイ駆動回路の例は、２００４年７月１４日に改正されたＲｅｎｅｓａｓの「Ｐｒｅｌｉｍｉｎａｒｙ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ  ｆｏｒ  ｔｈｅ  Ｒｅｎｅｓａｓ  ＨＤ６６７８４、２６２、１４４ｃｏｌｏｒ、１７６×３２０  ｄｏｔ  Ｇｒａｐｈｉｃｓ  Ｃｏｎｔｒｏｌｌｅｒ  Ｄｒｉｖｅｒ  ｆｏｒ  ＴＦＴ  ＬＣＤ  ｗｉｔｈ  Ｍａｉｎ／Ｓｕｂ  Ｐａｎｅｌ  Ｓｉｍｕｌｔａｎｅｏｕｓ  Ｄｒｉｖｅ」に詳細に開示されている。より詳細には、前記「Ｐｒｅｌｉｍｉｎａｒｙ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ」の８ページに、ドライバのブロックダイヤグラムが図示されており、９６ページに、ＨＤ６６７８４ＲＡＭデータのベースイメージ領域及びＯＳＤイメージ領域が図示されている。
【００１２】
グラフィックスディスプレイは、携帯電話を含む無線端末機のような小型及び／又は携帯用デバイス及び／又はパームトップコンピュータ（ｐａｌｍｔｏｐ  ｃｏｍｐｕｔｅｒ）のような携帯用デバイスに対する使用が増加する趨勢である。ところが、このような小型及び／又は携帯用デバイスは、メモリ及び電力の節減が重要な問題になる。又は、携帯用ではないデバイス又は大型デバイスでも、ディスプレイドライバのメモリを節約し、電力を節減することが好ましい。
【発明の開示】
【発明が解決しようとする課題】
【００１３】
前記のような問題点を解決するための本発明の第１の目的は、イメージデータ及び／又はＯＳＤデータの保存空間を節約することができるディスプレイ駆動チップを提供することにある。
【００１４】
本発明の第２の目的は、イメージデータ及び／又はＯＳＤデータの保存空間を節約することができるディスプレイ駆動方法を提供することにある。
【課題を解決するための手段】
【００１５】
前述した本発明の第１の目的を達成するためのディスプレイ駆動チップは、ピクセルの複数の行を有するディスプレイにイメージデータ及び／又はＯＳＤデータを表示するためのものであって、ＯＳＤデータ回路、イメージデータ回路、及び結合回路を含む。ＯＳＤデータ回路は、ＯＳＤデータの少なくとも一つの部分を保存し、保存されたＯＳＤデータを行単位で出力する。イメージデータ回路は、表示されるイメージデータの一つの行のみを保存し、保存されたイメージデータの一つの行を出力する。結合回路は、ディスプレイが駆動されるように、行単位のＯＳＤデータ及びイメージデータの一つの行を選択的に結合する。従って、従来のイメージデータ回路に対して、本発明のイメージデータ回路を用いる場合、保存空間を節約することができる。一般的に、イメージデータ回路がディスプレイ駆動チップ面積の２０％程度までを占めるので、本発明による場合、ディスプレイ駆動チップのサイズを減らすことができる。従って、電力消耗も節減することができる。
【００１６】
実施の形態のように、イメージデータ回路がイメージデータの一部分を保存し、保存されたイメージデータの一部分のサブセットを出力することも可能である。イメージデータの一部分は、２以上のイメージデータの行になることができる。
【００１７】
前述した本発明の第１の目的を達成するためのディスプレイ駆動チップは、ＯＳＤデータの一つの行のみを保存して、ＯＳＤデータ回路のサイズを減らすこともできる。
【００１８】
本発明の第１の目的を達成するためのディスプレイ駆動チップは、イメージデータ及び／又はＯＳＤデータの一つの行を基準に動作することには限定されない。即ち、本発明のディスプレイ駆動チップは、イメージデータ及び／又はＯＳＤデータの一部分のみを保存することができる。この際、イメージデータ及び／又はＯＳＤデータの一部分は、一つ又はそれ以上の行であり得る。従って、本発明のディスプレイ駆動チップは、ＯＳＤデータの少なくとも一部分を保存し、この保存されたＯＳＤデータからＯＳＤデータの部分の少なくとも一つのサブセットを出力するＯＳＤデータ回路を含むことができる。又、本発明のディスプレイ駆動チップは、イメージデータの複数の行のうち、一部分のみを保存し、保存されたイメージデータの複数の行のうち、一部分の少なくとも一つのサブセットを出力するイメージデータ回路を含むことができる。
【００１９】
又、前述した本発明の第２の目的を達成するためのディスプレイ駆動方法は、いかなる時点でもディスプレイ駆動チップ内にディスプレイデータの一部分のみを保存するディスプレイ駆動チップで、ＯＳＤデータの一部分及びディスプレイデータの一部分を反復的に結合する段階を含む。この際、ＯＳＤデータの一部分は、ＯＳＤデータの一つの行であり、イメージデータの一部分は、イメージデータの一つの行であり得る。又、ＯＳＤデータの一部分は、ＯＳＤデータの二つの行以上であり、イメージデータの一部分は、イメージデータの二つの行以上であり得る。
【発明の効果】
【００２０】
本発明によれば、ディスプレイ駆動チップ内のイメージデータ回路を簡単に具現することができるので、ディスプレイ駆動チップのサイズ及び電力を節減することができる。又、ＯＳＤデータ回路も簡単に具現することができるので、ディスプレイ駆動チップのサイズ及び電力をより節減することができる。
【発明を実施するための最良の形態】
【００２１】
以下、本発明による好ましい実施形態を、添付図面を参照して詳細に説明する。
【００２２】
発明が多様に変形及び修正されることができるので、例示的に特定の実施形態が図面を参照して詳細に説明される。しかし、本発明の技術思想を、開示された特定な形態として制限しようとする意図はなく、請求項に定義された本発明の精神及び領域は、本発明の技術思想の範囲内である限り、全ての修正、変形、及び均等範囲を含む。図面上、類似する構成要素に対しては、類似の参照番号が使用される。
【００２３】
本発明によるディスプレイ駆動方法やディスプレイ駆動チップは、イメージデータのみを表示する場合や、ＯＳＤデータのみを表示する場合や、二つの場合を共に表示する場合に関係なく適用されることを明らかにする。このような観点から、請求項に記載された「イメージデータ又はＯＳＤデータ」のような表現は、イメージデータとＯＳＤデータのうち、一つのみを意味することと解釈されてはならない。
【００２４】
以下、本発明の一実施形態によるディスプレイ駆動方法及びディスプレイ駆動チップを説明するためのブロックダイヤグラム及びフローチャートを通じて、本発明を詳述する。ブロックダイヤグラム及び／又はフローチャートのブロック、及びブロックの組合は、コンピュータプログラム命令語で具現されることができる。このコンピュータ命令語は、汎用コンピュータ、特定用途コンピュータ、及び全てのプログラム可能なプロセシング装置に提供されることができ、前記装置で実行されることにより、ブロックダイヤグラム及びフローチャートのブロックの機能を行う手段になる。
【００２５】
このコンピュータプログラム命令語は、コンピュータや他のプログラム可能なデータ処理機で特別な機能を行うことができるように、コンピュータで読めるメモリに保存されることができる。このような場合に、コンピュータで読めるメモリに保存された命令語は、ブロックダイヤグラムやフローチャートにより記述された機能を行う命令語を含む有形物（ａｒｔｉｃｌｅ  ｏｆ  ｍａｎｕｆａｃｔｕｒｅ）を生成する。
【００２６】
コンピュータプログラム命令語は、コンピュータや他のプログラム可能な処理装置が、ブロックダイヤグラムやフローチャートにより記述された機能を行う段階を提供するように、コンピュータや他のプログラム可能な処理装置に搭載されることができる。
【００２７】
本発明は、方法やデータ処理システム及び／又はコンピュータプログラム製品の形態で具現されることができる。従って、本発明は、全部ハードウェア的に具現されることができ、全部ソフトウェア的に具現されることもでき、ハードウェア及びソフトウェアを組み合って具現されることもできる。以下、「回路」や「モジュール」のような表現は、このような全ての具現方法を含む。
【００２８】
実施形態に対する変形においてブロックに記載された機能は、フローチャートに記載された順序と異なるように行われることができる。例えば、連続的に位置した二つのブロックの機能が、同時に行われるか、逆に行われることができる。
【００２９】
図６は、ピクセルの複数の行を有するディスプレイ４２０にイメージデータ及び／又はＯＳＤデータを表示するための本発明の一実施形態によるディスプレイ駆動チップのブロック図である。図６に示すように、ディスプレイ駆動チップ４００は、ＯＳＤデータの少なくとも一部分を保存して、保存されたＯＳＤデータを行単位で出力するＯＳＤデータ回路４０２を含むことができる。イメージデータ回路４０４は、表示されるイメージデータの一つの行のみを保存し、保存されたイメージデータの一つの行を出力する。結合回路４１２は、行単位のＯＳＤデータ及びイメージデータの一つの行を選択的に結合して、ディスプレイ４２０を駆動する。
【００３０】
従って、図６に図示された実施形態において、イメージデータの一つの行のみがイメージデータ回路４０４に保存され、イメージデータ回路４０４は、イメージデータの複数の行を保存するメモリなしに動作する。イメージデータ回路４０４は、イメージデータではない他のデータ（ディスプレイに表示されないデータ）も保存することができる。以下、言及される「行」及び「列」という用語は、水平及び垂直方法を指示することに限定されず、他のディスプレイ方向を指示することでも理解される。
【００３１】
他の実施形態において、ＯＳＤデータ回路４０２は、ＯＳＤデータの少なくとも一部分を保存して、保存されたＯＳＤデータの一部分の少なくとも一つのサブセットを出力する。この際、ＯＳＤデータの一部分の少なくとも一つのサブセットは、ＯＳＤデータの一つ又は二つ以上の行になる。イメージデータ回路４０４は、イメージデータの複数の行の一部分のみを保存し、保存されたイメージデータの複数の行の一部分の少なくとも一つのサブセットを出力する。この際、イメージデータの複数の行の一部分は、イメージデータの一つ又は全ての行より少ない複数の行になる。従って、本発明の多様な実施形態において、イメージデータ回路４０４及び／又はＯＳＤデータ回路４０２で、イメージデータ及び／又はＯＳＤデータが行単位で、或いは部分単位で保存され出力される。
【００３２】
図６に示すように、本発明の一実施形態でプロセシング回路４３０は、ディスプレイ駆動チップ４００にイメージデータ及びＯＳＤデータを提供する。実施形態において、プロセシング回路４３０は、アプリケーションプロセッサ４３４及びマイクロプロセッサ４３２を含むことができる。実施形態において、アプリケーションプロセッサ４３４は、イメージデータ回路４０４に動映像及び静止画像のイメージデータを提供することができる。この際、マイクロプロセッサ４３２は、ＯＳＤデータ回路４０２にＯＳＤデータを提供することができる。従って、マイクロプロセッサ４３２のロードが減少する。実施形態において、プロセシング回路４３０は、ディスプレイ駆動チップ４００内に部分的に集積されることができる。
【００３３】
他の実施形態において、ＯＳＤデータ回路４０２はＯＳＤデータ全体を保存し、ＯＳＤデータを行単位で、又はサブセット単位で出力する。更に、実施形態において結合回路４１２は、アルファブレンディング回路４０６及びマルチプレクサ４０８を含む。アルファブレンディング回路４０６は、行単位のＯＳＤデータ及びイメージデータの一つの行や、イメージデータのサブセットに応答して、行単位のＯＳＤデータ及びイメージデータの一つの行（又は、サブセット）を混合する。マルチプレクサ４０８は、アルファブレンディング回路４０６及びイメージデータの一つの行に応答して、ディスプレイ制御信号４３６によって、行単位のＯＳＤデータ及びイメージデータの一つの行が選択的に混合されたデータと、イメージデータの一つの行を、マルチプレクシングしてディスプレイ４２０を駆動するためのソースデータ４２２を生成する。
【００３４】
図７は、図６に図示されたイメージデータ回路４０４の一例のブロック図である。図７に示すように、実施形態によってイメージデータ回路４０４は、イメージ行制御回路５１０及びイメージ行保存回路５２０を含む。イメージ行制御回路５１０は、イメージデータを行単位で受信する。イメージ行保存回路５２０は、イメージ行制御回路５１０に応答して、行単位で受信されたイメージデータの一つのイメージ行を保存して、保存されたイメージデータの一つのイメージ行を出力する。
【００３５】
他の実施形態でイメージ行制御回路５１０は、イメージデータの一部分のみを保存する。更に、イメージ行保存回路５２０は、保存されたイメージデータの一部分の少なくとも一つのサブセットを出力する。例えば、一度に一つ又は二つ以上のイメージデータ行を出力する。従って、イメージ行制御回路５１０は、一つのイメージ行のみを制御する回路或いはイメージ行を制御する回路のサブセットで具現される。イメージ行保存回路５２０は、一つのイメージ行のみを保存する回路又はイメージ行を保存する回路の一部分で具現される。
【００３６】
従って、図７に図示された本発明の実施形態でイメージデータ回路４０４は、イメージデータ全体を保存せず、一つの行のみを保存したり、イメージデータの一部分のみを保存したりする。イメージ行制御回路５１０のメモリサイズがイメージデータの全ての行を保存するためのサイズからイメージデータの行の一部分や一つの行のみを保存するためのサイズに節減される。又、イメージ行制御回路５１０は、実施形態において複数個のシフトレジスタを含むことができ、イメージ行保存回路５２０は複数のラッチを含むことができる。
【００３７】
実施形態においてイメージ行制御回路５１０のシフトレジスタのシフト段階の数及びイメージ行保存回路５２０のラッチの数は、一つの行のピクセルの数に相応する。実施形態において、イメージデータ回路４０４及び／又はディスプレイ駆動チップ４００は、イメージデータの複数の行を保存するメモリなしに動作する。他の実施形態において、イメージデータ回路４０４及び／又はディスプレイ駆動チップ４００は、イメージデータの複数個の行の一部分以上を保存するメモリなしに動作する。
【００３８】
図６及び図７に図示された本発明の実施形態において、ＯＳＤデータ回路４０２は、図３及び図５に図示された従来技術によるＯＳＤデータ回路２０２と類似するものでＯＳＤデータ全体を保存する。図８、図９、及び図１０で説明される本発明の他の実施形態によるＯＳＤデータ回路は、いかなる時点でもＯＳＤデータ全体の一つのラインや一部分のみを保存してメモリを節減する。このような実施形態によると、ディスプレイ駆動チップのメモリがより節減される。図８、図９、及び図１０において、図６及び図７と同じ部分には同じ符号を付与して、その重複説明は省略する。
【００３９】
図８は、本発明の他の実施形態によるディスプレイドライバのブロック図である。
【００４０】
図８を参照すると、ディスプレイ駆動チップ４００′は、実施形態においてＯＳＤデータの一部分のみを保存したり、ＯＳＤデータの一つの行のみを保存して、ＯＳＤデータを部分別に出力したり、行別に出力するＯＳＤデータ回路６０２を含む。従って、このような実施形態でＯＳＤデータ回路６０２は、ＯＳＤデータ全体のためのメモリを含む必要がない。ＯＳＤデータ回路６０２は、一度にＯＳＤデータの一つの行又はＯＳＤデータの一部分のみを保存することができる。従って、ディスプレイ駆動チップ４００′のサイズは、図６に図示されたディスプレイ駆動チップ４００のサイズに対してより小さくなることができる。ＯＳＤデータ回路６０２が、図６に図示されたＯＳＤデータ回路４０２に対して小型化されることができるためである。ＯＳＤデータ回路６０２は、従来技術によるイメージデータ回路２０４と共に使用されることができる。
【００４１】
図９及び図１０は、図８に図示されたイメージデータ回路４０４及びＯＳＤデータ回路６０２のそれぞれの一例のブロック図である。図９において、イメージデータ回路４０４は、図７に図示されたイメージデータ回路４０４と同じであり、その重複説明は省略する。
【００４２】
図１０は、図８に図示されたＯＳＤデータ回路６０２の一例のブロック図である。図１０に示すように、ＯＳＤデータ回路６０２は、ＯＳＤ行制御回路７１０を含む。ＯＳＤ行制御回路７１０は、実施形態においてはＯＳＤデータを行単位で受信するか、ＯＳＤデータの部分単位で受信する。ＯＳＤ行保存回路７２０は、ＯＳＤ行制御回路７１０に応答して、行単位で受信されたＯＳＤデータの一つの行を保存して、保存されたＯＳＤデータの一つの行を出力する。この場合、ＯＳＤ行保存回路７２０は、一つの行を保存する回路である。他の実施形態において、ＯＳＤ行保存回路７２０は、ＯＳＤ行制御回路７１０に応答して、部分別に受信されたＯＳＤデータの一部分の少なくとも一つのサブセットを保存し、保存されたＯＳＤデータの少なくとも一つのサブセットを出力する。従って、この場合に、ＯＳＤ行保存回路７２０は、ＯＳＤデータのサブセット（複数の行）を保存する回路である。
【００４３】
実施形態においてＯＳＤ行制御回路７１０は、複数のシフトレジスタを具備し、ＯＳＤ行保存回路７２０は、複数のラッチを具備する。シフトレジスタの数は、一つの行のピクセルの数に相応するか、その倍数であり得る。しかし、全体ＯＳＤデータより小さい。又、ラッチの数は、一つの行のピクセルの数に相応するか、その倍数であり得るが、全体ＯＳＤデータを超えない。従って、図８、図９、及び図１０の実施形態において、与えられた時間にＯＳＤデータ回路６０２にＯＳＤデータ全部を全部保存せず、一部のみを保存して、ＯＳＤデータ回路のメモリ量を減らす。
【００４４】
図１１は、図６及び図７に図示されたディスプレイドライバでイメージデータ及び／又はＯＳＤデータを生成するために行われる動作のタイミング図である。図１１に示すように、水平同期信号（ＨＳＹＮＣ）が行データタイミングを提供し、ドットクロック（ＤＯＴＣＬＫ）がピクセルタイミングを提供する。ＯＳＤデータがディスプレイに提供される時、ＯＳＤ信号（ＯＳＤ）が活性化される。ディスプレイのＯＳＤ領域が生成されないタイムインターバル（Ａ）及びＯＳＤ領域が生成されたタイムインターバル（Ｂ）の間、ＲＧＢデータのようなイメージデータが提供される。ＯＳＤ領域データがディスプレイに提供されるタイムインターバル（Ｂ）の間、ＯＳＤデータがＯＳＤデータ回路４０２から提供される。タイムインターバル（Ｂ）の間、アルファブレンディング回路４０６により、イメージデータ及びＯＳＤデータからアルファブレンディングデータが生成される。ディスプレイデータは、タイムインターバル（Ａ）の間はイメージデータに相応し、タイムインターバル（Ｂ）の間はアルファブレンディングデータに相応する。
【００４５】
図１２は、図８、図９、及び図１０に図示されたディスプレイドライバでイメージデータ及び／又はＯＳＤデータを生成するために行われる動作のタイミング図である。図１２のタイミング図は、図１１と比較する時、ＯＳＤデータ回路がイメージデータ回路に同期化されるようにダミー（ｄｕｍｍｙ）ＯＳＤデータがタイムインターバル（Ａ）の間提供されることが分かる。これは、ＯＳＤデータ回路がＯＳＤデータの一つの行や一部分のみを保存するためである。しかし、この場合にダミーＯＳＤデータが必ず必要となるものではない。
【００４６】
図１３は、本発明の多様な実施形態によってＯＳＤデータを選択的に表示する動作を説明するための状態図である。図１状態１０１０は、ＲＧＢ活性信号（ＲＧＢ）及びＯＳＤ活性信号（ＯＳＤ）が全部１の場合である。この時には、ＲＧＢデータ及びＯＳＤデータが全部出力され、図１１及び図１２でＯＳＤ領域（Ｂ）に該当される。第２状態１０２０は、ＲＧＢ活性信号（ＲＧＢ）は１であり、ＯＳＤ活性信号（ＯＳＤ）は０の場合である。この際には、ＲＧＢデータのみが表示され、図１１及び図１２でタイムインターバル（Ａ）に該当される。最後に、第３状態１０３０は、ＲＧＢ活性信号（ＲＧＢ）は０であり、ＯＳＤ活性信号（ＯＳＤ）は１の場合である。この際には、ＯＳＤデータのみが表示される。即ち、第３状態１０３０には混合が発生しない。
【００４７】
図１４は、本発明の実施形態によってイメージデータ及び／又はＯＳＤデータを生成するために行われる動作のフローチャートである。図１４を参照すると、いかなる時点でもディスプレイデータの一部分以上を保存しないディスプレイ駆動チップで、ＯＳＤデータの一部分及びディスプレイデータの一部分が反復的に結合される（１１１０）。以後に、追加的なイメージ及び／又はＯＳＤデータがあるかの可否を判断する（１１２０）。追加的なイメージ及び／又はＯＳＤデータがあると、更に１１１０段階に戻って、ＯＳＤデータの一部分及びディスプレイデータの一部分を反復的に結合する。実施形態によってＯＳＤデータの一部分は、ＯＳＤデータの一つの行でもあり、ＯＳＤデータの二つ以上の行でもあり得る。又、イメージデータの一部分は、イメージデータの一つの行でもあり、イメージデータの二つ以上の行でもあり得る。実施形態によって、１１１０段階及び１１２０段階が行われ、ＯＳＤデータの一部分及びディスプレイ駆動チップのディスプレイデータの一部分が反復的に結合されることもできる。この際、ディスプレイ駆動チップは、ディスプレイデータの一部分以上を保存せず、ＯＳＤデータの一部分以上を保存しない。
【００４８】
図１５は、ディスプレイ駆動チップでディスプレイデータの一部分以上を保存せず、反復的にＯＳＤデータの一部分及びディスプレイデータの一部分を結合するために行われる動作のフローチャートである。図１５のフローチャートは、図１４の１１１０段階及び１１２０段階に相応し、図６、図７、及び図１１で説明された実施形態に相応する。図１５を参照すると、ディスプレイ駆動チップにＯＳＤデータ全体が保存される（１２１０）。以後にディスプレイ駆動チップで、イメージデータの順次的な一部分が受信される（１２２０）。以後に、ディスプレイ駆動チップにおいて、以前に受信されたイメージデータの順次的な一部分上に、現在受信されたイメージデータの順次的な一部分が保存される（１２３０）。最後に、ディスプレイ駆動チップに保存されているＯＳＤデータの順次的な一部分及びディスプレイ駆動チップに保存されている現在受信されたイメージデータの順次的な一部分が結合される（１２４０）。
【００４９】
図１６は、ディスプレイ駆動チップでディスプレイデータの一部分以上を保存せず、ＯＳＤデータの一部分以上を保存せず、反復的にＯＳＤデータの一部分及びディスプレイデータの一部分を結合するために行われる動作のフローチャートである。図１６のフローチャートは、図１４の１１１０段階及び１１２０段階に相応し、図８、図９、図１０、及び図１２で説明された実施形態に相応する。図１６を参照すると、ディスプレイ駆動チップにＯＳＤデータの順次的な一部分が保存される（１３１０）。以後に、ディスプレイ駆動チップで、イメージデータの順次的な一部分が受信される（１３２０）。以後にディスプレイ駆動チップで、以前に受信されたＯＳＤデータの順次的な一部分上に現在受信されたＯＳＤデータの順次的な一部分が保存される（１３３０）。以後に、ディスプレイ駆動チップで、以前に受信されたイメージデータの順次的な一部分上に、現在受信されたイメージデータの順次的な一部分が保存される（１３４０）。最後に、ディスプレイ駆動チップに保存されている現在受信されたＯＳＤデータの順次的な一部分及び現在受信されたイメージデータの順次的な一部分が選択的に結合される（１３５０）。
【００５０】
図１７は、図１５のような本発明の一実施形態の詳細なフローチャートである。図１７を参照すると、まずイメージデータが受信される（１４１０）。これは、イメージ行制御回路５１０で行われることができる。以後に、イメージデータはラインデータに転換される（１４２０）。これは、イメージ行保存回路５２０で行われることができる。以後に、ＯＳＤデータが受信され、ＯＳＤメモリに保存される（１４３０）。これは、ＯＳＤデータ回路４０２で行われることができる。以後に、ＯＳＤデータはラインデータに変換される（１４４０）。
【００５１】
図１７を更に参照すると、以後にアルファ−混合比率（α−ｂｌｅｎｄｉｎｇ  ｒａｔｉｏ）に応じて変換されたイメージデータ及び変換されたＯＳＤデータから混合されたデータが生成される（１４５０）。これは、アルファブレンディング回路４０６で行われることができる。以後に、混合されたデータと変換されたイメージデータとの間の選択が行われる（１４６０）。これは、マルチプレクサ１４０で行われることができる。以後に、選択されたデータが混合されたデータであるかの可否を判断する（１４７０）。選択されたデータが混合されたデータであると、混合されたデータが出力される（１４９０）。これは、図１２のＢ領域で行われることができる。反面に、混合されたデータが選択されないと、変換されたイメージデータが出力される（１４８０）。これは、図１２のＡ領域で行われることができる。
【００５２】
図１８は、図１６のような本発明の一実施形態の詳細なフローチャートである。図１８を参照すると、まずイメージデータが受信される（１５１０）。これは、イメージ行制御回路５１０で行われることができる。以後に、イメージデータはラインデータに転換される（１５２０）。これは、イメージ行保存回路５２０で行われることができる。以後に、ＯＳＤデータが受信される。これは、ＯＳＤ行制御回路７１０で行われることができる。以後に、ＯＳＤデータがラインデータに変換される（１５４０）。これは、ＯＳＤ保存回路７２０で行われることができる。以後に、アルファ−混合比率に応じて変換されたイメージデータ及び変換されたＯＳＤデータから混合されたデータが生成される（１５５０）。これは、アルファブレンディング回路４０６で行われることができる。以後に、混合されたデータと変換されたイメージデータとの間の選択が行われる（１５６０）。これは、マルチプレクサ４０８で行われることができる。以後に、選択されたデータが混合されたデータであるかの可否を判断する（１５７０）。選択されたデータが混合されたデータであると、混合されたデータが出力される（１５９０）。これは、図１２のＢ領域で行われることができる。反対に、混合されたデータが選択されないと、変換されたイメージデータが出力される（１５８０）。これは、図１２のＡ領域で行われることができる。
【００５３】
以上、本発明の実施形態によって詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明を修正または変更できる。
【産業上の利用可能性】
【００５４】
本発明によると、パームトップコンピュータ又は携帯用デバイス等のような小型／低電力が要求される製品に効果的に用いられることができる。
【図面の簡単な説明】
【００５５】
【図１】ＯＳＤデータを含むディスプレイの図である。
【図２】ＯＳＤデータを含むディスプレイの図である。
【図３】従来技術によるディスプレイ駆動チップのブロック図である。
【図４】図３に図示されたイメージデータ回路のブロック図である。
【図５】図３に図示されたＯＳＤデータ回路のブロック図である。
【図６】本発明の一実施形態によるディスプレイドライバのブロック図である。
【図７】図６に図示されたイメージデータ回路の一例のブロック図である。
【図８】本発明の他の実施形態によるディスプレイドライバのブロック図である。
【図９】図８に図示されたイメージデータ回路の一例のブロック図である。
【図１０】図８に図示されたＯＳＤデータ回路の一例のブロック図である。
【図１１】図６及び図７に図示されたディスプレイドライバでイメージデータ及び／又はＯＳＤデータを生成するために行われる動作のタイミング図である。
【図１２】図８、図９、及び図１０に図示されたディスプレイドライバでイメージデータ及び／又はＯＳＤデータを生成するために行われる動作のタイミング図である。
【図１３】本発明の多様な実施形態においてＯＳＤデータを選択的に表示する動作を説明するための状態図である。
【図１４】本発明の多様な実施形態においてイメージデータ及び／又はＯＳＤデータを生成するために行われる動作のフローチャートである。
【図１５】本発明の多様な実施形態においてイメージデータ及び／又はＯＳＤデータを生成するために行われる動作のフローチャートである。
【図１６】本発明の多様な実施形態においてイメージデータ及び／又はＯＳＤデータを生成するために行われる動作のフローチャートである。
【図１７】本発明の多様な実施形態においてイメージデータ及び／又はＯＳＤデータを生成するために行われる動作のフローチャートである。
【図１８】本発明の多様な実施形態においてイメージデータ及び／又はＯＳＤデータを生成するために行われる動作のフローチャートである。
【符号の説明】
【００５６】
４００    ディスプレイ駆動チップ
４０２    ＯＳＤデータ回路
４０４    イメージデータ回路
４０６    アルファブレンディング回路
４０８    マルチプレクサ
４１２    結合回路
４２０    ディスプレイ
４３０    プロセシング回路
４３２    マイクロプロセッサ
４３４    アプリケーションプロセッサ
【図３】
2005099796.tif 000003
【図４】
2005099796.tif 000004
【図５】
2005099796.tif 000005
【図６】
2005099796.tif 000006
【図７】
2005099796.tif 000007
【図８】
2005099796.tif 000008
【図９】
2005099796.tif 000009
【図１０】
2005099796.tif 000010
【図１１】
2005099796.tif 000011
【図１２】
2005099796.tif 000012
【図１３】
2005099796.tif 000013
【図１４】
2005099796.tif 000014
【図１５】
2005099796.tif 000015
【図１６】
2005099796.tif 000016
【図１７】
2005099796.tif 000017
【図１８】
2005099796.tif 000018
【図１】
2005099796.tif 000019
【図２】
2005099796.tif 000020