(57)【要約】【課題】ボルテージフォロワ型電流プログラム方式の画素回路を構成するトランジスタの個数を減らす。【解決手段】駆動トランジスタＴ３は、電圧供給線Ｌａと有機ＥＬ素子ＯＥＬとの間に設けられているとともに、駆動期間において、データに応じた駆動電流ＩＯＥＬを発生する。キャパシタＣの一方の電極は、駆動トランジスタＴ３のゲートに接続され、その他方の電極は、駆動トランジスタＴ３と有機ＥＬ素子ＯＥＬとを接続する接続端に接続されている。キャパシタＣは、駆動期間よりも前の書込期間において、データ線Ｘを介して供給されたデータ電流Ｉdataに応じたデータを保持する。【選択図】図２
2005099764.tif 000002
【特許請求の範囲】
【請求項１】
電気光学装置において、
複数の走査線と、
複数のデータ線と、
複数の電圧供給線と、
前記複数の電圧供給線のそれぞれに対する電圧供給を制御するスイッチ回路と、
前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素回路と、を含み、
前記複数の画素回路のそれぞれは、
駆動期間に自己を駆動電流が流れる電気光学素子と、
前記複数の電圧供給線のうちの一つの電圧供給線と前記電気光学素子との間に設けられているとともに、その導通状態が前記駆動電流の電流レベルに対応するｎチャネル型の駆動トランジスタと、
一方の電極が前記駆動トランジスタのゲートに接続され、他方の電極が前記駆動トランジスタと前記電気光学素子とを接続する接続端に接続されているとともに、前記駆動期間よりも前の書込期間に前記データ電流に応じた電荷を保持するキャパシタと
を有することを特徴とする電気光学装置。
【請求項２】
前記複数の画素回路の各々は、
一方の端子が前記複数のデータ線のうちの一つに接続され、前記複数の走査線のうちの一つの走査線を介して供給される走査信号によって導通制御される第１のスイッチングトランジスタと、
一方の端子が前記一つの電圧供給線に接続され、他方の端子が前記駆動トランジスタの前記ゲートに接続されている第２のスイッチングトランジスタと
をさらに有することを特徴とする請求項１に記載された電気光学装置。
【請求項３】
請求項１に記載の電気光学装置において、
前記複数の走査線は、複数の第１の副走査線と複数の第２の副走査線とを含み、
前記複数の画素回路の各々は、
一方の端子が前記複数のデータ線のうちの一つに接続され、前記複数の第１の副走査線のうちの一つの副走査線を介して供給される第１の走査信号によって導通制御される第１のスイッチングトランジスタと、
一方の端子が前記一つの電圧供給線に接続され、他方の端子が前記駆動トランジスタの前記ゲートに接続され、前記複数の第２の副走査線を介して供給される第２の走査信号によって導通制御される第２のスイッチングトランジスタと、
を有することを特徴とする電気光学装置。
【請求項４】
請求項１乃至３のいずれかに記載の電気光学装置において、
前記複数の電圧供給線の各々は複数の電圧に設定できること、
を特徴とする電気光学装置。
【請求項５】
請求項１乃至４のいずれかに記載の電気光学装置において、
アニール期間において前記駆動トランジスタには、前記駆動電流の方向とは逆方向の電流が流れること、
を特徴とする電気光学装置。
【請求項６】
請求項１乃至４のいずれかに記載の電気光学装置において、
アニール期間における前記駆動トランジスタは、前記書込期間において前記データ電流によって設定される前記駆動トランジスタの導通状態のうち最も低い導通状態と同等またはそれ以下の導通状態に設定されること、
を特徴とする電気光学装置。
【請求項７】
請求項１乃至６のいずれかに記載の電気光学装置において、
複数の電圧供給線は、前記複数のデータ線と交差する方向に延在していること、
を特徴とする電気光学装置。
【請求項８】
電気光学装置において、
複数の走査線と、
複数のデータ線と、
前記複数のデータ線と交差する方向に延在している複数の電圧供給線と、
前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素回路と、を含み、
前記複数の画素回路の一つの画素回路は、
駆動トランジスタと、
前記駆動トランジスタの導通状態に応じて輝度が設定される電気光学素子と、
一方の電極が前記駆動トランジスタのゲートに接続され、他方の電極が前記駆動トランジスタと前記電気光学素子とを接続する接続端に接続されているとともに、前記データ線を介して前記一つの画素回路に供給されたデータ電流に応じた前記データを保持するキャパシタと、
を有することを特徴とする電気光学装置。
【請求項９】
請求項８に記載の電気光学装置において、
前記複数の電圧供給線のうちの一つの電圧供給線には、前記複数の画素回路のうち前記複数の走査線のうち一つの走査線の延在する方向に並んだ一群の複数の画素回路が接続されていることを特徴とする電気光学装置。
【請求項１０】
請求項８または９に記載の電気光学装置において、
前記複数の画素回路の各々は、
前記駆動トランジスタと、
前記複数の走査線のうちの一つの走査線を介して供給される走査信号により制御される第１のスイッチングトランジスタと、
前記駆動トランジスタのゲートとドレインとの電気的接続を制御する第２のスイッチングトランジスタと、を含み、
前記複数の画素回路の各々に含まれるトランジスタは、前記駆動トランジスタと、前記第１のスイッチングトランジスタと、前記第２のスイッチングトランジスタの３個のみであること、
を特徴とする電気光学装置。
【請求項１１】
複数の走査線と、
複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交差部に対応して複数の画素回路が設けられ、
前記複数の画素回路の各々は、
電気光学素子と、
第１の端子と第２の端子とを有し、前記第１の端子と前記第２の端子との間にチャネル領域を備えた駆動トランジスタと、
第１の電極が前記駆動トランジスタの第１のゲートに接続され、第２の電極が前記第１の端子に接続されたキャパシタと、
前記複数の走査線の一つに第２のゲートが接続され、第３の端子と第４の端子とを有し、前記第３の端子と前記第４の端子との間にチャネル領域を備えた第１のトランジスタと、
第３のゲートと、第５の端子、と第６の端子と、を有し、前記第５の端子と前記第６の端子と間にチャネル領域を備えた第２のトランジスタと、を含み、
前記第４の端子は、前記複数のデータ線のうちの一つのデータ線に接続され、
前記電気光学素子は前記第１の端子に接続されており、
前記複数の画素回路の各々に含まれるトランジスタは、前記駆動トランジスタと、前記第１のトランジスタと、前記第２のトランジスタのみであること、
を特徴とする電気光学装置。
【請求項１２】
請求項１１に記載の電気光学装置において、
前記第５の端子は前記第１のゲートに接続され、
前記第６の端子は前記第２の端子に接続されていること、
を特徴とする電気光学装置。
【請求項１３】
請求項１１に記載の電気光学装置において、
前記第３の端子は、前記キャパシタの前記第２の電極及び前記第１の端子に接続されていること、
を特徴とする電気光学装置。
【請求項１４】
請求項１１に記載の電気光学装置において、
前記第５の端子は前記第１のゲートに接続され、
前記第６の端子は前記第３のゲートに直接接続されていること、
を特徴とする電気光学装置。
【請求項１５】
請求項１４に記載の電気光学装置において、
さらに複数の第１の電圧供給線と、
複数の第２の電圧供給線と、を含み、
前記第２の端子は前記複数の第１の電圧供給線のうちの一つに接続され、
前記第６の端子は前記複数の第２の電圧供給線のうちの一つに接続され、
前記複数の第２の電圧供給線の各々は、複数の電位に設定可能であること、
を特徴とする電気光学装置。
【請求項１６】
請求項１４に記載の電気光学装置において、
さらに複数の第１の電圧供給線と、
複数の第２の電圧供給線と、を含み、
前記第２の端子は前記複数の第１の電圧供給線のうちの一つに接続され、
前記第６の端子は前記複数の第２の電圧供給線のうちの一つに接続され、
前記複数の第２の電圧供給線の各々は、所定電圧及びフローティング状態のいずれにも設定可能であること、
を特徴とする電気光学装置。
【請求項１７】
請求項１５または１６に記載の電気光学装置において、
前記複数の第１の電圧供給線及び前記複数の第２の電圧供給線は、それぞれ前記複数のデータ線と交差する方向に延在すること、
を特徴とする電気光学装置。
【請求項１８】
請求項１４記載の電気光学装置において、
さらに複数の第１の電圧供給線と、
複数の第２の電圧供給線と、を含み、
前記第２の端子は前記複数の第１の電圧供給線のうちの一つの第１の電圧供給線に接続され、
前記第６の端子は前記複数の第２の電圧供給線のうちの一つの第２の電圧供給線に接続され、
前記第２のトランジスタをデータ電流を通過させることにより前記駆動トランジスタの導通状態を設定する書込期間の少なくとも一部において、前記一つの第２の電圧供給線の電位は所定電位に設定されること、
を特徴とする電気光学装置。
【請求項１９】
前記画素回路に含まれるすべてのトランジスタは、アモルファスシリコンによって形成されたｎチャネル型のトランジスタであることを特徴とする請求項１乃至１８のいずれかに記載された電気光学装置。
【請求項２０】
請求項１乃至１９のいずれかに記載された電気光学装置を実装したことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置、特に電気光学装置および電子機器に係り、特に、ボルテージフォロワ型電流プログラム方式の画素回路に関する。
【背景技術】
【０００２】
近年、有機ＥＬ（Electronic Luminescence）素子を用いたディスプレイが注目されている。有機ＥＬ素子は、自己を流れる駆動電流に応じて輝度が設定される電流駆動型素子の一つである。有機ＥＬ素子を用いた画素へのデータ書込方式の一つとして、データ線へのデータの供給を電流ベースで行う電流プログラム方式がある。図１０は、ボルテージフォロワ型（ソースフォロワ型と呼ぶこともある）の電流プログラム方式における従来の画素回路図である。この画素回路は、有機ＥＬ素子ＯＥＬ、キャパシタＣおよび４つのｎチャネル型のトランジスタで構成されている。スイッチングトランジスタＴ１，Ｔ２をオンさせて、キャパシタＣへのデータの書き込みを行う書込期間において、駆動トランジスタＴ３と電源電圧Ｖｄｄとを電気的に分離すべく、制御トランジスタＴ４をオフさせる。駆動トランジスタＴ３の一端（ドレイン）に電源電圧Ｖｄｄを供給する制御トランジスタＴ４は、画素回路毎に設けられており、走査線の延在方向に対応した画素行単位で制御される。
【０００３】
なお、本発明と関連性を有する先願としては、本出願人が既に出願した特願２００２−２５５２５５号がある。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明の目的の一つは、ボルテージフォロワ型電流プログラム方式の画素回路を構成するトランジスタの個数を減らすことである。
【０００５】
本発明の他の目的としては、駆動トランジスタの閾値電圧等の特性の変動や劣化を抑制することである。
【課題を解決するための手段】
【０００６】
かかる課題を解決するために、本発明の第１の電気光学装置は、複数の走査線と、複数のデータ線と、複数の電圧供給線と、前記複数の電圧供給線のそれぞれに対する電圧供給を切り換えるスイッチ回路と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素回路と、を含み、前記複数の画素回路のそれぞれは、駆動期間に自己を駆動電流が流れる電気光学素子と、前記複数の電圧供給線のうちの一つの電圧供給線と前記電気光学素子との間に設けられているとともに、その導通状態が前記駆動電流の電流レベルに対応するｎチャネル型の駆動トランジスタと、一方の電極が前記駆動トランジスタのゲートに接続され、他方の電極が前記駆動トランジスタと前記電気光学素子とを接続する接続端に接続されているとともに、前記駆動期間よりも前の書込期間において、前記データ線を介して供給されたデータ電流に応じた電荷を保持するキャパシタとを有することを特徴とする。
【０００７】
上記の電気光学装置において、前記複数の画素回路の各々は、一方の端子が前記複数のデータ線のうちの一つに接続され、前記複数の走査線のうちの一つの走査線を介して供給される走査信号によって導通制御される第１のスイッチングトランジスタと、一方の端子が前記一つの電圧供給線に接続され、他方の端子が前記駆動トランジスタの前記ゲートに接続されている第２のスイッチングトランジスタとをさらに有していてもよい。
【０００８】
上記の電気光学装置において、前記複数の走査線は、複数の第１の副走査線と複数の第２の副走査線とを含み、前記複数の画素回路の各々は、一方の端子が前記複数のデータ線のうちの一つに接続され、前記複数の第１の副走査線のうちの一つの副走査線を介して供給される第１の走査信号によって導通制御される第１のスイッチングトランジスタと、一方の端子が前記一つの電圧供給線に接続され、他方の端子が前記駆動トランジスタの前記ゲートに接続され、前記複数の第２の副走査線を介して供給される第２の走査信号によって導通制御される第２のスイッチングトランジスタとを備えていてもよい。
【０００９】
上記の電気光学装置において、前記複数の電圧供給線の各々は複数の電圧に設定できるようにすることが好ましい。
【００１０】
上記の電気光学装置において、アニール期間において前記駆動トランジスタには、前記駆動電流の方向とは逆方向の電流が流れるように設定してもよい。このようにすることにより前記駆動トランジスタの閾値電圧シフトや劣化等の特性の変化を抑制することができる。
【００１１】
上記の電気光学装置において、アニール期間における前記駆動トランジスタは、前記書込期間において前記データ電流によって設定される前記駆動トランジスタの導通状態のうち最も低い導通状態と同等またはそれ以下の導通状態に設定されるようにしてもよい。
【００１２】
上記の電気光学装置において、複数の電圧供給線は、前記複数のデータ線と交差する方向に延在していることが好ましい。
【００１３】
第２の電気光学装置は、複数の走査線と、複数のデータ線と、前記複数のデータ線と交差する方向に延在している複数の電圧供給線と、前記複数の走査線と前記複数のデータ線との交差に対応して設けられた複数の画素回路と、を含み、前記複数の画素回路の一つの画素回路は、駆動トランジスタと、前記駆動トランジスタの導通状態に応じて輝度が設定される電気光学素子と、一方の電極が前記駆動トランジスタのゲートに接続され、他方の電極が前記駆動トランジスタと前記電気光学素子とを接続する接続端に接続されているとともに、前記データ線を介して前記一つの画素回路に供給されたデータ電流に応じた電荷を保持するキャパシタとを有することを特徴とする。
【００１４】
上記の電気光学装置において、前記複数の電圧供給線のうちの一つの電圧供給線には、前記複数の画素回路のうち前記複数の走査線のうち一つの走査線の延在する方向に並んだ一群の複数の画素回路が接続されていることが好ましい。
【００１５】
上記の電気光学装置において、前記複数の画素回路の各々は、前記駆動トランジスタと、前記複数の走査線のうちの一つの走査線を介して供給される走査信号により制御される第１のスイッチングトランジスタと、前記駆動トランジスタのゲートとドレインとの電気的接続を制御する第２のスイッチングトランジスタと、を含み、前記複数の画素回路の各々に含まれるトランジスタは、前記駆動トランジスタ、前記第１のスイッチングトランジスタ、及び前記第２のスイッチングトランジスタの３個のみであることが好ましい。
【００１６】
本発明の第３の電気光学装置は、複数の走査線と、複数のデータ線と、前記複数の走査線と前記複数のデータ線との交差部に対応して複数の画素回路が設けられ、前記複数の画素回路の各々は、電気光学素子と、第１の端子と第２の端子とを有し、前記第１の端子と前記第２の端子との間にチャネル領域を備えた駆動トランジスタと、第１の電極が前記駆動トランジスタの第１のゲートに接続され、第２の電極が前記第１の端子に接続されたキャパシタと、前記複数の走査線の一つに第２のゲートが接続され、第３の端子と第４の端子とを有し、前記第３の端子と前記第４の端子との間にチャネル領域を備えた第１のトランジスタと、第３のゲートと、第５の端子と、第６の端子と、を有し、前記第５の端子と前記第６の端子と間にチャネル領域を備えた第２のトランジスタと、を含み、前記第４の端子は、前記複数のデータ線のうちの一つのデータ線に接続され、前記電気光学素子は前記第１の端子に接続されており、前記複数の画素回路の各々に含まれるトランジスタは、前記駆動トランジスタと、前記第１のトランジスタと、前記第２のトランジスタのみであることを特徴とする。
【００１７】
上記の電気光学装置において、前記第５の端子は前記第１のゲートに接続され、前記第６の端子は前記第２の端子に接続されているようにしてもよい。
【００１８】
上記の電気光学装置において、前記第３の端子は、前記キャパシタの前記第２の電極及び前記第１の端子に接続されていてもよい。
【００１９】
上記の電気光学装置において、前記第５の端子は前記第１のゲートに接続され、前記第６の端子は前記第３のゲートに直接接続されていてもよい。
【００２０】
前記第６の端子を前記第３のゲートに直接接続することにより前記第２のトランジスタはダイオード接続型となる。前記第２のトランジスタは前記駆動トランジスタの特性を補償するためのトランジスタとして使用できる。
【００２１】
上記の電気光学装置において、さらに複数の第１の電圧供給線と、複数の第２の電圧供給線と、を含み、前記第２の端子は前記複数の第１の電圧供給線のうちの一つに接続され、前記第６の端子は前記複数の第２の電圧供給線のうちの一つに接続され、前記複数の第２の電圧供給線の各々は、複数の電位に設定可能であることが好ましい。
【００２２】
上記の電気光学装置において、さらに複数の第１の電圧供給線と、複数の第２の電圧供給線とを含み、前記第２の端子は前記複数の第１の電圧供給線のうちの一つに接続され、前記第６の端子は前記複数の第２の電圧供給線のうちの一つに接続され、前記複数の第２の電圧供給線の各々は、所定電圧及びフローティング状態のいずれにも設定可能であってもよい。前記所定電圧は複数であってもよい。
【００２３】
上記の電気光学装置において、前記複数の電圧供給線は、前記複数のデータ線と交差する方向に延在することが好ましい。
【００２４】
上記の電気光学装置において、さらに複数の第１の電圧供給線と、複数の第２の電圧供給線と、を含み、前記第２の端子は前記複数の第１の電圧供給線のうちの一つの第１の電圧供給線に接続され、前記第６の端子は前記複数の第２の電圧供給線のうちの一つの第２の電圧供給線に接続され、前記第２のトランジスタをデータ電流を通過させることにより前記駆動トランジスタの導通状態を設定する書込期間の少なくとも一部において、前記一つの第２の電圧供給線の電位は所定電位に設定されることが好ましい。
【００２５】
上記の電気光学装置において前記画素回路に含まれるすべてのトランジスタは、アモルファスシリコンによって形成されたｎチャネル型のトランジスタでであってもよい。
【００２６】
本発明の電子機器は上記の電気光学装置を電気光学装置を実装している。
【発明の効果】
【００２７】
本発明によれば、例えば、画素回路に含まれるトランジスタの個数の減らすことができるので、電気光学装置の製造における歩留まりの向上、開口率の向上、および画素回路の占有面積の低減を図ることが可能になる。また、逆バイアス等の印加が可能であるので、特にアモルファスシリコンＴＦＴで問題となる特性の変化や劣化の補償が可能である。
【発明を実施するための最良の形態】
【００２８】
（第１の実施形態）
図１は、第１の実施形態にかかる電気光学装置のブロック構成図である。表示部１は、例えば、ＴＦＴ（Thin Film Transistor）によって電気光学素子を駆動するアクティブマトリクス型の表示パネルである。本実施形態では、アモルファスシリコンによってＴＦＴが形成されているため、そのチャネル型は基本的にｎ型となる。この表示部１には、ｍドットＸｎライン分の画素群がマトリクス状（二次元平面的）に並んでいる。表示部１には、それぞれが水平方向に延在している走査線群Ｙ１〜Ｙｎと、それぞれが垂直方向に延在しているデータ線群Ｘ１〜Ｘｍとが設けられており、これらの交差に対応して画素２（画素回路）が配置されている。走査線Ｙ１〜Ｙｎのそれぞれは２種類の副走査線Ｙａ及びＹｂから構成されている。電圧供給線Ｌａ１〜Ｌａｎは、それぞれの走査線Ｙ１〜Ｙｎに対応して設けられており、データ線Ｘ１〜Ｘｍと交差する方向、換言すれば、走査線Ｙ１〜Ｙｎの延在方向に設けられている。電圧供給線Ｌａ１〜Ｌａｎのそれぞれには、１本の走査線Ｙの延在方向に対応する画素行（ｍドット分の画素２）が共通接続されている。なお、本実施形態では、１つの画素２を画像の最小表示単位としているが、１つの画素２をＲＧＢの３つのサブ画素で構成してもよい。
【００２９】
制御回路５は、図示しない上位装置より入力される垂直同期信号Ｖs、水平同期信号Ｈs、ドットクロック信号ＤＣＬＫおよび階調データＤ等に基づいて、走査線駆動回路３、データ線駆動回路４および電源線制御回路６を同期制御する。この同期制御の下、これらの回路３，４，６は、互いに協働して、表示部１の表示制御を行う。
【００３０】
走査線駆動回路３は、シフトレジスタ、出力回路等を主体に構成されており、走査線Ｙ１〜Ｙｎに走査信号を出力することによって、走査線Ｙ１〜Ｙｎの走査を行う。走査信号は、高電位レベル（以下「Ｈレベル」という）または低電位レベル（以下「Ｌレベル」という）の２値的な信号レベルをとり、データの書込対象となる画素行に対応する第１の副走査線Ｙａ及び第２の副走査線Ｙｂは、後述する画素回路２のｎ型のスイッチングトランジスタＴ１及びＴ２をオン状態とするため、ともにＨレベルに設定される。
【００３１】
データ線駆動回路４は、シフトレジスタ、ラインラッチ回路、出力回路等を主体に構成されている。このデータ線駆動回路４は、電流プログラム方式を採用している関係上、画素２の表示階調に相当するデータ（データ電圧Ｖdata）をデータ電流Ｉdataへと変換する可変電流源を含む。データ線駆動回路４は、１本の走査線Ｙを選択する期間に相当する１水平走査期間（１Ｈ）において、今回データを書き込む画素行に対するデータ電流Ｉdataの出力と、次の１Ｈで書き込みを行う画素行に関するデータのラッチとを同時に行う。ある１Ｈにおいて、データ線Ｘの本数に相当するｍ個のデータがラッチされる。そして、次の１Ｈにおいて、ラッチされたｍ個のデータは、データ電流Ｉdataに変換された上で、それぞれのデータ線Ｘ１〜Ｘｍに対して出力される。
【００３２】
電源線制御回路６は、シフトレジスタ、出力回路等を主体に構成されており、走査線駆動回路３による走査と呼応して、電圧供給線Ｌａ１〜Ｌａｎのそれぞれに対する電圧供給を切り換えるスイッチ回路７を制御する。このスイッチ回路７は、電圧供給線Ｌａ１〜ＬａｎのそれぞれをＶｄｄ及びＶｌｏｗという複数の電位のうちからいずれかの電位に設定するための回路である。スイッチ回路７は、電圧供給線Ｌａ１〜Ｌａｎに対応して設けられたｎ個のスイッチ部７ａで構成されており、これらは、電源線制御回路６から出力された制御信号ＳＣＦ１〜ＳＣＦｎによって制御される。
【００３３】
なお、スイッチ回路７は表示部１と同一基板上に設けてもよいし、表示部１とは別の基板上に設けてもよい。
【００３４】
図２は、本実施形態にかかるボルテージフォロワ型電流プログラム方式の画素回路図である。１つの画素回路は、電流駆動型素子の一形態である有機ＥＬ素子ＯＥＬ、３つのｎチャネル型のトランジスタＴ１〜Ｔ３およびデータを保持するキャパシタＣによって構成されている。第１のスイッチングトランジスタＴ１のゲートは、第１の走査信号ＳＥＬａが供給される１本の副走査線Ｙａに接続されている。第１のスイッチングトランジスタＴ１のソース及びドレインのうちいずれか一方の端子は、データ電流Ｉdataが供給される１本のデータ線Ｘに接続されており、他方の端子は、駆動トランジスタＴ３のソース及びドレインのうちいずれか一方に接続されている。
【００３５】
第２のスイッチングトランジスタＴ２のゲートは、副走査線Ｙｂに接続されている。第２のスイッチングトランジスタＴ２のソース及びドレインのいずれか一方の端子は、電圧供給線Ｌａに接続されていおり、他方の端子は、駆動トランジスタＴ３のゲートとキャパシタＣの一方の電極に接続されている。
【００３６】
駆動トランジスタのＴ３のソース及びドレインのうちいずれか一方の端子は、有機ＥＬ素子ＯＥＬの画素電極に接続されており、他方の端子は電圧供給線Ｌａに接続されている。
【００３７】
有機ＥＬ素子ＯＥＬの画素電極は本実施例ではアノード（陽極）として機能する。画素電極とは電気光学層を介して反対側に位置するカソード（陰極）には、電源電圧Ｖｄｄよりも低い基準電圧Ｖｓｓが印加されている。
【００３８】
キャパシタＣは、その一方の電極が駆動トランジスタＴ３のゲートに接続され、他方の電極は、駆動トランジスタＴ３のソース及びドレインのうち、有機ＥＬ素子ＯＥＬの画素電極側に位置する、一方の端子に接続されている。
【００３９】
図３は、図２に示した画素回路の動作タイミングチャートである。画素回路の動作プロセスは、１Ｆの前半期間である書込期間ｔ０〜ｔ１におけるデータの書込プロセスと、その後半期間である駆動期間ｔ１〜ｔ２における駆動プロセスとに大別されるが、本実施形態では、駆動期間ｔ１〜ｔ２の後、更にアニール期間ｔ２〜ｔ３を設け、駆動トランジスタの特性の変化及び劣化の抑制を行う。
【００４０】
まず、駆動期間ｔ１〜ｔ２よりも前の書込期間ｔ０〜ｔ１では、キャパシタＣに対するデータの書き込みが行われる。具体的には、走査信号ＳＥＬａ及びＳＥＬｂがＨレベルになって、スイッチングトランジスタＴ１及びＴ２が共にオン状態となる。これにより、データ線Ｘと駆動トランジスタＴ３の第１の端子とが第１のスイッチングトランジスタＴ１を介して電気的に接続されるとともに、駆動トランジスタＴ３は、トランジスタＴ２を介して、自己のゲートと自己の第２の端子とが電気的に接続されたダイオード接続となる。また、走査信号ＳＥＬａ及びＳＥＬｂがＨレベルになるのと「同期」して、制御信号ＳＣＦがにより、複数の電圧Ｖｄｄ及びＶｌｏｗのうちからＶｄｄが選択され、電圧供給線Ｌａの電位はＶｄｄに設定される。
【００４１】
本明細書では、「同期」という用語を、同一タイミングである場合のみならず、設計上のマージン等の理由で若干の時間的なオフセットを許容する意味で用いている。その結果、図４に示すように、電圧供給線Ｌａからデータ線Ｘに向って、第１のスイッチングトランジスタＴ１と駆動トランジスタＴ３とを介した電流経路が形成される。駆動トランジスタＴ３は、データ電流Ｉdataに応じたプログラム電流を自己のチャネルに流し、このデータ電流Ｉdataに応じた電圧が駆動トランジスタＴ３のソース電圧とゲート電圧の差ＶgｓとしてキャパシタＣに記憶される。
【００４２】
なお、駆動トランジスタＴ３のソース−ドレイン間を流れる電流がデータ線Ｘに選択的に流すためには、データ線Ｘの抵抗値を有機ＥＬ素子ＯＥＬの抵抗値に比べて十分低く設定しておくことが好ましいが、データ線Ｘ側に流れる電流値と有機ＥＬ素子ＯＥＬ側に流れる電流値の比を見積もれば、輝度をデータ電流Ｉdataの関数として正確に把握できる。書込期間ｔ０〜ｔ１において、有機ＥＬ素子ＯＥＬと駆動トランジスタＴ３が電気的に遮断されていないため、有機ＥＬ素子ＯＥＬが発光し始める場合がある。
【００４３】
つぎに、駆動期間ｔ１〜ｔ２では、駆動電流ＩＯＥＬが有機ＥＬ素子ＯＥＬを流れ、有機ＥＬ素子ＯＥＬが発光する。上述した書込期間ｔ０〜ｔ１が経過すると、走査信号ＳＥＬａ及びＳＥＬｂがＬレベルになり、スイッチングトランジスタＴ１及びＴ２が共にオフ状態となる。これにより、データ線Ｘと駆動トランジスタＴ３の第１の端子とが電気的に分離される。また、駆動トランジスタＴ３のゲートは駆動トランジスタＴ３の第２の端子から電気的に分離され、駆動トランジスタＴ３のダイオード接続も解除される。
【００４４】
その結果、図５に示すように、電源電圧Ｖｄｄから基準電圧Ｖｓｓに向かって、駆動トランジスタＴ３と有機ＥＬ素子ＯＥＬとを介した駆動電流の経路が形成される。有機ＥＬ素子ＯＥＬを流れる駆動電流ＩＯＥＬは、電圧供給線Ｌａと有機ＥＬ素子ＯＥＬとの間に設けられた駆動トランジスタＴ３のチャネル電流に対応し、その電流レベルは、キャパシタＣに蓄積されたゲート電圧とソース電圧との電圧差Ｖｇｓによって設定される。駆動期間ｔ１〜ｔ２の間の駆動トランジスタＴ３と有機ＥＬ素子ＯＥＬとの間のノードＮの電圧は、駆動電流の電流レベル等に応じて変化する場合があるが、キャパシタＣがノードＮと駆動トランジスタＴ３との間に配置されていたいわゆるボルテージフォロワ型回路となっているので、ノードＮの電圧に応じて駆動トランジスタＴ３のゲート電圧も変化して、ノードＮの電圧の変動をある程度補償することができる。
【００４５】
次のアニール期間ｔ２〜ｔ３は、このアニール期間ｔ２〜ｔ３は、駆動期間ｔ１〜ｔ２の間に駆動トランジスタＴ３を通過した駆動電流による駆動トランジスタＴ３の劣化や特性の変化（特に閾値電圧）を補償あるいは、回復させるために利用できる。
【００４６】
アニール期間において、走査信号ＳＥＬａは駆動期間ｔ１〜ｔ２に引き続いてＬレベルであるが、走査信号ＳＥＬｂはＨレベルとなり、第２のスイッチングトランジスタＴ２がオン状態となる。これに呼応して、スイッチ回路７により複数の電位からＶｌｏｗを選択し、電圧供給線Ｌａの電位をＶｌｏｗとする。これにより第２のスイッチングトランジスタＴ２を介して駆動トランジスタＴ３のゲートにＶｌｏｗが印加される。また、駆動期間ｔ１〜ｔ２の間にはドレインとして機能した第２の端子にもＶｌｏｗが印加される。
【００４７】
Ｖｌｏｗを基準電圧Ｖｓｓ近傍、またはＶｓｓ以下の電圧とすれば駆動トランジスタＴ３に非順バイアスが印加される。図６に示したＶｌｏｗの電位が十分低ければ、逆バイアス電流Ｉｒｅｖが流れる。
【００４８】
Ｖｌｏｗとして、駆動期間ｔ１〜ｔ２に駆動トランジスタＴ３のゲートに印加された電圧と、所定の基準電圧に対して異なる符号を有する電圧（例えば、負電圧）を用いれば、駆動トランジスタＴ３のゲートには負電圧が印加され、駆動トランジスタＴ３の回復は、より促進される。
【００４９】
このように、本実施形態では、ボルテージフォロワ型電流プログラム方式の画素回路において、画素回路に含まれるトランジスタの個数が３つで済む。このように、画素回路を構成するトランジスタの個数を減らすことで、表示部１に関する製造上の歩留まりや開口率の向上を図ることができるとともに、画素回路の占有面積の低減を図ることが可能になる。
【００５０】
なお、スイッチ回路７を構成するスイッチ部７ａは、例えば、増幅器としてのオペアンプを用いた構成してもよい。このような構成とすることにより電圧供給線Ｌａの電位を高速で設定することができる。
【００５１】
アニール期間ｔ２〜ｔ３は、有機ＥＬ素子ＯＥＬの非発光期間でもあるので、動画特性の向上にも寄与することができる。
【００５２】
（第２の実施形態）
図７は、第２の実施形態にかかるボルテージフォロワ型電流プログラム方式の画素回路図である。本実施形態では、２種類の電圧供給線Ｌａ，Ｌｂが画素回路に接続されている。第２の電圧供給線Ｌｂは、制御信号ＳＣＦによって導通制御されるスイッチ部７ｂを介して電源線Ｌｏに接続されており、第１の電圧供給線Ｌａは、電源線Ｌｏに直接接続されている。
【００５３】
１つの画素回路は、有機ＥＬ素子ＯＥＬ、３つのｎチャネル型のトランジスタＴ１、Ｔ３及びＴ４およびデータを保持するキャパシタＣによって構成されている。スイッチングトランジスタＴ１は、そのドレイン及びソースのうちいずれか一方及び他方が、それぞれデータ線Ｘ及び駆動トランジスタＴ３のゲートに接続されている。スイッチングトランジスタＴ１のゲートは走査線Ｙに接続され、走査線Ｙを介して供給される走査信号ＳＥＬによってスイッチングトランジスタＴ１の導通状態が制御される。補償用トランジスタＴ４は、ソース又はドレインのうちいずれか一方及び他方が、それぞれ、自己のゲート及びトランジスタＴ３のゲート接続されている。補償用トランジスタＴ４のゲートは第２の電圧供給線Ｌｂに接続されている。
【００５４】
駆動トランジスタＴ３は、そのドレイン又はソースのいずれか一方及び他方が、それぞれ、第１の電圧供給線Ｌａと有機ＥＬ素子ＯＥＬに接続されている。有機ＥＬ素子ＯＥＬのカソード（陰極）には、電源電圧Ｖｄｄよりも低い電圧Ｖｓｓが印加されている。また、キャパシタＣは、その一方の電極が駆動トランジスタＴ３のゲートに接続され、他方の電極が駆動トランジスタＴ３と有機ＥＬ素子ＯＥＬとを接続する接続端Ｎに接続されている。
【００５５】
つぎに、上記構成を有する画素回路の動作について説明する。この画素回路の動作プロセスは、書込期間ｔ０〜ｔ１におけるデータの書込プロセスと、駆動期間ｔ１〜ｔ２における駆動プロセスとに大別される。
【００５６】
まず、書込期間ｔ０〜ｔ１では、走査信号ＳＥＬがＨレベルになって、スイッチングトランジスタＴ１がオン状態となる。また、走査信号ＳＥＬがＨレベルになるのと呼応して、制御信号ＳＣＦもＨレベルになって、トランジスタ部７ｂもオン状態となる。これにより、図８に示すように、電源電圧Ｖｄｄに設定された第２の電圧供給線Ｌｂから、補償用トランジスタＴ４とスイッチングトランジスタＴ１とを介したデータ電流Ｉdataの経路が形成される。補償用トランジスタＴ４は、データ電流Ｉdataを自己のチャネルに流し、キャパシタＣには、発生したデータ電流Ｉdataに応じた電荷が蓄積され、データ電流Ｉdataに応じたゲート電圧が設定される。
【００５７】
つぎに、駆動期間ｔ１〜ｔ２では、データ電流Ｉdataにより設定された駆動トランジスタＴ３のゲート電圧に応じた駆動電流ＩＯＥＬが有機ＥＬ素子ＯＥＬを流れ、有機ＥＬ素子ＯＥＬが発光する。上述した書込期間ｔ０〜ｔ１が経過すると、走査信号ＳＥＬおよび制御信号ＳＣＦが共にＬレベルになり、スイッチングトランジスタＴ１およびトランジスタ部７ｂが共にオフする。これにより、駆動トランジスタＴ３のゲートはデータ線Ｘから電気的に分離されるとともに、補償用トランジスタＴ４が電源電位Ｖｄｄから電気的に切り離され、駆動トランジスタＴ３のゲートには電流が供給されなくなる。
【００５８】
駆動期間ｔ１〜ｔ２では、図９に示すように、電源電圧Ｖｄｄから基準電圧Ｖｓｓに向かって、駆動トランジスタＴ３と有機ＥＬ素子ＯＥＬとを介した駆動電流ＩＯＥＬの経路が形成される。有機ＥＬ素子ＯＥＬを流れる駆動電流ＩＯＥＬは、第１の電圧供給線Ｌａと有機ＥＬ素子ＯＥＬとの間に設けられた駆動トランジスタＴ３のチャネル電流に対応し、その電流レベルは、キャパシタＣの蓄積電荷に起因したゲート電圧Ｖｇによって制御される。有機ＥＬ素子ＯＥＬは、駆動トランジスタＴ３が発生した駆動電流ＩＯＥＬに応じた輝度で発光し、これによって、画素２の階調が設定される。
【００５９】
本実施形態によれば、上述した各実施形態と同様に、ボルテージフォロワ型電流プログラム方式の画素回路に含まれるトランジスタの個数を減らすことができる。その結果、表示部１に関する製造上の歩留まりや開口率の向上を図ることができるとともに、画素回路の占有面積の低減を図ることが可能になる。
【００６０】
トランジスタ７ｂの代わりに第１の実施形態で説明したスイッチ７ａを用いて、駆動期間ｔ１〜ｔ２の間の少なくとも１部を補償用トランジスタＴ４がオフ状態となるような電圧に設定してもよい。つまり、電源電圧Ｖｄｄと補償用トランジスタＴ４のゲートとの電気的接続をトランジスタ７ｂにより制御する代わりに第２の電圧供給線Ｌｂ自身の電圧を変化させることにより補償用トランジスタＴ４の導通状態を制御してもよい。
【００６１】
また、駆動トランジスタＴ３あるいはＴ４の特性の変化又は劣化を抑制するために、電源電圧Ｖddとは異なる電圧、具体的には基準電圧Ｖｓｓあるいはそれより低い電圧レベルを有する電圧を第１の電圧供給線Ｌａ、第２の電圧供給線Ｌｂを介して供給するようにてしてもよい。
【００６２】
上述した実施形態では、電気光学素子として有機ＥＬ素子ＯＥＬを用いた例について説明した。しかしながら、本発明はこれに限定されるものではなく、無機ＥＬ素子、フィールド・エミッション素子等の発光型電気光学素子は、もちろんのこと、透過率・反射率が電気信号によって変化するエレクトロクロミック素子、電気泳動表示素子に対しても広く適用可能である。
【００６３】
さらに、上述した実施形態にかかる電気光学装置は、例えば、テレビ、プロジェクタ、携帯電話機、携帯端末、モバイル型コンピュータ、パーソナルコンピュータ等を含む様々な電子機器に実装可能である。これらの電子機器に上述した電気光学装置を実装すれば、電子機器の商品価値を一層高めることができ、市場における電子機器の商品訴求力の向上を図ることができる。
【００６４】
電気光学素子以外にも、本発明の画素回路の概念は種々の被駆動素子の駆動に用いることができる。一例を挙げれば、バイオチップ等のセンシングデバイスとしても採用可能である。
【図面の簡単な説明】
【００６５】
【図１】電気光学装置のブロック構成図。
【図２】第１の実施形態にかかる画素回路図。
【図３】画素回路の動作タイミングチャート。
【図４】書込期間におけるデータ電流の経路を示す図。
【図５】駆動期間における駆動電流の経路を示す図。
【図６】アニール期間における電流の経路を示す図。
【図７】第２の実施形態にかかる画素回路図。
【図８】書込期間におけるデータ電流の経路を示す図。
【図９】駆動期間における駆動電流の経路を示す図。
【図１０】従来の画素回路図。
【符号の説明】
【００６６】
１  表示部
２  画素
３  走査線駆動回路
４  データ線駆動回路
５  制御回路
６  電源線制御回路
７  スイッチ回路
７ａ  スイッチ部
７ｂ  トランジスタ
Ｔ１〜Ｔ４  トランジスタ
Ｃ  キャパシタ
ＯＥＬ  有機ＥＬ素子
【図１】
2005099764.tif 000003
【図２】
2005099764.tif 000004
【図３】
2005099764.tif 000005
【図４】
2005099764.tif 000006
【図５】
2005099764.tif 000007
【図６】
2005099764.tif 000008
【図７】
2005099764.tif 000009
【図８】
2005099764.tif 000010
【図９】
2005099764.tif 000011
【図１０】
2005099764.tif 000012