(57)【要約】【課題】  フィルムから変換した映像信号の検出と、そのフィルム信号である場合の変換処理が簡単に行えるようにする。【解決手段】  入力した映像信号から、相互に１水平走査期間ずつ遅延した第１，第２，第３及び第４の４つの水平ラインの信号を得て、第４の水平ラインの信号を第２の水平ラインの信号と選択的に入れ替える第１の選択処理と、第２の水平ラインの信号を第４の水平ラインの信号と選択的に入れ替える第２の選択処理と、４つの水平ラインの信号のタイミングを一致させるタイミング一致処理と、タイミングが一致した４つの水平ラインの信号を比較してフィルム信号に対応した一定のパターンが検出されるか否か判定する判定処理と、判定処理に基づいて第１の選択処理と第２の選択処理を制御する制御処理とを行い、タイミングが一致した各水平ラインの信号を、所定の信号処理を行うための入力とする。【選択図】      図１  
2005130286.tif 000002
【特許請求の範囲】
【請求項１】
入力した映像信号から、第１の水平ラインと、その第１の水平ラインから１水平走査期間ずつ遅延した第２，第３及び第４の４つの水平ラインの信号を得て、
前記第４の水平ラインの信号を、前記第２の水平ラインの信号と選択的に入れ替える第１の選択処理と、
前記第２の水平ラインの信号を、前記第４の水平ラインの信号と選択的に入れ替える第２の選択処理と、
前記第１及び第２の選択処理が選択的に実行された後の４つの水平ラインの信号のタイミングを一致させるタイミング一致処理と、
前記タイミングが一致した４つの水平ラインの信号の内の、第１の水平ラインの信号と第３の水平ラインの信号とを比較して、フィルム信号に対応した一定のパターンが検出されるか否か判定する判定処理と、
前記判定処理に基づいて、少なくとも１水平走査期間遅延させたタイミングで、前記第１の選択処理と前記第２の選択処理を制御する制御処理と、
前記タイミング一致処理でタイミングが一致した４つの水平ラインの信号の内の少なくとも第２，第３及び第４の３つの水平ラインの信号を、所定の信号処理を行うための入力とする入力処理とを行う
映像信号処理方法。
【請求項２】
請求項１記載の映像信号処理方法において、
前記入力処理で入力した第２，第３及び第４の３つの水平ラインの信号に基づいて、水平ライン数又はフィールド周波数を変換する信号処理を行う
映像信号処理方法。
【請求項３】
請求項１記載の映像信号処理方法において、
前記タイミング一致処理は、前記第１の選択処理だけが選択的に実行された後の４つの水平ラインの信号について行い、
前記第２の選択処理については、前記タイミング一致処理でタイミングが一致した後の第２及び第４の水平ラインの信号から選択し、その選択された信号を前記入力処理で第２の水平ラインの信号として入力させる
映像信号処理方法。
【請求項４】
入力した映像信号から、第１の水平ラインと、その第１の水平ラインから１水平走査期間ずつ遅延した第２，第３及び第４の４つの水平ラインの信号を得て、
前記第４の水平ラインの信号を、前記第２の水平ラインの信号と選択的に入れ替える第１の選択処理と、
前記第１の選択処理が選択的に実行された後の４つの水平ラインの信号のタイミングを一致させるタイミング一致処理と、
前記タイミングが一致した４つの水平ラインの信号の内の、第２の水平ラインの信号を、第４の水平ラインの信号と選択的に入れ替える第２の選択処理と、
前記タイミングが一致した４つの水平ラインの信号の内の、第２の水平ラインの信号と第３の水平ラインの信号とを比較して、フィルム信号に対応した一定のパターンが検出されるか否か判定する判定処理と、
前記判定処理に基づいて、前記第１の選択処理と前記第２の選択処理を制御する制御処理と、
前記タイミング一致処理でタイミングが一致した４つの水平ラインの信号の内の少なくとも第２，第３及び第４の３つの水平ラインの信号を、所定の信号処理を行うための入力とする入力処理とを行う
映像信号処理方法。
【請求項５】
請求項４記載の映像信号処理方法において、
前記入力処理で入力した第２，第３及び第４の３つの水平ラインの信号に基づいて、水平ライン数又はフィールド周波数を変換する信号処理を行う
映像信号処理方法。
【請求項６】
入力した映像信号から、第１の水平ラインと、その第１の水平ラインから１水平走査期間ずつ遅延した第２，第３及び第４の４つの水平ラインの信号を得る入力手段と、
前記入力手段で得た第４の水平ラインの信号を、第２の水平ラインの信号と選択的に入れ替える第１の切替手段と、
前記入力手段で得た第２の水平ラインの信号を、第４の水平ラインの信号と選択的に入れ替える第２の切替手段と、
前記第１及び第２の切替手段での選択が実行された後の４つの水平ラインの信号のタイミングを一致させるタイミング一致手段と、
前記タイミング一致手段が出力する４つの水平ラインの信号の内の、第１の水平ラインの信号と第３の水平ラインの信号とを比較して、フィルム信号に対応した一定のパターンが検出されるか否か判定するフィルム判定手段と、
前記フィルム判定手段での判定結果に基づいて、少なくとも１水平走査期間遅延させたタイミングで、前記第１及び第２の切替手段を制御する制御手段と、
前記タイミング一致手段でタイミングが一致した４つの水平ラインの信号の内の少なくとも第２，第３及び第４の３つの水平ラインの信号を入力として所定の映像処理を行う映像処理手段とを備える
映像信号処理装置。
【請求項７】
請求項６記載の映像信号処理装置において、
前記映像処理手段は、水平ライン数又はフィールド周波数を変換する映像信号処理を行う手段である
映像信号処理装置。
【請求項８】
請求項６記載の映像信号処理装置において、
前記タイミング一致手段は、前記第１の切替手段だけが選択的に実行された後の４つの水平ラインの信号を入力とし、
前記第２の切替手段については、前記タイミング一致手段でタイミングが一致した後の第２及び第４の水平ラインの信号を選択する構成とし、その第２の切替手段で選択された信号を前記映像処理手段に入力する第２の水平ラインの信号とする
映像信号処理装置。
【請求項９】
入力した映像信号から、第１の水平ラインと、その第１の水平ラインから１水平走査期間ずつ遅延した第２，第３及び第４の４つの水平ラインの信号を得る入力手段と、
前記入力手段で得た第４の水平ラインの信号を、第２の水平ラインの信号と選択的に入れ替える第１の切替手段と、
前記第１の切替手段での選択が実行された後の４つの水平ラインの信号を、タイミングを一致させるタイミング一致手段と、
前記タイミング一致手段でタイミングが一致した４つの水平ラインの信号の内の、第２の水平ラインの信号を、第４の水平ラインの信号と選択的に入れ替える第２の切替手段と、
前記タイミングが一致した４つの水平ラインの信号の内の、第２の水平ラインの信号と第３の水平ラインの信号とを比較して、フィルム信号に対応した一定のパターンが検出されるか否か判定するフィルム判定手段と、
前記フィルム判定手段での判定結果に基づいて、前記第１及び第２の切替手段を制御する制御手段と、
前記タイミング一致手段でタイミングが一致した４つの水平ラインの信号の内の少なくとも第２，第３及び第４の３つの水平ラインの信号を入力として所定の映像所定を行う映像処理手段とを備える
映像信号処理装置。
【請求項１０】
請求項９記載の映像信号処理装置において、
前記映像処理手段は、水平ライン数又はフィールド周波数を変換する映像信号処理を行う手段である
映像信号処理装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、例えば映像信号処理方法及び装置に関し、例えばフィルム信号から生成させた映像信号が存在する場合に、その映像信号を倍速変換などの映像処理を行う技術に関する。
【背景技術】
【０００２】
従来、毎秒２４コマのフィルムに記録された映像（即ち２４Ｈｚの映像）を、フィールド周波数が６０Ｈｚの映像信号とする場合、いわゆる３−２プルダウン処理が行われ、また５０Ｈｚの映像信号とする場合、いわゆる２−２プルダウン処理が行われている。この３−２プルダウン処理や２−２プルダウン処理は、同じフィールドを繰り返す回数の調整で、フィルムに記録された映像のフィールド周波数を変換するものである。
【０００３】
ところで、近年映像信号をテレビジョン受像機などで受像処理する際には、フィールド周波数を２倍にしたり、或いは１フィールド中の水平ライン数を２倍などにする倍速変換を行って、高画質の映像を表示させることが多々ある。この倍速変換処理を行う場合には、隣接した複数のフィールドの映像信号から、変換後の１フィールドの映像信号を生成させる場合がある。ここで、上述したフィルムの映像を変換した映像信号の場合、別々のコマの映像から作られたフィールドを混ぜて、倍速変換処理で変換後の１フィールドの映像信号を生成させてしまうと、生成されるフィールドの映像が見にくいものになってしまう。このため、倍速変換処理の入力映像信号が、フィルム映像を変換した映像信号であるかを検出して、フィルム映像である場合に、同一のコマから作られたフィールドから倍速変換が行われるようにする必要がある。
【０００４】
図１０は、従来の３−２プルダウン処理されたフィルム映像を検出する構成を示した図である。３−２プルダウン処理は、フィールド周波数が６０Ｈｚの映像信号に適用される処理である。入力端子１に入力した映像信号は、第１のフィールドメモリ２により１フィールド期間遅延させ、さらにその遅延信号を第２のフィールドメモリ３により１フィールド期間遅延させて、現信号（Ｃｕｒ）と、その信号に対し１フィールド期間前の信号（１ＦＤ）及び２フィールド期間前の信号（２ＦＤ）の３つのフィールド期間の信号を同時に得て、フィルム検出回路４を介して信号処理回路５に入力させる。信号処理回路５では、同時に入力した３つのフィールド期間の映像信号を使用して、倍速変換処理を行う。フィルム映像の検出処理が必要ない場合には、３つのフィールド期間の信号をそのまま信号処理回路５に入力させれば良いが、入力映像信号がフィルム映像の映像信号である場合に、第１の切替スイッチ４ｂ及び第２の切替スイッチ４ｃでフィールド期間の入れ替え処理を行う。
【０００５】
即ち、フィルム検出回路４では、現信号（Ｃｕｒ）と２フィールド前の信号（２ＦＤ）とを、フィルム判定部４ａに供給し、１フレーム差のある両信号が同一の信号か否か判定して、その判定結果のパターンから、３−２プルダウン処理が行われた映像信号であるか否か（即ちフィルム映像であるか否か）判定する。その判定結果に基づいて、フィルム検出回路４内の２つの切替スイッチ４ｂ及び４ｃの切替えを制御する。第２の切替スイッチ４ｃは、現信号（Ｃｕｒ）と２フィールド期間前の信号（２ＦＤ）とを切り替えるスイッチである。また、第１の切替スイッチ４ｂは、現信号（Ｃｕｒ）と第２の切替スイッチ４ｃの出力とを切り替えるスイッチである。そして、第１の切替スイッチ４ｂで選ばれた信号を、信号処理回路５の現信号（Ｃｕｒ）の入力として供給する。信号処理回路５の１フィールド期間前の信号（１ＦＤ）の入力については、第１のフィールドメモリ２の出力をそのまま供給する。信号処理回路５の２フィールド期間前の信号（２ＦＤ）の入力については、第２の切替スイッチ４ｃで選ばれた信号を供給する。
【０００６】
このフィルム検出回路４の動作例を示したのが、図１１の表である。この例では、フィルム判定部４ａ内で、５フィールド周期でフィールド数のカウントを行い、現信号（Ｃｕｒ）と２フィールド前の信号（２ＦＤ）とのフレーム間差により異なる画素量を検出し、検出量に応じて差分判定が１１０１１というパターンを検出したか否かによりフィルム判定を行うようにしてある。図１１の中で、ＳＷ前として示したのが、入力端子１に入力した映像信号を、第１，第２のフィールドメモリ２，３で遅延させた信号の供給タイミングを示し、フィルム映像である場合には３−２プルダウン信号であるので、１フィールド毎に、フィールドＡ、フィールドＡ′、フィールドＡ、フィールドＢ、フィールドＢ′、フィールドＣ、フィールドＣ′、フィールドＣ、フィールドＤ、フィールドＤ′、‥‥と同じ内容が３フィールド期間と２フィールド期間とで交互に繰り返される。なお、フィールドＡとフィールドＡ′は、同じ内容の映像の奇数フィールドと偶数フィールドを示す。
【０００７】
ここで、このように３−２プルダウン信号を検出すると、図１１に示すようにフィールド切替信号が生成されて、第１及び第２の切替スイッチ４ｂ及び４ｃで５フィールド周期での切替え処理が行われて、ＳＷ前として示した信号の入れ替えでＳＷ後として示した信号となり、いずれのタイミングであっても、同じ内容のフィールド期間の映像となる。即ち、例えば図１１の左側から２フィールド目の現信号（Ｃｕｒ）がフィールドＡ′であるタイミングでは、２フィールド前の信号（２ＦＤ）はそれ以前のフィールドＺであるが、ＳＷ後として示した信号については、２フィールド前の信号（２ＦＤ）についてもフィールドＡ′に置き換えられ、信号処理回路５に入力する３つのフィールドが、同じ内容のフィールドＡ又はフィールドＡ′になる。同様に、他のフィールド期間でも、３つのフィールドが同じ内容のフィールドに揃えられる。
【０００８】
このようにして切替えられることで、入力映像信号がフィルム映像である場合には、信号処理回路５に入力する３つのフィールドの信号が同じ内容に揃えられ、倍速変換が行われても、同一のコマから作られるフィールドだけから倍速変換され、最適な信号処理が行われる。
【０００９】
図１２は、従来の２−２プルダウン処理されたフィルム映像を検出する構成を示した図である。２−２プルダウン処理は、フィールド周波数が５０Ｈｚの映像信号に適用される処理である。入力端子１に入力した映像信号は、第１のフィールドメモリ２により１フィールド期間遅延させ、さらにその遅延信号を第２のフィールドメモリ３により１フィールド期間遅延させて、現信号（Ｃｕｒ）と、その信号に対し１フィールド期間前の信号（１ＦＤ）及び２フィールド期間前の信号（２ＦＤ）の３つのフィールド期間の信号を同時に得て、フィルム検出回路６を介して倍速変換処理を行う信号処理回路５に入力させる。フィルム検出回路６の構成が、３−２プルダウン処理の場合と異なる。
【００１０】
即ち、フィルム検出回路６では、現信号（Ｃｕｒ）と１フィールド前の信号（１ＦＤ）とを、フィルム判定部６ａに供給し、１フィールド差のある両信号が同一の信号か否か判定して、その判定結果のパターンから、２−２プルダウン処理が行われた映像信号であるか否か（即ちフィルム映像であるか否か）判定する。その判定結果に基づいて、フィルム検出回路６内の２つの切替スイッチ６ｂ及び６ｃの切替えを制御する。第２の切替スイッチ６ｃは、現信号（Ｃｕｒ）と２フィールド期間前の信号（２ＦＤ）とを切り替えるスイッチである。また、第１の切替スイッチ６ｂは、現信号（Ｃｕｒ）と第２の切替スイッチ６ｃの出力とを切り替えるスイッチである。そして、第１の切替スイッチ６ｂで選ばれた信号を、信号処理回路５の現信号（Ｃｕｒ）の入力として供給する。信号処理回路５の１フィールド期間前の信号（１ＦＤ）の入力については、第１のフィールドメモリ２の出力をそのまま供給する。信号処理回路５の２フィールド期間前の信号（２ＦＤ）の入力については、第２の切替スイッチ６ｃで選ばれた信号を供給する。
【００１１】
このフィルム検出回路４の動作例を示したのが、図１３の表である。この例では、フィルム判定部６ａ内で、４フィールド周期でフィールド数のカウントを行い、現信号（Ｃｕｒ）と１フィールド前の信号（１ＦＤ）とのフィールド間差により異なる画素量を検出し、検出量に応じて差分判定が０１０１というパターンを検出したか否かによりフィルム判定を行うようにしてある。図１３の中で、ＳＷ前として示したのが、入力端子１に入力した映像信号を、第１，第２のフィールドメモリ２，３で遅延させた信号の供給タイミングを示し、フィルム映像である場合には２−２プルダウン信号であるので、１フィールド毎に、フィールドＡ、フィールドＡ′、フィールドＢ、フィールドＢ′、フィールドＣ、フィールドＣ′、フィールドＤ、フィールドＤ′、‥‥と同じ内容が２フィールド期間とで交互に繰り返される。なお、フィールドＡとフィールドＡ′は、同じ内容の映像の奇数フィールドと偶数フィールドを示す。
【００１２】
ここで、このように２−２プルダウン信号を検出すると、図１３に示すようにフィールド切替信号が生成されて、第１及び第２の切替スイッチ６ｂ及び６ｃで４フィールド周期での切替え処理が行われて、ＳＷ前として示した信号の入れ替えでＳＷ後として示した信号となり、いずれのタイミングであっても、同じ内容のフィールド期間の映像となる。即ち、例えば図１３の左側から２フィールド目の現信号（Ｃｕｒ）がフィールドＡ′であるタイミングでは、２フィールド前の信号（２ＦＤ）はそれ以前のフィールドＺであるが、ＳＷ後として示した信号については、２フィールド前の信号（２ＦＤ）についてもフィールドＡ′に置き換えられ、信号処理回路５に入力する３つのフィールドが、同じ内容のフィールドＡ又はフィールドＡ′になる。同様に、他のフィールド期間でも、３つのフィールドが同じ内容のフィールドに揃えられる。
【００１３】
このようにして切替えられることで、フィールド周波数が５０Ｈｚの映像信号に適用される２−２プルダウン信号の場合であっても、入力映像信号がフィルム映像である場合には、信号処理回路５に入力する３つのフィールドの信号が同じ内容に揃えられ、倍速変換が行われても、同一のコマから作られるフィールドだけから倍速変換され、最適な信号処理が行われる。
【００１４】
特許文献１には、プルダウン信号を検出する回路についての開示がある。
【特許文献１】特開２００３−１８９２６０号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
ところで、図１０や図１２に示した信号処理回路５への実際の入力構成としては、前段にＳＤＲＡＭなどの比較的大容量のメモリを用意して、そのメモリから読出した信号を信号処理回路５に入力させる構成とする場合がある。即ち、例えば図１４に示すように、入力端子１１に得られる映像信号を、比較的大容量のＲＡＭ１２に少なくとも１フィールド期間映像信号を書込ませ、そのＲＡＭ１２から必要なラインを数ライン程度の記憶容量のメモリ１３に読出し、そのメモリ１３からタイミングコントローラ１４の制御で、１ラインずつ読出してバッファ１５ａ，１５ｂ，１５ｃを介して信号処理回路５に供給し、その供給された３つのラインの信号を、現信号（Ｃｕｒ）と１フィールド前の信号（１ＦＤ）と２フィールド前の信号（２ＦＤ）とする構成が一般的である。
【００１６】
この図１４に示した信号処理回路の入力構成が用意されている場合に、図１０又は図１２に示したフィルム検出回路を単純に接続する構成とした場合、信号切替のための制御構成が複雑化すると共に、タイミング合わせのための回路やその制御構成についても複雑化する問題があり、フィルム検出と、その検出された信号状態に基づいた処理の切替え処理とが簡単にはできない問題があった。
【００１７】
本発明はかかる点に鑑みてなされたものであり、フィルム信号の検出が簡単に行えるようにすることを目的とする。
【課題を解決するための手段】
【００１８】
本発明は、入力した映像信号から、第１の水平ラインと、その第１の水平ラインから１水平走査期間ずつ遅延した第２，第３及び第４の４つの水平ラインの信号を得て、第４の水平ラインの信号を第２の水平ラインの信号と選択的に入れ替える第１の選択処理と、第２の水平ラインの信号を第４の水平ラインの信号と選択的に入れ替える第２の選択処理と、４つの水平ラインの信号のタイミングを一致させるタイミング一致処理と、タイミングが一致した４つの水平ラインの信号を比較してフィルム信号に対応した一定のパターンが検出されるか否か判定する判定処理と、判定処理に基づいて第１の選択処理と第２の選択処理を制御する制御処理とを行い、そのタイミングが一致した４つの水平ラインの信号を、所定の信号処理を行うための入力とする。
【００１９】
このようにしたことで、４つの水平ラインの信号のタイミングを一致させた後の信号に基づいてフィルム信号であるか否か判定し、その判定結果に基づいて、第１，第２の選択処理の制御を行うことで、４つの水平ラインの信号のタイミングを一致させる処理と、その前又は後の選択処理だけで、フィルム信号が入力した場合の入れ替え処理が可能となり、所定の信号処理を行うための映像信号の入力処理を行う際に、フィルム信号である場合の入れ替え処理も同時に行えるようになる。  
【発明の効果】
【００２０】
本発明によると、所定の信号処理を行うための映像信号の入力処理を行う際に、フィルム信号である場合の入れ替え処理も同時に行えるようになり、回路規模の簡単化が行える効果を有する。
【００２１】
例えば、入力処理で入力した３つの水平ラインの信号に基づいて、水平ライン数又はフィールド周波数を変換するいわゆる倍速変換処理を行うようにしたことで、倍速変換のための前段で必要なフィルム信号の切替え処理が、簡単な処理や構成で行える効果を有する。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の第１の実施の形態を、図１〜図５を参照して説明する。本例においては、テレビジョン受像機などの映像信号処理装置において、入力した（又は内蔵されたチューナが受信した）映像信号を、倍速変換などの映像処理を行うためのものである。また、ここでは映像信号としてフィールド周波数が約６０Ｈｚの映像信号を扱うものとし、供給される映像信号がフィルム信号を変換した映像信号である場合には、いわゆる３−２プルダウン信号の映像信号であるものとする。
【００２３】
図１は、本例の構成例を示すブロック図である。入力端子１０１には、外部から（又は内蔵されたチューナが受信した）映像信号が供給され、ＲＡＭ（フィールドメモリ）１０２に少なくとも１フィールド分の映像信号を記憶させる。ＲＡＭ１０２に記憶された映像信号は、メモリ１０３に読出されて、そのメモリ１０３からタイミングコントローラ１０４の制御で、１水平ラインずつ出力される。本例の場合には、４つの隣接した水平ラインの信号を、それぞれ別の信号線から出力させる構成としてある。即ち、現信号（Ｃｕｒ）と、その信号に対し１フィールド期間前の信号（１ＦＤ）、２フィールド期間前の信号（２ＦＤ）、３フィールド期間前の信号（３ＦＤ）の４つの水平ラインの信号を得る。得られた４つの信号Ｃｕｒ，１ＦＤ，２ＦＤ，３ＦＤは、それぞれバッファ１２１，１２２，１２３，１２４に供給して、４つの水平ラインの信号の出力タイミングを一致させるようにしてある。そして、バッファ１２２，１２３，１２４が出力する３つの水平ラインの信号を、信号処理回路１３０に供給する。この信号処理回路１３０は、例えば、水平ライン数或いはフィールド周波数を変換するいわゆる倍速変換処理の映像処理を行う回路として構成する。
【００２４】
そして本例においては、メモリ１０３とバッファ１２４との間に、第１の切替スイッチ１１１を配置し、メモリ１０３とバッファ１２２との間に、第２の切替スイッチ１１２を配置する。第１の切替スイッチ１１１は、メモリ１０３からの３フィールド期間前の信号（３ＦＤ）の出力と１フィールド期間前の信号（１ＦＤ）の出力とを選択するスイッチである。第２の切替スイッチ１１２は、メモリ１０３からの１フィールド期間前の信号（１ＦＤ）の出力と、第１の切替スイッチ１１１の出力とを選択するスイッチである。これらの第１，第２の切替スイッチ１１１，１１２は、切替コントローラ１１５から供給される制御信号によりいずれかの信号が選択されるスイッチであり、映像信号がフィルム信号でない場合には、第１の切替スイッチ１１１は３フィールド期間前の信号（３ＦＤ）を常時選択し、第２の切替スイッチ１１２は１フィールド期間前の信号（１ＦＤ）を常時選択する。そして、フィルム信号である場合には、周期的に切り換える信号が変化する。
【００２５】
そして、バッファ１２１の出力とバッファ１２３の出力とを、フィルム判定部１１３に供給して、２フィールド期間（１フレーム期間）離れた信号の差から、３−２プルダウン信号のフィルム信号であるか否か判定する。そして、フィルム判定部１１３での判定結果のデータを、１フィールド期間遅延させる遅延回路１１４を介して切替コントローラ１１５に供給し、その判定結果に基づいて第１，第２の切替スイッチ１１１，１１２での選択を制御する制御信号を生成させる。フィルム判定部１１３での判定状態と第１，第２の切替スイッチ１１１，１１２での選択状態の詳細については後述する。
【００２６】
図２は、図１の回路でのＲＡＭ１０２からの信号の読出し状態を示した図である。図２Ａは、水平同期パルスを示し、その水平同期パルスに連動して図２Ｂに示すようにＲＡＭ１０２から順にデータが読出される。その読出されたデータは、図２Ｃ，Ｄ，Ｅ，Ｆに示した読出しイネーブル信号１，２，３，４によりメモリ１０３から順に出力されて、図２Ｇ，Ｈ，Ｉ，Ｊに示すように４つのバッファ１２１，１２２，１２３，１２４に順に蓄積される。そして、４つのバッファ１２１〜１２４に蓄積されたデータの内の３つのバッファ１２２〜１２４に蓄積されたデータは、図３に示すように、時間的に揃えられて、信号処理回路１３０に供給される。
【００２７】
また、各フィールド毎に読出されるラインを空間的に示すと、図４に示す状態となる。ここで、本例の場合には、入力する可能性のあるフィルム信号が３−２プルダウン信号であるので、フィルム判定部１１３で現信号（Ｃｕｒ）と２フィールド期間前の信号（２ＦＤ）とのフレーム間差から、フィルム信号を検出する。なお、後述する別の実施の形態で説明する２−２プルダウン信号が入力する場合には、現信号（Ｃｕｒ）と１フィールド期間前の信号（１ＦＤ）とのフィールド間差から、フィルム信号を検出する。
【００２８】
図５は、図１に示した回路構成でのフィルム判定部１１３の判定に基づいた動作例を示した図である。この例では、３−２プルダウン信号を検出するので、フィルム判定部１１３内では、５フィールド周期でフィールド数のカウントを行い、現信号（Ｃｕｒ）と２フィールド前の信号（２ＦＤ）とのフレーム間差により異なる画素量を検出し、検出量に応じて差分判定が１１０１１というパターンを検出したか否かによりフィルム判定を行うようにしてある。図５の中で、ＳＷ前として示したのが、メモリ１０３からの映像信号の出力タイミングを示し、フィルム映像である場合には３−２プルダウン信号であるので、１フィールド毎に、フィールドＡ、フィールドＡ′、フィールドＡ、フィールドＢ、フィールドＢ′、フィールドＣ、フィールドＣ′、フィールドＣ、フィールドＤ、フィールドＤ′、‥‥と同じ内容が３フィールド期間と２フィールド期間とで交互に繰り返される。なお、フィールドＡとフィールドＡ′は、同じ内容の映像の奇数フィールドと偶数フィールドを示す。
【００２９】
ここで、このように３−２プルダウン信号を検出すると、図５に示すようにフィールド切替信号が生成されて、そのフィールド切替信号が遅延回路１１４で１フィールド期間遅延されてから切替コントローラ１１５に供給されて、その１フィールド遅延したタイミングで第１及び第２の切替スイッチ１１１及び１１２で５フィールド周期での切替え処理が行われて、ＳＷ前として示した信号の入れ替えでＳＷ後として示した信号となり、いずれのタイミングであっても、信号処理回路１３０に入力する３つの信号（１ＦＤ，２ＦＤ，３ＦＤ）が同じ内容のフィールド期間の映像となる。この場合、本例では各バッファ１２１〜１２４に入力する前段で第１及び第２の切替スイッチ１１１及び１１２により切替える構成としてあるが、フィールド切替信号が遅延回路１１４により１フィールド期間遅延したタイミングで切替えるようにしてあるので、信号処理回路１３０に入力する時点で３つのフィールドの信号の入力が一致するようになる。
【００３０】
本例のように構成したことで、フィールドメモリであるＲＡＭ１０２から読出した映像信号を、倍速変換などを行う信号処理回路１３０に供給する場合に、その信号処理回路１３０への入力タイミングを揃えるためのバッファ１２１〜１２４の前後で、フィルム判定を行うと共にその判定結果に基づいて信号入れ替えを行うようにしたことで、簡単な構成でフィルム判定とその結果に基づいた処理が可能になり、回路構成の簡易化が行える。
【００３１】
次に、本発明の第２の実施の形態を、図６及び図７を参照して説明する。本例においては、３−２プルダウン信号のフィルム信号の処理と、２−２プルダウン信号のフィルム信号の処理とを、共通の回路で実行できる構成としたものであり、その構成を示した図６において、第１の実施の形態で説明した図１と共通の回路ブロックについては、同一の符号を付してある。
【００３２】
以下、図６のブロック図を参照して構成を説明すると、入力端子１０１に得られる映像信号をＲＡＭ１０２に少なくとも１フィールド分記憶させ、ＲＡＭ１０２に記憶された映像信号をメモリ１０３に読出して、メモリ１０３からタイミングコントローラ１０４の制御で、１水平ラインずつ出力させる構成までは図１と同じである。
【００３３】
そして、メモリ１０３から読出した４つの隣接した水平ラインの信号である、現信号（Ｃｕｒ）と、その信号に対し１フィールド期間前の信号（１ＦＤ）、２フィールド期間前の信号（２ＦＤ）、３フィールド期間前の信号（３ＦＤ）とを、それぞれバッファ１５１，１５２，１５３，１５４に供給して、４つの水平ラインの信号の出力タイミングを一致させる。そして、バッファ１５２，１５３，１５４が出力する３つの水平ラインの信号を、信号処理回路１３０に供給する。この信号処理回路１３０は、例えば、水平ライン数或いはフィールド周波数を変換するいわゆる倍速変換処理の映像処理を行う回路として構成する。
【００３４】
そして本例においては、メモリ１０３とバッファ１５４との間に、第１の切替スイッチ１４１を配置し、バッファ１５２と信号処理回路１３０の信号（１ＦＤ）の入力部との間に、第２の切替スイッチ１４２を配置する。第１の切替スイッチ１４１は、メモリ１０３からの３フィールド期間前の信号（３ＦＤ）の出力と１フィールド期間前の信号（１ＦＤ）の出力とを選択するスイッチである。第２の切替スイッチ１４２は、バッファ１５４の出力と、バッファ１５２の出力とを選択するスイッチである。これらの第１，第２の切替スイッチ１４１，１４２は、切替コントローラ１４７から供給される制御信号によりいずれかの信号が選択されるスイッチであり、映像信号がフィルム信号でない場合には、第１の切替スイッチ１４１は３フィールド期間前の信号（３ＦＤ）を常時選択し、第２の切替スイッチ１４２はバッファ１５２が出力する１フィールド期間前の信号（１ＦＤ）を常時選択する。そして、フィルム信号である場合には、周期的に切り替える信号が変化する。但し、その切り替えるパターンが、３−２プルダウン信号の場合と２−２プルダウン信号の場合とで異なる。
【００３５】
そして、バッファ１５１の出力とバッファ１５２の出力とを、第３の切替スイッチ１４３に供給する。この第３の切替スイッチ１４３は、３−２プルダウン信号を検出する場合と、２−２プルダウン信号を検出する場合とで切り替えるスイッチであり、３−２プルダウン信号を検出する場合に、バッファ１５１の出力を選択し、２−２プルダウン信号を検出する場合に、バッファ１５２の出力を選択する。第３の切替スイッチ１４３で選択された信号は、バッファ１５３の出力と共にフィルム判定部１４４に供給して、フィルム信号であるか否か判定する。３−２プルダウン信号を検出する場合には、２フィールド期間（１フレーム期間）離れた信号の差からフィルム信号であるか否か判定し、２−２プルダウン信号を検出する場合には、１フィールド期間離れた信号の差からフィルム信号であるか否か判定する。
【００３６】
そして、フィルム判定部１４４での判定結果のデータを、直接、第４の切替スイッチ１４６に供給すると共に、１フィールド期間遅延させる遅延回路１４５を介して、第４の切替スイッチ１４６に供給し、遅延されてない信号と遅延された信号とのいずれか一方を選択する。この選択は、３−２プルダウン信号を検出する場合と、２−２プルダウン信号を検出する場合とで切り替え、３−２プルダウン信号を検出する場合には遅延された信号を選択し、２−２プルダウン信号を検出する場合には遅延されていない信号を選択する。
【００３７】
第４の切替スイッチ１４６で選択された信号は、切替コントローラ１４７に供給し、フィルム判定結果に基づいて、第１，第２の切替スイッチ１４１，１４２での選択を制御する制御信号を生成させる。
【００３８】
図７は、図６に示した回路構成で２−２プルダウン信号を処理する場合の動作例を示した図である。この２−２プルダウン信号を処理する場合には、第３の切替スイッチ１４３でバッファ１５２の出力側を選び、フィルム判定部１４４で信号（１ＦＤ）と信号（２ＦＤ）とのフィールド間差により異なる画素量を検出し、検出量に応じて差分判定が４フィールド周期の一定パターンを検出したか否かによりフィルム判定を行うようにしてある。また、第４の切替スイッチ１４６で、遅延されていない信号を選択して、切替コントローラ１４７が第１，第２の切替スイッチ１４１，１４２の切替えを制御する。図７の中で、ＳＷ前として示したのが、メモリ１０３からの映像信号の出力タイミングを示し、フィルム映像である場合には２−２プルダウン信号であるので、１フィールド毎に、フィールドＡ、フィールドＡ′、フィールドＢ、フィールドＢ′、フィールドＣ、フィールドＣ′、フィールドＤ、フィールドＤ′、‥‥と同じ内容が２フィールド期間繰り返される。
【００３９】
ここで、このように２−２プルダウン信号を検出すると、図７に示すようにフィールド切替信号が生成されて、そのフィールド切替信号が切替コントローラ１４７に供給されて、そのタイミングで第１，第２の切替スイッチ１４１，１４２で４フィールド周期での切替え処理が行われて、ＳＷ前として示した信号の入れ替えでＳＷ後として示した信号となり、いずれのタイミングであっても、信号処理回路１３０に入力する２つの信号（１ＦＤ，２ＦＤ，３ＦＤ）が同じ内容のフィールド期間の映像となる。
【００４０】
なお、この図６の例では、第２の切替スイッチ１４２をバッファ１５２，１５４の後段に設けてあるので、２−２プルダウン信号の検出時のフィールド間差の誤検出を防ぐことができる。また、この図６の例では、第３，第４の切替スイッチ１４３，１４６の切替えとフィルム判定部１４４内での判定状態の切替えで、２−３プルダウン信号が入力した場合の処理にも切り替えることが可能になり、２−２プルダウン信号を扱う映像信号用の回路と、２−３プルダウン信号を扱う映像信号用の回路とで、共用化が図れる。この場合、２−３プルダウン信号を処理する場合、図１の構成と比べて、第２の切替スイッチ１４２がバッファ１５２，１５４の後段に位置することになるが、それによる処理上の不具合はない。
【００４１】
次に、本発明の第３の実施の形態を、図８及び図９を参照して説明する。本例においては、３−２プルダウン信号のフィルム信号の処理と、２−２プルダウン信号のフィルム信号の処理とを、共通の回路で実行できる構成とした上で、さらに信号処理回路に同時に入力するライン数を増やして、信号処理回路でより高度な映像信号処理が行えるようにしたものである。即ち、倍速変換処理などを行う信号処理回路１３０′として、現信号（Ｃｕｒ）と、その信号に対し１フィールド期間前の信号（１ＦＤ）、２フィールド期間前の信号（２ＦＤ）、３フィールド期間前の信号（３ＦＤ）とを入力させると共に、各遅延信号（１ＦＤ），（２ＦＤ），（３ＦＤ）とは同一フィールド上の隣接した水平ラインの信号（１ＦＤ＿２），（２ＦＤ＿２），（３ＦＤ＿２）を入力させる構成としてある。
【００４２】
即ち、図９に示すように、現信号（Ｃｕｒ）の所定の水平ラインの信号を０で示すと、１ＦＤ，２ＦＤ，３ＦＤのほぼ同じ位置の水平ラインの信号１，２，３だけでなく、各信号１，２，３と同一フィールド上の隣接した水平ラインの信号１′，２′，３′についても、信号処理回路１３０′に入力させて、図９中の枠で囲ったこれらの信号１，２，３，１′，２′，３′から倍速変換処理などを行う構成とする。ここで、現信号（Ｃｕｒ）と１フィールド期間前，２フィールド期間前，３フィールド期間前の信号（１ＦＤ，２ＦＤ，３ＦＤ）を処理する構成については、図６に示した構成と同様とし、フィルム信号の判定を行って切替コントローラで制御する構成についても全く同一の構成が適用できる。
【００４３】
各フィールド上の隣接した水平ラインの信号（１ＦＤ＿２），（２ＦＤ＿２），（３ＦＤ＿２）については、バッファ１５５，１５６，１５７を介して信号処理回路１３０′に入力させて、他の信号と入力タイミングを一致させるようにしてある。
【００４４】
そしてさらに、バッファ１５５，１５７への入力信号については、切替コントローラ１４７からのフィールド切替信号により、それぞれ信号（１ＦＤ＿２）と信号（３ＦＤ＿２）とが選択できる第５，第６の切替スイッチ１４８，１４９を設けて、フィルム信号である場合に、入れ替えることができる構成としたことで、信号（１ＦＤ，２ＦＤ，３ＦＤ）と同様に、タイミングが揃った信号を信号処理回路１３０′に入力させることが可能になる。
【００４５】
この図８の回路構成は、第２の実施の形態として説明した図６の構成と比較すれば判るように、信号処理回路が必要とするライン数が増加することに対して、回路的には同じ選択処理を行う切替スイッチをバッファの前段に追加するだけで良く、切替スイッチを制御する構成については共通の構成が適用でき、簡単に対処できる。
【図面の簡単な説明】
【００４６】
【図１】本発明の第１の実施の形態による構成例を示すブロック図である。
【図２】本発明の第１の実施の形態による処理タイミングの例を示した説明図である。
【図３】本発明の第１の実施の形態による入力処理状態例を示した説明図である。
【図４】本発明の第１の実施の形態により処理される各ラインを空間的に示した説明図である。
【図５】本発明の第１の実施の形態による信号入れ替え状態の例を示した説明図である。
【図６】本発明の第２の実施の形態による構成例を示すブロック図である。
【図７】本発明の第２の実施の形態による信号入れ替え状態の例を示した説明図である。
【図８】本発明の第３の実施の形態による構成例を示すブロック図である。
【図９】本発明の第３の実施の形態により処理される各ラインを空間的に示した説明図である。
【図１０】従来の３−２プルダウンのフィルム信号の切替え構成例を示した構成図である。
【図１１】図１０の例の信号入れ替え状態の例を示した説明図である。
【図１２】従来の２−２プルダウンのフィルム信号の切替え構成例を示した構成図である。
【図１３】図１２の例の信号入れ替え状態の例を示した説明図である。
【図１４】信号処理回路への入力構成例を示した構成図である。
【符号の説明】
【００４７】
１０１…入力端子、１０２…ＲＡＭ、１０３…メモリ、１０４…タイミングコントローラ、１１１…第１の切替スイッチ、１１２…第２の切替スイッチ、１１３…フィルム判定部、１１４…遅延回路、１１５…切替コントローラ、１２１，１２２，１２３，１２４…バッファ、１３０…信号処理回路、１４１…第１の切替スイッチ、１４２…第２の切替スイッチ、１４３…第３の切替スイッチ、１４４…フィルム判定部、１４５…遅延回路、１４６…第４の切替スイッチ、１４７…切替コントローラ、１５１，１５２，１５３，１５４…バッファ、２０１…第１の切替スイッチ、２０２…第２の切替スイッチ、２０３…第３の切替スイッチ、２０４…第４の切替スイッチ、２０５…第５の切替スイッチ、２０６…フィルム判定部、２０７…遅延回路、２０８…第６の切替スイッチ、２０９…切替コントローラ、２１１，２１２，２１３，２１４，２１５，２１６，２１７…バッファ、２２０…信号処理回路
【図１】
2005130286.tif 000003
【図２】
2005130286.tif 000004
【図３】
2005130286.tif 000005
【図４】
2005130286.tif 000006
【図５】
2005130286.tif 000007
【図６】
2005130286.tif 000008
【図７】
2005130286.tif 000009
【図８】
2005130286.tif 000010
【図９】
2005130286.tif 000011
【図１０】
2005130286.tif 000012
【図１１】
2005130286.tif 000013
【図１２】
2005130286.tif 000014
【図１３】
2005130286.tif 000015
【図１４】
2005130286.tif 000016