(57)【要約】【課題】  多くの種類の異常を簡単な構成で適切に判定することができる自励発振式負荷駆動装置を提供する。【解決手段】  自励発振式負荷駆動装置１では、負荷２に流れる電流を、シャント抵抗１０の両端の電圧として検出し、電流が上限と下限との間となるようにフィードバックして、ハイサイド側ＭＯＳトランジスタ８をＯＮ／ＯＦＦさせる自励発振で制御する。負荷２の駆動に関する異常は、フィードバック系の遅れ時間と発振周期との関係が予め設定される条件を満たすか否かを、ＦＡＩＬ判定回路３０で判定する。負荷２が短絡すれば、発振周期が短くなることを利用して検出する。異常状態と判定するときは、ラッチ回路２７の出力をＬｏレベルに変化させ、ＤＩＡＧ端子６から外部に異常状態を知らせる。【選択図】      図１
2005039946.tif 000002
【特許請求の範囲】
【請求項１】
負荷の駆動状態が予め設定される上限を超えるとスイッチング素子が遮断し、負荷の駆動状態が予め設定される下限未満となるとスイッチング素子が導通するように、駆動状態のフィードバックによるスイッチング動作で自励発振を行う自励発振式負荷駆動装置において、
フィードバック経路での動作遅れを検出する遅れ検出手段と
遅れ検出手段によって検出される動作遅れが、自励発振の周期に対して予め定める条件を満たすか否かを判定し、該動作遅れが該条件を満たさないときに負荷異常を表す信号を出力する異常判定手段とを含むことを特徴とする自励発振式負荷駆動装置。
【請求項２】
前記遅れ検出手段は、前記スイッチング素子の入力と出力との間に生じる論理的な異常を前記動作遅れとして検出することを特徴とする請求項１記載の自励発振式負荷駆動装置。
【請求項３】
前記スイッチング素子の入力と出力との間に生じる論理的な異常の期間に遅延を付加する遅延付加手段をさらに含むことを特徴とする請求項２記載の自励発振式負荷駆動装置。
【請求項４】
前記遅延付加手段は、前記スイッチング素子の入力への駆動を遅延させることを特徴とする請求項３記載の自励発振式負荷駆動装置。
【請求項５】
前記遅延付加手段は、前記遅れ検出手段が前記スイッチング素子の入力と出力との間に生じる論理的な異常を検出する入力を遅延させることを特徴とする請求項２記載の自励発振式負荷駆動装置。
【請求項６】
前記遅延付加手段は、前記遅れ検出手段が前記論理的な異常を生じる期間を検出する出力を遅延させることを特徴とする請求項２記載の自励発振式負荷駆動装置。
【請求項７】
前記遅延付加手段は、短パルス発生手段を含み、該短パルス発生手段で発生する短パルスのパルス幅で前記遅延を付加することを特徴とする請求項５または６記載の自励発振式負荷駆動装置。
【請求項８】
前記短パルス発生手段は、発生する短パルスのパルス幅を変更する変更手段を備えることを特徴とする請求項７記載の自励発振式負荷駆動装置。
【請求項９】
前記遅れ検出手段は、前記負荷の駆動状態が前記予め定める上限を超えるオーバシュートが生じる領域を、前記スイッチング素子の動作遅れとして検出することを特徴とする請求項１記載の自励発振式負荷駆動装置。
【請求項１０】
前記遅れ検出手段は、前記負荷の駆動状態が前記予め定める下限未満となるアンダーシュートが生じる領域を、前記スイッチング素子の動作遅れとして検出することを特徴とする請求項１記載の自励発振式負荷駆動装置。
【請求項１１】
前記遅れ検出手段は、前記負荷の駆動状態が前記予め定める上限を超えるオーバシュートが生じる領域と、前記負荷の駆動状態が前記予め定める下限未満となるアンダーシュートが生じる領域とを、前記スイッチング素子の動作遅れとして検出することを特徴とする請求項１記載の自励発振式負荷駆動装置。
【請求項１２】
前記異常判定手段は、
前記遅れ検出手段によって検出される前記スイッチング素子の動作遅れが生じる期間に充電され、前記自励発振の周期中で該期間外に放電される充放電手段と、
充放電手段の充電電圧を予め設定される基準電圧と比較する比較手段とを含み、
該期間が長く続いて該端子電圧が該基準電圧を超えるか、該期間外の時間が短くて放電が充分になされずに次の充電が行われて該端子電圧が該基準電圧を超えるときに、前記予め定める条件を満たさないと判定することを特徴とする請求項１〜１１のいずれかに記載の自励発振式負荷駆動装置。
【請求項１３】
前記異常判定手段は、前記充放電手段の充電条件または放電条件のうちの少なくとも一方を変更する変更手段を備えることを特徴とする請求項１２記載の自励発振式負荷駆動装置。
【請求項１４】
前記異常判定手段は、
前記自励発振の周期よりも短い周期でクロック信号を発生するクロック発生手段と、
前記遅れ検出手段によって検出される前記スイッチング素子の動作遅れが生じる期間にクロック信号を加算するように計数し、該自励発振の周期中で該期間外にクロック信号を減算して計数値が０になれば減算を停止するように計数する計数手段と、
計数手段の計数値を予め設定される基準値と比較する比較手段とを含み、
該期間が長く続いて該計数値が該基準値を超えるか、該期間外の時間が短くて減算が充分になされずに次の加算が行われて該計数値が該基準値を超えるときに、前記予め定める条件を満たさないと判定することを特徴とする請求項１〜１１のいずれかに記載の自励発振式負荷駆動装置。
【請求項１５】
前記負荷の駆動状態として、過電流を検出する過電流検出手段をさらに含み、
前記異常判定手段は、過電流検出手段が過電流を検出している期間を、前記遅れ検出手段によって検出される動作遅れに加えて前記判定を行うことを特徴とする請求項１〜１４記載の自励発振式負荷駆動装置。
【請求項１６】
前記異常判定手段は、前記過電流検出手段が過電流を検出している期間を前記動作遅れに加えて判定を行う機能を、有効または無効に選択可能な機能選択手段を備えることを特徴とする請求項１５記載の自励発振式負荷駆動装置。
【請求項１７】
前記スイッチング素子は、前記負荷の高電位側と低電位側とにそれぞれ設けられ、
高電位側および低電位側の両方のスイッチング素子が同時に負荷を駆動する状態で、高電位側または低電位側の一方のスイッチング素子に駆動状態がフィードバックされて前記スイッチング動作による自励発振が行われることを特徴とする請求項１〜１６のいずれかに記載の自励発振式負荷駆動装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自励発振によるスイッチング動作で負荷を駆動する自励発振式負荷駆動装置、特にその動作異常の判定に関する。
【背景技術】
【０００２】
従来から、電気的な負荷の駆動にスイッチング制御が用いられている。直流電力で負荷を駆動する場合でも、たとえばスイッチング制御を行う自励発振式のチョッパ方式で、連続的または他段階の制御を行うことができる（たとえば、特許文献１参照）。
【０００３】
スイッチング制御による負荷の駆動では、ＰＷＭ（Pulse Width Modulation）方式など、基準の周期信号が設定され、その周期内でＯＮ／ＯＦＦをスイッチングするデューティを変化させる方式も広く用いられている。自励発振式の負荷駆動方式は、ＰＷＭ方式のように、基準の発振周期にてスイッチングを行う方式ではなく、出力電圧または電流の上限（Ｈｉ）と下限（Ｌｏ）とをコンパレータによって検出し、自らの発振周期を決めるようにフィードバックする方式である。自励発振式の負荷駆動方式では、ＰＷＭ方式に比べて、回路構成を簡単にすることができるという利点がある。
【０００４】
【特許文献１】特開平８−２５１９８９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
負荷とその駆動装置とを各種機器で使用する場合、負荷自体に故障などの異常が生じたり、負荷と駆動装置との接続部分に異常が生じたりする可能性がある。信頼性が高い機器では、そのような異常を確実に判定し、適切な対策を可能にする必要がある。
【０００６】
たとえば、ＰＷＭ方式の負荷駆動装置では、基準の発振周期に対してスイッチング素子がＯＮになるデューティの情報から過電流などを検出することができる。自励発振式の負荷駆動装置では、ＰＷＭ方式のように基準の発振周期を有していないため、周期に対するデューティから負荷異常を検出することができない。このため、過電流検出には、専用の過電流検出手段を追加して対応させている。専用の過電流検出手段を追加すると、自励発振式の負荷駆動装置がＰＷＭ方式よりも回路構成を簡単にすることができるという利点が減殺されてしまう。また、負荷の異常は過電流ばかりではなく、多くの種類の異常を適切に判定可能であることが望ましい。
【０００７】
本発明の目的は、多くの種類の異常を簡単な構成で適切に判定することができる自励発振式負荷駆動装置を提供することである。
【課題を解決するための手段】
【０００８】
本発明は、負荷の駆動状態が予め設定される上限を超えるとスイッチング素子が遮断し、負荷の駆動状態が予め設定される下限未満となるとスイッチング素子が導通するように、駆動状態のフィードバックによるスイッチング動作で自励発振を行う自励発振式負荷駆動装置において、
フィードバック経路での動作遅れを検出する遅れ検出手段と
遅れ検出手段によって検出される動作遅れが、自励発振の周期に対して予め定める条件を満たすか否かを判定し、該動作遅れが該条件を満たさないときに負荷異常を表す信号を出力する異常判定手段とを含むことを特徴とする自励発振式負荷駆動装置である。
【０００９】
本発明に従えば、自励発振式負荷駆動装置は、負荷の駆動状態が予め設定される上限を超えるとスイッチング素子が遮断し、駆動状態が予め設定される下限未満となるとスイッチング素子が導通するように、駆動状態のフィードバックによるスイッチング動作で自励発振を行うので、負荷は、上限と下限との間の駆動状態となるように制御される。自励発振式負荷駆動装置には、遅れ検出手段と、異常判定手段とが含まれる。駆動状態をフィードバックして自励発振を行うので、駆動状態の検出から検出に応じたスイッチング動作の結果が発生するまでには、動作の遅れが生じる。自励発振の周期は、動作の遅れより短時間にすることはできず、負荷が適切に駆動されている状態では、発振周期に対して動作の遅れは比較的小さな割合となる。
【００１０】
たとえば、負荷が短絡状態となると、スイッチング素子の入出力間の動作遅れには変化がなくても自励発振周期が短くなる。遅れ検出手段がフィードバック経路での動作遅れを検出すると、異常判定手段は、検出される動作の遅れが自励発振の周期に対して予め定める条件を満たすか否かを判定し、動作遅れがその条件を満たさないときに負荷異常を表す信号を出力する。自励発振の周期に比較して、フィードバック経路での動作の遅れが適切な範囲となるように条件を設定しておけば、多くの種類の異常が負荷に生じると、異常がフィードバックされてスイッチング素子のスイッチング動作も異常となり、動作遅れと発振周期との関係が条件を満たさなくなってしまうので、簡単な構成で適切に異常を判定することができる。
【００１１】
また本発明で、前記遅れ検出手段は、前記スイッチング素子の入力と出力との間に生じる論理的な異常を前記動作遅れとして検出することを特徴とする。
【００１２】
本発明に従えば、スイッチング素子は、ＯＮまたはＯＦＦの入力に対して所定の論理的関係を有するＯＮまたはＯＦＦの出力状態となるのに、素子自体や回路構成などに基づく遅延を生じる。遅延が生じている期間は、スイッチング素子への入力と、スイッチング素子からの出力との間には、所定の論理的関係が成立しないので、入力と出力との論理的な比較で、容易に検出することができる。
【００１３】
また本発明で、前記スイッチング素子の入力と出力との間に生じる論理的な異常の期間に遅延を付加する遅延付加手段をさらに含むことを特徴とする。
【００１４】
本発明に従えば、スイッチング素子の入力と出力との間に生じる論理的な異常の期間が短くても、遅延負荷手段によって遅延を付加するので、異常判定手段が自励発振の周期との比較に基づく異常判定を行いやすくすることができる。
【００１５】
また本発明で、前記遅延付加手段は、前記スイッチング素子の入力への駆動を遅延させることを特徴とする。
【００１６】
本発明に従えば、遅延付加手段によってスイッチング素子への入力が遅延させられるので、出力も遅延に応じて遅れ、遅延前の入力と遅延後の出力との間の動作遅れを容易に検出することができる。
【００１７】
また本発明で、前記遅延付加手段は、前記遅れ検出手段が前記スイッチング素子の入力と出力との間に生じる論理的な異常を検出する入力を遅延させることを特徴とする。
【００１８】
本発明に従えば、遅延付加手段によって遅れ検出手段がスイッチング素子の入力と出力との間に生じる論理的な異常を検出する入力を遅延させるので、スイッチング素子の動作の遅れとして異常判定手段が判定する時間を遅延によって延長させ、異常の判定を容易に行わせることができる。
【００１９】
また本発明で、前記遅延付加手段は、前記遅れ検出手段が前記論理的な異常を生じる期間を検出する出力を遅延させることを特徴とする。
【００２０】
本発明に従えば、遅延付加手段によって遅れ検出手段がスイッチング素子の入力と出力との間に生じる論理的な異常を検出する出力を遅延させるので、スイッチング素子の動作の遅れとして異常判定手段が判定する時間を遅延によって延長させ、異常の判定を容易に行わせることができる。
【００２１】
また本発明で、前記遅延付加手段は、短パルス発生手段を含み、該短パルス発生手段で発生する短パルスのパルス幅で前記遅延を付加することを特徴とする。
【００２２】
本発明に従えば、短パルス発生手段が発生する短パルスのパルス幅の時間だけ、スイッチング素子の入力と出力との間に生じる論理的な異常の検出期間を延長することができる。
【００２３】
また本発明で、前記短パルス発生手段は、発生する短パルスのパルス幅を変更する変更手段を備えることを特徴とする。
【００２４】
本発明に従えば、短パルス発生手段から発生する短パルスのパルス幅を変更して、自励発振の周期に対して動作遅れとして異常を判定しやすくすることができる。
【００２５】
また本発明で、前記遅れ検出手段は、前記負荷の駆動状態が前記予め定める上限を超えるオーバシュートが生じる領域を、前記スイッチング素子の動作遅れとして検出することを特徴とする。
【００２６】
本発明に従えば、負荷の駆動状態が予め定める上限を超えると、フィードバックによってスイッチング素子による負荷の駆動が停止されるけれども、フィードバック経路の遅れによって、負荷の駆動状態が上限を超えるオーバシュートが発生し、負荷の異常時には、オーバシュートの期間も異常になる。オーバシュートの領域は、上限を検出する手段で容易に検出することができ、遅れ検出手段を簡単に構成することができる。
【００２７】
また本発明で、前記遅れ検出手段は、前記負荷の駆動状態が前記予め定める下限未満となるアンダーシュートが生じる領域を、前記スイッチング素子の動作遅れとして検出することを特徴とする。
【００２８】
本発明に従えば、負荷の駆動状態が予め定める下限未満となると、フィードバックによってスイッチング素子による負荷の駆動が行われるけれども、フィードバック経路の遅れによって、負荷の駆動状態が下限未満となるアンダーシュートが発生し、負荷の異常時には、アンダーシュートの期間も異常になる。アンダーシュートの領域は、下限を検出する手段で容易に検出することができ、遅れ検出手段を簡単に構成することができる。
【００２９】
また本発明で、前記遅れ検出手段は、前記負荷の駆動状態が前記予め定める上限を超えるオーバシュートが生じる領域と、前記負荷の駆動状態が前記予め定める下限未満となるアンダーシュートが生じる領域とを、前記スイッチング素子の動作遅れとして検出することを特徴とする。
【００３０】
本発明に従えば、負荷の駆動状態が予め定める上限を超えると、フィードバックによってスイッチング素子による負荷の駆動が停止されるけれども、フィードバック経路の遅れによって、負荷の駆動状態が上限を超えるオーバシュートが発生し、負荷の異常時には、オーバシュートの期間も異常になる。負荷の駆動状態が予め定める下限未満となると、フィードバックによってスイッチング素子による負荷の駆動が行われるけれども、フィードバック経路の遅れによって、負荷の駆動状態が下限未満となるアンダーシュートが発生し、負荷の異常時には、アンダーシュートの期間も異常になる。オーバシュートおよびアンダーオーバシュートの領域は、上限および下限を検出する手段で、それぞれ容易に検出することができ、遅れ検出手段を簡単に構成することができる。
【００３１】
また本発明で、前記異常判定手段は、
前記遅れ検出手段によって検出される前記スイッチング素子の動作遅れが生じる期間に充電され、前記自励発振の周期中で該期間外に放電される充放電手段と、
充放電手段の充電電圧を予め設定される基準電圧と比較する比較手段とを含み、
該期間が長く続いて該端子電圧が該基準電圧を超えるか、該期間外の時間が短くて放電が充分になされずに次の充電が行われて該端子電圧が該基準電圧を超えるときに、前記予め定める条件を満たさないと判定することを特徴とする。
【００３２】
本発明に従えば、負荷の駆動が適切に行われている状態では、自励発振の周期に比較してスイッチング素子の動作遅れが生じる期間は短いので、遅れ検出手段によって検出されるスイッチング素子の動作遅れが生じる期間に充電され、自励発振の周期中でその期間外に放電される充放電手段では、充電よりも放電の期間の方が長くなり、端子電圧が基準電圧に達するまで上昇しないで、下降し、端子電圧が０となる状態が続く。負荷に異常が生じると、スイッチング素子の動作遅れとして検出される期間が長くなって、充放電手段の端子電圧が基準電圧を超えるように上昇したり、自励発振の周期が短くなって、充放電手段の端子電圧が０まで低下する前に次の充電が行われ、充放電手段の端子電圧が基準電圧を超えるように上昇するので、容易に異常を判定することができる。
【００３３】
また本発明で、前記異常判定手段は、前記充放電手段の充電条件または放電条件のうちの少なくとも一方を変更する変更手段を備えることを特徴とする。
【００３４】
本発明に従えば、充放電手段の充電条件または放電条件のうちの少なくとも一方を変更することができるので、異常の判定を行いやすいように変更することができる。
【００３５】
また本発明で、前記異常判定手段は、
前記自励発振の周期よりも短い周期でクロック信号を発生するクロック発生手段と、
前記遅れ検出手段によって検出される前記スイッチング素子の動作遅れが生じる期間にクロック信号を加算するように計数し、該自励発振の周期中で該期間外にクロック信号を減算して計数値が０になれば減算を停止するように計数する計数手段と、
計数手段の計数値を予め設定される基準値と比較する比較手段とを含み、
該期間が長く続いて該計数値が該基準値を超えるか、該期間外の時間が短くて減算が充分になされずに次の加算が行われて該計数値が該基準値を超えるときに、前記予め定める条件を満たさないと判定することを特徴とする。
【００３６】
本発明に従えば、たとえばカウンタなどの計数手段でクロック信号を計数して、遅れ検出手段によって検出するスイッチング素子の動作の遅れと自励発振の周期とを比較して、予め設定される条件を満たすか否かの判定を、デジタル回路で実現することができ、半導体集積回路としても容易に実現することができる。
【００３７】
また本発明は、前記負荷の駆動状態として、過電流を検出する過電流検出手段をさらに含み、
前記異常判定手段は、過電流検出手段が過電流を検出している期間を、前記遅れ検出手段によって検出される動作遅れに加えて前記判定を行うことを特徴とする。
【００３８】
本発明に従えば、過電流検出手段を設けて、過電流を検出している期間を、スイッチング素子の入力と出力との間に動作遅れが生じている期間に加えて異常の判定を行うので、異常となっている負荷にインダクタンス成分などが含まれて、自励発振の周期には大きな変化がなくても、異常判定を適切に行うことができる。
【００３９】
また本発明で、前記異常判定手段は、前記過電流検出手段が過電流を検出している期間を前記動作遅れに加えて判定を行う機能を、有効または無効に選択可能な機能選択手段を備えることを特徴とする。
【００４０】
本発明に従えば、過電流の検出を動作遅れに加えて異常判定を行う機能を、有効または無効に選択可能であるので、負荷の投入時に大きな突入電流が流れる場合などでは、投入時に無効を選択して、負荷の投入後に有効を選択し、負荷の起動と起動後の異常判定とを、それぞれ適切に行うことができる。
【００４１】
また本発明で、前記スイッチング素子は、前記負荷の高電位側と低電位側とにそれぞれ設けられ、
高電位側および低電位側の両方のスイッチング素子が同時に負荷を駆動する状態で、高電位側または低電位側の一方のスイッチング素子に駆動状態がフィードバックされて前記スイッチング動作による自励発振が行われることを特徴とする。
【００４２】
本発明に従えば、負荷の駆動を高電位側と低電位側とに設けるスイッチング素子の両方によって確実に行い、一方を駆動状態のフィードバックによるスイッチング制御で自励発振を生じさせるので、駆動が開始されてからの駆動状態を監視して、種々の異常を容易に判定することができる。
【００４３】
たとえば、高電位側のスイッチング素子に負荷の駆動状態をフィードバックして自励発振を生じさせている場合、負荷が高電位側で電源に短絡している天絡時には、高電位側のスイッチング素子による駆動を停止しても負荷に対しては高電位側のスイッチング素子を介する駆動が続けられていると同等の状態となり、駆動の停止が入力されても出力の論理状態が変化しないので、スイッチング素子の入力と出力との間に大きな動作遅れが生じていると検出され、自励発振の周期として条件に設定されている範囲を超えて、異常として判定される。
【００４４】
負荷の低電位側が電源の高電位側に短絡している天絡時には、高電位側のスイッチング素子による駆動の断続は負荷の駆動状態に影響しないので、スイッチング素子の入力と出力との間で大きな動作遅れが生じていると検出され、自励発振の周期として条件に設定されている範囲を超えて、異常として判定される。
【発明の効果】
【００４５】
以上のように本発明によれば、負荷の駆動状態の検出から検出に応じたスイッチング動作の結果が発生するまでに生じる動作の遅れと、自励発振の周期とを比較して、異常が生じているか否かの判定を行うので、簡単な構成で適切に異常を判定することができる。
【００４６】
また本発明によれば、スイッチング素子には、素子自体や回路構成などに基づく遅延を生じ、入力と出力との間の論理的な比較で、容易に検出することができる。
【００４７】
また本発明によれば、スイッチング素子の入力と出力との間に生じる論理的な異常の期間が短くても、遅延負荷手段によって遅延を付加するので、異常判定手段が自励発振の周期との比較に基づく異常判定を行いやすくすることができる。
【００４８】
また本発明によれば、遅延付加手段によってスイッチング素子への入力を遅延させ、遅延前の入力と遅延後の出力との間の動作遅れを容易に検出することができる。
【００４９】
また本発明によれば、遅延付加手段によって遅れ検出手段がスイッチング素子の入力と出力との間に生じる論理的な異常を検出する入力を遅延させるので、異常の判定を容易に行わせることができる。
【００５０】
また本発明によれば、遅延付加手段によって遅れ検出手段がスイッチング素子の入力と出力との間に生じる論理的な異常を検出する出力を遅延させるので、異常の判定を容易に行わせることができる。
【００５１】
また本発明によれば、短パルスのパルス幅の時間だけ、スイッチング素子の入力と出力との間に生じる論理的な異常の検出期間を延長することができる。
【００５２】
また本発明によれば、短パルスのパルス幅を変更して、自励発振の周期に対して動作遅れとして異常を判定しやすくすることができる。
【００５３】
また本発明によれば、駆動状態の上限を検出する手段で容易に検出することができるオーバシュートを動作遅れとして検出するので、遅れ検出手段を簡単に構成することができる。
【００５４】
また本発明によれば、駆動状態の下限を検出する手段で容易に検出することができるアンダーシュートを動作遅れとして検出するので、遅れ検出手段を簡単に構成することができる。
【００５５】
また本発明によれば、駆動状態の上限と下限とを検出する手段で容易に検出することができるオーバシュートとアンダーシュートとを動作遅れとして検出するので、遅れ検出手段を簡単に構成することができる。
【００５６】
また本発明によれば、充放電手段の端子電圧から付加の異常を容易に判定することができる。
【００５７】
また本発明によれば、充放電手段の充電条件または放電条件、異常の判定を行いやすいように変更することができる。
【００５８】
また本発明によれば、スイッチング素子の動作の遅れと自励発振の周期とを比較して、予め設定される条件を満たすか否かの判定を、デジタル信号処理で容易に行うことができる。
【００５９】
また本発明によれば、異常となっている負荷にインダクタンス成分などが含まれて、自励発振の周期には大きな変化がなくても、異常判定を適切に行うことができる。
【００６０】
また本発明によれば、負荷の投入時に大きな突入電流が流れる場合などでは、投入時には過電流による異常判定を無効にして、負荷の起動時と起動後の異常判定とを、それぞれ適切に行うことができる。
【００６１】
また本発明によれば、負荷の駆動を高電位側と低電位側とに設けるスイッチング素子の両方によって確実に行い、駆動が開始されてからの駆動状態を監視して、種々の異常を容易に判定することができる。
【発明を実施するための最良の形態】
【００６２】
図１は、本発明の実施の第１形態である自励発振式負荷駆動装置１の概略的な電気的構成を示す。自励発振式負荷駆動装置１は、直流電源による負荷２の駆動を、駆動状態が予め設定される上限を超えると停止し、駆動状態が予め設定される下限未満となると行うように、駆動状態のフィードバックによるスイッチング素子のスイッチング動作で自励発振を行う。負荷２は、たとえば自動車のエンジンに燃料を供給する経路に用いられる制御弁やアクチュエータなどであり、インダクタンス成分を有する。負荷２は、直流電源の正電圧が出力される高電位側と接地電位側とに、負荷接続端子３，４を介してそれぞれ接続される。直流電源の正電圧は、たとえば１２Ｖ程度である。
【００６３】
負荷２の駆動は、ＩＮ端子５に入力される負荷駆動信号の論理レベルに基づいて行われ、入力がＨｉレベルになると電流が流れ、入力がＬｏレベルになると電流が遮断される。論理レベルは、たとえば電源電圧を５Ｖとするデジタル半導体回路で標準化されているレベルとする。自励発振式負荷駆動装置１は、負荷２の駆動状態を監視する機能も備え、異常状態が検出されると、通常はＨｉレベルであるＤＩＡＧ端子６をＬｏレベルに変化させる。このような自励発振式負荷駆動装置１の主要部分は、半導体集積回路上に制御回路７として形成される。
【００６４】
負荷２は、電源の高電位側および接地電位側と負荷接続端子３，４との間に接続されるスイッチング素子としてのハイサイド側ＭＯＳトランジスタ８およびローサイド側ＭＯＳトランジスタ９のスイッチング動作によって、それぞれ駆動される。ハイサイド側ＭＯＳトランジスタ８は、ＰチャネルＭＯＳトランジスタであり、ソースが電源の高電位側に接続され、ドレインが負荷接続端子３を介して負荷２の一端に接続される。ローサイド側ＭＯＳトランジスタ９は、ＮチャネルＭＯＳトランジスタであり、ドレインが負荷接続端子４を介して負荷２の他端に接続され、ソースが接地される。スイッチング素子としては、バイポーラトランジスタやＩＧＢＴなど、他の種類の電力制御用スイッチング素子を使用することもできる。また、制御回路７とともに、半導体集積回路上に形成することもできる。
【００６５】
負荷２に流れる電流は、シャント抵抗１０の両端間の電圧として検出する。自励発振式負荷駆動装置１では、ハイサイド側ＭＯＳトランジスタ８のドレインと負荷２との接続部分である負荷接続端子３と接地との間に抵抗１１を接続し、負荷接続端子３と接地との間の電圧を、抵抗１２を介して制御回路７に入力する。なお、負荷２はインダクタンス成分を有するので、電流の遮断時の逆起電力で、負荷接続端子３に負の電圧が発生するおそれがあるので、ダイオード１３を接続して、負の電圧を吸収するようにしている。制御回路７によるハイサイド側ＭＯＳトランジスタ８およびローサイド側ＭＯＳトランジスタ９の駆動は、それぞれのゲートに接続される抵抗１４，１５を介して行われる。
【００６６】
制御回路７内には、シャント抵抗１０によって負荷２に流れる電流を検出するために、抵抗１６，１７，１８，１９および演算増幅器であるＡＭＰ２０を含む差動増幅器が設けられる。ＡＭＰ２０の非反転入力端子は、抵抗１６を介して接地され、抵抗１８を介して電源の高電位側に接続される。ＡＭＰ２０の反転入力端子は、抵抗１７を介してシャント抵抗１０に発生する電圧を受け、抵抗１９を介してＡＭＰ２０の出力端子に接続される。シャント抵抗１０の抵抗値はたとえば１Ω以下に設定され、抵抗１６，１７，１８，１９の抵抗値はたとえば１ｋΩ以上に設定される。抵抗１６，１７の抵抗値がＲ１で等しく、抵抗１８，１９の抵抗値がＲ２で等しいとすると、差動増幅器として、シャント抵抗１０の両端に発生する電圧をＲ２／Ｒ１倍に増幅する動作を行う。ただし、抵抗１８に電源の正電圧が与えられるので、負荷２に電流が流れずに、シャント抵抗１０に発生する電圧が０Ｖのときに、差動増幅器としての出力電圧は、正電圧側の最大電圧となり、負荷２に流れる電流が増大するとともに、出力電圧は低下する。
【００６７】
この出力電圧は、弁別レベルにヒステレシスを有するコンパレータであるヒス付きＣＭＰ２１によってレベル弁別される。ヒス付きＣＭＰ２１は、負荷２に流れる電流が０Ａから上昇して、上限の閾値であるＩＴＨに達するとＬｏレベルの出力となり、電流がＩＴＨよりも低く設定される下限の閾値ＩＴＬに達するとＨｉレベルの出力となるように動作する。ヒス付きＣＭＰ２１の出力は、インバータ２２で論理が反転され、２入力のＮＯＲ回路２３の一つの入力端子に入力される。なお、インバータ２２の出力は、モニタ端子２２ａを介して外部に取り出すようにすることもできる。
【００６８】
２入力のＮＯＲ回路２３の他の入力端子には、ＩＮ端子５からＡＮＤ回路２４およびインバータ２５を介して、負荷駆動信号が入力される。ＩＮ端子５に入力される負荷駆動信号は、インバータ２６を介してラッチ回路２７をリセットさせるＲＳＥＴ端子に与えられる。ラッチ回路２７は、ＲＳＥＴ端子にＨｉレベルの入力が与えられるとリセットされ、Ｈｉレベルの出力をＤＩＡＧ端子６から導出する。ＡＮＤ回路２４は、２つの入力端子を有し、一方がＩＮ端子５に接続されるとともに、他方がＤＩＡＧ端子６に接続される。したがって、負荷２を起動する前の負荷駆動信号をＬｏレベルにしておく期間に、ラッチ回路２７はリセットされ、ＡＮＤ回路２４の他方の入力端子にはＨｉレベルがラッチ回路２７から与えられ、ＩＮ端子５に入力される負荷駆動信号がＨｉレベルになれば、ＡＮＤ回路２５の出力もＬｏレベルからＨｉレベルに変化する。
【００６９】
ＡＮＤ回路２４の出力は、インバータ２５で論理反転されて、ＮＯＲ回路２３の他の入力端子に入力される。負荷駆動信号Ｈｉレベルの期間で、ラッチ回路２７の出力がＨｉレベルであれば、インバータ２５の出力はＬｏレベルとなる。ＮＯＲ回路２３は、インバータ２２の出力もＬｏレベルになれば、出力がＨｉレベルになる。この出力は、インバータ２８で論理反転され、ＭＯＳ駆動ドライバ２９および抵抗１４を介してハイサイド側ＭＯＳトランジスタ８がＯＮになるようにゲートを駆動する。インバータ２２の出力がＨｉレベルになると、ハイサイド側ＭＯＳトランジスタ８はＯＦＦになる。
【００７０】
負荷２はインダクタンス成分を含むので、ハイサイド側ＭＯＳトランジスタ８がＯＮになると、負荷２に流れる電流は時間経過とともに増大する。シャント抵抗１０の両端の電圧として検出される電流が上限ＩＴＨを超えると、インバータ２２の出力はＨｉレベルとなり、ハイサイド側ＭＯＳトランジスタ８がＯＦＦになり、負荷２を流れる電流は時間経過とともに減少する。シャント抵抗１０の両端の電圧として検出される電流が下限ＩＴＬ未満となると、インバータ２２の出力はＬｏレベルとなり、ハイサイド側ＭＯＳトランジスタ８がＯＮとなる。負荷駆動信号がＨｉレベルの期間、後述するように、ローサイド側ＭＯＳトランジスタ９をＯＮにしておけば、電流検出からハイサイド側ＭＯＳトランジスタ８へのフィードバックで、ハイサイド側ＭＯＳトランジスタ８はＯＮ／ＯＦＦを繰り返し、自励発振状態となる。
【００７１】
自励発振式負荷駆動装置１では、負荷２の駆動に関する異常を、ＦＡＩＬ判定回路３０で判定し、異常状態と判定するときは、ラッチ回路２７の出力をＬｏレベルに変化させ、ＤＩＡＧ端子６から外部に異常状態を知らせるとともに、ＡＮＤ回路２４の他方入力端子をＬｏレベルにして、負荷２の駆動を停止させる。ＦＡＩＬ判定回路３０は、コンパレータ３１、抵抗３２，３３、ＥＸＯＲ回路３４およびＦａｉｌタイマ３５を含む。
【００７２】
コンパレータ３１は、抵抗１２を介して、負荷接続端子３の電圧を、電源電圧を抵抗３２，３３で分圧した電圧と比較して、ＨｉレベルであるかＬｏレベルであるかを判定する。ＥＸＯＲ回路３４は、ＮＯＲ回路２３の出力とコンパレータ３４の出力との排他的論理和を出力する。ＮＯＲ回路２３の出力はインバータ２８で論理反転されてハイサイド側ＭＯＳトランジスタ８のゲートに入力され、さらに逆位相となる出力がドレインからコンパレータ３１に入力されるので、論理的にはＥＸＯＲ回路３４の２つの入力は同一の論理レベルとなり、ＥＸＯＲ回路３４からの出力はＬｏレベルとなる。ただし、ＮＯＲ回路２３の出力の変化と、コンパレータ３１の出力の変化との間には動作の遅れがあり、動作遅れの期間は異なる論理レベルとなって、ＥＸＯＲ回路３４からの出力はＨｉレベルとなる。すなわち、ＥＸＯＲ回路３４は、フィードバック経路での動作遅れを検出する遅れ検出手段として機能する。
【００７３】
Ｆａｉｌタイマ３５は、ＥＸＯＲ回路３４によって検出される動作遅れが、自励発振の周期に対して予め定める条件を満たすか否かを判定し、動作遅れが条件を満たさないときに負荷異常を表す信号であるＦＡＩＬ出力を導出する異常判定手段として機能する。
【００７４】
なお、フィードバック経路での動作遅れは、ハイサイド側ＭＯＳトランジスタ８の入力と出力との間に生じる遅れ時間が大きい割合を占める。ローサイド側ＭＯＳトランジスタ９は、ＡＮＤ回路２４の出力がＭＯＳ駆動ドライバ３９および抵抗１５を介してゲートに与えられ、ＩＮ端子５に入力される負荷駆動信号に応じてスイッチング動作を行う。ハイサイド側ＭＯＳトランジスタ８とローサイド側ＭＯＳトランジスタ９とは、機能を交換させることもでき、また自励発振を行う側のみを用いることもできる。
【００７５】
自励発振式負荷駆動装置１では、スイッチング素子を、負荷２の高電位側と低電位側とに、ハイサイド側ＭＯＳトランジスタ８とローサイド側ＭＯＳトランジスタ９としてそれぞれ設け、高電位側および低電位側の両方のスイッチング素子が同時に負荷を駆動する状態で、高電位側または低電位側の一方のスイッチング素子に駆動状態がフィードバックされてスイッチング動作による自励発振が行われる。負荷２の駆動を高電位側と低電位側とに設けるスイッチング素子の両方によって確実に行い、一方を駆動状態のフィードバックによるスイッチング制御で自励発振を生じさせるので、駆動が開始されてからの駆動状態を監視して、種々の異常を容易に判定することができる。
【００７６】
図２は、Ｆａｉｌタイマ３５の電気的構成を示す。動作遅れと自励発振の周期とが条件を満たしているか否かの判定は、フェイルタイマコンデンサ４０を定電流源４１，４２で充放電するときの端子電圧の変化に基づいて行う。定電流源４１は電流値Ｉでフェイルタイマコンデンサ４０を充電する。定電流源４２は電流値２×Ｉでフェイルタイマコンデンサ４０を放電する。ただし、定電流源４２によるフェイルタイマコンデンサ４０の放電経路にはスイッチ４３が設けられ、ＥＸＯＲ回路３４の出力に応じてＯＮ／ＯＦＦが制御される。ＥＸＯＲ回路３４の出力がＨｉレベルであれば、スイッチ４３はＯＦＦとなり、フェイルタイマコンデンサ４０は定電流源４１から供給される電流Ｉで充電される。ＥＸＯＲ回路３４の出力がＬｏレベルであれば、スイッチ４３はＯＮとなり、フェイルタイマコンデンサ４０は、定電流源４１から供給される電流Ｉで充電され、定電流源４２に電流２×Ｉの電流を供給するので、差し引き電流Ｉで放電されることになる。充放電は、１つの発振周期内では、負荷駆動信号がＬｏレベルからＨｉレベルに変化する立上がり時点と、ＨｉレベルからＬｏレベルに変化する立下がり時点との２回行われる。フェイルタイマコンデンサ４０の充放電による端子電圧の変化は、コンパレータ４４によって基準電圧源４５の基準電圧と比較され、端子電圧が基準電圧を超えると、負荷２に異常が生じていると判定される。
【００７７】
図３は、ハイサイド側ＭＯＳトランジスタ８の入出力間の関係と、フェイルタイマコンデンサ４０の端子電圧との関係を示す。（ａ）は、ＮＯＲ回路２３からの出力を示し、時刻ｔ０にＬｏレベルからＨｉレベルに変化する。（ｂ）に示すように、主としてハイサイド側ＭＯＳトランジスタ８の動作の遅れに基づき、コンパレータ３１からの出力は、Δｔだけ遅れて時刻ｔ２にＬｏレベルからＨｉレベルに変化する。Δｔの時間は、正常な自励発振では周期に比較して充分に短い時間となる。自励発振の周期内で、負荷２の電流が上限ＩＴＨに達した後、フィードバックによって、（ａ）に示すように、ＮＯＲ回路２３からの出力は時刻ｔ１０になるとＬｏレベルに変化し、遅れて、時刻ｔ１１になると、（ｂ）に示すようにコンパレータ３１からの出力もＨｉレベルからＬｏレベルに変化する。時刻ｔ１０からの負荷駆動信号の立下がり時点でも、時刻ｔ０からの立上がり時点と同様な動作が行われる。
【００７８】
正常な自励発振状態では、ハイサイド側ＭＯＳトランジスタ８の入力と出力とが共にＯＮになっている時刻ｔ２から時刻ｔ１０までの時間は、時間Δｔに比較して充分に長くなるように調整される。このため、（ｃ）に示すように、フェイルタイマコンデンサ４０が時刻ｔ０から時刻ｔ１までのΔｔの時間に充電されても、時刻ｔ１から時刻ｔ２までのΔｔの時間で放電され、時刻ｔ２から時刻ｔ１０までの時間は端子電圧は０となる。
【００７９】
（ｄ）は、自励発振の周期が短くなる異常状態を示す。自励発振の周期が短くなると、ハイサイド側ＭＯＳトランジスタ８をＯＮにする時間が短くなり、時刻ｔ１からフェイルタイマコンデンサ４０を時間Δｔにわたって充電した後、充電時間Δｔと同一の時間が経過する前の時刻ｔ１’から次の充電を開始するようになる。充電と放電とが同一の電流で行われても、放電時間が充電時間よりも短くなるので、時刻ｔ１’には、フェイルタイマコンデンサ４０に電荷が残る。フェイルタイマコンデンサ４０の端子電圧は０になっていないので、時刻ｔ１’からΔｔの時間充電すると、さらに端子電圧が上昇する。この端子電圧が基準電圧源４５に設定される基準電圧を超えると、コンパレータ４４がラッチ回路２７の出力をＬｏレベルに変化させ、異常状態であるとの判定結果を導出させる。
【００８０】
（ｅ）は、ハイサイド側ＭＯＳトランジスタ８の動作遅れが大きくなる異常状態を示す。ハイサイド側ＭＯＳトランジスタ８の動作遅れが大きくなると、時刻ｔ１からフェイルタイマコンデンサ４０を充電する時間が正常時の動作遅れの時間Δｔよりも長くなる。フェイルタイマコンデンサ４０の端子電圧が上昇して基準電圧源４５に設定される基準電圧を超えると、コンパレータ４４がラッチ回路２７の出力をＬｏレベルに変化させ、異常状態であるとの判定結果を導出させる。また、１回の充電では端子電圧が基準電圧を超えなくても、充電の時間に対して放電の時間が短ければ、次の充電は電荷が残っている状態で行われ、端子電圧は順次増大して、（ｄ）と同様に基準電圧を超える。
【００８１】
すなわち、フェイルタイマコンデンサ４０は、ＥＸＯＲ回路３４によって検出されるスイッチング素子の動作遅れが生じる期間に充電され、自励発振の周期中でその期間外に放電される充放電手段として機能する。コンパレータ４４は、フェイルタイマコンデンサ４０の充電電圧を予め設定される基準電圧と比較する比較手段として機能する。フェイルタイマコンデンサ４０およびコンパレータ４４を含むＦａｉｌタイマ３５は、動作遅れの期間が長く続いて端子電圧が基準電圧を超えるか、期間外の時間が短くて放電が充分になされずに次の充電が行われて端子電圧が基準電圧を超えるときに、予め定める条件を満たさない異常状態であると判定する。異常状態でない正常状態と判定されるのは、フェイルタイマコンデンサ４０を充電する動作遅れ時間Δｔを自励発振の周期１／２から除いた時間がΔｔ以上となる条件、すなわち、周期が４×Δｔ以上となる条件が満たされるときである。このときの自励発振周波数は、１／（４×Δｔ）以下となる。
【００８２】
図４、図５、図６、図７、図８および図９は、自励発振式負荷駆動装置１での負荷異常検知のタイミングを示す。図４は、正常動作時を示す。図５は、負荷接続端子３に接続される負荷２の一端が電源の高電位側に直接接続されるＤ＋天絡時を示す。図６は、負荷接続端子４に接続される負荷２の他端が電源の高電位側に直接接続されるＤ−天絡時を示す。図７は、負荷接続端子３に接続される負荷２の一端が直接接地されるＤ＋地絡時を示す。図８は、負荷２が短絡される負荷ショート時を示す。図９は、負荷２が断線する負荷オープン時と、負荷接続端子４が直接接地されるＤ−地絡時とを示す。「ＩＮ」は、ＩＮ端子５に入力される負荷駆動信号である。「検出電流」は、シャント抵抗１０の両端の電圧として検出される電流である。「ＨＯＵＴ」は、ＮＯＲ回路２３からの出力電圧である。Ｄ＋電圧は、負荷接続端子３の電圧である。「ＦＡＩＬコンデンサ電圧」は、フェイルタイマコンデンサ４０の端子電圧である。「ＤＩＡＧ」は、ＤＩＡＧ端子６からの出力電圧である。
【００８３】
図４に示すように、負荷駆動信号がＬｏレベルからＨｉレベルに変化すると、ハイサイド側ＭＯＳトランジスタ８とローサイド側ＭＯＳトランジスタ９とがＯＮになり、負荷２には電流が流れる。検出電流が増大してＩＴＨに達すると、ハイサイド側ＭＯＳトランジスタ８はＯＦＦになる。検出電流が減少してＩＴＬに達すると、ハイサイド側ＭＯＳトランジスタ８はＯＮになる。ハイサイド側ＭＯＳトランジスタ８のＯＮ／ＯＦＦの動作を時間的に拡大すると、ＮＯＲ回路２３の出力ＨＯＵＴと負荷接続端子３のＤ＋電圧との間には時間遅れΔｔが生じる。コンパレータ４４の基準電圧に基づく判定ラインを５Ｖに近い電圧に設定しておく。発振周期をｔとすると、Δｔ＜＜ｔのために、Ｆａｉｌ判定は行われない。
【００８４】
図５に示すように、負荷接続端子３が電源の高電位側に直接接続されるＤ＋天絡時には、負荷駆動信号がＬｏレベルからＨｉレベルに変化すると、ハイサイド側ＭＯＳトランジスタ８とローサイド側ＭＯＳトランジスタ９とがＯＮになり、ハイサイド側ＭＯＳトランジスタ８のＯＮ／ＯＦＦは検出電流に影響しないけれども、ローサイド側ＭＯＳトランジスタ９がＯＮになるので検出電流は増大する。しかし負荷駆動信号がＬｏレベルのときに、ＮＯＲ回路２３の出力ＨＯＵＴはＬｏレベルであり、負荷接続端子３の電圧は、電源の高電位側の電圧＋ＢＬで変化しない。このため、ＥＸＯＲ回路３４からの出力は、負荷駆動信号がＬｏレベルからＨｉレベルに変化する前にＨｉレベルとなっており、ＦＡＩＬコンデンサ電圧はすでに判定レベルを超えている。
【００８５】
負荷駆動信号がＬｏレベルからＨｉレベルに変化して、ラッチ回路２７がリセット状態でなくなると、コンパレータ４４はラッチ回路２７の出力をＬｏレベルに変化させ、異常状態と判定する。なお、ＡＮＤ回路２４の入力端子にＬｏレベルが入力されるので、ＡＮＤ回路２４の出力もＬｏレベルとなり、ローサイド側ＭＯＳトランジスタ９がＯＦＦとなって、負荷２に流れる電流は遮断される。
【００８６】
図６に示すように、負荷接続端子４が電源の高電位側に直接接続されるＤ−天絡時には、負荷駆動信号がＬｏレベルからＨｉレベルに変化すると、ハイサイド側ＭＯＳトランジスタ８とローサイド側ＭＯＳトランジスタ９とがＯＮになり、ハイサイド側ＭＯＳトランジスタ８のＯＮ／ＯＦＦは検出電流に影響しないけれども、ローサイド側ＭＯＳトランジスタ９がＯＮになると電源電圧がローサイド側ＭＯＳトランジスタ９に直接印加されるので、検出電流は直ちに増大して上限ＩＴＨを超える。しかし負荷駆動信号がＬｏレベルのときに、ＮＯＲ回路２３の出力ＨＯＵＴはＬｏレベルであり、負荷接続端子３の電圧は、電源の高電位側の電圧＋ＢＬが負荷２を介して与えられている状態から変化しない。このため、ＥＸＯＲ回路３４からの出力は負荷駆動信号がＬｏレベルからＨｉレベルに変化する前にＨｉレベルとなり、ＦＡＩＬコンデンサ電圧はすでに判定レベルを超えている。負荷駆動信号がＬｏレベルからＨｉレベルに変化して、ラッチ回路２７がリセット状態でなくなると、コンパレータ４４はラッチ回路２７の出力をＬｏレベルに変化させ、異常状態と判定する。なお、ＡＮＤ回路２４の入力端子にＬｏレベルが入力されるので、ＡＮＤ回路２４の出力もＬｏレベルとなり、ローサイド側ＭＯＳトランジスタ９がＯＦＦとなって、電流は遮断される。
【００８７】
図７に示すように、負荷接続端子３が直接接地されるＤ＋地絡時には、負荷駆動信号がＬｏレベルからＨｉレベルに変化して、ハイサイド側ＭＯＳトランジスタ８がＯＮになっても、負荷２には電流が流れず、検出電流は０のままである。ＮＯＲ回路２３の出力ＨＯＵＴはＨｉレベルに変化した状態を続けるけれども、負荷接続端子３の電圧は、接地電位である０Ｖから変化しない。このため、ＥＸＯＲ回路３４からの出力はＨｉレベルとなり、ＦＡＩＬコンデンサ電圧は上昇を開始する。ＦＡＩＬコンデンサ電圧が判定レベルに達すると、コンパレータ４４はラッチ回路２７の出力をＬｏレベルに変化させ、異常状態と判定する。ラッチ回路２７の出力がＬｏレベルに変化すると、ＡＮＤ回路２４の出力もＬｏレベルとなり、ＮＯＲ回路２３の出力ＨＯＵＴもＬｏレベルとなる。ＥＸＯＲ回路３４の出力はＬｏレベルに変化するので、ハイサイド側ＭＯＳトランジスタ８はＯＦＦになり、ＦＡＩＬコンデンサ電圧は低下する。
【００８８】
図８に示すように、負荷ショート時には、負荷駆動信号がＬｏレベルからＨｉレベルに変化すると、ハイサイド側ＭＯＳトランジスタ８とローサイド側ＭＯＳトランジスタ９とがＯＮになり、短絡経路を通ってシャント抵抗１０には電流が流れる。なお、負荷シャートには、内部原因と外部原因とがある。検出電流が増大してＩＴＨに達すると、ハイサイド側ＭＯＳトランジスタ８はＯＦＦになる。検出電流が減少してＩＴＬに達すると、ハイサイド側ＭＯＳトランジスタ８はＯＮになる。このような自励発振の動作は、図４に示す正常動作時と同様であるけれども、負荷２が短絡しているので、抵抗やインダクタンスによる電流の変化の遅れがなくなり、高速発振して発振周期が短くなる。
【００８９】
ハイサイド側ＭＯＳトランジスタ８のＯＮ／ＯＦＦの動作を時間的に拡大すると、ＮＯＲ回路２３の出力ＨＯＵＴと負荷接続端子３のＤ＋電圧との間に生じる時間遅れΔｔは、基本的に正常動作時と変わらない。発振周期が短くなっているので、ＦＡＩＬコンデンサ電圧は順次上昇し、判定ラインに達して、Ｆａｉｌ判定が行われる。
【００９０】
図９に示すように、負荷オープン時やＤ−地絡時には、負荷２には電流が流れないか、流れてもシャント抵抗１０には流れずに直接接地に流れてしまう。このため、検出電流は０付近のままである。ＩＮ端子５への負荷駆動信号がＨｉレベルになってもシャント抵抗１０に検出電流が流れないので、たとえば図１に示すようなモニタ端子２２ａを介して、外部で異常を判定することができる。制御回路７の内部に、ＩＮ端子５への負荷駆動信号がＨｉレベルになって、破線で示す正常動作であれば検出電流が判定ラインに達する所定の時間が経過しても、検出電流が判定ラインに達しなければ、ラッチ回路２７から異常と判定する出力を導出させる構成部分を設けるようにすることもできる。
【００９１】
以上のように、負荷２の駆動が適切に行われている状態では、自励発振の周期に比較してスイッチング素子であるハイサイド側ＭＯＳトランジスタ８の動作遅れが生じる期間は短いので、遅れ検出手段であるＥＸＯＲ回路３４によって検出されるスイッチング素子の動作遅れが生じる期間に充電され、自励発振の周期中でその期間外に放電される充放電手段であるフェイルタイマコンデンサ４０では、充電よりも放電の期間の方が長くなり、端子電圧が基準電圧に達するまで上昇しないで、下降し、端子電圧が０となる状態が続く。負荷２に異常が生じると、スイッチング素子の動作遅れとして検出される期間が長くなって、充放電手段の端子電圧が基準電圧を超えるように上昇したり、自励発振の周期が短くなって、充放電手段の端子電圧が０まで低下する前に次の充電が行われ、充放電手段の端子電圧が基準電圧を超えるように上昇するので、容易に異常を判定することができる。
【００９２】
図２では、フェイルタイマコンデンサ４０を充電する定電流源４１と放電させる定電流源４２とを設けているけれども、単に抵抗を介して充電し、また抵抗を介して放電するような構成とすることもできる。また、スイッチ５３を充電側に設け、充電電流の方が放電電流よりも大きくなるようにしておくこともできる。さらに、充電電流や放電電流は、変更可能にしておくこともできる。充電条件または放電条件のうちの少なくとも一方を変更することができるので、電源電圧、負荷２の温度などの条件に応じて、異常の判定を行いやすいように変更することができる。
【００９３】
たとえば、遅れ時間を１μｓとして、図２のＦａｉｌタイマ３５で、定電流源４１による充電電流と、スイッチ４３をＯＮにして、定電流源４２と定電流源４１との差による放電電流とを等しくすれば、自励発振周波数の周期が４μｓ未満になると、図６に示すように、フェイルタイマコンデンサ４０の端子電圧が増大して、判定レベルを超えるようになる。すなわち発振周波数が２５０ｋＨｚを超えると、異常状態と判定される。放電電流を充電電流の２倍にするときは、自励発振周波数の周期が３μｓ未満、すなわち発振周波数が３３３ｋＨｚを超えると、異常状態と判定される。放電電流を充電電流の１／２にするときは、自励発振周波数の周期が６μｓ未満、すなわち発振周波数が１６７ｋＨｚを超えると、異常状態と判定される。放電電流を充電電流の１／３にするときは、自励発振周波数の周期が８μｓ未満、すなわち発振周波数が１２５ｋＨｚを超えると、異常状態と判定される。放電電流を充電電流の１／４にするときは、自励発振周波数の周期が１０μｓ未満、すなわち発振周波数が１００ｋＨｚを超えると、異常状態と判定される。
【００９４】
また、Ｆａｉｌタイマ３５と同等の異常判定手段としての機能は、デジタル論理回路などで実現することができる。そのような異常判定手段は、自励発振の周期よりも短い周期でクロック信号を発生するクロック発生手段と、クロック信号を計数するカウンタなどの計数手段と、計数手段の計数値を基準値と比較する比較手段とを含むようにすればよい。ハイサイド側ＭＯＳトランジスタ８などのスイッチング素子の動作遅れを、ＥＸＯＲ回路３４などの遅れ検出手段によって検出する。計数手段は、スイッチング素子の動作遅れが生じる期間にクロック信号を加算するように計数し、自励発振の周期中でその期間外の残りの期間にクロック信号を減算して計数値が０になれば減算を停止するように計数する。
【００９５】
異常の判定は、比較手段が計数手段の計数値を予め設定される基準値と比較し、期間が長く続いて計数値が基準値を超えるか、期間外の時間が短くて減算が充分になされずに次の加算が行われて、計数値が基準値を超えるときに、予め定める条件を満たさないと判定すればよい。カウンタなどの計数手段でクロック信号を計数して、スイッチング素子の動作の遅れと自励発振の周期とを比較し、予め設定される条件を満たすか否かの判定を、デジタル回路で実現することができる。デジタル回路によれば、判定の基準値を変更する自由度を高くすることもできる。特にデジタル・アナログ混在プロセスを使用して製造する場合、半導体集積回路として容易に実現することができる。
【００９６】
以上のように、自励発振式負荷駆動装置１では、負荷２の駆動を、駆動状態として検出されるシャント抵抗１０に発生する電圧が予め設定される上限の検出電流ＩＴＨに対応する電圧を超えると停止し、駆動状態が予め設定される下限の検出電流ＩＴＬに対応する電圧未満となると行うように、駆動状態のフィードバックによるスイッチング素子のスイッチング動作で自励発振を行うので、負荷２は、上限の電流ＩＴＨと下限の電流ＩＴＬとの間の駆動状態となるように制御される。自励発振式負荷駆動装置１には、遅れ検出手段であるＥＸＯＲ回路３４と、異常判定手段であるＦａｉｌタイマ３５とが含まれる。負荷２の駆動状態をフィードバックして自励発振を行うので、駆動状態の検出から検出に応じたスイッチング動作の結果が発生するまでには、動作の遅れが生じる。自励発振の周期は、動作の遅れより短時間にすることはできず、負荷が適切に駆動されている状態では、発振周期に対して動作の遅れは比較的小さな割合となる。
【００９７】
前述のように、負荷２が短絡状態となると、スイッチング素子であるハイサイド側ＭＯＳトランジスタ８の入出力間の動作遅れには変化がなくても自励発振周期が短くなる。遅れ検出手段であるＥＸＯＲ回路３４がフィードバック経路での動作遅れをスイッチング素子の入出力間の論理異常として検出すると、異常判定手段であるＦａｉｌタイマ３５は、検出される動作の遅れが自励発振の周期に対して予め定める条件、すなわちフェイルタイマコンデンサ４０の端子電圧であるＦＡＩＬコンデンサ電圧が判定レベルを超えない条件を満たすか否かを判定し、動作遅れがその条件を満たさないでＦＡＩＬコンデンサ電圧が判定レベルを超えるときに負荷異常を表す信号を出力する。自励発振の周期に比較して、フィードバック経路での動作の遅れが適切な範囲となるように条件を設定しておけば、多くの種類の異常が負荷に生じると、異常がフィードバックされてスイッチング素子のスイッチング動作も異常となり、動作遅れと発振周期との関係が条件を満たさなくなってしまうので、簡単な構成で適切に異常を判定することができる。
【００９８】
図１０は、本発明の実施の第２形態である自励発振式負荷駆動装置５１の主要部分の概略的な電気的構成を示す。本実施形態で実施の第１形態に対応する部分は同一の参照符を付し、重複する説明を省略する。自励発振式負荷駆動装置５１は、ＭＯＳ駆動判定ロジック５２、ＭＯＳ論理比較回路５３および負荷電流検出手段５４を含む。ＭＯＳ駆動判定ロジック５２は、図１のＡＮＤ回路２４、ＮＯＲ回路２３、ラッチ回路２７およびインバータ２５，２６，２８を含む構成と同等の機能を有する。ＭＯＳ論理比較回路５３は、図１のコンパレータ３１、ＥＸＯＲ回路３４および抵抗３２，３３を含む構成と同等の機能を有する。負荷電流検出手段５４は、図１の抵抗１６，１７，１８，１９、ＡＭＰ２０、ヒス付きＣＭＰ２１およびインバータ２２を含む構成と同等の機能を有する。
【００９９】
さらに、遅延付加手段として、スイッチング素子であるハイサイド側ＭＯＳトランジスタ８のゲートへの駆動を遅延させるために、ゲートと接地との間にコンデンサ５５を接続している。コンデンサ５５は、抵抗１４とともにスイッチング素子であるハイサイド側ＭＯＳトランジスタ８への入力の変化を遅延させる。なお、ハイサイド側ＭＯＳトランジスタ８のゲートの入力容量が大きいときには、コンデンサ５５を追加しないでも、抵抗１４の抵抗値をある程度大きくすればよい。ハイサイド側ＭＯＳトランジスタ８は、抵抗１４の抵抗値とコンデンサ５５の容量値との積である時定数で駆動入力が遅延させられるので、出力も遅延に応じて遅れ、遅延前の入力と遅延後の出力との間の動作遅れを容易に検出することができる。動作遅れの時間は、抵抗１４の抵抗値を変えて変化させることができる。
【０１００】
図１１は、本発明の実施の第３形態である自励発振式負荷駆動装置６１の主要部分の概略的な電気的構成を示す。本実施形態で実施の第１形態または第２形態に対応する部分は同一の参照符を付し、重複する説明を省略する。自励発振式負荷駆動装置６１は、抵抗１２のＭＯＳ論理比較回路５３への接続部にコンデンサ６２を付加し、抵抗１２の抵抗値とコンデンサ６２の容量値との積である時定数で、ＭＯＳ論理比較回路５３での異常判定に使用する遅れ時間に遅延を付加することができ、この遅延は、時定数を変化させて調整することができる。すなわち、抵抗１２とコンデンサ６２による遅延回路は、遅延付加手段として、遅れ検出手段であるＭＯＳ論理比較回路５３がスイッチング素子であるハイサイド側ＭＯＳトランジスタ８の入力と出力との間に生じる論理的な異常を検出する入力を遅延させる。
【０１０１】
図１２は、本発明の実施の第４形態である自励発振式負荷駆動装置７１の主要部分の概略的な電気的構成を示す。本実施形態で実施の第１形態から第３形態までの各形態に対応する部分は同一の参照符を付し、重複する説明を省略する。自励発振式負荷駆動装置７１は、ＭＯＳ論理比較回路５３の出力とＦａｉｌタイマ３５の入力との間に短パルス発生部７２を付加し、ＭＯＳ論理比較回路５３での異常判定結果に遅延を付加する。
【０１０２】
図１３は、ＭＯＳ論理比較回路５３の出力と短パルス発生部７２の出力との関係を示す。（ａ）に示すように、ＭＯＳ論理比較回路５３がスイッチング素子であるハイサイド側ＭＯＳトランジスタ８の入力と出力との間の論理的異常を検出して出力がＬｏレベルからＨｉレベルに変化すると、（ｂ）に示すように、短パルス発生部７２からの出力もＬｏレベルからＨｉレベルに変化する。スイッチング素子であるハイサイド側ＭＯＳトランジスタ８の入力と出力との間の論理異常が解消すると、ＭＯＳ論理比較回路５３からの出力はＬｏレベルに戻るけれども、短パルス発生部７２からの出力はＨｉレベルを続ける。短パルス発生部７２は、たとえば単安定回路などで実現され、一定のパルス幅の短パルスを発生する。すなわち、短パルス発生部７２は、遅延付加手段として、遅れ検出手段であるがＭＯＳ論理比較回路５３がスイッチング素子であるハイサイド側ＭＯＳトランジスタ８の入力と出力との間の論理的な異常を生じる期間を検出する出力を遅延させ、異常の判定を容易に行わせることができる。
【０１０３】
遅延付加手段である短パルス発生部７２は、発生する短パルスのパルス幅で遅延を付加するので、短パルスのパルス幅の時間だけ、スイッチング素子の入力と出力との間に生じる論理的な異常の検出期間を延長することができる。短パルスのパルス幅を変更して、自励発振の周期に対して動作遅れとして異常を判定しやすくすることもできる。短パルス発生部７２は、外付け部品なしでも実現しやすい。またＬＳＩ化も容易となる。
【０１０４】
図２に示すようなＦａｉｌタイマ３５での定電流源４２による放電電流を、定電流源４１による充電電流の２倍として、フェイルタイマコンデンサ４０を充電する電流も、放電させる電流も等しくする場合を想定する。フェイルタイマコンデンサ４０を充電する遅れ時間を１μｓとすると、スイッチ４３がＯＮになる放電時間が１μｓ未満になると、図６に示すようにＦＡＩＬコンデンサ電圧が増大して判定レベルに達し、異常と判定されるようになる。このときの発振周期は、４μｓ未満であり、２５０ｋＨｚを超える発振周波数となる。短パルス発生部７２から２μｓのパルス幅の短パルスを発生させれば、この間にフェイルタイマコンデンサ４０が充電されるので、スイッチ４３がＯＮになる放電時間が２μｓ未満になると、図６に示すようにＦＡＩＬコンデンサ電圧が増大して判定レベルに達し、異常と判定されるようになる。このときの発振周期は、８μｓ未満であり、１２５ｋＨｚを超える発振周波数となる。短パルス発生部７２から３μｓのパルス幅の短パルスを発生させれば、スイッチ４３がＯＮになる放電時間が３μｓ未満になると、異常と判定されるようになる。このときの発振周期は、１２μｓ未満であり、８３ｋＨｚを超える発振周波数となる。
【０１０５】
図１４は、図１のコンパレータ３１に替えて使用することができる入力回路７５の概略的な構成を示す。入力回路７５は、能動素子としてバイポーラのＮＰＮトランジスタ７６を含み、エミッタが接地されるＮＰＮトランジスタ７６のベースに、抵抗１２を介して、負荷接続端子３の電圧が入力される。ＮＰＮトランジスタ７６のベースと接地との間には、抵抗値がたとえば抵抗１２の抵抗値の半分である抵抗７７が接続される。ＮＰＮトランジスタ７６のコレクタは、抵抗７８を介して電源の正電圧に接続される。負荷接続端子３の電圧がＮＰＮトランジスタ７６の順方向ベース・エミッタ間電圧の３倍よりも低い間は、ＮＰＮトランジスタ７６はＯＦＦ状態であり、コレクタからはＨｉレベルが出力される。負荷接続端子３の電圧がＮＰＮトランジスタ７６の順方向ベース・エミッタ間電圧の３倍を超える間は、ＮＰＮトランジスタ７６はＯＮ状態であり、コレクタからはＬｏレベルが出力される。
【０１０６】
スイッチング素子であるハイサイド側ＭＯＳトランジスタ８の入出力レベルは、標準的な論理レベルとは異なるので、遅れ検出手段であるＥＸＯＲ回路３４は、ハイサイド側ＭＯＳトランジスタ８への入力を、ＮＯＲ回路２３の出力側から検出している。図１のコンパレータ３１が集積された半導体回路素子、または抵抗分圧でバイポーラトランジスタのベースに入力が与えられるように抵抗分圧回路とバイポーラトランジスタ素子とが同一半導体チップ上に集積された図１４の入力回路７５などを用いて、ハイサイド側ＭＯＳトランジスタ８のゲートから入力を直接検出することもできる。ハイサイド側ＭＯＳトランジスタ８のスイッチング動作には大きな影響を与えないで、動作の遅れを検出して、異常の有無を判定することができる。
【０１０７】
ノイズ対策として、閾値レベルへのヒステリシスの追加や、閾値レベル自体の設定を工夫することによって検出精度の向上や、誤検出の防止を図ることができる。
【０１０８】
図１５は、本発明の実施の第５形態である自励発振式負荷駆動装置８１の主要部分の概略的な電気的構成を示す。本実施形態で実施の第１形態から第４形態までの各形態に対応する部分は同一の参照符を付し、重複する説明を省略する。自励発振式負荷駆動装置８１は、図１のヒス付きＣＭＰ２１に替えて、２つのコンパレータ８２，８３と判定ロジック８４とを使用する。コンパレータ８２，８３には、検出電流の上限ＩＴＨおよび下限ＩＴＬに対応する基準電圧ＶＴＨ，ＶＴＬがそれぞれレベル弁別用の基準電圧として与えられる。判定ロジック８４からは、ヒス付きＣＭＰ２１からインバータ２２を介して導出され、ＮＯＲ回路２３に入力されるものと同等な電流検出出力と、ＥＸＯＲ回路３４からの出力に替えてＦａｉｌタイマ３５に入力する異常検出出力とが得られる。すなわち、ＥＸＯＲ回路３４でスイッチング素子の入出力間の動作の遅れを検出する替わりに、シャント抵抗１０から電流を検出してフィードバックによるスイッチング動作を行う際に生じる過度的な動作遅れを利用して、異常状態を判定する。
【０１０９】
図１６は、図１５の自励発振式負荷駆動装置８１の動作の一例を示す。検出電流が上限ＩＴＨを超えると、ハイサイド側ＭＯＳトランジスタ８をＯＦＦにするようにフィードバック動作が行われる。実際にハイサイド側ＭＯＳトランジスタ８がＯＦＦになるまでには、前述のような動作遅れなどで、時間がかかる。このような目標電流値に対してフィードバック系が応答する速度の遅れで、オーバシュートの領域が発生する。オーバシュートの領域を、遅れ時間として使用し、判定ロジック８４が、異常か否かを判定する。すなわち、負荷２の駆動が定める上限ＩＴＨを超えるオーバシュートが生じる領域を、スイッチング素子の動作遅れとして検出する。
【０１１０】
負荷２の駆動状態が予め定める上限ＩＴＨを超えると、フィードバックによってスイッチング素子であるハイサイド側ＭＯＳトランジスタ８による負荷２の駆動が停止されるけれども、フィードバック経路の遅れによって、負荷２の駆動状態が上限ＩＴＨを超えるオーバシュートが発生する。負荷２の異常時には、オーバシュートの期間も異常になる。オーバシュートの領域は、上限ＩＴＨを検出する手段であるコンパレータ８２で容易に検出することができ、簡単に構成することができる。
【０１１１】
図１７は、図１５の自励発振式負荷駆動装置８１の動作の他の例を示す。検出電流が下限ＩＴＬ未満になると、ハイサイド側ＭＯＳトランジスタ８をＯＮにするようにフィードバック動作が行われる。実際にハイサイド側ＭＯＳトランジスタ８がＯＮになるまでには、前述のような動作遅れなどで、時間がかかる。このような目標電流値に対してフィードバック系が応答する速度の遅れで、アンダーシュートの領域が発生する。アンダーシュートの領域を、遅れ時間として使用し、判定ロジック８４が、異常か否かを判定する。すなわち、負荷２の駆動が定める下限ＩＴＬ未満となるアンダーシュートが生じる領域を、スイッチング素子の動作遅れとして検出する。オーバシュートおよびアンダーオーバシュートの領域は、上限および下限を検出する手段であるコンパレータ８２，８３を用いて、それぞれ容易に検出することができ、遅れ検出手段を簡単に構成することができる。
【０１１２】
図１８は、本発明の実施の第６形態である自励発振式負荷駆動装置９１の主要部分の概略的な電気的構成を示す。本実施形態で実施の第１形態から第５形態までの各形態に対応する部分は同一の参照符を付し、重複する説明を省略する。自励発振式負荷駆動装置９１は、負荷電流検出手段５４が検出する負荷２を流れる電流が上限ＩＴＨを超える値に設定されている過電流となっているか否かを検出する過電流検出手段９２と、過電流検出手段９２からの過電流検出出力およびＭＯＳ論理比較回路５３からの異常検出出力を入力し、論理和をＦａｉｌタイマ３５に与えるＯＲ回路９３とを含む。
【０１１３】
過電流検出手段９２を設けるのは、負荷２が短絡しても微少なインダクタンス成分を有する場合、自励発振の周期が異常判定のレベルまで高速化しないこともあり得るからである。負荷２が短絡しているという負荷異常の検出不良を防止するため、フェイルタイマコンデンサ４０の充電条件に、「過電流で充電」という条件を追加すると、負荷短絡時の異常を検出しやすくすることができる。
【０１１４】
図１９は、自励発振式負荷駆動装置９１による負荷短絡時の動作波形を示す。検出電流が過電流設定値ＩＯＣＰを超えると、過電流検出手段９２からＦａｉｌタイマ９５に与えられる過電流検知出力がＨｉレベルになる。Ｆａｉｌタイマ３５は、ＭＯＳ論理比較回路５３からのＭＯＳ論理比較出力が異常を示すＨｉレベル、または過電流検出手段９２からの過電流検知出力がＨｉレベルの期間、フェイルタイマコンデンサ４０を充電する。ＦＡＩＬタイマコンデンサ４０の端子電圧であるＦＡＩＬコンデンサ電圧は、実線で示すように、増大して、判定ラインに達し、ＤＩＡＧ出力が異常状態を示すＨｉレベルに変化するに到る。もし、過電流検出を行わないときは、仮想線で示すように、フェイルタイマコンデンサ４０の充電時間が発振周期に比較して短く、ＦＡＩＬコンデンサ電圧は判定レベルに達しない。したがって、負荷２が寄生的なインダクタンス成分を持って短絡した場合でも、異常として検出可能であることが判る。
【０１１５】
なお、負荷２や負荷２を使用するシステムによっては、負荷２を起動する際に、上限ＩＴＨを超える突入電流を供給する必要がある。たとえば、電球やヒータなどが負荷２であれば、低温の状態では抵抗値が低く、大きな電流値の突入電流が流れる。また、負荷２に容量成分が含まれれば、大きな電流値の充電電流が流れる。突入電流が流れるような場合、過電流検出手段９２による機能の有効と無効とを選択可能にしておくことが好ましい。また、ＩＮ端子５に入力される負荷駆動信号がＬｏレベルからＨｉレベルに変化する初期には、過電流検出機能を無効にして突入電流による負荷異常の誤検出を防ぎ、自励発振が開始されてから、過電流検出機能を有効に切換えるようにすることもできる。
【０１１６】
自励発振式負荷駆動装置９１では、負荷２の駆動状態として、過電流を検出する過電流検出手段９２をさらに含み、異常判定手段であるＦａｉｌタイマ３５は、過電流検出手段９２が過電流を検出している期間を、遅れ検出手段であるＭＯＳ論理比較回路９３によって検出される動作遅れに加えて判定を行うので、異常となっている負荷２にインダクタンス成分などが含まれて、自励発振の周期には大きな変化がなくても、異常判定を適切に行うことができる。この機能を有効または無効に選択可能な機能選択手段を備えるようにすれば、負荷２の投入時に大きな突入電流が流れる場合などでは、投入時に無効を選択して、負荷の投入後に有効を選択し、負荷２の起動と起動後の異常判定とを、それぞれ適切に行うことができる。
【０１１７】
以上で説明している実施の各形態では、自励式の発振回路に接続される負荷２の異常状態を、ＭＯＳトランジスタなどのスイッチング素子の応答速度、または意図的に用意した遅れ時間だけ継続するＭＯＳ論理比較回路５３などによる論理異常検出出力に基づいてＦａｉｌタイマ３５のフェイルタイマコンデンサ４０などを充電し、発振周期の残りの期間に放電させることによって、複雑な過電流検知手段などを設けることなく、負荷２の異常を検出することができる。さらに、従来の過電流検知手段などでは検出困難な負荷の短絡による高速発振も検出可能となる。
【０１１８】
また負荷２を接続する負荷接続端子３，４が電源に直接接続される天絡や地絡が生じて過電流が流れる異常状態では、電源に直接接続される負荷接続端子３，４の電圧が固定され、スイッチング素子の入出力間の論理関係が正常時の論理関係とは異なる動作となるので、この論理の不一致を検出して異常状態を検出することができる。この論理の不一致の検出期間にフェイルタイマコンデンサ４０の充電を行い、コンデンサ容量と充電電流、およびＦＡＩＬ判定用に設定される判定レベルで定る時間だけ、その異常状態が継続すると、負荷異常と判定することができる。
【０１１９】
正常な状態でも、過度的に制御回路７とハイサイド側ＭＯＳトランジスタ８などのスイッチング素子の入出力間の実際の論理的関係とは、系の応答速度分遅れるので、論理異常検出出力が出力されるけれども、論理が正常な領域の方が出現頻度が高いので、フェイルタイマコンデンサ４０の放電の方が支配的となり、ＦＡＩＬと判定することはない。
【図面の簡単な説明】
【０１２０】
【図１】本発明の実施の第１形態である自励発振式負荷駆動装置１の概略的な電気的構成を示すブロック図である。
【図２】図１のＦａｉｌタイマ３５の電気的構成を示すブロック図である。
【図３】図１のハイサイド側ＭＯＳトランジスタ８の入出力間の関係と、図２のフェイルタイマコンデンサ４０の端子電圧との関係を示すタイムチャートである。
【図４】図１の自励発振式負荷駆動装置１での正常動作時を示すタイムチャートである。
【図５】図１の自励発振式負荷駆動装置１で、負荷接続端子３に接続される負荷２の一端が電源の高電位側に直接接続されるＤ＋天絡時を示すタイムチャートである。
【図６】図１の自励発振式負荷駆動装置１で、負荷接続端子４に接続される負荷２の他端が電源の高電位側に直接接続されるＤ−天絡時を示すタイムチャートである。
【図７】図１の自励発振式負荷駆動装置１で、負荷接続端子３に接続される負荷２の一端が直接接地されるＤ＋地絡時を示すタイムチャートである。
【図８】図１の自励発振式負荷駆動装置１で、負荷２が短絡される負荷ショート時を示すタイムチャートである。
【図９】図１の自励発振式負荷駆動装置１で、負荷２が断線する負荷オープン時と、負荷接続端子４が直接接地されるＤ−地絡時とを示すタイムチャートである。
【図１０】本発明の実施の第２形態である自励発振式負荷駆動装置５１の主要部分の概略的な電気的構成を示すブロック図である。
【図１１】本発明の実施の第３形態である自励発振式負荷駆動装置６１の主要部分の概略的な電気的構成を示すブロック図である。
【図１２】本発明の実施の第４形態である自励発振式負荷駆動装置７１の主要部分の概略的な電気的構成を示すブロック図である。
【図１３】図１２のＭＯＳ論理比較回路５３の出力と短パルス発生部７２の出力との関係を示すタイムチャートである。
【図１４】図１のコンパレータ３１に替えて使用することができる入力回路７５の概略的な構成を示すブロック図である。
【図１５】本発明の実施の第５形態である自励発振式負荷駆動装置８１の主要部分の概略的な電気的構成を示すブロック図である。
【図１６】図１５の自励発振式負荷駆動装置８１の動作の一例を示すタイムチャートである。
【図１７】図１５の自励発振式負荷駆動装置８１の動作の他の例を示すタイムチャートである。
【図１８】本発明の実施の第６形態である自励発振式負荷駆動装置９１の主要部分の概略的な電気的構成を示すブロック図である。
【図１９】図１８の自励発振式負荷駆動装置９１による負荷短絡時の動作波形を示すタイムチャートである。
【符号の説明】
【０１２１】
１，５１，６１，７１，８１，９１  自励発振式負荷駆動装置
２  負荷
３，４  負荷接続端子
５  ＩＮ端子
６  ＤＩＡＧ端子
７  制御回路
８  ハイサイド側ＭＯＳトランジスタ
９  ローサイド側ＭＯＳトランジスタ
１０  シャント抵抗
１１，１２，１４，１５，１６，１７，１８，１９，３２，３３，６２，７７，７８  抵抗
２０  ＡＭＰ
２１  ヒス付きＣＭＰ
２３  ＮＯＲ回路
２４  ＡＮＤ回路
２７  ラッチ回路
２９，３９  ＭＯＳ駆動ドライバ
３０  ＦＡＩＬ判定回路
３１，４４，８２，８３  コンパレータ
３４  ＥＸＯＲ回路
３５  Ｆａｉｌタイマ
４０  フェイルタイマコンデンサ
４１，４２  定電流源
４３  スイッチ
５２  ＭＯＳ駆動判定ロジック
５３  ＭＯＳ論理比較回路
５４  負荷電流検出手段
７５  入力回路
７６  ＮＰＮトランジスタ
８４  判定ロジック
９２  過電流検出手段
９３  ＯＲ回路
【図１】
2005039946.tif 000003
【図２】
2005039946.tif 000004
【図３】
2005039946.tif 000005
【図４】
2005039946.tif 000006
【図５】
2005039946.tif 000007
【図６】
2005039946.tif 000008
【図７】
2005039946.tif 000009
【図８】
2005039946.tif 000010
【図９】
2005039946.tif 000011
【図１０】
2005039946.tif 000012
【図１１】
2005039946.tif 000013
【図１２】
2005039946.tif 000014
【図１３】
2005039946.tif 000015
【図１４】
2005039946.tif 000016
【図１５】
2005039946.tif 000017
【図１６】
2005039946.tif 000018
【図１７】
2005039946.tif 000019
【図１８】
2005039946.tif 000020
【図１９】
2005039946.tif 000021