(57)【要約】    【課題】従来のバースト通信で用いられているプリアンブルにショートシンボルを複数個配列する方法において、復調に際してタイミング／搬送波周波数同期用プリアンブル部のショートシンボルからデータ領域のデータシンボルに切り換えるタイミングを高精度でかつ簡易に検出し得るタイミング再生回路の実現が課題となっていた。    【解決手段】受信した信号に含まれるプリアンブル信号と、タイミング再生回路内に予め記憶されているプリアンブル信号との相関値を求め、このピーク値に一定の係数を乗じた値をプリアンブルとデータ領域との境界を検出する閾値とし、この閾値を越えるピーク値からプリアンブルにおけるタイミング列を求め、これによりプリアンブル／データ領域の境界を求める回路構成としている。【選択図】図４
2005039597.tif 000002
【特許請求の範囲】
【請求項１】
バースト通信システムの復調装置において用いられるタイミング再生回路であって、
受信バースト信号を複素べースバンド信号に直交検波する直交検波手段と、
該直交検波手段の出力であるアナログ信号をデジタル化するＡ／Ｄ変換手段と、
該デジタル化された上記バースト信号の搬送波周波数およびシンボルについて同期をとるための同期回路とを有しており、
前記同期回路は、前記搬送波周波数を補正するための搬送波周波数推定手段と、
この推定結果を用いて搬送波周波数補正処理を行なう複素乗算手段と、
前記複素ベースバンド信号のプリアンブルにおけるシンボルに対するシンボルタイミングを再生するシンボルタイミング推定手段と、
前記複素乗算器で補正された前記搬送波周波数と前記シンボルタイミング推定手段とを用いてシンボル同期を行なうシンボル同期処理手段とを有してなる
ことを特徴とするタイミング再生回路。
【請求項２】
請求項１に記載の同期回路の前記シンボルタイミング推定手段は、
バースト通信システムで用いられる信号フォーマットの前記プリアンブルのパターンが記録されている基準信号記憶手段の出力と、前記デジタル化された複素ベースバンド信号との複素相関を求める複素相関手段と、
前記複素相関手段による相関結果である相関値が予め設定されている閾値を超えるピークを検出することにより前記プリアンブルにおけるショートシンボルのタイミングを検出するタイミング検出手段と、上記閾値を上記検出されたピーク値を用いて設定し、上記タイミング検出手段における検出処理を制御するタイミング制御手段とを有する
ことを特徴とするタイミング再生回路。
【請求項３】
請求項１または請求項２に記載のタイミング再生回路において、
前記閾値として、前記複数のショートシンボルに対して最初のショートシンボルから得られる前記相関値のうちの最大値に予め定められた１より小さい係数を乗じた値を採用すること
を特徴とするタイミング再生回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、バースト通信システムの復調装置のタイミング再生回路に関する。
【背景技術】
【０００２】
ー般に、無線ＬＡＮ等のマルチメデイア通信では、パケット等特定の規定により構成された信号データを一単位（バースト）として扱われるバースト通信システムが用いられている。この場合、パケットあるいはバーストの先頭部には、使用周波数に対する同期用の部分と、伝送されてくるシンボルの先頭部を検出するためのシンボルタイミング同期用の部分とで構成されたプリアンブルが設けられている。このシンボルタイミングの検出法としては例えば後記特許文献１に記載されている方法が知られている。
【０００３】
図５にこのバースト通信システムで用いられるバースト信号のフォーマットを示す。図５はＯＦＤＭ（Orthogonal Frequency  Division Multiplex）復調装置でＯＦＤＭ装置のプリアンブルに複数のショートシンボル２６を用いた例を従来例として示している。図５において、バーストデータ２３の先頭には、周波数同期とシンボルのタイミング同期用としてタイミング／搬送波周波数同期用プリアンブル２４が配置され、このプリアンブル２４の部分に続いてデータ部分を構成しているデータ領域２５が配置されている。
【０００４】
ここで、周波数同期は受信器側で送信器側発振器の発振周波数に対する周波数誤差の補正を行うものである。また、シンボルタイミング同期は、各バーストの復調処理に際してバースト内に含まれる信号の先頭部を確定するために用いられる。
【０００５】
一例として、図５において示したバーストの構成においては、予め設定されたパターンで構成された、長さの短い既知のデータパターン（ショートシンボル２６）をバースト信号の同期用として４個設けているが、この数は同期保護あるいは同期引き込み等の同期条件に応じて適当な数が選ばれる。
【０００６】
以上従来のプリアンブルにショートシンボルを使用したＯＦＤＭ復調装置では、ショートシンボルのシンボルタイミングを検出すると、同期検出の検出窓信号の幅を段階的に狭めて行く。これによりショートシンボルのタイミングを示す後述の複素相関回路出力のピーク位置（タイミング）の誤検出確率を小さくし、また、検出窓の幅を狭めた状態で、相関結果のピーク値が設定した閾値を越えたときの数とそのピークの周期を測定してショートシンボルの位置を確定する。この確定されたショートシンボルの位置を用いて、次にピークが来るべき位置に相関値が閾値を越える値がない場合、その直前の閾値を越えるピークの位置をもってショートシンボルとデータ領域の境界として検出を行う方法が採られていた。  
このようにプリアンブルは、複数の短い長さの既知の同期用データパターン（ショートシンボル）から構成される。
【０００７】
プリアンブル２４にショートシンボル２６を用いることによる利点は、
１．プリアンブル用のデータパターン長が短いため、短いデータ長の処理で済み、これにより、処理遅延時間が短くなる。  
２．データパターン長が短いため、データ処理の回路規模が小さくて済む。
等の利点があるが、反面、
３．プリアンブルが複数のショートシンボル２６を形成している既知のデータパターンから構成されているため、プリアンブル２４とデータ領域２５のデータシンボルとを切り替えるタイミングが複雑化する。  
４．シンボル再生回路において、プリアンブル２４におけるショートシンボル２６のシンボル周期が長くとれず、また同期処理のためのサンプル数にも限界があり、このためタイミング検出精度が取れない。
等の問題がある。
【特許文献１】特開２００１−２３７９０５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００８】
本発明は、バースト通信システムにおける復調装置において、上記問題点３．および４．に関し、ショートシンボルを用いたタイミング／搬送波周波数同期用プリアンブルのショートシンボルからデータ領域のデータシンボルに切り替えるタイミングを簡易にかつ精度よく検出できるタイミング再生回路を提供することにある。
【課題を解決するための手段】
【０００９】
上記の目的を達成するために、本発明の請求項１においては、
バースト通信システムの復調装置において用いられるタイミング再生回路であって、受信バースト信号を複素べースバンド信号に直交検波する直交検波手段と、該直交検波手段の出力であるアナログ信号をデジタル化するＡ／Ｄ変換手段と、該デジタル化された上記バースト信号の搬送波周波数およびシンボルについて同期をとるための同期回路とを有しており、前記同期回路は、前記搬送波周波数を補正するための搬送波周波数推定手段と、この推定結果を用いて搬送波周波数補正処理を行なう複素乗算手段と、前記複素ベースバンド信号のプリアンブルにおけるシンボルに対するシンボルタイミングを再生するシンボルタイミング推定手段と、前記複素乗算器で補正された前記搬送波周波数と前記シンボルタイミング推定手段とを用いてシンボル同期を行なうシンボル同期処理手段とを有してなるタイミング再生回路について規定している。
【００１０】
請求項２においては、請求項１に記載の同期回路の前記シンボルタイミング推定手段は、バースト通信システムで用いられる信号フォーマットの前記プリアンブルのパターンが記録されている基準信号記憶手段の出力と、前記デジタル化された複素ベースバンド信号との複素相関を求める複素相関手段と、前記複素相関手段による相関結果である相関値が予め設定されている閾値を超えるピークを検出することにより前記プリアンブルにおけるショートシンボルのタイミングを検出するタイミング検出手段と、上記閾値を上記検出されたピーク値を用いて設定し、上記タイミング検出手段における検出処理を制御するタイミング制御手段とを有するタイミング再生回路について規定している。
【００１１】
請求項３においては、請求項１または請求項２に記載のタイミング再生回路において、前記閾値として、前記複数のショートシンボルに対して最初のショートシンボルから得られる前記相関値のうちの最大値に予め定められた１より小さい係数を乗じた値を採用することを特徴とするタイミング再生回路について規定している。
【発明の効果】
【００１２】
以上説明したように、本発明では、受信データと基準パターンとの相関値に予め設定した係数を乗算することによりタイミング検出の閾値を求め、これによりプリアンブルとデータ領域との境界検出を行う構成の回路としているため、安定してプリアンブルとデータ領域との境界の検出が可能となっている。同時に、本発明においては、タイミング／搬送波周波数同期用プリアンブルを複数の短いショートシンボルにより構成するフォーマットを採用しているため、小さな回路規模で処理遅延が小さく安定して動作するタイミング再生回路を用いたバースト通信システムの復調装置を提供することができる。
【発明を実施するための最良の形態】
【００１３】
本発明の実施の形態について以下図面を用いて説明する。  
図１に本発明によるバースト通信システムにおける復調装置のブロック図を示す。ここで、入力されるバースト信号のフォーマットは図５で示したように、プリアンブル２４としてショートシンボルを複数個用いたフォーマットである。図１に示すシステムにおいて、アンテナ１で受信されたバースト信号は、先ずＡＧＣ（Automatic Gain Control）回路２で受信したバースト信号のレベル変動を抑え、後続の信号処理回路への入力信号レベルがー定となるようにＡＧＣ回路の利得は制御される。直交検波回路３は、図示しないが搬送波にほぼ近い周波数のローカル信号発振器からの周波数信号により、受信信号をアナログ複素べースバンド信号に変換する。  
直交検波回路３から出力される２つのアナログ複素べースバンド信号は、Ａ／Ｄ変換器４および５により標本化され量子化（デジタル化）される。このデジタル化されたベースバンド信号は同期回路６において、同期信号を抽出し、これにより伝送されて来た信号のシンボルタイミングの同期をとる動作を行う。
【００１４】
伝搬路歪推定回路７においては、同期回路６から得られたシンボルタイミングに同期したプリアンブルのショートシンボルから、伝搬路特性Ｈ(ω)を推定する。その推定結果により、伝搬路歪推定回路７は伝搬路歪補償の係数１／Ｈ(ω)を伝搬路歪補償回路８へ出力する。  
伝搬路歪補償回路８においては、同期回路６から得られたシンボルタイミングに同期したデータシンボルに上記により得られた伝搬路歪補償の係数１／Ｈ(ω)を複素乗算することにより伝搬路歪補償を行う。  
復調回路９は歪補償後の信号を入力し受信したバースト信号に含まれるデータの復調を行う。
【００１５】
図２に同期回路６の構成を示す。図２において、シンボルタイミング推定回路１０は、図５におけるタイミング／搬送波周波数同期用プリアンブル２４をＡ／Ｄ変換器４および５において標本化されデジタル化された信号出力である。デジタル複素ベースバンド信号を用いてシンボルタイミング再生を行い、シンボル同期処理回路１３に出力する回路である。また、搬送波周波数推定回路１１は同期用プリアンブル２４の受信時に、Ａ／Ｄ変換器４および５からの出力を用いて搬送波周波数の推定を行い、周波数誤差補償信号を複素乗算器１２に出力する回路である。このようにして得られた複素乗算器１２の出力およびシンボルタイミング推定回路１０の出力をシンボル同期処理回路１３に入力することによりシンボル同期の処理が行われる。このシンボル同期処理回路１３の出力は次段の伝播路歪補償回路８に入力される。
【００１６】
図３に上記のシンボルタイミング推定回路１０の構成を示す。複素相関回路１０１は、Ａ／Ｄ変換器４および５において標本化およびデジタル化された複素べースバンド信号ＩおよびＱと基準信号記憶回路１０４に予め記憶されたタイミング／搬送波周波数同期用プリアンブル２４内ショートシンボルのデータパターンとの相関を求める演算を行い、演算結果である相関値を逐次出力する。ここで、これら両パターンが一致したとき、すなわち同期がとれた状態となったときにこの相関値は最大値（ピーク値）となる。  
タイミング検出回路１０３は、複素相関回路１０１による演算結果である相関値とタイミング制御回路１０２からのピーク検出閾値とを比較し、比較結果が、ピーク検出閾値より大きく、かつ最大値となっておれば、その相関結果の値をピーク検出閾値として更新し、その相関結果の値（ＭＡＸ値）をタイミング制御回路１０２に報告する。
【００１７】
タイミング検出回路１０３は、タイミング制御回路１０２からピーク値検出処理終了、すなわち同期タイミング確定の報告が来るまで上記相関値を求める処理を繰り返す。  
タイミング制御回路１０２の出力側では、タイミング検出回路１０３から報告された相関結果の値（ＭＡＸ値）とそのタイミングを保持する。  
タイミング制御回路１０２では、タイミング検出回路１０３からショートシンボル内のシンボル毎の相関値を求め、シンボルの同期がとれる度にその回数を図示していないが内部のカウンタを用いて“０”からカウントＵＰさせる。このカウンタの値が検出範囲（すなわちショートシンボル長よりも短い予め設定された長さの時間範囲で、検出窓に相当）以上になると、タイミング検出回路１０３に検出処理終了の指示を出し、この時に保持していたタイミングをシンボル同期処理回路１３に報告し、これによりシンボル同期を行う。  
以上述べたような処理により、複素相関回路１０１から出力される相関結果がピークを示すタイミングを検索することによりプリアンブルにおけるシンボルタイミングを検出する。
【００１８】
タイミング制御回路１０２は、タイミング検出回路１０３から報告された相関結果（ＭＡＸ値）に１以下の係数値（図４の例では０．５）を乗算し、このレベルを基準にショートシンボルあるいはデータ領域との境界検出閾値を生成し、タイミング検出回路１０３に渡す。上記の係数値は、システム構成の仕様に応じて適当な値が選択される。  
また前記の内部カウンタがショートシンボル長の倍数毎の境界検出タイミングを生成し、タイミング検出回路１０３に出力する。
【００１９】
タイミング検出回路１０３は、タイミング制御回路１０２からピーク値の検出処理終了の指示がきた後、タイミング制御回路１０２からの境界検出タイミング毎に、複素相関回路１０１の相関結果とタイミング制御回路１０２からの境界検出閾値とを比較し、比較結果が境界検出閾値より小さければ、すなわちショートシンボル長の倍数のタイミングにおいて閾値を越える値がなければ（図４のＡ点)、その直前のタイミング位置（図４のＢ点）を境界検出の結果としてタイミング制御回路に報告する。  
タイミング制御回路１０２は、タイミング検出回路１０３からの境界検出結果の報告により、プリアンブルとデータ領域との境界であることを、シンボル同期処理回路１３に報告する。
【００２０】
以上の構成に対する動作状態を図４に示す。  
従来例のプリアンブルにショートシンボルを使用したＯＦＤＭ復調装置では、ショートシンボルのシンボルタイミングを検出すると、タイミング制御回路１０２が検出範囲すなわち検出窓信号の幅を段階的に狭めて行く。これによりショートシンボルのタイミングを示す複素相関回路１０１出力のピーク位置（タイミング）の誤検出確率を小さくし、また、検出窓の幅を狭めた状態で、相関結果のピーク値が設定した閾値を越えたときの数とそのピークの周期を測定してショートシンボルの位置を確定し、次にピークが来るべき位置に相関値が閾値を越える値がない場合、その直前の閾値を越えるピークの位置をもってショートシンボルとデータ領域の境界として検出を行っていた。  
これに対し、本発明では、検出した相関値のピーク値に予め設定した係数を乗算し、この乗算結果から境界検出閾値を生成し、これを用いたタイミング検出を行う方法としている。すなわち、これにより得られたタイミングでプリアンブルのショートシンボルの境界を順次求め、この一連の境界タイミングが有する周期で検出窓を開き、この検出窓位置での上記相関値のピーク値を求める。このピーク値が上記の境界検出閾値を越えないタイミングが現れる直前、すなわち、複数のショートシンボルに対するタイミング列の最後のタイミング位置をプリアンブルとデータ領域との境界タイミングとしている。
【００２１】
また、復調装置には一般にアンテナ１とＡ／Ｄ変換器４および５の間に、受信レベルを一定に制御するＡＧＣ（Automatic Gain Control）回路を有しており、これにより以後の同期処理回路に対する入力信号レベルを安定化し、Ａ／Ｄ変換器４および５の入力レベルにより、複素相関回路１０１の相関結果の相関値変動を防止している。  
本発明では、受信信号における直交検波回路３出力の複素相関値のピーク値からショートシンボルとデータ領域の境界を決める閾値を算出している。このため、受信信号レベルに変動が生じてもショートシンボルとデータ領域の境界検出における誤差を低減し得る利点がある。  
よって、従来のＯＦＤＭ復調装置のように、受信状態に依存することのない固定の閾値を使用する方法よりもショートシンボルとデータ領域との境界検出の精度を高くすることが出来る。
【図面の簡単な説明】
【００２２】
【図１】本発明におけるバースト通信システムの復調装置ブロック図。
【図２】図１における同期回路の構成を示すブロック図。
【図３】図２におけるシンボルタイミング推定回路の構成を示すブロック図。
【図４】タイミング検出方法説明のための信号フォーマットと相関値波形との対応関係を示すフォーマット／相関値対応図。
【図５】バースト通信システムで使用される信号フォーマットの構成図。
【符号の説明】
【００２３】
１：アンテナ                      ２：ＡＧＣ回路
３：直交検波回路                  ４、５：Ａ／Ｄ変換器
６：同期回路                      ７：伝播路歪推定回路
８：伝播路歪補償回路              ９：復調回路
１０：シンボルタイミング推定回路  １１：搬送波周波数推定回路
１２：複素乗算器                  １３：シンボル同期処理回路
１４：遅延回路                    ２３：単位バースト
２４：プリアンブル                ２５：データ部
１０１：複素相関回路              １０２：タイミング制御回路
１０３：タイミング検出回路        １０４：基準信号記憶回路
【図１】
2005039597.tif 000003
【図２】
2005039597.tif 000004
【図３】
2005039597.tif 000005
【図４】
2005039597.tif 000006
【図５】
2005039597.tif 000007