(57)【要約】【課題】  微細化された配線溝及び接続孔に、信頼性に優れた銅配線を実現できる半導体装置の製造方法を提供する。【解決手段】  半導体装置の製造方法は、下部配線５の上面を露出させるヴィアホール９と配線溝１０とを形成する工程と、ヴィアホール９の側壁及び底部、配線溝１０の側壁及び底部、並びに絶縁膜８の上に、第１のスパッタリングにより、第１のバリアメタル膜１１を堆積する工程と、第１のバリアメタル膜１１に対して、スパッタエッチングを行なうと共に、第２のスパッタリングを行なう工程と、ヴィアホール９の側壁及び底部、配線溝１０の側壁及び底部、並びに絶縁膜８の上に、導電膜を形成する工程とを備える。第２のスパッタリングによって絶縁膜８の最上面に堆積される膜の膜厚に対するヴィアホール９の底部に堆積される膜の膜厚の比率は、第１のスパッタリングによって絶縁膜８の最上面に堆積される膜の膜厚に対するヴィアホール９の底部に堆積される膜の膜厚の比率よりも小さい。【選択図】  図２
2005228818.tif 000002
【特許請求の範囲】
【請求項１】
基板上に形成された導電性パターンの上に絶縁膜を堆積する工程と、
前記導電性パターンの上面を露出させる接続孔と該接続孔に連通する配線溝とを形成する工程と、
前記接続孔の側壁及び底部並びに前記配線溝の側壁及び底部を含む前記絶縁膜の上に、第１のスパッタリングにより、第１のバリアメタル膜を堆積する工程と、
前記第１のバリアメタル膜に対して、スパッタエッチングを行なうと共に、第２のスパッタリングを行なう工程と、
前記第２のスパッタリングを行なった後に、前記接続孔の側壁及び底部並びに前記配線溝の側壁及び底部を含む前記絶縁膜の上に、導電膜を形成する工程とを備え、
前記第２のスパッタリングによって前記絶縁膜の最上面に堆積される膜の膜厚に対する前記接続孔の底部に堆積される膜の膜厚の比率は、前記第１のスパッタリングによって前記絶縁膜の最上面に堆積される膜の膜厚に対する前記接続孔の底部に堆積される膜の膜厚の比率よりも小さいことを特徴とする半導体装置の製造方法。
【請求項２】
前記第２のスパッタリングの際にターゲットに対して印加するパワーは、前記第１のスパッタリングの際にターゲットに対して印加するパワーよりも小さいことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第２のスパッタリングの際の反応室圧力は、前記第１のスパッタリングの際の反応室圧力よりも高いことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第２のスパッタリングを行なう工程と前記導電膜を形成する工程との間に、前記接続孔の側壁及び底部並びに前記配線溝の側壁及び底部を含む前記絶縁膜の上に、第３のスパッタリングにより、第２のバリアメタル膜を堆積する工程を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記第２のバリアメタル膜を堆積する工程と前記導電膜を形成する工程との間に、前記第２のバリアメタル膜に対して、スパッタエッチングを行なうと共に、第４のスパッタリングを行なう工程を備え、
前記第４のスパッタリングによって前記絶縁膜の最上面に堆積される膜の膜厚に対する前記接続孔の底部に堆積される膜の膜厚の比率は、前記第３のスパッタリングによって前記絶縁膜の最上面に堆積される膜の膜厚に対する前記接続孔の底部に堆積される膜の膜厚の比率よりも小さいことを特徴とする請求項４に記載の半導体装置の製造方法。
【請求項６】
前記第４のスパッタリングの際にターゲットに対して印加するパワーは、前記第３のスパッタリングの際にターゲットに対して印加するパワーよりも小さいことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
前記第４のスパッタリングの際の反応室圧力は、前記第３のスパッタリングの際の反応室圧力よりも高いことを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項８】
基板上に形成された導電性パターンの上に絶縁膜を堆積する工程と、
前記導電性パターンの上面を露出させる接続孔と該接続孔に連通する配線溝とを形成する工程と、
前記接続孔の側壁及び底部並びに前記配線溝の側壁及び底部を含む前記絶縁膜の上に、第１のスパッタリングにより、第１のバリアメタル膜を堆積する工程と、
前記第１のバリアメタル膜を堆積した後に、前記接続孔の側壁及び底部並びに前記配線溝の側壁及び底部を含む前記絶縁膜の上に、第２のスパッタリングにより、第２のバリアメタル膜を堆積する工程と、
前記第２のバリアメタル膜に対して、スパッタエッチングを行なうと共に、第３のスパッタリングを行なう工程と、
前記第３のスパッタリングを行なった後に、前記接続孔の側壁及び底部並びに前記配線溝の側壁及び底部を含む前記絶縁膜の上に、導電膜を形成する工程とを備え、
前記第３のスパッタリングによって前記絶縁膜の最上面に堆積される膜の膜厚に対する前記接続孔の底部に堆積される膜の膜厚の比率は、前記第２のスパッタリングによって前記絶縁膜の最上面に堆積される膜の膜厚に対する前記接続孔の底部に堆積される膜の膜厚の比率よりも小さいことを特徴とする半導体装置の製造方法。
【請求項９】
前記第３のスパッタリングの際にターゲットに対して印加するパワーは、前記第２のスパッタリングの際にターゲットに対して印加するパワーよりも小さいことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１０】
前記第３のスパッタリングの際の反応室圧力は、前記第２のスパッタリングの際の反応室圧力よりも高いことを特徴とする請求項８に記載の半導体装置の製造方法。
【請求項１１】
前記第１のバリアメタル膜は、高融点金属又はその窒化物であることを特徴とする請求項１〜１０のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記第２のバリアメタル膜は、高融点金属又はその窒化物であることを特徴とする請求項４〜１０のうちのいずれか１項に記載の半導体装置の製造方法。
【請求項１３】
前記高融点金属は、タンタル又はチタンであることを特徴とする請求項１１又は１２に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関し、詳しくはデュアルダマシン法によって多層膜配線構造を形成する半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来、半導体集積回路の多層配線には、反応性イオンエッチングによって加工されたアルミニウム合金配線が用いられてきた。しかしながら、配線遅延がデバイス性能の律速要因となりつつあるために、より低い抵抗の配線を実現する手段として、銅配線を用いることが主流となってきている。銅配線を用いた多層配線構造の形成には、いわゆるデュアルダマシン法が用いられている。
【０００３】
以下に、デュアルダマシン法によって形成される理想的な構造を有する銅配線を用いた多層配線構造について、図１２を参照しながら説明する。
【０００４】
図１２に示すように、図示していないシリコン基板上には、第１の層間絶縁膜１０１が形成されており、該第１の層間絶縁膜１０１の上には第２の層間絶縁膜１０２が形成されている。第２の層間絶縁膜１０２には、銅の拡散を防止する第１の下部バリアメタル膜１０３及び第２の下部バリアメタル膜１０４を介して、溝配線構造を有する銅よりなる下部配線１０５が形成されている。
【０００５】
第２の層間絶縁膜１０２の上には、第３の層間絶縁膜１０６、第４の層間絶縁膜１０７及び第５の層間絶縁膜１０８が順に積層されている。第３の層間絶縁膜１０６及び第４の層間絶縁膜１０７には、下部配線１０５の上面を露出させるヴィアホール１０９が形成されている。第５の層間絶縁膜１０８には、ヴィアホール１０９と連通する配線溝１１０が形成されている。
【０００６】
ヴィアホール１０９の側壁及び底部並びに配線溝１１０の側壁及び底部には、銅の拡散を防止する第１の上部バリアメタル膜１１１及び第２の上部バリアメタル膜１１２が順に形成されており、ヴィアホール１０９には銅が埋め込まれてなるコンタクトプラグ１１３が形成されていると共に、配線溝１１０には銅が埋め込まれてなる上部配線１１４が形成されている。第５の層間絶縁膜１０８、第１の上部バリアメタル膜１１１、第２の上部バリアメタル膜１１２、及び上部配線１１４の上には、絶縁膜１１５が形成されている。
【０００７】
このように、第１の上部バリアメタル膜１１１及び第２の上部バリアメタル膜１１２によって、コンタクトプラグ１１３及び上部配線１１４中の銅が第４の層間絶縁膜１０７及び第５の層間絶縁膜１０８へ拡散することを防止している。このため、第１の上部バリアメタル膜１１１及び第２の上部バリアメタル膜１１２の膜厚は、第４の層間絶縁膜１０７及び第５の層間絶縁膜１０８への銅の拡散を防止するために、配線溝１１０の側壁及び底部、並びにヴィアホール１０９の側壁では厚いことが望ましく、その一方で、コンタクトプラグ１１３と下部配線１０５との間の抵抗を低くするために、ヴィアホール１０９の底部では薄いことが望ましい。
【０００８】
第１の上部バリアメタル膜１１１及び第２の上部バリアメタル膜１１２の堆積は、通常、スパッタリング法が用いられるが、配線の微細化に伴って、ヴィアホール１０９の径が非常に小さくなってきている。このため、指向性が高いスパッタリング法を用いる場合には、ヴィアホール１０９の側壁に堆積される第１の上部バリアメタル膜１１１及び第２の上部バリアメタル膜１１２の膜厚が薄くなるので、銅の拡散を防止するという効果を得ることが難しいという問題があった。
【０００９】
ところで、かかる問題を解決する方法として、特許文献１に示す従来の半導体装置の製造方法が開示されている。
【００１０】
以下に、従来の半導体装置の製造方法について、図１３(a) 及び(b) を参照しながら説明する。
【００１１】
図１３(a) に示すように、基板２０１上に形成された下地絶縁膜２０２には、溝配線構造を有する第１の配線２０３が形成されている。下地絶縁膜２０２の上には、配線層間絶縁膜２０４、中間絶縁膜２０５及び配線間絶縁膜２０６が順に積層されている。配線層間絶縁膜２０４及び中間絶縁膜２０５には、第１の配線２０３の上面を露出させる接続孔（ヴィアホール）２０７が形成されている。配線間絶縁膜２０６には、接続孔２０７と連通する配線溝２０８が形成されている。
【００１２】
図１３(a) に示した状態から次に図１３(b) に示すように、スパッタリングによって、接続孔２０７の内面及び配線溝２０８の内面に、バリアメタル材料よりなるバリアメタル膜２０９を形成する。このスパッタリングの際には、接続孔２０７の底部に堆積されたバリアメタル材料をスパッタエッチングしながら接続孔２０７の側壁及び配線溝２０８の側壁にバリアメタル材料を再堆積させるために、基板２０１にバイアスを印加して行なうイオン化スパッタリングが用いられる。
【００１３】
イオン化スパッタリングを用いることにより、例えば、図１３(a) に示すように、バリアメタル膜２０９としてタンタル（Ｔａ）を使用する場合、最初の数秒間は、基板２０１に対してバイアスを印加しないセルフバイアスの状態でタンタルイオン（Ｔａ+ ）を堆積して成膜する。次に、基板２０１にバイアスを印加して、イオン化しているガス（例えばアルゴンイオンＡｒ+ ）を接続孔２０７の底部に一旦成膜されたバリアメタル膜２０９に衝突させてタンタルをスパッタエッチングする。その後、スパッタリング法等により、配線間絶縁膜２０６の上、接続孔２０７の側壁及び底部、並びに配線溝２０８の側壁及び底部に、銅シード層を堆積した後、銅メッキ法等により、接続孔２０７及び配線溝２０８に銅を埋め込む。これにより、接続孔２０７には銅よりなるコンタクトプラグ（図示せず）が形成され、配線溝２０８には溝配線構造を有する銅よりなる第２の配線（図示せず）が形成される。
【００１４】
このようにすると、接続孔２０７の側壁に十分な膜厚を有するバリアメタル膜を形成することが可能となる。
【特許文献１】特開２００１−２８４４４９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
しかしながら、前記特許文献１に示された従来の半導体装置の製造方法によると、接続孔（ヴィアホール）の底部に堆積されたバリアメタル膜に対してスパッタエッチングを行なう際に、配線溝の底部に堆積されたバリアメタル膜も同時にスパッタエッチングされて除去される。このため、配線の信頼性が低下するという問題がある。
【００１６】
このような問題の発生について、図１４(a) 及び(b) 、図１５(a) 及び(b) 、図１６(a) 及び(b) 、並びに図１７を参照しながら詳細に説明する。
【００１７】
図１４(a) 及び(b) 、図１５(a) 及び(b) 、図１６(a) 及び(b) 、並びに図１７は、前記従来の半導体装置の製造方法と同様にして、銅配線を用いた多層配線構造を作製する場合の工程断面図を示している。
【００１８】
図１４(a) に示すように、図示していないシリコン基板上には第１の層間絶縁膜３０１が形成されており、該第１の層間絶縁膜３０１の上には第２の層間絶縁膜３０２が形成されている。第２の層間絶縁膜３０２には、第１の下部バリアメタル膜３０３及び第２の下部バリアメタル膜３０４を介して、溝配線構造を有する下部配線３０５が形成されている。第２の層間絶縁膜３０２の上には、第３の層間絶縁膜３０６、第４の層間絶縁膜３０７、及び第５の層間絶縁膜３０８が順に積層されている。第４の層間絶縁膜３０７及び第５の層間絶縁膜３０８には、下部配線３０５の上面を露出させるヴィアホール３０９が形成されており、第５の層間絶縁膜３０８には、溝配線構造を有する上部配線を形成するための配線溝３１０が形成されている。
【００１９】
次に、図１４(a) に示すように、ヴィアホール３０９の側壁及び底部、配線溝３１０の側壁及び底部、並びに第５の層間絶縁膜３０８の上面に、第１のバリアメタル膜３１１を堆積する。次に、ヴィアホール３０９の底部に堆積された第１のバリアメタル膜３１１に対して例えばＡｒイオン等を用いたスパッタエッチングを行なうと同時に、スパッタリングを行なうことにより、図１４(b) に示すように、ヴィアホール３０９の底部に堆積された第１のバリアメタル膜３１１の膜厚はスパッタリングによって薄くなると共に、ヴィアホール３０９の側壁に堆積された第１のバリアメタル膜３１１の膜厚は厚くなる。一方、配線溝３１０の底部に堆積された第１のバリアメタル膜３１１の膜厚は薄くなり、部分的には除去されてしまう。また、配線溝３１０の側壁に堆積された第１のバリアメタル膜３１１の膜厚は厚くなる。
【００２０】
次に、図１５(a) に示すように、図１４(b) に示した工程と同様に、ヴィアホール３０９の側壁及び底部、配線溝３１０の側壁及び底部、並びに第５の層間絶縁膜３０８の上面に、第２のバリアメタル３１２の堆積する。
【００２１】
次に、図１５(b) に示すように、ヴィアホール３０９の底部に堆積された第２のバリアメタル膜３１２に対して例えばＡｒイオン等を用いたスパッタエッチングを行なうと同時に、スパッタリングを行なうことにより、配線溝３１０の底部に堆積された第２のバリアメタル膜３１２の膜厚が薄くなって、部分的には除去されてしまう。
【００２２】
次に、図１６(a) に示すように、ヴィアホール３０９の側壁及び底部、配線溝３１０の側壁及び底部、並びに第５の層間絶縁膜３０８の上面に、銅シード層３１３が堆積されると、配線溝３１０の底部において第４の層間絶縁膜３０７と銅シード層３１３の接触領域３１４ｓが形成されてしまう。
【００２３】
次に、図１６(b) に示すように、メッキ法等により、配線溝３１０及びヴィアホール３０９に銅３１５を埋め込んだ後、ＣＭＰ（chemical mechanical polish）法等によって、余分な銅３１５を取り除くことにより、図１７に示すように、コンタクトプラグ３１６及び上部配線３１７を形成する。その後、第５の層間絶縁膜３０８、第１の上部バリアメタル膜３１１、第２の上部バリアメタル膜３１２、及び上部配線３１７の上に、絶縁膜３１８を堆積する。
【００２４】
以上に示した製造方法によると、図１７に示すように、配線溝３１０の底部における接触領域３１４ｓにおいて、上部配線３１７中の銅と第４の層間絶縁膜３０７とが直接接触することになる。この場合、第４の層間絶縁膜３０７の中へ銅が拡散することにより、配線ショート等が発生し、多層配線の信頼性が大きく劣化するという問題がある。
【００２５】
なお、以上に示した半導体装置の製造方法では、第１の上部バリアメタル膜３１１（又は第２の上部バリアメタル膜３１２）を堆積した後、スパッタエッチングと同時にスパッタリングを行なう場合について説明しているが、あらかじめ、第１の上部バリアメタル膜３１１（又は第２の上部バリアメタル膜３１２）を堆積させることなく、スパッタエッチングを行ないながら第１の上部バリアメタル膜３１１（又は第２の上部バリアメタル膜３１２）を堆積させる場合であっても、前記と同様の問題が発生する。
【００２６】
スパッタエッチングの際に、配線溝３１０の底部に堆積された第１の上部バリアメタル膜３１１（又は第２の上部バリアメタル膜３１２）の膜厚が減少しないようにするためには、スパッタエッチングと同時に行なうスパッタリングにより、スパッタエッチングによって減少する第１の上部バリアメタル膜３１１（又は第２の上部バリアメタル膜３１２）の膜厚分が補償されるように第１の上部バリアメタル膜３１１（又は第２の上部バリアメタル膜３１２）を堆積することが考えられる。しかしながら、このようにすると、ヴィアホール３０９の底部に堆積される第１の上部バリアメタル膜３１１（又は第２の上部バリアメタル膜３１２）の膜厚も増加するので、下部配線３０５とコンタクトプラグ３１６との間の抵抗が増加するという問題が生じる。
【００２７】
また、配線溝３１０の底部における接触領域３１４ｓにおいて、上部配線３１７中の銅と第４の層間絶縁膜３０７とが直接接触するので、第４の層間絶縁膜３０７の中へ銅が拡散することを防止するために、第４の層間絶縁膜３０７として銅の拡散を防止できるバリア性の高い層間絶縁膜を用いることが考えられる。しかしながら、このようにすると、誘電率の増加によって電気容量が大きくなり、配線遅延を招く。また、製造工程数も増加することになり、製造コストの増大を招く。
【００２８】
以上のように、配線溝の底部におけるバリアメタル膜の膜厚が薄くなりすぎないようにすると共に、ヴィアホールの側壁におけるバリアメタル膜の膜厚が厚くなるようにすることが必要であるが、未だに十分な解決法が見出されていないのが現状である。
【００２９】
前記に鑑み、本発明の目的は、微細化された配線溝及び接続孔に、信頼性に優れた銅配線を実現できる半導体装置の製造方法を提供することである。
【課題を解決するための手段】
【００３０】
我々は、前記の課題を解決するために、種々の検討を加えた結果、接続孔（ヴィアホール）の側壁及び底部並びに配線溝の側壁及び底部に堆積させるバリアメタル膜に関して、接続孔の底部において膜厚が薄くなり、接続孔の側壁において膜厚が厚くなり、さらに、配線溝の底部において膜厚が薄くなりすぎないように、バリアメタル膜を堆積できる方法を見出した。
【００３１】
まず、以下の説明で用いるバリアメタルカバレッジ率の定義について、図１８を参照しながら説明する。
【００３２】
図１８は、バリアメタルカバレッジ率を説明するための半導体装置の断面図である。なお、図１８に示す半導体装置の断面図は、前記図１４(a) に示した半導体装置の断面図と同様であり、前記１４(a) と対応する部分の説明は繰り返さない。ここでは、バリアメタルカバレッジ率についての説明を行なう。
【００３３】
図１８に示すように、配線溝４１０の底部のバリアメタルカバレッジ率とは、絶縁膜４０８の上面におけるバリアメタル膜４１１の膜厚に対する配線溝４１０の底部におけるバリアメタル膜４１０の膜厚の比率とし、すなわち、
（配線溝４１０の底部におけるバリアメタル膜４１１の膜厚）／（絶縁膜４０８の上面におけるバリアメタル膜４１１の膜厚）×１００[％]
として表わされる。
【００３４】
一方、接続孔（ヴィアホール）４０９の底部のバリアメタルカバレッジ率とは、絶縁膜４０８の上面におけるバリアメタル膜４１１の膜厚に対する接続孔４０９の底部におけるバリアメタル膜４１１の膜厚の比率とし、すなわち、
（接続孔４０９の底部におけるバリアメタル膜４１１の膜厚）／（絶縁膜４０８の上面におけるバリアメタル膜４１１の膜厚）×１００[％]
として表わされる。
【００３５】
以下に、我々が見出したバリアメタル膜の形成方法について説明する。
【００３６】
第１に、スパッタリングの際に、ターゲットに対して印加するパワーを種々変化させた結果、次のような点を見出した。
【００３７】
図１９(a) は、ターゲットに対して印加するパワー[kW]を変化させた際における配線溝４１０の底部のバリアメタルカバレッジ率[％]と接続孔４０９の底部のバリアメタルカバレッジ率[％]との関係を示すグラフである。なお、反応室圧力（チャンバー圧力）は６．６５[Pa]としている。
【００３８】
図１９(a) に示すように、ターゲットに対して印加するパワーが小さくなるにつれて、配線溝４１０の底部のカバレッジ率及び接続孔４０９の底部のカバレッジ率はそれぞれ小さくなる。さらに、ターゲットに対して印加するパワーが小さくなるにつれて、パワーが同一である場合における配線溝４１０の底部のカバレッジ率と接続孔４０９の底部におけるカバレッジ率との差は拡大する。このようになるのは、ターゲットに対して印加するパワーが小さくなるにつれて、バリアメタル材料のイオン化成分が少なくなり、バリアメタル材料のイオンの直線性が低下するためである。
【００３９】
したがって、バリアメタル膜を堆積する際は、後で行なうスパッタエッチングにより接続孔４０９の側壁にバリアメタル材料を再堆積させることを考慮すると、接続孔４０９の底部に対してはバリアメタル材料をある程度厚く堆積させることが望ましい。このため、接続孔４０９の底部のバリアメタルカバレッジ率が大きくなるように、ターゲットに対して印加するパワーが大きい条件で第１のスパッタリングを行なうことが望ましい。一方、接続孔４０９の側壁にバリアメタル材料を再堆積するために行なうスパッタエッチングの際は、配線溝４１０の底部に対してはバリアメタル材料を厚く堆積させると共に、接続孔４０９の底部に対してはバリアメタル材料をできるだけ堆積させないように、ターゲットに対して印加するパワーが小さい条件で第２のスパッタリングを行なうことが望ましい。
【００４０】
また、図２０は接続孔４０９の底部のバリアメタルカバレッジ率と接続孔４０９の底部に堆積されるバリアメタル膜４１１の膜厚との関係を示しているが、図２０から明らかなように、接続孔４０９の底部のバリアメタルカバレッジ率が小さくなるにつれて、接続孔４０９の底部に堆積されたバリアメタル膜の膜厚が薄くなることが分かる。
【００４１】
以上の結果に基づいて、我々は、スパッタエッチングと共に行なう第２のスパッタリングの際、ターゲットに対して印加するパワーとして、バリアメタル膜４１１を第１のスパッタリングによって堆積する際にターゲットに対して印加するパワーよりも小さいパワーで、第２のスパッタリングを行なうことにより、配線溝４１０の底部ではバリアメタル材料が堆積されやすくなるので、スパッタエッチングによる配線溝４１０の底部におけるバリアメタル材料の減少分を補償できると共に、接続孔４０９の底部ではバリアメタル材料が堆積されにくくなるので、スパッタエッチングにより接続孔４０９の底部におけるバリアメタル材料が減少することを見出したのである。
【００４２】
また、特に、接続孔４０９の底部のバリアメタルカバレッジ率が配線溝４１０の底部のバリアメタルカバレッジ率の５０％以下となるようにすれば、より顕著な効果が得られることを見出した。
【００４３】
第２に、スパッタリングの際に、反応室圧力（チャンバー圧力）を変化させた種々変化させた結果、次のような点を見出した。
【００４４】
図１９(b) は、反応室圧力[Pa]を変化させた際における配線溝４１０の底部のバリアメタルカバレッジ率[％]と接続孔４０９の底部のバリアメタルカバレッジ率[％]との関係を示すグラフである。なお、ターゲットに対して印加するパワーは５[kW]としている。
【００４５】
図１９(b) に示すように、反応室圧力が高くなるにつれて、配線溝４１０の底部のバリアメタルカバレッジ率及び接続孔４０９の底部のバリアメタルカバレッジ率はそれぞれ小さくなる。さらに、反応室圧力が大きくなるにつれて、反応室圧力が同一である場合における配線溝４１０の底部のバリアメタルカバレッジ率と接続孔４０９の底部におけるバリアメタルカバレッジ率との差は拡大する。このようになるのは、反応室圧力が大きくなるにつれて、バリアメタル材料のイオン化成分が少なくなり、バリアメタル材料のイオンの直線性が低下するためである。
【００４６】
したがって、バリアメタル膜を堆積する際は、後で行なうスパッタエッチングにより接続孔４０９の側壁にバリアメタル材料を再堆積させることを考慮すると、接続孔４０９の底部に対してはバリアメタル材料をある程度厚く堆積させることが望ましい。このため、接続孔４１０の底部のバリアメタルカバレッジ率が大きくなるように、反応室圧力が低い条件で第１のスパッタリングを行なうことが望ましい。一方、接続孔４０９の側壁にバリアメタル材料を再堆積するために行なうスパッタエッチングの際は、配線溝４１０の底部に対してはバリアメタル材料を厚く堆積させると共に、接続孔４０９の底部に対してはバリアメタル材料をできるだけ堆積させないように、反応室圧力が高い条件で第２のスパッタリングを行なうことが望ましい。
【００４７】
以上の結果に基づいて、我々は、スパッタエッチングと共に行なう第２のスパッタリングの際、反応室圧力として、バリアメタル膜４１１を第１のスパッタリングによって堆積する際の反応室圧力よりも高くして第２のスパッタリングを行なうことにより、配線溝４１０の底部ではバリアメタル材料が堆積されやすくなるので、スパッタエッチングによる配線溝４１０の底部におけるバリアメタル材料の減少分を補償できると共に、接続孔４０９の底部ではバリアメタル材料が堆積されにくくなるので、スパッタエッチングによる接続孔４０９の底部におけるバリアメタル材料が減少することを見出したのである。
【００４８】
また、特に、接続孔４０９の底部のバリアメタルカバレッジ率が配線溝４１０の底部のバリアメタルカバレッジ率の５０％以下となるようにすれば、より顕著な効果が得られることを見出した。
【００４９】
本発明は、前述の知見に鑑みてなされたものであり、具体的には、本発明に係る第１の半導体装置の製造方法は、基板上に形成された導電性パターンの上に絶縁膜を堆積する工程と、導電性パターンの上面を露出させる接続孔と該接続孔に連通する配線溝とを形成する工程と、接続孔の側壁及び底部並びに配線溝の側壁及び底部を含む絶縁膜の上に、第１のスパッタリングにより、第１のバリアメタル膜を堆積する工程と、第１のバリアメタル膜に対して、スパッタエッチングを行なうと共に、第２のスパッタリングを行なう工程と、第２のスパッタリングを行なった後に、接続孔の側壁及び底部並びに配線溝の側壁及び底部を含む絶縁膜の上に、導電膜を形成する工程とを備え、第２のスパッタリングによって絶縁膜の最上面に堆積される膜の膜厚に対する接続孔の底部に堆積される膜の膜厚の比率は、第１のスパッタリングによって絶縁膜の最上面に堆積される膜の膜厚に対する接続孔の底部に堆積される膜の膜厚の比率よりも小さいことを特徴とする。
【００５０】
第１の半導体装置の製造方法によると、配線溝の底部では第１のバリアメタル膜を残存させた状態で、接続孔の底部に堆積された第１のバリアメタル膜をスパッタエッチングにより除去して接続孔の側壁に再堆積させることが可能となる。このように、配線溝の底部に堆積される第１バリアメタル膜の膜厚が薄くなりすぎないようにでき、かつ、接続孔の側壁に堆積される第１のバリアメタル膜の膜厚を厚くすることができ、かつ、接続孔の底部に堆積される第１のバリアメタル膜の膜厚を薄くできる。したがって、配線溝の底部及び接続孔の側壁を介して、導電膜から例えば金属などの導電物質が絶縁膜へ拡散することを抑制できるので、配線ショートを防いで高信頼性の多層配線を実現することができると共に、導電性パターンと導電膜との抵抗を小さくできる。特に、導電膜が銅よりなる場合には、より顕著に前記効果を得ることができる。
【００５１】
第１の半導体装置の製造方法において、第１の半導体装置の製造方法において、第２のスパッタリングの際にターゲットに対して印加するパワーを、第１のスパッタリングの際にターゲットに対して印加するパワーよりも小さくするか、または、第２のスパッタリングの際の反応室圧力を、第１のスパッタリングの際の反応室圧力よりも高くすることが好ましい。
【００５２】
このように、ターゲットに印加するパワー又は反応室圧力を調整することにより、第２のスパッタリングの際に、配線溝の底部にはバリアメタル材料が堆積されやすくなるので、スパッタエッチングによる配線溝の底部におけるバリアメタル材料の減少分を補償できると共に、接続孔の底部にはバリアメタル材料が堆積されにくくなるので、スパッタエッチングによる接続孔の底部におけるバリアメタル材料を減少させることができる。これにより、配線溝の底部及び接続孔の側壁を介して、導電膜から例えば金属などの導電性物質が絶縁膜へ拡散することを抑制できるので、配線ショートを防いで高信頼性の多層配線を実現することができると共に、導電性パターンと導電膜との抵抗を小さくできる。
【００５３】
第１の半導体装置の製造方法において、第２のスパッタリングを行なう工程と導電膜を形成する工程との間に、接続孔の側壁及び底部並びに配線溝の側壁及び底部を含む絶縁膜の上に、第３のスパッタリングにより、第２のバリアメタル膜を堆積する工程を備えることが好ましい。
【００５４】
このように、第１及び第２のバリアメタル膜の積層構造を有する場合に、配線溝の底部に堆積された第１のバリアメタル膜の膜厚が薄くなりすぎておらず、かつ、接続孔の側壁に堆積された第１のバリアメタル膜の膜厚が厚く、かつ、接続孔の底部に堆積された第１のバリアメタル膜の膜厚が薄いので、配線溝の底部及び接続孔の側壁を介して、導電膜から例えば金属などの導電性物質が絶縁膜へ拡散することを抑制できるので、配線ショートを防いで高信頼性の多層配線を実現することができると共に、導電性パターンと導電膜との抵抗を小さくできる。
【００５５】
第１の半導体装置の製造方法において、第２のバリアメタル膜を堆積する工程と導電膜を形成する工程との間に、第２のバリアメタル膜に対して、スパッタエッチングを行なうと共に、第４のスパッタリングを行なう工程を備え、第４のスパッタリングによって絶縁膜の最上面に堆積される膜の膜厚に対する接続孔の底部に堆積される膜の膜厚の比率は、第３のスパッタリングによって絶縁膜の最上面に堆積される膜の膜厚に対する接続孔の底部に堆積される膜の膜厚の比率よりも小さいことが好ましい。
【００５６】
このようにすると、第１及び第２のバリアメタル膜の積層構造を有する場合に、配線溝の底部では第２のバリアメタル膜を残存させた状態で、接続孔の底部に堆積された第２のバリアメタル膜をスパッタエッチングにより除去して接続孔の側壁に再堆積させることが可能となる。このように、配線溝の底部に堆積される第１及び第２のバリアメタル膜の膜厚が薄くなりすぎないようにでき、かつ、接続孔の側壁に堆積される第１及び第２のバリアメタル膜の膜厚を厚くすることができ、かつ、接続孔の底部に堆積される第１及び第２のバリアメタル膜の膜厚を薄くできる。したがって、配線溝の底部及び接続孔の側壁を介して、導電膜から例えば金属などの導電性物質が絶縁膜へ拡散することを抑制できるので、配線ショートを防いで高信頼性の多層配線を実現することができると共に、配線ショートを一層防いでより高信頼性の多層配線を実現することができると共に、導電性パターンと導電膜との抵抗をより小さくできる。特に、導電膜が銅よりなる場合には、より顕著に前記効果を得ることができる。
【００５７】
第１の半導体装置の製造方法において、第４のスパッタリングの際にターゲットに対して印加するパワーを、第３のスパッタリングの際にターゲットに対して印加するパワーよりも小さくするか、または、第４のスパッタリングの際の反応室圧力を、第３のスパッタリングの際の反応室圧力よりも高くすることが好ましい。
【００５８】
このように、ターゲットに印加するパワー又は反応室圧力を調整することにより、第４のスパッタリングの際に、配線溝の底部にはバリアメタル材料が堆積されやすくなるので、スパッタエッチングによる配線溝の底部におけるバリアメタル材料の減少分を補償できると共に、接続孔の底部にはバリアメタル材料が堆積されにくくなるので、スパッタエッチングによる接続孔の底部におけるバリアメタル材料を減少させることができる。これにより、配線溝の底部及び接続孔の側壁を介して、導電膜から例えば金属などの導電性物質が絶縁膜へ拡散することを抑制できるので、配線ショートを防いで高信頼性の多層配線を実現することができると共に、導電膜と導電性パターンとの抵抗を小さくできる。
【００５９】
また、前記の課題を解決するために、本発明に係る第２の半導体装置の製造方法は、基板上に形成された導電性パターンの上に絶縁膜を堆積する工程と、導電性パターンの上面を露出させる接続孔と該接続孔に連通する配線溝とを形成する工程と、接続孔の側壁及び底部並びに配線溝の側壁及び底部を含む絶縁膜の上に、第１のスパッタリングにより、第１のバリアメタル膜を堆積する工程と、第１のバリアメタル膜を堆積した後に、接続孔の側壁及び底部並びに配線溝の側壁及び底部を含む絶縁膜の上に、第２のスパッタリングにより、第２のバリアメタル膜を堆積する工程と、第２のバリアメタル膜に対して、スパッタエッチングを行なうと共に、第３のスパッタリングを行なう工程と、第３のスパッタリングを行なった後に、接続孔の側壁及び底部並びに配線溝の側壁及び底部を含む絶縁膜の上に、導電膜を形成する工程とを備え、第３のスパッタリングによって絶縁膜の最上面に堆積される膜の膜厚に対する接続孔の底部に堆積される膜の膜厚の比率は、第２のスパッタリングによって絶縁膜の最上面に堆積される膜の膜厚に対する接続孔の底部に堆積される膜の膜厚の比率よりも小さいことを特徴とする。
【００６０】
第２の半導体装置の製造方法によると、第１及び第２のバリアメタル膜の積層構造を有する場合に、配線溝の底部では第２のバリアメタル膜を残存させた状態で、接続孔の底部に堆積された第２のバリアメタル膜をスパッタエッチングにより除去して接続孔の側壁に再堆積させることが可能となる。このように、配線溝の底部に堆積される第２のバリアメタル膜の膜厚が薄くなりすぎないようにでき、かつ、接続孔の側壁に堆積される第２のバリアメタル膜の膜厚を厚くすることができ、かつ、接続孔の底部に堆積される第２のバリアメタル膜の膜厚を薄くでき、かつ、配線溝の底部に堆積される第１のバリアメタル膜の膜厚を厚くすることができる。したがって、配線溝の底部及び接続孔の側壁を介して、導電膜から例えば金属などの導電性物質が絶縁膜へ拡散することを抑制できるので、配線ショートを防いで高信頼性の多層配線を実現することができると共に、導電性パターンと導電膜との抵抗をより小さくできる。特に、導電膜が銅よりなる場合には、より顕著に前記効果を得ることができる。さらに、接続孔の底部において、第２のバリアメタル膜の膜厚が第１のバリアメタル膜の膜厚よりも薄くなることから、第２のバリアメタル膜の抵抗率が第１のバリアメタル膜の抵抗率よりも大きい場合には、導電膜と導電性パターンとの抵抗をより小さくできる。また、第１及び第２のバリアメタル膜のそれぞれに対してスパッタエッチングする場合と比較して、製造工程を少なくすることができる。
【００６１】
第２の半導体装置の製造方法において、第３のスパッタリングの際にターゲットに対して印加するパワーを、第２のスパッタリングの際にターゲットに対して印加するパワーよりも小さくするか、または、第３のスパッタリングの際の反応室圧力を、第２のスパッタリングの際の反応室圧力よりも高くすることが好ましい。
【００６２】
このようにすると、ターゲットに印加するパワー又は反応室圧力を調整することにより、第３のスパッタリングの際に、配線溝の底部にはバリアメタル材料が堆積されやすくなるので、スパッタエッチングによる配線溝の底部におけるバリアメタル材料の減少分を補償できると共に、接続孔の底部にはバリアメタル材料が堆積されにくくなるので、スパッタエッチングによる接続孔の底部におけるバリアメタル材料を減少させることができる。これにより、配線溝の底部及び接続孔の側壁を介して、導電膜から例えば金属などの導電性物質が絶縁膜へ拡散することを抑制できるので、配線ショートを防いで高信頼性の多層配線を実現することができると共に、導電性パターンと導電膜との抵抗を小さくできる。
【００６３】
第１又は第２の半導体装置の製造方法において、第１のバリアメタル膜は、高融点金属又はその窒化物であることが好ましい。
【００６４】
このようにすると、導電膜から絶縁膜への例えば金属などの導電性物質が拡散することを効果的に抑制することが可能となり、配線ショートを防いで、高信頼性の多層配線を実現することができる。特に、導電膜が銅よりなる場合には、効果がより一層高い。
【００６５】
第１又は第２の半導体装置の製造方法において、第２のバリアメタル膜は、高融点金属又はその窒化物であることが好ましい。
【００６６】
このようにすると、導電膜から絶縁膜への例えば金属などの導電性物質が拡散することを効果的に抑制することが可能となり、配線ショートを防いで、高信頼性の多層配線を実現することができる。特に、導電膜が銅よりなる場合には、効果がより一層高い。
【００６７】
第１又は第２の半導体装置の製造方法において、高融点金属は、タンタル又はチタンであることが好ましい。
【００６８】
このようにすると、導電膜から絶縁膜への例えば金属などの導電性物質が拡散することを効果的に抑制することが可能となり、配線ショートを防いで、高信頼性の多層配線を実現することができる。例えば、第１のバリアメタル膜としてＴａＮ又はＴｉＮを用いると共に、第２のバリアメタル膜としてＴａ又はＴｉを用いることがより好ましい。この場合に、導電膜が銅よりなる場合には、効果がより一層高い。
【発明の効果】
【００６９】
本発明に係る第１の半導体装置の製造方法によると、配線溝の底部では第１のバリアメタル膜を残存させた状態で、接続孔の底部に堆積された第１のバリアメタル膜をスパッタエッチングにより除去して接続孔の側壁に再堆積させることが可能となる。このように、配線溝の底部に堆積される第１バリアメタル膜の膜厚が薄くなりすぎないようにでき、かつ、接続孔の側壁に堆積される第１のバリアメタル膜の膜厚を厚くすることができ、かつ、接続孔の底部に堆積される第１のバリアメタル膜の膜厚を薄くできる。したがって、配線溝の底部及び接続孔の側壁を介して、導電膜から例えば金属などの導電物質が絶縁膜へ拡散することを抑制できるので、配線ショートを防いで高信頼性の多層配線を実現することができると共に、導電性パターンと導電膜との抵抗を小さくできる。特に、導電膜が銅よりなる場合には、より顕著に前記効果を得ることができる。
【００７０】
本発明に係る第２の半導体装置の製造方法によると、第１及び第２のバリアメタル膜の積層構造を有する場合に、配線溝の底部では第２のバリアメタル膜を残存させた状態で、接続孔の底部に堆積された第２のバリアメタル膜をスパッタエッチングにより除去して接続孔の側壁に再堆積させることが可能となる。このように、配線溝の底部に堆積される第２のバリアメタル膜の膜厚が薄くなりすぎないようにでき、かつ、接続孔の側壁に堆積される第２のバリアメタル膜の膜厚を厚くすることができ、かつ、接続孔の底部に堆積される第２のバリアメタル膜の膜厚を薄くでき、かつ、配線溝の底部に堆積される第１のバリアメタル膜の膜厚を厚くすることができる。したがって、配線溝の底部及び接続孔の側壁を介して、導電膜から例えば金属などの導電性物質が絶縁膜へ拡散することを抑制できるので、配線ショートを防いで高信頼性の多層配線を実現することができると共に、導電性パターンと導電膜との抵抗をより小さくできる。特に、導電膜が銅よりなる場合には、より顕著に前記効果を得ることができる。さらに、接続孔の底部において、第２のバリアメタル膜の膜厚が第１のバリアメタル膜の膜厚よりも薄くなることから、第２のバリアメタル膜の抵抗率が第１のバリアメタル膜の抵抗率よりも大きい場合には、導電膜と導電性パターンとの抵抗をより小さくできる。また、第１及び第２のバリアメタル膜のそれぞれに対してスパッタエッチングする場合と比較して、製造工程を少なくすることができる。
【発明を実施するための最良の形態】
【００７１】
以下、本発明の各実施形態について、図面を参照しながら説明する。
【００７２】
（第１の実施形態）
以下に、本発明の第１の実施形態に係る半導体装置の製造方法について、図１(a) 及び(b) 、図２(a) 及び(b) 、図３(a) 及び(b) 、図４(a) 及び(b) 、並びに図５を参照しながら説明する。
【００７３】
まず、図１(a) に示すように、図示していないシリコン基板上には、例えばＴＥＯＳ又はＦＳＧ等よりなる第１の層間絶縁膜１が形成されており、該第１の層間絶縁膜１の上には、例えばＴＥＯＳ又はＦＳＧ等よりなる第２の層間絶縁膜２が形成されている。第２の層間絶縁膜２には、膜厚が２５ｎｍであるＴａＮよりなる第１の下部バリアメタル膜３と膜厚が１０ｎｍであるＴａよりなる第２の下部バリアメタル膜４とを介して、溝配線構造を有する銅よりなる下部配線（導電性パターン）５が形成されている。
【００７４】
このような状態において、第２の層間絶縁膜２、第１の下部バリアメタル膜３、第２の下部バリアメタル膜４、及び下部配線５の上に、膜厚が１００ｎｍである窒化シリコンよりなる第３の層間絶縁膜６、膜厚が３００ｎｍであるＴＥＯＳよりなる第４の層間絶縁膜７、及び膜厚が３００ｎｍであるＴＥＯＳ又はＦＳＧよりなる第５の層間絶縁膜８を順次堆積する。なお、第１の層間絶縁膜１、第２の層間絶縁膜２、第３の層間絶縁膜６、第４の層間絶縁膜７、及び第５の層間絶縁膜８は、ＢＰＳＧ（Boron Phosphorous Silicate Glass）よりなる場合であってもかまわない。
【００７５】
次に、図示していないフォトレジストをマスクに用いて選択的エッチングを行なって、第３の層間絶縁膜６及び第４の層間絶縁膜７に下部配線５の表面を露出させるヴィアホール（接続孔）９を形成すると共に、第５の層間絶縁膜８にヴィアホール９と連通する配線溝１０を形成する。
【００７６】
次に、図１(b) に示すように、下部配線５の表面を被覆している自然酸化膜である酸化銅を除去するために、例えばＡｒガスを用いたスパッタエッチングを行なう。これにより、図１(b) に示すように、ヴィアホール９及び配線溝１０の開口は広がるため、後述する第１の上部バリアメタル膜１１、第２の上部バリアメタル膜１２、及びシード層１３を堆積した後の開口も広がっているので、メッキ法によって、ヴィアホール９及び配線溝１０に銅を埋め込む場合に、銅の埋め込み特性を向上させることができる。
【００７７】
次に、図２(a) に示すように、スパッタリング法により、ヴィアホール９の側壁及び底部、配線溝１０の側壁及び底部、並びに第５の層間絶縁膜８の上面に、バリアメタル材料としてＴａＮよりなる第１の上部バリアメタル膜（第１のバリアメタル膜）１１を約２５ｎｍ堆積する。このスパッタリング法においては、ターゲットに対して印加するパワーを１０kW、反応室圧力（チャンバー圧力）を６．６５Paとしている。第１の上部バリアメタル膜１１は、第４の層間絶縁膜７及び第５の層間絶縁膜８への銅の拡散を防止する役割を果たす。
【００７８】
次に、図２(b) に示すように、例えばＡｒガスを導入して、スパッタエッチングを行なう。ここでのスパッタエッチングの条件としては、シリコン基板に対して印加するパワーを２００W とする。このスパッタエッチングと同時に、ターゲットに対して印加するパワーを５kW、反応室圧力を６．６５Paとしてスパッタリングを行なう。ここでのスパッタリングの条件としては前記の条件に限定されるものではなく、例えば、ターゲットに対して印加するパワーを１０kWとし、反応室圧力を６．６５Paを超える値に設定してもよい。または、ターゲットに対して印加するパワーを５kWとし、反応室圧力を６．６５Pa以上に設定してもよい。このような条件下で、スパッタエッチングと同時にスパッタリングを行なうことにより、前述した図１９(a) 及び(b) を用いた説明の通り、ヴィアホール９の底部における第１の上部バリアメタル膜１１のバリアメタルカバレッジ率よりも配線溝１０の底部における第１の上部バリアメタル膜１１のバリアメタルカバレッジ率を大きくすることができる。これにより、図２(b) に示すように、配線溝１０の底部では第１の上部バリアメタル膜１１を残存させることができると共に、ヴィアホール９の底部における第１の上部バリアメタル膜１１をスパッタエッチングにより除去してヴィアホール９の側壁に再堆積させることができる。
【００７９】
次に、図３(a) に示すように、スパッタリング法により、ヴィアホール９の側壁及び底部、配線溝１０の側壁及び底部、並びに第５の層間絶縁膜８の上面に、バリアメタル材料としてＴａよりなる第２の上部バリアメタル膜（第２のバリアメタル膜）１２を約１０ｎｍ堆積する。ここでのスパッタリング条件としては、ターゲットに対して印加するパワーを１０kW、反応室圧力を６．６５Paとしている。第２の上部バリアメタル膜１２は、後の工程で堆積するシード層１３の下地膜として働いて、シード膜１３と第４の層間絶縁膜７及び第５の層間絶縁膜８との密着性を向上させる役割を果たす。
【００８０】
次に、図３(b) に示すように、例えばＡｒガスを導入して、スパッタエッチングを行なう。ここでのスパッタエッチングの条件としては、シリコン基板に対して印加するパワーを２００W とする。このスパッタエッチングと同時に、ターゲットに対して印加するパワーを５kW、反応室圧力を６．６５Paとしてスパッタリングを行なう。ここでのスパッタリングの条件としては前記の条件に限定されるものではなく、例えば、ターゲットに対して印加するパワーを１０kWとし、反応室圧力を６．６５Paを超える値に設定してもよい。または、ターゲットに対して印加するパワーを５kWとし、反応室圧力を６．６５Pa以上に設定してもよい。このような条件下で、スパッタエッチングと同時にスパッタリングを行なうことにより、前述した図１９(a) 及び(b) を用いた説明の通り、ヴィアホール９の底部における第２の上部バリアメタル膜１２のバリアメタルカバレッジ率よりも配線溝１０の底部における第２の上部バリアメタル膜１２のバリアメタルカバレッジ率を大きくすることができる。これにより、図３(b) に示すように、配線溝１０の底部では第２の上部バリアメタル膜１２を残存させることができると共に、ヴィアホール９の底部における第２の上部バリアメタル膜１２をスパッタエッチングにより除去してヴィアホール９の側壁に再堆積させることができる。
【００８１】
次に、図４(a) に示すように、スパッタ法により、ヴィアホール９の側壁及び底部、配線溝１０の側壁及び底部、並びに第５の層間絶縁膜８の上面に、銅を材料とするシード層１３を１００ｎｍ形成する。
【００８２】
次に、図４(b) に示すように、銅メッキにより、ヴィアホール９及び配線溝１０に銅（導電膜）１４を埋め込む。
【００８３】
次に、図５に示すように、銅１４に対してＣＭＰを行なうことにより、ヴィアホール９内に銅が埋め込まれてなるコンタクトプラグ１５と、配線溝１０内に銅が埋め込まれてなる上部配線１６とが形成される。次に、第５の層間絶縁膜８、第１の上部バリアメタル膜１１、第２の上部バリアメタル膜１２、及び上部配線１６の上に、膜厚が１００ｎｍとなる窒化シリコンよりなる絶縁膜１７を堆積する。
【００８４】
以上のように、第１の実施形態によれば、ヴィアホール９の底部に形成された第１の上部バリアメタル膜１１及び第２の上部バリアメタル膜１２の合計の膜厚を薄くすると共に、ヴィアホール９の側壁に形成された第１の上部バリアメタル膜１１及び第２の上部バリアメタル膜１２の合計の膜厚を厚くすることができる。さらに、配線溝１０の底部における第１の上部バリアメタル膜１１及び第２の上部バリアメタル膜１２の合計の膜厚をバリア効果が得られる程度に薄くなりすぎない厚さにすることができる。これにより、ヴィアホール９の底部における下部配線５とコンタクトプラグ１５との間の抵抗を小さくすることができると共に、上部配線１６中の銅が第４の層間絶縁膜７及び第５の層間絶縁膜８へ拡散することを抑制して配線ショートを防ぐことができる。したがって、高信頼性の多層配線を実現することができる。
【００８５】
なお、第１の実施形態においては、第２の上部バリアメタル膜１２が形成される場合について説明したが、第１の上部バリアメタル膜１１のみを形成して、第２の上部バリアメタル膜１２を形成しない場合であっても、前記と同様の効果を得ることができる。
【００８６】
（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体装置の製造方法について、図６(a) 及び(b) 、図７(a) 及び(b) 、並びに図８(a) 及び(b) を参照しながら説明する。
【００８７】
図６(a) 及び(b) 、図７(a) 及び(b) 、並びに図８(a) 及び(b) は、本発明の第２の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
【００８８】
まず、図６(a) 及び(b) に示す工程は、第１の実施形態の図１(a) 及び(b) を用いた工程と同様に行なう。ここでは、同様の説明は繰り返さない。
【００８９】
次に、図７(a) に示すように、スパッタリング法により、ヴィアホール３９の側壁及び底部、配線溝４０の側壁及び底部、並びに第５の層間絶縁膜３８の上面に、バリアメタル材料としてＴａＮよりなる第１の上部バリアメタル膜（第１のバリアメタル膜）４１を約２５ｎｍ堆積する。このスパッタリング法においては、ターゲットに対して印加するパワーを１０kW、反応室圧力（チャンバー圧力）を６．６５Paとしている。第１の上部バリアメタル膜４１は、第４の層間絶縁膜３７及び第５の層間絶縁膜３８への銅の拡散を防止する役割を果たす。
【００９０】
次に、図７(b) に示すように、例えばＡｒガスを導入して、スパッタエッチングを行なう。ここでのスパッタエッチングの条件としては、シリコン基板に対して印加するパワーを２００W とする。このスパッタエッチングと同時に、ターゲットに対して印加するパワーを５kW、反応室圧力を６．６５Paとしてスパッタリングを行なう。ここでのスパッタリングの条件としては前記の条件に限定されるものではなく、例えば、ターゲットに対して印加するパワーを１０kWとし、反応室圧力を６．６５Paを超える値に設定してもよい。または、ターゲットに対して印加するパワーを５kWとし、反応室圧力を６．６５Pa以上に設定してもよい。このような条件下で、スパッタエッチングと同時にスパッタリングを行なうことにより、前述した図１９(a) 及び(b) を用いた説明の通り、ヴィアホール３９の底部における第１の上部バリアメタル膜４１のバリアメタルカバレッジ率よりも配線溝４０の底部における第１の上部バリアメタル膜４１のバリアメタルカバレッジ率を大きくすることができる。これにより、図７(b) に示すように、配線溝４０の底部では第１の上部バリアメタル膜４１を残存させることができると共に、ヴィアホール３９の底部における第１の上部バリアメタル膜４１をスパッタエッチングにより除去してヴィアホール３９の側壁に再堆積させることができる。
【００９１】
次に、図８(a) に示すように、スパッタリング法により、ヴィアホール３９の側壁及び底部、配線溝４０の側壁及び底部、並びに第５の層間絶縁膜３８の上面に、バリアメタル材料としてＴａよりなる第２の上部バリアメタル膜（第２のバリアメタル膜）４２を約１０ｎｍ堆積する。ここでのスパッタリング条件としては、ターゲットに対して印加するパワーを１０kW、反応室圧力を６．６５Paとしている。第２の上部バリアメタル膜４２は、後の工程で堆積するシード層４３の下地膜として働いて、シード膜４３と第４の層間絶縁膜３７及び第５の層間絶縁膜３８との密着性を向上させる役割を果たす。
【００９２】
以降の工程については、第１の実施形態の図４(a) 及び(b) 、並びに図５を用いて説明した工程と同様に行なうことにより、図８(b) に示すように、コンタクトプラグ４３、上部配線４４、及び絶縁膜４５を備えた半導体装置の構造を実現することができる。
【００９３】
以上のように、第２の実施形態によれば、ヴィアホール３９の底部に形成された第１の上部バリアメタル膜４１の膜厚を薄くすると共に、ヴィアホール３９の側壁に形成された第１の上部バリアメタル膜４１の膜厚を厚くすることができる。さらに、配線溝４０の底部における第１の上部バリアメタル膜４１の膜厚をバリア効果が得られる程度に薄くなりすぎない厚さにすることができる。これにより、ヴィアホール３９の底部における下部配線３５（導電性パターン）とコンタクトプラグ４３との間の抵抗を小さくすることができると共に、上部配線４４中の銅が第４の層間絶縁膜３７及び第５の層間絶縁膜３８へ拡散することを抑制して配線ショートを防ぐことができる。したがって、高信頼性の多層配線を実現することができる。特に第１の上部バリアメタル膜４１として抵抗率が大きいＴａＮを用いており、ヴィアホール３９の底部における第１の上部バリアメタル膜４１の膜厚を薄くするので、下部配線３５とコンタクトプラグ４３との間の抵抗を小さくできる効果が高い。また、第１の実施形態と比較すると、工程数を少なくできるので、低コスト化が実現できる。
【００９４】
なお、第２の実施形態において、第２の上部バリアメタル膜４２を形成する工程を省略しても、前記と同様の効果を得ることができる。
【００９５】
（第３の実施形態）
以下に、本発明の第３の実施形態に係る半導体装置の製造方法について、図９(a) 及び(b) 、図１０(a) 及び(b) 、並びに図１１(a) 及び(b) を参照しながら説明する。
【００９６】
図９(a) 及び(b) 、図１０(a) 及び(b) 、並びに図１１(a) 及び(b) は、本発明の第２の実施形態に係る半導体装置の製造方法を示す要部工程断面図である。
【００９７】
まず、図９(a) 及び(b) に示す工程は、第１の実施形態の図１(a) 及び(b) を用いた工程と同様に行なう。ここでは、同様の説明は繰り返さない。
【００９８】
次に、図１０(a) に示すように、スパッタリング法により、ヴィアホール５９の側壁及び底部、配線溝６０の側壁及び底部、並びに第５の層間絶縁膜５８の上面に、バリアメタル材料としてＴａＮよりなる第１の上部バリアメタル膜（第１のバリアメタル膜）６１を約２５ｎｍ堆積する。このスパッタリング法においては、ターゲットに対して印加するパワーを１０kW、反応室圧力（チャンバー圧力）を６．６５Paとしている。第１の上部バリアメタル膜６１は、第４の層間絶縁膜５７及び第５の層間絶縁膜５８への銅の拡散を防止する役割を果たす。
【００９９】
次に、図１０(b) に示すように、スパッタリング法により、ヴィアホール５９の側壁及び底部、配線溝６０の側壁及び底部、並びに第５の層間絶縁膜５８の上面に、バリアメタル材料としてＴａよりなる第２の上部バリアメタル膜（第２のバリアメタル膜）６２を約１０ｎｍ堆積する。ここでのスパッタリング条件としては、ターゲットに対して印加するパワーを１０kW、反応室圧力を６．６５Paとしている。第２の上部バリアメタル膜６２は、後の工程で堆積するシード層（図示せず）の下地膜として働いて、シード膜と第４の層間絶縁膜５７及び第５の層間絶縁膜５８との密着性を向上させる役割を果たす。
【０１００】
次に、図１１(a) に示すように、例えばＡｒガスを導入して、スパッタエッチングを行なう。ここでのスパッタエッチングの条件としては、シリコン基板に対して印加するパワーを２００W とする。このスパッタエッチングと同時に、ターゲットに対して印加するパワーを５kW、反応室圧力を６．６５Paとしてスパッタリングを行なう。ここでのスパッタリングの条件としては前記の条件に限定されるものではなく、例えば、ターゲットに対して印加するパワーを１０kWとし、反応室圧力を６．６５Paを超える値に設定してもよい。または、ターゲットに対して印加するパワーを５kWとし、反応室圧力を６．６５Pa以上に設定してもよい。このような条件下で、スパッタエッチングと同時にスパッタリングを行なうことにより、前述した図１９(a) 及び(b) を用いた説明の通り、ヴィアホール５９の底部における第２の上部バリアメタル膜６２のバリアメタルカバレッジ率よりも配線溝６０の底部における第２の上部バリアメタル膜６２のバリアメタルカバレッジ率を大きくすることができる。これにより、図１１(a) に示すように、配線溝６０の底部では第２の上部バリアメタル膜６２を残存させることができると共に、ヴィアホール５９の底部における第２の上部バリアメタル膜６２をスパッタエッチングにより除去してヴィアホール５９の側壁に堆積させることができる。
【０１０１】
以降の工程については、第１の実施形態の図４(a) 及び(b) 、並びに図５を用いて説明した工程と同様に行なうことにより、図１１(b) に示すように、コンタクトプラグ６３、上部配線６４、及び絶縁膜６５を備えた半導体装置の構造を実現することができる。
【０１０２】
以上のように、第３の実施形態によれば、ヴィアホール５９の底部に形成された第２の上部バリアメタル膜６２の膜厚を薄くすると共に、ヴィアホール５９の側壁に形成された第２の上部バリアメタル膜６２の膜厚を厚くすることができる。さらに、配線溝６０の底部における第２の上部バリアメタル膜６２の膜厚をバリア効果が得られる程度に薄くなりすぎない厚さにすることができる。これにより、ヴィアホール５９の底部における下部配線（導電性パターン）５５とコンタクトプラグ６３との間の抵抗を小さくすることができると共に、上部配線６４中の銅（導電膜）が第４の層間絶縁膜５７及び第５の層間絶縁膜５８へ拡散することを抑制して配線ショートを防ぐことができる。したがって、高信頼性の多層配線を実現することができる。また、第１の実施形態と比較すると、工程数を少なくできるので、低コスト化が実現できる。
【０１０３】
なお、第３の実施形態において、第１の上部バリアメタル膜６１を形成する工程を省略しても、前記と同様の効果を得ることができる。
【０１０４】
なお、前述の第１〜第３の実施形態では、第１の上部バリアメタル膜（１１、４１、６１）のバリアメタル材料としてＴａＮを用い、第２の上部バリアメタル膜（１２、４２、６２）のバリアメタル材料としてＴａを用いたが、銅などの金属の拡散を防止する効果、又は銅などの金属シード層との密着性を向上する効果を有する材料であれば、他の材料を用いてもかまわない。
【０１０５】
また、前述の第１〜第３の実施形態では、下部配線（５、３５、５５）、上部配線（１６、４４、６４）、及びコンタクトプラグ（１５、４３、６３）の材料として銅を用いたが、他の金属材料、特に抵抗率が低い金属材料であってもかまわない。また、シード層（１３）の材料は、シード層としての役割を果たせば銅以外の材料であってもかまわない。
【０１０６】
また、本発明を前述の各実施形態に基づいて具体的に説明したが、本発明は前述の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能であることは言うまでもない。
【産業上の利用可能性】
【０１０７】
前述のように、本発明は、半導体装置の多層配線を形成する方法等に有用である。
【図面の簡単な説明】
【０１０８】
【図１】(a) 及び(b) は、本発明の第１の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
【図２】(a) 及び(b) は、本発明の第１の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
【図３】(a) 及び(b) は、本発明の第１の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
【図４】(a) 及び(b) は、本発明の第１の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
【図５】本発明の第１の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
【図６】(a) 及び(b) は、本発明の第２の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
【図７】(a) 及び(b) は、本発明の第２の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
【図８】(a) 及び(b) は、本発明の第２の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
【図９】(a) 及び(b) は、本発明の第３の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
【図１０】(a) 及び(b) は、本発明の第３の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
【図１１】(a) 及び(b) は、本発明の第３の実施形態に係る半導体装置の製造工程を示す要部工程断面図である。
【図１２】デュアルダマシン法によって形成される理想的な銅多層配線構造を示す断面図である。
【図１３】(a) 及び(b) は、従来の半導体装置の製造工程を示す工程断面図である。
【図１４】(a) 及び(b) は、本発明の課題を説明するための半導体装置の製造方法を示す工程断面図である。
【図１５】(a) 及び(b) は、本発明の課題を説明するための半導体装置の製造方法を示す工程断面図である。
【図１６】(a) 及び(b) は、本発明の課題を説明するための半導体装置の製造方法を示す工程断面図である。
【図１７】(a) 及び(b) は、本発明の課題を説明するための半導体装置の製造方法を示す工程断面図である。
【図１８】バリアメタルカバレッジ率を説明するための半導体装置の要部断面図である。
【図１９】(a) は、本発明の解決手段の説明に用いるターゲットに印加するパワーとバリアメタルカバレッジ率との関係図であり、(b) は、本発明の解決手段の説明に用いる反応室圧力とバリアメタルカバレッジ率との関係図である。
【図２０】接続孔の底部におけるバリアメタルカバレッジ率と接続孔の底部におけるバリアメタル膜の膜厚との関係図である。
【符号の説明】
【０１０９】
１、３１、５１、１０１、３０１、４０１      第１の層間絶縁膜
２、３２、５２、１０２、３０２、４０２      第２の層間絶縁膜
３、３３、５３、１０３、３０３、４０３      第１の下部バリアメタル膜
４、３４、５４、１０４、３０４、４０４      第２の下部バリアメタル膜
５、３５、５５、１０５、３０５、４０５      下部配線（導電性パターン）
６、３６、５６、１０６、３０６、４０６      第３の層間絶縁膜
７、３７、５７、１０７、３０７、４０７      第４の層間絶縁膜
８、３８、５８、１０８、３０８、４０８      第５の層間絶縁膜
９、３９、５９、１０９、３０９、４０９      ヴィアホール（接続孔）
１０、４０、６０、１１０、３１０、４１０    配線溝
１１、４１、６１、１１１、３１１、４１１    第１の上部バリアメタル膜（第１のバリアメタル膜）
１２、４２、６２、１１２、３１２            第２の上部バリアメタル膜（第２のバリアメタル膜）
１３、３１３                シード層
１４、３１５                銅（銅電膜）
１５、４３、６３、１１３、３１６、    コンタクトプラグ
１６、４４、６４、１１４、３１７    上部配線
１７、４５、６５、１１５、３１８    絶縁膜
２０１              基板
２０２              下地絶縁膜
２０３              第１の配線
２０４              配線層間絶縁膜
２０５              中間絶縁膜
２０６              配線間絶縁膜
２０７              接続孔（ヴィアホール）
２０８              配線溝
２０９              バリアメタル膜
３１４ｓ            接触領域
【図１】
2005228818.tif 000003
【図２】
2005228818.tif 000004
【図３】
2005228818.tif 000005
【図４】
2005228818.tif 000006
【図５】
2005228818.tif 000007
【図６】
2005228818.tif 000008
【図７】
2005228818.tif 000009
【図８】
2005228818.tif 000010
【図９】
2005228818.tif 000011
【図１０】
2005228818.tif 000012
【図１１】
2005228818.tif 000013
【図１２】
2005228818.tif 000014
【図１３】
2005228818.tif 000015
【図１４】
2005228818.tif 000016
【図１５】
2005228818.tif 000017
【図１６】
2005228818.tif 000018
【図１７】
2005228818.tif 000019
【図１８】
2005228818.tif 000020
【図１９】
2005228818.tif 000021
【図２０】
2005228818.tif 000022